(57)【要約】【課題】占有面積が小さい半導体装置を提供する。【解決手段】抵抗素子を有する半導体装置であり、抵抗素子は、トランジスタを有する。トランジスタは、トランジスタのドレイン電圧がトランジスタのゲート電圧としきい値電圧の差より大きい場合、ドレイン電圧が０．１Ｖ変化したときのトランジスタのドレイン電流の増加率は１％以上であることが好ましい。また、半導体装置は、抵抗素子の抵抗値に応じた電圧を生成する機能を有する。【選択図】図１
2020043373.tif 000002
【特許請求の範囲】
【請求項１】
抵抗素子を有し、
前記抵抗素子は、Ｎチャネル型のトランジスタを有し、
前記トランジスタは、ドレイン電圧がゲート電圧としきい値電圧の差より大きく３Ｖ以下の範囲において、前記ドレイン電圧が０．１Ｖ変化したときのドレイン電流の増加率は１％以上である特徴を有し、前記抵抗素子の抵抗値に応じた電圧を生成する機能を有し、
前記トランジスタは、チャネル長が２００ｎｍ以下である、半導体装置。
【請求項２】
抵抗素子を有し、
前記抵抗素子は、Ｎチャネル型のトランジスタを有し、
前記トランジスタは、ドレイン電圧がゲート電圧としきい値電圧の差より大きく３Ｖ以下の範囲において、前記ドレイン電圧が０．１Ｖ変化したときのドレイン電流の増加率は１％以上である特徴を有し、前記抵抗素子の抵抗値に応じた電圧を生成する機能を有し、
前記トランジスタは、チャネル長が２００ｎｍ以下であり、
前記トランジスタは、酸化物半導体を有する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、方法、又は製造方法に関する。又は、本発明は、プロセス、マシン、マニ
ュファクチャ、又は組成物（コンポジション・オブ・マター）に関する。また、本発明の
一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法又
はそれらの製造方法に関する。特に、本発明の一態様は、酸化物半導体を含む半導体装置
、記憶装置、電源回路、表示装置、又は発光装置に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する
場合がある。
【背景技術】
【０００３】
半導体材料を用いてトランジスタを構成する技術が注目されている。該トランジスタは集
積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広
く応用されている。トランジスタに適用可能な半導体材料としてシリコン系半導体材料が
広く知られているが、その他の材料として酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ：ＯＳ）が注目されている。以下、チャネルに酸化物半導体を用いたトランジ
スタをＯＳトランジスタと呼ぶ。
【０００４】
ＯＳトランジスタに適用可能な酸化物半導体として、例えば、酸化亜鉛、またはＩｎ−Ｇ
ａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文
献１及び特許文献２参照）。
【０００５】
また、近年では電子機器の高性能化、小型化、または軽量化に伴い、微細化されたトラン
ジスタなどの半導体素子を高密度に集積した集積回路の要求が高まっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、占有面積が小さい半導体装置を提供することを課題の一つとする。本
発明の一態様は、高速動作が可能な半導体装置を提供することを課題の一つとする。
【０００８】
本発明の一態様は、占有面積が小さい可変抵抗を提供することを課題の一つとする。本発
明の一態様は、高速動作が可能な可変抵抗を提供することを課題の一つとする。本発明の
一態様は、新規な可変抵抗を提供することを課題の一つとする。本発明の一態様は、新規
な半導体装置を提供することを課題の一つとする。
【０００９】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発
明の一形態の課題となり得る。
【課題を解決するための手段】
【００１０】
本発明の一態様は、抵抗素子を有する半導体装置である。抵抗素子は、トランジスタを有
する。トランジスタは、ドレイン電圧がゲート電圧としきい値電圧の差より大きい場合、
ドレイン電圧が０．１Ｖ変化したときのドレイン電流の増加率は１％以上であることが好
ましい。また、本発明の一態様の半導体装置は、抵抗素子の抵抗値に応じた電圧を生成す
る機能を有する。
【００１１】
上記態様において、トランジスタは、第１乃至第３酸化物半導体層と、ゲート絶縁層と、
ゲート電極層と、を有する。第２酸化物半導体層は、第１酸化物半導体層と、第３酸化物
半導体層との間に設けられている部分を有することが好ましい。ゲート絶縁層は第３酸化
物半導体層の上面と接する領域を有することが好ましい。ゲート電極層と、部分とは、ゲ
ート絶縁層を介して、互いに重なる領域を有することが好ましい。
【００１２】
上記態様において、第１乃至第３酸化物半導体層は、インジウム、亜鉛、Ｍ（ＭはＡｌ、
Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を含むことが好ましい。
【００１３】
上記態様において、第１および第３の酸化物半導体層は、Ｉｎに対するＭの原子数比が、
第２の酸化物半導体層よりも大きいことが好ましい。
【００１４】
上記態様において、ゲート電極層が、ゲート絶縁層を介して、部分の上面、および部分の
チャネル幅方向の側面と重なることが好ましい。
【００１５】
上記態様において、ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下でのトランジスタの遮断
周波数が、２ＧＨｚよりも高いことが好ましい。
【００１６】
上記態様において、第２酸化物半導体層は、ｃ軸配向する結晶部を複数有することが好ま
しい。
【００１７】
上記態様において、トランジスタのチャネル長は、１００ｎｍ以下が好ましい。
【００１８】
本発明の一態様の電子機器は、上記態様に記載の半導体装置と、マイクロフォン、スピー
カ、表示部、および操作キーのうちの少なくとも１つと、を有する。
【００１９】
本発明の一態様の抵抗素子は、トランジスタを有する。トランジスタは、第１乃至第３酸
化物半導体層と、ゲート絶縁層と、ゲート電極層と、を有することが好ましい。第２酸化
物半導体層は、第１酸化物半導体層と、第３酸化物半導体層との間に設けられている部分
を有することが好ましい。ゲート絶縁層は第３酸化物半導体層の上面と接する領域を有す
ることが好ましい。ゲート電極層と、部分とは、ゲート絶縁層を介して、互いに重なる領
域を有することが好ましい。トランジスタは、ドレイン電圧がゲート電圧としきい値電圧
の差よりも大きい場合、ドレイン電圧が０．１Ｖ変化したときのドレイン電流の増加率が
１％以上であることが好ましい。
【００２０】
上記態様において、トランジスタのチャネル長は、１００ｎｍ以下が好ましい。
【００２１】
上記態様において、第１乃至第３酸化物半導体層は、インジウム、亜鉛、Ｍ（ＭはＡｌ、
Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を含むことが好ましい。
【００２２】
上記態様において、第１および第３の酸化物半導体層は、Ｉｎに対するＭの原子数比が、
第２の酸化物半導体層よりも大きいことが好ましい。
【００２３】
上記態様において、ゲート電極層が、ゲート絶縁層を介して、部分の上面、および部分の
チャネル幅方向の側面と重なることが好ましい。
【００２４】
上記態様において、ソース―ドレイン間電圧が１Ｖ以上２Ｖ以下でのトランジスタの遮断
周波数が、２ＧＨｚよりも高いことが好ましい。
【００２５】
上記態様において、第２酸化物半導体層は、ｃ軸配向する結晶部を複数有することが好ま
しい。
【００２６】
本発明の一態様の電子機器は、上記態様に記載の抵抗素子と、マイクロフォン、スピーカ
、表示部、および操作キーのうちの少なくとも１つと、を有する。
【００２７】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
【００２８】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
【００２９】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
【００３０】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
【００３１】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
【００３２】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
【００３３】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
【００３４】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
【００３５】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
【００３６】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
【００３７】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
【発明の効果】
【００３８】
本発明の一態様により、占有面積が小さい半導体装置を提供することが可能になる。本発
明の一態様により、高速動作が可能な半導体装置を提供することが可能になる。
【００３９】
本発明の一態様により、占有面積が小さい可変抵抗を提供することが可能になる。本発明
の一態様により、高速動作が可能な可変抵抗を提供することが可能になる。本発明の一態
様により、新規な可変抵抗を提供することが可能になる。本発明の一態様により、新規な
半導体装置を提供することが可能になる。
【００４０】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の一態様に係る半導体装置の構成例を示す回路図。
【図２】トランジスタの構成例を示す上面図および断面図。
【図３】トランジスタの構成例を示す断面図およびバンド図。
【図４】Ｉｎ−Ｍ−Ｚｎ酸化物の組成を説明する三角図。
【図５】トランジスタの構成例を示す上面図および断面図。
【図６】トランジスタの構成例を示す上面図および断面図。
【図７】トランジスタの構成例を示す上面図および断面図。
【図８】トランジスタの構成例を示す上面図および断面図。
【図９】トランジスタの構成例を示す上面図および断面図。
【図１０】半導体装置の構成例を示す断面図。
【図１１】トランジスタの構成例を示す断面図。
【図１２】電子機器の一例を示す図。
【図１３】ＲＦタグの一例を示す図。
【図１４】作製したトランジスタのＶｄ−Ｉｄ特性を示す図。
【図１５】デバイスシミュレーションを行った酸化物半導体トランジスタのデバイス構造を説明する図。
【図１６】デバイスシミュレーションで得られたＩｄ−Ｖｄ特性、Ｉｄ−Ｖｇ特性を示す図。
【図１７】デバイスシミュレーションで得られたエネルギーバンド図。
【図１８】デバイスシミュレーションで得られたエネルギーバンド図。エネルギーバンドの状態を計算した酸化物トランジスタの位置を説明する図。
【図１９】デバイスシミュレーションに得られたチャネル長方向の電流密度分布を示す図。
【図２０】デバイスシミュレーションに得られたチャネル幅方向の電流密度分布を示す図。
【図２１】作製したＴＥＧの上面図。
【図２２】作製したＴＥＧの上面図。
【図２３】作製したＴＥＧの上面図。
【図２４】作製したトランジスタのＨ行列成分と、最大単方向電力利得を示す図。
【図２５】作製したトランジスタの遮断周波数を示す図。
【図２６】作製したトランジスタの最大発振周波数を示す図。
【図２７】作製した回路の回路図。
【図２８】作製した回路の動作波形を示す模式図。
【図２９】作製した回路の時間とフローティングノードの電位関係を示す図。
【図３０】作製した回路の静電容量と書き込み時間の関係を示す図、及びシミュレーションとの比較を示す図。
【図３１】作製した回路の動作波形を示す模式図。
【図３２】作製した回路の時間とフローティングノードの電位関係を示す図。
【図３３】作製した回路の静電容量と書き込み時間の関係を示す図、及びシミュレーションとの比較を示す図。
【図３４】トランジスタのＶｄ−Ｉｄ特性を説明する図。
【図３５】作製した回路の保持時間とフローティングノードの電圧の変動量を示す図。
【図３６】ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。
【図３７】ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。
【図３８】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。
【図３９】ＣＡＡＣ−ＯＳの電子回折パターンを示す図。
【図４０】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【発明を実施するための形態】
【００４２】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。
【００４３】
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同
一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の
機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００４４】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
。
【００４５】
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるた
めに付すものであり、数的に限定するものではない。
【００４６】
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」とし
ての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と
言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体
」と言い換えることができる場合がある。
【００４７】
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御
するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、
ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉ
ｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）
を含む。
【００４８】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方
を、「ソース及びドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースと
ドレインとの他方を「ソース及びドレインの他方」（又は第２電極、又は第２端子）と表
記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作
条件等によって変わるためである。なおトランジスタのソースとドレインの呼称について
は、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換
えることができる。
【００４９】
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
【００５０】
（実施の形態１）
図１を参照して、本発明の一態様に係る半導体装置の回路構成例について説明する。
【００５１】
図１に示す半導体装置２００は、定電圧生成回路である。例えば、電源回路等において、
参照電圧を生成する回路として用いられる。
【００５２】
半導体装置２００は、トランジスタ２０１と、トランジスタ２１０と、トランジスタ２１
１と、トランジスタ２２０と、トランジスタ２２１と、ノードＮ１と、ノードＮ２と、ノ
ードＮ３を有する。
【００５３】
本実施の形態では、トランジスタ２０１、トランジスタ２１０及びトランジスタ２１１は
Ｎチャネル型、トランジスタ２２０及びトランジスタ２２１はＰチャネル型であるとして
説明する。なお、トランジスタ２１０及びトランジスタ２１１をＰチャネル型、トランジ
スタ２０１、トランジスタ２２０及びトランジスタ２２１をＮチャネル型としても、同様
に動作させることが可能である。
【００５４】
トランジスタ２２０のソースおよびドレインの一方は、電位ＶＩＮが供給される配線に電
気的に接続され、トランジスタ２２０のソース及びドレインの他方はノードＮ２に電気的
に接続され、トランジスタ２２０のゲートはノードＮ３に電気的に接続される。
【００５５】
トランジスタ２２１のソースおよびドレインの一方は、電位ＶＩＮが供給される配線に電
気的に接続され、トランジスタ２２１のソース及びドレインの他方はノードＮ３に電気的
に接続され、トランジスタ２２１のゲートはノードＮ３に電気的に接続される。
【００５６】
トランジスタ２１１のソースおよびドレインの一方は、ノードＮ３に電気的に接続され、
トランジスタ２１１のソース及びドレインの他方はノードＮ１に電気的に接続され、トラ
ンジスタ２１１のゲートはノードＮ２に電気的に接続される。
【００５７】
トランジスタ２１０のソースおよびドレインの一方は、ノードＮ２に電気的に接続され、
トランジスタ２１０のソース及びドレインの他方は、電源ＶＳＳが供給される配線に電気
的に接続され、トランジスタ２１０のゲートは、ノードＮ１に電気的に接続される。
【００５８】
トランジスタ２０１のソースおよびドレインの一方は、ノードＮ１に電気的に接続され、
トランジスタ２０１のソース及びドレインの他方は、電源ＶＳＳが供給される配線に電気
的に接続され、トランジスタ２０１のゲートは、電位Ｖ１が与えられる配線に電気的に接
続される。
【００５９】
図１に示す半導体装置２００は、ノードＮ１の電位ＶＮ１を出力電位ＶＯＵＴとして出力
する機能を有する。
【００６０】
回路動作の一例として、トランジスタ２１０、トランジスタ２１１、トランジスタ２２０
、および、トランジスタ２２１が飽和領域で動作するとして、定電位が生成される動作を
説明する。
【００６１】
トランジスタ２２０、およびトランジスタ２２１は、カレントミラー回路を構成する。２
つのトランジスタのゲート−ソース間電圧Ｖｇｓは同じであるため、トランジスタ２２０
およびトランジスタ２２１には、概略同じ大きさの電流が流れる。このため、ノードＮ１
の電位ＶＮ１は、トランジスタ２１０およびトランジスタ２０１に流れる電流が概略同じ
となるように決定される。
【００６２】
トランジスタ２１０には、Ｖｇｓ＝ＶＮ１における飽和電流が流れ、トランジスタ２０１
には、Ｖｇｓ＝Ｖ１における実効的な抵抗値ＲＶ１に従って、概略ＶＮ１／ＲＶ１の電流
が流れる。トランジスタ２１０に流れる電流は概ねＶＮ１の２乗に比例し、トランジスタ
２０１に流れる電流は概ねＶＮ１の１乗に比例する。従って、２つの電流値が釣り合う電
位が存在し、ＶＮ１が決定される。この時の電流値をＩ０とする。電位ＶＮ１は、電源電
位ＶＩＮによらずに決定される。
【００６３】
ノードＮ２の電位ＶＮ２は、Ｖｇｓ＝ＶＮ２−ＶＮ１におけるトランジスタ２１１の飽和
電流が、Ｉ０となるように決定される。ノードＮ３の電位ＶＮ３は、Ｖｇｓ＝ＶＩＮ−Ｖ
Ｎ３におけるトランジスタ２２１およびトランジスタ２２０の飽和電流が、Ｉ０となるよ
うに決定される。
【００６４】
以上、ノードＮ１、ノードＮ２、およびノードＮ３の電位が決定される。上述のように、
ＶＮ１、ＶＮ２は電位ＶＩＮに依らずに決定される。また、ＶＮ３は、ＶＩＮ−ＶＮ３が
概略一定となるように決定される。ノードＮ１の電位は出力電位ＶＯＵＴとして出力され
る。
【００６５】
半導体装置２００は、ノードＮ２に容量素子を接続しても良い。その結果、動作を安定さ
せることができる場合がある。図１には、出力電位にノードＮ１の電位を用いる例を示し
たが、ノードＮ２の電位やノードＮ３の電位を出力電位として用いても良い。
【００６６】
トランジスタ２０１として、短チャネルのＯＳトランジスタを用いることが好ましい。
【００６７】
図３４（Ａ）は、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トラ
ンジスタのＶｄ‐Ｉｄ特性である（Ｖｄ：ドレイン電圧、Ｉｄ：ドレイン電流）。図中の
点線１０３（Ｖｄ＝Ｖｇ−Ｖｔｈを表す曲線、Ｖｇ：ゲート電圧、Ｖｔｈ：トランジスタ
のしきい値電圧）を挟んで左側の領域は線形領域、点線１０３を挟んで右側の領域は飽和
領域と呼ばれている。一般的に、ＭＯＳトランジスタは、実線１０１で示すように、飽和
領域において、トランジスタのドレイン電流がドレイン電圧に対して一定になる（飽和す
る）ことが知られている。
【００６８】
ＯＳトランジスタは、後述する実施例１及び実施例２で示すように、チャネル長が短くな
るにつれて、実線１０２で示すように、ドレイン電流が一定にならない（飽和しない）こ
とが確認されている。このようなＯＳトランジスタは、ドレイン電圧とドレイン電流との
間に線形関係が保たれている。
【００６９】
すなわち、短チャネルのＯＳトランジスタは抵抗素子として利用することができる。その
抵抗値は、ゲートに入力される電位によって制御される。つまり、短チャネルのＯＳトラ
ンジスタは、可変抵抗素子として機能することが可能である（図３４（Ｂ））。
【００７０】
従来の集積回路において、抵抗素子はシリコンなどの半導体に不純物を添加して作成する
方法が多く用いられている。例えば、１ＭΩから２ＭΩといった高抵抗な抵抗素子を、上
述の方法で作製する場合、抵抗素子の占有面積が大きくなり、回路の集積化を妨げるなど
の課題があった。また、上述の方法で抵抗素子を作成する場合、不純物濃度のばらつきな
どで抵抗値にばらつきが生じてしまう。
【００７１】
短チャネルのＯＳトランジスタは、ゲート電圧でチャネル抵抗を制御することができるの
で、占有面積が小さい高抵抗な抵抗素子を提供することができる。
【００７２】
短チャネルのＯＳトランジスタは、高いドレイン電圧においても、ドレイン電圧とドレイ
ン電流の線形性が維持された抵抗素子を供給することができる。
【００７３】
また、短チャネルのＯＳトランジスタは、ばらつきの少ない抵抗素子を提供することがで
きる。
【００７４】
図１の半導体装置２００において、ＯＳトランジスタを適用したトランジスタ２０１は負
荷抵抗として機能することが可能で、電位Ｖ１によって制御される可変抵抗素子として機
能する。
【００７５】
半導体装置２００は、トランジスタ２０１を用いることで、電位Ｖ１により出力電位ＶＯ
ＵＴを制御することができる。これにより、電源回路等において、安定な動作を実現する
ことができる。電位Ｖ１により、出力電位ＶＯＵＴを変えることができるので、電源回路
等の電源電圧の値を状況に応じて変化させることも可能である。半導体装置２００は、ト
ランジスタ２０１を用いることで、回路の占有面積を縮小でき、集積度の高い半導体装置
を提供することが可能になる。
【００７６】
なお、ドレイン電流が飽和しない（非飽和特性を示す）とは、図３４（Ａ）に示す飽和領
域において（ドレイン電圧が、ゲート電圧としきい値電圧の差より大きい場合において）
、ドレイン電圧が０．１Ｖ変化したときのドレイン電流の増加率が、好ましくは１％以上
、さらに好ましくは２％以上、さらに好ましくは３％以上の場合を表す。
【００７７】
なお、上記ドレイン電圧が０．１Ｖ変化したときのドレイン電流の増加率とは、例えば、
ドレイン電圧がＶＤ１［Ｖ］のときのドレイン電流をＩＤ１［Ａ］、ドレイン電圧が（Ｖ
Ｄ１＋０．１）［Ｖ］のときのドレイン電流をＩＤ２［Ａ］と仮定した場合、以下の数式
で計算できる値を表す。
【００７８】
｜ＩＤ２−ＩＤ１｜／ＩＤ１×１００        （１）
【００７９】
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせる
ことができる。
【００８０】
（実施の形態２）
本実施の形態では、実施の形態１に示す半導体装置２００に用いることができるＯＳトラ
ンジスタの一例について説明する。
【００８１】
〈〈トランジスタの構成例１〉〉
図２（Ａ）乃至図２（Ｄ）は、トランジスタ１００の上面図および断面図である。図２（
Ａ）は上面図であり、図２（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図２（Ｂ）に相
当し、図２（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図２（Ｃ）に相当し、図２（Ａ
）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図２（Ｄ）に相当する。なお、図２（Ａ）乃至
図２（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示して
いる。また、一点鎖線Ｙ１−Ｙ２方向をチャネル長方向、一点鎖線Ｘ１−Ｘ２方向をチャ
ネル幅方向と呼称する場合がある。
【００８２】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラン
ジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域
、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）と
ドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトラン
ジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのト
ランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では
、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値
または平均値とする。
【００８３】
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域にお
ける、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジ
スタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのト
ランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では
、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値
または平均値とする。
【００８４】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【００８５】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００８６】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる
領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャ
ネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗ
ｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合に
は、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細
書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。な
お、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチ
ャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、
値を決定することができる。
【００８７】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００８８】
トランジスタ１００は、基板６４０と、基板６４０上の絶縁膜６５２と、絶縁膜６５２上
に、半導体６６１、半導体６６２の順で形成された積層と、半導体６６２の上面と接する
導電膜６７１および導電膜６７２と、半導体６６１、半導体６６２、導電膜６７１および
導電膜６７２と接する半導体６６３と、半導体６６３上の絶縁膜６５３および導電膜６７
３と、導電膜６７３および絶縁膜６５３上の絶縁膜６５４と、絶縁膜６５４上の絶縁膜６
５５を有する。なお、半導体６６１、半導体６６２および半導体６６３をまとめて、半導
体６６０と呼称する。
【００８９】
導電膜６７１は、トランジスタ１００のソース電極としての機能を有する。導電膜６７２
は、トランジスタ１００のドレイン電極としての機能を有する。なお、トランジスタの「
ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができる
ものとする。
【００９０】
導電膜６７３は、トランジスタ１００のゲート電極としての機能を有する。
【００９１】
絶縁膜６５３は、トランジスタ１００のゲート絶縁膜としての機能を有する。
【００９２】
図２（Ｃ）に示すように、半導体６６２の側面は、導電膜６７３に囲まれている。上記構
成をとることで、導電膜６７３の電界によって、半導体６６２を電気的に取り囲むことが
できる（導電膜（ゲート電極）の電界によって、半導体を電気的に取り囲むトランジスタ
の構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
）。そのため、半導体６６２の全体（バルク）にチャネルが形成される場合がある。ｓ−
ｃｈａｎｎｅｌ構造は、トランジスタのソース−ドレイン間に大電流を流すことができ、
導通時の電流（オン電流）を高くすることができる。また、ｓ−ｃｈａｎｎｅｌ構造は、
高周波でも動作可能なトランジスタを提供することができる。
【００９３】
ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、微細化されたトランジスタに
適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体
装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、ト
ランジスタは、チャネル長が好ましくは１００ｎｍ以下、さらに好ましくは６０ｎｍ以下
、より好ましくは３０ｎｍ以下の領域を有し、かつ、好ましくは１０ｎｍ以上の領域を有
する。トランジスタは、チャネル幅が好ましくは１００ｎｍ以下、さらに好ましくは６０
ｎｍ以下、より好ましくは３０ｎｍ以下の領域を有する。
【００９４】
ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、高周波での動作が要求される
トランジスタに適した構造といえる。該トランジスタを有する半導体装置は、高周波で動
作可能な半導体装置とすることが可能となる。
【００９５】
以下に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
【００９６】
〈基板〉
基板６４０としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい
。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコ
ニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体
基板としては、例えば、シリコン、ゲルマニウムなどからなる単体半導体基板、または炭
化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化
ガリウムなどからなる化合物半導体基板がある。さらには、前述の半導体基板内部に絶縁
体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ
）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基
板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがあ
る。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体
または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板など
がある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられ
る素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【００９７】
また、基板６４０として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジス
タを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタ
を剥離し、可撓性基板である基板６４０に転置する方法もある。その場合には、非可撓性
基板とトランジスタとの間に剥離層を設けるとよい。なお、基板６４０として、繊維を編
みこんだシート、フィルムまたは箔などを用いてもよい。また、基板６４０が伸縮性を有
してもよい。また、基板６４０は、折り曲げや引っ張りをやめた際に、元の形状に戻る性
質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板６４０の厚さ
は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さら
に好ましくは１５μｍ以上３００μｍ以下とする。基板６４０を薄くすると、半導体装置
を軽量化することができる。また、基板６４０を薄くすることで、ガラスなどを用いた場
合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を
有する場合がある。そのため、落下などによって基板６４０上の半導体装置に加わる衝撃
などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【００９８】
可撓性基板である基板６４０としては、例えば、金属、合金、樹脂もしくはガラス、また
はそれらの繊維などを用いることができる。可撓性基板である基板６４０は、線膨張率が
低いほど環境による変形が抑制されて好ましい。可撓性基板である基板６４０としては、
例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５
／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフ
ィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリ
ルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板６４０と
して好適である。
【００９９】
〈下地絶縁膜〉
絶縁膜６５２の上面はＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ
ｉｎｇ）法等を用いた平坦化処理により平坦化されていることが好ましい。
【０１００】
絶縁膜６５２は、酸化物を含むことが好ましい。特に加熱により一部の酸素が脱離する酸
化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多くの酸
素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素
を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁膜６５２から脱離した酸素は
酸化物半導体である半導体６６０に供給され、酸化物半導体中の酸素欠損を低減すること
が可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めること
ができる。
【０１０１】
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、ＴＤＳ（Ｔｈ
ｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に
換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０
×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時にお
ける膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下
の範囲が好ましい。
【０１０２】
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いる
ことが好ましい。または、金属酸化物を用いることもできる。金属酸化物として、酸化ア
ルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウ
ム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いる事ができる
。なお、本明細書中において、酸化窒化物とは、その組成として窒素よりも酸素の含有量
が多い材料を指し、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い材
料を示す。
【０１０３】
また絶縁膜６５２に酸素を過剰に含有させるために、絶縁膜６５２に酸素（少なくとも酸
素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する
領域を形成してもよい。酸素の導入方法としては、例えば、イオン注入法、イオンドーピ
ング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
【０１０４】
〈半導体〉
次に、半導体６６１乃至６６３などに適用可能な半導体について説明する。
【０１０５】
トランジスタ１００は、非導通状態においてソースとドレインとの間を流れる電流（オフ
電流）が低いことが好適である。ここでは、オフ電流が低いとは、室温において、ソース
とドレインとの間の電圧を１０Ｖとし、チャネル幅１μｍあたりの規格化されたオフ電流
が１０×１０−２１Ａ以下であることをいう。このようにオフ電流が低いトランジスタと
しては、半導体に酸化物半導体を有するトランジスタが挙げられる。
【０１０６】
半導体６６２は、例えば、インジウム（Ｉｎ）を含む酸化物半導体である。半導体６６２
は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半
導体６６２は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム（Ａｌ）
、ガリウム（Ｇａ）、イットリウム（Ｙ）またはスズ（Ｓｎ）などとする。そのほかの元
素Ｍに適用可能な元素としては、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄
（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、イットリウム（Ｙ）、ジルコニウ
ム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎ
ｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）などがある。ただし
、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例え
ば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがイン
ジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギ
ャップを大きくする機能を有する元素である。また、半導体６６２は、亜鉛（Ｚｎ）を含
むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
【０１０７】
ただし、半導体６６２は、インジウムを含む酸化物半導体に限定されない。半導体６６２
は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を
含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであって
も構わない。
【０１０８】
半導体６６２は、例えば、エネルギーギャップが大きい酸化物を用いる。半導体６６２の
エネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ
以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
【０１０９】
半導体６６２は、後述するＣＡＡＣ−ＯＳ膜であることが好ましい。
【０１１０】
例えば、半導体６６１および半導体６６３は、半導体６６２を構成する酸素以外の元素一
種以上、または二種以上から構成される酸化物半導体である。半導体６６２を構成する酸
素以外の元素一種以上、または二種以上から半導体６６１および半導体６６３が構成され
るため、半導体６６１と半導体６６２との界面、および半導体６６２と半導体６６３との
界面において、界面準位が形成されにくい。
【０１１１】
半導体６６１、半導体６６２および半導体６６３は、少なくともインジウムを含むと好ま
しい。
【０１１２】
半導体６６１がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％
としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高
く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高い
とする。
【０１１３】
半導体６６２がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％
としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未
満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満
とする。
【０１１４】
半導体６６３がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％
としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高
く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高く
する。なお、半導体６６３は、半導体６６１と同種の酸化物を用いても構わない。ただし
、半導体６６１または／および半導体６６３がインジウムを含まなくても構わない場合が
ある。例えば、半導体６６１または／および半導体６６３が酸化ガリウムであっても構わ
ない。
【０１１５】
次に、半導体６６１、半導体６６２、および半導体６６３の積層により構成される半導体
６６０の機能およびその効果について、図３（Ｂ）に示すエネルギーバンド構造図を用い
て説明する。図３（Ａ）は、図２（Ｂ）に示すトランジスタ１００のチャネル部分を拡大
した図で、図３（Ｂ）は、図３（Ａ）にＡ１−Ａ２の鎖線で示した部位のエネルギーバン
ド構造を示している。また、図３（Ｂ）は、トランジスタ１００のチャネル形成領域のエ
ネルギーバンド構造を示している。
【０１１６】
図３（Ｂ）中、Ｅｃ６５２、Ｅｃ６６１、Ｅｃ６６２、Ｅｃ６６３、Ｅｃ６５３は、それ
ぞれ、絶縁膜６５２、半導体６６１、半導体６６２、半導体６６３、絶縁膜６５３の伝導
帯下端のエネルギーを示している。
【０１１７】
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真
空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネ
ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータを
用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光
分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏ
ｓｃｏｐｙ）装置を用いて測定できる。
【０１１８】
絶縁膜６５２と絶縁膜６５３は絶縁体であるため、Ｅｃ６５３とＥｃ６５２は、Ｅｃ６６
１、Ｅｃ６６２、およびＥｃ６６３よりも真空準位に近い（電子親和力が小さい）。
【０１１９】
半導体６６２は、半導体６６１および半導体６６３よりも電子親和力の大きい酸化物を用
いる。例えば、半導体６６２として、半導体６６１および半導体６６３よりも電子親和力
の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに
好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は
、真空準位と伝導帯下端のエネルギーとの差である。
【０１２０】
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する
。そのため、半導体６６３がインジウムガリウム酸化物を含むと好ましい。ガリウム原子
割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに
好ましくは９０％以上とする。
【０１２１】
このとき、ゲート電圧を印加すると、半導体６６１、半導体６６２、半導体６６３のうち
、電子親和力の大きい半導体６６２にチャネルが形成される。
【０１２２】
ここで、半導体６６１と半導体６６２との間には、半導体６６１と半導体６６２との混合
領域を有する場合がある。また、半導体６６２と半導体６６３との間には、半導体６６２
と半導体６６３との混合領域を有する場合がある。混合領域は、界面準位密度が低くなる
。そのため、半導体６６１、半導体６６２および半導体６６３の積層体は、それぞれの界
面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造とな
る。
【０１２３】
このとき、電子は、半導体６６１中および半導体６６３中ではなく、半導体６６２中を主
として移動する。上述したように、半導体６６１および半導体６６２の界面における界面
準位密度、半導体６６２と半導体６６３との界面における界面準位密度を低くすることに
よって、半導体６６２中で電子の移動が阻害されることが少なく、トランジスタのオン電
流を高くすることができる。
【０１２４】
トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることが
できる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定
される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害
される。
【０１２５】
トランジスタのオン電流を高くするためには、例えば、半導体６６２の上面または下面（
被形成面、ここでは半導体６６１）の、１μｍ×１μｍの範囲における二乗平均平方根（
ＲＭＳ：Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６ｎｍ
未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。
また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、好ま
しくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未
満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。）
が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましくは
７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、エスアイアイ・ナノテクノ
ロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定するこ
とができる。
【０１２６】
または、例えば、チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移
動は阻害される。
【０１２７】
例えば、半導体６６２が酸素欠損（ＶＯとも表記。）を有する場合、酸素欠損のサイトに
水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水
素が入り込んだ状態をＶＯＨと表記する場合がある。ＶＯＨは電子を散乱するため、トラ
ンジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよ
りも酸素が入る方が安定する。したがって、半導体６６２中の酸素欠損を低減することで
、トランジスタのオン電流を高くすることができる場合がある。
【０１２８】
例えば、半導体６６２のある深さにおいて、または、半導体６６２のある領域において、
二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔ
ｒｏｍｅｔｒｙ）で測定される水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ま
しくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／
ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
【０１２９】
半導体６６２の酸素欠損を低減するために、例えば、絶縁膜６５２に含まれる過剰酸素を
、半導体６６１を介して半導体６６２まで移動させる方法などがある。この場合、半導体
６６１は、酸素透過性を有する層（酸素を通過または透過させる層）であることが好まし
い。
【０１３０】
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体６６２の全体にチャ
ネルが形成される。したがって、半導体６６２が厚いほどチャネル領域は大きくなる。即
ち、半導体６６２が厚いほど、トランジスタのオン電流を高くすることができる。例えば
、２０ｎｍ以上、好ましくは４０ｎｍ以上、さらに好ましくは６０ｎｍ以上、より好まし
くは１００ｎｍ以上の厚さの領域を有する半導体６６２とすればよい。ただし、半導体装
置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ
以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する半導体６６２とすればよい
。
【０１３１】
また、トランジスタのオン電流を高くするためには、半導体６６３の厚さは小さいほど好
ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の
領域を有する半導体６６３とすればよい。一方、半導体６６３は、チャネルの形成される
半導体６６２へ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入
り込まないようブロックする機能を有する。そのため、半導体６６３は、ある程度の厚さ
を有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ま
しくは２ｎｍ以上の厚さの領域を有する半導体６６３とすればよい。また、半導体６６３
は、絶縁膜６５２などから放出される酸素の外方拡散を抑制するために、酸素をブロック
する性質を有すると好ましい。
【０１３２】
また、信頼性を高くするためには、半導体６６１は厚く、半導体６６３は薄いことが好ま
しい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上
、より好ましくは６０ｎｍ以上の厚さの領域を有する半導体６６１とすればよい。半導体
６６１の厚さを、厚くすることで、隣接する絶縁体と半導体６６１との界面からチャネル
の形成される半導体６６２までの距離を離すことができる。ただし、半導体装置の生産性
が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さら
に好ましくは８０ｎｍ以下の厚さの領域を有する半導体６６１とすればよい。
【０１３３】
例えば、半導体６６２と半導体６６１との間に、例えば、ＳＩＭＳ分析において、１×１
０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さら
に好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
また、半導体６６２と半導体６６３との間に、ＳＩＭＳにおいて、１×１０１９ａｔｏｍ
ｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２
×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
【０１３４】
また、半導体６６２の水素濃度を低減するために、半導体６６１および半導体６６３の水
素濃度を低減すると好ましい。半導体６６１および半導体６６３は、ＳＩＭＳにおいて、
２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下
、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８
ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、半導体６６２の窒素濃度
を低減するために、半導体６６１および半導体６６３の窒素濃度を低減すると好ましい。
半導体６６１および半導体６６３は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ
３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８
ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素
濃度となる領域を有する。
【０１３５】
上述の３層構造は一例である。例えば、半導体６６１または半導体６６３のない２層構造
としても構わない。または、半導体６６１の上もしくは下、または半導体６６３上もしく
は下に、半導体６６１、半導体６６２および半導体６６３として例示した半導体のいずれ
か一を有する４層構造としても構わない。または、半導体６６１の上、半導体６６１の下
、半導体６６３の上、半導体６６３の下のいずれか二箇所以上に、半導体６６１、半導体
６６２および半導体６６３として例示した半導体のいずれか一を有するｎ層構造（ｎは５
以上の整数）としても構わない。
【０１３６】
以上、半導体６６１、半導体６６２及び半導体６６３を上述の構成にすることで、トラン
ジスタ１００は高いオン電流が得られ、高周波での動作が可能になる。
【０１３７】
〈導電膜〉
導電膜６７１乃至６７３は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金
（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ
）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム
（Ｓｒ）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物
を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立する
タングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウ
ムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用
いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散
を抑制する機能を持つので好ましい。
【０１３８】
また、導電膜６７１乃至６７３には、インジウム錫酸化物、酸化タングステンを含むイン
ジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジ
ウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコ
ンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる
。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる
。
【０１３９】
また、導電膜６７１乃至６７３には、酸化イリジウム、酸化ルテニウム、ストロンチウム
ルテナイトなど、貴金属を含む導電性酸化物を用いることが好ましい。これらの導電性酸
化物は、酸化物半導体と接しても酸化物半導体から酸素を奪うことが少なく、酸化物半導
体の酸素欠損を作りにくい。
【０１４０】
〈ゲート絶縁膜〉
絶縁膜６５３には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリ
コン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イット
リウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タ
ンタルを一種以上含む絶縁膜を用いることができる。また、絶縁膜６５３は上記材料の積
層であってもよい。なお、絶縁膜６５３に、ランタン（Ｌａ）、窒素、ジルコニウム（Ｚ
ｒ）などを、不純物として含んでいてもよい。
【０１４１】
また、絶縁膜６５３の積層構造の一例について説明する。絶縁膜６５３は、例えば、酸素
、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化
シリコンまたは酸化窒化シリコンを含むと好ましい。
【０１４２】
酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがっ
て、酸化シリコンを用いた場合と比べて、絶縁膜６５３の膜厚を大きくできるため、トン
ネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジ
スタを実現することができる。
【０１４３】
〈保護絶縁膜〉
絶縁膜６５４は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングで
きる機能を有する。絶縁膜６５４を設けることで、半導体６６０からの酸素の外部への拡
散と、外部から半導体６６０への水素、水等の入り込みを防ぐことができる。絶縁膜６５
４としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒
化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。な
お、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒
化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設
けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化
アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリ
ウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０１４４】
酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過さ
せない遮断効果が高いので絶縁膜６５４に適用するのに好ましい。したがって、酸化アル
ミニウム膜は、トランジスタの作製工程中および作製後において、トランジスタの電気特
性の変動要因となる水素、水分などの不純物の半導体６６０への混入防止、半導体６６０
を構成する主成分材料である酸素の酸化物半導体からの放出防止、絶縁膜６５２からの酸
素の不必要な放出防止の効果を有する保護膜として用いることに適している。また、酸化
アルミニウム膜に含まれる酸素を酸化物半導体中に拡散させることもできる。
【０１４５】
〈層間絶縁膜〉
また、絶縁膜６５４上には絶縁膜６５５が形成されていることが好ましい。絶縁膜６５５
には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸
化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、
酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、
酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、絶縁膜
６５５には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキ
シ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。また、絶縁膜６５５は上記
材料の積層であってもよい。
【０１４６】
〈酸化物半導体膜の構造〉
【０１４７】
以下では、半導体６６２に適用可能な、酸化物半導体の構造について説明する。
【０１４８】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【０１４９】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
【０１５０】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ
る。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  
Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半
導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ  ｌｉ
ｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
【０１５１】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−Ｏ
Ｓ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
【０１５２】
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であっ
て不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離
秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
【０１５３】
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔ
ｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない
（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物
半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ  ＯＳは、微小な領域において周期
構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、
物性的には非晶質酸化物半導体に近いといえる。
【０１５４】
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０１５５】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。
【０１５６】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分
解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方
、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーとも
いう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。
【０１５７】
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図３６（Ａ）に、
試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高
分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ
Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、
特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日
本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うこ
とができる。
【０１５８】
図３６（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図３６（Ｂ）に示す。
図３６（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる
。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）ま
たは上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０１５９】
図３６（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図３６（Ｃ）
は、特徴的な原子配列を、補助線で示したものである。図３６（Ｂ）および図３６（Ｃ）
より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレット
とペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。し
たがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる
。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙ
ｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０１６０】
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレッ
ト５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる（図３６（Ｄ）参照。）。図３６（Ｃ）で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図３６（Ｄ）に示す領域５１６１に相当する。
【０１６１】
また、図３７（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ
補正高分解能ＴＥＭ像を示す。図３７（Ａ）の領域（１）、領域（２）および領域（３）
を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図３７（Ｂ）、図３７（Ｃ）および図
３７（Ｄ）に示す。図３７（Ｂ）、図３７（Ｃ）および図３７（Ｄ）より、ペレットは、
金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかし
ながら、異なるペレット間で、金属原子の配列に規則性は見られない。
【０１６２】
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡ
ＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
に対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３８（Ａ）に示すよう
に回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺ
ｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性
を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０１６３】
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを
示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解
析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
【０１６４】
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図３８（Ｂ）に示すように明瞭なピークは現れない。これに対
し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφス
キャンした場合、図３８（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピ
ークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、
ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０１６５】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの
電子線を入射させると、図３９（Ａ）に示すような回折パターン（制限視野透過電子回折
パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の
結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ
径が３００ｎｍの電子線を入射させたときの回折パターンを図３９（Ｂ）に示す。図３９
（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。
なお、図３９（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面およ
び（１００）面などに起因すると考えられる。また、図３９（Ｂ）における第２リングは
（１１０）面などに起因すると考えられる。
【０１６６】
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結
晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をする
とＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０１６７】
上記不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体の主成分以外の
元素である。特に、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結
合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、
結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭
素などは、原子半径（または分子半径）が大きいため、酸化物半導体内部に含まれると、
酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体に
含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【０１６８】
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。例えば、酸化物半導
体中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリ
ア発生源となることがある。
【０１６９】
ＣＡＡＣ−ＯＳのように、不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）
ことを、高純度真性または実質的に真性と呼ぶ。高純度真性または実質的に真性である酸
化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。し
たがって、当該酸化物半導体を用いたトランジスタは、しきい値電圧がマイナスとなる電
気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質
的に真性である酸化物半導体は、キャリアトラップが少ない。そのため、当該酸化物半導
体を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる
。なお、酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時
間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く
、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場
合がある。
【０１７０】
なお、本明細書等において、高純度真性または実質的に真性という場合、酸化物半導体の
キャリア密度は、１×１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、または１×１
０１３／ｃｍ３未満である。
【０１７１】
また、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の
変動が小さい。
【０１７２】
次に、ｎｃ−ＯＳについて説明する。
【０１７３】
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確
な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、
１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお
、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化
物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を
明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと
起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼
ぶ場合がある。
【０１７４】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体
と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ
線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検
出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎ
ｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観
測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプロ
ーブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎ
ｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い
領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される
場合がある。
【０１７５】
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−
ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
【０１７６】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため
、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０１７７】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。
【０１７８】
ａ−ｌｉｋｅ  ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高
分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認す
ることのできない領域と、を有する。
【０１７９】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ
ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
【０１８０】
電子照射を行う試料として、ａ−ｌｉｋｅ  ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（
試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれ
の試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０１８１】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
【０１８２】
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、
ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を
６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これ
らの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度で
あり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の
間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見
なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０１８３】
図４０は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図４０より、ａ−ｌｉｋ
ｅ  ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的
には、図４０中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度
の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ
２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ
およびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／
ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図
４０中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよ
びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度で
あることがわかる。
【０１８４】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど
見られないことがわかる。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−Ｏ
Ｓと比べて、不安定な構造であることがわかる。
【０１８５】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ
−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
【０１８６】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
【０１８７】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。
【０１８８】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、
ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０１８９】
以下では、ＣＡＡＣ−ＯＳの組成について説明する。なお、組成の説明には、ＣＡＡＣ−
ＯＳとなる酸化物半導体であるＩｎ−Ｍ−Ｚｎ酸化物の場合を例示する。なお、元素Ｍは
、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適
用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、イッ
トリウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タ
ンタル、タングステンなどがある。
【０１９０】
図４は、各頂点にＩｎ、ＭまたはＺｎを配置した三角図である。また、図中の［Ｉｎ］は
Ｉｎの原子濃度を示し、［Ｍ］は元素Ｍの原子濃度を示し、［Ｚｎ］はＺｎの原子濃度を
示す。
【０１９１】
Ｉｎ−Ｍ−Ｚｎ酸化物の結晶はホモロガス構造を有することが知られており、ＩｎＭＯ３
（ＺｎＯ）ｍ（ｍは自然数。）で示される。また、ＩｎとＭとを置き換えることが可能で
あるため、Ｉｎ１＋αＭ１−αＯ３（ＺｎＯ）ｍで示すこともできる。これは、図４にお
いて、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：１、［Ｉｎ］：［Ｍ］：［Ｚｎ］
＝１＋α：１−α：２、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：３、［Ｉｎ］：
［Ｍ］：［Ｚｎ］＝１＋α：１−α：４、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：
１−α：５と表記した破線で示される組成である。
【０１９２】
図４の破線上の太線は、例えば、原料となる酸化物を混合し、１３５０℃で焼成した場合
に単一相の固溶域をとり得ることが知られている組成である。また、図４に四角のシンボ
ルで示す座標は、スピネル型の結晶構造が混在しやすいことが知られている組成である。
【０１９３】
例えば、スピネル型の結晶構造を有する化合物として、ＺｎＧａ２Ｏ４などのＺｎＭ２Ｏ
４で表される化合物が知られている。図４に示すようにＺｎＭ２Ｏ４の近傍の組成、つま
り（Ｉｎ，Ｚｎ，Ｍ）＝（０，１，２）に近い値を有する場合には、スピネル型の結晶構
造が形成、あるいは混在しやすい。ＣＡＡＣ−ＯＳ膜は、特にスピネル型の結晶構造が含
まれないことが好ましい。
【０１９４】
また、キャリア移動度を高めるためにはＩｎの含有率を高めることが好ましい。インジウ
ム、元素Ｍ及び亜鉛を有する酸化物半導体では主として重金属のｓ軌道がキャリア伝導に
寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるた
め、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移
動度が高くなる。そのため、酸化物半導体膜にインジウムの含有量が多い酸化物を用いる
ことで、キャリア移動度を高めることができる。
【０１９５】
よって、図２の半導体６６２の組成は、図４に示した太線の組成の近傍であることが好ま
しい。こうすることで、トランジスタのチャネル形成領域を、ＣＡＡＣ化率の高い領域と
することができる。さらに、半導体６６２のＩｎの含有率を高めることで、トランジスタ
のオン電流を大きくすることができる。
【０１９６】
以上、トランジスタのチャネル形成領域をＣＡＡＣ−ＯＳとすることで、信頼性が高く、
オン電流の高いトランジスタを提供することが可能になる。また、高周波でも動作可能な
トランジスタを提供することができる。
【０１９７】
ところで、ＣＡＡＣ−ＯＳをスパッタリング法で成膜する際には、被成膜面である基板表
面の加熱、または空間加熱などの影響で、ソースとなるターゲットなどの組成と膜の組成
とが異なる場合がある。例えば、酸化亜鉛は、酸化インジウムや酸化ガリウムなどと比べ
て昇華しやすいため、ソースと膜との組成のずれが生じやすい。したがって、あらかじめ
組成の変化を考慮したソースを選択することが好ましい。なお、ソースと膜との組成のず
れ量は、温度以外にも圧力や成膜に用いるガスなどの影響でも変化する。
【０１９８】
また、ＣＡＡＣ−ＯＳをスパッタリング法で成膜する際は、多結晶構造を含むターゲット
を用いることが好ましい。
【０１９９】
〈〈トランジスタの構成例２〉〉
図２において、トランジスタに１つのゲート電極が設けられている場合の例を示したが、
本発明の一態様は、これに限定されない。トランジスタに複数のゲート電極が設けられて
いてもよい。図２に示したトランジスタ１００に、第２のゲート電極として導電膜６８１
が設けられている例を、図５（Ａ）乃至（Ｄ）に示す。図５（Ａ）はトランジスタ１００
ａの上面図であり、図５（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図５（Ｂ）に相当
し、図５（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図５（Ｃ）に相当し、図５（Ａ）
に示す一点鎖線Ｘ３−Ｘ４方向の断面が図５（Ｄ）に相当する。なお、図５（Ａ）乃至（
Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
【０２００】
図５に示すトランジスタ１００ａは、基板６４０と絶縁膜６５２との間に、絶縁膜６５１
、導電膜６８１及び絶縁膜６８２を有している点で、図２と異なる。
【０２０１】
絶縁膜６５１は、基板６４０と導電膜６８１を電気的に分離させる機能を有する。絶縁膜
６５１には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコ
ン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニ
ウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニ
ウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いてもよい。また、絶縁膜
６５１には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキ
シ樹脂、フェノール樹脂等の有機樹脂を用いてもよい。また、絶縁膜６５１は上記材料の
積層であってもよい。
【０２０２】
導電膜６８１に用いることが可能な材料は、導電膜６７３の記載を参照すればよい。導電
膜６８１は、第２のゲート電極としての機能を有する。導電膜６８１は、一定の電位が供
給されていてもよいし、導電膜６７３と同じ電位や、同じ信号が供給されていてもよい。
【０２０３】
絶縁膜６８２は、絶縁膜６５２に含まれる酸素が、導電膜６８１に含まれる金属と結びつ
き、絶縁膜６５２に含まれる酸素が減少することを防ぐ機能を有する。絶縁膜６８２に用
いることが可能な材料は、絶縁膜６５４の記載を参照すればよい。
【０２０４】
〈〈トランジスタの構成例３〉〉
図２に示すトランジスタ１００は、半導体６６３及び絶縁膜６５３を、導電膜６７３と同
時にエッチングしてもよい。一例を、図６（Ａ）乃至（Ｄ）に示す。図６（Ａ）はトラン
ジスタ１００ｂの上面図であり、図６（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図６
（Ｂ）に相当し、図６（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図６（Ｃ）に相当し
、図６（Ａ）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図６（Ｄ）に相当する。なお、図６
（Ａ）乃至（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図
示している。
【０２０５】
図６（Ａ）乃至（Ｄ）に示すトランジスタ１００ｂにおいて、半導体６６３及び絶縁膜６
５３は、導電膜６７３の下のみに存在し、それ以外の場所では除去されている。
【０２０６】
〈〈トランジスタの構成例４〉〉
図２に示すトランジスタ１００は、導電膜６７１及び導電膜６７２が、半導体６６１の側
面及び半導体６６２の側面と接していてもよい。一例を、図７（Ａ）乃至（Ｄ）に示す。
図７（Ａ）はトランジスタ１００ｃの上面図であり、図７（Ａ）に示す一点鎖線Ｙ１−Ｙ
２方向の断面が図７（Ｂ）に相当し、図７（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が
図７（Ｃ）に相当し、図７（Ａ）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図７（Ｄ）に相
当する。なお、図７（Ａ）乃至（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小
、または省略して図示している。
【０２０７】
〈〈トランジスタの構成例５〉〉
図２に示すトランジスタ１００において、導電膜６７１は導電膜６７１ａと導電膜６７１
ｂの積層構造としてもよい。また、導電膜６７２は導電膜６７２ａと導電膜６７２ｂの積
層構造としてもよい。一例を、図８（Ａ）乃至（Ｄ）に示す。図８（Ａ）はトランジスタ
１００ｄの上面図であり、図８（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図８（Ｂ）
に相当し、図８（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図８（Ｃ）に相当し、図８
（Ａ）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図８（Ｄ）に相当する。なお、図８（Ａ）
乃至（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示して
いる。
【０２０８】
導電膜６７１ｂ、６７２ｂとしては、例えば、透明導電体、酸化物半導体、窒化物半導体
または酸化窒化物半導体を用いればよい。導電膜６７１ｂ、６７２ｂとしては、例えば、
インジウム、スズおよび酸素を含む膜、インジウムおよび亜鉛を含む膜、インジウム、タ
ングステンおよび亜鉛を含む膜、スズおよび亜鉛を含む膜、亜鉛およびガリウムを含む膜
、亜鉛およびアルミニウムを含む膜、亜鉛およびフッ素を含む膜、亜鉛およびホウ素を含
む膜、スズおよびアンチモンを含む膜、スズおよびフッ素を含む膜またはチタンおよびニ
オブを含む膜などを用いればよい。または、これらの膜が水素、炭素、窒素、シリコン、
ゲルマニウムまたはアルゴンを含んでも構わない。
【０２０９】
導電膜６７１ｂ、６７２ｂは、可視光線を透過する性質を有しても構わない。または、導
電膜６７１ｂ、６７２ｂは、可視光線、紫外線、赤外線もしくはＸ線を、反射もしくは吸
収することで透過させない性質を有しても構わない。このような性質を有することで、迷
光によるトランジスタの電気特性の変動を抑制できる場合がある。
【０２１０】
また、導電膜６７１ｂ、６７２ｂは、半導体６６２との間にショットキー障壁を形成しな
い層を用いると好ましい場合がある。こうすることで、トランジスタのオン特性を向上さ
せることができる。
【０２１１】
導電膜６７１ａ、６７２ａとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、
リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリ
ウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、
タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよ
い。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチ
タンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む
導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０２１２】
なお、導電膜６７１ｂ、６７２ｂは、導電膜６７１ａ、６７２ａよりも高抵抗の膜を用い
ると好ましい場合がある。また、導電膜６７１ｂ、６７２ｂは、トランジスタのチャネル
よりも低抵抗の膜を用いると好ましい場合がある。例えば、導電膜６７１ｂ、６７２ｂの
抵抗率を、０．１Ωｃｍ以上１００Ωｃｍ以下、０．５Ωｃｍ以上５０Ωｃｍ以下、また
は１Ωｃｍ以上１０Ωｃｍ以下とすればよい。導電膜６７１ｂ、６７２ｂの抵抗率を上述
の範囲とすることにより、チャネルとドレインとの境界部における電界集中を緩和するこ
とができる。そのため、トランジスタの電気特性の変動を低減することができる。また、
ドレインから生じる電界に起因したパンチスルー電流を低減することができる。そのため
、チャネル長の短いトランジスタにおいても、飽和特性を良好にすることができる。なお
、ソースとドレインとが入れ替わらない回路構成であれば、導電膜６７１ｂおよび導電膜
６７２ｂのいずれか一方のみ（例えば、ドレイン側）を配置するほうが好ましい場合があ
る。
【０２１３】
〈〈トランジスタの構成例６〉〉
図７に示すトランジスタ１００ｃにおいて、導電膜６７１は導電膜６７１ａと導電膜６７
１ｂの積層構造としてもよい。また、導電膜６７２は導電膜６７２ａと導電膜６７２ｂの
積層構造としてもよい。一例を、図９（Ａ）乃至（Ｄ）に示す。図９（Ａ）はトランジス
タ１００ｅの上面図であり、図９（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図９（Ｂ
）に相当し、図９（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図９（Ｃ）に相当し、図
９（Ａ）に示す一点鎖線Ｘ３−Ｘ４方向の断面が図９（Ｄ）に相当する。なお、図９（Ａ
）乃至（Ｄ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示し
ている。
【０２１４】
図９の導電膜６７１ａ、６７１ｂ、６７２ａ、６７２ｂの詳細は、図８の記載を参照すれ
ばよい。
【０２１５】
（実施の形態３）
本実施の形態では、実施の形態１に示す半導体装置２００の一例について、図１０を用い
て説明する。
【０２１６】
図１０は半導体装置２００の構成の一例を示す断面図である。図１０に示す半導体装置２
００は、トランジスタ２０１と、トランジスタ２１１と、トランジスタ２２０と、トラン
ジスタ２２１と、基板７４０と、素子分離層７４１と、絶縁膜７４２と、絶縁膜７４３と
、絶縁膜７４４と、プラグ７１１乃至７２０と、配線７２１乃至７３１とを有している。
【０２１７】
トランジスタ２２０、２２１は第１の半導体材料を有し、トランジスタ２０１、２１１は
第２の半導体材料を有することが好ましい。第１の半導体材料と第２の半導体材料は異な
る禁制帯幅を持つ材料とすることが好ましい。例えば、第１の半導体材料を酸化物半導体
以外の半導体材料（シリコン（歪シリコン含む）、ゲルマニウム、シリコンゲルマニウム
、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリ
ウム、有機半導体など）とし、第２の半導体材料を酸化物半導体としてもよい。
【０２１８】
図１０は、トランジスタ２２０、２２１に、単結晶シリコンを有するトランジスタ（Ｓｉ
トランジスタ）を適用した例を示している。単結晶シリコンを用いたトランジスタは、高
速動作が容易である。
【０２１９】
トランジスタ２２０、２２１は、ソース領域又はドレイン領域として機能する不純物領域
７５１及び不純物領域７５５と、ゲート電極７５２と、ゲート絶縁膜７５３と、側壁絶縁
層７５４と、を有している。
【０２２０】
トランジスタ２２０、２２１は、ｎチャネル型のトランジスタまたはｐチャネル型のトラ
ンジスタのいずれであってもよく、回路によって適切なトランジスタを用いればよい。本
実施の形態では、トランジスタ２２０、２２１をｐチャネル型トランジスタ（ＰＭＯＳト
ランジスタ）として説明を行う。
【０２２１】
また、トランジスタ２２０、２２１は、側壁絶縁層７５４の下に、ＬＤＤ（Ｌｉｇｈｔｌ
ｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域やエクステンション領域として機能する不純物領域を
設けてもよい。特に、トランジスタ２２０、２２１をｎチャネル型とする場合は、ホット
キャリアによる劣化を抑制するため、ＬＤＤ領域やエクステンション領域を設けることが
好ましい。
【０２２２】
また、トランジスタ２２０、２２１としてシリサイド（サリサイド）を有するトランジス
タや、側壁絶縁層７５４を有さないトランジスタを用いてもよい。シリサイド（サリサイ
ド）を有する構造であると、ソース領域およびドレイン領域がより低抵抗化でき、半導体
装置の高速化が可能である。また、低電圧で動作できるため、半導体装置の消費電力を低
減することが可能である。
【０２２３】
図１０は、トランジスタ２０１、２１１に、実施の形態２に記載のＯＳトランジスタを適
用した例を示している。ＯＳトランジスタは、優れたサブスレッショルド特性を有し、微
細化することが可能である。また、スイッチ速度が速いため高速動作が可能であり、オフ
電流が低い。
【０２２４】
また、トランジスタ２１１にはチャネル長の長いＯＳトランジスタを適用することが好ま
しい。トランジスタ２０１は、チャネル長の短いＯＳトランジスタを適用することが好ま
しい。
【０２２５】
基板７４０としては、シリコンや炭化シリコンなどからなる単結晶半導体基板、多結晶半
導体基板、シリコンゲルマニウムなどからなる化合物半導体基板や、ＳＯＩ基板などを用
いることができる。半導体基板を用いて形成されたトランジスタは、高速動作が容易であ
る。なお、基板７４０としてｐ型の単結晶シリコン基板を用いた場合、基板７４０の一部
にｎ型を付与する不純物元素を添加してｎ型のウェルを形成し、ｎ型のウェルが形成され
た領域にｐ型のトランジスタを形成することも可能である。ｎ型を付与する不純物元素と
しては、リン（Ｐ）、砒素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素
としては、ボロン（Ｂ）等を用いることができる。
【０２２６】
また、基板７４０は金属基板又は絶縁基板上に半導体膜を設けたものでもよい。金属基板
として、例えば、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、
タングステン基板、タングステン・ホイルを有する基板などが挙げられる。絶縁基板とし
て、例えば、ガラス基板、石英基板、プラスチック基板、可撓性基板、貼り合わせフィル
ム、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。ガラス基板として、例
えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラス
などが挙げられる。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）
、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表され
るプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィ
ルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化
ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミ
ド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。
【０２２７】
なお、ある基板を用いて半導体素子を形成し、その後、別の基板に半導体素子を転置して
もよい。半導体素子が転置される基板の一例としては、上述した基板に加え、紙基板、セ
ロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、
布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）
若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）
、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいト
ランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱
性の付与、軽量化、又は薄型化を図ることができる。
【０２２８】
トランジスタ２２０、２２１は、素子分離層７４１により、基板７４０に形成される他の
トランジスタと分離されている。素子分離層７４１は、酸化アルミニウム、酸化窒化アル
ミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、
酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用
いることができる。
【０２２９】
下層に設けられるトランジスタ２２０、２２１にシリコン系半導体材料を用いた場合、ト
ランジスタ２２０、２２１の半導体膜の近傍に設けられる絶縁膜７４２は水素を含むこと
が好ましい。絶縁膜７４２に含まれる水素はシリコンのダングリングボンドを終端し、ト
ランジスタ２２０、２２１の信頼性を向上させる効果がある。絶縁膜７４２には、酸化シ
リコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いることができる
。
【０２３０】
上層に設けられるトランジスタ２０１、２１１に酸化物半導体を用いた場合、トランジス
タ２０１、２１１の半導体膜の近傍に設けられる絶縁膜中の水素は、酸化物半導体中にキ
ャリアを生成する要因の一つとなるため、トランジスタ２０１、２１１の信頼性を低下さ
せる要因となる場合がある。したがって、トランジスタ２２０、２２１とトランジスタ２
０１、２１１との間に、水素の拡散を防止する機能を有する絶縁膜７４３を設けることは
特に効果的である。絶縁膜７４３により、下層に水素を閉じ込めることでトランジスタ２
０１、２１１の信頼性が向上することに加え、下層から上層に水素が拡散することが抑制
されることでトランジスタ２２０、２２１の信頼性も同時に向上させることができる。
【０２３１】
絶縁膜７４３としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム
、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化
窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
【０２３２】
また、トランジスタ２０１、２１１を覆うように、水素の拡散を防止する機能を有する絶
縁膜７４４を形成することが好ましい。絶縁膜７４４としては、絶縁膜７４３と同様の材
料を用いることができ、特に酸化アルミニウムを適用することが好ましい。酸化アルミニ
ウム膜は、水素、水分などの不純物および酸素の双方に対して膜を透過させない遮断（ブ
ロッキング）効果が高い。したがって、絶縁膜７４４として酸化アルミニウム膜を用いる
ことで、トランジスタ２０１、２１１に含まれる酸化物半導体膜からの酸素の脱離を防止
するとともに、酸化物半導体膜への水および水素の混入を防止することができる。
【０２３３】
プラグ７１１乃至７２０は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金
（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ
）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合
物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立す
るタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニ
ウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を
用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡
散を抑制する機能を持つので好ましい。
【０２３４】
配線７２１乃至７３１は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（
Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）
、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト
（Ｃｏ）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物
を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立する
タングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウ
ムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用
いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散
を抑制する機能を持つので好ましい。
【０２３５】
プラグ７１６及び配線７２５乃至７２８は、同じ製造工程で作製してもよい。
【０２３６】
必要に応じて、トランジスタ２０１、２１１の上に、実施の形態２で示したトランジスタ
をさらに形成してもよい。
【０２３７】
図１０において、符号及びハッチングパターンが与えられていない領域は絶縁体で構成さ
れた領域を表している。これらの領域には、酸化アルミニウム、窒化酸化アルミニウム、
酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン
、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタ
ン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体
を用いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリ
ル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもで
きる。
【０２３８】
ここで、トランジスタ２２０、２２１に換えて図１１（Ａ）、（Ｂ）に示すトランジスタ
７０４を用いてもよい。図１１（Ｂ）には、一点鎖線Ｅ−Ｆによる図１１（Ａ）の断面を
示す。トランジスタ７０４はチャネルが形成される半導体層７５６（半導体基板の一部）
が凸形状を有し、その側面及び上面に沿ってゲート絶縁膜７５３及びゲート電極７５２が
設けられている。また素子分離層７４１が設けられている。このようなトランジスタは半
導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部
の上部に接して、凸部を形成するためのマスクとして機能する絶縁膜を有していてもよい
。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基
板を加工して凸形状を有する半導体層を形成してもよい。
【０２３９】
半導体装置２００を、図１０のような構成にすることで、ＯＳトランジスタとＰＭＯＳト
ランジスタを同一基板上に作製することができる。また、トランジスタ２０１は、占有面
積が小さいため、集積度の高い半導体装置を提供することができる。
【０２４０】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【０２４１】
（実施の形態４）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ
、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプ
レイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ
払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１２に示
す。
【０２４２】
図１２（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイクロフォン９０５、スピーカ９０６、操作キー９０７、スタイラス９０８等
を有する。なお、図１２（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部
９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０２４３】
図１２（Ｂ）は、携帯電話機であり、筐体９１１、表示部９１６、操作ボタン９１４、外
部接続ポート９１３、スピーカ９１７、マイク９１２などを備えている。図１２（Ｂ）に
示す携帯電話機は、指などで表示部９１６に触れることで、情報を入力することができる
。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部９
１６に触れることにより行うことができる。また、操作ボタン９１４の操作により、電源
のＯＮ、ＯＦＦ動作や、表示部９１６に表示される画像の種類を切り替えることができる
。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
【０２４４】
図１２（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キ
ーボード９２３、ポインティングデバイス９２４等を有する。
【０２４５】
図１２（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３
３等を有する。
【０２４６】
図１２（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度に従って切り替える構成としても良い。
【０２４７】
図１２（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ラ
イト９５４等を有する。
【０２４８】
なお、本実施の形態は、本明細書で示す他の実施の形態または実施例と適宜組み合わせる
ことができる。
【０２４９】
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を備えることができるＲＦタグの使用例
について図１３を用いながら説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣
、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１３（Ａ）参照
）、記録媒体（ＤＶＤやビデオテープ等、図１３（Ｂ）参照）、包装用容器類（包装紙や
ボトル等、図１３（Ｃ）参照）、乗り物類（自転車等、図１３（Ｄ）参照）、身の回り品
（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む
医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯
電話）等の物品、若しくは各物品に取り付ける荷札（図１３（Ｅ）、図１３（Ｆ）参照）
等に設けて使用することができる。
【０２５０】
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物
品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれ
ば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ
４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザ
イン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書
類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けるこ
とができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器
類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一
態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図る
ことができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付ける
ことにより、盗難などに対するセキュリティ性を高めることができる。
【０２５１】
以上のように、本発明の一態様に係わるＲＦタグを本実施の形態に挙げた各用途に用いる
ことにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を
長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期
間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることがで
きる。
【０２５２】
次に、本発明の一態様の半導体装置を備えることができる表示装置の使用例について説明
する。一例としては、表示装置は、画素を有する。画素は、例えば、トランジスタや表示
素子を有する。または、表示装置は、画素を駆動する駆動回路を有する。駆動回路は、例
えば、トランジスタを有する。例えば、これらのトランジスタとして、他の実施の形態で
述べたトランジスタを採用することができる。
【０２５３】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な
素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置は、例えば、Ｅ
Ｌ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子
、無機ＥＬ素子）、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチ
ップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、
プラズマディスプレイ（ＰＤＰ）、電子放出素子、カーボンナノチューブを用いた表示素
子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、ＭＥＭＳ（
マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティ
ングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デ
ジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフ
ェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式
のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、または、量子ドットなどの少
なくとも一つを有している。これらの他にも、表示素子、表示装置、発光素子又は発光装
置は、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化
する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディ
スプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッ
ションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａ
ｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）な
どがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶デ
ィスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプ
レイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又
は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドット
を各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、
量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドッ
トを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液晶ディ
スプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部
が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または
、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射
電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、
消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電
極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグ
ラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラ
ファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型Ｇａ
Ｎ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型Ｇ
ａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンや
グラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。
なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、
グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で
成膜することも可能である。また、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・シス
テム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子
が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、
乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動
きにくくなることや、劣化しやすくなることを防止することができる。
【０２５４】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
【実施例１】
【０２５５】
本実施例では、図２に示すトランジスタ１００を試作し、トランジスタ特性を評価した。
【０２５６】
基板６４０として、シリコンウェハを用いた。
【０２５７】
絶縁膜６５２として、厚さ３００ｎｍの酸化窒化シリコン膜を成膜し、ＣＭＰ処理を施し
て絶縁膜６５２の表面を平坦化した。また、絶縁膜６５２に過剰な酸素を含ませるために
、絶縁膜６５２に酸素イオンを注入した。
【０２５８】
半導体６６１として、膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物、半導体６６２として、膜
厚１５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物、半導体６６３として、膜厚５ｎｍのＩｎ−Ｇａ−
Ｚｎ酸化物をそれぞれ成膜した。これらＩｎ−Ｇａ−Ｚｎ酸化物は全てＤＣスパッタリン
グ法で成膜した。スパッタリングに用いたターゲットの原子数比は、半導体６６１は、Ｉ
ｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、半導体６６２は、Ｉｎ：Ｇａ：Ｚｎ＝１：１
：１［原子数比］、半導体６６３は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］である
。
【０２５９】
導電膜６７１及び導電膜６７２として、厚さ２０ｎｍのタングステンをスパッタリング法
で成膜した。
【０２６０】
ゲート絶縁膜（絶縁膜６５３）として、厚さ１０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶ
Ｄ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法を用いて成膜した。
【０２６１】
ゲート電極（導電膜６７３）として、厚さ１０ｎｍの窒化チタンと、厚さ３０ｎｍのタン
グステンの積層膜をスパッタリング法で成膜した。該積層膜において、窒化チタンがゲー
ト絶縁膜に接している。
【０２６２】
なお、導電膜６７１、導電膜６７２及び導電膜６７３を形成する際に用いたレジストは、
電子ビーム露光機で露光を行った。
【０２６３】
絶縁膜６５４として、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で
成膜した厚さ１０ｎｍの酸化アルミニウム膜と、スパッタリング法で成膜した厚さ３０ｎ
ｍの酸化アルミニウム膜の積層膜を形成した。絶縁膜６５５として、厚さ１５０ｎｍの酸
化窒化シリコン膜をＰＥＣＶＤ法で成膜した。
【０２６４】
図１４に試作したトランジスタのＶｄ（ドレイン電圧）−Ｉｄ（ドレイン電流）特性を測
定した。チャネル長（Ｌ）が、４０ｎｍ、６０ｎｍ、８０ｎｍ、１００ｎｍ、２００ｎｍ
、３００ｎｍ、５００ｎｍ、１０００ｎｍで設計されたトランジスタについて測定を行っ
た。測定したトランジスタのチャネル幅（Ｗ）は、全て４０ｎｍである。ゲート電圧（Ｖ
ｇ）は、０Ｖから２Ｖまで、０．２Ｖ刻みで測定を行った。また、図中にはそれぞれのト
ランジスタのＶｄ＝０．１ＶにおけるＶｔｈ（しきい値電圧）を記載した。
【０２６５】
図１４から求めたドレイン電圧０．１Ｖあたりの、ドレイン電流の増加率を下表に示す。
Ｖｇ＝２．０ＶのときのＶｄ−Ｉｄ特性から、Ｖｄ＝２．０ＶとＶｄ＝２．１Ｖのときの
ドレイン電流を抽出し、実施の形態１に記載の増加率の定義に従って増加率を計算した。
【０２６６】
【表１】
2020043373.tif 000003
【０２６７】
図１４の測定結果をみると、チャネル長（Ｌ）が２００ｎｍ以下では、ドレイン電流の飽
和が確認されなかった。特に、チャネル長（Ｌ）が１００ｎｍ以下ではドレイン電圧とド
レイン電流との間に良好な線形性が確認された。
【０２６８】
図２に示すトランジスタ１００は、実施の形態１で示したトランジスタ２０１に適用でき
ることが確認された。
【実施例２】
【０２６９】
本実施例では、ＯＳトランジスタのデバイスシミュレーションによって計算した電気特性
について説明する。
【０２７０】
計算は、ｓｙｎｏｐｓｙｓ社のＳｅｎｔａｕｒｕｓを用い、３Ｄ構造で行った。図１５に
、計算で用いたトランジスタの構造を示す。ここでは、計算に用いたトランジスタをトラ
ンジスタＭｏｓ１と呼ぶこととする。図１５（Ａ）は、トランジスタＭｏｓ１の鳥瞰図で
ある。図１５（Ｂ）、（Ｃ）、（Ｄ）は、それぞれ、平面Ｃ１、Ｃ２、Ｃ３で切断した図
１５（Ａ）の断面図である。図１５（Ｂ）は、チャネル長方向のトランジスタＭｏｓ１の
断面図であり、図１５（Ｃ）、（Ｄ）は、チャネル幅方向のトランジスタＭｏｓ１の断面
図である。図１５に示すようにトランジスタＭｏｓ１はｓ−ｃｈａｎｎｅｌ構造である。
【０２７１】
ＧＥ、ＳＥ、ＤＥは、それぞれ、ゲート電極、ソース電極、ドレイン電極である。ＧＩは
ゲート絶縁層である。層Ｐ１、層Ｐ２は絶縁層である。層Ｓ１、層Ｓ２、層Ｓ３は酸化物
半導体層であり、トランジスタＭｏｓ１のアイランドを構成する。層Ｓ２のソース電極、
ドレイン電極と重畳する領域には、ドナー密度の高い領域（ｎ＋）が形成されている。Ｈ
ｎ＋は領域ｎ＋の厚さである。
【０２７２】
Ｌはチャネル長であり、ソース電極端部とドレイン電極端部との間の距離である。Ｗはチ
ャネル幅である。Ｌｏｓは、チャネル長方向のアイランドの長さ、具体的には層Ｓ１の長
さである。Ｌｏｖは、層Ｓ２がソース電極またはドレイン電極と重畳している領域のチャ
ネル長方向の長さである。また、ＨＧＥは、ゲート電極が層Ｓ２の下面から深さ方向にせ
り出している領域の長さである。ＨＧＥが正の値をとることで、トランジスタＭｏｓ１は
ｓ−ｃｈａｎｎｅｌ構造とみなすことができる。また、図１５（Ｃ）の例では、ＨＧＥは
、Ｈｐ１と層Ｓ１の厚さとの和からゲート絶縁層ＧＩの膜厚を引いた値となる。
【０２７３】
下記表に、計算に用いた条件を示す。図１６−図１８に、計算で得られたトランジスタＭ
ｏｓ１の電気特性等を示す。表２に示すように、層Ｓ１と層Ｓ３は膜厚のみが異なり、同
じ物性値を有する酸化物半導体を想定している。層Ｓ２は、層Ｓ１および層Ｓ３よりもバ
ンドギャップが低い。図１５に示していないが、トランジスタＭｏｓ１は、層Ｐ１を介し
て層Ｓ１と重なるバックゲート電極（ＢＧ）を有している。図１６乃至図１８に示す電気
特性は、バックゲート電極の電圧が０Ｖのときのものである。
【０２７４】
【表２】
2020043373.tif 000004
【０２７５】
図１６（Ａ）、（Ｂ）に、それぞれ、トランジスタＭｏｓ１のＩｄ−Ｖｄ特性、Ｉｄ−Ｖ
ｇ特性を示す。また、図１６（Ｂ）には、ゲート電圧Ｖｇに対する相互コンダクタンスｇ
ｍも示している。図１６（Ａ）から、トランジスタＭｏｓ１は、ドレイン電流が飽和しな
い非飽和特性を有していることが確認できる。なお、トランジスタＭｏｓ１のチャネル長
を長くすることで、トランジスタＭｏｓ１の特性が飽和する傾向があること確認している
。
【０２７６】
エネルギーバンド構造を計算で求めた。計算結果を図１７（Ａ）、（Ｂ）及び図１８（Ａ
）に示す。図１８（Ｂ）は、エネルギーバンド構造を算出したトランジスタＭｏｓ１の位
置を説明するための図である。図１７（Ａ）は、区間ａ１−ａ２におけるエネルギーバン
ド図である。区間ａ１−ａ２は、トランジスタＭｏｓ１のチャネル幅Ｗの中心を含み、層
Ｓ１と層Ｓ２界面から０．５ｎｍ下の部位である。図１７（Ｂ）は、区間ｂ１−ｂ２にお
けるエネルギーバンド図である。区間ｂ１−ｂ２は、トランジスタＭｏｓ１のチャネル幅
Ｗおよびチャネル長の中心を含む部位になる。図１８（Ａ）は、区間ａ３−ａ４における
エネルギーバンド図である。区間ａ３−ａ４はトランジスタＭｏｓ１のチャネル幅Ｗの中
心を含み、層Ｓ１と層Ｓ２界面から１４．５ｎｍ下の部位になる。
【０２７７】
図１７（Ａ）、（Ｂ）及び図１８（Ａ）より、ドレイン電圧Ｖｄが高くなるほど、ドレイ
ン電界によるチャネルのポテンシャルの変化が大きくなることが確認できる。
【０２７８】
トランジスタＭｏｓ１の酸化物半導体層（Ｓ１、Ｓ２、Ｓ３）の電流密度分布を計算で求
めた。ゲート電圧Ｖｇを１Ｖにソース電圧Ｖｓを０Ｖに固定し、ドレイン電圧Ｖｄを１Ｖ
、２Ｖ、３Ｖ、４Ｖにした場合の電流密度分布を求めた。その結果を、図１９（Ａ）乃至
（Ｄ）及び図２０（Ａ）乃至（Ｄ）に示す。図１９（Ａ）乃至（Ｄ）は、チャネル長方向
の断面での電流密度分布であり、図２０（Ａ）乃至（Ｄ）は、チャネル幅方向の断面の電
流密度分布プロットである。
【０２７９】
図１９（Ａ）乃至（Ｄ）及び図２０（Ａ）乃至（Ｄ）に示すように、酸化物半導体層（Ｓ
１、Ｓ２、Ｓ３）のうち層Ｓ２にチャネルが形成されていることが確認できる。つまり、
トランジスタＭｏｓ１が埋め込みチャネル型のトランジスタであることが確認できる。ま
た、ドレイン電圧Ｖｄが高くなるほど、層Ｓ２のバックチャネル側の電流密度が高くなる
ことが確認できる。つまり、本実施例のデバイスシミュレーションにより、チャネル長が
１００ｎｍ以下のＯＳトランジスタでは、ドレイン電圧Ｖｄの増加に依存してバックチャ
ネルに電流が流れることで、Ｉｄ−Ｖｄ特性が飽和しないことが示された。
【実施例３】
【０２８０】
本実施例では、図２に示すトランジスタ１００を試作し、周波数特性を評価した。
【０２８１】
異なる２種類のトランジスタ（以下、トランジスタＡ、トランジスタＢと呼ぶ）を試作し
、評価を行った。トランジスタＡ及びトランジスタＢは、図２と同様に、半導体６６１、
半導体６６２及び半導体６６３の３層の半導体を有する。
【０２８２】
トランジスタＡ及びトランジスタＢは、半導体６６１に膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ
酸化物、半導体６６２に膜厚１５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物、半導体６６３に膜厚５
ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を用いた。これらＩｎ−Ｇａ−Ｚｎ酸化物は全てＤＣスパ
ッタリング法で成膜した。スパッタリング法に用いたターゲットの金属元素の原子数比（
Ｉｎ：Ｇａ：Ｚｎ）を表３に示す。
【０２８３】
【表３】
2020043373.tif 000005
【０２８４】
トランジスタＡ及びトランジスタＢの基板６４０として、シリコンウェハを用いた。
【０２８５】
絶縁膜６５２として、厚さ３００ｎｍの酸化窒化シリコン膜を成膜し、ＣＭＰ処理を施し
て絶縁膜６５２の表面を平坦化した。また、絶縁膜６５２に過剰な酸素を含ませるために
、絶縁膜６５２に酸素イオンを注入した。
【０２８６】
導電膜６７１及び導電膜６７２として、厚さ２０ｎｍのタングステンをスパッタリング法
で成膜した。
【０２８７】
ゲート絶縁膜（絶縁膜６５３）として、厚さ１０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶ
Ｄ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法を用いて成膜した。
【０２８８】
ゲート電極（導電膜６７３）として、厚さ１０ｎｍの窒化チタンと、厚さ３０ｎｍのタン
グステンの積層膜をスパッタリング法で成膜した。該積層膜において、窒化チタンがゲー
ト絶縁膜に接している。
【０２８９】
なお、導電膜６７１、導電膜６７２及び導電膜６７３を形成する際に用いたレジストの露
光は、電子ビーム露光機で行った。
【０２９０】
トランジスタＡ及びトランジスタＢを覆うように、絶縁膜６５４として、厚さ４０ｎｍの
酸化アルミニウム膜をスパッタリング法で成膜し、絶縁膜６５５として、厚さ１５０ｎｍ
の酸化窒化シリコン膜をＰＥＣＶＤ法で成膜した。
【０２９１】
次に、トランジスタＡ及びトランジスタＢの、周波数特性を評価した。チャネル長（Ｌ）
６０ｎｍ、チャネル幅（Ｗ）６０ｎｍで設計されたトランジスタを複数個並列に接続し、
周波数特性を測定した。
【０２９２】
測定に用いたネットワークアナライザは５０Ωの基準インピーダンスを有する。測定する
トランジスタのインピーダンスが高いと、測定の確度が低下する場合がある。そこで、ト
ランジスタのチャネル幅を大きくして、インピーダンスを下げる構成とした。具体的には
、チャネル幅６０ｎｍのトランジスタを３００個並列に接続し、複数のトランジスタのチ
ャネル幅を加算することで大きくした。
【０２９３】
図２１乃至図２３に、測定したトランジスタのレイアウトを示す。
【０２９４】
図２１は、チャネル幅６０ｎｍのトランジスタを３００個並列したトランジスタと、測定
パッドを含む上面図である。端子Ａはトランジスタのゲートに接続される。端子Ｂはトラ
ンジスタのソースまたはドレインの一方に接続される。端子Ｃは、ＧＮＤ電位が与えられ
、トランジスタのソースまたはドレインの他方に接続される。領域Ａｒｅａ１には、トラ
ンジスタが配置されている。
【０２９５】
図２２は、図２１に示した上面図における領域Ａｒｅａ１の拡大図である。端子Ａはトラ
ンジスタのゲートに、端子Ｂおよび端子Ｃは、それぞれ、トランジスタのソースまたはド
レインに接続される。
【０２９６】
図２３は、図２２に示した上面図における領域Ａｒｅａ２の拡大図である。端子Ａはトラ
ンジスタのゲートに、端子Ｂおよび端子Ｃは、それぞれ、トランジスタのソースまたはド
レインに接続される。
【０２９７】
測定は、ネットワークアナライザを用いて行った。ネットワークアナライザはアジレント
社製Ｎ５２３０Ａを用い、バイアスティーはＭｉｎｉ−Ｃｉｒｃｕｉｔｓ社製ＺＸ８５−
１２Ｇ−Ｓ＋を用いた。また、ＳＭＵには、ＡＤＣＭＴ社製の６２４２および６２４１Ａ
を用いた。
【０２９８】
測定は、対象となる素子（ＤＵＴ：ｄｅｖｉｃｅ  ｕｎｄｅｒ  ｔｅｓｔ）の測定を行う
前に、オープンＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）、ショートＴＥＧを測
定する。これによって、ＤＵＴが、余計なネットワークの中に埋め込まれている場合であ
っても、そのＤＵＴの特性を取り出す（ｄｅ−ｅｍｂｅｄｄｉｎｇとも呼ぶ）ことができ
る。
【０２９９】
ネットワークアナライザによりＳパラメータを測定し、得られたＳパラメータから、遮断
周波数（ｆＴ）、最大発振周波数（ｆｍａｘ）を求めた。遮断周波数（ｆＴ）は、電流増
幅率、或いは、電流増幅率を外挿した値、が１となる周波数として定義される。電流増幅
率は、Ｈ行列の非対角成分であり、Ｓパラメータを用いて、以下の数式で表される。
【０３００】
【数１】
2020043373.tif 000006
【０３０１】
最大発振周波数（ｆｍａｘ）は、電力増幅率、或いは、電力増幅率を外挿した値、が１と
なる周波数として定義される。電力増幅率は、最大有能電力利得や最大単方向電力利得を
用いることができる。最大単方向電力利得Ｕｇは以下の数式で表される。
【０３０２】
【数２】
2020043373.tif 000007
【０３０３】
（式３）において、Ｋは安定化係数で、以下の数式で表される。
【０３０４】
【数３】
2020043373.tif 000008
【０３０５】
図２４には、トランジスタＢの評価結果の一例を示す。測定は、Ｖｄ＝１．０Ｖ，Ｖｇ＝
１．７Ｖにおいて行い、測定したＳパラメータをもとに、Ｈ行列成分｜Ｈ２１｜と、最大
単方向電力利得Ｕｇを求めた。図２４には、ｄｅ−ｅｍｂｅｄｄｉｎｇ後のデータを示す
。外挿値から求めた遮断周波数（ｆＴ）は１１．３ＧＨｚであった。同様に、最大発振周
波数（ｆｍａｘ）は１５．５ＧＨｚであった。
【０３０６】
図２５および図２６に、トランジスタＡおよびトランジスタＢの評価結果の一例を示す。
図２５には、Ｖｄ＝０．１Ｖ、１Ｖ、２Ｖについて、遮断周波数（ｆＴ）を求めた結果を
示す。図２６には、Ｖｄ＝０．１Ｖ、１Ｖ、２Ｖについて、最大発振周波数（ｆｍａｘ）
を求めた結果を示す。各ｆＴおよびｆｍａｘは、各Ｖｄにおいて相互コンダクタンス（ｇ
ｍ）が最大となるＶｇ（ゲート電圧）のもとで評価した。測定した試料の数は、トランジ
スタＡが２つ、トランジスタＢが３つである。
【０３０７】
図２５より、トランジスタＡは、Ｖｄ＝１．０Ｖで、遮断周波数（ｆＴ）の平均値が４．
９ＧＨｚ（Ｖｇ＝１．９Ｖ）、Ｖｄ＝２．０Ｖで、遮断周波数（ｆＴが）の平均値が９．
７ＧＨｚ（Ｖｇ＝２．３５Ｖ）であった。
【０３０８】
図２５より、トランジスタＢは、Ｖｄ＝１．０Ｖで、遮断周波数（ｆＴ）の平均値が１１
ＧＨｚ（Ｖｇ＝１．７Ｖ）、Ｖｄ＝２．０Ｖで、遮断周波数（ｆＴ）の平均値が１９ＧＨ
ｚ（Ｖｇ＝１．９５Ｖ）であった。
【０３０９】
図２６より、トランジスタＡは、Ｖｄ＝１．０Ｖで、最大発振周波数（ｆｍａｘ）の平均
値が９．１ＧＨｚ（Ｖｇ＝１．９Ｖ）、Ｖｄ＝２．０Ｖで、最大発振周波数（ｆｍａｘ）
の平均値が１５ＧＨｚ（Ｖｇ＝２．３５Ｖ）であった。
【０３１０】
図２６より、トランジスタＢは、Ｖｄ＝１．０Ｖで、最大発振周波数（ｆｍａｘ）の平均
値が１７ＧＨｚ（Ｖｇ＝１．７Ｖ）、Ｖｄ＝２．０Ｖで、最大発振周波数（ｆｍａｘ）の
平均値が２４ＧＨｚ（Ｖｇ＝１．９５Ｖ）であった。
【０３１１】
上述のように、トランジスタＡにおいて、Ｖｄ＝２．０Ｖで、約１０ＧＨｚの遮断周波数
ｆＴと、１０ＧＨｚ以上のｆｍａｘを得た。さらに、トランジスタＢにおいて、約２０Ｇ
Ｈｚの遮断周波数ｆＴと、２０ＧＨｚ以上のｆｍａｘを得た。
【０３１２】
実施の形態２に示すＯＳトランジスタは、高い周波数特性を有し、記憶回路や論理回路、
アナログ回路に用いた場合、高速な動作を実現できることがわかった。上述のＯＳトラン
ジスタを用いて、本発明の一態様である半導体装置２００を作製した場合、半導体装置２
００は、高速動作が可能であることがわかった。
【実施例４】
【０３１３】
本実施例では、図２に示すトランジスタ１００で記憶回路を作製し、各種評価を行った。
記憶回路に用いたトランジスタの構成について、以下に述べる。
【０３１４】
図２に示すトランジスタ１００で記憶回路を作製した。絶縁膜６５２として、厚さ３００
ｎｍの酸化窒化シリコン膜を成膜し、ＣＭＰ処理を施して絶縁膜６５２の表面を平坦化し
た。また、絶縁膜６５２に過剰な酸素を含ませるために、絶縁膜６５２に酸素イオンを注
入した。半導体６６１は、厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝
１：３：４［原子数比］）とした。半導体６６２は、厚さ１５ｎｍのＩｎ−Ｇａ−Ｚｎ酸
化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）とした。半導体６６３は、厚さ５ｎ
ｍのＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）とした。導
電膜６７１及び導電膜６７２は、厚さ２０ｎｍのタングステン膜とした。またゲート絶縁
膜（絶縁膜６５３）は、厚さ１０ｎｍの酸化窒化シリコン膜とした。また、ゲート電極（
導電膜６７３）は、厚さ１０ｎｍの窒化チタン膜と、厚さ１０ｎｍのタングステン膜との
積層構造とした。絶縁膜６５４は、厚さ４０ｎｍの酸化アルミニウム膜を用いた。また、
絶縁膜６５５は、厚さ１５０ｎｍの酸化窒化シリコン膜を用いた。
【０３１５】
図２７に作製した記憶回路の回路図を示す。該回路は、トランジスタＭ１と、トランジス
タＭ２と、容量素子Ｃｓと、配線ＷＷＬと、配線ＲＷＬと、配線ＷＢＬと、配線ＲＢＬと
、配線ＳＬと、ノードＦＮを有する。トランジスタＭ１及びトランジスタＭ２に、上述の
ＯＳトランジスタを用いた。
【０３１６】
図２７に示す記憶回路は、トランジスタＭ１を導通状態にすることで、ノードＦＮに電荷
を書き込むことができる。また、トランジスタＭ１を非導通状態にすることで、ノードＦ
Ｎがフローティングノードとなり、同記憶回路は書き込まれた電荷を保持することができ
る。トランジスタＭ２はノードＦＮに書き込まれた電荷に応じて、電流を流すことができ
、その電流を検出することで、同記憶回路はノードＦＮに書き込まれた電荷を読み出すこ
とができる。
【０３１７】
作製した記憶回路において、トランジスタＭ１は、Ｗ／Ｌ＝６０／６０ｎｍのＯＳトラン
ジスタであり、トランジスタＭ２は、Ｗ／Ｌ＝６０／６０ｎｍのＯＳトランジスタである
。ここでは、容量素子Ｃｓの容量が１ｆＦと、３ｆＦと、１０ｆＦの３種類の回路を作製
した。ここでは、それぞれの回路を記憶回路Ｍｅｍ１（Ｃｓ＝１ｆＦ）、記憶回路Ｍｅｍ
２（Ｃｓ＝３ｆＦ）、記憶回路Ｍｅｍ３（Ｃｓ＝１０ｆＦ）と呼ぶこととする。
【０３１８】
まず、図２７に示す記憶回路にデータ”１”を書き込んだ場合の測定結果について、説明
する。
【０３１９】
図２８は、作製した記憶回路の書き込み動作のタイミングチャートである。図２８は、記
憶回路Ｍｅｍ１及び記憶回路Ｍｅｍ２に論理レベルがＨｉｇｈのデータを書き込む動作（
データ”１”書き込み）を示しており、容量素子Ｃｓ（ノードＦＮ）を充電する動作に対
応する。データ信号として配線ＷＢＬに１．１Ｖの電位を印加した。また、配線ＷＷＬに
３Ｖのパルス信号を印加しトランジスタＭ１を導通状態にした。配線ＳＬの電位は０Ｖと
した。書き込み時間Ｔｗｒｉｔｅは、ノードＦＮの電位を配線ＷＢＬの電位の９０％まで
上昇させる時間としている。図２８に示す動作例では、時間ＴｗｒｉｔｅはノードＦＮの
電位が０Ｖから１Ｖ（配線ＷＢＬの電位１．１Ｖの約９０％の電位）に達する時間である
。
【０３２０】
図２９に、データ”１”を書き込む場合の、時間に対するノードＦＮの電位の測定結果を
示す。図２９（Ａ）は記憶回路Ｍｅｍ１の測定結果であり、図２９（Ｂ）は記憶回路Ｍｅ
ｍ２の測定結果であり、それぞれ、測定数は５である。ノードＦＮの電位は、書き込み動
作時に配線ＲＢＬに流れる電流を測定することで求めた。配線ＲＢＬに流れる電流はトラ
ンジスタＭ２のドレイン電流に相当し、また、ノードＦＮの電位はトランジスタＭ２のゲ
ート電位に相当することから、測定した電流値と、予め取得したトランジスタＭ２のＩｄ
−Ｖｇ特性とから、ノードＦＮの電位を求めている。なお、図２９の横軸の時間は、配線
ＷＷＬに３Ｖを印加している時間である。
【０３２１】
図２９（Ａ）より、記憶回路Ｍｅｍ１は、２ｎｓｅｃ以内にデータ”１”の書き込みが可
能であることを示している。図２９（Ｂ）より、記憶回路Ｍｅｍ２は、５ｎｓｅｃ以内に
データ”１”の書き込みが可能であることを示している。つまり、極短時間でデータ”１
”の書き込みができることを示している。
【０３２２】
図３０に、データ”１”を書き込む場合の、記憶回路（Ｍｅｍ１、Ｍｅｍ２）の容量素子
Ｃｓの静電容量と書き込み時間の関係を示す。図３０の実測値は、図２９の測定結果から
得られた値である。また、図３０には、５つの記憶回路Ｍｅｍ１の書き込み時間の平均値
と、５つの記憶回路Ｍｅｍ２の書き込み時間の平均値をそれぞれ示す。
【０３２３】
また、図２７の記憶回路にデータ”１”を書き込む場合のシミュレーションを行い、書き
込み時間の静電容量依存性を計算した。図３０の３つの曲線はシミュレーションで得られ
た計算値を表す。３つの曲線のうち実線は、トランジスタＭ１の移動度に相当するパラメ
ータＭＵ０及びパラメータＭＵ１に、それぞれ２．８０と１．０１×１０−５を与えた場
合の計算結果である。３つの曲線のうち一点鎖線は、パラメータＭＵ０、ＭＵ１の上記値
を２倍にした場合の計算結果である。３つの曲線のうち点線は、パラメータＭＵ０、ＭＵ
１の上記値を３倍にした場合の計算結果である。なお、シミュレーションにはシルバコ社
製回路シミュレータＳｍａｒｔ  Ｓｐｉｃｅを用いた。トランジスタＭ１、Ｍ２のモデル
はレベル３６を適用した。回路の動作環境は室温（２７℃）を仮定し、トランジスタＭ１
、Ｍ２のしきい値に相当するパラメータＶＴＯは０．８３を与えた。
【０３２４】
図３０に示すシミュレーションにより、トランジスタＭ１の移動度を１倍、２倍、３倍と
することで、書き込み時間が下がることが見積もられた。また、実測値の平均は、移動度
を１倍にした場合のシミュレーション結果と、移動度を２倍にした場合のシミュレーショ
ン結果の間に収まった。
【０３２５】
次に、図２７に示す記憶回路にデータ”０”を書き込んだ場合の測定結果について、説明
する。
【０３２６】
図３１は、論理レベルがＬｏｗのデータを書き込む動作（データ”０”書き込み）を示し
ており、容量素子Ｃｓ（ノードＦＮ）を放電する動作に対応する。配線ＷＢＬは、常に０
Ｖの電位を与えた。また、配線ＷＷＬに３Ｖのパルス信号を印加しトランジスタＭ１を導
通状態にした。配線ＳＬの電位は０Ｖとした。書き込み時間Ｔｗｒｉｔｅは、ノードＦＮ
に充電した電位が１０％まで低下する時間としている。図３１に示す動作例では、時間Ｔ
ｗｒｉｔｅはノードＦＮの電位が１．１Ｖから０．１１Ｖ（配線ＷＢＬの電位１．１Ｖの
約１０％の電位）に達する時間である。
【０３２７】
図３２に、データ”０”を書き込む場合の、時間に対するノードＦＮの電位の測定結果を
示す。図３２（Ａ）は記憶回路Ｍｅｍ２の測定結果であり、図３２（Ｂ）は記憶回路Ｍｅ
ｍ３の測定結果であり、それぞれ、測定数は５である。図２９と同様に、ノードＦＮの電
位は、書き込み動作時に配線ＲＢＬに流れる電流を測定することで求めた。なお、図３２
の横軸の時間は、配線ＷＷＬに３Ｖを印加している時間である。
【０３２８】
図３２（Ａ）より、記憶回路Ｍｅｍ２は、３ｎｓｅｃ以内にデータ”０”の書き込みが可
能であることを示している。図３２（Ｂ）より、記憶回路Ｍｅｍ３は、１０ｎｓｅｃ以内
にデータ”０”の書き込みが可能であることを示している。つまり、極短時間でデータ”
０”の書き込みができることを示している。
【０３２９】
図３３に、記憶回路Ｍｅｍ２、Ｍｅｍ３の容量素子Ｃｓの静電容量と書き込み時間の関係
を示す。図３３の実測値は、図３２の測定結果から得られた値である。また、図３０と同
様に、図３３は、５つの記憶回路Ｍｅｍ２の書き込み時間の平均値と、５つの記憶回路Ｍ
ｅｍ３の書き込み時間の平均値と、シミュレーションで得られた３つの曲線を示す。３つ
の曲線のうち実線は、トランジスタＭ１の移動度に相当するパラメータＭＵ０に２．８０
を与え、同じくトランジスタＭ１の移動度に相当するパラメータＭＵ１に１．０１×１０
−５を与えた場合の計算結果である。３つの曲線のうち一点鎖線は、パラメータＭＵ０、
ＭＵ１の上記値を２倍にした場合の計算結果である。３つの曲線のうち点線は、パラメー
タＭＵ０、ＭＵ１の上記値を３倍にした場合の計算結果である。その他シミュレーション
の条件は、図３０の記載を参照する。
【０３３０】
図３３に示すシミュレーションにより、トランジスタＭ１の移動度を１倍、２倍、３倍と
することで、書き込み時間が下がることが見積もられた。また、書き込み時間の実測値の
平均値は、移動度を１倍にした場合のシミュレーション結果と移動度を２倍にした場合の
シミュレーション結果の間に収まる。容量素子Ｃｓが３ｆＦの場合、書き込み時間は５ｎ
ｓｅｃ未満となった。
【０３３１】
記憶回路Ｍｅｍ１におけるノードＦＮの保持特性を測定した結果を図３５に示す。図３５
は、横軸に保持時間（Ｔｉｍｅ）、縦軸にノードＦＮの電圧の変動量（ΔＶ）を表してい
る。ノードＦＮの電圧が０．１Ｖ低下しても正常にデータの読み出しができると仮定した
場合、図３５より、ノードＦＮの電圧が０．１Ｖ低下するまでの時間Ｔｒｅｔは１２０秒
であった。この保持時間は、現行のＤＲＡＭに必要とされるリフレッシュレートを上回る
結果であった。
【０３３２】
上記の値を以下の式（５）に代入すると、ノードＦＮのリーク電流Ｉｌｅａｋを算出する
ことができる。なお、式（５）において、Ｃｓは記憶回路Ｍｅｍ１における容量素子Ｃｓ
の容量（つまり１ｆＦ）、ΔＶは許容されるノードＦＮの電位の変動量（つまり０．１Ｖ
）を表す。
【０３３３】
Ｉｒｅａｋ＝Ｃｓ×ΔＶ／Ｔｒｅｔ              （５）
【０３３４】
式（５）より、ノードＦＮのリーク電流Ｉｌｅａｋは、０．８３×１０−１８Ａと見積も
られた。
【０３３５】
以上のように、本実施例で作製した回路は、高速、低消費電力ＬＳＩへ応用が可能である
ことが示された。特に、記憶回路などに非常に好適であることが明らかになった。
【符号の説明】
【０３３６】
Ｍ１    トランジスタ
Ｍ２    トランジスタ
Ｍｅｍ１    記憶回路
Ｍｅｍ２    記憶回路
Ｍｅｍ３    記憶回路
Ｎ１    ノード
Ｎ２    ノード
Ｎ３    ノード
Ｐ１    層
Ｐ２    層
Ｓ１    層
Ｓ２    層
Ｓ３    層
１００    トランジスタ
１００ａ    トランジスタ
１００ｂ    トランジスタ
１００ｃ    トランジスタ
１００ｄ    トランジスタ
１００ｅ    トランジスタ
１０１    実線
１０２    実線
１０３    点線
２００    半導体装置
２０１    トランジスタ
２１０    トランジスタ
２１１    トランジスタ
２２０    トランジスタ
２２１    トランジスタ
６４０    基板
６５１    絶縁膜
６５２    絶縁膜
６５３    絶縁膜
６５４    絶縁膜
６５５    絶縁膜
６６０    半導体
６６１    半導体
６６２    半導体
６６３    半導体
６７１    導電膜
６７１ａ    導電膜
６７１ｂ    導電膜
６７２    導電膜
６７２ａ    導電膜
６７２ｂ    導電膜
６７３    導電膜
６８１    導電膜
６８２    絶縁膜
７０４    トランジスタ
７１１    プラグ
７１６    プラグ
７２０    プラグ
７２１    配線
７２５    配線
７２８    配線
７３１    配線
７４０    基板
７４１    素子分離層
７４２    絶縁膜
７４３    絶縁膜
７４４    絶縁膜
７５１    不純物領域
７５２    ゲート電極
７５３    ゲート絶縁膜
７５４    側壁絶縁層
７５５    不純物領域
７５６    半導体層
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイクロフォン
９０６    スピーカ
９０７    操作キー
９０８    スタイラス
９１１    筐体
９１２    マイク
９１３    外部接続ポート
９１４    操作ボタン
９１６    表示部
９１７    スピーカ
９２１    筐体
９２２    表示部
９２３    キーボード
９２４    ポインティングデバイス
９３１    筐体
９３２    冷蔵室用扉
９３３    冷凍室用扉
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    車体
９５２    車輪
９５３    ダッシュボード
９５４    ライト
４０００    ＲＦタグ
５１００    ペレット
５１２０    基板
５１６１    領域
【図１】
2020043373.tif 000009
【図２】
2020043373.tif 000010
【図３】
2020043373.tif 000011
【図４】
2020043373.tif 000012
【図５】
2020043373.tif 000013
【図６】
2020043373.tif 000014
【図７】
2020043373.tif 000015
【図８】
2020043373.tif 000016
【図９】
2020043373.tif 000017
【図１０】
2020043373.tif 000018
【図１１】
2020043373.tif 000019
【図１２】
2020043373.tif 000020
【図１３】
2020043373.tif 000021
【図１４】
2020043373.tif 000022
【図１５】
2020043373.tif 000023
【図１６】
2020043373.tif 000024
【図１７】
2020043373.tif 000025
【図１８】
2020043373.tif 000026
【図１９】
2020043373.tif 000027
【図２０】
2020043373.tif 000028
【図２１】
2020043373.tif 000029
【図２２】
2020043373.tif 000030
【図２３】
2020043373.tif 000031
【図２４】
2020043373.tif 000032
【図２５】
2020043373.tif 000033
【図２６】
2020043373.tif 000034
【図２７】
2020043373.tif 000035
【図２８】
2020043373.tif 000036
【図２９】
2020043373.tif 000037
【図３０】
2020043373.tif 000038
【図３１】
2020043373.tif 000039
【図３２】
2020043373.tif 000040
【図３３】
2020043373.tif 000041
【図３４】
2020043373.tif 000042
【図３５】
2020043373.tif 000043
【図３６】
2020043373.tif 000044
【図３７】
2020043373.tif 000045
【図３８】
2020043373.tif 000046
【図３９】
2020043373.tif 000047
【図４０】
2020043373.tif 000048