(57)【要約】      （修正有）【課題】基底に設置されたマルチゲートパワーＭＯＳＦＥＴデバイスを提供する。【解決手段】マルチゲートパワーＭＯＳＦＥＴデバイスは、第１のトランジスタユニットと、第２のトランジスタユニットと、第１の絶縁体１０４とを含む。第１のトランジスタユニットは、第１のドレーンピラー５４０と、第１のソースピラー５５０と、第１のドレーンピラー５４０と第１のソースピラー５５０との間に設置された第１のゲート導体１０１とを有する。第２のトランジスタユニットは、第２のドレーンピラー５２０と、第２のソースピラー５１０と、第２のドレーンピラー５２０と第２のソースピラー５１０との間に設置された第２のゲート導体１０２とを有する。第１の絶縁体１０４は、基底４０１の上方、及び第１のゲート導体１０１と第２のゲート導体１０２との間に設置されており、第２のトランジスタユニットを第１のトランジスタユニットから電気的に絶縁する。【選択図】図４
2020043322.tif 000002
【特許請求の範囲】
【請求項１】
基底の上方に設置されたマルチゲートトランジスタを含むパワーＭＯＳＦＥＴデバイスであって、
前記マルチゲートトランジスタは、
第１のドレーンピラーと、第１のソースピラーと、該第１のドレーンピラーと該第１のソースピラーとの間に設置された第１のゲート導体とを有する第１のトランジスタユニット、
第２のドレーンピラーと、第２のソースピラーと、該第２のドレーンピラーと該第２のソースピラーとの間に設置された第２のゲート導体とを有する第２のトランジスタユニット、および
前記基底の上方、及び前記第１のゲート導体と前記第２のゲート導体との間に設置された第１の絶縁体、
を含み、
前記第１の絶縁体は、前記第２のゲート導体を前記第１のゲート導体から電気的に絶縁し、前記第１のトランジスタユニット及び前記第２のトランジスタユニットは、操作期間において共通ソース及び共通ドレーンを共用し、前記第１のゲート導体及び前記第２のゲート導体の導電状態は別々に制御されている、パワーＭＯＳＦＥＴデバイス。
【請求項２】
前記第１のゲート導体は、前記第１のドレーンピラー及び前記第１のソースピラーを取り囲むトレンチゲートを含む、請求項１に記載のパワーＭＯＳＦＥＴデバイス。
【請求項３】
前記第１のゲート導体は、前記トレンチゲートを前記第１のドレーンピラー及び前記第１のソースピラーから電気的に絶縁する絶縁材料を含む、請求項２に記載のパワーＭＯＳＦＥＴデバイス。
【請求項４】
前記第１のゲート導体はゲート酸化層を含み、該ゲート酸化層の一部が前記第１のドレーンピラー及び前記第１のソースピラーの側壁の上方に形成され、該ゲート酸化層は、前記絶縁材料を前記第１のドレーンピラー及び前記ソースピラーから分離する、請求項３に記載のパワーＭＯＳＦＥＴデバイス。
【請求項５】
前記第１の絶縁体は少なくとも１つの側壁を含み、前記絶縁材料及び前記ゲート酸化層に直接接触している、請求項４に記載のパワーＭＯＳＦＥＴデバイス。
【請求項６】
前記第１の絶縁体は、少なくとも１つの側壁を含み、前記基底に直接接触している、請求項１に記載のパワーＭＯＳＦＥＴデバイス。
【請求項７】
前記第１のゲート導体は、前記ゲート酸化層の一部が前記基底の上方に位置すると共に前記第１の絶縁体と面一である、請求項４に記載のパワーＭＯＳＦＥＴデバイス。
【請求項８】
前記第１のドレーンピラーは、本体と、該本体の上方に設置された金属シリサイド層とを含む、請求項１に記載のパワーＭＯＳＦＥＴデバイス。
【請求項９】
前記第１のドレーンピラーの当該本体は、低濃度ドープ領域と、該低濃度ドープ領域の上方にある高濃度ドープ領域とを含む、請求項８に記載のパワーＭＯＳＦＥＴデバイス。
【請求項１０】
前記第１のドレーンピラーの前記本体は、Ｎ型ドーピングを含む、請求項９に記載のパワーＭＯＳＦＥＴデバイス。
【請求項１１】
前記基底は、前記第１のドレーンピラー及び前記第１のゲート導体の下方に設置された二重拡散層を含む、請求項１に記載のパワーＭＯＳＦＥＴデバイス。
【請求項１２】
前記二重拡散層は、前記第１の絶縁体の下方に設置されている、請求項１１に記載のパワーＭＯＳＦＥＴデバイス。
【請求項１３】
前記第１のソースピラーは、本体と、該本体の上方に設置された金属シリサイド層とを含む、請求項３に記載のパワーＭＯＳＦＥＴデバイス。
【請求項１４】
前記第１のソースピラーの前記本体は、
ウェル部と、
該ウェル部の上方に設置された中央部と、
該中央部を取り囲む壁部と、
を含む、請求項１３に記載のパワーＭＯＳＦＥＴデバイス。
【請求項１５】
前記中央部はＰ型ドーピングを含み、前記はＮ型ドーピングを含む、請求項１４に記載のパワーＭＯＳＦＥＴデバイス。
【請求項１６】
前記第１のトランジスタユニット及び前記第２のトランジスタユニットは、前記第１の絶縁体を介して物理的に絶縁されている、請求項１に記載のパワーＭＯＳＦＥＴデバイス。
【請求項１７】
第３のトランジスタユニットを更に含み、該第３のトランジスタユニットは、第３のドレーンピラーと、第３のソースピラーと、該第３のドレーンピラーと該第３のソースピラーとの間に設置された第３のゲート導体とを有し、該第３のゲート導体は前記第２の絶縁体を介して前記第１のゲート導体及び前記第２のゲート導体から電気的に絶縁されている、請求項１に記載のパワーＭＯＳＦＥＴデバイス。
【請求項１８】
前記第１の絶縁体及び前記第２の絶縁体は物理的に接続されている、請求項１７に記載のパワーＭＯＳＦＥＴデバイス。
【請求項１９】
第４のトランジスタユニットを更に含み、該第４のトランジスタユニットは、第４のドレーンピラーと、第４のソースピラーと、該第１のトランジスタユニットと共用した前記第１のゲート導体とを有し、該第１のゲート導体及び前記第２のゲート導体の導電状態が共に導電となった場合、該第４のトランジスタユニット及び該第１のトランジスタユニットは共に、前記第２のトランジスタユニットにより提供された抵抗と異なる抵抗を提供する、請求項１に記載のパワーＭＯＳＦＥＴデバイス。
【請求項２０】
前記第１のトランジスタユニット及び前記第４のトランジスタユニットの前記ドレーンピラー及び前記ソースピラーは、前記基底の上方に互い違いに設置されている、請求項１９に記載のパワーＭＯＳＦＥＴデバイス。
【発明の詳細な説明】
【優先権】
【０００１】
本願は、２０１８年０９月１３日に米国に出願された第１６／１３０，４０９号に基づき優先権及び利益を主張し、その内容を全て本明細書に援用する。
【技術分野】
【０００２】
本発明は、半導体デバイスに関し、特にマルチゲートパワーＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）デバイスに関する。
【背景技術】
【０００３】
トレンチゲート構造を有するパワー金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、その低導電抵抗（ＯＮ−ｓｔａｔｅ  ｒｅｓｉｓｔａｎｃｅ、ＲＤＳＯＮ）による機能のため、広く用いられている。特許文献１（２００７年１０月３１日に出願）において、導電抵抗が定数であるトレンチ金属酸化物半導体ゲートデバイスを提供することが開示されている。また、特許文献２（１９９９年１０月２６日に登録）を参照すると、ゲートがトレンチ内に形成されると共に、Ｐ型ドープ領域により分けられている二重拡散垂直型金属酸化物半導体電界効果トランジスタ（ｄｏｕｂｌｅ−ｄｉｆｆｕｓｅｄ  ｖｅｒｔｉｃａｌ  ＭＯＳＦＥＴ）が開示されている。上記２つの特許文献を参考として本明細書に援用する。
【０００４】
上文の背景技術に記載された内容は、背景技術を提供するものに過ぎず、本発明の目的を掲示するものではなく、本発明の背景技術を構成していない。且つ、上文の背景技術における説明は、本願におけるいかなる一部分ともされるべきではない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願第１１／９３０，３８０号明細書
【特許文献２】米国特許第５，９７３，３６７号明細書
【発明の概要】
【０００６】
本発明は、基底に設置されたマルチゲートトランジスタを有するパワーＭＯＳＦＥＴデバイスを提供する。当該マルチゲートトランジスタは、第１のトランジスタユニットと、第２のトランジスタユニットと、第１の絶縁体とを含む。当該第１のトランジスタユニットは、第１のドレーンピラーと、第１のソースピラーと、当該第１のドレーンピラーと当該第１のソースピラーとの間に設置された第１のゲート導体とを有する。当該第２のトランジスタユニットは、第２のドレーンピラーと、第２のソースピラーと、当該第２のドレーンピラーと当該第２のソースピラーとの間に設置された第２のゲート導体とを有する。当該第１の絶縁体は、当該基底の上方、及び当該第１のゲート導体と当該第２のゲート導体との間に設置されている。当該第１の絶縁体は、当該第２のトランジスタユニットを当該第１のトランジスタユニットから電気的に絶縁する。操作期間において、当該第１のトランジスタユニット及び当該第２のトランジスタユニットは、共通ソース及び共通ドレーンを共用し、当該第１のゲート導体及び当該第２のゲート導体の導電状態は、別々に制御されている。
【０００７】
いくつかの実施例において、当該第１のゲート導体は、当該第１のドレーンピラー及び当該第１のソースピラーを取り囲むトレンチゲートを含む。
【０００８】
いくつかの実施例において、当該第１のゲート導体は、当該トレンチゲートを当該第１のドレーンピラー及び当該第１のソースピラーから電気的に絶縁する絶縁材料を含む。
【０００９】
いくつかの実施例において、当該第１のゲート導体は、ゲート酸化層を含み、当該ゲート酸化層の一部が当該第１のドレーンピラー及び当該第１のソースピラーの側壁の上方に形成され、当該ゲート酸化層は、当該絶縁材料を当該第１のドレーンピラー及び当該ソースピラーから分離する。
【００１０】
いくつかの実施例において、当該第１の絶縁体は、少なくとも１つの側壁を含み、当該絶縁材料及び当該ゲート酸化層に直接接触している。
【００１１】
いくつかの実施例において、当該第１の絶縁体は、少なくとも１つの側壁を含み、当該基底に直接接触している。
【００１２】
いくつかの実施例において、当該第１のゲート導体は、当該ゲート酸化層の一部が当該基底の上方に位置すると共に当該第１の絶縁体と面一である。
【００１３】
いくつかの実施例において、当該第１のドレーンピラーは、本体と、当該本体の上方に設置された金属シリサイド層とを含む。
【００１４】
いくつかの実施例において、当該第１のドレーンピラーの当該本体は、低濃度ドープ領域と、当該低濃度ドープ領域の上方にある高濃度ドープ領域とを含む。
【００１５】
いくつかの実施例において、当該第１のドレーンピラーの当該本体は、Ｎ型ドーピングを含む。
【００１６】
いくつかの実施例において、当該基底は、当該第１のドレーンピラー及び当該第１のゲート導体の下方に設置された二重拡散層を含む。
【００１７】
いくつかの実施例において、当該二重拡散層は、当該第１の絶縁体の下方に設置されている。
【００１８】
いくつかの実施例において、当該第１のソースピラーは、本体と、当該本体の上方に設置された金属シリサイド層とを含む。
【００１９】
いくつかの実施例において、当該第１のソースピラーの当該本体は、ウェル部と、当該ウェル部の上方に設置された中央部と、当該中央部を取り囲む壁部とを含む。
【００２０】
いくつかの実施例において、当該中央部はＰ型ドーピングを含み、当該壁部はＮ型ドーピングを含む。
【００２１】
いくつかの実施例において、当該第１のトランジスタユニット及び当該第２のトランジスタユニットは、当該第１の絶縁体を介して物理的に絶縁されている。
【００２２】
いくつかの実施例において、当該マルチゲートトランジスタは、第３のトランジスタユニットを更に含み、当該第３のトランジスタユニットは、第３のドレーンピラーと、第３のソースピラーと、当該第３のドレーンピラーと当該第３のソースピラーとの間に設置された第３のゲート導体とを有し、当該第３のゲート導体は当該第２の絶縁体を介して当該第１のゲート導体及び当該第２のゲート導体から電気的に絶縁されている。
【００２３】
いくつかの実施例において、当該第１の絶縁体及び第２の絶縁体は、物理的に接続されている。
【００２４】
いくつかの実施例において、当該マルチゲートトランジスタは、第４のトランジスタユニットを更に含み、当該第４のトランジスタユニットは、第４のドレーンピラーと、第４のソースピラーと、当該第１のトランジスタユニットと共用した当該第１のゲート導体とを有し、そのうち、当該第１のゲート導体及び当該第２のゲート導体の導電状態が共に導電となった場合、当該第４のトランジスタユニット及び当該第１のトランジスタユニットは共に当該第２のトランジスタユニットにより提供された抵抗と異なる抵抗を提供する。
【００２５】
いくつかの実施例において、当該第１のトランジスタユニット及び当該第４のトランジスタユニットにおける当該ドレーンピラー及び当該ソースピラーは、当該基底の上方に互い違いに設置されている。
【００２６】
以上は本発明の技術的特徴及び利点を相当に広範囲に説明しており、以下の本発明に対する詳細な説明をよりよく理解できる。以下、本発明の特許請求の範囲を構成する他の技術的特徴及び利点について説明する。当業者であれば、以下に開示される概念及び特定の実施例を用いて他の構造又は製造プロセスを修正・設計することによって本発明と同じ目的を実現することができると理解すべきである。当業者であれば、これらの均等構築は、添付される特許請求の範囲により限定される本発明の精神及び範囲から逸脱できないとも理解すべきである。
【図面の簡単な説明】
【００２７】
実施形態、特許請求の範囲及び図面を参照することにより、本願に係る開示内容をより全面的に把握することができる。図面における同じデバイス符号は、同一のデバイスを指す。
【図１】本発明におけるいくつかの実施例に係るマルチゲートパワーＭＯＳＦＥＴデバイスを示す上面図である。
【図２】本発明におけるいくつかの実施例に係る図１におけるマルチゲートパワーＭＯＳＦＥＴデバイスの接続配置を示す模式図である。
【図３】本発明におけるいくつかの実施例に係る図１におけるパワーＭＯＳＦＥＴデバイスの抵抗を示す模式的表である。
【図４】本発明におけるいくつかの実施例に係る図１におけるパワーＭＯＳＦＥＴデバイスの一部を示す斜視図である。
【図５】本発明におけるいくつかの実施例に係るパワーＭＯＳＦＥＴデバイスの図４におけるＡ−Ａ’線に沿う断面構造を示す断面図である。
【図６】本発明におけるいくつかの実施例に係るパワーＭＯＳＦＥＴデバイスの図４におけるＢ−Ｂ’線に沿う断面構造を示す断面図である。
【発明を実施するための形態】
【００２８】
本発明に係る下記説明は、明細書の一部を援用且つ構成する図面を伴って、本発明の実施例を説明しているが、本発明は当該実施例に限定されるものではない。また、以下の実施例を適当に組み合わせて別の実施例を完成することができる。
【００２９】
「いくつかの実施例」、「実施例」、「例示的な実施例」、「他の実施例」、「別の実施例」などは、本発明に記載の実施例が特定の特徴、構造または特性を含んでもよいことを指しているが、実施例毎に当該特定の特徴、構造または特性を含まなければならないものではない。なお、「実施例において」という用語を繰り返し使用することは、同じ実施例を指さなければならないものではないが、同じ実施例であってもよい。
【００３０】
本発明が完全に理解されるように、以下の説明は、詳細なステップと構造を提供する。勿論、本発明に係る実施例は、当業者にとって既知の特定の詳細を限定しない。また、本発明を不必要に限定することを回避するために、既知の構造及びステップに対する詳細な説明は省略する。本発明に係る好ましい実施例は次のとおりである。しかしながら、実施形態以外に、本発明は他の実施例において広く実施されてもよい。本発明の範囲は、実施形態の内容に限定されず、特許請求の範囲により定義される。
【００３１】
図１は、本発明のいくつかの実施例に係るパワーＭＯＳＦＥＴデバイスを示す上面図である。本発明のいくつかの実施例において、当該パワーＭＯＳＦＥＴデバイスは、基底４０１の上方に設置されたマルチゲートトランジスタ１００を含む。マルチゲートトランジスタ１００は、第１のゲート導体１０１を有する第１の金属酸化物半導体電界効果トランジスタユニットと、第２のゲート導体１０２を有する第２の金属酸化物半導体電界効果トランジスタユニットと、第３のゲート導体１０３を有する第３の金属酸化物半導体電界効果トランジスタユニットとを含む。
【００３２】
本発明のいくつかの実施例において、マルチゲートトランジスタ１００の金属酸化物半導体電界効果トランジスタユニットは、異なる数のトランジスタユニットを有する。例えば、トランジスタユニットは、ドレーンピラー（図１において「Ｄ」で示される）及びソースピラー（図１において「Ｓ」で示される）からなる。本発明のいくつかの実施例において、当該第１の金属酸化物半導体電界効果トランジスタユニットは、３個のトランジスタユニットを有する第１のゲート導体１０１を有し、当該第２の金属酸化物半導体電界効果トランジスタユニットは、３個のトランジスタユニットを有する第２のゲート導体１０２を有し、当該第３の金属酸化物半導体電界効果トランジスタユニットは、１６個のトランジスタユニットを有する第３のゲート導体１０３を有する。
【００３３】
本発明のいくつかの実施例において、当該ドレーンピラー及び当該ソースピラーは、当該基底の上方に互い違いに設置されている。本発明のいくつかの実施例において、上方から見ると、当該ドレーンピラー及び当該ソースは矩形状である。
【００３４】
本発明のいくつかの実施例において、第１のゲート導体１０１、第２のゲート導体１０２及び第３のゲート導体１０３は、トレンチゲートである。本発明のいくつかの実施例において、当該トレンチゲートは、当該ドレーンピラー及び当該ソースピラーを取り囲む。
【００３５】
本発明のいくつかの実施例において、第１のゲート導体１０１、第２のゲート導体１０２及び第３のゲート導体１０３は、異なる数のトランジスタユニットをそれぞれ取り囲む。
【００３６】
本発明のいくつかの実施例において、異なる数のトランジスタユニットを設計することによって当該金属酸化物半導体電界効果トランジスタユニットは異なる抵抗を提供することができる。
【００３７】
図２は、本発明のいくつかの実施例に係る図１におけるパワーＭＯＳＦＥＴデバイスの接続配置を示す模式図である。本発明のいくつかの実施例において、マルチゲートトランジスタ１００の当該第１の金属酸化物半導体電界効果トランジスタユニット、当該第２の金属酸化物半導体電界効果トランジスタユニット及び当該第３の金属酸化物半導体電界効果トランジスタユニットは、図２において３つの金属酸化物半導体電界効果トランジスタ符号により示される。本発明のいくつかの実施例において、当該第１の金属酸化物半導体電界効果トランジスタユニット、当該第２の金属酸化物半導体電界効果トランジスタユニット及び当該第３の金属酸化物半導体電界効果トランジスタユニットは、共通ソース及び共通ドレーンを共用する。
【００３８】
本発明のいくつかの実施例において、第１のゲート導体１０１、第２のゲート導体１０２及び第３のゲート導体１０３は、図２において「ゲート１」、「ゲート２」及び「ゲート３」と示されると共に、「ゲート１」、「ゲート２」及び「ゲート３」はそれぞれ別々に制御され、つまり、第１のゲート導体１０１、第２のゲート導体１０２及び第３のゲート導体１０３の導電状態は、それぞれオン（「ＯＮ」）又はオフ（「ＯＦＦ」）と設定されてもよい。
【００３９】
図３は、本発明のいくつかの実施例に係る図１におけるパワーＭＯＳＦＥＴデバイスの抵抗を示す模式的表である。本発明のいくつかの実施例において、第１のゲート導体１０１の導電状態をオンとすると、マルチゲートトランジスタ１００の第１の金属酸化物半導体電界効果トランジスタユニットは、導電抵抗（ｏｎ−ｒｅｓｉｓｔａｎｃｅ）ＲＤＳＯＮｌを提供する。本発明のいくつかの実施例において、第２のゲート導体１０２及び第３のゲート導体１０３は、その導電状態がＯＮとされた場合、導電抵抗ＲＤＳＯＮ２及びＲＤＳＯＮ３を提供することができる。本発明のいくつかの実施例において、金属酸化物半導体電界効果トランジスタユニットにおけるトランジスタユニットの数が異なるため、導電抵抗ＲＤＳＯＮ１、導電抵抗ＲＤＳＯＮ２及び導電抵抗ＲＤＳＯＮ３は互いに異なる。本発明のいくつかの実施例において、導電抵抗ＲＤＳＯＮ１、導電抵抗ＲＤＳＯＮ２及び導電抵抗ＲＤＳＯＮ３は、７つの可能な導電抵抗ＲＤＳＯＮ値を組み合わせてもよい。
【００４０】
図４は、本発明のいくつかの実施例に係る図１におけるパワーＭＯＳＦＥＴデバイスの一部を示す斜視図である。本発明のいくつかの実施例において、当該第１の金属酸化物半導体電界効果トランジスタユニットは、ドレーンピラー５４０及びソースピラー５５０を有し、且つ、第１のゲート導体１０１はドレーンピラー５４０及びソースピラー５５０を取り囲む。本発明のいくつかの実施例において、当該第２の金属酸化物半導体電界効果トランジスタユニットは、ドレーンピラー５２０及びソースピラー５１０を有し、且つ第２のゲート導体１０２はドレーンピラー５２０及びソースピラー５１０を取り囲む。本発明のいくつかの実施例において、当該第３の金属酸化物半導体電界効果トランジスタユニットは、ドレーンピラー５６０及びソースピラー５３０を有し、且つ第３のゲート導体１０３はドレーンピラー５６０及ソースピラー５３０を取り囲む。
【００４１】
本発明のいくつかの実施例において、第１のゲート導体１０１、ドレーンピラー５４０及びソースピラー５５０は、１つのトランジスタユニットとしてもよい。
【００４２】
本発明のいくつかの実施例において、当該第１の金属酸化物半導体電界効果トランジスタユニットの第１のゲート導体１０１は、基底４０１の上方に設置された第１の絶縁体１０４を介して第２の金属酸化物半導体電界効果トランジスタユニットの第２のゲート導体１０２から電気的に絶縁されている。
【００４３】
本発明のいくつかの実施例において、当該第１の金属酸化物半導体電界効果トランジスタユニット及び当該第２の金属酸化物半導体電界効果トランジスタユニットは、当該第１の絶縁体を介して互いに物理的に絶縁されている。
【００４４】
本発明のいくつかの実施例において、当該第３の金属酸化物半導体電界効果トランジスタユニットの第３のゲート導体１０３は基底４０１の上方に設置された第２の絶縁体１０５を介して第１のゲート導体１０１及び第２のゲート導体１０２から電気的に絶縁されている。
【００４５】
本発明のいくつかの実施例において、第１の絶縁体１０４及び第２の絶縁体１０５は物理的に接続されている。
【００４６】
図５は、本発明のいくつかの実施例に係るパワーＭＯＳＦＥＴデバイスの図４におけるＡ−Ａ’線に沿う断面構造を示す断面図である。本発明のいくつかの実施例において、第２のゲート導体１０２は絶縁材料１０７を含み、絶縁材料１０７はトレンチゲート１０２Ａを第２の金属酸化物半導体電界効果トランジスタユニットにおけるソースピラー及びドレーンピラーから電気的に絶縁し、例えばソースピラー５１０及びドレーンピラー５２０から電気的に絶縁する。
【００４７】
本発明のいくつかの実施例において、当該第２のゲート導体１０２はゲート酸化層１０８を更に含む。本発明のいくつかの実施例において、ゲート酸化層１０８の一部はソースピラー及びドレーンピラー、例えばソースピラー５１０及びドレーンピラー５２０の側壁に形成されている。本発明のいくつかの実施例において、ゲート酸化層１０８は絶縁材料１０７をソースピラー５１０及びドレーンピラー５２０から分離する。
【００４８】
本発明のいくつかの実施例において、第１のゲート導体１０１及び第３のゲート導体１０３は、第３のゲート導体１０３に類似する構造を有する。
【００４９】
本発明のいくつかの実施例において、第３のゲート導体１０３は、絶縁材料１０９を含み、絶縁材料１０９は、トレンチゲート１０３Ａを第３の金属酸化物半導体電界効果トランジスタユニットにおけるソースピラー及びドレーンピラーから電気的に絶縁し、例えば、ソースピラー５３０及びドレーンピラー５６０から電気的に絶縁する。
【００５０】
本発明のいくつかの実施例において、当該第３のゲート導体１０３は、ゲート酸化層１１０を更に含む。本発明のいくつかの実施例において、ゲート酸化層１１０の一部はソースピラー及びドレーンピラー、例えばソースピラー５３０の側壁に形成されている。本発明のいくつかの実施例において、ゲート酸化層１１０は絶縁材料１０９をソースピラー５３０から分離する。
【００５１】
本発明のいくつかの実施例において、当該第２の絶縁体１０５は、側壁１０５Ａを有し、当該第２の金属酸化物半導体電界効果トランジスタユニットのソースピラー５２０に直接接触しており、当該第２の絶縁体１０５は側壁１０５Ｂを有し、当該第３の金属酸化物半導体電界効果トランジスタユニットのソースピラー５３０に直接接触している。
【００５２】
いくつかの実施例において、ソースピラー５１０は、本体と、当該本体の上方に設置された金属シリサイド層５１１とを含む。
【００５３】
いくつかの実施例において、ソースピラー５１０の当該本体は、ウェル部５１２と、ウェル部５１２の上方に設置された中央部５１３と、中央部５１２を取り囲む壁部５１４とを含む。
【００５４】
本発明のいくつかの実施例において、ウェル部５１２及び中央部５１３はＰ型ドーピングを含む。本発明のいくつかの実施例において、中央部５１３は、ウェル部５１２よりも高いドープ濃度を有する。
【００５５】
本発明のいくつかの実施例において、壁部５１４はＮ型ドーピングを含む。
【００５６】
いくつかの実施例において、ソースピラー５２０は、本体と、当該本体の上方に設置された金属シリサイド層５２１とを含む。
【００５７】
本発明のいくつかの実施例において、ドレーンピラー５２０の当該本体は、低濃度ドープ領域５２０と、低濃度ドープ領域５２０の上方にある高濃度ドープ領域５２２とを含む。
【００５８】
本発明のいくつかの実施例において、ドレーンピラー５２０の当該本体はＮ型ドーピングを含む。
【００５９】
本発明のいくつかの実施例において、基底４０１は、ドレーンピラー５２０及び第２のゲート導体１０２の下方に設置された二重拡散層５２４を含む。本発明のいくつかの実施例において、二重拡散層５２４はＮ型ドーピングを含む。本発明のいくつかの実施例において、二重拡散層５２４の当該ドープ濃度は、二重拡散層５２４内で徐々にと変化し、ドレーンピラー５２０に近づく部分におけるドープ濃度は基底４０１に近づく部分におけるドープ濃度よりも大きい。
【００６０】
本発明のいくつかの実施例において、二重拡散層５２４は第２の絶縁体の下方に設置されている。本発明のいくつかの実施例において、当該第２の絶縁体１０５は、二重拡散層５２４に直接接触している。
【００６１】
図６は、本発明のいくつかの実施例に係るパワーＭＯＳＦＥＴデバイスの図４におけるＢ−Ｂ’線に沿う断面構造を示す断面図である。本発明のいくつかの実施例において、第１のゲート導体１０１は絶縁材料１１１を含み、絶縁材料１１１はトレンチゲート１０１Ａを第１の金属酸化物半導体電界効果トランジスタユニットにおけるソースピラー及びドレーンピラーから電気的に絶縁する。
【００６２】
本発明のいくつかの実施例において、当該第１のゲート導体１０１は、ゲート酸化層１１２を更に含む。本発明のいくつかの実施例において、ゲート酸化層１１２の一部は、当該第１の金属酸化物半導体電界効果トランジスタユニットのソースピラー及びドレーンピラーの側壁に形成されている。ゲート酸化層１１２は、絶縁材料１１を当該第１の金属酸化物半導体電界効果トランジスタユニットのソースピラー及びドレーンピラーから分離する。
【００６３】
いくつかの実施例において、第１の絶縁体１０４は、側壁１０４Ａを含み、第１のゲート導体１０１の絶縁材料１１１とゲート酸化層１１２に直接接触している。
【００６４】
いくつかの実施例において、第１の絶縁体１０４は、側壁１０４Ｂを含み、第１のゲート導体１０２の絶縁材料１０７とゲート酸化層１０８に直接接触している。
【００６５】
いくつかの実施例において、第１の絶縁体１０４は、側壁１０４Ｃを含み、基底４０１に直接接触している。
【００６６】
本発明のいくつかの実施例において、第１のゲート導体１０１は、ゲート酸化層１１２の一部が基底４０１の上方とトレンチゲート１０１Ａの下方に位置すると共に、第１の絶縁体１０４と面一である。本発明のいくつかの実施例において、第２のゲート導体１０８は、ゲート酸化層１０８の一部が基底４０１の上方とトレンチゲート１０２Ａの下方に位置すると共に、第１の絶縁体１０４と面一である。
【００６７】
本発明は、基底に設置されたマルチゲートトランジスタを有するパワーＭＯＳＦＥＴデバイスを提供する。当該マルチゲートトランジスタは、第１のドレーンピラーと、第１のソースピラーと、当該第１のドレーンピラーと当該第１のソースピラーとの間に設置された第１のゲート導体とを有する第１のトランジスタユニットを含む。当該マルチゲートトランジスタは、第２のドレーンピラーと、第２のソースピラーと、当該第２のドレーンピラーと当該第２のソースピラーとの間に設置された第２のゲート導体とを有する第２のトランジスタユニットを更に含む。当該マルチゲートトランジスタは、当該基底の上方、及び当該第１のゲート導体と当該第２のゲート導体との間に設置された第１の絶縁体を更に含む。当該第１の絶縁体は、当該第２のトランジスタユニットを当該第１のトランジスタユニットから電気的に絶縁する。操作期間において、当該第１のトランジスタユニット及び当該第２のトランジスタユニットは共通ソース及び共通ドレーンを共用し、当該第１のゲート導体及び当該第２のゲート導体の導電状態は、別々に制御されている。
【００６８】
本発明及びその利点を詳細に説明したが、特許請求の範囲により定義される本発明の精神と範囲から逸脱しない前提で各種の変更、置換を行うことができると理解すべきである。例えば、異なる方法を用いて上述した多数の製造プロセスを実施してもよく、且つ他の製造プロセスまたはその組み合わせを用いて上述した多数の製造プロセスを代替してもよい。
【００６９】
なお、本願の範囲は、明細書に記載される製造プロセス、機械、製造、物質組成、手段、方法及びステップの特定の実施例に限定されるものではない。当業者にとっては、本発明の開示内容を理解したうえで、本発明に基づき、本発明に係る実施例と同じ機能を有する、或いは実質的に同じ結果に達する既存の、若しくは将来研究される製造プロセス、機械、製造、物質組成、手段、方法、ステップを用いることができる。これにより、それらの製造プロセス、機械、製造、物質組成、手段、方法、ステップは、本願の特許請求の範囲内に含まれるべきである。
【符号の説明】
【００７０】
１００  マルチゲートトランジスタ
１０１  第１のゲート導体
１０１Ａ  トレンチゲート
１０２  第２のゲート導体
１０２Ａ  トレンチゲート
１０３  第３のゲート導体
１０３Ａ  トレンチゲート
１０４  第１の絶縁体
１０４Ａ  側壁
１０４Ｂ  側壁
１０４Ｃ  側壁
１０５  第２の絶縁体
１０５Ａ  側壁
１０５Ｂ  側壁
１０７  絶縁材料
１０８  ゲート酸化層
１０９  絶縁材料
１１０  ゲート酸化層
１１１  絶縁材料
１１２  ゲート酸化層
４０１  基底
５１０  ソースピラー
５１１  金属シリサイド層
５１２  ウェル部
５１３  中央部
５１４  壁部
５２０  ドレーンピラー
５２１  金属シリサイド層
５２２  高濃度ドープ領域
５２３  低濃度ドープ領域
５２４  二重拡散層
５３０  ソースピラー
５４０  ドレーンピラー
５５０  ソースピラー
５６０  ドレーンピラー
Ｄ  ドレーンピラー
ＲＤＳｏｎ  導電抵抗
ＲＤＳｏｎｌ  導電抵抗
ＲＤＳｏｎ２  導電抵抗
ＲＤＳｏｎ３  導電抵抗
Ｓ  ソースピラー
【図１】
2020043322.tif 000003
【図２】
2020043322.tif 000004
【図３】
2020043322.tif 000005
【図４】
2020043322.tif 000006
【図５】
2020043322.tif 000007
【図６】
2020043322.tif 000008