(57)【要約】【課題】同一のローパスフィルタを用いて、スピーカアンプ動作とラインアンプ動作が可能なＤ級アンプを提供する。【解決手段】実施形態によれば、Ｄ級アンプ１は、ＰＷＭ変調器１０と、相補的に動作する２つのトランジスタによって構成され、２つのトランジスタ同士の接続点Ｐ１１を出力端とする出力トランジスタ群１８と、相補的に動作する２つのトランジスタによって構成され、２つの第２出力トランジスタ同士の接続点Ｐ１を出力端とする出力トランジスタ群１７と、ＰＷＭパルス信号を、出力トランジスタ群１８と出力トランジスタ群１７のいずれかに選択的に入力させるセレクタ１５と、を有し、出力トランジスタ群１７と、ローパスフィルタ１９と、ローパスフィルタ１９に接続される負荷３とを含む系が直列共振回路を構成する。【選択図】図１
2020155837.tif 000002
【特許請求の範囲】
【請求項１】
入力信号とキャリア信号とを比較する比較回路を有し、前記入力信号に基づくＰＷＭパルス信号を出力するＰＷＭ変調器と、
第１のオン抵抗値を有して相補的に動作する２つの第１出力トランジスタによって構成され、前記２つの第１出力トランジスタ同士の第１の接続点を第１の出力端とする第１出力トランジスタ群と、
第２のオン抵抗値を有して相補的に動作する２つの第２出力トランジスタによって構成され、前記２つの第２出力トランジスタ同士の第２の接続点を第２の出力端とする第２出力トランジスタ群と、
前記ＰＷＭパルス信号を、前記第１出力トランジスタ群と前記第２出力トランジスタ群のいずれかに選択的に入力させるセレクタと、
を有し、
前記第２出力トランジスタ群に前記ＰＷＭパルス信号が入力されたときに、前記第２出力トランジスタ群と、前記第２の出力端に接続されたローパスフィルタと、前記ローパスフィルタに接続される負荷とを含む系が直列共振回路を構成するＤ級アンプ。
【請求項２】
前記直列共振回路は、前記第２のオン抵抗値を、前記第１のオン抵抗値よりも大きくすることにより形成される、請求項１に記載のＤ級アンプ。
【請求項３】
前記第１の接続点と前記第２の接続点間に設けられた抵抗器を有し、
前記直列共振回路は、前記系に前記抵抗器が含まれることにより形成される、請求項１に記載のＤ級アンプ。
【請求項４】
前記Ｄ級アンプは、前記第１の出力端のＰＷＭ出力信号を、前記入力信号にフィードバックするフィードバック回路を有する、請求項１から３のいずれか１つに記載のＤ級アンプ。
【請求項５】
請求項１に記載のＤ級アンプと、
前記Ｄ級アンプの出力に接続された前記ローパスフィルタと、
前記ローパスフィルタに接続されたスピーカ又は外部アンプである負荷と、
を有する、音響再生システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、Ｄ級アンプ及び音響再生システムに関する。
【背景技術】
【０００２】
ＰＷＭ変調器を採用したＤ級アンプが普及している。Ｄ級アンプでは、音声入力信号は、キャリア発生器で生成された三角波と比較することにより、パルス幅変調が行われる。ＰＷＭ変調器で生成されたＰＷＭパルスは、出力トランジスタを駆動して電力増幅される。その電力増幅されたＰＷＭパルスのスイッチング出力は、ローパスフィルタを用いて復調され、その復調された信号によりスピーカが駆動される。ローパスフィルタの定数は、接続される負荷であるスピーカのインピーダンスに応じて最適な値に設定される。
【０００３】
Ｄ級アンプを、スピーカを直接接続してスピーカアンプとして使用するではなく、ラインアンプとして使用する場合、接続されたパワーアンプの入力インピーダンスは、一般に、スピーカのインピーダンスより大きいため、Ｄ級アンプのローパスフィルタの定数は、最適化されていないこととなる。
【０００４】
その結果、Ｄ級アンプの周波数特性は、所望の周波数帯域内においてフラットとならず、共振周波数近傍のＱ値が上昇する場合がある。Ｑ値が上昇すると、スピーカの音圧レベルが周波数に応じて異なったり、Ｄ級アンプの動作が不安定となったりする虞がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１８−１３７５７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、実施形態は、同一のローパスフィルタを用いて、スピーカアンプ動作とラインアンプ動作が可能なＤ級アンプ及び音響再生システムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態によれば、入力信号とキャリア信号とを比較する比較回路を有し、前記入力信号に基づくＰＷＭパルス信号を出力するＰＷＭ変調器と、第１のオン抵抗値を有して相補的に動作する２つの第１出力トランジスタによって構成され、前記２つの第１出力トランジスタ同士の第１の接続点を第１の出力端とする第１出力トランジスタ群と、第２のオン抵抗値を有して相補的に動作する２つの第２出力トランジスタによって構成され、前記２つの第２出力トランジスタ同士の第２の接続点を第２の出力端とする第２出力トランジスタ群と、前記ＰＷＭパルス信号を、前記第１出力トランジスタ群と前記第２出力トランジスタ群のいずれかに選択的に入力させるセレクタと、を有し、前記第２出力トランジスタ群に前記ＰＷＭパルス信号が入力されたときに、前記第２出力トランジスタ群と、前記第２の出力端に接続されたローパスフィルタと、前記ローパスフィルタに接続される負荷とを含む系が直列共振回路を構成するＤ級アンプが提供される。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係わるＤ級アンプの回路図である。
【図２】第１の実施形態に係わる、Ｄ級アンプの周波数特性のシミュレーション結果を示すグラフである。
【図３】第２の実施形態に係わるＤ級アンプの回路図である。
【図４】第２の実施形態に係わる、抵抗器として可変抵抗器を用いたＤ級アンプの回路図である。
【図５】本変形例に係わるＤ級アンプの回路図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して実施形態を説明する。
（第１の実施形態）
（構成）
図１は、第１の実施形態に係るＤ級アンプの回路図である。図１に示すＤ級アンプ１は、ＰＷＭ変調器を有するフルブリッジタイプである。Ｄ級アンプ１は、スピーカアンプ動作とラインアンプ動作が可能である。Ｄ級アンプ１は、ここでは、半導体装置すなわち半導体チップにより構成されている。Ｄ級アンプ１の出力は、復調回路２により復調されて、スピーカなどの負荷３を駆動する。Ｄ級アンプ１と負荷３が、音響再生システムを構成する。Ｄ級アンプ１は、ＰＷＭ変調器１０と、デッドタイム生成器１４と、セレクタ１５と、ゲートドライバ１６と、出力トランジスタ群１７、１８を有する。
【００１０】
ＰＷＭ変調器１０は、反転回路１１、キャリア発生回路１２及び比較回路１３ｐ，１３ｎによって構成される。音声入力信号（ＩＮＰＵＴ＋）は、反転回路１１と、比較回路１３ｐの非反転（正相）入力端とに供給される。また、音声入力信号は反転回路１１により反転音声入力信号（ＩＮＰＵＴ−）に変換され、比較回路１３ｎの非反転（正相）入力端に供給される。キャリア発生回路１２は、所定周波数の三角波信号をキャリア信号として発生する。キャリア信号は、比較回路１３ｐ，１３ｎの反転（逆相）入力端に供給される。
【００１１】
なお、図１において二点鎖線で示すように、Ｄ級アンプ１を構成する半導体チップ内に、デジタルアナログコンバータ（以下、ＤＡＣという）１ａを有してもよい。音声入力信号（ＩＮＰＵＴ＋）は、外部から入力されたデジタル信号をＤＡＣ１ａによりアナログ信号に変換してもよい。
【００１２】
比較回路１３ｐは、非反転入力端に入力された音声入力信号と反転入力端に入力されたキャリア信号とを比較して、比較結果である正相のＰＷＭパルス信号を出力する。また、比較回路１３ｎは、非反転入力端に入力された反転音声入力信号と反転入力端に入力されたキャリア信号とを比較して、比較結果である逆相のＰＷＭパルス信号を出力する。これらの正相及び逆相のＰＷＭパルス信号は、音声入力信号に応じたデューティ比を有する。
【００１３】
すなわち、ＰＷＭ変調器１０は、入力信号とキャリア信号とを比較する比較回路１３ｐ、１３ｎを有し、入力信号に基づくＰＷＭパルス信号を出力する。比較回路１３ｐからの正相のＰＷＭパルス信号及び比較回路１３ｎからの逆相のＰＷＭパルス信号は、それぞれハイサイドとローサイドに分岐されて電力増幅される。正相のＰＷＭパルス信号はデッドタイム生成回路１４ｐに供給され、逆相のＰＷＭパルス信号はデッドタイム生成回路１４ｎに供給される。
【００１４】
デッドタイム生成器１４は、デッドタイム生成回路１４ｐ，１４ｎを有する。デッドタイム生成回路１４ｐ，１４ｎは、ＰＷＭ変調器１０とセレクタ１５の間に設けられている。デッドタイム生成回路１４ｐは、後段の２つの出力トランジスタが同時にオンとなって貫通電流が流れることを防止するために、正相のＰＷＭパルス信号にデッドタイムを設けて、ＯＵＴ＿Ｈ端子からハイサイドＰＷＭパルス信号を出力し、ＯＵＴ＿Ｌ端子からローサイドＰＷＭパルス信号を出力するようになっている。同様に、デッドタイム生成回路１４ｎは、後段の２つの出力トランジスタが同時にオンとなって貫通電流が流れることを防止するために、逆相のＰＷＭパルス信号にデッドタイムを設けて、ＯＵＴ＿Ｈ端子からハイサイドＰＷＭパルス信号を出力し、ＯＵＴ＿Ｌ端子からローサイドＰＷＭパルス信号を出力するようになっている。
【００１５】
セレクタ１５は、４つのスイッチ回路ＳＷ１〜ＳＷ４を含む。セレクタ１５は、設定信号としてのラインアンプ動作イネーブル信号ＬＡＥに応じて、デッドタイム生成回路１４ｐ，１４ｎの出力信号の出力先を切り換える。そのため、セレクタ１５は、スピーカアンプ動作とラインアンプ動作を切り替えるための４つのスイッチ回路ＳＷ１〜ＳＷ４を有する。具体的には、セレクタ１５は、スピーカアンプ動作又はラインアンプ動作を示す外部からの信号に応じて、ＰＷＭパルス信号を、出力トランジスタ群１７と１８のいずれかに選択的に入力させる。
【００１６】
イネーブル信号ＬＡＥは、Ｄ級アンプ１の外部から与えられる。例えば、Ｄ級アンプ１の図示しない設定スイッチなどによりイネーブル信号ＬＡＥのハイ又はローが設定される。
【００１７】
ゲートドライバ１６は、８つのゲートドライバ回路１６ｐ１，１６ｓ１，１６ｐ２，１６ｓ２，１６ｐ３，１６ｓ３，１６ｐ４，１６ｓ４を含む。
【００１８】
出力トランジスタ群１７は、ラインアンプ動作用の出力素子群であり、出力トランジスタ群１８は、スピーカアンプ動作用の出力素子群である。出力トランジスタ群１７は、トランジスタＭ１ＬＤ，Ｍ２ＬＤ，Ｍ３ＬＤ，Ｍ４ＬＤを含む。出力トランジスタ群１８は、トランジスタＭ１ＳＤ，Ｍ２ＳＤ，Ｍ３ＳＤ，Ｍ４ＳＤを含む。トランジスタＭ１ＬＤとＭ２ＬＤ、トランジスタＭ３ＬＤとＭ４ＬＤ、トランジスタＭ１ＳＤとＭ２ＳＤ、及び、トランジスタＭ３ＳＤとＭ４ＳＤはそれぞれ、相補的に動作する。
【００１９】
各ゲートドライバ回路１６ｐ１，１６ｓ１，１６ｐ２，１６ｓ２，１６ｐ３，１６ｓ３，１６ｐ４，１６ｓ４の出力は、各出力トランジスタ群１７、１８の対応するトランジスタのゲートに接続されている。具体的には、ゲートドライバ回路１６ｐ１の出力は、トランジスタＭ１ＳＤのゲートに接続され、ゲートドライバ回路１６ｓ１の出力は、トランジスタＭ１ＬＤのゲートに接続されている。ゲートドライバ回路１６ｐ２の出力は、トランジスタＭ２ＳＤのゲートに接続され、ゲートドライバ回路１６ｓ２の出力は、トランジスタＭ２ＬＤのゲートに接続されている。ゲートドライバ回路１６ｐ３の出力は、トランジスタＭ３ＳＤのゲートに接続され、ゲートドライバ回路１６ｓ３の出力は、トランジスタＭ３ＬＤのゲートに接続されている。ゲートドライバ回路１６ｐ４の出力は、トランジスタＭ４ＳＤのゲートに接続され、ゲートドライバ回路１６ｓ４の出力は、トランジスタＭ４ＬＤのゲートに接続されている。
【００２０】
イネーブル信号ＬＡＥがローのときは、セレクタ１５は、デッドタイム生成器１４の出力を出力トランジスタ群１８に供給するように、各スイッチ回路ＳＷ１〜ＳＷ４を切り換える。また、イネーブル信号ＬＡＥがハイのときは、セレクタ１５は、デッドタイム生成器１４の出力を出力トランジスタ群１７に供給するように、各スイッチ回路ＳＷ１〜ＳＷ４を切り換える。
【００２１】
すなわち、デッドタイム生成回路１４ｐからのローサイドＰＷＭパルス信号は、スイッチ回路ＳＷ３を介して、トランジスタＭ３ＳＤ又はＭ３ＬＤのゲートに供給される。また、デッドタイム生成回路１４ｎからのローサイドＰＷＭパルス信号は、スイッチ回路ＳＷ１を介して、トランジスタＭ１ＳＤ又はＭ１ＬＤのゲートに供給される。
【００２２】
さらに、デッドタイム生成回路１４ｐからのハイサイドＰＷＭパルス信号は、スイッチ回路ＳＷ４を介して、トランジスタＭ４ＳＤ又はＭ４ＬＤのゲートに供給される。また、デッドタイム生成回路１４ｎからのハイサイドＰＷＭパルス信号は、スイッチ回路ＳＷ２を介して、トランジスタＭ２ＳＤ又はＭ２ＬＤのゲートに供給される。
【００２３】
電源と基準電位点との間には、トランジスタＭ４ＬＤ及びトランジスタＭ３ＬＤのドレイン・ソース路が直列接続されている。電源と基準電位点との間には、トランジスタＭ２ＬＤ及びトランジスタＭ１ＬＤのドレイン・ソース路が直列接続されている。
【００２４】
同様に、電源と基準電位点との間には、トランジスタＭ４ＳＤ及びトランジスタＭ３ＳＤのドレイン・ソース路が直列接続されている。電源と基準電位点との間には、トランジスタＭ２ＳＤ及びトランジスタＭ１ＳＤのドレイン・ソース路が直列接続されている。
【００２５】
トランジスタＭ４ＬＤのソースとトランジスタＭ３ＬＤのドレインとの接続点Ｐ１と、トランジスタＭ４ＳＤのソースとトランジスタＭ３ＳＤのドレインとの接続点Ｐ１１は、出力端子ＰＰに接続されている。接続点Ｐ１及び接続点Ｐ１１には、増幅された正相のＰＷＭ出力信号が現れる。
【００２６】
また、トランジスタＭ２ＬＤのソースとトランジスタＭ１ＬＤのドレインとの接続点Ｐ２と、トランジスタＭ２ＳＤのソースとトランジスタＭ１ＳＤのドレインとの接続点Ｐ２１は、出力端子ＰＮに接続されている。接続点Ｐ２及び接続点Ｐ２１には、増幅された逆相のＰＷＭ出力信号が現れる。
【００２７】
ここで、出力トランジスタ群１７、１８の各トランジスタがオン時の抵抗値（以下、オン抵抗ともいう）について説明する。各スピーカアンプ用トランジスタＭ１ＳＤ，Ｍ２ＳＤ，Ｍ３ＳＤ，Ｍ４ＳＤのオン抵抗の値は、例えば数百ミリオームである。一方、各ライトアンプ用トランジスタＭ３ＬＤ，Ｍ３ＬＤ，Ｍ４ＬＤ，Ｍ４ＬＤのオン抵抗の値は、例えば２オームであり、各スピーカアンプ用トランジスタのオン抵抗の値よりも大きい。
ここでは、スピーカアンプ用トランジスタに対する、ライトアンプ用トランジスタにおけるオン抵抗の比率ＬＴは、略４０倍である。
【００２８】
よって、スピーカアンプ用トランジスタのゲート幅ＧＳと、ラインアンプ用トランジスタのゲート幅ＧＬは、次の式（１）の関係を有するように設定される。
ＧＬ≦ＧＳ      ・・・（１）
【００２９】
すなわち、スピーカアンプ用トランジスタのオン抵抗ＳＲと、ラインアンプ用トランジスタのオン抵抗ＬＲは、次の式（２）の関係を有するように設定される。
ＳＲ≦ＬＲ      ・・・（２）
【００３０】
Ｄ級アンプ１から見た一般的なスピーカのインピーダンスは、４オーム、６オーム、８オームなどであり、パワーアンプの入力インピーダンスは、１００オームから１０ｋオーム程度であるので、上記の比率ＬＴ（＝ＬＲ／ＳＲ）は、１０から１０００の範囲にあればよい。ラインアンプ用トランジスタのオン抵抗を大きくしすぎるとひずみ率等の諸特性に悪影響を及ぼすため、好ましくは、上記の比率ＬＴは、１０から１００の範囲にあればよい。
詳しくは、ラインアンプ用トランジスタのオン抵抗ＬＲは、出力素子となる各トランジスタ、ローパスフィルタ１９ａ、１９ｂ、及び負荷３で構成される系が直列共振回路とみなせる値である。
【００３１】
直列共振回路の場合、Ｑ値は、出力素子のオン抵抗値ＲＤＳ、ローパスフィルタ１９ａ、１９ｂのインダクタンス値Ｌ、ローパスフィルタの容量値Ｃにより、次の式（３）で表すことができる。
2020155837.tif 000003
この式（３）から、オン抵抗ＲＤＳを大きくするとＱ値を下げることができることがわかる。Ｄ級アンプ１がラインアンプとして動作する場合、Ｄ級アンプ１の負荷駆動能力を下げても、接続されるパワーアンプの仕様を満たすことができる。そのため、ラインアンプ動作時において、負荷インピーダンスに合わせて出力素子のオン抵抗値ＲＤＳを設定することにより、最適な系を構成することができる。
【００３２】
デッドタイム生成回路１４ｐ，１４ｎから出力トランジスタ群１７，１８迄の回路部分が、電力増幅部を構成する。ＰＷＭ変調器１０及び電力増幅部によって、Ｄ級アンプ部が構成される。接続点Ｐ１及びＰ１１は、正相出力端ＰＰに接続されている。接続点Ｐ２及びＰ２１は、逆相出力端ＰＮに接続されている。正相出力端ＰＰ及び逆相出力端ＰＮは、Ｄ級アンプ部の出力端子である。
【００３３】
正相出力端ＰＰに現れる出力信号ＰＷＭ＋のレベルは、音声入力信号（ＩＮＰＵＴ＋）のレベルが三角波信号の先端に近い状態では高くなり、中心付近では低くなる。また、逆相出力端ＰＮに現れる出力信号ＰＷＭ−のレベルは、反転音声入力信号（ＩＮＰＵＴ−）のレベルが三角波信号の先端に近い状態では高くなり、中心付近では低くなる。
【００３４】
正相出力端ＰＰと逆相出力端ＰＮには、それぞれ復調回路２を構成するローパスフィルタ１９ａ、１９ｂが接続される。なお、ローパスフィルタ１９ａ、１９ｂは、ＩＣチップ化されたＤ級アンプ１に外付けされる。
【００３５】
正相出力端ＰＰはローパスフィルタ１９ａを構成するコイルＬｐ及びコンデンサＣｐを介して基準電位点に接続される。また、逆相出力端ＰＮはローパスフィルタ１９ｂを構成するコイルＬｎ及びコンデンサＣｎを介して基準電位点に接続される。これらのローパスフィルタ１９ａ、１９ｂにより、ＰＷＭ出力信号ＰＷＭ＋及びＰＷＭ−からキャリア成分が除去されて音声信号が復元される。
【００３６】
コイルＬｐとコンデンサＣｐの接続点は、出力端子２０ａに接続され、コイルＬｎ及びコンデンサＣｎの接続点は、出力端子２０ｂに接続される。出力端子２０ａ、２０ｂ間に、Ｄ級アンプ１の用途に合わせてスピーカあるいはパワーアンプが負荷３として接続される。図１は、負荷３がスピーカである場合を示している。
【００３７】
各ローパスフィルタ１９ａ、１９ｂは、Ｄ級アンプ１に所定のインピーダンスＲＬを有するスピーカが接続された場合を想定して最適化される。例えば、標準的なスピーカのインピーダンスＲＬは、４オームである。各コイルＬｐ、Ｌｎのインダクタンス及びコンデンサＣｐ、Ｃｎの静電容量の各定数は、Ｄ級アンプ１に所定のインピーダンスＲＬを有するスピーカが接続されたときに、Ｄ級アンプの周波数特性が略フラットになるように、設定されている。
【００３８】
正相のＰＷＭパルス信号が所定のレベル以上である場合には、トランジスタＭ４ＬＤ，Ｍ１ＬＤがオンとなって、正相出力端ＰＰから負荷３を介して逆相出力端ＰＮに電流が流れる。また、正相のＰＷＭパルス信号が所定のレベルよりも小さい場合には、トランジスタＭ２ＬＤ，Ｍ３ＬＤがオンとなって、逆相出力端ＰＮから負荷３を介して正相出力端ＰＰに電流が流れる。こうして、スピーカが、ＰＷＭ出力信号ＰＷＭ＋とＰＷＭ出力信号ＰＷＭ−とに基づく音声信号出力する。
【００３９】
Ｄ級アンプ１がラインアンプとして使用される場合、出力端子２０ａ、２０ｂにはパワーアンプが負荷３として接続される。外部アンプであるパワーアンプに接続されたスピーカが、音声入力信号に基づく音声信号を出力する。
【００４０】
（作用）
Ｄ級アンプ１がスピーカアンプとして使用される場合、イネーブル信号ＬＡＥはローである。そのため、スイッチ回路ＳＷ４は、イネーブル信号ＬＡＥに応じて、デッドタイム生成回路１４ｐからのハイサイドＰＷＭパルス信号を、ゲートドライバ回路１６ｐ４に供給するように切り替わる。スイッチ回路ＳＷ３は、デッドタイム生成回路１４ｐからのローサイドＰＷＭパルス信号を、ゲートドライバ回路１６ｐ３に供給するように切り替わる。さらに、スイッチ回路ＳＷ２は、デッドタイム生成回路１４ｎからのハイサイドＰＷＭパルス信号を、ゲートドライバ回路１６ｐ２に供給するように切り替わる。スイッチ回路ＳＷ１は、デッドタイム生成回路１４ｎからのローサイドＰＷＭパルス信号を、ゲートドライバ回路１６ｐ１に供給するように切り替わる。
【００４１】
ゲートドライバ回路１６の出力は、出力トランジスタ群１８に供給される。４オームなどの所定のインピーダンスを有するスピーカがＤ級アンプ１に接続された場合に合わせて、ローパスフィルタ１９ａ、１９ｂの定数は最適化されているので、Ｄ級アンプの周波数特性は、略フラットになる。言い換えれば、周波数特性が略フラットになるように、ローパスフィルタ１９ａ、１９ｂの各定数は最適化な値に設定されている。
【００４２】
Ｄ級アンプ１がラインアンプとして使用される場合、イネーブル信号ＬＡＥはハイである。そのため、スイッチ回路ＳＷ４は、イネーブル信号ＬＡＥに応じて、デッドタイム生成回路１４ｐからのハイサイドＰＷＭパルス信号を、ゲートドライバ回路１６ｓ４に供給するように切り替わり、スイッチ回路ＳＷ３は、デッドタイム生成回路１４ｐからのローサイドＰＷＭパルス信号を、ゲートドライバ回路１６ｓ３に供給するように切り替わる。さらに、スイッチ回路ＳＷ２は、デッドタイム生成回路１４ｎからのハイサイドＰＷＭパルス信号を、ゲートドライバ回路１６ｓ２に供給するように切り替わり、スイッチ回路ＳＷ１は、デッドタイム生成回路１４ｎからのローサイドＰＷＭパルス信号を、ゲートドライバ回路１６ｓ１に供給するように切り替わる。
【００４３】
ゲートドライバ回路１６の出力は、出力トランジスタ群１７に供給される。各トランジスタＭ４ＬＤ，Ｍ３ＬＤ，Ｍ２ＬＤ，Ｍ１ＬＤのオン抵抗の値が例えば数オームのとき、ローパスフィルタ１９ａ、１９ｂと負荷３とを含む系が直列共振回路とみなせる。
【００４４】
すなわち、Ｄ級アンプ１がラインアンプとして使用される場合、出力トランジスタ群１７と、ローパスフィルタ１９ａ、１９ｂと、負荷３とを含む系が直列共振回路を構成する。直列共振回路は、出力トランジスタ群１８よりも出力トランジスタ群１７のオン抵抗を大きくすることにより形成される。出力トランジスタ群１７のオン抵抗は、出力トランジスタ群１８のオン抵抗の１０倍から１００倍である。よって、Ｄ級アンプ１にパワーアンプを接続した場合、Ｄ級アンプ１の周波数特性が略フラットになる。
【００４５】
一般に、Ｄ級アンプがスピーカアンプとして動作する場合に最適となるよう設定したローパスフィルタにパワーアンプを接続すると、共振周波数近傍のＱ値が上昇し、Ｄ級アンプの動作が不安定になる場合がある。これは、出力素子である各トランジスタのオン抵抗がスピーカを駆動するために数百ミリオームと小さく設定されていることから、出力素子、ローパスフィルタ、負荷で構成される系が並列共振回路を構成するためである。並列共振回路におけるＱ値は、負荷３のインピーダンスＲＬ、ローパスフィルタのインダクタンス値Ｌ、ローパスフィルタの容量値Ｃのとき、以下の式（４）で表すことができる。
2020155837.tif 000004
すなわち、インピーダンスＲＬが大きくなると、Ｑ値が大きくなることがわかる。そのため、スピーカアンプ用に設定したＤ級アンプにパワーアンプを接続すると、Ｄ級アンプの動作が不安定になる場合がある。よって、同一ローパスフィルタを用いて、Ｄ級アンプをスピーカアンプ動作とラインアンプ動作で使用することは不適であった。
【００４６】
これに対して、本実施形態によれば、Ｄ級アンプ１をスピーカアンプとして使用する場合は、出力トランジスタ群１８が使用される。出力トランジスタ群１８が使用されるとき、ローパスフィルタ１９ａ、１９ｂは、接続されるスピーカのインピーダンスに合わせて最適化されているので、Ｄ級アンプ１の周波数特性が略フラットになる。さらに、Ｄ級アンプ１をラインアンプとして使用する場合は、出力トランジスタ群１７が使用される。接続されるパワーアンプの負荷を含む系が直列共振回路と見なせるように、出力トランジスタ群１７の各トランジスタはオン抵抗を有している。そのため、パワーアンプが接続された場合のＤ級アンプ１の周波数特性も略フラットになる。
【００４７】
図２は、Ｄ級アンプ１の周波数特性のシミュレーション結果を示すグラフである。横軸は、周波数（ｆ）で、縦軸は、ゲイン（ｄＢ）である。点線は、スピーカアンプとして使用するＤ級アンプ用に設定されたローパスフィルタに、例えば６００オームのインピーダンスを有するパワーアンプを接続したときの、Ｄ級アンプ１の周波数特性を示す。共振周波数近傍において、ゲインが急激に大きくなるピーク特性があることが示されている。これに対して、実線は、本実施形態のＤ級アンプ１をラインアンプとして使用したときの、Ｄ級アンプ１の周波数特性を示す。周波数特性は、略フラットである。
【００４８】
以上のように、本実施形態によれば、同一のローパスフィルタを用いて、スピーカアンプ動作とラインアンプ動作が可能なＤ級アンプ及び音響再生システムを提供することができる。
（第２の実施形態）
第１の実施形態では、Ｄ級アンプがラインアンプとして使用される場合に、出力素子となる各トランジスタ、ローパスフィルタ、及び負荷で構成される系が直列共振回路とみなせるように、ラインアンプ用の各トランジスタのオン抵抗の値を大きくしている。これに対して、第２の実施形態では、Ｄ級アンプがラインアンプとして利用される場合に、ラインアンプ用の各トランジスタ、ローパスフィルタ、及び負荷で構成される系に抵抗器を追加して、その系が直列共振回路となるようにしている。
【００４９】
なお、以下の第２の実施形態の説明において、第１の実施形態のＤ級アンプ１の構成要素と略同じであるため、同じ構成要素については同じ符合を付し説明は省略し、異なる構成についてのみ説明する。
【００５０】
（構成）
図３は、第２の実施形態に係るＤ級アンプの回路図である。図３では、Ｄ級アンプ１Ａは、ＰＷＭ出力信号をフィードバックする回路を有している。具体的には、ＰＷＭパルス信号が、フィードバック回路としてのフィードバックラインＦＬ１、ＦＬ２を介して、減算器２２ａ、２２ｂに入力可能となっている。
また、出力トランジスタ群１７のトランジスタは、第１の実施形態の出力トランジスタ群１７の各トランジスタと同じ符号が使用されているが、オン抵抗の値は、第１の実施形態とは異なっている。Ｄ級アンプ１Ａは、抵抗器Ｒ１、Ｒ２からなる抵抗器群２１を有している。具体的には、Ｄ級アンプ１Ａでは、接続点Ｐ１と、接続点Ｐ１１の間に抵抗器Ｒ１が設けられている。同様に、接続点Ｐ２と、接続点Ｐ２１の間に抵抗器Ｒ２が設けられている。
【００５１】
減算器２２ａには、音声入力信号（ＩＮＰＵＴ＋）と、正相出力端ＰＰの電圧信号が入力される。減算器２２ａは、音声入力信号（ＩＮＰＵＴ＋）と正相出力端ＰＰの信号の差信号を生成し、比較回路１３ｐの非反転入力端に出力する。
【００５２】
フィードバックラインＦＬ１には、スイッチ回路ＳＷ５が設けられている。スイッチ回路ＳＷ５は、接続点Ｐ１又は接続点Ｐ１１のいずれの電圧を減算器２２ａに供給するかを切り換える。スイッチ回路ＳＷ５の切り換えは、イネーブル信号ＬＡＥに応じて行われる。
【００５３】
同様に、減算器２２ｂには、反転音声入力信号（ＩＮＰＵＴ−）と、逆相出力端ＰＮの電圧信号が入力される。減算器２２ｂは、反転音声入力信号（ＩＮＰＵＴ−）と逆相出力端ＰＮの電圧信号の差信号を生成し、比較回路１３ｎの非反転入力端に出力する。
【００５４】
フィードバックラインＦＬ２には、スイッチ回路ＳＷ６が設けられている。スイッチ回路ＳＷ６は、接続点Ｐ２又は接続点Ｐ２１のいずれの電圧を減算器２２ｂに供給するかを切り換える。スイッチ回路ＳＷ６の切り換えは、イネーブル信号ＬＡＥに応じて行われる。
【００５５】
ここで、トランジスタＭ４ＬＤ，Ｍ３ＬＤのオン抵抗の値と抵抗器Ｒ１の抵抗値を合わせた値は、各トランジスタ、抵抗器Ｒ１、ローパスフィルタ１９ａ及び負荷３で構成される系が直列共振回路とみなせる値である。トランジスタＭ２ＬＤ，Ｍ１ＬＤのオン抵抗の値と抵抗器Ｒ２の抵抗値を合わせた値は、各トランジスタ、抵抗器Ｒ２、ローパスフィルタ１９ｂ及び負荷３で構成される系が直列共振回路とみなせる値である。抵抗器Ｒ１及びＲ２の抵抗値は、それぞれトランジスタＭ４ＬＤ，Ｍ３ＬＤ及びトランジスタＭ２ＬＤ，Ｍ１ＬＤのオン抵抗の値の略０．５倍から５倍である。
【００５６】
すなわち、直列共振回路は、各トランジスタ、ローパスフィルタ１９ａ、１９ｂ及び負荷３で構成される系に、接続点Ｐ１、Ｐ１１間、及び接続点Ｐ２、Ｐ２１間にそれぞれ設けられた抵抗器Ｒ１，Ｒ２が含まれることにより形成される。
【００５７】
これは、出力トランジスタ群１７のオン抵抗の値だけを大きくすると、半導体チップ上のゲート面積が小さくなり、フィードバック系を用いた回路の安定性が低下する虞があるからである。そこで、出力トランジスタ群１７のオン抵抗の値を第１の実施形態のように大きくしないで、別途設けた抵抗器Ｒ１、Ｒ２の抵抗値により、フィードバック系を用いた回路の安定性を確保している。すなわち、本実施形態では、Ｄ級アンプ１Ａのフィードバック系の安定性を確保するため、出力トランジスタ群１７のオン抵抗の値だけでなく、別途設けた抵抗器Ｒ１、Ｒ２も利用している。
【００５８】
（作用）
Ｄ級アンプ１Ａがスピーカアンプとして使用される場合、イネーブル信号ＬＡＥはローである。そのため、スイッチ回路ＳＷ５は、接続点Ｐ１１の電圧信号をフィードバックラインＦＬ１に供給するように切り替わる。スイッチ回路ＳＷ６は、接続点Ｐ２１の電圧信号をフィードバックラインＦＬ２に供給するように切り替わる。その他の動作は、第１の実施の形態と同様である。本実施形態では、ＰＷＭパルス信号を入力にフィードバックしているため、Ｄ級アンプ１Ａが電源電圧変動などの影響を受けないように動作する。
【００５９】
Ｄ級アンプ１Ａがラインアンプとして使用される場合、イネーブル信号ＬＡＥはハイである。そのため、スイッチ回路ＳＷ５は、接続点Ｐ１の電圧信号をフィードバックラインＦＬ１に供給するように切り替わる。スイッチ回路ＳＷ６は、接続点Ｐ２の電圧信号をフィードバックラインＦＬ２に供給するように切り替わる。
【００６０】
その他の動作は、第１の実施の形態と同様である。出力トランジスタ群１７のオン抵抗の値は、第１の実施形態とは異なり、大きくない。しかし、抵抗器Ｒ１、Ｒ２により、Ｄ級アンプ１Ａにパワーアンプを接続したときに、Ｄ級アンプ１Ａの周波数特性が略フラットになる。
【００６１】
以上のように、本実施形態によれば、同一のローパスフィルタを用いて、スピーカアンプ動作とラインアンプ動作が可能なＤ級アンプ及び音響再生システムを提供することができる。
【００６２】
なお、上述した抵抗器Ｒ１、Ｒ２は、抵抗値が固定の抵抗器であるが、可変抵抗器でもよい。図４は、上述した抵抗器Ｒ１、Ｒ２に代えて、可変抵抗器Ｒ１１、Ｒ１２を用いたＤ級アンプ１Ｂの回路図である。Ｄ級アンプ１Ｂは、可変抵抗器群２１Ａを有している。具体的には、可変抵抗器Ｒ１１、Ｒ１２が、それぞれ接続点Ｐ１、Ｐ１１間、接続点Ｐ２、Ｐ２１間に設けられている。各可変抵抗器Ｒ１１、Ｒ１２の抵抗値は、外部からの所定の負荷信号ＬＩに基づいて設定される。
【００６３】
Ｄ級アンプ１Ｂが負荷３のインピーダンスを検出する自己診断機能を有している場合、Ｄ級アンプ１Ｂは、検出された負荷３のインピーダンスに応じて決定された負荷信号ＬＩに応じて、可変抵抗器Ｒ１１、Ｒ１２の抵抗値を、上述した直列共振回路が形成される適切な値に変更する。その結果、種々のパワーアンプのインピーダンスに応じてＤ級アンプ１Ｂの周波数特性を、フラットにすることができる。
【００６４】
（変形例）
上述した２つの実施形態は、フルブリッジタイプのＤ級アンプ１、１Ａに関するが、ハーフブリッジタイプすなわちシングルエンドタイプにも適用可能である。なお、本変形例の説明において、第１の実施形態のＤ級アンプ１の構成要素と略同じであるため、同じ構成要素については同じ符合を付し説明は省略し、異なる構成についてのみ説明する。
【００６５】
図５は、本変形例に係わるＤ級アンプの回路図である。Ｄ級アンプ１Ｃは、図１に示すＤ級アンプ１のハーフブリッジタイプである。音声入力信号は、キャリア発生回路１２及び比較回路１３により構成されるＰＷＭ変調器１０に入力される。ＰＷＭ変調器１０の出力は、スイッチ回路ＳＷ３，ＳＷ４を有するセレクタ１５を介してゲートドライバ１６に供給される。ゲートドライバ１６は、ゲートドライバ回路１６ｓ３、１６ｐ３、１６ｓ４、１６ｐ４を含む。ゲートドライバ１６の出力は、出力トランジスタ群１７、１８の各トランジスタのゲートに供給される。トランジスタＭ４ＬＤのソースとトランジスタＭ３ＬＤのドレインとの接続点Ｐ１、トランジスタＭ４ＳＤのソースとトランジスタＭ３ＳＤのドレインとの接続点Ｐ１１、及び正相出力端ＰＰは、接続されている。
【００６６】
プラス電源とマイナス電源との間に、トランジスタＭ４ＬＤ及びトランジスタＭ３ＬＤのドレイン・ソース路が直列接続されている。プラス電源とマイナス電源との間に、トランジスタＭ４ＳＤ及びトランジスタＭ３ＳＤのドレイン・ソース路が直列接続されている。
【００６７】
正相出力端ＰＰは、ローパスフィルタ１９を構成するコイルＬ及びコンデンサＣを介して基準電位点に接続される。コイルＬとコンデンサＣの接続点は、出力端子２０に接続される。出力トランジスタ群１７と、ローパスフィルタ１９と、負荷３とを含む系が直列共振回路を構成する。
【００６８】
このようなシングルエンド回路のＤ級アンプ１Ｃも、同一のローパスフィルタを用いて、スピーカアンプ動作とラインアンプ動作が可能である。ここでは、図示しないが、第２の実施形態のＤ級アンプ１Ａ、１Ｂも、同様にハーフブリッジタイプすなわちシングルエンドタイプに適用可能である。
【００６９】
以上のように、上述した各実施形態及び変形例によれば、同一のローパスフィルタを用いて、スピーカアンプ動作とラインアンプ動作が可能なＤ級アンプ及び音響再生システムを提供することができる。
【００７０】
結果として、Ｄ級アンプの動作が、共振周波数近傍でＱ値が上昇して不安定になることもない。さらに、スピーカアンプとラインアンプを同一のＩＣすなわち半導体チップで構成し、さらに同一ローパスフィルタを用いて、１つの半導体チップをスピーカアンプとラインアンプに用いることができるため、部品点数の削減を図ることができる。
【００７１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として例示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７２】
１、１Ａ、１Ｂ、１Ｃ  Ｄ級アンプ、２  復調回路、３  負荷、１０  ＰＷＭ変調器、１１  反転回路、１２  キャリア発生回路、１３、１３ｎ、１３ｐ  比較回路、１４  デッドタイム生成器、１４ｐ，１４ｎ  デッドタイム生成回路、１５  セレクタ、１６  ゲートドライバ、１６ｐ１，１６ｐ２，１６ｐ３，１６ｐ４，１６ｓ１，１６ｓ２，１６ｓ３，１６ｓ４  ゲートドライバ回路、１７，１８  出力トランジスタ群、１９、１９ａ、１９ｂ  ローパスフィルタ、２０、２０ａ、２０ｂ  出力端子、２１  抵抗器群、２１Ａ  可変抵抗器群、２２ａ、２２ｂ  減算器。
【図１】
2020155837.tif 000005
【図２】
2020155837.tif 000006
【図３】
2020155837.tif 000007
【図４】
2020155837.tif 000008
【図５】
2020155837.tif 000009