(57)【要約】      （修正有）【課題】積層欠陥を抑制した半導体装置を提供する。【解決手段】半導体装置１０は、積層欠陥２４の進展方向に対する半導体装置１０のケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値がゼロ以上である。【選択図】図１
2020035962.tif 000002
【特許請求の範囲】
【請求項１】
積層欠陥の進展方向に対する当該半導体装置のケミカルポテンシャルの変化量と、前記積層欠陥の積層欠陥エネルギーと、の合計値がゼロ以上である、
半導体装置。
【請求項２】
支持基板と、
前記支持基板の第１面上に設けられた半導体膜と、
前記支持基板における前記第１面とは反対側の第２面に設けられた下部電極と、
前記半導体膜における前記支持基板との接触面とは反対側の面に設けられた上部電極と、
を備え、
前記支持基板は、前記第２面側に開口し前記第２面側から前記半導体膜側に延設されたトレンチを備える、
請求項１に記載の半導体装置。
【請求項３】
前記支持基板は、前記第２面側に開口した複数の前記トレンチを備える、
請求項２に記載の半導体装置。
【請求項４】
前記トレンチは、前記第２面に沿って間隔を隔てて複数配列され、該間隔が、前記積層欠陥の進展方向の長さ未満である、
請求項２または請求項３に記載の半導体装置。
【請求項５】
前記トレンチの内側の底面の一部の領域は、前記半導体膜と前記支持基板との界面より前記半導体膜側に位置されてなる、
請求項２〜請求項４の何れか１項に記載の半導体装置。
【請求項６】
前記トレンチは、前記第２面に沿った方向に延伸して配置され、前記トレンチの延伸方向は、前記積層欠陥の進展方向に対して交差する方向である、
請求項２〜請求項５の何れか１項に記載の半導体装置。
【請求項７】
前記トレンチは、前記下部電極によって充填されてなる、
請求項２〜請求項６の何れか１項に記載の半導体装置。
【請求項８】
第１面上に半導体膜の形成された支持基板の前記第１面とは反対側の第２面に、該第２面側に開口し且つ前記半導体膜と前記支持基板との界面より前記半導体膜側に底面を有する穴部を形成する形成工程と、
前記穴部の前記底面に該底面から前記第２面側に向かって半導体材料をエピタキシャル成長させ、底面の少なくとも一部が前記界面より前記第２面側に位置するトレンチを形成する成長工程と、
を含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置、および半導体装置の製造方法に関する。
【背景技術】
【０００２】
六方晶系の化合物半導体は、シリコン（Ｓｉ）より絶縁破壊電界強度が高く、また、この他にも、熱伝導率、電子移動度、バンドギャップなどにおいて優れた物性値を有する半導体であることから、従来のＳｉ系半導体素子に比べて飛躍的な性能の向上を実現可能な半導体材料として期待されている。
【０００３】
半導体材料としてＳｉＣを用いたＳｉＣ系パワー半導体装置は、半導体材料としてＳｉを用いたＳｉ系パワー半導体素子に比べて良好な特性を示す。しかし、従来の半導体装置は、通電によって内部に存在する結晶欠陥（基底面転位等）が積層欠陥へと変化し、積層欠陥の発生や進展によって特性が悪化する問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１０３２０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、積層欠陥を抑制した半導体装置および半導体装置の製造方法に関する。
【課題を解決するための手段】
【０００６】
実施形態によれば、半導体装置は、積層欠陥の進展方向に対する当該半導体装置のケミカルポテンシャルの変化量と、前記積層欠陥の積層欠陥エネルギーと、の合計値がゼロ以上である。
【図面の簡単な説明】
【０００７】
【図１】半導体装置の模式図。
【図２Ａ】積層欠陥の発生および進展の説明図。
【図２Ｂ】積層欠陥の発生および進展の説明図。
【図２Ｃ】積層欠陥の発生および進展の説明図。
【図２Ｄ】積層欠陥の発生および進展の説明図。
【図２Ｅ】積層欠陥の発生および進展の説明図。
【図３】半導体装置の模式図。
【図４Ａ】積層欠陥の基板からの距離とケミカルポテンシャルとの関係を示す線図。
【図４Ｂ】積層欠陥の基板からの距離とケミカルポテンシャルの変化量との関係を示す線図。
【図５Ａ】積層欠陥の基板からの距離とケミカルポテンシャルの変化量との関係を示す線図。
【図５Ｂ】積層欠陥の基板からの距離とケミカルポテンシャルの変化量との関係を示す線図。
【図５Ｃ】積層欠陥の基板からの距離とケミカルポテンシャルの変化量との関係を示す線図。
【図６Ａ】積層欠陥の基板からの距離とケミカルポテンシャルの変化量との関係を示す線図。
【図６Ｂ】積層欠陥の基板からの距離とケミカルポテンシャルの変化量との関係を示す線図。
【図６Ｃ】積層欠陥の基板からの距離とケミカルポテンシャルの変化量との関係を示す線図。
【図７】半導体装置の模式図。
【図８Ａ】半導体装置の平面図。
【図８Ｂ】半導体装置の平面図。
【図８Ｃ】半導体装置の平面図。
【図９Ａ】積層欠陥の基板からの距離とケミカルポテンシャルの変化量との関係を示す線図。
【図９Ｂ】積層欠陥の基板からの距離とケミカルポテンシャルの変化量との関係を示す線図。
【図１０】半導体装置の模式図。
【図１１Ａ】半導体装置１０の模式図。
【図１１Ｂ】半導体装置を拡大した模式図。
【図１２Ａ】半導体装置の製造方法の説明図。
【図１２Ｂ】半導体装置の製造方法の説明図。
【図１２Ｃ】半導体装置の製造方法の説明図。
【図１３Ａ】半導体装置の模式図。
【図１３Ｂ】半導体装置の模式図。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、半導体装置、および半導体装置の製造方法を詳細に説明する。
【０００９】
（第１の実施の形態）
図１は、本実施の形態の半導体装置１０の一例を示す模式図である。
【００１０】
図１には、六方晶構造を有する炭化珪素（ＳｉＣ）を半導体材料として用いた、バイポーラ型ＰＮ接合ダイオード構造の半導体装置１０を一例として示した。
【００１１】
以下の説明において、ＳｉＣ結晶の結晶方位における＜０００１＞方向に対して垂直な面を（０００１）面といい、＜１１−２０＞方向に対して垂直な面を（１１−２０）面といい、＜１−１００＞方向に対して垂直な面を（１−１００）面という。また、（０００１）面はＳｉ面もしくは基底面とも称され、（０００−１）面はＣ面とも称される。
【００１２】
なお、図１は、六方晶構造を有する炭化珪素（ＳｉＣ）の（０００１）面に垂直な面で、半導体装置１０を切断した断面図の一例である。
【００１３】
半導体装置１０は、支持基板１２と、半導体膜１４と、下部電極１６と、上部電極１８と、を備える。
【００１４】
半導体膜１４は、支持基板１２の第１面Ｓ１上に設けられている。下部電極１６は、支持基板１２における、第１面Ｓ１とは反対側の第２面Ｓ２に設けられている。上部電極１８は、半導体膜１４における、支持基板１２との接触面とは反対側の面に設けられている。すなわち、半導体装置１０は、下部電極１６、支持基板１２、半導体膜１４、および上部電極１８をこの順に積層した積層体である。
【００１５】
支持基板１２は、半導体膜１４を支持する基板である。支持基板１２は、例えば、ＳｉＣ基板である。なお、支持基板１２は、例えば、リン（Ｐ）やヒ素（Ａｓ）などのドナーが添加されたＮ＋型の基板であってよい。なお、支持基板１２は、支持基板１２のスライス面が（０００１）面に対して＜１１−２０＞方向にオフ角を有する、オフ基板である場合を一例として説明する。
【００１６】
半導体膜１４は、支持基板１２上に半導体材料をエピタキシャル成長させることで形成される膜である。本実施の形態では、半導体膜１４は、Ｎ型ウェル層２０と、Ｐ＋型イオン注入層２２と、を含む。
【００１７】
Ｎ型ウェル層２０は、Ｎ型のＳｉＣエピタキシャル層である。Ｐ＋型イオン注入層２２は、ホウ素（Ｂ）やアルミニウム（Ａｌ）などのアクセプタが注入されたイオン注入層である。なお、Ｐ＋型イオン注入層２２は、上部電極１８等に対するコンタクト層であってよい。
【００１８】
なお、半導体装置１０は、バイポーラ型ＰＮ接合ダイオード構造であればよく、支持基板１２および半導体膜１４に含まれる複数の各層の導電型は、上記形態に限定されない。
【００１９】
下部電極１６および上部電極１８は、電極として機能する。下部電極１６および上部電極１８には、例えばＮｉ、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｔｉなどの電気抵抗の十分低い金属や、グラファイトカーボンなどが用いられる。
【００２０】
ここで、半導体装置１０では、内部に積層欠陥２４が発生および進展する場合がある。
【００２１】
図２Ａ〜図２Ｅは、積層欠陥２４の発生および進展の一例の説明図である。なお、図２Ａ〜図２Ｅは、半導体装置１０を表面から転位を観察した場合の透過図である。
【００２２】
半導体装置１０には、１つ以上の基底面転位（ＢＰＤ：ｂａｓａｌ  ｐｌａｎｅ  ｄｉｓｌｏｃａｔｉｏｎ）が内包されている。基底面転位は、ＳｉＣ単結晶の基底面である（０００１）面に存在する転位であり、積層欠陥２４の基となる。積層欠陥（Ｓｔａｃｋｉｎｇ  Ｆａｕｌｔ）２４は、面状の欠陥である。
【００２３】
基底面転位は、ＳｉＣ単結晶の基底面である（０００１）面に２本のショックレー型部分転位に分解された状態で存在する転位である。２本のショックレー型部分転位に挟まれた微小領域には、面状の積層欠陥２４が存在する。このような積層欠陥２４では、ショックレー型積層欠陥と呼ばれ、電子と正孔の再結合エネルギーによって部分転位が移動することで、積層欠陥２４の面積が増加すると考えられている。
【００２４】
基底面転位は、支持基板１２に先天的に存在する転位の他、支持基板１２と半導体膜１４との界面Ｓ３（図１参照）に特異的に発生した転位や、半導体装置１０の表面をスクラッチすること等により後天的に発生した転位等であってもよい。
【００２５】
基底面転位を有する半導体装置１０に対して電気的ストレスを与えると、すべり面（主に最密面）において、基底面転位を起点とした積層欠陥２４が発生および進展する。例えば、４Ｈ構造を有する炭化珪素（ＳｉＣ）を半導体材料として用いたｐｎダイオードなどのバイポーラ素子では、ｎ型エピタキシャル層とｐ型エピタキシャル層との界面付近またはｎ型エピタキシャル層とｐ型注入層との界面付近が、通電時に電子と正孔が再結合する領域となる。この領域では、基底面転位が、通電時に発生する電子と正孔の再結合エネルギーによって、積層欠陥へ変換される。
【００２６】
例えば、図２Ａに示すように、半導体装置１０に対して、ある温度条件下で所定の値以上の電流量の電流を流すと、基底面転位における貫通刃状転位（ＴＥＤ  ｔｈｒｅａｄｉｎｇ  ｅｄｇｅ  ｄｉｓｌｏｃａｔｉｏｎ）の変換点付近から積層欠陥２４が発生する（例えば、図２Ｂ、図２Ｄ参照）。
【００２７】
そして、積層欠陥２４は、基底面転位から貫通刃状転位への変換点付近を起点として進展する。例えば、積層欠陥２４の進展方向（矢印Ｘ方向）は、＜１−１００＞方向に一致する。なお、本実施の形態では、積層欠陥２４の進展方向とは、積層欠陥２４が進展するときの主方向を示す。詳細には、積層欠陥２４が複数方向に沿って拡張しながら進展する場合、積層欠陥２４の進展方向とは、欠陥が拡大していく方向を意味する。以下では、積層欠陥２４の進展方向を、進展方向Ｘと称して説明する場合がある。
【００２８】
積層欠陥２４は、図２Ｂに示すように、すべり面（（０００１）面）に沿った断面形状が台形状に進展する。そして、更に進展が進行することで、図２Ｃに示すように、進展方向Ｘの上流側端部が三角形状であり、進展方向Ｘの中央および下流側端部が長方形状の帯状に進展する。なお、積層欠陥２４は、半導体装置１０における進展方向Ｘの下流側端部まで進展することで、進展を停止する。
【００２９】
また、例えば、積層欠陥２４は、図２Ｄに示すように、すべり面（（０００１）面）に沿った断面形状が四角形状に進展する。そして、更に進展が進行することで、図２Ｅに示すように、三角形状に進展する。なお、積層欠陥２４は、半導体装置１０におけるP領域まで進展することで、進展を停止する。
【００３０】
積層欠陥２４の領域は、電流通電時に高抵抗領域として作用する。そのため、積層欠陥２４の面積が拡大すると、バイポーラ型の半導体装置１０の順方向電圧が増加し、半導体装置１０の特性が低下するという不具合が発生する。
【００３１】
特に、電流通電によって半導体膜１４の内部に存在する基底面転位等の結晶欠陥が面状の積層欠陥２４へと変化し、該積層欠陥２４の進展によって積層欠陥２４の面積が拡大すると、順方向電圧が増加して半導体装置１０の特性が悪化するという問題がある。
【００３２】
図１に戻り説明を続ける。そこで、本実施の形態の半導体装置１０は、積層欠陥２４の進展方向Ｘに対する半導体装置１０のケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値がゼロ以上である。
【００３３】
本発明者らは、鋭意検討した結果、半導体装置１０のケミカルポテンシャルの変化量と、半導体装置１０に含まれる積層欠陥２４の積層欠陥エネルギーと、の合計値がゼロ以上である場合、積層欠陥２４の発生および進展の少なくとも一方を抑制した半導体装置１０を提供することができることを見出した。
【００３４】
詳細には、本発明者らは、積層欠陥２４の発生および進展が、半導体装置１０のケミカルポテンシャルによって規定されることを見出した。
【００３５】
半導体装置１０のケミカルポテンシャルとは、半導体装置１０における、下部電極１６と上部電極１８との間の各層および膜の各々のケミカルポテンシャルの総和を意味する。
【００３６】
具体的には、半導体装置１０のケミカルポテンシャルは、半導体装置１０の下部電極１６と上部電極１８との間の領域における、電子と正孔の密度分布によって規定される。詳細には、ケミカルポテンシャルは、下記式で表される。
【００３７】
【数１】
2020035962.tif 000003
【００３８】
式（１）中、μは、半導体装置１０のケミカルポテンシャルを示す。式（１）および式（２）中、μｎは、電子のケミカルポテンシャルを示す。式（１）および式（３）中、μpは、ホールのケミカルポテンシャルを示す。
【００３９】
式（２）中、ｎは、電子濃度を示す。式（３）中、ｐは、ホール濃度を示す。ｎおよびｐは、解析的に求められる。Ｅｃは、伝導帯のエネルギーバンドを表す。Ｅｖは、価電子帯のエネルギーバンドを示す。Ｅｉは、真性半導体におけるフェルミ準位を示す。ｋＢは、ボルツマン定数を示す。Ｔは、温度を示す。
【００４０】
積層欠陥２４は、半導体装置１０内の全エネルギーが低下する方向に進展する。すなわち、積層欠陥２４の発生および進展に伴い、半導体装置１０のケミカルポテンシャルは低下する。このため、積層欠陥２４の発生および進展に伴って変化する半導体装置１０のケミカルポテンシャルの変化量は、マイナスの値を示す。また、積層欠陥２４のエネルギーは、結晶構造に起因するため、一定と考えることができる。
【００４１】
本発明者は、積層欠陥２４の＜１１−２０＞方向に対するケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値が負の値であると、積層欠陥２４は進展することを見出した。積層欠陥２４の進展方向Ｘに対するケミカルポテンシャルの変化量とは、積層欠陥２４の進展に伴って変化するケミカルポテンシャルの変化量を示す。すなわち、本発明者は、積層欠陥２４の進展方向Ｘのケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値がゼロ以上であると、積層欠陥２４は不安定となり、発生および進展を抑制されることを見出した。
【００４２】
なお、本実施の形態の半導体装置１０における、積層欠陥２４の進展方向Ｘに対する半導体装置１０のケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値は、ゼロ以上であるが、発生に関しては、ケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、転位の形成エネルギーの変化量の合計値は、ゼロ以上であることが好ましく、ゼロ以上であることが更に好ましい。
【００４３】
積層欠陥２４の進展方向Ｘに対する半導体装置１０のケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値を、ゼロ以上の関係を満たすように調整するためには、以下の方法を用いればよい。
【００４４】
すなわち、半導体装置１０の物性値、半導体装置１０に流す電流の電流量、半導体装置１０の環境温度、の少なくとも１つに応じた、半導体装置１０のケミカルポテンシャルの変化量に基づいて、上記関係を満たすように、半導体装置１０の構成を調整すればよい。
【００４５】
詳細には、半導体装置１０における、下部電極１６と上部電極１８との間に配置された複数の層（支持基板１２、Ｎ型ウェル層２０、Ｐ＋型イオン注入層２２）の内の少なくとも１つの、不純物（ドナー、アクセプタ）濃度および厚みの少なくとも一方を調整すればよい。厚みとは、半導体装置１０における各層の積層方向（本実施の形態では＜０００１＞方向）の長さを示す。例えば、支持基板１２の厚みを、５μｍ以下に調整することが好ましい。
【００４６】
なお、半導体膜１４の不純物濃度を調整する場合、半導体膜１４における、最も支持基板１２との界面Ｓ３に近い位置に配置された層（図１に示す例ではＮ型ウェル層２０）の不純物濃度を調整することが好ましい。
【００４７】
また、厚みを調整する場合、下部電極１６と上部電極１８との間に配置された複数の層の内、支持基板１２およびＮ型ウェル層２０の少なくとも一方の厚みを調整することが好ましい。また、Ｎ型ウェル層２０が複数の層から構成される場合、最も支持基板１２に近い層の厚みを調整することが好ましい。支持基板１２に最も近い層は、例えば、バッファ層として機能する層である。また、半導体装置１０の特性を損なわない観点から、支持基板１２の厚みを調整することが好ましい。
【００４８】
図１と同様の図３は、シミュレーション用の半導体装置１０Ａの模式図である。本発明者らは、図３に示す半導体装置１０Ａをシミュレーション用の半導体装置１０として用いて、シミュレーションを行った。
【００４９】
半導体装置１０Ａは、半導体装置１０の一例である。半導体装置１０Ａは、下部電極１６と、支持基板１２と、半導体膜１４と、上部電極１８と、をこの順に積層した積層体である。半導体装置１０Ａの半導体膜１４は、Ｎ型ウェル層２０と、Ｐ＋型イオン注入層２２と、を備える。なお、本明細書において、同じ機能および構成を示す部分には、同じ符号を付与し、詳細な説明を省略する場合がある。
【００５０】
シミュレーション用の半導体装置１０Ａでは、下部電極１６および上部電極１８として、Ｎｉ電極を用いた。また、支持基板１２として、オフ角４°のＮ型ＳｉＣ基板を用いた。
【００５１】
本シミュレーション用の半導体装置１０Ａでは、Ｎ型ウェル層２０は、第１ウェル層２０Ａと、第２ウェル層２０Ｂと、の積層体である。第１ウェル層２０Ａは、Ｎ型のＳｉＣエピタキシャル層である。第２ウェル層２０Ｂは、Ｎ型のエピタキシャル層であり、第１ウェル層２０Ａとは不純物濃度の異なる層である。シミュレーションには、第１ウェル層２０Ａとして、不純物濃度５×１０１７のＮ型エピタキシャル成長層を用いた。また、第２ウェル層２０Ｂとして、不純物濃度８×１０１５のＮ型エピタキシャル成長層を用いた。
【００５２】
Ｐ＋型イオン注入層２２は、エピタキシャル成長層にアクセプタを注入したイオン注入層である。第１イオン注入層２２Ａには、アクセプタ（不純物）濃度３×１０１８のＰ型のイオン注入層を用いた。第２イオン注入層２２Ｂには、アクセプタ濃度３×１０２０のＰ型のイオン注入層を用いた。
【００５３】
そして、半導体装置１０Ａの下部電極１６および上部電極１８に電流を印加した場合の、積層欠陥２４の長さと半導体装置１０Ａのケミカルポテンシャルの変化量を解析した。
【００５４】
図４Ａは、図３に示す半導体装置１０Ａに、電流量１００Ａ／ｃｍ２の電流を印加したときの、積層欠陥２４の長さとケミカルポテンシャルとの関係を示す線図３０である。なお、後述する図４Ｂ、図５Ａ〜図６Ｃに示す積層欠陥の基板からの距離は、積層欠陥２４の進展方向Ｘの長さを、半導体装置１０の厚み方向（＜０００１＞方向）からの位置に変換して示したものである。
【００５５】
図４Ａに示すように、積層欠陥２４の進展に伴い、ケミカルポテンシャルは低下する。すなわち、積層欠陥２４の進展に伴うケミカルポテンシャルの変化量は、線図３０の傾きによって表され、マイナスの値を示す。
【００５６】
図４Ｂは、図３に示す半導体装置１０Ａに、電流量２０Ａ／ｃｍ２、４０Ａ／ｃｍ２、６０Ａ／ｃｍ２、８０Ａ／ｃｍ２、１００Ａ／ｃｍ２の各々の電流を印加したときの、積層欠陥２４の基板からの距離とケミカルポテンシャルの変化量との関係を示す線図である。なお、図４Ｂ中、線図３２Ａ、線図３２Ｂ、線図３２Ｃ、線図３２Ｄ、線図３２Ｅは、それぞれ、電流量２０Ａ／ｃｍ２、４０Ａ／ｃｍ２、６０Ａ／ｃｍ２、８０Ａ／ｃｍ２、１００Ａ／ｃｍ２を各々印加したときの線図を示す。
【００５７】
上述したように、積層欠陥２４のエネルギーは、結晶構造に起因するため、一定と考えることができる。ＳｉＣの積層欠陥２４のエネルギーは、１４．７ｍＪ／ｍ２である。このため、ケミカルポテンシャルの変化量が、−１４．７ｍＪ／ｍ２以上の範囲（図４Ｂでは範囲Ａ）となるように、半導体装置１０の構成を調整することで、積層欠陥２４の発生および進展を抑制することができるといえる。
【００５８】
図５Ａ、図５Ｂ、および図５Ｃは、支持基板１２の不純物濃度が５×１０１８／ｃｍ３であり、支持基板１２の厚みがそれぞれ１０μｍ、０．５μｍ、０．１μｍであるときの、積層欠陥２４の長さとケミカルポテンシャルの変化量との関係を示す線図である。
【００５９】
なお、図５Ａ、図５Ｂ、および図５Ｃには、電流量２０Ａ／ｃｍ２、４０Ａ／ｃｍ２、６０Ａ／ｃｍ２、８０Ａ／ｃｍ２、１００Ａ／ｃｍ２の各々の電流を印加したときの、積層欠陥２４の基板からの距離とケミカルポテンシャルの変化量との関係を示す線図を示した。図５Ａ中、線図３３Ａ、線図３３Ｂ、線図３３Ｃ、線図３３Ｄ、線図３３Ｅは、それぞれ、電流量２０Ａ／ｃｍ２、４０Ａ／ｃｍ２、６０Ａ／ｃｍ２、８０Ａ／ｃｍ２、１００Ａ／ｃｍ２を各々印加したときの線図を示す。図５Ｂ中、線図３４Ａ、線図３４Ｂ、線図３４Ｃ、線図３４Ｄ、線図３４Ｅは、それぞれ、電流量２０Ａ／ｃｍ２、４０Ａ／ｃｍ２、６０Ａ／ｃｍ２、８０Ａ／ｃｍ２、１００Ａ／ｃｍ２を各々印加したときの線図を示す。図５Ｃ中、線図３５Ａ、線図３５Ｂ、線図３５Ｃ、線図３５Ｄ、線図３５Ｅは、それぞれ、電流量２０Ａ／ｃｍ２、４０Ａ／ｃｍ２、６０Ａ／ｃｍ２、８０Ａ／ｃｍ２、１００Ａ／ｃｍ２を各々印加したときの線図を示す。
【００６０】
図５Ａ〜図５Ｃに示すように、支持基板１２の不純物濃度が一定である場合、支持基板１２の厚みが薄いほど、ケミカルポテンシャルの変化量を−１４．７ｍＪ／ｍ２以上の範囲（範囲Ａ）に調整でき、積層欠陥２４の発生および進展を抑制することができるといえる。
【００６１】
図６Ａ、図６Ｂ、および図６Ｃは、支持基板１２の不純物濃度が５×１０１７／ｃｍ３であり、支持基板１２の厚みがそれぞれ１０μｍ、０．５μｍ、０．１μｍであるときの、積層欠陥２４の基板からの距離とケミカルポテンシャルの変化量との関係を示す線図である。すなわち、図６Ａ、図６Ｂ、および図６Ｃは、図５Ａ、図５Ｂ、および図５Ｃの各々と支持基板１２の厚みの条件を同じとし、支持基板１２の不純物濃度を低くした場合の、シミュレーション結果を示す図である。
【００６２】
なお、図６Ａ、図６Ｂ、および図６Ｃには、電流量２０Ａ／ｃｍ２、４０Ａ／ｃｍ２、６０Ａ／ｃｍ２、８０Ａ／ｃｍ２、１００Ａ／ｃｍ２の各々の電流を印加したときの、積層欠陥２４の長さとケミカルポテンシャルの変化量との関係を示す線図を示した。図６Ａ中、線図３６Ａ、線図３６Ｂ、線図３６Ｃ、線図３６Ｄ、線図３６Ｅは、それぞれ、電流量２０Ａ／ｃｍ２、４０Ａ／ｃｍ２、６０Ａ／ｃｍ２、８０Ａ／ｃｍ２、１００Ａ／ｃｍ２を各々印加したときの線図を示す。また、図６Ｂ中、線図３７Ａ、線図３７Ｂ、線図３７Ｃ、線図３７Ｄ、線図３７Ｅは、それぞれ、電流量２０Ａ／ｃｍ２、４０Ａ／ｃｍ２、６０Ａ／ｃｍ２、８０Ａ／ｃｍ２、１００Ａ／ｃｍ２を各々印加したときの線図を示す。図６Ｃ中、線図３８Ａ、線図３８Ｂ、線図３８Ｃ、線図３８Ｄ、線図３８Ｅは、それぞれ、電流量２０Ａ／ｃｍ２、４０Ａ／ｃｍ２、６０Ａ／ｃｍ２、８０Ａ／ｃｍ２、１００Ａ／ｃｍ２を各々印加したときの線図を示す。
【００６３】
図６Ａ〜図６Ｃに示すように、支持基板１２の不純物濃度が一定である場合、支持基板１２の厚みが薄いほど、ケミカルポテンシャルの変化量を−１４．７ｍＪ／ｍ２以上の範囲（範囲Ａ）に調整でき、積層欠陥２４の発生および進展を抑制することができるといえる。また、図６Ａ〜図６Ｃおよび図５Ａ〜図５Ｃに示すように、支持基板１２の不純物濃度が低いほど、ケミカルポテンシャルの変化量を−１４．７ｍＪ／ｍ２以上の範囲（範囲Ａ）に容易に調整でき、積層欠陥２４の発生および進展を抑制することができるといえる。
【００６４】
このように、積層欠陥２４の進展方向Ｘのケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値を、ゼロ以上の関係を満たすように調整するためには、下部電極１６と上部電極１８との間に配置された複数の層（支持基板１２、Ｎ型ウェル層２０、Ｐ＋型イオン注入層２２）の内の少なくとも１つの、不純物濃度および厚みの少なくとも一方を調整すればよい。
【００６５】
例えば、上記シミュレーション結果に示されるように、支持基板１２の厚みを薄く調整するほど、積層欠陥２４の進展方向Ｘのケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値を、ゼロ以上の関係を満たすように効果的に調整することができる。
【００６６】
また、例えば、上記シミュレーション結果に示されるように、支持基板１２の不純物濃度を低く調整するほど、積層欠陥２４の進展方向Ｘのケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値を、ゼロ以上の関係を満たすように効果的に調整することができる。
【００６７】
なお、本実施の形態の半導体装置１０は、製造時に、上記関係を満たすように各層の厚みや不純物濃度を調整すればよく、製造方法は限定されない。
【００６８】
例えば、半導体装置１０は、リン（Ｐ）やヒ素（Ａｓ）などのドナーを添加されたＳｉＣ基板である支持基板１２上に、ＳｉＣ膜をエピタキシャル成長させることでエピタキシャル成長膜を生成する。そして、該エピタキシャル成長膜の上層部分にホウ素（Ｂ）やアルミニウム（Ａｌ）などのアクセプタをイオン注入する。この注入処理により、支持基板１２に近い側をＮ型ウェル層２０とし、支持基板１２から遠い側をＰ＋型イオン注入層２２とした、半導体膜１４を形成する。そして、下部電極１６および上部電極１８を形成することで、半導体装置１０を製造すればよい。
【００６９】
この半導体装置１０の製造時に、支持基板１２の厚み、支持基板１２の不純物濃度、半導体膜１４を構成する各層の厚み、半導体膜１４を構成する各層の不純物濃度、の少なくとも１つを調整することで、積層欠陥２４の進展方向Ｘのケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値がゼロ以上の関係を示す半導体装置１０を製造すればよい。
【００７０】
以上説明したように、本実施の形態の半導体装置１０は、積層欠陥２４の進展方向Ｘに対する半導体装置１０のケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値がゼロ以上である。
【００７１】
このため、本実施の形態の半導体装置１０は、積層欠陥２４の発生および進展の少なくとも一方を抑制した半導体装置１０となる。
【００７２】
従って、本実施の形態では、積層欠陥２４を抑制した半導体装置１０を提供することができる。
【００７３】
（第２の実施の形態）
上記実施の形態では、下部電極１６と上部電極１８との間に配置された複数の層（支持基板１２、Ｎ型ウェル層２０、Ｐ＋型イオン注入層２２）の内の少なくとも１つの、不純物濃度および厚みの少なくとも一方を調整することで、積層欠陥２４の進展方向Ｘに対する半導体装置１０のケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値を、ゼロ以上の関係を満たすように調整する形態を説明した。
【００７４】
しかし、さらに、支持基板１２にトレンチを設けることで、積層欠陥２４の進展方向Ｘに対する半導体装置１０のケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値がゼロ以上の関係を満たすように調整してもよい。
【００７５】
図７は、本実施の形態の半導体装置１０Ｂの一例を示す模式図である。半導体装置１０Ｂは、半導体装置１０の一例である。図７は、六方晶構造を有する炭化珪素（ＳｉＣ）の（０００１）面に垂直な面で、半導体装置１０Ｂを切断した断面図の一例である。
【００７６】
半導体装置１０Ｂは、下部電極１６と、支持基板１２と、半導体膜１４と、上部電極１８と、を備える。下部電極１６、半導体膜１４、および上部電極１８は、第１の実施の形態と同様である。
【００７７】
本実施の形態では、支持基板１２は、トレンチ２６を備える。詳細には、支持基板１２は、支持基板１２の第２面Ｓ２側に開口し、第２面Ｓ２側から半導体膜１４側に延設されたトレンチ２６を備える。
【００７８】
下部電極１６は、支持基板１２の第２面Ｓ２と、トレンチ２６の内壁面（内側の側面および内側の底面）と、を覆うように配置されている。
【００７９】
なお、支持基板１２に設けられるトレンチ２６の数は限定されない。但し、支持基板１２は、支持基板１２の第２面Ｓ２側に開口した、複数のトレンチ２６を備える事が好ましい。図７には、複数のトレンチ２６が、支持基板１２の第２面Ｓ２に沿って間隔を隔てて複数配列されている形態を一例として示した。
【００８０】
トレンチ２６は、支持基板１２の第２面Ｓ２側に開口し、支持基板１２の第１面Ｓ１側に底面を有する溝であればよい。トレンチ２６の底面とは、トレンチ２６の内壁面の内、半導体装置１０Ｂの厚み方向（＜０００１＞方向）における、半導体膜１４側の端面を示す。
【００８１】
トレンチ２６の底面は、支持基板１２と半導体膜１４との界面Ｓ３より、支持基板１２の第２面Ｓ２側に位置されてなる。言い換えると、トレンチ２６の底面は、支持基板１２の第１面Ｓ１より第２面Ｓ２側に位置されてなる。すなわち、トレンチ２６の深さ（トレンチ２６の＜０００１＞方向の長さ）は、支持基板１２の厚み未満である。
【００８２】
トレンチ２６は、支持基板１２の第２面Ｓ２に沿った方向に延伸して配置されている。トレンチ２６の、第２面Ｓ２における延伸方向は限定されない。図８Ａ、図８Ｂ、および図８Ｃは、半導体装置１０Ｂを、支持基板１２の第２面Ｓ２側から視認した平面図の一例である（半導体装置１０Ｅ、半導体装置１０Ｆ、半導体装置１０Ｇ）。言い換えると、図８Ａ、図８Ｂ、および図８Ｃは、半導体装置１０Ｂの支持基板１２を、（０００１）面に沿って切断した断面図の一例である。なお、半導体装置１０Ｅは、半導体装置１０Ｂの一例である。半導体装置１０Ｆは、半導体装置１０Ｂの一例である。半導体装置１０Ｇは、半導体装置１０Ｂの一例である。
【００８３】
図８Ａおよび図８Ｂに示すように、トレンチ２６の第２面Ｓ２に沿った延伸方向Ｙは、積層欠陥２４の進展方向Ｘに対して交差する方向であることが好ましい。トレンチ２６の延伸方向Ｙが、積層欠陥２４の進展方向Ｘに対して交差する方向であると、積層欠陥２４とトレンチ２６とが交差する領域で積層欠陥２４の進展を抑制することができる。
【００８４】
なお、トレンチ２６の第２面Ｓ２に沿った延伸方向Ｙは、図８Ｃに示すように、積層欠陥２４の進展方向Ｘに対して平行な方向であってもよい。
【００８５】
但し、積層欠陥２４の進展を効果的に抑制する観点から、トレンチ２６の第２面Ｓ２に沿った延伸方向Ｙは、積層欠陥２４の進展方向Ｘに対して交差する方向であることが好ましい。
【００８６】
上記図２Ｂおよび図２Ｃを用いて説明したように、帯状に進展した積層欠陥２４の進展方向Ｘは、＜１−１００＞方向である。このため、トレンチ２６の第２面Ｓ２に沿った延伸方向Ｙを、該進展方向Ｘに対して交差する方向とすることで、積層欠陥２４の進展方向Ｘに沿った進展を遮ることができ、積層欠陥２４の進展を抑制することができる。
【００８７】
支持基板１２における、隣接するトレンチ２６間の間隔は、限定されない。
【００８８】
但し、支持基板１２の第２面Ｓ２に沿って隣接するトレンチ２６の間隔ｂは、積層欠陥２４の表面到達までの進展方向Ｘの長さｃ未満であることが好ましい。積層欠陥２４の表面到達までの進展方向Ｘの長さｃとは、積層欠陥２４が半導体装置１０内において表面まで進展したときの、進展方向Ｘの最大長を示す（図８Ａ〜図８Ｃ参照）。
【００８９】
隣接するトレンチ２６の間隔ｂが、積層欠陥２４の表面到達までの進展方向Ｘの長さｃ未満であると、半導体装置１０における、該トレンチ２６の間に相当する領域で発生した積層欠陥２４が、該トレンチ２６を超えて進展すること効果的に抑制することができる。
【００９０】
また、支持基板１２の第２面Ｓ２に沿って隣接するトレンチ２６の間隔ｂは、積層欠陥２４の、進展方向Ｘに対して交差する方向の長さａ未満であることが好ましい。積層欠陥２４の、進展方向Ｘに対して交差する方向の長さａは、積層欠陥２４の、第２面Ｓ２に沿った切断面における、進展方向Ｘに対して垂直な方向の表面までの長さの最大値を示す。
【００９１】
隣接するトレンチ２６の間隔ｂが、積層欠陥２４の進展方向Ｘに対して交差する方向の長さａ未満であると、積層欠陥２４における進展方向Ｘに対して交差する方向への拡大を抑制することができる。
【００９２】
このように、本実施の形態では、支持基板１２には、トレンチ２６が設けられている。
【００９３】
支持基板１２にトレンチ２６を設けることで、積層欠陥２４の進展方向Ｘに対する半導体装置１０のケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値がゼロ以上の関係を満たすように調整することができる。
【００９４】
図９Ａは、支持基板１２の厚みを９．９μｍとし、支持基板１２におけるトレンチ２６の底面と支持基板１２の第１面Ｓ１との距離を０．４μｍとしたときの、積層欠陥２４の長さと半導体装置１０Ｂのケミカルポテンシャルの変化量との関係を示す線図である。
【００９５】
図９Ｂは、支持基板１２の厚みを９．９μｍとし、支持基板１２におけるトレンチ２６の底面と支持基板１２の第１面Ｓ１との距離を０．１μｍとしたときの、積層欠陥２４の長さと半導体装置１０Ｂのケミカルポテンシャルの変化量との関係を示す線図である。
【００９６】
なお、図９Ａ、および図９Ｂには、電流量２０Ａ／ｃｍ２、４０Ａ／ｃｍ２、６０Ａ／ｃｍ２、８０Ａ／ｃｍ２、１００Ａ／ｃｍ２の各々の電流を印加したときの、積層欠陥２４の長さとケミカルポテンシャルの変化量との関係を示す線図を示した。図９Ａ中、線図３９Ａ、線図３９Ｂ、線図３９Ｃ、線図３９Ｄ、線図３９Ｅは、それぞれ、電流量２０Ａ／ｃｍ２、４０Ａ／ｃｍ２、６０Ａ／ｃｍ２、８０Ａ／ｃｍ２、１００Ａ／ｃｍ２を各々印加したときの線図を示す。図９Ｂ中、線図４０Ａ、線図４０Ｂ、線図４０Ｃ、線図４０Ｄ、線図４０Ｅは、それぞれ、電流量２０Ａ／ｃｍ２、４０Ａ／ｃｍ２、６０Ａ／ｃｍ２、８０Ａ／ｃｍ２、１００Ａ／ｃｍ２を各々印加したときの線図を示す。
【００９７】
また、図９Ａおよび図９Ｂに示す積層欠陥２４の長さは、積層欠陥２４の進展方向Ｘの長さを示す。
【００９８】
図９Ａおよび図９Ｂに示すように、支持基板１２にトレンチ２６を設け、トレンチ２６の深さ（すなわち、トレンチ２６の底面と第１面Ｓ１との距離）を調整することで、ケミカルポテンシャルの変化量を−１４．７ｍＪ／ｍ２以上の範囲（範囲Ａ）に調整でき、積層欠陥２４の発生および進展を抑制することができるといえる。
【００９９】
すなわち、支持基板１２にトレンチ２６を設けることで、支持基板１２に、支持基板１２の厚みの薄い領域を設けることができる。このため、支持基板１２の強度の維持を図りつつ、半導体装置１０Ｂのケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値を、ゼロ以上の関係を満たすように容易に調整することができる。
【０１００】
なお、本実施の形態の半導体装置１０Ｂの製造方法は限定されない。すなわち、本実施の形態の半導体装置１０Ｂは、積層欠陥２４の進展方向Ｘのケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値がゼロ以上の関係を満たすように、トレンチ２６を形成すればよい。
【０１０１】
例えば、半導体装置１０Ｂは、リン（Ｐ）やヒ素（Ａｓ）などのドナーを添加されたＳｉＣ基板である支持基板１２の第１面Ｓ１上に、ＳｉＣ膜をエピタキシャル成長させることでエピタキシャル成長膜を生成する。そして、該エピタキシャル成長膜の上層部分にホウ素（Ｂ）やアルミニウム（Ａｌ）などのアクセプタをイオン注入する。この注入処理により、支持基板１２に近い側をＮ型ウェル層２０とし、支持基板１２から遠い側をＰ＋型イオン注入層２２とした、半導体膜１４を形成する。
【０１０２】
そして、支持基板１２の第２面Ｓ２上に、トレンチ２６の形成領域に応じてパターニングしたシリコン酸化膜などのマスク層を形成した後に、ＲＩＥ（反応性イオンエッチング）やトレンチエッチャー等によりエッチングすることで、トレンチ２６を形成する。このとき、トレンチ２６の底面が支持基板１２を貫通しないように深さを調整する。なお、支持基板１２を第２面Ｓ２側からダイシングすることで、トレンチ２６を形成してもよい。そして、マスク層を除去した後に、下部電極１６および上部電極１８を形成することで、半導体装置１０を製造すればよい。
【０１０３】
以上説明したように、本実施の形態の半導体装置１０Ｂの支持基板１２は、トレンチ２６を備える。このため、支持基板１２の強度の維持を図りつつ、半導体装置１０Ｂのケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値が、ゼロ以上の関係を満たす半導体装置１０Ｂを提供することができる。
【０１０４】
（変形例１）
なお、上記第２の実施の形態では、下部電極１６は、支持基板１２の第２面Ｓ２と、トレンチ２６の内壁面（内側の側面および内側の底面）と、を覆うように配置されている形態を一例として示した。
【０１０５】
しかし、トレンチ２６は、下部電極１６によって充填された構成であってもよい。
【０１０６】
図１０は、本変形例の半導体装置１０Ｃの一例を示す模式図である。半導体装置１０Ｃは、半導体装置１０の一例である。
【０１０７】
半導体装置１０Ｃは、下部電極１６と、支持基板１２と、半導体膜１４と、上部電極１８と、を備える。支持基板１２は、トレンチ２６を備える。本変形例では、支持基板１２のトレンチ２６は、下部電極１６によって充填されてなる。
【０１０８】
半導体装置１０Ｃは、トレンチ２６内に下部電極１６を充填するように製造する点以外は、第２の実施の形態と同様にして製造すればよい。
【０１０９】
以上説明したように、本変形例の半導体装置１０Ｃは、トレンチ２６が下部電極１６によって充填されてなる。
【０１１０】
トレンチ２６を下部電極１６によって充填した構成とすることで、上記第２の実施の形態に比べて、支持基板１２の強度の更なる向上を図りつつ、半導体装置１０Ｃのケミカルポテンシャルの変化量と、積層欠陥２４の積層欠陥エネルギーと、の合計値を、ゼロ以上の関係を満たすように容易に調整することができる。
【０１１１】
（変形例３）
なお、上記第２の実施の形態および変形例では、半導体装置１０Ｂ、および半導体装置１０Ｃの製造時に、トレンチ２６の底面が支持基板１２を貫通しないように深さを調整すすることで、トレンチ２６の底面が支持基板１２と半導体膜１４との界面Ｓ３より第２面Ｓ２側に位置するトレンチ２６を形成した。
【０１１２】
しかし、トレンチ２６の底面Ｂは、少なくとも一部が界面Ｓ３より第２面Ｓ２側に位置すればよい。また、トレンチ２６の形成方法は、上記第２の実施の形態および変形例で説明した方法に限定されない。
【０１１３】
図１１Ａは、本変形例の半導体装置１０Ｄの一例を示す模式図である。半導体装置１０Ｄは、半導体装置１０の一例である。半導体装置１０Ｄは、下部電極１６と、支持基板１２と、半導体膜１４と、上部電極１８と、を備える。支持基板１２には、トレンチ２６が設けられている。
【０１１４】
本変形例では、トレンチ２６の底面が、エピタキシャル成長膜２８によって形成されている。エピタキシャル成長膜２８は、界面Ｓ３より上部電極１８側から支持基板１２の第２面Ｓ２側に向かって、半導体材料（例えば、ＳｉＣ）をエピタキシャル成長させることで形成した層である。
【０１１５】
トレンチ２６の底面は、上記第２の実施の形態および上記変形例と同様に、支持基板１２と半導体膜１４との界面Ｓ３より支持基板１２の第２面Ｓ２側に位置されていればよい。なお、トレンチ２６の底面の少なくとも一部が、該界面Ｓ３より支持基板１２の第２面Ｓ２側に位置していればよい。すなわち、トレンチ２６の底面の一部の領域が、界面Ｓ３より上部電極１８側に位置していてもよい。
【０１１６】
図１１Ｂは、半導体装置１０Ｄのトレンチ２６の底面を含む領域を拡大した模式図である。例えば、図１１Ｂに示すように、トレンチ２６の底面Ｂは、トレンチ２６の作製時に形成された穴部２５の内側の底面Ｂ’と、該穴部２５’の底面Ｂ’から第２面Ｓ２側に向かってエピタキシャル成長したエピタキシャル成長膜２８と、によって構成されている。
【０１１７】
エピタキシャル成長膜２８の第２面Ｓ２側の表面は、少なくとも一部が界面Ｓ３より第２面Ｓ２側に位置していればよく、一部が界面Ｓ３より半導体膜１４側に位置していてもよい。すなわち、トレンチ２６の底面Ｂは、穴部２５の内側の底面Ｂ’と該底面Ｂ’上にエピタキシャル成長したエピタキシャル成長膜２８によって形成され、底面Ｂの少なくとも一部が、界面Ｓ３より第２面Ｓ２側に位置していればよい。言い換えると、トレンチ２６の底面Ｂの一部の領域は、半導体膜１４と支持基板１２との界面Ｓ３より半導体膜１４側（上部電極１８側）に位置していてもよい。
【０１１８】
図１２Ａ〜図１２Ｃは、本変形例の半導体装置１０Ｄの製造方法の説明図である。
【０１１９】
図１２Ａに示すように、まず、支持基板１２の第１面Ｓ１上に半導体膜１４を形成する。半導体膜１４の形成方法は、上記実施の形態と同様である。
【０１２０】
次に、図１２Ｂに示すように、第１面Ｓ１上に半導体膜１４の形成された支持基板１２の第１面Ｓ１とは反対側の第２面Ｓ２に、該第２面Ｓ２側に開口し且つ半導体膜１４と支持基板１２との界面Ｓ３より半導体膜１４側に底面Ｂ’を有する、穴部２５を形成する（形成工程）。界面Ｓ３より半導体膜１４側に底面Ｂ’を有する、とは、界面Ｓ３より支持基板１２から離れる方向側に底面Ｂ’を有することを意味する。言い換えると、界面Ｓ３より半導体膜１４側に底面Ｂ’を有する、とは、底面Ｂ’が、支持基板１２内ではなく、半導体膜１４内（詳細にはＮ型ウェル層２０内）に位置することを意味する。
【０１２１】
穴部２５は、トレンチ２６の形成領域に応じてパターニングしたシリコン酸化膜などのマスク層を第２面Ｓ２上に形成した後に、ＲＩＥやトレンチエッチャー等によりエッチングすることで、形成すればよい。このとき、穴部２５が支持基板１２を貫通し、穴部２５の底面Ｂ’が界面Ｓ３を超えて半導体膜１４内に位置するように、支持基板１２および半導体膜１４の一部をエッチングする。なお、支持基板１２を第２面Ｓ２側からダイシングすることで、トレンチ２６を形成してもよい。
【０１２２】
そして、図１２Ｂおよび図１２Ｃに示すように、穴部２５の底面Ｂ’に、該底面Ｂ’から第２面Ｓ２側に向かって（矢印Ｚ参照）半導体材料（例えば、ＳｉＣ）をエピタキシャル成長させ、エピタキシャル成長膜２８を形成する。例えば、エピタキシャル成長膜２８は、例えば、Ｎ＋のＳｉＣ膜である。このエピタキシャル成長膜２８の形成により、底面Ｂの少なくとも一部が界面Ｓ３より第２面Ｓ２側に位置する、トレンチ２６を形成する（成長工程）。
【０１２３】
そして、下部電極１６および上部電極１８を形成することで、半導体装置１０Ｄを製造すればよい（図１１Ａ、図１１Ｂ参照）。
【０１２４】
以上説明したように、本変形例では、第１面Ｓ１上に半導体膜１４の形成された支持基板１２の第１面Ｓ１とは反対側の第２面Ｓ２に、該第２面Ｓ２側に開口し且つ半導体膜１４と支持基板１２との界面Ｓ３より半導体膜１４側に底面を有する穴部２５を形成する（形成工程）。
【０１２５】
ここで、上述したように、積層欠陥２４の発生原となる基底面転位には、支持基板１２と半導体膜１４との界面Ｓ３（図１参照）に特異的に発生した転位が含まれる。このため、支持基板１２と半導体膜１４との界面Ｓ３を介して半導体膜１４内に到る穴部２５を形成することで、積層欠陥２４の発生原因である基底面転位を除去することできる。このため、積層欠陥２４の発生および進展の起点となる基底面転位を除去することができる。
【０１２６】
従って、本変形例では、上記実施の形態および変形例に比べて、更に積層欠陥２４の抑制された半導体装置１０Ｄを提供することができる。
【０１２７】
また、本変形例では、穴部２５の底面Ｂ’に、該底面Ｂ’から第２面Ｓ２側に向かって半導体材料をエピタキシャル成長させ、底面Ｂの少なくとも一部が界面Ｓ３より第２面Ｓ２側に位置するトレンチ２６を形成する。
【０１２８】
穴部２５の底面Ｂ’にエピタキシャル成長膜２８をエピタキシャル成長させることで、薄いエピタキシャル成長膜２８を形成することができる。
【０１２９】
（変形例４）
なお、トレンチ２６の、支持基板１２の（０００１）面に沿って切断した断面の断面形状は限定されない。
【０１３０】
図１３Ａおよび図１３Ｂは、半導体装置１０（半導体装置１０Ｈ、半導体装置１０Ｉ）の一例を示す模式図である。
【０１３１】
例えば、図１３Ａに示すように、支持基板１２に、トレンチ２６を格子状に配置した半導体装置１０Ｈであってもよい。また、図１３Ｂに示すように、支持基板１２の（０００１）面に沿って切断した断面形状が円状のトレンチ２６を、第２面Ｓ２に沿って複数配置した半導体装置１０Ｉであってもよい。
【０１３２】
なお、トレンチ２６の、支持基板の（０００１）面に沿って切断した断面の断面形状は、六角形状などの多角形状であってもよい。
【０１３３】
なお、上記実施のおよび変形例で説明した半導体装置は、積層欠陥２４の発生するいかなる種類のデバイスにも適用可能である。例えば、上記実施の形態および変形例では、支持基板１２としてＳｉＣを用いる場合を説明した。しかし、ＧａＮ、ＧａＡＳを、支持基板１２に用いてもよい。
【０１３４】
また、上記には、本発明の実施の形態および変形例を説明したが、上記実施の形態および変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施の形態および変形例やこれらの変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１３５】
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ、１０Ｇ、１０Ｈ、１０Ｉ  半導体装置
１２  支持基板
１４  半導体膜
１６  下部電極
１８  上部電極
２５  穴部
２６  トレンチ
【図１】
2020035962.tif 000004
【図２Ａ】
2020035962.tif 000005
【図２Ｂ】
2020035962.tif 000006
【図２Ｃ】
2020035962.tif 000007
【図２Ｄ】
2020035962.tif 000008
【図２Ｅ】
2020035962.tif 000009
【図３】
2020035962.tif 000010
【図４Ａ】
2020035962.tif 000011
【図４Ｂ】
2020035962.tif 000012
【図５Ａ】
2020035962.tif 000013
【図５Ｂ】
2020035962.tif 000014
【図５Ｃ】
2020035962.tif 000015
【図６Ａ】
2020035962.tif 000016
【図６Ｂ】
2020035962.tif 000017
【図６Ｃ】
2020035962.tif 000018
【図７】
2020035962.tif 000019
【図８Ａ】
2020035962.tif 000020
【図８Ｂ】
2020035962.tif 000021
【図８Ｃ】
2020035962.tif 000022
【図９Ａ】
2020035962.tif 000023
【図９Ｂ】
2020035962.tif 000024
【図１０】
2020035962.tif 000025
【図１１Ａ】
2020035962.tif 000026
【図１１Ｂ】
2020035962.tif 000027
【図１２Ａ】
2020035962.tif 000028
【図１２Ｂ】
2020035962.tif 000029
【図１２Ｃ】
2020035962.tif 000030
【図１３Ａ】
2020035962.tif 000031
【図１３Ｂ】
2020035962.tif 000032