(57)【要約】【課題】  トレンチゲート型半導体装置において、チャネル抵抗を低減することができる技術を提供する。【解決手段】  半導体基板が、第１トレンチと第２トレンチの間に配置されたｎ型の第１半導体領域、ｐ型のボディ領域及びｎ型の第２半導体領域を有する。ボディ領域は、第１半導体領域の下側に配置され、第１トレンチ内のゲート絶縁膜に接する位置から第２トレンチ内のゲート絶縁膜に接する位置まで伸びている。第２半導体領域は、ボディ領域の下側に配置されている。第１トレンチと第２トレンチの間の間隔が１００ｎｍ以下である。ボディ領域が、第１トレンチ内のゲート絶縁膜に接する範囲に設けられた第１高濃度領域と、第２トレンチ内のゲート絶縁膜に接する範囲に設けられた第２高濃度領域と、第１高濃度領域と第２高濃度領域の間に配置されており、第１高濃度領域及び第２高濃度領域よりもｐ型不純物濃度が低い低濃度領域を有する。【選択図】図１
2020126932.tif 000002
【特許請求の範囲】
【請求項１】
トレンチゲート型半導体装置であって、
半導体基板と、
前記半導体基板の上面に設けられている第１トレンチと、
前記半導体基板の前記上面に前記第１トレンチから間隔を空けて設けられている第２トレンチと、
前記第１トレンチの内面及び前記第２トレンチの内面を覆うゲート絶縁膜と、
前記第１トレンチ内及び前記第２トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極、
を有しており、
前記半導体基板が、
前記第１トレンチと前記第２トレンチの間に配置されているｎ型の第１半導体領域と、
前記第１トレンチと前記第２トレンチの間に配置されており、前記第１半導体領域の下側に配置されており、前記第１トレンチ内の前記ゲート絶縁膜に接する位置から前記第２トレンチ内の前記ゲート絶縁膜に接する位置まで伸びているｐ型のボディ領域と、
前記第１トレンチと前記第２トレンチの間に配置されており、前記ボディ領域の下側に配置されており、前記第１トレンチ内の前記ゲート絶縁膜に接する位置から前記第２トレンチ内の前記ゲート絶縁膜に接する位置まで伸びており、前記ボディ領域によって前記第１半導体領域から分離されているｎ型の第２半導体領域、
を有しており、
前記第１トレンチと前記第２トレンチの間の間隔が１００ｎｍ以下であり、
前記ボディ領域が、
前記第１トレンチ内の前記ゲート絶縁膜に接する範囲に設けられた第１高濃度領域と、
前記第２トレンチ内の前記ゲート絶縁膜に接する範囲に設けられた第２高濃度領域と、
前記第１高濃度領域と前記第２高濃度領域の間に配置されており、前記第１高濃度領域及び前記第２高濃度領域よりもｐ型不純物濃度が低い低濃度領域、
を有する、
トレンチゲート型半導体装置。
【請求項２】
前記半導体基板は、炭化珪素により構成されている、請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、トレンチゲート型半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、トレンチゲート型半導体装置が開示されている。この半導体装置は、上面にトレンチが設けられた半導体基板と、トレンチ内に配置されたゲート絶縁膜及びゲート電極を有している。ゲート電極は、ゲート絶縁膜によって半導体基板から絶縁されている。この半導体装置では、半導体基板が、第１半導体領域と、ボディ領域と、第２半導体領域を有している。第１半導体領域は、ｎ型であり、ゲート絶縁膜に接している。ボディ領域は、ｐ型であり、第１半導体領域の下側でゲート絶縁膜に接している。第２半導体領域は、ｎ型であり、ボディ領域の下側でゲート絶縁膜に接しており、ボディ領域によって第１半導体領域から分離されている。
【０００３】
特許文献１の半導体装置がオンするときには、ゲート電極の電位をゲート閾値よりも高くする。すると、ゲート絶縁膜近傍のボディ領域にチャネルが形成される。チャネルを経由して第１半導体領域から第２半導体領域に電子が流れることにより、半導体装置がオン状態となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１５９２７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の半導体装置では、ゲート絶縁膜近傍にのみチャネルが形成される。したがって、電子は、ボディ領域とゲート絶縁膜の界面近傍を流れる。ボディ領域とゲート絶縁膜の界面近傍を電子が流れる際に、電子が散乱される。例えば、ゲート絶縁膜とボディ領域の間の界面準位に捕捉された電荷によって電子が散乱される。また、ボディ領域とゲート絶縁膜の間の界面の粗さによって電子が散乱される。このように電子が散乱されることによって、チャネルを流れる電子の移動度が低下し、チャネル抵抗が高くなるという問題がある。本明細書は、トレンチゲート型半導体装置において、チャネル抵抗を低減することができる技術を提供する。
【課題を解決するための手段】
【０００６】
トレンチゲート型半導体装置では、２つの隣接するトレンチの間の間隔を狭くすることにより、半導体装置がオンするときに、トレンチ間に位置するボディ領域の略全域にチャネルを形成することができる。すなわち、ボディ領域の幅を狭くすることにより、トレンチ間に位置するボディ領域の略全域をチャネルとして機能させることができる。本明細書では、トレンチ間に位置するボディ領域の略全域に形成されるチャネルをバルクチャネルという。バルクチャネルでは、ゲート絶縁膜から離れた位置でも電子が流れる。このため、電子は、ゲート絶縁膜とボディ領域の間の界面に起因する散乱の影響を受け難い。したがって、バルクチャネルにより、電子の移動度を向上させることができる。しかしながら、バルクチャネル型のトレンチゲート型半導体装置においては、ボディ領域の濃度を比較的低くする必要がある。このため、ゲート閾値が低いという問題がある。上記の事情に鑑みて、本明細書が開示するトレンチゲート型半導体装置は、以下の構成を有する。
【０００７】
本明細書が開示するトレンチゲート型半導体装置は、半導体基板と、第１トレンチと、第２トレンチと、ゲート絶縁膜と、ゲート電極を有している。前記第１トレンチは、前記半導体基板の上面に設けられている。前記第２トレンチは、前記半導体基板の前記上面に前記第１トレンチから間隔を空けて設けられている。前記ゲート絶縁膜は、前記第１トレンチの内面及び前記第２トレンチの内面を覆っている。前記ゲート電極は、前記第１トレンチ内及び前記第２トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されている。前記半導体基板が、第１半導体領域と、ボディ領域と第２半導体領域を有している。前記第１半導体領域は、前記第１トレンチと前記第２トレンチの間に配置されているｎ型領域である。前記ボディ領域は、前記第１トレンチと前記第２トレンチの間に配置されており、前記第１半導体領域の下側に配置されており、前記第１トレンチ内の前記ゲート絶縁膜に接する位置から前記第２トレンチ内の前記ゲート絶縁膜に接する位置まで伸びているｐ型領域である。前記第２半導体領域は、前記第１トレンチと前記第２トレンチの間に配置されており、前記ボディ領域の下側に配置されており、前記第１トレンチ内の前記ゲート絶縁膜に接する位置から前記第２トレンチ内の前記ゲート絶縁膜に接する位置まで伸びており、前記ボディ領域によって前記第１半導体領域から分離されているｎ型領域である。前記第１トレンチと前記第２トレンチの間の間隔が１００ｎｍ以下である。前記ボディ領域が、前記第１トレンチ内の前記ゲート絶縁膜に接する範囲に設けられた第１高濃度領域と、前記第２トレンチ内の前記ゲート絶縁膜に接する範囲に設けられた第２高濃度領域と、前記第１高濃度領域と前記第２高濃度領域の間に配置されており、前記第１高濃度領域及び前記第２高濃度領域よりもｐ型不純物濃度が低い低濃度領域を有する。
【０００８】
上記のトレンチゲート型半導体装置では、ボディ領域が、第１トレンチ内のゲート絶縁膜に接する位置から第２トレンチ内のゲート絶縁膜に接する位置まで伸びている。また、第１トレンチと第２トレンチの間の間隔が１００ｎｍ以下であり、バルクチャネルを形成可能なほど十分に狭い。このため、上記の半導体装置をオンする際には、ボディ領域の略全域にバルクチャネルが形成される。
【０００９】
また、上記のトレンチゲート型半導体装置では、ボディ領域が、ゲート絶縁膜に接する範囲に設けられた第１高濃度領域及び第２高濃度領域と、第１高濃度領域と第２高濃度領域の間に配置された低濃度領域を有している。ゲート絶縁膜に接する範囲に第１高濃度領域と第２高濃度領域を設けることで、ボディ領域に反転層が広がり難くなる。このため、従来よりもゲート閾値を高くすることができる。また、ボディ領域にバルクチャネルが形成されると、電子が、ｐ型不純物濃度が低い低濃度領域内を流れることができる。ｐ型不純物濃度が低い低濃度領域では、固定電荷（ｐ型不純物）による電子の散乱が生じ難いので、電子の移動度が高い。したがって、低いチャネル抵抗を実現することができる。このように、このトレンチゲート型半導体装置では、高いゲート閾値と低いチャネル抵抗を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】実施例に係る半導体装置１０の断面図。
【図２】高濃度領域の幅を変化させたときのゲート閾値のシミュレーション結果を示す図。
【図３】高濃度領域の幅を変化させたときのオン抵抗のシミュレーション結果を示す図。
【図４】半導体装置１０の製造工程を説明するための図（実施例１）。
【図５】半導体装置１０の製造工程を説明するための図（実施例１）。
【図６】半導体装置１０の製造工程を説明するための図（実施例１）。
【図７】半導体装置１０の製造工程を説明するための図（実施例１）。
【図８】半導体装置１０の製造工程を説明するための図（実施例１）。
【図９】半導体装置１０の製造工程を説明するための図（実施例２）。
【図１０】半導体装置１０の製造工程を説明するための図（実施例２）。
【図１１】半導体装置１０の製造工程を説明するための図（実施例３）。
【図１２】半導体装置１０の製造工程を説明するための図（実施例３）。
【発明を実施するための形態】
【実施例１】
【００１１】
図１に示す実施例１のトレンチゲート型半導体装置１０（以下、半導体装置１０という。）は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field effect transistor）である。半導体装置１０は、半導体基板１２を有している。本実施例では、半導体基板１２は、炭化珪素（ＳｉＣ）により構成されている。半導体基板１２の材料は、上記に限定されず、例えば、珪素（Ｓｉ）や窒化ガリウム（ＧａＮ）といった各種の半導体材料であってもよい。以下では、半導体基板１２の上面１２ａに平行な一方向（図１の左右方向）をｘ方向といい、上面１２ａに平行でｘ方向に直交する方向（図１の紙面に対して垂直な方向）をｙ方向という。図１に示すように、半導体基板１２の上面１２ａには、複数のトレンチ２２が設けられている。各トレンチ２２は、ｙ方向に長く伸びている。各トレンチ２２は、ｘ方向に間隔を空けて互いに平行に伸びている。各トレンチ２２の内面は、ゲート絶縁膜２４によって覆われている。各トレンチ２２の内部には、ゲート電極２６が配置されている。ゲート電極２６は、ゲート絶縁膜２４によって半導体基板１２から絶縁されている。各ゲート電極２６の上面は、層間絶縁膜２８によって覆われている。以下では、説明の便宜上、図１において左側のトレンチ２２を第１トレンチ２２ａといい、図１において右側のトレンチ２２を第２トレンチ２２ｂということがある。なお、図示されていないが、図１において、第１トレンチ２２ａの左側及び第２トレンチ２２ｂの右側には、トレンチ２２と同様のトレンチが複数形成されている。本実施例では、各トレンチ２２の間の間隔は１００ｎｍ以下である。詳細には、図１に示すように、隣接する２つのトレンチ２２の対向する側面の間の間隔Ｗが１００ｎｍ以下である。
【００１２】
半導体基板１２の上面１２ａには、上部電極７０が配置されている。上部電極７０は、層間絶縁膜２８が設けられていない部分で半導体基板１２の上面１２ａに接している。上部電極７０は、層間絶縁膜２８によってゲート電極２６から絶縁されている。半導体基板１２の下面１２ｂには、下部電極７２が配置されている。下部電極７２は、半導体基板１２の下面１２ｂの略全域に接している。
【００１３】
半導体基板１２の内部には、複数のソース領域３０、ボディ領域３２、ドリフト領域３４及びドレイン領域３５が設けられている。なお、隣接する２つのトレンチ２２の間における半導体基板１２の内部の構成は、同様であるため、以下では、図１に示す２つのトレンチ２２ａ、２２ｂの間に位置する構成について説明する。
【００１４】
ソース領域３０は、ｎ型領域である。各ソース領域３０は、半導体基板１２の上面１２ａに露出する位置に配置されており、上部電極７０にオーミック接触している。ソース領域３０は、第１トレンチ２２ａの上端部において第１トレンチ２２ａ内のゲート絶縁膜２４に接する第１ソース領域３０ａと、第２トレンチ２２ｂの上端部において第２トレンチ２２ｂ内のゲート絶縁膜２４に接する第２ソース領域３０ｂを有している。
【００１５】
ボディ領域３２は、ｐ型領域である。ボディ領域３２は、各ソース領域３０に接している。ボディ領域３２は、第１ソース領域３０ａと第２ソース領域３０ｂに挟まれた範囲から各ソース領域３０の下側まで伸びている。ボディ領域３２は、コンタクト領域３２ａとメインボディ領域３２ｂを有している。コンタクト領域３２ａは、メインボディ領域３２ｂよりも高いｐ型不純物濃度を有している。コンタクト領域３２ａは、第１ソース領域３０ａと第２ソース領域３０ｂに挟まれた範囲に配置されている。コンタクト領域３２ａは、上部電極７０にオーミック接触している。メインボディ領域３２ｂは、第１ソース領域３０ａ、コンタクト領域３２ａ及び第２ソース領域３０ｂの下側に配置されている。メインボディ領域３２ｂは、第１トレンチ２２ａ内のゲート絶縁膜２４に接する位置から第２トレンチ２２ｂ内のゲート絶縁膜２４に接する位置まで伸びている。メインボディ領域３２ｂは、第１高濃度領域３３ａと、第２高濃度領域３３ｂと、低濃度領域３３ｃを有している。
【００１６】
第１高濃度領域３３ａは、第１トレンチ２２ａのゲート絶縁膜２４に接する範囲に設けられている。第１高濃度領域３３ａは、第１ソース領域３０ａの下側で第１トレンチ２２ａ内のゲート絶縁膜２４に接している。第２高濃度領域３３ｂは、第２トレンチ２２ｂのゲート絶縁膜２４に接する範囲に設けられている。第２高濃度領域３３ｂは、第２ソース領域３０ｂの下側で第２トレンチ２２ｂ内のゲート絶縁膜２４に接している。第２高濃度領域３３ｂのｐ型不純物濃度は、第１高濃度領域３３ａのｐ型不純物濃度と略等しい。第１高濃度領域３３ａ及び第２高濃度領域３３ｂのｐ型不純物濃度は、特に限定されないが、例えば、２×１０１８ｃｍ−３である。低濃度領域３３ｃは、第１高濃度領域３３ａと第２高濃度領域３３ｂの間に配置されている。低濃度領域３３ｃは、第１高濃度領域３３ａによって第１トレンチ２２ａ内のゲート絶縁膜２４から分離されている。低濃度領域３３ｃは、第２高濃度領域３３ｂによって第２トレンチ２２ｂ内のゲート絶縁膜２４から分離されている。低濃度領域３３ｃは、コンタクト領域３２ａに接している。低濃度領域３３ｃは、第１ソース領域３０ａ及び第２ソース領域３０ｂに接している。低濃度領域３３ｃは、第１高濃度領域３３ａ及び第２高濃度領域３３ｂよりも低いｐ型不純物濃度を有している。低濃度領域３３ｃのｐ型不純物濃度は、特に限定されないが、例えば、２×１０１６ｃｍ−３である。また、第１高濃度領域３３ａの幅（第１トレンチ２２ａ内のゲート絶縁膜２４と低濃度領域３３ｃの間の距離）及び第２高濃度領域３３ｂの幅（第２トレンチ２２ｂ内のゲート絶縁膜２４と低濃度領域３３ｃの間の距離）は、特に限定されないが、例えば、１０ｎｍである。
【００１７】
ドリフト領域３４は、ｎ型領域である。ドリフト領域３４は、メインボディ領域３２ｂの下側に配置されている。ドリフト領域３４は、第１高濃度領域３３ａ、第２高濃度領域３３ｂ、及び、低濃度領域３３ｃに接している。ドリフト領域３４は、第１トレンチ２２ａ内のゲート絶縁膜２４に接する位置から第２トレンチ２２ｂ内のゲート絶縁膜２４に接する位置まで伸びている。ドリフト領域３４は、メインボディ領域３２ｂによってソース領域３０から分離されている。ドリフト領域３４は、第１トレンチ２２ａの底部を覆うとともに、第２トレンチ２２ｂの底部を覆っている。
【００１８】
ドレイン領域３５は、ｎ型領域である。ドレイン領域３５は、ドリフト領域３４よりも高いｎ型不純物濃度を有している。ドレイン領域３５は、ドリフト領域３４の下側に配置されている。ドレイン領域３５は、半導体基板１２の下面１２ｂに露出している。ドレイン領域３５は、下部電極７２にオーミック接触している。
【００１９】
次に、半導体装置１０の動作について説明する。半導体装置１０の使用時には、半導体装置１０と負荷（例えば、モータ）と電源が直列に接続される。半導体装置１０と負荷の直列回路に対して、電源電圧が印加される。半導体装置１０のドレイン側（下部電極７２）がソース側（上部電極７０）よりも高電位となる向きで、電源電圧が印加される。半導体装置１０をオンするときには、ゲート電極２６の電位を、ゲート閾値よりも高い電位まで上昇させる。ゲート電極２６の電位を上昇させる過程において、まず、メインボディ領域３２ｂの第１高濃度領域３３ａ及び第２高濃度領域３３ｂがｎ型に反転する。本実施例では、第１トレンチ２２ａと第２トレンチ２２ｂの間の間隔Ｗが１００ｎｍ以下となっている。すなわち、メインボディ領域３２ｂの幅が１００ｎｍ以下である。メインボディ領域３２ｂの幅が十分に狭いので、ゲート電極２６の電位をさらに上昇させると、第１高濃度領域３３ａ及び第２高濃度領域３３ｂから低濃度領域３３ｃに反転層が広がり、低濃度領域３３ｃの略全域がｎ型に反転する。これにより、第１トレンチ２２ａと第２トレンチ２２ｂの間のメインボディ領域３２ｂの全域にチャネル（すなわち、バルクチャネル）が形成される。メインボディ領域３２ｂにバルクチャネルが形成されると、バルクチャネルによってソース領域３０とドリフト領域３４が接続される。したがって、ソース領域３０からバルクチャネルを介してドリフト領域３４へ電子が流れる。これにより、半導体装置１０がオンする。半導体装置１０をオフするときには、ゲート電極２６にゲート閾値よりも低い電位を印加する。すると、メインボディ領域３２ｂに形成されていたバルクチャネルが消滅し、半導体装置１０がオフする。
【００２０】
隣接するトレンチの間隔が広い従来の半導体装置では、ボディ領域のゲート絶縁膜近傍の範囲にのみチャネルが形成される。したがって、電子はボディ領域とゲート絶縁膜の界面近傍を流れる。この際、ゲート絶縁膜とボディ領域の間の界面準位に捕捉された電荷や、ボディ領域とゲート絶縁膜の間の界面の粗さによって電子が散乱される。その結果、チャネルを流れる電子の移動度が低下し、チャネル抵抗が高くなる。
【００２１】
これに対し、本実施例では、上述したように、メインボディ領域３２ｂにバルクチャネルが形成される。バルクチャネルでは、ゲート絶縁膜２４の近傍の高濃度領域３３ａ、３３ｂだけでなく、ゲート絶縁膜２４から離れた低濃度領域３３ｃでも電子が流れる。ゲート絶縁膜２４から離れた低濃度領域３３ｃ内では、ゲート絶縁膜２４とメインボディ領域３２ｂの間の界面に起因する電子の散乱が生じない。また、ｐ型不純物濃度が低い低濃度領域３３ｃでは、固定電荷（ｐ型不純物）による電子の散乱が生じ難い。このように、低濃度領域３３ｃ内では、電子の散乱が生じ難いので、電子の移動度が高い。したがって、本実施例の半導体装置１０では、バルクチャネルが形成されることにより、低いチャネル抵抗を実現することができる。
【００２２】
なお、ゲート絶縁膜２４の近傍に位置する高濃度領域３３ａ、３３ｂでは、ゲート絶縁膜２４とメインボディ領域３２ｂの間の界面に起因する電子の散乱が生じる。また、ｐ型不純物濃度が高い高濃度領域３３ａ、３３ｂでは、固定電荷（ｐ型不純物）による電子の散乱が生じ易い。このように、高濃度領域３３ａ、３３ｂ内では、電子の散乱が生じ易いので、電子の移動度が低い。しかしながら、本実施例の半導体装置１０では、電子は、上述したように移動度が高い低濃度領域３３ｃを流れることができる。このため、半導体装置１０は、低いオン抵抗を有する。
【００２３】
また、本実施例の半導体装置１０では、ゲート絶縁膜２４に接する範囲に、第１高濃度領域３３ａ及び第２高濃度領域３３ｂが設けられている。このため、ゲート電極２６の電位を上昇させるときに、第１高濃度領域３３ａと第２高濃度領域３３ｂがｎ型に反転し難い。したがって、ゲート電極２６の電位をある程度上昇させないと、第１高濃度領域３３ａと第２高濃度領域３３ｂがｎ型に反転しない。そして、第１高濃度領域３３ａと第２高濃度領域３３ｂがｎ型に反転した後に、低濃度領域３３ｃがｎ型に反転して、バルクチャネルが形成される。このように、ゲート絶縁膜２４に接する範囲に第１高濃度領域３３ａ及び第２高濃度領域３３ｂが設けられていることで、バルクチャネルを形成するのに必要なゲート電極２６の電位が高くなる。したがって、この半導体装置１０では、従来よりもゲート閾値を高くすることができる。なお、本実施例の半導体装置１０では、第１高濃度領域３３ａ及び第２高濃度領域３３ｂのｐ型不純物濃度を適宜調整することによって、所望のゲート閾値を実現することができる。
【００２４】
図２は、第１高濃度領域３３ａ及び第２高濃度領域３３ｂの幅を変化させたときのゲート閾値についてシミュレーションした結果を示している。図２及び後述する図３においては、高濃度領域幅が０ｎｍのデータは、第１高濃度領域３３ａ及び第２高濃度領域３３ｂを有さない（すなわち、メインボディ領域３２ｂが低濃度領域３３ｃのみによって構成されている）半導体装置のシミュレーション結果を示している。図２に示すように、メインボディ領域３２ｂが高濃度領域３３ａ、３３ｂを有していると、ゲート閾値が上昇する結果となった。また、高濃度領域３３ａ、３３ｂの幅が広いほど、ゲート閾値が上昇する結果となった。
【００２５】
図３は、第１高濃度領域３３ａ及び第２高濃度領域３３ｂの幅を変化させたときの、メインボディ領域３２ｂの面積とオン抵抗の積（ＲｏｎＡ）についてシミュレーションした結果を示している。図３では、ＲｏｎＡを、高濃度領域３３ａ、３３ｂを有さない場合を基準とした相対比で表している。ＲｏｎＡが高いことは、半導体装置のオン抵抗が高いことを意味する。図３に示すように、高濃度領域幅を大きくするほどＲｏｎＡが増加する結果となった。また、高濃度領域幅を１ｎｍ程度まで狭くすれば、高濃度領域が存在しない場合と同等の低いＲｏｎＡが得られる結果となった。また、高濃度領域幅を１０ｎｍ程度としても、高濃度領域が存在しない場合と比較してオン抵抗がそれほど上昇しない結果となった。このように、ゲート絶縁膜２４とメインボディ領域３２ｂの間の界面近傍のみに高濃度領域３３ａ、３３ｂを形成することによって、ＲｏｎＡを低い値に維持することができることが分かった。
【００２６】
図２、３から明らかなように、ゲート絶縁膜２４とメインボディ領域３２ｂの間の界面近傍のみに高濃度領域３３ａ、３３ｂを設けることによって、高いゲート閾値と低いオン抵抗を実現することができる。
【００２７】
なお、本実施例のように、ＳｉＣによって構成された半導体基板１２では、ゲート絶縁膜２４とメインボディ領域３２ｂの間の界面近傍における電子の移動度が約１０〜１２０ｃｍ２／Ｖｓであるのに対し、ゲート絶縁膜２４から離れた位置での電子の移動度は約８００〜１０００ｃｍ２／Ｖｓである。したがって、ゲート絶縁膜２４近傍ではなく、ゲート絶縁膜２４から離れた位置にある低濃度領域３３ｃに主に電子を流すことで、チャネル抵抗を大幅に低減することができる。このように、本明細書に開示の技術は、ＳｉＣによって構成された半導体基板１２を用いる場合に特に有用である。
【００２８】
次に、半導体装置１０の製造方法について説明する。まず、図４に示すように、エピタキシャル成長によって、ドリフト領域３４上にｐ型の低濃度領域３３ｃを形成する。
【００２９】
次に、図５に示すように、低濃度領域３３ｃの上面を選択的にエッチングすることにより、低濃度領域３３ｃの上面に複数のトレンチ５０を形成する。各トレンチ５０は、その底面が低濃度領域３３ｃとドリフト領域３４の界面と略同じ深さとなるように形成される。すなわち、各トレンチ５０の底面にドリフト領域３４が露出する。
【００３０】
次に、図６に示すように、エピタキシャル成長によって、各トレンチ５０内にｐ型の高濃度領域３３を形成する。高濃度領域３３は、低濃度領域３３ｃよりも高いｐ型不純物濃度を有するように形成される。
【００３１】
次に、図７に示すように、高濃度領域３３と低濃度領域３３ｃの上面からｎ型とｐ型の不純物を注入することによって、ｎ型のソース領域３０と、ｐ型のコンタクト領域３２ａを形成する。
【００３２】
次に、図８に示すように、各ソース領域３０の上面を選択的にエッチングすることによって、各ソース領域３０の上面に複数のトレンチ２２を形成する。各トレンチ２２は、ソース領域３０及び高濃度領域３３を貫通してドリフト領域３４に達するように形成される。各トレンチ２２は、各トレンチ２２の両側面に接する範囲に、ソース領域３０と高濃度領域３３が残存するように形成される。ここでは、残存する高濃度領域３３の幅が、約１０ｎｍとなるようにエッチングが行われる。また、隣接する２つのトレンチ２２の間の間隔が１００ｎｍ以下となるように各トレンチ２２が形成される。
【００３３】
その後、従来公知の方法で、ゲート絶縁膜２４、ゲート電極２６、層間絶縁膜２８、上部電極７０、ドレイン領域３５及び下部電極７２を形成することによって、図１に示す半導体装置１０が完成する。
【実施例２】
【００３４】
実施例２では、半導体装置の製造方法が実施例１と異なるが、その構成については実施例１と同様である。実施例２の製造方法では、実施例１の図４に示す低濃度領域３３ｃを形成した後、図９に示すように、低濃度領域３３ｃの上面を選択的にエッチングすることにより、低濃度領域３３ｃの上面に複数のトレンチ２２を形成する。各トレンチ２２は、低濃度領域３３ｃを貫通してドリフト領域３４に達するように形成される。また、ここでは、隣接する２つのトレンチ２２の間の間隔が、１００ｎｍ以下となるように各トレンチ２２が形成される。
【００３５】
次に、図１０に示すように、各トレンチ２２の側面にｐ型不純物を注入する。ｐ型不純物の注入は、トレンチ２２の深さ方向に対してｐ型不純物の照射方向を傾斜させることで実施される。これにより、図１０に示すように、各トレンチ２２の側面に高濃度領域３３を形成する。ここでは、高濃度領域３３の幅が約１０ｎｍとなるように、ｐ型不純物のドーズ量や照射エネルギーを調整する。その後、ソース領域３０及びコンタクト領域３２ａを各種不純物のイオン注入により形成し、従来公知の方法で、ゲート絶縁膜２４、ゲート電極２６、層間絶縁膜２８、上部電極７０、ドレイン領域３５及び下部電極７２を形成することによって、半導体装置１０が完成する。
【実施例３】
【００３６】
実施例３では、半導体装置の製造方法が実施例１と異なるが、その構成については実施例１と同様である。実施例３の製造方法では、まず、図１１に示すように、ドリフト領域６０を有する半導体基板を準備する。ドリフト領域６０は、図４におけるドリフト領域３４と低濃度領域３３ｃとを合わせた厚みを有する。次いで、図１１に示すように、ドリフト領域６０の上面を選択的にエッチングすることにより、ドリフト領域６０の上面に複数のトレンチ２２を形成する。ここでは、隣接する２つのトレンチ２２の間の間隔が、１００ｎｍ以下となるように各トレンチ２２が形成される。
【００３７】
次に、図１２に示すように、各トレンチ２２の側面にｐ型不純物を注入する。ｐ型不純物の注入は、トレンチ２２の深さ方向に対してｐ型不純物の照射方向を適宜傾斜させることで実施される。これにより、図１２に示すように、各トレンチ２２の側面に接する範囲に高濃度領域３３を形成し、高濃度領域３３よりもトレンチ２２の側面から離間する範囲に低濃度領域３３ｃを形成する。隣接する２つのトレンチ２２の間の間隔は１００ｎｍ以下と狭い。したがって、この工程では、トレンチ２２の側面へのイオン注入時にｐ型不純物の注入プロファイルを調整することによって、低濃度領域３３ｃと高濃度領域３３を形成することができる。すなわち、トレンチ２２の側面に対してｐ型不純物を注入するときに、トレンチ２２の側面に接する範囲ではｐ型不純物の濃度が高くなり、トレンチ２２の側面から離間する範囲ではｐ型不純物の濃度が低くなるように、ｐ型不純物を注入する。これにより、低濃度領域３３ｃと高濃度領域３３を形成する。その後、ソース領域３０及びコンタクト領域３２ａを各種不純物のイオン注入により形成し、従来公知の方法で、ゲート絶縁膜２４、ゲート電極２６、層間絶縁膜２８、上部電極７０、ドレイン領域３５及び下部電極７２を形成することによって、半導体装置１０が完成する。
【００３８】
上述した実施例では、２つのソース領域３０の間にコンタクト領域３２ａが配置されていた。しかしながら、コンタクト領域３２ａを別の位置に形成し、第１ソース領域３０ａと第２ソース領域３０ｂが接続されていてもよい。すなわち、ソース領域３０が、半導体基板１２の上面１２ａに露出する範囲で、第１トレンチ２２ａ内のゲート絶縁膜２４に接する位置から第２トレンチ２２ｂ内のゲート絶縁膜２４に接する位置まで伸びていてもよい。このような構成であっても、上述した実施例と同様の効果を奏することができる。
【００３９】
また、上述した実施例では、ソース領域３０がゲート絶縁膜２４に接していた。しかしながら、ソース領域３０は、ゲート絶縁膜２４に接していなくてもよい。本明細書に開示の技術では、バルクチャネルを利用して電子が主に低濃度領域３３ｃを流れる。すなわち、主にゲート絶縁膜２４から離れた位置を電子が流れる。したがって、ソース領域３０がゲート絶縁膜２４に接していない場合であっても、上部電極７０からソース領域３０、バルクチャネル、ドリフト領域３４及びドレイン領域３５を経由して下部電極７２へ電子を流すことができる。
【００４０】
また、第１高濃度領域３３ａと第２高濃度領域３３ｂは、図示しない位置で接続されていてもよい。
【００４１】
また、上述した実施例では、半導体装置１０がＭＯＳＦＥＴである場合を説明した。しかしながら、半導体装置１０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。ドレイン領域３５をｐ型領域に変更することにより、ＩＧＢＴの構造を得ることができる。
【００４２】
上述した実施例の構成要素と請求項の構成要素の関係について説明する。実施例のソース領域３０は、請求項の第１半導体領域の一例である。実施例のドリフト領域３４は、請求項の第２半導体領域の一例である。
【００４３】
本明細書が開示する技術要素を以下に記載する。本明細書が開示する一例の構成では、半導体基板は、炭化珪素（ＳｉＣ）により構成されていてもよい。ＳｉＣにより構成された半導体基板では、ゲート絶縁膜との界面近傍における電子の移動度が特に低い。このため、本明細書が開示するバルクチャネル型の半導体装置は、ＳｉＣにより構成された半導体基板を用いる場合、特に有用である。
【００４４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４５】
１０：トレンチゲート型半導体装置、１２：半導体基板、１２ａ：上面、１２ｂ：下面、２２ａ：第１トレンチ、２２ｂ：第２トレンチ、２４：ゲート絶縁膜、２６：ゲート電極、２８：層間絶縁膜、３０：ソース領域、３２：ボディ領域、３２ａ：コンタクト領域、３２ｂ：メインボディ領域、３３ａ：第１高濃度領域、３３ｂ：第２高濃度領域、３３ｃ：低濃度領域、３４：ドリフト領域、３５：ドレイン領域、７０：上部電極、７２：下部電極
【図１】
2020126932.tif 000003
【図２】
2020126932.tif 000004
【図３】
2020126932.tif 000005
【図４】
2020126932.tif 000006
【図５】
2020126932.tif 000007
【図６】
2020126932.tif 000008
【図７】
2020126932.tif 000009
【図８】
2020126932.tif 000010
【図９】
2020126932.tif 000011
【図１０】
2020126932.tif 000012
【図１１】
2020126932.tif 000013
【図１２】
2020126932.tif 000014