(57)【要約】【課題】信号品質が向上した電子機器を提供することである。【解決手段】実施形態の電子機器は、第１層および第２層を有する基板を備えている。前記第１層は、第１電源パターンを有する。前記第２層は、前記第１電源パターンと電気的に接続された第２電源パターンを有する。前記基板の厚さ方向に見た場合に、前記第１電源パターンの半分以上が前記第２電源パターンと重なるか、または前記第１電源パターンの少なくとも一部が前記第２層に設けられた信号ラインと重なる。【選択図】図３
2020043172.tif 000002
【特許請求の範囲】
【請求項１】
第１層および第２層を有する基板を備え、
前記第１層は、第１電源パターンを有し、
前記第２層は、前記第１電源パターンと電気的に接続された第２電源パターンを有し、
前記基板の厚さ方向に見た場合に、前記第１電源パターンの半分以上が前記第２電源パターンと重なるか、または前記第１電源パターンの少なくとも一部が前記第２層に設けられた信号ラインと重なる、電子機器。
【請求項２】
前記第１電源パターンは、前記第１電源パターンの第１長手方向に第１長さｌ１だけ延びており、
前記第２電源パターンは、前記第２電源パターンの第２長手方向に第２長さｌ２だけ延びており、
前記第１長さｌ１および前記第２長さｌ２は、下記条件式：
【数１】
2020043172.tif 000019
【数２】
2020043172.tif 000020
を満たす（μ：前記基板の透磁率、ε：前記基板の誘電率）、請求項１に記載の電子機器。
【請求項３】
前記基板の前記厚さ方向に見た場合に、前記第１電源パターンの全体が前記第２電源パターンと重なるか、または前記第２電源パターンの全体が前記第１電源パターンと重なる、請求項１または請求項２に記載の電子機器。
【請求項４】
前記第１電源パターンは、第１長手方向に延びており、
前記第２電源パターンは、第２長手方向に延びており、
前記第１長手方向および前記第２長手方向は互いに交差する、請求項１または請求項２に記載の電子機器。
【請求項５】
電源パターンを有する基板を備え、
前記電源パターンは、前記電源パターンの長手方向と交差する方向に延びる複数のスリットを有し、
前記長手方向から前記電源パターンを見た場合に、前記電源パターンのすべての位置に前記複数のスリットの少なくとも１つが配置されている、電子機器。
【請求項６】
前記長手方向における前記電源パターンの外縁と前記複数のスリットのうち任意のスリットとの間の最大長さｌｐｓおよび前記長手方向における前記複数のスリットのうち任意の二つのスリットの間の最大長さｌｓｓは、下記条件式：
【数３】
2020043172.tif 000021
【数４】
2020043172.tif 000022
を満たす（μ：前記基板の透磁率、ε：前記基板の誘電率）、請求項５に記載の電子機器。
【請求項７】
前記複数のスリットのうち少なくとも１つが、前記電源パターンの外縁から離間して前記電源パターンの内側に設けられている、請求項５または請求項６に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電子機器に関する。
【背景技術】
【０００２】
電源パターンを有する基板を備える電子機器が知られている。ところで、電子機器は、信号品質の向上が期待されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７５３００４３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、信号品質が向上した電子機器を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の電子機器は、第１層および第２層を有する基板を備えている。前記第１層は、第１電源パターンを有する。前記第２層は、前記第１電源パターンと電気的に接続された第２電源パターンを有する。前記基板の厚さ方向に見た場合に、前記第１電源パターンの半分以上が前記第２電源パターンと重なるか、または前記第１電源パターンの少なくとも一部が前記第２層に設けられた信号ラインと重なる。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態の電子機器を示す斜視図。
【図２】図１に示された回路基板のＦ２−Ｆ２線に沿った断面図。
【図３】第１の実施形態の回路基板を示す斜視図。
【図４】第１電源パターンの第１長手長さに対する第１共振周波数の関係の一例を示す図。
【図５】第１の実施形態の回路基板の第１の変形例を示す斜視図。
【図６】第１の実施形態の回路基板の第２の変形例を示す斜視図。
【図７】第２の実施形態の回路基板を示す斜視図。
【図８】第２の実施形態の回路基板の変形例を示す斜視図。
【発明を実施するための形態】
【０００７】
以下、実施形態の電子機器を、図面を参照して説明する。なお以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。
【０００８】
（第１の実施形態）
図１から図６を参照して、第１の実施形態について説明する。図１は、第１の実施形態の電子機器１を示す斜視図である。
電子機器１は、筐体１０と、筐体１０の内部に収容された回路基板２０と、を含む。電子機器１は、例えばソリッドステートドライブ（ＳＳＤ）などであるが、これに限定されない。
【０００９】
筐体１０は、回路基板２０を収容する箱形の剛性部材である。筐体１０は、例えば薄い直方体の形状である。筐体１０は、例えばプラスチック製または金属製である。
【００１０】
回路基板２０は、例えば複数の電子部品が実装されたプリント回路基板である。回路基板２０は、リジッド基板であってもよく、フレキシブル基板であってもよい。回路基板２０は、「基板」の一例である。
【００１１】
ここで、説明の便宜上、ｘ方向、ｙ方向、およびｚ方向について定義する。ｘ方向およびｙ方向は、例えば、回路基板２０の主面に沿う方向である。ここで、「主面」とは、回路基板２０の表面の中で最も面積が広い面を意味する（例えば、回路基板２０は、互いに反対側を向く２つの主面を有する。）。ｙ方向は、ｘ方向とは交差する（例えば略直交する）方向である。ｚ方向は、ｘ方向およびｙ方向とは交差する（例えば略直交する）方向であり、例えば回路基板２０の主面の法線方向である。例えば、ｚ方向は、回路基板２０の厚さ方向である。なお、電子機器１、筐体１０、および回路基板２０の形状は、図１に示すような直方体に限定されない。
【００１２】
以下、図２および図３を参照して、回路基板２０の構成について説明する。図２は、図１に示された回路基板２０のＦ２−Ｆ２線に沿った断面図である。図３は、第１の実施形態の回路基板２０を示す斜視図である。
【００１３】
回路基板２０は、いわゆる多層基板である。回路基板２０は、第１内層２１、第２内層２２、第３内層（グランド層）２３、第１外層２４、および第２外層２５、ならびに第１絶縁層３１、第２絶縁層３２、第３絶縁層３３、および第４絶縁層３４を含む。これらの層は、回路基板２０の一方の主面から他方の主面へ、第１外層２４、第１絶縁層３１、第１内層２１、第２絶縁層３２、第２内層２２、第３絶縁層３３、グランド層２３、第４絶縁層３４、および第２外層２５の順番に積層されている。ただし、層の順番や数、種類は、上記例に限定されない。第１内層２１は、「第１層」の一例である。第２内層２２は、「第２層」の一例である。
なお、図３では、上記の各層のうち第１内層２１、第２内層２２、およびグランド層２３のみが図示されている。
【００１４】
第１内層２１には、第１電源パターン４１と、複数の第１信号ライン４３ａから成る第１信号パターン４３とが形成されている。第２内層２２には、第２電源パターン４２と、複数の第２信号ライン４４ａから成る第２信号パターン４４とが形成されている。第１電源パターン４１および第２電源パターン４２は、ビア５１により互いに電気的に接続されている。なお、図３には２つのビア５１のみが図示されているが、それ以外にも適宜ビアが形成される（図示せず）。また、第１電源パターン４１および第２電源パターン４２の少なくとも一方は、外部電源（図示せず）に接続され得る。
【００１５】
ここで、「電源パターン」とは、外部電源などから給電を受けて、回路基板の他の素子（電気部品）などに対して給電を行う導電性のパターンである。「信号パターン」とは、回路基板に設けられた各電気部品を互いに接続する複数の信号ラインから成る導電性のパターンである。
【００１６】
第１電源パターン４１は、例えばｘ方向に長い矩形であり、長手方向（例えばｘ方向）に第１長手長さｌ１だけ延びており、短手方向（例えばｙ方向）に第１短手長さｌ１’だけ延びている（図３参照）。ここで、ｌ１はｌ１’より大きい。ただし、第１電源パターン４１の形状は上記例に限定されない。
なお、「長手方向」や「短手方向」との語は、電源パターンのある方向における長さが別の方向における長さよりも大きいことを含意する。「長手長さ」とは、電源パターンの最も離れた平行な２つの縁の間の距離を意味し、「長手方向」とは、「長手長さ」に沿った方向を意味する。また、「短手長さ」とは、電源パターンの最も近い平行な２つの縁の間の距離を意味し、「短手方向」とは、「短手長さ」に沿った方向を意味する。
【００１７】
第１電源パターン４１と同様に、第２電源パターン４２も、例えばｘ方向に長い矩形であり、長手方向（例えばｘ方向）に第２長手長さｌ２だけ延びており、短手方向（例えばｙ方向）に第２短手長さｌ２’だけ延びている。ここで、ｌ２はｌ２’より大きい。ただし、第２電源パターン４２の形状は上記例に限定されない。
【００１８】
第１電源パターン４１のｘｙ平面内の面積（ｌ１×ｌ１’）と第２電源パターン４２のｘｙ平面内の面積（ｌ２×ｌ２’）は、例えば、互いに略等しい。ただし、第１電源パターン４１の面積は、第２電源パターン４２の面積と異なっていてもよい。また、第１電源パターン４１および第２電源パターン４２は、ｚ方向に見た場合に、互いに少なくとも部分的に重なるように形成されている。例えば、ｚ方向に見た場合に、第１電源パターン４１の半分以上が、第２電源パターン４２と重なっていてもよい。ここで、「半分以上」とは、ｘｙ平面上で電源パターンが形成されている領域の面積を基準としている。例えば、ｚ方向に見た場合に、第１電源パターン４１の全体が、第２電源パターン４２と重なっていてもよい。逆に、ｚ方向に見た場合に、第２電源パターン４２の全体が、第１電源パターン４１と重なっていてもよい。
【００１９】
第１信号パターン４３は、任意の形状の第１信号ライン４３ａから成る。第２信号パターン４４は、任意の形状の第２信号ライン４４ａから成る。第１信号ライン４３ａおよび第２信号ライン４４ａの配置の一例が図３に示されている。
【００２０】
第３内層（グランド層）２３は、層全体がグランドとして機能するプレーン層として設けられている。グランド層２３は、ビアを介して第１外層２４および第２外層２５に配置された各電子部品（図示せず）と電気的に接続され得る。なお、本実施形態では、電源パターンが形成された第２内層２２に隣接してグランド層２３が設けられているが、第２内層２２とグランド層２３との間に別の内層がさらに形成されてもよい。
【００２１】
なお、本実施形態では、グランド層２３はプレーン層として設けられているが、グランドパターンが層の一部のみに形成されていてもよい。この場合、当該グランドパターンは、例えば、ｚ方向に見た場合に、第１電源パターン４１および第２電源パターン４２の少なくとも一方と重なるように配置されてもよく、ｚ方向に見た場合に、第１電源パターン４１および第２電源パターン４２から離間して、任意の電源パターンと重ならないように配置されてもよい。
【００２２】
第１外層２４は、回路基板２０の主面の一方において外部に露出した表層である。第１外層２４には、任意の形状の第３信号ライン４５ａから成る第３信号パターン４５が形成される。第３信号ライン４５ａは、第１外層２４に設けられた各電子部品（図示せず）を互いに接続する。第３信号ライン４５ａは、ビアを介して第１内層２１の第１信号ライン４３ａなどと電気的に接続されてもよい。
【００２３】
第２外層２５は、第１外層２４の反対側の回路基板２０の主面において外部に露出した表層である。第２外層２５には、任意の形状の第４信号ライン４６ａから成る第４信号パターン４６が形成される。第４信号ライン４６ａは、第２外層２５に設けられた各電子部品（図示せず）を互いに接続する。第４信号ライン４６ａは、ビアを介して第２内層２２の第２信号ライン４４ａなどと電気的に接続されてもよい。
【００２４】
第１絶縁層３１、第２絶縁層３２、第３絶縁層３３、および第４絶縁層３４は、上記の各層を物理的かつ電気的に分離する。第１絶縁層３１は、第１外層２４と第１内層２１との間に位置する。第２絶縁層３２は、第１内層２１と第２内層２２との間に位置する。第３絶縁層３３は、第２内層２２とグランド層２３との間に位置する。第４絶縁層３４は、グランド層２３と第２外層２５との間に位置する。これらの絶縁層は、例えばＦＲ−４（Ｆｌａｍｅ  Ｒｅｔａｒｄａｎｔ  Ｔｙｐｅ  ４）グレードのガラス布基材エポキシ樹脂から成るものであってよいが、これに限定されない。
【００２５】
なお、図３には、第１外層２４、第２外層２５、第１絶縁層３１、第２絶縁層３２、第３絶縁層３３、および第４絶縁層３４は図示されていない。
【００２６】
次に、第１電源パターン４１および第２電源パターン４２の寸法について詳述する。
上記のとおり、第１電源パターン４１は、第１長手長さｌ１および第１短手長さｌ１’を有する。また、第２電源パターン４２は、第２長手長さｌ２および第２短手長さｌ２’を有する。
【００２７】
一般に、回路基板の電源パターンが短辺の長さがａ、長辺の長さがｂの長方形の形状を有する場合（ａ＜ｂ）、電源パターンに起因する共振現象によりシステムの信号周波数への干渉が起こり、回路基板の信号系に対して、下記の数式で表される共振周波数ｆｍｎを有するノイズがもたらされ得る。
【数１】
2020043172.tif 000003
ここで、μは回路基板の透磁率、εは回路基板の誘電率、ｃ０は真空の光速、μｒは回路基板の比透磁率、εｒは回路基板の比誘電率、ｍおよびｎは０以上の整数である。
【００２８】
ｆｍｎを小さい値から並べると、ｍ＝ｎ＝０の場合、ｆｍｎ＝ｆ００＝０である。次に、ｍ＝０、ｎ＝１の場合、ｆｍｎは次のようになる。
【数２】
2020043172.tif 000004
また、ｍ＝１、ｎ＝０の場合、ｆｍｎは次のようになる。
【数３】
2020043172.tif 000005
ここで、ａ＜ｂより１／ａ＞１／ｂであるので、ｆ０１＜ｆ１０である。また、ｍ≧１、ｎ≧１の場合のｆｍｎの値は、ｆ０１およびｆ１０より大きい。従って、ｆ００を除く最小のｆｍｎはｆ０１である（以下では、ｆ００は考慮せず、ｆ０１を最小のｆｍｎという。）。
【００２９】
本実施形態では、第１電源パターン４１の第１長手長さｌ１および第１短手長さｌ１’が、それぞれ上記ｂおよびａに対応している。従って、第１電源パターン４１の最小の共振周波数ｆｍｎ＝ｆ０１に相当する第１共振周波数ｆ１は、第１長手長さｌ１を用いて下記のように表される。
【数４】
2020043172.tif 000006
【００３０】
また、第２電源パターン４２の第２長手長さｌ２および第２短手長さｌ２’が、それぞれ上記ｂおよびａに対応している。従って、第２電源パターン４２の最小の共振周波数ｆｍｎ＝ｆ０１に相当する第２共振周波数ｆ２は、第２長手長さｌ２を用いて下記のように表される。
【数５】
2020043172.tif 000007
【００３１】
本実施形態では、第１電源パターン４１の第１長手長さｌ１は、ｆ１＞１ＧＨｚとなるように選択される。また、第２電源パターン４２の第２長手長さｌ２は、ｆ２＞１ＧＨｚとなるように選択される。従って、第１長手長さｌ１および第２長手長さｌ２は、それぞれ下記条件式を満たす。
【数６】
2020043172.tif 000008
【数７】
2020043172.tif 000009
【００３２】
これらの条件式は、以下のように書き換えることもできる。
【数８】
2020043172.tif 000010
【００３３】
このような条件を満たす電源パターンの寸法について、第１電源パターン４１を例にとり、図４を参照して具体的に説明する。
図４は、第１電源パターン４１の第１長手長さｌ１に対する第１共振周波数ｆ１の関係の一例を示す。
ここでは、ＦＲ−４基板が用いられている例を考え、簡単に基板の比透磁率μｒ＝１、基板の比誘電率εｒ＝４．３として計算した。この場合、第１共振周波数ｆ１と第１長手長さｌ１との関係は、以下のようになる。
【数９】
2020043172.tif 000011
【００３４】
上記より、ｌ１＝７２ｍｍの場合にｆ１＝１ＧＨｚ（＝１×１０９／ｓ）となる。従って、この例では、ｆ１＞１ＧＨｚを満たすためには、第１長手長さｌ１は、ｌ１＜７２ｍｍを満たさなければならない。逆に、ｌ１＜７２ｍｍであれば、第１電源パターン４１の最小の共振周波数ｆ１は１ＧＨｚより大きい。
【００３５】
同様に、ｆ２＞１ＧＨｚを満たすためには、第２長手長さｌ２は、ｌ２＜７２ｍｍを満たさなければならない。逆に、ｌ２＜７２ｍｍであれば、第２電源パターン４２の最小の共振周波数ｆ２は１ＧＨｚより大きい。
【００３６】
従って、この例では、第１電源パターン４１の第１長手長さｌ１は、ｆ１＞１ＧＨｚとなるように、７２ｍｍより小さい長さが選択される。また、第２電源パターン４２の第２長手長さｌ２は、ｆ２＞１ＧＨｚとなるように、７２ｍｍより小さい長さが選択される。
【００３７】
回路基板２０を構成する材料が上記例と異なる場合には、回路基板２０の透磁率および誘電率が異なるので、第１長手長さｌ１および第２長手長さｌ２の許容範囲も上記例とは異なる。そのような場合でも、第１長手長さｌ１および第２長手長さｌ２は、上記例と同様に、上記数式６および数式７を満たすように選択される。
【００３８】
次に、図５および図６を参照して、本実施形態の変形例について説明する。
【００３９】
図５は、第１の実施形態の回路基板の第１の変形例を示す斜視図である。
図５に示す第１の変形例は、第１電源パターン４１がｙ方向に延びている点で、図１から図３を参照して説明した上記例と異なる。なお、以下に説明する以外の構成は、上記例と同様である。
【００４０】
第１の変形例では、図５に示すように、第１電源パターン４１は、ｙ方向に延びた矩形であり、長手方向（ｙ方向）に第１長手長さｌ１だけ延びており、短手方向（ｘ方向）に第１短手長さｌ１’だけ延びている（ｌ１＞ｌ１’）。第２電源パターン４２は、例えばｘ方向に長い矩形であり、長手方向（ｘ方向）に第２長手長さｌ２だけ延びており、短手方向（ｙ方向）に第２短手長さｌ２’だけ延びている（ｌ２＞ｌ２’）。すなわち、第１電源パターン４１の長手方向（ｙ方向）と第２電源パターン４２の長手方向（ｘ方向）とが互いに交差している（例えば、互いに略直交している）。
【００４１】
ｚ方向に見た場合に、第１電源パターン４１および第２電源パターン４２は、それぞれの一端で部分的に重なっている。この重なり部分には、第１電源パターン４１と第２電源パターン４２とを電気的に接続するビア５１が形成されている。また、第１電源パターン４１のうち第２電源パターン４２と重なっていない他端では、第１電源パターン４１の一部が、第２内層２２の第２信号パターン４４の第２信号ライン４４ａと重なっている。
【００４２】
図６は、第１の実施形態の回路基板の第２の変形例を示す斜視図である。図６に示す第２の変形例は、ｚ方向に見た場合に、第１電源パターン４１の位置と第２電源パターン４２の位置とがｘ方向にずれている点で、図１から図３を参照して説明した上記例と異なる。なお、以下に説明する以外の構成は、上記例と同様である。
【００４３】
第２の変形例では、図６に示すように、第１電源パターン４１は、図３に示した第１電源パターン４１と比較すると、第２電源パターン４２に対してｘ方向にずれて配置されている。
【００４４】
ｚ方向に見た場合に、第１電源パターン４１および第２電源パターン４２は、それぞれの一端で部分的に重なっている。この重なり部分には、第１電源パターン４１と第２電源パターン４２とを電気的に接続するビア５１が形成されている。
【００４５】
第１電源パターン４１のうち第２電源パターン４２と重なっていない他端では、第１電源パターン４１の一部が、第２内層２２の第２信号パターン４４の第２信号ライン４４ａと重なっている。同様に、第２電源パターン４２のうち第１電源パターン４１と重なっていない他端では、第２電源パターン４２の一部が、第１内層２１の第１信号パターン４３の第１信号ライン４３ａと重なっている。
【００４６】
以上のような構成によれば、電源品質（パワーインテグリティ）および信号品質（シグナルインテグリティ）の少なくとも一方（例えば両方）が向上した電子機器を提供することができる。
【００４７】
例えば、本実施形態の電子機器１は、第１内層２１および第２内層２２を有する回路基板２０を備え、回路基板２０の電源パターンは、複数の電源パターン（ここでは、第１内層２１の第１電源パターン４１および第２内層２２の第２電源パターン４２）に分割されている。
一般に、電源パターンに起因する基板共振が発生すると、システムの信号周波数への干渉により、回路基板の信号系に対してノイズがもたらされ得る。しかしながら、本実施形態では、電源パターンが小さなサイズに分割されることにより、基板共振の共振周波数が大きくなる。このように共振周波数が大きい場合、基板共振に起因するノイズの減衰が早いので、信号に対する悪影響が小さくなることが多い。このため、電源パターンの分割により、信号品質が向上し得る。
【００４８】
一方、電源パターンの寸法を小さくすることにより電源パターンの面積が減少すると、インピーダンスが増加し、電源の電圧にノイズが生じるなど電源品質が劣化する場合がある。
しかしながら、本実施形態の電子機器１は、分割された複数の電源パターンを有する回路基板２０を備えるので、電源パターンが分割されずに長く延びる回路基板と比較して、電源パターンの面積を全体として同程度に保ちながら、共振周波数を大きくするために電源パターンの長さを短くすることが可能である。電源パターンの面積の減少が抑制されることにより、インピーダンスの増加が抑制され得るので、電源品質が向上し得る。
【００４９】
このように、本実施形態では、電源パターンを複数に分割することにより、電子機器の回路基板において、電源品質および信号品質の少なくとも一方（例えば両方）の向上を図ることが可能である。
【００５０】
上記のような基板共振の影響を抑制するために、電源パターンと電気的に接続されたコンデンサ（バイパスコンデンサとも呼ばれる。）が回路基板の表層などに設けられることもある。しかしながら、その場合、別途のコンデンサおよび当該コンデンサを配置する領域が必要となる。本実施形態によれば、このようなコンデンサやコンデンサ用の領域を必要とすることなく、領域の増加を最小限に抑えながら電源品質および信号品質の向上を図ることができる。これにより、作業工数やコストを低減するとともにコンデンサなどの部品を調達する手間を軽減することができる。また、電子部品や信号ラインなどの配置の自由度が向上し得る。
【００５１】
本実施形態では、第１電源パターン４１は、第１電源パターン４１の第１長手方向に第１長さｌ１だけ延びており、第２電源パターン４２は、第２電源パターン４２の第２長手方向に第２長さｌ２だけ延びており、第１長さｌ１および第２長さｌ２は、下記条件式：
【数１０】
2020043172.tif 000012
【数１１】
2020043172.tif 000013
を満たす（μ：回路基板２０の透磁率、ε：回路基板２０の誘電率）。
このような構成によれば、回路基板２０全体として、電源パターンの最小の共振周波数が１ＧＨｚより大きいので、１ＧＨｚ以下の周波数において電源パターンに起因する共振現象を抑制することが可能である。
【００５２】
共振周波数が１ＧＨｚ以下の場合、共振周波数が１ＧＨｚより大きい場合に比べて、電源パターンの共振に起因する電源のノイズが信号系に対して大きな影響を及ぼすことが多い。逆に、共振周波数が１ＧＨｚより大きい場合、基板共振に起因する電源のノイズは特に減衰しやすいので、信号系に対する悪影響が小さいことが多い。本実施形態では、電源パターンの共振周波数が１ＧＨｚより大きくなるように電源パターンの寸法が選択されることにより、基板共振の信号系に対する影響が特に抑制され得るので、信号品質がさらに向上し得る。
【００５３】
上記の基板共振以外にも、電源パターンとグランド層との共振により、特定の共振周波数を有する電磁波が放射され得る。その結果、この電磁波が別の電子機器の動作に影響を及ぼすことがある。また逆に、回路基板の共振周波数と同じ周波数の外部電磁波が存在する場合に、この外部電磁波により回路基板が影響を受けることもある。
【００５４】
本実施形態によれば、このような干渉が生じやすい共振周波数を避けるように電源パターンの長さを選択することも可能である。例えば、無線通信用の周波数帯（例えば２．４ＧＨｚ帯）との干渉を避けるために、基板の共振周波数が当該周波数帯に含まれないように電源パターンの長さを選択することが可能である。このように電磁放射の周波数を必要に応じて移動させることにより、電磁波の干渉による影響を抑制することができる。
【００５５】
上記例では電源パターンが２つに分割されているが、電源パターンが３つ以上に分割されてもよい。例えば、第１電源パターンが第１内層に形成され、第２電源パターンが第２内層に形成され、第３電源パターンが第３内層に形成され、これらがビアを介して互いに電気的に接続されてもよい。
【００５６】
上記例では、第１内層２１および第２内層２２は、第２絶縁層３２を挟んで互いに隣り合うように配置されているが、第１内層２１と第２内層２２との間にさらに別の層が介在してもよい。例えば、第１内層２１と第２内層２２との間にグランド層２３が配置されていてもよい。
【００５７】
（第２の実施形態）
次に、図７および図８を参照して、第２の実施形態について説明する。第２の実施形態では、電源パターンが複数の層に分かれておらず、代わりに電源パターンにスリットが形成されている点で、第１の実施形態とは異なる。なお、以下に説明する以外の構成は、第１の実施形態と同様である。
【００５８】
図７は、第２の実施形態の回路基板２０を示す斜視図である。
回路基板２０は、第１の実施形態における第１内層２１および第２内層２２の代わりに、電源パターンが形成された１つの第１内層６１を含む。図７では、第１内層６１および第２内層（グランド層）６２のみが図示されており、外層や絶縁層は省略されている。
【００５９】
第１内層６１には、電源パターン７１と、信号ライン７２ａから成る信号パターン７２とが形成されている。
電源パターン７１は、例えばｘ方向に長い矩形である。ただし、電源パターン７１の形状は上記例に限定されない。
電源パターン７１は、外部電源（図示せず）に接続されている。
【００６０】
電源パターン７１には、第１スリット８１および第２スリット８２が形成されている。言い換えると、第１スリット８１および第２スリット８２の位置には、電源パターンが形成されていない。第１スリット８１および第２スリット８２は、電源パターン７１の長手方向（例えばｘ方向）と交差する方向（例えば略直交する方向）に延びている。ただし、電源パターン７１は、第１スリット８１および第２スリット８２によって完全には分断されない。すなわち、第１スリット８１および第２スリット８２のいずれも、電源パターン７１の一端から他端まで電源パターン７１を横断しない。第１スリット８１は、電源パターン７１の短手方向の一端から電源パターン７１の短手方向の中央部を越えて延びている。第２スリット８２は、電源パターン７１の短手方向の他端から電源パターン７１の短手方向の中央部を越えて延びている。ただし、第１スリット８１および第２スリット８２の一方は、短手方向の中央部を越えて延びていなくてもよい。
【００６１】
電源パターン７１の長手方向（ｘ方向）から電源パターン７１を見た場合に、電源パターン７１のどの位置にも第１スリット８１および第２スリット８２の少なくとも一方が配置されている。言い換えると、電源パターン７１の長手方向の一端から他端まで長手方向に平行な直線を引いた場合、この直線は、第１スリット８１および第２スリット８２の少なくとも一方と交差する。
【００６２】
信号パターン７２は、任意の形状の信号ライン７２ａから成る。信号ライン７２ａの配置の一例が図７に示されている。
【００６３】
次に、電源パターン７１における第１スリット８１および第２スリット８２の配置について詳述する。
図７の長さｌｐｓは、電源パターン７１の長手方向における電源パターン７１の外縁と第１スリット８１または第２スリット８２との間の最大長さを示す（以下、「パターン外縁−スリット間の最大長さｌｐｓ」という。）。ここでは、電源パターン７１の長手方向の一端（図７では左端）と第２スリット８２との間の長手方向長さが、パターン外縁−スリット間の最大長さｌｐｓである。
また、図７の長さｌｓｓは、電源パターン７１の長手方向におけるスリット間の（ここでは、第１スリット８１と第２スリット８２との間の）最大長さを示す（以下、「スリット−スリット間の最大長さｌｓｓ」という。）。ここでは、第１スリット８１および第２スリット８２は電源パターン７１の長手方向に対して略直交しているので、第１スリット８１と第２スリット８２との間の長手方向長さはすべて一定であり、これがスリット−スリット間の最大長さｌｓｓである。
【００６４】
スリットを有する電源パターン７１は、パターン外縁−スリット間の最大長さｌｐｓおよびスリット−スリット間の最大長さｌｓｓに対応する共振周波数で共振を生じ得る。第１の実施形態に関して説明したように、これらの長さｌｐｓおよびｌｓｓに対応する共振周波数ｆｐｓおよびｆｓｓは下記のように表され、かつ第１の実施形態と同様に下記条件式を満たす。
【数１２】
2020043172.tif 000014
【数１３】
2020043172.tif 000015
【００６５】
第１の実施形態と同様の式変形により、上記条件式を満たすためのｌｐｓおよびｌｓｓの条件は下記のように表される。
【数１４】
2020043172.tif 000016
【００６６】
次に、図８を参照して、第２の実施形態の変形例について説明する。
【００６７】
図８は、第２の実施形態の回路基板２０の変形例を示す斜視図である。
図８に示す変形例は、電源パターン７１に形成されたスリットの数が３つである点で、図７を参照して説明した上記例と異なる。なお、以下に説明する以外の構成は、上記例と同様である。
【００６８】
図８では、電源パターン７１には、第１スリット８１、第２スリット８２、および第３スリット８３が形成されている。第１スリット８１は、電源パターン７１の短手方向の一端から電源パターン７１の短手方向の中央部に向かって延びている。第２スリット８２は、電源パターン７１の短手方向の他端から電源パターン７１の短手方向の中央部に向かって延びている。第３スリット８３は、長手方向において第１スリット８１と第２スリット８２との間に（例えば、電源パターン７１の長手方向の中央部の近傍に）位置し、電源パターン７１の外縁から離間して、電源パターン７１の短手方向の中央部の近傍を中心として延びている。
ただし、これらのスリットの配置は上記例に限定されない。例えば、第３スリット８３も電源パターン７１の短手方向のいずれかの端から延びていてもよい。また、例えば、第３スリット８３が電源パターン７１の短手方向の一端から電源パターン７１の短手方向の中央部に向かって延び、代わりに第１スリット８１または第２スリット８２が電源パターン７１の外縁から離間して、短手方向の中央部の近傍を中心として延びていてもよい。
【００６９】
図８では、パターン外縁−スリット間の最大長さｌｐｓは、電源パターン７１の長手方向の一端（図８では左端）と第２スリット８２との間の長手方向長さである。スリット−スリット間の最大長さｌｓｓは、第３スリット８３と第２スリット８２との間の長手方向長さである。
【００７０】
図７の例と同様に、パターン外縁−スリット間の最大長さｌｐｓおよびスリット−スリット間の最大長さｌｓｓは、数式１２から数式１４を満たす。
【００７１】
本実施形態では、回路基板２０の電源パターン７１が、電源パターン７１の長手方向と交差する方向に延びる複数のスリットを有し、長手方向から電源パターン７１を見た場合に、電源パターン７１のすべての位置に複数のスリットの少なくともいずれかが配置されている。
このような構成によれば、電源パターンにスリットを形成することにより、電源パターンの共振周波数を大きくすることができる。これにより、第１の実施形態と同様に、信号品質が向上し得る。
【００７２】
また、本実施形態では、同じ大きさの電源パターンを有する回路基板と比較して、電源パターンの面積を全体として同程度に保ちながら、スリットの形成により共振周波数を大きくすることが可能である。電源パターンの面積の減少が抑制されることにより、インピーダンスの増加が抑制され得るので、電源品質が向上し得る。
【００７３】
このように、本実施形態では、電源パターンに複数のスリットを形成することにより、電子機器の回路基板において、電源品質および信号品質の少なくとも一方（例えば両方）の向上を図ることが可能である。また、第１の実施形態と比較すると、２層にわたって電源パターンを設ける必要がないので、電源パターンが形成される層が１層省略され得る。これにより、製造コストが軽減され得る。
【００７４】
本実施形態では、長手方向における電源パターン７１の外縁と複数のスリットのうち任意のスリットとの間の最大長さｌｐｓおよび長手方向における複数のスリットのうち任意の二つのスリットの間の最大長さｌｓｓは、下記条件式：
【数１５】
2020043172.tif 000017
【数１６】
2020043172.tif 000018
を満たす（μ：回路基板２０の透磁率、ε：回路基板２０の誘電率）。
このような構成によれば、電源パターンの共振周波数が１ＧＨｚより大きくなるように電源パターンの寸法が選択されることにより、基板共振の信号系に対する影響が特に抑制され得るので、信号品質がさらに向上し得る。
【００７５】
本実施形態では、複数のスリットのうち少なくとも１つが、電源パターン７１の外縁から離間して電源パターン７１の内側に設けられている。
このような構成によれば、すべてのスリットが電源パターンの短手方向の一端から延びている場合に比べて、電源パターンを流れる電流がスリット位置において通過する部分を増やすことができる。これにより、スリット位置を電流が通過することにより電源パターンが損傷する可能性を低減し、ひいては、流すことのできる電流量を増加させることが可能である。
【００７６】
上記例では、電源パターン７１に２つまたは３つのスリットが形成されているが、４つ以上のスリットが形成されてもよい。スリットの数が増加すると、スリットが少ない場合に比べて各スリットの長さを短くすることができるので、電源パターンのスリット位置におけるスリットが形成されていない部分の幅を相対的に増加させることができる。これにより、スリット位置を電流が通過することにより電源パターンが損傷する可能性を低減し、ひいては、流すことのできる電流量を増加させることが可能である。
【００７７】
上記例では、回路基板２０は多層構造であるが、第１内層６１のみを有する単層構造であってもよい。この場合、グランドパターンも第１内層６１に形成され得る。
【００７８】
以下、第１の実施形態および第２の実施形態に共通する変形例について説明する。
【００７９】
上記例では、電源パターンの長手方向はｘ方向またはｙ方向に対して略平行であるが、ｘ方向およびｙ方向に対して傾いた方向であってもよい。例えば、第１の実施形態において、第１電源パターン４１の長手方向がｘ方向に対して略平行で、第２電源パターン４２の長手方向がｘ方向に対して４５度の角度をなす方向であってもよい。
【００８０】
上記例では、電源パターンが形成される層が回路基板２０の内部の層として設けられているが、回路基板２０の外部に露出する表層として設けられてもよい。
【００８１】
上記例では、第１外層２４および第２外層２５は、回路基板２０の外部に露出する表層として形成されているが、第１外層２４および第２外層２５の少なくとも一部がシールド層やバリア層などでカバーされていてもよい。
【００８２】
上記例では、基板の全層を貫通しないビアを介して層間の電気的接続が行われているが、基板の全層を貫通するビアが利用されてもよい。
【００８３】
第１の実施形態および第２の実施形態を分けて説明したが、両実施形態が組み合わされてもよい。例えば、第１の実施形態における第２電源パターン４２に第２の実施形態のようなスリットが形成されてもよい。この場合、第２電源パターン４２は、第１の実施形態よりも電源パターン全体の長手方向長さが長くなってもよい。
【００８４】
以上説明した少なくとも１つの実施形態によれば、電源パターンの分割またはスリットの形成によって当該電源パターンにおける長手方向の寸法を調整することにより、信号品質が向上した電子機器を提供することができる。
【００８５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００８６】
１…電子機器、２０…回路基板（基板）、２１…第１内層（第１層）、２２…第２内層（第２層）、４１…第１電源パターン、４２…第２電源パターン、４３…第１信号パターン、４３ａ…第１信号ライン、４４…第２信号パターン、４４ａ…第２信号ライン、６１…第１内層、７１…電源パターン、７２…信号パターン、７２ａ…信号ライン、８１…第１スリット、８２…第２スリット、８３…第３スリット。
【図１】
2020043172.tif 000023
【図２】
2020043172.tif 000024
【図３】
2020043172.tif 000025
【図４】
2020043172.tif 000026
【図５】
2020043172.tif 000027
【図６】
2020043172.tif 000028
【図７】
2020043172.tif 000029
【図８】
2020043172.tif 000030