(57)【要約】【課題】アナログ値の情報を安定的、かつ高精度に記憶できる低消費電力の半導体装置を低コストで提供する。【解決手段】半導体装置は、電源部、センサ部、および記憶素子部を有する。センサ部はアナログ値の情報を取得する。また、記憶素子部がアナログ値の情報を記憶する。記憶素子部が有するトランジスタのチャネル形成領域が、酸化物半導体膜に形成される。また、半導体装置内にアナログデジタル変換回路を設けず、アナログ値の情報の測定機能と記憶機能を実装する構成とする。【選択図】図１
2020077859.tif 000002
【特許請求の範囲】
【請求項１】
カプセル内に設けられた半導体装置と、
前記カプセルと前記半導体装置との間に設けられた充填剤と、を有し、
前記半導体装置は、
電源部と、センサ部と、記憶素子部と、を有し、
前記電源部は、前記センサ部と、前記記憶素子部に電気的に接続し、
前記センサ部は、前記記憶素子部に電気的に接続し、
前記センサ部は、アナログ値の情報を取得するセンサを有する検査装置。
【請求項２】
請求項１において、
前記半導体装置の電極は、前記カプセルの外側に露出した領域を有する検査装置。
【請求項３】
請求項１または２において、
前記カプセルは、保護層でコーティングされている検査装置。
【請求項４】
請求項３において、
前記保護層は、ダイヤモンドライクカーボン（ＤＬＣ）、窒化珪素、酸化珪素、酸窒化珪素、又は窒化炭素を含んでいる検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、センサが取得した情報を、アナログ値で記憶する半導体装置に関す
る。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発
明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション
・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発
明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置
、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【背景技術】
【０００３】
近年、民生用機器や産業用機器においてセンサを利用する機会が増えている。特にウェ
アラブル機器や医療向けの用途などにも応用のできるアナログセンサが注目を浴びている
。アナログセンサは、温度、圧力、加速度等の情報を取得することが可能である。また、
アナログセンサは、インピーダンス、リアクタンス、電圧、または電流の変化などの情報
をアナログ値で出力することが可能である。
【０００４】
アナログ値は、実際に取得された情報をそのまま保持するため、アナログ値を量子化し
て得られるデジタル値に比べて誤差が少ないという長所がある。そのため、アナログセン
サにより得られたアナログ値の情報を記憶し、統計解析することにより、外界の情報や、
生体や物品の情報などを総合的かつ高正確に取得することができる。
【０００５】
このような背景において、アナログセンサを有する半導体装置の開発が進められている
。
【０００６】
その一例として、特許文献１においては、アナログセンサを用い、外界の情報を取得す
る装置が考えられている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−１２８３８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
アナログ値の情報の精度は、情報を記憶する記憶素子などの状態に大きく依存する。例
えば、記憶素子においてリーク電流が発生することより、情報が劣化する。また、外部環
境から加わる熱やノイズなどの影響を受け、情報が元の状態から変化してしまうことがあ
る。
【０００９】
また、アナログセンサの利用機会が増えることにより、複数のアナログセンサを設置す
る場合や、アナログセンサを使い捨てにする用途が想定される。
【００１０】
また、半導体装置の低消費電力化を行い、高信頼性を確保することは、半導体装置の商
品化を実現する上で重要である。
【００１１】
そこで、本発明の一態様は、アナログ値の情報を安定的、かつ高精度に記憶する半導体
装置を提供することを課題の一とする。
【００１２】
また、本発明の一態様は、半導体装置を低コストで提供することを課題の一とする。
【００１３】
また、本発明の一態様は、半導体装置の消費電力を低減することを課題の一とする。ま
たは、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。
【００１４】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は
、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目
で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した記載、および他の課題のうち、少なくとも一つ
の課題を解決するものである。
【課題を解決するための手段】
【００１５】
本発明の一態様に係る半導体装置は、電源部、センサ部、および記憶素子部を有する。
電源部はセンサ部および記憶素子部に接続される。センサ部はアナログ値の情報を取得す
る。また、記憶素子部は、センサ部に接続されており、センサ部で取得した情報を記憶す
る。具体的には、記憶素子部に設けられるトランジスタのゲートの電位を制御することで
スイッチング動作を行い、アナログ値の情報を記憶させる。
【００１６】
また、本発明の一態様では、半導体装置は、第１の層、および第２の層を有し、第２の層
は、第１の層の上部に積層されている。第１の層は、上記トランジスタを有し、第２の層
は、上記センサ部を有する構成とする。
【００１７】
また、本発明の一態様では、上記記憶素子部には、容量素子が設けられている。
【００１８】
また、本発明の一態様では、上記第１の層に上記容量素子が設けられている。
【００１９】
また、本発明の一態様では、上記電源部は、太陽電池が設けられている。
【００２０】
また、本発明の一態様では、上記トランジスタのチャネル形成領域は、酸化物半導体膜
で形成される。
【００２１】
また、本発明の一態様では、半導体装置内にアナログデジタル変換回路を設けず、半導
体装置にアナログ値の情報の測定機能と記憶機能を実装する構成とする。なお、記憶した
情報の読み出しは半導体装置を回収後に、半導体装置の外部に設けられた外部回路により
行うものとする。
【発明の効果】
【００２２】
本発明の一態様は、アナログ値の情報を安定的、かつ高精度に記憶する半導体装置を提
供することができる。
【００２３】
または、本発明の一態様は、半導体装置を低コストで提供することができる。
【００２４】
また、本発明の一態様は、消費電力を低減した半導体装置を提供することができる。ま
た、本発明の一態様は、新規な半導体装置を提供することができる。
【００２５】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は
、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目
で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した効果、および他の効果のうち、少なくとも一つ
の効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効
果を有さない場合もある。
【図面の簡単な説明】
【００２６】
【図１】本発明の一態様の半導体装置のブロック図。
【図２】本発明の一態様の半導体装置のブロック図。
【図３】本発明の一態様の半導体装置のブロック図。
【図４】本発明の一態様のメモリセルおよびメモリセルアレイの回路図。
【図５】本発明の一態様の半導体装置の断面図。
【図６】本発明の一態様の半導体装置の断面図。
【図７】本発明の一態様の半導体装置の構成例を示す図。
【図８】本発明の一態様の半導体装置の構成例および応用例を示す図。
【図９】本発明の一態様の半導体装置の構成例を示す図。
【図１０】本発明の一態様の半導体装置の応用例を示す図。
【発明を実施するための形態】
【００２７】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなく、その
形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本
発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。なお、以下に
説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異
なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２８】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
【００２９】
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものである。従って、構成要素の数を限定するものではない。
また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の
一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲
において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等
の実施の形態の一において「第１」に言及された構成要素は、他の実施の形態、あるいは
特許請求の範囲において序数詞を省略して言及することもありうる。
【００３０】
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
【００３１】
また、本明細書において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル形成領域を有しており、ドレインとチャネル形成領域とソースとを介して電流を
流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流
が主として流れる領域をいう。
【００３２】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
【００３３】
また、本明細書において、「膜」という用語と、「層」という用語とは、場合によって
は、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」と
いう用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば
、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３４】
また、本明細書において、ＸとＹとが接続されている、と明示的に記載する場合は、Ｘ
とＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、Ｘ
とＹとが直接接続されている場合とを含むものとする。ここで、Ｘ、Ｙは、対象物（例え
ば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがっ
て、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または
文章に示された接続関係以外のものも含むものとする。
【００３５】
また、電気的に接続されているとは、電流、電圧または電位が、供給可能、或いは伝送
可能な状態にすることができるような回路構成になっていることを含む。よって、２つの
構成要素が接続しているとは、それらが直接接続している回路構成に限定されるものでは
なく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、
ダイオード、トランジスタなどの素子を介して、それらが電気的に接続している回路構成
も、その範疇に含む。
【００３６】
また、本明細書等において回路図上は独立している構成要素どうしが接続されている場
合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜
が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、こ
のような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含
める。
【００３７】
（実施の形態１）
本実施の形態では、半導体装置の一例について説明する。具体的には、電源部を電力供
給源とし、センサ部でアナログ値の情報を取得し、記憶素子部で当該情報を記憶する半導
体装置の一例について図１を参照して説明する。
【００３８】
図１は、半導体装置１００の一例を示すブロック図である。図１は、電源部１０１、セ
ンサ部１０２、および記憶素子部１０３を有する半導体装置１００を示している。
【００３９】
電源部１０１は、センサ部１０２および記憶素子部１０３に接続される。また、電源部
１０１は、センサ部１０２および記憶素子部１０３に電力を供給することができる。具体
的には、電源部１０１は、キャパシタまたは二次電池などの蓄電装置、一次電池などを有
する。二次電池として、例えば、鉛蓄電池、ニッケルカドミウム電池、ニッケル水素電池
、リチウムイオン電池等を用いることができる。キャパシタとして、例えば、電気二重層
キャパシタや、一対の電極のいずれか一方が電気二重層を構成し、他方が酸化還元反応を
使用したハイブリッドキャパシタを用いることができる。ハイブリッドキャパシタには、
例えば、正極が電気二重層を構成し、負極がリチウムイオン二次電池を構成している、リ
チウムイオンキャパシタが含まれる。
【００４０】
また、電源部１０１が二次電池を有する場合は、単結晶シリコンやアモルファスシリコ
ンを用いた太陽電池や色素増感太陽電池などのように光起電力効果を有する装置を設けて
もよい。また、荷重又は運動により生じるエネルギーを圧電効果により電気信号に変換す
る圧電素子を設けてもよい。
【００４１】
また、電源部１０１が有する一次電池または二次電池は、可撓性を有することで湾曲又
は屈曲する構成としても良い。可撓性を有することにより、耐久性の高い半導体装置を構
成することができる。
【００４２】
また、電源部１０１は、ＤＣ−ＤＣコンバータ、昇圧回路、降圧回路などの回路を有し
ていてもよい。つまり、電源部１０１は、複数の電位を生成する機能を有していてもよい
。よって、電源部１０１は、電源回路としての機能を有することもできる。
【００４３】
また、電源部１０１は、無線によって、電力を受け取ることができる機能を有していて
もよい。つまり、磁界、電界、電磁界などを利用して、外部から電力が供給され、電源部
１０１が充電されるような構成となっていてもよい。したがって、電源部１０１は、整流
回路や平滑回路などを有していてもよい。
【００４４】
なお、電源部１０１は、例えば、他の機能を有する場合や、一部の機能を有していない
場合がある。そのため、電源部１０１を、単に、回路と呼ぶ場合や、第１の回路、第２の
回路などと呼ぶ場合もある。
【００４５】
センサ部１０２は、電力が供給されると動作を開始する。また、センサ部１０２は、半
導体装置１００の外部環境の情報を検知し、アナログ値の物理量や化学量を測定する。
【００４６】
センサ部１０２は、センサ素子を有する。また、センサ部１０２は、センサ素子を制御
するセンサ回路を有していてもよい。センサ素子としては抵抗素子、容量結合素子、誘導
結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダ
イオード、静電容量型素子、圧電素子などの素子を使用することができる。なお、センサ
素子は複数設けてもよく、この場合、複数の物理量または化学量を測定、および取得する
ことが可能である。
【００４７】
また、ここでいう物理量とは、温度、圧力、流量、光、磁気、音波、加速度、湿度等を
指す。化学量とは、ガス等の気体成分やイオン等の液体に含まれる成分等の化学物質等の
量を指す。化学量の測定対象としては、他にも、血液、汗、尿等に含まれる特定の生体物
質（例えば、血液中に含まれる血糖等）等の有機化合物も含まれる。特に、化学量を測定
しようとする場合には、必然的にある特定の物質を選択的に検出することになるため、あ
らかじめセンサ素子に、検出したい物質と選択的に反応する物質を設けておく。例えば、
生体物質の検出を行う場合には、センサ素子に検出させたい生体物質と選択的に反応する
酵素、抗体分子または微生物細胞等を高分子等に固定化して設けておくことが好ましい。
【００４８】
センサ部１０２は、記憶素子部１０３に接続される。また、センサ部１０２で取得され
たアナログ値の情報は記憶素子部１０３に出力される。記憶素子部１０３は、電源部１０
１から入力される電圧によってスイッチングが制御されるトランジスタ１０４を有する。
具体的には、トランジスタ１０４は、センサ部１０２の動作と同期して、オン状態とオフ
状態のスイッチングが制御される。また、センサ部が出力したアナログ値の情報を記憶素
子部１０３に記憶させることが可能である。
【００４９】
トランジスタ１０４のチャネル形成領域は、酸化物半導体によって構成されている。酸
化物半導体はシリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも
低い半導体である。酸化物半導体をトランジスタに使用することにより、オフ電流を極め
て低減することができる。また、酸化物半導体をチャネル形成領域に有するトランジスタ
は、オフ電流の温度依存性が小さい。そのため、記憶素子部１０３に保持したアナログ値
の情報の劣化や変化を防止することが可能になる。
【００５０】
また、トランジスタ１０４を用いることで、低電力で情報の書き込みを行うことができ
る。また、本実施の形態の半導体装置は、待機状態においてトランジスタ１０４がオフ状
態を維持することもできる。その際、記憶素子部１０３からの放電を抑制することができ
る。つまり、半導体装置の待機電力を低減することもできる。そのため、記憶したアナロ
グ値の情報を長期間保持することができる。また、消費電力が低減するため電源部のバッ
テリー容量を小さくすることが可能である。そのため、半導体装置を小型化することも可
能である。
【００５１】
記憶素子部１０３に記憶されたアナログ値の情報は、半導体装置１００の出力ポート１
０５から、半導体装置の外部に設けられた外部回路に出力することができる。外部回路は
、アナログデジタル変換回路を有し、アナログ信号をデジタル信号に変換する。また、得
られたデジタル信号に所望の処理を行い、センサ部１０２により得られた情報の分析を行
う。
【００５２】
ここで、半導体装置１００には、アナログデジタル変換回路を設けない構成とする。半
導体装置１００は、記憶素子部１０３によりアナログ値の情報を正確に保持することがで
きるため、上記構成が可能になる。つまり、半導体装置１００はアナログ値の情報の測定
機能と記憶機能のみを実装することができる。その結果、半導体装置１００の小型化と作
製コストの低減が同時に可能になる。また、半導体装置１００においては、アナログデジ
タル変換回路により消費される電力を削減できるため、消費電力をさらに下げることが可
能である。以上の効果により、消費電力が少なく、かつ高性能の半導体装置を低コストで
提供することが可能である。
【００５３】
＜変形例＞
なお、上述した半導体装置１００は、本実施の形態の半導体装置の一例であり、上述し
た半導体装置１００と異なる点を有する半導体装置も本実施の形態には含まれる。
【００５４】
例えば、上述した半導体装置１００においては、トランジスタ１０４が記憶素子部１０
３の内部に設けられる構成について示したが、本実施の形態の半導体装置は当該構成に限
定されない。半導体装置１００において、トランジスタ１０４は、電源部１０１やセンサ
部１０２の構成要素であっても構わない。また、トランジスタ１０４は、必ずしも電源部
１０１と直接接続される必要はない。他の回路を間に介し、記憶素子部１０３に機能的に
接続される構成としても構わない。
【００５５】
また、上述した半導体装置１００においては、トランジスタ１０４のオン状態とオフ状
態のスイッチングは、電源部１０１から入力される電圧によって制御される構成について
示したが、本実施の形態の半導体装置は当該構成に限定されない。本実施の形態の半導体
装置１００において、トランジスタ１０４のオン状態とオフ状態のスイッチングは、セン
サ部１０２から入力される信号によって制御される構成としても構わない。
【００５６】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【００５７】
（実施の形態２）
本実施の形態では、半導体装置の一例について説明する。具体的には、複数のセンサ部
を有する半導体装置の一例について図２（Ａ）を参照して説明する。
【００５８】
図２（Ａ）は、電源部１０１、センサ部１０２および記憶素子部１０３を有し、センサ
部１０２にセンサ素子２０２ａとセンサ素子２０２ｂを有する半導体装置２００を示して
いる。
【００５９】
センサ素子２０２ａとセンサ素子２０２ｂは、互いに異なるアナログ値の物理量や化学
量を測定することが可能である。例えば、センサ素子２０２ａが半導体装置２００の周囲
の温度を測定し、センサ素子２０２ｂが半導体装置２００に加えられる圧力を測定するこ
とが可能である。センサ素子２０２ａとセンサ素子２０２ｂにより得られた情報は、記憶
素子部１０３に出力される。記憶素子部１０３において、得られたアナログ値の情報が記
憶される。上記の構成により、異なる２種類の物理量や化学量をアナログ値の情報として
記憶することができるため、より高性能の半導体装置を提供することができる。
【００６０】
また、センサ素子２０２ａまたはセンサ素子２０２ｂにより得られた情報は、外部回路
によって、補正することも可能である。例えば、圧力を測定するセンサ素子２０２ｂの特
性が、温度によって変動する場合がある。本実施の形態の半導体装置２００において、セ
ンサ素子２０２ａが温度を測定し、同時にセンサ素子２０２ｂが圧力を測定することが可
能である。後に、それらの測定結果を外部回路に読み込み、温度データによる測定結果を
もとに補正を行うことで、誤差の少ない圧力データを算出することも可能である。
【００６１】
記憶素子部１０３に設けられたトランジスタ１０４のチャネル形成領域は、酸化物半導
体によって構成されている。
【００６２】
記憶素子部１０３に記憶されたアナログ値の情報は、半導体装置２００の出力ポート１
０５から、半導体装置の外部に設けられた外部回路に出力することができる。ここで、半
導体装置２００には、アナログデジタル変換回路を設けない構成とする。半導体装置２０
０は、記憶素子部１０３により、アナログ値の情報を正確に保持することができるため、
上記構成が可能になる。つまり、半導体装置２００はアナログ値の情報の測定機能と記憶
機能のみを実装することができる。その結果、半導体装置２００の小型化と作製コストの
低減が同時に可能になる。また、半導体装置２００においては、アナログデジタル変換回
路により消費される電力を削減できるため、さらに消費電力を下げることが可能である。
以上の効果により、消費電力が少なく、かつ高性能の半導体装置を低コストで提供するこ
とが可能である。
【００６３】
上記のセンサ素子２０２ａとセンサ素子２０２ｂの詳細については、実施の形態１にお
けるセンサ素子の記載を参酌できる。
【００６４】
＜変形例＞
なお、上述した半導体装置２００は、本実施の形態の半導体装置の一例であり、上述し
た半導体装置２００と異なる点を有する半導体装置も本実施の形態には含まれる。
【００６５】
図２（Ａ）は、センサ素子２０２ａとセンサ素子２０２ｂが記憶素子部１０３に対して
並列に接続されている構成を示しているが、本実施の形態の半導体装置の構成はこれに限
定されない。例えば、センサ素子２０２ａとセンサ素子２０２ｂを、電源部１０１や記憶
素子部１０３に対して直列に接続しても良い。また、直列と並列を組み合わせた構成とし
ても良い。上記構成により、センサ素子２０２ａで測定を行った後に、センサ素子２０２
ｂを動作させ、測定を行うことが可能である。例えば、センサ素子２０２ａが温度を測定
した後に、センサ素子２０２ｂが圧力を測定することが可能である。また、センサ素子２
０２ａがある一定以上の温度を検知した場合にのみ、センサ素子２０２ｂが測定を開始す
るように動作させることも可能である。
【００６６】
なお、図２（Ａ）では、２種類のセンサ素子を有する構成を示しているが、本発明はこ
の構成に限定されない。本発明の一態様では、センサ部に設けられるセンサ素子の種類は
３種類以上であってもよい。また同種のセンサ素子を複数設ける構成としてもよい。
【００６７】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【００６８】
（実施の形態３）
本実施の形態では、半導体装置の一例について説明する。具体的には、アンテナを有す
る半導体装置の一例について図２（Ｂ）を参照して説明する。
【００６９】
図２（Ｂ）は、電源部１０１、センサ部１０２、記憶素子部１０３およびアンテナ部３
０１を有する半導体装置３００を示している。
【００７０】
電源部１０１には、アンテナ部３０１が接続されている。アンテナ部３０１を設けるこ
とにより、半導体装置の外部に設けられた給電器を用いて充電を行うことができる。例え
ば、給電器に設けられたコイル状のアンテナとアンテナ部３０１に設けられたアンテナを
近づけると、給電器におけるコイル状のアンテナから交流磁界が発生する。その結果生じ
た電磁誘導によりアンテナ部３０１内に設置されたアンテナの端子間（アンテナの一端と
他端の間）に起電力が発生する。当該起電力により電源部１０１に設けられたバッテリー
を充電することができる。
【００７１】
なお、外部の給電器からアンテナ部３０１に送電される信号の周波数として、例えばサ
ブミリ波である３００ＧＨｚ以上かつ３ＴＨｚ以下、ミリ波である３０ＧＨｚ以上かつ３
００ＧＨｚ以下、センチメートル波である３ＧＨｚ以上かつ３０ＧＨｚ以下、極超短波で
ある３００ＭＨｚ以上かつ３ＧＨｚ以下、超短波である３０ＭＨｚかつ以上３００ＭＨｚ
以下、短波である３ＭＨｚ以上かつ３０ＭＨｚ以下、中波である３００ｋＨｚかつ以上３
ＭＨｚ以下、長波である３０ｋＨｚ以上かつ３００ｋＨｚ以下、および超長波である３ｋ
Ｈｚ以上３０ｋＨｚ以下のいずれの周波数も用いることができる。
【００７２】
上記の構成により、半導体装置３００の外部から、非接触の状態で給電を行うことが可
能であり、半導体装置を長期間駆動させることができる。また、電源部１０１に設けられ
るバッテリーの容量を小さくすることが可能である。なお、アンテナに発生した誘導電圧
から、センサ部１０２や記憶素子部１０３の動作に必要な電力が十分に得られる場合には
、電源部１０１を設けない構成とすることも可能である。
【００７３】
センサ部１０２は、電力が供給されると動作を開始する。また、センサ部１０２は、半
導体装置３００の外部環境の情報を検知し、アナログ値の物理量や化学量を測定する。
【００７４】
記憶素子部１０３に設けられたトランジスタ１０４のチャネル形成領域は、酸化物半導
体によって構成されている。
【００７５】
記憶素子部１０３に記憶されたアナログ値の情報は、半導体装置３００の出力ポート１
０５から、半導体装置の外部に設けられた外部回路に出力することができる。ここで、半
導体装置３００には、アナログデジタル変換回路を設けない構成とする。半導体装置３０
０は、記憶素子部１０３により、アナログ値の情報を正確に保持することができるため、
上記構成が可能になる。つまり、半導体装置３００はアナログ値の情報の測定機能と記憶
機能のみを実装することができる。その結果、半導体装置３００の小型化と作製コストの
低減が同時に可能になる。また、半導体装置３００においては、アナログデジタル変換回
路により消費される電力を削減できるため、さらに消費電力を下げることが可能である。
以上の効果により、消費電力が少なく、かつ高性能の半導体装置を低コストで提供するこ
とが可能である。
【００７６】
＜変形例＞
なお、上述した半導体装置３００は、本実施の形態の半導体装置の一例であり、上述し
た半導体装置３００と異なる点を有する半導体装置も本実施の形態には含まれる。
【００７７】
例えば、半導体装置の出力ポートをアンテナ部３０１に接続する構成としてもよい。こ
れにより、得られた情報を、外部回路に非接触の状態で伝送することができる。
【００７８】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【００７９】
（実施の形態４）
本実施の形態では、半導体装置の一例について説明する。具体的には、タイマー回路を
有する半導体装置の一例について図３（Ａ）を参照して説明する。
【００８０】
図３（Ａ）は、電源部１０１、センサ部１０２、記憶素子部１０３、およびタイマー回
路４０１を有する半導体装置４００を示している。
【００８１】
電源部１０１はタイマー回路４０１に接続される。また、タイマー回路４０１は、セン
サ部１０２および記憶素子部１０３に接続される。タイマー回路４０１は、特定のタイミ
ングでセンサ部１０２と記憶素子部１０３に動作信号を出力することが可能である。また
、半導体装置４００の間欠動作を可能とするように、定期的に信号を出力する構成として
もよい。
【００８２】
上記の構成により、所望の時間にセンサ部１０２を動作させ、得られた情報を記憶素子
部１０３に記憶させることが可能になる。そのため、半導体装置４００により、時間分解
能の高い測定が可能になる。
【００８３】
センサ部１０２は、電力が供給されると動作を開始する。また、センサ部１０２は、半
導体装置４００の外部環境の情報を検知し、アナログ値の物理量や化学量を測定する。
【００８４】
記憶素子部１０３に設けられたトランジスタ１０４のチャネル形成領域は、酸化物半導
体によって構成されている。
【００８５】
記憶素子部１０３に記憶されたアナログ値の情報は、半導体装置４００の出力ポート１
０５から、半導体装置の外部に設けられた外部回路に出力することができる。ここで、半
導体装置４００には、アナログデジタル変換回路を設けない構成とする。半導体装置４０
０は、記憶素子部１０３により、アナログ値の情報を正確に保持することができるため、
上記構成が可能になる。つまり、半導体装置４００はアナログ値の情報の測定機能と記憶
機能のみを実装することができる。その結果、半導体装置４００の小型化と作製コストの
低減が同時に可能になる。また、半導体装置４００においては、アナログデジタル変換回
路により消費される電力を削減できるため、さらに消費電力を下げることが可能である。
以上の効果により、消費電力が少なく、かつ高性能の半導体装置を低コストで提供するこ
とが可能である。
【００８６】
＜変形例＞
なお、上述した半導体装置４００は、本実施の形態の半導体装置の一例であり、上述し
た半導体装置４００と異なる点を有する半導体装置も本実施の形態には含まれる。
【００８７】
タイマー回路４０１は、センサ部１０２と記憶素子部１０３のどちらか一方のみに動作
信号を出力する構成としてもよい。例えば、センサ部１０２において一定時間測定を行っ
て情報を蓄積した後に、タイマー回路４０１により記憶素子部１０３の動作を制御するこ
とも可能である。
【００８８】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【００８９】
（実施の形態５）
本実施の形態では、半導体装置の一例について説明する。具体的には、増幅器を有する
半導体装置の一例について図３（Ｂ）を参照して説明する。
【００９０】
図３（Ｂ）は、電源部１０１、センサ部１０２、記憶素子部１０３、および増幅器５０
１を有する半導体装置５００を示している。
【００９１】
電源部１０１は、センサ部１０２、記憶素子部１０３および増幅器５０１に接続される
。また、電源部１０１は、センサ部１０２、記憶素子部１０３および増幅器５０１に電力
を供給することができる。
【００９２】
増幅器５０１は、記憶素子部１０３の出力電位を増幅することができる。記憶素子部１
０３に保存されたアナログ信号は、増幅器５０１で増幅された後に、出力ポート１０５か
ら、半導体装置の外部に設けられた外部回路に出力される。したがって、記憶素子部１０
３から出力された電圧の値が小さい場合でも、外部回路へ正確な信号を伝送することが可
能になる。
【００９３】
増幅器５０１としては、オペアンプを使用することができる。また、差動アンプ、計装
アンプ、ユニティゲインアンプ、プログラマブルゲインアンプなどの各種アンプから適切
なものを選択して使用することもできる。増幅器の増幅率は、信号の粒度や、外部回路で
用いられるアナログデジタル変換回路の分解能などについて考慮した上で決定するとよい
。
【００９４】
センサ部１０２は、電力が供給されると動作を開始する。また、センサ部１０２は、半
導体装置５００の外部環境の情報を検知し、アナログ値の物理量や化学量を測定する。
【００９５】
記憶素子部１０３に設けられたトランジスタ１０４のチャネル形成領域は、酸化物半導
体によって構成されている。
【００９６】
記憶素子部１０３に記憶されたアナログ値の情報は、半導体装置５００の出力ポート１
０５から半導体装置の外部に設けられた外部回路に出力することができる。ここで、半導
体装置５００には、アナログデジタル変換回路を設けない構成とする。半導体装置５００
は、記憶素子部１０３により、アナログ値の情報を正確に保持することができるため、上
記構成が可能になる。つまり、半導体装置５００はアナログ値の情報の測定機能と記憶機
能のみを実装することができる。その結果、半導体装置５００の小型化と作製コストの低
減が同時に可能になる。また、半導体装置５００においては、アナログデジタル変換回路
により消費される電力を削減できるため、さらに消費電力を下げることが可能である。以
上の効果により、消費電力が少なく、かつ高性能の半導体装置を低コストで提供すること
が可能である。
【００９７】
＜変形例＞
なお、上述した半導体装置５００は、本実施の形態の半導体装置の一例であり、上述し
た半導体装置５００と異なる点を有する半導体装置も本実施の形態には含まれる。
【００９８】
増幅器５０１は上記の酸化物半導体をチャネル形成領域に含むトランジスタを有してい
てもよい。その場合、記憶素子部１０３と、増幅器５０１が有するトランジスタを同一工
程で作製することできる。したがって半導体装置を作製する際のコストを低減することが
可能である。
【００９９】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【０１００】
（実施の形態６）
本実施の形態では、開示する本発明の半導体装置に用いられる酸化物半導体（以下、酸
化物半導体膜という場合がある）について説明する。
【０１０１】
電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠
損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。その
ため、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタは、オフ
電流が著しく小さく、信頼性が高い。
【０１０２】
具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタの
オフ電流が小さいことは、様々な実験により証明されている。例えば、チャネル幅が１×
１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電
圧（ドレイン電圧）が１Ｖ以上かつ１０Ｖ以下の範囲において、オフ電流が、半導体パラ
メータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ること
ができる。この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／
μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に
流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ
電流の測定を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタ
のチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジ
スタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電
圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分か
った。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタ
は、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
【０１０３】
ここで、トランジスタのチャネル長方向とは、ソース（ソース領域またはソース電極）及
びドレイン（ドレイン領域またはドレイン電極）間において、キャリアが移動する方向を
指し、チャネル幅方向は、基板と水平な面内において、チャネル長方向に対して垂直の方
向を指すものとする。
【０１０４】
なお、トランジスタのチャネル形成領域に酸化物半導体膜を用いる場合、酸化物半導体
としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。
また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタ
ビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、ス
タビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとして
ハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム
（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を
含むことが好ましい。
【０１０５】
酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物などは、
炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式
法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れる
といった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異な
り、上記Ｉｎ−Ｇａ−Ｚｎ系酸化物は、ガラス基板上に、電気的特性の優れたトランジス
タを作製することが可能である。また、基板の大型化にも対応が可能である。
【０１０６】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム
（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウ
ム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホ
ルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、
ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
【０１０７】
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、
Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、
Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸
化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物
、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、
Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉ
ｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ
−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−
Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔ
ｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ
−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ
−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０１０８】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という
意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元
素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ
電流を十分に小さくすることが可能であり、また、移動度も高い。
【０１０９】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしな
がら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を
上げることができる。
【０１１０】
以下では、酸化物半導体膜の構造について説明する。
【０１１１】
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。
非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸
化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎ
ｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
【０１１２】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない
酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が非晶質構造の酸化
物半導体膜が典型である。
【０１１３】
微結晶酸化物半導体膜は、例えば、１ｎｍ以上かつ１０ｎｍ未満の大きさの微結晶（ナ
ノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よ
りも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体
膜よりも欠陥準位密度が低いという特徴がある。
【０１１４】
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの
結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−
ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体
内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも
欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行
う。
【０１１５】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃ
ｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち
結晶粒界（グレインバウンダリーともいう。）を確認することが困難である。そのため、
ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１１６】
ＣＡＡＣ−ＯＳ膜を、試料面と略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸
を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０１１７】
本明細書において、「平行」とは、二つの直線が−１０°以上かつ１０°以下の角度で
配置されている状態をいう。従って、−５°以上かつ５°以下の場合も含まれる。また、
「略平行」とは、二つの直線が−３０°以上かつ３０°以下の角度で配置されている状態
をいう。また、「垂直」とは、二つの直線が８０°以上かつ１００°以下の角度で配置さ
れている状態をいう。従って、８５°以上かつ９５°以下の場合も含まれる。また、「略
垂直」とは、二つの直線が６０°以上かつ１２０°以下の角度で配置されている状態をい
う。
【０１１８】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
【０１１９】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有し
ていることがわかる。
【０１２０】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピーク
が現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属され
ることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることが確認できる。
【０１２１】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【０１２２】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【０１２３】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の
形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成
面または上面の法線ベクトルと平行にならないこともある。
【０１２４】
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ
膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
【０１２５】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ
法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向
性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍
にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０１２６】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の
変動が小さい。よって、当該トランジスタは、信頼性が高い。
【０１２７】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、Ｃ
ＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０１２８】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【０１２９】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素、および窒素など
）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露
点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０１３０】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイ
グレーションが起こる。具体的には、基板加熱温度を１００℃以上かつ７４０℃以下、好
ましくは２００℃以上かつ５００℃以下として成膜する。成膜時の基板加熱温度を高める
ことで、スパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり
、スパッタリング粒子の平らな面が基板に付着する。
【０１３１】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００
体積％とする。
【０１３２】
ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。
【０１３３】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処
理後、１０００℃以上かつ１５００℃以下の温度で加熱処理をすることで多結晶であるＩ
ｎ−Ｇａ−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。
ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末
が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２で
ある。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するターゲットによっ
て適宜変更すればよい。
【０１３４】
なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アル
カリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特
に、アルカリ金属のうちＮａは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当
該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物
半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結
果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の
低下等の、トランジスタの電気的特性の劣化が起こり、加えて、特性のばらつきも生じる
。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ３以
下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以下と
するとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×
１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃｍ３
以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
【０１３５】
また、インジウムを含む金属酸化物が用いられている場合に、酸素との結合エネルギー
がインジウムよりも大きいシリコンや炭素が、インジウムと酸素の結合を切断し、酸素欠
損を形成することがある。そのため、シリコンや炭素が酸化物半導体膜に混入していると
、アルカリ金属やアルカリ土類金属の場合と同様に、トランジスタの電気的特性の劣化が
起こりやすい。よって、酸化物半導体膜中におけるシリコンや炭素の濃度は低いことが望
ましい。具体的に、二次イオン質量分析法によるＣ濃度の測定値、またはＳｉ濃度の測定
値は、１×１０１８／ｃｍ３以下とするとよい。上記構成により、トランジスタの電気的
特性の劣化を防ぐことができ、半導体装置の信頼性を高めることができる。
【０１３６】
また、ソース電極およびドレイン電極に用いられる導電性材料によっては、ソース電極
およびドレイン電極中の金属が、酸化物半導体膜から酸素を引き抜くことがある。この場
合、酸化物半導体膜のうち、ソース電極およびドレイン電極に接する領域が、酸素欠損の
形成によりｎ型化される。
【０１３７】
ｎ型化された領域は、ソース領域またはドレイン領域として機能するため、酸化物半導
体膜とソース電極およびドレイン電極との間におけるコンタクト抵抗を下げることができ
る。よって、ｎ型化された領域が形成されることで、トランジスタの移動度およびオン電
流を高めることができ、それにより、トランジスタを用いたスイッチ回路の高速動作を実
現することができる。
【０１３８】
なお、ソース電極およびドレイン電極中の金属による酸素の引き抜きは、ソース電極お
よびドレイン電極をスパッタリング法などにより形成する際に起こり得、ソース電極およ
びドレイン電極を形成した後に行われる加熱処理によっても起こり得る。
【０１３９】
また、ｎ型化される領域は、酸素と結合し易い導電性材料をソース電極およびドレイン
電極に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Ａｌ
、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどが挙げられる。
【０１４０】
また、酸化物半導体膜は、単数の金属酸化物膜で構成されているとは限らず、積層され
た複数の金属酸化物膜で構成されていてもよい。例えば、第１乃至第３の金属酸化物膜が
順に積層されている半導体膜の場合、第１の金属酸化物膜および第３の金属酸化物膜は、
第２の金属酸化物膜を構成する金属元素の少なくとも１つを、その構成要素に含み、伝導
帯下端のエネルギーが第２の金属酸化物膜よりも０．０５ｅＶ以上、０．０７ｅＶ以上、
０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下
または０．４ｅＶ以下、真空準位に近い酸化物膜である。さらに、第２の金属酸化物膜は
、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。
【０１４１】
上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで
、半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい第２の
金属酸化物膜にチャネル領域が形成される。即ち、第２の金属酸化物膜とゲート絶縁膜と
の間に第３の金属酸化物膜が設けられていることによって、ゲート絶縁膜と離隔している
第２の金属酸化物膜に、チャネル領域を形成することができる。
【０１４２】
また、第３の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１
つをその構成要素に含むため、第２の金属酸化物膜と第３の金属酸化物膜の界面では、界
面散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため
、トランジスタの電界効果移動度が高くなる。
【０１４３】
また、第２の金属酸化物膜と第１の金属酸化物膜の界面に界面準位が形成されると、界
面近傍の領域にもチャネル領域が形成されるために、トランジスタの閾値電圧が変動して
しまう。しかし、第１の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少な
くとも１つをその構成要素に含むため、第２の金属酸化物膜と第１の金属酸化物膜の界面
には、界面準位が形成されにくい。よって、上記構成により、トランジスタの閾値電圧等
の電気的特性のばらつきを、低減することができる。
【０１４４】
また、金属酸化物膜間に不純物が存在することによって、各膜の界面にキャリアの流れ
を阻害する界面準位が形成されることがないよう、複数の金属酸化物膜を積層させること
が望ましい。積層された金属酸化物膜の膜間に不純物が存在していると、金属酸化物膜間
における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラ
ップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を
低減させることで、主成分である一の金属を少なくとも共に有する複数の金属酸化物膜を
、単に積層させるよりも、連続接合（ここでは特に伝導帯下端のエネルギーが各膜の間で
連続的に変化するＵ字型の井戸構造を有している状態）が形成されやすくなる。
【０１４５】
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装
置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層するこ
とが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不
純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプ
を用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）とすることが好
ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャン
バー内に気体が逆流しないようにしておくことが好ましい。
【０１４６】
高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみな
らず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素
ガスやアルゴンガスの露点を、−４０℃以下、好ましくは−８０℃以下、より好ましくは
−１００℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が
取り込まれることを可能な限り防ぐことができる。具体的に、第２の金属酸化物膜がＩｎ
−Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、第２の金
属酸化物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ
：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上かつ６以下、さらには１
以上かつ６以下であって、ｚ１／ｙ１は、１／３以上かつ６以下、さらには１以上かつ６
以下であることが好ましい。なお、ｚ１／ｙ１を１以上かつ６以下とすることで、第２の
金属酸化物膜としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原
子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等
がある。
【０１４７】
具体的に、第１の金属酸化物膜、第３の金属酸化物膜がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、
Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、第１の金属酸化物膜、第３の金属酸
化物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚ
ｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／
３以上かつ６以下、さらには１以上かつ６以下であることが好ましい。なお、ｚ２／ｙ２
を１以上かつ６以下とすることで、第１の金属酸化物膜、第３の金属酸化物膜としてＣＡ
ＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては
、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３
：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。
【０１４８】
なお、第１の金属酸化物膜および第３の金属酸化物膜の厚さは、３ｎｍ以上かつ１００
ｎｍ以下、好ましくは３ｎｍ以上かつ５０ｎｍ以下とする。また、第２の金属酸化物膜の
厚さは、３ｎｍ以上かつ２００ｎｍ以下、好ましくは３ｎｍ以上かつ１００ｎｍ以下であ
り、さらに好ましくは３ｎｍ以上かつ５０ｎｍ以下である。
【０１４９】
３層構造の半導体膜において、第１の金属酸化物膜乃至第３の金属酸化物膜は、非晶質
または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される第２の金属酸
化物膜が結晶質であることにより、トランジスタに安定した電気的特性を付与することが
できるため、第２の金属酸化物膜は結晶質であることが好ましい。
【０１５０】
なお、チャネル形成領域とは、トランジスタの半導体膜のうち、ゲート電極と重なり、
かつソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チ
ャネル形成領域において、電流が主として流れる領域をいう。
【０１５１】
例えば、第１の金属酸化物膜および第３の金属酸化物膜として、スパッタリング法によ
り形成したＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いる場合、第１の金属酸化物膜および第３の
金属酸化物膜の成膜には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［
原子数比］）であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスと
してアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし
、基板温度を２００℃とし、ＤＣ電力を０．５ｋＷとすればよい。
【０１５２】
また、第２の金属酸化物膜をＣＡＡＣ−ＯＳ膜とする場合、第２の金属酸化物膜の成膜
には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であり
、多結晶のＩｎ−Ｇａ−Ｚｎ系酸化物を含むターゲットを用いることが好ましい。成膜条
件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用
い、圧力を０．４Ｐａとし、基板の温度を３００℃とし、ＤＣ電力を０．５ｋＷとするこ
とができる。
【０１５３】
なお、トランジスタは、半導体膜の端部が傾斜している構造を有していてもよいし、半
導体膜の端部が丸みを帯びる構造を有していてもよい。
【０１５４】
また、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合に
おいても、ソース電極およびドレイン電極に接する領域が、ｎ型化されていてもよい。上
記構成により、トランジスタの移動度およびオン電流を高め、トランジスタを用いた半導
体装置の高速動作を実現することができる。さらに、複数の積層された金属酸化物膜を有
する半導体膜をトランジスタに用いる場合、ｎ型化される領域は、チャネル領域となる第
２の金属酸化物膜にまで達していることが、トランジスタの移動度およびオン電流を高め
、半導体装置のさらなる高速動作を実現する上で、より好ましい。
【０１５５】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【０１５６】
（実施の形態７）
本実施の形態では、開示する本発明に係る記憶素子部の回路図について図４を用いて説
明する。
【０１５７】
図４（Ａ）は、半導体装置の記憶素子部に設けられる回路の一例である。図４（Ａ）に
示すメモリセル６３０において、トランジスタ１６０のソースまたはドレインの一方は、
配線１５０（ビット線とも呼ぶ）と電気的に接続される。トランジスタ１６０のゲートは
、配線１５１（ワード線とも呼ぶ）と電気的に接続される。トランジスタ１６０のソース
またはドレインの他方は、容量素子１６１の電極の一方と電気的に接続される。容量素子
１６１の電極の他方は、配線１５２（容量線とも呼ぶ）と電気的に接続される。
【０１５８】
ここで、トランジスタ１６０には、チャネル形成領域に酸化物半導体を有するトランジ
スタが適用される。上述の酸化物半導体を用いたトランジスタは、オフ電流が極めて小さ
いという特徴を有している。このため、トランジスタ１６０をオフ状態とすることで、容
量素子１６１に与えられた電位を、極めて長時間にわたって保持することが可能である。
【０１５９】
図４（Ａ）に示す回路では、容量素子１６１に与えられた電位を保持可能という特徴を
生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０１６０】
はじめに、アナログ値の情報の書き込みおよび保持について説明する。ここでは簡単の
ため、配線１５２の電位は固定されているものとする。まず、配線１５１の電位をトラン
ジスタ１６０がオン状態となる電位にして、トランジスタ１６０をオン状態とする。これ
により、配線１５０の電位が、容量素子１６１の電極の一方に与えられる。すなわち、容
量素子１６１には、所定の電荷が与えられる（書き込み動作が行われる）。その後、配線
１５１の電位をトランジスタ１６０がオフ状態となる電位にして、トランジスタ１６０を
オフ状態とすることにより、容量素子１６１に与えられた電荷が保持される（保持動作が
行われる）。トランジスタ１６０は上述のとおり、極めてオフ電流が小さいので、長期間
にわたって電荷を保持できる。その結果、アナログ値の情報の劣化を防止することが可能
になる。なお、酸化物半導体を用いたトランジスタ１６０は、低電力で書込み動作を行う
ことが可能であり、動作速度もきわめて大きいという特徴を有する。
【０１６１】
次に、情報の読み出しについて説明する。配線１５０に所定の電位（定電位）を与えた
状態で、配線１５１の電位をトランジスタ１６０がオン状態となる電位にすると、容量素
子１６１に保持されている電荷量に応じて、配線１５０は異なる電位をとる。このため、
配線１５０の電位を計測することで、保持されている情報を読み出すことができる（読み
出し動作が行われる）。
【０１６２】
なお、図４（Ａ）では、情報の保持を行うメモリセルが、スイッチング素子として機能
するトランジスタ１６０を一つだけ有する構成を示しているが、本発明はこの構成に限定
されない。本発明の一態様では、スイッチング素子として機能するトランジスタがメモリ
セル内に少なくとも１つ設けられていれば良く、上記トランジスタの数は複数であっても
よい。メモリセルが、複数のトランジスタで構成されるスイッチング素子を有している場
合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていても
よいし、直列と並列が組み合わされて接続されていてもよい。
【０１６３】
なお、本明細書において、トランジスタが直列に接続されている状態とは、例えば、第
１のトランジスタのソース電極またはドレイン電極のいずれか一方が、第２のトランジス
タのソース電極またはドレイン電極のいずれか一方と接続されている状態を意味する。ま
た、例えば、トランジスタが並列に接続されている状態とは、第１のトランジスタのソー
ス電極またはドレイン電極のいずれか一方が第２のトランジスタのソース電極またはドレ
イン電極のいずれか一方に接続され、第１のトランジスタのソース電極またはドレイン電
極のいずれか他方が第２のトランジスタのソース電極またはドレイン電極のいずれか他方
に接続されている状態を意味する。
【０１６４】
また、トランジスタ１６０は、ゲート電極を活性層の片側において少なくとも有してい
ればよいが、活性層を間に挟んで存在する一対のゲート電極を有していてもよい。トラン
ジスタ１６０が、活性層を間に挟んで存在する一対のゲート電極を有している場合、一方
のゲート電極にはスイッチングを制御するための信号が与えられ、他方のゲート電極（バ
ックゲート電極）は、電気的に絶縁しているフローティングの状態であってもよいし、電
位が他の配線から与えられている状態であってもよい。後者の場合、一対のゲート電極に
、同じ高さの電位が与えられていてもよいし、バックゲート電極にのみ接地電位などの固
定の電位が与えられていてもよい。バックゲート電極に与える電位の高さを制御すること
で、トランジスタ１６０の閾値電圧を制御することができる。
【０１６５】
半導体装置の記憶素子部は、図４（Ｂ）に示す回路を有する構成としてもよい。図４（
Ｂ）に示す回路において、配線１５３（読み出しビット線とも呼ぶ）は、トランジスタ１
６２のソースまたはドレインの一方と電気的に接続される。配線１５４（ソース線とも呼
ぶ）は、トランジスタ１６２のソースまたはドレインの他方と電気的に接続される。配線
１５５（書き込みビット線とも呼ぶ）は、トランジスタ１６３のソースまたはドレインの
一方と電気的に接続される。配線１５６（ワード線とも呼ぶ）は、トランジスタ１６３の
ゲートと電気的に接続される。トランジスタ１６２のゲートは、トランジスタ１６３のソ
ースまたはドレインの他方、および容量素子１６４の電極の一方と電気的に接続される。
配線１５７（容量線とも呼ぶ）は、容量素子１６４の電極の他方と電気的に接続される。
【０１６６】
なお、図４（Ｂ）に示す回路の構成は、上述に限定されない。例えば、読み出しビット
線である配線１５３と、ソース線である配線１５４と、を入れ替えた構成としてもよい。
また、読み出しビット線である配線１５３と、書き込みビット線である配線１５５と、を
１本の配線として一体化した構成としてもよい。
【０１６７】
ここで、トランジスタ１６３は、チャネル形成領域に酸化物半導体を有する。上述の酸
化物半導体を用いたトランジスタは、オフ電流が極めて小さいという特徴を有している。
このため、トランジスタ１６３をオフ状態とすることで、トランジスタ１６２のゲート電
極の電位を極めて長時間にわたって保持することが可能である。そして、容量素子１６４
を有することにより、トランジスタ１６２のゲート電極に与えられた電荷の保持が容易に
なり、また、保持された情報の読み出しが容易になる。なお、酸化物半導体を用いたトラ
ンジスタ１６３は、低電力で書込み動作を行うことが可能であり、動作速度もきわめて大
きいという特徴を有する。また、トランジスタ１６２に、上述の酸化物半導体を用いたト
ランジスタを適用してもよい。
【０１６８】
次いで、図４（Ｃ）は、図４（Ａ）の回路を組み合わせた構成の一例である。図４（Ｃ
）に示すメモリセルアレイ６２０は、複数のメモリセル６３０が縦ｍ個（行）×横ｎ個（
列）マトリクス状に配列された構成を有している（ｍおよびｎは、２以上の整数である）
。例えば、メモリセルアレイ６２０の１列目には、メモリセル６３０（１，１）乃至メモ
リセル６３０（ｍ，１）のｍ個のメモリセル６３０が存在し、メモリセルアレイ６２０の
１行目には、メモリセル６３０（１，１）乃至メモリセル６３０（１，ｎ）のｎ個のメモ
リセル６３０が存在する。また、メモリセルアレイ６２０は、ｍ本の配線６２１（ワード
線とも呼ぶ）、およびｎ本の配線６２２（ビット線とも呼ぶ）を有する。なお、メモリセ
ル６３０（１，１）乃至メモリセル６３０（ｍ，ｎ）のそれぞれは、図４（Ａ）に示すメ
モリセル６３０に相当するものである。
【０１６９】
メモリセル６３０（ｉ，ｊ）は、トランジスタ６３１と、容量素子６３２と、から構成
されている（ｉは２以上かつｍ以下の整数であり、ｊは２以上かつｎ以下の整数である）
。トランジスタ６３１のゲートは、配線６２１と接続されている。トランジスタ６３１の
ソースまたはドレインの一方は、配線６２２と接続されている。トランジスタ６３１のソ
ースまたはドレインの他方は、容量素子の電極の一方と接続されている。また、容量素子
の電極の他方は容量線と接続され、一定の電位が与えられている。なお、図４（Ｃ）にお
いて、容量線は省略している。
【０１７０】
トランジスタ６３１には、上述の酸化物半導体を用いたトランジスタが適用される。上
述の酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいという特徴を有して
いる。図４（Ｃ）に示したメモリセル６３０（ｉ，ｊ）のように、電荷量の制御によりデ
ータの記憶を行う場合、メモリセル６３０（ｉ，ｊ）への電荷の供給と、メモリセル６３
０（ｉ，ｊ）からの電荷の放出と、メモリセル６３０（ｉ，ｊ）における電荷の保持とを
、スイッチング素子として機能するトランジスタ６３１により制御する。よって、データ
の保持時間の長さは、メモリセル６３０（ｉ，ｊ）に蓄積されている電荷が上記トランジ
スタ６３１を介してリークする量に依存する。
【０１７１】
本発明の一態様では、上述したようにトランジスタ６３１のオフ電流を著しく低くする
ことができるため、上記電荷のリークを防ぐことができ、データの保持時間を長く確保す
ることができる。また、アナログ信号の劣化を防止することが可能になる。さらに、リフ
レッシュ動作の頻度を低く抑えられるため、記憶素子部の消費電力を小さく抑えることが
できる。また、記憶素子部および半導体装置の高速動作を実現することもできる。
【０１７２】
なお、図４（Ｃ）に示したメモリセルアレイ６２０の駆動を行うため、半導体装置内に
、さらに駆動回路を有してもよい。駆動回路が有するトランジスタは、その活性層に、酸
化物半導体が用いられていてもよいし、或いは、酸化物半導体以外の、非晶質、微結晶、
多結晶、又は単結晶の、シリコン、又はゲルマニウムなどの半導体が用いられていてもよ
い。上述した記憶素子部を有する記憶装置内の全てのトランジスタの活性層に、酸化物半
導体を用いることで、半導体装置作製のためのプロセスを簡略化することができる。また
、駆動回路が有するトランジスタの活性層に、例えば、多結晶又は単結晶のシリコンなど
のように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、半導体
装置の動作を高速で行うことができる。
【０１７３】
また、図４（Ａ）のメモリセル６３０および図４（Ｃ）のメモリセル６３０（ｉ，ｊ）
は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどの
その他の回路素子を、さらに有していてもよい。
【０１７４】
また、図４（Ｃ）では、トランジスタ６３１がシングルゲート構造である場合を例示し
ているが、トランジスタ６３１は、電気的に接続された複数のゲート電極を有することで
、チャネル形成領域を複数有する、マルチゲート構造であってもよい。
【０１７５】
上記の構成により、消費電力が少なく、かつ高性能の半導体装置を低コストで提供する
ことが可能である。
【０１７６】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【０１７７】
（実施の形態８）
本実施の形態では、開示する本発明の半導体装置の断面構造の例について図５を用いて
説明する。
【０１７８】
図５（Ａ）は、記憶素子部とセンサ部を有する半導体装置の断面構造の一例である。記
憶素子部はトランジスタ１００１と容量素子１００２を有する。トランジスタ１００１は
トップゲート構造の一種である。また、センサ部は記憶素子部の上部に積層して設けられ
た光センサ１００３を有する。
【０１７９】
トランジスタ１００１は、基板１００４上に設けられた絶縁膜１００５上に、酸化物半
導体層１００６、ソース電極またはドレイン電極の一方として機能する導電層１００７、
ソース電極またはドレイン電極の他方として機能する導電層１００８、ゲート絶縁膜１０
０９、およびゲート電極１０１０を有する。
【０１８０】
また、図５（Ａ）では、ゲート絶縁膜１００９上において導電層１００８と重なる位置
に、電極１０１１が設けられている。ゲート絶縁膜１００９を間に挟んで導電層１００８
と電極１０１１とが重なる領域が、容量素子１００２として機能する。
【０１８１】
また、ゲート電極１０１０、電極１０１１およびゲート絶縁膜１００９を覆うように、
絶縁層１０１２が設けられる。ゲート絶縁膜１００９と絶縁層１０１２には開口が設けら
れ、前記開口に導電層１０１３が設けられる。また、絶縁層１０１２上には、絶縁層１０
２２および絶縁層１０２３が設けられる。絶縁層１０２２および絶縁層１０２３の開口に
導電層１０１５が設けられ、導電層１０１５が導電層１０１３に接する。導電層１０１５
はセンサ部に設けられる電極１０１６と電気的に接続している。なお、導電層１０１５お
よび電極１０１６は、同一の工程で形成することができるため、図５（Ａ）および後述す
る図５（Ｂ）では同じハッチングパターンを使用している。上記の構成により、コンタク
ト部１０１４を介し、記憶素子部と、その上方に配置されるセンサ部とが機能的に接続さ
れる。
【０１８２】
本実施の形態では、光センサ１００３の光電変換素子部分であるフォトダイオードの断
面構造を示している。光センサ１００３は非晶質薄膜光センサであり、非晶質シリコンで
形成したｐ層、ｉ層、およびｎ層を積層したｐｉｎ型のフォトダイオードを有している。
光センサ１００３は、基板上方から照射された光１０２４を検知する。
【０１８３】
電極１０１６上には、第１の半導体層１０１７としてｐ型の導電型を有する半導体層が
設けられる。第１の半導体層１０１７上に、第２の半導体層１０１８として高抵抗な半導
体層（ｉ型半導体層）が設けられる。第２の半導体層１０１８上には、第３の半導体層１
０１９としてｎ型の導電型を有する半導体層が設けられる。第３の半導体層１０１９上に
は絶縁層１０２０が設けられる。また、電極１０２１が絶縁層１０２０に設けられた開口
を介して第３の半導体層１０１９に接続される。
【０１８４】
第１の半導体層１０１７はｐ型半導体層であり、ｐ型を付与する不純物元素を含む非晶
質シリコン膜により形成することができる。第１の半導体層１０１７は、１３族の不純物
元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形
成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ
６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不
純物元素を含まない非晶質シリコン膜を形成した後に、拡散法やイオン注入法を用いて該
非晶質シリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導
入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合に非晶質シリ
コン膜を形成する方法としては、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃ
ａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、気相成長法、又はスパッタリング法等を
用いればよい。第１の半導体層１０１７の膜厚は１０ｎｍ以上かつ５０ｎｍ以下となるよ
う形成することが好ましい。
【０１８５】
第２の半導体層１０１８は、ｉ型半導体層（真性半導体層）であり、非晶質シリコン膜
により形成する。第２の半導体層１０１８は、半導体材料ガスを用いて、プラズマＣＶＤ
法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。また
は、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよ
い。第２の半導体層１０１８の形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等
により行ってもよい。第２の半導体層１０１８の膜厚は２００ｎｍ以上かつ１０００ｎｍ
以下となるように形成することが好ましい。
【０１８６】
第３の半導体層１０１９は、ｎ型半導体層であり、ｎ型を付与する不純物元素を含む非
晶質シリコン膜により形成する。第３の半導体層１０１９は、１５族の不純物元素（例え
ばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導
体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２
Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含
まない非晶質シリコン膜を形成した後に、拡散法やイオン注入法を用いて該非晶質シリコ
ン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加
熱等を行うことで、不純物元素を拡散させるとよい。この場合に非晶質シリコン膜を形成
する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい
。第３の半導体層１０１９の膜厚は２０ｎｍ以上かつ２００ｎｍ以下となるよう形成する
ことが好ましい。
【０１８７】
また、第１の半導体層１０１７、第２の半導体層１０１８、および第３の半導体層１０
１９として、非晶質半導体ではなく多結晶半導体もしくは微結晶半導体を用いることで、
多結晶薄膜光センサを形成することができる。また、第２の半導体層１０１８のみを多結
晶半導体もしくは微結晶半導体で形成してもよい。
【０１８８】
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安
定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半
導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対
して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマ
ンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている
。即ち、単結晶シリコンを示す５２０ｃｍ−１と非晶質シリコンを示す４８０ｃｍ−１の
間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリング
ボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませ
ている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて
格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０１８９】
この微結晶半導体膜は、周波数が数十ＭＨｚ以上かつ数百ＭＨｚ以下の高周波プラズマ
ＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成する
ことができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水
素化珪素および水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種
または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらの
ときの水素化珪素に対して水素の流量比を５倍以上かつ２００倍以下、好ましくは５０倍
以上かつ１５０倍以下、更に好ましくは１００倍とする。さらには、シリコンを含む気体
中に、ＣＨ４、Ｃ２Ｈ６等の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、
Ｆ２等を混入させてもよい。
【０１９０】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、半導体層
を積層して形成するｐｉｎ型フォトダイオードの場合は、ｐ型の半導体層側を受光面とし
てもよい。
【０１９１】
このようにして、可視光に対して光感度を持つ光センサを用いることで、周囲の照度を
アナログ値として取得することができる。また、取得されたアナログ値の情報を、記憶素
子部に保存することができる。
【０１９２】
なお、上記の構成例では、センサ部は記憶素子部の上方に設けられているため、半導体
装置の占有する面積を小さくすることが可能になる。そのため半導体装置の小型化が可能
になる。なお、センサ部と記憶素子部の構成は上記の構成に限定されない。例えばセンサ
部と記憶素子部を半導体装置内の同じ階層に設ける構成としてもよい。
【０１９３】
また、トランジスタ１００１としてシングルゲート構造のトランジスタを用いて説明す
るが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタと
して形成することもできる。また、ボトムゲート構造のトランジスタを形成してもよい。
【０１９４】
また、基板１００４としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス
またはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板
、サファイア基板などを用いることができる。また、基板１００４として、可撓性基板（
フレキシブル基板）を用いてもよい。可撓性基板を用いる場合、可撓性基板上にトランジ
スタ１００１を直接作製してもよいし、他の作製基板上にトランジスタ１００１を作製し
、剥離プロセスを経た後に、可撓性基板上に転置してもよい。なお、剥離プロセスを行う
ために、作製基板とトランジスタ等との間に、剥離層を設けるとよい。可撓性基板を用い
ることで、耐久性に優れた半導体装置を提供することができる。
【０１９５】
基板１００４は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成さ
れた基板であってもよい。この場合、トランジスタ１００１のゲート電極１０１０、導電
層１００７、および導電層１００８の少なくとも一つは、上記の他のデバイスと電気的に
接続されていてもよい。
【０１９６】
絶縁膜１００５は、基板１００４からの不純物の拡散を防止する役割を有するほか、酸
化物半導体層１００６に酸素を供給する役割を担うことができる。したがって、絶縁膜１
００５は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶
縁膜であることがより好ましい。また、上述のように基板１００４が他のデバイスが形成
された基板である場合、絶縁膜１００５は、層間絶縁膜としての機能も有する。その場合
は、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌ
ｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
【０１９７】
なお、絶縁膜１００５が酸化物半導体層１００６に直接接する場合、絶縁膜１００５の
平均面粗さ（Ｒａ）を、０．１ｎｍ以上かつ０．５ｎｍ未満とすることが好ましい。これ
は、酸化物半導体層１００６に含まれる結晶が絶縁膜１００５の表面に略垂直な方向に成
長することに由来する。
【０１９８】
また、本構成例では基板上方から照射される光を検知する構成を示しているが、本実施
の形態はこの構成に限定されない。例えば基板下方から入射する外光を検知するように、
記憶素子部と基板の間にセンサ部を配置する構成としてもよい。
【０１９９】
＜変形例＞
なお、上述した半導体装置は、本実施の形態の半導体装置の一例であり、上述した半導
体装置と異なる点を有する半導体装置も本実施の形態には含まれる。
【０２００】
例えば、半導体装置において、複数の酸化物半導体層を積層したトランジスタを用いる
こともできる。図５（Ｂ）示すトランジスタ２００１は、基板２００４上に設けられた絶
縁膜２００５上に形成される。トランジスタ２００１は、絶縁膜２００５上に形成された
絶縁層２００６ａ、絶縁層２００６ａ上に形成された酸化物半導体層２００６ｂ、絶縁層
２００６ａおよび酸化物半導体層２００６ｂのそれぞれの一部と接するソース電極または
ドレイン電極の一方として機能する導電層２００７、およびソース電極またはドレイン電
極の他方として機能する導電層２００８を有する。また、酸化物半導体層２００６ｂ上に
形成され、導電層２００７および導電層２００８と一部が接する絶縁層２００６ｃを有す
る。さらに、絶縁層２００６ｃ上に形成されたゲート絶縁膜２００９、当該ゲート絶縁膜
２００９上に形成されたゲート電極２０１０を有する。
【０２０１】
ここで、絶縁層２００６ａ、酸化物半導体層２００６ｂ、絶縁層２００６ｃなどに適用
可能な半導体および絶縁体について説明する。
【０２０２】
なお、絶縁層２００６ａ、または絶縁層２００６ｃは、後述する材料、およびその比率
によっては、半導体に分類される場合がある。本実施の形態の変形例では、酸化物半導体
層２００６ｂがトランジスタのチャネル形成領域として機能するため、絶縁層２００６ａ
と絶縁層２００６ｃの内部ではキャリアの移動は起こらない場合がある。そのため、本実
施の形態では、絶縁層２００６ａ、または絶縁層２００６ｃが半導体としての性質を持っ
ていたとしても、絶縁体として表記する。
【０２０３】
酸化物半導体層２００６ｂは、例えば、インジウムを含む酸化物半導体である。酸化物
半導体層２００６ｂは、例えば、インジウムを含むと、キャリア移動度（電子移動度）が
高くなる。また、酸化物半導体層２００６ｂは、元素Ｍを含むと好ましい。元素Ｍは、好
ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元
素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウ
ム、イットリウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニ
ウム、タンタル、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組
み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元
素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または
、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素
である。また、酸化物半導体層２００６ｂは、亜鉛を含むと好ましい。酸化物半導体は、
亜鉛を含むと結晶化しやすくなる場合がある。
【０２０４】
ただし、酸化物半導体層２００６ｂは、インジウムを含む酸化物半導体に限定されない
。酸化物半導体層２００６ｂは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、
インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含
む酸化物半導体などであっても構わない。
【０２０５】
酸化物半導体層２００６ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。
酸化物半導体層２００６ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ
以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅ
Ｖ以下とする。
【０２０６】
例えば、絶縁層２００６ａおよび絶縁層２００６ｃは、酸化物半導体層２００６ｂを構
成する酸素以外の元素一種以上、または二種以上から構成される酸化物である。酸化物半
導体層２００６ｂを構成する酸素以外の元素一種以上、または二種以上から絶縁層２００
６ａおよび絶縁層２００６ｃが構成されるため、絶縁層２００６ａと酸化物半導体層２０
０６ｂとの界面、および酸化物半導体層２００６ｂと絶縁層２００６ｃとの界面において
、界面準位が形成されにくい。
【０２０７】
絶縁層２００６ａ、酸化物半導体層２００６ｂおよび絶縁層２００６ｃは、少なくとも
インジウムを含むと好ましい。なお、絶縁層２００６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、
ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉ
ｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ
％未満、Ｍが７５ａｔｏｍｉｃ％より高いとする。また、酸化物半導体層２００６ｂがＩ
ｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ま
しくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好まし
くはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、絶
縁層２００６ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ
％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より
高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高
くする。なお、絶縁層２００６ｃは、絶縁層２００６ａと同種の酸化物を用いても構わな
い。ただし、絶縁層２００６ａまたは／および絶縁層２００６ｃがインジウムを含まなく
ても構わない場合がある。例えば、絶縁層２００６ａまたは／および絶縁層２００６ｃが
酸化ガリウムであっても構わない。
【０２０８】
酸化物半導体層２００６ｂは、絶縁層２００６ａおよび絶縁層２００６ｃよりも電子親
和力の大きい酸化物を用いる。例えば、酸化物半導体層２００６ｂとして、絶縁層２００
６ａおよび絶縁層２００６ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ま
しくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以
下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの
差である。
【０２０９】
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有す
る。そのため、絶縁層２００６ｃがインジウムガリウム酸化物を含むと好ましい。ガリウ
ム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、
さらに好ましくは９０％以上とする。
【０２１０】
絶縁層２００６ａ、酸化物半導体層２００６ｂ、および絶縁層２００６ｃが積層構造と
なっており、このときゲート電圧を印加すると、電子親和力の大きい酸化物半導体層２０
０６ｂにチャネル形成領域を設けることができる。その結果、高い電界効果移動度および
安定した電気特性を有するトランジスタを形成することができる。
【０２１１】
また、図５（Ｂ）では、導電層２００８上に、絶縁層２０１４、絶縁層２０１５、およ
び電極２０１１が設けられた領域を有する。当該領域が容量素子２００２として機能する
。なお、絶縁層２０１４および絶縁層２０１５は、それぞれ絶縁層２００６ｃおよびゲー
ト絶縁膜２００９と同一物質を含む層である。
【０２１２】
また、ゲート電極２０１０、電極２０１１、導電層２００７、および導電層２００８を
覆うように、絶縁層２０１２が設けられる。絶縁層２０１２には開口が設けられ、前記開
口に導電層２０１３が設けられる。また、導電層１０１５が導電層２０１３に接する。上
記の構成により、コンタクト部１０１４を介し、記憶素子部と、その上方に配置されるセ
ンサ部とが機能的に接続される。
【０２１３】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【０２１４】
（実施の形態９）
本実施の形態では、開示する本発明の半導体装置の断面構造の例について図６を用いて
説明する。
【０２１５】
図６（Ａ）は、記憶素子部とセンサ部を有する半導体装置の断面構造の一例である。記
憶素子部はトランジスタ３００１と容量素子３００２を有する。トランジスタ３００１は
トップゲート構造の一種である。また、センサ部は記憶素子部の上部に積層して設けられ
た圧力センサ３００３を有する。
【０２１６】
トランジスタ３００１は、基板３００４上に設けられた絶縁膜３００５上に、酸化物半
導体層３００６、ソース電極またはドレイン電極の一方として機能する導電層３００７、
ソース電極またはドレイン電極の他方として機能する導電層３００８、ゲート絶縁膜３０
０９、およびゲート電極３０１０を有する。
【０２１７】
また、図６（Ａ）では、ゲート絶縁膜３００９上において導電層３００８と重なる位置
に、電極３０１１が設けられている。ゲート絶縁膜３００９を間に挟んで導電層３００８
と電極３０１１とが重なる領域が、容量素子３００２として機能する。
【０２１８】
また、ゲート電極３０１０、電極３０１１およびゲート絶縁膜３００９を覆うように、
絶縁層３０１２が設けられる。ゲート絶縁膜３００９と絶縁層３０１２には開口が設けら
れ、前記開口に導電層３０１３が設けられる。また、絶縁層３０１２上には、絶縁層３０
２２および絶縁層３０２３が設けられる。絶縁層３０２２および絶縁層３０２３の開口に
導電層３０１５が設けられ、導電層３０１５が導電層３０１３に接する。導電層３０１５
はセンサ部に設けられる第１の導電層３０１６と電気的に接続している。なお、導電層３
０１５および第１の導電層３０１６は、同一の工程で形成することができるため、図６（
Ａ）および後述する図６（Ｂ）では同じハッチングパターンを使用している。上記の構成
により、コンタクト部３０１４を介し、記憶素子部と、その上方に配置されるセンサ部と
が機能的に接続される。
【０２１９】
本実施の形態の圧力センサ３００３は、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅ
ｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）と呼ばれる、微小電気機械システムの一種である。ま
た単にマイクロマシンと呼ばれることもある。
【０２２０】
圧力センサ３００３は、絶縁層３０２３上に、第１の導電層３０１６、絶縁層３０１７
、および構造層である第２の導電層３０１９を有する。第２の導電層３０１９の端部は絶
縁層３０２０により覆われる。絶縁層３０２０に設けられた開口に電極層３０２１が形成
され、電極層３０２１は第２の導電層３０１９と接続される。
【０２２１】
圧力センサ３００３において、第２の導電層３０１９は一部が露出している。また、第
２の導電層３０１９の下方には、空間３０１８を有する。このような空間によって、第２
の導電層３０１９は外界の圧力に応じて変形する。例えば、圧力３０２４を受けて上下、
左右、またはある軸を中心に回転するように変形する。そのため、第１の導電層３０１６
と第２の導電層３０１９との間の距離が変化する可変容量を形成することができる。この
構造を利用して、圧力検知素子を構成することができる。
【０２２２】
第１の導電層３０１６と第２の導電層３０１９としては、金属材料や結晶性半導体材料
を使用することができる。また、酸化物半導体層３００６に用いられるものと同種の酸化
物半導体に、水素や不純物元素を添加して酸化物導電体を作製してもよい。当該酸化物導
電体を第１の導電層３０１６と第２の導電層３０１９の少なくとも一方に使用することが
可能である。酸化物導電体を使用することにより、透光性に優れた半導体装置を作製する
ことができる。
【０２２３】
また、第２の導電層３０１９を、熱膨張率の異なる２種類の物質を積層させて作製する
ことができる。この場合、第２の導電層３０１９は温度変化によって膨張または収縮する
ので、温度を測定することも可能になる。
【０２２４】
空間３０１８の形成は、空間を形成したい領域に犠牲層を形成し、該犠牲層上に第２の
導電層３０１９を形成し、その後の工程で該犠牲層をエッチング処理などにより除去する
ことによって行う。このような犠牲層は、金属元素、金属化合物、酸化物半導体、シリコ
ン、シリコン酸化物、またはシリコン窒化物を有する材料から形成することができる。ま
た該犠牲層は導電体であっても、絶縁体であってもよい。
【０２２５】
このようにして、圧力に対して感度を持つ圧力センサを用いることで、半導体装置に加
わる圧力をアナログ値の情報として取得することができる。また、取得されたアナログ値
の情報を、記憶素子部に保存することができる。
【０２２６】
なお、上記の構成例では、センサ部は記憶素子部の上方に設けられているため、半導体
装置の占有する面積を小さくすることが可能になる。そのため半導体装置の小型化が可能
になる。なお、センサ部と記憶素子部の構成は上記の構成に限定されない。例えばセンサ
部と記憶素子部を半導体装置内の同じ階層に設ける構成としてもよい。
【０２２７】
また、トランジスタ３００１としてシングルゲート構造のトランジスタを用いて説明す
るが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタと
して形成することもできる。また、ボトムゲート構造のトランジスタを形成してもよい。
【０２２８】
また、基板３００４としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス
またはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板
、サファイア基板などを用いることができる。また、基板３００４として、可撓性基板（
フレキシブル基板）を用いてもよい。可撓性基板を用いる場合、可撓性基板上にトランジ
スタ３００１を直接作製してもよいし、他の作製基板上にトランジスタ３００１を作製し
、剥離プロセスを経た後に、可撓性基板上に転置してもよい。なお、剥離プロセスを行う
ために、作製基板とトランジスタ等との間に、剥離層を設けるとよい。可撓性基板を用い
ることで、耐久性に優れた半導体装置を提供することができる。
【０２２９】
基板３００４は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成さ
れた基板であってもよい。この場合、トランジスタ３００１のゲート電極３０１０、導電
層３００７、および導電層３００８の少なくとも一つは、上記の他のデバイスと電気的に
接続されていてもよい。
【０２３０】
絶縁膜３００５は、基板３００４からの不純物の拡散を防止する役割を有するほか、酸
化物半導体層３００６に酸素を供給する役割を担うことができる。したがって、絶縁膜３
００５は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶
縁膜であることがより好ましい。また、上述のように基板３００４が他のデバイスが形成
された基板である場合、絶縁膜３００５は、層間絶縁膜としての機能も有する。その場合
は、表面が平坦になるようにＣＭＰ法等で平坦化処理を行うことが好ましい。
【０２３１】
なお、絶縁膜３００５が酸化物半導体層３００６に直接接する場合、絶縁膜３００５の
平均面粗さ（Ｒａ）を、０．１ｎｍ以上かつ０．５ｎｍ未満とすることが好ましい。これ
は、酸化物半導体層３００６に含まれる結晶が絶縁膜３００５の表面に略垂直な方向に成
長することに由来する。
【０２３２】
また、本構成例では基板上方から加えられる圧力を測定する構成を示しているが、本実
施の形態はこの構成に限定されない。例えば基板下方から加えられる圧力を測定するよう
に、記憶素子部と基板の間にセンサ部を配置する構成としてもよい。
【０２３３】
＜変形例＞
なお、上述した半導体装置は、本実施の形態の半導体装置の一例であり、上述した半導
体装置と異なる点を有する半導体装置も本実施の形態には含まれる。
【０２３４】
例えば、半導体装置において、複数の酸化物半導体層を積層したトランジスタを用いる
こともできる。図６（Ｂ）示すトランジスタ４００１は、基板４００４上に設けられた絶
縁膜４００５上に形成される。トランジスタ４００１は、絶縁膜４００５上に形成された
絶縁層４００６ａ、絶縁層４００６ａ上に形成された酸化物半導体層４００６ｂ、絶縁層
４００６ａおよび酸化物半導体層４００６ｂのそれぞれの一部と接するソース電極または
ドレイン電極の一方として機能する導電層４００７、およびソース電極またはドレイン電
極の他方として機能する導電層４００８を有する。また、酸化物半導体層４００６ｂ上に
形成され、導電層４００７および導電層４００８と一部が接する絶縁層４００６ｃを有す
る。さらに、絶縁層４００６ｃ上に形成されたゲート絶縁膜４００９、当該ゲート絶縁膜
４００９上に形成されたゲート電極４０１０を有する。
【０２３５】
絶縁層４００６ａは、絶縁層２００６ａについての記載を参照する。また、酸化物半導
体層４００６ｂは、酸化物半導体層２００６ｂについての記載を参照する。また、絶縁層
４００６ｃは、絶縁層２００６ｃについての記載を参照する。
【０２３６】
絶縁層４００６ａ、酸化物半導体層４００６ｂ、および絶縁層４００６ｃが積層構造と
なっており、このときゲート電圧を印加すると、電子親和力の大きい酸化物半導体層４０
０６ｂにチャネル形成領域を設けることができる。その結果、高い電界効果移動度および
安定した電気特性を有したトランジスタを形成することができる。
【０２３７】
また、図６（Ｂ）では、導電層４００８上に、酸化物半導体層４０１４、絶縁層４０１
５、および電極４０１１が設けられた領域を有する。当該領域が容量素子４００２として
機能する。なお、酸化物半導体層４０１４および絶縁層４０１５は、それぞれ絶縁層４０
０６ｃおよびゲート絶縁膜４００９と同一物質を含む層である。
【０２３８】
また、ゲート電極４０１０、電極４０１１、導電層４００７、および導電層４００８を
覆うように、絶縁層４０１２が設けられる。絶縁層４０１２には開口が設けられ、前記開
口に導電層４０１３が設けられる。また、導電層３０１５が導電層４０１３に接する。上
記の構成により、コンタクト部３０１４を介し、記憶素子部と、その上方に配置されるセ
ンサ部と、が機能的に接続される。
【０２３９】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【０２４０】
（実施の形態１０）
本実施の形態では、開示する本発明の半導体装置に適用できる光センサやアンプの例に
ついて、図７を参照して説明する。
【０２４１】
図７（Ａ）に、基本的な構成図を示す。光電変換素子３６０１に光が照射され、照度に
応じて電流が流れる。その電流を電流電圧変換回路３９０２で電圧信号に変換する。この
ように、光電変換素子３６０１と、電流電圧変換回路３９０２と、で光センサ１１３が構
成される。そして、光センサ１１３から出力された信号は、アンプ１１４へ入力される。
図７（Ａ）では、オペアンプを用いた電圧フォロワ回路を示した。ただし、これに限定さ
れない。また、光センサ１１３とアンプ１１４の間に記憶素子部を設けた構成としてもよ
い。
【０２４２】
また、図７（Ｂ）のように、光電変換素子３６０１とカレントミラー回路３８０３とに
流れる電流を電流電圧変換回路３８０２に流すようにして、光に対する感度を向上させた
り、ノイズに対する耐性を向上させたりしてもよい。また、このようにすることにより、
光電変換素子３６０１に接続される配線とカレントミラー回路の出力とを１つにすること
が出来るため、接続端子を減らすことが出来る。
【０２４３】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【０２４４】
（実施の形態１１）
本実施の形態では、生体の機能データを取得することが可能な検査装置の例について、
図８を用いて説明する。
【０２４５】
図８（Ａ）に示す検査装置３９５０は、保護層がコーティングされたカプセル３９５２
内に本発明の一態様である半導体装置３９５１を有する。カプセル３９５２と半導体装置
３９５１の間には、充填剤３９５３が満たされていてもよい。
【０２４６】
図８（Ｂ）に示す検査装置３９５５は、保護層がコーティングされたカプセル３９５２
内に本発明の一態様である半導体装置３９５１を有する。また、半導体装置の電極３９５
６がカプセル３９５２の外側に露出している。カプセル３９５２と半導体装置３９５１の
間には、充填剤３９５３が満たされていてもよい。
【０２４７】
検査装置３９５０および３９５５に設けられる半導体装置３９５１は、センサ部を有す
る半導体装置である。センサ部において、物理量や化学量を測定して生体の機能データを
取得する。また、取得したアナログ値の情報を記憶素子部に保存することが可能である。
物理量として、圧力、光、音波等を測定する場合、図８（Ａ）に示すような、電極がカプ
セル３９５２の外部に露出してない検査装置３９５０を用いることができる。また、温度
、流量、磁気、加速度、湿度、ガス等の気体成分やイオン等の液体成分等の化学物質等を
検出する場合、図８（Ｂ）に示すような、電極３９５６がカプセル３９５２の外部に露出
している検査装置３９５５を用いることが好ましい。
【０２４８】
カプセルの表面に設けられた保護層は、ダイヤモンドライクカーボン（ＤＬＣ）、窒化
珪素、酸化珪素、酸窒化珪素、又は窒化炭素を含んでいることが好ましい。カプセルや充
填材は様々なものを適宜用いることができる。カプセルに保護層を設けることで、生体内
でカプセルや半導体装置が溶解、変性することを防止することが可能である。
【０２４９】
また、生体内に検査装置を導入する場合、生体に対して影響の少ない半導体材料や、各
種電極材料を適宜選択して検査装置を構成するとよい。
【０２５０】
次に、検査装置の使用方法について説明する。図８（Ｄ）に示すように、被験者３９６
２が検査装置３９５０を嚥下する。嚥下された検査装置３９５０は、体内腔３９６３を移
動する。体内腔３９６３において、検査装置３９５０は生体の機能データを取得する。ま
た、体内腔３９６３より排出された検査装置３９５０から外部回路にデータを読み出し、
被験者の生体の機能データを分析することが可能である。
【０２５１】
また、図８（Ｅ）に示すように、被験者３９６２の表面に検査装置３９５５を張り付け
、被験者の生体の機能データを取得しても良い。取得されたデータは、被験者の近傍に設
置された外部回路３９６４に送信する。この場合、被験者の測定対象部に電極３９５６が
接するように検査装置３９５５を設ける。外部回路３９６４は、この結果を受信する。こ
の受信結果を、生体情報管理コンピュータで記録し、処理することで、被験者の生体情報
を管理することが可能である。なお、外部回路３９６４をベッド３９６０に設けることで
、身体機能が不全で、移動が困難な被験者の生体情報を常時取得することが可能であり、
被験者の病状や健康状態を管理することが可能である。また、本実施の形態の検査装置は
、安価であるため、複数の検査装置を定期的に交換する用途や、使い捨てにする用途等に
も適している。
【０２５２】
なお、図８（Ｃ）に示す態様で、検査装置３９５０または検査装置３９５５を使用する
こともできる。図８（Ｃ）は、複数の検査装置３９５０をカプセル３９５７に充填した例
である。例えば上記のカプセル３９５７は生体内で溶解する構成とすることで、複数の検
査装置３９５０を生体内に容易に導入することが可能になる。
【０２５３】
半導体装置を複数使用することで複数のセンサ部で生体内の情報を測定することが可能
である。その結果、高精度で信頼性の高いデータを得ることができる。具体的には、得ら
れた複数のデータを統計処理し、偶然誤差による影響を低減させることができる。また、
複数のデータから標準偏差を求め、測定ばらつきを含むデータを管理することも可能であ
る。また、本実施の形態の検査装置に設けられる半導体装置はアナログデジタル変換回路
を有さない。そのため、検査装置を小型にすることができ、生体内において空間分解能の
高い測定を行うことが可能である。また、低消費電力の半導体装置を構成することができ
る。
【０２５４】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【０２５５】
（実施の形態１２）
本実施の形態では、開示する本発明の半導体装置のセンサ部で取得したデータを受信す
る入出力装置の例について、図９を用いて説明する。
【０２５６】
図９（Ａ）に示すように、本発明の一態様の半導体装置９０１内のアナログ値の情報は
、入出力装置９０２により読みだされる。半導体装置９０１と入出力装置９０２は無線の
方式で情報の伝送を行う。入出力装置９０２はケーブル９０３を介してコンピュータ９０
４に接続される。コンピュータ９０４により、得られた情報に対して各種の統計処理を行
うことが可能である。なお、半導体装置９０１と入出力装置９０２との情報の伝送は無線
に限定されない。例えば、半導体装置９０１と入出力装置９０２との情報の伝送を有線の
方式で行ってもよい。
【０２５７】
図９（Ｂ）に、入出力装置９０２の回路構成の一例を示す。入出力装置は入力ポート９
２１、アナログデジタル変換回路９２２、制御回路９２３、演算処理回路９２４、メモリ
９２５、電源回路９２６、および出力ポート９２７を有する。半導体装置９０１の出力ポ
ートが入出力装置９０２の入力ポート９２１に接続されると、入出力装置９０２の制御回
路９２３が接続情報を取得する。そして、半導体装置９０１が記憶するアナログ値の情報
を入出力装置に伝送することが可能になる。伝送されたアナログ値の情報は、アナログデ
ジタル変換回路９２２において、デジタル信号に変換される。得られたデジタル信号は、
演算処理回路９２４、メモリ９２５などを利用して加工され、出力ポート９２７を介して
出力される。
【０２５８】
上記のように、半導体装置９０１にはアナログデジタル変換回路を設けず、アナログ値
の情報の測定機能と記憶機能のみを実装することができる。また、アナログデジタル変換
回路は半導体装置外部の入出力装置９０２に設置される構成とする。したがって、半導体
装置９０１の小型化と作製コストの低減が可能になる。同時に、半導体装置９０１の消費
電力も下げることが可能である。
【０２５９】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【０２６０】
（実施の形態１３）
本実施の形態では、開示する本発明の半導体装置を備えた電子機器の例、および半導体
装置の使用の形態について、図１０を用いて説明する。
【０２６１】
図１０（Ａ）はロボット１１００であり、胴部、脚部、頭部、腕部を有する。ロボット
１１００は、介護現場などで人間を支援する用途に使用することができる。また、工場内
で産業用ロボットとして使用することができる。ロボットが人や物の把持をする際には、
圧力などを高精度で計測可能な触覚センサが必要である。そのため、ロボット１１００の
全身に触覚センサを高密度に分布させる。本実施の形態のロボット１１００の腕部には、
触覚センサを有する半導体装置１１０１が複数設けられ、ロボット１１００の胴部には、
触覚センサを有する半導体装置１１０２が複数設けられ、ロボット１１００の脚部には、
触覚センサを有する半導体装置１１０３が複数設けられている。
【０２６２】
触覚センサは、例えばシリコン薄膜で構成し、触れられた際のシリコン薄膜の変形を静
電容量変化に変えて検知することが可能である。触覚センサの計測可能な力の範囲やセン
サの数、密度は、使用目的に合わせて適宜変えることができる。また、使用用途に合わせ
てセンサの種類を変えても良い。また、使用により消耗が予測される場合、半導体装置を
消耗品として定期的に交換可能な構成とすると良い。
【０２６３】
図１０（Ｂ）は屋外における半導体装置の使用の態様を示す図である。図１０（Ｂ）は
バス１２００、および道路脇に設けられたガードレール１２０１を示す。ガードレール１
２０１には複数の半導体装置１２０２が設けられている。
【０２６４】
半導体装置１２０２は、バス１２００や自動車から排出される酸化窒化物などの浮遊量
を測定するアナログセンサを備える。また、屋外に浮遊する花粉や、微小粒子状物質など
の汚染物質の量を測定するアナログセンサを備えても良い。複数の半導体装置を用いるこ
とで、それらの情報を正確に取得することができる。また、半導体装置を定期的に交換可
能な構成としても良い。
【０２６５】
また、図１０（Ｂ）ではガードレール１２０１にセンサを設ける一例について示したが
、本実施の形態はこれに限定されない。例えば、バス１２００や自動車の車体に本発明の
一態様の半導体装置を複数取り付けて、各種データを取得しても良い。また電車などの公
共交通機関に本発明の一態様の半導体装置を複数設置する構成としても良い。
【０２６６】
半導体装置を複数使用することで複数のセンサ部で情報を測定することが可能である。
その結果、高精度で信頼性の高いデータを得ることができる。具体的には、得られた複数
のデータを統計処理し、偶然誤差による影響を低減させることができる。また、複数のデ
ータから標準偏差を求め、測定ばらつきを含むデータを管理することが可能である。また
、本実施の形態の半導体装置はアナログデジタル変換回路を有さない。そのため、安価な
半導体装置を提供することができる。また、低消費電力の半導体装置を構成することがで
きる。
【０２６７】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【符号の説明】
【０２６８】
１００    半導体装置
１０１    電源部
１０２    センサ部
１０３    記憶素子部
１０４    トランジスタ
１０５    出力ポート
１１３    光センサ
１１４    アンプ
１５０    配線
１５１    配線
１５２    配線
１５３    配線
１５４    配線
１５５    配線
１５６    配線
１５７    配線
１６０    トランジスタ
１６１    容量素子
１６２    トランジスタ
１６３    トランジスタ
１６４    容量素子
２００    半導体装置
２０２ａ    センサ素子
２０２ｂ    センサ素子
３００    半導体装置
３０１    アンテナ部
４００    半導体装置
４０１    タイマー回路
５００    半導体装置
５０１    増幅器
６２０    メモリセルアレイ
６２１    配線
６２２    配線
６３０    メモリセル
６３１    トランジスタ
６３２    容量素子
９０１    半導体装置
９０２    入出力装置
９０３    ケーブル
９０４    コンピュータ
９２１    入力ポート
９２２    アナログデジタル変換回路
９２３    制御回路
９２４    演算処理回路
９２５    メモリ
９２６    電源回路
９２７    出力ポート
１００１    トランジスタ
１００２    容量素子
１００３    光センサ
１００４    基板
１００５    絶縁膜
１００６    酸化物半導体層
１００７    導電層
１００８    導電層
１００９    ゲート絶縁膜
１０１０    ゲート電極
１０１１    電極
１０１２    絶縁層
１０１３    導電層
１０１４    コンタクト部
１０１５    導電層
１０１６    電極
１０１７    第１の半導体層
１０１８    第２の半導体層
１０１９    第３の半導体層
１０２０    絶縁層
１０２１    電極
１０２２    絶縁層
１０２３    絶縁層
１０２４    光
１１００    ロボット
１１０１    半導体装置
１１０２    半導体装置
１１０３    半導体装置
１２００    バス
１２０１    ガードレール
１２０２    半導体装置
２００１    トランジスタ
２００２    容量素子
２００４    基板
２００５    絶縁膜
２００６ａ    絶縁層
２００６ｂ    酸化物半導体層
２００６ｃ    絶縁層
２００７    導電層
２００８    導電層
２００９    ゲート絶縁膜
２０１０    ゲート電極
２０１１    電極
２０１２    絶縁層
２０１３    導電層
２０１４    絶縁層
２０１５    絶縁層
３００１    トランジスタ
３００２    容量素子
３００３    圧力センサ
３００４    基板
３００５    絶縁膜
３００６    酸化物半導体層
３００７    導電層
３００８    導電層
３００９    ゲート絶縁膜
３０１０    ゲート電極
３０１１    電極
３０１２    絶縁層
３０１３    導電層
３０１４    コンタクト部
３０１５    導電層
３０１６    第１の導電層
３０１７    絶縁層
３０１８    空間
３０１９    第２の導電層
３０２０    絶縁層
３０２１    電極層
３０２２    絶縁層
３０２３    絶縁層
３０２４    圧力
３６０１    光電変換素子
３８０２    電流電圧変換回路
３８０３    カレントミラー回路
３９０２    電流電圧変換回路
３９５０    検査装置
３９５１    半導体装置
３９５２    カプセル
３９５３    充填剤
３９５５    検査装置
３９５６    電極
３９６２    被験者
３９６３    体内腔
３９６４    外部回路
３９６０    ベッド
３９５７    カプセル
４００１    トランジスタ
４００２    容量素子
４００４    基板
４００５    絶縁膜
４００６ａ    絶縁層
４００６ｂ    酸化物半導体層
４００６ｃ    絶縁層
４００７    導電層
４００８    導電層
４００９    ゲート絶縁膜
４０１０    ゲート電極
４０１１    電極
４０１２    絶縁層
４０１３    導電層
４０１４    酸化物半導体層
４０１５    絶縁層
【図１】
2020077859.tif 000003
【図２】
2020077859.tif 000004
【図３】
2020077859.tif 000005
【図４】
2020077859.tif 000006
【図５】
2020077859.tif 000007
【図６】
2020077859.tif 000008
【図７】
2020077859.tif 000009
【図８】
2020077859.tif 000010
【図９】
2020077859.tif 000011
【図１０】
2020077859.tif 000012
【手続補正書】
【提出日】令和1年11月1日(2019.11.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
カプセル内に設けられた半導体装置と、
前記カプセルと前記半導体装置との間に設けられた充填剤と、を有し、
前記半導体装置は、電源部と、センサ部と、記憶素子部と、を有し、
前記電源部は、前記センサ部と、前記記憶素子部に電気的に接続され、
前記センサ部は、前記記憶素子部に電気的に接続され、
前記センサ部は、アナログ値の情報を取得するセンサ素子を有し、
前記記憶素子部は、前記センサ素子から出力された前記アナログ値の情報を記憶する機能を有する検査装置。
【請求項２】
請求項１において、
前記半導体装置の電極は、前記カプセルの外側に露出した領域を有する検査装置。
【請求項３】
請求項１または２において、
前記カプセルは、保護層でコーティングされている検査装置。
【請求項４】
請求項３において、
前記保護層は、ダイヤモンドライクカーボン（ＤＬＣ）、窒化珪素、酸化珪素、酸窒化珪素、又は窒化炭素を含んでいる検査装置。