(57)【要約】【課題】接合界面の平坦性および小片の表面の平坦性を向上することが可能な光半導体素子およびその製造方法を提供する。【解決手段】犠牲層、吸収層およびコア層を含む複数の化合物半導体層を形成する工程と、前記複数の化合物半導体層から第１メサを形成する工程と、前記第１メサを埋め込む半導体層である埋め込み層を形成する工程と、前記埋め込み層を形成する工程の後、前記犠牲層をエッチングすることで前記複数の化合物半導体層および前記埋め込み層を含む小片を形成する工程と、シリコンを含み導波路を有する基板に、前記小片を接合する工程と、前記基板に接合された前記小片の前記第１メサの一部をエッチングすることで、前記第１メサに隣接し、前記コア層を含み、前記基板の導波路と光結合する第２メサを形成する工程と、を有する光半導体素子の製造方法。【選択図】  図４
2020155715.tif 000002
【特許請求の範囲】
【請求項１】
犠牲層、吸収層およびコア層を含む複数の化合物半導体層を形成する工程と、
前記複数の化合物半導体層から第１メサを形成する工程と、
前記第１メサを埋め込む半導体層である埋め込み層を形成する工程と、
前記埋め込み層を形成する工程の後、前記犠牲層をエッチングすることで前記複数の化合物半導体層および前記埋め込み層を含む小片を形成する工程と、
シリコンを含み導波路を有する基板に、前記小片を接合する工程と、
前記基板に接合された前記小片の前記第１メサの一部をエッチングすることで、前記第１メサに隣接し、前記コア層を含み、前記基板の導波路と光結合する第２メサを形成する工程と、を有する光半導体素子の製造方法。
【請求項２】
前記小片を形成する工程の前に、前記埋め込み層に前記犠牲層が露出する溝を形成する工程を有し、
前記第１メサは前記溝から露出せず、
前記小片を形成する工程において、前記第１メサは前記埋め込み層および前記マスクに覆われ、前記溝に露出する部分から前記犠牲層がエッチングされる請求項１に記載の光半導体素子の製造方法。
【請求項３】
前記犠牲層はアルミニウム砒素を含み、
前記埋め込み層はインジウムリンを含む請求項１または２に記載の光半導体素子の製造方法。
【請求項４】
前記吸収層および前記コア層はガリウムインジウム砒素を含む請求項３に記載の光半導体素子の製造方法。
【請求項５】
前記第２メサは前記第１メサから遠ざかるほど細くなるテーパ形状を有する請求項１から請求項４のいずれか一項に記載の光半導体素子の製造方法。
【請求項６】
前記複数の化合物半導体層を形成する工程は、前記犠牲層の上に前記吸収層を積層する工程、および前記積層方向に交差する方向において前記吸収層に隣接する前記コア層を前記犠牲層の上に積層する工程を含む請求項１から請求項５のいずれか一項に記載の光半導体素子の製造方法。
【請求項７】
前記埋め込み層を形成する工程の後であって前記小片を形成する工程の前に、前記化合物半導体層に電極を形成する工程を有する請求項１から請求項６のいずれか一項に記載の光半導体素子の製造方法。
【請求項８】
シリコンを含み、導波路を有する基板と、
前記基板に直接に接合され、化合物半導体層および埋め込み層を含む小片と、を具備し、
前記化合物半導体層は、互いに隣接する吸収層およびコア層を含み、
前記小片は、互いに隣接する第１メサおよび第２メサを有し、
前記埋め込み層は前記第１メサを埋め込み、
前記第２メサは前記コア層を含み、前記基板の導波路と光結合する光半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光半導体素子およびその製造方法に関するものである。
【背景技術】
【０００２】
受光素子などを形成したチップ（小片）と、導波路を形成したシリコンなどのウェハとを接合し、光半導体素子を製造する技術が知られている。シリコンウェハには光を伝搬する導波路が形成されている。小片には当該導波路と光結合する導波路メサを形成する（例えば非特許文献１）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】アンドレアス・デ・グルーテら（Andreas De Groote.et.al.）  “Transfer-printing-based integration of single-mode waveguide-coupled III-V-on-silicon broadband light emitters”  オプティクス・エクスプレス（OPTICS EXPRESS）  Ｖｏｌ．２４，Ｎｏ．１３，２０１６
【発明の概要】
【発明が解決しようとする課題】
【０００４】
小片とウェハとの接合強度を高めるためには、接合界面を平坦にすることが重要である。しかし、小片に設けられたレジストにより接合界面の平坦性が低下する恐れがある。一方、光結合の結合効率を高めるため、導波路メサと導波路とのアライメントの精度を高める必要がある。しかし、小片の表面の平坦性が悪化すると、導波路メサを高精度に形成することが難しくなる。そこで、接合界面の平坦性および小片の表面の平坦性を向上することが可能な光半導体素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明に係る光半導体素子の製造方法は、犠牲層、吸収層およびコア層を含む複数の化合物半導体層を形成する工程と、前記複数の化合物半導体層から第１メサを形成する工程と、前記第１メサを埋め込む半導体層である埋め込み層を形成する工程と、前記埋め込み層を形成する工程の後、前記犠牲層をエッチングすることで前記複数の化合物半導体層および前記埋め込み層を含む小片を形成する工程と、シリコンを含み導波路を有する基板に、前記小片を接合する工程と、前記基板に接合された前記小片の前記第１メサの一部をエッチングすることで、前記第１メサに隣接し、前記コア層を含み、前記基板の導波路と光結合する第２メサを形成する工程と、を有する光半導体素子の製造方法である。
【０００６】
本発明に係る光半導体素子は、シリコンを含み、導波路を有する基板と、前記基板に直接に接合され、化合物半導体層および埋め込み層を含む小片と、を具備し、前記化合物半導体層は、互いに隣接する吸収層およびコア層を含み、前記小片は、互いに隣接する第１メサおよび第２メサを有し、前記埋め込み層は前記第１メサを埋め込み、前記第２メサは前記コア層を含み、前記基板の導波路と光結合する光半導体素子である。
【発明の効果】
【０００７】
上記発明によれば、接合界面の平坦性および小片の表面の平坦性を向上することが可能である。
【図面の簡単な説明】
【０００８】
【図１】図１（ａ）は実施例１に係る光半導体素子を例示する平面図であり、図１（ｂ）および図１（ｃ）は光半導体素子を例示する断面図である。
【図２】図２（ａ）から図２（ｄ）は光半導体素子の製造方法を例示する断面図である。
【図３】図３（ａ）は光半導体素子の製造方法を例示す平面図である、図３（ｂ）から図３（ｄ）は光半導体素子の製造方法を例示する断面図である。
【図４】図４（ａ）は光半導体素子の製造方法を例示す平面図である、図４（ｂ）から図４（ｄ）は光半導体素子の製造方法を例示する断面図である。
【図５】図５（ａ）から図５（ｃ）は光半導体素子の製造方法を例示する断面図である。
【図６】図６（ａ）は光半導体素子の製造方法を例示す平面図である、図６（ｂ）および図６（ｃ）は光半導体素子の製造方法を例示する断面図である。
【図７】図７（ａ）および図７（ｂ）は光半導体素子の製造方法を例示する断面図である。
【図８】図８（ａ）は光半導体素子の製造方法を例示する断面図であり、図８（ｂ）および図８（ｃ）は光半導体素子の製造方法を例示する平面図である。
【発明を実施するための形態】
【０００９】
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
【００１０】
本願発明の一形態は、（１）犠牲層、吸収層およびコア層を含む複数の化合物半導体層を形成する工程と、前記複数の化合物半導体層から第１メサを形成する工程と、前記第１メサを埋め込む半導体層である埋め込み層を形成する工程と、前記埋め込み層を形成する工程の後、前記犠牲層をエッチングすることで前記複数の化合物半導体層および前記埋め込み層を含む小片を形成する工程と、シリコンを含み導波路を有する基板に、前記小片を接合する工程と、前記基板に接合された前記小片の前記第１メサの一部をエッチングすることで、前記第１メサに隣接し、前記コア層を含み、前記基板の導波路と光結合する第２メサを形成する工程と、を有する光半導体素子の製造方法である。埋め込み層を形成することで小片の平坦性が高くなる。このため第２メサを精度高く形成することができる。また、埋め込み層がエッチングに対する保護膜として機能するため、第１メサのエッチングが抑制される。レジストなどの保護膜を設けなくてよいため、バリが発生せず、平坦な接合界面が得られる。
（２）前記小片を形成する工程の前に、前記埋め込み層に前記犠牲層が露出する溝を形成する工程を有し、前記第１メサは前記溝から露出せず、前記小片を形成する工程において、前記第１メサは前記埋め込み層および前記マスクに覆われ、前記溝に露出する部分から前記犠牲層がエッチングされてもよい。これにより犠牲層をエッチングし、かつ第１メサを埋め込み層によって保護することができる。
（３）前記犠牲層はアルミニウム砒素を含み、前記埋め込み層はインジウムリンを含んでもよい。埋め込み層は犠牲層に対してエッチング選択性を有するため、保護膜として機能する。このため化合物半導体層のエッチングが抑制される。
（４）前記吸収層および前記コア層はガリウムインジウム砒素を含んでもよい。吸収層およびコア層は犠牲層に対してエッチング選択性を持たないが、埋め込み層により保護される。
（５）前記第２メサは前記第１メサから遠ざかるほど細くなるテーパ形状を有してもよい。第２メサと基板の導波路とを位置合わせし、光結合の効率を高めることができる。
（６）前記複数の化合物半導体層を形成する工程は、前記犠牲層の上に前記吸収層を積層する工程、および前記積層方向に交差する方向において前記吸収層に隣接する前記コア層を前記犠牲層の上に積層する工程を含んでもよい。吸収層とコア層とが隣接することで、これらの間で光を伝搬することができる。
（７）前記埋め込み層を形成する工程の後であって前記小片を形成する工程の前に、前記化合物半導体層に電極を形成する工程を有してもよい。
（８）シリコンを含み、導波路を有する基板と、前記基板に直接に接合され、化合物半導体層および埋め込み層を含む小片と、を具備し、前記化合物半導体層は、互いに隣接する吸収層およびコア層を含み、前記小片は、互いに隣接する第１メサおよび第２メサを有し、前記埋め込み層は前記第１メサを埋め込み、前記第２メサは前記コア層を含み、前記基板の導波路と光結合する光半導体素子である。小片と基板とが接触することで光結合の効率が高くなる。
【００１１】
［本願発明の実施形態の詳細］
本発明の実施形態に係る光半導体素子およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【実施例１】
【００１２】
（光半導体素子）
図１（ａ）は実施例１に係る光半導体素子１００を例示する平面図であり、図１（ｂ）および図１（ｃ）は光半導体素子を例示する断面図である。図１（ｂ）はＸ方向に延伸する図１（ａ）の線Ａ１−Ａ１に沿った断面を図示し、図１（ｃ）はＹ方向に延伸する図１（ａ）の線Ｂ１−Ｂ１に沿った断面を図示している。図１（ａ）から図１（ｃ）に示すように、光半導体素子１００は、基板５０の表面に化合物半導体の小片１１を接合したハイブリッド型の受光素子である。
【００１３】
図１（ｂ）および図１（ｃ）に示すように、基板５０は、シリコン（Ｓｉ）の基板５２、ＳｉＯ２層５４およびＳｉ層５６をＺ方向に沿って順に積層したＳＯＩ（シリコン・オン・インシュレータ）基板である。基板５２の厚さは例えば５００μｍ、ＳｉＯ２層５４の厚さは例えば３μｍ、Ｓｉ層５６の厚さは例えば２００ｎｍである。Ｓｉ層５６には導波路５１およびテラス５３が形成されている。導波路５１とテラス５３とは離間しており、導波路５１はＸ方向に延伸する。
【００１４】
図１（ａ）から図１（ｃ）に示すように、小片１１は、メサ１３（第１メサ）、メサ１５（第２メサ）および埋め込み層２８を含む。埋め込み層２８は、ＸＹ平面においてメサ１３を埋め込む。メサ１３のうち＋Ｘ側端部は埋め込み層２８に覆われない。メサ１５はメサ１３の＋Ｘ側端部に隣接し、Ｘ方向に延伸し、メサ１３から遠ざかるほど細くなるテーパ形状を有する。メサ１３およびメサ１５は基板５０の導波路５１上に位置し、メサ１５は導波路５１と光結合する。
【００１５】
図１（ｂ）および図１（ｃ）に示すように、メサ１３のうちＸ方向における中央部は、下（−Ｚ側）から上（＋Ｚ側）にかけて順に積層された、コンタクト層１４、吸収層１６、クラッド層１８およびコンタクト層２０を含む。この部分は受光素子として機能する。
【００１６】
図１（ｂ）に示すように、メサ１５は、下から上にかけて順に積層された、コンタクト層１４、バッファ層２２、コア層２４およびクラッド層２６を含む。コア層２４は吸収層１６に隣接する。メサ１３のうち＋Ｘ側および−Ｘ側はメサ１５と同じ層構造を有する。埋め込み層２８はコンタクト層１４の上に積層されている。
【００１７】
図１（ｂ）に示すように、コンタクト層１４の下面は、小片１１と基板５０との接合界面であり、Ｓｉ層５６の上面に接触する。コンタクト層２０の上面、メサ１５のクラッド層２６の上面、および埋め込み層２８の上面は同一の平面を形成する。
【００１８】
コンタクト層１４は例えばｎ＋型インジウムリン（（ｎ＋）−ＩｎＰ）で形成されている。吸収層１６は例えばアンドープのガリウムインジウム砒素（ｉ−ＧａＩｎＡｓ）で形成されている。クラッド層１８は例えばｐ−ＩｎＰで形成されている。コンタクト層２０は例えば（ｐ＋）−ＧａＩｎＡｓで形成されている。バッファ層２２は例えばｉ−ＩｎＰで形成されている。コア層２４は例えばｉ−ＧａＩｎＡｓＰで形成されている。クラッド層２６は例えばｉ−ＩｎＰで形成されている。埋め込み層２８は例えば鉄（Ｆｅ）をドープされたＩｎＰで形成されている。これらの化合物半導体層は上記以外の半導体で形成されてもよい。
【００１９】
小片１１のＹ方向の長さＬ１は例えば２５０μｍであり、埋め込み層２８を含む小片１１のＸ方向の長さＬ２は例えば９００μｍである。メサ１３のＹ方向の幅Ｗ１は例えば９μｍである。メサ１３の片側における埋め込み層２８の幅Ｗ２は例えば１０μｍである。
【００２０】
図１（ｂ）および図１（ｃ）に示すように、埋め込み層２８の上には絶縁膜２５および２７が積層されている。絶縁膜２５は例えば窒化シリコン（ＳｉＮ）で形成され、絶縁膜２７は例えば酸窒化シリコン（ＳｉＯＮ）で形成されている。絶縁膜２５および２７は、メサ１３から＋Ｙ側に離間した位置、およびメサ１３の上に開口部を有する。
【００２１】
図１（ｃ）に示すように、絶縁膜２５および２７の開口部から露出するコンタクト層１４の上に、オーミック電極３０、金属層３４およびメッキ層３８が順に積層されている。これらはｎ型の電極を形成する。金属層３４およびメッキ層３８はオーミック電極３０から＋Ｙ側に延伸する。メサ１３の上にオーミック電極３２、金属層３６およびメッキ層４０が順に積層されている。これらはｐ型の電極を形成する。金属層３６およびメッキ層４０はメサ１３から−Ｙ側に延伸する。オーミック電極３０および３２は例えばチタン（Ｔｉ）、白金（Ｐｔ）および金（Ａｕ）を積層したものである。金属層３４および３６は、例えばチタンタングステン（ＴｉＷ）で形成されている。メッキ層３８および４０は例えば金（Ａｕ）で形成されている。
【００２２】
電極間にバイアス電圧を印加し、基板５０の導波路５１に光を入射する。光は導波路５１、および導波路５１に光結合するコア層２４を伝搬し、吸収層１６に吸収される。光半導体素子１００は光に応じた電気信号を出力する。
【００２３】
（製造方法）
図２（ａ）から図２（ｄ）、図３（ｂ）から図３（ｄ）、図４（ｂ）から図５（ｃ）、図６（ｂ）から図８（ａ）は光半導体素子１００の製造方法を例示する断面図である。図３（ａ）、図４（ａ）、図６（ａ）、図８（ｂ）および図８（ｃ）は光半導体素子１００の製造方法を例示す平面図である、図２（ａ）から図７（ｂ）までは小片１１の製造方法を示し、図８（ａ）から図８（ｃ）までは小片１１と基板５０との接合、およびその後の工程を示す。なお、不図示の工程において、ウェハ状態の基板５２にＳｉＯ２層５４およびＳｉ層５６を設け、Ｓｉ層５６のエッチングなどで導波路５１を形成することで、基板５０を製造する。
【００２４】
図２（ａ）に示すように、例えば有機金属気相成長法（ＯＭＶＰＥ：Organometallic Vapor Phase Epitaxy）により、ウェハ状態の基板１０の上に、犠牲層１２、コンタクト層１４、吸収層１６、クラッド層１８およびコンタクト層２０を順にエピタキシャル成長する。基板１０は例えばＦｅ−ＩｎＰで形成された半絶縁性の半導体基盤である。犠牲層１２は例えばアルミニウムインジウム砒素（ＡｌＩｎＡｓ）で形成されている。
【００２５】
図２（ｂ）に示すように、化学気相成長法（ＣＶＤ）などにより、コンタクト層２０の上に、例えば厚さ２００ｎｍのＳｉＮの絶縁膜１９を形成する。フォトリソグラフィおよびバッファードフッ酸（ＢＨＦ）を用いたエッチングによりレジストパターンを絶縁膜１９に転写する。絶縁膜１９をマスクとし、塩酸（ＨＣｌ）系または臭化水素（ＨＢｒ）系のエッチャントにより吸収層１６、クラッド層１８およびコンタクト層２０のウェットエッチングを行う。コンタクト層１４がエッチングストップ層として機能し、コンタクト層１４が露出する。絶縁膜１９下の吸収層１６、クラッド層１８およびコンタクト層２０は残存する。
【００２６】
図２（ｃ）に示すように、ＯＭＶＰＥ法により、コンタクト層１４の上に、バッファ層２２、コア層２４およびクラッド層２６をエピタキシャル成長する。吸収層１６とコア層２４とは隣接する。バットジョイント再成長後、ＢＨＦを用いて絶縁膜１９を除去し、図２（ｄ）に示すように、ＣＶＤ法などにより、例えば厚さ３００ｎｍのＳｉＮまたはＳｉＯ２の絶縁膜２１を化合物半導体層の上に形成する。
【００２７】
図３（ａ）に示すように、フォトリソグラフィによりレジストパターンを形成し、例えば四フッ化炭素（ＣＦ４）を用いた反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）によりレジストパターンを絶縁膜２１に転写する。これにより絶縁膜２１を例えば矩形に成型する。絶縁膜２１をマスクとし、Ｃｌ２系ガスを用いたＲＩＥにより、化合物半導体層からメサ１３を形成する。図３（ｂ）は図３（ａ）の線Ａ２−Ａ２に沿った断面を図示し、図３（ｃ）は線Ｂ２−Ｂ２に沿った断面を図示し、図３（ｄ）は線Ｃ１−Ｃ１に沿った断面を図示する。図３（ｃ）および図３（ｄ）に示すように、エッチングはコンタクト層１４の途中まで進行し、メサ１３以外の部分ではコンタクト層１４が露出する。
【００２８】
図４（ｂ）は図４（ａ）の線Ａ３−Ａ３に沿った断面を図示し、図４（ｃ）は線Ｂ３−Ｂ３に沿った断面を図示し、図４（ｄ）は線Ｃ２−Ｃ２に沿った断面を図示する。図４（ａ）から図４（ｄ）に示すように、メサ１３の上に絶縁膜２１を残存させる。図４（ａ）および図４（ｃ）に示すように、フォトリソグラフィおよびＢＨＦ処理により、メサ１３から＋Ｙ側に離間した位置に絶縁膜２３を形成する。絶縁膜２３は例えば厚さ１００ｎｍのＳｉＮで形成されている。例えばＨＣｌ系エッチャントを用いたウェットエッチングにより、ＲＩＥにより損傷した層を除去する。例えばＯＭＶＰＥ法により、コンタクト層１４の上に埋め込み層２８をエピタキシャル成長する。図４（ａ）に示すように埋め込み層２８はメサ１３を囲む。絶縁膜２１および２３はＢＨＦなどにより除去する。
【００２９】
図５（ａ）に示すように、ＣＶＤ法などにより例えば厚さ２００ｎｍのＳｉＮ膜である絶縁膜２５を形成する。例えば蒸着・リフトオフ法などにより、オーミック電極３０および３２を形成する。図５（ｂ）に示すように、ＣＶＤ法などにより絶縁膜２５の上にＳｉＯＮの絶縁膜２７を形成する。フォトリソグラフィにより絶縁膜２７上に不図示のレジストパターンを作成し、ＣＦ４を用いたＲＩＥにより絶縁膜２７に開口部を形成する。
【００３０】
図５（ｃ）に示すように、フォトリソグラフィにより不図示のレジストパターンを形成し、スパッタリングにより金属層３４および３６を形成する。さらにレジストパターンを金属層３４および３６の上に形成し、メッキ層３８および４０を形成する。六フッ化硫黄（ＳＦ６）を用いたＲＩＥにより金属層３４および３６のうち不要な部分を除去し、レジストをＯ２アッシングにより除去する。
【００３１】
図６（ａ）に示すように、絶縁膜２７の上に、例えばＣＶＤ法などにより厚さ３００ｎｍのＳｉＮ膜である絶縁膜４２を形成する。フォトリソグラフィにより不図示のレジストパターンを絶縁膜４２上に形成し、ＢＨＦを用いたエッチングにより絶縁膜４２、２７および２５にレジストパターンを転写する。絶縁膜４２をマスクとして、Ｃｌ２系ガスを用いたＲＩＥにより化合物半導体層に複数の溝２９を形成する。複数の溝２９の間にはブリッジ３１が形成される。
【００３２】
図６（ｂ）は図６（ａ）の線Ｄ−Ｄに沿った断面を図示しており、ブリッジ３１に対応する。図６（ｂ）に示すように、ブリッジ３１はエッチングされなかった部分である。図６（ｃ）は図６（ａ）の線Ｅ−Ｅに沿った断面を図示しており、溝２９からメサ１３にかけた部分に対応する。図６（ｃ）に示すように、溝２９は基板１０まで到達し、犠牲層１２、コンタクト層１４および埋め込み層２８が溝２９の内壁を形成する。メサ１３は溝２９に露出せず、埋め込み層２８および絶縁膜４２に覆われる。
【００３３】
図７（ａ）および図７（ｂ）はそれぞれ図６（ｂ）および図６（ｃ）に対応する断面を図示する。図７（ａ）および図７（ｂ）に示すように、例えば過酸化水素（Ｈ２Ｏ２）を含むエッチャントを用いて犠牲層１２をエッチングする。エッチャントが溝２９に侵入し、犠牲層１２に達することで、犠牲層１２が除去され、空洞３５が形成される。埋め込み層２８およびコンタクト層１４は犠牲層１２よりもエッチングされにくいため、残存する。メサ１３は埋め込み層２８および絶縁膜４２によって保護されるため、エッチングされない。このウェットエッチングにより、メサ１３および埋め込み層２８が基板１０から離間し、小片１１が形成される。小片１１の下面はコンタクト層１４の下面１４ａである。小片１１は、図６（ａ）に示したブリッジ３１により宙吊りにされている。
【００３４】
図８（ａ）に示すように、スタンプ（ＰＤＭＳ）４４が小片１１をピックアップし、基板５０の表面に配置する。コンタクト層１４とＳｉ層５６とが接触し、これらの間の分子間力により、小片１１と基板５０とが接合される。このトランスファープリンティングにおいては、小片１１のメサ１３が、図１（ａ）に示した基板５０の導波路５１上に位置するように接合を行う。接合後、ＢＨＦを用いて絶縁膜４２を除去する。
【００３５】
図８（ｂ）に示すように、小片１１の上に例えば厚さ２００ｎｍのＳｉＮまたはＳｉＯ２である絶縁膜４６を形成する。さらに、フォトリソグラフィによりレジストパターンを形成し、ＣＦ４を用いたＲＩＥにより絶縁膜４６にパターンを転写する。これにより図８（ｂ）のような絶縁膜４６が形成される。絶縁膜４６はテーパ状の突出部４６ａを有する。小片１１のうち−Ｘ側の部分は絶縁膜４６に覆われる。具体的には、メサ１３のうち、吸収層１６を含む部分（メッキ層４０下の部分）、および当該部分より−Ｘ側は絶縁膜４６に覆われる。メサ１３のうち＋Ｘ側の一部は突出部４６ａに覆われ、他の部分は露出する。また、メッキ層３８および４０も絶縁膜４６に覆われる。
【００３６】
図８（ｃ）に示すように、絶縁膜４６をマスクとして、例えばＣＨ４／Ｈ２ガスを用いたＲＩＥを行い、小片１１のうち絶縁膜４６から露出する部分を除去する。メサ１３の一部が残存し、メサ１３に隣接するテーパ形状のメサ１５が形成される。絶縁膜４６はＢＨＦにより除去する。以上の工程により光半導体素子１００が形成される。
【００３７】
実施例１によれば、メサ１３を埋め込む埋め込み層２８を形成するため、小片１１の上面の平坦性が高くなり、メサ１５を精度高く形成することができる。具体的には、平坦性の向上により、フォトリソグラフィによってレジストパターンを正確に形成することができ、絶縁膜４６へのパターン転写および絶縁膜４６をマスクとしたエッチングの精度も向上する。この結果、メサ１５を、導波路５１と光結合する位置に形成することができ、光結合の効率が上昇する。
【００３８】
また、犠牲層１２をエッチングする際に埋め込み層２８がメサ１３の保護膜として機能し、メサ１３の損傷が抑制される。保護のためにレジストなどを設けなくてよいため、小片１１の分離後にレジストのバリなどが発生しない。したがって、接合界面の平坦性が高くなり、小片１１の剥離が抑制される。また、平坦な接合界面を得るために、小片１１と基板５０との間に樹脂層などを介在させなくてよい。つまり小片１１と基板５０とを接触させることができ、光結合効率が向上する。
【００３９】
犠牲層１２は、埋め込み層２８の溝２９から露出する。エッチャントが溝２９に侵入することで犠牲層１２をエッチングし、小片１１を形成することができる。メサ１３は埋め込み層２８に囲まれ溝２９に露出せず、かつ絶縁膜４２に覆われる。埋め込み層２８および絶縁膜４２が保護膜として機能することで、メサ１３のエッチングが抑制される。
【００４０】
犠牲層１２と埋め込み層２８とはエッチング選択性を有する。例えば犠牲層１２はＡｌＩｎＡｓなどＡｓを含む化合物半導体層であり、一方で埋め込み層２８はＡｓを含まず例えばＩｎＰで形成されている。Ｈ２Ｏ２系のエッチャントにより犠牲層１２をエッチングし、埋め込み層２８のエッチングは抑制することができる。犠牲層１２および埋め込み層２８は他の半導体で形成されてもよく、エッチング選択性を有していればよい。エッチャントしてＨ２Ｏ２系以外のものを用いてもよい。
【００４１】
吸収層１６およびコア層２４は例えばＡｓを含む化合物半導体層であり、実施例１では吸収層１６はｉ−ＧａＩｎＡｓで形成され、コア層２４はｉ−ＧａＩｎＡｓＰで形成されている。このため犠牲層１２と同様にＨ２Ｏ２系のエッチャントでエッチングされやすい。また、（ｐ＋）−ＧａＩｎＡｓのコンタクト層２０もエッチングされやすい。実施例１によれば、メサ１３をＩｎＰの埋め込み層２８で保護することで、Ａｓを含む化合物半導体層のエッチングを抑制することができる。化合物半導体層は上記以外の半導体で形成されてもよく、例えばＧａ、ＩｎおよびＡｓなどを含むＩＩＩ−Ｖ族化合物半導体、またはそれ以外の化合物半導体でもよい。
【００４２】
メサ１５は先細りのテーパ形状を有するため、導波路５１との光結合の効率が向上する。しかし、接合前にメサ１５を形成すると、メサ１５が導波路５１の上に配置するために、小片１１の接合に高い精度が求められる。また、メサ１５が破損しやすい。実施例１によれば、小片１１を基板５０に接合した後にメサ１５を形成する。接合の精度は、例えばメサ１３を導波路５１の上に配置できる程度でよい。また、メサ１５を導波路５１上に高精度に形成できるため、光結合の効率が向上する。さらに、メサ１５の破損を抑制することができる。なお、メサ１５形成において用いるエッチャントは、例えばＣＨ４／Ｈ２を含むものなど、基板５０をエッチングしないものを用いる。
【００４３】
コンタクト層１４、吸収層１６、クラッド層１８およびコンタクト層２０を積層した後、これらの一部を除去し、残存する部分に隣接するようにバッファ層２２、コア層２４およびクラッド層２６を積層する。バットジョイント再成長により吸収層１６とコア層２４とが隣接し、導波路５１、コア層２４および吸収層１６間で光の伝搬が可能となる。
【００４４】
埋め込み層２８の形成後、基板５０への接合前に小片１１に電極を形成する。電極を設けることで小片１１が受光素子として機能する。
【符号の説明】
【００４５】
１０、５０、５２                  基板
１１                              小片
１２                              犠牲層
１３、１５                        メサ
１４、２０                        コンタクト層
１６                              吸収層
１８、２６                        クラッド層
１９、２１、２５、２７、４２      絶縁膜
２２                              バッファ層
２４                              コア層
２８                              埋め込み層
２９                              溝
３０、３２                        オーミック電極
３１                              ブリッジ
３４、３６                        金属層
３５                              空洞
３８、４０                        メッキ層
４４                              スタンプ
５１                              導波路
５３                              テラス
１００                            光半導体素子
【図１】
2020155715.tif 000003
【図２】
2020155715.tif 000004
【図３】
2020155715.tif 000005
【図４】
2020155715.tif 000006
【図５】
2020155715.tif 000007
【図６】
2020155715.tif 000008
【図７】
2020155715.tif 000009
【図８】
2020155715.tif 000010