(57)【要約】【課題】ベースラインを細くしてアイ開口の改善を図る。【解決手段】ＰＡＭ４デコーダ１は、ＰＡＭ４信号のベースラインに対する振幅レベルの大きさが異なる高レベル信号、中レベル信号、低レベル信号を０／１判別する３つの０／１判別器２ａ，２ｂ，２ｃと、３つの０／１判別器２ａ，２ｂ，２ｃの出力を伝送線路を介して結線したＯＲ論理からなるワイヤードＯＲで構成され、３つの０／１判別器２ａ，２ｂ，２ｃからの判別信号を最上位ビット列信号ＭＳＢと最下位ビット列信号ＬＳＢにデコードするデコード回路３とを備え、ワイヤードＯＲにおける入力側の負荷抵抗をＲ１、出力側の負荷抵抗をＲ４、入力側の伝送線路の特性インピーダンスをＺ２、出力側の伝送線路の特性インピーダンスをＺ３としたとき、Ｒ１≠Ｒ４、｜Ｚ２−Ｒ１｜＜｜Ｚ３−Ｒ４｜、Ｚ２＞Ｚ３を満たすように入力側および出力側の負荷抵抗と入力側および出力側の伝送線路の特性インピーダンスの定数を設定する。【選択図】図１
2020043479.tif 000002
【特許請求の範囲】
【請求項１】
ＰＡＭ４信号のベースラインに対する振幅レベルの大きさが異なる高レベル信号、中レベル信号、低レベル信号を０／１判別する３つの０／１判別器（２ａ，２ｂ，２ｃ）と、
前記３つの０／１判別器の出力を伝送線路を介して結線したＯＲ論理からなるワイヤードＯＲで構成され、前記３つの０／１判別器からの判別信号を最上位ビット列信号（ＭＳＢ）と最下位ビット列信号（ＬＳＢ）にデコードするデコード回路（３）とを備えたＰＡＭデコーダ（１）であって、
前記ワイヤードＯＲにおける入力側の負荷抵抗をＲ１、出力側の負荷抵抗をＲ４、入力側の伝送線路の特性インピーダンスをＺ２、出力側の伝送線路の特性インピーダンスをＺ３としたとき、Ｒ１≠Ｒ４、｜Ｚ２−Ｒ１｜＜｜Ｚ３−Ｒ４｜、Ｚ２＞Ｚ３を満たすように前記入力側および出力側の負荷抵抗と前記入力側および出力側の伝送線路の特性インピーダンスの定数を設定することを特徴とするＰＡＭデコーダ。
【請求項２】
ＰＡＭ４信号のベースラインに対する振幅レベルの大きさが異なる高レベル信号、中レベル信号、低レベル信号を０／１判別する３つの０／１判別器（２ａ，２ｂ，２ｃ）と、
前記３つの０／１判別器の出力を伝送線路を介して結線したＯＲ論理からなるワイヤードＯＲで構成され、前記３つの０／１判別器からの判別信号を最上位ビット列信号（ＭＳＢ）と最下位ビット列信号（ＬＳＢ）にデコードするデコード回路（３）とを備えたＰＡＭデコーダ（１）を用いたＰＡＭデコード方法であって、
前記ワイヤードＯＲにおける入力側の負荷抵抗をＲ１、出力側の負荷抵抗をＲ４、入力側の伝送線路の特性インピーダンスをＺ２、出力側の伝送線路の特性インピーダンスをＺ３としたとき、Ｒ１≠Ｒ４、｜Ｚ２−Ｒ１｜＜｜Ｚ３−Ｒ４｜、Ｚ２＞Ｚ３を満たすように前記入力側および出力側の負荷抵抗と前記入力側および出力側の伝送線路の特性インピーダンスの定数を設定するステップを含むことを特徴とするＰＡＭデコード方法。
【請求項３】
請求項１のＰＡＭデコーダを用いた誤り検出装置（２１）であって、
前記デコード回路（３）にてデコードされた最上位ビット列信号（ＭＳＢ）と最下位ビット列信号（ＬＳＢ）を入力として、前記最上位ビット列信号のレベル、前記最下位ビット列信号の０，１レベル、前記最下位ビット列信号の２，３レベルをそれぞれ測定するレベル測定部（２２）と、
前記レベル測定部による測定の結果に基づいて誤り率を算出する誤り率算出部（２３）とを備えたことを特徴とする誤り検出装置。
【請求項４】
請求項２のＰＡＭデコード方法を用いた誤り検出方法であって、
前記デコード回路（３）にてデコードされた最上位ビット列信号（ＭＳＢ）と最下位ビット列信号（ＬＳＢ）を入力として、前記最上位ビット列信号のレベル、前記最下位ビット列信号の０，１レベル、前記最下位ビット列信号の２，３レベルをそれぞれ測定するステップと、
前記測定の結果に基づいて誤り率を算出するステップとを含むことを特徴とする誤り検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振幅をシンボルごとに４種類に分けた４値パルス振幅変調方式（ＰＡＭ４方式）によるＰＡＭ４信号を２値信号にデコードするＰＡＭデコーダおよびＰＡＭデコード方法と、ＰＡＭデコーダを用いた誤り検出装置およびＰＡＭデコード方法を用いた誤り検出方法に関する。
【背景技術】
【０００２】
各種のディジタル通信装置は、利用者数の増加やマルチメディア通信の普及に伴い、より大容量の伝送能力が求められている。また、これらのディジタル通信装置におけるディジタル信号の品質評価の指標の一つとしては、受信データのうち符号誤りが発生した数と受信データの総数との比較として定義されるビット誤り率が知られている。
【０００３】
そして、上述したディジタル通信装置において、試験対象となる光電変換部品等の被試験デバイスに対して固定データを含むテスト信号を送信し、被試験デバイスを介して入力される被測定信号と基準となる参照信号とをビット単位で比較して、被測定信号の誤り率を測定する誤り検出装置としては、例えば下記特許文献１に開示されるビット誤り測定装置が知られている。
【０００４】
ところで、近年、携帯端末やクラウドコンピューティングの普及により、データ通信量は増加の一途をたどり伝送速度も高速化が著しくなっている。また、高速データ伝送に関する国際規格は、電気インターフェース、光インターフェースとともに従来のＮＲＺ信号（２値信号）によるＮＲＺ伝送からＰＡＭ４信号（４値信号）によるＰＡＭ４伝送へと変化している。
【０００５】
そして、この種のＰＡＭ４信号の誤り率を誤り検出装置にて検出するためには、ＰＡＭ４信号用のデコーダが必要になる。従来、この種のＰＡＭ４信号を２値信号にデコードするデコーダを備えた受信器としては、例えば下記特許文献２に開示される多値信号受信器が知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２７４４７４号公報
【特許文献２】特開２００９−２３１９５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のＰＡＭデコーダでは、得られる波形のアイパターンのベースラインの太さ、ベースラインの暴れ等により、アイ開口が不十分であり、改善が求められていた。しかも、アイ開口が不十分なＰＡＭデコーダを使用することにより、誤り検出装置の受信感度が低下するという問題があった。
【０００８】
そこで、本発明は上記問題点に鑑みてなされたものであって、ベースラインを細くしてアイ開口の改善を図ることができるＰＡＭデコーダおよびＰＡＭデコード方法と誤り検出装置および誤り検出方法を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の請求項１に記載されたＰＡＭデコーダは、ＰＡＭ４信号のベースラインに対する振幅レベルの大きさが異なる高レベル信号、中レベル信号、低レベル信号を０／１判別する３つの０／１判別器２ａ，２ｂ，２ｃと、
前記３つの０／１判別器の出力を伝送線路を介して結線したＯＲ論理からなるワイヤードＯＲで構成され、前記３つの０／１判別器からの判別信号を最上位ビット列信号ＭＳＢと最下位ビット列信号ＬＳＢにデコードするデコード回路３とを備えたＰＡＭデコーダ１であって、
前記ワイヤードＯＲにおける入力側の負荷抵抗をＲ１、出力側の負荷抵抗をＲ４、入力側の伝送線路の特性インピーダンスをＺ２、出力側の伝送線路の特性インピーダンスをＺ３としたとき、Ｒ１≠Ｒ４、｜Ｚ２−Ｒ１｜＜｜Ｚ３−Ｒ４｜、Ｚ２＞Ｚ３を満たすように前記入力側および出力側の負荷抵抗と前記入力側および出力側の伝送線路の特性インピーダンスの定数を設定することを特徴とする。
【００１０】
請求項２に記載されたＰＡＭデコード方法は、ＰＡＭ４信号のベースラインに対する振幅レベルの大きさが異なる高レベル信号、中レベル信号、低レベル信号を０／１判別する３つの０／１判別器２ａ，２ｂ，２ｃと、
前記３つの０／１判別器の出力を伝送線路を介して結線したＯＲ論理からなるワイヤードＯＲで構成され、前記３つの０／１判別器からの判別信号を最上位ビット列信号ＭＳＢと最下位ビット列信号ＬＳＢにデコードするデコード回路３とを備えたＰＡＭデコーダ１を用いたＰＡＭデコード方法であって、
前記ワイヤードＯＲにおける入力側の負荷抵抗をＲ１、出力側の負荷抵抗をＲ４、入力側の伝送線路の特性インピーダンスをＺ２、出力側の伝送線路の特性インピーダンスをＺ３としたとき、Ｒ１≠Ｒ４、｜Ｚ２−Ｒ１｜＜｜Ｚ３−Ｒ４｜、Ｚ２＞Ｚ３を満たすように前記入力側および出力側の負荷抵抗と前記入力側および出力側の伝送線路の特性インピーダンスの定数を設定するステップを含むことを特徴とする。
【００１１】
請求項３に記載された誤り検出装置は、請求項１のＰＡＭデコーダを用いた誤り検出装置２１であって、
前記デコード回路３にてデコードされた最上位ビット列信号ＭＳＢと最下位ビット列信号ＬＳＢを入力として、前記最上位ビット列信号のレベル、前記最下位ビット列信号の０，１レベル、前記最下位ビット列信号の２，３レベルをそれぞれ測定するレベル測定部２２と、
前記レベル測定部による測定の結果に基づいて誤り率を算出する誤り率算出部２３とを備えたことを特徴とする。
【００１２】
請求項４に記載された誤り検出方法は、請求項２のＰＡＭデコード方法を用いた誤り検出方法であって、
前記デコード回路３にてデコードされた最上位ビット列信号ＭＳＢと最下位ビット列信号ＬＳＢを入力として、前記最上位ビット列信号のレベル、前記最下位ビット列信号の０，１レベル、前記最下位ビット列信号の２，３レベルをそれぞれ測定するステップと、
前記測定の結果に基づいて誤り率を算出するステップとを含むことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、デコード回路の出力側から比較的ベースラインが細いデコード波形を取り出してアイ開口の広いＰＡＭデコーダを実現することが可能となる。また、ＰＡＭ信号の誤り率を測定する際の受信感度を高めることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係るＰＡＭデコーダの回路構成図である。
【図２】図１のデコード回路の真理値表を示す図である。
【図３】図１のデコード回路において本発明と比較例（例１〜３）で設定される負荷抵抗Ｒ１，Ｒ４と特性インピーダンスＺ２，Ｚ３の定数の一覧を示す図である。
【図４】ＰＲＢＳ７のＵｐｐｅｒ信号、Ｌｏｗｅｒ信号、Ｍｉｄｄｌｅ信号のパターンの一例を示す波形図である。
【図５】図１のデコード回路に図４のパターンを入力したときの図３の定数に基づく本発明と比較例（例１〜３）のシミュレーション結果を示す図である。
【図６】デコード回路の他の構成例を示す図である。
【図７】図６のデコード回路に図４のパターンを入力したときの図３の定数に基づく本発明と比較例（例１〜３）のシミュレーション結果を示す図である。
【図８】本発明に係るＰＡＭデコーダを用いた誤り検出装置のブロック構成図である。
【図９】ＰＡＭ４信号の概略説明図である。
【発明を実施するための形態】
【００１５】
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
【００１６】
［ＰＡＭ４信号について］
まず、本実施の形態が対象とするＰＡＭ４信号について説明する。ＰＡＭ４方式は、情報信号の振幅をパルス信号の系列で符号化したパルス振幅変調信号として、論理「０」および「１」から構成されるビット列を、４つの電圧レベルまたは光電力のパルス信号として変調して伝送する方式である。
【００１７】
そして、ＰＡＭ４方式によるＰＡＭ４信号は、振幅がシンボルごとに４種類に分けられ、図９に示すように、４つの異なる振幅レベルＬ０，Ｌ１，Ｌ２，Ｌ３を有し、全体の振幅電圧範囲がベースライン（Ｌ０：０レベル）から低電圧範囲Ｈ１、中電圧範囲Ｈ２、高電圧範囲Ｈ３に分けられ、ベースライン（Ｌ０：０レベル）に対する振幅レベルの大きさが異なるＵｐｐｅｒ信号（高レベル信号）、Ｍｉｄｄｌｅ信号（中レベル信号）、Ｌｏｗｅｒ信号（低レベル信号）による３つのアイパターン開口部が連続した振幅範囲の信号からなる。
【００１８】
［ＰＡＭデコーダの構成について］
次に、ＰＡＭデコーダの構成について図１を参照しながら説明する。
図１に示すように、ＰＡＭデコーダ１は、上述したＰＡＭ４信号のＵｐｐｅｒ信号（高レベル信号）、Ｍｉｄｄｌｅ信号（中レベル信号）、Ｌｏｗｅｒ信号（低レベル信号）を０／１判別する０／１判別回路２と、０／１判別回路２にて０／１判別した判別信号からＰＡＭ４信号を最上位ビット列信号（ＭＳＢ）と最下位ビット列信号（ＬＳＢ）にデコードするデコード回路３（３Ａ）と、デコード回路３にてデコードされた最上位ビット列信号（ＭＳＢ）を増幅出力する増幅器４と、デコード回路３にてデコードされた最下位ビット列信号（ＬＳＢ）を増幅出力する増幅器５とを備えて概略構成される。
【００１９】
０／１判別回路２は、図１に示すように、ＰＡＭ４信号が伝送される伝送線路Ｓ１に対し、３つの０／１判別器（第１の０／１判別器２ａ、第２の０／１判別器２ｂ、第３の０／１判別器２ｃ）が並列接続される。
【００２０】
第１の０／１判別器２ａは、伝送線路Ｓ１に接続され、ＰＡＭ４信号のＵｐｐｅｒ信号の０／１を基準電圧Ｖｔｈ１との比較によって判別する。すなわち、第１の０／１判別器２ａは、図９に示すように、Ｕｐｐｅｒ信号と基準電圧Ｖｔｈ１とを比較し、Ｕｐｐｅｒ信号が基準電圧Ｖｔｈ１以上であればＤＵ＝「１」を判別信号として出力し、Ｕｐｐｅｒ信号が基準電圧Ｖｔｈ１以上でなければＤＵ＝「０」を判別信号として出力する。
【００２１】
第２の０／１判別器２ｂは、伝送線路Ｓ２を介して伝送線路Ｓ１に接続され、ＰＡＭ４信号のＬｏｗｅｒ信号の０／１を基準電圧Ｖｔｈ３との比較によって判別する。すなわち、第２の０／１判別器２ｂは、図９に示すように、Ｌｏｗｅｒ信号と基準電圧Ｖｔｈ３とを比較し、Ｌｏｗｅｒ信号が基準電圧Ｖｔｈ３以上であればＤＬ＝「１」を判別信号として出力し、Ｌｏｗｅｒ信号が基準電圧Ｖｔｈ３以上でなければＤＬ＝「０」を判別信号として出力する。
【００２２】
第３の０／１判別器２ｃは、伝送線路Ｓ２と伝送線路Ｓ３を介して伝送線路Ｓ１に接続され、ＰＡＭ４信号のＭｉｄｄｌｅ信号の０／１を基準電圧Ｖｔｈ２との比較によって判別する。すなわち、第３の０／１判別器２ｃは、図９に示すように、Ｍｉｄｄｌｅ信号と基準電圧Ｖｔｈ２とを比較し、Ｍｉｄｄｌｅ信号が基準電圧Ｖｔｈ２以上であればＤＭ＝「１」を判別信号として出力し、Ｍｉｄｄｌｅ信号が基準電圧Ｖｔｈ２以上でなければＤＭ＝「０」を判別信号として出力する。
【００２３】
なお、図１において、０／１判別回路２は、Ｕｐｐｅｒ信号の０／１を判別する第１の０／１判別器２ａとＬｏｗｅｒ信号の０／１を判別する第２の０／１判別器２ｂとを逆に接続した構成であってもよい。
【００２４】
デコード回路３Ａは、図１に示すように、０／１判別回路２の出力側に増幅回路１１を備え、０／１判別回路２の３つの判別器２ａ，２ｂ，２ｃの出力信号を結線したＯＲ論理からなるワイヤードＯＲで構成される。
【００２５】
増幅回路１１は、第１の増幅器１１ａ、第２の増幅器１１ｂ、反転増幅器１１ｃを備える。第１の増幅器１１ａは、第１の０／１判別器２ａと接続され、第１の０／１判別器２ａからの判別信号を増幅して出力する。
【００２６】
第２の増幅器１１ｂは、第２の０／１判別器２ｂと接続され、第２の０／１判別器２ｂから判別信号を増幅して出力する。
【００２７】
反転増幅器１１ｃは、第３の０／１判別器２ｃと接続され、第３の０／１判別器２ｃからの判別信号を反転増幅して出力する。
【００２８】
第１の増幅器１１ａの出力と第２の増幅器１１ｂの出力との間は特性インピーダンスＺ２の伝送線路Ｓ４を介して接続される。また、伝送線路Ｓ４の入力側には負荷抵抗Ｒ１が接続される。
【００２９】
第２の増幅器１１ｂの出力と反転増幅器１１ｃの出力との間は特性インピーダンスＺ３の伝送線路Ｓ５を介して接続される。また、伝送線路Ｓ５の出力側には負荷抵抗Ｒ４が接続される。
【００３０】
上記のように構成されるＰＡＭデコーダ１は、ＰＡＭ４信号として、ＮＲＺ信号によるＵｐｐｅｒ信号、Ｌｏｗｅｒ信号、Ｍｉｄｄｌｅ信号が入力されると、図２の真理値表に示すようにデコードされ、最上位ビット列信号（ＭＳＢ）と最下位ビット列信号（ＬＳＢ）を出力する。
【００３１】
ところで、上述したＰＡＭデコーダ１のデコード回路３（３Ａ）をワイヤードＯＲで構成した場合、下記（１）〜（４）による設計上の制約条件がある。
【００３２】
（１）レイアウト上の問題で、Ｕｐｐｅｒ信号／Ｌｏｗｅｒ信号／Ｍｉｄｄｌｅ信号間は必ず伝送線路Ｓ２，Ｓ３，Ｓ４，Ｓ５が必要となる（１ｐｓ以上）。
（２）デコード回路３のワイヤードＯＲの負荷抵抗Ｒ１，Ｒ４を固定値にする必要がある。
（３）寄生容量や線路幅などの物理的な要因から、デコード回路３の伝送線路Ｓ４，Ｓ５の特性インピーダンスを高くしずらい。
（４）振幅を稼ぐためにＲ１／／Ｒ４（＝（Ｒ１×Ｒ４）／（Ｒ１＋Ｒ４））が高めとなりやすい。
【００３３】
そこで、本実施の形態では、上述した制約条件においてデコード回路３のワイヤードＯＲの波形を最大限に良くするため、入力側の整合を重視し、Ｒ１≠Ｒ４、｜Ｚ２−Ｒ１｜＜｜Ｚ３−Ｒ４｜、Ｚ２＞Ｚ３を満足するように負荷抵抗Ｒ１，Ｒ４、特性インピーダンスＺ２，Ｚ３の定数を設定してデコード回路３を構成した。
【００３４】
具体的には、図３の本実施の形態に示すように、Ｒ１／／Ｒ４＝（Ｒ１×Ｒ４）／（Ｒ１＋Ｒ４）＝Ｃとしたとき、入力側の負荷抵抗Ｒ１＝１．４Ｃ、出力側の負荷抵抗Ｒ４＝６Ｃ、入力側の伝送線路Ｓ４の特性インピーダンスＺ２＝１．４Ｃ、出力側の伝送線路Ｓ５の特性インピーダンスＺ３＝１．０５Ｃに設定する。
【００３５】
次に、本実施の形態の効果を検証するため、図３に示す本実施の形態と比較例１〜３による定数の設定に基づくデコード回路３Ａの単体シミュレーションを行った。ここでは、５０Ｇｂｉｔ／ｓのＮＲＺ信号を入力し、図４に示すＰＲＢＳ７のＵｐｐｅｒ信号／Ｌｏｗｅｒ信号／Ｍｉｄｄｌｅ信号のパターンを用意してデコード回路３Ａの単体シミュレーションを行った。本実施の形態と比較例１〜３のシミュレーション結果の波形を図５に示す。
【００３６】
比較例１は、図３に示すように、入力側の負荷抵抗Ｒ１＝出力側の負荷抵抗Ｒ４＝２Ｃ、入力側の伝送線路Ｓ４の特性インピーダンスＺ２＝出力側の伝送線路Ｓ５の特性インピーダンスＺ３＝Ｃに設定した場合である。この比較例１では、図５に示すように、波形のベースラインが膨らんでおり、アイ開口が小さくなっていることが判る。
【００３７】
比較例２は、図３に示すように、入力側の負荷抵抗Ｒ１＝出力側の負荷抵抗Ｒ４＝２Ｃ、入力側の伝送線路Ｓ４の特性インピーダンスＺ２＝出力側の伝送線路Ｓ５の特性インピーダンスＺ３＝１．４Ｃに設定した場合であり、比較例１よりも特性インピーダンスを大きく設定している。この比較例２では、図５に示すように、比較例１に比べて波形のベースラインが小さくなっているが、まだ太いことが判る。
【００３８】
比較例３は、デコード回路３の出力側のインピーダンス整合を重視し、図３に示すように、入力側の負荷抵抗Ｒ１＝６Ｃ、出力側の負荷抵抗Ｒ４＝１．４Ｃ、入力側の伝送線路Ｓ４の特性インピーダンスＺ２＝１．０５Ｃ、出力側の伝送線路Ｓ５の特性インピーダンスＺ３＝１．４Ｃに設定した場合である。この比較例３では、図５に示すように、比較例１や比較例２と比較して、アイがしぼんでいることが判る。
【００３９】
本実施の形態では、比較例３とは逆にデコード回路３の入力側のインピーダンス整合を重視し、図３に示すように、入力側の負荷抵抗Ｒ１＝１．４Ｃ、出力側の負荷抵抗Ｒ４＝６Ｃ、入力側の伝送線路Ｓ４の特性インピーダンスＺ２＝１．４Ｃ、出力側の伝送線路Ｓ５の特性インピーダンスＺ３＝１．０５Ｃに設定した場合である。本実施の形態では、図５に示すように、波形のベースラインが比較例１や比較例２よりもさらに細くなり、アイ開口が一番大きくなっていることが判る。
【００４０】
このように、比較例１と比較例２では、負荷抵抗Ｒ１，Ｒ４を入力側と出力側に対して均等に配置し、均等な特性インピーダンスとしている。ここで、特性インピーダンスＺ２，Ｚ３を高くすると、波形のベースラインが細くなってアイ開口が広がる。しかし、前述したように、特性インピーダンスＺ２，Ｚ３は、物理的な制約で上げることが難しく、比較例２が限界となる。
【００４１】
比較例３は、本実施の形態とは真逆の条件となる定数を設定した場合の波形を示している。この比較例３では、波形のベースラインの暴れが悪くなってしまう。これに対し、本実施の形態では、波形のベースラインがさらに細くなり、アイ開口が比較例２よりも良くなり、制約条件の中での最適な定数となる。
【００４２】
次に、図６はデコード回路３の他の構成例を示している。なお、図１のデコード回路３Ａと同一の構成要素には同一番号を付して説明を省略する。
【００４３】
図６のデコード回路３Ｂ（３）は、増幅回路１１のＭｉｄｄｌｅ信号が入力される第１の増幅器１１ａとＵｐｐｅｒ信号が入力される反転増幅器１１ｃとが図１のデコード回路３Ａとは逆になっており、その他の構成は同じである。
【００４４】
次に、図１のデコード回路３Ａと同様に、図６のデコード回路３Ｂの本実施の形態と比較例（例１〜３）による定数の設定に基づく単体シミュレーションを行った。図６のデコード回路３Ｂの本実施の形態と比較例（例１〜３）のシミュレーション結果による波形を図７に示す。
【００４５】
図１のデコード回路３Ａと同一条件でデコード回路３Ｂの単体シミュレーションを行った結果、図７に示すように、デコード回路３Ｂの増幅回路１１へのＭｉｄｄｌｅ信号の入力がデコード回路３Ａと逆になっていても、同じ傾向の結果が得られた。
【００４６】
そして、上述したＰＡＭデコーダ１は、例えば図８の誤り検出装置２１に採用することができる。この誤り検出装置２１では、ＰＡＭデコーダ１から最上位ビット列信号（ＭＳＢ）と最下位ビット列信号（ＬＳＢ）が入力されると、レベル測定部２２にて最上位ビット列信号（ＭＳＢ）のレベル測定、最下位ビット列信号（ＬＳＢ）の０，１レベル、最下位ビット列信号（ＬＳＢ）の２，３レベルを測定する。そして、誤り率算出部２３は、レベル測定部２２にて測定された最上位ビット列信号（ＭＳＢ）および最下位ビット列信号（ＬＳＢ）のレベルに基づいて誤り率を算出し、その結果を表示部２４に表示する。
【００４７】
このように、本実施の形態によれば、入力側の整合を重視し、Ｒ１≠Ｒ４、｜Ｚ２−Ｒ１｜＜｜Ｚ３−Ｒ４｜、Ｚ２＞Ｚ３を満足するように負荷抵抗Ｒ１，Ｒ４と伝送線路Ｓ４，Ｓ５の特性インピーダンスＺ２，Ｚ３の定数を設定する。これにより、デコード回路の出力側から比較的ベースラインが細いデコード波形を取り出してアイ開口の広いＰＡＭデコーダを実現することが可能となる。また、このＰＡＭデコーダおよびＰＡＭデコード方法を誤り検出装置や誤り検出方法に採用すれば、ＰＡＭ信号の誤り率を測定する際の受信感度を高めることが可能となる。
【００４８】
ところで、上述した実施の形態において、入力側の負荷抵抗Ｒ１、出力側の負荷抵抗Ｒ４、入力側の伝送線路Ｓ４の特性インピーダンスＺ２、出力側の伝送線路Ｓ５の特性インピーダンスＺ３それぞれの定数はＵｐｐｅｒ信号、Ｌｏｗｅｒ信号、Ｍｉｄｄｌｅ信号の位置関係によらないものである。
【００４９】
以上、本発明に係るＰＡＭデコーダおよびＰＡＭデコード方法と誤り検出装置および誤り検出方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。
【符号の説明】
【００５０】
１  ＰＡＭデコーダ
２  ０／１判別回路
２ａ  第１の０／１判別器
２ｂ  第２の０／１判別器
２ｃ  第３の０／１判別器
３（３Ａ、３Ｂ）  デコード回路
４，５  増幅器
１１  増幅回路
１１ａ  第１の増幅器
１１ｂ  第２の増幅器
１１ｃ  反転増幅器
２１  誤り検出装置
２２  レベル測定部
２３  誤り率算出部
２４  表示部
Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５  伝送線路
Ｒ１，Ｒ４  負荷抵抗
Ｚ２，Ｚ３  特性インピーダンス
Ｖｔｈ１  第１の基準電圧
Ｖｔｈ２  第２の基準電圧
Ｖｔｈ３  第３の基準電圧
Ｈ１  低電圧範囲
Ｈ２  中電圧範囲
Ｈ３  高電圧範囲
Ｌ０，Ｌ１，Ｌ２，Ｌ３  ＰＡＭ４信号の各レベル
【図１】
2020043479.tif 000003
【図２】
2020043479.tif 000004
【図３】
2020043479.tif 000005
【図４】
2020043479.tif 000006
【図５】
2020043479.tif 000007
【図６】
2020043479.tif 000008
【図７】
2020043479.tif 000009
【図８】
2020043479.tif 000010
【図９】
2020043479.tif 000011
【手続補正書】
【提出日】令和2年1月20日(2020.1.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
ＰＡＭ４信号のベースラインに対する振幅レベルの大きさが異なる高レベル信号、中レベル信号、低レベル信号を個別に０／１判別する３つの０／１判別器（２ａ，２ｂ，２ｃ）と、
前記３つの０／１判別器において入力側に位置する０／１判別器の出力と入力側と出力側の中間に位置する０／１判別器の出力との間を第１の伝送線路（Ｓ４）を介して結線するとともに、該第１の伝送線路と前記３つの０／１判別器において出力側に位置する０／１判別器の出力との間を第２の伝送線路（Ｓ５）を介して結線したＯＲ論理からなるワイヤードＯＲで構成され、前記３つの０／１判別器からの判別信号を最上位ビット列信号（ＭＳＢ）と最下位ビット列信号（ＬＳＢ）にデコードするデコード回路（３）とを備えたＰＡＭデコーダ（１）であって、
前記ワイヤードＯＲにおける入力側の負荷抵抗をＲ１、出力側の負荷抵抗をＲ４、前記第１の伝送線路の特性インピーダンスをＺ２、前記第２の伝送線路の特性インピーダンスをＺ３としたとき、Ｒ１≠Ｒ４、｜Ｚ２−Ｒ１｜＜｜Ｚ３−Ｒ４｜、Ｚ２＞Ｚ３を満たすように前記入力側および出力側の負荷抵抗と前記第１の伝送線路および前記第２の伝送線路の特性インピーダンスの定数を設定することを特徴とするＰＡＭデコーダ。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】
ＰＡＭ４信号のベースラインに対する振幅レベルの大きさが異なる高レベル信号、中レベル信号、低レベル信号を個別に０／１判別する３つの０／１判別器（２ａ，２ｂ，２ｃ）と、
前記３つの０／１判別器において入力側に位置する０／１判別器の出力と入力側と出力側の中間に位置する０／１判別器の出力との間を第１の伝送線路（Ｓ４）を介して結線するとともに、該第１の伝送線路と前記３つの０／１判別器において出力側に位置する０／１判別器の出力との間を第２の伝送線路（Ｓ５）を介して結線したＯＲ論理からなるワイヤードＯＲで構成され、前記３つの０／１判別器からの判別信号を最上位ビット列信号（ＭＳＢ）と最下位ビット列信号（ＬＳＢ）にデコードするデコード回路（３）とを備えたＰＡＭデコーダ（１）を用いたＰＡＭデコード方法であって、
前記ワイヤードＯＲにおける入力側の負荷抵抗をＲ１、出力側の負荷抵抗をＲ４、前記第１の伝送線路の特性インピーダンスをＺ２、前記第２の伝送線路の特性インピーダンスをＺ３としたとき、Ｒ１≠Ｒ４、｜Ｚ２−Ｒ１｜＜｜Ｚ３−Ｒ４｜、Ｚ２＞Ｚ３を満たすように前記入力側および出力側の負荷抵抗と前記第１の伝送線路および前記第２の伝送線路の特性インピーダンスの定数を設定するステップを含むことを特徴とするＰＡＭデコード方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
上記目的を達成するため、本発明の請求項１に記載されたＰＡＭデコーダは、ＰＡＭ４信号のベースラインに対する振幅レベルの大きさが異なる高レベル信号、中レベル信号、低レベル信号を個別に０／１判別する３つの０／１判別器２ａ，２ｂ，２ｃと、
前記３つの０／１判別器において入力側に位置する０／１判別器の出力と入力側と出力側の中間に位置する０／１判別器の出力との間を第１の伝送線路Ｓ４を介して結線するとともに、該第１の伝送線路と前記３つの０／１判別器において出力側に位置する０／１判別器の出力との間を第２の伝送線路Ｓ５を介して結線したＯＲ論理からなるワイヤードＯＲで構成され、前記３つの０／１判別器からの判別信号を最上位ビット列信号ＭＳＢと最下位ビット列信号ＬＳＢにデコードするデコード回路３とを備えたＰＡＭデコーダ１であって、
前記ワイヤードＯＲにおける入力側の負荷抵抗をＲ１、出力側の負荷抵抗をＲ４、前記第１の伝送線路の特性インピーダンスをＺ２、前記第２の伝送線路の特性インピーダンスをＺ３としたとき、Ｒ１≠Ｒ４、｜Ｚ２−Ｒ１｜＜｜Ｚ３−Ｒ４｜、Ｚ２＞Ｚ３を満たすように前記入力側および出力側の負荷抵抗と前記第１の伝送線路および前記第２の伝送線路の特性インピーダンスの定数を設定することを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
請求項２に記載されたＰＡＭデコード方法は、ＰＡＭ４信号のベースラインに対する振幅レベルの大きさが異なる高レベル信号、中レベル信号、低レベル信号を個別に０／１判別する３つの０／１判別器２ａ，２ｂ，２ｃと、
前記３つの０／１判別器において入力側に位置する０／１判別器の出力と入力側と出力側の中間に位置する０／１判別器の出力との間を第１の伝送線路Ｓ４を介して結線するとともに、該第１の伝送線路と前記３つの０／１判別器において出力側に位置する０／１判別器の出力との間を第２の伝送線路Ｓ５を介して結線したＯＲ論理からなるワイヤードＯＲで構成され、前記３つの０／１判別器からの判別信号を最上位ビット列信号ＭＳＢと最下位ビット列信号ＬＳＢにデコードするデコード回路３とを備えたＰＡＭデコーダ１を用いたＰＡＭデコード方法であって、
前記ワイヤードＯＲにおける入力側の負荷抵抗をＲ１、出力側の負荷抵抗をＲ４、前記第１の伝送線路の特性インピーダンスをＺ２、前記第２の伝送線路の特性インピーダンスをＺ３としたとき、Ｒ１≠Ｒ４、｜Ｚ２−Ｒ１｜＜｜Ｚ３−Ｒ４｜、Ｚ２＞Ｚ３を満たすように前記入力側および出力側の負荷抵抗と前記第１の伝送線路および前記第２の伝送線路の特性インピーダンスの定数を設定するステップを含むことを特徴とする。