(57)【要約】【課題】画素用ＴＦＴの閾値電圧を駆動回路用ＴＦＴの閾値電圧より低くして、同一の基板上に画素部及び駆動回路を有する薄膜トランジスタ基板を得る。【解決手段】画素用ＴＦＴ２０１の酸化物半導体層１２は、ソース電極７及びドレイン電極８の両方から、チャネル部１３におけるチャネル幅方向の外側に酸化物半導体層１２がはみ出して形成される２種類の還元作用領域１２Ｘをソース電極７及びドレイン電極８それぞれの両端部に有する第１の構造を呈している。駆動回路用ＴＦＴ２１１の酸化物半導体層２５は、ソース電極２３及びドレイン電極２４から、チャネル部２６におけるチャネル幅方向の外側にはみ出すことなく形成される第２の構造を有している。酸化物半導体層１２、ソース電極７及びドレイン電極８を覆って保護絶縁膜１４が設けられる。【選択図】図７
2020043252.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられる画素部と、
前記基板上に設けられ、前記画素部を駆動する画素駆動信号を生成する駆動回路とを備え、
前記画素部は画素選択用の第１のトランジスタを含み、前記駆動回路は前記画素駆動信号を生成するための第２のトランジスタを含み、
前記第１のトランジスタは、
前記基板上に設けられる第１のゲート電極と、
第１のゲート電極を覆って設けられる第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に設けられる第１の酸化物半導体層とを含み、前記第１の酸化物半導体層は前記第１のゲート絶縁膜を介して前記第１のゲート電極と対向する位置に設けられ、
前記第１の酸化物半導体層の表面の一部に接触して設けられる第１のソース電極と、
前記第１の酸化物半導体層の表面の一部に接触し、かつ、前記１のソース電極とは離れて設けられる第１のドレイン電極とをさらに含み、前記第１のソース電極と前記第１のドレイン電極との間の前記第１の酸化物半導体層の領域が第１のチャネル領域として規定され、
前記第１の酸化物半導体層は、前記第１のソース電極及び前記第１のドレイン電極のうち少なくとも一つの電極から、前記第１のチャネル領域におけるチャネル幅方向の外側に前記第１の酸化物半導体層の一部がはみ出している還元作用領域を有する第１の構造を呈し、
前記第１のトランジスタは、
還元材を内部に有し、少なくとも前記還元作用領域の表面上に直接形成される還元促進層をさら含み、
前記第２のトランジスタは、
前記基板上に設けられる第２のゲート電極と、
第２のゲート電極を覆って設けられる第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に設けられる第２の酸化物半導体層とを含み、前記第２の酸化物半導体層は前記第２のゲート絶縁膜を介して前記第２のゲート電極と対向する位置に設けられ、
前記第２の酸化物半導体層の表面の一部に接触して設けられる第２のソース電極と、
前記第２の酸化物半導体層の表面の一部に接触し、かつ、前記２のソース電極とは離れて設けられる第２のドレイン電極とをさらに含み、前記第２のソース電極と前記第２のドレイン電極との間の前記第２の酸化物半導体層の領域が第２のチャネル領域として規定され、
前記第２の酸化物半導体層は、前記第２のソース電極及び前記第２のドレイン電極から、前記第２のチャネル領域におけるチャネル幅方向の外側にはみ出すことなく形成される第２の構造を有する、
薄膜トランジスタ基板。
【請求項２】
請求項１記載の薄膜トランジスタ基板であって、
前記第１のトランジスタは、
前記第１の酸化物半導体層、前記第１のソース電極及び前記第１のドレイン電極を覆って設けられる第１の保護絶縁膜をさらに含み、前記第１の保護絶縁膜は前記還元作用領域の表面上に直接形成され、
前記第２のトランジスタは、
前記第２の酸化物半導体層、前記第２のソース電極及び前記第２のドレイン電極を覆って設けられる第２の保護絶縁膜をさらに含み、
前記還元促進層は前記第１及び第２の保護絶縁膜を含む、
薄膜トランジスタ基板。
【請求項３】
請求項１記載の薄膜トランジスタ基板であって、
前記第１のトランジスタは、
前記第１の酸化物半導体層を覆って設けられる第１の補助絶縁膜をさらに含み、
前記第１のソース電極及び前記第１のドレイン電極はそれぞれ前記第１の補助絶縁膜の一部を貫通して前記第１の酸化物半導体層の表面の一部に接触し、
前記第２のトランジスタは、
前記第２の酸化物半導体層を覆って設けられる第２の補助絶縁膜をさらに含み、
前記第２のソース電極及び前記第２のドレイン電極はそれぞれ前記第２の補助絶縁膜の一部を貫通して前記第２の酸化物半導体層の表面の一部に接触し、
前記還元促進層は前記第１及び第２の補助絶縁膜を含む、
薄膜トランジスタ基板。
【請求項４】
請求項１から請求項３のうち、いずれか１項に記載の薄膜トランジスタ基板であって、
前記第１の構造における前記還元作用領域は、前記第１のソース電極及び前記第１のドレイン電極の両方から、前記第１のチャネル領域におけるチャネル幅方向の外側に前記第１の酸化物半導体層がはみ出して形成される領域を含む、
薄膜トランジスタ基板。
【請求項５】
薄膜トランジスタ基板の製造方法であって、
前記薄膜トランジスタ基板は、基板上に設けられる画素部と、前記基板上に設けられ、前記画素部を駆動する画素駆動信号を生成する駆動回路とを備え、
前記画素部は画素選択用の第１のトランジスタを含み、前記駆動回路は前記画素駆動信号を生成するための第２のトランジスタを含み、
前記第１及び第２のトランジスタの製造工程は、
(a) 前記基板上に第１及び第２のゲート電極を選択的に形成するステップと、
(b) 前記第１及び第２のゲート電極を覆って第１及び第２のゲート絶縁膜を形成するステップと、
(c) 前記第１及び第２のゲート絶縁膜上に第１及び第２の酸化物半導体層を形成するステップとを備え、前記第１及び第２の酸化物半導体層は前記第１及び第２のゲート絶縁膜を介して前記第１及び第２のゲート電極と対向する位置に設けられ、
(d) 前記第１及び第２の酸化物半導体層の表面の一部に接触して第１及び第２のソース電極を形成するステップと、
(e) 前記第１及び第２の酸化物半導体層の表面の一部に接触し、かつ、第１及び第２のソース電極とは離れて第１及び第２のドレイン電極を形成するステップとをさらに備え、前記第１のソース電極と前記第１のドレイン電極との間の前記第１の酸化物半導体層の領域が第１のチャネル領域として規定され、前記第２のソース電極と前記第２のドレイン電極との間の前記第２の酸化物半導体層の領域が第２のチャネル領域として規定され、
前記ステップ(c)、前記ステップ(d)及び前記ステップ(e)は、
前記第１の酸化物半導体層は、前記第１のソース電極及び前記第１のドレイン電極のうち少なくとも一つの電極から、前記第１のチャネル領域におけるチャネル幅方向の外側に前記第１の酸化物半導体層の一部がはみ出している還元作用領域を有する第１の構造を呈し、かつ、
前記第２の酸化物半導体層は、前記第２のソース電極及び前記第２のドレイン電極から、前記第２のチャネル領域におけるチャネル幅方向の外側にはみ出すことなく形成される第２の構造を有するように実行され、
前記第１及び第２のトランジスタの製造工程は、
(f) 少なくとも前記還元作用領域の表面上に、還元材を内部に有する還元促進層を形成するステップをさらに備える、
薄膜トランジスタ基板の製造方法。
【請求項６】
請求項５記載の薄膜トランジスタ基板の製造方法であって、
前記ステップ(f)は、
(f-1) 前記第１の酸化物半導体層、前記第１のソース電極及び前記第１のドレイン電極を覆って第１の保護絶縁膜を形成するステップと、
(f-2) 前記第２の酸化物半導体層、前記第２のソース電極及び前記第２のドレイン電極を覆って第２の保護絶縁膜を形成するステップとを含み、前記ステップ(f-1)及び前記ステップ(f-2)は同時に実行され、前記ステップ(f-1)の実行後、前記第１の保護絶縁膜は前記還元作用領域の表面上に直接形成され、
前記還元促進層は前記第１及び第２の保護絶縁膜を含む、
薄膜トランジスタ基板の製造方法。
【請求項７】
請求項５記載の薄膜トランジスタ基板の製造方法であって、
前記ステップ(f)は、前記ステップ(c)の後、前記ステップ(d)及び前記ステップ(e)の前に実行され、
(f-1) 前記第１の酸化物半導体層を覆って第１の補助絶縁膜を形成するステップと、
(f-2) 前記第２の酸化物半導体層を覆って第２の補助絶縁膜を形成するステップとを含み、前記ステップ(f-1)及び前記ステップ(f-2)は同時に実行され、前記ステップ(f-1)の実行後、前記第１の補助絶縁膜は前記還元作用領域の表面上に直接形成され、
前記還元促進層は前記第１及び第２の補助絶縁膜を含み、
前記ステップ(d)は、
前記第１及び第２の補助絶縁膜の一部を貫通することにより、前記第１及び第２の酸化物半導体層の表面の一部に接触して前記第１及び第２のソース電極を形成するステップを含み、
前記ステップ(e)は、
前記第１及び第２の補助絶縁膜の一部を貫通することにより、前記第１及び第２の酸化物半導体層の表面の一部に接触して前記第１及び第２のドレイン電極を形成するステップを含む、
薄膜トランジスタ基板の製造方法。
【請求項８】
請求項５から請求項７のうち、いずれか１項に記載の薄膜トランジスタ基板の製造方法であって、
前記第１の構造における前記還元作用領域は、前記第１のソース電極及び前記第１のドレイン電極の両方から、前記第１のチャネル領域におけるチャネル幅方向の外側に前記第１の酸化物半導体層がはみ出して形成される領域を含む、
薄膜トランジスタ基板の製造方法。
【請求項９】
請求項１から請求項４のうち、いずれか１項に記載の薄膜トランジスタ基板と、
前記薄膜トランジスタ基板と対向して配置される対向基板と、
前記薄膜トランジスタ基板と前記対向基板との間に挟持される液晶層とを備える、
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画素部及び駆動回路を同一基板上に有する薄膜トランジスタ基板、及びその製造方法、並びに表示装置に関する。
【背景技術】
【０００２】
スイッチングデバイスとして薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と略記する場合あり）がアレイ状に配列形成されたＴＦＴアクティブマトリックス基板（以下「ＴＦＴ基板」と略記する場合あり）は、例えば、液晶表示装置（Liquid Crystal Display：以下「ＬＣＤ」と略記する場合あり）等の電気光学装置に利用されている。
【０００３】
ＴＦＴに代表される半導体装置は、低消費電力及び薄型であるという特徴がある。このような半導体装置の特徴を活かして、ＣＲＴ（Cathode Ray Tube）に代わって、フラットパネルディスプレイへの応用がなされるようになった。
【０００４】
フラットパネルディスプレイに用いられるＬＣＤでは、一般に、薄膜トランジスタ基板であるＴＦＴ基板と対向基板との間に液晶層が設けられている。このようなＴＦＴ基板及び対向基板の外側にはそれぞれ偏光板が設けられ、透過型及び半透過型のＬＣＤでは、ＴＦＴ基板または対向電極の偏光板のさら外側にバックライトユニットが設けられている。また、カラー表示のＬＣＤでは、例えば対向基板に１色または２色以上のカラーフィルタが設けられており、良好なカラー表示が得られる。
【０００５】
従来、液晶表示装置用のＴＦＴ基板のスイッチングデバイスにおいては、一般的にアモルファスシリコン（Ｓｉ）が半導体の活性層であるチャネル層を形成するために用いられていた。しかし近年では、活性層を形成用に酸化物半導体が用いられたＴＦＴの開発が盛んになされている。
【０００６】
酸化物半導体は、アモルファスシリコンよりも高い移動度を有するため、小型で高性能なＴＦＴを実現できるという利点がある。酸化物半導体としては、酸化亜鉛（ＺｎＯ）系材料、酸化亜鉛に酸化ガリウム（Ｇａ２Ｏ３）、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）などを添加した材料が主に用いられている。
【０００７】
この酸化物半導体層を用いたＴＦＴは、スパッタリング法などによって比較的低温での成膜が可能であり、多結晶シリコン（poly-Si）からなる半導体層を用いたＴＦＴよりも作製が容易である。酸化物半導体層を用いたＴＦＴをＬＣＤに応用する場合には、画素を構成する画素用ＴＦＴのみならず駆動回路をＴＦＴ基板に一体的に作りこむことが可能である。
【０００８】
上述した駆動回路の動作信頼性、ひいては表示装置の性能は、駆動回路用ＴＦＴの電気特性に左右され、そのうち特に閾値電圧が重要となる。駆動回路では、表示装置の狭額縁化の要望から省スペース設計を実現するために、駆動回路用ＴＦＴにマイナスのゲート電圧を印加できない場合が多い。このため、駆動回路用ＴＦＴの閾値電圧がマイナスの電圧値であると、駆動回路として制御することが困難であり、ゲート電圧が０Ｖでもソース電極とドレイン電極との間に電流が流れる、いわゆるノーマリーオン状態となって、消費電力が増大してしまう問題点があった。この問題点を鑑み、駆動回路用ＴＦＴには、閾値電圧がプラスの電圧値である特性を有することが必要とされる。
【０００９】
一方、画素用ＴＦＴには、マイナスのゲート電圧を印加することが可能であり、多少ノーマリーオン状態となることも許容できるため、閾値電圧がマイナスの電圧値であるＴＦＴも適用することができる。閾値電圧がマイナスの電圧値であるＴＦＴは、閾値電圧がプラスの電圧値であるＴＦＴに比べて、サブスレショルド係数としてのＳ値が小さく、オン電流値が十分に大きな特性を有する。このことから、画素用ＴＦＴは、閾値電圧がマイナスの電圧値である特性を有することが好ましい。なお、「Ｓ値」とは、正確には、トランジスタの特性を示すサブスレッショルドスイング値（subthreshold swing value）であり、単位は「V/decade」となる。
【００１０】
このように画素用ＴＦＴと駆動回路用ＴＦＴとでは要求される電気特性が異なるため、それぞれ要求される電気特性に応じて作り分けることが望ましい。そこで、電気特性が異なる複数種類のＴＦＴを同一基板上に併せて作成可能なＴＦＴ基板の構成が従来から提案されており、例えば、特許文献１にＴＦＴ基板に関する技術が開示されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】国際公開第２０１３／０８０５１６号
【発明の概要】
【発明が解決しようとする課題】
【００１２】
特許文献１に開示されたような従来のＴＦＴ基板においては、画素用ＴＦＴの酸化物半導体層は、ソース電極及びドレイン電極によってチャネル幅方向の全体に亘って部分的に覆われている。すなわち、ソース電極及びドレイン電極の形成領域において、ソース電極及びドレイン電極は酸化物半導体層のチャネル幅方向の全体を覆っている。
【００１３】
一方、駆動回路用ＴＦＴの酸化物半導体層は、ソース電極及びドレイン電極の少なくとも一方からチャネル幅方向外側にはみ出している。すなわち、ソース電極及びドレイン電極の形成領域において、ソース電極及びドレイン電極は酸化物半導体層のチャネル幅方向の一部を覆っている。駆動回路用ＴＦＴにおいては、ソース電極及びドレイン電極を形成した後における成膜処理やアニール処理などの工程において、ソース電極及びドレイン電極からはみ出した酸化物半導体層の領域が酸化作用や還元作用を受け易い。このため、これらの作用の影響により、駆動回路用ＴＦＴの酸化物半導体層のキャリア濃度は、画素用ＴＦＴの酸化物半導体層のキャリア濃度より低下して、閾値電圧が比較的高い状態となることが特許文献１等に記載されている。
【００１４】
しかしながら、実際には、駆動回路用ＴＦＴのソース電極及びドレイン電極からはみ出した酸化物半導体層の領域が還元作用を受けると、逆にキャリア濃度が増加してしまい閾値電圧が低下してしまう。このため、駆動回路用ＴＦＴの閾値電圧を画素用ＴＦＴの閾値電圧よりも高くすることが困難となり、駆動回路ＴＦＴの閾値電圧をプラスにする場合、必然的に画素用ＴＦＴの閾値電圧もプラスとなってしまうという問題点があった。
【００１５】
従来のＴＦＴ基板は以上のように構成されており、画素用ＴＦＴの閾値電圧を駆動回路用ＴＦＴの閾値電圧より低く設定する電気特性の設定ができていないという問題点があった。
【００１６】
この発明は上記問題点を解決するためになされたもので、画素用ＴＦＴの閾値電圧を駆動回路用ＴＦＴの閾値電圧より低くして、同一の基板に画素部及び駆動回路を形成した薄膜トランジスタ基板を得ることを目的とする。
【課題を解決するための手段】
【００１７】
この発明に係る請求項１記載の薄膜トランジスタ基板は、基板上に設けられる画素部と、前記基板上に設けられ、前記画素部を駆動する画素駆動信号を生成する駆動回路とを備え、前記画素部は画素選択用の第１のトランジスタを含み、前記駆動回路は前記画素駆動信号を生成するための第２のトランジスタを含み、前記第１のトランジスタは、前記基板上に設けられる第１のゲート電極と、第１のゲート電極を覆って設けられる第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に設けられる第１の酸化物半導体層とを含み、前記第１の酸化物半導体層は前記第１のゲート絶縁膜を介して前記第１のゲート電極と対向する位置に設けられ、前記第１の酸化物半導体層の表面の一部に接触して設けられる第１のソース電極と、前記第１の酸化物半導体層の表面の一部に接触し、かつ、前記１のソース電極とは離れて設けられる第１のドレイン電極とをさらに含み、前記第１のソース電極と前記第１のドレイン電極との間の前記第１の酸化物半導体層の領域が第１のチャネル領域として規定され、前記第１の酸化物半導体層は、前記第１のソース電極及び前記第１のドレイン電極のうち少なくとも一つの電極から、前記第１のチャネル領域におけるチャネル幅方向の外側に前記第１の酸化物半導体層の一部がはみ出している還元作用領域を有する第１の構造を呈し、前記第１のトランジスタは、還元材を内部に有し、少なくとも前記還元作用領域の表面上に直接形成される還元促進層をさら含み、前記第２のトランジスタは、前記基板上に設けられる第２のゲート電極と、第２のゲート電極を覆って設けられる第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に設けられる第２の酸化物半導体層とを含み、前記第２の酸化物半導体層は前記第２のゲート絶縁膜を介して前記第２のゲート電極と対向する位置に設けられ、前記第２の酸化物半導体層の表面の一部に接触して設けられる第２のソース電極と、前記第２の酸化物半導体層の表面の一部に接触し、かつ、前記２のソース電極とは離れて設けられる第２のドレイン電極とをさらに含み、前記第２のソース電極と前記第２のドレイン電極との間の前記第２の酸化物半導体層の領域が第２のチャネル領域として規定され、前記第２の酸化物半導体層は、前記第２のソース電極及び前記第２のドレイン電極から、前記第２のチャネル領域におけるチャネル幅方向の外側にはみ出すことなく形成される第２の構造を有する。
【発明の効果】
【００１８】
請求項１記載の本願発明の薄膜トランジスタ基板において、画素部の第１のトランジスタは、第１の構造を有するため、第１の酸化物半導体層の還元作用領域が、製造段階で還元促進層から還元作用を受ける分、閾値電圧が低下した第１の閾値電圧に設定される。
【００１９】
駆動回路の第２のトランジスタは、第２の構造を有し、第１の酸化物半導体層は第２のソース電極及び第２のドレイン電極からチャネル幅方向にはみ出ている領域が存在しない。すなわち、第１のトランジスタの還元作用領域に相当する領域が存在しないため、還元促進層から還元作用領域に相当する領域を介した還元作用を受けない分、第２のトランジスタは、第１の閾値電圧により高い第２の閾値電圧に設定される。
【００２０】
その結果、請求項１記載の本願発明の薄膜トランジスタ基板は、画素部の第１のトランジスタの第１の閾値電圧が駆動回路の第２のトランジスタの第２の閾値電圧より低くなるように、同一の基板上に画素部及び駆動回路を形成することができる効果を奏する。
【図面の簡単な説明】
【００２１】
【図１】実施の形態１のＴＦＴ基板を備えた液晶表示装置の構成を模式的に示す斜視図である。
【図２】実施の形態１のＴＦＴ基板の全体構成を模式的に説明する平面図である。
【図３】図２に示した画素部の平面構成を示す平面図である。
【図４】図３の断面構造を模式的に示す断面図である。
【図５】走査信号駆動回路の一部に用いるシフトレジスタの一形態を示す回路図である。
【図６】図５で示したシフトレジスタの動作を示すタイミング図である。
【図７】実施の形態１の画素用ＴＦＴと駆動回路用との平面構造を示す平面図である。
【図８】図７で示した駆動回路用ＴＦＴの断面構造を示す断面図（その１）である。
【図９】図７で示した駆動回路用ＴＦＴの断面構造を示す断面図（その２）である。
【図１０】図７で示した画素用ＴＦＴの断面構造を示す断面図（その１）である。
【図１１】図７で示した画素用ＴＦＴの断面構造を示す断面図（その２）である。
【図１２】実施の形態１のＴＦＴ基板の製造方法を示す断面図である。
【図１３】実施の形態１のＴＦＴ基板の製造方法を示す断面図である。
【図１４】実施の形態１のＴＦＴ基板の製造方法を示す断面図である。
【図１５】実施の形態１のＴＦＴ基板の製造方法を示す断面図である。
【図１６】実施の形態１のＴＦＴ基板の製造方法を示す断面図である。
【図１７】実施の形態１のＴＦＴ基板の製造方法を示す断面図である。
【図１８】実施の形態１のＴＦＴ基板の製造方法を示す断面図である。
【図１９】実施の形態１のＴＦＴ基板の製造方法を示す断面図である。
【図２０】実施の形態２の画素用ＴＦＴと駆動回路用との平面構造を示す平面図である。
【図２１】図２０で示した駆動回路用ＴＦＴの断面構造を示す断面図（その１）である。
【図２２】図２０で示した駆動回路用ＴＦＴの断面構造を示す断面図（その２）である。
【図２３】図２０で示した画素用ＴＦＴの断面構造を示す断面図（その１）である。
【図２４】図２０で示した画素用ＴＦＴの断面構造を示す断面図（その２）である。
【図２５】実施の形態２のＴＦＴ基板の製造方法を示す断面図である。
【図２６】実施の形態２のＴＦＴ基板の製造方法を示す断面図である。
【図２７】実施の形態２のＴＦＴ基板の製造方法を示す断面図である。
【図２８】実施の形態２のＴＦＴ基板の製造方法を示す断面図である。
【図２９】実施の形態２のＴＦＴ基板の製造方法を示す断面図である。
【発明を実施するための形態】
【００２２】
＜実施の形態１＞
（液晶表示装置１０００）
図１は、実施の形態１の薄膜トランジスタ基板であるＴＦＴ基板を備えた液晶表示装置１０００の構成を模式的に示す斜視図である。以下、図１を用いて液晶表示装置１０００の構成について説明する。
【００２３】
図１に示すように、液晶表示装置１０００は、光源１００１、導光板１００２、偏光板１００３、ＴＦＴ基板１００４、液晶層１００５、対向基板１００６及び偏光板１００７を主要構成部として備えている。
【００２４】
光源１００１は、液晶表示装置１０００全体の光源であり、例えば、発光ダイオードなどが用いられる。面状の導光板１００２は、その１つの端面の外側に設けられた光源１００１から入射された光を、導光板１００２の主面全体から出射するように導く。光源１００１及び導光板１００２を合わせてバックライトユニットと呼称することもある。
【００２５】
導光板１００２の光出射側の主面上には、偏光板１００３、ＴＦＴ基板１００４、液晶層１００５、対向基板１００６及び偏光板１００７が、この順に配設される。このように、対向基板１００６とのＴＦＴ基板１００４との間に液晶層１００５が挟持されている。
【００２６】
ここで、液晶表示装置１０００の動作の概略を説明する。ＴＦＴ基板１００４に形成されたＴＦＴは、外部及び駆動回路からの信号に応じて液晶層１００５に印加する電界を制御することにより、液晶層１００５の液晶の偏光方向を制御する。このようなＴＦＴ基板１００４を偏光板１００３、液晶層１００５、対向基板１００６及び偏光板１００７と組み合わせ、導光板１００２から出射された光１００８を画素ごとに透光または遮光することで、液晶表示装置１０００に所望の画像を表示することができる。
【００２７】
（ＴＦＴ基板）
実施の形態１の薄膜トランジスタ基板であるＴＦＴ基板２００として、スイッチングデバイスとして薄膜トランジスタであるＴＦＴがマトリックス状に配列形成されたアクティブマトリックス基板であるものとして説明する。なお、実施の形態１のＴＦＴ基板２００は、図１を用いて説明したように、ＴＦＴ基板１００４として、液晶表示装置に代表される平面型表示装置、すなわち、フラットパネルディスプレイなどに用いられる。
【００２８】
（ＴＦＴ基板の全体構成）
図２は、実施の形態１のＴＦＴ基板の全体構成を模式的に説明する平面図であり、ここでは、ＬＣＤ用のＴＦＴ基板を例に採っている。なお、図２にはＸＹ直交座標系を示している。
【００２９】
図２に示すＴＦＴ基板２００は、図１で示したＴＦＴ基板１００４に対応する。ＴＦＴ基板２００は、画素用ＴＦＴ２０１がマトリックス状に配列されたＴＦＴアレイ基板であり、表示領域２０２と、表示領域２０２を囲むように、ＴＦＴ基板２００の周辺に設けられた額縁領域２０３とに大きく分けられる。
【００３０】
表示領域２０２には、各々が走査信号線となる複数のゲート配線３、複数の補助容量配線２１０及び、各々が表示信号線となる複数のソース配線９が配設される。
【００３１】
複数のゲート配線３はＸ方向に沿って互いに平行に配設され、複数のソース配線９は、複数のゲート配線３と直交して交差するようにＹ方向に沿って互いに平行に配設されている。すなわち、図２に示すように、ゲート配線３がＸ方向に延在するように配設され、ソース配線９がＹ方向に延在するように配設されている。
【００３２】
そして、隣接する２本のゲート配線３及び隣接する２本のソース配線９に囲まれた領域が画素２０４となるため、ＴＦＴ基板２００では、画素２０４がマトリックス状に配列された構成となる。上述した画素２０４となる領域を全て含んで画素部が構成される。
【００３３】
図２では、一部の画素２０４について、その構成を拡大して示しており、画素２０４内には、少なくとも１つの画素用ＴＦＴ２０１が配設されている。画素部の第１のトランジスタである画素用ＴＦＴ２０１はソース配線９とゲート配線３の交差点近傍に配置され、画素用ＴＦＴ２０１のゲート電極がゲート配線３に接続され、画素用ＴＦＴ２０１のソース電極がソース配線９に接続され、画素用ＴＦＴ２０１のドレイン電極は透過画素電極１１に接続されている。このように、画素用ＴＦＴ２０１は透過画素電極１１を選択する画素選択用のトランジスタとして機能する。
【００３４】
また、透過画素電極１１には補助容量２０９の一方電極が接続され、複数のゲート配線３のそれぞれと平行にＸ方向に沿って設けられた補助容量配線２１０が、補助容量電極の他方電極を兼ねている。
【００３５】
ＴＦＴ基板２００の額縁領域２０３には、走査信号駆動回路２０５と表示信号駆動回路２０６とが設けられている。複数のゲート配線３は、表示領域２０２から走査信号駆動回路２０５が設けられた側の額縁領域２０３まで延在しており、図２では図示を省略しているが、複数のゲート配線３は、ＴＦＴ基板２００の端部で、走査信号駆動回路２０５に接続されている。
【００３６】
複数のソース配線９も同様に表示領域２０２から表示信号駆動回路２０６が設けられた側の額縁領域２０３まで延在しており、図２では図示を省略しているが、複数のソース配線９は、ＴＦＴ基板２００の端部で、表示信号駆動回路２０６に接続されている。
【００３７】
また、走査信号駆動回路２０５の近傍には、外部との接続基板２０７が配設され、表示信号駆動回路２０６の近傍には、外部との接続基板２０８が配設されている。なお、接続基板２０７及び２０８は、例えば、ＦＰＣ（Flexible Printed Circuit）などの配線基板である。
【００３８】
接続基板２０７及び２０８のそれぞれを介して、走査信号駆動回路２０５及び表示信号駆動回路２０６に外部からの各種信号が供給される。走査信号駆動回路２０５は、外部からのクロック電位に基づいて、走査信号となるゲート信号を複数のゲート配線３に供給する役割を担う。これらのゲート信号によって、複数のゲート配線３が順次選択される。
【００３９】
表示信号駆動回路２０６は、外部からの制御信号及び表示データに基づいて表示信号を複数のソース配線９に供給する。これにより、表示データに応じた表示電圧を各画素２０４に供給することができる。従来、これらの表示信号駆動回路２０６及び走査信号駆動回路２０５は、ＴＦＴ基板形成後に駆動用のＩＣをＴＦＴ基板にボンディングすることで形成されていたが、実施の形態１のＴＦＴ基板における表示信号駆動回路２０６及び走査信号駆動回路２０５はＴＦＴ基板上に画素用ＴＦＴと同時に形成される。
【００４０】
上述した走査信号駆動回路２０５及び表示信号駆動回路２０６が画素部を駆動する画素駆動信号を生成する駆動回路として機能する。画素駆動信号には上述した走査信号及び表示信号が含まれる。
【００４１】
また、補助容量配線２１０は、後に平面図を用いて説明するように透過画素電極１１と平面視的に一部が重複するように構成され、透過画素電極１１を一方の電極とし、補助容量配線２１０の一部を他方の電極として補助容量２０９を形成する。なお、透過画素電極１１と平面視して重複した領域の補助容量配線２１０部分が補助容量電極５として機能する。全ての補助容量配線２１０は表示領域外で電気的に結束し、例えば表示信号駆動回路２０６から共通電位が供給される。
【００４２】
画素用ＴＦＴ２０１は、透過画素電極１１に表示電圧を供給するためのスイッチングデバイスとして機能し、ゲート配線３から入力されるゲート信号によって画素用ＴＦＴ２０１のオン状態とオフ状態が制御される。そして、ゲート配線３に所定の電圧が印加され、画素用ＴＦＴ２０１がオンすると、画素用ＴＦＴ２０１に電気的に接続されたソース配線９から電流が流れるようになる。これにより、ソース配線９から、画素用ＴＦＴ２０１のドレイン電極８に接続された透過画素電極１１に表示電圧が印加され、透過画素電極１１と図示しない対向電極との間に、表示電圧に応じた電界が生じる。このように、画素用ＴＦＴ２０１は画素選択用に用いられる。
【００４３】
透過画素電極１１と対向電極との間には液晶によって補助容量２０９と並列に、図示しない液晶容量が形成される。なお、In-Plane-Switching方式及びＦＦＳ（Fringe-Field-Switching）方式の液晶表示装置の場合、対向電極はＴＦＴ基板２００側に配置される。
【００４４】
これらの液晶容量と補助容量２０９によって透過画素電極１１に印加された表示電圧が一定期間保持される。なお、ＴＦＴ基板２００の表面には、図示しない配向膜が形成されていても良い。
【００４５】
また、図１を用いて説明した対向基板１００６のように、ＴＦＴ基板２００に対向して対向基板が配置される。対向基板１００６は、例えばカラーフィルタ基板であり、視認側に配置される。対向基板１００６には、カラーフィルタ、ブラックマトリックス（ＢＭ）及び配向膜等が形成され、液晶表示装置の方式によっては対向電極も対向基板１００６に形成される。
【００４６】
そして、図１を用いて説明したようにＴＦＴ基板１００４と対向基板１００６とは、一定の間隙であるセルギャップを介して貼り合わされる。なお、ＴＦＴ基板１００４は図２で示したＴＦＴ基板２００に相当する。
【００４７】
そして、上述した間隙に液晶が注入され封止される。すなわち、図１に示すように、ＴＦＴ基板１００４と対向基板１００６との間に液晶層１００５が配置される。さらに、ＴＦＴ基板１００４及び対向基板１００６の外側の面には、偏光板１００３、１００７及び位相差板等が設けられる。また、以上のように構成された液晶表示装置の視認側とは反対側には、光源１００１及び導光板１００２を含むバックライトユニット等が配設される。
【００４８】
（液晶表示装置の動作）
ここで、図１及び図２を用いて液晶表示装置１０００の動作をさらに説明する。透過画素電極１１と、対向電極との間の電界によって、液晶層１００５の液晶が駆動されると、液晶層１００５の液晶の配向方向が変化する。これにより、液晶層１００５を通過する光の偏光状態が変化する。つまり、偏光板１００３を通過して直線偏光となった後に液晶層１００５を通過する光の偏光状態も変化する。具体的には、光源１００１及び光板１００２からなるバックライトユニットからの光は、ＴＦＴ基板１００４側の偏光板１００３によって直線偏光になる。そして、この直線偏光が液晶層１００５を通過することによって、偏光状態が変化する。
【００４９】
したがって、対向基板１００６側の偏光板１００７を通過する光量が、偏光状態、ひいては上述の電界によって変化する。すなわち、バックライトユニットから液晶表示装置を透過する透過光のうち、視認側の偏光板１００７を通過する光１００８の光量を、上述の電界によって変化させることができる。このような構成において、画素ごとに表示電圧を制御することによって、液晶表示装置に所望の画像を表示することができる。
【００５０】
（ＴＦＴ基板の画素の構成）
図３は、図２に示した画素２０４の平面構成を示す平面図であり、図４は、図３におけるＡ−Ａ断面、Ｂ−Ｂ断面及びＣ−Ｄ断面を模式的に示す断面図である。なお、図３にはＸＹ直交座標系を示している。また、図３では保護絶縁膜１４の図示を省略している。
【００５１】
図４において、ゲート端子領域Ｒ１は図３のＡ−Ａ断面に相当し、ソース端子領域Ｒ２は図３のＢ−Ｂ断面に相当する。さらに、図４に示す領域Ｒ３〜Ｒ７は図３のＣ−Ｃ断面に相当し、領域Ｒ３〜Ｒ７は、ゲート／ソース配線交差領域Ｒ３、画素ＴＦＴ領域Ｒ４、画素／ドレインコンタクト領域Ｒ５、画素電極領域Ｒ６及び補助電極領域Ｒ７から構成される。さらに、図４では、駆動回路である走査信号駆動回路２０５内の駆動回路用ＴＦＴ２１１の断面構造も図中右端に示している。
【００５２】
以下、図３及び図４を参照して、実施の形態１のＴＦＴ基板２００の構成について説明する。なお、以下においてＴＦＴ基板２００は透過型の液晶表示装置に用いるものとして説明する。
【００５３】
図３に示すように、複数のゲート配線３がＸ方向に沿って互いに並行に配設される。複数のゲート配線３はそれぞれの一部がゲート電極２を構成し、Ｘ方向に延在するように配設される。
【００５４】
また、複数の補助容量配線２１０は主幹線がＸ方向に沿って互いに並行に配設される。複数の補助容量配線２１０はそれぞれその一部が補助容量電極５を構成する。
【００５５】
さらに、複数のソース配線９がＹ方向に沿って互いに並行に配設される。複数のソース配線９はそれぞれＸ方向に延在する分岐配線９１が分岐し、その先端部分がゲート電極２の上方に重畳しソース電極７となっている。
【００５６】
そして、隣接する２本のゲート配線３及び隣接する２本のソース配線９に囲まれた画素領域内に１単位の画素を規定する透過画素電極１１が設けられており、透過画素電極１１は画素ドレインコンタクトホール１５を介してドレイン電極８に接続されている。
【００５７】
ゲート配線３は、Ｙ方向の幅が他の部分よりも広くなった部分がゲート電極２として機能し、ゲート電極２上には構成材料を酸化物半導体とした酸化物半導体層１２が設けられ、ソース電極７及びドレイン電極８は、互いに間を開けて酸化物半導体層１２の表面に一部が接触する態様で酸化物半導体層１２に接続されている。
【００５８】
これらソース電極７、ドレイン電極８、ゲート電極２及び酸化物半導体層１２を主要構成部として画素用ＴＦＴ２０１が構成されている。なお、画素用ＴＦＴ２０１の動作時には、ソース電極７とドレイン電極８との間の酸化物半導体層１２内にチャネル部１３が形成される。
【００５９】
画素領域において、補助容量配線２１０は、Ｙ方向に延在する２つの分岐配線１１５を有している。分岐配線１１５は、画素領域のソース配線９側の２つの端縁部に該当する部分に設けられ、補助容量配線２１０のうち、補助容量２０９の他方電極となる補助容量電極５は、透過画素電極１１に隣接してＸ方向に平行な主幹線部分と分岐配線１１５とで平面視形状がΠ（パイ）の字状となるように構成されている。そして、補助容量電極５の主幹線部分及び分岐配線１１５と、これらに平面視して重複する透過画素電極１１との間に図２で示した補助容量２０９が形成される。
【００６０】
なお、主幹線部分と分岐配線１１５とで構成される補助容量電極５の形状は、図３に示すようにΠの字状に限ったものではなく、所望の補助容量が得られるのであれば、直線状でも、Ｌ字状でも良い。なお、「直線状」とは、図３で示す分岐配線１１５が全く存在しない構造であり、「Ｌ字状」とは、分岐配線１１５が画素領域のソース配線９側の１つの端縁部に該当する部分のみに設けられる構造を意味する。
【００６１】
また、額縁領域２０３にまで延在する複数のゲート配線３のそれぞれの端部はゲート端子４となっており、ゲート端子部コンタクトホール１６を介してゲート端子４とゲート端子パッド１８とが接続される。
【００６２】
ゲート端子４の上方に設けられるゲート端子パッド１８は、図２で示す走査信号駆動回路２０５に電気的に接続され、走査信号駆動回路２０５から走査信号が複数のゲート配線３に供給可能となっている。
【００６３】
同様に、額縁領域２０３にまで延在する複数のソース配線９のそれぞれの端部はソース端子１０となっており、ソース端子部コンタクトホール１７を介してソース端子１０とソース端子パッド１９とが接続される。
【００６４】
ソース端子１０の上方に設けられるソース端子パッド１９を介して、外部からの映像信号が複数のソース端子１０に与えられる構成となっている。
【００６５】
また、全ての補助容量配線２１０は額縁領域２０３において電気的に結束され、共通電位が与えられる構成となっている。
【００６６】
次に、図４を用いて画素２０４の断面構成を説明する。図４に示すように、実施の形態１のＴＦＴ基板２００は、例えば、ガラス、プラスチック等の透明絶縁性基板である基板１上に形成され、基板１上には同じ導電膜が選択的に配設されて配線及び電極を構成している。
【００６７】
すなわち、ゲート電極２、ゲート配線３、ゲート端子４及び補助容量配線２１０は、例えばアルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、モリブデン（Ｍｏ）及びこれらに他の元素を微量に添加した合金等を用いた単層膜または多層膜で構成されている。
【００６８】
そして、これらゲート電極２、ゲート配線３、ゲート端子４及び補助容量配線２１０を覆うように絶縁膜６が配設されている。なお、絶縁膜６は、画素用ＴＦＴ２０１の部分ではゲート絶縁膜として機能するのでゲート絶縁膜６と呼称する場合もある。ゲート絶縁膜６は、窒化シリコン膜とその上に形成された酸化シリコン膜との積層膜で構成されている。
【００６９】
図４の画素ＴＦＴ部に示されるように、画素ＴＦＴ領域Ｒ４では、ゲート絶縁膜６を介してゲート電極２に対向するように酸化物半導体層１２が設けられている。図３及び図４で示す構造では、酸化物半導体層１２は平面視してゲート電極２と重複するようにゲート絶縁膜６上に形成され、平面視してゲート電極２の領域内に収まるように設けられる。
【００７０】
酸化物半導体層１２は、酸化物半導体を構成材料として形成されており、少なくともインジウム（Ｉｎ）及び亜鉛（Ｚｎ）を含んだ酸化物半導体、例えば、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）及びＺｎＯを配合したＩｎ−Ｚｎ−Ｏ系の酸化物半導体を構成材料として用いることができる。また、インジウム及び亜鉛の以外に他の金属を添加しても良い。
【００７１】
他の金属としては、Ａｌ（アルミニウム）、Ｔｉ（チタニウム）、Ｇａ（ガリウム）、Ｇｅ（ゲルマニウム）、Ｙ（イットリウム）、Ｚｒ（ジルコニウム）、Ｓｉ（シリコン）、Ｓｎ（スズ）、Ｌａ（ランタニウム）、Ｃｅ（セリウム）及びＨｆ（ハフニウム）などが挙げられ、これらの金属を１種または２種以上添加しても良い。例えば、Ｉｎ−Ｚｎ−Ｏ系の酸化物半導体にＧａを加えたＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体で形成しても良い。
【００７２】
また、実施の形態１の酸化物半導体層１２の導電率は、例えば１×１０−７〜１０Ｓ／ｃｍであるものとする。また、酸化物半導体層のキャリア濃度は、例えば１×１０１１〜１×１０１８個／ｃｍ３の範囲にあるものとする。導電率が１０Ｓ／ｃｍよりも大きい場合、あるいはキャリア濃度が１×１０１８個／ｃｍ３よりも大きい場合には、電気が常時流れやすくなり、半導体層としてのスイッチング機能を示さないことがあるからである。酸化物半導体層の導電率がデバイス作成後の時点で、例えば１×１０−４〜１００Ｓ／ｃｍ、あるいはキャリア濃度が、例えば１×１０１２〜１×１０１６個／ｃｍ３の範囲であればより好ましい。このキャリア濃度範囲は、後述する駆動回路用ＴＦＴ２１１における半導体層２５と比べて高い濃度範囲となっている。
【００７３】
そして、酸化物半導体層１２上には、導電膜で構成されるソース電極７及びドレイン電極８が互いに間隔を開けて、酸化物半導体層１２の表面に接するように配設され、画素用ＴＦＴ２０１の動作時には、ソース電極７とドレイン電極８との間の酸化物半導体層１２内に第１のチャネル領域となるチャネル部１３が形成される。
【００７４】
また、ゲート／ソース配線交差領域Ｒ３、画素ＴＦＴ領域Ｒ４及び画素／ドレインコンタクト領域Ｒ５のソース電極７及びドレイン電極８、ゲート／ソース配線交差領域Ｒ３のソース配線９及び分岐配線９１、並びにソース端子領域Ｒ２のソース端子１０は保護絶縁膜１４で覆われている。なお、保護絶縁膜１４は、ゲート端子領域Ｒ１のゲート絶縁膜６上を覆うと共に、画素電極領域Ｒ６及び補助電極領域Ｒ７のゲート絶縁膜６上も覆っている。
【００７５】
画素電極領域Ｒ６においては保護絶縁膜１４上に透明導電膜で構成される透過画素電極１１が形成され、透過画素電極１１は、保護絶縁膜１４を貫通してドレイン電極８に達する画素ドレインコンタクトホール１５を介して、ドレイン電極８に接続される構成となっている。透過画素電極１１は、画素ドレインコンタクトホール１５上から補助容量電極５の上方にかけて延在しており、透過画素電極１１と分岐配線１１５を含む補助容量電極５との間に、図２で示す補助容量２０９が形成される。
【００７６】
また、ソース端子領域Ｒ２においては、保護絶縁膜１４を貫通してソース端子１０に達するソース端子部コンタクトホール１７を介して、ソース端子パッド１９がソース端子１０に接続される構成となっている。ソース端子パッド１９は図２で示す表示信号駆動回路２０６に電気的に接続され、表示信号駆動回路２０６から表示信号がソース配線９に供給可能となっている。
【００７７】
また、ゲート端子領域Ｒ１においては、保護絶縁膜１４及びゲート絶縁膜６を貫通してゲート端子４に達するゲート端子部コンタクトホール１６を介して、ゲート端子パッド１８がゲート端子４に接続される構成となっている。ゲート端子パッド１８は図２で示す走査信号駆動回路２０５に電気的に接続され、走査信号駆動回路２０５から走査信号がゲート配線３に供給可能となっている。
【００７８】
（ＴＦＴ基板の駆動回路の構成）
図５は走査信号駆動回路２０５の一部に用いるシフトレジスタの一形態を示す回路図である。図６は図５で示したシフトレジスタの動作を示すタイミング図である。
【００７９】
以下、走査信号駆動回路２０５内のシフトレジスタについて図５及び図６を用いて説明する。なお、図５で示したシフトレジスタの一形態は表示信号駆動回路２０６に用いることもできる。
【００８０】
走査信号駆動回路２０５は、図５で示すシフトレジスタ２１２を内部に有している。また場合によっては、走査信号駆動回路２０５はレベルシフタやバッファ等を有していても良い。走査信号駆動回路２０５において、図示しないクロック信号及びスタートパルス信号がシフトレジスタ２１２に入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応するゲート配線３に供給される。ゲート配線３には、１ライン分の画素用ＴＦＴ２０１のゲート電極が接続されている。そして、１ライン分の画素用ＴＦＴ２０１を一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【００８１】
図５に各々がパルス出力回路となる３つの走査駆動回路３１８〜３３８が示されている。これら走査駆動回路３１８〜３３８を含んでシフトレジスタ２１２は構成される。
【００８２】
図５及び図６は３段のパルス出力回路である走査駆動回路３１８〜３３８の構成及び動作を示しているが、実際のＬＣＤ製品では３段に限らない。一般的に、シフトレジスタの段数と走査線本数とは一致する。
【００８３】
シフトレジスタ２１２は、シフトレジスタ２１２の内部ノード３１７、３２７及び３３７をプリチャージするためのＴＦＴ３１２、３２２及び３３２、内部ノード３１７、３２７及び３３７の電荷を放電するためのＴＦＴ３１３、３２３及び３３３、ゲートライン３２１、３３１及び３４１に信号を供給するためのＴＦＴ３１４、３２４及び３３４を有している。
【００８４】
ゲート電極２１は、さらに、ゲートライン３２１、３３１及び３４１の電位を保持するためのＴＦＴ３１５、３２５及び３３５、及び内部ノード３１７、３２７及び３３７とゲートライン３２１、３３１及び３４１の間に形成された容量３１６、３２６及び３３６を有している。
【００８５】
また、シフトレジスタ２１２には、これを駆動するためのクロック信号線３０１及び３０２、及び接地レベルＶＳＳである“Ｌ”の電位に固定されたＬｏｗ電位配線３０３が接続されている。クロック信号線３０１及び３０２は電源電位ＶＤＤである“Ｈ”と“Ｌ”とが、ゲート選択期間毎に交互に入力される。
【００８６】
シフトレジスタ２１２における走査駆動回路３１８〜３３８はそれぞれ同一構成である。以下、走査駆動回路３１８を代表させて回路構成を説明する。
【００８７】
ゲートライン３１１にＴＦＴ３１２の一方電極及びゲート電極が接続され、ＴＦＴ３１２の他方電極が内部ノード３１７となる。内部ノード３１７にＴＦＴ３１３の一方電極が接続され、ＴＦＴ３１３の他方電極がＬｏｗ電位配線３０３に接続され、ゲート電極が走査駆動回路３３８のゲートライン３３１に接続される。
【００８８】
内部ノード３１７に容量３１６の一方電極が接続され、容量３１６の他方電極が走査駆動回路３２８のゲートライン３２１に接続される。内部ノード３１７にＴＦＴ３１４のゲート電極が接続され、ＴＦＴ３１４の一方電極はクロック信号線３０１に接続され、他方電極は走査駆動回路３２８のゲートライン３２１に接続される。
【００８９】
クロック信号線３０２にＴＦＴ３１５のゲート電極が接続される。ＴＦＴ３１５の一方電極は走査駆動回路３２８のゲートライン３２１に接続され、他方電極はＬｏｗ電位配線３０３に接続される。
【００９０】
走査駆動回路３２８も走査駆動回路３１８と実質同一な回路構成であり、構成要素３２１〜３２７が走査駆動回路３１８の構成要素３１１〜３１７に対応する。走査駆動回路３３８も走査駆動回路３１８と実質同一な回路構成であり、構成要素３３１〜３３７が走査駆動回路３１８の構成要素３１１〜３１７に対応する。
【００９１】
以下、図６を参照して、図５で示したシフトレジスタ２１２の動作を説明する。
【００９２】
まず、ゲート選択期間Ｔ１の半クロック前の期間Ｔ０は、クロック信号線３０１が電源電位ＶＤＤの“Ｈ”、クロック信号線３０２が接地レベルＶＳＳの“Ｌ”、ゲートライン３１１が選択的に“Ｈ”となっている。この期間Ｔ０において、走査駆動回路３１８のゲートライン３１１を介して“Ｈ”のゲート信号がＴＦＴ３１２のゲート電極に入力され、内部ノード３１７が電位Ｈ１にプリチャージされる。
【００９３】
その後、期間Ｔ１において、クロック信号線３０１が“Ｌ”、クロック信号線３０２が“Ｈ”に切り替わる。したがって、ＴＦＴ３１４、ＴＦＴ３１５はオン状態となるが、クロック信号線３０１が“Ｌ”であるため、走査駆動回路３２８のゲートライン３２１は“Ｌ”に設定される。
【００９４】
次の期間Ｔ２において、クロック信号線３０１が“Ｈ”に、クロック信号線３０２が“Ｌ”に切り替わる。この時、ＴＦＴ３１４がオン状態、ＴＦＴ３１５がオフ状態であるため、ゲートライン３２１にはクロック信号線３０１の“Ｈ”が充電される。
【００９５】
ゲートライン３２１が充電されるとともに容量３１６を介して内部ノード３１７がさらに高い電位に突き上げられ、電位Ｈ１から電位Ｈ２に上昇する。その結果、ＴＦＴ３１４のゲート電極にはゲートライン３２１を“Ｈ”に充電するための十分高い電圧を印加することができる。また、この期間Ｔ２に、ゲートライン３２１の“Ｈ”の信号が走査駆動回路３２８に入力され、オン状態のＴＦＴ３２２を介して内部ノード３２７が電位Ｈ１にプリチャージされる。
【００９６】
次の期間Ｔ３において、クロック信号線３０１が“Ｌ”。クロック信号線３０２が“Ｈ”に切り替わる。これにより、ＴＦＴ３１５を介してゲートライン３２１は“Ｌ”に放電される。
【００９７】
次の期間Ｔ４において、クロック信号線３０１が“Ｈ”に、クロック信号線３０２が“Ｌ”に切り替わる。この時、ＴＦＴ３２４がオン状態、ＴＦＴ３２５がオフ状態であるため、ゲートライン３３１にはクロック信号線３０１の“Ｈ”が充電される。
【００９８】
ゲートライン３３１が充電されるとともに容量３２６を介して内部ノード３２７がさらに高い電位に突き上げられ、電位Ｈ１から電位Ｈ２に上昇する。ＴＦＴ３２４のゲート電極にはゲートライン３３１を“Ｈ”に充電するための十分高い電圧を印加することができる。
【００９９】
さらに、期間Ｔ４において、ゲートライン３３１が“Ｈ”に充電されるため、走査駆動回路３１８のＴＦＴ３１３がオン状態となり、内部ノード３１７を“Ｌ”に放電することにより、ゲートライン３２１の電位設定動作を完了する。
【０１００】
以降、次フレームで再度操作が行われるまで、クロック信号線３０２の動作に合わせ、ゲートライン３２１にＴＦＴ３１５を介して“Ｌ”が入力され、“Ｌ”状態を維持する。以上説明したように、走査駆動回路３１８〜３３８はそれぞれ４つのＴＦＴと１つの容量とにより、シフトレジスタ２１２の１段分として構成され、外部からの制御信号を受けることなく、クロック信号線３０１及び３０２に基づき、走査信号駆動回路２０５から複数段の走査信号が複数のゲート配線３に供給している。
【０１０１】
図４で示した駆動回路用ＴＦＴ２１１は、走査駆動回路３１８のＴＦＴ３１２、３１３、３１４及び３１５、走査駆動回路３２８のＴＦＴ３２２、３２３、３２４及び３１５、並びに走査駆動回路３３８のＴＦＴ３３２、３３３、３３４及び３３５それぞれを構成する際に使用される。すなわち、駆動回路用ＴＦＴ２１１は画素駆動信号を生成するためのトランジスタとして機能する。
【０１０２】
この時、駆動回路用ＴＦＴ２１１としてノーマリーオン状態のＴＦＴを使用すると、例えばゲートライン３１１、３２１及び３３１が“Ｌ”を維持するために、ＴＦＴ３１５、３２５及び３３５から“Ｌ”を書き込み続ける必要がある。そのため、電力消費が大きくなる。
【０１０３】
また、駆動回路用ＴＦＴ２１１としてノーマリーオフ状態のＴＦＴを使用すると、ＴＦＴ３１５、３２５及び３３５からＬｏｗ電位を書き込み続ける必要がなくなるため、駆動回路用ＴＦＴ２１１のオフリーク電流が小さい場合、ＴＦＴ３１５、３２５及び３３５を省略することができ、さらなる省スペース化、ひいてはＬＣＤの狭額縁化が実現できる。
【０１０４】
さらに、ゲート電圧の立ち上がりが０Ｖ以上であれば接地レベルＶＳＳを０Ｖに設定できる。その場合、０Ｖのグランド電圧をオフ電圧として使用できるので、オフ電圧を発生させる構成が不要となり、回路構成が簡略化でき、回路負荷の低減が可能となる。
【０１０５】
（駆動回路用ＴＦＴ２１１）
以下、図４を参照して、駆動回路用ＴＦＴ２１１の断面構成を説明する。図４に示すように、ＴＦＴ基板２００は、例えば、ガラス、プラスチック等の透明絶縁性基板である基板１上に形成され、基板１上には同じ導電膜が選択的に配設されて配線及び電極を構成している。
【０１０６】
すなわち、ゲート電極２１は、例えばアルミニウム、クロム、銅、モリブデン及びこれらに他の元素を微量に添加した合金等を用いた単層膜または多層膜で構成されている。
【０１０７】
そして、これらを覆うように絶縁膜２２が配設されている。なお、絶縁膜２２はゲート絶縁膜として機能するのでゲート絶縁膜２２と呼称する場合もある。ゲート絶縁膜２２は、窒化シリコン膜とその上に形成された酸化シリコン膜との積層膜で構成されている。
【０１０８】
駆動回路用ＴＦＴ２１１の形成領域では、ゲート絶縁膜２２を介してゲート電極２１に対向するように酸化物半導体層２５が設けられている。図４示す構造は、酸化物半導体層２５は平面視してゲート電極２１と重複するようにゲート絶縁膜２２の上に形成され、平面視してゲート電極２１内に収まるように配置されている。
【０１０９】
酸化物半導体層２５は、酸化物半導体を構成材料として形成されており、少なくともインジウム（Ｉｎ）及び亜鉛（Ｚｎ）を含んだ酸化物半導体、例えば、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）及びＺｎＯを配合したＩｎ−Ｚｎ−Ｏ系の酸化物半導体を用いることができる。
【０１１０】
また、インジウム及び亜鉛の以外に他の金属を添加しても良い。他の金属としては、Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｉ、Ｓｎ、Ｌａ、Ｃｅ及びＨｆなどが挙げられ、これらの金属を１種または２種以上添加しても良い。例えば、Ｉｎ−Ｚｎ−Ｏ系の酸化物半導体にＧａを加えたＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体で形成しても良い。
【０１１１】
また、実施の形態１の酸化物半導体層２５の導電率は、例えば１×１０−７〜１０Ｓ／ｃｍであるものとする。また、酸化物半導体層のキャリア濃度は、例えば１×１０１１〜１×１０１８個／ｃｍ３の範囲にあるものとする。導電率が１０Ｓ／ｃｍよりも大きい場合、あるいはキャリア濃度が１×１０１８個／ｃｍ３よりも大きい場合には、電気が常時流れやすくなり、半導体層としてのスイッチング機能を示さないことがあるからである。酸化物半導体層２５の導電率がデバイス作成後の時点で、例えば１×１０−４〜１０−１Ｓ／ｃｍ、あるいはキャリア濃度が、例えば１×１０１１〜１×１０１４個／ｃｍ３の範囲であればより好ましい。
【０１１２】
このような酸化物半導体層２５がチャネル部２６を有するチャネル層として用いられることにより、ノーマリーオフ状態でアモルファスシリコンよりも高い移動度を有するＴＦＴを実現することができ、動作速度を向上させることができる。
【０１１３】
そして、酸化物半導体層２５上には、導電膜で構成されるソース電極２３及びドレイン電極２４が互いに間隔を開けて、それぞれが酸化物半導体層２５の表面に接するように配設され、駆動回路用ＴＦＴ２１１の動作時には、ソース電極２３とドレイン電極２４との間の酸化物半導体層２５内に、チャネル部２６が形成される。チャネル部２６はチャネル部１３とチャネル幅及びチャネル長が実質同一で、チャネル部２６の形成面積がチャネル部１３と実質同一面積になるように形成される。
【０１１４】
また、駆動回路用ＴＦＴ２１１のソース電極２３、ドレイン電極２４及び酸化物半導体層２５は保護絶縁膜２７で覆われている。
【０１１５】
図５で示すようなシフトレジスタ２１２を構成する際、複数の駆動回路用ＴＦＴ２１１、クロック信号線３０１及び３０２、Ｌｏｗ電位配線３０３、ゲートライン３１１、３２１、３３１、３４１を組み合わせて配設している。
【０１１６】
（実施の形態１の構成）
実施の形態１においては、バックチャネルエッチ型のＴＦＴを用いた場合について示す。
【０１１７】
図７は実施の形態１の第１のトランジスタである画素用ＴＦＴ２０１と第２のトランジスタである駆動回路用ＴＦＴ２１１との平面構造を示す平面図である。同図(a)は駆動回路用ＴＦＴ２１１の平面図、同図(b)は画素用ＴＦＴ２０１の平面図を示している。なお、図７(a)及び(b)にそれぞれＸＹ直交座標系を示している。また、図７(a)では保護絶縁膜２７の図示を省略し、図７(b)では保護絶縁膜１４の図示を省略している。
【０１１８】
図８及び図９は駆動回路用ＴＦＴ２１１の断面構造を示す断面図である。図８は図７(a)のＡ１−Ａ１断面の断面構造を示し、図９は図７(a)のＢ１−Ｂ１断面の断面構造を示している。
【０１１９】
図１０及び図１１は画素用ＴＦＴ２０１の断面構造を示す断面図である。図１０は図７(b)のＣ１−Ｃ１断面の断面構造を示し、図１１は図７(b)のＤ１−Ｄ１断面の断面構造を示している。
【０１２０】
図７(a)、図８及び図９に示すように、第２のトランジスタである駆動回路用ＴＦＴ２１１は以下の構造を呈している。
【０１２１】
駆動回路用ＴＦＴ２１１は、基板１上に設けられる第２のゲート電極であるゲート電極２１と、ゲート電極２１を覆う第２のゲート絶縁膜であるゲート絶縁膜２２と、ゲート絶縁膜２２上に設けられた第２の酸化物半導体層である酸化物半導体層２５とを含んでいる。そして、酸化物半導体層２５はゲート絶縁膜２２を介してゲート電極２１と対向する位置に設けられる。
【０１２２】
駆動回路用ＴＦＴ２１１は、酸化物半導体層２５の表面の一部に接触して設けられる第２のソース電極であるソース電極２３と、酸化物半導体層２５の表面の一部に接触し、かつ、ソース電極２３とは離れて設けられる第２のドレイン電極であるドレイン電極２４とをさらに含んでいる。そして、ソース電極２３とドレイン電極２４との間の酸化物半導体層２５の領域が第２のチャネル領域となり、この第２のチャネル領域がチャネル部２６として規定される。
【０１２３】
駆動回路用ＴＦＴ２１１は、酸化物半導体層２５、ソース電極２３及びドレイン電極２４を覆う第２の保護絶縁膜である保護絶縁膜２７をさらに含んでいる。
【０１２４】
そして、駆動回路用ＴＦＴ２１１の酸化物半導体層２５は、ソース電極２３及びドレイン電極２４から、チャネル部２６におけるチャネル幅方向の外側にはみ出すことなく形成される第２の構造を有している。
【０１２５】
すなわち、図７(a)に示すように、駆動回路用ＴＦＴ２１１の酸化物半導体層２５は、ソース電極２３及びドレイン電極２４によって、Ｘ方向に沿ってチャネル幅方向全体に亘って部分的に覆われている。
【０１２６】
図７(b)、図１０及び図１１に示すように、第１のトランジスタである画素用ＴＦＴ２０１は以下の構造を呈している。
【０１２７】
画素用ＴＦＴ２０１は、基板１上に設けられる第１のゲート電極であるゲート電極２と、ゲート電極２を覆って設けられる第１のゲート絶縁膜であるゲート絶縁膜６と、ゲート絶縁膜６上に設けられ第１の酸化物半導体層である酸化物半導体層１２とを含んでいる。そして、画素用ＴＦＴ２０１の酸化物半導体層１２はゲート絶縁膜６を介してゲート電極２と対向する位置に設けられる。
【０１２８】
画素用ＴＦＴ２０１は、酸化物半導体層１２の表面の一部に接触して設けられる第１のソース電極であるソース電極７と、酸化物半導体層１２の表面の一部に接触し、かつ、ソース電極７とは離れて設けられる第１のドレイン電極であるドレイン電極８とをさらに含んでいる。そして、画素用ＴＦＴ２０１のソース電極７とドレイン電極８との間の酸化物半導体層１２の領域が第１のチャネル領域となり、この第１のチャネル領域がチャネル部１３として規定される。
【０１２９】
画素用ＴＦＴ２０１は、酸化物半導体層１２、ソース電極７及びドレイン電極８を覆って設けられる第１の保護絶縁膜である保護絶縁膜１４をさらに含んでいる。
【０１３０】
そして、画素用ＴＦＴ２０１の酸化物半導体層１２は、ソース電極７及びドレイン電極８の両方から、チャネル部１３におけるＸ方向に沿ったチャネル幅方向の外側に酸化物半導体層１２がはみ出して形成される還元作用領域１２Ｘをソース電極７及びドレイン電極８それぞれの両端部に有する第１の構造を呈している。
【０１３１】
以下、ソース電極７のチャネル幅方向の外側に形成される還元作用領域１２Ｘを「ソース側還元作用領域」と称呼し、ドレイン電極８のチャネル幅方向の外側に形成される還元作用領域１２Ｘを「ドレイン側還元作用領域」と称呼する。
【０１３２】
実施の形態１の画素用ＴＦＴ２０１は、第１の保護絶縁膜である保護絶縁膜１４は、還元促進層として機能すべく、還元材を内部に有し、酸化物半導体層１２の２種類の還元作用領域１２Ｘの表面上に直接形成される。なお、駆動回路用ＴＦＴ２１１の第２の保護絶縁膜である保護絶縁膜２７も還元剤を内部に有しているため、還元促進層として機能する。
【０１３３】
図７(b)及び図１１に示すように、画素用ＴＦＴ２０１の酸化物半導体層１２は、ソース電極７及びドレイン電極８の両方からチャネル幅方向外側にはみ出し、２種類の還元作用領域１２Ｘ、すなわち、ソース側還元作用領域及びドレイン側還元作用領域を有する第１の構造を示している。
【０１３４】
なお、ソース側還元作用領域及びドレイン側還元作用領域のうち、一方の還元作用領域を有している、すなわち、第１の構造は少なくとも１種類の還元作用領域を有することを要件としている。
【０１３５】
したがって、第１の構造は、酸化物半導体層１２は、ソース電極７及びドレイン電極８のうち少なくとも一つの電極から、チャネル部１３におけるチャネル幅方向の外側に酸化物半導体層１２の一部がはみ出している少なくとも１種類の還元作用領域１２Ｘを有すれば良い。
【０１３６】
以下、酸化物半導体のキャリア濃度について、画素用ＴＦＴ２０１を例に挙げて説明する。
【０１３７】
一般的に、酸化物半導体のキャリア濃度は、酸化物ＴＦＴである画素用ＴＦＴ２０１の形成時に酸化物半導体が受ける酸化や還元の影響を受けて変化し、還元するとキャリア濃度が増加することにより閾値電圧は低下し、酸化するとキャリア濃度が低下することにより閾値電圧が増加する。
【０１３８】
また、酸化物半導体層１２のうち、表面がソース電極７及びドレイン電極８で覆われている部分は、ソース電極７及びドレイン電極８に保護されているため、酸化・還元の影響を受け難いためキャリア濃度は変化し難い。
【０１３９】
一方、ソース電極７及びドレイン電極８に覆われていない部分、すなわち、酸化物半導体層１２に露出表面が存在する場合、露出表面を介して酸化・還元の影響を受け易いためキャリア濃度が変化し易い。つまり、酸化物半導体層１２の露出表面の面積が広いほど酸化・還元の影響によるキャリア濃度の変化が大きくなり、閾値電圧の変化も大きくなる。
【０１４０】
実施の形態１のＴＦＴ基板２００においては、酸化物半導体層１２のキャリア濃度を変化させる方法として、画素用ＴＦＴ２０１を構成し、還元促進層として機能する保護絶縁膜１４から酸化物半導体層１２に拡散する水素による還元を利用する。すなわち、保護絶縁膜１４は還元材として水素を内部に有している。
【０１４１】
一般的に、酸化物ＴＦＴで用いる保護絶縁膜１４は、ＣＶＤ法で成膜される酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）もしくはこれらの積層膜であり、シランガス（ＳｉＨ４）を材料に形成されるため、形成された保護絶縁膜１４には水素（Ｈ２）が含まれる。この水素を還元材として酸化物半導体層１２に拡散させることにより、酸化物半導体層１２を還元することができる。
【０１４２】
図７〜図１１を参照して、駆動回路用ＴＦＴ２１１の保護絶縁膜２７は、ソース電極２３及びドレイン電極２４に覆われていない酸化物半導体層２５の露出表面上に直接設けられる。同様にして、画素用ＴＦＴ２０１の保護絶縁膜１４は、ソース電極７及びドレイン電極８に覆われていない酸化物半導体層１２の露出表面上に直接設けられる。
【０１４３】
酸化物半導体層２５は保護絶縁膜２７と接触している露出表面を介して保護絶縁膜２７から水素の拡散が生じる。同様に、酸化物半導体層１２は保護絶縁膜１４と接触している露出表面を介して保護絶縁膜１４から水素の拡散が生じる。
【０１４４】
その結果、酸化物半導体層１２及び２５の露出表面は、酸化物半導体層１２及び２５の非露出表面と比較して、還元される分、キャリア濃度が高くなっている。
【０１４５】
すなわち、図７(b)に示した画素用ＴＦＴ２０１のように、ソース電極７及びドレイン電極８両方からチャネル幅方向外側にはみ出している２種類の還元作用領域１２Ｘが存在する第１の構造と、図７(a)に示される駆動回路用ＴＦＴ２１１のように、酸化物半導体層２５が、ソース電極２３及びドレイン電極２４によってチャネル幅方向全体に亘って部分的に覆われている第２の構造とを比較する。
【０１４６】
この場合、第１の構造を呈する画素用ＴＦＴ２０１は還元作用領域１２Ｘを余分に有する分、保護絶縁膜１４と接触している面積が広くなるため、還元される面積が広くなる。
【０１４７】
その結果、画素用ＴＦＴ２０１の酸化物半導体層１２のキャリア濃度は、駆動回路用ＴＦＴ２１１の酸化物半導体層２５のキャリア濃度より高くなるため、画素用ＴＦＴ２０１の閾値電圧は、駆動回路用ＴＦＴ２１１の閾値電圧より確実に低くなる。
【０１４８】
したがって、駆動回路用ＴＦＴ２１１の閾値電圧がプラスになるような形成条件で、駆動回路用ＴＦＴ２１１と画素用ＴＦＴ２０１とを同一基板上に形成した場合においても、画素用ＴＦＴ２０１の閾値電圧を選択的にマイナスにすることができる。
【０１４９】
以上の説明したように、実施の形態１のＴＦＴ基板２００における画素部の第１のトランジスタである画素用ＴＦＴ２０１は、ソース電極７及びドレイン電極８の両方からチャネル部１３におけるチャネル幅方向の外側に酸化物半導体層１２の一部がはみ出している、ソース側還元作用領域及びドレイン側還元作用領域から構成される２種類の還元作用領域１２Ｘを有する第１の構造を呈している。
【０１５０】
画素用ＴＦＴ２０１は、上述した第１の構造を有するため、保護絶縁膜１４の形成時、及び保護絶縁膜１４の形成後の製造段階で、酸化物半導体層１２の２種類の還元作用領域１２Ｘを介して、保護絶縁膜１４から還元作用を受ける分、閾値電圧が低下した第１の閾値電圧に設定される。
【０１５１】
なお、第１の構造は、酸化物半導体層１２は、ソース電極７及びドレイン電極８のうち少なくとも一つの電極から、チャネル部１３におけるチャネル幅方向の外側に酸化物半導体層１２の一部がはみ出している少なくとも１種類の還元作用領域１２Ｘを有すれば良い。すなわち、ソース側還元作用領域及びドレイン側還元作用領域のうち少なくとも一方を有しておれば、閾値電圧が低下した第１の閾値電圧に設定することができる。
【０１５２】
ただし、実施の形態１の画素用ＴＦＴ２０１のように、ソース側還元作用領域及びドレイン側還元作用領域を含む２種類の還元作用領域１２Ｘを有する第１の構造を呈している方が、より第１の閾値電圧を低下させることができる。
【０１５３】
一方、走査信号駆動回路２０５用の第２のトランジスタである駆動回路用ＴＦＴ２１１の酸化物半導体層２５は、ソース電極２３及びドレイン電極２４から、チャネル部２６におけるチャネル幅方向の外側にはみ出すことなく形成される第２の構造を有する。
【０１５４】
駆動回路用ＴＦＴ２１１は第２の構造を有し、酸化物半導体層２５はソース電極２３及びドレイン電極２４からチャネル幅方向にはみ出ている領域が存在しない、すなわち、画素用ＴＦＴ２０１の還元作用領域１２Ｘに相当する領域が全く存在しないため、保護絶縁膜２７から還元作用領域１２Ｘに相当する領域を介した還元作用を受けない分、画素用ＴＦＴ２０１の第１の閾値電圧より高い第２の閾値電圧を駆動回路用ＴＦＴ２１１の閾値電圧として設定することができる。
【０１５５】
その結果、実施の形態１のＴＦＴ基板２００は、画素用ＴＦＴ２０１の閾値電圧が駆動回路用ＴＦＴ２１１の閾値電圧より低くなるように、同一の基板１上に画素部及び駆動回路を形成することができる。
【０１５６】
なお、画素部とは図３及び図４で示した領域Ｒ３〜Ｒ７に相当する領域を意味し、駆動回路は図２で示す走査信号駆動回路２０５及び表示信号駆動回路２０６に相当する。
【０１５７】
実施の形態１では、保護絶縁膜１４の形成時及び保護絶縁膜１４の形成後の製造段階で、画素用ＴＦＴ２０１における酸化物半導体層１２の２種類の還元作用領域１２Ｘを介して、還元材である水素を内部に有する保護絶縁膜１４から還元作用を受ける分、駆動回路用ＴＦＴ２１１の第２の閾値電圧に比べ、より低い画素用ＴＦＴ２０１の第１の閾値電圧を実現することができる。
【０１５８】
（実施の形態１の製造方法）
図１２〜図１９は実施の形態１のＴＦＴ基板２００の製造方法を示す断面図である。図１２(a)〜図１９(a)は、図７(a)のＡ１−Ａ１断面に対応する領域を示し、図１２(b)〜図１９(b)は、図７(a)のＢ１−Ｂ１断面に対応する領域を示し、図１２(c)〜図１９(c)は、図７(b)のＣ１−Ｃ１断面に対応する領域を示し、図１２(d)〜図１９(d)は、図７(b)のＤ１−Ｄ１断面に対応する領域を示している。
【０１５９】
以下、図１２〜図１９を参照して、実施の形態１のＴＦＴ基板２００の製造方法に関し、画素用ＴＦＴ２０１及び駆動回路用ＴＦＴ２１１の製造工程を中心に説明する。
【０１６０】
まず、ガラス等の透明絶縁性基板である基板１を洗浄液または純水を用いて洗浄する。なお、実施の形態１では厚さ０．５ｍｍの無アルカリガラス基板を基板１として用いている。
【０１６１】
次に、図１２に示すように、洗浄後の基板１上に、第１の導電膜３１を形成する。
【０１６２】
その後、図１３に示すように、第１の導電膜３１をパターニングすることによって、基板１上に選択的にゲート電極２１、ゲート電極２を形成する。
【０１６３】
ここで、第１の導電膜３１としては、例えばＡｌ、Ｃｒ、Ｃｕ、Ｍｏ及びこれらに他の元素を微量に添加した合金等を用いることができる。また、これらの金属及び合金を２層以上形成した積層膜を第１の導電膜３１として用いても良い。これらの金属及び合金を用いることによって、比抵抗値が５０μΩｃｍ以下の低抵抗膜を得ることができる。低抵抗膜の導電率として例えば２×１０４Ｓ／ｃｍ以上が考えられる。
【０１６４】
なお、実施の形態１においては第１の導電膜３１としてＭｏ膜を用いるものとし、公知のＡｒガスを用いたスパッタリング法によってＭｏ膜を２００ｎｍの厚さに形成する。その後、Ｍｏ膜上にレジスト材を塗布し、塗布したレジスト材に対しフォトマスクを用いて露光し、レジスト材を感光させる。次に、感光させたレジスト材を現像して、レジスト材をパターニングすることでフォトレジストパターンを得る。以後、フォトレジストパターンを形成する一連の工程を写真製版工程（フォトリソグラフィープロセス）と呼称する。
【０１６５】
この写真製版工程で得られた、図示しないフォトレジストパターンをエッチングマスクとして、Ｍｏ膜を選択的にエッチングしてパターニングする。その後、フォトレジストパターンを除去することで、図１３に示すように、基板１上に、ゲート電極２１、ゲート電極２を選択的に形成する。
【０１６６】
このエッチングプロセスでは、公知であるリン酸（Phosphoric acid）、硝酸（Acetic acid）及び酢酸（Nitric acid）を含む溶液によるウェットエッチングを用いることができる。以下、上述した溶液を「ＰＡＮ溶液」と呼称する。
【０１６７】
ＰＡＮ溶液としては、リン酸が４０〜９３ｗｔ％（重量％）、酢酸が１〜４０ｗｔ％、硝酸が０．５〜１５ｗｔ％の範囲のものが好ましい。なお、実施の形態１においては、リン酸７０ｗｔ％、酢酸７ｗｔ％、硝酸５ｗｔ％及び水を含むＰＡＮ溶液を用い、その液温を２５℃に設定してＭｏ膜をエッチングしている。
【０１６８】
次に、図１４に示すように、基板１上に第２及び第１のゲート絶縁膜であるゲート絶縁膜２２及びゲート絶縁膜６を形成して、ゲート電極２１及びゲート電極２を絶縁膜２２及びゲート絶縁膜６で覆う。なお、ゲート絶縁膜２２及びゲート絶縁膜６は同一工程で製造される同一物である。本説明では、駆動回路用ＴＦＴ２１１用と画素用ＴＦＴ２０１用に識別すべく、ゲート絶縁膜２２とゲート絶縁膜６とに符号を振り分けている。
【０１６９】
ゲート絶縁膜２２及びゲート絶縁膜６は、例えば化学的気相成長（ＣＶＤ：Chemical Vapor Deposition）法を用いて形成された酸化シリコン（ＳｉＯ）膜が用いられる。ここでは、シラン（ＳｉＨ４）ガスと一酸化二窒素（Ｎ２Ｏ）ガスとを用いて、厚さ３００ｎｍのＳｉＯ膜を、１５０〜４００℃の基板加熱条件下で、ゲート絶縁膜２２及びゲート絶縁膜６として形成する。
【０１７０】
ただし、ゲート絶縁膜２２及びゲート絶縁膜６はこれに限ったものではない。例えば、ＳｉＯ膜は、水分（Ｈ２Ｏ）、水素（Ｈ２）、ナトリウム（Ｎａ）、カリウム（Ｋ）のようなＴＦＴ特性に影響を及ぼす不純物元素に対するバリア性、すなわち遮断性が弱い。
【０１７１】
このため、ＳｉＯ膜の下にバリア性に優れる窒化シリコン（ＳｉＮ）膜などを設けた積層膜としても良い。ＳｉＮ膜は、例えばＳｉＨ４ガス、アンモニア（ＮＨ３）ガス、窒素（Ｎ２）ガスを用いたＣＶＤ法によって形成することができる。この場合、ＳｉＯ膜とＳｉＮ膜の積層膜の膜厚が例えば１００〜５００ｎｍとなるように、それぞれの膜の厚さを調整すれば良い。
【０１７２】
次に、図１５に示すように、ゲート絶縁膜２２及びゲート絶縁膜６上の全面に、酸化物半導体層２５及び酸化物半導体層１２を形成する。なお、酸化物半導体層２５及び酸化物半導体層１２は同一工程で製造される同一物である。本説明では、駆動回路用ＴＦＴ２１１用と画素用ＴＦＴ２０１用に識別すべく、酸化物半導体層２５と酸化物半導体層１２とに符号を振り分けている。
【０１７３】
酸化物半導体層２５及び酸化物半導体層１２は、スパッタリング法、蒸着法及びイオンプレーティング法などの物理蒸着法によって形成される。これらは、反応室等の成膜室内に設置されているターゲット材料にプラズマまたはアーク放電を照射し、その衝撃によってターゲット材料から飛び出した材料を、基板１上に堆積させる形成方法である。この場合、成膜室内には、ターゲット材料以外に、放電に必要なガスを導入する。必要なガスとして、例えばアルゴンガスなどが考えられる。さらに、基板１上に堆積させる膜の組成を変化させるべく、例えば、酸素、窒素などのガスも導入することもできる。
【０１７４】
このように、スパッタリング法、蒸着法及びイオンプレーティング法などの物理蒸着法によれば、成膜室内に設置するターゲット材料と、導入されるガスとの組み合わせで、様々な特性を持つ薄膜を酸化物半導体層２５及び１２として形成することができる。
【０１７５】
酸化物半導体層２５及び１２の形成方法をさらに詳細に説明する。成膜室内に基板１を配置した後、成膜室内を減圧する。その後に、成膜室内にて金属酸化物をターゲット材料に用いた物理蒸着法によって酸化物半導体層２５及び１２を形成する。なお、ターゲット材料には、例えばＩｎ：Ｇａ：Ｚｎ：Ｏの原子組成比が１：１：１：４であるＩｎＧａＺｎＯターゲット［Ｉｎ２Ｏ３・Ｇａ２Ｏ３・（ＺｎＯ）２］が用いられ、物理蒸着法としては、例えばスパッタリング法が用いられる。
【０１７６】
なお、公知のＡｒガスまたはＫｒガスを用いたスパッタリング法で酸化物ターゲットをスパッタリングすると、酸素の原子組成比が化学量論組成よりも少なく、酸素イオンが欠乏した状態の酸化物半導体層が形成されてしまう。具体的には、［Ｉｎ２Ｏ３・Ｇａ２Ｏ３・（ＺｎＯ）２］の例ではＯの組成比が４未満となる。このため、Ａｒガスに酸素（Ｏ２）ガスを混合させてスパッタリングを行うことが望ましい。実施の形態１では、Ａｒガスに対して分圧比で１０％のＯ２ガスを添加した混合ガスを用いてスパッタリングを行い、４０ｎｍの厚さの酸化物半導体層２５及び１２を形成している。
【０１７７】
ゲート絶縁膜２２及び６上に酸化物半導体層２５及び１２を形成した後、酸化物半導体層２５及び１２上に図示しないレジスト材を塗布し、写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをエッチングマスクとして、酸化物半導体層２５及び１２を選択的にエッチングしてパターニングすることにより、選択的に酸化物半導体層２５及び１２を形成する。
【０１７８】
その後、フォトレジストパターンを除去することで、図１６に示すように、ゲート絶縁膜２２及び６を介して、ゲート電極２１及びゲート電極２の上方に酸化物半導体層２５及び酸化物半導体層１２を得ることができる。
【０１７９】
このエッチングプロセスでは、公知のカルボン酸を含む溶液によるウェットエッチングを用いることができる。カルボン酸を含む溶液としては、シュウ酸を１〜１０ｗｔ％の範囲で含むものが好ましい。実施の形態１においては、シュウ酸５ｗｔ％と水を含むシュウ酸系溶液を用いてその液温を２５℃に設定して、酸化物半導体層２５及び１２をパターニングしている。
【０１８０】
なお、酸化物半導体層２５及び１２の端縁部は、図７に示すように、平面視してゲート電極２１及び２の端縁部より外側にはみ出さず、平面視して酸化物半導体層２５及び１２全体がゲート電極２１及び２の形成領域内に収まるように、酸化物半導体層２５及び１２をパターニングする。その結果、酸化物半導体層２５及び１２は、ゲート絶縁膜２２及び６を介してゲート電極２１及びゲート電極２と対向する位置に設けられる。
【０１８１】
これにより、図１において、光源１００１及び光板１００２を含むバックライトユニットからＴＦＴ基板１００４の裏面に照射された光を、選択的に透過して表示を行う透過型ＬＣＤにおいて、ゲート電極２１及びゲート電極２のパターンが遮光マスクとなって酸化物半導体層２５及び酸化物半導体層１２に光が直接入射することを抑制できる。この結果、光照射によるＴＦＴ特性の劣化を抑制することができる。
【０１８２】
上記エッチングプロセスを行った後、大気中で３５０℃のアニール処理を１時間行う。この工程を行うことで、酸化物半導体層２５及び１２の酸化を促進し、次工程以降のエッチングプロセス、成膜プロセス及びアニール処理時において酸化物半導体層２５及び１２が還元された場合においても所定のキャリア濃度を有することができるようになる。
【０１８３】
実施の形態１においては、アニール処理を大気中の３５０℃、１時間としたが、酸化物半導体層２５及び１２の成膜条件により、成膜直後の酸化の状態が異なるため、その酸化の度合いにより、アニール処理の条件は変更することができ、熱処理温度に関しては、概ね３００℃〜４５０℃、時間は３０分〜２時間、雰囲気は大気もしくは酸素中で行われる。
【０１８４】
次に、図１７に示すように、基板１上に第２の導電膜３２を形成し、第２の導電膜３２をパターニングすることによって、図１８に示すように、ソース電極２３、ソース電極７、ドレイン電極２４、及びドレイン電極８を選択的に形成する。
【０１８５】
この際、図１８(a)に示すように、酸化物半導体層２５においてソース電極２３及びドレイン電極２４が形成されない中央領域がチャネル部２６となり、図１８(c)に示すように、酸化物半導体層１２においてソース電極７及びドレイン電極８が形成されない、ソース電極７及びドレイン電極８間に存在する中央領域がチャネル部１３となる。
【０１８６】
ここで、第２の導電膜３２としては、例えばＡｌ、Ｃｒ、Ｃｕ、Ｍｏ及びこれらに他の元素を微量に添加した合金等を用いることができる。また、これらの金属及び合金を２層以上形成した積層膜を図示しない導電膜８Ａとして用いても良い。これらの金属及び合金を用いることによって、比抵抗値が５０μΩｃｍ以下の低抵抗膜を得ることができる。低抵抗膜の導電率としては例えば２×１０４Ｓ／ｃｍ以上が考えられる。
【０１８７】
なお、実施の形態１においては第２の導電膜３２としてＭｏ膜を用いるものとし、公知のＡｒガスを用いたスパッタリング法によってＭｏ膜を２００ｎｍの厚さに形成する。その後、Ｍｏ膜上にレジスト材を塗布し、写真製版工程で図示しないフォトレジストパターンを形成し、当該フォトレジストパターンをエッチングマスクとして、Ｍｏ膜を選択的にエッチングしてパターニングする。その結果、ソース電極２３、ドレイン電極２４、ソース電極７及びドレイン電極８を形成することができる。
【０１８８】
このエッチングプロセスでは、公知であるＰＡＮ溶液によるウェットエッチングを用いることができる。なお、実施の形態１においては、リン酸７０ｗｔ％、酢酸７ｗｔ％、硝酸５ｗｔ％及び水を含むＰＡＮ溶液を用い、その液温を２５℃に設定してＭｏ膜をエッチングした。
【０１８９】
その後、フォトレジストパターンを除去することで、図１８に示すように、酸化物半導体層２５及び酸化物半導体層１２と電気的に接続されるソース電極２３、ソース電極７及びドレイン電極２４、ドレイン電極８が得られる。
【０１９０】
ソース電極２３及びドレイン電極２４を形成するにあたり、駆動回路用ＴＦＴ２１１においては、図７(a)及び図１８(b)に示されるように、酸化物半導体層２５は、ソース電極２３及びドレイン電極２４によってチャネル幅方向全体に亘って部分的に覆われている。
【０１９１】
このように、酸化物半導体層２５は、ソース電極２３及びドレイン電極２４から、チャネル部２６におけるチャネル幅方向の外側にはみ出すことなく形成される第２の構造を呈することができる。
【０１９２】
一方、ソース電極７及びドレイン電極８を形成するにあたり、画素用ＴＦＴ２０１においては、図７(b)及び図１８(d)に示すように、酸化物半導体層１２は、ソース電極７及びドレイン電極８の両方からチャネル幅方向の外側にはみ出している、ソース側還元作用領域及びドレイン側還元作用領域から構成される２種類の還元作用領域１２Ｘを有する第１の構造を呈している。
【０１９３】
なお、前述したように、ソース側還元作用領域及びドレイン側還元作用領域のうち、少なくとも１種類の還元作用領域が存在すれば第１の構造の要件を満足する。
【０１９４】
次に、図１９に示すように、ソース電極２３、ソース電極７、ドレイン電極２４、ドレイン電極８、酸化物半導体層２５のチャネル部２６及び酸化物半導体層１２のチャネル部１３を覆って、第２及び第１の保護絶縁膜である保護絶縁膜２７及び保護絶縁膜１４を形成する。なお、保護絶縁膜２７及び保護絶縁膜１４は同一工程で製造される同一物である。本説明では、駆動回路用ＴＦＴ２１１用と画素用ＴＦＴ２０１用に識別すべく、保護絶縁膜２７と保護絶縁膜１４とに符号を振り分けている。
【０１９５】
保護絶縁膜２７及び１４は、例えば、基板１を１５０〜４００℃の温度範囲内で加熱した条件下で、ＣＶＤ法を用いて厚さ３００ｎｍのＳｉＯ膜を形成することで得られる。ＳｉＯ膜は、水分（Ｈ２Ｏ）、水素（Ｈ２）、ナトリウム（Ｎａ）、カリウム（Ｋ）のようなＴＦＴ特性に影響を及ぼす不純物元素に対するバリア性、すなわち、遮断性が弱い。このため、ＳｉＯ膜の下にバリア性に優れる窒化シリコン（ＳｉＮ）膜などを設けた積層膜を保護絶縁膜２７及び保護絶縁膜１４としても良い。
【０１９６】
なお、この保護絶縁膜２７及び１４は、ＣＶＤ法で成膜される酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）もしくはこれらの積層膜であり、シランガス（ＳｉＨ４）を材料に形成されるため、形成された保護絶縁膜２７及び１４には水素（Ｈ２）が含まれる。
【０１９７】
この水素は、保護絶縁膜２７及び１４の成膜時、もしくはこの工程以降のアニール工程もしくは成膜工程時に、保護絶縁膜２７と酸化物半導体層２５との接触部分、及び保護絶縁膜１４と酸化物半導体層１２との接触部分から酸化物半導体層２５及び酸化物半導体層１２の中に拡散し、酸化物半導体層２５及び酸化物半導体層１２の一部を還元し、還元された部分のキャリア濃度を増加させる。
【０１９８】
すなわち、図７を参照して、ソース電極２３及びドレイン電極２４に覆われていない酸化物半導体層２５の露出表面は、ソース電極２３及びドレイン電極２４に覆われている酸化物半導体層２５の非露出表面に比べて、保護絶縁膜２７から還元される分、キャリア濃度が高くなる。
【０１９９】
同様にして、ソース電極７及びドレイン電極８に覆われていない酸化物半導体層１２の露出表面は、ソース電極７及びドレイン電極８に覆われている酸化物半導体層１２の非露出表面に比べて、保護絶縁膜１４から還元される分、キャリア濃度が高くなる。
【０２００】
図７(b)に示したように、画素用ＴＦＴ２０１における酸化物半導体層１２の露出表面として、ソース電極７及びドレイン電極８の両方からチャネル幅方向外側にはみ出している２種類の還元作用領域１２Ｘが存在している。
【０２０１】
一方、図７(a)に示される駆動回路用ＴＦＴ２１１のように酸化物半導体層２５は、ソース電極２３及びドレイン電極２４によってチャネル幅方向全体に亘って部分的に覆われており、還元作用領域１２Ｘに相当する領域が全く存在しない。
【０２０２】
画素用ＴＦＴ２０１と駆動回路用ＴＦＴ２１１とを比較すると、酸化物半導体層１２と保護絶縁膜１４と接触している面積が、酸化物半導体層２５と保護絶縁膜２７とが接触している面積より、２種類の還元作用領域１２Ｘが余分に存在する分広くなるため、還元される面積が広くなり、画素用ＴＦＴ２０１の酸化物半導体層１２のキャリア濃度は、駆動回路用ＴＦＴ２１１の酸化物半導体層２５より高くなる。
【０２０３】
通常のＴＦＴ形成工程において、図示していないが、保護絶縁膜２７及び１４上にレジスト材を塗布し、写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをエッチングマスクとして、酸化シリコン膜を選択的にエッチングしコンタクトホールを形成する。このエッチング工程では、公知のフッ素ガスを用いたドライエッチング法を用いることができる。
【０２０４】
次に、図示しないが、基板１上に第３の導電膜として図示しない導電膜１１Ａを形成し、画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７を埋め込む。
【０２０５】
この導電膜１１Ａとしては透明導電膜を形成する。透明導電膜として、実施の形態１では、公知の導電性酸化物であるＩｎＺｎＯ膜において、酸化インジウム（Ｉｎ２Ｏ３）と酸化亜鉛（ＺｎＯ）との重量％における混合比が９０：１０のものを用いる。ここでは、公知のスパッタリング法を用いて厚さ１００ｎｍのＩｎＺｎＯ膜を形成した。ただし、透明導電膜は上述のようなＩＺＯ（Indium Zinc Oxide）膜に限定されず、ＩＴＯ（Indium Tin Oxide）膜なども用いることができる。
【０２０６】
その後、導電膜１１Ａ上にレジスト材を塗布し、写真製版工程で図示しないフォトレジストパターンを形成し、当該フォトレジストパターンをエッチングマスクとして、導電膜１１Ａを選択的にエッチングしてパターニングする。その後、フォトレジストパターンを除去することで、図４に示したように、透過画素電極１１、ゲート端子パッド１８及びソース端子パッド１９が形成され、実施の形態１のＴＦＴ基板２００が完成する。
【０２０７】
このエッチングプロセスでは、公知のシュウ酸系溶液によるウェットエッチングを用いることができる。
【０２０８】
なお、導電膜１１Ａに透明導電膜を用いる理由は、バックライトユニットからの光を選択的に透過して表示を行う透過型ＬＣＤにおいては、透光性の画素電極を形成する必要があるためである。一方、外光を選択的に反射して表示を行う反射型ＬＣＤにおいては、光を反射するＡｌ及び銀（Ａｇ）のような金属膜を画素電極として形成すれば良い。また反射及び透過の両方を兼ね備えた半透過型ＬＣＤの場合は、光反射性及び透光性の両方の特性を有した画素電極を形成すれば良い。
【０２０９】
このようにして形成された実施の形態１のＴＦＴ基板２００における、駆動回路用ＴＦＴ２１１の酸化物半導体層２５のキャリア濃度は１×１０１１〜１×１０１４個／ｃｍ３の範囲に、画素用ＴＦＴ２０１の酸化物半導体層１２のキャリア濃度は、１×１０１２〜１×１０１６個／ｃｍ３の範囲となる。その結果、駆動回路用ＴＦＴ２１１の第２の閾値電圧はプラス、画素用ＴＦＴ２０１の第１の閾値電圧はマイナスとなるように製造することができる。
【０２１０】
このように、ＴＦＴ基板２００の製造方法は、図１５及び図１６で示す酸化物半導体層２５及び１２を形成する酸化物半導体層形成工程、図１７及び図１８で示すソース電極２３、ソース電極７、ドレイン電極２４及びドレイン電極８を形成する電極形成工程は、以下の条件(1)，(2)を満足するように実行される。
【０２１１】
条件(1)…第１の酸化物半導体層である酸化物半導体層１２が、ソース側還元作用領域及びドレイン側還元作用領域から構成される２種類の還元作用領域１２Ｘを有する第１の構造を呈する。
【０２１２】
条件(2)…第２の酸化物半導体層である酸化物半導体層２５が還元作用領域１２Ｘに相当する領域を有さない第２の構造を呈する。すなわち、ソース側還元作用領域及びドレイン側還元作用領域を共に有さない第２の構造を呈する。
【０２１３】
その結果、実施の形態１のＴＦＴ基板２００の製造方法は、画素用ＴＦＴ２０１の第１の閾値電圧が駆動回路用ＴＦＴ２１１の第２の閾値電圧より低くなるように、画素用ＴＦＴ２０１及び駆動回路用ＴＦＴ２１１間で共通する酸化物半導体層形成工程及び電極形成工程を実行して同一の基板１上に画素用ＴＦＴ２０１及び駆動回路用ＴＦＴ２１１を形成することができる。
【０２１４】
具体的には、図１９で示す保護絶縁膜２７及び１４を形成する保護絶縁膜形成工程時及びその後の製造段階において、画素用ＴＦＴ２０１の酸化物半導体層１２の２種類の還元作用領域１２Ｘが、還元材として水素を内部に有する保護絶縁膜１４から還元作用を余分に受ける分、第２の閾値電圧より低い第１の閾値電圧に設定することができる。
【０２１５】
特に、実施の形態１の画素用ＴＦＴ２０１では、ソース側還元作用領域及びドレイン側還元作用領域から構成される２種類の還元作用領域１２Ｘを有する第１の構造を呈しているため、ソース側還元作用領域及びドレイン側還元作用領域のうち一方のみを形成する場合に比べ、より第１の閾値電圧を低下させることができる。
【０２１６】
実施の形態１においては、駆動回路用ＴＦＴ２１１、画素用ＴＦＴ２０１のキャリア濃度は保護絶縁膜２７及び１４の成膜の際の水素の拡散による還元作用によって調整されているが、保護絶縁膜２７及び１４の成膜工程以外に、保護絶縁膜２７及び１４形成後の成膜工程やアニール処理により水素の拡散を促しても良い。
【０２１７】
完成したＴＦＴ基板２００は、図１で示したＴＦＴ基板１００４に対応し、その表面に図示しない配向膜及びスペーサが形成される。配向膜は、液晶分子を配列させるための膜であり、ポリイミド等で構成される。また、カラーフィルタ及び配向膜を備えた、図１で示す対向基板１００６を準備し、ＴＦＴ基板１００４と対向基板１００６とを貼り合わせる。そして、上記のスペーサによって両基板間に形成される間隙に液晶を注入し保持する。
【０２１８】
その後、両基板の外側に偏光板１００３及び１００７を配設し、ＴＦＴ基板１００４のさらに外側に、光源１００１及び光板１００２を含むバックライトユニットを配設し、対向基板１００６のさらに外側に位相差板を配設する。これによって、実施の形態１のＴＦＴ基板２００をＴＦＴ基板１００４とした構成で、図１で示す構成の液晶表示装置１０００を得ることができる。
【０２１９】
なお、以上説明した実施の形態１のＴＦＴ基板２００は、液晶表示装置以外の表示装置に利用しても良い。例えば、有機ＥＬ（electro luminescence）ディスプレイなどの電気光学表示装置に適用することができる。また、画素用ＴＦＴ２０１を、電気光学表示装置以外の半導体装置に用いられる薄膜トランジスタとして使用しても良いし、電気光学表示装置以外のアクティブマトリックス基板の薄膜トランジスタとして使用しても良い。
【０２２０】
＜実施の形態２＞
（実施の形態２の構成）
実施の形態２においては、エッチングストッパー型のＴＦＴを用いた場合について示している。
【０２２１】
図２０は実施の形態２の第１のトランジスタである画素用ＴＦＴ２０１Ｂと第２のトランジスタである駆動回路用ＴＦＴ２１１Ｂとの平面構造を示す平面図である。同図(a)は駆動回路用ＴＦＴ２１１Ｂの平面図、同図(b)は画素用ＴＦＴ２０１Ｂの平面図を示している。なお、図２０(a)及び(b)にそれぞれＸＹ直交座標系を示している。また、図２０(a)では保護絶縁膜２７の図示を省略し、図２０(b)では保護絶縁膜１４の図示を省略している。
【０２２２】
図２１及び図２２は駆動回路用ＴＦＴ２１１Ｂの断面構造を示す断面図である。図２１は図２０(a)のＡ２−Ａ２断面の断面構造を示し、図２２は図２０(a)のＢ２−Ｂ２断面の断面構造を示している。
【０２２３】
図２３及び図２４は画素用ＴＦＴ２０１Ｂの断面構造を示す断面図である。図２３は図２０(b)のＣ２−Ｃ２断面の断面構造を示し、図２４は図２０(b)のＤ２−Ｄ２断面の断面構造を示している。
【０２２４】
図２０(a)、図２１及び図２２に示すように、第２のトランジスタである駆動回路用ＴＦＴ２１１Ｂは以下の構造を呈している。なお、以下では実施の形態１の駆動回路用ＴＦＴ２１１と同じ構造箇所の説明は適宜省略し、駆動回路用ＴＦＴ２１１Ｂに固有の特徴について説明する。
【０２２５】
第２のトランジスタである駆動回路用ＴＦＴ２１１Ｂは、第２の酸化物半導体層である酸化物半導体層２５を覆う第２の補助絶縁膜であるエッチングストッパー層３０をさらに含んでいる。エッチングストッパー層３０は内部に還元材を有している。
【０２２６】
ソース電極２３と酸化物半導体層２５との間のコンタクトを取るため、エッチングストッパー層３０の一部を貫通してソースコンタクトホール３８が形成されている。さらに、ドレイン電極２４と酸化物半導体層２５との間のコンタクトを取るため、エッチングストッパー層３０の一部を貫通してドレインコンタクトホール３９が形成されている。
【０２２７】
したがって、ソース電極２３はソースコンタクトホール３８を介して酸化物半導体層２５の露出表面とコンタクトをとることができ、ドレイン電極２４はドレインコンタクトホール３９を介して酸化物半導体層２５の露出表面とコンタクトをとることができる。
【０２２８】
そして、保護絶縁膜２７は、酸化物半導体層２５、ソース電極２３及びドレイン電極２４に加え、エッチングストッパー層３０を覆って設けられる。
【０２２９】
駆動回路用ＴＦＴ２１１Ｂの第２の構造は、酸化物半導体層２５及びエッチングストッパー層３０は、ソース電極２３及びドレイン電極２４から、チャネル部２６におけるチャネル幅方向の外側にはみ出すことなく形成される構造となる。
【０２３０】
図２０(b)、図２３及び図２４に示すように、第１のトランジスタである画素用ＴＦＴ２０１Ｂは以下の構造を呈している。なお、以下では実施の形態１の画素用ＴＦＴ２０１Ｂと同じ構造箇所の説明は適宜省略し、画素用ＴＦＴ２０１Ｂに固有の特徴について説明する。
【０２３１】
第１のトランジスタである画素用ＴＦＴ２０１Ｂは、第１の酸化物半導体層である酸化物半導体層１２を覆う第１の補助絶縁膜であるエッチングストッパー層２０をさらに含んでいる。
【０２３２】
ソース電極７と酸化物半導体層１２との間のコンタクトを取るため、エッチングストッパー層２０の一部を貫通してソースコンタクトホール２８が形成されている。さらに、ドレイン電極８と酸化物半導体層１２との間のコンタクトを取るため、エッチングストッパー層２０の一部を貫通してドレインコンタクトホール２９が形成されている。
【０２３３】
したがって、ソース電極７はソースコンタクトホール２８を介して酸化物半導体層１２の露出表面とコンタクトをとることができ、ドレイン電極８はドレインコンタクトホール２９を介して酸化物半導体層１２の露出表面とコンタクトをとることができる。
【０２３４】
保護絶縁膜１４は、酸化物半導体層１２、ソース電極７及びドレイン電極８に加え、エッチングストッパー層２０を覆って設けられる。
【０２３５】
そして、画素用ＴＦＴ２０１Ｂの酸化物半導体層１２は、実施の形態１の画素用ＴＦＴ２０１と同様、ソース電極７及びドレイン電極８の両方から、チャネル部１３におけるＸ方向に沿ったチャネル幅方向の外側に酸化物半導体層１２がはみ出して形成される２種類の還元作用領域１２Ｙを有する第１の構造を呈している。２種類の還元作用領域１２Ｙはソース側還元作用領域及びドレイン側還元作用領域から構成される。
【０２３６】
さらに、画素用ＴＦＴ２０１Ｂにおいて、エッチングストッパー層２０は、還元促進層として機能すべく、還元材を内部に有し、酸化物半導体層１２の２種類の還元作用領域１２Ｙの表面上に直接形成される。なお、エッチングストッパー層３０も還元剤を内部に有しているため、還元促進層として機能する。
【０２３７】
図２０(b)及び図２４は、画素用ＴＦＴ２０１の酸化物半導体層１２が、ソース電極７及びドレイン電極８の両方からチャネル幅方向外側にはみ出している２種類の還元作用領域を有している。しかし、ソース電極７及びドレイン電極８の一方からチャネル幅方向の外側にはみ出していている、１種類の還元作用領域１２Ｘを有していれば良い。すなわち、ソース側還元作用領域及びドレイン側還元作用領域のうち、１種類の還元作用領域を有しておれば、第１の構造の要件を満足することができる。
【０２３８】
したがって、第１の構造は、酸化物半導体層１２は、ソース電極７及びドレイン電極８のうち少なくとも一つの電極から、チャネル部１３におけるチャネル幅方向の外側に酸化物半導体層１２の一部がはみ出している少なくとも一つの還元作用領域を有する構造となる。
【０２３９】
一般的に、酸化物半導体層１２及び２５のキャリア濃度は、酸化物ＴＦＴの形成時に酸化物半導体層１２が受ける酸化や還元の影響を受けて変化し、還元するとキャリア濃度が増加することにより閾値電圧は低下し、酸化するとキャリア濃度が低下することにより閾値電圧が増加する。
【０２４０】
実施の形態２で示されるエッチングストッパー型ＴＦＴであるＴＦＴ基板２００Ｂにおいては、酸化物半導体層２５及び酸化物半導体層１２は、それぞれエッチングストッパー層３０及びエッチングストッパー層２０で保護されているため、第２の導電膜３２をウェットエッチングもしくはドライエッチングによってパターニングして、ソース電極２３、ドレイン電極２４、ソース電極７及びドレイン電極８を形成する際、酸化物半導体層２５及び酸化物半導体層１２の表面に与えるダメージを抑制することができる。
【０２４１】
実施の形態２のＴＦＴ基板２００Ｂにおいては、酸化物半導体層２５及び１２のキャリア濃度を変化させる方法として、エッチングストッパー層３０及び２０から酸化物半導体層２５及び１２に拡散する水素による還元作用を利用する。
【０２４２】
一般的に、酸化物ＴＦＴで用いるエッチングストッパー層は、ＣＶＤ法で成膜される酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）もしくはこれらの積層膜であり、シランガス（ＳｉＨ４）を材料に形成されるため、形成されたエッチングストッパー層３０及び２０には水素（Ｈ２）が含まれる。この水素を酸化物半導体層２５及び１２に拡散させることにより、酸化物半導体層２５及び１２を還元することができる。
【０２４３】
図２１及び図２２の駆動回路用ＴＦＴ２１１Ｂの断面図で示すように、ソース電極７の下方において、酸化物半導体層２５はソースコンタクトホール３８及びドレインコンタクトホール３９を除く部分でエッチングストッパー層３０に覆われている。
【０２４４】
図２３及び図２４の画素用ＴＦＴ２０１Ｂの断面図に示すように、ドレイン電極８の下方において、酸化物半導体層１２はソースコンタクトホール２８及びドレインコンタクトホール２９を除く部分でエッチングストッパー層２０に覆われている。
【０２４５】
エッチングストッパー層３０と接している酸化物半導体層２５の露出表面を介して、エッチングストッパー層３０から酸化物半導体層２５への水素の拡散が生じる。同様にして、エッチングストッパー層２０が接している酸化物半導体層１２の露出表面を介して、エッチングストッパー層２０から酸化物半導体層１２への水素の拡散が生じる。
【０２４６】
このとき、図２０(b)に示される画素用ＴＦＴ２０１Ｂの酸化物半導体層１２とエッチングストッパー層２０の接触面積のほうが、図２０(a)に示される駆動回路用ＴＦＴ２１１Ｂの酸化物半導体層２５とエッチングストッパー層の接触面積より、少なくとも還元作用領域１２Ｙが余分に存在する分広くなる。
【０２４７】
このため、画素用ＴＦＴ２０１Ｂの酸化物半導体層１２は、駆動回路用ＴＦＴ２１１Ｂの酸化物半導体層２５に比べ、より還元されキャリア濃度が高くなり、画素用ＴＦＴ２０１Ｂの第１の閾値電圧は、駆動回路用ＴＦＴ２１１Ｂの第２の閾値電圧に比べ確実に低くなる。
【０２４８】
したがって、駆動回路用ＴＦＴ２１１Ｂの閾値電圧がプラスになるような形成条件で、画素用ＴＦＴ２０１Ｂ及び駆動回路用ＴＦＴ２１１Ｂを同一基板１上に形成した場合においても、画素用ＴＦＴ２０１Ｂの閾値電圧を選択的にマイナスにすることができる。
【０２４９】
このように、実施の形態２のＴＦＴ基板２００Ｂは、画素部の第１のトランジスタである画素用ＴＦＴ２０１Ｂにおける酸化物半導体層１２の還元作用領域１２Ｙを介して、還元促進層として機能する第１の補助絶縁膜であるエッチングストッパー層２０から還元作用を余分に受ける分、第２の閾値電圧より低い第１の閾値電圧に設定することができる。
【０２５０】
さらに、実施の形態２のＴＦＴ基板２００Ｂは、酸化物半導体層１２及び２５を覆ってエッチングストッパー層２０及び３０を設けることにより、ソース電極７、ドレイン電極８、ソース電極２３及びドレイン電極２４の形成時に、酸化物半導体層２５及び酸化物半導体層１２の表面に与えるダメージを抑制することができる。
【０２５１】
（実施の形態２の製造方法）
図２５〜図２９は実施の形態２のＴＦＴ基板２００Ｂの製造方法を示す断面図である。
図２５(a)〜図２９(a)は、図２０(a)のＡ２−Ａ２断面に対応する領域を示し、図２５(b)〜図２９(b)は、図２０(a)のＢ２−Ｂ２断面に対応する領域を示し、図２５(c)〜図２９(c)は、図２０(b)のＣ２−Ｃ２断面に対応する領域を示し、図２５(d)〜図２９(d)は、図２０(b)のＤ２−Ｄ２断面に対応する領域を示している。
【０２５２】
以下、図２５〜図２９を参照して、実施の形態２のＴＦＴ基板２００Ｂの製造方法に関し、画素用ＴＦＴ２０１Ｂ及び駆動回路用ＴＦＴ２１１Ｂの製造工程を中心に説明する。
【０２５３】
まず、実施の形態１と同一の製造方法を経て、図１６(a)〜(d)で示す構造を得る。
【０２５４】
次に、図２５に示すように、酸化物半導体層２５を覆うようにエッチングストッパー層３０を基板１上に成膜し、酸化物半導体層１２を覆うようにエッチングストッパー層２０を基板１上に成膜する。なお、エッチングストッパー層３０及びエッチングストッパー層２０は同一工程で製造される同一物である。本説明では、駆動回路用ＴＦＴ２１１Ｂ用と画素用ＴＦＴ２０１Ｂ用に識別すべく、エッチングストッパー層３０とエッチングストッパー層２０とに符号を振り分けている。
【０２５５】
エッチングストッパー層３０及びエッチングストッパー層２０は、例えば化学的気相成長法を用いて形成された酸化シリコン（ＳｉＯ）膜が用いられる。ここでは，シラン（ＳｉＨ４）ガスと一酸化二窒素（Ｎ２Ｏ）ガスとを用いて，厚さ３００ｎｍのＳｉＯ膜を，１５０〜４００℃の基板加熱条件下でエッチングストッパー層３０及び２０として形成する。
【０２５６】
ＳｉＯ膜は，水分（Ｈ２Ｏ），水素（Ｈ２），ナトリウム（Ｎａ），カリウム（Ｋ）のようなＴＦＴ特性に影響を及ぼす不純物元素に対するバリア性、すなわち、遮断性が弱いが、ソース電極７、ソース電極２３、ドレイン電極８及びドレイン電極２４の形成後に、保護絶縁膜１４及び保護絶縁膜２７で全体を覆うため、ＳｉＯ膜単層でも問題ない。
【０２５７】
なお、このエッチングストッパー層３０及び２０は、ＣＶＤ法で成膜される酸化ケイ素（ＳｉＯ２）であり、シランガス（ＳｉＨ４）を材料に形成されるため、形成されたエッチングストッパー層３０及び２０には水素（Ｈ２）が含まれる。
【０２５８】
この水素は、エッチングストッパー層３０及び２０の成膜時、もしくはこの工程以降のアニール工程もしくは成膜工程時に、エッチングストッパー層３０と酸化物半導体層２５の接触部分、及びエッチングストッパー層２０と酸化物半導体層１２の接触部分から酸化物半導体層２５及び酸化物半導体層１２の中に拡散する。その結果、酸化物半導体層２５及び酸化物半導体層１２の一部を還元し、還元された部分のキャリア濃度を増加させる。
【０２５９】
このとき、図２０(ｂ)に示されるように画素用ＴＦＴ２０１Ｂの酸化物半導体層１２とエッチングストッパー層２０との接触面積のほうが、図２０(a)に示される駆動回路用ＴＦＴ２１１Ｂの酸化物半導体層２５とエッチングストッパー層との接触面積より、少なくとも還元作用領域１２Ｙが余分に設けられる分、広くなる。
【０２６０】
このため、画素用ＴＦＴ２０１Ｂの酸化物半導体層１２は、駆動回路用ＴＦＴ２１１Ｂの酸化物半導体層２５に比べ、還元されキャリア濃度が高くなり、結果的に画素用ＴＦＴ２０１Ｂの第１の閾値電圧の方が駆動回路用ＴＦＴ２１１Ｂの第２の閾値電圧より低くなる。
【０２６１】
その後、エッチングストッパー層３０及び２０をパターニングすることにより、図２６に示すように、エッチングストッパー層３０とエッチングストッパー層２０とに分離し、エッチングストッパー層３０の一部を貫通したソースコンタクトホール３８及びドレインコンタクトホール３９を形成し、エッチングストッパー層２０の一部を貫通したソースコンタクトホール２８及びドレインコンタクトホール３９を形成する。
【０２６２】
次に、図２７に示すように、基板１上に第２の導電膜３２を形成し、それをパターニングすることによって、図２８に示すように、ソース電極２３、ソース電極７、ドレイン電極２４、及びドレイン電極８を形成する。この際、酸化物半導体層２５及び酸化物半導体層１２のチャネル部２６及びチャネル部１３上に形成されたエッチングストッパー層３０及びエッチングストッパー層２０の上方に間隙が形成されることとなる。
【０２６３】
チャネル部２６及びチャネル部１３上にエッチングストッパー層３０及びエッチングストッパー層２０が形成されているため、ソース電極２３、ドレイン電極２４、ソース電極７及びドレイン電極８の形成時におけるチャネル部２６及びチャネル部１３へのダメージの低減化を図ることができる。
【０２６４】
ここで、第２の導電膜３２としては、例えばＡｌ、Ｃｒ、Ｃｕ、Ｍｏ及びこれらに他の元素を微量に添加した合金等を用いることができる。また、これらの金属及び合金を２層以上形成した積層膜を図示しない導電膜８Ａとして用いても良い。これらの金属及び合金を用いることによって、比抵抗値が５０μΩｃｍ以下の低抵抗膜を得ることができる。低抵抗膜の導電率として例えば２×１０４Ｓ／ｃｍ以上が考えられる。
【０２６５】
なお、実施の形態２においては第２の導電膜３２としてＭｏ膜を用いるものとし、公知のＡｒガスを用いたスパッタリング法によってＭｏ膜を２００ｎｍの厚さに形成する。その後、Ｍｏ膜上にレジスト材を塗布し、写真製版工程で図示しないフォトレジストパターンを形成し、当該フォトレジストパターンをエッチングマスクとして、Ｍｏ膜を選択的にエッチングしてパターニングする。その結果、ソース電極２３、ドレイン電極２４、ソース電極７及びドレイン電極８を形成することができる。
【０２６６】
このエッチングプロセスでは、公知であるＰＡＮ溶液によるウェットエッチングを用いることができる。なお、実施の形態２においては、リン酸７０ｗｔ％、酢酸７ｗｔ％、硝酸５ｗｔ％及び水を含むＰＡＮ溶液を用い、その液温を２５℃に設定してＭｏ膜をエッチングした。
【０２６７】
その後、フォトレジストパターンを除去することで、図２８(a)及び(b)に示すように、ソースコンタクトホール３８及びソースコンタクトホール２８を介して、酸化物半導体層２５と電気的に接続されるソース電極２３及びドレイン電極２４を形成する。
【０２６８】
同様に、フォトレジストパターンを除去することで、図２８(c)及び(d)に示すように、ソースコンタクトホール２８及びドレインコンタクトホール２９を介して、酸化物半導体層１２と電気的に接続されるソース電極７及びドレイン電極８を形成する。
【０２６９】
駆動回路用ＴＦＴ２１１Ｂにおいては、図２０(a)及び図２８(b)に示されるように、酸化物半導体層２５は、エッチングストッパー層３０を介してソース電極２３及びドレイン電極２４によってチャネル幅方向全体に亘って部分的に覆われている。
【０２７０】
すなわち、酸化物半導体層２５は、ソース電極２３及びドレイン電極２４から、チャネル部２６におけるチャネル幅方向から外側にはみ出すことなく形成される第２の構造を有している。
【０２７１】
一方、画素用ＴＦＴ２０１Ｂにおいて、図２０(b)及び図２８(d)に示されるように、酸化物半導体層１２は、エッチングストッパー層２０を介してソース電極７及びドレイン電極８の両方からチャネル幅方向の外側にはみ出している２種類の還元作用領域１２Ｙを有している。すなわち、画素用ＴＦＴ２０１Ｂの酸化物半導体層１２は、ソース側還元作用領域及びドレイン側還元作用領域から構成される２種類の還元作用領域１２Ｙを有する第１の構造を呈している。
【０２７２】
なお、ソース側還元作用領域及びドレイン側還元作用領域のうち、少なくとも１種類の還元作用領域を有していれば良い。
【０２７３】
すなわち、酸化物半導体層１２は、ソース電極７及びドレイン電極８のうち少なくとも一つの電極から、チャネル部１３におけるチャネル幅方向の外側に酸化物半導体層１２の一部がはみ出している少なくとも１種類の還元作用領域を有すれば、第１の構造の要件を満足することができる。
【０２７４】
次に、図２９に示すように、ソース電極２３、ソース電極７、ドレイン電極２４、酸化物半導体層２５のチャネル部２６、酸化物半導体層１２のチャネル部１３に加え、エッチングストッパー層３０及びエッチングストッパー層２０を覆うように保護絶縁膜２７及び保護絶縁膜１４を形成する。
【０２７５】
保護絶縁膜２７及び１４は、例えば、基板１を１５０〜４００℃の温度範囲内で加熱した条件下で、ＣＶＤ法を用いて厚さ３００ｎｍのＳｉＯ膜を形成することで得られる。ＳｉＯ膜は、水分（Ｈ２Ｏ）、水素（Ｈ２）、ナトリウム（Ｎａ）、カリウム（Ｋ）のようなＴＦＴ特性に影響を及ぼす不純物元素に対するバリア性、すなわち、遮断性が弱い。このため、ＳｉＯ膜の下にバリア性に優れる窒化シリコン（ＳｉＮ）膜などを設けた積層膜を保護絶縁膜２７及び１４としても良い。
【０２７６】
通常のＴＦＴ形成工程では、図示していないが、保護絶縁膜２７、保護絶縁膜１４上にレジスト材を塗布し、写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをエッチングマスクとして、酸化シリコン膜を選択的にエッチングしコンタクトホールを形成する。このエッチング工程では、公知のフッ素ガスを用いたドライエッチング法を用いることができる。
【０２７７】
次に、図示しないが、基板１上に第３の導電膜として導電膜１１Ａを形成し、画素ドレインコンタクトホール１５、ゲート端子部コンタクトホール１６及びソース端子部コンタクトホール１７を埋め込む。
【０２７８】
この導電膜１１Ａとしては透明導電膜を形成する。透明導電膜として、実施の形態２では、公知の導電性酸化物であるＩｎＺｎＯ膜において、酸化インジウム（Ｉｎ２Ｏ３）と酸化亜鉛（ＺｎＯ）との重量％における混合比が９０：１０のものを用いる。ここでは、公知のスパッタリング法を用いて厚さ１００ｎｍのＩｎＺｎＯ膜を形成した。ただし、透明導電膜は上述のようなＩＺＯ膜に限定されず、ＩＴＯ膜なども用いることができる。
【０２７９】
その後、導電膜１１Ａ上にレジスト材を塗布し、写真製版工程で図示しないフォトレジストパターンを形成し、当該フォトレジストパターンをエッチングマスクとして、導電膜１１Ａを選択的にエッチングしてパターニングする。その後、フォトレジストパターンを除去することで、図４に示したように、透過画素電極１１、ゲート端子パッド１８及びソース端子パッド１９が形成され、実施の形態２のＴＦＴ基板２００Ｂが完成する。
【０２８０】
このエッチングプロセスでは、公知のシュウ酸系溶液によるウェットエッチングを用いることができる。
【０２８１】
なお、導電膜１１Ａに透明導電膜を用いる理由は、バックライトユニットからの光を選択的に透過して表示を行う透過型ＬＣＤにおいては、透光性の画素電極を形成する必要があるためである。一方、外光を選択的に反射して表示を行う反射型ＬＣＤにおいては、光を反射するＡｌ及び銀のような金属膜を画素電極として形成すれば良い。また反射及び透過の両方を兼ね備えた半透過型ＬＣＤの場合は、光反射性及び透光性の両方の特性を有した画素電極を形成すれば良い。
【０２８２】
このようにして形成された実施の形態２のＴＦＴ基板２００Ｂにおける、駆動回路用ＴＦＴ２１１Ｂの酸化物半導体層２５のキャリア濃度は１×１０１１〜１×１０１４個／ｃｍ３の範囲に、画素用ＴＦＴ２０１Ｂの酸化物半導体層１２のキャリア濃度は、１×１０１２〜１×１０１６個／ｃｍ３の範囲となる。その結果、駆動回路用ＴＦＴ２１１Ｂの第２の閾値電圧はプラス、画素用ＴＦＴ２０１Ｂの第１の閾値電圧はマイナスとなるように製造することができる。
【０２８３】
実施の形態２においては、駆動回路用ＴＦＴ２１１Ｂ及び画素用ＴＦＴ２０１Ｂのキャリア濃度は、エッチングストッパー層３０及びエッチングストッパー層２０の成膜の際の水素の拡散による還元によって調整されているが、エッチングストッパー層３０、エッチングストッパー層２０の成膜工程以外に、エッチングストッパー層３０及びエッチングストッパー層２０形成後の成膜工程にアニール処理により水素の拡散を促しても良い。
【０２８４】
このように、ＴＦＴ基板２００Ｂの製造方法は、実施の形態１の図１５及び図１６で示す酸化物半導体層２５及び１２を形成する酸化物半導体層形成工程、図２７及び図２８で示すソース電極２３、ソース電極７、ドレイン電極２４及びドレイン電極８を形成する電極形成工程は、以下の条件(1)及び条件(2)を満足するように実行される。
【０２８５】
条件(1)…第１の酸化物半導体層である酸化物半導体層１２が、ソース側還元作用領域及びドレイン側還元作用領域から構成される２種類の還元作用領域１２Ｙを有する第１の構造を呈する。
【０２８６】
条件(2)…第２の酸化物半導体層である酸化物半導体層２５は還元作用領域１２Ｙに相当する領域を全く有さない第２の構造を呈する。すなわち、ソース側還元作用領域及びドレイン側還元作用領域を有さない第２の構造を呈する。
【０２８７】
さらに、図２５及び図２６で示すエッチングストッパー層３０及びエッチングストッパー層２０を形成するエッチングストッパー形成工程は、以下の条件(3)を満足するように実行される。
【０２８８】
条件(3)…還元促進層として機能する第１の補助絶縁膜であるエッチングストッパー層２０は２種類の還元作用領域１２Ｙの表面上に直接形成される。
【０２８９】
その結果、実施の形態２のＴＦＴ基板２００Ｂの製造方法は、画素用ＴＦＴ２０１Ｂの第１の閾値電圧が駆動回路用ＴＦＴ２１１Ｂの第２の閾値電圧より確実に低くなるように、画素用ＴＦＴ２０１Ｂ及び駆動回路用ＴＦＴ２１１Ｂ間で共通する酸化物半導体層形成工程、エッチングストッパー形成工程及び電極形成工程を実行して同一の基板１に画素用ＴＦＴ２０１Ｂ及び駆動回路用ＴＦＴ２１１Ｂを形成することができる。
【０２９０】
ＴＦＴ基板２００Ｂは上記条件(3)を満足するため、図２６で示すエッチングストッパー層３０及び２０を形成するエッチングストッパー層形成工程時において、画素用ＴＦＴ２０１Ｂの酸化物半導体層１２の２種類の還元作用領域１２Ｙが、還元材として水素を内部に有するエッチングストッパー層２０から還元作用を受ける分、第２の閾値電圧より低い第１の閾値電圧に設定することができる。
【０２９１】
さらに、実施の形態２のＴＦＴ基板２００Ｂは、酸化物半導体層１２及び２５を覆ってエッチングストッパー層２０及び３０を設けることにより、図２７及び図２８で示すソース電極７、ドレイン電極８、ソース電極２３及びドレイン電極２４を形成する電極形成工程の実行時に、酸化物半導体層２５及び酸化物半導体層１２の表面に与えるダメージを抑制することができる。
【０２９２】
加えて、実施の形態２の画素用ＴＦＴ２０１Ｂでは、ソース側還元作用領域及びドレイン側還元作用領域から構成される２種類の還元作用領域１２Ｙを有する第１の構造を呈しているため、ソース側還元作用領域及びドレイン側還元作用領域のうち１種類のみを形成する場合に比べ、より第１の閾値電圧を低下させることができる。
【０２９３】
完成したＴＦＴ基板２００Ｂは、図１のＴＦＴ基板１００４に対応し、その表面に図示しない配向膜及びスペーサを形成する。配向膜は、液晶分子を配列させるための膜であり、ポリイミド等で構成される。また、カラーフィルタ及び配向膜を備えた、図１で示す対向基板１００６を準備し、ＴＦＴ基板１００４と対向基板１００６とを貼り合わせる。そして、上記のスペーサによって両基板間に形成される間隙に液晶を注入し保持する。その後、両基板の外側に偏光板１００３及び１００７を配設し、ＴＦＴ基板１００４のさらに外側にバックライトユニットを配設し、対向基板１００６のさらに外側に位相差板を配設する。これによって、実施の形態２のＴＦＴ基板２００ＢをＴＦＴ基板１００４とした構成で、図１で示す構造の液晶表示装置１０００を得ることができる。
【０２９４】
なお、上述した実施の形態２のＴＦＴ基板２００Ｂは、液晶表示装置以外の表示装置に利用しても良い。例えば、有機ＥＬディスプレイなどの電気光学表示装置に適用することができる。また、画素用ＴＦＴ２０１Ｂを、電気光学表示装置以外の半導体装置に用いられる薄膜トランジスタとして使用しても良いし、電気光学表示装置以外のアクティブマトリックス基板の薄膜トランジスタとして使用しても良い。
【０２９５】
（液晶表示装置１０００）
上述したように、実施の形態１のＴＦＴ基板２００あるいは実施の形態２のＴＦＴ基板２００Ｂを含む表示装置として、図１で示した液晶表示装置１０００が構成される。
【０２９６】
すなわち、実施の形態１のＴＦＴ基板２００あるいは実施の形態２のＴＦＴ基板２００ＢであるＴＦＴ基板１００４と、ＴＦＴ基板１００４と対向して配置される対向基板１００６と、ＴＦＴ基板１００４と対向基板１００６との間に挟持される液晶層１００５とを主要構成として含んで液晶表示装置１０００が構成される。
【０２９７】
この液晶表示装置１０００は、画素用ＴＦＴ２０１の第１の閾値電圧が駆動回路用ＴＦＴ２１１の第２の閾値電圧より低くしたＴＦＴ基板２００、あるいは、画素用ＴＦＴ２０１Ｂの第１の閾値電圧が駆動回路用ＴＦＴ２１１Ｂの第２の閾値電圧より低くしたＴＦＴ基板２００Ｂを構成要素とすることにより、良好な電気特性を発揮することができる。
【０２９８】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【０２９９】
１  基板、２  ゲート電極、６，２２  ゲート絶縁膜、７，２３  ソース電極、８，２４  ドレイン電極、１１  透過画素電極、１２，２５  酸化物半導体層、１３，２６  チャネル部、１４，２７  保護絶縁膜、２０，３０  エッチングストッパー層、２００，２００Ｂ  ＴＦＴ基板、２０５  走査信号駆動回路、２０６  表示信号駆動回路。
【図１】
2020043252.tif 000003
【図２】
2020043252.tif 000004
【図３】
2020043252.tif 000005
【図４】
2020043252.tif 000006
【図５】
2020043252.tif 000007
【図６】
2020043252.tif 000008
【図７】
2020043252.tif 000009
【図８】
2020043252.tif 000010
【図９】
2020043252.tif 000011
【図１０】
2020043252.tif 000012
【図１１】
2020043252.tif 000013
【図１２】
2020043252.tif 000014
【図１３】
2020043252.tif 000015
【図１４】
2020043252.tif 000016
【図１５】
2020043252.tif 000017
【図１６】
2020043252.tif 000018
【図１７】
2020043252.tif 000019
【図１８】
2020043252.tif 000020
【図１９】
2020043252.tif 000021
【図２０】
2020043252.tif 000022
【図２１】
2020043252.tif 000023
【図２２】
2020043252.tif 000024
【図２３】
2020043252.tif 000025
【図２４】
2020043252.tif 000026
【図２５】
2020043252.tif 000027
【図２６】
2020043252.tif 000028
【図２７】
2020043252.tif 000029
【図２８】
2020043252.tif 000030
【図２９】
2020043252.tif 000031