(57)【要約】      （修正有）【課題】ノイズ・歪成分低減性能を向上た増幅回路を提供する。【解決手段】取り出したノイズ・歪成分を主増幅器１２自身に加算して打ち消す構成とした。すなわち、主増幅器１２を構成する反転増幅回路の反転入力端子に現れるノイズ・歪成分を副増幅器１４で増幅し、これを再度主増幅器１２に入力することで、主増幅器１２のノイズ・歪を打ち消すようにした。主増幅器１２のノイズ・歪の適正な打ち消し量は副増幅器１４の増幅度（増幅率）の設定で行うように構成した。【選択図】図１
2020043466.tif 000002
【特許請求の範囲】
【請求項１】
主増幅器の増幅出力における信号歪と雑音を低減して高品質の増幅信号を得るための増幅回路であって、
増幅する信号を入力する主増幅器反転入力端子と、増幅回路の共通電位に接続した主増幅器非反転入力端子、および増幅された信号を出力する主増幅器増幅出力端子を有し、前記主増幅器増幅出力端子の信号を前記主増幅器反転入力端子にフィードバックする主増幅器帰還回路を有する主増幅器と、
前記増幅回路の共通電位に接続した副増幅器反転入力端子と、前記主増幅器の主増幅器反転入力端子の入力信号を入力する副増幅器非反転入力端子、および増幅された信号を出力する副増幅器増幅出力端子を有し、前記副増幅器増幅出力端子の信号を前記副増幅器反転入力端子にフィードバックする副増幅器帰還回路を有し、前記主増幅器反転入力端子に現れる電位と前記共通電位との差分を増幅して副増幅器増幅出力として出力する副増幅器とを有し、
前記副増幅器の副増幅器増幅出力端子に現れる信号を前記主増幅器の主増幅器反転入力端子に接続する誤差信号帰還回路を備え、
前記主増幅器の主増幅器増幅出力端子に現れる出力を回路の出力としたことを特徴とする増幅回路。
【請求項２】
前記副増幅器反転入力端子と前記共通電位との間に増幅率設定用の抵抗を有することを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記誤差信号帰還回路に帰還量を設定する抵抗を有し、前記主増幅器の主増幅器反転入力端子を加算点として、当該主増幅器を加算器として動作させることで主増幅器に発生するノイズ及び歪を自身に加算して、打ち消すことを特徴とする請求項１又は２に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に係り、特にフィードフォワードを用いた反転増幅回路の出力におけるノイズ・歪成分を低減した増幅回路に関する。
【背景技術】
【０００２】
オーディオ機器や測定器などの増幅回路の出力に残留する歪成分は、当該オーディオ機器や測定器などの商品価値を著しく低下させる。この種の増幅回路には、演算増幅器（差動増幅器、オペアンプ）を用いるのが一般的である。演算増幅器はＦＥＴなどの増幅素子を含む複数素子で構成され、これら素子が有する非直線性が増幅出力に歪成分として現れる。この歪成分を減少させるため、従来からいわゆる、フィードフォワードやフィードバックなどの利得制御が行われている。この種の従来技術を開示したものとしては、例えば、特許文献１、特許文献２を挙げることができる。
【０００３】
図６は、従来のフィードフォワードを用いたオーディオ信号増幅回路の基本構成例を説明する回路図で、特許文献１に開示された回路である。図６において、信号入力端子１０の入力信号Ｓは、入力側合成回路（入力側加算器）１１の一方の入力端子（第１入力端子）と差動増幅器（副増幅器）１４の一方の入力に接続される。入力側加算器１１の出力は増幅器（主増幅器）１２の入力端子に入力され、増幅されて出力側合成器（出力側加算器）１５の一方の入力となる。また、主増幅器１２の出力は帰還率β1の帰還回路１３を経由して入力側加算器１１の一方の入力に印加されると共に、副増幅器１４の他方の入力に接続される。そして、副増幅器１４の出力は出力側加算器１５の他方の入力に接続される。
【０００４】
以下、図６に示した従来技術における歪成分の低減メカニズムについて説明する。主増幅器１２は利得（裸利得）Ａ1で、その出力に歪成分Ｎを含む。帰還回路１３によって帰還率β1のフィードバックがかけられている。これにより、主増幅器１２の歪は、略々［Ｎ／（１＋β1・Ａ1）］となる。帰還率β1の帰還回路１３を経由して戻った信号には出力のβ1倍の歪が含まれているので、副増幅器１４で入力信号と帰還信号の差をとり、逆相の歪成分を増幅し、出力側加算器１５で主増幅器１２の出力と加算することで歪成分を打ち消している。
【０００５】
副増幅器１４の利得をＡ2とすると、出力側加算器１５の出力における歪レベルは、
［Ｎ／（１＋β1・Ａ1）］−β1［Ｎ／（１＋β1・Ａ1）］・Ａ2
＝（１−β1・Ａ2）・［Ｎ／（１＋β1・Ａ1）］
となって、Ａ2≒１／β1のときに歪は大幅に低減する。
【０００６】
一方、入力信号をＳとしたとき、
主増幅器１２の出力＝Ａ1／（１＋β1・Ａ1）・Ｓ
帰還回路１３の出力＝［β1・Ａ1／（１＋β1・Ａ1）］・Ｓ
副増幅器１４の出力＝｛Ｓ−β1・［Ａ1／（１＋β1・Ａ1）］・Ｓ｝・Ａ2＝［Ａ2／（１＋β1・Ａ1）］・Ｓ
であり、
出力側加算器１５の出力＝｛［Ａ1／（１＋β1・Ａ1）］・Ｓ｝＋｛［Ａ2／（１＋β1・Ａ1）］・Ｓ｝＝［（Ａ1＋Ａ2）／（１＋β1・Ａ1）］・Ｓ
となる。
【０００７】
しかし、上記したような増幅回路では、加算器１５や低歪の副増幅器は複数の差動増幅回路を含む多数の回路素子で構成しなければならないため、フットプリントの縮小に限界があった。また、歪性能の改善限界は個々の増幅器の持つ歪性能と同等であり、これを超える歪性能の改善は困難であるという課題を擁していた。本願の発明者は、上記の課題を解決するため特許文献２に開示されている増幅回路を提案した。
【０００８】
図４は、図６で説明した従来の増幅回路の課題を解消した本願の発明者によるノイズ・歪除去機能を備えた増幅回路の構成例で、上記した特許文献２に記載された回路例である。図４において、この増幅回路は、入力端子１０からの増幅する信号Ｖｉ（Ｓ）を入力する主増幅器反転入力端子１２ａと、接地に接続した主増幅器非反転入力端子１２ｂ、及び増幅された信号を出力する主増幅器増幅出力端子１２ｃを有する主増幅器１２を具備する。主増幅器１２は、その主増幅器出力端子１２ｃの信号を前記主増幅器反転入力端子１２ａにフィードバックする主増幅器帰還回路１２１を有する。なお、図１における主増幅器帰還回路１２１は、図６で説明した帰還率β1の帰還回路１３に対応する。
【０００９】
そして、主増幅器１２の主増幅器反転入力端子１２ａと主増幅器非反転入力端子１２ｂに現れる電位との差分を増幅して副増幅器増幅出力として出力する副増幅器１４を備える。また、主増幅器１２の主増幅器増幅出力端子１２ｃに接続されて、当該主増幅器１２の主増幅器増幅出力から前記副増幅器１４の副増幅器増幅出力を減算する出力合成回路（出力側加算器）１５を具備し、この出力側加算器１５の出力を増幅回路の出力としている。
【００１０】
この構成によれば、増幅回路の共通電位を基準として主増幅器反転入力端子と非反転入力端子の差分を取り出す構成としたことで、副増幅器の歪率が主増幅器のそれよりも低歪である必要がなく、採用する増幅器（オペアンプ）の歪特性に特別な配慮をする必要がない。また複雑な回路構成とならず、全体として低コスト化を図ることができる。
【００１１】
図５は、図４に示した増幅回路における出力側加算器の構成例を説明する回路図である。主増幅器１２が接地電位を基準として出力を取り出す場合、出力側加算器１５として第３の増幅器（差動増幅器）１９で構成した減算回路としている。主増幅器１２と副増幅器１４の増幅出力を合成する第３の増幅器１９で構成した出力側加算器１５は、主増幅器１２の主増幅器増幅出力を入力とする第３の増幅器反転入力端子１９ａと、副増幅器１４の副増幅器増幅出力を入力とする第３の増幅器非反転入力１９ｂと、第３の増幅器帰還回路１９１、及び回路出力となる第３の増幅器増幅出力端子１９ｃを有する減算回路である。
この減算回路を構成する第３の増幅器１９はフィルタや他の入力信号の加減算器を兼ねることができるため、後段にこのような機能を必要とする回路設計の応用に有効である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特公平０４−６１２９号公報
【特許文献２】特許第６３１００４５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上記した従来の増幅回路の構成では、取り出したノイズ・歪成分を減算する加算器を増幅回路の後段に設ける必要があることから、このような構成を最終段の増幅回路に採用することは困難である。そのため、前段の増幅回路で効果的なノイズ・歪除去あるいは低減ができても、最終段の増幅回路の性能がその機器全体の性能に影響を与えることになる。ノイズの低減にあたって、最終段にマイナスゲインを持たせ、前段のノイズ圧縮を図ることがあるが、この場合最終段のノイズが増幅回路の性能に大きく関係する。特に、グラウンド基準（接地電位基準）で信号を出力する必要のあるシングルエンド出力の最終段には使用できない。
【００１４】
また、上記したノイズ・歪除去構成を備えた従来及び先行の増幅回路は、取り出したノイズ・歪成分を後段に設けた加算器で減算する必要がある。図５に示されたように、出力側加算器１５は第３の増幅器（差動増幅器）１９と複数の回路素子で構成されるため、複雑な回路構成となり、フットプリントの縮小を妨げる要因の一つになっている。
【００１５】
本発明の目的は、前記従来技術が持つ諸課題を解決してノイズ・歪性能を向上させるとともに、最終段の増幅回路にも使用できるノイズ・歪除去機能を備えた増幅回路を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、本発明は、取り出したノイズ・歪成分を主増幅器自身に加算して打ち消す構成とした。すなわち、主増幅器を構成する反転増幅回路の反転入力端子に現れるノイズ・歪成分を副増幅器で増幅し、これを再度主増幅器に入力することで、主増幅器のノイズ・歪を打ち消すようにした。主増幅器のノイズ・歪の適正な打ち消し量は副増幅器の増幅度（増幅率）の設定で行うように構成した。
【００１７】
本発明の代表的な構成を記述すれば、次のとおりである。すなわち、
本発明に係る増幅回路は、主増幅器の増幅出力におけるノイズ・歪成分（雑音と信号歪）を低減して高品質の増幅信号を得るための信号増幅回路である。以下では、後述する実施例の参照符号を付して本発明の構成を明確にする。
【００１８】
［１］本発明に係る増幅回路は、入力端子１０からの増幅する信号を入力する主増幅器反転入力端子１２ａと、増幅回路の共通電位に接続した主増幅器非反転入力端子１２ｂ、及び増幅された信号を出力する主増幅器増幅出力端子１２ｃを有し、前記主増幅器増幅出力端子１２ｃの信号を前記主増幅器反転入力端子１２ａにフィードバックする主増幅器帰還回路１２１を設けた主増幅器１２を有する。
【００１９】
そして、前記増幅回路の共通電位に接続した副増幅器反転入力端子１４ａと、前記主増幅器１２の主増幅器反転入力端子１２ａの入力信号を入力する副増幅器非反転入力端子１４ｂ、及び増幅された信号を出力する副増幅器増幅出力端子１４ｃを有し、前記副増幅器増幅出力端子１４ｃの信号を前記副増幅器反転入力端子１４ａにフィードバックする副増幅器帰還回路１４１を有し、前記主増幅器反転入力端子１２ａに現れる電位と前記共通電位との差分を増幅して副増幅器増幅出力として出力する副増幅器１４を有する。
【００２０】
上記の構成において、前記副増幅器１４の副増幅器増幅出力端子１４ｃに現れる信号を前記主増幅器１２の主増幅器反転入力端子１２ａに接続する誤差信号帰還回路１４２を備え、前記主増幅器１２の主増幅器増幅出力端子１２ｃに現れる出力を回路の出力としたことを特徴とする。
【００２１】
［２］上記［１］における前記副増幅器反転入力端子１４ａと前記共通電位（一般的には接地電位）との間に増幅率設定用の抵抗Ｒ3を有することを特徴とする。
【００２２】
［３］上記［１］又は［２］における前記誤差信号帰還回路１４２に帰還量を設定する抵抗Ｒ5を有し、前記主増幅器１２の主増幅器反転入力端子１２ａを加算点として、当該主増幅器１２を加算器として動作させることで主増幅器１２に発生するノイズ及び歪を自身に加算して、打ち消すことを特徴とする。
【００２３】
なお、本発明は上記の構成及び後述する実施例の構成に限定解釈されるものではなく、本発明の技術思想の範囲内で種々の変更が可能であることは言うまでもない。
【発明の効果】
【００２４】
上記した本発明に係る増幅回路によれば、次のような効果が得られる。（１）最終段とした増幅回路はもとより、後段にノイズ・歪成分を減算する加算器を置けない回路にも適用できる。（２）歪率が主増幅器のそれよりも良い副増幅器とする必要がない。（３）採用する副増幅器の歪特性に特別な配慮をする必要がない（４）足し込まれるノイズは副増幅器ひとつ分のみである。（５）フットプリントが小さいため、実装基板の占有面積が極小化でき、全体としてのコスト引き下げに資する。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る増幅回路の１実施例を説明する回路図である。
【図２】図１に示した本発明に係る増幅回路の歪低減の機能と動作を詳細に説明するための回路図である。
【図３】図１に示した本発明に係る増幅回路のノイズ低減の機能と動作を詳細に説明するための回路図である。
【図４】図６に示す従来の増幅回路の課題を解消した本願の発明者によるノイズ・歪除去機能を備えた増幅回路の構成例を説明する回路図である。
【図５】図４に示した増幅回路における出力側加算器の構成例を説明する回路図である。
【図６】従来のフィードフォワードを用いたオーディオ信号増幅回路の基本構成例を説明する回路図で、特許文献１に開示された回路である。
【発明を実施するための形態】
【００２６】
以下、本発明に係る増幅回路の実施の形態について、実施例の図面を参照して詳細に説明する。
【実施例１】
【００２７】
図１は、本発明に係る増幅回路の実施例１を説明する回路図である。図１において、この増幅回路は主増幅器１２と副増幅器１４とからなる。参照符号１０はこの増幅回路の入力端子、同１６は増幅された信号の出力端子である。主増幅器１２は、入力端子１０からの増幅すべき信号Ｖｉを入力する主増幅器反転入力端子１２ａと、増幅回路の共通電位に接続した主増幅器非反転入力端子１２ｂ、及び増幅された信号を出力する主増幅器増幅出力端子１２ｃを有する。また、主増幅器増幅出力端子１２ｃの信号を主増幅器反転入力端子１２ａにフィードバックする主増幅器帰還回路１２１を有する。
【００２８】
また、副増幅器１４は、前記増幅回路の共通電位に接続した副増幅器反転入力端子１４ａと、前記主増幅器１２の主増幅器反転入力端子１２ａの入力信号を入力する副増幅器非反転入力端子１４ｂ、及び増幅された信号を出力する副増幅器増幅出力端子１４ｃを有する。そして、前記副増幅器増幅出力端子１４ｃの信号を前記副増幅器反転入力端子１４ａにフィードバックする副増幅器帰還回路１４１を有し、前記主増幅器非反転入力端子１２ａに現れる電位と前記副増幅器反転入力端子１４ａに現れる電位との差分を増幅して副増幅器増幅出力として出力する。
【００２９】
上記の構成において、前記副増幅器１４の副増幅器増幅出力端子１４ｃに現れる信号を前記主増幅器１２の主増幅器反転入力端子１２ａに接続する誤差信号帰還回路１４２を備え、前記主増幅器１２の主増幅器増幅出力端子１２ｃに現れる出力を回路の出力Ｖｓとして出力端子１６に出力する。
【００３０】
図２は、図１に示した本発明に係る増幅回路の歪低減の機能と動作を詳細に説明するための回路図である。図１と同一符号は同一機能部分に対応する。図２において、参照符号２０で示した"Ｘ"は主増幅器１２で発生する歪成分を、参照符号２１で示した"Ｙ"は副増幅器１４で発生する歪成分をそれぞれ模式的に示したものである。
【００３１】
主増幅器１２は反転増幅器（増幅器Ａ1）であり、この増幅器が理想的な増幅器であるとすると、入力Ｖiに対するその出力ＶOは（１）式で表わされる。ただし、帰還率β1は（２）式、β2は（３）式とする。
ＶO＝−｛（１−β1）Ｖi／β1｝−｛（１−β2）ＶOE／β2｝……（１）
β1＝Ｒ1／（Ｒ1＋Ｒ2）……（２）
β2＝Ｒ5／（Ｒ2＋Ｒ5）……（３）
【００３２】
現実には、増幅器Ａ1（主増幅器１２）が理想的な特性を持たないため、出力に歪が発生する。この歪は理想的な出力ＶOに対しＸの割合で発生するものとして表せるので、歪成分をＶOＸと示す。
従って、実際の出力ＶSは理想的な出力ＶOにＶOＸを加算して（４）式で表わせる。
ＶS＝ＶO＋ＶOＸ……（４）
【００３３】
ここで、実際の出力ＶSを、電流を用いて求めることにする。式中の電圧、電流は図２中に示された記号に対応する。
主増幅器帰還回路１２１の抵抗Ｒ2に流れる電流ｉ2は（５）式で表される。
ｉ2＝｛（Ｖi−Ｖ-）／Ｒ1｝＋｛（ＶOE−Ｖ-）／Ｒ5｝……（５）
電流ｉ2を用いて出力ＶSを求めると、
ＶS＝−ｉ2Ｒ2
＝｛Ｒ2（Ｖ-−Ｖi）／Ｒ1｝＋｛Ｒ2（Ｖ-−ＶOE）／Ｒ5｝＋Ｖ-
……（６）
（６）式から主増幅器１２の主増幅器反転入力端子１２ａの電圧Ｖ-を求めると（７）式となる。ただし、帰還率β1、β2は前記した（２）式、（３）式に示したとおりである。
Ｖ-＝ＶOＸ[β1β2／｛β2（１−β1）＋β1（１−β2）＋β1β2｝]
……（７）
【００３４】
一方、副増幅器１４は増幅器ＡEを用いて構成した非反転増幅器であり、その入力は主増幅器１２の反転入力端子（主増幅器反転入力端子）１２ａの電圧Ｖ-である。
増幅器ＡEを理想的な増幅器とした場合、その出力ＶEは（８）式で表される。帰還率β3は（９）式とする。
ただし、主増幅器の場合と同様に、実際の出力ＶOEはＶEに対してＹの割合で歪が付加され、（１０）式となる。
ＶE＝（１／β3）Ｖ-……（８）
β3＝Ｒ3／（Ｒ3＋Ｒ4）……（９）
ＶOE＝ＶE＋ＶEＹ
＝（１／β3）Ｖ-＋（１／β3）Ｖ-Ｙ……（１０）
【００３５】
（１０）式に（７）式を代入し、（１）式と（４）式より回路出力ＶSを求めると次のようになる。
ＶS＝−［（１−β1）Ｖｉ／β1］−（１／β3）［（１−β2）／β2］
・［β1β2／｛β2（１−β1）＋β1（１−β2）＋β1β2｝］・ＶOＸ
−（1／β3）［β1β2／｛β2（１−β1）＋β1（１−β2）＋β1β2｝］
・ＶOＸＹ＋ＶOＸ……（１１）
【００３６】
ここで、１／β3を次の（１２）式となるように設定することで、増幅回路の出力端子１６における出力（回路全体の出力）ＶSは（１３）式のとおりに求められる。
１／β3＝｛β2／（１−β2）｝・［｛β2（１−β1）＋β1（１−β2）
＋β1β2｝／β1β2］……（１２）
ＶS＝−｛（１−β1）Ｖi｝／β1−ＶOＸＹ
＝ＶO−ＶOＸＹ……（１３）
【００３７】
（１３）式より、回路全体の出力ＶSについて、第一項は主増幅器１２の理想的な出力を示し、第二項は出力の歪を示す。主増幅器１２の歪に対して副増幅器１４の歪の割合が掛け合わされている。通常、増幅器の出力に対する歪の割合は１を大きく下回る値であるから、主増幅器の歪と副増幅器の歪が掛け合わされることで、回路全体の出力ＶSに現れる歪は主増幅器のみの場合より大幅に低減される。歪の低減効果は、副増幅器の歪の割合が１未満の時に現れる。本実施例により、回路全体の出力端子に歪の除去された、あるいは大幅に軽減された増幅出力ＶSが得られる。
【００３８】
図３は、図１に示した本発明に係る増幅回路のノイズ低減の機能と動作を詳細に説明するための回路図である。図１と同一符号は同一機能部分に対応する。図３において、参照符号２０で示した“ＶN”は主増幅器１２で発生するノイズ成分を、参照符号２１で示した“ＶNE”は副増幅器１４で発生するノイズ成分をそれぞれ模式的に示したものである。
【００３９】
ノイズは、主増幅器１２、副増幅器１４の出力電圧に関係なく現れるものであるから、主増幅器１２のノイズをＶN、副増幅器１４のノイズをＶNEと置き、それぞれの出力に加算する。これを上記した歪の場合と同様に解析すると、回路出力ＶSは（１４）式で表わされる。
ＶS＝ＶO＋ＶNE……（１４）
【００４０】
（１４）式から判るように、回路出力に現れるノイズは副増幅器１４のノイズのみであり、主増幅器１２は自身が減算器として動作することでノイズが打ち消されて出力ＶSには現れない。
したがって、ＶNE＜ＶNであれば回路のノイズは除去又は低減することができる。増幅回路の回路素子のパラメータを設定して副増幅器１４のノイズＶNEが小さくなるように設定することで、ノイズを解消又は大幅削減することができる。
【００４１】
図２と図３で説明したように、本実施例により、主増幅器自身が減算器として機能することで、前記した従来技術における後段の減算器に起因する増幅性能の劣化はない。
【００４２】
また、出力部分に加算器（出力合成回路：減算器）を有しないので、本発明に係る増幅器を電力増幅回路の最終段に用いることが可能であり、従来技術のように最終段の増幅器による増幅性能の劣化が回避でき、信号増幅路全体のノイズ・歪成分の低減もしくは現実的解消が可能となる。
なお、本発明に係る増幅回路は、高忠実度で高品質のオーディオ再生装置に限らず、精密測定機器等の高品質信号処理機器の増幅手段に適用して高信頼性の結果を得ることができる。
【符号の説明】
【００４３】
１０・・信号入力端子
１２・・主増幅器（反転増幅器）
１３・・帰還率β1の帰還回路
１４・・副増幅器（差動増幅器回路）
１４２・・誤差信号帰還回路
１５・・出力合成回路（加算器）
２０・・主増幅器の増幅誤差成分（ノイズ・歪成分）
２１・・副増幅器の増幅誤差成分（ノイズ・歪成分）
【図１】
2020043466.tif 000003
【図２】
2020043466.tif 000004
【図３】
2020043466.tif 000005
【図４】
2020043466.tif 000006
【図５】
2020043466.tif 000007
【図６】
2020043466.tif 000008