(57)【要約】【課題】安定した動作特性とアイソレーション特性を得ること。【解決手段】高周波回路部品が配置される回路基板１において、信号を出力または入力する少なくとも１組の入出力端子（出力端子３２，３５）と、入出力端子の間に配置されるグランド端子（グランド端子３３，３４）とを有する高周波回路部品（ＩＣチップ１０）の１組の入出力端子にそれぞれ接続される第１線路（線路３２１，３２３）および第２線路（線路３５１，３５３）と、第１線路および第２線路の間に配置され、グランド端子に接続される所定の線路長を有するグランドパターン３３１と、グランドパターンの端部から所定の距離だけ離れた位置に形成されたスタブ（扇形スタブ３３４）と、グランドパターンの端部と、スタブとにそれぞれ形成された、抵抗素子３７と接続されるランド（ランド３３３，３３５）と、を有する。【選択図】図１
2020155752.tif 000002
【特許請求の範囲】
【請求項１】
高周波回路部品が配置される回路基板において、
信号を出力または入力する少なくとも１組の入出力端子と、前記入出力端子の間に配置されるグランド端子とを有する前記高周波回路部品の１組の前記入出力端子にそれぞれ接続される第１線路および第２線路と、
前記第１線路および前記第２線路の間に配置され、前記グランド端子に接続される所定の線路長を有するグランドパターンと、
前記グランドパターンの端部から所定の距離だけ離れた位置に形成されたスタブと、
前記グランドパターンの端部と、前記スタブとにそれぞれ形成された、抵抗素子と接続されるランドと、
を有することを特徴とする回路基板。
【請求項２】
前記スタブは、前記第１線路および前記第２線路を伝送される信号の波長をλとするとき、略λ／２の半径を有する扇形形状を有することを特徴とする請求項１に記載の回路基板。
【請求項３】
前記スタブは、前記第１線路および前記第２線路を伝送される信号の波長をλとするとき、略λ／２の長辺を有する方形形状を有することを特徴とする請求項１に記載の回路基板。
【請求項４】
前記グランドパターンには、前記回路基板の裏面または中間層に形成されたグランド層と、前記グランドパターンとを接続するためのスルーホールが形成され、
前記スルーホールのうち、前記グランドパターンの前記グランド端子から最も遠い位置に設けられたスルーホールと、前記スタブとの間の距離は、前記第１線路および前記第２線路を伝送される信号の波長をλとするとき、略λ／４であることを特徴とする請求項１乃至３のいずれか１項に記載の回路基板。
【請求項５】
前記第１線路および前記第２線路は、互いに並行して配置された区間を有し、
前記グランドパターンは、前記第１線路および前記第２線路が並行している区間の長さと略同じ線路長、または、それ以上の線路長を有することを特徴とする請求項１乃至４のいずれか１項に記載の回路基板。
【請求項６】
回路基板と、高周波回路部品とを有する高周波回路装置において、
信号を出力または入力する少なくとも１組の入出力端子と、前記入出力端子の間に配置されるグランド端子とを有する前記高周波回路部品の１組の前記入出力端子にそれぞれ接続される第１線路および第２線路と、
前記第１線路および前記第２線路の間に配置され、前記グランド端子に接続される所定の線路長を有するグランドパターンと、
前記グランドパターンの端部から所定の距離だけ離れた位置に形成されたスタブと、
前記グランドパターンの端部と、前記スタブとにそれぞれ形成された、抵抗素子と接続されるランドと、
を有することを特徴とする高周波回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板および高周波回路装置に関するものである。
【背景技術】
【０００２】
近年、高周波部品の小型化により、信号を伝送する線路のアイソレーションの確保が困難になっている。
【０００３】
特許文献１には、高周波回路部品と、高周波回路部品の外部リードに接続されている複数の外付部品とを有する高周波回路装置において、高周波回路の外部リードとして第１および第２の外部リードを備え、第１および第２の外部リード間に、高周波回路部品の信号経路に接続されていない第３の外部リードを１つの回路部品として付加し、第１の外部リードから第２の外部リードに放射される不要波を吸収する回路特性の放射波吸収回路を設ける高周波回路装置に関する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１３６３３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１に開示された技術では、２つの伝送線路間に設けるＬＣ共振回路の共振周波数は外部リードから漏洩する信号の周波数に設定される。この場合、伝送線路間をグラウンドに接続しないで共振回路に直接接続すると、準ミリ・ミリ波帯では動作が不安定になり、アイソレーションが低下するという問題点がある。
【０００６】
本発明は、以上の点に鑑みてなされたものであり、安定した動作特性とアイソレーション特性を有する回路基板および高周波回路装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、高周波回路部品が配置される回路基板において、信号を出力または入力する少なくとも１組の入出力端子と、前記入出力端子の間に配置されるグランド端子とを有する前記高周波回路部品の１組の前記入出力端子にそれぞれ接続される第１線路および第２線路と、前記第１線路および前記第２線路の間に配置され、前記グランド端子に接続される所定の線路長を有するグランドパターンと、前記グランドパターンの端部から所定の距離だけ離れた位置に形成されたスタブと、前記グランドパターンの端部と、前記スタブとにそれぞれ形成された、抵抗素子と接続されるランドと、を有することを特徴とする。
このような構成によれば、安定した動作特性とアイソレーション特性を得ることができる。
【０００８】
また、本発明は、前記スタブは、前記第１線路および前記第２線路を伝送される信号の波長をλとするとき、略λ／２の半径を有する扇形形状を有することを特徴とする。
このような構成によれば、信号の吸収を促進することで、アイソレーション特性を改善することができる。
【０００９】
また、本発明は、前記スタブは、前記第１線路および前記第２線路を伝送される信号の波長をλとするとき、略λ／２の長辺を有する方形形状を有することを特徴とする。
このような構成によれば、信号の吸収を促進することで、アイソレーション特性を改善することができる。
【００１０】
また、本発明は、前記グランドパターンには、前記グランドパターンには、前記回路基板の裏面または中間層に形成されたグランド層と、前記グランドパターンとを接続するためのスルーホールが形成され、前記スルーホールのうち、前記グランドパターンの前記グランド端子から最も遠い位置に設けられたスルーホールと、前記スタブとの間の距離は、前記第１線路および前記第２線路を伝送される信号の波長をλとするとき、略λ／４であることを特徴とする。
このような構成によれば、アイソレーション特性をさらに改善することができる。
【００１１】
また、本発明は、前記第１線路および前記第２線路は、互いに並行して配置された区間を有し、前記グランドパターンは、前記第１線路および前記第２線路が並行している区間の長さと略同じ線路長、または、それ以上の線路長を有することを特徴とする。
このような構成によれば、グランドパターンによる２つの信号線路を隔絶することで、アイソレーション特性をさらに改善することができる。
【００１２】
また、本発明は、回路基板と、高周波回路部品とを有する高周波回路装置において、信号を出力または入力する少なくとも１組の入出力端子と、前記入出力端子の間に配置されるグランド端子とを有する前記高周波回路部品の１組の前記入出力端子にそれぞれ接続される第１線路および第２線路と、前記第１線路および前記第２線路の間に配置され、前記グランド端子に接続される所定の線路長を有するグランドパターンと、前記グランドパターンの端部から所定の距離だけ離れた位置に形成されたスタブと、前記グランドパターンの端部と、前記スタブとにそれぞれ形成された、抵抗素子と接続されるランドと、を有することを特徴とする。
このような構成によれば、安定した動作特性とアイソレーション特性を得ることができる。
【発明の効果】
【００１３】
本発明によれば、安定した動作特性とアイソレーション特性を有する回路基板および高周波回路装置を提供することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態に係る高周波回路装置の構成例を示す図である。
【図２】図１に示す高周波回路パターンの詳細な構成例を示す図である。
【図３】図２において抵抗素子を除外した場合の構成例を示す図である。
【図４】図２および図３に示す高周波回路パターンの周波数特性のシミュレーション結果を示す図である。
【図５】第１実施形態の比較例を示す図である。
【図６】図５の比較例のシミュレーション結果を示す図である。
【図７】第１実施形態の比較例を示す図である。
【図８】図７の比較例のシミュレーション結果を示す図である。
【図９】第１実施形態の比較例を示す図である。
【図１０】図９の比較例のシミュレーション結果を示す図である。
【図１１】本発明の第２実施形態に係る高周波回路パターンの構成例を示す図である。
【図１２】図１１に示す線路の周波数特性のシミュレーション結果を示す図である。
【図１３】第２実施形態の比較例を示す図である。
【図１４】図１３の比較例のシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１５】
次に、本発明の実施形態について説明する。
【００１６】
（Ａ）本発明の第１実施形態の構成例の説明
図１〜図３は、本発明の第１実施形態に係る高周波回路装置の構成例を示す図である。図１に示す例では、高周波回路装置は、回路基板１と、回路基板１の表面に実装されたＩＣ（Integrated Circuit）チップ１０と、ＩＣチップ１０の周辺に形成された高周波回路パターンとを有する。なお、ＩＣチップ１０の周辺に形成された高周波回路パターンは、図１の下段に拡大して示すように、ＩＣチップ１０の端子に接続される回路パターンとして構成される。なお、回路基板１には、ＩＣチップ１０以外にも、多数の能動素子（ＩＣ素子、トランジスタ素子等）および受動素子（抵抗、コンデンサ、インダクタ等）が配置されているが、図１では、図面の簡略化のために一部のみを表示している。なお、ＩＣチップ１０は、高周波回路部品の一例である。
【００１７】
図２にさらに詳細を示すように、高周波回路パターンは、複数の回路パターンによって構成され、ＩＣチップ１０の２つの出力端子に接続され、出力端子から出力される信号を伝送するとともに、これら２つの出力端子のアイソレーションが高くなるように機能する。
【００１８】
ＩＣチップ１０は、例えば、ＩＳＭ（Industrial Scientific and Medical Band）バンドと呼ばれる、準ミリ波帯域（２４．００〜２４．２５ＧＨｚ）の信号を入力または出力する端子を有している。より詳細には、図２の例では、ＩＣチップ１０は、グランド端子３１，３３，３４，３６および出力端子３２，３５を有している。なお、図２では、図面を簡略化するために、ＩＣチップ１０の左右の辺および下の辺に存在する端子については図示を省略している。なお、ＩＣチップ１０としては、例えば、車両に搭載されるレーダ装置で使用されるＭＭＩＣ（Monolithic Microwave Integrated Circuit）を用いることができる。
【００１９】
図２では、出力端子３２，３５およびグランド端子３１，３３，３４，３６は、コプレーナ型の伝送路を形成している。すなわち、出力端子３２，３５は、グラウンド端子で挟まれた構造とされている。このような構成とすることで、伝送路を伝送する信号の不要な反射を抑制することができる。
【００２０】
出力端子３２は、後述するグランドパターン３３１に沿って屈曲している線路３２１に接続されている。線路３２１には、この例では、矩形形状を有する整合回路３２２が接続されている。また、整合回路３２２の上端部には線路３２３が接続されている。なお、図２の例では、線路３２３は、一部だけを示しており、実際には線路３２３は所定の長さを有し、例えば、送信アンテナ（不図示）の給電点に接続される。
【００２１】
出力端子３５は、同じく後述するグランドパターン３３１に沿って屈曲している線路３５１に接続されている。線路３５１には、この例では、矩形形状を有する整合回路３５２が接続されている。また、整合回路３５２の上端部には線路３５３が接続されている。なお、図２の例では、線路３５３は、一部だけを示しており、実際には線路３５３は所定の長さを有し、例えば、送信アンテナ（不図示）の給電点に接続される。
【００２２】
グランド端子３３，３４は、グランドパターン３３１に接続されている。グランドパターン３３１は、下端部はグランド端子３３，３４の両端を結ぶ幅と同じ幅を有し、途中からその幅が広がっている。また、グランドパターン３３１には、左右に２カ所ずつ合計６カ所にスルーホール３３２が形成され、回路基板１の裏面（または中間層）のグランド層（不図示）と接続されている。なお、図中破線で示すように、最上部（グランド端子３３，３４から最も離れた位置）に形成される２つのスルーホール３３２は、その上端が整合回路３２２，３５２の上端と略一致する位置に配置される。グランドパターン３３１の上端部には、抵抗素子３７が配置されるランド３３５が形成されている。
【００２３】
グランドパターン３３１の最上部に形成される２つのスルーホール３３２からλ／４離れた位置には、扇形状を有する扇形スタブ（ラジアルスタブ）３３４が形成されている。より詳細には、抵抗素子３７の図示を省略した図３に示すように、出力端子３２，３５から出力される信号の波長をλとするとき、グランドパターン３３１の最上部に形成される２つのスルーホール３３２からλ／４離れた位置には、半径がλ／２の扇形状を有する扇形スタブ３３４が形成されている。また、扇形スタブ３３４の下部には、矩形形状を有し、抵抗素子３７が配置されるランド３３３が形成されている。
【００２４】
抵抗素子３７は、グランドパターン３３１の上端部に設けられたランド３３５と、ランド３３３とに２つの接続端子がそれぞれ半田等によって電気的に接続される。抵抗素子３７は、例えば、チップ素子として構成される。抵抗素子３７の素子値は、例えば、線路３２１，３５１，３２３，３５３等の特性インピーダンスと同じ値（例えば、５０Ω）とすることができる。もちろん、これ以外の素子値に設定してもよい。
【００２５】
（Ｂ）本発明の第１実施形態の動作の説明
つぎに、本発明の第１実施形態の動作について説明する。本発明の第１実施形態では、線路３２１，３５１，３２３，３５３間にグランドパターン３３１を配置するとともに、扇形スタブ３３４を配置している。扇形スタブ３３４は、波長λの伝送信号に対するλ／２共振回路として機能する。この結果、扇形スタブ３３４は、λ／２共振回路として伝送する信号を受信し、抵抗素子３７によって熱エネルギとして消費する。
【００２６】
以上の動作によって、第１実施形態では、線路３２１，３５１および線路３２３，３５３のアイソレーションを高めることができる。
【００２７】
図４は、第１実施形態のシミュレーション結果を示す図である。図４において、横軸は周波数を示し、縦軸は線路３２１から線路３５１への信号の透過係数を示す。なお、図中に示す「ｍ１」は、第１実施形態において線路３２１，３５１を伝送する信号の周波数を示しており、２４．１ＧＨｚである。
【００２８】
図５は、第１実施形態の比較例となる他の構成を示している。図５の例では、第１実施形態と比較すると、グランドパターン３３１と線路３２１，３５１は第１実施形態と同様の構成とされているが、スルーホール３３２が整合回路３２２，３５２の上端よりも上側にも配置されている。また、扇形スタブ３３４が除外され、抵抗素子３７が除外されている。
【００２９】
図６は、図５に示す比較例のシミュレーション結果を示す図である。
【００３０】
これらの図から、図５に示す比較例では、ｍ１の周波数における透過係数は約−３７．６ｄＢ程度であるが、第１実施形態ではｍ１の周波数における透過係数は約−４０．１ｄＢ程度と約２．５ｄＢ改善していることが分かる。
【００３１】
以上の比較例のシミュレーション結果から、扇形スタブ３３４を有するグランドパターン３３１は、有しないグランドパターン３３１よりも対象となる周波数ｍ１において、線路３２１から線路３５１への透過係数が少なくなっている。このため、扇形スタブ３３４を有する方が有しない場合よりも望ましい特性を有することが分かる。
【００３２】
図７は、抵抗素子３７の効果を検証するための比較例である。図７の比較例では、扇形スタブ３３４がグランドパターン３３１に直接接続され、抵抗素子３７が除外されている。
【００３３】
図８は、図７に示す比較例のシミュレーション結果を示している。
【００３４】
これらの図から、図７に示す構成例では、周波数ｍ１において、透過係数が−３７．５ｄＢ程度であり、第１実施形態の約−４０．１ｄＢに比較すると、２．６ｄＢ程度特性が劣化している。抵抗素子３７は、扇形スタブ３３４で受信した信号を熱エネルギに変換する機能を有することから、抵抗素子３７を除外すると、そのような機能が失われるために、特性が劣化すると考えられる。
【００３５】
図９は、スルーホール３３２の配置態様を検証するための比較例である。図９の比較例では、スルーホール３３２は、整合回路３２２，３５２の上端よりも上にも配置されている。
【００３６】
図１０は、図９に示す比較例のシミュレーション結果を示している。
【００３７】
これらの図から、図９に示す比較例では、周波数ｍ１において、透過係数が−３７．８ｄＢ程度であり、第１実施形態の約−４０．１ｄＢに比較すると、２．３ｄＢ程度特性が劣化している。この検証結果から、扇形スタブ３３４とスルーホール３３２の距離は、図２に示すようにλ／４程度に設定することが望ましく、このように設定することで、信号を吸収しやすくすることができる。
【００３８】
以上の検証から、扇形スタブ３３４とグランドパターン３３１の間には、電気エネルギを熱エネルギに変換するための抵抗素子３７を配置することが望ましく、また、扇形スタブ３３４とスルーホール３３２の距離は、λ／４程度に設定することが望ましいことが分かる。
【００３９】
以上に説明したように、本発明の第１実施形態では、対象となる線路３２１，３２３および線路３５１，３５３の間にグランドパターン３３１を設けるとともに、グランドパターン３３１の最上端に位置するスルーホール３３２からλ／４離れた位置に、半径がλ／２の扇形スタブ３３４を設け、扇形スタブ３３４とグランドパターン３３１とを抵抗素子３７によって接続するようにしたので、２つの線路間の透過係数を低減することで、アイソレーション特性を改善することができる。
【００４０】
（Ｃ）本発明の第２実施形態の構成例の説明
図１１は、本発明の第２実施形態の構成例を示す図である。図１１に示す第２実施形態では、図２に示す第１実施形態と比較すると、扇形スタブ３３４が方形状を有する方形スタブ（オープンスタブ）５３４に置換されている。これ以外は、図２と同様である。
【００４１】
方形スタブ５３４は、λ／２の長さの方形状を有するとともに、下部には抵抗素子３７が半田付けされるランド５３３が形成されている。また、方形スタブ５３４から、グランドパターン３３１の最上端のスルーホール３３２までの距離はλ／４とされている。なお、図１１では、図面を簡略化するために省略しているが、グランドパターン３３１の上端部と、ランド５３３とは抵抗素子３７によって接続されている。
【００４２】
（Ｄ）本発明の第２実施形態の動作の説明
図１２は、第２実施形態のシミュレーション結果を示す図である。図１２において、横軸は周波数を示し、縦軸は線路３２１から線路３５１への信号の透過係数を示す。なお、図中に示す「ｍ１」は、第２実施形態において線路３２１，３５１を伝送する信号の周波数を示している。
【００４３】
これらの図から、第２実施形態では、周波数ｍ１において、約−３９．５ｄＢの透過係数を有することが分かる。これは、扇形スタブ３３４を有する第１実施形態の−４０．１ｄＢと比較しても遜色がない特性である。
【００４４】
図１３は、グランドパターン３３１の長さを検証するための比較例である。図１３の例では、グランドパターン３３１は、整合回路３２２，３５２の上端部よりも長さが短く設定されている。
【００４５】
図１４は、図１３に示す比較例のシミュレーション結果を示している。
【００４６】
これらの図から、図１３に示す比較例では、周波数ｍ１において、透過係数が−２４．１ｄＢ程度であり、第１実施形態の約−４０．１ｄＢに比較すると、１６．０ｄＢ程度特性が劣化している。この検証結果から、グランドパターン３３１は、少なくとも線路３２１，３５１が並行する区間については、グランドパターン３３１を設けることが望ましいことが分かる。
【００４７】
以上に説明したように、本発明の第２実施形態では、対象となる線路３２１，３２３および線路３５１，３５３の間にグランドパターン３３１を設けるとともに、グランドパターン３３１の最上部に設けられたスルーホール３３２からλ／４離れた位置に、長さがλ／２の方形スタブ５３４を設け、方形スタブ５３４とグランドパターン３３１とを抵抗素子３７によって接続するようにしたので、２つの線路間の透過係数を低減することで、アイソレーション特性を改善することができる。
【００４８】
（Ｃ）変形実施形態の説明
以上の各実施形態は一例であって、本発明が上述した場合のみに限定されるものでないことはいうまでもない。例えば、スタブの形状は、扇形スタブ３３４または方形スタブ５３４以外の形状としてもよい。
【００４９】
また、グランドパターン３３１の形状も図２および図１１に示す形状とは異なる形状としてもよい。また、スルーホール３３２の配置も、図２および図１１とは異なる配置としてもよい。
【００５０】
また、整合回路３２２，３５２の形状も図２および図１１に示す形状とは異なる形状としてもよい。
【００５１】
また、扇形スタブ３３４、方形スタブ５３４、整合回路３２２，３５２、グランドパターン３３１、線路３２１，３５１，３２３，３５３の寸法については、一例であって、例えば、λ／２あるいはλ／４から多少のずれを有していてもよい。また、エッチングによって、これらの回路パターンを生成する場合、約２０〜１００ミクロン程度の誤差が生じることから、これらの誤差に関するずれも含むものとする。
【００５２】
また、第１実施形態および第２実施形態では、出力端子３２，３５に接続される線路３２１，３５１および線路３２３，３５３のアイソレーションを改善するようしたが、出力端子ではなく入力端子に接続して、入力端子間のアイソレーションを改善するようにしてもよい。
【００５３】
また、以上の実施形態では、単一の周波数を有する信号を例に挙げて説明したが、複数の周波数を含む信号の場合には、振幅が最も大きい周波数成分を対象としてアイソレーションを改善するようにすればよい。あるいは、装置にとって最も影響が大きい周波数成分を対象とするようにしてもよい。
【００５４】
また、以上の実施形態では、レーダ装置を例に挙げて説明したが、本発明は、レーダ装置のみに限定されるものではなく、その他の電子装置に適用することも可能である。
【符号の説明】
【００５５】
１  回路基板
１０  ＩＣチップ
３１，３３，３４，３６  グランド端子
３２，３５  出力端子
３７  抵抗素子
３２１，３２３，３５１，３５３  線路
３２２，３５２  整合回路
３３１，４３１  グランドパターン
３３２，４３２  スルーホール
３３５，５３３  ランド
３３４  扇形スタブ
５３４  方形スタブ
【図１】
2020155752.tif 000003
【図２】
2020155752.tif 000004
【図３】
2020155752.tif 000005
【図４】
2020155752.tif 000006
【図５】
2020155752.tif 000007
【図６】
2020155752.tif 000008
【図７】
2020155752.tif 000009
【図８】
2020155752.tif 000010
【図９】
2020155752.tif 000011
【図１０】
2020155752.tif 000012
【図１１】
2020155752.tif 000013
【図１２】
2020155752.tif 000014
【図１３】
2020155752.tif 000015
【図１４】
2020155752.tif 000016