(57)【要約】【課題】マスタープロセッサーの負荷の軽減とデータ転送時間の短縮とをバランス良く実現できるシリアル通信を実行できる画像形成装置を提供する。【解決手段】画像形成装置２のマスタープロセッサー４は、スレーブプロセッサー１２のレジスター１４に書込対象データを書き込む。マスタープロセッサー４は、１つの通信要求に対して、２以上の書込対象データを送信する前に、２以上のレジスターアドレスが連続している場合に、先頭のレジスターアドレスだけを指定して、スレーブプロセッサー１２に２以上の書込対象データを送信する第１通信モードに第１前処理と第１後処理とを実行し、１つのレジスターアドレスと１つの書込対象データとを１組として、書込対象データごとにレジスターアドレスを指定して、スレーブプロセッサー１２に書込対象データを送信する第２通信モードに、第２前処理と第２後処理とを各々１回だけ実行する。【選択図】図１
2020077046.tif 000002
【特許請求の範囲】
【請求項１】
各々が所定機能を実行する複数の機能部と、
前記複数の機能部をそれぞれ制御する複数のスレーブプロセッサーと、
シリアル通信を実行して、前記複数のスレーブプロセッサーを制御するマスタープロセッサーと
を備え、
前記複数の機能部のうちの１つは、シートに画像を形成する画像形成部であり、
前記複数のスレーブプロセッサーの各々は、複数のレジスターを含み、
前記複数のレジスターの各々に、レジスターアドレスが割り当てられており、
前記マスタープロセッサーは、前記スレーブプロセッサーに対する通信要求に従って前記スレーブプロセッサーと通信し、前記レジスターアドレスを指定して、前記レジスターに書込対象データを書き込み、
前記マスタープロセッサーは、前記スレーブプロセッサーとの通信モードとして、第１通信モードと第２通信モードとを有し、
前記第１通信モードは、２以上の前記レジスターアドレスが連続している場合に、先頭のレジスターアドレスだけを指定して、前記スレーブプロセッサーに２以上の前記書込対象データを送信する通信モードを示し、
前記第２通信モードは、１つの前記レジスターアドレスと１つの前記書込対象データとを１組として、前記書込対象データごとに前記レジスターアドレスを指定して、前記スレーブプロセッサーに前記書込対象データを送信する通信モードを示し、
前記マスタープロセッサーは、
前記２以上の書込対象データを送信する前に、前記第１通信モードを開始するための第１前処理を実行し、前記２以上の書込対象データを送信した後に、前記第１通信モードを終了するための第１後処理を実行し、
１つの前記通信要求に対して、前記第２通信モードでの通信を開始するための第２前処理を１回だけ実行し、前記第２通信モードでの通信を終了するための第２後処理を１回だけ実行する、画像形成装置。
【請求項２】
前記マスタープロセッサーは、前記通信要求の量と前記レジスターアドレスとのうちの少なくとも一方に基づいて、１つの前記通信要求に対して、前記第１通信モードと前記第２通信モードとのうちの少なくとも１つの通信モードを選択する、請求項１に記載の画像形成装置。
【請求項３】
連続している前記レジスターアドレスを１つのアドレスブロックとしたときに、１つの前記通信要求に対して、前記アドレスブロックと、離散している前記レジスターアドレスとが、混在しておらず、かつ、離散している複数の前記アドレスブロックが存在していない場合、前記マスタープロセッサーは、連続している前記レジスターアドレスに対しては前記第１通信モードで通信し、離散している前記レジスターアドレスに対しては前記第２通信モードで通信する、請求項２に記載の画像形成装置。
【請求項４】
連続している前記レジスターアドレスを１つのアドレスブロックとしたときに、１つの前記通信要求に対して、前記アドレスブロックと、離散している前記レジスターアドレスとが、混在しているか、または、離散している複数の前記アドレスブロックが存在している場合、前記マスタープロセッサーは、離散数が第１閾値未満か否かを判定し、
前記離散数は、前記アドレスブロックの数と、離散している前記レジスターアドレスの数との合計値、または、前記アドレスブロックの数を示し、
前記離散数が前記第１閾値未満か否かの判定結果に基づいて、前記マスタープロセッサーは、前記第１通信モードと前記第２通信モードとのうちの少なくとも１つを選択する、請求項２または請求項３に記載の画像形成装置。
【請求項５】
前記マスタープロセッサーは、
前記離散数が前記第１閾値未満でないと判定した場合、前記１つの通信要求に含まれる全ての前記レジスターアドレスに対して、前記第２通信モードで通信し、
前記離散数が前記第１閾値未満であると判定した場合、前記１つの通信要求に含まれる全ての前記レジスターアドレスのうち、連続している前記レジスターアドレスに対しては前記第１通信モードで通信し、離散している前記レジスターアドレスに対しては前記第２通信モードで通信する、請求項４に記載の画像形成装置。
【請求項６】
前記複数のスレーブプロセッサーの各々に対する前記通信要求を保留するメモリーをさらに備え、
前記マスタープロセッサーは、
連続している前記レジスターアドレスを１つのアドレスブロックとしたときに、１つの前記通信要求に対して、前記アドレスブロックと、離散している前記レジスターアドレスとが、混在しているか、または、離散している複数の前記アドレスブロックが存在している場合、前記メモリーに保留された前記通信要求の量が第２閾値未満か否かを判定し、
前記通信要求の量が前記第２閾値未満か否かの判定結果に基づいて、前記第１通信モードと前記第２通信モードとのうちの少なくとも１つを選択する、請求項２または請求項３に記載の画像形成装置。
【請求項７】
前記マスタープロセッサーは、
前記通信要求の量が前記第２閾値未満であると判定した場合、前記１つの通信要求に含まれる全ての前記レジスターアドレスに対して、前記第２通信モードで通信し、
前記通信要求の量が前記第２閾値未満でないと判定した場合、前記１つの通信要求に含まれる全ての前記レジスターアドレスのうち、連続している前記レジスターアドレスに対しては前記第１通信モードで通信し、離散している前記レジスターアドレスに対しては前記第２通信モードで通信する、請求項６に記載の画像形成装置。
【請求項８】
前記複数のスレーブプロセッサーの各々に対する前記通信要求を保留するメモリーをさらに備え、
連続している前記レジスターアドレスを１つのアドレスブロックとしたときに、１つの前記通信要求に対して、前記アドレスブロックと、離散している前記レジスターアドレスとが、混在しているか、または、離散している複数の前記アドレスブロックが存在している場合、前記マスタープロセッサーは、離散数が第１閾値未満か否かを判定するとともに、前記メモリーに保留された前記通信要求の量が第２閾値未満か否かを判定し、
前記離散数は、前記アドレスブロックの数と、離散している前記レジスターアドレスの数との合計値、または、前記アドレスブロックの数を示し、
前記離散数が前記第１閾値未満か否かの判定結果と、前記通信要求の量が前記第２閾値未満か否かの判定結果とに基づいて、前記マスタープロセッサーは、前記第１通信モードと前記第２通信モードとのうちの少なくとも１つを選択する、請求項２または請求項３に記載の画像形成装置。
【請求項９】
前記マスタープロセッサーは、
前記離散数が前記第１閾値未満であると判定し、かつ、前記通信要求の量が前記第２閾値未満であると判定した場合、前記１つの通信要求に含まれる全ての前記レジスターアドレスに対して、前記第２通信モードで通信し、
前記離散数が前記第１閾値未満であると判定し、かつ、前記通信要求の量が前記第２閾値未満でないと判定した場合、前記１つの通信要求に含まれる全ての前記レジスターアドレスのうち、連続している前記レジスターアドレスに対しては前記第１通信モードで通信し、離散している前記レジスターアドレスに対しては前記第２通信モードで通信する、請求項８に記載の画像形成装置。
【請求項１０】
前記通信要求の量は、保留されている前記通信要求の数、または、保留されている全ての前記通信要求に付随する前記書込対象データの全データ量を示す、請求項２から請求項９のいずれか１項に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置に関する。
【背景技術】
【０００２】
特許文献１に記載されたインターフェイス回路は、通信ＬＳＩとＣＰＵとの間に設けられ、通信ＬＳＩとＣＰＵとを中継する。インターフェイス回路は、通信ＬＳＩから出力される同期シリアル通信によって送られたデータを受信し、データを所定の処理単位で内部のデータレジスターに格納する。そして、データレジスターに格納されたデータをＣＰＵが読み取ることによって、ＣＰＵは、所定の処理単位でデータを受信する。
【０００３】
具体的には、インターフェイス回路およびＣＰＵを組み合わせた構成による通信では、プリアンブルに対応する先頭の参照データ、プリアンブルに続くヘッダーに対応する参照データを、所定の処理単位でＦＩＦＯレジスターに順次格納する。そして、ＦＩＦＯレジスターのコンペアレジスターに格納されたデータと、送信データを受けるシフトレジスターに格納されたデータとを比較し、両データが一致したときに、シフトレジスターのデータを所定の処理単位でデータレジスターに格納する。さらに、ＣＰＵは、データレジスターに格納されたデータを読み取る。その結果、ＣＰＵのプリアンブル、ヘッダー等を検出するための負荷を抑えることができる。加えて、ＣＰＵにおいて、送信データを所定の処理単位に整えるためのシフト処理を行う必要がなく、ＣＰＵの負荷がさらに抑えられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−７７１２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のインターフェイス回路では、シリアル通信におけるＣＰＵの負荷が軽減されるに過ぎない。一方、シリアル通信におけるデータ転送時間を短縮する要望がある。特に、画像形成装置では、データ転送時間の僅かな遅れによって、シートに形成する画像に位置ずれが生じたり、シートの搬送タイミングにずれが生じたりする可能性がある。従って、画像形成装置では、シリアル通信におけるデータ転送時間を短縮する要望が特に強い。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、その目的は、マスタープロセッサーの負荷の軽減とデータ転送時間の短縮とをバランス良く実現できるシリアル通信を実行できる画像形成装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の観点によれば、画像形成装置は、複数の機能部と、複数のスレーブプロセッサーと、マスタープロセッサーとを備える。複数の機能部の各々が所定機能を実行する。複数のスレーブプロセッサーは、前記複数の機能部をそれぞれ制御する。マスタープロセッサーは、シリアル通信を実行して前記複数のスレーブプロセッサーを制御する。前記複数の機能部のうちの１つはシートに画像を形成する画像形成部である。前記複数のスレーブプロセッサーの各々は複数のレジスターを含む。複数のレジスターの各々にレジスターアドレスが割り当てられている。前記マスタープロセッサーは、前記スレーブプロセッサーに対する通信要求に従って前記スレーブプロセッサーと通信し、前記レジスターアドレスを指定して、前記レジスターに書込対象データを書き込む。前記マスタープロセッサーは、前記スレーブプロセッサーとの通信モードとして第１通信モードと第２通信モードとを有する。前記第１通信モードは、２以上の前記レジスターアドレスが連続している場合に、先頭のレジスターアドレスだけを指定して、前記スレーブプロセッサーに２以上の前記書込対象データを送信する通信モードを示す。前記第２通信モードは、１つの前記レジスターアドレスと１つの前記書込対象データとを１組として、前記書込対象データごとに前記レジスターアドレスを指定して、前記スレーブプロセッサーに前記書込対象データを送信する通信モードを示す。前記マスタープロセッサーは、前記２以上の書込対象データを送信する前に、前記第１通信モードを開始するための第１前処理を実行し、前記２以上の書込対象データを送信した後に、前記第１通信モードを終了するための第１後処理を実行する。前記マスタープロセッサーは、１つの前記通信要求に対して、前記第２通信モードでの通信を開始するための第２前処理を１回だけ実行し、前記第２通信モードでの通信を終了するための第２後処理を１回だけ実行する。
【発明の効果】
【０００８】
本発明によれば、マスタープロセッサーの負荷の軽減とデータ転送時間の短縮とをバランス良く実現できるシリアル通信を実行できる画像形成装置を提供できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る画像形成装置を示す図である。
【図２】本実施形態に係る画像形成装置が有する第１通信モードで処理されるシリアルデータを示す図である。
【図３】本実施形態に係る画像形成装置が有する第２通信モードで処理されるシリアルデータを示す図である。
【図４】本実施形態に係る画像形成装置が実行する処理の一部を示すフローチャートである。
【図５】本実施形態に係る画像形成装置が実行する処理の他の一部を示すフローチャートである。
【図６】本実施形態に係る画像形成装置が実行する処理のさらに他の一部を示すフローチャートである。
【図７】本実施形態に係る画像形成装置の詳細な構成を示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明の実施形態に係る画像形成装置２の構成について説明する。なお、図中、同一または相当部分については、同一の参照符号を付して説明を繰り返さない。
【００１１】
まず、図１を参照して、本発明の実施形態に係る画像形成装置２の構成について説明する。図１は、画像形成装置２を示す図である。図１に示すように、画像形成装置２は、マスタープロセッサー４と、ＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）コントローラー５と、メモリー６と、シリアルデータバス８と、複数の機能部１０と、複数のスレーブプロセッサー１２と、シリアルデータバス８とを備える。複数のスレーブプロセッサー１２は、それぞれ、複数の機能部１０に配置される。
【００１２】
複数の機能部１０の各々は、画像形成装置２の所定機能を実行する。画像形成装置２は、互いに異なる複数の所定機能を有する。機能部１０は、画像形成装置２の所定機能の数に応じて複数設けられる。複数の機能部１０のうちの１つは画像形成部である。つまり、画像形成装置２の複数の所定機能のうちの１つは、画像形成機能である。画像形成部はシートに画像を形成する。シートは、例えば、用紙である。
【００１３】
複数のスレーブプロセッサー１２は、それぞれ、複数の機能部１０を制御する。つまり、スレーブプロセッサー１２は、マスタープロセッサー４の制御の下、機能部１０の各構成部分の動作を制御して、機能部１０の所定機能を実現する。
【００１４】
具体的には、複数のスレーブプロセッサー１２の各々は、複数のレジスター１４を含む。複数のレジスター１４の各々には、レジスターアドレスが割り当てられている。スレーブプロセッサー１２は、シリアルデータバス８から受信した書込対象データを、レジスターアドレスが示すレジスター１４に書き込む。その結果、レジスター１４は書込対象データを記憶する。そして、スレーブプロセッサー１２は、レジスター１４の各々に記憶された書込対象データに従って機能部１０を制御する。スレーブプロセッサー１２は、例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）である。
【００１５】
メモリー６は各種データを記憶する。メモリー６は、例えば、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）およびフラッシュメモリーのような半導体メモリーである。本実施形態では、メモリー６は、複数のスレーブプロセッサー１２の各々に対する通信要求（具体的には通信要求を示す通信要求データ）を保留する。通信要求は、スレーブプロセッサー１２のレジスター１４への書込対象データの書込要求を含む。１つのスレーブプロセッサー１２に対して、１つの通信要求が行われてもよいし、複数の通信要求が行われてもよい。従って、メモリー６は複数の通信要求を保留できる。また、メモリー６は、通信要求に付随する書込対象データと、書込対象データの書込先を示すレジスターアドレスとを記憶する。書込対象データは、例えば、画像形成装置２で処理される画像データ（機能部１０（画像形成部）で処理される画像データ）を含む。
【００１６】
ＤＭＡコントローラー５は、マスタープロセッサー４の命令を受けて、メモリー６に記憶された書込対象データを、シリアルデータバス８を介して、レジスターアドレスに従ってスレーブプロセッサー１２に転送する。
【００１７】
マスタープロセッサー４は、シリアル通信を実行して、複数のスレーブプロセッサー１２を制御する。具体的には、マスタープロセッサー４は、スレーブプロセッサー１２に対する通信要求に従って、ＤＭＡコントローラー５を介してスレーブプロセッサー１２とシリアル通信を実行する。シリアル通信は、電気通信において伝送路上を一度に１ビットずつ、逐次的にシリアルデータを送る通信方式である。マスタープロセッサー４は、画像形成装置２に設定された通信プロトコルに従ってシリアル通信を行う。マスタープロセッサー４は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）である。
【００１８】
マスタープロセッサー４は、レジスター１４のレジスターアドレスを指定して、シリアル通信によってレジスター１４に書込対象データを書き込む。具体的には、マスタープロセッサー４は、メモリー６に記憶された書込対象データを、レジスターアドレスが示すレジスター１４を含むスレーブプロセッサー１２に転送するように、ＤＭＡコントローラー５に対して命令する。その結果、ＤＭＡコントローラー５は、レジスターアドレスに従って、書込対象データを、シリアルデータバス８を介してメモリー６からスレーブプロセッサー１２に転送する。そして、スレーブプロセッサー１２は、レジスターアドレスが示すレジスター１４に書込対象データを書き込む。
【００１９】
本実施形態では、マスタープロセッサー４は、スレーブプロセッサー１２との通信モードとして、シリアル通信のための第１通信モードと第２通信モードとを有する。
【００２０】
第１通信モードは、２以上の書込対象データの書込先をそれぞれ示す２以上のレジスターアドレスが連続している場合に、先頭のレジスターアドレスだけを指定して、スレーブプロセッサー１２に２以上の書込対象データを送信する通信モードを示す。
【００２１】
第２通信モードは、１つのレジスターアドレスと１つの書込対象データとを１組として、書込対象データごとにレジスターアドレスを指定して、スレーブプロセッサー１２に書込対象データを送信する通信モードを示す。
【００２２】
次に、図２を参照して、第１通信モードを説明する。図２は、第１通信モードで処理されるシリアルデータ３２を示す図である。具体的には、図２では、データ処理主体と、クロック３０と、シリアルデータ３２とが示される。
【００２３】
図２に示すように、第１通信モードでは、書込対象データＤ１〜ＤＮ（Ｎは２以上の整数）の書込先を示す２以上のレジスターアドレスが連続している場合に、先頭のレジスターアドレスである開始アドレス３８だけを指定して、スレーブプロセッサー１２に書込対象データＤ１〜ＤＮが送信される。以下、書込対象データＤ１〜ＤＮを区別して説明する必要のないときは、書込対象データＤ１〜ＤＮの各々を「書込対象データＤｎ」と記載する。
【００２４】
第１通信モードでは、マスタープロセッサー４は、２以上の書込対象データＤ１〜ＤＮを送信する前に、第１通信モードを開始するための第１前処理を実行する。具体的には、第１前処理は、画像形成装置２に設定された通信プロトコルに基づく制御情報を書込対象データＤ１〜ＤＮに付与する処理である。制御情報は、本実施形態では、コマンド３６、開始アドレス３８、およびチェックサム４２である。従って、第１通信モードのシリアルデータ３２は、コマンド３６、開始アドレス３８、書込対象データＤ１〜ＤＮ、およびチェックサム４２を含む。
【００２５】
コマンド３６は、スレーブプロセッサー１２に対する命令を含む。また、コマンド３６は、通信モードが第１通信モードであることを示す情報を含んでいてもよい。開始アドレス３８は、先頭の書込対象データＤ１のレジスターアドレスを示している。書込対象データＤ１〜ＤＮは、連続するレジスターアドレスの順番で配列されている。書込対象データＤ１〜ＤＮの各々は、所定データ量（例えば１バイト）を有する。チェックサム４２は、誤り検出符号を含み、誤り検出に用いられる。つまり、チェックサム４２は、通信の整合性を確認するために用いられる。なお、第１前処理は、プリアンブルをシリアルデータ３２に含める処理を含んでいてもよい。プリアンブルは、例えば、シリアル通信においてシリアルデータ３２の先頭に配置する区切りビット列である。
【００２６】
第１前処理の完了後に、マスタープロセッサー４は、メモリー６に記憶されたシリアルデータ３２を、開始アドレス３８が示すレジスター１４を含むスレーブプロセッサー１２に転送するように、ＤＭＡコントローラー５に対して命令する。その結果、ＤＭＡコントローラー５は、マスタープロセッサー４が生成するクロック３０に同期して、メモリー６からスレーブプロセッサー１２にシリアルデータ３２をＤＭＡ転送する。
【００２７】
また、第１通信モードでは、マスタープロセッサー４は、シリアルデータ３２がＤＭＡ転送された後に、第１通信モードを終了するための第１後処理を実行する。つまり、マスタープロセッサー４は、２以上の書込対象データＤ１〜ＤＮを送信した後に、第１通信モードを終了するための第１後処理を実行する。具体的には、第１後処理は、画像形成装置２に設定された通信プロトコルに基づく通信の整合性を確認する処理である。本実施形態では、通信の整合性は、チェックサム４２の比較処理を実行することによって確認される。なお、第１後処理は、ポストアンブルをシリアルデータ３２に含める処理を含んでいてもよい。ポストアンブルは、例えば、シリアルデータ３２の末尾に含める区切りビット列である。
【００２８】
次に、図３を参照して、第２通信モードを説明する。図３は、第１通信モードで処理されるシリアルデータ６０を示す図である。図３では、データ処理主体と、クロック３０と、シリアルデータ６０とが示される。
【００２９】
図３に示すように、第２通信モードのシリアルデータ６０は、レジスターアドレスＡ１〜ＡＭ（Ｍは１以上の整数）と、書込対象データＤ１〜ＤＭ（Ｍは１以上の整数）とを含む。以下、レジスターアドレスＡ１〜ＡＭを区別して説明する必要のないときは、レジスターアドレスＡ１〜ＡＭの各々を「レジスターアドレスＡｍ」と記載する。書込対象データＤ１〜ＤＭを区別して説明する必要のないときは、書込対象データＤ１〜ＤＭの各々を「書込対象データＤｍ」と記載する。
【００３０】
第２通信モードでは、レジスターアドレスＡｍが連続しているか離散しているかに関係なく、１つの通信要求に対して、１つのレジスターアドレスＡｍと１つの書込対象データＤｍとを１組として、書込対象データＤｍごとにレジスターアドレスＡｍを指定して、スレーブプロセッサー１２に書込対象データＤｍが送信される。
【００３１】
第２通信モードでは、マスタープロセッサー４は、１つの通信要求に対して、第２通信モードでの通信を開始するための第２前処理を１回だけ実行する。具体的には、第２前処理は、画像形成装置２に設定された通信プロトコルに基づく制御情報を書込対象データＤ１〜ＤＭに付与する処理である。制御情報は、本実施形態では、コマンド６４、レジスターアドレスＡｍ、およびチェックサム７６である。従って、第２通信モードのシリアルデータ６０は、コマンド６４、レジスターアドレスＡｍ、書込対象データＤｍ、およびチェックサム７６を含む。
【００３２】
コマンド６４は、スレーブプロセッサー１２に対する命令を含む。また、コマンド６４は、通信モードが第２通信モードであることを示す情報を含んでいてもよい。レジスターアドレスＡｍは、書込対象データＤｍのレジスターアドレスを示している。書込対象データＤｍの各々は所定データ量（例えば１バイト）を有する。チェックサム４２は、第１通信モードのチェックサム４２と同様である。なお、第２前処理は、第１前処理と同様のプリアンブルをシリアルデータ６０に含める処理を含んでいてもよい。
【００３３】
第２前処理の完了後に、マスタープロセッサー４は、メモリー６に記憶されたシリアルデータ６０を、レジスターアドレスＡｍが示すレジスター１４を含むスレーブプロセッサー１２に転送するように、ＤＭＡコントローラー５に対して命令する。その結果、ＤＭＡコントローラー５は、マスタープロセッサー４が生成するクロック３０に同期して、メモリー６からスレーブプロセッサー１２にシリアルデータ６０をＤＭＡ転送する。
【００３４】
また、第２通信モードでは、マスタープロセッサー４は、シリアルデータ６０がＤＭＡ転送された後に、第２通信モードでの通信を終了するための第２後処理を１回だけ実行する。具体的には、第２後処理は、画像形成装置２に設定された通信プロトコルに基づく通信の整合性を確認する処理であり、第１通信モードでの第１後処理と同様である。なお、第２後処理は、第１後処理と同様のポストアンブルをシリアルデータ６０に含める処理を含んでいてもよい。
【００３５】
引き続き図２および図３を参照して、第１通信モードのメリットと第２通信モードのメリットとを説明する。図２に示すように、第１通信モードでは、マスタープロセッサー４は、連続している２以上のレジスターアドレスにそれぞれ対応する２以上の書込対象データＤ１〜ＤＮに対して、１つの開始アドレス３８だけを付与する。従って、書込対象データＤｍごとにレジスターアドレスＡｍを付与する第２通信モードと比較して、シリアルデータ３２のデータ量を少なくできる。その結果、第２通信モードと比較して、１つの通信要求に対する通信開始から通信終了までの時間を短縮できる。以下、「通信開始から通信終了までの時間」を「データ転送時間」と記載する場合がある。１つの通信要求に対するデータ転送時間の短縮が、第１通信モードのメリットの１つである。
【００３６】
ここで、本実施形態では採用していないが、離散している１つのレジスターアドレスに対応する１つの書込対象データに対して、第１通信モードで通信することもできる。具体的には、マスタープロセッサー４は、１つの書込対象データに対して、１回の第１前処理と１回の第１後処理とを実行して、１つのコマンドと１つのレジスターアドレスと１つの書込対象データと１つのチェックサムとを含むシリアルデータを生成する。１つの書込対象データに対して１回の第１前処理と１回の第２後処理とが実行されるため、離散しているレジスターアドレスの数が多い程、マスタープロセッサー４の負荷が増加する。つまり、第１前処理と第１後処理とのためのオーバーヘッドが多くなり、マスタープロセッサー４の負荷が増加する。オーバーヘッドとは、第１前処理と第１後処理とに要する計算量のことである。
【００３７】
一方、図３に示すように、第２通信モードでは、レジスターアドレスが連続しているか離散しているかに関係なく、マスタープロセッサー４は、１つの通信要求に付随する複数の書込対象データＤｍに対して、１回の第２前処理と１回の第２後処理だけを実行する。従って、第２通信モードでは、１つの書込対象データに対して１回の第１前処理と１回の第１後処理とを実行する場合と比較して、マスタープロセッサー４の負荷を軽減できる。つまり、第２通信モードでは、第２前処理と第２後処理とのためのオーバーヘッドが少なく、マスタープロセッサー４の負荷を軽減できる。マスタープロセッサー４の負荷の軽減が、第２通信モードのメリットの１つである。一方、第２通信モードでは、書込対象データＤｍごとにレジスターアドレスＡｍを付与するため、シリアルデータ６０のデータ量が多くなる。従って、第２通信モードでは、通信状況によっては、第１通信モードと比較して、１つの通信要求に対する通信開始から通信終了までの時間が増加する場合があり得る。つまり、通信状況によっては、１つの通信要求に対するデータ転送時間が増加する場合があり得る。
【００３８】
以上、図１から図３を参照して説明したように、本実施形態によれば、マスタープロセッサー４は、第１通信モードと第２通信モードとを有する。従って、マスタープロセッサー４は、第１通信モードと第２通信モードとのうちの少なくとも１つの通信モードを通信状況に応じて選択することで、第１通信モードのメリット（データ転送時間の短縮）を優先させることもできるし、第２通信モードのメリット（マスタープロセッサー４の負荷の軽減）を優先させることもできる。その結果、画像形成装置２は、マスタープロセッサー４の負荷の軽減とデータ転送時間の短縮とをバランス良く実現できるシリアル通信を実行できる。
【００３９】
特に、マスタープロセッサー４の負荷の軽減とデータ転送時間の短縮とをバランス良く実現することで、データ転送時間の遅れを防止して、シートに形成する画像の位置ずれとシートの搬送タイミングのずれとを抑制できる。
【００４０】
具体的には、本実施形態では、マスタープロセッサー４は、複数のスレーブプロセッサー１２に対する通信要求の量とレジスターアドレスとのうちの少なくとも一方に基づいて、１つの通信要求に対して、第１通信モードと第２通信モードとのうちの少なくとも１つの通信モードを選択する。以下、「通信要求の量」を「通信要求量」と記載する。
【００４１】
通信要求量は、１つまたは複数のスレーブプロセッサー１２に対するアクセスが集中しているか否かを示す指標になる。または、通信要求量は、１つまたは複数のスレーブプロセッサー１２に送信する書込対象データのデータ量が多いか否かを示す指標になる。さらに、レジスターアドレスを解析することで、どの程度の数のレジスターアドレスが離散しているかを判定できる。
【００４２】
従って、通信要求量とレジスターアドレスとのうちの少なくとも一方と、第１通信モードのメリットと、第２通信モードのメリットとに基づいて、第１通信モードと第２通信モードとのうちの少なくとも１つの通信モードをより適切に選択できる。その結果、画像形成装置２では、マスタープロセッサー４の負荷の軽減とデータ転送時間の短縮とをさらにバランス良く実現できる。
【００４３】
特に、本実施形態では、通信要求量は、メモリー６に保留されている通信要求の数を示す。以下、「通信要求の数」を「通信要求数」と記載する。通信要求数は、１つまたは複数のスレーブプロセッサー１２に対するアクセスが集中しているか否かを示す指標になる。従って、通信要求数とレジスターアドレスとのうちの少なくとも一方と、第１通信モードのメリットと、第２通信モードのメリットとに基づいて、第１通信モードと第２通信モードとのうちの少なくとも１つの通信モードをより適切に選択できる。その結果、画像形成装置２では、マスタープロセッサー４の負荷の軽減とデータ転送時間の短縮とをさらにバランス良く実現できる。
【００４４】
例えば、通信要求数が比較的多く、複数のスレーブプロセッサー１２に対するアクセスが集中している場合には、所望の時間内にデータ転送が完了しないことを防止するために、連続している複数のレジスターアドレスに対応する複数の書込対象データに対しては、第１通信モードで通信して、データ転送時間を短縮する。
【００４５】
例えば、通信要求数が比較的少なく、複数のスレーブプロセッサー１２に対するアクセスが集中していない場合には、所望の時間内にデータ転送が完了しない可能性が低いため、複数のレジスターアドレスに対応する複数の書込対象データに対して、第２通信モードで通信して、マスタープロセッサー４の負荷を軽減する。
【００４６】
次に、図１を参照して、離散しているレジスターアドレスとアドレスブロックとが混在しておらず、かつ、複数のアドレスブロックが存在していない場合の処理を説明する。アドレスブロックは、連続している２以上のレジスターアドレスによって定まるアドレス領域を示す。
【００４７】
例えば、１つの通信要求に付随する２以上のレジスターアドレスが、それぞれ、００１番地、００３番地、および００５番地を示している場合、１つの通信要求に対して、離散しているレジスターアドレスだけが付随している。従って、この例では、離散しているレジスターアドレスとアドレスブロックとが混在しておらず、かつ、複数のアドレスブロックが存在していない。
【００４８】
例えば、１つの通信要求に付随する２以上のレジスターアドレスが、それぞれ、００１番地および００２番地を示している場合、００１番地を示すレジスターアドレスと００２番地を示すレジスターアドレスとが１つのアドレスブロックを形成する。従って、１つの通信要求に対して１つのアドレスブロックだけが存在する。その結果、この例では、離散しているレジスターアドレスとアドレスブロックとが混在しておらず、かつ、複数のアドレスブロックが存在していない。
【００４９】
連続しているレジスターアドレスを１つのアドレスブロックとしたときに、１つの通信要求に対して、アドレスブロックと、離散しているレジスターアドレスとが混在しておらず、かつ、複数のアドレスブロックが存在していない場合、マスタープロセッサー４は、連続しているレジスターアドレスに対しては第１通信モードでシリアル通信を実行し、離散しているレジスターアドレスに対しては第２通信モードでシリアル通信を実行する。
【００５０】
従って、本実施形態によれば、連続している２以上のレジスターアドレスによって示される２以上の書込対象データを第１通信モードでスレーブプロセッサー１２に送信することで、１つの通信要求に対するデータ転送時間を短縮できる。一方、離散している２以上のレジスターアドレスによって示される２以上の書込対象データを第２通信モードでスレーブプロセッサー１２に送信することで、マスタープロセッサー４の負荷を軽減できる。
【００５１】
引き続き図１を参照して、離散しているレジスターアドレスとアドレスブロックとが混在しているか、または、離散している複数のアドレスブロックが存在している場合の処理について説明する。
【００５２】
例えば、１つの通信要求に付随する２以上のレジスターアドレスが、それぞれ、００１番地、００２番地、および００５番地を示している場合、００１番地を示すレジスターアドレスと００２番地を示すレジスターアドレスとが１つのアドレスブロックを形成する。また、００５番地を示すレジスターアドレスは離散している。従って、この例では、１つの通信要求に対して、アドレスブロックと、離散しているレジスターアドレスとが混在している。
【００５３】
例えば、１つの通信要求に付随する２以上のレジスターアドレスが、それぞれ、００１番地、００２番地、００５番地、および００６番地を示している場合、００１番地を示すレジスターアドレスと００２番地を示すレジスターアドレスとが１つのアドレスブロックを形成する。また、００５番地を示すレジスターアドレスと００６番地を示すレジスターアドレスとが１つのアドレスブロックを形成する。従って、この例では、１つの通信要求に対して、複数のアドレスブロックが存在している。
【００５４】
１つの通信要求に対して、アドレスブロックと、離散しているレジスターアドレスとが混在しているか、または、離散している複数のアドレスブロックが存在している場合、マスタープロセッサー４は、離散数Ｎｍが第１閾値未満か否かを判定する。本実施形態では、離散数Ｎｍは、１つの通信要求において、離散しているアドレスブロックの数を示す。
【００５５】
例えば、１つの通信要求に付随する２以上のレジスターアドレスが、それぞれ、００１番地、００２番地、００５番地、００６番地、００８番地、および００９番地を示している場合、００１番地を示すレジスターアドレスと００２番地を示すレジスターアドレスとが１つのアドレスブロックを形成する。また、００５番地を示すレジスターアドレスと００６番地を示すレジスターアドレスとが１つのアドレスブロックを形成する。さらに、００８番地を示すレジスターアドレスと００９番地を示すレジスターアドレスとが１つのアドレスブロックを形成する。従って、この例では、アドレスブロックの数は「３」である。つまり、離散数Ｎｍは「３」である。
【００５６】
マスタープロセッサー４は、離散数Ｎｍが第１閾値未満か否かの判定結果に基づいて、第１通信モードと第２通信モードとのうちの少なくとも１つを選択する。離散数Ｎｍが第１閾値未満の場合は、離散しているアドレスブロックの数が比較的少ないことを示す。一方、離散数Ｎｍが第１閾値以上の場合は、離散しているアドレスブロックの数が比較的多いことを示す。従って、本実施形態によれば、離散しているアドレスブロックの多寡に応じて、第１通信モードと第２通信モードとのうちの少なくとも１つをより適切に選択できる。その結果、画像形成装置２では、マスタープロセッサー４の負荷の軽減とデータ転送時間の短縮とをさらにバランス良く実現できる。
【００５７】
また、マスタープロセッサー４は、１つの通信要求に対して、アドレスブロックと、離散しているレジスターアドレスとが混在しているか、または、離散している複数のアドレスブロックが存在している場合、メモリー６に保留された通信要求量（本実施形態では、通信要求数）が第２閾値未満か否かを判定する。そして、マスタープロセッサー４は、通信要求量が第２閾値未満か否かの判定結果に基づいて、第１通信モードと第２通信モードとのうちの少なくとも１つを選択する。通信要求量が第２閾値未満であることは、１つまたは複数のスレーブプロセッサー１２に対するアクセスが集中していないことを示す。一方、通信要求量が第２閾値以上であることは、１つまたは複数のスレーブプロセッサー１２に対するアクセスが集中していることを示す。従って、本実施形態によれば、１つまたは複数のスレーブプロセッサー１２に対するアクセスが集中しているか否かに応じて、第１通信モードと第２通信モードとのうちの少なくとも１つをより適切に選択できる。その結果、画像形成装置２では、マスタープロセッサー４の負荷の軽減とデータ転送時間の短縮とをさらにバランス良く実現できる。
【００５８】
第２閾値は、例えば、メモリー６に保留可能な通信要求数の最大値の１／２である。メモリー６に保留可能な通信要求数の最大値が「１２８」である場合、例えば、第２閾値は「６４」である。
【００５９】
特に、本実施形態では、１つの通信要求に対して、アドレスブロックと、離散しているレジスターアドレスとが混在しているか、または、離散している複数のアドレスブロックが存在している場合、マスタープロセッサー４は、第１閾値未満か否かの判定結果と、通信要求量が第２閾値未満か否かの判定結果との双方に基づいて、第１通信モードと第２通信モードとのうちの少なくとも１つを選択する。
【００６０】
従って、本実施形態によれば、離散しているアドレスブロックの多寡と、１つまたは複数のスレーブプロセッサー１２に対するアクセスが集中しているか否かとに応じて、第１通信モードと第２通信モードとのうちの少なくとも１つをより適切に選択できる。その結果、画像形成装置２では、マスタープロセッサー４の負荷の軽減とデータ転送時間の短縮とをさらにバランス良く実現できる。
【００６１】
具体的には、マスタープロセッサー４は、離散数Ｎｍが第１閾値未満であると判定し、かつ、通信要求量（本実施形態では、通信要求数）が第２閾値未満であると判定した場合、１つの通信要求に含まれる全てのレジスターアドレスに対して、第２通信モードでシリアル通信を実行する。
【００６２】
換言すれば、本実施形態では、離散しているアドレスブロックの数が比較的少なく、かつ、１つまたは複数のスレーブプロセッサー１２に対するアクセスが集中していない場合には、所望の時間内にデータ転送を完了できるため、マスタープロセッサー４は、データ転送時間の短縮よりも、マスタープロセッサー４の負荷の軽減を優先して、第２通信モードを選択する。その結果、所望の時間内にデータ転送を完了しつつ、マスタープロセッサー４の負荷を軽減できる。
【００６３】
例えば、１つの通信要求に付随する２以上のレジスターアドレスが、それぞれ、００１番地、００２番地、００３番地、００６番地、００８番地、および０１０番地を示している場合、１つのアドレスブロック（００１番地、００２番地、００３番地）と、離散している３つのレジスターアドレス（００６番地、００８番地、０１０番地）とが混在している。この場合、マスタープロセッサー４は、第２通信モードを実行して、６つの書込対象データに対して、それぞれ、００１番地、００２番地、００３番地、００６番地、００８番地、および０１０番地のレジスターアドレスを付与して、シリアルデータ６０（図３）を生成する。
【００６４】
一方、マスタープロセッサー４は、離散数Ｎｍが第１閾値未満であると判定し、かつ、通信要求量が第２閾値未満でないと判定した場合、１つの通信要求に含まれる全てのレジスターアドレスのうち、連続しているレジスターアドレスに対しては第１通信モードでシリアル通信を実行し、離散しているレジスターアドレスに対しては第２通信モードでシリアル通信を実行する。
【００６５】
換言すれば、本実施形態では、離散しているアドレスブロックの数が比較的少なく、かつ、１つまたは複数のスレーブプロセッサー１２に対するアクセスが集中している場合には、マスタープロセッサー４は、所望の時間内にデータ転送を完了することを優先して、連続しているレジスターアドレスに対しては第１通信モードを実行してデータ転送時間を短縮しつつ、離散しているレジスターアドレスに対しては第２通信モードを実行してマスタープロセッサー４の負荷を軽減する。その結果、所望の時間内にデータ転送を完了しつつ、マスタープロセッサー４の負荷を軽減できる。
【００６６】
例えば、１つの通信要求に付随する２以上のレジスターアドレスが、それぞれ、００１番地、００２番地、００３番地、００６番地、００８番地、および０１０番地を示している場合、１つのアドレスブロック（００１番地、００２番地、００３番地）と、離散している３つのレジスターアドレス（００６番地、００８番地、０１０番地）とが混在している。この場合、マスタープロセッサー４は、第１通信モードを実行して、３つの連続しているレジスターアドレス（００１番地、００２番地、００３番地）に対応する３つの書込対象データに対して、開始アドレス３８として００１番地のレジスターアドレスを付与して、シリアルデータ３２（図２）を生成する。一方、マスタープロセッサー４は、第２通信モードを実行して、３つの書込対象データに対して、それぞれ、００６番地、００８番地、および０１０番地のレジスターアドレスを付与して、シリアルデータ６０（図３）を生成する。
【００６７】
また、マスタープロセッサー４は、離散数Ｎｍが第１閾値未満でないと判定した場合、１つの通信要求に含まれる全てのレジスターアドレスに対して、第２通信モードでシリアル通信を実行する。
【００６８】
換言すれば、本実施形態では、離散しているアドレスブロックの数が比較的多い場合には、第１前処理と第１後処理とのためのオーバーヘッドが多くなるため、マスタープロセッサー４は、データ転送時間の短縮よりも、マスタープロセッサー４の負荷の軽減を優先して、第２通信モードを選択する。その結果、マスタープロセッサー４の負荷を軽減できる。
【００６９】
次に、図１および図４から図６を参照して、画像形成装置の動作を説明する。図４から図６は、本実施形態に係る画像形成装置２が実行する処理の一例を示すフローチャートである。図４から図６に示すように、処理はステップＳ１０からステップＳ３６を含む。画像形成装置２のマスタープロセッサー４は、ステップＳ１０からステップＳ３６の処理を実行することによってシリアル通信を実行する。具体的には次の通りである。
【００７０】
図１および図４に示すように、ステップＳ１０において、マスタープロセッサー４は、シリアルデータバス８が使用中か否かを判定する。
【００７１】
ステップＳ１０でシリアルデータバス８が使用中であると判定された場合（ステップＳ１０でＹｅｓ）、処理はステップＳ１２に進む。
【００７２】
ステップＳ１２において、マスタープロセッサー４は、通信要求をメモリー６に保留する。
【００７３】
一方、ステップＳ１０でシリアルデータバス８が使用中でないと判定された場合（ステップＳ１０でＮｏ）、処理はステップＳ１４に進む。
【００７４】
ステップＳ１４において、マスタープロセッサー４は、メモリー６に通信要求が保留されているか否かを判定する。
【００７５】
ステップＳ１４で通信要求が保留されていないと判定された場合（ステップＳ１４でＮｏ）、マスタープロセッサー４はステップＳ１４を繰り返す。
【００７６】
ステップＳ１４で通信要求が保留されていると判定された場合（ステップＳ１４でＹｅｓ）、処理はステップＳ１６に進む。
【００７７】
ステップＳ１６において、マスタープロセッサー４は、１つの通信要求をメモリー６から取得する。通信要求には、複数のレジスターアドレスが付随している。
【００７８】
ステップＳ１８において、マスタープロセッサー４は、ステップＳ１６で取得した通信要求において、離散しているレジスターアドレスとアドレスブロックとが混在しているか否かと、複数のアドレスブロックが存在しているか否かとを判定する。
【００７９】
ステップＳ１８で否定判定された場合（ステップＳ１８でＮｏ）、処理は、図５に示すステップＳ２０に進む。否定判定は、離散しているレジスターアドレスとアドレスブロックとが混在しておらず、かつ、複数のアドレスブロックが存在していないと判定されることを示す。
【００８０】
図５に示すように、ステップＳ２０において、マスタープロセッサー４は、ステップＳ１６で取得した通信要求に、連続したレジスターアドレスだけが付随しているか、離散したレジスターアドレスだけが付随しているかを判定する。
【００８１】
ステップＳ２０で連続したレジスターアドレスだけが付随していると判定された場合、処理はステップＳ２２に進む。
【００８２】
ステップＳ２２において、マスタープロセッサー４は、連続しているレジスターアドレスに対して第１通信モードでシリアル通信を実行する。
【００８３】
一方、ステップＳ２０で離散したレジスターアドレスだけが付随していると判定された場合、処理はステップＳ２４に進む。
【００８４】
ステップＳ２４において、マスタープロセッサー４は、離散しているレジスターアドレスに対して第２通信モードでシリアル通信を実行する。
【００８５】
ステップＳ２６において、マスタープロセッサー４は、ステップＳ１６で取得した通信要求に対するシリアル通信が完了したか否かを判定する。
【００８６】
ステップＳ２６でシリアル通信が完了していないと判定された場合（ステップＳ２６でＮｏ）、シリアル通信が継続される。
【００８７】
一方、ステップＳ２６でシリアル通信が完了したと判定された場合（ステップＳ２６でＹｅｓ）、処理は図４のステップＳ１０に進む。そして、マスタープロセッサー４は、ステップＳ１０からステップＳ３６の処理を実行する。
【００８８】
図４のステップＳ１８で肯定判定された場合（ステップＳ１８でＹｅｓ）、処理は、図６に示すステップＳ２８に進む。肯定判定は、離散しているレジスターアドレスとアドレスブロックとが混在していると判定されること、または、複数のアドレスブロックが存在していると判定されることを示す。
【００８９】
図６に示すように、ステップＳ２８において、マスタープロセッサー４は、離散数Ｎｍが第１閾値未満か否かを判定する。
【００９０】
ステップＳ２８で離散数Ｎｍが第１閾値未満でないと判定された場合（ステップＳ２８でＮｏ）、処理はステップＳ３２に進む。
【００９１】
ステップＳ３２において、マスタープロセッサー４は、１つの通信要求に含まれる全てのレジスターアドレスに対して、第２通信モードでシリアル通信を実行する。
【００９２】
一方、ステップＳ２８で離散数Ｎｍが第１閾値未満であると判定された場合（ステップＳ２８でＹｅｓ）、処理はステップＳ３０に進む。
【００９３】
ステップＳ３０において、マスタープロセッサー４は、通信要求量（本実施形態では、メモリー６に保留された通信要求数）が第２閾値未満か否かを判定する。
【００９４】
ステップＳ３０で通信要求量が第２閾値未満であると判定された場合（ステップＳ３０でＹｅｓ）、処理はステップＳ３２に進む。
【００９５】
ステップＳ３２において、マスタープロセッサー４は、１つの通信要求に含まれる全てのレジスターアドレスに対して、第２通信モードでシリアル通信を実行する。
【００９６】
一方、ステップＳ３０で通信要求量が第２閾値未満でないと判定された場合（ステップＳ３０でＮｏ）、処理はステップＳ３４に進む。
【００９７】
ステップＳ３４において、マスタープロセッサー４は、１つの通信要求に含まれる全てのレジスターアドレスのうち、連続しているレジスターアドレスに対して第１通信モードでシリアル通信を実行する。また、マスタープロセッサー４は、離散しているレジスターアドレスに対して第２通信モードでシリアル通信を実行する。
【００９８】
ステップＳ３６において、マスタープロセッサー４は、ステップＳ１６で取得した通信要求に対するシリアル通信が完了したか否かを判定する。
【００９９】
ステップＳ３６でシリアル通信が完了していないと判定された場合（ステップＳ３６でＮｏ）、シリアル通信が継続される。
【０１００】
一方、ステップＳ３６でシリアル通信が完了したと判定された場合（ステップＳ３６でＹｅｓ）、処理は図４のステップＳ１０に進む。そして、マスタープロセッサー４は、ステップＳ１０からステップＳ３６の処理を実行する。
【０１０１】
なお、本実施形態は、次のように変形されてもよい。例えば、図６のステップＳ３０は省略されてもよい。この場合、マスタープロセッサー４は、離散数Ｎｍが第１閾値未満でないと判定した場合（ステップＳ２８でＮｏ）、１つの通信要求に含まれる全てのレジスターアドレスに対して、第２通信モードで通信する（ステップＳ３２）。一方、離散数Ｎｍが第１閾値未満であると判定した場合、１つの通信要求に含まれる全てのレジスターアドレスのうち、連続しているレジスターアドレスに対しては第１通信モードで通信し、離散しているレジスターアドレスに対しては第２通信モードで通信する（ステップＳ３４）。
【０１０２】
この例では、離散しているアドレスブロックの多寡に応じて、第１通信モードと第２通信モードとのうちの１つを適切に選択できる。例えば、図６のステップＳ２８は省略されてもよい。通信要求量（例えば通信要求数）が第２閾値未満であると判定した場合（ステップＳ３０でＹｅｓ）、マスタープロセッサー４は、１つの通信要求に含まれる全てのレジスターアドレスに対して、第２通信モードで通信する（ステップＳ３２）。一方、通信要求量が第２閾値未満でないと判定した場合（ステップＳ３０でＮｏ）、マスタープロセッサー４は、１つの通信要求に含まれる全てのレジスターアドレスのうち、連続しているレジスターアドレスに対しては第１通信モードで通信し、離散しているレジスターアドレスに対しては第２通信モードで通信する（ステップＳ３４）。
【０１０３】
この例では、１つまたは複数のスレーブプロセッサー１２に対するアクセスが集中しているか否かに応じて、第１通信モードと第２通信モードとのうちの少なくとも１つをより適切に選択できる。例えば、図６のステップＳ２８とステップＳ３０との順番を入れ替えてもよい。
【０１０４】
また、図１から図６を参照して説明した本実施形態では、離散数Ｎｍは、１つの通信要求において、離散しているアドレスブロックの数を示したが、これに限定されない。例えば、離散数Ｎｍは、１つの通信要求において、アドレスブロックの数と、離散しているレジスターアドレスの数との合計値であってもよい。
【０１０５】
さらに、図１から図６を参照して説明した本実施形態では、通信要求量は、「メモリー６に保留されている通信要求数」を示したが、これに限定されない。例えば、通信要求量は、「メモリー６に保留されている全ての通信要求に付随する書込対象データの全データ量」を示してもよい。この場合、通信要求量は、１つまたは複数のスレーブプロセッサー１２に送信する書込対象データのデータ量が多いか否かを示す指標になる。つまり、通信要求量は、データ転送時間が長くなるか否かを示す指標になる。従って、通信要求量に基づいて、第１通信モードと第２通信モードとのうちの少なくとも１つの通信モードをより適切に選択できる。その結果、画像形成装置２では、マスタープロセッサー４の負荷の軽減とデータ転送時間の短縮とをバランス良く実現できる。
【０１０６】
例えば、図６のステップＳ３０において、マスタープロセッサー４は、メモリー６に保留された通信要求数が第２閾値ＴＨ２１未満か否かと、メモリー６に保留されている全ての通信要求に付随する書込対象データの全データ量が第２閾値ＴＨ２２未満か否かとを判定してもよい。そして、通信要求数が第２閾値ＴＨ２１未満であると判定され、かつ、全データ量が第２閾値ＴＨ２２未満であると判定された場合に、処理がステップＳ３２に進む。一方、通信要求数が第２閾値ＴＨ２１未満でないと判定されるか、または、全データ量が第２閾値ＴＨ２２未満でないと判定された場合に、処理がステップＳ３４に進む。
【０１０７】
次に、図７を参照して、本実施形態に係る画像形成装置２の詳細な構成について説明する。図７は、画像形成装置２の詳細な構成を示す図である。
【０１０８】
図７に示すように、複数の機能部１０のうち、１つの機能部１０は原稿搬送部１６であり、他の１つの機能部１０は原稿読取部１８である。さらに他の１つの機能部１０は画像形成部２０であり、さらに他の１つの機能部１０は搬送部２２である。
【０１０９】
原稿搬送部１６は、原稿読取部１８に向けて原稿を搬送する。原稿搬送部１６のスレーブプロセッサー１２は、レジスター１４（図１）に書き込まれたデータ（書込対象データ）に基づいて、原稿搬送部１６の各構成を制御する。原稿搬送部１６は、例えば、ＡＤＦ（Ａｕｔｏ  Ｄｏｃｕｍｅｎｔ  Ｆｅｅｄｅｒ）である。
【０１１０】
原稿読取部１８は、原稿に形成された原稿画像を読み取る。原稿読取部１８のスレーブプロセッサー１２は、レジスター１４（図１）に書き込まれたデータ（書込対象データ）に基づいて、原稿読取部１８の各構成を制御する。原稿読取部１８は、例えば、スキャナーである。
【０１１１】
画像形成部２０は、電子写真方式によって、用紙のようなシートに画像（具体的にはトナー画像）を形成する。画像形成部２０は、感光体ドラム１３９と、帯電装置１４０と、露光装置１４２と、現像装置１４４と、転写装置１４６と、定着装置１４８とを含む。
【０１１２】
感光体ドラム１３９は、回転軸を中心に時計回りに回転する。感光体ドラム１３９は、外周面側に感光層を有する。帯電装置１４０は感光体ドラム１３９の感光層を所定の電位に帯電する。露光装置１４２は、画像データに基づいて、感光体ドラム１３９の感光層にレーザー光を照射して露光する。その結果、感光体ドラム１３９に静電潜像が形成される。
【０１１３】
現像装置１４４は感光体ドラム１３９上の静電潜像を現像する。現像装置１４４は現像ローラーを有する。現像ローラーは、感光体ドラム１３９にトナーを供給し、感光体ドラム１３９上の静電潜像を現像してトナー像を形成する。この結果、感光体ドラム１３９の外周面にトナー画像が形成される。転写装置１４６は、感光体ドラム１３９の外周面に形成されたトナー画像をシートに転写する。その結果、シートにトナー画像が転写される。定着装置１４８は、シートを加熱および加圧し、シートに形成された画像をシートに定着する。
【０１１４】
画像形成部２０のスレーブプロセッサー１２は、レジスター１４（図１）に書き込まれたデータ（書込対象データ）に基づいて、感光体ドラム１３９、帯電装置１４０、露光装置１４２、現像装置１４４、転写装置１４６、および定着装置１４８を制御する。
【０１１５】
搬送部２２は、画像形成装置２内の搬送路に沿ってシートを搬送する。搬送部２２のスレーブプロセッサー１２は、レジスター１４（図１）に書き込まれたデータ（書込対象データ）に基づいて、搬送部２２の各構成を制御する。搬送部２２は、例えば、搬送ローラーおよび駆動源（例えばモーター）を含む。
【０１１６】
原稿搬送部１６、原稿読取部１８、画像形成部２０、および搬送部２２の各々には、スレーブプロセッサー１２が対応付けられて設置されている。各々のスレーブプロセッサー１２は、マスタープロセッサー４から原稿搬送部１６、原稿読取部１８、画像形成部２０、および搬送部２２に対するジョブ要求を処理する。
【０１１７】
以上、図面を参照しながら、本発明の実施形態を説明した。但し、本発明は、上記の実施形態に限られず、その要旨を逸脱しない範囲で、種々の態様において実施できる。また、上記の実施形態に開示されている複数の構成要素を適宜組み合わせることで、種々の発明が形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。また、上記の実施形態で示す各構成要素は一例であって、限定されず、本発明の構成から実質的に逸脱しない範囲で種々の変更ができる。
【０１１８】
また、図面は、発明の理解を容易にするために、それぞれの構成要素を主体に模式的に示しており、図示された各構成要素の厚さ、長さ、個数および間隔は、図面作成の都合上から実際とは異なる場合もある。また、上記の実施形態で示す各構成要素の構成は一例であって、限定されず、本発明の効果から実質的に逸脱しない範囲で、種々の変更ができる。
【産業上の利用可能性】
【０１１９】
本発明は、画像形成装置の分野に利用できる。
【符号の説明】
【０１２０】
２          画像形成装置
４          マスタープロセッサー
６          メモリー
８          シリアルデータバス
１０        機能部
１２        スレーブプロセッサー
１４        レジスター
【図１】
2020077046.tif 000003
【図２】
2020077046.tif 000004
【図３】
2020077046.tif 000005
【図４】
2020077046.tif 000006
【図５】
2020077046.tif 000007
【図６】
2020077046.tif 000008
【図７】
2020077046.tif 000009