(57)【要約】【課題】積層構造により高移動度化を実現する技術に特有の課題を解決して、安定的なしきい電位を確保することが可能な酸化物半導体装置を提供する。【解決手段】ソース電極に接するがドレイン電極には接しない第一のチャネル層と、ドレイン電極に接するがソース電極には接しない第二のチャネル層とを有し、第一のチャネル層の一端はドレイン電極の一端から所定のシフト量ずれている。【選択図】図２
2020161700.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極の一端側に設けられた第一の電極と、
前記ゲート電極の他端側に設けられた第二の電極と、
前記第一の電極に接するが前記第二の電極には接しない第一のチャネル層と、
少なくとも前記第二の電極に接する第二のチャネル層と、
を有し、
前記第一のチャネル層の一端は、前記第二の電極の一端から所定のシフト量ずれており、
前記第一のチャネル層は、インジウムを含有する酸化物半導体で構成され、
前記第二のチャネル層は、インジウムを含有せず、亜鉛と錫を含有する酸化物半導体で構成されることを特徴とする酸化物半導体装置。
【請求項２】
前記第二のチャネル層は、前記第一の電極と前記第二の電極の双方に接することを特徴とする請求項１に記載の酸化物半導体装置。
【請求項３】
前記ゲート電極と接するゲート絶縁膜を更に有し、
前記第一の電極と前記第二の電極は、ソース電極又はドレイン電極を構成することを特徴とする請求項１に記載の酸化物半導体装置。
【請求項４】
前記第一の電極は、前記ソース電極を構成し、
前記第二の電極は、前記ドレイン電極を構成し、
前記第一のチャネル層は、前記ソース電極に接して前記ゲート絶縁膜の一部と接し、
前記第二のチャネル層は、前記ドレイン電極に接して前記第一のチャネル層の一部と接することを特徴とする請求項３に記載の酸化物半導体装置。
【請求項５】
前記第一の電極は、前記ソース電極を構成し、
前記第二の電極は、前記ドレイン電極を構成し、
前記第一のチャネル層は、前記ソース電極に接し、
前記第二のチャネル層は、前記ソース電極と前記ドレイン電極の双方に接して前記第一のチャネル層の全部と接することを特徴とする請求項３に記載の酸化物半導体装置。
【請求項６】
前記第一のチャネル層と、
前記第二のチャネル層と、
少なくとも第三のチャネル層と、
を有することを特徴とする請求項１に記載の酸化物半導体装置。
【請求項７】
前記第三のチャネル層は、
前記第一の電極に接するが前記第二の電極には接しないように前記第一のチャネル層と前記第二のチャネル層との間に設けられ、
前記第三のチャネル層の一端は、前記前第二の電極の前記一端から前記シフト量ずれていることを特徴とする請求項６に記載の酸化物半導体装置。
【請求項８】
前記ゲート電極は、基板と接するように配置され、
前記第一のチャネル層と前記第二のチャネル層は、前記ゲート電極の上に配置されていることを特徴とする請求項１に記載の酸化物半導体装置。
【請求項９】
前記第一のチャネル層は、基板と接するように配置され、
前記ゲート電極は、前記第一のチャネル層と前記第二のチャネル層の上に配置されていることを特徴とする請求項１に記載の酸化物半導体装置。
【請求項１０】
前記シフト量を、前記ゲート電極のゲート長（Ｌｇ）に対する前記第二の電極の前記一端からのシフト長（Ｌｓ）の割合として、シフト量Ｓ＝Ｌｓ／Ｌｇ×１００（％）として表現した場合に、前記シフト量Ｓが１０％〜７５％であることを特徴とする請求項１に記載の酸化物半導体装置。
【請求項１１】
前記第一のチャネル層の前記インジウムを含有する前記酸化物半導体は、インジウム−錫複合酸化物、インジウム−亜鉛複合酸化物又はインジウム−錫−亜鉛複合酸化物で構成されることを特徴とする請求項１に記載の酸化物半導体装置。
【請求項１２】
前記第二のチャネル層の亜鉛と錫を含有する前記酸化物半導体は、原子比で亜鉛と錫の合計を１としたときに、亜鉛／（亜鉛＋錫）の比率が０．７４以上０．９２以下であることを特徴とする請求項１に記載の酸化物半導体装置。
【請求項１３】
前記第二のチャネル層の亜鉛と錫を含有する前記酸化物半導体は、アルミニウム、ガリウム、タングステンから選択される一種以上の元素を含有し、アルミニウム：０．０１６ａｔ％〜７ａｔ％、ガリウム：４．５ａｔ％〜２３ａｔ％、タングステン：０．０７ａｔ％〜３．８ａｔ％の範囲で含む亜鉛−錫複合酸化物で構成されることを特徴とする請求項１に記載の酸化物半導体装置。
【請求項１４】
請求項１２に記載の酸化物半導体装置の前記第二のチャネル層をスパッタリングにより形成する際に用いる酸化物半導体ターゲットであって、
インジウムを含有せず亜鉛と錫の酸化物を含み、
原子比で亜鉛と錫の合計を１としたときに、亜鉛／（亜鉛＋錫）の比率が、０．７４以上０．９２以下であることを特徴とする酸化物半導体ターゲット。
【請求項１５】
請求項１３に記載の酸化物半導体装置の前記第二のチャネル層をスパッタリングにより形成する際に用いる酸化物半導体ターゲットであって、
アルミニウム、ガリウム、タングステンから選択される元素を一種以上含有し、アルミニウム：０．０１６ａｔ％〜７ａｔ％、ガリウム：４．５ａｔ％〜２３ａｔ％、タングステン：０．０７ａｔ％〜３．８ａｔ％の範囲で含有する亜鉛−錫複合酸化物を含むことを特徴とする酸化物半導体ターゲット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体装置及び酸化物半導体ターゲットに関する。
【背景技術】
【０００２】
薄膜トランジスタを画素スイッチに用いる液晶ディスプレイにおいては、薄膜トランジスタ（ＴＦＴ）のチャネル層に非晶質シリコン（アモルファスシリコン）を採用した液晶ディスプレイが主流である。しかし、４Ｋ、８Ｋとディスプレイが高精細化されると画素サイズは微細化せざるを得ず、当然ながら薄膜トランジスタも微細化されることになる。
【０００３】
これは単位面積当たりの電流値を増大させることを意味し、アモルファスシリコンを採用したチャネル層では、オン特性（移動度やオン電流）が不足し、対応が困難となっている。一方、オン特性に優れた低温ポリシリコン（ＬＴＰＳ）では、十分に高精細化に対応する。しかし、レーザアニールなどのプロセス技術を用いるため、技術的、コスト的に大画面製造は困難であり、高精細に対応する高オン特性と大面積製造を実現する半導体材料が求められている。そこで近年、この領域をカバーする薄膜半導体材料として酸化物半導体材料が注目されている。近年では、自発光デバイスであり大電流駆動が必要な有機ＥＬ（エレクトロルミネッセンス）のバックプレーン用薄膜トランジスタとしても、実用化されている。
【０００４】
酸化物半導体は、化学蒸着法（ＣＶＤ）で成膜されるアモルファスシリコンとは異なり、スパッタリング法で成膜することができる。このため、膜の均一性に優れ、ディスプレイの大型化、高精細化の要求に対応し得る。また、酸化物半導体は、アモルファスシリコンよりもオン特性に優れ、高輝度・高コントラスト化、高速駆動に有利である。さらに、オフ時のリーク電流が低く、消費電力低減（省電力化）も期待できる。また、スパッタリング法は、大面積への高均一成膜が可能な上、化学蒸着法に比べて低温での成膜が可能である。このため、薄膜トランジスタを構成する材料として耐熱性の低い材料を選択することができるという利点もある。
【０００５】
ディスプレイ用ＴＦＴのチャネル層に好適な酸化物半導体として、例えば、インジウムガリウム亜鉛複合酸化物（以下、「ＩＧＺＯ」という。）などが知られており、ＩＧＺＯを用いた半導体デバイスも知られている（例えば、特許文献１参照）。
【０００６】
ＩＧＺＯは、電極加工プロセスに対する耐性が乏しいことや保護膜形成プロセスに対する耐性が乏しい。このため、エッチストップ層の形成が必要であるなど、低コスト製造が困難であった。一方、インジウム錫亜鉛複合酸化物（以下、ＩＴＺＯという。）、亜鉛錫複合酸化物（以下、ＺＴＯという。）といった電極加工プロセスへの耐性の大きな酸化物半導体材料も提案されるようになっている（例えば、特許文献２、３参照）。特に、ＺＴＯは希少金属や産業利用率の高い元素をあまり使用していないことから、コスト面、持続性の観点から有望な酸化物半導体材料である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１６５５３２号公報
【特許文献２】特開２００８−２４３９２８号公報
【特許文献３】特開２０１２−０３３６９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来技術を用いて、酸化物半導体材料による高移動度薄膜トランジスタにより液晶ディスプレイや有機ＥＬディスプレイを製造しようとすると、以下の様な課題が存在することが分かっている。
【０００９】
一般的に、高移動度特性を有する酸化物半導体では、高移動度は実現するものの、しきい電位制御が困難となる。また、プロセスや周囲の環境に影響を受けやすく、しきい電位安定性も確保が困難となる。従って、これらを安定的に画素スイッチとして利用することは事実上不可能である。
【００１０】
一方、移動度の異なる酸化物半導体層を積層し、しきい電位制御と高移動度化を実現する方法もある。しかし、この方法を用いても安定的なしきい電位を確保できるのは、移動度約５０ｃｍ２／Ｖｓ程度までで、これを超える超高移動度実現には、更なる技術改善が必要である。
【００１１】
この積層ＴＦＴにおけるしきい電位変動の原因はリーク電流と考えられる。このリーク電流により電流−電圧特性としては、ディプリートとして観測される。この様な特性では、到底高精細ディスプレイの画素スイッチやＯＬＥＤディスプレイのドライバとしては不適である。そのため、しきい電位変動を適正な値に制御し、安定的且つ超高移動度動作が可能な酸化物半導体材料及びデバイス技術が望まれていた。
【００１２】
上記課題は超高移動度を実現する酸化物半導体薄膜トランジスタ、特に積層構造により高移動度化を実現する技術に特有の課題である。
特許文献１〜３には、上記特有の課題及び上記特有の課題を解決する手段については言及されていない。
【００１３】
本発明の目的は、積層構造により高移動度化を実現する技術に特有の課題を解決して、安定的なしきい電位を確保することが可能な酸化物半導体装置を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の一態様の酸化物半導体装置は、ゲート電極と、前記ゲート電極の一端側に設けられた第一の電極と、前記ゲート電極の他端側に設けられた第二の電極と、前記第一の電極に接するが前記第二の電極には接しない第一のチャネル層と、少なくとも前記第二の電極に接する第二のチャネル層とを有し、前記第一のチャネル層の一端は、前記第二の電極の一端から所定のシフト量ずれており、前記第一のチャネル層は、インジウムを含有する酸化物半導体で構成され、前記第二のチャネル層は、インジウムを含有せず、亜鉛と錫を含有する酸化物半導体で構成されることを特徴とする。
【発明の効果】
【００１５】
本発明の一態様によれば、積層構造により高移動度化を実現する技術に特有の課題を解決して、安定的なしきい電位を確保することができる。
【図面の簡単な説明】
【００１６】
【図１】関連する酸化物半導体装置（積層ＴＦＴ）におけるしきい電位変動の原因について説明する図である。
【図２】実施例１の酸化物半導体装置の構造を示す図である。
【図３】実施例２の酸化物半導体装置の構造を示す図である。
【図４】ＺＴＯ系材料のＺｎ組成とエッチング特性との相関を説明する図である。
【図５】実施例１の酸化物半導体装置の製造方法を示す図である。
【図６】実施例１の酸化物半導体装置の製造方法を示す図である。
【図７】実施例１の酸化物半導体装置の製造方法を示す図である。
【図８】実施例２の酸化物半導体装置の製造方法を示す図である。
【図９】実施例２の酸化物半導体装置の製造方法を示す図である。
【図１０】実施例３の酸化物半導体装置の構造を示す図である。
【図１１】実施例４の酸化物半導体装置の構造を示す図である。
【図１２】実施例５の酸化物半導体装置の構造を示す図である。
【図１３】実施例６の酸化物半導体装置の構造を示す図である。
【図１４】実施例１〜実施例６の酸化物半導体装置を上面から見た模式図である。
【図１５】ＩＺＯ／ＺＴＯ（Ｚｎ組成８８％、Ａｌ ０．０４ａｔ％相当添加）の電流−電圧特性を説明する図である。
【図１６】チャネル層シフト量としきい電位／移動度の相関を説明する図である。
【図１７】ＩＴＯ／ＺＴＯ（Ｚｎ組成９２％、Ｇａ８ａｔ％相当添加）の電流−電圧特性を説明する図である。
【図１８】ＩＺＯ／ＩＴＺＯ／ＺＴＯ（Ｚｎ組成７４％、Ｗ１ａｔ％相当添加）の電流−電圧特性を説明する図である。
【発明を実施するための形態】
【００１７】
最初に、実施形態について、図面を用いて説明する。
【００１８】
図１を参照して、関連する酸化物半導体装置（積層ＴＦＴ）におけるしきい電位変動の原因について説明する。尚、図１では、説明の都合上、ゲート絶縁膜は省略してある。
【００１９】
図１に示すように、基板１に接してゲート電極２が設けられている。ゲート電極２の上に第一のチャネル層３が設けられている。第一のチャネル層３に接して第二のチャネル層４が設けられている。ゲート電極２の一端側にはソース電極５ａが設けられている。ゲート電極２の他端側にはドレイン電極５ｂが設けられている。ここで、第二のチャネル層４は、第一のチャネル層３の全面に設けられている。ここで、第一のチャネル層３は、酸化物半導体層（Ｉｎ含有）である。第二のチャネル層４は、Ｉｎを含有しない酸化物半導体層（ＺＴＯ系）である。
【００２０】
このような構成では、図１の矢印に示すように、積層チャネルの端部からのリーク電流が流れてしまう。これにより電流−電圧特性としては、ディプリートとして観測される。この様な特性では、高精細ディスプレイの画素スイッチやＯＬＥＤディスプレイのドライバとしては不適である。そのため、しきい電位変動を適正な値に制御し、安定的且つ超高移動度動作が可能な酸化物半導体装置が望まれている。
【００２１】
なお、上記課題は超高移動度を実現する酸化物半導体薄膜トランジスタ、特に積層構造により高移動度化を実現する技術に特有の課題である。実施形態は、この特有の課題を解決して、安定的なしきい電位を確保する。
【００２２】
上記課題を解決するため、実施形態は、超高移動度を実現するための積層チャネル構造のＴＦＴにおいて、例えば、ゲート絶縁膜に接する第一のチャネル層としてＩＺＯやＩＴＯなどのIｎを含む酸化物層を用い、その第一のチャネル層上に積層する第二のチャネル層として、Ｉｎを含有しないＺＴＯ層を用いる。
【００２３】
従来構造では、ソース・ドレイン電極への接続を第二のチャネル層であるＺＴＯを介して接続していた。実施形態では、第一のチャネル層と第二のチャネル層をシフトし（チャネルシフト構造）、ソースおよびドレイン電極の互いに異なる一方に接続する構造を採用する。例えば、第一のチャネル層をソース電極に接続した場合、第二のチャネル層はドレイン電極と接続する。また、第一のチャネル層をドレイン電極に接続する場合には、第二のチャネル層はソース電極に接続する。また、積層チャネルが３層以上の場合には、ゲート絶縁膜に一番近い側のチャネル層とソース・ドレイン電極に一番近い側のチャネル層がソース電極かドレイン電極の互いに異なる層に接続する。
【００２４】
上記構造を採用することにより、チャネル層端部からのリーク電流が抑制され、第二のチャネル層が確実に空乏化する。これにより、高移動度としきい電位制御の双方を制御可能となり、移動度５０ｃｍ２／Ｖｓを超える高移動度化を実現することができる。具体的には、第一のチャネル領域と第二のチャネル領域（三層以上の積層構造の場合には最下チャネル層と最上チャネル層）を薄膜トランジスタゲート長の１０％〜７５％の長さでゲート長方向にシフトすることで十分なしきい電位制御効果が得られる。
【００２５】
なお、シフト量の定義は、図２において、ゲート電極１２と重なるチャネル層構造に注目し、ゲート長（Ｌｇ）１６に対し、第一のチャネル層１３またはゲート電極１２に一番近い側のチャネル層の短さ（Ｌｓ）１７を割合で示したものであり、シフト量Ｓ＝Ｌｓ／Ｌｇ×１００（％）である。例えば、シフト量Ｓは、第一のチャネル層１３の一端とドレイン電極１５ｂの一端との間のずれ量である。
【００２６】
また、構造としては第二のチャネル層１４またはソース・ドレイン電極１５ａ、１５ｂに一番近い側のチャネル層については、ソース・ドレイン電極１５ａ、１５ｂの双方と接続する構造（図３参照）でも同じ効果が得られる。単純に、第一のチャネル層１３またはゲート絶縁膜に一番近い側のチャネル層が、ソース電極１５ａまたはドレイン電極１５ｂと直接接続した上で、そのゲート長方向の長さが短かければ良く設計上もこの方が容易である。また、この構造の場合、ＰＡＮ系エッチング液に弱いＩＺＯ層などが表面に露出することがなく、ＰＡＮ系エッチング液に耐性のあるＺＴＯ系材料で保護される。このため、チャネルエッチ構造などの低コストプロセスをも実現するためより効果的である。
【００２７】
しかしながら、これらの構造を実現するためには、シュウ酸系エッチング液によるチャネル層加工の際、第一のチャネル層１３であるIｎを含む高移動度酸化物層より、第二のチャネル層１４であるＩｎを含まないＺＴＯ系酸化物層のエッチング速度が十分に早い必要がある（図４（ａ）参照）。そうでなければ、第二のチャネル層１４の加工時に第一のチャネル層１２が加工されていまい、チャネルシフト構造の作製そのものが困難となる。
【００２８】
一方、その後のＰＡＮ系エッチング液等によるソース・ドレイン電極１５ａ、１５ｂの加工時には、これらのチャネル層は加工されず残ることが低コストなチャネルエッチ構造を実現できるため望ましい。従って、ＰＡＮ系エッチングによる選択比としては、最低でも電極材料に対し、１０以上はある方が望ましい（図４（ｂ）参照）。この観点でＺＴＯ系材料のＺｎ組成としては、７４〜９２ａｔ％である必要があり、このＺｎ組成範囲のＺＴＯ系酸化物材料を適用する。
【００２９】
このように、実施形態では、リーク電流が抑制され、積層構造チャネルによる超高移動度化と良好なしきい電位制御を実現する。
以下、図面を用いて実施例について説明する。
【実施例１】
【００３０】
図２を参照して、実施例１の酸化物半導体装置の構造について説明する。実施例１の酸化物半導体装置は、ボトムゲートトップコンタクト型である。尚、図２では、説明の都合上、ゲート絶縁膜は省略してある。
【００３１】
図２に示すように、基板（例えば、無アルカリガラス基板）１１に接してゲート電極１２が設けられている。ゲート電極１２の上に第一のチャネル層１３が設けられている。第一のチャネル層１３に接して第二のチャネル層１４が設けられている。ゲート電極１２の一端側にはソース電極１５ａが設けられている。ゲート電極１２の他端側にはドレイン電極１５ｂが設けられている。第一のチャネル層１３は、ソース電極１５ａに接するがドレイン電極１５ｂには接しない。第二のチャネル層１４は、ドレイン電極１５ｂに接するがソース電極１５ａには接しない。第二のチャネル層１４は、第一のチャネル層１３の一部と接する。第一のチャネル層１３の一端は、ドレイン電極１５ｂの一端から所定のシフト量ずれている。
【００３２】
第一のチャネル層１３は、インジウムを含有する酸化物半導体（ＩＺＯ系材料）で構成される。第一のチャネル層１３の膜厚は、例えば、５ｎｍである。第二のチャネル層１４は、インジウムを含有せず、主に亜鉛と錫の酸化物から成る酸化物半導体（ＺＴＯ系材料）で構成される。第二のチャネル層１１４の膜厚は、例えば、１５ｎｍである。
【００３３】
次に、図５〜図７を参照して、実施例１の酸化物半導体装置の製造方法について説明する。ここで、図２のゲート電極１２はゲート電極２１に対応し、図２の第一のチャネル層１３は第一のチャネル層２５に対応し、図２の第二のチャネル層１４は第二のチャネル層２８に対応し、図２のソース電極１５ａはソース電極３１ａに対応し、図２のドレイン電極１５ａはドレイン電極３１ｂに対応する。
【００３４】
図５（ａ）に示すように、基板２０の上にゲート電極となる電極層、例えばＭｏ層やＭｏＷ層（膜厚１００ｎｍ）をＤＣマグネトロンスパッタ法などにより成膜する。その後、ホトレジストパターンを形成し、これをマスクとしてゲート電極加工を行って、ゲート電極パターン２１を形成する。
【００３５】
次に、図５（ｂ）に示すように、形成されたゲート電極パターン２１を被覆する形で、ＰＥ−ＣＶＤ法などによりゲート絶縁膜層２２を形成する。ここでは、ＳｉＯｘ（膜厚１００ｎｍ）を形成する。
【００３６】
その後、図５（ｃ）に示すように、第一のチャネル層２５となるＩｎを含む第一の酸化物半導体層２３をＤＣマグネトロンスパッタ法により成膜する。ここでは、ＩＺＯ層（膜厚５ｎｍ）を形成する。この際、亜鉛組成約１０ａｔ％のターゲット材を用い、成膜条件として、常温、成膜圧力０．５Ｐａ、スパッタガスＡｒ/Ｏ２混合ガス（酸素添加割合約２５％）、ＤＣパワー５０Ｗにて成膜する。酸化物層２３の上に、第一のチャネル領域を加工するためのホトレジストパターン２４を形成する。
【００３７】
次に、図５（ｄ）に示すように、ホトレジストパターン２４をマスクとして第一のチャネル層の加工を行う。加工には、例えば、シュウ酸系エッチング液などＩＴＯ加工に一般的に用いられるエッチング液を用いてパターニングして、第一のチャネル層２５を形成する。
【００３８】
その後、図６（ａ）に示すように、第一のチャネル層２５の上に、第二のチャネル層２８となる第二の酸化物半導体層（ＺＴＯ層で膜厚２５ｎｍ）２６を第一の酸化物半導体層２３
と同様にＤＣマグネトロンスパッタ法により形成する。ここで、ＺＴＯは、亜鉛組成８８ａｔ％（Ａｌ 添加量０．０４ａｔ％相当）のターゲット材を用いるまた、成膜条件として、常温、成膜圧力０．５Ｐａ、スパッタガスＡｒ/Ｏ２混合ガス（酸素添加割合約３０％）、ＤＣパワー５０Ｗにて成膜する。
次に、図６（ｂ）に示すように、ホトレジストパターン２７を形成する。
次に、図６（ｃ）に示すように、ホトレジストパターン２７をマスクとしてＺＴＯ層２６の加工を行う。加工は第一のチャネル層２５と同様に、シュウ酸系エッチング液などを用いる。加工後の第一のチャネル層２５、第二のチャネル層２８は、温度２５０〜３５０℃の条件で１時間活性化アニール処理を施す。
【００３９】
次に、図７（ａ）に示すように、ＳＤ電極層２９となる例えば、Ｍｏ/Ａｌ/Ｍｏ層やＭｏ、Ｍｏ合金層をマグネトロンＤＣスパッタリングや蒸着法により形成する。
その後、図７（ｂ）に示すように、ＳＤ電極層２９は更に、ホトレジストパターン３０をマスクとしてＰＡＮ系エッチング液などによりＳＤ電極パターン３１に加工を行う。
その後、図７（ｃ）に示すように、表面保護のため、ＳｉＮｘ/ＳｉＯｘなどの保護膜３２をＰＥ−ＣＶＤ法などにより形成する。このようにして、実施例１の酸化物半導体装置（酸化物半導体材料によるＴＦＴ）が完成する。
【実施例２】
【００４０】
図３を参照して、実施例２の酸化物半導体装置の構造について説明する。実施例２の酸化物半導体装置は、ボトムゲートトップコンタクト型である。尚、図３では、説明の都合上、ゲート絶縁膜は省略してある。
【００４１】
図３に示すように、基板１に接してゲート電極１２が設けられている。ゲート電極１２の上に第一のチャネル層１３が設けられている。第一のチャネル層１３に接して第二のチャネル層１４が設けられている。ゲート電極１２の一端側にはソース電極１５ａが設けられている。ゲート電極１２の他端側にはドレイン電極１５ｂが設けられている。第一のチャネル層１３は、ソース電極１５ａに接するがドレイン電極１５ｂには接しない。第二のチャネル層は、ソース電極１５ａとドレイン電極１５ｂの双方に接する。第二のチャネル層１４は、第一のチャネル層１３の全部と接する。第一のチャネル層１３の一端は、ドレイン電極１５ｂの一端から所定のシフト量ずれている。
【００４２】
第一のチャネル層１３は、インジウムを含有する酸化物半導体（ＩＺＯ系材料）で構成される。第一のチャネル層１３の膜厚は、例えば、５ｎｍである。第二のチャネル層１４は、インジウムを含有せず、主に亜鉛と錫の酸化物から成る酸化物半導体（ＺＴＯ系材料）で構成される。第二のチャネル層１１４の膜厚は、例えば、１５ｎｍである。
【００４３】
次に、図８、図９を参照して、実施例２の酸化物半導体装置の製造方法について説明する。ここで、図５（ａ）〜（ｄ）までの工程は同じなのでその説明は省略する。ここで、図３のゲート電極１２はゲート電極２１に対応し、図３の第一のチャネル層１３は第一のチャネル層２５に対応し、図３の第二のチャネル層１４は第二のチャネル層２８に対応し、図３のソース電極１５ａはソース電極３１ａに対応し、図３のドレイン電極１５ａはドレイン電極３１ｂに対応する。
【００４４】
図８（ａ）に示すように、第一のチャネル層２５の上に、第二のチャネル層２８となる第二の酸化物半導体層（ＺＴＯ層で膜厚２５ｎｍ）２６を第一の酸化物半導体層２３と同様にＤＣマグネトロンスパッタ法により形成する。ここで、ＺＴＯは、亜鉛組成８８ａｔ％（Ａｌ 添加量０．０４ａｔ％相当）のターゲット材を用いるまた、成膜条件として、常温、成膜圧力０．５Ｐａ、スパッタガスＡｒ/Ｏ２混合ガス（酸素添加割合約３０％）、ＤＣパワー５０Ｗにて成膜する。
次に、図８（ｂ）に示すように、ホトレジストパターン２７を形成する。ここで、実施例２のホトレジストパターン２７は、実施例１のホトレジストパターン２７よりも大きいパターンを用いる。
次に、図８（ｃ）に示すように、ホトレジストパターン２７をマスクとしてＺＴＯ層２６の加工を行う。加工は第一のチャネル層２５と同様に、シュウ酸系エッチング液などを用いる。加工後の第一のチャネル層２５と第二のチャネル層２８は、温度２５０〜３５０℃の条件で１時間活性化アニール処理を施す。
【００４５】
次に、図９（ａ）に示すように、ＳＤ電極層２９となる例えば、Ｍｏ/Ａｌ/Ｍｏ層やＭｏ、Ｍｏ合金層をマグネトロンＤＣスパッタリングや蒸着法により形成する。
次に、図９（ｂ）に示すように、ＳＤ電極層２９は更に、ホトレジストパターン３０をマスクとしてＰＡＮ系エッチング液などによりＳＤ電極パターン３１に加工を行う。
その後、図９（ｃ）に示すように、表面保護のため、ＳｉＮｘ/ＳｉＯｘなどの保護膜３２をＰＥ−ＣＶＤ法などにより形成する。このようにして、実施例２の酸化物半導体装置（酸化物半導体材料によるＴＦＴ）が完成する。
【実施例３】
【００４６】
図１０を参照して、実施例３の酸化物半導体装置の構造について説明する。実施例３の酸化物半導体装置は、ボトムゲートトップコンタクト型である。実施例３は、３層の場合の積層チャネル構造の例を示したものである。
【００４７】
図１０に示すように、基板に接してゲート電極２１が設けられている。ゲート電極２１に接してゲート絶縁膜２２が設けられている。ゲート絶縁膜２２に接して第一のチャネル層２５−１が設けられている。第一のチャネル層２５−１に接して第三のチャネル層２５−２が設けられている。第三のチャネル層２５−２に接して第二のチャネル層２８が設けられている。このように、第三のチャネル層２５−２は、第一のチャネル層２５−１と第二のチャネル層２８との間に設けられている。
【００４８】
ゲート電極２１の一端側にはソース電極３１ａが設けられている。ゲート電極２１の他端側にはドレイン電極３１ｂが設けられている。第一のチャネル層２５−１は、ソース電極３１ａに接するがドレイン電極３１ｂには接しない。第二のチャネル層２８は、ドレイン電極３１ｂに接するがソース電極には接しない。第三のチャネル層２５−２は、ソース電極３１ａに接するがドレイン電極３１ｂには接しない。第二のチャネル層２８は、第三のチャネル層の一部と接する。第一のチャネル層２５−１の一端は、ドレイン電極３１ｂの一端から所定のシフト量ずれている。第三のチャネル層２５−２の一端は、ドレイン電極３１ｂの一端から所定のシフト量ずれている。
【００４９】
第一のチャネル層２５−１と第三のチャネル層２５−２は、インジウムを含有する酸化物半導体（ＩＺＯ系材料）で構成される。第二のチャネル層２８は、インジウムを含有せず、主に亜鉛と錫の酸化物から成る酸化物半導体（ＺＴＯ系材料）で構成される。
【００５０】
実施例３は、３層の場合の積層チャネル構造の例を示したものであり、更に多層の場合には同様にソース電極、ドレイン電極側のチャネル層の構成を増やすだけでよく、チャネル層とのコンタクト部分の構成さえ同じであれば問題無く効果が得られる。
【実施例４】
【００５１】
図１１を参照して、実施例４の酸化物半導体装置の構造について説明する。実施例４の酸化物半導体装置は、ボトムゲートトップコンタクト型である。実施例４は、３層の場合の積層チャネル構造の例を示したものである。
【００５２】
図１１に示すように、基板に接してゲート電極２１が設けられている。ゲート電極２１に接してゲート絶縁膜２２が設けられている。ゲート絶縁膜２２に接して第一のチャネル層２５−１が設けられている。第一のチャネル層２５−１に接して第三のチャネル層２５−２が設けられている。第三のチャネル層２５−２に接して第二のチャネル層２８が設けられている。このように、第三のチャネル層２５−２は、第一のチャネル層２５−１と第二のチャネル層２８との間に設けられている。
【００５３】
ゲート電極２１の一端側にはソース電極３１ａが設けられている。ゲート電極２１の他端側にはドレイン電極３１ｂが設けられている。第一のチャネル層２５−１は、ソース電極３１ａに接するがドレイン電極３１ｂには接しない。第二のチャネル層２８は、ソース電極３１ａとドレイン電極３１ｂの双方に接する。第三のチャネル層２５−２は、ソース電極３１ａに接するがドレイン電極３１ｂには接しない。第二のチャネル層２８は、第三のチャネル層２５−２の全部と接する。第一のチャネル層２５−１の一端は、ドレイン電極３１ｂの一端から所定のシフト量ずれている。第三のチャネル層２５−２の一端は、ドレイン電極３１ｂの一端から所定のシフト量ずれている。
【００５４】
第一のチャネル層２５−１と第三のチャネル層２５−２は、インジウムを含有する酸化物半導体（ＩＺＯ系材料）で構成される。第二のチャネル層２８は、インジウムを含有せず、主に亜鉛と錫の酸化物から成る酸化物半導体（ＺＴＯ系材料）で構成される。
【００５５】
実施例４は、３層の場合の積層チャネル構造の例を示したものであり、更に多層の場合には同様にソース電極、ドレイン電極側のチャネル層の構成を増やすだけでよく、チャネル層とのコンタクト部分の構成さえ同じであれば問題無く効果が得られる。
【実施例５】
【００５６】
図１２を参照して、実施例５の酸化物半導体装置の構造について説明する。実施例５の酸化物半導体装置は、トップゲート型である。
【００５７】
図１２に示すように、基板に接して第一のチャネル層２５が設けられている。第一のチャネル層２５に接して第二のチャネル層２８が設けられている。第二のチャネル層２８に接してゲート絶縁膜２２が設けられている。ゲート絶縁膜２２に接してゲート電極２１が設けられている。ゲート電極２１の一端側にはソース電極３１ａが設けられている。ゲート電極２１の他端側にはドレイン電極３１ｂが設けられている。第一のチャネル層２５は、ソース電極に接するがドレイン電極３１ｂには接しない。第二のチャネル層２８は、ドレイン電極３１ｂに接するがソース電極３１ａには接しない。第二のチャネル層２８は、第一のチャネル層２５の一部と接する。第一のチャネル層２５の一端は、ドレイン電極３１ｂの一端から所定のシフト量ずれている。
第一のチャネル層２５は、インジウムを含有する酸化物半導体で構成される。第二のチャネル層２８は、インジウムを含有せず、主に亜鉛と錫の酸化物から成る酸化物半導体で構成される。
【実施例６】
【００５８】
図１３を参照して、実施例６の酸化物半導体装置の構造について説明する。実施例６の酸化物半導体装置は、トップゲート型である。
【００５９】
図１３に示すように、基板に接して第一のチャネル層２５が設けられている。第一のチャネル層２５に接して第二のチャネル層２８が設けられている。第二のチャネル層２８に接してゲート絶縁膜２２が設けられている。ゲート絶縁膜２２に接してゲート電極２１が設けられている。ゲート電極２１の一端にはソース電極３１ａが設けられている。ゲート電極２１の他端にはドレイン電極３１ｂが設けられている。第一のチャネル層２５は、ソース電極３１ａに接するがドレイン電極３１ｂには接しない。第二のチャネル層２８は、ソース電極３１ａとドレイン電極３１ｂの双方に接する。第二のチャネル層２８は、第一のチャネル層２５の全部と接する。第一のチャネル層２５の一端は、ドレイン電極３１ｂの一端から所定のシフト量ずれている。
【００６０】
第一のチャネル層２５は、インジウムを含有する酸化物半導体で構成される。第二のチャネル層２８は、インジウムを含有せず、主に亜鉛と錫の酸化物から成る酸化物半導体で構成される。
【００６１】
図１４は、実施例１〜実施例６の酸化物半導体装置（ＴＦＴ）を上面から見た模式図である。
酸化物半導体装置（ＴＦＴ）は、ディスプレイなどの画素電極制御用に用いられる。図１４は、薄膜トランジスタ４０とゲート線４１、データ線４２及び画素電極４３との位置関係の概略を示したものである。ディスプレイの場合にはこれがアレイ状に連続して形成されることになる。
【００６２】
図１５は、薄膜トランジスタ（Ｌ／Ｗ＝２μｍ／１００μｍ）の電気特性を示したグラフである。
【００６３】
電流−電圧特性のグラフは、上からＶｄ＝０．１Ｖ、１Ｖ、１０Ｖのデータを示している。（ａ）がチャネル層のシフトを行わない結果を示し、（ｂ）がチャネル層をゲート長２μｍに対し、１μｍシフトさせた場合の結果を示す。
【００６４】
（ａ）では電流−電圧特性がＨａｍｐ形状となり、約２０Ｖディプリートした結果となっている。これは、チャネル層端部からの電流リークによるものであり、チャネル層中のキャリアがゲート電極により制御しきれていない状況を示している。
【００６５】
これに対し、チャネル層をシフトした（ｂ）では、良好な電流−電圧特性を示し、移動度は６４．７ｃｍ２／Ｖｓ、しきい電位も０．５Ｖとなった。（ｂ）の薄膜トランジスタでは、薄膜トランジスタの信頼性を示す正バイアスストレス試験、光照射下負バイアス試験の結果もそれぞれ、０．４Ｖ、−２．４Ｖと良好な結果を示した（Ｖｇ＝±１５Ｖ、光照射条件Ｗ−ＬＥＤ１０００ｌｘ、１０００ｓ）。
【００６６】
これは、第一のチャネル層２５であるＩＺＯ層と第二のチャネル層２８であるＺＴＯ系半導体層をシフトして配置した上、第一のチャネル層２５にソース電極３１ａのみと接続し、第二のチャネル層２８にソース電極３１ａ及びドレイン電極３１ｂの双方と接続したことにより、第二のチャネル層２８における空乏化が有効に作用してしきい電位制御が適正な状態となったためである。
【００６７】
図１６は、薄膜トランジスタにおける、チャネル層シフト量としきい電位、移動度の関係を示したグラフである。
【００６８】
図１６から、チャネル層のシフト量としては、ゲート長に対して、１０％〜７５％のシフト量が効果的であることが分かる。なお、シフト量８０％以上で逆にしきい電位のディプリートと移動度の劣化がみられるのは、シフト量拡大に伴い、チャネル端面が相対的に増加し、この部分をリークパスとするリーク電流の量が支配的になるためと考えられる。
【００６９】
同様な方法にて、第一のチャネル層２５としてＩＴＯ（５ｎｍ）、第二のチャネル層２８としてＺＴＯ（Ｚｎ組成０．９２、Ｇａ添加量８ａｔ％相当）を用いて、アニール処理として中心波長２５４ｎｍの水銀ランプにて、照射エネルギー１００ｍＷ／ｃｍ２下、２００℃、１時間のＵＶアニール処理を行った薄膜トランジスタの特性を図１７に示す。
【００７０】
本薄膜トランジスタでは、第一のチャネル層２５であるＩＴＯ層と第二のチャネル層２８であるＺＴＯ系半導体層はゲート長３μｍに対し、１μｍのシフト量となっている。また、第一のチャネル層２５であるＩＴＯはソース電極３１ａと接続し、第二のチャネル層２８であるＺＴＯ系酸化物半導体層はドレイン電極３１ｂと接続する。チャネル層のシフトを行わず、積層しただけの薄膜トランジスタの電流−電圧特性が−１０Ｖ程度ディプリートしている（図１７（ａ）参照）。これに対して、本発明の構造の薄膜トランジスタは、移動度６５．８ｃｍ２／Ｖｓ、しきい電位０．０３Ｖと良好な特性を示した（図１７（ｂ）参照）。
【００７１】
薄膜トランジスタの信頼性を示す正バイアスストレス試験、光照射下負バイアス試験の結果もそれぞれ、０．３Ｖ、−３．３Ｖと良好な結果となった（Ｖｇ＝±１５Ｖ、光照射条件Ｗ−ＬＥＤ １０００ｌｘ、１０００ｓ）。
【００７２】
さらに、第一のチャネル層２５−１としてＩＺＯ（５ｎｍ）、それに重ねた第二のチャネル層２８としてＩＴＺＯ（５ｎｍ）、これら二層からシフトして配置した第三のチャネル層２５−２としてＺＴＯ系（Ｚｎ組成０．７４、Ｗ添加量１ａｔ％相当）を用いて、大気中２００℃、１時間のアニール処理を行った薄膜トランジスタの特性を図１８に示す。
【００７３】
ソース電極３１ａは、第一のチャネル層２５−１と第三のチャネル層２５−２に接続され、第二のチャネル層２８にはソース電極３１ａとドレイン電極３１ｂの双方と接続されている。移動度は７９．４ｃｍ２／Ｖｓで、しきい電位も０．０２Ｖと良好な電流−電圧特性を示した。
【００７４】
なお、ここで示したＡｌ、Ｇａ、Ｗ等の添加材料については、それぞれアルミニウムが０．０１６ａｔ％〜７ａｔ％、ガリウムが４．５ａｔ％〜２３ａｔ％、タングステンが０．０７ａｔ％〜３．８ａｔ％の添加範囲内であれば、同様に良好な効果が得られる。
【００７５】
また、上記実施例の酸化物半導体装置において、第一のチャネル層２５のインジウムを含有する酸化物半導体は、インジウム−錫複合酸化物、インジウム−亜鉛複合酸化物又はインジウム−錫−亜鉛複合酸化物で構成される。
【００７６】
また、上記実施例の酸化物半導体装置において、第二のチャネル層２８の亜鉛と錫を含有する酸化物半導体は、原子比で亜鉛と錫の合計を１としたときに、亜鉛／（亜鉛＋錫）の比率が０．７４以上０．９２以下である。この際、酸化物半導体装置の第二のチャネル層２８をスパッタリングにより形成する際に用いる酸化物半導体ターゲットは、亜鉛と錫の酸化物を含み、原子比で亜鉛と錫の合計を１としたときに、亜鉛／（亜鉛＋錫）の比率が、０．７４以上０．９２以下である。
【００７７】
また、上記実施例の酸化物半導体装置において、第二のチャネル層２８の亜鉛と錫を含有する酸化物半導体は、アルミニウム、ガリウム、タングステンから選択される一種以上の元素を含有し、アルミニウム：０．０１６ａｔ％〜７ａｔ％、ガリウム：４．５ａｔ％〜２３ａｔ％、タングステン：０．０７ａｔ％〜３．８ａｔ％の濃度で混合した亜鉛−錫複合酸化物で構成される。この際、酸化物半導体装置の第二のチャネル層２８をスパッタリングにより形成する際に用いる酸化物半導体ターゲットは、アルミニウム、ガリウム、タングステンから選択される一種以上の元素を含有し、アルミニウム：０．０１６ａｔ％〜７ａｔ％、ガリウム：４．５ａｔ％〜２３ａｔ％、タングステン：０．０７ａｔ％〜３．８ａｔ％の濃度で混合した亜鉛−錫複合酸化物を含む。
【００７８】
上記実施例中で示した、チャネル層および電極層の膜厚、成膜方法、加工（エッチング）方法等については、当然ながら製造するデバイスに求められる特性に応じ、種々変更が可能である。
【００７９】
また、上記実施例では典型的な成膜方法としてＤＣマグネトロンスパッタ法を用いたが、従来のＲＦ、ＤＣスパッタ、ＲＦマグネトロンスパッタ、ＥＣＲスパッタ、イオンプレーティング、反応性蒸着法など種々の成膜方法で同じ効果が期待できる。
尚、本実施の形態の酸化物半導体層を形成するための酸化物半導体ターゲットは、例えば、ＺｎＯ粉末、ＳｎＯ２粉末、Ａｌ２Ｏ３粉末、Ｇａ２Ｏ３粉末、Ｗ２Ｏ３粉末、ＷＯ２粉末、ＷＯ３粉末、を上記した成分組成となるように混合して、鋳込み成形した成形体を常圧焼成して得た焼結体に、切削や研磨等の機械加工をすることで得ることができる。
【符号の説明】
【００８０】
１  基板
２  ゲート電極
３  第一のチャネル層
４  第二のチャネル層
５ａ  ソース電極
５ｂ  ドレイン電極
１１  基板
１２  ゲート電極
１３  第一のチャネル層
１４  第二のチャネル層
１５ａ  ソース電極
１５ｂ  ドレイン電極
１６  ゲート長
１７  シフト長
２０  基板
２１  ゲート電極
２２  ゲート絶縁膜
２３  第一の酸化物半導体層
２４  ホトレジスト
２５  第一のチャネル層
２６  第二の酸化物半導体層
２７  ホトレジスト
２８  第二のチャネル層
２９  ソース・ドレイン電極層
３０  ホトレジスト
３１ａ  ソース電極
３１ｂ  ドレイン電極
３２  保護膜層
４０  薄膜トランジスタ
４１  ゲート線
４２  データ線
４３  画素電極（透明電極）
【図１】
2020161700.tif 000003
【図２】
2020161700.tif 000004
【図３】
2020161700.tif 000005
【図４】
2020161700.tif 000006
【図５】
2020161700.tif 000007
【図６】
2020161700.tif 000008
【図７】
2020161700.tif 000009
【図８】
2020161700.tif 000010
【図９】
2020161700.tif 000011
【図１０】
2020161700.tif 000012
【図１１】
2020161700.tif 000013
【図１２】
2020161700.tif 000014
【図１３】
2020161700.tif 000015
【図１４】
2020161700.tif 000016
【図１５】
2020161700.tif 000017
【図１６】
2020161700.tif 000018
【図１７】
2020161700.tif 000019
【図１８】
2020161700.tif 000020