(57)【要約】【課題】  情報処理装置からストレージデバイスに供給される電力の増加を図ること。【解決手段】  ストレージデバイス１は、基板１００と、基板１００に設けられ、切欠き１０６を含む第１のコネクタ１０１と、基板１００に設けられた不揮発性メモリ１０３とを含む。ストレージデバイス１は、さらに、基板１００上に設けられ、切欠き１０６に隣接する第１の導電部１０７を含む。【選択図】  図１
2020155601.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に設けられ、切欠きを有する第１のコネクタと、
前記第１のコネクタ上に設けられ、前記切欠きに隣接する第１の導電部と、
前記基板に設けられた不揮発性メモリと
を具備するストレージデバイス。
【請求項２】
前記基板は第１の端部を含み、
前記第１のコネクタは前記第１の端部に設けられている請求項１に記載のストレージデバイス。
【請求項３】
前記切欠きは、前記第１の端部と対向する前記第１のコネクタの第２の端部に設けられ、かつ、前記第２の端部から前記第１の端部に向かって窪んでいる請求項２に記載のストレージデバイス。
【請求項４】
前記第１の導電部は、めっき層を含む請求項３に記載のストレージデバイス。
【請求項５】
前記第１のコネクタおよび前記第１の導電部は、情報処理装置に接続可能である請求項４に記載のストレージデバイス。
【請求項６】
前記情報処理装置は、第２のコネクタと、第２の導電部とを具備し、
前記第１のコネクタは前記第２のコネクタに接続可能であり、
前記第１の導電部は前記第２の導電部に接続可能である請求項５に記載のストレージデバイス。
【請求項７】
前記第１のコネクタが前記第２のコネクタに接続され、前記第１の導電部が前記第２の導電部に接続された状態において、前記第２のコネクタから前記第１のコネクタに電力が供給され、前記第２の導電部から前記第１の導電部に電力が供給される請求項６に記載のストレージデバイス。
【請求項８】
前記第１のコネクタは、第１の電源ピンおよび第１の信号ピンを含み、
前記第２のコネクタから前記第１の電源ピンに電力が供給される請求項７に記載のストレージデバイス。
【請求項９】
前記第１のコネクタは、Ｍ．２規格に準拠している請求項８に記載のストレージデバイス。
【請求項１０】
請求項１ないし４のいずれかに記載のストレージデバイスの第１のコネクタに接続可能な第２のコネクタと、
前記第２のコネクタに設けられ、前記第１のコネクタに接続可能な第２の導電部と、
前記第２の導電部に接続された電源回路と
を具備する情報処理装置。
【請求項１１】
前記第１のコネクタは第２のコネクタに接続されている請求項１０に記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ストレージデバイスおよび情報処理装置に関する。
【背景技術】
【０００２】
ストレージデバイスの一つとしてＳＳＤ（Solid State Drive）が知られている。ＳＳＤは、パーソナルコンピュータやサーバー等の情報処理装置に接続される。ＳＳＤが情報処理装置に接続された状態では、ＳＳＤは情報処理装置から電力が供給される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３６２０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
情報処理装置からストレージデバイスに供給される電力の増加を図ること。
【課題を解決するための手段】
【０００５】
実施形態のストレージデバイスは、基板と、前記基板に設けられ、切欠きが設けられた第１のコネクタと、前記基板に設けられた不揮発性メモリとを含む。ストレージデバイスは、さらに、前記第１のコネクタ上に設けられ、前記切欠きに隣接する第１の導電部を含む。
【０００６】
実施形態の情報処理装置は、上記ストレージデバイスの第１のコネクタに接続可能な第２のコネクタと、前記第２のコネクタに設けられ、前記ストレージデバイスの第１の導電部に接続可能な第２の導電部と、前記第２の導電部に接続された電源回路とを含む。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明の実施形態に係るＳＳＤおよび情報処理装置の構成を示す模式図である。
【図２】図２は、本発明の実施形態に係るＳＳＤのコネクタおよび情報処理装置のコネクタを示す平面図である。
【図３】図３は、キーＩＤとピンと対応インターフェースとの関係を示す表である。
【図４】図４は、本発明の実施形態に係る拡張入力端子を示す斜視図である。
【図５】図５は、本発明の実施形態に係る拡張入力端子を示す平面図である。
【図６】図６は、本発明の実施形態に係る拡張入力端子および拡張電源端子を示す斜視図である。
【図７】図７は、本発明の実施形態に係るコネクタのピン配置の一例を示す表である。
【図８】図８は、本発明の実施形態に係るＳｏｃｋｅｔ １〜３のタイプを示す図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら実施形態を説明する。なお、図面は、模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一であるとは限らず、そして、簡略化のために、同一または相当部分があっても符号を付さない場合もある。また、実施形態に係る構成要素に複数の名称を併記したり、そして、当該構成要素の説明において複数の表現を併記することもある。
【０００９】
図１は、本発明の実施形態に係るＳＳＤ１および情報処理装置２の構成を示す模式図である。
【００１０】
本実施形態では、情報処理装置２がパーソナルコンピュータである場合について説明する。しかしながら、情報処理装置２はパーソナルコンピュータとは限らず、例えば、サーバー、タブレットコンピュータ、スマートテレビまたはカーナビゲーションシステムであってもよい。さらに、実施形態に係る情報処理装置の形態としては、ＳＳＤが予め接続されている（組み込まれている）形態や、ＳＳＤは接続されていないが（組み込まれていないが）後で接続可能（組込可能）な形態がある。
【００１１】
ＳＳＤ１は、プリント回路板１００、コネクタ（第１のコネクタ）１０１、インターフェース回路１０２、ＮＡＮＤ型フラッシュメモリ１０３、コントローラ１０４およびＤＲＡＭ１０５を備える。コネクタ１０１、インターフェース回路１０２、ＮＡＮＤ型フラッシュメモリ１０３、コントローラ１０４およびＤＲＡＭ（dynamic random access memory）１０５は、プリント回路板１００上に実装されている。
【００１２】
プリント回路板（基板）１００は、プリント回路を含む板である。プリント回路は、プリント配線およびその上に搭載した部品（例えば、抵抗、キャパシタ、トランジスタ）を含む回路である。
【００１３】
コネクタ１０１はプリント回路板１００の長手方向の一端部（第１の端部）Ｅ１に設けられている。本実施形態では、コネクタ１０１はフォームファクタの一つであるＭ．２（エムドットツー）に従った形状を有しおり、複数の電源ピン（第１の電源ピン）および複数の信号ピン（第１の信号ピン）を含むエッジコネクタとして構成されている。なお、図１には、簡略のため、一つの電源ピンだけに参照符号１０８を付し、一つの信号ピンだけに参照符号１０９を付してある。
【００１４】
インターフェース回路１０２はシリアル通信の一つであるＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）（ＰＣＩｅ）の規格に則したインターフェースである。
【００１５】
ＮＡＮＤ型フラッシュメモリ１０３は、データを不揮発に記憶する不揮発性メモリの一つである。ＮＡＮＤ型フラッシュメモリ１０３は、複数のメモリセルを含むページと呼ばれる単位でデータの書き込み、読み出しを行う。各ページには、固有の物理アドレスが割り当てられている。ＮＡＮＤ型フラッシュメモリ１０３は、複数のページを含むブロックと呼ばれる単位でデータを消去する。なお、ＮＡＮＤ型フラッシュメモリ１０３（ＮＡＮＤ型フラッシュメモリチップ）の数は複数であってもよい。
【００１６】
コントローラ１０４は、ＳＳＤ１の各機能部を統括的に制御する。
ＤＲＡＭ１０５は、揮発性メモリの一例であり、ＮＡＮＤ型フラッシュメモリ１０３の管理情報の保管やデータのキャッシュなどに用いられる。
【００１７】
情報処理装置２は、コネクタ２０１、インターフェース回路２０２、コントローラ２０３、ＤＲＡＭ２０４、バス２０５、電源回路２０６、配線２０７およびＣＰＵ２０８を備える。情報処理装置２においては、コントローラ２０３、ＤＲＡＭ２０４およびＣＰＵ２０８はバス２０５を介して互いに接続されている。
【００１８】
コネクタ２０１はコネクタ１０１に接続可能なものである。コネクタ２０１をコネクタ１０１に接続すると、情報処理装置２はＳＳＤ１に接続する。インターフェース回路２０２はＳＳＤ１とのインターフェース処理を行う。本実施形態ではインターフェース回路２０２はＰＣＩｅの規格に則したインターフェースである。コントローラ２０３はインターフェース回路２０２を制御する。ＤＲＡＭ２０４は記憶素子であり、情報処理装置２とＳＳＤ１との間で信号を送受信する際にバッファとして用いられる。電源回路２０６は電圧を生成する回路である。本実施形態では、電源回路２０６は、情報処理装置２の外部から供給される電力に基づいて内部電圧を生成する。配線２０７は電源回路２０５とコネクタ２０１とを接続する。ＣＰＵ２０８はコントローラ２０３やＤＲＡＭ２０４等の情報処理装置２の各部を統括的に制御する。
【００１９】
ＳＳＤ１は情報処理装置２と接続可能である。より詳細には、情報処理装置２はコネクタ（第２のコネクタ）２０１を備えており、このコネクタ２０１にＳＳＤ１のコネクタ１０１は接続可能である。本実施形態ではコネクタ１０１はエッジコネクタとして構成されているので、情報処理装置２のコネクタ２０１は、上記エッジコネクタに対応したソケットとして構成される。コネクタ２０１は、コネクタ１０１の複数の電源ピンおよび複数の信号電源ピンに対応する複数のコンタクト（ピンアウト）を含む。
【００２０】
コネクタ２０１のキー部分（切欠き１０６に嵌合する部分）２０１ａには、拡張電源端子（第２の導電部）２０９が設けられている。拡張電源端子２０９については後述する。
【００２１】
電源回路２０６とインターフェース回路２０２とは、配線２０７を介して接続する。インターフェース回路２０２は、配線（簡略化のため、不図示）を介して、拡張電源端子２０９に接続されている。なお、電源回路の個数は２以上であってもよい。異なる電源回路は異なる部品に電力を供給する。
【００２２】
ＳＳＤ１のコネクタ１０１が情報処理装置２のコネクタ２０１に接続された状態では、情報処理装置２の電源回路２０６からＳＳＤ１に電力が供給される。
【００２３】
ＳＳＤ１および情報処理装置２はバス方式としてシリアル通信の一つである ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）（ＰＣＩｅ）を採用してよい。この場合、ＳＳＤ１と情報処理装置２との間で使用される論理インターフェースは、ＡＨＣＩ(Advanced Host Controller Interface)である。また、バス方式としてＰＣＩｅの代わりにＳＡＴＡを採用してもよい。この場合、ＳＳＤ１と情報処理装置２との間で使用される論理インターフェースは、例えば、ＡＨＣＩ (Advanced Host Controller Interface)である。
【００２４】
コントローラ２０３は、ＣＰＵ２０８からバス２０５を介して受信したコマンド・データ等を、インターフェース回路２０２、コネクタ２０１、コネクタ１０１およびインターフェース回路１０２を介して、ＳＳＤ１のコントローラ１０４に送信する。コントローラ１０４は、ＤＲＡＭ１０５をバッファーメモリとして用いながら、コマンドに基づいて、ＮＡＮＤ型フラッシュメモリ１０３にデータを書き込んだりＮＡＮＤ型フラッシュメモリ１０３からデータを読み出したりし、その後、コマンドに対する応答をコントローラ２０３へ送信する。コントローラ２０３は、コントローラ１０４から応答を受信し、受信した応答をバス２０５を介してＣＰＵ２０８に送信する。
【００２５】
図２は、ＳＳＤ１のコネクタ（第１のコネクタ）１０１および情報処理装置２のコネクタ（第２のコネクタ）２０１を示す平面図である。図２には、キーＩＤがＭであるエッジコネクタが示されている。参照符号１０６はキーＩＤの種類に応じて位置が決まる切欠き（窪み、凹部）を示している。切欠き１０６は、端部Ｅ２から端部Ｅ１に向かって窪んでいる。端部Ｅ２は、端部Ｅ１と対向するコネクタ１０１の端部を示している。切欠き１０６の先端側（端部Ｅ１側）の輪郭は、例えば、プリント回路板１００の上方から見てＵ字の形状を含む。
【００２６】
なお、キーＩＤはＡ〜Ｍの１２種がある。図３は、キーＩＤとピンと対応インターフェースとの関係を示す表である。図３において、ピンは切欠きが形成される領域を示している。例えば、ピン８からピン１５までの領域に切欠きが形成され、当該領域にピンがない場合、キーＩＤはＡである。また、一つのエッジコネクタにキーＩＤが二つある場合もある。この場合、エッジコネクタには二つの領域に切欠きがある。例えば、あるエッジコネクタのキーＩＤがＢとＭの二つある場合、そのエッジコネクタにはピン１２からピン１９までの領域と、ピン５９からピン６６までの領域の二つの領域に切欠きがある。
【００２７】
図４は、本発明の実施形態に係る拡張入力端子を示す斜視図である。図４の斜視図は図２の二点破線で囲まれた領域の斜視図である。コネクタ１０１上には切欠き１０６に隣接して拡張入力端子（第１の導電部）１０７が設けられている。拡張入力端子１０７には電力（電流、電圧）が供給される。
【００２８】
また、図４に示すように、拡張入力端子１０７の側面Ｓ１（砂状のハッチングが付された領域）と当該面Ｓ１下の切欠き１０６の側面Ｓ２（砂状のハッチングが付された領域）とは一つの面（曲面）を構成する。
【００２９】
なお、二つの切欠きがあるコネクタを用いた場合、二つの拡張入力端子を用いる。すなわち、拡張入力端子の数は切欠きの数と同じである。
【００３０】
拡張入力端子１０７は、例えば、金（Ａｕ）等の導電材料を含む導電部材である。当該導電部材は、例えば、めっきを用いて形成される。拡張入力端子１０７の寸法および形状は、コネクタ１０１がＭ．２規格と互換を保てる範囲内で適宜変更可能である。
【００３１】
拡張入力端子１０７は、配線（不図示）を介して、ＳＳＤ１を構成する複数の部品（例えば、ＮＡＮＤ型フラッシュメモリ１０３、コントローラ１０４、ＤＲＡＭ１０５）の少なくとも一つに電気的に接続されている。
【００３２】
図５は、本発明の実施形態に係る拡張電源端子を示す斜視図である。拡張電源端子２０９はキー部分２０１ａ上に設けられた電極である。コネクタ２０１は、例えば、パーソナルコンピュータである情報処理装置２のマザーボードに設けられる。拡張電源端子２０９の寸法および形状は、コネクタ２０１（キー部分２０１ａ）がＭ．２規格と互換を保てる範囲内で適宜変更可能である。
【００３３】
図６は、本発明の実施形態に係る拡張入力端子および拡張電源端子を示す斜視図である。コネクタ２０１にコネクタ１０１を挿入ると、拡張入力端子１０７は拡張電源端子２０９に接続する。
【００３４】
図７は、本発明の実施形態に係るコネクタ２０１（Ｓｏｃｋｅｔ ３（Ｋｅｙ Ｍ））のピン配置の一例を示す表である。９個のピン２，４，１２，１４，１６，１８，７０，７２，７４は電源ピンとして割り当てられている。これらの電源ピンは、電源回路２０６に接続されている。
【００３５】
ここで、１個の電源ピンに流すことが許されている電流は最大で０．５［Ａ］であるため、図７のピン配置を用いたコネクタ２０１は最大４．５［Ａ］の電流をＳＳＤに供給することができる。なお、ＳＳＤに供給できる電圧は３．３［Ｖ］である。
【００３６】
現状の規格ではＳＳＤの最大電流は２．５［Ａ］である。今後、ＰＣＩｅの性能が向上すると、ＳＳＤの最大電流は、連続で３．５［Ａ］、ピークで６．０［Ａ］に変更される可能性がある。変更後の最大電流を実現するためには、例えば、ＳＳＤのコネクタの電源ピンとプリント回路板との間の接触抵抗を下げることが考えられる。しかし、変更後の最大電流を実現できる程度まで接触抵抗を下げることは困難である。
【００３７】
ここで、本発明の実施形態の場合、ＳＳＤ１のコネクタ１０１と情報処理装置２のコネクタ２０１とが接続された状態では、ＳＳＤ１の拡張入力端子１０７と情報処理装置２の拡張電源端子２０９とは電気的に接続される。その結果、電源回路２０６から、配線２０７、拡張電源端子２０９等を介して、拡張入力端子１０７にも電力が供給される。したがって、本発明の実施形態に係るＳＳＤ１は、拡張入力端子１０７を持たない他のＳＳＤに比べて、情報処理装置２から供給される電力の増加を図ることができる。
【００３８】
したがって、本発明の実施形態に係るＳＳＤ１および情報処理装置２は、それぞれ、Ｍ．２規格と互換性を保ったまま、今後のＰＣｌｅの性能向上に伴う最大電流の増加に対応できるという利点を有する。さらに、Ｍ．２規格以外のフォームファクタを採用した場合、ＰＣｌｅ以外のバス方式を採用した場合も同様の利点を得ることが可能である。
【００３９】
図８は、本発明の実施形態に係るＳｏｃｋｅｔ １〜３のタイプを示す図である。Ｓｏｃｋｅｔ ３のタイプは、２２４２、２２６０、２２８０および２２１１０がある。また、本発明の実施形態は、Ｓｏｃｋｅｔ ３以外にも、Ｓｏｃｋｅｔ ２にも適用可能である。Ｓｏｃｋｅｔ ２のタイプは、２２３０、２２４２、２２６０２２８０および２２１１０がある。
【００４０】
上述した実施形態の上位概念、中位概念および下位概念の一部または全て、および、上述していないその他の実施形態は、例えば、以下の複数の付記、および、当該複数の付記の任意の組合せ（明らかに矛盾する組合せは除く）で表現できる。
［付記１］
基板と、
前記基板に設けられ、切欠きを有する第１のコネクタと、
前記第１のコネクタ上に設けられ、前記切欠きに隣接する第１の導電部と、
前記基板に設けられた不揮発性メモリと
を具備するストレージデバイス。
［付記２］
前記基板は第１の端部を含み、
前記第１のコネクタは前記第１の端部に設けられている付記１に記載のストレージデバイス。
［付記３］
前記切欠きは、前記第１の端部と対向する前記第１のコネクタの第２の端部に設けられ、かつ、前記第２の端部から前記第１の端部に向かって窪んでいる付記２に記載のストレージデバイス。
［付記４］
前記第１の導電部は、めっき層を含む付記１ないし３のいずれかに記載のストレージデバイス。
［付記５］
前記第１の導電部は、めっき層を含む付記１ないし４のいずれかに記載のストレージデバイス。
［付記６］
前記情報処理装置は、第２のコネクタと、第２の導電部とを具備し、
前記第１のコネクタは前記第２のコネクタに接続可能であり、
前記第１の導電部は前記第２の導電部に接続可能である付記１ないし５のいずれかに記載のストレージデバイス。
［付記７］
前記第１のコネクタが前記第２のコネクタに接続され、前記第１の導電部が前記第２の導電部に接続された状態において、前記第２のコネクタから前記第１のコネクタに電力が供給され、前記第２の導電部から前記第１の導電部に電力が供給される付記６に記載のストレージデバイス。
［付記８］
前記第１のコネクタは、第１の電源ピンおよび第１の信号ピンを含み、
前記第２のコネクタから前記第１の電源ピンに電力が供給される付記７に記載のストレージデバイス。
［付記９］
前記第１のコネクタは、Ｍ．２規格に準拠している付記１ないし８のいずれかに記載のストレージデバイス。
［付記１０］
付記１ないし４のいずれかに記載のストレージデバイスの第１のコネクタに接続可能な第２のコネクタと、
前記第２のコネクタに設けられ、前記第１のコネクタに接続可能な第２の導電部と、
前記第２の導電部に接続された電源回路と
を具備する情報処理装置。
［付記１１］
前記第１のコネクタは第２のコネクタに接続されている付記１０に記載の情報処理装置。
【００４１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４２】
Ｅ１…第１の端部、Ｅ２…第２の端部、Ｐ１…輪郭の一部、１…ＳＳＤ（ストレージデバイス）、２…情報処理装置、１００…プリント回路板、１０１…コネクタ（第１のコネクタ）、１０２…インターフェース回路、１０３…ＮＡＮＤ型フラッシュメモリ、１０４…コントローラ、１０５…ＤＲＡＭ、１０６…切欠き、１０７…拡張入力端子（第１の導電部）、２０１…コネクタ（第２のコネクタ）、２０１ａ…キー部分、２０２…インターフェース回路、２０３…コントローラ、２０４…ＤＲＡＭ、２０５…バス、２０６…電源回路、２０７…配線、２０８…ＣＰＵ、２０９…拡張電源端子（第２の導電部）。
【図１】
2020155601.tif 000003
【図２】
2020155601.tif 000004
【図３】
2020155601.tif 000005
【図４】
2020155601.tif 000006
【図５】
2020155601.tif 000007
【図６】
2020155601.tif 000008
【図７】
2020155601.tif 000009
【図８】
2020155601.tif 000010