(57)【要約】【課題】  メモリセルを積層したときの構造の最適化がはかられた磁気記憶装置を提供する。【解決手段】  実施形態に係る磁気記憶装置は、第１の配線１１と、第１の配線の上層側に設けられた第２の配線１２と、第２の配線の上層側に設けられた第３の配線１３と、第１の配線と第２の配線との間に設けられ、磁性層を含む第１の積層構造を含む第１のメモリセル２１と、第２の配線と第３の配線との間に設けられ、磁性層を含む第２の積層構造を含む第２のメモリセル２２と、第１の配線の上層側であって且つ第３の配線の下層側に設けられ、光透過率よりも高い光反射率を有する光反射層３１ａとを備える。【選択図】  図４
2020043289.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線と、
前記第１の配線の上層側に設けられた第２の配線と、
前記第２の配線の上層側に設けられた第３の配線と、
前記第１の配線と前記第２の配線との間に設けられ、磁性層を含む第１の積層構造を含む第１のメモリセルと、
前記第２の配線と前記第３の配線との間に設けられ、磁性層を含む第２の積層構造を含む第２のメモリセルと、
前記第１の配線の上層側であって且つ前記第３の配線の下層側に設けられ、光透過率よりも高い光反射率を有する光反射層と、
を備えることを特徴とする磁気記憶装置。
【請求項２】
前記光反射層は、アルミニウム酸化物、アルミニウム又は銅で形成されている
ことを特徴とする請求項１に記載の磁気記憶装置。
【請求項３】
第１の配線と、
前記第１の配線の上層側に設けられた第２の配線と、
前記第２の配線の上層側に設けられた第３の配線と、
前記第１の配線と前記第２の配線との間に設けられ、磁性層を含む第１の積層構造を含む第１のメモリセルと、
前記第２の配線と前記第３の配線との間に設けられ、磁性層を含む第２の積層構造を含む第２のメモリセルと、
前記第２の配線の上層側であって且つ前記第３の配線の下層側に設けられ、光透過率よりも高い光吸収率を有する光吸収層と、
を備えることを特徴とする磁気記憶装置。
【請求項４】
前記光吸収層は、シリコン窒化物又はシリコン炭化物で形成されている
ことを特徴とする請求項３に記載の磁気記憶装置。
【請求項５】
第１の配線と、
前記第１の配線の上層側に設けられた第２の配線と、
前記第２の配線の上層側に設けられた第３の配線と、
前記第１の配線と前記第２の配線との間に設けられ、磁性層を含む第１の積層構造を含む第１のメモリセルと、
前記第２の配線と前記第３の配線との間に設けられ、磁性層を含む第２の積層構造を含む第２のメモリセルと、
を備えた磁気記憶装置であって、
前記第１の配線の上層側であって且つ前記第３の配線の下層側に空隙が設けられている
ことを特徴とする磁気記憶装置。
【請求項６】
第１の配線と、
前記第１の配線の上層側に設けられた第２の配線と、
前記第２の配線の上層側に設けられた第３の配線と、
前記第１の配線と前記第２の配線との間に設けられ、磁性層を含む第１の積層構造を含む第１のメモリセルと、
前記第２の配線と前記第３の配線との間に設けられ、磁性層を含む第２の積層構造を含む第２のメモリセルと、
を備えた磁気記憶装置であって、
前記第２の配線は、前記第１の配線よりも低い熱伝導率を有する
ことを特徴とする磁気記憶装置。
【請求項７】
前記第２の配線は、チタン又はニクロムで形成された部分を含む
ことを特徴とする請求項６に記載の磁気記憶装置。
【請求項８】
前記第２の配線は、絶縁材料で形成された部分を含む
ことを特徴とする請求項６に記載の磁気記憶装置。
【請求項９】
前記第１のメモリセルは、前記第１の積層構造に接続された第１のスイッチ素子をさらに含み、
前記第２のメモリセルは、前記第２の積層構造に接続された第２のスイッチ素子をさらに含む
ことを特徴とする請求項１、３、５又は６に記載の磁気記憶装置。
【請求項１０】
前記第１の積層構造及び前記第２の積層構造はそれぞれ、可変の磁化方向を有する第１の磁性層と、固定された磁化方向を有する第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間に設けられた非磁性層とを含む
ことを特徴とする請求項１、３、５又は６に記載の磁気記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気記憶装置に関する。
【背景技術】
【０００２】
半導体基板上に磁気抵抗効果素子及び磁気抵抗効果素子を選択するスイッチング機能を有する素子が設けられた磁気記憶装置（半導体集積回路装置）が提案されている。
【０００３】
上述した磁気記憶装置において、集積度を高めるために、磁気抵抗効果素子及びスイッチング機能を有する素子を含むメモリセルを積層することも提案されている。
【０００４】
しかしながら、従来は、メモリセルを積層したときの構造の最適化が十分にはかられているとは言えなかった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２８１５０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
メモリセルを積層したときの構造の最適化がはかられた磁気記憶装置を提供する。
【課題を解決するための手段】
【０００７】
実施形態に係る磁気記憶装置は、第１の配線と、前記第１の配線の上層側に設けられた第２の配線と、前記第２の配線の上層側に設けられた第３の配線と、前記第１の配線と前記第２の配線との間に設けられ、磁性層を含む第１の積層構造を含む第１のメモリセルと、前記第２の配線と前記第３の配線との間に設けられ、磁性層を含む第２の積層構造を含む第２のメモリセルと、前記第１の配線の上層側であって且つ前記第３の配線の下層側に設けられ、光透過率よりも高い光反射率を有する光反射層と、を備える。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態において用いられる磁気記憶装置の概略構成を模式的に示した鳥瞰図である。
【図２】第１の実施形態において用いられる磁気記憶装置の概略構成を模式的に示した断面図である。
【図３Ａ】第１の積層構造及び第２の積層構造の基本的な第１の構成例を模式的に示した断面図である。
【図３Ｂ】第１の積層構造及び第２の積層構造の基本的な第２の構成例を模式的に示した断面図である。
【図４】第１の実施形態に係る磁気記憶装置の第１の構成例を模式的に示した断面図である。
【図５】第１の実施形態の第１の構成例に係り、第２のメモリセル膜を形成した後の熱処理について示した図である。
【図６】第１の実施形態の第２の構成例に係り、第２のメモリセル膜を形成した後の熱処理について示した図である。
【図７】第１の実施形態に係り、ハロゲンランプの分光放射率特性を示した図である。
【図８】第１の実施形態に係り、各種材料の反射率特性を示した図である。
【図９】第２の実施形態に係る磁気記憶装置の構成を模式的に示した断面図である。
【図１０】第２の実施形態に係り、第２のメモリセル膜を形成した後の熱処理について示した図である。
【図１１Ａ】第３の実施形態に係る磁気記憶装置の第１の構成例を模式的に示した断面図である。
【図１１Ｂ】第３の実施形態に係る磁気記憶装置の第２の構成例を模式的に示した断面図である。
【図１２】第３の実施形態に係り、第２のメモリセル膜を形成した後の熱処理について示した図である。
【図１３】第４の実施形態に係る磁気記憶装置の第１の構成例を模式的に示した断面図である。
【図１４】第４の実施形態に係り、第２のメモリセル膜を形成した後の熱処理について示した図である。
【図１５】第４の実施形態に係る磁気記憶装置の第２の構成例を模式的に示した断面図である。
【図１６】第４の実施形態に係る磁気記憶装置の第２の構成例を模式的に示した断面図である。
【図１７】第４の実施形態に係る磁気記憶装置の第２の構成例の変更例を模式的に示した断面図である。
【図１８】第５の実施形態に係り、第２のメモリセル膜を形成した後の熱処理について示した図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して実施形態を説明する。
【００１０】
（実施形態１）
図１は、本実施形態において用いられる磁気記憶装置（半導体集積回路装置）の概略構成を模式的に示した鳥瞰図である。図２は、本実施形態において用いられる磁気記憶装置（半導体集積回路装置）の概略構成を模式的に示した断面図である。
【００１１】
図１及び図２に示すように、半導体基板等を含む下地領域１０上に、第１の配線１１と、第２の配線１２と、第３の配線１３と、第１のメモリセル２１と、第２のメモリセル２２とが設けられている。なお、図１及び図２では図示していないが、第１の配線１１、第２の配線１２、第３の配線１３、第１のメモリセル２１及び第２のメモリセル２２が設けられていない領域には、絶縁領域が設けられている。
【００１２】
第２の配線１２は第１の配線１１の上層側に設けられ、第３の配線１３は第２の配線１２の上層側に設けられている。第１の配線１１及び第３の配線１３は第１の方向に延伸しており、第２の配線１２は、第１の方向に直交する第２の方向に延伸している。第１のメモリセル２１は第１の配線１１と第２の配線１２との間に設けられ、第２のメモリセル２２は第２の配線１２と第３の配線１３との間に設けられている。なお、図面上では、第１の方向をＸ方向、第２の方向をＹ方向、第１の方向及び第２の方向に直交する第３の方向をＺ方向として示している。
【００１３】
第１のメモリセル２１は、磁性層を含む第１の積層構造２１ａと、第１の積層構造２１ａに接続された第１のセレクタ２１ｂとを含んでいる。同様に、第２のメモリセル２２は、磁性層を含む第２の積層構造２２ａと、第２の積層構造２２ａに接続された第２のセレクタ２２ｂとを含んでいる。なお、図１及び図２では、第１の積層構造２１ａが第１のセレクタ２１ｂに対して下層側に設けられているが、第１の積層構造２１ａが第１のセレクタ２１ｂに対して上層側に設けられていてもよい。同様に、図１及び図２では、第２の積層構造２２ａが第２のセレクタ２２ｂに対して下層側に設けられているが、第２の積層構造２２ａが第２のセレクタ２２ｂに対して上層側に設けられていてもよい。
【００１４】
図３Ａは、第１の積層構造２１ａ及び第２の積層構造２２ａの基本的な第１構成例を模式的に示した断面図である。
【００１５】
第１の積層構造２１ａ及び第２の積層構造２２ａはいずれも、垂直磁化を有するＳＴＴ（spin transfer torque）型の磁気抵抗効果素子として機能し、可変の磁化方向を有する第１の磁性層２１１と、固定された磁化方向を有する第２の磁性層２１２と、第１の磁性層２１１と第２の磁性層２１２との間に設けられた非磁性層２１３とを含んでいる。可変の磁化方向とは、所定の書き込み電流に対して磁化方向が変化することを意味する。固定された磁化方向とは、所定の書き込み電流に対して磁化方向が変化しないことを意味する。
【００１６】
第１の磁性層２１１は、磁気抵抗効果素子の記憶層として機能する。第１の磁性層２１１は、少なくとも鉄（Ｆｅ）及びボロン（Ｂ）を含有する。第１の磁性層２１１は、鉄（Ｆｅ）及びボロン（Ｂ）に加えてさらにコバルト（Ｃｏ）を含有していてもよい。
【００１７】
第２の磁性層２１２は、磁気抵抗効果素子の参照層として機能する。第２の磁性層２１２は、第１のサブ磁性層２１２ａ及び第２のサブ磁性層２１２ｂを含んでいる。第１のサブ磁性層２１２ａは、少なくとも鉄（Ｆｅ）及びボロン（Ｂ）を含有する。第１のサブ磁性層２１１は、鉄（Ｆｅ）及びボロン（Ｂ）に加えてさらにコバルト（Ｃｏ）を含有していてもよい。第２のサブ磁性層２１２ｂは、コバルト（Ｃｏ）と、プラチナ（Ｐｔ）、ニッケル（Ｎｉ）及びパラジウム（Ｐｄ）から選択された少なくとも１つの元素とを含有している。
【００１８】
非磁性層２１３は、磁気抵抗効果素子のトンネルバリア層として機能する。非磁性層２１３は、マグネシウム（Ｍｇ）及び酸素（Ｏ）を含有している。
【００１９】
なお、積層構造（第１の積層構造２１ａ、第２の積層構造２２ａ）には、第２の磁性層（参照層）２１２から第１の磁性層（記憶層）２１１に印加される磁化をキャンセルするための第３の磁性層（シフトキャンセリング層）がさらに含まれていてもよい。
【００２０】
また、図３Ａに示した例では、積層構造（第１の積層構造２１ａ、第２の積層構造２２ａ）の積層順序は、第１の磁性層２１１、非磁性層２１３及び第２の磁性層２１２の順序であるが、図３Ｂに示すように、第２の磁性層２１２、非磁性層２１３及び第１の磁性層２１１の順序であってもよい。
【００２１】
図１及び図２に示した第１のセレクタ２１ｂは第１の積層構造２１ａを選択するために用いられ、第２のセレクタ２２ｂは第２の積層構造２２ａを選択するために用いられる。第１のセレクタ２１ｂ及び第２のセレクタ２２ｂはいずれも、２端子間スイッチとして機能する。例えば、２端子間に印加される電圧が閾電圧よりも小さい場合には、２端子間スイッチ素子は高抵抗状態（例えば、電気的に非導通状態）である。２端子間に印加される電圧が閾電圧よりも大きい場合には、２端子間スイッチ素子は低抵抗状態（例えば、電気的に導通状態）である。２端子間スイッチ素子は、双方向において、上述した機能を有していてもよい。
【００２２】
上述したスイッチ素子は、Ｔｅ、Ｓｅ及びＳからなる群から選択された少なくとも１つのカルコゲン元素を含んでもよい。或いは、これらのカルコゲン元素を含有する化合物であるカルコゲナイドを含んでいてもよい。また、上述したスイッチ素子は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ａｓ、Ｐ及びＳｂからなる群から選択された少なくとも１つの元素を含んでいてもよい。
【００２３】
上述したような構成を有する磁気記憶装置の製造において、下層側の第１のメモリセル２１は、上層側の第２のメモリセル２２に比べてより多くの熱処理を経ることになる。すなわち、第１の積層構造２１ａは第２の積層構造２２ａに比べてより多くの熱処理を経ることになる。そのため、第１のメモリセル２１（第１の積層構造２１ａ）の特性が悪化する、或いは、第１のメモリセル２１（第１の積層構造２１ａ）と第２のメモリセル２２（第２の積層構造２２ａ）との間で特性差が生じる場合がある。このような特性の悪化や特性差が生じると、所望の性能を有する磁気記憶装置を得ることが困難になる。
【００２４】
本実施形態では、上述したような問題を低減するために、以下に示すような構成を提案している。
【００２５】
図４は、本実施形態の第１の構成例を模式的に示した断面図である。
【００２６】
図４に示すように、メモリセル領域１０００が周辺回路領域（トランジスタ及び配線等で形成されている）２０００上に設けられている。
【００２７】
メモリセル領域１０００には、光反射層３１ａが設けられている。光反射層３１ａは、第１の配線１１と第３の配線１３との間に設けられた部分を含む。すなわち、光反射層３１ａは、第１の配線１１の上層側であって且つ第３の配線１３の下層側に設けられている。本構成例では、光反射層３１ａは、第１の配線１１の上層側であって且つ第２のメモリセル２２の下層側に設けられている。光反射層３１ａの上面は、第１のメモリセル２１よりも上層側に設けられていることが好ましい。また、本構成例では、光反射層３１ａと第３の配線１３との間には、層間絶縁膜３２が設けられている。光反射層３１ａは、光透過率よりも高い光反射率を有しており、アルミニウム酸化物で形成されている。具体的には、後述するハロゲンランプの光に対して、光透過率よりも高い光反射率を有している。
【００２８】
上述したように、光反射層３１ａを設けることで、上層側の第２のメモリセル２２に対して熱処理を行う際に、下層側の第１のメモリセル２１への熱処理の影響を低減することが可能である。
【００２９】
図５は、第２のメモリセル膜２２ｆを形成した後の熱処理について示した図である。より具体的には、第２の積層構造膜を形成した後の熱処理について示した図である。熱処理には、ハロゲンランプアニールを用いる。例えば、４００℃で３０秒程度のハロゲンランプアニールを行う。ランプ光４０の一部は第２のメモリセル膜２２ｆで吸収され、第２のメモリセル膜２２ｆが熱処理される。第２のメモリセル膜２２ｆを透過したランプ光４０の大部分は、光反射層３１で反射されるため、第１のメモリセル２１にはランプ光４０がほとんど到達しない。そのため、第１のメモリセル２１が加熱されることを大幅に抑制することができる。
【００３０】
次に、本実施形態の第２の構成例について説明する。なお、基本的な事項は第１の構成例と同様であるため、第１の構成例で説明した事項の説明は省略する。
【００３１】
図６は、第２のメモリセル膜２２ｆを形成した後の熱処理について示した図である。より具体的には、第２の積層構造膜を形成した後の熱処理について示した図である。本構成例では、層間絶縁膜３２及び第２の配線１２上に光反射層３１ｂを形成し、光反射層３１ｂ上に第２のメモリセル膜２２ｆを形成している。光反射層３１ｂは、ハロゲンランプの光に対して、光透過率よりも高い光反射率を有している。光反射層３１ｂは、アルミニウム（Ａｌ）或いは銅（Ｃｕ）で形成されている。ランプ光４０の一部は第２のメモリセル膜２２ｆで吸収され、第２のメモリセル膜２２ｆが加熱される。第２のメモリセル膜２２ｆを透過したランプ光４０の大部分は、光反射層３１ｂの表面で反射されるため、第１のメモリセル２１にはランプ光４０がほとんど到達しない。そのため、第１のメモリセル２１が加熱されることを大幅に抑制することができる。
【００３２】
図７は、ハロゲンランプの分光放射率特性を示した図である。図８は、各種材料の反射率特性を示した図である。図７及び図８からわかるように、上述したアルミニウム酸化物（Ａｌ2Ｏ3）、アルミニウム（Ａｌ）及び銅（Ｃｕ）は、ハロゲンランプの分光放射率のピーク波長（１μｍ）において高い反射率を有している。
【００３３】
以上のように、本実施形態では、第１の配線１１の上層側であって且つ第３の配線１３の下層側に光反射層３１ａ或いは３１ｂを設けることにより、第１のメモリセル２１（特に、第１の積層構造２１ａ）が加熱されることを抑制することができ、優れた性能を有する磁気記憶装置を得ることができる。
【００３４】
（実施形態２）
次に、第２の実施形態について説明する。なお、基本的な事項は第１の実施形態と同様であるため、第１の実施形態で説明した事項の説明は省略する。
【００３５】
図９は、第２の実施形態に係る磁気記憶装置（半導体集積回路装置）の構成を模式的に示した断面図である。
【００３６】
本実施形態では、第２の配線１２の上層側であって且つ第３の配線１３の下層側に光吸収層３３が設けられている。図に示した例では、光吸収層３３は、第２のメモリセル２２の上層側に設けられている。光吸収層３３は、光透過率よりも高い光吸収率を有している。具体的には、光吸収層３３は、ハロゲンランプの光に対して光透過率よりも高い光吸収率を有している。光吸収層３３は、シリコン窒化物（ＳｉＮ）或いはシリコン炭化物（ＳｉＣ）で形成されている。
【００３７】
上述したように、光吸収層３３を設けることで、上層側の第２のメモリセル２２に対して熱処理を行う際に、下層側の第１のメモリセル２１への熱処理の影響を低減することが可能である。
【００３８】
図１０は、第２のメモリセル膜２２ｆを形成した後の熱処理について示した図である。より具体的には、第２の積層構造膜を形成した後の熱処理について示した図である。熱処理には、ハロゲンランプアニールを用いる。ランプ光４０の大部分は光吸収層３３で吸収され、光吸収層３３で発生した熱によって第２のメモリセル膜２２ｆが熱処理される。ランプ光４０の大部分は光吸収層３３で吸収されるため、第１のメモリセル２１にはランプ光４０がほとんど到達しない。そのため、第１のメモリセル２１が加熱されることを大幅に抑制することができる。
【００３９】
以上のように、本実施形態では、第２の配線１２の上層側であって且つ第３の配線１３の下層側に光吸収層３３を設けることにより、第１のメモリセル２１（特に、第１の積層構造２１ａ）が加熱されることを抑制することができ、優れた性能を有する磁気記憶装置を得ることができる。
【００４０】
（実施形態３）
次に、第３の実施形態について説明する。なお、基本的な事項は第１の実施形態と同様であるため、第１の実施形態で説明した事項の説明は省略する。
【００４１】
図１１Ａ及び図１１Ｂは、第３の実施形態に係る磁気記憶装置（半導体集積回路装置）の第１の構成例及び第２の構成例を模式的に示した断面図である。
【００４２】
本実施形態では、第１の配線１１の上層側であって且つ第３の配線１３の下層側に空隙３４が設けられている。図１１Ａ及び図１１Ｂに示すように、空隙３４が形成される位置は、空隙３４の埋め込み特性に応じて変化する。
【００４３】
上述したように、空隙３４を設けることで、上層側の第２のメモリセル２２に対して熱処理を行う際に、下層側の第１のメモリセル２１への熱処理の影響を低減することが可能である。
【００４４】
図１２は、第２のメモリセル膜２２ｆを形成した後の熱処理について示した図である。より具体的には、第２の積層構造膜を形成した後の熱処理について示した図である。熱処理には、ハロゲンランプアニールを用いる。ランプ光４０によって第２のメモリセル膜２２ｆが加熱され、第２のメモリセル膜２２ｆが熱処理される。一方、第２のメモリセル膜２２ｆの下層側には空隙３４が設けられているため、第２のメモリセル膜２２ｆで発生した熱は第１のメモリセル２１に伝導し難い。そのため、第１のメモリセル２１が加熱されることを大幅に抑制することができる。
【００４５】
以上のように、本実施形態では、空隙３４を設けることにより、第１のメモリセル２１（特に、第１の積層構造２１ａ）が加熱されることを抑制することができ、優れた性能を有する磁気記憶装置を得ることができる。
【００４６】
（実施形態４）
次に、第４の実施形態について説明する。なお、基本的な事項は第１の実施形態と同様であるため、第１の実施形態で説明した事項の説明は省略する。
【００４７】
図１３は、第４の実施形態に係る磁気記憶装置（半導体集積回路装置）の第１の構成例を模式的に示した断面図である。
【００４８】
本実施形態では、第２の配線１２が第１の配線１１よりも低い熱伝導率を有している。また、第２の配線１２は、第３の配線１３よりも低い熱伝導率を有していることが好ましい。第２の配線１２の材料としては、チタン（Ｔｉ）或いはニクロム（Ｎｉ）を用いることが可能である。
【００４９】
上述したように、第２の配線１２を低熱伝導率材料で形成することにより、上層側の第２のメモリセル２２に対して熱処理を行う際に、下層側の第１のメモリセル２１への熱処理の影響を低減することが可能である。
【００５０】
図１４は、第２のメモリセル膜２２ｆを形成した後の熱処理について示した図である。より具体的には、第２の積層構造膜を形成した後の熱処理について示した図である。熱処理には、ハロゲンランプアニールを用いる。ランプ光４０によって第２のメモリセル膜２２ｆが加熱され、第２のメモリセル膜２２ｆが熱処理される。第１のメモリセル２１と第２のメモリセル膜２２ｆとの間には、低熱伝導率材料で形成された第２の配線１２が設けられているため、第２のメモリセル膜２２ｆで発生した熱は第１のメモリセル２１に伝導し難い。そのため、第１のメモリセル２１が加熱されることを大幅に抑制することができる。
【００５１】
次に、本実施形態の第２の構成例について説明する。なお、基本的な事項は第１の構成例と同様であるため、第１の構成例で説明した事項の説明は省略する。
【００５２】
図１５及び図１６は、第４の実施形態に係る磁気記憶装置の第２の構成例を模式的に示した断面図である。図１５に示した断面の方向と図１６に示した断面の方向とは、互いに垂直である。本構成例では、第１の導電部分１２ａと、第２の導電部分１２ｂと、第１の導電部分１２ａと第２の導電部分１２ｂとの間の絶縁部分１２ｃとによって、第２の配線１２が構成されている。図１６に示すように、第２の配線１２の端部において第１の導電部分１２ａと第２の導電部分１２ｂとが導電性接続部分３５によって接続されている。したがって、第１の導電部分１２ａと第２の導電部分１２ｂとの間に絶縁部分１２ｃが介在していても、第２の配線１２は実質的に配線として機能する。本構成例では、絶縁部分１２ｃによって熱伝導が抑制されるため、第１のメモリセル２１が加熱されることを大幅に抑制することができる。
【００５３】
図１７は、第２の構成例の変更例を模式的に示した断面図である。本変更例では、絶縁膜１２ｃによって配線間を完全に分離している。この場合、絶縁膜１２ｃをさらに厚くすることで、より熱伝導を抑制することができる。
【００５４】
以上のように、本実施形態では、低熱伝導率材料を含む第２の配線１２を設けることにより、第１のメモリセル２１（特に、第１の積層構造２１ａ）が加熱されることを抑制することができ、優れた性能を有する磁気記憶装置を得ることができる。
【００５５】
（実施形態５）
次に、第５の実施形態について説明する。なお、基本的な事項は第１〜第４の実施形態と同様であるため、第１〜第４の実施形態で説明した事項の説明は省略する。
【００５６】
上述した第１〜第４の実施形態では、ランプアニールとしてハロゲンランプアニールを用いていたが、本実施形態では、ランプアニールとしてフラッシュランプアニールを用いている。
【００５７】
図１８は、第２のメモリセル膜２２ｆを形成した後の熱処理について示した図である。より具体的には、第２の積層構造膜を形成した後の熱処理について示した図である。第２のメモリセル膜２２ｆを形成した後、フラッシュランプ光によって熱処理を行うようにしている。
【００５８】
第１〜第４の実施形態で述べた熱処理において、フラッシュランプアニールを用いることにより、極めて短い時間で熱処理が完了するため、下層側への熱の伝達をより抑制することが可能となる。その結果、第１のメモリセル２１（特に、第１の積層構造２１ａ）が加熱されることを抑制することができ、優れた性能を有する磁気記憶装置を得ることができる。
【００５９】
また、上述の各実施形態では、セレクタとして２端子間スイッチ素子が適用される場合について説明したが、セレクタとして３端子間スイッチ素子である電界効果トランジスタ、例えばＭＯＳ（metal oxide semiconductor）トランジスタやＦＩＮ型トランジスタ等が適用されてもよい。また、２端子型のダイオード機能を有する素子が適用されてもよい。
【００６０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６１】
１０…下地領域
１１…第１の配線      １２…第２の配線      １３…第３の配線
２１…第１のメモリセル
２１ａ…第１の積層構造      ２１ｂ…第１のセレクタ
２１１…第１の磁性層      ２１２…第２の磁性層      ２１３…非磁性層
２２…第２のメモリセル
２２ａ…第２の積層構造      ２２ｂ…第２のセレクタ
２２ｆ…第２のメモリセル膜
３１ａ、３１ｂ…光反射層
３２…層間絶縁膜      ３３…光吸収層      ３４…空隙
３５…導電性接続部分
４０…ランプ光
１０００…メモリセル領域      ２０００…周辺回路領域
【図１】
2020043289.tif 000003
【図２】
2020043289.tif 000004
【図３Ａ】
2020043289.tif 000005
【図３Ｂ】
2020043289.tif 000006
【図４】
2020043289.tif 000007
【図５】
2020043289.tif 000008
【図６】
2020043289.tif 000009
【図７】
2020043289.tif 000010
【図８】
2020043289.tif 000011
【図９】
2020043289.tif 000012
【図１０】
2020043289.tif 000013
【図１１Ａ】
2020043289.tif 000014
【図１１Ｂ】
2020043289.tif 000015
【図１２】
2020043289.tif 000016
【図１３】
2020043289.tif 000017
【図１４】
2020043289.tif 000018
【図１５】
2020043289.tif 000019
【図１６】
2020043289.tif 000020
【図１７】
2020043289.tif 000021
【図１８】
2020043289.tif 000022