(57)【要約】【課題】  本発明は、要求される信号読み出し精度を維持しながら、電荷を転送する期間を低減できる光電変換装置を提供することを目的とする。【解決手段】  本発明に係る光電変換装置の１つの側面は、第１半導体領域と、第２半導体領域と、信号電荷をアバランシェ増倍する第３半導体領域と、を備え、第２半導体領域と第３半導体領域とには信号電荷をアバランシェ増倍するための逆バイアス電圧が印加され、第１半導体領域と第３半導体領域との間のポテンシャル障壁の高さを制御することにより、第１半導体領域の信号電荷を第３半導体領域に転送する制御手段を備え、信号電荷を第３半導体領域に転送する期間において、制御手段の電位が第１の電位に変化してから第２の電位に変化するまでの単位時間当たりの電位の変化量と、制御手段の電位が第３の電位に変化してから第４の電位に変化するまでの単位時間当たりの電位の変化量と、が異なる。【選択図】  図７
2020161716.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷と同じ第１極性のキャリアを多数キャリアとする第１導電型の第１半導体領域と、
第２極性のキャリアを多数キャリアとする第２導電型の第２半導体領域と、
前記信号電荷をアバランシェ増倍する前記第１導電型の第３半導体領域と、を備え、
前記第２半導体領域と前記第３半導体領域とには前記信号電荷をアバランシェ増倍するための逆バイアス電圧が印加され、
前記第１半導体領域と前記第３半導体領域との間に前記逆バイアス電圧よりも低い高さのポテンシャル障壁が形成され、
前記ポテンシャル障壁の高さを制御することにより、前記第１半導体領域の前記信号電荷を前記第３半導体領域に転送する制御手段を備え、
前記第１半導体領域の前記信号電荷を前記第３半導体領域に転送する期間において、前記制御手段の電位は、第１の電位、第２の電位、第３の電位、および第４の電位を含み、
前記制御手段の電位が前記第１の電位に変化してから前記第２の電位に変化するまでの単位時間当たりの電位の変化量と、前記制御手段の電位が前記第３の電位に変化してから前記第４の電位に変化するまでの単位時間当たりの電位の変化量と、が異なることを特徴とする光電変換装置。
【請求項２】
前記制御手段の電位が前記第１の電位に変化してから前記第２の電位に変化するまでの期間と、前記制御手段の電位が前記第３の電位に変化してから前記第４の電位に変化するまでの期間と、は異なることを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記第１の電位は前記第２の電位よりも高く、
前記第２の電位は前記第３の電位よりも高く、
前記第３の電位は前記第４の電位よりも高く、
前記制御手段の電位が前記第１の電位に変化してから前記第２の電位に変化するまでの期間は前記制御手段の電位が前記第３の電位に変化してから前記第４の電位に変化するまでの期間よりも短いことを特徴とする請求項２に記載の光電変換装置。
【請求項４】
前記第１の電位は前記第２の電位よりも低く、
前記第２の電位は前記第３の電位よりも低く、
前記第３の電位は前記第４の電位よりも低く、
前記制御手段の電位が前記第１の電位に変化してから前記第２の電位に変化するまでの期間は前記制御手段の電位が前記第３の電位に変化してから前記第４の電位に変化するまでの期間よりも長いことを特徴とする請求項２に記載の光電変換装置。
【請求項５】
前記第１の電位と前記第２の電位との電位差は、前記第３の電位と前記第４の電位との電位差と異なることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項６】
前記第１の電位は前記第２の電位よりも高く、
前記第２の電位は前記第３の電位よりも高く、
前記第３の電位は前記第４の電位よりも高いことを特徴とする請求項５に記載の光電変換装置。
【請求項７】
前記第１の電位は前記第２の電位よりも低く、
前記第２の電位は前記第３の電位よりも低く、
前記第３の電位は前記第４の電位よりも低いことを特徴とする請求項５に記載の光電変換装置。
【請求項８】
前記制御手段の電位が前記第１の電位に変化してから前記第２の電位に変化するまでの期間と、前記制御手段の電位が前記第３の電位に変化してから前記第４の電位に変化するまでの期間と、は同じ長さであり、前記第１の電位と前記第２の電位との差は、前記第２の電位と前記第３の電位との差よりも大きいことを特徴とする請求項６または７に記載の光電変換装置。
【請求項９】
前記制御手段の電位が前記第１の電位に変化してから前記第２の電位に変化するまでの期間と、前記制御手段の電位が前記第３の電位に変化してから前記第４の電位に変化するまでの期間と、は同じ長さであり、前記第１の電位と前記第２の電位との差は、前記第２の電位と前記第３の電位との差よりも小さいことを特徴とする請求項６または７に記載の光電変換装置。
【請求項１０】
前記第１の電位、前記第２の電位、前記第３の電位、前記第４の電位の順に電位を印加することを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
【請求項１１】
前記制御手段に印加する電位を変化させ始めてから前記制御手段に印加する電位を変化させる期間の中間時点までの間に、前記第１の電位および前記第２の電位を印加し、
前記中間時点から前記制御手段に印加する電位を変化させ終わるまでの間に、前記第３の電位および前記第４の電位を印加することを特徴とする請求項１乃至請求項１０のいずれか１項に記載の光電変換装置。
【請求項１２】
前記制御手段には、複数の抵抗と、複数のスイッチと、を含む電位制御手段が接続され、
前記電位制御手段に含まれる前記複数のスイッチのうちのオンする前記スイッチを制御することにより前記制御手段に印加する電位を変化させることを特徴とする請求項１乃至１１のいずれか１項に記載の光電変換装置。
【請求項１３】
信号電荷と同じ第１極性のキャリアを多数キャリアとする第１導電型の第１半導体領域と、
第２極性のキャリアを多数キャリアとする第２導電型の第２半導体領域と、
前記信号電荷をアバランシェ増倍する前記第１導電型の第３半導体領域と、を備え、
前記第２半導体領域と前記第３半導体領域とには前記信号電荷をアバランシェ増倍するための逆バイアス電圧が印加され、
前記第１半導体領域と前記第３半導体領域との間に前記逆バイアス電圧よりも低い高さのポテンシャル障壁が形成され、
前記ポテンシャル障壁の高さを制御することにより、前記第１半導体領域の前記信号電荷を前記第３半導体領域に転送する制御手段を備え、
前記第１半導体領域の前記信号電荷を前記第３半導体領域に転送する期間において、前記制御手段に印加する電位を変化させ始めてから第１の時点までの単位時間当たりの前記制御手段の電位の変化量と、前記第１の時点から前記印加する電位を変化させ終わるまでの単位時間当たりの前記制御手段の電位の変化量と、は異なることを特徴とする光電変換装置。
【請求項１４】
前記制御手段の電位を変化させ始めてから第１の時点までの単位時間当たりの前記制御手段の電位の変化量は、前記第１の時点から前記印加する電位を変化させ終わるまでの単位時間当たりの前記制御手段の電位の変化量よりも大きいことを特徴とする請求項１３に記載の光電変換装置。
【請求項１５】
前記制御手段の電位を変化させ始めてから第１の時点までの単位時間当たりの前記制御手段の電位の変化量は、前記第１の時点から前記印加する電位を変化させ終わるまでの単位時間当たりの前記制御手段の電位の変化量よりも小さいことを特徴とする請求項１３に記載の光電変換装置。
【請求項１６】
前記第１の時点は、前記制御手段の電位を変化させる期間の中間時点であることを特徴とする請求項１３乃至１５のいずれか１項に記載の光電変換装置。
【請求項１７】
前記制御手段は、電位を制御する電位制御部を含み、
前記電位制御部は、複数の電流源を含み、
前記電流源がオンされる数を制御することにより電位を変化させることを特徴とする請求項１３乃至１６のいずれか１項に記載の光電変換装置。
【請求項１８】
前記制御手段は、前記第２半導体領域に印加される電位を制御することにより、前記ポテンシャル障壁の高さを制御することを特徴とする請求項１乃至１７のいずれか１項に記載の光電変換装置。
【請求項１９】
前記制御手段が前記第２半導体領域に第４の電位を印加して前記ポテンシャル障壁を第１の高さとすることにより、前記第１半導体領域で前記信号電荷を蓄積する期間と、
前記制御手段の電位を変化させて前記ポテンシャル障壁を前記第１の高さより低くすることにより、前記第１半導体領域から前記第３半導体領域に信号電荷を転送する期間と、を備えることを特徴とする請求項１８に記載の光電変換装置。
【請求項２０】
平面視で前記第２半導体領域と重なる領域にゲート電極が配されており、
前記ゲート電極に印加する電位を変化させることにより前記ポテンシャル障壁の高さを変えることを特徴とする請求項１乃至１９のいずれか１項に記載の光電変換装置。
【請求項２１】
前記アバランシェ増倍により生起するアバランシェ電流の生起回数をカウントする回路手段を備えることを特徴とする請求項１乃至２０のいずれか１項に記載の光電変換装置。
【請求項２２】
前記アバランシェ増倍により生起するアバランシェ電流を検知して波形を整形する波形整形部を備え、
前記回路手段は、前記波形整形部で検知されたアバランシェ電流の生起回数をカウントすることを特徴とする請求項２１に記載の光電変換装置。
【請求項２３】
請求項１乃至２２のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理部と、を有することを特徴とする光電変換システム。
【請求項２４】
移動体であって、
請求項１乃至２２のいずれか１項に記載の光電変換装置と、
前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と、を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換装置に関わる。
【背景技術】
【０００２】
従来、アバランシェ増倍現象を用いた光電変換装置が知られている。
【０００３】
特許文献１には、入射光によってＰＤで発生した電荷を電荷増倍領域に転送し、電荷増倍領域でアバランシェ増倍を起こし、増倍された電荷を読み出す光電変換装置が記載されている。ＰＤから電荷増倍領域への転送は、増倍ゲート電極に所定の電位を印加することにより行われる。具体的には、増倍ゲート電極に印加する電位がＶ０の状態でＰＤにおいて電荷を発生させ、増倍ゲート電極に印加する電位がＶ１の状態で発生した電荷を電荷増倍領域に転送している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２８８３２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、ＰＤから電荷増倍領域へ電荷を転送する際の電位の変化を線形に行っている。具体的には、Ｖ０からＶ１へ一定の傾きで電位を変化させている。しかしながら、用途によっては電荷の転送を制御する制御手段の電位を不定に変化させた方が良い場合がある。例えば、高輝度時における信号読み出し精度と低輝度時の信号読み出し精度とで要求される信号読み出し精度が異なる場合があり、この場合は要求される信号読み出し精度に応じて電位を一定の傾きで変化させない方が良い場合がある。特許文献１では制御手段の電位を工夫することについて検討されていない。
【０００６】
本発明は、要求される信号読み出し精度を維持しながら、電荷を転送する期間を低減できる光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る光電変換装置の１つの側面は、信号電荷と同じ第１極性のキャリアを多数キャリアとする第１導電型の第１半導体領域と、第２極性のキャリアを多数キャリアとする第２導電型の第２半導体領域と、前記信号電荷をアバランシェ増倍する前記第１導電型の第３半導体領域と、を備え、前記第２半導体領域と前記第３半導体領域とには前記信号電荷をアバランシェ増倍するための逆バイアス電圧が印加され、前記第１半導体領域と前記第３半導体領域との間に前記逆バイアス電圧よりも低い高さのポテンシャル障壁が形成され、前記ポテンシャル障壁の高さを制御することにより、前記第１半導体領域の前記信号電荷を前記第３半導体領域に転送する制御手段を備え、前記第１半導体領域の前記信号電荷を前記第３半導体領域に転送する期間において、前記制御手段の電位は、第１の電位、第２の電位、第３の電位、および第４の電位を含み、前記制御手段の電位が前記第１の電位に変化してから前記第２の電位に変化するまでの単位時間当たりの電位の変化量と、前記制御手段の電位が前記第３の電位に変化してから前記第４の電位に変化するまでの単位時間当たりの電位の変化量と、が異なる。
【０００８】
本発明に係る光電変換装置の１つの側面は、信号電荷と同じ第１極性のキャリアを多数キャリアとする第１導電型の第１半導体領域と、第２極性のキャリアを多数キャリアとする第２導電型の第２半導体領域と、前記信号電荷をアバランシェ増倍する前記第１導電型の第３半導体領域と、を備え、前記第２半導体領域と前記第３半導体領域とには前記信号電荷をアバランシェ増倍するための逆バイアス電圧が印加され、前記第１半導体領域と前記第３半導体領域との間に前記逆バイアス電圧よりも低い高さのポテンシャル障壁が形成され、前記ポテンシャル障壁の高さを制御することにより、前記第１半導体領域の前記信号電荷を前記第３半導体領域に転送する制御手段を備え、前記第１半導体領域の前記信号電荷を前記第３半導体領域に転送する期間において、前記制御手段の電位を変化させ始めてから第１の時点までの単位時間当たりの前記制御手段の電位の変化量と、前記第１の時点から前記印加する電位を変化させ終わるまでの単位時間当たりの前記制御手段の電位の変化量と、は異なる。
【発明の効果】
【０００９】
本発明によれば、要求される信号読み出し精度を維持しながら、電荷を転送する期間を低減できる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態の光電変換装置の概略図である。
【図２】図１のＡ−Ａ’における断面図である。
【図３】第１の実施形態の光電変換素子の等価回路図である。
【図４】第１の実施形態の光電変換単位の断面構造図である。
【図５】参考例１の光電変換単位の動作を説明するタイミング図である。
【図６】図４のＢ−Ｂ’のポテンシャルを表す図である。
【図７】第１の実施形態の光電変換単位の動作を説明するタイミング図である。
【図８】第１の実施形態の光電変換単位の信号転送動作期間における電位の変化を示す図である。
【図９】第１の実施形態の光電変換単位の電位制御手段の構成を説明する図である。
【図１０】第２の実施形態の光電変換単位の信号転送動作期間における電位の変化を示す図である。
【図１１】第２の実施形態の光電変換装置の電位制御手段の構成を示す図である。
【図１２】第３の実施形態の光電変換単位の信号転送動作期間における電位の変化を示す図である。
【図１３】第４の実施形態の光電変換単位の信号転送動作期間における電位の変化を示す図である。
【図１４】第４の実施形態の光電変換装置の電位制御手段の構成を示す図である。
【図１５】第５の実施形態の光電変換単位の信号転送動作期間における電位の変化を示す図である。
【図１６】第６の実施形態の光電変換単位の断面構造図である。
【図１７】参考例２の光電変換単位の信号転送動作期間における電位の変化を示す図である。
【図１８】第６の実施形態の光電変換単位の信号転送動作期間における電位の変化を示す図である。
【図１９】図１６のＣ−Ｃ’のポテンシャルを表す図である。
【図２０】第７の実施形態の光電変換システムの概略構成を示すブロック図である。
【図２１】第８の実施形態の光電変換システム及び移動体の構成例を示す図である。
【発明を実施するための形態】
【００１１】
以下の実施形態においては、信号電荷（信号キャリア）として電子を用いるものを例として説明している。第１の極性のキャリアを多数キャリアとする第１導電型の半導体領域はＮ型半導体領域であり、第２の極性のキャリアを多数キャリアとする第２導電型の半導体領域はＰ型半導体領域である。しかしながら、本発明は信号電荷として正孔を用いるものであっても成り立つ。この場合、第１導電型の半導体領域はＰ型半導体領域となり、第２導電型の半導体領域はＮ型半導体領域となる。
【００１２】
また、以下の記述における光電変換単位は、撮像センサの場合には画素を指すが、本発明は撮像センサのみに適用されるものではないため、光電変換単位という言葉を使用している。
【００１３】
（第１の実施形態）
本実施形態に係る光電変換装置について、図１から図８を参照しながら説明する。
【００１４】
図１は、本実施形態に係る光電変換装置を示す概略図である。図２は、図１のＡ−Ａ’における光電変換装置の断面構造を模式的に示す図である。
【００１５】
図１及び図２に示すように、光電変換装置は、複数の基板を積層して構成されている。例えば、光電変換装置は、複数の光電変換単位７０を含む基板１００と、後述するカウンタ回路やインバータ回路を含む基板１１０と、を積層して構成されている。光電変換単位７０、カウンタ回路、及びインバータ回路は光電変換素子を構成している。つまり、１つの光電変換素子を構成する回路群が、基板１００と基板１１０とに分かれて配される。これにより、カウンタ回路を含むデジタル回路の高速化あるいは大規模化を実現しながら、平面視における光電変換装置の面積が大きくなることを防ぐことができる。
【００１６】
本実施形態では、基板１００の第１の面が光入射面である。図１及び図２において、基板１００が持つ２つの面のうち、基板１１０が配されていない側の面が第１の面である。つまり、図１及び図２においては、上側から光電変換装置に光が入射する。本発明が撮像装置に適用される場合は、図２に示すように、基板１００の第１の面、すなわち光入射面には、カラーフィルタ１３０やマイクロレンズ１２０などの光学部材が配される。そして、基板１００の第１の面とは反対の第２の面には、トランジスタのゲート電極や金属の配線層が配される。また、基板１１０は、基板１００に対して、基板１００の第２の面の側に位置する。以下では、光が入射する側を上側とし、対向する側を下側とする。
【００１７】
図２に示すように、基板１００と基板１１０とは、接合面において貼り合わされる。接合面は、銅などの金属と酸化膜などの絶縁体とによって構成される。接合面を成す金属は、光電変換単位７０など基板１００に配される素子と、カウンタなど基板１１０に配される回路とを接続する配線を構成してもよい。
【００１８】
図３は光電変換装置に含まれる光電変換素子８０の等価回路図である。図３に示すように、光電変換素子８０は、光電変換単位７０と、波形整形部として機能するインバータ回路７と、カウンタ回路８と、を含む。光電変換装置は、複数の光電変換素子８０を含む。そのため、図１に示すように、複数の光電変換単位７０が基板１００に配されている。これに対応して、複数のインバータ回路７と複数のカウンタ回路８とが基板１１０に配されている。
【００１９】
光電変換単位７０は、光電変換部６０と、電荷増倍部５０とを含む。光電変換部６０および電荷増倍部５０は、それぞれ、ダイオードの回路記号で示される。光電変換部６０は、信号電荷と蓄積するカソードと、アノードとにより構成される。電荷増倍部５０は、カソードとアノードとにより構成される。図３では、光電変換部６０のアノードと、電荷増倍部５０のアノードとが接続されている。換言すると、光電変換部６０のアノードと電荷増倍部５０のアノードとは共通のノードとなっている。この共通のノードには、電位制御部６が接続される。電荷増倍部５０のカソードには抵抗４を介して電位制御部５が接続されている。
【００２０】
電荷増倍部５０は、光電変換部６０のカソードから電荷増倍部５０のカソードに信号電荷が転送される期間において、光電変換部６０のカソードから転送される信号電荷をアバランシェ増倍して光電流を増倍するアバランシェダイオード（ＡＤ）である。電子なだれが形成される程度の逆バイアス電圧が印加されている状態で、光電変換部６０で生成された複数の電子のうちの１つの電子が電荷増倍部５０に転送されると、カソード及びアノードにより生じる電界によって加速される。そして、複数の電子（及び正孔）による電流が生じる。電子なだれが形成される程度の逆バイアス電圧とは、ブレイクダウン電圧以上の大きさの逆バイアス電圧である。ブレイクダウン電圧以上の大きさの逆バイアス電圧が印加されている期間において、電荷増倍部５０は、基本的にガイガーモードで動作する。したがって、信号電荷はアバランシェ増倍される。例えば、電位制御部５には正の固定電位ＶＤＤが印加されており、電位制御部６には負の電位Ｖｐが印加されている。アバランシェ増倍が生じていない状態では、電荷増倍部５０のカソードには抵抗４を通して電位ＶＤＤが供給される。そのため、ＶＤＤ−Ｖｐが電荷増倍部５０に印加される逆バイアス電圧となる。
【００２１】
抵抗４は、電位制御部５と電荷増倍部５０のカソードとに接続されている。抵抗４と電荷増倍部５０との動作の関係について説明する。電荷増倍部５０に電子なだれが生じる程度の逆バイアス電圧が印加されている期間に、電荷増倍部５０へ１つの信号電子が転送されると、アバランシェ増倍により電子が増倍される。増倍した電子によって得られる電流が、電荷増倍部５０とインバータ回路７と抵抗４との接続ノードに流れる。この電流による電圧降下により、電荷増倍部５０のカソードの電位が下がり、電荷増倍部５０は、電子なだれを形成しなくなる。これにより電荷増倍部５０のアバランシェ増倍が停止する。その後、電位制御部５の電位ＶＤＤが抵抗４を介して電荷増倍部５０のカソードに供給されるため、電荷増倍部５０のカソードに供給される電位が電位ＶＤＤに戻る。つまり、電荷増倍部５０の動作領域は、再びガイガーモードとなる。
【００２２】
抵抗４の役割の１つは、信号電荷によるアバランシェ増倍をいったんストップすること、およびストップさせた後に、電荷増倍部５０の動作領域を再びガイガーモードにすることである。
【００２３】
電荷増倍部５０に電子が転送されると、アバランシェ電流によって電荷増倍部５０のカソードの電位が下がる。電荷増倍部５０のカソードはインバータ回路７に接続されているため、カソードの電位がインバータ回路７の閾値より高いときはインバータ回路７の出力はローレベルになる。一方、カソードの電位がインバータ回路７の閾値より低いときはインバータ回路７の出力はハイレベルになる。つまり、インバータ回路７の出力は二値化される。結果として、光電変換部６０のカソードから電荷増倍部５０に転送され、アバランシェ増倍された信号電荷の有無に応じて、矩形パルスがインバータ回路７から出力される。
【００２４】
インバータ回路７は、アバランシェ電流の生起回数をカウントする回路手段、例えばカウンタ回路８に接続されている。カウンタ回路８は、インバータ回路７から出力されたパルスの数をカウントし、累算したカウント値を出力する。つまり、カウンタ回路８は、インバータ回路７からのパルスを受けると、カウント値を変化させる。上述の通り、インバータ回路７は、アバランシェ増倍されることにより生起するアバランシェ電流を検知し、アバランシェ電流の有無に基づいてパルスを発生する。カウンタ回路８は、電荷増倍部５０に少なくとも１つの電子が転送され、且つ、アバランシェ増倍されることにより生起するアバランシェ電流の生起回数をカウントしている。
【００２５】
図４は、光電変換素子８０に含まれる光電変換単位７０の断面構造を模式的に示す図である。図４では、下側が基板の第１の面側となる。光電変換単位７０は、Ｎ型半導体領域１（第１半導体領域）、Ｐ型半導体領域２（第２半導体領域）、Ｎ型半導体領域３（第３半導体領域）、及びＮ型半導体領域１２を含む。Ｐ型半導体領域２は、Ｎ型半導体領域１とＮ型半導体領域３との間の少なくとも一部に配される。Ｎ型半導体領域１２は、Ｎ型半導体領域３よりも低い不純物濃度を有し、且つ、Ｐ型半導体領域２とＮ型半導体領域３との間に配されている。図３における光電変換部６０のカソードはＮ型半導体領域１で構成される。また、光電変換部６０のアノード及び電荷増倍部５０のアノードはＰ型半導体領域２で構成される。そして、電荷増倍部５０のカソードはＮ型半導体領域３、１２で構成される。光電変換単位７０は、さらに、基板の第１の面側に形成されるＰ型半導体領域９、隣接する光電変換単位同士を分離するＰ型半導体領域１０、及びＰ型半導体領域１１をさらに含む。これらの半導体領域の断面構造における配置は、図４に示される通りである。Ｎ型半導体領域１は、Ｐ型半導体領域２、９、１０によって囲まれている。
【００２６】
次に電荷増倍部５０で生じるアバランシェ増倍について説明する。前述の通り、電荷増倍部５０は、Ｎ型半導体領域３とＮ型半導体領域１２とＰ型半導体領域２とを含み、Ｎ型半導体領域３及びＮ型半導体領域１２を含むＮ型半導体領域と、Ｐ型半導体領域２とはＰＮ接合を構成している。
【００２７】
電荷増倍部５０のＰＮ接合には、光電変換部６０から信号電荷が転送される期間（信号転送動作期間）の少なくとも一部の期間において、電荷増倍部５０でアバランシェ増倍を起こすための逆バイアス電圧が印加される。すなわち、電荷増倍部５０のＰＮ接合の近傍の空乏層には、アバランシェ増倍を起こす程度に電荷を加速する高い電界が生じている。
【００２８】
光電変換部６０で生成され、そして、蓄積された複数の信号電子のうち１つの信号電子が電荷増倍部５０の空乏層に転送されると、当該１つの信号電子は、上述の高い電界によって加速される。これにより、複数の電子（及び正孔）による電流、すなわち、アバランシェ電流が生じる。
【００２９】
本実施形態では、電位制御部６からＰ型半導体領域２に印加される電位を制御することにより、Ｎ型半導体領域１とＮ型半導体領域３との間のポテンシャル障壁の高さを変えている。したがって、第１の実施形態では、電位制御部６及びＰ型半導体領域２が制御手段である。信号転送動作期間のうちの少なくとも一部の期間において、アバランシェ増倍が生じる程度の逆バイアス電圧が電荷増倍部５０に印加されるように電位制御部６の電位は制御されている。
【００３０】
Ｎ型半導体領域３には、電位制御部５が接続されている。電位制御部５は、Ｎ型半導体領域３に電位Ｖｎを印加している。以下では、説明をわかりやすくするために、Ｎ型半導体領域３に電位Ｖｎとして正の固定電位ＶＤＤが印加されているものとする。Ｐ型半導体領域１１には、電位制御部６が接続されている。電位制御部６は、Ｐ型半導体領域１１に電位Ｖｐを印加している。電位Ｖｐは、Ｐ型半導体領域１１を介して、Ｐ型半導体領域２、９、１０にも印加されうる。
【００３１】
次に、本実施形態の光電変換単位７０の動作について説明する前に、参考例１の光電変換単位の動作について、図５を用いて説明する。同図において、横軸は時間を示し、縦軸は電位制御部が印加する電位Ｖｐを示している。参考例１では、信号転送動作期間において、電位Ｖｐを線形に変化させる場合を想定する。なお、図５に示す「信号蓄積動作期間」における動作は本実施形態においても同様である。また、詳細は後述するが、「信号転送動作期間」が非アバランシェ状態の期間と、アバランシェ状態の期間と、を含む点も同様である。
【００３２】
図５に示すように、電位Ｖｐを変化させることにより、信号電荷が光電変換部のカソードに蓄積される「信号蓄積動作期間」と、信号電荷が光電変換部のカソードから電荷増倍部のカソードに転送される「信号転送動作期間」と、が制御される。信号蓄積動作期間では、電位Ｖｐが電位Ｖ０である。また、信号転送動作期間では、電位ＶｐがＶｐ０よりも低く且つＶｐ２以上である。信号転送動作期間は、電荷増倍部５０が非アバランシェ状態の期間と、電荷増倍部５０がアバランシェ状態であり転送された信号電荷が読み出される期間と、を含む。非アバランシェ状態の期間は、電位Ｖｐが電位Ｖ０よりも低く電位Ｖ１よりも高い期間である。アバランシェ状態の期間は、電位Ｖｐが電位Ｖ１以下であり電位Ｖ２以上の期間である。
【００３３】
図６は、電位ＶｐがＶ０、Ｖ１、Ｖ２のそれぞれの場合における、図４のＢ−Ｂ’におけるポテンシャルを表す図である。
【００３４】
電位Ｖｐが電位Ｖ０のときは、電荷増倍部５０が非アバランシェ状態である。つまり、ポテンシャル障壁の高さは、信号電荷がアバランシェ増倍されない範囲に制限されている。つまり、電荷増倍部５０にかかる逆バイアス電圧が、アバランシェ増倍を生じさせるための最小の電圧より小さくなるように、電位Ｖｐ０を設定する。また、電位Ｖｐが電位Ｖｐ０のときには、Ｎ型半導体領域１とＮ型半導体領域３との間にポテンシャル障壁が形成され、信号電荷がＮ型半導体領域１に蓄積される。電位Ｖｐ０は、例えば−１８Ｖである。
【００３５】
電位制御部６は、電位Ｖｐが電位Ｖ０から低くなるように制御する。そして、電位Ｖｐが電位Ｖ１以下になると電荷増倍部５０がアバランシェ増倍を起こす状態となる。換言すると、電位Ｖｐが電位Ｖ１以下の場合には、電荷増倍部５０にかかる逆バイアス電圧がブレイクダウン電圧より大きい。
【００３６】
電位Ｖｐが電位Ｖ０から下がることで、Ｎ型半導体領域１とＮ型半導体領域３との間のポテンシャル障壁が低くなる。そして、電位ＶｐがＶ２に達すると、Ｎ型半導体領域１とＮ型半導体領域３との間のポテンシャル障壁がなくなる。この状態において、光電変換部６０で蓄積されたすべての信号電荷が電荷増倍部５０に転送される。つまり、電位ＶｐをＶ０から下げていったとき、まず、電荷増倍部５０がアバランシェ状態となり、その後、Ｎ型半導体領域１とＮ型半導体領域３との間のポテンシャル障壁がなくなる。例えば、Ｖ１は−２０Ｖであり、Ｖ２は−２５Ｖである。
【００３７】
図５に示すように、参考例１では電位Ｖ０から電位Ｖ２まで、電位を線形に変化させている。つまり、電位を一定の変化量で徐々に変化させている。参考例１によれば、読み出し精度は維持できるものの、信号転送期間の時間を要する。１つの画像（フレーム）を処理するフレームレートは、１つの信号蓄積動作期間と１つの信号転送動作期間により決定される。信号転送期間の時間を要すると、フレームレートが低下する。特に、高輝度な被写体を撮像した場合にはフレームレートの低下が顕著に生じる。
【００３８】
本実施形態では、図７に示すように、信号転送動作期間において、単位時間当たりの電位の変化量が一定にならないように電位Ｖｐを変化させている。具体的には、電位Ｖａから電位Ｖｂに変化させるまでの期間ｐ１を、電位Ｖｂから電位Ｖｃに変化させるまでの期間ｐ２よりも短くしている。電位Ｖａ、Ｖｂ、Ｖｃ、Ｖｄは、電位Ｖａ、Ｖｂ、Ｖｃ、Ｖｄの順に電位が低くなっている。別の観点では、信号転送動作期間のうち、中間時点よりも前における所定の電位を印加し始めてから所定の電位に電位を変化させるまでの期間は、中間時点よりも後において所定の電位を印加し始めてから所定の電位に電位を変化させるまでの期間よりも短い。例えば、中間時点よりも前に電位Ｖａ、Ｖｂを印加し、中間時点よりも後に電位Ｖｃ、Ｖｄを印加する。
【００３９】
Ｎ型半導体領域１に蓄積されている信号電荷が多い高輝度領域においては、カウントロスが生じたとしても低Ｓ／Ｎ比になりにくい。一方で、低輝度領域においては、低Ｓ／Ｎ比の影響を受けやすい。つまり、信号転送動作期間の開始直後においては、読み出し精度の低下は生じにくく、信号転送動作期間の終了直前においては、読み出し精度の低下が生じやすい。本実施形態によれば、高輝度領域における単位時間当たりの電位の変化量を低輝度領域における単位時間当たりの電位の変化量よりも多くすることにより、参考例１に比べて信号転送動作期間を短縮することができる。したがって、読み出し精度の低下を抑制しながら、フレームレートを向上させることができる。
【００４０】
本明細書では、ある電位に変化してから、ある電位とは異なる電位に変化するまでの期間ｐを「電位保持期間」という。なお、正確に言うと、信号転送動作期間でも光入射があれば信号蓄積も信号転送と並行して行われる。一方、信号蓄積動作期間には信号蓄積のみ行われて信号転送は行われない。
【００４１】
図８に、信号転送動作期間における電位Ｖｐの変化、並びに電位Ｖｐの変化に基づく、Ｎ型半導体領域３の電位の変化及びインバータ回路７の出力電位の変化を示す。同図においてＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５はＮ型半導体領域１からＮ型半導体領域３へ信号電荷が転送されるタイミングを示す。つまりこの図では計５個の信号電荷が転送される状況を表している。前述の通り、電位制御部６からＶ１以下の電位が印加されると電荷増倍部５０がアバランシェ状態となる。
【００４２】
Ｔ１の時点ではＶｐはまだＶ１に達していない。インバータ回路７は、Ｎ型半導体領域３の電位がインバータ回路７の閾値より高い場合に波形を整形する。図８では閾値はＶ１であり、Ｖ１以下の電位が検出されると、インバータ回路７は波形を整形する。Ｔ１で転送される信号電荷はある程度のインパクトイオン化電流を引き起こすものの、Ｖ１以下の電位とはなっていない。Ｔ１はＮ型半導体領域３の電位がインバータ回路７で波形が整形される電位に達していないため、インバータ回路７は波形を整形しない。したがって、カウンタ回路８においてカウントされない。
【００４３】
ＶｐがＶ１よりも低い電位となる、Ｔ２、Ｔ３、Ｔ４、及びＴ５では、転送される各信号電荷はアバランシェ電流を引き起こしてＮ型半導体領域３の電位をＶ１以下としている。したがって、インバータ回路７の出力にカウントパルスを生じさせ、カウンタ回路８においてカウントされる。
【００４４】
なお、図８では信号転送が始まるＶｐの電位はＶ１より高い場合を想定しており、Ｔ１のタイミングでも転送が起きているが、信号転送が実際に始まるＶｐの電位がＶ１より低い場合もある。
【００４５】
次に図９を参照しながらＰ型半導体領域２に印加する電位を変化させる構成について説明する。図９（ａ）は、電位制御部６の等価回路図である。電位Ｖ０と電位Ｖ２との間にｎ個の抵抗値と、各抵抗間の電位を取り出すためのスイッチが設けられている。抵抗Ｒにより分割された電位が各スイッチを介して出力される。出力部Ｖｐから電位Ｖｐが出力される。
【００４６】
図９（ｂ）に駆動タイミングを示す。時刻ｔ１からｔ２の期間はスイッチＳ１がＯＮしており、電位Ｖ０から抵抗Ｒの分だけ電圧降下した電位が出力される。次に時刻ｔ２でスイッチＳ１がＯＦＦし、スイッチＳ２がＯＮする。時刻ｔ２から時刻ｔ３までの間は、抵抗Ｒ＋Ｒ＝２Ｒの分だけ電位Ｖから電圧降下した電位が出力される。同様の動作により、時刻ｔｎから時刻ｔｎ＋１でスイッチＳｎが駆動され電位制御部６から出力される電位が決定する。ここで、各スイッチのＯＮ期間については、（ｔ２―ｔ１）≦（ｔ３―ｔ２）≦・・・≦（ｔｎ―ｔｎ―１）≦（ｔｎ−ｔｎ＋１）かつ（ｔ２―ｔ１）＜（ｔｎ―ｔｎ＋１）の関係となっている。以上の動作により、電位保持期間を変化させながら、電位制御部６からＰ型半導体領域２に印加される電位を制御する。
【００４７】
本実施形態によれば、一方、基板１００の上面で不要電荷が発生すると、Ｎ型半導体領域１に蓄積され、信号転送動作期間に不要電荷がカウントされうる。これに対して、Ｎ型半導体領域１に印加される逆バイアスは、アバランシェ状態の電荷増倍部５０に印加される逆バイアスより小さい。従来のＳＰＡＤは、高電圧がかかるために暗電流発生速度が高いＡＤにおいて光電変換も行っていた。しかるに本実施形態では、低逆バイアス電圧しかかからずしたがって暗電流の発生を小さくできる光電変換部（ＰＤ）と高電界部（アバランシェ増倍部）とを分離している。そのため、ＡＤで発生した不要な暗電子をカウントする期間を従来よりも縮小でき、不要電荷を従来のＳＰＡＤに比べて低減することができる。
【００４８】
以下、本実施形態によって得られる付加的な効果の１つとして、暗電流等に起因する不要電荷がいかにして低減されるかの説明をする。
【００４９】
図４に示すように、Ｎ型半導体領域１はＰ型半導体領域２、９、１０により取り囲まれており、いわゆるＣＭＯＳセンサの画素の光電変換部と同様に埋め込み構造となっている。不要電荷の発生源は、基板１００の表面に特に存在するため、Ｎ型半導体領域１を基板１００の表面から離間させることにより、暗電流を生じにくくできる。そのためにＰ型半導体領域９は半導体界面部が空乏化しないような濃度に設定される。前述の通り、完全空乏化転送のため、Ｐ型半導体領域２の不純物濃度を低く設定した場合には、結果的に、Ｐ型半導体領域９の不純物濃度が、Ｐ型半導体領域２の不純物濃度より高くなることがある。また、Ｎ型半導体領域１の側面にＰ型半導体領域１０が配されることにより、隣接する光電変換単位７０間のクロストークを低減できる。
【００５０】
（変形例）
以下に第１の実施形態に係る光電変換装置の変形例を示す。変形例に示す各構成を組み合わせた構成も本実施形態に含まれるものとする。
【００５１】
図１では、基板１００に光電変換単位７０が配され基板１１０にインバータ回路が配されていたが、１つの基板に光電変換単位７０及びインバータ回路が配されていてもよい。また、１つの基板に、光電変換素子８０の全体が配されていてもよい。
【００５２】
第１の実施形態では、電位制御部６からＰ型半導体領域２に印加する電位を制御することにより、Ｎ型半導体領域１からＮ型半導体領域３に信号電荷を転送している。これに限らず、電位制御部５からＮ型半導体領域３に印加する電位を制御することにより、Ｎ型半導体領域１とＮ型半導体領域３との間に生じるポテンシャル障壁の高さを変えてもよい。この場合は、Ｎ型半導体領域３及び電位制御部５が制御手段となる。
【００５３】
インバータ回路７は実質的にはＶ１の閾値を持つ比較器である。よってインバータ回路７に代えて比較器を用いてもよい。また、カウンタとして、カウント数に比例した所定の物理量、例えば電荷量に変換して記憶する別の回路を用いてもよい。
【００５４】
図４では、基板１００の表面の一部を構成するＰ型半導体領域９が配されている。これに限らず、負の固定電荷膜を基板１００の第１の面に配し、Ｎ型半導体領域１の基板１００の第１の面の近傍にホール蓄積層ができるようにしてもよい。この場合でも、暗電流を生じにくくできる。負の固定電荷膜としては、例えば、酸化ハフニウム、酸化アルミニウム、及び酸化タンタルなどを用いることができる。
【００５５】
第１の実施形態では、Ｐ型半導体領域２に印加される電位を低くして逆バイアス電圧を大きくすることにより、信号電荷を転送している。これに限らず、Ｎ型半導体領域３の電位を高くして逆バイアス電圧を大きくすることにより、信号電荷を転送してもよい。このような光電変換単位７０を用いる場合でも、本発明の効果を得ることができる。
【００５６】
また、第１の実施形態では、Ｎ型半導体領域１の下面に連続的にＰ型半導体領域２が配されている。つまり、Ｎ型半導体領域１の下面の全面にＰ型半導体領域２が配されている。これにより、Ｐ型半導体領域２のポテンシャル障壁を形成しやすく、Ｎ型半導体領域１に信号電荷が蓄積されやすい。また信号転送時にはこのポテンシャル障壁が十分低くなるようにＰ型半導体領域２には適切な濃度が設定される。これに限らず、Ｎ型半導体領域１とＮ型半導体領域３との間にポテンシャル障壁が形成されるのであれば、Ｐ型半導体領域２に部分的に隙間が設けられていてもよい。例えば、平面視でＮ型半導体領域３に重なる領域に隙間が設けられていてもよい。Ｐ型半導体領域２の隙間には、Ｎ型半導体領域が配されうる。このＮ型半導体領域は、Ｎ型半導体領域１あるいはＮ型半導体領域１２と同程度の不純物濃度であってもよいし、それらとは異なる不純物濃度であってもよい。
【００５７】
第１の本実施形態では、信号蓄積動作期間において、電荷増倍部５０を非アバランシェ状態としている。これにより従来のＳＰＡＤに比べて、強い光が入射する場合の消費電力を低減することができる。すなわち強い光が入射する場合のＳＰＡＤは信号電荷発生速度が非常に上がるため、アバランシェ電流が流れっぱなしに近い状態となる。この電流により消費電力が上がって、しかも信号電荷のカウントはあまりできない、いわゆるパイルアップという状態となる。しかるに、本発明の動作においては強い光が入射しても、アバランシェ電流が流れっぱなしに近い状態になるのは信号転送動作期間のみに限定される。よって信号蓄積動作期間に比べて信号読み出し期間が短いほど、ノイズ低減効果とともに消費電力の低減効果が大きくなる。これに限らず、電荷増倍部５０をアバランシェ状態とするような逆バイアス電圧が常に電荷増倍部５０に印加されてもよい。この場合には、信号転送動作期間以外に不要電荷によって生じるアバランシェ電流をカウントしないように、光電変換素子が構成される。アバランシェ電流のカウントがされないようにする方法としては、インバータ回路７を非活性にする、あるいは、信号読み出し期間の最初にカウンタ回路８をリセットするなどがある。この場合でも、信号電荷の蓄積は、電荷増倍部５０とは別の光電変換部６０で行われるため、上述の通り、不要電荷がカウントされる可能性を低減できる。
【００５８】
（第２の実施形態）
図１０、図１１を参照しながら第２の実施形態に係る光電変換装置について説明する。第２の実施形態に係る光電変換装置は、信号転送動作期間における電位制御部６の電位の変化のさせ方が第１の実施形態と異なる。具体的には、電位保持期間は一定であるが、電位の変化量が異なる。その他の構成は第１の実施形態と同様の構成とすることができる。
【００５９】
本実施形態では、図１０に示すように、信号転送動作期間の開始直後の電位の変化量が、信号転送動作期間の終了直前の電位の変化量よりも大きい。例えば、図１０に示すように、電位Ｖｅと電位Ｖｆとの電位差ｄ１が、電位Ｖｇと電位Ｖｈとの電位差ｄ２よりも大きい。
【００６０】
電位の変化量が大きいと、複数の信号電子が同時に転送され、それらが１カウントとされるため、カウントロスが生じ得る。信号転送動作の開始直後はＮ型半導体領域１に多数の信号電子がポテンシャル障壁を超えやすい場合である。言い換えると、Ｎ型半導体領域１に多量の信号電荷が蓄積されている高輝度の場合である。その場合には、カウントロスが生じてもＳ／Ｎ比が極度に低下することはない。一方で、Ｎ型半導体領域１に蓄積される信号電荷が少量である場合、つまり低輝度時にはポテンシャル障壁を十分に低くしないと信号電荷を転送できない。かつ、低輝度領域では信号キャリアの数が少ないため、カウントロスが生じると、低Ｓ／Ｎ比になりやすい。本実施形態によれば、影響の小さい高輝度領域で電位の変化量を大きくして信号転送動作期間を短縮しながら、影響の大きい低輝度領域での電位の変化量を小さくしてＳ／Ｎ比の低下を抑制している。したがって、Ｓ／Ｎ比の低下を抑制しながら、フレームレートの低下を抑制することができる。
【００６１】
本実施形態の電位制御部６からＰ型半導体領域２に印加する電位を変えるための構成について図１１に示す。図１１（ａ）は、電位制御部６の等価回路図である。２つの電位、Ｖ０、Ｖ２の間にＲ１からＲｎ＋１個の抵抗値と、各抵抗間の電位を取り出すためのスイッチが設けられている。抵抗Ｒ１からＲｎ＋１により分割された電圧が各スイッチを介して出力される。図１１（ｂ）に駆動タイミングを示す。
【００６２】
時刻ｔ１からｔ２の期間はスイッチＳ１がＯＮしており、Ｖ０から抵抗Ｒ１の分だけ電圧降下した電位が出力される。次に時刻ｔ２でスイッチＳ１がＯＦＦし、スイッチＳ２がＯＮする。時刻ｔ２から時刻ｔ３までの間は、抵抗Ｒ１＋Ｒ２の分だけＶ０から電圧降下した電位が出力される。
【００６３】
同様の動作により、時刻ｔｎから時刻ｔｎ＋１でスイッチＳｎが駆動され電位制御部６の電位制御が完了する。ここで、各抵抗値の関係は、Ｒ１≦Ｒ２≦・・・≦Ｒｎ≦Ｒｎ＋１かつＲ１＜Ｒｎ＋１の関係となっている。また、電位保持期間に関しては（ｔ２−ｔ１）＝（ｔ３−ｔ２）＝・・・＝（ｔｎ−ｔｎ−１）＝（ｔｎ−ｔｎ＋１）の関係となっている。
【００６４】
本実施形態においても第１の実施形態と同様に、読み出し精度の低下を低減し、フレームレートを向上させることができる。
【００６５】
なお、電位保持期間を一定として電位の変位量を変化させることを述べたが、第１の実施形態と組み合わせて、電位の保持期間を変化させながら電位の変化量を変化させてもよい。信号転送動作期間の開始時近傍では転送時間を短縮し、信号転送動作期間の終了時近傍では転送時間を長くとるような駆動となっていればよい。言い換えると、信号キャリアが多数の場合には、カウントロスを犠牲にして転送時間を短縮し、信号キャリアが少数の場合にはカウント精度を優先し、転送時間を長くとるような駆動となっていればよい。
【００６６】
（第３の実施形態）
図１２を参照しながら第３の実施形態に係る光電変換装置について説明する。本実施形態は、信号転送動作期間において、信号転送動作期間の開始直後における電位の変化量が信号転送動作期間の終了直前における電位の変化量よりも小さい点が第２の実施形態と異なる。その他の構成は第２の実施形態と同様の構成とすることができる。
【００６７】
Ｎ型半導体領域１に多量の信号電荷が蓄積されている場合には、ポテンシャル障壁の変動がわずかでも信号電荷は転送される。一方で、少量の信号電荷の場合にはポテンシャル障壁を大きく変動させないと信号電荷は転送されない。本実施形態によれば、信号読み出し開始時のカウントロスが低減でき、飽和電子数が大きく取れる。
【００６８】
本実施形態によれば、高輝度側での信号読み出し精度を維持しながら、参考例１に比べて信号転送動作期間を短縮し、フレームレートを向上させることができる。
【００６９】
（第４の実施形態）
図１３を参照しながら第４の実施形態に係る光電変換装置について説明する。本実施形態では、ステップ状ではなく電位を徐々に変化させている点、電位制御部６の回路構成が第２の実施形態と異なる。具体的には、傾斜の異なる複数のランプ信号が組み合わされて電位が変化している。その他の構成は第１の実施形態と同様の構成とすることができる。
【００７０】
本実施形態では、信号転送動作期間において、信号転送動作期間の開始から第１の時点までの単位時間当たりの電位の変化量が、第１の時点から信号転送動作期間の終了までの単位時間当たりの電位の変化量よりも大きい。第１の時点とは、例えば信号転送動作期間の中間時点である。これにより、参考例１と比較して、信号転送動作期間を短縮し、フレームレートを向上させることができる。
【００７１】
図１４に、本実施形態に係る電位制御部６の等価回路図を示す。図１４（ａ）は、電位制御部６の等価回路図である。出力端子Ｖｐの電圧は容量Ｃｐにて保持される。出力端子Ｖｐは、スイッチＳｒを介して、ＶＨに接続されており、リセット時にはＳｒがＯＮして、出力端子ＶｐはＶＨにセットされる。また、出力端子Ｖｐには、複数のスイッチＳ１からＳｎ、および電流源Ｉ１からＩｎが接続されており、各電流源はＶＬに接続されている。
【００７２】
図１４（ｂ）に駆動タイミングを示す。時刻ｔ１から時刻ｔ２の期間はスイッチＳ１がＯＮしており、出力端子Ｖｐが電位ＶＨにリセットされ、容量ＣｐにはＶＨが保持される。時刻ｔ２にてスイッチＳｒがＯＦＦし、スイッチＳ１からＳｎがＯＮして、電流源Ｉ１からＩｎが活性化する。電流源Ｉ１からＩｎの総和で決まる電流量で容量Ｃｐの放電が開始される。時刻ｔ３でスイッチＳ１がＯＦＦし、電流源Ｉ１がＯＦＦする。時刻ｔ４でスイッチＳ２がＯＦＦし、電流源Ｉ２がＯＦＦする。順次、電流源がＯＦＦすることで出力端子Ｖｐの電位を図１４（ｂ）に示す通り、信号転送動作期間の開始時近傍では傾きが大きく、信号転送動作期間の終了時近傍では傾きが小さくなるような非線形駆動を実現することができる。
【００７３】
なお、ここではスイッチを順次ＯＦＦしていく駆動としたが、電流源を順次切り替えて電流量を調整してもよく、放電量が制御できるような駆動であればよい。信号転送動作期間の開始時近傍では単位時間当たりの電位の変化量が大きく、信号転送動作期間の終了時近傍では単位時間当たりの電位の変化量が短い駆動となっていればよい。言い換えると、多量の信号電荷が蓄積されている場合には、カウントロスを犠牲にして転送時間を短縮し、少量の信号電荷が蓄積されている場合には、信号読み出し精度を優先し、転送時間を長くとるような駆動となっていればよい。
【００７４】
（第５の実施形態）
図１５を参照しながら第５の実施形態に係る光電変換装置について説明する。本実施形態では、信号転送動作期間において、信号転送動作期間の開始から第１の時点までの単位時間当たりの電位の変化量が、第１の時点から印加する電位を変化させ終わるまでの単位時間当たりの電位の変化量よりも小さい。その他の構成は第４の実施形態と同様の構成とすることができる。
【００７５】
多量の信号電荷が蓄積されている場合には、ポテンシャル障壁の変動がわずかでも信号電荷は転送される。一方で、少量の信号電荷が蓄積されている場合にはポテンシャル障壁を大きく変動させないと信号電荷が転送されない場合がある。本実施形態の駆動によれば、信号転送動作期間のカウントロスが低減でき、飽和電子数が大きく取れる。
【００７６】
本実施形態によれば、高輝度側での信号読み出し精度を向上させながら、参考例１に比べて信号転送動作期間を短縮でき、フレームレートを向上させることができる。
【００７７】
（第６の実施形態）
図１６は第６の実施形態に係る光電変換装置の光電変換単位の概略断面図である。同図において図４と同一の部品には同一番号を付し、再度の説明は省略する。また抵抗４、電位制御部５、インバータ回路７、カウンタ回路８はこれまでに説明した実施形態のものと同じなので省略している。本実施形態に係る光電変換装置は、ゲート電極４３によりポテンシャル障壁の高さを制御している点で第１の実施形態と異なる。
【００７８】
図１６に示すように、本実施形態では、光電変換部６０は、Ｐ型半導体領域４２、Ｎ型半導体領域４４、および後述するＮ型半導体領域４１により構成される。また、電荷増倍部５０は、Ｐ型半導体領域４６とＮ型半導体領域３とにより構成される。そして、光電変換部６０と電荷増倍部５０とが基板の上面と平行な方向に並んで配されている。光電変換部６０と電荷増倍部５０との間には、Ｎ型半導体領域１が配されている。そして、光電変換部６０のＮ型半導体領域４４とＮ型半導体領域１との間にはＰ型半導体領域４８が配されている。平面視で、Ｐ型半導体領域４８とＮ型半導体領域１とに重なる領域にゲート電極４３が配されている。
【００７９】
ゲート電極４３に供給する電位を制御することにより、Ｎ型半導体領域４４に蓄積された信号電荷をＮ型半導体領域１に転送している。また、ゲート電極４３に供給する電位を制御することにより、Ｎ型半導体領域１とＮ型半導体領域３との間のポテンシャル障壁の高さも制御している。両者の間に配されたＰ型半導体領域４６に接地電位などの所定の電位が供給されることで、Ｎ型半導体領域１とＮ型半導体領域３との間のポテンシャル障壁が形成されている。
【００８０】
Ｎ型半導体領域４４の上部、半導体界面部には、Ｐ型半導体領域４８の不純物濃度よりも不純物濃度の高いＰ型半導体領域４２が配されている。Ｐ型半導体領域４２と、Ｎ型半導体領域４４とにより埋め込み型のＰＤが構成される。
【００８１】
Ｎ型半導体領域４４の下面には、Ｎ型半導体領域４４に比べて不純物濃度の低いＮ型半導体領域４１が配されている。なお、Ｎ型半導体領域４１は、Ｐ型半導体領域９に比べて不純物濃度の低いＰ型半導体領域であってもよい。入射光によって信号電荷が発生するのは主にＮ型半導体領域４１である。
【００８２】
Ｎ型半導体領域１とＰ型半導体領域４６との間において、平面視でゲート電極４３に重ならない領域であって、且つ、半導体基板の上面の一部を構成する領域には、Ｐ型半導体領域４５が配されている。上述の通り、不要電荷は半導体基板の表面で発生しやすい。半導体基板の上面の一部を構成する領域にＰ型半導体領域４２や４５が配され且つそれらの不純物濃度が高濃度であると、半導体界面部での空乏化は妨げられ、不要電荷の発生、すなわち暗電流の発生速度を著しく下げることができる。
【００８３】
Ｎ型半導体領域１とＮ型半導体領域３との間には、Ｐ型半導体領域４６が配されている。Ｎ型半導体領域１とＮ型半導体領域３との間には、Ｐ型半導体領域４６によるポテンシャル障壁が形成されている。Ｐ型半導体領域４６、および、９、４２、４８には、接地電位などの所定の電位が供給される。
【００８４】
平面視で、光電変換部６０及び電荷増倍部５０を含む光電変換単位の周囲には、絶縁体により構成される素子分離体４７が配されている。素子分離体４７の下には、Ｐ型半導体領域４８が配されている。
【００８５】
本実施形態のゲート電極４３に供給する電位の変化に基づく動作を説明する前に図１７を参照しながら参考例２の動作について説明する。同図において、横軸は時間を示し、縦軸はでにゲート電極４３に印加する電位Ｖｔｘを示している。参考例２では、信号転送動作期間において、電位ＶＨからＶＬに線形に電位を変化させている。参考例２では、信号転送動作期間において、電位Ｖｔｘを線形に変化させる場合を想定する。なお、図１７に示す「信号蓄積動作期間」における動作は本実施形態においても同様である。
【００８６】
図１８は、信号転送動作期間において、ゲート電極４３の電位の変化による図１６における破線Ｄ−Ｄ’に沿ったポテンシャルの変化を示す。図１８を参照しながら、Ｖｔｘの変化によるポテンシャル障壁の高さの変化について説明する。
【００８７】
まず、電位Ｖｔｘは電位ＶＬに制御される。ゲート電極４３に印加される電位Ｖｔｘが電位ＶＬである間は、生成された信号電荷がＮ型半導体領域４４に蓄積される。すなわち、ゲート電極４３に印加される電位Ｖｔｘが電位ＶＬである期間が、信号蓄積動作期間である。
【００８８】
この時のポテンシャルは、図１８（ａ）に示される。Ｎ型半導体領域４４とＮ型半導体領域１との間にポテンシャル障壁が形成されるように、電位ＶＬは設定される。ゲート電極４３、Ｐ型半導体領域４８、および、両者の間の不図示の絶縁膜はＭＯＳ構造を構成するため、ゲート電極４３の電位によって、ゲート電極４３の下のＰ型半導体領域４８におけるポテンシャルを制御しうる。
【００８９】
図１７に示すように、信号転送動作を開始するため、ゲート電極４３に印加される電位Ｖｔｘが電位ＶＬから電位ＶＨに変化する。その後、電位Ｖｔｘは、電位ＶＨから電位ＶＬに徐々に変化する。信号電荷が電子であるため、電位ＶＨは電位ＶＬより高い電位である。
【００９０】
図１８（ｃ）に、電位Ｖｔｘが電位ＶＨである時のポテンシャルを示す。電位Ｖｔｘが電位ＶＬである時に比べて、Ｐ型半導体領域４８（およびＮ型半導体領域１）のポテンシャルが下がる。そのため、Ｎ型半導体領域４４とＮ型半導体領域１の間に生じていたポテンシャル障壁がなくなる。結果として、Ｎ型半導体領域４４で蓄積された信号電荷がＮ型半導体領域１に転送される。なお、Ｐ型半導体領域４６のポテンシャルは、ゲート電極４３の電位の影響をあまり受けない。そのため、Ｎ型半導体領域１のポテンシャルが相対的に下がった結果、Ｎ型半導体領域１とＮ型半導体領域３との間にはポテンシャル障壁が形成される。したがって、Ｎ型半導体領域１に転送された信号電荷は、Ｎ型半導体領域１に保持される。
【００９１】
ゲート電極４３に印加される電位Ｖｔｘを電位ＶＨから電位ＶＬに向けて下げていくと、図１８（ｂ）に示すように、Ｎ型半導体領域１およびＰ型半導体領域４８のポテンシャルが上がっていく。それに伴いＰ型半導体領域４６によるポテンシャル障壁が低くなる。したがって、Ｎ型半導体領域１からＮ型半導体領域３に信号電荷が転送される。本実施形態においては、第２の電位ＶＨから第１の電位ＶＬへ徐々に電位Ｖｔｘが変化する。このような構成によれば、第１の実施形態と同様に、Ｎ型半導体領域１に保持された信号キャリアを１つずつ転送することができる。
【００９２】
図１７に示すように、参考例２では電位ＶＨから電位ＶＬまで、電位を線形に変化させている。つまり、電位を一定の変化量で徐々に変化させている。参考例２によれば、読み出し精度は維持できるものの、信号転送期間の時間を要する。したがって、フレームレートが低下する。
【００９３】
本実施形態では、図１９に示すように、信号転送動作期間において、単位時間当たりの電位の変化量が一定にならないように電位Ｖｔｘを変化させている。電位の変化のさせ方、及びゲート電極４３に印加する電位を制御する電位制御部の構成は第１の実施形態と同様の手段により制御できるため、説明を省略する。
【００９４】
Ｎ型半導体領域１に蓄積されている信号電荷が多い高輝度領域においては、カウントロスが生じたとしても低Ｓ／Ｎ比になりにくい。一方で、低輝度領域においては、低Ｓ／Ｎ比の影響を受けやすい。つまり、信号転送動作期間の開始直後においては、読み出し精度の低下は生じにくく、信号転送動作期間の終了直前においては、読み出し精度の低下が生じやすい。本実施形態によれば、高輝度領域における単位時間当たりの電位の変化量を低輝度領域における単位時間当たりの電位の変化量よりも多くすることにより、参考例２に比べて信号転送動作期間を短縮することができる。したがって、読み出し精度の低下を抑制しながら、フレームレートを向上させることができる。
【００９５】
第１の実施形態で説明したＰ型半導体領域２およびＮ型半導体領域３と同様に、Ｐ型半導体領域４６とＮ型半導体領域３との間には、アバランシェ増倍を起こすのに十分な逆バイアスが印加されている。したがって、Ｎ型半導体領域３に信号電荷が転送される際には、第１の実施形態と同じ動作によって、アバランシェ増倍が生起され、信号電荷がカウントされる。
【００９６】
以上に説明した通り、信号電荷を蓄積するＮ型半導体領域１は、光電変換の機能を備えていなくてもよい。このような場合でも、第１の実施形態と同様に、不要電荷をカウントする可能性を低減することができる。
【００９７】
第４の実施形態ではゲート電極４３の電位によって動作が制御されるので、第１の実施形態よりも駆動を制御しやすい。
【００９８】
電荷増倍部５０は第１の実施形態と同じく、Ｎ型半導体領域３に印加される電圧を制御することなどによって、読み出し動作期間だけアバランシェ状態としてもよい。あるいは、ゲート電極４３以外の電極電位をなるべく固定するため、電荷増倍部５０は通常アバランシェ状態としたままで、インバータ回路７、カウンタ回路８を読み出し動作以外の期間は休止状態としてもよい。
【００９９】
前者の場合には不要電荷、すなわちノイズの低減効果、および強い光が入射した場合の電力低減効果が得られる。後者の場合にはノイズ低減効果が得られる。
【０１００】
本実施形態に係る光検出装置では光電変換部６０と電荷増倍部５０とが第１の実施形態のように縦方向に積み重なってはいない。よって、光入射はゲート電極４３が配されている側を光入射面でも、あるいはゲート電極４３が配されている側と反対側の面を光入射面としてもよい。
【０１０１】
なお、本実施形態では、第１の実施形態に記載の電位の制御を用いる例について説明したが、第２の実施形態から第５の実施形態に記載の制御方法でゲート電極２３の電位Ｖｔｘを制御してもよい。第２の実施形態乃至第５の実施形態と同様の効果が得られる。
【０１０２】
（第７の実施形態）
本実施形態による光電変換システムについて、図２０を用いて説明する。上述した各実施形態の光電変換装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。図１９は、本実施形態による光電変換システムの概略構成を示すブロック図である。
【０１０３】
上記の各実施形態で述べた光電変換装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と光電変換装置とを備えるカメラモジュールも、光電変換システムに含まれる。図２０には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。上述した各実施形態の光電変換装置は、図２０の撮像装置２０１として用いることができる。
【０１０４】
図２０に例示した光電変換システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、レンズ２０２により結像された光学像を画像データに変換する。
【０１０５】
光電変換システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部２０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部２０８の一部であるＡＤ変換部は、撮像装置２０１が設けられた半導体基板に形成されていてもよいし、撮像装置２０１とは別の半導体基板に形成されていてもよい。また、撮像装置２０１と信号処理部２０８とが同一の半導体基板に形成されていてもよい。
【０１０６】
光電変換システム２００は、さらに、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。さらに光電変換システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、光電変換システム２００に内蔵されていてもよく、着脱可能であってもよい。
【０１０７】
さらに光電変換システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。
【０１０８】
撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。
【０１０９】
上述した各実施形態による光電変換装置を適用することにより、フレームレートの低下を抑制しながら低輝度領域において良質な画像を取得しうる光電システムを実現することができる。
【０１１０】
（第８の実施形態）
本実施形態による光電変換システム及び移動体について、図２１を用いて説明する。
【０１１１】
図２１（ａ）は、車戴カメラに関する光電変換システムの一例を示したものである。光電変換システム３００は、光電変換装置３１０を有する。光電変換装置３１０は、上記の実施形態のいずれかに記載の光電変換装置である。光電変換システム３００は、光電変換装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、光電変換システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部３１４を有する。また、光電変換システム３００は、算出された視差に基づいて対象物までの距離を算出する距離計測部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差算出部３１４や距離計測部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【０１１２】
光電変換システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、光電変換システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【０１１３】
本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム３００で撮像する。図２１（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の光電変換システムを示した。車両情報取得装置３２０が、所定の動作を行うように光電変換システム３００ないしは光電変換装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
【０１１４】
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【０１１５】
（変形実施形態）
本発明は、上記実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【０１１６】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０１１７】
１  第１半導体領域
２  第２半導体領域
３  第３半導体領域
【図１】
2020161716.tif 000003
【図２】
2020161716.tif 000004
【図３】
2020161716.tif 000005
【図４】
2020161716.tif 000006
【図５】
2020161716.tif 000007
【図６】
2020161716.tif 000008
【図７】
2020161716.tif 000009
【図８】
2020161716.tif 000010
【図９】
2020161716.tif 000011
【図１０】
2020161716.tif 000012
【図１１】
2020161716.tif 000013
【図１２】
2020161716.tif 000014
【図１３】
2020161716.tif 000015
【図１４】
2020161716.tif 000016
【図１５】
2020161716.tif 000017
【図１６】
2020161716.tif 000018
【図１７】
2020161716.tif 000019
【図１８】
2020161716.tif 000020
【図１９】
2020161716.tif 000021
【図２０】
2020161716.tif 000022
【図２１】
2020161716.tif 000023