(57)【要約】【課題】電圧制御型仮想同期機制御を具備する変換器において、電圧制御型仮想同期機制御を維持したまま過電流抑制を行うことができる電圧制御型仮想同期機制御装置及び電圧制御型仮想同期機を提供する。【解決手段】  変換器に対して電圧制御型仮想同期機制御を行う電圧制御型仮想同期機制御装置であって、電圧制御型仮想同期機制御を行う制御部を具備し、前記制御部は、当該制御部に入力される出力電圧指令値を補整する補整手段を具備し、前記補整手段は、前記出力電圧指令値と測定された系統電圧値とをＤ軸及びＱ軸からなる回転座標系に変換し、前記系統電圧値を中心とする半径ｒの制御円をリミッタとして用い、前記出力電圧指令値が前記制御円の外に出たことを条件とし、前記制御円上又はその内側に存在する補整出力電圧指令値を前記出力電圧指令値とする。【選択図】図１
2020043688.tif 000002
【特許請求の範囲】
【請求項１】
変換器に対して電圧制御型仮想同期機制御を行う電圧制御型仮想同期機制御装置であって、
電圧制御型仮想同期機制御を行う制御部を具備し、
前記制御部は、当該制御部に入力される出力電圧指令値を補整する補整手段を具備し、
前記補整手段は、前記出力電圧指令値と測定された系統電圧値とをＤ軸及びＱ軸からなる回転座標系に変換し、前記系統電圧値を中心とする半径ｒの制御円をリミッタとして用い、前記出力電圧指令値が前記制御円の外に出たことを条件とし、前記制御円上又はその内側に存在する補整出力電圧指令値を前記出力電圧指令値とする
ことを特徴とする電圧制御型仮想同期機制御装置。
【請求項２】
前記補整出力指令値が、前記制御円上で且つ前記系統電圧値に近い点であることを特徴とする請求項１記載の電圧制御型仮想同期機制御装置。
【請求項３】
前記半径ｒが、前記電圧制御型仮想同期機制御が模擬している模擬発電機のリアクトル成分値から求められた値であることを特徴とする請求項１又は２記載の電圧制御型仮想同期機制御装置。
【請求項４】
前記補整手段は、前記出力電圧指令値のベクトルｖＶｏｒｄｅｒと前記系統電圧値のベクトルｖＶｓｙｓとの電圧差Ｖｄｉｆｆがｒより大きい場合に、前記出力電圧指令値Ｖｏｒｄｅｒと前記系統電圧値Ｖｓｙｓとの間にある電圧値Ｖｃｏｎｖであり且つ前記制御円上又はその内側に入る補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖを決定し、この補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖを前記補整出力電圧指令値とする
ことを特徴とする請求項１〜３の何れか一項に記載の電圧制御型仮想同期機制御装置。
【請求項５】
前記補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖが、前記出力電圧指令値ＶｏｒｄｅｒのベクトルｖＶｏｒｄｅｒと、前記系統電圧値ＶｓｙｓのベクトルｖＶｓｙｓとを結ぶ直線と前記制御円との交点へのベクトルであることを特徴とする請求項４記載の電圧制御型仮想同期機制御装置。
【請求項６】
前記補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖが、前記系統電圧値ＶｓｙｓのベクトルｖＶｓｙｓ又は当該ベクトルを延長した直線と前記制御円との２つの交点のうち前記出力電圧指令値Ｖｏｒｄｅｒに近い電圧値を示すベクトルであることを特徴とする請求項４記載の電圧制御型仮想同期機制御装置。
【請求項７】
請求項１〜６の何れか一項に記載の電圧制御型仮想同期機制御装置を具備する変換器であることを特徴とする電圧制御型仮想同期機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御型仮想同期機制御装置及び電圧制御型仮想同期機に関する。
【背景技術】
【０００２】
近年、環境問題の点から太陽光発電システム等の自然エネルギーを用いた分散形電源の系統への導入が進んでおり、今後ますます増加するものと考えられる。再生可能エネルギーが系統にされる際、変換器を介して接続されることも多い。このため、再生可能エネルギーが増加すると系統に接続される同期機が減少し、代替として変換器が増加することになる。
【０００３】
このような変換器として一般的なベクトル制御に基づく電流制御のブロック図を図１１に示す。図示する電力制御は、３相交流状態量を２相変換（αβ変換）し、さらに回転座標系に変換（ＤＱ変換）する方式である。Ｄ軸（有効分）とＱ軸（無効分）とを分離、独立して制御するため、両者が非干渉化できる。電力制御に関しては機器の用途ごとに異なる制御が用いられるが、図示のものはＰｏｒｄの定電力を出力する定電力制御のブロックを示す。
【０００４】
図１２はＰＬＬ（phase locked loop；位相同期回路）のブロック図である。このように、ＰＬＬ位相θＰＬＬと系統電圧（変換器用変圧器一次側電圧）との位相θＳとの差分Δθを算出し、この差を０にするように制御を行っている。
【０００５】
このように制御される変換器は電流制御系を持っており、系統擾乱時でも過電流を抑制することが可能である。
【０００６】
しかしながら、このように制御される変換器が多量に系統に接続されると、系統電圧変動の増大、系統内の慣性エネルギー量の低下、系統擾乱時の周波数変化幅、速度の増大などの不具合が生じる可能性がある。そこで、変換器に従来の同期機と同様な挙動をさせて系統を安定化さる仮想同期機制御が提案されている（例えば、非特許文献１参照）。
【０００７】
このような仮想同期機制御を具備する変換器（以下、仮想同期機と呼称することがある）としては、電圧制御型仮想同期機制御を具備するものがある。この電圧制御型仮想同期機制御を具備する仮想同期機を系統に接続した模式図を図１３に示す。図示するように、仮想同期機（ＶＳＧ）０１は、模擬対象となる同期発電機が系統に接続される場合の挙動を模擬するように制御されるものである。なお、図１３のインダクタンス０２は、模擬対象の発電機のリアクトル成分を、変換器の連系リアクトルで代替したものである。
【０００８】
ここで、模擬対象の同期発電機の挙動は下記方程式を解くことによって実現される。
【数１】
2020043688.tif 000003
【０００９】
ここで、Ｐｏｒｄｅｒは電力指令値、Ｐｍｅｓは変換器出力電力、Ｊは模擬発電機の慣性モーメント、ωｍは模擬発電機の回転子角速度、δは模擬発電機のすべり、Ｄは模擬発電機の制動係数を表す。
【００１０】
上記方程式の解に基づいた制御の一例を図１４に示す。
【００１１】
このような電圧制御型仮想同期機は、電圧を制御して電圧源として動作するため、電流が制御できない。このため、系統擾乱時などには過電流が発生し、変換器停止となる虞がある。例えば、図１３のインダクタンス０２が０．２ｐｕの仮想同期機０１の至近端で系統故障が発生した際、５．０ｐｕ以上の過電流が発生することが予想される。構想自体は変換器である仮想同期機０１は、このような大電流に耐えることはできない。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】崎元謙一他，「仮想同期機発電機によるインバータ連系形分散電源を含む系統の安定化制御」，電気学会論文誌B，Vol. 132, No. 4 pp. 341-349 (2012)
【発明の概要】
【発明が解決しようとする課題】
【００１３】
従来の仮想同期機制御を具備する変換器では、系統擾乱時など過電流が発生する虞がある場合、電圧制御型仮想同期機制御を停止し、電流制御を行う必要があるが、この場合、仮想同期機制御が停止するので、系統の安定には悪影響を与える。
【００１４】
本発明は、このような事情に鑑み、電圧制御型仮想同期機制御を具備する変換器において、電圧制御型仮想同期機制御を維持したまま過電流抑制を行うことができる電圧制御型仮想同期機制御装置及び電圧制御型仮想同期機を提供することを目的とする。
【課題を解決するための手段】
【００１５】
前記目的を達成する本発明の第１の態様は、変換器に対して電圧制御型仮想同期機制御を行う電圧制御型仮想同期機制御装置であって、電圧制御型仮想同期機制御を行う制御部を具備し、前記制御部は、当該制御部に入力される出力電圧指令値を補整する補整手段を具備し、前記補整手段は、前記出力電圧指令値と測定された系統電圧値とをＤ軸及びＱ軸からなる回転座標系に変換し、前記系統電圧値を中心とする半径ｒの制御円をリミッタとして用い、前記出力電圧指令値が前記制御円の外に出たことを条件とし、前記制御円上又はその内側に存在する補整出力電圧指令値を前記出力電圧指令値とすることを特徴とする電圧制御型仮想同期機制御装置にある。
【００１６】
本発明の第２の態様は、前記補整出力指令値が、前記制御円上で且つ前記系統電圧に近い点であることを特徴とする第１の態様に記載の電圧制御型仮想同期機制御装置にある。
【００１７】
本発明の第３の態様は、前記半径ｒが、前記電圧制御型仮想同期機制御が模擬している模擬発電機のリアクトル成分値から求められた値であることを特徴とする第１又は第２の態様に記載の電圧制御型仮想同期機制御装置にある。
【００１８】
本発明の第４の態様は、前記補整手段は、前記出力電圧指令値のベクトルｖＶｏｒｄｅｒと前記系統電圧値のベクトルｖＶｓｙｓとの電圧差Ｖｄｉｆｆがｒより大きい場合に、前記出力電圧指令値Ｖｏｒｄｅｒと前記系統電圧値Ｖｓｙｓとの間にある電圧値Ｖｃｏｎｖであり且つ前記制御円上又はその内側に入る補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖを決定し、この補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖを前記補整出力電圧指令値とすることを特徴とする第１〜３の何れか一つの態様に記載の電圧制御型仮想同期機制御装置にある。
【００１９】
本発明の第５の態様は、前記補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖが、前記出力電圧指令値ＶｏｒｄｅｒのベクトルｖＶｏｒｄｅｒと、前記系統電圧値ＶｓｙｓのベクトルｖＶｓｙｓとを結ぶ直線と前記制御円との交点へのベクトルであることを特徴とする第４の態様に記載の電圧制御型仮想同期機制御装置にある。
【００２０】
本発明の第６の態様は、前記補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖが、前記系統電圧値ＶｓｙｓのベクトルｖＶｓｙｓ又は当該ベクトルを延長した直線と前記制御円との２つの交点のうち前記出力電圧指令値Ｖｏｒｄｅｒに近い電圧値を示すベクトルであることを特徴とする第４の態様に記載の電圧制御型仮想同期機制御装置にある。
【００２１】
本発明の第７の態様は、第１〜６の何れか一つの態様に記載の電圧制御型仮想同期機制御装置を具備する変換器であることを特徴とする電圧制御型仮想同期機にある。
【発明の効果】
【００２２】
本発明によれば、電圧制御型仮想同期機制御を具備する変換器において、電圧制御型仮想同期機制御を維持したまま過電流抑制を行うことができる電圧制御型仮想同期機制御装置及び電圧制御型仮想同期機を実現することができる。
【図面の簡単な説明】
【００２３】
【図１】実施形態１に係る電圧制御型仮想同期機の電圧制御型仮想同期機制御装置のブロック図。
【図２】実施形態１に係る補整制御部の制御を概念的に示す説明図。
【図３】実施形態１に係る電圧制御型仮想同期機制御装置の制御ブロック図。
【図４】実施形態２に係る補整制御部の制御を概念的に示す説明図。
【図５】試験例のシミュレーションに使用した解析対象の解析対象系統の概略図。
【図６】シミュレーションで用いた簡略化のため変換器は平均化モデルを説明する説明図。
【図７】瞬時値シミュレーション結果の波形表示箇所を示す図。
【図８】シミュレーションで用いた３ＬＧシーケンス及び１ＬＧシーケンスを示す図。
【図９】３ＬＧシーケンスのシミュレーション結果を示す図。
【図１０】１ＬＧシーケンスのシミュレーション結果を示す図。
【図１１】一般的なベクトル制御に基づく電流制御のブロック図。
【図１２】ＰＬＬのブロック図。
【図１３】電圧制御型仮想同期機制御を具備する仮想同期機を系統に接続した模式図。
【図１４】方程式の解に基づいた仮想同期機制御の一例を示すブロック図。
【発明を実施するための最良の形態】
【００２４】
以下、実施形態に基づいて本発明を詳細に説明する。
【００２５】
（実施形態１）
図１には、本発明の実施形態１に係る電圧制御型仮想同期機の電圧制御型仮想同期機制御装置のブロック図を示す。なお、電圧制御型仮想同期機制御装置は、一般的な変換器に組み込むことにより、過電流抑制する電圧制御型仮想同期機制御を具備する変換器として機能させるものである。なお、変換器自体は従来と同一であるから、ここでの説明は省略する。
【００２６】
図１に示すように、電圧制御型仮想同期機制御装置１は、電圧制御型仮想同期機制御部１０と、補整制御部２０とからなる。
【００２７】
電圧制御型仮想同期機制御部１０は、一般的な電圧制御型仮想同期機制御を行う制御部と同じ構成を有し、仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒと、仮想同期機の回転子位相角を受け取り座標変換する座標変換部１１と、座標変換したデータに基づいてパルス幅制御のデューティ比を決定するＰＷＭ制御部１２とを有する。本実施形態では、座標変換部１１の前段に加算器１３が設けられている。
【００２８】
補整制御部２０は、測定された系統電圧ベクトルｖＶｓｙｓと仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒとを受け取り、両者の電圧差Ｖｄｉｆｆを求めると共に、系統電圧ベクトルｖＶｓｙｓと仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒとを結ぶ直線と、系統電圧ベクトルｖＶｓｙｓを中心とする半径ｒの制御円Ｓとの交点を補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖとし、仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒを始点とし補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖを終点とする補整電圧ベクトルｖＶｏｃｃを求め、これを出力する補整電圧演算部２１と、スイッチ素子２２とを具備する。スイッチ素子２２は、補整電圧演算部２１で求めた電圧差Ｖｄｉｆｆが前記制御円の半径ｒと同じ又は小さい場合にはオフとなり、加算器１３へは何も出力せず、電圧差Ｖｄｉｆｆが前記制御円の半径ｒより大きい場合にオンになって補整電圧演算部２１からの出力である補整電圧ベクトルｖＶｏｃｃを加算器１３に出力するように制御される。
【００２９】
これにより、電圧差Ｖｄｉｆｆが前記制御円の半径ｒと同じ又は小さい場合には、補整制御部２０から加算器１３へは何も出力されないので、仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒがそのまま座標変換部１１へ入力され、仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒがそのまま電圧制御型仮想同期機の出力電圧Ｖｃｏｎｖとなり、一方、電圧差Ｖｄｉｆｆが前記制御円の半径ｒより大きい場合には補整電圧演算部２１からの出力である補整電圧ベクトルｖＶｏｃｃが加算器１３に出力されるので、仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒに補整電圧ベクトルｖＶｏｃｃが加算された補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖが補整出力指令値として座標変換部１１へ出力され、この結果、補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖが電圧制御型仮想同期機の出力電圧Ｖｃｏｎｖとなる。
【００３０】
以上の制御を模式的に示すと図２のようになる。
【００３１】
図２は、出力電圧指令値と測定された系統電圧値とをＤ軸及びＱ軸からなる回転座標系に変換した系統電圧ベクトルｖＶｓｙｓと仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒを回転座標軸に示したものであり、系統電圧ベクトルｖＶｓｙｓの終点である系統電圧値を中心とする半径ｒの制御円Ｓを示したものである。半径ｒは予め設定された設定値である。なお、ＤＱ変換は仮想同期機の回転子位相基準で実施され、仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒは必ずＤ軸上に存在する。
【００３２】
図２（ａ）は、系統が比較的正常で、系統電圧ベクトルｖＶｓｙｓと仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒとの電圧差Ｖｄｉｆｆが小さく、仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒがそのまま出力電圧Ｖｃｏｎｖとなる状態を示す。
【００３３】
図２（ｂ）は、系統が擾乱して、系統電圧ベクトルｖＶｓｙｓと仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒとの電圧差Ｖｄｉｆｆが大きくなり、仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒが制御円Ｓの外に出た場合であり、仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒに補整電圧ベクトルｖＶｏｃｃが加算された補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖが座標変換部１１へ出力され、この結果、補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖが電圧制御型仮想同期機の出力電圧Ｖｃｏｎｖとなるように制御される状態を示している。
【００３４】
ここで、補整制御部２０での制御をさらに具体的に説明する。
まず、仮想同期機電圧指令値Ｖｏｒｄｅｒと系統電圧Ｖｓｙｓの絶対値の差Ｖｄｉｆｆを計算する。
【００３５】
Ｖｄｉｆｆ＝｜Ｖｏｒｄｅｒ−Ｖｓｙｓ｜
【００３６】
次いで、絶対値の差Ｖｄｉｆｆがｒを超えていた場合、仮想同期機電圧指令値Ｖｏｒｄｅｒに補整電圧Ｖｄｃｏｒ、Ｖｑｃｏｒを加える。補整電圧Ｖｄｃｏｒ、Ｖｑｃｏｒは、補整電圧ベクトルｖＶｏｃｃ−ｒｅｖに対応する。
【００３７】
このとき加える補整電圧Ｖｄｃｏｒ、Ｖｑｃｏｒは、最終的な電圧制御型仮想同期機の出力電圧Ｖｃｏｎｖが制御円Ｓ内に収まるように、仮想同期機電圧指令値Ｖｏｒｄｅｒからみて系統電圧値Ｖｓｙｓ方向に補整を加えるものである。具体的な値としては以下の補整電圧Ｖｄｃｏｒ、ＶｑｃｏｒをそれぞれＤ軸、Ｑ軸電圧に加える。
【００３８】
補整電圧Ｖｄｃｏｒ、Ｖｑｃｏｒ（それぞれ、仮想同期機電圧指令値ＶｏｒｄｅｒのＤ軸電圧、Ｑ軸電圧）を求める式（１）は以下の通りである。
【００３９】
Ｖｄｃｏｒ＝（Ｖｄｓｙｓ−Ｖｏｒｄｅｒ）×（Ｖｄｉｆｆ−ｒ）／Ｖｄｉｆｆ  
Ｖｑｃｏｒ＝Ｖｑｓｙｓ×（Ｖｄｉｆｆ−ｒ）／Ｖｄｉｆｆ              ・・・（１）
【００４０】
以上の実施形態１の補整制御部２０を備える電圧制御型仮想同期機制御装置の制御ブロック図の一例を図３に示す。
【００４１】
図３は、図１４の制御ブロック図の仮想同期機電圧指令値Ｖｏｒｄｅｒの代わりに、補整制御部２０を介しての制御を付加したものである。図示するように、補整電圧演算部２１は、系統電圧値Ｖｄｓｙｓ、Ｖｑｓｙｓと、制御円Ｓの半径ｒ及び仮想同期機電圧指令値Ｖｏｒｄｅｒが入力され、上記式（１）より、補整電圧Ｖｄｏｃｃ、Ｖｑｏｃｃを求めて出力する。スイッチ素子２２は、電圧補整フラグＦｄｉｆｆにより制御され、オン状態で補整電圧Ｖｄｏｃｃ、Ｖｑｏｃｃを出力し、オフ状態では０を出力する。ここで、Ｖｄｉｆｆ＞ｒであれば１でオンとなり、Ｖｄｉｆｆ≦ｒであれば０でオフとなる。加算器１３は、スイッチ素子２２がオン状態では、仮想同期機電圧指令値Ｖｏｒｄｅｒと補整電圧Ｖｄｏｃｃ、Ｖｑｏｃｃとを加算してＶｄｃｏｎｖ、Ｖｑｃｏｎｖを出力し、スイッチ素子２２がオフ状態では、仮想同期機電圧指令値ＶｏｒｄｅｒをそのままＶｄｃｏｎｖ、Ｖｑｃｏｎｖとして出力する。
【００４２】
なお、図３の例では、制御円Ｓの半径ｒを可変としており、過電流フラグＦｏｃにより、変換器電流が閾値以下ならｒ１、閾値を超えるとｒ２となるように変更される。
【００４３】
以上説明した補整制御部２０では、補整電圧演算部２１で常に補整電圧ベクトルｖＶｏｃｃを求め、これを出力するようにし、電圧差Ｖｄｉｆｆが半径ｒより大きい場合のみに、電圧制御型仮想同期機制御部１０の加算器１３へ補整電圧ベクトルｖＶｏｃｃを出力するようにしたが、補整制御はこれに限定されず、電圧差Ｖｄｉｆｆが半径ｒより大きい場合のみに補整電圧ベクトルｖＶｏｃｃを求め、これを出力するようにしてもよい。
【００４４】
また、電圧制御型仮想同期機制御部１０で仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒが補整される場合に、仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒに加算器１３で補整電圧ベクトルｖＶｏｃｃを加算するようにしたが、これに限定されず、補整が必要となる場合には、補整制御部２０から補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖを出力するようにし、仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒに替えて補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖが座標変換部１１に入力されるようにしてもよい。
【００４５】
さらに、電圧制御型仮想同期機制御部１０の構成は特に限定されず、従来から公知の電圧制御型仮想同期機制御を行うものであればよい。
【００４６】
また、制御円Ｓの半径ｒは、過電流をどの程度抑制したいかなどにより決定されるが、電圧制御型仮想同期機制御が模擬している模擬発電機のリアクトル成分値を参照して求めるのが好ましい。
【００４７】
例えば、リアクトル値がＲ（ｐｕ）の場合、ｒ＝Ｒ±２０％程度とするのが好ましい。
【００４８】
また、半径ｒは固定値でなくてもよく、系統の状態に合わせて変更するようにしてもよい。
【００４９】
（実施形態２）
上述した実施形態では、補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖを、系統電圧ベクトルｖＶｓｙｓと仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒとを結ぶ直線と、制御円Ｓとの交点としたが、これに限定されるものではない。本実施形態は、補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖの他の例を示す。
【００５０】
本実施形態の補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖを図４に示す。図示するように、本実施形態の補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖは、系統電圧値ＶｓｙｓのベクトルｖＶｓｙｓ又は当該ベクトルを延長した直線と制御円Ｓとの２つの交点のうち出力電圧指令値Ｖｏｒｄｅｒに近い電圧値を示すベクトルとしたものである。
【００５１】
本実施形態は、補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖを変更した以外は、基本的には、実施形態１と同様であり、仮想同期機電圧指令値ベクトルｖＶｏｒｄｅｒが制御円Ｓの外に出た場合に補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖを出力するものであり、重複する説明は省略する。
【００５２】
本実施形態の補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖの具体的な求めからは以下の通りである。
【００５３】
図４の場合、仮想同期機電圧指令値Ｖｏｒｄｅｒが制御円Ｓ内に収まるように、零点から系統電圧値Ｖｓｙｓ方向に延長するものである。具体的な値としては以下の補整電圧Ｖｄｃｏｒ、ＶｑｃｏｒをそれぞれＤ軸、Ｑ軸電圧に加える。
【００５４】
Ｖｄｃｏｎｖ＝Ｖｄｓｙｓ×（｜Ｖｓｙｓ｜＋｜ｒ｜）／｜Ｖｓｙｓ｜
Ｖｑｃｏｎｖ＝Ｖｑｓｙｓ×（｜Ｖｓｙｓ｜＋｜ｒ｜）／｜Ｖｓｙｓ｜
【００５５】
なお、補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖの決定の仕方はこれに限定されず、制御円Ｓ内に収まる補整出力電圧ベクトルｖＶｃｏｎｖ−ｒｅｖとすればよいが、電圧制御型仮想同期機制御を行いながら補整するという趣旨から、制御円Ｓ内で電圧値ができるだけ仮想同期機電圧指令値Ｖｏｒｄｅｒに近いものとするのが好ましく、この観点からは制御円Ｓ上が好ましい。また、補整の趣旨から、仮想同期機電圧指令値Ｖｏｒｄｅｒと系統電圧値Ｖｓｙｓとの間で制御円Ｓ内で電圧値が仮想同期機電圧指令値Ｖｏｒｄｅｒに近いものとするのが好ましい。
【００５６】
（試験例）
本発明の効果を検証するため、瞬時値シミュレーションによる動作検証を行った。なお、シミュレーションには瞬時値解析プログラムであるＸＴＡＰ(eXpandable Transient Analysis Program)を使用してシミュレーションを実施した。
【００５７】
図５にシミュレーションに使用した解析対象の解析対象系統の概略図を示す。仮想同期機制御を具備する変換器設備として、変換器直流側には理想電圧源を接続したものを使用している。本来は，変換器直流側には電池や、分散型電源や、直流送電網を介したほかの交流系統などの諸設備が想定されるが、本試験では、電圧型仮想同期機制御の過電流抑制のみ検証する目的からこれらの設備を理想化し、理想電圧源で代替した。
【００５８】
交流系統は無限大母線模擬の電圧源と短絡容量模擬の抵抗とリアクトルにより構成されている。ここで、短絡容量比は２回線時６．９３に設定した。交流側の事故地点は変換器至近端とし、交流事故は事故回線を遮断器により開放することで除去した。
【００５９】
なお、計算の簡略化のため変換器は平均化モデルを使用している。平均化モデルとは、図６（ａ）に示す詳細な変換器モデルのようにスイッチングを模擬せず、図６（ｂ）に示すように、スイッチング周期を平均化区間としてリプルを平均化するモデルである。回路規模の削減に加えて、計算時間刻みの延伸も可能であり、計算量の軽減効果は高い。
【００６０】
表１に計算に用いた各種条件を示す。また、図７に瞬時値シミュレーション結果の波形表示箇所を示す。本シミュレーションにおいて各系統擾乱はそれぞれ３パターンの制御で実施している。なお、過電流制御ありは実施形態１を模したものであり、制御円Ｓは実施形態１のものである。
【００６１】
Case a: 過電流抑制制御無
Case b: 過電流抑制制御有（制御円Ｓの半径ｒが０．２ｐｕ固定）
Case c: 過電流抑制制御有（定常時制御円Ｓの半径ｒが０．２ｐｕ、１．２ｐｕを超える過電流発生時半径ｒが０．１ｐｕ）
【００６２】
【表１】
2020043688.tif 000004
【００６３】
図８（ａ）には、３相地絡事故（３ＬＧ）のシーケンスを示す。３ＬＧ発生から交流遮断器が開放されるまでの時間を０．１秒（５サイクル）に設定している。交流事故は事故回線を開放することによって除去される。
【００６４】
図８（ｂ）には、１相地絡事故（１ＬＧ）シーケンスを示す。１ＬＧ発生から交流遮断器が開放されるまでの時間を０．１秒（５サイクル）に設定している。交流事故は事故回線を開放することによって除去され、このとき事故回線は３相共に開放されるものとする。
【００６５】
以上の条件でシミュレーションを実施した結果を図９及び図１０に示す。
【００６６】
図９は、３ＬＧ発生時のＶｓｙｓ、Ｉｃｏｎｖの拡大図であり、（ａ）〜（ｃ）は、上述したＣａｓｅ  ａ〜ｃに対応している。（ａ）の過電流抑制制御がない場合、変換器には最大９．１９ｐｕの過電流が流れた（変換器電流定格１４５８Ａｐｅａｋ）が、これに対し、（ｂ）、（ｃ）のｃａｓｅ  ｂ、ｃの過電流抑制制御ありの場合、それぞれ１．５８ｐｕ、１．３７ｐｕとなり、過電流抑制効果が確認できた。
【００６７】
図１０は、１ＬＧ発生時のＶｓｙｓ、Ｉｃｏｎｖの拡大図であり、（ａ）〜（ｃ）は、上述したＣａｓｅ  ａ〜ｃに対応している。（ａ）の過電流抑制制御がない場合、変換器には最大２．９４ｐｕの過電流が流れたが、これに対し、ｃａｓｅ  ｂ、ｃの過電流抑制制御ありの場合、それぞれ１．６４ｐｕ、１．４５ｐｕとなり、過電流抑制効果が確認された。
【符号の説明】
【００６８】
１    電圧制御型仮想同期機制御装置
１０    電圧制御型仮想同期機制御部
１１    座標変換部
１２    ＰＷＭ制御部
１３    加算器
２０    補整制御部
２１    補整電圧演算部
２２    スイッチ素子
【図１】
2020043688.tif 000005
【図２】
2020043688.tif 000006
【図３】
2020043688.tif 000007
【図４】
2020043688.tif 000008
【図５】
2020043688.tif 000009
【図６】
2020043688.tif 000010
【図７】
2020043688.tif 000011
【図８】
2020043688.tif 000012
【図９】
2020043688.tif 000013
【図１０】
2020043688.tif 000014
【図１１】
2020043688.tif 000015
【図１２】
2020043688.tif 000016
【図１３】
2020043688.tif 000017
【図１４】
2020043688.tif 000018