(57)【要約】【課題】電源投入時に発光素子に流れる過電流を、発光制御装置の外付け回路規模を抑制しつつ防止できる発光制御装置等を提供すること。【解決手段】発光制御装置１００は、入力電源ＶＩＮに基づいて駆動回路用電源ＶＤＲを供給する駆動回路用電源回路１９１と、入力電源ＶＩＮに基づいて制御回路用電源ＶＤＬを供給する制御回路用電源回路１９２と、制御回路１１４と、駆動回路１１０と、起動制御回路１８４と、を含む。制御回路１１４は、スイッチング素子のオンオフを制御する制御信号ＳＤＲＶを出力する。駆動回路１１０は、スイッチング素子を駆動する駆動信号ＤＲＶを制御信号ＳＤＲＶに基づいて出力する。起動制御回路１８４は、入力電源ＶＩＮが投入された後に駆動信号の出力が開始されるタイミングを遅延させる起動制御信号ＳＤＬＹを、出力する。【選択図】      図１
2020155351.tif 000002
【特許請求の範囲】
【請求項１】
第１電源ノードと第２電源ノードとの間に直列に設けられる抵抗、発光素子、スイッチング素子及びインダクターを含む光源回路の前記スイッチング素子を制御する発光制御装置であって、
入力電源に基づいて駆動回路用電源を供給する駆動回路用電源回路と、
前記入力電源に基づいて制御回路用電源を供給する制御回路用電源回路と、
前記制御回路用電源により動作し、前記スイッチング素子のオンオフを制御する制御信号を出力する制御回路と、
前記駆動回路用電源により動作し、前記スイッチング素子を駆動する駆動信号を前記制御信号に基づいて出力する駆動回路と、
起動制御回路と、
を含み、
前記起動制御回路は、
前記入力電源が投入された後に前記駆動信号の出力が開始されるタイミングを遅延させる起動制御信号を、出力することを特徴とする発光制御装置。
【請求項２】
請求項１において、
前記起動制御回路は、
前記起動制御信号を前記駆動回路に出力し、
前記駆動回路は、
前記起動制御信号に基づいて、前記駆動信号の出力を開始するタイミングを遅延させることを特徴とする発光制御装置。
【請求項３】
請求項２において、
前記駆動回路は、
前記駆動回路用電源が供給される駆動回路用電源ノードと、前記駆動信号を出力する駆動信号出力ノードとの間に設けられるＰ型トランジスターと、
前記駆動信号出力ノードとグランドノードとの間に設けられるＮ型トランジスターと、
前記Ｐ型トランジスターと前記Ｎ型トランジスターを駆動するバッファー回路と、
前記起動制御信号が非アクティブのとき、非アクティブの出力信号を前記バッファー回路に出力し、前記起動制御信号がアクティブのとき、前記制御信号を前記バッファー回路に出力するロジック回路と、
を有することを特徴とする発光制御装置。
【請求項４】
請求項１において、
前記起動制御回路は、
前記起動制御信号を前記駆動回路用電源回路に出力し、
前記駆動回路用電源回路は、
前記入力電源が投入された後に前記駆動回路用電源の供給を開始するタイミングを、前記起動制御信号に基づいて遅延させることを特徴とする発光制御装置。
【請求項５】
請求項４において、
前記第１電源ノードに接続され、前記入力電源が供給される電源端子を含み、
前記駆動回路用電源回路は、
前記電源端子に接続される入力電源ノードと、前記駆動回路用電源を供給する駆動回路用電源ノードとの間に設けられる第１トランジスターと、
前記駆動回路用電源ノードとグランドノードとの間に設けられる第１分圧回路と、
第１入力ノードに前記第１分圧回路の分圧電圧が入力され、第２入力ノードに第１基準電圧が入力され、前記第１トランジスターのゲートに出力電圧を出力する演算増幅器と、
前記入力電源ノードと前記演算増幅器の出力ノードとの間に設けられる第２トランジスターと、
を有し、
前記起動制御回路は、
前記第２トランジスターのゲートに前記起動制御信号を出力することを特徴とする発光制御装置。
【請求項６】
請求項１乃至４のいずれか一項において、
前記第１電源ノードに接続され、前記入力電源が供給される電源端子を含み、
前記起動制御回路は、
前記電源端子に接続される入力電源ノードと、グランドノードとの間に設けられる第２分圧回路と、
前記第２分圧回路の分圧電圧が第２基準電圧に達したとき、前記起動制御信号を非アクティブからアクティブにするコンパレーターと、
を有することを特徴とする発光制御装置。
【請求項７】
請求項６において、
前記第２分圧回路の出力ノードに接続され、外部キャパシターが接続されるキャパシター接続端子を含むことを特徴とする発光制御装置。
【請求項８】
請求項１乃至４のいずれか一項において、
前記入力電源に基づいて定電圧を出力する定電圧回路を含み、
前記起動制御回路は、
前記定電圧により動作することを特徴とする発光制御装置。
【請求項９】
請求項８において、
前記第１電源ノードに接続され、前記入力電源が供給される電源端子を含み、
前記定電圧回路は、
前記電源端子に接続される入力電源ノードと、グランドノードとの間に設けられるツェナーダイオードを有し、
前記ツェナーダイオードのツェナー電圧に基づいて前記定電圧を出力することを特徴とする発光制御装置。
【請求項１０】
請求項８又は９において、
前記駆動回路は、
前記起動制御回路が出力する前記起動制御信号を、前記定電圧から前記駆動回路用電源の電圧にレベルシフトするレベルシフターを含むことを特徴とする発光制御装置。
【請求項１１】
請求項１乃至１０のいずれか一項に記載の発光制御装置と、
前記光源回路と、
を含むことを特徴とする光源装置。
【請求項１２】
請求項１１に記載の光源装置と、
前記光源装置を制御する処理装置と、
を含むことを特徴とする投写型映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光制御装置、光源装置及び投写型映像表示装置等に関する。
【背景技術】
【０００２】
プロジェクター等に用いられる光源を制御する発光制御装置が知られている。発光制御装置は、発光素子に定電流を流すことで発光素子を発光させる。定電流の電流経路にはスイッチング素子が設けられており、発光制御装置はＰＷＭ信号によりスイッチング素子をオンオフさせることで定電流をオンオフさせる。このとき、スイッチング素子のオンデューティーにより発光量が調光される。このような発光制御装置の従来技術は例えば特許文献１に開示されている。
【０００３】
特許文献１には、直流安定化電源と負荷との間に直列接続されるＭＯＳＦＥＴと、ＭＯＳＦＥＴのソースとグランドとの間に設けられる副定電流源と、を含む負荷駆動回路が開示されている。負荷はＬＥＤ及び主定電流源であり、直流安定化電源とＭＯＳＦＥＴとＬＥＤと主定電流源の経路で電流が流れることでＬＥＤが発光する。負荷駆動回路は、ＭＯＳＦＥＴをオンオフすることで電流をオンオフし、そのオンデューティーにより調光を行う。このとき、直流安定化電源が出力電圧を負荷に印加するのに先立って、負荷駆動回路は副定電流源を直流安定化電源に接続する。これにより、安定した電源電圧を負荷に印加することを可能にしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１５４０５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発光制御装置に電源を投入したとき、スイッチング素子を駆動する駆動信号が不定状態となり、スイッチング素子を介して発光素子に過電流が流れるおそれがある。上記特許文献１では、副定電流源が電流を流すことで過電流が低減されるが、発光制御装置の外付け回路として副定電流源が必要となる。即ち、過電流を防ぐと共に、発光制御装置の外付け部品を削減したいという課題がある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、第１電源ノードと第２電源ノードとの間に直列に設けられる抵抗、発光素子、スイッチング素子及びインダクターを含む光源回路の前記スイッチング素子を制御する発光制御装置であって、入力電源に基づいて駆動回路用電源を供給する駆動回路用電源回路と、前記入力電源に基づいて制御回路用電源を供給する制御回路用電源回路と、前記制御回路用電源により動作し、前記スイッチング素子のオンオフを制御する制御信号を出力する制御回路と、前記駆動回路用電源により動作し、前記スイッチング素子を駆動する駆動信号を前記制御信号に基づいて出力する駆動回路と、起動制御回路と、を含み、前記起動制御回路は、前記入力電源が投入された後に前記駆動信号の出力が開始されるタイミングを遅延させる起動制御信号を、出力する発光制御装置に関係する。
【図面の簡単な説明】
【０００７】
【図１】光源回路の構成例。
【図２】第１実施形態における発光制御装置の構成例。
【図３】アナログ調光モードにおける波形図。
【図４】ＰＷＭ調光モードにおける波形図。
【図５】発光制御装置の動作を説明する波形図。
【図６】第１実施形態において電源投入時の過電流を防止する手法を説明する波形図。
【図７】第１駆動回路の詳細構成例。
【図８】第２実施形態における発光制御装置の構成例。
【図９】第２実施形態における発光制御装置の動作を説明する波形図。
【図１０】駆動回路用電源回路の詳細構成例。
【図１１】起動制御回路の詳細構成例。
【図１２】定電圧回路の詳細構成例。
【図１３】投写型映像表示装置の構成例。
【発明を実施するための形態】
【０００８】
以下、本開示の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
【０００９】
１．第１実施形態の構成
図１及び図２は、光源装置２００の構成例である。光源装置２００は、発光素子及びその周辺回路である光源回路１０と、発光素子の発光を制御する発光制御装置１００と、を含む。発光制御装置１００は例えば集積回路装置であり、例えば半導体チップにより実現される。
【００１０】
まず図２を用いて光源回路１０の構成を説明し、図１を用いて第１実施形態における発光制御装置１００の構成を説明し、図３、図４を用いてＰＷＭ調光モードとアナログ調光モードについて説明する。その後、図５以降において、電源が投入されたときの過電流を防止する第１実施形態の手法について説明する。
【００１１】
図２に示すように、光源回路１０は、第１スイッチング素子１１と第２スイッチング素子１２とインダクター１４と発光素子１５とを含む。また光源回路１０は、第１抵抗ＲＣＳと第２抵抗ＲＩＳとキャパシターＣＡとダイオードＤＡとを含む。第１スイッチング素子１１と第２スイッチング素子１２は、例えばＮ型トランジスターである。
【００１２】
発光素子１５は、電流ＩＬＤによって駆動され、電流ＩＬＤの電流値に応じた明るさで発光する。発光素子１５は、直列に接続された複数のレーザーダイオードである。但し、発光素子１５は、１つのレーザーダイオードであってもよいし、或いはＬＥＤ（Light Emitting Diode）であってもよい。
【００１３】
発光素子１５と第１スイッチング素子１１は、第１電源ノードＮＶＩと第１ノードＮ１との間に直列に設けられる。第１ノードＮ１は、インダクター１４の一端に接続されるノードである。インダクター１４及び第２スイッチング素子１２及び第２抵抗ＲＩＳは、第１ノードＮ１と第２電源ノードＮＧＮとの間に直列に設けられる。
【００１４】
具体的には、第１電源ノードＮＶＩと発光素子１５の一端の間に第１抵抗ＲＣＳが接続され、発光素子１５の他端が第１スイッチング素子１１のドレインに接続され、第１スイッチング素子１１のソースがインダクター１４の一端に接続される。インダクター１４の他端が第２スイッチング素子１２のドレインに接続され、第２スイッチング素子１２のソースと第２電源ノードＮＧＮの間に第２抵抗ＲＩＳが接続される。キャパシターＣＡ、ダイオードＤＡについて接続関係は図２に図示する通りであり、これらの回路素子を含む光源回路１０の動作について図３、図４で後述する。
【００１５】
なお、第１電源ノードＮＶＩは第１電源が入力されるノードである。なお以下では第１電源を入力電源ＶＩＮと呼ぶ。第２電源ノードＮＧＮは第２電源が入力されるノードである。第１電源の電圧は第２電源の電圧より高い。第２電源は例えばグランドである。
【００１６】
第２スイッチング素子１２は、インダクター１４に流れる電流をスイッチングレギュレート制御する。第１スイッチング素子１１は、インダクター１４に流れる電流を発光素子１５に流すか否かを制御する。詳細は後述するが、第１スイッチング素子１１が常時オンしており、第２スイッチング素子１２のスイッチングレギュレート制御によって発光素子１５の発光量が制御されるモードをアナログ調光モードと呼ぶ。また、第１スイッチング素子１１がオンオフすることで、そのオンデューティーによって発光素子１５の発光量が制御されるモードをＰＷＭ調光モードと呼ぶ。
【００１７】
図１に示すように、発光制御装置１００は、第１駆動回路１１０と第２駆動回路１１２と第１制御回路１１４と第２制御回路１２０と定電圧回路１８２と起動制御回路１８４と駆動回路用電源回路１９１と第１制御回路用電源回路１９２と第２制御回路用電源回路１９３とを含む。また発光制御装置１００は、ＰＷＭ端子ＴＤＣＳと調光用電圧入力端子ＴＡＣＳと電源端子ＴＶＩＮとキャパシター端子ＴＶＤＴと端子ＴＤＲＶ、ＴＧＴＢ、ＴＩＳ、ＴＣＳＰ、ＴＣＳＮとを含む。
【００１８】
電源端子ＴＶＩＮには、発光制御装置１００の外部に設けられた電源回路から入力電源ＶＩＮが入力される。駆動回路用電源回路１９１は、入力電源ＶＩＮの電圧を駆動回路用電源ＶＤＲの電圧に変換し、駆動回路用電源ＶＤＲを第１駆動回路１１０及び第２駆動回路１１２に供給する。第１制御回路用電源回路１９２は、入力電源ＶＩＮの電圧を第１制御回路用電源ＶＤＬの電圧に変換し、第１制御回路用電源ＶＤＬを第１制御回路１１４に供給する。第２制御回路用電源回路１９３は、入力電源ＶＩＮの電圧を第２制御回路用電源ＶＤＡの電圧に変換し、第２制御回路用電源ＶＤＡを第２制御回路１２０に供給する。駆動回路用電源回路１９１、第１制御回路用電源回路１９２及び第２制御回路用電源回路１９３の各々はレギュレーターであり、例えば正転アンプ回路を用いたリニアレギュレーターである。なお以下では、電源ＶＤＲ、電源ＶＤＬ、電源ＶＤＡと省略して記載する。
【００１９】
ＰＷＭ端子ＴＤＣＳには、ＰＷＭ調光モードにおいて調光制御に用いられるＰＷＭ信号ＤＣＳが、処理装置から入力される。調光用電圧入力端子ＴＡＣＳには、アナログ調光モードにおいて調光制御に用いられる調光用電圧ＡＣＳが、処理装置から入力される。処理装置は、発光制御装置１００のホスト装置であり、例えばＭＰＵ、ＣＰＵ等のプロセッサーである。
【００２０】
第１制御回路１１４は、ＰＷＭ信号ＤＣＳに基づいて第１制御信号ＳＤＲＶを出力する。第１制御回路１１４は、電源ＶＤＬにより動作するロジック回路であり、例えばＰＷＭ信号ＤＣＳをバッファリングするバッファー回路である。
【００２１】
第１駆動回路１１０は、電源ＶＤＲにより動作する。第１駆動回路１１０は、第１スイッチング素子１１をオン又はオフに制御する第１駆動信号ＤＲＶを、第１制御信号ＳＤＲＶと起動制御信号ＳＤＬＹに基づいて出力する。第１駆動信号ＤＲＶは端子ＴＤＲＶから出力され、第１スイッチング素子１１のゲートに入力される。起動制御信号ＳＤＬＹがアクティブであるとき、第１駆動回路１１０は以下のように動作する。第１駆動回路１１０は、ＰＷＭ信号ＤＣＳがアクティブのとき、第１スイッチング素子１１をオンさせる第１駆動信号ＤＲＶを出力し、ＰＷＭ信号ＤＣＳが非アクティブのとき、第１スイッチング素子１１をオフさせる第１駆動信号ＤＲＶを出力する。起動制御信号ＳＤＬＹを出力する起動制御回路１８４の動作、及び起動制御信号ＳＤＬＹが非アクティブであるときの第１駆動回路１１０の動作については、後述する。
【００２２】
第２制御回路１２０は電源ＶＤＡにより動作し、第２駆動回路１１２は電源ＶＤＲにより動作する。第２制御回路１２０及び第２駆動回路１１２は、調光用電圧ＡＣＳ及びＰＷＭ信号ＤＣＳに基づいて第２スイッチング素子１２をオンオフ制御する。
【００２３】
第２制御回路１２０は発振回路１４０を含む。発振回路１４０は、クロック信号ＣＬＫを生成する。例えば発振回路１４０は、ＣＲ発振回路、又はリングオシレーター、マルチバイブレーター等である。
【００２４】
第２制御回路１２０は、調光用電圧ＡＣＳとＰＷＭ信号ＤＣＳとクロック信号ＣＬＫに基づいて第２制御信号ＳＧＴＢを出力する。第２駆動回路１１２は第２制御信号ＳＧＴＢ及び起動制御信号ＳＤＬＹに基づいて第２駆動信号ＧＴＢを出力する。第２駆動回路１１２は、例えば第２制御信号ＳＧＴＢをバッファリングするバッファー回路である。第２駆動信号ＧＴＢは、端子ＴＧＴＢから出力され、第２スイッチング素子１２のゲートに入力される。起動制御信号ＳＤＬＹがアクティブとなった後、第２駆動回路１１２は、第２制御信号ＳＧＴＢと同じ論理レベルの第２駆動信号ＧＴＢを出力する。起動制御信号ＳＤＬＹが非アクティブであるときの第２駆動回路１１２の動作については、後述する。
【００２５】
第２制御回路１２０は、ＰＷＭ信号ＤＣＳがアクティブである期間において、第２スイッチング素子１２のオンオフを制御する。具体的には、第１抵抗ＲＣＳの一端の電圧ＣＳＰが端子ＴＣＳＰに入力され、第１抵抗ＲＣＳの他端の電圧ＣＳＮが端子ＴＣＳＮに入力され、第２抵抗ＲＩＳの一端の電圧ＩＳが端子ＴＩＳに入力される。第２制御回路１２０は、電圧ＣＳＰ、ＣＳＮ、ＩＳと調光用電圧ＡＣＳに基づいて、発光素子１５に流れる電流ＩＬＤをスイッチングレギュレート制御することで、調光用電圧ＡＣＳに対応した電流ＩＬＤとなるように制御する。
【００２６】
第２制御回路１２０は、制御信号出力回路１２１とスロープ補償回路１２２と電流検出回路１２３とエラーアンプ回路１２４とスイッチ回路１２５とコンパレーター１２６とを更に含む。以下、これら第２制御回路１２０の各部と第１駆動回路１１０と第２駆動回路１１２の各調光モードにおける動作について、図３、図４の波形図を用いて説明する。なお以下ではアクティブをハイレベルとし、非アクティブをローレベルとする。
【００２７】
図３はアナログ調光モードにおける波形図である。アナログ調光モードにおいて、ＰＷＭ信号ＤＣＳはハイレベルである。第１制御回路１１４はハイレベルの第１制御信号ＳＤＲＶを出力し、第１駆動回路１１０はハイレベルの第１駆動信号ＤＲＶを出力する。これにより、第１スイッチング素子１１が常時オンとなる。なおＰＷＭ調光モードでは、ＰＷＭ信号ＤＣＳは、ハイ幅のデューティーが１００％未満の矩形波である。このため、アナログ調光モードにおける常時ハイレベルのＰＷＭ信号ＤＣＳを、ハイ幅のデューティーが１００％のＰＷＭ信号とする。
【００２８】
電流検出回路１２３は、第１抵抗ＲＣＳの両端の電位差ＣＳＰ−ＣＳＮ＝ＲＣＳ×ＩＬＤに所与のゲインを乗じることで、検出電圧ＤＴＱを出力する。エラーアンプ回路１２４は、検出電圧ＤＴＱと調光用電圧ＡＣＳの誤差を増幅する。スイッチ回路１２５は、ＰＷＭ信号ＤＣＳがハイレベルのときオンであり、ＰＷＭ信号ＤＣＳがローレベルのときオフである。アナログ調光モードではスイッチ回路１２５は常時オンである。
【００２９】
スロープ補償回路１２２は、レーザーダイオードに流れる駆動電流のサブハーモニック発振を抑制するために、電圧ＩＳの時間変化における傾きを増加させ、その傾き増加後の電圧ＳＬＱを出力する。コンパレーター１２６は、電圧ＳＬＱとエラーアンプ回路１２４の出力電圧ＥＲＱとを比較し、ＳＬＱ＜ＥＲＱのときローレベルの信号ＣＰＱを出力し、ＳＬＱ＞ＥＲＱのときハイレベルの信号ＣＰＱを出力する。
【００３０】
制御信号出力回路１２１は、クロック信号ＣＬＫのエッジで第２制御信号ＳＧＴＢをローレベルからハイレベルに遷移させる。第２制御信号ＳＧＴＢがローレベルからハイレベルに遷移したとき、第２駆動回路１１２は、第２駆動信号ＧＴＢをローレベルからハイレベルに遷移させる。第２駆動信号ＧＴＢがハイレベルのとき第２スイッチング素子１２がオンなので、第２スイッチング素子１２と第２抵抗ＲＩＳを介してインダクター１４から第２電源ノードＮＧＮに電流が流れる。インダクター１４に流れる電流が増加するので、電圧ＩＳが上昇し、スロープ補償回路１２２の出力電圧ＳＬＱが上昇する。インダクター１４に流れる電流は第１スイッチング素子１１を介して発光素子１５に流れるので、発光素子１５に流れる電流ＩＬＤも上昇する。
【００３１】
ＳＬＱ＞ＥＲＱとなったときコンパレーター１２６の出力信号ＣＰＱがローレベルからハイレベルに遷移する。このとき制御信号出力回路１２１は、第２制御信号ＳＧＴＢをハイレベルからローレベルに遷移させる。第２制御信号ＳＧＴＢがハイレベルからローレベルに遷移したとき、第２駆動回路１１２は、第２駆動信号ＧＴＢをハイレベルからローレベルに遷移させる。第２駆動信号ＧＴＢがローレベルのとき、第２スイッチング素子１２がオフなので、インダクター１４からダイオードＤＡを介して第１電源ノードＮＶＩに電流が流れる。インダクター１４に流れる電流は低下するので、発光素子１５に流れる電流ＩＬＤも低下する。
【００３２】
電流ＩＬＤの検出結果である検出電圧ＤＴＱと、調光用電圧ＡＣＳとが異なっている場合、エラーアンプ回路１２４の出力電圧ＥＲＱが変化するので、第２駆動信号ＧＴＢのデューティーが変化する。これにより、検出電圧ＤＴＱが調光用電圧ＡＣＳに一致するように、電流ＩＬＤがフィードバック制御される。このようなフィードバック制御によって、電流ＩＬＤが一定に保たれる。この電流ＩＬＤを一定に保つ制御をスイッチングレギュレート制御と呼ぶ。電流ＩＬＤは、調光用電圧ＡＣＳに対応した電流値に保たれ、処理装置が調光用電圧ＡＣＳを変化させた場合には、それに応じて電流ＩＬＤが変化する。即ち、アナログ調光モードでは、調光用電圧ＡＣＳによって発光素子１５の発光量が調光される。
【００３３】
以上のアナログ調光モードは、電流ＩＬＤの最大値から所定値まで用いられる。即ち発光素子１５を高輝度で発光させる場合にアナログ調光モードが用いられる。一方、電流ＩＬＤが所定値未満のとき、即ち、発光素子１５を低輝度で発光させる場合には、ＰＷＭ調光モードが用いられる。
【００３４】
図４は、ＰＷＭ調光モードにおける波形図である。ＰＷＭ信号ＤＣＳの周期をＴＰＷＭとし、ＰＷＭ信号ＤＣＳがハイレベルの期間をＴＨＷとする。ＰＷＭ信号ＤＣＳのデューティーは（ＴＨＷ／ＴＰＷＭ）×１００％である。なお、第２駆動信号ＧＴＢの周波数は、ＰＷＭ信号ＤＣＳの周波数よりも高く設定されている。
【００３５】
ＰＷＭ信号ＤＣＳがハイレベルのとき、第１制御回路１１４はハイレベルの第１制御信号ＳＤＲＶを出力し、第１駆動回路１１０はハイレベルの第１駆動信号ＤＲＶを出力する。これにより、第１スイッチング素子１１がオンになる。このとき、第２制御回路１２０及び第２駆動回路１１２が第２スイッチング素子１２をスイッチングすることで、スイッチングレギュレート制御を行う。これにより、調光用電圧ＡＣＳに対応した電流ＩＬＤが発光素子１５に流れる。ＰＷＭ信号ＤＣＳがローレベルのとき、第１制御回路１１４はローレベルの第１制御信号ＳＤＲＶを出力し、第１駆動回路１１０はローレベルの第１駆動信号ＤＲＶを出力する。これにより、第１スイッチング素子１１がオフになる。また第２制御回路１２０及び第２駆動回路１１２は、第２スイッチング素子１２をオフにする。このとき、発光素子１５に電流は流れない。
【００３６】
発光素子１５に流れる電流ＩＬＤの時間平均は、ＰＷＭ信号ＤＣＳのデューティーによって決まるので、発光量もＰＷＭ信号ＤＣＳのデューティーによって決まる。このように、ＰＷＭ調光モードでは、ＰＷＭ信号ＤＣＳのデューティーにより調光制御される。一方で、発光素子１５に電流ＩＬＤが流れているときの電流値は、その時間平均よりも高い電流値が確保されている。レーザーダイオードを発振させて発光させるためには、しきい値以上の電流ＩＬＤをレーザーダイオードに流す必要がある。上記のようなＰＷＭ制御を行うことで、レーザーダイオードにしきい値以上の電流ＩＬＤを流して発光させる共に、時間平均として調光を行うことが可能となっている。
【００３７】
２．第１実施形態において過電流を防止する手法
次に、電源が投入されたときの過電流を防止する手法について説明する。図５に、発光制御装置１００の動作を説明する波形図を示す。まず、電源の立ち上がり順によって生じる過電流について説明し、その後、本実施形態において過電流を防止する手法について説明する
【００３８】
図５に示すように、入力電源ＶＩＮが投入されると入力電源ＶＩＮの電圧が上昇する。その後、入力電源ＶＩＮから生成される電源ＶＤＲ、ＶＤＬ、ＶＤＡの電圧が、上昇する。このとき、電源ＶＤＲ、ＶＤＬ、ＶＤＡの電圧が上昇するタイミングは、各電源の負荷によって決まる。図５では、第１駆動回路１１０及び第２駆動回路１１２に供給される電源ＶＤＲの電圧が最初に上昇している。即ち、入力電源ＶＩＮの電圧が上昇したタイミングから電源ＶＤＲ、ＶＤＬ、ＶＤＡの電圧が上昇するタイミングまでの期間を、それぞれＴＳＲ、ＴＳＬ、ＴＳＡとすると、ＴＳＲ＜ＴＳＬ、ＴＳＲ＜ＴＳＡとなっている。例えば、電源ＶＤＲが供給される第１駆動回路１１０及び第２駆動回路１１２は、バッファー等の比較的小規模な回路であるため、電源に対する負荷が小さい。一方、電源ＶＤＡが供給される第２制御回路１２０はアンプ回路等のアナログ回路を多数含むため、電源に対する負荷が大きい。このため、電源ＶＤＲの電圧上昇よりも電源ＶＤＡの電圧上昇の方が遅くなる。
【００３９】
第１制御回路１１４が動作するために十分な電圧に電源ＶＤＬの電圧が上昇するまでは、第１制御信号ＳＤＲＶは不定となる。電源ＶＤＬの電圧よりも電源ＶＤＲの電圧の方が先に上昇するため、第１駆動回路１１０が動作可能となっているにも関わらず、不定の第１制御信号ＳＤＲＶが入力される期間が存在する。この期間では、第１駆動信号ＤＲＶが不定となるため、第１スイッチング素子１１のしきい値電圧よりも高い電圧が第１スイッチング素子１１のゲートに入力され、第１スイッチング素子１１がオンする可能性がある。
【００４０】
同様に、第２制御回路１２０が動作するために十分な電圧に電源ＶＤＡの電圧が上昇するまでは、第２制御信号ＳＧＴＢは不定となる。電源ＶＤＡの電圧よりも電源ＶＤＲの電圧の方が先に上昇するため、第２駆動回路１１２が動作可能となっているにも関わらず、不定の第２制御信号ＳＧＴＢが入力される期間が存在する。この期間では、第２駆動信号ＧＴＢが不定となるため、第２スイッチング素子１２のしきい値電圧よりも高い電圧が第２スイッチング素子１２のゲートに入力され、第２スイッチング素子１２がオンする可能性がある。
【００４１】
これらの電源投入時に発生するスイッチング素子のオン状態は、意図しないものであり、制御されていないオン状態である。電源投入時において、第１スイッチング素子１１及び第２スイッチング素子１２がオンすると発光素子１５に電流が流れ、意図しない発光が生じたり、或いは発光素子１５に定格以上の過電流が流れたり、或いは第１スイッチング素子１１が発熱したりする等の異常が生じる。
【００４２】
次に、過電流を防止する手法を説明する。起動制御回路１８４は、入力電源ＶＩＮが投入された後に起動制御信号ＳＤＬＹを出力する。起動制御信号ＳＤＬＹは、駆動信号の出力が開始されるタイミングを遅延させる信号である。なお「駆動信号」は第１駆動信号ＤＲＶ又は第２駆動信号ＧＴＢである。
【００４３】
図５に示すように、起動制御回路１８４は、入力電源ＶＩＮが上昇してから期間ＴＤＬＹが経過した後に起動制御信号ＳＤＬＹをローレベルからハイレベルにする。期間ＴＤＬＹは、駆動信号の出力開始タイミングを遅延させるための遅延時間であり、ＴＤＬＹ＞ＴＳＡである。起動制御信号ＳＤＬＹがローレベルのとき、第１駆動信号ＤＲＶ及び第２駆動信号ＧＴＢの少なくとも一方が非アクティブに設定される。
【００４４】
本実施形態によれば、入力電源ＶＩＮが投入された後に起動制御信号ＳＤＬＹがハイレベルにされることで、駆動信号の出力開始タイミングを遅延させることが可能となる。この起動制御信号ＳＤＬＹを用いることで、電源ＶＤＡ及びＶＤＬの電圧が上昇した後、即ち第１制御信号ＳＤＲＶ及び第２制御信号ＳＧＴＢの論理レベルが確定した後に、駆動信号の出力を開始することが可能となる。これにより、電源投入時において第１スイッチング素子１１及び第２スイッチング素子１２の少なくとも一方がオフとなり、電源投入時の過電流を防止できる。
【００４５】
図１及び図６を用いて、上記手法の第１実施形態を説明する。図６は、第１実施形態を説明する波形図である。
【００４６】
図１に示すように、定電圧回路１８２は、入力電源ＶＩＮの電圧を定電圧ＶＫＤに変換し、定電圧ＶＫＤを起動制御回路１８４に出力する。起動制御回路１８４は定電圧ＶＫＤを電源電圧として動作し、起動制御信号ＳＤＬＹを第１駆動回路１１０及び第２駆動回路１１２へ出力する。
【００４７】
図６に示すように、第１駆動回路１１０は、起動制御信号ＳＤＬＹに基づいて、第１駆動信号ＤＲＶの出力を開始するタイミングを遅延させる。具体的には、第１駆動回路１１０は、起動制御信号ＳＤＬＹがローレベルのとき第１駆動信号ＤＲＶをローレベルに維持し、起動制御信号ＳＤＬＹがハイレベルのとき第１制御信号ＳＤＲＶを通過させる。なお、図６ではＳＤＲＶとＤＣＳをハイレベルとしている。また第２駆動回路１１２は、起動制御信号ＳＤＬＹに基づいて、第２駆動信号ＧＴＢの出力を開始するタイミングを遅延させる。具体的には、第２駆動回路１１２は、起動制御信号ＳＤＬＹがローレベルのとき第２駆動信号ＧＴＢをローレベルに維持し、起動制御信号ＳＤＬＹがハイレベルになった後に第２制御信号ＳＧＴＢを通過させる。
【００４８】
また図６に示すように、電源ＶＤＲの電圧が上昇するよりも早く、定電圧ＶＫＤが上昇する。即ち、電源ＶＤＲが上昇することで第１駆動信号ＤＲＶ及び第２駆動信号ＧＴＢが不定になる可能性があるが、それよりも早く起動制御回路１８４が起動制御信号ＳＤＬＹの論理レベルを確定できる。これにより、電源ＶＤＲが上昇した後、起動制御信号ＳＤＬＹがハイレベルになるまで、第１駆動信号ＤＲＶ及び第２駆動信号ＧＴＢを確実にローレベルにできる。
【００４９】
なお、以上の実施形態では、起動制御信号ＳＤＬＹがローレベルのとき第１駆動信号ＤＲＶ及び第２駆動信号ＧＴＢがローレベルになる場合を説明したが、これに限定されず、起動制御信号ＳＤＬＹがローレベルのとき第１駆動信号ＤＲＶ又は第２駆動信号ＧＴＢがローレベルになっていればよい。第１スイッチング素子１１及び第２スイッチング素子１２の少なくとも一方がオフになることで、電源投入時の過電流を防止できる。
【００５０】
図７は、第１駆動回路１１０の詳細構成例である。第１駆動回路１１０はＰ型トランジスターＴＲＧ１とＮ型トランジスターＴＲＧ２とバッファー回路ＩＶＧとロジック回路ＡＮＧとレベルシフターＬＳＡ、ＬＳＢとを含む。
【００５１】
Ｐ型トランジスターＴＲＧ１のソースは、駆動回路用電源ＶＤＲが供給される駆動回路用電源ノードに接続され、Ｐ型トランジスターＴＲＧ１のドレインは、第１駆動信号ＤＲＶを出力する駆動信号出力ノードに接続される。Ｎ型トランジスターＴＲＧ２のソースは、グランドノードに接続され、Ｎ型トランジスターＴＲＧ２のドレインは、駆動信号出力ノードに接続される。
【００５２】
レベルシフターＬＳＡは、第１制御信号ＳＤＲＶを電源ＶＤＡの電圧から電源ＶＤＲの電圧にレベルシフトし、そのレベルシフト後の信号ＬＳＡＱを出力する。レベルシフターＬＳＢは、起動制御信号ＳＤＬＹを定電圧ＶＫＤから電源ＶＤＲの電圧にレベルシフトし、そのレベルシフト後の信号ＬＳＢＱを出力する。
【００５３】
ロジック回路ＡＮＧはアンド回路である。ロジック回路ＡＮＧは、信号ＬＳＡＱと信号ＬＳＢＱの論理積を出力する。バッファー回路ＩＶＧはインバーターである。バッファー回路ＩＶＧは、ロジック回路ＡＮＧの出力信号に基づいて、Ｐ型トランジスターＴＲＧ１とＮ型トランジスターＴＲＧ２を駆動する。
【００５４】
起動制御信号ＳＤＬＹがローレベルのとき、ロジック回路ＡＮＧがローレベルを出力するので、Ｐ型トランジスターＴＲＧ１がオフであり、Ｎ型トランジスターＴＲＧ２がオンである。これにより、ローレベルの第１駆動信号ＤＲＶが出力され、第１スイッチング素子１１がオフになる。起動制御信号ＳＤＬＹがハイレベルのとき、ロジック回路ＡＮＧは、第１制御信号ＳＤＲＶと同じ論理レベルを出力する。これにより、第１制御信号ＳＤＲＶと同じ論理レベルの第１駆動信号ＤＲＶが出力され、第１制御信号ＳＤＲＶに基づいて第１スイッチング素子１１がオン又はオフになる。
【００５５】
３．第２実施形態
図８は、第２実施形態における発光制御装置１００の構成例である。なお光源回路１０の構成は図２で説明した通りである。また図９は、第２実施形態における発光制御装置１００の動作を説明する波形図である。なお既に説明した構成要素には同一の符号を付し、その構成要素の説明を適宜に省略する。
【００５６】
図８に示すように、第２実施形態では起動制御回路１８４は起動制御信号ＳＤＬＹを駆動回路用電源回路１９１に出力する。図９に示すように、駆動回路用電源回路１９１は、入力電源ＶＩＮが投入された後に駆動回路用電源ＶＤＲの供給を開始するタイミングを、起動制御信号ＳＤＬＹに基づいて遅延させる。
【００５７】
具体的には、起動制御信号ＳＤＬＹがローレベルのとき、駆動回路用電源回路１９１は駆動回路用電源ＶＤＲを第１駆動回路１１０及び第２駆動回路１１２に供給しない。即ち、起動制御信号ＳＤＬＹがローレベルのとき、駆動回路用電源回路１９１は入力電源ＶＩＮの電圧を駆動回路用電源ＶＤＲの電圧に変換しない。起動制御信号ＳＤＬＹがローレベルからハイレベルになったとき、駆動回路用電源回路１９１は、上記電圧変換を開始することで駆動回路用電源ＶＤＲの供給を開始する。
【００５８】
入力電源ＶＩＮの電圧が上昇したタイミングから電源ＶＤＲの電圧が上昇するタイミングまでの期間を、ＴＳＲＤとする。図５で説明したようにＴＤＬＹ＞ＴＳＬ、ＴＤＬＹ＞ＴＳＡなので、ＴＳＲＤ＞ＴＳＬ、ＴＳＲＤ＞ＴＳＡとなる。即ち、電源ＶＤＲ、ＶＤＬ、ＶＤＡのうち電源ＶＤＲの電圧が最後に上昇する。これにより、電源ＶＤＡ及びＶＤＬの電圧が上昇した後、即ち第１制御信号ＳＤＲＶ及び第２制御信号ＳＧＴＢの論理レベルが確定した後に、第１駆動回路１１０及び第２駆動回路１１２に電源ＶＤＲが供給される。これにより、電源投入時において第１スイッチング素子１１及び第２スイッチング素子１２がオフとなり、電源投入時の過電流を防止できる。
【００５９】
図１０は、駆動回路用電源回路１９１の詳細構成例である。駆動回路用電源回路１９１は、第１トランジスターＴＲＨ１と第２トランジスターＴＲＨ２と第１分圧回路ＢＮＫ１と演算増幅器ＯＰＨとレベルシフターＬＳＣとを含む。第１トランジスターＴＲＨ１及び第２トランジスターＴＲＨ２はＰ型トランジスターである。
【００６０】
第１トランジスターＴＲＨ１のソースは、入力電源ノードに接続され、第１トランジスターＴＲＨ１のドレインは、駆動回路用電源ＶＤＲを供給する駆動回路用電源ノードに接続される。入力電源ノードは、電源端子ＴＶＩＮに接続されるノードであり、電源端子ＴＶＩＮから入力電源ＶＩＮが供給されるノードである。
【００６１】
第１分圧回路ＢＮＫ１の一端は駆動回路用電源ノードに接続され、第１分圧回路ＢＮＫ１の他端はグランドノードに接続される。第１分圧回路ＢＮＫ１は、駆動回路用電源ノードとグランドノードの間に直列接続された抵抗ＲＨ１、ＲＨ２を含む。第１分圧回路ＢＮＫ１は、抵抗ＲＨ１、ＲＨ２により分圧された電圧を、演算増幅器ＯＰＨの第１入力ノードに出力する。第１入力ノードは正極入力ノードである。
【００６２】
演算増幅器ＯＰＨの第２入力ノードには、第１基準電圧ＶＲＢが入力される。第２入力ノードは負極入力ノードである。演算増幅器ＯＰＨは第１トランジスターＴＲＨ１のゲートに出力電圧を出力する。
【００６３】
演算増幅器ＯＰＨ、第１トランジスターＴＲＨ１及び第１分圧回路ＢＮＫ１は、レギュレーターを構成する。そのレギュレーターは、入力電源ＶＩＮの電圧を駆動回路用電源ＶＤＲの電圧に変換する。
【００６４】
第２トランジスターＴＲＨ２のソースは、入力電源ノードに接続され、第２トランジスターＴＲＨ２のドレインは第１トランジスターＴＲＨ１のゲートに接続される。
【００６５】
レベルシフターＬＳＣは、起動制御信号ＳＤＬＹを電源ＶＤＡの電圧から入力電源ＶＩＮの電圧にレベルシフトし、そのレベルシフト後の信号ＬＳＣＱを第２トランジスターＴＲＨ２のゲートに出力する。
【００６６】
起動制御信号ＳＤＬＹがローレベルのとき、第２トランジスターＴＲＨ２はオンなので、第１トランジスターＴＲＨ１のゲート−ソース間電圧がゼロになる。これにより、第１トランジスターＴＲＨ１がオフになるので、第１分圧回路ＢＮＫ１を介して駆動回路用電源ＶＤＲがグランド電圧になる。起動制御信号ＳＤＬＹがハイレベルになると、第２トランジスターＴＲＨ２はオフになるので、レギュレーターが動作を開始して駆動回路用電源ＶＤＲを供給する。
【００６７】
４．起動制御回路、定電圧回路
図１１は、起動制御回路１８４の詳細構成例である。図１１の構成は第１、第２実施形態のいずれにも適用できる。起動制御回路１８４は、第２分圧回路ＢＮＫ２とコンパレーターＯＰＥとを含む。
【００６８】
第２分圧回路ＢＮＫ２の一端は、電源端子ＴＶＩＮに接続される入力電源ノードに接続され、第２分圧回路ＢＮＫ２の他端は、グランドノードに接続される。第２分圧回路ＢＮＫ２は、入力電源ノードとグランドノードとの間に直列接続された抵抗ＲＥ１、ＲＥ２を含む。抵抗ＲＥ１、ＲＥ２の間のノードには、静電保護用の抵抗ＲＥ３の一端が接続される。抵抗ＲＥ３の他端はキャパシター端子ＴＶＤＴに接続される。キャパシター端子ＴＶＤＴには、発光制御装置１００の外付け部品である外部キャパシターＣＤＬＹが接続される。
【００６９】
コンパレーターＯＰＥは、定電圧ＶＫＤを電源電圧として動作する。コンパレーターＯＰＥの正極入力ノードには、キャパシター端子ＴＶＤＴの電圧ＶＤＴが入力され、コンパレーターＯＰＥの負極入力ノードには、第２基準電圧ＶＲＡが入力される。コンパレーターＯＰＥは、電圧ＶＤＴと第２基準電圧ＶＲＡとを比較し、その結果である起動制御信号ＳＤＬＹを出力する。
【００７０】
抵抗ＲＥ１〜ＲＥ３及び外部キャパシターＣＤＬＹはローパスフィルターであり、第２分圧回路ＢＮＫ２の分圧電圧である電圧ＶＤＴは、入力電源ＶＩＮの電圧がローパスフィルターにより平滑化されたものである。入力電源ＶＩＮが投入されると入力電源ＶＩＮの電圧が上昇するが、それに対して遅れて電圧ＶＤＴが上昇する。コンパレーターＯＰＥは、電圧ＶＤＴが第２基準電圧ＶＲＡに達したとき、起動制御信号ＳＤＬＹをローレベルからハイレベルにする。即ち、入力電源ＶＩＮが投入されたタイミングよりも遅延して、起動制御信号ＳＤＬＹがローレベルからハイレベルに遷移する。遅延時間は、第２分圧回路ＢＮＫ２の抵抗ＲＥ１、ＲＥ２の抵抗値、及び外部キャパシターＣＤＬＹの容量値によって設定できる。
【００７１】
図１２は、定電圧回路１８２の詳細構成例である。図１２の構成は第１、第２実施形態のいずれにも適用できる。定電圧回路１８２は、ツェナーダイオードＺＤ１、ＺＤ２と抵抗ＲＦとＮ型トランジスターＴＲＦとを含む。
【００７２】
ツェナーダイオードＺＤ１は、入力電源ノードとグランドノードとの間に設けられる。具体的には、ツェナーダイオードＺＤ１のアノードがグランドノードに接続され、ツェナーダイオードＺＤ１のカソードが抵抗ＲＦの一端に接続され、抵抗ＲＦの他端が入力電源ノードに接続される。
【００７３】
Ｎ型トランジスターＴＲＦのソースが、定電圧回路１８２の出力ノードに接続され、Ｎ型トランジスターＴＲＦのドレインが入力電源ノードに接続される。Ｎ型トランジスターＴＲＦのゲートには、ツェナーダイオードＺＤ１のツェナー電圧が入力される。Ｎ型トランジスターＴＲＦのソース電圧である定電圧ＶＫＤは、ツェナーダイオードＺＤ１のツェナー電圧からＮ型トランジスターＴＲＦのしきい値電圧だけ低い電圧となる。
【００７４】
なおツェナーダイオードＺＤ２は保護素子として設けられている。即ち、ツェナーダイオードＺＤ２のツェナー電圧は、定電圧ＶＫＤよりも高い。
【００７５】
以上のように、定電圧回路１８２は、ツェナーダイオードＺＤ１のツェナー電圧に基づいて定電圧ＶＫＤを出力する。ツェナーダイオードＺＤ１を用いることで、帰還により電圧を発生するレギュレーター等に比べて高速に定電圧ＶＫＤを発生できる。即ち、入力電源ＶＩＮが投入された後、電源ＶＤＲ、ＶＤＬ、ＶＤＡに比べて早く定電圧ＶＫＤを上昇させることができる。
【００７６】
５．投写型映像表示装置
図１３は、光源装置２００を含む投写型映像表示装置４００の構成例である。投写型映像表示装置４００は、スクリーンに映像を投写する装置であり、プロジェクターとも呼ばれる。投写型映像表示装置４００は、光源装置２００と処理装置３００と操作部３１０と記憶部３２０と通信部３３０と表示装置３４０と光学系３５０とを含む。光源装置２００は発光制御装置１００と光源回路１０とを含む。
【００７７】
通信部３３０は、ＰＣ等の情報処理装置との間で通信を行う。通信部３３０は、ＶＧＡ規格又はＤＶＩ規格、ＨＤＭＩ（ＨＤＭＩは登録商標）規格等の種々の映像インターフェースである。或いは、通信部３３０は、ＵＳＢ規格等の通信インターフェースであってもよいし、又はＬＡＮ等のネットワークインターフェースであってもよい。記憶部３２０は、通信部３３０から入力された画像データを記憶する。また記憶部３２０は処理装置３００のワーキングメモリーとして機能してもよい。記憶部３２０は、半導体メモリー又はハードディスクドライブ等の種々の記憶装置である。操作部３１０は、ユーザーが投写型映像表示装置４００を操作するためのユーザーインターフェースである。例えば操作部３１０は、ボタン又はタッチパネル、ポインティングデバイス、文字入力デバイス等である。処理装置３００は、ＣＰＵ又はＭＰＵ等のプロセッサーである。処理装置３００は、記憶部３２０に記憶された画像データを表示装置３４０へ送信する。また処理装置３００は、発光制御装置１００にＰＷＭ信号及び調光用電圧を出力することで調光制御を行う。表示装置３４０は、液晶表示パネルと、画像データに基づいて液晶表示パネルに画像を表示させる表示ドライバーと、を含む。液晶パネルには光源回路１０から光が入射され、液晶パネルを透過した光が光学系３５０によってスクリーンに投写される。図１３では光の経路を点線矢印で示している。
【００７８】
以上に説明した本実施形態の発光制御装置は、光源回路のスイッチング素子を制御する。光源回路は、第１電源ノードと第２電源ノードとの間に直列に設けられる抵抗、発光素子、スイッチング素子及びインダクターを含む。発光制御装置は、入力電源に基づいて駆動回路用電源を供給する駆動回路用電源回路と、入力電源に基づいて制御回路用電源を供給する制御回路用電源回路と、制御回路用電源により動作する制御回路と、駆動回路用電源により動作する駆動回路と、起動制御回路と、を含む。制御回路は、スイッチング素子のオンオフを制御する制御信号を出力する。駆動回路は、スイッチング素子を駆動する駆動信号を制御信号に基づいて出力する。起動制御回路は、入力電源が投入された後に駆動信号の出力が開始されるタイミングを遅延させる起動制御信号を、出力する。
【００７９】
このようにすれば、入力電源が投入された後に起動制御信号が出力されることで、駆動信号の出力開始タイミングを遅延させることが可能となる。起動制御信号を用いることで、制御回路用電源の電圧が上昇した後、即ち制御信号の論理レベルが確定した後に、駆動信号の出力を開始することが可能となる。これにより、電源投入時においてスイッチング素子がオフとなり、発光素子を流れる電流が遮断される。これにより、電源投入時の過電流を防止できる。
【００８０】
なお本実施形態において、スイッチング素子、制御回路用電源、制御回路用電源回路、制御信号、制御回路、駆動信号、駆動回路は、例えば第１スイッチング素子、第１制御回路用電源、第１制御回路用電源回路、第１制御信号、第１制御回路、第１駆動信号、第１駆動回路であり、或いは、第２スイッチング素子、第２制御回路用電源、第２制御回路用電源回路、第２制御信号、第２制御回路、第２駆動信号、第２駆動回路である。
【００８１】
また本実施形態では、起動制御回路は、起動制御信号を駆動回路に出力してもよい。駆動回路は、起動制御信号に基づいて、駆動信号の出力を開始するタイミングを遅延させてもよい。
【００８２】
このようにすれば、起動制御回路が出力する起動制御信号に基づいて、駆動回路が、駆動信号の出力を開始するタイミングを遅延させることができる。
【００８３】
また本実施形態では、駆動回路は、Ｐ型トランジスターとＮ型トランジスターとバッファー回路とロジック回路とを有してもよい。Ｐ型トランジスターは、駆動回路用電源が供給される駆動回路用電源ノードと、駆動信号を出力する駆動信号出力ノードとの間に設けられてもよい。Ｎ型トランジスターは、駆動信号出力ノードとグランドノードとの間に設けられてもよい。バッファー回路は、Ｐ型トランジスターとＮ型トランジスターを駆動してもよい。ロジック回路は、起動制御信号が非アクティブのとき、非アクティブの出力信号をバッファー回路に出力し、起動制御信号がアクティブのとき、制御信号をバッファー回路に出力してもよい。
【００８４】
このようにすれば、起動制御信号が非アクティブからアクティブになったとき、ロジック回路の出力信号が非アクティブから制御信号に変化する。これにより、駆動信号が非アクティブから制御信号に変化する、即ち駆動信号の出力が開始される。このようにして、入力電源が投入された後に、遅延して駆動信号の出力が開始される。
【００８５】
また本実施形態では、起動制御回路は、起動制御信号を駆動回路用電源回路に出力してもよい。駆動回路用電源回路は、入力電源が投入された後に駆動回路用電源の供給を開始するタイミングを、起動制御信号に基づいて遅延させてもよい。
【００８６】
このようにすれば、入力電源が投入された後に駆動回路用電源の供給を開始するタイミングが、遅延される。駆動回路は駆動回路用電源により動作するので、駆動回路用電源の供給を開始するタイミングが遅延することで、駆動信号の出力が開始されるタイミングが遅延する。
【００８７】
また本実施形態では、発光制御装置は、第１電源ノードに接続され、入力電源が供給される電源端子を含んでもよい。駆動回路用電源回路は、第１トランジスターと第１分圧回路と演算増幅器と第２トランジスターとを有してもよい。第１トランジスターは、電源端子に接続される入力電源ノードと、駆動回路用電源を供給する駆動回路用電源ノードとの間に設けられてもよい。第１分圧回路は、駆動回路用電源ノードとグランドノードとの間に設けられてもよい。演算増幅器は、第１入力ノードに第１分圧回路の分圧電圧が入力され、第２入力ノードに第１基準電圧が入力され、第１トランジスターのゲートに出力電圧を出力してもよい。第２トランジスターは、入力電源ノードと演算増幅器の出力ノードとの間に設けられてもよい。起動制御回路は、第２トランジスターのゲートに起動制御信号を出力してもよい。
【００８８】
このようにすれば、第２トランジスターが起動制御信号によりオンすることで、第１トランジスターのゲート−ソース間電圧がゼロになるので、第１トランジスターがオフになる。これにより、第１分圧回路を介して駆動回路用電源がグランド電圧になる。一方、第２トランジスターが起動制御信号によりオフすることで、第１トランジスターと第１分圧回路と演算増幅器が、レギュレーターとして機能する。このレギュレーターは駆動回路用電源を供給する。以上により、入力電源が投入された後に駆動回路用電源の供給を開始するタイミングが、起動制御信号に基づいて遅延される。
【００８９】
また本実施形態では、発光制御装置は、第１電源ノードに接続され、入力電源が供給される電源端子を含んでもよい。起動制御回路は、第２分圧回路とコンパレーターとを含んでもよい。第２分圧回路は、電源端子に接続される入力電源ノードと、グランドノードとの間に設けられてもよい。コンパレーターは、第２分圧回路の分圧電圧が第２基準電圧に達したとき、起動制御信号を非アクティブからアクティブにしてもよい。
【００９０】
本実施形態によれば、入力電源が第２分圧回路により分圧されることで分圧電圧が出力される。即ち、入力電源が投入された後に分圧電圧が上昇することになる。分圧電圧が第２基準電圧に達したとき、起動制御信号が非アクティブからアクティブになるので、入力電源が投入された後に、起動制御信号が非アクティブからアクティブになる。このような起動制御信号を用いることで、駆動信号の出力が開始されるタイミングを遅延させることが可能となる。
【００９１】
また本実施形態では、発光制御装置は、第２分圧回路の出力ノードに接続され、外部キャパシターが接続されるキャパシター接続端子を含んでもよい。
【００９２】
このようにすれば、第２分圧回路と外部キャパシターがローパスフィルターを構成する。第２分圧回路の分圧電圧は、入力電源の電圧がローパスフィルターにより平滑化されたものである。入力電源が投入されると入力電源の電圧が上昇するが、それに対して遅れて分圧電圧が上昇する。これにより、入力電源が投入されたタイミングよりも遅延して、起動制御信号が非アクティブからアクティブに遷移する。
【００９３】
また本実施形態では、発光制御装置は、入力電源に基づいて定電圧を出力する定電圧回路を含んでもよい。起動制御回路は、定電圧により動作してもよい。
【００９４】
このようにすれば、駆動回路用電源の電圧とは異なる定電圧により起動制御回路を動作させることができる。これにより、入力電源が投入された後、不定の駆動信号が出力される前に、起動制御信号の論理レベルを確定できる。これにより、電源投入時に確実に駆動信号を非アクティブにできる。
【００９５】
また本実施形態では、発光制御装置は、第１電源ノードに接続され、入力電源が供給される電源端子を含んでもよい。定電圧回路は、電源端子に接続される入力電源ノードと、グランドノードとの間に設けられるツェナーダイオードを有してもよい。定電圧回路は、ツェナーダイオードのツェナー電圧に基づいて定電圧を出力してもよい。
【００９６】
本実施形態によれば、ツェナーダイオードを用いることで、帰還により電圧を発生するレギュレーター等に比べて高速に定電圧を発生できる。即ち、入力電源が投入された後、駆動回路用電源の電圧に比べて早く定電圧を上昇させることができる。
【００９７】
また本実施形態では、駆動回路は、起動制御回路が出力する起動制御信号を、定電圧から駆動回路用電源の電圧にレベルシフトするレベルシフターを含んでもよい。
【００９８】
起動制御回路は定電圧により動作し、駆動回路は駆動回路用電源により動作する。レベルシフターが、起動制御信号を、定電圧から駆動回路用電源の電圧にレベルシフトすることで、起動制御回路から駆動回路に起動制御信号を入力できるようになる。
【００９９】
また本実施形態の光源装置は、上記のいずれかに記載の発光制御装置と、光源回路と、を含む。
【０１００】
また本実施形態の投写型映像表示装置は、上記のいずれかに記載された光源装置と、光源装置を制御する処理装置と、を含む。
【０１０１】
なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また発光制御回路、発光制御装置、光源回路、光源装置、投写型映像表示装置の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１０２】
１０…光源回路、１１…第１スイッチング素子、１２…第２スイッチング素子、１４…インダクター、１５…発光素子、１００…発光制御装置、１１０…第１駆動回路、１１２…第２駆動回路、１１４…第１制御回路、１２０…第２制御回路、１２１…制御信号出力回路、１２２…スロープ補償回路、１２３…電流検出回路、１２４…エラーアンプ回路、１２５…スイッチ回路、１２６…コンパレーター、１４０…発振回路、１８２…定電圧回路、１８４…起動制御回路、１９１…駆動回路用電源回路、１９２…第１制御回路用電源回路、１９３…第２制御回路用電源回路、２００…光源装置、３００…処理装置、３１０…操作部、３２０…記憶部、３３０…通信部、３４０…表示装置、３５０…光学系、４００…投写型映像表示装置、ＡＣＳ…調光用電圧、ＡＮＧ…ロジック回路、ＢＮＫ１…第１分圧回路、ＢＮＫ２…第２分圧回路、ＣＤＬＹ…キャパシター、ＤＣＳ…ＰＷＭ信号、ＤＲＶ…第１駆動信号、ＧＴＢ…第２駆動信号、ＩＬＤ…電流、ＩＶＧ…バッファー回路、ＬＳＢ…レベルシフター、Ｎ１…第１ノード、ＮＧＮ…第２電源ノード、ＮＶＩ…第１電源ノード、ＯＰＥ…コンパレーター、ＯＰＨ…演算増幅器、ＲＣＳ…第１抵抗、ＲＩＳ…第２抵抗、ＳＤＬＹ…起動制御信号、ＳＤＲＶ…第１制御信号、ＳＧＴＢ…第２制御信号、ＴＲＧ１…Ｐ型トランジスター、ＴＲＧ２…Ｎ型トランジスター、ＴＲＨ１…第１トランジスター、ＴＲＨ２…第２トランジスター、ＴＶＤＴ…キャパシター端子、ＴＶＩＮ…電源端子、ＶＤＡ…第２制御回路用電源、ＶＤＬ…第１制御回路用電源、ＶＤＲ…駆動回路用電源、ＶＩＮ…入力電源、ＶＫＤ…定電圧、ＶＲＡ…第２基準電圧、ＶＲＢ…第１基準電圧、ＺＤ１…ツェナーダイオード
【図１】
2020155351.tif 000003
【図２】
2020155351.tif 000004
【図３】
2020155351.tif 000005
【図４】
2020155351.tif 000006
【図５】
2020155351.tif 000007
【図６】
2020155351.tif 000008
【図７】
2020155351.tif 000009
【図８】
2020155351.tif 000010
【図９】
2020155351.tif 000011
【図１０】
2020155351.tif 000012
【図１１】
2020155351.tif 000013
【図１２】
2020155351.tif 000014
【図１３】
2020155351.tif 000015