(57)【要約】【課題】  ガリウム化合物系半導体を有する半導体装置を好適に製造する。【解決手段】  半導体装置の製造方法であって、ガリウム化合物系半導体によって構成されたｎ型のドリフト層に凹部を形成する工程と、前記凹部内にガリウム化合物系半導体によって構成されたｐ型の高濃度ボディ層をエピタキシャル成長させる工程と、前記高濃度ボディ層の表面と前記ドリフト層の表面に跨る範囲にガリウム化合物系半導体によって構成されているとともに前記高濃度ボディ層よりもｐ型不純物濃度が低いｐ型の低濃度ボディ層をエピタキシャル成長させる工程と、前記低濃度ボディ層の一部にｎ型不純物を注入することによって前記低濃度ボディ層と前記高濃度ボディ層によって前記ドリフト層から分離されているｎ型のソース層を形成する工程と、前記低濃度ボディ層に対してゲート絶縁膜を介して対向するゲート電極を形成する工程を有する。【選択図】図１
2020035868.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
ガリウム化合物系半導体によって構成されたｎ型のドリフト層に、凹部を形成する工程と、
前記ドリフト層の表面に、ガリウム化合物系半導体によって構成されたｐ型の高濃度ボディ層をエピタキシャル成長させる工程と、
前記高濃度ボディ層を研磨して、前記凹部の外側の前記高濃度ボディ層を除去し、前記凹部内に前記高濃度ボディ層を残存させる工程と、
前記高濃度ボディ層の表面と前記ドリフト層の前記表面に跨る範囲に、ガリウム化合物系半導体によって構成されており、前記高濃度ボディ層よりもｐ型不純物濃度が低いｐ型の低濃度ボディ層をエピタキシャル成長させる工程と、
前記低濃度ボディ層の一部にｎ型不純物を注入することによって、前記低濃度ボディ層と前記高濃度ボディ層によって前記ドリフト層から分離されているｎ型のソース層を形成する工程と、
前記低濃度ボディ層に対してゲート絶縁膜を介して対向するゲート電極を形成する工程、
を有する製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置の製造方法に関する。
【０００２】
特許文献１には、ＧａＮ（窒化ガリウム）によって構成された基板を有する半導体装置が開示されている。半導体基板は、ｎ型のドリフト層と、ｐ型のボディ層と、ｎ型のソース層を有している。ボディ層は、半導体基板の上面の一部に設けられている。ボディ層が設けられていない範囲では、ドリフト層が半導体基板の上面に達している。ソース層は、ボディ層の内部に設けられている。ボディ層によって、ソース層はドリフト層から分離されている。また、この半導体装置は、ボディ層に対してゲート絶縁膜を介して対向するゲート電極を有している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１３１００８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ガリウム化合物半導体では、イオン注入によってｐ型層を形成することが極めて難しい。したがって、ガリウム化合物系半導体によって構成されたｐ型層は、エピタキシャル成長によって形成される。特許文献１のようにボディ層がドリフト層に埋め込まれた構造は、以下の製造方法１または２によって形成され得る。
【０００５】
製造方法１では、図２７のようにｎ型層２００上にｐ型のボディ層２０２をエピタキシャル成長させる。次に、図２８のようにボディ層２０２の一部をエッチングし、凹部２０４を形成する。次に、図２９のように凹部２０４内にｎ型層２０６をエピタキシャル成長させる。ｎ型層２００とｎ型層２０６によって、ドリフト層２０８が形成される。その後、図３０のように、ソース層２１０、ゲート絶縁膜２２０、及び、ゲート電極２２２を形成する。
【０００６】
製造方法２では、図３１のようにｎ型のドリフト層２０８の表面に凹部２３０を形成する。次に、図３２のように、凹部２３０内とドリフト層２０８の表面を覆うｐ型のボディ層２０２をエピタキシャル成長させる。次に、図３３のように、ボディ層２０２の表面をＣＭＰ（chemical mechanical polishing）等によって研磨して、凹部２３０の外部のボディ層２０２を除去する。その後、図３４のように、ソース層２１０、ゲート絶縁膜２２０、及び、ゲート電極２２２を形成する。
【０００７】
製造方法１では、凹部２０４内にｎ型層２０６をエピタキシャル成長させるときに、ｎ型層２０６のｎ型不純物濃度を正確に制御することが難しい。例えば、ｎ型層２０６の一部に意図せずｎ型不純物濃度が高い領域が発生する場合がある。したがって、半導体装置の特性が安定しないという問題がある。
【０００８】
製造方法２では、ボディ層２０２の表面を研磨するときに、ボディ層２０２の表層部に結晶欠陥が生じる。ボディ層２０２の表層部は、半導体装置がオンするときにチャネルが形成される領域である。このため、結晶欠陥によってチャネルの抵抗が増大し、半導体装置のオン抵抗が高くなるという問題がある。
【０００９】
したがって、本明細書では、ガリウム化合物系半導体を有する半導体装置をより好適に製造することができる製造方法を提案する。
【課題を解決するための手段】
【００１０】
本明細書が開示する半導体装置の製造方法は、凹部形成工程、第１エピタキシャル成長工程、研磨工程、第２エピタキシャル成長工程、ソース層形成工程、及び、ゲート電極形成工程を有する。前記凹部形成工程では、ガリウム化合物系半導体によって構成されたｎ型のドリフト層に、凹部を形成する。前記第１エピタキシャル成長工程では、前記ドリフト層の表面に、ガリウム化合物系半導体によって構成されたｐ型の高濃度ボディ層をエピタキシャル成長させる。前記研磨工程では、前記高濃度ボディ層を研磨して、前記凹部の外側の前記高濃度ボディ層を除去し、前記凹部内に前記高濃度ボディ層を残存させる。前記第２エピタキシャル工程では、前記高濃度ボディ層の表面と前記ドリフト層の前記表面に跨る範囲に、ガリウム化合物系半導体によって構成されており、前記高濃度ボディ層よりもｐ型不純物濃度が低いｐ型の低濃度ボディ層をエピタキシャル成長させる。前記ソース層形成工程では、前記低濃度ボディ層の一部にｎ型不純物を注入することによって、前記低濃度ボディ層と前記高濃度ボディ層によって前記ドリフト層から分離されているｎ型のソース層を形成する。前記ゲート電極形成工程では、前記低濃度ボディ層に対してゲート絶縁膜を介して対向するゲート電極を形成する。
【００１１】
なお、本明細書において、ガリウム化合物系半導体は、Ｇａ（ガリウム）と他の元素を含む化合物により構成された半導体を意味する。ガリウム化合物系半導体には、例えば、窒化ガリウム系半導体、酸化ガリウム系半導体等が含まれる。また、ドリフト層と、高濃度ボディ層と、低濃度ボディ層は、同種のガリウム化合物系半導体によって構成されていてもよいし、互いとは異なる種類のガリウム化合物系半導体によって構成されていてもよい。また、ドリフト層、高濃度ボディ層、または、低濃度ボディ層の一部が、他部とは異なる種類のガリウム化合物系半導体により構成されていてもよい。
【００１２】
この製造方法では、第１エピタキシャル成長工程において、ドリフト層の表面にｐ型の高濃度ボディ層を形成する。次に、高濃度ボディ層を研磨して、凹部の外側の高濃度ボディ層を除去する。このとき、凹部内に残存する高濃度ボディ層の表面に結晶欠陥が生成される。第１エピタキシャル成長工程の後の第２エピタキシャル成長工程において、高濃度ボディ層の表面とドリフト層の表面に跨る範囲に、ガリウム化合物系半導体によって構成されたｐ型の低濃度ボディ層をエピタキシャル成長させる。その後、ソース層、ゲート絶縁膜、及び、ゲート電極が形成される。このように製造された半導体装置では、低濃度ボディ層の表層部にチャネルが形成される。低濃度ボディ層には研磨を行う必要性がないので、低濃度ボディ層の表層部の結晶欠陥を低減することができる。したがって、チャネルの結晶欠陥を低減することができる。したがって、この製造方法では、半導体装置のオン抵抗を低減することができる。このように、この製造方法では、上述した製造方法２とは異なり、結晶欠陥が少ない低濃度ボディ層の表層部をチャネルとして用いることができるので、半導体装置のオン抵抗を低減することができる。また、この製造方法では、上述した製造方法１とは異なり、凹部内にｎ型層をエピタキシャル成長させる必要がないので、ドリフト層のｎ型不純物濃を制御し易く、半導体装置の特性を安定させることができる。
【図面の簡単な説明】
【００１３】
【図１】実施例１の半導体装置の断面図。
【図２】実施例１の製造方法の説明図。
【図３】実施例１の製造方法の説明図。
【図４】実施例１の製造方法の説明図。
【図５】実施例１の製造方法の説明図。
【図６】実施例１の製造方法の説明図。
【図７】実施例１の製造方法の説明図。
【図８】実施例１の製造方法の説明図。
【図９】実施例１の製造方法の説明図。
【図１０】実施例１の製造方法の説明図。
【図１１】変形例の半導体装置の断面図。
【図１２】実施例２の半導体装置の断面図。
【図１３】実施例２の製造方法の説明図。
【図１４】実施例３の半導体装置の説明図。
【図１５】実施例４の半導体装置の断面図。
【図１６】実施例４の半導体装置の平面図。
【図１７】変形例の半導体装置の平面図。
【図１８】実施例５の半導体装置の断面図。
【図１９】実施例５の製造方法の説明図。
【図２０】実施例６の半導体装置の断面図。
【図２１】変形例の半導体装置の断面図。
【図２２】実施例７の半導体装置の断面図。
【図２３】変形例の半導体装置の断面図。
【図２４】変形例の半導体装置の断面図。
【図２５】実施例８の半導体装置の断面図。
【図２６】実施例の特徴を組み合わせた半導体装置の断面図。
【図２７】製造方法１の説明図。
【図２８】製造方法１の説明図。
【図２９】製造方法１の説明図。
【図３０】製造方法１の説明図。
【図３１】製造方法２の説明図。
【図３２】製造方法２の説明図。
【図３３】製造方法２の説明図。
【図３４】製造方法２の説明図。
【発明を実施するための形態】
【実施例１】
【００１４】
図１は、実施例１の半導体装置１０を示している。半導体装置１０は、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）である。半導体装置１０は、半導体基板１２を有している。半導体基板１２の上面１２ａには、ゲート絶縁膜１４、ゲート電極１６、ソース電極１８が設けられている。ゲート絶縁膜１４は、半導体基板１２の上面１２ａを覆っている。ゲート電極１６は、ゲート絶縁膜１４上に配置されている。ゲート電極１６は、ゲート絶縁膜１４によって半導体基板１２から絶縁されている。ソース電極１８は、ゲート絶縁膜１４が設けられていない範囲において、半導体基板１２に接している。半導体基板１２の下面１２ｂには、ドレイン電極２０が設けられている。半導体基板１２は、ドレイン層３０、ドリフト層３２、高濃度ボディ層３４、低濃度ボディ層３６、及び、ソース層３８を有している。
【００１５】
ドレイン層３０は、ｎ型のＧａＮにより構成されている。ドレイン層３０は、半導体基板１２の下面１２ｂを含む範囲に配置されており、ドレイン電極２０にオーミック接触している。
【００１６】
ドリフト層３２は、ｎ型のＧａＮにより構成されている。ドリフト層３２のｎ型不純物濃度は、ドレイン層３０のｎ型不純物濃度よりも低い。ドリフト層３２は、ドレイン層３０の上面に接している。ドリフト層３２は、高濃度ボディ層３４が設けられていない範囲において、半導体基板１２の上面１２ａまで伸びている。以下では、一対の高濃度ボディ層３４に挟まれた範囲内のドリフト層３２を、窓部３２ａという。
【００１７】
高濃度ボディ層３４は、ｐ型のＧａＮにより構成されている。高濃度ボディ層３４は、ソース電極１８の下部とその周辺に設けられている。高濃度ボディ層３４は、ソース電極１８に対してオーミック接触している。高濃度ボディ層３４は、その下面と側面においてドリフト層３２に接している。
【００１８】
低濃度ボディ層３６とソース層３８は、ドリフト層３２及び高濃度ボディ層３４の上面から上側に突出するように設けられている。
【００１９】
低濃度ボディ層３６は、ｐ型のＧａＮにより構成されている。低濃度ボディ層３６のｐ型不純物濃度は、高濃度ボディ層３４のｐ型不純物濃度よりも低い。低濃度ボディ層３６は、ドリフト層３２の窓部３２ａと高濃度ボディ層３４の上部に配置されている。低濃度ボディ層３６は、窓部３２ａの上面と高濃度ボディ層３４の上面に接している。
【００２０】
ソース層３８は、ｎ型のＧａＮにより構成されている。ソース層３８のｎ型不純物濃度は、ドリフト層３２のｎ型不純物濃度よりも高い。ソース層３８は、高濃度ボディ層３４の上部に配置されている。ソース層３８は、高濃度ボディ層３４の上面に接している。ソース層３８は、ソース電極１８に対してオーミック接触している。ソース層３８は、低濃度ボディ層３６に隣接している。ソース層３８は、高濃度ボディ層３４と低濃度ボディ層３６によってドリフト層３２から分離されている。
【００２１】
ゲート絶縁膜１４は、ソース層３８の上面、低濃度ボディ層３６の上面、及び、窓部３２ａの上面に跨る範囲を覆っている。ゲート電極１６は、ゲート絶縁膜１４を介して、ソース層３８、低濃度ボディ層３６、及び、窓部３２ａに対向している。
【００２２】
次に、半導体装置１０の製造方法について説明する。半導体装置１０は、図２に示す半導体ウエハ１００から製造される。半導体ウエハ１００は、ドレイン層３０と、ドレイン層３０上に配置されたドリフト層３２を有している。半導体ウエハ１００は、ＧａＮにより構成されている。
【００２３】
まず、図３に示すように、ドライエッチングまたはウェットエッチングによって、半導体ウエハ１００の上面１００ａに複数の凹部６０を形成する。
【００２４】
次に、図４に示すように、凹部６０内に、ｐ型のＧａＮにより構成された高濃度ボディ層３４をエピタキシャル成長させる。このとき、半導体ウエハ１００の上面１００ａ上にも高濃度ボディ層３４が成長する。
【００２５】
次に、図５に示すように、高濃度ボディ層３４の上面を研磨（例えば、ＣＭＰ）することによって、凹部６０の外部の高濃度ボディ層３４を除去し、凹部６０内に高濃度ボディ層３４を残存させる。凹部６０内に残存した高濃度ボディ層３４の上面には、研磨によって多数の結晶欠陥が生成される。
【００２６】
次に、図６に示すように、高濃度ボディ層３４の上面とドリフト層３２（窓部３２ａ）の上面全体に、ｐ型のＧａＮにより構成された低濃度ボディ層３６をエピタキシャル成長させる。すなわち、高濃度ボディ層３４の上面とドリフト層３２の上面に跨る範囲に、低濃度ボディ層３６をエピタキシャル成長させる。
【００２７】
次に、図７に示すように、窓部３２ａの上部の低濃度ボディ層３６を部分的に除去することによって、凹部６２を形成する。凹部６２は、低濃度ボディ層３６を貫通して窓部３２ａに達するように形成される。
【００２８】
次に、図８に示すように、高濃度ボディ層３４の上部の低濃度ボディ層３６の一部にｎ型不純物（例えば、シリコン）を注入することによって、ソース層３８を形成する。ソース層３８は、高濃度ボディ層３４に接するように形成される。
【００２９】
次に、半導体ウエハ１００をアニールして、ｐ型不純物及びｎ型不純物を活性化させる。
【００３０】
次に、図９に示すように、ソース層３８、低濃度ボディ層３６、及び、窓部３２ａの表面を覆うようにゲート絶縁膜１４を形成し、高濃度ボディ層３４の上部にゲート絶縁膜１４とソース層３８を貫通するコンタクトホール６６を形成する。
【００３１】
次に、図１０に示すように、コンタクトホール６６内とゲート絶縁膜１４上に金属膜を成長させ、その金属膜をパターニングすることによって、ゲート電極１６とソース電極１８を形成する。ソース電極１８は、コンタクトホール６６内でソース層３８及び高濃度ボディ層３４と接するように形成される。ゲート電極１６は、ソース層３８、低濃度ボディ層３６、及び、窓部３２ａの上部に位置するように形成される。ゲート電極１６は、ゲート絶縁膜１４を介して、ソース層３８、低濃度ボディ層３６、及び、窓部３２ａに対向する。
【００３２】
その後、ドレイン電極２０を形成することで、図１の半導体装置１０が完成する。
【００３３】
次に、半導体装置１０の動作について説明する。ソース電極１８には、ドレイン電極２０よりも低い電位が印可される。ゲート電極１６にゲート閾値以上の電位を印可すると、ゲート絶縁膜１４に接する範囲の低濃度ボディ層３６がｎ型に反転し、チャネルが形成される。チャネルは、ソース層３８とドリフト層３２（窓部３２ａ）を接続する。このため、図１の矢印８０に示すように、ソース層３８から、低濃度ボディ層３６のチャネルとドリフト層３２を介してドレイン層３０へ電子が流れる。すなわち、半導体装置１０がオンする。
【００３４】
ゲート電極１６の電位をゲート閾値未満まで低下させると、チャネルが消失し、半導体装置１０がオフする。半導体装置１０がオフすると、ｐ型不純物濃度が高い高濃度ボディ層３４からドリフト層３２へ空乏層が広がり、ドリフト層３２で電圧が保持される。
【００３５】
上述した実施例１の製造方法では、高濃度ボディ層３４の上面を研磨するため、高濃度ボディ層３４の表層部には多数の結晶欠陥が存在する。しかしながら、図１の矢印８０で示されるように、高濃度ボディ層３４は、主電流の経路ではない。矢印８０に示すように、低濃度ボディ層３６の表層部に形成されるチャネルが、主電流の経路となる。実施例１の製造方法では、低濃度ボディ層３６の上面を研磨しないので、低濃度ボディ層３６の表層部に存在する結晶欠陥は少ない。したがって、チャネルの抵抗が小さい。したがって、半導体装置１０のオン抵抗は小さい。また、上述した実施例１の製造方法においては、図２に示す加工前のドリフト層３２の一部を窓部３２ａとして利用する。したがって、製造工程の途中で窓部３２ａのｎ型不純物濃度が意図せず上昇することがなく、窓部３２ａのｎ型不純物濃度を意図した濃度に制御することができる。したがって、この製造方法によれば、半導体装置１０の特性を安定させることができる。
【００３６】
また、図１のように低濃度ボディ層３６がドリフト層３２（窓部３２ａ）の上面よりも上側に突出するように設けられていると、窓部３２ａの厚みＴ１を薄くすることができる。これによって、主電流の経路を短くすることができ、半導体装置１０のオン抵抗をより低減することができる。
【００３７】
なお、図１では、ソース層３８と低濃度ボディ層３６の深さが略等しかったが、図１１に示すように、ソース層３８が低濃度ボディ層３６よりも深い位置まで伸びていてもよい。この場合、コンタクトホール６６をソース層３８に合わせて深くすることで、ソース電極１８を高濃度ボディ層３４に接触させることができる。
【００３８】
以下に、実施例２〜８について説明する。なお、実施例２〜８の説明において、実施例１と共通する部分については説明を省略する。
【実施例２】
【００３９】
図１２は、実施例２の半導体装置を示している。図１２の半導体装置では、窓部３２ａの上部に設けられた凹部６２がドリフト層３２の内部まで伸びている。ドリフト層３２の上端から凹部６２の底部までの距離Ｄ１は、ゲート絶縁膜１４の厚みＴ２よりも大きい。このように、実施例１よりも凹部６２を深くすることで、低濃度ボディ層３６の側面の下端部３６ｄとゲート電極１６の間の距離を短くすることが可能となる。特に、距離Ｄ１をゲート絶縁膜１４の厚みＴ２よりも大きくすることで、下端部３６ｄの真横にゲート電極１６が位置するようになり、下端部３６ｄとゲート電極１６の間の距離をより短くすることができる。これにより、下端部３６ｄにチャネルが形成され易くなり、チャネル抵抗をより低減することが可能となる。
【００４０】
実施例２の製造方法では、実施例１の製造方法と同様にして、図６に示す段階まで加工を行う。次に、図１３に示すように、凹部６２を形成する工程において、凹部６２の下端がドリフト層３２の内部まで達するように凹部６２を形成する。その後、実施例１と同様にして、ゲート絶縁膜１４、各電極等を形成することで、図１２の半導体装置が得られる。
【実施例３】
【００４１】
図１４は、実施例３の半導体装置を示している。図１４の半導体装置では、凹部６２が、上側ほど凹部６２の幅が広くなるテーパ形状を有している。すなわち、下端部３６ｄからソース層３８側に向かうに従って低濃度ボディ層３６の厚みが徐々に厚くなるように、凹部６２の側面（低濃度ボディ層３６の窓部３２ａ側の側面）が傾斜している。このように凹部６２をテーパ形状とすることで、実施例１よりも、下端部３６ｄとゲート電極１６の間の距離を短くすることができる。これにより、下端部３６ｄにチャネルが形成され易くなり、チャネル抵抗をより低減することが可能となる。また、凹部６２をテーパ形状とすることで、ゲート絶縁膜１４に加わる機械的応力を緩和することができる。
【００４２】
実施例３の製造方法では、実施例１の製造方法と同様にして、図６に示す段階まで加工を行う。次に、凹部６２を形成する工程において、テーパ形状の凹部６２を形成する。その後、実施例１と同様にして、ゲート絶縁膜１４、各電極等を形成することで、図１４の半導体装置が得られる。
【００４３】
なお、凹部６２をテーパ形状とする場合、凹部６２の側面を曲面形状としてもよい。
【実施例４】
【００４４】
図１５は、実施例４の半導体装置を示している。図１５に示すように、実施例４の半導体装置では、１つの窓部３２ａの上部に複数の凹部６２が設けられている。図１６は、実施例４の半導体装置を上側から見たときの、コンタクトホール６６、ソース層３８、低濃度ボディ層３６、凹部６２、高濃度ボディ層３４、及び、窓部３２ａの配置を示している。図１６に示すように、窓部３２ａの上部に、複数の凹部６２が縦方向及び横方向に配列されている。各凹部６２内に、ゲート絶縁膜１４とゲート電極１６が配置されている。この構成によれば、複数の凹部６２の各側面に沿ってチャネルが形成される。このため、広い範囲に電子が流れることが可能となり、チャネル抵抗が低減される。
【００４５】
実施例４の製造方法では、実施例１の製造方法と同様にして、図６に示す段階まで加工を行う。次に、凹部６２を形成する工程において、低濃度ボディ層３６に複数の凹部６２を形成し、図１６に示すように格子状に低濃度ボディ層３６を残存させる。その後、実施例１と同様にして、ゲート絶縁膜１４、各電極等を形成することで、図１５、１６の半導体装置が得られる。
【００４６】
なお、実施例４のように複数の凹部６２を設ける場合には、ゲート絶縁膜１４の電界緩和の観点から、図１６のように窓部３２ａの中央部の上部に低濃度ボディ層３６を残すことが好ましい。
【００４７】
また、凹部６２を複数設ける場合には、図１７に示すように、上から見たときの凹部６２の角部を曲面形状としてもよい。
【実施例５】
【００４８】
図１８は、実施例５の半導体装置を示している。図１８に示すように、実施例５の半導体装置では、高濃度ボディ層３４とドリフト層３２の間に低キャリア濃度層４０が設けられている。低キャリア濃度層４０は、ＧａＮにより構成されており、高濃度ボディ層３４のｐ型不純物濃度、及び、ドリフト層３２のｎ型不純物濃度よりも低い不純物濃度を有する半導体層である。低キャリア濃度層４０は、ｎ型であってもよいし、ｐ型であってもよいし、ｉ型であってもよいし、これらの組み合わせであってもよい。高濃度ボディ層３４とドリフト層３２の間に低キャリア濃度層４０を設けることで、ドリフト層３２内で生じる電界を緩和することができる。ドリフト層３２内の電界を緩和することで、ドリフト層３２のｎ型不純物濃度を高くしてその抵抗を低減することが可能となり、半導体装置のオン抵抗を低減することが可能となる。
【００４９】
実施例５の製造方法では、実施例１の製造方法と同様にして、図３に示す段階まで加工を行う。次に、凹部６０内に、低キャリア濃度層４０をエピタキシャル成長させる。次に、凹部６０内の低キャリア濃度層４０の表面に、高濃度ボディ層３４をエピタキシャル成長させる。凹部６０内に低キャリア濃度層４０と高濃度ボディ層３４を成長させるときに、半導体ウエハ１００の上面１００ａ上にも低キャリア濃度層４０と高濃度ボディ層３４が成長する。次に、図１９に示すように、高濃度ボディ層３４と低キャリア濃度層４０を研磨することによって、凹部６０の外部の高濃度ボディ層３４及び低キャリア濃度層４０を除去し、凹部６０内に高濃度ボディ層３４及び低キャリア濃度層４０を残存させる。その後、実施例１と同様に加工を行うことで、図１８の半導体装置が得られる。
【実施例６】
【００５０】
図２０は、実施例６の半導体装置を示している。図２０に示すように、実施例６の半導体装置では、凹部６２が低濃度ボディ層３６を貫通しておらず、凹部６２がドリフト層３２に達していない。したがって、窓部３２ａの上面が、低濃度ボディ層３６によって覆われている。低濃度ボディ層３６のうちの凹部６２の下側に位置する部分３６ｃの厚みは、低濃度ボディ層３６の他の部分の厚みよりも薄い。部分３６ｃの厚みは、１ｎｍ以上、５０ｎｍ以下である。この構造では、部分３６ｃの厚みが薄いので、ゲート電極１６の電位を上昇させることで、部分３６ｃの厚み方向全体にチャネルを形成することができる。このようにチャネルが形成されると、部分３６ｃからドリフト層３２へ向かって下方向に電子が流れる。したがって、図２０の半導体装置はオンすることが可能である。また、この構成では、窓部３２ａの上面全体が低濃度ボディ層３６に覆われているので、半導体装置がオフしているときにソース層３８と窓部３２ａの間でのリーク電流を抑制することができる。
【００５１】
実施例６の製造方法では、実施例１の製造方法と同様にして、図６に示す段階まで加工を行う。次に、凹部６２を形成する工程において、エッチング時間を調整して、低濃度ボディ層３６を貫通しないように凹部６２を形成する。その後、実施例１と同様にして、ゲート絶縁膜１４、各電極等を形成することで、図２０の半導体装置が得られる。
【００５２】
なお、凹部６２が低濃度ボディ層３６を貫通しない構造とする場合には、図２１に示すように、低濃度ボディ層３６を、第１層３６ａと第２層３６ｂにより構成してもよい。第１層３６ａと第２層３６ｂは、組成が異なる材料により構成されている。例えば、第１層３６ａがＡｌＧａＮであり、第２層３６ｂがＧａＮであってもよい。低濃度ボディ層３６のうちの厚みが厚い部分は、第１層３６ａと、第１層３６ａ上に配置された第２層３６ｂにより構成されている。低濃度ボディ層３６の厚みが薄い部分３６ｃは、第１層３６ａによって構成されている。第１層３６ａは、高濃度ボディ層３４の上面と窓部３２ａの上面の全体を覆っている。第１層３６ａの厚みは、部分３６ｃの厚み（すなわち、１ｎｍ以上、５０ｎｍ以下）と略等しい。部分３６ｃの厚みが薄いので、図２１の半導体装置は、実施例６（図２０）の半導体装置と同様に動作することができる。
【００５３】
また、図２１の半導体装置の製造方法では、凹部６２を形成するときに、第２層３６ｂを貫通して第１層３６ａを貫通しないように凹部６２を形成することができる。第１層３６ａのエッチングレートが第２層３６ｂのエッチングレートが低くなるエッチング条件を採用して凹部６２を形成することで、凹部６２が第１層３６ａに達した段階で容易にエッチングを停止することができる。したがって、ドリフト層３２に達しない凹部６２を容易に形成することができる。
【実施例７】
【００５４】
図２２は、実施例７の半導体装置を示している。図２２に示すように、実施例７の半導体装置では、窓部３２ａの上部に凹部６２が設けられていない。凹部６２に相当する位置には、ｎ型層４２が設けられている。ｎ型層４２は、ドリフト層３２よりも高いｎ型不純物濃度を有する。ｎ型層４２は、窓部３２ａの上部に設けられている。ｎ型層４２は、低濃度ボディ層３６に隣接している。ｎ型層４２の上面は、ゲート絶縁膜１４に接している。実施例７の半導体装置では、ゲート電極１６の電位をゲート閾値以上まで上昇させると、ゲート絶縁膜１４に接する範囲の低濃度ボディ層３６にチャネルが形成される。チャネルによって、ソース層３８とｎ型層４２が接続される。その結果、図２２の矢印８６に示すように、ソース層３８から、低濃度ボディ層３６のチャネル、ｎ型層４２、及び、ドリフト層３２を介してドレイン層３０へ電子が流れる。このように、凹部６２に変えてｎ型層４２を設けても、半導体装置は動作することができる。
【００５５】
実施例７の製造方法では、実施例１の製造方法と同様にして、図６に示す段階まで加工を行う。次に、窓部３２ａの上部の低濃度ボディ層３６の一部に、ｎ型不純物（例えば、シリコン）を注入することによって、ｎ型層４２を形成する。その後、実施例１と同様にして、ゲート絶縁膜１４、各電極等を形成することで、図２２の半導体装置が得られる。
【００５６】
なお、図２３に示すように、ｎ型層４２は、窓部３２ａの上面全体と、高濃度ボディ層３４の上面の一部を覆うように形成されてもよい。
【００５７】
また、図１５〜１７に示す凹部６２と同様に、窓部３２ａの上部に複数のｎ型層４２が設けられていてもよい。この構成によれば、半導体装置のオン抵抗を低減することができる。
【００５８】
また、ｎ型層４２中のｎ型不純物濃度が、ゲート絶縁膜１４近傍で低下するように分布していてもよい。この構成によれば、ゲート絶縁膜１４に加わる電界を緩和することができる。
【００５９】
また、図２４に示すように、ｎ型層４２とゲート絶縁膜１４の間に、厚みが１ｎｍ以上、５０ｎｍ以下のｐ型層４４が設けられていてもよい。この構成によれば、ソース‐ドレイン間のリーク電流を抑制できるとともに、ゲート絶縁膜１４に加わる電界を緩和することができる。ｐ型層４４は、ｎ型層４２を形成するときの不純物注入プロファイルを調整したり、窓部３２ａ上に高濃度のｐ型層をエピタキシャル成長させることで、設けることができる。なお、ｐ型層４４は、低濃度ボディ層３６よりも高いｐ型不純物濃度を有していてもよい。また、図２４において、ｎ型層４２とｐ型層４４の位置が入れ替わっていてもよい。すなわち、窓部３２ａ上にｐ型層４４が配置されており、ｐ型層４４上にｎ型層４２が配置されており、ｎ型層４２の表面にゲート絶縁膜１４が接していてもよい。この構成でも、図２４の構成と略同様の動作が可能である。
【実施例８】
【００６０】
図２５は、実施例８の半導体装置を示している。図２５に示すように、実施例８の半導体装置では、高濃度ボディ層３４の底面と側面との間の角部が、曲面形状を有している。この構成によれば、高濃度ボディ層３４の角部近傍に生じる電界を抑制することができる。
【００６１】
実施例８の製造方法では、凹部６０を形成するときに、ＩＣＰ−ＲＩＥ（ドライエッチングの一種）のバイアス電圧を小さくしてエッチングの等方性を高めるステップを追加することで、凹部６０の角部に曲面形状を設けることができる。
【００６２】
なお、図１８に示す低キャリア濃度層４０を有する半導体装置において、低キャリア濃度層４０の底面と側面の間の角部を曲面形状にして、電界を緩和してもよい。
【００６３】
また、図２６に示すように、上述した複数の実施例の特徴を組み合わせてもよい。
【００６４】
また、上述した実施例では、半導体層としてＧａＮを用いたが、Ｇａ２Ｏ３（酸化ガリウム）等の他のガリウム化合物系半導体を用いてもよい。
【００６５】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００６６】
１０      ：半導体装置
１２      ：半導体基板
１４      ：ゲート絶縁膜
１６      ：ゲート電極
１８      ：ソース電極
２０      ：ドレイン電極
３０      ：ドレイン層
３２      ：ドリフト層
３２ａ    ：窓部
３４      ：高濃度ボディ層
３６      ：低濃度ボディ層
３８      ：ソース層
１００    ：半導体ウエハ
【図１】
2020035868.tif 000003
【図２】
2020035868.tif 000004
【図３】
2020035868.tif 000005
【図４】
2020035868.tif 000006
【図５】
2020035868.tif 000007
【図６】
2020035868.tif 000008
【図７】
2020035868.tif 000009
【図８】
2020035868.tif 000010
【図９】
2020035868.tif 000011
【図１０】
2020035868.tif 000012
【図１１】
2020035868.tif 000013
【図１２】
2020035868.tif 000014
【図１３】
2020035868.tif 000015
【図１４】
2020035868.tif 000016
【図１５】
2020035868.tif 000017
【図１６】
2020035868.tif 000018
【図１７】
2020035868.tif 000019
【図１８】
2020035868.tif 000020
【図１９】
2020035868.tif 000021
【図２０】
2020035868.tif 000022
【図２１】
2020035868.tif 000023
【図２２】
2020035868.tif 000024
【図２３】
2020035868.tif 000025
【図２４】
2020035868.tif 000026
【図２５】
2020035868.tif 000027
【図２６】
2020035868.tif 000028
【図２７】
2020035868.tif 000029
【図２８】
2020035868.tif 000030
【図２９】
2020035868.tif 000031
【図３０】
2020035868.tif 000032
【図３１】
2020035868.tif 000033
【図３２】
2020035868.tif 000034
【図３３】
2020035868.tif 000035
【図３４】
2020035868.tif 000036