(57)【要約】【課題】電子装置における電子部品の位置ずれを抑制すること。【解決手段】電子装置１０は、回路基板３０と、回路基板３０に実装された電子部品２０とを備えている。回路基板３０は、基板本体３１、ドレインパターン部３３Ｄ，３４Ｄ、レジスト４１を備えている。ドレインパターン部３３Ｄ，３４Ｄは隣り合うように、基板本体３１上に配設されている。レジスト４１は、ドレインパターン部３３Ｄ，３４Ｄの上面の一部を、第１接合部及び第２接合部としてのドレイン端子接合部３３ＤＰ，３４ＤＰとして露出するドレイン開口部Ｄ１Ｘ，Ｄ２Ｘを備えている。電子部品２０のドレイン端子Ｄ１，Ｄ２は、はんだ５１，５２によりドレイン端子接合部３３ＤＰ，３４ＤＰに接合される。ドレイン端子Ｄ１，Ｄ２の内側において、ドレイン端子Ｄ１，Ｄ２とドレイン開口部Ｄ１Ｘ，Ｄ２Ｘとの間の距離Ｌ１ｂは互いに等しく、外側における距離Ｌ１ａよりも小さい。【選択図】図５
2020043099.tif 000002
【特許請求の範囲】
【請求項１】
回路基板と、前記回路基板に実装された電子部品とを備えた電子装置であって、
前記回路基板は、基板本体と、前記基板本体上に互いに隣合うように設けられた第１導電パターン及び第２導電パターンと、前記第１導電パターンの一部を第１接合部として露出する第１開口部、及び前記第２導電パターンの上面の一部を第２接合部として露出する第２開口部とを備えたレジストとを有し、
前記電子部品は、前記第１接合部とはんだにて接合される第１端子と、前記第２接合部とはんだにて接合される第２端子とを有し、
前記第１端子及び前記第２端子との配列方向の一方側における前記第１端子と前記第１開口部との間の第１距離と、前記配列方向の他方側における前記第１端子と前記第１開口部との間の第２距離は、互いに異なり、
前記配列方向の一方側における前記第２端子と前記第２開口部との間の第３距離と、前記配列方向の他方側における前記第２端子と前記第２開口部との間の第４距離は、互いに異なり、
前記第１距離と前記第４距離とは等しく、前記第２距離と前記第３距離とは等しい、
電子装置。
【請求項２】
前記第２距離及び前記第３距離は、前記第１端子と前記第２端子との間において、前記第１端子と前記第１開口部との間、及び前記第２端子と前記第２開口部との間の距離であり、
前記第２距離及び前記第３距離は、前記第１距離及び第４距離よりも小さい、
請求項１に記載の電子装置。
【請求項３】
前記レジストの第１開口部及び第２開口部は、前記第１導電パターン及び第２導電パターンを覆う部分において、前記配列方向の長さを異なるようにして前記第１〜第４距離が設定される、請求項１又は２に記載の電子装置。
【請求項４】
前記電子部品は、第１半導体チップ及び第２半導体チップを含み、
前記第１端子は前記第１半導体チップに接続され、
前記第２端子は前記第２半導体チップに接続される、
請求項１〜３の何れか１項に記載の電子装置。
【請求項５】
前記第１半導体チップ及び前記第２半導体チップは同じ導電型のＦＥＴであり、
前記第１端子及び前記第２端子はＦＥＴのドレインに接続される、
請求項４に記載の電子装置。
【請求項６】
前記電子部品は、モータ駆動用であり、
前記第１半導体チップ及び前記第２半導体チップは、直列に接続されてモータを駆動するインバータ回路を構成する、
請求項４又は５に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関する。
【背景技術】
【０００２】
従来、表面実装型の電子部品は、回路基板（プリント配線板）に実装される（例えば、特許文献１参照）。基板は、電子部品を実装するための接合パッドを有している。接合パッドにはんだが塗布され、はんだ上に電子部品が載置され、基板及び電子部品をリフロー炉に投入することにより、電子部品の端子は、はんだにより接合パッドに接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１５５２３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電子部品には、複数の素子を搭載したものがある。このような電子部品では、リフロー炉において溶融したはんだにより電子部品に位置ずれが生じる場合がある。この位置ずれにより、電子部品に内蔵された素子それぞれの端子がはんだ等によって短絡する虞がある。
【０００５】
本発明は上記問題点を解決するためになされたものであって、その目的は、電子装置における電子部品の位置ずれを抑制することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決する電子装置は、回路基板と、前記回路基板に実装された電子部品とを備えた電子装置であって、前記回路基板は、基板本体と、前記基板本体上に互いに隣合うように設けられた第１導電パターン及び第２導電パターンと、前記第１導電パターンの一部を第１接合部として露出する第１開口部、及び前記第２導電パターンの上面の一部を第２接合部として露出する第２開口部とを備えたレジストとを有し、前記電子部品は、前記第１接合部とはんだにて接合される第１端子と、前記第２接合部とはんだにて接合される第２端子とを有し、前記第１端子及び前記第２端子との配列方向の一方側における前記第１端子と前記第１開口部との間の第１距離と、前記配列方向の他方側における前記第１端子と前記第１開口部との間の第２距離は、互いに異なり、前記配列方向の一方側における前記第２端子と前記第２開口部との間の第３距離と、前記配列方向の他方側における前記第２端子と前記第２開口部との間の第４距離は、互いに異なり、前記第１距離と前記第４距離とは等しく、前記第２距離と前記第３距離とは等しい。
【０００７】
上記態様によれば、第１端子及び第２端子と第１開口部及び第２開口部との間の第１距離及び第４距離と第２距離及び第３距離とが異なることにより、第１距離及び第４距離と第２距離及び第３距離のうちの狭い方により、電子部品が移動し難くなり、電子部品の回路基板に対する位置ずれが抑制される。
【０００８】
上記の電子装置において、前記第２距離及び前記第３の距離は、前記第１端子と前記第２端子との間において、前記第１端子と前記第１開口部との間、及び前記第２端子と前記第２開口部との間の距離であり、前記第２距離及び前記第３距離は、前記第１距離及び第４距離よりも小さいことが好ましい。
【０００９】
上記態様によれば、第１端子と第２端子の間における第２距離及び第３距離が、第１端子と第２端子の外側の第１距離及び第４距離より小さく、これらの第２距離及び第３距離によって電子部品の異痔ずれが抑制される。
【００１０】
上記の電子装置において、前記レジストの第１開口部及び第２開口部は、前記導電パターンを覆う部分において、前記配列方向の長さを異なるようにして前記第１〜第４距離が設定されることが好ましい。
【００１１】
上記態様によれば、したがって、レジストの形状の変更により、第１端子及び第２端子と第１開口部及び第２開口部との間の第１距離〜第４距離を容易に設定できる。
上記の電子装置において、前記電子部品は、第１半導体チップ及び第２半導体チップを含み、前記第１端子は前記第１半導体チップに接続され、前記第２端子は前記第２半導体チップに接続されることが好ましい。
【００１２】
上記態様によれば、第１半導体チップと第２半導体チップとを含む電子部品の位置ずれが抑制される。このため、第１半導体チップと第２半導体チップとがそれぞれ接続される第１端子と第２端子との間の短絡が抑制される。
【００１３】
上記の電子装置において、前記第１半導体チップ及び前記第２半導体チップは同じ導電型のＦＥＴであり、前記第１端子及び前記第２端子はＦＥＴのドレインに接続されることが好ましい。
【００１４】
上記態様によれば、電子部品に含まれる２つのＦＥＴのドレイン同士の短絡が抑制される。
上記の電子装置において、前記電子部品は、モータ駆動用であり、前記第１半導体チップ及び前記第２半導体チップは、直列に接続されてモータを駆動するインバータ回路を構成することが好ましい。
【００１５】
上記態様によれば、モータを駆動するインバータを構成する電子部品において、直列に接続されて互いに異なる電位となる第１端子及び第２端子の間の短絡が抑制される。
【発明の効果】
【００１６】
本発明の電子装置によれば、電子部品の位置ずれを抑制できる。
【図面の簡単な説明】
【００１７】
【図１】（ａ）は電子装置の概略平面図、（ｂ）は電子装置の概略断面図。
【図２】電子装置が適用される回路の概略回路図。
【図３】（ａ）は電子部品の概略平面図、（ｂ）は電子部品の概略側面図、（ｃ）は電子部品の概略底面図。
【図４】（ａ）は回路基板の概略平面図、（ｂ）は回路基板の概略断面図。
【図５】（ａ）は回路基板の接合パッドと電子部品の端子とを示す概略平面図、（ｂ）は回路基板及び電子部品の概略断面図。
【図６】（ａ）は比較例の回路基板及び電子部品を示す概略平面図、（ｂ）は比較例の回路基板及び電子部品を示す概略断面図。
【図７】比較例の回路基板及び電子部品を示す概略断面図。
【図８】変更例の回路基板及び電子部品を示す概略断面図。
【発明を実施するための形態】
【００１８】
以下、一実施形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。
【００１９】
図１（ａ）及び図１（ｂ）に示すように、電子装置１０は、電子部品２０と回路基板３０とを有している。電子部品２０は、例えば、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）を内蔵した半導体モジュールである。本実施形態の電子部品２０は、２つのＭＯＳＦＥＴを内蔵した半導体モジュールであり、単にデュアルＭＯＳＦＥＴと呼ばれる場合がある。
【００２０】
この電子部品２０は、例えば、モータを駆動するインバータ回路として利用される。
図２は、電子装置１０の適用例を示すモータ駆動装置１００の構成例を示す。モータ駆動装置１００は、電子装置１０、モータ１０１、制御装置１０２を備えている。このモータ駆動装置１００は、外部電源１１０に基づいてモータ１０１を回転駆動する。外部電源１１０は、例えば直流電源である。モータ１０１は、例えば三相モータである。電子装置１０は、外部電源１１０に基づいてモータ１０１に駆動電流を供給する三相のインバータ回路である。なお、単相や二相のモータ及びインバータ回路としてもよい。
【００２１】
電子装置１０は、３つの電子部品２０を備えている。これらの電子部品２０は、図１（ａ）及び図１（ｂ）に示す回路基板３０に実装される。
各電子部品２０は、２つのトランジスタＴ１，Ｔ２を含む。トランジスタＴ１，Ｔ２は、例えばＮチャネル型のＭＯＳＦＥＴであり、ソースＳ１，Ｓ２、ドレインＤ１，Ｄ２、ゲートＧ１，Ｇ２を有している。トランジスタＴ１のドレインＤ１は外部電源１１０の第１端子（例えばプラス側電源端子）に接続され、トランジスタＴ１のソースＳ１はトランジスタＴ２のドレインＤ２に接続され、トランジスタＴ２のソースＳ２は外部電源１１０の第２端子（例えばマイナス側電源端子）に接続される。トランジスタＴ１，Ｔ２のゲートＧ１，Ｇ２は制御装置１０２に接続される。トランジスタＴ１のソースＳ１とトランジスタＴ２のドレインＤ２の間の接続点Ｎ１は、モータ１０１に接続される。制御装置１０２は、各電子部品２０のトランジスタＴ１，Ｔ２のゲートＧ１，Ｇ２に制御信号を供給し、トランジスタＴ１，Ｔ２をオンオフ制御する。電子装置１０は、各電子部品２０のトランジスタＴ１，Ｔ２のオンオフに従ってモータ１０１に駆動電流を供給し、モータ１０１を回転駆動する。
【００２２】
次に、電子部品２０について詳述する。
図３（ａ）、図３（ｂ）、及び図３（ｃ）は、電子部品２０の概略形状を示す。電子部品２０は、本体部２１と、複数の端子を備えている。本実施形態において、本体部２１は、矩形板状である。本体部２１は、例えば着色されたエポキシ樹脂等の封止樹脂にて形成される。この本体部２１には、上述のトランジスタＴ１，Ｔ２である半導体チップが封止されている。
【００２３】
複数の端子は、図２に示すトランジスタＴ１，Ｔ２に接続されている。このため、トランジスタＴ１，Ｔ２のソース、ゲート、ドレインと同様の部材名称であるソース端子、ゲート端子、ドレイン端子と、同じ符号を用いて説明する。つまり、電子部品２０は、複数の端子として、ソース端子Ｓ１，Ｓ２、ゲート端子Ｇ１，Ｇ２、ドレイン端子Ｄ１，Ｄ２を備えている。
【００２４】
ソース端子Ｓ１，Ｓ２及びゲート端子Ｇ１，Ｇ２は、本体部２１の１つの側面２１ａから突出している。図３（ａ）に示すように、本実施形態において、ソース端子Ｓ１、ゲート端子Ｇ１、ソース端子Ｓ２、及びゲート端子Ｇ２は、この順番で本体部２１の１つの側面２１ａに配置されている。
【００２５】
ドレイン端子Ｄ１，Ｄ２はそれぞれ、概略長方形板状のベース部Ｄ１１，Ｄ２１と、ベース部Ｄ１１，Ｄ２１から延びるリード部Ｄ１２，Ｄ２２を有している。また、ドレイン端子Ｄ１，Ｄ２はそれぞれ、ベース部Ｄ１１，Ｄ２１から延びる連結部Ｄ１３，Ｄ２３を有している。本実施形態において、ドレイン端子Ｄ１，Ｄ２の下面Ｄ１ｄ，Ｄ２ｄは、本体部２１の下面２１ｂと略面一である。
【００２６】
図３（ａ）及び図３（ｃ）に示すように、ドレイン端子Ｄ１，Ｄ２は、本体部２１の底面２１ｂにおいて、隣り合って配設されている。ドレイン端子Ｄ１，Ｄ２のベース部Ｄ１１，Ｄ２１にはトランジスタＴ１，Ｔ２が実装されている。
【００２７】
図２に示すように、トランジスタＴ１のドレインＤ１とトランジスタＴ２のドレインＤ２は、互いに異なる電位となる。つまり、図３（ａ）〜図３（ｃ）に示す電子部品２０は、互いに異なる電位となるドレイン端子Ｄ１，Ｄ２を有し、それらドレイン端子Ｄ１，Ｄ２は、本体部２１の下面２１ｂにおいて隣り合っている。
【００２８】
次に、電子部品２０を実装する回路基板３０について詳述する。
図４（ａ）は、回路基板３０の一部であって電子部品２０を実装する部分の平面図、図４（ｂ）は回路基板３０の一部であって電子部品２０を実装する部分の断面図である。
【００２９】
図５（ａ）及び図５（ｂ）は、電子部品２０と回路基板３０を示す。なお、図５（ａ）において、電子部品２０のドレイン端子Ｄ１，Ｄ２の外形を実線で示すとともに梨地模様を付し、本体部２１、ソース端子Ｓ１，Ｓ２及びゲート端子Ｇ１，Ｇ２の外形を二点鎖線にて示す。
【００３０】
図４（ａ）及び図４（ｂ）に示すように、回路基板３０は、基板本体３１、導電パターン部３２、レジスト４１を有している。
基板本体３１は、絶縁性の材料を用いて形成された板状の部材である。なお、基板本体３１は、内部や裏面に導電パターン部を有していても良い。絶縁性の材料としては、例えばエポキシ樹脂を用いることができる。
【００３１】
導電パターン部３２は、基板本体３１の上に設けられている。導電パターン部３２は、導電性の材料を用いて形成されている。導電性の材料としては、例えば銅（Ｃｕ）、銅合金、等を用いることができる。
【００３２】
図４（ａ）及び図５（ａ）に示すように、導電パターン部３２は、ソースパターン部３３Ｓ，３４Ｓ、ゲートパターン部３３Ｇ，３４Ｇ、ドレインパターン部３３Ｄ，３４Ｄを有している。図１（ａ）及び図５（ａ）に示すように、ソースパターン部３３Ｓ，３４Ｓ、ゲートパターン部３３Ｇ，３４Ｇ、ドレインパターン部３３Ｄ，３４Ｄには、電子部品２０のソース端子Ｓ１，Ｓ２、ゲート端子Ｇ１，Ｇ２、ドレイン端子Ｄ１，Ｄ２が接続される。図１（ｂ）及び図５（ｂ）に示すように、ドレイン端子Ｄ１，Ｄ２は、はんだ５１，５２によりドレインパターン部３３Ｄ，３４Ｄに接合される。図は省略するが、ソース端子Ｓ１，Ｓ２及びゲート端子Ｇ１，Ｇ２も同様にはんだによりソースパターン部３３Ｓ，３４Ｓ、ゲートパターン部３３Ｇ，３４Ｇに接合される。
【００３３】
ソースパターン部３３Ｓ，３４Ｓ、ゲートパターン部３３Ｇ，３４Ｇ、ドレインパターン部３３Ｄ，３４Ｄは、導電パターン部３２に含まれる図示しない配線部により、他の電子部品や入力端子等に接続される。また、ソースパターン部３３Ｓとドレインパターン部３４Ｄは、図示しない配線部により互いに接続される。これにより、図２に示すように、トランジスタＴ１とトランジスタＴ２が直列に接続される。
【００３４】
レジスト４１は、導電パターン部３２の一部と基板本体３１の上面とを被覆する。図４（ａ）及び図５（ａ）に示すように、レジスト４１は、ソース開口部Ｓ１Ｘ，Ｓ２Ｘ、ゲート開口部Ｇ１Ｘ，Ｇ２Ｘ、ドレイン開口部Ｄ１Ｘ，Ｄ２Ｘを有している。ソース開口部Ｓ１Ｘ，Ｓ２Ｘは、ソースパターン部３３Ｓ，３４Ｓの上面の一部をソース端子接合部３３ＳＰ，３４ＳＰとして露出する。ゲート開口部Ｇ１Ｘ，Ｇ２Ｘは、ゲートパターン部３３Ｇ，３４Ｇの上面の一部をゲート端子接合部３３ＧＰ，３４ＧＰとして露出する。ドレイン開口部Ｄ１Ｘ，Ｄ２Ｘは、ドレインパターン部３３Ｄ，３４Ｄの上面の一部をドレイン端子接合部３３ＤＰ，３４ＤＰとして露出する。
【００３５】
レジスト４１について詳述する。
ソースパターン部３３Ｓ，３４Ｓ、ゲートパターン部３３Ｇ，３４Ｇは、平面視長方形状に形成されている。レジスト４１のソース開口部Ｓ１Ｘ，Ｓ２Ｘ、ゲート開口部Ｇ１Ｘ，Ｇ２Ｘは、ソースパターン部３３Ｓ，３４Ｓ、ゲートパターン部３３Ｇ，３４Ｇの端部を覆うように形成されている。本実施形態において、レジスト４１とソースパターン部３３Ｓとが重なる枠状の部分の幅は、レジスト４１のソース開口部Ｓ１Ｘに沿って一定である。同様に、レジスト４１において、ソースパターン部３４Ｓ、ゲートパターン部３３Ｇ，３４Ｇと重なる枠状の部分の幅は、一定である。なお、重なる部分の幅は、例えば、ソース開口部Ｓ１Ｘと直交する方向において、ソース開口部Ｓ１Ｘとソースパターン部３３Ｓの端部との間の距離である。なお、ソース開口部Ｓ１Ｘとソースパターン３３Ｓの端部とは、導電パターン部３２の形成、レジスト４１の形成などの製造プロセスによって、互いに平行とはならず、多少の傾きを有する場合や、端部に凹凸を含む場合がある。このような場合も、互いに平行とする。他のパターン部３４Ｓ，３３Ｇ，３４Ｇ及び開口部Ｓ２Ｘ，Ｇ１Ｘ，Ｇ２Ｘについても同様である。
【００３６】
また、「幅が一定」とは、製造プロセスにおける導電パターン部３２とレジスト４１の相対的な僅かなずれの量を含んでほぼ一定の値となるものを含む。なお、製造プロセスによる相対的なずれは、導電パターン部３２とレジスト４１の各開口部とにおいて、例えば配列方向における相対的なずれを含む。
【００３７】
このような製造プロセスのずれでは、導電パターン部３２に対してレジスト４１の開口部が１つの方向にずれが生じる。このため、配列方向の一方側から他方側に向って、重なる幅の値が交互となる。例えば、図４（ａ）に示すソースパターン部３３Ｓ，３４Ｓ、ゲートパターン部３３Ｇ，３４Ｇとレジスト４１のソース開口部Ｓ１Ｘ，Ｓ２Ｘ、ゲート解雇うるＧ１Ｃ，Ｇ２Ｘにおいて、図面横方向の一方側（例えば左側）の幅が、他方側（例えば右側）の幅よりも広くなる。
【００３８】
ドレインパターン部３３Ｄ，３４Ｄは、隣り合うように配設された平面視長方形状のプレート部３５Ｄ，３６Ｄと、プレート部３５Ｄ，３６Ｄから外側に延びるリード接続部３７Ｄ，３８Ｄを有している。なお、外側とは、ドレインパターン部３３Ｄ，３４Ｄの配列方向において、２つのドレインパターン部３３Ｄ，３４Ｄに挟まれる側を内側とし、ドレインパターン部３３Ｄ，３４Ｄに対して内側とは反対側を外側とする。ドレインパターン部３３Ｄ，３４Ｄに接合されるドレイン端子Ｄ１，Ｄ２、ドレインパターン部３３Ｄ，３４Ｄの一部をドレイン端子接合部３３ＤＰ，３４ＤＰとして露出するドレイン開口部Ｄ１Ｘ，Ｄ２Ｘ、及びドレイン端子接合部３３ＤＰ，３４ＤＰについても同様に、内側と外側とする。
【００３９】
ドレインパターン部３３Ｄ，３４Ｄは、上述の電子部品２０のドレイン端子Ｄ１，Ｄ２を包含する形状である。また、ドレインパターン部３３Ｄ，３４Ｄは、それぞれの端部とドレイン端子Ｄ１，Ｄ２の端部との間の距離が略一定の距離となる大きさである。つまり、図５（ａ）に示すように、ドレイン端子Ｄ１，Ｄ２の配列方向（図５（ａ）では左右方向）において、ドレインパターン部３３Ｄの内側の端部３３Ｄｂからドレイン端子Ｄ１の内側の端部Ｄ１ｂまでの距離は、ドレインパターン部３３Ｄの外側の端部３３Ｄａからドレイン端子Ｄ１の外側の端部Ｄ１ａまでの距離と略等しい。ドレインパターン部３４Ｄ及びドレイン端子Ｄ２についても同様である。
【００４０】
レジスト４１は、ドレインパターン部３３Ｄ，３４Ｄの端部全周を覆うように形成されている。レジスト４１のドレイン開口部Ｄ１Ｘ，Ｄ２Ｘは、ドレインパターン部３３Ｄ，３４Ｄの上面の一部をドレイン端子接合部３３ＤＰ，３４ＤＰとして露出する。
【００４１】
図５（ａ）に示すように、ドレイン開口部Ｄ１Ｘ，Ｄ２Ｘは、露出するドレイン端子接合部３３ＤＰ，３４ＤＰに対して、電子部品２０のドレイン端子Ｄ１，Ｄ２の全てが重なるように形成されている。そして、ドレイン開口部Ｄ１Ｘ，Ｄ２Ｘは、内側においてドレインパターン部３３Ｄ，３４Ｄと重なる部分の幅と、外側においてドレインパターン部３３Ｄ，３４Ｄと重なる部分の幅とが異なるように形成されている。
【００４２】
本実施形態では、図４（ａ）及び図５（ａ）に示すように、レジスト４１は、ドレイン開口部Ｄ１Ｘによって、ドレインパターン部３３Ｄの内側の端部３３Ｄｂを覆う部分４２ｂの幅が、ドレインパターン部３３Ｄの外側の端部３３Ｄａを覆う部分４２ａの幅より広くなるように形成されている。同様に、レジスト４１は、ドレイン開口部Ｄ２Ｘによって、ドレインパターン部３４Ｄの内側の端部３４Ｄｂを覆う部分４３ｂの幅が、ドレインパターン部３４Ｄの外側の端部３４Ｄａを覆う部分４３ａの幅より広くなるように形成されている。なお、各部分４２ａ，４２ｂ，４３ａ，４３ｂの幅は、それらを形成するドレイン開口部Ｄ１Ｘ，Ｄ２Ｘの配列方向、つまりドレインパターン部３３Ｄ，３４Ｄの配列方向における長さである。
【００４３】
このため、ドレイン端子Ｄ１とドレイン開口部Ｄ１Ｘとにおいて、内側におけるドレイン端子Ｄ１（内側端部Ｄ１ｂ）とドレイン開口部Ｄ１Ｘとの間の第２距離及び第３距離としての距離Ｌ１ｂは、外側におけるドレイン端子Ｄ１（外側端部Ｄ１ａ）とドレイン開口部Ｄ１Ｘとの間の第１距離及び第４距離としての距離Ｌ１ａよりも小さい。同様に、ドレイン端子Ｄ２とドレイン開口部Ｄ２Ｘとにおいて、内側におけるドレイン端子Ｄ２（内側端部Ｄ２ｂ）とドレイン開口部Ｄ２Ｘとの間の距離は、外側におけるドレイン端子Ｄ２（外側端部Ｄ２ａ）とドレイン開口部Ｄ２Ｘとの間の距離よりも小さい。つまり、隣り合って配設されるドレイン端子接合部３３ＤＰ，３４ＤＰと、ドレイン端子接合部３３ＤＰ，３４ＤＰにそれぞれ接合されるドレイン端子Ｄ１，Ｄ２とにおいて、それらの配列方向における内側の端部同士の距離は、外側の端部同士の距離よりも小さい。
【００４４】
図１（ｂ）及び図５（ｂ）に示すように、電子装置１０は、はんだにより回路基板３０の導電パターン部３２に接合される。詳述すると、電子装置１０のドレイン端子Ｄ１，Ｄ２は、はんだ５１，５２により回路基板３０のドレイン端子接合部３３ＤＰ，３４ＤＰにそれぞれ接合される。ドレイン端子Ｄ１，Ｄ２は、ドレイン端子接合部３３ＤＰ，３４ＤＰより小さく、それにより、内側と外側とにそれぞれはんだフィレット５１ｂ，５１ａ，５２ｂ，５２ａを形成する。
【００４５】
製造工程について詳述すると、回路基板３０において、レジスト４１から露出する導体パターン、つまり、図４（ａ）に示すソース端子接合部３３ＳＰ，３４ＳＰ，とゲート端子接合部３３ＧＰ，３４ＧＰとドレイン端子接合部３３ＤＰ，３４ＤＰとにはんだを載置する。はんだは、例えばシート状やペースト状のはんだを用いることができる。次に、回路基板３０上の所定の位置に電子部品２０を載置し、回路基板３０及び電子部品２０をリフロー炉に搬送し、はんだを溶融させる。次に、回路基板３０及び電子部品２０をリフロー炉の外に取出し、回路基板３０及び電子部品２０を冷却する。これにより、電子部品２０のソース端子Ｓ１，Ｓ２、ゲート端子Ｇ１，Ｇ２、ドレイン端子Ｄ１，Ｄ２，は、はんだにより、回路基板３０のソース端子接合部３３ＳＰ，３４ＳＰ、ゲート端子接合部３３ＧＰ，３４ＧＰ、ドレイン端子接合部３３ＤＰ，３４ＤＰに接合される。
【００４６】
（作用）
次に、本実施形態の電子装置１０の作用を説明する。
先ず、本実施形態に対する比較例を説明する。
【００４７】
図６（ａ）、図６（ｂ）及び図７は、本実施形態の電子装置１０に対する比較例の電子装置２００を示す。なお、比較例の説明において、上述の本実施形態と同じ構成部材については同じ符号を付す。
【００４８】
この比較例の電子装置２００において、回路基板２１０のレジスト２１１のドレイン開口部２１２Ｘ，２１３Ｘは、ドレイン端子Ｄ１，Ｄ２に対して外側の距離Ｌ２ａと内側の距離Ｌ２ｂとが等しくなるように形成されている。図６（ｂ）に示すように、電子部品２０のドレイン端子Ｄ１，Ｄ２は、はんだ５１，５２によりドレイン端子接合部３３ＤＰ，３４ＤＰに接合される。なお、この比較例において、距離Ｌ２ａ，Ｌ２ｂは、上記実施形態の距離Ｌ１ａとほぼ等しく、距離Ｌ１ｂより大きい。
【００４９】
図７に示すように、この比較例の電子装置２００では、はんだ５１，５２が溶融した際に、回路基板２１０に対して電子部品２０の位置ずれが生じる場合がある。位置ずれは、溶融したはんだ５１，５２の表面張力、リフロー炉における搬送の振動、等により生じると考えられる。位置ずれが生じた電子部品２０では、隣り合うドレイン端子Ｄ１，Ｄ２の間の短絡、所謂ショート故障が生じる虞がある。図７に示すように、回路基板３０に対して位置ずれが生じた電子部品２０では、ドレイン端子Ｄ１が接続されたドレイン端子接合部３３ＤＰと、ドレイン端子Ｄ２との間の実際の距離が、ドレイン端子Ｄ１，Ｄ２同士の距離と比べて短い。つまり、電子装置１０におけるドレイン端子Ｄ１，Ｄ２の間の実質的な距離が、電子部品２０のドレイン端子Ｄ１，Ｄ２の間の物理的な距離よりも短くなる。すると、はんだ５１，５２に生じるウィスカ等によって、ドレイン端子Ｄ１，Ｄ２が互いに接続され易くなる。
【００５０】
これに対し、本実施形態の電子装置１０では、図５（ａ）及び図５（ｂ）に示すように、ドレイン端子Ｄ１，Ｄ２の内側において、ドレイン端子Ｄ１，Ｄ２とドレイン開口部Ｄ１Ｘ，Ｄ２Ｘとの間の距離Ｌ１ｂは互いに等しく、外側における距離Ｌ１ａよりも小さい。このため、回路基板３０に対して電子部品２０が位置ずれした場合、配列方向におけるずれ量の最大値は距離Ｌ１ｂとなる。したがって、ドレイン端子接合部３３ＤＰ，３４ＤＰに対してドレイン端子Ｄ１，Ｄ２の位置ずれが小さい、つまり位置ずれが抑制される。この結果、はんだ５１，５２によって回路基板３０のドレイン端子接合部３３ＤＰ，３４ＤＰに接合された電子部品２０のドレイン端子Ｄ１，Ｄ２において、ドレイン端子Ｄ１，Ｄ２の間の距離が確保され、異電位となるドレイン端子Ｄ１，Ｄ２の間の短絡が抑制される。
【００５１】
また、本実施形態では、ドレイン端子Ｄ１，Ｄ２の外側において、ドレイン端子Ｄ１，Ｄ２とドレイン開口部Ｄ１Ｘ，Ｄ２Ｘとの間の距離Ｌ１ａを内側の距離Ｌ１ｂより大きくすることで、ドレイン端子Ｄ１，Ｄ２の接合に必要なドレイン端子接合部３３ＤＰ，３４ＤＰの面積を確保できる。このため、電子装置１０において、回路基板３０に対する電子部品２０の接合強度を確保できる。
【００５２】
レジスト４１のドレイン開口部Ｄ１Ｘ，Ｄ２Ｘは、露出するドレイン端子接合部３３ＤＰ，３４ＤＰに対して、電子部品２０のドレイン端子Ｄ１，Ｄ２の全てが重なるように形成されている。そして、ドレイン開口部Ｄ１Ｘ，Ｄ２Ｘは、内側においてドレインパターン部３３Ｄ，３４Ｄと重なる部分の幅と、外側においてドレインパターン部３３Ｄ，３４Ｄと重なる部分の幅とが異なるように形成されている。したがって、レジスト４１の形状の変更により、ドレイン端子Ｄ１，Ｄ２とドレイン開口部Ｄ１Ｘ，Ｄ２Ｘとの間の距離Ｌ１ａ，Ｌ１ｂを容易に設定できる。
【００５３】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）電子装置１０は、電子部品２０と回路基板３０とを備え、電子部品２０は回路基板３０に実装されている。回路基板３０は、基板本体３１、第１導電パターン及び第２導電パターンとしてのドレインパターン部３３Ｄ，３４Ｄ、レジスト４１を備えている。ドレインパターン部３３Ｄ，３４Ｄは隣り合うように、基板本体３１上に配設されている。レジスト４１は、ドレインパターン部３３Ｄ，３４Ｄの上面の一部を、第１接合部及び第２接合部としてのドレイン端子接合部３３ＤＰ，３４ＤＰとして露出する第１開口部及び第２開口部としてのドレイン開口部Ｄ１Ｘ，Ｄ２Ｘを備えている。
【００５４】
電子部品２０は、第１端子及び第２端子としてのドレイン端子Ｄ１，Ｄ２を有している。ドレイン端子Ｄ１，Ｄ２は、はんだ５１，５２によりドレイン端子接合部３３ＤＰ，３４ＤＰに接合される。ドレイン端子Ｄ１，Ｄ２の内側において、ドレイン端子Ｄ１，Ｄ２とドレイン開口部Ｄ１Ｘ，Ｄ２Ｘとの間の距離Ｌ１ｂは互いに等しく、外側における距離Ｌ１ａよりも小さい。このため、回路基板３０に対して電子部品２０が位置ずれした場合、配列方向におけるずれ量の最大値は距離Ｌ１ｂとなる。つまり、狭い距離Ｌ１ｂによって電子部品２０が移動し難い。したがって、ドレイン端子接合部３３ＤＰ，３４ＤＰに対してドレイン端子Ｄ１，Ｄ２の位置ずれが小さい、つまり位置ずれが抑制される。この結果、はんだ５１，５２によって回路基板３０のドレイン端子接合部３３ＤＰ，３４ＤＰに接合された電子部品２０のドレイン端子Ｄ１，Ｄ２において、ドレイン端子Ｄ１，Ｄ２の間の距離が確保され、異電位となるドレイン端子Ｄ１，Ｄ２の間の短絡が抑制される。
【００５５】
（２）レジスト４１のドレイン開口部Ｄ１Ｘ，Ｄ２Ｘは、露出するドレイン端子接合部３３ＤＰ，３４ＤＰに対して、電子部品２０のドレイン端子Ｄ１，Ｄ２の全てが重なるように形成されている。そして、ドレイン開口部Ｄ１Ｘ，Ｄ２Ｘは、内側においてドレインパターン部３３Ｄ，３４Ｄと重なる部分の幅と、外側においてドレインパターン部３３Ｄ，３４Ｄと重なる部分の幅とが異なるように形成されている。したがって、レジスト４１の形状の変更により、ドレイン端子Ｄ１，Ｄ２とドレイン開口部Ｄ１Ｘ，Ｄ２Ｘとの間の距離Ｌ１ａ，Ｌ１ｂを容易に設定できる。
【００５６】
（３）電子部品２０はトランジスタＴ１，Ｔ２のチップを含み、ドレイン端子Ｄ１，Ｄ２はそれぞれトランジスタＴ１，Ｔ２に接続されている。電子部品２０は例えばインバータ回路として用いられ，トランジスタＴ１，Ｔ２は直列に接続される。このため、ドレイン端子Ｄ１，Ｄ２は互いに異なる電位となる。そして、これらのドレイン端子Ｄ１，Ｄ２の間の短絡を抑制できる。
【００５７】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態に対し、図８に示すように、ドレイン端子Ｄ１，Ｄ２の外側におけるドレイン端子Ｄ１，Ｄ２とドレイン開口部Ｄ１Ｘ，Ｄ２Ｘの間の距離Ｌ１ａを、内側の距離Ｌ１ｂよりも小さくしてもよい。このようにしても、溶融したはんだ５１，５２による電子部品２０の移動が小さく、回路基板３０に対する電子部品２０の位置ずれを抑制できる。そして、電子部品２０のドレイン端子Ｄ１，Ｄ２の間の短絡を抑制できる。
【符号の説明】
【００５８】
１０…電子装置、２０…電子部品、Ｄ１，Ｄ２…ドレイン端子、３０…回路基板、３１…基板本体、３２…導電パターン部、３３Ｄ，３４Ｄ…ドレインパターン部、４１…レジスト、Ｄ１Ｘ，Ｄ２Ｘ…ドレイン開口部、Ｌ１ａ，Ｌ１ｂ…距離。
【図１】
2020043099.tif 000003
【図２】
2020043099.tif 000004
【図３】
2020043099.tif 000005
【図４】
2020043099.tif 000006
【図５】
2020043099.tif 000007
【図６】
2020043099.tif 000008
【図７】
2020043099.tif 000009
【図８】
2020043099.tif 000010