(57)【要約】【課題】低容量化が図られても、直流抵抗の上昇を抑制しつつ、機械的強度の低下を防止することができる積層セラミックコンデンサを提供すること。【解決手段】本発明の積層セラミックコンデンサは、交互に積層された複数の誘電体層及び複数の内部電極を含む積層体と、上記積層体の表面に設けられた第１の外部電極、第２の外部電極、第３の外部電極及び第４の外部電極と、を備える。有効部は、第１の内部電極と第２の内部電極とが対向して静電容量を形成する容量形成部と、上記第１の内部電極が連続して積層された第１の連続積層部と、上記第２の内部電極が連続して積層された第２の連続積層部とを有する。以下の関係式（１）及び（２）を満たす。  ０．１６８≦内部電極の合計厚み／積層体の積層方向の寸法・・・（１）  ０．１９≦誘電体層を介して対向する第１の内部電極及び第２の内部電極の合計枚数／内部電極の合計枚数≦０．４８・・・（２）【選択図】図２
2020077793.tif 000002
【特許請求の範囲】
【請求項１】
交互に積層された複数の誘電体層及び複数の内部電極を含み、積層方向に相対する第１の主面及び第２の主面と、前記積層方向に直交する長さ方向に相対する第１の端面及び第２の端面と、前記積層方向及び前記長さ方向に直交する幅方向に相対する第１の側面及び第２の側面とを有する積層体と、
前記積層体の表面に設けられた第１の外部電極、第２の外部電極、第３の外部電極及び第４の外部電極と、を備える積層セラミックコンデンサであって、
前記複数の内部電極は、前記第１の外部電極及び前記第２の外部電極と接続された第１の内部電極と、前記第３の外部電極及び前記第４の外部電極と接続された第２の内部電極とを含み、
前記積層体は、前記第１の主面に最も近い前記内部電極と前記第２の主面に最も近い前記内部電極との間に位置している有効部と、前記有効部よりも前記第１の主面側に位置している第１の外層部と、前記有効部よりも前記第２の主面側に位置している第２の外層部とを有し、
前記有効部は、前記第１の内部電極と前記第２の内部電極とが対向して静電容量を形成する容量形成部と、前記第１の内部電極が連続して積層された第１の連続積層部と、前記第２の内部電極が連続して積層された第２の連続積層部とを有し、
以下の関係式（１）及び（２）を満たす、積層セラミックコンデンサ。
０．１６８≦内部電極の合計厚み／積層体の積層方向の寸法・・・（１）
０．１９≦誘電体層を介して対向する第１の内部電極及び第２の内部電極の合計枚数／内部電極の合計枚数≦０．４８・・・（２）
【請求項２】
さらに、以下の関係式（３）及び（４）の少なくとも一方を満たす、請求項１に記載の積層セラミックコンデンサ。
０．７≦有効部の長さ方向の寸法／積層体の長さ方向の寸法＜１・・・（３）
０．７≦有効部の幅方向の寸法／積層体の幅方向の寸法＜１・・・（４）
【請求項３】
前記第１の内部電極は、前記積層体の前記第１の端面に露出して前記第１の外部電極と接続されており、かつ、前記積層体の前記第２の端面に露出して前記第２の外部電極と接続されており、
前記第２の内部電極は、前記積層体の前記第１の側面に露出して前記第３の外部電極と接続されており、かつ、前記積層体の前記第２の側面に露出して前記第４の外部電極と接続されている、請求項１又は２に記載の積層セラミックコンデンサ。
【請求項４】
前記第３の外部電極及び前記第４の外部電極にそれぞれ接続される前記第２の内部電極の引出し部の幅が、前記第１の外部電極及び前記第２の外部電極にそれぞれ接続される前記第１の内部電極の引出し部の幅より狭い、請求項１〜３のいずれか１項に記載の積層セラミックコンデンサ。
【請求項５】
前記第１の外層部及び前記第２の外層部の厚みが、それぞれ７５μｍ以上である、請求項１〜４のいずれか１項に記載の積層セラミックコンデンサ。
【請求項６】
前記内部電極の合計枚数が１００枚以下である、請求項１〜５のいずれか１項に記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサに関する。
【背景技術】
【０００２】
積層セラミックコンデンサの一例として、特許文献１には、一般的な構造を有する貫通型コンデンサが開示されている。特許文献１に記載されたセラミックコンデンサは、セラミック基体と、複数の第１の内部電極と、複数の第２の内部電極とを含むセラミックコンデンサであって、上記セラミック基体は、誘電体セラミック材料で構成されており、上記第１の内部電極のそれぞれは、上記セラミック基体に長さ方向Ｘ、幅方向Ｙ及び厚み方向Ｚを仮想したとき、厚み方向Ｚに互いに間隔を隔てて上記セラミック基体の内部に埋設され、長さ方向Ｘの両端が上記セラミック基体の長さ方向Ｘの両端面に導出されており、上記第２の内部電極のそれぞれは、上記第１の内部電極のそれぞれと、間隔を隔てて、交互配置となる関係で、上記セラミック基体の内部に埋設され、幅方向Ｙの両端が上記セラミック基体の幅方向Ｙの両端面に導出されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−５８３７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載されているような貫通型コンデンサにおいて、低容量化を図ろうとすると、積層する内部電極の枚数を減らす必要がある。
【０００５】
しかしながら、内部電極の枚数が少なくなると、内部電極の直流抵抗（Ｒｄｃ）が高くなる。直流抵抗が高くなるとコンデンサの発熱量が増加するため、これを抑制するために定格電流を下げざるを得ない。また、内部電極の枚数が少なくなることで、コンデンサの機械的強度が低下するといった問題も発生する。
【０００６】
本発明は上記の問題を解決するためになされたものであり、低容量化が図られても、直流抵抗の上昇を抑制しつつ、機械的強度の低下を防止することができる積層セラミックコンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の積層セラミックコンデンサは、交互に積層された複数の誘電体層及び複数の内部電極を含み、積層方向に相対する第１の主面及び第２の主面と、上記積層方向に直交する長さ方向に相対する第１の端面及び第２の端面と、上記積層方向及び上記長さ方向に直交する幅方向に相対する第１の側面及び第２の側面とを有する積層体と、上記積層体の表面に設けられた第１の外部電極、第２の外部電極、第３の外部電極及び第４の外部電極と、を備える。上記複数の内部電極は、上記第１の外部電極及び上記第２の外部電極と接続された第１の内部電極と、上記第３の外部電極及び上記第４の外部電極と接続された第２の内部電極とを含む。上記積層体は、上記第１の主面に最も近い上記内部電極と上記第２の主面に最も近い上記内部電極との間に位置している有効部と、上記有効部よりも上記第１の主面側に位置している第１の外層部と、上記有効部よりも上記第２の主面側に位置している第２の外層部とを有する。上記有効部は、上記第１の内部電極と上記第２の内部電極とが対向して静電容量を形成する容量形成部と、上記第１の内部電極が連続して積層された第１の連続積層部と、上記第２の内部電極が連続して積層された第２の連続積層部とを有する。以下の関係式（１）及び（２）を満たす。
０．１６８≦内部電極の合計厚み／積層体の積層方向の寸法・・・（１）
０．１９≦誘電体層を介して対向する第１の内部電極及び第２の内部電極の合計枚数／内部電極の合計枚数≦０．４８・・・（２）
【発明の効果】
【０００８】
本発明によれば、低容量化が図られても、直流抵抗の上昇を抑制しつつ、機械的強度の低下を防止することができる積層セラミックコンデンサを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の第１実施形態に係る積層セラミックコンデンサの一例を模式的に示す斜視図である。
【図２】図２は、図１に示す積層セラミックコンデンサのＩＩ−ＩＩ線断面図である。
【図３】図３は、図１に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線断面図である。
【図４】図４は、本発明の第１実施形態における第１の内部電極の一例を模式的に示す平面図である。
【図５】図５は、本発明の第１実施形態における第２の内部電極の一例を模式的に示す平面図である。
【図６】図６は、第１の内部電極と同一平面上に形成された補助電極の一例を模式的に示す平面図である。
【図７】図７は、第２の内部電極と同一平面上に形成された補助電極の一例を模式的に示す平面図である。
【図８】図８は、本発明の第２実施形態に係る積層セラミックコンデンサの一例を模式的に示す平面図である。
【図９】図９は、本発明の第２実施形態における第１の内部電極の一例を模式的に示す平面図である。
【図１０】図１０は、本発明の第２実施形態における第２の内部電極の一例を模式的に示す平面図である。
【図１１】図１１は、本発明の第３実施形態に係る積層セラミックコンデンサの一例を模式的に示す平面図である。
【図１２】図１２は、本発明の第３実施形態における第１の内部電極の一例を模式的に示す平面図である。
【図１３】図１３は、本発明の第３実施形態における第２の内部電極の一例を模式的に示す平面図である。
【図１４】図１４は、本発明の第４実施形態に係る積層セラミックコンデンサの一例を模式的に示す斜視図である。
【図１５】図１５は、本発明の第４実施形態における第１の内部電極の一例を模式的に示す平面図である。
【図１６】図１６は、本発明の第４実施形態における第２の内部電極の一例を模式的に示す平面図である。
【図１７】図１７は、積層体のＷＴ断面の一例を模式的に示す断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の積層セラミックコンデンサについて説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
【００１１】
以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２実施形態以降では、第１実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、実施形態毎には逐次言及しない。
【００１２】
（第１実施形態）
図１は、本発明の第１実施形態に係る積層セラミックコンデンサの一例を模式的に示す斜視図である。図２は、図１に示す積層セラミックコンデンサのＩＩ−ＩＩ線断面図である。図３は、図１に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線断面図である。
【００１３】
本明細書においては、積層セラミックコンデンサ及び積層体の積層方向、長さ方向、幅方向を、図１において、それぞれＴ、Ｌ、Ｗで定める方向とする。ここで、積層方向（Ｔ方向）と長さ方向（Ｌ方向）と幅方向（Ｗ方向）とは互いに直交する。積層方向（Ｔ方向）は、複数の誘電体層１３と複数の内部電極１１及び１２とが積み上げられていく方向である。
【００１４】
図１、図２及び図３に示す積層セラミックコンデンサ１は、３端子型の積層セラミックコンデンサである。図１、図２及び図３に示すように、積層セラミックコンデンサ１は、例えば直方体状又は略直方体状の積層体１０を含む。
【００１５】
積層体１０は、交互に積層された複数の誘電体層１３と複数の内部電極１１及び１２とを含む。
【００１６】
積層体１０は、積層方向（Ｔ方向）に相対する第１の主面１０ａ及び第２の主面１０ｂと、積層方向（Ｔ方向）に直交する長さ方向（Ｌ方向）に相対する第１の端面１０ｃ及び第２の端面１０ｄと、積層方向（Ｔ方向）及び長さ方向（Ｌ方向）に直交する幅方向（Ｗ方向）に相対する第１の側面１０ｅ及び第２の側面１０ｆとを有する。
【００１７】
本明細書においては、第１の端面１０ｃ及び第２の端面１０ｄに直交し、かつ、積層方向（Ｔ方向）と平行な積層セラミックコンデンサ１又は積層体１０の断面をＬＴ断面という。また、第１の側面１０ｅ及び第２の側面１０ｆに直交し、かつ、積層方向（Ｔ方向）と平行な積層セラミックコンデンサ１又は積層体１０の断面をＷＴ断面という。また、第１の端面１０ｃ、第２の端面１０ｄ、第１の側面１０ｅ及び第２の側面１０ｆに直交し、かつ、積層方向（Ｔ方向）に直交する積層セラミックコンデンサ１又は積層体１０の断面をＬＷ断面という。したがって、図２は、積層セラミックコンデンサ１のＬＴ断面であり、図３は、積層セラミックコンデンサ１のＷＴ断面である。
【００１８】
積層体１０は、角部及び稜線部に丸みが付けられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部は、積層体の２面が交わる部分である。
【００１９】
図１に示す積層セラミックコンデンサ１では、積層体１０の長さ方向（Ｌ方向）の寸法が、幅方向（Ｗ方向）の寸法より長い。しかし、積層体１０の長さ方向の寸法は、幅方向の寸法より短くてもよいし、幅方向の寸法と同じであってもよい。
【００２０】
誘電体層１３は、誘電体材料により形成される。誘電体材料としては、例えば、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム又はジルコン酸カルシウムなどの主成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層セラミックコンデンサ１の特性に応じて、例えば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
【００２１】
内部電極に挟まれた誘電体層１３の平均厚みは、０．６μｍ以上６μｍ以下であることが好ましい。
誘電体層１３が薄すぎると、信頼性の低下が著しくなる。一方、誘電体層１３が厚すぎると、静電容量が得られにくくなる。
【００２２】
積層体１０の第１の端面１０ｃには、第１の端面外部電極である第１の外部電極２１が配置される。第１の外部電極２１は、積層体１０の第１の端面１０ｃから延伸して第１の主面１０ａの一部、第２の主面１０ｂの一部、第１の側面１０ｅの一部及び第２の側面１０ｆの一部を覆うように配置されることが好ましい。
【００２３】
積層体１０の第２の端面１０ｄには、第２の端面外部電極である第２の外部電極２２が配置される。第２の外部電極２２は、積層体１０の第２の端面１０ｄから延伸して第１の主面１０ａの一部、第２の主面１０ｂの一部、第１の側面１０ｅの一部及び第２の側面１０ｆの一部を覆うように配置されることが好ましい。
【００２４】
積層体１０の第１の側面１０ｅには、第１の側面外部電極である第３の外部電極２３が配置される。第３の外部電極２３は、第１の側面１０ｅから延伸して第１の主面１０ａの一部及び第２の主面１０ｂの一部を覆うように配置される。なお、第３の外部電極２３は、第１の側面１０ｅのみに配置されていてもよい。
【００２５】
積層体１０の第２の側面１０ｆには、第２の側面外部電極である第４の外部電極２４が配置される。第４の外部電極２４は、第２の側面１０ｆから延伸して第１の主面１０ａの一部及び第２の主面１０ｂの一部を覆うように配置される。なお、第４の外部電極２４は、第２の側面１０ｆのみに配置されていてもよい。
【００２６】
また、第３の外部電極２３が、第１の側面１０ｅから第１の主面１０ａを覆うようにして第４の外部電極２４まで延伸し、さらに、第３の外部電極２３が、第１の側面１０ｅから第２の主面１０ｂを覆うようにして第４の外部電極２４まで延伸することで、第３の外部電極２３と第４の外部電極２４とが繋がった結果、積層体１０を巻き回すように配置されてもよい。
【００２７】
これらの外部電極は、積層体側から順に、積層体の表面に配置される下地電極層と、下地電極層を覆うように配置されるめっき層とを有することが好ましい。
【００２８】
下地電極層は、焼付け電極層、樹脂電極層及び薄膜電極層等から選択される少なくとも１つから成る。
【００２９】
焼付け電極層は、金属及びガラスを含む。焼付け電極層の金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金及びＡｕ等から選択される少なくとも１つを用いることができる。焼付け電極層のガラスとしては、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ又はＬｉ等を含むガラスを用いることができる。
【００３０】
焼付け電極層は、複数層であってもよい。
【００３１】
焼付け電極層は、金属及びガラスを含む導電性ペーストを、積層体に塗布して焼き付けたものである。焼付け電極層は、積層体と同時焼成してもよく、積層体を焼成した後に焼き付けてもよい。積層体と同時焼成して焼付け電極層を形成する場合、焼付け電極層は、金属及びセラミックを含むことが好ましい。セラミックは共材であることがより好ましい。
【００３２】
下地電極層が焼付け電極層である場合、焼付け電極層の厚みは、最も厚い部分で２０μｍ以上５０μｍ以下であることが好ましい。
【００３３】
めっき層の材料としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ等から選択される少なくとも１つが用いられる。
【００３４】
めっき層は、複数層により形成されていてもよい。めっき層は、好ましくは、Ｎｉめっき層とＳｎめっき層との２層構造である。Ｎｉめっき層は、下地電極層が積層セラミックコンデンサを実装する際のはんだによって侵食されることを防止することができる。Ｓｎめっき層は、積層セラミックコンデンサを実装する際のはんだの濡れ性を向上させ、積層セラミックコンデンサの実装を容易にすることができる。
【００３５】
Ｎｉめっき層の平均厚みは、１μｍ以上６μｍ以下であることが好ましい。Ｓｎめっき層の平均厚みは、１．５μｍ以上６μｍ以下であることが好ましい。
【００３６】
図２及び図３に示すように、積層体１０は、複数の第１の内部電極１１及び複数の第２の内部電極１２を含む。
【００３７】
図２及び図３においては、第１の内部電極１１及び第２の内部電極１２を明確に区別するため、第１の内部電極１１を実線で表示し、第２の内部電極１２を点線で表示している。
【００３８】
積層体１０は、有効部３０と第１の外層部３１と第２の外層部３２とを有している。有効部３０は、第１の主面１０ａに最も近い内部電極（図２及び図３では第１の内部電極１１）と第２の主面１０ｂに最も近い内部電極（図２及び図３では第１の内部電極１１）との間に位置している領域である。第１の外層部３１は、有効部３０よりも第１の主面１０ａ側に位置している領域である。第２の外層部３２は、有効部３０よりも第２の主面１０ｂ側に位置している領域である。
【００３９】
有効部３０は、第１の内部電極１１と第２の内部電極１２とが対向して静電容量を形成する容量形成部４０と、第１の内部電極１１が連続して積層された第１の連続積層部４１と、第２の内部電極１２が連続して積層された第２の連続積層部４２とを有している。
【００４０】
積層セラミックコンデンサ１では、第１の連続積層部４１において、積層方向（Ｔ方向）の両側に第１の内部電極１１が位置している第１の内部電極１１は、静電容量の形成に実質的に寄与しない。同様に、第２の連続積層部４２において、積層方向（Ｔ方向）の両側に第２の内部電極１２が位置している第２の内部電極１２は、静電容量の形成に実質的に寄与しない。したがって、第１の連続積層部４１及び第２の連続積層部４２を設けることにより、内部電極の枚数を減らすことなく、積層セラミックコンデンサ１の静電容量を小さくすることができる。また、内部電極の枚数が極端に少なくならないため、直流抵抗の上昇を抑制することができるとともに、機械的強度の低下を防止することができる。
【００４１】
さらに、以下の関係性（１）及び（２）を満たすことを特徴としている。
０．１６８≦内部電極の合計厚み／積層体の積層方向の寸法・・・（１）
０．１９≦誘電体層を介して対向する第１の内部電極及び第２の内部電極の合計枚数／内部電極の合計枚数≦０．４８・・・（２）
【００４２】
上記の関係性（１）及び（２）を満たすことにより、低容量化が図られても、直流抵抗の上昇を抑制しつつ、機械的強度の低下を防止することができる。
【００４３】
有効部３０は、容量形成部４０、第１の連続積層部４１及び第２の連続積層部４２をそれぞれ１つ以上有していればよい。また、有効部３０における容量形成部４０、第１の連続積層部４１及び第２の連続積層部４２の配置も特に限定されない。
【００４４】
容量形成部４０においては、第１の内部電極１１及び第２の内部電極１２が交互に３枚以上積層されていてもよい。
【００４５】
第１の連続積層部４１においては、第１の内部電極１１が３枚以上積層されていることが好ましい。有効部３０が複数の第１の連続積層部４１を有する場合、それぞれの第１の連続積層部４１における第１の内部電極１１の枚数は、同じであってもよいし、異なっていてもよい。
【００４６】
第２の連続積層部４２においては、第２の内部電極１２が３枚以上積層されていることが好ましい。有効部３０が複数の第２の連続積層部４２を有する場合、それぞれの第２の連続積層部４２における第２の内部電極１２の枚数は、同じであってもよいし、異なっていてもよい。
【００４７】
これらの内部電極は、適宜の導電性材料により構成することができる。内部電極は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の１種を含む例えばＡｇ−Ｐｄ合金などの合金を含有している。内部電極は、さらに誘電体層に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
【００４８】
内部電極の平均厚みは、０．７μｍ以上１．５μｍ以下であることが好ましい。
【００４９】
内部電極の合計枚数は、５０枚以上２００枚以下であることが好ましく、１００枚以下であってもよい。
本発明の積層セラミックコンデンサでは、内部電極の枚数が少ない場合であっても、機械的強度の低下を防止することができる。
【００５０】
第１の連続積層部４１における第１の内部電極１１の枚数と第２の連続積層部４２における第２の内部電極１２の枚数は、異なっていてもよいが、同じである方が好ましい。内部電極の積層枚数が同じである場合、誘電体層となるセラミックグリーンシートの同一面上に、第１の内部電極１１となるパターンと第２の内部電極１２となるパターンを交互に印刷しておき、これらのパターンをずらしてセラミックグリーンシートを積層することにより、積層セラミックコンデンサを効率良く製造することができる。
【００５１】
図４は、本発明の第１実施形態における第１の内部電極の一例を模式的に示す平面図である。
図４に示すように、第１の内部電極１１は、積層体１０の第１の端面１０ｃと第２の端面１０ｄとの間にわたって延び、その中央部にあたる第１の対向部１１ａと、第１の外部電極２１に電気的に接続されるように第１の端面１０ｃにまで引き出された第１の引出し部１１ｂと、第２の外部電極２２に電気的に接続されるように第２の端面１０ｄにまで引き出された第２の引出し部１１ｃとを有する。その結果、図２に示すように、第１の内部電極１１は、積層体１０の第１の端面１０ｃに露出して第１の外部電極２１と接続され、かつ、積層体１０の第２の端面１０ｄに露出して第２の外部電極２２と接続される。
【００５２】
図５は、本発明の第１実施形態における第２の内部電極の一例を模式的に示す平面図である。
図５に示すように、第２の内部電極１２は、積層体１０の第１の側面１０ｅと第２の側面１０ｆとの間にわたって延び、その中央部にあたる第２の対向部１２ａと、第３の外部電極２３に電気的に接続されるように第１の側面１０ｅにまで引き出された第３の引出し部１２ｂと、第４の外部電極２４に電気的に接続されるように第２の側面１０ｆにまで引き出された第４の引出し部１２ｃとを有する。その結果、図３に示すように、第２の内部電極１２は、積層体１０の第１の側面１０ｅに露出して第３の外部電極２３と接続され、かつ、積層体１０の第２の側面１０ｆに露出して第４の外部電極２４と接続される。
【００５３】
図４及び図５に示すように、第１の内部電極１１の第１の対向部１１ａと第２の内部電極１２の第２の対向部１２ａとは、積層方向に見たとき、同じ投影位置にあることが好ましい。
【００５４】
複数の第１の内部電極１１が与える直流抵抗Ｒｄｃと複数の第２の内部電極１２が与える直流抵抗Ｒｄｃとは、互いに同程度であることが好ましいが、互いに異なっていてもよい。また、第１の内部電極１１の合計枚数と第２の内部電極１２の合計枚数は異なっていてもよい。
【００５５】
本来の設計時には、端面にある外部電極を信号用、側面にある外部電極を接地用とすることが意図されていた積層セラミックコンデンサであっても、逆に、端面にある外部電極を接地用、側面にある外部電極を信号用として用いる必要性が生じることがある。このような所謂「逆使い」時には、複数の第１の内部電極１１が与える直流抵抗と複数の第２の内部電極１２が与える直流抵抗とが互いに異なる場合、信号経路での直流抵抗が、本来の実装方向の場合とは異なることになる。しかし、「逆使い」時の直流抵抗についても、実用可能な程度に抑えられれば問題とはならない。
【００５６】
複数の第１の内部電極１１が与える直流抵抗と複数の第２の内部電極１２が与える直流抵抗とが互いに同程度である場合、信号経路での直流抵抗が「逆使い」によって変わりにくいので、実装ランド設計の自由度が上がる。
【００５７】
複数の第１の内部電極１１が与える直流抵抗と複数の第２の内部電極１２が与える直流抵抗との差を小さくし、好ましくは、上記のように、複数の第１の内部電極１１が与える直流抵抗と複数の第２の内部電極１２が与える直流抵抗とを互いに同程度とするためには、内部電極の積層枚数、内部電極の厚み、引出し部間の距離、及び、引出し部の幅の少なくとも１つを変えるという手段を採用することができる。例えば、内部電極の積層枚数が増えれば、直流抵抗が下がる。内部電極が厚くなれば、直流抵抗が下がる。引出し部間の距離が短くなれば、直流抵抗が下がる。引出し部の幅が広くなれば、直流抵抗が下がる。具体的には、以下のような手段が採用され得る。
【００５８】
第１に、第１の内部電極１１の引出し部間の距離（図４中、ｄ１で示す長さ）が、第２の内部電極１２の引出し部間の距離（図５中、ｄ２で示す長さ）より長い場合、すなわち、第１の内部電極１１における第１の引出し部１１ｂの第１の端面１０ｃ上での位置から第２の引出し部１１ｃの第２の端面１０ｄ上での位置までの第１の内部電極１１上での最短距離が、第２の内部電極１２における第３の引出し部１２ｂの第１の側面１０ｅ上での位置から第４の引出し部１２ｃの第２の側面１０ｆ上での位置までの第２の内部電極１２上での最短距離より長い場合には、第１の内部電極１１の引出し部の幅（図４中、ｗ１で示す長さ）が第２の内部電極１２の引出し部の幅（図５中、ｗ２で示す長さ）より広くされる。引出し部間の距離が長い分、直流抵抗が高くなるが、引出し部の幅を広くすることで抵抗をより低くすることができるため、第１の内部電極１１及び第２の内部電極１２の各々の直流抵抗を互いに近づけることができる。
【００５９】
第２に、第２の内部電極１２の第３の引出し部１２ｂ及び第４の引出し部１２ｃが、第１の内部電極１１の第１の引出し部１１ｂ及び第２の引出し部１１ｃより幅が狭い場合には、引出し部が厚くされてもよい。引出し部の幅が狭い分、直流抵抗が高くなるが、引出し部を厚くすることで抵抗を低くすることができるため、第１の内部電極１１及び第２の内部電極１２の各々の直流抵抗を互いに近づけることができる。
【００６０】
第３に、引出し部の幅が狭い方の内部電極の積層枚数が、引出し部の幅が広い方の内部電極の積層枚数より多くされてもよい。引出し部の幅が狭い分、直流抵抗が高くなるが、積層枚数を多くすることで抵抗をより低くすることができるため、第１の内部電極１１及び第２の内部電極１２の各々の直流抵抗を互いに近づけることができる。
【００６１】
第４に、引出し部間の距離が長い方の内部電極の積層枚数が、引出し部間の距離が短い方の内部電極の積層枚数より多くされてもよい。引出し部間の距離が長い分、直流抵抗が高くなるが、積層枚数を多くすることで抵抗を低くすることができるため、第１の内部電極１１及び第２の内部電極１２の各々の直流抵抗を互いに近づけることができる。
【００６２】
積層体１０は、第１の内部電極１１及び第２の内部電極１２に加えて、静電容量の形成に実質的に寄与しない補助電極（ダミー電極ともいう）を含むことが好ましい。
補助電極を設けることにより、積層体の外表面における電極材料の露出が多くなるため、外部電極の密着性を向上させることができる。
【００６３】
図６は、第１の内部電極と同一平面上に形成された補助電極の一例を模式的に示す平面図である。
補助電極１４及び１５は、第１の内部電極１１と同一平面上において、第１の内部電極１１と分離し、かつ、それぞれ、積層体１０の第１の側面１０ｅ及び第２の側面１０ｆにまで引き出された状態で形成されている。その結果、補助電極１４及び１５は、それぞれ、第３の外部電極２３及び第４の外部電極２４と接続される。したがって、第３の外部電極２３及び第４の外部電極２４の密着性が向上する。
【００６４】
図７は、第２の内部電極と同一平面上に形成された補助電極の一例を模式的に示す平面図である。
補助電極１６及び１７は、第２の内部電極１２と同一平面上において、第２の内部電極１２と分離し、かつ、それぞれ、積層体１０の第１の端面１０ｃ及び第２の端面１０ｄにまで引き出された状態で形成されている。その結果、補助電極１６及び１７は、それぞれ、第１の外部電極２１及び第２の外部電極２２と接続される。したがって、第１の外部電極２１及び第２の外部電極２２の密着性が向上する。
【００６５】
図２に示すように、積層体１０は、積層方向（Ｔ方向）において対向する内部電極の長さ方向（Ｌ方向）の一端と第１の端面１０ｃ又は第２の端面１０ｄとの間に側部（以下、Ｌギャップという）１０Ｌを含む。さらに、図３に示すように、積層体１０は、積層方向（Ｔ方向）において対向する内部電極の幅方向（Ｗ方向）の一端と第１の側面１０ｅ又は第２の側面１０ｆとの間に側部（以下、Ｗギャップという）１０Ｗを含む。
【００６６】
Ｌギャップ１０Ｌの長さ方向（Ｌ方向）の平均長さは、３０μｍ以上２００μｍ以下であることが好ましい。
【００６７】
Ｗギャップ１０Ｗの幅方向（Ｗ方向）の平均長さは、３０μｍ以上２００μｍ以下であることが好ましい。
【００６８】
第１の外層部３１の厚みは、３０μｍ以上２００μｍ以下であることが好ましい。同様に、第２の外層部３２の厚みは、３０μｍ以上２００μｍ以下であることが好ましい。
第１の外層部３１及び第２の外層部３２が薄すぎると、外層剥がれ等の構造欠陥が発生しやすくなる。一方、第１の外層部３１及び第２の外層部３２が厚すぎると、３端子型コンデンサの特徴である等価直列インダクタンス（ＥＳＬ）特性が低下しやすくなる。
【００６９】
第１の外層部３１及び第２の外層部３２の厚みは、それぞれ７５μｍ以上であってもよいし、１００μｍ以上であってもよい。
本発明の積層セラミックコンデンサでは、外層部が厚い場合であっても、機械的強度の低下を防止することができる。
【００７０】
図２中、Ｌ１０で示す積層体１０の長さ方向（Ｌ方向）の寸法に対する、Ｌ３０で示す有効部３０の長さ方向（Ｌ方向）の寸法の比率（Ｌ３０／Ｌ１０）は、０．７以上１未満であることが好ましい。
この場合、積層体を占める金属比率が極端に減らないため、機械的強度の低下をさらに防止することができる。
【００７１】
図３中、Ｗ１０で示す積層体１０の幅方向（Ｗ方向）の寸法に対する、Ｗ３０で示す有効部３０の幅方向（Ｗ方向）の寸法の比率（Ｗ３０／Ｗ１０）は、０．７以上１未満であることが好ましい。
この場合、積層体を占める金属比率が極端に減らないため、機械的強度の低下をさらに防止することができる。
【００７２】
以上のように、以下の関係式（３）及び（４）の少なくとも一方を満たすことが好ましい。
０．７≦有効部の長さ方向の寸法／積層体の長さ方向の寸法＜１・・・（３）
０．７≦有効部の幅方向の寸法／積層体の幅方向の寸法＜１・・・（４）
【００７３】
有効部３０の長さ方向の寸法Ｌ３０及び幅方向の寸法Ｗ３０は、焼成後の積層体１０の断面を研磨して、マイクロスコープを用いて測定することができる。
【００７４】
積層体１０の積層方向（Ｔ方向）の寸法Ｔ１０は、０．２ｍｍ以上２．５ｍｍ以下であることが好ましい。積層体１０の長さ方向（Ｌ方向）の寸法Ｌ１０は、１．０ｍｍ以上３．２ｍｍ以下であることが好ましい。積層体１０の幅方向（Ｗ方向）の寸法Ｗ１０は、０．５ｍｍ以上２．５ｍｍ以下であることが好ましい。
【００７５】
本発明の第１実施形態に係る積層セラミックコンデンサは、好ましくは、以下のように製造される。以下においては、図１に示す積層セラミックコンデンサ１を量産する場合を例にして説明する。
【００７６】
まず、誘電体層１３を形成するためのセラミックグリーンシートが準備される。別途、第１の内部電極１１及び第２の内部電極１２を形成するための内部電極用導電性ペースト、並びに、第１の外部電極２１、第２の外部電極２２、第３の外部電極２３及び第４の外部電極２４を形成するための外部電極用導電性ペーストが準備される。なお、セラミックグリーンシート、内部電極用導電性ペースト及び外部電極用導電性ペーストには、有機バインダ及び溶剤が含まれ、公知の有機バインダや有機溶剤を用いることができる。
【００７７】
セラミックグリーンシート上に、例えば、所定のパターンで内部電極用導電性ペーストを印刷し、内部電極パターンが形成される。なお、内部電極用導電性ペーストは、スクリーン印刷法などの公知の方法により印刷することができる。
【００７８】
次に、内部電極パターンが形成されていない外層用セラミックグリーンシートが所定枚数積層され、その上に、内部電極パターンが形成されたセラミックグリーンシートが順次積層され、その上に、外層用セラミックグリーンシートが所定枚数積層され、マザー積層体が作製される。必要に応じて、マザー積層体は、静水圧プレスなどの手段により積層方向に圧着させてもよい。
【００７９】
その後、マザー積層体が所定の形状寸法に切断され、未焼成の積層体１０が切り出される。このとき、バレル研磨などにより積層体の角部や稜線部に丸みをつけてもよい。
【００８０】
未焼成の積層体１０が焼成される。その結果、内部に第１の内部電極１１及び第２の内部電極１２が配設された積層体１０が作製される。焼成温度は、用いたセラミック材料や導電性材料に応じて適宜設定することができ、例えば、９００℃以上１３００℃以下程度である。セラミックグリーンシートと内部電極用導電性ペーストとは、同時に焼成される。
【００８１】
得られた積層体１０の第１の端面１０ｃに導電性ペーストが塗布・焼き付けられて、第１の外部電極２１の下地電極層が形成され、第２の端面１０ｄに導電性ペーストが塗布・焼き付けられて、第２の外部電極２２の下地電極層が形成される。また、積層体１０の第１の側面１０ｅに導電性ペーストが塗布・焼き付けられて、第３の外部電極２３の下地電極層が形成され、第２の側面１０ｆに導電性ペーストが塗布・焼き付けられて、第４の外部電極２４の下地電極層が形成される。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。
【００８２】
第１の外部電極２１の下地電極層の表面にめっき層が形成され、第２の外部電極２２の下地電極層の表面にめっき層が形成される。また、第３の外部電極２３の下地電極層の表面にめっき層が形成され、第４の外部電極２４の下地電極層の表面にめっき層が形成される。
【００８３】
上述のようにして、図１に示す積層セラミックコンデンサ１が製造される。
【００８４】
（第２実施形態）
図８は、本発明の第２実施形態に係る積層セラミックコンデンサの一例を模式的に示す平面図である。図９は、本発明の第２実施形態における第１の内部電極の一例を模式的に示す平面図である。図１０は、本発明の第２実施形態における第２の内部電極の一例を模式的に示す平面図である。
【００８５】
第２実施形態に係る積層セラミックコンデンサでは、まず、第１の外部電極、第２の外部電極、第３の外部電極及び第４の外部電極の位置関係が、第１実施形態と異なっている。図８に示す積層セラミックコンデンサ１Ａでは、第１の外部電極２１Ａ及び第４の外部電極２４Ａが、それぞれ、積層体１０Ａの第１の端面１０ｃ上及び第２の側面１０ｆ上に配置されることは第１実施形態と同様であるが、第２の外部電極２２Ａが第１の側面１０ｅ上に配置され、第３の外部電極２３Ａが第２の端面１０ｄ上に配置される。
【００８６】
上記のように第１の外部電極２１Ａ、第２の外部電極２２Ａ、第３の外部電極２３Ａ及び第４の外部電極２４Ａが配置される結果、第１の内部電極１１Ａ及び第２の内部電極１２Ａの各形状が、第１実施形態と比べて、以下のように変更されている。
【００８７】
図９に示すように、第１の内部電極１１Ａは、積層体１０Ａの第１の端面１０ｃと第１の側面１０ｅとの間にわたって延び、その中央部にあたる第１の対向部１１ａと、第１の外部電極２１Ａに電気的に接続されるように第１の端面１０ｃにまで引き出された第１の引出し部１１ｂと、第２の外部電極２２Ａに電気的に接続されるように第１の側面１０ｅにまで引き出された第２の引出し部１１ｃとを有する。
【００８８】
図１０に示すように、第２の内部電極１２Ａは、積層体１０Ａの第２の端面１０ｄと第２の側面１０ｆとの間にわたって延び、その中央部にあたる第２の対向部１２ａと、第３の外部電極２３Ａに電気的に接続されるように第２の端面１０ｄにまで引き出された第３の引出し部１２ｂと、第４の外部電極２４Ａに電気的に接続されるように第２の側面１０ｆにまで引き出された第４の引出し部１２ｃとを有する。
【００８９】
（第３実施形態）
図１１は、本発明の第３実施形態に係る積層セラミックコンデンサの一例を模式的に示す平面図である。図１２は、本発明の第３実施形態における第１の内部電極の一例を模式的に示す平面図である。図１３は、本発明の第３実施形態における第２の内部電極の一例を模式的に示す平面図である。
【００９０】
第３実施形態に係る積層セラミックコンデンサについても、第２実施形態と同様、第１の外部電極、第２の外部電極、第３の外部電極及び第４の外部電極の位置関係が、第１実施形態と異なっている。図１１に示す積層セラミックコンデンサ１Ｂでは、第１の外部電極２１Ｂが第１の側面１０ｅと第１の端面１０ｃとが交差する第１の角部５１上に配置され、第２の外部電極２２Ｂが第２の側面１０ｆと第２の端面１０ｄとが交差する第２の角部５２上に配置され、第３の外部電極２３Ｂが第２の側面１０ｆと第１の端面１０ｃとが交差する第３の角部５３上に配置され、第４の外部電極２４Ｂが第１の側面１０ｅと第２の端面１０ｄとが交差する第４の角部５４上に配置される。
【００９１】
上記のように第１の外部電極２１Ｂ、第２の外部電極２２Ｂ、第３の外部電極２３Ｂ及び第４の外部電極２４Ｂが配置される結果、第１の内部電極１１Ｂ及び第２の内部電極１２Ｂの各形状が、第１実施形態と比べて、以下のように変更されている。
【００９２】
図１２に示すように、第１の内部電極１１Ｂは、積層体１０Ｂの第１の角部５１と第２の角部５２との間にわたって対角線方向に延び、その中央部にあたる第１の対向部１１ａと、第１の外部電極２１Ｂに電気的に接続されるように第１の角部５１にまで引き出された第１の引出し部１１ｂと、第２の外部電極２２Ｂに電気的に接続されるように第２の角部５２にまで引き出された第２の引出し部１１ｃとを有する。
【００９３】
図１３に示すように、第２の内部電極１２Ｂは、積層体１０Ｂの第３の角部５３と第４の角部５４との間にわたって対角線方向に延び、その中央部にあたる第２の対向部１２ａと、第３の外部電極２３Ｂに電気的に接続されるように第３の角部５３にまで引き出された第３の引出し部１２ｂと、第４の外部電極２４Ｂに電気的に接続されるように第４の角部５４にまで引き出された第４の引出し部１２ｃとを有する。
【００９４】
第２実施形態及び第３実施形態で説明したように、積層体１０の外表面上での第１の外部電極、第２の外部電極、第３の外部電極及び第４の外部電極の各位置は特に限定されるものではない。
【００９５】
（第４実施形態）
図１４は、本発明の第４実施形態に係る積層セラミックコンデンサの一例を模式的に示す斜視図である。図１５は、本発明の第４実施形態における第１の内部電極の一例を模式的に示す平面図である。図１６は、本発明の第４実施形態における第２の内部電極の一例を模式的に示す平面図である。
【００９６】
第４実施形態に係る積層セラミックコンデンサでは、積層体を平面方向で見たとき、長手方向に延びる面を端面と呼び、端面に直交する方向に延びる面を側面と呼ぶことにする。
【００９７】
第４実施形態に係る積層セラミックコンデンサにおいては、積層体の端面上にそれぞれ形成される第１の外部電極及び第２の外部電極の各々の数が複数個であることを特徴としている。例えば、図１４に示す積層セラミックコンデンサ１Ｃでは、積層体１０Ｃの第１の端面１０ｃに形成される第１の外部電極２１Ｃ、及び、第２の端面１０ｄに形成される第２の外部電極２２Ｃの各々の数が４個である。
【００９８】
そのため、図１５に示すように、４個の第１の内部電極１１Ｃが並列して設けられる。４個の第１の内部電極１１Ｃは、各４個の第１の外部電極２１Ｃ及び第２の外部電極２２Ｃにそれぞれ電気的に接続される。
【００９９】
図１４に示す例では、第３の外部電極２３Ｃ及び第４の外部電極２４Ｃは、それぞれ、積層体１０Ｃの第１の側面１０ｅ及び第２の側面１０ｆの全面を覆うのではなく、幅方向の中央部のみを覆うように形成されている。また、第２の内部電極１２Ｃの第３の引出し部１２ｂ及び第４の引出し部１２ｃは、第２の対向部１２ａに比べて幅が狭くなっている。
【実施例】
【０１００】
以下、本発明の積層セラミックコンデンサをより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
【０１０１】
以下に示す構成を有する実施例１〜３及び比較例１〜５の積層セラミックコンデンサを作製した。
【０１０２】
・外観寸法  （Ｌ×Ｗ×Ｔ）：１．７ｍｍ×０．９ｍｍ×０．７ｍｍ
・積層体寸法（Ｌ×Ｗ×Ｔ）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の平均厚み：３．４μｍ
・誘電体層の材料の主成分：チタン酸バリウム
・内部電極の平均厚み：１．２μｍ
・内部電極の主成分：Ｎｉ
・外部電極の構造：下地電極層とめっき層とを含む構造
・下地電極層：Ｃｕ焼付け電極
・めっき層：ＮｉめっきとＳｎめっきの２層構造
・Ｌギャップ：１８０μｍ
・Ｗギャップ：１２０μｍ
・外層部（片側）の厚み：７５μｍ
【０１０３】
（積層体のＴ寸法の測定方法）
各条件につき１０個の試料の積層体のＴ寸法を測定し、平均値を求めた。
各試料を垂直になるように立てて、各試料の周りを樹脂で固めた。このとき、各試料の長さ方向（Ｌ方向）及び積層方向（Ｔ方向）に沿った側面が露出するようにした。研磨機により側面を研磨し、積層体の幅方向（Ｗ方向）の１／２の深さで研磨を終了し、外部電極への接続部分を含めて内部電極が露出するようにＬＴ断面を出した。
ＬＴ断面の長さ方向（Ｌ方向）１／２の位置において、積層体のＴ寸法を測定した。
【０１０４】
（誘電体層の厚み、及び、内部電極の厚みの測定方法）
まず、各条件につき試料を３個用意し、各試料を垂直になるように立てて、各試料の周りを樹脂で固めた。このとき、各試料の幅方向（Ｗ方向）及び積層方向（Ｔ方向）に沿った側面が露出するようにした。研磨機により側面を研磨し、積層体の長さ方向（Ｌ方向）の１／２の深さで研磨を終了し、研磨面を露出させた。この研磨面に対してイオンミリングを行い、研磨によるダレを除去した。このようにして、観察用のＷＴ断面を得た。
【０１０５】
図１７は、積層体のＷＴ断面の一例を模式的に示す断面図である。
図１７に示すように、ＷＴ断面の幅方向（Ｗ方向）の１／２の位置において、内部電極と直交する垂線を引いた。次に、試料の内部電極が積層されている領域を積層方向に３等分に分割し、上側部Ｕ、中間部Ｍ、下側部Ｄの３つの領域に分けた。各領域のそれぞれの積層方向中央部から５層の誘電体層を選定し、これらの誘電体層の上記垂線上における厚みを測定した。ただし、上記垂線上で内部電極が欠損し、該内部電極を挟む誘電体層がつながっている等により測定が不可能なものは除いた。
【０１０６】
以上より、各試料につき、３つの領域×５層で誘電体層の厚みを測定し、これらの平均値を求めた。したがって、試料数３個×３つの領域×５層＝４５箇所における誘電体層の厚みの平均値が求められた。
【０１０７】
同様にして、各試料につき、３つの領域×５層で内部電極の厚みを測定し、これらの平均値を求めた。各実施例及び比較例においては、第１の内部電極の厚みと第２の内部電極の厚みは実質的に同じである。したがって、試料数３個×３つの領域×５層＝４５箇所における内部電極の厚みの平均値が求められた。ただし、内部電極が欠落している等により測定できない部分は測定対象から除いた。
【０１０８】
なお、誘電体層の厚み、及び、内部電極の厚みは、走査型電子顕微鏡を用いて測定した。
【０１０９】
表１に、実施例１〜３及び比較例１の積層セラミックコンデンサにおける内部電極の積層構造を示す。
【０１１０】
【表１】
2020077793.tif 000003
【０１１１】
表１においては、第１の内部電極を「内部電極１」、第２の内部電極を「内部電極２」と記載している。また、内部電極の合計枚数を「合計枚数」、誘電体層を介して対向する第１の内部電極及び第２の内部電極の合計枚数を「有効枚数」と記載している。さらに、表１には、誘電体層を介して対向する第１の内部電極及び第２の内部電極を１つの素子とした場合の合計の素子数を記載している。
【０１１２】
また、表２に、実施例１〜３及び比較例１〜５の積層セラミックコンデンサにおける、内部電極の合計枚数、誘電体層を介して対向する第１の内部電極及び第２の内部電極の合計枚数（有効枚数）、内部電極の合計厚み、及び、積層体の積層方向の寸法（Ｔ寸法）をそれぞれ示す。
【０１１３】
さらに、上記関係式（１）に基づき、積層体の積層方向の寸法に対する内部電極の合計厚みの比であるＸの値、及び、上記関係式（２）に基づき、内部電極の合計枚数に対する有効枚数の比であるＹの値をそれぞれ求めた。結果を表２に示す。
【０１１４】
【表２】
2020077793.tif 000004
【０１１５】
（評価１）
実施例１〜３及び比較例１の積層セラミックコンデンサにおいて、静電容量、第１の内部電極の直流抵抗Ｒｄｃ（全層合計での値）及び第２の内部電極の直流抵抗Ｒｄｃ（全層合計での値）を測定した。各条件について２０個の試料を用意し、平均値を求めた。結果を表３に示す。
【０１１６】
【表３】
2020077793.tif 000005
【０１１７】
表３より、比較例１のような従来の構造では、低い静電容量を得るために内部電極の枚数が少なくなると、第１の内部電極のＲｄｃ及び第２の内部電極のＲｄｃは高くなる。これに対し、実施例１〜３のように、内部電極が連続して積層された構造にすることで、最も静電容量が低い実施例３（０．０３３μＦ）においても、第１の内部電極のＲｄｃ及び第２の内部電極のＲｄｃは、最も静電容量が高い実施例１（０．１μＦ）と同等になることが確認できる。
【０１１８】
（評価２）
実施例１〜３及び比較例１〜５の積層セラミックコンデンサに対して、以下の方法により、たわみ試験を行った。
たわみ試験では、各条件につき１０個の試料について、基板厚１．６ｍｍのガラスエポキシ基板に半田実装した。この基板を、先端形状の半径が１ｍである押し治具を用いて、押し速度０．５ｍｍ／秒で中央部裏面より表面方向に押圧することで、２ｍｍまでたわませ、５秒間保持した。
【０１１９】
たわみ量２ｍｍで５秒間保持後に、積層体のクラックの発生が無いものを良品と判定した。クラックの発生は、各試料の周りを樹脂で固め、積層体の幅方向（Ｗ方向）の１／２の深さまでＬＴ断面を研磨し、金属顕微鏡にて観測することにより確認した。
【０１２０】
たわみ試験の結果を表４に示す。表４では、１０個の試料全てが良品である場合を○（良）と判定し、１個でも不良品がある場合を×（不良）と判定した。
【０１２１】
【表４】
2020077793.tif 000006
【０１２２】
表４より、実施例１〜３のように、内部電極が連続して積層された構造にすることで、最も静電容量が低い実施例３においても、内部電極の合計枚数が極端に減らないため、機械的強度の低下が防止されていることが確認できる。
【符号の説明】
【０１２３】
１，１Ａ，１Ｂ，１Ｃ  積層セラミックコンデンサ
１０，１０Ａ，１０Ｂ，１０Ｃ  積層体
１０ａ  第１の主面
１０ｂ  第２の主面
１０ｃ  第１の端面
１０ｄ  第２の端面
１０ｅ  第１の側面
１０ｆ  第２の側面
１０Ｌ  側部（Ｌギャップ）
１０Ｗ  端部（Ｗギャップ）
１１，１１Ａ，１１Ｂ，１１Ｃ  第１の内部電極
１１ａ  第１の対向部
１１ｂ  第１の引出し部
１１ｃ  第２の引出し部
１２，１２Ａ，１２Ｂ，１２Ｃ  第２の内部電極
１２ａ  第２の対向部
１２ｂ  第３の引出し部
１２ｃ  第４の引出し部
１３  誘電体層
１４，１５，１６，１７  補助電極
２１，２１Ａ，２１Ｂ，２１Ｃ  第１の外部電極
２２，２２Ａ，２２Ｂ，２２Ｃ  第２の外部電極
２３，２３Ａ，２３Ｂ，２３Ｃ  第３の外部電極
２４，２４Ａ，２４Ｂ，２４Ｃ  第４の外部電極
３０  有効部
３１  第１の外層部
３２  第２の外層部
４０  容量形成部
４１  第１の連続積層部
４２  第２の連続積層部
５１  第１の角部
５２  第２の角部
５３  第３の角部
５４  第４の角部
ｄ１  第１の内部電極の引出し部間の距離
ｄ２  第２の内部電極の引出し部間の距離
ｗ１  第１の内部電極の引出し部の幅
ｗ２  第２の内部電極の引出し部の幅
Ｌ１０  積層体の長さ方向の寸法
Ｌ３０  有効部の長さ方向の寸法
Ｗ１０  積層体の幅方向の寸法
Ｗ３０  有効部の幅方向の寸法
Ｔ１０  積層体の積層方向の寸法
【図１】
2020077793.tif 000007
【図２】
2020077793.tif 000008
【図３】
2020077793.tif 000009
【図４】
2020077793.tif 000010
【図５】
2020077793.tif 000011
【図６】
2020077793.tif 000012
【図７】
2020077793.tif 000013
【図８】
2020077793.tif 000014
【図９】
2020077793.tif 000015
【図１０】
2020077793.tif 000016
【図１１】
2020077793.tif 000017
【図１２】
2020077793.tif 000018
【図１３】
2020077793.tif 000019
【図１４】
2020077793.tif 000020
【図１５】
2020077793.tif 000021
【図１６】
2020077793.tif 000022
【図１７】
2020077793.tif 000023