(57)【要約】      （修正有）【課題】可動鉄心が永久磁石から離れる場合に、終点検出を行うことのできるラッチングソレノイド形の電磁弁を提供する。【解決手段】制御システム１において、半導体装置は、コイル１２と可動鉄心１１と永久磁石１３とからなるラッチングソレノイド１５に、直流電源３１により供給する電流の供給／停止を行う第一回路を制御すると共に、電流検知回路（抵抗３２）からの入力に基づいて電流を測定する。半導体装置は、リーク電流が小さくなる低消費電力モードと、通常動作モードと、を有する制御回路２０を備える。制御回路は、コイル１２に電流を流していないときは低消費電力モードを維持し、コイル１２に電流を流しているときは通常動作モードを維持し、更に、可動鉄心１１が永久磁石１３から離れるときの電流検知回路で検知した電流の変曲点を検出する。【選択図】図４
2020161535.tif 000002
【特許請求の範囲】
【請求項１】
コイルと可動鉄心と永久磁石とからなるラッチングソレノイドに直流電源により供給する電流の供給／停止を行う第一回路を制御すると共に、電流検知回路からの入力に基づいて前記電流を測定する半導体装置であって、
前記半導体装置は、
リーク電流が小さくなる低消費電力モードと、通常動作モードと、を有する制御回路を備え、
前記制御回路は、前記コイルに電流を流していないときは前記低消費電力モードを維持し、前記コイルに電流を流しているときは前記通常動作モードを維持し、更に、前記可動鉄心が前記永久磁石から離れるときの前記電流検知回路で検知した前記電流の変曲点を検出する半導体装置。
【請求項２】
請求項１の半導体装置において、
前記制御回路はＣＰＵと前記ＣＰＵが実行するソフトウェアプログラムを格納するメモリとを備え、
前記制御回路は前記電流を電流が流れ始めてからの時間で除算した値に基づいて前記変曲点を検出する半導体装置。
【請求項３】
請求項２の半導体装置において、
前記制御回路は前記電流が流れ始めてからの第一時間において測定した第一電流値を前記第一時間で除算した第一値と、前記電流が流れ始めてからの第二時間において測定した第二電流値を前記第二時間で除算した第二値と、前記第一時間と、前記第二時間と、により算出される直線上の前記電流が流れ始めてからの第三時間における第三値を求め、前記第三時間おいて測定した第三電流値を前記第三時間で除算した第四値と前記第三値との差が所定値以上になったとき前記変曲点を検出する半導体装置。
【請求項４】
請求項１の半導体装置において、
前記制御回路はＣＰＵと前記ＣＰＵが実行するソフトウェアプログラムを格納するメモリとを備え、
前記制御回路は、
ｔ０時刻において測定した電流をＩ０、前記ｔ０時刻からＴ０時間前に測定した電流をＩ１、前記ｔ０時刻からＴ０×２時間前に測定した電流をＩ２、としたとき、
ΔＩ＝Ｉ１−｛（Ｉ０＋Ｉ２）×０．５｝
の値が正から負に変わることに基づいて前記変曲点を検出する半導体装置。
【請求項５】
請求項１から４の何れか一つの半導体装置において、
前記制御回路は前記変曲点を検出した場合、前記第一回路により前記電流の前記コイルへの供給を停止する半導体装置。
【請求項６】
請求項５の半導体装置において、
前記制御回路は所定時間内に前記変曲点を検出できない場合、前記第一回路により前記電流の前記コイルへの供給を停止する半導体装置。
【請求項７】
請求項１の半導体装置において、
前記制御回路は、前記低消費電力モードから前記通常動作モードに遷移して前記第一回路によって前記コイルに電流を流し、
前記変曲点の検出に基づいて前記第一回路によって前記コイルに電流を流すことを停止すると共に、前記通常動作モードから前記低消費電力モードに遷移する半導体装置。
【請求項８】
請求項７の半導体装置において、
さらに、基板バイアス制御回路を備え、
前記基板バイアス制御回路は、前記低消費電力モードのときは、前記制御回路を構成する電界効果トランジスタの基板電位の絶対値を前記通常動作モードのときよりも大きくする半導体装置。
【請求項９】
請求項８の半導体装置において、
前記電界効果トランジスタは絶縁膜上に薄膜シリコンを積層するＳＯＴＢ基板上に形成された半導体装置。
【請求項１０】
請求項９の半導体装置において、
前記ラッチングソレノイドは自律型電源によって駆動される半導体装置。
【請求項１１】
請求項１の半導体装置において、
前記制御回路は、第二回路を制御して前記コイルに流す電流の向きを変えると共に、前記可動鉄心が前記永久磁石に吸着したときの前記電流検知回路により検知した電流の変曲点を検出するよう構成される半導体装置。
【請求項１２】
コイルと可動鉄心と永久磁石とからなるラッチングソレノイドに直流電源により供給する電流を制御すると共に前記電流を測定する半導体装置であって、
前記電流の供給／停止を行う第一回路と、
前記コイルに流す電流の向きを制御する第二回路と、
前記第一回路および前記第二回路を制御するマイクロコントローラと、
を備え、
前記マイクロコントローラは、
ＣＰＵと、
前記ＣＰＵが実行するソフトウェアプログラムを格納するメモリと、
前記直流電源と前記コイルとに直列に接続される抵抗の電圧をデジタルに変換するＡ／Ｄ変換器と、
を備え、
前記マイクロコントローラは、前記Ａ／Ｄ変換器で検知した電圧に基づいて前記電流の変曲点を検出することによって、前記可動鉄心が前記永久磁石から離れることおよび前記可動鉄心が前記永久磁石に吸着することを判定する半導体装置。
【請求項１３】
請求項１２の半導体装置において、
前記マイクロコントローラは前記変曲点を検出した場合、前記第一回路により前記電流の前記コイルへの供給を停止する半導体装置。
【請求項１４】
請求項１３の半導体装置において、
前記マイクロコントローラは、リーク電流が小さくなる低消費電力モードと、通常動作モードと、を有する半導体装置。
【請求項１５】
請求項１４の半導体装置において、
前記マイクロコントローラは、前記コイルに電流を流していないときは前記低消費電力モードを維持し、前記コイルに電流を流しているときは前記通常動作モードを維持する半導体装置。
【請求項１６】
請求項１４の半導体装置において、
前記マイクロコントローラは、前記低消費電力モードから前記通常動作モードに遷移して前記第一回路によって前記コイルに電流を流し、
前記変曲点の検出に基づいて前記第一回路によって前記コイルに電流を流すことを停止すると共に、前記通常動作モードから前記低消費電力モードに遷移する半導体装置。
【請求項１７】
請求項１６の半導体装置において、
さらに、基板バイアス制御回路を備え、
前記基板バイアス制御回路は、前記低消費電力モードのときは、前記ＣＰＵを構成する電界効果トランジスタの基板電位の絶対値を前記通常動作モードのときよりも大きくする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は半導体装置に関し、例えばラッチングソレノイドを制御する半導体装置に適用可能である。
【背景技術】
【０００２】
電磁弁（solenoid valve）とは、電気的駆動弁の一種である。電磁石の磁力を用いてプランジャと呼ばれる鉄片を動かすことで弁（バルブ）を開閉する仕組みを持つもので、流体（油圧、空圧、水圧など）を通す管での流れの開閉制御に用いられる。
【０００３】
ソレノイドは狭義にはコイルをさすが、工学分野では、可動鉄心、固定コア、コイルからなる動作機構をさすことも多く、本明細書では動作機構をいう。ラッチングソレノイドはソレノイドのうち、固定コアに永久磁石を使った自己保持型ものであり、永久磁石の吸着力を使って保持するので低電力である。
【０００４】
ラッチングソレノイド形の電磁弁は、例えば、可動鉄心が永久磁石側に移動して弁が開き、可動鉄心が永久磁石から離れて弁が閉まる。ラッチングソレノイド形の電磁弁は、特許文献１に示されるように、可動鉄心が永久磁石側に移動する場合は、ソレノイド（コイル）電流に急激な変化によるボトムが現れるため終点検出が容易である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭５９−１７１８０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一方、ラッチングソレノイド形の電磁弁は、可動鉄心が永久磁石から離れる場合は、終点検出を行っていない。
その他の課題と新規な特徴は、本開示の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、半導体装置はコイルと可動鉄心と永久磁石とからなるラッチングソレノイドに直流電源により供給する電流の供給／停止を行う第一回路を制御すると共に、電流検知回路からの入力に基づいて前記電流を測定する。半導体装置はリーク電流が小さくなる低消費電力モードと、通常動作モードと、を有する制御回路を備える。前記制御回路は、前記コイルに電流を流していないときは前記低消費電力モードを維持し、前記コイルに電流を流しているときは前記通常動作モードを維持し、更に、前記可動鉄心が前記永久磁石から離れるときの前記電流検知回路で検知した前記電流の変曲点を検出するよう構成される制御回路を備える。
【発明の効果】
【０００８】
上記半導体装置によれば、ラッチングソレノイドの可動鉄心が永久磁石から離れたことを判定することが可能である。
【図面の簡単な説明】
【０００９】
【図１】図１はラッチングソレノイド形の電磁弁の構成を説明する図であり、図１（Ａ）は電磁弁が閉じた状態を示す図であり、図１（Ｂ）は電磁弁が開いた状態を示す図である。
【図２】図２は誘導磁場と外部磁場が平行の場合を説明する図である。図２（Ａ）はコイルの磁場を説明する図であり、図２（Ｂ）はコイル内に可動鉄心がない場合の磁場の変化を示す図であり、図２（Ｃ）はコイル内に可動鉄心がない場合のコイル電流の変化を示す図であり、図２（Ｄ）はコイル内に可動鉄心がある場合の磁場の変化を示す図であり、図２（Ｅ）はコイル内に可動鉄心がある場合のコイル電流の変化を示す図である。
【図３】図３は誘導磁場と外部磁場が反平行の場合を説明する図である。図３（Ａ）はコイルの磁場を説明する図であり、図３（Ｂ）はコイル内に可動鉄心がない場合の磁場の変化を示す図であり、図３（Ｃ）はコイル内に可動鉄心がない場合のコイル電流の変化を示す図であり、図３（Ｄ）はコイル内に可動鉄心がある場合の磁場の変化を示す図であり、図３（Ｅ）はコイル内に可動鉄心がある場合のコイル電流の変化を示す図である。
【図４】図４は実施形態のラッチングソレノイドの制御システムの構成を示す図である。
【図５】図５は図４の制御システムの動作を示すタイミング図である。
【図６】図６は比較例の制御システムの動作を示すタイミング図である。
【図７】図７は実施例のラッチングソレノイド形の電磁弁の制御システムの構成を示す図である。
【図８】図８は図７の制御システムの動作を示すタイミング図である。
【図９】図９は図７の制御システムの動作を示すタイミング図である。
【図１０Ａ】図１０Ａは実施例の終点検出のアルゴリズムを説明するフローチャートである。
【図１０Ｂ】図１０Ｂは実施例の終点検出のアルゴリズムを説明するフローチャートである。
【図１１】図１１は図１０Ａ、図１０Ｂの終点検出アルゴリズムを説明する図であり、図１１（Ａ）はコイル電流の時間変化を示す図であり、図１１（Ｂ）はコイル電流／時間の時間変化を示す図である。
【図１２】図１２は第一変形例の終点検出のアルゴリズムを説明するフローチャートである。
【図１３】図１３は図１１の終点検出アルゴリズムを説明する図であり、図１３（Ａ）はコイル電流の時間変化を示す図であり、図１３（Ｂ）はΔＩの時間変化を示す図である。
【図１４】図１４は第一変形例のアルゴリズムを模式的に示す図である。
【図１５】図１５はノイズが小さい場合のコイル電流の特性を示す図であり、図１５（Ａ）はコイル電流の時間変化を示す図であり、図１５（Ｂ）はΔＩの時間変化を示す図である。
【図１６】図１６はノイズが大きい場合のコイル電流の特性を示す図であり、図１６（Ａ）はコイル電流の時間変化を示す図であり、図１６（Ｂ）はΔＩの時間変化を示す図である。
【図１７】図１７は第二変形例のラッチングソレノイド形の電磁弁の制御システムの構成を示す図である。
【図１８】図１８は図１７の制御システムの動作を示すタイミング図である。
【図１９】図１９は図１７の制御システムの動作を示すタイミング図である。
【図２０】図２０はマイクロコントローラの断面図である。
【図２１】図２１はＳＯＴＢ構造のＮチャネル型ＭＯＳＦＥＴの断面図である。
【図２２】図２２はＳＯＴＢ構造のＣＭＯＳＦＥＴの断面図である。
【発明を実施するための形態】
【００１０】
以下、実施形態、実施例および変形例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。
【００１１】
まず、ラッチングソレノイド形の電磁弁について図１、２を用いて説明する。図１はラッチングソレノイド形の電磁弁の構成を説明する図であり、図１（Ａ）は電磁弁が閉じた状態を示す図であり、図１（Ｂ）は電磁弁が開いた状態を示す図である。
【００１２】
ラッチングソレノイド形の電磁弁１０は、プランジャである可動鉄心（ＭＣ）１１、コイル１２、固定コアである永久磁石（ＰＭ）１３およびバネ１４で構成される動作機構であるラッチングソレノイド１５と、可動鉄心１１の下部に一体的に形成された弁１６と壁１７の開口部であるオリフィス１８で構成される弁部１９と、を備える。コイル１２に電流を流して可動鉄心１１と永久磁石１３の磁力（Ｆｍ）が可動鉄心１１を永久磁石１３から離そうとする力であるバネ１４のばね力（Ｆｓ）よりも小さい場合（Ｆｍ＜Ｆｓ）、図１（Ａ）に示すように、可動鉄心１１が永久磁石１３から離れて、弁１６がオリフィス１８を塞いで、電磁弁は閉じた状態（第一状態）になる。コイル１２に電流を流して可動鉄心１１と永久磁石１３の磁力（Ｆｍ）がバネ１４のばね力（Ｆｓ）よりも大きい場合（Ｆｍ＞Ｆｓ）、図１（Ｂ）に示すように、可動鉄心１１が永久磁石１３に吸着され、弁１６がオリフィス１８から離れて、電磁弁は開いた状態（第二状態）になる。第二状態から第一状態に遷移する場合のコイル１２に流れる電流の向きと、第一状態から第二状態に遷移する場合のコイル１２に流れる電流の向きとは反対である。なお、弁として、どちらを開または閉とするかは、オリフィス、弁、壁、のハードウェア構成による。
【００１３】
ここで、ラッチングソレノイドにおけるコイル電流の変化の原理を説明する。  
まず、誘導磁場と外部磁場が平行の場合、すなわち、図１（Ａ）の電磁弁が閉じた第一状態から図１（Ｂ）の電磁弁が開いた第二状態に遷移する場合について図２を用いて説明する。図２は誘導磁場と外部磁場が平行の場合を説明する図である。図２（Ａ）はコイルの磁場を説明する図であり、図２（Ｂ）はコイル内に可動鉄心がない場合の磁場の変化を示す図であり、図２（Ｃ）はコイル内に可動鉄心がない場合のコイル電流の変化を示す図である。図２（Ｄ）はコイルから可動鉄心が少しはみ出でいる場合の誘導磁場の分布を示す図であり、図２（Ｅ）はコイルの中心に可動鉄心がある場合の誘導磁場の分布を示す図であり、図２（Ｆ）はコイル内に可動鉄心がある場合の磁場の変化を示す図であり、図２（Ｇ）はコイル内に可動鉄心がある場合のコイル電流の変化を示す図である。
【００１４】
外部磁場（External magnetic flux：φ’）は永久磁石の作る磁場であり、誘導磁場（Induced magnetic flux：ＬＩ）はコイルが作る磁場である。ここで、Ｌはコイルのインダクタンスであり、Ｉはコイルの電流である。コイルは、その中を貫く磁場の総和、すなわち全電束（φ）の時間変動に応じて、逆起電力（Ｖ）を発生する性質がある。すなわち、
ｄφ／ｄｔ＋ＲＩ＝Ｖ、φ＝ＬＩ＋φ’
である。
【００１５】
図２（Ａ）において、初めにスイッチ（ＳＷ）をオンすると、コイル（ＣＯＩＬ）に電流（Ｉ）が流れ始め、誘導磁場が増加する。これはコイルを貫く全電束を増加させるため、コイルに逆起電力を生じる。したがって、図２（Ａ）に示される電圧がＶの直流電源、抵抗値がＲの抵抗およびインダクタンスがＬのコイルで構成する直列回路において、図２（Ｃ）に示すように、電流（Ｉ）はいきなりＶ／Ｒまで増加せず、少しずつ増えていく。十分時間がたつと、磁場は安定するため、逆起電力はゼロとなり、電流（Ｉ）はＶ／Ｒで安定する。これは、コイル内に鉄心がない場合に相当する。
【００１６】
一方、ラッチングソレノイドには可動鉄心がある。鉄は、透磁率が高く磁場を集中させる働きがあるため、可動鉄心（ＭＣ）がコイル（ＣＯＩＬ）から少しはみ出ていると、図２（Ｄ）に示すように誘導磁場は可動鉄心側に偏って分布する。この状態で、永久磁石と同じ磁場方向にコイルの電流（Ｉ）を増加させると、可動鉄心の磁化が強まり、ある時、可動鉄心は永久磁石に吸着する。この時、可動鉄心はコイルの中央側に来る。この結果、図２（Ｅ）に示すように誘導磁場はコイルの中央を中心に分布するようになり、図２（Ｆ）に示すようにコイルを貫く全電束（φ）は増加する。したがって、一瞬、コイルの逆起電力が増加し、図２（Ｇ）に示すように電流（Ｉ）が急激に減少する。その後、Ｖ／Ｒに向かって再び電流（Ｉ）が増加していく。その結果、電流の時間変化にボトムが発生する。
【００１７】
次に、誘導磁場と外部磁場が反平行の場合、すなわち、図１（Ｂ）の電磁弁が開いた第二状態から図１（Ａ）の電磁弁が閉じた第一状態に変化する場合について図３を用いて説明する。図３は誘導磁場と外部磁場が平行の場合を説明する図であり、図３（Ａ）はコイルの磁場を説明する図であり、図３（Ｂ）はコイル内に可動鉄心がある場合の磁場の変化を示す図であり、図３（Ｃ）はコイル内に可動鉄心がある場合のコイルの電流の変化を示す図である。図３（Ｄ）はコイルの中心に可動鉄心がある場合の誘導磁場の分布を示す図であり、図３（Ｅ）はコイルから可動鉄心が少しはみ出でいる場合の誘導磁場の分布を示す図であり、図３（Ｆ）はコイル内に可動鉄心がない場合の磁場の変化を示す図であり、図３（Ｇ）はコイル内に可動鉄心がない場合のコイルの電流の変化を示す図である。
【００１８】
図３（Ａ）において、初めにスイッチ（ＳＷ）をオンすると、コイル（ＣＯＩＬ）に電流（Ｉ）が流れ始め、誘導磁場が増加する。今度は、図２とは異なり、誘導磁場が外部磁場を打ち消すため、図３（Ｂ）に示すように、コイルを貫く全電束（φ）は徐々に減少することになる。なお、全電束の時間変化、すなわち時間微分で見れば、結局誘導磁場の成分だけなので、図２と同様に、電流（Ｉ）の増加を抑える方向に逆起電力が発生し、図３（Ｃ）に示すように、電流（Ｉ）はいきなりＶ／Ｒまで増加せず、少しずつ増えていく。十分時間がたつと、磁場は安定するため、逆起電力はゼロとなり、電流（Ｉ）はＶ／Ｒで安定する。これは、コイル内に鉄心がない場合である。
【００１９】
一方、ラッチングソレノイドには可動鉄心がある。図３（Ｄ）に示すように可動鉄心（ＭＣ）がコイル中央側にある場合は、誘導磁場はコイル全体を貫くように分布している。この状態で、永久磁石と反対の磁場方向にコイルの電流（Ｉ）を増加させると、永久磁石と可動鉄心の吸着力が弱まり、ある時、バネ１４の反発力で、可動鉄心が永久磁石から離脱し、コイルから一部はみ出る。この結果、図３（Ｅ）に示すように誘導磁場もコイルから一部はみ出てしまい、コイルを貫く誘導磁場は減少する。しかし、図３（Ｆ）に示すように、コイルを貫く全電束はむしろ増加する。これは、図３（Ｇ）に示すように、電流（Ｉ）の増加率が減少して外部磁場を打ち消す成分（誘導磁場）が減少するためである。この結果、コイルを貫く全電束の時間変化を減らすよう、すなわち、減少した誘導磁場を強めるよう、図３（Ｇ）に示すように、電流（Ｉ）の増加率が増加する。しかし、この電流（Ｉ）の増加率が減少してから増加する電流（Ｉ）の変化はわかりにくく、従来、意識されていなかった。発明者らは、この電流（Ｉ）の変化を発見し、その現象が物理現象で説明できることを明らかにした。
【００２０】
実施形態のラッチングソレノイドの制御システムについて図４、５を用いて説明する。図４は実施形態のラッチングソレノイドの制御システムの構成を示す図である。図５は図４の制御システムの動作を示すタイミング図である。
【００２１】
図４に示すように、制御システム１はラッチングソレノイド１５と制御回路であるマイクロコントローラ２０と電源回路３０とを備える。マイクロコントローラ２０は電源回路３０を介してラッチングソレノイド１５を制御する。ラッチングソレノイド１５の構成は図１の電磁弁１０に使用されるラッチングソレノイド１５と同様である。
【００２２】
マイクロコントローラ２０は、中央処理装置（ＣＰＵ）２１と、ソフトウェアプログラム等を格納するメモリ（ＲＯＭ）２２と、データを一時的に格納するメモリ（ＳＲＡＭ）２３と、を備える。また、マイクロコントローラ２０は、外部との間でデータを入出力するＩ／Ｏポート（Ｉ／Ｏ）２４と、アナログデータをデジタルデータに変換するＡ／Ｄ変換器（ＡＤＣ）２５と、ＣＰＵ２１とＲＯＭ２２とＳＲＡＭ２３とＩ／Ｏ２４とＡＤＣ２５に接続されるバス２６と、端子２７ａ，２７ｂ，２７ｃ，２７ｄと、を備える。
【００２３】
電源回路３０は電池等で構成される直流電源３１と抵抗３２と電流スイッチ３３とを備える。抵抗３２は電流検知回路であり、マイクロコントローラ２０は、抵抗３２による電圧降下（端子２７ａ，２７ｂ間の電圧）をＡＤＣ２５により測定し、電圧を電流に変換することで電流を測定する。電流スイッチ３３は例えばＮチャネル型ＭＯＳトランジスタ等で構成される第一回路である。端子２７ｃの第一制御信号（ＣＳ１）により電流スイッチ３３がオンされると電源回路３０からコイル１２に電流が供給され、電流スイッチ３３がオフされると電源回路３０からコイル１２への電流の供給が停止される。
【００２４】
図５に示すように、マイクロコントローラ２０は、例えば、端子２７ｄに入力される割込み信号（ＩＮＴ）がアサート（活性化）されると、それをトリガにＣＰＵ２１が動作を開始する。
【００２５】
次に、ＣＰＵ２１は第一制御信号（ＣＳ１）をＨｉｇｈにして電流スイッチ３３をオンする。すると、コイル１２に直列に電圧を印加され、コイル１２に電流（Ｉ）が流れ始める。コイル１２はインダクタンス成分により逆起電力を発生するため、電流（Ｉ）はいきなり増えず、徐々に増加する。コイル１２が形成した磁場の一部は可動鉄心１１内にも形成され、可動鉄心１１を磁化する。
【００２６】
さて、可動鉄心１１の磁力が強まると、永久磁石１３との吸着力が弱まる。そして、永久磁石１３と可動鉄心１１の吸着力が可動鉄心１１の反発力より小さくなると、可動鉄心１１は永久磁石１３から離れる。この時、コイル１２内を貫く全電束、すなわち永久磁石１３のつくる外部磁場とコイル１２自体がつくる誘導磁場の総和はむしろ増加する。これは、外部磁場を打ち消す誘導磁場の一部が可動鉄心１１の移動によってコイル１２からはみ出てしまうからである。この結果、コイル１２を流れる電流（Ｉ）は、この変化を小さくしようとして増加する。
【００２７】
マイクロコントローラ２０は、コイル１２に流れる電流（Ｉ）をリアルタイムにモニタする。モニタ方法は複数あるが、ここでは、コイル１２を含む直列回路のあるノードＮ１とノードＮ２との間の電位差（Ｖ１−Ｖ２＝電圧）をＡＤＣ２５で検出し、それを電流に変換する。ＣＰＵ２１は、この電流値を、ＲＯＭ２２に記憶されている数値処理プログラムで演算処理する。演算には、四則演算や微分処理などがある。ＣＰＵ２１は、この演算処理によって、コイル１２に流れる電流（Ｉ）の変曲点を検出し、可動鉄心１１が移動したと判定する（終点検出）。なお、図５では可動鉄心（ＭＣ）１１が永久磁石（ＰＭ）１３に吸着している状態をＨｉｇｈ、可動鉄心（ＭＣ）１１が永久磁石（ＰＭ）１３から離れた状態をＬｏｗとして表している。ここでいう変曲点とは、コイル１２に流れる電流（Ｉ）の増加率が急激に増加する点である。数学的には、電流を時間で二回微分したとき、ゼロになる点である。マイクロコントローラ２０は、可変パラメータをＳＲＡＭ２３に有する。可変パラメータは、プログラム処理による判定基準を調整する働きを持つ。
【００２８】
ＣＰＵ２１は、終点検出をすると終点検出信号（ＥＰＤ）を生成した後、第一制御信号（ＣＳ１）をＬｏｗにして電流スイッチ３３をオフする。これによって、コイル１２と直流電源３１が分離され、直流電源３１からの電流消費が停止される。
【００２９】
電流スイッチ３３を切った後、残留した誘導磁場の逆起電力によって、コイル１２は電池のように働く。残留した誘導磁場のエネルギは、回路のリーク電流として徐々に放出される。
【００３０】
なお、本実施形態のような終点検出を行わない場合（比較例）について図６を用いて説明する。図６は比較例の制御システムの動作を示すタイミング図である。
【００３１】
比較例の制御システムでは終点検出を行っていないため、例えば、マイクロコントローラに内蔵されるカウンタでコイル１２に電流を流す時間を計測し、所定時間後に電流スイッチ３３をオフする。確実に可動鉄心１１が永久磁石１３から離れる移動を完了させるためには、長めの時間設定が必要になる。このため、コイル１２に余分な電流が流れる。これらは抵抗のジュール熱として散逸し、純粋に無駄な消費電力となる。
【００３２】
よって、実施形態は、可動鉄心１１が永久磁石１３から離れたときの電流の変曲点を検出することによって、終点検出が可能となり、コイル１２に通電される電流を低減することが可能となる。
【実施例】
【００３３】
実施例のラッチングソレノイド形の電磁弁の制御システムについて図７〜９を用いて説明する。図７は実施例のラッチングソレノイド形の電磁弁の制御システムの構成を示す図である。図８は図７の制御システムの動作を示すタイミング図である。図９は図７の制御システムの動作を示すタイミング図である。
【００３４】
図７に示すように、制御システム１Ａは電磁弁１０とマイクロコントローラ２０Ａと電源回路３０と電流方向切替回路４０とを備える。マイクロコントローラ２０Ａは電源回路３０および電流方向切替回路４０を介して電磁弁１０を制御する。電磁弁１０の構成は図１と同様である。
【００３５】
マイクロコントローラ２０Ａは、中央処理装置（ＣＰＵ）２１と、ソフトウェアプログラム等を格納するメモリ（ＲＯＭ）２２と、データ等を一時的に格納するメモリ（ＳＲＡＭ）２３と、を備える。また、マイクロコントローラ２０Ａは、外部との間でデータを入出力するＩ／Ｏポート（Ｉ／Ｏ）２４と、アナログデータをデジタルデータに変換するＡ／Ｄ変換器（ＡＤＣ）２５と、ＣＰＵ２１とＲＯＭ２２とＳＲＡＭ２３とＩ／Ｏ２４とＡＤＣ２５とに接続されるバス２６と、端子２７ａ，２７ｃ，２７ｄ，２７ｅと、備える。マイクロコントローラ２０Ａは一つの半導体チップで構成される。メモリ（ＲＯＭ）２２はフラッシュメモリ等の不揮発性メモリで構成され、メモリ（ＳＲＡＭ）２３はＳＲＡＭ等の揮発性メモリで構成される。
【００３６】
電源回路３０は電池等で構成される直流電源３１と抵抗３２と電流スイッチ３３とを備える。抵抗３２は電流検知回路であり、マイクロコントローラ２０は、抵抗３２による電圧降下（端子２７ａの電圧）をＡＤＣ２５により測定し、電圧を電流に変換することで電流を測定する。電流スイッチ３３は例えばＮチャネル型ＭＯＳＦＥＴ等で構成される第一回路である。端子２７ｃの第一制御信号（ＣＳ１）により電流スイッチ３３がオンされると電源回路３０からコイル１２に電流が供給され、電流スイッチ３３がオフされると電源回路３０からコイル１２への電流の供給が停止される。
【００３７】
電流方向切替回路４０は例えばＰチャネル型ＭＯＳＦＥＴ４１ｐ，４２ｐ，４３ｐとＮチャネル型ＭＯＳＦＥＴ４１ｎ，４２ｎ，４３ｎで構成される第二回路である。端子２７ｅの第二制御信号（ＣＳ２）がＨｉｇｈになることによりノードＮ３がＬｏｗになりＰチャネル型ＭＯＳＦＥＴ４３ｐがオンし、Ｎチャネル型ＭＯＳＦＥＴ４２ｎがオンして、電源回路３０のノードＮ２、ノードＮ４、コイル１２、ノードＮ５、ノードＮ６の直列回路により、コイル１２にノードＮ４からノードＮ５の方向に電流が流れる。端子２７ｅの第二制御信号（ＣＳ２）がＬｏｗになることによりノードＮ３がＨｉｇｈになりＰチャネル型ＭＯＥＦＥＴ４２ｐがオンし、Ｎチャネル型ＭＯＳＦＥＴ４３ｎがオンして、電源回路３０のノードＮ２、ノードＮ５、コイル１２、ノードＮ４、ノードＮ６の直列回路により、コイル１２にノードＮ５からノードＮ４の方向に電流が流れる。
【００３８】
次に、制御システム１Ａの動作のうち可動鉄心１１が永久磁石１３から離れる場合について説明する。
【００３９】
図８に示すように、マイクロコントローラ２０Ａは、待ち受け状態では、ＣＰＵ２１のクロックが停止する第一低消費電力モード（ＬＰＭ１）の状態にある。この状態で、マイクロコントローラ２０Ａは、例えば、人手による外部スイッチや赤外線センサ入力、無線での命令などにより、端子２７ｄに入力される割込み信号（ＩＮＴ）がアサートされると、それをトリガにクロックが動作して高速な処理を行える通常動作モードになり、ＣＰＵ２１が動作を開始する。
【００４０】
次に、ＣＰＵ２１は、電流方向切替回路４０をコイル１２の磁場と永久磁石１３の磁場が反平行になるような方向に設定する。図７の場合、第二制御信号（ＣＳ２）をＨｉｇｈに設定すれば、コイル１２に向かって上側（ノードＮ４）から電流（Ｉ）を流すこととなる。ここでは、この向きの場合に、コイル１２の磁場と永久磁石１３の磁場が反平行になると定義する。なお、第二制御信号（ＣＳ２）をＬｏｗに設定すれば、コイル１２に向かって下側（ノードＮ５）から電流（Ｉ）を流すこととなる。次に、ＣＰＵ２１は第一制御信号（ＣＳ１）をＨｉｇｈにして電流スイッチ３３をオンする。すると、コイル１２に直列に電圧を印加され、コイル１２に電流（Ｉ）が流れ始める。コイル１２はインダクタンス成分により逆起電力を発生するため、電流（Ｉ）はいきなり増えず、徐々に増加する。コイル１２が形成した磁場の一部は可動鉄心１１内にも形成され、可動鉄心１１を磁化する。
【００４１】
さて、可動鉄心１１の磁力が強まると、永久磁石１３との吸着力が弱まる。そして、永久磁石１３と可動鉄心１１の吸着力がバネ１４の反発力より小さくなると、可動鉄心１１は永久磁石１３から離れ、可動鉄心１１の下端の弁１８がバネ１４の力によって対向する開口部１８および壁１７に押し付けられ、可動鉄心１１は静止する。この時、コイル１２内を貫く全電束、すなわち永久磁石１３のつくる外部磁場とコイル１２自体がつくる誘導磁場の総和はむしろ増加する。これは、外部磁場を打ち消す誘導磁場の一部が可動鉄心１１の移動によってコイル１２からはみ出てしまうからである。この結果、コイル１２を流れる電流（Ｉ）は、この変化を小さくしようとして増加する。
【００４２】
マイクロコントローラ２０Ａは、コイル１２に流れる電流（Ｉ）をリアルタイムにモニタする。ここでは、コイル１２を含む直列回路のあるノードＮ２の電圧（Ｖ２）をＡＤＣ２５で検出し、それを電流に変換する。ＣＰＵ２１は、この電流値を、数値処理プログラムで演算処理する。演算には、四則演算や微分処理などがある。ＣＰＵ２１は、この演算処理によって、コイル１２に流れる電流（Ｉ）の変曲点を検出し、可動鉄心１１が移動したと判定する（終点検出）。なお、図８では可動鉄心（ＭＣ）１１が永久磁石（ＰＭ）１３に吸着している状態をＨｉｇｈ、可動鉄心（ＭＣ）１１が永久磁石（ＰＭ）１３から離れた状態をＬｏｗとして表している。これら複数の可変パラメータは、プログラム処理による判定基準を調整する働きを持つ。初期状態では、数値処理プログラムおよび可変パラメータはＲＯＭ２２に格納されているが、実行時にはＳＲＡＭ２３に格納される。
【００４３】
ＣＰＵ２１は終点検出をすると終点検出信号（ＥＰＤ）を生成した後、第一制御信号（ＣＳ１）をＬｏｗにして電流スイッチ３３をオフする。これによって、コイル１２と直流電源３１が分離され、直流電源３１からの電流消費が停止される。その後、ＣＰＵ２１のクロックを停止してマイクロコントローラ２０Ａを低消費電力モードにする。これによってマイクロコントローラ２０Ａの消費電力を低減することが可能となる。
【００４４】
電流スイッチ３３を切った後、残留した誘導磁場の逆起電力によって、コイル１２は電池のように働く。残留した誘導磁場のエネルギは、回路のリーク電流として徐々に放出される。この影響が懸念される場合は、別途放電回路を設け、マイクロコントローラ２０Ａから放電制御をしてもよい。
【００４５】
次に、制御システム１Ａの動作のうち可動鉄心１１が永久磁石１３に吸着される場合について説明する。
【００４６】
図９に示すように、マイクロコントローラ２０Ａは、待ち受け状態では、ＣＰＵ２１のクロックが停止する第一低消費電力モード（ＬＰＭ１）の状態にある。この状態で、マイクロコントローラ２０Ａは、例えば、人手による外部スイッチや赤外線センサ入力、無線での命令などにより、端子２７ｄに入力される割込み信号（ＩＮＴ）がアサートされると、それをトリガにクロックが動作して高速な処理を行える通常動作モードになり、ＣＰＵ２１が動作を開始する。
【００４７】
次に、ＣＰＵ２１は、電流方向切替回路４０をコイル１２の磁場と永久磁石１３の磁場が平行になるような方向に設定する。図７の場合、第二制御信号（ＣＳ２）をＬｏｗに設定すれば、コイル１２に向かって下側（ノードＮ５）から電流（Ｉ）を流すこととなる。ここでは、この向きの場合に、コイル１２の磁場と永久磁石１３の磁場が平行になると定義する。次に、ＣＰＵ２１は第一制御信号（ＣＳ１）をＨｉｇｈにして電流スイッチ３３をオンする。すると、コイル１２に直列に電圧を印加され、コイル１２に電流（Ｉ）が流れ始める。コイル１２はインダクタンス成分により逆起電力を発生するため、電流（Ｉ）はいきなり増えず、徐々に増加する。コイル１２が形成した磁場の一部は可動鉄心１１内にも形成され、可動鉄心１１を磁化する。
【００４８】
さて、可動鉄心１１の磁力が強まると、永久磁石１３との吸着力が強まる。そして、永久磁石１３と可動鉄心１１の吸着力がバネ１４の反発力より大きくなると、可動鉄心１１は永久磁石１３に吸着され、可動鉄心１１の下端の弁１６が対向するオリフィス１８および壁１７から離れ、可動鉄心１１は静止する。この時、可動鉄心１１はコイル１２の中央側に来る。この結果、誘導磁場はコイル１２の中央を中心に分布するようになり、コイル１２を貫く全電束（φ）は増加する。したがって、一瞬、コイルの逆起電力が増加し、電流（Ｉ）が急激に減少する。その後、再び電流（Ｉ）が増加していく。その結果、電流の時間変化にボトムが発生する。
【００４９】
マイクロコントローラ２０Ａは、コイル１２に流れる電流（Ｉ）をリアルタイムにモニタする。ここでは、コイル１２を含む直列回路のあるノードＮ２の電圧（Ｖ２）をＡＤＣ２５で検出し、それを電流に変換する。ＣＰＵ２１は、この電流値を、数値処理プログラムで演算処理する。演算には、四則演算や微分処理などがある。ＣＰＵ２１は、この演算処理によって、コイル１２に流れる電流（Ｉ）の変曲点を検出し、可動鉄心１１が移動したと判定する（終点検出）。なお、図９では可動鉄心（ＭＣ）１１が永久磁石（ＰＭ）１３に吸着している状態をＨｉｇｈ、可動鉄心（ＭＣ）１１が永久磁石（ＰＭ）１３から離れた状態をＬｏｗとして表している。複数の可変パラメータは、プログラム処理による判定基準を調整する働きを持つ。
【００５０】
ＣＰＵ２１は終点検出をすると終点検出信号（ＥＰＤ）を生成した後、第一制御信号（ＣＳ１）をＬｏｗにして電流スイッチ３３をオフする。これによって、コイル１２と直流電源３１が分離され、直流電源３１からの電流消費が停止される。その後、ＣＰＵ２１のクロックを停止してマイクロコントローラ２０Ａを第一低消費電力モード（ＬＰＭ１）にする。これによってマイクロコントローラ２０Ａの消費電力を低減することが可能となる。
【００５１】
次に、可動鉄心１１が永久磁石１３から離れる場合の終点検出のアルゴリズムの一例について図１０Ａ、１０Ｂ、１１を用いて説明する。図１０Ａ、１０Ｂは実施例の終点検出のアルゴリズムを説明するフローチャートである。図１１は図１０Ａ、１０Ｂの終点検出アルゴリズムを説明する図であり、図１１（Ａ）はコイルの電流の時間変化を示す図であり、図１１（Ｂ）はコイルの電流／時間の時間変化を示す図である。実施例の数値処理プログラムは、検出電流を電流が流れ始めてからの時間で除算する処理を含む。
【００５２】
まず、図１１（Ａ）に示すように、可動鉄心１１が移動するまでは、コイル１２を流れる電流（Ｉ）の時間変化は、１−ｅｘｐ（−Ｔ／Ｔ０）の公式に比例して増加する。ここにＴ０＝Ｌ／Ｒであり、Ｌはコイル１２のインダクタンス、Ｒは抵抗３２の抵抗値である。この公式を級数展開し、第２項まで残すと、
１−ｅｘｐ（−Ｔ／Ｔ０）≒Ｔ／Ｔ０−０．５（Ｔ／Ｔ０）２ 
となる。すなわち、コイル１２を流れる電流（Ｉｃ）は、電流スイッチ３３をオンした後しばらくは、
Ｉ≒αＴ−βＴ２
と近似できる。したがって、「検出電流を、電流が流れ始めてからの時間で除算する」と、
Ｙ＝Ｉ／Ｔ≒α−βＴ
となる。
【００５３】
一方、可動鉄心１１が移動すると、コイル１２を流れる電流（Ｉ）は、１−ｅｘｐ（−Ｔ／Ｔ０）の公式からずれることとなる。すなわち、図１１（Ｂ）に示すように、「検出電流を、電流が流れ始めてからの時間で除算」した値は、α−βＴの近似式から急にずれることになる。ここでは、図１１（Ｂ）の破線は可動鉄心１１が移動する前の２点Ａ、Ｂを通る直線で、α−βＴを表現している。これによれば、「検出電流を、電流が流れ始めてからの時間で除算」した値は、可動鉄心１１が移動しコイル１２の電流（Ｉ）に変曲点を生じた時点から、α−βＴの直線から大きくずれ始めることがわかる。このずれ量（Δ）が、ある一定の値を越した時刻は、可動鉄心１１が移動した時刻から少しだけ経過した時間となることがわかる。
【００５４】
この原理を利用して、終点検出するアルゴリズムを示したのが、図１０Ａ、１０Ｂのフローチャートである。
【００５５】
まず、ＣＰＵ２１はパラメータ（Ｔ１、Ｔ２、Ｔ３、Δ１）の値を設定する（ステップＳ１）。なお、本アルゴリズムでは、終点検出が不発する可能性も加味し、最大時間（Ｔ３）を設定している。初期に設定するパラメータ、Ｔ１，Ｔ２，Ｔ３，Δ１は、可変パラメータとして扱われる。これらの値は、与えられたラッチングソレノイド１５の特性を事前に調査したうえで設定されてＲＯＭ２２に格納される。また、Ｔ１，Ｔ２に関しては、終点検出の時間を学習し、随時、最適な値に書き換えても構わない。また、測定した電流値にノイズがあり、終点検出が正しく行われない場合は、移動平均処理をアルゴリズムに加えてもよい。
【００５６】
次に、ＣＰＵ２１は第一制御信号（ＣＳ１）をＨｉｇｈにして電流スイッチ３３をオンにして（ステップＳ２）、電流値（Ｉ）を測定する（ステップＳ３）。
【００５７】
次に、ＣＰＵ２１は測定した電流値（Ｉ）を時間（Ｔ）で割る（Ｙ＝Ｉ／Ｔ）（ステップＳ４）。ＣＰＵ２１は時間（Ｔ）がＴ１に達したかどうか（Ｔ≧Ｔ１）を判断し（ステップＳ５）、ＮＯの場合はステップＳ３に戻り、ＹＥＳの場合はステップＳ６に移り、Ｔ１の値をＣＰＵ２１内のレジスタ（不図示）またはＳＲＡＭ２３（メモリ等という。）に記憶する。
【００５８】
次に、ＣＰＵ２１はＴ１のときに測定した電流（Ｉ１）を時間（Ｔ１）で割った値、すなわち、
Ｙ１＝Ｉ１／Ｔ１
を計算し、メモリ等に記憶する（ステップＳ７）。
【００５９】
次に、ＣＰＵ２１は電流値（Ｉ）を測定し（ステップＳ８）、測定した電流値（Ｉ）を時間（Ｔ）で割る（Ｙ＝Ｉ／Ｔ）（ステップＳ９）。ＣＰＵ２１は時間（Ｔ）がＴ２に達したかどうか（Ｔ≧Ｔ２）を判断し（ステップＳ１０）、ＮＯの場合はステップＳ８に戻り、ＹＥＳの場合は図１０ＢのステップＳ１１に移り、Ｔ２の値をメモリ等に記憶する。
【００６０】
次に、ＣＰＵ２１はＴ２のときに測定した電流（Ｉ２）を時間（Ｔ２）で割った値、すなわち、
Ｙ２＝Ｉ２／Ｔ２
を計算し、メモリ等に記憶する（ステップＳ１２）。
【００６１】
次に、ＣＰＵ２１はメモリ等に記憶したＴ１、Ｔ２、Ｙ１、Ｙ２を用いて、
ｂ＝（Ｙ２−Ｙ１）／（Ｔ２−Ｔ１）
の値を計算し、メモリ等に記憶する（ステップＳ１３）。ここで、ｂは図１１（Ｂ）の２点Ａ、Ｂを通る直線の傾きであり、上述の「α−βＴ」のβに対応する。
【００６２】
次に、ＣＰＵ２１はメモリ等に記憶したＴ１、Ｙ１、ｂを用いて、
ａ＝Ｙ１−ｂ×Ｔ１
の値を計算し、メモリ等に記憶する（ステップＳ１４）。ここで、ａは図１１（Ｂ）の２点Ａ、Ｂを通る直線が縦軸（Ｉ／ｔ）と交わる点である。
【００６３】
次に、ＣＰＵ２１は時間（Ｔ）が最大時間（Ｔ３）に達していないかどうか（Ｔ≦Ｔ３）を判断し（ステップＳ１５）、ＮＯの場合はステップＳ２０に移り、ＹＥＳの場合はステップＳ１６に移る。ステップＳ１６では、ＣＰＵ２１は電流値（Ｉ）を測定し、測定した電流値（Ｉ）を時間（Ｔ）で割る（Ｙ＝Ｉ／Ｔ）（ステップＳ１７）。
【００６４】
次に、ＣＰＵ２１はメモリ等に記憶したａ、ｂを用いて、
Δ＝Ｙ−ｂ×Ｔ−ａ
の値を計算し（ステップＳ１８）、ΔがΔ１に達したかどうか（Δ≧Δ１）を判断し（ステップＳ１９）、ＮＯの場合はステップＳ１５に戻り、ＹＥＳの場合はステップＳ２０に移る。
【００６５】
最後に、ＣＰＵ２１は第一制御信号（ＣＳ１）をＬｏｗにして電流スイッチ３３をオフにする（ステップＳ２０）。
【００６６】
本アルゴリズムは、可動鉄心１１が永久磁石１３に吸着される場合の終点検出のアルゴリズムにも適用することができる。
【００６７】
高度な数学的手法を用いれば、変曲点の検出は原理的に可能であるが、本アルゴリズムは、コイルに流れる電流の物理的性質を活用し、簡素な演算で終点検出を行っている。これにより、演算に必要なメモリやＣＰＵの消費電力を低減することが可能である。
【００６８】
可動鉄心１１が永久磁石１３から離れたときの電流の変曲点を検出することによって、終点検出が可能となり、コイル１２に通電される電流を低減することが可能となる。所定時間内に変曲点検出（終点検出）ができなかった場合も電流スイッチ３３をオフすることができる。
【００６９】
＜変形例＞
以下、実施例の代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施例にて説明されているものと同様の構成および機能を有する部分に対しては、上述の実施例と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施例における説明が適宜援用され得るものとする。また、上述の実施例の一部、および、複数の変形例の全部または一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
【００７０】
（第一変形例）
終点検出のアルゴリズムの変形例について図１２、１３を用いて説明する。図１２は第一変形例の終点検出のアルゴリズムを説明するフローチャートである。図１３は図１２の終点検出アルゴリズムを説明する図であり、図１３（Ａ）はコイル電流の時間変化を示す図であり、図１３（Ｂ）はΔＩの時間変化を示す図である。
【００７１】
第一変形例の数値処理プログラムは、現在（ｔ０）の検出電流をＩ０、現在からある時間（Ｔ０）前（ｔ１）の検出電流をＩ１、現在からある時間の２倍（Ｔ０×２）前（ｔ２）の検出電流をＩ２、としたとき、
ΔＩ＝Ｉ１−｛（Ｉ０＋Ｉ２）×０．５｝
の値が正から負に変わる時刻をもとに変曲点を判定する処理を含み、可変パラメータはＴ０である。
【００７２】
まず、図１３（Ａ）に示すように、可動鉄心１１が移動した際、コイル電流（Ｉ）の時間依存性に変曲点が生じる。これは、グラフの図形的特徴として、上に凸から下に凸になる点として現れる。グラフが下に凸になる点とは、その点から左右に少し離れた２点を結ぶ直線より、その点が下側に位置する、ということである。すなわち、図１３（Ｂ）に示すように、変曲点は、
ΔＩ＝Ｉ１−｛（Ｉ０＋Ｉ２）×０．５｝
の値が負になる点である。実際には計算は測定済みの過去の電流値で行うため、少し遅れて変曲点を検出する。この変曲点が検出される時刻（ｔ０）は、図１３（Ａ）でのＩ０にあたり、変曲点が現れる時刻（ｔ１）よりもＴ０遅れる。ノイズの影響を下げるため、広いレンジ（Ｔ０）で２次微分していることに相当する。Ｔ０には最適値あり、Ｔ０が大きい方がノイズに強いが、デメリットとして終点検出にＴ０分の遅れが発生する。
【００７３】
この原理を利用して、終点検出するアルゴリズムを示したのが、図１２のフローチャートである。
【００７４】
まず、ＣＰＵ２１はパラメータ（Ｔ０、Ｔ３）の値を設定する（ステップＳ２１）。なお、図１２では、終点検出が不発する可能性も加味し、最大時間（Ｔ３）を設定している。初期に設定するパラメータのＴ０，Ｔ３は、可変パラメータとして扱われる。これらの値は、与えられたラッチングソレノイドの特性を事前に調査したうえで設定できる。上述したように、Ｔ０は値を大きくするとノイズ耐性が強まるが、その分、終点検出が遅れてしまう。そのため、最適な値に適宜設定する必要がある。
【００７５】
次に、ＣＰＵ２１は第一制御信号（ＣＳ１）をＨｉｇｈにして電流スイッチ３３をオンにし（ステップＳ２２）、時間（Ｔ）をメモリ等に記憶し（ステップＳ２３）、時間（Ｔ）の電流値（Ｉ（Ｔ））を測定し（ステップＳ２４）、電流値（Ｉ（Ｔ））をＳＲＡＭ２３に記憶する（ステップＳ２５）。
【００７６】
次に、ＣＰＵ２１は時間（Ｔ）が時間（Ｔ０×２）に達したかどうか（Ｔ≧Ｔ０×２）を判断し（ステップＳ２６）、ＮＯの場合はステップＳ２２３に戻り、ＹＥＳの場合はステップＳ２７に移り、時間（Ｔ）が最大時間（Ｔ３）に達していないかどうか（Ｔ≦Ｔ３）を判断し（ステップＳ２７）、ＮＯの場合はステップＳ３１に移り、ＹＥＳの場合はステップＳ２８に移る。
【００７７】
ステップＳ２８では、ＣＰＵ２１は
ΔＩ＝Ｉ（Ｔ−Ｔ０）−｛Ｉ（Ｔ−Ｔ０×２）＋Ｉ（Ｔ）｝×０．５
の値を計算する。
【００７８】
次に、ＣＰＵ２１はＳＲＡＭ２３に記憶したＩ（Ｔ０−Ｔ０×２）の値を破棄する（ステップＳ２９）。
次に、ＣＰＵ２１は時間（Ｔ）においてΔＩが負になったかどうか（ΔＩ＜０）を判断し（ステップＳ３０）、ＮＯの場合はステップＳ２３に戻り、ＹＥＳの場合はステップＳ３１に移り、第一制御信号（ＣＳ１）をＬｏｗにして電流スイッチ３３をオフにする。
【００７９】
本変形例のアルゴリズムは、実施例に比較すると複数の電流値をＳＲＡＭ２３上に記憶する必要があり、記憶領域の確保は必要である。この様子について図１４を用いて説明する。図１４は第一変形例のアルゴリズムを模式的に示す図である。
【００８０】
ＣＰＵ２１はｔ＝０からｔ＝Ｔ３まで所定期間（Ｔ１）ごとに測定した電流値（Ｉ）をＳＲＡＭ２３に順次格納する。ここで、Ｔ０／Ｔ１は整数である。よって、最大でＴ３／Ｔ１（自然数）個の電流値（Ｉ）がＳＲＡＭ２３に格納されることになる。
【００８１】
本変形例のアルゴリズムでは、図１４に示すように、ｔ２時刻に測定してＳＲＡＭ２３に格納された電流値（Ｉ２）とｔ０時刻に測定してＳＲＡＭ２３に格納された電流値（Ｉ０）とを加算し、その加算値に−０．５を乗算し、その乗算値にｔ１時刻に測定してＳＲＡＭ２３に格納された電流値（Ｉ１）を加算してΔＩを算出する。算出したΔＩの正負に基づいて終点検出し、電流スイッチ３３のオンの継続またはオフへの切替を行う。演算が終了したｔ２時刻の電流値（Ｉ２）はＳＲＡＭ２３から破棄し、新しい電流値をＳＲＡＭ２３に入力する。その際、ＳＲＡＭ２３内の電流値は順次移動する。すなわち、図１４のＳＲＡＭ２３はＦＩＦＯを構成する。図１４の例ではＴ０／Ｔ１＝４で、データ領域には８個の電流値のみが格納される。
【００８２】
よって、ΔＩの演算に不要になったデータ領域を解放することによって、最小限のメモリ領域で演算をすることが可能である。
【００８３】
次に、本アルゴリズムのノイズ耐性について図１５、１６を用いて説明する。図１５はノイズが小さい場合のコイル電流の特性を示す図であり、図１５（Ａ）はコイルの電流の時間変化を示す図であり、図１５（Ｂ）はΔＩの時間変化を示す図である。図１６はノイズが大きい場合のコイルの電流の特性を示す図であり、図１６（Ａ）はコイルの電流の時間変化を示す図であり、図１６（Ｂ）はΔＩの時間変化を示す図である。
【００８４】
図１５（Ａ）、図１６（Ａ）に示すように、見た目には変曲点が見えにくくなった場合でも、適切なＴ０を設定すれば、図１５（Ｂ）、図１６（Ｂ）に示すように、ΔＩが負になることを判定することが可能であり、終点検出を適切に行うことができる。なお、本変形例では初期に設定する可変パラメータの数が実施例よりも少ない。
【００８５】
（第二変形例）
第二変形例のラッチングソレノイド形の電磁弁の制御システムについて図１７〜１９を用いて説明する。図１７は第二変形例のラッチングソレノイド形の電磁弁の制御システムの構成を示す図である。図１８は図１７の制御システムの動作を示すタイミング図である。図１９は図１７の制御システムの動作を示すタイミング図である。
【００８６】
第二変形例のラッチングソレノイド形の電磁弁の制御システム１Ｃはマイクロコントローラ２０Ｃが実施例のマイクロコントローラ２０と異なるのみで、他の構成・動作は実施例と同様である。
【００８７】
マイクロコントローラ２０ＣはＣＰＵ２１とＳＲＡＭ２３を形成する領域２９の基板の電位を制御する基板バイアス制御回路（ＳＢＣ）２８を備える。領域２９の基板の電位は変更可能に構成されている。マイクロコントローラ２０Ｃのその他の構成は実施例と同様である。
【００８８】
次に、制御システム１Ｃの動作のうち可動鉄心１１が永久磁石１３から離れる場合について説明する。
【００８９】
図１８に示すように、マイクロコントローラ２０Ｃは、待ち受け状態では、クロックが停止すると共に、基板バイアス制御回路（ＳＢＣ）２８によって第三制御信号（ＣＳ３）がアサートされ、ＣＰＵ２１およびＳＲＡＭ２３が形成される領域２９の基板であるＮ型ウェル（ＮＷ）およびＰ型ウェル（ＰＷ）に通常動作モードと異なる電位である基板バイアスが供給される（基板バイアスがオンされる）。それによって、マイクロコントローラ２０Ｃは、実施例の第一低消費電力モード（ＬＰＭ１）と同様にクロックが停止すると共にリーク電流が小さくなる第二低消費電力モード（ＬＰＭ２）になっている。この状態で、マイクロコントローラ２０Ｃは、端子２７ｄに入力される割込み信号（ＩＮＴ）がアサートされると、それをトリガにクロックの動作を開始する。
【００９０】
まず、基板バイアス制御回路２８は、第三制御信号（ＣＳ３）をネゲートし、ＣＰＵ２１およびＳＲＡＭ２３が形成される領域２９の基板のＮ型ウェル（ＮＷ）およびＰ型ウェル（ＰＷ）に通常動作モード時の電位を供給する（基板バイアスがオフされる）。これにより、マイクロコントローラ２０Ｃが高速な処理を行える通常動作モードになり、ＣＰＵ２１が動作を開始する。その後のＣＰＵ２１は実施例または第一変形例と同様に終点検出を行う。
【００９１】
ＣＰＵ２１は終点検出をすると終点検出信号（ＥＰＤ）を生成した後、第一制御信号（ＣＳ１）をＬｏｗにして電流スイッチ３３をオフにする。これによって、コイル１２と直流電源３１が分離され、直流電源３１からの電流消費が停止される。その後、基板バイアス制御回路２８は第三制御信号（ＣＳ３）をアサートして基板バイアスをオンし、マイクロコントローラ２０Ｃを低消費電力モード（ＬＰＭ２）にする。これによってマイクロコントローラ２０Ｃのリーク電流が低減される。
【００９２】
次に、制御システム１Ｃの動作のうち可動鉄心１１が永久磁石１３に吸着される場合について説明する。
【００９３】
図１９に示すように、マイクロコントローラ２０Ｃは、待ち受け状態では、クロックが停止すると共に、基板バイアス制御回路（ＳＢＣ）２８によって第三制御信号（ＣＳ３）がアサートされ、ＣＰＵ２１およびＳＲＡＭ２３が形成される領域２９の基板であるＮ型ウェル（ＮＷ）およびＰ型ウェル（ＰＷ）に通常動作モード時の電位と異なる電位である基板バイアスが供給される（基板バイアスがオンされる）。それによって、マイクロコントローラ２０Ｃは、リーク電流が小さくなる第二低消費電力モード（ＬＰＭ２）になっている。この状態で、マイクロコントローラ２０Ｃは、端子２７ｄに入力される割込み信号（ＩＮＴ）がアサートされると、それをトリガにクロックの動作を開始する。
【００９４】
まず、基板バイアス制御回路２８は、第三制御信号（ＣＳ３）をネゲートし、ＣＰＵ２１およびＳＲＡＭ２３が形成される領域２９の基板のＮ型ウェル（ＮＷ）およびＰ型ウェル（ＰＷ）に通常動作時の電位を供給する（基板バイアスがオフされる）。これにより、マイクロコントローラ２０Ｃが高速な処理を行える通常動作モードになり、ＣＰＵ２１が動作を開始する。その後のＣＰＵ２１は図１８と同様に終点検出を行う。
【００９５】
ＣＰＵ２１は終点検出をすると終点検出信号（ＥＰＤ）を生成した後、第一制御信号（ＣＳ１）をＬｏｗにして電流スイッチ３３をオフにする。これによって、コイル１２と直流電源３１が分離され、直流電源３１からの電流消費が停止される。その後、基板バイアス制御回路２８は第三制御信号（ＣＳ３）をアサートして基板バイアスをオンし、マイクロコントローラ２０Ｃを第二低消費電力モード（ＬＰＭ２）にする。これによってマイクロコントローラ２０Ｃのリーク電流が低減される。
【００９６】
次に、第二変形例のマイクロコントローラのデバイス構造の一例について図２０〜２２を用いて説明する。図２０はマイクロコントローラの断面図である。図２１はＳＯＴＢ構造のＮチャネル型ＭＯＳＦＥＴの断面図である。図２２はＳＯＴＢ構造のＣＭＯＳＦＥＴの断面図である。
【００９７】
マイクロコントローラ２０Ｃは、一つの半導体チップ（半導体基板）に薄型ＢＯＸ−ＳＯＩ構造とバルク（ＢＵＬＫ）構造とのハイブリッドＣＭＯＳ構造で構成されている。ＣＰＵ２１等の１Ｖ以下の低電圧動作のロジックおよびＳＲＡＭ２３は薄型ＢＯＸ−ＳＯＩ構造で形成され、３．３Ｖ等の高電圧駆動されるＩ／Ｏ回路用電界効果型トランジスタ、フラッシュメモリ等のアナログ素子はバルク構造で形成される。バルク構造ではシリコン等の基板内に電界効果型トランジスタのソース、ドレインおよびチャネル領域が形成される。
【００９８】
薄型ＢＯＸ（ＳＯＴＢ：Silicon on Thin Buried Oxide）は、完全空乏型Silicon on Insulator（ＦＤ−ＳＯＩ）と呼ばれる絶縁膜上に薄膜シリコンを積層する基板構造の１種である。ＦＤ−ＳＯＩは、リーク電流や電界効果型トランジスタの動作速度を遅らせる原因の１つとなる寄生容量を低減することができる技術である。また、ＢＯＸ（Buried Oxide）層と呼ばれる絶縁膜を薄型化することで、電界効果型トランジスタ間のしきい値電圧ばらつきを低減する基板バイアス制御が行え、電界効果型トランジスタの駆動電圧を低減することができる。ＳＯＴＢは、ＦＤ−ＳＯＩの中でもＢＯＸ層を１５ｎｍ程度まで薄化する技術で、より電界効果型トランジスタ特性のバラツキを低減できる技術である。さらにＢＯＸ層の薄化効果により、ＳＯＴＢを用いた電界効果型トランジスタと隣接して、ＳＯＴＢを用いずバルクシリコン上に直接、高電圧駆動が要求されるＩ／Ｏ回路用電界効果型トランジスタやフラッシュメモリなどの素子を形成して、混載することができる。
【００９９】
図２０に示すように、Ｐ型シリコン基板（Ｐｓｕｂ）１０１にディープＮ型ウェル（ＤＮＷ）１０２ｓ，１０２ｂを形成し、ＳＯＴＢ−ＳＯＩの素子とバルクの素子が電源分離されている。ディープＮ型ウェル１０２ａの中にＰ型ウェル（ＰＷ）１０３ｓおよびＮ型ウェル（ＮＷ）１０４ｓが形成され、それぞれＳＯＴＢ−ＳＯＩ構造のＮチャネル型ＭＯＳＦＥＴ（ＮＭＯＳ）１０５ｓ、Ｐチャネル型ＭＯＳＦＥＴ（ＰＭＯＳ）１０６ｓが形成される。ディープＮ型ウェル１０２ｂにＰ型ウェル１０３ｂおよびＮ型ウェル１０４ｂが形成され、それぞれバルク構造のＮチャネル型ＭＯＳＦＥＴ１０５ｂ、Ｐチャネル型ＭＯＳＦＥＴ１０６ｂが形成される。
【０１００】
図２１に示すように、例えば、Ｐ型ウェル１０３ｓの上に１０ｎｍ程度の薄いＢＯＸ層１１１が形成され、ＢＯＸ層１１１の上にエピでシリコン層（ＳＯＩ）が形成される。チャネル領域１１２は１０ｎｍ程度の非常にドープ濃度の薄いシリコン層で、ソース／ドレイン１１３はせり上がりのシリコン層で形成されている。チャネル領域１１２の上には高誘電材料を含む絶縁膜１１４が形成され、その上に、ポリシリコンゲート１１５およびサイドウォール１１６が形成されている。ポリシリコンゲート１１５およびソース／ドレイン１１３の上にはシリサイド１１６，１１７が形成されている。これにより、Ｎチャネル型ＭＯＳＦＥＴ１０５ｂが形成される。Ｐチャネル型ＭＯＳＦＥＴ１０６ｂはＮチャネル型ＭＯＳＦＥＴ１０５ｂと同様に形成される。なお、Ｎチャネル型ＭＯＳＦＥＴ１０５ｂとＰチャネル型ＭＯＳＦＥＴ１０６ｂとはＳＴＩ１１８で分離される。
【０１０１】
次に、基板バイアスの制御について図２２を用いて説明する。
【０１０２】
第二低消費電力モード（ＬＰＭ２）では、Ｐ型ウェル（ＰＷ）１０３ｓにＶＢＮの電位が供給され、Ｎ型ウェル（ＮＷ）１０４ｓにＶＢＰの電位が供給される。通常動作モードでは、Ｐ型ウェル（ＰＷ）１０３ｓにＶＳＳの電位が供給され、Ｎ型ウェル（ＮＷ）１０４ｓにＶＤＤの電位が供給される。基板バイアス制御回路（ＳＢＣ）２８からの第三制御信号（ＣＳ３）によってスイッチ１０７，１０８を切り換えてＰ型ウェル（ＰＷ）１０３ｓおよびＮ型ウェル（ＮＷ）１０４ｓに供給される電位を切り換える。ここで、ＶＢＮ＜ＶＳＳ、ＶＢＰ＞ＶＤＤであり、第二低消費電力モード（ＬＰＭ２）の場合の基板電位の絶対値は通常動作モードの場合よりも大きい。
【０１０３】
Ｎチャネル型ＭＯＳＦＥＴ（ＮＭＯＳ）１０５ｓのソースにＶｓ（＝ＶＳＳ）の電位が供給され、ドレインにＶｄ（＝ＶＳＳ〜ＶＤＤ）の電位が供給され、ゲートにＶｇ（＝ＶＳＳ〜ＶＤＤ）の電位が供給される。Ｐチャネル型ＭＯＳＦＥＴ（ＮＭＯＳ）１０６ｓのソースにＶｓ（＝ＶＤＤ）の電位が供給され、ドレインにＶｄ（＝ＶＳＳ〜ＶＤＤ）の電位が供給され、ゲートにＶｇ（＝ＶＳＳ〜ＶＤＤ）の電位が供給される。例えば、ＶＳＳ＝０Ｖ、ＶＢＮ＝−１．５Ｖ、ＶＤＤ＝０．７９Ｖ、ＶＢＰ＝２．２９Ｖである。
【０１０４】
マイクロコントローラ２０Ｃの第二低消費電力モード（ＬＰＭ２）の状態でのリーク電流は、５００ｎＡ以下である。
【０１０５】
実施例ではマイクロコントローラ２０Ａに第一低消費電力モード（ＬＰＭ１）を持っているので、その期間の電力を一定量削減することができる。しかし、マイクロコントローラ２０Ａにリーク電流を低減するための仕組み（基板バイアス制御等）がないため、ずっとリーク電流が流れ続ける。マイクロコントローラ２０Ａのリーク電流は、コイル１２の電流よりずっと小さいが、ラッチングソレノイド１５を動作させない期間の割合が非常に大きい場合は、無視できない消費電力となる。一方、第二変形例のマイクロコントローラ２０Ｃでは基板バイアス制御を行うことによってリーク電流を低減するため、待ち受け時でも消費電力が極めて小さく、自律型電源でも動作が可能である。すなわち、振動や光、熱、電磁波などの身の回りの小さなエネルギを“収穫”して活用する技術「エネルギ・ハーベスティング（エナジハーベスト）」による電源を用いることが可能である。
【０１０６】
以上、本発明者らによってなされた発明を実施形態、実施例および変形例に基づき具体的に説明したが、本発明は、上記実施形態、実施例および変形例に限定されるものではなく、種々変更可能であることはいうまでもない。
【０１０７】
例えば、第二変形例では基板バイアスを制御する構造としてＳＯＴＢを例に説明したが、これに限定されるものではなく、バルク構造で基板バイアスを制御するようにしてもよい。また、リーク電流を低減するために基板バイアスを制御する例を説明したが、これに限定されるものではなく、ＭＯＳトランジスタと電源および／またはグランドとの間にスイッチを設けるようにしてもよい。
【符号の説明】
【０１０８】
１１・・・可動鉄心
１２・・・コイル
１３・・・永久磁石
１５・・・ラッチングソレノイド
２０・・・マイクロコントローラ
２１・・・中央処理装置（ＣＰＵ）
２２・・・メモリ（ＲＯＭ）
２３・・・メモリ（ＳＲＡＭ）
２５・・・Ａ／Ｄ変換器（ＡＤＣ）
３０・・・電源回路
３１・・・直流電源
３２・・・抵抗
３３・・・電流スイッチ
【図１】
2020161535.tif 000003
【図２】
2020161535.tif 000004
【図３】
2020161535.tif 000005
【図４】
2020161535.tif 000006
【図５】
2020161535.tif 000007
【図６】
2020161535.tif 000008
【図７】
2020161535.tif 000009
【図８】
2020161535.tif 000010
【図９】
2020161535.tif 000011
【図１０Ａ】
2020161535.tif 000012
【図１０Ｂ】
2020161535.tif 000013
【図１１】
2020161535.tif 000014
【図１２】
2020161535.tif 000015
【図１３】
2020161535.tif 000016
【図１４】
2020161535.tif 000017
【図１５】
2020161535.tif 000018
【図１６】
2020161535.tif 000019
【図１７】
2020161535.tif 000020
【図１８】
2020161535.tif 000021
【図１９】
2020161535.tif 000022
【図２０】
2020161535.tif 000023
【図２１】
2020161535.tif 000024
【図２２】
2020161535.tif 000025