(57)【要約】【課題】書込み電流の増加を抑制しつつ、リテンションを向上させる。【解決手段】一実施形態の磁気記憶装置は、非磁性体と、上記非磁性体上に設けられた積層体と、を含む磁気抵抗効果素子を備える。上記積層体は、上記非磁性体上に設けられた第１強磁性体と、上記第１強磁性体と交換結合した反強磁性体と、上記第１強磁性体と上記反強磁性体との間に設けられた第２強磁性体と、を含む。【選択図】図４
2020043134.tif 000002
【特許請求の範囲】
【請求項１】
非磁性体と、前記非磁性体上に設けられた積層体と、を含む磁気抵抗効果素子を備え、
前記積層体は、
前記非磁性体上に設けられた第１強磁性体と、
前記第１強磁性体と交換結合した反強磁性体と、
前記第１強磁性体と前記反強磁性体との間に設けられた第２強磁性体と、
を含む、
磁気記憶装置。
【請求項２】
前記第２強磁性体は、軟磁性を有する、
請求項１記載の磁気記憶装置。
【請求項３】
前記第２強磁性体は、アモルファスな構造を有する、
請求項２記載の磁気記憶装置。
【請求項４】
前記第２強磁性体は、硬磁性を有する、
請求項１記載の磁気記憶装置。
【請求項５】
前記第２強磁性体は、前記第１強磁性体と略同一の結晶構造を有する、
請求項４記載の磁気記憶装置。
【請求項６】
前記第２強磁性体は、コバルト（Ｃｏ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、及びマンガン（Ｍｎ）から選択される少なくとも１つの元素を含む、
請求項１記載の磁気記憶装置。
【請求項７】
前記第２強磁性体は、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、シリコン（Ｓｉ）、及びガドリニウム（Ｇｄ）から選択される少なくとも１つの元素を更に含む、
請求項６記載の磁気記憶装置。
【請求項８】
前記第２強磁性体は、コバルトチタン（ＣｏＴｉ）、コバルトハフニウム（ＣｏＨｆ）、コバルトジルコニウム（ＣｏＺｒ）、ニッケルニオブ（ＮｉＮｂ）、ニッケルジルコニウム（ＮｉＺｒ）、ニッケルタンタル（ＮｉＴａ）、ニッケルチタン（ＮｉＴｉ）、ニッケルハフニウム（ＮｉＨｆ）、マンガンシリコン（ＭｎＳｉ）、及びマンガンガドリニウム（ＭｎＧｄ）から選択される少なくとも１つの合金を含む、
請求項７記載の磁気記憶装置。
【請求項９】
前記第２強磁性体は、ボロン（Ｂ）を更に含む、請求項６記載の磁気記憶装置。
【請求項１０】
前記第２強磁性体は、０．１ナノメートル以上０．３ナノメートル以下の膜厚を有する、
請求項１記載の磁気記憶装置。
【請求項１１】
前記反強磁性体は、ニッケルマンガン（ＮｉＭｎ）、又はパラジウムマンガン（ＰｄＭｎ）を含む、
請求項１記載の磁気記憶装置。
【請求項１２】
前記反強磁性体は、前記第１強磁性体と異なる結晶構造を有する、
請求項１記載の磁気記憶装置。
【請求項１３】
前記第１強磁性体は、前記非磁性体と略同一の結晶構造を有する、
請求項１２記載の磁気記憶装置。
【請求項１４】
前記磁気抵抗効果素子は、前記非磁性体上において前記第１強磁性体の反対側に設けられた第３強磁性体を更に含み、
前記第１強磁性体、前記非磁性体、及び前記第３強磁性体は、磁気トンネル接合を構成する、
請求項１記載の磁気記憶装置。
【請求項１５】
前記第３強磁性体の磁化は、前記積層体の磁化よりも大きい、
請求項１４記載の磁気記憶装置。
【請求項１６】
前記磁気抵抗効果素子と、前記磁気抵抗効果素子に接続されたセレクタと、を含むメモリセルを備えた、
請求項１記載の磁気記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、磁気記憶装置に関する。
【背景技術】
【０００２】
磁気抵抗効果素子を記憶素子として用いた磁気記憶装置（ＭＲＡＭ：Magnetoresistive Random Access Memory）が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第９３０５５７６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
書込み電流の増加を抑制しつつ、リテンションを向上させる。
【課題を解決するための手段】
【０００５】
実施形態の磁気記憶装置は、非磁性体と、上記非磁性体上に設けられた積層体と、を含む磁気抵抗効果素子を備える。上記積層体は、上記非磁性体上に設けられた第１強磁性体と、上記第１強磁性体と交換結合した反強磁性体と、上記第１強磁性体と上記反強磁性体との間に設けられた第２強磁性体と、を含む。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係る磁気記憶装置の構成を説明するためのブロック図。
【図２】第１実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための回路図。
【図３】第１実施形態に係る磁気記憶装置のメモリセルアレイの構成を説明するための断面図。
【図４】第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図。
【図５】第１実施形態に係る磁気記憶装置の磁気抵抗効果素子のうちの記憶層の磁気特性を説明するためのダイアグラム。
【図６】第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法を説明するための模式図。
【図７】第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法を説明するための模式図。
【図８】第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法を説明するための模式図。
【図９】第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法を説明するための模式図。
【図１０】第２実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図。
【図１１】第２実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法を説明するための模式図。
【図１２】第２実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法を説明するための模式図。
【図１３】第１変形例に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図。
【図１４】第２変形例に係る磁気記憶装置のメモリセルアレイの構成を説明するための回路図。
【図１５】第２変形例に係る磁気記憶装置のメモリセルの構成を説明するための断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、共通する参照符号を有する複数の構成要素を区別する場合、当該共通する参照符号に添え字を付して区別する。なお、複数の構成要素について特に区別を要さない場合、当該複数の構成要素には、共通する参照符号のみが付され、添え字は付さない。ここで、添え字は、下付き文字や上付き文字に限らず、例えば、参照符号の末尾に添加される小文字のアルファベット、及び配列を意味するインデックス等を含む。
【０００８】
１．第１実施形態
第１実施形態に係る磁気記憶装置について説明する。第１実施形態に係る磁気記憶装置は、例えば、磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）によって磁気抵抗効果（Magnetoresistive effect）を有する素子（ＭＴＪ素子、又はmagnetoresistive effect elementとも言う。）を記憶素子として用いた、垂直磁化方式による磁気記憶装置である。
【０００９】
１．１  構成について
まず、第１実施形態に係る磁気記憶装置の構成について説明する。
【００１０】
１．１．１  磁気記憶装置の構成について
図１は、第１実施形態に係る磁気記憶装置の構成を示すブロック図である。図１に示すように、磁気記憶装置１は、メモリセルアレイ１０、ロウ選択回路１１、カラム選択回路１２、デコード回路１３、書込み回路１４、読出し回路１５、電圧生成回路１６、入出力回路１７、及び制御回路１８を備えている。
【００１１】
メモリセルアレイ１０は、各々が行（row）、及び列（column）の組に対応付けられた複数のメモリセルＭＣを備えている。具体的には、同一行にあるメモリセルＭＣは、同一のワード線ＷＬに接続され、同一列にあるメモリセルＭＣは、同一のビット線ＢＬに接続される。
【００１２】
ロウ選択回路１１は、ワード線ＷＬを介してメモリセルアレイ１０と接続される。ロウ選択回路１１には、デコード回路１３からのアドレスＡＤＤのデコード結果（ロウアドレス）が供給される。ロウ選択回路１１は、アドレスＡＤＤのデコード結果に基づいた行に対応するワード線ＷＬを選択状態に設定する。以下において、選択状態に設定されたワード線ＷＬは、選択ワード線ＷＬと言う。また、選択ワード線ＷＬ以外のワード線ＷＬは、非選択ワード線ＷＬと言う。
【００１３】
カラム選択回路１２は、ビット線ＢＬを介してメモリセルアレイ１０と接続される。カラム選択回路１２には、デコード回路１３からのアドレスＡＤＤのデコード結果（カラムアドレス）が供給される。カラム選択回路１２は、アドレスＡＤＤのデコード結果に基づいた列を選択状態に設定する。以下において、選択状態に設定されたビット線ＢＬは、選択ビット線ＢＬと言う。また、選択ビット線ＢＬ以外のビット線ＢＬは、非選択ビット線ＢＬと言う。
【００１４】
デコード回路１３は、入出力回路１７からのアドレスＡＤＤをデコードする。デコード回路１３は、アドレスＡＤＤのデコード結果を、ロウ選択回路１１、及びカラム選択回路１２に供給する。アドレスＡＤＤは、選択されるカラムアドレス、及びロウアドレスを含む。
【００１５】
書込み回路１４は、メモリセルＭＣへのデータの書込みを行う。書込み回路１４は、例えば、書込みドライバ（図示せず）を含む。
【００１６】
読出し回路１５は、メモリセルＭＣからのデータの読出しを行う。読出し回路１５は、例えば、センスアンプ（図示せず）を含む。
【００１７】
電圧生成回路１６は、磁気記憶装置１の外部（図示せず）から提供された電源電圧を用いて、メモリセルアレイ１０の各種の動作のための電圧を生成する。例えば、電圧生成回路１６は、書込み動作の際に必要な種々の電圧を生成し、書込み回路１４に出力する。また、例えば、電圧生成回路１６は、読出し動作の際に必要な種々の電圧を生成し、読出し回路１５に出力する。
【００１８】
入出力回路１７は、磁気記憶装置１の外部からのアドレスＡＤＤを、デコード回路１３に転送する。入出力回路１７は、磁気記憶装置１の外部からのコマンドＣＭＤを、制御回路１８に転送する。入出力回路１７は、種々の制御信号ＣＮＴを、磁気記憶装置１の外部と、制御回路１８と、の間で送受信する。入出力回路１７は、磁気記憶装置１の外部からのデータＤＡＴを書込み回路１４に転送し、読出し回路１５から転送されたデータＤＡＴを磁気記憶装置１の外部に出力する。
【００１９】
制御回路１８は、制御信号ＣＮＴ及びコマンドＣＭＤに基づいて、磁気記憶装置１内のロウ選択回路１１、カラム選択回路１２、デコード回路１３、書込み回路１４、読出し回路１５、電圧生成回路１６、及び入出力回路１７の動作を制御する。
【００２０】
１．１．２  メモリセルアレイの構成について
次に、第１実施形態に係る磁気記憶装置のメモリセルアレイの構成について図２を用いて説明する。図２は、第１実施形態に係る磁気記憶装置のメモリセルアレイの構成を示す回路図である。図２では、ワード線ＷＬが２つの小文字のアルファベット（“ｕ”及び“ｄ”）と、インデックス（“＜＞”）と、を含む添え字によって分類されて示されている。
【００２１】
図２に示すように、メモリセルＭＣ（ＭＣｕ及びＭＣｄ）は、メモリセルアレイ１０内でマトリクス状に配置され、複数のビット線ＢＬ（ＢＬ＜０＞、ＢＬ＜１＞、…、ＢＬ＜Ｎ＞））のうちの１本と、複数のワード線ＷＬｄ（ＷＬｄ＜０＞、ＷＬｄ＜１＞、…、ＷＬｄ＜Ｍ＞）及びＷＬｕ（ＷＬｕ＜０＞、ＷＬｕ＜１＞、…、ＷＬｕ＜Ｍ＞）のうちの１本と、の組に対応付けられる（Ｍ及びＮは、任意の整数）。すなわち、メモリセルＭＣｄ＜ｉ、ｊ＞（０≦ｉ≦Ｍ、０≦ｊ≦Ｎ）は、ワード線ＷＬｄ＜ｉ＞とビット線ＢＬ＜ｊ＞との間に接続され、メモリセルＭＣｕ＜ｉ、ｊ＞は、ワード線ＷＬｕ＜ｉ＞とビット線ＢＬ＜ｊ＞との間に接続される。
【００２２】
なお、添え字の“ｄ”及び“ｕ”はそれぞれ、例えば、ビット線ＢＬに対して下方に設けられたもの、及び上方に設けられたもの、を便宜的に識別するものである。メモリセルアレイ１０の立体的な構造の例については、後述する。
【００２３】
メモリセルＭＣｄ＜ｉ、ｊ＞は、直列に接続されたセレクタＳＥＬｄ＜ｉ、ｊ＞及び磁気抵抗効果素子ＭＴＪｄ＜ｉ、ｊ＞を含む。メモリセルＭＣｕ＜ｉ、ｊ＞は、直列に接続されたセレクタＳＥＬｕ＜ｉ、ｊ＞及び磁気抵抗効果素子ＭＴＪｕ＜ｉ、ｊ＞を含む。
【００２４】
セレクタＳＥＬは、対応する磁気抵抗効果素子ＭＴＪへのデータ書込み及び読出し時において、磁気抵抗効果素子ＭＴＪへの電流の供給を制御するスイッチとしての機能を有する。より具体的には、例えば、或るメモリセルＭＣ内のセレクタＳＥＬは、当該メモリセルＭＣに印加される電圧が閾値電圧Ｖｔｈを下回る場合、抵抗値の大きい絶縁体として電流を遮断し（オフ状態となり）、閾値電圧Ｖｔｈを上回る場合、抵抗値の小さい導電体として電流を流す（オン状態となる）。すなわち、セレクタＳＥＬは、流れる電流の方向に依らず、メモリセルＭＣに印加される電圧の大きさに応じて、電流を流すか遮断するかを切替え可能な機能を有する。
【００２５】
セレクタＳＥＬは、例えば２端子間スイッチ素子であってもよい。２端子間に印加する電圧が閾値以下の場合、そのスイッチ素子は”高抵抗”状態、例えば電気的に非導通状態である。２端子間に印加する電圧が閾値以上の場合、スイッチ素子は”低抵抗”状態、例えば電気的に導通状態に変わる。スイッチ素子は、電圧がどちらの極性でもこの機能を有していてもよい。例えば、このスイッチ素子には、Ｔｅ（テルル）、Ｓｅ（セレン）及びＳ（硫黄）からなる群より選択された少なくとも１種以上のカルコゲン元素を含んでもよい。または、上記カルコゲン元素を含む化合物であるカルコゲナイドを含んでいてもよい。このスイッチ素子は他にも、Ｂ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｃ（炭素）、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）、Ｓｎ（スズ）、Ａｓ（ヒ素）、Ｐ（リン）、及びＳｂ（アンチモン）からなる群より選択された少なくとも１種以上の元素を含んでもよい。
【００２６】
磁気抵抗効果素子ＭＴＪは、セレクタＳＥＬによって供給を制御された電流により、抵抗値を低抵抗状態と高抵抗状態とに切替わることができる。磁気抵抗効果素子ＭＴＪは、その抵抗状態の変化によってデータを書込み可能であり、書込まれたデータを不揮発に保持し、読出し可能である記憶素子として機能する。
【００２７】
次に、メモリセルアレイ１０の断面構造について図３を用いて説明する。図３は、第１実施形態に係る磁気記憶装置のメモリセルアレイについての、ワード線に沿う断面構造の一例を示している。
【００２８】
図３に示すように、磁気記憶装置１は、半導体基板２０上に設けられている。以下の説明では、半導体基板２０の表面と平行な面をＸＹ平面とし、ＸＹ平面に垂直な方向をＺ方向とする。また、ワード線ＷＬに沿う方向をＸ方向とし、ビット線ＢＬに沿う方向をＹ方向とする。
【００２９】
半導体基板２０の上面上には、例えば、ワード線ＷＬｄとして機能する複数の導電体２１が設けられる。複数の導電体２１は、例えば、Ｙ方向に沿って並んで設けられ、各々がＸ方向に沿って延びる。図３では、複数の導電体２１のうちの１つが示されている。１つの導電体２１の上面上には、磁気抵抗効果素子ＭＴＪｄとして機能する複数の素子２２が、例えばＸ方向に沿って並んで設けられる。すなわち、１つの導電体２１には、Ｘ方向に沿って並ぶ複数の素子２２が共通して接続される。複数の素子２２の各々の上面上には、セレクタＳＥＬｄとして機能する素子２３が設けられる。複数の素子２３の各々の上面上には、ビット線ＢＬとして機能する導電体２４が設けられる。複数の導電体２４は、例えば、Ｘ方向に沿って並んで設けられ、各々がＹ方向に沿って延びる。すなわち、１つの導電体２４には、Ｙ方向に沿って並ぶ複数の素子２３が共通して接続される。
【００３０】
複数の導電体２４の各々の上面上には、磁気抵抗効果素子ＭＴＪｕとして機能する複数の素子２５が設けられる。すなわち、１つの導電体２４には、Ｙ方向に沿って並ぶ複数の素子２５が共通して接続される。素子２５は、例えば、素子２２と同等の機能構成を有する。複数の素子２５の各々の上面上には、セレクタＳＥＬｕとして機能する素子２６が設けられる。素子２６は、例えば、素子２３と同等の機能構成を有する。Ｘ方向に沿って並ぶ複数の素子２６の各々の上面上には、ワード線ＷＬｕとして機能する１本の導電体２７が共通して接続される。そしてこのような導電体２７がＹ方向に沿って複数本並んで設けられる。複数の導電体２７の各々は、例えば、Ｘ方向に沿って延びる。
【００３１】
以上のように構成されることにより、メモリセルアレイ１０は、１本のビット線ＢＬに対して、２本のワード線ＷＬｄ及びＷＬｕの組が対応する構造となる。そして、メモリセルアレイ１０は、ワード線ＷＬｄとビット線ＢＬとの間にメモリセルＭＣｄが設けられ、ビット線ＢＬとワード線ＷＬｕとの間にメモリセルＭＣｕが設けられる積層型のクロスポイント構造を有する。図３において示された積層型のクロスポイント構造においては、メモリセルＭＣｄが下層に対応付けられ、メモリセルＭＣｕが上層に対応付けられる。すなわち、１つのビット線ＢＬに共通に接続される２つのメモリセルＭＣのうち、ビット線ＢＬの上層に設けられるメモリセルＭＣは添え字“ｕ”が付されたメモリセルＭＣｕに対応し、下層に設けられるメモリセルＭＣは添え字“ｄ”が付されたメモリセルＭＣｄに対応する。
【００３２】
なお、図３の例では、導電体２１、素子２２及び２３、導電体２４、素子２５及び２６、並びに導電体２７は、互いに接するように示されているが、これに限らず、各要素間には、その他の要素が介在して設けられていてもよい。
【００３３】
１．１．３  磁気抵抗効果素子の構成について
次に、第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成について図４を用いて説明する。図４は、第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を示す断面図である。図４では、例えば、図３に示された磁気抵抗効果素子ＭＴＪ（すなわち、素子２２又は２５）をＺ方向に垂直な平面（例えば、ＸＺ平面）に沿って切った断面の一例が示される。
【００３４】
図４に示すように、素子２２及び２５の各々は、記憶層ＳＬ（Storage layer）として機能する積層体３１、トンネルバリア層ＴＢ（Tunnel barrier layer）として機能する非磁性体３２、参照層ＲＬ（Reference layer）として機能する強磁性体３３、スペーサ層ＳＰ（Spacer layer）として機能する非磁性体３４、及びシフトキャンセル層ＳＣＬ（Shift cancelling layer）として機能する強磁性体３５を含む。
【００３５】
素子２２は、例えば、ワード線ＷＬｄ側からビット線ＢＬ側に向けて（Ｚ軸方向に）、強磁性体３５、非磁性体３４、強磁性体３３、非磁性体３２、及び積層体３１の順に、複数の材料が積層される。素子２５は、例えば、ビット線ＢＬ側からワード線ＷＬｕ側に向けて（Ｚ軸方向に）、強磁性体３５、非磁性体３４、強磁性体３３、非磁性体３２、及び積層体３１の順に、複数の材料が積層される。素子２２及び２５は、例えば、素子２２及び２５を構成する磁性体の磁化方向がそれぞれ膜面に対して垂直方向を向く、垂直磁化型のＭＴＪ素子として機能する。
【００３６】
積層体３１は、界面記憶層ＳＬ１として機能する強磁性体３１ａ、機能層（ＦＬ：Function layer）として機能する軟磁性体３１ｂ、及び界面記憶層ＳＬ１と交換結合する層ＳＬ２として機能する反強磁性体３１ｃを含む。積層体３１は、例えば、非磁性体３２上に、強磁性体３１ａ、軟磁性体３１ｂ、及び反強磁性体３１ｃの順に積層される。
【００３７】
強磁性体３１ａは、強磁性を有し、膜面に垂直な方向に磁化容易軸方向を有する。強磁性体３１ａは、ビット線ＢＬ側、ワード線ＷＬ側のいずれかの方向に向かう磁化方向を有する。強磁性体３１ａは、例えば、コバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含み、体心立方（ｂｃｃ：Body ‐ centered cubic）系の結晶構造を有し得る。
【００３８】
軟磁性体３１ｂは、軟磁性を有し、強磁性体３１ａと磁気的に結合することによって強磁性体３１ａと同一の方向に向かう磁化方向を有する。軟磁性体３１ｂは、強磁性を有するために、コバルト（Ｃｏ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、及びマンガン（Ｍｎ）から選択される少なくとも１つの元素を含む。また、軟磁性体３１ｂは、アモルファス状態になりやすくするために、コバルト（Ｃｏ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、及びマンガン（Ｍｎ）から選択される少なくとも１つの元素と、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、シリコン（Ｓｉ）、及びガドリニウム（Ｇｄ）から選択される少なくとも１つの元素と、を含み得る。より具体的には、軟磁性体３１ｂは、例えば、コバルトチタン（ＣｏＴｉ）、コバルトハフニウム（ＣｏＨｆ）、コバルトジルコニウム（ＣｏＺｒ）、ニッケルニオブ（ＮｉＮｂ）、ニッケルジルコニウム（ＮｉＺｒ）、ニッケルタンタル（ＮｉＴａ）、ニッケルチタン（ＮｉＴｉ）、ニッケルハフニウム（ＮｉＨｆ）、マンガンシリコン（ＭｎＳｉ）、及びマンガンガドリニウム（ＭｎＧｄ）から選択される少なくとも１つの合金を含み得る。また、軟磁性体３１ｂは、不純物として、ボロン（Ｂ）を含み得る。軟磁性体３１ｂは、例えば、アモルファス構造を有し、互いに異なる結晶構造を有する強磁性体３１ａ、及び反強磁性体３１ｃを結晶的に分断しつつ接合する機能を有する。また、軟磁性体３１ｂは、例えば、自身が有する磁性によって、強磁性体３１ａと、反強磁性体３１ｃとの間の交換結合を維持する機能を有する。軟磁性体３１ｂは、上述の交換結合を維持するため、薄膜であることが望ましく、例えば、０．１ナノメートル以上０．３ナノメートル以下の膜厚を有する。
【００３９】
反強磁性体３１ｃは、反強磁性を有し、軟磁性体３１ｂを介して強磁性体３１ａと交換結合する。上述の通り、反強磁性体３１ｃは、反強磁性体３１ｃ単体としては磁化を有さないが、強磁性体３１ａとの間の交換結合によって、積層体３１全体としての磁化体積を増加させる機能を有する。このため、反強磁性体３１ｃとの交換結合が無い状態よりも、反強磁性体３１ｃとの交換結合がある状態の方が、強磁性体３１ａの磁化方向は、熱や外部磁場等の外的擾乱に対して変化しにくくなる。
【００４０】
なお、反強磁性体３１ｃは、高温環境下（例えば、３００℃以上４００℃以下）に曝された場合でも、反強磁性を喪失しないことが望ましい。すなわち、反強磁性体３１ｃは、例えば、少なくとも６００Ｋ以上のネール温度を有する材料から選択されることが望ましい。また、反強磁性体３１ｃは、書込み時に強磁性体３１ａに注入されるスピントルクの向きを散乱させにくい材料が選択されることが望ましい。このため、反強磁性体３１ｃは、例えば、ギルバートダンピング定数（Gilbert damping constant）が小さい材料、すなわち、周期律表における原子番号が比較的小さい材料が選択されることが望ましい。上述の要求を満たす材料として、例えば、反強磁性体３１ｃは、ニッケルマンガン（ＮｉＭｎ）、又はパラジウムマンガン（ＰｄＭｎ）を含み得る。この場合、反強磁性体３１ｃは、強磁性体３１ａとは異なる結晶構造である面心正方（ｆｃｔ：Face ‐ centered tetragonal）系の結晶構造を有し得る。
【００４１】
非磁性体３２は、非磁性の絶縁膜であり、例えば酸化マグネシウム（ＭｇＯ）を含む。非磁性体３２は、強磁性体３１ａと強磁性体３３との間に設けられて、これら２つの強磁性体の間に磁気トンネル接合を構成する。
【００４２】
強磁性体３３は、強磁性を有し、膜面に垂直な方向に磁化容易軸方向を有する。強磁性体３３は、ビット線ＢＬ側、ワード線ＷＬ側のいずれかの方向に向かう磁化方向を有する。強磁性体３３は、例えば、コバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含む。強磁性体３３の磁化方向は、固定されており、図４の例では、強磁性体３５の方向を向いている。なお、「磁化方向が固定されている」とは、反強磁性体３１ｃと交換結合した強磁性体３１ａの磁化方向を反転させ得る大きさの電流（スピントルク）によって、磁化方向が変化しないことを意味する。
【００４３】
なお、図４では図示を省略しているが、強磁性体３３は、複数の層からなる積層体であってもよい。具体的には例えば、強磁性体３３を構成する積層体は、上述のコバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含む層の、強磁性体３５側の面上に、非磁性の導電体を介して、更なる強磁性体が積層される構造であってもよい。強磁性体３３を構成する積層体内の非磁性の導電体は、例えば、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、及びチタン（Ｔｉ）から選択される少なくとも１つの金属を含み得る。強磁性体３３を構成する積層体内の更なる強磁性体は、例えば、コバルト（Ｃｏ）と白金（Ｐｔ）との多層膜（Ｃｏ／Ｐｔ多層膜）、コバルト（Ｃｏ）とニッケル（Ｎｉ）との多層膜（Ｃｏ／Ｎｉ多層膜）、及びコバルト（Ｃｏ）とパラジウム（Ｐｄ）との多層膜（Ｃｏ／Ｐｄ多層膜）から選択される少なくとも１つの人工格子を含み得る。
【００４４】
非磁性体３４は、非磁性の導電膜であり、例えばルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、バナジウム（Ｖ）、及びクロム（Ｃｒ）から選択される少なくとも１つの元素を含む。
【００４５】
強磁性体３５は、強磁性を有し、膜面に垂直な方向に磁化容易軸方向を有する。強磁性体３５は、例えばコバルト白金（ＣｏＰｔ）、コバルトニッケル（ＣｏＮｉ）、及びコバルトパラジウム（ＣｏＰｄ）から選択される少なくとも１つの合金を含む。強磁性体３５は、強磁性体３３と同様、複数の層からなる積層体であってもよい。その場合、強磁性体３５は、例えば、コバルト（Ｃｏ）と白金（Ｐｔ）との多層膜（Ｃｏ／Ｐｔ多層膜）、コバルト（Ｃｏ）とニッケル（Ｎｉ）との多層膜（Ｃｏ／Ｎｉ多層膜）、及びコバルト（Ｃｏ）とパラジウム（Ｐｄ）との多層膜（Ｃｏ／Ｐｄ多層膜）から選択される少なくとも１つの人工格子を含み得る。
【００４６】
強磁性体３５は、ビット線ＢＬ側、ワード線ＷＬ側のいずれかの方向に向かう磁化方向を有する。強磁性体３５の磁化方向は、固定されており、図４の例では、強磁性体３３の方向を向いている。なお、「磁化方向が固定されている」とは、反強磁性体３１ｃと交換結合した強磁性体３１ａの磁化方向を反転させ得る大きさの電流（スピントルク）によって、磁化方向が変化しないことを意味する。
【００４７】
強磁性体３３及び３５は、非磁性体３４によって反強磁性的に結合される。すなわち、強磁性体３３及び３５は、互いに反平行な磁化方向を有するように結合される。このため、図４の例では、強磁性体３３の磁化方向は、強磁性体３５の方向を向いている。このような強磁性体３３、非磁性体３４、及び強磁性体３５の結合構造を、ＳＡＦ（Synthetic Anti-Ferromagnetic）構造という。これにより、強磁性体３５は、強磁性体３３の漏れ磁場が強磁性体３１ａの磁化方向に与える影響を相殺することができる。このため、強磁性体３１ａは、強磁性体３３の漏れ磁場等に起因する外的要因によって、磁化の反転し易さに非対称性が発生すること（すなわち、磁化の方向の反転する際の反転し易さが、一方から他方に反転する場合と、その逆方向に反転する場合とで異なること）が抑制される。
【００４８】
第１実施形態では、このような磁気抵抗効果素子ＭＴＪに直接書込み電流を流し、この書込み電流によって記憶層ＳＬ及び参照層ＲＬにスピントルクを注入し、記憶層ＳＬの磁化方向及び参照層ＲＬの磁化方向を制御するスピン注入書込み方式を採用する。磁気抵抗効果素子ＭＴＪは、記憶層ＳＬ及び参照層ＲＬの磁化方向の相対関係が平行か反平行かによって、低抵抗状態及び高抵抗状態のいずれかを取ることが出来る。
【００４９】
磁気抵抗効果素子ＭＴＪに、図４における矢印Ａ１の方向、即ち記憶層ＳＬから参照層ＲＬに向かう方向に、或る大きさの書込み電流Ｉｗ０を流すと、記憶層ＳＬ及び参照層ＲＬの磁化方向の相対関係は、平行になる。この平行状態の場合、磁気抵抗効果素子ＭＴＪの抵抗値は最も低くなり、磁気抵抗効果素子ＭＴＪは低抵抗状態に設定される。この低抵抗状態は、「Ｐ（Parallel）状態」と呼ばれ、例えばデータ“０”の状態と規定される。
【００５０】
また、磁気抵抗効果素子ＭＴＪに、図４における矢印Ａ２の方向、即ち記憶層ＳＬから参照層ＲＬに向かう方向（矢印Ａ１と同じ方向）に、書込み電流Ｉｗ０より大きい書込み電流Ｉｗ１を流すと、記憶層ＳＬ及び参照層ＲＬの磁化方向の相対関係は、反平行になる。この反平行状態の場合、磁気抵抗効果素子ＭＴＪの抵抗値は最も高くなり、磁気抵抗効果素子ＭＴＪは高抵抗状態に設定される。この高抵抗状態は、「ＡＰ（Anti-Parallel）状態」と呼ばれ、例えばデータ“１”の状態と規定される。
【００５１】
なお、以下の説明では、上述したデータの規定方法に従って説明するが、データ“１”及びデータ“０”の規定の仕方は、上述した例に限られない。例えば、Ｐ状態をデータ“１”と規定し、ＡＰ状態をデータ“０”と規定してもよい。
【００５２】
図５は、第１実施形態に係る磁気記憶装置の磁気抵抗効果素子のうちの記憶層の磁気特性を説明するためのダイアグラムである。図５では、本実施形態と、比較例との各々について、外部磁場に対する記憶層ＳＬの磁化のヒステリシスが示される。具体的には、本実施形態に係る記憶層ＳＬについてのヒステリシスが実線で示され、比較例に係る記憶層ＳＬについてのヒステリシスが破線で示される。なお、図５に示される比較例に係る記憶層ＳＬは、反強磁性体３１ｃを含まない構成であり、例えば、図４に示された積層体３１から軟磁性体３１ｂ及び反強磁性体３１ｃが除かれた構成である。
【００５３】
図５に示すように、正の外部磁場を印加していくと、比較例の記憶層ＳＬは、磁場Ｈｃ１ｅで磁化の方向が反転するのに対して、本実施形態の記憶層ＳＬは、磁場Ｈｃ１ｅより大きい磁場Ｈｃ１（＞Ｈｃ１ｅ）で磁化の方向が反転する。同様に、負の外部磁場を印加していくと、比較例の記憶層ＳＬは、磁場−Ｈｃ２ｅで磁化の方向が反転するのに対して、本実施形態の記憶層ＳＬは、磁場−Ｈｃ２ｅの絶対値より大きい磁場−Ｈｃ２（＜−Ｈｃ２ｅ）で磁化の方向が反転する。このように、本実施形態の記憶層ＳＬは、反強磁性体３１ｃが強磁性体３１ａと交換結合することにより、外部磁場に対して磁化の方向が反転しにくくなっている（すなわち、保磁力が増加し、リテンションが向上している）ことが確認できる。
【００５４】
また、磁化の方向が反転した後の磁化の最大値（又は最小値）は、本実施形態の記憶層ＳＬと、比較例の記憶層ＳＬとで、同等の大きさとなっている。このため、軟磁性体３１ｂ及び反強磁性体３１ｃによって、積層体３１全体としての磁化が有意に増加していないことが確認できる。
【００５５】
１．２  製造方法について
次に、第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法について説明する。
【００５６】
図６〜図９は、第１実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法を説明するための模式図である。図６〜図９では、説明の便宜上、磁気抵抗効果素子ＭＴＪを構成する各層のうち、強磁性体３１ａ、軟磁性体３１ｂ、反強磁性体３１ｃ、及び非磁性体３２が示され、その他の層は省略されている。
【００５７】
図６では、トンネルバリア層ＴＢ、及び記憶層ＳＬとして機能する予定の各種材料が積層された後、アニーリング処理がなされる前における状態が示される。図７では、図６の状態の後、アニーリング処理中の状態が示される。図８では、図７の後、アニーリング処理が完了した後の状態が示される。図９では、図８の後、着磁処理がなされることにより記憶層ＳＬとしての機能が備わる状態が示される。以下、図６〜図９の各状態について順に説明する。
【００５８】
図６に示すように、非磁性体３２、強磁性体３１ａ、軟磁性体３１ｂ、及び反強磁性体３１ｃがこの順に積層される。非磁性体３２は、ｂｃｃ系の結晶構造を有する状態で積層される。強磁性体３１ａ及び軟磁性体３１ｂは、アモルファス状態で積層され、反強磁性体３１ｃは、ｆｃｔ系の結晶構造を有する状態で積層される。積層された各層は、磁気抵抗効果素子ＭＴＪとして機能する予定の部分を除き、例えばイオンビームを用いたエッチングによって除去される。
【００５９】
次に、図７に示すように、図６において積層された各層に対して、アニーリング処理が行われる。具体的には、各層に対して外部から熱（例えば、３００℃以上４００℃以下の範囲）が所定の期間で加えられることにより、強磁性体３１ａがアモルファス状態から結晶質へ変換される。ここで、非磁性体３２は、強磁性体３１ａの結晶構造の配向を制御する役割を果たし得る。すなわち、強磁性体３１ａは、非磁性体３２をシードとして結晶構造を成長させ得る。これにより、強磁性体３１ａは、非磁性体３２の結晶面と同じ結晶面に配向され、ｂｃｃ系の結晶構造となる。
【００６０】
上述のようなアニーリング処理の間、アモルファス状態の軟磁性体３１ｂは、強磁性体３１ａが反強磁性体３１ｃ側から結晶化することを抑制する。これにより、軟磁性体３１ｂは、ｂｃｃ系に結晶化された強磁性体３１ａと、ｆｃｔ系に結晶化された反強磁性体３１ｃとを結晶的に分断することができる。なお、強磁性体３１ａの結晶化に伴い、強磁性体３１ａ内に含まれるボロン（Ｂ）が周囲の層（例えば、軟磁性体３１ｂ）に拡散する。軟磁性体３１ｂは、ボロン（Ｂ）が注入されることによって、よりアモルファス状態を維持し易くなり得る。
【００６１】
また、軟磁性体３１ｂは、自身の持つ磁性によって、強磁性体３１ａと反強磁性体３１ｃとの間の交換結合を維持する。当該交換結合は、高温環境によって、より強固になる。なお、上述の通り、反強磁性体３１ｃは、ネール温度がアニーリングの際の温度よりも高くなるように設計されるため、アニーリングによって反強磁性を喪失することなく、強磁性体３１ａとの交換結合を強めることができる。
【００６２】
次に、図８に示すように、図７におけるアニーリング処理が終了する。上述の通り、軟磁性体３１ｂは、ｆｃｔ系の結晶構造を有する反強磁性体３１ｃによって強磁性体３１ａのｂｃｃ系への結晶化が阻害されることを抑制する。これにより、強磁性体３１ａは、記憶層ＳＬとして機能するための界面磁気異方性等の諸特性を得ることができる。
【００６３】
次に、図９に示すように、図８においてアニーリング処理が終了した各層に対して、着磁処理が行われる。具体的には、各層に対して外部から、反強磁性体３１ｃと交換結合した強磁性体３１ａを着磁し得る程度の大きさの磁場が所定の方向（図示せず）に加えられることにより、強磁性体３１ａが着磁される。これに伴い、軟磁性体３１ｂは、強磁性体３１ａと同等の磁化方向に着磁される。これにより、強磁性体３１ａ、軟磁性体３１ｂ、及び反強磁性体３１ｃは、記憶層ＳＬとしての機能し得る状態となる。
【００６４】
以上で、磁気抵抗効果素子ＭＴＪの製造が終了する。
【００６５】
１．３  本実施形態に係る効果について
第１実施形態によれば、記憶層ＳＬは、強磁性体３１ａ及び反強磁性体３１ｃを含む積層体３１によって構成される。これにより、強磁性体３１ａは、反強磁性体３１ｃと交換結合することにより、積層体３１全体としての磁化を増加させることなく、積層体全体としての磁化体積を増加させることができる。このため、積層体３１は、熱や外部磁場などの外的擾乱によって強磁性体３１ａの磁化方向が反転しにくくなり、リテンションが向上する。また、積層体３１全体としての磁化が増加しないため、反強磁性体３１ｃを付加することによって参照層ＲＬやシフトキャンセル層ＳＣＬを新たに設計し直す等の設計時の負荷の増加を抑制することができる。
【００６６】
また、反強磁性体３１ｃは、ニッケルマンガン（ＮｉＭｎ）及びパラジウムマンガン（ＰｄＭｎ）から選択される少なくとも１つの合金を含む。これにより、反強磁性体３１ｃは、白金マンガン（ＰｔＭｎ）やイリジウムマンガン（ＩｒＭｎ）等を含む反強磁性体よりもダンピングの低い材料によって構成されることができ、強磁性体３１ａに注入されるスピントルクの散乱を抑制することができる。このため、より少ない量の書込み電流で効率的にスピントルクを注入することができ、強磁性体３１ａの磁化方向を反転させることができる。したがって、反強磁性体３１ｃを追加することによる書込み電流の増加を抑制することができる。また、反強磁性体３１ｃは、上述の材料が選択されることにより、高ネール温度の材料によって構成されることができる。このため、アニーリング時の高温環境下に曝されても反強磁性を喪失することなく、強磁性体３１ａとの交換結合を維持することができる。
【００６７】
なお、反強磁性体３１ｃは、ｆｃｔ系の結晶構造を有するため、強磁性体３１ａがｂｃｃ系に結晶化することを阻害する可能性がある。第１実施形態では、積層体３１は、強磁性体３１ａと反強磁性体３１ｃとの間にアモルファス構造を有する軟磁性体３１ｂが設けられる。具体的には、軟磁性体３１ｂは、コバルト（Ｃｏ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、及びマンガン（Ｍｎ）から選択される少なくとも１つの元素と、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、シリコン（Ｓｉ）、及びガドリニウム（Ｇｄ）から選択される少なくとも１つの元素と、を含む。これにより、軟磁性体３１ｂは、アモルファス状態を維持し易くなり、強磁性体３１ａと、反強磁性体３１ｃとは、軟磁性体３１ｂによって結晶的に分断される。このため、強磁性体３１ａは、反強磁性体３１ｃによってｂｃｃ系への結晶化が阻害される影響を低減することができる。
【００６８】
また、軟磁性体３１ｂは、磁性を有すると共に、膜厚が０．１ナノメートル以上０．３ナノメートル以下に設定される。これにより、強磁性体３１ａと反強磁性体３１ｃとの間に設けられても、交換結合を維持することができる。
【００６９】
２．  第２実施形態
第１実施形態では、強磁性体３１ａと反強磁性体３１ｃとの間に軟磁性体３１ｂが設けられる場合について説明したが、これに限られない。例えば、軟磁性体３１ｂは、アニーリングによってアモルファス状態から結晶化し、軟磁性が失われてもよい。以下の説明では、第１実施形態と同等の構成及び製造方法についてはその説明を省略し、第１実施形態と異なる構成及び製造方法について主に説明する。
【００７０】
２．１  磁気抵抗効果素子の構成について
まず、第２実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成について説明する。
【００７１】
図１０は、第２実施形態に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図である。図１０は、第１実施形態において説明した図４に対応し、図４における軟磁性体３１ｂに代えて、硬磁性体３１ｂ’が設けられる。
【００７２】
硬磁性体３１ｂ’は、軟磁性体３１ｂより高い保磁力を有する強磁性体であり、膜面に垂直な方向に磁化容易軸方向を有する。硬磁性体３１ｂ’は、例えば、強磁性体３１ａと強磁性的に結合することにより、強磁性体３１ａと同一の磁化方向を有し得る。硬磁性体３１ｂ’は、第１実施形態における軟磁性体３１ｂと同様、コバルト（Ｃｏ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、及びマンガン（Ｍｎ）のうちの少なくとも１つを含む。また、硬磁性体３１ｂ’は、コバルト（Ｃｏ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、及びマンガン（Ｍｎ）から選択される少なくとも１つの元素と、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、シリコン（Ｓｉ）、及びガドリニウム（Ｇｄ）から選択される少なくとも１つの元素と、を含み得る。より具体的には、硬磁性体３１ｂ’は、例えば、コバルトチタン（ＣｏＴｉ）、コバルトハフニウム（ＣｏＨｆ）、コバルトジルコニウム（ＣｏＺｒ）、ニッケルニオブ（ＮｉＮｂ）、ニッケルジルコニウム（ＮｉＺｒ）、ニッケルタンタル（ＮｉＴａ）、ニッケルチタン（ＮｉＴｉ）、ニッケルハフニウム（ＮｉＨｆ）、マンガンシリコン（ＭｎＳｉ）、及びマンガンガドリニウム（ＭｎＧｄ）から選択される少なくとも１つの合金を含み得る。また、硬磁性体３１ｂ’は、不純物として、ボロン（Ｂ）を含み得る。
【００７３】
２．２  製造方法について
次に、第２実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法について説明する。
【００７４】
図１１及び図１２は、第２実施形態に係る磁気記憶装置の磁気抵抗効果素子の製造方法を説明するための模式図である。図１１及び図１２はそれぞれ、第１実施形態における図７及び図８に対応する。
【００７５】
まず、第１実施形態における図６と同様に、非磁性体３２、強磁性体３１ａ、軟磁性体３１ｂ、及び反強磁性体３１ｃがこの順に積層される。積層された各層は、磁気抵抗効果素子ＭＴＪとして機能する予定の部分を除き、例えばイオンビームを用いたエッチングによって除去される。
【００７６】
次に、図１１に示すように、積層された各層に対して、アニーリング処理が行われる。アニーリング処理の間、アモルファス状態の軟磁性体３１ｂは、強磁性体３１ａが反強磁性体３１ｃ側から結晶化することを抑制する。これにより、軟磁性体３１ｂは、ｂｃｃ系に結晶化された強磁性体３１ａと、ｆｃｔ系に結晶化された反強磁性体３１ｃとを結晶的に分断することができる。
【００７７】
一方、軟磁性体３１ｂは、強磁性体３１ａの結晶化に併せて、アモルファス状態からｂｃｃ系に結晶化し得る。これに伴い、軟磁性体３１ｂは、軟磁性が失われ、硬磁性体３１ｂ’となる。また、硬磁性体３１ｂ’は、自身の持つ磁性によって、強磁性体３１ａと反強磁性体３１ｃとの間の交換結合を維持する。当該交換結合は、高温環境によって、より強固になる。
【００７８】
次に、図１２に示すように、図１１におけるアニーリング処理が終了する。なお、軟磁性体３１ｂが硬磁性体３１ｂ’となる段階では、強磁性体３１ａの結晶化は概ね完了しているため、強磁性体３１ａの結晶化が反強磁性体３１ｃによって阻害される影響は小さい。このため、硬磁性体３１ｂ’は、ｆｃｔ系の反強磁性体３１ｃによって強磁性体３１ａのｂｃｃ系への結晶化が阻害されることを抑制することができる。したがって、強磁性体３１ａは、記憶層ＳＬとして機能するために必要な界面磁気異方性等の諸特性を得ることができる。
【００７９】
次に、第１実施形態における図９と同様に、図１２においてアニーリング処理が終了した各層に対して、着磁処理が行われる。
【００８０】
以上で、磁気抵抗効果素子ＭＴＪの製造が終了する。
【００８１】
２．３  本変形例に係る効果について
第２実施形態によれば、積層体３１は、強磁性体３１ａと反強磁性体３１ｃとの間に設けられた硬磁性体３１ｂ’を含む。硬磁性体３１ｂ’は、成膜時においてはアモルファス状態の軟磁性体３１ｂとして積層される。このため、アニーリングの際に強磁性体３１ａがアモルファス状態から結晶化する際には、アモルファス状態が維持される。このため、第１実施形態と同様に、強磁性体３１ａの良質な結晶化が反強磁性体３１ｃによって阻害されることを抑制することができる。
【００８２】
また、成膜時に積層された軟磁性体３１ｂは、強磁性体３１ａの結晶化後に硬磁性体３１ｂ’となることによって軟磁性が失われるが、依然として磁性を有しているため、強磁性体３１ａと反強磁性体３１ｃ間の交換結合を維持する機能を有し得る。このため、第１実施形態と同様に、記憶層ＳＬの書込み電流の増加を抑制しつつ、リテンション特性を向上させることができる。
【００８３】
３．変形例等
なお、上述の第１実施形態及び第２実施形態に限らず、種々の変形が適用可能である。以下では、上述の第１実施形態及び第２実施形態のいずれにも適用可能ないくつかの変形例について説明する。なお、説明の便宜上、第１実施形態との差異点について主に説明する。
【００８４】
上述の第１実施形態及び第２実施形態で述べた磁気抵抗効果素子ＭＴＪは、記憶層ＳＬが参照層ＲＬの上方に設けられるトップフリー型である場合について説明したが、記憶層ＳＬが参照層ＲＬの下方に設けられるボトムフリー型であってもよい。
【００８５】
図１３は、第１変形例に係る磁気記憶装置の磁気抵抗効果素子の構成を説明するための断面図である。図１３は、第１実施形態の図４において説明したトップフリー型の磁気抵抗効果素子ＭＴＪに対応し、ボトムフリー型の磁気抵抗効果素子ＭＴＪの構成が示される。
【００８６】
図１３に示すように、ボトムフリー型として構成される場合、素子２２は、例えば、ワード線ＷＬｄ側からビット線ＢＬ側に向けて（Ｚ軸方向に）、積層体３１、非磁性体３２、強磁性体３３、非磁性体３４、及び強磁性体３５の順に、複数の材料が積層される。素子２５は、例えば、ビット線ＢＬ側からワード線ＷＬｕ側に向けて（Ｚ軸方向に）、積層体３１、非磁性体３２、強磁性体３３、非磁性体３４、及び強磁性体３５の順に、複数の材料が積層される。また、積層体３１は、例えば、Ｚ軸方向に、反強磁性体３１ｃ、軟磁性体３１ｂ、及び強磁性体３１ａが順に積層され、強磁性体３１ａの上面上に非磁性体３２が設けられる。強磁性体３１ａ、軟磁性体３１ｂ、反強磁性体３１ｃ、非磁性体３２、強磁性体３３、非磁性体３４、及び強磁性体３５には、例えば、第１実施形態と同等の材料が適用される。以上のように構成することにより、ボトムフリー型の場合においても、第１実施形態の場合と同等の効果を奏することができる。
【００８７】
また、上述の第１実施形態及び第２実施形態で述べたメモリセルＭＣは、セレクタＳＥＬとして、２端子間スイッチ素子が適用される場合について説明したが、セレクタＳＥＬとして、ＭＯＳ（Metal oxide semiconductor）トランジスタが適用されてもよい。すなわち、メモリセルアレイ１０は、クロスポイント型の構造に限らず、任意のアレイ構造が適用可能である。
【００８８】
図１４は、第２変形例に係る磁気記憶装置のメモリセルアレイの構成を説明するための回路図である。図１４は、第１実施形態の図１において説明した磁気記憶装置１のうちのメモリセルアレイ１０に対応する。
【００８９】
図１４に示すように、メモリセルアレイ１０Ａは、各々が行及び列に対応付けられた複数のメモリセルＭＣを備えている。そして、同一行にあるメモリセルＭＣは、同一のワード線ＷＬに接続され、同一列にあるメモリセルＭＣの両端は、同一のビット線ＢＬ及び同一のソース線／ＢＬに接続される。
【００９０】
図１５は、その他の第２変形例に係る磁気記憶装置のメモリセルの構成を説明するための断面図である。図１５は、第１実施形態の図３において説明したメモリセルＭＣに対応する。なお、図１５の例では、メモリセルＭＣは、半導体基板に対して積層されないため、“ｕ”及び“ｄ”等の添え字は付されない。
【００９１】
図１５に示すように、メモリセルＭＣは、半導体基板４０上に設けられ、選択トランジスタ４１（Ｔｒ）及び磁気抵抗効果素子４２（ＭＴＪ）を含む。選択トランジスタ４１は、磁気抵抗効果素子４２へのデータ書込み及び読出し時において、電流の供給及び停止を制御するスイッチとして設けられる。磁気抵抗効果素子４２の構成は、第１実施形態の図３又は第１変形例の図１３と同等である。
【００９２】
選択トランジスタ４１は、ワード線ＷＬとして機能するゲート（導電体４３）と、当該ゲートのｘ方向に沿う両端において半導体基板４０上に設けられた１対のソース領域又はドレイン領域（拡散領域４４）と、を備えている。導電体４３は、半導体基板４０上に設けられたゲート絶縁膜として機能する絶縁体４５上に設けられる。導電体４３は、例えば、ｙ方向に沿って延び、ｙ方向に沿って並ぶ他のメモリセルＭＣの選択トランジスタ（図示せず）のゲートに共通接続される。導電体４３は、例えばｘ方向に並ぶ。選択トランジスタ４１の第１端に設けられた拡散領域４４上には、コンタクト４６が設けられる。コンタクト４６は、磁気抵抗効果素子４２の下面（第１端）上に接続される。磁気抵抗効果素子４２の上面（第２端）上にはコンタクト４７が設けられ、コンタクト４７の上面上には、ビット線ＢＬとして機能する導電体４８に接続される。導電体４８は、例えば、ｘ方向に延び、ｘ方向に並ぶ他のメモリセルの磁気抵抗効果素子（図示せず）の第２端に共通接続される。選択トランジスタ４１の第２端に設けられた拡散領域４４上には、コンタクト４９が設けられる。コンタクト４９は、ソース線／ＢＬとして機能する導電体５０の下面上に接続される。導電体５０は、例えば、ｘ方向に延び、例えばｘ方向に並ぶ他のメモリセルの選択トランジスタ（図示せず）の第２端に共通接続される。導電体４８及び５０は、例えばｙ方向に並ぶ。導電体４８は、例えば導電体５０の上方に位置する。なお、図１５では省略されているが、導電体４８及び５０は、互いに物理的及び電気的な干渉を避けて配置される。選択トランジスタ４１、磁気抵抗効果素子４２、導電体４３、４８、及び５０、並びに及びコンタクト４６、４７、及び４９は、層間絶縁膜５１によって被覆される。なお、磁気抵抗効果素子４２に対してｘ方向又はｙ方向に沿って並ぶ他の磁気抵抗効果素子（図示せず）は、例えば同一の階層上に設けられる。すなわち、メモリセルアレイ１０Ａ内において、複数の磁気抵抗効果素子４２は、例えばＸＹ平面上に配置される。
【００９３】
以上のように構成することにより、セレクタＳＥＬに２端子間スイッチではなく、３端子間スイッチであるＭＯＳトランジスタが適用される場合についても、第１実施形態と同等の効果を奏することができる。
【００９４】
また、上述の実施形態及び変形例で述べたメモリセルＭＣは、磁気抵抗効果素子ＭＴＪがセレクタＳＥＬの下方に設けられる場合について説明したが、磁気抵抗効果素子ＭＴＪがセレクタＳＥＬの上方に設けられてもよい。
【００９５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００９６】
１…磁気記憶装置、１０…メモリセルアレイ、１１…ロウ選択回路、１２…カラム選択回路、１３…デコード回路、１４…書込み回路、１５…読出し回路、１６…電圧生成回路、１７…入出力回路、１８制御回路、２０，４０…半導体基板、２１，２４，２７，４３，４８，５０…導電体、２２，２３，２５，２６，４２…素子、３１…積層体、３２，３４…非磁性体、３１ａ，３３，３５…強磁性体、３１ｂ…軟磁性体、３１ｂ’…硬磁性体、３１ｃ…反強磁性体、４１…選択トランジスタ、４４…拡散領域、４５…絶縁体、４６，４７，４９…コンタクト、５１…層間絶縁膜。
【図１】
2020043134.tif 000003
【図２】
2020043134.tif 000004
【図３】
2020043134.tif 000005
【図４】
2020043134.tif 000006
【図５】
2020043134.tif 000007
【図６】
2020043134.tif 000008
【図７】
2020043134.tif 000009
【図８】
2020043134.tif 000010
【図９】
2020043134.tif 000011
【図１０】
2020043134.tif 000012
【図１１】
2020043134.tif 000013
【図１２】
2020043134.tif 000014
【図１３】
2020043134.tif 000015
【図１４】
2020043134.tif 000016
【図１５】
2020043134.tif 000017