(57)【要約】【課題】配線として金属シリサイド化合物を用いた際に、さらなる配線の低抵抗化を実現することができる半導体装置およびその製造方法を提供する。【解決手段】半導体装置は、基板上に形成された第１の導電層と、配線層となる第２の導電層と、第１の導電層と第２の導電層との間に設けられたバリア層とを有し、バリア層は、グラフェン膜で構成され、第２の導電層は、金属シリサイド化合物を含み、金属シリサイド化合物は、バリア層を構成する前記グラフェン膜に接触するように設けられている。【選択図】  図１
2020155471.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された第１の導電層と、
配線層となる第２の導電層と、
前記第１の導電層と前記第２の導電層との間に設けられたバリア層と、
を有し、
前記バリア層は、グラフェン膜で構成され、
前記第２の導電層は、金属シリサイド化合物を含み、前記金属シリサイド化合物は、前記バリア層を構成する前記グラフェン膜に接触するように設けられている、半導体装置。
【請求項２】
前記第１の導電層は、基板上に形成された半導体素子に接続されるコンタクト層である、請求項１に記載の半導体装置。
【請求項３】
前記金属シリサイド化合物を構成する金属元素は、結晶構造がＦＣＣ構造またはＨＣＰ構造を有し、その最密面四面体位置距離が、グラフェンの六員環構造の炭素隣接間原子距離に対して、ミスフィット定数１５％以下である、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記金属シリサイド化合物は、ＮｉＳｉ、ＣｏＳｉ、ＲｕＳｉ、Ｃｕ３Ｓｉ、およびＰｔＳｉから選択されたものである、請求項３に記載の半導体装置。
【請求項５】
前記配線層の前記金属シリサイド化合物と前記バリア層の前記グラフェン膜表面は、炭素結合を共有する、請求項１から請求項４のいずれか一項に記載の半導体装置。
【請求項６】
前記第１の導電層と、前記バリア層と、前記第２の導電層とは、同幅で積層された構造を有する、請求項１から請求項５のいずれか一項に記載の半導体装置。
【請求項７】
基板上に第１の導電層を形成する工程と、
前記第１の導電層上にグラフェン膜を形成する工程と、
前記グラフェン膜上に金属膜を形成する工程と、
前記金属膜の上にＳｉ膜を形成する工程と、
前記金属膜と前記Ｓｉ膜とを反応させて、前記グラフェン膜に接触するように金属シリサイド化合物を形成し、配線層となる第２の導電層を形成する工程と、
を有し、
前記グラフェン膜を前記第１の導電層と前記第２の導電層との間のバリア層として機能させる、半導体装置の製造方法。
【請求項８】
前記第１の導電層は、基板上に形成された半導体素子に接続されるコンタクト層である、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記金属膜の金属元素は、結晶構造がＦＣＣ構造またはＨＣＰ構造を有し、その最密面四面体位置距離が、グラフェンの六員環構造の炭素隣接間原子距離に対して、ミスフィット定数１５％以下である、請求項７または請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記金属シリサイド化合物は、ＮｉＳｉ、ＣｏＳｉ、ＲｕＳｉ、Ｃｕ３Ｓｉ、およびＰｔＳｉから選択されたものである、請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記金属膜と前記Ｓｉ膜とを反応させる際に、前記金属層あるいは金属シリサイド化合物と、前記グラフェン膜表面との間で炭素結合の共有を生じさせる、請求項７から請求項１０のいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
前記配線層となる第２の導電層を形成する工程の後に行われる、前記グラフェン膜端面のダングリングボンドの終端処理を行う工程をさらに有する、請求項７から請求項１１のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
最先端デバイスの低抵抗配線材料としてＣｕが用いられている。しかし、配線における微細化・薄膜化がますます進み、配線幅および配線高さが、Ｃｕ中での伝導電子の平均自由行程である４１ｎｍよりも小さくなりつつあり、電気抵抗率の上昇が顕著となる。つまり、配線系全体の抵抗は、体積抵抗・界面散乱抵抗・粒界散乱抵抗の総和により決定されるが、界面散乱による抵抗因子および粒界散乱による抵抗因子はいずれも平均自由行程に比例するため、配線の微細化にともない、Ｃｕでは配線系全体の抵抗を十分に低下することが困難となる。金属配線における配線抵抗は、配線金属の電気抵抗率とその配線長により決定され、電気抵抗率上昇に伴い多層配線を流れる信号遅延（ＲＣ遅延）が深刻化する。ＲＣ遅延はＬＳＩデバイス性能低下の大きな要因となるため、できる限り配線抵抗の上昇を抑制したい。
【０００３】
そこで、近時、Ｃｕ配線に代わる新規配線材料として金属シリサイド化合物を用いた配線が注目されている（例えば特許文献１）。金属シリサイド化合物は、純金属に比べると体積抵抗率（バルク抵抗率）が高い。しかしながら導体中を流れる電子の平均自由行程は体積抵抗率の逆数に比例するため、金属シリサイド化合物では電子平均自由工程が純金属よりも短くなる。Ｎｉシリサイド化合物を例に取ると、体積抵抗率≒１８μΩ・ｃｍであるが、電子平均自由行程は２ｎｍと考えられている。すなわち、微細な配線サイズにおいても界面非弾性散乱の頻度が減少されるため、微細化に伴う電気抵抗上昇を抑制することができる。また、特許文献２には、導電層の上に、バリアメタル層を介して、金属シリサイドを形成することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２５１３５８号公報
【特許文献２】特開２０１６−１８８９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本開示は、配線として金属シリサイド化合物を用いた際に、さらなる配線の低抵抗化を実現することができる半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本開示の一態様に係る半導体装置は、基板上に形成された第１の導電層と、配線層となる第２の導電層と、前記第１の導電層と前記第２の導電層との間に設けられたバリア層と、を有し、前記バリア層は、グラフェン膜で構成され、前記第２の導電層は、金属シリサイド化合物を含み、前記金属シリサイド化合物は、前記バリア層を構成する前記グラフェン膜に接触するように設けられている。
【発明の効果】
【０００７】
本開示によれば、配線として金属シリサイド化合物を用いた際に、さらなる配線の低抵抗化を実現することができる半導体装置およびその製造方法が提供される。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る半導体装置を示す断面図である。
【図２】グラフェンの原子配列と、ＦＣＣ構造（１１１）最密面原子配列／（１１１）最密面四面体位置を示す模式図である。
【図３】四面体位置に下層のグラフェン炭素原子が配列するようにＦＣＣ金属膜が形成された状態を示す模式図である。
【図４】各金属元素のグラフェンの隣接間原子距離／ＦＣＣ（ＨＣＰ）金属の四面体位置距離とグラフェンに対するミスフィット定数を示す図である。
【図５Ａ】図１の半導体装置の製造方法の一例を示す工程断面図である。
【図５Ｂ】図１の半導体装置の製造方法の一例を示す工程断面図である。
【図５Ｃ】図１の半導体装置の製造方法の一例を示す工程断面図である。
【図５Ｄ】図１の半導体装置の製造方法の一例を示す工程断面図である。
【図５Ｅ】図１の半導体装置の製造方法の一例を示す工程断面図である。
【図５Ｆ】図１の半導体装置の製造方法の一例を示す工程断面図である。
【図５Ｇ】図１の半導体装置の製造方法の一例を示す工程断面図である。
【図５Ｈ】図１の半導体装置の製造方法の一例を示す工程断面図である。
【図５Ｉ】図１の半導体装置の製造方法の一例を示す工程断面図である。
【図６Ａ】図１の半導体装置の製造方法の他の例を示す工程断面図である。
【図６Ｂ】図１の半導体装置の製造方法の他の例を示す工程断面図である。
【図６Ｃ】図１の半導体装置の製造方法の他の例を示す工程断面図である。
【図６Ｄ】図１の半導体装置の製造方法の他の例を示す工程断面図である。
【図６Ｅ】図１の半導体装置の製造方法の他の例を示す工程断面図である。
【図６Ｆ】図１の半導体装置の製造方法の他の例を示す工程断面図である。
【図６Ｇ】図１の半導体装置の製造方法の他の例を示す工程断面図である。
【図６Ｈ】図１の半導体装置の製造方法の他の例を示す工程断面図である。
【図７】第４の実施形態に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して実施の形態について具体的に説明する。
【００１０】
＜第１の実施形態＞
［半導体装置の構造］
図１は第１の実施形態に係る半導体装置を示す断面図である。
半導体装置１０は、配線構造を構成するものであり、基板１と、コンタクト層３と、グラフェン膜で構成されたバリア層４と、金属シリサイド化合物を含む配線層５とを有する。基板１には、トランジスタやキャパシタ等の半導体素子（図示せず）が形成されており、コンタクト層３は第１の導電層として機能し、半導体素子と配線層５とを接続する。バリア層４は、コンタクト層３と配線層５に直接接触し、これらに対する拡散バリアとして機能する。コンタクト層３はコンタクト層絶縁膜２の中に形成されている。また、バリア層４および配線層５を覆うように、表面保護層６が設けられている。
【００１１】
基板１としては、半導体基板を用いることができ、代表的なものとしてシリコン基板を挙げることができる。コンタクト層絶縁膜２は、絶縁材料であればよく、例えばＳｉＯ２膜を用いることができる。コンタクト層３は、導電性材料であればよく、例えば、Ｐｏｌｙ−Ｓｉ、Ｗ、Ｃｕ、Ａｌ等のメタル材料を用いることができる。
【００１２】
表面保護層６は、配線構造中に用いられる金属材料の拡散を防止する役割と、バリア層４を構成するグラフェンや、配線層５を構成する金属シリサイド化合物の酸化を防止する役割と、配線構造の上層にコンタクト層が形成される場合は、上層コンタクト層の絶縁膜として機能する。表面保護層６としては、例えばＳｉＯ２膜やＳｉＮ膜を用いることができる。配線間には空隙を有するエアギャップ構造が形成されてもよい。
【００１３】
バリア層４を構成するグラフェン膜は、炭素六員環構造を有する二次元結晶の極薄膜の構造であり、量子化伝導特性(バリスティック伝導特性)を有し、高い電子移動度を持つ。また緻密で平坦な原子構造、高熱伝導率、化学的・物理的安定性を兼ね備えるため、下層膜であるコンタクト層３と配線層５に対して高い拡散バリア性を有する。グラフェン膜は、高い電子伝導度を有し、極薄膜で優れた拡散バリア性を有することから、最適な配線バリア層として適用することができる。このため、グラフェン膜の下層に触媒層などを挟むことなく、グラフェン膜をコンタクト層３の上面に直接形成することがＬＳＩデバイス配線のコンタクト抵抗を最小化する観点から望ましい。本実施形態では、バリア層４としてグラフェン膜がコンタクト層３の上面に直接形成されていて、かつバリア層所に配線層５が直接形成されている。
【００１４】
配線層５は、第２の導電層として機能し、少なくともバリア層４（グラフェン膜）と接触する部分が金属シリサイド化合物である。金属シリサイド化合物は、金属膜とＳｉ膜とを反応させることにより形成される。バリア層４を構成するグラフェンは、二次元結晶を有し、平坦性が高く、複数のグラフェンドメインを有する。このため、バリア層４を構成するグラフェン膜上には、グラフェンドメインを利用して金属が成長しやすく、金属シリサイド化合物を構成する金属を大粒径で形成することができ、シリサイド化した後の金属シリサイド化合物も大粒径化することができる。
【００１５】
配線系全体の抵抗は、体積抵抗・界面散乱抵抗・粒界散乱抵抗の総和により決定される。金属シリサイド化合物配線では界面散乱抵抗を小さくすることが可能であるが、粒界散乱抵抗は界面散乱抵抗に対して独立のパラメータであり、そのまま配線抵抗に加算される。したがって、配線層５の下地のバリア層４をグラフェン膜で形成して、その上の配線層５を構成する金属シリサイド化合物を大粒径化することにより、粒界散乱抵抗を小さくして配線抵抗を小さくすることができる。
【００１６】
配線層５は電気伝導を担うものである。配線層５を構成する金属シリサイド化合物としては、配線として十分な低抵抗化を実現できるものであればよく、例えばＮｉＳｉ、ＣｏＳｉ、ＲｕＳｉ、Ｃｕ３Ｓｉ、ＰｔＳｉ、ＡｌＳｉ、ＡｇＳｉ、ＴｉＳｉ、ＷＳｉ、ＭｏＳｉ等を挙げることができる。
【００１７】
金属シリサイド化合物としては、シリコンと結びつく金属元素の結晶構造がＦＣＣ構造あるいはＨＣＰ構造を有し、その金属元素の４面体位置距離σがグラフェン層六員環構造の炭素隣接間原子距離τ＝０．１４２ｎｍに対してミスフィットの少ないものであることが好ましい。
【００１８】
図２にグラフェンの原子配列と、ＦＣＣ構造（１１１）最密面原子配列／（１１１）最密面四面体位置の模式図を示す。紙面垂直方向が＜１１１＞方向である。図中τはグラフェンを構成するカーボン原子の隣接距離である。グラフェンはカーボン六員環構造を有し、カーボン原子の隣接距離τは0.１４２nmである。一方、ＦＣＣ金属の（１１１）面上には四面体位置が六角形状に存在している。ＦＣＣ金属（１１１）の場合は、四面体位置距離σは（１／√６）×ａ(金属格子定数)で計算される。金属結晶学の知見から、ＦＣＣ結晶格子の四面体位置は、空隙を有する格子間サイトであり、原子半径の小さい軽元素である炭素原子が安定して配位されるエネルギーポテンシャルの低いサイトである。このため、図３に示すように四面体位置に下層のグラフェン炭素原子が配列するようにＦＣＣ金属膜が形成され、グラフェン六員環シート構造上にＦＣＣ（１１１）面がミスフィット少なく成膜される。このとき、τとσのミスフィットが小さいほど整合性が高い。したがって、グラフェン上に形成されるＦＣＣ金属は、疑似エピタキシャル的に成長するので、より大きな結晶粒径を持つＦＣＣ金属膜の形成が可能であり、その後の金属シリサイド反応によって得られた金属シリサイド化合物も同様に、より大きな結晶粒径を有するものとなる。なお、最密面原子配列はＨＣＰ構造の金属も同様であるので、ＨＣＰ構造の金属も同様の効果を得ることができる。
【００１９】
図４は、各金属元素のグラフェンの隣接間原子距離／ＦＣＣ（ＨＣＰ）金属の四面体位置距離とグラフェンに対するミスフィット定数を示す図である。なお、ミスフィット定数は、（（σ−τ）／τ）×１００％で計算される。特に、ミスフィット定数が１５％以下の金属はグラフェンとの整合性が高く、一層大きな結晶粒径を得ることができる。図４に示すように、Ｎｉ、Ｃｏ、Ｃｕ、Ｒｕ、Ｐｔは、ミスフィット定数が１５％以下であり、これらの金属が一層大きな結晶粒径増大機能を有する。
【００２０】
なお、ＡｌＳｉ、ＡｇＳｉ、ＴｉＳｉを構成する金属元素であるＡｌ、Ａｇ、Ｔｉは、ＦＣＣ構造またはＨＣＰ構造であるが、ミスフィット定数が１５％を超えている。また、ＷＳｉおよびＭｏＳｉを構成する金属元素であるＷおよびＭｏは、ＢＣＣ構造である。しかし、これらについてもグラフェンドメインを利用した成長が可能であり、一定の結晶粒径増大機能を発揮することができる。
【００２１】
［半導体装置の製造方法の一例］
次に、図１の半導体装置の製造方法の一例について説明する。図５Ａ〜図５Ｉは、図１の半導体装置の製造方法の一例を示す工程断面図である。
【００２２】
まず、図５Ａに示すように、トランジスタやキャパシタ等の半導体素子（図示せず）が形成され基板１上にコンタクト層絶縁膜２を形成し、ＲＩＥエッチングによりホールを形成した後、半導体素子と配線層を接続するためのコンタクト層３を形成する。コンタクト層絶縁膜には、例えばＳｉＯ２膜を用いることができ、コンタクトの導電材料には、例えばＰｏｌｙ−Ｓｉ、Ｗ、Ｃｕ、Ａｌ等の導体材料を用いることができる。またコンタクト層３は、導体材料の拡散を防止する目的で、バリアメタル層を有してもよい。バリアメタルの材料としては、例えば、Ｔａ、Ｔｉ、Ｒｕ、Ｍｎ、Ｃｏ、あるいはこれらの窒化物を用いることができる。
【００２３】
次に、図５Ｂに示すように、全面にバリア層となるグラフェン膜１１を形成する。グラフェン膜１１は、コンタクト層３の上面に直接形成することができる。グラフェン膜１１の成膜は、プラズマＣＶＤ法により実施することができる。
【００２４】
プラズマＣＶＤによるグラフェン膜１１の成膜に先立って、下層表面の洗浄化と活性化の目的でプラズマ前処理を行ってもよい。前処理の際の放電ガスとしては水素ガス、希ガスが好ましい。放電ガスは、いずれか一方であってもよいし、これらの両方を含んだ混合ガスであってもよい。処理温度、プラズマパワーは下地状態に応じて適宜変化させることができる。また、前処理として加熱熱処理を用いてもよい。熱処理ガスとして水素ガス、希ガスが好ましい。
【００２５】
プラズマＣＶＤによるグラフェン膜の成膜に際しては、放電ガスとして炭化水素系ガスを用いることができる。放電ガスとしては炭化水素ガス単独であっても、他のガスとの混合ガスであってもよい。処理温度の上限は９００℃程度、下限は３００℃程度である。３００℃を下回ると成長速度が得られず、グラフェン成長がほとんど起こらないが、３００℃程度の処理温度でグラフェン成長が起こり、均一なグラフェン膜が成膜される。この温度範囲は、通常のＬＳＩデバイスの配線工程作成温度と同等あるいはそれ以下であり、半導体プロセスとの親和性に優れている。グラフェン膜の成膜にはイオン、電子を除去しラジカルのみを基板に供給することで、よりダメージの少なく連続性の高いグラフェンドメインが得られる。このような観点から、ラジカル主体で低電子温度のリモートプラズマを用いるのが望ましい。またグラフェンドメインを拡大させるため、放電ガス中にＨ２ガスを添加してもよい。成膜されるグラフェン膜は、グラフェンを１層から１０数層程度積層してなる極薄膜の構造であり、上記のようなプラズマＣＶＤプロセスを用いて形成することにより、特に均一性に優れた膜を得ることができる。
【００２６】
次に、図５Ｃに示すように、配線層５を形成するための金属膜１２を成膜する。金属膜１２の成膜にはプラズマＣＶＤ法、またはスパッタ法を用いることができる。金属膜の成膜前処理としてグラフェン膜１１の表面の洗浄化、活性化の目的で、プラズマ前処理を行ってもよい。プラズマ前処理の際の放電ガスとしては水素または希ガスが好ましい。金属膜１２の成膜では、下層のグラフェン膜１１のグラフェンドメインを利用して成膜され、特にＦＣＣ構造やＨＣＰ構造の金属原子ではグラフェン六員環シート構造上にＦＣＣ（１１１）面等がミスフィット少なく、疑似エピタキシャル的に成膜されるので、成膜初期のステップはなるべく低い成膜速度で成膜することが望ましい。プラズマＣＶＤ法であれば成膜の初期のステップをＡＬＤ法とすることが効果的である。下層のグラフェン膜１１は熱的に非常に安定であるので、成膜温度については任意の温度を用いてよい。
【００２７】
金属膜１２を構成する金属元素としては、配線層５を構成する金属シリサイド化合物を形成することができるものであればよく、例えば、Ｎｉ、Ｃｏ、Ｒｕ、Ｃｕ、Ｐｔ、Ｗ、Ｍｏ等を挙げることができる。これらの金属をシリサイド化することにより、金属シリサイド化合物として、上述したＮｉＳｉ、ＣｏＳｉ、ＲｕＳｉ、Ｃｕ３Ｓｉ、ＰｔＳｉ、ＷＳｉ、ＭｏＳｉを形成することができる。
【００２８】
金属膜１２を構成する金属元素としては、上述したように、結晶構造がＦＣＣ構造あるいはＨＣＰ構造を有し、その金属元素の４面体位置距離σがグラフェン層六員環構造の炭素隣接間原子距離τ＝０．１４２ｎｍに対してミスフィットの少ないものであることが好ましい。特に、Ｎｉ、Ｃｏ、Ｃｕ、Ｒｕ、Ｐｔは、ミスフィット定数が１５％以下であり、グラフェンとの整合性が高く、結晶粒径増大機能が極めて大きい。
【００２９】
次に、図５Ｄに示すように、金属膜１２の上に金属膜１２と反応させるＳｉ膜１３を形成する。Ｓｉ膜１３の成膜にはプラズマＣＶＤ法を用いることができ、これにより、Ｓｉ膜１３としてＰｏｌｙ−Ｓｉ膜あるいはアモルファスＳｉ膜が成膜される。安定な金属シリサイド反応のため、Ｓｉ膜の成膜前に金属層表面のＨ２プラズマ前処理を行うことが効果的である。
【００３０】
次に、図示していないレジスト塗布・リソグラフィの工程を経て、図５Ｅに示すように、ドライエッチング（ＲＩＥ加工）により、Ｓｉ膜１３を配線形状にパターニングする。ＲＩＥ加工は、例えばＣＦ４ガス、ＳＦ６ガス、Ｃｌ２ガスなどを用いて行う。ＲＩＥ形状制御の目的でＳｉ膜１３の上に加工ハードマスクとしてＴｉＮ膜、ＳｉＮ膜、ＳｉＯ２膜などが成膜されていてもよい。
【００３１】
次に、図５Ｆに示すように、Ｓｉ膜１３と加工選択比の取れる方法で金属膜１２を加工する。加工方法はドライエッチング（ＲＩＥ加工）およびウエットエッチングのどちらでも構わない。ＣｏやＮｉのようにドライエッチングし難い材料に関しては例えばＨ２ＳＯ４＋Ｈ３ＰＯ４のようなウエットエッチングを用いる。図５Ｅおよび図５Ｆの工程により、金属膜１２とＳｉ膜１３の積層構造の配線パターン１４が形成される。
【００３２】
次に、図５Ｇに示すように、グラフェン膜１１のエッチング加工を行う。これにより、バリア層４を形成する。グラフェン膜１１は薬液に対して非常に耐性が高いので、ドライエッチングでの加工が好ましい。ドライエッチングとしては、Ｏ２プラズマ加工、Ｈ２プラズマ加工、あるいはこれらと希ガスの混合によるプラズマ加工を用いることができる。
【００３３】
次に、図５Ｈに示すように、形成された配線パターン１４に対して熱処理を行い、金属とＳｉとの間で金属シリサイド反応（合金化反応）を生じさせる。熱処理は不活性雰囲気あるいは還元雰囲気にて行い、温度制御により安定組成の金属シリサイド化合物で構成された配線層５を形成する。グラフェン上に疑似エピタキシャル的に成膜された金属膜の大粒径を利用し、反応により形成される金属シリサイド化合物も大粒径を有する。反応温度はそれぞれの元素により異なるが、基本的には各金属とＳｉとの二元系状態図に従い選択すればよい。バリア性に優れたグラフェン膜からなるバリア層４が下層に配置されていることにより、金属膜およびＳｉ膜が下層のコンタクト層３と反応することなく、安定な反応を行うことができる。
【００３４】
次に、図５Ｉに示すように、バリア層４および配線層５からなる配線構造を被覆するように表面保護層６を形成し、半導体装置１０を完成させる。表面保護層６としては、例えばＳｉＯ２膜やＳｉＮ膜を用いることができ、プラズマＣＶＤ法により成膜することができる。この際にＣＶＤ条件を意図的に被覆率の低い条件を用いて、配線と配線の間に空隙を作成し、エアギャップ構造を形成してもよい。
【００３５】
［半導体装置の製造方法の他の例］
次に、図１の半導体装置の製造方法の他の例について説明する。図６Ａ〜図６Ｈは、図１の半導体装置の製造方法の他の例を示す工程断面図である。
【００３６】
上記例では、金属膜１２の上にＳｉ膜１３を形成した後、先にパターニングを行った後、シリサイド化したが、本例では先にシリサイド化を行った後、パターニングを行う。図６Ａ〜図６Ｄの工程は、上記例の図５Ａ〜図５Ｄの工程と全く同様に行われる。
【００３７】
図６Ｄの金属膜１２の上にＳｉ膜１３を形成する工程の後、図６Ｅに示すように、これらに対して熱処理を行い、金属とＳｉとの間で金属シリサイド反応（合金化反応）を生じさせ、金属シリサイド層１５を形成する。この際の熱処理の条件は、上記例の図５Ｈの工程と同様である。
【００３８】
次に、図示していないレジスト塗布・リソグラフィの工程を経て、図６Ｆに示すように、ドライエッチング（ＲＩＥ加工）により、金属シリサイド層１５をパターニングして配線層５を形成する。ＲＩＥ加工は、例えばＣＦ４ガス、ＳＦ６ガス、Ｃｌ２ガスなどを用いて行う。ＲＩＥ形状制御の目的で金属シリサイド層１５の上に加工ハードマスクとしてＴｉＮ膜、ＳｉＮ膜、ＳｉＯ２膜などが成膜されていてもよい。
【００３９】
次に、図６Ｇに示すように、上記例の図５Ｇの工程と同様、グラフェン膜１１のエッチング加工を行う。これにより、バリア層４を形成する。次に、図６Ｈに示すように、上記例の図５Ｉの工程と同様、バリア層４および配線層５からなる配線構造を被覆するように表面保護層６を形成し、半導体装置１０を完成させる。
【００４０】
＜第２の実施形態＞
第２の実施形態では、配線層５を構成する金属シリサイド化合物と、バリア層４を構成するグラフェン膜表面とが、炭素結合を共有する構成を有している。金属シリサイド化合物を構成する金属が、炭素の固溶限を有する金属または炭化物を形成する金属であれば、グラフェン膜の表面と炭素結合を共有することができる。このように炭素結合を共有することにより、密着性の向上、コンタクト抵抗の低減に繋がる。
【００４１】
炭素結合の共有は、熱処理による金属シリサイドの合金化反応の際に、金属層、あるいは金属シリサイド化合物（配線層）と、グラフェン膜表面との間で生じさせることができる。
【００４２】
＜第３の実施形態＞
第３の実施形態では、金属シリサイド合金化後、グラフェン膜端面のダングリングボンドの終端処理を実施する。グラフェン層端のダングリングボンドの終端処理が行われることにより、グラフェンの伝導特性が改善される。ダングリングボンドの終端処理としては、Ｈ２シンタリングを挙げることができる。また、ダングリングボンド終端処理は、Ｈ２シンタリングに限らず、例えばシリル化処理や、ＨＤＭＳによる疎水化処理などであってもよい。シリル化処理や疎水化処理では、シリコン−メチル基などによってダングリングボンドを終端する。また、ダングリングボンド終端処理は、金属シリサイド合金化処理の後処理として含める、あるいは次工程の表面保護層を形成の前処理として含めることで、連続処理化してもよい。
【００４３】
＜第４の実施形態＞
図７は、第４の実施形態に係る半導体装置を示す断面図である。図７に示すように、第４の実施形態の半導体装置１０´では、コンタクト層３は、コンタクト層絶縁膜２の中のプラグ部分の他、グラフェン膜を含むバリア層４に接する部分にバリア層４と同幅の接触部７を有している。すなわち、Ｐｏｌｙ−Ｓｉ等からなるコンタクト層３の一部である接触部７と、グラフェン膜を含むバリア層４と、金属シリサイド化合物を含む配線層５とが同幅で積層した構造を有している。
【００４４】
このような構造の場合は、グラフェン膜を含む安定的なバリア層４がコンタクト層３の接触部７と金属シリサイド化合物を含む配線層５の全面に介在されていることとなり、グラフェン膜のバリア効果を高めることができる。
【００４５】
以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
【００４６】
例えば、半導体装置の構造は、図１や図７に示したものに限らず、下層の導電層と上層の金属シリサイド化合物を含む層の間に、グラフェン膜を含む構造を有するものであればよい。
【符号の説明】
【００４７】
１；基板
２；コンタクト層絶縁膜
３；コンタクト層
４；バリア層
５；配線層
６；表面保護層
７；接触部
１０，１０´；半導体装置
１１；グラフェン膜
１２；金属膜
１３；Ｓｉ膜
１４；配線パターン
【図１】
2020155471.tif 000003
【図２】
2020155471.tif 000004
【図３】
2020155471.tif 000005
【図４】
2020155471.tif 000006
【図５Ａ】
2020155471.tif 000007
【図５Ｂ】
2020155471.tif 000008
【図５Ｃ】
2020155471.tif 000009
【図５Ｄ】
2020155471.tif 000010
【図５Ｅ】
2020155471.tif 000011
【図５Ｆ】
2020155471.tif 000012
【図５Ｇ】
2020155471.tif 000013
【図５Ｈ】
2020155471.tif 000014
【図５Ｉ】
2020155471.tif 000015
【図６Ａ】
2020155471.tif 000016
【図６Ｂ】
2020155471.tif 000017
【図６Ｃ】
2020155471.tif 000018
【図６Ｄ】
2020155471.tif 000019
【図６Ｅ】
2020155471.tif 000020
【図６Ｆ】
2020155471.tif 000021
【図６Ｇ】
2020155471.tif 000022
【図６Ｈ】
2020155471.tif 000023
【図７】
2020155471.tif 000024