(57)【要約】【課題】画質を向上させることができる固体撮像素子を提供すること。【解決手段】受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子を提供する。【選択図】図１
2020043098.tif 000002
【特許請求の範囲】
【請求項１】
受光した光を電荷に変換する光電変換部と、
該光電変換部から転送された電荷を保持するメモリー部と、
光を遮光する遮光部と、を備え、
該光電変換部及び該メモリー部が半導体基板内に形成され、
該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、
該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、
該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子。
【請求項２】
前記光電変換部に光が入射する側である前記半導体基板の裏面側に高誘電率材料膜を備え、
光入射側から前記蓋部と該高誘電率材料膜とがこの順で配され、
前記少なくとも１つの凹部構造が、前記蓋部の下部を起点として該高誘電率材料膜を掘り込んで形成される、請求項１に記載の固体撮像素子。
【請求項３】
前記光電変換部に光が入射する側である前記半導体基板の裏面側に高誘電率材料膜を備え、
光入射側から前記蓋部と該高誘電率材料膜とがこの順で配され、
前記半導体基板にはシリコン層を有しており、
前記少なくとも１つの凹部構造が、前記蓋部の下部を起点として該高誘電率材料膜と該シリコン層とを掘り込んで形成される、請求項１に記載の固体撮像素子。
【請求項４】
前記シリコン層がＰ＋層である、請求項３に記載の固体撮像素子。
【請求項５】
前記少なくとも１つの凹部構造と前記Ｐ＋層とを接続させてグランド（ＧＮＤ）に落とす、請求項４に記載の固体撮像素子。
【請求項６】
行列状に複数の画素が配列され、該画素毎に前記少なくとも１つの凹部構造が形成され、前記少なくとも１つの凹部構造が少なくとも隣り合う該画素間で連続的に配置された凹部構造の群が形成される、請求項１に記載の固体撮像素子。
【請求項７】
前記連続的に配置された凹部構造の群のそれぞれの凹部構造が該画素の対称性に合わせて配置される、請求項６に記載の固体撮像素子。
【請求項８】
行列状に複数の画素が配列され、該画素毎に前記少なくとも１つの凹部構造が形成され、前記少なくとも１つの凹部構造が少なくとも隣り合う該画素間で非連続的に配置された凹部構造の群が形成される、請求項１に記載の固体撮像素子。
【請求項９】
前記非連続的に配置された凹部構造の群のそれぞれの凹部構造が該画素の対称性に合わせて配置される、請求項８に記載の固体撮像素子。
【請求項１０】
固体撮像素子が搭載されて、
該固体撮像素子が、
受光した光を電荷に変換する光電変換部と、
該光電変換部から転送された電荷を保持するメモリー部と、
光を遮光する遮光部と、を備え、
該光電変換部及び該メモリー部が半導体基板内に形成され、
該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、
該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、
該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子及び電子機器に関する。
【背景技術】
【０００２】
一般的に、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサやＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの固体撮像素子は、デジタルスチルカメラやデジタルビデオカメラなどに広く用いられている。
【０００３】
ＣＭＯＳイメージセンサに入射した光は、画素が有するＰＤ（Ｐｈｏｔｏｄｉｏｄｅ：フォトダイオード）において光電変換される。そして、ＰＤで発生した電荷が、転送トランジスタを介してＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ：フローティングディフュージョン）に転送され、受光量に応じたレベルの画素信号に変換される。
【０００４】
ところで、従来のＣＭＯＳイメージセンサでは、一般的に各画素から画素信号を行ごとに順次読み出す方式、いわゆるローリングシャッタ方式が採用されているため、露光タイミングの違いによって画像に歪みが発生することがあった。そこで、画素内に電荷保持部を設けることによって、全ての画素から画素信号を同時に読み出す方式、いわゆるグローバルシャッタ方式を採用し、全画素同時電子シャッタ機能を備えたＣＭＯＳイメージセンサが開示されている。グローバルシャッタ方式を採用することにより、露光タイミングが全ての画素で同一になり、画像に歪みが発生することを回避することができる。
【０００５】
例えば、フォトダイオード（ＰＤ）と、電荷保持部と、遮光部とを備える固体撮像素子が提案されている（特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１５−２２８５１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１で提案された技術では、画質の更なる向上が図れないおそれがある。
【０００８】
そこで、本技術は、このような状況に鑑みてなされたものであり、画質を向上させることができる固体撮像素子、及び固体撮像素子を搭載した電子機器を提供することを主目的とする。
【課題を解決するための手段】
【０００９】
本発明者らは、上述の目的を解決するために鋭意研究を行った結果、画質を飛躍的に向上させることに成功し、本技術を完成するに至った。
【００１０】
すなわち、本技術では、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子を提供する。
【００１１】
本技術に係る固体撮像素子は、前記光電変換部に光が入射する側である前記半導体基板の裏面側に高誘電率材料膜を備えてよく、そして、光入射側から前記蓋部と該高誘電率材料膜とがこの順で配されてよく、この場合、前記少なくとも１つの凹部構造が、前記蓋部の下部を起点として該高誘電率材料膜を掘り込んで形成される。
【００１２】
本技術に係る固体撮像素子は、前記光電変換部に光が入射する側である前記半導体基板の裏面側に高誘電率材料膜を備えてよく、そして、光入射側から前記蓋部と該高誘電率材料膜とがこの順で配されてよく、さらに、前記半導体基板内にはシリコン層を有していてよく、この場合、前記少なくとも１つの凹部構造が、前記蓋部の下部を起点として該高誘電率材料膜と該シリコン層とを掘り込んで形成される。
【００１３】
本技術に係る固体撮像素子において、前記シリコン層がＰ＋層でよい。
本技術に係る固体撮像素子において、前記少なくとも１つの凹部構造と前記Ｐ＋層とを接続させて、グランド（ＧＮＤ）に落としてよい。
【００１４】
本技術に係る固体撮像素子において、行列状に複数の画素が配列されてよく、該画素毎に前記少なくとも１つの凹部構造が形成されよく、前記少なくとも１つの凹部構造が少なくとも隣り合う該画素間で連続的に配置された凹部構造の群が形成されてよい。
本技術に係る固体撮像素子において、前記連続的に配置された凹部構造の群のそれぞれの凹部構造が該画素の対称性に合わせて配置されてよい。
【００１５】
本技術に係る固体撮像素子において、行列状に複数の画素が配列されてよく、該画素毎に前記少なくとも１つの凹部構造が形成されてよく、前記少なくとも１つの凹部構造が少なくとも隣り合う該画素間で非連続的に配置された凹部構造の群が形成されてよい。
本技術に係る固体撮像素子において、前記非連続的に配置された凹部構造の群のそれぞれの凹部構造が該画素の対称性に合わせて配置されてよい。
【００１６】
また、本技術では、本技術に係る固体撮像素子が搭載された電子機器を提供する。
【００１７】
本技術によれば、画質を向上させることができる。なお、ここに記載された効果は、必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１８】
【図１】本技術を適用した固体撮像素子の構成例を示す断面図である。
【図２】本技術を適用した固体撮像素子の構成例を示す断面図である。
【図３】本技術を適用した固体撮像素子の構成例を示す断面図である。
【図４】本技術を適用した固体撮像素子の構成例を示す断面図である。
【図５】本技術を適用した固体撮像素子の構成例を示す断面図である。
【図６】本技術を適用した固体撮像素子の構成例を示す断面図である。
【図７】本技術を適用した固体撮像素子の構成例を示す平面図である。
【図８】本技術を適用した固体撮像素子の構成例を示す平面図である。
【図９】本技術を適用した固体撮像素子の構成例を示す図である。
【図１０】本技術を適用した固体撮像素子の構成を説明するための図である。
【図１１】本技術を適用した固体撮像素子の製造方法の一例を示す断面図である。
【図１２】本技術を適用した固体撮像素子の製造方法の一例を示す断面図である。
【図１３】固体撮像素子の構成例を示す断面図である。
【図１４】固体撮像素子の構成例を示す図である。
【図１５】本技術を適用した第１〜第２の実施形態の固体撮像素子の使用例を示す図である。
【図１６】本技術を適用した第３の実施形態に係る電子機器の一例の機能ブロック図である。
【発明を実施するための形態】
【００１９】
以下、本技術を実施するための好適な形態について説明する。以下に説明する実施形態は、本技術の代表的な実施形態の一例を示したものであり、これにより本技術の範囲が狭く解釈されることはない。
【００２０】
なお、特に断りがない限り、図面において、「上」とは図中の上方向を意味し、「下」とは、図中の下方向を意味し、「左」とは図中の左方向を意味し、「右」とは図中の右方向を意味する。また、図面については、同一又は同等の要素又は部材には同一の符号を付し、重複する説明は省略する。
【００２１】
説明は以下の順序で行う。
１．本技術の概要
２．第１の実施形態（固体撮像素子の例１）
３．第２の実施形態（固体撮像素子の例２）
４．第３の実施形態（固体撮像素子の例３）
５．第４の実施形態（固体撮像素子の例４）
６．第５の実施形態（固体撮像素子の例５）
７．第６の実施形態（固体撮像素子の例６）
８．第７の実施形態（固体撮像素子の例７）
９．第８の実施形態（固体撮像素子の例８）
１０．第９の実施形態（電子機器の例）
１１．本技術を適用した固体撮像素子の使用例
【００２２】
＜１．本技術の概要＞
まず、本技術の概要について説明をする。
【００２３】
本技術は、裏面照射型であって、グローバルシャッタ機能を有するイメージセンサにおいて、メモリー部（ＭＥＭ）をメタル等で遮光する構造であっても、画質の更なる向上、特には、暗時特性の更なる改善を図ることができる技術に関するものである。
【００２４】
裏面照射型であって、グローバルシャッタ機能を有するイメージセンサにおいて、メモリー部（ＭＥＭ）をメタル等で遮光する構造を、以下に、図１３及び図１４を用いて説明をする。
【００２５】
図１３に、固体撮像素子１０００の断面図を示す。具体的には、図１３には、固体撮像素子１０００が備えるメモリー部６の周辺部が、断面図として詳細に示されている。固体撮像素子１０００は、半導体基板１０００ｂの表面側（図１３の下側）に配線層（不図示）が設けられ、半導体基板１０００ｂの裏面側（図１３の上側）に光が入射される。
【００２６】
図１３に示されるように、遮光部１は、メモリー部（ＭＥＭ）６を覆うように配置される蓋部１−２と、ＰＤ５−１とメモリー部６との間であって、半導体基板１０００ｂ内を延在して縦溝に埋め込まれるように配置される埋め込み部１−１と、ＰＤ５−２とメモリー部６との間であって、半導体基板１０００ｂ（Ｐ＋層７（Ｐ型の半導体領域）及びＮ−層８（Ｎ型の半導体領域））内を延在して縦溝に埋め込まれるように配置される埋め込み部１−３と、を有して形成される。蓋部１−２は、半導体基板１０００ｂに対して略平行に形成され、埋め込み部１−１及び１−３は、蓋部１−２に対して略直交する方向に延在するように所定の深さまで形成されている。
【００２７】
固体撮像素子１０００は、光電変換部（ＰＤ５−１及び５−２）に光が入射する側である半導体基板１０００ｂの裏面側（半導体基板１０００ｂの上部）に高誘電率材料膜４、反射防止膜１０及びピニング膜９を備える。図１３に示されるように、光入射側（図１３中の上部）から順に、遮光部１の蓋部１−２と、高誘電率材料膜４と、反射防止膜１０と、ピニング膜９とがこの順で配されている。
【００２８】
固体撮像素子１０００は、メモリー部（ＭＥＭ）６を遮光するメタル領域が画素領域に連続的に広く配置されることにより、下層の高誘電率材料膜（絶縁膜）４との応力差によって半導体基板１０００ｂ（Ｐ＋層７（Ｐ型の半導体領域）及びＮ−層８（Ｎ型の半導体領域））の界面又は内部にひずみが生じる場合があり、そのひずみが暗時特性の悪化を引き起こす場合がある。
【００２９】
図１４（ａ）に、固体撮像素子６００における有効画素領域６０１と無効領域６０２とを示す。図１４（ｂ）は、有効画素領域６０１の８画素分について、光入射側から見た拡大平面図（鳥観図）（有効画素領域６００−１）である。図１４（ｂ）に示される画素６００−１ａは１画素分を示す。図１４（ｃ）は、有効画素領域５０１のメモリー部６の周辺部の拡大断面図（有効画素領域６００−２）である。図１４（ｄ）は、無効領域６０２について、光入射側から見た拡大平面図（鳥観図）（無効領域６００−３）である。図１４（ｅ）は、無効領域６０２の拡大断面図（無効領域６００−４）である。
【００３０】
図１４（ｅ）に示されるように、無効領域６００−４において、遮光メタル６００−４−１は、埋め込み部６００−４−１ａ及び蓋部６００−４−１ｂから構成されている。図１４（ｄ）（光入射側から見た拡大平面図）を参照すると、埋め込み部６００−３−２（図１４（ｅ）中の６００−４−１ａに相当）は、蓋部６００−３−１（図１４（ｅ）中の６００−４−１ｂに相当）の略中心部に位置している。
【００３１】
蓋部６００−４−１ｂは、Ｐ＋層６００−４−３（Ｐ型の半導体領域）とＮ−層６００−４−４ａ及び６００−４−４ｂ（Ｎ型の半導体領域）とから構成されている半導体基板に対して略平行に形成されている。埋め込み部６００−４−１ａは、蓋部６００−４−１ｂの下部を起点として、高誘電率材料膜４と、Ｐ＋層（シリコン層）７とをこの順で掘り込んで形成されている。すなわち、埋め込み部（遮光メタル）６００−４−１ａとＰ＋層（シリコン層）６００−４−３とは接触（接続）して、グランド（ＧＮＤ）に落とすことができる。遮光部１（遮光メタル）の電気的安定性の為、有効画素領域６０１の外（画角外周）の無効領域６０２で遮光メタル６００−４−１とシリコンのＰ＋層６００−４−３とを接続させてグランド（ＧＮＤ）に落としている。
【００３２】
一方、図１４（ｃ）を参照すると、遮光部１と、Ｐ＋層（シリコン層）７とは接触（接続）していないので、導通することが不可能であり、グランド（ＧＮＤ）に落とすことはできない。
【００３３】
本技術は上記の事情を鑑みてなされたものである。本技術に係る固体撮像素子は、本技術に係る固体撮像素子の特定の構造（凹部構造）により、メモリー部（ＭＥＭ）を、例えばメタルで遮光する構造（遮光部）で生じる遮光部（遮光メタル）と遮光部の下層（光入射側とは反対側の層であって、遮光部からみて、導体基板の表面側の層）（例えば、高誘電率材料膜）との応力差によるひずみを抑制し、暗時特性の悪化を抑制する。さらに、本技術に係る固体撮像素子では、本技術に係る固体撮像素子の特定の構造（凹部構造、例えば遮光メタル）とシリコン層（例えば、Ｐ＋層）とを接続して（接触させて）グランド（ＧＮＤ）に落として、暗時特性値を有効画素領域内で均一に保つことができる。
【００３４】
以下に、本技術に係る実施の形態について詳細に説明をする。
【００３５】
＜２．第１の実施形態（固体撮像素子の例１）＞
本技術に係る第１の実施形態（固体撮像素子の例１）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第１の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。
【００３６】
本技術に係る第１の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜を少なくとも備える。本技術に係る第１の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜を掘り込んで形成される。
【００３７】
本技術に係る第１の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第１の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜を掘り込んで形成されるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第１の実施形態の固体撮像素子の暗時特性が改善され得る。
【００３８】
図１（ａ）に、本技術に係る第１の実施形態の固体撮像素子１０の断面図を示す。具体的には、図１（ａ）には、固体撮像素子１０が備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第１の実施形態の固体撮像素子１０は、半導体基板１０ｂの表面側（図１（ａ）の下側）に配線層（不図示）が設けられ、半導体基板１０ｂの裏面側（図１（ａ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
【００３９】
図１（ａ）に示されるように、遮光部１は、メモリー部（ＭＥＭ）６を覆うように配置される蓋部１−２と、ＰＤ５−１とメモリー部６との間であって、半導体基板１０ｂ内を延在して縦溝に埋め込まれるように配置される埋め込み部１−１と、ＰＤ５−２とメモリー部６との間であって、半導体基板１０ｂ（Ｐ＋層７（Ｐ型の半導体領域）及びＮ層８（Ｎ型の半導体領域））内を延在して縦溝に埋め込まれるように配置される埋め込み部１−３と、を有して形成される。蓋部１−２は、半導体基板１０ｂに対して略平行に形成され、埋め込み部１−１及び１−３は、蓋部１−２に対して略直交する方向に延在するように所定の深さまで形成されている。埋め込み部１−１（第１埋め込み部）は、ＰＤ５−１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されているため、半導体基板１０ｂを貫通していない。一方、埋め込み部１−３（第２埋め込み部）は、ＰＤ５−１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されていないため（転送領域以外）、半導体基板１０ｂを貫通してよい。図１（ａ）中では、埋め込み部１−３は、半導体基板１０ｂを貫通し、半導体基板１０ｂの表面側（光入射側とは反対側）を絶縁する絶縁膜（酸化膜）１１まで到達している。なお、ＰＤ５−２で生じた電荷の転送先のメモリーは、図１（ａ）には図示されていないが、ＰＤ５−２の右側に配されるメモリー部（ＭＥＭ）である。
【００４０】
固体撮像素子１０は、光電変換部（ＰＤ５−１及び５−２）に光が入射する側である半導体基板１０ｂの裏面側（半導体基板１０ｂの上部）に高誘電率材料膜４、反射防止膜１０及びピニング膜９を備える。図１（ａ）に示されるように、光入射側（図１（ａ）中の上部）から順に、遮光部１の蓋部１−２と、高誘電率材料膜４と、反射防止膜１０とピニング膜９とがこの順で配されている。
【００４１】
図１（ａ）を参照すると、遮光部１（埋め込み部１−１及び埋め込み部１−３）は、高誘電率材料膜４に埋め込まれて形成されている。例えば、遮光部１（埋め込み部１−１及び埋め込み部１−３、並びに蓋部１−２）は、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されている。そして、高誘電率材料膜４は、例えば、二酸化ケイ素（ＳｉＯ２）や、酸化ハフニウム（ＨｆＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化ジルコニウム（ＺｒＯ２）などの材料により形成される。
【００４２】
凹部構造２は、埋め込み部１−１と埋め込み部１−３との間であって、埋め込み部１−１及び埋め込み部１−３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造２は、蓋部１−２の下部を起点として、高誘電率材料膜４を掘り込んで形成されている。凹部構造２は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造２は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
【００４３】
図１（ａ）に示されるように、固体撮像素子１０に凹部構造２が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１−２）とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子１０の暗時特性が改善され得る。
【００４４】
＜３．第２の実施形態（固体撮像素子の例２）＞
本技術に係る第２の実施形態（固体撮像素子の例２）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部は半導体基板内に形成され、シリコン層は半導体基板内に有しており、該遮光部が、該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第２の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。
【００４５】
本技術に係る第２の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜を少なくとも備える。本技術に係る第１の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜とシリコン層とをこの順で掘り込んで形成される。シリコン層はＰ＋層でよい。
【００４６】
本技術に係る第２の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第２の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜とシリコン層（例えば、Ｐ＋層）とを、この順で掘り込んで形成されるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第２の実施形態の固体撮像素子の暗時特性が改善され得る。
【００４７】
図１（ｂ）に、本技術に係る第２の実施形態の固体撮像素子２０の断面図を示す。具体的には、図１（ｂ）には、固体撮像素子２０が備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第１の実施形態の固体撮像素子２０は、半導体基板２０ｂの表面側（図１（ｂ）の下側）に配線層（不図示）が設けられ、半導体基板２０ｂの裏面側（図１（ｂ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
【００４８】
図１（ｂ）に示されるように、遮光部１は、メモリー部（ＭＥＭ）６を覆うように配置される蓋部１−２と、ＰＤ５−１とメモリー部６との間であって、半導体基板２０ｂ内を延在して縦溝に埋め込まれるように配置される埋め込み部１−１と、ＰＤ５−２とメモリー部６との間であって、半導体基板２０ｂ（Ｐ＋層７（Ｐ型の半導体領域）及びＮ層８（Ｎ型の半導体領域））内を延在して縦溝に埋め込まれるように配置される埋め込み部１−３と、を有して形成される。蓋部１−２は、半導体基板２０ｂに対して略平行に形成され、埋め込み部１−１及び１−３は、蓋部１−２に対して略直交する方向に延在するように所定の深さまで形成されている。埋め込み部１−１（第１埋め込み部）は、ＰＤ５−１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されているため、半導体基板２０ｂを貫通していない。一方、埋め込み部１−３（第２埋め込み部）は、ＰＤ５−１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されていないため（転送領域以外）、半導体基板２０ｂを貫通してよい。図１（ｂ）中では、埋め込み部１−３は、半導体基板２０ｂを貫通し、半導体基板２０ｂの表面側（光入射側とは反対側）を絶縁する絶縁膜（酸化膜）１１まで到達している。なお、ＰＤ５−２で生じた電荷の転送先のメモリーは、図１（ｂ）には図示されていないが、ＰＤ５−２の右側に配されるメモリー部（ＭＥＭ）である。
【００４９】
固体撮像素子２０は、光電変換部（ＰＤ５−１及び５−２）に光が入射する側である半導体基板２０ｂの裏面側（半導体基板２０ｂの上部）に高誘電率材料膜４、反射防止膜１０及びピニング膜９を備える。図１（ｂ）に示されるように、光入射側（図１（ｂ）中の上部）から順に、遮光部１の蓋部１−２と、高誘電率材料膜４と、反射防止膜１０とピニング膜９とがこの順で配されている。
【００５０】
図１（ｂ）を参照すると、遮光部１（埋め込み部１−１及び埋め込み部１−３）は、高誘電率材料膜４に埋め込まれて形成されている。例えば、遮光部１（埋め込み部１−１及び埋め込み部１−３、並びに蓋部１−２）は、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されている。そして、高誘電率材料膜４は、例えば、二酸化ケイ素（ＳｉＯ２）や、酸化ハフニウム（ＨｆＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化ジルコニウム（ＺｒＯ２）などの材料により形成される。
【００５１】
凹部構造３は、埋め込み部１−１と埋め込み部１−３との間であって、埋め込み部１−１及び埋め込み部１−３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造３は、蓋部１−２の下部を起点として、高誘電率材料膜４と、ＰＴ層１０とピニング膜９とＰ＋層（シリコン層）７とをこの順で掘り込んで形成されている。凹部構造３は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造３は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
【００５２】
図１（ｂ）に示されるように、固体撮像素子２０に凹部構造３が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１−２）とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子２０の暗時特性が改善され得る。
【００５３】
次に、図７（ａ）に、本技術に係る第２の実施形態の固体撮像素子５０の平面図を示す。具体的には、図７（ａ）には、固体撮像素子５０の８画素分（４画素（行）×２画素（列））が示されている。図７（ａ）は、固体撮像素子５０の８画素分について、例えば、図１に示される凹部構造２又は凹部構造３を光入射側から見た鳥観図である。
【００５４】
固体撮像素子５０について、１画素分の画素５０ａを用いて詳細に説明をする。画素５０ａは、蓋部５４と埋め込み部５５及び５６とから構成される遮光部と、メモリー部（不図示）と、複数画素間であって連続的である（ライン状の）凹部構造５１と、ＰＤ５３とを含んで構成されている。図１で説明したように、メモリー部は遮光部の蓋部５４の下部に位置しているので、メモリー部は不図示とした。埋め込み部５５（図７（ａ）中のグレー領域）は半導体基板（シリコン）を貫通していないが、埋め込み部５６（図７（ａ）中の黒領域）は半導体基板（シリコン）を貫通している。すなわち、ＰＤ５３で生じた電荷は、埋め込み部５５を介して、メモリー部（不図示）に転送される。
【００５５】
連続的な（ライン状）の凹部構造５１は、行方向の複数画素間で（図７（ａ）中では４画素分が示されている。）連続的に配置されて、凹部構造の群が形成されている。
【００５６】
図７（ｂ）に、本技術に係る第２の実施形態の固体撮像素子６０の平面図を示す。具体的には、図７（ｂ）には、固体撮像素子６０の８画素分（４画素（行）×２画素（列））が示されている。図７（ｂ）は、固体撮像素子６０の８画素分について、例えば、図１に示される凹部構造２又は凹部構造３を光入射側から見た鳥観図である。
【００５７】
固体撮像素子６０について、画素６０ａを用いて詳細に説明をする。画素６０ａは、蓋部５４と埋め込み部５５及び５６とから構成される遮光部と、メモリー部（不図示）と、凹部構造５５−１と、ＰＤ５３とを含んで構成されている。固体撮像素子６０では、凹部構造は画素毎に非連続的に含まれており、図７（ｂ）中では８画素分が示されているので、凹部構造は合計８個分（凹部構造５５−１〜５５−８）が図示されている。図１で説明したように、メモリー部は遮光部の蓋部５４の下部に位置しているので、メモリー部は不図示とした。埋め込み部５５（図７（ａ）中のグレー領域）は半導体基板（シリコン）を貫通していないが、埋め込み部５６（図７（ａ）中の黒領域）は半導体基板（シリコン）を貫通している。すなわち、ＰＤ５３で生じた電荷は、埋め込み部５５を介して、メモリー部（不図示）に転送される。
【００５８】
非連続的な凹部構造５５−１〜５５−８は、画素毎に非連続的に配置されて、凹部構造の群が形成されている。凹部構造の群（非連続的な凹部構造５５−１〜５５−８の全体的な凹部構造）は、画素の対称性に合わせて配置されている。ここでいう対称性とは画素が画素６０ａと画素６０ｂのように左右対称の配置になっている場合、凹部構造５５−１と５５−２も左右対称に配置されていることを示す。
【００５９】
図９（ａ）に、本技術に係る第２の実施形態の固体撮像素子５００における有効画素領域５０１と無効領域５０２とを示す。図９（ｂ）は、有効画素領域５０１の８画素分について、例えば、図１に示される凹部構造２又は凹部構造３を光入射側から見た拡大平面図（鳥観図）（有効画素領域５００−１）である。図９（ｃ）は、図９（ｂ）に示されるＡ−Ｂ線に沿った断面図であり、有効画素領域５０１のメモリー部６の周辺部の拡大断面図（有効画素領域５００−２）である。図９（ｂ）に示されるＡ−Ｂ線のＡ側とＢ側とは、図９（Ｃ）に示されるＡ側とＢ側とに対応する。図９（ｄ）は、無効領域５０２について、光入射側から見た拡大平面図（鳥観図）（無効領域５００−３）である。図９（ｅ）は、無効領域５０２の拡大断面図（無効領域５００−４）である。
【００６０】
図９（ｅ）に示されるように、無効領域６００−４において、遮光メタル５００−４−１は、埋め込み部５００−４−１ａ及び蓋部５００−４−１ｂから構成されている。図９（ｄ）（光入射側から見た拡大平面図）を参照すると、埋め込み部５００−３−２（図９（ｅ）中の５００−４−１ａに相当）は、蓋部５００−３−１（図９（ｅ）中の５００−４−１ｂに相当）の略中心部に位置している。
【００６１】
蓋部５００−４−１ｂは、Ｐ＋層５００−４−３（Ｐ型の半導体領域）とＮ−層５００−４−４ａ及び５００−４−４ｂ（Ｎ型の半導体領域）とから構成されている半導体基板に対して略平行に形成されている。埋め込み部５００−４−１ａは、蓋部５００−４−１ｂの下部を起点として、高誘電率材料膜５００−４−２と、Ｐ＋層（シリコン層）５００−４−３とをこの順で掘り込んで形成されている。すなわち、埋め込み部（遮光メタル）５００−４−１ａとＰ＋層（シリコン層）５００−４−３とは接触（接続）して導通し、グランド（ＧＮＤ）に落とすことができる。遮光部１（遮光メタル）の電気的安定性の為、有効画素領域５０１の外（画角外周）の無効領域５０２で遮光メタル５００−４−１とシリコンのＰ＋層５００−４−３とを接続させて導通させてグランド（ＧＮＤ）に落としている。
【００６２】
さらに、図９（ｃ）を参照すると、凹部構造３及びＰ＋層（シリコン層）７も、接触（接続）して導通しているので、有効画素領域５０１の各画素で、グランド（ＧＮＤ）に落とすことができる。結果として、本技術に係る第２の実施形態の固体撮像素子では、暗時特性値が有効画素領域内で均一に保ち得る。
【００６３】
図１０を用いて、本技術に係る第２の実施形態の固体撮像素子について説明をする。図１０は、半導体基板（ＰＤ）及びゲートの平面レイアウト図である。図１０には、固体撮像素子９０の４画素分が示されている。固体撮像素子９０について、画素９０ａを用いて詳細に説明をする。
【００６４】
画素９０ａは、ＰＤ５３とメモリー部（ＭＥＭ）５８と、ＴＲＸゲート６０と、ＴＲＧゲート５９と、ＴＲＹゲート６１と、遮光部の埋め込み部５５（図１０中のグレー領域）と、埋め込み部５６（図１０中の黒領域）とを少なくとも含んで構成されている。
【００６５】
埋め込み部５５（図１０中のグレー領域）は半導体基板（シリコン）を貫通していないが、埋め込み部５６（図１０中の黒領域）は半導体基板（シリコン）を貫通している。すなわち、ＰＤ５３で生じた電荷は、埋め込み部５５を介して、矢印Ｐ方向にメモリー部５８に転送される。そして、ＴＲＸゲート６０は、ＰＤ５３からメモリー部５８への電荷の転送を制御するために設けられている。ＴＲＧゲート５９は、メモリー部５８から浮遊拡散領域（ＦＤ）に電荷を転送させるために設けられている。なお、浮遊拡散領域（ＦＤ）は、画素９０ａと図１０中の左隣の画素とで共有されている。ＴＲＹゲート６１は、メモリー部５８の領域からＰＤ５３の領域に電荷が逆流するのを防止するために設けられている。
【００６６】
図１１〜図１２は、本技術に係る第２の実施形態の固体撮像素子の製造方法の一例を示す断面図である。以下、図１１〜図１２を用いて、本技術に係る第２の実施形態の固体撮像素子の製造方法の一例を説明する。
【００６７】
まず、図１１を用いて、本技術に係る第２の実施形態の固体撮像素子の製造方法の例を説明する。
【００６８】
図１１（ａ）において、Ｓｉ基板（半導体基板）７０５に、表面側（光入射側とは反対側）から、順に、ＰＤ７０４と、メモリー部７０２と、ゲート７０１と、配線層７００とが積層される。
【００６９】
図１１（ｂ）において、図１１（ａ）で形成された積層体を反転して、支持基板７０６（ロジック基板でもよい。）を貼合せて、Ｓｉ基板（半導体基板）７０５（及びＰ＋層７０３）を薄肉化する。
【００７０】
図１１（ｃ）において、Ｓｉ基板（半導体基板）７０５（及びＰ＋層７０３）を掘り込み、縦溝部７１０〜７１２を形成し、ピニング膜７０９と反射防止膜７０８と高誘電率材料膜７０７とをこの順で成膜をする。高誘電率材料膜７０７は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて積層して平坦化する。
【００７１】
図１１（ｄ）において、メモリー部７０２の上部の高誘電率材料膜７０７と、反射防止膜７０８と、ピニング膜７０９と、Ｐ＋層７０３とを、この順で、フォトレジスト及びエッチングを用いて掘り込んで、凹部７１３を形成する。
【００７２】
次に、図１２を用いて、本技術に係る第２の実施形態の固体撮像素子の製造方法の例を説明する。
【００７３】
図１２（ａ）において、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、メタル（例えば、タングステン）を成膜して、遮光部の蓋部７１４及び埋め込み部７１６〜７１８、並びに凹部構造７１５を形成する。そして、フォトレジスト及びエッチングを用いて、光入射のために、ＰＤ７０４の上部を開口して開口領域Ｒを形成する。なお、メモリー部７０２を遮光する領域は遮光領域Ｔで示されている、
【００７４】
最後に、図１２（ｂ）において、通常の方法を用いて、カラーフィルタ層７２０とオンチップレンズ７１９をこの順で積層して、遮光部７２４（蓋部７２２と、埋め込み部７２１及び７２３とから構成されている。）と、凹部構造７２５とを備える固体撮像素子１００が製造される。
【００７５】
なお、上記で説明をした本技術に係る第２の実施形態の固体撮像素子の製造方法は、本技術に係る第１の実施形態の固体撮像素子及び後述する本技術に係る第３〜８の実施形態の固体撮像素子を製造するときに用いられ得る。
【００７６】
＜４．第３の実施形態（固体撮像素子の例３）＞
本技術に係る第３の実施形態（固体撮像素子の例３）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部は半導体基板内に形成され、シリコン層は半導体基板内に有しており、該遮光部が、該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第２の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。本技術に係る第３の実施形態の固体撮像素子が有する少なくとも１つの凹部構造は、例えば、本技術に係る第２の実施形態の固体撮像素子が有する少なくとも１つの凹部構造よりも幅広である。
【００７７】
本技術に係る第３の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜を少なくとも備える。本技術に係る第３の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜とシリコン層とをこの順で掘り込んで形成される。シリコン層はＰ＋層でよい。
【００７８】
本技術に係る第３の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第３の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜とシリコン層（例えば、Ｐ＋層）とを、この順で掘り込んで形成されて、少なくとも１つの凹部構造が幅広であるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第３の実施形態の固体撮像素子の暗時特性が改善され得る。
【００７９】
図２（ａ）に、本技術に係る第３の実施形態の固体撮像素子３０の断面図を示す。具体的には、図２（ａ）には、固体撮像素子３０が備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第３の実施形態の固体撮像素子３０は、半導体基板３０ｂの表面側（図２（ａ）の下側）に配線層（不図示）が設けられ、半導体基板３０ｂの裏面側（図２（ａ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
【００８０】
図２（ａ）に示されるように、遮光部１は、メモリー部（ＭＥＭ）６を覆うように配置される蓋部１−２と、ＰＤ５−１とメモリー部６との間であって、半導体基板３０ｂ内を延在して縦溝に埋め込まれるように配置される埋め込み部１−１と、ＰＤ５−２とメモリー部６との間であって、半導体基板３０ｂ（Ｐ＋層７（Ｐ型の半導体領域）及びＮ層８（Ｎ型の半導体領域））内を延在して縦溝に埋め込まれるように配置される埋め込み部１−３と、を有して形成される。蓋部１−２は、半導体基板３０ｂに対して略平行に形成され、埋め込み部１−１及び１−３は、蓋部１−２に対して略直交する方向に延在するように所定の深さまで形成されている。埋め込み部１−１（第１埋め込み部）は、ＰＤ５−１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されているため、半導体基板３０ｂを貫通していない。一方、埋め込み部１−３（第２埋め込み部）は、ＰＤ５−１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されていないため（転送領域以外）、半導体基板３０ｂを貫通してよい。図２（ａ）中では、埋め込み部１−３は、半導体基板３０ｂを貫通し、半導体基板３０ｂの表面側（光入射側とは反対側）を絶縁する絶縁膜（酸化膜）１１まで到達している。なお、ＰＤ５−２で生じた電荷の転送先のメモリーは、図２（ａ）には図示されていないが、ＰＤ５−２の右側に配されるメモリー部（ＭＥＭ）である。
【００８１】
固体撮像素子３０は、光電変換部（ＰＤ５−１及び５−２）に光が入射する側である半導体基板３０ｂの裏面側（半導体基板３０ｂの上部）に高誘電率材料膜４、反射防止膜１０及びピニング膜９を備える。図２（ａ）に示されるように、光入射側（図２（ａ）中の上部）から順に、遮光部１の蓋部１−２と、高誘電率材料膜４と、反射防止膜１０とピニング膜９とがこの順で配されている。
【００８２】
図２（ａ）を参照すると、遮光部１（埋め込み部１−１及び埋め込み部１−３）は、高誘電率材料膜４に埋め込まれて形成されている。例えば、遮光部１（埋め込み部１−１及び埋め込み部１−３、並びに蓋部１−２）は、タングステン（Ｗ）、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されている。そして、高誘電率材料膜４は、例えば、二酸化ケイ素（ＳｉＯ２）や、酸化ハフニウム（ＨｆＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化ジルコニウム（ＺｒＯ２）などの材料により形成される。
【００８３】
凹部構造１４は、埋め込み部１−１と埋め込み部１−３との間であって、埋め込み部１−１及び埋め込み部１−３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１４は、蓋部１−２の下部を起点として、高誘電率材料膜４と、ＰＴ層１０とピニング膜９とＰ＋層（シリコン層）７とをこの順で掘り込んで形成されている。凹部構造１４の幅（図２（ａ）中の左右方向の長さ）は前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）よりも大きく、凹部構造１４の幅の長さは、埋め込み部１−１を覆う高誘電率材料膜４の右端部にあるピニング膜９から、埋め込み部１−３を覆う高誘電率材料膜４の左端部にあるピニング膜９までの長さと略一致している。凹部構造１４は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１４は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
【００８４】
図２（ａ）に示されるように、固体撮像素子３０に幅広の凹部構造１４が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１−２）とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子３０の暗時特性が改善され得る。
【００８５】
図２（ｂ）に、本技術に係る第３の実施形態の固体撮像素子４０の断面図を示す。具体的には、図２（ｂ）には、固体撮像素子４０が備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第３の実施形態の固体撮像素子４０は、半導体基板４０ｂの表面側（図２（ｂ）の下側）に配線層（不図示）が設けられ、半導体基板４０ｂの裏面側（図２（ｂ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
【００８６】
図２（ｂ）に示されるように、遮光部１は、メモリー部（ＭＥＭ）６を覆うように配置される蓋部１−２と、ＰＤ５−１とメモリー部６との間であって、半導体基板４０ｂ内を延在して縦溝に埋め込まれるように配置される埋め込み部１−１と、ＰＤ５−２とメモリー部６との間であって、半導体基板４０ｂ（Ｐ＋層７（Ｐ型の半導体領域）及びＮ層８（Ｎ型の半導体領域））内を延在して縦溝に埋め込まれるように配置される埋め込み部１−３と、を有して形成される。蓋部１−２は、半導体基板４０ｂに対して略平行に形成され、埋め込み部１−１及び１−３は、蓋部１−２に対して略直交する方向に延在するように所定の深さまで形成されている。埋め込み部１−１（第１埋め込み部）は、ＰＤ５−１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されているため、半導体基板４０ｂを貫通していない。一方、埋め込み部１−３（第２埋め込み部）は、ＰＤ５−１からメモリー部６に電荷を転送する転送経路となる転送領域に形成されていないため（転送領域以外）、半導体基板４０ｂを貫通してよい。図２（ｂ）中では、埋め込み部１−３は、半導体基板４０ｂを貫通し、半導体基板４０ｂの表面側（光入射側とは反対側）を絶縁する絶縁膜（酸化膜）１１まで到達している。なお、ＰＤ５−２で生じた電荷の転送先のメモリーは、図２（ｂ）には図示されていないが、ＰＤ５−２の右側に配されるメモリー部（ＭＥＭ）である。
【００８７】
固体撮像素子４０は、光電変換部（ＰＤ５−１及び５−２）に光が入射する側である半導体基板４０ｂの裏面側（半導体基板４０ｂの上部）に高誘電率材料膜４、反射防止膜１０及びピニング膜９を備える。図２（ｂ）に示されるように、光入射側（図２（ｂ）中の上部）から順に、遮光部１の蓋部１−２と、高誘電率材料膜４と、反射防止膜１０とピニング膜９とがこの順で配されている。
【００８８】
図２（ｂ）を参照すると、遮光部１（埋め込み部１−１及び埋め込み部１−３）は、高誘電率材料膜４に埋め込まれて形成されている。例えば、遮光部１（埋め込み部１−１及び埋め込み部１−３、並びに蓋部１−２）は、タングステン（Ｗ）、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されている。そして、高誘電率材料膜４は、例えば、二酸化ケイ素（ＳｉＯ２）や、酸化ハフニウム（ＨｆＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化ジルコニウム（ＺｒＯ２）などの材料により形成される。
【００８９】
凹部構造１５は、埋め込み部１−１と埋め込み部１−３との間であって、埋め込み部１−１及び埋め込み部１−３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１５は、蓋部１−２の下部を起点として、高誘電率材料膜４と、ＰＴ層１０とピニング膜９とＰ＋層（シリコン層）７とをこの順で掘り込んで形成されている。凹部構造１５の幅（図２（ｂ）中の左右方向の長さ）は前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）及び前述した凹部構造１４の幅（図２（ａ）中の左右方向の長さ）よりも大きく、凹部構造１５の幅の長さは、埋め込み部１−１の右端部から、埋め込み部１−３の左端部までの長さと略一致している。凹部構造１５は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１５は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
【００９０】
図２（ｂ）に示されるように、固体撮像素子４０に幅広の凹部構造１５が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１−２）とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子３０の暗時特性が改善され得る。
【００９１】
図８（ａ）に、本技術に係る第３の実施形態の固体撮像素子７０の平面図を示す。具体的には、図８（ａ）には、固体撮像素子７０の８画素分（４画素（行）×２画素（列））が示されている。図８（ａ）は、固体撮像素子７０の８画素分について、例えば、図２に示される凹部構造１４又は凹部構造１５、より明確には、図２（ｂ）に示される凹部構造１５を光入射側（図２中の上側）から見た鳥観図である。
【００９２】
固体撮像素子７０について、画素７０ａを用いて詳細に説明をする。画素７０ａは、蓋部５４と埋め込み部５５及び５６とから構成される遮光部と、メモリー部（不図示）と、幅広であって複数画素間で連続的である（ライン状の）凹部構造５６と、ＰＤ５３とを含んで構成されている。図２（ａ）で説明したように、メモリー部は遮光部の蓋部５４の下部に位置しているので、メモリー部は不図示とした。埋め込み部５５（図８（ａ）中のグレー領域）は半導体基板（シリコン）を貫通していないが、埋め込み部５６（図８（ａ）中の黒領域）は半導体基板（シリコン）を貫通している。すなわち、ＰＤ５３で生じた電荷は、埋め込み部５５を介して、メモリー部（不図示）に転送される。
【００９３】
幅広である連続的な（ライン状の）凹部構造５６は、行方向の複数画素間で（図８（ａ）中では４画素分が示されている。）連続的に配置されて、凹部構造の群が形成されている。
【００９４】
図８（ｂ）に、本技術に係る第３の実施形態の固体撮像素子８０の平面図を示す。具体的には、図８（ｂ）には、固体撮像素子８０の８画素分（４画素（行）×２画素（列））が示されている。図８（ｂ）は、固体撮像素子８０の８画素分について、例えば、図２（ｂ）に示される凹部構造１５を光入射側（図２（ｂ）中の上側）から見た鳥観図である。
【００９５】
固体撮像素子８０について、画素８０ａを用いて詳細に説明をする。画素８０ａは、蓋部５４と埋め込み部５５及び５６とから構成される遮光部と、メモリー部（不図示）と、幅広である凹部構造５７−１と、ＰＤ５３とを含んで構成されている。固体撮像素子８０では、幅広である凹部構造は画素毎に非連続的に含まれており、図８（ｂ）中では８画素分が示されているので、幅広である凹部構造は合計８個分（幅広である凹部構造５７−１〜５７−８）で図示されている。図２（ｂ）で説明したように、メモリー部は遮光部の蓋部５４の下部に位置しているので、メモリー部は不図示とした。埋め込み部５５（図８（ｂ）中のグレー領域）は半導体基板（シリコン）を貫通していないが、埋め込み部５６（図８（ｂ）中の黒領域）は半導体基板（シリコン）を貫通している。すなわち、ＰＤ５３で生じた電荷は、埋め込み部５５を介して、メモリー部（不図示）に転送される。
【００９６】
幅広である凹部構造５７−１〜５７−８は、画素毎に非連続的に配置されて、凹部構造の群が形成されている。凹部構造の群（幅広である非連続的な凹部構造５７−１〜５７−８の全体の凹部構造）は、画素の対称性に合わせて配置されている。ここでいう対称性とは画素が画素８０ａと画素８０ｂのように左右対称の配置になっている場合、凹部構造５７−１と５７−２も左右対称に配置されていることを示す。
【００９７】
なお、本技術に係る第３の実施形態の固体撮像素子は、上記で説明をした以外は、本技術に係る第１〜第２の実施形態の固体撮像素子の欄で説明した内容（図面の説明の内容を含めて）がそのまま適用され得る。
【００９８】
＜５．第４の実施形態（固体撮像素子の例４）＞
本技術に係る第４の実施形態（固体撮像素子の例４）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第１の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。本技術に係る第４の実施形態の固体撮像素子が有する少なくとも１つの凹部構造は、例えば、本技術に係る第１の実施形態の固体撮像素子が有する少なくとも１つの凹部構造よりも幅広である。
【００９９】
本技術に係る第４の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜を少なくとも備える。本技術に係る第１の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜を掘り込んで形成される。
【０１００】
本技術に係る第４の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第４の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜を掘り込んで形成されて、少なくとも１つの凹部構造が幅広であるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第４の実施形態の固体撮像素子の暗時特性が改善され得る。
【０１０１】
図３（ａ）に、本技術に係る第４の実施形態の固体撮像素子３０Ａの断面図を示す。具体的には、図３（ａ）には、固体撮像素子３０Ａが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第４の実施形態の固体撮像素子３０Ａは、半導体基板３０ｂの表面側（図３（ａ）の下側）に配線層（不図示）が設けられ、半導体基板３０ｂの裏面側（図３（ａ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
【０１０２】
凹部構造１４０は、埋め込み部１−１と埋め込み部１−３との間であって、埋め込み部１−１及び埋め込み部１−３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１４は、蓋部１−２の下部を起点として、高誘電率材料膜４を掘り込んで形成されている。凹部構造１４０の幅（図２（ａ）中の左右方向の長さ）は前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）よりも大きく、凹部構造１４０の幅の長さは、埋め込み部１−１を覆う高誘電率材料膜４の右端部から、埋め込み部１−３を覆う高誘電率材料膜４の左端部までの長さと略一致している。凹部構造１４０は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１４０は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
【０１０３】
図３（ａ）に示されるように、固体撮像素子３０Ａに幅広の凹部構造１４０が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１−２）とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子３０Ａの暗時特性が改善され得る。
【０１０４】
図３（ｂ）に、本技術に係る第４の実施形態の固体撮像素子４０Ａの断面図を示す。具体的には、図３（ｂ）には、固体撮像素子４０Ａが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第４の実施形態の固体撮像素子４０Ａは、半導体基板４０ｂの表面側（図３（ｂ）の下側）に配線層（不図示）が設けられ、半導体基板４０ｂの裏面側（図３（ｂ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
【０１０５】
凹部構造１５０は、埋め込み部１−１と埋め込み部１−３との間であって、埋め込み部１−１及び埋め込み部１−３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１５は、蓋部１−２の下部を起点として、高誘電率材料膜４を掘り込んで形成されている。凹部構造１５０の幅（図３（ｂ）中の左右方向の長さ）は前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）及び前述した凹部構造１４０の幅（図３（ａ）中の左右方向の長さ）よりも大きく、凹部構造１５０の幅の長さは、埋め込み部１−１の右端部から、埋め込み部１−３の左端部までの長さと略一致している。凹部構造１５０は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１５０は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
【０１０６】
図３（ｂ）に示されるように、固体撮像素子４０Ａに幅広の凹部構造１５０が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１−２）とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子４０Ａの暗時特性が改善され得る。
【０１０７】
なお、本技術に係る第４の実施形態の固体撮像素子は、上記で説明をした以外は、本技術に係る第１〜第３の実施形態の固体撮像素子の欄で説明した内容（図面の説明の内容を含めて）がそのまま適用され得る。
【０１０８】
＜６．第５の実施形態（固体撮像素子の例５）＞
本技術に係る第５の実施形態（固体撮像素子の例５）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第５の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。
【０１０９】
本技術に係る第５の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜と反射防止膜とを少なくとも備える。本技術に係る第５の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜と反射防止膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜及び反射防止膜を掘り込んで形成される。
【０１１０】
本技術に係る第５の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第５の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜及び反射防止膜を掘り込んで形成されるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）と反射防止膜とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第５の実施形態の固体撮像素子の暗時特性が改善され得る。
【０１１１】
図４（ａ）に、本技術に係る第５の実施形態の固体撮像素子１０Ａの断面図を示す。具体的には、図４（ａ）には、固体撮像素子１０Ａが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第５の実施形態の固体撮像素子１０Ａは、半導体基板１０ｂの表面側（図４（ａ）の下側）に配線層（不図示）が設けられ、半導体基板１０ｂの裏面側（図４（ａ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
【０１１２】
図４（ａ）に示されるように、凹部構造２００は、埋め込み部１−１と埋め込み部１−３との間であって、埋め込み部１−１及び埋め込み部１−３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造２００は、蓋部１−２の下部を起点として、高誘電率材料膜４及び反射防止膜１０を掘り込んで形成されている。凹部構造２００は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造２００は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
【０１１３】
図４（ａ）に示されるように、固体撮像素子１０Ａに凹部構造２００が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１−２）と反射防止膜１０とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子１０Ａの暗時特性が改善され得る。
【０１１４】
なお、本技術に係る第５の実施形態の固体撮像素子は、上記で説明をした以外は、本技術に係る第１〜第２の実施形態の固体撮像素子の欄で説明した内容がそのまま適用され得る。
【０１１５】
＜７．第６の実施形態（固体撮像素子の例６）＞
本技術に係る第６の実施形態（固体撮像素子の例６）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第５の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。
【０１１６】
本技術に係る第６の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜と反射防止膜とピニング膜とを少なくとも備える。本技術に係る第６の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜と反射防止膜とピニング膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜、反射防止膜及びピニング膜を掘り込んで形成される。
【０１１７】
本技術に係る第６の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第６の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜、反射防止膜及びピニング膜を掘り込んで形成されるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）と反射防止膜とピニング膜とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第６の実施形態の固体撮像素子の暗時特性が改善され得る。
【０１１８】
図４（ｂ）に、本技術に係る第６の実施形態の固体撮像素子２０Ａの断面図を示す。具体的には、図４（ｂ）には、固体撮像素子２０Ａが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第１の実施形態の固体撮像素子２０Ａは、半導体基板１０ｂの表面側（図４（ｂ）の下側）に配線層（不図示）が設けられ、半導体基板１０ｂの裏面側（図４（ｂ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
【０１１９】
図４（ｂ）に示されるように、凹部構造３００は、埋め込み部１−１と埋め込み部１−３との間であって、埋め込み部１−１及び埋め込み部１−３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造３００は、蓋部１−２の下部を起点として、高誘電率材料膜４及び反射防止膜１０及びピニング膜９とを掘り込んで形成されている。凹部構造３００は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造３００は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
【０１２０】
図４（ｂ）に示されるように、固体撮像素子２０Ａに凹部構造３００が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１−２）と反射防止膜１０ピニング膜９とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子２０Ａの暗時特性が改善され得る。
【０１２１】
なお、本技術に係る第６の実施形態の固体撮像素子は、上記で説明をした以外は、本技術に係る第１〜第２の実施形態の固体撮像素子の欄で説明した内容がそのまま適用され得る。
【０１２２】
＜８．第７の実施形態（固体撮像素子の例７）＞
本技術に係る第７の実施形態（固体撮像素子の例７）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第７の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。本技術に係る第７の実施形態の固体撮像素子が有する少なくとも１つの凹部構造は、例えば、本技術に係る第５の実施形態の固体撮像素子が有する少なくとも１つの凹部構造よりも幅広である。
【０１２３】
本技術に係る第７の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜と反射防止膜とを少なくとも備える。本技術に係る第５の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜と反射防止膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜及び反射防止膜を掘り込んで形成される。
【０１２４】
本技術に係る第７の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第７の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜及び反射防止膜を掘り込んで形成されて、少なくとも１つの凹部構造が幅広であるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）と反射防止膜とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第７の実施形態の固体撮像素子の暗時特性が改善され得る。
【０１２５】
図５（ａ）に、本技術に係る第７の実施形態の固体撮像素子３０Ｂの断面図を示す。具体的には、図５（ａ）には、固体撮像素子３０Ｂが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第７の実施形態の固体撮像素子３０Ｂは、半導体基板３０ｂの表面側（図５（ａ）の下側）に配線層（不図示）が設けられ、半導体基板３０ｂの裏面側（図５（ａ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
【０１２６】
凹部構造１４１は、埋め込み部１−１と埋め込み部１−３との間であって、埋め込み部１−１及び埋め込み部１−３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１４１は、蓋部１−２の下部を起点として、高誘電率材料膜４及び反射防止膜１０を掘り込んで形成されている。凹部構造１４１の幅（図５（ａ）中の左右方向の長さ）は、例えば、前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）よりも大きく、凹部構造１４１の幅の長さは、埋め込み部１−１を覆う高誘電率材料膜４の右端部にあるピニング膜９から、埋め込み部１−３を覆う高誘電率材料膜４の左端部にあるピニング膜９までの長さと略一致している。凹部構造１４１は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１４０は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
【０１２７】
図５（ａ）に示されるように、固体撮像素子３０Ｂに幅広の凹部構造１４１が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１−２）と反射防止膜１０とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子３０Ｂの暗時特性が改善され得る。
【０１２８】
図５（ｂ）に、本技術に係る第７の実施形態の固体撮像素子４０Ｂの断面図を示す。具体的には、図５（ｂ）には、固体撮像素子４０Ｂが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第７の実施形態の固体撮像素子４０Ｂは、半導体基板４０ｂの表面側（図５（ｂ）の下側）に配線層（不図示）が設けられ、半導体基板４０ｂの裏面側（図５（ｂ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
【０１２９】
凹部構造１５１は、埋め込み部１−１と埋め込み部１−３との間であって、埋め込み部１−１及び埋め込み部１−３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１５１は、蓋部１−２の下部を起点として、高誘電率材料膜４及び反射防止膜１０を掘り込んで形成されている。凹部構造１５１の幅（図５（ｂ）中の左右方向の長さ）は、例えば、前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）及び前述した凹部構造１４１の幅（図５（ａ）中の左右方向の長さ）よりも大きく、凹部構造１５１の幅の長さは、埋め込み部１−１の右端部から、埋め込み部１−３の左端部までの長さと略一致している。凹部構造１５１は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１５１は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
【０１３０】
図５（ｂ）に示されるように、固体撮像素子４０Ｂに幅広の凹部構造１５１が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１−２）と反射防止膜１０とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子４０Ｂの暗時特性が改善され得る。
【０１３１】
なお、本技術に係る第７の実施形態の固体撮像素子は、上記で説明をした以外は、本技術に係る第１〜第３の実施形態の固体撮像素子の欄で説明した内容（図面の説明の内容を含めて）がそのまま適用され得る。
【０１３２】
＜９．第８の実施形態（固体撮像素子の例８）＞
本技術に係る第８の実施形態（固体撮像素子の例８）の固体撮像素子は、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子である。本技術に係る第５の実施形態の固体撮像素子は、１つの凹部構造を有してもよいし、複数の凹部構造を有してもよい。本技術に係る第８の実施形態の固体撮像素子が有する少なくとも１つの凹部構造は、例えば、本技術に係る第６の実施形態の固体撮像素子が有する少なくとも１つの凹部構造よりも幅広である。
【０１３３】
本技術に係る第８の実施形態の固体撮像素子は、光電変換部に光が入射する側である半導体基板の裏面側に高誘電率材料膜と反射防止膜とピニング膜とを少なくとも備える。本技術に係る第８の実施形態の固体撮像素子において、光入射側から蓋部と高誘電率材料膜と反射防止膜とピニング膜とがこの順で配され、少なくとも１つの凹部構造は、蓋部の下部を起点として高誘電率材料膜、反射防止膜及びピニング膜を掘り込んで形成される。
【０１３４】
本技術に係る第８の実施形態の固体撮像素子によれば、画質が向上する。特には、本技術に係る第８の実施形態の固体撮像素子によれば、少なくとも１つの凹部構造が、蓋部の下部を起点として高誘電率材料膜、反射防止膜及びピニング膜を掘り込んで形成されて、少なくとも１つの凹部構造が幅広であるので、高誘電率材料膜（例えば、酸化膜が挙げられる。）と遮光部（例えば、遮光用のメタルで形成されてよい。）と反射防止膜とピニング膜とに、平面的に連続して応力がかかることが緩和されて、本技術に係る第８の実施形態の固体撮像素子の暗時特性が改善され得る。
【０１３５】
図６（ａ）に、本技術に係る第８の実施形態の固体撮像素子３０Ｃの断面図を示す。具体的には、図６（ａ）には、固体撮像素子３０Ｃが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第８の実施形態の固体撮像素子３０Ｃは、半導体基板３０ｂの表面側（図６（ａ）の下側）に配線層（不図示）が設けられ、半導体基板３０ｂの裏面側（図６（ａ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
【０１３６】
凹部構造１４２は、埋め込み部１−１と埋め込み部１−３との間であって、埋め込み部１−１及び埋め込み部１−３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１４２は、蓋部１−２の下部を起点として、高誘電率材料膜４、反射防止膜１０及びピニング膜９を掘り込んで形成されている。凹部構造１４２の幅（図６（ａ）中の左右方向の長さ）は、例えば、前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）よりも大きく、凹部構造１４２の幅の長さは、埋め込み部１−１を覆う高誘電率材料膜４の右端部にあるピニング膜９から、埋め込み部１−３を覆う高誘電率材料膜４の左端部にあるピニング膜９までの長さと略一致している。凹部構造１４２は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１４０は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
【０１３７】
図６（ａ）に示されるように、固体撮像素子３０Ｃに幅広の凹部構造１４２が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１−２）と反射防止膜１０とピニング膜９とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子３０Ｃの暗時特性が改善され得る。
【０１３８】
図６（ｂ）に、本技術に係る第８の実施形態の固体撮像素子４０Ｃの断面図を示す。具体的には、図６（ｂ）には、固体撮像素子４０Ｃが備えるメモリー部６の周辺部が、断面図として詳細に示されている。なお、本技術に係る第８の実施形態の固体撮像素子４０Ｃは、半導体基板４０ｂの表面側（図６（ｂ）の下側）に配線層（不図示）が設けられ、半導体基板４０ｂの裏面側（図６（ｂ）の上側）に光が入射される、いわゆる裏面照射型のＣＭＯＳイメージセンサである。
【０１３９】
凹部構造１５２は、埋め込み部１−１と埋め込み部１−３との間であって、埋め込み部１−１及び埋め込み部１−３の埋め込み方向に沿って掘り込んで形成されている。すなわち、凹部構造１５２は、蓋部１−２の下部を起点として、高誘電率材料膜４及び反射防止膜１０とピニング膜９とを掘り込んで形成されている。凹部構造１５２の幅（図６（ｂ）中の左右方向の長さ）は、例えば、前述した凹部構造３の幅（図１（ｂ）中の左右方向の長さ）及び前述した凹部構造１４２の幅（図６（ａ）中の左右方向の長さ）よりも大きく、凹部構造１５２の幅の長さは、埋め込み部１−１の右端部から、埋め込み部１−３の左端部までの長さと略一致している。凹部構造１５２は、遮光部１の材料と同様な材料で形成されてよく、上述したように、タングステン（Ｗ）、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成されてよい。また、凹部構造１５２は、遮光部１と同様に、タングステン（Ｗ）等の材料の表面に、密着性を向上させるために、バリアメタル１３（例えば、Ｔｉ、ＴｉＮ、ＷＮ等）を被覆して形成されてもよい。
【０１４０】
図６（ｂ）に示されるように、固体撮像素子４０Ｃに幅広の凹部構造１５２が形成されることにより、高誘電率材料膜４と遮光部１（特に、蓋部１−２）と反射防止膜１０とピニング膜９とに、平面的に連続して応力がかかることが緩和されて、固体撮像素子４０Ｃの暗時特性が改善され得る。
【０１４１】
なお、本技術に係る第８の実施形態の固体撮像素子は、上記で説明をした以外は、本技術に係る第１〜第３の実施形態の固体撮像素子の欄で説明した内容（図面の説明の内容を含めて）がそのまま適用され得る。
【０１４２】
＜１０．第９の実施形態（電子機器の例）＞
本技術に係る第９の実施形態の電子機器は、固体撮像素子が搭載されて、該固体撮像素子が、受光した光を電荷に変換する光電変換部と、該光電変換部から転送された電荷を保持するメモリー部と、光を遮光する遮光部と、を備え、該光電変換部及び該メモリー部が半導体基板内に形成され、該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、電子機器である。
【０１４３】
例えば、本技術に係る第９の実施形態の電子機器は、本技術に係る第１〜第８の実施形態のいずれか１つの実施形態の固体撮像素子が搭載された電子機器である。
【０１４４】
＜１１．本技術を適用した固体撮像素子の使用例＞
図１５は、イメージセンサとしての本技術に係る第１〜第８の実施形態の固体撮像素子の使用例を示す図である。
【０１４５】
上述した第１〜第８の実施形態の固体撮像素子は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングするさまざまなケースに使用することができる。すなわち、図１５に示すように、例えば、鑑賞の用に供される画像を撮影する鑑賞の分野、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、農業の分野等において用いられる装置（例えば、上述した第９の実施形態の電子機器）に、第１〜第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
【０１４６】
具体的には、鑑賞の分野においては、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置に、第１〜第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
【０１４７】
交通の分野においては、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置に、第１〜第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
【０１４８】
家電の分野においては、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、第１〜第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
【０１４９】
医療・ヘルスケアの分野においては、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置に、第１〜第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
【０１５０】
セキュリティの分野においては、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置に、第１〜第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
【０１５１】
美容の分野においては、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置に、第１〜第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
【０１５２】
スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラプルカメラ等の、スポーツの用に供される装置に、第１〜第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
【０１５３】
農業の分野においては、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置に、第１〜第８の実施形態のいずれか１つの実施形態の固体撮像素子を使用することができる。
【０１５４】
次に、本技術に係る第１〜第８の実施形態の固体撮像素子の使用例を具体的に説明する。例えば、上述で説明をした第１〜第８の実施形態のいずれか１つの実施形態の固体撮像素子は、固体撮像素子１０１として、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話など、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図１６に、その一例として、電子機器１０２（カメラ）の概略構成を示す。この電子機器１０２は、例えば静止画または動画を撮影可能なビデオカメラであり、固体撮像素子１０１と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、固体撮像素子１０１およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
【０１５５】
光学系３１０は、被写体からの像光（入射光）を固体撮像素子１０１の画素部１０１ａへ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、固体撮像素子１０１への光照射期間および遮光期間を制御するものである。駆動部３１３は、固体撮像素子１０１の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、固体撮像素子１０１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄｏｕｔは、メモリーなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
【０１５６】
なお、本技術に係る実施形態は、上述した実施形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１５７】
また、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。
【０１５８】
また、本技術は、以下のような構成も取ることができる。
［１］
受光した光を電荷に変換する光電変換部と、
該光電変換部から転送された電荷を保持するメモリー部と、
光を遮光する遮光部と、を備え、
該光電変換部及び該メモリー部が半導体基板内に形成され、
該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、
該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該第２埋め込み部が、該転送領域以外に配され、
該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、固体撮像素子。
［２］
前記光電変換部に光が入射する側である前記半導体基板の裏面側に高誘電率材料膜を備え、
光入射側から前記蓋部と該高誘電率材料膜とがこの順で配され、
前記少なくとも１つの凹部構造が、前記蓋部の下部を起点として該高誘電率材料膜を掘り込んで形成される、［１］に記載の固体撮像素子。
［３］
前記光電変換部に光が入射する側である前記半導体基板の裏面側に高誘電率材料膜を備え、
光入射側から前記蓋部と該高誘電率材料膜とがこの順で配され、
前記半導体基板にはシリコン層を有しており、
前記少なくとも１つの凹部構造が、前記蓋部の下部を起点として該高誘電率材料膜と該シリコン層とを掘り込んで形成される、［１］に記載の固体撮像素子。
［４］
前記シリコン層がＰ＋層である、［３］に記載の固体撮像素子。
［５］
前記少なくとも１つの凹部構造と前記Ｐ＋層とを接続させてグランド（ＧＮＤ）に落とす、［４］に記載の固体撮像素子。
［６］
行列状に複数の画素が配列され、該画素毎に前記少なくとも１つの凹部構造が形成され、前記少なくとも１つの凹部構造が少なくとも隣り合う該画素間で連続的に配置された凹部構造の群が形成される、［１］から［５］のいずれか１つに記載の固体撮像素子。
［７］
前記連続的に配置された凹部構造の群のそれぞれの凹部構造が該画素の対称性に合わせて配置される、［６］に記載の固体撮像素子。
［８］
行列状に複数の画素が配列され、該画素毎に前記少なくとも１つの凹部構造が形成され、前記少なくとも１つの凹部構造が少なくとも隣り合う該画素間で非連続的に配置された凹部構造の群が形成される、［１］から［５］のいずれか１つに記載の固体撮像素子。
［９］
前記非連続的に配置された凹部構造の群のそれぞれの凹部構造が該画素の対称性に合わせて配置される、［８］に記載の固体撮像素子。
［１０］
固体撮像素子が搭載されて、
該固体撮像素子が、
受光した光を電荷に変換する光電変換部と、
該光電変換部から転送された電荷を保持するメモリー部と、
光を遮光する遮光部と、を備え、
該光電変換部及び該メモリー部が半導体基板内に形成され、
該遮光部が、該メモリー部への光が入射する側である該半導体基板の裏面側に蓋部として形成され、さらに該光電変換部と該メモリー部との間であって、該半導体基板内を延在するように埋め込められる第１埋め込み部と第２埋め込み部とを有して連続的に形成され、
該第１埋め込み部が、該光電変換部から該メモリー部に電荷を転送する転送領域に配され、該メモリー部への光が入射する側である該半導体基板の裏面側に形成された該遮光部の蓋部には少なくとも１つの凹部構造を有する、
電子機器。
［１１］
［１］から［９］のいずれか１つに記載の固体撮像素子が搭載された、電子機器。
【符号の説明】
【０１５９】
１・・・遮光部、２，３、１４、１５、１４０〜１４２、１５０〜１５２、２００、３００・・・凹部構造、４・・・高誘電率材料膜、５（５−１、５−２）・・・ＰＤ（光電変換部：フォトダイオード）、６・・メモリー部（電荷保持部）、１０、２０、３０、３０Ａ、３０Ｂ、３０Ｃ、４０、４０Ａ、４０Ｂ、４０Ｃ、５０，６０、７０、９０、１００、５００、６００、１０００・・・固体撮像素子
【図１】
2020043098.tif 000003
【図２】
2020043098.tif 000004
【図３】
2020043098.tif 000005
【図４】
2020043098.tif 000006
【図５】
2020043098.tif 000007
【図６】
2020043098.tif 000008
【図７】
2020043098.tif 000009
【図８】
2020043098.tif 000010
【図９】
2020043098.tif 000011
【図１０】
2020043098.tif 000012
【図１１】
2020043098.tif 000013
【図１２】
2020043098.tif 000014
【図１３】
2020043098.tif 000015
【図１４】
2020043098.tif 000016
【図１５】
2020043098.tif 000017
【図１６】
2020043098.tif 000018