(57)【要約】      （修正有）【課題】基板上に実装された電子部品を互いに電気的に連結する回路を含むインターコネクト連結構造体が内蔵され、信頼性が高く、コスト低減でき、パワーインテグリティ特性も改善する連結構造体内蔵基板を提供する。【解決手段】複数の回路層１２２を含む回路部材１２５及び回路部材と並んで配置され、外部電極１２６Ｐを有する受動素子１２６を含む連結構造体１２０Ａと、連結構造体を覆う絶縁層１１１ｂ、絶縁層上に配置された配線層１１２ｂ、絶縁層の少なくとも一部を貫通し、配線層を複数の回路層のうち最上側の回路層と電気的に連結する配線ビア１１３ｂ及び絶縁層１１２ａの少なくとも一部を貫通し、配線層１１２ａを受動素子の外部電極と電気的に連結する配線ビア１２９を含むプリント回路基板１１０Ａと、を含む。配線層と接する最上側の回路層の上面は、配線層と接する外部電極の上面と同一平面（Ｃｏｐｌａｎａｒ）をなす。【選択図】図６
2020043320.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路層を含む回路部材、及び前記回路部材と並んで配置され、外部電極を有する受動素子を含む連結構造体と、
前記連結構造体を覆う絶縁層、前記絶縁層上に配置された第１配線層、前記絶縁層の少なくとも一部を貫通し、前記第１配線層を前記複数の回路層のうち最上側の回路層と電気的に連結する第１配線ビア、及び前記絶縁層の少なくとも一部を貫通し、前記第１配線層を前記受動素子の外部電極と電気的に連結する第２配線ビアを含むプリント回路基板と、を含み、
前記第１配線ビアと接する前記最上側の回路層の上面は、前記第２配線ビアと接する前記外部電極の上面と同一平面（Ｃｏｐｌａｎａｒ）をなす、連結構造体内蔵基板。
【請求項２】
前記連結構造体は、前記回路部材及び前記受動素子のそれぞれの少なくとも一部を覆う補強層をさらに含む、請求項１に記載の連結構造体内蔵基板。
【請求項３】
前記回路部材は、前記受動素子が配置されるキャビティを有し、
前記補強層は、前記キャビティの少なくとも一部を満たす、請求項２に記載の連結構造体内蔵基板。
【請求項４】
前記補強層は、前記キャビティの少なくとも一部を満たし、前記受動素子の少なくとも一部を覆う第１補強層、及び前記回路部材及び前記第１補強層のそれぞれの少なくとも一部を覆う第２補強層を含み、
前記第２補強層は、前記第１補強層より弾性係数が大きい、請求項３に記載の連結構造体内蔵基板。
【請求項５】
前記連結構造体は、前記補強層の下面上に配置されたバックサイド回路層、及び前記補強層の少なくとも一部を貫通し、前記バックサイド回路層を前記複数の回路層のうち最下側の回路層及び前記受動素子の外部電極とそれぞれ電気的に連結するバックサイド接続ビア層をさらに含む、請求項２から４のいずれか一項に記載の連結構造体内蔵基板。
【請求項６】
前記プリント回路基板内の前記連結構造体の下側には複数のパッドが配置され、
前記連結構造体は前記複数のパッド上に配置され、
前記バックサイド回路層は、前記複数のパッドと電気連結金属を介して連結される、請求項５に記載の連結構造体内蔵基板。
【請求項７】
前記プリント回路基板内の前記連結構造体の下側には金属層が配置され、
前記連結構造体は前記金属層上に配置され、
前記補強層の下面は、前記金属層に接着剤により付着される、請求項２から６のいずれか一項に記載の連結構造体内蔵基板。
【請求項８】
連結構造体は、前記複数の回路層がそれぞれ配置された複数の絶縁層、及び前記複数の絶縁層をそれぞれ貫通し、前記複数の回路層を互いに電気的に連結する複数の接続ビア層をさらに含み、
前記複数の絶縁層のうち最上側の絶縁層の上面は、前記最上側の回路層の上面及び前記外部電極の上面と同一平面（Ｃｏｐｌａｎａｒ）をなす、請求項２から７のいずれか一項に記載の連結構造体内蔵基板。
【請求項９】
前記複数の絶縁層はそれぞれ、感光性絶縁材料を含む、請求項８に記載の連結構造体内蔵基板。
【請求項１０】
前記補強層は、前記複数の絶縁層のそれぞれより弾性係数が大きい、請求項８または９に記載の連結構造体内蔵基板。
【請求項１１】
前記複数の回路層はそれぞれ、前記第１配線層より高密度に設計される、請求項８から１０のいずれか一項に記載の連結構造体内蔵基板。
【請求項１２】
前記複数の接続ビア層のそれぞれの接続ビアは、前記第１及び第２配線ビアより高さが低く、ビア間のピッチが小さい、請求項１１に記載の連結構造体内蔵基板。
【請求項１３】
前記プリント回路基板は、前記第１配線層の下側に配置され、前記絶縁層で少なくとも一部が覆われた第２配線層、及び前記絶縁層の少なくとも一部を貫通し、前記第１及び第２配線層を電気的に連結する第３配線ビアをさらに含み、
前記第１及び第２配線ビアはそれぞれ、前記第３配線ビアと高さが異なる、請求項１から１２のいずれか一項に記載の連結構造体内蔵基板。
【請求項１４】
前記プリント回路基板は、コア絶縁層、前記コア絶縁層の両面に配置されたコア配線層、前記コア絶縁層を貫通し、互いに異なる層に配置された前記コア配線層を電気的に連結するコア配線ビア層、前記コア絶縁層の上側にビルドアップされた複数の第１ビルドアップ絶縁層、前記複数の第１ビルドアップ絶縁層上にそれぞれ配置された複数の第１ビルドアップ配線層、前記複数の第１ビルドアップ絶縁層をそれぞれ貫通し、互いに異なる層に配置されたコア配線層と複数の第１ビルドアップ配線層を電気的に連結する複数の第１ビルドアップ配線ビア層、前記コア絶縁層の下側にビルドアップされた複数の第２ビルドアップ絶縁層、前記複数の第２ビルドアップ絶縁層上にそれぞれ配置された複数の第２ビルドアップ配線層、及び前記複数の第２ビルドアップ絶縁層をそれぞれ貫通し、互いに異なる層に配置されたコア配線層と複数の第２ビルドアップ配線層を電気的に連結する複数の第２ビルドアップ配線ビア層を含み、
前記複数の第１ビルドアップ絶縁層は前記絶縁層を含み、前記複数の第１ビルドアップ配線層は前記第１配線層を含み、前記複数の第１ビルドアップ配線ビア層は、前記第１及び第２配線ビアを含み、
前記コア絶縁層は、前記複数の第１ビルドアップ配線層又は前記複数の第２ビルドアップ配線層より厚さが厚く、
前記コア配線層は、前記コア絶縁層を貫通する貫通孔の壁面に配置された導電性物質及び前記貫通孔の導電性物質の間を充填するプラグ物質を含む、請求項１から１３のいずれか一項に記載の連結構造体内蔵基板。
【請求項１５】
回路層を含む回路部材、及び前記回路部材と並んで配置され、外部電極を有する受動素子を含む連結構造体と、
前記連結構造体が内部に内蔵され、前記回路層と電気的に連結され、前記回路層より密度が低い配線層を含むプリント回路基板と、
前記プリント回路基板上に互いに並べて実装され、前記配線層とそれぞれ電気連結金属を介して電気的に連結された複数の電子部品と、を含み、
前記複数の電子部品は、前記回路層を介して互いに電気的に連結される、連結構造体内蔵基板。
【請求項１６】
前記複数の電子部品のうち少なくとも一つは、前記受動素子の直上に配置され、前記配線層を介して前記受動素子の外部電極と電気的に連結される、請求項１５に記載の連結構造体内蔵基板。
【請求項１７】
前記プリント回路基板は、前記連結構造体を覆う絶縁層をさらに含み、
前記配線層は前記絶縁層上に配置され、
前記配線層は、前記絶縁層の少なくとも一部を貫通する配線ビア層を介して前記回路部材の回路層及び前記受動素子の外部電極とそれぞれ電気的に連結される、請求項１５または１６に記載の連結構造体内蔵基板。
【請求項１８】
前記プリント回路基板は、前記絶縁層上に配置され、前記配線層の少なくとも一部をそれぞれ露出させる複数の開口部を有する最外側絶縁層、及び前記最外側絶縁層の複数の開口部にそれぞれ配置され、前記露出した配線層とそれぞれ連結された複数のアンダーバンプ金属をさらに含み、
前記電気連結金属はそれぞれ、前記アンダーバンプ金属と連結される、請求項１７に記載の連結構造体内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板上に配置された電子部品を電気的に連結することができる連結構造体がプリント回路基板内に内蔵された連結構造体内蔵基板に関するものである。
【背景技術】
【０００２】
最近、セット（Ｓｅｔ）の高仕様化及びＨＢＭ（Ｈｉｇｈ  Ｂａｎｄｗｉｄｔｈ  Ｍｅｍｏｒｙ）の採用などにより、ダイツーダイの電気的連結のためのインターポーザ（Ｉｎｔｅｒｐｏｓｅｒ）市場が成長しており、現在はインターポーザの材料としてシリコンが主流をなしている。但し、シリコン系インターポーザの場合、インターポーザ自体の材料コストが高い上、ＴＳＶ（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ）の形成が複雑で、コストも高いという問題がある。
【０００３】
これを解決するために、ダイツーダイの電気的連結が可能なシリコン系インターコネクトブリッジ（ｉｎｔｅｒｃｏｎｎｅｃｔ  ｂｒｉｄｇｅ）を含む基板が開発されている。但し、シリコン系インターコネクトブリッジの場合、ブリッジのシリコン材料と基板の有機材料の間のＣＴＥ（Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ）ミスマッチによる信頼性問題があり、また、パワーインテグリティ（Ｐｏｗｅｒ  Ｉｎｔｅｇｒｉｔｙ）特性が低下するという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の様々な目的の一つは、基板上に実装された電子部品を互いに電気的に連結することができる回路を含むインターコネクト連結構造体が内蔵される一方で、信頼性問題を解決することができ、コスト低減も可能であり、また、パワーインテグリティ特性も改善することができる新たな形態の連結構造体内蔵基板を提供することである。
【課題を解決するための手段】
【０００５】
本発明を通じて提案する様々な解決手段のうち一つは、高密度回路層を含む回路部材と受動部品が並んで配置された連結構造体をプリント回路基板内に内蔵することで、プリント回路基板上に実装された複数の電子部品を電気的に連結することである。
【０００６】
例えば、一例による連結構造体内蔵基板は、複数の回路層を含む回路部材、及び上記回路部材と並んで配置され、外部電極を有する受動素子を含む連結構造体と、上記連結構造体を覆う絶縁層、上記絶縁層上に配置された第１配線層、上記絶縁層の少なくとも一部を貫通し、上記第１配線層を上記複数の回路層のうち最上側の回路層と電気的に連結する第１配線ビア、及び上記絶縁層の少なくとも一部を貫通し、上記第１配線層を上記受動素子の外部電極と電気的に連結する第２配線ビアを含むプリント回路基板と、を含み、上記第１配線ビアと接する上記最上側の回路層の上面は、上記第２配線ビアと接する上記外部電極の上面と同一平面（Ｃｏｐｌａｎａｒ）をなすことができる。
【０００７】
又は、一例による連結構造体内蔵基板は、回路層を含む回路部材、及び上記回路部材と並んで配置され、外部電極を有する受動素子を含む連結構造体と、上記連結構造体が内部に内蔵され、上記回路層と電気的に連結され、上記回路層より密度が低い配線層を含むプリント回路基板と、上記プリント回路基板上に互いに並べて実装され、上記配線層とそれぞれ電気連結金属を介して電気的に連結された複数の電子部品と、を含み、上記複数の電子部品は、上記回路層を介して互いに電気的に連結されたものであることができる。
【発明の効果】
【０００８】
本発明のいくつかの効果のうちの一効果は、プリント回路基板上に実装された電子部品を互いに電気的に連結することができる回路を含む連結構造体が内蔵される一方で、信頼性問題を解決することができ、コスト低減も可能であり、また、パワーインテグリティ特性も改善することができる新たな形態の連結構造体内蔵基板を提供することができることである。
【図面の簡単な説明】
【０００９】
【図１】電子機器システムの例を概略的に示すブロック図である。
【図２】電子機器の一例を概略的に示す斜視図である。
【図３】ＢＧＡパッケージが電子機器のメインボードに実装された場合を概略的に示す断面図である。
【図４】シリコンインターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。
【図５】有機インターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。
【図６】連結構造体内蔵基板の一例を概略的に示す断面図である。
【図７】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図８】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図９】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図１０】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図１１】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図１２】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図１３】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図１４】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図１５】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図１６】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図１７】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図１８】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図１９】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図２０】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図２１】連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【図２２ａ】図９〜図２１の連結構造体内蔵基板に適用することができる連結構造体の他の例を概略的に示す断面図である。
【図２２ｂ】図９〜図２１の連結構造体内蔵基板に適用することができる連結構造体の他の例を概略的に示す断面図である。
【発明を実施するための形態】
【００１０】
以下では、添付の図面を参照して本発明について説明する。図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがある。
【００１１】
［電子機器］
図１は電子機器システムの例を概略的に示すブロック図である。
【００１２】
図面を参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／又は電気的に連結されている。これらは、後述する他の部品とも結合されて、様々な信号ライン１０９０を形成する。
【００１３】
チップ関連部品１０２０としては、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップと、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップと、アナログ−デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ  ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これら以外にも、その他の形態のチップ関連部品が含まれ得ることは言うまでもない。また、これら部品１０２０が互いに組み合わされてもよいことは言うまでもない。
【００１４】
ネットワーク関連部品１０３０としては、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ  ８０２．１１ファミリなど）、ＷｉＭＡＸ（登録商標）（ＩＥＥＥ  ８０２．１６ファミリなど）、ＩＥＥＥ  ８０２．２０、ＬＴＥ（ｌｏｎｇ  ｔｅｒｍ  ｅｖｏｌｕｔｉｏｎ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されるものではなく、これら以外にも、その他の多数の無線又は有線標準やプロトコルのうち任意のものが含まれ得る。また、ネットワーク関連部品１０３０が、チップ関連部品１０２０とともに互いに組み合わされてもよいことは言うまでもない。
【００１５】
その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−Ｆｉｒｉｎｇ  Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルター、ＭＬＣＣ（Ｍｕｌｔｉ−Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃｏｎｄｅｎｓｅｒ）などが含まれるが、これらに限定されるものではなく、これら以外にも、その他の様々な用途のために用いられる受動素子などが含まれ得る。また、その他の部品１０４０が、チップ関連部品１０２０及び／又はネットワーク関連部品１０３０とともに互いに組み合わされてもよいことは言うまでもない。
【００１６】
電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／又は電気的に連結されているか連結されていない他の部品を含むことができる。他の部品としては、例えば、カメラ１０５０、アンテナ１０６０、ディスプレイ１０７０、電池１０８０、オーディオコーデック（不図示）、ビデオコーデック（不図示）、電力増幅器（不図示）、羅針盤（不図示）、加速度計（不図示）、ジャイロスコープ（不図示）、スピーカー（不図示）、大容量記憶装置（例えば、ハードディスクドライブ）（不図示）、ＣＤ（ｃｏｍｐａｃｔ  ｄｉｓｋ）（不図示）、及びＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｋ）（不図示）などが挙げられる。但し、これらに限定されるものではなく、これら以外にも、電子機器１０００の種類に応じて様々な用途のために用いられるその他の部品などが含まれ得ることは言うまでもない。
【００１７】
電子機器１０００は、スマートフォン（ｓｍａｒｔ  ｐｈｏｎｅ）、携帯情報端末（ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ  ｖｉｄｅｏ  ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ  ｓｔｉｌｌ  ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ  ｓｙｓｔｅｍ）、コンピューター（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ  ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ  ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであることができる。但し、これらに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であってもよいことは言うまでもない。
【００１８】
図２は電子機器の一例を概略的に示す斜視図である。
【００１９】
図面を参照すると、電子機器は、スマートフォン１１００であることができる。例えば、スマートフォン１１００の本体１１０１の内部には、メインボード１１１０が収容されており、メインボード１１１０には種々部品１１２０が物理的及び／又は電気的に連結されている。また、カメラ１１３０のようにメインボード１１１０に物理的及び／又は電気的に連結されているか連結されていない他の部品が本体１１０１内に収容されている。部品１１２０の一部は、チップ関連部品であることができ、それらのうち一部は、連結構造体内蔵基板１１２１であることができる。連結構造体内蔵基板１１２１は、半導体チップが配置されるボールグリッドアレイ（ＢＧＡ）基板などとして機能することができる。この場合、後述する様々な種類のインターポーザを省略することができる。一方、電子機器は、必ずしもスマートフォン１１００に限定されるものではなく、他の電子機器であってもよいことは言うまでもない。
【００２０】
［有機インターポーザを含む半導体パッケージ］
一般に、半導体チップには、数多くの微細電気回路が集積されているが、それ自体が半導体完成品としての役割を果たすことができず、外部からの物理的又は化学的衝撃により破損する可能性がある。したがって、半導体チップ自体をそのまま用いるのではなく、半導体チップをパッケージングして、パッケージ状態で電子機器などに用いている。
【００２１】
半導体パッケージングが必要な理由は、電気的連結という観点から、半導体チップと電子機器のメインボードの回路幅が異なるためである。具体的に、半導体チップは、接続パッドのサイズ及び接続パッド間の間隔が非常に微細であるのに対し、電子機器に用いられるメインボードは、部品実装パッドのサイズ及び部品実装パッド間の間隔が半導体チップのスケールより著しく大きい。したがって、半導体チップをこのようなメインボード上にそのまま付着することは困難であり、相互間の回路幅の差を緩和することができるパッケージング技術が求められる。
【００２２】
以下では、図面を参照して、かかるパッケージング技術で製造される有機インターポーザを含む半導体パッケージについてより詳細に説明する。
【００２３】
図３はＢＧＡパッケージが電子機器のメインボードに実装された場合を概略的に示す断面図である。
【００２４】
半導体チップのうちグラフィックスプロセッシングユニット（ＧＰＵ：Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）のような特定用途向け集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）は、チップ一つ一つが非常に高価であるため、高収率でパッケージングを行うことが非常に重要である。このような目的のために、半導体チップを実装する前に何千個から数十万個の接続パッドを再配線することができるボールグリッドアレイ（ＢＧＡ：Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）基板２２１０などをまず用意し、ＧＰＵ２２２０などの高価な半導体チップを後続的にＢＧＡ基板２２１０上に表面実装技術（ＳＭＴ：Ｓｕｒｆａｃｅ  Ｍｏｕｎｔｉｎｇ  Ｔｅｃｈｎｏｌｏｇｙ）などで実装及びパッケージングしてから最終的にメインボード２１１０上に実装している。
【００２５】
一方、ＧＰＵ２２２０の場合、高帯域幅メモリ（ＨＢＭ：Ｈｉｇｈ  Ｂａｎｄｗｉｄｔｈ  Ｍｅｍｏｒｙ）のようなメモリ（Ｍｅｍｏｒｙ）との信号経路を最小化することが必要である。そのために、ＨＢＭ２２４０のような半導体チップをインターポーザ２２３０上に実装した後にパッケージングし、これをＧＰＵ２２２０が実装されたパッケージ上にパッケージオンパッケージ（ＰＯＰ：Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）の形態で積層して使用する方法が用いられている。但し、この場合、装置の厚さが厚くなりすぎるという問題があり、信号経路の最小化にも限界がある。
【００２６】
図４はシリコンインターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。
【００２７】
上述の問題点を解決するための方案として、シリコンインターポーザ２２５０上にＧＰＵ２２２０のような第１半導体チップと、ＨＢＭ２２４０のような第２半導体チップを並べて（Ｓｉｄｅ−ｂｙ−Ｓｉｄｅ）表面実装した後にパッケージングするインターポーザ技術を利用して有機インターポーザを含む半導体パッケージ２３１０を製造することを考慮してみることができる。この場合、インターポーザ２２５０を介して、数千個から数十万個の接続パッドを有するＧＰＵ２２２０とＨＢＭ２２４０を再配線することができることは言うまでもなく、これらを最小限の経路で電気的に連結することができる。また、かかる有機インターポーザを含む半導体パッケージ２３１０をさらにＢＧＡ基板２２１０などに実装して再配線すると、最終的にメインボード２１１０に実装することができる。但し、シリコンインターポーザ２２５０の場合、スルーシリコンビア（ＴＳＶ：Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ）などの形成が非常に難しい上、製造コストも非常に高いため、大面積化及び低コスト化に不利である。
【００２８】
図５は有機インターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。
【００２９】
上述の問題点を解決するための方案として、シリコンインターポーザ２２５０の代わりに有機インターポーザ２２６０を用いることを考慮してみることができる。例えば、有機インターポーザ２２６０上にＧＰＵ２２２０のような第１半導体チップと、ＨＢＭ２２４０のような第２半導体チップを並べて表面実装した後にパッケージングするインターポーザ技術を利用して有機インターポーザを含む半導体パッケージ２３２０を製造することを考慮してみることができる。この場合、有機インターポーザ２２６０を介して、数千個から数十万個の接続パッドを有するＧＰＵ２２２０とＨＢＭ２２４０を再配線することができることは言うまでもなく、これらを最小限の経路で電気的に連結することができる。また、かかる有機インターポーザを含む半導体パッケージ２３２０をさらにＢＧＡ基板２２１０などに実装して再配線すると、最終的にメインボード２１１０に実装することができる。また、大面積化及び低コスト化に有利である。
【００３０】
一方、かかる有機インターポーザを含む半導体パッケージ２３２０の場合、有機インターポーザ２２６０上にチップ２２２０、２２４０を実装した後、これをモールディングするパッケージ工程を行って製造する。これは、モールディング工程を行わないと、ハンドリングされなくてＢＧＡ基板２２１０などと連結することができないためであり、したがって、モールディングを通じて剛性を維持している。但し、モールディング工程を行う場合、上述のように、有機インターポーザ２２６０とチップ２２２０、２２４０のモールディング材との熱膨張係数（ＣＴＥ）が不一致するなどの理由により、反りの発生、アンダーフィル樹脂の充填性悪化、ダイとモールディング材の間のクラックの発生などの問題が発生する可能性がある。
【００３１】
［連結構造体内蔵基板］
以下では、プリント回路基板上に実装された電子部品を互いに電気的に連結することができる回路を含む連結構造体が内蔵される一方で、信頼性問題を解決することができ、コスト低減も可能であり、また、パワーインテグリティ特性も改善することができる新たな形態の連結構造体内蔵基板について図面を参照して説明する。
【００３２】
以下で説明する連結構造体内蔵基板をＢＧＡ基板などで用いる場合、上述の別途のインターポーザは省略することができる。
【００３３】
図６は連結構造体内蔵基板の一例を概略的に示す断面図である。
【００３４】
図面を参照すると、一例による連結構造体内蔵基板１００Ａは、プリント回路基板１１０Ａ、プリント回路基板１１０Ａに内蔵された連結構造体１２０Ａ、及びプリント回路基板１１０Ａ上に配置され、連結構造体１２０Ａを介して電気的に連結された第１及び第２電子部品１３０、１４０を含む。この際、連結構造体１２０Ａは、複数の絶縁層１２１、複数の回路層１２２、及び複数の接続ビア層１２３を含み、キャビティ１２５ｈを有する回路部材１２５、キャビティ１２５ｈ内に配置された受動素子１２６、及び回路部材１２５及び受動素子１２６のそれぞれの少なくとも一部を覆い、キャビティ１２５ｈの少なくとも一部を満たす補強層１２７を含む。
【００３５】
一方、最近セットの高仕様化及びＨＢＭの採用などにより、部品間の電気的連結のためのインターポーザ市場が成長しており、現在はインターポーザの材料としてシリコンが主流をなしている。但し、シリコン系インターポーザの場合、インターポーザ自体の材料コストが高い上、ＴＳＶの形成が複雑で、コストも高いという問題がある。これを解決するために、部品間の電気的連結が可能なシリコン系インターコネクトブリッジを含む基板が開発されている。但し、シリコン系インターコネクトブリッジの場合、ブリッジのシリコン材料と基板の有機材料の間のＣＴＥミスマッチによる信頼性問題があり、また、受動素子をダイの電力端に近接して配置することが困難であるため、パワーインテグリティ特性が低下するという問題がある。
【００３６】
これに対し、一例による連結構造体内蔵基板１００Ａは、プリント回路基板１１０Ａ内に、基本的に有機材料を含む絶縁層１２１をベースにし、かかる絶縁層１２１に回路層１２２が形成された連結構造体１２０Ａが内蔵されるため、シリコン系インターコネクトブリッジとは異なり、プリント回路基板１１０Ａ内に内蔵してもＣＴＥミスマッチによる信頼性問題を解決することができる。特に、連結構造体１２０Ａ内には、一つ以上の受動素子１２６が回路部材１２５と並んで配置される。例えば、連結構造体１２０Ａは、回路部材１２５が一つ以上のキャビティ１２５ｈを有し、それぞれのキャビティ１２５ｈには受動素子１２６が配置される。受動素子１２６は、キャパシタ、インダクタなどの様々な種類であってもよい。このように、連結構造体１２０Ａ内に様々な種類の受動素子１２６が内蔵され、これらは電子部品１３０、１４０の直下に配置されることができるため、電気的連結経路が非常に短い。例えば、受動素子１２６は、電子部品１３０、１４０の電力端に非常に近接して連結されることができる。したがって、パワーインテグリティ特性などを安定的に向上させることができる。
【００３７】
さらに、連結構造体１２０Ａは、回路部材１２５と受動素子１２６を補強層１２７で覆う形態を有する。この際、補強層１２７は、絶縁層１２１より弾性係数が大きい材料を含むことができる。したがって、連結構造体１２０Ａに剛性を付与することにより、反りの制御も可能である。例えば、有機成分の回路部材１２５を単独で用いるのではなく、補強層１２７に封止して用いるため、トランスファー及び積層過程で変形することなく維持されることができ、大型パッケージ構造に適用されても、反りに対する問題を改善することができる。
【００３８】
一方、プリント回路基板１１０Ａは、連結構造体１２０Ａを覆う絶縁層１１１ｂ、絶縁層１１１ｂ上に配置された配線層１１２ｂ、及び絶縁層１１１ｂの少なくとも一部を貫通し、配線層１１２ｂを複数の回路層１２２のうち最上側の回路層及び受動素子１２６のそれぞれの外部電極１２６Ｐとそれぞれ電気的に連結する配線ビア層１１３ｂを含む。この際、複数の回路層１２２のうち、プリント回路基板１１０Ａの配線ビア層１１３ｂと接する最上側の回路層の上面は、プリント回路基板１１０Ａの配線ビア層１１３ｂと接する受動素子１２６のそれぞれの外部電極１２６Ｐの上面と同一平面（Ｃｏｐｌａｎａｒ）をなす。したがって、これらと接する配線ビア層１１３ｂの絶縁距離が一定であり、アンデュレーションなどが殆どない。その結果、連結構造体１２０Ａが内蔵されているにも関わらず、プリント回路基板１１０Ａ内の連結構造体１２０Ａの上側に配線層１１２ｂと配線ビア層１１３ｂを容易に形成することができる。即ち、配線ビア層１１３ｂのうち、複数の回路層１２２のうちの最上側の回路層と連結される配線ビアと、受動素子１２６のそれぞれの外部電極１２６Ｐと連結される配線ビアは、高さ又は厚さが実質的に同一であることができる。
【００３９】
一方、プリント回路基板１１０Ａは、配線層１１２ｂの下側に配置され、絶縁層１１１ｂで少なくとも一部が覆われた配線層１１２ｂをさらに含む。この際、配線ビア層１１３ｂのうち、絶縁層１１１ｂの少なくとも一部を貫通し、互いに異なる層に形成された配線層１１２ｂを電気的に連結する配線ビアは、上述の配線ビア層１１３ｂのうち、複数の回路層１２２のうちの最上側の回路層と連結される配線ビア及び受動素子１２６のそれぞれの外部電極１２６Ｐと連結される配線ビアと高さが異なり得る。例えば、配線ビア層１１３ｂのうち、互いに異なる層に形成された配線層１１２ｂを電気的に連結する配線ビアの高さ又は厚さが、配線ビア層１１３ｂのうち、複数の回路層１２２のうちの最上側の回路層と連結される配線ビア及び受動素子１２６のそれぞれの外部電極１２６Ｐと連結される配線ビアの高さ又は厚さより大きくてもよい。但し、これと異なって、図８〜図９と、図１２〜図１３に示すように、配線ビア層１１３ｂのうち、互いに異なる層に形成された配線層１１２ｂを電気的に連結する配線ビアの高さ又は厚さが、配線ビア層１１３ｂのうち、複数の回路層１２２のうちの最上側の回路層と連結される配線ビア及び受動素子１２６のそれぞれの外部電極１２６Ｐと連結される配線ビアの高さ又は厚さより小さくてもよい。一方、ここで比較する配線ビアは、同一の配線層１１２ｂと接する（又は一体化された）配線ビア、例えば、電子部品１３０、１４０と連結される最上側の配線層１１２ｂと接する（又は一体化された）配線ビアとの比較を意味する。
【００４０】
以下では、連結構造体内蔵基板のそれぞれの構成要素について図面を参照してより詳細に説明する。
【００４１】
プリント回路基板１１０Ａは、複数の配線層１１２ａ、１１２ｂ、１１２ｃ、及び複数の配線ビア層１１３ａ、１１３ｂ、１１３ｃを含む通常のＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）であることができる。例えば、プリント回路基板１１０Ａは、コア絶縁層１１１ａ、コア絶縁層１１１ａの両面に形成された第１配線層１１２ａ、コア絶縁層１１１ａを貫通し、両側の第１配線層１１２ａを電気的に連結する第１配線ビア層１１３ａ、コア絶縁層１１１ａの上側にビルドアップされた一層以上の第１ビルドアップ絶縁層１１１ｂ、第１ビルドアップ絶縁層１１１ｂ上にそれぞれ配置された一層以上の第２配線層１１２ｂ、第１ビルドアップ絶縁層１１１ｂをそれぞれ貫通する一層以上の第２配線ビア層１１３ｂ、コア絶縁層１１１ａの下側にビルドアップされた一層以上の第２ビルドアップ絶縁層１１１ｃ、第２ビルドアップ絶縁層１１１ｃ上にそれぞれ配置された一層以上の第３配線層１１２ｃ、第２ビルドアップ絶縁層１１１ｃをそれぞれ貫通する一層以上の第３配線ビア層１１３ｃ、第１ビルドアップ絶縁層１１１ｂ上に配置された第１最外側絶縁層１１１ｄ、及び第２ビルドアップ絶縁層１１１ｃ上に配置された第２最外側絶縁層１１１ｅを含むことができる。プリント回路基板１１０Ａは、有機インターポーザ機能を含むＦＣＢ（Ｆｌｉｐ  Ｃｈｉｐ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）などとして機能することもできる。
【００４２】
一方、必要に応じて、第１配線層１１２ａは、コア配線層と命名されることができ、第２及び第３配線層１１２ｂ、１１２ｃはそれぞれ、第１及び第２ビルドアップ配線層と命名されることができる。また、第１配線ビア層１１３ａは、コア配線ビア層と命名されることができ、第２及び第３配線ビア層１１３ｂ、１１３ｃは、第１及び第２ビルドアップ配線ビア層と命名されることができる。また、ビルドアップ絶縁層や最外側絶縁層は単に絶縁層と命名されることもできる。
【００４３】
コア絶縁層１１１ａは、プリント回路基板１１０Ａのコア層として機能し、剛性を付与することができる。コア絶縁層１１１ａの材料は特に限定されない。例えば、絶縁材料を用いることができるが、この際、絶縁材料としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらの樹脂が無機フィラーと混合されるか、又は無機フィラーとともにガラス繊維（Ｇｌａｓｓ  Ｆｉｂｅｒ  、Ｇｌａｓｓ  Ｃｌｏｔｈ、Ｇｌａｓｓ  Ｆａｂｒｉｃ）などの芯材に含浸された樹脂、例えば、プリプレグ（ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ−ｕｐ  Ｆｉｌｍ）、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ）などを用いることができる。コア絶縁層１１１ａは、ＣＣＬ（Ｃｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｅ）を介して導入されることができる。コア絶縁層１１１ａは、ビルドアップ絶縁層１１１ｂ、１１１ｃに比べて弾性係数が大きくてもよい。つまり、コア絶縁層１１１ａは優れた剛性を有することができる。コア絶縁層１１１ａは、ビルドアップ絶縁層１１１ｂ、１１１ｃのそれぞれの層より厚さが厚くてもよい。
【００４４】
ビルドアップ絶縁層１１１ｂ、１１１ｃは、コア絶縁層１１１ａを中心に両側にビルドアップのために導入されることができる。ビルドアップ絶縁層１１１ｂ、１１１ｃの材料もまた、特に限定されない。例えば、絶縁材料を用いることができるが、この際、絶縁材料としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらの樹脂が無機フィラーと混合されるか、又は無機フィラーの芯材に含浸された樹脂、例えば、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ−ｕｐ  Ｆｉｌｍ）などを用いることができる。ビルドアップ絶縁層１１１ｂ、１１１ｃは、コア絶縁層１１１ａを基準に両側に同一にビルドアップされることができ、したがって、同一層数を有することができる。ビルドアップ絶縁層１１１ｂ、１１１ｃの層数は特に限定されず、設計に応じて多様に変更されることができる。
【００４５】
最外側絶縁層１１１ｄ、１１１ｅは、プリント回路基板１１０Ａの両側の最外側に配置され、プリント回路基板１１０Ａの内部構成要素を保護することができる。最外側絶縁層１１１ｄ、１１１ｅにはそれぞれ、配線層１１２ｂ、１１２ｃの一部を露出させる開口部が複数個形成されることができる。最外側絶縁層１１１ｄ、１１１ｅの材料は特に限定されない。例えば、絶縁材料を用いることができるが、この際、絶縁材料としては、半田レジスト（Ｓｏｌｄｅｒ  Ｒｅｓｉｓｔ）を用いることができる。但し、これに限定されるものではなく、上述のプリプレグ（ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ−ｕｐ  Ｆｉｌｍ）などを用いることもできる。
【００４６】
配線層１１２ａ、１１２ｂ、１１２ｃは、該当層の設計デザインに応じてプリント回路基板１１０Ａ内で様々な機能を果たす。例えば、グランド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどを含むことができる。ここで、信号（Ｓ）パターンは、グランド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含む。また、各種パッドを含むことができる。配線層１１２ａ、１１２ｂ、１１２ｃの形成物質としては、それぞれ、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質、具体的には金属物質を用いることができる。
【００４７】
配線ビア層１１３ａ、１１３ｂ、１１３ｃは、互いに異なる層に形成された配線層１１２ａ、１１２ｂ、１１２ｃを電気的に連結させる。その結果、プリント回路基板１１０Ａ内に電気経路を形成させる。配線ビア層１１３ａ、１１３ｂ、１１３ｃのそれぞれは、複数の配線ビアを含むことができる。配線ビア層１１３ａ、１１３ｂ、１１３ｃのそれぞれの配線ビアは、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質、具体的には金属物質を含むことができる。配線ビア層１１３ａ、１１３ｂ、１１３ｃは、該当層の設計デザインに応じてプリント回路基板１１０Ａ内で様々な機能を果たす。例えば、グランドビア、パワービア、信号ビアなどを含むことができる。配線ビア層１１３ａ、１１３ｂ、１１３ｃのそれぞれの配線ビアは、導電性物質で充填された充填型（filled type）のビアであってもよく、ビアの壁面に沿って導電性物質が配置された等角型（conformal type）のビアであってもよい。第１配線ビア層１１３ａの配線ビアはそれぞれ、砂時計、円柱などの形状を有することができ、第２及び第３配線ビア層１１３ｂ、１１３ｃのそれぞれの配線ビアは、互いに反対方向のテーパ形状を有することができる。
【００４８】
プリント回路基板１１０Ａは、電子部品１３０、１４０が配置される最外側に第１最外側絶縁層１１１ｄに形成された複数の開口部を介してそれぞれ少なくとも一部が露出する複数の第１パッド１１２ｂＰを含むことができる。一例において、複数の第１パッド１１２ｂＰは第２配線層１１２ｂの一部であることができる。複数の第１パッド１１２ｂＰは、第２配線ビア層１１３ｂの複数の配線ビアを介して連結構造体１２０Ａの回路部材１２５の回路層１２２及び／又は受動素子１２６のそれぞれの外部電極１２６Ｐと電気的に連結されることができる。複数の第１パッド１１２ｂＰは、複数の第１電気連結金属１５０を介して電子部品１３０、１４０と電気的に連結されることができる。かかる経路に沿って、電子部品１３０、１４０は連結構造体１２０Ａの直上に配置されて、連結構造体１２０Ａの回路部材１２５の回路層１２２及び／又は受動素子１２６のそれぞれの外部電極１２６Ｐと電気的に連結されることができる。
【００４９】
プリント回路基板１１０Ａは、内部に内蔵された複数の第２パッド１１２ａＰを含むことができる。一例において、複数の第２パッド１１２ａＰは第１配線層１１２ａの一部であることができる。但し、連結構造体１２０Ａがコア絶縁層１１１ａではなく第１ビルドアップ絶縁層１１１ｂ上に配置される場合には、第２配線層１１２ｂの一部であることもできる。複数の第２パッド１１２ａＰは、第２電気連結金属１６０を介して連結構造体１２０Ａのバックサイド回路層１２８と電気的に連結されることができる。即ち、連結構造体１２０Ａは、プリント回路基板１１０Ａの電子部品１３０、１４０が実装される上側だけでなく、下側にも電気的に連結されることができる。
【００５０】
連結構造体１２０Ａは、プリント回路基板１１０Ａのコア絶縁層１１１ａ上に配置されて、第１ビルドアップ絶縁層１１１ｂによって埋め込まれることができる。連結構造体１２０Ａの固定のために、必要に応じてエポキシ樹脂のようなアンダーフィル樹脂１７０がコア絶縁層１１１ａ上に形成されることができる。一例では、連結構造体１２０Ａが一つ以上のキャビティ１２５ｈを有する回路部材１２５、キャビティ１２５ｈ内にそれぞれ配置された一つ以上の受動素子１２６、及び回路部材１２５及び受動素子１２６のそれぞれの少なくとも一部を覆い、キャビティ１２５ｈの少なくとも一部を満たす補強層１２７を含む。また、連結構造体１２０Ａは、補強層１２７上に配置されたバックサイド回路層１２８、及び補強層１２７の少なくとも一部を貫通し、バックサイド回路層１２８を回路部材１２５の回路層１２２及び受動素子１２６の外部電極１２６Ｐと電気的に連結するバックサイド接続ビア層１２９を含む。
【００５１】
回路部材１２５は、プリント回路基板１１０Ａ上に並べて実装された電子部品１３０、１４０を互いに電気的に連結する。つまり、電子部品１３０、１４０は、回路部材１２５の回路層１２２などを介して互いに電気的に連結される。回路部材１２５は、複数の絶縁層１２１、複数の絶縁層１２１にそれぞれ配置された複数の回路層１２２、及び複数の絶縁層をそれぞれ貫通し、複数の回路層１２２を互いに電気的に連結する複数の接続ビア層１２３を含む。キャビティ１２５ｈはそれぞれ、複数の絶縁層１２１の少なくとも一部を貫通することができる。例えば、キャビティ１２５ｈはそれぞれ、複数の絶縁層１２１をすべて貫通することができる。
【００５２】
絶縁層１２１は絶縁材料を含むことができる。この際、絶縁材料は、ＰＩＤ（Ｐｈｏｔｏ  Ｉｍａｇｅ−ａｂｌｅ  Ｄｉｅｌｅｃｔｒｉｃ）であることができる。絶縁層１２１の層数は特に制限されず、設計に応じて多様に変更されることができる。絶縁層１２１のそれぞれの層は、互いに境界が区別されることもあり、区別されないこともある。
【００５３】
回路層１２２は、実質的に電子部品１３０、１４０を互いに電気的に連結する。回路層１２２は、該当層の設計に応じて様々な機能を果たすことができるが、少なくとも信号パターンと信号パッドを含む。回路層１２２は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質、具体的には金属物質を用いることができる。回路層１２２の層数も特に制限されず、設計に応じて多様に変更されることができる。
【００５４】
接続ビア層１２３は、互いに異なる層に形成された回路層１２２を電気的に連結させる。その結果、回路部材１２５内に電気経路を形成させる。接続ビア層１２３のそれぞれは、複数の接続ビアを含むことができる。接続ビア層１２３のそれぞれの接続ビアは、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質、具体的に金属物質を含むことができる。接続ビア層１２３は、該当層の設計デザインに応じて様々な機能を果たすことができるが、少なくとも信号ビアを含む。接続ビア層１２３のそれぞれの接続ビアは、導電性物質で充填された充填型（filled type）のビアであってもよく、ビアの壁面に沿って導電性物質が配置された等角型（conformal type）のビアであってもよい。接続ビア層１２３のそれぞれの接続ビアは、互いに同一方向のテーパー形状を有することができる。
【００５５】
絶縁層１２１の材料としてＰＩＤを用いる場合、絶縁層１２１の厚さを最小化することができ、フォトビア孔を形成することができるため、回路層１２２と接続ビア層１２３を容易に高密度に設計することができる。例えば、回路層１２２と接続ビア層１２３は、プリント回路基板１１０Ａの配線層１１２ａ、１１２ｂ、１１２ｃと配線ビア層１１３ａ、１１３ｂより高密度に設計することができる。具体的に、回路層１２２のそれぞれの厚さは、配線層１１２ａ、１１２ｂ、１１２ｃそれぞれの厚さより薄くてもよく、上／下間隔がより狭くてもよい。また、接続ビア層１２３のそれぞれの接続ビアのサイズは、配線ビア層１１３ａ、１１３ｂ、１１３ｃのそれぞれの配線ビアのサイズより小さくてもよく、高さ又は厚さもより薄くてもよい。また、よりファインピッチ（Ｆｉｎｅ  Ｐｉｔｃｈ）でビア間ピッチがより狭くてもよい。絶縁層１２１の絶縁材料として他の物質を用いる場合でも、回路層１２２と接続ビア層１２３はプリント回路基板１１０Ａの配線層１１２ａ、１１２ｂ、１１２ｃと配線ビア層１１３ａ、１１３ｂより高密度に設計することが好ましい。
【００５６】
受動素子１２６は、一つ又は複数個であることができる。それぞれの受動素子１２６は、互いに同一であるか、又は異なり得る。受動素子１２６はそれぞれ、回路部材１２５のキャビティ１２５ｈに配置されることができる。必要に応じては、複数の受動素子１２６が一つのキャビティ１２５ｈに配置されることもできる。受動素子１２６は、キャパシタ、インダクタなどの公知の受動素子であることができる。受動素子１２６はそれぞれ、外部電極１２６Ｐを有することができる。つまり、受動素子１２６は、それぞれが独立したチップ型部品であることができる。電子部品１３０、１４０の少なくとも一つは、少なくとも一つの受動素子１２６の直上に配置されることが好ましく、電子部品１３０、１４０のそれぞれの直下に受動素子１２６の少なくとも一つ以上が配置されることが好ましい。かかる配置により、最小限の電気経路を提供することができ、電源供給安定性などを図ることができる。
【００５７】
補強層１２７は、キャビティ１２５ｈのそれぞれの少なくとも一部を満たし、回路部材１２５と受動素子１２６のそれぞれの少なくとも一部を覆う。補強層１２７は、回路部材１２５と受動素子１２６を保護することができ、特に、連結構造体１２０Ａに剛性を付与することができる。即ち、回路部材１２５の絶縁層１２１は、高密度設計に適した材料を使用し、その代わりに問題となる剛性は補強層１２７を介して実現することができる。つまり、補強層１２７は、絶縁層１２１に比べて弾性係数が大きい材料を含むことができる。補強層１２７の材料としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらの樹脂が無機フィラーと混合された材料、例えば、ＡＢＦなどを用いることができる。
【００５８】
バックサイド回路層１２８とバックサイド接続ビア層１２９は、連結構造体１２０Ａがプリント回路基板１１０Ａの下側にも電気的に連結されるようにする。つまり、連結構造体１２０Ａの回路部材１２５の回路層１２２と受動素子１２６の外部電極１２６Ｐがプリント回路基板１１０Ａの下側の配線層１１２ａ、１１２ｃと電気的に連結されるようにする。バックサイド回路層１２８は、第２電気連結金属１６０を介してプリント回路基板１１０Ａの第２パッド１１２ａＰと電気的に連結されることができる。バックサイド回路層１２８とバックサイド接続ビア層１２９は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質、具体的に金属物質を含むことができる。これらも設計に応じて様々な機能を果たすことができる。バックサイド接続ビア層１２９の接続ビアは、導電性物質で充填された充填型（filled type）のビアであってもよく、ビアの壁面に沿って導電性物質が配置された等角型（conformal type）のビアであってもよい。また、接続ビア層１２３の接続ビアと同一方向のテーパー形状を有することができる。バックサイド回路層１２８とバックサイド接続ビア層１２９の厚さ、大きさ、ピッチなどは、回路層１２２と接続ビア層１２３の厚さ、大きさ、ピッチなどより大きくてもよい。つまり、相対的に低密度に形成されることができる。
【００５９】
一方、連結構造体１２０Ａは、公知のキャリアを用いて形成することができる。例えば、まず、キャリア上にめっき工程で回路層１２２を形成し、ＰＩＤ塗布及び硬化などで絶縁層１２１を形成し、フォトリソグラフィ方法で絶縁層１２１を貫通するビア孔を形成した後、めっきで再び回路層１２２と接続ビア層１２３を形成し、このような過程を繰り返して回路部材１２５を形成することができる。回路部材１２５の回路層１２２と接続ビア層１２３は、一部領域にのみ形成し、一部領域には、絶縁層１２１のみ積層しておくことができる。一方、露出した回路層１２２を用いて回路の異常有無を確認する電気検査を行うことができる。つまり、回路層１２２は、電気検査のための回路パターンを含むこともできる。次に、回路部材１２５の回路層１２２と接続ビア層１２３を形成していない領域にフォトリソグラフィ方法やレーザードリルなどで一つ以上のキャビティ１２５ｈを形成し、それぞれのキャビティ１２５ｈに受動素子１２６を配置することができる。次に、補強層１２７を用いて回路部材１２５と受動素子１２６のそれぞれの少なくとも一部を覆い、キャビティ１２５ｈの少なくとも一部を満たすことができる。補強層１２７は、ＡＢＦなどをラミネートした後、硬化する方法で形成することができる。さらに、補強層１２７の少なくとも一部を貫通するバックサイド接続ビア層１２９のためのビア孔をレーザードリル及び／又は機械的ドリルなどを用いて形成し、めっき工程でバックサイド接続ビア層１２９とバックサイド回路層１２８を形成することができる。一連の過程により、連結構造体１２０Ａが形成されることができる。
【００６０】
電子部品１３０、１４０はそれぞれ、半導体チップであることができる。この際、半導体チップはそれぞれ、数百〜数百万個以上の素子が一つのチップに集積化されている集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を含むことができる。この際、集積回路は、例えば、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのプロセッサチップ、具体的には、アプリケーションプロセッサ（ＡＰ：Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ）であることができるが、これに限定されるものではなく、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、ＨＢＭ（Ｈｉｇｈ  Ｂａｎｄｗｉｄｔｈ  Ｍｅｍｏｒｙ）などのメモリチップや、アナログ−デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ  ＩＣ）などのロジックチップ、又はＰＭＩＣ（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  ＩＣ）のような他の種類であってもよいことは言うまでもない。制限されない例として、第１電子部品１３０は、ＡＰなどのプロセッサチップを含むことができ、第２電子部品１４０は、ＨＢＭなどのメモリチップを含むことができるが、これに限定されるものではない。
【００６１】
電子部品１３０、１４０はそれぞれ、活性ウエハをベースに形成されたものであってもよく、この場合、それぞれの本体をなす母材としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウム砒素（ＧａＡｓ）などが用いられることができる。本体には、様々な回路が形成されていることができる。それぞれの本体には、電子部品１３０、１４０を他の構成要素と電気的に連結させるための接続パッドが形成されることができ、接続パッドは、アルミニウム（Ａｌ）、銅（Ｃｕ）などの導電性物質を含むことができる。電子部品１３０、１４０はそれぞれ、ベアダイ（ｂａｒｅ  ｄｉｅ）であってもよく、この場合、接続パッド上にバンプ１３０ｂ、１４０ｂが配置されて第１電気連結金属１５０を介してプリント回路基板１１０Ａに実装されることができる。即ち、第１電気連結金属１５０を介してプリント回路基板１１０Ａの連結構造体１２０Ａ上に配置された第２配線層１１２ｂと電気的に連結されることができ、結果的に連結構造体１２０Ａ上の第２配線ビア層１１３ｂを介して連結構造体１２０Ａと電気的に連結されることができる。電子部品１３０、１４０はそれぞれ、パッケージ化されたダイ（ｐａｃｋａｇｅｄ  ｄｉｅ）であってもよく、この場合、接続パッド上に別途の絶縁層と再配線層がさらに形成されることができ、バンプ１３０ｂ、１４０ｂは再配線層と連結されることができる。
【００６２】
第１電気連結金属１５０はそれぞれ、低融点金属、例えば、スズ（Ｓｎ）−アルミニウム（Ａｌ）−銅（Ｃｕ）などの半田（ｓｏｌｄｅｒ）などで形成されることができるが、これは一例に過ぎず、材料が特にこれに限定されるものではない。第１電気連結金属１５０は、ランド（ｌａｎｄ）、ボール（ｂａｌｌ）、ピン（ｐｉｎ）などであってもよい。第１電気連結金属１５０は、多重層又は単一層で形成されることができる。多重層で形成される場合には、銅ピラー（ｐｉｌｌａｒ）及び半田を含むことができ、単一層で形成される場合には、スズ−銀半田又は銅を含むことができるが、これも一例に過ぎず、これに限定されるものではない。
【００６３】
第２電気連結金属１６０はそれぞれ、低融点金属を含むペースト、例えば、スズ（Ｓｎ）−アルミニウム（Ａｌ）−銅（Ｃｕ）などの半田（ｓｏｌｄｅｒ）を含むペーストで形成されることができるが、これは一例に過ぎず、材料が特にこれに限定されるものではない。これ以外にも、他の公知の導電性ペーストを用いることもできる。
【００６４】
図７は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００６５】
図面を参照すると、他の一例による連結構造体内蔵基板１００Ｂは、一例による連結構造体内蔵基板１００Ａにおいて、プリント回路基板１１０Ａの代わりにプリント回路基板１１０Ｂが配置され、プリント回路基板１１０Ｂは、コア絶縁層１１１ａと第１配線ビア層１１３ａが省略され、第１配線層１１２ａの層数が減少する。即ち、プリント回路基板１１０Ｂは、コアレス工法により製造されるコアレス基板であることができる。一方、図面には、第１ビルドアップ絶縁層１１１ｂの下側に第２ビルドアップ絶縁層１１１ｃがビルドアップされたコアレス構造が示されているが、これと異なって、第１ビルドアップ絶縁層１１１ｂのみをより多くビルドアップしたコアレス構造に変形することもできる。この場合、第１配線ビア層１１３ａのみが存在するため、配線ビアのテーパー方向がすべて同一であることができる。又は、第１ビルドアップ絶縁層１１１ｂと第２ビルドアップ絶縁層１１１ｃの数を異なるようにすることもできる。例えば、第２ビルドアップ絶縁層１１１ｃを一層のみで実現し、残りは第１ビルドアップ絶縁層１１１ｂをより多くビルドアップするように変形することもできる。この場合、最下側の配線ビアのテーパー方向のみが反対方向であることができる。その他の説明は、図６などを参照して説明した内容と実質的に同一であるため、詳細な説明は省略する。
【００６６】
図８は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００６７】
図面を参照すると、他の一例による連結構造体内蔵基板１００Ｃは、一例による連結構造体内蔵基板１００Ａにおいて、プリント回路基板１１０Ａの代わりにプリント回路基板１１０Ｃが配置され、プリント回路基板１１０Ｃの第１ビルドアップ絶縁層１１１ｂにキャビティ１１１ｂｈが形成され、キャビティ１１１ｂｈに連結構造体１２０Ａが配置される。これは、キャビティ１１１ｂｈが形成された一層以上の第１ビルドアップ絶縁層１１１ｂを積層し、連結構造体１２０Ａをキャビティ１１１ｂｈに配置した後、一層以上の第１ビルドアップ絶縁層１１１ｂをさらに積層することにより実現することができる。又は、一層以上の第１ビルドアップ絶縁層１１１ｂを積層し、その後にキャビティ１１１ｂｈを加工し、連結構造体１２０Ａをキャビティ１１１ｂｈに配置した後、一層以上の第１ビルドアップ絶縁層１１１ｂをさらに積層することにより実現することができる。その他の説明は、図６及び図７などを参照して説明した内容と実質的に同一であるため、詳細な説明は省略する。
【００６８】
図９は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００６９】
図面を参照すると、他の一例による連結構造体内蔵基板１００Ｄは、他の一例による連結構造体内蔵基板１００Ｃにおいて、プリント回路基板１１０Ｃの代わりにプリント回路基板１１０Ｄが配置され、プリント回路基板１１０Ｄは、コア絶縁層１１１ａと第１配線ビア層１１３ａが省略され、第１配線層１１２ａの層数が減少する。即ち、プリント回路基板１１０Ｄはコアレス工法により製造されるコアレス基板であることができる。その他の説明は、図６〜図８などを参照して説明した内容と実質的に同一であるため、詳細な説明は省略する。
【００７０】
図１０は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００７１】
図面を参照すると、他の一例による連結構造体内蔵基板１００Ｅは、一例による連結構造体内蔵基板１００Ａにおいて、プリント回路基板１１０Ａの代わりにプリント回路基板１１０Ｅが配置され、プリント回路基板１１０Ｅには、連結構造体１２０Ａの代わりにバックサイド回路層１２８とバックサイド接続ビア層１２９が省略された連結構造体１２０Ｂが内蔵される。プリント回路基板１１０Ｂは、内部に内蔵された金属層１１２ａＭを含み、金属層１１２ａＭは、コア絶縁層１１１ａに配置されることができるが、これに限定されるものではなく、第１ビルドアップ絶縁層１１１ｂのいずれかに配置されることもできる。連結構造体１２０Ｂは、金属層１１２ａＭ上に配置されてプリント回路基板１１０Ｂ内に内蔵される。例えば、連結構造体１２０Ｂは、電子部品１３０、１４０と向かい合う側の反対側面である補強層１２７の下面が接着剤１６５を介して金属層１１２ａＭに付着されることができる。金属層１１２ａＭは、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質、具体的には金属物質を含むことができる。接着剤１６５は、公知の導電性ペーストや半田ペーストなどであることができる。その他の説明は、図６〜図９などを参照して説明した内容と実質的に同一であるため、詳細な説明は省略する。
【００７２】
図１１は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００７３】
図面を参照すると、他の一例による連結構造体内蔵基板１００Ｆは、他の一例による連結構造体内蔵基板１００Ｅにおいて、プリント回路基板１１０Ｅの代わりにプリント回路基板１１０Ｆが配置され、プリント回路基板１１０Ｆは、コア絶縁層１１１ａと第１配線ビア層１１３ａが省略され、第１配線層１１２ａの層数が減少する。即ち、プリント回路基板１１０Ｂは、コアレス工法により製造されるコアレス基板であることができる。その他の説明は、図６〜図１０などを参照して説明した内容と実質的に同一であるため、詳細な説明は省略する。
【００７４】
図１２は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００７５】
図面を参照すると、他の一例による連結構造体内蔵基板１００Ｇは、他の一例による連結構造体内蔵基板１００Ｅにおいて、プリント回路基板１１０Ｅの代わりにプリント回路基板１１０Ｇが配置され、プリント回路基板１１０Ｇの第１ビルドアップ絶縁層１１１ｂにキャビティ１１１ｂｈが形成され、キャビティ１１１ｂｈに連結構造体１２０Ｂが配置される。これは、キャビティ１１１ｂｈが形成された一層以上の第１ビルドアップ絶縁層１１１ｂを積層し、連結構造体１２０Ｂをキャビティ１１１ｂｈに配置した後、一層以上の第１ビルドアップ絶縁層１１１ｂをさらに積層することにより実現することができる。又は、一層以上の第１ビルドアップ絶縁層１１１ｂを積層し、その後にキャビティ１１１ｂｈを加工し、連結構造体１２０Ｂをキャビティ１１１ｂｈに配置した後、一層以上の第１ビルドアップ絶縁層１１１ｂをさらに積層することにより実現することができる。その他の説明は、図６及び図１１などを参照して説明した内容と実質的に同一であるため、詳細な説明は省略する。
【００７６】
図１３は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００７７】
図面を参照すると、他の一例による連結構造体内蔵基板１００Ｈは、他の一例による連結構造体内蔵基板１００Ｇにおいて、プリント回路基板１１０Ｇの代わりにプリント回路基板１１０Ｈが配置され、プリント回路基板１１０Ｈは、コア絶縁層１１１ａと第１配線ビア層１１３ａが省略され、第１配線層１１２ａの層数が減少する。即ち、プリント回路基板１１０Ｈは、コアレス工法により製造されるコアレス基板であることができる。その他の説明は、図６〜図１２などを参照して説明した内容と実質的に同一であるため、詳細な説明は省略する。
【００７８】
図１４は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００７９】
図１５は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００８０】
図１６は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００８１】
図１７は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００８２】
図面を参照すると、他の一例による連結構造体内蔵基板１００Ｉ、１００Ｊ、１００Ｋ、１００Ｌはそれぞれ、他の一例による連結構造体内蔵基板１００Ａ、１００Ｃ、１００Ｅ、１００Ｇにおいて、プリント回路基板１１０Ａ、１１０Ｃ、１１０Ｅ、１１０Ｇの代わりにプリント回路基板１１０Ｉ、１１０Ｊ、１１０Ｋ、１１０Ｌが配置される。プリント回路基板１１０Ｉ、１１０Ｊ、１１０Ｋ、１１０Ｌは、コア絶縁層１１１ａの厚さがさらに厚く、より多くの層数のビルドアップ絶縁層１１１ｂ、１１１ｃと、配線層１１２ｂ、１１２ｃ、及び配線ビア層１１３ｂ、１１３ｃを含む。コア絶縁層１１１ａの厚さは、第１ビルドアップ絶縁層１１１ｂの全厚さ及び／又は第２ビルドアップ絶縁層１１１ｃの全厚さより厚くてもよい。コア絶縁層１１１ａの厚さが非常に厚いため、第１配線ビア層１１３ａは、垂直の円柱状の貫通孔の壁面に沿って等角形態で導電性物質１１３ａ１をめっきで形成した、ＰＨＴ（Ｐｌａｔｅｄ  Ｔｈｒｏｕｇｈ  Ｈｏｌｅ）であることができる。この際、導電性物質１１３ａ１の間の貫通孔の空間はプラグ物質１１３ａ２で充填されることができる。プラグ物質１１３ａ２は、絶縁材や導電性インクのような公知のプラグ材を採用することができる。一方、プリント回路基板１１０Ｉ、１１０Ｊ、１１０Ｋ、１１０Ｌは、連結構造体１２０Ａ、１２０Ｂがコア絶縁層１１１ａではなく第１ビルドアップ絶縁層１１１ｂ上に配置される。即ち、第２配線層１１２ｂのいずれか一層が連結構造体１２０Ａの実装のためのパッド１１２ｂＰ'を含むか、又は金属層１１２ｂＭが第１ビルドアップ絶縁層１１１ｂのいずれか一層上に配置される。一方、プリント回路基板１１０Ｉ、１１０Ｊ、１１０Ｋ、１１０Ｌは、電子部品１３０、１４０との連結のための第１電気連結金属１５０がアンダーバンプ金属１５５を介して上述の第１パッド１１２ｂＰと連結されることができる。即ち、最外側絶縁層１１１ｄの複数の第１パッド１１２ｂＰをそれぞれ露出させる複数の開口部にそれぞれ複数のアンダーバンプ金属１５５が形成されることができ、第１電気連結金属１５０はそれぞれ、アンダーバンプ金属１５５と連結されることができる。これにより、優れた信頼性を確保することができる。その他の説明は、図６〜図１３などを参照して説明した内容と実質的に同一であるため、詳細な説明は省略する。
【００８３】
図１８は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００８４】
図１９は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００８５】
図２０は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００８６】
図２１は連結構造体内蔵基板の他の一例を概略的に示す断面図である。
【００８７】
図面を参照すると、他の一例による連結構造体内蔵基板１００Ｍ、１００Ｎ、１００Ｏ、１００Ｐはそれぞれ、他の一例による連結構造体内蔵基板１００Ｉ、１００Ｊ、１００Ｋ、１００Ｌにおいて、プリント回路基板１１０Ｉ、１１０Ｊ、１１０Ｋ、１１０Ｌの代わりにプリント回路基板１１０Ｍ、１１０Ｎ、１１０Ｏ、１１０Ｐが配置される。プリント回路基板１１０Ｍ、１１０Ｎ、１１０Ｏ、１１０Ｐはそれぞれ、連結構造体１２０Ａ、１２０Ｂが複数層の第１ビルドアップ絶縁層１１１ｂではなく、一つの層の第１ビルドアップ絶縁層１１１ｂに埋め込まれるか、又は連結構造体１２０Ａ、１２０Ｂが配置されるキャビティ１１２ｂｈが複数層の第１ビルドアップ絶縁層１１１ｂではなく、一つの層の第１ビルドアップ絶縁層１１１ｂを貫通する。その他の説明は、図６〜図１７などを参照して説明した内容と実質的に同一であるため、詳細な説明は省略する。
【００８８】
図２２ａ及び図２２ｂは、図９〜図２１の連結構造体内蔵基板に適用することができる連結構造体の他の例を概略的に示す断面図である。
【００８９】
図面を参照すると、補強層１２７は、必要に応じて複数の補強層１２７ａ、１２７ｂで構成されることができる。例えば、キャビティ１２５ｈのそれぞれの少なくとも一部を満たし、受動素子１２６のそれぞれの少なくとも一部を覆う第１補強層１２７ａ、及び回路部材１２５と第１補強層のそれぞれの少なくとも一部を覆う第２補強層１２７ｂを含むことができる。第１及び第２補強層１２７ａ、１２７ｂは、互いに異なる材料を含むため、境界を区別することができる。第２補強層１２７ｂは第１補強層１２７ａに比べて剛性に優れる。つまり、第２補強層１２７ｂは、第１補強層１２７ａに比べて弾性係数が大きくてもよい。制限されない一例として、第１補強層１２７ａは、ＡＢＦやＰＩＤなどであることができ、第２補強層１２７ｂは、プリプレグ又は無機材料系であることができる。必要に応じては、第２補強層１２７ｂの一部は、剛性補強のために金属であってもよく、この場合には、絶縁材料を適切に配置して回路層１２２や外部電極１２６Ｐとの電気的絶縁を図ることが好ましい。
【００９０】
本発明において下側、下部、下面などは、便宜上図面の断面を基準に有機インターポーザを含む半導体パッケージの実装面に向かう方向を意味するように用いられ、上側、上部、上面などは、その反対方向として用いられた。但し、これは説明の便宜上方向を定義したもので、本発明の特許請求の範囲がこのような方向に対する記載によって特に限定されないことは言うまでもない。
【００９１】
本発明において「連結される」というのは、直接的に連結された場合だけでなく、接着剤などを通じて間接的に連結された場合を含む概念である。なお、「電気的に連結される」というのは、物理的に連結された場合と、連結されていない場合をともに含む概念である。さらに、第１、第２などの表現は、一つの構成要素と他の構成要素を区分するために用いられるもので、該当する構成要素の順序及び／又は重要度などを限定しない。場合によっては、本発明の範囲を外れずに、第１構成要素は第２構成要素と命名されることもでき、類似して第２構成要素は第１構成要素と命名されることもできる。
【００９２】
本発明で用いられた「一例」という表現は、互いに同一の実施例を意味せず、それぞれ互いに異なる固有の特徴を強調して説明するために提供されるものである。しかしながら、上記提示された一例は、他の一例の特徴と結合して実現されることを排除しない。例えば、特定の一例で説明された事項が他の一例で説明されていなくても、他の一例でその事項と反対であるか矛盾する説明がない限り、他の一例に関連する説明であると理解されることができる。
【００９３】
本発明で用いられた用語は、一例を説明するために説明されたものであるだけで、本発明を限定しようとする意図ではない。この際、単数の表現は文脈上明確に異なる意味でない限り、複数を含む。
【図１】
2020043320.tif 000003
【図２】
2020043320.tif 000004
【図３】
2020043320.tif 000005
【図４】
2020043320.tif 000006
【図５】
2020043320.tif 000007
【図６】
2020043320.tif 000008
【図７】
2020043320.tif 000009
【図８】
2020043320.tif 000010
【図９】
2020043320.tif 000011
【図１０】
2020043320.tif 000012
【図１１】
2020043320.tif 000013
【図１２】
2020043320.tif 000014
【図１３】
2020043320.tif 000015
【図１４】
2020043320.tif 000016
【図１５】
2020043320.tif 000017
【図１６】
2020043320.tif 000018
【図１７】
2020043320.tif 000019
【図１８】
2020043320.tif 000020
【図１９】
2020043320.tif 000021
【図２０】
2020043320.tif 000022
【図２１】
2020043320.tif 000023
【図２２ａ】
2020043320.tif 000024
【図２２ｂ】
2020043320.tif 000025
【手続補正書】
【提出日】令和1年11月8日(2019.11.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の回路層を含む回路部材、及び前記回路部材と並んで配置され、外部電極を有する受動素子を含む連結構造体と、
前記連結構造体を覆う絶縁層、前記絶縁層上に配置された第１配線層、前記絶縁層の少なくとも一部を貫通し、前記第１配線層を前記複数の回路層のうち最上側の回路層と電気的に連結する第１配線ビア、及び前記絶縁層の少なくとも一部を貫通し、前記第１配線層を前記受動素子の外部電極と電気的に連結する第２配線ビアを含むプリント回路基板と、を含み、
前記第１配線ビアと接する前記最上側の回路層の上面は、前記第２配線ビアと接する前記外部電極の上面と同一平面（Ｃｏｐｌａｎａｒ）をなす、連結構造体内蔵基板。
【請求項２】
前記プリント回路基板上に互いに並べて実装され、前記第１配線層とそれぞれ前記第１配線ビアを介して電気的に連結された複数の電子部品をさらに含み、
前記複数の電子部品は、前記回路層を介して互いに電気的に連結される、請求項１に記載の連結構造体内蔵基板。
【請求項３】
前記絶縁層は、前記連結構造体の一面および側面のそれぞれの少なくとも一部を覆う、請求項１または２に記載の連結構造体内蔵基板。
【請求項４】
前記連結構造体は、前記回路部材及び前記受動素子のそれぞれの少なくとも一部を覆う補強層をさらに含む、請求項１から３のいずれか一項に記載の連結構造体内蔵基板。
【請求項５】
前記回路部材は、前記受動素子が配置されるキャビティを有し、
前記補強層は、前記キャビティの少なくとも一部を満たす、請求項４に記載の連結構造体内蔵基板。
【請求項６】
前記補強層は、前記キャビティの少なくとも一部を満たし、前記受動素子の少なくとも一部を覆う第１補強層、及び前記回路部材及び前記第１補強層のそれぞれの少なくとも一部を覆う第２補強層を含み、
前記第２補強層は、前記第１補強層より弾性係数が大きい、請求項５に記載の連結構造体内蔵基板。
【請求項７】
前記連結構造体は、前記補強層の下面上に配置されたバックサイド回路層、及び前記補強層の少なくとも一部を貫通し、前記バックサイド回路層を前記複数の回路層のうち最下側の回路層及び前記受動素子の外部電極とそれぞれ電気的に連結するバックサイド接続ビア層をさらに含む、請求項４から６のいずれか一項に記載の連結構造体内蔵基板。
【請求項８】
前記プリント回路基板内の前記連結構造体の下側には複数のパッドが配置され、
前記連結構造体は前記複数のパッド上に配置され、
前記バックサイド回路層は、前記複数のパッドと電気連結金属を介して連結される、請求項７に記載の連結構造体内蔵基板。
【請求項９】
前記プリント回路基板内の前記連結構造体の下側には金属層が配置され、
前記連結構造体は前記金属層上に配置され、
前記補強層の下面は、前記金属層に接着剤により付着される、請求項４から８のいずれか一項に記載の連結構造体内蔵基板。
【請求項１０】
連結構造体は、前記複数の回路層がそれぞれ配置された複数の絶縁層、及び前記複数の絶縁層をそれぞれ貫通し、前記複数の回路層を互いに電気的に連結する複数の接続ビア層をさらに含み、
前記複数の絶縁層のうち最上側の絶縁層の上面は、前記最上側の回路層の上面及び前記外部電極の上面と同一平面（Ｃｏｐｌａｎａｒ）をなす、請求項４から９のいずれか一項に記載の連結構造体内蔵基板。
【請求項１１】
前記複数の絶縁層はそれぞれ、感光性絶縁材料を含む、請求項１０に記載の連結構造体内蔵基板。
【請求項１２】
前記補強層は、前記複数の絶縁層のそれぞれより弾性係数が大きい、請求項１０または１１に記載の連結構造体内蔵基板。
【請求項１３】
前記複数の回路層はそれぞれ、前記第１配線層より高密度に設計される、請求項１０から１２のいずれか一項に記載の連結構造体内蔵基板。
【請求項１４】
前記複数の接続ビア層のそれぞれの接続ビアは、前記第１及び第２配線ビアより高さが低く、ビア間のピッチが小さい、請求項１３に記載の連結構造体内蔵基板。
【請求項１５】
前記プリント回路基板は、前記第１配線層の下側に配置され、前記絶縁層で少なくとも一部が覆われた第２配線層、及び前記絶縁層の少なくとも一部を貫通し、前記第１及び第２配線層を電気的に連結する第３配線ビアをさらに含み、
前記第１及び第２配線ビアはそれぞれ、前記第３配線ビアと高さが異なる、請求項１から１４のいずれか一項に記載の連結構造体内蔵基板。
【請求項１６】
前記プリント回路基板は、コア絶縁層、前記コア絶縁層の両面に配置されたコア配線層、前記コア絶縁層を貫通し、互いに異なる層に配置された前記コア配線層を電気的に連結するコア配線ビア層、前記コア絶縁層の上側にビルドアップされた複数の第１ビルドアップ絶縁層、前記複数の第１ビルドアップ絶縁層上にそれぞれ配置された複数の第１ビルドアップ配線層、前記複数の第１ビルドアップ絶縁層をそれぞれ貫通し、互いに異なる層に配置されたコア配線層と複数の第１ビルドアップ配線層を電気的に連結する複数の第１ビルドアップ配線ビア層、前記コア絶縁層の下側にビルドアップされた複数の第２ビルドアップ絶縁層、前記複数の第２ビルドアップ絶縁層上にそれぞれ配置された複数の第２ビルドアップ配線層、及び前記複数の第２ビルドアップ絶縁層をそれぞれ貫通し、互いに異なる層に配置されたコア配線層と複数の第２ビルドアップ配線層を電気的に連結する複数の第２ビルドアップ配線ビア層を含み、
前記複数の第１ビルドアップ絶縁層は前記絶縁層を含み、前記複数の第１ビルドアップ配線層は前記第１配線層を含み、前記複数の第１ビルドアップ配線ビア層は、前記第１及び第２配線ビアを含み、
前記コア絶縁層は、前記複数の第１ビルドアップ配線層又は前記複数の第２ビルドアップ配線層より厚さが厚く、
前記コア配線層は、前記コア絶縁層を貫通する貫通孔の壁面に配置された導電性物質及び前記貫通孔の導電性物質の間を充填するプラグ物質を含む、請求項１から１５のいずれか一項に記載の連結構造体内蔵基板。
【請求項１７】
回路層を含む回路部材、及び前記回路部材と並んで配置され、外部電極を有する受動素子を含む連結構造体と、
前記連結構造体が内部に内蔵され、前記回路層と電気的に連結され、前記回路層より密度が低い配線層を含むプリント回路基板と、
前記プリント回路基板上に互いに並べて実装され、前記配線層とそれぞれ電気連結金属を介して電気的に連結された複数の電子部品と、を含み、
前記複数の電子部品は、前記回路層を介して互いに電気的に連結される、連結構造体内蔵基板。
【請求項１８】
前記複数の電子部品のうち少なくとも一つは、前記受動素子の直上に配置され、前記配線層を介して前記受動素子の外部電極と電気的に連結される、請求項１７に記載の連結構造体内蔵基板。
【請求項１９】
前記プリント回路基板は、前記連結構造体を覆う絶縁層をさらに含み、
前記配線層は前記絶縁層上に配置され、
前記配線層は、前記絶縁層の少なくとも一部を貫通する配線ビア層を介して前記回路部材の回路層及び前記受動素子の外部電極とそれぞれ電気的に連結される、請求項１７または１８に記載の連結構造体内蔵基板。
【請求項２０】
前記配線ビア層と接する最上側の前記回路層の上面は、前記配線ビア層と接する前記外部電極の上面と同一平面（Ｃｏｐｌａｎａｒ）をなす、請求項１９に記載の連結構造体内蔵基板。
【請求項２１】
前記絶縁層は、前記連結構造体の一面および側面のそれぞれの少なくとも一部を覆う、請求項１９または２０に記載の連結構造体内蔵基板。
【請求項２２】
前記プリント回路基板は、前記絶縁層上に配置され、前記配線層の少なくとも一部をそれぞれ露出させる複数の開口部を有する最外側絶縁層、及び前記最外側絶縁層の複数の開口部にそれぞれ配置され、前記露出した配線層とそれぞれ連結された複数のアンダーバンプ金属をさらに含み、
前記電気連結金属はそれぞれ、前記アンダーバンプ金属と連結される、請求項１９から２１のいずれか一項に記載の連結構造体内蔵基板。