(57)【要約】【課題】圧電体層を挟む電極間のリークを抑制して、圧電特性の劣化を低減することのできる構成を提供する。【解決手段】圧電デバイスは、基材の上に、第１の電極、圧電体層、及び第２の電極がこの順で積層されており、前記第１の電極と、前記第２の電極は、積層方向に互いに重ならない配置となっている。【選択図】図２
2020155595.tif 000002
【特許請求の範囲】
【請求項１】
基材の上に、第１の電極、圧電体層、及び第２の電極がこの順で積層されており、
前記第１の電極と、前記第２の電極は、積層方向に互いに重ならない配置となっていることを特徴とする圧電デバイス。
【請求項２】
前記第１の電極は２以上のストライプを有するパターンで形成されており、
前記第２の電極は、前記第１の電極の隣接するストライプ間のスペースに対応する領域に形成されていることを特徴とする請求項１に記載の圧電デバイス。
【請求項３】
前記第１の電極と前記第２の電極の一方はパッチパターンで形成されており、
前記第１の電極と前記第２の電極の他方は、前記パッチパターンを切り取った平面パターンで形成されていることを特徴とする請求項１に記載の圧電デバイス。
【請求項４】
前記第１の電極と前記第２の電極は、異なるレイヤで前記圧電体層を挟んで互い違いに配置される一対のくし歯電極またはスパイラル電極であることを特徴とする請求項１に記載の圧電デバイス。
【請求項５】
前記第１の電極の表面積と前記第２の電極の表面積は略等しいことを特徴とする請求項１〜４のいずれか１項に記載の圧電デバイス。
【請求項６】
前記基材と前記圧電体層の間に配置される非晶質層、
をさらに有し、
前記第１の電極は前記非晶質層の上に形成されていることを特徴とする請求項１〜５のいずれか１項に記載の圧電デバイス。
【請求項７】
前記非晶質層は有機アモルファス層であることを特徴とする請求項６に記載の圧電デバイス。
【請求項８】
前記基材は、プラスチックまたは樹脂で形成されていることを特徴とする請求項１〜７のいずれか１項に記載の圧電デバイス。
【請求項９】
前記圧電体層は、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）、炭化ケイ素（ＳｉＣ）、及びこれらの組み合わせの中から選択される材料を主成分として形成されていることを特徴とする請求項１〜８のいずれか１項に記載の圧電デバイス。
【請求項１０】
前記圧電体層は、前記主成分の中に、マグネシウム（Ｍｇ）、バナジウム（Ｖ）、チタン（Ｔｉ），ジルコニウム（Ｚｒ），リチウム（Ｌｉ）、ケイ素（Ｓｉ）、及びこれらの組み合わせから選択される材料を副成分として含有することを特徴とする請求項９に記載の圧電デバイス。
【請求項１１】
前期圧電体層の膜厚は２００ｎｍ〜５μｍであることを特徴とする請求項１〜１０のいずれか１項に記載の圧電デバイス。
【請求項１２】
基材の上に、第１の電極を形成し、
前記第１の電極の上に、ウルツ鉱型の結晶構造を有する圧電体層を形成し、
前記圧電体層の上に、前記第１の電極と膜厚または積層方向に互いに重なり合わないように第２の電極を形成する
ことを特徴とする圧電デバイスの製造方法。
【請求項１３】
プラスチックまたは樹脂の前記基材の上に、前記第１の電極を、室温でのスパッタリング法により形成することを特徴とする請求項１２に記載の圧電デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電デバイスとその製造方法に関する。
【背景技術】
【０００２】
従来から、物質の圧電効果を利用した圧電素子が用いられている。圧電効果は、物質に圧力が加えられることにより、圧力に比例した分極が得られる現象をいう。圧電効果を利用して、圧力センサ、加速度センサ、弾性波を検出するＡＥ（アコースティック・エミッション）センサ等の様々なセンサが作製されている。
【０００３】
近年では、スマートフォン等の情報端末の入力インターフェースとしてタッチパネルが用いられ、タッチパネルへ圧電素子の適用も増えている。タッチパネルは情報端末の表示装置と一体に構成され、視認性を高めるために可視光に対する高い透明性が求められる。一方で、指の操作を正確に検出するために、圧電体層は高い圧力応答性を備えていることが望まれる。
【０００４】
圧電体膜と、この圧電膜を逆圧電効果により変位させる電極とを積層するカンチレバー型変位素子において、各層の電極端部が膜厚方向で同一直線上に重ならないようにする構成が知られている（たとえば、特許文献１参照）。この構成では、最下層の電極を最も大きくし、上層へ行くほど電極サイズを小さくすることで、素子駆動時の変形による応力集中を緩和している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−２９６７１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
基材の凹凸や異物が原因となって、しばしば圧電膜にマイクロクラックが発生する。このようなマイクロクラックは、上下の電極間を電気的に短絡するリークパスとなり得る。圧電膜の薄膜化にともなって、この現象は顕著になっている。
【０００７】
本発明は、圧電膜を挟む電極間のリークを抑制して、圧電特性の劣化を低減することのできる構成を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の態様では、圧電デバイスは、基材の上に、第１の電極、圧電体層、及び第２の電極がこの順で積層されており、
前記第１の電極と前記第２の電極は、積層方向に互いに重ならない配置となっている。
【０００９】
一例として、第１の電極は２以上のストライプを有するパターンで形成されており、第２の電極は、前記第１の電極の隣接するストライプ間のスペースに対応する領域に形成されている。
【００１０】
別の例として、第１の電極と第２の電極の一方はパッチパターンで形成されており、第１の電極と第２の電極の他方は、パッチパターンを切り取った平面パターンで形成されていてもよい。
【００１１】
本発明の第２の態様では、圧電デバイスの製造方法は、
基材の上に、第１の電極を形成し、
前記第１の電極の上に、ウルツ鉱型の結晶構造を有する圧電体層を形成し、
前記圧電体層の上に、前記第１の電極と膜厚または積層方向に互いに重なり合わないように第２の電極を形成する。
【発明の効果】
【００１２】
上記の構成により、圧電体層を挟む電極間のリークを抑制して、圧電特性の劣化を低減することができる。
【図面の簡単な説明】
【００１３】
【図１】圧電体層に生じるマイクロクラックを説明する図である。
【図２】第１実施形態の圧電デバイスの模式図である。
【図３】第２実施形態の圧電デバイスの模式図である。
【図４】第３実施形態の圧電デバイスの模式図である。
【図５】第４実施形態の圧電デバイスの模式図である。
【図６】電極パターンの変形例を示す図である。
【発明を実施するための形態】
【００１４】
図１は、発明者らが見出したマイクロクラックの問題をより詳しく説明する図である。一般的に、電極１０２と電極１０４の間に圧電体層１０３を挟んだ積層体は、製造プロセスや構造の安定性の観点から基材１０１の上に形成される。
【００１５】
図１の（Ａ）に示す理想状態では、圧力の印加によって、圧電体層１０３と電極１０４の界面またはその近傍に、特定の極性の電荷（たとえば正の電荷）が現れ、圧電体層１０３と電極１０２の界面またはその近傍に、逆極性の電荷（たとえば負の電荷）が現れる。圧電体層１０３を厚さ方向に引っ張ると、反対に、圧電体層１０３と電極１０４の界面に負の電荷が現れ、圧電体層１０３と電極１０２との界面に正の電荷が現れる。圧電体層１０３の結晶の分極を利用して力学的エネルギーを電気エネルギーに変えることができる。
【００１６】
図１の（Ｂ）のように、基材１０１の表面または電極１０２の表面に異物、突起、ピンホール等があると、その部分から圧電体層１０３に細かいクラックが発生する。クラックが圧電体層１０３の膜厚方向に延びると、電極１０４と電極１０２の間にリークパスが形成される。この場合、発生した電荷が打ち消し合って圧電効果が消失する。
【００１７】
基材１０１がプラスチックや樹脂等で形成されている場合、その表面に凹凸が生じやすい。しかし、電極１０２を構成する金属の結晶体は、基材１０１の表面の凹凸を吸収することができない。基材１０１の表面状態を反映して、電極１０２の金属膜の表面にも凹凸が形成される。クラックは、電極１０２と圧電体層１０３の界面に存在する異物、突起、ピンホール等の直上に発生しやすい。
【００１８】
実施形態では、圧電体層を挟む電極間にリークパスが形成されるのを防止するために、圧電デバイスの電極が積層方向に重なり合わない構成とする。積層方向に電極が重なり合っていなくても、圧電膜の表面（または界面）に一様に分布する電荷を取り出すことができる。積層方向に電極が重なり合わないことで、応力を緩和して、積層体の湾曲を抑制するという効果も有する。
【００１９】
＜第１実施形態＞
図２は、第１実施形態の圧電デバイス１０Ａの模式図である。図２の（Ａ）は上面図、（Ｂ）はＩ−Ｉ'断面図である。圧電デバイス１０Ａは、基材１１の上に形成される第１の電極１２と、第１の電極１２の上に配置される圧電体層１３と、圧電体層１３の上に配置される第２の電極１４を有する。ここで、「〜の上に」という場合は、積層方向で見たときの上側を意味する。
【００２０】
第１の電極１２と、第２の電極１４は、同じ方向に延びるストライプパターンで形成されているが、厚さ方向に互いに重ならない配置となっている。第１の電極１２の隣り合うストライプ間のスペースに対応する領域に、第２の電極１４が配置されている。
【００２１】
この構成で、圧電体層１３に圧力が印加されると、圧電体層１３に表面電荷が現れ、電圧が発生する。このときの電流を計測することで圧力に応じた分極を知ることができる。圧電体層１３の単位結晶は点対称中心がなく、結晶構造の中央の原子は結晶の点対称中心から、たとえば結晶の成長方向の上側にずれている。この場合、圧電体層１３と上部の電極１４の界面に正電荷が偏り、圧電体層１３と下部の電極１２の界面に負電荷が偏っているが、圧力がかからない状態では、これらの電荷は空気中の浮遊電荷や、金属表面の電荷と結びついて中和されており、電圧は発生しない。
【００２２】
圧電体層１３に、たとえば上部の電極１４の側から圧力が印加されると、結晶構造の中央の原子は点対称中心に近づいて、圧電体層１３の分極が減少し、界面近傍に分布する電荷が減少する。この結果、それまで結合して対になっていた電荷が余剰になって、電圧が発生する。余剰になって発生した電荷も界面近傍で一様に分布するので、上部の電極１４と下部の電極１２が膜厚方向または積層方向に重なり合っていなくても、圧力の印加による分極状態の変化を検知することができる。
【００２３】
この構成によると、基材１１または電極１２の表面の異物、突起、ピンホール等からマイクロクラックが発生して膜厚方向にクラックが延びても、下部の電極１２と上部の電極１４の間を電気的に接続するリークパスの形成を抑制することができる。
【００２４】
圧電デバイス１０Ａは、たとえば以下の工程で形成することができる。まず、基材１１の上に、電極１２を形成する。基材１１の材料は任意であり、ガラス基板、サファイア基板、ＭｇＯ基板などの無機材料の基板であってもよいし、ブラスチック基板であってもよい。無機材料の基板を用いる場合は、表面が平滑であり、クラックの原因となる凹凸が少ないので、クラックの発生自体を低減することができる。プラスチックまたは樹脂の基材１１を用いる場合、表面に凹凸が生じやすいが、可撓性があり、取扱いが容易で、適用範囲が広い。
【００２５】
圧電デバイス１０Ａは、膜厚方向または積層方向に電極１２と電極１４が重なり合わない構成をとっているので、基材１１の表面に凹凸がある場合でも、リークパスの形成を抑制することができる。プラスチックの基材１１としては、たとえば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、アクリル系樹脂、シクロオレフィン系ポリマー、ポリイミド（ＰＩ）等を用いることができる。これらの材料の中で、特にポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、アクリル系樹脂、シクロオレフィン系ポリマーは無色透明な材料であり、基材１１の裏面を光透過側とする場合に適している。
【００２６】
基材１１の上に、電極１２を形成する。電極は適切な良導体で形成することができ、たとえば、透明な非晶質の酸化物導電体で形成してもよい。酸化物導電体は、圧電デバイス１０Ａの使用態様に応じて、可視光に対して「透明」であってもよいし、使用される特定の波長帯域の光に対して「透明」であってもよい。
【００２７】
透明な非晶質の酸化物導電体として、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、などを用いることができる。これらの材料を用いて、たとえばＤＣ（直流）またはＲＦ（高周波）のマグネトロンスパッタリングで、たとえば１０〜２００ｎｍ、より好ましくは１０〜１００ｎｍの厚さの電極膜を形成し、一般的なフォトリソグラフィとウェットエッチングにより、電極１２のパターンを形成してもよい。
【００２８】
ＩＴＯを用いる場合は、スズ（Ｓｎ）の含有割合（Sn/(In+Sn)）は、たとえば５〜１５wt%であってもよい。この含有量の範囲で、可視光に対して透明であり、室温のスパッタリングで非晶質の膜を形成することができる。
【００２９】
ＩＺＯを用いる場合は、亜鉛（Ｚｎ）の含有割合（Zn/(In+Zn)）は、たとえば１０wt%前後であってもよい。ＩＺＯも可視光に対して透明であり、室温でのスパッタリングで非晶質の膜を形成することができる。
【００３０】
次に、電極１２と基材１１を覆って、圧電体層１３をスパッタリングで形成する。圧電体層１３は、たとえば、ウルツ鉱型の結晶構造を有する圧電材料で形成され、その厚さは２００ｎｍ〜５μｍである。
【００３１】
圧電体層１３の厚さが２００ｎｍ未満になると、第１の電極１２と第２の電極１４が近接し、厚さ方向に互いに重ならない配置であっても、マイクロクラックの影響が大きくなり、リーク抑制が困難となる。好ましくは、圧電体層１３の厚さは５００ｎｍ〜５μｍであり、より好ましくは７００ｎｍ〜５μｍである。
【００３２】
電極１２と圧電体層１３の成膜にスパッタリング法を用いることで、化合物のターゲットの組成比をほぼ保った状態で付着力の強い均一な膜を形成することができる。また、時間の制御だけで、所望の厚さの膜を精度良く形成することができる。
【００３３】
ウルツ鉱型の結晶構造は、一般式ＡＢで表される。ここで、Ａは陽性元素（Ａn+）、Ｂは陰性元素（Ｂn-）である。ウルツ鉱型の圧電材料として、一定レベル以上の圧電特性を示す物質であり、かつ２００℃以下の低温プロセスで結晶化させることができる材料を用いるのが望ましい。一例として、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）、炭化ケイ素（ＳｉＣ）を用いることができ、これらの成分またはこれらの中の２以上の組み合わせのみを用いてもよい。
【００３４】
２成分以上を組み合わせる場合は、それぞれの成分を積層させてもよいし、各成分のターゲットを用いて成膜してもよい。あるいは、上述した成分またはこれらの中の２以上の組み合わせを主成分として用い、その他の成分を任意に含めることもできる。主成分以外の成分の含有量は、本発明の効果を発揮する範囲であれば特に制限されるものではない。主成分以外の成分を含む場合は、主成分以外の成分の含有量は、好ましくは０．１ ａｔ.％以上２５ ａｔ.％以下である。
【００３５】
一例として、ＺｎＯまたはＡｌＮを主成分とするウルツ鉱型の材料を用いる。ＺｎＯ、ＡｌＮ等にドーパントとしてケイ素（Ｓｉ）、マグネシウム（Ｍｇ）、バナジウム（Ｖ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、リチウム（Ｌｉ）等、添加した際に導電性を示さない金属を添加してもよい。上記のドーパントは１種類でもよいし、２種類以上のドーパントを組み合わせて添加してもよい。これらの金属を添加することで、クラックの発生頻度を低減することができる。圧電体層１３の材料として透明なウルツ鉱型結晶材料を用いる場合は、ディスプレイへの適用に適している。
【００３６】
次に、圧電体層１３の上に、電極１４のパターンを形成する。電極１４は、膜厚または積層方向に電極１２と重なり合わないパターンに形成されている。下部の電極１２がストライプ、あるいはライン・アンド・スペースのパターンを含む場合は、ストライプとストライプの間のスペースに対応する領域に電極１４を形成する。
【００３７】
電極１４は、非晶質の透明な酸化物導電体で形成されていてもよいし、金属、合金などの良導体で形成されてもよい。非晶質の透明な酸化物導電体を用いる場合は、たとえばＤＣまたはＲＦのマグネトロンスパッタリングにより、厚さ２０〜１００ｎｍのＩＴＯ膜を室温で形成し、フォトリソグラフィとエッチングにより所定の形状にパターニングする。電極１４の材料は、電極１２と同じ材料であってもよいし、異なる材料であってもよい。
【００３８】
電極１２を非晶質の酸化物導電体で形成することで、電極１２の表面にマイクロクラックの発生原因となる突起やピンホールが形成されることを抑制できる。
【００３９】
＜第２実施形態＞
図３は、第２実施形態の圧電デバイス１０Ｂの模式図である。図２の（Ａ）は上面図、（Ｂ）はＩ−Ｉ'断面図である。第２実施形態でも、第１実施形態と同様に、圧電体層を挟む一対の電極が、膜厚方向または積層方向に重ならない構成とする。
【００４０】
圧電デバイス１０Ｂは、基材１１の上に形成される第１の電極２２と、第１の電極２２の上に配置される圧電体層１３と、圧電体層１３の上に配置される第２の電極２４を有する。ここで、「〜の上に」という場合は、積層方向で見たときの上側を意味する。
【００４１】
第１の電極１２と第２の電極１４は、相補的な平面形状を有する。図３の例では、第２の電極２４は円形の電極であり、第１の電極２２は、円形が切り取られた平面形状の電極である。電極２４の形状は円に限定されず、楕円形や多角形であってもよい。多角形としては、三角形、四角形、六角形、八角形など、任意の形状を採用し得る。
【００４２】
電極２４と対を成すもう一方の電極２２は、電極２４の形状が切り取られた平面形状を有する。円、多角形などのパッチ状の電極パターンは、必ずしも圧電体層１３の上面の電極２４に形成される必要はなく、下部の電極２２をパッチ電極としてもよい。この場合は上部の電極２４が下部のパッチ電極の反転パターンとして形成される。第１実施形態のストライプパターンも、互いに重なり合わないという点で相補的な電極パターンと呼んでもよい。
【００４３】
この構成で、圧電体層１３に圧力が印加されると、圧電体層１３の一方の面（たとえば上部の電極２４側）に正電荷が現れ、他方の面（たとえば下部の電極２２側）に負電荷が現れる。電極２２と電極２４を介して流れる電流を計測することで、圧電体層１３にかかった圧力を検出することができる。
【００４４】
この構成によると、基材１１または電極２２の表面の異物、突起、ピンホール等からマイクロクラックが発生して膜厚方向にクラックが延びても、下部の電極２２と上部の電極２４の間を電気的に接続するリークパスの形成を抑制することができる。
【００４５】
圧電デバイス１０Ｂの製造方法は、基本的に圧電デバイス１０Ａと同じであり、形成される電極２２，２４の形状が異なるだけである。基材１１の材料は任意であり、ガラス基板、サファイア基板、ＭｇＯ基板などの無機材料の基板であってもよいし、ブラスチック基板を用いてもよい。プラスチックまたは樹脂の基材１１を用いる場合は、可撓性、取り扱い易さの点から適用範囲が拡張される。
【００４６】
基材１１の上に形成される電極２２は、適切な良導体で形成することができるが、圧電デバイス１０Ｂの使用態様によっては、可視光または使用波長に対して「透明」な透明導電膜で形成されてもよい。
【００４７】
圧電体層１３は、第１実施形態と同様に、たとえば、ウルツ鉱型の結晶構造を有する圧電材料で形成される。圧電材料は、たとえば、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）、炭化ケイ素（ＳｉＣ）を用いることができ、これらの成分またはこれらの中の２以上の組み合わせのみを用いてもよい。
【００４８】
２成分以上を組み合わせる場合は、それぞれの成分を積層させてもよいし、各成分のターゲットを用いて成膜してもよい。あるいは、上述した成分またはこれらの中の２以上の組み合わせを主成分として用い、その他の成分を任意に含めることもできる。主成分以外の成分の含有量は、本発明の効果を発揮する範囲であれば特に制限されるものではない。主成分以外の成分を含む場合は、主成分以外の成分の含有量は、好ましくは０．１ ａｔ.％以上２０ ａｔ.％以下、より好ましくは０．１ ａｔ.％以上１０ ａｔ.％以下、さらに好ましくは０．２ ａｔ.％以上、５ ａｔ.％以下である。
【００４９】
たとえば、ＺｎＯまたはＡｌＮを主成分とするウルツ鉱型の材料に、副成分としてケイ素（Ｓｉ）、マグネシウム（Ｍｇ）、バナジウム（Ｖ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、リチウム（Ｌｉ）等、添加した際に導電性を示さない金属を添加してもよい。上記のドーパントは１種類でもよいし、２種類以上のドーパントを組み合わせて添加してもよい。これらの金属を添加することで、クラックの発生頻度を低減することができる。圧電体層１３の材料として透明なウルツ鉱型結晶材料を用いる場合は、ディスプレイへの適用に適している。
【００５０】
上部の電極２２は、膜厚または積層方向に電極２２と重なり合わないパターンであればよく、非晶質の透明な酸化物導電体で形成されていてもよいし、金属、合金などの良導体で形成されてもよい。非晶質の透明な酸化物導電体を用いる場合は、たとえばＤＣまたはＲＦのマグネトロンスパッタリングにより、厚さ２０〜１００ｎｍのＩＴＯ膜を室温で形成し、フォトリソグラフィとエッチングにより所定の形状にパターニングする。電極２４の材料は、電極２２と同じ材料であってもよいし、異なる材料であってもよい。
【００５１】
第２実施形態の構成によっても、上下の電極間にリークパスが形成されることを抑制しつつ、発生電荷を取り出すことができる。また、圧電体層１３の上下で相補的な電極パターンが形成されているので、応力緩和効果にも期待できる。
【００５２】
＜第３実施形態＞
図４は、第３実施形態の圧電デバイス１０Ｃの模式図である。図４の（Ａ）は上面図、（Ｂ）はIII−III'断面図である。圧電デバイス１０Ｃは、積層方向に互いに重なり合わない相補的な電極パターンとして、第１実施形態と同様のストライプパターンを有する。
【００５３】
第３実施形態では、圧電体層１３と基材１１の間に、非晶質層１５を有する。下部の電極１２は、非晶質層１５の上に形成される。基材１１の上に非晶質層１５を配置することで、基材１１がプラスチック基材である場合に凹凸を吸収することができ、電極１２の表面に発生し得る突起、ピンホール等を低減することができる。非晶質層１５自体は、表面が平滑であり、クラックの発端になりにくい。
【００５４】
基材１１として、ＰＥＴ、ＰＥＮ、ＰＣ、アクリル系樹脂等のプラスチックまたは樹脂を用いる場合、非晶質層１５は有機アモルファス層であってもよい。有機アモルファス層は、たとえば、アクリル樹脂、ウレタン樹脂、メラミン樹脂、アルキド樹脂、シロキサン系ポリマーなどが挙げられる。特に、有機物として、メラミン樹脂とアルキド樹脂と有機シラン縮合物の混合物からなる熱硬化型樹脂を使用することが好ましい。上記有機アモルファス層は塗工法、スプレー法などの工法により形成される。
【００５５】
非晶質層１５に用いられる有機アモルファス材料が導電性を有する場合は、非晶質層１５は電極１２の一部として機能してもよい。非晶質層１５は、基材１１の表面の凹凸を吸収し、表面が平滑に形成されているので、非晶質層１５の電極１４と向かい合う領域からクラックが発生する蓋然性は低い。
【００５６】
この構成によると、積層方向で圧電体層１３を挟む電極１４と電極１２の間にリークパスが形成されるのを抑制することができる。
【００５７】
圧電デバイス１０Ｃのその他の構成、材料、作製工程等は第１実施形態と同様であり、重複する説明を省略する。
【００５８】
第３実施形態の構成は、上下の電極間のリークパスの形成をより効果的に抑制しつつ、発生電荷を取り出すことができる。また、圧電体層１３の上下で相補的な電極パターンが形成されているので、応力緩和効果にも期待できる。
【００５９】
＜第４実施形態＞
図５は、第４実施形態の圧電デバイス１０Ｄの模式図である。図５の（Ａ）は上面図、（Ｂ）はIV−IV'断面図である。圧電デバイス１０Ｄは、積層方向に互いに重なり合わない電極パターンとして、第２実施形態と同様に、パッチパターンと、パッチを切り取った反転パターンを組み合わせる。パッチパターンは、円形に限定されず、楕円、多角形、矩形等であってもよい。
【００６０】
第４実施形態では、第３実施形態と同様に、圧電体層１３と基材１１の間に、非晶質層１５を挿入する。下部の電極２２は、非晶質層１５の上に形成される。基材１１の上に非晶質層１５を配置することで、基材１１がプラスチック基材である場合に凹凸を吸収することができ、電極２２の表面に発生し得る突起、ピンホール等を低減することができる。非晶質層１５自体は、表面が平滑であり、クラックの発端になりにくく、上部の電極２３４と向かい合う領域からクラックが走る蓋然性は低い。
【００６１】
基材１１として、ＰＥＴ、ＰＥＮ、ＰＣ、アクリル系樹脂等のプラスチックまたは樹脂を用いる場合、非晶質層１５は有機アモルファス層であってもよい。有機アモルファス層は、たとえば、アクリル樹脂、ウレタン樹脂、メラミン樹脂、アルキド樹脂、シロキサン系ポリマーなどが挙げられる。特に、有機物として、メラミン樹脂とアルキド樹脂と有機シラン縮合物の混合物からなる熱硬化型樹脂を使用することが好ましい。上記有機アモルファス層は塗工法、スプレー法などの工法により形成される。
【００６２】
圧電デバイス１０Ｄのその他の構成、材料、作製工程等は第２実施形態と同様であり、重複する説明を省略する。
【００６３】
第４実施形態の構成も、上下の電極間のリークパスの形成を効果的に抑制しつつ、発生電荷を取り出すことができる。また、圧電体層１３の上下で相補的な電極パターンが形成されているので、応力緩和効果にも期待できる。
【００６４】
＜変形例＞
図６は、電極パターンの変形例を示す図である。圧電体層１３を積層方向の上下で挟む一対の電極は、第１〜第４実施形態の形状に限定されない。圧電体層１３を挟んで、積層方向に互いに重ならない任意のパターンにすることができる。圧電体層１３の表面（または界面）の電荷を取り出す観点からは、電荷の取り出し口は、上部の電極で１カ所、下部の電極で１カ所であることが望ましい。また、上部の電極の表面積と、下部の電極の表面積をほぼ等しくしてもよい。
【００６５】
図６の（Ａ）の例では、下部の電極３２と上部の電極３４を、圧電体層１３を挟んで、それぞれ異なる層で互い違いに交差するくし歯状または交指型の電極とする。電極３２の表面積と、電極３４の表面積はほぼ等しい。下部の電極３２の表面に突起、ピンホール、異物等が存在してマイクロクラックが生じ、圧電体層１３の膜厚方向にクラックが走った場合でも、下部の電極３２と上部の電極３４を電気的に短絡するリークパスとなることを抑制できる。
【００６６】
図６の（Ｂ）の例では、下部の電極４２と上部の電極４４を、圧電体層１３を挟んで、それぞれ異なる層で互い違いに渦を巻くスパイラル型の電極とする。電極の形状は、図６の（Ｂ）のように円形のスパイラルに限定されず、上下で重なり合わなければ、矩形、多角形等のスパイラルでもよい。
【００６７】
また、図示はしないが、上下の電極を互いに重ならない同心円の電極としてもよい。下部の電極を１重または２重以上の環状パターンとし、上部の電極を、下部の電極の環と環の間のスペースに対応する領域に形成される１重または２重以上の環状パターンとしてもよい。環は円環に限定されず、矩形の環、多角形の環等であってもよい。
【００６８】
変形例の電極パターンにおいて、第３実施形態、第４実施形態のように、基材１１と下部電極との間に非晶質層１５を挿入してもよい。これにより、より効果的にリークパスを抑制することができる。
【００６９】
プラスチックの基材１１の上に、透明な非晶質の酸化物導電体で下部電極を作製する場合、スパッタプロセス中に水分を導入することで、プラスチックの基材１１の上に低抵抗の非晶質膜を形成してもよい。
【００７０】
本発明の電極構成を有する圧電デバイスは、圧電センサとしてタッチパネル等に適用することができる。圧電体層を２００μｍ以下に薄膜化する場合でも、電極間のリークパスの形成が抑制され、動作の信頼性を維持することができる。
【符号の説明】
【００７１】
１０Ａ〜１０Ｄ  圧電デバイス
１１  基材
１２、２２、３２、４２  第１の電極
１３  圧電体層
１４、２４、３４、４４  第２の電極
１５  非晶質層
【図１】
2020155595.tif 000003
【図２】
2020155595.tif 000004
【図３】
2020155595.tif 000005
【図４】
2020155595.tif 000006
【図５】
2020155595.tif 000007
【図６】
2020155595.tif 000008