(57)【要約】【課題】スイッチング素子のスイッチング動作を停止する際に発生するサージ電圧を低減させる。【解決手段】電力変換装置は、スイッチング素子からなる直列回路を２つ以上並列に接続して構成されたコンバータ部５０と、各直列回路の各スイッチング素子をそれぞれ制御する制御信号を生成する制御信号生成部１０３と、コンバータ部５０の出力電圧Ｖ２を検出する出力電圧検出回路２１と、出力電圧Ｖ２の検出結果に基づいて制御部９からの制御信号を遮断する遮断信号を出力する遮断信号生成部１０１と、制御信号生成部１０３とコンバータ部５０との間に設けられ、遮断信号を受信したときに、制御信号を遮断する遮断部１０２とを備え、遮断信号生成部１０１は、直列回路のそれぞれに対して予め設定された遅延時間だけ、直列回路毎に、遮断信号の出力をそれぞれ遅延させる。【選択図】図１
2020114094.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された上アームスイッチング素子と下アームスイッチング素子とからなる直列回路を２つ以上並列に接続して構成されたスイッチ回路と、
予め設定された変調方式に従って、各前記直列回路の前記上アームスイッチング素子および前記下アームスイッチング素子のスイッチング動作をそれぞれ制御する制御信号を生成する制御信号生成部と、
前記スイッチ回路の状態を検出する検出部と、
前記検出部の検出結果に基づいて前記制御信号を遮断するための遮断信号を出力する遮断信号生成部と、
前記制御信号生成部と前記スイッチ回路との間に設けられ、前記遮断信号生成部から前記遮断信号を受信したときに、前記制御信号を遮断して前記スイッチング動作を停止させる遮断部と
を備え、
前記遮断信号生成部は、前記遮断信号の出力を遅延させる遅延生成部を有し、
前記遅延生成部は、前記直列回路のそれぞれに対して予め設定された遅延時間だけ、前記直列回路毎に、前記遮断信号の出力をそれぞれ遅延させる、
電力変換装置。
【請求項２】
前記直列回路毎に設定された前記遅延時間は、
隣り合って配置された直列回路間で互いに異なるように設定される、
請求項１に記載の電力変換装置。
【請求項３】
前記隣り合って配置された前記直列回路の一方の遅延時間は０に設定される、
請求項１または２に記載の電力変換装置。
【請求項４】
前記隣り合って配置された前記直列回路の一方の遅延時間と他方の遅延時間との差分は、サージ電圧の周波数の位相π／２に相当する時間以上の時間長に設定される、
請求項１から３のいずれか１項に記載の電力変換装置。
【請求項５】
前記制御信号生成部の前記変調方式は、前記上アームスイッチング素子および前記下アームスイッチング素子のオン状態の時比率に相当する指令値と三角波からなる基準波とを比較することで前記制御信号を生成する方式である、
請求項１から４までのいずれか１項に記載の電力変換装置。
【請求項６】
前記遮断信号生成部は、
前記遅延生成部の前段に設けられ、前記検出部の検出結果に基づいて前記スイッチ回路の状態が予め設定された条件を満たすか否かの判定を行い、前記スイッチ回路の状態が前記条件を満たしたと判定したときに判定信号を出力する判定部をさらに有し、
前記遅延生成部は、前記判定部から前記判定信号が入力されたときに、前記直列回路毎に、前記遅延時間だけ、前記遮断信号の出力をそれぞれ遅延させる、
請求項１から５までのいずれか１項に記載の電力変換装置。
【請求項７】
前記制御信号生成部は、前記判定部が前記判定信号を出力した時点から、前記制御信号のデューティ比を漸減させて、前記スイッチ回路の通電電流を低下させ、
前記遮断信号生成部は、前記通電電流が予め設定された電流閾値以下になった後に、前記直列回路のそれぞれに対して予め設定された遅延時間だけ、前記直列回路毎に、前記遮断信号の出力をそれぞれ遅延させる、
請求項６に記載の電力変換装置。
【請求項８】
前記検出部は、前記スイッチ回路の両端の電圧値を検出する電圧検出部を有し、
前記判定部は、前記電圧検出部が検出した前記電圧値が予め設定された電圧閾値を超えたときに、前記判定信号を出力する、
請求項６または７に記載の電力変換装置。
【請求項９】
前記検出部は、前記スイッチ回路が動作した経過時間を検出する経過時間検出部を有し、
前記判定部は、前記経過時間検出部が検出した前記経過時間が予め設定された時間閾値を超えたときに、前記判定信号を出力する、
請求項６または７に記載の電力変換装置。
【請求項１０】
前記検出部は、前記スイッチ回路を介して流れる電流の値を検出する電流検出部を有し、
前記判定部は、前記電流検出部が検出した前記電流の値が予め設定された範囲内でないときに、前記判定信号を出力する、
請求項６または７に記載の電力変換装置。
【請求項１１】
前記検出部は、前記スイッチ回路の温度を検出する温度検出部を有し、
前記判定部は、前記温度検出部が検出した前記温度が予め設定された温度閾値を超えたときに、前記判定信号を出力する、
請求項６または７に記載の電力変換装置。
【請求項１２】
前記検出部は、運転許可信号が外部から入力されたことを検出する入力検出部を有し、
前記判定部は、前記入力検出部が前記運転許可信号の入力を検出したときに、前記判定信号を出力する、
請求項６または７に記載の電力変換装置。
【請求項１３】
前記スイッチ回路は、マルチフェーズコンバータから構成される、
請求項１から１２までのいずれか１項に記載の電力変換装置。
【請求項１４】
入力電圧が供給される入力端子と、
出力電圧を出力する出力端子と、
前記入力端子に接続された入力用コンデンサと、
前記入力用コンデンサと前記スイッチ回路との間に接続され、共通の集磁用コアに対して巻数比が１：１で互いに逆方向に磁気結合するように巻かれた２つの巻線を有するリアクトルとを
さらに備え、
前記マルチフェーズコンバータは、
直列に接続された上アームスイッチング素子と下アームスイッチング素子とからなる第１の直列回路と、
直列に接続された上アームスイッチング素子と下アームスイッチング素子とからなる第２の直列回路と
を備え、
前記第１の直列回路の前記下アームスイッチング素子と前記第２の直列回路の前記下アームスイッチング素子とが、前記出力端子の負極側に互いに並列になるように接続され、
前記第１の直列回路の前記上アームスイッチング素子が、前記第１の直列回路の前記下アームスイッチング素子と前記出力端子の正極との間に接続され、
前記第２の直列回路の前記上アームスイッチング素子が、前記第２の直列回路の前記下アームスイッチング素子と前記出力端子の正極との間に接続されている、
請求項１３に記載の電力変換装置。
【請求項１５】
前記スイッチ回路は、
第１のスイッチ回路と、
第２のスイッチ回路と
を含み、
前記第１のスイッチ回路は、直列に接続された上アームスイッチング素子と下アームスイッチング素子とからなる直列回路を２つ以上並列に接続して構成され、
前記第２のスイッチ回路は、直列に接続された上アームスイッチング素子と下アームスイッチング素子とからなる直列回路を２つ以上並列に接続して構成されている、
請求項１から１４までのいずれか１項に記載の電力変換装置。
【請求項１６】
前記遅延生成部は、前記第１のスイッチ回路の各前記直列回路および前記第２のスイッチ回路の各前記直列回路のそれぞれに対して予め設定された遅延時間だけ、前記直列回路毎に、前記遮断信号の出力をそれぞれ遅延させる、
請求項１５に記載の電力変換装置。
【請求項１７】
各前記直列回路の前記上アームスイッチング素子および前記下アームスイッチング素子の少なくとも１つは、ワイドバンドギャップ半導体から構成される、
請求項１から１６までのいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチング素子からなる直列回路を２つ以上並列に接続して構成されたスイッチ回路を備えた電力変換装置に係わる。
【背景技術】
【０００２】
昨今、ハイブリッド自動車（以下、ＨＥＶ（Ｈｙｂｒｉｄ  Ｅｌｅｃｔｒｉｃ  Ｖｅｈｉｃｌｅ）とする）、プラグインハイブリッド自動車（以下、ＰＨＥＶ（Ｐｌｕｇ−ｉｎ  Ｈｙｂｒｉｄ  Ｅｌｅｃｔｒｉｃ  Ｖｅｈｉｃｌｅ）とする）、電気自動車（以下、ＥＶ（Ｅｌｅｃｔｒｉｃ  Ｖｅｈｉｃｌｅ）とする）、および、燃料電池車（以下、ＦＣＶ（Ｆｕｅｌ  Ｃｅｌｌ  Ｖｅｈｉｃｌｅ）とする）といった電動パワートレインを搭載した自動車（以下、電動化車両）が普及している。これらの電動化車両には、従来のガソリンエンジン車の構成に加えて、車両を推進するためのモータと当該モータを駆動するための電力変換装置、および、高圧バッテリ又は補機バッテリを充填するための電力変換装置が搭載されている。
【０００３】
電力変換装置に設けられたスイッチング素子のターンオフ時には、サージ電圧が発生することが知られている。このサージ電圧の大きさは、直流電源線である母線のインダクタンス成分と、ターンオフ時にその母線に流れていた電流の値とに依存する。各スイッチング素子の耐圧、および、電圧が印加されるバスバー等の金属部材間の絶縁距離は、サージ電圧を考慮して決定される。
【０００４】
ところが、スイッチングのタイミングによっては、通常時よりも、大きなサージ電圧が発生することがある。例えば、複数のスイッチング素子が同時にターンオフするときには、それらのターンオフに起因するサージ電圧が加算されて、大きなサージ電圧が発生する。なお、以下では、複数のスイッチング素子が同時にターンオフすることを、「同時遮断」と呼ぶこととする。このような大きなサージ電圧から、スイッチング素子などの回路素子を保護するためには、各スイッチング素子の耐圧を高める必要がある。しかしながら、耐圧の高いスイッチング素子は、一般的に高価であるため、装置の製造コストが高くなる。また、金属部材間の絶縁距離を確保するためには、装置が大型化する。
【０００５】
この問題を解決するための構成として、過電流を検出した場合に、上アームの遮断のタイミングと下アームの遮断のタイミングとを、予め設定された時間分だけ、ずらす機能を持った電源装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１１８８３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の電源装置においては、上アームと下アームの同時遮断は回避できるものの、複数の上アーム同士の同時遮断及び複数の下アーム同士の同時遮断については回避することができない。そのため、高耐圧のスイッチング素子を使用する必要がある。また、金属部材間の絶縁距離も大きくする必要がある。その結果、装置が高価で大型になる。従って、これらの問題を回避するためには、大きなサージ電圧の発生を抑制することが必要であるという課題がある。
【０００８】
この発明は、かかる課題を解決するためになされたものであり、スイッチング素子がターンオフする際に発生するサージ電圧を低減させることが可能な電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る電力変換装置は、直列に接続された上アームスイッチング素子と下アームスイッチング素子とからなる直列回路を２つ以上並列に接続して構成されたスイッチ回路と、予め設定された変調方式に従って、各前記直列回路の前記上アームスイッチング素子および前記下アームスイッチング素子のスイッチング動作をそれぞれ制御する制御信号を生成する制御信号生成部と、前記スイッチ回路の状態を検出する検出部と、前記検出部の検出結果に基づいて前記制御信号を遮断するための遮断信号を出力する遮断信号生成部と、前記制御信号生成部と前記スイッチ回路との間に設けられ、前記遮断信号生成部から前記遮断信号を受信したときに、前記制御信号を遮断して前記スイッチング動作を停止させる遮断部とを備え、前記遮断信号生成部は、前記遮断信号の出力を遅延させる遅延生成部を有し、前記遅延生成部は、前記直列回路のそれぞれに対して予め設定された遅延時間だけ、前記直列回路毎に、前記遮断信号の出力をそれぞれ遅延させる。
【発明の効果】
【００１０】
この発明に係る電力変換装置によれば、スイッチング素子がターンオフする際に発生するサージ電圧を低減させることができる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１に係る電力変換装置の構成を示す構成図である。
【図２】この発明の実施の形態１に係る電力変換装置における半導体スイッチング素子の切替モード（モード１）を説明するための図である。
【図３】この発明の実施の形態１に係る電力変換装置における半導体スイッチング素子の切替モード（モード２）を説明するための図である。
【図４】この発明の実施の形態１に係る電力変換装置における半導体スイッチング素子の切替モード（モード３）を説明するための図である。
【図５】この発明の実施の形態１に係る電力変換装置における半導体スイッチング素子の切替モード（モード４）を説明するための図である。
【図６】この発明の実施の形態１に係る電力変換装置における制御部の構成を示す構成図である。
【図７】この発明の実施の形態１に係る電力変換装置における遅延生成部と遮断部都の構成を示す構成図である。
【図８】この発明の実施の形態１に係る電力変換装置における判定部を構成する過電圧検出回路の構成を示す構成図である。
【図９】この発明の実施の形態１に係る電力変換装置における遅延生成部を構成するＲＣフィルタの構成を示す構成図である。
【図１０】この発明の実施の形態１に係る電力変換装置における半導体スイッチング素子の切替モード（モード４）のゲートパルスパターンを説明するための説明図である。
【図１１】この発明の実施の形態１に係る電力変換装置における過電圧検出時の遮断パターンを説明するための説明図である。
【図１２】この発明の実施の形態１に係る電力変換装置における遮断時のサージを発生させる一巡ループを説明するための説明図である。
【図１３】この発明の実施の形態１に係る電力変換装置における過電圧検出時の遮断パターンを説明するための説明図である。
【図１４】この発明の実施の形態２に係る電力変換装置の構成を示す構成図である。
【図１５】この発明の実施の形態２に係る電力変換装置における遅延生成部と遮断手段の構成図である。
【図１６】この発明の実施の形態２に係る電力変換装置における過電圧検出直前の電流経路を説明するための説明図である。
【図１７】この発明の実施の形態２に係る電力変換装置における過電圧検出時の遮断パターンを説明するための説明図である。
【図１８】この発明の実施の形態２に係る電力変換装置における半導体スイッチング素子と平滑用コンデンサとの接続を示すための図であり、半導体スイッチング素子４、５に流れる電流の経路を説明する図である。
【図１９】この発明の実施の形態２に係る電力変換装置における半導体スイッチング素子と平滑用コンデンサとの接続を示すための図であり、半導体スイッチング素子６、７に流れる電流の経路を説明する図である。
【図２０】この発明の実施の形態２に係る電力変換装置の遅延回路の変形例を示す構成図である。
【図２１】この発明の実施の形態１及び２に係る電力変換装置における遮断パターンの変形例を説明するための図である。
【図２２】この発明の実施の形態１及び２に係る電力変換装置における遮断パターンの変形例を説明するための図である。
【図２３】この発明の実施の形態２に係る電力変換装置の変形例を示す構成図である。
【図２４】この発明の実施の形態１に係る電力変換装置の変形例としてのフルブリッジコンバータ回路の構成図である。
【図２５】この発明の実施の形態１に係る電力変換装置の変形例としてのフルブリッジコンバータ回路のゲート制御方法を示すための図である。
【図２６】この発明の実施の形態１に係る電力変換装置の変形例としてのフルブリッジコンバータ回路の電流経路を説明するための説明図である。
【図２７】この発明の実施の形態１に係る電力変換装置の変形例としてのフルブリッジコンバータ回路の電流経路を説明するための説明図である。
【発明を実施するための形態】
【００１２】
以下、この発明に係る電力変換装置の実施の形態につき図面を用いて説明する。各図において、同一または相当する部分については、同一符号を付して示し、重複する説明を省略する。
【００１３】
実施の形態１．
図１は、この発明の実施の形態１に係る電力変換装置を示す構成図である。本実施の形態１においては、電力変換装置が、昇圧コンバータから構成されている場合を例に挙げて説明する。昇圧コンバータは、１つの直流入力電圧を複数相のスイッチを用いてスイッチングし、１つの負荷に対して、１つの直流出力電圧を供給するマルチフェーズＤＣ／ＤＣコンバータから構成されている。図１においては、相数が２個の場合を例に挙げて図示しているが、相数は２以上であれば特に限定されない。
【００１４】
昇圧コンバータの入力端子には、蓄電部１が接続されている。蓄電部１は直流電圧を出力する。蓄電部１は、例えば、バッテリから構成される。ここで、本実施の形態１に係る電力変換装置が、電気自動車またはハイブリッド自動車に適用されている場合、蓄電部１は、代表的には、ニッケル水素またはリチウムイオン等の二次電池から構成される。
【００１５】
［昇圧コンバータの回路構成の説明］
電力変換装置を構成する昇圧コンバータは、図１に示すように、入力電圧検出回路２０、入力用コンデンサ２、磁気結合リアクトル３、コンバータ部５０、平滑用コンデンサ８、および、出力電圧検出回路２１を備えている。以下、これらの構成要素について説明する。
【００１６】
入力用コンデンサ２は、蓄電部１に対して並列に接続されている。入力用コンデンサ２は、蓄電部１から入力される直流電流からリプル電流を除去するためのリプル電流抑制用コンデンサとして機能する。
【００１７】
入力電圧検出回路２０は、蓄電部１からの入力電圧Ｖ１の値を検出して、入力電圧Ｖ１の電圧検出値を出力する。
【００１８】
入力用コンデンサ２の後段側には、磁気結合リアクトル３が接続されている。磁気結合リアクトル３は、リアクトルＬ１で示される第１の巻線と、リアクトルＬ２で示される第２の巻線とを備えている。リアクトルＬ１およびリアクトルＬ２が互いに磁気的に結合するように、第１の巻線および第２の巻線は配置されている。具体的には、第１の巻線および第２の巻線は、共通の集磁用コアに対して、巻数比が１：１で互いに逆方向に磁気結合するように、巻き回されている。
【００１９】
磁気結合リアクトル３の後段には、スイッチ回路としてのコンバータ部５０が接続されている。コンバータ部５０は、半導体スイッチング素子４、半導体スイッチング素子５、半導体スイッチング素子６、および、半導体スイッチング素子７を備えている。半導体スイッチング素子５および半導体スイッチング素子７は、上アームの半導体スイッチング素子である。また、半導体スイッチング素子４および半導体スイッチング素子６は、下アームの半導体スイッチング素子である。上アームの半導体スイッチング素子５と下アームの半導体スイッチング素子４とは、第１のスイッチング素子対を構成している。第１のスイッチング素子対において、上アームの半導体スイッチング素子５と下アームの半導体スイッチング素子４とは直列に接続され、第１の直列回路を構成している。また、上アームの半導体スイッチング素子７と下アームの半導体スイッチング素子６とは、第２のスイッチング素子対を構成している。第２のスイッチング素子対において、上アームの半導体スイッチング素子７と下アームの半導体スイッチング素子６とは直列に接続され、第２の直列回路を構成している。
【００２０】
コンバータ部５０の後段には、平滑用コンデンサ８が接続される。平滑用コンデンサ８は、コンバータ部５０から出力される直流電圧を平滑することで、出力電圧Ｖ２を生成する。ここで、出力電圧Ｖ２は直流電圧である。
【００２１】
出力電圧検出回路２１は、平滑用コンデンサ８からの出力電圧Ｖ２の値を検出して、出力電圧Ｖ２の電圧検出値を出力する。出力電圧検出回路２１は、スイッチ回路としてのコンバータ部５０の両端の電圧値を検出する電圧検出部として機能する。
【００２２】
ここで、半導体スイッチング素子４、半導体スイッチング素子５、半導体スイッチング素子６、および、半導体スイッチング素子７は、例えば、ワイドバンドギャップ半導体から構成される。ワイドバンドギャップ半導体からなる電力用半導体スイッチング素子は、高耐圧で、放熱性も良く、高速スイッチングが可能である。具体的には、半導体スイッチング素子４〜７として、例えば、ＳｉＣ（シリコンカーバイド、炭化珪素）からなるＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を使用する。ＳｉＣからなるＭＯＳＦＥＴを、以下では、ＳｉＣ−ＭＯＳＦＥＴと呼ぶこととする。
【００２３】
従来のＳｉ（シリコン）半導体からなるスイッチング素子は、ユニポーラ動作が困難な高電圧領域では使用できないが、ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子は、そのような高電圧領域でも使用可能である。また、ワイドバンドギャップ半導体は、Ｓｉ半導体に比べて、高速スイッチングが可能である。さらに、ワイドバンドギャップ半導体は、Ｓｉ−ＩＧＢＴ（Ｓｉ−Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、シリコン絶縁ゲート型バイポーラトランジスタ）のようなターンオフ時のテール電流がない。そのため、ワイドバンドギャップ半導体は、スイッチング時に発生するスイッチング損失を大幅に低減でき、電力損失の大きな低減が可能になる。
【００２４】
また、ワイドバンドギャップ半導体は、電力損失が小さく、耐熱性も高い。そのため、冷却部を備えてパワーモジュールを構成した場合、ヒートシンクの放熱フィンの小型化および水冷部の空冷化が可能である。それにより、半導体モジュールのさらなる小型化が可能になる。また、ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子は、高周波スイッチング動作に適している。
【００２５】
図１の説明に戻る。半導体スイッチング素子５のドレイン端子と半導体スイッチング素子７のドレイン端子とは、それぞれ、平滑用コンデンサ８の正極側に接続されている。また、半導体スイッチング素子４のソース端子と半導体スイッチング素子６のソース端子とは、それぞれ、平滑用コンデンサ８の負極側に接続されている。また、半導体スイッチング素子５のソース端子と半導体スイッチング素子４のドレイン端子とが、接続点５０１で、互いに接続されている。また、半導体スイッチング素子７のソース端子と半導体スイッチング素子６のドレイン端子とが、接続点５０２で、互いに接続されている。
【００２６】
磁気結合リアクトル３の第１の巻線は、接続点５０１と入力用コンデンサ２の正極側との間に接続されている。磁気結合リアクトル３の第２の巻線は、接続点５０２と入力用コンデンサ２の正極側との間に接続されている。
【００２７】
次に、制御部９について説明する。制御部９は、昇圧コンバータの動作を制御する。具体的には、制御部９は、制御線４１ａによりゲート信号を送信することで、半導体スイッチング素子４，５を予め設定されたデッドタイムｔｄを挟んでオン・オフ制御するとともに、半導体スイッチング素子６，７を予め設定されたデッドタイムｔｄを挟んでオン・オフ制御する。半導体スイッチング素子４のＭＯＳＦＥＴは、制御部９から出力されるゲート信号Ｇａｔｅ１ａによりスイッチング動作を行う。半導体スイッチング素子５のＭＯＳＦＥＴは、制御部９から出力されるゲート信号Ｇａｔｅ１ｂによりスイッチング動作を行う。半導体スイッチング素子６のＭＯＳＦＥＴは、制御部９から出力されるゲート信号Ｇａｔｅ２ａによりスイッチング動作を行う。半導体スイッチング素子７のＭＯＳＦＥＴは、制御部９から出力されるゲート信号Ｇａｔｅ２ｂによりスイッチング動作を行う。
【００２８】
半導体スイッチング素子４、半導体スイッチング素子５、半導体スイッチング素子６、および、半導体スイッチング素子７は、それぞれ、ゲート信号Ｇａｔｅ１ａ、ゲート信号Ｇａｔｅ１ｂ、ゲート信号Ｇａｔｅ２ａ、および、ゲート信号Ｇａｔｅ２ｂがハイ「Ｈ」信号のときにオンとなり、ゲート信号Ｇａｔｅ１ａ、ゲート信号Ｇａｔｅ１ｂ、ゲートＧａｔｅ２ａ、および、ゲート信号Ｇａｔｅ２ｂが、ロー「Ｌ」信号のときにオフとなる。
【００２９】
また、制御部９は、信号線４０ａにより入力電圧検出回路２０からの入力電圧Ｖ１の電圧検出値を取得し、信号線４０ｂにより出力電圧検出回路２１からの出力電圧Ｖ２の電圧検出値を取得する。なお、入力電圧Ｖ１および出力電圧Ｖ２は、共に、直流電圧である。また、制御部９には、外部から、出力電圧指令値Ｖ２＊が入力される。
【００３０】
［制御部９による制御の概要の説明］
制御部９は、昇圧コンバータから出力される出力電圧Ｖ２を制御する機能を有する。制御部９は、出力電圧Ｖ２が、出力電圧指令値Ｖ２＊と等しくなるように、昇圧コンバータのゲート信号Ｇａｔｅ１ａ、ゲート信号Ｇａｔｅ１ｂ、ゲート信号Ｇａｔｅ２ａ、および、ゲート信号Ｇａｔｅ２ｂを制御する。
【００３１】
昇圧コンバータには、入力用コンデンサ２、磁気結合リアクトル３、および、平滑用コンデンサ８の温度をそれぞれ検出する温度検出部６１、温度検出部６２、および、温度検出部６３が設けられている。
【００３２】
制御部９は、温度検出部６１、温度検出部６２、および、温度検出部６３から、信号線４３ａ、信号線４３ｂ、および、信号線４３ｃを介して、入力用コンデンサ２、磁気結合リアクトル３、および、平滑用コンデンサ８の温度を示す温度検出値をそれぞれ個別に取得する。なお、入力用コンデンサ２、磁気結合リアクトル３、および、平滑用コンデンサ８は、リプル電流を抑制する「リプル電流抑制用コンデンサ」としても機能する。制御部９は、温度検出部６１〜６３からの温度検出値のうちの少なくともいずれか１つの温度が、予め設定された第１の温度閾値ＯＴ１を超えた場合に、昇圧コンバータの電流を制限するために出力電圧Ｖ２の値を下げる機能を有する。さらに、制御部９は、温度検出部６１〜６３からの温度検出値のうちの少なくともいずれか１つの温度が、予め設定された第２の温度閾値ＯＴ２を超えた場合に、昇圧コンバータのスイッチング動作を停止する機能を有する。なお、第２の温度閾値ＯＴ２は、第１の温度閾値ＯＴ１よりも高い温度に設定されている。なお、温度検出部６１〜６３は、必ずしも全部設ける必要はなく、このうちの少なくともいずれか１つを備えておけばよい。
【００３３】
［昇圧コンバータのスイッチング動作の説明］
以下、この発明の実施の形態１に係る電力変換装置としての昇圧コンバータの動作原理について説明する。実施の形態１に係る電力変換装置においては、昇圧コンバータの各半導体スイッチング素子４〜７の状態に応じて、図２〜図５に示す４つの動作モードが存在する。なお、図２〜図５は、動作モードを説明するための図であるので、図１に示している制御部９の図示を省略している。
【００３４】
図２に示されているモード１（Ｍｏｄｅ１）は、半導体スイッチング素子４がオン、半導体スイッチング素子６がオフの状態である。このときの第１のスイッチング素子対および第２のスイッチング素子対における対応する半導体スイッチング素子については、半導体スイッチング素子５がオフ、半導体スイッチング素子７がオンである。
【００３５】
図３に示されているモード２（Ｍｏｄｅ２）は、モード１とは反対に、半導体スイッチング素子４がオフ、半導体スイッチング素子６がオン、また、半導体スイッチング素子５がオン、半導体スイッチング素子７がオフの状態である。
【００３６】
図４に示されているモード３（Ｍｏｄｅ３）は、下アームの半導体スイッチング素子４および半導体スイッチング素子６がともにオフ、上アームの半導体スイッチング素子５および半導体スイッチング素子７がともにオンの状態である。
【００３７】
図５に示されているモード４（Ｍｏｄｅ４）は、モード３とは反対に、下アームの半導体スイッチング素子４および半導体スイッチング素子６がともにオン、上アームの半導体スイッチング素子５および半導体スイッチング素子７がともにオフの状態である。
【００３８】
図１に示す制御部９は、半導体スイッチング素子４と半導体スイッチング素子６の位相を半周期ずらして制御する。すなわち、制御部９は、半導体スイッチング素子４の位相に対して、半導体スイッチング素子６の位相を１８０°シフトさせて制御する。そのため、回路動作の出現パターンは、スイッチングのデューティ比Ｄの値が０．５のときを境に変化する。デューティ比Ｄが０．５より小さい場合、すなわち、Ｄ＜０．５の場合は、各周期に対してモード１→モード３→モード２→モード３のパターンを繰り返す。一方、デューティ比Ｄが０．５より大きい場合、すなわち、Ｄ＞０．５の場合は、モード１→モード４→モード２→モード４のパターンを繰り返す。デューティ比Ｄが０．５のとき、すなわち、Ｄ＝０．５の場合は、モード１とモード２のパターンを交互に繰り返す。
【００３９】
［制御部９の回路構成の説明］
次に、図６および図７を用いて、制御部９の接続の詳細について説明する。図６に示すように、制御部９は、遮断信号生成部１０１、遮断部１０２、および、制御信号生成部１０３から構成される。遮断信号生成部１０１は、判定部１０１ａと遅延生成部１０１ｂとを備える。判定部１０１ａは、遅延生成部１０１ｂの前段に設けられている。判定部１０１ａには、信号線４０ｂを介して、出力電圧検出回路２１からの出力電圧Ｖ２の電圧検出値が入力される。遅延生成部１０１ｂには、判定部１０１ａからの判定信号４０１が入力される。遮断部１０２には、遅延生成部１０１ｂからの遮断信号４０２が入力されるとともに、制御信号生成部１０３からの制御信号４０３が入力される。
【００４０】
判定部１０１ａは、例えば、出力電圧Ｖ２が過電圧か否かを判定するための過電圧検出回路から構成される。判定部１０１ａは、出力電圧検出回路２１が出力する電圧検出値を常にモニタしており、電圧検出値が、予め設定された電圧閾値を超えたときに、判定信号４０１を、ハイ「Ｈ」から、ロー「Ｌ」に切り替える。このように、判定部１０１ａは、スイッチ回路の状態を検出する検出部としての出力電圧検出回路２１の検出結果に基づいて、スイッチ回路の状態が予め設定された条件を満たすか否かの判定を行い、スイッチ回路の状態が当該条件を満たした場合に、判定信号４０１を出力する。ここでは、判定信号４０１の出力として、判定信号４０１をハイ「Ｈ」から、ロー「Ｌ」に切り替える。遅延生成部１０１ｂは、判定信号４０１が入力されたときに、スイッチ回路の直列回路毎に、予め設定された遅延時間だけ判定信号４０１を遅延させて、遮断信号４０２として出力する。図７は、遅延生成部１０１ｂと遮断部１０２との構成を示した図である。図７に示すように、遅延生成部１０１ｂにおいては、スイッチ回路の直列回路毎に、遅延時間が予め設定されている。遅延生成部１０１ｂは、設定された遅延時間だけ、遮断信号４０２を遅延させて出力する。なお、以下では、当該直列回路を、レグと呼ぶこととする。
【００４１】
制御信号生成部１０３は、出力電圧Ｖ２が、出力電圧指令値Ｖ２＊と等しくなるように、制御信号４０３を生成する。遮断部１０２は、通常動作時は、制御信号４０３をそのまま通過させ、ゲート信号Ｇａｔｅ１ａ、Ｇａｔｅ１ｂ、Ｇａｔｅ２ａおよびＧａｔｅ２ｂとする。一方、判定部１０１ａが過電圧と判定した場合には、すなわち、判定信号４０１がロー「Ｌ」の場合には、遮断部１０２は、制御信号４０３を遮断して、ゲート信号Ｇａｔｅ１ａ、Ｇａｔｅ１ｂ、Ｇａｔｅ２ａおよびＧａｔｅ２ｂを出力しない。
【００４２】
なお、制御信号生成部１０３は、たとえばマイコンにより実現される。マイコンは、プロセッサとメモリとを備えている。制御信号生成部１０３の機能は、プロセッサが、メモリに記憶されたプログラムを読み出して実行することにより実現される。マイコンは、予め設定された変調方式に従って、半導体スイッチング素子４〜７を制御するための制御信号４０３を生成する。変調方式としては、例えば、基準波となる三角波とデューティとの比較によるＰＷＭ（ＰｕｌｓｅＷｉｄｈｔＭｏｄｕｌａｔｉｏｎ）を用いる。ここで、デューティとは、全体の時間長に対する半導体スイッチング素子がオンの状態になる時間長の比率を示す時比率に相当する指令値のことである。後述する図２１に示されるように、指令値が基準波以上の場合に、制御信号は「Ｈ」となり、指令値が基準波より小さい場合に、制御信号は「Ｌ」となる。
【００４３】
判定部１０１ａを構成している過電圧検出回路は、例えば、図８に示すように、コンパレータにより実現される。過電圧検出回路は、出力電圧検出回路２１で検出された出力電圧Ｖ２と予め設定された電圧閾値とを比較して、出力電圧Ｖ２が電圧閾値以下であれば「Ｈ」を出力し、出力電圧Ｖ２が電圧閾値を超えていれば「Ｌ」を出力する。
【００４４】
遮断部１０２は、例えば遮断信号４０２と制御信号４０３とを入力とするＡＮＤゲート回路で構成される。
【００４５】
遅延生成部１０１ｂを構成している遅延回路は、例えば、図９に示すように、ＲＣフィルタで構成され、判定信号４０１を予め設定された遅延時間だけ遅延させて、遮断信号４０２として出力する。遅延時間は、抵抗Ｒ１の抵抗値およびコンデンサＣ１の容量により定まる。
【００４６】
［遮断シーケンスの説明］
以下、図１０〜図１３を用いて、この発明の実施の形態１に係る電力変換装置に過電圧異常が発生した際の遮断シーケンスについて説明する。ここでも、電力変換装置として、昇圧コンバータを例に挙げて説明する。
【００４７】
図１０に、昇圧コンバータにおける２周期分のゲート信号Ｇａｔｅ１ａ、ゲート信号Ｇａｔｅ１ｂ、ゲート信号Ｇａｔｅ２ａ、および、ゲート信号Ｇａｔｅ２ｂを示す。図１０において、横軸は時間を示す。図１０は、デューティ比Ｄが０．５より大きい場合、すなわち、Ｄ＞０．５の場合を示している。また、Ｔｓｗはスイッチング周波数の周期、ｔｄはデッドタイムである。Ｄはデューティ比であり、周期Ｔｓｗの内で下アームの半導体スイッチング素子がオン状態である時間の割合である。図１０では、半導体スイッチング素子４がオン状態である時間の割合を、デューティ比Ｄとして示している。
【００４８】
ゲート信号が「Ｈ」のときに、半導体スイッチング素子はオン状態であると定義している。図１０に示すように、モード１（Ｍｏｄｅ１）およびモード２（Ｍｏｄｅ２）のそれぞれにおいて、磁気結合リアクトル３から平滑用コンデンサ８に電流を流して、平滑用コンデンサ８を充電する。これにより、出力電圧Ｖ２が増加した後、モード４（Ｍｏｄｅ４）において、ゲート信号Ｇａｔｅ１ａとゲート信号Ｇａｔｅ２ａとが共に「Ｈ」になる。モード４（Ｍｏｄｅ４）時点において、判定部１０１ａの過電圧検出回路によって、平滑用コンデンサ８の過電圧が検出されると、判定信号４０１が「Ｌ」になる。
【００４９】
特許文献１のように、上アームと下アームとの間で遅延をつける場合では、判定信号４０１と制御信号４０３のＡＮＤによりゲート信号Ｇａｔｅ１ａとゲート信号Ｇａｔｅ２ａとは同時に「Ｌ」になる。これにより、同時遮断が発生し、大きなサージ電圧が発生する。よって、特許文献１の構成では大きなサージ電圧の発生を回避できない。
【００５０】
時刻ｔ＝０において、昇圧コンバータの磁気結合リアクトル３の電流が流れる方向は、図５の矢印が表す方向であるとする。すなわち、時刻ｔ＝０においては、入力用コンデンサ２側から半導体スイッチング素子４〜７側へ向かって電流が流れる。ここで、図１１に示すように、時刻ｔ＝０において、出力電圧Ｖ２が電圧閾値を超えて、判定部１０１ａが過電圧を検出したものとする。判定部１０１ａは、過電圧を検出すると、判定信号４０１を「Ｈ」から「Ｌ」に切り替える。
【００５１】
判定信号４０１が「Ｌ」になった時点から、遅延生成部１０１ｂの遅延回路の働きによって、予め設定された遅延時間だけ遅延して、遮断信号４０２が「Ｌ」になる。ここで、判定部１０１ａの出力電圧をＶＤＤ、遅延生成部１０１ｂの遅延回路を構成するＲＣフィルタの抵抗値をＲ、容量をＣ、遮断部１０２のＡＮＤゲート回路の閾値をＶｔｈとすると、時刻ｔでのＡＮＤゲート回路の電圧Ｖと遅延時間は、下式で計算される。
【００５２】
電圧Ｖ＝ＶＤＤ＊（１−ｅｘｐ（−ｔ／（ＲＣ））
遅延時間＝ＲＣ＊ｌｏｇ（ＶＤＤ／（ＶＤＤ−Ｖｔｈ））
【００５３】
ここで、半導体スイッチング素子４および半導体スイッチング素子５の遅延回路の遅延時間をΔｔ４５、半導体スイッチング素子６および半導体スイッチング素子７の遅延回路の遅延時間をΔｔ６７とする。また、遅延時間Δｔ４５と遅延時間Δｔ６７との関係を、Δｔ６７＞Δｔ４５＋Δｔａとする。ここで、Δｔａは、予め設定された時間長とする。時刻ｔ＝Δｔ４５において、半導体スイッチング素子４のゲート信号Ｇａｔｅ１ａが「Ｈ」から「Ｌ」になり、半導体スイッチング素子４および半導体スイッチング素子５がオフの状態になる。このとき、母線を介して流れていた電流が低下していくので、サージ電圧が発生する。
【００５４】
判定信号４０１が「Ｈ」から「Ｌ」に切り替わった時から時間Δｔａが経過して時刻ｔ＝Δｔ６７になると、半導体スイッチング素子６のゲート信号Ｇａｔｅ２ａが「Ｈ」から「Ｌ」になり、半導体スイッチング素子６および半導体スイッチング素子７がオフの状態になる。この結果、再び、サージ電圧が発生する。
【００５５】
サージ電圧は、電流が変化する経路のインダクタンスＬｓ、容量Ｃｓ、および、抵抗Ｒｓによって決まる。この場合、抵抗Ｒｓ及びインダクタンスＬｓは、半導体スイッチング素子４および半導体スイッチング素子５と平滑用コンデンサ８とで構成される一巡ループの構成部材の抵抗及び寄生インダクタンスである。なお、上記一巡ループを、以下では、ホットループと呼ぶ。時刻ｔ＝Δｔ４５における電流方向とホットループを図１２に示す。また、一巡ループの構成部材、すなわち、ホットループの構成部材とは、平滑用コンデンサ８、半導体スイッチング素子の主端子間容量、バスバー、および、パワーモジュールの配線インダクタンスを指す。また、半導体スイッチング素子の主端子間容量とは、半導体スイッチング素子がＭＯＳＦＥＴであればドレイン−ソース間容量、半導体スイッチング素子がＩＧＢＴであればコレクタ−エミッタ間容量を指す。
【００５６】
また、容量Ｃｓは、半導体スイッチング素子４の出力容量Ｃｏｓｓと平滑用コンデンサ８との直列回路の容量値である。一般に、平滑用コンデンサ８の容量は、半導体スイッチング素子４の出力容量Ｃｏｓｓより十分大きい。そのため、（半導体スイッチング素子４と平滑用コンデンサ８との直列回路の容量）≒（半導体スイッチング素子４の出力容量Ｃｏｓｓ）となる。その理由を簡単に説明する。いま、平滑コンデンサ８の容量をＣｆｌａｔ、半導体スイッチング素子４の出力容量をＣｏｓｓ、両者の直列回路の容量をＣとすると、直列回路の容量Ｃは、１／Ｃ＝１／Ｃｆｌａｔ＋１／Ｃｏｓｓで求められる。これより、Ｃ＝Ｃｏｓｓ／（１＋Ｃｏｓｓ／Ｃｆｌａｔ）となる。そのため、Ｃｆｌａｔ＞＞Ｃｏｓｓであれば、Ｃ≒Ｃｏｓｓとなる。
【００５７】
サージ電圧は、電流が変化する経路のインダクタンスＬｓ、容量Ｃｓ、および、抵抗Ｒｓよって決まる共振周波数の位相π／２にて最大となり、以降は、共振経路のインダクタンスＬｓと抵抗成分Ｒｓで決まる時定数τで漸減する。各直列回路に設定する遅延時間の差分Δｔａは、少なくとも、サージ電圧の周波数の位相π／２に相当する時間以上の時間長に設定することで、大きなサージ電圧の発生を防げる。図１３に、Δｔａ＝π／２の場合の例を示す。
【００５８】
このように、本実施の形態１の電力変換装置においては、判定部１０１ａが過電圧の発生を検知すると、遮断部１０２が、半導体スイッチング素子４〜７を制御するための制御信号４０３を遮断する。このとき、各遮断信号４０２に対して、直列回路毎に、予め設定された遅延時間だけ遅延して遮断を行う。このため、半導体スイッチング素子４〜７のターンオフに起因して発生するサージ電圧が同時に発生することはない。すなわち、これらのサージ電圧が加算されることはない。したがって、大きなサージ電圧の発生が回避される。
【００５９】
以上のように、本実施の形態１に係る電力変換装置においては、各半導体スイッチング素子の遮断タイミングがずれるように制御している。そのため、複数の半導体スイッチング素子の遮断に起因して発生するサージ電圧が重なることがないので、大きなサージ電圧の発生は回避できる。その結果、高耐圧の半導体スイッチング素子を使用する必要がないため、安価な半導体スイッチング素子の使用が可能となる。その結果、電力変換装置に製造コストを抑えることできる。また、電圧が印加されるバスバー等の金属部材間の絶縁距離は、サージ電圧を考慮して決定されるが、本実施の形態１では、大きなサージ電圧が発生することがないので、バスバー等の金属部材間の絶縁距離を従来よりも狭くすることができる。その結果、電力変換装置の小型化を図ることができる。
【００６０】
実施の形態２．
図１４は、この発明の実施の形態２に係る電力変換装置を示す構成図である。本実施の形態２に係る電力変換装置は、昇圧コンバータとインバータとから構成されている。そのため、本実施の形態２においては、スイッチ回路が、コンバータ部５０からなる第１のスイッチ回路と、インバータ部５１からなる第２のスイッチ回路とを備えている。昇圧コンバータについては、実施の形態１で説明した昇圧コンバータと同じ構成であるため、ここでは、昇圧コンバータの構成に関する詳細な説明を省略する。
【００６１】
なお、本実施の形態２においても、実施の形態１と同様に、昇圧コンバータの入力には蓄電部１が接続されている。また、インバータの出力には、負荷としての電動回転機３０が接続されている。インバータは、昇圧コンバータから出力された直流電圧を交流電圧に変換して、電動回転機３０に供給する。
【００６２】
［インバータの回路構成の説明］
以下、インバータの構成および接続の詳細について説明する。インバータは、インバータ部５１と、Ｕ相電流センサ２２、Ｖ相電流センサ２３、および、Ｗ相電流センサ２４から構成されている。Ｕ相電流センサ２２、Ｖ相電流センサ２３、および、Ｗ相電流センサ２４は、まとめて呼ぶ場合には、３相電流センサとする。
【００６３】
インバータ部５１は、６個の半導体スイッチング素子１０〜１５から構成されている。各半導体スイッチング素子１０〜１５は、Ｓｉ（シリコン）半導体からなるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲート型バイポーラトランジスタ）と、それに逆並列に接続されたＳｉ（シリコン）半導体からなるダイオードとから構成される。インバータ部５１は、平滑用コンデンサ８の直流電圧（出力電圧）Ｖ２を、３相交流に変換して、３相出力端子Ｖｕ、Ｖｖ、Ｖｗに出力する。インバータの３相出力端子Ｖｕ、Ｖｖ、Ｖｗは、電動回転機３０に接続され、三相交流を供給する。ここで、電動回転機３０は、例えば、発電機、電動機等である。
【００６４】
インバータ部５１において、半導体スイッチング素子１１、半導体スイッチング素子１３、および、半導体スイッチング素子１５は、上アーム側の半導体スイッチング素子である。また、半導体スイッチング素子１０、半導体スイッチング素子１２、および、半導体スイッチング素子１４は、下アーム側の半導体スイッチング素子である。
【００６５】
また、半導体スイッチング素子１０および半導体スイッチング素子１１は、Ｕ相の半導体スイッチング素子である。半導体スイッチング素子１０と半導体スイッチング素子１１とは、接続点５０３で直列に接続されている。
【００６６】
半導体スイッチング素子１２および半導体スイッチング素子１３は、Ｖ相の半導体スイッチング素子である。半導体スイッチング素子１２と半導体スイッチング素子１３とは、接続点５０４で直列に接続されている。
【００６７】
半導体スイッチング素子１４および半導体スイッチング素子１５は、Ｗ相の半導体スイッチング素子である。半導体スイッチング素子１４と半導体スイッチング素子１５とは、接続点５０５で直列に接続されている。
【００６８】
Ｕ相下アーム側の半導体スイッチング素子１０のＩＧＢＴのエミッタ端子は、平滑用コンデンサ８の負極側に接続され、半導体スイッチング素子１０のＩＧＢＴのコレクタ端子は、接続点５０３を介して、３相出力端子Ｖｕに接続されている。
【００６９】
Ｕ相上アーム側の半導体スイッチング素子１１のＩＧＢＴのエミッタ端子は、接続点５０３を介して、３相出力端子Ｖｕに接続され、半導体スイッチング素子１１のＩＧＢＴのコレクタ端子は、平滑用コンデンサ８の正極側に接続されている。
【００７０】
Ｖ相下アーム側の半導体スイッチング素子１２のＩＧＢＴのエミッタ端子は、平滑用コンデンサ８の負極側に接続され、半導体スイッチング素子１２のＩＧＢＴのコレクタ端子は、接続点５０４を介して、３相出力端子Ｖｖに接続されている。
【００７１】
Ｖ相上アーム側の半導体スイッチング素子１３のＩＧＢＴのエミッタ端子は、接続点５０４を介して、３相出力端子Ｖｖに接続され、半導体スイッチング素子１３のＩＧＢＴのコレクタ端子は、平滑用コンデンサ８の正極側に接続されている。
【００７２】
Ｗ相下アーム側の半導体スイッチング素子１４のＩＧＢＴのエミッタ端子は、平滑用コンデンサ８の負極側に接続され、半導体スイッチング素子１４のＩＧＢＴのコレクタ端子は、接続点５０５を介して、３相出力端子Ｖｗに接続されている。
【００７３】
Ｗ相上アーム側の半導体スイッチング素子１５のＩＧＢＴのエミッタ端子は、接続点５０５を介して、３相出力端子Ｖｗに接続され、半導体スイッチング素子１５のＩＧＢＴのコレクタ端子は、平滑用コンデンサ８の正極側に接続されている。
【００７４】
実施の形態１では、制御部９は、昇圧コンバータのみに接続されていたが、本実施の形態２においては、制御部９は、昇圧コンバータとインバータとの両方に接続されている。
【００７５】
制御部９は、制御線４１ｂにより、半導体スイッチング素子１０〜１５を、それぞれ、予め設定されたタイミングでオン・オフ制御する。半導体スイッチング素子１０のＩＧＢＴは、制御部９から出力されるゲート信号Ｇａｔｅｕｌによりスイッチング動作を行う。また、半導体スイッチング素子１１のＩＧＢＴは制御部９から出力されるゲート信号Ｇａｔｅｕｈによりスイッチング動作を行う。また、半導体スイッチング素子１２のＩＧＢＴは制御部９から出力されるゲート信号Ｇａｔｅｖｌによりスイッチング動作を行う。また、半導体スイッチング素子１３のＩＧＢＴは制御部９から出力されるゲート信号Ｇａｔｅｖｈによりスイッチング動作を行う。また、半導体スイッチング素子１４のＩＧＢＴは制御部９から出力されるゲート信号Ｇａｔｅｗｌによりスイッチング動作を行う。また、半導体スイッチング素子１５のＩＧＢＴは制御部９から出力されるゲート信号Ｇａｔｅｗｈによりスイッチング動作を行う。
【００７６】
Ｕ相電流センサ２２、Ｖ相電流センサ２３、および、Ｗ相電流センサ２４は、インバータ部５１の３相出力端子Ｖｕ、Ｖｖ、および、Ｖｗと電動回転機３０との間の３相交流の３相電流Ｉｕ、ＩｖおよびＩｗを、それぞれ、検出する。検出された３相電流Ｉｕ、ＩｖおよびＩｗは、信号線４０ｃ、４０ｄ、および、４０ｅにより、制御部９に入力される。
【００７７】
電動回転機３０に対して、回転角センサ２６が設けられている。回転角センサ２６は電動回転機３０の回転角θｍを検出する。検出された回転角θｍは、信号線４０ｆにより、制御部９に入力される。
【００７８】
また、外部から、信号線４２ａにより、電動回転機３０に対するトルク指令値Ｔｒｑ＊が制御部９に入力される。さらに、外部から、信号線４２ｂにより、昇圧コンバータに対する出力電圧指令値Ｖ２＊が制御部９に入力される。
【００７９】
［制御の概要の説明］
制御部９は、電動回転機３０のトルクがトルク指令値Ｔｒｑ＊と等しくなるように、インバータ部５１のゲート信号Ｇａｔｅｕｌ、ゲート信号Ｇａｔｅｕｈ、ゲート信号Ｇａｔｅｖｌ、ゲート信号Ｇａｔｅｖｈ、ゲート信号Ｇａｔｅｗｌ、および、ゲート信号Ｇａｔｅｗｈを制御する。また、制御部９は、昇圧コンバータの出力電圧Ｖ２が出力電圧指令値Ｖ２＊と等しくなるように、昇圧コンバータのゲート信号Ｇａｔｅ１ａ、ゲート信号Ｇａｔｅ１ｂ、ゲート信号Ｇａｔｅ２ａ、および、ゲート信号Ｇａｔｅ２ｂを制御する。
【００８０】
制御部９は、インバータの３相電流Ｉｕ、ＩｖおよびＩｗを制御する機能と昇圧コンバータの出力電圧Ｖ２を制御する機能とを有する。また、制御部９は、入力用コンデンサ２、磁気結合リアクトル３、および、平滑用コンデンサ８の温度を検出する温度検出部６１、６２および６３からの温度検出値を個別に取得する。制御部９は、温度検出部６１〜６３からの少なくともいずれか１つの温度検出値があらかじめ定められた第１の温度閾値ＯＴ１を超えたときに、昇圧コンバータの電流を制限するように、電動回転機３０のトルクおよびインバータの負荷出力を制限するため、出力電圧Ｖ２を下げる機能を有する。また、制御部９は、温度検出部６１〜６３からの少なくともいずれか１つの温度検出値があらかじめ定められた第２の温度閾値ＯＴ２を超えたときに、昇圧コンバータのスイッチング動作を停止する機能を有する。温度検出部６１〜６３は少なくともいずれか１つを備えておけばよい。
【００８１】
［遮断シーケンスの説明］
以下、図１５〜図２０を用いて、この発明の実施の形態２に係る電力変換装置に過電圧異常が発生した際の遮断シーケンスについて説明する。
【００８２】
本実施の形態２における制御部９は、実施の形態１と同様に、図６に示す、遮断信号生成部１０１と、遮断部１０２と、制御信号生成部１０３とを備えている。また、図６に示すように、遮断信号生成部１０１には、判定部１０１ａと、遅延生成部１０１ｂとが設けられている。これらの構成については、基本的には、実施の形態１と同じであるため、以下では、実施の形態１と異なる部分を主に説明する。
【００８３】
図１５は、本実施の形態２における遅延生成部１０１ｂと遮断部１０２との構成を示している。本実施の形態２においては、制御信号４０３として、昇圧コンバータのゲート信号Ｇａｔｅ１ａ、ゲート信号Ｇａｔｅ１ｂ、ゲート信号Ｇａｔｅ２ａ、および、ゲート信号Ｇａｔｅ２ｂと、インバータ部５１のゲート信号Ｇａｔｅｕｌ、ゲート信号Ｇａｔｅｕｈ、ゲート信号Ｇａｔｅｖｌ、ゲート信号Ｇａｔｅｖｈ、ゲート信号Ｇａｔｅｗｌ、および、ゲート信号Ｇａｔｅｗｈとが、遮断部１０２に入力される。遅延生成部１０１ｂにおけるインバータ部５１の各レグの遅延時間は、Ｕ相の遅延時間を遅延ｕとし、Ｖ相の遅延時間を遅延ｖとし、Ｗ相の遅延時間を遅延ｗとする。一方、コンバータ部５０の各レグの遅延時間は、実施の形態１と同じである。ここで、遅延ｕ＝遅延ｗ＝遅延１＝Δｔ４５＝０、遅延ｖ＝遅延２＝Δｔ６７として、隣り合うレグで遅延時間が異なるように、各遅延時間を設定する。時刻ｔ＝０において、昇圧コンバータの電流が流れる方向とインバータの電流が流れる方向とは、図１６の矢印が表す方向であるとする。
【００８４】
図１７に示すように、時刻ｔ＝０において出力電圧Ｖ２が電圧閾値を超え、判定部１０１ａが、過電圧を検出したものとする。時刻ｔ＝Δｔ４５で、ゲート信号Ｇａｔｅ１ａ、ゲート信号Ｇａｔｅｕｈ、および、ゲート信号Ｇａｔｅｗｈがオフし、半導体スイッチング素子４および半導体スイッチング信号１１にサージ電圧が発生する。なお、半導体スイッチング素子１５は電流がソースからドレインに流れる還流素子であり、ダイオードが導通しているため、ゲート信号Ｇａｔｅｗｈがオンからオフに変化してもスイッチング素子の両端にサージ電圧は発生しない。時刻ｔ＝Δｔ６７で、ゲート信号Ｇａｔｅ２ａおよびゲート信号Ｇａｔｅｖｈがオフし、半導体スイッチング素子６および半導体スイッチング素子１３にサージ電圧が発生する。
【００８５】
図１８および図１９に、レグの２つの半導体スイッチング素子を１つのパワーモジュールにパッケージングした場合の、半導体スイッチング素子と平滑用コンデンサとを接続した状態を示す。電動回転機３０と接続するための端子は隣り合って配置されることが多いという理由、冷却系を小型化するためにパワーモジュールは特定の範囲に集中して配置したいという理由、などから、図１８および図１９のように、各レグは隣り合って配置される。
【００８６】
図１８に示す矢印は、半導体スイッチング素子４または半導体スイッチング素子５をスイッチングした際のホットループの一部に流れる電流を表す。ここで、ホットループの一部とは、平滑用コンデンサ正極側から半導体スイッチング素子までの電流経路をいう。
【００８７】
同様に、図１９に示す矢印は、半導体スイッチング素子６または半導体スイッチング素子７をスイッチングした際のホットループの一部に流れる電流を表す。ここで、ホットループの一部とは、平滑用コンデンサ正極側から半導体スイッチング素子までの電流経路をいう。
【００８８】
図１８および図１９において、矢印の太さは、電流の大きさを表す。半導体スイッチング素子に近い経路ほどインピーダンスが小さいため、電流が大きい。
【００８９】
平滑用コンデンサの負極側から半導体スイッチング素子までの電流経路は図示しないが、図１８および図１９に示す電流経路に最も近い負極側の経路を流れる。これは、スイッチング時の電流は高周波成分が支配的であり、近接効果が発生するためである。図１８および図１９に示すように、隣り合う相では電流経路が共通する。
【００９０】
そのため、隣り合う相を同時に遮断すると、この共通部分のインダクタンスに発生する電流変化が加算され、通常時より大きなサージ電圧が発生する。よって、本実施の形態２では、隣り合う相の同時遮断を回避することで、電流変化が加算されることを防ぎ、通常時より大きなサージが発生することを防止することができる。ゆえに、遅延回路で設定する遅延時間は、図１５を用いて説明したように、隣り合う相で異なるように設定する。
【００９１】
実施の形態２では、遅延生成部１０１ｂを構成する遅延回路は、実施の形態１と同様に、図９に示すような１段のＲＣ回路で構成すればよい。しかしながら、これに限定されずに、図２０に示すように、昇圧コンバータおよびインバータに対して、それぞれ、その後段で、遅延回路１０１１および遅延回路１０１２を設けてもよい。この場合、インバータとコンバータの停止時間を分けることができ、より安全に同時遮断を回避可能である。
【００９２】
また、本実施の形態２では、遮断信号生成部１０１の判定部１０１ａを構成する過電圧検出回路は、実施の形態１と同様に、図８に示すようなコンパレータによる過電圧検出回路で構成すればよい。しかしながら、これに限定されずに、制御信号生成部１０３に、判定部１０１ａとしての機能を持たせてもよい。その場合には、制御信号生成部１０３を構成するマイコンに、出力電圧検出回路２１が検出した出力電圧Ｖ２の電圧検出値を取り込む。マイコンは、出力電圧Ｖ２の電圧検出値と電圧閾値とを比較することで過電圧を検出する過電圧判定処理を行い、過電圧の場合は、マイコンの制御信号４０３の出力を停止する。
【００９３】
マイコンでの制御信号を生成するための変調方式としては、基準波となる三角波とデューティとの比較によるＰＷＭ（ＰｕｌｓｅＷｉｄｈｔＭｏｄｕｌａｔｉｏｎ）が一般的である。従って、本実施の形態２においても、変調方式として、ＰＷＭを用いる。図２１に示すように、過電圧検出した際に、即座に制御信号を停止にするのではなく、デューティが三角波を下回った際に、制御信号を「Ｌ」にし、以降、制御信号を「Ｈ」にしないという遮断方法をとるとより確実に同時遮断を回避できる。なお、図２１において、時刻ｔ１が、過電圧を検出した時刻を示し、時刻ｔ２が、制御信号が「Ｈ」から「Ｌ」に切り替わる時刻を示す。
【００９４】
上記の実施の形態１および実施の形態２では、検出部として出力電圧検出回路２１を設けた過電圧検出の例を述べたが、過温度検出または過電流検出の場合も同様であり、各検出処理のＡＮＤをとり、いずれか１種類の異常を検出した際に、判定信号を「Ｌ」にするように構成すればよい。また、経過時間検出の場合も同様である。すなわち、昇圧コンバータまたはインバータの動作開始から予め設定した時間が経過したら、ソフトストップ処理を実施するようにしてもよい。これらの場合について以下に説明する。
【００９５】
まず、過温度検出の場合について説明する。この場合には、検出部として、昇圧コンバータまたはインバータの少なくともいずれか一方のスイッチ回路の温度を検出する温度検出部を設ける。判定部１０１ａは、温度検出部が検出したスイッチ回路の温度が予め設定された温度閾値を超えたときに、スイッチ回路の状態が異常と判定して、判定信号４０１を出力する。
【００９６】
次に、過電流検出の場合について説明する。この場合には、検出部として、昇圧コンバータまたはインバータの少なくともいずれか一方のスイッチ回路を介して流れる電流の値を検出する電流検出部を設ける。判定部１０１ａは、電流検出部が検出した電流の値が予め設定された範囲内に入らないときに、判定信号４０１を出力する。
【００９７】
次に、経過時間検出の場合について説明する。この場合には、検出部として、昇圧コンバータまたはインバータの少なくともいずれか一方のスイッチ回路が動作した経過時間を検出する経過時間検出部を設ける。判定部１０１ａは、経過時間検出部が検出した経過時間が予め設定された時間閾値を超えたときに、判定信号４０１を出力する。
【００９８】
また、電力変換装置が、外部のＥＣＵなどから入力される運転許可信号によって、電力変換動作を行うかどうかの判定を行う構成の場合がある。その場合について説明する。まず、検出部として、運転許可信号が外部から入力されたことを検出する入力検出部を設ける。判定部１０１ａは、入力検出部が運転許可信号の入力を検出したときに、判定信号４０１を出力する。このとき、電力変換装置が、大きな負荷、すなわち、大きな通電電流で動作中に、動作許可信号がオフとなる場合を考える。その場合に、即座にゲート信号を停止すると、大電流を急峻に０まで変化させるため、通常時より大きなサージ電圧が発生する。これを回避するためには、図２２に示すように、デューティを漸減させ、通電電流をサージが小さくなる或る電流値まで漸減させてから、ゲート信号を停止するソフトストップ処理を実装することが望ましい。なお、図２２において、時刻ｔ１が、過電圧を検出した時刻を示し、時刻ｔ２が、制御信号が「Ｈ」から「Ｌ」に切り替わる時刻を示す。具体的には、制御信号生成部１０３は、判定部１０１ａが判定信号４０１を出力した時点から、制御信号４０３のデューティ比を漸減させて、電力変換装置の通電電流を低下させる。遮断信号生成部１０１は、当該通電電流が予め設定された電流閾値以下になった後に、直列回路のそれぞれに対して予め設定された遅延時間だけ、すなわち、遅延ｕ、遅延ｖ、遅延ｗ、遅延１、および、遅延２だけ、直列回路毎に、遮断信号４０２の出力をそれぞれ遅延させる。
【００９９】
上記の実施の形態１に係る電力変換装置は、スイッチ回路を昇圧コンバータのみの構成とし、上記の実施の形態２に係る電力変換装置は、第１のスイッチ回路としての昇圧コンバータと第２のスイッチ回路としてのインバータとを組み合わせた構成としている。しかし、実施の形態は、これに限るものではなく、インバータのみ、もしくは、例えば、図２３のように、昇圧コンバータと２つのインバータとを設けた構成でも良い。このように、スイッチ回路の個数は任意の個数としてよく、スイッチ回路間の接続方法は直列接続でも並列接続でもよい。また、各スイッチ回路をインバータから構成してもコンバータから構成してもよい。
【０１００】
図２３において、一方のインバータは、インバータ部５１Ａから構成されており、他方のインバータは、インバータ部５１Ｂから構成されている。図２３において、図１４と同一または相当する構成に対しては、同一符号を付して示し、ここでは、その説明を省略する。また、各符号の最後に付した「ａ」および「ｂ」の表記は、同一のものが２つ以上設けられている場合に、単にそれらを区別するために付しており、構成および動作については、「ａ」および「ｂ」を付さない数字部分で示される図１４の構成と同一またはそれに相当する。
【０１０１】
この場合、片方のインバータのインバータ部５１Ａに接続されている電動回転機３０ａは、例えば駆動用のモータとし、もう片方のインバータのインバータ部５１Ｂに接続されている電動回転機３０ｂは、例えば発電用のモータとする。
【０１０２】
また、上記の実施の形態１に係る電力変換装置は、図２４に示すように、フルブリッジ回路を含むフルブリッジコンバータでも良い。図２４における電力変換装置は、１次側回路５２と、２次側回路５３と、１次側回路５２と２次側回路５３との間に設けられた絶縁トランス５４から構成されている。絶縁トランス５４は、第１の巻線と第２の巻線とから構成されている。第１の巻線は１次側回路５２側に設けられ、第２の巻線は、２次側回路５３側に設けられている。
【０１０３】
図２４に示す電力変換装置が、図２５に示すような位相シフト制御を行っている場合を考える。当該電力変換装置において、図２５の時刻ｔ１において、過電圧を検出した場合には、時刻ｔ１で、半導体スイッチング素子Ｑ１〜Ｑ４のゲートをオフに遷移させる。なお、その場合には、図２５の時刻ｔ１以降のゲート信号ＧａｔｅＱ１〜ＧａｔｅＱ４が単にオフになるだけであるので、図示は省略する。
【０１０４】
このとき、時刻ｔ１においては、図２６の矢印に示す電流が流れているが、時刻ｔ１の直後はゲートがオフとなり、図２７の矢印に示す電流が流れる。図２７は、１次側のみを示しており、２次側の図示を省略している。図２６と図２７とを比較すると分かるように、半導体スイッチング素子Ｑ１および半導体スイッチング素子Ｑ４に流れる電流が変化しており、電流経路が変わっているため、図２７の状態においては、ホットループ１−２とホットループ３−４によりサージが発生する。
【０１０５】
このとき、ホットループ１−２とホットループ３−４で共通の経路に電流が流れるため、通常時より電流の変化が大きくなり、大きなサージ電圧が発生する。しかしながら、図２４に示すようなフルブリッジ回路においても、上記の実施の形態１および実施の形態２と同様に、遅延回路によって、予め設定した遅延時間の遅延をつけて、各スイッチング素子を遮断することで、大きなサージ電圧の発生を防ぐことができる。
【０１０６】
上記の実施の形態１および実施の形態２では、半導体スイッチング素子５および７は、スイッチング素子とすることで、力行動作だけでなく、回生動作も可能としている。しかし、実施の形態は、これに限るものではなく、例えば、半導体スイッチング素子５および７の代わりに、単純に、整流ダイオードを用いてもよく、その場合においても、同様の効果を奏する。
【０１０７】
なお、上記の実施の形態１および実施の形態２では、半導体スイッチング素子４〜７は、ＳｉＣ−ＭＯＳＦＥＴを使用したが、同じく、ワイドバンドギャップの半導体として、ＧａＮ（窒化ガリウム）系材料、ダイヤモンド系材料、Ｓｉ−ＭＯＳＥＥＴなどを使用してもよい。
【０１０８】
ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子は、Ｓｉ−ＩＧＢＴのようなターンオフ時のテール電流がないため、スイッチング時に発生するスイッチング損失を大きく低減できるポテンシャルがある。また、ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子は、電力損失が小さいため、高周波スイッチング動作に適している。従って、ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子を、高周波化の要求が大きいＤＣ／ＤＣコンバータまたはインバータに適用すると、スイッチング周波数の高周波化によって、ＤＣ／ＤＣコンバータおよびインバータに接続されるリアクトルおよびコンデンサなどを小型化できる。しかしながら、ワイドバンドギャップ半導体は高価である。そのため、電力変換装置を低廉かつ小型にするためには、ワイドバンドギャップ半導体を小型化する必要がある。
【０１０９】
そのため、スイッチング速度を増加させる必要があるが、サージ電圧が増大するという問題がある。この発明の実施の形態１および実施の形態２に係る電力変換装置は、大きなサージ電圧の発生を避けることができるため、従来の電力変換装置に比べて、スイッチング速度を増加させることができ、ワイドバンドギャップ半導体を小型化、ひいては、電力変換装置を低廉かつ小型にできる。よって、ワイドバンドギャップ半導体から成る半導体スイッチング素子を用いる場合により有効に作用する。
【０１１０】
この発明は、この発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることができる。
【符号の説明】
【０１１１】
１  蓄電部、２  入力用コンデンサ、３  磁気結合リアクトル、Ｌ１，Ｌ２  リアクトル、Ｍ  相互インダクタンス、４，５，６，７  半導体スイッチング素子、８  平滑用コンデンサ、９  制御部、１０，１１，１２，１３，１４，１５  半導体スイッチング素子、２０  入力電圧検出回路、２１  出力電圧検出回路、２２  Ｕ相電流センサ、２３  Ｖ相電流センサ、２４  Ｗ相電流センサ、３０  電動回転機、４０ａ，４０ｂ，４０ｃ，４０ｄ，４０ｅ，４０ｆ  信号線、４１ａ，４１ｂ  制御線、４２ａ，４２ｂ  外部信号線、６１，６２，６３  温度検出部、Ｖｕ，Ｖｖ，Ｖｗ  ３相出力端子、Ｇａｔｅ１ａ，Ｇａｔｅ１ｂ，Ｇａｔｅ２ａ，Ｇａｔｅ２ｂ  ゲート信号（昇圧コンバータ用）、Ｇａｔｅｕｌ，Ｇａｔｅｕｈ，Ｇａｔｅｖｌ，Ｇａｔｅｖｈ，Ｇａｔｅｗｌ，Ｇａｔｅｗｈ  ゲート信号（インバータ用）、２６，２６ａ，２６ｂ  回転角センサ。
【図１】
2020114094.tif 000003
【図２】
2020114094.tif 000004
【図３】
2020114094.tif 000005
【図４】
2020114094.tif 000006
【図５】
2020114094.tif 000007
【図６】
2020114094.tif 000008
【図７】
2020114094.tif 000009
【図８】
2020114094.tif 000010
【図９】
2020114094.tif 000011
【図１０】
2020114094.tif 000012
【図１１】
2020114094.tif 000013
【図１２】
2020114094.tif 000014
【図１３】
2020114094.tif 000015
【図１４】
2020114094.tif 000016
【図１５】
2020114094.tif 000017
【図１６】
2020114094.tif 000018
【図１７】
2020114094.tif 000019
【図１８】
2020114094.tif 000020
【図１９】
2020114094.tif 000021
【図２０】
2020114094.tif 000022
【図２１】
2020114094.tif 000023
【図２２】
2020114094.tif 000024
【図２３】
2020114094.tif 000025
【図２４】
2020114094.tif 000026
【図２５】
2020114094.tif 000027
【図２６】
2020114094.tif 000028
【図２７】
2020114094.tif 000029
【手続補正書】
【提出日】令和2年3月30日(2020.3.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
この発明に係る電力変換装置は、直列に接続された上アームスイッチング素子と下アームスイッチング素子とからなる直列回路を２つ以上並列に接続することで、複数のスイッチング素子から構成されたスイッチ回路と、予め設定された変調方式に従って、各前記直列回路の前記上アームスイッチング素子および前記下アームスイッチング素子のスイッチング動作をそれぞれ制御する制御信号を生成する制御信号生成部と、前記スイッチ回路の状態を検出する検出部と、前記検出部の検出結果に基づいて前記制御信号を遮断するための遮断信号を出力する遮断信号生成部と、前記制御信号生成部と前記スイッチ回路との間に設けられ、前記遮断信号生成部から前記遮断信号を受信したときに、前記制御信号を遮断して前記スイッチング動作を停止させる遮断部とを備え、前記遮断信号生成部は、前記遮断信号の出力を遅延させる遅延生成部を有し、前記遅延生成部は、前記直列回路のそれぞれに対して予め設定された遅延時間だけ、前記直列回路毎に、前記遮断信号の出力をそれぞれ遅延させ、前記スイッチ回路を構成する前記複数のスイッチング素子のターンオフに起因して発生するそれぞれのサージ電圧が同時に発生することを回避させる。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直列に接続された上アームスイッチング素子と下アームスイッチング素子とからなる直列回路を２つ以上並列に接続することで、複数のスイッチング素子から構成されたスイッチ回路と、
予め設定された変調方式に従って、各前記直列回路の前記上アームスイッチング素子および前記下アームスイッチング素子のスイッチング動作をそれぞれ制御する制御信号を生成する制御信号生成部と、
前記スイッチ回路の状態を検出する検出部と、
前記検出部の検出結果に基づいて前記制御信号を遮断するための遮断信号を出力する遮断信号生成部と、
前記制御信号生成部と前記スイッチ回路との間に設けられ、前記遮断信号生成部から前記遮断信号を受信したときに、前記制御信号を遮断して前記スイッチング動作を停止させる遮断部と
を備え、
前記遮断信号生成部は、前記遮断信号の出力を遅延させる遅延生成部を有し、
前記遅延生成部は、前記直列回路のそれぞれに対して予め設定された遅延時間だけ、前記直列回路毎に、前記遮断信号の出力をそれぞれ遅延させ、前記スイッチ回路を構成する前記複数のスイッチング素子のターンオフに起因して発生するそれぞれのサージ電圧が同時に発生することを回避させる
電力変換装置。
【請求項２】
前記直列回路毎に設定された前記遅延時間は、
隣り合って配置された直列回路間で互いに異なるように設定される、
請求項１に記載の電力変換装置。
【請求項３】
隣り合って配置された前記直列回路の一方の遅延時間は０に設定される、
請求項１または２に記載の電力変換装置。
【請求項４】
隣り合って配置された前記直列回路の一方の遅延時間と他方の遅延時間との差分は、サージ電圧の周波数の位相π／２に相当する時間以上の時間長に設定される、
請求項１から３のいずれか１項に記載の電力変換装置。
【請求項５】
前記制御信号生成部の前記変調方式は、前記上アームスイッチング素子および前記下アームスイッチング素子のオン状態の時比率に相当する指令値と三角波からなる基準波とを比較することで前記制御信号を生成する方式である、
請求項１から４までのいずれか１項に記載の電力変換装置。
【請求項６】
前記遮断信号生成部は、
前記遅延生成部の前段に設けられ、前記検出部の検出結果に基づいて前記スイッチ回路の状態が予め設定された条件を満たすか否かの判定を行い、前記スイッチ回路の状態が前記条件を満たしたと判定したときに判定信号を出力する判定部をさらに有し、
前記遅延生成部は、前記判定部から前記判定信号が入力されたときに、前記直列回路毎に、前記遅延時間だけ、前記遮断信号の出力をそれぞれ遅延させる、
請求項１から５までのいずれか１項に記載の電力変換装置。
【請求項７】
前記制御信号生成部は、前記判定部が前記判定信号を出力した時点から、前記制御信号のデューティ比を漸減させて、前記スイッチ回路の通電電流を低下させ、
前記遮断信号生成部は、前記通電電流が予め設定された電流閾値以下になった後に、前記直列回路のそれぞれに対して予め設定された遅延時間だけ、前記直列回路毎に、前記遮断信号の出力をそれぞれ遅延させる、
請求項６に記載の電力変換装置。
【請求項８】
前記検出部は、前記スイッチ回路の両端の電圧値を検出する電圧検出部を有し、
前記判定部は、前記電圧検出部が検出した前記電圧値が予め設定された電圧閾値を超えたときに、前記判定信号を出力する、
請求項６または７に記載の電力変換装置。
【請求項９】
前記検出部は、前記スイッチ回路が動作した経過時間を検出する経過時間検出部を有し、
前記判定部は、前記経過時間検出部が検出した前記経過時間が予め設定された時間閾値を超えたときに、前記判定信号を出力する、
請求項６または７に記載の電力変換装置。
【請求項１０】
前記検出部は、前記スイッチ回路を介して流れる電流の値を検出する電流検出部を有し、
前記判定部は、前記電流検出部が検出した前記電流の値が予め設定された範囲内でないときに、前記判定信号を出力する、
請求項６または７に記載の電力変換装置。
【請求項１１】
前記検出部は、前記スイッチ回路の温度を検出する温度検出部を有し、
前記判定部は、前記温度検出部が検出した前記温度が予め設定された温度閾値を超えたときに、前記判定信号を出力する、
請求項６または７に記載の電力変換装置。
【請求項１２】
前記検出部は、運転許可信号が外部から入力されたことを検出する入力検出部を有し、
前記判定部は、前記入力検出部が前記運転許可信号の入力を検出したときに、前記判定信号を出力する、
請求項６または７に記載の電力変換装置。
【請求項１３】
前記スイッチ回路は、マルチフェーズコンバータから構成される、
請求項１から１２までのいずれか１項に記載の電力変換装置。
【請求項１４】
入力電圧が供給される入力端子と、
出力電圧を出力する出力端子と、
前記入力端子に接続された入力用コンデンサと、
前記入力用コンデンサと前記スイッチ回路との間に接続され、共通の集磁用コアに対して巻数比が１：１で互いに逆方向に磁気結合するように巻かれた２つの巻線を有するリアクトルとを
さらに備え、
前記マルチフェーズコンバータは、
直列に接続された上アームスイッチング素子と下アームスイッチング素子とからなる第１の直列回路と、
直列に接続された上アームスイッチング素子と下アームスイッチング素子とからなる第２の直列回路と
を備え、
前記第１の直列回路の前記下アームスイッチング素子と前記第２の直列回路の前記下アームスイッチング素子とが、前記出力端子の負極側に互いに並列になるように接続され、
前記第１の直列回路の前記上アームスイッチング素子が、前記第１の直列回路の前記下アームスイッチング素子と前記出力端子の正極との間に接続され、
前記第２の直列回路の前記上アームスイッチング素子が、前記第２の直列回路の前記下アームスイッチング素子と前記出力端子の正極との間に接続されている、
請求項１３に記載の電力変換装置。
【請求項１５】
前記スイッチ回路は、
第１のスイッチ回路と、
第２のスイッチ回路と
を含み、
前記第１のスイッチ回路は、直列に接続された上アームスイッチング素子と下アームスイッチング素子とからなる直列回路を２つ以上並列に接続して構成され、
前記第２のスイッチ回路は、直列に接続された上アームスイッチング素子と下アームスイッチング素子とからなる直列回路を２つ以上並列に接続して構成されている、
請求項１から１４までのいずれか１項に記載の電力変換装置。
【請求項１６】
前記遅延生成部は、前記第１のスイッチ回路の各前記直列回路および前記第２のスイッチ回路の各前記直列回路のそれぞれに対して予め設定された遅延時間だけ、前記直列回路毎に、前記遮断信号の出力をそれぞれ遅延させる、
請求項１５に記載の電力変換装置。
【請求項１７】
各前記直列回路の前記上アームスイッチング素子および前記下アームスイッチング素子の少なくとも１つは、ワイドバンドギャップ半導体から構成される、
請求項１から１６までのいずれか１項に記載の電力変換装置。