(57)【要約】【課題】記憶装置における参照セルの状態を適正に管理する。【解決手段】第１のメモリセルアレイはセンスアンプの参照電位を生成する第１の参照セルを含む。第２のメモリセルアレイはセンスアンプの参照電位を生成する第２の参照セルを含む。状態記憶部は、第１および第２の参照セルのそれぞれについて、保持される値の確からしさを示す状態を記憶する。書込み制御部は、第１および第２の参照セルの何れか一方に対する書込みが指示された際に、状態記憶部に記憶される第１および第２の参照セルに関する状態に基づいて、指示された書込みの制御を行う。【選択図】図１
2020077445.tif 000002
【特許請求の範囲】
【請求項１】
第１のメモリセルアレイに含まれてセンスアンプの参照電位を生成する第１の参照セルおよび第２のメモリセルアレイに含まれて前記センスアンプの参照電位を生成する第２の参照セルのそれぞれについて保持される値の確からしさを示す状態を記憶する状態記憶部と、
前記第１および第２の参照セルの何れか一方に対する書込みが指示された際に前記状態記憶部に記憶される前記第１および第２の参照セルに関する前記状態に基づいて前記指示された書込みの制御を行う書込み制御部と
を具備する記憶制御装置。
【請求項２】
前記書込み制御部は、前記第１および第２の参照セルをそれぞれ含む第１および第２の参照セル群を単位として書込みを行い、
前記状態記憶部は、前記第１および第２の参照セル群ごとに前記状態を記憶する
請求項１記載の記憶制御装置。
【請求項３】
前記状態記憶部は、前記第１および第２の参照セルの何れか一方に対する書込みが行われるとその書込みが行われた参照セルに関する前記状態を更新する
請求項１記載の記憶制御装置。
【請求項４】
前記状態記憶部は、前記第１および第２の参照セルの何れか一方に対する書込みが行われるとその書込みからの経過時間に応じてその参照セルに関する前記状態を更新する
請求項１記載の記憶制御装置。
【請求項５】
前記書込みからの経過時間を管理するタイマー回路をさらに具備する請求項４記載の記憶制御装置。
【請求項６】
前記書込み制御部は、前記第１の参照セルに対する書込みが指示された際に前記状態記憶部に記憶される前記第１の参照セルに関する前記状態が所定の条件を満たしている場合には、前記第１の参照セルに書込みを行わないよう制御する
請求項１記載の記憶制御装置。
【請求項７】
前記書込み制御部は、前記第１の参照セルに対する書込みが指示された際に前記状態記憶部に記憶される前記第１の参照セルに関する前記状態が前記所定の条件を満たしていない場合には、前記状態記憶部に記憶される前記第２の参照セルに関する前記状態に応じて前記第１の参照セルへの書込みの制御を行う
請求項６記載の記憶制御装置。
【請求項８】
前記書込み制御部は、前記第１の参照セルに関する前記状態が前記所定の条件を満たしていない場合において、前記第２の参照セルに関する前記状態が他の所定の条件を満たしている場合には前記第２の参照セルから生成された参照電位を基準として読み出した前記第１の参照セルの値と所定の読出し期待値とが一致しないときのみ前記第１の参照セルに書込みを行うよう制御する
請求項７記載の記憶制御装置。
【請求項９】
前記第２の参照セルから生成された前記センスアンプの参照電位を基準として読み出した前記第１の参照セルの値と前記所定の読出し期待値との一致判定を行う判定回路をさらに具備する請求項８記載の記憶制御装置。
【請求項１０】
前記書込み制御部は、前記第１の参照セルに関する前記状態が前記所定の条件を満たしていない場合において、前記第２の参照セルに関する前記状態が他の所定の条件を満たしていない場合には前記第１の参照セルに書込みを行うよう制御する
請求項７記載の記憶制御装置。
【請求項１１】
センスアンプの参照電位を生成する第１の参照セルを含む第１のメモリセルアレイと、
前記センスアンプの参照電位を生成する第２の参照セルを含む第２のメモリセルアレイと、
前記第１および第２の参照セルのそれぞれについて保持される値の確からしさを示す状態を記憶する状態記憶部と、
前記第１および第２の参照セルの何れか一方に対する書込みが指示された際に前記状態記憶部に記憶される前記第１および第２の参照セルに関する前記状態に基づいて前記指示された書込みの制御を行う書込み制御部と
を具備する記憶装置。
【請求項１２】
前記第１および第２の参照セルは、抵抗変化型のメモリ素子である
請求項１１記載の記憶装置。
【請求項１３】
前記第１および第２の参照セルは、磁気抵抗変化型のメモリ素子である
請求項１２記載の記憶装置。
【請求項１４】
センスアンプの参照電位を生成する第１の参照セルを含む第１のメモリセルアレイと、
前記センスアンプの参照電位を生成する第２の参照セルを含む第２のメモリセルアレイと、
前記第１および第２のメモリセルアレイに対してリードまたはライトを行うコマンドを発行するホストコンピュータと、
前記第１および第２の参照セルのそれぞれについて保持される値の確からしさを示す状態を記憶する状態記憶部と、
前記第１および第２の参照セルの何れか一方に対する書込みが指示された際に前記状態記憶部に記憶される前記第１および第２の参照セルに関する前記状態に基づいて前記指示された書込みの制御を行う書込み制御部と
を具備する情報処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、記憶装置に関する。詳しくは、参照セルを備える記憶装置、その記憶制御装置、および、情報処理システムに関する。
【背景技術】
【０００２】
記憶装置におけるメモリセルからの読出しを行う際、基準となる閾値を保持する参照セルを用いてメモリセルの記憶状態を判断するものが知られている。例えば、磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）素子を用いた記憶装置においては、複数の参照セルの値を参照電位生成回路によって論理レベル「０」および「１」に応じた生成電位の中間電位を生成して、センスアンプの一方の入力に供給している。ここで、このＭＴＪ素子は、周囲温度による熱揺らぎによって確率的に閾値を超える特性があり、リテンション（Retention）として知られている。また、ＭＴＪ素子を構成する絶縁層は膜厚が薄く、絶縁破壊の故障モードが存在し、エンデュランス（Endurance）として知られている。これらリテンションやエンデュランスの影響により参照セルのデータ値が期待値通りでない場合、センスアンプから誤った値が出力されてしまうおそれがある。そのため、例えば、参照セルにアクセスした回数をカウントして、規定回数に到達した際に、参照セルの状態が所定の分布範囲に収まっているか否かをチェックする半導体装置が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１８５７４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の従来技術では、参照セルへのアクセス回数が規定回数に到達した際に、参照セルの状態が所定の分布範囲に収まっていなければその値を補正している。しかしながら、この場合、アクセス回数のみを基準としているため、リテンションのような時間依存のあるデータ保持特性については対応することができない。したがって、参照セルの状態を適正に管理できなくなるおそれがある。
【０００５】
本技術はこのような状況に鑑みて生み出されたものであり、記憶装置における参照セルの状態を適正に管理することを目的とする。
【課題を解決するための手段】
【０００６】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、第１のメモリセルアレイに含まれてセンスアンプの参照電位を生成する第１の参照セルおよび第２のメモリセルアレイに含まれて上記センスアンプの参照電位を生成する第２の参照セルのそれぞれについて保持される値の確からしさを示す状態を記憶する状態記憶部と、上記第１および第２の参照セルの何れか一方に対する書込みが指示された際に上記状態記憶部に記憶される上記第１および第２の参照セルに関する上記状態に基づいて上記指示された書込みの制御を行う書込み制御部とを具備する記憶制御装置、記憶装置および情報処理システムである。これにより、第１および第２の参照セルに保持される値の確からしさを示す状態に基づいて、第１および第２の参照セルに対する書込みの制御を行うという作用をもたらす。
【０００７】
また、この第１の側面において、上記書込み制御部は、上記第１および第２の参照セルをそれぞれ含む第１および第２の参照セル群を単位として書込みを行い、上記状態記憶部は、上記第１および第２の参照セル群ごとに上記状態を記憶するようにしてもよい。これにより、第１および第２の参照セル群ごとに書込みの制御を行うという作用をもたらす。
【０００８】
また、この第１の側面において、上記状態記憶部は、上記第１および第２の参照セルの何れか一方に対する書込みが行われるとその書込みが行われた参照セルに関する上記状態を更新するようにしてもよい。これにより、第１および第２の参照セルへの書込みに応じて状態を更新するという作用をもたらす。
【０００９】
また、この第１の側面において、上記状態記憶部は、上記第１および第２の参照セルの何れか一方に対する書込みが行われるとその書込みからの経過時間に応じてその参照セルに関する上記状態を更新するようにしてもよい。これにより、第１および第２の参照セルに対する書込みからの経過時間に応じて状態を更新するという作用をもたらす。
【００１０】
また、この第１の側面において、上記書込みからの経過時間を管理するタイマー回路をさらに具備するようにしてもよい。これにより、タイマー回路からの通知を契機として状態を更新するという作用をもたらす。
【００１１】
また、この第１の側面において、上記書込み制御部は、上記第１の参照セルに対する書込みが指示された際に上記状態記憶部に記憶される上記第１の参照セルに関する上記状態が所定の条件を満たしている場合には、上記第１の参照セルに書込みを行わないよう制御するようにしてもよい。これにより、不要な書込みを行わないように制御するという作用をもたらす。
【００１２】
また、この第１の側面において、上記書込み制御部は、上記第１の参照セルに対する書込みが指示された際に上記状態記憶部に記憶される上記第１の参照セルに関する上記状態が上記所定の条件を満たしていない場合には、上記状態記憶部に記憶される上記第２の参照セルに関する上記状態に応じて上記第１の参照セルへの書込みの制御を行うようにしてもよい。これにより、第２の参照セルの状態に応じて、第１の参照セルへの書込み制御を行うという作用をもたらす。
【００１３】
また、この第１の側面において、上記書込み制御部は、上記第１の参照セルに関する上記状態が上記所定の条件を満たしていない場合において、上記第２の参照セルに関する上記状態が他の所定の条件を満たしている場合には上記第２の参照セルから生成された参照電位を基準として読み出した上記第１の参照セルの値と所定の読出し期待値とが一致しないときのみ上記第１の参照セルに書込みを行うよう制御するようにしてもよい。これにより、第１の参照セルの値が読出し期待値と一致しない場合にのみ第１の参照セルに書込みを行うという作用をもたらす。
【００１４】
また、この第１の側面において、上記第２の参照セルから生成された上記センスアンプの参照電位を基準として読み出した上記第１の参照セルの値と上記所定の読出し期待値との一致判定を行う判定回路をさらに具備してもよい。これにより、第１の参照セルの値と読出し期待値との一致判定を行うという作用をもたらす。
【００１５】
また、この第１の側面において、上記書込み制御部は、上記第１の参照セルに関する上記状態が上記所定の条件を満たしていない場合において、上記第２の参照セルに関する上記状態が他の所定の条件を満たしていない場合には上記第１の参照セルに書込みを行うよう制御するようにしてもよい。これにより、第２の参照セルの状態に応じて、第１の参照セルへの書込み制御を行うという作用をもたらす。
【００１６】
また、この第１の側面において、第１および第２の参照セルとしては、例えば抵抗変化型のメモリ素子が想定され、特に、磁気抵抗変化型のメモリ素子が想定される。
【図面の簡単な説明】
【００１７】
【図１】本技術の実施の形態における記憶装置の回路構成例を示す図である。
【図２】本技術の実施の形態におけるメモリセルアレイ１１０の構成例を示す図である。
【図３】本技術の実施の形態におけるメモリセル１１１の構成例を示す図である。
【図４】本技術の実施の形態におけるＭＴＪ素子１０の構造例を示す図である。
【図５】本技術の実施の形態におけるリード動作におけるデータの流れの一例を示す図である。
【図６】本技術の実施の形態におけるライト動作におけるデータの流れの一例を示す図である。
【図７】本技術の実施の形態におけるリードモディファイライト動作におけるデータの流れの一例を示す図である。
【図８】本技術の実施の形態における参照セル書込み動作制御回路１９１の回路構成例を示す図である。
【図９】本技術の実施の形態における参照セル書込み動作制御回路１９１の処理手順例を示す図である。
【図１０】本技術の実施の形態における参照セル書込み動作制御回路１９１の動作例の真理値表を示す図である。
【図１１】本技術の実施の形態における参照セル書込み動作制御回路１９１の状態遷移の例を示す図である。
【図１２】本技術の実施の形態における記憶装置が適用される電子デバイス６００の構成例を示す図である。
【発明を実施するための形態】
【００１８】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．回路構成
２．書込み制御
３．適用例
【００１９】
＜１．回路構成＞
［記憶装置］
図１は、本技術の実施の形態における記憶装置の回路構成例を示す図である。
【００２０】
この記憶装置は、２つのメモリセルアレイ（＃１および＃２）１１０を有しており、それぞれについて、行デコーダ１２１と、ワードラインドライバ１２２と、参照電位生成回路１３０と、スイッチ１４１および１４２とを備える。また、この記憶装置は、列毎に対応して、データ選択回路１５０と、ライトドライバ１６０と、センスアンプ１７０と、判定回路１８０とを備える。また、この記憶装置は、参照セル書込み動作制御回路１９１と、タイマー回路１９２と、参照セルマスターデータ保持部１９３とを含む制御回路１９０を備える。
【００２１】
メモリセルアレイ１１０は、メモリセルを２次元の行列状（アレイ状）に配列したものである。
【００２２】
行デコーダ１２１は、メモリセルアレイ１１０に対するアドレスをデコードして、メモリセルアレイ１１０における行アドレスを生成するものである。ワードラインドライバ１２２は、行デコーダ１２１によって特定されたワードライン（行）を駆動するドライバである。
【００２３】
参照電位生成回路１３０は、メモリセルアレイ１１０から出力された参照ワードラインに接続されている参照セルの値に基づいて参照電位を生成する回路である。
【００２４】
スイッチ１４１は、対応するメモリセルアレイ１１０とスイッチ１４２との間の接続を切り替えるための双方向スイッチである。このスイッチ１４１は、対応するメモリセルアレイ１１０から出力されたデータ値、および、対応する参照電位生成回路１３０によって生成された参照電位のデータ値のいずれか一方を選択して、対応するスイッチ１４２に出力する。また、このスイッチ１４１は、スイッチ１４２から出力されたデータ値を、対応するメモリセルアレイ１１０に供給する。このスイッチ１４１の切り替え制御は、制御回路１９０からの指示に基づいて行われる。
【００２５】
スイッチ１４２は、対応するスイッチ１４１と、対応するライトドライバ１６０およびセンスアンプ１７０との間の接続を切り替えるための双方向スイッチである。このスイッチ１４２は、対応するライトドライバ１６０から供給されたデータ値を選択して、対応するスイッチ１４１に供給する。また、このスイッチ１４２は、対応するスイッチ１４１から出力されたデータ値を選択して、対応するセンスアンプ１７０の一方の入力に供給する。このスイッチ１４２の切り替え制御は、制御回路１９０からの指示に基づいて行われる。
【００２６】
データ選択回路１５０は、外部から供給されたデータ値、および、参照セルマスターデータ保持部１９３のデータ値のいずれか一方を選択して、対応するライトドライバ１６０に供給するものである。
【００２７】
ライトドライバ（ＷＤ：Write Driver）１６０は、データ選択回路１５０から供給されたデータ値をメモリセルアレイ１１０に書き込むために駆動するドライバである。
【００２８】
センスアンプ（ＳＡ：Sense Amplifier）１７０は、メモリセルアレイ１１０から出力されたデータ値を増幅して出力するセンスアンプである。このセンスアンプ１７０は、２つの入力端子を備え、一方にメモリセルアレイ１１０から出力されたセンス対象の電位を入力し、他方に参照電位生成回路１３０によって生成された参照電位を入力する。これにより、このセンスアンプ１７０は、参照電位を基準として、センス対象の電位を増幅してリードデータを出力する。このセンスアンプ１７０から出力されたリードデータは、外部に供給されるとともに、判定回路１８０に入力される。
【００２９】
判定回路１８０は、メモリセルアレイ１１０の参照セルのデータ値を検定するために、センスアンプ１７０の出力と、参照セルマスターデータ保持部１９３のデータ値とを比較して、両者が一致するか否かを判定するものである。この判定回路１８０による判定結果は、参照セル書込み動作制御回路１９１に供給される。
【００３０】
参照セル書込み動作制御回路１９１は、メモリセルアレイ１１０の参照セルに対する書込み動作を制御する回路である。この参照セル書込み動作制御回路１９１は、後述するように、メモリセルアレイ１１０の参照セルについて、保持される値の確からしさを示す状態を記憶して、その状態に基づいて参照セルに対する書込み動作を制御する。
【００３１】
タイマー回路１９２は、メモリセルアレイ１１０の参照セルへの書込みからの経過時間を管理するタイマーである。このタイマー回路１９２により所定の経過時間が検知されると、その旨が参照セル書込み動作制御回路１９１に通知される。
【００３２】
参照セルマスターデータ保持部１９３は、メモリセルアレイ１１０の参照セルのマスターとなる値を保持するものである。すなわち、この参照セルマスターデータ保持部１９３に保持される参照セルマスターデータは、判定回路１８０においてメモリセルアレイ１１０の参照セルのデータ値を検定するための読出し期待値である。また、参照セルマスターデータは、メモリセルアレイ１１０の参照セルが適正でない場合に書き直しを行う際のデータ値となる。この参照セルマスターデータ保持部１９３は、ハイレベルおよびローレベルの固定値を保持すればよく、フリップフロップや固定抵抗などにより構成することができる。
【００３３】
［メモリセルアレイ］
図２は、本技術の実施の形態におけるメモリセルアレイ１１０の構成例を示す図である。
【００３４】
メモリセルアレイ１１０は、メモリセル１１１を２次元の行列状に配列して構成される。メモリセルアレイ１１０におけるメモリセル１１１は、行方向のワードラインを単位として、ワードラインドライバ１２２によって駆動される。また、列方向にはソースラインおよびビットラインが形成されており、メモリセル１１１の各々について直列に接続される。
【００３５】
メモリセルアレイ１１０のワードラインは、通常のデータの記憶領域として使用されるデータワードラインと、参照セルとして使用される参照ワードラインとを含む。参照セルは上述のように、データ読出しの際の基準電位を生成するために用いられる。
【００３６】
なお、この例では、参照ワードラインをメモリセルアレイ１１０の最上位行に表記しているが、何れの行に配置されていてもよい。例えば、参照ワードラインをメモリセルアレイ１１０の中央行に配置すると、寄生抵抗の観点から望ましい。
【００３７】
図３は、本技術の実施の形態におけるメモリセル１１１の構成例を示す図である。
【００３８】
ここでは、スピン注入型の磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ：Spin Transfer Torque Random Access Memory）を例として説明する。このＳＴＴ−ＭＲＡＭは、抵抗変化型素子の一種であるトンネル磁気抵抗素子（ＭＴＪ素子）をメモリセルとして使用し、トンネル磁気抵抗効果（ＴＭＲ効果）により抵抗値が変化することを利用して、論理レベル「０」および「１」を記憶するメモリである。
【００３９】
メモリセル１１１は、ＭＴＪ素子１０とＭＯＳトランジスタ２０とをシリアルに接続した１トランジスタ１抵抗構成となっている。ＭＯＳトランジスタ２０は、ＮＭＯＳ（Negative-channel Metal Oxide Semiconductor）またはＰＭＯＳ（Positive-channel Metal Oxide Semiconductor）のいずれであってもよい。
【００４０】
図４は、本技術の実施の形態におけるＭＴＪ素子１０の構造例を示す図である。
【００４１】
ＭＴＪ素子１０は、絶縁層１２の上下に２つの磁性層が接合された構成をしており、一方をフリー層１１、他方をリファレンス層１３と呼ぶ。フリー層１１およびリファレンス層１３の磁化の向きが同じ向きのとき低抵抗状態となり、例えば記憶データの論理レベル「０」に対応付けられる。また、フリー層１１およびリファレンス層１３の磁化の向きが反対向きのとき高抵抗状態となり、例えば記憶データの論理レベル「１」に対応付けられる。
【００４２】
ＭＴＪ素子１０の記憶データは、ＭＴＪ素子１０に電流を流すことにより反転する。すなわち、ドレイン端子Ｄからソース端子Ｓの方向に電流Ｉを流すか、ソース端子Ｓからドレイン端子Ｄの方向に電流Ｉを流すかによって、フリー層１１の磁化の向きを決定することにより、論理レベル「０」および「１」のいずれか一方を記憶する。
【００４３】
［動作］
図５は、本技術の実施の形態におけるリード動作におけるデータの流れの一例を示す図である。
【００４４】
この例では、メモリセルアレイ＃１の参照セルを基準として、メモリセルアレイ＃２のデータを読み出す場合について説明する。なお、メモリセルアレイ＃２の参照セルを基準として、メモリセルアレイ＃１のデータを読み出す場合には、両者の関係が逆になるだけで、基本的な動作は同様である。
【００４５】
メモリセルアレイ＃１の参照ワードラインの参照セルの値は、参照電位生成回路１３０に入力される。参照電位生成回路１３０は、メモリセルアレイ＃１から出力された参照セルの値に基づいて参照電位を生成する。生成された参照電位は、スイッチ１４１および１４２を介して、センスアンプ１７０の一方の入力端子に供給される。
【００４６】
メモリセルアレイ＃２のデータワードラインのデータ値は、スイッチ１４１および１４２を介して、センスアンプ１７０の他方の入力端子に供給される。
【００４７】
センスアンプ１７０は、一方の入力端子に供給された参照電位を基準として、他方の入力端子に供給されたデータ値を増幅してリードデータを出力する。
【００４８】
図６は、本技術の実施の形態におけるライト動作におけるデータの流れの一例を示す図である。
【００４９】
この例では、メモリセルアレイ＃２にデータを書き込む場合について説明する。外部から供給されたライトデータは、データ選択回路１５０によって選択されて、ライトドライバ１６０によって駆動される。ライトドライバ１６０の出力は、スイッチ１４２および１４１を介してメモリセルアレイ＃２に供給され、書込みが行われる。
【００５０】
なお、メモリセルアレイ＃１にデータを書き込む場合には、スイッチ１４２および１４１の切り替えにより、ライトドライバ１６０の出力がメモリセルアレイ＃１に供給される。
【００５１】
図７は、本技術の実施の形態におけるリードモディファイライト動作におけるデータの流れの一例を示す図である。
【００５２】
後述するように、この実施の形態では、参照セルのデータ値を検定するために読出しを行い、センスアンプ１７０の出力が読出し期待値と一致しない場合には書込みを行う。この動作をリードモディファイライト（ＲＭＷ：Read Modify Write）と称する。この例では、メモリセルアレイ＃１の参照セルのデータは確かであることを前提として、メモリセルアレイ＃２の参照セルの検定を行う。すなわち、上述の通常のリードと同様に、メモリセルアレイ＃１の参照セルを基準として、メモリセルアレイ＃２の参照セルのデータ値を読み出す。このときのセンスアンプ１７０の出力は、対応する判定回路１８０に供給される。また、判定回路１８０には、参照セルマスターデータ保持部１９３に保持される参照セルマスターデータが供給される。判定回路１８０は、その判定結果を参照セル書込み動作制御回路１９１に報告する。
【００５３】
判定回路１８０による判定の結果、センスアンプ１７０の出力が参照セルマスターデータと一致していれば、参照セル書込み動作制御回路１９１は、メモリセルアレイ＃２の参照セルへの書込みを行わないように制御する。
【００５４】
一方、センスアンプ１７０の出力が参照セルマスターデータと一致していない場合、参照セル書込み動作制御回路１９１は、データ選択回路１５０を介して参照セルマスターデータをライトドライバ１６０に供給する。そして、参照セル書込み動作制御回路１９１は、スイッチ１４２および１４１を介して、メモリセルアレイ＃２の参照セルに参照セルマスターデータを書き込むように制御する。
【００５５】
＜２．書込み制御＞
［参照セル書込み動作制御回路］
図８は、本技術の実施の形態における参照セル書込み動作制御回路１９１の回路構成例を示す図である。
【００５６】
参照セル書込み動作制御回路１９１は、メモリセルアレイ＃１の参照セルの状態を管理する書込み動作制御回路＃１（２１０）と、メモリセルアレイ＃２の参照セルの状態を管理する書込み動作制御回路＃２（２２０）とを備える。書込み動作制御回路＃１は状態記憶部２１１および書込み制御部２１２を備え、書込み動作制御回路＃２は状態記憶部２２１および書込み制御部２２２を備える。
【００５７】
状態記憶部２１１は、メモリセルアレイ＃１の参照セルに保持される値の確からしさを示す状態を記憶するものである。状態記憶部２２１は、メモリセルアレイ＃２の参照セルに保持される値の確からしさを示す状態を記憶するものである。状態記憶部２１１および２２１には、タイマー回路１９２の出力ＴＩＭＥＲが入力される。また、状態記憶部２１１および２２１には、それぞれ書込み制御部２１２および２２２の出力が入力される。状態記憶部２１１および２２１のそれぞれは、ＲＥＧ１およびＲＥＧ２の値を出力する。
【００５８】
ＲＥＧ１およびＲＥＧ２の値を順に並べた２ビットの値を想定すると、「００」は、対応する参照セルに保持されるデータ値が不確かであることを意味する。また、「１１」は、対応する参照セルへの書込みからリテンション時間以内であることを意味する。「０１」は、その中間の状態を意味する。
【００５９】
書込み制御部２１２は、メモリセルアレイ＃１の参照セルに対する書込み動作を制御するものである。書込み制御部２２２は、メモリセルアレイ＃２の参照セルに対する書込み動作を制御するものである。書込み制御部２１２には、状態記憶部２１１のＲＥＧ１と、状態記憶部２２１のＲＥＧ１およびＲＥＧ２とが入力される。書込み制御部２２２には、状態記憶部２２１のＲＥＧ１と、状態記憶部２１１のＲＥＧ１およびＲＥＧ２とが入力される。書込み制御部２１２および２２２のそれぞれは、ＥＷおよびＲＷＭの値を出力する。
【００６０】
ＥＷは、対応するメモリセルアレイの参照セルに対して強制書込み（Enforce Write）を行うか否かを示す。例えば、ＥＷが「１」であれば強制書込みを行い、ＥＷが「０」であれば強制書込みを行わない。
【００６１】
ＲＷＭは、対応するメモリセルアレイの参照セルに対してリードモディファイライトを行うか否かを示す。例えば、ＲＷＭが「１」であればリードモディファイライトを行い、ＲＷＭが「０」であればリードモディファイライトを行わない。
【００６２】
参照セルへの書込みタイミングは、任意のタイミングで行ってよい。また、システムパフォーマンスへの影響を抑制するために、データセルの書込み動作時に、アクセスされるデータセルとは異なるアレイの参照セルに書込みしてもよい。また、アレイの分割方式によっては、データセルの読出し動作時に、アクセスされないアレイの参照セルに対して、書込みを行ってもよい。
【００６３】
［処理手順］
図９は、本技術の実施の形態における参照セル書込み動作制御回路１９１の処理手順例を示す図である。
【００６４】
ここでは、メモリセルアレイ１１０の一方の参照セルに書込みコマンドが発行された際に、そのメモリセルアレイを自アレイと呼称し、他方のメモリセルアレイを他アレイと呼称する。なお、参照セルへの書込みコマンドは、ホストコンピュータからの明示的なコマンドでもよく、また、ホストコンピュータからのデータライトコマンドを受けて記憶装置内で生成する内部コマンドであってもよい。すなわち、データセルに対するライトに便乗して参照セルへの書込みを行うようにしてもよい。また、内部タイマーを利用して、ホストコンピュータと関係なく定期的なタイミングでデータ値のメンテナンス（リフレッシュ）を行うようにしてもよい。また、ホストコンピュータから明示的なコマンドを発行する場合、例えば、電源投入時に、イニシャルシーケンスの一部として発行するようにしてもよい。
【００６５】
自アレイの参照セルに対する書込みコマンドが発行されると（ステップＳ９１１：Ｙｅｓ）、以下の判断により書込み制御が行われる。自アレイに対応する状態記憶部のＲＥＧ１およびＲＥＧ２が「１１」であれば（ステップＳ９１２：Ｙｅｓ）、参照セルのリテンション時間以内であるため、自アレイの参照セルに書き込みを行わない（ＮＯＰ）（ステップＳ９１４）。
【００６６】
自アレイに対応する状態記憶部のＲＥＧ１およびＲＥＧ２が「１１」でなければ（ステップＳ９１２：Ｎｏ）、他に対応する状態記憶部のＲＥＧ１およびＲＥＧ２に応じて書込み制御が行われる。他アレイに対応する状態記憶部のＲＥＧ１およびＲＥＧ２が「００」であれば（ステップＳ９１３：Ｙｅｓ）、他アレイの参照セルのデータ値が不確かであり参照電位を生成する用途に適さないため、検定を行うことなく自アレイの参照セルを強制書込み（ＥＷ）する（ステップＳ９１５）。そして、自アレイに対応する状態記憶部のＲＥＧ１およびＲＥＧ２を「１１」に設定する（ステップＳ９１８）。
【００６７】
一方、他アレイに対応する状態記憶部のＲＥＧ１およびＲＥＧ２が「００」でなければ（ステップＳ９１３：Ｎｏ）、他アレイの参照セルを利用して参照電位を生成して、自アレイの参照セルを読み出してリードモディファイライト（ＲＭＷ）動作を行う（ステップＳ９１６）。すなわち、読み出された値が読出し期待値と一致していれば、自アレイの参照セルに書込みを行わないよう制御する。一方、読出し期待値と一致していなければ、自アレイの参照セルに書込みを行うよう制御する。このとき、自アレイの参照セルに書込みを行った場合には（ステップＳ９１７：Ｙｅｓ）、自アレイに対応する状態記憶部のＲＥＧ１およびＲＥＧ２を「１１」に設定する（ステップＳ９１８）。
【００６８】
［真理値表］
図１０は、本技術の実施の形態における参照セル書込み動作制御回路１９１の動作例の真理値表を示す図である。
【００６９】
この例では、メモリセルアレイ＃１（ＡＲＹ１）に対応する状態記憶部２１１のＲＥＧ１およびＲＥＧ２と、メモリセルアレイ＃２（ＡＲＹ２）に対応する状態記憶部２２１のＲＥＧ１およびＲＥＧ２との組合せに対する参照セル書込み時の動作を示している。
【００７０】
ケース＃１においては、両者のＲＥＧ１およびＲＥＧ２が「００」であり、メモリセルアレイ＃１および＃２のいずれの参照セルのデータ値も不確かであることを意味する。このとき、メモリセルアレイ＃１の参照セルに書込みコマンドが発行されると、メモリセルアレイ＃２の参照セルのデータの確からしさを確認する必要なく、メモリセルアレイ＃１の参照セルに期待値を強制的に書込む（ＥＷ）動作となる。メモリセルアレイ＃２の参照セルに書込みコマンドが発行された場合も同様であり、メモリセルアレイ＃２の参照セルに期待値を強制的に書込む（ＥＷ）動作となる。
【００７１】
ケース＃２においては、ケース＃１と比較して、メモリセルアレイ＃２のＲＥＧ１およびＲＥＧ２が「０１」となっている。そのため、メモリセルアレイ＃１の参照セルに書込みコマンドが発行された場合には、メモリセルアレイ＃２の参照セルを利用して参照電位を生成して、メモリセルアレイ＃１の参照セルを読み出してリードモディファイライト（ＲＭＷ）動作を行う。一方、メモリセルアレイ＃２の参照セルに書込みコマンドが発行された場合には、ケース＃１と同様に、期待値を強制的に書込む（ＥＷ）動作となる。
【００７２】
ケース＃３においては、ケース＃２と比較して、メモリセルアレイ＃２のＲＥＧ１およびＲＥＧ２が「１１」となっている。そのため、メモリセルアレイ＃２の参照セルに書込みコマンドが発行された場合には、メモリセルアレイ＃２の参照セルに書込みを行わないよう制御する（ＮＯＰ）。一方、メモリセルアレイ＃１の参照セルに書込みコマンドが発行された場合には、ケース＃２と同様に、リードモディファイライト（ＲＭＷ）動作を行う。
【００７３】
ケース＃４においては、ケース＃１と比較して、メモリセルアレイ＃１のＲＥＧ１およびＲＥＧ２が「０１」となっている。そのため、メモリセルアレイ＃２の参照セルに書込みコマンドが発行された場合には、メモリセルアレイ＃１の参照セルを利用して参照電位を生成して、メモリセルアレイ＃２の参照セルを読み出してリードモディファイライト（ＲＭＷ）動作を行う。一方、メモリセルアレイ＃１の参照セルに書込みコマンドが発行された場合には、ケース＃１と同様に、期待値を強制的に書込む（ＥＷ）動作となる。
【００７４】
ケース＃５においては、ケース＃４と比較して、メモリセルアレイ＃２のＲＥＧ１およびＲＥＧ２が「０１」となっている。そのため、メモリセルアレイ＃１の参照セルに書込みコマンドが発行された場合には、メモリセルアレイ＃２の参照セルを利用して参照電位を生成して、メモリセルアレイ＃１の参照セルを読み出してリードモディファイライト（ＲＭＷ）動作を行う。一方、メモリセルアレイ＃２の参照セルに書込みコマンドが発行された場合には、ケース＃４と同様に、リードモディファイライト（ＲＭＷ）動作を行う。
【００７５】
ケース＃６においては、ケース＃５と比較して、メモリセルアレイ＃２のＲＥＧ１およびＲＥＧ２が「１１」となっている。そのため、メモリセルアレイ＃２の参照セルに書込みコマンドが発行された場合には、メモリセルアレイ＃２の参照セルに書込みを行わないよう制御する（ＮＯＰ）。一方、メモリセルアレイ＃１の参照セルに書込みコマンドが発行された場合には、ケース＃５と同様に、リードモディファイライト（ＲＭＷ）動作を行う。
【００７６】
ケース＃７においては、ケース＃１と比較して、メモリセルアレイ＃１のＲＥＧ１およびＲＥＧ２が「１１」となっている。そのため、メモリセルアレイ＃１の参照セルに書込みコマンドが発行された場合には、メモリセルアレイ＃１の参照セルに書込みを行わないよう制御する（ＮＯＰ）。一方、メモリセルアレイ＃２の参照セルに書込みコマンドが発行された場合には、メモリセルアレイ＃１の参照セルを利用して参照電位を生成して、メモリセルアレイ＃２の参照セルを読み出してリードモディファイライト（ＲＭＷ）動作を行う。
【００７７】
ケース＃８においては、ケース＃７と比較して、メモリセルアレイ＃２のＲＥＧ１およびＲＥＧ２が「０１」となっている。そのため、メモリセルアレイ＃２の参照セルに書込みコマンドが発行された場合には、メモリセルアレイ＃１の参照セルを利用して参照電位を生成して、メモリセルアレイ＃２の参照セルを読み出してリードモディファイライト（ＲＭＷ）動作を行う。一方、メモリセルアレイ＃１の参照セルに書込みコマンドが発行された場合には、ケース＃７と同様に、メモリセルアレイ＃１の参照セルに書込みを行わないよう制御する（ＮＯＰ）。
【００７８】
ケース＃９においては、両者のＲＥＧ１およびＲＥＧ２が「１１」であり、メモリセルアレイ＃１および＃２のいずれの参照セルのデータ値もリテンション時間以内であることを意味する。したがって、メモリセルアレイ＃１および＃２のいずれの参照セルに書込みコマンドが発行された場合であっても、書込みを行わないよう制御する（ＮＯＰ）。
【００７９】
なお、ここでは、それぞれＲＥＧ１およびＲＥＧ２の２つのレジスタを用いて９通りの状態を想定したが、レジスタの数については限定されるものではなく、適宜必要な数のレジスタを用いることができる。
【００８０】
［状態遷移］
図１１は、本技術の実施の形態における参照セル書込み動作制御回路１９１の状態遷移の例を示す図である。
【００８１】
この例では、上述のケース＃１乃至＃９の各状態間の遷移例を示している。状態間の線については、実線がメモリセルアレイ＃１の参照セルに書込みコマンドが発行された場合を示し、点線がメモリセルアレイ＃２の参照セルに書込みコマンドが発行された場合を示している。また、１点鎖線は時間経過によるタイマー回路１９２からの通知に起因する状態遷移を示している。
【００８２】
参照セルに書込みが行われた場合には、対応するＲＥＧ１およびＲＥＧ２は「１１」に設定される。そして、タイマー回路１９２によって一定時間の経過が通知されるたびに、「１１」から「０１」に、そして「０１」から「００」に遷移する。このようにして変化した状態に応じて、参照セルへの書込みが制御される。
【００８３】
＜３．適用例＞
図１２は、本技術の実施の形態における記憶装置が適用される電子デバイス６００の構成例を示す図である。
【００８４】
電子デバイス６００は、システムインパッケージ６０１、アンテナ６３２、スピーカ６４２、マイク６４３、表示装置６６０、入力装置６７０、センサ６８０、電源６９０を含む。またシステムインパッケージ６０１は、プロセッサ６１０、無線通信インターフェース６３０、オーディオ回路６４０を含む。
【００８５】
アンテナ６３２は、移動体通信、無線ＬＡＮまたは近距離通信を行うためのアンテナであり、無線通信インターフェース６３０と接続されている。スピーカ６４２は、音を出力するものであり、オーディオ回路６４０と接続されている。マイク６４３は、電子デバイス６００の周囲の音を集音するものであり、オーディオ回路６４０と接続されている。
【００８６】
表示装置６６０は、例えば液晶ディスプレイ、有機ＥＬディスプレイ、ＬＥＤ（Light Emitting Diode）インジケータ等で構成され、プロセッサ６１０と接続されている。入力装置６７０は、例えばキーボード、ボタン、タッチパネルなどで構成され、プロセッサ６１０と接続されている。
【００８７】
センサ６８０は、光学センサ、位置センサ、加速度センサ、生体センサ、磁気センサ、機械量センサ、熱センサ、電気センサまたは化学センサ等の機能を有する。センサ６８０には、記憶装置６８１として、本技術の実施の形態に係る記憶装置が接続されてもよい。電源６９０は、電子デバイス６００へ電源を供給するものであり、例えばバッテリやＡＣアダプタなどから供給される電源である。
【００８８】
プロセッサ６１０は、電子デバイス６００の動作を制御するための電子回路であり、システムインパッケージ６０１の中の記憶装置６２０、または、システムインパッケージ６０１の外の記憶装置６５０として、本技術の実施の形態に係る記憶装置が接続されてもよい。その場合、プロセッサ６１０は、記憶装置６２０または６５０に対してリードまたはライトを行うコマンドを発行する。すなわち、プロセッサ６１０は、特許請求の範囲に記載のホストコンピュータの一例である。
【００８９】
無線通信インターフェース６３０は、移動体通信、無線ＬＡＮまたは近距離通信の機能を有する。無線通信インターフェース６３０には、記憶装置６３１として、本技術の実施の形態に係る記憶装置が接続されてもよい。オーディオ回路６４０は、スピーカ６４２およびマイク６４３を制御する機能を持ち、オーディオ回路６４０には、記憶装置６４１として、本技術の実施の形態に係る記憶装置が接続されてもよい。
【００９０】
このように、本技術の実施の形態によれば、参照セルのデータの確からしさの状態を状態記憶部２１１および２２１に記憶して、これに基づいて書込み制御部２１２および２２２において制御を行うことにより、参照セルの状態を適正に管理することができる。また、これにより、参照セルの書込み回数を必要最小限にして、消費電力を低減し、メモリセルのエンデュランス制約を緩和することができる。
【００９１】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【００９２】
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
【００９３】
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
【００９４】
なお、本技術は以下のような構成もとることができる。
（１）第１のメモリセルアレイに含まれてセンスアンプの参照電位を生成する第１の参照セルおよび第２のメモリセルアレイに含まれて前記センスアンプの参照電位を生成する第２の参照セルのそれぞれについて保持される値の確からしさを示す状態を記憶する状態記憶部と、
前記第１および第２の参照セルの何れか一方に対する書込みが指示された際に前記状態記憶部に記憶される前記第１および第２の参照セルに関する前記状態に基づいて前記指示された書込みの制御を行う書込み制御部と
を具備する記憶制御装置。
（２）前記書込み制御部は、前記第１および第２の参照セルをそれぞれ含む第１および第２の参照セル群を単位として書込みを行い、
前記状態記憶部は、前記第１および第２の参照セル群ごとに前記状態を記憶する
前記（１）に記載の記憶制御装置。
（３）前記状態記憶部は、前記第１および第２の参照セルの何れか一方に対する書込みが行われるとその書込みが行われた参照セルに関する前記状態を更新する
前記（１）または（２）に記載の記憶制御装置。
（４）前記状態記憶部は、前記第１および第２の参照セルの何れか一方に対する書込みが行われるとその書込みからの経過時間に応じてその参照セルに関する前記状態を更新する
前記（１）から（３）のいずれかに記載の記憶制御装置。
（５）前記書込みからの経過時間を管理するタイマー回路をさらに具備する前記（４）に記載の記憶制御装置。
（６）前記書込み制御部は、前記第１の参照セルに対する書込みが指示された際に前記状態記憶部に記憶される前記第１の参照セルに関する前記状態が所定の条件を満たしている場合には、前記第１の参照セルに書込みを行わないよう制御する
前記（１）から（５）のいずれかに記載の記憶制御装置。
（７）前記書込み制御部は、前記第１の参照セルに対する書込みが指示された際に前記状態記憶部に記憶される前記第１の参照セルに関する前記状態が前記所定の条件を満たしていない場合には、前記状態記憶部に記憶される前記第２の参照セルに関する前記状態に応じて前記第１の参照セルへの書込みの制御を行う
前記（６）に記載の記憶制御装置。
（８）前記書込み制御部は、前記第１の参照セルに関する前記状態が前記所定の条件を満たしていない場合において、前記第２の参照セルに関する前記状態が他の所定の条件を満たしている場合には前記第２の参照セルから生成された参照電位を基準として読み出した前記第１の参照セルの値と所定の読出し期待値とが一致しないときのみ前記第１の参照セルに書込みを行うよう制御する
前記（７）に記載の記憶制御装置。
（９）前記第２の参照セルから生成された前記センスアンプの参照電位を基準として読み出した前記第１の参照セルの値と前記所定の読出し期待値との一致判定を行う判定回路をさらに具備する前記（８）に記載の記憶制御装置。
（１０）前記書込み制御部は、前記第１の参照セルに関する前記状態が前記所定の条件を満たしていない場合において、前記第２の参照セルに関する前記状態が他の所定の条件を満たしていない場合には前記第１の参照セルに書込みを行うよう制御する
前記（７）から（９）のいずれかに記載の記憶制御装置。
（１１）センスアンプの参照電位を生成する第１の参照セルを含む第１のメモリセルアレイと、
前記センスアンプの参照電位を生成する第２の参照セルを含む第２のメモリセルアレイと、
前記第１および第２の参照セルのそれぞれについて保持される値の確からしさを示す状態を記憶する状態記憶部と、
前記第１および第２の参照セルの何れか一方に対する書込みが指示された際に前記状態記憶部に記憶される前記第１および第２の参照セルに関する前記状態に基づいて前記指示された書込みの制御を行う書込み制御部と
を具備する記憶装置。
（１２）前記第１および第２の参照セルは、抵抗変化型のメモリ素子である
前記（１１）に記載の記憶装置。
（１３）前記第１および第２の参照セルは、磁気抵抗変化型のメモリ素子である
前記（１２）に記載の記憶装置。
（１４）センスアンプの参照電位を生成する第１の参照セルを含む第１のメモリセルアレイと、
前記センスアンプの参照電位を生成する第２の参照セルを含む第２のメモリセルアレイと、
前記第１および第２のメモリセルアレイに対してリードまたはライトを行うコマンドを発行するホストコンピュータと、
前記第１および第２の参照セルのそれぞれについて保持される値の確からしさを示す状態を記憶する状態記憶部と、
前記第１および第２の参照セルの何れか一方に対する書込みが指示された際に前記状態記憶部に記憶される前記第１および第２の参照セルに関する前記状態に基づいて前記指示された書込みの制御を行う書込み制御部と
を具備する情報処理システム。
【符号の説明】
【００９５】
１０  ＭＴＪ（Magnetic Tunnel Junction）素子
１１  フリー層
１２  絶縁層
１３  リファレンス層
２０  ＭＯＳトランジスタ
１１０  メモリセルアレイ
１１１  メモリセル
１２１  行デコーダ
１２２  ワードラインドライバ
１３０  参照電位生成回路
１４１、１４２  スイッチ
１５０  データ選択回路
１６０  ライトドライバ
１７０  センスアンプ
１８０  判定回路
１９０  制御回路
１９１  参照セル書込み動作制御回路
１９２  タイマー回路
１９３  参照セルマスターデータ保持部
２１１、２２１  状態記憶部
２１２、２２２  書込み制御部
６１０  プロセッサ
６２０、６５０  記憶装置
【図１】
2020077445.tif 000003
【図２】
2020077445.tif 000004
【図３】
2020077445.tif 000005
【図４】
2020077445.tif 000006
【図５】
2020077445.tif 000007
【図６】
2020077445.tif 000008
【図７】
2020077445.tif 000009
【図８】
2020077445.tif 000010
【図９】
2020077445.tif 000011
【図１０】
2020077445.tif 000012
【図１１】
2020077445.tif 000013
【図１２】
2020077445.tif 000014