(57)【要約】【課題】パワー半導体素子の出力を抑制することなく、当該半導体素子からの発熱を吸熱し且つ放熱できるようにする。【解決手段】パワー半導体装置１は、パワー半導体素子１０と、パワー半導体素子１０に接合されたペルチェ素子２０とを備えている。ペルチェ素子２０は、複数の構成体２０ｎ、２０ｐが電気的に接続されている。構成体２０ｎ、２０ｐは、その表面積を拡大した表面積拡大部２０ａを有している。パワー半導体装置１は、ペルチェ素子２０における少なくとも表面積拡大部２０ａと熱的に接触する熱容量体３０を備えている。【選択図】図１
2020035849.tif 000002
【特許請求の範囲】
【請求項１】
パワー半導体素子と、前記パワー半導体素子に接合されたペルチェ素子とを備えたパワー半導体装置であって、
前記ペルチェ素子は、複数の構成体が電気的に接続されてなり、
前記構成体は、その表面積を拡大した表面積拡大部を有しており、
前記ペルチェ素子における少なくとも前記表面積拡大部と熱的に接触する熱容量体を備えているパワー半導体装置。
【請求項２】
請求項１に記載のパワー半導体装置において、
前記ペルチェ素子の構成体の前記表面積拡大部は、稜線が前記パワー半導体素子の上面と並行に延びる三角屋根状、又は平面波型状、又はポーラス状であるパワー半導体装置。
【請求項３】
請求項１又は２に記載のパワー半導体装置において、
前記ペルチェ素子は、半導体シリコンにより構成されているパワー半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載のパワー半導体装置において、
前記熱容量体は、固液相変化物質であるパワー半導体装置。
【請求項５】
請求項４に記載のパワー半導体装置において、
前記固液相変化物質は、有機アルコール又は糖アルコールであるパワー半導体装置。
【請求項６】
請求項１〜５のいずれか１項に記載のパワー半導体装置において、
前記熱容量体と熱的に接触する冷却部をさらに備えているパワー半導体装置。
【請求項７】
パワー半導体素子と、前記パワー半導体素子に接合されたペルチェ素子とを備えたパワー半導体装置の製造方法であって、
絶縁性基板の上に、前記ペルチェ素子を構成する複数の構成体を、下部電極を介在させて配置する工程と、
前記複数の構成体のうち、互いに隣接する構成体同士を上部電極によって接続する工程と、
電気的に接続された複数の構成体を、前記絶縁性基板を介在させて前記パワー半導体素子と接合する工程と、
前記パワー半導体素子と接合されたペルチェ素子を、該ペルチェ素子と熱的に接触する熱容量体により覆う工程とを備え、
前記複数の構成体は、その表面積を拡大した表面積拡大部を有しているパワー半導体装置の製造方法。
【請求項８】
請求項７に記載のパワー半導体装置の製造方法において、
前記ペルチェ素子の構成体の前記表面積拡大部は、稜線が前記パワー半導体素子の上面と並行に延びる三角屋根状、又は平面波型状、又はポーラス状であるパワー半導体装置の製造方法。
【請求項９】
請求項７又は８に記載のパワー半導体装置の製造方法において、
前記ペルチェ素子は、半導体シリコンにより構成されているパワー半導体装置の製造方法。
【請求項１０】
請求項７〜９のいずれか１項に記載のパワー半導体装置の製造方法において、
前記熱容量体は、固液相変化物質であるパワー半導体装置の製造方法。
【請求項１１】
請求項７〜１０のいずれか１項に記載のパワー半導体装置の製造方法において、
前記複数の構成体を配置する工程は、
前記各構成体の配置位置に開口部を有するマスクを用いて行うパワー半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、吸熱素子を備えたパワー半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
パワー半導体素子からの発熱を吸収するように、パワー半導体素子の発熱部と冷却用ペルチェ素子とを隣接して配置した構成が知られている。
【０００３】
以下に挙げる特許文献１には、半導体素子の炭化シリコンからなる発熱部の上に、絶縁体で且つ熱伝導体である真性炭化シリコン（ｉ−ＳｉＣ）が連続して形成された半導体装置が記載されている。この構成により、半導体素子の発熱部とペルチェ素子との接触部での熱抵抗を小さくし、外部への排熱の熱流速（Ｗ／ｍ２）を向上させている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−０２８１１８号公報
【特許文献２】特開２０１２−０２８５２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、引用文献１に開示された構成をもってしても、自動車に搭載されたパワー半導体素子からの瞬間的な発熱に対して、ペルチェ素子による冷却（吸熱及び放熱）が間に合わず、結果的に、半導体素子の出力を制限せざるを得ないという問題がある。
【０００６】
本発明は、前記従来の問題を解決し、パワー半導体素子の出力を抑制することなく、当該半導体素子からの発熱を吸熱し且つ放熱できるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
前記の目的を達成するため、本発明は、ペルチェ素子を構成する各構成体の外形の側面の表面積を大きくし、且つ、この拡大された側面を容量体と接触させる構成とする。
【０００８】
具体的に、本発明は、パワー半導体装置及びその製造方法を対象とし、次のような解決手段を講じた。
【０００９】
すなわち、第１の発明は、パワー半導体素子と、パワー半導体素子に接合されたペルチェ素子とを備えたパワー半導体装置であって、ペルチェ素子は、複数の構成体が電気的に接続されてなり、構成体は、その表面積を拡大した表面積拡大部を有しており、ペルチェ素子における少なくとも表面積拡大部と熱的に接触する熱容量体を備えている。
【００１０】
これによれば、ペルチェ素子は、その構成体が表面積を拡大した表面積拡大部を有しており、ペルチェ素子における少なくとも表面積拡大部と熱的に接触する熱容量体を備えている。これにより、熱容量体がペルチェ素子の表面積拡大部からの放熱の熱流束を瞬間的に上回るピークを持つ熱量を一時的に貯留し、この熱量のピークが過ぎた後に、熱容量体に貯留された熱を半導体素子側から放熱することができる。従って、パワー半導体素子に対してその出力を十分に引き出すことが可能となる。
【００１１】
なお、上記した特許文献２には、潜熱蓄熱材（容量体）を吸熱部に用いた半導体冷却装置が開示されているものの、この場合は、温度が高い領域から低い領域への熱伝導（熱移動）を用いるに過ぎず、本実施形態のように、ペルチェ素子２０を用いる構成、すなわち、熱移動に外部からのエネルギー（電気エネルギー）を積極的に供給する構成とは異なる。
【００１２】
第２の発明は、上記第１の発明において、ペルチェ素子の構成体の表面積拡大部は、稜線がパワー半導体素子の上面と並行に延びる三角屋根状、又は平面波型状、又はポーラス状であってもよい。
【００１３】
これによれば、ペルチェ素子の構成体の表面積を確実に拡大することができる。
【００１４】
第３の発明は、上記第１又は第２の発明において、ペルチェ素子は、半導体シリコンにより構成されていてもよい。
【００１５】
これによれば、ペルチェ素子を安価で入手が容易な半導体材料によって形成することができる。
【００１６】
第４の発明は、上記第１〜第３の発明において、熱容量体は固液相変化物質であってもよい。
【００１７】
これによれば、熱容量体として、固液相変化物質からなる潜熱蓄熱剤を用いることができる。
【００１８】
第５の発明は、上記第４の発明において、固液相変化物質は、有機アルコール又は糖アルコールであってもよい。
【００１９】
第６の発明は、上記第１〜第５の発明において、熱容量体と熱的に接触する冷却部をさらに備えていてもよい。
【００２０】
これによれば、熱容量体が吸収した熱を冷却部を通して速やかに放熱することができる。
【００２１】
また、第７の発明は、パワー半導体素子と、パワー半導体素子に接合されたペルチェ素子とを備えたパワー半導体装置の製造方法であって、絶縁性基板の上に、ペルチェ素子を構成する複数の構成体を、下部電極を介在させて配置する工程と、複数の構成体のうち、互いに隣接する構成体同士を上部電極によって接続する工程と、電気的に接続された複数の構成体を、絶縁性基板を介在させてパワー半導体素子と接合する工程と、パワー半導体素子と接合されたペルチェ素子を該ペルチェ素子と熱的に接触する熱容量体により覆う工程とを備え、複数の構成体はその表面積を拡大した表面積拡大部を有している。
【００２２】
これによれば、ペルチェ素子を構成する複数の構成体がその表面積を拡大した表面積拡大部を有しており、さらに、複数の構成体の表面積拡大部と熱的に接触する熱容量体を備えたペルチェ素子が実現される。このペルチェ素子は、通常（既存）のパワー半導体素子と接合が可能であるので、パワー半導体素子の種類、例えば用途や半導体材料に限定されず、従って、適用範囲を拡げることができる。
【００２３】
第８の発明は、上記第７の発明において、ペルチェ素子の構成体の表面積拡大部は、稜線がパワー半導体素子の上面と並行に延びる三角屋根状、又は平面波型状、又はポーラス状であってもよい。
【００２４】
これによれば、ペルチェ素子の構成体の表面積を確実に拡大することができる。
【００２５】
第９の発明は、上記第７又は第８の発明において、ペルチェ素子は、半導体シリコンにより構成されていてもよい。
【００２６】
これによれば、ペルチェ素子を安価で入手が容易な半導体材料によって形成することができる。
【００２７】
第１０の発明は、上記第７〜第９の発明において、熱容量体は固液相変化物質であってもよい。
【００２８】
これによれば、熱容量体として、固液相変化物質からなる潜熱蓄熱剤を用いることができる。
【００２９】
第１１の発明は、上記第７〜第１０の発明において、複数の構成体を配置する工程は、各構成体の配置位置に開口部を有するマスクを用いて行ってもよい。
【００３０】
これによれば、絶縁性基板上の所定の位置に、微小な構成体を効率良く配置することができる。
【発明の効果】
【００３１】
本発明によれば、パワー半導体素子の出力を抑制することなく、当該半導体素子からの発熱を吸熱し且つ放熱することができる。
【図面の簡単な説明】
【００３２】
【図１】図１は一実施形態に係るパワー半導体装置を示す模式的な断面図である。
【図２】図２は一実施形態に係るパワー半導体素子及びペルチェ素子を示す模式的な斜視図である。
【図３】図３は一実施形態に係るパワー半導体素子の発熱温度と車両用モータにおける要求トルクとの時間依存性を示すグラフである。
【図４】図４は一実施形態に係るパワー半導体装置の製造方法であって、パワー半導体素子の上面にペルチェ素子の電極を形成する工程を示す断面図及び平面図である。
【図５】図５は一実施形態に係るパワー半導体装置の製造方法であって、ペルチェ素子用の単結晶シリコンインゴットをダイシングする工程を模式的に示す正面図及び平面図である。
【図６】図６は一実施形態に係るパワー半導体装置の製造方法であって、ペルチェ素子用シリコンの表面積を拡大する工程を模式的に示す正面図及び平面図である。
【図７】図７は一実施形態に係るパワー半導体装置の製造方法であって、ペルチェ素子用シリコンの表面に高濃度ドーピング層を形成する工程を示す正面図及び平面図である。
【図８】図８は一実施形態に係るパワー半導体装置の製造方法であって、ペルチェ素子の高熱伝導絶縁性基板を形成する工程を示す断面図及び平面図である。
【図９】図９は一実施形態に係るパワー半導体装置の製造方法であって、高熱伝導絶縁性基板に下部電極を形成する工程を示す断面図及び平面図である。
【図１０】図１０は一実施形態に係るパワー半導体装置の製造方法であって、高熱伝導絶縁性基板にペルチェ素子のｎ型シリコン層を配置するためのマスクを設置する工程を示す断面図及び平面図である。
【図１１】図１１は一実施形態に係るパワー半導体装置の製造方法であって、高熱伝導絶縁性基板上の下部電極の上にマスクを介してはんだ材を塗布し、ｎ型シリコン層を配置する工程を示す断面図及び平面図である。
【図１２】図１２は一実施形態に係るパワー半導体装置の製造方法であって、高熱伝導絶縁性基板にｐ型シリコン層を配置するためのマスクを設置する工程を示す断面図及び平面図である。
【図１３】図１３は一実施形態に係るパワー半導体装置の製造方法であって、高熱伝導絶縁性基板上の下部電極の上にマスクを介してはんだ材を塗布し、ｐ型シリコン層を配置する工程を示す断面図及び平面図である。
【図１４】図１４は一実施形態に係るパワー半導体装置の製造方法であって、高熱伝導絶縁性基板にペルチェ素子のｎ型シリコン層及びｐ型シリコン層を配置し、上部電極を形成した後、パワー半導体素子と接合する工程を示す断面図及び平面図である。
【図１５】図１５は一実施形態に係るパワー半導体装置の製造方法であって、複数のパワー半導体素子を筐体に配置する工程を示す正面図である。
【図１６】図１６は一実施形態に係るパワー半導体装置の製造方法であって、パワー半導体素子を搭載した筐体に熱容量体を充填する工程を示す正面図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物又はその用途を制限することを意図しない。また、各図面の構成部材における寸法比は、便宜上に過ぎず、必ずしも実際の構成部材における寸法比を表してはいない。
【００３４】
（一実施形態）
本発明の一実施形態について図面を参照しながら説明する。
【００３５】
図１及び図２は一実施形態に係るパワー半導体装置の模式的に表し、図１はその断面構成を表し、図２はパワー半導体素子１０とペルチェ素子２０とを模式的に表している。
【００３６】
図１に示すように、パワー半導体装置１は、パワー半導体素子１０と、該パワー半導体素子１０の上に載置されて固着されたペルチェ素子２０と、パワー半導体素子１０及びペルチェ素子２０と接触して覆う熱容量体３０とを備えている。
【００３７】
パワー半導体素子１０は、公知のパワーデバイスでよく、例えば、ＳｉＣ−ＤＭＯＳＦＥＴ又はＳｉ−ＩＧＢＴを用いることができる。ＳｉＣ−ＤＭＯＳＦＥＴは、炭化シリコン（ＳｉＣ）からなる二重拡散ＭＯＳＦＥＴ（酸化金属半導体電界効果トランジスタ）であり、Ｓｉ−ＩＧＢＴは、シリコン（Ｓｉ）からなる絶縁ゲート型バイポーラトランジスタである。ここで、パワー半導体素子１０は、例えば、冷却部を兼ねる金属からなる基台４０の上にパワー素子電極１１及び高熱伝導性の接着材１２を介して固着されている。基台４０は、筐体の底部であってもよい。
【００３８】
図２に示すように、ペルチェ素子２０は、パワー半導体素子１０の上に、それぞれ複数のドット（島）状に交互に配置された構成体であるｎ型シリコン層２０ｎ及びｐ型シリコン層２０ｐと、これらシリコン層２０ｎ、２０ｐに交互に電流が流れるように、その下部に配置された下部電極２１及びその上部に配置された上部電極２２とから構成されている。下部電極２１及び上部電極２２には、例えばニッケル（Ｎｉ）を用いることができる。これら電極２１、２２には、ニッケル（Ｎｉ）の他にも、チタン（Ｔｉ）、アルミニウム（Ａｌ）、錫（Ｓｎ）、モリブデン（Ｍｏ）、銅（Ｃｕ）又は金（Ａｕ）を用いることができる。
【００３９】
ここで、ペルチェ素子２０におけるシリコン層２０ｎ、２０ｐの少なくとも一部は、パワー半導体素子１０との接合面の反対側、すなわちシリコン層２０ｎ、２０ｐの各側面において、その上端の稜線がパワー半導体素子１０の上面と並行に延びる、例えば三角屋根状に形成されている。このように、シリコン層２０ｎ、２０ｐが三角屋根状に形成されることにより、各シリコン層２０ｎ、２０ｐの側面の表面積が拡大される。以降、表面積が拡大された側面を表面積拡大部２０ａと呼ぶ。なお、表面積拡大部２０ａは、三角屋根状に限られず、平面視において波型状であってもよく、又は少なくとも各側面が多孔性のポーラス状であってもよい。
【００４０】
ペルチェ素子２０は、パワー半導体素子１０の上面に、該半導体素子１０と接合されている。詳細には、ペルチェ素子２０は、その複数の下部電極２１が、パワー半導体素子１０の上面に形成された２つのソース電極（図示せず）と電気的に接続された金属からなるペルチェ素子接続用ソース電極１３と、該接続用ソース電極１３の上に形成された高熱伝導絶縁性基板２３とを介在させて熱的に接続されている。すなわち、ペルチェ素子２０とパワー半導体素子１０とは、ペルチェ素子接続用ソース電極１３、高熱伝導絶縁性基板２３及び下部電極２１を介して互いに熱的に連結されている。また、下部電極２１の両端部は、直流電源５３と接続されている。
【００４１】
ペルチェ素子接続用ソース電極１３には、２つのソース電極が互いに対向する側の側端部（図４を参照。）にそれぞれ複数のソース引き出し線１５が設けられている。また、パワー半導体素子１０の上面における２つのソース電極の間の領域で、且つこの領域のうちの一方の端部には、ゲート電極接続部１４が形成されている。ゲート電極接続部１４にはゲート引き出し線１６が設けられている。
【００４２】
さらに、図１に示すように、ペルチェ素子２０及びパワー半導体素子１０は、熱容量体３０により接触するように覆われている。具体的には、パワー半導体素子１０における側面、ｎ型シリコン層２０ｎ及びｐ型シリコン層２０ｐの各側面、並びに高熱伝導絶縁性基板２３及び下部電極２１における各露出部分が、熱容量体３０と接触して覆われている。
【００４３】
熱容量体３０には、例えば、固液相変化物質である潜熱蓄熱材を効果的に用いることができる。この潜熱蓄熱材には、例えば、糖アルコールを用いることができる。有効な糖アルコールの例として、エリスリトール（erythritol：Ｃ４Ｈ１０Ｏ４）又はマンニトール（mannitol：Ｃ６Ｈ１４Ｏ６）を挙げることができる。エリスリトールの融点は約１２０℃であり、マンニトールの融点は約１６７℃である。すなわち、これらの糖アルコールは常温では固体であり、従って、熱容量体３０によって、ペルチェ素子２０等と接触して覆うには、一旦、加熱して溶融し、液相とすればよい。
【００４４】
なお、図１及び図２に示すパワー半導体装置１は、１つのパワー半導体素子１０のみを示しているが、通常、複数個のパワー半導体素子１０を有している。
【００４５】
また、それぞれペルチェ素子２０が接合された複数個のパワー半導体素子１０は、筐体の内部に封止されてもよい。図１に示すように、筐体の蓋体５０が、熱容量体３０の上面と接触してもよい。蓋体５０に比較的に熱伝導率が高い、例えばアルミニウムのような金属を用いれば、筐体内及び熱容量体３０からの熱を蓋体５０を通して外部に放熱することが可能となる。なお、熱容量体３０を筐体に封止する際には、上記の糖アルコールは、固相の場合には、液相の場合と比べて体積が膨張することを考慮する必要がある。
【００４６】
−効果−
このように、本実施形態に係るパワー半導体装置１によると、パワー半導体素子１０と接合され、熱的に連結されたペルチェ素子２０は、その構成体であるｎ型シリコン層２０ｎ及びｐ型シリコン層２０ｐの各側面が拡大された表面積拡大部２０ａを有している。さらに、これらの表面積拡大部２０ａは、熱容量体３０によって熱的に接触している。これにより、熱容量体３０がペルチェ素子２０の各シリコン層２０ｎ、２０ｐの表面積拡大部２０ａからの放熱の熱流束を瞬間的に上回るピークを持つ熱量を一時的に貯留することができる。さらに、この熱量のピークが過ぎた後、車両の場合は数秒以内の後には、ペルチェ素子２０における直流電源５３の極性を反転することにより、熱容量体３０に貯留された熱をパワー半導体素子１０側から放熱することができる。従って、当該パワー半導体素子１０に対してその出力（能力）を十分に引き出すことが可能となる。
【００４７】
図３に、例えば、ＩＧＢＴからなる複数のパワー半導体素子１０を用いたパワーモジュールを車両に搭載した場合の、モータトルクの要求仕様値とパワー半導体素子１０の発熱温度との関係を示す。ここで、破線のグラフはモータトルクの要求仕様値（右縦軸）であり、実線のグラフはパワー半導体素子１０の温度（左縦軸）である。図３に示すように、モータへの３秒間程度のトルク要求に対して、パワー半導体素子１０が６０℃程度から９０℃程度にまで上昇する。このときの温度の上昇率は約４０℃／ｓである。インバータシステムの構成によっては、１１０℃程度まで上昇する場合もあり、本実施形態では、ペルチェ素子２０に電気エネルギーを瞬間的（間欠的）に付与することにより、このピーク部分の熱を熱容量体３０に放熱する（図１の矢印Ｔ１を参照。）。また、パワー半導体素子１０の温度が６０℃程度の定常状態の下では、熱容量体３０に蓄熱された熱を上面の蓋体５０を通して放熱すると共に、ペルチェ素子２０の上部電極２２から吸熱して、下部電極２１、高熱伝導絶縁性基板２３、ペルチェ素子接続用ソース電極１３、パワー半導体素子１０、パワー素子電極１１、及び接着材１２等を通して、冷却部である基台４０に放熱する（図１の矢印Ｔ２を参照。）。
【００４８】
（製造方法）
以下、本実施形態に係る製造方法について図面を参照しながら説明する。
【００４９】
第１の製造方法においては、パワー半導体素子１０として、既存のＩＧＢＴ又はＤＭＯＳＦＥＴ等を用い、このパワー半導体素子１０の上にペルチェ素子２０を接合して形成する。
【００５０】
まず、図４に示すように、パワー半導体装置１に用いる既存のパワー半導体素子１０の２つのソース電極１７の上に、該ソース電極１７と接触した状態で覆う板状のペルチェ素子接続用ソース電極１３を導電性接着材によって固着する。ここでは、パワー半導体素子１０の平面寸法は、例えば、１０ｍｍ程度とする。また、パワー半導体素子１０の上面に設けられたゲート電極接続部１４は露出させる。ペルチェ素子接続用ソース電極１３には、例えば、厚さが１ｍｍの銅（Ｃｕ）又はアルミニウム（Ａｌ）等からなる金属板を用いることができる。
【００５１】
一方、図５に示すように、径が８ｃｍ程度で、厚さが０．２ｃｍ程度の単結晶シリコンからなるウエーハ２０Ａから、底辺が最大で０．９×０．８ｍｍ２程度の立柱体状にダイシングすることにより、複数のｎ型シリコン層２０Ａｎを切り出す。ここでは、予めインゴット２０Ａを所定の不純物濃度を有するｎ型としておく。図示はしないが、ｐ型の単結晶シリコンからなるインゴット（図示せず）から、同様にして、複数のｐ型シリコン層２０Ａｐを切り出す。
【００５２】
次に、図６に示すように、形成した各ｎ型シリコン層２０Ａｎに対して、例えば、レーザ光を用いて、立柱体の対向する側面を三角屋根状に加工して、それぞれｎ型シリコン層２０Ａｎからｎ型シリコン層２０ｎを形成する。同様に、各ｐ型シリコン層２０Ａｐから、それぞれｐ型シリコン層２０ｐを形成する。使用するレーザ光は、単結晶シリコンの加工が容易に行えればよく、例えば、ＹＡＧ（Yttrium Aluminum Garnet）レーザ、紫外線（ＵＶ：ultraviolet）レーザ、又は半導体レーザ等を用いることができる。
【００５３】
なお、単結晶シリコンからなるインゴット２０Ａの表面（底面）の面方位を、例えば｛１００｝面とし、立柱体の対向する側面の面方位を｛００１｝面とすれば、三角屋根状の斜面の面方位は、｛１０１｝となるので、加工はより容易且つ確実に行うことができる。
【００５４】
次に、図７に示すように、各シリコン層２０ｎ、２０ｐの表面領域に対して、例えばイオン注入を行って、下部電極２１及び上部電極２２とのコンタクト用の高濃度ドーピング層２０ｈを形成する。ｎ型シリコン層２０ｎのドーパントには、例えば燐（Ｐ）を用いることができ、ｐ型シリコン層２０ｐのドーパントには、例えばホウ素（Ｂ）を用いることができる。
【００５５】
次に、図８に示すように、高熱伝導絶縁性基板２３を作製する。まず、平面寸法が約１０ｍｍのほぼ正方形状で、厚さが約０．２２ｍｍの窒化シリコン（Ｓｉ３Ｎ４）基板を用意する。用意した窒化シリコン基板に対して、下部電極回路形成用パターン２３ａを形成する。当該パターン２３ａにおける１つ分は、図中のｘ方向に隣接する１対のシリコン層２０ｎ、２０ｐの底面が配置できる平面寸法を持つ。ここでは、５０対分のパターン２３ａを形成する。従って、窒化シリコン基板には、各シリコン層２０ｎ、２０ｐが併せて１０行１０列の１００個分配列される。なお、ｘ方向とは、図２に示すソース引き出し線１５が引き出される方向である。また、ｙ方向とは、ｘ方向と直交する方向である。
【００５６】
ｘ方向及びｙ方向に共に隣接する各パターン２３ａ同士の境界部分には、窒化シリコンからなる絶縁壁２３ｂが形成されている。これにより、隣接する各シリコン層２０ｎ、２０ｐが隣り合うパターン２３ａ同士の底部において電気的に接触することを防止している。
【００５７】
下部電極回路形成用パターン２３ａの形成方法の一例として、リソグラフィ法により、絶縁壁２３ｂの形成領域をマスクするマスク膜をレジスト又は無機材によって形成する。続いて、マスクされた窒化シリコン基板に対して、例えば、フッ化炭素（ＣＦ４）と酸素（Ｏ２）との混合ガス、又はフッ化硫黄（ＳＦ６）等をエッチングガスとするプラズマエッチング法によりドライエッチングを行って、図８に示す高熱伝導絶縁性基板２３を得る。
【００５８】
次に、図９に示すように、高熱伝導絶縁性基板２３の上に、下部電極回路形成パターンを構成する複数の下部電極２１を形成する。下部電極２１には、例えば、厚さが約７０μｍの銅（Ｃｕ）を用いることができる。下部電極２１の形成方法には、銅をターゲット材とするスパッタリング法を用いることができる。このスパッタリング法を用いることにより、高熱伝導絶縁性基板２３上における下部電極回路形成用パターン２３ａの１つ１つに確実に下部電極２１を形成することができる。また、銅からなる下部電極２１には、めっき法（電界めっき又は無電界めっき）を用いることができる。
【００５９】
次に、高熱伝導絶縁性基板２３上の複数の下部電極２１の上に、ｎ型シリコン層２０ｎとｐ型シリコン層２０ｐとをそれぞれ所定の位置に配置する。
【００６０】
ここでは、図１０〜図１３に示すように、例えば、高熱伝導絶縁性基板２３上に形成された下部電極２１の上にそれぞれ配置されるｎ型シリコン層２０ｎ又はｐ型シリコン２０ｐの各配置位置と対応する複数の開口部６０ａを有するマスク６０を用いる。マスク６０における開口パターンは、１種類であってもよい。この場合、例えばｐ型シリコン２０ｐを配置する際には、ｎ型シリコン層２０ｎの配置位置に対して、平面視で１列分だけ左方向又は右方向にずらして使用すればよい。また、当該マスク６０の構成材料には金属膜を用いてもよい。この場合、複数の開口部６０ａはエッチングにより形成してもよい。
【００６１】
まず、図１０に示すように、マスク６０を、その各開口部６０ａが高熱伝導絶縁性基板２３上の下部電極２１におけるｎ型シリコン層２０ｎの各配置位置と一致するように、絶縁性基板２３の上方に保持する。続いて、マスク６０の各開口部６０ａを通して、その下方の下部電極２１の上に、クリームはんだ等の流動性（粘性）を持つはんだ材２４の必要量を塗布又は滴下する。
【００６２】
次に、図１１に示すように、ｎ型シリコン層２０ｎの配置位置と一致するように保持されたマスク６０の各開口部６０ａを通して、それぞれｎ型シリコン層２０ｎを下部電極２１上のはんだ材２４の上に載置する。
【００６３】
次に、図１２に示すように、マスク６０を、その各開口部６０ａが絶縁性基板２３上の下部電極２１におけるｐ型シリコン層２０ｐの各配置位置と一致するように、絶縁性基板２３上の上方に保持する。ここでは、マスク６０の保持位置をｎ型シリコン層２０ｎの場合と比べて、１列分だけ左方向にずらしている。続いて、マスク６０の各開口部６０ａを通して、その下方の下部電極２１の上に、はんだ材２４を塗布又は滴下する。
【００６４】
次に、図１３に示すように、ｐ型シリコン層２０ｐの配置位置と一致するように保持されたマスク６０の各開口部６０ａを通して、それぞれｐ型シリコン層２０ｐを下部電極２１上のはんだ材２４の上に載置する。
【００６５】
その後、マスク６０を除去し、上方から各シリコン層２０ｎ、２０ｐを押圧しながら所定の温度に加熱して、はんだ材２４を硬化する。これにより、各シリコン層２０ｎ、２０ｐが下部電極２１と固着する。
【００６６】
なお、図５で説明したように、各シリコン層２０ｎ、２０ｐの底面の形状は、正方形ではなく長方形である。これにより、図１１及び図１３に示すｎ型シリコン層２０ｎ及びｐ型シリコン層２０ｐをマスク６０を介して配列する際に、例えば、三角屋根状の稜線の方向を揃えるのが容易となる。
【００６７】
また、本実施形態においては、ｎ型シリコン層２０ｎをｐ型シリコン層２０ｐよりも先に配置したが、これに限られず、ｐ型シリコン層２０ｐをｎ型シリコン層２０ｎよりも先に配置してもよい。
【００６８】
続いて、図１４に示すように、高熱伝導絶縁性基板２３上の下部電極２１の上に固着された複数対のシリコン層２０ｎ、２０ｐのそれぞれの上に、上部電極２２を形成する。具体的には、図１４において、下から１行目の左端に位置するｐ型シリコン層２０ｐからその右端に位置するｎ型シリコン層２０ｎまでを直列に接続する。このとき、下から１行目の右端に位置するｎ型シリコン層２０ｎと下から２行目の右端に位置するｐ型シリコン層２０ｐとを接続する。さらに、下から２行目の右端に位置するｐ型シリコン層２０ｐからその左端に位置するｎ型シリコン層２０ｎまでを直列に接続する。この直列接続を全１０行分行う。なお、一の下部電極回路形成用パターン２３ａとこれとｘ方向に隣接する他の下部電極回路形成用パターン２３ａとは、隣接する各シリコン層２０ｎ、２０ｐの側面（斜面）同士を電気的に接続するように上部電極２２を形成する。
【００６９】
上部電極２２の形成方法は、まず、リソグラフィ法により、上部電極２２の形成領域を除く領域マスクするマスク膜を形成する。続いて、例えば、銅をターゲット材とするスパッタリング法により、高熱伝導絶縁性基板２３上の全面に銅膜を成膜する。その後、マスク膜を除去する、いわゆるリフトオフ法により、各上部電極２２を形成して、ペルチェ素子２０を得る。本実施形態においては、一の対のｐ型シリコン層２０ｐとそれとｘ方向に隣接する他の対のｎ型シリコン層２０ｎとは、絶縁壁２３ｂによって絶縁されており、このある程度の高さを持った絶縁壁２３ｂによって、上部電極２２が下部電極２１と短絡することを防止できる。
【００７０】
続いて、図１４に示すように、ペルチェ素子２０とパワー半導体素子１０上のペルチェ素子接続用ソース電極１３とを接着材等によって接合する。
【００７１】
次に、図１５に示すように、本実施形態に係るパワー半導体装置１は、一例として、２組の３アーム構成のインバータ装置を搭載するモジュールとしている。すなわち、それぞれペルチェ素子２０が接合された６個のパワー半導体素子１０を含むインバータ装置を、外部端子５２を有する筐体５１内に配設する。なお、図１５においては、配線の図示を省略している。
【００７２】
次に、図１６に示すように、筐体５１の内部に、熱容量体３０として、例えばエリスリトール等の糖アルコールからなる潜熱蓄熱材を封入する。
【００７３】
その後、図１に示す蓋体５０によって筐体５１を封止する。この場合、熱容量体３０にエリスリトールを用いた場合は、固相の方が液相よりも密度が低いため、溶融後はその体積が収縮する。一方、マンニトールを用いた場合は、逆に液相の方が固相よりも密度が低いため、溶融後はその体積が膨張するので、封入量に注意する必要がある。
【００７４】
−効果（製造方法）−
上述したように、本実施形態に係るパワー半導体装置１の製造方法によると、パワー半導体素子１０として、ＩＧＢＴ又はＤＭＯＳＦＥＴ等の既存のパワー半導体素子を用いることができる。従って、本実施形態のペルチェ素子２０は、所望の性能を有するパワー半導体素子と組み合わせて製造できるので、パワー半導体素子の種類、例えば、用途や半導体材料に限定されないので、ペルチェ素子２０の適用範囲を拡げることができる。
【００７５】
また、本実施形態のペルチェ素子２０は、上述したように、ペルチェ素子２０の構成体であるｎ型シリコン層２０ｎ及びｐ型シリコン層２０ｐの各側面が拡大された表面積拡大部２０ａを有している。さらに、これらの表面積拡大部２０ａは、熱容量体３０によって熱的に接触する。この構成により、熱容量体３０がペルチェ素子２０の各シリコン層２０ｎ、２０ｐの表面積拡大部２０ａからの放熱の熱流束を瞬間的に上回るピークを持つ熱量を一時的に貯留することができる。従って、当該パワー半導体素子１０に対してその出力を十分に引き出すことが可能となる。
【産業上の利用可能性】
【００７６】
本発明は、パワー半導体素子の出力を抑制することなく、当該半導体素子からの発熱を吸熱し且つ放熱でき、車両用のパワー半導体装置として特に有用である。
【符号の説明】
【００７７】
１      パワー半導体装置
１０    パワー半導体素子
１１    パワー素子電極
１３    ペルチェ素子接続用ソース電極
２０    ペルチェ素子
２０ａ  表面積拡大部
２０ｈ  高濃度ドーピング層
２０ｎ  ｎ型シリコン層（構成体）
２０ｐ  ｐ型シリコン層（構成体）
２１    下部電極
２２    上部電極
２３    高熱伝導絶縁性基板（絶縁性基板）
２３ａ  下部電極回路形成用パターン
２３ｂ  絶縁壁
２４    はんだ材
３０    熱容量体
４０    基台（冷却部）
５０    蓋体
５１    筐体
６０    マスク
６０ａ  開口部
【図１】
2020035849.tif 000003
【図２】
2020035849.tif 000004
【図３】
2020035849.tif 000005
【図４】
2020035849.tif 000006
【図５】
2020035849.tif 000007
【図６】
2020035849.tif 000008
【図７】
2020035849.tif 000009
【図８】
2020035849.tif 000010
【図９】
2020035849.tif 000011
【図１０】
2020035849.tif 000012
【図１１】
2020035849.tif 000013
【図１２】
2020035849.tif 000014
【図１３】
2020035849.tif 000015
【図１４】
2020035849.tif 000016
【図１５】
2020035849.tif 000017
【図１６】
2020035849.tif 000018