(57)【要約】【課題】画素アレイの中央部及び外周部の特性を均一化できるセンサチップ及び電子機器を提供する。【解決手段】本開示の一実施の形態のセンサチップは、高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、入射光を前記光電変換部に向けて集光する集光部とをそれぞれ有し、前記光電変換部の構造及び前記集光部の構造の少なくともいずれかが中央部から外周部にかけて段階的に変化している複数の画素がアレイ状に配置された画素アレイを備える。【選択図】図２
2020155514.tif 000002
【特許請求の範囲】
【請求項１】
高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
入射光を前記光電変換部に向けて集光する集光部とをそれぞれ有し、
前記光電変換部の構造及び前記集光部の構造の少なくともいずれかが中央部から外周部にかけて段階的に変化している複数の画素がアレイ状に配置された画素アレイを備えた
センサチップ。
【請求項２】
前記光電変換部に対する前記集光部の位置が、前記中央部から前記外周部にかけて段階的に変化している
請求項１に記載のセンサチップ。
【請求項３】
前記集光部がオンチップレンズを有し、
前記光電変換部の光入射面と平行な方向の前記オンチップレンズの幅が、前記中央部から前記外周部にかけて段階的に変化している
請求項１に記載のセンサチップ。
【請求項４】
前記集光部がオンチップレンズを有し、
前記オンチップレンズの曲率が、前記中央部から前記外周部にかけて段階的に変化している
請求項１に記載のセンサチップ。
【請求項５】
前記集光部がオンチップレンズを有し、
前記オンチップレンズの高さが、前記中央部から前記外周部にかけて段階的に変化している
請求項１に記載のセンサチップ。
【請求項６】
前記集光部が隣り合う前記集光部の間に設けられた画素間遮光部を有し、
前記光電変換部の光入射面と平行な方向の前記画素間遮光部の幅が、前記中央部から前記外周部にかけて段階的に変化している
請求項１に記載のセンサチップ。
【請求項７】
前記集光部が、前記光電変換部の光入射面と対向するインナーレンズと、前記インナーレンズの上層に設けられたアウターレンズとの積層構造を有する
請求項１に記載のセンサチップ。
【請求項８】
前記光電変換部に対する前記インナーレンズの位置が、前記中央部から前記外周部にかけて段階的に変化している
請求項７に記載のセンサチップ。
【請求項９】
前記光電変換部の光入射面と平行な方向の前記インナーレンズの幅が、前記中央部から前記外周部にかけて段階的に変化している
請求項７に記載のセンサチップ。
【請求項１０】
前記インナーレンズの曲率が、前記中央部から前記外周部にかけて段階的に変化している
請求項７に記載のセンサチップ。
【請求項１１】
前記インナーレンズの高さが、前記中央部から前記外周部にかけて段階的に変化している
請求項７に記載のセンサチップ。
【請求項１２】
前記光電変換部の光入射面に前記入射光を拡散させる凹凸形状が形成されており、
前記凹凸形状の数が、前記中央部から前記外周部にかけて段階的に変化している
請求項１に記載のセンサチップ。
【請求項１３】
前記光電変換部の光入射面に前記入射光を拡散させる凹凸形状が形成されており、
前記凹凸形状の大きさが、前記中央部から前記外周部にかけて段階的に変化している
請求項１に記載のセンサチップ。
【請求項１４】
前記集光部が前記入射光を反射する光反射部を有し、
前記光反射部の構造が中央部から外周部にかけて段階的に変化している
請求項１に記載のセンサチップ。
【請求項１５】
前記光電変換部に対する前記光反射部の位置が、前記中央部から前記外周部にかけて段階的に変化している
請求項１４に記載のセンサチップ。
【請求項１６】
前記光電変換部の光入射面と平行な方向の前記光反射部の幅が、前記中央部から前記外周部にかけて段階的に変化している
請求項１４に記載のセンサチップ。
【請求項１７】
前記光電変換部における前記増倍領域の位置が、前記中央部から前記外周部にかけて段階的に変化している
請求項１に記載のセンサチップ。
【請求項１８】
前記光電変換部が電界調整用不純物領域を含み、
前記電界調整用不純物領域に含まれる不純物量が、前記中央部から前記外周部にかけて段階的に変化している
請求項１に記載のセンサチップ。
【請求項１９】
前記光電変換部が電荷誘導用不純物領域を含み、
前記電荷誘導用不純物領域に含まれる不純物量が、前記中央部から前記外周部にかけて段階的に変化している
請求項１に記載のセンサチップ。
【請求項２０】
光学系と、
センサチップと、
信号処理回路とを備え、
前記センサチップは、
高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
入射光を前記光電変換部に向けて集光する集光部とをそれぞれ有し、
前記光電変換部の構造及び前記集光部の構造の少なくともいずれかが中央部から外周部にかけて段階的に変化している複数の画素がアレイ状に配置された画素アレイを有する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、センサチップ及びそれを備えた電子機器に関する。
【背景技術】
【０００２】
アバランシェフォトダイオード（ＡＰＤ；Avalanche Photodiode）には、ブレークダウン電圧よりも高いバイアス電圧で動作させるガイガーモード及びブレークダウン電圧近傍の少し高いバイアス電圧で動作させるリニアモードがある。ガイガーモードのＡＰＤは、シングルフォトンアバランシェダイオード（ＳＰＡＤ；Single Photon Avalanche Diode）とも呼ばれている。
【０００３】
ＳＰＡＤは、光電変換により発生したキャリアを画素毎に設けられた高電界のＰＮ接合領域でアバランシェ増倍させることで、１個のフォトンを画素毎に検出することができるデバイスである。
【０００４】
特許文献１には、アバランシェフォトダイオードを有する複数のセルからなり、セルのそれぞれにレンズが設けられた光検出素子アレイを備えた放射線検出装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−１７９０８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
複数のＳＰＡＤを有する画素アレイでは、画素アレイの中央部及び外周部の特性を均一化することが望まれている。
【０００７】
画素アレイの中央部及び外周部の特性を均一化することができるセンサチップ、及びそのようなセンサチップを有する電子機器を提供することが望ましい。
【課題を解決するための手段】
【０００８】
本開示の一実施の形態におけるセンサチップは、光電変換部と、集光部とをそれぞれ有する複数の画素がアレイ状に配置された画素アレイを備えたものである。光電変換部は、高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する。集光部は、入射光を光電変換部に向けて集光するように構成されている。画素アレイの複数の画素は、光電変換部の構造及び集光部の構造の少なくともいずれかが中央部から外周部にかけて段階的に変化している。
【０００９】
本開示の一実施の形態における電子機器は、光学系と、センサチップと、信号処理回路とを備えたものであり、センサチップとして、上記本開示の一実施の形態のセンサチップを有する。
【００１０】
本開示の一実施の形態におけるセンサチップ及び本開示の一実施の形態の電子機器では、画素アレイの複数の画素は、光電変換部の構造及び集光部の構造の少なくともいずれかが中央部から外周部にかけて段階的に変化しており、これにより、外周部の画素において光入射面に対して斜めに入射した光が、より増倍領域に近づくようになる。
【図面の簡単な説明】
【００１１】
【図１】本開示の第１の実施の形態に係るセンサチップの平面構成の一例を表す図である。
【図２】図１のセンサチップのＩ−Ｉ’及びＩＩ−ＩＩ’における断面構成の一例を表す図である。
【図３Ａ】図１のセンサチップのＩ−Ｉ’における断面構成の一例を表す図である。
【図３Ｂ】図１のセンサチップのＩＩ−ＩＩ’における断面構成の一例を表す図である。
【図４Ａ】図１のセンサチップの製造過程の断面構成の一例を表す図である。
【図４Ｂ】図４Ａに続く製造過程の断面構成の一例を表す図である。
【図４Ｃ】図４Ｂに続く製造過程の断面構成の一例を表す図である。
【図４Ｄ】図４Ｃに続く製造過程の断面構成の一例を表す図である。
【図４Ｅ】図４Ｄに続く製造過程の断面構成の一例を表す図である。
【図５】参考形態に係るセンサチップの断面構成の一例を表す図である。
【図６】変形例Ａに係るセンサチップの断面構成の一例を表す図である。
【図７】変形例Ｂに係るセンサチップの断面構成の一例を表す図である。
【図８】変形例Ｃに係るセンサチップの断面構成の一例を表す図である。
【図９】図１のセンサチップの断面構成の他の一例を表す図である。
【図１０】変形例Ｄに係るセンサチップの断面構成の一例を表す図である。
【図１１Ａ】図１０のセンサチップの製造過程の断面構成の一例を表す図である。
【図１１Ｂ】図１１Ａに続く製造過程の断面構成の一例を表す図である。
【図１１Ｃ】図１１Ｂに続く製造過程の断面構成の一例を表す図である。
【図１１Ｄ】図１１Ｃに続く製造過程の断面構成の一例を表す図である。
【図１１Ｅ】図１１Ｄに続く製造過程の断面構成の一例を表す図である。
【図１１Ｆ】図１１Ｅに続く製造過程の断面構成の一例を表す図である。
【図１２】変形例Ｅに係るセンサチップの断面構成の一例を表す図である。
【図１３】変形例Ｆに係るセンサチップの断面構成の一例を表す図である。
【図１４】変形例Ｇに係るセンサチップの断面構成の一例を表す図である。
【図１５】変形例Ｈに係るセンサチップの断面構成の一例を表す図である。
【図１６】変形例Ｉに係るセンサチップの中央画素の断面構成の一例を表す図である。
【図１７】図１６のセンサチップの外周画素の断面構成の一例を表す図である。
【図１８】変形例Ｊに係るセンサチップの断面構成の一例を表す図である。
【図１９】変形例Ｋに係るセンサチップの断面構成の一例を表す図である。
【図２０】変形例Ｌに係るセンサチップの断面構成の一例を表す図である。
【図２１】変形例Ｍに係るセンサチップの中央画素の断面構成の一例を表す図である。
【図２２】図２１のセンサチップの外周画素の断面構成の一例を表す図である。
【図２３】変形例Ｎに係るセンサチップの断面構成の一例を表す図である。
【図２４】変形例Ｏに係るセンサチップの平面構成の一例を表す図である。
【図２５】図２４のセンサチップの中央画素の断面構成の一例を表す図である。
【図２６】図２４のセンサチップの外周画素の断面構成の一例を表す図である。
【図２７】変形例Ｐに係るセンサチップの断面構成の一例を表す図である。
【図２８Ａ】本開示の第２の実施の形態に係るセンサチップの断面構成の一例を表す図である。
【図２８Ｂ】図２８Ａのセンサチップの外周画素の断面構成の一例を表す図である。
【図２９】図２８Ａのセンサチップの製造過程の断面構成の一例を表す図である。
【図３０】変形例Ｑに係るセンサチップの断面構成の一例を表す図である。
【図３１】変形例Ｒに係るセンサチップの断面構成の一例を表す図である。
【図３２】変形例Ｓに係るセンサチップの断面構成の一例を表す図である。
【図３３】上記実施の形態及びその変形例に係るセンサチップを備えた電子機器の概略構成の一例を示すブロック図である。
【図３４】車両制御システムの概略的な構成の一例を示すブロック図である。
【図３５】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１２】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態…図１〜図４Ｅ
複数のＳＰＡＤを有する画素アレイを有し、ＳＰＡＤに対するオンチップレンズの位置が画素アレイの中央画素から外周画素にかけて段階的に変えられた例
２．第１の実施の形態の変形例
変形例Ａ：オンチップレンズの隣の画素にはみだした部分が除去された例…図６
変形例Ｂ：ＳＰＡＤに対するオンチップレンズの位置及びオンチップレンズの
大きさが画素アレイの中央画素から外周画素にかけて段階的に
変えられた例…図７
変形例Ｃ：画素間遮光膜が設けられておらず、画素分離膜が半導体基板の
光入射面から所定の深さには形成されていない例…図８
変形例Ｄ：第２の画素分離膜及びそれに接する画素間遮光膜が
設けられた例…図１０〜図１１Ｆ
変形例Ｅ：光入射面と平行な方向のオンチップレンズの幅が画素アレイの
中央画素から外周画素にかけて段階的に変えられた例…図１２
変形例Ｆ：オンチップレンズの曲率が画素アレイの中央画素から
外周画素にかけて段階的に変えられた例…図１３
変形例Ｇ：オンチップレンズの高さが画素アレイの中央画素から
外周画素にかけて段階的に変えられた例…図１４
変形例Ｈ：オンチップレンズの下層の画素間遮光膜の線幅が画素アレイの
中央画素から外周画素にかけて段階的に変えられた例…図１５
変形例Ｉ：ＳＰＡＤに対するインナーレンズの位置が画素アレイの中央画素から
外周画素にかけて段階的に変えられた例…図１６〜図１７
変形例Ｊ：光入射面と平行な方向のインナーレンズの幅が画素アレイの
中央画素から外周画素にかけて段階的に変えられた例…図１８
変形例Ｋ：インナーレンズの曲率が画素アレイの中央画素から
外周画素にかけて段階的に変えられた例…図１９
変形例Ｌ：インナーレンズの高さが画素アレイの中央画素から
外周画素にかけて段階的に変えられた例…図２０
変形例Ｍ：ＳＰＡＤの光入射面に入射する光を拡散させる凹凸形状が設けられ、
凹凸形状の大きさが、画素アレイの中央画素から
外周画素にかけて段階的に変えられた例…図２１〜図２２
変形例Ｎ：凹凸形状の数が、画素アレイの中央画素から
外周画素にかけて段階的に変えられた例…図２３
変形例Ｏ：光反射膜の位置が画素アレイの中央画素から
外周画素にかけて段階的に変えられた例…図２４〜図２６
変形例Ｐ：光入射面と平行な方向の光反射膜の幅が画素アレイの中央画素から
外周画素にかけて段階的に変えられた例…図２７
３．第２の実施の形態…図２８Ａ〜図２９
複数のＳＰＡＤを有する画素アレイを有し、ＳＰＡＤの内部の増倍領域の位置が画素アレイの中央画素から外周画素にかけて段階的に変えられた例
４．第２の実施の形態の変形例
変形例Ｑ：電界緩和層が設けられた例…図３０
変形例Ｒ：電界調整用不純物領域が設けられた例…図３１
変形例Ｓ：電荷誘導用不純物領域が設けられた例…図３２
５．適用例    ：上記実施の形態及びその変形例に係るセンサチップを
電子機器に適用した例…図３３
６．応用例    ：上記実施の形態及びその変形例に係るセンサチップを
移動体に応用した例…図３４、図３５
７．その他の変形例
【００１３】
＜１．第１の実施の形態＞
［センサチップ１の構成例］
図１は、本開示の第１の実施の形態に係るセンサチップ１の平面構成の一例を表したものである。センサチップ１は、複数の画素Ｐがアレイ状に配置された画素アレイＡＲを有する。画素Ｐは、本開示の「画素」の一具体例に対応する。画素アレイＡＲは、本開示の「画素アレイ」の一具体例に対応する。
【００１４】
各画素Ｐは、ＳＰＡＤ２と、オンチップレンズ３４とが積層された構造を有する。このＳＰＡＤ２が本開示の「光電変換部」の一具体例に対応し、オンチップレンズ３４が本開示の「集光部」の一具体例に対応する。本実施の形態のセンサチップ１は、複数の画素Ｐがアレイ状に配置された画素アレイＡＲの中央部３から外周部４にかけて各画素Ｐの構造が段階的に変化した構成を有するものである。具体的には、平面視において、ＳＰＡＤ２に対するオンチップレンズ３４の位置が、画素アレイＡＲの中央部３から外周部４にかけて段階的に変化した構成となっている。以下、一例として、画素アレイＡＲの中央部３に配置された画素（中央画素Ｐ１）および画素アレイＡＲの外周部４に配置された画素（外周画素Ｐ２）を用いて、本実施の形態のセンサチップ１について説明する。
【００１５】
図２は、図１のセンサチップ１のＩ−Ｉ’及びＩＩ−ＩＩ’における断面構成の一例を表したものである。なお、図１では、画素Ｐ及びオンチップレンズ３４のレイアウトを示すために、画素間遮光膜３３（後述）を省略して表している。図２ではセンサチップ１において離れた位置に配置された中央画素Ｐ１及び外周画素Ｐ２を並べて示しているが、中央画素Ｐ１と外周画素Ｐ２との間には中間の画素Ｐが配置されている。図３Ａは図２の中央画素Ｐ１を拡大して示したものであり、図１のセンサチップ１のＩ−Ｉ’における中央画素Ｐ１の断面構成の一例に対応する。
【００１６】
中央画素Ｐ１は、ＳＰＡＤ２及びオンチップレンズ３４を有する。ＳＰＡＤ２は光入射面１０Ａを有し、オンチップレンズ３４は光入射面１０Ａに対向するように設けられている。ＳＰＡＤ２は、高電界領域によりキャリア（電子）をアバランシェ増倍させる増倍領域ＭＲを有する。ＳＰＡＤ２は、本開示の「光電変換部」の一具体例に対応する。ＳＰＡＤ２は半導体基板１０に設けられており、半導体基板１０の一方の面がＳＰＡＤ２の光入射面１０Ａに対応する。光入射面１０Ａは、後述のように半導体基板１０の裏面を研磨した結果得られた面であり、光入射面１０Ａを半導体基板１０の裏面とも称する。センサチップ１（画素アレイＡＲ）は、半導体基板１０の裏面から入射する光を検出する裏面照射型である。また、半導体基板１０の他方の面を表面とも称する。
【００１７】
半導体基板１０には、隣接する画素Ｐ間を分離する画素分離溝３０が設けられている。画素分離溝３０には画素分離膜ＴＩが埋設されている。画素分離膜ＴＩは、例えば酸化シリコン（ＳｉＯ2）、酸化タンタル（Ｔａ2Ｏ5）、酸化ハフニウム（ＨｆＯ2）、及び酸化アルミニウム（Ａｌ2Ｏ3）等の絶縁膜３１と、タングステン（Ｗ）及びアルミニウム（Ａｌ）等の遮光性の金属膜３２との積層構造を有する。これにより、隣接する画素Ｐ間が電気的及び光学的に分離されている。
【００１８】
半導体基板１０に設けられるＳＰＡＤ２について説明する。半導体基板１０の画素分離膜ＴＩにより分離された領域にウェル層１１が設けられている。ウェル層１１の内部には、光入射面１０Ａ側のｐ型半導体領域１４及び半導体基板１０の表面側のｎ型半導体領域１５がｐｎ接合を構成するように設けられている。ｎ型半導体領域１５から半導体基板１０の表面側に貫通するようにカソード１６が設けられている。半導体基板１０の表面にはｐ型半導体領域１７が設けられている。また、ウェル層１１の側面と画素分離膜ＴＩとの間にはｐ型半導体領域であるピニング層１２が設けられている。半導体基板１０の表面側のピニング層１２の端部にｐ型半導体領域であるアノード１３が設けられている。
【００１９】
半導体基板１０は、例えばシリコン（Ｓｉ）で形成されている。ウェル層１１は、ｎ型半導体領域であってもよく、ｐ型半導体領域であってもよい。ウェル層１１は、例えば１×１０14原子／ｃｍ-3程度以下の低濃度のｎ型またはｐ型の半導体領域であることが好ましく、これによりウェル層１１を空乏化させやすくなり、ＳＰＡＤ２のＰＤＥ（Photon Detection Efficiency）を向上させることができる。
【００２０】
ｐ型半導体領域１４は、不純物濃度が高いｐ型の半導体領域（ｐ＋）である。ｎ型半導体領域１５は、不純物濃度が高いｎ型の半導体領域（ｎ＋）である。
【００２１】
カソード１６は、不純物濃度が高いｎ型の半導体領域（ｎ＋＋）である。カソード１６はｎ型半導体領域１５に接続しており、ｎ型半導体領域１５に所定のバイアスを印加可能に設けられている。ｐ型半導体領域１７はｐ型の半導体領域（ｐ）である。ｐ型半導体領域１７によるピニングによりここで発生する暗電流を抑制できる。
【００２２】
ピニング層１２は、ｐ型の半導体領域（ｐ）である。ピニング層１２は、画素分離膜ＴＩに沿ってウェル層１１の側面を囲むように形成されている。ピニング層１２は、ホールを蓄積する。ピニング層１２には、アノード１３が接続されており、アノード１３からバイアス調整が可能である。これによりピニング層１２のホール濃度が強化され、ピニングが強固になることにより、例えば画素分離膜ＴＩとウェル層１１との界面で発生する暗電流の発生を抑制できる。ピニング層１２は、例えば、画素分離膜ＴＩからみてｐ型の半導体領域（ｐ＋）及びｐ型半導体領域（ｐ）が順に積層した構造であってもよい。
【００２３】
アノード１３は、不純物濃度が高いｐ型の半導体領域（ｐ＋＋）である。アノード１３はピニング層１２に接続しており、ピニング層１２に所定のバイアスを印加可能に設けられている。
【００２４】
上記のＳＰＡＤ２では、アノード１３、ピニング層１２、及びｐ型半導体領域１４に印加される大きな負電圧によってｐ型半導体領域１４及びｎ型半導体領域１５のｐｎ接合から空乏層が拡がり、高電界領域が形成されるように構成されている。高電界領域が形成されると、キャリアをアバランシェ増倍させることが可能な増倍領域ＭＲが形成される。ＳＰＡＤ２は、増倍領域ＭＲで発生するアバランシェ増倍により、光入射面１０Ａから入射する１個のフォトンにより発生するキャリアを増倍して検出することが可能である。以上のようにＳＰＡＤ２が構成されている。
【００２５】
半導体基板１０の表面（光入射面１０Ａとは反対側の面）には、絶縁膜中に金属の配線が埋設されてなる配線層２０が設けられている。配線層２０中の配線は、例えばアノード１３及びカソード１６にそれぞれ接続されて所定のバイアスを印加できるように構成されている。また、配線層２０には、配線を構成する金属膜により光反射膜２１が埋設されている。光反射膜２１は、ＳＰＡＤ２を通過して半導体基板１０の表面側に到達した光を再度ＳＰＡＤ２へと反射させるように構成されている。
【００２６】
半導体基板１０の裏面には、画素分離膜ＴＩに接して画素間遮光膜３３が設けられている。画素間遮光膜３３は、例えばＷやＡｌ等の遮光性の金属で形成されている。画素間遮光膜３３は、光入射面１０Ａに対して斜めに入射した光が入射すべき画素Ｐに入射せずに隣接する画素Ｐに入射することを抑制するように構成されている。
【００２７】
半導体基板１０の裏面には、光入射面１０Ａを覆うようにオンチップレンズ３４が設けられている。オンチップレンズ３４は、例えば熱可塑性のポジ型感光性樹脂あるいは窒化シリコン等の光透過性の材料により形成されている。オンチップレンズ３４は、光入射面１０Ａへ入射する入射光Ｌを増倍領域ＭＲへと集光するように構成されている。
【００２８】
図３Ｂは図２の外周画素Ｐ２を拡大したものであり、図１のセンサチップ１のＩＩ−ＩＩ’における外周画素Ｐ２の断面構成の一例に対応する。外周画素Ｐ２は、中央画素Ｐ１からみて−Ｘ方向の画素アレイＡＲの端部に位置する画素Ｐである。
【００２９】
外周画素Ｐ２は、半導体基板１０に設けられたＳＰＡＤ２、半導体基板１０の表面に形成された配線層２０、半導体基板の裏面に設けられた画素間遮光膜３３、及びオンチップレンズ３４を有する。ＳＰＡＤ２を含む半導体基板１０の内部構造、配線層２０、及び画素間遮光膜３３については、外周画素Ｐ２は中央画素Ｐ１と同様の構造を有しており、説明を省略する。
【００３０】
図３Ｂでは、中央画素Ｐ１でのＳＰＡＤ２に対するオンチップレンズ３４の位置を点線３４ｉで示している。中央画素Ｐ１からみて−Ｘ方向に位置する外周画素Ｐ２では、オンチップレンズ３４は、点線３４ｉからＸ方向にシフトした位置に設けられている。Ｘ方向にシフトしたオンチップレンズ３４は、一部が隣接する画素Ｐにはみ出して設けられている。
【００３１】
センサチップ１では、ＳＰＡＤ２へ光を集光する集光部の構造が画素アレイＡＲの中央画素Ｐ１から外周画素Ｐ２にかけて段階的に変化している。具体的には、オンチップレンズ３４の位置が中央画素Ｐ１から外周画素Ｐ２にかけて段階的に変化している。図１に示したように、中央画素Ｐ１からみてＹ方向に位置する外周画素Ｐ３では、オンチップレンズ３４は、−Ｙ方向にシフトした位置に設けられている。中央画素Ｐ１からみて（−Ｘ、Ｙ）方向に位置する画素アレイＡＲの角部の外周画素Ｐ４では、オンチップレンズ３４は、（Ｘ、−Ｙ）方向にシフトした位置に設けられている。中央画素Ｐ１と外周画素Ｐ２、Ｐ３、Ｐ４との間に位置する中間の画素Ｐでも同様にオンチップレンズ３４の位置がシフトしている。各画素Ｐにおけるオンチップレンズ３４のシフトの方向は、いずれの画素Ｐからみても中央画素Ｐ１の方向である。オンチップレンズ３４がシフトされた大きさ（距離）を以降においてシフト幅とも称する。各画素Ｐにおけるオンチップレンズ３４のシフト幅は、各画素Ｐの中央画素Ｐ１からの距離に応じて設定され、中央画素Ｐ１から遠いほどシフト幅は大きく、近いほどシフト幅は小さくなるように設けられている。このように、センサチップ１では、オンチップレンズ３４の位置は、中央画素Ｐ１から外周画素Ｐ２、Ｐ３、Ｐ４にかけて段階的に変えられている。
【００３２】
［センサチップ１の製造方法］
次に、センサチップ１の製造方法について説明する。図４Ａ〜図４Ｅは、センサチップ１の製造過程の一例を表したものである。オンチップレンズ３４を形成する工程を除いて中央画素Ｐ１及び外周画素Ｐ２は同様に製造可能であり、ここでは、外周画素Ｐ２の製造過程について説明する。
【００３３】
まず、半導体基板１０の表面に、イオン注入領域に対応する位置に開口を有するレジストマスクＭ１及びイオン注入領域に対応する位置を覆うレジストマスクＭ２を形成したのち、所定のイオン注入エネルギーでｎ型不純物またはｐ型不純物を注入する。これにより、図４Ａに示したように、ウェル層１１、ピニング層１２、アノード１３、ｐ型半導体領域１４、ｎ型半導体領域１５、カソード１６、及びｐ型半導体領域１７をそれぞれ形成する。例えば、イオン注入エネルギーの大きさ及びレジストマスクＭ２の厚さによって、イオンが注入される深さを制御することが可能である。イオン注入ののち、レジストマスクＭ１、Ｍ２を除去する。
【００３４】
次に、例えばＣＶＤ（Chemical Vapor Deposition）法による絶縁膜の形成、スパッタリング法による金属膜の形成、及び金属膜のエッチング加工を繰り返すことにより、図４Ｂに示したように、半導体基板１０の表面に、絶縁膜中に配線を埋設してなる配線層２０を形成する。このとき、配線を構成する金属膜により、光反射膜２１を形成する。
【００３５】
続いて、図４Ｃに示したように、例えばＣＭＰ（Chemical Mechanical Polishing）法により、半導体基板１０を裏面（配線層２０の形成面とは反対側の面）からピニング層１２が露出するまで研磨する。図４Ｃは、図４Ｂとは上下を反転して示している。
【００３６】
次に、画素分離領域に対応する位置に開口を有するレジストパターンを形成したのち、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）等のエッチング処理を施すことにより、図４Ｄに示したように、画素分離溝３０を形成する。画素分離溝３０は、例えば半導体基板１０を貫通するように形成する。エッチング処理ののち、レジストパターンを除去する。
【００３７】
続いて、例えばＣＶＤ法あるいはＡＬＤ（Atomic Layer Deposition）法により、画素分離溝３０に埋め込むように絶縁膜３１及び金属膜３２を積層して、画素分離膜ＴＩを形成する。次に、例えばスパッタリング法により金属膜を形成し、光入射面１０Ａに対応する位置に開口を有するレジストパターンを形成したのち、ＲＩＥ等のエッチング処理を施すことにより、図４Ｅに示したように、画素間遮光膜３３を形成する。エッチング処理ののち、レジストパターンを除去する。続いて、光入射面１０Ａを覆うようにオンチップレンズ３４を形成する。オンチップレンズ３４の形成は、例えば、熱可塑性のポジ型感光性樹脂の成膜及びリフロー処理により行う。ここで、オンチップレンズ３４の形成位置は、光入射面１０Ａの直上よりもＸ方向にシフトした位置とする。このようにして、外周画素Ｐ２が形成される。なお、オンチップレンズ３４の形成位置を光入射面１０Ａの直上とすることで、中央画素Ｐ１を形成することができる。このようにして、センサチップ１が製造される。
【００３８】
［センサチップ１の動作］
センサチップ１では、各画素ＰのＳＰＡＤ２において、アノード１３、ピニング層１２、及びｐ型半導体領域１４に大きな負電圧が印加されると、ｐ型半導体領域１４及びｎ型半導体領域１５のｐｎ接合から空乏層が広がり、高電界領域が形成される。得られた高電界領域によりキャリアをアバランシェ増倍させることが可能な増倍領域ＭＲが形成される。増倍領域ＭＲは、光入射面１０Ａから入射する１個のフォトンにより発生するキャリアを増倍して、増倍された信号電荷を生成する。得られた信号電荷はＳＰＡＤ２から取り出され、信号処理回路により信号処理が施される。
【００３９】
センサチップ１は、ＴｏＦ（Time of Flight）法による測距センサとして用いることができる。ＴｏＦ法では、信号電荷による信号と基準信号との間の信号遅延時間が測定対象物までの距離に換算される。信号処理回路は、例えば、各画素ＰのＳＰＡＤ２から得られた信号電荷による信号及び基準信号から信号遅延時間を算出する。得られた信号遅延時間は距離に換算され、これにより測定対象物までの距離が測定される。
【００４０】
［センサチップ１の作用・効果］
第１の実施の形態のセンサチップ１は、複数の画素Ｐがアレイ状に配置された画素アレイＡＲを有する。各画素Ｐは、ＳＰＡＤ２、及びＳＰＡＤ２の光入射面１０Ａに対向して設けられたオンチップレンズ３４を有する。ここで、複数の画素Ｐは、瞳補正がされている。瞳補正について、以下に説明する。
【００４１】
中央画素Ｐ１では、図３Ａに示したように光入射面１０Ａに対して略垂直に入射する光が多くなる。光入射面１０Ａに対して略垂直に入射した入射光Ｌは、オンチップレンズ３４により増倍領域ＭＲへ集光される。増倍領域ＭＲでは、１個のフォトンにより発生するキャリアがアバランシェ増倍される。オンチップレンズ３４により入射光Ｌが増倍領域ＭＲへと集光されることにより、ＰＤＥが高められている。
【００４２】
外周画素Ｐ２では、図３Ｂに示したように光入射面１０Ａに対して斜めの方向に入射する光が多くなる。入射光Ｌが入射する斜めの方向とは、光入射面１０Ａに対して垂直な方向（−Ｚ方向）から、−Ｘ方向に傾いた方向である。
【００４３】
ここで、センサチップ１の作用・効果を説明するために、参考形態に係るセンサチップ１０１の外周画素Ｐ１０２について説明する。図５は、参考形態のセンサチップ１０１の外周画素Ｐ１０２の断面構成を表したものであり、図３Ａに示した中央画素Ｐ１と同様に、半導体基板１１０の光入射面１１０Ａには、画素分離膜ＴＩに接して画素間遮光膜１３３が設けられている。また、光入射面１１０Ａを覆って、光入射面１１０Ａの直上にオンチップレンズ１３４が設けられている。外周画素Ｐ１０２では、半導体基板１００に画素分離溝１３０が設けられ、絶縁膜１３１及び金属膜１３２が積層された画素分離膜ＴＩが画素分離溝１３０に埋設されている。画素分離溝１３０で分離された半導体基板１１０には、ウェル層１１１、ピニング層１１２、アノード１１３、ｐ型半導体領域１１４、ｎ型半導体領域１１５、カソード１１６、及びｐ型半導体領域１１７が設けられ、ＳＰＡＤ１０２が構成されている。半導体基板１１０一方の面（裏面）はＳＰＡＤ１０２の光入射面１１０Ａとなる。半導体基板１１０の他方の面（表面）には、絶縁膜中に配線を埋設してなる配線層１２０が設けられており、配線層１２０中には配線を構成する金属膜により光反射膜１２１が設けられている。
【００４４】
図５に示したように画素アレイの外周画素Ｐ１０２では、光入射面１１０Ａに対して斜めに入射する入射光Ｌが多くなる。そのような斜めに入射する入射光Ｌが集光された光電変換領域は、ＳＰＡＤ１０２の中の−Ｘ方向寄りとなり、増倍領域ＭＲから離れた位置となる。これにより、外周画素Ｐ１０２ではＰＤＥが低下してしまう。キャリアが発生しても増倍領域ＭＲから離れているため増倍領域ＭＲに到達しにくいこともＰＤＥ低下の要因となっている。
【００４５】
また、入射光Ｌが光入射面１１０Ａに斜めに入射して増倍領域ＭＲから離れた位置でキャリアが発生すると、増倍領域ＭＲから離れた位置では高電界による作用が十分ではないのでキャリアの移動度は低く、キャリアは点線ＪＴで示したように増倍領域ＭＲへの最短経路よりも長い距離を移動する。このため、キャリアが増倍領域ＭＲに到達するまでに時間がかかってしまい、ジッターが悪化する。
【００４６】
また、入射光Ｌが光入射面１１０Ａに斜めに入射することで、アバランシェ増倍が外周画素Ｐ１０２の端部で発生することが多くなる。アバランシェ増倍の際には光ＬＡが発生するが、外周画素Ｐ１０２の端部で発生した光ＬＡは減衰する前に隣接画素に届いてしまう。この結果、クロストークが悪化する。
【００４７】
図３Ｂに示したように、センサチップ１の外周画素Ｐ２では、オンチップレンズ３４がＸ方向にシフトされている。これにより、光入射面１０Ａに対して斜めに入射する入射光が増倍領域ＭＲに近づくように、入射光Ｌの光学経路が補正されている。なお、図３Ｂでは、点線３４ｉは、図５に示した参考形態のセンサチップ１０１の外周画素Ｐ１０２のオンチップレンズ３４の位置に対応する位置を示している。また、図３Ｂでは、一点鎖線Ｌｉは、図５に示した参考形態のセンサチップ１０１の外周画素Ｐ１０２で入射光が斜めに入射したときの光学経路に対応する位置を示している。外周画素Ｐ２においてオンチップレンズ３４の位置をＸ方向にシフトすることで、光入射面１０Ａに対して斜めに入射する入射光が増倍領域ＭＲに近づくように、入射光Ｌの光学経路を補正することができる。
【００４８】
上記のセンサチップ１の外周画素Ｐ２では、光入射面１０Ａに対して斜めに入射する入射光が増倍領域ＭＲに近づくように入射光Ｌの光学経路が補正されているので、光電変換領域を増倍領域ＭＲに近づけることができ、ＰＤＥを向上できる。また、キャリアの発生する位置を増倍領域ＭＲに近づけることができ、ジッターを抑制することができる。また、アバランシェ増倍が発生する位置を外周画素Ｐ２の端部から遠ざけることができ、クロストークを抑制することができる。
【００４９】
センサチップ１では、例えば各画素Ｐのオンチップレンズ３４の位置のシフト幅は、中央画素Ｐ１から外周画素Ｐ２にかけて段階的に変化するように設けられている。例えば、シフト幅は、各画素Ｐの中央画素Ｐ１からの距離に応じて設定され、中央画素Ｐ１から遠いほどシフト幅は大きく、近いほどシフト幅は小さくなるように設けられている。これは、光入射面１０Ａに対して光が斜めに入射する光が中央ほど少なく、外周ほど多くなり、斜めに傾く角度も大きくなるためである。このように、画素アレイＡＲ中の位置に応じてオンチップレンズ３４の位置のシフト幅を段階的に変化させることで、画素アレイＡＲ中の位置に応じて入射光Ｌの光学経路を補正して画素Ｐの特性の不均一さを抑制でき、センサチップ１の瞳補正を実現できる。
【００５０】
なお、本開示の「集光部」とは、入射光Ｌの光路を変化させて入射光Ｌを増倍領域ＭＲに近づける部材を意味するが、この他に、増倍領域ＭＲから離れた領域に入射しないように入射光Ｌの一部を遮蔽する部材や、入射光Ｌが増倍領域ＭＲを通過する機会を増加させる部材を含むものとする。具体的には、「集光部」は、オンチップレンズ３４の他、以下の変形例において示すように、画素間遮光膜３３、インナーレンズ３６、光入射面１０Ａの凹凸形状５０、及び光反射膜２１に対応する。
【００５１】
以上説明したように、第１の実施の形態のセンサチップ１では、外周画素においてＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【００５２】
＜２．第１の実施の形態の変形例＞
以下に、上記の第１の実施の形態に係るセンサチップ１の変形例について説明する。なお、以下の変形例において、上記の第１の実施の形態と共通の構成に対しては、同一の符号が付与されている。
【００５３】
［変形例Ａ］
上記のセンサチップ１では、中央部３から外周部４にかけてオンチップレンズ３４が段階的にＸ方向にシフトすることにより、その一部が隣接する画素Ｐにはみ出して設けられた構成であったが、本開示ではこれに限らず、隣接する画素Ｐにはみ出さないようにオンチップレンズ３４の一部が除去された構成であってもよい。
【００５４】
図６は、変形例Ａとしてのセンサチップ１Ａの外周画素ＰＡの断面構成の一例を表したものである。オンチップレンズ３４は、Ｘ方向に隣接する画素Ｐにはみ出した部分が除去されて、切り欠き部３５が設けられている。切り欠き部３５は、画素間遮光膜３３上に位置する。上記を除いては、センサチップ１と同様の構成を有する。
【００５５】
センサチップ１Ａの外周画素ＰＡでは、センサチップ１と同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。さらに、オンチップレンズ３４が隣接画素にはみ出すことによる隣接画素への影響を抑制できる。
【００５６】
［変形例Ｂ］
上記のセンサチップ１では、中央部３から外周部４にかけてオンチップレンズ３４が段階的にＸ方向にシフトすることにより、その一部が隣接する画素Ｐにはみ出して設けられた構成であったが、本開示ではこれに限らず、隣接する画素Ｐにはみ出さないように、光入射面１０Ａと平行な方向のオンチップレンズ３４の幅Ｗ３４を段階的に小さくした構成であってもよい。
【００５７】
図７は、変形例Ｂとしてのセンサチップ１Ｂの外周画素ＰＢの断面構成の一例を表したものである。オンチップレンズ３４は、Ｘ方向にシフトするとともに、光入射面１０Ａと平行な方向の幅Ｗ３４が小さくされて、隣接する画素Ｐにはみ出さないように設けられている。上記を除いては、センサチップ１と同様の構成を有する。
【００５８】
センサチップ１Ｂの外周画素ＰＢでは、センサチップ１と同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。さらに、オンチップレンズが隣接画素にはみ出すことによる隣接画素への影響を抑制できる。
【００５９】
［変形例Ｃ］
上記のセンサチップ１では、画素分離膜ＴＩが半導体基板１０を貫通している例を示したが、これに限らない。例えば、画素間遮光膜３３が設けられておらず、画素分離膜ＴＩが半導体基板１０の光入射面１０Ａから所定の深さには形成されていない構成であってもよい。
【００６０】
図８は、変形例Ｃとしてのセンサチップ１Ｃの外周画素ＰＣの断面構成の一例を表したものである。オンチップレンズ３４は、Ｘ方向にシフトされている。画素間遮光膜３３は設けられていない。また、画素分離溝３０が半導体基板１０の表面（光入射面１０Ａとは反対側の面）から半導体基板１０の途中の深さまで形成されており、画素分離溝３０に埋設されて画素分離膜ＴＩが形成されている。このようにして、半導体基板１０の裏面（光入射面１０Ａ）から所定の深さ３０Ａには画素分離膜ＴＩが設けられていない構成となっている。上記を除いては、センサチップ１と同様の構成を有する。
【００６１】
ここで、センサチップ１Ｃの作用・効果を説明するために、センサチップ１の外周画素Ｐ２について説明する。図９は、センサチップ１の外周画素Ｐ２の断面構成を表したものである。図３Ｂに示した断面構成と同様であるが、図９では、入射光Ｌの一部が画素間遮光膜３３に遮られ、影領域ＲＳが構成されている点で異なっている。この影領域ＲＳは、オンチップレンズ３４のシフト幅の大きさ及び入射光Ｌの傾きによって発生することがあるものである。影領域ＲＳが発生すると、当然ながらＰＤＥが低下してしまう。
【００６２】
図８に示したセンサチップ１Ｃの外周画素ＰＣでは、画素間遮光膜３３が設けられていない。また、光入射面１０Ａから所定の深さには画素分離膜ＴＩが設けられていない。これにより、画素間遮光膜３３や画素分離膜ＴＩの光入射面１０Ａ側の端部近傍で入射光Ｌが遮られないようになり、影領域ＲＳが形成されにくい構成となっている。
【００６３】
センサチップ１Ｃの外周画素ＰＣでは、センサチップ１と同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。さらに、入射光が遮られた影領域の形成が抑制され、ＰＤＥの低下が抑制されている。
【００６４】
［変形例Ｄ］
上記のセンサチップ１Ｃでは、画素間遮光膜３３が設けられておらず、さらに光入射面１０Ａから所定の深さには画素分離膜ＴＩが設けられていない構成であったが、本開示ではこれに限らない。例えば、光入射面１０Ａから所定の深さを有する第２の画素分離膜ＴＩ２が設けられ、さらに第２の画素分離膜ＴＩ２に接して画素間遮光膜４４が設けられた構成であってもよい。
【００６５】
図１０は、変形例Ｄとしてのセンサチップ１Ｄの外周画素ＰＤの断面構成の一例を表したものである。オンチップレンズ３４は、Ｘ方向にシフトされている。光入射面１０Ａから所定の深さには、画素分離膜ＴＩは設けられていない。画素分離膜ＴＩに接する画素間遮光膜３３は形成されていない。また、画素分離膜ＴＩからＸ方向に離間した位置に、光入射面１０Ａから所定の深さを有する第２の画素分離膜ＴＩ２が設けられている。第２の画素分離膜ＴＩ２に接して、画素間遮光膜４４が設けられている。上記を除いては、センサチップ１と同様の構成を有する。
【００６６】
次に、センサチップ１Ｄの製造方法について説明する。図１１Ａ〜図１１Ｆは、センサチップ１Ｄの外周画素ＰＤの製造過程の一例を表したものである。画素分離膜ＴＩ及び第２の画素分離膜Ｔｉ２を形成する工程を除いて中央画素及び外周画素ＰＤは同様に製造可能であり、ここでは、外周画素ＰＤの製造過程について説明する。
【００６７】
まず、半導体基板１０の表面に、イオン注入領域に対応する位置に開口を有するレジストマスクＭ３、及びイオン注入領域に対応する位置を覆うレジストマスクＭ４を形成したのち、所定のイオン注入エネルギーでｎ型不純物またはｐ型不純物を注入し、図１１Ａに示したように、ウェル層１１、ピニング層１２、アノード１３、ｐ型半導体領域１４、ｎ型半導体領域１５、カソード１６、ｐ型半導体領域１７、及びｐ型半導体領域４０をそれぞれ形成する。イオン注入ののち、レジストマスクＭ３、Ｍ４を除去する。
【００６８】
次に、画素分離領域に対応する位置に開口を有するレジストパターンを形成したのち、ＲＩＥ等のエッチング処理を施すことにより、図１１Ｂに示したように、画素分離溝３０を形成する。画素分離溝３０は、例えば半導体基板１０の表面から半導体基板１０の途中までの深さを有するように形成する。画素分離溝３０内の底面及び側面には、ピニング層１２の表面が露出している。エッチング処理ののち、レジストパターンを除去する。
【００６９】
続いて、例えばＣＶＤ法あるいはＡＬＤ法により、画素分離溝３０に埋め込むように絶縁膜３１及び金属膜３２を積層して、画素分離膜ＴＩを形成する。次に、例えばＣＶＤ法による絶縁膜の形成、スパッタリング法による金属膜の形成、及び金属膜のエッチング加工を繰り返すことにより、図１１Ｃに示したように、半導体基板１０の表面に、絶縁膜中に配線を埋設してなる配線層２０を形成する。このとき、配線を構成する金属膜により、光反射膜２１を形成する。
【００７０】
続いて、図１１Ｄに示したように、例えばＣＭＰ法により、半導体基板１０を裏面（配線層２０の形成面とは反対側の面）からｐ型半導体領域４０が露出するまで研磨する。図１１Ｄは、図１１Ｃとは上下を反転して示している。
【００７１】
次に、第２の画素分離領域に対応する位置に開口を有するレジストパターンを形成したのち、ＲＩＥ等のエッチング処理を施すことにより、図１１Ｅに示したように、第２の画素分離溝４１を形成する。第２の画素分離溝４１は、例えば半導体基板１０の裏面から半導体基板１０の途中までの深さを有するように形成する。第２の画素分離溝４１内の底面及び側面には、ｐ型半導体領域４０の表面が露出している。エッチング処理ののち、レジストパターンを除去する。
【００７２】
続いて、例えばＣＶＤ法あるいはＡＬＤ法により、第２の画素分離溝４１に埋め込むように絶縁膜４２及び金属膜４３を積層して、第２の画素分離膜ＴＩ２を形成する。次に、例えばスパッタリング法により金属膜を形成し、光入射面１０Ａに対応する位置に開口を有するレジストパターンを形成したのち、ＲＩＥ等のエッチング処理を施すことにより、図１１Ｆに示したように、画素間遮光膜４４を形成する。エッチング処理ののち、レジストパターンを除去する。次に、光入射面１０Ａを覆うようにオンチップレンズ３４を形成する。このようにして、外周画素ＰＤが形成され、センサチップ１Ｄが製造される。
【００７３】
図１０に示したセンサチップ１Ｄの外周画素ＰＤでは、画素間遮光膜３３及び光入射面１０Ａから所定の深さには画素分離膜ＴＩが設けられていない。これにより、画素間遮光膜３３や画素分離膜ＴＩの光入射面１０Ａ側の端部近傍で入射光Ｌが遮られないようになり、影領域ＲＳが形成されにくい構成となっている。さらに、第２の画素分離膜ＴＩ２が設けられているので、半導体基板１０の内部における隣接画素への光の漏れを防止し、画素間の光学的分離を実現できる。さらに画素間遮光膜４４が設けられており、光入射面１０Ａに対して斜めに入射した光が入射すべき画素Ｐに入射せずに隣接する画素Ｐに入射することを抑制することができる。
【００７４】
センサチップ１Ｄの外周画素ＰＤでは、センサチップ１Ｃと同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。さらに、入射光が画素間遮光膜等に遮られてなる影領域の形成が抑制され、影領域によるＰＤＥの低下が抑制されている。
【００７５】
［変形例Ｅ］
上記のセンサチップ１では、中央画素Ｐ１のオンチップレンズ３４及び外周画素Ｐ２のオンチップレンズ３４の大きさは同じであったが、本開示ではこれに限らず、オンチップレンズ３４の光入射面１０Ａと平行な方向の幅Ｗ３４を中央画素Ｐ１から外周画素Ｐ２にかけて段階的に変化させるようにしてもよい。
【００７６】
図１２は、変形例Ｅとしてのセンサチップ１Ｅの外周画素ＰＥの断面構成の一例を表したものである。外周画素ＰＥのオンチップレンズ３４は、光入射面１０Ａと平行な方向の幅Ｗ３４が中央画素のオンチップレンズ３４より小さく設けられている。センサチップ１Ｅでは、オンチップレンズ３４の光入射面１０Ａと平行な方向の幅Ｗ３４は、中央画素から外周画素ＰＥにかけて段階的に変えられている。外周画素ＰＥでは、オンチップレンズ３４はＸ方向へシフトされていない。上記を除いては、センサチップ１と同様の構成を有する。
【００７７】
センサチップ１Ｅの外周画素ＰＥでは、オンチップレンズ３４の幅が小さく調整されることにより、光入射面１０Ａに対して斜めに入射する入射光が増倍領域ＭＲに近づくように入射光Ｌの光学経路が補正され、ＰＤＥを向上できる。
【００７８】
センサチップ１Ｅの外周画素ＰＥでは、センサチップ１と同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【００７９】
［変形例Ｆ］
上記のセンサチップ１では、中央画素Ｐ１のオンチップレンズ３４及び外周画素Ｐ２のオンチップレンズ３４の曲率は同じであったが、本開示ではこれに限らず、オンチップレンズ３４の曲率を中央画素Ｐ１から外周画素Ｐ２にかけて段階的に変化させるようにしてもよい。
【００８０】
図１３は、変形例Ｆとしてのセンサチップ１Ｆの外周画素ＰＦの断面構成の一例を表したものである。外周画素ＰＦのオンチップレンズ３４の曲率は、中央画素のオンチップレンズ３４より小さく設けられている。センサチップ１Ｆでは、オンチップレンズ３４の曲率は、中央画素から外周画素ＰＦにかけて段階的に変えられている。外周画素ＰＦでは、オンチップレンズ３４はＸ方向へシフトされていない。上記を除いては、センサチップ１と同様の構成を有する。
【００８１】
センサチップ１Ｆの外周画素ＰＦでは、オンチップレンズ３４の曲率が小さく調整されることにより、光入射面１０Ａに対して斜めに入射する入射光が増倍領域ＭＲに近づくように入射光Ｌの光学経路が補正され、ＰＤＥを向上できる。
【００８２】
センサチップ１Ｆの外周画素ＰＦでは、センサチップ１と同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【００８３】
［変形例Ｇ］
上記のセンサチップ１では、中央画素Ｐ１のオンチップレンズ３４及び外周画素Ｐ２のオンチップレンズ３４の大きさは同じであったが、本開示ではこれに限らず、オンチップレンズ３４の高さＨ３４を中央画素Ｐ１から外周画素Ｐ２にかけて段階的に変化させるようにしてもよい。
【００８４】
図１４は、変形例Ｇとしてのセンサチップ１Ｇの外周画素ＰＧの断面構成の一例を表したものである。外周画素ＰＧのオンチップレンズ３４の高さＨ３４は、中央画素のオンチップレンズ３４より低く設けられている。センサチップ１Ｇでは、オンチップレンズ３４の高さＨ３４は、中央画素から外周画素ＰＧにかけて段階的に変えられている。外周画素ＰＧでは、オンチップレンズ３４はＸ方向へシフトされていない。上記を除いては、センサチップ１と同様の構成を有する。
【００８５】
センサチップ１Ｇの外周画素ＰＧでは、オンチップレンズ３４の高さが低く調整されることにより、光入射面１０Ａに対して斜めに入射する入射光が増倍領域ＭＲに近づくように入射光Ｌの光学経路が補正され、ＰＤＥを向上できる。
【００８６】
センサチップ１Ｇの外周画素ＰＧでは、センサチップ１と同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【００８７】
［変形例Ｈ］
上記のセンサチップ１では、中央画素Ｐ１の画素間遮光膜３３及び外周画素Ｐ２の画素間遮光膜３３の光入射面１０Ａと平行な方向の幅は同じであったが、本開示ではこれに限らず、画素間遮光膜３３の幅を中央画素Ｐ１から外周画素Ｐ２にかけて段階的に変化させるようにしてもよい。画素間遮光膜３３は、本開示の「集光部」の他の一具体例に対応する。
【００８８】
図１５は、変形例Ｈとしてのセンサチップ１Ｈの外周画素ＰＨの断面構成の一例を表したものである。外周画素ＰＨに設けられた画素間遮光膜３３のうちの最も画素アレイの外周に近い（外周画素ＰＨからみて−Ｘ方向に位置する）画素間遮光膜３３Ａの幅Ｗ３３Ａは、中央画素の画素間遮光膜３３より大きく設けられている。センサチップ１Ｈでは、最も画素アレイの外周に近い画素間遮光膜３３Ａの幅Ｗ３３Ａは、中央画素から外周画素ＰＨにかけて段階的に変えられている。外周画素ＰＨでは、オンチップレンズ３４はＸ方向へシフトされていない。上記を除いては、センサチップ１と同様の構成を有する。
【００８９】
図１５に示したように、センサチップ１Ｈの外周画素ＰＨでは、光入射面１０Ａに対して斜めに入射する入射光Ｌの一部を画素間遮光膜３３Ａにより遮蔽することが可能である。画素間遮光膜３３Ａにより遮蔽されるのは、増倍領域ＭＲからより離れた位置に入射する光である。これにより、増倍領域ＭＲに近い位置に入射する光を選別して入射させることができる。画素間遮光膜３３Ａは、増倍領域ＭＲに近い位置に光を集めるともいうことができ、本開示の「集光部」の１つに対応する。増倍領域ＭＲからより離れた位置に入射する光を遮蔽することで、ジッター及びクロストークが抑制される。
【００９０】
センサチップ１Ｈの外周画素ＰＨでは、センサチップ１と同様に、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【００９１】
［変形例Ｉ］
上記のセンサチップ１では、中央画素Ｐ１のオンチップレンズ３４及び外周画素Ｐ２のオンチップレンズ３４は単層のレンズであったが、本開示ではこれに限らず、ＳＰＡＤ２の光入射面１０Ａと対向するインナーレンズ３６及びインナーレンズ３６の上層に設けられたアウターレンズ３８の積層構造を有していてもよい。インナーレンズ３６及びアウターレンズ３８の積層構造は、本開示の「集光部」の他の一具体例に対応する。
【００９２】
図１６は、変形例Ｉとしてのセンサチップ１Ｉの中央画素ＰＩ１の断面構成の一例を表したものである。ＳＰＡＤ２の光入射面１０Ａと対向して、インナーレンズ３６、平坦化層３７、及びアウターレンズ３８が順に積層されている。上記を除いては、センサチップ１の中央画素Ｐ１と同様の構成を有する。
【００９３】
図１７は、センサチップ１Ｉの外周画素ＰＩ２の断面構成の一例を表したものである。中央画素ＰＩ１と同様に、ＳＰＡＤ２の光入射面１０Ａと対向して、インナーレンズ３６、平坦化層３７、及びアウターレンズ３８が順に積層されている。図１７では、中央画素ＰＩ１でのＳＰＡＤ２に対するインナーレンズ３６の位置を点線３６ｉで示している。中央画素ＰＩ１からみて−Ｘ方向に位置する外周画素ＰＩ２では、インナーレンズ３６は、点線３４ｉからＸ方向にシフトした位置に設けられている。センサチップ１Ｉでは、インナーレンズ３６の位置は、中央画素ＰＩ１から外周画素ＰＩ２にかけて段階的に変えられている。上記を除いては、センサチップ１と同様の構成を有する。
【００９４】
センサチップ１Ｉの外周画素ＰＩ２では、インナーレンズ３６の位置がＸ方向にシフトされていることにより、光入射面１０Ａに対して斜めに入射する入射光が増倍領域ＭＲに近づくように入射光Ｌの光学経路が補正され、ＰＤＥを向上できる。インナーレンズ３６の位置の調整が入射光Ｌの光学経路に与える影響は大きく、外周画素ＰＩ２のインナーレンズ３６のシフトの大きさは、センサチップ１の外周画素Ｐ２のオンチップレンズ３４のシフトの大きさより小さく抑えることができる。これにより、インナーレンズ３６を画素間遮光膜３３上にまでシフトしなくても効果を得ることができる。
【００９５】
センサチップ１Ｉの外周画素ＰＩ２では、センサチップ１と同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【００９６】
［変形例Ｊ］
上記のセンサチップ１Ｉでは、中央画素ＰＩ１のインナーレンズ３６及び外周画素ＰＩ２のインナーレンズ３６の大きさは同じであったが、本開示ではこれに限らず、インナーレンズ３６の光入射面１０Ａと平行な方向の幅Ｗ３６を中央画素ＰＩ１から外周画素ＰＩ２にかけて段階的に変化させるようにしてもよい。
【００９７】
図１８は、変形例Ｊとしてのセンサチップ１Ｊの外周画素ＰＪの断面構成の一例を表したものである。外周画素ＰＪのインナーレンズ３６は、光入射面１０Ａと平行な方向の幅Ｗ３６が中央画素のインナーレンズ３６より小さく設けられている。センサチップ１Ｊでは、インナーレンズ３６の光入射面１０Ａと平行な方向の幅Ｗ３６は、中央画素から外周画素ＰＪにかけて段階的に変えられている。外周画素ＰＪでは、インナーレンズ３６はＸ方向へシフトされていない。上記を除いては、センサチップ１Ｉと同様の構成を有する。
【００９８】
センサチップ１Ｊの外周画素ＰＪでは、インナーレンズ３６の幅が小さく調整されることにより、光入射面１０Ａに対して斜めに入射する入射光が増倍領域ＭＲに近づくように入射光Ｌの光学経路が補正され、ＰＤＥを向上できる。
【００９９】
センサチップ１Ｊの外周画素ＰＪでは、センサチップ１Ｉと同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【０１００】
［変形例Ｋ］
上記のセンサチップ１Ｉでは、中央画素ＰＩ１のインナーレンズ３６及び外周画素ＰＩ２のインナーレンズ３６の大きさは同じであったが、本開示ではこれに限らず、インナーレンズ３６の曲率を中央画素ＰＩ１から外周画素ＰＩ２にかけて段階的に変化させるようにしてもよい。
【０１０１】
図１９は、変形例Ｋとしてのセンサチップ１Ｋの外周画素ＰＫの断面構成の一例を表したものである。外周画素ＰＫのインナーレンズ３６の曲率は、中央画素のインナーレンズ３６より小さく設けられている。センサチップ１Ｋでは、インナーレンズ３６の曲率は、中央画素から外周画素ＰＫにかけて段階的に変えられている。外周画素ＰＫでは、インナーレンズ３６はＸ方向へシフトされていない。上記を除いては、センサチップ１Ｉと同様の構成を有する。
【０１０２】
センサチップ１Ｋの外周画素ＰＫでは、インナーレンズ３６の曲率が小さく調整されることにより、光入射面１０Ａに対して斜めに入射する入射光が増倍領域ＭＲに近づくように入射光Ｌの光学経路が補正され、ＰＤＥを向上できる。
【０１０３】
センサチップ１Ｋの外周画素ＰＫでは、センサチップ１Ｉと同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【０１０４】
［変形例Ｌ］
上記のセンサチップ１Ｉでは、中央画素ＰＩ１のインナーレンズ３６及び外周画素ＰＩ２のインナーレンズ３６の大きさは同じであったが、本開示ではこれに限らず、インナーレンズ３６の高さＨ３６を中央画素ＰＩ１から外周画素ＰＩ２にかけて段階的に変化させるようにしてもよい。
【０１０５】
図２０は、変形例Ｌとしてのセンサチップ１Ｌの外周画素ＰＬの断面構成の一例を表したものである。外周画素ＰＬのインナーレンズ３６の高さＨ３６は、中央画素のインナーレンズ３６より低く設けられている。センサチップ１Ｌでは、インナーレンズ３６の高さＨ３６は、中央画素から外周画素ＰＬにかけて段階的に変えられている。外周画素ＰＬでは、インナーレンズ３６はＸ方向へシフトされていない。上記を除いては、センサチップ１Ｉと同様の構成を有する。
【０１０６】
センサチップ１Ｌの外周画素ＰＬでは、インナーレンズ３６の高さが低く調整されることにより、光入射面１０Ａに対して斜めに入射する入射光が増倍領域ＭＲに近づくように入射光Ｌの光学経路が補正され、ＰＤＥを向上できる。
【０１０７】
センサチップ１Ｌの外周画素ＰＬでは、センサチップ１Ｉと同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【０１０８】
［変形例Ｍ］
上記のセンサチップ１では、中央画素Ｐ１及び外周画素Ｐ２の光入射面１０Ａは平坦な面であったが、本開示ではこれに限らず、ＳＰＡＤ２の光入射面１０Ａに入射光Ｌを拡散させる凹凸形状５０、５１が設けられており、凹凸形状５０、５１の数を中央画素ＰＭ１から外周画素ＰＭ２にかけて段階的に変化させるようにしてもよい。凹凸形状５０、５１は、本開示の「集光部」の他の一具体例に対応する。
【０１０９】
図２１は、変形例Ｍとしてのセンサチップ１Ｍの中央画素ＰＭ１の断面構成の一例を表したものである。ＳＰＡＤ２の光入射面１０Ａに凹凸形状５０が設けられている。凹凸形状５０は、例えば四角錐凹形状（逆ピラミッド形状）がアレイ状に並べられたものである。凹凸形状５０は、入射光Ｌを回折・乱反射することで拡散させる。入射光Ｌを拡散させることにより、ＳＰＡＤ２内での光路長を伸ばし、ＰＤＥを向上させることが可能である。入射光Ｌの光路長を伸ばすことにより増倍領域ＭＲで入射光Ｌが検知される機会が増加することから、凹凸形状５０は、増倍領域ＭＲへと光を集めているとも言え、本開示の「集光部」の１つに対応する。凹凸形状５０は、例えば半導体基板１０の光入射面１０Ａにエッチング処理を施すことで形成される。上記を除いては、センサチップ１の中央画素Ｐ１と同様の構成を有する。
【０１１０】
図２２は、センサチップ１Ｍの外周画素ＰＭ２の断面構成の一例を表したものである。中央画素ＰＭ１と同様にはＳＰＡＤ２の光入射面１０Ａには凹凸形状５１が設けられているが、外周画素ＰＭ２の凹凸形状５１は中央画素ＰＭ１の凹凸形状５０よりも数が多い構成である。センサチップ１Ｍでは、凹凸形状５１の数は、中央画素ＰＭ１から外周画素ＰＭ２にかけて段階的に変えられている。中央画素ＰＭ１の凹凸形状５０及び外周画素ＰＭ２の凹凸形状５１の大きさは同じである。外周画素ＰＭ２では、オンチップレンズ３４はＸ方向へシフトされていない。上記を除いては、センサチップ１と同様の構成を有する。
【０１１１】
センサチップ１Ｍの外周画素ＰＭ２では、中央画素ＰＭ１よりも凹凸形状５１による拡散の効果が大きくなり、光入射面１０Ａに対して斜めに入射する入射光が増倍領域ＭＲに近づく機会が増加するように入射光Ｌの光学経路が長く補正され、ＰＤＥを向上できる。
【０１１２】
センサチップ１Ｍの外周画素ＰＭ２では、センサチップ１と同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【０１１３】
［変形例Ｎ］
上記のセンサチップ１Ｍでは、中央画素ＰＭ１の光入射面１０Ａの凹凸形状５０及び外周画素ＰＭ２の光入射面１０Ａの凹凸形状５１の大きさは同じであったが、本開示ではこれに限らず、凹凸形状５０、５１の大きさを中央画素ＰＭ１から外周画素ＰＭ２にかけて段階的に変化させるようにしてもよい。
【０１１４】
図２３は、変形例Ｎとしてのセンサチップ１Ｎの外周画素ＰＮの断面構成の一例を表したものである。外周画素ＰＮの凹凸形状５２は中央画素の凹凸形状５０よりも大きい構成である。センサチップ１Ｎでは、凹凸形状５２の大きさは、中央画素から外周画素ＰＮにかけて段階的に変えられている。中央画素の凹凸形状５０及び外周画素ＰＮの凹凸形状５２の数は同じである。上記を除いては、センサチップ１Ｍと同様の構成を有する。
【０１１５】
センサチップ１Ｎの外周画素ＰＮでは、中央画素よりも凹凸形状５２による拡散の効果が大きくなり、光入射面１０Ａに対して斜めに入射する入射光が増倍領域ＭＲに近づく機会が増加するように入射光Ｌの光学経路が長く補正され、ＰＤＥを向上できる。
【０１１６】
センサチップ１Ｎの外周画素ＰＮでは、センサチップ１Ｍと同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【０１１７】
［変形例Ｏ］
上記のセンサチップ１では、中央画素Ｐ１の光反射膜２１及び外周画素Ｐ２の光反射膜２１の位置は同じであったが、本開示ではこれに限らず、光反射膜２１の位置を中央画素Ｐ１から外周画素Ｐ２にかけて段階的に変化させるようにしてもよい。光反射膜２１は、本開示の「集光部」の他の具体例に対応する。
【０１１８】
図２４は、変形例Ｏとしてのセンサチップ１Ｏの平面構成の一例を表したものである。センサチップ１Ｏは、複数の画素Ｐがアレイ状に配置された画素アレイＡＲを有する。各画素ＰＯには、光反射膜２１がそれぞれ設けられている。図２４は、画素ＰＯ及び光反射膜２１のレイアウトを示すために、画素間遮光膜３３及びオンチップレンズ３４を省略し、さらに各画素ＰＯに埋設された光反射膜２１の位置を点線で表している。センサチップ１Ｏは、画素アレイＡＲの中央に配置された中央画素ＰＯ１及び外周に配置された外周画素ＰＯ２、ＰＯ３、ＰＯ４を有する。
【０１１９】
図２５は、センサチップ１Ｏの中央画素ＰＯ１の断面構成の一例を表したものである。中央画素ＰＯ１は、センサチップ１の中央画素Ｐ１と同様の構成を有する。半導体基板１０の表面に設けられた配線層２０の内部に、光反射膜２１が埋設されている。ＳＰＡＤ２を通過して半導体基板１０の表面側に到達した入射光Ｌは、光反射膜２１で反射して反射光ＬＲとなり、再度ＳＰＡＤ２を通過するように構成されている。
【０１２０】
図２６は、センサチップ１Ｏの外周画素ＰＯ２の断面構成の一例を表したものである。半導体基板１０の表面に設けられた配線層２０の内部に、光反射膜２２が埋設されている。図２６では、中央画素ＰＯ１での光反射膜２１の位置を点線２１ｉで示している。中央画素ＰＯ１からみて−Ｘ方向に位置する外周画素ＰＯ２では、光反射膜２２は、点線２１ｉから−Ｘ方向にシフトした位置に設けられている。センサチップ１Ｏでは、光反射膜２２の位置は、中央画素ＰＯ１から外周画素ＰＯ２にかけて段階的に変えられている。外周画素ＰＯ２では、オンチップレンズ３４はＸ方向へシフトされていない。また、図２４に示したように、中央画素ＰＯ１からみてＹ方向に位置する外周画素ＰＯ３では、光反射膜２２はＹ方向にシフトした位置に設けられている。中央画素ＰＯ１からみて（−Ｘ、Ｙ）方向に位置する外周画素ＰＯ４では、光反射膜２２は、（−Ｘ、Ｙ）方向にシフトした位置に設けられている。上記を除いては、センサチップ１と同様の構成を有する。
【０１２１】
外周画素ＰＯ２では、入射光Ｌが光入射面１０Ａに対して斜めに入射すると、ＳＰＡＤ２の中の−Ｘ方向寄りに集光される。このため、入射光Ｌは、ＳＰＡＤ２を通過すると、ＳＰＡＤ２の中の−Ｘ方向寄りの部分で半導体基板１０の表面側に到達する。光反射膜２２の位置が−Ｘ方向にシフトしていない場合、入射光ＬはＳＰＡＤ２の外部へと抜けてしまう。外周画素ＰＯ２では、光反射膜２２の位置が−Ｘ方向にシフトされているので、ＳＰＡＤ２の中の−Ｘ方向寄りの部分で半導体基板１０の表面側に到達した入射光Ｌを反射することができる。光反射膜２２での反射光ＬＲが再度ＳＰＡＤ２を通過することにより、ＰＤＥを向上できる。入射光Ｌを増倍領域ＭＲへと反射することから、光反射膜２１は、増倍領域ＭＲへと光を集めているとも言え、本開示の「集光部」の１つに対応する。
【０１２２】
センサチップ１Ｏの外周画素ＰＯ２では、センサチップ１と同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【０１２３】
［変形例Ｐ］
上記のセンサチップ１Ｏでは、外周画素ＰＯ２の光反射膜２１の位置が中央画素ＰＯ１の光反射膜２１の位置から変えられていたが、本開示ではこれに限らず、光入射面１０Ａと平行な方向の光反射膜２３の幅Ｗ２３を中央画素ＰＯ１から外周画素ＰＯ２にかけて段階的に変化させるようにしてもよい。
【０１２４】
図２７は、センサチップ１Ｐの外周画素ＰＰの断面構成の一例を表したものである。半導体基板１０の表面に設けられた配線層２０の内部に、光反射膜２３が埋設されている。図２７では、中央画素での光反射膜２１の位置を点線２１ｉで示している。中央画素からみて−Ｘ方向に位置する外周画素ＰＰでは、光反射膜２３は、点線２１ｉから−Ｘ方向に幅Ｗ２３が拡げられている。センサチップ１Ｐでは、光反射膜２３の幅Ｗ２３は、中央画素から外周画素ＰＰにかけて段階的に変えられている。上記を除いては、センサチップ１Ｏと同様の構成を有する。
【０１２５】
外周画素ＰＰでは、光反射膜２３は−Ｘ方向に幅を拡げて設けられており、これにより、ＳＰＡＤ２の中の−Ｘ方向寄りの部分で半導体基板１０の表面側に到達した入射光Ｌを反射することができる。光反射膜２３での反射光ＬＲが再度ＳＰＡＤ２を通過することにより、ＰＤＥを向上できる。
【０１２６】
センサチップ１Ｐの外周画素ＰＰでは、センサチップ１と同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【０１２７】
＜３．第２の実施の形態＞
［センサチップ５の構成例］
図２８Ａは、第２の実施の形態のセンサチップ５の断面構成の一例を表したものである。本実施の形態のセンサチップ５は、複数の画素Ｐがアレイ状に配置された画素アレイＡＲの中央部３から外周部４にかけて各画素ＰのＳＰＡＤ２の構造が段階的に変化した構成を有するものである。具体的には、増倍領域ＭＲの位置が中央部３から外周部４にかけて段階的に変化している。以下、一例として、画素アレイＡＲの中央部３に配置された画素（中央画素Ｐ１）および画素アレイＡＲの外周部４に配置された画素（外周画素Ｐ５）を用いて、本実施の形態のセンサチップ５について説明する。図２８Ａではセンサチップ５において離れた位置に配置された中央画素Ｐ１及び外周画素Ｐ５を並べて示しているが、中央画素Ｐ１と外周画素Ｐ５との間には中間の画素Ｐが配置されている。
【０１２８】
中央画素Ｐ１は、第１の実施の形態のセンサチップ１の中央画素Ｐ１と同様の構成であり、説明を省略する。図２８Ｂは、図２８Ａの外周画素Ｐ５を拡大して示したものであり、センサチップ５の外周画素Ｐ５の断面構成の一例を表したものである。図２８Ｂでは、中央画素Ｐ１でのＳＰＡＤ２におけるｎ型半導体領域１５の位置を点線１５ｉで示している。外周画素Ｐ５では、中央画素Ｐ１に対して、ＳＰＡＤ２の内部における増倍領域ＭＲの位置（ｐ型半導体領域１４Ａ及びｎ型半導体領域１５Ａの位置）が、−Ｘ方向にシフトしており、さらに半導体基板１０の表面から遠ざかる方向（Ｚ方向）にシフトしている。増倍領域ＭＲの位置（ｐ型半導体領域１４Ａ及びｎ型半導体領域１５Ａの位置）は、中央画素Ｐ１から外周画素Ｐ５にかけて段階的に変化している。カソード１６Ａはｎ型半導体領域１５Ａに接続するように形成されている。ｐ型半導体領域１７Ａは、−Ｘ方向にシフトしている。このように、センサチップ５では、増倍領域ＭＲの位置は、中央画素から外周画素Ｐ５にかけて段階的に変えられている。外周画素Ｐ５では、オンチップレンズ３４はＸ方向へシフトされていない。上記を除いては、センサチップ１と同様の構成を有する。
【０１２９】
［センサチップ５の製造方法］
次に、センサチップ５の製造方法について説明する。図２９は、センサチップ５の中央画素及び外周画素Ｐ５の製造過程の一例を表したものである。半導体基板１０の中央画素の形成領域Ｒ１において、半導体基板１０の表面に、イオン注入領域に対応する位置に開口幅Ｗ１の開口を有するレジストマスクＭ５、及びイオン注入領域に対応する位置を覆う厚さＴ１のレジストマスクＭ６を形成する。また、半導体基板１０の外周画素Ｐ５の形成領域Ｒ２において、半導体基板１０の表面に、イオン注入領域に対応する位置に開口幅Ｗ２の開口を有するレジストマスクＭ７、及びイオン注入領域に対応する位置を覆う厚さＴ２のレジストマスクＭ８を形成する。レジストマスクＭ５の開口幅Ｗ１及びレジストマスクＭ７の開口幅Ｗ２を制御することにより、マイクロローディング効果によってレジストマスクＭ６の厚さＴ１及びレジストマスクＭ８の厚さＴ２を所望の厚さに制御することができる。次に、中央画素の形成領域Ｒ１では、上記のように厚さが制御されたレジストマスクＭ６を通してイオン注入することにより、ウェル層１１、ピニング層１２、アノード１３、ｐ型半導体領域１４、ｎ型半導体領域１５、カソード１６、及びｐ型半導体領域１７をそれぞれ形成する。上記のイオン注入と同時に、外周画素Ｐ５の形成領域Ｒ２では、上記のように厚さが制御されたレジストマスクＭ８を通して、ウェル層１１、ピニング層１２、アノード１３、ｐ型半導体領域１４Ａ、ｎ型半導体領域１５Ａ、カソード１６Ａ、及びｐ型半導体領域１７Ａをそれぞれ形成する。イオン注入エネルギーの大きさ及びレジストマスクＭ６、Ｍ８の厚さによって、イオンが注入される深さを制御可能である。ウェル層１１、ピニング層１２、及びアノード１３については、中央画素及び外周画素Ｐ５で共通の構成であるので、上記の厚さが異なるレジストマスクの代わりに厚さが共通のレジストマスクを通してイオン注入してもよい。以降の工程は、センサチップ１と同様にして製造することができる。
【０１３０】
上記のセンサチップ５の製造方法では、厚さの異なるレジストマスクＭ６、Ｍ８を中央画素の形成領域Ｒ１及び外周画素Ｐ５の形成領域Ｒ２にそれぞれ形成し、中央画素の形成領域Ｒ１及び外周画素Ｐ５の形成領域Ｒ２において同時にイオン注入しているが、中央画素の形成領域Ｒ１及び外周画素Ｐ５のそれぞれにおいて別工程でイオン注入してもよい。この場合には、中央画素の形成領域Ｒ１及び外周画素Ｐ５の形成領域Ｒ２で共通の構成のレジストマスクを用いることができる。
【０１３１】
［センサチップ５の動作］
センサチップ５の中央画素では、センサチップ１と同様に、アノード１３、ピニング層１２、及びｐ型半導体領域１４に大きな負電圧が印加されると、ｐ型半導体領域１４及びｎ型半導体領域１５のｐｎ接合から空乏層が広がり、高電界領域が形成される。また、外周画素Ｐ５では、同様に、アノード１３、ピニング層１２、及びｐ型半導体領域１４Ａに大きな負電圧が印加されると、ｐ型半導体領域１４Ａ及びｎ型半導体領域１５Ａのｐｎ接合から空乏層が広がり、高電界領域が形成される。得られた高電界領域によりキャリアをアバランシェ増倍させることが可能な増倍領域ＭＲが形成され、光入射面１０Ａから入射する１個のフォトンにより発生するキャリアを増倍して信号電荷を生成する。センサチップ５は、信号電荷による信号と基準信号との間の信号遅延時間を取得して測定対象物までの距離を測定する、ＴｏＦ法による測距センサとして用いることができる。
【０１３２】
［センサチップ５の作用・効果］
図２８Ａ及び図２８Ｂに示したように、センサチップ５の外周画素Ｐ５では、増倍領域ＭＲの位置が、−Ｘ方向及びＺ方向にシフトしている。このため、オンチップレンズ３４により入射光Ｌが集光される領域に、増倍領域ＭＲを近づけることができる。これにより、ＰＤＥが向上し、また、ジッターが抑制される。
【０１３３】
センサチップ５の外周画素Ｐ５では、センサチップ１と同様に、ＰＤＥを向上することができ、また、ジッターを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【０１３４】
＜４．第２の実施の形態の変形例＞
以下に、上記の第２の実施の形態に係るセンサチップ５の変形例について説明する。なお、以下の変形例において、上記の第２の実施の形態と共通の構成に対しては、同一の符号が付与されている。
【０１３５】
［変形例Ｑ］
上記のセンサチップ５では、中央画素から外周画素にかけて段階的に位置が変化するように設けられたｎ型半導体領域１５Ａと、ピニング層１２との間に、ウェル層１１のみが設けられていたが、本開示ではこれに限らず、ｎ型半導体領域１５Ａとピニング層１２との間に電界緩和層１８が設けられていてもよい。
【０１３６】
図３０は、変形例Ｑとしてのセンサチップ５Ｑの外周画素ＰＱの断面構成の一例を表したものである。増倍領域ＭＲの位置は、センサチップ５と同様に、中央画素から外周画素ＰＱにかけて段階的に変化している。また、ｎ型半導体領域１５Ａとピニング層１２との間に電界緩和層１８が設けられている。電界緩和層１８は、例えばｎ型半導体領域で形成されている。電界緩和層１８に含まれるｎ型不純物の濃度は、例えばｎ型半導体領域１５Ａよりも低く設けられている。電界緩和層１８に含まれるｎ型不純物の濃度は、中央画素から外周画素ＰＱにかけて段階的に変化していてもよく、中央画素から外周画素ＰＱまで同じでもよい。上記を除いては、センサチップ５と同様の構成を有する。
【０１３７】
ｎ型半導体領域１５Ａとピニング層１２とが近接すると、その間の電界強度が増加してブレークダウンが発生する可能性があったが、センサチップ１Ｒの外周画素ＰＲでは電界緩和層１８が設けられているのでｎ型半導体領域１５Ａとピニング層１２との間のブレークダウンを防止することができる。
【０１３８】
センサチップ５Ｑの外周画素ＰＱでは、センサチップ５と同様に、ＰＤＥを向上することができ、また、ジッターを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【０１３９】
［変形例Ｒ］
上記のセンサチップ５では、増倍領域ＭＲの位置が中央画素から外周画素Ｐ５にかけて変化する構成であったが、本開示ではこれに限らない。例えば、増倍領域ＭＲの位置が変化する代わりに、中央画素から外周画素ＰＲにかけて段階的に濃度が変化する電界調整用不純物領域１９ＡがＳＰＡＤ２に内部に設けられた構成であってもよい。
【０１４０】
図３１は、変形例Ｒとしてのセンサチップ５Ｒの外周画素ＰＲの断面構成の一例を表したものである。外周画素ＰＲのＳＰＡＤ２に内部に電界調整用不純物領域１９Ａが設けられている。電界調整用不純物領域１９Ａは、例えばｎ型半導体領域である。電界調整用不純物領域１９Ａは、増倍領域ＭＲからみて、−Ｘ方向かつＺ方向に離間した位置である。電界調整用不純物領域１９Ａの不純物濃度は、中央画素から外周画素ＰＲにかけて段階的に変えられている。また、中央画素の増倍領域ＭＲの位置及び外周画素ＰＲの増倍領域ＭＲの位置は同じである。上記を除いては、センサチップ５と同様の構成を有する。
【０１４１】
電界調整用不純物領域１９Ａが設けられていない場合には、増倍領域ＭＲから離れた位置でキャリアが発生すると、図３１中に点線ＪＴで示したようにキャリアは増倍領域ＭＲへの最短経路よりも長い距離を移動するので、ジッターが悪化する。センサチップ５Ｒの外周画素ＰＲでは、電界調整用不純物領域１９Ａが設けられたことにより電界調整用不純物領域１９Ａと増倍領域ＭＲとの間の電界勾配が調整され、電界調整用不純物領域１９Ａの近傍で発生したキャリアは速やかに増倍領域ＭＲへと移動可能である。これにより、センサチップ５Ｒの外周画素ＰＲではジッターを抑制可能である。また、これによりＰＤＥの向上及びクロストークの低減も可能である。電界調整用不純物領域１９Ａの濃度及び位置を調整することで、電界調整用不純物領域１９Ａと増倍領域ＭＲとの間の電界勾配を調整可能である。
【０１４２】
センサチップ５Ｒの外周画素ＰＲでは、センサチップ５と同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【０１４３】
［変形例Ｓ］
上記のセンサチップ５Ｒでは、ＳＰＡＤ２に内部に電界調整用不純物領域１９Ａが設けられた構成であったが、本開示ではこれに限らない。例えば、電界調整用不純物領域１９Ａの代わりに、中央画素から外周画素ＰＲにかけて段階的に濃度が変化する電荷誘導用不純物領域１９ＢがＳＰＡＤ２に内部に設けられた構成であってもよい。
【０１４４】
図３２は、変形例Ｓとしてのセンサチップ５Ｓの外周画素ＰＳの断面構成の一例を表したものである。外周画素ＰＳのＳＰＡＤ２に内部に電荷誘導用不純物領域１９Ｂが設けられている。電荷誘導用不純物領域１９Ｂは、例えばｐ型半導体領域である。電荷誘導用不純物領域１９Ｂは、増倍領域ＭＲからみて−Ｘ方向にあるピニング層１２沿いであり、増倍領域ＭＲよりＺ方向側に設けられている。電荷誘導用不純物領域１９Ｂの不純物濃度は、中央画素から外周画素ＰＳにかけて段階的に変えられている。また、中央画素の増倍領域ＭＲの位置及び外周画素ＰＳの増倍領域ＭＲの位置は同じである。上記を除いては、センサチップ５Ｒと同様の構成を有する。
【０１４５】
電荷誘導用不純物領域１９Ｂが設けられていない場合には、増倍領域ＭＲからみて−Ｘ方向にあるピニング層１２の近傍で発生したキャリアは、図３２中に点線ＣＭで示したように、増倍領域ＭＲとピニング層１２との間を通って半導体基板１０の表面側へと移動することがある。この場合にはＰＤＥの低下を招いてしまう。センサチップ５Ｓの外周画素ＰＳでは、電荷誘導用不純物領域１９Ｂが設けられているので、キャリアは増倍領域ＭＲとピニング層１２との間を通らずに増倍領域ＭＲの方へと誘導される。これにより、センサチップ５Ｓの外周画素ＰＳではＰＤＥを向上可能である。また、これによりジッター及びクロストークの低減も可能である。電荷誘導用不純物領域１９Ｂの濃度及び位置を調整することで、キャリアを誘導する経路を調整可能である。
【０１４６】
センサチップ５Ｓの外周画素ＰＳでは、センサチップ５Ｒと同様に、ＰＤＥを向上することができ、また、ジッター及びクロストークを抑制することができ、これにより画素アレイの中央画素及び外周画素の特性を均一化することができる。
【０１４７】
＜５．適用例＞
上述したセンサチップ１、１Ａ〜１Ｓ（代表してセンサチップ１とする）は、例えば、デジタルスチルカメラやデジタルビデオカメラ等のカメラ、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【０１４８】
図３３は、上記実施の形態及びその変形例に係るセンサチップ１を備えた電子機器の概略構成の一例を示すブロック図である。
【０１４９】
図３３に示される電子機器２０１は、光学系２０２、シャッタ装置２０３、センサチップ１、駆動回路２０５、信号処理回路２０６、モニタ２０７、及びメモリ２０８を備えて構成され、静止画像及び動画像を撮像可能である。
【０１５０】
光学系２０２は、1枚または複数枚のレンズを有して構成され、被写体からの光（入射光）をセンサチップ１に導き、センサチップ１の受光面に結像させる。
【０１５１】
シャッタ装置２０３は、光学系２０２及びセンサチップ１の間に配置され、駆動回路２０５の制御に従って、センサチップ１への光照射期間及び遮光期間を制御する。
【０１５２】
センサチップ１は、上述したセンサチップを含むパッケージにより構成される。センサチップ１は、光学系２０２及びシャッタ装置２０３を介して受光面に結像される光に応じて、信号電荷を生成する。センサチップ１で生成された信号電荷は、信号処理回路２０６に出力される。
【０１５３】
信号処理回路２０６は、センサチップ１から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。
【０１５４】
上記のように構成されている電子機器２０１においても、センサチップ１を適用することにより、画素アレイの中央画素及び外周画素の特性を均一化して高精細な撮像画像を得ることが可能となる。
【０１５５】
＜６．応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１５６】
図３４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１５７】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【０１５８】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１５９】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１６０】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させると共に、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１６１】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１６２】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１６３】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ  Ｄｒｉｖｅｒ  Ａｓｓｉｓｔａｎｃｅ  Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【０１６４】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１６５】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１６６】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１６７】
図３５は、撮像部１２０３１の設置位置の例を示す図である。
【０１６８】
図３５では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０１６９】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１７０】
なお、図３５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０１７１】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１７２】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１７３】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１７４】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１７５】
以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、上記実施の形態及びその変形例に係るセンサチップ１は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、画素アレイの中央画素及び外周画素の特性を均一化して高精細な撮影画像を得ることができるので、移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことができる。
【０１７６】
＜７．その他の変形例＞
以上、実施の形態及びその変形例Ａ〜Ｓ、適用例ならびに応用例を挙げて本開示を説明したが、本開示は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【０１７７】
上記実施の形態及び変形例では、画素アレイＡＲの中央部が１つの中央画素であり、外周部が１つの外周画素である例について説明したが、これに限定されるものではなく、これに代えて、中央部が画素アレイＡＲの中央領域に配置された複数の画素である構成を有するセンサチップにも適用できる。また、外周部が画素アレイＡＲの外周領域に配置された複数の画素である構成を有するセンサチップにも適用できる。さらに、複数個の画素（または複数列の画素）毎に、集光部の構造、光電変換部の内部構造、及び光反射部の構造の少なくともいずれかが段階的に変化している構成であってよい。図１及び図２４では５行×５列の２５個の画素Ｐを有する画素アレイを示しているが、これは一例であり、画素アレイに含まれる画素Ｐの行の数、画素Ｐの列の数、及び画素Ｐの数に特に制限はない。実施の形態及びその変形例Ａ〜Ｓは、適宜組み合わせることができる。
【０１７８】
なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
【０１７９】
なお、本技術は以下のような構成とすることができる。以下の構成の本技術によれば、画素アレイの中央部及び外周部の特性を均一化することができる。
【０１８０】
（１）
高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
入射光を前記光電変換部に向けて集光する集光部とをそれぞれ有し、
前記光電変換部の構造及び前記集光部の構造の少なくともいずれかが中央部から外周部にかけて段階的に変化している複数の画素がアレイ状に配置された画素アレイを備えた
センサチップ。
（２）
前記光電変換部に対する前記集光部の位置が、前記中央部から前記外周部にかけて段階的に変化している
前記（１）に記載のセンサチップ。
（３）
前記集光部がオンチップレンズを有し、
前記光電変換部の光入射面と平行な方向の前記オンチップレンズの幅が、前記中央部から前記外周部にかけて段階的に変化している
前記（１）または（２）に記載のセンサチップ。
（４）
前記集光部がオンチップレンズを有し、
前記オンチップレンズの曲率が、前記中央部から前記外周部にかけて段階的に変化している
前記（１）〜（３）のいずれかに記載のセンサチップ。
（５）
前記集光部がオンチップレンズを有し、
前記オンチップレンズの高さが、前記中央部から前記外周部にかけて段階的に変化している
前記（１）〜（４）のいずれかに記載のセンサチップ。
（６）
前記集光部が隣り合う前記集光部の間に設けられた画素間遮光部を有し、
前記光電変換部の光入射面と平行な方向の前記画素間遮光部の幅が、前記中央部から前記外周部にかけて段階的に変化している
前記（１）〜（５）のいずれかに記載のセンサチップ。
（７）
前記集光部が、前記光電変換部の光入射面と対向するインナーレンズと、前記インナーレンズの上層に設けられたアウターレンズとの積層構造を有する
前記（１）〜（６）のいずれかに記載のセンサチップ。
（８）
前記光電変換部に対する前記インナーレンズの位置が、前記中央部から前記外周部にかけて段階的に変化している
前記（７）に記載のセンサチップ。
（９）
前記光電変換部の光入射面と平行な方向の前記インナーレンズの幅が、前記中央部から前記外周部にかけて段階的に変化している
前記（７）または（８）に記載のセンサチップ。
（１０）
前記インナーレンズの曲率が、前記中央部から前記外周部にかけて段階的に変化している
前記（７）〜（９）のいずれかに記載のセンサチップ。
（１１）
前記インナーレンズの高さが、前記中央部から前記外周部にかけて段階的に変化している
前記（７）〜（１０）のいずれかに記載のセンサチップ。
（１２）
前記光電変換部の光入射面に前記入射光を拡散させる凹凸形状が形成されており、
前記凹凸形状の数が、前記中央部から前記外周部にかけて段階的に変化している
前記（１）〜（１１）のいずれかに記載のセンサチップ。
（１３）
前記光電変換部の光入射面に前記入射光を拡散させる凹凸形状が形成されており、
前記凹凸形状の大きさが、前記中央部から前記外周部にかけて段階的に変化している
前記（１）〜（１２）のいずれかに記載のセンサチップ。
（１４）
前記集光部が前記入射光を反射する光反射部を有し、
前記光反射部の構造が中央部から外周部にかけて段階的に変化している
前記（１）〜（１３）のいずれかに記載のセンサチップ。
（１５）
前記光電変換部に対する前記光反射部の位置が、前記中央部から前記外周部にかけて段階的に変化している
前記（１４）に記載のセンサチップ。
（１６）
前記光電変換部の光入射面と平行な方向の前記光反射部の幅が、前記中央部から前記外周部にかけて段階的に変化している
前記（１４）または（１５）に記載のセンサチップ。
（１７）
前記光電変換部における前記増倍領域の位置が、前記中央部から前記外周部にかけて段階的に変化している
前記（１）〜（１６）のいずれかに記載のセンサチップ。
（１８）
前記光電変換部が電界調整用不純物領域を含み、
前記電界調整用不純物領域に含まれる不純物量が、前記中央部から前記外周部にかけて段階的に変化している
前記（１）〜（１７）のいずれかに記載のセンサチップ。
（１９）
前記光電変換部が電荷誘導用不純物領域を含み、
前記電荷誘導用不純物領域に含まれる不純物量が、前記中央部から前記外周部にかけて段階的に変化している
前記（１）〜（１８）のいずれかに記載のセンサチップ。
（２０）
光学系と、
センサチップと、
信号処理回路とを備え、
前記センサチップは、
高電界領域によりキャリアをアバランシェ増倍させる増倍領域を有する光電変換部と、
入射光を前記光電変換部に向けて集光する集光部とをそれぞれ有し、
前記光電変換部の構造及び前記集光部の構造の少なくともいずれかが中央部から外周部にかけて段階的に変化している複数の画素がアレイ状に配置された画素アレイを有する
電子機器。
【符号の説明】
【０１８１】
１、５…センサチップ、２…ＳＰＡＤ、３…中央部、４…外周部、１０…半導体基板、１０Ａ…光入射面、１１…ウェル層、１２…ピニング層、１３…アノード、１４…ｐ型半導体領域、１５…ｎ型半導体領域、１６…カソード、１７…ｐ型半導体領域、２０…配線層、２１〜２３…光反射膜、３０…画素分離溝、３１…絶縁膜、３２…金属膜、３３…画素間遮光膜、３４…オンチップレンズ、３５…切り欠き部、３６…インナーレンズ、３７…平坦化層、３８…アウターレンズ、５０〜５２…凹凸形状、Ｌ…入射光、ＡＲ…画素アレイ、Ｐ…画素、Ｐ１…中央画素、Ｐ２…外周画素、ＭＲ…増倍領域、ＴＩ…画素分離膜。
【図１】
2020155514.tif 000003
【図２】
2020155514.tif 000004
【図３Ａ】
2020155514.tif 000005
【図３Ｂ】
2020155514.tif 000006
【図４Ａ】
2020155514.tif 000007
【図４Ｂ】
2020155514.tif 000008
【図４Ｃ】
2020155514.tif 000009
【図４Ｄ】
2020155514.tif 000010
【図４Ｅ】
2020155514.tif 000011
【図５】
2020155514.tif 000012
【図６】
2020155514.tif 000013
【図７】
2020155514.tif 000014
【図８】
2020155514.tif 000015
【図９】
2020155514.tif 000016
【図１０】
2020155514.tif 000017
【図１１Ａ】
2020155514.tif 000018
【図１１Ｂ】
2020155514.tif 000019
【図１１Ｃ】
2020155514.tif 000020
【図１１Ｄ】
2020155514.tif 000021
【図１１Ｅ】
2020155514.tif 000022
【図１１Ｆ】
2020155514.tif 000023
【図１２】
2020155514.tif 000024
【図１３】
2020155514.tif 000025
【図１４】
2020155514.tif 000026
【図１５】
2020155514.tif 000027
【図１６】
2020155514.tif 000028
【図１７】
2020155514.tif 000029
【図１８】
2020155514.tif 000030
【図１９】
2020155514.tif 000031
【図２０】
2020155514.tif 000032
【図２１】
2020155514.tif 000033
【図２２】
2020155514.tif 000034
【図２３】
2020155514.tif 000035
【図２４】
2020155514.tif 000036
【図２５】
2020155514.tif 000037
【図２６】
2020155514.tif 000038
【図２７】
2020155514.tif 000039
【図２８Ａ】
2020155514.tif 000040
【図２８Ｂ】
2020155514.tif 000041
【図２９】
2020155514.tif 000042
【図３０】
2020155514.tif 000043
【図３１】
2020155514.tif 000044
【図３２】
2020155514.tif 000045
【図３３】
2020155514.tif 000046
【図３４】
2020155514.tif 000047
【図３５】
2020155514.tif 000048