(57)【要約】【課題】  隣接するメモリセル間の距離を広く保つことが可能な不揮発性記憶装置を提供する。【解決手段】  実施形態に係る不揮発性記憶装置は、それぞれが第１の方向に延伸する複数の第１の配線１０と、それぞれが第２の方向に延伸し、複数の第１の配線と交差する複数の第２の配線２０と、複数の第１の配線と複数の第２の配線との間に接続され、それぞれが抵抗変化記憶素子及びセレクタを含む複数のメモリセル３０とを備え、第１の方向及び第２の方向に対して垂直な第３の方向から見て、任意の第１の配線に接続されたメモリセルは任意の第１の配線に対応して直線状に配列され、任意の第２の配線に接続されたメモリセルは任意の第２の配線に対して交互に逆方向にずれて配列されている。【選択図】図２
2020155585.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが第１の方向に延伸する複数の第１の配線と、
それぞれが第２の方向に延伸し、前記複数の第１の配線と交差する複数の第２の配線と、
前記複数の第１の配線と前記複数の第２の配線との間に接続され、それぞれが抵抗変化記憶素子及びセレクタを含む複数のメモリセルと、
を備えた不揮発性記憶装置であって、
前記第１の方向及び前記第２の方向に対して垂直な第３の方向から見て、任意の前記第１の配線に接続されたメモリセルは前記任意の第１の配線に対応して直線状に配列され、任意の前記第２の配線に接続されたメモリセルは前記任意の第２の配線に対して交互に逆方向にずれて配列されている
ことを特徴とする不揮発性記憶装置。
【請求項２】
前記第１の方向と前記第２方向とは互いに直交している
ことを特徴とする請求項１に記載の不揮発性記憶装置。
【請求項３】
前記複数の第１の配線は、前記複数のメモリセルの下層側に設けられている
ことを特徴とする請求項１に記載の不揮発性記憶装置。
【請求項４】
前記任意の第１の配線に接続されたメモリセルは、前記任意の第１の配線の中心線に対応して直線状に配列されている
ことを特徴とする請求項１に記載の不揮発性記憶装置。
【請求項５】
前記任意の第１の配線に接続されたメモリセルは、等間隔で配列されている
ことを特徴とする請求項１に記載の不揮発性記憶装置。
【請求項６】
前記任意の第２の配線に接続されたメモリセルは、前記任意の第２の配線の中心線に対して交互に逆方向にずれて配列されている
ことを特徴とする請求項１に記載の不揮発性記憶装置。
【請求項７】
前記任意の第２の配線に接続されたメモリセルの前記任意の第２の配線の中心線に対するずれ量は等しい
ことを特徴とする請求項６に記載の不揮発性記憶装置。
【請求項８】
前記任意の第２の配線に接続された連続する３つのメモリセルを第１、第２及び第３のメモリセルとして、前記第１のメモリセルと前記第３のメモリセルとは、前記第２のメモリセルの中心点を通り且つ前記第１の方向に平行な線に対して対称な位置に配置されている
ことを特徴とする請求項１に記載の不揮発性記憶装置。
【請求項９】
前記任意の第２の配線に接続された連続する３つのメモリセルを第１、第２及び第３のメモリセルとして、前記第１のメモリセルと前記第３のメモリセルとは、前記第２のメモリセルが接続された第１の配線の中心線に対して対称な位置に配置されている
ことを特徴とする請求項１に記載の不揮発性記憶装置。
【請求項１０】
前記抵抗変化記憶素子は、磁気抵抗効果素子である
ことを特徴とする請求項１に記載の不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、不揮発性記憶装置に関する。
【背景技術】
【０００２】
磁気抵抗効果素子等の抵抗変化記憶素子及びスイッチング機能を有する素子を含むメモリセルが半導体基板上に集積化された不揮発性記憶装置（半導体集積回路装置）が提案されている。
しかしながら、高集積化された不揮発性記憶装置を得ようとすると、隣接するメモリセル間の距離が短くなり、隣接するメモリセルの影響が問題になってくる。
【０００３】
したがって、隣接するメモリセル間の距離を広く保つことが可能な不揮発性記憶装置が望まれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１６／０３７９７０１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
隣接するメモリセル間の距離を広く保つことが可能な不揮発性記憶装置を提供する。
【課題を解決するための手段】
【０００６】
実施形態に係る不揮発性記憶装置は、それぞれが第１の方向に延伸する複数の第１の配線と、それぞれが第２の方向に延伸し、前記複数の第１の配線と交差する複数の第２の配線と、前記複数の第１の配線と前記複数の第２の配線との間に接続され、それぞれが抵抗変化記憶素子及びセレクタを含む複数のメモリセルと、を備えた不揮発性記憶装置であって、前記第１の方向及び前記第２の方向に対して垂直な第３の方向から見て、任意の前記第１の配線に接続されたメモリセルは前記任意の第１の配線に対応して直線状に配列され、任意の前記第２の配線に接続されたメモリセルは前記任意の第２の配線に対して交互に逆方向にずれて配列されている。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る不揮発性記憶装置の構成を示した等価回路図である。
【図２】実施形態に係る不揮発性記憶装置の構成を模式的に示した平面図である。
【図３】実施形態に係る不揮発性記憶装置の構成の一例を模式的に示した断面図である。
【図４】実施形態に係る不揮発性記憶装置における第１の配線、第２の配線及びメモリセルの配置を模式的に示した平面図である。
【図５】実施形態に係る不揮発性記憶装置に用いる磁気抵抗効果素子の具体的な構成の一例を模式的に示した断面図である。
【図６】実施形態に係る不揮発性記憶装置に用いる磁気抵抗効果素子の具体的な構成の他の例を模式的に示した断面図である。
【図７】実施形態に係る不揮発性記憶装置の構成の他の例を模式的に示した断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して実施形態を説明する。
図１は、実施形態に係る不揮発性記憶装置（半導体集積回路装置）の構成を示した等価回路図である。図２は、実施形態に係る不揮発性記憶装置の構成を模式的に示した平面図である。図３は、実施形態に係る不揮発性記憶装置の構成を模式的に示した断面図（図２の方向Ｄ１に平行な方向の断面図）である。
【０００９】
本実施形態に係る不揮発性記憶装置は、複数の第１の配線１０と複数の第２の配線２０との間に複数のメモリセル３０が設けられ、第１の配線１０と第２の配線２０との組によって１つのメモリセル３０を選択可能な構造を有している。第１の配線１０、第２の配線２０及びメモリセル３０は、半導体基板（図示せず）の主面側に設けられている。半導体基板の主面側には、周辺回路用のトランジスタや配線等（図示せず）も設けられている。
【００１０】
複数の第１の配線１０のそれぞれは第１の方向Ｄ１に延伸し、複数の第２の配線２０のそれぞれは第２の方向Ｄ２に延伸している。複数の第１の配線１０と複数の第２の配線２０とは互いに交差している。本実施形態では、第１の配線１０と第２の配線２０とは互いに直交している。すなわち、第１の方向Ｄ１と第２方向Ｄ２とは互いに直交している。本実施形態では、第１の配線１０はメモリセル３０よりも下層側に設けられており、第２の配線２０はメモリセル３０よりも上層側に設けられている。すなわち、第１の配線１０は下層配線であり、第２の配線２０は上層配線である。第１の配線１０及び第２の配線２０の一方はワード線に対応し、第１の配線１０及び第２の配線２０の他方はビット線に対応する。
【００１１】
各メモリセル３０は、対応する第１の配線１０と対応する第２の配線２０との間に接続され、磁気抵抗効果素子（不揮発性の抵抗変化記憶素子）４０及びセレクタ５０の直列接続構造を有している。具体的には、メモリセル３０は、磁気抵抗効果素子４０及びセレクタ５０が積層された構造を有している。
【００１２】
第１の方向Ｄ１及び第２の方向Ｄ２に対して垂直な第３の方向Ｄ３（すなわち、磁気抵抗効果素子４０及びセレクタ５０の積層方向）から見て、任意の第１の配線１０に接続されたメモリセル３０は、任意の第１の配線１０に対応して直線状に配列されている。また、第３の方向Ｄ３から見て、任意の第２の配線２０に接続されたメモリセル３０は、任意の第２の配線２０に対して交互に逆方向にずれて配列されている。
【００１３】
理想的には（例えば、リソグラフィでの位置合わせずれ等のない理想的な場合）、任意の第１の配線１０に接続されたメモリセル３０は、任意の第１の配線１０の中心線に対応して直線状に配列されている。また、任意の第１の配線１０に接続されたメモリセル３０は、等間隔で配列されている。
【００１４】
理想的には、任意の第２の配線２０に接続されたメモリセル３０は、任意の第２の配線２０の中心線に対して交互に逆方向にずれて配列されている。任意の第２の配線２０に接続されたメモリセル３０の任意の第２の配線２０の中心線に対するずれ量は等しい。
【００１５】
第１の配線１０、第２の配線２０及びメモリセル３０の配置について、より具体的に説明する。図４は、第１の配線１０、第２の配線２０及びメモリセル３０の配置を模式的に示した平面図であり、図２の一部を拡大して示した図に対応する。
図４に示すように、連続する３つの第１の配線を第１の配線１０ａ、１０ｂ及び１０ｃとし、連続する３つの第２の配線を第２の配線２０ａ、２０ｂ及び２０ｃとする。
【００１６】
図４に示すように、任意の第２の配線（例えば、第２の配線２０ｂ）に接続された連続する３つのメモリセル３０ｂ、３０ｄ及び３０ｇをそれぞれ、第１のメモリセル、第２のメモリセル及び第３のメモリセルとする。第１のメモリセル３０ｂと第３のメモリセル３０ｇとは、第２のメモリセル３０ｄの中心点ＣＰを通り且つ第１の方向Ｄ１に平行な線Ｌ１に対して対称な位置に配置されている。理想的には、第１のメモリセル３０ｂと第３のメモリセル３０ｇとは、第１の配線１０ｂの中心線ＣＬに対して対称な位置に配置されている。この場合、上述した線Ｌ１と中心線ＣＬとは一致する。
【００１７】
また、任意のメモリセル（例えば、メモリセル３０ｄ）を囲む６つのメモリセル３０ａ、３０ｂ、３０ｃ、３０ｅ、３０ｆ及び３０ｇの中心点を結んで得られる六角形は、２回回転対象である。当該六角形は、メモリセル３０ｄの中心点ＣＰを通り且つ第１の方向Ｄ１に平行な線Ｌ１に対して線対称であり、メモリセル３０ｄの中心点ＣＰを通り且つ第２の方向Ｄ２に平行な線Ｌ２に対して線対称である。また、当該六角形は、正六角形であることが好ましい。すなわち、当該六角形が正六角形となるように、第１の配線１０のピッチ及び第２の配線２０のピッチを最適化することが望ましい。
【００１８】
図５は、本実施形態に係る不揮発性記憶装置に用いる磁気抵抗効果素子４０の具体的な構成を模式的に示した断面図である。なお、磁気抵抗効果素子は、ＭＴＪ（magnetic tunnel junction）素子とも呼ばれる。
磁気抵抗効果素子４０は、記憶層（第１の磁性層）４１と、参照層（第２の磁性層）４２と、トンネルバリア層（非磁性層）４３と、シフトキャンセリング層（第３の磁性層）４４と、下地層４５と、キャップ層４６とを含んでいる。
【００１９】
記憶層４１は、強磁性材料で形成され、可変の磁化方向を有している。可変の磁化方向とは、所定の書き込み電流に対して磁化方向が変わることを意味する。記憶層４１は、例えば、垂直磁化の特性を有する強磁性材料で形成されている。記憶層４１は、鉄（Ｆｅ）及びコバルト（Ｃｏ）の少なくとも一方を含有している。記憶層４１は、鉄（Ｆｅ）及びコバルト（Ｃｏ）の少なくとも一方に加えて、さらにボロン（Ｂ）を含有していてもよい。
【００２０】
参照層４２は、強磁性材料で形成され、固定された磁化方向を有している。固定された磁化方向とは、所定の書き込み電流に対して磁化方向が変わらないことを意味する。参照層４２は、トンネルバリア層４３に隣接する第１の層部分４２ａと、トンネルバリア層４３に隣接していない第２の層部分４２ｂとを含んでいる。第１の層部分４２ａは、例えば、垂直磁化の特性を有する強磁性材料で形成されており、鉄（Ｆｅ）、コバルト（Ｃｏ）及びボロン（Ｂ）を含有している。第２の層部分４２ｂは、例えば、垂直磁化の特性を有する強磁性材料で形成されており、コバルト（Ｃｏ）と、プラチナ（Ｐｔ）、ニッケル（Ｎｉ）及びパラジウム（Ｐｄ）から選択された少なくとも１つの元素とを含有している。
【００２１】
トンネルバリア層４３は、記憶層４１と参照層４２との間に介在する絶縁層であり、マグネシウム（Ｍｇ）及び酸素（Ｏ）を含有している。
シフトキャンセリング層４３は、強磁性材料で形成され、参照層４２の磁化方向に対して反平行の固定された磁化方向を有しており、参照層４２から記憶層４１に印加される磁界をキャンセルする機能を有している。シフトキャンセリング層４３は、例えば、垂直磁化の特性を有する強磁性材料で形成されており、コバルト（Ｃｏ）と、プラチナ（Ｐｔ）、ニッケル（Ｎｉ）及びパラジウム（Ｐｄ）から選択された少なくとも１つの元素とを含有している。
【００２２】
上述した磁気抵抗効果素子４０は、ＳＴＴ（spin transfer torque）型の磁気抵抗効果素子であり、垂直磁化を有している。すなわち、記憶層４１の磁化方向はその主面に対して垂直な方向であり、参照層４２の磁化方向はその主面に対して垂直な方向であり、シフトキャンセリング層４４の磁化方向はその主面に対して垂直な方向である。
【００２３】
上述した磁気抵抗効果素子４０は、記憶層４１の磁化方向が参照層４２の磁化方向に対して平行である低抵抗状態と、記憶層４１の磁化方向が参照層４２の磁化方向に対して反平行である高抵抗状態とを有している。したがって、磁気抵抗効果素子４０は、抵抗状態（低抵抗状態及び高抵抗状態）に応じて２値データ（０又は１）を記憶することが可能である。また、磁気抵抗効果素子４０に流れる電流の方向に応じて、低抵抗状態又は高抵抗状態を磁気抵抗効果素子４０に設定することが可能である。
【００２４】
なお、図５に示した磁気抵抗効果素子４０は、下層側（半導体基板側）から順に参照層４２、トンネルバリア層４３及び記憶層４１が積層されたトップフリー型の構成を有しているが、図６に示すように、下層側（半導体基板側）から順に記憶層４１、トンネルバリア層４３及び参照層４２が積層されたボトムフリー型の構成を有していてもよい。
【００２５】
セレクタ５０は、磁気抵抗効果素子４０を選択するためのものであり、スイッチング機能を有している。例えば、スイッチング機能を有する２端子型のスイッチング素子が用いられる。セレクタ５０がオン状態になると、磁気抵抗効果素子４０が選択され、磁気抵抗効果素子４０に対する書き込み及び読み出しが可能となる。例えば、セレクタ（スイッチング素子）には、ダイオードや、カルコゲン元素を含んだ２端子型のスイッチング素子を用いることができる。
【００２６】
上述したカルコゲン元素を含んだ２端子型のスイッチング素子では、２端子間に印加される電圧が閾電圧よりも小さい場合には、スイッチング素子は高抵抗状態（例えば、電気的に非導通状態）である。２端子間に印加される電圧が閾電圧よりも大きくなると、スイッチング素子は低抵抗状態（例えば、電気的に導通状態）に移行する。スイッチング素子は、双方向において、上述した機能を有していてもよい。上述したスイッチング素子は、Ｔｅ、Ｓｅ及びＳからなる群から選択された少なくとも１つのカルコゲン元素を含んでいてもよい。或いは、これらのカルコゲン元素を含有する化合物であるカルコゲナイドを含んでいてもよい。また、上述したスイッチング素子は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ａｓ、Ｐ及びＳｂからなる群から選択された少なくとも１つの元素を含んでいてもよい。
【００２７】
以上のように、本実施形態によれば、任意の第１の配線１０に接続されたメモリセル３０が任意の第１の配線１０に対応して直線状に配列され、任意の第２の配線２０に接続されたメモリセル３０が任意の第２の配線２０に対して交互に逆方向にずれて配列されている。本実施形態では、このような構成により、隣接するメモリセル３０間の距離を広く保つことができ、隣接するメモリセル３０の影響を抑制することが可能な不揮発性記憶装置を容易に得ることができる。以下、説明を加える。
【００２８】
磁気抵抗効果素子のパターニングには、ＩＢＥ（ion beam etching）が広く用いられている。しかしながら、隣接する磁気抵抗効果素子間の距離が短くなると、シャドウイング効果によって磁気抵抗効果素子を適正に加工することができなくなる。また、隣接する磁気抵抗効果素子間の距離が短くなると、隣接する磁気抵抗効果素子からの磁界の影響が増大するといった問題がある。したがって、隣接するメモリセル間の距離を広く保つことが重要である。
【００２９】
本実施形態のように、メモリセルを六角形状に配置することで、隣接するメモリセル間の距離を広く保つことが可能である。ただし、メモリセルの配列に合わせて第１の配線及び第２の配線を単純に配置すると、第１の配線と第２の配線とは斜めに交差することになる。このような斜め配線を的確に形成することは容易ではない。
【００３０】
本実施形態では、任意の第２の配線２０に接続されたメモリセル３０が任意の第２の配線２０に対して交互に逆方向にずれて配列されているため、上述したような問題を抑制することが可能であり、隣接するメモリセル３０間の距離を広く保つことが可能な不揮発性記憶装置を容易に得ることができる。
【００３１】
また、図４に示すように、メモリセル３０を対称的に配置することで、隣接メモリセルからの磁界の影響をキャンセルすることが可能である。
また、本実施形態では、第１の配線１０がメモリセル３０よりも下層側に設けられている。そのため、平坦な平面上にメモリセル３０を形成することができる。仮に、第２の配線２０がメモリセル３０よりも下層側に設けられているとすると、メモリセル３０が第２の配線２０のエッジを含む領域上に形成されることになる。そのため、平坦な平面上にメモリセル３０を形成することが難しくなる。本実施形態では、第１の配線１０がメモリセル３０よりも下層側に設けられているため、平坦な平面上にメモリセル３０を形成することが可能である。
【００３２】
なお、上述した実施形態では、図３に示すように、磁気抵抗効果素子４０上にセレクタ５０を設けた構成であったが、図７に示すように、セレクタ５０上に磁気抵抗効果素子４０を設けた構成であってもよい。
また、上述した実施形態では、不揮発性の抵抗変化記憶素子として磁気抵抗効果素子４０を用いたが、他の不揮発性の抵抗変化記憶素子を用いてもよい。
【００３３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３４】
１０…第１の配線      ２０…第２の配線      ３０…メモリセル
４０…磁気抵抗効果素子（不揮発性の抵抗変化記憶素子）
４１…記憶層      ４２…参照層      ４３…トンネルバリア層
４４…シフトキャンセリング層      ４５…下地層      ４６…キャップ層
５０…セレクタ
【図１】
2020155585.tif 000003
【図２】
2020155585.tif 000004
【図３】
2020155585.tif 000005
【図４】
2020155585.tif 000006
【図５】
2020155585.tif 000007
【図６】
2020155585.tif 000008
【図７】
2020155585.tif 000009