(57)【要約】【課題】センサ配線が隣り合う２つの検出電極のスリットに重畳しても表示品位の低下が抑制されるセンサ付き表示装置を提供する。【解決手段】センサ付き表示装置は、第１基板上に、複数の検出電極と、複数のセンサ配線と、複数の画素と、複数の走査線と、複数の信号線と、を備える。複数の検出電極は、第１方向及び第２方向にマトリクス状に配列されている。センサ配線と、信号線とは、第１方向に交互に配置され、同層に形成される。第１方向に隣接して並ぶ２つ画素のスイッチング素子は、１つの信号線に接続され、当該信号線が２つの画素に跨がる検出電極に重畳している。センサ配線は、第１方向に並ぶ２つの画素の間にあり、当該センサ配線は、第１方向に隣り合う２つの検出電極のスリットに重畳する。【選択図】図４
2020155059.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板の上方に、第１方向及び前記第１方向に交差する第２方向にマトリクス状に配列された複数の検出電極と、
前記検出電極に接続される複数のセンサ配線と、
複数の画素を含み、前記第１方向及び前記第２方向にマトリクス状に配列された複数の画素と、
前記画素のスイッチング素子を走査し、前記第１方向に延在する複数の走査線と、
前記画素の前記スイッチング素子に接続され、前記第２方向に延在する複数の信号線と、
を含み、
前記センサ配線と、前記信号線とは、第１方向に交互に配置され、同層に形成され、
前記第１方向に隣接して並ぶ２つ前記画素のスイッチング素子は、１つの信号線に接続され、当該信号線が２つの前記画素に跨がる検出電極に重畳し、
前記センサ配線は、前記第１方向に並ぶ２つの前記画素の間にあり、当該センサ配線は、前記第１方向に隣り合う２つの検出電極のスリットに重畳する、
センサ付き表示装置。
【請求項２】
前記センサ配線は、前記画素内に突出した、前記検出電極と接続するための台座を有している、請求項１に記載のセンサ付き表示装置。
【請求項３】
前記走査線と前記信号線とが交差する交差部の近傍において、前記台座が２つあり、一方の前記台座は、他方の前記台座に対して前記交差部を中心として回転対称の位置に配置されている請求項２に記載のセンサ付き表示装置。
【請求項４】
１つの前記検出電極には、複数の前記センサ配線が電気的に接続される、請求項１から３のいずれか１項に記載のセンサ付き表示装置。
【請求項５】
前記スリットは、前記第２方向に延在している請求項１から４のいずれか１項に記載のセンサ付き表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ付き表示装置に関する。
【背景技術】
【０００２】
特許文献１には、タッチスクリーン内蔵型表示装置が記載されている。このタッチスクリーン内蔵型表示装置は、複数の検出電極と、複数のセンサ配線とを有する。複数のセンサ配線は、複数の検出電極に接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１８−０６０１５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１（図４）の技術では、センサ配線は、映像のデータ信号を伝送する信号線の上に絶縁層を介して重畳している。そして、センサ配線は、検出電極に覆われている。
【０００５】
本発明は、センサ配線が隣り合う２つの検出電極のスリットに重畳しても表示品位の低下が抑制されるセンサ付き表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一態様のセンサ付き表示装置は、第１基板と、前記第１基板の上方に、第１方向及び前記第１方向に交差する第２方向にマトリクス状に配列された複数の検出電極と、前記検出電極に接続される複数のセンサ配線と、複数の画素を含み、前記第１方向及び前記第２方向にマトリクス状に配列された複数の画素と、前記画素のスイッチング素子を走査し、前記第１方向に延在する複数の走査線と、前記画素の前記スイッチング素子に接続され、前記第２方向に延在する複数の信号線と、を含み、前記センサ配線と、前記信号線とは、第１方向に交互に配置され、同層に形成され、前記第１方向に隣接して並ぶ２つ前記画素のスイッチング素子は、１つの信号線に接続され、当該信号線が２つの前記画素に跨がる検出電極に重畳し、前記センサ配線は、前記第１方向に並ぶ２つの前記画素の間にあり、当該センサ配線は、前記第１方向に隣り合う２つの検出電極のスリットに重畳する。
【図面の簡単な説明】
【０００７】
【図１】図１は、本実施形態の表示装置を示す分解斜視図である。
【図２】図２は、アレイ基板を模式的に示す平面図である。
【図３】図３は、本実施形態に係る表示領域の画素配列を表す回路図である。
【図４】図４は、画素の模式的な平面図において、センサ配線及び信号線の配置を説明する平面図である。
【図５】図５は、図４のＶ−Ｖ’断面を説明する部分断面図である。
【図６】図６は、センサ配線と検出電極との接続位置を説明するための説明図である。
【図７】図７は、図４及び図６のＶＩＩ−ＶＩＩ’断面を説明する部分断面図である。
【図８】図８は、図６のＶＩＩＩ−ＶＩＩＩ’断面を説明する部分断面図である。
【図９】図９は、図６のＩＸ−ＩＸ’断面を説明する部分断面図である。
【発明を実施するための形態】
【０００８】
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、本開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本開示と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００９】
図１は、本実施形態の表示装置を示す分解斜視図である。図１に示すように、センサ付き表示装置ＰＮＬは、アレイ基板ＳＵＢ１と、対向基板ＳＵＢ２とを備えている。図１に示すように、センサ付き表示装置ＰＮＬにおいて、表示領域ＤＡの外側に周辺領域ＢＥが設けられている。表示領域ＤＡは、四角形状に形成されているが、表示領域ＤＡの外形の形状は限定されない。例えば、表示領域ＤＡには、切り欠きがあってもよく、あるいは表示領域ＤＡが他の多角形状に形成されてもよいし、表示領域ＤＡが円形状あるいは楕円形状などの他の形状に形成されてもよい。
【００１０】
本実施形態において、第１方向Ｘは、表示領域ＤＡの短辺に沿った方向である。第２方向Ｙは、第１方向Ｘと交差（又は直交）する方向である。これに限定されず、第２方向Ｙは第１方向Ｘに対して９０°以外の角度で交差していてもよい。第１方向Ｘと第２方向Ｙとで規定される平面は、アレイ基板ＳＵＢ１の面と平行となる。また、第１方向Ｘ及び第２方向Ｙに直交する第３方向Ｚは、アレイ基板ＳＵＢ１の厚み方向である。
【００１１】
表示領域ＤＡは、画像を表示させるための領域であり、複数の画素Ｐｉｘと重なる領域である。周辺領域ＢＥは、アレイ基板ＳＵＢ１の外周よりも内側で、かつ、表示領域ＤＡよりも外側の領域を示す。なお、周辺領域ＢＥは表示領域ＤＡを囲う枠状であってもよく、その場合、周辺領域ＢＥは額縁領域とも言える。
【００１２】
画像を表示する表示領域ＤＡは、静電容量を検出する検出装置に含まれるセンサ領域を含む。図１に示すように、検出電極ＣＥは、表示領域ＤＡにおいて、第１方向Ｘ及び第２方向Ｙに行列状に複数配列される。それぞれの検出電極ＣＥは、平面視で矩形状、又は正方形状で模式的に示すが、検出電極ＣＥの詳細な形状は、後述する。検出電極ＣＥは、例えば、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透光性を有する導電性材料で構成されている。
【００１３】
図１に示すように、アレイ基板ＳＵＢ１の一方の面側の周辺領域ＢＥには、外縁配線ＣＥ−Ｇと、集積回路ＣＰと、が設けられている。例えば、外縁配線ＣＥ−Ｇは、表示領域ＤＡの長辺と短辺とに沿って連続して設けられており、表示領域ＤＡを囲んでいる。
【００１４】
センサ付き表示装置ＰＮＬは、表示領域ＤＡにセンサ領域が一体化された表示装置である。具体的には、センサ付き表示装置ＰＮＬにおいて、表示領域ＤＡの部材の一部が、センサ領域の検出電極ＣＥとなっている。
【００１５】
図２は、アレイ基板を模式的に示す平面図である。図２に示すように、検出電極ＣＥは、スリットＳＰＡ、ＳＰＢにより、第１方向Ｘ及び第２方向Ｙに行列状に分けられている。周辺領域ＢＥの短辺側には、接続回路ＭＰと集積回路ＣＰとが設けられている。また、周辺領域ＢＥの短辺側には、不図示のフレキシブル基板が接続される。なお、接続回路ＭＰと集積回路ＣＰとの配置は、これに限定されず、例えばモジュール外部の制御基板やフレキシブル基板上に備えられていてもよい。
【００１６】
検出電極ＣＥは、センサ配線ＳＭ及び接続回路ＭＰを介して、集積回路ＣＰと電気的に接続される。複数のセンサ配線ＳＭはそれぞれ、表示領域ＤＡに配置された、複数の検出電極ＣＥのそれぞれに電気的に接続され、周辺領域ＢＥまで引き出されている。複数のセンサ配線ＳＭのそれぞれは第２方向Ｙに沿って延在し、複数のセンサ配線ＳＭは第１方向Ｘに亘って並んで配置されている。例えば、集積回路ＣＰに内蔵された駆動回路は、周辺領域ＢＥに配置された接続回路ＭＰと、センサ配線ＳＭとを介して、複数の検出電極ＣＥにそれぞれ接続される。
【００１７】
コンタクトホールＴＨには、検出電極ＣＥと、検出電極ＣＥと重畳するセンサ配線ＳＭとが電気的に接続する台座（図７参照）がある。１つのセンサ配線ＳＭは、図２において模式的に１つの検出電極ＣＥと接続される。
【００１８】
センサ付き表示装置ＰＮＬは、さらに接続回路ＭＰを備える。接続回路ＭＰは、検出電極ＣＥと集積回路ＣＰとの間に設けられる。接続回路ＭＰは、集積回路ＣＰから供給される制御信号に基づいて、検出駆動の対象となる検出電極ＣＥと集積回路ＣＰとの接続と遮断とを切り換える回路である。接続回路ＭＰは、アナログフロントエンドを有している。
【００１９】
図３は、本実施形態に係る表示領域の画素配列を表す回路図である。以下、複数の走査線ＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４、ＧＬ５及びＧＬ６を総称して、ＧＬとすることがある。ここで、走査線ＧＬは、第１方向に延在している。複数の信号線ＳＬ１、ＳＬ２、ＳＬ３及びＳＬ４を総称して、信号線ＳＬとすることがある。信号線ＳＬは、第１方向に交差する第２方向に延在している。アレイ基板ＳＵＢ１には、図３に示す各副画素ＳＰｉｘ１、ＳＰｉｘ２、ＳＰｉｘ３のスイッチング素子Ｔｒ、信号線ＳＬ、走査線ＧＬ等が形成されている。信号線ＳＬ１からＳＬ４は、各画素電極ＰＥ（図４参照）に画素信号を供給するための配線である。走査線ＧＬ１からＧＬ６は、各スイッチング素子Ｔｒを駆動するゲート信号を供給するための配線である。
【００２０】
図１に示す表示領域ＤＡの画素Ｐｉｘには、図３に示すように、マトリクス状に配列された複数の副画素ＳＰｉｘ１、ＳＰｉｘ２、ＳＰｉｘ３が含まれる。以下、複数の副画素ＳＰｉｘ１、ＳＰｉｘ２、ＳＰｉｘ３を総称して、副画素ＳＰｉｘとすることがある。副画素ＳＰｉｘ１、ＳＰｉｘ２、ＳＰｉｘ３は、それぞれスイッチング素子Ｔｒ及び液晶層ＬＣの容量を備えている。スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴで構成されている。後述する画素電極ＰＥと検出電極ＣＥとの間に第３絶縁層１３（図５参照）が設けられ、これらによって図３に示す保持容量Ｃｓが形成される。
【００２１】
図３に示すカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域が周期的に配列されている。上述した図３に示す各副画素ＳＰｉｘ１、ＳＰｉｘ２、ＳＰｉｘ３に、Ｒ、Ｇ、Ｂの３色の色領域が１組として対応付けられる。そして、３色の色領域に対応する副画素ＳＰｉｘ１、ＳＰｉｘ２、ＳＰｉｘ３を１組として画素Ｐｉｘが構成される。なお、カラーフィルタは、４色以上の色領域を含んでいてもよい。なお、副画素ＳＰｉｘ１、ＳＰｉｘ２、ＳＰｉｘ３は、それぞれ画素と称してもよい。
【００２２】
図３に示すように、信号線ＳＬ２は、副画素ＳＰｉｘ２と副画素ＳＰｉｘ３に共有されている。信号線ＳＬ３は、副画素ＳＰｉｘ１と副画素ＳＰｉｘ２に共有されている。信号線ＳＬ４は、副画素ＳＰｉｘ３と副画素ＳＰｉｘ１に共有されている。２列に含まれる副画素ＳＰｉｘが１つの信号線ＳＬを共有するとは、第１方向に隣接して並ぶ２つの副画素ＳＰｉｘのスイッチング素子Ｔｒが、１つの信号線ＳＬに接続されていることである。
【００２３】
２列に含まれる副画素ＳＰｉｘが１つの信号線ＳＬを共有するので、信号線ＳＬの数を減らすことができる。このため、信号線ＳＬ１と信号線ＳＬ２の間にある２つの副画素ＳＰｉｘ１と副画素ＳＰｉｘ２との間に、信号線ＳＬと同じ方向に延在するセンサ配線ＳＭを配置することができる。同様に、信号線ＳＬ２と信号線ＳＬ３の間にある２つの副画素ＳＰｉｘ３と副画素ＳＰｉｘ１との間に、センサ配線ＳＭを配置している。信号線ＳＬ３と信号線ＳＬ４の間にある２つの副画素ＳＰｉｘ２と副画素ＳＰｉｘ３との間に、センサ配線ＳＭを配置している。以上説明したように、センサ配線ＳＭと信号線ＳＬとは第１方向に交互に配置される。
【００２４】
走査線ＧＬが延在する方向に隣り合う副画素ＳＰｉｘは、異なる走査線ＧＬに接続される。図３において、走査線ＧＬ１には、左から１つ置きに、副画素ＳＰｉｘ１、ＳＰｉｘ３、ＳＰｉｘ２、ＳＰｉｘ１が接続される。走査線ＧＬ２には、左から１つ置きに、副画素ＳＰｉｘ２、ＳＰｉｘ１、ＳＰｉｘ３が接続される。
【００２５】
例えば、カラーフィルタＣＦＲが割り当てられた副画素ＳＰｉｘ１を駆動する場合を考える。不図示の走査線駆動回路が、走査線ＧＬ１及びＧＬ２を同時選択する。信号線ＳＬ１、ＳＬ３に映像の赤（Ｒ）の階調データに応じた信号を伝送する。
【００２６】
次に、カラーフィルタＣＦＧが割り当てられた副画素ＳＰｉｘ２を駆動する場合を考える。不図示の走査線駆動回路が、走査線ＧＬ１及びＧＬ２を同時選択する。信号線ＳＬ２、ＳＬ３に映像の緑（Ｇ）の階調データに応じた信号を伝送する。
【００２７】
次に、カラーフィルタＣＦＢが割り当てられた副画素ＳＰｉｘ３を駆動する場合を考える。不図示の走査線駆動回路が、走査線ＧＬ１及びＧＬ２を同時選択する。信号線ＳＬ２、ＳＬ４に映像の青（Ｂ）の階調データに応じた信号を伝送する。
【００２８】
次に、センサ付き表示装置ＰＮＬは、次行の副画素ＳＰｉｘを表示するため、次行の２つの走査線ＧＬ（走査線ＧＬ３、ＧＬ４）を同時選択する。以下、上述した駆動が繰り返される。
【００２９】
図４は、画素の模式的な平面図において、センサ配線及び信号線の配置を説明する平面図である。図５は、図４のＶ−Ｖ’断面を説明する部分断面図である。図６は、センサ配線と検出電極との接続位置を説明するための説明図である。図７は、図４及び図６のＶＩＩ−ＶＩＩ’断面を説明する部分断面図である。図８は、図６のＶＩＩＩ−ＶＩＩＩ’断面を説明する部分断面図である。図９は、図６のＩＸ−ＩＸ’断面を説明する部分断面図である。以下、図１から図９を用いて、本実施形態の具体的なセンサ付き表示装置ＰＮＬについて説明する。
【００３０】
図５に示すように、第１絶縁基板１０（以下、第１絶縁基板１０は、単に第１基板ということもある。）の上方には、信号線ＳＬ１、複数の画素電極ＰＥ、複数の検出電極ＣＥ、複数のセンサ配線ＳＭが形成されている。以下、複数のセンサ配線ＳＭを総称して、センサ配線ＳＭとすることがある。図４に示すように、走査線Ｇ１からＧ３は、第１方向Ｘに沿ってそれぞれ延出し、第２方向Ｙに等ピッチで並んでいる。走査線Ｇ１からＧ３も、図５に現れていないが、第１絶縁基板１０の上方に形成されている。
【００３１】
図４において、第２方向Ｙに対して反時計回りに鋭角に交差する方向を方向Ｄ１と定義し、第２方向Ｙに対して時計回りに鋭角に交差する方向を方向Ｄ２と定義する。なお、第２方向Ｙと方向Ｄ１とのなす角度θ１は、第２方向Ｙと方向Ｄ２とのなす角度θ２とほぼ同一である。信号線ＳＬは、概ね第２方向Ｙに沿ってそれぞれ延出し、第１方向Ｘに等ピッチで並んでいる。図示した例では、第２方向Ｙに向かって、２つの走査線ＧＬ間において、信号線ＳＬが方向Ｄ２に延出し、走査線ＧＬの間においては方向を変えて方向Ｄ１に延出している。これらの走査線ＧＬと、信号線ＳＬとは、Ｘ−Ｙ平面の平面視において、互いに交差している。
【００３２】
図５に示すように、第１絶縁基板１０の上方には、信号線ＳＬ１、複数の画素電極ＰＥ、複数の検出電極ＣＥ、複数のセンサ配線ＳＭが形成されている。図４に示すように、走査線ＧＬは、第１方向Ｘに沿ってそれぞれ延出し、第２方向Ｙに等ピッチで並んでいる。走査線ＧＬも、図５に現れていないが、第１絶縁基板１０の上方に形成されている。 
【００３３】
図４に示すように、スイッチング素子Ｔｒは、走査線ＧＬと信号線ＳＬとの交差部付近に位置し、走査線ＧＬ及び信号線ＳＬと電気的に接続されている。
【００３４】
図５に示すように、複数の画素電極ＰＥは、第１方向Ｘに間隔をおいて並んでいる。画素電極ＰＥは、信号線ＳＬ１とセンサ配線ＳＭとの間に位置している。画素電極ＰＥは、コンタクト部ＰＡ１、電極部ＰＢ１、及び、連結部ＰＣ１を有している。コンタクト部ＰＡ１は、スイッチング素子Ｔｒと電気的に接続される。電極部ＰＢ１は、コンタクト部ＰＡ１から、一方の走査線ＧＬに対して他方の側である走査線ＧＬに近接する側に延出している。電極部ＰＢ１は、帯状電極、線状電極、櫛歯電極などと称される場合もある。図４において、１つの画素電極ＰＥは、８本の電極部ＰＢ１を有している。２本の電極部ＰＢ１は、コンタクト部ＰＡ１に接続される。これらの電極部ＰＢ１は、第１方向Ｘに間隔をおいて並んでいる。連結部ＰＣ１は、８本の電極部ＰＢ１の両端部に繋がっている。これにより、一方の電極部ＰＢ１の一部分で断線が発生したとしても、連結部ＰＣ１を介して他方の電極部ＰＢ１から一方の電極部ＰＢ１に画素電位を供給することが可能となる。
【００３５】
なお、画素電極ＰＥの形状は、図４の例に限らず、例えば、連結部ＰＣ１の１つを省略してもよいし、電極部ＰＢ１の本数が８本でなく、例えば２本、３本や４本でもよい。
【００３６】
第１方向Ｘに隣り合う画素電極ＰＥ同士は、略同一の形状が第２方向Ｙの所定線に対して線対称になるように形成されている。
【００３７】
センサ配線ＳＭは、Ｘ−Ｙ平面の平面視において、第１方向Ｘに並ぶ２つの信号線ＳＬの間にあり、信号線ＳＬと同じ第２方向Ｙへ延出している。
【００３８】
図５において、アレイ基板ＳＵＢ１は、ガラス基板や樹脂基板などの透光性を有する第１絶縁基板１０を基体としている。アレイ基板ＳＵＢ１は、第１絶縁基板１０の対向基板ＳＵＢ２と対向する側に、第１絶縁層１１、第２絶縁層１２、第３絶縁層１３、信号線ＳＬ１、画素電極ＰＥ、検出電極ＣＥ、第１配向膜ＡＬ１などを備えている。以下の説明において、アレイ基板ＳＵＢ１から対向基板ＳＵＢ２に向かう方向を上方、あるいは、単に上と称する。
【００３９】
第１絶縁基板１０上に、図５の断面では現れないが、走査線ＧＬ及びゲート電極ＧＥ（図４参照）が設けられ、図５に示す第１絶縁層１１が走査線ＧＬ及びゲート電極ＧＥ（図４参照）を覆う。なお、第１絶縁層１１、走査線ＧＬ及びゲート電極ＧＥの下に、さらにシリコン酸化物やシリコン窒化物などの透光性を有する無機系材料によって形成されている絶縁層があってもよい。
【００４０】
第１絶縁層１１上には、図５の断面では現れないが、半導体層ＳＣ（図４参照）が積層されている。半導体層ＳＣは、例えば、アモルファスシリコンによって形成されているが、ポリシリコン又は酸化物半導体によって形成されていてもよい。
【００４１】
図５に示すように、第２絶縁層１２は、信号線ＳＬ及びセンサ配線ＳＭを覆っている。第２絶縁層１２は、例えばアクリル樹脂などの透光性を有する樹脂材料によって形成され、無機系材料によって形成された他の絶縁膜と比べて厚い膜厚を有している。ただし、第２絶縁層１２については無機系材料によって形成されたものであってもよい。
【００４２】
また、図５の断面では現れないが、第２絶縁層１２上には、半導体層ＳＣの一部を覆うソース電極ＳＥと、半導体層ＳＣの一部を覆うドレイン電極ＤＥとが設けられている。ドレイン電極ＤＥは、信号線ＳＬと同じ材料で形成されている。半導体層ＳＣ及びドレイン電極ＤＥ上には、第３絶縁層１３が設けられている。
【００４３】
図４に示すように、ソース電極ＳＥは、信号線ＳＬと同じ２つの導電体が、信号線ＳＬと同層でかつ第１方向Ｘに信号線ＳＬから伸びている。これにより、信号線ＳＬと電気的に接続するソース電極ＳＥは、平面視において、半導体層ＳＣの一端部と重畳している。
【００４４】
図４に示すように、平面視において、隣り合うソース電極ＳＥの導電体の間の位置には、ドレイン電極ＤＥが設けられている。ドレイン電極ＤＥは、平面視において、半導体層ＳＣと重畳している。ソース電極ＳＥ及びドレイン電極ＤＥと重畳しない部分は、スイッチング素子Ｔｒのチャネルとして機能する。図４に示すように、ドレイン電極ＤＥと電気的に接続されるコンタクト部ＰＡ１は、コンタクトホールで画素電極ＰＥと電気的に接続されている。以上説明したスイッチング素子Ｔｒは、ボトムゲート型であるが、トップゲート型であってもよい。
【００４５】
図５に示すように、センサ配線ＳＭは、第１絶縁層１１の上に位置している。センサ配線ＳＭは、Ａｌ、Ｍｏ、Ｗのいずれか１つを含む検出電極ＣＥよりも低抵抗な金属材料で形成されている。また、センサ配線ＳＭは、信号線ＳＬと同層に形成されて、信号線ＳＬと同じ材料で形成されている。
【００４６】
検出電極ＣＥは、第２絶縁層１２の上に位置している。また、図５において、検出電極ＣＥは、第３絶縁層１３を介して信号線ＳＬと対向している。第３絶縁層１３は、例えば、シリコン酸化物やシリコン窒化物などの透光性を有する無機系材料によって形成されている。
【００４７】
図５において、検出電極ＣＥのスリットＳＰＡは、センサ配線ＳＭの直上に位置している。つまり、センサ配線ＳＭは、前記第１方向に隣り合う２つの検出電極のスリットに重畳する。
【００４８】
検出電極ＣＥは、第３絶縁層１３によって覆われている。第３絶縁層１３は、例えば、シリコン酸化物やシリコン窒化物などの透光性を有する無機系材料によって形成されている。
【００４９】
画素電極ＰＥは、第３絶縁層１３の上に位置し、第３絶縁層１３を介して検出電極ＣＥと対向している。画素電極ＰＥ及び、検出電極ＣＥは、例えば、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などの透光性を有する導電材料によって形成されている。画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。第１配向膜ＡＬ１は、第３絶縁層１３も覆っている。
【００５０】
対向基板ＳＵＢ２は、ガラス基板や樹脂基板などの透光性を有する第２絶縁基板２０を基体としている。対向基板ＳＵＢ２は、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に、遮光層ＢＭ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
【００５１】
図５に示すように、遮光層ＢＭは、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に位置している。そして、図５に示すように、遮光層ＢＭは、画素電極ＰＥとそれぞれ対向する開口部ＡＰを規定している。遮光層ＢＭは、黒色の樹脂材料や、遮光性の金属材料によって形成されている。
【００５２】
カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢのそれぞれは、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に位置し、それぞれの端部が遮光層ＢＭに重なっている。一例では、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、それぞれ青色、赤色、緑色に着色された樹脂材料によって形成されている。
【００５３】
オーバーコート層ＯＣは、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを覆っている。オーバーコート層ＯＣは、透光性を有する樹脂材料によって形成されている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、例えば、水平配向性を示す材料によって形成されている。
【００５４】
以上説明したように、対向基板ＳＵＢ２は、遮光層ＢＭ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢなどを備えている。遮光層ＢＭは、図４に示した走査線ＧＬ、信号線ＳＬ、コンタクト部ＰＡ１、スイッチング素子Ｔｒなどの配線部と対向する領域に配置されている。
【００５５】
図５において、対向基板ＳＵＢ２は、３色のカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを備えていたが、青色、赤色、及び、緑色とは異なる他の色、例えば白色、透明、イエロー、マゼンタ、シアンなどのカラーフィルタを含む４色以上のカラーフィルタを備えていてもよい。また、これらのカラーフィルタカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、アレイ基板ＳＵＢ１に備えられていてもよい。
【００５６】
上述したアレイ基板ＳＵＢ１及び対向基板ＳＵＢ２は、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。液晶層ＬＣは、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に封入されている。液晶層ＬＣは、誘電率異方性が負のネガ型液晶材料、あるいは、誘電率異方性が正のポジ型液晶材料によって構成されている。
【００５７】
アレイ基板ＳＵＢ１がバックライトユニットＩＬと対向し、対向基板ＳＵＢ２が表示面側に位置する。バックライトユニットＩＬとしては、種々の形態のものが適用可能であるが、その詳細な構造については説明を省略する。
【００５８】
第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１絶縁基板１０の外面、あるいは、バックライトユニットＩＬと対向する面に配置される。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、第２絶縁基板２０の外面、あるいは、観察位置側の面に配置される。第１偏光板ＰＬ１の第１偏光軸及び第２偏光板ＰＬ２の第２偏光軸は、例えばＸ−Ｙ平面においてクロスニコルの位置関係にある。なお、第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、位相差板などの他の光学機能素子を含んでいてもよい。
【００５９】
例えば、液晶層ＬＣがネガ型液晶材料である場合であって、液晶層ＬＣに電圧が印加されていない状態では、液晶分子ＬＭは、Ｘ−Ｙ平面内において、その長軸が第１方向Ｘに沿う方向に初期配向している。一方、液晶層ＬＣに電圧が印加された状態、つまり、画素電極ＰＥと検出電極ＣＥとの間に電界が形成されたオン時において、液晶分子ＬＭは、電界の影響を受けてその配向状態が変化する。オン時において、入射した直線偏光は、その偏光状態が液晶層ＬＣを通過する際に液晶分子ＬＭの配向状態に応じて変化する。
【００６０】
図６に示すように、検出電極ＣＥは、複数の小検出電極ＣＥｄが電気的に接続されている。小検出電極ＣＥｄは、アレイ基板ＳＵＢ１の表示領域ＤＡ（図１参照）の略全域に亘って形成されている。つまり、副画素ＳＰｉｘは、画素電極ＰＥを有し、画素電極ＰＥと重畳する領域に、小検出電極ＣＥｄ（検出電極ＣＥ）が設けられている。Ｘ−Ｙ平面の平面視において、信号線ＳＬは、２つの副画素ＳＰｉｘに跨がる小検出電極ＣＥｄと重畳する。
【００６１】
図４及び図７に示すように、センサ配線ＳＭは、小検出電極ＣＥｄと接続するための台座ＳＭｄを有している。台座ＳＭｄは、センサ配線ＳＭから副画素ＳＰｉｘ内に突出している。台座ＳＭｄは、センサ配線ＳＭと同時に形成され、センサ配線ＳＭと同じ材料で形成されている。第１方向に並ぶ小検出電極ＣＥｄの間のスリットは、センサ配線ＳＭと重畳し、第２方向に延在している。
【００６２】
センサ配線ＳＭは、小検出電極ＣＥｄのスリットＳＰＡに重畳するので、センサ配線ＳＭ自体では、隣り合う小検出電極ＣＥｄを接続できない。そこで、センサ配線ＳＭが台座ＳＭｄを介して小検出電極ＣＥｄを電気的に接続している。
【００６３】
図４及び図７に示すように、小検出電極ＣＥｄと台座ＳＭｄとがコンタクトホールＴＨを介して電気的に接続すると、センサ配線ＳＭと検出電極ＣＥとの電気的な接続部ができる。
【００６４】
平面視で走査線ＧＬと信号線ＳＬとが交差する交差部の近傍において、台座ＳＭｄが２カ所ある。一方の台座ＳＭｄは、他方の台座ＳＭｄに対して上述した交差部を中心として回転対称の位置に配置されている。これにより、副画素ＳＰｉｘ内において、台座ＳＭｄは、スイッチング素子Ｔｒと第１方向に並ぶので、副画素ＳＰｉｘの開口を広くとりやすくなる。このため、表示品位が向上する。本実施形態では、この交差部において、小検出電極ＣＥｄと台座ＳＭｄとの電気的な接続パターンは、図７から図９の３つの接続パターンがある。
【００６５】
図６及び図７に示す第１接続パターンＱ１において、走査線ＧＬと信号線ＳＬとが交差する交差部の近傍の２つの台座ＳＭｄがそれぞれ、小検出電極ＣＥｄとコンタクトホールＴＨを介して電気的に接続されている。
【００６６】
図６及び図８に示す第２接続パターンＱ２において、走査線ＧＬと信号線ＳＬとが交差する交差部の近傍の２つの台座ＳＭｄのうち１つの台座ＳＭｄのみが、小検出電極ＣＥｄとコンタクトホールＴＨを介して電気的に接続されている。
【００６７】
図６及び図９に示す第３接続パターンＱ３において、走査線ＧＬと信号線ＳＬとが交差する交差部の近傍の２つの台座ＳＭｄのいずれもが、小検出電極ＣＥｄとコンタクトホールＴＨを介して電気的に接続されていない。また、センサ配線ＳＭがスリットＳＰＣで電気的に分断されている。
【００６８】
センサ配線ＳＭは、隣り合う検出電極ＣＥの間のスリットＳＰＣにおいて電気的に分断されている。この構造により、検出電極ＣＥと、センサ配線ＳＭとの寄生容量が小さくなり、静電量の検出精度が向上する。
【００６９】
図６に示すように、第１接続パターンＱ１、第２接続パターンＱ２及び第３接続パターンＱ３が組み合わされ、小検出電極ＣＥｄが第１方向Ｘに３つ電気的に接続され、第２方向Ｙに３つ電気的に接続される。つまり、本実施形態では、検出電極ＣＥは、第１方向Ｘに３つ電気的に接続され、第２方向Ｙに３つ電気的に接続される複数の小検出電極ＣＥｄで構成されている。
【００７０】
第２接続パターンＱ２及び第３接続パターンＱ３においてもコンタクトホールＴＨのない台座ＳＭｄがある。これにより、台座ＳＭｄが、表示領域ＤＡ内で均等に分散される。その結果、遮光のばらつきが少ないので、表示品位の低下を抑制できる。
【００７１】
以上説明したセンサ付き表示装置ＰＮＬでは、表示期間と検出期間とが時分割で交互に実行される。１検出面のタッチ検出を１つの検出期間で実行してもよく、複数の検出期間に分けて実行してもよい。また、表示期間で１フレーム分の画像の表示を行ってもよく、１フレーム分の画像の表示期間中に、複数の表示期間と検出期間とが交互に配置されていてもよい。
【００７２】
検出期間において、制御信号に応じて集積回路ＣＰ及び接続回路ＭＰ（図２参照）が動作し、検出用の駆動信号が検出電極ＣＥに供給される。検出期間において、図１に示す外縁配線ＤＥ−Ｇには、検出用の駆動信号と同じ波形で、かつ駆動信号と同期したガード信号が供給されてもよい。又は、検出期間において、外縁配線ＤＥ−Ｇは、電気的にどことも接続されていない状態（ハイインピーダンス）に設定されてもよい。
【００７３】
検出電極ＣＥの容量変化に応じた検出信号が、接続回路ＭＰのアナログフロントエンドを介して集積回路ＣＰの検出回路に供給される。これにより、センサ付き表示装置ＰＮＬは、複数の検出電極ＣＥ毎に接触状態あるいは近接状態の被検出体を検出することができる。具体的な検出方法については、特許文献１に記載されているので、特許文献１の記載を本実施形態に含め、記載を省略する。
【００７４】
以上説明したように、センサ付き表示装置ＰＮＬは、第１絶縁基板１０上に、複数の検出電極ＣＥと、複数のセンサ配線ＳＭと、複数の画素Ｐｉｘと、複数の走査線ＧＬと、複数の信号線ＳＬと、を備える。複数の検出電極ＣＥは、第１方向Ｘ及び第１方向Ｘに交差する第２方向Ｙにマトリクス状に配列されている。複数の走査線ＧＬは、スイッチング素子Ｔｒを走査し、第１方向Ｘに延在する。複数の信号線ＳＬは、スイッチング素子Ｔｒに接続され、第２方向Ｙに延在する。センサ配線ＳＭは、第１方向Ｘに並ぶ副画素ＳＰｉｘの間にある。センサ配線ＳＭと、信号線ＳＬとは、第１方向Ｘに交互に配置されている。センサ配線ＳＭは、第１方向Ｘに隣り合う２つの検出電極ＣＥのスリットＳＰＡに重畳しても、センサ配線ＳＭと、信号線ＳＬとは、第３方向Ｚにおいて同層に形成されているので、センサ配線ＳＭの駆動の影響が表示品位に影響を与えにくい。
【００７５】
また、信号線ＳＬが第１方向に隣り合う２つの副画素ＳＰｉｘに跨がる検出電極ＣＥに重畳しているので、信号線ＳＬに起因する光漏れの影響が低減される。
【００７６】
１つの検出電極ＣＥには、複数のセンサ配線ＳＭが電気的に接続される。１つの検出電極ＣＥに複数のセンサ配線ＳＭを電気的に接続させて、配線抵抗を低減できるので、検出電極ＣＥに供給する駆動信号の波形劣化を抑制することができる。その結果、センサ付き表示装置ＰＮＬは、静電量の検出精度が向上する。
【００７７】
センサ配線ＳＭは、信号線ＳＬと重畳しないので、センサ配線ＳＭ及び信号線ＳＬを覆う絶縁層の厚みを薄くすることができる。
【００７８】
センサ配線ＳＭは、副画素ＳＰｉｘ内に突出した、小検出電極ＣＥｄと接続する接続部を有している。ここで、接続部とは、小検出電極ＣＥｄと台座ＳＭｄとがコンタクトホールＴＨを介して電気的に接続する構造をいう。センサ配線ＳＭは、小検出電極ＣＥｄのスリットＳＰＡに重畳するので、センサ配線ＳＭ自体では、隣り合う小検出電極ＣＥｄを接続できない。そこで、センサ配線ＳＭが台座ＳＭｄを介して小検出電極ＣＥｄを電気的に接続している。これにより、所望の面積を有する検出電極ＣＥとすることができる。
【００７９】
図６に示すようにコンタクトホールＴＨは、例えば、１つの検出電極ＣＥと１つのセンサ配線ＳＭとの間に複数設けられている。これにより、接続抵抗が低減し、検出電極ＣＥに供給する駆動信号の波形劣化を抑制することができる。その結果、センサ付き表示装置ＰＮＬは、静電量の検出精度が向上する。
【００８０】
以上、好適な実施の形態を説明したが、本開示はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本開示の技術的範囲に属する。
【００８１】
例えば、以上説明した台座ＳＭｄは、中継電極、接続電極、幅広部、拡張部及び拡幅部のいずれかとしてもよく、若しくは単に、センサ配線ＳＭの第１部分等と表現してもよい。
【００８２】
第１方向Ｘと第２方向Ｙとで規定される平面は、アレイ基板ＳＵＢ１の面と平行としたが、アレイ基板ＳＵＢ１の面が湾曲していてもよい。この場合、センサ付き表示装置ＰＮＬが最大面積でみる方向からみて、所定の方向が第１方向となり、その第１方向と交差する方向が第２方向となる。センサ付き表示装置ＰＮＬが最大面積でみる方向は、第１方向及び第２方向に直交する第３方向が規定されればよい。
【符号の説明】
【００８３】
１０  第１絶縁基板
２０  第２絶縁基板
ＡＬ１  第１配向膜
ＡＬ２  第２配向膜
ＢＥ  周辺領域
ＢＭ  遮光層
ＣＥ  検出電極
ＣＥｄ  小検出電極
ＤＡ  表示領域
ＧＬ  走査線
ＰＥ  画素電極
ＰＮＬ  表示装置
Ｑ１  第１接続パターン
Ｑ２  第２接続パターン
Ｑ３  第３接続パターン
ＳＭ  センサ配線
ＳＭｄ  台座
ＳＬ  信号線
ＳＰｉｘ、ＳＰｉｘ１、ＳＰｉｘ２、ＳＰｉｘ３  副画素
ＳＵＢ１  アレイ基板
ＳＵＢ２  対向基板
ＴＨ  コンタクトホール
Ｔｒ  スイッチング素子
【図１】
2020155059.tif 000003
【図２】
2020155059.tif 000004
【図３】
2020155059.tif 000005
【図４】
2020155059.tif 000006
【図５】
2020155059.tif 000007
【図６】
2020155059.tif 000008
【図７】
2020155059.tif 000009
【図８】
2020155059.tif 000010
【図９】
2020155059.tif 000011