(57)【要約】【課題】端子間の位置ずれの発生が抑制された信頼性の高い半導体装置、電力変換装置および半導体装置の製造方法を提供する。【解決手段】半導体装置は、半導体素子１と、ケースと、ケース側端子とを備える。素子側端子３においてケース側端子と接触する第１部分は側壁に沿って延びる。第１部分は凸部３ｄを含む。ケース側端子において素子側端子３と接触する第２部分は側壁に沿って延びる。第２部分は、凸部３ｄと接触する凹部を含む。凸部３ｄは、頂面３ｈと連なる第１端面３ｆと、頂面３ｈと連なる第２端面３ｇとを含む。凹部は、底面と連なり凸部３ｄの第１端面３ｆと接する第１側面と、底面と連なり凸部３ｄの第２端面３ｇと接する第２側面とを含む。側壁側から見て、第１端面３ｆおよび第１側面は第１方向に傾斜し、第２端面３ｇおよび第２側面は、第１方向と逆方向である第２方向に傾斜する。【選択図】図２
2020043121.tif 000002
【特許請求の範囲】
【請求項１】
素子側端子を有する半導体素子と、
前記半導体素子を内部に保持し、側壁を有するケースと、
前記ケースに接続されたケース側端子とを備え、
前記素子側端子および前記ケース側端子は、前記側壁と前記半導体素子との間の領域に位置するとともに互いに接続され、
前記素子側端子において前記ケース側端子と接触する第１部分は前記側壁に沿って延びるとともに、凸部を含み、
前記ケース側端子において前記素子側端子と接触する第２部分は前記側壁に沿って延びるとともに、前記凸部と接触する凹部を含み、
前記凸部は、前記側壁に面する頂面と、前記頂面と連なる第１端面と、前記頂面と連なる第２端面とを含み、
前記凹部は、前記凸部の前記頂面に面する底面と、前記底面と連なり前記凸部の前記第１端面と接する第１側面と、前記底面と連なり前記凸部の前記第２端面と接する第２側面とを含み、
前記側壁側から見て、前記第１端面および前記第１側面は第１方向に傾斜するように延在し、前記第２端面および前記第２側面は、前記第１方向と逆方向である第２方向に傾斜するように延在する、半導体装置。
【請求項２】
前記側壁側から見て、前記凸部の前記第１端面および前記第２端面はＶ字状に配置され、前記凹部の前記第１側面および前記第２側面はＶ字状に配置されている、請求項１に記載の半導体装置。
【請求項３】
前記側壁側から見て、前記凸部の前記第１端面および前記第２端面は逆Ｖ字状に配置され、前記凹部の前記第１側面および前記第２側面は逆Ｖ字状に配置されている、請求項１に記載の半導体装置。
【請求項４】
前記素子側端子は第１端子と第２端子とを含み、
前記ケース側端子は第３端子と第４端子とを含み、
前記凸部は前記第１端子と前記第２端子とに形成され、
前記凹部は前記第３端子と前記第４端子とに形成され、
前記第１端子の前記凸部は前記第３端子の前記凹部と接触し、
前記第２端子の前記凸部は前記第４端子の前記凹部と接触し、
前記第１端子の前記凸部は前記第１端面を含み、
前記第２端子の前記凸部は前記第２端面を含み、
前記第３端子の前記凹部は前記第１側面を含み、
前記第４端子の前記凹部は前記第２側面を含む、請求項１に記載の半導体装置。
【請求項５】
前記ケース側端子は、前記第２部分に連なり前記ケースと接続される接続部を含み、
前記接続部は、前記ケースにおいて前記接続部が接続された領域の表面に沿った断面において屈曲部を含む、請求項１〜請求項４のいずれか１項に記載の半導体装置。
【請求項６】
素子側端子を有する半導体素子と、側壁を有するケースとを準備する工程を備え、
前記ケースには、ケース側端子が接続され、
前記素子側端子は、前記ケース側端子と接触するべき第１部分を含み、
前記第１部分は凸部を含み、
前記ケース側端子は、前記側壁に面するとともに前記側壁に沿って延びる第２部分を含み、
前記第２部分は前記凸部と接触するべき凹部を含み、
前記凸部は、前記側壁に面する頂面と、前記頂面と連なる第１端面と、前記頂面と連なる第２端面とを含み、
前記凹部は、前記凸部の前記頂面に面する底面と、前記底面と連なり前記凸部の前記第１端面と接するべき第１側面と、前記底面と連なり前記凸部の前記第２端面と接するべき第２側面とを含み、さらに、
前記凹部に前記凸部を接触させた状態で、前記ケースの内部に前記半導体素子を配置する工程を備え、
前記半導体素子を配置する工程では、前記側壁側から見て、前記第１端面および前記第１側面は第１方向に傾斜するように延在し、前記第２端面および前記第２側面は、前記第１方向と逆方向である第２方向に傾斜するように延在し、さらに、
前記凹部に前記凸部を接触させた状態で、前記第１部分と前記第２部分とを固定する工程を備える、半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置、電力変換装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、ケースの内部に半導体素子が配置された半導体装置が知られている（例えば、特開２０１１−１０３３６７号公報参照）。特開２０１１−１０３３６７号公報では、半導体素子の素子側端子とケースのケース側端子とが溶接により接合されている。具体的には、ケースの側壁に沿って垂直方向に延びる素子側端子の第１部分と、ケースの側壁に沿って延びるケース側端子の第２部分とが接触した状態で溶接されている。
【０００３】
また、接合される２つの端子において、一方の端子に１つの凸部を設け、一方の端子に積層配置される他方の端子に凹部を設けて、当該凹部に凸部をはめ込むことで２つの端子間の位置合わせを行う技術が知られている（たとえば、特開２０１５−１１９０７２号公報参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１０３３６７号公報
【特許文献２】特開２０１５−１１９０７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特開２０１１−１０３３６７号公報に開示された半導体装置では、素子側端子とケース側端子とを確実に溶接して信頼性を向上させるために、当該素子側端子の第１部分とケース側端子の第２部分とを確実に接触させる必要があるが、このような端子同士の位置決めに関して特に言及していない。また、特開２０１５−１１９０７２号公報に開示された構成は積層配置される端子間の位置合わせに用いられるものであり、特開２０１１−１０３３６７号公報に開示された垂直方向に延びる端子同士の位置決めにそのまま適用することはできない。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、端子間の位置ずれの発生が抑制された信頼性の高い半導体装置、電力変換装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本開示に係る半導体装置は、半導体素子と、ケースと、ケース側端子とを備える。半導体素子は、素子側端子を有する。ケースは、半導体素子を内部に保持し、側壁を有する。ケース側端子は、上記ケースに接続される。素子側端子およびケース側端子は、側壁と半導体素子との間の領域に位置するとともに互いに接続される。素子側端子においてケース側端子と接触する第１部分は側壁に沿って延びる。第１部分は凸部を含む。ケース側端子において素子側端子と接触する第２部分は側壁に沿って延びる。第２部分は、凸部と接触する凹部を含む。凸部は、側壁に面する頂面と、頂面と連なる第１端面と、頂面と連なる第２端面とを含む。凹部は、凸部の頂面に面する底面と、底面と連なり凸部の第１端面と接する第１側面と、底面と連なり凸部の第２端面と接する第２側面とを含む。側壁側から見て、第１端面および第１側面は第１方向に傾斜するように延在し、第２端面および第２側面は、第１方向と逆方向である第２方向に傾斜するように延在する。
【０００８】
本開示に係る半導体装置の製造方法は、素子側端子を有する半導体素子と、側壁を有するケースとを準備する工程を備える。ケースには、ケース側端子が接続される。素子側端子は、ケース側端子と接触するべき第１部分を含む。第１部分は凸部を含む。ケース側端子は、側壁に面するとともに側壁に沿って延びる第２部分を含む。第２部分は凸部と接触するべき凹部を含む。凸部は、側壁に面する頂面と、頂面と連なる第１端面と、頂面と連なる第２端面とを含む。凹部は、凸部の頂面に面する底面と、底面と連なり凸部の第１端面と接するべき第１側面と、底面と連なり凸部の第２端面と接するべき第２側面とを含む。さらに、半導体装置の製造方法は、凹部に凸部を接触させた状態で、ケースの内部に半導体素子を配置する工程を備える。半導体素子を配置する工程では、側壁側から見て、第１端面および第１側面は第１方向に傾斜するように延在し、第２端面および第２側面は、第１方向と逆方向である第２方向に傾斜するように延在する。さらに、半導体装置の製造方法は、凹部に凸部を接触させた状態で、第１部分と第２部分とを固定する工程を備える。
【０００９】
本開示に係る電力変換装置は、主変換回路と制御回路とを備える。主変換回路は、上記半導体装置を有し、入力される電力を変換して出力する。制御回路は、主変換回路を制御する制御信号を主変換回路に出力する。
【発明の効果】
【００１０】
上記によれば、素子側端子とケース側端子との接触部において当該凸部の第１端面および第２端面が、凹部の第１側面および第２側面にそれぞれ接触するため、端子間の位置ずれの発生が抑制された信頼性の高い半導体装置および電力変換装置が得られる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る半導体装置の断面模式図である。
【図２】図１の半導体装置における素子側端子を示す模式図である。
【図３】図１の半導体装置におけるケース側端子を示す模式図である。
【図４】図２に示した素子側端子の拡大模式図である。
【図５】図３に示したケース側端子の拡大模式図である。
【図６】実施の形態１に係る半導体装置の製造方法を説明するためのフローチャートである。
【図７】参考例としての半導体装置における素子側端子を示す模式図である。
【図８】参考例としての半導体装置におけるケース側端子を示す模式図である。
【図９】ケース側端子と素子側端子とが水平方向にずれた状態を示す模式図である。
【図１０】ケース側端子と素子側端子とが垂直方向にずれた状態を示す部分断面模式図である。
【図１１】ケース側端子と素子側端子とが垂直方向にずれた状態を示す模式図である。
【図１２】実施の形態２に係る半導体装置における素子側端子を示す模式図である。
【図１３】実施の形態２に係る半導体装置におけるケース側端子を示す模式図である。
【図１４】実施の形態３に係る半導体装置における素子側端子を示す模式図である。
【図１５】実施の形態３に係る半導体装置におけるケース側端子を示す模式図である。
【図１６】図１４に示した素子側端子の拡大模式図である。
【図１７】図１５に示したケース側端子の拡大模式図である。
【図１８】実施の形態４に係る半導体装置における素子側端子を示す模式図である。
【図１９】実施の形態４に係る半導体装置におけるケース側端子を示す模式図である。
【図２０】実施の形態５に係る半導体装置における素子側端子を示す模式図である。
【図２１】実施の形態５に係る半導体装置におけるケース側端子を示す模式図である。
【図２２】図２０に示した素子側端子の拡大模式図である。
【図２３】図２１に示したケース側端子の拡大模式図である。
【図２４】実施の形態６に係る半導体装置における素子側端子を示す模式図である。
【図２５】実施の形態６に係る半導体装置におけるケース側端子を示す模式図である。
【図２６】図２４に示した素子側端子の拡大模式図である。
【図２７】図２５に示したケース側端子の拡大模式図である。
【図２８】実施の形態７に係る半導体装置におけるケース側端子を示す断面模式図である。
【図２９】図２８に示したケース側端子の断面模式図である。
【図３０】実施の形態８に係る半導体装置における素子側端子を示す模式図である。
【図３１】実施の形態８に係る半導体装置におけるケース側端子を示す模式図である。
【図３２】実施の形態９に係る電力変換システムの構成を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下、添付の図面を用いて、本発明の実施の一形態を説明する。なお、以下の図面において相当する部分には同一の参照番号を付し、その説明は繰り返さない。
【００１３】
実施の形態１．
＜半導体装置の構成＞
図１は、実施の形態１に係る半導体装置の断面模式図である。図２は、図１の半導体装置における素子側端子を示す模式図である。図３は、図１の半導体装置におけるケース側端子を示す模式図である。図４は、図２に示した素子側端子の拡大模式図である。図５は、図３に示したケース側端子の拡大模式図である。
【００１４】
図１〜図５に示す半導体装置５０は、たとえば電気自動車や電車などのモータを制御するインバータや回生用のコンバータに使用するものであり、半導体素子１と、ケース２とを備える。ケース２には、ケース側端子４が設置される。
【００１５】
半導体素子１は、素子側端子３を有する。図１に示した半導体素子１では、２つの側面にそれぞれ素子側端子３が配置されている。つまり半導体素子１は複数の素子側端子３を有する。半導体素子１の１つの側面にも、図２に示すように複数の素子側端子が配置されている。具体的には、半導体素子１の１つの側面には素子側端子３である第１端子３１および第２端子３２が配置されている。なお、半導体素子１の１つの側面に３つ以上の素子側端子３が配置されていてもよい。素子側端子３は、半導体素子１の側面から突出する接続部３ｂと、当該接続部３ｂの先端部から鉛直上向きに延びる第１部分３ａを含む。換言すれば、素子側端子３においてケース側端子４と接触する第１部分３ａは側壁２ａに沿って延びる。
【００１６】
ケース２は、半導体素子１を内部に保持する。ケース２は、任意の形状とすることができるが、たとえば平面形状が四角形状であってもよい。ケース２は、底面２ｂと側壁２ａとを有する。側壁２ａは底面２ｂの外周を囲むとともに、底面２ｂの表面から鉛直上向きに延びるように形成されている。
【００１７】
ケース側端子４は、上記ケース２に接続される。具体的には、ケース側端子４は素子側端子３の第１部分３ａに面する第２部分４ａと、第２部分４ａに接続され水平方向に延びる接続部４ｂと、当該接続部４ｂに連なり鉛直上向きに延びる外部端子部４ｃとを含む。外部端子部４ｃと接続部４ｂとの一部は側壁２ａの内部に埋設されている。外部端子部４ｃの上端部はケース２の側壁２ａの頂面から突出している。接続部４ｂは側壁２ａの内周面から当該ケース２の内部に向けて延びている。ケース２には複数のケース側端子４が配置されている。ケース側端子４を素子側端子３と接続することが可能に、当該素子側端子３と同数のケース側端子４がケース２に設置されている。
【００１８】
素子側端子３の第１部分３ａとケース側端子４の第２部分４ａは、側壁２ａと半導体素子１との間の領域に位置する。第１部分３ａと第２部分４ａとは接続される。具体的には、第１部分３ａの上端と第２部分４ａの上端とが固定部５において溶接されることで接続されている。なお、固定部５を形成するための溶接法としては任意の方法を用いることができるが、たとえばＴＩＧ（Tungsten Inert Gas）溶接を用いてもよい。
【００１９】
素子側端子３の第１部分３ａは図２に示すように凸部３ｄを含む。素子側端子３である第１端子３１において凸部３ｄが形成されている。ケース側端子４の第２部分４ａは、図３および図５に示すように素子側端子３の凸部３ｄと接触する凹部４ｄを含む。具体的には、ケース側端子４である第３端子４１において凹部４ｄが形成されている。
【００２０】
凸部３ｄは、側壁２ａに面する頂面３ｈと、頂面３ｈと連なる第１端面３ｆと、頂面３ｈと連なる第２端面３ｇとを含む。第１端子３１の第１部分３ａ（図１参照）において凸部３ｄは上端側に配置されている。凸部３ｄの上側は第１端子３１の先端部を構成する。第１端子３１の先端部は、両端部に突出部が形成されたいわゆる王冠型の形状となっている。
【００２１】
凸部３ｄの第１端面３ｆは図４に示すように側壁２ａ側から見て第１端子３１の幅方向に対して斜めに交差するように延在する。凸部３ｄの第２端面３ｇも同様に第１端子３１の幅方向に対して斜めに交差するように延在する。第１端面３ｆの延在方向と第２端面３ｇの延在方向とは、傾斜する方向が逆になっている。すなわち、側壁２ａ側から見て第１端面３ｆと第２端面３ｇとはＶ字状に配置されている。第１端面３ｆと第２端面３ｇとの接続部は、第１端子３１の幅方向のほぼ中央に位置する。また、第１端面３ｆと第２端面３ｇとの接続部は、第１端面３ｆおよび第２端面３ｇにおいて第１端子３１の上端部から最も離れた領域である。第１端面３ｆおよび第２端面３ｇと連なるように下方凹部３ｅが配置されている。下方凹部３ｅにおける第１端子３１の厚みは凸部３ｄにおける第１端子３１の厚みより薄い。
【００２２】
第３端子４１における凹部４ｄは、底面４ｈと、第１側面４ｆと、第２側面４ｇとを含む。底面４ｈは、凸部３ｄの頂面３ｈに面する。第１側面４ｆは、底面４ｈと連なり凸部３ｄの第１端面３ｆと接する。第２側面４ｇは、底面４ｈと連なり凸部３ｄの第２端面３ｇと接する。第１側面４ｆの延在方向と第２側面４ｇの延在方向とは、傾斜する方向が逆になっている。すなわち、側壁２ａ側から見て第１側面４ｆと第２側面４ｇとはＶ字状に配置されている。第１側面４ｆおよび第２側面４ｇと連なるように下方凸部４ｅが配置されている。下方凸部４ｅにおける第３端子４１の厚みは凹部４ｄにおける第３端子４１の厚みより厚い。
【００２３】
＜半導体装置の製造方法＞
図６は、実施の形態１に係る半導体装置の製造方法を説明するためのフローチャートである。図６を参照しながら、図１〜図５に示した半導体装置の製造方法を説明する。
【００２４】
図１〜図５に示した半導体装置の製造方法では、まず準備工程（Ｓ１０）を実施する。この工程（Ｓ１０）では、素子側端子３を有する半導体素子１と、側壁２ａを有するケース２とを準備する。ケース２には、上述のようにケース側端子４が接続される。素子側端子３は、第１端子３１においてケース側端子４と接触するべき第１部分３ａを含む。第１部分３ａには凸部３ｄが形成されている。ケース側端子４は、第３端子４１において側壁２ａに面するとともに側壁２ａ沿って延びる第２部分４ａを含む。第２部分４ａには凸部３ｄと接触するべき凹部４ｄが形成されている。
【００２５】
次に、位置決め工程（Ｓ２０）を実施する。この工程（Ｓ２０）では、凹部４ｄに凸部３ｄを接触させた状態で、ケース２の内部に半導体素子１を配置する。具体的には、まずケース２を固定台等の上に固定する。次に、半導体素子１を搬送装置の搬送アームにより持上げる。搬送アームの先端部にはたとえば真空吸着装置または静電吸着装置などの吸着部材が配置されている。当該吸着部材により半導体素子１を吸着して保持する。
【００２６】
この状態で、半導体素子１の下面から画像認識をおこない、吸着部材に対する半導体素子１の吸着時の位置ずれを確認する。その後、当該該位置ずれ量を補正して搬送アームを移動させることにより、ケース２における側壁２ａの上部開口から半導体素子１をケース２の内部に挿入する。このとき、ケース側端子４の凹部４ｄに素子側端子３の凸部３ｄを嵌め合わせることにより、ケース側端子４に対して素子側端子３の位置を正確に位置決めできる。このようにケース２の内部に半導体素子１を挿入する際に、素子側端子３の位置決めを同時にできるため、半導体装置の製造プロセスの生産性を向上させることができる。
【００２７】
また、このとき素子側端子３の第１部分３ａは、上端である先端部から半導体素子１の側面までの距離が、第１部分３ａの下端である根元部から半導体素子１の側面までの距離より大きくなるように、半導体素子１の側面に対して傾斜するように構成されている。このため、素子側端子３の凸部３ｄをケース側端子４の凹部４ｄに確実に接触させることができる。また、凸部３ｄの第１端面３ｆおよび第２端面３ｇが、それぞれ凹部４ｄの第１側面４ｆおよび第２側面４ｇと接触することで、ケース側端子４に対する素子側端子３の相対的な位置を正確に決定できる。
【００２８】
次に、溶接工程（Ｓ３０）を実施する。この工程（Ｓ３０）では、凹部４ｄに凸部３ｄを接触させた状態で、第１部分３ａと第２部分４ａとをたとえば溶接により固定する。このとき、上記のようにケース側端子４に対して素子側端子３が正確に位置決めされているので、ケース側端子４と素子側端子３とを確実に溶接により固定できる。
【００２９】
＜作用効果＞
本開示に係る半導体装置５０は、半導体素子１と、ケース２と、ケース側端子４とを備える。半導体素子１は、素子側端子３を有する。ケース２は、半導体素子１を内部に保持し、側壁２ａを有する。ケース側端子４は、上記ケース２に接続される。素子側端子３およびケース側端子４は、側壁２ａと半導体素子１との間の領域に位置するとともに互いに接続される。素子側端子３においてケース側端子４と接触する第１部分３ａは側壁２ａに沿って延びる。第１部分３ａは凸部３ｄを含む。ケース側端子４において素子側端子３と接触する第２部分４ａは側壁２ａに沿って延びる。第２部分４ａは、凸部３ｄと接触する凹部４ｄを含む。凸部３ｄは、側壁２ａに面する頂面３ｈと、頂面３ｈと連なる第１端面３ｆと、頂面３ｈと連なる第２端面３ｇとを含む。凹部４ｄは、凸部３ｄの頂面３ｈに面する底面４ｈと、底面４ｈと連なり凸部３ｄの第１端面３ｆと接する第１側面４ｆと、底面４ｈと連なり凸部３ｄの第２端面３ｇと接する第２側面４ｇとを含む。側壁２ａ側から見て、第１端面３ｆおよび第１側面４ｆは第１方向に傾斜するように延在し、第２端面３ｇおよび第２側面４ｇは、第１方向と逆方向である第２方向に傾斜するように延在する。
【００３０】
このようにすれば、ケース側端子４の第２部分４ａの凹部４ｄに素子側端子３の第１部分３ａの凸部３ｄを嵌め合わせることで、当該凸部３ｄの第１端面３ｆおよび第２端面３ｇが、凹部４ｄの第１側面４ｆおよび第２側面４ｇにそれぞれ接触する。この結果、凸部３ｄが凹部４ｄに対して正確に位置決めされる。したがって、上記側壁２ａ側から見て、ケース側端子４に対する素子側端子３の左右方向での位置および当該左右方向に対して直交する垂直方向での位置が正確に決定される。このため、ケース側端子４に確実に接するように素子側端子３の位置を決定できるので、当該ケース側端子４と素子側端子３とを溶接などの手段により確実に接続できる。この結果、ケース側端子４と素子側端子３との位置ずれの発生が抑制された、信頼性の高い半導体装置５０を実現できる。
【００３１】
ここで、本実施の形態に係る半導体装置５０の効果をより明確にするため、参考例としての半導体装置と対比しながら説明する。図７は、参考例としての半導体装置における素子側端子を示す模式図である。図８は、参考例としての半導体装置におけるケース側端子を示す模式図である。なお図７および図８は図２および図３に対応する。図９は、ケース側端子と素子側端子とが水平方向にずれた状態を示す模式図である。図１０は、ケース側端子と素子側端子とが垂直方向にずれた状態を示す部分断面模式図である。図１１は、ケース側端子と素子側端子とが垂直方向にずれた状態を示す模式図である。
【００３２】
図７および図８に示す参考例としての半導体装置は、素子側端子３およびケース側端子４に凸部および凹部は形成されていない。そのため、図６に示した半導体装置の製造方法と同様にケース２の内部に半導体素子１を配置するときに、図９または図１０および図１１に示すように素子側端子３である第１端子３１および第２端子３２が、ケース側端子４である第３端子４１および第４端子４２に対してずれた状態となり得る。この場合、図６に示す溶接工程（Ｓ３０）では、素子側端子３とケース側端子４とを溶接により接続することが難しい。
【００３３】
一方、本実施の形態に係る半導体装置では、上述のように素子側端子３およびケース側端子４においてそれぞれ凸部３ｄおよび凹部４ｄが形成され、凸部３ｄが凹部４ｄにはめ込まれるようにして半導体素子１が位置決めされる。さらに、凸部３ｄと凹部４ｄとの接触界面は互いに逆方向に傾斜した２つの傾斜面を含むので、素子側端子３をケース側端子４に接触させたときに、素子側端子３が当該接触界面に沿って移動することで、より確実に凸部３ｄが形成された素子側端子３を凹部４ｄが形成されたケース側端子４に対して位置決めできる。
【００３４】
上記半導体装置５０において、側壁２ａ側から見て、図２〜図４に示すように、凸部３ｄの第１端面３ｆおよび第２端面３ｇはＶ字状に配置され、凹部４ｄの第１側面４ｆおよび第２側面４ｇはＶ字状に配置されている。この場合、凹部４ｄに凸部３ｄをはめ込むことにより、Ｖ字状の第１側面４ｆおよび第２側面４ｇの接続部の位置と、凸部３ｄの第１端面３ｆと第２端面３ｇとの接続部の位置が重なるようにケース側端子４と素子側端子３とが位置決めされる。そのため、上記接続部の位置をそれぞれケース側端子４および素子側端子３の幅方向の中央に位置するようにしておけば、ケース側端子４と素子側端子３との幅方向中央部が重なるようにケース側端子４と素子側端子３とを位置決めできる。
【００３５】
本開示に係る半導体装置の製造方法は、素子側端子３を有する半導体素子１と、側壁２ａを有するケース２とを準備する工程である準備工程（Ｓ１０）を備える。ケース２には、ケース側端子４が接続される。素子側端子３は、ケース側端子４と接触するべき第１部分３ａを含む。第１部分３ａは凸部３ｄを含む。ケース側端子４は、側壁２ａに面するとともに側壁２ａ沿って延びる第２部分４ａを含む。第２部分４ａは凸部３ｄと接触するべき凹部４ｄを含む。凸部３ｄは、側壁２ａに面する頂面３ｈと、頂面３ｈと連なる第１端面３ｆと、頂面３ｈと連なる第２端面３ｇとを含む。凹部４ｄは、凸部３ｄの頂面３ｈに面する底面４ｈと、底面４ｈと連なり凸部３ｄの第１端面３ｆと接するべき第１側面４ｆと、底面４ｈと連なり凸部３ｄの第２端面３ｇと接するべき第２側面４ｇとを含む。さらに、半導体装置の製造方法は、凹部４ｄに凸部３ｄを接触させた状態で、ケース２の内部に半導体素子１を配置する工程である位置決め工程（Ｓ２０）を備える。半導体素子１を配置する工程である位置決め工程（Ｓ２０）では、側壁２ａ側から見て、第１端面３ｆおよび第１側面４ｆは第１方向に傾斜するように延在し、第２端面３ｇおよび第２側面４ｇは、第１方向と逆方向である第２方向に傾斜するように延在する。さらに、半導体装置の製造方法は、凹部４ｄに凸部３ｄを接触させた状態で、第１部分３ａと第２部分４ａとを固定する工程である溶接工程（Ｓ３０）を備える。
【００３６】
この場合、互いに逆方向に傾斜した第１側面４ｆおよび第２側面４ｇを有する凹部４ｄに、第１端面３ｆおよび第２端面３ｇを有する凸部を嵌め合わせることで、当該素子側端子３をケース側端子４に対して正確に位置決めできる。このため、素子側端子３の第１部分３ａとケース側端子４の第２部分４ａとの位置ずれを防止し、第１部分３ａと第２部分４ａとを確実に固定できる。
【００３７】
実施の形態２．
＜半導体装置の構成＞
図１２は、実施の形態２に係る半導体装置における素子側端子を示す模式図である。図１３は、実施の形態２に係る半導体装置におけるケース側端子を示す模式図である。なお、図１２および図１３は図２および図３に対応する。
【００３８】
図１２および図１３に示した半導体装置は、基本的には図１〜図５に示した半導体装置と同様の構成を備えるが、素子側端子３である第１端子３１および第２端子３２の両方に凸部３ｄが形成され、ケース側端子４である第３端子４１および第４端子４２の両方に凹部４ｄが形成されている点が図１〜図５に示した半導体装置と異なっている。第２端子３２に形成された凸部３ｄの構成は第１端子３１に形成された凸部３ｄの構成と同様である。また、第４端子４２に形成された凹部４ｄの構成は、第３端子４１に形成された凹部４ｄの構成と同様である。図１２および図１３に示した半導体装置では、第１端子３１の凸部３ｄと第３端子４１の凹部４ｄとが接続され、第２端子３２の凸部３ｄと第４端子４２の凹部４ｄとが接続される。つまり、半導体素子１の１つの側面に関して２カ所において素子側端子３とケース側端子４との位置決めに用いる凸部３ｄと凹部４ｄとの接続部が形成されている。
【００３９】
＜作用効果＞
上記半導体装置５０において、素子側端子３は第１端子３１と第２端子３２とを含む。ケース側端子４は第３端子４１と第４端子４２とを含む。凸部３ｄは第１端子３１と第２端子３２とに形成される。凹部４ｄは第３端子４１と第４端子４２とに形成される。第１端子３１の凸部３ｄは第３端子４１の凹部４ｄと接触する。第２端子３２の凸部３ｄは第４端子４２の凹部４ｄと接触する。第１端子３１の凸部３ｄは、第１端面３ｆおよび第２端面３ｇを含む。第２端子３２の凸部３ｄは第１端面３ｆおよび第２端面３ｇを含む。第３端子４１の凹部４ｄは第１側面４ｆおよび第２側面４ｇを含む。第４端子４２の凹部４ｄは第１側面４ｆおよび第２側面４ｇを含む。
【００４０】
この場合、複数の素子側端子３である第１端子３１および第２端子３２にそれぞれ凸部３ｄを形成し、複数のケース側端子４である第３端子４１および第４端子４２にそれぞれ凹部４ｄを形成しているので、素子側端子３をケース側端子４に対して位置決めするための凹部４ｄと凸部３ｄとの接続部を複数形成できる。ここで、当該凹部４ｄと凸部３ｄとの接続部が１カ所である場合に当該１カ所の接続部に応力が集中し、当該接続部を構成する素子側端子３およびケース側端子４が破損するといった可能性が考えられる。しかし、上記のように接続部を複数形成することでこのような破損の発生確率を低減できる。
【００４１】
実施の形態３．
＜半導体装置の構成＞
図１４は、実施の形態３に係る半導体装置における素子側端子を示す模式図である。図１５は、実施の形態３に係る半導体装置におけるケース側端子を示す模式図である。図１６は、図１４に示した素子側端子の拡大模式図である。図１７は、図１５に示したケース側端子の拡大模式図である。なお図１４〜図１７は、それぞれ図２〜図５に対応する。
【００４２】
図１４〜図１７に示した半導体装置は、基本的には図１〜図５に示した半導体装置と同様の構成を備えるが、素子側端子３の凸部３ｄの形状およびケース側端子４の凹部４ｄの形状が図１〜図５に示した半導体装置と異なっている。
【００４３】
素子側端子３の第１端子３１において、凸部３ｄの第１端面３ｆの延在方向と第２端面３ｇの延在方向とは、傾斜する方向が逆になっている。側壁２ａ側から見て第１端面３ｆと第２端面３ｇとは逆Ｖ字状に配置されている。第１端面３ｆと第２端面３ｇとの接続部は、第１端子３１の幅方向のほぼ中央に位置する。また、第１端面３ｆと第２端面３ｇとの接続部は、第１端面３ｆおよび第２端面３ｇにおいて第１端子３１の上端部に最も近い領域である。
【００４４】
ケース側端子４の第３端子４１において、凹部４ｄの第１側面４ｆの延在方向と第２側面４ｇの延在方向とは、傾斜する方向が逆になっている。側壁２ａ側から見て第１側面４ｆと第２側面４ｇとは逆Ｖ字状に配置されている。第１側面４ｆと第２側面４ｇとの接続部は、第３端子４１の幅方向のほぼ中央に位置する。また、第１側面４ｆと第２側面４ｇとの接続部は、第１側面４ｆおよび第２側面４ｇにおいて第３端子４１の上端部に最も近い領域である。
【００４５】
＜作用効果＞
上記半導体装置５０において、側壁２ａ側から見て、凸部３ｄの第１端面３ｆおよび第２端面は逆Ｖ字状に配置され、凹部４ｄの第１側面４ｆおよび第２側面４ｇは逆Ｖ字状に配置されている。この場合、凹部４ｄに凸部３ｄをはめ込むことにより、凹部４ｄの逆Ｖ字状の第１側面４ｆおよび第２側面４ｇの接続部の位置と、凸部３ｄの第１端面３ｆと第２端面３ｇとの接続部の位置が重なるようにケース側端子４と素子側端子３とが位置決めされる。そのため、上記接続部の位置をそれぞれケース側端子４および素子側端子３の幅方向の中央に位置するようにしておけば、ケース側端子４と素子側端子３との幅方向中央部が重なるようにケース側端子４と素子側端子３とを位置決めできる。さらに、図１〜図５に示した半導体装置とは凸部３ｄと凹部４ｄとの接続領域の形状が上下逆向きになっているため、鉛直方向におけるケース側端子４に対する素子側端子３の位置ずれの発生をより抑制できる。
【００４６】
実施の形態４．
＜半導体装置の構成＞
図１８は、実施の形態４に係る半導体装置における素子側端子を示す模式図である。図１９は、実施の形態４に係る半導体装置におけるケース側端子を示す模式図である。なお、図１８および図１９は、図１４および図１５に対応する。
【００４７】
図１８および図１９に示した半導体装置は、基本的には図１４〜図１７に示した半導体装置と同様の構成を備えるが、素子側端子３である第１端子３１および第２端子３２の両方に凸部３ｄが形成され、ケース側端子４である第３端子４１および第４端子４２の両方に凹部４ｄが形成されている点が図１４〜図１７に示した半導体装置と異なっている。第２端子３２に形成された凸部３ｄの構成は第１端子３１に形成された凸部３ｄの構成と同様である。また、第４端子４２に形成された凹部４ｄの構成は、第３端子４１に形成された凹部４ｄの構成と同様である。図１８および図１９に示した半導体装置では、第１端子３１の凸部３ｄと第３端子４１の凹部４ｄとが接続され、第２端子３２の凸部３ｄと第４端子４２の凹部４ｄとが接続される。つまり、半導体素子１の１つの側面に関して２カ所において素子側端子３とケース側端子４との位置決めに用いる凸部３ｄと凹部４ｄとの接続部が形成されている。
【００４８】
＜作用効果＞
この場合、図１４〜図１７に示した半導体装置と同様の効果を得られるとともに、図１２および図１３に示した半導体装置と同様に、素子側端子３およびケース側端子４の位置決めのための凸部３ｄと凹部４ｄとの接続部を複数個所に形成できる。このため、当該凹部４ｄと凸部３ｄとの接続部が１カ所である場合のように当該１カ所の接続部に応力が集中し、当該接続部を構成する素子側端子３およびケース側端子４が破損するといった可能性を小さくできる。
【００４９】
実施の形態５．
＜半導体装置の構成＞
図２０は、実施の形態５に係る半導体装置における素子側端子を示す模式図である。図２１は、実施の形態５に係る半導体装置におけるケース側端子を示す模式図である。図２２は、図２０に示した素子側端子の拡大模式図である。図２３は、図２１に示したケース側端子の拡大模式図である。なお、図２０〜図２３は図２〜図５に対応する。
【００５０】
図１４〜図１７に示した半導体装置は、基本的には図１２および図１３に示した半導体装置と同様の構成を備えるが、素子側端子３の凸部３ｄの形状およびケース側端子４の凹部４ｄの形状が図１２および図１３に示した半導体装置と異なっている。すなわち、素子側端子３の第１端子３１では、凸部３ｄの鉛直下側において第１端面３ｆのみが形成されている。第１端面３ｆは、ケース２の側壁２ａ（図１参照）側から見て、第２端子３２側が鉛直下向きに下がるように斜めに延在する。素子側端子３の第２端子３２では、凸部３ｄの鉛直下側において第２端面３ｇのみが形成されている。第２端面３ｇは、ケース２の側壁２ａ（図１参照）側から見て、第１端子３１側が鉛直下向きに下がるように斜めに延在する。
【００５１】
ケース側端子４の第３端子４１では、凹部４ｄの鉛直下側において第１側面４ｆのみが形成されている。第１側面４ｆは、ケース２の側壁２ａ（図１参照）側から見て、第４端子４２側が鉛直下向きに下がるように斜めに延在する。ケース側端子４の第４端子４２では、凹部４ｄの鉛直下側において第２側面４ｇのみが形成されている。第２側面４ｇは、ケース２の側壁２ａ（図１参照）側から見て、第３端子４１側が鉛直下向きに下がるように斜めに延在する。
【００５２】
＜作用効果＞
上記半導体装置５０において、素子側端子３は第１端子３１と第２端子３２とを含む。ケース側端子４は第３端子４１と第４端子４２とを含む。凸部３ｄは第１端子３１と第２端子３２とに形成される。凹部４ｄは第３端子４１と第４端子４２とに形成される。第１端子３１の凸部３ｄは第３端子４１の凹部４ｄと接触する。第２端子３２の凸部３ｄは第４端子４２の凹部４ｄと接触する。第１端子３１の凸部３ｄは第１端面３ｆを含む。第２端子３２の凸部３ｄは第２端面３ｇを含む。第３端子４１の凹部４ｄは第１側面４ｆを含む。第４端子４２の凹部４ｄは第２側面４ｇを含む。
【００５３】
この場合、図１２および図１３に示した半導体装置と同様に、素子側端子３およびケース側端子４の位置決めのための凸部３ｄと凹部４ｄとの接続部を複数個所に形成できる。このため、当該凹部４ｄと凸部３ｄとの接続部が１カ所である場合のように当該１カ所の接続部に応力が集中し、当該接続部を構成する素子側端子３およびケース側端子４が破損するといった可能性を小さくできる。
【００５４】
さらに、本実施の形態における凸部３ｄの第１端面３ｆおよび第２端面３ｇの幅は、素子側端子３の幅と実質的に同じであり、図２に示した第１端面３ｆおよび第２端面３ｇの幅より大きくなっている。また、本実施の形態における凹部４ｄの第１側面４ｆおよび第２側面４ｇの幅も、図３に示した第１側面４ｆおよび第２側面４ｇの幅より大きくなっている。このため、図２および図３に示した半導体装置よりも素子側端子３のケース側端子４に対する幅方向での位置調整可能な範囲が大きくなっている。
【００５５】
実施の形態６．
＜半導体装置の構成＞
図２４は、実施の形態６に係る半導体装置における素子側端子を示す模式図である。図２５は、実施の形態６に係る半導体装置におけるケース側端子を示す模式図である。図２６は、図２４に示した素子側端子の拡大模式図である。図２７は、図２５に示したケース側端子の拡大模式図である。なお、図２４〜図２７は図２０〜図２３にそれぞれ対応する。
【００５６】
図２４〜図２７に示した半導体装置は、基本的には図２０〜図２３に示した半導体装置と同様の構成を備えるが、素子側端子３の凸部３ｄの形状およびケース側端子４の凹部４ｄの形状が図２０〜図２３に示した半導体装置と異なっている。すなわち、素子側端子３の第１端子３１では、凸部３ｄの鉛直下側において第１端面３ｆのみが形成されているが、当該第１端面３ｆの傾斜方向が図２２に示される半導体装置の第１端面３ｆの傾斜方向と逆になっている。つまり、図２４に示すように、第１端面３ｆは、ケース２の側壁２ａ（図１参照）側から見て、第２端子３２側が鉛直上向きに上がるように斜めに延在する。素子側端子３の第２端子３２では、凸部３ｄの鉛直下側において第２端面３ｇのみが形成されている。第２端面３ｇは、ケース２の側壁２ａ（図１参照）側から見て、第１端子３１側が鉛直上向きに上がるように斜めに延在する。
【００５７】
図２５に示すように、ケース側端子４の第３端子４１では、凹部４ｄの鉛直下側において第１側面４ｆのみが形成されている。第１側面４ｆは、ケース２の側壁２ａ（図１参照）側から見て、第４端子４２側が鉛直上向きに上がるように斜めに延在する。ケース側端子４の第４端子４２では、凹部４ｄの鉛直下側において第２側面４ｇのみが形成されている。第２側面４ｇは、ケース２の側壁２ａ（図１参照）側から見て、第３端子４１側が鉛直上向きに上がるように斜めに延在する。このように、図２４〜図２７に示した半導体装置では、凸部３ｄの第１端面３ｆおよび第２端面３ｇと、凹部４ｄの第１側面４ｆおよび第２側面４ｇの延在方向に関する傾きが、図２０〜図２３に示した半導体装置とは逆になっている。
【００５８】
＜作用効果＞
上記のような構成とすることで、基本的に図２０〜図２３に示した半導体装置と同様の効果を得ることができる。
【００５９】
実施の形態７．
＜半導体装置の構成＞
図２８は、実施の形態７に係る半導体装置におけるケース側端子を示す断面模式図である。図２９は、図２８に示したケース側端子の断面模式図である。なお、図２８は半導体装置におけるケース２の一部のみを示している。図２９は図２８の線分ＸＸＩＸ−ＸＸＩＸにおける断面を含む斜視模式図である。
【００６０】
図２８および図２９に示す半導体装置は、基本的には図１〜図５に示す半導体装置と同様の構成を備えるが、ケース側端子４の構成が図１〜図５に示した半導体装置と異なっている。すなわち、図２８および図２９に示した半導体装置では、ケース側端子４の接続部４ｂに、当該接続部４ｂの延在方向に沿った屈曲線において接続部４ｂを折り曲げることにより構成された屈曲部４５が形成されている。図２９に示すように、接続部４ｂの幅方向における断面での屈曲部４５の形状は矩形状である。なお、屈曲部４５の形状は他の任意の形状であってもよい。また、上記接続部４ｂの構成は、上述した各実施の形態に係る半導体装置に適用してもよい。
【００６１】
＜作用効果＞
上記半導体装置において、ケース側端子４は、第２部分４ａに連なりケース２と接続される接続部４ｂを含む。接続部４ｂは、ケース２において接続部４ｂが接続された領域の表面に沿った断面において屈曲部４５を含む。
【００６２】
この場合、ケース側端子４の接続部４ｂの剛性を向上させることができる。そのため、特にケース側端子４の垂直方向における変位を抑制でき、垂直方向における素子側端子３とケース側端子４との位置決め精度を向上させることができる。
【００６３】
実施の形態８．
＜半導体装置の構成＞
図３０は、実施の形態８に係る半導体装置における素子側端子を示す模式図である。図３１は、実施の形態８に係る半導体装置におけるケース側端子を示す模式図である。なお、図３０および図３１は図１２および図１３に対応する。
【００６４】
図３０および図３１に示した半導体装置は、基本的には図１２および図１３に示した半導体装置と同様の構成を備えるが、素子側端子３の凸部３ｄの形状およびケース側端子４の凹部４ｄの形状が図１２および図１３に示した半導体装置と異なっている。すなわち、図３０および図３１に示した半導体装置では、素子側端子３の第１端子３１および第２端子３２において、ケース２の側壁２ａ（図１参照）側から見たときに、凸部３ｄの第１端面３ｆおよび第２端面３ｇが曲線状に延在する。第１端面３ｆおよび第２端面３ｇは下向きに凸の円弧状に延びるよう形成されている。なお、第１端面３ｆおよび第２端面３ｇが上向きに凸の曲線状に延びるように形成されていてもよい。側壁２ａ側から見て第１端面３ｆと第２端面３ｇとは下向きに凸の円弧状に配置されている。第１端面３ｆと第２端面３ｇとの接続部は、第１端子３１の幅方向のほぼ中央に位置する。また、第１端面３ｆと第２端面３ｇとの接続部は、第１端面３ｆおよび第２端面３ｇにおいて第１端子３１または第２端子３２の上端部から最も遠い領域である。
【００６５】
ケース側端子４の第３端子４１および第４端子４２において、凹部４ｄの第１側面４ｆの延在方向と第２側面４ｇの延在方向とは、傾斜する方向が逆になっている。側壁２ａ側から見て第１側面４ｆと第２側面４ｇとは下向きに凸の曲線状に配置されている。側壁２ａ側から見て、第１側面４ｆと第２側面４ｇとは下向きに凸の円弧状に延びるように形成されている。なお、第１側面４ｆおよび第２側面４ｇが上向きに凸の曲線状に延びるように形成されていてもよい。第１側面４ｆと第２側面４ｇとの接続部は、第３端子４１の幅方向のほぼ中央に位置する。また、第１側面４ｆと第２側面４ｇとの接続部は、第１側面４ｆおよび第２側面４ｇにおいて第３端子４１または第４端子４２の上端部に最も近い領域である。なお、上記のように凸部３ｄの第１端面３ｆおよび第２端面３ｇと、凹部４ｄの第１側面４ｆおよび第２側面４ｇとを曲線状とする構成は、上述した各実施の形態に適用してもよい。
【００６６】
＜作用効果＞
このように、凸部３ｄの第１端面３ｆおよび第２端面３ｇと、凹部４ｄの第１側面４ｆおよび第２側面４ｇとを、それぞれ側壁２ａ側から見て曲線状形成しても、図１２および図１３に示した半導体装置と同様の効果を得ることができる。
【００６７】
実施の形態９．
本実施の形態は、上述した実施の形態１〜実施の形態８に係る半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態９として、三相のインバータに本発明を適用した場合について説明する。
【００６８】
図３２は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【００６９】
図３２に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
【００７０】
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図３２に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
【００７１】
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
【００７２】
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子や各還流ダイオードの少なくともいずれかは、上述した実施の形態１〜８のいずれかの半導体装置に相当する半導体モジュール２０２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
【００７３】
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
【００７４】
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
【００７５】
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１〜８に係る半導体装置を適用するため、信頼性の高い電力変換装置を実現することができる。
【００７６】
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
【００７７】
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
【００７８】
以上のように本発明の実施の形態について説明を行なったが、今回開示した実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７９】
１  半導体素子、２  ケース、２ａ  側壁、２ｂ，４ｈ  底面、３  素子側端子、３ａ  第１部分、３ｂ，４ｂ  接続部、３ｄ  凸部、３ｅ  下方凹部、３ｆ  第１端面、３ｇ  第２端面、３ｈ  頂面、４  ケース側端子、４ａ  第２部分、４ｃ  外部端子部、４ｄ  凹部、４ｅ  下方凸部、４ｆ  第１側面、４ｇ  第２側面、５  固定部、３１  第１端子、３２  第２端子、４１  第３端子、４２  第４端子、４５  屈曲部、５０  半導体装置、１００  電源、２００  電力変換装置、２０１  主変換回路、２０２  半導体モジュール、２０３  制御回路、３００  負荷。 
【図１】
2020043121.tif 000003
【図２】
2020043121.tif 000004
【図３】
2020043121.tif 000005
【図４】
2020043121.tif 000006
【図５】
2020043121.tif 000007
【図６】
2020043121.tif 000008
【図７】
2020043121.tif 000009
【図８】
2020043121.tif 000010
【図９】
2020043121.tif 000011
【図１０】
2020043121.tif 000012
【図１１】
2020043121.tif 000013
【図１２】
2020043121.tif 000014
【図１３】
2020043121.tif 000015
【図１４】
2020043121.tif 000016
【図１５】
2020043121.tif 000017
【図１６】
2020043121.tif 000018
【図１７】
2020043121.tif 000019
【図１８】
2020043121.tif 000020
【図１９】
2020043121.tif 000021
【図２０】
2020043121.tif 000022
【図２１】
2020043121.tif 000023
【図２２】
2020043121.tif 000024
【図２３】
2020043121.tif 000025
【図２４】
2020043121.tif 000026
【図２５】
2020043121.tif 000027
【図２６】
2020043121.tif 000028
【図２７】
2020043121.tif 000029
【図２８】
2020043121.tif 000030
【図２９】
2020043121.tif 000031
【図３０】
2020043121.tif 000032
【図３１】
2020043121.tif 000033
【図３２】
2020043121.tif 000034