(57)【要約】【課題】半導体装置は、閾値電圧の制御性が高いことが好ましい。【解決手段】窒化ガリウム系の半導体基板と、半導体基板の上面に接して設けられたシリコン酸化膜と、シリコン酸化膜上に設けられた電極部とを備え、シリコン酸化膜は、半導体基板の上面に接する部分に、窒素の濃度が１．０×１０１９／ｃｍ３以上、１．０×１０２０／ｃｍ３以下である高濃度窒素領域を有し、高濃度窒素領域の、半導体基板の上面と直交する深さ方向における厚みは１ｎｍ以上であり、シリコン酸化膜のうち、高濃度窒素領域と電極部との間の領域におけるガリウムの濃度が、１．０×１０１９／ｃｍ３以下である窒化ガリウム系半導体装置を提供する。【選択図】図１
2020035931.tif 000002
【特許請求の範囲】
【請求項１】
窒化ガリウム系の半導体基板と、
前記半導体基板の上面に接して設けられたシリコン酸化膜と、
前記シリコン酸化膜上に設けられた電極部と
を備え、
前記シリコン酸化膜は、前記半導体基板の上面に接する部分に、窒素の濃度が１．０×１０１９／ｃｍ３以上、１．０×１０２０／ｃｍ３以下である高濃度窒素領域を有し、
前記高濃度窒素領域の、前記半導体基板の上面と直交する深さ方向における厚みは１ｎｍ以上であり、
前記シリコン酸化膜のうち、前記高濃度窒素領域と前記電極部との間の領域におけるガリウムの濃度が、１．０×１０１９／ｃｍ３以下である
窒化ガリウム系半導体装置。
【請求項２】
前記高濃度窒素領域の厚みが３ｎｍ以上である
請求項１に記載の窒化ガリウム系半導体装置。
【請求項３】
前記高濃度窒素領域の厚みが５ｎｍ以下である
請求項１または２に記載の窒化ガリウム系半導体装置。
【請求項４】
前記高濃度窒素領域は、前記深さ方向において前記窒素の濃度が一定の部分を含む
請求項１から３のいずれか一項に記載の窒化ガリウム系半導体装置。
【請求項５】
前記シリコン酸化膜において、前記高濃度窒素領域と前記電極部との間の領域の前記深さ方向における厚みは、前記高濃度窒素領域の厚みの３倍以上である
請求項１から４のいずれか一項に記載の窒化ガリウム系半導体装置。
【請求項６】
窒化ガリウム系の半導体基板の上面にシリコン酸化膜を形成する酸化膜形成段階と、
前記シリコン酸化膜上に電極部を形成する電極部形成段階と
を備え、
前記酸化膜形成段階は、
酸素を含む酸素原料ガス、シリコンを含むシリコン原料ガス、および、窒素を含む窒素原料ガスを成膜チャンバに導入して、窒素の濃度が１．０×１０１９／ｃｍ３以上、１．０×１０２０／ｃｍ３以下である高濃度窒素領域を、前記半導体基板の上面と直交する深さ方向に１ｎｍ以上形成する第１段階と、
前記酸素原料ガスおよび前記シリコン原料ガスを前記成膜チャンバに導入して、ガリウムの濃度が、１．０×１０１９／ｃｍ３以下である前記シリコン酸化膜を形成する第２段階と
を備える窒化ガリウム系半導体装置の製造方法。
【請求項７】
前記第１段階における成膜レートが、前記第２段階における成膜レートの７０％以下である
請求項６に記載の窒化ガリウム系半導体装置の製造方法。
【請求項８】
前記第１段階における前記シリコン原料ガスに対する前記酸素原料ガスの流量比が、前記第２段階における前記シリコン原料ガスに対する前記酸素原料ガスの流量比よりも小さい
請求項６または７に記載の窒化ガリウム系半導体装置の製造方法。
【請求項９】
前記第１段階における前記シリコン原料ガスに対する前記酸素原料ガスの流量比が、前記第２段階における前記シリコン原料ガスに対する前記酸素原料ガスの流量比の１／１０以下である
請求項８に記載の窒化ガリウム系半導体装置の製造方法。
【請求項１０】
前記第１段階における前記成膜チャンバ内の圧力と、前記第２段階における前記成膜チャンバ内の圧力とが等しい
請求項６から９のいずれか一項に記載の窒化ガリウム系半導体装置の製造方法。
【請求項１１】
前記酸化膜形成段階の後に、前記半導体基板を７００℃以上、１０００℃以下の温度で、且つ、１時間以下の時間で熱処理する熱処理段階を更に備える
請求項６から１０のいずれか一項に記載の窒化ガリウム系半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法に関する。
【背景技術】
【０００２】
窒化ガリウム系の半導体基板にＭＯＳ構造を形成した半導体装置が知られている（例えば、特許文献１および２参照）。
特許文献１  特開２０１８−５６３４８号公報
特許文献２  特開２０１６−１９７７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
半導体装置は、閾値電圧の制御性が高いことが好ましい。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明の第１の態様においては、窒化ガリウム系半導体装置を提供する。半導体装置は、窒化ガリウム系の半導体基板を備えてよい。半導体装置は、半導体基板の上面に接して設けられたシリコン酸化膜を備えてよい。半導体装置は、シリコン酸化膜上に設けられた電極部を備えてよい。シリコン酸化膜は、半導体基板の上面に接する部分に、窒素の濃度が１．０×１０１９／ｃｍ３以上、１．０×１０２０／ｃｍ３以下である高濃度窒素領域を有してよい。高濃度窒素領域の、半導体基板の上面と直交する深さ方向における厚みは１ｎｍ以上であってよい。シリコン酸化膜のうち、高濃度窒素領域と電極部との間の領域におけるガリウムの濃度が、１．０×１０１９／ｃｍ３以下であってよい。
【０００５】
高濃度窒素領域の厚みが３ｎｍ以上であってよい。
【０００６】
高濃度窒素領域の厚みが５ｎｍ以下であってよい。
【０００７】
高濃度窒素領域は、深さ方向において窒素の濃度が一定の部分を含んでよい。
【０００８】
シリコン酸化膜において、高濃度窒素領域と電極部との間の領域の深さ方向における厚みは、高濃度窒素領域の厚みの３倍以上であってよい。
【０００９】
本発明の第２の態様においては、窒化ガリウム系半導体装置の製造方法を提供する。製造方法は、窒化ガリウム系の半導体基板の上面にシリコン酸化膜を形成する酸化膜形成段階を備えてよい。製造方法は、シリコン酸化膜上に電極部を形成する電極部形成段階を備えてよい。酸化膜形成段階は、酸素を含む酸素原料ガス、シリコンを含むシリコン原料ガス、および、窒素を含む窒素原料ガスを成膜チャンバに導入して、窒素の濃度が１．０×１０１９／ｃｍ３以上、１．０×１０２０／ｃｍ３以下である高濃度窒素領域を、半導体基板の上面と直交する深さ方向に１ｎｍ以上形成する第１段階を有してよい。酸化膜形成段階は、酸素原料ガスおよびシリコン原料ガスを成膜チャンバに導入して、ガリウムの濃度が、１．０×１０１９／ｃｍ３以下であるシリコン酸化膜を形成する第２段階を有してよい。
【００１０】
第１段階における成膜レートが、第２段階における成膜レートの７０％以下であってよい。
【００１１】
第１段階におけるシリコン原料ガスに対する酸素原料ガスの流量比が、第２段階におけるシリコン原料ガスに対する酸素原料ガスの流量比よりも小さくてよい。
【００１２】
第１段階におけるシリコン原料ガスに対する酸素原料ガスの流量比が、第２段階におけるシリコン原料ガスに対する酸素原料ガスの流量比の１／１０以下であってよい。
【００１３】
第１段階における成膜チャンバ内の圧力と、第２段階における成膜チャンバ内の圧力とが等しくてよい。
【００１４】
酸化膜形成段階の後に、半導体基板を７００℃以上、１０００℃以下の温度で、且つ、１時間以下の時間で熱処理する熱処理段階を備えてよい。
【００１５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一つの実施形態における半導体装置１００の断面図である。
【図２】シリコン酸化膜３０およびｎ−型ＧａＮ層１６における、深さ方向の窒素濃度分布の一例を示す図である。
【図３】シリコン酸化膜３０およびｎ−型ＧａＮ層１６における、深さ方向のガリウム濃度分布の一例を示す図である。
【図４】シリコン酸化膜３０およびｎ−型ＧａＮ層１６における、深さ方向の窒素濃度分布の他の例を示す図である。
【図５】シリコン酸化膜３０およびｎ−型ＧａＮ層１６における、深さ方向のガリウム濃度分布の他の例を示す図である。
【図６】半導体装置１００の製造工程の一部を示す図である。
【図７】図２等において説明した比較例に係る半導体装置のゲート電圧−ドレイン電流特性を示す図である。
【図８】シリコン酸化膜３０を成膜した直後の半導体装置１００のゲート電圧−ドレイン電流特性を示す図である。
【図９】シリコン酸化膜３０を成膜し、熱処理を行った後の半導体装置１００のゲート電圧−ドレイン電流特性を示す図である。
【図１０】シリコン酸化膜３０の絶縁破壊電界のワイブル分布の一例を示す図である。
【発明を実施するための形態】
【００１７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１８】
図１は、本発明の一つの実施形態における半導体装置１００の断面図である。本例の半導体装置１００は、半導体基板の上面と下面との間で電流が流れる縦型のＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であるが、半導体装置１００は、半導体基板の上面と平行な方向に電流が流れる横型のＭＯＳＦＥＴであってもよい。また本例の半導体装置１００は、ゲート酸化膜およびゲート電極が半導体基板の上方に配置されるプレーナー型のゲート構造を有するが、半導体装置１００は、半導体基板の上面に形成されたトレンチ内にゲート酸化膜およびゲート電極が埋め込まれるトレンチ型のゲート構造を有してもよい。
【００１９】
本例の半導体装置１００は、窒化ガリウム系の半導体基板１０と、シリコン酸化膜３０と、ゲート電極２４とを備える。半導体基板１０には、ベースとなる基板上にエピタキシャル成長等で形成された半導体層が含まれていてよい。本明細書では、半導体基板１０の主面のうち、シリコン酸化膜３０およびゲート電極２４が形成された面を上面９５、上面９５と逆側の面と下面９２と称する。
【００２０】
半導体基板１０の上面９５および下面９２と平行な面をＸ‐Ｙ平面とする。また、上面９５および下面９２と垂直な軸をＺ軸とする。本明細書では、Ｚ軸方向を深さ方向と称する場合がある。図１は、半導体装置１００をＸ‐Ｚ平面で切断した断面である。本例において、Ｘ軸、Ｙ軸およびＺ軸は互いに垂直な軸である。
【００２１】
本明細書においては、Ｚ軸方向の正方向を「上」と称し、Ｚ軸方向の負方向を「下」と称する場合がある。ただし、「上」および「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」および「下」の方向は、重力方向に限定されない。「上」および「下」は、基板、層、領域および膜等における相対的な位置関係を特定する便宜的な表現に過ぎない。
【００２２】
図１に示す構造は、半導体装置１００の単位構造であってよい。当該単位構造は、Ｙ軸方向に延在し、かつ、Ｘ軸方向に繰り返し設けられてよい。複数の単位構造は、Ｘ‐Ｙ平面視において略矩形形状を構成するよう配置されてよい。複数の単位構造が設けられた領域を活性領域と称する場合もある。活性領域の周囲には、活性領域における電界集中を防ぐ機能を有するエッジ終端構造が設けられてよい。エッジ終端構造は、ガードリング構造、フィールドプレート構造およびＪＴＥ（Ｊｕｎｃｔｉｏｎ  Ｔｅｒｍｉｎａｔｉｏｎ  Ｅｘｔｅｎｓｉｏｎ）構造の一以上を含んでよい。
【００２３】
本例において、半導体基板１０を構成する基板および層の各々はＧａＮ半導体である。ただし、基板および層の各々は、アルミニウム（Ａｌ）元素およびインジウム（Ｉｎ）元素の一以上の元素をさらに含んでもよい。つまり、半導体基板１０を構成する基板および層の各々は、Ａｌ元素およびＩｎ元素を微量に含んだ混晶半導体、即ちＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１）であってもよい。ただし、本例において、半導体基板１０を構成する基板および層の各々は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮにおいてｘ＝ｙ＝０としたＧａＮ半導体である。
【００２４】
本例の半導体基板１０は、ｎ＋型ＧａＮ層１８、ｎ−型ＧａＮ層１６、ｐ−型ＧａＮ領域１４およびｎ＋型ＧａＮ領域１２を有する。なお、各層および領域の導電型は、逆の導電型であってもよい。導電型におけるｎまたはｐは、それぞれ電子または正孔が多数キャリアであることを意味する。ｎまたはｐの横に記載した＋または−について、＋はそれが記載されていないものよりもキャリア濃度が高く、−はそれが記載されていないものよりもキャリア濃度が低いことを意味する。
【００２５】
ＧａＮ半導体に対するｐ型不純物は、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｂｅ（ベリリウム）およびＺｎ（亜鉛）の一種類以上の元素であってよい。本例においては、ｐ型不純物としてＭｇ元素を用いる。また、ＧａＮ半導体に対するｎ型不純物は、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、およびＯ（酸素）の一種類以上の元素であってよい。本例においては、ｎ型不純物としてＳｉ元素を用いる。
【００２６】
ｎ＋型ＧａＮ層１８は、いわゆるｃ面ＧａＮ基板であってよい。ｎ＋型ＧａＮ層１８は、Ｚ軸方向と平行であってよい。また、ｎ＋型ＧａＮ層１８は、貫通転位密度が１Ｅ＋７ｃｍ−２未満の低転位自立基板であってよい。なお、Ｅは１０の冪を意味し、例えば１Ｅ＋７は１０７を意味する。本例では、ｎ＋型ＧａＮ層１８の下面を半導体基板１０の下面９２と称する。
【００２７】
ｎ−型ＧａＮ層１６は、ｎ＋型ＧａＮ層１８上にエピタキシャル成長により形成されてよい。ｎ−型ＧａＮ層１６は、ｎ＋型ＧａＮ層１８よりもドーピング濃度が低い。一例としてｎ＋型ＧａＮ層１８は、ｎ型不純物として２Ｅ＋１６ｃｍ−３のＳｉ元素を含む。本例では、ｎ−型ＧａＮ層１６の上面を半導体基板１０の上面９５と称する。
【００２８】
ｐ−型ＧａＮ領域１４は、ｎ−型ＧａＮ層１６の上面９５に露出するｐ型領域である。本例のｐ−型ＧａＮ領域１４は、ｐ型不純物として１Ｅ＋１７ｃｍ−３のＭｇを含む。半導体基板１０の上面９５側からＭｇイオンを注入することで、ｐ−型ＧａＮ領域１４を形成してよい。図１に示すように、ｐ−型ＧａＮ領域１４は、ｎ−型ＧａＮ層１６の上面９５に部分的に設けられている。ｎ−型ＧａＮ層１６の上面９５において、ｐ−型ＧａＮ領域１４が形成されない領域にはｎ−型ＧａＮ層１６が露出していてよい。
【００２９】
ｎ＋型ＧａＮ領域１２は、ｐ−型ＧａＮ領域１４の内部に形成され、且つ、半導体基板１０の上面９５に露出している。半導体基板１０の上面９５において、ｎ＋型ＧａＮ領域１２とｎ−型ＧａＮ層１６との間には、ｐ−型ＧａＮ領域１４が配置されている。ｎ＋型ＧａＮ領域１２は、ｐ−型ＧａＮ領域１４よりも浅い所定の深さ位置まで設けられてよい。
【００３０】
本例の半導体装置１００は、半導体基板１０の上面９５または下面９２に、ゲート電極２４、ソース電極２２、ドレイン電極２６およびシリコン酸化膜３０を備える。ゲート電極２４は、シリコン酸化膜３０上に配置された電極部の一例である。本例のシリコン酸化膜３０は、ゲート絶縁膜として機能する。ゲート電極２４、シリコン酸化膜３０およびｐ−型ＧａＮ領域１４は、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を構成している。
【００３１】
シリコン酸化膜３０の少なくとも一部は、半導体基板１０の上面９５と接して設けられている。シリコン酸化膜３０は、少なくとも、半導体基板１０の上面９５においてｎ＋型ＧａＮ領域１２とｎ−型ＧａＮ層１６との間に配置されたｐ−型ＧａＮ領域１４を覆っている。本例のシリコン酸化膜３０は、ｎ＋型ＧａＮ領域１２およびｎ−型ＧａＮ層１６の少なくとも一部を更に覆っている。
【００３２】
シリコン酸化膜３０を形成する前に、自然酸化層を除去するべく、半導体基板１０の上面９５を希フッ酸等でエッチングしてよい。本例のシリコン酸化膜３０は、二酸化シリコン膜である。
【００３３】
シリコン酸化膜３０の上には、ゲート電極２４が配置されている。ゲート電極２４は、少なくとも、ｎ＋型ＧａＮ領域１２とｎ−型ＧａＮ層１６との間に配置されたｐ−型ＧａＮ領域１４と重なって配置されている。ゲート電極２４に所定のゲート電圧が印加されることで、ｐ−型ＧａＮ領域１４の表層部分における導電型が反転してチャネルが形成される。ゲート電極２４は、アルミニウム等の金属で形成されていてよく、不純物が添加されたポリシリコン等の導電性材料で形成されていてもよい。
【００３４】
ソース電極２２は、半導体基板１０の上面９５において、ｎ＋型ＧａＮ領域１２とオーミック接触して設けられている。ドレイン電極２６は、半導体基板１０の下面９２において、ｎ＋型ＧａＮ層１８とオーミック接触して設けられている。ソース電極２２およびドレイン電極２６は、アルミニウム等の金属で形成されていてよい。
【００３５】
シリコン酸化膜３０は、高濃度窒素領域（または窒素リッチ領域）３２と、上部領域３４とを有する。高濃度窒素領域３２は、シリコン酸化膜３０のうち、半導体基板１０の上面９５と接する部分に設けられている。高濃度窒素領域３２は、シリコン酸化膜３０のうち、窒素の濃度が１．０×１０１９／ｃｍ３以上、１．０×１０２０／ｃｍ３以下である領域である。高濃度窒素領域３２は、シリコン酸化膜３０のうち、窒素の濃度が３．０×１０１９／ｃｍ３以上、１．０×１０２０／ｃｍ３以下である領域であってよく、５．０×１０１９／ｃｍ３以上、１．０×１０２０／ｃｍ３以下である領域であってもよい。高濃度窒素領域３２における窒素は、シリコンと結合して窒化シリコンとして存在してよい。
【００３６】
上部領域３４は、シリコン酸化膜３０のうち、高濃度窒素領域３２と、ゲート電極２４との間の領域である。つまり上部領域３４は、シリコン酸化膜３０のうち、高濃度窒素領域３２よりも上側の領域である。上部領域３４における窒素濃度は、高濃度窒素領域３２における窒素濃度よりも低い。
【００３７】
高濃度窒素領域３２は、深さ方向における厚みが１ｎｍ以上であってよい。半導体基板１０の上面９５に接して、１ｎｍ以上の厚みの高濃度窒素領域３２を設けることで、半導体基板１０のガリウムが、高濃度窒素領域３２よりも上側に拡散することを抑制できる。このため、上部領域３４にガリウムが拡散することを抑制できる。本例では、上部領域３４におけるガリウム濃度は１．０×１０１９／ｃｍ３以下である。また、高濃度窒素領域３２を設けることで、シリコン酸化膜３０を形成する工程において半導体基板１０から窒素が抜けてしまうことを抑制できる。高濃度窒素領域３２の厚みは２ｎｍ以上であってよく、３ｎｍ以上であってよい。
【００３８】
このような構造により、後述するように、半導体装置１００の特性におけるヒステリシスを低減できた。また、高濃度窒素領域３２を設けることで、半導体装置１００の閾値電圧の制御性が向上した。このことは、例えば下記のように推測される。高濃度窒素領域３２を設けることで、半導体基板１０のガリウムおよび窒素が、シリコン酸化膜３０側に抜けることを抑制できる。このため、シリコン酸化膜３０との界面における半導体基板１０の結晶性を維持して、当該界面に電子がトラップされることを抑制できる。このため、半導体装置１００のゲート電圧−ドレイン電流特性におけるヒステリシスが低減され、また、閾値電圧の制御性が向上した。
【００３９】
また、高濃度窒素領域３２を設けることで、半導体基板１０からガリウムおよび窒素が抜けることを抑制できるので、シリコン酸化膜３０の形成後に高温の熱処理を行うことが可能になる。このため、シリコン酸化膜３０の絶縁性能が向上し、半導体装置１００の長期信頼性が向上する。また、半導体装置１００の製造工程において、シリコン酸化膜３０を形成した後の熱処理の自由度が向上する。高温の熱処理が可能になるので、例えばゲート電極２４としてポリシリコンを用いることができ、また、ソース電極２２およびドレイン電極２６と半導体基板１０とをオーミック接触させることが容易になる。
【００４０】
高濃度窒素領域３２の厚みは、上部領域３４の厚みより小さくてよい。シリコン酸化膜３０における上部領域３４の割合を大きくすることで、シリコン酸化膜３０の絶縁破壊電界を大きくすることができる。上部領域３４の厚みは、高濃度窒素領域３２の厚みの３倍以上であってよく、５倍以上であってもよい。上部領域３４の厚みは、高濃度窒素領域３２の厚みの２０倍以下であってよい。高濃度窒素領域３２の厚みは５ｎｍ以下であってよく、３ｎｍ以下であってもよい。
【００４１】
図２は、シリコン酸化膜３０およびｎ−型ＧａＮ層１６における、深さ方向の窒素濃度分布の一例を示す図である。図２では、半導体基板１０の上面９５に形成したシリコン酸化膜３０のうち、窒素濃度が１．０×１０２０／ｃｍ３より大きい領域を、半導体基板１０（図２ではｎ−型ＧａＮ層１６）に含めている。図２における横軸は、上部領域３４の上端（つまり、ゲート電極２４と上部領域３４との境界）からの深さを示している。図２においては、高濃度窒素領域３２を有する半導体装置１００の窒素濃度分布を実線で示しており、高濃度窒素領域３２を有さない比較例の窒素濃度分布を破線で示している。比較例に係る半導体装置は、図１に示した半導体装置１００の構成において、高濃度窒素領域３２に代えて、上部領域３４と同様のシリコン酸化膜を設けた装置である。
【００４２】
半導体装置１００においては、シリコン酸化膜３０において半導体基板１０の上面９５と接する部分に高濃度窒素領域３２を備える。シリコン酸化膜３０において半導体基板１０の上面９５と接する部分とは、シリコン酸化膜３０の深さ方向における下側半分の領域を指してよく、下側１／４の領域を指してよく、シリコン酸化膜３０において半導体基板１０の上面９５からの高さが１０ｎｍ以内の領域を指してよく、５ｎｍ以内の領域を指してもよい。
【００４３】
高濃度窒素領域３２は、窒素を含む原料ガスを流しながら、シリコン酸化膜３０を成膜することで形成できる。高濃度窒素領域３２は、深さ方向において窒素濃度が一定となる一定領域３６を有してよい。ただし、一定領域３６における窒素濃度は、厳密に一定でなくてもよい。一定領域３６は、窒素濃度の変動が２倍以内である領域が、深さ方向に１ｎｍ以上連続している領域であってよく、２ｎｍ以上連続している領域であってもよい。一定領域３６を設けることで、ある程度の厚みを有する高濃度窒素領域３２を容易に形成できる。
【００４４】
これに対して、比較例においては高濃度窒素領域３２を有さない。この場合でも、半導体基板に含まれる窒素がシリコン酸化膜中に拡散し得る。しかし、シリコン酸化膜中における窒素濃度は、上方（深さが小さくなる方向）に向かうにつれて急峻に小さくなり、シリコン酸化膜中に不可避的に含まれる窒素濃度または測定装置の検出限界の窒素濃度になる。このため、比較例の半導体装置は、窒素濃度が１．０×１０１９／ｃｍ３以上、１．０×１０２０／ｃｍ３以下である領域の厚みが１ｎｍより小さい。このため、比較例では半導体基板１０に含まれるガリウムの、シリコン酸化膜３０への拡散を十分に抑制できない。
【００４５】
図３は、シリコン酸化膜３０およびｎ−型ＧａＮ層１６における、深さ方向のガリウム濃度分布の一例を示す図である。図３においては、図２と同様の比較例におけるガリウム濃度分布を破線で示し、半導体装置１００におけるガリウム濃度分布を実線で示している。
【００４６】
比較例においては高濃度窒素領域３２を有さないので、半導体基板１０からシリコン酸化膜３０へのガリウム拡散を十分に抑制できていない。例えば比較例のシリコン酸化膜３０におけるガリウム濃度は、全体的に１．０×１０１９／ｃｍ３より大きい。
【００４７】
これに対して半導体装置１００は、高濃度窒素領域３２により、ガリウムの拡散が抑制される。例えば半導体装置１００の上部領域３４におけるガリウム濃度は、全体的に１．０×１０１９／ｃｍ３以下である。上部領域３４におけるガリウム濃度は、５．０×１０１８／ｃｍ３以下であってもよい。
【００４８】
図４は、シリコン酸化膜３０およびｎ−型ＧａＮ層１６における、深さ方向の窒素濃度分布の他の例を示す図である。本例における窒素濃度は、ＳＩＭＳ法（二次イオン質量分析法）により窒化シリコン濃度として測定した。図４においては、半導体装置１００における窒素濃度を丸印で示し、比較例における窒素濃度をバツ印で示している。
【００４９】
なお窒化シリコン濃度を測定しているので、半導体基板１０において深さが増大すると、窒素濃度が減少して見えている。また、図４に示す高濃度窒素領域３２は、一定領域３６を有していないが、窒素濃度が１．０×１０１９／ｃｍ３以上、１．０×１０２０／ｃｍ３以下である領域が３ｎｍ以上、深さ方向に連続して存在している。これに対して比較例においては、半導体基板１０の上面と接する部分において、窒素濃度が１．０×１０１９／ｃｍ３以上、１．０×１０２０／ｃｍ３以下となる領域の厚みが１ｎｍより小さい。
【００５０】
図５は、シリコン酸化膜３０およびｎ−型ＧａＮ層１６における、深さ方向のガリウム濃度分布の他の例を示す図である。本例におけるガリウム濃度は、ＳＩＭＳ法により測定した。図３に示した分布と同様に、比較例のシリコン酸化膜３０におけるガリウム濃度は、全体的に１．０×１０１９／ｃｍ３より大きい。これに対して半導体装置１００の上部領域３４におけるガリウム濃度は、全体的に１．０×１０１９／ｃｍ３以下であった。
【００５１】
なお図５における半導体装置１００は、シリコン酸化膜３０を成膜して熱処理をした後のガリウム濃度分布を示している。これに対し、シリコン酸化膜３０を成膜した直後の半導体装置１００のガリウム濃度分布も、図５における半導体装置１００と同程度の濃度であった。つまり、高濃度窒素領域３２を設けることで、ガリウムの拡散を抑制できていることが確認できた。
【００５２】
また、図５における比較例は、シリコン酸化膜３０を成膜して熱処理をした後のガリウム濃度分布を示している。これに対し、シリコン酸化膜３０を成膜した直後の比較例のガリウム濃度は、図５における半導体装置１００と同程度の濃度と同様であった。つまり、比較例においては、ガリウムの拡散を十分に抑制できていないことが確認できた。
【００５３】
図６は、半導体装置１００の製造工程の一部を示す図である。図６においては、シリコン酸化膜３０およびゲート電極２４を形成する工程を示している。本例の製造工程においては、シリコン酸化膜３０を形成する前に、半導体基板１０における各層および各領域を形成してよい。
【００５４】
シリコン酸化膜３０を形成する工程は、第１段階Ｓ１００２および第２段階Ｓ１００４を有する。第１段階Ｓ１００２では高濃度窒素領域３２を含むシリコン酸化膜を形成し、第２段階Ｓ１００４では上部領域３４を含むシリコン酸化膜を形成する。
【００５５】
シリコン酸化膜３０を形成する前に、半導体基板１０を５％ＨＣｌ溶液で洗浄した。その後、シリコン原料ガスとしてＴＥＯＳ（オルトケイ酸テトラエチル）ガスを用いて、ＰＥＣＶＤ法によりシリコン酸化膜３０を２０ｎｍ成膜した。
【００５６】
第２段階Ｓ１００４では、酸素を含む酸素原料ガスおよびシリコンを含むＴＥＯＳガスを成膜チャンバ内に導入する。本例の酸素原料ガスは純酸素ガスである。ＴＥＯＳガスと酸素ガスとの流量（ｓｃｃｍ）比は、ＴＥＯＳ／Ｏ２＝０．５／２５０とした。また、ＲＦ電力を３０Ｗとし、成膜チャンバ内の成膜圧力を７９Ｐａとし、基板温度を３７０℃とした。
【００５７】
これに対して、第１段階Ｓ１００２では、酸素を含む酸素原料ガス、シリコンを含むシリコン原料ガス、および、窒素を含む窒素原料ガスを成膜チャンバに導入する。本例の窒素原料ガスは純窒素ガスである。酸素ガスの流量を減らし、ＴＥＯＳガスと酸素ガスとの流量比は、ＴＥＯＳ／Ｏ２＝０．５／１０とした。一方で、窒素原料ガスを導入することで、成膜チャンバ内の成膜圧力を、第２段階Ｓ１００４と同一の圧力（本例では７９Ｐａ）とした。また、ＲＦ電力は、第２段階Ｓ１００４より小さい２０Ｗとし、基板温度は第２段階Ｓ１００４と同一の３７０℃とした。なお本明細書において「同一」または「等しい」と称した場合、５％以内の誤差を許容してよく、２％以内の誤差を許容してよく、１％以内の誤差を許容してもよい。
【００５８】
第１段階Ｓ１００２では、５ｎｍのシリコン酸化膜３０を成膜し、第２段階Ｓ１００４では、１５ｎｍのシリコン酸化膜３０を成膜した。第１段階Ｓ１００２により成膜したシリコン酸化膜３０の少なくとも一部が、高濃度窒素領域３２として機能する。つまり、第１段階Ｓ１００２により成膜したシリコン酸化膜３０には、窒素の濃度が１．０×１０１９／ｃｍ３以上、１．０×１０２０／ｃｍ３以下である領域が、深さ方向に１ｎｍ以上含まれている。また、第２段階Ｓ１００４により成膜したシリコン酸化膜３０に含まれるガリウム濃度は、１．０×１０１９／ｃｍ３以下である。
【００５９】
第１段階Ｓ１００２では、シリコン酸化膜３０を少なくとも１ｎｍ以上成膜する。第１段階Ｓ１００２では、シリコン酸化膜３０を３ｎｍ以上成膜してよく、５ｎｍ以上成膜してもよい。また、第１段階Ｓ１００２におけるＴＥＯＳガスに対する酸素ガスの流量比（本例ではＯ２／ＴＥＯＳ＝２０）は、第２段階Ｓ１００４におけるＴＥＯＳガスに対する酸素ガスの流量比（本例ではＯ２／ＴＥＯＳ＝５００）よりも小さい。第１段階Ｓ１００２における当該流量比Ｏ２／ＴＥＯＳは、第２段階Ｓ１００４における当該流量比Ｏ２／ＴＥＯＳの１／１０以下であってよく、１／２０以下であってもよい。
【００６０】
このように原料ガスの流量比を調整することで、第１段階Ｓ１００２および第２段階Ｓ１００４における成膜チャンバ内の圧力を等しくできる。このため、第１段階Ｓ１００２および第２段階Ｓ１００４においてプラズマの放電を同様にできる。
【００６１】
なお、第１段階Ｓ１００２におけるシリコン酸化膜３０の成膜レートは、第２段階Ｓ１００４におけるシリコン酸化膜３０の成膜レートの７０％以下であってよい。第１段階Ｓ１００２におけるシリコン酸化膜３０の成膜レートを小さくすることで、窒素含有量の多い高濃度窒素領域３２を容易に形成できる。
【００６２】
第１段階Ｓ１００２は、酸素流量によって成膜レートが実質的に変化する条件で成膜することが好ましい。例えば酸素流量が十分多い条件では、酸素が十分多く存在するので酸素流量を変動させても成膜レートは変化しない。一方で、酸素流量が比較的に少ない条件では、酸素流量を変動させると成膜レートも変動する。第１段階Ｓ１００２は、ＴＥＯＳガスに対する酸素ガスの流量比Ｏ２／ＴＥＯＳが４０以下であってよく、２０以下であってもよい。
【００６３】
また、シリコン酸化膜３０を成膜した後に、熱処理段階Ｓ１００６を行ってもよい。熱処理段階Ｓ１００６においては、半導体基板１０を７００℃以上、１０００℃以下の温度で、且つ、１時間以下の時間で熱処理する。これにより、シリコン酸化膜３０の膜質を向上させることができ、半導体装置１００の信頼性を向上させることができる。半導体装置１００によれば、高濃度窒素領域３２によりガリウムの拡散を抑制できるので、高温、長時間の熱処理を行うことができる。熱処理段階Ｓ１００６の基板温度は８００℃以上であってもよい。また、熱処理段階Ｓ１００６において半導体基板１０を当該温度に維持する時間は、１分以上であってよく、３０分以上であってもよい。熱処理段階Ｓ１００６は、酸素雰囲気で行ってよい。
【００６４】
また、電極部形成段階Ｓ１００８で、シリコン酸化膜３０上にゲート電極２４を形成する。ゲート電極２４は、アルミニウム等の金属材料で形成してよく、ポリシリコン等で形成してもよい。
【００６５】
図７は、図２等において説明した比較例に係る半導体装置のゲート電圧−ドレイン電流特性を示す図である。本例では、閾値電圧Ｖｔｈが８Ｖ程度となるように、各層および各領域のキャリア濃度、膜厚等を設計している。本例では、ゲート電圧を−１０Ｖから３０Ｖに上昇させた後に、３０Ｖから−１０Ｖに下降させた。また、ゲート電圧を上昇させているときにドレイン電流Ｉｄが最大値の半分となるときのゲート電圧Ｖｇと、ゲート電圧を下降させているときにドレイン電流Ｉｄが最大値の半分となるときのゲート電圧Ｖｇとの差分を、ヒステリシスの大きさとする。図７に示すように、比較例においては、閾値電圧Ｖｔｈが３．５Ｖ、ヒステリシスが１．２Ｖであった。
【００６６】
図８は、シリコン酸化膜３０を成膜した直後の半導体装置１００のゲート電圧−ドレイン電流特性を示す図である。本例では、閾値電圧Ｖｔｈが７．１Ｖであり、ヒステリシスが１Ｖであった。図７の例に比べて閾値電圧Ｖｔｈが設計値に近くなり、また、ヒステリシスが小さくなっている。高濃度窒素領域３２を設けることで、シリコン酸化膜３０の成膜中に、半導体基板１０のガリウムがシリコン酸化膜３０側に拡散することを抑制できたためと推測される。
【００６７】
図９は、シリコン酸化膜３０を成膜し、熱処理を行った後の半導体装置１００のゲート電圧−ドレイン電流特性を示す図である。熱処理は８００℃、３０分の酸素雰囲気で行った。本例では、閾値電圧Ｖｔｈが６．８Ｖであり、ヒステリシスが０．２４Ｖであった。図８の例に比べて閾値電圧Ｖｔｈが若干小さくなっているものの、ヒステリシスは大幅に低減した。熱処理により、シリコン酸化膜３０の膜質が向上したと推測される。
【００６８】
図１０は、シリコン酸化膜３０の絶縁破壊電界のワイブル分布の一例を示す図である。図１０においては、高濃度窒素領域３２を有する半導体装置１００について、シリコン酸化膜３０を成膜した直後におけるサンプルを黒丸印でプロットし、シリコン酸化膜３０を成膜して熱処理を行ったサンプルを白丸印でプロットしている。また、高濃度窒素領域３２を有さない比較例について、シリコン酸化膜３０を成膜した直後におけるサンプルをプラス（＋）印でプロットし、シリコン酸化膜３０を成膜して熱処理を行ったサンプルをバツ印でプロットしている。図１０に示すように、熱処理を施すことで、シリコン酸化膜３０の絶縁破壊電界が大きくなっており、膜質が改善していることがわかる。
【００６９】
また、熱処理を行った比較例では、絶縁破壊電界のバラツキが大きいが、熱処理を行った半導体装置１００では、１２ＭＶ／ｃｍの近傍で急峻な分布を示している。これは、高濃度窒素領域３２を設けることで、シリコン酸化膜３０中へのガリウム拡散が抑制された結果と考えられる。
【００７０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７１】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００７２】
１０・・・半導体基板、１２・・・ｎ＋型ＧａＮ領域、１４・・・ｐ−型ＧａＮ領域、１６・・・ｎ−型ＧａＮ層、１８・・・ｎ＋型ＧａＮ層、２２・・・ソース電極、２４・・・ゲート電極、２６・・・ドレイン電極、３０・・・シリコン酸化膜、３２・・・高濃度窒素領域（窒素リッチ領域）、３４・・・上部領域、３６・・・一定領域、９２・・・下面、９５・・・上面、１００・・・半導体装置
【図１】
2020035931.tif 000003
【図２】
2020035931.tif 000004
【図３】
2020035931.tif 000005
【図４】
2020035931.tif 000006
【図５】
2020035931.tif 000007
【図６】
2020035931.tif 000008
【図７】
2020035931.tif 000009
【図８】
2020035931.tif 000010
【図９】
2020035931.tif 000011
【図１０】
2020035931.tif 000012