(57)【要約】【課題】ＤＣバイアス特性及び耐電圧特性を両立可能な誘電体薄膜素子、電子部品及び電子回路基板を提供する。【解決手段】誘電体薄膜素子２００は、（１）Ｂｉ、及び、Ｔｉ、（２）Ｎａ及びＫからなる群より選ばれる少なくとも一つの元素、（３）Ｂａ、Ｓｒ、及び、Ｃａからなる群から選択される少なくとも一つの元素を含み、ペロブスカイト構造を有する酸化物を含む誘電体膜４０と、誘電体膜４０の下面４０ａに設けられた下部電極３０と、誘電体膜４０と下部電極３０との間に介在する酸化ニッケル層３５とを備える。【選択図】図１
2020161791.tif 000002
【特許請求の範囲】
【請求項１】
（１）Ｂｉ、及び、Ｔｉ、
（２）Ｎａ及びＫからなる群より選ばれる少なくとも一つの元素、及び、
（３）Ｂａ、Ｓｒ、及び、Ｃａからなる群から選択される少なくとも一つの元素
を含み、ペロブスカイト構造を有する酸化物を含む誘電体膜と、
前記誘電体膜の一方面に設けられた第１の電極膜と、
前記誘電体膜と前記第１の電極膜との間に介在する酸化ニッケル層と
を備える、誘電体薄膜素子。
【請求項２】
前記酸化ニッケル層の厚さが３０ｎｍ以下である、請求項１に記載の誘電体薄膜素子。
【請求項３】
請求項１または２に記載の誘電体薄膜素子を備える電子部品。
【請求項４】
前記誘電体膜の他方面に設けられた第２の電極膜をさらに備える、請求項３に記載の電子部品。
【請求項５】
請求項１または２に記載の誘電体薄膜素子を備える、電子回路基板。
【請求項６】
請求項３または４に記載の電子部品を備える、電子回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体薄膜素子、電子部品及び電子回路基板に関する。
【背景技術】
【０００２】
電子機器内に許容される電子部品の実装スペースは、電子機器の小型化と共に縮小の傾向にある。キャパシタ（我が国では多くの場合「コンデンサ」と称する。）は、多くの電子機器に搭載される電子部品であるところ、やはり小型化や薄型化が必須である。薄膜キャパシタは、従来の厚膜法による積層セラミックキャパシタと比べ、基材、誘電体膜、絶縁膜等が薄く、より薄型化・低背化が可能である。そのため、薄膜キャパシタは低背かつ小スペースへ実装される電子部品として期待されている。さらに、電子部品基板に埋め込むといったキャパシタも近年になり開発されてきている。
【０００３】
薄膜キャパシタは従来からある積層セラミックキャパシタと比較して電気容量が小さいものが多かった。電気容量の向上の方法の一つとして、誘電体層の膜厚を薄くする方法がある。しかしながら、誘電体膜の膜厚を薄くすると、実際の使用時に誘電体膜の両端に印加される直流電圧が同じであっても、誘電体膜に印加される直流電界強度が大きくなる。そして、ＢａＴｉＯ３などの強誘電体に比誘電率は、直流電界強度が高くなるほど低下するといういわゆるＤＣバイアス特性を有しているため、膜厚を薄くしても電気容量を向上できない。
【０００４】
また、誘電体膜の膜厚を薄くすることによって、直流電界強度が大きくなると、電界による素子破壊の恐れが大きくなるため、高い耐電圧特性も要求される。
【０００５】
特許文献１には、誘電体膜に、Ｋ、Ｓｒ、ＭｇおよびＮｂを含むタングステンブロンズ型複合酸化物を用いることにより、ＤＣバイアス特性を向上させることが開示されている。
【０００６】
しかしながら、特許文献１では、比較的低い直流電界強度（３〜５Ｖ／μｍ）のデータのみ示されており、誘電体膜をより薄くしたり直流電圧をより高くしたりするためには、より高い直流電界強度への対応が望まれる。
【０００７】
特許文献２には、Ｂｉ，Ｎａ，ＳｒおよびＴｉを含むペロブスカイト型の結晶構造を有する粒子を含む誘電体組成物が開示されている。また、特許文献２には、誘電体組成物に含まれる粒子の少なくとも一部がコア部とシェル部とからなるコアシェル構造を有し、コア部に存在するＢｉの含有率とシェル部に存在するＢｉの含有率の比率とを規定することにより、ＤＣバイアス特性を向上させることが開示されている。しかしながら、引用文献２では、比較的低い直流電界強度（８Ｖ／μｍまで）のデータのみ示されており、より高い直流電界強度への対応が望まれる。また、引用文献２に示されているコアシェル構造を薄膜において形成することは困難であるため、コアシェル構造とは別の手段でＤＣバイアス特性を向上させることが望まれる。
【０００８】
特許文献３には、表面にＴｉ元素を有する導電性の基板上に、水熱合成法で形成されたＢａ１−ｘＣａｘＺｒｙＴｉ１−ｙＯ３（但し、０＜ｘ＜０．２、０＜ｙ＜１）で表わされる誘電体薄膜を設けることにより、高い比誘電率と高い耐電圧特性を実現することが開示されている。特許文献３では、ＢａとＣａの比と、ＺｒとＴｉの比を制御することによって膜を緻密化し、高い比誘電率と高い絶縁耐圧を実現している。しかしながら、特許文献３では、ＤＣバイアス特性については全く言及されておらず、かつ、耐電圧特性についても４０ｋＶ／ｍｍ（４０Ｖ／μｍ）までしか示されておらず、市場要求を満足するに至っていない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−４９０４５号公報
【特許文献２】国際公開２０１７／０１２８００号
【特許文献３】特開２０００−１７３３４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１〜３のいずれにおいても、耐電圧特性とＤＣバイアス特性とを両立できているわけでは無い。
【００１１】
本発明は、上記の問題を解決するためになされたものであって、ＤＣバイアス特性及び耐電圧特性を両立可能な誘電体薄膜素子、電子部品及び電子回路基板を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一形態に係る誘電体薄膜素子は、（１）Ｂｉ、及び、Ｔｉ、（２）Ｎａ及びＫからなる群より選ばれる少なくとも一つの元素、及び、（３）Ｂａ、Ｓｒ、及び、Ｃａからなる群から選択される少なくとも一つの元素を含み、ペロブスカイト構造を有する酸化物を含む誘電体膜と、誘電体膜の一方面に設けられた第１の電極膜と、誘電体膜と第１の電極膜との間に介在する酸化ニッケル層とを備える。他の形態に係る誘電体薄膜素子では、酸化ニッケル層の厚さが３０ｎｍ以下である。
【００１３】
本発明の一形態に係る電子部品は、上記誘電体薄膜素子を備える。他の形態に係る電子部品は、誘電体膜の他方面に設けられた第２の電極膜をさらに備える。
【００１４】
本発明の一形態に係る電子回路基板は、上記誘電体薄膜素子を備える。
【００１５】
他の形態に係る電子回路基板は、上記電子部品を備える。
【発明の効果】
【００１６】
本発明によれば、ＤＣバイアス特性及び耐電圧特性を両立可能な誘電体薄膜素子、電子部品及び電子回路基板が提供される。
【図面の簡単な説明】
【００１７】
【図１】図１は、本実施形態に係る電子部品の一例に係る薄膜キャパシタの模式的な断面図である。
【図２】図２は、図１とは異なる形態の薄膜キャパシタの模式的な断面図である。
【図３】図３中の（ａ）は、一実施形態に係る電子回路基板の模式的な断面図であり、図３中の（ｂ）は、図３中の（ａ）に示される部分９０Ａの拡大図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を詳細に説明する。
【００１９】
（誘電体膜）
本発明の実施形態に係る誘電体膜は、ペロブスカイト構造を有する酸化物を含む。
【００２０】
この酸化物は下記の（１）〜（３）を含む。
（１）Ｂｉ、及び、Ｔｉ、
（２）Ｎａ及びＫからなる群より選ばれる少なくとも一つの元素Ｅ１
（３）Ｂａ、Ｓｒ、及び、Ｃａからなる群から選択される少なくとも一つの元素Ｅ２
上記酸化物は、Ｂｉ及び元素Ｅ１の原子数の合計：元素Ｅ２の原子数の合計が３０：７０〜９０：１０となるように調整され得る。
【００２１】
元素Ｅ１は、Ｎａ及びＫからなる群より選ばれる少なくとも一つの元素であればよく、例えば、Ｎａのみ、又は、Ｋのみでもよく、Ｎａ及びＫの組み合わせなどの複数の元素の組み合わせでもよい。元素Ｅ１が２種以上の元素を含む場合の比率は任意である。
【００２２】
元素Ｅ２は、Ｂａ、Ｓｒ、及び、Ｃａのうちの少なくとも一つであればよく、例えば、Ｂａのみ、Ｓｒのみ、または、Ｃａのみでもよく、Ｂａ及びＳｒの組み合わせ、Ｂａ及びＣａの組み合わせ、及び、Ｓｒ及びＣａの組み合わせでもよく、さらに、Ｂａ，Ｓｒ、及びＣａの全部の組み合わせでもよい。元素Ｅ２が２種以上の元素を含む場合の比率は任意である。
【００２３】
上記酸化物は、本実施形態において、Ｂｉ、Ｂａ、Ｓｒ、及び、Ｃａの原子数の合計に対するＢｉ、Ｂａ、Ｓｒ、及び、Ｃａの原子数の比を、それぞれ、ＸＢｉ、ＸＢａ、ＸＳｒ、及び、ＸＣａと表した場合に、０．２≦ＸＢｉ／（ＸＢａ＋ＸＳｒ＋ＸＣａ）≦５を満たす。上限は４．５以下が好ましく、４以下がより好ましい。
【００２４】
ペロブスカイト構造とは一般にＡＢＸ３で表される結晶構造である。Ａサイトの陽イオンが６面体の単位格子の頂点に位置し、この単位格子の体心にＢサイトの陽イオンが位置し、この単位格子の面心にＸサイトの陰イオンが位置する。本発明では、ＡサイトにＢａ２＋，Ｓｒ２＋、Ｃａ２＋、Ｂｉ３＋、Ｎａ＋及びＫ＋などの陽イオン（２価、又は、１価と３価の組み合わせ）が入り、ＢサイトにＴｉ４＋イオンなどの４価の陽イオンが入り、ＸサイトにＯ２−イオンなどの２価の陰イオンが入る。
【００２５】
上記酸化物は、誘電体膜の７０質量％以上を占めてよく、８０質量％以上、９０質量％以上、９５質量％以上、９９質量％以上を占めてよく、１００質量％を占めてもよい。
【００２６】
誘電体膜の厚みに限定はないが、例えば、１０ｎｍ〜２０００ｎｍとすることができ、５０ｎｍ〜１０００ｎｍであることが好適である。
【００２７】
このような誘電体膜は、ＤＣバイアス特性および耐電圧特性の両方に優れる。この理由は明らかでないが、発明者らは、以下のように考えている。
【００２８】
ペロブスカイト型の結晶構造を有する酸化物における比誘電率の発現は、電圧に対する、各元素のイオンの変位に起因するものであり、電圧が強いとイオンの変位が飽和することで、ＤＣバイアスによる比誘電率の低下がおこる。ペロブスカイト型結晶構造のイオンの変位には、ＡサイトとＢサイトのイオンと、酸素のイオンの結合の組合せが重要であり、Ｂｉイオンと酸素イオン、および、Ｔｉイオンと酸素イオンとの結合の組合せにより、イオンの変位が飽和するＤＣバイアスの大きさが、大きくなっていると考えている。
【００２９】
また、Ｂｉ、ＴｉおよびＮａ（または、Ｋ）を含有するペロブスカイト構造の酸化物のキュリー点は約３００℃であるが、Ｂａ、Ｓｒ、および、Ｃａの中から選ばれる少なくとも１種を含むことで、Ｂｉ、ＴｉおよびＮａを含有するペロブスカイト型酸化物のキュリー点が室温付近に近づくことにより、比誘電率の絶対値が高くなり、ＤＣバイアス印加時の比誘電率も大きくなると考えている。
【００３０】
また、本実施形態に係る誘電体膜は、上記酸化物以外に、本発明の効果を奏する範囲内において、微量な不純物、副成分等を含んでいてもよい。このような成分としては、たとえば、Ｃｒ、Ｍｏ等が例示される。また、本実施形態に係る誘電体膜は、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、Ｃｅ（セリウム）、Ｐｒ（プラセオジム）、Ｎｄ（ネオジム）、Ｐｍ（プロメチウム）、Ｓｍ（サマリウム）、Ｅｕ（ユーロピウム）、Ｇｄ（ガドリニウム）、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、Ｈｏ（ホルミウム）、Ｅｒ（エルビウム）、Ｔｍ（ツリウム）、Ｙｂ（イッテルビウム）及びＬｕ（ルテチウム）からなる群より選ばれる少なくとも一種の希土類元素を更に含んでよい。誘電体膜が希土類元素を更に含むことにより、誘電体膜のＤＣバイアス特性が向上し易い。
【００３１】
上記の誘電体膜は、本実施形態では、公知の成膜法により形成された薄膜状の誘電体堆積膜である。
【００３２】
（薄膜キャパシタ）
続いて、図１を参照して、本発明の実施形態に係る誘電体膜を有する電子部品の一例として薄膜キャパシタを説明する。
【００３３】
本発明の実施形態に係る薄膜キャパシタ１００は、基板１０、密着膜２０、下部電極３０、酸化ニッケル層３５、誘電体膜４０、及び、上部電極５０をこの順に有する。
【００３４】
（基板）
基板１０は、その上に形成される密着膜２０、下部電極３０、酸化ニッケル層３５、誘電体膜４０および上部電極５０を支持する。基板１０の材料は、上記の各層を支持できる程度の機械的強度を有する材料であれば特に限定されない。基板１０の例は、Ｓｉ単結晶、ＳｉＧｅ単結晶、ＧａＡｓ単結晶、ＩｎＰ単結晶、ＳｒＴｉＯ３単結晶、ＭｇＯ単結晶、ＬａＡｌＯ３単結晶、ＺｒＯ２単結晶、ＭｇＡｌ２Ｏ４単結晶、ＮｄＧａＯ３単結晶等の単結晶基板；Ａｌ２Ｏ３多結晶、ＺｎＯ多結晶、ＳｉＯ２多結晶等のセラミック多結晶基板；及び、Ｎｉ、Ｃｕ、Ｔｉ、Ｗ、Ｍｏ、Ａｌ、Ｐｔ及びこれらの合金から選択される金属基板である。低コスト、及び、加工性等の観点から、Ｓｉ単結晶基板が好適である。
【００３５】
基板１０の厚みは、たとえば、１０μｍ〜５０００μｍであることができる。厚みが小さすぎると、機械的強度が確保できない場合が生じることがあり、厚みが大きすぎると、電子部品の小型化に寄与できないといった問題が生じる場合がある。
【００３６】
上記の基板１０は、基板の材質によってその電気抵抗率が異なる。電気抵抗率が低い材料で基板を構成する場合、薄膜キャパシタの作動時に基板１０側への電流のリークが生じ、薄膜キャパシタの電気特性に影響を及ぼすことがある。そのため、基板１０の電気抵抗率が低い場合には、その表面に電気絶縁処理を施し、キャパシタ作動時の電流が基板１０へ流れないようにすることが好ましい。
【００３７】
たとえば、基板１０がＳｉ単結晶基板である場合においては、基板１０の表面に絶縁膜が形成されていることが好ましい。基板１０と下部電極３０との絶縁が十分に確保されていれば、絶縁膜を構成する材料およびその厚みは特に限定されない。絶縁膜を構成する材料の例は、ＳｉＯ２、Ａｌ２Ｏ３、Ｓｉ３Ｎｘである。また、絶縁膜の厚みは、０．０１μｍ以上であることが好ましい。絶縁膜は、基板１０における密着膜２０側（下部電極３０側）に設けられることが好ましい。絶縁膜は、熱酸化法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等の公知の成膜法により形成できる。
【００３８】
（密着膜）
密着膜２０は、基板１０と下部電極３０との間に設けられ、基板１０と下部電極３０との密着性を向上させる。密着膜２０の材料は、基板１０と下部電極３０との密着性が十分に確保できる材料であれば特に制限されない。たとえば、本実施形態のように下部電極３０がＮｉで構成されている場合には、密着膜２０はＴｉで構成されていてもよい。密着膜２０の厚みは、例えば、５〜５０ｎｍとすることができる。
【００３９】
（下部電極）
基板１０の上には、密着膜２０を介して、下部電極３０（第１の電極膜）が薄膜状に形成されている。下部電極３０は、上部電極５０とともに誘電体膜４０を挟み、キャパシタとして機能させるための電極である。下部電極３０は、誘電体膜４０の下面４０ａ（一方面）に設けられている。下部電極３０は、一例としてＮｉで構成されている。下部電極３０を構成する材料は、導電性を有する材料であれば特に制限されず、Ｐｔ、Ｒｕ、Ｒｈ、Ｐｄ、Ｉｒ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属、それらの合金、又は、導電性酸化物であってもよい。下部電極３０の厚みは、電極として機能する程度の厚みであれば特に制限されない。下部電極３０の厚みは１０ｎｍ以上であることが好ましく、薄膜化の観点から３００ｎｍ以下であることが好適である。
【００４０】
（酸化ニッケル層）
下部電極３０の上には、酸化ニッケル層３５が形成されている。酸化ニッケル層３５は、下部電極３０と誘電体膜４０との間に介在している。酸化ニッケル層３５は、ＮｉＯで構成されている。酸化ニッケル層３５は、下部電極３０と誘電体膜４０との界面に歪を生じさせ、歪んだ層が耐圧を高める高耐圧層として機能する。当該高耐圧層に薄膜キャパシタ１００に印加される電圧の一部がかかることで、誘電体膜４０にかかる電圧が緩和され、その結果、薄膜キャパシタ１００の耐電圧が向上すると考えられる。
【００４１】
酸化ニッケル層３５の厚みは、耐電圧の観点からは厚いほうが好ましい。酸化ニッケル層３５の厚みの上限に関しては、比誘電率の観点からは３０ｎｍ以下であることが好ましい。酸化ニッケル層３５の厚みの下限に関しては、３ｎｍ以上であってもよい。酸化ニッケル層３５の厚みは、酸化ニッケル層３５を含む薄膜キャパシタ１００を、ＦＩＢ（集束イオンビーム）加工装置で薄片サンプルに加工し、薄片サンプルをＴＥＭ（透過型電子顕微鏡）で観察して測定することができる。
【００４２】
酸化ニッケル層３５は、下部電極３０上の形成領域の全面に亘る連続膜の形態であってもよく、任意断面において下部電極３０を７０％以上覆う不連続膜の形態であってもよい。
【００４３】
（誘電体膜）
誘電体膜４０は、上述した誘電体膜である。誘電体膜４０を構成する酸化物の一例は、（Ｂｉ０．５Ｎａ０．５）ＴｉＯ３−ＳｒＴｉＯ３である。上述のように、誘電体膜４０の厚みは、１０ｎｍ〜２０００ｎｍとすることができ、好ましくは５０ｎｍ〜１０００ｎｍである。誘電体膜４０の厚みは、酸化ニッケル層３５の厚みより厚く設計してもよい。誘電体膜４０の厚みは、誘電体膜４０を含む薄膜キャパシタ１００を、ＦＩＢ加工装置で薄片サンプルに加工し、薄片サンプルをＴＥＭで観察して測定することができる。
【００４４】
（上部電極）
誘電体膜４０の上には、上部電極５０（第２の電極膜）が薄膜状に形成されている。上部電極５０は、上述した下部電極３０とともに、誘電体膜４０を挟み、キャパシタとして機能させるための電極である。上部電極５０は、誘電体膜４０の上面４０ｂ（他方面）に設けられている。
【００４５】
上部電極５０の材料は、導電性を有する材料であれば特に制限されない。材料の例は、Ｐｔ、Ｒｕ、Ｒｈ、Ｐｄ、Ｉｒ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属、それらの合金、又は、導電性酸化物であり、下部電極３０の材料と同一であっても良いし、異なっていてもよい。上部電極５０は、本実施形態ではＮｉで構成されている。上部電極５０の厚みは、下部電極３０と同様にすることができる。
【００４６】
また、薄膜キャパシタ１００は、誘電体膜４０の側面などを被覆し、誘電体膜４０を外部雰囲気から遮断するための保護膜７０を有していてもよい。保護膜７０の材料の例は、エポキシ等の樹脂である。
【００４７】
なお、薄膜キャパシタ１００の形状に特に制限はないが、通常、厚み方向から見て、直方体形状とされる。またその寸法にも特に制限はなく、厚みや長さは用途に応じて適当な寸法とすればよい。
【００４８】
下部電極３０と酸化ニッケル層３５と誘電体膜４０と上部電極５０とは、キャパシタ部６０を形成している。下部電極３０および上部電極５０が外部回路に接続されて電極間に電圧が印加されると、酸化ニッケル層３５および誘電体膜４０が所定の静電容量を示し、キャパシタとしての機能を発揮する。特に、本実施形態では、上述の誘電体膜４０を使用しているので、高いＤＣバイアス特性と高い耐電圧を両立することができる。
【００４９】
（薄膜キャパシタの製造方法）
次に、図１に示す薄膜キャパシタ１００の製造方法の一例について以下に説明する。
【００５０】
まず、基板１０を準備し、基板１０上に、スパッタリング法などの公知の成膜法により密着膜２０、及び、下部電極３０を形成する。
【００５１】
下部電極３０の形成後に、密着膜２０と下部電極３０との密着性向上、および、下部電極３０の安定性向上を図る目的で、熱処理を行ってもよい。熱処理条件としては、たとえば、昇温速度は好ましくは１０℃／分〜３０００℃／分である。熱処理時の保持温度は、好ましくは２００℃〜８００℃、その保持時間は、好ましくは５秒〜４．０時間である。熱処理条件が上記の範囲外である場合には、密着膜２０と下部電極３０との密着不良、下部電極３０の表面に凹凸が発生しやすくなる。その結果、誘電体膜４０の誘電特性の低下が生じやすくなる。
【００５２】
続いて、下部電極３０上に、酸化ニッケル層３５を形成する。本実施形態では、公知の成膜法により、下部電極３０上に薄膜状に堆積させた堆積膜としての酸化ニッケル層３５を形成する。
【００５３】
酸化ニッケル層３５を形成する公知の成膜法としては、たとえば、真空蒸着法、スパッタリング法、パルスレーザー蒸着法（Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ；  ＰＬＤ）、有機金属化学気相成長法（Ｍｅｔａｌ‐Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；  ＭＯＣＶＤ）、有機金属分解法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｄｅｃｏｍｐｏｓｉｔｉｏｎ；  ＭＯＤ）、ゾル・ゲル法、化学溶液堆積法（Ｃｈｅｍｉｃａｌ  Ｓｏｌｕｔｉｏｎ  Ｄｅｐｏｓｉｔｉｏｎ；  ＣＳＤ）等が例示される。なお、成膜時に使用する原料（蒸着材料、各種ターゲット材料、有機金属材料等）には微量の不純物、副成分等が含まれている場合があるが、所望の誘電特性が得られれば、特に問題はない。
【００５４】
たとえば、スパッタリング法を用いる場合、酸化ニッケルのターゲットを用いて、下部電極３０上に、酸化ニッケル層３５を形成する。スパッタリング条件は、高周波電力が好ましくは１００Ｗ〜３００Ｗであり、雰囲気はアルゴンガス雰囲気が好ましく、基板温度が好ましくは２００℃〜６００℃である。酸化ニッケル層３５の厚みは、成膜時間で制御することができる。
【００５５】
そして、酸化ニッケル層３５上に誘電体膜４０を形成する。本実施形態では、公知の成膜法により、誘電体膜４０を構成する材料を酸化ニッケル層３５上に薄膜状に堆積させた堆積膜としての誘電体膜４０を形成する。誘電体膜４０を形成する公知の成膜法としては、たとえば、真空蒸着法、スパッタリング法、パルスレーザー蒸着法（Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ；  ＰＬＤ）、有機金属化学気相成長法（Ｍｅｔａｌ‐Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；  ＭＯＣＶＤ）、有機金属分解法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｄｅｃｏｍｐｏｓｉｔｉｏｎ；  ＭＯＤ）、ゾル・ゲル法、化学溶液堆積法（Ｃｈｅｍｉｃａｌ  Ｓｏｌｕｔｉｏｎ  Ｄｅｐｏｓｉｔｉｏｎ；  ＣＳＤ）等が例示される。
【００５６】
具体的に、各成膜法で用いる原料組成物における金属元素の比率を上記の範囲とすればよい。なお、成膜時に使用する原料（蒸着材料、各種ターゲット材料、有機金属材料等）には微量の不純物、副成分等が含まれている場合があるが、所望の誘電特性が得られれば、特に問題はない。
【００５７】
たとえば、スパッタリング法を用いる場合、まず上記の金属組成を有する酸化物ターゲットを作成する。具体的には、各金属を含有する化合物の粉末、例えば、炭酸塩、酸化物、水酸化物等を用意し、金属元素の比率が上記の範囲内となるように混合して混合粉末を得る。混合は、水中で、例えば、ボールミルなどを用いて行うことが好適である。次に、混合粉末を成形して成形体を得る。成形圧力は例えば１０〜２００Ｐａとすることができる。
【００５８】
その後、得られた成形体を焼成して焼成体を得る。焼成条件は、保持温度を９００〜１３００℃、温度保持時間は１〜１０時間、雰囲気は、空気などの酸化雰囲気中とすることができる。最後に、得られた焼成体を、円盤状に加工して、スパッタリング用ターゲットを得ることができる。
【００５９】
次に、得られたターゲットをスパッタして基材上に上記の誘電体膜を堆積膜として形成する。スパッタリングの条件は特に限定されないが、高周波（ＲＦ）スパッタリングが好ましく、電力は１００Ｗ〜３００Ｗとすることができ、雰囲気はアルゴンガス雰囲気が好ましく、基板温度は好ましくは室温〜２００℃とすることができる。
【００６０】
スパッタリングにより誘電体膜を形成した後、急速加熱アニール処理（RapidThermal Anneal：ＲＴＡ）を施すことも好適である。ＲＴＡを施す条件として、雰囲気は窒素雰囲気であることが好ましく、昇温速度を１００℃／分以上とすることが好ましく、アニール時間は５秒〜１２０分とすることが好ましく、アニール温度を７００℃以上１０００℃以下とすることが好ましい。
【００６１】
誘電体膜４０を形成した後、必要に応じて上述のアニーリングをおこなうことができる。
【００６２】
次に、形成した誘電体膜４０上に、公知の成膜法（たとえばスパッタリング法等）を用いて上部電極を構成する材料の薄膜を形成し、上部電極５０を形成する。
【００６３】
以上の工程を経て、図１に示すように、基板１０上に、密着膜２０を介して、キャパシタ部（下部電極３０、酸化ニッケル層３５、誘電体膜４０および上部電極５０）６０が形成された薄膜キャパシタ１００が得られる。なお、誘電体膜４０を保護する保護膜７０は、少なくとも誘電体膜４０が外部に露出している部分を覆うように公知の成膜法により形成すればよい。
【００６４】
（誘電体薄膜素子）
上述した薄膜キャパシタ１００に用いられ得る誘電体薄膜素子２００は、上述した下部電極３０、酸化ニッケル層３５および誘電体膜４０をこの順に有する。
【００６５】
（変形例）
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に何ら限定されるものではなく、本発明の範囲内において種々の態様で改変しても良い。
【００６６】
例えば、図２に示すように、誘電体膜４０上に、酸化ニッケル層４５をさらに設けてもよい。酸化ニッケル層４５は、上述した酸化ニッケル層３５と同じ構成を有していてもよい。酸化ニッケル層４５の厚みは、酸化ニッケル層３５の厚みと同じであってもよく、異なっていてもよい。酸化ニッケル層４５は、酸化ニッケル層３５と同様の製法により形成することができる。たとえば、誘電体膜４０に酸化ニッケル層４５を形成した後、上述のアニール処理をおこない、その後、上部電極５０が形成され得る。図２に示した薄膜キャパシタ１００では、キャパシタ部６０は、下部電極３０、酸化ニッケル層３５、誘電体膜４０、酸化ニッケル層４５および上部電極５０によって構成される。
【００６７】
また、下部電極３０と上部電極５０との間に、誘電体膜４０とは別の材料の誘電体膜をさらに設けてもよい。例えば、Ｓｉ３Ｎｘ、ＳｉＯｘ、Ａｌ２Ｏｘ、ＺｒＯｘ、Ｔａ２Ｏｘ等のアモルファス膜又は結晶膜と、上述の誘電体膜４０との積層構造とすることで、複数の誘電体膜の全体でのインピーダンスや比誘電率の温度変化を調整することが可能となる。
【００６８】
さらに、上述した実施形態では、基板１０と下部電極３０との密着性を向上させるために、密着膜２０を形成しているが、基板１０と下部電極３０との密着性が十分確保できる場合には、密着膜２０は省略することができる。また、基板１０を構成する材料として、電極として使用可能なＮｉ、Ｃｕ、Ｐｔ等の金属、それらの合金、酸化物導電性材料等を用いる場合には、密着膜２０および下部電極３０は省略することができる。
【００６９】
また、本実施形態に係る誘電体膜は、キャパシタ以外にも、圧電素子等の電子部品に利用することができる。
【００７０】
（電子回路基板）
本実施形態に係る電子回路基板は、上記の誘電体薄膜素子を備えてよい。電子回路基板は、誘電体薄膜素子を含む上記電子部品を備えてもよい。例えば、電子回路基板は、電子部品として、上記薄膜キャパシタを備えてよい。薄膜キャパシタ等の電子部品は、電子回路基板の表面に設置されていてよい。薄膜キャパシタ等の電子部品は、電子回路基板内に埋め込まれていてもよい。電子回路基板の一例は、図３中の（ａ）及び図３中の（ｂ）に示される。電子回路基板９０は、エポキシ系樹脂基板９２と、エポキシ系樹脂基板９２を覆う樹脂層９３と、樹脂層９３上に設置された薄膜キャパシタ９１と、樹脂層９３及び薄膜キャパシタ９１を覆う絶縁性被覆層９４と、絶縁性被覆層９４上に設置された電子部品９５と、複数の金属配線９６と、を備えてよい。少なくとも一部の金属配線９６は、エポキシ系樹脂基板９２又は絶縁性被覆層９４の表面に引き出されてよい。少なくとも一部の金属配線９６は、薄膜キャパシタ９１の取り出し電極、又は電子部品９５に接続されていてよい。少なくとも一部の金属配線９６は、電子回路基板９０の表面から裏面に向かう方向において、電子回路基板９０を貫通していてよい。
【００７１】
図３（ｂ）に示すように、本実施形態に係る薄膜キャパシタ９１は、下部電極３０と、下部電極３０の表面に設けられた誘電体膜４０と、誘電体膜４０の一部の上面上に設けられた上部電極５０と、誘電体膜４０の他部（具体的には、上部電極が設けられた部分の残部）を貫通して下部電極３０の表面に直接設けられた貫通電極５２と、上部電極５０、誘電体膜４０及び貫通電極５２を覆う絶縁性樹脂層５８と、絶縁性樹脂層５８を貫通して貫通電極５２の表面に直接設けられた取り出し電極５４，及び、絶縁性樹脂層５８を貫通して上部電極５０の表面に直接設けられた取り出し電極５６を備える。
【００７２】
電子回路基板９０は、以下の手順で製造されてよい。まず、エポキシ系樹脂基板９２の表面が未硬化樹脂層で覆われる。未硬化樹脂層は、樹脂層９３の前駆体である。薄膜キャパシタ９１の下地電極が未硬化樹脂層に面するように、薄膜キャパシタ９１が未硬化樹脂層の表面に設置される。未硬化樹脂層及び薄膜キャパシタ９１を絶縁性被覆層９４で覆うことにより、薄膜キャパシタ９１が、エポキシ系樹脂基板９２と絶縁性被覆層９４との間に挟み込まれる。未硬化樹脂層の熱硬化により、樹脂層９３が形成される。熱プレスにより、絶縁性被覆層９４が、エポキシ系樹脂基板９２、薄膜キャパシタ９１及び樹脂層９３へ圧着される。この積層型基板を貫通する複数のスルーホールが形成される。金属配線９６が各スルーホール内に形成される。金属配線９６の形成後、電子部品９５が絶縁性被覆層９４の表面に設置される。以上の方法により、薄膜キャパシタ９１に埋め込まれた電子回路基板９０が得られる。各金属配線９６は、Ｃｕ等の導電体からなっていてよい。未硬化樹脂層は、Ｂステージの熱硬化性樹脂（例えばエポキシ樹脂等）であってよい。Ｂステージの熱硬化性樹脂は、室温では完全には硬化されておらず、加熱により完全に硬化される。絶縁性被覆層９４は、エポキシ系樹脂、ポリテトラフルオロエチレン系樹脂又はポリイミド系樹脂等から形成されてよい。
【実施例】
【００７３】
以下、実施例及び比較例を用いて、本発明をさらに詳細に説明する。ただし、本発明は以下の実施例に限定されるものではない。
【００７４】
（実施例、比較例）
まず、誘電体膜の形成に必要なスパッタリング用ターゲットを固相法により以下のようにして作製した。
【００７５】
ターゲット作製用の原料粉末として、炭酸バリウム、炭酸ストロンチウム、炭酸カルシウム、酸化チタン、酸化ビスマス、炭酸カリウム、炭酸ナトリウムの粉末を準備した。これらの粉末を、各金属の原子数が表１、表２及び表３に示す組成となるようにそれぞれ秤量した。
【００７６】
ボールミル中で水を溶媒として、秤量したターゲット作製用の原料粉末の湿式混合を２０時間行った。得られた混合粉末スラリーを１００℃で乾燥させ、混合粉末を得た。得られた混合粉末を、プレス機によるプレス成形して成形体を得た。成形条件は、圧力を１００Ｐａ、温度を２５℃、プレス時間を３分とした。
【００７７】
その後、得られた成形体を焼成して焼成体を得た。焼成条件は、保持温度を１１００℃、温度保持時間を５時間、雰囲気を空気中とした。
【００７８】
得られた焼成体を、平面研削盤と円筒研磨機により直径８０ｍｍ、厚さ５ｍｍに加工して、誘電体膜を形成するためのスパッタリング用ターゲットを得た。
【００７９】
続いて、厚みが５００μｍのＳｉウエハを、酸化性ガスの乾燥した雰囲気下で熱処理することにより、ウエハ表面に厚みが５００ｎｍのＳｉＯ２膜を形成して、基板とした。この基板の表面に、まず、密着膜としてのＴｉを２０ｎｍの厚さとなるようにスパッタリング法で形成した。さらに、上記で形成した密着膜上に、Ｎｉ薄膜を１００ｎｍの厚さとなるようにスパッタリング法で形成し、下部電極とした。
【００８０】
次に、下部電極上に、スパッタリング用酸化ニッケルターゲットを用いて、スパッタリング法により、酸化ニッケル層を表１、表２および表３に示す厚さになるように形成した。スパッタリング条件は、雰囲気：Ａｒ、圧力：１．０Ｐａ、高周波電力：２００Ｗ、基板温度：３００℃とした。酸化ニッケル層の厚さは、試料をＴＥＭ観察して３箇所測長し、その平均値を求めた。
【００８１】
さらに、酸化ニッケル層上に、上記で作製したスパッタリング用ターゲットを用いて、スパッタリング法により、誘電体膜を厚さ３００ｎｍで形成した。スパッタリング条件は、雰囲気：Ａｒ、圧力：１．０Ｐａ、高周波電力：２００Ｗ、基板温度：１００℃とした。誘電体膜を形成した後、当該誘電体膜に対し、窒素雰囲気下９００℃１分のアニール条件、及び、２０００℃／ｍｉｎの昇温速度で、急速加熱アニール処理（Rapid Thermal Anneal：ＲＴＡ）を施した。
【００８２】
次いで、得られた誘電体膜上に、スパッタリング法にてＮｉ薄膜を、マスクを使って、直径２００μｍ、厚さ１００ｎｍとなるように形成し、上部電極とした。以上の工程を経て、図１に示す構成を有する薄膜キャパシタを得た。
【００８３】
誘電体膜の結晶構造を、ＸＲＤ測定装置（Ｒｉｇａｋｕ社、Ｓｍａｒｔｌａｂ）を用いて、Ｘ線回折法により測定、解析した。その結果、誘電体膜は、ペロブスカイト型の結晶構造を有することが確認された。
【００８４】
また、誘電体膜の組成は、ＸＲＦ（Ｘ-ｒａｙ ＦｌｕｏｒｅｓｃｅｎｃｅＡｎａｌｙｓｉｓ）を使用して分析を行い、表１、表２および表３に記載の組成と一致していることを確認した。
【００８５】
得られたすべての薄膜キャパシタについて、下記に示す方法によりＤＣバイアス印加時の比誘電率を測定した。
【００８６】
（比誘電率）
ＤＣバイアス印加時の比誘電率は、デジタルＬＣＲメータ（Ｈｅｗｌｅｔｔ−Ｐａｃｋａｒｄ社，４２８４Ａ）を用いて、薄膜キャパシタに厚み方向に１０Ｖ／μｍのＤＣバイアスを印加しながら、室温２５℃、周波数１ｋＨｚ、入力信号レベル（測定電圧）１．０Ｖｒｍｓの条件で測定された静電容量、有効電極面積、電極間距離および真空の誘電率から算出した（単位なし）。誘電体膜としては、ＤＣバイアス印加時の比誘電率は高い方が好ましく、ＤＣバイアス印加時の比誘電率が６００以上の試料を良好であると判断した。結果を表１、表２および表３に示す。
【００８７】
（耐電圧特性）
薄膜キャパシタの一対の電極に対し、０Ｖからスタートして、１Ｖ／秒の昇圧速度で直流電圧を印加した際に、電極間に電流が１０ｍＡ以上流れた時の電圧を絶縁耐圧とした。本実施例では、上記の評価を１０個の試料についておこない、絶縁耐圧の平均値が４０Ｖ／μｍ以上の試料を良好であると判断した。
【００８８】
【表１】
2020161791.tif 000003
【表２】
2020161791.tif 000004
【表３】
2020161791.tif 000005
【００８９】
表１に示したとおり、酸化ニッケル層を備える薄膜キャパシタは、ＤＣバイアス印加時の比誘電率が高く、かつ、耐電圧特性も高いことが確認できた。
【００９０】
また、表２に示したとおり、酸化ニッケル層の厚みが３０ｎｍ以下である場合には、高い比誘電率を実現できることが確認できた。
【００９１】
さらに、表３に示した実施例９〜１３のとおり、（Ｂｉ０．５Ｎａ０．５）ＴｉＯ３−ＳｒＴｉＯ３で構成された誘電体膜に限らず、その他の構成（（Ｂｉ０．５Ｎａ０．５）ＴｉＯ３−ＢａＴｉＯ３、（Ｂｉ０．５Ｎａ０．５）ＴｉＯ３−ＣａＴｉＯ３、（Ｂｉ０．５Ｋ０．５）ＴｉＯ３−ＳｒＴｉＯ３、（Ｂｉ０．５Ｋ０．５）ＴｉＯ３−ＢａＴｉＯ３、（Ｂｉ０．５Ｋ０．５）ＴｉＯ３−ＣａＴｉＯ３）でも、ＤＣバイアス印加時の比誘電率が高く、かつ、耐電圧特性も高いことが確認できた。
【００９２】
表３に示した実施例１４は、図２に示した薄膜キャパシタの形態（すなわち、誘電体膜と上部電極との間に酸化ニッケル層（１５ｎｍ厚み）が介在する形態）の試料に係る結果である。実施例１４では、実施例２に比べて、比誘電率が維持され、絶縁耐圧が向上することが確認できた。
【符号の説明】
【００９３】
１０…基板、２０…密着膜、３０…下部電極、３５、４５…酸化ニッケル層、４０…誘電体膜、５０…上部電極、９０…電子回路基板、９１、１００…薄膜キャパシタ、２００…誘電体薄膜素子。
【図１】
2020161791.tif 000006
【図２】
2020161791.tif 000007
【図３】
2020161791.tif 000008