(57)【要約】      （修正有）【課題】画素部にて分割された光電変換部の出力が飽和した場合でも、より正確な位相差信号を高速に取得可能な撮像素子および撮像装置を提供する。【解決手段】撮像素子において、２次元配列された各画素部が複数の光電変換部を有する。画素において、転送トランジスタ７０１、７０２は各光電変換部から信号電荷をフローティングディフュージョン（ＦＤ）部７０３に転送する。蓄積トランジスタ７０５は、複数の光電変換部に対して共通の蓄積容量部７０４とＦＤ部７０３とを接続する。信号電荷に対する光電変換部の間におけるポテンシャル障壁は、その高さが転送トランジスタ７０１、７０２のオフ時のポテンシャル障壁よりも高い。蓄積期間に光電変換部の出力が飽和した場合に、ＦＤ部７０３と蓄積容量部７０４へ信号電荷が移動して蓄積され、蓄積期間の終了後に蓄積トランジスタ７０５がオンになりＦＤ部７０３と蓄積容量部７０４の信号電荷が混合する。【選択図】図７
2020155892.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素部を備え、前記画素部がそれぞれ複数の光電変換部および容量部を有する撮像素子であって、
前記複数の光電変換部の信号電荷を第１の容量部へそれぞれ転送する複数の第１のスイッチング素子と、
前記複数の光電変換部に対して共通の蓄積容量を有する第２の容量部と、
前記第１の容量部と前記第２の容量部とを接続する第２のスイッチング素子と、
前記第１および第２のスイッチング素子を制御することにより、前記信号電荷の蓄積期間にて前記光電変換部が飽和した場合に前記第１および第２の容量部へ信号電荷を移動して蓄積させる制御を行う制御手段と、を有する
ことを特徴とする撮像素子。
【請求項２】
前記信号電荷に対する、前記複数の光電変換部の間におけるポテンシャル障壁の高さが、前記第１のスイッチング素子がオフであるときの当該スイッチング素子のポテンシャル障壁の高さより高く、かつ前記第１のスイッチング素子のポテンシャル障壁の高さが、前記第２のスイッチング素子のポテンシャル障壁の高さより高い
ことを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記制御手段は、前記光電変換部に蓄積された信号電荷を前記第１の容量部へ転送する前に、前記第２のスイッチング素子をオンに制御して、前記第１の容量部と前記第２の容量部とで信号電荷を混合させ、前記第２のスイッチング素子をオフに制御した後の前記第１の容量部の信号を第１の信号として読み出す制御を行う
ことを特徴とする請求項１または請求項２に記載の撮像素子。
【請求項４】
前記第２のスイッチング素子に接続されてリセットを行う第３のスイッチング素子をさらに備え、
前記制御手段は、
前記第１の信号に加え、前記複数の光電変換部のいずれかに蓄積された信号電荷が前記第１の容量部に転送された電荷に対応する第２の信号と、
前記第２の信号に加え、前記複数の光電変換部のいずれかに蓄積された信号電荷が前記第１の容量部に転送された電荷に対応する第３の信号と、
前記第２のスイッチング素子をオンに制御して、前記第１の容量部と前記第２の容量部とで信号電荷を混合させた電荷に対応する第４の信号と、
前記第３のスイッチング素子をオンに制御して、前記第１の容量部および前記第２の容量部から信号電荷を排出したときの第５の信号を読み出す制御を行う
ことを特徴とする請求項３に記載の撮像素子。
【請求項５】
前記第２の信号の読み出し前に信号電荷の転送が行われる複数の光電変換部のうち、前記画素部内における相対位置が同じである各画素部の前記光電変換部が分割方向に並べて配置されている
ことを特徴とする請求項４に記載の撮像素子。
【請求項６】
複数の前記画素部からなる画素アレイにて、複数の前記光電変換部が第１の方向もしくは前記第１の方向と直交する第２の方向に分割され、または前記第１および第２の方向に分割して配置されている
ことを特徴とする請求項１から４のいずれか１項に記載の撮像素子。
【請求項７】
前記制御手段は、前記第２の信号の読み出し前に第１の光電変換部の信号電荷を転送する第１の制御と、前記第２の信号の読み出し前に第１の光電変換部とは前記画素部内の相対位置が異なる第２の光電変換部の信号電荷を転送する第２の制御と、を行う
ことを特徴とする請求項４または請求項５に記載の撮像素子。
【請求項８】
前記制御手段は、撮像画像に係る１つのフレーム内にて複数の前記画素部からなる画素アレイにおける第１の領域で前記第１の制御を行い、前記画素アレイにおける第２の領域で前記第２の制御を行う
ことを特徴とする請求項７に記載の撮像素子。
【請求項９】
前記制御手段は、複数の前記画素部からなる画素アレイにおける第１の方向で前記第１の制御を行い、前記第１の方向と直交する第２の方向では前記第１の制御と前記第２の制御を交互に行う
ことを特徴とする請求項７に記載の撮像素子。
【請求項１０】
前記制御手段は、撮像画像に係る複数のフレームのうちの、第１のフレームで前記第１の制御を行い、第２のフレームで前記第２の制御を行う
ことを特徴とする請求項７に記載の撮像素子。
【請求項１１】
前記制御手段は、複数の前記光電変換部に対して、あらかじめ決められた順序で信号電荷をそれぞれ転送する制御、または複数の前記光電変換部のうちの２つ以上の光電変換部を組にして信号電荷を転送する制御を行う
ことを特徴とする請求項６に記載の撮像素子。
【請求項１２】
請求項１から１１のいずれか１項に記載の撮像素子を備え、
前記画素部内における位置が互いに異なる複数の前記光電変換部から位相差信号を取得する
ことを特徴とする撮像装置。
【請求項１３】
複数の画素部を備え、前記画素部がそれぞれ複数の光電変換部および容量部を有する撮像素子にて実行される制御方法であって、
前記撮像素子は、
前記複数の光電変換部の信号電荷を第１の容量部へそれぞれ転送する複数の第１のスイッチング素子と、
前記複数の光電変換部に対して共通の蓄積容量を有する第２の容量部と、
前記第１の容量部と前記第２の容量部とを接続する第２のスイッチング素子と、
前記第１および第２のスイッチング素子を制御する制御手段と、を有し、
前記制御方法において、
前記制御手段が前記第１および第２のスイッチング素子を制御することにより、前記信号電荷の蓄積期間にて前記光電変換部が飽和した場合に前記第１および第２の容量部へ信号電荷を移動して蓄積させる制御が行われる
ことを特徴とする撮像素子の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の光電変換部を有する画素部が２次元配列された撮像素子およびその制御方法と、該撮像素子を備える撮像装置に関する。
【背景技術】
【０００２】
撮像面位相差検出方式の撮像装置は、撮像素子が備える焦点検出画素の信号を取得して位相差検出を行い、焦点検出信号を得ることができる。特許文献１に開示された撮像装置は、撮像素子が１つの画素に対して、１つのマイクロレンズと複数に分割された光電変換部を有する。複数の光電変換部は、１つのマイクロレンズを介して撮像レンズの射出瞳の異なる領域からの光を受光する構成であり、瞳分割が行われる。光電変換部同士の信号の像ズレ量から位相差信号を取得して焦点検出を行うとともに、複数の光電変換部の信号を加算して撮像信号を取得できる。また各画素部の右側の光電変換部と左側の光電変換部がそれぞれ受光した信号に基づく視差信号を処理することで立体画像の表示が可能となる。
【０００３】
特許文献２に開示された撮像装置では、１つの画素内で分割された光電変換部の間に生じる、信号電荷に対するポテンシャル障壁が、光電変換部とオーバーフロードレイン領域との間に生じる信号電荷に対するポテンシャル障壁より低い。ポテンシャル障壁の高さの違いにより、分割された光電変換部の出力が飽和した時に、それ以降に発生した信号電荷はマイクロレンズを共有する別の分割された光電変換部に漏れ込む。よって、分割された光電変換部の出力が飽和した場合でも、個々の光電変換部の信号を読み出して各光電変換部の信号を加算して取得される撮像信号に誤りが生じない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭５８−２４１０５号公報
【特許文献２】特開２０１３−１４９７４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の技術では、撮像素子において、分割された光電変換部の出力が飽和した場合に撮像信号と位相差信号の両方を取得することができない。
本発明は、画素部にて分割された光電変換部の出力が飽和した場合でも、より正確な位相差信号を高速に取得可能な撮像素子および撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の実施形態の装置は、複数の画素部を備え、前記画素部がそれぞれ複数の光電変換部および容量部を有する撮像素子であって、前記複数の光電変換部の信号電荷を第１の容量部へそれぞれ転送する複数の第１のスイッチング素子と、前記複数の光電変換部に対して共通の蓄積容量を有する第２の容量部と、前記第１の容量部と前記第２の容量部とを接続する第２のスイッチング素子と、前記第１および第２のスイッチング素子を制御することにより、前記信号電荷の蓄積期間にて前記光電変換部が飽和した場合に前記第１および第２の容量部へ信号電荷を移動して蓄積させる制御を行う制御手段と、を有する。
【発明の効果】
【０００７】
本発明によれば、画素部にて分割された光電変換部の出力が飽和した場合でも、より正確な位相差信号を高速に取得可能な撮像素子および撮像装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る撮像素子を用いた撮像装置の機能構成を示す図である。
【図２】実施形態に係る撮像素子の全体構成を示す概略図である。
【図３】本発明の第１実施形態における撮像素子の画素配列を示す概略図である。
【図４】第１実施形態における撮像素子の画素の概略平面図（Ａ）と概略断面図（Ｂ）である。
【図５】第１実施形態における瞳分割の概略説明図である。
【図６】第１実施形態における瞳強度分布を例示する図である。
【図７】第１実施形態における画素等価回路図である。
【図８】第１実施形態における画素の最小ポテンシャルを概略的に示す図である。
【図９】第１実施形態における画素駆動シーケンス１Ａを説明する図である。
【図１０】第１実施形態における画素の最小ポテンシャルと蓄積された電荷の例を概略的に示す図である。
【図１１】第１実施形態おける各蓄積電荷と光量との関係を模式的に表す図である。
【図１２】第１実施形態における画素駆動シーケンス１Ｂを説明する図である。
【図１３】第１実施形態にて複数の画素駆動シーケンスで駆動される画素の配置例を示す図である。
【図１４】本発明の第２実施形態における撮像素子の画素配列を示す概略図である。
【図１５】第２実施形態における撮像素子の画素の概略平面図（Ａ）と概略断面図（Ｂ）である。
【図１６】第２実施形態における画素等価回路図である。
【図１７】第２実施形態における画素の最小ポテンシャルを概略的に示す図である。
【図１８】第２実施形態における画素駆動シーケンス２Ａを説明する図である。
【図１９】第２実施形態における各蓄積電荷と光量との関係を模式的に表す図である。
【図２０】本発明の第３実施形態における画素駆動シーケンス３Ｌを説明する図である。
【図２１】第３実施形態における画素駆動シーケンス３Ｒを説明する図である。
【図２２】第３実施形態における画素駆動シーケンス３Ｂを説明する図である。
【図２３】第３実施形態における画素駆動シーケンス３Ｕを説明する図である。
【図２４】比較例の撮像素子における画素等価回路図である。
【図２５】比較例の撮像素子における画素の最小ポテンシャルを概略的に示す図である。
【図２６】比較例の撮像素子における各蓄積電荷と光量との関係を模式的に表す図である。
【発明を実施するための形態】
【０００９】
以下、本発明の好ましい実施形態について、図面を参照して詳細に説明する。各実施形態では撮像装置の一例としてのデジタルスチルカメラ（以下、単にカメラという）を示すが、撮像機能を有する各種装置への適用が可能である。
【００１０】
［第１実施形態］
先ず、本実施形態に係る撮像素子を用いた撮像装置の全体構成を説明する。図１は、本実施形態に係るカメラ１００の機能構成例を示す図である。被写体側を前側と定義して各部の位置関係を説明する。
【００１１】
第１レンズ群１０１は撮像光学系（結像光学系）の前端に配置され、光軸方向に進退可能に保持される。絞り兼用シャッタ１０２は、静止画撮像時の露光時間を制御するシャッタ機能と、開口径を調節することで撮像時の光量調節を行う絞り機能を有する。第２レンズ群１０３は、絞り兼用シャッタ１０２と一体となって光軸方向に進退可能である。第２レンズ群１０３と第１レンズ群１０１との進退動作の連動により、変倍作用（ズーム機能）を実現することができる。第３レンズ群１０５は、光軸方向の進退により焦点調節を行うフォーカスレンズである。光学ローパスフィルタ１０６は、撮影画像の偽色やモアレを軽減するための光学素子である。撮像素子１０７は、例えばＣＭＯＳ（相補型金属酸化膜半導体）イメージセンサであり、結像光学系の結像面に配置され、入射した光を光電変換によって電気信号に変換する。
【００１２】
ズームアクチュエータ１１１は、不図示のカム筒を回動することで、第１レンズ群１０１と第２レンズ群１０３を光軸方向に進退駆動して変倍動作を行う。絞りシャッタアクチュエータ１１２は、絞り兼用シャッタ１０２の開口径を制御して撮影光量を調節すると共に、静止画撮影時の露光時間の調節を行う。フォーカスアクチュエータ１１３は、第３レンズ群１０５を光軸方向に進退駆動して焦点調節動作を行う。
【００１３】
撮影時の被写体照明用の電子フラッシュ１１４は、キセノン管を用いた閃光照明装置または連続発光するＬＥＤを備えた照明装置が用いられる。ＡＦ（自動焦点調節）補助光発光部１１５は、所定の開口パターンを有したマスクの像を、投影レンズを介して被写界に投影し、暗い被写体あるいは低コントラスト被写体に対する焦点検出能力を向上させる。
【００１４】
ＣＰＵ（中央演算処理装置）１２１はカメラ１００の制御を司る中枢部である。ＣＰＵ１２１は演算部、ＲＯＭ（リード・オンリ・メモリ）、ＲＡＭ（ランダム・アクセス・メモリ）、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信インターフェイス回路を有する。ＣＰＵ１２１はＲＯＭに記憶された所定のプログラムを実行し、カメラ１００が備える各種回路の制御を行うことでＡＦ処理、撮影処理、画像処理、記録処理等の一連の処理を行う。
【００１５】
電子フラッシュ制御回路１２２は、撮影動作に同期して電子フラッシュ１１４の点灯制御を行う。補助光制御回路１２３は、焦点検出動作に同期してＡＦ補助光発光部１１５の点灯制御を行う。
【００１６】
撮像素子制御回路１２４は、撮像素子１０７の撮像動作を制御すると共に、撮像素子１０７から取得した画像信号をＡ／Ｄ変換してデジタル画像信号をＣＰＵ１２１に出力する。画像処理回路１２５は、撮像素子１０７により取得される画像のガンマ変換、カラー補間、ＪＰＥＧ（Joint Photographic Experts Group）圧縮等の処理を行う。
【００１７】
フォーカス駆動回路１２６は、撮像光学系の焦点状態検出結果に基づいてフォーカスアクチュエータ１１３を駆動し、第３レンズ群１０５を光軸方向に進退駆動して焦点調節を行う。絞りシャッタ駆動回路１２７は、絞りシャッタアクチュエータ１１２を駆動して絞り兼用シャッタ１０２の開口を制御する。ズーム駆動回路１２８は、撮影者のズーム操作指示にしたがってズームアクチュエータ１１１を駆動する。
【００１８】
表示器１３１はＬＣＤ（液晶ディスプレイ）等の表示デバイスを備え、カメラ１００の撮影モードに関する情報、撮影前のプレビュー画像と撮影後の確認用画像、焦点検出時の合焦状態の表示画像等を表示する。操作スイッチ群１３２は、電源スイッチ、レリーズ（撮影トリガ）スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等を備える。フラッシュメモリ１３３はカメラ１００に着脱可能な記録媒体であり、撮影済み画像データ等を記録する。
【００１９】
次に図２を参照して撮像素子１０７を説明する。図２はＣＭＯＳイメージセンサ（撮像素子）の全体構成を概略的に示す図である。画素アレイ２０１は、光電変換部と信号読み出し回路を有する多数の画素部が２次元アレイ状に配置された構成である。
【００２０】
垂直選択回路２０２は所定行を選択し、所定行に含まれる画素部から信号が垂直信号線に出力される。垂直信号線は画素列毎もしくは複数の画素列毎に１つ、または画素列毎に複数設けることが可能である。列回路２０３には複数の垂直信号線から並列に読み出された信号が入力される。列回路２０３は、信号の増幅やノイズ除去等の処理を行う。
【００２１】
水平選択回路２０４は列回路２０３に保持された信号を順次、ランダム、または同時に不図示の水平出力線へ出力する。なお、撮像素子制御回路１２４に搭載されるＡ／Ｄ変換機能を列回路２０３に搭載してもよいし、画素毎に搭載してもよい。また、ＣＭＯＳイメージセンサ内に撮像動作の制御信号回路を搭載してもよい。
【００２２】
図３は画素アレイ２０１の画素配列を４列×４行の範囲で示し、２分割された光電変換部（３０１，３０２参照）を８列×４行の範囲で示す模式図である。図３の紙面に垂直な方向をｚ方向とし、紙面内の左右方向をｘ方向とし、上下方向をｙ方向としてｘ、ｙ、ｚ軸による直交座標系を定義する。
【００２３】
画素群３００は２行×２列の画素部からなる。Ｒ（赤）の分光感度を有する画素３００Ｒが左上に位置し、Ｇ（緑）の分光感度を有する画素３００Ｇが右上と左下にそれぞれ位置する。Ｂ（青）の分光感度を有する画素３００Ｂが右下に位置する。
【００２４】
各画素部は２列１行に配列された光電変換部により構成されている。受光部を構成する複数の光電変換部は、完全電荷転送が可能なフォトダイオード（ＰＤとも記す）で構成されている。１つの画素部の中で、ｘ方向にて相対的にｘ座標値が小さい側に配置されたＰＤをＰＤＡ、相対的にｘ座標値が大きい側に配置されたＰＤをＰＤＢと呼ぶことにする。
【００２５】
図３に示す４列×４行の画素（８列×４行のＰＤ）を平面上に多数配置することで撮像画像信号および焦点検出信号の取得が可能である。なお、画素アレイ２０１の一部には、光電変換部をＰＤＡとＰＤＢに分割せず、１つの光電変換部のみを有する画素部が存在してもよい。
【００２６】
図４（Ａ）は、図３に示した画素配列の１つの画素３００Ｇを、撮像素子１０７の受光面側（＋ｚ側）から見た場合の平面図である。図４（Ｂ）は、図４（Ａ）のａ−ａ断面を−ｙ側から見た場合の断面図である。画素３００Ｇでは、各画素部の受光面側に入射光を集光するためのマイクロレンズ４０１が形成されている。ｘ方向に２分割され、ｙ方向には分割されていないＰＤＡとＰＤＢが形成されている。各画素部には、マイクロレンズ４０１と、ＰＤＡおよびＰＤＢとの間に、カラーフィルタ４０２が形成される。必要に応じて、焦点検出画素毎にカラーフィルタの分光透過率を変えてもよいし、カラーフィルタを省略してもよい。
【００２７】
図４に示す画素３００Ｇに入射した光は、マイクロレンズ４０１により集光される。そしてカラーフィルタ４０２で分光された後、ＰＤＡおよびＰＤＢで受光される。ＰＤＡおよびＰＤＢでは、受光量に応じて電子とホール（正孔）が対生成し、空乏層で分離される。負電荷の電子は、信号電荷としてｎ型半導体領域に収集・蓄積され、正電荷のホールは定電圧源（不図示）に接続されたｐ型半導体領域を通じて撮像素子外部へ排出される。なお、光電変換部を構成するｎ型半導体領域とｐ型半導体領域を逆にすることで、ホールの正電荷を信号電荷としてもよい。
【００２８】
図３に示す画素３００Ｒ、３００Ｂについても画素３００Ｇと同様の構成を有しており、カラーフィルタ４０２により各色に分光された光に応じた信号電荷が収集・蓄積される。
【００２９】
図５と図６を参照して、本実施形態の画素構造と瞳分割との対応関係について説明する。図５は、図４（Ｂ）に示した本実施形態の画素構造のａ−ａ断面と、結像光学系の射出瞳面との関係を示す概略図である。射出瞳面については光軸方向をｚ方向とし、図５の紙面内にｘ方向およびｙ方向を示しており、ｘ、ｙ、ｚ軸による直交座標系を定義する。図６は、射出瞳面のｘ軸に沿った瞳受光領域の瞳強度分布例を示す図である。
【００３０】
画素部の受光面と瞳領域５００とは、マイクロレンズによっておおむね共役関係になっている。瞳領域５００は第１の瞳部分領域５０１と第２の瞳部分領域５０２を有する。ＰＤＡの受光領域と瞳部分領域５０１とが対応し、ＰＤＢの受光領域と瞳部分領域５０２とが対応する関係である。つまり被写体からの光のうち、第１の瞳部分領域５０１を通過した光はマイクロレンズ４０１を介して第１の光電変換部ＰＤＡに入射する。また、第２の瞳部分領域５０１を通過した光はマイクロレンズ４０１を介して第２の光電変換部ＰＤＡに入射する。
【００３１】
図６の横軸はｘ座標値を表し、縦軸は光電変換部ＰＤＡ，ＰＤＢの受光強度を表す。ＰＤＡ，ＰＤＢの瞳強度分布は、射出瞳のｘ（軸）方向にて分割された分布である。ＰＤＡの瞳強度分布を示すグラフ曲線はｘ（軸）方向にて座標値ｘ１の位置にピークを有し、ＰＤＢの瞳強度分布を示すグラフ曲線はｘ（軸）方向にて座標値ｘ２の位置にピークを有する。
【００３２】
以下では図３に示したように、ｘ（軸）方向に規則的に配列されたＰＤＡ群の各出力から取得される被写体像をＡ像とする。また、ｘ（軸）方向に規則的に配列されたＰＤＢ群の各出力から取得される被写体像をＢ像とする。Ａ像とＢ像との像ズレ量（相対位置）を検出することで、ｘ（軸）方向に輝度分布を有する被写体像のデフォーカス量（合焦ずれ量）を検出することができる。
【００３３】
図７を参照して、画素信号の読み出し動作について説明する。図７は、本実施形態の画素等価回路図であり、１つの画素部の構成要素であるＰＤ３０１，３０２、複数のスイッチング素子（ＦＥＴ等のトランジスタ）、蓄積容量部７０４を示す。蓄積容量部７０４は複数のＰＤに対して共通の蓄積容量を有する。
【００３４】
ＰＤＡ３０１には転送トランジスタ（ＴＡ）７０１が接続され、ＰＤＢ３０２には転送トランジスタ（ＴＢ）７０２が接続されている。ＴＡ７０１はＰＤＡ３０１に蓄積された電荷をフローティングディフュージョン部（以下、ＦＤ部と記す）７０３へ転送し、ＴＢ７０２はＰＤＢ３０２に蓄積された電荷をＦＤ部７０３へ転送する。蓄積トランジスタ（Ｓ）７０５とリセットトランジスタ（Ｒ）７０６は直列に接続され、蓄積トランジスタ（Ｓ）７０５がＦＤ部７０３と接続されている。蓄積容量部（ＣＳ）７０４は蓄積トランジスタ（Ｓ）７０５とリセットトランジスタ（Ｒ）７０６との接続点に接続されている。増幅トランジスタ（ＳＦ）７０７は、そのゲートがＦＤ部７０３に接続されており、選択トランジスタ（Ｘ）７０８を介して垂直信号線への信号出力が行われる。
【００３５】
図８は、蓄積期間中の、ＰＤＡ、ＰＤＢ、ＴＡ、ＴＢ、ＦＤ、Ｓ、ＣＳと、ＰＤＡとＰＤＢとの分離８０１の信号電荷に対するポテンシャルの位置依存性を模式的に示す図である。ＰＤＡとＰＤＢとの分離８０１のポテンシャル障壁を高さ８０２で示し、ＴＡ、ＴＢ部のポテンシャル障壁を高さ８０３で示し、Ｓのポテンシャル障壁を高さ８０４で示している。高さ８０２はＴＡ、ＴＢ部のポテンシャル障壁の高さ８０３より高く、かつ、ＴＡ、ＴＢ部のポテンシャル障壁の高さ８０３はＳのポテンシャル障壁の高さ８０４より高い。これにより、蓄積期間中においてＰＤＡまたはＰＤＢの出力が飽和した場合に、飽和を超えた分の電荷は、ＦＤ、ＣＳに移動して蓄積される。なお、ＴＡ、ＴＢ、Ｓの各ポテンシャル障壁の高さについては、不純物濃度と蓄積期間中のゲート電圧の両方で調整可能である。
【００３６】
図９は、画素駆動シーケンスの１例を示すタイミングチャートである。本明細書において、図９に示す画素駆動シーケンスをシーケンス１Ａと呼称する。図９中の時刻ｔ１〜ｔ１２は、シーケンス中の各タイミングを表しており、本明細書中では、各タイミングを（ｔｊ）と表記する（ｊ＝１〜１２）。また、φＸは選択トランジスタ（Ｘ）７０８のオン／オフを表しており、オン時を上側のレベルで示し、オフ時を下側のレベルで示す。例えば、時刻ｔ１でＸはオンであり、時刻ｔ３でＸはオフである。他のトランジスタ（Ｒ、Ｓ、ＴＡ、ＴＢ）についても同様である。また、本明細書中では説明上、Ｘがオンの期間を、その画素の信号読み出し期間と呼称し、Ｘがオフの期間を蓄積期間と呼称する。図１０（Ａ）から（Ｃ）はそれぞれ、図９中のタイミングを示す（ｔ２）、（ｔ３）、（ｔ５）において蓄積された電荷の例を概略的に示す模式図である。
【００３７】
まず、蓄積期間前に、Ｒ、Ｓ、ＴＡ、ＴＢがオンとなって、ＰＤＡ、ＰＤＢ、ＦＤ、ＣＳのリセットが行われる（ｔ１）。その後、Ｒ、ＴＡ、ＴＢをオフにした後のＦＤおよびＣＳの電圧が、ＳＦを用いて画素から読み出される（ｔ２）。ＦＤおよびＣＳの電圧から得られる信号を信号Ｎ２と呼称する。
【００３８】
蓄積期間中、図１０（Ａ）に示すように、ＰＤＡまたはＰＤＢの出力が飽和するまでの間、電荷はＰＤＡ、ＰＤＢそれぞれに蓄積される（ｔ２）。続いて、ＰＤＡまたはＰＤＢの出力が飽和すると（ｔ３）、図１０（Ｂ）に示すように、ＦＤ，ＣＳに電荷が移動して蓄積される。この状態では、ＦＤは蓄積された信号電荷により電圧が低くなっているため、信号読み出し用の電圧振幅を確保することができない。そこで、蓄積期間の終了後に、Ｓをオンにして、ＦＤとＣＳの電荷を混合させる処理が行われる（ｔ５）。その後、Ｓをオフした後のＦＤの電圧が、ＳＦを用いて画素から読み出される（ｔ６）。この電圧から得られる信号を信号Ｎ１と呼称する。図１０（Ｃ）に示すように、蓄積期間中にＰＤＡ、ＰＤＢのどちらかとＦＤの出力が飽和した場合でも、容量の大きいＣＳと信号電荷を共有することで、ＦＤに蓄積された電荷を失うことなく、信号読み出し用の電圧振幅を確保することができる。
【００３９】
次にＴＡがオンとなって、ＰＤＡに蓄積された信号電荷がＦＤに転送される（ｔ７）。そしてＴＡがオフとなった後に、ＦＤの電圧がＳＦを用いて画素から読み出される（ｔ８）。この電圧から得られる信号を信号Ｎ１＋Ｓ１Ａと呼称する。続いて、ＴＢがオンとなって、ＰＤＢに蓄積された信号電荷がＦＤに転送される（ｔ９）。そしてＴＢがオフとなった後に、ＦＤの電圧がＳＦを用いて画素から読み出される（ｔ１０）。この電圧から得られる信号を信号Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂと呼称する。時刻ｔ９において、時刻ｔ７で転送しきれなかった電荷をＦＤに転送するためにＴＡとＴＢの両方をオンにしてもよい。
【００４０】
次に、蓄積トラジスタＳがオンとなってＦＤとＣＳとが接続され、ＦＤに転送された電荷とＣＳに蓄積された電荷とが混合する。続いて、ＴＡ、ＴＢがともにオンとなり、ＰＤＡ、ＰＤＢに蓄積された電荷のうちの時刻ｔ７、ｔ９で転送しきれなかった電荷が存在した場合、ＦＤとＣＳに転送される（ｔ１１）。続いて、ＴＡ、ＴＢがともにオフになった後のＦＤおよびＣＳの電圧がＳＦを用いて画素から読み出される（ｔ１２）。この電圧から得られる信号を信号Ｎ２＋Ｓ２Ａ＋Ｂと呼称する。
【００４１】
各画素から読み出される信号は、第１の信号Ｎ１、第２の信号Ｎ１＋Ｓ１Ａ、第３の信号Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂ、第４の信号Ｎ２＋Ｓ２Ａ＋Ｂ、第５の信号Ｎ２の５信号である。各信号に対して以下の演算処理が行われる。
（Ｎ１＋Ｓ１Ａ）−Ｎ１＝Ｓ１Ａ
（Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂ）−（Ｎ１＋Ｓ１Ａ）＝Ｓ１Ｂ
（Ｎ２＋Ｓ２Ａ＋Ｂ）−Ｎ２＝Ｓ２Ａ＋Ｂ
これらの演算処理によって、ランダムノイズおよび固定パターンノイズを除去することができ、信号Ｓ１Ａ、信号Ｓ１Ｂ、信号Ｓ２Ａ＋Ｂが取得される。
【００４２】
図１１は各信号電荷量と光量との関係を示すグラフである。横軸は光量を表し、縦軸はＰＤＡ、ＰＤＢの光量比を一定としたときの、蓄積期間の終了後における、ＰＤＡ、ＰＤＢ、ＦＤ、ＣＳそれぞれに蓄積される信号電荷量を表す。以下、光量を示す区間ごとにシーケンス１Ａにおけるデフォーカス量の算出と撮像の方法を説明する。図１１に示すように区間１１０１、１１０２、１１０３の順に光量が大きい。
【００４３】
区間１１０１では、ＰＤＡ、ＰＤＢでそれぞれ発生した電荷が各別のＰＤに蓄積されており、信号Ｓ１Ａと信号Ｓ１Ｂが取得される。信号Ｓ１Ａと信号Ｓ１ＢからＡ像、Ｂ像の信号をそれぞれ求めてデフォーカス量を算出するとともに、信号Ｓ１Ａと信号Ｓ１Ｂとの加算により、Ａ＋Ｂ像信号を算出して撮像画像を取得できる。
【００４４】
区間１１０２ではＰＤＢの出力が飽和する。ＰＤＡで発生した電荷はＰＤＡで蓄積され、ＰＤＢで発生した電荷はＰＤＢとＦＤで蓄積されており、信号Ｓ１Ａと信号Ｓ２Ａ＋Ｂから、デフォーカス量を算出しつつ、撮像画像を取得できる。区間１１０３はＰＤＡ、ＰＤＢがともに飽和する区間である。区間１１０３でも信号Ｓ２Ａ＋ＢからＡ＋Ｂ像信号を算出して撮像画像を取得できる。
【００４５】
本実施形態では、撮像信号がＡ＋Ｂ像の信号であることを活用し、ＰＤＡ、ＰＤＢに対してＦＤ、ＣＳ、Ｓを共有する。これにより、ＰＤＡ、ＰＤＢそれぞれについてＦＤ、ＣＳ、Ｓを有する構成と比較して、回路構成を簡単化するとともに信号読み出し回数を低減して高速化を実現できる。
【００４６】
図２４から図２６を参照して、比較例の撮像素子について説明する。図２４は比較例の撮像素子における画素等価回路図である。図２５は比較例の撮像素子における画素の最小ポテンシャルを概略的に示す図である。図２６は比較例の撮像素子における信号電荷量と光量との関係を示すグラフである。横軸は光量を表し、縦軸はＰＤＡ、ＰＤＢの光量比を一定としたときの、蓄積期間の終了後における、ＰＤＡ、ＰＤＢそれぞれに蓄積される信号電荷量を表す。区間２６０１は光量が相対的に小さい区間であり、区間２６０２は光量が区間２６０１よりも大きい区間である。
【００４７】
図２４に示す比較例の撮像素子の画素部は、ＰＤＡ２４０１、ＰＤＢ２４０２と、各ＰＤに接続されたＴＡ２４０３、ＴＢ２４０４と、ＦＤ２４０５、Ｒ２４０６、ＳＦ２４０７、Ｘ２４０８を有する。図７に示す構成との相違点はＳおよびＣＳが無いことである。
【００４８】
図２５に示すように、ＰＤＡとＰＤＢとの分離２５０１のポテンシャル障壁を、その高さ２５０２で表している。高さ２５０２はＴＡ、ＴＢのポテンシャル障壁の高さ２５０３よりも低く設定されている。これにより、蓄積期間中に、ＰＤＡの出力が飽和した場合には、ＰＤＡの飽和量を超えた分の電荷がＰＤＢに移動して蓄積される。またＰＤＢの出力が飽和した場合には、ＰＤＢの飽和量を超えた分の電荷がＰＤＡに移動して蓄積される。このようにすることで、Ｓ１Ａ信号とＳ１Ｂ信号については、図２６の区間２６０１にてＰＤＡで発生した電荷がＰＤＡに蓄積され、ＰＤＢで発生した電荷がＰＤＢに蓄積される。Ｓ１Ａ信号とＳ１Ｂ信号から、Ａ像、Ｂ像の信号をそれぞれ求めて相関演算を行うことにより、デフォーカス量を算出できる。図２６に示す両方の区間２６０１、２６０２でＡ＋Ｂ像を求めて撮像画像を取得することができる。しかし、比較例の場合、ＰＤＡとＰＤＢの片方の出力が飽和する光量以上の範囲ではデフォーカス量を算出できないので焦点調節可能な範囲が制限される。
【００４９】
図１２は、本実施形態に係る別の画素駆動シーケンスの１例を示すタイミングチャートである。本明細書において図１２に示す画素駆動シーケンスをシーケンス１Ｂと呼称する。図９に示したシーケンス１Ａとシーケンス１Ｂとの相違点は、ＴＡとＴＢに係るオン・オフの順序を逆にしている点である。
【００５０】
シーケンス１Ａでは、信号Ｎ１の取得後のタイミング（ｔ７）でオンであるトランジスタがＴＡであり、タイミング（ｔ８）で読み出す電圧から得られる信号が信号Ｎ１＋Ｓ１Ａである。これに対して、シーケンス１Ｂでは、タイミング（ｔ７）でオンであるトランジスタがＴＢであり、タイミング（ｔ８）で読み出す電圧から得られる信号が信号Ｎ１＋Ｓ１Ｂである。また、タイミング（ｔ９）でオンであるトランジスタに関し、シーケンス１ＡではＴＢであるのに対して、シーケンスＢではＴＡである。
【００５１】
タイミング（ｔ１０）で読み出す電圧から得られる信号についてはシーケンス１Ａ、シーケンス１Ｂともに、信号Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂである。このようにすることで、ＰＤＡの出力が飽和し、ＰＤＢの出力が飽和していない場合に、信号Ｓ１Ｂ、信号Ｓ２Ａ＋Ｂを用いて、デフォーカス量の算出と撮像画像の取得を行うことができる。
【００５２】
シーケンス１ＡではＰＤＢの出力が飽和し、かつＰＤＡの出力が飽和していない場合にデフォーカス量の算出が可能である。シーケンス１ＢではＰＤＡの出力が飽和し、かつＰＤＢの出力が飽和していない場合にデフォーカス量の算出が可能である。シーケンス１Ａと１Ｂとを組み合わせることで、ＰＤＡ、ＰＤＢの各出力が共に飽和していない場合に加えて、ＰＤＡ、ＰＤＢのどちらか片方の出力が飽和してもデフォーカス量の算出が可能となる。シーケンス１Ａで駆動される画素部と、シーケンス１Ｂで駆動される画素部については、以下の方法がある。
・撮像画像に係る１つのフレーム内において画素アレイの第１の領域でシーケンス１Ａの制御を行い、画素アレイの第２の領域でシーケンス１Ｂの制御を行う第１の方法。
・撮像画像に係る複数のフレームのうちの、第１のフレームでシーケンス１Ａの制御を行い、第２のフレームでシーケンス１Ｂの制御を行う第２の方法。
【００５３】
第１の方法には、例えば同一フレーム内で偶数行と奇数行、偶数列と奇数列、画素アレイの上半分と下半分、あるいは左半分と右半分で各シーケンスを共存させる方法がある。また第２の方法では、異なるフレーム間でシーケンス１Ａと１Ｂとを適時に切り替える方法がある。第１の方法を採用する場合、受光部の瞳分割方向において同じシーケンスを用いることが好ましい。図１３を参照して、シーケンス１Ａで駆動される画素部と、シーケンス１Ｂで駆動される画素部の配置を説明する。
【００５４】
図１３では、受光部にて光電変換部がｘ（軸）方向において分割されている場合を示す。図１３の紙面に垂直な方向をｚ方向とし、紙面内で互いに直交する、左右方向をｘ方向とし、上下方向をｙ方向としてｘ、ｙ、ｚ軸による直交座標系を定義する。ｘ（軸）方向に沿ってシーケンスは同じであり、ｙ（軸）方向において、シーケンス１Ａで駆動される画素部と、シーケンス１Ｂで駆動される画素部とが交互に配置される。
【００５５】
本実施形態では、前記比較例に対して、ＰＤＡとＰＤＢの両方の出力が飽和する光量までデフォーカス量の算出が可能である。よって、デフォーカス量の算出が可能な光量の範囲を拡げることができ、ＰＤＡとＰＤＢとの光量差が大きい場合でもデフォーカス量を算出することができる。
【００５６】
［第２実施形態］
次に本発明の第２実施形態を説明する。本実施形態において第１実施形態と同様の部分については詳細な説明を省略し、主に相違点を説明する。このような説明の省略方法については後述の実施形態でも同じである。
【００５７】
図１４は、本実施形態に係る撮像素子の画素配列を、４行×４列の範囲で示す図である。本実施形態では、各画素部における第１の方向にてＮ分割され、第１の方向と直交する第２の方向にてＭ分割された光電変換部の例を示す。例えばＮ＝Ｍ＝２とした４分割の場合、画素部内における相対位置が同じである各画素部の光電変換部が画素アレイにて分割方向に並べて配置される。
【００５８】
本実施形態においても、第１実施形態と同様、２行×２列の画素群１４００において対角線上の２画素にＧの分光感度を有する画素１４００Ｇが配置される。図１４には画素１４００Ｇが有する光電変換部１４００ＧＡ，１４００ＧＢ，１４００ＧＣ，１４００ＧＤを示す。他の２画素はＲの分光感度を有する画素１４００ＲとＢの分光感度を有する画素１４００Ｂである。さらに、各画素は２行２列に配列された第１から第４のＰＤにより構成されている。ｘ、ｙ、ｚの各軸からなる直交座標系の設定については図３と同じである。相対的に、ｘ座標値およびｙ座標値がともに小さい側に配置された第１のＰＤをＰＤＡと表記し、ｘ座標値が大きく、ｙ座標値が小さい側に配置された第２のＰＤをＰＤＢと表記する。相対的に、ｘ座標値が小さく、ｙ座標値が大きい側に配置された第３のＰＤをＰＤＣと表記し、ｘ座標値およびｙ座標値がともに大きい側に配置された第４のＰＤをＰＤＤと表記する。
【００５９】
図１５（Ａ）は、図１４に示す撮像素子を構成する１つの画素１４００Ｇを、撮像素子の受光面側（＋ｚ側）から見た場合の平面図である。図１５（Ｂ）は図１５（Ａ）のｃ−ｃ断面を、−ｙ側から見た場合の断面図である。本実施形態の画素１４００Ｇでは、各画素の受光側に入射光を集光するためのマイクロレンズ４０１と、カラーフィルタ４０２が形成されている。画素１４００Ｇは受光面にて４つのＰＤＡ１５０１、ＰＤＢ１５０２、ＰＤＣ１５０３、ＰＤＤ１５０４を備える。
【００６０】
ＰＤＡ１５０１とＰＤＣ１５０３から得られる信号を加算した信号を信号ＳＬとし、ＰＤＢ１５０２とＰＤＤ１５０４から得られる信号を加算した信号を信号ＳＲとする。またＰＤＡ１５０１とＰＤＢ１５０２から得られる信号を加算した信号を信号ＳＢとし、ＰＤＣ１５０３とＰＤＤ１５０４から得られる信号を加算した信号を信号ＳＵとする。図１４に示すように、ｘ（軸）、ｙ（軸）方向に規則的に画素が配列されている。信号ＳＬ群、信号ＳＲ群、信号ＳＢ群、信号ＳＵ群から得られる被写体像を、それぞれＬ像、Ｒ像、Ｂ像、Ｕ像とする。本実施形態のＢ像は第１実施形態のＢ像とは異なることに注意を要する。Ｌ像とＲ像との像ズレ量（相対位置）を検出することで、ｘ（軸）方向において輝度分布を有する被写体像のデフォーカス量（合焦ずれ量）を検出することができる。また、Ｂ像とＵ像との像ズレ量（相対位置）を検出することで、y（軸）方向において輝度分布を有する被写体像のデフォーカス量（合焦ずれ量）を検出することができる。信号の加算については、画素内で電荷同士を足し合わせてもよいし、または、それぞれの信号を画素から読み出した後に足し合わせてもよい。
【００６１】
次に画素信号の読み出し動作について説明する。図１６は、本実施形態の画素等価回路図であり、１つの画素部の構成要素を示す。ＰＤＡ１５０１、ＰＤＢ１５０２、ＰＤＣ１５０３、ＰＤＤ１５０４にはそれぞれ、転送トランジスタＴＡ１６０１、ＴＢ１６０２、Ｔｃ１６０３、ＴＤ１６０４が接続されている。ＴＡ１６０１はＰＤＡ１５０１に蓄積された電荷を転送し、ＴＢ１６０２はＰＤＢ１５０２に蓄積された電荷を転送する。ＴＣ１６０３はＰＤＣ１５０３に蓄積された電荷を転送し、ＴＤ１６０４はＰＤＤ１５０４に蓄積された電荷を転送する。ＦＤ部１６０５は各転送トランジスタ１６０１から１６０４に接続されている。ＣＳ１６０６、Ｓ１６０７、Ｒ１６０８、ＳＦ１６０９、Ｘ１６１０については第１実施形態と同じ構成を有する。
【００６２】
図１７は信号電荷に対するポテンシャルを模式的に示す図である。蓄積期間中の、ＰＤＡ、ＰＤＢ、ＰＤＣ、ＰＤＤ、ＴＡ、ＴＢ、ＴＣ、ＴＤ、ＦＤ、Ｓ、ＣＳと、ＰＤＡとＰＤＢとの分離１７０１、ＰＤＣとＰＤＤとの分離１７０２の信号電荷に対するポテンシャルをそれぞれ示す。光電変換部同士の分離（１７０１、１７０２、不図示のＰＤＡとＰＤＣとの分離、不図示のＰＤＢとＰＤＤとの分離）のポテンシャル障壁を、その高さ１７０３で示す。高さ１７０３はＴＡ、ＴＢ、ＴＣ、ＴＤのポテンシャル障壁の高さ１７０４より高く、かつＴＡ、ＴＢ、ＴＣ、ＴＤのポテンシャル障壁の高さ１７０４はＳのポテンシャル障壁の高さ１７０５よりも高い。
【００６３】
図１８は、画素駆動シーケンスの１例を示すタイミングチャートである。本明細書において図１８に示す画素駆動シーケンスをシーケンス２Ａと呼称する。図１８中の時刻ｔ１〜ｔ１６は、シーケンス中の各タイミングを表しており、各タイミングを（ｔｊ）と表記する（ｊ＝１〜１６）。記号については図９での表記法を踏襲することで、それらの詳細な説明を割愛する。このことは後述の実施形態でも同じである。
【００６４】
蓄積期間前に、Ｒ、Ｓ、ＴＡ、ＴＢ、ＴＣ、ＴＤがオンとなってＰＤＡ、ＰＤＢ、ＰＤＣ、ＰＤＤ、ＦＤ、ＣＳのリセットが行われる（ｔ１）。その後、Ｒ、ＴＡ、ＴＢ、ＴＣ、ＴＤがオフになった後のＦＤおよびＣＳの電圧が、ＳＦを用いて画素から読み出される（ｔ２）。この電圧から得られる信号を信号Ｎ２と呼称する。
【００６５】
蓄積期間中、各ＰＤの出力が飽和するまでの間、電荷は各ＰＤに蓄積される（ｔ３）。続いて、ＰＤの出力が飽和すると、飽和したＰＤからＦＤ，ＣＳに電荷が移動して蓄積される。この状態では、ＦＤは信号電荷により電圧が低くなっているため、信号読み出し用の電圧振幅を確保することができない。そこで、蓄積期間の終了後に、Ｓをオンにして、ＦＤとＣＳの電荷を混合させる処理が行われる（ｔ５）。その後、Ｓがオフになった後にＦＤの電圧がＳＦを用いて画素から読み出される（ｔ６）。この電圧から得られる信号を信号Ｎ１と呼称する。
【００６６】
次にＴＡがオンになって、ＰＤＡに蓄積された信号電荷がＦＤに転送される（ｔ７）。ＴＡがオフになった後に、ＦＤの電圧が、ＳＦを用いて画素から読み出される（ｔ８）。この電圧から得られる信号を信号Ｎ１＋Ｓ１Ａと呼称する。続いて、ＴＢがオンになって、ＰＤＢに蓄積された信号電荷がＦＤに転送される（ｔ９）。ＴＢがオフになった後にＦＤの電圧がＳＦを用いて画素から読み出される（ｔ１０）。この電圧から得られる信号を信号Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂと呼称する。
【００６７】
続いて、ＴＣがオンになって、ＰＤＣに蓄積された信号電荷がＦＤに転送される（ｔ１１）。ＴＣがオフになった後にＦＤの電圧がＳＦを用いて画素から読み出される（ｔ１２）。この電圧から得られる信号を信号Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂ＋Ｓ１Ｃと呼称する。続いて、ＴＤがオンになって、ＰＤＤに蓄積された信号電荷がＦＤに転送される（ｔ１３）。ＴＤがオフになった後にＦＤの電圧がＳＦを用いて画素から読み出される（ｔ１４）。この電圧から得られる信号を信号Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂ＋Ｓ１Ｃ＋Ｓ１Ｄと呼称する。
【００６８】
次に、ＳがオンになってＦＤとＣＳとが接続され、ＦＤに転送された電荷とＣＳに蓄積された電荷が混合する。続いて、ＴＡ、ＴＢ、ＴＣ、ＴＤがオンになってＰＤＡ、ＰＤＢ、ＰＤＣ、ＰＤＤに蓄積された電荷のうちｔ７、ｔ９、ｔ１１、ｔ１３で転送しきれなかった電荷が、ＦＤとＣＳに転送される（ｔ１５）。続いて、ＴＡ、ＴＢ、ＴＣ、ＴＤがオフになった後のＦＤおよびＣＳの電圧が、ＳＦを用いて画素から読み出される（ｔ１６）。この電圧から得られる信号を信号Ｎ２＋Ｓ２Ａ＋Ｂ＋Ｃ＋Ｄと呼称する。
【００６９】
各画素から読みされる信号は、信号Ｎ１、信号Ｎ１＋Ｓ１Ａ、信号Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂ、信号Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂ＋Ｓ１Ｃ、信号Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂ＋Ｓ１Ｃ＋Ｓ１Ｄ、信号Ｎ２、信号Ｎ２＋Ｓ２Ａ＋Ｂ＋Ｃ＋Ｄの７信号である。各信号に対して以下の演算処理が行われる。
（Ｎ１＋Ｓ１Ａ）−Ｎ１＝Ｓ１Ａ
（Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂ）−（Ｎ１＋Ｓ１Ａ）＝Ｓ１Ｂ
（Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂ＋Ｓ１Ｃ）−（Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂ）＝Ｓ１Ｃ
（Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂ＋Ｓ１Ｃ＋Ｓ１Ｄ）−（Ｎ１＋Ｓ１Ａ＋Ｓ１Ｂ＋Ｓ１Ｃ）＝Ｓ１Ｄ
（Ｎ２＋Ｓ２Ａ＋Ｂ＋Ｃ＋Ｄ）−Ｎ２＝Ｓ２Ａ＋Ｂ＋Ｃ＋Ｄ
これらの演算処理を行うことで、ランダムノイズおよび固定パターンノイズを除去することができ、信号Ｓ１Ａ、信号Ｓ１Ｂ、信号Ｓ１Ｃ、信号Ｓ１Ｄ、信号Ｓ２Ａ＋Ｂ＋Ｃ＋Ｄが取得される。
【００７０】
図１９は各信号電荷量と光量との関係を示すグラフである。横軸は光量を表し、縦軸はＰＤＡ、ＰＤＢ、ＰＤＣ、ＰＤＤの光量比を一定としたときの、蓄積期間の終了後における、ＰＤＡ、ＰＤＢ、ＰＤＣ、ＰＤＤ、ＦＤ、ＣＳそれぞれに蓄積される信号電荷量を表す。以下、光量を示す区間ごとに、シーケンス２Ａにおけるデフォーカス量の算出と撮像の方法を説明する。図１９に示すように区間１９０１、１９０２、１９０３、１９０４の順に光量が大きい。
【００７１】
区間１９０１では、ＰＤＡ、ＰＤＢ、ＰＤＣ、ＰＤＤでそれぞれ発生した電荷が各別のＰＤに蓄積される。信号Ｓ１Ａと信号Ｓ１Ｃとの加算によるＬ像信号、信号Ｓ１Ｂと信号Ｓ１Ｄとの加算によるＲ像信号、信号Ｓ１Ａと信号Ｓ１Ｂとの加算によるＢ像信号、信号Ｓ１Ｃと信号Ｓ１Ｄとの加算によるＵ像信号をそれぞれ求めることができる。Ｌ像群とＲ像群からｘ（軸）方向において輝度分布を有する被写体像のデフォーカス量を算出することが可能である。またＵ像群とＢ像群からｙ（軸）方向において輝度分布を有する被写体像のデフォーカス量を算出することが可能である。信号Ｓ１Ａ、信号Ｓ１Ｂ、信号Ｓ１Ｃ、信号Ｓ１Ｄの加算によって撮像画像に対応する撮像信号を取得可能である。
【００７２】
区間１９０２では、ＰＤＡで発生した電荷はＰＤＡに蓄積され、ＰＤＢで発生した電荷はＰＤＢに蓄積され、ＰＤＣで発生した電荷はＰＤＣに蓄積される。ＰＤＤで発生した電荷はＰＤＤとＦＤに蓄積されている。信号Ｓ１Ａと信号Ｓ１Ｃとの加算によるＬ像信号、信号Ｓ１Ａと信号Ｓ１Ｂとの加算によるＢ像信号をそれぞれ求めることができる。また信号Ｓ２Ａ＋Ｂ＋Ｃ＋Ｄから、信号Ｓ１Ａと信号Ｓ１Ｃを減算することでＲ像信号が求まる。信号Ｓ２Ａ＋Ｂ＋Ｃ＋Ｄから、信号Ｓ１Ａと信号Ｓ１Ｂを減算することでＵ像信号が求まる。Ｌ像群とＲ像群からｘ（軸）方向において輝度分布を有する被写体像のデフォーカス量を算出することが可能である。Ｕ像群とＢ像群からｙ（軸）方向において輝度分布を有する被写体像のデフォーカス量を算出することできるとともに、信号Ｓ２Ａ＋Ｂ＋Ｃ＋Ｄから撮像画像に対応する撮像信号を取得可能である。
【００７３】
区間１９０３では、ＰＤＡで発生した電荷はＰＤＡに蓄積され、ＰＤＣで発生した電荷はＰＤＣに蓄積される。ＰＤＢで発生した電荷はＰＤＢとＦＤに蓄積され、ＰＤＤで発生した電荷はＰＤＤとＦＤで蓄積されている。信号Ｓ１Ａと信号Ｓ１Ｃとの加算によりＬ像信号が求まる。信号Ｓ２Ａ＋Ｂ＋Ｃ＋Ｄから、信号Ｓ１Ａと信号Ｓ１Ｃを減算することでＲ像信号が求まる。Ｌ像群とＲ像群からｘ（軸）方向において輝度分布を有する被写体像のデフォーカス量を求めることができるとともに、信号Ｓ２Ａ＋Ｂ＋Ｃ＋Ｄから撮像画像に対応する撮像信号を取得可能である。
【００７４】
区間１９０４は、４つのＰＤのうちの３つ以上のＰＤの出力が飽和している光量区間である。区間１９０４でも信号Ｓ２Ａ＋Ｂ＋Ｃ＋Ｄから撮像画像に対応する撮像信号を取得することができる。
【００７５】
本実施形態では、４つの光電変換部から１つずつ電荷転送が行われて、それぞれの転送毎に信号電圧が読み出される。本実施形態によれば、各画素部が４分割の光電変換部を備える構成において、デフォーカス量の算出が可能な光量の範囲を拡げることができる。本実施形態においても、シーケンス２Ａにおける、ｔ７、ｔ９、ｔ１１、ｔ１３（図１８）のタイミングでオンにするトランジスタの順序を変更した別のシーケンスを併用することが可能である。
【００７６】
［第３実施形態］
次に本発明の第３実施形態を説明する。本実施形態における画素構成は第２実施形態と同じであるが、画素駆動シーケンスが相違し、受光部（光電変換部）を２つずつ組にしてＦＤ部への電荷転送が行われる。
【００７７】
図２０は本実施形態に係る画素駆動シーケンスの１例を示すタイミングチャートである。本明細書において図２０に示すシーケンスをシーケンス３Ｌと呼称する。まず、蓄積期間前に、Ｒ、Ｓ、ＴＡ、ＴＢ、ＴＣ、ＴＤがオンになってＰＤＡ、ＰＤＢ、ＰＤＣ、ＰＤＤ、ＦＤ、ＣＳのリセットが行われる（ｔ１）。その後、Ｒ、ＴＡ、ＴＢ、ＴＣ、ＴＤがオフになった後にＦＤおよびＣＳの電圧が増幅トランジスタＳＦを用いて画素から読み出される（ｔ２）。この電圧から得られる信号を信号Ｎ２と呼称する。
【００７８】
蓄積期間中において、光電変換部の出力が飽和するまでの間、電荷は光電変換部にそれぞれ蓄積される（ｔ３）。続いて、光電変換部の出力が飽和すると、ＦＤ，ＣＳに電荷が蓄積される。この状態では、ＦＤは信号電荷で埋まっているため、信号読み出し用の電圧振幅を確保することができない。そこで、蓄積期間の終了後に、Ｓをオンにして、ＦＤとＣＳの電荷を混合させる処理が行われる（ｔ５）。その後、Ｓがオフになった後のＦＤの電圧が、ＳＦを用いて画素から読み出される（ｔ６）。この電圧から得られる信号を信号Ｎ１と呼称する。
【００７９】
次にＴＡ、ＴＣがオンとなり、ＰＤＡとＰＤＣに蓄積された信号電荷がＦＤに転送される（ｔ７）。そしてＴＡ、ＴＣがオフになった後にＦＤの電圧がＳＦを用いて画素から読み出される（ｔ８）。この電圧から得られる信号を信号Ｎ１＋Ｓ１Ｌと呼称する。続いて、ＴＢ、ＴＤがオンとなり、ＰＤＢとＰＤＢに蓄積された信号電荷がＦＤに転送される（ｔ９）。そしてＴＢ、ＴＤがオフになった後にＦＤの電圧が増幅トランジスタＳＦを用いて画素から読み出される（ｔ１０）。この電圧から得られる信号を信号Ｎ１＋Ｓ１Ｌ＋Ｓ１Ｒと呼称する。
【００８０】
次に、ＳがオンになってＦＤとＣＳとが接続され、ＦＤに転送された電荷とＣＳに蓄積された電荷とが混合する。続いて、ＴＡ、ＴＢ、ＴＣ、ＴＤがオンになってＰＤＡ、ＰＤＢ、ＰＤＣ、ＰＤＤに蓄積された電荷のうち、時刻ｔ７、ｔ９で転送しきれなかった電荷がＦＤとＣＳに転送される（ｔ１１）。続いて、ＴＡ、ＴＢ、ＴＣ、ＴＤがオフになった後のＦＤおよびＣＳの電圧はＳＦを用いて画素から読み出される（ｔ１２）。この電圧から得られる信号を信号Ｎ２＋Ｓ２Ｌ＋Ｒと呼称する。
【００８１】
各画素から読み出される信号は、信号Ｎ１、信号Ｎ１＋Ｓ１Ｌ、信号Ｎ１＋Ｓ１Ｌ＋Ｓ１Ｒ、信号Ｎ２、信号Ｎ２＋Ｓ２Ｌ＋Ｒの５信号である。各信号に対して以下の演算処理が行われる。
（Ｎ１＋Ｓ１Ｌ）−Ｎ１＝Ｓ１Ｌ
（Ｎ１＋Ｓ１Ｌ＋Ｓ１Ｒ）−（Ｎ１＋Ｓ１Ｌ）＝Ｓ１Ｒ
（Ｎ２＋Ｓ２Ｌ＋Ｒ）−Ｎ２＝Ｓ２Ｌ＋Ｒ
これらの演算処理を行うことで、ランダムノイズおよび固定パターンノイズを除去することができ、信号Ｓ１Ｌ、信号Ｓ１Ｒ、信号Ｓ２Ｌ＋Ｒを取得できる。
【００８２】
図１９を参照して、ＰＤＡ、ＰＤＢ、ＰＤＣ、ＰＤＤの光量比を一定としたときの、蓄積期間の終了後における、ＰＤＡ、ＰＤＢ、ＰＤＣ、ＰＤＤ、ＦＤ、ＣＳそれぞれに蓄積される信号電荷量と光量の関係について説明する。図１９に示す光量区間１９０１から１９０４ごとに、シーケンス３Ｌにおけるデフォーカス量算出と撮像の方法を説明する。
【００８３】
区間１９０１，１９０３では、ＰＤＡで発生した電荷はＰＤＡに蓄積され、ＰＤＢで発生した電荷はＰＤＢに蓄積され、ＰＤＣで発生した電荷はＰＤＣに蓄積され、ＰＤＤで発生した電荷はＰＤＤに蓄積されている。信号Ｓ１Ｌと信号Ｓ１ＲからＬ像、Ｒ像の各信号を求めて、デフォーカス量を算出すると共に、Ｌ像信号とＲ像信号の加算により撮像画像に対応する撮像信号を取得することができる。
【００８４】
区間１９０２では、信号Ｓ１ＬからＬ像信号が求まり、信号Ｓ２Ｌ＋Ｒから信号Ｓ１Ｌを減算することでＲ像信号が求まる。よって、Ｌ像群とＲ像群からｘ（軸）方向において輝度分布を有する被写体像のデフォーカス量を算出することができる。区間１９０４では、信号Ｓ２Ｌ＋Ｒから撮像画像に対応する撮像信号を取得することができる。
このように、シーケンス３Ｌでは、ＰＤＡとＰＤＣの出力が飽和していない場合にデフォーカス量を算出することが可能である。
【００８５】
図２１から図２３には、画素駆動シーケンスの別例を示す。図２１に示すシーケンス３Ｒ、図２２に示すシーケンス３Ｂ、図２３に示すシーケンス３Ｕについて、シーケンス３Ｌとの相違点を説明する。
【００８６】
図２１のシーケンス３Ｒでは、時刻ｔ７にてＴＢ、ＴＤがオンとなり、ＰＤＢとＰＤＤに蓄積された信号電荷がＦＤに転送される。そしてＴＢ、ＴＤがオフになった後にＦＤの電圧がＳＦを用いて画素から読み出される（ｔ８）。続いて、ＴＡ、ＴＣがオンとなり、ＰＤＡとＰＤＣに蓄積された信号電荷がＦＤに転送される（ｔ９）。そしてＴＡ、ＴＣがオフになった後にＦＤの電圧がＳＦを用いて画素から読み出される（ｔ１０）。ＰＤＢとＰＤＤの出力が飽和していなければ、ＰＤＡやＰＤＣの出力が飽和した場合でもデフォーカス量の算出が可能である。
【００８７】
図２２に示すシーケンス３Ｂでは、時刻ｔ７にてＴＡ、ＴＢがオンとなり、ＰＤＡとＰＤＢに蓄積された信号電荷がＦＤに転送される。そしてＴＡ、ＴＢがオフになった後にＦＤの電圧がＳＦを用いて画素から読み出される（ｔ８）。続いて、ＴＣ、ＴＤがオンとなり、ＰＤＣとＰＤＤに蓄積された信号電荷がＦＤに転送される（ｔ９）。そしてＴＣ、ＴＤがオフになった後に、ＦＤの電圧がＳＦを用いて画素から読み出される（ｔ１０）。ＰＤＡとＰＤＢの出力が飽和していなければ、ＰＤＣやＰＤＤの出力が飽和した場合でもデフォーカス量の算出が可能である。
【００８８】
図２３に示すシーケンス３Ｕでは、時刻ｔ７にてＴＣ、ＴＤがオンとなり、ＰＤＣとＰＤＤに蓄積された信号電荷がＦＤに転送される。そしてＴＣ、ＴＤがオフになった後にＦＤの電圧がＳＦを用いて画素から読み出される（ｔ８）。続いて、ＴＡ、ＴＢがオンとなり、ＰＤＡとＰＤＢに蓄積された信号電荷がＦＤに転送される（ｔ９）。そしてＴＡ、ＴＢがオフになった後にＦＤの電圧がＳＦを用いて画素から読み出される（ｔ１０）。ＰＤＣとＰＤＤの出力が飽和していなければ、ＰＤＡやＰＤＢの出力が飽和した場合でもデフォーカス量の算出が可能である。
【００８９】
４つのシーケンスＬ，Ｒ，Ｂ，Ｕを組み合わせることで、１つの画素部を構成する４つのＰＤの内、１つのＰＤの出力が飽和している場合や、隣接する２つのＰＤの出力が飽和している場合でも、デフォーカス量を算出することが可能となる。
前記実施形態によれば、各画素内で分割された光電変換部の出力が飽和した場合でも、より正確な位相差信号を高速に取得可能な撮像素子および撮像装置を提供できる。
【００９０】
以上、本発明の好ましい実施形態について説明したが、本発明は前記実施形態に限定されず、その要旨の範囲内で種々の変形および変更が可能である。前記実施形態では画素部内に第１の容量部であるＦＤ部７０３と、第２の容量部である蓄積容量部７０４を備える例を示した。これに限らず、例えば第１の容量部がＦＤ部と、該ＦＤ部に接続可能な付加容量部を備え、ＦＤ部に付加容量部を接続することで、撮像感度に応じて容量の切り替えが可能な構成等に適用可能である。
【符号の説明】
【００９１】
１０７  撮像素子
１２４  撮像素子制御回路
１２５  画像処理回路
１２６  フォーカス駆動回路
３０１，３０２  光電変換部
７０１，７０２  転送トランジスタ（第１のスイッチング素子）
７０３  フローティングディフュージョン部（第１の容量部）
７０４  蓄積容量部（第２の容量部）
７０５  蓄積トランジスタ（第２のスイッチング素子）
７０６  リセットトランジスタ（第３のスイッチング素子）
【図１】
2020155892.tif 000003
【図２】
2020155892.tif 000004
【図３】
2020155892.tif 000005
【図４】
2020155892.tif 000006
【図５】
2020155892.tif 000007
【図６】
2020155892.tif 000008
【図７】
2020155892.tif 000009
【図８】
2020155892.tif 000010
【図９】
2020155892.tif 000011
【図１０】
2020155892.tif 000012
【図１１】
2020155892.tif 000013
【図１２】
2020155892.tif 000014
【図１３】
2020155892.tif 000015
【図１４】
2020155892.tif 000016
【図１５】
2020155892.tif 000017
【図１６】
2020155892.tif 000018
【図１７】
2020155892.tif 000019
【図１８】
2020155892.tif 000020
【図１９】
2020155892.tif 000021
【図２０】
2020155892.tif 000022
【図２１】
2020155892.tif 000023
【図２２】
2020155892.tif 000024
【図２３】
2020155892.tif 000025
【図２４】
2020155892.tif 000026
【図２５】
2020155892.tif 000027
【図２６】
2020155892.tif 000028