(57)【要約】【課題】炭化珪素基板とゲート絶縁膜の界面において電荷トラップ中心が低減された炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置は、炭化珪素基板と、前記炭化珪素基板上に設けられている酸化シリコンのゲート絶縁膜と、前記ゲート絶縁膜上に設けられているゲート電極と、を備えており、前記炭化珪素基板と前記ゲート絶縁膜の間には、少なくとも炭素とシリコンと酸素の組成比が変動する遷移領域が介在しており、前記遷移領域のうちの前記炭化珪素基板側の第１境界は、炭素とシリコンの比が１：１となる位置であり、前記炭化珪素基板と前記ゲート絶縁膜の間には窒素が分布しており、前記遷移領域の前記第１境界は、前記窒素が分布している範囲を超えて前記炭化珪素基板側に位置していない。【選択図】図３
2020155698.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体装置であって、
炭化珪素基板と、
前記炭化珪素基板上に設けられている酸化シリコンのゲート絶縁膜と、
前記ゲート絶縁膜上に設けられているゲート電極と、を備えており、
前記炭化珪素基板と前記ゲート絶縁膜の間には、少なくとも炭素とシリコンと酸素の組成比が変動する遷移領域が介在しており、
前記遷移領域のうちの前記炭化珪素基板側の第１境界は、炭素とシリコンの比が１：１となる位置であり、
前記炭化珪素基板と前記ゲート絶縁膜の間には窒素が分布しており、
前記遷移領域の前記第１境界は、前記窒素が分布している範囲を超えて前記炭化珪素基板側に位置していない、炭化珪素半導体装置。
【請求項２】
前記遷移領域のうちの前記ゲート絶縁膜側の第２境界は、酸素とシリコンの比が２：１となる位置であり、
前記遷移領域の前記第２境界は、前記窒素が分布している範囲を超えて前記ゲート絶縁膜側に位置していない、請求項１に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、炭化珪素半導体装置に関する。
【背景技術】
【０００２】
絶縁ゲートを備える炭化珪素半導体装置の開発が進められている。絶縁ゲートは、炭化珪素基板上にゲート絶縁膜を成膜し、そのゲート絶縁膜上にゲート電極を形成することで形成されている。
【０００３】
このような炭化珪素半導体装置では、炭化珪素基板とゲート絶縁膜の間に遷移領域が介在している。遷移領域は、少なくとも炭素とシリコンと酸素の組成比が変動する領域であり、炭化珪素基板を構成する炭素が拡散するとともにゲート絶縁膜を構成する酸素及び製造工程中に混入した酸素が拡散した領域である。このような遷移領域に含まれる炭素は、電荷トラップ中心となり、可動キャリア密度を減少させてチャネル移動度を低下させることが知られている。このため、チャネル移動度の低下を抑えるために、炭化珪素基板上にゲート絶縁膜を成膜した後に窒化処理を行う技術が開発されており、その一例が特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５６０８８４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者らの検討によると、遷移領域に含まれる酸素もまた、電荷トラップ中心となり、可動キャリア密度を減少させてチャネル移動度を低下させることが分かってきた。本明細書は、炭化珪素基板とゲート絶縁膜の界面において電荷トラップ中心が低減された炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本明細書が開示する炭化珪素半導体装置の一実施形態は、炭化珪素基板と、前記炭化珪素基板上に設けられている酸化シリコンのゲート絶縁膜と、前記ゲート絶縁膜上に設けられているゲート電極と、を備えることができる。本明細書が開示する炭化珪素半導体装置としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）及びＩＧＢＴ（Insulated Gate Bipolar Transistor）が例示される。また、これらゲート絶縁膜とゲート電極を有する絶縁ゲートは、炭化珪素基板の表面に設けられるプレーナー型であってもよく、炭化珪素基板の表層部のトレンチ内に設けられるトレンチ型であってもよい。この炭化珪素半導体装置では、前記炭化珪素基板と前記ゲート絶縁膜の間には、少なくとも炭素とシリコンと酸素の組成比が変動する遷移領域が介在している。前記遷移領域のうちの前記炭化珪素基板側の第１境界は、炭素とシリコンの比が１：１となる位置である。前記炭化珪素基板と前記ゲート絶縁膜の間には窒素が分布している。前記遷移領域の前記第１境界は、前記窒素が分布している範囲を超えて前記炭化珪素基板側に位置していない。この炭化珪素半導体装置の前記遷移領域は、前記炭化珪素基板を構成する炭素が拡散するとともに前記ゲート絶縁膜を構成する酸素及び製造工程中に混入した酸素が拡散した領域である。この炭化珪素半導体装置では、このような前記遷移領域のうちの前記炭化珪素基板側の前記第１境界が、前記窒素が分布している範囲を超えて前記炭化珪素基板側に位置しないように構成されている。即ち、前記ゲート絶縁膜から拡散した酸素及び製造工程中に混入した酸素が、前記窒素が分布している範囲を超えて前記炭化珪素基板内に存在していない。これにより、上記炭化珪素半導体装置では、前記炭化珪素基板と前記ゲート絶縁膜の界面において電荷トラップ中心が低減されている。
【０００７】
上記実施形態の炭化珪素半導体装置では、前記遷移領域のうちの前記ゲート絶縁膜側の第２境界が、酸素とシリコンの比が２：１となる位置であってもよい。この場合、前記遷移領域の前記第２境界は、前記窒素が分布している範囲を超えて前記ゲート絶縁膜側に位置していない。即ち、前記炭化珪素基板から拡散した炭素が、前記窒素が分布している範囲を超えて前記ゲート絶縁膜内に存在していない。これにより、上記炭化珪素半導体装置では、前記炭化珪素基板と前記ゲート絶縁膜の界面において電荷トラップ中心が低減されている。
【図面の簡単な説明】
【０００８】
【図１】本実施形態の炭化珪素半導体装置の要部断面図を模式的に示す。
【図２】本実施形態の炭化珪素半導体装置の炭化珪素基板とゲート絶縁膜の界面近傍の拡大要部断面図を模式的に示す。
【図３】本実施形態の炭化珪素半導体装置の炭化珪素基板とゲート絶縁膜の間の元素組成比の分布を示す。
【図４】比較例の炭化珪素半導体装置の炭化珪素基板とゲート絶縁膜の間の元素組成比の分布を示す。
【図５】本実施形態と比較例の各々の炭化珪素基板とゲート絶縁膜の界面における表面キャリア密度と実効移動度の関係を示す。
【図６】本実施形態の炭化珪素半導体装置を製造する製造フローを示す。
【図７】本実施形態の炭化珪素半導体装置の一製造工程中の要部断面図を模式的に示す。
【図８】本実施形態の炭化珪素半導体装置の一製造工程中の要部断面図を模式的に示す。
【図９】本実施形態の炭化珪素半導体装置の一製造工程中の要部断面図を模式的に示す。
【図１０】本実施形態の炭化珪素半導体装置の一製造工程中の要部断面図を模式的に示す。
【発明を実施するための形態】
【０００９】
図１に示されるように、炭化珪素半導体装置１は、ＭＯＳＦＥＴと称されるパワー半導体素子であり、炭化珪素基板１０、炭化珪素基板１０の裏面を被覆するドレイン電極２２、炭化珪素基板１０の表面の一部を被覆するソース電極２４、炭化珪素基板１０の表面の一部に設けられているプレーナー型の絶縁ゲート３０、及び、炭化珪素基板１０上に設けられている層間絶縁膜４０を備えている。炭化珪素基板１０は、ｎ+型のドレイン領域１１、ｎ-型のドリフト領域１２、ｐ型のボディ領域１３及びｎ+型のソース領域１４を有している。
【００１０】
ドレイン領域１１は、炭化珪素基板１０の裏層部に配置されており、炭化珪素基板１０の裏面に露出する位置に設けられている。ドレイン領域１１は、後述するドリフト領域１２がエピタキシャル成長するための下地基板でもある。ドレイン領域１１は、炭化珪素基板１０の裏面を被膜するドレイン電極２２にオーミック接触している。
【００１１】
ドリフト領域１２は、ドレイン領域１１上に設けられており、絶縁ゲート３０の底面の一部に接するＪＦＥＴ部１２ａを有している。ドリフト領域１２は、エピタキシャル成長技術を利用して、ドレイン領域１１の表面から結晶成長して形成される。
【００１２】
ボディ領域１３は、ドリフト領域１２上に形成されており、炭化珪素基板１０の表層部に配置されており、炭化珪素基板１０の表面に露出する位置に設けられている。ボディ領域１３は、ドリフト領域１２のＪＦＥＴ部１２ａを間に置いて配置されている。ボディ領域１３は、イオン注入技術を利用して、炭化珪素基板１０の表層部にアルミニウムを導入して形成される。ボディ領域１３は、炭化珪素基板１０の表面を被膜するソース電極２４にオーミック接触している。
【００１３】
ソース領域１４は、ボディ領域１３上に形成されており、炭化珪素基板１０の表層部に配置されており、炭化珪素基板１０の表面に露出する位置に設けられている。ソース領域１４は、ボディ領域１３によってドリフト領域１２から隔てられている。ソース領域１４は、イオン注入技術を利用して、炭化珪素基板１０の表層部に窒素又はリンを導入して形成される。ソース領域１４は、炭化珪素基板１０の表面を被膜するソース電極２４にオーミック接触している。
【００１４】
絶縁ゲート３０は、炭化珪素基板１０の表面の一部に設けられており、酸化シリコン（ＳｉＯ2）のゲート絶縁膜３２及びポリシリコンのゲート電極３４を有している。ゲート絶縁膜３２は、炭化珪素基板１０の表面上に設けられており、炭化珪素基板１０の表面に接触している。ゲート電極３４は、ゲート絶縁膜３２の表面上に設けられており、ゲート絶縁膜３２に接触している。ゲート電極３４は、ソース領域１４とドリフト領域１２のＪＦＥＴ部１２ａの間のボディ領域１３にゲート絶縁膜３２を介して対向している。このように、炭化珪素半導体装置１では、ソース領域１４とドリフト領域１２のＪＦＥＴ部１２ａの間のボディ領域１３がチャネルとなる。
【００１５】
炭化珪素半導体装置１は、ゲート電極３４に印加するゲート電圧に基づいてソース領域１４とドリフト領域１２のＪＦＥＴ部１２ａの間のボディ領域１３に反転層を生成し、ドレイン電極２２とソース電極２４の間の導通のオン・オフを制御するように動作することができる。
【００１６】
図２に、炭化珪素基板１０とゲート絶縁膜３２の界面近傍の拡大要部断面図を模式的に示す。図２に示されるように、炭化珪素基板１０とゲート絶縁膜３２の間には遷移領域５０が介在している。遷移領域５０は、炭素（Ｃ）とシリコン（Ｓｉ）と酸素（Ｏ）の組成比が変動している領域であり、炭化珪素基板１０を構成する炭素が拡散するとともにゲート絶縁膜３２を構成する酸素及び製造工程中に混入した酸素が拡散した領域である。
【００１７】
図３に、炭化珪素基板１０とゲート絶縁膜３２の界面近傍の構成元素の組成比を電子エネルギー損失分光法（Electron Energy Loss Spectroscopy: EESL）を用いて分析した結果を示す。ここで、ＳｉＣと示される側が炭化珪素基板１０が存在する側に対応しており、ＳｉＯ2と示される側がゲート絶縁膜３２が存在する側に対応している。
【００１８】
図３に示されるように、炭化珪素基板１０とゲート絶縁膜３２の間には、炭素とシリコンと酸素の組成比が変動する遷移領域５０が存在している。遷移領域５０のうちの炭化珪素基板１０側の境界は、炭素とシリコンの比が１：１となる位置として定義される。遷移領域５０のうちのゲート絶縁膜３２側の境界は、酸素とシリコンの比が２：１となる位置として定義される。
【００１９】
図３に示されるように、炭化珪素基板１０とゲート絶縁膜３２の間には、窒素が分布して存在している。この窒素は、後述する製造方法で説明するように、ゲート絶縁膜３２を成膜した後に実施される窒化処理によって導入されたものである。ここで、窒素の分布範囲は、窒素濃度が原子比として０．０１以上の範囲として定義される。あるいは、正規分布を示す窒素の分布範囲は、３σ区間として定義される。また、窒素のピーク位置は、遷移領域５０の中間地点に一致している。
【００２０】
図３に示されるように、本実施形態の炭化珪素半導体装置１では、遷移領域５０が、窒素の分布範囲内に収まるように存在している。具体的には、遷移領域５０のうちの炭化珪素基板１０側の境界が窒素の分布範囲を超えて炭化珪素基板１０側に位置しておらず、遷移領域５０のうちのゲート絶縁膜３２側の境界が窒素の分布範囲を超えてゲート絶縁膜３２側に位置していない。
【００２１】
図４に、比較例の構成元素の組成比の結果を示す。本実施形態と比較例では、窒素の分布範囲に相違はない。一方、比較例では、遷移領域の幅が広く、窒素の分布範囲を超えて遷移領域が存在している。
【００２２】
図５に、本実施形態と比較例の各々の炭化珪素基板とゲート絶縁膜の界面における表面キャリア密度と実効移動度の関係を示す。実効移動度が大きいほどドレイン電流が大きくなり、オン抵抗が小さくなることが分かっている。図５に示されるように、本実施形態は、比較例に比して実効移動度が顕著に増加している。このことから、本実施形態の炭化珪素半導体装置１は、極めて低いオン抵抗を有することができる。
【００２３】
このような実効移動度の相違は、次のように推察される。比較例では、遷移領域が窒素の分布範囲を超えて存在している。このため、窒素の分布範囲を超えて炭化珪素基板側に酸素が存在し、窒素の分布範囲を超えてゲート絶縁膜側に炭素が存在している。これらの酸素及び炭素が電荷トラップ中心となり、可動キャリア密度が減少して実効移動度が低下していると考えられる。一方、本実施形態では、遷移領域が窒素の分布範囲内に収まって存在している。これにより、電荷トラップ中心が減少し、可動キャリア密度の減少が抑えられ、実効移動度の低下が抑えられていると考えられる。
【００２４】
次に、図６〜１０を参照し、炭化珪素半導体装置１の製造方法を説明する。まず、図７に示すように、炭化珪素基板１０を準備する（図６のステップＳ１）。炭化珪素基板１０は、エピタキシャル成長技術を利用して、ドレイン領域１１の表面からドリフト領域１２を結晶成長することで準備される。次に、イオン注入技術を利用して、炭化珪素基板１０の表層部にボディ領域１３とソース領域１４を形成する（図６のステップＳ２）。
【００２５】
次に、図８に示されるように、炭化珪素基板１０の表面に犠牲酸化膜６０を成膜する（図６のステップＳ３）。犠牲酸化膜６０は、熱酸化技術を利用して、炭化珪素基板１０の表面を酸化することで成膜される。なお、この犠牲酸化膜６０を成膜するときの条件（温度、時間、雰囲気）を調整することで、炭化珪素基板１０の表面に導入される酸化量が調整され、ひいては、遷移領域５０の酸素分布が調整される。
【００２６】
次に、図９に示されるように、エッチング技術を利用して犠牲酸化膜６０を除去（図６のステップＳ４）した後に、堆積技術を利用して炭化珪素基板１０の表面にゲート絶縁膜３２を成膜する（図６のステップＳ５）。次に、一酸化窒素の雰囲気下で窒化処理（図６のステップＳ６）し、炭化珪素基板１０とゲート絶縁膜３２の間に窒素を導入する。
【００２７】
次に、図１０に示されるように、堆積技術を利用して炭化珪素基板１０上に層間絶縁膜を形成する（図６のステップＳ７）。最後に、炭化珪素基板１０の裏面にドレイン電極２２を形成し、層間絶縁膜４０を貫通するソース電極２４を形成（図６のステップＳ８）し、炭化珪素半導体装置１が完成する。
【００２８】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２９】
１：炭化珪素半導体装置、  １０：炭化珪素基板、  １１：ドレイン領域、  １２：ドリフト領域、  １２ａ：ＪＦＥＴ部、  １３：ボディ領域、  １４：ソース領域、  ２２：ドレイン電極、  ２４：ソース電極、  ３０：絶縁ゲート、  ３２：ゲート絶縁膜、  ３４：ゲート電極、  層間絶縁膜：４０、  ５０：遷移領域
【図１】
2020155698.tif 000003
【図２】
2020155698.tif 000004
【図３】
2020155698.tif 000005
【図４】
2020155698.tif 000006
【図５】
2020155698.tif 000007
【図６】
2020155698.tif 000008
【図７】
2020155698.tif 000009
【図８】
2020155698.tif 000010
【図９】
2020155698.tif 000011
【図１０】
2020155698.tif 000012