(57)【要約】【課題】高電圧印加時においてもリーク電流の発生が無く、また、面内において抵抗率特性が均一なＣｄＴｅ系半導体基板を提供する。【解決手段】原子比で表した一般式がＣｄ(1-x)ＺｎxＴｅ（０≦ｘ＜０．２０）の化合物半導体単結晶基板であって、７００Ｖのバイアス印加時の抵抗率が１．０×１０11Ωｃｍ以上であり、基板が円形状であり、円形基板の直径が１００ｍｍ以上であることを特徴とする化合物半導体単結晶基板。【選択図】図４
2020073444.tif 000002
【特許請求の範囲】
【請求項１】
原子比で表した一般式がＣｄ(1-x)ＺｎxＴｅ（０≦ｘ＜０．２０）の化合物半導体単結晶基板であって、７００Ｖのバイアス印加時の抵抗率が１．０×１０11Ωｃｍ以上であり、
前記基板が円形状であり、前記円形基板の直径が１００ｍｍ以上であることを特徴とする化合物半導体単結晶基板。
【請求項２】
前記基板面内における４ｍｍ角の抵抗率相対変動係数が５０％以下であることを特徴とする請求項１に記載の化合物半導体単結晶基板。
【請求項３】
前記円形基板の直径が１２５ｍｍ以上であることを特徴とする請求項１または２に記載の化合物半導体単結晶基板。
【請求項４】
前記化合物半導体単結晶が、ＩｎまたはＣｌを０．３〜０．８ｐｐｍ含むことを特徴とする請求項１〜３のいずれか一項に記載の化合物半導体単結晶基板。
【請求項５】
前記基板が、放射線検出用途に使用されるものであることを特徴とする請求項１〜４のいずれか一項に記載の化合物半導体単結晶基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体であるテルル化カドミウム（ＣｄＴｅ）またはテルル化亜鉛カドミウム（ＣｄＺｎＴｅ）等のＣｄＴｅ系単結晶基板とそれらの製造方法に関し、特に、放射線検出器用基板として好適な、高抵抗率で抵抗率の面内変動が少ない化合物半導体単結晶基板とその製造方法に関するものである。
【背景技術】
【０００２】
ＩＩ族（２Ｂ族）元素であるカドミウム（Ｃｄ）とＶＩ族（６Ｂ族）元素であるテルル（Ｔｅ）とのＩＩ−ＶＩ族化合物であるテルル化カドミウム（ＣｄＴｅ）は、比較的大きなバンドギャップ（〜１．４４ｅＶ）を有する半導体材料であり、太陽電池用材料として多く用いられている他、電気光学変調器や赤外線窓のような光学用途（特許文献１等参照）にも用いられている。また、ＣｄＴｅのＣｄの一部を同族元素である亜鉛（Ｚｎ）で置換することでバンドギャップを大きくしたテルル化亜鉛カドミウム（ＣｄＺｎＴｅ）もＣｄＴｅ同様のＩＩ−ＶＩ族半導体材料であり、その特性を活かして広く用いられている。
【０００３】
ＣｄＴｅまたはＣｄＺｎＴｅの特性を活かした有効な適用用途の一つとして、硬Ｘ線やγ線等の放射線検出器への適用が従来から行われている。ＣｄＴｅやＣｄＺｎＴｅは、半導体材料として代表的なシリコン等と比較して原子番号の比較的大きな元素であり、高い電子移動度（〜１１００ｃｍ2／Ｖ・ｓ）も併せて有することから、移動度寿命積（μτ積）と電荷収集効率が高く、小型で放射線検出効率の高い素子を実現することができる材料である。
【０００４】
放射線検出器にＣｄＴｅやＣｄＺｎＴｅを用いた素子では、ＣｄＴｅ系単結晶基板にオーミック接触する電極を形成してバイアス電圧を印加し、入射放射線を、それによって発生するキャリア電流に変換し、回路に流れる電流を検出するという電気的な方法によって放射線の検出が行われる（特許文献２、特許文献３等参照）。この方法によれば、放射線を直接電流信号に変換するため、放射線入射によって蛍光（ルミネッセンス）を発する物質（シンチレータ）を介して放射線の検出を行う間接的な方法と比較して、検出効率、エネルギー分解能、応答速度に優れた検出が可能となり、素子自体をコンパクトに設計できるという利点もある。
【０００５】
また、ＣｄＴｅやＣｄＺｎＴｅを用いた放射線検出器は、上述したように半導体材料自体のバンドギャップが大きくリーク電流が少ないため、室温での動作が可能である。そのため、ＳｉＧｅ等の材料を用いた検出器と比較して、動作時のリーク電流による熱雑音等の影響を抑えるための冷却装置が不要であり、装置を小型化できる利点も有する。Ｚｎ添加によりＣｄＴｅよりもさらにバンドギャップを大きくしたＣｄＺｎＴｅでは、ＣｄＴｅを用いたものよりも高バイアス動作が可能であり、それにより放射線の検出エネルギー分解能をより高めることも可能となる。
【０００６】
このように、ＣｄＴｅ基板やＣｄＺｎＴｅ基板を用いた放射線検出器の放射線検出感度と検出エネルギー分解能を高めるためには高バイアス動作が必要となるが、キャリアの輸送特性を考慮の上で良好な放射線信号を電気的に取り出すためには、７００Ｖ以上の高バイアス電圧を基板へ印加する必要がある。したがって、リーク電流による熱雑音等による放射線検出感度の低下を抑制するためには、７００Ｖ程度の高バイアス電圧印加時においても十分に高い抵抗率を有するように、ＣｄＴｅまたはＣｄＺｎＴｅ材料を高抵抗率化する必要がある。
【０００７】
一般的に、高線量環境下において使用されるＣｄＴｅやＣｄＺｎＴｅを高抵抗率化した場合、使用開始から時間の経過とともに素子の放射線検出感度が低下して信号強度が低下し、さらに検出信号波形が崩れてエネルギー分解能も劣化してゆくポラリゼーションと呼ばれる現象が顕著になる傾向がある。しかし、微弱な放射線量の環境下で発生している放射線を感度良く検出する場合には、高線量環境下のようなポラリゼーション発生をそれほど考慮する必要がなく、このような環境下で使用される素子には、ＣｄＴｅ材料やＣｄＺｎＴｅ材料の高抵抗率化への要請は強い。また、上述した放射線検出器用途に限らず、電気光学素子等の用途においても、１０8〜１０9Ωｃｍを超える高抵抗率のＣｄＴｅ材料やＣｄＺｎＴｅ材料の需要は高い。
【０００８】
ＣｄＴｅやＣｄＺｎＴｅを用いた半導体素子は、円板ウエハ状のＣｄＴｅ系単結晶基板から、必要に応じて、数十ｍｍ2角程度の矩形の単結晶基板に切り出し、ここからさらに数ｍｍ2〜数十ｍｍ2角サイズの基板に分割して切り出して、素子が作製される。この際、素子サイズに切り出される基となるウエハ状の単結晶基板中に、局所的に抵抗率の偏りが存在すると、切り出されて作製された素子毎に抵抗率の値が大きく異なることになり、作製される素子間での性能を一定に保つことが不可能となって製造歩留りも低下する。したがって、高抵抗率化とともに、ＣｄＴｅ系単結晶基板の抵抗率を基板全体にわたって均一なものにすることが必要となるが、高抵抗率化を行うと、それに伴って基板面内の抵抗率が大きくばらつく傾向があり、問題となる。
【０００９】
ＣｄＴｅ系単結晶の高抵抗率化に関しては、特許文献１〜６のような先行技術が存在する。特許文献１は、塩素（Ｃｌ）ドープまたはインジウム（Ｉｎ）ドープにより、ＣｄＴｅ単結晶を１０8〜１０9Ωｃｍとする技術を開示している。特許文献２は、１００Ｖのバイアス電圧印加時におけるＩｎドープＣｄＺｎＴｅ単結晶について、単結晶成長後のインゴットアニールを行うことで、抵抗率として１０11Ωｃｍ台の値が達成できる技術を開示している。しかし、これらには、低線量環境下において放射線検出器として使用する際等のように、高バイアス電圧印加時の抵抗率という観点での課題の認識は無く、そのような状況においても十分な抵抗率値が達成されるか否かについての言及はない。さらに、インゴットから切り出した基板面内の抵抗率の均一性に関しても何ら言及していない。特許文献３は、特許文献２同様のインゴットアニールを行うことで、インゴットから切り出したＣｄＴｅまたはＣｄＺｎＴｅ基板に７００Ｖのバイアス電圧を印加した時の抵抗率として１０7Ωｃｍ台、基板面内の抵抗率の相対標準偏差が２０％以下であるものを開示しているが、７００Ｖ印加時の抵抗率が１０8Ωｃｍ以上の高抵抗率である基板の開示はない。
【００１０】
特許文献４〜６は、特許文献２や特許文献３とは異なり、ＣｄＴｅ単結晶インゴットから基板を切り出し、該基板に対してアニール（ウエハアニール）を行う技術を開示している。このうち、特許文献４はＡｒ雰囲気中でＣｄＴｅの融点に近い高温でアニールを行うもので、それによって沈殿物の除去を行うというものである。特許文献５は、ＣｄＴｅ基板に対して７００℃程度の高温アニールを真空中で行うものである。特許文献６は、ＣｄＴｅ基板に対して４００℃程度の低温アニールを真空中で行うものである。しかし、これらのいずれにも１０11Ωｃｍ台を超えるような高抵抗率の基板の開示はなく、基板面内の抵抗率の均一性に関する課題の認識もない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−２３８２６８号公報
【特許文献２】特開２０１３−２４１２８９号公報
【特許文献３】特開２０１４−１９６２１３号公報
【特許文献４】特開２００８−１００９００号公報
【特許文献５】特開平０５−１５５６９９号公報
【特許文献６】特開平０９−１２４３１０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述したように、ＣｄＴｅまたはＣｄＺｎＴｅ等のＣｄＴｅ系単結晶基板においては、高バイアス電圧印加時においてもリーク電流を抑制する等の目的で、高バイアス電圧印加時の抵抗率を十分に高くすることが望まれている。また、このような基板は、円板状の母板となる単結晶基板から複数枚の矩形基板が切り出されたものとし、該矩形基板上に作製される複数の素子の間での性能を均一なものとするために、基板面内での抵抗率のばらつきをなくし、面内で均一な抵抗率とする必要がある。そこで、本発明は、高電圧印加時においてもリーク電流が少ない高抵抗率のＣｄＴｅ系単結晶基板を提供することを目的とする。また、本発明は、上述したＣｄＴｅ系単結晶基板を効果的に製造することができる方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の技術課題を解決するために、本発明者らが鋭意研究を行ったところ、ＣｄＴｅをベースとする化合物単結晶において、化合物組成と、結晶内のキャリア活性化に関与するアニールの方法と条件について検討し、適切な制御を行うことにより、高バイアス電圧印加時にも十分に高い抵抗率を有し、かつ面内で抵抗率が均一な基板を得ることができるとの見識に至り、さらには、高バイアス電圧印加時にも十分に高い抵抗率を有し、かつ面内で抵抗率が均一な基板を、同一の母板円形基板から複数枚を得ることができるので、素子化した場合に複数の素子の間での性能を均一なものを得ることができるとの見識に至り、本発明を完成させた。
【００１４】
上述した知見と結果に基づき、本発明は以下の発明を提供するものである。
１）原子比で表した一般式がＣｄ(1-x)ＺｎxＴｅ（０≦ｘ＜０．２０）の化合物半導体単結晶基板であって、７００Ｖのバイアス印加時の抵抗率が１．０×１０11Ωｃｍ以上であることを特徴とする化合物半導体単結晶基板、
２）前記基板が、円形状であり、該基板面内における４ｍｍ角の抵抗率相対変動係数が５０％以下であることを特徴とする前記１）に記載の化合物半導体単結晶基板、
３）前記円形基板の直径が１００ｍｍ以上であることを特徴とする前記２）に記載の化合物半導体単結晶基板、
４）前記円形基板の直径が１２５ｍｍ以上であることを特徴とする前記２）に記載の化合物半導体単結晶基板、
５）前記基板が、矩形状であり、該基板面内における４ｍｍ角の抵抗率相対変動係数が５０％以下であることを特徴とする前記１）に記載の化合物半導体単結晶基板、
６）前記化合物半導体単結晶が、ＩｎまたはＣｌを０．３〜０．８ｐｐｍ含むことを特徴とする前記１）〜５）のいずれか一に記載の化合物半導体単結晶基板、
７）前記基板が、放射線検出用途に使用されるものであることを特徴とする前記１）〜６）のいずれか一に記載の化合物半導体単結晶基板。
８）７００Ｖのバイアス印加時の抵抗率が１．０×１０11Ωｃｍ以上であり、原子比で表した一般式がＣｄ(1-x)ＺｎxＴｅ（０≦ｘ＜０．２０）の化合物半導体単結晶基板の製造方法であって、Ｃｄ蒸気圧下での垂直式温度傾斜凝固法によって前記化合物半導体単結晶の円柱インゴットを成長する工程、前記インゴットを円板ウエハ状にスライスして基板とする工程、前記スライスしたウエハ状の基板を２７５〜３２５℃、１０〜２５時間、不活性雰囲気下にて熱処理を行う工程を含むことを特徴とする化合物半導体単結晶基板の製造方法。
【発明の効果】
【００１５】
本発明によれば、ＣｄＴｅ系単結晶基板として、７００Ｖの電圧印加時における抵抗率が１×１０11Ωｃｍ以上という高い値を実現できるため、放射線検出素子に用いた場合に、微量の放射線を検出するための高バイアス動作時においてもリーク電流によるノイズの発生を抑制することができる点で極めて有用である。また、本発明によれば、上記のような高抵抗率を有しつつも基板面内において抵抗率は均一であるため、単一の基板から性能のばらつきのない素子を効率的に作製することができ、素子の製造歩留りの向上とそれに伴うコスト低減にも大きく寄与するものとなる。この点は、高抵抗率ＣｄＴｅ系単結晶基板を用いるすべての技術に関していえるものである。
【図面の簡単な説明】
【００１６】
【図１】円板状基板における４ｍｍ角の抵抗率変動係数算出に用いる抵抗率測定部位を示す図
【図２】矩形基板における４ｍｍ角の抵抗率変動係数算出に用いる抵抗率測定部位を示す図（（ａ）２０ｍｍ×２０ｍｍ、（ｂ）１２ｍｍ×１２ｍｍ、（ｃ）２０ｍｍ×１２ｍｍ）
【図３】本発明のＣｄＴｅ系単結晶の製造に適した装置の概略図
【図４】ウエハアニール時のＣｄＴｅ系単結晶基板をウエハホルダにセットした様子を示す概略図
【図５】ウエハアニール炉の概略図
【発明を実施するための形態】
【００１７】
低線量環境下における高感度放射線検出器をＣｄＴｅ系単結晶基板から実現する場合、検出感度を高くするためには７００Ｖ以上の高バイアス電圧を基板へ印加する必要があるが、そのような高電圧印加時に基板の抵抗率が十分でないとリーク電流が流れて熱雑音が生じることになる。熱雑音が多い状態では、放射線入射によって生じるキャリア電流、つまり放射線検出信号と雑音との区別がつきにくい、信号／雑音比（Ｓ／Ｎ比）の悪い素子となってしまうため、これを防ぐためには、実際に素子を動作させるレベルの高電圧を印加した場合における基板の抵抗率を十分に高くして、リーク電流を十分に低減できるようにすることが重要となる。
【００１８】
このように、ＣｄＴｅ系単結晶基板においては、高バイアス電圧を印加して使用するような用途を想定した場合、抵抗率を十分に高くすることが必要とされる。そこで、本発明では、ＣｄＴｅ系単結晶基板として、７００Ｖという高電圧を印加した場合における抵抗率値が１×１０11Ωｃｍ以上であることを特定している。
【００１９】
本発明のＣｄＴｅ系基板は単結晶材料からなり、原子比で表した一般式がＣｄ(1-x)ＺｎxＴｅ（０≦ｘ＜０．２０）となるものである。つまり、ＣｄＴｅ中のＣｄが最大２０％（２０％は含まず）までＺｎで置換されたものである。ＺｎはＣｄＴｅのＣｄサイトを置換する同族元素であり、この置換割合によって結晶のバンドギャップが調整されることになる。ＣｄをＺｎで置換する割合ｘは所望の基板特性に応じて設定できるが、１．０以上であることが好ましく、より好ましくは３．５以上である。また、結晶構造、バンド構造を保持する上で、上限は２０程度であるが、好ましくは８．０以下、より好ましくは６．５以下である。
【００２０】
本発明では、ＣｄＴｅまたはＣｄＺｎＴｅ単結晶基板の７００Ｖ印加時の抵抗率が１．０×１０11Ωｃｍ以上のものであるが、１．５×１０11Ωｃｍ以上であることが好ましく、２．０×１０11Ωｃｍ以上であることがより好ましい。この抵抗率が実現できれば、高バイアス電圧印加時においてもリーク電流の少ない素子を基板から作製することが可能となる。ＣｄＴｅやＣｄＺｎＴｅは半導体であるため、抵抗率の値は印加電圧に依存して変化する。そのため、本発明では、所定断面積の基板にオーミック接触する電極を形成し、この電極へ印加する電圧と電流の関係（Ｉ−Ｖ特性）を室温にて測定し、そこから求めた微分抵抗によって７００Ｖでの抵抗率を評価している。
【００２１】
本発明のＣｄＴｅ系単結晶基板は、最初に円柱状単結晶インゴットから切り出された円形（円板）状ウエハの形態をとり、基板の面内における４ｍｍ角の抵抗率相対変動係数が５０％以下であることが好ましい。この円形ウエハ状基板の面内における４ｍｍ角の抵抗率相対変動係数とは、図１に示すように、円形基板１００の中心部１０１、外周から２０ｍｍの位置において周方向に均等に９０°間隔で４分割した１２１〜１２４の４点、さらに中心と外周との中間（ウエハ半径をｒとして、ｒ／２）の位置において周方向に均等に９０°間隔で４分割した１１１〜１１４の４点の、計９点の各点を含むように４ｍｍ×４ｍｍの正方形状基板を９枚切り出し、切り出した各々９枚の基板について抵抗率の評価を行った上で、それら９点の平均値と標準偏差を算出し、さらに標準偏差を平均値で除した値として定義されるものである。４ｍｍ角の抵抗率相対変動係数は、基板面内における抵抗率のばらつきの指標となる数値であり、５０％以下であることがより好ましく、４５％以下であることがさらに好ましい。
【００２２】
本発明のＣｄＴｅ系単結晶基板は、直径が１００ｍｍ以上の円形状であることが好ましく、１２５ｍｍ以上の円形状であることがより好ましい。基板の大口径化に伴って、単一の基板から作製できる素子数も増えるため、素子製造に必要なコストを削減することができる。
【００２３】
ＣｄＴｅ系単結晶基板は、前述した円形ウエハ状基板から所定のサイズの矩形基板に切り出した上で供給やプロセス加工が行われることが多い。そのような矩形基板内における４ｍｍ角の抵抗率相対変動係数は、基となる円形基板の面内における４ｍｍ角の抵抗率相対変動係数の範囲内に収まるものとなっていることは明らかである。ここで、矩形基板の場合の４ｍｍ角の抵抗率相対変動係数は、図２に例示するように、矩形基板２００の対角線の交点２０１と、４つの頂点を含むように設定される４つの点２０２〜２０５の、計５点の各点において４ｍｍ×４ｍｍの正方形状基板を切り出し、切り出した各々の基板について抵抗率の評価を行った上で、それら５点の平均値と標準偏差を算出し、さらに標準偏差を平均値で除した値として定義されるものである。図２の（ａ）、（ｂ）、（ｃ）は、それぞれ、２０ｍｍ×２０ｍｍ、１２ｍｍ×１２ｍｍ、２０ｍｍ×１２ｍｍの矩形基板の例である。この矩形基板における４ｍｍ角の抵抗率相対変動係数も、５０％以下であることがより好ましく、４５％以下であることがさらに好ましい。
【００２４】
本発明のＣｄＴｅ系単結晶基板は、基板の特性を調整するために、種々のドーパント元素を含むことができる。特に、単結晶の電気的特性に寄与するドーパント元素を所定量ドープすることで、基板の抵抗率を調整することができる。中でも、本発明で課題としている基板の高抵抗率化に対しては、Ａｌ、Ｇａ、Ｉｎ、等の３Ｂ族元素、Ｆ、Ｃｌ、Ｂｒ、Ｉ等の７Ｂ族元素、Ｇｅ、Ｓｎ等の４Ｂ族元素、Ｖ等の遷移金属元素をドープすることが有効である。
【００２５】
これらの中でも、ＩｎまたはＣｌがドーパント元素として好ましい。ＩｎまたはＣｌをドーパント元素としてＣｄＴｅ系単結晶中へドープする場合、ドープ量は０．３ｗｔｐｐｍ以上であることが好ましく、これより低いとアニールを行っても十分な高抵抗率化が達成できない場合がある。高抵抗率化の観点から、ドーパント元素のドープ量は０．４ｗｔｐｐｍ以上であることがより好ましい。また、ドーパント元素のドープ量上限は所望の特性に応じて設定すればよいが、単結晶中への析出等を防止するためには１ｗｔｐｐｍ以下とすることが好ましく、０．８ｗｔｐｐｍ以下とすることがより好ましい。
【００２６】
次に、本発明のＣｄＴｅ系単結晶基板の製造方法に関して説明する。なお、以下に示す方法は、本発明のＣｄＴｅ系単結晶基板を得るために用いることができる好適な製造方法の一例であり、本発明のＣｄＴｅ系単結晶基板自体は、必ずしもこの例で製造されるものでなくてもよい。
【００２７】
本発明のＣｄＴｅ系単結晶基板を得るためには、まず、ＣｄＴｅまたはＣｄＺｎＴｅからなる単結晶インゴットを製造する必要がある。ＣｄＴｅ系単結晶インゴットを製造する方法としては、従来から知られている垂直式温度傾斜凝固法（ＶＧＦ）法、水平式温度傾斜勾配法（ＨＧＦ）法、垂直式ブリッジマン（ＶＢ）法、水平式ブリッジマン（ＨＢ）法等の融液凝固法を用いることが大型の単結晶インゴットを製造する観点から好ましい。これらの中でも、ＶＧＦ法は、結晶成長部の温度勾配等の製造パラメータを広範囲に精度良く、また再現性良く制御できるため、本発明のＣｄＴｅ系単結晶インゴットの製造に特に好適に用いることができる。
【００２８】
図３はＶＧＦ法によってＣｄＴｅ系単結晶インゴットを製造するために用いることができる結晶成長装置（炉）３００の一例である。熱分解窒化ホウ素（ｐＢＮ）製のルツボ３０１が密封された石英製のアンプル３１０の結晶成長部の内部に配置され、このアンプルのルツボ下方には、前記結晶成長部３１１の中心軸から延長してリザーバ部３１２が設けられている。アンプルの結晶成長部の周囲には、独立して制御可能な複数のヒータからなる多段式加熱装置３３０がアンプルを包囲するように設けられ、これによって結晶成長部において軸方向の温度勾配の設定と制御が可能となっている。また、リザーバ部も、結晶成長部とは独立して温度制御が可能なように、リザーバ部用の加熱装置３３１が設けられている。
【００２９】
上述した装置を用い、ＶＧＦ法によりＣｄＴｅ系単結晶インゴットを製造する場合、まず所望の組成となるように秤量した原料をルツボ内へ投入する。原料としては、単体のＣｄ、Ｔｅ、Ｚｎ、各種ドーパント元素を使用することができる他、ＣｄＴｅ多結晶等を用いても良い。また、ルツボ内へ投入する原料とは別に、リザーバ部に独立してＣｄを配置する。Ｃｄは蒸気圧が高く、ルツボ内でＣｄＴｅ系単結晶が成長しても、単結晶から雰囲気中へＣｄ成分が離脱しやすく局所的にＴｅリッチな組成の結晶となりやすい。局所的に組成が偏った結晶は、組成の分布に応じて電気的な特性も局所的に異なったものとなるため好ましくない。そこで、リザーバ部に配置したＣｄを独立して加熱することでアンプル内をＣｄ蒸気圧が高い状態とし、これによって成長したＣｄＴｅ系結晶からのＣｄ離脱（抜け）を防止するようにする。
【００３０】
このように密封されたアンプル内をＣｄ蒸気圧が高い状態として、多段式加熱装置によって、結晶成長部に温度勾配を形成した状態で加熱する。ルツボ内の原料がすべて融解する温度まで加熱した後、融液状態で所定時間保持し、その後に温度勾配を維持したまま、結晶成長部全体を徐々に降温する。これにより、最初に凝固点に達する箇所から固化が開始し、そこを起点として徐々に結晶が成長する。
【００３１】
ルツボ内にＣｄＴｅ系単結晶インゴットが成長した後、結晶成長部の加熱を停止する。本発明では、ルツボ内の全域が凝固点以下の温度に達するまで降温した後、直ちに結晶成長部の加熱を停止して室温まで結晶を降温する。この際、結晶からＣｄ離脱が生じない程度の温度になるまでは、リザーバ部を加熱しておくことが好ましい。そして、アンプルからルツボを取り出し、ルツボ内から得られた結晶インゴットを取り出す。この結晶インゴットの状態では、さらに過度の熱負荷がインゴットに加わる操作や処理を行わないことが好ましい。
【００３２】
次に、円柱状のインゴットからウエハ状の基板を得るため、インゴット外周の円筒研削を行い、ワイヤソー等を用いてスライシングを行う。さらに、スライシングによって得られたウエハ状基板表面の研削、鏡面研磨、脱脂、洗浄、乾燥等を必要に応じて行う。これらは通常のウエハ状基板を得るために行う公知の手段と同様の手段、工程にて行うことができる。
【００３３】
そして、本発明のＣｄＴｅ系単結晶基板を得るために重要な工程として、ウエハアニール工程を実施する。図４はウエハアニールを行う場合のＣｄＴｅ系単結晶基板をウエハホルダ４０１にセットした様子を示す概略図であり、図５はアニール炉の概略を示す図である。ウエハアニール工程は、雰囲気制御が可能な開管式の加熱炉内において、ＣｄＴｅ系の円板状の単結晶ウエハを載置するための石英製のウエハホルダ４０１を用意し、そのホルダ上に前記ＣｄＴｅ系単結晶ウエハより若干直径が大きなＣｄＴｅ系ダミーウエハ４０２を設置し、さらにその上に、電気特性を改変させて本発明のウエハとする、前記ＣｄＴｅ単結晶インゴットから切り出されたＣｄＴｅ系単結晶ウエハ４０３を載置し、さらに、その上にＣｄＴｅ系ダミーウエハ４０２を載置する。さらにこの上に、ＣｄＴｅ系単結晶ウエハとＣｄＴｅ系ダミーウエハの組合せを繰り返し積載することも可能である。
【００３４】
ここで、ＣｄＴｅ製ダミーウエハとは、ＣｄＴｅ単結晶ウエハや多結晶ウエハを用いることができ、ＣｄＺｎＴｅ単結晶ウエハや多結晶ウエハであってもよい。さらに、上記のダミーウエハはドーパントとしてＩｎやＣｌを含有したものであっても、アニール後に、不純物の汚染や、電気特性上の抵抗率の変動や面内バラツキに問題となることなく、使用できることを確認している。このウエハアニール工程により、ＣｄＴｅ系ウエハ結晶内の不純物キャリアが電気的に活性化されて抵抗率を十分に上昇させることができるとともに、熱拡散によってウエハ内の元素組成分布が均一化されて、抵抗率がウエハ内で均一なものとすることができる。
【００３５】
ウエハアニール工程を実施するにあたり、その効果を十分に奏するためには、ＣｄＴｅ系単結晶ウエハとして、厚さ１．０ｍｍ以上３．０ｍｍ以内のウエハを使用することが望ましい。ウエハ厚さがこれよりも薄くなると、アニール後の研磨、分割工程において十分な機械的強度が保てなくなる恐れがあり、好ましくない。また、ウエハ厚さがこれを超えて厚くなると、アニール時にウエハ状の基板内に均一に熱が拡散しなくなり、基板面内にわたって均一な特性が得られなくなる恐れがある。ＣｄＴｅ系単結晶ウエハの厚さは、１．５ｍｍ以上、２．５ｍｍ以下であることがより好ましい。
【００３６】
ウエハアニール工程における雰囲気は窒素、希ガス等の不活性雰囲気とすることが好ましい。ウエハアニールによるキャリアの活性化の程度や組成の均一化の程度は、アニール時の設定温度と時間に大きく影響を受ける。アニール温度は２５０℃以上である必要があり、２７５℃以上であることがより好ましい。２５０℃未満の温度では、結晶内キャリアが十分に活性化できず、７００Ｖの電圧印加時に１０11Ωｃｍ以上の抵抗率を有する基板を得ることが非常に困難となる。また、アニール温度が高すぎても抵抗率はむしろ低下する傾向を示し、抵抗率の面内均一性も大きく悪化する。好ましいアニール温度の上限は３５０℃であり、３２５℃以下であることがより好ましい。
【００３７】
アニール時間は１０時間以上２５時間以下の範囲で、アニール温度も考慮の上で設定することができる。アニール時間が１０時間未満では結晶内のキャリアが十分に活性化できずにアニール工程が終了してしまう恐れがあり好ましくない。また、アニール時間が２５時間を超えると、活性化されるキャリア数が飽和する傾向を示すため、抵抗率の制御という点ではこれ以上の時間アニールを行うことに意味は無く、基板の製造効率やエネルギーコストという観点から過度の時間のアニールは好ましくないため、２５時間以内とすることが好ましい。
【００３８】
上述した工程によって得られた基板は、高電圧印加時においても十分な抵抗率を有するものであるため、その特性を利用した各種用途に用いることができる。後述する実施例のように、両面に電極を形成後分割することにより放射線検出器を作製できる他、各種機能層の形成や加工を行うことにより、所望のデバイスに適用することができる。
【実施例】
【００３９】
以下、本発明を実施例、比較例に基づいて具体的に説明する。以下の実施例、比較例の記載は、あくまで本発明の技術的内容の理解を容易とするための具体例であり、本発明の技術的範囲はこれらの具体例によって制限されるものでない。
【００４０】
（実施例１）
本発明では、まずＶＧＦ法によりＣｄＺｎＴｅ単結晶インゴットの成長を行った。図３に本発明で用いた結晶成長炉の概略を示す。原料融液を保持し、それが固化することによって内部で結晶が成長するｐＢＮ製のルツボは、密封された石英製のアンプルの結晶成長部の内部に配置されている。このアンプルのルツボ下方には、前記結晶成長部の中心軸から延長して、蒸気圧制御用のＣｄを独立して保持するためのリザーバ部が設けられている。アンプルの結晶成長部の周囲には、独立して制御可能な複数のヒータからなる多段式加熱装置がアンプルを包囲するように設けられ、これによって結晶成長部において軸方向の温度勾配の設定と制御が可能となっている。また、リザーバ部も、結晶成長部とは独立して温度制御が可能なように、リザーバ部用の加熱装置が設けられている。リザーバ部用の加熱装置の設定と制御により、結晶成長時の雰囲気Ｃｄ蒸気圧の制御を行うことが可能である。
【００４１】
この実施例では、得られる結晶の原子組成が、一般式Ｃｄ(1-x)ＺｎxＴｅにおいてｘが０．０６２〜０．０３６（偏析効果により、軸方向に若干組成が変化する）となるように、また、ドーパントであるＩｎの濃度が０．３〜１．４ｗｔｐｐｍとなるように、原料として単体のＣｄ、Ｚｎ、Ｔｅ、およびＩｎを秤量してルツボ内へ投入した。アンプルのリザーバ部に蒸気圧制御用の単体Ｃｄを配置し、結晶成長部に上述したルツボを配置した上で、内部を真空排気してアンプルを酸水素バーナーによって真空封止した。このアンプルを炉内へ配置し、結晶成長部の加熱装置の設定を調整することでルツボ内で原料を合成し、さらに昇温して合成されたＣｄＺｎＴｅ原料を融解した。その後、軸方向の温度勾配を設定して融液の状態で所定時間保持した。これと同時に、アンプル内へＣｄを蒸散させて適切なＣｄ蒸気圧を印加するために、リザーバ部の加熱温度を７８０℃とし、アンプル内を約０．１３ＭＰａ程度のＣｄ蒸気圧で維持されるようにした。
【００４２】
上述した結晶成長部におけるルツボ内融液の温度勾配を維持しつつ、ルツボ全体の温度を徐々に降下させてゆくことで、最初に凝固点に達する融液表面から固化を開始させ、そこからルツボ下方へ向かって徐々に結晶を成長させた。ルツボ底部まで結晶が成長した時点で結晶成長部の加熱を停止し、得られたＣｄＺｎＴｅ単結晶インゴットを室温まで降温した。ルツボから成長した単結晶インゴットを取り出し、インゴット外周の円筒研削とスライシングを行い、直径１２５ｍｍ、厚さ２ｍｍの円形ウエハ状ＣｄＺｎＴｅ単結晶基板とした。
【００４３】
上記の工程によって製造されたＣｄＺｎＴｅ単結晶より切り出された円形ウエハ状基板と、上記ＣｄＴｅ製ダミーウエハを用意して、アニールの前処理として、水洗、脱脂、臭素（１ｖｏｌ％）−メタノール溶液で表面をエッチングし、さらに、水洗することで、基板に付着した不純物を除去した。次に、石英製のウエハホルダの上に、前処理後のＣｄＴｅ製ダミーウエハ、さらにその上に前処理後の円形ウエハ状ＣｄＺｎＴｅ単結晶基板、ＣｄＴｅ製ダミーウエハを繰り返し載置して、これらを開管式の加熱炉内に配置した。加熱炉内を窒素雰囲気とし、３００℃の温度で１８時間のウエハアニール処理を行い、室温まで基板を冷却した。
【００４４】
ウエハアニール処理を行った後、ラッピング、研磨、必要応じて洗浄等の工程を経て、表面が鏡面処理され、その上に各種素子の構成を形成可能な状態の基板とした。次に、この状態のウエハ状ＣｄＺｎＴｅ単結晶基板に水洗、脱脂、臭素（１ｖｏｌ％）−メタノール溶液による表面エッチング、水洗による前処理を行い、その後、塩化白金酸（ＩＶ）六水和物（Ｈ2Ｃｌ6Ｐｔ・６Ｈ2Ｏ）水溶液と塩酸（ＨＣｌ）との混合溶液に浸漬し、基板の表裏両主表面にＰｔ層を５０ｎｍ析出させることで、厚さ方向の表裏両面で基板を挟むＰｔ電極層を形成した。
【００４５】
そして、本実施例では、図１に示すように、１２５ｍｍ径の円形基板に対して、その中心点を通り、直行するｘ軸、ｙ軸に対して、それぞれｘ軸に平行か、又はｙ軸に平行であり、且つ、中心位置からｘ軸方向又はｙ軸方向に、それぞれ＋２ｍｍか、又は、−２ｍｍの位置にダイシングの刃を入れて、幅４ｍｍからなる短冊形状の基板を切り出す。そして、切り出された短冊状基板より、図１の中心部１０１、外周部から２０ｍｍ内側部分に相当する部位１２１〜１２４、中心と外周との中間（ｒ／２）に相当する部位１１１〜１１４から、４ｍｍ×４ｍｍのＰｔ電極付矩形基板を計９枚切り出した。さらに、扇形状の４枚の残余基板から、矩形基板の２０ｍｍ×２０ｍｍの正方形状のＰｔ電極付基板を計４枚取得した。この４枚の２０ｍｍ×２０ｍｍの正方形状のＰｔ電極付基板のそれぞれについて、図２（ａ）に示すように、４ｍｍ×４ｍｍの正方形状のＰｔ電極付矩形基板に分割した。
【００４６】
まず、上述した、円形基板から取得した、図１に示す計９枚の４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板を抽出した。そして、抽出したＰｔ電極付基板それぞれに対して電圧を印加し、電流電圧特性（Ｉ−Ｖ特性）を測定した。本発明においては高電圧印加時における抵抗率特性の目安として、７００Ｖの電圧印加時の微分抵抗から求めた抵抗率を評価に用いた。Ｐｔ電極付基板の７００Ｖ印加時の抵抗率から平均値と標準偏差を求め、これらから１２５ｍｍ円形ウエハ基板全体の抵抗率の４ｍｍ角の相対変動係数を求めた。
【００４７】
次に、４枚の扇型形状からなる残余基板から切り出された４枚の２０ｍｍ×２０ｍｍサイズの正方形状のＰｔ電極付基板のそれぞれについて、図２（ａ）に示すように、さらに分割された４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板から測定部位にあるものを抽出し（２０１〜２０５）、前記同様のＩ−Ｖ特性の測定と７００Ｖ印加時の抵抗率の評価を行い、２０ｍｍ×２０ｍｍの正方形状基板における抵抗率の４ｍｍ角の相対変動係数を求めた。
【００４８】
この実施例の基板における７００Ｖ印加時の抵抗率の平均値は、測定した全ての４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板のうち最も低いものでも１．８×１０11Ωｃｍであった。この測定に際し、すべての４ｍｍ×４ｍｍの正方形状基板について７００Ｖの電圧を印加してもリーク電流の発生は認められなかった。なお、本発明では、リーク電流値の測定は、暗箱内で４×４ｍｍ角の矩形基板に７００Ｖの電圧を印加し、その時に流れる暗電流値を読み取ることで評価し、電流値が１０ｎＡ以下の場合には放射線スペクトルの測定時のノイズとして問題にならないという経験則により、リーク電流の発生なしと判断した。また、この実施例から評価した円形ウエハ状基板全体の４ｍｍ角の抵抗率の相対変動係数は３８％であった（１０１、１１１〜１１４、１２１〜１２４）。さらに、２０ｍｍ×２０ｍｍの正方形状基板の４ｍｍ角の抵抗率の相対変動係数は（２０１〜２０５）、４枚の２０ｍｍ×２０ｍｍの正方形状基板のうちで最も大きいもので４１％であった。
【００４９】
（実施例２）
実施例１と同様にＣｄＺｎＴｅ単結晶インゴットの作製を行い、実施例１と同じ部位から直径１２５ｍｍの円形ウエハ状ＣｄＺｎＴｅ単結晶基板の形成を行って、これに対して２７５℃の温度で２５時間、ウエハアニール処理を行い、室温まで基板を冷却した。ウエハの載置条件と雰囲気は実施例１と同じである。さらに、アニール処理後の円形ウエハ状ＣｄＺｎＴｅ単結晶基板について、実施例１と同様にＰｔ電極の形成と基板分割、抽出を行い、抵抗率特性の評価を行った。この実施例における７００Ｖ印加時の抵抗率は、測定した全ての４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板のうち最も低いものでも１．３×１０11Ωｃｍであり、全ての４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板でリーク電流の発生は認められなかった。また、この実施例から評価した円形ウエハ状基板全体の４ｍｍ角の抵抗率の相対変動係数は４１％であった。さらに、２０ｍｍ×２０ｍｍの正方形状基板の４ｍｍ角の抵抗率の相対変動係数は、４枚の２０ｍｍ×２０ｍｍの正方形状基板のうちで最も大きいものでも４７％であった。
【００５０】
（実施例３）
実施例１と同様にＣｄＺｎＴｅ単結晶インゴットの作製を行い、実施例１と同じ部位から直径１２５ｍｍの円形ウエハ状ＣｄＺｎＴｅ単結晶基板の形成を行って、これに対して３２５℃の温度で１０時間のウエハアニール処理を行い、室温まで基板を冷却した。ウエハの載置条件と雰囲気は実施例１と同じである。さらに、アニール処理後の円形ウエハ状ＣｄＺｎＴｅ単結晶基板について、実施例１と同様にＰｔ電極の形成と基板分割、抽出を行い、抵抗率特性の評価を行った。この実施例における７００Ｖ印加時の抵抗率は、測定した全ての４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板のうち最も低いものでも１．９×１０11Ωｃｍであり、全ての４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板でリーク電流の発生は認められなかった。また、この実施例から評価した円形ウエハ状基板全体の４ｍｍ角の抵抗率の相対変動係数は３９％であった。さらに、２０ｍｍ×２０ｍｍの正方形状基板の４ｍｍ角の抵抗率の相対変動係数は、４枚の２０ｍｍ×２０ｍｍの正方形状基板のうち最も大きいもので４５％であった。
【００５１】
（比較例１）
実施例１と同様にＣｄＺｎＴｅ単結晶インゴットの作製を行い、実施例１と同じ部位から直径１２５ｍｍの円形ウエハ状ＣｄＺｎＴｅ単結晶基板の形成を行って、これに対してウエハアニールを行うことなく、Ｐｔ電極を形成し、実施例１と同様に基板分割、抽出を行い、抵抗率特性の評価を行った。この実施例における７００Ｖ印加時の抵抗率は、測定した全ての４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板のうち最も高いものでも５．９×１０10Ωｃｍであり、全ての４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板でリーク電流の発生が認められた。また、この実施例から評価した円形ウエハ状基板全体の４ｍｍ角の抵抗率の相対変動係数は１０６％であった。さらに、２０ｍｍ×２０ｍｍの正方形状基板の４ｍｍ角の抵抗率の相対変動係数は、４枚の２０ｍｍ×２０ｍｍの正方形状基板のうち最も小さいもので９５％であった。
【００５２】
（比較例２）
実施例１と同様にしてＣｄＺｎＴｅ単結晶インゴットの作製を行い実施例１と同じ部位から直径１２５ｍｍの円形ウエハ状ＣｄＺｎＴｅ単結晶基板の形成を行って、これに対して窒素雰囲気下で２５０℃の温度で４８時間のウエハアニール処理を行い、室温まで基板を冷却した。ウエハの載置条件と雰囲気は実施例１と同じである。さらに、アニール処理後のウエハ状ＣｄＺｎＴｅ単結晶基板について、実施例１と同様にＰｔ電極の形成と基板分割、抽出を行い、抵抗率特性の評価を行った。この実施例における７００Ｖ印加時の抵抗率は、測定した全ての４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板のうち最も高いものでも３．４×１０10Ωｃｍであり、全ての４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板でリーク電流の発生が認められた。また、この実施例から評価した円形ウエハ状基板全体の４ｍｍ角の抵抗率の相対変動係数は５７％であった。さらに、２０ｍｍ×２０ｍｍの正方形状基板の４ｍｍ角の抵抗率の相対変動係数は、４枚の２０ｍｍ×２０ｍｍの正方形状基板のうち最も小さいもので５９％であった。
【００５３】
（比較例３）
実施例１と同様にしてＣｄＺｎＴｅ単結晶インゴットの作製を行い、実施例１と同じ部位から直径１２５ｍｍの円形ウエハ状ＣｄＺｎＴｅ単結晶基板の形成を行って、これに対して、窒素雰囲気下で４００℃の温度で１８時間のウエハアニール処理を行い、室温まで基板を冷却した。ウエハの載置条件と雰囲気は実施例１と同じである。さらに、アニール処理後のウエハ状ＣｄＺｎＴｅ単結晶基板について、実施例１と同様にＰｔ電極の形成と基板分割、抽出を行い、抵抗率特性の評価を行った。この実施例における７００Ｖ印加時の抵抗率は、測定した全ての４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板のうち最も高いものでも６．６×１０10Ωｃｍであり、全ての４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板でリーク電流の発生が認められた。また、この実施例から評価した円形ウエハ状基板全体の４ｍｍ角の抵抗率の相対変動係数は１１１％であった。さらに、２０ｍｍ×２０ｍｍの正方形状基板の４ｍｍ角の抵抗率の相対変動係数は、４枚の２０ｍｍ×２０ｍｍの正方形状基板のうち最も小さいもので７１％であった。
【００５４】
（比較例４）
実施例１と同様にしてＣｄＺｎＴｅ単結晶インゴットの作製を行い、ルツボから成長した単結晶インゴットを取り出し、インゴットの上端部と下端部を切断し、外周の円筒研削まで行い、ウエハにスライシングすることなく、アニールの前処理として、水洗、脱脂、臭素（１ｖｏｌ％）−メタノール溶液で表面をエッチングし、さらに、水洗してインゴットに付着した不純物を除去した。このインゴットに対して、窒素雰囲気下で３４０℃の温度で４８時間のインゴットアニール処理を行い、室温までインゴットを冷却した。その後、実施例１と同じ部位から直径１２５ｍｍの円形ウエハ状ＣｄＺｎＴｅ単結晶基板の形成を行って、実施例１と同様にＰｔ電極の形成と基板分割、抽出を行い、抵抗率特性の評価を行った。この実施例における７００Ｖ印加時の抵抗率は、測定した全ての４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板のうち最も高いものでも３．３×１０10Ωｃｍであり、全ての４ｍｍ×４ｍｍの正方形状のＰｔ電極付基板でリーク電流の発生が認められた。また、この実施例から評価した円形ウエハ状基板全体の４ｍｍ角の抵抗率の相対変動係数は８８％であった。さらに、２０ｍｍ×２０ｍｍの正方形状基板の４ｍｍ角の抵抗率の相対変動係数は、４枚の２０ｍｍ×２０ｍｍの正方形状基板のうち最も小さいもので８６％であった。
【００５５】
これらの結果を表１にまとめて示す。
【表１】
2020073444.tif 000003
【産業上の利用可能性】
【００５６】
本発明は、化合物半導体であるテルル化カドミウム（ＣｄＴｅ）またはテルル化亜鉛カドミウム（ＣｄＺｎＴｅ）等のＣｄＴｅ系単結晶基板について、７００Ｖの電圧を印加した状態において１０11Ωｃｍ以上の抵抗率を有するようにすることで、高電圧印加時にもリーク電流が少ない素子を作製することができ、微弱な線量下において高感度で放射線を検出できる放射線検出器等の用途に極めて有用な半導体基板を提供できるものである。また、本発明の基板は、抵抗率の面内均一性が良好であるため、均一な性能の素子を歩留り良作製できるため、素子の製造効率と製造コスト面においても有用な半導体基板を提供できる。
【符号の説明】
【００５７】
３０２  成長結晶／原料融液
３０３  蒸気圧調整用Ｃｄ
３０４  結晶成長チャンバ
５０１  サンプル
５０２  石英ボート
５０３  石英アンプル
５０４  ヒータ
５０５  熱電対
５０６  バブリング用水
５０７  Ｎ2ガス
【図１】
2020073444.tif 000004
【図２】
2020073444.tif 000005
【図３】
2020073444.tif 000006
【図４】
2020073444.tif 000007
【図５】
2020073444.tif 000008