(57)【要約】【課題】ＤＣバイアス特性及び温度特性を両立可能な誘電体薄膜素子、電子部品及び電子回路基板を提供する。【解決手段】誘電体薄膜素子２００は、（１）Ｂｉ、及び、Ｔｉ、（２）Ｎａ及びＫからなる群より選ばれる少なくとも一つの元素Ｅ１、及び、（３）Ｂａ、Ｓｒ、及び、Ｃａからなる群から選択される少なくとも一つの元素Ｅ２を含み、ペロブスカイト構造を有する酸化物を含む誘電体膜４０と、誘電体膜４０の下面４０ａに設けられた下部電極３０とを備え、下部電極３０が、上面３１ａにおいて誘電体膜４０と接するとともにＣｕで構成された第１の層３１と、第１の層３１の下面３１ｂに接するとともにＮｉで構成された第２の層３２とを含む。【選択図】図１
2020161792.tif 000002
【特許請求の範囲】
【請求項１】
（１）Ｂｉ、及び、Ｔｉ、
（２）Ｎａ及びＫからなる群より選ばれる少なくとも一つの元素Ｅ１、及び、
（３）Ｂａ、Ｓｒ、及び、Ｃａからなる群から選択される少なくとも一つの元素Ｅ２
を含み、ペロブスカイト構造を有する酸化物を含む誘電体膜と、
前記誘電体膜の一方面に設けられた第１の電極膜と
を備え、
前記第１の電極膜が、一方面において前記誘電体膜と接するとともにＣｕで構成された第１の層と、前記第１の層の他方面に接するとともにＣｕの熱膨張係数より小さい熱膨張係数を有する金属で構成された第２の層とを含む、誘電体薄膜素子。
【請求項２】
前記第１の層の厚みをｔとし、前記第２の層の厚みをＴとしたときに、０．０１≦ｔ／Ｔ≦１の関係を満たす、請求項１に記載の誘電体薄膜素子。
【請求項３】
前記第２の層がＮｉで構成されている、請求項１または２に記載の誘電体薄膜素子。
【請求項４】
請求項１〜３のいずれか一項に記載の誘電体薄膜素子を備える電子部品。
【請求項５】
請求項１〜３のいずれか一項に記載の誘電体薄膜素子を備える、電子回路基板。
【請求項６】
請求項４に記載の電子部品を備える、電子回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体薄膜素子、電子部品及び電子回路基板に関する。
【背景技術】
【０００２】
電子機器内に許容される電子部品の実装スペースは、電子機器の小型化と共に縮小の傾向にある。キャパシタ（我が国では多くの場合「コンデンサ」と称する。）は、多くの電子機器に搭載される電子部品であるところ、やはり小型化や薄型化が必須である。薄膜キャパシタは、従来の厚膜法による積層セラミックキャパシタと比べ、基材、誘電体膜、絶縁膜等が薄く、より薄型化・低背化が可能である。そのため、薄膜キャパシタは低背かつ小スペースへ実装される電子部品として期待されている。さらに、電子部品基板に埋め込むといったキャパシタも近年になり開発されてきている。
【０００３】
薄膜キャパシタは従来からある積層セラミックキャパシタと比較して電気容量が小さいものが多かった。電気容量の向上の方法の一つとして、誘電体層の膜厚を薄くする方法がある。しかしながら、誘電体膜の膜厚を薄くすると、実際の使用時に誘電体膜の両端に印加される直流電圧が同じであっても、誘電体膜に印加される直流電界強度が大きくなる。そして、ＢａＴｉＯ３などの強誘電体に比誘電率は、直流電界強度が高くなるほど低下するといういわゆるＤＣバイアス特性を有しているため、膜厚を薄くしても電気容量を向上できない。
【０００４】
また、薄膜キャパシタは、電子機器の様々な環境下における安定動作のため、広い温度範囲において比誘電率の変化（以後、温度特性と記載する）が小さいことが、要求される。
【０００５】
特許文献１には、誘電体膜に、Ｋ、Ｓｒ、ＭｇおよびＮｂを含むタングステンブロンズ型複合酸化物を用いることにより、ＤＣバイアス特性を向上させることが開示されている。
【０００６】
しかしながら、特許文献１では、比較的低い直流電界強度（３〜５Ｖ／μｍ）のデータのみ示されており、誘電体膜をより薄くしたり直流電圧をより高くしたりするためには、より高い直流電界強度への対応が望まれる。
【０００７】
特許文献２には、Ｂｉ，Ｎａ，ＳｒおよびＴｉを含むペロブスカイト型の結晶構造を有する粒子を含む誘電体組成物が開示されている。また、特許文献２には、誘電体組成物に含まれる粒子の少なくとも一部がコア部とシェル部とからなるコアシェル構造を有し、コア部に存在するＢｉの含有率とシェル部に存在するＢｉの含有率の比率とを規定することにより、ＤＣバイアス特性を向上させることが開示されている。しかしながら、引用文献２では、比較的低い直流電界強度（８Ｖ／μｍまで）のデータのみ示されており、より高い直流電界強度への対応が望まれる。また、引用文献２に示されているコアシェル構造を薄膜において形成することは困難であるため、コアシェル構造とは別の手段でＤＣバイアス特性を向上させることが望まれる。
【０００８】
特許文献３には、ＢａＴｉＯ３にＳｉ、Ｍｇ、Ｙなどの副成分を含有することにより、温度特性（ＥＩＡ規格のＸ５Ｒ特性）を満たすことが開示されている。しかしながら、特許文献３には、直流電圧による比誘電率の低下については全く言及されていない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−４９０４５号公報
【特許文献２】国際公開２０１７／０１２８００号
【特許文献３】特開２００６−１６０５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１〜３のいずれにおいても、温度特性とＤＣバイアス特性とを両立できているわけでは無い。
【００１１】
本発明は、上記の問題を解決するためになされたものであって、ＤＣバイアス特性及び温度特性を両立可能な誘電体薄膜素子、電子部品及び電子回路基板を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一形態に係る誘電体薄膜素子は、（１）Ｂｉ、及び、Ｔｉ、（２）Ｎａ及びＫからなるからなる群より選ばれる少なくとも一つの元素Ｅ１、及び、（３）Ｂａ、Ｓｒ、及び、Ｃａからなる群から選択される少なくとも一つの元素Ｅ２を含み、ペロブスカイト構造を有する酸化物を含む誘電体膜と、誘電体膜の一方面に設けられた第１の電極膜とを備え、第１の電極膜が、一方面において誘電体膜と接するとともにＣｕで構成された第１の層と、第１の層の他方面に接するとともにＣｕの熱膨張係数より小さい熱膨張係数を有する金属で構成された第２の層とを含む。
【００１３】
他の形態に係る誘電体薄膜素子では、第１の層の厚みをｔとし、第２の層の厚みをＴとしたときに、０．０１≦ｔ／Ｔ≦１の関係を満たす。
【００１４】
他の形態に係る誘電体薄膜素子では、第２の層がＮｉで構成されている。
【００１５】
本発明の一形態に係る電子部品は、上記誘電体薄膜素子を備える。
【００１６】
本発明の一形態に係る電子回路基板は、上記誘電体薄膜素子を備える。
【００１７】
他の形態に係る電子回路基板は、上記電子部品を備える。
【発明の効果】
【００１８】
本発明によれば、ＤＣバイアス特性及び温度特性を両立可能な誘電体薄膜素子、電子部品及び電子回路基板が提供される。
【図面の簡単な説明】
【００１９】
【図１】図１は、本実施形態に係る電子部品の一例に係る薄膜キャパシタの模式的な断面図である。
【図２】図２中の（ａ）は、一実施形態に係る電子回路基板の模式的な断面図であり、図２中の（ｂ）は、図２中の（ａ）に示される部分９０Ａの拡大図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態を詳細に説明する。
【００２１】
（誘電体膜）
本発明の実施形態に係る誘電体膜は、ペロブスカイト構造を有する酸化物を含む。
【００２２】
この酸化物は下記の（１）〜（３）を含む。
（１）Ｂｉ、及び、Ｔｉ
（２）Ｎａ及びＫからなる群より選ばれる少なくとも一つの元素Ｅ１
（３）Ｂａ、Ｓｒ、及び、Ｃａからなる群から選択される少なくとも一つの元素Ｅ２
上記酸化物は、Ｂｉ及び元素Ｅ１の原子数の合計：元素Ｅ２の原子数の合計が３０：７０〜９０：１０となるように調整され得る。
【００２３】
元素Ｅ１は、Ｎａ及びＫからなる群より選ばれる少なくとも一つの元素であればよく、例えば、Ｎａのみ、又は、Ｋのみでもよく、Ｎａ及びＫの組み合わせなどの複数の元素の組み合わせでもよい。元素Ｅ１が２種以上の元素を含む場合の比率は任意である。
【００２４】
元素Ｅ２は、Ｂａ、Ｓｒ、及び、Ｃａのうちの少なくとも一つであればよく、例えば、Ｂａのみ、Ｓｒのみ、または、Ｃａのみでもよく、Ｂａ及びＳｒの組み合わせ、Ｂａ及びＣａの組み合わせ、及び、Ｓｒ及びＣａの組み合わせでもよく、さらに、Ｂａ，Ｓｒ、及びＣａの全部の組み合わせでもよい。元素Ｅ２が２種以上の元素を含む場合の比率は任意である。
【００２５】
上記酸化物は、本実施形態において、Ｂｉ、Ｂａ、Ｓｒ、及び、Ｃａの原子数の合計に対するＢｉ、Ｂａ、Ｓｒ、及び、Ｃａの原子数の比を、それぞれ、ＸＢｉ、ＸＢａ、ＸＳｒ、及び、ＸＣａと表した場合に、０．２≦ＸＢｉ／（ＸＢａ＋ＸＳｒ＋ＸＣａ）≦５を満たす。上限は４．５以下が好ましく、４以下がより好ましい。
【００２６】
ペロブスカイト構造とは一般にＡＢＸ３で表される結晶構造である。Ａサイトの陽イオンが６面体の単位格子の頂点に位置し、この単位格子の体心にＢサイトの陽イオンが位置し、この単位格子の面心にＸサイトの陰イオンが位置する。本発明では、ＡサイトにＢａ２＋，Ｓｒ２＋、Ｃａ２＋、Ｂｉ３＋、Ｎａ＋及びＫ＋などの陽イオン（２価、又は、１価と３価の組み合わせ）が入り、ＢサイトにＴｉ４＋イオンなどの４価の陽イオンが入り、ＸサイトにＯ２−イオンなどの２価の陰イオンが入る。
【００２７】
上記酸化物は、誘電体膜の７０質量％以上を占めてよく、８０質量％以上、９０質量％以上、９５質量％以上、９９質量％以上を占めてよく、１００質量％を占めてもよい。
【００２８】
誘電体膜の厚みに限定はないが、例えば、１０ｎｍ〜２０００ｎｍとすることができ、５０ｎｍ〜１０００ｎｍであることが好適である。
【００２９】
このような誘電体膜は、ＤＣバイアス特性に優れる。この理由は明らかでないが、発明者らは、以下のように考えている。
【００３０】
ペロブスカイト型の結晶構造を有する酸化物における比誘電率の発現は、電圧に対する、各元素のイオンの変位に起因するものであり、電圧が強いとイオンの変位が飽和することで、ＤＣバイアスによる比誘電率の低下がおこる。ペロブスカイト型結晶構造のイオンの変位には、ＡサイトとＢサイトのイオンと、酸素のイオンの結合の組合せが重要であり、Ｂｉイオンと酸素イオン、および、Ｔｉイオンと酸素イオンとの結合の組合せにより、イオンの変位が飽和するＤＣバイアスの大きさが、大きくなっていると考えている。
【００３１】
また、Ｂｉ、ＴｉおよびＮａ（または、Ｋ）を含有するペロブスカイト構造の酸化物のキュリー点は約３００℃であるが、Ｂａ、Ｓｒ、および、Ｃａの中から選ばれる少なくとも１種を含むことで、Ｂｉ、ＴｉおよびＮａを含有するペロブスカイト型酸化物のキュリー点が室温付近に近づくことにより、比誘電率の絶対値が高くなり、ＤＣバイアス印加時の比誘電率も大きくなると考えている。
【００３２】
また、本実施形態に係る誘電体膜は、上記酸化物以外に、本発明の効果を奏する範囲内において、微量な不純物、副成分等を含んでいてもよい。このような成分としては、たとえば、Ｃｒ、Ｍｏ等が例示される。また、本実施形態に係る誘電体膜は、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、Ｃｅ（セリウム）、Ｐｒ（プラセオジム）、Ｎｄ（ネオジム）、Ｐｍ（プロメチウム）、Ｓｍ（サマリウム）、Ｅｕ（ユーロピウム）、Ｇｄ（ガドリニウム）、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、Ｈｏ（ホルミウム）、Ｅｒ（エルビウム）、Ｔｍ（ツリウム）、Ｙｂ（イッテルビウム）及びＬｕ（ルテチウム）からなる群より選ばれる少なくとも一種の希土類元素を更に含んでよい。誘電体膜が希土類元素を更に含むことにより、誘電体膜のＤＣバイアス特性が向上し易い。
【００３３】
上記の誘電体膜は、本実施形態では、公知の成膜法により形成された薄膜状の誘電体堆積膜である。
【００３４】
（薄膜キャパシタ）
続いて、図１を参照して、本発明の実施形態に係る誘電体膜を有する電子部品の一例として薄膜キャパシタを説明する。
【００３５】
本発明の実施形態に係る薄膜キャパシタ１００は、下部電極３０（第１の電極膜）、誘電体膜４０、及び、上部電極５０をこの順に有する。
【００３６】
（下部電極）
下部電極３０は、複数層構造を有し、本実施形態では第１の層３１および第２の層３２からなる２層構造を有する。下部電極３０は、上部電極５０とともに誘電体膜４０を挟み、キャパシタとして機能させるための電極である。下部電極３０は、誘電体膜４０の下面４０ａ（一方面）に設けられている。
【００３７】
第１の層３１は、薄膜状に形成されており、上面（一方面）３１ａにおいて誘電体膜４０と接している。また、第１の層３１はＣｕで構成されている。第１の層３１の厚みｔは、例えば０．０５〜５００μｍに設定することができる。
【００３８】
誘電体膜４０と接する第１の層３１をＣｕで構成する理由の一つとして、誘電体膜４０との界面において生じる酸化還元を抑制することが挙げられる。第１の層３１をＣｕで構成することで、誘電体膜４０との界面に誘電体膜４０の金属成分が析出する等して、誘電率が低下したり絶縁耐圧が低下したりすることが考えられる。
【００３９】
第２の層３２は、第１の層３１の下面（他方面）３１ｂに接している。また、第２の層３２は、Ｃｕの熱膨張係数より小さい熱膨張係数を有する金属で構成されており、このような金属としては、Ｎｉ、Ａｕ、Ｐｔ、Ｃｏ等の金属が例示される。本実施形態では、第２の層３２はＮｉ箔で構成されている。第２の層３２の厚みＴは、例えば５〜５００μｍに設定することができる。
【００４０】
薄膜キャパシタ１００の高温動作時に、第２の層３２は、第１の層３１の膨張を抑え、下部電極３０の過剰な膨張を抑制することができる。それにより、下部電極３０に接する誘電体膜４０に生じる歪みや応力が軽減されて、薄膜キャパシタ１００の温度特性が改善され得る。
【００４１】
第２の層３２の厚みＴに対する第１の層３１の厚みｔの割合（ｔ／Ｔ）は、０．０１≦ｔ／Ｔ≦１を満たすように設計され得る。この場合、薄膜キャパシタ１００の温度特性がより向上するとともにＤＣバイアス特性もより向上する。
【００４２】
下部電極３０の全体厚み（ｔ＋Ｔ）は、電極として機能する程度の厚みであれば特に制限されない。
【００４３】
（誘電体膜）
誘電体膜４０は、上述した誘電体膜である。上述のように、誘電体膜４０の厚みは、１０ｎｍ〜２０００ｎｍとすることができ、好ましくは５０ｎｍ〜１０００ｎｍである。誘電体膜４０の厚みは、誘電体膜４０を含む薄膜キャパシタ１００を、ＦＩＢ加工装置で掘削し、得られた断面をＳＥＭ（走査型電子顕微鏡）で観察して測定することができる。
【００４４】
（上部電極）
誘電体膜４０の上には、上部電極５０が薄膜状に形成されている。上部電極５０は、上述した下部電極３０とともに、誘電体膜４０を挟み、キャパシタとして機能させるための電極である。上部電極５０は、誘電体膜４０の上面４０ｂに設けられている。
【００４５】
上部電極５０の材料は、導電性を有する材料であれば特に制限されない。材料の例は、Ｐｔ、Ｒｕ、Ｒｈ、Ｐｄ、Ｉｒ、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等の金属、それらの合金、又は、導電性酸化物であり、下部電極３０の材料と同一であっても良いし、異なっていてもよい。上部電極５０は、本実施形態ではＮｉで構成されている。上部電極５０の厚みは、下部電極３０と同様にすることができる。
【００４６】
上部電極５０は、複数層構造を有していてもよい。上部電極５０は、下部電極３０同様、誘電体膜４０と接するとともにＣｕで構成された第１の層と、Ｃｕの熱膨張係数より小さい熱膨張係数を有する金属で構成された第２の層とを含んでいてもよい。
【００４７】
また、薄膜キャパシタ１００は、誘電体膜４０の側面などを被覆し、誘電体膜４０を外部雰囲気から遮断するための保護膜７０を有していてもよい。保護膜７０の材料の例は、エポキシ等の樹脂である。
【００４８】
なお、薄膜キャパシタ１００の形状に特に制限はないが、通常、厚み方向から見て、直方体形状とされる。またその寸法にも特に制限はなく、厚みや長さは用途に応じて適当な寸法とすればよい。
【００４９】
下部電極３０と誘電体膜４０と上部電極５０とは、キャパシタ部６０を形成している。下部電極３０および上部電極５０が外部回路に接続されて電極間に電圧が印加されると、誘電体膜４０が所定の静電容量を示し、キャパシタとしての機能を発揮する。特に、本実施形態では、上述の誘電体膜４０を使用しているので、高いＤＣバイアス特性を実現することができる。
【００５０】
（薄膜キャパシタの製造方法）
次に、図１に示す薄膜キャパシタ１００の製造方法の一例について以下に説明する。
【００５１】
まず、第２の層３２となるＮｉ箔を準備し、第２の層３２上に、スパッタリング法などの公知の成膜法により第１の層３１を成膜する。第１の層３１の厚みｔは成膜時間等によって調整され得る。それにより、第１の層３１と第２の層３２とからなる下部電極３０が形成される。
【００５２】
続いて、下部電極３０上に、誘電体膜４０を形成する。本実施形態では、公知の成膜法により、誘電体膜４０を構成する材料を下部電極３０上に薄膜状に堆積させた堆積膜としての誘電体膜４０を形成する。誘電体膜４０を形成する公知の成膜法としては、たとえば、真空蒸着法、スパッタリング法、パルスレーザー蒸着法（Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ；  ＰＬＤ）、有機金属化学気相成長法（Ｍｅｔａｌ‐Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；  ＭＯＣＶＤ）、有機金属分解法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｄｅｃｏｍｐｏｓｉｔｉｏｎ；  ＭＯＤ）、ゾル・ゲル法、化学溶液堆積法（Ｃｈｅｍｉｃａｌ  Ｓｏｌｕｔｉｏｎ  Ｄｅｐｏｓｉｔｉｏｎ；  ＣＳＤ）等が例示される。
【００５３】
具体的に、各成膜法で用いる原料組成物における金属元素の比率を上記の範囲とすればよい。なお、成膜時に使用する原料（蒸着材料、各種ターゲット材料、有機金属材料等）には微量の不純物、副成分等が含まれている場合があるが、所望の誘電特性が得られれば、特に問題はない。
【００５４】
たとえば、スパッタリング法を用いる場合、まず上記の金属組成を有する酸化物ターゲットを作成する。具体的には、各金属を含有する化合物の粉末、例えば、炭酸塩、酸化物、水酸化物等を用意し、金属元素の比率が上記の範囲内となるように混合して混合粉末を得る。混合は、水中で、例えば、ボールミルなどを用いて行うことが好適である。次に、混合粉末を成形して成形体を得る。成形圧力は例えば１０〜２００Ｐａとすることができる。
【００５５】
その後、得られた成形体を焼成して焼成体を得る。焼成条件は、保持温度を９００〜１３００℃、温度保持時間は１〜１０時間、雰囲気は、空気などの酸化雰囲気中とすることができる。最後に、得られた焼成体を、円盤状に加工して、スパッタリング用ターゲットを得ることができる。
【００５６】
次に、得られたターゲットをスパッタして基材上に上記の誘電体膜を堆積膜として形成する。スパッタリングの条件は特に限定されないが、高周波（ＲＦ）スパッタリングが好ましく、電力は１００Ｗ〜３００Ｗとすることができ、雰囲気はアルゴンガス雰囲気が好ましく、基板温度は好ましくは室温〜２００℃とすることができる。
【００５７】
スパッタリングにより誘電体膜を形成した後、急速加熱アニール処理（RapidThermal Anneal：ＲＴＡ）を施すことも好適である。ＲＴＡを施す条件として、雰囲気は窒素雰囲気であることが好ましく、昇温速度を３００℃／分以上とすることが好ましく、アニール時間は０．５〜３０分とすることが好ましく、アニール温度を７００℃以上１０００℃以下とすることが好ましい。
【００５８】
誘電体膜４０を形成した後、必要に応じて上述のアニーリングをおこなうことができる。
【００５９】
次に、形成した誘電体膜４０上に、公知の成膜法（たとえばスパッタリング法等）を用いて上部電極を構成する材料の薄膜を形成し、上部電極５０を形成する。
【００６０】
以上の工程を経て、図１に示すように、基板１０上に、密着膜２０を介して、キャパシタ部（下部電極３０、誘電体膜４０および上部電極５０）６０が形成された薄膜キャパシタ１００が得られる。なお、誘電体膜４０を保護する保護膜７０は、少なくとも誘電体膜４０が外部に露出している部分を覆うように公知の成膜法により形成すればよい。
【００６１】
（誘電体薄膜素子）
上述した薄膜キャパシタ１００に用いられ得る誘電体薄膜素子２００は、上述した下部電極３０と誘電体膜４０とを備える。
【００６２】
（変形例）
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に何ら限定されるものではなく、本発明の範囲内において種々の態様で改変しても良い。
【００６３】
例えば、下部電極は、２層構造に限らず、上述した第１の層および第２の層を含む３層以上の複数層構造であってもよい。
【００６４】
また、下部電極３０と上部電極５０との間に、誘電体膜４０とは別の材料の誘電体膜をさらに設けてもよい。例えば、Ｓｉ３Ｎｘ、ＳｉＯｘ、Ａｌ２Ｏｘ、ＺｒＯｘ、Ｔａ２Ｏｘ等のアモルファス膜又は結晶膜と、上述の誘電体膜４０との積層構造とすることで、複数の誘電体膜の全体でのインピーダンスや比誘電率の温度変化を調整することが可能となる。
【００６５】
また、本実施形態に係る誘電体膜は、キャパシタ以外にも、圧電素子等の電子部品に利用することができる。
【００６６】
（電子回路基板）
本実施形態に係る電子回路基板は、上記の誘電体薄膜素子を備えてよい。電子回路基板は、誘電体薄膜素子を含む上記電子部品を備えてもよい。例えば、電子回路基板は、電子部品として、上記薄膜キャパシタを備えてよい。薄膜キャパシタ等の電子部品は、電子回路基板の表面に設置されていてよい。薄膜キャパシタ等の電子部品は、電子回路基板内に埋め込まれていてもよい。電子回路基板の一例は、図２中の（ａ）及び図２中の（ｂ）に示される。電子回路基板９０は、エポキシ系樹脂基板９２と、エポキシ系樹脂基板９２を覆う樹脂層９３と、樹脂層９３上に設置された薄膜キャパシタ９１と、樹脂層９３及び薄膜キャパシタ９１を覆う絶縁性被覆層９４と、絶縁性被覆層９４上に設置された電子部品９５と、複数の金属配線９６と、を備えてよい。少なくとも一部の金属配線９６は、エポキシ系樹脂基板９２又は絶縁性被覆層９４の表面に引き出されてよい。少なくとも一部の金属配線９６は、薄膜キャパシタ９１の取り出し電極、又は電子部品９５に接続されていてよい。少なくとも一部の金属配線９６は、電子回路基板９０の表面から裏面に向かう方向において、電子回路基板９０を貫通していてよい。
【００６７】
図２（ｂ）に示すように、本実施形態に係る薄膜キャパシタ９１は、下部電極３０と、下部電極３０の表面に設けられた誘電体膜４０と、誘電体膜４０の一部の上面上に設けられた上部電極５０と、誘電体膜４０の他部（具体的には、上部電極が設けられた部分の残部）を貫通して下部電極３０の表面に直接設けられた貫通電極５２と、上部電極５０、誘電体膜４０及び貫通電極５２を覆う絶縁性樹脂層５８と、絶縁性樹脂層５８を貫通して貫通電極５２の表面に直接設けられた取り出し電極５４，及び、絶縁性樹脂層５８を貫通して上部電極５０の表面に直接設けられた取り出し電極５６を備える。
【００６８】
電子回路基板９０は、以下の手順で製造されてよい。まず、エポキシ系樹脂基板９２の表面が未硬化樹脂層で覆われる。未硬化樹脂層は、樹脂層９３の前駆体である。薄膜キャパシタ９１の下地電極が未硬化樹脂層に面するように、薄膜キャパシタ９１が未硬化樹脂層の表面に設置される。未硬化樹脂層及び薄膜キャパシタ９１を絶縁性被覆層９４で覆うことにより、薄膜キャパシタ９１が、エポキシ系樹脂基板９２と絶縁性被覆層９４との間に挟み込まれる。未硬化樹脂層の熱硬化により、樹脂層９３が形成される。熱プレスにより、絶縁性被覆層９４が、エポキシ系樹脂基板９２、薄膜キャパシタ９１及び樹脂層９３へ圧着される。この積層型基板を貫通する複数のスルーホールが形成される。金属配線９６が各スルーホール内に形成される。金属配線９６の形成後、電子部品９５が絶縁性被覆層９４の表面に設置される。以上の方法により、薄膜キャパシタ９１に埋め込まれた電子回路基板９０が得られる。各金属配線９６は、Ｃｕ等の導電体からなっていてよい。未硬化樹脂層は、Ｂステージの熱硬化性樹脂（例えばエポキシ樹脂等）であってよい。Ｂステージの熱硬化性樹脂は、室温では完全には硬化されておらず、加熱により完全に硬化される。絶縁性被覆層９４は、エポキシ系樹脂、ポリテトラフルオロエチレン系樹脂又はポリイミド系樹脂等から形成されてよい。
【実施例】
【００６９】
以下、実施例及び比較例を用いて、本発明をさらに詳細に説明する。ただし、本発明は以下の実施例に限定されるものではない。
【００７０】
（実施例、比較例）
まず、誘電体膜の形成に必要なスパッタリング用ターゲットを固相法により以下のようにして作製した。
【００７１】
ターゲット作製用の原料粉末として、炭酸バリウム、炭酸ストロンチウム、炭酸カルシウム、酸化チタン、酸化ビスマス、炭酸カリウムの粉末を準備した。これらの粉末を、各金属の原子数が表１に示す組成となるようにそれぞれ秤量した。
【００７２】
ボールミル中で水を溶媒として、秤量したターゲット作製用の原料粉末の湿式混合を２０時間行った。得られた混合粉末スラリーを１００℃で乾燥させ、混合粉末を得た。得られた混合粉末を、プレス機によるプレス成形して成形体を得た。成形条件は、圧力を１００Ｐａ、温度を２５℃、プレス時間を３分とした。
【００７３】
その後、得られた成形体を焼成して焼成体を得た。焼成条件は、保持温度を１１００℃、温度保持時間を５時間、雰囲気を空気中とした。
【００７４】
得られた焼成体を、平面研削盤と円筒研磨機により直径８０ｍｍ、厚さ５ｍｍに加工して、誘電体膜を形成するためのスパッタリング用ターゲットを得た。
【００７５】
続いて、厚みが５０μｍのＮｉ箔を準備し、Ｎｉ箔上に所定厚さのＣｕ層をスパッタリング法で成膜して、下部電極とした。
【００７６】
さらに、下部電極上に、上記で作製したスパッタリング用ターゲットを用いて、スパッタリング法により、誘電体膜を厚さ５００ｎｍで形成した。スパッタリング条件は、雰囲気：Ａｒ、圧力：１．０Ｐａ、高周波電力：２００Ｗ、基板温度：１００℃とした。誘電体膜を形成した後、当該誘電体膜に対し、窒素雰囲気下９００℃１分のアニール条件、及び、９００℃／ｍｉｎの昇温速度で、急速加熱アニール処理（Rapid Thermal Anneal：ＲＴＡ）を施した。
【００７７】
次いで、得られた誘電体膜上に、スパッタリング法にてＮｉ薄膜を、マスクを使って、直径２００μｍ、厚さ１００ｎｍとなるように形成し、上部電極とした。以上の工程を経て、図１に示す構成を有する薄膜キャパシタを得た。
【００７８】
誘電体膜の結晶構造を、ＸＲＤ測定装置（Ｒｉｇａｋｕ社、Ｓｍａｒｔｌａｂ）を用いて、Ｘ線回折法により測定、解析した。その結果、誘電体膜は、ペロブスカイト型の結晶構造を有することが確認された。
【００７９】
また、誘電体膜の組成は、ＸＲＦ（Ｘ-ｒａｙ ＦｌｕｏｒｅｓｃｅｎｃｅＡｎａｌｙｓｉｓ）を使用して分析を行い、表１に記載の組成と一致していることを確認した。
【００８０】
得られたすべての薄膜キャパシタについて、下記に示す方法によりＤＣバイアス印加時の比誘電率を測定した。
【００８１】
（比誘電率）
ＤＣバイアス印加時の比誘電率は、デジタルＬＣＲメータ（Ｈｅｗｌｅｔｔ−Ｐａｃｋａｒｄ社，４２８４Ａ）を用いて、薄膜キャパシタに厚み方向に１０Ｖ／μｍのＤＣバイアスを印加しながら、室温２５℃、周波数１ｋＨｚ、入力信号レベル（測定電圧）１．０Ｖｒｍｓの条件で測定された静電容量、有効電極面積、電極間距離および真空の誘電率から算出した（単位なし）。誘電体膜としては、ＤＣバイアス印加時の比誘電率は高い方が好ましく、ＤＣバイアス印加時の比誘電率が６００以上の試料を良好であると判断した。結果を表１に示す。
【００８２】
（温度特性）
比誘電率の温度特性として、ＥＩＡ規格のＸ５Ｒ特性を評価した。具体的には、薄膜キャパシタの各試料を薄膜コンデンサを−５５℃から８５℃に温度を変化させ、周波数１ｋＨｚ、入力信号レベル（測定電圧）１．０Ｖｒｍｓの条件で測定された静電容量、有効電極面積、電極間距離および真空の誘電率から算出した（単位なし）。そして、２５℃の比誘電率に対し、±１５％以内の変化を良好であると判断した。
【００８３】
【表１】
2020161792.tif 000003
【００８４】
表１に示したとおり、下部電極がＣｕ層のみで構成された比較例では温度特性がＸ５Ｒ特性（−５５℃〜８５℃において±１５％以内）を満たさないが、下部電極がＣｕ層とＮｉ層とで構成された実施例１〜１４ではいずれもがＸ５Ｒ特性を満たすことが確認できた。実施例１〜１４については、ＤＣバイアス印加時の比誘電率が６００以上である優れたＤＣバイアス特性を有することも確認できた。
【００８５】
また、０．０１≦ｔ／Ｔ≦１の関係を満たす実施例２〜５は、０．０１≦ｔ／Ｔ≦１の関係を満たさない実施例１、６に比べて、ＤＣバイアス特性および温度特性がより優れることが確認できた。
【符号の説明】
【００８６】
３０…下部電極、３１…第１の層、３２…第２の層、４０…誘電体膜、５０…上部電極、９０…電子回路基板、９１、１００…薄膜キャパシタ、２００…誘電体薄膜素子。
【図１】
2020161792.tif 000004
【図２】
2020161792.tif 000005