(57)【要約】【課題】熱安定性を向上し、電気特性を改善した非線形抵抗素子の提供。【解決手段】非線形抵抗素子は、第１電極と、前記第１電極と対向配置された第２電極と、前記第１電極と前記第２電極との間に設けられた多層膜と、を備え、前記多層膜は、カルコゲナイド薄膜からなる第１中間層の上に、アモルファス・カルコゲナイド薄膜からなる非線形抵抗層と、カルコゲナイド薄膜からなる第２中間層と、をこの順に積層してなる組を１つ又は複数組備え、前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜の組成から定まる平均配位数が、前記第１中間層と前記第２中間層をそれぞれ構成する前記第１、第２のカルコゲナイド薄膜の組成から定まるそれぞれの平均配位数よりも小さい。【選択図】図１
2020161723.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
前記第１電極と対向配置された第２電極と、
前記第１電極と前記第２電極との間に設けられた多層膜と、
を備え、
前記多層膜は、
カルコゲナイド薄膜からなる第１中間層の上に、
アモルファス・カルコゲナイド薄膜からなる非線形抵抗層と、
カルコゲナイド薄膜からなる第２中間層と、をこの順に積層してなる組を１つ又は複数組備え、
前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜の組成から定まる平均配位数が、前記第１中間層と前記第２中間層をそれぞれ構成する前記第１、第２のカルコゲナイド薄膜の組成から定まるそれぞれの平均配位数よりも小さい、ことを特徴とする非線形抵抗素子。
【請求項２】
請求項１に記載の非線形抵抗素子において、
前記第１中間層と前記非線形抵抗層、及び、前記非線形抵抗層と前記第２中間層が、明確な界面を持たずに接しており、カルコゲナイド材料の組成、及び、前記平均配位数が膜厚方向に連続的に変化している、ことを特徴とする非線形抵抗素子。
【請求項３】
前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜、及び、前記第１、第２中間層をそれぞれ構成する前記第１、第２のカルコゲナイド薄膜は、ゲルマニウム（Ｇｅ）又はシリコン（Ｓｉ）のいずれか１つ以上と、セレン（Ｓｅ）、テルル（Ｔｅ）、硫黄（Ｓ）のいずれか１つ以上を含む、ことを特徴とする請求項１又は２に記載の非線形抵抗素子。
【請求項４】
前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜、及び、前記第１、第２中間層をそれぞれ構成する前記第１、第２のカルコゲナイド薄膜は、さらに、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、窒素（Ｎ）のいずれか１つ以上を含む、ことを特徴とする請求項３に記載の非線形抵抗素子。
【請求項５】
前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜は、その組成から定まる前記平均配位数が３．０以下である、ことを特徴とする請求項１から４のいずれか１項に記載の非線形抵抗素子。
【請求項６】
前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜は、その組成から定まる前記平均配位数が２．４以上である、ことを特徴とする請求項１から５のいずれか１項に記載の非線形抵抗素子。
【請求項７】
前記第１及び第２中間層を構成する前記第１及び第２のカルコゲナイド薄膜は、それぞれの組成から定まるそれぞれの前記平均配位数が３．０以上である、ことを特徴とする請求項１から６のいずれか１項に記載の非線形抵抗素子。
【請求項８】
前記第１及び第２中間層を構成する前記第１及び第２のカルコゲナイド薄膜に含まれるゲルマニウム（Ｇｅ）とシリコン（Ｓｉ）を合わせた含有率は、前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜に含まれるゲルマニウム（Ｇｅ）とシリコン（Ｓｉ）を合わせた含有率よりも大きい、ことを特徴とする請求項１から７のいずれか１項に記載の非線形抵抗素子。
【請求項９】
半導体集積回路の信号経路中に設けられたスイッチング素子であって、
第１及び第２の非線形抵抗素子と、
第１及び第２の２端子型の不揮発性抵抗変化素子と、
を有し、
前記第１及び第２の不揮発性抵抗変化素子のそれぞれの一方の端子が互いに接続され、かつ、前記第１及び第２の非線形抵抗素子の一方の電極と接続され、
前記第１及び第２の非線形抵抗素子は、請求項１から８のいずれか１項に記載の非線形抵抗素子である、ことを特徴とするスイッチング素子。
【請求項１０】
基板上に、第１電極をなす第１の金属膜を形成する工程と、
前記第１電極の上に、第１中間層として、平均配位数が３．０以上の第１のカルコゲナイド膜を形成する工程と、
前記第１中間層の上に、非線形抵抗層として、平均配位数が３．０以下のアモルファス・カルコゲナイド膜を形成する工程と、
前記非線形抵抗層の上に、第２中間層として、平均配位数が３．０以上の第２のカルコゲナイド膜を形成する工程と、
前記第２中間層の上に、第２電極をなす第２の金属膜を形成する工程と、
を含む、非線形抵抗素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路は、微細化（スケーリング則）によってデバイスの集積化・低電力化が進められ、性能向上が図られてきた。近年は、リソグラフィプロセスの高コスト化、およびデバイス寸法の物理的限界により、これまでのスケーリング則とは異なるアプローチでのデバイス性能の改善が求められている。
【０００３】
近年、ゲートアレイとスタンダードセルの中間的な位置づけとしてＦＰＧＡ（Field Programmable Gate Array）と呼ばれる再書き換え可能なプログラマブルロジックデバイスが開発されている。ＦＰＧＡは、顧客自身がチップの回路構成を任意に設定することを可能とするものである。ＦＰＧＡは、多層配線構造の内部に抵抗変化素子を有し、配線の電気的接続を変更できる。このようなＦＰＧＡを搭載した半導体装置を用いることで、回路の自由度を向上させることができる。
【０００４】
抵抗変化素子としては、ＭＲＡＭ（磁気抵抗メモリ：Magneto-resistive Random Access Memory）、ＰＲＡＭ（相変化メモリ：Phase Change RAM）、ＲｅＲＡＭ（抵抗変化型メモリ：Resistance Random Access Memory）、ＣＢＲＡＭ（固体電解質のイオンによる導電性パスによるＲＡＭ：Conductive Bridging RAM）などがある。
【０００５】
ＲｅＲＡＭは、外部から印加される電圧と電流により、抵抗値が変化する特性を利用するものである。ＲｅＲＡＭセルでは、２つの電極の間に挟まれた抵抗変化膜を有する構造が用いられる。例えば、２つの電極間に電界を印加して、金属酸化物からなる抵抗変化膜内部にフィラメントを生成、または、２つの電極間に導電性パスを形成して、オン状態とする。その後、逆方向に電界を印加させることで、フィラメントを消失させ、または、２つの電極間に形成されていた導電性パスを消失させ、オフ状態とする。印加する電界の方向を反転させることで、２つの電極間の抵抗値が大きく異なる、オン状態とオフ状態との間のスイッチングがなされる。上記オン状態とオフ状態との間における抵抗値の相違に応じて、この記憶素子を介して流れる電流が異なることを利用して、データを記憶する。データ書き込み時は、記憶させるデータに対応して、オフ状態からオン状態への遷移、またはオン状態からオフ状態への遷移を引き起こす、電圧値、電流値およびパルス幅を選択し、データ記憶用のフィラメントの生成もしくは消失、または導電性パスの形成もしくは消失を行う。
【０００６】
非特許文献１には、こうしたＲｅＲＡＭに利用できる抵抗変化素子の一種が開示されている。非特許文献１に開示された不揮発性抵抗変化素子は、イオン伝導体からなる固体電解質と、固体電解質の２つの面のそれぞれに接して設けられた第１電極および第２電極とを有する構成である。第１電極は第１の金属で構成され、第２電極は第２の金属で構成されている。第１の金属と第２の金属は、金属を酸化して金属イオンを生成する過程の標準生成ギブズエネルギーΔＧが相違している。
【０００７】
非特許文献１の抵抗変化素子は、イオン伝導体中における金属イオン移動と、電気化学反応による「金属イオンの還元による金属の析出」と「金属の酸化による金属イオンの生成」を利用して、抵抗変化膜を挟む電極間の抵抗値を可逆的に変化させ、スイッチングを行う不揮発性スイッチング素子である。金属架橋構造の形成と溶解によって、オン状態とオフ状態間を遷移可能な不揮発性の金属架橋型抵抗変化素子である。
【０００８】
非特許文献１の抵抗変化素子では、オフ状態からオン状態への遷移過程（セット過程）では、第２電極を接地して、第１電極に正電圧を印加すると、活性電極である第１電極と固体電解質の界面では、第１電極の金属が金属イオンになって固体電解質に溶解する。一方、不活性電極である第２電極側では、第２電極から供給される電子を利用して、固体電解質中の金属イオンが固体電解質中に金属になって析出する。固体電解質中に析出した金属により、金属架橋構造が形成され、最終的に、第１電極と第２電極を接続する金属架橋が形成される。金属架橋を介して第１電極と第２電極が電気的に接続することで、スイッチがオン状態になる。
【０００９】
一方、オン状態からオフ状態への遷移過程（リセット過程）では、オン状態のスイッチに対して、第２電極を接地して第１電極に負電圧を印加すると、金属架橋を構成している、金属が金属イオンになって固体電解質に溶解する。溶解が進行すると、金属架橋を構成している金属架橋構造の一部が切れる。最終的に、第１電極と第２電極を接続する金属架橋が切断されると、電気的接続が切れ、スイッチがオフ状態になる。
【００１０】
なお、金属の溶解が進行すると、導通経路を構成する金属架橋構造は細くなり、第１電極および第２電極間の抵抗が大きくなり、第１電極と固体電解質の界面では、溶解している金属イオンが還元され、金属として析出する。そのため、固体電解質中に含まれる金属イオン濃度が減少し、比誘電率が変化することに伴い、電極間容量が変化したりするなど、電気的接続が完全に切れる前の段階から電気特性が変化し、最終的に電気的接続が切れる。
【００１１】
また、金属架橋型抵抗変化素子をオン状態からオフ状態に遷移させた（リセットした）後、再び第２電極を接地して第１電極に正電圧を印加すると、オフ状態からオン状態への遷移過程（セット過程）が進行する。すなわち、金属架橋型抵抗変化素子では、オフ状態からオン状態への遷移過程（セット過程）と、オン状態からオフ状態への遷移過程（リセット過程）を、可逆的に行うことが可能である。
【００１２】
このような固体電解質層型の抵抗変化素子は、ＭＯＳＦＥＴ等の半導体スイッチよりもサイズが小さく、オン抵抗が小さいという特徴がある。このため、プログラマブルロジックデバイスのスイッチング素子への適用が有望である。
【００１３】
また、この抵抗変化素子は、その導通状態（オンまたはオフ）は印加電圧をオフにしてもそのまま維持される。このため、不揮発性のメモリ素子としての応用も考えられる。例えば、トランジスタ等の選択素子１個とこの抵抗変化素子１個とを含むメモリセルを基本単位として、このメモリセルを縦方向と横方向にそれぞれ複数配列する。このように配列することで、ワード線およびビット線で複数のメモリセルの中から任意のメモリセルを選択することが可能となる。そして、選択したメモリセルの抵抗変化素子の導通状態をセンスし、抵抗変化素子のオンまたはオフの状態から情報「１」または「０」のいずれの情報が格納されているかを読み取ることが可能な不揮発性メモリを実現できる。
【００１４】
上述した２端子型の不揮発性抵抗変化素子を半導体装置に搭載し、この不揮発性抵抗変化素子をプログラミングする場合、不揮発性抵抗変化素子１つにつき、１つの選択トランジスタ（アクセストランジスタ）を備えた構成が用いられる。この構成は一般に１Ｔ１Ｒと呼ばれている。このとき、選択トランジスタの占める面積が大きいため、全体の面積が実効的に大きくなってしまう問題点を有していた。
【００１５】
このため、選択トランジスタを非線形抵抗素子などの２端子選択素子（セレクタ）に置き換えることで、回路の実装面積を小さくすることが検討されている。この構成は一般に１Ｓ１Ｒと呼ばれている。
【００１６】
例えば、特許文献１には、抵抗変化素子の上部に２端子の選択素子（セレクタ）を形成し、１Ｓ１Ｒを構成する技術が開示されている。また、特許文献２には、抵抗変化素子としてオボニックメモリスイッチ(Ovonic Memory Switch: OMS)、２端子選択素子（セレクタ）としてオボニック閾値スイッチ(Ovonic Threshold Switch: OTS)を使用し、１Ｓ１Ｒ（１セレクタ（selector） １抵抗（register））を構成する例が記載されている。
【００１７】
特許文献２に記載のオボニックメモリスイッチとオボニック閾値スイッチにはカルコゲナイド材料が用いられている。
【００１８】
特許文献３には、可変抵抗層と、前記可変抵抗層と電気的に連結されるように位置し、下記化学式（化１）による組成を有するカルコゲナイドスイッチング物質（OTS物質）を含む選択素子層と、を含むメモリ素子が開示されている。
［化１］ ［ＧｅＡＳｅＢＴｅＣ］（１−Ｕ）［Ｘ］Ｕ 
ここで、０．２０≦Ａ≦０．４０であり、０．４０≦Ｂ≦０．７０であり、０．０５≦ Ｃ≦０．２５であり、Ａ＋Ｂ＋Ｃ＝１であり、０．０≦Ｕ≦０．２０であり、Ｘは、ボロン（Ｂ）、カーボン（Ｃ）、窒素（Ｎ）、酸素（Ｏ）、リン（Ｐ）及び硫黄（Ｓ）によって構成された群のうちから選択された少なくとも一種である。
【００１９】
特許文献４には、ＯＴＳ（オボニック閾値スイッチ）からなる選択デバイス(閾値デバイス)が開示され、メモリ素子は非晶質のカルコゲナイドを含み、前記カルコゲナイドは、０〜３０％のゲルマニウム、０〜６０％のテルル、１１〜４０％のヒ素、０〜４２％のセレン、５〜１５％のアンチモンを含む構成が開示されている。
【００２０】
特許文献５には、対向配置される第１電極と第２電極の間に設けられたスイッチ層（非晶質相と結晶層の相変化を伴うことなく印加電圧を所定の閾値電圧以上とすることで低抵抗状態、印加電圧を所定の閾値電圧より下げることで高抵抗状態に変化する）が、テレル（Ｔｅ）、セレン（Ｓｅ）および硫黄（Ｓ）から選ばれる少なくとも１種のカルコゲン元素と、リン（Ｐ）およびヒ素（Ａｓ）から選ばれる少なくとも１種の第１元素とを含み、さらにホウ素（Ｂ）および炭素（Ｃ）から選ばれる少なくとも１種の第２元素と、アルミニウム（Ａｌ）、ガリウム（Ｇａ）およびインジウム（Ｉｎ）から選ばれる少なくとも１種の第３元素と、を含む構成が開示されている。スイッチ層はカルコゲン元素が２０原子％以上７０原子％以下、第１元素が３原子％以上４０原子％以下、第２および第３元素の少なくとも１方を３原子％以上含む。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特許第５３８０６１２号公報
【特許文献２】特開２００６−０８６５２６号公報
【特許文献３】特開２０１８−１６４０８５号公報
【特許文献４】特開２０１３−１７９３１１号公報
【特許文献５】国際公開第２０１８／０６６３２０号
【特許文献６】国際公開第２０１６／２０３７５１号
【非特許文献】
【００２２】
【非特許文献１】M. Tada, K. Okamoto, T. Sakamoto, M. Miyamura, N. Banno, and H. Hada, "Polymer Solid-Electrolyte (PSE) Switch Embedded on CMOS for Nonvolatile Crossbar Switch", IEEE TRANSACTION ON ELECTRON DEVICES, Vol. 58, No. 12, pp.4398-4405, (2011)
【非特許文献２】Keiji Tanaka, "Structural phase transitions in chalcogenide glasses", Phys. Rev. B, vol. 39, No. 2 pp. 1270-1279 (1989)
【発明の開示】
【発明が解決しようとする課題】
【００２３】
以下に関連技術の分析を与える。
【００２４】
プログラミング対象の抵抗変化素子を選択する素子として、トランジスタの代わりに、２端子選択素子（セレクタ）、特にカルコゲナイド材料を用いたオボニック閾値スイッチ(OTS)を使用する場合に、熱安定性が十分ではないという問題がある。
【００２５】
選択素子の熱安定性が十分でないと、製造工程での熱履歴により素子特性の劣化、および、特性ばらつきの増大が生じ、十分な電気特性が得られない。
【００２６】
また、使用時においてもジュール熱によって同様な電気特性の劣化が生じる。その結果、２端子選択素子の電気特性が十分でない場合、プログラミング時にアレイ内のただ一つの抵抗変化素子を選択するために２端子選択素子を動作させても、誤書き込みを発生し、これにより回路動作時に誤動作が生じる可能性がある。
【００２７】
本発明は、上記問題に鑑みて創案されたものであり、その目的の１つは、熱安定性を向上し電気特性を改善したオボニック閾値スイッチ型の２端子非線形抵抗素子、スイッチング素子、および、その製造方法を提供することにある。 
【課題を解決するための手段】
【００２８】
本発明のいくつかの形態の１つによれば、非線形抵抗素子は、第１電極と、前記第１電極と対向配置された第２電極と、前記第１電極と前記第２電極との間に設けられた多層膜と、を備えている。
前記多層膜は、カルコゲナイド薄膜からなる第１中間層の上に、
アモルファス・カルコゲナイド薄膜からなる非線形抵抗層と、カルコゲナイド薄膜からなる第２中間層と、をこの順に積層してなる組を１つ又は複数組備えている。前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜の組成から定まる平均配位数が、前記第１中間層と前記第２中間層をそれぞれ構成する前記第１、第２のカルコゲナイド薄膜の組成から定まるそれぞれの平均配位数よりも小さい。
【００２９】
本発明のいくつかの形態の他の１つによれば、半導体集積回路の信号経路中に設けられるスイッチング素子は第１及び第２の非線形抵抗素子と、第１及び第２の２端子型の不揮発性抵抗変化素子と、を有している。前記第１及び第２の不揮発性抵抗変化素子のそれぞれの一方の端子が互いに接続され、かつ、前記第１、第２の非線形抵抗素子の一方の電極と接続され、前記第１及び第２の各非線形抵抗素子は、第１電極と、前記第１電極と対向配置された第２電極と、前記第１電極と前記第２電極との間に設けられた多層膜と、を備えている。前記多層膜は、カルコゲナイド薄膜からなる第１中間層の上に、アモルファス・カルコゲナイド薄膜からなる非線形抵抗層と、カルコゲナイド薄膜からなる第２中間層と、をこの順に積層してなる組を１つ又は複数組備えている。前記非線形抵抗層を構成する前記アモルファス・カルコゲナイド薄膜の組成から定まる平均配位数が、前記第１中間層と前記第２中間層をそれぞれ構成する前記第１、第２のカルコゲナイド薄膜の組成から定まるそれぞれの平均配位数よりも小さい。
【００３０】
本発明のいくつかの形態のさらに他の１つによれば、非線形抵抗素子の製造方法は、
基板上に、第１電極をなす第１の金属膜を形成する工程と、
前記第１電極の上に、第１中間層として、平均配位数が３．０以上の第１のカルコゲナイド膜を形成する工程と、
前記第１中間層の上に、非線形抵抗層として、平均配位数が３．０以下のアモルファス・カルコゲナイド膜を形成する工程と、
前記非線形抵抗層の上に、第２中間層として、平均配位数が３．０以上の第２のカルコゲナイド膜を形成する工程と、
前記第２中間層の上に、第２電極をなす第２の金属膜を形成する工程と、を含む。
【発明の効果】
【００３１】
本発明によれば、熱安定性を向上し電気特性を改善したオボニック閾値スイッチ型の２端子非線形抵抗素子、該非線形抵抗素子を備えたスイッチング素子、及びその製造方法を提供可能としている。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施形態の非線形抵抗素子を模式的に例示する図である。
【図２】関連技術（比較例）を説明する図である。
【図３】試作した非線形抵抗素子の電気特性を示す図である。
【図４】試作した非線形抵抗素子（試料#3）の電気特性を示す図である。
【図５】（Ａ）は比較例を示す図である。（Ｂ）は実施例を示す図である。
【図６】（Ａ）乃至（Ｃ）は実施例を示す図である。
【図７】本発明の第２実施形態の素子の断面を模式的に例示した図である。
【図８】本発明の第３の実施形態のスイッチング素子を説明する図である。
【図９】本発明の第４の実施形態の半導体装置の断面を模式的に示す図である。
【発明を実施するための形態】
【００３３】
本発明の例示的な実施形態について図面を参照して説明する。
【００３４】
（第１の実施形態）
本発明の第１の実施形態は、電気特性に優れた２端子選択素子（セレクタ）に関する。図１は、本実施形態の構成を説明する図であり、非線形抵抗素子の断面が模式的に示されている。図１に示すように、非線形抵抗素子１００は、第１電極１０１と、カルコゲナイド薄膜からなる第１の中間層（第１中間層）１０２と、アモルファス・カルコゲナイド薄膜からなる非線形抵抗層１０３と、さらに、カルコゲナイド薄膜からなる第２の中間層（第２中間層）１０４と、第２電極１０５が順に積層された構造をとっている。
【００３５】
第１電極１０１の材料は、例えば、チタン（Ti）、バナジウム（V）、ジルコニウム（Zr）、ニオブ（Nb）、タンタル（Ta）、ハフニウム（Hf）、タングステン（W）の何れかを主成分とする金属を用いることができる。
【００３６】
また、第１電極１０１の材料は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする窒化物を用いることができる。
【００３７】
さらに、第１電極１０１の材料は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする窒化物と、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属の積層構造であっても良い。この場合、第１電極１０１の下面側を窒化物とし、第１の中間層１０２と接する第１電極１０１の上面側を非窒化物とすると好適である。
【００３８】
第１の中間層１０２は、例えば、ゲルマニウム（Ge）またはシリコン（Si）の何れか１つ以上と、セレン（Se）、テルル（Te）、硫黄（S）の何れか１つ以上を含むカルコゲナイド材料を用いることができる。
【００３９】
さらに、第１の中間層１０２は、ヒ素(As)、アンチモン（Sb）、窒素(Z)の何れか１つ以上を含んでいても良い。
【００４０】
第１の中間層１０２のカルコゲナイド膜は、アモルファスでも多結晶でもよく、その結晶性は問わない。
【００４１】
非線形抵抗層１０３の材料としては、GeまたはSiの何れか１つ以上と、Se、Te、Sの何れか１つ以上を含むアモルファス・カルコゲナイドを用いることができる。
【００４２】
さらに、非線形抵抗層１０３は、As、Sb、Nの何れか１つ以上を含んでいても良い。非線形抵抗層１０３はアモルファス状態のカルコゲナイド薄膜である。
【００４３】
第２の中間層１０４は、例えば、GeまたはSiの何れか１つ以上と、Se、Te、Sの何れか１つ以上を含むカルコゲナイド材料を用いることができる。さらに、第２の中間層１０４は、As、Sb、Nの何れか１つ以上を含んでいても良い。第２の中間層１０４のカルコゲナイド膜は、アモルファスでも多結晶でもよく、その結晶性は問わない。
【００４４】
第２電極１０５は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属を用いることができる。また、第２電極１０５は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする窒化物を用いることができる。さらに、第２電極１０５の材料は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属と、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする窒化物の積層構造であっても良い。この場合、第２電極１０５の上面側を窒化物とし、第２の中間層１０４と接する第２電極１０５の下面側を非窒化物とすることが好適である。
【００４５】
本実施形態の非線形抵抗素子構造の具体的な形成方法の例を以下に示す。
【００４６】
基板上に、第１電極１０１として例えば、膜厚10nm(nanometer)の窒化チタン(TiN)膜と膜厚2nmのチタン（Ti）膜の積層膜を堆積する。成膜方法には、DC(Direct Current)スパッタリング法を用いた。
【００４７】
例えば、10e-6 （１０のマイナス６乗）Pa（Pascal）程度まで減圧されたスパッタリングチャンバー内部に、アルゴン（Aｒ）ガスと窒素（N2）ガスを導入し、Tiターゲットに500W(Wattages)〜2kW(kilo-W)のDC（Direct Current）電力を印加することで、TiN膜を堆積する。
【００４８】
その後、N2ガスの供給を停止しArガスのみの導入でTi膜を堆積する。
【００４９】
続いて、第１の中間層１０２を形成する。第１の中間層１０２として、例えば、膜厚5nmのGe-Se系のカルコゲナイド膜を堆積する。成膜方法には、Geターゲットと、Ge20Se80などの組成のGe-Se化合物ターゲットを用いた同時スパッタリング法を用いた。
【００５０】
例えば、10e-6 Pa程度まで減圧されたスパッタリングチャンバー内部に、Arガスを導入し、Geターゲットには10W〜500WのDCまたはRF（Radio Frequency）電力、Ge-Se化合物ターゲットには100W〜2kWのRF電力を印加した。
【００５１】
Ge-Se化合物ターゲットの組成、あるいは、同時スパッタリングする際のGeターゲットとGe-Se化合物ターゲットに投入する電力を調整することにより、第１の中間層１０２の組成を調整することができる。また、同時スパッタリングの際に、Arガスに加えてN2ガスを用いると、第１の中間層１０２に窒素を添加することができる。
【００５２】
次に、非線形抵抗層１０３を形成する。非線形抵抗層１０３を例えば、膜厚20nmのGe-Se系のカルコゲナイドのアモルファス膜を堆積する。成膜方法には、GeターゲットとGe20Se80などの組成のGe-Se化合物ターゲットを用いた同時スパッタリング法を用いた。
【００５３】
例えば、10e-6 Pa程度まで減圧されたスパッタリングチャンバー内部に、Arガスを導入し、Geターゲットには10W〜500WのDCまたはRF電力、Ge-Se化合物ターゲットには100W〜2kWのRF電力を印加した。同時スパッタリングする際のGeターゲットとGe-Se化合物ターゲットに投入する電力を調整することにより、非線形抵抗層１０３の組成を調整することができる。また、同時スパッタリングの際に、Arガスに加えてN2ガスを用いると、非線形抵抗層１０３に窒素を添加することができる。
【００５４】
続いて、第２の中間層１０４を形成する。第２の中間層１０４として、例えば、膜厚5nmのGe-Se系のカルコゲナイド膜を堆積する。
【００５５】
成膜方法には、GeターゲットとGe20Se80などの組成のGe-Se化合物ターゲットを用いた同時スパッタリング法を用いた。例えば、10e-6 Pa程度まで減圧されたスパッタリングチャンバー内部に、Arガスを導入し、Geターゲットには10W〜500WのDCまたはRF電力、Ge-Se化合物ターゲットには100W〜2kWのRF電力を印加した。
【００５６】
Ge-Se化合物ターゲットの組成、あるいは、同時スパッタリングする際のGeターゲットとGe-Se化合物ターゲットに投入する電力を調整することにより、第２の中間層１０４の組成を調整することができる。また、同時スパッタリングの際に、Arガスに加えてN2ガスを用いると、第２の中間層１０４に窒素を添加することができる。
【００５７】
続いて、第２電極１０５として、例えば、膜厚2nmのTiと膜厚25nmのTiN膜の積層膜を堆積する。成膜方法には、DCスパッタリング法を用いた。例えば、10e-6 Pa程度まで減圧されたスパッタリングチャンバー内部に、Arガスを導入し、Tiターゲットに500W〜2kWのDC電力を印加することで、Ti膜を堆積する。その後、さらにN2ガスを導入し、TiN膜を堆積する。
【００５８】
素子化のためにはいわゆるフォトリソグラフィーとドライエッチングにより微細加工技術を用いるのが好適である。
【００５９】
本実施形態の非線形抵抗素子は、熱安定性が高く、所謂シリコン集積回路プロセスを経た後も良好な電気特性を維持し、素子選択性に優れた２端子選択素子（セレクタ）である。また、使用時のジュール熱に対する耐性も高く、長期間にわたって安定に使用することができる。
【００６０】
（第１の比較例）
第１の実施形態における第１の比較例として、関連技術による２端子の非線形抵抗素子の例を、図２を用いて説明する。
【００６１】
図２に示すように、関連技術による非線形抵抗素子２００は、第１電極２０１と、非線形抵抗層２０３と、さらに、第２電極２０５が順に積層された構造をとっている。
【００６２】
第１電極２０１、および、第２電極２０５の材料は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属を用いることができる。また、第１電極２０１、および、第２電極２０５の材料は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする窒化物を用いることができる。さらに、第１電極２０１、および、第２電極２０５の材料は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする窒化物と、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属の積層構造であっても良い。
【００６３】
非線形抵抗層２０３の材料としては、GeまたはSiの何れか１つ以上と、Se、Te、Sの何れか１つ以上を含むアモルファス・カルコゲナイドを用いることができる。さらに、非線形抵抗層２０３は、As、Sb、Nの何れか１つ以上を含んでいても良い。
【００６４】
比較例の非線形抵抗素子は、例えば以下のように製造される。
【００６５】
基板上に、第１電極２０１として例えば、膜厚10nmのTiN膜を堆積する。成膜方法には、DCスパッタリング法を用いた。例えば、10e-6 Pa程度まで減圧されたスパッタリングチャンバー内部に、ArガスとN2ガスを導入し、Tiターゲットに500W〜2kWのDC電力を印加することで、TiN膜を堆積する。Arガスのみを導入した場合には、Ti膜を堆積することができる。また、ガスを切り替えることで、TiNとTiの積層膜を堆積することができる。
【００６６】
続いて、非線形抵抗層２０３を形成する。非線形抵抗層２０３を、例えば、膜厚50nmのGe-Se系のカルコゲナイドのアモルファス膜を堆積する。成膜方法には、GeターゲットとGe20Se80などの組成のGe-Se化合物ターゲットを用いた同時スパッタリング法を用いた。例えば、10e-6 Pa程度まで減圧されたスパッタリングチャンバー内部に、Arガスを導入し、Geターゲットには10W〜500WのDCまたはRF電力、Ge-Se化合物ターゲットには100W〜2kWのRF電力を印加した。Ge-Se化合物ターゲットの組成、あるいは、同時スパッタリングする際のGeターゲットとGe-Se化合物ターゲットに投入する電力を調整することにより、非線形抵抗層２０３の組成を調整することができる。また、同時スパッタリングの際に、Arガスに加えてN2ガスを用いると、非線形抵抗層２０３に窒素を添加することができる。
【００６７】
次に、第２電極２０５として例えば、膜厚25nmのTiN膜を堆積する。第２電極２０５の成膜には、第１電極２０１と同様に、ArガスとN2ガスを用いた、DCスパッタリング法を用いた。Arガスのみを用いた場合には、Ti膜を堆積することができる。また、ガスを切り替えることで、TiとTiNの積層膜を堆積することができる。
【００６８】
素子化のためには、いわゆるフォトリソグラフィーとドライエッチングにより微細加工技術を用いるのが好適である。
【００６９】
比較例のデバイス構造の非線形抵抗素子は、熱安定性が低く、所謂Si集積回路プロセスの熱履歴により、特性劣化を生じ、また、特性ばらつきが大きくなる。また、使用時のジュール熱に対する耐性も低く、長期間にわたって安定に使用できなかった。
【００７０】
（実験例  組成）
上記した比較例のデバイス構造は熱安定性に劣るが、最も単純なM/S/M（金属／半導体／金属）構造をとっており、中間の半導体材料と電気特性の関係を調べるためには適した構造でもある。
【００７１】
本実施形態の非線形抵抗素子で使用するカルコゲナイド材料は、その構成する元素と組成、ならびに、結晶性で電気特性が変化する。したがって、関連技術の構造の素子を用いて、あらかじめカルコゲナイド材料と電気特性の関係性を調べておくと効率的である。
【００７２】
以下に、図２の比較例の構造を用いて、非線形抵抗層２０３の材料組成と電気特性の関係性を調べた例を示す。表1は、作製した試料の例である。
【００７３】
【表１】
2020161723.tif 000003
【００７４】
試料１は、Geの割合が65.0at%(atomic percentage：原子パーセント)、Seの割合が35.0at%、膜厚が約11nmであった。
【００７５】
試料２は、Geの割合が57.3at%、Seの割合が42.7at%、膜厚が約39nmであった。
【００７６】
試料３は、Geの割合が46.3at%、Seの割合が53.7at%、膜厚が約50nmであった。
【００７７】
また、カルコゲナイド材料の組成から平均配位数を求めることができる。例えば、GeとSiの合計の組成割合をx、AsとSbとNの合計の組成割合をy、SとSeとTeの合計の組成割合をzとすると、平均配位数は、次式（１）で表される。
4x+3y+2z                  ・・・（１）
（ただし、x+y+z=1）
【００７８】
試作した試料の平均配位数も表１に示した。
【００７９】
平均配位数は、本実施の形態に述べたGe-Se系のみならず、As-Se系、Ge-Sb-Te系、Ge-Sb-Se系、Ge-As-Se系、Ge-As-Te系、あるいは、より複雑なGe-Sb-N-Se系、Ge-Si-As-Se系などにおいても同様に算出できる。各試料の組成から算出した平均配位数も表1に記載した。
【００８０】
図３に、試作した非線形抵抗素子の電気特性を示す。図３の横軸は、非線形抵抗素子に印加されるバイアス電圧(Volt)、縦軸は非線形抵抗素子に流れる電流（Ampere）である(対数表示：１E-3、１E-6、１E-9、１E-12は1mA(milliampere）、1μA(microampere)、1nA(nanoampere）、1pA(picoampere))。
【００８１】
図３において、#１〜＃３は、試料１〜試料３の電気的特性（電圧―電流（V-I）特性）である。試料１および試料２では、低バイアス下でも素子は低抵抗状態であり、また、明確な電流ジャンプは見られなかった。試料１および試料２の電気的特性において、非線形性は弱く、２端子選択素子用途には適さない電気特性であった。
【００８２】
一方、試料３では、低バイアス時には高抵抗状態であり、約1.8Vに急峻な電流ジャンプが見られ、1.8V以上の高バイアス時には、低抵抗状態となっている。試料３では、２端子選択素子用途には適した非線形性を得られた。この電気特性の非線形性の差異は、平均配位数の差異で説明できる。
【００８３】
表１にあるように、試料１の組成から計算される平均配位数は、3.30である。また、試料２の組成から計算される平均配位数は、3.15である。ともに、平均配位数は３を超えている。
【００８４】
一方、試料３の組成から計算される平均配位数は、2.93であり、3以下である。
【００８５】
平均配位数が3以下の場合には、試料３と同様に電気特性に急峻な電流ジャンプが見られ、２端子選択素子用途には適した大きな非線形性が得られることを確認している。
【００８６】
非特許文献２には、カルコゲナイドガラスのバルク材料に関して、平均配位数（coordination number）とバンドギャップなどの物性の関連性について記載されている。非特許文献２によれば、バルクのカルコゲナイドガラス(Ge-S, Ge-Se)では、平均配位数が2.4から2.67に大きくなるに従い、バンドギャップ（Eg）が大きくなる。非特許文献２のFig. ６によれば、Ge-S（Se）では、バンドギャップ（Eg）は平均配位数が2.67で極大となり、さらに平均配位数が大きくなると、バンドギャップ（Eg）は急激に低下する。
【００８７】
試料３の電気特性についてさらに解析した。図４は、試料３の電気特性の解析結果を示す図である。図４の横軸は印加電界E(MV(MegaVolt)/cm）の平方根√E、縦軸は電流密度J／印加電界E（A（Ampere）/MV(MegaVolt) cm）である（縦軸：J/E＝σ（電気伝導率））低バイアス時（すなわち、第１、第２電極間の印加電圧が低いとき）の高抵抗状態（電気伝導率（J/E＝σ）が低い状態）において、印加電界Eの平方根（√E）と、電流密度J／印加電界Eの対数log（J/E）との関係は、図４に、破線で示すように、ほぼ線形であった。
【００８８】
したがって、この素子の低バイアスでの高抵抗状態では、プール＝フレンケル（Poole-Frenkel）型の伝導がおきていると考えられる。
【００８９】
プール＝フレンケル型の伝導では、バンドギャップの大きさと、電荷トラップの深さと密度は電気特性に重要な影響を与える。
【００９０】
関連技術の素子構造による実験結果から導かれることは、平均配位数が3以上では、プール＝フレンケル型の伝導を得るための十分なバンドギャップが確保されず、必要な非線形性が得られない、ということである。非線形性を得るためには、平均配位数を３以下にし、十分なバンドギャップを確保し、プール＝フレンケル型の伝導による高抵抗状態を出現させる必要がある。
【００９１】
したがって、２端子選択素子用途において、非線形抵抗層にカルコゲナイドを用いる場合には、平均配位数が３以下である領域を設ける必要がある。
【００９２】
平均配位数を３以下となる組成は、例えばGe(+Si)-Se系では、GeとSiを合わせた組成比は50at%以下である。すなわち、組成：Ge(+Si)x-Se(1-x)の平均配位数は4x+2(1-x)=2x+2で与えられる。2x+2≦3から、x≦0.5=50at%となる。
【００９３】
この時の組成は、例えば、Ge50Se50、または、Ge25Si25Se50などである。
【００９４】
さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、SiあるいはGeの添加量を下げればよい。
【００９５】
最大のバンドギャップは、平均配位数が非特許文献２の閾値の2.67の時に得られる。
【００９６】
また、Ge22As20Se58のカルコゲナイドガラス材とSiあるいはGeの同時スパッタ法などで組成を調整する場合には、最終的なGeとSiを合わせた組成比が42.6at%以下の時に平均配位数は3以下となる。組成：Ge(+Si)xAsySezにおいて、y=(20/100)t, z=(58/100)tとすると、x+y+z=x+(78/100)t=1からt=(50/39)(1-x)が成り立つ。平均配位数は、4x+3*(20/100)t+2*(58/100)t=4x+(88/50)t=4x+88/39(1-x)=(68/39)x+88/39となり、これが3以下の場合、x≦29/68=0.426≒43at%となる。
【００９７】
この時の組成は、例えば、Ge42at%, As15at%, Se43at%、あるいは、Ge16at%, Si26at%, As15at%, Se43at%などである。
【００９８】
さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、SiあるいはGeの添加量を下げればよいことは明らかである。
【００９９】
As40Se60のカルコゲナイドガラス材とSiあるいはGeの同時スパッタ法などで組成を調整する場合には、最終的なGeとSiを合わせた組成比が37.5at%以下の時に、平均配位数は3以下となる。組成：Ge(+Si)xAsySezにおいて、y=(2/5)t, z=(3/5)tとすると（ただし、x+y+z=x+t=1）、平均配位数は、4x+3*(2/5)t+2*(3/5)t=4x+(12/5)t=4x+12/5(1-x)=(8/5)x+12/5となり、これが3以下となるには、x≦3/8=0.375=37.5at%となる。
【０１００】
この時の組成は例えば、Ge37.5at%, As25at%, Se37.5at%、または、Si37.5at%, As25at%, Se37.5at%、あるいは、Ge17.5at%, Si20.5at%, As25at%, Se37.5at%などである。
【０１０１】
GeとSiを合わせた組成比が37.5at%であれば、SiとGeの割合を変えても平均配位数は同じである。
【０１０２】
さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、SiあるいはGeの添加量を下げればよい。
【０１０３】
同様に、Sb40Se60のカルコゲナイドガラス材とSiあるいはGeの同時スパッタ法などで組成を調整する場合には、最終的なGeとSiを合わせた組成比が37.5at%以下の時に平均配位数は3以下となる。
【０１０４】
この時の組成は例えば、Ge37.5at%, Sb25at%, Se37.5at%、または、Si37.5at%, Sb25at%, Se37.5at%、あるいは、Ge17.5at%, Si20.5at%, Sb25at%, Se37.5at%などである。
【０１０５】
GeとSiを合わせた組成比が37.5at%であれば、SiとGeの割合を変えても平均配位数は同じである。
【０１０６】
さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、SiあるいはGeの添加量を下げればよい。
【０１０７】
また、Ge1-As2-Se3のカルコゲナイド材料とSiあるいはGeの同時スパッタ法などで組成を調整する場合には、最終的なGeとSiを合わせた組成比が37.5at%以下の時に平均配位数は3以下となる。
【０１０８】
この時の組成は例えば、Ge37.5at%, As25at%, Se37.5at%、あるいは、Ge12.5at%, Si25at%, As25at%, Se37.5at%などである。
【０１０９】
GeとSiを合わせた組成比が37.5at%であれば、SiとGeの割合を変えても平均配位数は同じである。さらにバンドギャップを大きくする場合には、平均配位数を下げればよく、SiあるいはGeの添加量を下げればよい。
【０１１０】
バルクのカルコゲナイドガラス材料の平均配位数は、構造の指標の１つともなる。例えば、平均配位数が2.4の時は、最もガラスになりやすいとされ、また、平均配位数が2.4以下では、液体的になるとされている。
【０１１１】
反対に、平均配位数が大きくなる場合には、平均配位数の増加とともに原子間の結合は3次元的になり、より固体的で変形しにくい構造となる。
【０１１２】
こうした構造的な特徴は熱安定性にも表れる。たとえば、平均配位数が2.93であるGe-Seアモルファス薄膜に、波長532nm（nanometer）（緑）のレーザー光を約0.1mW(milli watt)で５分間照射すると、照射部分が黒く変色し（図５（Ａ））、ラマンスペクトルにも、若干の変化が生じる。
【０１１３】
これは、レーザー照射により、温度が上がり、構造変化、あるいは、Seの脱離などによる膜質、結合状態などが変化したことを示している。
【０１１４】
しかし、平均配位数が3.15であるGe-Seアモルファス薄膜に、波長532nm（緑）のレーザー光を約0.1mWで5分間照射してもほとんど影響を受けない（図５（Ｂ））。結合が3次元的になり、熱耐性が向上していることがわかる。
【０１１５】
素子の電気特性においても、平均配位数が3以上の試料１と２では、通常の製造プロセスの熱履歴では、ほとんど特性変化が見られないが、平均配位数が2.93の試料３では、熱処理温度、あるいは熱処理時間に応じて特性が変化する。
【０１１６】
図１に示した本実施形態の非線形抵抗素子構造では、大きな非線形性をもつ平均配位数が３以下である非線形抵抗層１０３を、耐熱性に優れた平均配位数が３以上である第１の中間層１０２、および、第２の中間層１０４で挟みこむ構造をとっている。同種の熱耐性のある材料組成で、非線形抵抗層１０３を覆うことで、比較的蒸気圧の高く不安定になりやすいAs, Sbなどの第15族元素、および、S, Se, Teなどの第16族元素（カルコゲン）の界面での濃度変化を最小限に抑え、熱耐性を向上させることができた。
【０１１７】
この時の、第１の中間層１０２、非線形抵抗層１０３、および、第２の中間層１０４における、膜厚方向に対する平均配位数の推移は、図６（Ａ）のようになる。図６（Ａ）において、横軸は膜厚、縦軸は平均配位数である。
【０１１８】
第１の中間層１０２、および、第２の中間層１０４では、平均配位数は３より大きく、非線形抵抗層１０３では、平均配位数は３より小さい。両側の第１及び第２電極と接している部分では、平均配位数は３より大きく熱耐性に優れた材料を用い、中央部の非線形抵抗層では、平均配位数は３より小さく非線形抵抗が得られる構造である。
【０１１９】
また、両側の第１及び第２電極と接している第１の中間層１０２、および、第２の中間層１０４は、平均配位数は３より大きいことから、バンドギャップが小さいことも特徴である。この結果、電極との界面でショットキーバリヤが抑制され、非線形抵抗素子のコンタクト抵抗が改善されている。
【０１２０】
第１の中間層１０２、および、第２の中間層１０４の本質は、熱耐性があり、また、非線形抵抗を担う非線形抵抗層１０３との界面で、比較的蒸気圧の高く不安定になりやすい第15族元素、および、第16族元素（カルコゲン）の濃度変化を最小限に抑え、かつ、バンドギャップが小さいことである。
【０１２１】
この目的のためには、第１の中間層１０２、および、第２の中間層１０４はアモルファスであっても結晶であってもよく、その結晶性は問わない。
【０１２２】
また、図６（Ａ）の例では、第１の中間層１０２と非線形抵抗層１０３の界面、および、非線形抵抗層１０３と第２の中間層１０４の界面で、平均配位数が急峻に変化する例を示した。
【０１２３】
しかし、図６（Ｂ）に示すように、非線形抵抗層１０３内で平均配位数が膜方向に連続的に変化しても、効果は同様である。図６（Ｂ）の例では、第１中間層１０２と非線形抵抗層１０３、および、非線形抵抗層１０３と第２中間層１０４は、図６（Ａ）のような明確な界面を持たずに接しており、カルコゲナイド材料の組成、および、平均配位数が膜厚方向に連続的に変化している。第１電極１０１、第２電極１０５と接する部分（図６（Ａ）の第１中間層１０２、第２中間層１０４に対応する部分）では、平均配位数は大きく３以上とし（図６（Ｂ）の左端と右端）、電極と接しない非線形抵抗層１０３内部のどこかの場所で、平均配位数は３以下で大きな非線形抵抗を示す領域を設けることが望ましい。図６（Ｂ）の例では、平均配位数は、膜厚方向の一端、及び他端の３．０以上から、膜厚方向中央部に向かって下がる傾斜特性を有し、膜厚方向中央部で最小（極小）となる。膜厚方向中央部での平均配位数は２．４又はそれ以上としてもよい。なお、非線形抵抗層１０３において、平均配位数が最小（極小）となる箇所は膜厚中央部でなくてもよい。また、非線形抵抗層１０３において、平均配位数の膜厚方向のプロファイルにおいて、複数の箇所で極小値をとるようにしてもよい。
【０１２４】
さらに、図６（Ｃ）に示したように、平均配位数が３以上の複数の中間層と、平均配位数が３以下の複数の非線形抵抗層を交互に積み重ねた層を用いても効果は同様である。図６（Ｃ）の例では、第１電極１０１と第２電極１０５の間において、第１中間層１０２（平均配位数は３以上）の上に、非線形抵抗層１０３（平均配位数は３以下）と第２中間層１０４（平均配位数は３以上）とをこの順に積層してなる組を複数組備えている。
【０１２５】
（第２の実施形態）
本発明の第２の実施形態として、前記第１の実施形態で説明した非線形抵抗素子の素子化について説明する。図７は、前記第１の実施形態で説明した非線形抵抗素子１００を半導体集積回路装置内に作り込む際の素子構造の例を素子７００として示している。
【０１２６】
基板７０９上に銅（Cu）電極７０８が形成され、第1の絶縁膜７０６と、第2の絶縁膜７０７とで埋め込まれている。
【０１２７】
第2の絶縁膜７０７には開口部が設けられ、開口部を覆うように第１電極７０１としてTiNが形成されている。
【０１２８】
TiNによりCu電極７０８は覆われているので、プロセス中にCu電極７０８が酸化、あるいは、腐食されることを防ぐことができる。
【０１２９】
さらに、第１電極７０１の上には、第１の中間層７０２として平均配位数が３以上のカルコゲナイド膜が形成され、さらにその上には、非線形抵抗層７０３として平均配位数が３以下のアモルファス・カルコゲナイド膜が形成されている。
【０１３０】
非線形抵抗層７０３の上には、第２の中間層７０４として平均配位数が３以上のカルコゲナイド膜が形成され、さらに、第２電極７０５としてTiNが形成されている。
【０１３１】
素子７００は、この後さらに絶縁膜で埋め込まれ、第２電極７０５に対してスルーホールが形成される。スルーホール形成時のエッチングストッパー、および、電気コンタクト材料として、TiNに代表される金属窒化物は、電気特性的にも、プロセス整合性の観点でも優れている。
【０１３２】
第１電極７０１、および、第２電極７０５の材料は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属を用いることができる。あるいは、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属窒化物を用いることができる。さらに、例えば、Ti、V、Zr、Nb、Ta、Hf、Wの何れかを主成分とする金属とこれらの窒化物の積層膜を用いることができる。金属と窒化物の積層膜を用いる際には、非線形抵抗層７０３と接する面、すなわち、第１電極７０１では上面側、第２電極７０５では下面側を金属とし、反対側の第１電極７０１の下面側、第２電極７０５の上面側を窒化物とすると好適である。
【０１３３】
第１の中間層７０２、および、第２の中間層７０４には、配位数が３以上で、GeまたはSiの何れか１つ以上と、Se、Te、Sの何れか１つ以上を含むカルコゲナイドを用いることができる。さらに、第２の中間層７０４はAs、Sb、Nの何れか１つ以上を含んでいても良い。
【０１３４】
非線形抵抗層７０３の材料としては、GeまたはSiの何れか１つ以上と、Se、Te、Sの何れか１つ以上を含むアモルファス・カルコゲナイドを用いることができる。さらに、非線形抵抗層７０３は、As、Sb、Nの何れか１つ以上を含んでいても良い。非線形抵抗層７０３の平均配位数は、３．０以下になるように組成を調整する。
【０１３５】
以上、本発明の実施の形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。
【０１３６】
（第３の実施形態）
本発明の第３の実施形態について説明する。本実施形態は、第１の実施形態で説明した非線形抵抗素子と不揮発性の抵抗変化素子を含むスイッチング素子を有するクロスバースイッチに関するものである。不揮発性の抵抗変化素子は、活性電極と、不活性電極と、前記活性電極と、前記不活性電極に挟まれた抵抗変化膜で構成された２端子型の素子である。詳細は、本願発明者らの一部を含む発明者による特許文献６等が参照される。
【０１３７】
本実施形態のクロスバースイッチの構成を説明する。 図８は本実施形態のクロスバースイッチの一構成例を示す等価回路図である。本実施の形態のクロスバースイッチは、複数のスイッチング素子１３０がアレイ状に設けられている。スイッチング素子１３０は、不揮発性抵抗変化素子１３１、１３２と、非線形抵抗素子１２１、１２２とを有する。
【０１３８】
不揮発性抵抗変化素子１３１、１３２はそれぞれの不活性電極同士が接続されている。不揮発性抵抗変化素子１３１の活性電極は第１配線１４１に接続されている。不揮発性抵抗変化素子１３２の活性電極は第２配線１４２に接続されている。
【０１３９】
非線形抵抗素子１２１の２つの電極のうち、一方の電極が不揮発性抵抗変化素子１３１の不活性電極に接続され、他方の電極が第３配線１４３に接続されている。非線形抵抗素子１２２の２つの電極のうち、一方の電極が不揮発性抵抗変化素子１３２の不活性電極に接続され、他方の電極が第４配線１４４に接続されている。
【０１４０】
図８に示す例では、第１配線１４１と第３配線１４３が平行に配置され、第２配線１４２と第４配線１４４が平行に配置されている。第１配線１４１および第３配線１４３は、他の２つの配線（第２配線１４２および第４配線１４４）と直交している。
【０１４１】
次に、図８に示したスイッチング素子１３０のプログラミングの方法を説明する。不揮発性抵抗変化素子１３１をＯＮ状態（低抵抗状態）へ遷移させる場合、第３配線１４３をグラウンドに接地し、第１配線１４１に閾値電圧（セット電圧）以上の正電圧を印加する。
【０１４２】
一方、不揮発性抵抗変化素子１３１をＯＮ状態からＯＦＦ状態（高抵抗状態）へ遷移させる場合、第１配線１４１をグラウンドに接地し、第３配線１４３に閾値電圧（リセット電圧）以上の正電圧を印加する。
【０１４３】
また、不揮発性抵抗変化素子１３２をＯＮ状態へ遷移させる場合、第４配線１４４をグラウンドに接地し、第２配線１４２に閾値電圧（セット電圧）以上の正電圧を印加する。
【０１４４】
一方、不揮発性抵抗変化素子１３２をＯＮ状態からＯＦＦ状態へ遷移させる場合、第２配線１４２をグラウンドに接地し、第４配線１４４に閾値電圧（リセット電圧）以上の正電圧を印加する。
【０１４５】
このようにして、不揮発性抵抗変化素子１３１のプログラミングは非線形抵抗素子１２１を介して行い、不揮発性抵抗変化素子１３２のプログラミングは非線形抵抗素子１２２を介して行うことができる。 
【０１４６】
上述したように、本発明の第１の実施形態の非線形抵抗素子は優れた非線形性を有している。そのため、プログラミング対象の不揮発性抵抗変化素子を選択するための２端子選択素子として第１の実施形態の非線形抵抗素子を用いることで、スイッチング素子の誤書き込みおよび誤動作を防止することが可能となる。その結果、選択トランジスタを用いない不揮発スイッチング素子が実現でき、集積度と高信頼性に優れたクロスバースイッチを提供することができる。これにより優れたFPGAが製造できる。 
【０１４７】
（第４の実施形態）
本発明の第４の実施の形態として、前記第３の実施形態で説明した非線形抵抗素子と不揮発性の抵抗変化素子を含むスイッチング素子を具現化するための素子構造について説明する。図９は、スイッチング素子を含む半導体装置の断面の一例を模式的に示す図である。
【０１４８】
図９に例示した半導体装置１は、スイッチング素子２２ａ、２２ｂを有する。 スイッチング素子２２ａは、活性電極（第１配線５ａ）、抵抗変化膜９および第１電極１０と、非線形抵抗変化層１１と、第２電極１２とを有する。
【０１４９】
第１電極１０は、不揮発性抵抗変化素子の不活性電極と、非線形抵抗素子の第１電極（図１の１０１）とを、兼ね備えた多層膜である。
【０１５０】
非線形抵抗変化層１１は、例えば、非線形抵抗素子の第１の中間層（図１の１０２）と、非線形抵抗層（図１の１０３）と、第２の中間層（図１の１０４）とからなる多層膜である。
【０１５１】
また、非線形抵抗変化層１１は、図６（Ａ）に示すように、急峻な界面を持つ３層構造でも良い。あるいは、図６（Ｂ）に示すように、平均配位数が膜圧方向に連続的に変化する単層膜であってもよい。さらには、図６（Ｃ）のように、膜圧方向に、平均配位数が複数回変化する多層膜であってもよい。
【０１５２】
また、第２電極１２は、非線形抵抗素子の第２電極（図１の１０５）と本質的に同じである。
【０１５３】
活性電極（第１配線５ａ）と、抵抗変化膜９と、第１電極１０とから不揮発性抵抗変化素子が形成されている。
【０１５４】
第１電極１０と、非線形抵抗変化層１１と、第２電極１２とから、非線形抵抗素子が形成されている。
【０１５５】
さらに、図９に示す積層体４０は、抵抗変化膜９、第１電極１０、非線形抵抗変化層１１および第２電極１２に相当する。
【０１５６】
スイッチング素子２２ｂは、同様に、活性電極（第１配線５ｂ）、抵抗変化膜９および第１電極１０と、非線形抵抗変化層１１と、第２電極１２とを有する。
【０１５７】
スイッチング素子２２ａ、２２ｂは、抵抗変化膜９、第１電極１０および非線形抵抗変化層１１を共用している構成である。また、スイッチング素子２２ａ、２２ｂのそれぞれに制御電極の役目を果たす第２電極１２が設けられている。スイッチング素子２２ａの第２電極１２はバリアメタル２０ａ、プラグ１９ａを介して第２配線１８ａと接続されている。スイッチング素子２２ｂの第２電極１２はバリアメタル２０ｂ、プラグ１９ｂを介して第２配線１８ｂと接続されている。 
【０１５８】
図９に示すように、多層配線構造は、半導体基板（不図示）上に、層間絶縁膜２、バリア絶縁膜３、層間絶縁膜４、絶縁性バリア膜７、保護絶縁膜１４、層間絶縁膜１７、ハードマスク膜１６、およびバリア絶縁膜２１の順に積層した絶縁積層体を有する。
【０１５９】
多層配線構造は、第１配線５ａ、５ｂと、第２配線１８ａ、１８ｂを有する。層間絶縁膜４およびバリア絶縁膜３に形成された配線溝にバリアメタル６ａ、６ｂを介して第１配線５ａ、５ｂが埋め込まれている。層間絶縁膜１７およびハードマスク膜１６に形成された配線溝に第２配線１８ａ、１８ｂおよびプラグ１９ａ、１９ｂが埋め込まれている。第２配線１８ａ（１８ｂ）とプラグ１９ａ（１９ｂ）とが一体となっており、第２配線１８ａ（１８ｂ）およびプラグ１９ａ（１９ｂ）の側面および底面がバリアメタル２０ａ（２０ｂ）によって覆われている。
【０１６０】
絶縁性バリア膜７に形成された開口部にスイッチング素子２２ａ、２２ｂそれぞれの不揮発性抵抗変化素子の活性電極となる第１配線５ａ、５ｂの上面の一部が露出している。絶縁性バリア膜７の開口部の壁面および絶縁性バリア膜７上に、抵抗変化膜９、第１電極１０、非線形抵抗変化層１１および第２電極１２が順に積層されている。スイッチング素子２２ａ、２２ｂは非線形抵抗素子付き相補型抵抗変化素子である。
【０１６１】
第２電極１２上に保護絶縁膜１４が形成されており、抵抗変化膜９、第１電極１０、非線形抵抗変化層１１、第２電極１２からなる積層体４０の側面が保護絶縁膜１４で覆われている。第１配線５ａ、５ｂがスイッチング素子（不揮発性抵抗変化素子）２２ａ、２２ｂの活性電極の役目を兼ねることで、製造工程数を簡略化し、かつ、電極抵抗を下げることができる。通常のＣｕダマシン配線プロセスに追加工程として、少なくとも２枚のマスクセットを作成するだけで、スイッチング素子（不揮発性抵抗変化素子）を搭載することができる。このため、素子の低抵抗化と低コスト化を同時に達成することができる。
【０１６２】
スイッチング素子２２ａ、２２ｂに用いられる抵抗変化型不揮発素子は、本実施例では、イオン伝導体中における金属イオン移動と電気化学反応とを利用している。不揮発性抵抗変化素子は、電圧の印加、あるいは電流を流すことでオン／オフの制御を行う。不揮発性抵抗変化素子は、例えば、抵抗変化膜９中への第１配線５ａ、５ｂに係る金属の電界拡散を利用してオン／オフの制御を行う。 
【０１６３】
次に、図９に示す膜の構成について説明する。
【０１６４】
不図示の半導体基板は、半導体素子が形成された基板である。半導体基板には、例えば、シリコン基板、単結晶基板、ＳＯＩ（Silicon on Insulator）基板、ＴＦＴ（Thin Film Transistor）基板、液晶製造用基板等の基板を用いることができる。 
【０１６５】
層間絶縁膜２は、半導体基板上に形成された絶縁膜である。層間絶縁膜２には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等を用いることができる。層間絶縁膜２は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜４には、層間絶縁膜２と同種の膜を用いることが可能である。 
【０１６６】
バリア絶縁膜３は、層間絶縁膜２および層間絶縁膜４の間に設けられた、バリア性を有する絶縁膜である。バリア絶縁膜３は、第１配線５ａ、５ｂを配線溝に形成する際にエッチングストップ層としての役割を有する。バリア絶縁膜３として、例えば、シリコンナイトライドＳｉＮ膜、シリコンカーバイド（ＳｉＣ）膜、シリコンカーボンナイトライド（ＳｉＣＮ）膜等を用いることが可能である。 
【０１６７】
絶縁性バリア膜７は層間絶縁膜４上に形成された絶縁膜である。絶縁性バリア膜７には、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、水素化シリコンオキシカーバイド（ＳｉＯＣＨ）膜）等を用いることができる。
【０１６８】
絶縁性バリア膜７は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜２には、第１配線を埋め込むための配線溝が形成されており、当該配線溝にバリアメタル６ａ、６ｂを介して第１配線５ａ、５ｂが埋め込まれている。
【０１６９】
第１配線５ａ、５ｂは、層間絶縁膜４およびバリア絶縁膜３に形成された配線溝にバリアメタル６ａ、６ｂを介して埋め込まれた配線である。
【０１７０】
第１配線５ａ、５ｂは、スイッチング素子２２ａ、２２ｂの不揮発性抵抗変化素子の活性電極を兼ね、抵抗変化膜９と接触している。なお、第１配線５ａ、５ｂと抵抗変化膜９との間には、電極層などが挿入されていてもよい。電極層が形成される場合は、電極層と抵抗変化膜９は連続工程にて堆積され、連続工程にて加工される。また、抵抗変化膜９の下部がコンタクトプラグを介して下層配線に接続されることはない。第１配線５ａ、５ｂには、抵抗変化膜９において拡散、イオン電導可能な金属が用いられ、例えば、Ｃｕ等を用いることができる。第１配線５ａ、５ｂは、アルミニウム（Ａｌ）やマンガン（Ｍｎ）と合金化されていてもよい。
【０１７１】
バリアメタル６ａ、６ｂは、第１配線５ａ、５ｂに係る金属が層間絶縁膜２や下層へ拡散することを防止するために、配線の側面乃至底面を被覆する、バリア性を有する導電性膜である。バリアメタル６ａ、６ｂには、例えば、第１配線５ａ、５ｂがＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。 
【０１７２】
絶縁性バリア膜７は、第１配線５ａ、５ｂを含む層間絶縁膜４上に形成され、第１配線５ａ、５ｂに係る金属（例えば、Ｃｕ）の酸化を防いだり、層間絶縁膜４中への第１配線５ａ、５ｂに係る金属の拡散を防いだり、第２電極１２、非線形抵抗変化層１１、第１電極１０および抵抗変化膜９の加工時にエッチングストップ層としての役割を有する。絶縁性バリア膜７には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、およびそれらの積層構造等を用いることができる。絶縁性バリア膜７は、保護絶縁膜１４およびハードマスク膜１６と同一材料であることが好ましい。
【０１７３】
絶縁性バリア膜７は、第１配線５ａ、５ｂ上にて開口部を有する。絶縁性バリア膜７の開口部においては、第１配線５ａ、５ｂと抵抗変化膜９が接している。絶縁性バリア膜７の開口部は、第１配線５ａ、５ｂの領域内に形成されている。このようにすることで、凹凸の小さい第１配線５ａ、５ｂの表面上に不揮発性抵抗変化素子を形成することができるようになる。絶縁性バリア膜７の開口部の壁面は、第１配線５ａ、５ｂから離れるにしたがって広くなるテーパ面となっている。絶縁性バリア膜７の開口部のテーパ面は、第１配線５ａ、５ｂの上面に対し８５°以下に設定されている。このようにすることで、第１配線５ａ、５ｂと抵抗変化膜９の接続部の外周（絶縁性バリア膜７の開口部の外周部付近）における電界集中が緩和され、絶縁耐性を向上させることができる。 
【０１７４】
抵抗変化膜９は、抵抗が変化する膜である。抵抗変化膜９は、第１配線５ａ、５ｂ（不揮発性抵抗変化素子の下部電極）に係る金属の作用（拡散、イオン伝動など）により抵抗が変化する材料を用いることができる。該不揮発性抵抗変化素子の抵抗変化を金属イオンの析出によって行う場合には、イオン伝導可能な膜が用いられ、例えば、Ｔａを含む酸化物絶縁膜であって、五酸化タンタル（Ｔａ２Ｏ５）、タンタルシリコン酸化物（ＴａＳｉＯ）等を用いることができる。
【０１７５】
また、抵抗変化膜９は、下からＴａ２Ｏ５、ＴａＳｉＯの順に積層した積層構造とすることができる。
【０１７６】
このような積層構造とすることで、抵抗変化膜９を固体電解質として用いた場合に、低抵抗時（オン時）にイオン伝導層内部に形成される金属イオン（例えば、銅イオン）よる架橋を、Ｔａ２Ｏ５層で分断することで、オフ時に金属イオンを容易に回収することができるようになる。このため、スイッチング特性を向上させることができる。
【０１７７】
抵抗変化膜９は、第１配線５ａ、５ｂ、絶縁性バリア膜７の開口部のテーパ面、および絶縁性バリア膜７上に形成されている。抵抗変化膜９は、第１配線５ａ、５ｂと抵抗変化膜９の接続部の外周部分が少なくとも絶縁性バリア膜７の開口部のテーパ面上に沿って設けられている。
【０１７８】
多層構造の第１電極１０のうち、抵抗変化膜９と直接接している下側の層には、第１配線５ａ、５ｂに係る金属よりもイオン化しにくく、抵抗変化膜９において拡散、イオン電導しにくい金属が用いられることが好ましい。例えば、白金（Ｐｔ）、ルテニウム（Ｒｕ）等を用いることができる。また、Ｐｔ、Ｒｕ等の金属材料を主成分とした、ルテニウム／タンタル合金（ＲｕＴａ）、ルテニウム／チタン合金（ＲｕＴｉ）などを用いても良い。
【０１７９】
第１電極１０は下側面で抵抗変化膜９と直接接しており、上側面で非線形抵抗変化層１１に接している。第１電極１０のうち、非線形抵抗変化層１１と接している上層側（図１の第１の中間層１０２に相当）には、仕事関数の制御、および、密着性の制御のために、例えば、Ti、V、Zr、Nb、Ta、Hf、Wなどが用いられる。
【０１８０】
また、第１電極１０内部での相互拡散を防ぐために、第１電極１０の中間の層には金属窒化物を挿入することが好適である。第１電極１０の中間の層としては、例えば、Ti、V、Zr、Nb、Ta、Hf、Wなどの窒化物が好適である。
【０１８１】
非線形抵抗変化層１１（図１の第１の中間層１０２と非線形抵抗層１０３と第２の中間層１０４からなる多層膜構造に相当）には、カルコゲナイド材料を用いる。
【０１８２】
非線形抵抗変化層１１は、例えば、GeまたはSiの何れか１つ以上と、Se、Te、Sの何れか１つ以上を含むカルコゲナイド材料が適している。As、Sb、Nの何れか１つ以上を含んでいても良い。Ge-Se系、As-Se系、Ge-Sb-Te系、Ge-Sb-Se系、Ge-As-Se系、Ge-As-Te系、あるいは、Ge-Sb-N-Se系、Ge-Si-As-Se系などが好適である。十分な非線形を得るために、非線形抵抗変化層１１の中央部は、（図１の非線形抵抗層１０３に相当）平均配位数が３．０以下となるように組成を調整されたアモルファス・カルコゲナイド材料を用いる。
【０１８３】
また、熱耐性を得るために、第１電極１０と接する非線形抵抗変化層１１の下面側（図１の第１の中間層１０２に相当）と、第２電極１２と接する非線形抵抗変化層１１の上面側（図１の第２の中間層１０４に相当）は、平均配位数が３．０以上となるように組成を調整されたカルコゲナイド材料を用いる。また、非線形抵抗変化層１１は、平均配位数が３．０以下となるように組成を調整されたアモルファス・カルコゲナイド材料と、平均配位数が３．０以上となるように組成を調整されたカルコゲナイド材料が交互に積層された多層膜でもよい。平均配位数が３．０以上となるように組成を調整されたカルコゲナイド材料は、多結晶でも、アモルファスでもよく、その結晶性は問わない。また、非線形抵抗変化層１１内部での組成変化は、急峻な界面を設けて組成変化させても良いし、急峻な界面を設けずに連続的に組成変化させても良い。
【０１８４】
第２電極１２は、例えば、Ti、V、Zr、Nb、Ta、Hf、Wなどの金属、または、Ti、V、Zr、Nb、Ta、Hf、Wなどの窒化物が用いられる。さらに、第２電極１２に多層構造を用いるとなお良い。第２電極１２は、下側面で非線形抵抗変化層１１に接している。第２電極１２のうち、非線形抵抗変化層１１と接している下層側には、仕事関数の制御、および、密着性の制御のために、例えば、Ti、V、Zr、Nb、Ta、Hf、Wなどが適している。第２電極１２は、上側の面でバリアメタル２０ａ、２０ｂに接している。第２電極１２のうち、バリアメタル２０ａ、２０ｂと接している上層側には、窒化物等を用いると集積化プロセスとの整合性が高い。例えば、Ti、V、Zr、Nb、Ta、Hf、Wなどの窒化物が好適である。プラグ１９ａ、１９ｂを形成するためのビアホールの加工を施す際にエッチングストッパーとして機能する。
【０１８５】
第２電極１２は、バリアメタル２０ａ、２０ｂを介してプラグ１９ａ、１９ｂと電気的に接続されている。第２電極１２とプラグ１９ａ、１９ｂ（厳密にはバリアメタル２０ａ、２０ｂ）とが接する領域の円の直径Ｒ２（またはその領域の面積）は、第１配線５ａ、５ｂと抵抗変化膜９とが接する領域の円の直径Ｒ１（またはその領域の面積）よりも小さくなるように設定されている。このように設定することで、第２電極１２とプラグ１９ａ、１９ｂとの接続部となる層間絶縁膜１７に形成された下穴へのめっき（例えば、銅めっき）の埋め込み不良が抑制され、ボイドの発生を抑制することができるようになる。
【０１８６】
保護絶縁膜１４と絶縁性バリア膜７とは、同一材料であることが好ましい。すなわち、スイッチング素子２２ａ、２２ｂの周囲を全て同一材料で囲むことで材料界面が一体化され、外部からの水分などの浸入を防ぐとともに、スイッチング素子２２ａ、２２ｂ自身からの脱離を防ぐことができるようになる。
【０１８７】
保護絶縁膜１４は、スイッチング素子２２ａ、２２ｂにダメージを与えることなく、さらに抵抗変化膜９からの酸素の脱離を防ぐ機能を有する絶縁膜である。保護絶縁膜１４には、例えば、ＳｉＮ膜、ＳｉＣＮ膜等を用いることができる。保護絶縁膜１４は、ハードマスク膜１６および絶縁性バリア膜７と同一材料であることが好ましい。同一材料である場合には、保護絶縁膜１４と絶縁性バリア膜７およびハードマスク膜１６とが一体化して、界面の密着性が向上し、スイッチング素子２２ａ、２２ｂをより保護することができるようになる。
【０１８８】
層間絶縁膜１７は、保護絶縁膜１４上に形成された絶縁膜である。層間絶縁膜１７には、例えば、シリコン酸化膜（ＳｉＯｘ）、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などを用いることができる。層間絶縁膜１７は、複数の絶縁膜を積層したものであってもよい。層間絶縁膜１７には、プラグ１９ａ、１９ｂを埋め込むための下穴と、第２配線１８ａ、１８ｂを埋め込むための配線溝が形成されている。これら下穴と配線溝にバリアメタル２０ａ、２０ｂを介して第２配線１８ａ、１８ｂが埋め込まれている。
【０１８９】
第２配線１８ａ、１８ｂは、層間絶縁膜１７に形成された配線溝にバリアメタル２０ａ、２０ｂを介して埋め込まれた配線である。第２配線１８ａはプラグ１９ａと一体になっている。プラグ１９ａは、層間絶縁膜１７およびハードマスク膜１６に形成された下穴に、バリアメタル２０ａを介して埋め込まれている。プラグ１９ａは、スイッチング素子２２ａ、２２ｂを介して第１電極１０と電気的に接続されている。第２配線１８ａおよびプラグ１９ａには、例えば、Ｃｕを用いることができる。第２配線１８ｂおよびプラグ１９ｂは、第２配線１８ａおよびプラグ１９ａと同様な構成である。
【０１９０】
バリアメタル２０ａ、２０ｂは、第２配線１８ａ、１８ｂ（プラグ１９ａ、１９ｂを含む）に係る金属が層間絶縁膜１７や下層へ拡散することを防止するために、第２配線１８ａ、１８ｂおよびプラグ１９ａ、１９ｂの側面および底面を被覆する、バリア性を有する導電性膜である。
【０１９１】
バリアメタル２０ａ、２０ｂには、例えば、第２配線１８ａ、１８ｂおよびプラグ１９ａ、１９ｂがＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜を用いることができる。
【０１９２】
バリア絶縁膜２１は、第２配線１８ａ、１８ｂを含む層間絶縁膜１７上に形成され、第２配線１８ａ、１８ｂに係る金属（例えば、Ｃｕ）の酸化を防ぎ、上層への第２配線１８ａ、１８ｂに係る金属の拡散を防ぐ役割を有する絶縁膜である。バリア絶縁膜２１には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、およびそれらの積層構造等を用いることができる。
【０１９３】
以上の素子構造により、選択トランジスタを用いない不揮発スイッチング素子実現でき、集積度と高信頼性に優れたクロスバースイッチを提供することができる。これにより優れたFPGAが製造できる。
【０１９４】
以上、本発明の実施例について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。
【０１９５】
本発明によれば、２端子選択素子（セレクタ）として用いるオボニック閾値スイッチ(OTS)の熱耐性を向上させることができる。これにより、集積回路製造プロセス中の熱履歴による特性劣化、特性ばらつきの発生を抑制できる。また、ジュール熱による素子特性の劣化も抑制できる。
【０１９６】
この結果、本発明の２端子選択素子では、素子の電気特性の均一性、寿命を改善することができる。さらに、本発明の２端子選択素子を選択トランジスタの替りに用いることで、ＦＰＧＡ、メモリなどの集積回路を小型化することができる。
【０１９７】
なお、上記の特許文献１−６、非特許文献１、２の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ乃至選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【０１９８】
１  半導体装置
２  層間絶縁膜
３  バリア絶縁膜
４  層間絶縁膜
５ａ、５ｂ  第１配線
６ａ、６ｂ  バリアメタル
７  絶縁性バリア膜
８  第１ハードマスク
９  抵抗変化膜
１０  第１電極
１１  非線形抵抗変化層
１２  第２電極
１４  保護絶縁膜
１５  層間絶縁膜
１６  ハードマスク膜
１７  層間絶縁膜
１８ａ、１８ｂ  第２配線
１９ａ、１９ｂ  プラグ
２０ａ、２０ｂ  バリアメタル
２２ａ、２２ｂ  スイッチング素子
２１  バリア絶縁膜
４０  積層体
１００、２００  非線形抵抗素子
１０１、２０１  第１電極
１０２  第１の中間層
１０３、２０３  非線形抵抗層
１０４  第２の中間層
１０５、２０５  第２電極
１２１、１２２  非線形抵抗素子
１３０  スイッチング素子
１３１、１３２  不揮発性抵抗変化素子
１４１  第１配線
１４２  第２配線
１４３  第３配線
１４４  第４配線
７００  素子
７０１  第１電極
７０２  第１の中間層
７０３  非線形抵抗層
７０４  第２の中間層
７０５  第２電極
７０６  第１の絶縁膜
７０７  第２の絶縁膜
７０８  Ｃｕ電極
７０９  基板
【図１】
2020161723.tif 000004
【図２】
2020161723.tif 000005
【図３】
2020161723.tif 000006
【図４】
2020161723.tif 000007
【図５】
2020161723.tif 000008
【図６】
2020161723.tif 000009
【図７】
2020161723.tif 000010
【図８】
2020161723.tif 000011
【図９】
2020161723.tif 000012