(57)【要約】【課題】ＰＩＮダイオードを破壊させずに駆動することが可能なＰＩＮダイオードの駆動回路及び閾値決定方法を提供する。【解決手段】ＰＩＮダイオード（２１）に順方向電圧を印加するための第１スイッチング素子（ＱＨ）と、前記ＰＩＮダイオードに逆方向電圧を印加するための第２スイッチング素子（ＱＬ）とを備えるＰＩＮダイオードの駆動回路（３１）であって、前記ＰＩＮダイオードに印加される電圧が順方向電圧から逆方向電圧に変化する際に前記ＰＩＮダイオードに流れる逆回復電流の絶対値の増加率を所定の閾値より小さくするための制限部を備え、前記所定の閾値は、前記逆回復電流に第２のピークが出現するときの前記増加率の最大値の１倍未満、且つ０．５倍以上である。【選択図】図２
2020161974.tif 000002
【特許請求の範囲】
【請求項１】
ＰＩＮダイオードに順方向電圧を印加するための第１スイッチング素子と、前記ＰＩＮダイオードに逆方向電圧を印加するための第２スイッチング素子とを備えるＰＩＮダイオードの駆動回路であって、
前記ＰＩＮダイオードに印加される電圧が順方向電圧から逆方向電圧に変化する際に前記ＰＩＮダイオードに流れる逆回復電流の絶対値の増加率を所定の閾値より小さくするための制限部を備え、
前記所定の閾値は、前記逆回復電流に第２のピークが出現するときの前記増加率の最大値の１倍未満、且つ０．５倍以上であるＰＩＮダイオードの駆動回路。
【請求項２】
前記第１スイッチング素子は、前記ＰＩＮダイオードの順方向電流を制限する第１抵抗器と共に直列回路を構成し、
該直列回路の一端及び前記第２スイッチング素子の一端の接続点と、前記ＰＩＮダイオードの一端との間に、該一端に外部から印加される高周波電圧が前記第１スイッチング素子及び前記第２スイッチング素子に印加されるのを抑止する低域通過フィルタを更に備える
請求項１に記載のＰＩＮダイオードの駆動回路。
【請求項３】
前記第２スイッチング素子は、絶縁ゲートを有するトランジスタであり、
前記制限部は、前記トランジスタのゲート回路に直列接続された第２抵抗器である
請求項１又は請求項２に記載のＰＩＮダイオードの駆動回路。
【請求項４】
前記制限部は、前記閾値に対応する過渡特性を有する前記低域通過フィルタである請求項２に記載のＰＩＮダイオードの駆動回路。
【請求項５】
前記制限部は、前記直列回路の一端と、前記第２スイッチング素子の一端との間に接続された第３抵抗器である請求項２に記載のＰＩＮダイオードの駆動回路。
【請求項６】
ＰＩＮダイオードに印加される電圧が順方向電圧から逆方向電圧に変化する際に前記ＰＩＮダイオードに流れる逆回復電流の絶対値の増加率の閾値を決定する方法であって、
ダイオードに順方向電圧を印加した後に絶縁ゲートを有するスイッチング素子を介して逆方向電圧を印加する印加回路に前記ＰＩＮダイオードを接続し、
前記スイッチング素子のゲート回路に抵抗値が異なる複数の抵抗器のうちの１つを直列接続する都度、前記スイッチング素子をオン／オフして前記逆回復電流の波形を測定し、
測定した波形に第２のピークが出現するときの前記増加率の最大値の１倍未満、且つ０．５倍以上の値を前記閾値にする閾値決定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電源と負荷とのインピーダンスを整合させるインピーダンス整合装置に用いられるＰＩＮダイオードの駆動回路及び閾値決定方法に関する。
【背景技術】
【０００２】
プラズマ処理装置等のインピーダンスが変動する負荷に対して高周波電源から電力を供給する場合、負荷に効率良く高周波電力を供給するために、高周波電源の出力インピーダンスと、高周波電源から負荷側を見たインピーダンスとを整合させるインピーダンス整合装置が用いられる（例えば、特許文献１参照）。
【０００３】
特許文献１に記載のインピーダンス整合装置は、キャパシタとＰＩＮ（P-Intrinsic-N ）ダイオードとの直列回路が複数並列に接続された可変キャパシタを含み、高周波電源と負荷との間に設けられている。特許文献１のインピーダンス整合装置は、制御器の制御信号でＰＩＮダイオードのオン／オフを切り替えることにより、可変キャパシタのキャパシタンスを調整してインピーダンスを整合させるようになっている。
【０００４】
例えば、高周波電力の振幅を周期的に変調させる場合、可変キャパシタのキャパシタンスの調整を変調周期に同期させる方法があり、ＰＩＮダイオードのオン／オフを高速に切り替えるために、ＰＩＮダイオードの駆動回路も駆動電流を高速にオン／オフする必要がある。一方、ＰＩＮダイオードの駆動電流を高速にオン／オフした場合、十分な耐圧を有するＰＩＮダイオードを用いて損失のディレーティング行っているにも関わらず、ＰＩＮダイオードが破壊に至る現象が確認されている。
【０００５】
これに対し、特許文献２には、フライホイール用の高速電力ダイオードについて、急峻な転流及び高い中間回路電圧にて素子を損傷するダイナミックアバランシェ効果が生じることが開示されている。特許文献２には、また、フライホイールダイオードの転流による逆回復電流の最大値の後に、ダイナミックアバランシェに惹起される第２の最大値が発生することが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−１４２２８５号公報
【特許文献２】特開平８−１８０７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、インピーダンス整合装置に用いるＰＩＮダイオードで確認されている上記の破壊が、特許文献２に記載されたダイナミックアバランシェ効果によるものと言えるのか否かは解明されておらず、早急に確実な対策を講じることが求められている。
【０００８】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、ＰＩＮダイオードを破壊させずに駆動することが可能なＰＩＮダイオードの駆動回路及び閾値決定方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様に係るＰＩＮダイオードの駆動回路は、ＰＩＮダイオードに順方向電圧を印加するための第１スイッチング素子と、前記ＰＩＮダイオードに逆方向電圧を印加するための第２スイッチング素子とを備えるＰＩＮダイオードの駆動回路であって、前記ＰＩＮダイオードに印加される電圧が順方向電圧から逆方向電圧に変化する際に前記ＰＩＮダイオードに流れる逆回復電流の絶対値の増加率を所定の閾値より小さくするための制限部を備え、前記所定の閾値は、前記逆回復電流に第２のピークが出現するときの前記増加率の最大値の１倍未満、且つ０．５倍以上である。
【００１０】
本態様にあっては、ＰＩＮダイオードに第１スイッチング素子から印加される順方向電圧が、第２スイッチング素子から印加される逆方向電圧に切り替わる際に、ＰＩＮダイオードに流れる逆回復電流（リカバリ電流）の絶対値の増加率を、逆回復電流のピークの後に第２のピークが出現するときの増加率の１倍未満、且つ０．５倍以上の範囲内で決定した閾値よりも小さく制限する。これにより、逆回復電流の絶対値の増加率が、ＰＩＮダイオードの破壊を招くような値よりも小さく抑えられる。
【００１１】
本発明の一態様に係るＰＩＮダイオードの駆動回路は、前記第１スイッチング素子は、前記ＰＩＮダイオードの順方向電流を制限する第１抵抗器と共に直列回路を構成し、該直列回路の一端及び前記第２スイッチング素子の一端の接続点と、前記ＰＩＮダイオードの一端との間に、該一端に外部から印加される高周波電圧が前記第１スイッチング素子及び前記第２スイッチング素子に印加されるのを抑止する低域通過フィルタを更に備える。
【００１２】
本態様にあっては、第１スイッチング素子及び第１抵抗器の直列回路と第２スイッチング素子との接続点に低域通過フィルタを介してＰＩＮダイオードが接続される。これにより、ＰＩＮダイオードの順方向電流が第１抵抗器に制限されて小数キャリアの蓄積が抑制される。また、外部から第１及び第２スイッチング素子に印加される高周波電圧が抑制される。
【００１３】
本発明の一態様に係るＰＩＮダイオードの駆動回路は、前記第２スイッチング素子は、絶縁ゲートを有するトランジスタであり、前記制限部は、前記トランジスタのゲート回路に直列接続された第２抵抗器である。
【００１４】
本態様にあっては、ＰＩＮダイオードに逆方向電圧を印加する第２スイッチング素子のゲート回路に第２抵抗器が直列に接続されており、第２抵抗器の抵抗値の大きさに応じてＰＩＮダイオードの逆回復電流の絶対値の増加率を抑制する。これにより、逆回復電流の絶対値の増加率が容易に調整できる。
【００１５】
本発明の一態様に係るＰＩＮダイオードの駆動回路は、前記制限部は、前記閾値に対応する過渡特性を有する前記低域通過フィルタである。
【００１６】
本態様にあっては、低域通過フィルタの過渡特性の良否に基づいてＰＩＮダイオードの逆回復電流の絶対値の増加率を抑制する。具体的には、例えば低域通過フィルタのカットオフ周波数を下げて逆回復電流の絶対値の増加率を低減する。これにより、逆回復電流の絶対値の増加率が容易に調整できる。
【００１７】
本発明の一態様に係るＰＩＮダイオードの駆動回路は、前記制限部は、前記直列回路の一端と、前記第２スイッチング素子の一端との間に接続された第３抵抗器である。
【００１８】
本態様にあっては、第１スイッチング素子及び第１抵抗器の直列回路と第２スイッチング素子との間に第３抵抗器が接続されており、第１スイッチング素子及び第１抵抗器の直列回路と第３抵抗器との接続点に低域通過フィルタを介してＰＩＮダイオードが接続される。そして、第３抵抗器の大きさに応じてＰＩＮダイオードの逆回復電流の絶対値の増加率を抑制する。これにより、逆回復電流の絶対値の増加率が容易に調整できる。
【００１９】
本発明の一態様に係る閾値決定方法は、ＰＩＮダイオードに印加される電圧が順方向電圧から逆方向電圧に変化する際に前記ＰＩＮダイオードに流れる逆回復電流の絶対値の増加率の閾値を決定する方法であって、ダイオードに順方向電圧を印加した後に絶縁ゲートを有するスイッチング素子を介して逆方向電圧を印加する印加回路に前記ＰＩＮダイオードを接続し、前記スイッチング素子のゲート回路に抵抗値が異なる複数の抵抗器のうちの１つを直列接続する都度、前記スイッチング素子をオン／オフして前記逆回復電流の波形を測定し、測定した波形に第２のピークが出現するときの前記増加率の最大値の１倍未満、且つ０．５倍以上の値を前記閾値にする。
【００２０】
本態様にあっては、ダイオードに順方向電圧を印加したり、スイッチング素子を介して逆方向電圧を印加したりする印加回路にＰＩＮダイオードを接続し、スイッチング素子のゲート回路に抵抗値が異なる抵抗器を１つずつ個別に接続する都度、スイッチング素子をオン／オフして逆回復電流の波形を測定する。そして、測定した波形に第２のピークが出現するときの逆回復電流について、絶対値の増加率の最大値の１倍未満、且つ０．５倍以上の値を上記増加率の閾値とする。これにより、ＰＩＮダイオードを破壊に至らせずに限度近くまで高速に駆動するための閾値が求まる。
【発明の効果】
【００２１】
本発明によれば、ＰＩＮダイオードを破壊させずに駆動することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】実施形態１に係るインピーダンス整合装置の構成例を示すブロック図である。
【図２】実施形態１に係る駆動回路の構成例を示す回路図である。
【図３】ＰＩＮダイオードに順方向電圧及び逆方向電圧を印加する印加回路の構成を示すブロック図である。
【図４】印加回路における各部の電圧及び電流を模式的に示すタイミングチャートである。
【図５】オシロスコープに表示される電流及び電圧の波形の一例を示す波形図である。
【図６】逆回復電流の絶対値の増加率の閾値を決定する制御部８７の処理手順を示すフローチャートである。
【図７】変形例１に係る駆動回路の構成例を示す回路図である。
【図８】変形例３に係る駆動回路の構成例を示す回路図である。
【発明を実施するための形態】
【００２３】
以下、本発明をその実施形態を示す図面に基づいて詳述する。
（実施形態１）
図１は、実施形態１に係るインピーダンス整合装置１００の構成例を示すブロック図である。インピーダンス整合装置１００は、高周波電力を出力する高周波電源５及び高周波電力を消費する負荷７の間に設けられている。高周波電源５及びインピーダンス整合装置１００の間には、高周波電力を通過させると共に高周波電圧等のパラメータを検出する高周波検出部６が接続されている。即ち、高周波検出部６は、高周波電源５の出力端と、インピーダンス整合装置１００の入力端との間に介在してある。高周波検出部６がインピーダンス整合装置１００に含まれていてもよい。
【００２４】
高周波電源５は、例えば２ＭＨｚ、１３．５６ＭＨｚ、２７ＭＨｚ、６０ＭＨｚ等の工業用のＲＦ帯（Radio Frequency ）の高周波電力を出力する交流電源であり、出力インピーダンスは、例えば５０Ω等の規定の値に設定されている。高周波電源５は、インバータ回路（図示せず）を含み、該インバータ回路をスイッチング制御することにより、高周波の交流電力を生成する。
【００２５】
高周波検出部６は、高周波電源５の出力端又は当該出力端と同等の箇所であるインピーダンス整合装置１００の入力端から負荷７側を見た（以下、単に負荷７側を見た、又は負荷７側の、と言う）インピーダンスを算出するためのパラメータ又は負荷７側を見た反射係数を算出するためのパラメータを検出する。負荷７側を見たインピーダンスは、負荷７のインピーダンスと、インピーダンス整合装置１００との合成インピーダンスである。具体的には、高周波検出部６は、自身の位置における高周波電圧と、高周波電流と、高周波電圧と高周波電流との位相差とをパラメータとして検出する。又は、高周波検出部６は、負荷７に向かう高周波の進行波電力（又は進行波電圧）と負荷７から反射されて戻ってくる反射波電力（又は反射波電圧）とをパラメータとして検出する。これらの検出されたパラメータを用いて、後述する算出部２が周知の方法によって負荷７側のインピーダンス又は反射係数を算出する。
【００２６】
負荷７は、高周波電源５から供給される高周波電力を用いて各種処理を行うものであり、例えば、プラズマ処理装置及び非接触電力伝送装置が挙げられる。プラズマ処理装置では、プラズマエッチング、プラズマＣＶＤ等の製造プロセスの進行に伴い、プラズマの状態が時々刻々と変化する。これにより、負荷７のインピーダンスが変動する。
【００２７】
インピーダンス整合装置１００は、キャパシタンスが可変の可変キャパシタ１と、高周波検出部６から上記パラメータを取得して、負荷７側のインピーダンス又は反射係数を算出する算出部２と、該算出部２が算出したインピーダンス又は反射係数を用いて、可変キャパシタ１のキャパシタンスを制御する制御部３とを備える。インピーダンス整合装置１００は、更に、可変キャパシタ１に含まれるＰＩＮダイオード２１，２２，・・２８をオン／オフに設定するスイッチ状態設定部４を備え、制御部３がスイッチ状態設定部４を介して可変キャパシタ１のキャパシタンスを制御するようになっている。
【００２８】
インピーダンス整合装置１００では、高周波検出部６へ延伸する伝送路１０１と、インダクタＬ１側の一端が負荷７に接続されたキャパシタＣ１及びインダクタＬ１の直列回路とが縦続接続されている。可変キャパシタ１は、実質的に２端子の回路であり、一端が伝送路１０１に、他端が接地電位に接続されている。即ち、可変キャパシタ１とキャパシタＣ１及びインダクタＬ１の直列回路とは、Ｌ型の整合回路を構成する。キャパシタＣ１を他の可変キャパシタ１と置き換えてもよい。
【００２９】
ここでは、上記の整合回路がＬ型である場合について説明したが、逆Ｌ型であってもよいし、Ｔ型又はπ型であってもよい。更に、キャパシタＣ１及びインダクタＬ１の直列回路は、インピーダンス整合装置１００の外側（即ち、インピーダンス整合装置１００及び負荷７の間）に接続されていてもよい。以下では、高周波検出部６から伝送路１０１に高周波電力が入力される部位を入力部と言う。また、インダクタＬ１から負荷７に高周波電力が出力される部位を出力部と言う。
【００３０】
可変キャパシタ１は、一端同士が伝送路１０１に接続されたキャパシタ１１，１２，・・１８と、各アノードがキャパシタ１１，１２，・・１８それぞれの他端に接続されたＰＩＮダイオード２１，２２，・・２８と、駆動回路３１，３２，・・３８とを有する。ＰＩＮダイオード２１，２２，・・２８のカソードは、接地電位に接続されている。駆動回路３１，３２，・・３８それぞれの出力端子Ｏｕｔ（後述の図２参照）は、キャパシタ１１，１２，・・１８とＰＩＮダイオード２１，２２，・・２８との接続点に各別に接続されている。キャパシタ１１，１２，・・１８の数、ＰＩＮダイオード２１，２２，・・２８の数及び駆動回路３１，３２，・・３８の数は８つに限定されない。
【００３１】
図２は、実施形態１に係る駆動回路３１の構成例を示す回路図である。他の駆動回路３２，３３，・・３８についても同様である。駆動回路３１は、ドレインがプラス電源Ｖ＋に接続されたＮチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ：以下トランジスタと言う）ＱＨと、ソースがマイナス電源Ｖ−に接続されたＮチャネル型のトランジスタＱＬとを有する。トランジスタＱＨのソース及びトランジスタＱＨのドレインの間には、抵抗器Ｒ１及びスピードアップコンデンサＳＣの並列回路が接続されている。トランジスタＱＨ（第１スイッチング素子に相当）及びトランジスタＱＬ（第２スイッチング素子に相当）は、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）等の他のスイッチング素子であってもよい。トランジスタＱＨと抵抗器Ｒ１（第１抵抗器に相当）及びスピードアップコンデンサＳＣの並列回路とは、直列接続の順序を逆にしてもよい。
【００３２】
駆動回路３１は、更に、トランジスタＱＬのドレイン及び接地電位の間に接続されたキャパシタＦＣと、トランジスタＱＬのドレイン及び出力端子Ｏｕｔの間に接続されたインダクタＦＬとを含むＬ型のフィルタＦ（低域通過フィルタに相当）を有する。トランジスタＱＨのゲート及びトランジスタＱＬのゲートには、スイッチ状態設定部４からそれぞれ抵抗器Ｒｇ１及びＲｇ２（第２抵抗器に相当）を介してハイレベルとロウレベルの相補的な駆動信号が印加される。ハイレベルの駆動信号の電圧は、例えばプラス電源Ｖ＋の電圧と同等であればよい。ロウレベルの駆動信号の電圧は、例えばマイナス電源Ｖ−の電圧と同等であればよい。
【００３３】
トランジスタＱＬのゲートにロウレベル（Ｌｏｗレベル）の駆動信号が印加され、トランジスタＱＨのゲートにハイレベル（Ｈｉｇｈレベル）の駆動信号が印加された場合、トランジスタＱＬがオフとなり、トランジスタＱＨがオンとなる。これにより、プラス電源Ｖ＋からトランジスタＱＨ、抵抗器Ｒ及びスピードアップコンデンサＳＣ、並びにフィルタＦに含まれるインダクタＦＬを介してＰＩＮダイオード２１に順方向電流が流れ、ＰＩＮダイオード２１がオン状態となる。この結果、キャパシタ１１のキャパシタンスが、可変キャパシタ１全体のキャパシタンスに含まれることとなる。
【００３４】
一方、トランジスタＱＨのゲートにロウレベルの駆動信号が印加され、トランジスタＱＬのゲートにハイレベルの駆動信号が印加された場合、トランジスタＱＨがオフとなり、トランジスタＱＬがオンとなる。これにより、マイナス電源Ｖ−からトランジスタＱＬ及びインダクタＦＬを介してＰＩＮダイオード２１のアノードに逆方向の電圧が印加され、ＰＩＮダイオード２１がオフ状態となる。この結果、キャパシタ１１のキャパシタンスが、可変キャパシタ１全体のキャパシタンスに含まれなくなる。以上のようにして、可変キャパシタ１のキャパシタンスが調整される。
【００３５】
図１に戻って、算出部２は、例えばＦＰＧＡ（Field Programmable Gate Array ）を含んでなり、高周波検出部６から、負荷７側のインピーダンスを算出するためのパラメータ又は負荷７側の反射係数を算出するためのパラメータを取得する。算出部２は、取得したこれらのパラメータを用いて、負荷７側のインピーダンス又は反射係数を算出して平均化し、平均化したインピーダンス又は反射係数を制御部３に向けて出力する。
【００３６】
制御部３は、不図示のＣＰＵ（Central Processing Unit ）を有し、予めＲＯＭ（Read Only Memory ）に記憶された制御プログラムに従って各部の動作を制御すると共に、入出力、演算、時間の計測等の処理を行う。ＣＰＵによる各処理の手順を定めたコンピュータプログラムを、不図示の手段を用いて予めＲＡＭ（Random Access Memory ）にロードし、ロードされたコンピュータプログラムをＣＰＵで実行するようにしてもよいし、制御部３をマイクロコンピュータ又は専用のハードウェア回路で構成してもよい。
【００３７】
制御部３は、算出部２で算出された負荷７側のインピーダンス又は反射係数を取り込む。負荷７側のインピーダンスを取り込んだ場合、制御部３は、負荷７側のインピーダンスを高周波電源５の出力インピーダンスに整合させるべく、可変キャパシタ１のキャパシタ１１，１２，・・１８の組み合わせを決定する。一方、負荷７側の反射係数を取り込んだ場合、制御部３は、入力部における反射係数を０に近づけるべく、可変キャパシタ１のキャパシタ１１，１２，・・１８の組み合わせを決定する。反射係数の大きさが、許容範囲内になれば整合したと見做す。このような制御により、高周波電源５から負荷７に効率よく電力が供給される。以下では、算出部２にて負荷７側のインピーダンスを算出し、算出されたインピーダンスを用いて、制御部３が可変キャパシタ１のキャパシタンスを算出してキャパシタ１１，１２，・・１８の組み合わせを決定するものとして説明する。決定されたキャパシタ１１，１２，・・１８の組み合わせは、ＰＩＮダイオード２１，２２，・・２８がとるべきオン／オフ状態に対応している。
【００３８】
スイッチ状態設定部４は、制御部３が決定したキャパシタ１１，１２，・・１８の組み合わせ、即ちＰＩＮダイオード２１，２２，・・２８がとるべきオン／オフ状態に応じて、制御部３からＰＩＮダイオード２１，２２，・・２８のオン／オフ状態が設定される。スイッチ状態設定部４にＰＩＮダイオード２１，２２，・・２８のオン／オフ状態が設定された場合、対応する駆動回路３１，３２，・・３８それぞれに対して、上述の相補的な駆動信号が印加される。これにより、可変キャパシタ１のＰＩＮダイオード２１，２２，・・２８のオン／オフ状態が新たに制御される。そして、可変キャパシタ１のキャパシタンスは、制御部３が算出したキャパシタンスに調整される。
【００３９】
例えば、上述の高周波電源５から伝送路１０１を介して負荷７に供給する高周波電力の振幅を周期的に変調させる場合、駆動回路３１，３２，・・３８それぞれにより、変調周期に同期してＰＩＮダイオード２１，２２，・・２８のオン／オフを高速に切り替える必要がある。この場合、十分な耐圧を有するＰＩＮダイオードを用いて損失のディレーティング行っているにも関わらず、ＰＩＮダイオードが破壊に至る現象が確認されている。そこで、発明者らは、ＰＩＮダイオードのオン／オフを切り替える際にＰＩＮダイオードに流れる電流と、ＰＩＮダイオードに印加される電圧とを観測し、ＰＩＮダイオードが破壊に至るまでに発生している現象を把握することを試みた。
【００４０】
図３は、ＰＩＮダイオード２１に順方向電圧及び逆方向電圧を印加する印加回路３０の構成を示すブロック図である。電圧の印加対象のＰＩＮダイオード２１は、カソードがインダクタＬｔの一端及び印加電源８１のプラス端子に接続されており、アノードがインダクタＬｔの他端及びトランジスタＱｔのドレインに接続されている。トランジスタＱｔのソースは印加電源８１のマイナス端子に接続されている。ＰＩＮダイオード２１のカソードと、トランジスタＱｔのソースとの間には、バイパスコンデンサ８２が接続されている。トランジスタＱｔのゲート・ソース間には、信号発生器８３から抵抗器Ｒｇｔを介して試験信号が印加される。
【００４１】
印加電源８１の電圧は、例えば１７００Ｖであるが、図２に示すマイナス電源Ｖ−の電圧の絶対値に近付けておくことが好ましい。また、図２の駆動回路３１に近付けるために、ＰＩＮダイオード２１のアノード側にフィルタＦを挿入しておくことが好ましい。インダクタＬｔのインダクタンスは、例えば２．７ｍＨである。信号発生器８３の出力インピーダンスは、抵抗器Ｒｇｔの抵抗値より十分小さい。
【００４２】
ＰＩＮダイオード２１のカソードと印加電源８１のプラス端子との間には、オシロスコープ８４の電流プローブ８５が接続されている。ＰＩＮダイオード２１の両端には、オシロスコープ８４の電圧プローブ８６が接続されている。信号発生器８３及びオシロスコープ８４は、ＰＩＮダイオード２１の電流及び電圧の測定を制御するマイクロコンピュータを含む制御部８７と接続されている。制御部８７とオシロスコープ８４との接続は、例えばＧＰＩＢ（General Purpose Interface Bus ）による。
【００４３】
図４は、印加回路３０における各部の電圧及び電流を模式的に示すタイミングチャートである。図４に示す４つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、上段から順に、トランジスタＱｔのゲート電圧、トランジスタＱｔのドレイン電流、ＰＩＮダイオード２１に流れる電流、及びＰＩＮダイオード２１に印加される電圧を示す。ＰＩＮダイオード２１に流れる電流は順方向電流を正の電流とし、ＰＩＮダイオード２１に印加される電圧は順方向電圧を正の電圧とする。
【００４４】
信号発生器８３は、期間Ｔ１０の長さに対応する１周期の間に、期間Ｔ１及びＴ３の間だけトランジスタＱｔにゲート電圧を印加するように、周期的な試験信号を発生する。期間Ｔ１及びＴ３の間には、期間Ｔ２だけインターバルが設けられる。期間Ｔ１０の長さは、期間Ｔ１，Ｔ２，Ｔ３の長さより十分長い。従って、期間Ｔ１の開始時点でインダクタＬｔに流れる電流は実質的にゼロ（０）である。
【００４５】
期間Ｔ１では、トランジスタＱｔがオンとなり、インダクタＬｔの両端に印加電源８１の電圧が印加されて、インダクタＬｔからトランジスタＱｔに直線的に増大する電流が流れる。この電流の最大値が、図２に示す駆動回路３１によってＰＩＮダイオード２１に流れる順方向電流の値と概ね一致するように、期間Ｔ１の長さを設定する。本実施形態１の例では、この電流値は概ね１Ａである。なお、期間Ｔ１の直前ではＰＩＮダイオード２１に順方向電流が流れていないので、期間Ｔ１の開始時点でＰＩＮダイオード２１に逆回復電流は流れない。
【００４６】
期間Ｔ２では、期間Ｔ１の終了時点でインダクタＬｔからトランジスタＱｔに流れていた電流がＰＩＮダイオード２１に転流し、インダクタＬｔからＰＩＮダイオード２１に順方向電流が還流する。ＰＩＮダイオード２１には、順方向電圧が印加される。この期間Ｔ２の間に、順方向電流は僅かに減衰する。期間Ｔ２の長さは、期間中の順方向電流の減衰量が無視できる程度の長さに設定する。本実施形態１の例では、期間Ｔ２の長さは数μｓである。
【００４７】
期間Ｔ３では、トランジスタＱｔが再びオンとなり、インダクタＬｔの両端に印加電源８１の電圧が印加されて、インダクタＬｔに直線的に増大する電流が流れる。一方、ＰＩＮダイオード２１には、印加電源８１の電圧に相当する逆方向電圧が印加されて、逆回復電流が流れる。期間Ｔ３の長さは、逆回復電流が十分に減衰するだけの時間より長く、且つインダクタＬｔに流れる電流の増分が無視できる程度の長さである。本実施形態１の例では、期間Ｔ３の長さは約１．４μｓである。
【００４８】
期間Ｔ３が終了した後、インダクタＬｔからトランジスタＱｔに流れていた電流がＰＩＮダイオード２１に再び転流し、インダクタＬｔからＰＩＮダイオード２１に順方向電流が還流する。ＰＩＮダイオード２１には、順方向電圧が印加される。これらの順方向電流及び順方向電圧は、期間Ｔ１０が終了するまでの間にゼロに収束する。
【００４９】
上述の印加回路３０を用い、抵抗器Ｒｇｔの抵抗値を変化させる都度、制御部８７が信号発生器８３に試験信号を発生させて、ＰＩＮダイオード２１の電流及び電圧を測定する。抵抗器Ｒｇｔは、抵抗値が変化するように新たに選択されたものを人の手によってゲート回路に直列接続してもよいし、制御部８７が制御する不図示の電子スイッチによって複数の抵抗器のうちから選択された１つがゲート回路に直列接続されるようにしてもよい。ＰＩＮダイオード２１の電流及び電圧は、オシロスコープ８４に表示された電流及び電圧の波形を人が目測してもよいし、オシロスコープ８４が生成する電流値及び電圧値のデータを制御部８７が取り込んで測定してもよい。
【００５０】
図５は、オシロスコープ８４に表示される電流及び電圧の波形の一例を示す波形図である。図５に示す２つの波形図は、何れも同一の時間軸（ｔ）を横軸にしてある。図の上段にはＰＩＮダイオード２１の逆回復電流の立ち上がりが比較的遅い場合の波形を示し、下段にはＰＩＮダイオード２１の逆回復電流の立ち上がりが比較的速い場合の波形を示す。図中の実線は電流を表し、破線は電圧を表す。なお、図５に示すＰＩＮダイオード２１の電流及び電圧の向きは、図４に示すものと比較して逆にしてある。即ち、ＰＩＮダイオード２１に流れる電流は逆回復電流を正の電流とし、ＰＩＮダイオード２１に印加される電圧は逆方向電圧を正の電圧とする。
【００５１】
以下では、横軸の数値をそのまま時刻として説明する。図５の上段の波形図では、逆回復電流が、時刻０．２０μｓ近辺で立ち上がり始め、時刻０．３２μｓ近辺でピークを迎える。逆回復電流は、第２のピークを迎えることなく減衰する。この場合の第２のピークは、単なるリンギングやノイズによるピークを除く。その後、時刻１．７３μｓ近辺で順方向電流（図５ではマイナス側の電流）が流れ始める。一方、逆方向電圧は、時刻０．３０μｓ近辺で立ち上がり始め、時刻０．５０μｓ近辺でピークを迎える。逆方向電圧は、その後時刻１．４６μｓ近辺で立ち下がり始め、時刻１．７１μｓ近辺で順方向電圧（図ではマイナス側の電圧）に切り換わる。このように、逆回復電流に第２のピークが出現しない場合、ＰＩＮダイオード２１のオン／オフの切り替えを繰り返した場合であっても、ＰＩＮダイオード２１が破壊に至ることはない。
【００５２】
図５の下段の波形図では、逆回復電流が、時刻０．２０μｓ近辺で立ち上がり始め、時刻０．３２μｓ近辺でピークを迎え、更に時刻０．４８μｓ近辺で明らかな極大値を呈する第２のピークを迎えた後に減衰する。その後、時刻１．７１μｓ近辺で順方向電流が流れ始める。一方、逆方向電圧は、時刻０．３０μｓ近辺で立ち上がり始め、時刻０．４６μｓ近辺から波形が乱れ始めて時刻０．５２μｓ近辺でピークを迎える。逆方向電圧は、その後時刻１．４４μｓ近辺で立ち下がり始め、時刻１．６９μｓ近辺で順方向電圧に切り換わる。このように、逆回復電流に第２のピークが出現する場合、ＰＩＮダイオード２１のオン／オフの切り替えを繰り返すうちに、ＰＩＮダイオード２１が破壊に至る現象が確認された。
【００５３】
図５の波形図に、逆回復電流の立ち上がりの最大傾斜（即ち、電流の絶対値の増加率の最大値に対応するもの）を示す斜線を記入する。図５に示す電流波形に第２のピークが出現したのは、抵抗器Ｒｇｔが比較的小さくて逆回復電流の立ち上がりが比較的速い（即ち図中の斜線の傾斜が比較的急である）下段の波形図の場合であった。そこで、発明者らは、ＰＩＮダイオード２１の逆回復電流の絶対値の増加率（以下、単に増加率とも言う）を測定して、電流波形に第２のピークが出現するときの増加率の最大値よりも小さい増加率を閾値とし、この閾値よりも実際の増加率が小さくなるように、抵抗器Ｒｇｔの抵抗値を決定することとした。
【００５４】
図３の印加回路３０と、図２の駆動回路３１とでは、同じＰＩＮダイオード２１を用いているので、印加回路３０によって決定した閾値は、図２の駆動回路３１にも適用することができる。ＰＩＮダイオード２１のオン／オフをできるだけ高速に切り替える必要がある場合は。決定した閾値と、実際の増加率の最大値とが一致するように、抵抗器Ｒｇｔの抵抗値を決定すればよい。図３の印加回路３０と、図２の駆動回路３１とで、ＰＩＮダイオード２１の動作条件が同等と見なせる場合は、印加回路３０で決定した抵抗器Ｒｇｔの抵抗値を、図２の駆動回路３１の抵抗器Ｒｇ２の抵抗値に適用してもよい。このようにして決定した抵抗器Ｒｇ２の抵抗値は、抵抗器Ｒｇ１の抵抗値より大きくなる。
【００５５】
本実施形態１では、逆回復電流の波形に第２のピークが出現するときの増加率の最大値の１倍未満、且つ０．５倍以上の値を閾値とするが、これに限定されるものではない。例えば、図５の下段に示す波形図では、この最大値が０．２６Ａ／ｎｓであるから、閾値は０．１３Ａ／ｎｓとする。閾値を下げれば下げるほど、ＰＩＮダイオード２１が破壊に至る条件に対するマージンが増加するが、ＰＩＮダイオード２１のオン／オフを高速に切り替えることが困難になる。また、図２に示す抵抗器Ｒｇ１及びＲｇ２の抵抗値がよりアンバランスとなり、いわゆるデッドタイムの調整が難しくなる。以下では、上述した算出部２及び制御部８７の動作を、それを示すフローチャートを用いて説明する。
【００５６】
図６は、逆回復電流の絶対値の増加率の閾値を決定する制御部８７の処理手順を示すフローチャートである。図６の処理は、閾値を決定するための試験を開始する際に、適時起動される。図中の第２ピークフラグは、逆回復電流の波形に第２のピークが検出されたことを示すフラグである。図中の抵抗器は、抵抗器Ｒｇｔに対応しており、逆回復電流に第２のピークが出現しないことが明らかな抵抗値を有するものが予め初期的に選択されている。図中の電流は、ＰＩＮダイオード２１の逆回復電流を指す。
【００５７】
なお、図３の印加回路３０における印加電源８１、バイパスコンデンサ８２、インダクタＬｔ及びトランジスタＱｔに代えて、図２に示す駆動回路３１及びスイッチ状態設定部４と、図１に示す制御部３とを用いた場合であっても、上記の閾値を決定することができる。この場合は、ＰＩＮダイオード２１のカソードを接地電池に接続し、制御部３にオシロスコープ８４を接続する。制御部３は、信号発生器８３の機能を兼ね備えるが、トランジスタＱＨ及びＱＬをオン／オフする試験信号は、図４に示すものに限定されない。この場合についても、制御部３は、図６の処理手順を用いることができる。
【００５８】
図６の処理が起動された場合、制御部８７は、最初に第２ピークフラグを０に初期化する（Ｓ１１）。制御部８７は、選択された抵抗器ＲｇｔをトランジスタＱｔのゲート回路に直列に接続し（Ｓ１２）、信号発生器８３に試験信号を発生させる（Ｓ１３）。次いで、制御部８７は、電流の波形データをオシロスコープ８４から取り込んで（Ｓ１４）波形を測定する。制御部８７は、電流の絶対値の増加率の最大値を算出する（Ｓ１５）と共に、電流のピークを検出する（Ｓ１６）。増加率の最大値の算出と、電流のピークの検出とは、制御部８７がステップＳ１４からＳ１６までの処理を繰り返す間に行われる。
【００５９】
その後、制御部８７は、電流波形の測定が終了したか否かを判定し（Ｓ１７）、終了していない場合（Ｓ１７：ＮＯ）、測定を継続するためにステップＳ１４に処理を移す。測定が終了したか否かの判定は、例えば、図４に示す試験信号の１周期が終了したか否か、又は所定の複数周期が終了したか否かの判定による。試験信号の複数周期にわたって測定を繰り返した場合は、増加率の最大値のピーク及び第２のピークそれぞれについて、平均値、中央値又は最頻値を採用する。測定が終了した場合（Ｓ１７：ＹＥＳ）、制御部８７は、信号発生器８３に試験信号を停止させ（Ｓ１８）、第２ピークフラグが０であるか否かを判定する（Ｓ１９）。
【００６０】
第２ピークフラグが０である場合（Ｓ１９：ＹＥＳ）、即ち第２のピークをまだ検出していないと記憶している場合、制御部８７は、ステップＳ１６にて第２のピーク（即ち電流のピークの２つ目）を検出したか否かを判定する（Ｓ２０）。第２のピークを依然として検出していない場合（Ｓ２０：ＮＯ）、制御部８７は、抵抗値がより低い抵抗器Ｒｇｔを選択して（Ｓ２１）、次の測定を開始するためにステップＳ１２に処理を移す。
【００６１】
ステップＳ２０にて第２のピークを検出したと判定した場合（Ｓ２０：ＹＥＳ）、制御部８７は、ステップＳ１５で算出した最大値に０．５を掛けた値を閾値に決定し（Ｓ２２）、第２ピークフラグを１に設定する（Ｓ２３）。これにより、第２のピークを既に検出したことが記憶される。次いで、制御部８７は、抵抗値がより高い抵抗器Ｒｇｔを選択して（Ｓ２４）、ステップＳ１２に処理を移す。
【００６２】
ステップＳ１９で第２ピークフラグが０はない場合（Ｓ１９：ＮＯ）、即ち、第２のピークを既に検出したことを記憶している場合、制御部８７は、ステップＳ１５で新たに算出した最大値が、ステップＳ２２で決定した閾値より小さいか否かを判定する（Ｓ２５）。最大値が閾値より小さい場合（Ｓ２５：ＹＥＳ）、制御部８７は、現在の抵抗器Ｒｇｔの抵抗値を、最終的な抵抗値と決定して（Ｓ２６）、図６の処理を終了する。一方、ステップＳ１５で新たに算出した最大値が閾値より小さくない場合（Ｓ２５：ＮＯ）、制御部８７は、より高い抵抗値の抵抗器Ｒｇｔを選択するために、ステップＳ２４に処理を移す。
【００６３】
以上の処理手順では、逆回復電流に着目して閾値を決定し、抵抗器Ｒｇｔの最終的な抵抗値を決定したが、ＰＩＮダイオード２１の逆方向電圧にオーバーシュートが発生している場合は、オーバーシュートが解消するまで更に閾値を低減し、抵抗器Ｒｇｔの最終的な抵抗値を更に高くしてもよい。決定した閾値に基づいて図２の抵抗器Ｒｇ２の抵抗値を決定した場合、抵抗器Ｒｇ１及びＲｇ２の抵抗値のアンバランスの影響を軽減するために、他の抵抗器及びダイオードの直列回路を抵抗器Ｒｇ２と並列に接続して、トランジスタＱＬの立ち下がりを速めるようにしてもよい。この場合のダイオードは、アノードをトランジスタＱＬのゲートに向けておく。
【００６４】
以上のように本実施形態１によれば、ＰＩＮダイオード２１にトランジスタＱＨから印加される順方向電圧が、トランジスタＱＬから印加される逆方向電圧に切り替わる際に、ＰＩＮダイオード２１に流れる逆回復電流の絶対値の増加率を、逆回復電流に第２のピークが出現するときの増加率の１倍未満、且つ０．５倍以上の範囲内で決定した閾値よりも小さく制限する。これにより、逆回復電流の絶対値の増加率が、ＰＩＮダイオード２１の破壊を招くような値よりも小さく抑えられる。従って、ＰＩＮダイオード２１を破壊させずにオン／オフに駆動することが可能となる。
【００６５】
また、実施形態１によれば、トランジスタＱＨ及び抵抗器Ｒ１の直列回路とトランジスタＱＬとの接続点にフィルタＦを介してＰＩＮダイオード２１が接続される。従って、ＰＩＮダイオード２１の順方向電流が抵抗器Ｒ１に制限されて小数キャリアの蓄積が抑制される。また、伝送路１０１からトランジスタＱＨ及びトランジスタＱＬに印加される高周波電圧を抑制することができる。
【００６６】
更に、実施形態１によれば、ＰＩＮダイオード２１に逆方向電圧を印加するトランジスタＱＬのゲート回路に抵抗器Ｒｇ２が直列に接続されており、抵抗器Ｒｇ２の抵抗値の大きさに応じてＰＩＮダイオード２１の逆回復電流の絶対値の増加率を抑制する。従って、逆回復電流の絶対値の増加率を容易に調整できる。
【００６７】
更に、実施形態１によれば、ダイオードに順方向電圧を印加したり、トランジスタＱｔを介して逆方向電圧を印加したりする印加回路３０にＰＩＮダイオード２１を接続し、トランジスタＱｔのゲート回路に抵抗値が異なる抵抗器Ｒｇｔを１つずつ個別に接続する都度、トランジスタＱｔをオン／オフして逆回復電流の波形を測定する。そして、測定した波形に第２のピークが出現するときの逆回復電流について、絶対値の増加率の最大値の１倍未満、且つ０．５倍以上の値を上記増加率の閾値とする。従って、ＰＩＮダイオード２１を破壊に至らせずに限度近くまで高速に駆動するための閾値を求めることができる。
【００６８】
（変形例１）
実施形態１は、ＰＩＮダイオード２１，２２，・・２８のカソードを接地電位に接続する形態であるのに対し、変形例１は、ＰＩＮダイオード２１，２２，・・２８のアノードを接地電位に接続する形態である。変形例１に係るインピーダンス整合装置のブロック構成は、実施形態１の図１に示すものと比較してＰＩＮダイオード２１，２２，・・２８の向きが異なるのみである。具体的に、ＰＩＮダイオード２１，２２，・・２８それぞれは、アノードが接地電位に接続されており、カソードが駆動回路３１，３２，・・３８に接続されている。その他、実施形態１に対応する箇所には同様の符号を付してその説明を省略する。
【００６９】
図７は、変形例１に係る駆動回路３１ｂ及び３１ｃの構成例を示す回路図である。図７の上段に示す駆動回路３１ｂは、実施形態１の図２に示す駆動回路３１と比較して、フィルタＦにおけるインダクタＦＬ及びキャパシタＦＣの接続点の接続先に違いがある。即ち、駆動回路３１では、上記接続点がトランジスタＱＬのドレインに接続されているのに対し、駆動回路３１ｂでは、上記接続点がトランジスタＱＨのソースに接続されている。
【００７０】
一方、図７の下段に示す駆動回路３１ｃは、上段に示す駆動回路３１ｂと比較して、抵抗器Ｒ１及びスピードアップコンデンサＳＣの並列回路の接続部位が異なる。即ち、駆動回路３１ｂでは、上記並列回路がトランジスタＱＬのドレイン側に接続されているのに対し、駆動回路３１ｃでは、上記並列回路がトランジスタＱＬのソース側に接続されている。駆動回路３１ｂと３１ｃとでは、トランジスタＱＬと上記並列回路との接続順序が異なるのみであり、ＰＩＮダイオード２１から見た構成に有意な違いがない。実際には、トランジスタＱＬのゲートに与えられる駆動信号の電位に違いがあるが、トランジスタＱＬの動作そのものに違いが生じるものではない。
【００７１】
駆動回路３１ｂによれば、ＰＩＮダイオード２１の順方向電流が、フィルタＦと、抵抗器Ｒ１及びスピードアップコンデンサＳＣの並列回路と、トランジスタＱＬを介してマイナス電源Ｖ−に流れる。従って、実施形態１の図２に示すプラス電源Ｖ＋と、図７に示すマイナス電源Ｖ−とで電圧の絶対値を揃えておけば、順方向電流の大きさに差が生じない。同様に、実施形態１の図２に示すマイナス電源Ｖ−と、図７に示すプラス電源Ｖ＋とで電圧の絶対値を揃えておけば、ＰＩＮダイオード２１に流れる逆回復電流の大きさに違いが生じない。
【００７２】
以上のように本変形例１によれば、明らかに実施形態１の場合と同様の効果を奏する。
【００７３】
（変形例２）
実施形態１は、トランジスタＱＬのゲート回路に直列接続した抵抗器Ｒｇｔの抵抗値の大小に基づいてＰＩＮダイオード２１，２２，・・２８の逆回復電流の絶対値の増加率を制限する形態であるのに対し、変形例２は、フィルタＦの過渡特性の良否に基づいて逆回復電流の絶対値の増加率を制限する形態である。変形例２に係るインピーダンス整合装置１００のブロック構成及び駆動回路３１の構成は、実施形態１の図１及び図２に示すものと同一であるため、対応する箇所には同様の符号を付してその説明を省略する。以下では、ＰＩＮダイオード２１の駆動回路３１について説明する。
【００７４】
ＰＩＮダイオード２１の逆回復電流は、フィルタＦ（図２参照）を介してトランジスタＱＬに流れるため、フィルタＦの過渡特性を敢えて悪化させることにより、逆回復電流の立ち上がりを遅くすることができる。例えばキャパシタＦＣのキャパシタンスが一定である場合、インダクタＦＬのインダクタンスを大きくすればよい。このような調整を繰り返すことにより、実施形態１の場合と同様に逆回復電流の絶対値の増加率の閾値を決定することができる。
【００７５】
実施形態１の図３に示す印加回路３０を用いて上記の閾値を決定する場合、ＰＩＮダイオード２１のアノード側にフィルタＦを挿入することとし、インダクタンスの大きさが異なるインダクタＦＬを１つずつフィルタＦに適用する都度、逆回復電流の絶対値の増加率を測定する。実施形態１の図６に示す処理手順に準じて逆回復電流の絶対値の増加率の閾値を決定する場合、図６のステップＳ１２では選択したインダクタＦＬをフィルタＦに接続する処理を実行し、ステップＳ２１及びＳ２４それぞれでは、インダクタンスがより小さいインダクタＦＬ及びインダクタンスがより大きいインダクタＦＬを選択する。また、ステップＳ２６では、最終的なインダクタンスが、現在のインダクタＦＬのインダクタンスと決定される。
【００７６】
以上のように本変形例２によれば、低域通過型のフィルタＦの過渡特性の良否に基づいてＰＩＮダイオード２１の逆回復電流の絶対値の増加率を抑制する。具体的には、フィルタＦのカットオフ周波数を下げて逆回復電流の絶対値の増加率を低減する。従って、逆回復電流の絶対値の増加率を容易に調整することができる。
【００７７】
（変形例３）
実施形態１は、トランジスタＱＬのゲート回路に直列接続した抵抗器Ｒｇｔの抵抗値の大小に基づいてＰＩＮダイオード２１，２２，・・２８の逆回復電流の絶対値の増加率を制限する形態であるのに対し、変形例３は、トランジスタＱＬのドレイン回路に直列接続した抵抗器Ｒ３に基づいて逆回復電流の絶対値の増加率を制限する形態である。変形例３に係るインピーダンス整合装置１００のブロック構成は、実施形態１の図１に示すものと同一であるため、対応する箇所には同様の符号を付してその説明を省略する。以下では、ＰＩＮダイオード２１の駆動回路３１ｄについて説明する。
【００７８】
図８は、変形例３に係る駆動回路３１ｄの構成例を示す回路図である。駆動回路３１ｄは、実施形態１の図２に示す駆動回路３１と比較して、トランジスタＱＬのドレイン回路に直列に、即ちドレインと抵抗器Ｒ１及びスピードアップコンデンサＳＣの並列回路との間に、抵抗器Ｒ３が接続されている。駆動回路３１ｄのその他の構成は、駆動回路３１と同様であるため、説明を省略する。
【００７９】
駆動回路３１ｄによれば、ＰＩＮダイオード２１の逆回復電流が、フィルタＦと、抵抗器Ｒ３と、トランジスタＱＬを介してマイナス電源Ｖ−に流れる。従って、抵抗器Ｒ３の抵抗値をより大きくすることにより、フィルタＦとの関わりに基づいて逆回復電流の立ち上がりを遅くすることができる。
【００８０】
実施形態１の図３に示す印加回路３０を用いて上記の閾値を決定する場合、トランジスタＱｔのドレイン側に抵抗器Ｒ３を直列接続することとし、抵抗値の大きさが異なる抵抗器Ｒ３を１つずつドレイン回路に接続する都度、逆回復電流の絶対値の増加率を測定する。実施形態１の図６に示す処理手順に準じて逆回復電流の絶対値の増加率の閾値を決定する場合、図６のステップＳ１２では選択した抵抗器Ｒ３をドレイン回路に接続する処理を実行し、ステップＳ２１及びＳ２４それぞれでは、抵抗値がより小さい抵抗器Ｒ３及び抵抗値がより大きい抵抗器Ｒ３を選択する。また、ステップＳ２６では、最終的な抵抗値が、現在の抵抗器Ｒ３の抵抗値と決定される。
【００８１】
以上のように変形例３によれば、トランジスタＱＨ及び抵抗器Ｒ１の直列回路とトランジスタＱＬとの間に抵抗器Ｒ３が接続されており、トランジスタＱＨ及び抵抗器Ｒ１の直列回路と抵抗器Ｒ３との接続点にフィルタＦを介してＰＩＮダイオード２１が接続される。そして、抵抗器Ｒ３の大きさに応じてＰＩＮダイオード２１の逆回復電流の絶対値の増加率を抑制する。従って、逆回復電流の絶対値の増加率を容易に調整することができる。
【００８２】
今回開示された実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
【符号の説明】
【００８３】
１００  インピーダンス整合装置
１０１  伝送路
１  可変キャパシタ
Ｃ１  キャパシタ
Ｌ１、Ｌｔ  インダクタ
１１、１２、１３、１４、１５、１６、１７、１８  キャパシタ
２１、２２、２３、２４、２５、２６、２７、２８  ＰＩＮダイオード
３０  印加回路
３１、３１ｂ、３１ｃ、３１ｄ、３２、３３、３４、３５、３６、３７、３８  駆動回路
ＱＨ、ＱＬ、Ｑｔ  トランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒｇ１、Ｒｇ２、Ｒｇｔ  抵抗器
ＳＣ  スピードアップコンデンサ
Ｆ  フィルタ
ＦＣ  キャパシタ
ＦＬ  インダクタ
２  算出部
３  制御部
４  スイッチ状態設定部
５  高周波電源
６  高周波検出部
７  負荷
８１  印加電源
８２  バイパスコンデンサ
８３  信号発生器
８４  オシロスコープ
８５  電流プローブ
８６  電圧プローブ
８７  制御部
【図１】
2020161974.tif 000003
【図２】
2020161974.tif 000004
【図３】
2020161974.tif 000005
【図４】
2020161974.tif 000006
【図５】
2020161974.tif 000007
【図６】
2020161974.tif 000008
【図７】
2020161974.tif 000009
【図８】
2020161974.tif 000010