(57)【要約】【課題】  コンタクトプラグの充填不良に伴うパッドの製造不良を抑制する。【解決手段】  半導体装置は、半導体基板と、半導体基板上に設けられた絶縁膜と、絶縁膜上に設けられた電力用の主電極と、絶縁膜上に設けられた信号用のパッドとを備える。主電極が設けられたセル領域と、パッドが設けられたパッド領域とのそれぞれでは、絶縁膜にコンタクトホールが形成されている。パッド領域における半導体基板の厚みは、セル領域における半導体基板の厚みよりも小さい。これにより、パッド領域に位置するコンタクトホールの高さ位置が、セル領域に位置するコンタクトホールの高さ位置と等しくなっている。【選択図】図２
2020035847.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられた絶縁膜と、
前記絶縁膜上に設けられた電力用の主電極と、
前記絶縁膜上に設けられた信号用のパッドと、
を備え、
前記主電極が設けられたセル領域と、前記パッドが設けられたパッド領域とのそれぞれでは、前記絶縁膜にコンタクトホールが形成されており、
前記パッド領域における前記半導体基板の厚みは、前記セル領域における前記半導体基板の厚みよりも小さく、
前記パッド領域に位置する前記コンタクトホールの高さ位置は、前記セル領域に位置する前記コンタクトホールの高さ位置と等しい、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１に、半導体装置が開示されている。この半導体装置は、半導体基板と、半導体基板上に設けられた絶縁膜と、絶縁膜上に設けられた電力用の主電極及び信号用のパッドとを備える。主電極が設けられた領域（以下、セル領域という）と、パッドが設けられた領域（以下、パッド領域という）とのそれぞれでは、絶縁膜にコンタクトホールが形成されており、各々のコンタクトホール内には、主電極又はパッドに接続されたコンタクトプラグが形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１１１０８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記した半導体装置では、セル領域とパッド領域との間において、半導体基板上に設けられた構造が相違している。特に、半導体基板の表面からコンタクトホールまでの距離（高さ）は、セル領域よりもパッド領域において大きくなっている。その結果、コンタクトホールの高さ位置（半導体基板に垂直な方向における位置）が、セル領域とパッド領域との間で互いに相違している。コンタクトホールの高さ位置が一定でないと、フォトリソグラフィによってコンタクトホールを形成する際に、全てのコンタクトホールに対して露光時の焦点を正確に合わせることができない。その結果、パッド領域に位置するコンタクトホールが、設計値よりも小さな寸法で形成されることがある。コンタクトホールが意図した寸法よりも小さいと、コンタクトプラグによってコンタクトホールを十分に充填することができないことがある。この場合、その後に形成されるパッドの内部において、空洞（鬆とも称される）といった欠陥が生じるおそれがある。本明細書は、このようなパッドの製造不良を抑制し得る技術を提供する。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置は、半導体基板と、半導体基板上に設けられた絶縁膜と、絶縁膜上に設けられた電力用の主電極と、絶縁膜上に設けられた信号用のパッドとを備える。主電極が設けられたセル領域と、パッドが設けられたパッド領域とのそれぞれでは、絶縁膜にコンタクトホールが形成されている。パッド領域における半導体基板の厚みは、セル領域における半導体基板の厚みよりも小さい。これにより、パッド領域に位置するコンタクトホールの高さ位置が、セル領域に位置するコンタクトホールの高さ位置と等しくなっている。
【０００６】
上記した半導体装置では、セル領域とパッド領域との間で半導体基板の厚みが変更されており、それによって、コンタクトホールの高さ位置が二つの領域の間で等しくなるように調整されている。このような構成によると、フォトリソグラフィによってコンタクトホールを形成する際に、全てのコンタクトホールに対して露光時の焦点を正確に合わせることができる。その結果、各々のコンタクトホールが設計値どおりに正しく形成され、コンタクトホールの寸法誤差に起因するコンタクトプラグの充填不良や、それに起因するパッドの製造不良を有意に抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】半導体装置１０の平面図。
【図２】図１のＡ−Ａ線及びＢ−Ｂ線における半導体装置１０の断面図。
【発明を実施するための形態】
【０００８】
図１に示すように、実施例の半導体装置１０は、半導体基板１２を有している。半導体基板１２は、シリコンによって構成されている。半導体基板１２の上面には、エミッタ電極５６と複数のボンディングパッド１６が形成されている。エミッタ電極５６は、本技術における電力用の主電極の一例であり、ボンディングパッド１６は、本技術における信号用のパッドの一例である。また、本明細書では、エミッタ電極５６が設けられた領域をセル領域５４と称し、ボンディングパッド１６が設けられた領域をパッド領域１４という。
【０００９】
図２は、半導体装置１０の断面図である。なお、図２では、図１中のＡ−Ａ線におけるセル領域５４の断面図と、図１中のＢ−Ｂ線におけるパッド領域１４の断面図とが並べて示されている。半導体基板１２の下面１２ｂには、パッド領域１４からセル領域５４に亘って、コレクタ電極５８が形成されている。
【００１０】
先ず、パッド領域１４の構造について説明する。パッド領域１４内の半導体基板１２の上面１２ａには、表面酸化膜１７が形成されている。表面酸化膜１７は、酸化シリコン（ＳｉＯ２）によって構成されている。表面酸化膜１７は、パッド領域１４内の半導体基板１２の上面１２ａの全域を覆っている。表面酸化膜１７は、半導体基板１２を酸化させることによって得られる膜である。表面酸化膜１７上には、ゲート配線１８が形成されている。ゲート配線１８は、ポリシリコンによって構成されている。
【００１１】
表面酸化膜１７とゲート配線１８上には、酸化シリコン（ＳｉＯ２）によって構成された絶縁膜２０が形成されている。絶縁膜２０は、ゲート配線１８の上面と、ゲート配線１８が形成されていない位置の表面酸化膜１７の上面を覆っている。絶縁膜２０は、ＮＳＧ膜２２とＢＰＳＧ膜２４を有している。ＮＳＧ膜２２は、ＮＳＧ（Ｎｏｎ−ｄｏｐｅｄ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）により構成されている膜である。すなわち、ＮＳＧ膜２２は、ボロンとリンがドープされていないＳｉＯ２により構成された膜である。ＮＳＧ膜２２は、表面酸化膜１７とゲート配線１８上に形成されている。ＢＰＳＧ膜２４は、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）により構成されている膜である。すなわち、ＢＰＳＧ膜２４は、ボロンとリンがドープされたＳｉＯ２により構成された膜である。ＢＰＳＧ膜２４は、ＮＳＧ膜２２上に形成されている。
【００１２】
絶縁膜２０には、複数のコンタクトホール２６が形成されている。各コンタクトホール２６は、ゲート配線１８上に形成されている範囲内の絶縁膜２０を上面から下面まで貫通している。コンタクトホール２６の底面は、ゲート配線１８によって構成されている。コンタクトホール２６の内面（すなわち、コンタクトホール２６の底面を構成するゲート配線１８の上面と絶縁膜２０の側面）は、チタン（Ｔｉ）を用いて構成されたバリアメタル２８によって覆われている。バリアメタル２８は、コンタクトホール２６内にのみ形成されており、絶縁膜２０の上面には形成されていない。コンタクトホール２６内には、コンタクトプラグ３０が配置されている。コンタクトプラグ３０は、コンタクトホール２６内に充填された金属であり、本実施例ではタングステン（Ｗ）により構成されている。コンタクトプラグ３０は、バリアメタル２８の表面を覆っている。
【００１３】
図２に示すように、絶縁膜２０とコンタクトプラグ３０の表面には、ボンディングパッド１６が形成されている。ボンディングパッド１６は、電圧信号又は電流信号を入力及び／又は出力するための電極である。ボンディングパッド１６は、金属で構成されている。一例ではあるが、本実施例のボンディングパッド１６は、Ａｌ−Ｓｉ合金を用いて構成されている。ボンディングパッド１６は、コンタクトプラグ３０及びバリアメタル２８を介して、ゲート配線１８に接続されている。なお、ボンディングパッド１６とＢＰＳＧ膜２４の間には、バリアメタル２８が存在しておらず、ボンディングパッド１６は、ＢＰＳＧ膜２４に直接接触している。
【００１４】
ボンディングパッド１６が形成されていない範囲の絶縁膜２０上には、保護膜３４が形成されている。保護膜３４は、絶縁性の膜である。一例ではあるが、保護膜３４は、ポリイミド膜、ＳｉＮ膜、または、ＳｉＮ膜上にポリイミド膜を積層した積層膜によって構成されることができる。保護膜３４には、ボンディングパッド１６を露出させる開口部３４ａが形成されている。ボンディングパッド１６には、ワイヤ３６がボンディングされている。ワイヤ３６の他端は、図示しない信号用端子等に接続される。
【００１５】
次に、セル領域５４について説明する。セル領域５４内には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が形成されている。ＩＧＢＴは、以下の構成を有している。セル領域５４内の半導体基板１２には、エミッタ領域６０、ボディコンタクト領域６２、ボディ領域６４、ドリフト領域６６及びコレクタ領域６８が形成されている。エミッタ領域６０は、ｎ型であり、半導体基板１２の上面１２ａに面する位置に形成されている。ボディコンタクト領域６２は、ｐ＋型であり、半導体基板１２の上面１２ａに面する位置に形成されている。ボディ領域６４は、ｐ−型であり、エミッタ領域６０とボディコンタクト領域６２の下側に形成されている。ボディ領域６４のｐ型不純物濃度は、ボディコンタクト領域６２のｐ型不純物よりも低い。ドリフト領域６６は、ｎ型であり、ボディ領域６４の下側に形成されている。コレクタ領域６８は、ｐ型であり、ドリフト領域６６の下側に形成されている。コレクタ領域６８は、半導体基板１２の下面１２ｂに面する位置に形成されている。コレクタ領域６８は、コレクタ電極５８に接続されている。なお、ボディ領域６４、ドリフト領域６６及びコレクタ領域６８は、パッド領域１４に位置する半導体基板１２にも形成されている。なお、セル領域５４内の半導体基板１２には、ＩＧＢＴに代えて、又は加えて、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やダイオードといった他のデバイス構造が形成されてもよい。
【００１６】
セル領域５４内の半導体基板１２の上面１２ａには、トレンチ７０が形成されている。トレンチ７０は、エミッタ領域６０とボディ領域６４を貫通してドリフト領域６６に達している。トレンチ７０の内面は、ゲート絶縁膜７２によって覆われている。トレンチ７０内には、ゲート電極７４が形成されている。ゲート電極７４は、ゲート絶縁膜７２によって半導体基板１２から絶縁されている。ゲート電極７４は、ゲート絶縁膜７２を介して、エミッタ領域６０、ボディ領域６４及びドリフト領域６６に対向している。ゲート電極７４は、図示しない位置で、上述したゲート配線１８に接続されている。ゲート電極７４は、ゲート配線１８を介して、ボンディングパッド１６へ電気的に接続されている。ゲート電極７４の上面は、キャップ絶縁膜７６によって覆われている。
【００１７】
セル領域５４内の半導体基板１２の上面１２ａは、酸化シリコン（ＳｉＯ２）により構成された絶縁膜８０によって覆われている。絶縁膜８０には、上述した表面酸化膜１７、ＮＳＧ膜２２及びＢＰＳＧ膜２４が含まれている。すなわち、セル領域５４内では、半導体基板１２の上面１２ａに、表面酸化膜１７、ＮＳＧ膜２２及びＢＰＳＧ膜２４が積層されており、これらがセル領域５４内の絶縁膜８０を構成している。
【００１８】
絶縁膜８０には、複数のコンタクトホール８２が形成されている。各コンタクトホール８２は、絶縁膜８０を上面から下面まで貫通している。コンタクトホール８２の底面は、半導体基板１２の上面１２ａによって構成されている。コンタクトホール８２の底面には、エミッタ領域６０とボディコンタクト領域６２が面している。コンタクトホール８２の内面（すなわち、コンタクトホール８２の底面を構成する半導体基板１２の上面１２ａと絶縁膜８０の側面）は、バリアメタル８４によって覆われている。バリアメタル８４は、コンタクトホール８２内にのみ形成されており、絶縁膜８０の上面には形成されていない。コンタクトホール８２内には、コンタクトプラグ８６が配置されている。コンタクトプラグ８６は、コンタクトホール８２内に充填された金属であり、本実施例ではタングステンにより構成されている。コンタクトプラグ８６は、バリアメタル８４の表面を覆っている。
【００１９】
絶縁膜８０とコンタクトプラグ８６の表面には、エミッタ電極５６が形成されている。エミッタ電極５６は、金属で構成されている。一例ではあるが、本実施例のエミッタ電極５６は、Ａｌ−Ｓｉ合金を用いて構成されている。エミッタ電極５６は、コンタクトプラグ８６及びバリアメタル８４を介して、エミッタ領域６０とボディコンタクト領域６２に接続されている。また、エミッタ電極５６とＢＰＳＧ膜２４の間には、バリアメタル８４が存在しておらず、エミッタ電極５６はＢＰＳＧ膜２４に直接接触している。エミッタ電極５６が形成されていない範囲の絶縁膜８０上には、ポリイミド膜８８が形成されている。ポリイミド膜８８は、絶縁性の膜である。また、ポリイミド膜８８は、エミッタ電極５６の端部も覆っている。また、図示していないが、ポリイミド膜８８に覆われていない範囲のエミッタ電極５６は、はんだによって外部の導電性部材に接続されている。
【００２０】
図２に示すように、セル領域５４とパッド領域１４との間において、半導体基板１２上に設けられた構造が相違している。特に、半導体基板１２の上面１２ａからコンタクトホール２６、８２までの距離（高さ）は、セル領域５４よりもパッド領域１４において大きい。しかしながら、本実施例の半導体装置１０では、パッド領域１４における半導体基板１２の厚みが、セル領域５４における半導体基板１２の厚みよりも小さい。これにより、パッド領域１４に位置するコンタクトホール２６の高さ位置が、セル領域５４に位置するコンタクトホール８２の高さ位置と等しくなっている。このように、コンタクトホール２６、８２の高さ位置が、二つの領域１４、５４の間で等しくなるように調整されていると、フォトリソグラフィによってコンタクトホール２６、８２を形成する際に、全てのコンタクトホール２６、８２に対して露光時の焦点を正確に合わせることができる。その結果、各々のコンタクトホール２６、８２が設計値どおりに正しく形成され、コンタクトホール２６、８２の寸法誤差に起因するコンタクトプラグ３０、８６の充填不良や、それに起因するボンディングパッド１６（あるいはエミッタ電極５６）の製造不良を有意に抑制することができる。
【００２１】
セル領域５４とパッド領域１４との間の段差（厚みの差）は、例えば、半導体基板１２のパッド領域１４を上面１２ａ側から機械加工（又はエッチング）することによって、設けることができる。あるいは、半導体基板１２のセル領域５４を上面１２ａ側からエピタキシャル成長させることによって、セル領域５４をパッド領域１４に対して厚肉化してもよい。セル領域５４とパッド領域１４との間に段差を設ける具体的な手法については、特に限定されない。また、当該段差（厚みの差）の大きさについても、特定の数値に限定されず、コンタクトホール２６、８２の高さ位置が二つの領域１４、５４の間で等しくなるように、適宜設計すればよい。
【００２２】
以上、本技術の実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００２３】
１０：半導体装置
１２：半導体基板
１４：パッド領域
１６：ボンディングパッド
１７：表面酸化膜
１８：ゲート配線
２０：パッド領域の絶縁膜
２６：パッド領域のコンタクトホール
２８：パッド領域のバリアメタル
３０：パッド領域のコンタクトプラグ
３６：ワイヤ
５４：セル領域
５６：エミッタ電極
５８：コレクタ電極
６０：エミッタ領域
６２：ボディコンタクト領域
６４：ボディ領域
６６：ドリフト領域
６８：コレクタ領域
７０：トレンチ
７２：ゲート絶縁膜
７４：ゲート電極
８０：セル領域の絶縁膜
８２：セル領域のコンタクトホール
８４：セル領域のバリアメタル
８６：セル領域のコンタクトプラグ
【図１】
2020035847.tif 000003
【図２】
2020035847.tif 000004