(57)【要約】【課題】チャネル層のチャネル抵抗が低く、ゲートしきい値電圧の高い炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置は、第１導電型の炭化珪素半導体の第１層２１と、第１層２１の上の第２導電型の炭化珪素半導体の第２層２２と、第２層２２の上の第１導電型の炭化珪素半導体の第３層２３と、溝３０と、溝３０の内部に設けられた絶縁膜４０と、絶縁膜４０の上に設けられたゲート電極５１と、を有する縦型トランジスタであって、第２層２２と第３層２３との界面における第２導電型の不純物元素の濃度は、第２層２２における第２導電型の不純物元素の濃度のピークの値の半分の値を超えており、第１層２１と第２層２２との界面における第２導電型の不純物元素の濃度は、第２層２２における第２導電型の不純物元素の濃度のピークの値の半分の値未満、１／２０以上である。【選択図】  図２
2020043196.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素半導体の第１層と、
前記第１層の上の前記第１導電型とは異なる第２導電型の炭化珪素半導体の第２層と、
前記第２層の上の前記第１導電型の炭化珪素半導体の第３層と、
前記第３層、前記第２層、前記第１層の一部に側面を有する溝と、
前記溝の内部に設けられた絶縁膜と、
前記溝の内部の前記絶縁膜の上に設けられたゲート電極と、
を有する縦型トランジスタであって、
前記第２層と前記第３層との界面における前記第２導電型の不純物元素の濃度は、前記第２層における前記第２導電型の不純物元素の濃度のピークの値の半分の値を超えており、
前記第１層と前記第２層との界面における前記第２導電型の不純物元素の濃度は、前記第２層における前記第２導電型の不純物元素の濃度のピークの値の半分の値未満、１／２０以上である炭化珪素半導体装置。
【請求項２】
前記第１層は、前記第１導電型の不純物元素と、前記第２導電型の不純物元素とを含んでおり、
１＜（第１導電型の不純物元素の濃度）／（第２導電型の不純物元素の濃度）≦２
である請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第１層は炭化珪素単結晶基板の第１の面に形成されているものであって、
前記第３層に接するソース電極と、
前記炭化珪素単結晶基板の前記第１の面とは反対の第２の面に設けられたドレイン電極と、
を有する請求項１または請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記炭化珪素単結晶基板のポリタイプは４Ｈであり、
前記第３層の表面はＳｉ面であり、
前記溝の側面は、前記第３層の表面に対し垂直である請求項３に記載の炭化珪素半導体装置。
【請求項５】
前記炭化珪素単結晶基板のポリタイプは４Ｈであり、
前記第３層の表面はＣ面であり、
前記溝の側面は、前記第３層の表面に対し５０°以上、６０°以下である請求項３に記載の炭化珪素半導体装置。
【請求項６】
前記第２層における実効ドーピング濃度のピークの値は、５．０×１０１７ｃｍ−３以上、３．０×１０１８ｃｍ−３以下である請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置に関するものである。
【背景技術】
【０００２】
炭化珪素は、従来から半導体装置に幅広く用いられている珪素に比べてバンドギャップが広いことから、高耐圧の半導体装置等に用いられている。このような炭化珪素を用いた半導体装置では、耐圧等の観点より、基板の第１の面にソース電極、第２の面にドレイン電極が形成されている構造のいわゆる縦型トランジスタがある。このような縦型のトランジスタでは、基板の一方の面に溝が形成され、溝の内部を埋め込むことによりゲート電極が形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２５９８９６号公報
【特許文献２】特開２０１７−１３９４４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような縦型のトランジスタ等の炭化珪素半導体装置では、オン抵抗を低くするため、チャネル層のチャネル抵抗を下げること、ノイズによる誤動作等を防ぐため、ゲートしきい値電圧を高くすること、の双方が求められている。
【課題を解決するための手段】
【０００５】
本実施形態の一観点によれば、炭化珪素半導体装置は、第１導電型の炭化珪素半導体の第１層と、第１層の上の第１導電型とは異なる第２導電型の炭化珪素半導体の第２層と、第２層の上の第１導電型の炭化珪素半導体の第３層と、第３層、前記第２層、前記第１層の一部に側面を有する溝と、溝の内部に設けられた絶縁膜と、溝の内部の絶縁膜の上に設けられたゲート電極と、を有する縦型トランジスタである。更に、第２層と第３層との界面における第２導電型の不純物元素の濃度は、第２層における第２導電型の不純物元素の濃度のピークの値の半分の値を超えている。また、第１層と第２層との界面における第２導電型の不純物元素の濃度は、第２層における第２導電型の不純物元素の濃度のピークの値の半分の値未満、１／２０以上である。
【発明の効果】
【０００６】
本開示によれば、炭化珪素半導体装置において、チャネル層のチャネル抵抗を下げるとともに、ゲートしきい値電圧を高くすることができる。
【図面の簡単な説明】
【０００７】
【図１】図１は炭化珪素半導体装置の構造図である。
【図２】図２は本開示の実施形態の炭化珪素半導体装置の不純物濃度の説明図である。
【図３】図３は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（１）である。
【図４】図４は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（２）である。
【図５】図５は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（３）である。
【図６】図６は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（４）である。
【図７】図７は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（５）である。
【図８】図８は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（６）である。
【図９】図９は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（７）である。
【図１０】図１０は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（８）である。
【図１１】図１１は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（９）である。
【図１２】図１２は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（１０）である。
【図１３】図１３は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（１１）である。
【図１４】図１４は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（１２）である。
【図１５】図１５は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（１３）である。
【図１６】図１６は本開示の第２の実施形態の炭化珪素半導体装置の構造図である。
【発明を実施するための形態】
【０００８】
実施するための形態について、以下に説明する。
【０００９】
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。また本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。ここで結晶学上の指数が負であることは、通常、数字の上に"−"（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現している。また、本開示のエピタキシャル成長は、ホモエピタキシャル成長である。
【００１０】
〔１〕  本開示の一態様に係る半導体装置は、第１導電型の炭化珪素半導体の第１層と、前記第１層の上の前記第１導電型とは異なる第２導電型の炭化珪素半導体の第２層と、前記第２層の上の前記第１導電型の炭化珪素半導体の第３層と、前記第３層、前記第２層、前記第１層の一部に側面を有する溝と、前記溝の内部に設けられた絶縁膜と、前記溝の内部の前記絶縁膜の上に設けられたゲート電極と、を有する縦型トランジスタであって、前記第２層と前記第３層との界面における前記第２導電型の不純物元素の濃度は、前記第２層における前記第２導電型の不純物元素の濃度のピークの値の半分の値を超えており、前記第１層と前記第２層との界面における前記第２導電型の不純物元素の濃度は、前記第２層における前記第２導電型の不純物元素の濃度のピークの値の半分の値未満、１／２０以上である。
【００１１】
縦型のトランジスタ等の炭化珪素半導体装置では、オン抵抗を低くするため、チャネル層のチャネル抵抗を下げること、ノイズによる誤動作等を防ぐため、ゲートしきい値電圧を高くすることの双方が求められている。しかしながら、チャネル層のチャネル抵抗を下げることと、ゲートしきい値電圧を高くすることは、トレードオフの関係が強く、双方をともに良好にすることは容易ではない。
【００１２】
このため、本願発明者は、ｎ型となる不純物元素及びｐ型の不純物元素をドープする範囲と濃度に着目し、不純物濃度が高く、薄いチャネル層を得ることについて、鋭意検討を重ねた。この結果、チャネル層とコンタクト層との界面におけるｐ型の不純物元素の濃度は、チャネル層におけるｐ型の不純物元素の濃度のピークの値の半分の値を超える。かつ、ドリフト層とチャネル層との界面におけるｐ型の不純物元素の濃度は、チャネル層におけるｐ型の不純物元素の濃度のピークの値の半分の値未満、１／２０以上とする。このように、ｐ型の不純物元素及びｎ型の不純物元素をドープすることにより、チャネル層のチャネル抵抗を下げることと、ゲートしきい値電圧を高くすることの双方を両立することができることを見出した。本願は、このように見出された知見に基づくものである。
【００１３】
〔２〕  前記第１層は、第１導電型の不純物元素と、第２導電型の不純物元素とを含んでおり、１＜（第１導電型の不純物元素の濃度）／（第２導電型の不純物元素の濃度）≦２である。
【００１４】
〔３〕  前記第１層は炭化珪素単結晶基板の第１の面に形成されているものであって、前記第３層に接するソース電極と、前記炭化珪素単結晶基板の前記第１の面とは反対の第２の面に設けられたドレイン電極と、を有する。
【００１５】
〔４〕  前記炭化珪素単結晶基板のポリタイプは４Ｈであり、前記第３層の表面はＳｉ面であり、前記溝の側面は、前記第３層の表面に対し垂直である。
【００１６】
〔５〕  前記炭化珪素単結晶基板のポリタイプは４Ｈであり、前記第３層の表面はＣ面であり、前記溝の側面は、前記第３層の表面に対し５０°以上、６０°以下である。
【００１７】
〔６〕  前記第２層における実効ドーピング濃度のピークの値は、５．０×１０１７ｃｍ−３以上、３．０×１０１８ｃｍ−３以下である。
【００１８】
［本開示の実施形態の詳細］
以下、本開示の一実施形態（以下「本実施形態」と記す）について詳細に説明するが、本実施形態はこれらに限定されるものではない。
【００１９】
〔第１の実施形態〕
最初に、炭化珪素半導体装置である縦型のトランジスタについて、図１に基づき説明する。尚、以下の炭化珪素半導体装置の構造の図面では、便宜上、炭化珪素半導体装置を形成している各々の層の膜厚や幅等は実際とは異なっている。
【００２０】
図１に示される縦型トランジスタとなる炭化珪素半導体装置は、炭化珪素単結晶基板１０の第１の面１０ａの上に、第１のｎ型層２１、ｐ型層２２、第２のｎ型層２３が順に形成されている。また、第２のｎ型層２３、ｐ型層２２、第１のｎ型層２１を除去することにより溝３０が形成されている。溝３０は、第２のｎ型層２３の表面に対し、側面３０ａが垂直となるように形成されており、溝３０の側面３０ａは、第２のｎ型層２３、ｐ型層２２、第１のｎ型層２１の一部により形成されている。溝３０の内部の側面３０ａ及び底面３０ｂ、溝３０の近傍の第２のｎ型層２３の上には、ゲート絶縁膜４０が形成されており、溝３０の内部のゲート絶縁膜４０の上には、ゲート電極５１が形成されている。
【００２１】
また、溝３０より離れたゲート絶縁膜４０が形成されていない領域には、ｐ型となる不純物元素をイオン注入することにより、不純物濃度の高い高濃度ｐ型領域２４が形成されている。ゲート電極５１の上には、ゲート電極５１の全体を覆うように層間絶縁膜６１が形成されており、更に、層間絶縁膜６１を覆うバリアメタル層６２が形成されている。
【００２２】
また、第２のｎ型層２３及び高濃度ｐ型領域２４の一部の上にＮｉ膜を成膜し、熱処理をすることにより、Ｎｉと第２のｎ型層２３及び高濃度ｐ型領域２４に含まれるＳｉ（シリコン）とが合金化し、ＮｉＳｉによりオーミックコンタクト層５２ａが形成されている。このようにオーミックコンタクト層５２ａを形成することにより、コンタクト抵抗を低くすることができる。オーミックコンタクト層５２ａ及びバリアメタル層６２の上には、Ａｌ等によりソース電極５２が形成されており、ソース電極５２の上には、パッシベーション膜６３が形成されている。また、炭化珪素単結晶基板１０の第１の面１０ａとは反対の第２の面１０ｂには、Ｎｉ膜を成膜し熱処理をすることにより、オーミックコンタクト層５３ａが形成されており、オーミックコンタクト層５３ａの上には、ドレイン電極５３が形成されている。
【００２３】
第１のｎ型層２１は、ｎ型ドリフト層であり、ｎ型となる不純物元素が比較的低い濃度でドープされている層である。ｐ型層２２は、ｐ型チャネル層であり、ｐとなる不純物元素がドープされている層である。第２のｎ型層２３は、高濃度のｎ型コンタクト層であり、第１のｎ型層２１よりも、ｎ型となる不純物元素の濃度が高い層である。高濃度ｐ型領域２４は、高濃度のｐ型コンタクト領域であり、ｐ型層２２よりも、ｐ型となる不純物元素の濃度が高い。尚、本願においては、第１のｎ型層２１を第１層、ｐ型層２２を第２層、第２のｎ型層２３を第３層と記載する場合がある。
【００２４】
図１に示される縦型の炭化珪素半導体装置では、ゲート電極５１に所定の電圧が印加されると、ｐ型層２２のゲート絶縁膜４０の近傍の領域にチャネルが形成され、第１のｎ型層２１と第２のｎ型層２３との間が導通する。これにより、ソース電極５２とドレイン電極５３との間に電流が流れ、炭化珪素半導体装置がオンになる。尚、ゲート電極５１に所定の電圧が印加されていない場合には、ｐ型層２２にはチャネルは形成されず、ソース電極５２とドレイン電極５３との間には電流は流れないため、炭化珪素半導体装置はオフ状態となる。
【００２５】
図１に示される縦型の炭化珪素半導体装置は、炭化珪素単結晶基板１０の第１の面１０ａに炭化珪素エピタキシャル層が形成されている炭化珪素エピタキシャル基板が用いられている。炭化珪素エピタキシャル層にはｎ型となる不純物元素がドープされている。この炭化珪素エピタキシャル層の表面より、ｐ型となる不純物元素としてＡｌ（アルミニウム）をイオン注入することによりｐ型層２２が形成され、ｎ型となる不純物元素としてＰ（リン）をイオン注入することにより第２のｎ型層２３が形成される。炭化珪素エピタキシャル層のイオン注入では、イオン注入される不純物元素のイオンの加速電圧等を変化させることにより、不純物元素のイオンがイオン注入される深さを変えることができる。このようにして、炭化珪素エピタキシャル層の表面側に第２のｎ型層２３を形成し、第２のｎ型層２３よりも深い領域にｐ型層２２を形成する。炭化珪素エピタキシャル層において、不純物元素がイオン注入されたｐ型層２２、第２のｎ型層２３を除く領域が、第１のｎ型層２１となる。また、高濃度ｐ型領域２４は、炭化珪素エピタキシャル層の表面より、ｐ型となる不純物元素としてＡｌをイオン注入することにより形成する。
【００２６】
縦型の炭化珪素半導体装置では、チャネル層となるｐ型層２２のチャネル抵抗を低くすること、ゲート電極５１に印加されるゲート電圧のゲートしきい値電圧を高くすること、ソース電極５２とドレイン電極５３との間における耐圧を高くすることが求められている。チャネル層となるｐ型層２２のチャネル抵抗を低くすることにより、炭化珪素半導体装置のオン抵抗を低くすることができる。また、ゲート電極５１におけるゲートしきい値電圧が低いと、ノイズ等の影響により炭化珪素半導体装置が誤ってオンとなりやすいことから、ゲートしきい値電圧は高い方が好ましい。また、ソース電極５２とドレイン電極５３の間の耐圧を高くすることにより、炭化珪素半導体装置を高耐圧にすることができる。
【００２７】
ところで、縦型の炭化珪素半導体装置では、ｐ型層２２におけるチャネル抵抗を低くすることと、ゲートしきい値電圧を高くすることは、トレードオフの関係にあり、双方の要求を満たすことは容易ではない。
【００２８】
（炭化珪素半導体装置）
次に、第１の実施形態における炭化珪素半導体装置について説明する。尚、炭化珪素単結晶基板１０における炭化珪素のポリタイプは４Ｈである。４Ｈのポリタイプの炭化珪素は、電子移動度、絶縁破壊電界強度等が、他のポリタイプよりも優れているからである。本実施形態における炭化珪素半導体装置は、図１に示される縦型の炭化珪素半導体装置において、ゲートしきい値電圧を高くするためｐ型層２２の不純物濃度を高くするとともに、ｐ型層２２の膜厚を薄くしたものである。Ｒｃｈをチャネル抵抗、チャネル層となるｐ型層２２の膜厚をＬ、ｐ型層２２におけるキャリアの移動度をμｎとし、比例定数をｋとした場合、これらは、下記の数１に示す式の関係にある。
【００２９】
【数１】
2020043196.tif 000003
【００３０】
数１に示す式によれば、キャリアの移動度μｎが低下すると、チャネル抵抗Ｒｃｈが高くなり、ｐ型層２２の膜厚Ｌが薄くなるとチャネル抵抗Ｒｃｈが低くなる。
【００３１】
ゲートしきい値電圧を高くするためにｐ型層２２の不純物濃度を高くすると、ｐ型層２２におけるキャリアの移動度μｎが低下し、チャネル抵抗Ｒｃｈが高くなってしまう。このため、ｐ型層２２の膜厚Ｌをできるだけ薄くすることにより、チャネル抵抗Ｒｃｈが高くなること抑制し、更には、チャネル抵抗Ｒｃｈを低くする。これにより、ゲートしきい値電圧を高くすることと、チャネル抵抗Ｒｃｈを低くすることの両立を図るものである。
【００３２】
本実施形態における炭化珪素半導体装置は、図２に示されるような不純物元素の濃度分布プロファイルを有している。図２は、図１に示される炭化珪素半導体装置において、第２のｎ型層２３とゲート絶縁膜４０及びソース電極５２のオーミックコンタクト層５２ａとの界面より、炭化珪素半導体層の深さ方向における不純物元素の濃度分布を示している。図２においては、ドナーとなるｎ型の不純物元素のＰの濃度（Ｎｄ）、アクセプタとなるｐ型の不純物元素のＡｌの濃度（Ｎａ）、ｎ型の不純物元素の濃度とｐ型の不純物元素の濃度の差である実効ドーピング濃度（｜Ｎａ−Ｎｄ｜）を示す。
【００３３】
尚、ｎ型の不純物元素の濃度及びｐ型の不純物元素の濃度は、ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析）により測定することができる。また、実効ドナー濃度（Ｎｄ−Ｎａ）とは、ドナーとなるｎ型の不純物元素の濃度（Ｎｄ）からアクセプタとなるｐ型の不純物元素の濃度（Ｎａ）を引いた値である。また、実効アクセプタ濃度（Ｎａ−Ｎｄ）とは、アクセプタとなるｐ型の不純物元素の濃度（Ｎａ）からドナーとなるｎ型の不純物元素の濃度（Ｎｄ）を引いた値である。本願においては、実効ドナー濃度（Ｎｄ−Ｎａ）及び実効アクセプタ濃度（Ｎａ−Ｎｄ）について、実効ドーピング濃度（｜Ｎａ−Ｎｄ｜）と記載する場合がある。
【００３４】
本実施形態の炭化珪素半導体装置においては、第２のｎ型層２３の表面より深さ方向に約０．２７μｍまでの領域では、ｎ型の不純物元素の濃度（Ｎｄ）がｐ型の不純物元素の濃度（Ｎａ）よりも多くｎ型となっており、この領域が第２のｎ型層２３となる。従って、第２のｎ型層２３の膜厚は、約０．２７μｍであり、第２のｎ型層２３における実効ドナー濃度（Ｎｄ−Ｎａ）のピークの値は、約２×１０１９ｃｍ−３である。
【００３５】
次に、第２のｎ型層２３の表面より深さ方向に約０．２７μｍから約０．５７μｍまでの領域では、ｐ型の不純物元素の濃度（Ｎａ）がｎ型の不純物元素の濃度（Ｎｄ）よりお多くｐ型となっており、この領域がｐ型層２２となる。従って、ｐ型層２２の膜厚は、約０．３０μｍであり、ｐ型層２２におけるｐ型の不純物元素であるＡｌの濃度（Ｎａ）のピークの値は約２×１０１８ｃｍ−３である。尚、ｐ型層２２における実効アクセプタ濃度（Ｎａ−Ｎｄ）のピークの値は、５．０×１０１７ｃｍ−３以上、３．０×１０１８ｃｍ−３以下であることが好ましく、図２においては、このピークの値は、約１．５×１０１８ｃｍ−３となっている。
【００３６】
次に、第２のｎ型層２３の表面より深さ方向に約０．５７μｍよりも深い領域では、ｎ型の不純物元素の濃度（Ｎｄ）がｐ型の不純物元素の濃度（Ｎａ）よりも多くｎ型となっており、この領域が第１のｎ型層２１となる。第１のｎ型層２１においては、ｐ型層２２との界面近傍を除き、実効ドナー濃度（Ｎｄ−Ｎａ）の値は、２×１０１６〜３×１０１６ｃｍ−３で略一定である。
【００３７】
従って、第２のｎ型層２３の表面より約０．２７μｍの深さの位置に、第２のｎ型層２３とｐ型層２２との界面が形成され、この界面においては、ｎ型の不純物元素の濃度（Ｎｄ）とｐ型の不純物元素の濃度（Ｎａ）は略等しく、約１．５×１０１８ｃｍ−３である。この値は、ｐ型層２２におけるｐ型の不純物元素の濃度（Ｎａ）のピークの値の半分の値となる約１×１０１８ｃｍ−３よりも大きい。
【００３８】
また、第２のｎ型層２３の表面より約０．５７μｍの深さの位置に、ｐ型層２２と第１のｎ型層２１との界面が形成され、この界面においては、ｎ型の不純物元素の濃度（Ｎｄ）とｐ型の不純物元素の濃度（Ｎａ）は略等しく、約１．５×１０１７ｃｍ−３である。この値は、ｐ型層２２におけるｐ型の不純物元素の濃度（Ｎａ）のピークの値の半分の値となる約１×１０１８ｃｍ−３よりも小さく、１／２０の値となる約１×１０１７ｃｍ−３以上である。尚、ｐ型層２２と第１のｎ型層２１との界面におけるｎ型の不純物元素の濃度（Ｎｄ）の値が、ｐ型層２２におけるｐ型の不純物元素の濃度（Ｎａ）のピークの値の半分以上である場合には、有効な厚さのｐ型層２２が形成されない。また、ｐ型層２２と第１のｎ型層２１との界面におけるｎ型の不純物元素の濃度（Ｎｄ）をｐ型層２２におけるｐ型の不純物元素の濃度（Ｎａ）のピークの値の１／２０以上にすることにより、ｐ型層２２を薄くすることができる。
【００３９】
従って、本実施形態においては、不純物元素のイオン注入により形成される第１のｎ型層２１、ｐ型層２２、第２のｎ型層２３において、ｐ型層２２の界面におけるｎ型の不純物元素の濃度（Ｎｄ）を高くすることにより、ｐ型層２２の膜厚を薄くしている。即ち、イオン注入によりｐ型層２２を形成する場合、不純物元素を所望の深さに正確に注入することは困難であり、図２に示すような濃度分布が生じてしまう。このため、第１のｎ型層２１とｐ型層２２との界面、ｐ型層２２と第２のｎ型層２３との界面において、ｎ型の不純物元素の濃度（Ｎｄ）を高くして、ｐ型の不純物元素の濃度が比較的高い領域に、これらの界面を形成する。これにより、２つの界面に挟まれたｐ型層２２における不純物濃度を高くするとともに、ｐ型層２２の膜厚を薄くすることができ、ｐ型層２２におけるチャネル抵抗を低くするとともに、ゲートしきい値電圧を高くすることが可能となる。
【００４０】
更に、本実施形態においては、ソース電極５２とドレイン電極５３との間における耐圧を向上させるため、第１のｎ型層２１における実効ドナー濃度（Ｎｄ−Ｎａ）の値が略一定となるように形成されている。具体的には、ｎ型の不純物元素の濃度（Ｎｄ）とｐ型の不純物元素の濃度（Ｎａ）との関係は、下記の数２に示す式を満たすように形成されている。尚、下記の数２に示す式は、１＜（第１導電型の不純物元素の濃度）／（第２導電型の不純物元素の濃度）≦２と表すことも可能である。
【００４１】
【数２】
2020043196.tif 000004
【００４２】
濃度比（Ｎｄ／Ｎａ）が１より大きいのは、第１のｎ型層２１がｎ型であるからであり、濃度比（Ｎｄ／Ｎａ）を２以下にすることにより、第１のｎ型層２１における実効ドナー濃度（Ｎｄ−Ｎａ）の値を略一定にすることができる。
【００４３】
本実施形態における炭化珪素半導体装置においては、溝３０の側面３０ａは第２のｎ型層２３の表面に対し垂直となるように形成されており、第２のｎ型層２３の表面はＳｉ面となっている。本願において、上記の垂直とは、厳密な意味での垂直を意味するものではなく、垂直とみなされる範囲であって、本実施形態における効果を奏する範囲で幅を有していることを意味する。
【００４４】
（炭化珪素半導体装置の製造方法）
次に、本実施形態における炭化珪素半導体装置の製造方法について、図３〜図１４に基づき説明する。
【００４５】
最初に、図３に示すように、炭化珪素単結晶基板１０の第１の面１０ａの上に、炭化珪素エピタキシャル層１１を形成する。炭化珪素エピタキシャル層１１は、ｎ型となる不純物元素としてＰを添加した炭化珪素のエピタキシャル成長により形成する。
【００４６】
次に、図４に示すように、炭化珪素エピタキシャル層１１の表面１１ａより、ｐ型となる不純物元素としてＡｌをイオン注入することにより、ｐ型層２２を形成する。ｐ型層２２は、炭化珪素エピタキシャル層１１の表面１１ａより０．３０μｍ〜０．３７μｍにおけるＡｌの濃度がピークとなり、このピークにおけるＡｌの濃度が約２．０×１０１８ｃｍ−３となるようにイオン注入することにより形成する。ｐ型層２２では、Ａｌをイオン注入することにより、ｎ型の不純物元素の濃度よりもｐ型の不純物元素の濃度が高くなるためｐ型となる。
【００４７】
次に、図５に示すように、炭化珪素エピタキシャル層１１の表面１１ａより、ｎ型となる不純物元素としてＰをイオン注入することにより、第２のｎ型層２３を形成する。第２のｎ型層２３は、炭化珪素エピタキシャル層１１の表面１１ａの近傍におけるＰの濃度がピークとなり、このピークにおけるＰの濃度が約２．０×１０１９ｃｍ−３となるようにイオン注入することにより形成する。第２のｎ型層２３では、Ｐをイオン注入することにより、ｐ型の不純物元素の濃度よりもｎ型の不純物元素の濃度が高くなるためｎ型となる。この際、炭化珪素エピタキシャル層１１の表面１１ａより０．５０μｍ〜０．６０μｍにおけるＰの濃度が１．０×１０１７ｃｍ−３以上となるようにイオン注入することにより形成する。これにより、膜厚が約０．３μｍとなる薄いｐ型層２２を形成する。このように、イオン注入により、ｐ型層２２及び第２のｎ型層２３を形成することにより、炭化珪素エピタキシャル層１１において、第２のｎ型層２３、及び、ｐ型層２２を除く領域が、第１のｎ型層２１となる。
【００４８】
次に、図６に示すように、炭化珪素エピタキシャル層１１の表面１１ａより、第２のｎ型層２３、ｐ型層２２及び第１のｎ型層２１の一部にｐ型となる不純物元素としてＡｌをイオン注入することにより、高濃度ｐ型領域２４を形成する。高濃度ｐ型領域２４では、Ａｌをイオン注入することにより、ｎ型の不純物元素の濃度よりもｐ型の不純物元素の濃度が高くなるためｐ型となる。具体的には、炭化珪素エピタキシャル層１１の表面１１ａとなる第２のｎ型層２３の上に、高濃度ｐ型領域２４が形成される領域に開口部を有する不図示のハードマスクを酸化シリコン等により形成してイオン注入を行う。これにより、ハードマスクの開口部の炭化珪素エピタキシャル層１１にイオン注入をすることができ、このようなイオン注入により高濃度ｐ型領域２４が形成される。
【００４９】
次に、図７に示すように、第２のｎ型層２３の表面より、炭化珪素エピタキシャル層を一部除去することにより溝３０を形成し、溝３０の側面３０ａに、第２のｎ型層２３、ｐ型層２２、第１のｎ型層２１の一部を露出させる。具体的には、第２のｎ型層２３の表面にフォトレジストを塗布し、露光装置により露光、現像を行うことにより、溝３０が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの開口部において、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）により、第２のｎ型層２３、ｐ型層２２、第１のｎ型層２１の一部を除去することにより、溝３０を形成する。尚、溝３０の底面３０ｂでは、第１のｎ型層２１が露出している。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００５０】
次に、図８に示すように、溝３０の側面３０ａ及び底面３０ｂ、第２のｎ型層２３等の上にゲート絶縁膜４０を形成する。
【００５１】
次に、図９に示すように、溝３０の内部のゲート絶縁膜４０の上にポリシリコンを成膜することによりゲート電極５１を形成する。
【００５２】
次に、図１０に示すように、ゲート絶縁膜４０及びゲート電極５１の上に、層間絶縁膜６１を形成する。
【００５３】
次に、図１１に示すように、ゲート電極５１及びゲート電極５１の周囲を除き層間絶縁膜６１及びゲート絶縁膜４０を除去することにより、高濃度ｐ型領域２４及び第２のｎ型層２３の一部を露出させる。
【００５４】
次に、図１２に示すように、層間絶縁膜６１及びゲート絶縁膜４０を覆うバリアメタル層６２を窒化チタン膜を成膜することによりを形成する。具体的には、層間絶縁膜６１、高濃度ｐ型領域２４及び第２のｎ型層２３の上に窒化チタン膜を成膜し、更に、窒化チタン膜の上にフォトレジストを塗布した後、露光装置による露光、現像を行うことにより不図示のレジストパターンを形成する。このレジストパターンは、第２のｎ型層２３の上のソース電極５２が形成される領域に開口を有しており、この後、レジストパターンの形成されていない領域の窒化チタン膜をＲＩＥ等のドライエッチングにより除去し、第２のｎ型層２３等を露出させる。これにより、残存する窒化チタン膜により、バリアメタル層６２が形成される。
【００５５】
次に、図１３に示すように、露出している第２のｎ型層２３及び高濃度ｐ型領域２４の上に、オーミックコンタクト層５２ａを形成し、炭化珪素単結晶基板１０の第２の面１０ｂの上に、オーミックコンタクト層５３ａを形成する。オーミックコンタクト層５２ａ及びオーミックコンタクト層５３ａは、スパッタリング等によりＮｉ膜を成膜し、熱処理を行うことにより、炭化珪素のＳｉとＮｉ膜とを合金化し、ＮｉＳｉ合金層にすることにより形成する。
【００５６】
次に、図１４に示すように、オーミックコンタクト層５２ａ及びバリアメタル層６２の上にソース電極５２を形成し、オーミックコンタクト層５３ａの上にドレイン電極５３を形成する。ソース電極５２及びドレイン電極５３は、Ａｌ等の金属膜により形成する。
【００５７】
次に、図１５に示すように、ソース電極５２の上にパッシベーション膜６３を形成する。
【００５８】
以上の工程により、本実施形態における炭化珪素半導体装置を製造することができる。
【００５９】
〔第２の実施形態〕
次に、第２の実施形態について説明する。本実施形態における縦型トランジスタとなる炭化珪素半導体装置は、図１６に示されるように、Ｖ字状の溝１３０が形成されている構造のものである。このため第２のｎ型層２３の表面はＣ（炭素）面となっている。具体的には、第２のｎ型層２３、ｐ型層２２、第１のｎ型層２１を除去することによりＶ字状の溝１３０が形成されている。Ｖ字状の溝１３０は、第２のｎ型層２３の表面に対し、側面１３０ａが５５°±５°、即ち、５０°以上、６０°以下の範囲で傾斜しており、Ｖ字状の溝１３０の側面１３０ａは、第２のｎ型層２３、ｐ型層２２、第１のｎ型層２１の一部により形成されている。Ｖ字状の溝１３０の内部の側面１３０ａ及び底面１３０ｂ、Ｖ字状の溝１３０の近傍の第２のｎ型層２３の上には、ゲート絶縁膜１４０が形成されており、Ｖ字状の溝１３０の内部のゲート絶縁膜１４０の上には、ゲート電極１５１が形成されている。
【００６０】
本実施形態における炭化珪素半導体装置は、Ｖ字状の溝１３０を形成することにより、ｐ型層２２における不純物元素の濃度が高くなっても、チャネルが形成された際のキャリアの移動度の低下を防ぐことができる。Ｖ字状の溝１３０は、熱エッチングにより形成することができる。具体的には、熱エッチングにより、側面１３０ａが｛０−３３−８｝面となるＶ字状の溝１３０が形成され、Ｖ字状の溝１３０の側面１３０ａでは、第２のｎ型層２３、ｐ型層２２、第１のｎ型層２１の一部が露出する。この後、Ｖ字状の溝１３０の側面１３０ａ及び底面１３０ｂ、第２のｎ型層２３等の上にゲート絶縁膜１４０を形成し、更に、Ｖ字状の溝１３０の内部のゲート絶縁膜１４０の上にポリシリコンを成膜することによりゲート電極１５１を形成する。
【００６１】
尚、上記以外の内容については、第１の実施形態と同様である。
【００６２】
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【符号の説明】
【００６３】
１０        炭化珪素単結晶基板
１０ａ      第１の面
１０ｂ      第２の面
１１        炭化珪素エピタキシャル層
１１ａ      表面
２１        第１のｎ型層
２２        ｐ型層
２３        第２のｎ型層
２４        高濃度ｐ型領域
３０        溝
３０ａ      側面
３０ｂ      底面
４０        ゲート絶縁膜
５１        ゲート電極
５２        ソース電極
５２ａ      オーミックコンタクト層
５３        ドレイン電極
５３ａ      オーミックコンタクト層
６１        層間絶縁膜
６２        バリアメタル層
６３        パッシベーション膜
１３０      Ｖ字状の溝
１３０ａ    側面
１３０ｂ    底面
１４０      ゲート絶縁膜
１５１      ゲート電極
【図１】
2020043196.tif 000005
【図２】
2020043196.tif 000006
【図３】
2020043196.tif 000007
【図４】
2020043196.tif 000008
【図５】
2020043196.tif 000009
【図６】
2020043196.tif 000010
【図７】
2020043196.tif 000011
【図８】
2020043196.tif 000012
【図９】
2020043196.tif 000013
【図１０】
2020043196.tif 000014
【図１１】
2020043196.tif 000015
【図１２】
2020043196.tif 000016
【図１３】
2020043196.tif 000017
【図１４】
2020043196.tif 000018
【図１５】
2020043196.tif 000019
【図１６】
2020043196.tif 000020