(57)【要約】【課題】疑似負荷電流によって出力電圧が変動することを防止できる定電圧電源回路を提供する。【解決手段】定電圧電源回路１は、出力トランジスタＰ１に流れる電流Ｉ１に応じた値のモニタ電流Ｉ５を生成し、一定値のバイアス電流ＩＢとモニタ電流Ｉ５との差に応じた値の疑似負荷電流Ｉ３を出力端子Ｔ３から流出させる疑似負荷回路１２を備える。したがって、疑似負荷電流Ｉ３は連続的に線形に変化するので、疑似負荷電流Ｉ３によって出力電圧ＶＯが変動することを防止できる。【選択図】図１
2020126396.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧に応じた値の電流を出力端子に出力する出力トランジスタと、
前記出力端子の電圧を分圧してモニタ電圧を生成する分圧器と、
前記モニタ電圧が参照電圧になるように前記制御電圧を出力する演算増幅器と、
前記出力トランジスタに流れる電流に応じた値のモニタ電流を生成し、予め定められた値のバイアス電流と前記モニタ電流との差に応じた値の疑似負荷電流を前記出力端子から流出させる疑似負荷回路とを備える、定電圧電源回路。
【請求項２】
前記モニタ電流が前記バイアス電流よりも小さい場合には、前記疑似負荷電流は前記モニタ電流に比例して減少し、
前記モニタ電流が前記バイアス電流よりも大きい場合には、前記疑似負荷電流は０Ａとなる、請求項１に記載の定電圧電源回路。
【請求項３】
前記出力トランジスタは、第１の電源電圧のラインと前記出力端子との間に接続され、
前記分圧器は、前記出力端子と前記第１の電源電圧よりも低い第２の電源電圧のラインとの間に接続され、
前記疑似負荷回路は、前記疑似負荷電流を前記出力端子から前記第２の電源電圧のラインに流す、請求項１または請求項２に記載の定電圧電源回路。
【請求項４】
前記疑似負荷回路は、
前記制御電圧に応じた値の制御電流を生成する第１の電流源と、
前記制御電流を受ける第１のノードと前記バイアス電流を受ける第２のノードとに接続され、前記制御電流に応じた値の前記モニタ電流を前記第２のノードから前記第２の電源電圧のラインに流す第１のカレントミラー回路と、
前記第２のノードおよび前記出力端子に接続され、前記バイアス電流と前記モニタ電流との差に応じた値の前記疑似負荷電流を前記出力端子から前記第２の電源電圧のラインに流す第２のカレントミラー回路とを含む、請求項３に記載の定電圧電源回路。
【請求項５】
前記疑似負荷回路は、さらに、前記バイアス電流を前記第２のノードに供給する第２の電流源を含む、請求項４に記載の定電圧電源回路。
【請求項６】
前記出力トランジスタの一方主電極は前記第１の電源電圧のラインに接続され、その他方主電極は前記出力端子に接続され、その制御電極は前記制御電圧を受け、
前記第１の電流源は第１のトランジスタを含み、
前記第１のカレントミラー回路は第２および第３のトランジスタを含み、
前記第２のカレントミラー回路は第４および第５のトランジスタを含み、
前記第１のトランジスタの一方主電極は前記第１の電源電圧のラインに接続され、その他方主電極は前記第１のノードに接続され、その制御電極は前記制御電圧を受け、
前記第２〜第５のトランジスタの一方主電極はともに前記第２の電源電圧のラインに接続され、
前記第２のトランジスタの他方主電極および制御電極は前記第１のノードに接続され、
前記第３のトランジスタの他方主電極は前記第２のノードに接続され、その制御電極は前記第１のノードに接続され、
前記第４のトランジスタの他方主電極および制御電極は前記第２のノードに接続され、
前記第５のトランジスタの他方主電極は前記出力端子に接続され、その制御電極は前記第２のノードに接続される、請求項４または請求項５に記載の定電圧電源回路。
【請求項７】
前記出力トランジスタおよび前記第１のトランジスタは第１の導電形式であり、
前記第２〜第５のトランジスタは前記第１の導電形式と異なる第２の導電形式である、請求項６に記載の定電圧電源回路。
【請求項８】
前記出力トランジスタおよび前記第１〜第５のトランジスタは同一の導電形式である、請求項６に記載の定電圧電源回路。
【請求項９】
前記第１および第２のカレントミラー回路のうちの少なくともいずれか一方のカレントミラー回路はカスコードカレントミラー回路である、請求項４または請求項５に記載の定電圧電源回路。
【請求項１０】
前記第１および第２のカレントミラー回路のうちの少なくともいずれか一方のカレントミラー回路は低電圧カスコードカレントミラー回路である、請求項４または請求項５に記載の定電圧電源回路。
【請求項１１】
請求項１から請求項１０のいずれか１項に記載の定電圧電源回路を備える、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧電源回路およびそれを備えた半導体装置に関する。
【背景技術】
【０００２】
たとえば特許文献１（特開２０１５−２３０５８５号公報）には、制御電圧に応じた値の電流を出力端子に出力する出力トランジスタと、出力端子の電圧を分圧してモニタ電圧を生成する分圧器と、モニタ電圧が参照電圧になるように制御電圧を出力する演算増幅器と、制御電圧がしきい値電圧よりも高い場合は一定値の疑似負荷電流を出力端子から流出させ、制御電圧がしきい値電圧よりも低い場合は疑似負荷電流を遮断する疑似負荷回路とを備えた定電圧電源回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−２３０５８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１では、一定値の疑似負荷電流を流出させるか遮断するので、疑似負荷電流によって出力電圧が変動するという問題があった。
【０００５】
それゆえに、本開示の主たる目的は、疑似負荷電流によって出力電圧が変動することを防止することが可能な定電圧電源回路と、それを備えた半導体装置とを提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る定電圧電源回路は、出力トランジスタと、分圧器と、演算増幅器と、疑似負荷回路とを備える。出力トランジスタは、制御電圧に応じた値の電流を出力端子に出力する。分圧器は、出力端子の電圧を分圧してモニタ電圧を生成する。演算増幅は、モニタ電圧が参照電圧になるように制御電圧を出力する。疑似負荷回路は、出力トランジスタに流れる電流に応じた値のモニタ電流を生成し、予め定められた値のバイアス電流とモニタ電流との差に応じた値の疑似負荷電流を出力端子から流出させる。
【発明の効果】
【０００７】
本発明に係る定電圧電源回路では、出力トランジスタに流れる電流に応じた値のモニタ電流を生成し、予め定められた値のバイアス電流とモニタ電流との差に応じた値の疑似負荷電流を出力端子から流出させる。したがって、疑似負荷電流は連続的に線形に変化するので、疑似負荷電流によって出力電圧が変動することを防止することができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１による半導体装置の構成を示す回路図である。
【図２】図１に示した半導体装置の動作を示す図である。
【図３】図１に示した半導体装置の動作を示すタイムチャートである。
【図４】図１に示した半導体装置の動作を示す他のタイムチャートである。
【図５】実施の形態１の比較例を示す回路図である。
【図６】図５に示した半導体装置の動作を示すタイムチャートである。
【図７】図５に示した半導体装置の動作を示す他のタイムチャートである。
【図８】実施の形態１の変更例を示す回路図である。
【図９】実施の形態１の他の変更例を示す回路図である。
【図１０】実施の形態２による半導体装置の構成を示す回路図である。
【図１１】実施の形態２の変更例を示す回路図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１は、実施の形態１による半導体装置１の構成を示す回路図である。図１において、半導体装置１は、シリコンチップのような半導体基板(図示せず)の表面に形成され、電源端子Ｔ１、接地端子Ｔ２、出力端子Ｔ３、参照電圧源２、定電圧電源回路３、負荷容量４、および負荷５を備える。参照電圧源２、負荷容量４、および負荷５は、半導体装置１の外部に別途設けられていても構わない。
【００１０】
電源端子Ｔ１は、外部から電源電圧ＶＤＤ（第１の電源電圧）を受ける。接地端子Ｔ２は、外部から接地電圧ＧＮＤ（第２の電源電圧）を受ける。半導体装置１は、電源電圧ＶＤＤおよび接地電圧ＧＮＤによって駆動される。
【００１１】
参照電圧源２は、参照電圧ＶＲ１を生成する。定電圧電源回路３は、参照電圧ＶＲ１に応じた値の一定の直流電圧ＶＯを出力端子Ｔ３に出力する。負荷容量４は、出力端子Ｔ３と接地電圧ＧＮＤのラインとの間に接続され、定電圧電源回路３の出力電圧ＶＯに充電される。負荷５は、出力端子Ｔ３と接地電圧ＧＮＤのラインとの間に接続され、定電圧電源回路３の出力電圧ＶＯによって駆動される。負荷５の消費電流ＩＬは変動する。
【００１２】
定電圧電源回路３は、出力トランジスタＰ１、分圧器１０、演算増幅器１１、および疑似負荷回路１２を含む。出力トランジスタＰ１は、Ｐチャネル型電界効果トランジスタである。出力トランジスタＰ１のソース（一方主電極）は電源電圧ＶＤＤを受け、そのゲート（制御電極）は演算増幅器１１の出力電圧ＶＣを受け、そのドレイン（他方主電極）は出力端子Ｔ３に接続される。出力トランジスタＰ１は、制御電圧ＶＣに応じた値の電流Ｉ１を電源電圧ＶＤＤのラインから出力端子Ｔ３に流す。
【００１３】
分圧器１０は、出力端子Ｔ３と接地電圧ＧＮＤのラインとの間に直列接続された抵抗素子１０ａ，１０ｂを含み、出力電圧ＶＯを分圧してモニタ電圧ＶＭを生成する。抵抗素子１０ａ，１０ｂの抵抗値をそれぞれＲ１，Ｒ２とすると、ＶＭ＝ＶＯ×Ｒ２／（Ｒ１＋Ｒ２）となる。分圧器１０に流れる電流Ｉ２は、Ｉ２＝ＶＯ／（Ｒ１＋Ｒ２）となる。
【００１４】
演算増幅器１１の反転入力端子（−端子）は参照電圧源２からの参照電圧ＶＲ１を受け、その非反転入力端子（＋端子）は分圧器１０からのモニタ電圧ＶＭを受け、その出力端子は出力トランジスタＰ１のゲートに接続される。
【００１５】
演算増幅器１１は、モニタ電圧ＶＭが参照電圧ＶＲ１になるように、制御電圧ＶＣの値すなわち出力トランジスタＰ１に流れる電流Ｉ１を制御する。したがって、定電圧電源回路３の出力電圧ＶＯは、ＶＯ＝ＶＲ１×（Ｒ１＋Ｒ２）／Ｒ２となる。
【００１６】
疑似負荷回路１２は、制御電圧ＶＣに応じた値の疑似負荷電流Ｉ３を出力端子Ｔ３から接地電圧ＧＮＤのラインに流す。すなわち、疑似負荷回路１２は、Ｐチャネル型電界効果トランジスタＰ２（第１の電流源、第１の導電形式の第１のトランジスタ）、Ｎチャネル型電界効果トランジスタＱ１〜Ｑ４（第２の導電形式の第２〜第５のトランジスタ）、および電流源１３（第２の電流源）を含む。
【００１７】
トランジスタＰ２のソースは電源電圧ＶＤＤのラインに接続され、そのゲートは演算増幅器１１からの制御電圧ＶＣを受け、そのドレインはノードＮ１に接続される。トランジスタＰ１，Ｐ２の特性は同じであるが、トランジスタＰ１，Ｐ２のサイズは異なる。出力トランジスタＰ１のゲート幅Ｗとゲート長Ｌの比（以下、Ｗ／Ｌと称す）は、トランジスタＰ２のＷ／ＬのＡ１倍である。ただし、Ａ１は正の実数である。
【００１８】
したがって、トランジスタＰ２には、出力トランジスタＰ１に流れる電流Ｉ１の１／Ａ１の電流（制御電流）Ｉ４＝Ｉ１／Ａ１が流れる。電流源１３は、電源電圧ＶＤＤのラインとノードＮ２との間に接続され、予め定められた一定値のバイアス電流ＩＢを流す。
【００１９】
トランジスタＱ１のドレインおよびゲートはノードＮ１に接続され、そのソースは接地電圧ＧＮＤのラインに接続される。トランジスタＱ２のドレインはノードＮ２に接続され、そのゲートはノードＮ１に接続され、そのソースは接地電圧ＧＮＤのラインに接続される。
【００２０】
トランジスタＱ１，Ｑ２の特性は同じであるが、トランジスタＱ１，Ｑ２のサイズは異なる。トランジスタＱ２のＷ／Ｌは、トランジスタＱ１のＷ／ＬのＡ２倍である。ただし、Ａ２は正の実数である。
【００２１】
トランジスタＰ２，Ｑ１は直列接続されているので、トランジスタＰ２，Ｑ１には同じ値の電流Ｉ４＝Ｉ１／Ａ１が流れる。トランジスタＱ１，Ｑ２のゲートは互いに接続され、トランジスタＱ２のＷ／ＬがトランジスタＱ１のＷ／ＬのＡ２倍であるので、トランジスタＱ２には、トランジスタＱ１に流れる電流Ｉ４のＡ２倍の電流（モニタ電流）Ｉ５＝Ｉ１×Ａ２／Ａ１が流れる。
【００２２】
トランジスタＱ１，Ｑ２は、ノードＮ１から受けた電流Ｉ４＝Ｉ１／Ａ１のＡ２倍の電流Ｉ５＝Ｉ１×Ａ２／Ａ１を、ノードＮ２から接地電圧ＧＮＤのラインに流すカレントミラー回路ＣＭ１（第１のカレントミラー回路）を構成する。
【００２３】
トランジスタＱ３のドレインおよびゲートはノードＮ２に接続され、そのソースは接地電圧ＧＮＤのラインに接続される。トランジスタＱ４のドレインは出力端子Ｔ３に接続され、そのゲートはノードＮ２に接続され、そのソースは接地電圧ＧＮＤのラインに接続される。
【００２４】
トランジスタＱ３，Ｑ４の特性は同じであるが、トランジスタＱ３，Ｑ４のサイズは異なる。トランジスタＱ３のＷ／Ｌは、トランジスタＱ２のＷ／ＬのＡ３倍である。ただし、Ａ３は正の実数である。
【００２５】
ＩＢ＞Ｉ５＝Ｉ１×Ａ２／Ａ１である場合、トランジスタＱ３には、バイアス電流ＩＢとトランジスタＱ２に流れる電流Ｉ５＝Ｉ１×Ａ２／Ａ１との差の電流Ｉ６＝ＩＢ−Ｉ１×Ａ２／Ａ１が流れる。トランジスタＱ３，Ｑ４のゲートは互いに接続され、トランジスタＱ４のＷ／ＬがトランジスタＱ３のＷ／ＬのＡ２倍であるので、トランジスタＱ４にはトランジスタＱ３に流れる電流Ｉ６のＡ３倍の疑似負荷電流Ｉ３＝Ｉ６×Ａ３＝（ＩＢ−Ｉ１×Ａ２／Ａ１）×Ａ３が流れる。
【００２６】
トランジスタＱ３，Ｑ４は、ノードＮ２から受けた電流Ｉ６＝ＩＢ−Ｉ１×Ａ２／Ａ１のＡ３倍の疑似負荷電流Ｉ３＝（ＩＢ−Ｉ１×Ａ２／Ａ１）×Ａ３を、出力端子Ｔ３から接地電圧ＧＮＤのラインに流すカレントミラー回路ＣＭ２（第２のカレントミラー回路）を構成する。
【００２７】
ＩＢ≦Ｉ５＝Ｉ１×Ａ２／Ａ１である場合、バイアス電流ＩＢはすべてトランジスタＱ２に流れ、トランジスタＱ３には電流が流れない。したがって、疑似負荷電流Ｉ３は０Ａとなる。
【００２８】
なお、上記説明では、各トランジスタにおいて、ゲート電極と他の電極（ソース電極など）との間に流れる電流、およびボディ電極と他の電極（ソース電極など）との間に流れる電流を無視しており、トランジスタに流れる電流とはトランジスタのソースおよびドレイン間に流れる電流のことである。
【００２９】
ただし、ゲート電極と他の電極（ソース電極など）との間に電流が流れたり、ボディ電極と他の電極（ソース電極など）との間に電流が流れたとしても、それが定電圧電源回路３の動作に与える影響は小さい。
【００３０】
上述の通り、ＩＢ≦Ｉ１×Ａ２／Ａ１である場合、Ｉ３＝０Ａとなる。ＩＢ≦Ｉ１×Ａ２／Ａ１を変形すると、ＩＬ≧ＩＢ×Ａ１／Ａ２−ＶＯ／（Ｒ１＋Ｒ２）となる。ＩＢ×Ａ１／Ａ２−ＶＯ／（Ｒ１＋Ｒ２）をしきい値電流Ｉｔｈとすると、ＩＬ≧Ｉｔｈである場合はＩ３＝０Ａとなり、負荷電流ＩＬがしきい値電流Ｉｔｈ以上である場合には、疑似負荷電流Ｉ３は０Ａとなる。
【００３１】
ＩＬ＜Ｉｔｈである場合には、Ｉ３＝ＩＢ×Ａ３−Ｉ１×Ａ２×Ａ３／Ａ１となる。この数式から分かるように、負荷電流ＩＬがしきい値電流Ｉｔｈよりも小さい場合、疑似負荷電流Ｉ３は、ＩＢ×Ａ３から０Ａまで、出力トランジスタＰ１に流れる電流Ｉ１に比例して減少する。換言すると、出力トランジスタＰ１に流れる電流Ｉ１が小さくなるほど疑似負荷電流Ｉ３は大きくなり、Ｉ３とＩ２には線形な関係がある。この場合、トランジスタＰ１，Ｐ２，Ｑ１〜Ｑ４の各々は飽和領域で動作する。
【００３２】
また、この数式にＩ１＝ＩＬ＋Ｉ３＋ＶＯ／（Ｒ１＋Ｒ２）を代入すると、次式（１）が得られる。
Ｉ３＝（ＩＢ×Ａ１／Ａ２−ＶＯ／（Ｒ１＋Ｒ２）−ＩＬ）×Ｋ…（１）
ただし、Ｋ＝Ａ２×Ａ３／（Ａ１＋Ａ２×Ａ３）である。
【００３３】
したがって、負荷電流ＩＬが小さくなるほど疑似負荷電流Ｉ３が増大するので、負荷電流ＩＬが小さい場合でも出力トランジスタＰ１に流れる電流Ｉ１が小さくなって定電圧電源回路３の動作が不安定になることはない。よって、定電圧電源回路３は、負荷電流ＩＬの大きさに依存せず安定に動作する。
【００３４】
図２（Ａ）〜（Ｃ）は、図１に示した半導体装置１の動作を示す図である。特に、図２（Ａ）は負荷電流ＩＬと制御電圧ＶＣの関係を示し、図２（Ｂ）は負荷電流ＩＬと出力トランジスタＰ１に流れる電流Ｉ１との関係を示し、図２（Ｃ）は負荷電流ＩＬと疑似負荷電流Ｉ３との関係を示している。
【００３５】
図２（Ａ）〜（Ｃ）において、ＩＬminは設計上想定する負荷電流ＩＬの最小値であり、ＩＬmaxは設計上想定する負荷電流ＩＬの最大値である。すなわち、ＩＬminからＩＬmaxまでが負荷電流ＩＬが取り得る値の範囲である。
【００３６】
疑似負荷電流Ｉ３は、図２（Ｃ）に示すように、ＩＬ＝ＩＬminのときに最大値となり、負荷電流ＩＬが増加するに従って線形に減少し、ＩＬ＝Ｉｔｈのときに最小値（０Ａ）となる。疑似負荷電流Ｉ３が線形に減少する範囲での傾きは、数式（１）から分かるように−Ｋ＝−Ａ２×Ａ３／（Ａ１＋Ａ２×Ａ３）となる。
【００３７】
出力トランジスタＰ１に流れる電流Ｉ１は、図２（Ｂ）に示すように、負荷電流ＩＬが増加するに従って増加する。疑似負荷回路１２が無いと仮定した場合、ＩＬ＜Ｉｔｈの範囲におけるＩ１が点線で示されている。
【００３８】
疑似負荷回路１２が無く、かつＩ１が小さい場合、極や零点が周波数の低い方に位置し、定電圧電源回路３の動作が不安定になる。その境となる電流をＩＳとする。すなわち、電流Ｉ１がＩＳよりも小さい場合、定電圧電源回路３の動作は不安定になる。点線で示したＩ１にはＩＳよりも小さい部分があり、その部分で定電圧電源回路３が不安定になる。
【００３９】
これに対して疑似負荷回路１２がある場合には、負荷電流ＩＬが小さい範囲では疑似負荷電流Ｉ３が流れるため、実線で示したように電流Ｉ１はＩＳより小さくならない。したがって、定電圧電源回路３は常に安定動作する。
【００４０】
ここで、Ａ１，Ａ２，Ａ３の決定方法について説明する。出力トランジスタＰ１としては、負荷電流ＩＬを供給する必要があるので、通常、大きなサイズのトランジスタが用いられる。一方、トランジスタＰ２は、負荷５と直接には接続されておらず、大きな電流を流す必要がないので、Ａ１を大きくし、トランジスタＰ２のサイズを小さくすることにより、トランジスタＰ２，Ｑ１に流れる電流Ｉ４を小さくし、消費電力を抑制する。
【００４１】
上記のように負荷電流ＩＬの大きさによって疑似負荷電流Ｉ３の大きさが決まるので、Ａ１を小さくするかＡ２を大きくすることにより、疑似負荷電流Ｉ３が０Ａでも定電圧電源回路３の安定性が十分ある程度に負荷電流ＩＬが大きい範囲では、疑似負荷電流Ｉ３が０Ａとなるようにして消費電力を抑制することができる。負荷電流ＩＬの想定される範囲ＩＬmin〜ＩＬmaxにおいて、定電圧電源回路３が安定動作するような大きさの電流Ｉ１が出力トランジスタ１に流れるように、Ａ１，Ａ２，Ａ３を決定すればよい。
【００４２】
ここまでは定電圧電源回路３の定常動作について説明したが、次に、負荷電流ＩＬが時間とともに変動し、上記２つの状態（ＩＬ＜Ｉｔｈ、ＩＬ＞Ｉｔｈ）を遷移するときの過度動作について説明する。図３（Ａ）〜（Ｅ）は、図１に示した半導体装置１の動作を示すタイムチャートである。
【００４３】
特に、図３（Ａ）は負荷電流ＩＬの波形を示し、図３（Ｂ）は制御電圧ＶＣの波形を示し、図３（Ｃ）は出力トランジスタＰ１に流れる電流Ｉ１の波形を示し、図３（Ｄ）は疑似負荷電流Ｉ３の波形を示し、図３（Ｅ）は出力電圧ＶＯの波形を示している。図３（Ａ）〜（Ｅ）では、負荷電流ＩＬが減少する場合における半導体装置１の動作が示されている。
【００４４】
時刻ｔ０〜ｔ１では、負荷電流ＩＬは最大値ＩＬmaxに維持され、他の電圧ＶＣ，ＶＯや電流Ｉ１，Ｉ３も一定値に維持される。負荷電流ＩＬはしきい値電流Ｉｔｈよりも大きいので、疑似負荷電流Ｉ３は０Ａになっている。
【００４５】
時刻ｔ１において負荷電流ＩＬが減少し始め、時刻ｔ２において負荷電流ＩＬはしきい値電流Ｉｔｈに到達し、時刻ｔ３において負荷電流ＩＬは最小値ＩＬminになり、時刻ｔ３以降はＩＬ＝ＩＬminとなる。
【００４６】
時刻ｔ１〜ｔ２では、ＩＬ＞Ｉｔｈであるので、疑似負荷電流Ｉ３は０Ａに維持される。負荷電流ＩＬが減少するに従って、出力トランジスタＰ１に流れる電流Ｉ１は減少し、制御電圧ＶＣは増大する。
【００４７】
時刻ｔ２〜ｔ３では、ＩＬ＜Ｉｔｈとなり、負荷電流ＩＬが減少するに従って疑似負荷電流Ｉ３が一定の傾きで増大する。Ｉ１＝Ｉ２＋Ｉ３＋ＩＬであるので、Ｉ１の傾きは小さくなり、ＶＣの傾きは小さくなる。時刻ｔ３以降では、負荷電流ＩＬは最小値ＩＬminに維持され、疑似負荷電流Ｉ３は最大値に維持され、他の電圧ＶＣ，ＶＯや電流Ｉ１も一定値に維持される。疑似負荷電流Ｉ３の最大値は、上記数式（１）においてＩＬ＝ＩＬminとした値である。
【００４８】
図３（Ａ）〜（Ｅ）から分かるように、負荷電流ＩＬが最大値ＩＬmaxから最小値ＩＬminまで減少しても、疑似負荷電流Ｉ３は緩やかに変化するので、出力電圧ＶＯは変動せず、一定値に維持される。
【００４９】
図４（Ａ）〜（Ｅ）は、図１に示した半導体装置１の動作を示す他のタイムチャートである。特に、図４（Ａ）は負荷電流ＩＬの波形を示し、図４（Ｂ）は制御電圧ＶＣの波形を示し、図４（Ｃ）は出力トランジスタＰ１に流れる電流Ｉ１の波形を示し、図４（Ｄ）は疑似負荷電流Ｉ３の波形を示し、図４（Ｅ）は出力電圧ＶＯの波形を示している。図４（Ａ）〜（Ｅ）では、負荷電流ＩＬが増大する場合における半導体装置１の動作が示されている。
【００５０】
時刻ｔ０〜ｔ１では、負荷電流ＩＬは最小値ＩＬminに維持され、他の電圧ＶＣ，ＶＯや電流Ｉ１，Ｉ３も一定値に維持される。負荷電流ＩＬはしきい値電流Ｉｔｈよりも小さいので、疑似負荷電流Ｉ３は一定値になっている。
【００５１】
時刻ｔ１において負荷電流ＩＬが増大し始め、時刻ｔ２において負荷電流ＩＬはしきい値電流Ｉｔｈに到達し、時刻ｔ３において負荷電流ＩＬは最大値ＩＬmaxになり、時刻ｔ３以降はＩＬ＝ＩＬmaxとなる。
【００５２】
時刻ｔ１〜ｔ２では、ＩＬ＜Ｉｔｈであるので、疑似負荷電流Ｉ３は負荷電流ＩＬの増大に伴って一定の傾きで線形に減少する。負荷電流ＩＬが増大するに従って、出力トランジスタＰ１に流れる電流Ｉ１は増大し、制御電圧ＶＣは減少する。
【００５３】
時刻ｔ２〜ｔ３では、ＩＬ＞Ｉｔｈとなり、疑似負荷電流Ｉ３は０Ａに維持される。Ｉ１＝Ｉ２＋Ｉ３＋ＩＬであるので、Ｉ１の傾きは大きくなり、ＶＣの傾きは大きくなる。時刻ｔ３以降では、負荷電流ＩＬは最大値ＩＬmaxに維持され、疑似負荷電流Ｉ３は０Ａに維持され、他の電圧ＶＣ，ＶＯや電流Ｉ１も一定値に維持される。
【００５４】
図４（Ａ）〜（Ｅ）から分かるように、負荷電流ＩＬが最小値ＩＬminから最大値ＩＬmaxまで増大しても、疑似負荷電流Ｉ３は緩やかに変化するので、出力電圧ＶＯは変動せず、一定値に維持される。
【００５５】
以上のように、この実施の形態１では、出力トランジスタＰ１に流れる電流Ｉ１に応じた値のモニタ電流Ｉ５を生成し、一定値のバイアス電流ＩＢとモニタ電流Ｉ５との差に応じた値の疑似負荷電流Ｉ３を流す。したがって、負荷電流ＩＬが変動した場合でも疑似負荷電流Ｉ３は負荷電流ＩＬに比例して連続的に変動するので、疑似負荷電流Ｉ３によって出力電圧ＶＯが変動することを防止することができる。
【００５６】
また、上述したように、トランジスタＰ１，Ｐ２，Ｑ１〜Ｑ４のＷ／Ｌの比Ａ１，Ａ２，Ａ３を調整することにより、定電圧電源回路３の消費電力を抑制することができる。
【００５７】
比較例．
次に、実施の形態１の効果を明らかにするために、実施の形態１の比較例について説明する。図５は、実施の形態１の変更例を示す回路図であって、図１と対比される図である。図５を参照して、この半導体装置３０が図１の半導体装置１と異なる点は、定電圧電源回路３が定電圧電源回路３１で置換されている点である。定電圧電源回路３１は、定電圧電源回路３の疑似負荷回路１２を疑似負荷回路３２で置換したものである。
【００５８】
疑似負荷回路３２は、電圧源３３、演算増幅器３４、抵抗素子３５、およびＮチャネル型電界効果トランジスタＱ５を含む。電圧源３３は、参照電圧ＶＲ２を生成する。演算増幅器３４は、ヒステリシス特性を有し、参照電圧ＶＲ２に基づいて２つのしきい値電圧ＶＴＬ，ＶＴＨを生成し、しきい値電圧ＶＴＬ，ＶＴＨと制御電圧ＶＣとの高低を比較し、比較結果を示す信号φ３４を出力する。ただし、ＶＴＬ＜ＶＴＨである。
【００５９】
制御電圧ＶＣが上昇する場合、制御電圧ＶＣがしきい値電圧ＶＴＨを超えると、信号φ３４は「Ｌ」レベルとなる。制御電圧ＶＣが下降する場合、制御電圧ＶＣがしきい値電圧ＶＴＬよりも低下すると、信号φ３４は「Ｈ」レベルとなる。
【００６０】
トランジスタＱ５のドレインは抵抗素子３５を介して出力端子Ｔ３に接続され、そのゲートは演算増幅器３４の出力信号φ３４を受け、そのソースは接地電圧ＧＮＤのラインに接続される。他の構成は、半導体装置１と同じであるので、その説明は繰り返さない。
【００６１】
次に、この半導体装置３０の動作について説明する。負荷電流ＩＬが減少する場合、出力トランジスタＰ１に流れる電流Ｉ１が減少し、制御電圧ＶＣは上昇する。制御電圧ＶＣがしきい値電圧ＶＴＨを超えると、演算増幅器３４の出力信号φ３４は「Ｈ」レベルとなり、トランジスタＱ５がオンし、一定値ＩＣの疑似負荷電流Ｉ３が流れる。抵抗素子３５の抵抗値をＲ３とすると、一定値ＩＣはＩＣ＝ＶＯ／Ｒ３となる。
【００６２】
逆に、負荷電流ＩＬが増大する場合、出力トランジスタＰ１に流れる電流Ｉ１が増大し、制御電圧ＶＣは下降する。制御電圧ＶＣがしきい値電圧ＶＴＬよりも低くなると、演算増幅器の出力信号φ３４は「Ｌ」レベルとなり、トランジスタＱ５はオフされ、疑似負荷電流Ｉ１は０Ａとなる。
【００６３】
この半導体装置３０では、負荷電流ＩＬが小さい場合には、疑似負荷電流Ｉ３が流れるので、出力トランジスタＰ１に流れる電流Ｉ１が小さくなることを防止することができる。したがって、負荷電流ＩＬが小さい場合でも、定電圧電源回路３１を安定に動作させることができる。しかし、この半導体装置３０には、トランジスタＱ５がオンおよびオフするときに出力電圧ＶＯが変動するという問題がある。
【００６４】
図６（Ａ）〜（Ｅ）は、図５に示した半導体装置３０の動作を示すタイムチャートであって、図３（Ａ）〜（Ｅ）と対比される図である。特に、図６（Ａ）は負荷電流ＩＬの波形を示し、図６（Ｂ）は制御電圧ＶＣの波形を示し、図６（Ｃ）は出力トランジスタＰ１に流れる電流Ｉ１の波形を示し、図６（Ｄ）は疑似負荷電流Ｉ３の波形を示し、図６（Ｅ）は出力電圧ＶＯの波形を示している。図６（Ａ）〜（Ｅ）では、負荷電流ＩＬが減少する場合における半導体装置３０の動作が示されている。
【００６５】
時刻ｔ０〜ｔ１では、負荷電流ＩＬは比較的大きな値ＩＬ１に維持され、他の電圧ＶＣ，ＶＯや電流Ｉ１，Ｉ３も一定値に維持される。制御電圧ＶＣは、２つのしきい値電圧ＶＴＬ，ＶＴＨの間の値になっている。出力トランジスタＰ１には比較的大きな値の電流Ｉ１が流れ、トランジスタＱ５はオフし、疑似負荷電流Ｉ３は０Ａになっている。
【００６６】
時刻ｔ１では、負荷電流ＩＬが減少し始める。負荷電流ＩＬの減少に従って、制御電圧ＶＣが上昇し、出力トランジスタＰ１に流れる電流Ｉ１が減少する。時刻ｔ２において、制御電圧ＶＣがしきい値電圧ＶＴＨに到達すると、トランジスタＱ５がオンし、疑似負荷電流Ｉ３は０Ａから一定値ＩＣに瞬時に増大する。
【００６７】
疑似負荷電流Ｉ３が瞬時に増大すると、出力電圧ＶＯが瞬間的に低下する。演算増幅器１１は、出力電圧ＶＯを目標値に戻すために制御電圧ＶＣを低下させる。制御電圧ＶＣが低下すると、出力トランジスタＰ１に流れる電流Ｉ１が増大し、出力電圧ＶＯが上昇する。
【００６８】
時刻ｔ３において、出力電圧ＶＯは目標値に戻る。時刻ｔ３以降では、負荷電流ＩＬは比較的低い値ＩＬ２に維持され、疑似負荷電流Ｉ３は一定値ＩＣに維持され、他の電圧ＶＣ，ＶＯや電流Ｉ１も一定値に維持される。
【００６９】
図６（Ａ）〜（Ｅ）から分かるように、比較例の半導体装置３０では、負荷電流ＩＬがＩＬ１からＩＬ２に減少して制御電圧ＶＣがしきい値電圧ＶＴＨに到達すると、トランジスタＱ５がオンして疑似負荷電流Ｉ３が急に流れ、出力電圧ＶＯが変動してしまう。
【００７０】
これに対して実施の形態１の半導体装置１では、図３（Ａ）〜（Ｅ）で示したように、負荷電流ＩＬが最大値ＩＬmaxから最小値ＩＬminまで減少しても、疑似負荷電流Ｉ３は緩やかに変化するので、出力電圧ＶＯは変動せず、一定値に維持される。
【００７１】
図７（Ａ）〜（Ｅ）は、図５に示した半導体装置３０の動作を示す他のタイムチャートであって、図４（Ａ）〜（Ｅ）と対比される図である。特に、図７（Ａ）は負荷電流ＩＬの波形を示し、図７（Ｂ）は制御電圧ＶＣの波形を示し、図７（Ｃ）は出力トランジスタＰ１に流れる電流Ｉ１の波形を示し、図７（Ｄ）は疑似負荷電流Ｉ３の波形を示し、図７（Ｅ）は出力電圧ＶＯの波形を示している。図７（Ａ）〜（Ｅ）では、負荷電流ＩＬが増大する場合における半導体装置３０の動作が示されている。
【００７２】
時刻ｔ０〜ｔ１では、負荷電流ＩＬは比較的小さな値ＩＬ３に維持され、他の電圧ＶＣ，ＶＯや電流Ｉ１，Ｉ３も一定値に維持される。制御電圧ＶＣは、２つのしきい値電圧ＶＴＬ，ＶＴＨの間の値になっている。出力トランジスタＰ１には比較的小さな値の電流Ｉ１が流れ、トランジスタＱ５はオンし、疑似負荷電流Ｉ３は一定値ＩＣになっている。
【００７３】
時刻ｔ１では、負荷電流ＩＬが増大し始める。負荷電流ＩＬの増大に従って、制御電圧ＶＣが下降し、出力トランジスタＰ１に流れる電流Ｉ１が増大する。時刻ｔ２において、制御電圧ＶＣがしきい値電圧ＶＴＬに到達すると、トランジスタＱ５がオフし、疑似負荷電流Ｉ３は一定値ＩＣから０Ａに瞬時に減少する。
【００７４】
疑似負荷電流Ｉ３が瞬時に減少すると、出力電圧ＶＯが瞬間的に上昇する。演算増幅器１１は、出力電圧ＶＯを目標値に戻すために制御電圧ＶＣを上昇させる。制御電圧ＶＣが上昇すると、出力トランジスタＰ１に流れる電流Ｉ１が減少し、出力電圧ＶＯが低下する。
【００７５】
時刻ｔ３において、出力電圧ＶＯは目標値に戻る。時刻ｔ３以降では、負荷電流ＩＬは比較的大きな値ＩＬ４に維持され、疑似負荷電流Ｉ３は０Ａに維持され、他の電圧ＶＣ，ＶＯや電流Ｉ１も一定値に維持される。
【００７６】
図７（Ａ）〜（Ｅ）から分かるように、比較例の半導体装置３０では、負荷電流ＩＬがＩＬ３からＩＬ４に増大して制御電圧ＶＣがしきい値電圧ＶＴＬに到達すると、トランジスタＱ５がオフして疑似負荷電流Ｉ３が急に減少し、出力電圧ＶＯが変動してしまう。
【００７７】
これに対して実施の形態１の半導体装置１では、図４（Ａ）〜（Ｅ）で示したように、負荷電流ＩＬが最小値ＩＬminから最大値ＩＬmaxまで増大しても、疑似負荷電流Ｉ３は緩やかに変化するので、出力電圧ＶＯは変動せず、一定値に維持される。
【００７８】
変更例１．
図８は、実施の形態１の変更例１を示す回路図であって、図１と対比される図である。図８を参照して、この半導体装置１Ａが図１の半導体装置１と異なる点は、定電圧電源回路３が定電圧電源回路３Ａで置換され、電流源１３が定電圧電源回路３Ａの外部に設けられている点である。定電圧電源回路３Ａは、定電圧電源回路３の疑似負荷回路１２を疑似負荷回路１２Ａで置換したものである。
【００７９】
疑似負荷回路１２Ａは、疑似負荷回路１２から電流源１３を除去したものであり、トランジスタＰ２，Ｑ１〜Ｑ４を含む。電流源１３は、定電圧電源回路３Ａの外部から、疑似負荷回路１２Ａ内のノードＮ２（トランジスタＱ２，Ｑ３のドレイン）にバイアス電流ＩＢを供給する。この変更例１でも、実施の形態１と同じ効果が得られる。
【００８０】
変更例２．
図９は、実施の形態１の他の変更例２を示す回路図であって、図１と対比される図である。図９を参照して、この半導体装置１Ｂが図１の半導体装置１と異なる点は、定電圧電源回路３が定電圧電源回路３Ｂで置換されている点である。定電圧電源回路３Ｂが定電圧電源回路３と異なる点は、出力トランジスタＰ１が出力トランジスタＱ６で置換され、疑似負荷回路１２が疑似負荷回路１２Ｂで置換されている点である。
【００８１】
出力トランジスタＰ１はＰチャネル型電界効果トランジスタ（第１の導電形式のトランジスタ）であるのに対し、出力トランジスタＱ６はＮチャネル型電界効果トランジスタ（第２の導電形式のトランジスタ）である。出力トランジスタＱ６のドレインは電源電圧ＶＤＤのラインに接続され、そのソースは出力端子Ｔ３に接続され、そのゲートは制御電圧ＶＣを受ける。
【００８２】
演算増幅器１１の非反転入力端子は参照電圧ＶＲ１を受け、その反転入力端子はモニタ電圧を受け、その出力端子は出力トランジスタＱ６のゲートに接続される。演算増幅器１１は、モニタ電圧ＶＭが参照電圧ＶＲ１になるように、制御電圧ＶＣを生成して出力トランジスタＱ６に流れる電流Ｉ１を制御する。
【００８３】
疑似負荷回路１２Ｂは、疑似負荷回路１２のトランジスタＰ２をトランジスタＱ７で置換したものである。トランジスタＱ７は、Ｎチャネル型電界効果トランジスタであり、そのドレインは電源電圧ＶＤＤのラインに接続され、そのゲートは制御電圧ＶＣを受け、そのソースはノードＮ１に接続される。
【００８４】
トランジスタＱ６，Ｑ７の特性は同じであるが、トランジスタＱ６，Ｑ７のサイズは異なる。出力トランジスタＱ６のＷ／Ｌは、トランジスタＱ７のＷ／ＬのＡ１倍である。ただし、Ａ１は正の実数である。したがって、トランジスタＱ７には、トランジスタＱ６に流れる電流Ｉ１の１／Ａ１の電流Ｉ４＝Ｉ１／Ａ１が流れる。
【００８５】
他の構成および動作は、実施の形態１と同じであるので、その説明は繰り返さない。この変更例２でも、実施の形態１と同じ効果が得られる。
【００８６】
実施の形態２．
図１０は、実施の形態２による半導体装置１Ｃの構成を示す回路図であって、図１と対比される図である。図１０を参照して、この半導体装置１Ｃが図１の半導体装置１と異なる点は、定電圧電源回路３が定電圧電源回路３Ｃで置換されている点である。定電圧電源回路３Ｃは、定電圧電源回路３の疑似負荷回路１２を疑似負荷回路１２Ｃで置換したものである。
【００８７】
疑似負荷回路１２Ｃは、疑似負荷回路１２のカレントミラー回路ＣＭ１，ＣＭ２をそれぞれカスコードカレントミラー回路ＣＭ３，ＣＭ４で置換したものである。カスコードカレントミラー回路ＣＭ３は、Ｎチャネル型電界効果トランジスタＱ１，Ｑ２，Ｑ１１，Ｑ１２を含む。トランジスタＱ１，Ｑ２については、図１で説明した通りである。トランジスタＱ１，Ｑ１１のサイズおよび特性は同一であり、トランジスタＱ２，Ｑ１２のサイズおよび特性は同一である。
【００８８】
トランジスタＱ１１のドレインおよびゲートはノードＮ１に接続され、そのソースはトランジスタＱ１のドレインおよびゲートに接続される。トランジスタＱ１２のドレインはノードＮ２に接続され、そのゲートはノードＮ１に接続され、そのソースはトランジスタＱ２のドレインに接続される。
【００８９】
カスコードカレントミラー回路ＣＭ３は、カレントミラー回路ＣＭ１（図１）と同様に、ノードＮ１から受けた電流Ｉ４＝Ｉ１／Ａ１のＡ２倍の電流Ｉ５＝Ｉ１×Ａ２／Ａ１を、ノードＮ２から接地電圧ＧＮＤのラインに流す。
【００９０】
また、トランジスタＱ１３のドレインおよびゲートはノードＮ２に接続され、そのソースはトランジスタＱ３のドレインおよびゲートに接続される。トランジスタＱ１４のドレインは出力端子Ｔ３に接続され、そのゲートはノードＮ２に接続され、そのソースはトランジスタＱ４のドレインに接続される。
【００９１】
カスコードカレントミラー回路ＣＭ４は、カレントミラー回路ＣＭ２（図１）と同様に、ノードＮ２から受けた電流Ｉ６＝ＩＢ−Ｉ１×Ａ２／Ａ１のＡ３倍の疑似負荷電流Ｉ３＝（ＩＢ−Ｉ１×Ａ２／Ａ１）×Ａ３を、出力端子Ｔ３から接地電圧ＧＮＤのラインに流す。
【００９２】
他の構成および動作は、実施の形態１と同じであるので、その説明は繰り返さない。この実施の形態２でも、実施の形態１と同じ効果が得られる。また、カスコードカレントミラー回路ＣＭ３，ＣＭ４を設けたので、トランジスタＱ１〜Ｑ４のチャネル長変調の影響を小さくすることができ、高精度で疑似負荷電流Ｉ３を制御することができる。したがって、疑似負荷電流Ｉ３が不必要に増大することを防止することができ、消費電力の低減化を図ることができる。
【００９３】
なお、この実施の形態２では、カレントミラー回路ＣＭ１，ＣＭ２の両方をカスコードカレントミラー回路で置換したが、これに限るものではなく、カレントミラー回路ＣＭ１，ＣＭ２のうちのいずれか一方のみをカスコードカレントミラー回路で置換しても構わない。
【００９４】
図１１は、実施の形態２の変更例を示す回路図であって、図１０と対比される図である。図１１を参照して、この変更例の半導体装置１Ｄが図１０の半導体装置１Ｃと異なる点は、定電圧電源回路３Ｃが定電圧電源回路３Ｄで置換されている点である。定電圧電源回路３Ｄは、定電圧電源回路３Ｃの疑似負荷回路１２Ｃを疑似負荷回路１２Ｄで置換したものである。
【００９５】
疑似負荷回路１２Ｄは、疑似負荷回路１２Ｃのカレントミラー回路ＣＭ３，ＣＭ４をそれぞれ低電圧カスコードカレントミラー回路ＣＭ５，ＣＭ６で置換したものである。低電圧カスコードカレントミラー回路ＣＭ５は、カスコードカレントミラー回路ＣＭ３のトランジスタＱ１１，Ｑ１２のゲートにバイアス電圧ＶＢ１を与え、トランジスタＱ１，Ｑ２のゲートをノードＮ１に接続したものである。
【００９６】
低電圧カスコードカレントミラー回路ＣＭ６は、カスコードカレントミラー回路ＣＭ４のトランジスタＱ１３，Ｑ１４のゲートにバイアス電圧ＶＢ２を与え、トランジスタＱ３，Ｑ４のゲートをノードＮ２に接続したものである。バイアス電圧ＶＢ１，ＶＢ２を生成する電圧源は、疑似負荷回路１２Ｄ内に設けられていてもよいし、疑似負荷回路１２Ｄの外部に設けられていても構わない。
【００９７】
低電圧カスコードカレントミラー回路ＣＭ５は、カスコードカレントミラー回路ＣＭ３（図１０）と同様に、ノードＮ１から受けた電流Ｉ４＝Ｉ１／Ａ１のＡ２倍の電流Ｉ５＝Ｉ１×Ａ２／Ａ１を、ノードＮ２から接地電圧ＧＮＤのラインに流す。
【００９８】
低電圧カスコードカレントミラー回路ＣＭ６は、カスコードカレントミラー回路ＣＭ４（図１０）と同様に、ノードＮ２から受けた電流Ｉ６＝ＩＢ−Ｉ１×Ａ２／Ａ１のＡ３倍の疑似負荷電流Ｉ３＝（ＩＢ−Ｉ１×Ａ２／Ａ１）×Ａ３を、出力端子Ｔ３から接地電圧ＧＮＤのラインに流す。
【００９９】
他の構成および動作は、実施の形態２と同じであるので、その説明は繰り返さない。この変更例でも、実施の形態２と同じ効果が得られる。また、低電圧カスコードカレントミラー回路ＣＭ５，ＣＭ６を設けたので、動作電圧ＶＤＤの低減化を図ることができる。
【０１００】
なお、この変更例では、カレントミラー回路ＣＭ１，ＣＭ２の両方を低電圧カスコードカレントミラー回路で置換したが、これに限るものではなく、カレントミラー回路ＣＭ１，ＣＭ２のうちのいずれか一方のみを低電圧カスコードカレントミラー回路で置換しても構わない。また、カレントミラー回路ＣＭ１，ＣＭ２をどのような構成のカレントミラー回路で置換しても構わない。
【０１０１】
また、実施の形態１およびその変更例１，２と実施の形態２およびその変更例を適宜組み合わせても構わない。
【０１０２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０３】
１，１Ａ〜１Ｄ，３０  半導体装置、Ｔ１  電源端子、Ｔ２  接地端子、Ｔ３  出力端子、２，３３  参照電圧源、３，３Ａ〜３Ｄ，３１  定電圧電源回路、４  負荷容量、５  負荷、Ｐ１，Ｑ６  出力トランジスタ、１０  分圧器、１０ａ，１０ｂ  抵抗素子、１１，３４  演算増幅器、１２，１２Ａ〜１２Ｄ，３２  疑似負荷回路、１３  電流源、Ｐ２  Ｐチャネル型電界効果トランジスタ、Ｑ１〜Ｑ５，Ｑ７，Ｑ１１〜Ｑ１４  Ｎチャネル型電界効果トランジスタ、ＣＭ１，ＣＭ２  カレントミラー回路、ＣＭ３，ＣＭ４  カスコードカレントミラー回路、ＣＭ５，ＣＭ６  低電圧カスコードカレントミラー回路。
【図１】
2020126396.tif 000003
【図２】
2020126396.tif 000004
【図３】
2020126396.tif 000005
【図４】
2020126396.tif 000006
【図５】
2020126396.tif 000007
【図６】
2020126396.tif 000008
【図７】
2020126396.tif 000009
【図８】
2020126396.tif 000010
【図９】
2020126396.tif 000011
【図１０】
2020126396.tif 000012
【図１１】
2020126396.tif 000013