(57)【要約】【課題】ＣＭＯＳプロセスを用いて製造された溶液内のイオン濃度を測定するデバイスの使用において、速度、精度、線形性が改善された、イオン感応性回路を提供する。【解決手段】流体のイオン濃度に応じて複数の電荷パケットを蓄積するための電荷蓄積デバイス１０４と、蓄積された複数の電荷パケットに応じて出力信号を発生させるための制御および読み出し回路１１２を備える。電荷蓄積デバイス１０４は、第１の電極半導体領域の上方にある第１の制御電極１８６と、ゲート半導体領域上且つイオン感応性パッシベーション１９６の表面下の電気的フローティングゲート構造１７２と、第２の電極半導体領域の上方にある第２の制御電極１８８と、ドレイン拡散領域１２８を備える。第１の制御電極１８６は、第１の制御信号に呼応して、ゲート半導体領域への電荷の進入を制御する。イオン感応性パッシベーション１９６の表面は、流体を受け入れるように構成される。【選択図】図２
2020073910.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極に印加された第１の制御信号に呼応してゲート半導体領域への電荷の進入を制御するための、該第１の電極の半導体領域の上方にある第１の電荷制御電極と、
流体を受け入れるように構成された、ゲート半導体領域上且つイオン感応性パッシベーション表面下の電気的フローティングゲート構造と、
第２の電極に印加された第２の制御信号に呼応して該ゲート半導体領域外およびドレイン拡散領域内への複数の電荷パケットの転送を制御するための、該第２の電極の半導体領域の上方にある第２の電荷制御電極と、
該第２の電極の半導体領域を介して該ゲート半導体領域から該複数の電荷パケットを受け入れるための、ドレイン拡散領域と
を備える、該流体のイオン濃度に応じて該複数の電荷パケットを蓄積するための電荷蓄積デバイス、
出力電圧が溶液のイオン濃度を表す、該電荷蓄積デバイスの該ドレイン拡散領域に蓄積された該複数の電荷パケットに応じて該出力電圧を生成するための、少なくとも１つの制御および読み出しトランジスタ
を備える、イオン感応性回路。
【請求項２】
前記第１の電極の半導体領域を介して前記ゲート半導体領域内に電荷を注入するための注入制御信号を発生させかつ供給するように構成された、制御回路
をさらに備える、請求項１に記載のイオン感応性回路。
【請求項３】
前記第１の電極の半導体領域に隣接したソース拡散領域をさらに備え、前記注入制御信号が、該ソース拡散領域を介して前記ゲート半導体領域内および該第１の電極の半導体領域内に前記電荷を注入するために該ソース拡散領域に供給された電源制御信号を含む、請求項２に記載のイオン感応性回路。
【請求項４】
前記ゲート半導体領域から前記第２の電極の半導体領域を介して前記ドレイン拡散領域に各々の前記複数の電荷パケットを個々に１つずつ移動させるために、前記第２の制御電極に対する前記第２の制御信号を発生させかつ供給するための、制御回路
をさらに備える、請求項１に記載のイオン感応性回路。
【請求項５】
前記ゲート半導体領域から前記ドレイン拡散領域に前記複数の電荷パケットを個々に１つずつ移動させた後に、出力信号を発生させるために前記少なくとも１つの読み出しトランジスタに対する読み出し制御信号を発生させかつ供給するための、制御回路
をさらに備える、請求項１に記載のイオン感応性回路。
【請求項６】
前記電荷蓄積デバイスおよび前記少なくとも１つの読み出しトランジスタが、画素回路を形成し、且つ前記イオン感応性回路が、イオン感応性画素アレイに配置された複数の該画素回路をさらに備える、請求項１に記載のイオン感応性回路。
【請求項７】
前記画素アレイが、画素回路の複数の行と複数の列とを含み、各行が１つ以上の行制御およびデータ線を含み、且つ各列が、１つ以上の列制御およびデータ線を含む、請求項６に記載のイオン感応性回路。
【請求項８】
前記ゲート半導体領域から前記第２の電極の半導体領域を介して前記ドレイン拡散領域に選択可能な電荷パケット蓄積頻度で前記複数の電荷パケットの各々を個々に移動させるための前記電荷蓄積デバイスを制御するように構成された、制御回路
をさらに備える、請求項１に記載のイオン感応性回路。
【請求項９】
前記電荷蓄積デバイスと、前記ドレイン拡散領域に蓄積された前記複数の電荷パケットに応じて選択可能な出力発生頻度で出力信号を発生させるための前記少なくとも１つの読み出しトランジスタとを制御するように構成された、制御回路
をさらに備える、請求項１に記載のイオン感応性回路。
【請求項１０】
前記少なくとも１つの制御および読み出しトランジスタが、
前記電荷蓄積デバイスの前記ドレイン拡散領域に、行制御線に、および列制御線に接続された、リセットトランジスタと、
該電荷蓄積デバイスの該ドレイン拡散領域に、該列制御線に、および列データ線に接続された、第１および第２の読み出しトランジスタと
を備え、
該第１の読み出しトランジスタがソースフォロアー構成において接続され、且つ該第２の読み出しトランジスタがカスコード構成において接続される、
請求項１に記載のイオン感応性回路。
【請求項１１】
前記少なくとも１つの制御および読み出しトランジスタが、
前記電荷蓄積デバイスの前記ドレイン拡散領域に、行制御線に、および列制御線に接続された、リセットトランジスタと、
該電荷蓄積デバイスの該ドレイン拡散領域に、該電荷蓄積デバイスのソース拡散領域に、該列制御線に、および列データ線に接続された、読み出しトランジスタと
を備える、請求項１に記載のイオン感応性回路。
【請求項１２】
前記少なくとも１つの制御および読み出しトランジスタが、
前記電荷蓄積デバイスの前記ドレイン拡散領域に、行制御線に、および列制御線に接続された、リセットトランジスタと、
該電荷蓄積デバイスの該ドレイン拡散領域に、該列制御線に、および列データ線に接続された、読み出しトランジスタと
を備える、請求項１に記載のイオン感応性回路。
【請求項１３】
前記電荷蓄積デバイスが、前記第１の電極の半導体領域に隣接したソース拡散領域を備え、該第１の電極の半導体領域が、前記ゲート半導体領域に隣接し、該ゲート電極半導体領域が、前記第２の電極の半導体領域に隣接し、且つ該第２の電極の半導体領域が、前記ドレイン拡散領域に隣接している、請求項１に記載のイオン感応性回路。
【請求項１４】
前記電荷蓄積デバイスが、前記複数の電荷パケットを前記ドレイン拡散領域に移動させる前に第３の電極の半導体領域内の該複数の電荷パケットの前記蓄積を制御するために、該第３の電極の半導体領域の上方にある第３の電荷制御電極を備える、請求項１に記載のイオン感応性回路。
【請求項１５】
イオン感応性回路の電荷蓄積デバイスのゲート構造の上方にあるイオン感応性パッシベーション表面において、イオン濃度をもつ流体を通過させるステップと、
該流体内のイオン濃度に応じて、該ゲート構造下の該電荷蓄積デバイスのゲート半導体領域内において、複数の電荷パケットを１つずつ個々に形成するステップと、
該ゲート半導体領域からの該電荷パケットの１つずつの転送を制御するために、該電荷蓄積デバイスの電極の半導体領域の上方にある制御電極に制御信号を印加するステップと、
選択可能な電荷パケット蓄積頻度で、該電荷蓄積デバイスのドレイン拡散領域に該複数の電荷パケットを蓄積するステップと、
該ドレイン領域に蓄積された該複数の電荷パケットに応じて、選択可能な出力信号発生頻度で、少なくとも１つの制御および読み出しトランジスタを用いて出力信号を発生させるステップであって、該出力信号が該流体内のイオン濃度の大きさを表す、ステップと
を含む、該流体の該イオン濃度を検出する方法。
【請求項１６】
前記制御電極に前記制御信号を印加する前記ステップに呼応して、該電極の半導体領域を介して前記複数の電荷パケットを１つずつ個々に転送するステップをさらに含む、請求項１５に記載の方法。
【請求項１７】
前記電荷パケットを形成するための電荷を供給するために、第２の制御電極領域を介してソース領域から前記ゲート半導体領域内に電荷を注入するステップをさらに含む、請求項１５に記載の方法。
【請求項１８】
前記複数の電荷パケットを蓄積する前に、前記ドレイン拡散領域にあらかじめ蓄積されたあらゆる電荷パケットを取り除くステップをさらに含む、請求項１５に記載の方法。
【請求項１９】
前記出力信号発生頻度が、前記電荷パケット蓄積頻度未満である、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、２０１０年６月３０日に出願された米国仮特許出願第６１／３６０，４９３号、２０１０年７月１日に出願された米国仮特許出願第６１／３６０，４９５号、および２０１０年７月３日に出願された米国仮特許出願第６１／３６１，４０３号に対する優先権を主張し、これらの各々は、その全体が参照により本明細書に組み込まれる。
【背景技術】
【０００２】
背景
電子装置および構成部品は、特に、様々な化学的および生物反応の検出および測定、ならびに各種化合物の識別、検出および測定のために、化学および生物学（より一般には「生命科学」）において多数の応用を見出した。このような電子装置の１つは、イオン感応電界効果トランジスタと称され、「ＩＳＦＥＴ」（またはｐＨＦＥＴ）として、関連文献においてしばしば示されている。ＩＳＦＥＴは、溶液の水素イオン濃度（一般的に「ｐＨ」として示される）の測定を容易にするために、主として学術的な研究コミュニティにおいて、従来から調査されている。本明細書で参照される化学的感応性センサを、ＩＳＦＥＴ、ｐｈＦＥＴ、ｃｈｅｍＦｅｔまたは同様の機能を実行することができる他のいくつかのトランジスタ装置を用いて実行してもよい。
【０００３】
より具体的には、ＩＳＦＥＴは、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のものと同様の方式で動作し、溶液（例えば、溶液における水素イオンは「分析物」である）においてイオン活量を選択的に測定するように特に構成されるインピーダンス変換装置である。ＩＳＦＥＴの詳細な動作原理は、Ｐ．  Ｂｅｒｇｖｅｌｄ，「Ｔｈｉｒｔｙ  ｙｅａｒｓ  ｏｆ  ＩＳＦＥＴＯＬＯＧＹ  ｗｈａｔ  ｈａｐｐｅｎｅｄ  ｉｎ  ｔｈｅ  ｐａｓｔ  ３０  ｙｅａｒｓ  ａｎｄ  ｗｈａｔ  ｍａｙ  ｈａｐｐｅｎ  ｉｎ  ｔｈｅ  ｎｅｘｔ  ３０  ｙｅａｒｓ」Ｓｅｎｓ．  Ａｃｔｕａｔｏｒｓ，８８（２００３），ｐｐ．１−２０（「Ｂｅｒｇｖｅｌｄ」）（非特許文献１）に示され、その刊行物は、その全体が参照により本明細書に組み込まれる。
【０００４】
従来のＣＭＯＳ（相補性金属酸化膜半導体）プロセスを用いてＩＳＦＥＴを製造することについての詳細は、Ｒｏｔｈｂｅｒｇら、米国特許出願公開第２０１０／０３０１３９８号（特許文献１）、Ｒｏｔｈｂｅｒｇら、米国特許出願公開第２０１０／０２８２６１７号（特許文献２）、およびＲｏｔｈｂｅｒｇら、米国特許出願公開第２００９／００２６０８２号（特許文献３）において見出すことができ、これらの特許公報は、まとめて「Ｒｏｔｈｂｅｒｇ」と称され、その全体が参照によりすべて本明細書に組み込まれる。但し、ＣＭＯＳに加えて、ｂｉＣＭＯＳ（すなわち、バイポーラおよびＣＭＯＳ）プロセス（周囲のバイポーラ構造とＰＭＯＳ  ＦＥＴ配列を含むプロセスなど）を用いてもよい。あるいは、３つの端子のうちの１つを制御する信号の開発が検知されたイオンによってもたらされる三端子素子により検知元素を製作することができる他の技術を利用してもよく、このような技術は、また、例えば、ＧａＡｓおよびカーボンナノチューブの技術を含んでもよい。
【０００５】
ＣＭＯＳの例を使用すると、Ｐ型ＩＳＦＥＴの製作は、トランジスタ「本体」を形成するｎ型ウェルが形成されるｐ型シリコン基板に基礎を置く。ＩＳＦＥＴのソースおよびドレインを構成する高濃度にドープしたｐ型（ｐ＋）領域ＳおよびＤは、ｎ型ウェル内に形成される。ｎ型ウェルに対する導電材料（または「バルク」）接続を供給するために、高濃度にドープしたｎ型（ｎ＋）領域Ｂを、ｎ型ウェル内に形成してもよい。酸化物層を、ソース、ドレインおよび本体の接続領域（これらの領域に電気的接続（導電体を介して）を供給するために、開口部が作られる）の上に配置してもよい。ポリシリコンゲートを、ソースとドレインとの間のｎ型ウェルの領域の上の位置における酸化物層の上に形成してもよい。酸化物層をポリシリコンゲートとトランジスタボディ（すなわちｎ型ウェル）との間に配置するので、酸化物層をしばしば「ゲート酸化膜」と称する。
【０００６】
ＭＯＳＦＥＴのように、ＩＳＦＥＴのオペレーションは、ＭＯＳ（金属酸化膜半導体）静電容量によりもたらされる電荷濃度（したがって、チャネルコンダクタンス）の変化に基づく。この静電容量は、ソースとドレインとの間のポリシリコンゲート、ゲート酸化膜、およびウェル（例えばｎ型ウェル）領域により構成される。負電圧をゲート領域およびソース領域の両端に印加すると、この領域の電子を使い尽くすことにより、領域とゲート酸化膜との界面にチャネルを生成する。ｎウェルに対して、チャネルは、ｐチャネル（逆もまた同様）になるだろう。ｎウェルのケースにおいて、ｐチャネルは、ソースとドレインとの間に延伸しており、ゲートソース間電位がソースからチャネルのホールを誘引するのに十分に負であれば、電流はｐチャネルを通じて伝導されるであろう。チャネルが電流を伝導し始めるゲートソース間電位を、トランジスタの閾値電圧ＶＴＨと称する（ＶＧＳが閾値電圧ＶＴＨよりも大きな絶対値をもつ場合にトランジスタは伝導する）。ソースはチャネルを介して流れる電荷キャリア（ｐチャネルのためのホール）のソースであるので、そのように命名され、同様に、ドレインは、電荷キャリアがチャネルから流れ出る所である。
【０００７】
Ｒｏｔｈｂｅｒｇに記載されるように、ＩＳＦＥＴは、ゲート酸化膜上に配置された１つ以上の付加的な酸化物層内に配置された複数の金属層にポリシリコンゲートを連結することにより形成され、フローティングゲート構造で製造されてもよい。フローティングゲート構造は、ＩＳＦＥＴに関連づけた他の導線から電気的に分離されるので、そのように名付けられ、すなわち、ゲート酸化膜と、浮遊ゲージの金属層（例えば最上部の金属層）上に配置されるパッシベーション層との間に差し込まれる。
【０００８】
Ｒｏｔｈｂｅｒｇにおいてさらに記載されるように、ＩＳＦＥＴパッシベーション層は、デバイスのイオン感応性を生じさせるイオン感応性膜を構成する。分析用溶液（すなわち、対象の分析物（イオンを含む）を含む溶液、または対象の分析物の有無に関して検査されている溶液）におけるイオンなどの分析物の有無は、パッシベーション層との接点において、特にフローティングゲート構造の上方に存在してもよい感応性領域において、ＩＳＦＥＴのソースとドレインとの間のチャネルを介して流れる電流を調整するように、ＩＳＦＥＴの電気的特性を変化させる。パッシベーション層は、特にイオンに対する感応性を促進するために、様々な異材質のうちのいずれか１つ、例えばシリコン、アルミニウム、またはタンタルオキサイドなどの金属酸化物のみならず、一般に、分析用溶液内の水素イオン濃度（ｐＨ）に対する感応性を与える窒化シリコンまたは酸窒化ケイ素を含むパッシベーション層を含んでもよい。その一方で、バリノマイシンを含有するポリ塩化ビニルを含むパッシベーション層は、分析用溶液内のカリウムイオン濃度に対する感応性を与える。パッシベーション層に好適で、且つ、例えばナトリウム、銀、鉄、臭素、ヨウ素、カルシウム、およびニトレートなどの他のイオンに対して感応性のある材料は、既知であり、パッシベーション層は、様々な材料（例えば、金属酸化物、金属窒化物、金属オキシナイトライド）を含んでもよい。分析用溶液／パッシベーション層の界面における化学反応に関して、ＩＳＦＥＴのパッシベーション層のために用いられる所与の材料の表面は、分析用溶液との界面におけるパッシベーション層の表面上に負に荷電された部位、正に荷電された部位およびニュートラル部位を常に残しながら、分析用溶液に陽子を供与できるかまたは分析用溶液から陽子を受容できる化学基を含んでもよい。
【０００９】
イオン感応性に関して、一般的に「表面ポテンシャル」と称される電位差が、化学反応（例えば、感応性領域に近接する分析用溶液において、イオンによる酸化物表面グループの解離を通常含む）による感応性領域内のイオン濃度に応じてパッシベーション層および分析用溶液の固体／液界面において生じる。この表面ポテンシャルは、ＩＳＦＥＴの閾値電圧に順番に作用し、したがって、感応性領域に近接する分析用溶液内のイオン濃度の変化により変化するのはＩＳＦＥＴの閾値電圧である。ＩＳＦＥＴの閾値電圧ＶＴＨがイオン濃度に対して感応性があるので、Ｒｏｔｈｂｅｒｇに記載されているように、電源電圧ＶＳは、ＩＳＦＥＴの感応性領域に近接する分析用溶液内のイオン濃度に直接関連する信号を供給する。
【００１０】
化学的感応性ＦＥＴ（「ｃｈｅｍＦＥＴ」）の、またはより具体的にはＩＳＦＥＴのアレイを、例えば、反応の間に生じるか、生成されるかまたは用いられる分析物の監視に基づいて、核酸（例えばＤＮＡ）配列決定反応を含む反応の監視のために用いてもよい。より一般には、ｃｈｅｍＦＥＴの大型アレイを含むアレイは、様々な分析物（例えば、水素イオン、他のイオン、非イオンの分子または化合物など）の静的および／または動的な量または濃度を検出し測定するために、このような分析物の測定に基づいて有益な情報を取得できる様々な化学物質および／または生物過程（例えば、生物反応または化学反応、細胞、組織培養、監視、神経作用、核酸配列決定など）において、利用できる。このようなｃｈｅｍＦＥＴアレイは、ｃｈｅｍＦＥＴ表面における電荷の変動を介して、分析物を検出する方法および／または生物過程または化学過程を監視する方法に利用できる。ＣｈｅｍＦＥＴ（またはＩＳＦＥＴ）アレイのこのような利用は、溶液内の分析物の検出および／またはｃｈｅｍＦＥＴ表面（例えばＩＳＦＥＴパッシベーション層）に対する電荷境界の変化の検出を含む。
【００１１】
ＩＳＦＥＴアレイ製作に関する研究は、Ｍ．Ｊ．Ｍｉｌｇｒｅｗ，Ｍ．Ｏ．Ｒｉｅｈｌｅ，ａｎｄ  Ｄ．Ｒ．Ｓ．Ｃｕｍｍｉｎｇ，「Ａ  ｌａｒｇｅ  ｔｒａｎｓｉｓｔｏｒ−ｂａｓｅｄ  ｓｅｎｓｏｒ  ａｒｒａｙ  ｃｈｉｐ  ｆｏｒ  ｄｉｒｅｃｔ  ｅｘｔｒａｃｅｌｌｕｌａｒ  ｉｍａｇｉｎｇ」Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ，Ｂ：Ｃｈｅｍｉｃａｌ，１１１−１１２，（２００５），ｐｐ．３４７−３５３（非特許文献２）およびＭ．Ｊ．Ｍｉｌｇｒｅｗ，Ｐ．Ａ．Ｈａｍｍｏｎｄ，ａｎｄ  Ｄ．Ｒ．Ｓ．Ｃｕｍｍｉｎｇ，「Ｔｈｅ  ｄｅｖｅｌｏｐｍｅｎｔ  ｏｆ  ｓｃａｌａｂｌｅ  ｓｅｎｓｏｒ  ａｒｒａｙｓ  ｕｓｉｎｇ  ｓｔａｎｄａｒｄ  ＣＭＯＳ  ｔｅｃｈｎｏｌｏｇｙ」Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ，Ｂ：Ｃｈｅｍｉｃａｌ，１０３，（２００４），ｐｐ．３７−４２（非特許文献３）において報告されており、これらの刊行物は、参照により本明細書に組み込まれ、以降まとめて「Ｍｉｌｇｒｅｗら」と呼ばれる。イオンの検出を含む化学的検出のためのＣｈｅｍＦＥＴまたはＩＳＦＥＴのアレイを、ＤＮＡ塩基配列決定法に関連して製造し用いる説明は、Ｒｏｔｈｂｅｒｇに含まれる。より具体的には、Ｒｏｔｈｂｅｒｇは、核酸が反応チャンバにおける単一のビーズに結合されるｃｈｅｍＦＥＴに接するまたは容量的に連結される反応チャンバにおける複数の同一の核酸に既知のヌクレオチドを組み込むこと、およびその信号の検出が、合成された核酸への既知のヌクレオチド三燐酸の組み込みに起因する１つ以上の水素イオンの放出を示す、ｃｈｅｍＦＥＴにおける信号を検出することを含む核酸の配列のためにｃｈｅｍＦＥＴアレイ（特にＩＳＦＥＴ）を用いることを記載する。
【００１２】
図１は、ＩＳＦＥＴ２４と、ＩＳＦＥＴ２４のイオン感応性面３２に設けられた溶液２８と、基準電圧ＶＲＥＦＡを供給する、溶液２８内の電極３６とを備えることができるイオン感応性システム２０の物理構造の１つの実施形態を表す断面図である。ＩＳＦＥＴ２４は、ＣＭＯＳプロセスにおいて製造され、ｐ型シリコン基板４８内に形成されたｎ型のソース拡散領域およびドレイン拡散領域４０、４４と、ソース接続およびドレイン接続５２、５６と、ソース４０およびドレイン４４の間のチャネル形成領域６４上のゲート酸化物層６０と、ゲート酸化膜６０上に形成されたフローティングゲート構造６８と、ゲート構造６８の上方に形成されたパッシベーション層７２とを含むことができる。フローティングゲート構造６８は、ポリシリコンゲート７８と、１つ以上の金属層７６およびビア相互接続８０とを含むことができる。ソース接続およびドレイン接続５２、５４は、また、１つ以上の金属層７６およびビアホール相互連結８０を含むこともできる。絶縁層分離８４は、これらの様々な構造を分離することができる。
【００１３】
動作中、基準電圧ＶＲＥＦＡを、溶液２８内の電極３６に供給することができ、ＩＳＦＥＴ２４のソースおよびドレイン４０、４４は、ソース連結構造およびドレイン接続構造５２、５６を介して読み出し回路（図示せず）に電気的に接続することができる。ＩＳＦＥＴ２４のゲート７８は、他の回路への直接電気的接続を有し、したがって電気的フローティング構造になり得る。ＩＳＦＥＴ２４の動作に対するイオン濃度の効果は、ＩＳＦＥＴ２４のイオン感応性パッシベーション表面３２と隣接する溶液２８内のイオンとの間の電気化学的相互作用に起因する溶液２８内のイオン濃度へのＩＳＦＥＴ２４の閾値電圧の依存としてモデル化することができる。イオン感応性システム２０は、したがって、既知の基準電圧ＶＲＥＦＡならびに読み出し回路の型および動作を与えられたＩＳＦＥＴ２４のソースまたはドレイン４０、４４における電流または電圧変化を測定することによりそれ自体決定される閾値電圧変化からイオン濃度を決定することができる。
【００１４】
しかしながら、溶液２８のイオン濃度を検出する図１のイオン感応性システム２０およびその使用に課題がある。閾値電圧の変化により引き起こされたＩＳＦＥＴ２４のソースまたはドレインの４０、４４における、したがって読み出し回路内の、電圧または電流に対する変化は、小さくて、正確に測定するのが困難な場合がある。さらに、閾値電圧は、それ自身、ＩＳＦＥＴ２４のソース４０を越えて基板４８（すなわち本体）までの電圧など、他の変化するものの非線形関数になり得る。用いることができる読み出し回路の型をソース・本体間電圧が変動または制限することができる場合、ソース・本体間電圧が線形性を維持するのに相対的に一定に維持される場合、これは、閾値電圧算出の線形性を制限し得る。同じような調子で、図１のイオン感応性システム２０のダイナミックレンジと信号対雑音性能の両方が問題である。全般に、これらの問題は、複雑な、したがって、場所をとり、コストのかかる読み出し回路の使用を必要とする場合があるか、または、このイオン感応性システム２０を用いて得ることができる性能メトリックを制限する場合がある。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】米国特許出願公開第２０１０／０３０１３９８号
【特許文献２】米国特許出願公開第２０１０／０２８２６１７号
【特許文献３】米国特許出願公開第２００９／００２６０８２号
【非特許文献】
【００１６】
【非特許文献１】Ｐ．  Ｂｅｒｇｖｅｌｄ，「Ｔｈｉｒｔｙ  ｙｅａｒｓ  ｏｆ  ＩＳＦＥＴＯＬＯＧＹ  Ｗｈａｔ  ｈａｐｐｅｎｅｄ  ｉｎ  ｔｈｅ  ｐａｓｔ  ３０  ｙｅａｒｓ  ａｎｄ  ｗｈａｔ  ｍａｙ  ｈａｐｐｅｎ  ｉｎ  ｔｈｅ  ｎｅｘｔ  ３０  ｙｅａｒｓ」Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ，８８（２００３），ｐｐ．１−２０（「Ｂｅｒｇｖｅｌｄ」）
【非特許文献２】Ｍ．Ｊ．Ｍｉｌｇｒｅｗ，Ｍ．Ｏ．Ｒｉｅｈｌｅ，ａｎｄ  Ｄ．Ｒ．Ｓ．Ｃｕｍｍｉｎｇ，「Ａ  ｌａｒｇｅ  ｔｒａｎｓｉｓｔｏｒ−ｂａｓｅｄ  ｓｅｎｓｏｒ  ａｒｒａｙ  ｃｈｉｐ  ｆｏｒ  ｄｉｒｅｃｔ  ｅｘｔｒａｃｅｌｌｕｌａｒ  ｉｍａｇｉｎｇ」Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ，Ｂ：Ｃｈｅｍｉｃａｌ，１１１−１１２，（２００５），ｐｐ．３４７−３５３
【非特許文献３】Ｍ．Ｊ．Ｍｉｌｇｒｅｗ，Ｐ．Ａ．Ｈａｍｍｏｎｄ，ａｎｄ  Ｄ．Ｒ．Ｓ．Ｃｕｍｍｉｎｇ，「Ｔｈｅ  ｄｅｖｅｌｏｐｍｅｎｔ  ｏｆ  ｓｃａｌａｂｌｅ  ｓｅｎｓｏｒ  ａｒｒａｙｓ  ｕｓｉｎｇ  ｓｔａｎｄａｒｄ  ＣＭＯＳ  ｔｅｃｈｎｏｌｏｇｙ」Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ，Ｂ：Ｃｈｅｍｉｃａｌ，１０３，（２００４），ｐｐ．３７−４２
【発明の概要】
【発明が解決しようとする課題】
【００１７】
したがって、溶液内のイオン濃度を測定するとき、ただし、ＣＭＯＳプロセスを用いて大量に製造することができるデバイスをさらに使用する場合、改善された速度、精度、線形性および他の性能メトリックを得るための方法が必要である。
【図面の簡単な説明】
【００１８】
本発明の特徴を理解できるように、以下に多くの図面を記載する。しかしながら、添付の図面は、本発明の特定の実施形態のみを示しており、したがって、その範囲を限定するように見なすべきではない。なぜなら、本発明は、他の同様の効果的な実施形態を包含してもよいからである。
【図１】イオン感応性電界効果トランジスタを備えるイオン感応性システムの１つの実施形態を表す断面図である。
【図２】イオン感応性電荷蓄積デバイスを備えるイオン感応性システムの部分的断面、部分的概略図である。
【図３】イオン感応性電荷蓄積デバイスの動作サイクルの１つの実施形態を表すポテンシャルおよび電荷の断面図である。
【図４】電荷蓄積デバイスの動作を制御するための制御信号の１つの実施形態を表す信号図である。
【図５】電荷蓄積デバイスと制御および読み出しトランジスタとを各々が備える複数の画素回路を有するイオン感応性画素アレイの１つの実施形態を表す概略図である。
【図６】電荷蓄積デバイスと制御および読み出しトランジスタとを備える画素回路の１つの実施形態を表す部分的断面、部分的概略図である。
【図７】電荷蓄積デバイスと制御および読み出しトランジスタとを備える画素回路の別の実施形態を表す部分的断面、部分的概略図である。
【図８】図７に表した画素回路の動作の実施形態を表すポテンシャルおよび電荷の断面図である。
【図９】電荷蓄積デバイスと制御および読み出しトランジスタとを備える画素回路の別の実施形態を表す部分的断面、部分的概略図である。
【図１０】電荷蓄積デバイスと制御および読み出しトランジスタとを備える画素回路の別の実施形態を表す部分的断面、部分的概略図である。
【図１１】図１０に表した画素回路の動作の実施形態を表すポテンシャルおよび電荷の断面図である。
【発明を実施するための形態】
【００１９】
詳細な説明
イオン感応性回路は、流体のイオン濃度に応じて複数の電荷パケットを蓄積するための電荷蓄積デバイスと、蓄積された複数の電荷パケットに応じて出力信号を発生させるための少なくとも１つの制御および読み出しトランジスタとを備えることができ、その出力信号は、溶液のイオン濃度を表す。電荷蓄積デバイスは、第１の電極の半導体領域の上方にある第１の電荷制御電極と、ゲート半導体領域上且つイオン感応性パッシベーション表面下の電気的フローティングゲート構造と、第２の電極の半導体領域の上方にある第２の電荷制御電極と、ドレイン拡散領域とを備えることができる。第１の制御電極は、第１の制御信号に呼応して、ゲート半導体領域への電荷の進入を制御することができる。イオン感応性パッシベーション表面は、流体を受け入れるように構成することができる。第２の電荷制御電極は、第２の制御信号に呼応して、ゲート半導体領域外およびドレイン拡散領域内への複数の電荷パケットの転送を制御することができる。ドレイン拡散領域は、第２の電極の半導体領域を介してゲート半導体領域から複数の電荷パケットを受け入れることができる。
【００２０】
イオン感応性回路は、流体のイオン濃度を検出するための方法に従って動作することができる。本方法は、（ｉ）電荷蓄積デバイスのイオン感応性パッシベーション表面において、イオン濃度を有する流体を通過させるステップと、（ｉｉ）流体内のイオン濃度に応じて、電荷蓄積デバイスのゲート半導体領域内において、複数の電荷パケットを１つずつ個々に形成するステップと、（ｉｉｉ）ゲート半導体領域からの電荷パケットの１つずつの転送を制御するために、電荷蓄積デバイスの第２の制御電極に制御信号を印加するステップと、（ｉｖ）選択可能な電荷パケット蓄積頻度で、電荷蓄積デバイスのドレイン拡散領域に複数の電荷パケットを蓄積するステップと、（ｖ）ドレイン領域に蓄積された複数の電荷パケットに応じて、選択可能な出力信号発生頻度で、少なくとも１つの制御および読み出しトランジスタを用いて出力信号を発生させるステップであって、出力信号が、流体内のイオン濃度の大きさを表す、ステップを含むことができる。
【００２１】
図２は、ＤＮＡ塩基配列決定および他のアプリケーションを実行するために溶液１０８内の濃度を検出できる、イオン感応性電荷蓄積デバイス１０４を有するイオン感応性システム１００の１つの実施形態の部分的断面、部分的概略図を表す。イオン感応性システム１００は、電荷蓄積デバイス１０４と、制御および読み出し回路１１２と、電極１１６と、溶液１０８と、マイクロ粒子またはマイクロビーズ１２０とを備えることができる。図２において、電荷蓄積デバイス１０４と、電極１１６と、溶液１０８と、マイクロ粒子１２０とを、断面表示で表し、その一方で、制御回路１１２と、電荷蓄積デバイス１０４の端子への制御回路１１２の接続とを概略的に表している。便宜上、図２の概略部分を破線により示す。
【００２２】
電荷蓄積デバイス１０４は、ＣＭＯＳプロセスで製造でき、電荷蓄積デバイス１０４と制御および読み出し回路１１２とを備える集積回路の一部になり得る。ｎ型のソース拡散領域およびドレイン拡散領域１２４、１２８を、ｐ型シリコン基板１３６上に形成されたｐ型エピタキシャル層１３２内に形成することができる。ソース拡散領域およびドレイン拡散領域１２４、１２８は、ドレインおよび拡散領域１２４、１２８の他の部分よりも相対的に少ないドーピングによる低濃度ドープ部分１４０、１４４を有することができる。ソース接続およびドレイン接続１４８、１５２は、１つ以上の金属層１５６とビア相互接続１６０とを含むことができる。ゲート酸化物層１６４を、ソースおよびドレイン１２４、１２８間のｐ型エピタキシャル層１３２の領域１６８上に形成することができ、フローティングゲート構造１７２と、第１および第２の制御電極構造１７６、１８０とを、ゲート酸化膜１６４の上方に形成することができる。ゲート酸化膜１６４は、二酸化ケイ素などの材料を含むことができる。フローティングゲート構造１７２は、ｎ型ポリシリコンゲート１８４と、１つ以上の金属層１５６およびビア相互接続１６０とを含むことができる。制御電極構造１７６、１８０は、また、第１および第２のｎ型ポリシリコン電極１８６、１８８と、１つ以上の金属層１５６およびビア相互接続１６０とをそれぞれ含むことができる。金属層１５６およびビアホール１６０は、各々、タングステン、アルミニウム、銅、チタン、および窒化物およびそのケイ素化合物などの導体材料の１つ以上の層を含むことができる。これらの様々な構造間の絶縁層分離１９２は、酸化シリコン、ボロフォスフォシリケートグラス、またはその組み合わせの１つ以上の層を含むことができる。パッシベーション層１９６は、ゲート構造１７２および絶縁層分離１９６の上方に形成され、マイクロ粒子１２０（またはマイクロビーズ１２０）（それはその表面に結合される複数の複製されたＤＮＡ鎖を有することができる）を格納するイオン感応性表面２０４を有するウェル２００を含むことができる。パッシベーション層１９６は、窒化シリコン、酸窒化ケイ素、およびポリイミドなどの材料を含むことができる。基板接続拡散領域２０８は、ソース接続構造およびドレイン接続構造１４８、１５２と同様の関連する接続構造２１２を有することができる。
【００２３】
拡散領域１２４、１２８をソース拡散領域およびドレイン拡散領域１２４、１２８と呼ぶのは、本明細書における参照の便宜のためである。しかしながら、これらの拡散領域１２４、１２８は、トランジスタのソースおよびドレインと全く同じ特性を有する必要はない。その代りに、ソース拡散領域およびドレイン拡散領域１２４、１２８も、また、必ずしもトランジスタのソースおよびドレインの機能を暗示せずに、単に拡散領域１２４、１２８と称することができる。しかしながら、いくつかの実例において、本明細書における記載から明らかなように、拡散領域１２４、１２８は、実際に、トランジスタのソースおよびドレインのような特性を有してもよい。
【００２４】
溶液１０８内のイオンの検知を含む、ＤＮＡ塩基配列決定または他のアプリケーションを実行するために、イオン感応性システム１００を用いることができる。ＤＮＡ鎖を有する複数のマイクロ粒子１２０を、パッシベーション層１９６のウェル２００に定まるマイクロ粒子１２０によって図２に表した複数の電荷蓄積デバイス１０４を備える集積回路の表面に導入することができる。複数の異なる溶液１０８は、パッシベーション層１９６内のウェル２００を含む集積回路の表面に順次導入され、受け入れられることができる。順次的な一連の溶液における各々の溶液１０８は、異なるヌクレオチドまたは核酸塩基を含むことができる。各溶液または試薬は、溶液の特定のヌクレオチドまたは核酸塩基が、結合されたＤＮＡ鎖の核酸塩基の配列に沿って現在の反応位置に対応するか、または補完するかによって、マイクロ粒子１２０に結合されたＤＮＡ鎖と共に反応してもよいし、反応しなくてもよい。一連の投与された溶液内の特定の溶液１０８が、ＤＮＡ鎖により反応するとき、複数のイオン、例えば、プロトン（例えば水素Ｈ＋イオン）、ピロ燐酸、またはその両方（すなわちＰＰｉ）などが放出されてもよい。イオン感応性電荷蓄積デバイス１０４は、本明細書で論じられるその動作の原理によれば、結合されたＤＮＡ鎖の現在の反応位置の核酸塩基の同一性に関するデータを提供するために、溶液１０８内のイオンの濃度を検出することができ、それによって鎖を配列決定するデータを提供する。
【００２５】
動作中、イオン感応性電荷蓄積デバイス１０４は、制御および読み出し回路１１２による、ソース１２４、ドレイン１２８、第１および第２の制御電極１８６、１８８に対する制御信号の印加を通じて生成されたポテンシャルエネルギー障壁および勾配を用いて、パッシベーション層１９６内のウェル２００のイオン感応性表面２０４に供給された溶液１０８内のイオン濃度に応じておよび呼応して複数の電荷パケット２１６（例えば、図３Ａ〜図３Ｄに示される）を生成および蓄積することができる。図３Ａ〜図３Ｄは、溶液１０８内のイオン濃度に呼応して電荷パケットを生成および蓄積するための電荷蓄積デバイス１０４の複数の動作サイクルの実施形態を表す。図３Ａ〜図３Ｄの各々は、電荷蓄積デバイス１０４の動作の１つの実施形態の全サイクルを表すことができる。図３Ａ〜図３Ｄの各々の最上部は、ソースおよびドレイン領域１２４、１２８、ゲート酸化膜１６４、フローティングゲート１８４、第１および第２の制御電極１８６、１８８のみを示し、電荷蓄積デバイス１０４の簡易化された部分的断面、部分的概略図を表す。例証および説明の便宜上、電荷蓄積デバイス１０４の他の構成部品は、描写から省略されている。但し、実際の実施形態では省略された構成部品も存在し得る。各々の図において、電荷蓄積デバイス１４の下に表示されるのは、デバイス１０４の動作サイクルの間の異なるステージでの電荷蓄積デバイス１０４に含まれるポテンシャルエネルギーおよび電荷を表す４つの図である。これらの図の各々は、図の一番上に表した電荷蓄積デバイス１０４の特定の空間領域内のポテンシャルエネルギーおよび電荷を表すように整列されている。その結果、各図は、ｎ型のソースおよびドレイン領域１２４、１２８内の、および制御電極１８６、１８８とフローティングゲート１８４下のｐ型のエピタキシャル領域内のポテンシャルエネルギーおよび電荷を表す。
【００２６】
図４は、図３Ａ〜図３Ｄに表した電荷蓄積デバイス１０４の動作を制御するために用いることができる複数の制御信号の１つの実施形態を表す信号図である。図４において、ソース１２４、ドレイン１２８および第２の制御電極１８８に送られた制御信号ＶＳ、ＶＤ、ＶＣ２は、より低いおよびより低い電源電圧などの論理低値（ｌｏｇｉｃａｌ  ｌｏｗ）状態および論理高値（ｌｏｇｉｃａｌ  ｈｉｇｈ）状態を表す電圧値間で変化することができる。別の制御信号ＶＣ１（図示せず）は、第１の制御電極１８６に対して送られることができ、論理状態を表す代りに、中間電圧値（より低い電源電圧とより低い電源電圧の間の値など）を想定してもよい。制御信号の他の実施形態は、論理低値および論理高値の状態（より低いおよびより低い電源電圧など）を表す電圧値の間で変化する制御信号と、論理状態を表す代りに中間電圧値（より低い電源電圧とより低い電源電圧の間の値など）を想定する制御信号との様々な組み合わせなども可能である。制御信号の実施形態は、また、電荷蓄積デバイス１０４の物理構造の特定の実施形態の関数にもなり得る。例えば、第１の制御電極１８６、フローティングゲート１８４および第２の制御電極１８８の間のゲート酸化膜１６４の高さは、第１の制御電極１８６、フローティングゲート１８４および第２の制御電極１８８にそれぞれ送られた所定の制御電圧の電荷蓄積デバイス１０４のポテンシャルエネルギーへの相対的な影響を制御するために選択することができる。
【００２７】
図３Ａに表した動作サイクルの第１段階に先立って、事前サイクルリセット段階（図３Ａには図示せず）において、デバイス１０４の以前の動作から電荷蓄積デバイス１０４に残存するあらゆる電荷を、ソース１２４、ドレイン１２８、制御電極１８６、１８８に対して適切な制御信号を送ることにより、取り除くことができる。図４に表した実施形態において、デバイス１０４の以前の動作からのあらゆる電荷を取り除くために、高電圧を、ドレイン１２４および第２の制御電極１８８に与えることができ、低電圧をソース１２４に与えることができ、中間電圧を第１の制御電極１８６に与えることができる。
【００２８】
図３Ａに表した動作サイクルの第１段階２２０において、フローティングゲート１８４の下の半導体領域２２４内、例えばｐ型のエピタキシャル領域２２４内に形成されたあらゆる電荷パケット２１６をドレイン拡散領域２０８に移すことができる。これは、第１の制御電極１８６、ドレイン拡散領域２０８に移行するようにゲート１８４下の電荷を導くために、ゲート１８４および第２の制御電極１８８の下の半導体領域２２８、２２４、２３２内にポテンシャル勾配を生成することにより、果たすことができる。具体的には、相対的により低いポテンシャル、したがって電子流に対して相対的により高い障壁を、第１の制御電極１８６の下の領域２２８内に生成することができ、相対的により高いポテンシャル（したがって電子流に対して相対的により低い障壁を、第２の制御電極１８８の下の領域２３２内に生成することができる。
【００２９】
図３Ａ〜図３Ｄのポテンシャル図、および本明細書に描かれ論じられる他のポテンシャル図は、ポテンシャルエネルギー図の下方向に対応してポテンシャルエネルギーが増加するという慣例に従う。したがって、相対的により高いポテンシャルエネルギーは、図の空間的に下方の表示により表される。相対的により高いポテンシャルエネルギーは、制御電極１８６、１８８に対して相対的により高い電圧を印加することにより、またはこのような電圧をフローティングゲート１８４上で顕在化する（ｍａｎｉｆｅｓｔｉｎｇ）ことにより、ｐ型領域内に誘導され得、且つｐ型領域内の電子の蓄積または通過に対する低ポテンシャル障壁を表すことができる。対照的に、相対的により低いポテンシャルエネルギーは、制御電極１８６、１８８に対して印加された相対的により低い電圧により、またはこのような電圧をフローティングゲート１８４上で顕在化することにより、ｐ型領域内に誘導され得、且つｐ型領域内の電子の蓄積または通過に対する高ポテンシャル障壁を表すことができる。
【００３０】
図３Ａに戻ると、均一のゲート酸化膜の厚さをそれぞれ想定して、第１の制御電極１８６、フローティングゲート１８４および第２の制御電極１８８への増加する電圧の印加または顕在化により、第１段階のポテンシャルエネルギー勾配を、第１の制御電極１８６、フローティングゲート１８４および第２の制御電極１８８下の領域２２８、２２４、２３２内に生成することができる。あるいは、このポテンシャルエネルギー勾配を、他の印加された電圧または顕在化された電圧、および非均一のゲート酸化膜の厚さにより生成することもできる。図４は、高電圧を第２の制御電極１８８およびソース１２４に与えることができ、低電圧をドレイン１２４に与えることができ、中間電圧を第１段階の第１の制御電極１８６に与えることができる１つの実施形態を表す。第１段階の制御信号の他の実施形態は実行可能である。
【００３１】
事前サイクルリセット段階が先の動作からのあらゆる残存電荷パケット２１６を取り除いた後の、電荷蓄積デバイス１０４の第１のいくつかの動作サイクルを図３Ａが表すので、電荷パケット２１６は、まだゲート１８４下に発現しておらず、したがって、電荷パケット２１６は、図３Ａに表した第１段階２２０のドレイン１２８に移動されないことに留意されたい。しかしながら、ゲート１８４下からドレイン領域１２８への電荷パケット２１６の第１段階２２０間の移動は、図３Ｂ〜図３Ｄに表す後続のサイクルにより示すことができる。
【００３２】
図３Ａに表した動作サイクルの第２段階２３６において、第２の制御電極１８８下のポテンシャル障壁を、ゲート１８４下の領域２２４から第２の電極１８８下の領域２３２を介してドレイン領域１２８に流れる電荷パケットを阻止するために、隆起させることができる。図４は、低電圧を第２の制御電極１８８およびドレイン１２８に与えることができ、高電圧をソース１２４に与えることができ、中間電圧を第１の制御電極１８６に与えることができる１つの実施形態を表す。第２段階の制御信号の他の実施形態もは実行可能である。
【００３３】
図３Ａに表した動作サイクルの第３段階２４０において、電荷、例えば電子を、ｎ形ソース領域１２４からフローティングゲート１８４下のｐ型領域２２４内に注入することができる。第２の電極１８８下のポテンシャル障壁を、第１の制御電極１８６およびフローティングゲート１８４下より高くなるように第２段階２３６間に隆起させたので、電荷２４２は、ソース１２４から、第２の制御電極１８８下ではなく、第１の制御電極１８６およびフローティングゲート１８４下まで、電荷蓄積デバイス１０４をあふれさせ（ｆｌｏｏｄ）得る。電荷２４２は、ソース１２４内に選択的に電荷を注入する電流源または電荷ポンプの使用を通じて、または電荷蓄積デバイス１０４内の他のところに、例えば、第１の制御電極１８６およびフローティングゲート１８４上に供給または顕在化する電圧との関連でソース１２４に適切な電圧を印加することにより、などの様々な方法で、ソース１２４を介して電荷蓄積デバイス１０４内に注入することができる。図４は、相対的により高い電圧を与えることができるか、または第１の制御電極１８６およびフローティングゲート１８４を顕在化できる（例えば、中間電圧が溶液１０８内のイオン濃度によりフローティングゲート１８４上に誘導された第１の制御電極１８６およびポテンシャルに与えられる）一方で、低電圧をソース１２４に与えることができる制御信号の１つの実施形態を表す。
【００３４】
第４段階２４４において、ソース１２４から電荷蓄積デバイス１０４内への電荷注入を終了することができ、ソース１２４内および第１の制御電極１８６下の過剰電荷が取り消される。しかしながら、電位差が、第１の制御電極１８６下とフローティングゲート１８４下との間に存在する可能性があるので、電荷２１６のパケットが、この電位差の結果としてフローティングゲート１８４下に残存する可能性がある。この電位差は、溶液１０４内のイオン濃度により、第１の制御電極１８６に対して印加された電圧ＶＣ１、およびフローティングゲート１８４上で顕在化した電圧の関数になり得る。したがって、第４段階２４４のフローティングゲート１８４下に残存する電荷パケット２１６の量は、溶液１０８内のイオン濃度により、第１の制御電極１８６に印加された電圧ＶＣ１およびフローティングゲート１８４上で顕在化した電圧の関数になり得、したがって、第１の制御電極１８６に印加された既知の電圧ＶＣ１を与えられた溶液１０８内の一定量のイオン濃度になり得る。
【００３５】
最後に、図３Ｂに表した、且つ、図３Ａに表した第１の動作サイクルの第１段階２２０に関して上記に説明された、電荷蓄積デバイス１０４の次の動作サイクルの第１段階２２０において、第１の動作サイクルの第４段階２４４の後にフローティングゲート１８４下で残存する電荷パケット２１６は、ゲート１８４下から、第２の制御電極１８８下の領域２３２を介して、およびドレイン拡散領域１２８に、それを維持することができる場合には、移動させることができる。したがって、単一の動作サイクルの後、溶液１０８のイオン濃度の大きさであり得る大きさを有する単一の電荷パケット２１６は、電荷蓄積デバイス１０４のドレイン１２８に蓄積され得る。
【００３６】
電荷蓄積デバイス１０４は、単にドレイン１２８に蓄積した単一の電荷パケット２１６により、溶液１０４内の一定量のイオン濃度を供給することができるが、電荷蓄積デバイス１０４は、また、電荷蓄積デバイス１０４の複数の動作サイクルにわたってドレイン１２８に複数の電荷パケット２１６を蓄積することにより、溶液１０８内の一定量のイオン濃度を検出し供給することができる。蓄積された複数の電荷パケット２１６は、また、溶液１０８内の一定量のイオン濃度を供給することができる。図３Ｂ〜図３Ｄは、図３Ａに表した電荷蓄積デバイス１０４の第１の動作サイクルに続く、第２、第３および第４の動作サイクルを表す。各々のサイクルの後、別の電荷パケット２１６が、イオン濃度に応じてドレイン１２８に蓄積される可能性がある。図３Ｂにおいて、第２のサイクルの第１段階２２０において、第１の電荷パケット２１６を、図３Ａに表した第１のサイクル後に、ドレイン１２８に貯留することができる。図３Ｃにおいて、第３のサイクルの第１段階２２０において、第１および第２の電荷パケット２１６ｂは、図３Ｂに表した第２のサイクルに続いて、ドレイン１２８に蓄積される可能性がある。図３Ｄにおいて、第４のサイクルの第１段階２２０において、第１、第２および第３の電荷パケット２１６ｃは、図３Ｃに表した第３のサイクルに続いて、ドレイン１２８に蓄積される可能性がある。
【００３７】
蓄積された複数の電荷パケット２１６の形態での一定量のイオン濃度の供給は、図１に関して上記で説明されたように、単一の電荷パケット２１６のみの形態と閾値電圧の形態との両方での一定量のイオン濃度の供給と比較して、増大する信号レベルおよび信号対ノイズ比、複数の電荷蓄積デバイス１０４に対応する改善された性能、および低減されたフリッカ雑音で、一定量を供給することができる。例えば、正孔および電子のような電荷の熱活性により、生成される電荷パケットは、典型的には、ノイズの程度に関係する。１つの実施形態において、単一の電荷パケットの蓄積は、ｋ・Ｔ・Ｃ（ここで、ｋはボルツマン定数であり、Ｔはケルヴィン内の温度であり、Ｃはフローティングゲート下の電荷集積領域の静電容量である）に比例するノイズ電荷誤差が付随する場合がある。電荷が電子であるとき、各蓄積されたパケットの電圧ノイズ誤差は、（（ｋ・Ｔ・Ｃ）の平方根／ｑ）（ここで、ｑは電子の電荷であり、Ｃはフローティングゲート１８４の領域を乗じた酸化物静電容量Ｃｏｘに等しい）に等しくなり得る。しかしながら、複数の電荷パケットの蓄積に基づいた出力信号の信号対ノイズ比ＳＮＲは、（２・ｎ・Ｃ／ｋ・Ｔ）の平方根（ここで、ｎは蓄積されたパケット２１６の数、すなわち、単一のイオン濃度の大きさを供給するために利用された電荷蓄積デバイス１０４の動作サイクル数である）に比例し得る。したがって、そのイオン濃度の大きさの信号対ノイズ比は、単一の大きさのパケット２１６の数の平方根に比例して増加し得る。
【００３８】
ドレイン１２８における電荷蓄積デバイス１０４の蓄積の後、複数の電荷パケット２１６を、制御および読み出し回路１１２の実施形態を用いて、出力信号に変換することまたは電荷蓄積デバイスの外に移動させることができる。制御および読み出し回路１１２は、電荷蓄積デバイス１０４の周期的動作と、蓄積された電荷パケット２１６に基づいた出力信号の発生との両方の様々な態様を制御することができる。制御および読み出し回路１１２は、選択可能な所定の蓄積頻度でパケット２１６を蓄積するために、ソース１２４、ドレイン１２８、第１の制御電極１８６および第２の制御電極１８８に制御信号を供給することにより、電荷蓄積デバイス１０４を制御することができる。蓄積頻度は、電荷蓄積デバイス１０４の単一の動作サイクルの動作頻度になり得る。蓄積頻度は、溶液内のイオン濃度の予想される変化率、電荷蓄積デバイス１０４と制御および読み出し回路１１２との総合性能、またはその組み合わせに基づいてあるいは応じて選択することができる。制御および読み出し回路１１２は、また、選択可能な出力発生頻度で、出力信号を発生させるために、または蓄積された多数の電荷パケット２１６を電荷蓄積デバイス１０４の外に移動させるために、制御信号を供給することにより、電荷蓄積デバイス１０４により蓄積された電荷パケット２１６に基づいた出力信号の発生を制御することができる。出力発生頻度は、電荷蓄積デバイス１０４内の蓄積されたパケット２１６からの単一の出力信号値の発生の頻度になり得る。出力発生頻度は、溶液１０８内のイオン濃度の予想される変化率、電荷蓄積デバイス１０４と制御および読み出し回路１１２との総合性能、またはその組み合わせの関数に基づくようにあるいはその関数になるように選択することができる。出力信号が複数の蓄積された電荷パケット２１６に基づく場合、出力発生頻度は、電荷パケットの蓄積頻度未満になり得る。
【００３９】
単一の電荷蓄積デバイス１０４は、そのデバイス１０４に専用の制御および読み出し回路１１２の関連部分と共に、複数のイオン感応性画素２４６のアレイ２５０の単一のイオン感応性画素２４６を表すことができる。図５は、複数のイオン感応性画素２４６を有するイオン感応性画素アレイ２５０の１つの実施形態を表す。各画素回路２４６は、電荷蓄積デバイス１０４と制御および読み出し回路１１２との関連部分を含むことができる。制御および読み出し回路１１２の関連部分は、特定の画素２４６の一部およびそれの専用になり得る。画素アレイを、画素２４６の複数の行および列に配置することができる。画素アレイ２５０は、複数の行および列の制御ならびにアドレスおよびデータ線（各行および各列に対して、まとめて行線Ｒ１〜Ｒｘとして表した１つ以上の行制御、アドレスおよびデータ線Ｒ１〜Ｒｘ、およびまとめて列線Ｃ１〜Ｃｘとして表した１つ以上の列制御、アドレスおよびデータ線Ｃ１〜Ｃｘを含む）とにより、制御され、アドレス指定され、データ入出力を有することができる。
【００４０】
図６は、電荷蓄積デバイス１０４および関連する制御および読み出し回路部分１１２の実施形態をもつイオン感応性画素２４６ａの１つの実施形態を表す。図６が電荷蓄積デバイス１０４の簡易化された描写を再び表すことに留意されたい。但し、表した画素２４６ａの実施形態は、図２に表した追加部品などの、電荷蓄積デバイス１０４の他の構成部品を含むことができる。図６の実施形態は、３つのトランジスタ、３つの電極、または３Ｔ３Ｅの画素２４６として表すことができる。制御および読み出し回路１１２は、リセットトランジスタＭ１と１対の読み出しトランジスタＭ２、Ｍ３とを含む、３つのトランジスタを含むことができる。電荷蓄積デバイス１０４は、第１および第２の制御電極１８６、１８８とフローティングゲート１８４とを含む、３つの電極を有することができる。制御および読み出し回路１１２は、第１および第２の列線Ｃ１Ａ、Ｃ１Ｂを含む複数の列線と、第１および第２の行線Ｒ１Ａ、Ｒ１Ｂを含む複数の行線とを受信することができる。
【００４１】
ソースおよびドレインなどに関する説明のために、図６の画素の実施形態２４６ａ、および本明細書で論じられた他の画素の実施形態の描写における制御および読み出しトランジスタＭ１、Ｍ２、Ｍ３が、ＮＭＯＳトランジスタであることが想定されるだろう。但し、他の画素の実施形態において、制御および読み出しトランジスタは、ＮＭＯＳまたはＰＭＯＳトランジスタ、またはその任意の組み合わせのいずれかであり得る。図６において、第１の読み出しトランジスタＭ２は、電荷蓄積デバイス１０４のドレイン領域１２８に接続されたゲートと、第２の読み出しトランジスタＭ３のドレインに接続されたソースと、第２の列線Ｃ１Ｂに接続されたドレインとを有することができる。第２の読み出しトランジスタＭ３は、第１の行線Ｒ１Ａに接続されたゲートと、第１の列線Ｃ１Ａに接続されたソースと、第１の読み出しトランジスタＭ２のソースに接続されたドレインとを有することができる。リセットトランジスタＭ１は、電荷蓄積デバイス１０４のドレイン１２８に接続されたソースと、第２の行線Ｒ１Ｂに接続されたゲートと、第２の列線Ｃ１Ｂに接続されたドレインとを有することができる。
【００４２】
図６の制御および読み出し回路１１２の実施形態は、図３Ａ〜図３Ｄおよび図４に表した電荷蓄積デバイス１０４の動作により、電荷蓄積デバイス１０４を制御し、出力信号を発生させるために用いることができる。リセット動作において、リセットトランジスタＭ１、および第２の行線および列線Ｒ１Ｂ、Ｃ１Ｂを、上記のように事前サイクルリセット段階で電荷蓄積デバイス１０４をリセットするために用いることができる。例えば、第２の読み出しトランジスタＭ３をオフに転じながら、リセットトランジスタＭ１をオンに転じるために、論理高信号、または高電源などの高値電圧を、第２の行線および列線Ｒ１Ｂ、Ｃ１Ｂに対して与えることができ、その一方で、論理低信号、または低電源などの低値電圧を、第１の行線Ｒ１Ａに与えることができる。これは、ドレイン１２８で蓄積されたあらゆる電荷パケット２１６を除去し、したがって電荷蓄積デバイス１０４をリセットした結果、電荷蓄積デバイス１０４のドレイン領域１２８に高電圧値を与えることができる。
【００４３】
読み出し動作において、読み出しトランジスタＭ２、Ｍ３と、第１の行線および列線Ｒ１Ａ、Ｃ１Ａは、上記のように、デバイス１０４の１つ以上の動作サイクル後に電荷蓄積デバイス１０４のドレイン領域１２８に蓄積された電荷パケット２１６に応じて出力信号を発生させるために用いることができる。例えば、リセットトランジスタＭ１をオフに転じながら第１および第２の読み出しトランジスタＭ２を実質的に作動させて、高電源、またはその代わりに、高電源と低電源との間の電圧のような中間値電圧などの、論理高信号または高値電圧を、第１の行線Ｒ１Ａに対して与えることができ、その一方で、第２の行線Ｒ１Ｂに、論理低信号、または低電源などの低値電圧を与えることができる。このモードにおいて、第１および第２の読み出しトランジスタＭ２、Ｍ３は、電荷蓄積デバイス１０４のドレイン領域１２８で蓄積された１つ以上の電荷パケット２１６を第１の列線Ｃ１Ａ上の電圧出力信号に変換するためのアンプとして機能することができる。ソースフォロアー構成において動作し、電荷蓄積デバイス１０４のドレイン１２８から入力電圧を受信し、第２の読み出しトランジスタＭ３のドレインにそのソースにおける中間の出力電圧を供給するように、第１の読み出しトランジスタＭ２をモデル化することができる。電荷蓄積デバイス１０４のドレイン１２８における入力電圧への電荷パケット２１６の変換は、ドレイン１２８における電荷の蓄積の本質的な成果であり得る。第２の読み出しトランジスタＭ３を、ソースフォロアーの第１の読み出しトランジスタ構成に対するカスコード構成において動作するようにモデル化することができ、それによって、ソースフォロアー単独と比較して、２つのトランジスタの組み合わせの利得を高めることができる。第２の読み出しトランジスタＭ３は、ソースフォロアーのソースから中間出力を受信し、このソースにおける第１の列線Ｃ１Ａに出力電圧を供給することができる。
【００４４】
図７は、電荷蓄積デバイス１０４および関連する制御および読み出し回路部分１１２の実施形態を有するイオン感応性画素２４６ｂの別の実施形態を表す。図７が電荷蓄積デバイス１０４の簡易化された描写を再び表すことに留意されたい。但し、表した画素２４６ｂの実施形態は、図２に表した追加部品などのような電荷蓄積デバイス１０４の他の構成部品を含むことができる。図７の実施形態は、２つのトランジスタ、３つの電極、または２Ｔ３Ｅの画素として表すことができる。制御および読み出し回路１１２は、リセットトランジスタＭ４と読み出しトランジスタＭ５とを含む２つのトランジスタを含むことができ、電荷蓄積デバイス１０４は、第１および第２の制御電極１８６、１８８とフローティングゲート１８４とを含む３つの電極を有することができる。制御および読み出し回路１１２は、行線Ｒ２Ａと、第１および第２の列線Ｃ２Ａ、Ｃ２Ｂを含む複数の列線とを受信することができる。
【００４５】
図７の画素の実施形態２４６ｂは、図６の画素の実施形態２４６ａの第１の行線Ｒ１Ａにより果たされた列選択機能の必要性をなくすために電荷蓄積デバイス１０４のドレイン１２８における電圧の管理により、図６の画素の実施形態２４６ａと比較して、読み出しトランジスタの数を低減することができる。フローティングディフュージョン１２８と呼ばれる図７および９の各々のドレイン１２８は、静電容量の特性を有する可能性がある。画素２４６ｂが動作中でないときに、フローティングディフュージョンポテンシャルを管理することにより、列選択デバイスを省くことができる。フローティングディフュージョン１２８（例えば図７内のＭ５）に関連するゲートは、使用されていないときにソースフォロアーＭ５を停止させるために低電位のままであることができる。したがって、画素２４６ｂが読み取られた後、フローティングディフュージョン１２８は、低電位にサンプリングされ、その後、画素２４６ｂが再び読み取られるまで、そのポテンシャルのままであることができる。ポテンシャルが低値のままでいる理由は、その上にサンプリングされた低電圧を保持するキャパシタのようにフローティングディフュージョン１２８が作用することであり得る。
【００４６】
図７において、右側に表した第１の制御電極１８６と左側上に表した第２の制御電極１８８とによって第１および第２の制御電極１８６、１８８を表す空間的配置が、先の図に示したものとは逆であることに留意されたい。再び、ソースおよびドレインに関する説明などのために、制御および読み出しトランジスタがＮＭＯＳトランジスタであると仮定するだろう。但し、画素の実施形態のうちのいずれかの制御および読み出しトランジスタは、ＮＭＯＳまたはＰＭＯＳトランジスタ、またはその任意の組み合わせのいずれかになり得る。リセットトランジスタＭ４は、電荷蓄積デバイス１０４のドレイン１２８に接続されたソースと、行線Ｒ２Ａに接続されたゲートと、第２の列線Ｃ２Ｂに接続されたドレインとを有することができる。読み出しトランジスタＭ５は、電荷蓄積デバイス１０４のドレイン領域１２８に（したがって、リセットトランジスタＭ４のソースにも）接続されたゲートと、電荷蓄積デバイス１０４に、および第１の列線Ｃ２Ａのソース１２４に接続されたソースと、第２の列線Ｃ２Ｂに接続されたドレインとを有することができる。
【００４７】
図８Ａ〜図８Ｄは、溶液イオン濃度に応じて複数の電荷パケット２１６を蓄積し、蓄積された電荷パケット２１６に応じて出力信号を発生させるための、図７の画素の実施形態２４６ｂの動作の１つの実施形態を表す。図８Ａ〜図８Ｄは、電荷蓄積デバイス１０４の動作の１つの実施形態の複数の全サイクルを表す。図３Ａ〜図３Ｄと同様に、図８Ａ〜図８Ｄの各々の最上部は、電荷蓄積デバイス１０４と制御および読み出しトランジスタＭ４、Ｍ５とを含む画素２４６の簡易化された部分的断面、部分的概略の描写を表す。例証および説明の便宜上、電荷蓄積デバイス１０４ならびに制御および読み出しトランジスタＭ４、Ｍ５の他の構成部品は、描写から省略されている。但し、実際の実施形態では省略された構成部品も存在し得る。各々の図において、電荷蓄積デバイス１０４と制御および読み出しトランジスタＭ４、Ｍ５との表示の下は、上記の画素の表示に対して空間的に整列した方式で、画素２４６ｂの動作サイクルの異なる段階における電荷蓄積デバイス１０４と制御および読み出しトランジスタＭ４、Ｍ５とのポテンシャルエネルギーおよび電荷蓄積を描写する４つの図である。
【００４８】
リセット段階２５４において、リセットトランジスタＭ４と、行線および第２の列線Ｒ２Ａ、Ｃ２Ｂとは、電荷蓄積デバイス１０４をリセットするために用いることができる。論理高信号、または高電源などの高値電圧を、静止トランジスタＭ４および読み出しトランジスタＭ５の両方をオンに転じるために、行線および第２の列線Ｒ２Ａに与えることができる。これは、電荷蓄積デバイス１０４のドレインおよびソース１２８、１２４で蓄積されたあらゆる電荷の除去の結果として、電荷蓄積デバイス１０４のドレイン１２８とソース１２４との両方に高電圧値を与えることができ、したがって、デバイス１０４をリセットすることができる。
【００４９】
動作サイクルの第１段階２５８において、リセットトランジスタＭ４をオフに転じることができ、ポテンシャル障壁（すなわち、生成された低電位）を、フローティングゲート１８４下の電荷パケット２１６を生成するために電荷蓄積デバイス１０４を準備する、第２の電極１８８下で隆起させた。リセットトランジスタＭ４をオフに転じることができ、第２の電極１８８下の低電位を、行線Ｒ２Ａおよび第２の制御電極１８８に論理低値または低値電圧を与えることにより生成した。第１段階２５８の終わりにおいて、高電位およびしたがって低電位障壁は、読み出しトランジスタＭ４のゲート下に存在したままであることに留意されたい。
【００５０】
動作サイクルの第２段階２６２において、電荷、例えば電子を、電荷蓄積デバイス１０４のｎ形ソース領域１２４からフローティングゲート１８４下のｐ型領域２２４内に注入することができる。電荷２６４は、ソース１２４から、第２の制御電極１８８下ではなく、フローティングゲート１８４下まで、電荷蓄積デバイス１０４をあふれさせ得る。電荷は、ソース１２４内に選択的に電荷を注入する電流源または電荷ポンプの使用を通じて、または第１の制御電極１８６およびフローティングゲート１８４に供給または顕在化する電圧、例えば論理低値または低値電圧などとの関連でソース１２４に適切な電圧を印加することにより、などの様々な方法で、ソース１２４を介して電荷蓄積デバイス１０４内に注入することができる。動作サイクルの第１段階２５８の後にこのトランジスタＭ４のゲート下に存在したままの低電位障壁により、電荷を、第１の列線Ｃ２Ａを用いてソース１２４を介してフローティングゲート１８４下に注入することができ、したがって、電荷２６５を、そのゲート下のそのソースおよびドレイン領域の双方を含む読み出しトランジスタＭ４に同時に注入することができる。
【００５１】
第３の段階２６６において、電荷蓄積デバイスおよび読み出しトランジスタへの電荷注入を終了することができ、これらのデバイス内の過剰な電荷が取り消される。但し、電位差が、第１の制御電極１８６とフローティングゲート１８４下との間に存在する可能性があるので、電荷パケット２１６は、この電位差に応じてフローティングゲート１８４下に残存する可能性がある。図３Ａ〜図３Ｄに関連して上記で論じたように、この段階２６６のフローティングゲート１８４下に残存する電荷パケット２１６の量は、溶液１０８内のイオン濃度により、第１の制御電極１８６に印加された電圧およびフローティングゲート１８４上で顕在化した電圧の関数になり得、したがって、第１の制御電極１８６に印加された既知の電圧を与えられた溶液１０８内のイオン濃度の目安になり得る。
【００５２】
最後に、図８Ｂに表した第１の動作サイクルの最終段階２７０において、図３Ａ〜図３Ｄの第１段階２２０の動作サイクルに関連して上記で論じられたのと同様に、第３段階２６６のサイクル後にフローティングゲート１８４下に残存する電荷パケット２１６を、ゲート１８４下から第２の制御電極１８８下の領域２３２を介して、およびドレイン拡散領域１２８（それを維持することができる場合）に、移動させることができる。論理高値または高値電圧を第２の制御電極１８８に与えることにより第２の制御電極１８８下のポテンシャル障壁を下げることによって、電荷パケット２１６を、ドレイン領域１２８に移動させることができる。電荷蓄積デバイス１０４のドレイン１２８に与えた電荷は、このドレイン１２８における電圧を漸増的に減少させる。そして、読み出しトランジスタＭ５のゲートがドレイン１２８に接続されるので、動作サイクルの最終段階２７０の終わりにこの読み出しトランジスタＭ５のゲート下で漸増的に減らされたポテンシャル障壁２７２により証明されるように、電荷パケット２１６は、したがって、漸増的に読み出しトランジスタＭ５のゲートにおける電圧も増加させる。このようにして、読み出しトランジスタＭ５のゲート下の電圧およびポテンシャルは、すべての動作サイクルの終わりにおいて、電荷蓄積デバイス１０４のドレイン１２８で蓄積された電荷パケット２１６の関数になり得る。
【００５３】
図８Ｂ〜図８Ｃは、複数の蓄積された電荷パケット２１６の大きさを再び追跡する読み出しトランジスタのゲート下の電圧およびポテンシャルの結果とともに、別の電荷パケットが図８Ａ〜図８Ｂに表した第１の動作サイクルのように蓄積される第２の動作サイクルを表す。図８Ｃは、また、第２の動作サイクル後の別のリセット段階を表す。
【００５４】
読み出しトランジスタＭ５のソースにおける電圧をサンプリングすることにより、出力を、発生させることができる。これが読み出し段階２７４の間に生じる可能性がある。第１の出力および第２の出力の両方が供給される二重サンプリング技術を用いて、出力を発生させることもできる。第１の出力は、電荷蓄積デバイス１０４のドレイン１２８に存在する電荷の背景レベルにより生成された出力を表すことができる。第２の出力は、電荷の背景レベルとドレイン１２８において蓄積された複数の電荷パケット２１６との両方により生成された出力を表すことができる。第２の出力からの第１の出力の減算は、したがって、溶液１０８のイオン濃度を表すために蓄積された電荷パケット２１６のより正確な測定結果を生成できる。１つの実施形態において、第１の出力を、動作サイクルの第１段階２５８の間でサンプリングすることができる。その後、第２の第２の出力は、読み出し段階２７４の間にサンプリングされたものになり得る。
【００５５】
図８Ｄは、また、図７に表した実施形態２４６ａの画素の列の非活性化シーケンスの１つの実施形態を表す。非活性化シーケンスの第１段階２７８において、論理高値または高値電圧を、第１の列線Ｃ２Ａに与える一方で、論理低値または低値電圧を、行線Ｒ２Ａに与える。非活性化シーケンスの第２段階２８２において、論理低値または低値電圧を、第１の列線Ｃ２Ａに与える一方で、論理高値または高値電圧を、行線Ｒ２Ａに与える。非活性化シーケンスの第３段階２８６において、論理低値または低値電圧を、第１の列線Ｃ２Ａにおいて維持する一方で、論理低値または低値電圧を、行線Ｒ２Ａに与える。非活性化シーケンスの第４段階２９０において、論理高値または高値電圧を、第１の列線Ｃ２Ａに与える一方で、論理低値または低値電圧を、行線Ｒ２Ａ上で維持する。
【００５６】
図９は、２つのトランジスタ、３つの電極、または２Ｔ３Ｅの画素の別の実施形態２４６ｃを表す。制御および読み出し回路１１２は、リセットトランジスタＭ６と読み出しトランジスタＭ７とを含む２つのトランジスタを含むことができ、電荷蓄積デバイス１０４は、第１および第２の制御電極１８６、１８８とフローティングゲート１８４とを含む３つの電極を有することができる。制御および読み出し回路１１２は、行線Ｒ３Ａと、第１および第２列線Ｃ３Ａ、Ｃ３Ｂを含む複数の列線とを受信することができる。リセットトランジスタＭ６は、電荷蓄積デバイス１０４のドレイン１２８に接続されたソースと、行線Ｒ３Ａに接続されたゲートと、第２の列線Ｃ３Ｂに接続されたドレインとを有することができる。読み出しトランジスタＭ７は、電荷蓄積デバイス１０４のドレイン領域１２８（したがって、リセットトランジスタＭ６のソースでもある）に接続されたゲートと、第１の列線Ｃ３Ａに接続されたソースと、第２の列線Ｃ３Ｂに接続されたドレインとを有することができる。リセットトランジスタＭ６をオンに転じることは、上記の様々な実施形態で論じられたのと同様に、電荷蓄積デバイス１０４のドレイン１２８に蓄積された電荷パケット２１６を取り除くことができ、したがって、電荷蓄積デバイス１０４をリセットすることができる。リセットトランジスタＭ６をオフに転じることにより、読み出しトランジスタＭ７は、ソースフォロアー構成で動作する電荷蓄積デバイス１０４のドレイン１２８において蓄積された電荷パケット２１６に応じて出力電圧を供給することができるか、または、共通ソース構成で動作する電荷蓄積デバイス１０４のドレイン１２８において蓄積された電荷パケット２１６に応じて出力電流を供給することができる。
【００５７】
電荷蓄積デバイス１０４は、また、３つ以上の制御電極を備えることができる。図１０は、２つの制御および読み出しトランジスタと、３つの制御電極および１つのフローティングゲートを含む４つの電荷蓄積デバイス電極とを有するイオン感応性画素２４６ｄの１つの実施形態を表す。図１０は、電荷蓄積デバイス１０４ｂの簡易化された描写を表すが、実際の実施形態は、図２に表した構成部品などの、電荷蓄積デバイスの他の構成部品を含むことができる。電荷蓄積デバイス１０４ｂの電極は、フローティングゲート１８４の一方の側の第１および第２の電極１８６、２９４と、フローティングゲート１８４の他方の側の第３の電極１８８とを含むことができる。図１０の電荷蓄積デバイス１０４ｂは、ソース領域を含まなくてもよいが、第３の電極１８８下の領域に隣接したドレイン領域１２８を含むことができる。制御および読み出し回路１１２は、図９に表したものと同じであり、リセットトランジスタＭ８と読み出しトランジスタＭ９とを含む２つのトランジスタを含むことができ、行線Ｒ４Ａと、第１および第２の列線Ｃ４Ａ、Ｃ４Ｂを含む複数の列線とを受信することができる。リセットトランジスタＭ８は、電荷蓄積デバイス１０４ｂのドレイン１２８に接続されたソースと、行線Ｒ４Ａに接続されたゲートと、第２の列線Ｃ４Ｂに接続されたドレインとを有することができる。読み出しトランジスタＭ９は、電荷蓄積デバイス１０４ｂのドレイン領域１２８（したがって、リセットトランジスタＭ８のソースでもある）に接続されたゲートと、第１の列線Ｃ４Ａに接続されたソースと、第２の列線Ｃ４Ｂに接続されたドレインとを有することができる。リセットおよび読み出しトランジスタＭ８、Ｍ９は、図９の実施形態においてそれらが動作できるように、動作することができる。
【００５８】
図１１Ａ〜図１１Ｄは、溶液イオン濃度に応じて複数の電荷パケット２１６を蓄積し、蓄積された電荷パケット２１６に応じて出力信号を発生させるための、図１０の画素の実施形態２４６ｄの動作の１つの実施形態を表す。図１１Ａ〜図１１Ｄは、電荷蓄積デバイス１０４ｂの動作の１つの実施形態の複数の全サイクルを表す。図１１Ａ−１１Ｄの各々の最上部は、図１０の電荷蓄積デバイス１０４ｂと、制御および読み出しトランジスタＭ８、Ｍ９との簡易化された部分的断面、部分的概略描写を表す。例証および説明の便宜上、電荷蓄積デバイス１０４ｂと、制御および読み出しトランジスタＭ８、Ｍ９との他の構成部品は、描写から省略されている。但し、実際の実施形態では省略された構成部品も存在し得る。各々の図において、電荷蓄積デバイス１０４ｂと、制御および読み出しトランジスタＭ８、Ｍ９との表示の下は、上記の画素の表示に対して空間的に整列した方式で、画素２４６ｄの動作サイクルの間の異なる段階における電荷蓄積デバイス１０４ｂと、制御および読み出しトランジスタＭ８、Ｍ９とのポテンシャルエネルギーおよび電荷蓄積を描写する４つの図である。
【００５９】
図１１Ａに表したリセット段階２９８において、ポテンシャル勾配を、第１の電極２９４、第２の電極１８６、フローティングゲート１８４および第３の電極１８８の下の左から右に生成することができ、先の動作から残存する電荷蓄積デバイス１０４ｂからあらゆる電荷を取り除くために、論理高値または高電圧値を、リセットトランジスタＭ８のゲートに与えた。
【００６０】
画素２４６ｄの動作サイクルの第１段階３０２において、第３の電極１８８下のポテンシャル障壁は、その後、リセット段階２９８におけるものよりも高く隆起し得、フローティングゲート１８４上に現存するものよりも高く隆起し得る。画素の動作サイクルの第２段階３０６において、電荷を、ドレイン拡散ノード１２８を介して電荷蓄積デバイス１０４ｂに注入することができる。第３段階３１０において、フローティングゲート１８４と第２段階３０６で設置された第３の電極１８８との間のポテンシャル障壁型により、電荷パケット２１６がフローティングゲート１８４下に残存している一方、注入された電荷は、電荷蓄積デバイス１０４ｂから取り消すことができる。動作サイクルの第４および最終段階３１４において、フローティングゲート１８４下から第１の電極２９４下に電荷パケット２１６を移すために、ポテンシャル勾配を、第３の電極１８８、フローティングゲート１８４、第２の電極１８６および第１の電極１８６の下の左から右に作成することができる。
【００６１】
この蓄積サイクルは、その後、第１の電極２９４下に複数の電荷パケット２１６を蓄積するために、図１１Ｂ〜図１１Ｃに表するように、複数回繰り返すことができる。
【００６２】
図１１Ｄは、第１の電極２９４下で蓄積された複数の電荷パケット２１６の大きさに基づいた出力信号を発生させるための読み出しシーケンスを表す。読み出しシーケンスは、第１の出力および第２の出力の両方が供給される、二重サンプリング技術を組み入れることができる。第１の出力は、電荷蓄積デバイス１０４ｂのドレイン１２８に存在する電荷の背景レベルにより生成された出力を表すことができる。第２の出力は、電荷の背景レベルと、電荷蓄積デバイス１０４ｂのドレイン１２８に移動させた後に第１の電極２９４に蓄積された複数の電荷パケット２１６との両方により生成された出力を表すことができる。第２の出力からの第１の出力の減算は、したがって、溶液のイオン濃度の大きさを表す、蓄積された電荷パケット２１６のより正確な測定結果を生成できる。読み出しシーケンスの第１段階３１８において、複数の電荷パケット２１６が第１の電極２９４下にさらに蓄積される間に、第１の出力を、読み出しトランジスタＭ９により供給することができる。読み出しシーケンスの第２段階３２２において、第１の電極２９４下から電荷蓄積デバイス１０４ｂのドレイン１２８に複数の電荷パケット２１６を移すために、ポテンシャル勾配を、第１の電極２９４、第２の電極１８６、フローティングゲート１８４および第３の電極１８８の下の左から右に生成することができる。第２段階３２２の後、読み出しシーケンスの第３段階３２６において、第２の出力を、読み出しトランジスタＭ８により供給することができる。
【００６３】
図１１Ｄは、また、図１０の画素の実施形態２４６ｄの列の非活性化シーケンスの２つの段階３３０、３３４を表す。
【００６４】
上記で論じられた実施形態の変更は実行可能である。電荷蓄積デバイスの実施形態がｎ型ソースおよびドレインと、フローティングゲートおよび制御電極下のｐ型領域とを含むように、本明細書において表し論じたが、実施形態において、この関係は、また、ｐ型ソースおよびドレインと、ゲートおよび制御電極下のｎ型領域とを含む電荷蓄積デバイスにより逆にすることができる。図２は、制御電極およびフローティングゲートの下のエピタキシャルｐ型領域を表すが、実施形態において、制御電極およびフローティングゲートの下のｐ型またはｎ型領域は、エピタキシャル領域の代わりにまたはそれに加えて、拡散領域または他のタイプのｐ型またはｎ型領域を含むことができる。様々な制御および読み出しトランジスタがＮＭＯＳトランジスタを含むように本明細書において論じたが、実施形態において、制御および読み出しトランジスタは、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ、またはその任意の組み合わせを含むことができる。いくつかの実施形態において、画素アレイの画素の行および列は、行および列線のうちのいくつか、またはすべてを共有することができる。本明細書において論じたいくつかの実施形態において、電荷キャリアおよび電荷パケットは、電子であるものと想定されたが、他の実施形態において、電荷キャリアおよび電荷パケットは、正孔を含むことができる。電荷蓄積デバイスの動作サイクルの段階が、ある順序で起こり、且つある標識（例えば、第１段階、第２段階など）を有するものとして、本明細書において論じたが、他の実施形態において、動作サイクルの標識および段階を、変更したり、再配置したり、追加したり、削除したりすることなどができる。電荷蓄積デバイスの実施形態が２つまたは３つの制御電極を有すように論じたが、他の実施形態において、電荷蓄積デバイスは、２つまたは３つより多いまたは少ない制御電極を有することができる。制御信号のある実施形態を、本明細書において表し論じたが、他の実施形態において、様々な制御信号は、異なる形式を使用することができる。
【００６５】
また、電荷蓄積デバイス１０４およびイオン感応性画素２４６の付加的な実施形態も実行可能である。例えば、本明細書に記載された電荷蓄積デバイス１０４およびイオン感応性画素２４６の任意の実施形態のうちの任意の特徴も、必要に応じて、電荷蓄積デバイス１０４およびイオン感応性画素２４６の他の実施形態で用いることができる。電荷蓄積デバイス１０４およびイオン感応性画素２４６の実施形態は、また、必要に応じて、本明細書に記載された電荷蓄積デバイス１０４およびイオン感応性画素２４６の任意の実施形態の構成部品または特徴のいかなるサブセットも含むことができる。
【００６６】
本発明は、特定の実施形態に関して、以上に記載されたが、本発明は、図面で示す上記の実施形態および特定の構成に限定されない。操作方法も、また、例に示すものに限定されない。当業者は、本発明が、本発明の精神および本質的な特徴から逸脱することなく、他の方法により実現されてもよいことを、十分に理解するだろう。したがって、本実施形態は、すべての点で例示的および限定的でないものとして見なされるべきである。本発明の範囲は、前述の記載ではなく、添付された請求項により示される。したがって、請求項の等価の意義および範囲に入るすべての変更は、その中に包含されるように意図される。
【００６７】
本発明のいくつかの実施形態を、本明細書に具体的に示し、記載した。但し、本発明の変更および変形物が、上記の教示により網羅されることは、十分に理解されるだろう。他の実例において、実施形態を不明瞭にしないように、周知のオペレーション、構成部品および回路を、詳細に記載していない。本明細書に開示された特定の構造的および機能的な詳細は、典型的なものである場合があり、必ずしも実施形態の範囲を限定しないことは、十分に理解され得る。
【００６８】
当業者は、本発明が様々な形式により実現されてもよく、且つ様々な実施形態が単独でまたは組み合わせて実行されてもよいことを、前述の説明から十分に理解できる。したがって、本発明の実施形態は、その特定の例に関連して記載されているが、他の変更が図面、明細書および以下の特許請求の範囲に関する研究に熟練した従業者にとって明らかになるので、本発明の実施形態および／または方法の真の範囲を、そのように限定するべきでない。
【００６９】
様々な実施形態を、ハードウェア要素、ソフトウェア要素、またはその両方の組み合わせを用いて実行してもよい。ハードウェア要素の例は、プロセッサ、マイクロプロセッサ、回路、回路素子（例えば、トランジスタ、抵抗器、キャパシタ、誘導子など）、集積回路、ＡＳＩＣ（特定用途向け集積回路）、プログラマブルロジックデバイス（ＰＬＤ）、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、論理ゲート、レジスタ、半導体デバイス、チップ、マイクロチップ、チップセットなどを含んでもよい。ソフトウェアの例は、ソフトウエアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、機械語プログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、関数、方法、プロシージャ、ソフトウェアインターフェース、アプリケーションプログラムインターフェース（ＡＰＩ）、命令セット、コンピューティングコード、計算機コード、コードセグメント、計算機コードセグメント、ワード、値、シンボル、またはそれらの任意の組み合わせを含んでもよい。１つの実施形態がハードウェア要素および／またはソフトウェア要素を用いて実行されるかどうかの判定は、所望の電算機の速度、電力レベル、耐熱性、処理サイクル量、入力データ速度、出力データ速度、メモリリソース、データバス速度、および他の設計または性能の制約などのいくつかの要素によって変動する場合がある。
【００７０】
いくつかの実施形態は、例えば、実施形態による方法および／またはオペレーションを、もしマシンにより実行されるのであれば、マシンに実行させることができる命令または命令セットを格納できるコンピュータ読み取り可能な媒体または物品を用いて実行されてもよい。このようなマシンは、例えば、任意の好適な処理プラットフォーム、コンピューティングプラットフォーム、コンピュータ装置、処理デバイス、コンピューティングシステム、処理システム、コンピュータ、プロセッサなども含み、ハードウェアおよび／またはソフトウェアの任意の適切な組み合わせを用いて実行されてもよい。コンピュータ読み取り可能な媒体または物品は、例えば、任意の好適な型のメモリユニット、メモリデバイス、メモリ物品、メモリ媒体、ストレージデバイス、ストレージ物品、記憶媒体および／またはストレージ装置（例えば、リムーバブルメディアまたは非リムーバブルメディア、消去可能メディアまたは非消去可能メディア、書き込み可能メディアまたは再書き込み可能メディア、デジタルメディアまたはアナログメディア、ハードディスク、フロッピーディスク、コンパクトディスクを使った読み出し専用メモリ（ＣＤ−ＲＯＭ）書き込み可能コンパクトディスク（ＣＤ−Ｒ）、再書き込み可能コンパクトディスク（ＣＤ−ＲＷ）、光ディスク、磁気媒体、光磁気媒体、リムーバブルメモリカードまたはディスク、各種ディジタルバーサタイルディスク（ＤＶＤ）、テープ、カセットなど）を含んでもよい。命令は、任意の好適なハイレベル、ローレベル、オブジェクト指向、ビジュアル、コンパイル済みおよび／または翻訳済みのプログラミング言語を用いて実行される、ソースコード、コード、翻訳済みコード、実行可能コード、静的コード、動的コード、暗号化コードなどの任意の好適な型のコードを含んでもよい。
【図１】
2020073910.tif 000003
【図２】
2020073910.tif 000004
【図３】
2020073910.tif 000005
【図４】
2020073910.tif 000006
【図５】
2020073910.tif 000007
【図６】
2020073910.tif 000008
【図７】
2020073910.tif 000009
【図８】
2020073910.tif 000010
【図９】
2020073910.tif 000011
【図１０】
2020073910.tif 000012
【図１１】
2020073910.tif 000013
【手続補正書】
【提出日】令和2年2月10日(2020.2.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
イオン感応性回路の電荷蓄積デバイスの電気的フローティングゲート構造の上方にあるイオン感応性パッシベーション表面において、流体を通過させるステップであって、前記電気的フローティングゲート構造が、互いに電気的に結合し、かつ誘電体層で分離された複数の導体を含む、前記ステップと、
前記流体のイオン濃度からの電荷の進入を制御して、前記電気的フローティングゲート構造の下のゲート半導体領域で電荷パケットを形成させるために、ゲート酸化物層上に配置され、かつ前記電荷蓄積デバイスの第１の電極の半導体領域上に形成された第１の電荷制御電極に制御信号を印加するステップと、
前記ゲート半導体領域外およびドレイン拡散領域内への前記電荷パケットの転送を制御するために、前記ゲート酸化物層上に配置され、かつ前記電荷蓄積デバイスの第２の電極の半導体領域上に形成された第２の電荷制御電極に制御信号を印加するステップと、
選択可能な電荷パケット蓄積頻度で、前記電荷蓄積デバイスのドレイン拡散領域に前記複数の電荷パケットを前記流体における前記イオン濃度に応じて蓄積するステップと
を含む、前記流体のイオン濃度を検出する方法。
【請求項２】
前記ドレイン拡散領域に蓄積された前記複数の電荷パケットに応じて、選択可能な出力信号発生頻度で、少なくとも１つの制御および読み出しトランジスタを用いて出力信号を発生させるステップであって、前記出力信号が前記流体内のイオン濃度の大きさを表す前記ステップをさらに含む、請求項１に記載の方法。
【請求項３】
前記第２の電荷制御電極に前記制御信号を印加する前記ステップに呼応して、前記第２の電極の半導体領域を介して前記複数の電荷パケットを１つずつ個々に転送するステップをさらに含む、請求項１に記載の方法。
【請求項４】
前記複数の電荷パケットを蓄積する前に、前記ドレイン拡散領域にあらかじめ蓄積されたあらゆる電荷パケットを取り除くステップをさらに含む、請求項１に記載の方法。
【請求項５】
前記出力信号発生頻度が、前記電荷パケット蓄積頻度未満である、請求項２に記載の方法。
【請求項６】
前記電荷蓄積デバイス、ならびに前記少なくとも１つの制御および読み出しトランジスタが、画素回路を形成し、且つ前記イオン感応性回路が、イオン感応性画素アレイに配置された複数の前記画素回路をさらに備える、請求項２に記載の方法。
【請求項７】
前記イオン感応性画素アレイが、画素回路の複数の行と複数の列とを含み、各行が１つ以上の行制御およびデータ線を含み、且つ各列が、１つ以上の列制御およびデータ線を含む、請求項６に記載の方法。
【請求項８】
前記複数の電荷パケットを前記ドレイン拡散領域に移動させる前に第３の電極の半導体領域内の前記複数の電荷パケットの前記蓄積を制御するために、前記ゲート酸化物層上に配置され、かつ前記電荷蓄積デバイスの前記第３の電極の半導体領域上に形成された第３の電荷制御電極に制御信号を印加するステップをさらに含む、請求項１に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
したがって、溶液内のイオン濃度を測定するとき、ただし、ＣＭＯＳプロセスを用いて大量に製造することができるデバイスをさらに使用する場合、改善された速度、精度、線形性および他の性能メトリックを得るための方法が必要である。
以下に、本発明の基本的な諸特徴および種々の態様を列挙する。
［１］
第１の電極に印加された第１の制御信号に呼応してゲート半導体領域への電荷の進入を制御するための、該第１の電極の半導体領域の上方にある第１の電荷制御電極と、
流体を受け入れるように構成された、ゲート半導体領域上且つイオン感応性パッシベーション表面下の電気的フローティングゲート構造と、
第２の電極に印加された第２の制御信号に呼応して該ゲート半導体領域外およびドレイン拡散領域内への複数の電荷パケットの転送を制御するための、該第２の電極の半導体領域の上方にある第２の電荷制御電極と、
該第２の電極の半導体領域を介して該ゲート半導体領域から該複数の電荷パケットを受け入れるための、ドレイン拡散領域と
を備える、該流体のイオン濃度に応じて該複数の電荷パケットを蓄積するための電荷蓄積デバイス、
出力電圧が溶液のイオン濃度を表す、該電荷蓄積デバイスの該ドレイン拡散領域に蓄積された該複数の電荷パケットに応じて該出力電圧を生成するための、少なくとも１つの制御および読み出しトランジスタ
を備える、イオン感応性回路。
［２］
前記第１の電極の半導体領域を介して前記ゲート半導体領域内に電荷を注入するための注入制御信号を発生させかつ供給するように構成された、制御回路
をさらに備える、［１］に記載のイオン感応性回路。
［３］
前記第１の電極の半導体領域に隣接したソース拡散領域をさらに備え、前記注入制御信号が、該ソース拡散領域を介して前記ゲート半導体領域内および該第１の電極の半導体領域内に前記電荷を注入するために該ソース拡散領域に供給された電源制御信号を含む、［２］に記載のイオン感応性回路。
［４］
前記ゲート半導体領域から前記第２の電極の半導体領域を介して前記ドレイン拡散領域に各々の前記複数の電荷パケットを個々に１つずつ移動させるために、前記第２の制御電極に対する前記第２の制御信号を発生させかつ供給するための、制御回路
をさらに備える、［１］に記載のイオン感応性回路。
［５］
前記ゲート半導体領域から前記ドレイン拡散領域に前記複数の電荷パケットを個々に１つずつ移動させた後に、出力信号を発生させるために前記少なくとも１つの読み出しトランジスタに対する読み出し制御信号を発生させかつ供給するための、制御回路
をさらに備える、［１］に記載のイオン感応性回路。
［６］
前記電荷蓄積デバイスおよび前記少なくとも１つの読み出しトランジスタが、画素回路を形成し、且つ前記イオン感応性回路が、イオン感応性画素アレイに配置された複数の該画素回路をさらに備える、［１］に記載のイオン感応性回路。
［７］
前記画素アレイが、画素回路の複数の行と複数の列とを含み、各行が１つ以上の行制御およびデータ線を含み、且つ各列が、１つ以上の列制御およびデータ線を含む、［６］に記載のイオン感応性回路。
［８］
前記ゲート半導体領域から前記第２の電極の半導体領域を介して前記ドレイン拡散領域に選択可能な電荷パケット蓄積頻度で前記複数の電荷パケットの各々を個々に移動させるための前記電荷蓄積デバイスを制御するように構成された、制御回路
をさらに備える、［１］に記載のイオン感応性回路。
［９］
前記電荷蓄積デバイスと、前記ドレイン拡散領域に蓄積された前記複数の電荷パケットに応じて選択可能な出力発生頻度で出力信号を発生させるための前記少なくとも１つの読み出しトランジスタとを制御するように構成された、制御回路
をさらに備える、［１］に記載のイオン感応性回路。
［１０］
前記少なくとも１つの制御および読み出しトランジスタが、
前記電荷蓄積デバイスの前記ドレイン拡散領域に、行制御線に、および列制御線に接続された、リセットトランジスタと、
該電荷蓄積デバイスの該ドレイン拡散領域に、該列制御線に、および列データ線に接続された、第１および第２の読み出しトランジスタと
を備え、
該第１の読み出しトランジスタがソースフォロアー構成において接続され、且つ該第２の読み出しトランジスタがカスコード構成において接続される、
［１］に記載のイオン感応性回路。
［１１］
前記少なくとも１つの制御および読み出しトランジスタが、
前記電荷蓄積デバイスの前記ドレイン拡散領域に、行制御線に、および列制御線に接続された、リセットトランジスタと、
該電荷蓄積デバイスの該ドレイン拡散領域に、該電荷蓄積デバイスのソース拡散領域に、該列制御線に、および列データ線に接続された、読み出しトランジスタと
を備える、［１］に記載のイオン感応性回路。
［１２］
前記少なくとも１つの制御および読み出しトランジスタが、
前記電荷蓄積デバイスの前記ドレイン拡散領域に、行制御線に、および列制御線に接続された、リセットトランジスタと、
該電荷蓄積デバイスの該ドレイン拡散領域に、該列制御線に、および列データ線に接続された、読み出しトランジスタと
を備える、［１］に記載のイオン感応性回路。
［１３］
前記電荷蓄積デバイスが、前記第１の電極の半導体領域に隣接したソース拡散領域を備え、該第１の電極の半導体領域が、前記ゲート半導体領域に隣接し、該ゲート電極半導体領域が、前記第２の電極の半導体領域に隣接し、且つ該第２の電極の半導体領域が、前記ドレイン拡散領域に隣接している、［１］に記載のイオン感応性回路。
［１４］
前記電荷蓄積デバイスが、前記複数の電荷パケットを前記ドレイン拡散領域に移動させる前に第３の電極の半導体領域内の該複数の電荷パケットの前記蓄積を制御するために、該第３の電極の半導体領域の上方にある第３の電荷制御電極を備える、［１］に記載のイオン感応性回路。
［１５］
イオン感応性回路の電荷蓄積デバイスのゲート構造の上方にあるイオン感応性パッシベーション表面において、イオン濃度をもつ流体を通過させるステップと、
該流体内のイオン濃度に応じて、該ゲート構造下の該電荷蓄積デバイスのゲート半導体領域内において、複数の電荷パケットを１つずつ個々に形成するステップと、
該ゲート半導体領域からの該電荷パケットの１つずつの転送を制御するために、該電荷蓄積デバイスの電極の半導体領域の上方にある制御電極に制御信号を印加するステップと、
選択可能な電荷パケット蓄積頻度で、該電荷蓄積デバイスのドレイン拡散領域に該複数の電荷パケットを蓄積するステップと、
該ドレイン領域に蓄積された該複数の電荷パケットに応じて、選択可能な出力信号発生頻度で、少なくとも１つの制御および読み出しトランジスタを用いて出力信号を発生させるステップであって、該出力信号が該流体内のイオン濃度の大きさを表す、ステップと
を含む、該流体の該イオン濃度を検出する方法。
［１６］
前記制御電極に前記制御信号を印加する前記ステップに呼応して、該電極の半導体領域を介して前記複数の電荷パケットを１つずつ個々に転送するステップをさらに含む、［１５］に記載の方法。
［１７］
前記電荷パケットを形成するための電荷を供給するために、第２の制御電極領域を介してソース領域から前記ゲート半導体領域内に電荷を注入するステップをさらに含む、［１５］に記載の方法。
［１８］
前記複数の電荷パケットを蓄積する前に、前記ドレイン拡散領域にあらかじめ蓄積されたあらゆる電荷パケットを取り除くステップをさらに含む、［１５］に記載の方法。
［１９］
前記出力信号発生頻度が、前記電荷パケット蓄積頻度未満である、［１５］に記載の方法。