(57)【要約】【課題】増幅特性を向上させた増幅装置を提供すること。【解決手段】複数のソースフィンガが並ぶ櫛状のソース電極を有する櫛形トランジスタと、前記ソース電極とグランドとの間に接続される少なくとも一つの抵抗と、前記複数のソースフィンガの並び方向に互いに離れて配置され、前記ソース電極とグランドとの間に接続される複数のキャパシタとを備える、増幅装置。例えば、前記複数のキャパシタは、前記ソース電極の前記並び方向の中央部に対して前記並び方向の一方の側に配置される少なくとも一つのキャパシタと、前記中央部に対して前記並び方向の他方の側に配置される少なくとも一つのキャパシタとを含む。【選択図】図４
2020035819.tif 000002
【特許請求の範囲】
【請求項１】
複数のソースフィンガが並ぶ櫛状のソース電極を有する櫛形トランジスタと、
前記ソース電極とグランドとの間に接続される少なくとも一つの抵抗と、
前記複数のソースフィンガの並び方向に互いに離れて配置され、前記ソース電極とグランドとの間に接続される複数のキャパシタとを備える、増幅装置。
【請求項２】
前記複数のキャパシタは、前記ソース電極の前記並び方向の中央部に対して前記並び方向の一方の側に配置される少なくとも一つのキャパシタと、前記中央部に対して前記並び方向の他方の側に配置される少なくとも一つのキャパシタとを含む、請求項１に記載の増幅装置。
【請求項３】
前記ソース電極は、独立した複数のソース電極部を含み、
前記複数のキャパシタは、前記複数のソース電極部のうち対応するソース電極部に接続される少なくとも一つのキャパシタを含む、請求項１又は２に記載の増幅装置。
【請求項４】
前記櫛形トランジスタは、
前記複数のソース電極部に共通のドレイン配線と、前記ドレイン配線から伸びる複数のドレインフィンガと有するソース電極と、
前記複数のソース電極部に共通のゲート配線と、前記ゲート配線から伸びる複数のゲートフィンガとを有するゲート電極とを含む、請求項３に記載の増幅装置。
【請求項５】
前記複数のキャパシタは、前記複数のソース電極部のうち対応するソース電極部の前記並び方向の中央部に接続される少なくとも一つのキャパシタを含む、請求項４に記載の増幅装置。
【請求項６】
前記抵抗と前記キャパシタは、交互に配置される、請求項１から５のいずれか一項に記載の増幅装置。
【請求項７】
前記抵抗の個数は、前記キャパシタの個数よりも少ない、請求項１から６のいずれか一項に記載の増幅装置。
【請求項８】
複数のドレインフィンガが並ぶ櫛状のドレイン電極と、グランドに接続される複数のソースフィンガが並ぶ櫛状のソース電極とを有する第２の櫛形トランジスタを更に備え、
前記少なくとも一つの抵抗及び前記複数のキャパシタは、前記櫛形トランジスタの前記ソース電極と前記第２の櫛形トランジスタの前記ドレイン電極との間に接続される、請求項１から７のいずれか一項に記載の増幅装置。
【請求項９】
アンテナと、
入力される送信信号を増幅して前記アンテナに出力する増幅装置とを備え、
前記増幅装置は、
複数のソースフィンガが並ぶ櫛状のソース電極を有する櫛形トランジスタと、
前記ソース電極とグランドとの間に接続される少なくとも一つの抵抗と、
前記複数のソースフィンガの並び方向に互いに離れて配置され、前記ソース電極とグランドとの間に接続される複数のキャパシタとを備える、無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅装置及び無線通信装置に関する。
【背景技術】
【０００２】
近年、無線通信における通信データ量の増加に伴い、無線通信装置の送信出力の増大などを図るため、信号を増幅する増幅装置を備える無線通信装置が知られている。一方、櫛状の電極構造を有するマルチフィンガ型ＦＥＴ（Field  Effect  Transistor）を増幅装置に使用する例がある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−４４４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＲＦ（Radio  Frequency）信号を出力する増幅装置では、ＲＦ信号出力時のＲＦストレスによってアイドリング電流Ｉｄｑが変動するＩｄｑドリフトという現象が発生することがある。アイドリング電流Ｉｄｑは、増幅装置にＲＦ信号の入力がない状態（アイドル状態）において、増幅装置のドレインに流れる電流（ドレイン電流）を表す。アイドリング電流Ｉｄｑが変動すると、増幅装置の入出力特性（増幅特性）が低下し、例えば、増幅装置から出力される信号に生ずる歪みが増大するおそれがある。
【０００５】
そこで、本開示は、増幅特性を向上させた増幅装置及び無線通信装置を提供する。
【課題を解決するための手段】
【０００６】
本開示は、
複数のソースフィンガが並ぶ櫛状のソース電極を有する櫛形トランジスタと、
前記ソース電極とグランドとの間に接続される少なくとも一つの抵抗と、
前記複数のソースフィンガの並び方向に互いに離れて配置され、前記ソース電極とグランドとの間に接続される複数のキャパシタとを備える、増幅装置を提供する。
【０００７】
また、本開示は、
アンテナと、
入力される送信信号を増幅して前記アンテナに出力する増幅装置とを備え、
前記増幅装置は、
複数のソースフィンガが並ぶ櫛状のソース電極を有する櫛形トランジスタと、
前記ソース電極とグランドとの間に接続される少なくとも一つの抵抗と、
前記複数のソースフィンガの並び方向に互いに離れて配置され、前記ソース電極とグランドとの間に接続される複数のキャパシタとを備える、無線通信装置を提供する。
【発明の効果】
【０００８】
本開示の一態様によれば、増幅特性を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】電流帰還バイアス回路の構成を示す回路図である。
【図２】電流帰還バイアス回路の構成を示す平面図である。
【図３】無線通信装置の構成を示す図である。
【図４】第１の実施形態の増幅装置の構成を示す平面図である。
【図５】第２の実施形態の増幅装置の構成を示す平面図である。
【図６】第３の実施形態の増幅装置の構成を示す平面図である。
【図７】第１の実施形態の増幅装置の等価回路を示す図である。
【図８】第３の実施形態の増幅装置の等価回路を示す図である。
【図９】第４の実施形態の増幅装置の構成を示す平面図である。
【図１０】第５の実施形態の増幅装置の構成を示す平面図である。
【図１１】第６の実施形態の増幅装置の等価回路を示す図である。
【発明を実施するための形態】
【００１０】
以下、本開示に係る実施形態について説明する。
【００１１】
本実施形態の増幅装置は、例えば、基地局等の無線通信装置に使用される。また、本実施形態の増幅装置は、例えば、トランジスタ、キャパシタ及び抵抗などの素子を単一の半導体基板上に形成したＭＭＩＣ（Monolithic  Microwave  Integrated  Circuit；モノリシックマイクロ波集積回路）によって形成される。増幅装置をＭＭＩＣによって形成することは、高周波高出力用の増幅装置を小型化する点で有利である。
【００１２】
本実施形態の増幅装置は、例えば、ＧａＮ（窒化ガリウム）デバイス等のトランジスタを用いて形成されるパワーアンプである。ＧａＮデバイスは、他の半導体デバイス（例えば、Ｓｉ−ＬＤＭＯＳ（シリコン横方向拡散金属酸化膜半導体）やＧａＡｓ−ＦＥＴ（ガリウム砒素電界効果トランジスタ）等）と比較し、バンドギャップが広くて移動度も高いため、優れた高周波出力特性を有する。
【００１３】
しかしながら、ＧａＮデバイス等のトランジスタでは、送信信号の増幅出力時のＲＦストレスによってアイドリング電流Ｉｄｑが変動するＩｄｑドリフトという現象が発生することがある。この場合のアイドリング電流Ｉｄｑは、トランジスタのゲートに対して増幅すべき送信信号の入力がない状態（アイドル状態）において、電源電圧が印加されるドレインから、増幅後の送信信号を出力するソースに流れる電流（ドレイン電流）を表す。
【００１４】
アイドリング電流Ｉｄｑが変動すると、増幅装置内のトランジスタの増幅特性が低下し、増幅装置から出力される信号に生ずる歪みが増大するおそれがある。特に、アイドリング電流Ｉｄｑの変動中は、増幅装置の利得や増幅装置から出力される信号の位相の変動が大きくなるため、ＤＰＤ（Digital  Pre-Distortion）による歪み補償が行われても、その補償精度は低下しやすい。
【００１５】
このようなアイドリング電流Ｉｄｑの変動を抑制するためには、図１に示すように、トランジスタ１１０のソースとグランド（ＧＮＤ）との間に抵抗１５０とキャパシタ１６０が並列に挿入される電流帰還バイアス回路１００が有効である。図１に示す構成において、ゲート‐ソース間の電圧Ｖｇｓは、ゲートバイアスをＶｇｇ、抵抗１５０の抵抗値をＲｓ、抵抗１５０を流れるドレイン電流をＩｄｑとした場合、
Ｖｇｓ=Ｖｇｇ−Ｒｓ×Ｉｄｑ
と表すことができる。
【００１６】
Ｉｄｑが変動するとＶｇｓが変動し、Ｉｄｑの変動が抑制される。すなわち、Ｉｄｑが減少すると、Ｖｇｓが増加するので、Ｉｄｑが増加する。一方、Ｉｄｑが増加すると、Ｖｇｓが減少するので、Ｉｄｑが減少する。したがって、アイドリング電流の変動を抑制できる。
【００１７】
容量値Ｃｓを有するキャパシタ１６０は、トランジスタ１１０のソースが高周波的に接地するように、トランジスタ１１０のソースとグランドとの間に挿入される。キャパシタ１６０の挿入により、トランジスタ１１０の利得の低下が抑制される。
【００１８】
図２は、図１に示す電流帰還バイアス回路１００の構成を示す平面図である。電流帰還バイアス回路１００は、ソース電極とドレイン電極を櫛状に対向配置した櫛形のトランジスタ１１０と、抵抗１５０と、キャパシタ１６０とを備える。櫛形のトランジスタ１１０は、櫛状のソース電極１４０と、櫛状のドレイン電極１３０と、櫛状のゲート電極１２０とを有する。
【００１９】
なお、図面において、Ｇ，Ｓ，Ｄは、それぞれ、ゲート、ソース、ドレインを表す。また、Ｘ軸方向、Ｙ軸方向、Ｚ軸方向は、それぞれ、Ｘ軸に平行な方向、Ｙ軸に平行な方向、Ｚ軸に平行な方向を表す。Ｘ軸、Ｙ軸及びＺ軸は、互いに直交する。他の図面についても同様である。
【００２０】
ソース電極１４０は、ソース配線１４１と、ソース配線１４１から伸びる複数のソースフィンガ１４２とを有する。ドレイン電極１３０は、ドレイン配線１３１と、ドレイン配線１３１から伸びる複数のドレインフィンガ１３２とを有する。ゲート電極１２０は、ゲート配線１２１と、ゲート配線１２１から伸びる複数のゲートフィンガ１２２とを有する。複数のゲートフィンガ１２２は、複数のソースフィンガ１４２と複数のドレインフィンガ１３２との間に入り込むように配置される。抵抗１５０は、ソース配線１４１とグランドとの間に接続され、複数のビアホール１７０を介してグランドに接続される。キャパシタ１６０は、ソース配線１４１とグランドとに間に接続され、複数のビアホール１７０を介してグランドに接続される。
【００２１】
しかしながら、ソース電極とドレイン電極を櫛状に対向配置した櫛形トランジスタでは、櫛歯状の各フィンガが並ぶＸ軸方向にサイズが大きくなるほど、抵抗１５０とキャパシタ１６０を単純にソース電極１４０に接続すると、高周波特性が悪化するおそれがある。なぜなら、ソースフィンガ１４２の位置によって、ソースフィンガ１４２とキャパシタ１６０の距離が異なるためである。例えば、ソース電極１４０のＸ軸方向の中央部に対して、キャパシタ１６０と同じ側のソースフィンガ１４２からキャパシタ１６０までの距離Ｄ２は、キャパシタ１６０とは反対側のソースフィンガ１４２からキャパシタ１６０までの距離Ｄ２よりも短い。したがって、ソースフィンガ１４２ごとに、ソースフィンガ１４２を通過する高周波信号の位相が異なるため、高周波信号の合成損失が発生し、高周波特性（増幅特性）が悪化するおそれがある。
【００２２】
そこで、本実施形態の増幅装置は、非常に簡単な構成で櫛形トランジスタ内の高周波信号の位相差を抑制でき、櫛形トランジスタのトランジスタサイズが大きくなっても良好な高周波特性を確保可能なものである。以下、本実施形態の増幅装置、及び当該増幅装置を備える無線通信装置について説明する。
【００２３】
図３は、本実施形態の無線通信装置の構成を示す図である。図３に示される無線通信装置１は、本実施形態の増幅装置３により増幅された高周波信号に基づいて、アンテナ５から電波を間欠的に送信する。無線通信装置１は、例えば、所定の繰り返し周期で信号の送受信を行うＴＤＤ（Time  Division  Duplex）方式で無線通信を行う。
【００２４】
無線通信装置１の具体例として、無線基地局、携帯電話、スマートフォン、ＩｏＴ（Internet  of  Things）機器などが挙げられるが、その具体例は、これらに限られない。無線通信装置１は、少なくとも、アンテナ５及び増幅装置３を備える。
【００２５】
アンテナ５は、増幅装置３により増幅された送信信号が供給されることにより、当該送信信号に対応する電波を送信する素子である。アンテナ５は、アレイアンテナを構成する複数のアンテナ素子のうちの一つでもよい。
【００２６】
増幅装置３は、入力される送信信号を増幅してアンテナ５に出力する。増幅装置３により増幅された送信信号がアンテナ５に供給されることにより、当該送信信号に対応する電波がアンテナ５から送信されるので、無線送信が可能となる。
【００２７】
無線通信装置１は、送信信号の入力部と増幅装置３の入力部との間を整合する整合回路２を備えてもよく、増幅装置３の出力部とアンテナ５との間を整合する整合回路４を備えてもよい。
【００２８】
図４は、第１の実施形態の増幅装置の構成を示す平面図である。図４に示す増幅装置１０１は、図３に示す増幅装置３に適用可能である。増幅装置１０１は、複数のソースフィンガ４２が並ぶ櫛状のソース電極４０を有する櫛形トランジスタ１１１と、ソース電極４０とグランドとの間に接続される複数の抵抗５０と、ソース電極４０とグランドとの間に接続される複数のキャパシタ６０とを備える。複数の抵抗５０は、それぞれ、複数のビアホール７０のうち対応するビアホール７０を介してグランドに接続されている。同様に、複数のキャパシタ６０は、それぞれ、複数のビアホール７０のうち対応するビアホール７０を介してグランドに接続されている。
【００２９】
本実施形態の増幅装置１０１では、複数のキャパシタ６０は、複数のソースフィンガ４２が並ぶＸ軸方向に互いに離れて配置されている。ソース電極４０とグランドとの間に並列に接続される複数のキャパシタ６０が複数のソースフィンガ４２が並ぶＸ軸方向に互いに離れて配置されているので、各ソースフィンガ４２間で、ソースフィンガ４２を通過する高周波信号の位相差が小さくなる。つまり、図４に示す構成の場合の方が、ソース電極４０とグランドとの間に接続されるキャパシタ６０の個数が一つの場合に比べて、ソースフィンガ４２からキャパシタ６０までの距離がばらつく範囲は小さくなる。したがって、櫛歯状の各フィンガが並ぶＸ軸方向に櫛形トランジスタ１１１のサイズが大きくなっても、高周波信号の合成損失が抑えられるので、高周波特性（増幅特性）が向上する。その結果、例えば、増幅装置１０１のドレイン電極３０から出力される信号に生ずる歪みを抑制できる。
【００３０】
図４に示す実施形態では、キャパシタ６０の個数は、４つであるが、要求される増幅特性を満たせば、２つ以上でもよい。また、図４に示す実施形態では、抵抗５０の個数は、４つであるが、要求される増幅特性を満たせば、１つ以上でもよい。
【００３１】
図４に示す実施形態では、複数のキャパシタ６０は、ソース電極４０のＸ軸方向の中央部に対してＸ軸方向の一方のＸｐ側に配置される２つのキャパシタ６０と、当該中央部に対してＸ軸方向の他方のＸｎ側に配置される２つのキャパシタ６０とを含む。この場合、Ｘｐ側に配置される任意のキャパシタ６０とＸｐ側に配置される任意のソースフィンガ４２との距離Ｄ１２と、Ｘｎ側に配置される任意のキャパシタ６０とＸｎ側に配置される任意のソースフィンガ４２との距離Ｄ１１との差がばらつく範囲は小さくなる。したがって、櫛歯状の各フィンガが並ぶＸ軸方向に櫛形トランジスタ１１１のサイズが大きくなっても、高周波信号の合成損失が更に抑えられるので、より良好な高周波特性（増幅特性）が得られる。
【００３２】
なお、図４に示す実施形態では、Ｘｐ側に配置されるキャパシタ６０の個数は、２つであるが、要求される増幅特性を満たせば、１つ以上でもよい。また、図４に示す実施形態では、Ｘｎ側に配置されるキャパシタ６０の個数は、２つであるが、要求される増幅特性を満たせば、１つ以上でもよい。
【００３３】
次に、図４に示す実施形態についてより詳細に説明する。
【００３４】
増幅装置１０１は、ソース電極とドレイン電極を櫛状に対向配置した櫛形トランジスタ１１１と、複数の抵抗５０と、複数のキャパシタ６０とを備える。櫛形トランジスタ１１１は、櫛状のソース電極４０と、櫛状のドレイン電極３０と、櫛状のゲート電極２０とを有するマルチフィンガ型ＦＥＴである。
【００３５】
ソース電極４０は、Ｘ軸方向に直線的に延在する帯状のソース配線４１と、ソース配線４１からＹ軸方向のＹｎ側に向けて伸びる複数のソースフィンガ４２とを有する。ドレイン電極３０は、Ｘ軸方向に直線的に延在する帯状のドレイン配線３１と、ドレイン配線３１からＹ軸方向のＹｐ側に向けて伸びる複数のドレインフィンガ３２とを有する。
【００３６】
ゲート電極２０は、Ｘ軸方向に延在する梯子状のゲート配線２１と、ゲート配線２１からＹ軸方向のＹｎ側に向けて伸びる複数のゲートフィンガ２２とを有する。複数のゲートフィンガ２２は、それぞれ、複数のソースフィンガ４２と複数のドレインフィンガ３２とのうち隣り合うソースフィンガ４２とドレインフィンガ３２との間に入り込むように配置される。
【００３７】
複数の抵抗５０は、それぞれ、ソース配線４１とグランドとの間に接続され、複数のビアホール７０のうち対応するビアホール７０を介してグランドに接続される素子である。キャパシタ６０は、それぞれ、ソース配線４１とグランドとに間に接続され、複数のビアホール７０のうち対応するビアホール７０を介してグランドに接続される素子である。キャパシタ６０は、例えば、ＭＩＭ（Metal-Insulator-Metal）キャパシタである。
【００３８】
複数の抵抗５０と複数のキャパシタ６０は、交互に配置されている。交互に配置することで、各ソースフィンガ４２から各キャパシタ６０までの距離と各ソースフィンガ４２から各抵抗５０までの距離とがばらつく範囲は小さくなる。したがって、櫛歯状の各フィンガが並ぶＸ軸方向に櫛形トランジスタ１１１のサイズが大きくなっても、高周波信号の合成損失が更に抑えられるので、より良好な高周波特性（増幅特性）が得られる。その結果、例えば、増幅装置１０１のドレイン電極３０から出力される信号に生ずる歪みを抑制できる。
【００３９】
図４に示す実施形態では、複数の抵抗５０と複数のキャパシタ６０は、一つずつ交互にＸ軸方向に配列されている。しかしながら、複数の抵抗５０が、隣り合うキャパシタ６０の間に配置されてもよいし、複数のキャパシタ６０が、隣り合う抵抗５０の間に配置されてもよい。
【００４０】
図４に示す実施形態は、抵抗５０は、梯子状のゲート配線２１の各開口部に一つずつ配置されているが、各開口部に複数配置されてもよい。また、図４に示す実施形態は、キャパシタ６０は、梯子状のゲート配線２１の各開口部に一つずつ配置されているが、各開口部に複数配置されてもよい。
【００４１】
図５は、第２の実施形態の増幅装置の構成を示す平面図である。図５に示す増幅装置１０２は、図３に示す増幅装置３に適用可能である。上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで省略する。
【００４２】
図５に示す実施形態では、抵抗５０の個数は、キャパシタ６０の個数よりも少なく、より具体的には、抵抗５０の個数は、２であり、キャパシタ６０の個数は、８である。抵抗素子は、高周波信号のソースフィンガ４２間の位相差に与える影響がキャパシタに比べて小さいため、ソース配線４１のＹｐ側に接続されなくてもよい。例えば図５に示すように、抵抗５０は、ソース電極４０のＸ軸方向の両側にそれぞれ接続されてもよい。このような構成により、第１の実施形態よりも多くのキャパシタ６０をソース配線４１のＹｐ側に並列接続できるので、位相差により生じる高周波特性の悪化をさらに抑制できる。
【００４３】
なお、図５において、Ｘ軸方向に並ぶ複数のキャパシタ６０のうち少なくとも一つが抵抗５０に置換されてもよい。また、図５において、抵抗５０は、ソース電極４０のＸ軸方向の両側にそれぞれ接続されているが、ソース電極４０のＸ軸方向の片側のみに接続されてもよい。図５において、２つの抵抗５０を２つのキャパシタ６０に置換し、且つ、８つのキャパシタ６０のうち少なくとも一つを抵抗５０に置換してもよい。
【００４４】
図６は、第３の実施形態の増幅装置の構成を示す平面図である。図６に示す増幅装置１０３は、図３に示す増幅装置３に適用可能である。上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで省略する。
【００４５】
図６に示す実施形態では、ソース電極４０は、独立した複数のソース電極部４０ａ〜４０ｄを含む。つまり、ソース電極４０は、複数のソース電極部４０ａ〜４０ｄに分割されており、櫛形トランジスタ１１３は、複数のソース電極部４０ａ〜４０ｄを有する。
【００４６】
複数のキャパシタ６０は、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部に接続される少なくとも一つのキャパシタを含む。図６では、キャパシタ６０ａは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ａに接続され、キャパシタ６０ｂは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ｂに接続されている。キャパシタ６０ｃは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ｃに接続され、キャパシタ６０ｄは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ｄに接続されている。なお、図６では、各ソース電極部に接続されるキャパシタの数は、一つであるが、複数でもよい。
【００４７】
複数の抵抗５０は、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部に接続される少なくとも一つの抵抗を含む。図６では、抵抗５０ａは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ａに接続され、抵抗５０ｂは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ｂに接続されている。抵抗５０ｃは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ｃに接続され、抵抗５０ｄは、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部４０ｄに接続されている。なお、図６では、各ソース電極部に接続される抵抗の数は、一つであるが、複数でもよい。
【００４８】
ソース電極部４０ａは、Ｘ軸方向に直線的に延在する帯状のソース配線４１ａと、ソース配線４１ａからＹ軸方向のＹｎ側に向けて伸びる複数のソースフィンガ４２ａとを有する。ソース電極部４０ｂは、Ｘ軸方向に直線的に延在する帯状のソース配線４１ｂと、ソース配線４１ｂからＹ軸方向のＹｎ側に向けて伸びる複数のソースフィンガ４２ｂとを有する。ソース電極部４０ｃは、Ｘ軸方向に直線的に延在する帯状のソース配線４１ｃと、ソース配線４１ｃからＹ軸方向のＹｎ側に向けて伸びる複数のソースフィンガ４２ｃとを有する。ソース電極部４０ｄは、Ｘ軸方向に直線的に延在する帯状のソース配線４１ｄと、ソース配線４１ｄからＹ軸方向のＹｎ側に向けて伸びる複数のソースフィンガ４２ｄとを有する。
【００４９】
抵抗５０ａは、ソース配線４１ａとグランドとの間に接続され、抵抗５０ｂは、ソース配線４１ｂとグランドとの間に接続される。抵抗５０ｃは、ソース配線４１ｃとグランドとの間に接続され、抵抗５０ｄは、ソース配線４１ｄとグランドとの間に接続される。
【００５０】
キャパシタ６０ａは、ソース配線４１ａとグランドとの間に接続され、キャパシタ６０ｂは、ソース配線４１ｂとグランドとの間に接続される。キャパシタ６０ｃは、ソース配線４１ｃとグランドとの間に接続され、キャパシタ６０ｄは、ソース配線４１ｄとグランドとの間に接続される。
【００５１】
第３の実施形態と第１の実施形態との違いについて説明する。図７は、図４に示す第１の実施形態の増幅装置１０１の等価回路を示す図である。増幅装置１０１の櫛形トランジスタ１１１は、図７に示すように互いに並列に接続される複数のトランジスタ（１０ａ〜１０ｅ・・・）によって形成される。図８は、図６に示す第３の実施形態の増幅装置１０３の等価回路を示す図である。増幅装置１０３の櫛形トランジスタ１１３は、図８に示すように互いに並列に接続される複数のトランジスタ（１０ａ〜１０ｅ・・・）によって形成される。
【００５２】
ドレイン電流の変動量が大きいほど、ソースＳの電位が大きく動き、ドレイン電流の変動を抑制することが電流帰還バイアス回路の特徴である。このため、Ｉｄｑドリフト等でアイドリング電流が大きく変動しているトランジスタでは、ソースＳの電位が大きく変動することが望ましい。
【００５３】
しかし、図７に示す第１の実施形態の構成では、各トランジスタがソース配線４１で共通接続されているため、各トランジスタのソースＳの電位はいずれもＶｓに等しくなる。このため、Ｉｄｑドリフト現象等によるアイドリング電流の変動の度合いが各トランジスタ間でばらついても、各トランジスタ間のアイドリング電流のばらつきを抑制することは難しい。一方、図８に示す第３の実施形態の構成では、各トランジスタのソースＳの電位Ｖｓ１〜Ｖｓ５が独立して変動する。そのため、Ｉｄｑドリフト現象等によるアイドリング電流の変動の度合いが各トランジスタ間でばらついても、各トランジスタに対してその変動を個別に抑制することができる。
【００５４】
また、図９に示す第４の実施形態の増幅装置１０４の櫛形トランジスタ１１４のように、ドレイン電極３０が、独立した複数のドレイン電極部３１ａ〜３１ｄを含み、且つ、ゲート電極２０が、独立した複数のゲート電極部２１ａ〜２１ｄを含む、構成も考えられる。しかしながら、図９に示す構成では、Ｘ軸方向に隣り合うソース電極部間にスペース８０が生じるため、同一面積内に配置できる櫛形トランジスタ（ソース・ドレイン・ゲートフィンガの組合せ）の面積が小さくなる。このため、櫛形トランジスタの電流密度を向上させるには、ドレイン配線とゲート配線が複数のソース電極部で共通な第３の実施形態の方が好ましい。すなわち、第３の実施形態の櫛形トランジスタ１１３は、複数のソース電極部４０ａ〜４０ｄに共通のドレイン配線３１と、複数のソース電極部４０ａ〜４０ｄに共通のゲート配線２１とを含む。
【００５５】
第３の実施形態の櫛形トランジスタ１１３は、複数のソース電極部４０ａ〜４０ｄに共通のドレイン配線３１と、ドレイン配線３１から直接伸びる複数のドレインフィンガ３２と有するドレイン電極３０を備える。第３の実施形態では、ドレイン配線３１は、Ｘｎ側の端部に位置するソース電極部４０ａからＸｐ側の端部に位置するソース電極部４０ｄまでＸ軸方向に直線状に切れ間なく連続する帯状導体である。複数のドレインフィンガ３２は、このドレイン配線３１から直接突出する。
【００５６】
第３の実施形態の櫛形トランジスタ１１３は、複数のソース電極部４０ａ〜４０ｄに共通のゲート配線２１と、ゲート配線２１から直接伸びる複数のゲートフィンガ２２と有するゲート電極２０を備える。第３の実施形態では、ゲート配線２１は、Ｘｎ側の端部に位置するソース電極部４０ａからＸｐ側の端部に位置するソース電極部４０ｄまでＸ軸方向に直線状に切れ間なく連続する帯状導体である。複数のゲートフィンガ２２は、このゲート配線２１から直接突出する。
【００５７】
図１０は、第５の実施形態の増幅装置の構成を示す平面図である。図１０に示す増幅装置１０５は、図３に示す増幅装置３に適用可能である。上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで省略する。
【００５８】
図１０に示す実施形態では、複数のキャパシタ６０は、複数のソース電極部４０ａ〜４０ｄのうち対応するソース電極部のＸ軸方向の中央部に接続される少なくとも一つのキャパシタ６０を含む。図１０では、キャパシタ６０ａは、ソース電極部４０ａのＸ軸方向の中央部に接続され、キャパシタ６０ｂは、ソース電極部４０ｂのＸ軸方向の中央部に接続される。キャパシタ６０ｃは、ソース電極部４０ｃのＸ軸方向の中央部に接続され、キャパシタ６０ｄは、ソース電極部４０ｄのＸ軸方向の中央部に接続される。このように、各ソース電極部の中央部のそれぞれにキャパシタを接続することにより、各ソースフィンガ間の高周波信号の位相差を小さくすることができる。
【００５９】
図１１は、第６の実施形態の増幅装置の構成を示す平面図である。図１１に示す増幅装置１０６は、図３に示す増幅装置３に適用可能である。上述の実施形態と同様の構成及び効果についての説明は、上述の説明を援用することで省略する。
【００６０】
図１１に示す実施形態の増幅装置１０６は、複数のドレインフィンガが並ぶ櫛状のドレイン電極と、グランドに接続される複数のソースフィンガが並ぶ櫛状のソース電極とを有する第２の櫛形トランジスタ１３を備える。櫛形トランジスタ１３は、上述の実施形態の櫛形トランジスタのいずれかの構成を有する。櫛形トランジスタ１３は、並列に接続される複数のトランジスタ１１ａ〜１１ｅによって形成される。抵抗５０ａ〜５０ｅ及びキャパシタ６０ａ〜６０ｅは、櫛形トランジスタ１０のソース電極と櫛形トランジスタ１３のドレイン電極との間に接続される。
【００６１】
また、増幅装置１０６は、抵抗とキャパシタとの並列回路と、当該並列回路がソースに接続される櫛形トランジスタ１０とを備える電流源１２を備える。電流源１２は、上述の実施形態の増幅装置のいずれかと同じ構成を有する。
【００６２】
つまり、図１１に示す増幅装置１０６は、カスコード接続された上段トランジスタのソースフィンガと下段トランジスタのドレインフィンガの間に抵抗およびキャパシタを配置する構造を有する。この様なカスコード構成によれば、電流源１２として作用する上段の櫛形トランジスタ１０のドレイン電流を一定に保つことができ、良好な増幅特性が得られ、安定した動作が可能になる。
【００６３】
以上、増幅装置及び無線通信装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【００６４】
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
複数のソースフィンガが並ぶ櫛状のソース電極を有する櫛形トランジスタと、
前記ソース電極とグランドとの間に接続される少なくとも一つの抵抗と、
前記複数のソースフィンガの並び方向に互いに離れて配置され、前記ソース電極とグランドとの間に接続される複数のキャパシタとを備える、増幅装置。
（付記２）
前記複数のキャパシタは、前記ソース電極の前記並び方向の中央部に対して前記並び方向の一方の側に配置される少なくとも一つのキャパシタと、前記中央部に対して前記並び方向の他方の側に配置される少なくとも一つのキャパシタとを含む、付記１に記載の増幅装置。
（付記３）
前記ソース電極は、独立した複数のソース電極部を含み、
前記複数のキャパシタは、前記複数のソース電極部のうち対応するソース電極部に接続される少なくとも一つのキャパシタを含む、付記１又は２に記載の増幅装置。
（付記４）
前記櫛形トランジスタは、
前記複数のソース電極部に共通のドレイン配線と、前記ドレイン配線から伸びる複数のドレインフィンガと有するソース電極と、
前記複数のソース電極部に共通のゲート配線と、前記ゲート配線から伸びる複数のゲートフィンガとを有するゲート電極とを含む、付記３に記載の増幅装置。
（付記５）
前記複数のキャパシタは、前記複数のソース電極部のうち対応するソース電極部の前記並び方向の中央部に接続される少なくとも一つのキャパシタを含む、付記４に記載の増幅装置。
（付記６）
前記抵抗と前記キャパシタは、交互に配置される、付記１から５のいずれか一項に記載の増幅装置。
（付記７）
前記抵抗の個数は、前記キャパシタの個数よりも少ない、付記１から６のいずれか一項に記載の増幅装置。
（付記８）
複数のドレインフィンガが並ぶ櫛状のドレイン電極と、グランドに接続される複数のソースフィンガが並ぶ櫛状のソース電極とを有する第２の櫛形トランジスタを更に備え、
前記少なくとも一つの抵抗及び前記複数のキャパシタは、前記櫛形トランジスタの前記ソース電極と前記第２の櫛形トランジスタの前記ドレイン電極との間に接続される、付記１から７のいずれか一項に記載の増幅装置。
（付記９）
アンテナと、
入力される送信信号を増幅して前記アンテナに出力する増幅装置とを備え、
前記増幅装置は、
複数のソースフィンガが並ぶ櫛状のソース電極を有する櫛形トランジスタと、
前記ソース電極とグランドとの間に接続される少なくとも一つの抵抗と、
前記複数のソースフィンガの並び方向に互いに離れて配置され、前記ソース電極とグランドとの間に接続される複数のキャパシタとを備える、無線通信装置。
（付記１０）
前記複数のキャパシタは、前記ソース電極の前記並び方向の中央部に対して前記並び方向の一方の側に配置される少なくとも一つのキャパシタと、前記中央部に対して前記並び方向の他方の側に配置される少なくとも一つのキャパシタとを含む、付記９に記載の無線通信装置。
（付記１１）
前記ソース電極は、独立した複数のソース電極部を含み、
前記複数のキャパシタは、前記複数のソース電極部のうち対応するソース電極部に接続される少なくとも一つのキャパシタを含む、付記９又は１０に記載の無線通信装置。
（付記１２）
前記櫛形トランジスタは、
前記複数のソース電極部に共通のドレイン配線と、前記ドレイン配線から伸びる複数のドレインフィンガと有するソース電極と、
前記複数のソース電極部に共通のゲート配線と、前記ゲート配線から伸びる複数のゲートフィンガとを有するゲート電極とを含む、付記１１に記載の無線通信装置。
（付記１３）
前記複数のキャパシタは、前記複数のソース電極部のうち対応するソース電極部の前記並び方向の中央部に接続される少なくとも一つのキャパシタを含む、付記１２に記載の無線通信装置。
（付記１４）
前記抵抗と前記キャパシタは、交互に配置される、付記９から１３のいずれか一項に記載の無線通信装置。
（付記１５）
前記抵抗の個数は、前記キャパシタの個数よりも少ない、付記９から１４のいずれか一項に記載の無線通信装置。
（付記１６）
複数のドレインフィンガが並ぶ櫛状のドレイン電極と、グランドに接続される複数のソースフィンガが並ぶ櫛状のソース電極とを有する第２の櫛形トランジスタを更に備え、
前記少なくとも一つの抵抗及び前記複数のキャパシタは、前記櫛形トランジスタの前記ソース電極と前記第２の櫛形トランジスタの前記ドレイン電極との間に接続される、付記９から１５のいずれか一項に記載の無線通信装置。
【符号の説明】
【００６５】
１  無線通信装置
３  増幅装置
１０ａ〜１０ｅ，１１ａ〜１１ｅ  トランジスタ
１２  電流源
１３  櫛形トランジスタ
２０  ゲート電極
２１  ゲート配線
２２  ゲートフィンガ
３０  ドレイン電極
３１  ドレイン配線
３２  ドレインフィンガ
４０  ソース電極
４１  ソース配線
４２  ソースフィンガ
５０  抵抗
６０  キャパシタ
７０  ビアホール
８０  スペース
１００  電流帰還バイアス回路
１０１〜１０５  増幅装置
１１０〜１１５  櫛形トランジスタ
【図１】
2020035819.tif 000003
【図２】
2020035819.tif 000004
【図３】
2020035819.tif 000005
【図４】
2020035819.tif 000006
【図５】
2020035819.tif 000007
【図６】
2020035819.tif 000008
【図７】
2020035819.tif 000009
【図８】
2020035819.tif 000010
【図９】
2020035819.tif 000011
【図１０】
2020035819.tif 000012
【図１１】
2020035819.tif 000013