(57)【要約】【課題】半導体基板に積層欠陥が発生することを抑制し、性能劣化を抑えることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。【解決手段】炭化珪素半導体装置は、ｎ+型炭化珪素基板１上に、短ライフタイム層４が設けられ、短ライフタイム層４上に、ｎ型炭化珪素層２が設けられ、ｎ型炭化珪素層２上に、ｐ型炭化珪素層３が設けられる。ｎ+型炭化珪素基板１の、短ライフタイム層４と接する基板表面層７に、ｎ+型炭化珪素基板１の導電型を決定する第１不純物と異なる種類の第２不純物を含む。【選択図】図１
2020077720.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、
前記第１半導体層上に設けられた、前記第１半導体層よりも不純物濃度の高い第１導電型の第２半導体層と、
前記第２半導体層の、前記第１半導体層側に対して反対側に設けられた、前記第２半導体層よりも不純物濃度の低い第１導電型の第３半導体層と、
前記第３半導体層の、前記第２半導体層側に対して反対側に設けられた第２導電型の第４半導体層と、
前記第１半導体層の、前記第２半導体層側に対して反対側に設けられた第１電極と、
前記第４半導体層の、前記第３半導体層側に対して反対側に設けられた第２電極と、
を備え、
前記第１半導体層の、前記第２半導体層と接する表面に、前記第１半導体層の導電型を決定する第１不純物と異なる種類の第２不純物を含むことを特徴とする炭化珪素半導体装置。
【請求項２】
前記第２半導体層は、キャリアのライフタイムを制御する層であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第２半導体層は、不純物として窒素を含み、不純物濃度が１×１０18〜２×１０19／ｃｍ3であることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
【請求項４】
前記第２半導体層の、前記第１半導体層と接する表面に、前記第２不純物を含むことを特徴とする請求項３に記載の炭化珪素半導体装置。
【請求項５】
前記第１不純物は、窒素であり、
前記第２不純物は、バナジウム、チタン、鉄、クロムまたはホウ素であることを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置。
【請求項６】
第１導電型の第１半導体層の表面に、前記第１半導体層の導電型を決定する第１不純物と異なる種類の第２不純物をイオン注入する第１工程と、
前記第１半導体層の前記表面上に、前記第１半導体層よりも不純物濃度の高い第１導電型の第２半導体層を形成する第２工程と、
前記第２半導体層の、前記第１半導体層側に対して反対側に、前記第２半導体層よりも不純物濃度の低い第１導電型の第３半導体層を形成する第３工程と、
前記第３半導体層の、前記第２半導体層側に対して反対側に第２導電型の第４半導体層を形成する第４工程と、
前記第１半導体層の、前記第２半導体層側に対して反対側に第１電極を形成する第５工程と、
前記第４半導体層の、前記第３半導体層側に対して反対側に第２電極を形成する第６工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。
【請求項７】
前記第１不純物は、窒素であり、
前記第２不純物は、バナジウム、チタン、鉄、クロムまたはホウ素であり、
前記第１工程では、前記第２不純物のイオン注入のドーズ量を１×１０16〜１×１０20／ｃｍ3とし、前記第２不純物の注入深さを０．３μｍ以上にすることを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
高耐圧、大電流を制御するパワー半導体素子の材料としては、従来シリコン（Ｓｉ）単結晶が用いられている。シリコンパワー半導体素子にはいくつかの種類があり、用途に合わせてそれらが使い分けられているのが現状である。例えば、ＰｉＮダイオード（Ｐ−ｉｎｔｒｉｎｓｉｃ−Ｎ  ｄｉｏｄｅ）やバイポーラトランジスタ、さらに、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）は、いわゆるバイポーラ型デバイスである。これら素子は、電流密度は多く取れるものの高速でのスイッチングができず、バイポーラトランジスタは数ｋＨｚが、ＩＧＢＴでは２０ｋＨｚ程度の周波数がその使用限界である。一方、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電解効果トランジスタ）は、大電流は取れないものの、数ＭＨｚまでの高速で使用できる。しかしながら、市場では大電流と高速性を兼ね備えたパワーデバイスへの要求は強く、シリコンＩＧＢＴやパワーＭＯＳＦＥＴなどの改良に力が注がれ、現在ではほぼシリコン材料物性限界に近いところまで開発が進んできた。
【０００３】
また、パワー半導体素子の観点からの材料検討も行われ、炭化珪素（ＳｉＣ）が次世代のパワー半導体素子として、低オン電圧、高速・高温特性に優れた素子であることから、最近特に注目を集めている。というのも、ＳｉＣは化学的に非常に安定な材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用できる。また、最大電界強度もシリコンより１桁以上大きいからである。ＳｉＣはシリコンにおける材料限界を超える可能性が大きいことから、パワー半導体用途で今後の伸長が大きく期待される。特に、耐圧１０ｋＶを超えるような電力ならびにパルスパワーなどの超高耐圧用途では、バイポーラデバイスであるＰｉＮダイオードへの期待も集まっている。
【０００４】
従来の炭化珪素半導体装置の構造について、ＰｉＮダイオードを例に説明する。図７は、従来の炭化珪素半導体装置の構造を示す断面図である。図７に示すＰｉＮダイオードでは、Ｐ層−ｉ層−Ｎ層構造を有し、Ｎ層となるｎ+型炭化珪素基板１のおもて面上にエピタキシャル成長により、ｉ層となるｎ型炭化珪素層２、Ｐ層となるｐ型炭化珪素層３を順に積層してなるエピタキシャル基体を用いて構成される。また、ｐ型炭化珪素層３をイオン注入により形成してもよい。ｐ型炭化珪素層３の表面にアノード電極５が設けられ、ｎ+型炭化珪素基板１の裏面にはカソード電極６が設けられる。
【０００５】
ＰｉＮダイオードの順方向通電時、ｐｎ界面で発生したホール（正孔）１１が、炭化珪素の各層を経由してカソード電極６へ向って、図７の矢印Ａのように移動する。このとき、ｎ+型炭化珪素基板１とｎ型炭化珪素層２との界面のホール密度が所定値を超えると、ｎ+型炭化珪素基板１内に存在する基底面転位（ＢＰＤ：Ｂａｓａｌ  Ｐｌａｎｅ  Ｄｉｓｌｏｃａｔｉｏｎ）を中心に再結合して、ｎ+型炭化珪素基板１とｎ型炭化珪素層２との界面に順方向電圧（Ｖｆ）劣化の原因となる積層欠陥１２が発生する。
【０００６】
このため、ｎ+型炭化珪素基板１とｎ型炭化珪素層２の間に少数キャリアの短ライフタイム層４を設ける技術がある。図８は、短ライフタイム層を備えた従来の炭化珪素半導体装置の構造を示す断面図である。短ライフタイム層４は、例えば窒素（Ｎ）を高濃度にドーピングした炭化珪素エピタキシャル層（以下、高密度窒素層）や、窒素にホウ素（Ｂ）、バナジウム（Ｖ）、チタン（Ｔｉ）、鉄（Ｆｅ）、クロム（Ｃｒ）等の異種元素を同時添加（コドープ）した炭化珪素エピタキシャル層（以下、コドープ層）が知られている。短ライフタイム層４を設けることで、図８の矢印Ｂで示すように、ｐｎ界面で発生したホールが短ライフタイム層４内で再結合し、ｎ+型炭化珪素基板１に到達することが防止され、ｎ+型炭化珪素基板１からの積層欠陥１２の発生を防ぐことができる。
【０００７】
積層欠陥の発生を防ぐ技術として、例えば、ＰｉＮダイオードにおいて、順バイアス状態で注入されたキャリアの濃度が比較的高いｐｎ接合付近の領域またはｎ+ｎ接合付近の領域に、再結合中心となる結晶欠陥を有する所定の膜として、ポリシリコン膜を形成する技術がある（例えば、下記特許文献１）。また、ｎまたはｐ型導電型を有する炭化珪素（ＳｉＣ）第１層と、この第１層上に第１層とは導電型が異なる第２層を有し、第１層、又は第２層中にイオン注入法により不純物を照射し、第１層又は第２層中に欠陥を誘起させ、その欠陥をキャリア再結合中心として機能させる技術がある（例えば、下記特許文献２）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−０７６６４２号公報
【特許文献２】特開２００５−２７６９５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、高密度窒素層は、均一な不純物濃度、均一な膜厚で形成することが困難である。さらに、窒素濃度を２×１０19／ｃｍ3以上に高くしすぎると、ＤＳＦ（Ｄｏｕｂｌｅ  Ｓｈｏｃｋｌｅｙ  Ｓｔａｃｋｉｎｇ  Ｆａｕｌｔ：二重ショックレー型積層欠陥）が発生する。このため、高密度窒素層によるショックレー型積層欠陥の発生抑制能力には限界がある。
【００１０】
また、コドープ層では、コドープ層を形成後に異種元素が、エピタキシャル成長装置の炉（以下、エピ成長炉）内に残る場合があり、エピ成長炉内の不純物の管理が困難である。特に、同じエピ成長炉内で、短ライフタイム層４のような短ライフタイムのバッファ層から連続して、ｎ型炭化珪素層２のような長ライフタイムのドリフト層を成膜する場合に大きな問題となる。また、コドープ層では、異種元素のドーピング制御性によっては、コドープ層内の面内均一性を確保するのが難しい場合がある。
【００１１】
さらに、短ライフタイム層４を設けたとしても、順方向に通電する電流が増えて短ライフタイム層４のホール再結合能力を超えると、図８の矢印Ｃのようにホールのｎ+型炭化珪素基板１への到達が起こる。ここで、さらに電流を増やすとよりｎ+型炭化珪素基板１の深部の転位から積層欠陥１２が発生し、ＰｉＮダイオードの性能が劣化する。
【００１２】
この発明は、上述した従来技術による問題点を解消するため、炭化珪素半導体基板に積層欠陥が発生することを抑制し、性能劣化を抑えることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第１導電型の第１半導体層上に、前記第１半導体層よりも不純物濃度の高い第１導電型の第２半導体層が設けられる。前記第２半導体層の、前記第１半導体層側に対して反対側に、前記第２半導体層よりも不純物濃度の低い第１導電型の第３半導体層が設けられる。前記第３半導体層の、前記第２半導体層側に対して反対側に第２導電型の第４半導体層が設けられる。前記第１半導体層の、前記第２半導体層側に対して反対側に第１電極が設けられる。前記第４半導体層の、前記第３半導体層側に対して反対側に第２電極が設けられる。前記第１半導体層の、前記第２半導体層と接する表面に、前記第１半導体層の導電型を決定する第１不純物と異なる種類の第２不純物を含む。
【００１４】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２半導体層は、キャリアのライフタイムを制御する層であることを特徴とする。
【００１５】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２半導体層は、不純物として窒素を含み、不純物濃度が１×１０18〜２×１０19／ｃｍ3であることを特徴とする。
【００１６】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２半導体層の、前記第１半導体層と接する表面に、前記第２不純物を含むことを特徴とする。
【００１７】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１不純物は、窒素であり、前記第２不純物は、バナジウム、チタン、鉄、クロムまたはホウ素であることを特徴とする。
【００１８】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の第１半導体層の表面に、前記第１半導体層の導電型を決定する第１不純物と異なる種類の第２不純物をイオン注入する第１工程を行う。次に、前記第１半導体層の前記表面上に、前記第１半導体層よりも不純物濃度の高い第１導電型の第２半導体層を形成する第２工程を行う。次に、前記第２半導体層の、前記第１半導体層側に対して反対側に、前記第２半導体層よりも不純物濃度の低い第１導電型の第３半導体層を形成する第３工程を行う。次に、前記第３半導体層の、前記第２半導体層側に対して反対側に第２導電型の第４半導体層を形成する第４工程を行う。次に、前記第１半導体層の、前記第２半導体層側に対して反対側に第１電極を形成する第５工程を行う。次に、前記第４半導体層の、前記第３半導体層側に対して反対側に第２電極を形成する第６工程を行う。
【００１９】
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１不純物は、窒素であり、前記第２不純物は、バナジウム、チタン、鉄、クロムまたはホウ素であり、前記第１工程では、前記第２不純物のイオン注入のドーズ量を１×１０16〜１×１０20／ｃｍ3とし、前記第２不純物の注入深さを０．３μｍ以上にすることを特徴とする。
【００２０】
上述した発明によれば、炭化珪素半導体装置において、ｎ+型炭化珪素基板（第１導電型の第１半導体層）の基板表面層に異種不純物が含まれる。これにより、短ライフタイム層（第１導電型の第２半導体層）の能力を超える電流が印加され、ホールがｎ+型炭化珪素基板の表面からやや深部に到達した場合、ホールを異種不純物と結合させることができる。このため、ｎ+型炭化珪素基板からの積層欠陥の発生確率を低減することができ、炭化珪素半導体装置のオン抵抗、順方向電圧（Ｖｆ）が増加し、炭化珪素半導体装置の性能が劣化することを防ぐことができる。
【００２１】
また、短ライフタイム層として高窒素密度層を設けることができる。これにより、高窒素密度層のｎ+型炭化珪素基板との界面にコドープ層を形成することができる。コドープ層により、短ライフタイム層の能力を超える電流が印加されても、ホールがｎ+型炭化珪素基板の表面に達することを低減することができる。
【発明の効果】
【００２２】
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、炭化珪素半導体基板に積層欠陥が発生することを抑制し、性能劣化を抑えることができるという効果を奏する。
【図面の簡単な説明】
【００２３】
【図１】実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。
【図２】実施の形態にかかる炭化珪素半導体装置の短ライフタイム層が高窒素密度層である場合の構造を示す断面図である。
【図３】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。
【図４】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。
【図５】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。
【図６】トレンチ型の炭化珪素ＭＯＳＦＥＴの構造を示す断面図である。
【図７】従来の炭化珪素半導体装置の構造を示す断面図である。
【図８】短ライフタイム層を備えた従来の炭化珪素半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【００２４】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および−を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００２５】
（実施の形態）
本発明にかかる炭化珪素半導体装置として、炭化珪素ＰｉＮダイオードを例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。
【００２６】
図１に示すように、炭化珪素半導体装置は、ｎ+型炭化珪素基板（第１導電型の第１半導体層）１のおもて面に、短ライフタイム層（第１導電型の第２半導体層）４と、ｎ型炭化珪素層（第１導電型の第３半導体層）２と、ｐ型炭化珪素層（第２導電型の第４半導体層）３と、を順に積層してなる炭化珪素基体を用いて構成される。
【００２７】
ｎ+型炭化珪素基板１は、例えば窒素がドーピングされた炭化珪素単結晶基板である。ｎ+型炭化珪素基板１の短ライフタイム層４と接する界面の基板表面層７には、ｎ+型炭化珪素基板１の導電型を決定する不純物、例えば窒素と異なる不純物（以下、異種不純物）が含まれている。基板表面層７は、ｎ+型炭化珪素基板１の表面から０．３μｍ以上の深さまで設けられている。異種不純物は例えば、イオン注入により基板表面層７に注入することができる。異種不純物として、ライフタイムキラーが導入されてもよい。ライフタイムキラーとして、例えば、Ｂ、Ｖ、Ｔｉ、Ｆｅ、Ｃｒ等の少なくとも１種類以上が導入される。
【００２８】
基板表面層７に異種不純物が含まれることにより、ｎ+型炭化珪素基板１の表面近傍の基底面転位の周辺に再結合中心を作ることができる。これにより、短ライフタイム層４の能力を超える電流が印加され、ホールがｎ+型炭化珪素基板１の表面からやや深部に到達した場合、ホールが異種不純物と結合することで、ｎ+型炭化珪素基板１からの積層欠陥の発生確率を低減することができる。
【００２９】
短ライフタイム層４は、ｎ+型炭化珪素基板１のおもて面に設けられ、エピタキシャル成長により形成される。短ライフタイム層４は、ホールの正孔のライフタイムを制御する層であり、Ｎを高濃度、例えば、１×１０18〜２×１０19／ｃｍ3にドーピングした炭化珪素エピタキシャル層や、窒素に、Ｂ、Ｖ、Ｔｉ、Ｆｅ、Ｃｒ等の異種元素を同時添加（コドープ）した炭化珪素エピタキシャル層である。
【００３０】
ここで、図２は、実施の形態にかかる炭化珪素半導体装置の短ライフタイム層が高窒素密度層である場合の構造を示す断面図である。短ライフタイム層４が高窒素密度層８である場合、ｎ+型炭化珪素基板１に異種元素を高密度、例えば、１×１０16〜１×１０20／ｃｍ3に注入しておくと、短ライフタイム層４の層成膜時に、オートドープ（ｎ+型炭化珪素基板１がエッチングされた際に出てくる不純物がエピタキシャル膜である短ライフタイム層４に取り込まれる）されて、短ライフタイム層４とｎ+型炭化珪素基板１との界面にコドープ層９が形成される。コドープ層９が形成されることにより、短ライフタイム層４の能力を超える電流が印加されても、ホールがｎ+型炭化珪素基板１の表面に達することを低減することができる。
【００３１】
ｎ型炭化珪素層２は、ｎ+型炭化珪素基板１および短ライフタイム層４より低不純物濃度で、例えば窒素がドーピングされているドリフト層である。また、ｎ型炭化珪素層２上にｐ型炭化珪素層３が設けられ、ｎ+型炭化珪素基板１の裏面には、カソード電極（第１電極）６が設けられ、ｐ型炭化珪素層３の表面にアノード電極（第２電極）５が設けられる。
【００３２】
（実施の形態にかかる炭化珪素半導体装置の製造方法）
実施の形態にかかる炭化珪素半導体装置の製造方法について、半導体材料として炭化珪素を用い、ＰｉＮダイオードを作製（製造）する場合を例に説明する。図３〜５は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【００３３】
まず、図３に示すように、ｎ+型炭化珪素基板１を用意する。次に、Ｖ、Ｔｉ、Ｆｅ、ＣｒまたはＢ等の異種不純物のイオン注入により、ｎ+型炭化珪素基板１のおもて面の上に、基板表面層７を形成する。ここでのイオン注入は、例えば、ドーズ量を１×１０16〜１×１０20／ｃｍ3とし、異種不純物の注入深さを０．３μｍ以上にする。ここまでの状態が図４に記載される。
【００３４】
次に、基板表面層７上に、ｎ型の不純物の窒素をドーピングしながら、短ライフタイム層４となる炭化珪素エピタキシャル層を堆積する。また、短ライフタイム層４は、ｎ+型炭化珪素基板１以上の不純物濃度の窒素に加えて、ライフタイムキラーとなる元素、例えばＢを同時添加（コドープ）して、炭化珪素エピタキシャル層を堆積してもよい。
【００３５】
次に、短ライフタイム層４上に、エピタキシャル成長により、ｎ型炭化珪素層２を堆積させる。次に、ｎ型炭化珪素層２上に、エピタキシャル成長により、ｐ型炭化珪素層３を堆積させる。ここで、ｐ型炭化珪素層３は、ｐ型の不純物のイオン注入により、ｎ型炭化珪素層２の表面に形成することもできる。次に、イオン注入によってそれぞれ形成された拡散領域を活性化させるための活性化アニール（熱処理）を行う。ここまでの状態が図５に記載される。
【００３６】
次に、例えば、アルミニウム（Ａｌ）をｐ型炭化珪素層３の表面に成膜することで、アノード電極５を形成する。次に、例えば、ニッケル（Ｎｉ）をｎ+型炭化珪素基板１の裏面に成膜して、熱処理することでカソード電極６を形成する。このようにして、図１に示す縦型ＰｉＮダイオードが完成する。
【００３７】
以上、説明したように、実施の形態によれば、炭化珪素半導体装置において、ｎ+型炭化珪素基板の基板表面層に異種不純物が含まれる。これにより、短ライフタイム層の能力を超える電流が印加され、ホールがｎ+型炭化珪素基板の表面からやや深部に到達した場合、ホールを異種不純物と結合させることができる。このため、ｎ+型炭化珪素基板からの積層欠陥の発生確率を低減することができ、炭化珪素半導体装置のオン抵抗、順方向電圧（Ｖｆ）が増加し、炭化珪素半導体装置の性能が劣化することを防ぐことができる。
【００３８】
また、短ライフタイム層として高窒素密度層を設けることができる。これにより、高窒素密度層のｎ+型炭化珪素基板との界面にコドープ層を形成することができる。コドープ層により、短ライフタイム層の能力を超える電流が印加されても、ホールがｎ+型炭化珪素基板の表面に達することを低減することができる。
【００３９】
上記実施の形態では、ＰｉＮダイオードを例に説明してきたが、本発明は、炭化珪素ＭＯＳＦＥＴの内蔵ダイオードにも適用可能である。図６は、トレンチ型の炭化珪素ＭＯＳＦＥＴの構造を示す断面図である。
【００４０】
図６において、符号２１〜３２、３８は、それぞれｎ+型炭化珪素基板、ｎ-型ドリフト層、第１ｐ+型領域、第２ｐ+型領域、ｎ型領域、ｐ型ベース層、ｎ+型ソース領域、ｐ+型コンタクト領域、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース電極、トレンチである。このようなトレンチゲート構造のような縦型ＭＯＳＦＥＴは、ソース−ドレイン間にボディーダイオードとしてｐ型ベース層２６とｎ-型ドリフト層２２とで形成される内蔵ダイオード（寄生ｐｎダイオード）を内蔵する。
【００４１】
ＭＯＳＦＥＴでは、電流がＭＯＳチャネルを流れるモード（同期整流モード）の他に、図６の矢印Ａのように電流が内蔵ダイオードに流れるモード（バイポーラモード）が存在する。ＰｉＮダイオードの場合と同様に、バイポーラモードでは、ｎ+型炭化珪素基板２１とｎ-型ドリフト層２２との界面のホール密度が所定値を超えると、ｎ+型炭化珪素基板２１内に存在する基底面転位を中心に再結合する。この再結合により、ｎ+型炭化珪素基板２１とｎ-型ドリフト層２２との界面に順方向電圧（Ｖｆ）劣化の原因となる積層欠陥が発生する。
【００４２】
このため、実施の形態と同様に、ｎ+型炭化珪素基板２１とｎ-型ドリフト層２２の間に少数キャリアの短ライフタイム層４を設け、ｎ+型炭化珪素基板２１の基板表面層７には、ｎ+型炭化珪素基板２１の導電型を決定する不純物、例えば窒素と異なる不純物を含ませることができる。これにより、ＰｉＮダイオードの場合と同様にＭＯＳＦＥＴにおいても、ｎ+型炭化珪素基板２１に積層欠陥が発生することを抑制し、性能劣化を抑えることができる。
【００４３】
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、本発明では、各実施の形態では第１導電型をｐ型とし、第２導電型をｎ型としたが、本発明は第１導電型をｎ型とし、第２導電型をｐ型としても同様に成り立つ。
【産業上の利用可能性】
【００４４】
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用である。
【符号の説明】
【００４５】
１  ｎ+型炭化珪素基板
２  ｎ型炭化珪素層
３  ｐ型炭化珪素層
４  短ライフタイム層
５  アノード電極
６  カソード電極
７  基板表面層
８  高窒素密度層
９  コドープ層
１１  ホール
１２  積層欠陥
２１  ｎ+型炭化珪素基板
２２  ｎ-型ドリフト層
２３  第１ｐ+型領域
２４  第２ｐ+型領域
２５  ｎ型領域
２６  ｐ型ベース層
２７  ｎ+型ソース領域
２８  ｐ+型コンタクト領域
２９  ゲート絶縁膜
３０  ゲート電極
３１  層間絶縁膜
３２  ソース電極
３８  トレンチ
【図１】
2020077720.tif 000003
【図２】
2020077720.tif 000004
【図３】
2020077720.tif 000005
【図４】
2020077720.tif 000006
【図５】
2020077720.tif 000007
【図６】
2020077720.tif 000008
【図７】
2020077720.tif 000009
【図８】
2020077720.tif 000010