(57)【要約】【課題】電力効率を向上しつつ利得のばらつきが抑制された電力増幅回路を提供すること。【解決手段】電力増幅回路は、入力信号の振幅レベルに応じて変動する電源電圧が供給される第１端子、及び入力信号並びにバイアス電流が供給される第２端子を有し、入力信号を増幅させた増幅信号を第１端子から出力する増幅トランジスタと、入力端子に供給される基準電流に基づいて出力端子からバイアス電流を出力するバイアス回路と、電源電圧の変動に応じてバイアス電流を調整する調整電流を生成する調整回路と、を備え、調整電流は、電源電圧の上昇に伴って増加し、電源電圧の低下に伴って減少する電流であり、調整回路は、基準電流又はバイアス電流の少なくともいずれか一方から調整電流を引き抜く。【選択図】図１
2020155974.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の振幅レベルに応じて変動する電源電圧が供給される第１端子、及び前記入力信号並びにバイアス電流が供給される第２端子を有し、前記入力信号を増幅させた増幅信号を前記第１端子から出力する増幅トランジスタと、
入力端子に供給される基準電流に基づいて出力端子から前記バイアス電流を出力するバイアス回路と、
前記電源電圧の変動に応じて前記バイアス電流を調整する調整電流を生成する調整回路と、を備え、
前記調整電流は、前記電源電圧の上昇に伴って増加し、前記電源電圧の低下に伴って減少する電流であり、
前記調整回路は、前記基準電流又は前記バイアス電流の少なくともいずれか一方から前記調整電流を引き抜く、電力増幅回路。
【請求項２】
請求項１に記載の電力増幅回路であって、
前記調整回路は、電流出力回路と、第１トランジスタと、第２トランジスタと、を含み、
前記電流出力回路は、前記電源電圧を第１電流に変換して出力し、
前記第１トランジスタ及び前記第２トランジスタは、カレントミラー接続され、前記第１電流に応じた前記調整電流を生成する、電力増幅回路。
【請求項３】
請求項２に記載の電力増幅回路であって、
前記電流出力回路は、前記電源電圧の変動に応じて抵抗値が調整可能である可変抵抗回路を含む、電力増幅回路。
【請求項４】
請求項３に記載の電力増幅回路であって、
前記可変抵抗回路は、互いに並列接続された複数の抵抗素子と、前記複数の抵抗素子の導通及び非導通をそれぞれ切り替える複数のスイッチと、を含み、
前記第１トランジスタ、前記第２トランジスタ、及び前記複数のスイッチは、それぞれＦＥＴにより構成される、電力増幅回路。
【請求項５】
請求項１から４のいずれか一項に記載の電力増幅回路であって、
前記増幅トランジスタの前記第１端子と前記第２端子との間に設けられたキャパシタをさらに備える、電力増幅回路。
【請求項６】
入力信号の振幅レベルに応じて変動する第１電源電圧が供給される第１端子、前記入力信号並びに第１バイアス電流が供給される第２端子、及び接地に接続される第３端子を有する下段トランジスタと、
中間キャパシタと、
前記入力信号の振幅レベルに応じて変動する第２電源電圧が供給されるとともに前記入力信号を増幅させた増幅信号を出力する第１端子、第２バイアス電流が供給される第２端子、及び前記中間キャパシタを経由して前記下段トランジスタの前記第１端子と接続される第３端子を有する上段トランジスタと、
前記上段トランジスタの前記第３端子を接地に接続するインダクタと、
入力端子に供給される第１基準電流に基づいて出力端子から前記第１バイアス電流を出力する第１バイアス回路と、
入力端子に供給される第２基準電流に基づいて出力端子から前記第２バイアス電流を出力する第２バイアス回路と、
前記第１電源電圧の変動に応じて前記第１バイアス電流を調整する第１調整電流を生成する第１調整回路と、
前記第２電源電圧の変動に応じて前記第２バイアス電流を調整する第２調整電流を生成する第２調整回路と、
前記上段トランジスタの前記第２端子と前記第２バイアス回路との間に設けられ、前記上段トランジスタの前記第２端子から見たインピーダンスを調整するインピーダンス調整回路と、を備え、
前記第１調整電流は、前記第１電源電圧の上昇に伴って増加し、前記第１電源電圧の低下に伴って減少する電流であり、
前記第２調整電流は、前記第２電源電圧の上昇に伴って増加し、前記第２電源電圧の低下に伴って減少する電流であり、
前記第１調整回路は、前記第１基準電流又は前記第１バイアス電流の少なくともいずれか一方から前記第１調整電流を引き抜き、
前記第２調整回路は、前記第２基準電流又は前記第２バイアス電流の少なくともいずれか一方から前記第２調整電流を引き抜く、電力増幅回路。
【請求項７】
請求項６に記載の電力増幅回路であって、
前記下段トランジスタの前記第１端子と前記第２端子との間に設けられた第１キャパシタと、
前記上段トランジスタの前記第１端子と前記第２端子との間に設けられた第２キャパシタと、をさらに備える、電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅回路に関する。
【背景技術】
【０００２】
携帯電話等の移動体通信機には、トランジスタにより送信信号の電力を増幅する電力増幅回路が搭載されている。電力増幅回路において、線形性を保ちつつ電力効率を向上させる方法として、送信信号の振幅レベルに応じて電源電圧を変動させる包絡線追跡（ＥＴ：Ｅｎｖｅｌｏｐｅ  Ｔｒａｃｋｉｎｇ）方式が知られている。ＥＴ方式では、送信信号の包絡線に沿うように電源電圧を変動させることにより、線形性が担保される最小限の電力でトランジスタを動作させることができる。
【０００３】
近年、送信信号の変調帯域幅が広がっており、例えば１００ＭＨｚ以上であることもあり得る。このような変調帯域幅の送信信号においてＥＴ方式を適用しようとすると、送信信号の包絡線に完全に沿う電源電圧を生成することが困難となる。この問題に対し、例えば下記非特許文献１には、電源電圧を送信信号の包絡線に完全には沿わせず、従来のＥＴ方式に比べて緩やかな速さで電源電圧を変動させる方式が開示されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Gabriel Montoro, Pere L. Gilabert, Pedro Vizarreta and Eduard Bertran, "Slew-Rate Limited Envelopes for Driving Envelope Tracking Amplifiers", 2011 IEEE Topical Conference on Power Amplifiers for Wireless and Radio Applications, pp.17 - 20
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記非特許文献１に開示された構成によると、電源電圧が送信信号の包絡線に完全には沿わないので、送信信号の出力電力が同じレベルであっても生成される電源電圧のレベルが異なるおそれがある。ここで、電力増幅の利得は電源電圧のレベルに応じて異なるので、電源電圧のレベルが異なると利得のばらつきが大きくなり得る。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、電力効率を向上しつつ利得のばらつきが抑制された電力増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
かかる目的を達成するため、本発明の一側面に係る電力増幅回路は、入力信号の振幅レベルに応じて変動する電源電圧が供給される第１端子、及び入力信号並びにバイアス電流が供給される第２端子を有し、入力信号を増幅させた増幅信号を第１端子から出力する増幅トランジスタと、入力端子に供給される基準電流に基づいて出力端子からバイアス電流を出力するバイアス回路と、電源電圧の変動に応じてバイアス電流を調整する調整電流を生成する調整回路と、を備え、調整電流は、電源電圧の上昇に伴って増加し、電源電圧の低下に伴って減少する電流であり、調整回路は、基準電流又はバイアス電流の少なくともいずれか一方から調整電流を引き抜く。
【０００８】
本発明の一側面に係る電力増幅回路は、入力信号の振幅レベルに応じて変動する第１電源電圧が供給される第１端子、入力信号並びに第１バイアス電流が供給される第２端子、及び接地に接続される第３端子を有する下段トランジスタと、中間キャパシタと、入力信号の振幅レベルに応じて変動する第２電源電圧が供給されるとともに入力信号を増幅させた増幅信号を出力する第１端子、第２バイアス電流が供給される第２端子、及び中間キャパシタを経由して下段トランジスタの第１端子と接続される第３端子を有する上段トランジスタと、上段トランジスタの第３端子を接地に接続するインダクタと、入力端子に供給される第１基準電流に基づいて出力端子から第１バイアス電流を出力する第１バイアス回路と、入力端子に供給される第２基準電流に基づいて出力端子から第２バイアス電流を出力する第２バイアス回路と、第１電源電圧の変動に応じて第１バイアス電流を調整する第１調整電流を生成する第１調整回路と、第２電源電圧の変動に応じて第２バイアス電流を調整する第２調整電流を生成する第２調整回路と、上段トランジスタの第２端子と第２バイアス回路との間に設けられ、上段トランジスタの第２端子から見たインピーダンスを調整するインピーダンス調整回路と、を備え、第１調整電流は、第１電源電圧の上昇に伴って増加し、第１電源電圧の低下に伴って減少する電流であり、第２調整電流は、第２電源電圧の上昇に伴って増加し、第２電源電圧の低下に伴って減少する電流であり、第１調整回路は、第１基準電流又は第１バイアス電流の少なくともいずれか一方から第１調整電流を引き抜き、第２調整回路は、第２基準電流又は第２バイアス電流の少なくともいずれか一方から第２調整電流を引き抜く。
【発明の効果】
【０００９】
本発明によれば、電力効率を向上しつつ利得のばらつきが抑制された電力増幅回路を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態に係る電力増幅回路の構成例を示す図である。
【図２】バイポーラトランジスタにおけるコレクタ電圧とコレクタ電流の関係を示すグラフである。
【図３】本発明の第１実施形態の変形例に係る電力増幅回路の構成例を示す図である。
【図４】本発明の第２実施形態に係る電力増幅回路の構成例を示す図である。
【図５】本発明の第３実施形態に係る電力増幅回路の構成例を示す図である。
【図６】トランジスタを等価回路により示した図である。
【図７】トランジスタのコレクタ電圧とベース・コレクタ間の寄生容量の容量値の関係を示すグラフである。
【図８】本発明の第４実施形態に係る電力増幅回路の構成例を示す図である。
【図９】本発明の第５実施形態に係る電力増幅回路の構成例を示す図である。
【図１０】一般的なＥＴ方式とスロー型ＥＴ方式の違いを説明するための図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１２】
図１は、本発明の第１実施形態に係る電力増幅回路の構成例を示す図である。電力増幅回路１００は、例えば、携帯電話等の移動体通信機に搭載され、基地局に送信される無線周波数（ＲＦ：Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために用いられる。電力増幅回路１００は、例えば、２Ｇ（第２世代移動通信システム）、３Ｇ（第３世代移動通信システム）、４Ｇ（第４世代移動通信システム）、５Ｇ（第５世代移動通信システム）、ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）−ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘ）、ＬＴＥ−ＴＤＤ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘ）、ＬＴＥ−Ａｄｖａｎｃｅｄ、及びＬＴＥ−Ａｄｖａｎｃｅｄ  Ｐｒｏ等の通信規格の送信信号を増幅する。ＲＦ信号の周波数は、例えば数百ＭＨｚ〜数十ＧＨｚ程度である。なお、電力増幅回路１００が増幅する信号の通信規格及び周波数はこれらに限られない。
【００１３】
図１に示されるように、電力増幅回路１００は、例えば、トランジスタ１１０、バイアス回路１２０、調整回路１３０、キャパシタ１４０、インダクタ１５０、及び整合回路１６０，１６１を備える。
【００１４】
トランジスタ１１０（増幅トランジスタ）は、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタにより構成される。なお、トランジスタ１１０は、ＨＢＴの代わりにＭＯＳＦＥＴ（Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の電界効果トランジスタにより構成されてもよい。この場合、以下に述べるコレクタ、ベース、エミッタを、それぞれ、ドレイン、ゲート、ソースに読み替えればよい。後述する他のトランジスタにおいても同様である。
【００１５】
トランジスタ１１０は、コレクタ（第１端子）にインダクタ１５０を経由して電源電圧Ｖｃｃ１が供給され、ベース（第２端子）に整合回路１６０及びキャパシタ１４０を経由してＲＦ信号ＲＦ１（入力信号）が供給され、エミッタが接地に接続される。トランジスタ１１０のベースには、バイアス回路１２０からバイアス電流が供給される。これにより、トランジスタ１１０のコレクタから、ＲＦ信号ＲＦ１を増幅させたＲＦ信号ＲＦ２（増幅信号）が出力される。
【００１６】
電力増幅回路１００において、トランジスタ１１０に供給される電源電圧Ｖｃｃ１は、トランジスタ１１０に入力されるＲＦ信号の振幅レベルに応じて変動する。送信信号の振幅レベルに応じて電源電圧を変動させることにより、線形性を担保できる最小限の電力でトランジスタを動作させることができる。従って、例えば平均出力電力に応じて電源電圧が制御される平均電力トラッキング（ＡＰＴ：Ａｖｅｒａｇｅ  Ｐｏｗｅｒ  Ｔｒａｃｋｉｎｇ）方式に比べて、線形性を保ちつつ電力効率を向上させることができる。
【００１７】
ここで、ＲＦ信号の変調帯域幅が例えば１００ＭＨｚ以上であるなど、比較的広い場合に一般的なＥＴ方式を適用しようとすると、ＲＦ信号の包絡線に完全に沿う電源電圧を生成することが困難となる。従って、本実施形態における電源電圧Ｖｃｃ１は、ＲＦ信号の包絡線に完全に沿うのではなく、ＲＦ信号の包絡線のさらに包絡線に沿うように、穏やかな速さで変動する方式（以下、「スロー型ＥＴ方式」とも呼ぶ。）に従って生成される。
【００１８】
一般的なＥＴ方式とスロー型ＥＴ方式の違いを、図１０を用いて説明する。図１０の下段はＲＦ信号を示す。下段における横軸は時間を示し、縦軸は電圧又は電流信号を示す。図１０の上段は一般的なＥＴ方式とスロー型ＥＴ方式における電源電圧を示す。上段における横軸は時間を示し、縦軸は電圧を示す。上段の白丸は、ある瞬時電力における一般的なＥＴ方式の動作時の電源電圧を示し、上段の黒丸は、スロー型ＥＴ方式の動作時の対応する電源電圧を示す。
【００１９】
ＥＴ方式では、ＲＦ信号の振幅に対応した電源電圧を発生させるため、ＲＦ信号の振幅と電源電圧は１対１対応の関係にある。他方、スロー型ＥＴ方式では、変調信号の帯域以下の応答で電源電圧を変化させるため、同じ瞬時電力であっても異なる電源電圧を取り得る。スロー型ＥＴ方式によれば、一般的なＥＴ方式に比べて電源電圧の変動が緩やかな速さとなるので、変調帯域幅が比較的広い場合であっても、高い効率を実現することができる。スロー型ＥＴ方式の詳細な構成については、上記非特許文献１に開示されているので、説明を省略する。
【００２０】
バイアス回路１２０は、入力端子Ｔ１に供給される基準電流ＩREFに応じてバイアス電流を生成し、出力端子Ｔ２からトランジスタ１１０のベースにバイアス電流を供給する。バイアス回路１２０は、バイアス電流の電流量を調整することにより、トランジスタ１１０のバイアス条件を制御する。
【００２１】
具体的に、バイアス回路１２０は、例えば３つのトランジスタ２００〜２０２及び２つの抵抗素子２１０，２１１を備える。
【００２２】
トランジスタ２００は、コレクタとベースが接続され（以下、「ダイオード接続」とも呼ぶ。）、コレクタに入力端子Ｔ１から基準電流ＩREFが供給され、エミッタがトランジスタ２０１のコレクタに接続される。トランジスタ２０１は、ダイオード接続され、エミッタが接地に接続される。これにより、トランジスタ２００のコレクタに所定レベルの電圧（例えば、２．６Ｖ程度）が生成される。また、トランジスタ２００のコレクタ・エミッタ間には、基準電流ＩREFに応じた電流ＩXが流れる。なお、ダイオード接続されたトランジスタ２００，２０１は、トランジスタに替えてダイオードにより構成されてもよい。
【００２３】
抵抗素子２１０は、一端がトランジスタ２０１のエミッタに接続され、他端が接地に接続される。抵抗素子２１０は、トランジスタ２００のコレクタに生成される電圧を調整する。
【００２４】
トランジスタ２０２は、コレクタにバッテリ電圧Ｖｂａｔが供給され、ベースがトランジスタ２００のコレクタに接続され、エミッタが抵抗素子２１１の一端に接続される。トランジスタ２０２のエミッタから、電流ＩXに応じたバイアス電流が出力される。
【００２５】
抵抗素子２１１は、トランジスタ２０２のエミッタとトランジスタ１１０のベースとの間に設けられる。抵抗素子２１１は、トランジスタ２０２から供給されるバイアス電流を調整したり、トランジスタ１１０の過大電流に起因した温度上昇を抑制したりするために設けられている。
【００２６】
調整回路１３０は、バイアス回路１２０が生成するバイアス電流を調整するための調整電流を生成する回路である。具体的に、調整回路１３０は、２つのトランジスタ３００，３０１及び３つの抵抗素子３１０〜３１２を備える。
【００２７】
トランジスタ３００（第１トランジスタ）とトランジスタ３０１（第２トランジスタ）は、カレントミラー接続されている。トランジスタ３００は、ダイオード接続され、コレクタに抵抗素子３１０を経由して電源電圧Ｖｃｃ１が供給され、エミッタが抵抗素子３１１を経由して接地に接続される。トランジスタ３０１は、コレクタがトランジスタ２００のコレクタに接続され、ベースがトランジスタ３００のベースに接続され、エミッタが抵抗素子３１２を経由して接地に接続される。
【００２８】
抵抗素子３１０は、一端に電源電圧Ｖｃｃ１が供給され、他端がトランジスタ３００のコレクタに接続される。抵抗素子３１０は、電源電圧Ｖｃｃ１を電流（第１電流）に変換して出力する電流出力回路３２０の一例を構成する。
【００２９】
抵抗素子３１１は、一端がトランジスタ３００のエミッタに接続され、他端が接地に接続される。抵抗素子３１２は、一端がトランジスタ３０１のエミッタに接続され、他端が接地に接続される。
【００３０】
上記構成により、トランジスタ３０１のコレクタ・エミッタ間に、電源電圧Ｖｃｃ１の変動に応じて変動する調整電流が流れる。なお、調整回路１３０の作用効果については後述する。
【００３１】
キャパシタ１４０は、トランジスタ１１０のベースに設けられる。キャパシタ１４０は、ＲＦ信号ＲＦ１に含まれる直流成分を遮断し、交流成分を通過させる。
【００３２】
インダクタ１５０は、一端に電源電圧Ｖｃｃ１が供給され、他端がトランジスタ１１０のコレクタに接続される。インダクタ１５０は、トランジスタ１１０のコレクタから出力されるＲＦ信号ＲＦ２が電源回路（不図示）側へと漏出することを防ぐ。
【００３３】
整合回路１６０，１６１（ＭＮ：Ｍａｔｃｈｉｎｇ  Ｎｅｔｗｏｒｋ）は、前段に設けられた構成要素と後段に設けられた構成要素とのインピーダンスを整合させる。整合回路１６０は、整合回路１６０の前段に設けられた回路（不図示）とトランジスタ１１０とのインピーダンスを整合させる。整合回路１６１は、トランジスタ１１０とトランジスタ１１０の後段に設けられた回路（不図示）とのインピーダンスを整合させる。整合回路１６０，１６１は、例えばキャパシタ及びインダクタ等により構成される。なお、電力増幅回路１００は、他の構成要素が整合回路１６０，１６１のいずれか又は全ての機能を兼ね備えることにより、整合回路１６０，１６１のいずれか又は全てを備えていなくてもよい。
【００３４】
調整回路１３０の作用効果について説明する前に、トランジスタ１１０の利得における電源電圧への依存性について説明する。
【００３５】
図２は、バイポーラトランジスタにおけるコレクタ電圧とコレクタ電流の関係を示すグラフである。同図に示されるグラフにおいて、縦軸はコレクタ電流（Ａ）を示し、横軸はコレクタ電圧（Ｖ）を示す。
【００３６】
同図に示されるように、バイポーラトランジスタにおいては、コレクタ電圧（すなわち、図１における電源電圧Ｖｃｃ１に相当する）が閾値ＶKより高い線形領域であっても、コレクタ電流ＩCがコレクタ電圧ＶCへの依存性を有する。例えば、ベース電流がＩB7の場合に、コレクタ電圧ＶCが最大値Ｖmaxとなるときのコレクタ電流をＩC1とし、コレクタ電圧ＶCが最小値Ｖminとなるときのコレクタ電流をＩC2とすると、ＩC1とＩC2との間にはΔＩCの差がある。トランジスタの利得はトランジスタの相互コンダクタンスｇｍと比例し、かつ相互コンダクタンスｇｍはコレクタ電流に比例する。従って、トランジスタの利得は、コレクタ電圧ＶCに依存する。
【００３７】
ここで、電力増幅回路１００はスロー型ＥＴ方式に従って動作する。上述のとおり、スロー型ＥＴ方式では、電源電圧の変動と送信信号の包絡線とが完全には一致しないので、送信信号の出力電力が同じレベルであっても、生成される電源電圧のレベルが異なることがある。このとき、利得の電源電圧への依存性が大きいと、理想的には同じ利得となるべき条件下において利得がばらついてしまうおそれがある。従って、このようなスロー型ＥＴ方式では、利得の電源電圧への依存性が小さいことが好ましい。
【００３８】
この点、本実施形態に係る電力増幅回路１００は、調整回路１３０がバイアス電流を調整することにより、利得の電源電圧への依存性が抑えられる。具体的には、図１に示される調整回路１３０において、トランジスタ３００，３０１のコレクタ・エミッタ間に流れる電流をそれぞれ電流ＩY，ＩZとし、抵抗素子３１０の抵抗値をＲYとする。トランジスタ３００とトランジスタ３０１のサイズ比や抵抗素子３１１，３１２の抵抗値により決まるカレントミラー増幅率をαとし、トランジスタ３００のベース・エミッタ間のダイオードのオン電圧をＶonとする。なお、説明の簡単のため、抵抗素子３１１に発生する電圧は十分低く、無視できるものとする。トランジスタ３０１は、トランジスタ３００とカレントミラー接続されているので、電流ＩZは電流ＩYに比例した電流量となり、ＩZ＝α＊ＩY＝α＊（Ｖｃｃ１−Ｖon）／ＲYにより表される。
【００３９】
図１に示されるように、トランジスタ３０１のコレクタは、トランジスタ２００のコレクタに接続されている。すなわち、調整回路１３０は、バイアス回路１２０の入力端子Ｔ１に供給される基準電流ＩREFから電流ＩZ（調整電流）を引き抜く。バイアス回路１２０のトランジスタ２００に流れる電流ＩXは、基準電流ＩREFから電流ＩZを差し引いた電流ＩX＝ＩREF−ＩZ＝ＩREF−α＊（Ｖｃｃ１−Ｖon）／ＲYとなる。トランジスタ２０２のエミッタから出力されるバイアス電流は、電流ＩXをバイアス回路１２０の電流増幅率βで増幅された電流である。従って、トランジスタ１１０のベース電流ＩBは、ＩB＝β＊ＩX＝β＊｛ＩREF−α＊（Ｖｃｃ１−Ｖon）／ＲY｝により表される。トランジスタ１１０のコレクタ電流ＩCは、ベース電流ＩBのｈＦＥ倍となるので、ＩC＝ｈＦＥ×ＩB＝ｈＦＥ＊β＊｛ＩREF−α＊（Ｖｃｃ１−Ｖon）／ＲY｝により表される。
【００４０】
ここで、図２に示されるように、電源電圧Ｖｃｃ１が最大値Ｖmaxであるときに、トランジスタ１１０のベース電流ＩBがＩB7となるように設定し、このときのコレクタ電流をＩC1とする。電流ＩC1は、ＩC1＝ｈＦＥ（Ｖmax）＊β＊｛ＩREF−α＊（Ｖmax−Ｖon）／ＲY｝により表される。他方、電源電圧Ｖｃｃ１が最小値Ｖminであるとき、トランジスタ１１０のコレクタ電流ＩCのコレクタ電圧への依存性により、コレクタ電流がＩC2まで減少する。電流ＩC2は、ＩC2＝ｈＦＥ（Ｖmin）＊β＊｛ＩREF−α＊（Ｖmin−Ｖon）／ＲY｝により表される。
【００４１】
コレクタ電流の減少分ΔＩC（＝ＩC1−ＩC2）が０となるには、ＲY=α＊［｛ｈＦＥ（Ｖmax）／ｈＦＥ（Ｖmin）｝＊（Ｖmax−Ｖon）−（Ｖmin−Ｖon）］／［｛ｈＦＥ（Ｖmax）／ｈＦＥ（Ｖmin）−１｝＊ＩREF］を満たせばよい。すなわち、電源電圧Ｖｃｃ１が変化し、それに伴い増幅率ｈＦＥが変化しても、トランジスタ１１０のコレクタ電流Ｉｃを一定に保つことができ、利得の電源電圧への依存性を抑制することができる。
【００４２】
具体的には、基準電流ＩREFが一定であるとすると、電源電圧Ｖｃｃ１の上昇に伴って電流ＩZは増加するので、電流ＩX（＝ＩREF−ＩZ）は減少する。このとき、バイアス回路１２０が生成するバイアス電流は少なくなり、トランジスタ１１０の利得が低下する。他方、電源電圧Ｖｃｃ１の低下に伴って電流ＩZは減少するので、電流ＩX（＝ＩREF−ＩZ）は増加する。このとき、バイアス回路１２０が生成するバイアス電流は多くなり、トランジスタ１１０の利得は上昇する。
【００４３】
このように、本実施形態では、電源電圧Ｖｃｃ１の変動による利得の変動を打ち消すようにバイアス電流が調整され、トランジスタ１１０のベース電流ＩBが調整されるので、結果としてコレクタ電流ＩCが調整される。これにより、電源電圧の変動に対するトランジスタ１１０の利得の依存性が小さく抑えられる。従って、電力効率を向上しつつ利得のばらつきを抑制することができる。
【００４４】
なお、本実施形態に係る電力増幅回路１００は、増幅器が一段であるが、電力増幅回路１００の構成は複数段の増幅器を備える電力増幅回路に適用されてもよい。この場合、図１に示される調整回路１３０はいずれかの段のバイアス回路に適用されてもよく、全ての段のバイアス回路に適用されてもよい。
【００４５】
図３は、本発明の第１実施形態の変形例に係る電力増幅回路の構成例を示す図である。なお、本変形例以降では上述の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については、変形例及び実施形態毎には逐次言及しない。
【００４６】
図３に示されるように、電力増幅回路１００Ａは、図１に示される電力増幅回路１００に比べてバイアス回路１２０の代わりにバイアス回路１２０Ａを備え、かつ調整回路１３０の接続先が異なる。
【００４７】
本変形例では、調整回路１３０のトランジスタ３０１のコレクタが、トランジスタ２０２のエミッタに接続される。これにより、調整回路１３０は、トランジスタ２０２のエミッタから出力されるバイアス電流から電流ＩZを引き抜く。
【００４８】
バイアス回路１２０Ａは、バイアス回路１２０に比べてインピーダンス素子４００をさらに備える。インピーダンス素子４００は、所定のインピーダンスＺを有する素子である。インピーダンス素子４００は、トランジスタ３０１のコレクタがトランジスタ２０２のエミッタに接続されることにより、調整回路１３０に過度のＲＦ信号が供給されることを抑制するために設けられている。具体的に、インピーダンス素子４００は、例えばインダクタ、ＬＣ並列共振回路、抵抗素子、又はこれらの合成回路により構成されてよい。
【００４９】
上記構成により、トランジスタ１１０のベース電流ＩBは、ＩB＝β×ＩREF−ＩZ＝β×ＩREF−α＊（Ｖｃｃ１−Ｖon）／ＲYにより表される。従って、トランジスタ１１０のコレクタ電流ＩCは、ＩC＝ｈＦＥ＊ＩB＝ｈＦＥ＊｛β×ＩREF−α＊（Ｖｃｃ１−Ｖon）／ＲY｝により表される。上述の第１実施形態と同様に、ΔＩC＝０となるには、ＲY=α＊［｛ｈＦＥ（Ｖmax）／ｈＦＥ（Ｖmin）｝＊（Ｖmax−Ｖon）−（Ｖmin−Ｖon）］／［｛ｈＦＥ（Ｖmax）／ｈＦＥ（Ｖmin）−１｝＊β＊ＩREF］を満たせばよい。
【００５０】
上述のとおり、本変形例においても、第１実施形態と同様に、電源電圧が変化してもコレクタ電流を一定に保つことができ、トランジスタ１１０の利得の電源電圧への依存性を抑えることができる。このように、調整回路１３０は、基準電流ＩREFの代わりにバイアス電流から調整電流を引き抜いてもよい。
【００５１】
なお、調整回路１３０は、基準電流ＩREF及びバイアス電流の双方から調整電流を引き抜くことが可能な構成であってもよい。
【００５２】
図４は、本発明の第２実施形態に係る電力増幅回路の構成例を示す図である。図４に示されるように、電力増幅回路１００Ｂは、電力増幅回路１００に比べて調整回路１３０の代わりに調整回路１３０Ａを備える点において相違する。
【００５３】
調整回路１３０Ａは、調整回路１３０に比べて、抵抗素子３１０の代わりに、抵抗値が調整可能である可変抵抗回路３３０を備える。すなわち、可変抵抗回路３３０は、電源電圧Ｖｃｃ１を電流に変換して出力する電流出力回路の一具体例である。具体的に、可変抵抗回路３３０は、３つの抵抗素子３４０ａ〜３４０ｃ及び３つのスイッチ３５０ａ〜３５０ｃを備える。なお、抵抗素子及びスイッチの数は一例であり、これに限定されない。
【００５４】
３つの抵抗素子３４０ａ〜３４０ｃは、互いに並列接続される。各抵抗素子３４０ａ〜３４０ｃには、各抵抗素子３４０ａ〜３４０ｃの導通及び非導通を切り替えるスイッチ３５０ａ〜３５０ｃがそれぞれ直列接続される。例えば電源電圧Ｖｃｃ１の変動に応じてスイッチ３５０ａ〜３５０ｃのオン及びオフが切り替えられることにより、電気的に接続される抵抗素子３４０ａ〜３４０ｃの組み合わせが切り替わり、結果として可変抵抗回路３３０の抵抗値が調整される。
【００５５】
本実施形態では、可変抵抗回路３３０の抵抗値を切り替えることができるので、上述の電力増幅回路１００に比べて高い精度で利得の電源電圧への依存性を抑制することができる。なお、可変抵抗回路３３０の抵抗値の切り替えは、例えば電源電圧Ｖｃｃ１に基づいてもよく、あるいはトランジスタ１１０のコレクタ電流ＩCの変動に基づいてもよい。
【００５６】
また、調整回路１３０Ａは、トランジスタ３００，３０１の代わりにトランジスタ３０２，３０３を備える。トランジスタ３０２，３０３は、例えばＭＯＳＦＥＴ等のＦＥＴにより構成される。ここで、スイッチ３５０ａ〜３５０ｃもまた、ＭＯＳＦＥＴ等のＦＥＴにより構成することができる。これにより、調整回路１３０Ａにおいては、各素子をＣＭＯＳプロセスで製造することができる。従って、本実施形態では基準電流ＩREFを生成するＩＣチップ５００に調整回路１３０Ａを内蔵することができるので、上述の電力増幅回路１００，１００Ａに比べて容易に集積化することができる。なお、トランジスタ１１０、バイアス回路１２０、キャパシタ１４０、及び整合回路１６０はＲＦチップ６００に実装されてもよい。
【００５７】
このような構成によっても、電力増幅回路１００Ｂは、電力増幅回路１００と同様の効果を得ることができる。また、電力増幅回路１００Ｂは、電力増幅回路１００に比べて容易に集積化することができる。
【００５８】
なお、図４では、バイアス回路１２０に含まれるトランジスタ２００〜２０２がバイポーラトランジスタにより構成される例が示されているが、これらのトランジスタ２００〜２０２の一部又は全てはＦＥＴにより構成されてもよい。この場合、バイアス回路１２０に含まれるＦＥＴは、調整回路１３０Ａと同様にＩＣチップ５００に実装されてもよい。
【００５９】
図５は、本発明の第３実施形態に係る電力増幅回路の構成例を示す図である。図５に示されるように、電力増幅回路１００Ｃは、電力増幅回路１００に比べてキャパシタ１４１をさらに備える点において相違する。
【００６０】
キャパシタ１４１は、トランジスタ１１０のベースとコレクタとの間に設けられる。キャパシタ１４１の機能について図６及び図７を参照して以下に説明する。
【００６１】
図６は、トランジスタを等価回路により示した図である。同図では、ベースの抵抗値がｒB、コレクタの抵抗値がｒC、トランジスタの入力インピーダンスの抵抗値がｒπ、相互コンダクタンスがｇm、ベース・エミッタ間の寄生容量の容量値がＣBE、ベース・コレクタ間の寄生容量の容量値がＣBC、エミッタ・グランド間の寄生インダクタンスのインダクタンス値がＬpにより表されている。トランジスタのベース・エミッタ間の寄生容量の容量値やベース・コレクタ間の寄生容量の容量値は、例えばコレクタ電圧に応じて変動する。
【００６２】
図７は、トランジスタのコレクタ電圧とベース・コレクタ間の寄生容量の容量値の関係を示すグラフである。同図に示されるグラフにおいて、縦軸はベース・コレクタ間の寄生容量の容量値（Ｆ）を示し、横軸はコレクタ電圧（Ｖ）を示す。
【００６３】
図７に示されるように、トランジスタのベース・コレクタ間容量は接合容量であり、コレクタ電圧の上昇とともに容量値が小さくなり、コレクタ電圧の低下とともに容量値が大きくなる。これを図５に示される電力増幅回路１００Ｃに当てはめると、電源電圧Ｖｃｃ１の低下とともにトランジスタ１１０のベース・コレクタ間の寄生容量の容量値が大きくなる。ベース・コレクタ間の寄生容量の容量値の増大は、すなわちトランジスタ１１０のコレクタ・ベース間の負帰還容量の増大を意味するので、トランジスタ１１０の利得は低くなる。
【００６４】
この点、本実施形態では、トランジスタ１１０のベース・コレクタ間に線形容量であるキャパシタ１４１が並列接続される。線形容量が並列接続されることにより、ベース・コレクタ間容量の電源電圧依存性が緩和される。これにより、電源電圧Ｖｃｃ１が変動しても、トランジスタ１１０のベース・コレクタ間の寄生容量の変動の影響を抑えることができる。
【００６５】
上述の構成により、電力増幅回路１００Ｃは、電力増幅回路１００に比べて、トランジスタ１１０の利得の電源電圧への依存性をさらに抑えることができる。なお、図５では、図１に示される電力増幅回路１００の構成にキャパシタ１４１が適用される例が示されているが、キャパシタ１４１が適用される回路構成はこれに限定されず、他のいずれの構成の回路に適用されてもよい。
【００６６】
図８は、本発明の第４実施形態に係る電力増幅回路の構成例を示す図である。図８に示されるように、電力増幅回路１００Ｄは、電力増幅回路１００に比べて増幅器の構成が異なる。
【００６７】
電力増幅回路１００Ｄは、例えば、縦に接続された２つのトランジスタ１１１，１１２、バイアス回路１２１、１２２、調整回路１３１，１３２、キャパシタ１４０，１４２、インダクタ１５１〜１５３、整合回路１６０，１６１、及びインピーダンス調整回路１７０を備える。
【００６８】
下段のトランジスタ１１１（下段トランジスタ）は、コレクタ（第１端子）にインダクタ１５１を経由して電源電圧Ｖｃｃ１（第１電源電圧）が供給され、ベース（第２端子）に整合回路１６０及びキャパシタ１４０を経由してＲＦ信号ＲＦ１（入力信号）が供給され、エミッタ（第３端子）が接地に接続される。トランジスタ１１１のベースには、バイアス回路１２１からバイアス電流（第１バイアス電流）が供給される。
【００６９】
上段のトランジスタ１１２（上段トランジスタ）は、コレクタ（第１端子）にインダクタ１５２を経由して電源電圧Ｖｃｃ２（第２電源電圧）が供給され、ベース（第２端子）にバイアス回路１２２からインピーダンス調整回路１７０を経由してバイアス電流（第２バイアス電流）が供給され、エミッタ（第３端子）がインダクタ１５３を経由して接地に接続される。トランジスタ１１２のエミッタは、キャパシタ１４２を経由して下段のトランジスタ１１１のコレクタに接続される。これにより、下段のトランジスタ１１１と上段のトランジスタ１１２は、同期して同様の増幅動作を行い、上段のトランジスタ１１２のコレクタから、ＲＦ信号ＲＦ１を増幅させたＲＦ信号ＲＦ２（増幅信号）が出力される。
【００７０】
バイアス回路１２１（第１バイアス回路）は、入力端子Ｔ１ａに供給される基準電流ＩREF1に応じてバイアス電流を生成し、出力端子Ｔ２ａからトランジスタ１１１のベースにバイアス電流を供給する。バイアス回路１２１は、例えばトランジスタ２００ａ〜２０３ａ及び抵抗素子２１０ａ〜２１２ａを備える。バイアス回路１２１は、図１に示されるバイアス回路１２０に比べて、トランジスタ２０３ａ及び抵抗素子２１２ａをさらに備える点において相違する。トランジスタ２０３ａは、コレクタがトランジスタ２０２ａのエミッタに接続され、ベースがトランジスタ２０１ａのベースに接続され、エミッタが抵抗素子２１２ａを経由して接地に接続される。抵抗素子２１２ａは、一端がトランジスタ２０３ａのエミッタに接続され、他端が接地に接続される。トランジスタ２０３ａは、トランジスタ２０２ａから電流を引き抜くことにより、トランジスタ２０２ａから下段のトランジスタ１１１へと安定的にバイアス電流が供給されるように機能する。
【００７１】
バイアス回路１２２（第２バイアス回路）は、入力端子Ｔ１ｂに供給される基準電流ＩREF2に応じてバイアス電流を生成し、出力端子Ｔ２ｂからトランジスタ１１２のベースにバイアス電流を供給する。バイアス回路１２２は、例えばトランジスタ２００ｂ〜２０２ｂ及び抵抗素子２１０ｂ，２１１ｂを備える。バイアス回路１２２の具体的な構成は、図１に示されるバイアス回路１２０と同様であるので詳細な説明を省略する。
【００７２】
調整回路１３１（第１調整回路）は、電源電圧Ｖｃｃ１の変動に応じて調整電流（第１調整電流）を生成し、バイアス回路１２１に供給される基準電流ＩREF1（第１基準電流）から調整電流を引き抜く。調整回路１３２（第２調整回路）は、電源電圧Ｖｃｃ２の変動に応じて調整電流（第２調整電流）を生成し、バイアス回路１２２に供給される基準電流ＩREF2（第２基準電流）から調整電流を引き抜く。調整回路１３１及び調整回路１３２は、同一のＩＣチップ５０１に内蔵されていてもよい。なお、調整回路１３１，１３２の具体的な構成は、例えば図１に示される調整回路１３０と同様とすることができるので、詳細な説明を省略する。
【００７３】
キャパシタ１４２（中間キャパシタ）は、一端が上段のトランジスタ１１２のエミッタに接続され、他端が下段のトランジスタ１１１のコレクタに接続される。キャパシタ１４２は、上段のトランジスタ１１２と下段のトランジスタ１１１を、直流においては分離し、交流においては接続する機能を有する。
【００７４】
インダクタ１５１は、一端に電源電圧Ｖｃｃ１が供給され、他端がトランジスタ１１１のコレクタに接続される。インダクタ１５２は、一端に電源電圧Ｖｃｃ２が供給され、他端がトランジスタ１１２のコレクタに接続される。インダクタ１５３は、一端が上段のトランジスタ１１２のエミッタに接続され、他端が接地に接続される。インダクタ１５３は、上段のトランジスタ１１２のエミッタを直流的に接地に接続させる機能を有する。
【００７５】
インピーダンス調整回路１７０は、バイアス回路１２２と上段のトランジスタ１１２のベースとの間に設けられる。インピーダンス調整回路１７０は、トランジスタ１１２のベースから見たインピーダンスを調整する。具体的に、インピーダンス調整回路１７０は、互いに直列接続されたインダクタ７００、キャパシタ７１０、及び抵抗素子７２０を備える。
【００７６】
インダクタ７００及びキャパシタ７１０は、トランジスタ１１２のベースから見たインピーダンスを整合させるために設けられている。また、上段のトランジスタ１１２がオンとなるためには、トランジスタ１１２のベース電圧がエミッタ電圧の変動に伴って変動する必要がある。キャパシタ７１０は、トランジスタ１１２が増幅する信号の振幅に応じてトランジスタ１１２のベース電圧を変動させることにより、トランジスタ１１２のベース電圧の振幅動作がバイアス回路１２２の出力端子Ｔ２ｂによって制限されることを阻止する。なお、キャパシタ７１０のキャパシタンス値は、例えばキャパシタ１４２のキャパシタンス値より小さいことが好ましい。キャパシタ７１０のキャパシタンス値が過度に大きいと、トランジスタ１１２のベース電圧の変動が抑制されてしまうためである。
【００７７】
抵抗素子７２０は、所定のインピーダンスを有し、信号のエネルギーを意図的に消費するために設けられている。抵抗素子７２０において信号のエネルギーを消費することにより、トランジスタ１１２の安定性を向上させ、発振を抑制する。
【００７８】
次に、増幅器の動作について詳細に説明する。なお、以下では電源電圧Ｖｃｃ１及び電源電圧Ｖｃｃ２がいずれも３Ｖであるものとして説明する。
【００７９】
下段のトランジスタ１１１のコレクタ電圧は、直流においては電源電圧Ｖｃｃ１（ＤＣ３Ｖ）が供給されるので、ＤＣ３Ｖ±ＡＣ３Ｖの範囲において変動する。上段のトランジスタ１１２のエミッタ電圧は、直流においては接地に接続され、交流においては下段のトランジスタ１１１のコレクタに接続されるので、ＤＣ０Ｖ±ＡＣ３Ｖの範囲において変動する。上段のトランジスタ１１２のコレクタ電圧は、直流においては電源電圧Ｖｃｃ２（ＤＣ３Ｖ）が供給され、交流においてはトランジスタ１１２のエミッタの信号振幅と合算されるので、ＤＣ３Ｖ±ＡＣ６Ｖの範囲において変動する。従って、上段のトランジスタ１１２のコレクタ・エミッタ間の信号振幅は、下段のトランジスタ１１１のコレクタ・エミッタ間の信号振幅と同じでありながら、上段のトランジスタ１１２のコレクタの信号振幅は、コレクタ・エミッタ間の信号振幅の２倍となる。これにより、電力増幅回路１００Ｄによると、電源電圧Ｖｃｃ１，Ｖｃｃ２を上昇させることなく信号の最大出力電力を増大させることができる。
【００８０】
このように、増幅のための２つのトランジスタが縦に接続される構成であっても、バイアス回路１２１，１２２それぞれに調整回路１３１，１３２を接続することで、上述の電力増幅回路１００と同様に、利得の電源電圧への依存性を抑えることができる。また、本実施形態によると、上述の電力増幅回路１００，１００Ａ〜１００Ｃに比べて出力電力を増大させることができる。
【００８１】
また、電力増幅回路１００Ｄでは、上段及び下段のトランジスタそれぞれにバイアス回路が設けられる。これにより、例えば同期して動作すべき下段のトランジスタ１１１と上段のトランジスタ１１２の間に不均衡が生じた場合であっても、各トランジスタに適したバイアス電流をそれぞれ供給することができる。なお、１つのバイアス回路が下段のトランジスタ１１１と上段のトランジスタ１１２の双方にバイアス電流を供給する構成を除外する意図ではない。１つのバイアス回路が双方のトランジスタにバイアス電流を供給する場合、トランジスタごとにバイアス回路及び調整回路が設けられる構成に比べて、回路規模を縮小することができる。
【００８２】
なお、電力増幅回路１００Ｄでは、増幅器において２つのトランジスタが縦に接続される構成が示されているが、縦に接続されるトランジスタの数は２つに限られず、３つ以上であってもよい。
【００８３】
また、上述した電力増幅回路１００，１００Ａ〜１００Ｃにおけるバイアス回路１２０，１２０Ａとして、図８に示されるバイアス回路１２１の構成が適用されてもよい。
【００８４】
図９は、本発明の第５実施形態に係る電力増幅回路の構成例を示す図である。図９に示されるように、電力増幅回路１００Ｅは、図８に示される電力増幅回路１００Ｄに比べて、増幅器の前段にさらに増幅器を備え、かつキャパシタ１４４〜１４６をさらに備える点において相違する。
【００８５】
すなわち、電力増幅回路１００Ｅは、二段の増幅器を備える。初段（ドライブ段）の増幅器は、ＲＦ信号ＲＦ１を増幅してＲＦ信号ＲＦ２を出力する。後段（パワー段）の増幅器は、ＲＦ信号ＲＦ２（入力信号）を増幅してＲＦ信号ＲＦ３（増幅信号）を出力する。このように電力増幅回路１００は、二段階にわたって送信信号の電力を増幅する。
【００８６】
前段の増幅器は、例えば、トランジスタ１１３、バイアス回路１２３、調整回路１３３、キャパシタ１４３，１４６、インダクタ１５４、及び整合回路１６２を備える。これらの要素は、それぞれ、図５に示される電力増幅回路１００Ｃにおけるトランジスタ１１０、バイアス回路１２０、調整回路１３０、キャパシタ１４０，１４１、インダクタ１５０、及び整合回路１６０に対応するので、詳細な説明は省略する。
【００８７】
後段の増幅器において、下段のトランジスタ１１１のベースとコレクタとの間にはキャパシタ１４４（第１キャパシタ）が設けられる。上段のトランジスタ１１２のベースとコレクタとの間にはキャパシタ１４５（第２キャパシタ）が設けられる。キャパシタ１４４，１４５は、図５に示されるキャパシタ１４１と同様に、それぞれ、トランジスタ１１１，１１２のベース・コレクタ間の寄生容量の変動の影響を抑える機能を有する。
【００８８】
このように、二段の増幅器を備える構成であっても、調整回路１３０を適用することができる。なお、図９においては、トランジスタ１１１〜１１３の全ての各ベース・コレクタ間にキャパシタ１４４〜１４６が設けられる例が示されているが、当該キャパシタが設けられるトランジスタは全てでなくてもよく、一部であってもよい。
【００８９】
以上、本発明の例示的な実施形態について説明した。電力増幅回路１００，１００Ａ〜１００Ｃは、入力信号の振幅レベルに応じて変動する電源電圧Ｖｃｃ１が供給される第１端子、及び入力信号並びにバイアス電流が供給される第２端子を有し、入力信号を増幅させた増幅信号を第１端子から出力するトランジスタ１１０と、入力端子Ｔ１に供給される基準電流ＩREFに基づいて出力端子Ｔ２からバイアス電流を出力するバイアス回路１２０，１２０Ａと、電源電圧Ｖｃｃ１の変動に応じてバイアス電流を調整する調整電流を生成する調整回路１３０，１３０Ａと、を備え、調整電流は、電源電圧Ｖｃｃ１の上昇に伴って増加し、電源電圧Ｖｃｃ１の低下に伴って減少する電流であり、調整回路１３０，１３０Ａは、基準電流ＩREF又はバイアス電流の少なくともいずれか一方から調整電流を引き抜く。これにより、電源電圧Ｖｃｃ１の変動による利得の変動を打ち消すようにバイアス電流が調整され、これに伴いコレクタ電流ＩCが調整される。従って、電源電圧Ｖｃｃ１の変動に対する増幅器の利得の依存性が小さく抑えられるので、電力効率を向上しつつ利得のばらつきを抑制することができる。
【００９０】
また、調整回路１３０，１３０Ａの構成は特に限定されないが、例えば、電流出力回路と、トランジスタ３００，３０２と、トランジスタ３０１，３０３と、を含み、電流出力回路は、電源電圧Ｖｃｃ１を第１電流に変換して出力し、トランジスタ３００，３０２及びトランジスタ３０１，３０３は、カレントミラー接続され、第１電流に応じた調整電流を生成してもよい。
【００９１】
また、電力増幅回路１００Ｂにおいて、電流出力回路は、電源電圧Ｖｃｃ１の変動に応じて抵抗値が調整可能である可変抵抗回路３３０を含む。これにより、例えばトランジスタ１１０のコレクタ電流の変動に応じて抵抗値を切り替えることができるので、電力増幅回路１００に比べて高い精度で利得の電源電圧への依存性を抑制することができる。
【００９２】
また、電力増幅回路１００Ｂにおいて、可変抵抗回路３３０は、互いに並列接続された複数の抵抗素子３４０ａ〜３４０ｃと、複数の抵抗素子３４０ａ〜３４０ｃの導通及び非導通をそれぞれ切り替える複数のスイッチ３５０ａ〜３５０ｃと、を含み、トランジスタ３０２、トランジスタ３０３、及び複数のスイッチ３５０ａ〜３５０ｃは、それぞれＦＥＴにより構成される。これにより、基準電流ＩREFを生成するＩＣチップ５００に調整回路１３０Ａを内蔵することが可能となり、容易に集積化することができる。
【００９３】
また、電力増幅回路１００Ｃは、トランジスタ１１０のコレクタとベースとの間に設けられたキャパシタ１４１をさらに備える。これにより、電源電圧Ｖｃｃ１が変動しても、トランジスタ１１０のベース・コレクタ間の寄生容量の変動の影響を抑えることができる。
【００９４】
また、電力増幅回路１００Ｄ，１００Ｅは、入力信号の振幅レベルに応じて変動する第１電源電圧が供給される第１端子、入力信号並びに第１バイアス電流が供給される第２端子、及び接地に接続される第３端子を有するトランジスタ１１１と、キャパシタ１４２と、入力信号の振幅レベルに応じて変動する第２電源電圧が供給されるとともに入力信号を増幅させた増幅信号を出力する第１端子、第２バイアス電流が供給される第２端子、及びキャパシタ１４２を経由してトランジスタ１１１の第１端子と接続される第３端子を有するトランジスタ１１２と、トランジスタ１１２の第３端子を接地に接続するインダクタ１５３と、入力端子に供給される第１基準電流に基づいて出力端子から第１バイアス電流を出力する第１バイアス回路と、入力端子に供給される第２基準電流に基づいて出力端子から第２バイアス電流を出力する第２バイアス回路と、第１電源電圧の変動に応じて第１バイアス電流を調整する第１調整電流を生成する第１調整回路と、第２電源電圧の変動に応じて第２バイアス電流を調整する第２調整電流を生成する第２調整回路と、トランジスタ１１２の第２端子と第２バイアス回路との間に設けられ、トランジスタ１１２の第２端子から見たインピーダンスを調整するインピーダンス調整回路１７０と、を備え、第１調整電流は、第１電源電圧の上昇に伴って増加し、第１電源電圧の低下に伴って減少する電流であり、第２調整電流は、第２電源電圧の上昇に伴って増加し、第２電源電圧の低下に伴って減少する電流であり、第１調整回路は、第１バイアス回路に供給される第１基準電流又は第１バイアス電流の少なくともいずれか一方から第１調整電流を引き抜き、第２調整回路は、第２バイアス回路に供給される第２基準電流又は第２バイアス電流の少なくともいずれか一方から第２調整電流を引き抜く。これにより、電源電圧Ｖｃｃ１，Ｖｃｃ２の変動による利得の変動を打ち消すように第１バイアス電流及び第２バイアス電流が調整され、これに伴いトランジスタ１１２のコレクタ電流ＩCが調整される。従って、電源電圧Ｖｃｃ１，Ｖｃｃ２の変動に対する増幅器の利得の依存性が小さく抑えられるので、電力効率を向上しつつ利得のばらつきを抑制することができる。
【００９５】
また、電力増幅回路１００Ｅは、トランジスタ１１１の第１端子と第２端子との間に設けられたキャパシタ１４４と、トランジスタ１１２の第１端子と第２端子との間に設けられたキャパシタ１４５と、をさらに備える。これにより、電源電圧Ｖｃｃ１，Ｖｃｃ２が変動しても、トランジスタ１１１及びトランジスタ１１２のベース・コレクタ間の寄生容量の変動の影響を抑えることができる。
【００９６】
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るとともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００９７】
１００，１００Ａ〜１００Ｅ…電力増幅回路、１１０〜１１３…トランジスタ、１２０〜１２３…バイアス回路、１３０〜１３３…調整回路、１４０〜１４６，７１０…キャパシタ、１５０〜１５４，７００…インダクタ、１６０〜１６２…整合回路、１７０…インピーダンス調整回路、２００〜２０２，２００ａ〜２０３ａ，２００ｂ〜２０２ｂ，３００〜３０３…トランジスタ、２１０，２１１，２１０ａ〜２１２ａ，２１０ｂ，２１１ｂ，３１０〜３１２，７２０…抵抗素子、３２０…電流出力回路、３３０…可変抵抗回路、４００…インピーダンス素子、５００，５０１…ＩＣチップ、６００…ＲＦチップ
【図１】
2020155974.tif 000003
【図２】
2020155974.tif 000004
【図３】
2020155974.tif 000005
【図４】
2020155974.tif 000006
【図５】
2020155974.tif 000007
【図６】
2020155974.tif 000008
【図７】
2020155974.tif 000009
【図８】
2020155974.tif 000010
【図９】
2020155974.tif 000011
【図１０】
2020155974.tif 000012