(57)【要約】【課題】  フォトダイオードの飽和光量を向上するうえで有利な技術を提供する。【解決手段】  第１導電型である第１半導体領域および前記第１導電型と反対の第２導電型である第２半導体領域を有するフォトダイオードと、前記第１半導体領域から供給された電荷を保持する前記第１導電型である第３半導体領域と、前記第３半導体領域を含むノードに接続されたゲート、ドレインとしての前記第１導電型の第４半導体領域、および、ソースとしての前記第１導電型の第５半導体領域を有するトランジスタと、前記ノードと前記ドレインを接続するスイッチと、を備え、前記第２半導体領域および前記第５半導体領域の一方は、第１電位が供給されるｐ型の半導体領域であり、前記第２半導体領域および前記第５半導体領域の他方は、第２電位が供給されるｎ型の半導体領域であり、  前記第２電位が第１電位よりも高くなるように構成されている。【選択図】  図２
2020043228.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型である第１半導体領域および前記第１導電型と反対の第２導電型である第２半導体領域を有するフォトダイオードと、
前記第１半導体領域から供給された電荷を保持する前記第１導電型である第３半導体領域と、
前記第３半導体領域を含むノードに接続されたゲート、ドレインとしての前記第１導電型の第４半導体領域、および、ソースとしての前記第１導電型の第５半導体領域を有するトランジスタと、
前記ノードと前記ドレインを接続するスイッチと、を備え、
前記第２半導体領域および前記第５半導体領域の一方は、第１電位が供給されるｐ型の半導体領域であり、
前記第２半導体領域および前記第５半導体領域の他方は、第２電位が供給されるｎ型の半導体領域であり、
前記第２電位が第１電位よりも高くなるように構成された光電変換装置。
【請求項２】
前記第１導電型がｎ型である請求項１に記載の光電変換装置。
【請求項３】
前記第１導電型がｐ型である請求項１に記載の光電変換装置。
【請求項４】
カソードおよびアノードを有するフォトダイオードと、
前記カソードから供給された電荷を保持するノードと、
前記ノードに接続されたゲート、ドレイン、および、ソースを有するＮ型のトランジスタと、
前記ノードと前記ドレインを接続するスイッチと、を備え、
前記アノードに第１電位を供給し、前記ソースに第１電位よりも高い第２電位を供給するように構成された光電変換装置。
【請求項５】
前記トランジスタのボディに前記第２電位を供給するように構成された、請求項４に記載の光電変換装置。
【請求項６】
カソードおよびアノードを有するフォトダイオードと、
前記アノードから供給された電荷を保持するノードと、
前記ノードに接続されたゲート、ドレイン、および、ソースを有するＰ型のトランジスタと、
前記ノードと前記ドレインを接続するスイッチと、を備え、
前記ソースに第１電位を供給し、前記カソードに第１電位よりも高い第２電位を供給するように構成された光電変換装置。
【請求項７】
前記第１電位は負電位である、請求項１乃至６のいずれか１項に記載の光電変換装置。
【請求項８】
前記第１電位は接地電位である、請求項１乃至６のいずれか１項に記載の光電変換装置。
【請求項９】
前記第２電位は正電位である、請求項１乃至８のいずれか１項に記載の光電変換装置。
【請求項１０】
前記第２電位は接地電位である、請求項１乃至７のいずれか１項に記載の光電変換装置。
【請求項１１】
前記トランジスタはソース接地増幅回路を構成する、請求項１乃至１０のいずれか１項に記載の光電変換装置。
【請求項１２】
前記ドレインと信号線を接続するスイッチを備える、請求項１乃至１１のいずれか１項に記載の光電変換装置。
【請求項１３】
前記スイッチを第１スイッチとして、前記第１スイッチと前記ノードを接続する第２スイッチと、第１端子および第２端子を有する容量素子と、を備え、前記第１端子が前記第２スイッチに接続され、前記第２端子が前記ドレインに接続される、請求項１乃至１２のいずれか１項に記載の光電変換装置。
【請求項１４】
前記第２端子と前記ドレインを接続する第３スイッチと、前記第２端子と電位供給部に接続された第４スイッチと、を備える、請求項１３に記載の光電変換装置。
【請求項１５】
前記トランジスタから出力された信号をサンプルホールドする容量を備える、請求項１乃至１４のいずれか１項に記載の光電変換装置。
【請求項１６】
前記トランジスタから出力された信号をＡＤ変換するＡＤ変換回路をさらに備え、前記トランジスタから出力された信号は増幅されることなく前記ＡＤ変換回路のコンパレータに入力される、請求項１乃至１５のいずれか１項に記載の光電変換装置。
【請求項１７】
前記フォトダイオードと前記トランジスタとが同一の半導体層に設けられている、請求項１乃至１５のいずれか１項に記載の光電変換装置。
【請求項１８】
前記トランジスタから出力されたアナログ信号に基づくデジタル信号を処理する処理回路をさらに備え、前記処理回路が前記半導体層に積層された別の半導体層に設けられている、請求項１７に記載の光電変換装置。
【請求項１９】
請求項１乃至１８のいずれか１項に記載の光電変換装置を備える機器であって、
前記光電変換装置に結像する光学系、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報に基づいて制御される機械装置、
前記光電変換装置で得られた情報を表示する表示装置、および、
前記光電変換装置で得られた情報を記憶する記憶装置の少なくともいずれかを更に備えることを特徴とする機器。
【請求項２０】
前記機械装置は、前記光電変換装置を移動させる移動装置である、請求項１９に記載の機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオードとトランジスタを備えた光電変換装置に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサ等の光電変換装置においては、画素回路が２次元状に配置される。特許文献１には、光電変換部と、増幅部と、を具備し、増幅部が、ソースに固定電位が印加され、ゲートを入力端子とし、ドレインが出力端子に接続される電界効果トランジスタを含む画素回路が開示される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１９１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の画素回路では、光電変換部の飽和光量の検討が十分でない。本発明は、フォトダイオードの飽和光量を向上するうえで有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するための手段の第１の観点は、第１導電型である第１半導体領域および前記第１導電型と反対の第２導電型である第２半導体領域を有するフォトダイオードと、前記第１半導体領域から供給された電荷を保持する前記第１導電型である第３半導体領域と、前記第３半導体領域を含むノードに接続されたゲート、ドレインとしての前記第１導電型の第４半導体領域、および、ソースとしての前記第１導電型の第５半導体領域を有するトランジスタと、前記ノードと前記ドレインを接続するスイッチと、を備え、前記第２半導体領域および前記第５半導体領域の一方は、第１電位が供給されるｐ型の半導体領域であり、前記第２半導体領域および前記第５半導体領域の他方は、第２電位が供給されるｎ型の半導体領域であり、前記第２電位が第１電位よりも高くなるように構成された光電変換装置である。
【０００６】
上記課題を解決するための手段の第２の観点は、カソードおよびアノードを有するフォトダイオードと、前記カソードから供給された電荷を保持するノードと、前記ノードに接続されたゲート、ドレイン、および、ソースを有するＮ型のトランジスタと、前記ノードと前記ドレインを接続するスイッチと、を備え、前記アノードに第１電位を供給し、前記ソースに第１電位よりも高い第２電位を供給するように構成された光電変換装置である。
【０００７】
上記課題を解決するための手段の第３の観点は、カソードおよびアノードを有するフォトダイオードと、前記アノードから供給された電荷を保持するノードと、前記ノードに接続されたゲート、ドレイン、および、ソースを有するＰ型のトランジスタと、前記ノードと前記ドレインを接続するスイッチと、を備え、前記ソースに第１電位を供給し、前記カソードに第１電位よりも高い第２電位を供給するように構成された光電変換装置である。
【発明の効果】
【０００８】
本発明によれば、フォトダイオードの飽和光量を向上するうえで有利な技術を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】光電変換装置を説明するための模式図。
【図２】光電変換装置を説明するための模式図。
【図３】光電変換装置を説明するための模式図。
【図４】光電変換装置を説明するための模式図。
【図５】光電変換装置を説明するための模式図。
【図６】光電変換装置を説明するための模式図。
【図７】光電変換装置を説明するための模式図。
【図８】光電変換装置を説明するための模式図。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。なお、同様の名称で異なる符号を付した構成については、適宜、第１構成、第２構成、第３構成などと、「第○」をつけて区別してよい。
【００１１】
図１（ａ）は典型的な光電変換装置の模式図である。画素アレイ１１０は２次元状に配列された画素回路１００を含む。垂直走査回路１２０は、画素回路１００を駆動する。画素回路１００の信号は信号線１３０に出力される。信号線１３０には、画素回路１００を駆動するための電流源１４０が接続される。参照信号生成器１５０、コンパレータ１６０、カウンタ１７０はＡＤ（アナログデジタル）変換回路の構成部品である。なおここではコンパレータ１６０に入力される参照信号ＲＡＭＰとしてランプ信号を用いてＡＤ変換する例を示したが、逐次比較型のＡＤ変換を行うこともできる。水平走査回路１８０によって複数のＡＤ変換回路からのデジタル信号が、出力回路１９０に順次転送される。
【００１２】
図１（ｂ）は光電変換装置９３０を備える機器９１９１の模式図である。機器９１９１は、光電変換装置９３０に加えて、光学系９４０、制御装置９５０、処理装置９６０、記憶装置９７０、表示装置９８０、および、機械装置９９０の少なくともいずれかを更に備える。光学系９４０は光電変換装置９３０に結像する。制御装置９５０は光電変換装置９３０を制御する。処理装置９６０は光電変換装置９３０から出力された信号を処理する。記憶装置９７０は光電変換装置９３０で得られた情報を記憶する。表示装置９８０は光電変換装置９３０で得られた情報を表示する。機械装置９９０は光電変換装置９３０で得られた情報に基づいて動作する。機械装置９９０は光電変換装置９３０を機器９１９１で、あるいは機器９１９１ごと移動させる移動装置であってもよい。
【００１３】
光電変換装置９３０は、電子デバイス９１０と実装部材９２０とを含みうるが、実装部材９２０は無くてもよい。電子デバイス９１０は半導体層を有する半導体デバイスである。電子デバイス９１０は、画素回路９００が配列された画素回路エリア９０１と、周辺回路（不図示）が配列された周辺回路エリア９０２を含む。機器９１９１における画素回路９００に、本実施形態における画素回路１００の構成を適用することができる。周辺回路には、上述の垂直走査回路１２０やＡＤ変換回路、水平走査回路１８０、出力回路１９０が含まれる。このほか、デジタル信号処理回路や制御回路なども周辺回路に含まれる。画素回路エリア９０１と周辺回路エリア９０２は、同一の半導体層に配されてもよいが、互いに積層された別々の半導体層に配されてもよい。
【００１４】
図２（ａ）は、図１（ａ）における画素回路１００を有する光電変換装置の一例の断面図を示している。画素回路１００は半導体層１０に設けられたダイオードやトランジスタなどの半導体素子で構成される。画素回路１００を構成する半導体素子の少なくとも１つは、半導体層１０の中に設けられた第２導電型のウェル２０３に配置されている。ウェル２０３は少なくとも半導体領域２０２を含み、本例では、ウェル２０３は、画素回路１００のトランジスタのボディ（バックゲート）を構成する半導体領域も含む。画素回路１００は、フォトダイオード２００、転送トランジスタ２１０、検出ノード２２０、増幅トランジスタ２３０、リセットトランジスタ２４０、選択トランジスタ２５０を備える。リセットトランジスタ２４０と選択トランジスタ２５０はスイッチとして機能する。選択トランジスタ２５０は増幅トランジスタ２３０のドレインと信号線１３０とを接続する。各スイッチはトランジスタで構成することができ、トランジスタは電界効果型トランジスタ（ＦＥＴ）、典型的にはＭＯＳ−ＦＥＴで構成することができる。
【００１５】
フォトダイオード２００は、第１導電型である半導体領域２０１および第１導電型と反対の第２導電型である半導体領域２０２を有する。転送トランジスタ２１０は、ゲート２１３（転送ゲート）を含み、ドレインとしての第１導電型である半導体領域２２１、および、ソースとしての第１導電型である半導体領域２０１を有する。ゲート２１３を転送ゲートと称する。検出ノード２２０は半導体領域２０１から供給された電荷を保持する第１導電型である半導体領域２２１を含む。検出ノード２２０はフローティングノードであり、半導体領域２２１はフローティングディフュージョンである。増幅トランジスタ２３０は、検出ノード２２０に接続されたゲート２３３、ドレインとしての第１導電型である半導体領域２３２、および、ソースとしての第１導電型である半導体領域２３１を有する。スイッチとしてのリセットトランジスタ２４０は、検出ノード２２０と増幅トランジスタ２３０のドレイン（半導体領域２３２）を接続する。
【００１６】
ゲート２１３には転送信号ＴＸ、ゲート２４３にはリセット信号ＲＥＳ、ゲート２５３には選択信号ＳＥＬが供給される。半導体領域２５３には信号線１３０が接続され、増幅トランジスタ２３０から選択トランジスタ２５０を介して信号線１３０に画素信号ＰＩＸを出力する。なお、選択トランジスタ２５０は省略可能であり、半導体領域２３２を信号線１３０に直結してもよい。信号ＴＸ、ＲＥＳ、ＳＥＬは、光電変換装置が備える信号供給部から配線を介してゲート２１３、２４３、２５３に供給されうる。信号ＴＸ、ＲＥＳ、ＳＥＬは、ゲートのオンとオフを切り替えるための信号である。
【００１７】
第１導電型はｎ型およびｐ型のいずれか一方であり、第２導電型はｎ型およびｐ型のいずれか他方である。したがって、半導体領域２０２および半導体領域２３１の一方はｎ型の半導体領域である。半導体領域２０２および半導体領域２３１の他方は、ｐ型の半導体領域である。
【００１８】
ソースとしての半導体領域およびドレインとしての半導体領域がｎ型の半導体領域であるトランジスタはＮ型のトランジスタ（ＮＭＯＳ）である。ソースとしての半導体領域およびドレインとしての半導体領域がｐ型の半導体領域であるトランジスタはＰ型のトランジスタ（ＰＭＯＳ）である。Ｎ型のトランジスタにおいては、ドレインとしての半導体領域２３２の電位が、ソースとしての半導体領域２３１の電位（Ｖｓ）よりも高い。Ｐ型のトランジスタにおいては、ドレインとしての半導体領域２３２の電位が、ソースとしての半導体領域２３１の電位（Ｖｓ）よりも低い。
【００１９】
半導体領域２０２には電位Ｖｗが供給される。増幅トランジスタ２３０のソースである半導体領域２３１には電位Ｖｓが供給される。電位Ｖｗや電位Ｖｓは光電変換装置が備える電位供給部から配線を介して半導体領域２０２、２３１に供給されうる。電位Ｖｗおよび電位Ｖｓは、回路動作上は固定電位である。固定電位としての電位Ｖｗおよび／または電位Ｖｓをモードによって可変にすることもできる。電位Ｖｗと電位Ｖｓは、半導体領域２０２、２３１のうちでｎ型の半導体領域である方に供給される電位が、半導体領域２０２、２３１のうちでｐ型の半導体領域である方に供給される電位よりも高くなるように構成される。
【００２０】
電位Ｖｗと電位Ｖｓの組み合わせは、負電位と負電位、負電位と接地電位、接地電位と正電位、正電位と正電位、および、負電位と正電位のいずれでもよい。
【００２１】
第１導電型がｎ型である場合には、半導体領域２０２、２３１のうちでｐ型の半導体領域は半導体領域２０２であり、半導体領域２０２、２３１のうちでｎ型の半導体領域は半導体領域２３１である。したがって、半導体領域２３１に供給される電位Ｖｓは半導体領域２０２に供給される電位Ｖｗよりも高くなる（Ｖｗ＜Ｖｓ）ように構成される。
【００２２】
第１導電型がｐ型である場合、半導体領域２０２、２３１のうちでｐ型の半導体領域は半導体領域２３１であり、半導体領域２０２、２３１のうちでｎ型の半導体領域は半導体領域２０２である。したがって、半導体領域２０２に供給される電位Ｖｗは半導体領域２３２に供給される電位Ｖｓよりも高くなるように構成される。
【００２３】
図２（ｂ）には、第１導電型がｎ型である場合における画素回路１００のフォトダイオード２００とトランジスタ２１０、２２０、２３０、２４０、２５０を一般的な回路記号によって示している。第１導電型がｎ型である場合、半導体領域２０１がフォトダイオード２００のカソードであり、半導体領域２０２がフォトダイオード２００のアノードである。そして、フォトダイオード２００のアノード（半導体領域２０２）には電位Ｖｗとして接地電位ＧＮＤが供給されるように構成される。増幅トランジスタ２３０のソース（半導体領域２３１）には電位Ｖｓとして接地電位ＧＮＤより高い正電位ＶＭ（Ｖｗ＝ＧＮＤ＜ＶＭ＝Ｖｓ）を供給するように構成される。
【００２４】
なお、第１導電型がｐ型である場合には、半導体領域２０１がフォトダイオード２００のアノードであり、半導体領域２０２がフォトダイオード２００のカソードである。そして、フォトダイオード２００のカソード（半導体領域２０２）に電位Ｖｗが供給され、増幅トランジスタ２３０のソース（半導体領域２３１）に電位Ｖｗよりも高い電位Ｖｓが供給されるように構成される。
【００２５】
図３（ａ）は画素回路１００の動作を示すタイミングチャートである。時刻ｔ０に選択信号ＳＥＬ（１）がハイレベルになることにより、選択トランジスタ２５０がオンし、図１（ａ）における画素アレイ１１０中の第１行の画素回路１００が信号線１３０に接続される。この時、リセット信号ＲＥＳ（１）もハイレベルであるため、増幅トランジスタ２３０のドレインと、検出ノード２２０が接続された増幅トランジスタ２３０のゲートとが接続される。この時の検出ノード２２０の電位（増幅トランジスタのゲート電位Ｖｇ）は、電位（Ｖｓ＋Ｖｇｓ）となる。電位（Ｖｓ＋Ｖｇｓ）は、増幅トランジスタ２３０のソース電位Ｖｓ（本例では電位ＶＭ）に、増幅トランジスタ２３０のゲート・ソース間の電圧Ｖｇｓを足した電位である。この電圧Ｖｇｓは、電流源１４０の電流値Ｉｃｓと、増幅トランジスタ２３０の電圧−電流特性に応じて決まる。すなわち、増幅トランジスタ２３０の端子の電位は、そのＭＯＳトランジスタとしての構造（ゲート幅、ゲート長、ゲート容量等）に基づき、ソース・ドレイン間の電圧と、ゲート・ソース間の電圧と、ドレイン電流と、が所定の関係を満たすように変化する。本例では、ドレイン電流は電流源１４０（定電流源）の電流値Ｉｃｓで規定され、ソース電位は固定電位Ｖｓで規定され、増幅トランジスタ２３０のドレインとゲートがリセットトランジスタ２４０でショートされている。そのため、増幅トランジスタ２３０のドレイン電位およびゲート電位を、電位Ｖｓによって制御できるのである。
【００２６】
また、時刻ｔ０において、転送信号ＴＸ（１）もハイレベルとなるため、転送トランジスタ２１０もオン状態となる。これにより、フォトダイオード２００のリセットを行う。この時、フォトダイオード２００に光電荷が無い状態となるためには、フォトダイオード２００の空乏化電圧として、フォトダイオード２００のアノードの電位が、検出ノード２２０の電位Ｖｆｄ＝（Ｖｓ＋Ｖｇｓ）より低い必要がある。すなわち、Ｖｆｄ＞Ｖｗであり、空乏化電圧はＶｆｄ−Ｖｗ＝Ｖｓ＋Ｖｇｓ−Ｖｗとなる。この時、フォトダイオード２００の容量をＣｐｄとして、フォトダイオード２００に保持可能な飽和電荷量Ｑｐｄは、Ｃｐｄ×（Ｖｓ＋Ｖｇｓ−Ｖｗ）となる。図２（ａ）において、増幅トランジスタ２３０のソース電位Ｖｓがフォトダイオード２００のアノード電位Ｖｗと同じであった場合（Ｖｓ＝Ｖｗ）には、飽和電荷量ＱｐｄはＱｐｄ＝Ｃｐｄ×Ｖｇｓまで低下してしまう。本実施例においては、増幅トランジスタ２３０のソース電位Ｖｓをフォトダイオード２００のアノード電位Ｖｗより高くすること（Ｖｗ＝ＧＮＤ＜ＶＭ＝Ｖｓ）により、ＧＮＤ＝０Ｖとして、飽和電荷量Ｑｐｄは、Ｑｐｄ＝Ｃｐｄ×（ＶＭ＋Ｖｇｓ）となる。そのため、Ｖｓ＝Ｖｗの場合に比べてフォトダイオード２００の飽和電荷量を増加することを可能としている。
【００２７】
時刻ｔ１で転送信号ＴＸ（１）をローレベルとし、フォトダイオード２００のリセットを完了する。また、時刻ｔ２で選択信号ＳＥＬ（１）をローレベルとし、図１（ａ）の画素アレイ１１０中の第１行の画素回路１００と信号線１３０の接続を解除する。この時、信号線１３０の電位は、Ｖｓ＋Ｖｇｓから上昇していく。これは、電流源１４０から供給される電流により、信号線１３０に付随する容量が充電されるためである。信号線１３０の電位は、電流源１４０のもう一端の電源電圧近くまで上昇する。信号線１３０に接続される画素回路１００が無い場合に信号線１３０の電位が電源電圧近くまで上昇しないように、信号線１３０の電位を固定するための電圧源やダミーの画素回路などを信号線１３０に接続しても構わない。
【００２８】
時刻ｔ３〜ｔ５では、時刻ｔ０〜ｔ２と同様な動作により、画素アレイ１１０の次の行の画素回路１００のフォトダイオード２００のリセットを行う。このような動作により、全ての画素回路１００の行のリセットを行う。その後、所望の露光時間が経過した後に、時刻ｔ６から画素回路１００のフォトダイオード２００に蓄積された光電荷を行順次で読み出す動作を開始する。時刻ｔ６で選択信号ＳＥＬ（１）をハイレベルとすることにより、再び、図１（ａ）の画素アレイ１１０中の第１行の画素回路１００が信号線１３０に接続される。この時、リセット信号ＲＥＳ（１）がハイレベルであり、リセットトランジスタ２４０がオン状態であるため、検出ノード２２０と信号線１３０の電位はＶｓ＋Ｖｇｓ（本例ではＶＭ＋Ｖｇｓ）となる。時刻ｔ７でリセット信号ＲＥＳ（１）がローレベルとなりリセットトランジスタ２４０がオフ状態となり、検出ノード２２０のリセットが解除される。この時、検出ノード２２０と信号線１３０の電位は、それぞれおよそＶｓ＋Ｖｇｓとなっており、画素回路１００のリセット信号を出力する状態となる。時刻ｔ８〜９で参照信号ＲＡＭＰをスロープアップし、参照信号ＲＡＭＰの電位が信号線１３０の電位を上回って、コンパレータ１６０の出力が反転するまでの時間をカウンタ１７０はカウントする。そのカウント結果であるデジタル値が、画素回路１００のリセット信号のアナログデジタル変換結果となる。時刻ｔ１０で、転送信号ＴＸ（１）をハイレベルとすることにより、転送トランジスタ２１０をオン状態とし、フォトダイオード２００から検出ノード２２０へ光電変換によって生じた電荷（電子）を転送する。該電子は検出ノード２２０に付随する容量によって電圧に変換されて、検出ノード２２０の電位は低下する。この時、この低下分は、増幅トランジスタ２３０と電流源１４０によって構成されるソース接地増幅回路によって増幅されて、信号線１３０に出力される。ソース接地増幅回路は反転増幅器であるため、信号線１３０の電位は上昇する。時刻ｔ１１で、転送信号ＴＸ（１）をローレベルとし、電子の転送を終了する。時刻ｔ１２〜１３で参照信号ＲＡＭＰを再びスロープアップし、参照信号ＲＡＭＰの電位が信号線１３０の電位を上回って、コンパレータ１６０の出力が反転するまでの時間をカウンタ１７０はカウントする。そのカウント結果であるデジタル値が、画素回路１００の光信号のアナログデジタル変換結果となる。これを前述のリセット信号のアナログデジタル変換結果と差分をとることにより、最終的なデジタル信号値を得る。差分の取り方は種々ありうるが、一例としては、リセット信号のアナログデジタル変換時には、カウンタ１７０にてダウンカウントを行い、光信号のアナログデジタル変換時には、カウンタ１７０にてアップカウントを行うといった動作がありうる。カウンタ１７０毎の最終的なデジタル信号値は順次、水平走査回路１８０を介して出力回路１９０を送られる。時刻ｔ１４〜１５では、次に読み出す行の画素回路１００について時刻ｔ６〜１４と同様の読み出し動作が行われる。このように、行順次にて読み出しが行われる。
【００２９】
上述のように、本実施例においては、増幅トランジスタ２３０のソース電位Ｖｓをフォトダイオード２００のアノード電位Ｖｗより高くすることにより、フォトダイオード２００の飽和電荷量を増加することを可能としている。
【００３０】
検出ノード２２０の容量をＣｆｄとすると、検出ノード２２０に飽和電荷量Ｑｐｄが転送される場合、検出ノード２２０の電位ＶｆｄはＶｆｄ＝Ｑｐｄ／Ｃｆｄになる。Ｑｐｄ＝Ｃｐｄ×（Ｖｓ＋Ｖｇｓ−Ｖｗ）を用いると、Ｖｆｄ＝（Ｃｐｄ／Ｃｆｄ）×（Ｖｓ＋Ｖｇｓ−Ｖｗ）である。飽和電荷量Ｑｐｄが転送されると、検出ノード２２０の電位は、リセット時の電位（Ｖｓ＋Ｖｇｓ）から、飽和電荷量の転送時の電位（Ｃｐｄ／Ｃｆｄ）×（Ｖｓ＋Ｖｇｓ−Ｖｗ）へ変化しうる。増幅トランジスタ２３０のリニアリティを確保するためには、リセット時の検出ノード２２０の電位Ｖｆｄと飽和電荷量の転送時の検出ノード２２０の電位の差ΔＶをΔＶ≦Ｖｇｓ−Ｖｔｈにすればよい。つまり、Ｖｓ＋Ｖｇｓ−（Ｃｐｄ／Ｃｆｄ）×（Ｖｓ＋Ｖｇｓ−Ｖｗ）≦Ｖｇｓ−Ｖｔｈである。これを変形すると、Ｃｆｄ／Ｃｐｄ≦（Ｖｓ＋Ｖｇｓ−Ｖｗ）／（Ｖｓ＋Ｖｔｈ）となる。さらに変形すると、（Ｖｓ＋Ｖｔｈ）＊Ｃｆｄ／Ｃｐｄ−Ｖｇｓ≦Ｖｓ−Ｖｗとなる。
【００３１】
第１実施例ではトランジスタ２１０、２３０、２４０、２５０のボディに接地電位ＧＮＤが供給される。トランジスタ２１０、２３０、２４０、２５０のボディに供給される接地電位ＧＮＤは、電位Ｖｗとして供給される接地電位ＧＮＤと同じである。図２（ａ）に示すように、フォトダイオード２００とトランジスタ２１０、２３０、２４０、２５０とを共通のウェル２０３に配置することで、トランジスタ２１０、２３０、２４０、２５０のボディに供給される電位を、電位Ｖｗと同じにすることができる。
【００３２】
図４（ａ）は、図２（ｂ）に示した第１実施例を変形した第２実施例を示す。第２実施例において第１実施例と同じでよい点については説明を省略する。フォトダイオード２００のアノード（半導体領域２０２）には電位Ｖｗとして負電位ＶＬが供給されるように構成される。増幅トランジスタ２３０のソース（半導体領域２３１）には電位Ｖｓとして負電位ＶＬより高い接地電位ＧＮＧを供給するように構成される（Ｖｗ＝ＶＬ＜ＧＮＤ＝Ｖｓ）。これにより、第１実施と同様に、フォトダイオード２００の飽和電荷量を増加することを可能としている。この場合、フォトダイオード２００に保持可能な電荷量Ｑｐｄは、第１実施例と同様に、フォトダイオードの容量をＣｐｄ、増幅トランジスタ２３０のゲート・ソース間の電圧をＶｇｓとして、Ｑｐｄ＝Ｃｐｄ×（Ｖｓ＋Ｖｇｓ−Ｖｗ）である。Ｖｓ＝ＧＮＤ＝０Ｖ、Ｖｗ＝ＶＬ＜０として、Ｑｐｄ＝Ｃｐｄ×（Ｖｇｓ−ＶＬ）となり、負電位ＶＬの分、増加する（Ｑｐｄ＝Ｃｐｄ×Ｖｇｓ＋｜ＶＬ｜となる）。また、第１実施例と比較して、増幅トランジスタ２３０のソース電位Ｖｓは接地電位ＧＮＤまで下がることにより、検出ノード２２０のリセットを行った後の信号線１３０の電位を、第１実施例の電位ＶＭ＋Ｖｇｓから電位Ｖｇｓへと、下げることが可能となる。これにより、信号線１３０における電圧のダイナミックレンジの拡大を行うことが可能となる。
【００３３】
図４（ｂ）は、図４（ａ）に示した第２実施例を変形した第３実施例を示す。第３実施例において第２実施例と同じでよい点については説明を省略する。第２実施例ではトランジスタ２１０、２３０、２４０、２５０のボディに負電位ＶＬが供給される。トランジスタ２１０、２３０、２４０、２５０のボディに供給される負電位ＶＬは、電位Ｖｗとして供給される負電位ＶＬと同じであることが好ましいが、異なっていてもよい。フォトダイオード２００とトランジスタ２１０、２３０、２４０、２５０とを共通のウェルに配置することで、トランジスタ２１０、２３０、２４０、２５０のボディに供給される電位を、電位Ｖｗと同じにすることができる。共通のウェルを用いることで、フォトダイオード２００との間でウェルを分ける必要がなくなるため、画素回路の微細化において有利となる。
【００３４】
なお、第１実施例、第２実施例、第３実施例のいずれも増幅トランジスタ２３０はソース接地増幅回路を構成しうる。増幅トランジスタ２３０のソースの電位Ｖｓが固定電位であれば、第１実施例のように電位Ｖｓが接地電位ＧＮＤでなくても、ソース接地増幅回路の一種とみなすことができる。
【００３５】
図５（ａ）に、第２実施例を変形した第４実施例を示す。第４実施例において第２実施例と同じでよい点については説明を省略する。第４実施例では、スイッチとしての接続トランジスタ２６０と容量素子２７０とが追加される。接続トランジスタ２６０はリセットトランジスタ２４０と検出ノード２２０を接続する。接続トランジスタ２６０はリセットトランジスタ２４０に直列に接続される。容量素子２７０は２つの端子を有し、容量素子２７０の一方の端子が接続トランジスタ２６０に接続され、容量素子２７０の他方の端子が増幅トランジスタ２３０のドレインに接続される。容量素子２７０はリセットトランジスタ２４０に並列に接続される。容量素子２７０は接続トランジスタ２６０に直列に接続される。
【００３６】
接続トランジスタ２６０を常時オン状態で駆動することにより、検出ノード２２０に付随する容量を増加することが可能となる。これにより、同じ量の光電荷が転送トランジスタ２１０から転送されてきたときの検出ノード２２０、信号線１３０の電位変動を抑えて、光量に対する読み出し可能な電圧レンジを広げることが可能となる。なお、他のトランジスタの駆動については、第１実施例と同様である。また、検出ノード２２０に付随する容量を増加させないで駆動する場合は、接続トランジスタ２６０のゲートを駆動する制御信号ＣＯＮをリセット信号リセット信号ＲＥＳと同様に駆動すればよい。この時、検出ノード２２０に付随する容量は図５と同様である。これにより、検出ノード２２０の容量を増加しないで駆動するモードの特性劣化を抑えることが可能となる。
【００３７】
図５（ｂ）に、第４実施例を変形した変形した第５実施例を示す。第５実施例において第４実施例と同じでよい点については説明を省略する。第５実施例ではスイッチトランジスタ２８０とスイッチトランジスタ２９０とが追加される。スイッチトランジスタ２８０は容量素子２７０の他方の端子と増幅トランジスタ２３０のドレインを接続する。スイッチトランジスタ２９０は容量素子２７０の他方の端子と電位ＶＲを供給する電位供給部に接続する。容量素子２７０を検出ノード２２０に接続して読み出す際、スイッチトランジスタ２８０、２９０を用いて、信号線１３０の電圧のダイナミックレンジの更なる拡大を行うことが可能となる。
【００３８】
図３（ａ）は第４実施例における画素回路１００の動作を示すタイミングチャートである。時刻ｔ０において、制御信号ＣＯＮ、選択信号選択信号ＳＥＬがハイレベルであり、接続トランジスタ２６０と選択トランジスタ２５０は導通状態となっている。また、リセット信号リセット信号ＲＥＳがハイレベルからローレベルへと遷移する。よって、リセットトランジスタ２４０、スイッチトランジスタ２９０がオフ状態へと遷移する。この時、検出ノード２２０と信号線１３０はリセットレベル、容量素子２７０のスイッチトランジスタ２９０に接続された端子（他方の端子）は電位ＶＲとなる。尚、電位ＶＲは、検出ノード２２０と信号線１３０のリセットレベルよりも低い。時刻ｔ１において、リセット信号リセット信号ＲＥＳＢがハイレベルとなり、容量素子２７０のスイッチトランジスタ２９０に接続された端子（他方の端子）と信号線１３０が接続される。この時、信号線１３０の電位は、リセットレベルからおよそ電位ＶＲへと低下する。容量素子２７０のスイッチトランジスタ２９０に接続された端子（他方の端子）と信号線１３０が接続されると、一瞬、容量素子２７０のスイッチトランジスタ２９０に接続された端子（他方の端子）の電位が持ち上げられる。これにより、検出ノード２２０の電位が持ち上がるが、増幅トランジスタ２３０により、容量素子２７０のスイッチトランジスタ２９０に接続された端子（他方の端子）の電位は、ほぼ元の電位ＶＲへと戻される。よって、信号線１３０の電位も電位ＶＲへと低下する。検出ノード２２０の電位の上昇分は、信号線１３０のリセットレベルとＶＲの差分を、増幅トランジスタ２３０が構成するソース接地増幅回路のゲインで割った値に抑えられる。時刻ｔ２に転送信号ＴＸがハイレベルとなることにより、光電荷が検出ノード２２０に含まれるフローティングディフュージョン（半導体領域２２１）へ転送され、検出ノード２２０の電位が低下し、信号線１３０の電位が上昇する。この時、信号線１３０の電位は、リセットレベルよりも低いＶＲが基準となるため、信号線１３０の電圧のダイナミックレンジの拡大を行うことが可能となる。
【００３９】
図６（ａ）に、図１（ａ）におけるコンパレータ１６０に適用可能な第６実施例を示す。第６実施例においては、信号線１３０の電位と参照信号ＲＡＭＰとを、オペアンプ３４０を用いて比較している。
【００４０】
図６（ｂ）に、図１（ａ）におけるコンパレータ１６０に適用可能な第７実施例を示す。第７実施例においては、信号線１３０の電位をバイナリウェイトの容量素子群３６０から供給される信号と比較を行う、逐次比較型のＡＤ変換を行うことができる。
【００４１】
図６（ｃ）に、図１（ａ）におけるコンパレータ１６０に適用可能な第８実施例を示す。第８実施例においては、信号線１３０とオペアンプ３４０の間に、スイッチ３７０と容量素子３８０で構成されるサンプルホールド部と、バッファ３９０と、を有する。このような構成では、信号線１３０の信号を容量素子３８０にホールドし、オペアンプ３４０で所定の信号と比較動作を行っている間に、信号線１３０では次の信号の読み出しを開始できるため、高速化に有利である。
【００４２】
また、本実施形態においては、画素回路１００において、増幅トランジスタ２３０を用いたソース接地増幅回路を採用しているため、画素回路１００において１よりも大きなゲインをかけることが可能である。これにより、後段ゲインを減らすことが可能であり、スイッチ３７０のオフにより発生するｋＴＣノイズの増幅を抑制することが可能となり、ＳＮ低下のデメリットを抑えることが可能となっている。
【００４３】
図７（ａ）に、図１（ａ）におけるコンパレータ１６０に適用可能な第９実施例を示す。第９実施例においては、２つのスイッチ３７０と容量素子３８０とバッファ３９０を設けることで、２本の信号線１３０、１３１の信号を２つの容量素子３８０にホールドし、これらを順次、オペアンプ３４０に入力し比較動作を行うことも可能である。
【００４４】
図７（ｂ）に、図１（ａ）におけるコンパレータ１６０に適用可能な第１０実施例示す。第９実施例においては、画素回路１００毎にサンプルホールド部を設けている。画素回路１００毎に電流源４００とリセットレベル用のサンプルホールド部（スイッチ４１０、容量素子４２０）と信号用のサンプルホールド部（スイッチ４３０、容量素子４４０）を有する。これにより、全ての画素回路１００で同時にフォトダイオード２００のリセット、検出ノード２２０のリセットレベルの読み出し、信号レベルの読み出しを行うことが可能となり、ローリング歪を低減することが可能となる。
【００４５】
図８に、図１（ａ）の形態に適用可能な第１１実施例を説明する。以下では、実施例１との相違点についてのみ、説明する。図８（ａ）に示す光電変換装置は、光電変換チップ３００と信号処理チップ３１０の２枚のチップを用いて構成される。光電変換チップ３００と信号処理チップ３１０とが積層されている。フォトダイオード２００と増幅トランジスタ２３０とが光電変換チップ３００の同一の半導体層に設けられる。信号処理チップ３１０は、増幅トランジスタ２３０から出力されたアナログ信号に基づくデジタル信号を処理する処理回路を有する。信号処理チップ３１０は、光電変換チップ３００の半導体層に積層された別の半導体層を含み、当該別の半導体層に処理回路が設けられている。光電変換チップ３００と信号処理チップ３１０との電気的な接続は、様々な手段で実現可能である。電気的な接続は、例えば、半導体層を貫通する貫通電極（ＴＳＶ）による接続、各チップの配線同士の直接接合による接続、チップ間のバンプによる接続、各チップにボンディングされたワイヤ（ボンディングワイヤ）による接続などを採用できる。このように、画素回路１００以外の回路を光電変換チップ３００とは別の信号処理チップ３１０に配置することで、光電変換チップ３００に占める画素回路１００の面積を大きくすることができる。そんため、フォトダイオード２００の面積を拡大したり、画素数を高めたり、光電変換装置を小型化したりすることが可能となる。
【００４６】
図８（ｂ）に示すように、光電変換チップ３００は画素回路群３２０〜３２３を有し、図８（ｃ）に示すように、信号処理チップ３１０は信号処理回路３３０〜３３３を有する。画素回路群３２０〜３２３の各々は例えば画素回路の列に対応する。信号処理回路３３０〜３３３はそれぞれ、画素回路群３２０〜３２３から供給される画素信号を列並列に処理する。その他画素回路群、信号処理回路も同様の処理動作となり、結果として行順次読出しが行われる。信号処理回路３３０〜３３３は例えば、図１（ａ）の電流源１４０、コンパレータ１６０、カウンタ１７０を含む。垂直走査回路１２０や参照信号生成器１５０も信号処理チップ３１０側に設けることができる。画素回路１００はＮ型トランジスタのみを用いて構成可能であるため、光電変換チップ３００はＰ型トランジスタを用いずにＮ型トランジスタのみで構成可能である。これにより、プロセスコストの削減が可能となる。なお、画素回路１００の一部のトランジスタを信号処理チップ３１０に配置することができる。あるいは、信号処理回路の一部を画素回路１００に取り込むことができる。例えば上述した増幅トランジスタ２３０を、コンパレータ１６０の差動対の入力トランジスタとして用いてもよい。
【００４７】
なお、上記実施例では、電子蓄積タイプのフォトダイオードとＮ型のトランジスタを用いて説明したが、これに限られない。ホール蓄積タイプのフォトダイオードやＰ型のトランジスタを用いても構わない。また、上記では、１つの画素の列に信号線１３０が１本の構成を例にとって説明したが、複数行の画素を同時に読み出す複数本構成であっても構わない。また、上記では、１つの検出ノード２２０に１つのフォトダイオード２００が電荷を転送する構成を例にとって説明したが、複数のフォトダイオードで１つの検出ノード２２０を共有し、選択して電荷を転送する構成でも構わない。また、画素回路１００間で信号の加算を行っても構わない。
【００４８】
図１（ｂ）に示した機器９１９１について詳細に説明する。実装部材９２０は、セラミックパッケージやプラスチックパッケージ、プリント配線板、フレキシブルケーブル、半田、ワイヤボンディングなどを含む。光学系９４０は、例えばレンズやシャッター、フィルター、ミラーである。制御装置９５０、例えばＡＳＩＣなどの半導体デバイスである。処理装置９６０は、例えばＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成する、例えばＣＰＵ（中央処理装置）やＡＳＩＣ（特定用途向け集積回路）などの半導体デバイスである。表示装置９８０は、例えばＥＬ表示装置や液晶表示装置である。記憶装置９７０は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリであり、例えば磁気デバイスや半導体デバイスである。機械装置ＭＣＨＮはモーターやエンジン等の可動部あるいは推進部を有する。
【００４９】
図１（ａ）に示した機器９１９１は、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器でありうる。カメラにおける機械装置９９０はズーミングや合焦、シャッター動作のために光学系９４０の部品を駆動することができる。また、機器９１９１は、車両や船舶、飛行体、人工衛星などの輸送機器（移動体）でありうる。輸送機器における機械装置９９０は移動装置として用いられうる。輸送機器としての機器９１９１は、光電変換装置９３０を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置９６０は、光電変換装置９３０で得られた情報に基づいて移動装置としての機械装置９９０を操作するための処理を行うことができる。また、機器９１９１は、分析機器や、医療機器でありうる。
【００５０】
本実施形態による光電変換装置９３０は、その設計者、製造者、販売者、購入者および／または使用者に、高い価値を提供することができる。そのため、光電変換装置９３０を機器９１９１に搭載すれば、機器９１９１のも高めることができる。よって、機器９１９１の製造、販売を行う上で、本実施形態の光電変換装置９３０の機器９１９１への搭載を決定することは、光電変換装置９３０の価値を高める上で有利である。
【００５１】
本開示に含まれる実施形態には、文章として記載したことだけでなく、文章から読み取れるすべての事項および添付した図面から読み取れるすべての事項を含む。本実施形態は、発明の思想を逸脱しない範囲で構成要素の追加、削除あるいは置換が可能である。
【符号の説明】
【００５２】
２００  フォトダイオード
２２０  検出ノード
２３０  増幅トランジスタ
２４０  リセットトランジスタ
【図１】
2020043228.tif 000003
【図２】
2020043228.tif 000004
【図３】
2020043228.tif 000005
【図４】
2020043228.tif 000006
【図５】
2020043228.tif 000007
【図６】
2020043228.tif 000008
【図７】
2020043228.tif 000009
【図８】
2020043228.tif 000010