(57)【要約】【課題】デバイスの特性を向上する。【解決手段】実施形態の磁気デバイスは、基板８０の上方に設けられた第１の磁性体１２Ａと、基板８０と第１の磁性体１２Ａとの間の第２の磁性体１１Ａと、第１の磁性体１２Ａと第２の磁性体１１Ａとの間の非磁性体１３Ａと、基板８０と第２の磁性体１１Ａとの間に設けられ、アモルファス層を含む第１の層１９９Ａと、第１の層１９９Ａと第２の磁性体１１Ａとの間に設けられ、結晶層を含む第２の層１９０Ａと、を含む。【選択図】      図１
2020155442.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に設けられた第１の磁性体と、
前記基板と前記第１の磁性体との間の第２の磁性体と、
前記第１の磁性体と前記第２の磁性体との間の非磁性体と、
前記基板と前記第２の磁性体との間に設けられ、アモルファス層を含む第１の層と、
前記アモルファス層と前記第２の磁性体との間に設けられ、結晶層を含む第２の層と、
を具備する磁気デバイス。
【請求項２】
前記第２の磁性体は、第１の磁性層と、前記第１の磁性層と前記第２の層との間の第２の磁性層と、前記第１の磁性層と前記第２の磁性層との間の非磁性層と、を含む、
請求項１に記載の磁気デバイス。
【請求項３】
前記第２の磁性体は、ＳＡＦ構造を有する、
請求項１又は２に記載の磁気デバイス。
【請求項４】
前記アモルファス層は、ホウ化物層を含む、
請求項１乃至３のいずれか１項に記載の磁気デバイス。
【請求項５】
前記結晶層は、ルテニウム及び白金のうちいずれか一方を含む、
請求項１乃至４のいずれか１項に記載の磁気デバイス。
【請求項６】
前記結晶層は、ルテニウム及び白金のうちいずれか一方とタンタルとの積層体である、
請求項１乃至５のうちいずれか１項に記載の磁気デバイス。
【請求項７】
前記アモルファス層の膜厚は、前記結晶層の膜厚以上である、
請求項１乃至６のうちいずれか１項に記載の磁気デバイス。
【請求項８】
前記アモルファス層の膜厚は、０．５ｎｍ以上であり、
前記結晶層の膜厚は、０．５ｎｍ以上、２ｎｍ以上である、
請求項１乃至６のうちいずれか１項に記載の磁気デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気デバイスに関する。
【背景技術】
【０００２】
磁気抵抗効果素子の特性の向上のために、素子の構造及び素子の構成部材に関する研究及び開発が、推進されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１６／００６４６４８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
デバイスの特性を向上する。
【課題を解決するための手段】
【０００５】
本実施形態の磁気デバイスは、基板の上方に設けられた第１の磁性体と、前記基板と前記第１の磁性体との間の第２の磁性体と、前記第１の磁性体と前記第２の磁性体との間の非磁性体と、前記基板と前記第２の磁性体との間に設けられ、アモルファス層を含む第１の層と、前記アモルファス層と前記第２の磁性体との間に設けられ、結晶層を含む第２の層と、を含む。
【図面の簡単な説明】
【０００６】
【図１】実施形態の磁気デバイスの基本例を示す図。
【図２】実施形態の磁気デバイスの構造例を示す図。
【図３】実施形態の磁気デバイスの特性を示す図。
【図４】実施形態の磁気デバイスの特性を示す図。
【図５】実施形態の磁気デバイスの特性を示す図。
【図６】実施形態の磁気デバイスの特性を示す図。
【図７】実施形態の磁気デバイスの特性を示す図。
【図８】実施形態の磁気デバイスの特性を示す図。
【図９】実施形態の磁気デバイスの特性を示す図。
【図１０】実施形態の磁気デバイスの変形例を説明するための図。
【図１１】実施形態の磁気デバイスの適用例を説明するための図。
【図１２】実施形態の磁気デバイスの適用例を説明するための図。
【図１３】実施形態の磁気デバイスの適用例を説明するための図。
【発明を実施するための形態】
【０００７】
［実施形態］  
以下、図面（図１乃至図１３）を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付す。  
また、以下の各実施形態において、末尾に区別化のための数字／英字を伴った参照符号（例えば、ワード線ＷＬ、ビット線ＢＬ、各種の電圧及び信号など）を付された構成要素が、相互に区別されなくとも良い場合、末尾の数字／英字が省略された記載（参照符号）が用いられる。
【０００８】
（１）  実施形態  
図１乃至図９を参照して、第１の実施形態の磁気デバイス及びその製造方法について、説明する。
【０００９】
（ａ）  基本例  
図１を用いて、本実施形態の磁気デバイスの基本例について、説明する。
【００１０】
図１は、本実施形態の磁気抵抗効果素子の基本例の構造を示す模式的断面図である。
【００１１】
図１に示されるように、本実施形態の磁気抵抗効果素子４００Ａは、２つの磁性体１１Ａ，１２Ａ、非磁性体１３Ａ、及び、下地層（非磁性体）１９Ａを含む。
【００１２】
磁性体１１Ａ，１２Ａのそれぞれは、基板８０の表面に対して垂直な方向（ここでは、Ｚ方向）において、基板の上方に設けられている。
【００１３】
磁性体１１Ａは、磁性体１２Ａと基板８０との間に設けられている。磁性体１１Ａは、少なくとも１つの磁性層１１１Ａを含む。
【００１４】
磁性体１１Ａは、例えば、２つの磁性層１１１Ａ，１１５Ａ、及び、非磁性層１１６Ａを含む。磁性層１１１Ａは、磁性層１１５ＡのＺ方向における上方に設けられている。非磁性層１１６Ａが、２つの磁性層１１１Ａ，１１５Ａ間に設けられている。非磁性層１１６Ａは、金属層である。  
このように、磁性体１１Ａは、Ｚ方向に積層された複数の層１１１Ａ，１１５Ａ，１１６Ａを含む積層体である。
【００１５】
例えば、磁性体１１Ａは、ＳＡＦ（synthetic antiferromagnetic）構造を有する。磁性体１１Ａの２つの磁性層１１１Ａ，１１５Ａは、非磁性の金属層１１６Ａを介して、反強磁性的に結合される。ＳＡＦ構造において、磁性層１１１Ａの磁化の向きは、磁性層１１５Ａの磁化の向きとは反対の向きに設定される。
【００１６】
以下において、磁性体１１Ａは、ＳＡＦ構造（又はＳＡＦ層）１１Ａともよばれる。
【００１７】
非磁性体１３Ａは、磁性体１１Ａと磁性体１２Ａとの間に設けられている。
【００１８】
下地層１９Ａは、ＳＡＦ構造１１Ａと基板８０との間に設けられている。  
下地層１９Ａは、積層体である。下地層１９Ａは、複数の層１９０Ａ，１９９Ａを含む。層１９９Ａは、磁性体１１Ａと基板８０との間に設けられている。層１９０Ａは、磁性体１１Ａと層１９９Ａとの間に設けられている。このように、下地層１９Ａは、Ｚ方向に積層された複数の層を含む積層体である。
【００１９】
下地層１９Ａは、磁性体１１Ａの特性を改善するための層として機能する。
【００２０】
１以上の層（部材）が、基板８０と磁性体１１Ａとの間に設けられてもよい。
【００２１】
本実施形態の磁気デバイスは、磁気抵抗効果素子である。本実施形態の磁気抵抗効果素子４００Ａは、２つの磁性体１１Ａ，１２Ａの相対的な磁化配列に応じて、複数の抵抗状態（磁気抵抗値、抵抗値）を取り得る。
【００２２】
本実施形態において、下地層１９Ａの層１９９Ａは、アモルファス層を含む層（以下では、アモルファス層とよばれる）である。  
本実施形態において、下地層１９Ａの層１９０Ａは、結晶層を含む層（以下では、結晶層とよばれる）である。結晶層１９０Ａは、単層構造又は積層構造を有する。
【００２３】
アモルファス層１９９Ａは、Ｚ方向において結晶層１９０Ａの下方に設けられている。アモルファス層１９９Ａは、アモルファス層１９９Ａより下方の層（例えば、基板８０又は導電層）の結晶特性（結晶情報及び欠陥情報など）がアモルファス層１９９Ａより上方の層（例えば、層１９０Ａ及び磁性体１１Ａ）に伝搬（転写）されるのを防止する。  
結晶層１９０Ａは、磁性体１１Ａの結晶成長を促進させ得る。
【００２４】
アモルファス層１９９Ａより下方の層の結晶特性の伝搬がアモルファス層１９９Ａによって防止されるため、磁性体１１Ａは、結晶層１９０Ａの結晶特性に概ね依存して結晶成長する。それゆえ、本実施形態において、磁性体１１Ａの結晶の均一性が、向上する。
【００２５】
また、アモルファス層１９９Ａは、比較的高い平坦性を有する。これによって、アモルファス層１９９Ａ上に設けられる結晶層１９０Ａ、磁性体１１Ａ，１２Ａ及び非磁性体１３Ａの平坦性も向上する。
【００２６】
この結果として、本実施形態の磁気抵抗効果素子において、磁性体１１Ａ，１２Ａの磁気特性は、改善される。  
これよって、本実施形態の磁気抵抗効果素子（磁気デバイス）の特性は、向上する。
【００２７】
（ｂ）  構造例  
図２を用いて、本実施形態の磁気抵抗効果素子（ＭＴＪ素子）の構造について、説明する。
【００２８】
図２は、本実施形態の磁気抵抗効果素子の構造例を示す模式的断面図である。図２において、図示の明確化のため、素子を覆う保護膜及び層間絶縁膜の図示は、省略される。
【００２９】
図２に示されるように、本実施形態の磁気抵抗効果素子４００は、長方形状の断面形状を有している。但し、本実施形態の磁気抵抗効果素子４００は、台形状の断面形状を有してもよい。例えば、本実施形態のＭＴＪ素子４００は、円形状、楕円形状、又は、四角形状（例えば、正方形状、又は、長方形状）の平面形状（Ｚ方向から見た形状）を有している。また、四角形状の平面形状のＭＴＪ素子において、四角形状の平面形状の磁性層の角が、丸くなる（ラウンドする）こともある。
【００３０】
本実施形態の磁気抵抗効果素子４００は、積層体１０，１９及び２つの電極３０，３１を含む。積層体１０は、２つの電極３０，３１の間に設けられている。積層体１９は、積層体１０と電極３０との間に設けられている。
【００３１】
電極３０は、磁気抵抗効果素子４００のＺ方向における一端側に設けられている。電極３１は、磁気抵抗効果素子４００のＺ方向における他端側に設けられている。電極３１は、Ｚ方向において電極３０の上方に設けられている。以下において、電極３０は、下部電極３０とよばれ、電極３１は、上部電極３１とよばれる。
【００３２】
電極３０，３１の材料は、例えば、タングステン（Ｗ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、及び窒化チタン（ＴｉＮ）などのうち少なくとも１つを含む。
【００３３】
尚、各電極３０，３１は、単層構造でもよいし、多層構造でもよい。
【００３４】
積層体１０は、２つの磁性体１１，１２及び非磁性体１３を少なくとも含む。
【００３５】
磁性体１１は、下部電極３０と非磁性体１３との間に設けられている。磁性体１２は、上部電極３１と非磁性体１３との間に設けられている。非磁性体１３は、２つの磁性体１１，１２間に設けられている。非磁性体１３を介した２つの磁性体１１，１２間において、磁気トンネル接合（ＭＴＪ）が形成される。
【００３６】
以下において、磁気トンネル接合を含む磁気抵抗効果素子は、ＭＴＪ素子とよばれる。非磁性体１３は、トンネルバリア層１３とよばれる。トンネルバリア層１３は、例えば、酸化マグネシウム（ＭｇＯ）を含む絶縁膜である。
【００３７】
磁性体１２は、磁化を有する。磁性体１２の磁化の向きは、可変である。以下において、磁化の向きが可変な磁性体１２は、記憶層１２とよばれる。記憶層１２は、自由層、磁化可変層又は磁化自由層とよばれる場合もある。
【００３８】
記憶層１２は、電極３１とトンネルバリア層１３との間に設けられている。記憶層１２は、電極３１に接触する。但し、電極３１と記憶層１２との間に、１以上の層（以下では、キャップ層とよばれる）が設けられてもよい。キャップ層は、例えば、酸化マグネシウム層を含んでもよい。  
例えば、記憶層１２は、コバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含む。
【００３９】
磁性体１１は、ＳＡＦ構造を有する積層体である。ＳＡＦ構造の磁性体１１は、２つの磁性層１１１，１１５及び非磁性層１１６を含む。非磁性層１１６は、金属層である。非磁性層１１６は、例えば、ルテニウム膜（Ｒｕ膜）である。
【００４０】
磁性層１１１，１１５のそれぞれは、磁化を有する。磁性層１１５の磁化の向きは、磁性層１１１の磁化の向きの反対である。２つの磁性層１１１，１１５は、金属層１１６を介して、反強磁性的に結合する。これによって、２つの磁性層１１１，１１５の磁化は、互いに固定される。
【００４１】
以下において、ＳＡＦ構造（磁性体）１１の２つの磁性層１１１，１１５のうち、上部電極３１側の磁性層１１１は、参照層１１１とよばれる。参照層１１１は、ピン層、ピンド層、磁化固定層、又は、磁化不変層とよばれる場合もある。ＳＡＦ構造（磁性体）１１の２つの磁性層のうち、下部電極３０側の磁性層１１５は、シフトキャンセル層１１５とよばれる。尚、ＳＡＦ構造１１が、参照層とよばれる場合もある。
【００４２】
シフトキャンセル層１１５は、参照層１１１の漏れ磁場を低減する。これによって、参照層１１１の漏れ磁場に起因する記憶層１２の磁化への悪影響（例えば、磁界シフト）が、抑制される。
【００４３】
例えば、参照層１１１は、コバルト鉄ボロン（ＣｏＦｅＢ）又はホウ化鉄（ＦｅＢ）を含む。また、参照層１１１は、コバルト白金（ＣｏＰｔ）、コバルトニッケル（ＣｏＮｉ）、又はコバルトパラジウム（ＣｏＰｄ）を含んでもよい。例えば、参照層１１１は、これらの材料を用いた合金膜又は積層膜（例えば、人工格子膜）である。  
例えば、シフトキャンセル層１１５の材料は、参照層１１１の材料と同じである。
【００４４】
参照層１１１の磁化の向き及びシフトキャンセル層１１５の磁化の向きは、不変（固定状態）である。参照層１１１及びシフトキャンセル層１１５の磁化の向きが「不変である」或いは「固定状態である」とは、記憶層１２の磁化の向きを反転させるための電流又は電圧がＭＴＪ素子４００に供給された場合に、その電流又は電圧の供給の前後で参照層１１１及びシフトキャンセル層１１５の磁化の向きが変化しないことを意味する。参照層１１１及びシフトキャンセル層１１５の磁化の向きが不変であるように、記憶層１２の磁化反転しきい値、参照層１１１の磁化反転しきい値、及びシフトキャンセル層１１５の磁化反転しきい値が、それぞれ制御される。例えば、磁化反転しきい値の制御のために、記憶層と参照層（及びシフトキャンセル層）とが同じ材料系であれば、参照層１１１の膜厚が、記憶層１２の膜厚より厚くされる。
【００４５】
例えば、記憶層１２、参照層１１１及びシフトキャンセル層１１５のそれぞれは、垂直磁気異方性を有する。記憶層１２の磁化、参照層１１１の磁化及びシフトキャンセル層１１５の磁化の方向は、層１１２（及び層１１１，１１５）の層面（膜面）に対してほぼ垂直な方向に沿う。磁性層１２，１１１，１１５の磁化の方向（磁化容易軸方向）は、磁性層１２，１１１，１１３の積層方向にほぼ平行な方向である。
【００４６】
記憶層１２の磁化は、下部電極３０側又は上部電極３１側のいずれかを向く。参照層１１１の固定状態の磁化は、ＳＡＦによって下部電極３０側及び上部電極３１側のいずれか一方の向きに設定（固定）されている。
【００４７】
ＭＴＪ素子４００の抵抗状態（抵抗値）は、記憶層１２の磁化の向きと参照層１１１の磁化の向きとの相対的な関係（磁化配列）に応じて、変わる。  
記憶層１２の磁化の向きが、参照層１１１の磁化の向きと同じである場合（ＭＴＪ素子４００の磁化配列が、平行配列状態である場合）、ＭＴＪ素子４００は、第１の抵抗値Ｒ１を有する。記憶層１２の磁化の向きが、参照層１１１の磁化の向きと異なる場合（ＭＴＪ素子４００の磁化配列が、反平行配列状態である場合）、ＭＴＪ素子４００は、第１の抵抗値Ｒ１より高い第２の抵抗値Ｒ２を有する。
【００４８】
本実施形態において、ＭＴＪ素子４００における平行配列状態は、Ｐ状態とも表記され、ＭＴＪ素子４００における反平行配列状態は、ＡＰ状態とも表記される。
【００４９】
例えば、ＳＴＴ（Spin torque transfer）によって、記憶層の磁化の向きがスイッチングされる場合、書き込み電流が、ＭＴＪ素子４００に供給される。
【００５０】
書き込み電流が、記憶層１２から参照層１１１へ流れるか、又は、参照層１１１から記憶層１２へ流れるかに応じて、ＭＴＪ素子４００の磁化配列状態におけるＡＰ状態からＰ状態への変化、又は、ＭＴＪ素子４００の磁化配列状態におけるＰ状態からＡＰ状態への変化が、制御される。書き込み電流の電流値は、参照層１１１の磁化反転しきい値より小さく、記憶層１２の磁化反転しきい値以上に設定される。これによって、記憶層１２の磁化スイッチングに寄与するスピントルクが、記憶層１２に印加される。
【００５１】
ＭＴＪ素子４００の磁化配列状態が、ＡＰ状態からＰ状態へ変化される場合、参照層１１１の磁化の向きと同じ向きのスピン（電子）のスピントルクが、記憶層１２の磁化に印加される。記憶層１２の磁化の向きが参照層１１１の磁化の向きに対して反対である場合、記憶層１２の磁化の向きは、印加されたスピントルクによって、参照層１１１の磁化の向きと同じ向きに変わる。  
この結果として、ＭＴＪ素子４００の磁化配列は、Ｐ状態に設定される。尚、Ｐ状態のＭＴＪ素子４００の記憶層１２に、参照層１１１の磁化の向きと同じ向きのスピンのスピントルクが印加された場合、記憶層１２の磁化の向きは、変化しない。それゆえ、ＭＴＪ素子４００は、Ｐ状態を維持する。
【００５２】
ＭＴＪ素子４００の磁化配列状態が、Ｐ状態からＡＰ状態へ変化される場合、参照層１１１の磁化の向きに対して反対の向きのスピンのスピントルクが、記憶層１２の磁化に印加される。記憶層１２の磁化の向きが参照層１１１の磁化の向きと同じである場合、記憶層１２の磁化の向きは、印加されたスピントルクによって、参照層１１１の磁化の向きに対して反対の向きに変わる。  
この結果として、ＭＴＪ素子４００の磁化配列は、ＡＰ状態に設定される。尚、ＡＰ状態のＭＴＪ素子４００の記憶層１２に、参照層１１１の磁化の向きと反対の向きのスピンのスピントルクが印加された場合、記憶層１２の磁化の向きは、変化しない。それゆえ、ＭＴＪ素子４００は、ＡＰ状態を維持する。
【００５３】
ＭＴＪ素子４００の抵抗値が判別される場合、読み出し電流がＭＴＪ素子４００に供給される。読み出し電流の電流値は、記憶層１２の磁化反転しきい値より小さい値に設定される。読み出し電流が供給されたＭＴＪ素子４００からの出力値（例えば、電流値、又は、電圧値）の大きさに基づいて、ＭＴＪ素子４００の抵抗値（磁化配列状態）が、等価的に判別される。
【００５４】
本実施形態のＭＴＪ素子４００において、積層体１９が、ＳＡＦ構造１１と下部電極３０との間に設けられている。積層体１９は、非磁性体である。以下では、積層体１９は、下地層１９とよばれる。
【００５５】
下地層１９は、第１の層１９１と第２の層１９２とを含む積層体である。第１の層１９１と第２の層１９２とは、Ｚ方向に積層されている。
【００５６】
第１の層１９１は、下部電極３０と第２の層１９２との間に設けられている。第２の層１９２は、磁性体１１と第１の層１９１との間に設けられている。第２の層１９２は、例えば、シフトキャンセル層１１５に直接接触する。
【００５７】
第１の層１９１及び第２の層１９２は、例えば、結晶層である。第１の層１９１及び第２の層１９２は、磁性体１１の形成時において、磁性体１１（磁性層１１５）の結晶成長のためのバッファ層として機能する。以下では、第１の層１９１及び第２の層１９２は、第１のバッファ層及び第２のバッファ層とそれぞれよばれる。第２のバッファ層１９２は、Ｚ方向において第１のバッファ層１９１の上方に設けられている。層１９１及び層１９２は、積層構造のバッファ層（図１の層１９０）を形成する。
【００５８】
例えば、第１のバッファ層１９１は、第２のバッファ層１９２の結晶性（配向性）を向上させる。第２のバッファ層１９２は、第２のバッファ層１９２上の磁性層の結晶性（配向性）を向上させる。
【００５９】
第２のバッファ層（結晶層）１９２は、第２のバッファ層１９２に接する層（ここでは、シフトキャンセル層１１５）の結晶構造と類似の結晶構造を有することが好ましい。例えば、シフトキャンセル層１１５に、ｆｃｃ（１１１）及び／又はｈｃｐ（０００２）の結晶配向（結晶構造）を有する材料が用いられる場合、第２のバッファ層１９２は、例えば、ｆｃｃ（１１１）及び／又はｈｃｐ（０００２）の結晶配向を有することが好ましい。
【００６０】
例えば、第１のバッファ層１９１の材料は、タンタル（Ｔａ）である。例えば、第２のバッファ層１９２の材料は、白金（Ｐｔ）、ルテニウム（Ｒｕ）などから選択される。この場合において、シフトキャンセル層１１５（及び参照層１１１）の材料は、例えば、ＣｏＰｔ系の材料が用いられる。
【００６１】
第１のバッファ層１９１の材料及び第２のバッファ層１９２の材料は、上記の例に限定されない。第１のバッファ層１９１の材料、第２のバッファ層１９２の材料及びシフトキャンセル層の材料の組み合わせは、材料（層）の熱膨張率、格子定数、及び結晶構造などを考慮して、適宜選択されることが望ましい。
【００６２】
例えば、下地層１９は、第１のバッファ層１９１及び第２のバッファ層１９２以外の層１９９を含む。
【００６３】
層（以下では、スペーサー層ともよばれる）１９９は、下部電極３０と第１のバッファ層１９１との間に設けられている。例えば、層１９９は、アモルファス状の層である。層１９９は、導電性を有する金属層又は化合物層（例えば、ホウ化物層又は窒化物層）であることが望ましい。例えば、層１９９の材料は、ホウ化ハフニウム（ＨｆＢ）である。
【００６４】
アモルファス層１９９の膜厚は、バッファ層１９１の膜厚とバッファ層１９２の膜厚の合計の厚さ以上である。アモルファス層１９９の膜厚及びバッファ層１９１，１９２の膜厚は、基板9の表面に対して垂直な方向（Ｚ方向）の寸法である。
【００６５】
尚、スペーサー層は、下部電極３０の一部として扱われてもよい。
【００６６】
本実施形態において、アモルファス層及びバッファ層（結晶層）を含む下地層１９によって、ＳＡＦ構造に含まれる磁性層の磁気特性が、改善される。  
この結果として、本実施形態のＭＴＪ素子４００の特性は、向上する。
【００６７】
（ｃ）特性  
図３乃至図９を参照して、本実施形態のＭＴＪ素子の特性について、説明する。
【００６８】
図３は、本実施形態のＭＴＪ素子における、下地層の特性の一例を示すグラフである。
【００６９】
図３において、グラフの横軸は磁界（Ｈ［ｋＯｅ］）に対応し、グラフの縦軸はＭｓ×ｔ（飽和磁化と膜厚との積）（［ｅｍｕ／ｃｍ２］）に対応する。
【００７０】
図３において、本実施形態に関する例として、Ｒｕ／Ｔａ／ＨｆＢ層の磁気特性が、示される。Ｒｕ／Ｔａ／ＨｆＢ層に対する比較例として、Ｒｕ／Ｔａ層の磁気特性が、示されている。尚、以下において、層“Ａ”及び層“Ｂ”を含む積層体（積層膜）が“Ａ／Ｂ”で示される場合、層Ａが層Ｂの上面上に積層されていることを示す。
【００７１】
Ｒｕ／Ｔａ／ＨｆＢ層において、Ｒｕ層の膜厚は２．０ｎｍであり、Ｔａの膜厚は１．０ｎｍであり、ＨｆＢの膜厚は２．０ｎｍである。比較例のＲｕ／Ｔａ層において、Ｒｕ層の膜厚は２．０ｎｍであり、Ｔａの膜厚は２．０ｎｍである。
【００７２】
図３に示されるように、ＨｆＢの有無に関わらず、Ｒｕ／Ｔａ／ＨｆＢ層上の磁性層の磁気特性は、Ｒｕ／Ｔａ層上の磁性層の磁気特性とほぼ同じ傾向を示す。
【００７３】
Ｒｕ／Ｔａ／ＨｆＢ層の下地層を用いて、シフトキャンセル層を含むＭＴＪ素子が形成された場合、結晶特性（結晶情報）を有さないアモルファスのＨｆＢ層は、基板の結晶特性が下地層上の磁性層の結晶特性に反映（転写）されるのを、防止する。また、アモルファス層によって、比較的平坦な下地層が形成される。  
これらによって、下地層に接する磁性層の結晶特性、その磁性層を含む積層体（例えば、磁気トンネル接合）の特性が、改善される。
【００７４】
例えば、図２の例の構造を有するＭＴＪ素子において、基板の結晶特性によるシフトキャンセル層の特性の劣化が、抑制される。それゆえ、シフトキャンセル層の特性、及び、シフトキャンセル層と参照層とのＳＡＦ構造の特性が、向上する。  
この結果として、本実施形態のＭＴＪ素子の特性（例えば、信頼性、及び／又は、ＴＭＲ特性）は、向上する。
【００７５】
図４乃至図６は、下地層のバッファ層の膜厚の変化と磁性体及び磁気抵抗効果素子の特性との関係を、示している。
【００７６】
図４乃至図６において、本実施形態に関する下地層の一例として、Ｐｔ／Ｔａ層がバッファ層に用いられ、ＨｆＢ層がアモルファス層に用いられている。下地層の別の一例として、Ｒｕ／Ｔａ層がバッファ層に用いられ、ＨｆＢ層がアモルファス層に用いられている。アモルファス層は、基板とバッファ層との間に設けられている。
【００７７】
図４乃至図６において、比較値として、Ｒｕ層とＴａ層との積層構造の下地層（Ｒｕ／Ｔａ層）が示されている。比較値のＲｕ／Ｔａ層において、Ｒｕ層は２ｎｍの膜厚を有し、Ｔａ層は２ｎｍの膜厚を有している。
【００７８】
図４乃至図６において、バッファ層の膜厚（ｘ）は、０ｎｍから２ｎｍまでの範囲で変化されている。
【００７９】
図４は、本実施形態における、下地層上の磁性体の特性の一例を示すグラフである。
【００８０】
図４において、グラフの横軸はバッファ層の膜厚（ｘ）に対応し、グラフの縦軸はバッファ層上の磁性層の表面粗さ（Ｒｑ）に対応する。尚、表面粗さ（表面モフォロジー）Ｒｑは、層の表面の凹凸を表す指標である。
【００８１】
図４において、バッファ層の膜厚（ｘ）は、０ｎｍから２ｎｍまでの範囲で変化されている。以下において、Ｐｔ層のバッファ層は、Ｐｔバッファ層とよばれ、Ｒｕ層のバッファ層は、Ｒｕバッファ層とよばれる。
【００８２】
図４に示されるように、アモルファス層とＰｔバッファ層との積層構造（Ｐｔ／Ｔａ／ＨｆＢ層）において、Ｐｔバッファ層上の磁性体（例えば、ＳＡＦ構造）の表面粗さ（Ｒｑ）は、Ｐｔバッファ層が２ｎｍ以下である場合、比較値Ｖ１より小さい。
【００８３】
これと同様に、アモルファス層とＲｕバッファ層との積層構造（Ｒｕ／Ｔａ／ＨｆＢ層）においても、Ｒｕバッファ層上の磁性体の表面粗さ（Ｒｑ）は、Ｒｕバッファ層が２ｎｍ以下である場合、比較値Ｖ１より小さい。
【００８４】
図５は、本実施形態における、下地層上の磁性体の磁気特性の一例を示すグラフである。  
図５において、グラフの横軸は、バッファ層（Ｒｕ層又はＰｔ層）の膜厚（ｘ［ｎｍ］）に対応し、グラフの縦軸は、下地層上の磁性体（例えば、ＳＡＦ構造）の交換結合磁界の強さ（Ｈｅｘ［Ｏｅ］）に対応する。
【００８５】
図５において、バッファ層の膜厚（ｘ）は、０ｎｍから２ｎｍまでの範囲で変化されている。
【００８６】
図５に示されるように、Ｐｔ層がバッファ層に用いられた場合、Ｐｔバッファ層上の磁性体の交換結合磁界の強さＨｅｘは、Ｐｔバッファ層が１ｎｍ以上である場合、比較値Ｖ２以上になり得る。
【００８７】
Ｒｕ層がバッファ層に用いられた場合、Ｒｕバッファ層上の磁性体の交換結合磁界の強さＨｅｘは、Ｒｕバッファ層が２ｎｍ以上である場合、比較値Ｖ２と同程度になり得る。
【００８８】
図６は、本実施形態における、下地層上の磁気抵抗効果素子の特性の一例を示すグラフである。  
図６において、グラフの横軸は、バッファ層（Ｒｕ層又はＰｔ層）の膜厚（ｘ［ｎｍ］）に対応し、グラフの縦軸は磁気抵抗効果素子（ＭＴＪ素子）のトンネル磁気抵抗比（ＴＭＲ比）に対応する。
【００８９】
図６において、バッファ層の膜厚（ｘ）は、０ｎｍから２ｎｍまでの範囲で変化されている。
【００９０】
図６に示されるように、Ｐｔ層がバッファ層として用いられた場合、磁気抵抗効果素子のＴＭＲ比の値は、比較値Ｖ３より高い。
【００９１】
Ｒｕ層がバッファ層として用いられた場合、磁気抵抗効果素子のＴＭＲ比は、比較値Ｖ３程度に維持される。
【００９２】
それゆえ、下地層のバッファ層にＰｔ層が用いられた場合、Ｐｔバッファ層が１ｎｍ以上２ｎｍ以下である場合、バッファ層上の磁気抵抗効果素子の平坦性、磁気特性、及び、ＴＭＲ比は、向上され得る。
【００９３】
図７乃至図９は、下地層のバッファ層の膜厚の変化と磁性体及び磁気抵抗効果素子の特性との関係を示している。
【００９４】
図７乃至図９において、図４乃至図６の例と同様に、下地層の例として、Ｐｔ／Ｔａ層がバッファ層に用いられ、ＨｆＢ層がアモルファス層に用いられている。Ｔａ層は、ＨｆＢ層とＰｔ層との間に設けられている。
【００９５】
図７乃至図９において、図４乃至図６と同様に、比較値として、Ｒｕ／Ｔａ層の下地層の特性値が、示されている。比較値の下地層において、Ｒｕ層の膜厚は２ｎｍであり、Ｔａ層の膜厚は２ｎｍである。
【００９６】
図７乃至図９において、バッファ層の膜厚（ｘ）は、０ｎｍから２ｎｍまでの範囲で変化されている。
【００９７】
図７は、本実施形態における、下地層上の磁性体の特性の一例を示すグラフである。
【００９８】
図７において、グラフの横軸は、バッファ層の膜厚（ｘ）に対応し、グラフの縦軸は、磁性体の表面粗さ（Ｒｑ）に対応する。以下において、バッファ層のＴａ層は、Ｔａバッファ層ともよばれる。
【００９９】
本実施形態のように、Ｔａバッファ層がＰｔバッファ層とＨｆＢ層との間に設けられた場合において、磁性体（例えば、ＳＡＦ構造）の表面粗さＲｑの値は、Ｔａバッファ層の膜厚が２ｎｍまで厚くされたとしても比較値Ｖ４より小さい。
【０１００】
図８は、本実施形態における、下地層上の磁性体の特性の一例を示すグラフである。
【０１０１】
図８において、グラフの横軸は、Ｔａバッファ層の膜厚（ｘ［ｎｍ］）に対応し、グラフの縦軸は、下地層上の磁性体の交換結合磁界の強さ（Ｈｅｘ［Ｏｅ］）に対応する。
【０１０２】
図８に示されるように、０．５ｎｍ以上の膜厚を有するＴａバッファ層がＰｔ層とＨｆＢ層との間に設けられることによって、Ｐｔ／Ｔａ／ＨｆＢ層上の磁性体の交換結合磁界の強さＨｅｘは、比較値Ｖ５以上である。
【０１０３】
図９は、本実施形態における、ＭＴＪ素子の特性の一例を示すグラフである。
【０１０４】
図９において、グラフの横軸は、Ｔａバッファ層の膜厚（ｘ［ｎｍ］）に対応し、グラフの縦軸は磁気抵抗効果素子（ＭＴＪ素子）のトンネル磁気抵抗比（ＴＭＲ比）に対応する。
【０１０５】
図９に示されるように、０．５ｎｍ以上のＴａバッファ層がＰｔ層とＨｆＢ層との間に設けられることによって、本実施形態のＭＴＪ素子のＴＭＲ比は、比較値Ｖ６より高い。
【０１０６】
それゆえ、本実施形態のように、０．５ｎｍ以上のＴａ層が下地層内に設けられた場合、バッファ層上の磁気抵抗効果素子（磁性層）の平坦性、磁気特性、及び、ＴＭＲ比が、向上され得る。
【０１０７】
図７乃至図９の実験結果に基づいて、第１のバッファ層１９１としてのＴａ層の膜厚は、０．５ｎｍ以上に設定され得る。第１のバッファ層１９１としてのＴａ層の膜厚は、２．０ｎｍ以下であることが好ましい。例えば、第１のバッファ層１９１としてのＴａ層の膜厚は、０．５ｎｍから１．０ｎｍまでの範囲に設定される。例えば、第１のバッファ層（Ｔａ層）１９１の膜厚は、第２のバッファ層１９２の膜厚以上である。
【０１０８】
尚、第１のバッファ層１９１の膜厚は、図７乃至図９の例に限定されず、用いられる材料に応じて、２．０ｎｍより大きくともよい。例えば、第１のバッファ層１９１の膜厚は、バッファ層（結晶層）１９２の膜厚と同じでもよいし、小さくともよい。
【０１０９】
上述の図３乃至図９に示されるように、本実施形態において、アモルファス層とバッファ層とを含む積層構造の下地層上に、磁性体（例えば、ＳＡＦ構造）が設けられることによって、磁性体及びＭＴＪ素子の特性が、向上される。
【０１１０】
（ｄ）  まとめ  
本実施形態の磁気デバイスとしての磁気抵抗効果素子（例えば、ＭＴＪ素子）において、素子を構成する磁性体が、下地層上に設けられている。本実施形態において、下地層は、アモルファス層とバッファ層との積層構造を有する。バッファ層は、例えば、結晶層である。
【０１１１】
アモルファス層は、バッファ層と基板との間に設けられている。バッファ層は、磁性体とアモルファス層との間に設けられている。
【０１１２】
本実施形態において、結晶性を実質的に有さないアモルファス層は、アモルファス層より下方の層（例えば、電極、コンタクトプラグ、及び基板）の結晶特性（例えば、結晶欠陥、結晶の配向性、格子不整合など）がアモルファス層より上方の層（例えば、バッファ層及び磁性体）に伝搬するのを、抑制できる。  
例えば、アモルファス層は、比較的平坦な表面を有する。
【０１１３】
本実施形態において、バッファ層は、アモルファス層の平坦性に応じて、比較的平坦な表面（上面）を有する。また、バッファ層は、平坦なアモルファス層によって、比較的良好な結晶性を有する。これによって、本実施形態において、バッファ層は、バッファ層の結晶性に依存して、バッファ層上に設けられる磁性体の結晶成長を促進できる。それゆえ、バッファ層の表面上に形成される磁性体は、比較的良好な結晶性を有する。この結果として、本実施形態において、磁性体の磁気特性が、向上される。
【０１１４】
例えば、図２の例のように、シフトキャンセル層が、記憶層及び参照層より基板側に設けられる場合、シフトキャンセル層の特性が、磁気抵抗効果素子の特性に重大な影響を及ぼし得る。本実施形態は、シフトキャンセル層に用いられる磁性層の特性を、向上できる。
【０１１５】
このように、本実施形態の磁気抵抗効果素子は、アモルファス層とバッファ層（結晶層）との積層構造の下地層によって、ロバスト性を向上できる。
【０１１６】
したがって、本実施形態の磁気抵抗効果素子は、その特性（例えば、ＴＭＲ比）が向上される。
【０１１７】
以上のように、第１の実施形態の磁気デバイスによれば、磁気デバイス（磁気抵抗効果素子）の特性を向上できる。
【０１１８】
（２）  変形例  
図１０を参照して、実施形態の磁気抵抗効果素子の変形例について、説明する。
【０１１９】
図１０は、本実施形態の磁気デバイス（例えば、ＭＴＪ素子）の変形例を示す断面図である。
【０１２０】
図１０に示されるように、本変形例のＭＴＪ素子４００は、シフトキャンセル層を含まない。
【０１２１】
本変形例において、下地層１９は、第１のバッファ層（結晶層）１９１、第２のバッファ層（結晶層）１９２及びスペーサー層（アモルファス層）１９９を含む。
【０１２２】
これによって、ＭＴＪ素子４００（参照層１１１）の平坦性及び磁気特性が、改善される。  
この結果として、本変形例のＭＴＪ素子の特性は、向上する。
【０１２３】
尚、積層体１０における参照層１１１と記憶層１２との積層順序は、図２及び図１０に示される例と反対でもよい。この場合において、記憶層１２が、下地層１９に接触するように、下地層１９上に設けられる。参照層１１１は、トンネルバリア層１３を介して、Ｚ方向における記憶層１２の上方に設けられる。ＭＴＪ素子４００内にＳＡＦ構造が設けられる場合、参照層と上部電極との間に、シフトキャンセル層及び金属層が、設けられる。
【０１２４】
（３）  適用例  
図１１乃至図１３を参照して、実施形態の磁気デバイスの適用例について、説明する。
【０１２５】
図１１は、本実施形態の磁気デバイスの適用例を説明するための図である。
【０１２６】
本実施形態の磁気デバイス（例えば、ＭＴＪ素子）は、メモリデバイスに適用される。
【０１２７】
図１１において、本実施形態の磁気デバイスを含むメモリデバイス１は、例えば、コントローラ、プロセッサ又はホストデバイスなどの外部デバイスに、電気的に接続される。
【０１２８】
メモリデバイス１は、外部デバイスからのコマンドＣＭＤ、アドレスＡＤＲ、入力データＤＩＮ及び各種の制御信号ＣＮＴを、受ける。メモリデバイス１は、出力データＤＯＵＴを、外部デバイスに送る。
【０１２９】
図１１に示されるように、メモリデバイス１は、メモリセルアレイ１００、ロウデコーダ１２０、ワード線ドライバ（ロウ線制御回路）１２１、カラムデコーダ１２２、ビット線ドライバ（カラム線制御回路）１２３、スイッチ回路１２４、書き込み回路（書き込み制御回路）１２５、読み出し回路（読み出し制御回路）１２６、及び、シーケンサ１２７を、少なくとも含む。
【０１３０】
メモリセルアレイ１００は、複数のメモリセルＭＣを含む。
【０１３１】
ロウデコーダ１２０は、アドレスＡＤＲに含まれるロウアドレスを、デコードする。  
ワード線ドライバ１２１は、ロウアドレスのデコード結果に基づいて、メモリセルアレイ１００のロウ（例えば、ワード線）を選択する。ワード線ドライバ１２１は、ワード線に所定の電圧を供給できる。
【０１３２】
カラムデコーダ１２２は、アドレスＡＤＲに含まれるカラムアドレスを、デコードする。  
ビット線ドライバ１２３は、カラムアドレスのデコード結果に基づいて、メモリセルアレイ１００のカラム（例えば、ビット線）を選択する。ビット線ドライバ１２３は、スイッチ回路１２４を介して、メモリセルアレイ１００に接続されている。ビット線ドライバ１２３は、ビット線に所定の電圧を供給できる。
【０１３３】
スイッチ回路１２４は、書き込み回路１２５及び読み出し回路１２６のいずれか一方を、メモリセルアレイ１００及びビット線ドライバ１２３に接続する。これによって、ＭＲＡＭ１は、コマンドに対応した動作を実行する。
【０１３４】
書き込み回路１２５は、書き込み動作時に、アドレスＡＤＲに基づいた選択セルに、データの書き込みのための各種の電圧及び／又は電流を、供給する。例えば、データＤＩＮは、メモリセルアレイ１００に書き込まれるべきデータとして、書き込み回路１２４に供給される。これによって、書き込み回路１２５は、データＤＩＮをメモリセルＭＣ内に書き込む。書き込み回路１２５は、例えば、書き込みドライバ／シンカなどを含む。
【０１３５】
読み出し回路１２６は、読み出し動作時に、アドレスＡＤＲに基づいて選択されたメモリセル（選択セル）に、データの読み出しのための各種の電圧及び／又は電流を供給する。これによって、メモリセルＭＣ内に格納されているデータが、読み出される。
【０１３６】
読み出し回路１２６は、メモリセルアレイ１００から読み出されたデータを、出力データＤＯＵＴとして、メモリデバイス１の外部に出力する。
【０１３７】
読み出し回路１２６は、例えば、読み出しドライバ及びセンスアンプ回路などを含む。
【０１３８】
シーケンサ１２７は、コマンドＣＭＤ及び各種の制御信号ＣＮＴを受ける。シーケンサ１２７は、コマンドＣＭＤ及び制御信号ＣＮＴに基づいて、メモリデバイス１内の各回路１２０〜１２６の動作を制御する。シーケンサ１２７は、メモリデバイス１内の動作状況に応じて、制御信号ＣＮＴを、外部デバイスに送信できる。  
例えば、シーケンサ１２７は、書き込み動作及び読み出し動作に関する各種の情報を、設定情報として保持している。
【０１３９】
尚、各種の信号ＣＭＤ，ＣＮＴ，ＡＤＲ，ＤＩＮ，ＤＯＵＴは、メモリデバイス１のチップ（パッケージ）とは別途に設けられたインターフェイス回路を経由して、メモリデバイス１内の所定の回路に供給されてもよいし、メモリデバイス１内の入出力回路（図示せず）から各回路１２０〜１２７に、供給されてもよい。
【０１４０】
例えば、本実施形態において、メモリデバイス１は、磁気メモリである。磁気メモリ（例えば、ＭＲＡＭ）において、本実施形態の磁気デバイスとしての磁気抵抗効果素子は、メモリセルＭＣ内のメモリ素子に用いられている。
【０１４１】
＜メモリセルアレイの内部構成＞  
図１２は、本実施形態のＭＲＡＭのメモリセルアレイの内部構成の一例を示す等価回路図である。
【０１４２】
図１２に示されるように、複数（ｎ本）のワード線ＷＬ（ＷＬ＜０＞，ＷＬ＜１＞，・・・，ＷＬ＜ｎ−１＞）が、メモリセルアレイ１００内に、設けられている。複数（ｍ本）のビット線ＢＬ（ＢＬ＜０＞，ＢＬ＜１＞，・・・，ＢＬ＜ｍ−１＞）及び、複数（ｍ本）のビット線ｂＢＬ（ｂＢＬ＜０＞，ｂＢＬ＜１＞，・・・，ｂＢＬ＜ｍ−１＞）が、メモリセルアレイ１００内に、設けられている。１本のビット線ＢＬと１本のビット線ｂＢＬとが、１組のビット線対を形成する。以下において、説明の明確化のため、ビット線ｂＢＬは、ソース線とよばれる場合もある。
【０１４３】
複数のメモリセルＭＣは、メモリセルアレイ１００内に、マトリクス状に配置されている。
【０１４４】
Ｄ１方向（ロウ方向）に配列された複数のメモリセルＭＣは、共通のワード線ＷＬに接続されている。ワード線ＷＬは、ワード線ドライバ１２１に接続されている。ワード線ドライバ１２１は、ロウアドレスに基づいて、ワード線ＷＬの電位を制御する。これによって、ロウアドレスに示されるワード線ＷＬ（ロウ）が、選択され、活性化される。
【０１４５】
Ｄ２方向（カラム方向）に配列された複数のメモリセルＭＣは、１つのビット線対に属する２本のビット線ＢＬ，ｂＢＬに、共通に接続されている。ビット線ＢＬ，ｂＢＬは、スイッチ回路１２４を介して、ビット線ドライバ１２３に接続されている。
【０１４６】
スイッチ回路１２４は、カラムアドレスに対応するビット線ＢＬ，ｂＢＬを、ビット線ドライバ１２３に接続する。ビット線ドライバ１２３は、ビット線ＢＬ，ｂＢＬの電位を制御する。これによって、カラムアドレスに示されるビット線ＢＬ，ｂＢＬ（カラム）が、選択され、活性化される。
【０１４７】
また、スイッチ回路１２４は、メモリセルＭＣに要求された動作に応じて、選択されたビット線ＢＬ，ｂＢＬを、書き込み回路１２５又は読み出し回路１２６に接続する。
【０１４８】
例えば、メモリセルＭＣは、１つの磁気抵抗効果素子４００と、１つのセルトランジスタ６００と、を含む。
【０１４９】
磁気抵抗効果素子４００の一端は、ビット線ＢＬに接続されている。磁気抵抗効果素子４００の他端は、セルトランジスタ６００の一端（ソース／ドレインの一方）に接続されている。セルトランジスタ６００の他端（ソース／ドレインの他方）は、ビット線ｂＢＬに接続されている。セルトランジスタ６００のゲートに、ワード線ＷＬが接続されている。
【０１５０】
メモリセルＭＣは、２以上の磁気抵抗効果素子４００を含んでもよいし、２以上のセルトランジスタ６００を含んでもよい。
【０１５１】
メモリセルアレイ１００は、階層ビット線方式の構造を有してもよい。この場合において、複数のグローバルビット線が、メモリセルアレイ１００内に設けられている。各ビット線ＢＬが、対応するスイッチ素子を介して一方のグローバルビット線に接続される。各ソース線ｂＢＬが、対応するスイッチ素子を介して他方のグローバルビット線に接続される。グローバルビット線が、スイッチ回路１２４を介して、書き込み回路１２５及び読み出し回路１２６に接続される。
【０１５２】
磁気抵抗効果素子４００は、メモリ素子として機能する。セルトランジスタ６００は、メモリセルＭＣのスイッチング素子として機能する。
【０１５３】
例えば、メモリセルＭＣが、１ビットのデータ（“０”データ又は“１”データ）を記憶する場合、第１の抵抗値Ｒ１を有する状態（第１の抵抗状態）のＭＴＪ素子４００に対して、第１のデータ（例えば、“０”データ）が関連付けられる。第２の抵抗値Ｒ２を有する状態（第２の抵抗状態）を有するＭＴＪ素子４００に対して、第２のデータ（例えば、“１”データ）が関連付けられる。
【０１５４】
磁気抵抗効果素子４００の抵抗状態（磁化配列）は、ある大きさの電圧又は電流が磁気抵抗効果素子４００に供給されることによって、変化する。これによって、磁気抵抗効果素子４００は、複数の抵抗状態（抵抗値）を取り得る。磁気抵抗効果素子４００の取り得る複数の抵抗状態に対して、１ビット以上のデータが関連付けられる。このように、磁気抵抗効果素子４００が、メモリ素子として利用される。
【０１５５】
尚、本実施形態において、磁気抵抗効果素子４００を含むＭＲＡＭの動作は、周知のデータの書き込み動作（例えば、磁場書き込み方式、Spin Transfer Torque（ＳＴＴ方式）及び／又はSpin Orbit Torque（ＳＯＴ方式）などを用いたデータの書き込み）及び周知のデータの読み出し動作（例えば、ＤＣ方式、参照セル方式、及び／又は自己参照方式などを用いたデータの読み出し）を適宜適用できる。それゆえ、本実施形態において、本実施形態のＭＴＪ素子４００を含むＭＲＡＭの動作の説明は、省略される。
【０１５６】
＜メモリセルの構造例＞  
図１３は、本実施形態のＭＲＡＭのメモリセルの構造例を示す断面図である。
【０１５７】
図１３に示されるように、メモリセルＭＣは、半導体基板８０上に設けられている。
【０１５８】
セルトランジスタ６００は、任意のタイプのトランジスタである。例えば、セルトランジスタ６００は、プレーナー構造の電界効果トランジスタ、ＦｉｎＦＥＴのような３次元構造の電界効果トランジスタ、或いは、埋め込みゲート構造を有する電界効果トランジスタである。以下において、プレーナー構造を有するセルトランジスタが、例示される。
【０１５９】
セルトランジスタ６００は、半導体基板８０のアクティブ領域（半導体領域）ＡＡ内に設けられている。  
セルトランジスタ６００において、ゲート電極６１は、ゲート絶縁膜６２を介してアクティブ領域ＡＡ上方に設けられている。ゲート電極６１は、図３中の奥行き方向（又は手前方向）に延在する。ゲート電極６１は、ワード線ＷＬとして機能する。
セルトランジスタ６００のソース／ドレイン領域６３Ａ，６３Ｂは、アクティブ領域ＡＡ内に設けられている。  
コンタクトプラグ５５が、ソース／ドレイン領域６３Ｂ上に設けられている。ビット線ｂＢＬとしての配線（金属層）５６は、コンタクトプラグ５５上に設けられている。  
コンタクトプラグ５０が、ソース／ドレイン領域６３Ａ上に設けられている。
【０１６０】
磁気抵抗効果素子４００は、コンタクトプラグ５０上及び層間絶縁膜８１上に、設けられている。磁気抵抗効果素子４００は、層間絶縁膜８２内に設けられている。
【０１６１】
本実施形態の磁気抵抗効果素子４００は、２つの電極３１，３１の間に、積層体１０及び下地層１９を含む。積層体１０は、磁気トンネル接合を有する多層膜である。
【０１６２】
電極３０は、コンタクトプラグ５０上に設けられている。電極３１は、積層体１０及び下地層１９を介して電極３０上方に設けられている。電極３１上に、ビアプラグ５１が設けられている。ビット線ＢＬとしての配線（金属層）５２が、ビアプラグ５１上及び層間絶縁膜８２上に設けられている。導電層（例えば、金属層）が、電極３０とコンタクトプラグ５０との間に、設けられてもよい。
【０１６３】
例えば、絶縁膜（以下では、保護膜、側壁絶縁膜ともよばれる）２０が、ＭＴＪ素子４００の側面を覆う。保護膜２０は、層間絶縁膜８２とトンネル接合１０との間に設けられている。保護膜２０は、電極３０，３１と層間絶縁膜８２との間に設けられてもよい。
【０１６４】
保護膜２０の材料は、例えば、窒化シリコン、窒化アルミニウム及び酸化アルミニウムなどから選択される。保護膜２０は、単層膜でもよいし、多層膜でもよい。
【０１６５】
保護膜２０は、設けられなくともよい。また、図１３内の保護膜２０の形状は、適宜調整可能である。
【０１６６】
尚、図１３は、本実施形態の磁気デバイスの構造を、簡易的に示している。図１３において、積層体１０及び下地層（バッファ層及びアモルファス層）１９も、簡易的に示されている。本実施形態において、メモリセルアレイ及びメモリセルの構成は、図１２及び図１３に示される例に限定されない。
【０１６７】
上述のように、本実施形態において、アモルファス層とバッファ層とを含む層１９は、参照層とシフトキャンセル層とを含むＳＡＦ構造の特性（例えば、磁気特性）を、改善できる。
【０１６８】
それゆえ、本実施形態の磁気抵抗効果素子は、素子特性を向上できる。
【０１６９】
これ伴って、本実施形態の磁気抵抗効果素子を含むメモリデバイスは、メモリデバイスの特性を向上できる。
【０１７０】
（４）  その他  
上述の実施形態において、磁気デバイスは、面内磁化型のＭＴＪ素子でもよい。面内磁化型のＭＴＪ素子において、記憶層１２、参照層１１１及びシフトキャンセル層１１５の磁化は、層１２，１１１，１１５の積層方向に対して垂直な方向を向く。面内磁化型ＭＴＪ素子において、記憶層１２、参照層１１１及びシフトキャンセル層１１５の磁化容易軸方向は、磁性層１２の層面（Ｘ−Ｙ平面）に対して平行な方向である。
【０１７１】
上述の実施形態において、メモリセルのスイッチング素子（セレクタ）として、３端子型の電界効果トランジスタが設けられている例が、示されている。スイッチング素子としては、例えば、２端子型のスイッチング素子であってもよい。例えば、２端子間に印加する電圧が閾値以下の場合、そのスイッチ素子の状態は、高抵抗状態、例えば電気的に非導通状態である。２端子間に印加する電圧が閾値以上の場合、スイッチ素子の状態は低抵抗状態、例えば電気的に導通状態に変わる。スイッチング素子は、電圧がどちらの極性でもこの機能を有していてもよい。このスイッチング素子は、例えば、テレル（Ｔｅ）、セレン（Ｓｅ）及び硫黄（Ｓ）からなる群より選択された少なくとも１種以上のカルコゲン元素を含んでも良い。または、例えば、上記のカルコゲン元素を含む化合物であるカルコゲナイドを含んでいてもよい。このスイッチング素子は、他にも、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、ヒ素（Ａｓ）、リン（Ｐ）、アンチモン（Ｓｂ）からなる群より選択された少なくとも１種以上の元素を含んでもよい。
【０１７２】
このような２端子型のスイッチング素子は、１つ以上の導電層を介して、磁気抵抗効果素子に接続される。
【０１７３】
上述の実施形態において、本実施形態の磁気デバイス（磁気抵抗効果素子）が、ＭＲＡＭに適用された例が示されている。但し、本実施形態の磁気デバイスは、ＭＲＡＭ以外の磁気メモリに適用されてもよい。また、本実施形態の磁気デバイスは、メモリデバイス以外の装置（磁気ヘッド及び／又は磁気センサ）に適用されてもよい。
【０１７４】
本実施形態の磁気デバイス（磁気抵抗効果素子）において、単層構造のバッファ層（結晶層）が、磁性層とスペーサー層（アモルファス層）との間に設けられる場合もある。この場合において、例えば、第１のバッファ層とスペーサー層との間に、第２のバッファ層が設けられない。また、３層構造のバッファ層が、磁性層とスペーサー層との間に設けられてもよい。
【０１７５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１７６】
４００，４００Ａ：磁気デバイス、３０，３１：電極、１０：積層体（磁気トンネル接合）、１１，１２：磁性体、１１１：参照層、１１５：シフトキャンセル層、１３：非磁性層。
【図１】
2020155442.tif 000003
【図２】
2020155442.tif 000004
【図３】
2020155442.tif 000005
【図４】
2020155442.tif 000006
【図５】
2020155442.tif 000007
【図６】
2020155442.tif 000008
【図７】
2020155442.tif 000009
【図８】
2020155442.tif 000010
【図９】
2020155442.tif 000011
【図１０】
2020155442.tif 000012
【図１１】
2020155442.tif 000013
【図１２】
2020155442.tif 000014
【図１３】
2020155442.tif 000015