(57)【要約】【課題】半導体装置の性能向上を図る。【解決手段】半導体レーザＬＤが形成された半導体チップＣＨＰ１が搭載される配線ＷＬ１Ａは、半導体チップＣＨＰ１の実装領域の近傍にスタブＳＴＢ２を有する。【選択図】図１７
2020043251.tif 000002
【特許請求の範囲】
【請求項１】
半導体レーザが形成された半導体チップと、
前記半導体チップと電気的に接続された第１配線と、
を備える、半導体装置であって、
前記第１配線は、
第１端部から延在する第１部分と、
第１他端部から延在する第２部分と、
前記第１部分と前記第２部分とに接続された第１角部と、
を有し、
前記半導体チップは、前記第１角部上に搭載されている、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第２部分は、スタブである、半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第２部分の延在長さは、前記第１部分の延在長さよりも短い、半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第１端部は、前記半導体レーザを駆動する駆動回路と前記半導体装置との間に介在する伝送線路と電気的に接続され、
前記第２部分は、寄生容量の増加に寄与する、半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記第２部分は、前記半導体レーザの特性インピーダンスと前記第１配線の特性インピーダンスとの不整合を緩和する機能を有する、半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記半導体装置は、さらに、
前記第１配線と組み合わせて差動配線を構成する第２配線を有し、
前記第２配線は、
第２端部から延在する第３部分と、
第２他端部から延在する第４部分と、
前記第３部分と前記第４部分とに接続された第２角部と、
を有し、
前記半導体チップと第２角部とは、導電性部材で接続されている、半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記導電性部材は、ワイヤである、半導体装置。
【請求項８】
請求項６に記載の半導体装置において、
前記第１角部と前記第２角部とは、互いに対向する、半導体装置。
【請求項９】
請求項６に記載の半導体装置において、
前記第２部分と前記第４部分とは、互いに並行する、半導体装置。
【請求項１０】
請求項６に記載の半導体装置において、
前記第１部分と前記第３部分とは、互いに並行する部位を有し、
前記互いに並行する部位における前記第１部分と前記第３部分との間の距離は、その他の部位における前記第１部分と前記第３部分との間の距離よりも小さい、半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記互いに並行する部位における前記第１部分と前記第３部分との間の距離は、前記第１配線および前記第２配線の最小加工寸法である、半導体装置。
【請求項１２】
半導体レーザが形成された半導体チップと、
前記半導体チップが搭載された第１配線と、
導電性部材を介して前記半導体チップと電気的に接続された第２配線と、
を備える、半導体装置であって、
前記第１配線は、
第１端部から延在する第１部分と、
第１他端部から延在する第２部分と、
前記第１部分と前記第２部分とに接続された第１角部と、
を有し、
前記第２配線は、
第２端部から延在する第３部分と、
第２他端部から延在する第４部分と、
前記第３部分と前記第４部分とに接続された第２角部と、
を有し、
前記第２部分と前記第４部分とは、互いに並行する部位から構成され、
前記第２部分において、前記第１角部よりも前記第１他端部に近い位置に前記半導体チップが搭載され、
前記第４部分において、前記第２角部よりも前記第２他端部に近い位置に前記導電性部材が接続されている、半導体装置。
【請求項１３】
請求項１２に記載の半導体装置において、
前記互いに並行する部位の間の距離は、前記第１配線および前記第２配線の最小加工寸法である、半導体装置。
【請求項１４】
請求項１２に記載の半導体装置において、
前記第２部分は、前記第４部分から離れる方向に突出する第１突出部分を有し、
前記第４部分は、前記第２部分から離れる方向に突出する第２突出部分を有する、半導体装置。
【請求項１５】
請求項１４に記載の半導体装置において、
前記第１突出部分と前記第２突出部分のそれぞれは、スタブである、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、光トランシーバに用いられる送信用小型光デバイス（ＴＯＳＡ：transmitter optical sub assembly）を含む半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
特開２００４−２１４６５１号公報（特許文献１）には、半導体レーザが形成された半導体チップを含む光モジュールに関する技術が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２１４６５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光伝送システムにおいて、高速光通信を実現するためには、光トランシーバに用いられる送信用小型光デバイスのデータレートを向上させることが重要である。特に、ＤＭＴ（Discrete multi-tone）方式の光トランシーバのデータレートは、送信用小型光デバイスにおける光出力の周波数特性に大きく影響を受ける。このことから、ＤＭＴ方式の光トランシーバのデータレートを向上するために、送信用小型光デバイスにおける光出力の周波数特性を改善することが望まれている。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態における半導体装置では、半導体レーザが形成された半導体チップが搭載される配線において、半導体チップの実装領域の近傍にスタブを設ける。
【発明の効果】
【０００７】
一実施の形態によれば、半導体装置の性能向上を図ることができる。
【図面の簡単な説明】
【０００８】
【図１】送信用小型光デバイスに含まれる半導体レーザの光出力と周波数との関係を示すグラフである。
【図２】「ＧＢ積」を視覚的に示す図である。
【図３】「ＧＢ積」を向上する第１手法を模式的に示す図である。
【図４】光出力の周波数特性における「ピーキング」を説明する図である。
【図５】ＮＲＺ方式の信号波形を示す図である。
【図６】関連技術における光トランシーバの模式的な構成を示すブロック図である。
【図７】光トランシーバの送信部の模式的な実装構成を示す図である。
【図８】半導体レーザを含む半導体装置と伝送線路との間における差動インピーダンスを示す図である。
【図９】実施の形態１における光トランシーバの構成を示すブロック図である。
【図１０】関連技術における半導体装置に含まれる半導体レーザとボンディングワイヤからなる系の等価回路図である。
【図１１】実施の形態１における半導体装置に含まれる半導体レーザとボンディングワイヤとシャント容量からなる系の等価回路図である。
【図１２】スミスチャートを示す図である。
【図１３】周波数と反射損失との関係を示すグラフである。
【図１４】送信用小型光デバイスである半導体装置の概略構成を示す図である。
【図１５】半導体装置の一部を構成するステムとフレキシブル基板とを模式的に示す斜視図である。
【図１６】ステムの詳細な構成を示す図である。
【図１７】誘電体基板を示す平面図である。
【図１８】差動インピーダンスが５０Ωで、５ｍｍの長さを有する伝送線路に対し、送信用小型光デバイスを接続したと仮定した場合において、反射損失の周波数特性を示すグラフである。
【図１９】差動インピーダンスが５０Ωで、５ｍｍの長さを有する伝送線路に対し、送信用小型光デバイスを接続したと仮定した場合において、半導体レーザからの光出力の周波数特性を示すグラフである。
【図２０】反射損失を低減するための基本思想を説明する図である。
【図２１】反射損失を低減するための基本思想を説明する図である。
【図２２】実施の形態２におけるステムの模式的な構成を示す図である。
【図２３】実施の形態２における誘電体基板の平面図である。
【図２４】ステムの内部に配置されている半導体レーザの特性インピーダンスと、ステムの内部に形成されている差動配線の差動インピーダンスと、ステムの外部に配置されているフレキシブル基板の差動インピーダンスとを示すグラフである。
【図２５】反射損失の周波数依存性を示すグラフである。
【図２６】半導体レーザからの光出力の周波数特性を示すグラフである。
【図２７】実施の形態３におけるステムの模式的な構成を示す図である。
【図２８】誘電体基板の平面図である。
【図２９】反射損失の周波数依存性を示すグラフである。
【図３０】半導体レーザからの光出力の周波数特性を示すグラフである。
【発明を実施するための形態】
【０００９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１３】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１４】
（実施の形態１）
本実施の形態１では、光トランシーバからなる電子装置について説明する。光トランシーバとは、電気信号を光信号に変換して光信号を送信するとともに、光信号を受信して電気信号に変換する機能を有する電子装置である。この光トランシーバは、電気信号を光信号に変換して光信号を送信する送信装置を含んでおり、この送信装置は、送信用小型光デバイスを有している。この送信用小型光デバイスは、ＴＯＳＡ（transmitter optical sub assembly）と呼ばれており、例えば、半導体レーザが形成された半導体チップを含む半導体装置から構成されている。
【００１５】
＜ＤＭＴ方式＞
光伝送システムにおける高速光通信を実現するために、ＤＭＴ方式と呼ばれる信号変調方式が注目されている。以下では、まず、ＤＭＴ方式について説明する。
【００１６】
ＤＭＴ方式とは、直交周波数分割多重方式をベースにした信号変調方式である。具体的に、ＤＭＴ方式は、伝送経路（光送信機、光ファイバ、光受信機を含む）の周波数帯域を多数のサブキャリアに分割し、サブキャリアごとに最適な多値変調方式を設定することにより、高速伝送を実現する方式である。このＤＭＴ方式によれば、ノイズなどの影響によって特定のサブキャリアの特性が劣化しても、そのサブキャリアだけに対して、ノイズに強い変調方式を設定することが可能であるため、ＤＭＴ方式は、周波数利用効率が高い信号変調方式として知られている。例えば、現状の２値伝送方式（ＮＲＺ（Non return to zero）方式）では、１つの半導体レーザで２５Ｇｂｐｓ〜５０Ｇｂｐｓ程度の信号伝送ができるのに対し、ＤＭＴ方式では、１つの半導体レーザで１００Ｇｂｐｓ以上の信号伝送を実現することができる。このことから、ＤＭＴ方式は、１００Ｇ世代以降の高速光通信において、有力な変調方式の候補の１つとなっている。
【００１７】
図１は、送信用小型光デバイスに含まれる半導体レーザの光出力と周波数との関係を示すグラフである。図１に示すように、周波数が高くなるにつれて、半導体レーザから出力される光出力が低下することがわかる。ここで、ＤＭＴ方式では、例えば、図１において、周波数帯域を複数のサブキャリアｆ１〜ｆ５に分割し、サブキャリアｆ１〜ｆ５のそれぞれに対して、信号を重畳させて変調する。具体的に、図１において、例えば、サブキャリアｆ１〜ｆ３のそれぞれの帯域では、光出力は、「２０」である。このとき、ノイズ成分を「１」とすると、Ｓ／Ｎ比（シグナル／ノイズ比）は、「２０」であり、例えば、光信号を４分割することができる結果、サブキャリアｆ１〜ｆ３のそれぞれには、２ビットのデータを重畳することができる。一方、図１において、例えば、サブキャリアｆ４〜ｆ５のそれぞれの帯域では、光出力が「２０」から低下する。このとき、ノイズ成分を「１」とすると、Ｓ／Ｎ比（シグナル／ノイズ比）は、「２０」よりも小さくなる結果、例えば、光信号を２分割しかできなくなる。これにより、サブキャリアｆ４〜ｆ５のそれぞれには、１ビットのデータしか重畳することができなくなる。以上のようにして、例えば、図１に示す光出力の周波数特性を有する場合、ＤＭＴ方式では、サブキャリアｆ１〜ｆ３のそれぞれに２ビットのデータを重畳し、かつ、サブキャリアｆ４〜ｆ５のそれぞれに１ビットのデータを重畳することができることから、１つの半導体レーザに対して、トータルで２ビット×３＋１ビット×２＝８ビットのデータを重畳できることになる。
【００１８】
このことから、ＤＭＴ方式における光トランシーバのデータレートは、送信用小型光デバイスに含まれる半導体レーザの光出力の周波数特性に大きく影響を受けることがわかる。例えば、図１において、サブキャリアｆ４〜ｆ５の帯域における光出力の低下がないとしたら、サブキャリアｆ４〜ｆ５のそれぞれにも、２ビットのデータを重畳することができる結果、１つの半導体レーザに対して、トータルで２ビット×５＝１０ビットのデータを重畳できることになる。つまり、あるサブキャリアにおいて、Ｓ／Ｎ比が大きいほど、光信号をより多分割する設定が可能となるため、信号強度、すなわち、半導体レーザの光出力を周波数に対して積分した値（以下、本明細書で「ＧＢ積」という）が大きいほど、ＤＭＴ方式における光トランシーバのデータレートは、高くなる。すなわち、ＤＭＴ方式における光トランシーバのデータレートを高くする観点からは、送信用小型光デバイスに含まれる半導体レーザの光出力の周波数特性において、「ＧＢ積」を大きくすることが望ましいのである。図２は、「ＧＢ積」を視覚的に示す図である。送信用小型光デバイスに含まれる半導体レーザの光出力の周波数特性を示すグラフにおいて、図２の斜線を付した領域の面積が「ＧＢ積」に相当する。この「ＧＢ積」が大きい周波数特性を有しているほど、ＤＭＴ方式における光トランシーバのデータレートは、高くなる。
【００１９】
＜「ＧＢ積」の向上手法＞
このように、ＤＭＴ方式における光トランシーバのデータレートを高くする観点からは、送信用小型光デバイスに含まれる半導体レーザの光出力の周波数特性において、「ＧＢ積」を大きくすることが望ましい。そこで、以下では、「ＧＢ積」を向上する手法について説明する。まず、「ＧＢ積」を向上する第１手法としては、半導体レーザの光出力の周波数特性において、光信号のＳ／Ｎ比を確保できる周波数帯を拡大する手法が考えられる。
【００２０】
図３は、「ＧＢ積」を向上する第１手法を模式的に示す図である。図３には、例えば、送信用小型光デバイスに含まれる半導体レーザの光出力の周波数特性が示されているが、この周波数特性を示すグラフにおいて、矢印で示すように、点線で示す特性から実線で示す特性にシフトさせることによって、「ＧＢ積」は大きくなる。具体的に、図３に示す半導体レーザの光出力の周波数特性において、例えば、サブキャリアｆ１〜ｆ４のそれぞれの帯域では、光出力は、「２０」である。このとき、ノイズ成分を「１」とすると、Ｓ／Ｎ比（シグナル／ノイズ比）は、「２０」であり、例えば、光信号を４分割することができる結果、サブキャリアｆ１〜ｆ４のそれぞれには、２ビットのデータを重畳することができる。つまり、図１に示す周波数特性（図３の点線参照）では、光信号を４分割できるサブキャリアは、サブキャリアｆ１〜ｆ３の３つの周波数帯であるのに対し、図３の実線で示す周波数特性では、光信号を４分割できるサブキャリアは、サブキャリアｆ１〜ｆ４の４つの周波数帯となる。さらに、図１に示す周波数特性（図３の点線参照）では、サブキャリアｆ５よりも高い周波数帯では、半導体レーザの光信号のＳ／Ｎ比を確保できないことから、サブキャリアｆ５よりも高い周波数帯は、データを重畳させるサブキャリアとして使用することはできない。したがって、図１に示す周波数特性（図３の点線参照）においては、データを重畳させるサブキャリアは、サブキャリアｆ１〜ｆ５の５つの周波数帯である。これに対し、図３の実線で示す周波数特性では、サブキャリアｆ５よりも高い周波数帯であるサブキャリアｆ６でも、半導体レーザの光信号のＳ／Ｎ比を確保することができることから、サブキャリアｆ６もデータを重畳させるサブキャリアとして使用することができることになる。具体的に、例えば、サブキャリアｆ５〜ｆ６のそれぞれの帯域でも、光信号を２分割できるＳ／Ｎ比が確保される。この結果、図３の実線で示す周波数特性では、サブキャリアｆ５〜ｆ６のそれぞれに、１ビットのデータを重畳することができる。
【００２１】
以上のことから、例えば、図３の実線で示す光出力の周波数特性を有する場合、ＤＭＴ方式では、サブキャリアｆ１〜ｆ４のそれぞれに２ビットのデータを重畳し、かつ、サブキャリアｆ５〜ｆ６のそれぞれに１ビットのデータを重畳することができることから、１つの半導体レーザに対して、トータルで２ビット×４＋１ビット×２＝１０ビットのデータを重畳できることになる。すなわち、図３に示すように、周波数帯域を向上することによって、図３の実線で示す周波数特性では、図１に示す周波数特性（図３の点線参照）よりも、「ＧＢ積」が大きくなる結果、ＤＭＴ方式における光トランシーバのデータレートを高くすることができることになる。
【００２２】
ただし、このような「ＧＢ積」を向上する第１手法は、半導体レーザが形成された半導体チップ自体の特性に強く律速される。このため、例えば、送信用小型光デバイスの実装構造を改善するだけでは実現することが困難である。つまり、本発明者は、半導体レーザが形成された半導体チップを含む送信用小型光デバイスの実装構造を改善することによって、「ＧＢ積」を向上することを検討しているのである。なぜなら、半導体レーザが形成された半導体チップを含む送信用小型光デバイスの実装構造を改善することは、半導体レーザが形成された半導体チップ自体の特性を改善するよりも遥かに実現容易性が高いからである。すなわち、送信用小型光デバイスの実装構造を改善することは、半導体レーザ自体の構造設計やプロセス変更などに比べて、比較的容易であるからである。
【００２３】
そこで、本発明者は、送信用小型光デバイスの実装構造を改善することによって、ＤＭＴ方式における光トランシーバのデータレートを向上する観点から、「ＧＢ積」を向上する第１手法とは異なる「ＧＢ積」を向上する第２手法に着目している。この「ＧＢ積」を向上する第２手法が、本発明者が見出した新規な知見である。
【００２４】
＜本発明者が見出した新規な知見（「ＧＢ積」を向上する第２手法）＞
本発明者が見出した新規な知見とは、半導体レーザの光出力の周波数特性において、特定周波数における光出力を向上させる（以下、「ピーキング」という）という知見である。以下では、図４に基づいて、この知見について説明する。
【００２５】
図４は、半導体レーザの光出力の周波数特性における「ピーキング」を説明する図である。図４には、例えば、送信用小型光デバイスに含まれる半導体レーザの光出力の周波数特性が示されているが、この周波数特性を示すグラフでは、「ピーキング」によって、点線で示す特性から実線で示す特性へシフトさせることで、「ＧＢ積」を大きくしている。具体的には、図４において、光出力が低下するサブキャリアｆ４〜ｆ５の周波数帯で、「ピーキング」を起こさせることにより、サブキャリアｆ４〜ｆ５の周波数帯での光出力を向上することができる。この結果、図４のドットを付した領域の面積が「ＧＢ積」の向上に寄与することになり、これによって、ＤＭＴ方式における光トランシーバのデータレートを高くすることができる。
【００２６】
図４に示す半導体レーザの光出力の周波数特性において、例えば、サブキャリアｆ１〜ｆ３のそれぞれの帯域では、光出力は、「２０」となる。一方、サブキャリアｆ４においては、「ピーキング」によって、光出力は、「２０」よりも大きくなるとともに、サブキャリアｆ５においても、光出力は、「２０」に近づくことになる。この結果、ノイズ成分を「１」とすると、Ｓ／Ｎ比（シグナル／ノイズ比）は、サブキャリアｆ１〜ｆ４で「２０」以上を確保できるとともに、サブキャリアｆ５においてもほぼ「２０」を確保することができる。このことから、例えば、図４に示す半導体レーザの光出力の周波数特性においては、「ピーキング」によって、サブキャリアｆ１〜ｆ５のそれぞれにおける光信号を４分割することができる結果、サブキャリアｆ１〜ｆ５のそれぞれには、２ビットのデータを重畳することができる。つまり、図４の点線で示す「ピーキング」のない周波数特性では、光信号を４分割できるサブキャリアは、サブキャリアｆ１〜ｆ３の３つの周波数帯であるのに対し、図４の実線で示す「ピーキング」のある周波数特性では、光信号を４分割できるサブキャリアは、サブキャリアｆ１〜ｆ５の５つの周波数帯となる。
【００２７】
以上のことから、例えば、図４の実線で示す「ピーキング」のある周波数特性を有する場合、ＤＭＴ方式では、サブキャリアｆ１〜ｆ５のそれぞれに２ビットのデータを重畳することができるため、１つの半導体レーザに対して、トータルで２ビット×５＝１０ビットのデータを重畳できることになる。すなわち、図４に示すように、「ピーキング」を生じさせることによって、図４の実線で示す周波数特性では、図４の点線で示す周波数特性よりも、「ＧＢ積」が大きくなる結果、ＤＭＴ方式における光トランシーバのデータレートを高くすることができることになる。
【００２８】
このように本発明者が見出した新規な知見は、光出力が低下するサブキャリアの周波数帯に含まれる特定周波数で「ピーキング」を起こさせるという知見であり、この知見が、「ＧＢ積」を向上する第２手法である。この「ＧＢ積」を向上する第２手法は、ＤＭＴ方式における光トランシーバのデータレートの向上に対して有効であるが、例えば、ＮＲＺ方式（２値伝送方式）では、かえって信号品質の低下を招くことになる。つまり、ＮＲＺ方式で、特に光出力が低下する高周波数帯に含まれる特定周波数で「ピーキング」を生じさせると、信号品質の低下を招くことになる。
【００２９】
以下では、この点について説明する。図５は、ＮＲＺ方式（２値伝送方式）の信号波形（アイパターン）を示す図である。図５において、ＮＲＺ方式の信号波形の高周波成分に「ピーキング」を生じさせると、ＮＲＺ方式の信号波形のフーリエ成分の中で、高周波成分が増加する結果、図５に示すピーキングで生じた波形Ｂが生じる。この結果、図５に示すように、信号波形のジッタが増加して、信号品質が低下することになる。したがって、ＮＲＺ方式では、光出力が低下する高周波数帯の特定周波数で「ピーキング」を起こさせるという「ＧＢ積」を向上する第２手法は、かえって信号品質の低下を招くのである。
【００３０】
以上のことから、光出力が低下するサブキャリアの周波数帯に含まれる特定周波数で「ピーキング」を起こさせるという「ＧＢ積」を向上する第２手法は、ＤＭＴ方式に適用して初めて、光トランシーバのデータレートを向上できるという顕著な効果が得られるのである。そして、光出力が低下するサブキャリアの周波数帯に含まれる特定周波数で「ピーキング」を起こさせるという「ＧＢ積」を向上する第２手法は、半導体レーザが形成された半導体チップを含む送信用小型光デバイスの実装構造を改善することによって実現できる。すなわち、「ＧＢ積」を向上する第１手法とは異なり、「ＧＢ積」を向上する第２手法は、半導体レーザ自体の構造設計やプロセス変更などに比べて実現することが容易な送信用小型光デバイスの実装構造に対する工夫で具現化できる点で有用である。
【００３１】
＜実施の形態１における基本思想の概要＞
次に、本発明者が見出した新規な知見である「ＧＢ積」を向上する第２手法を具現化する本実施の形態１における基本思想の概要について説明する。本実施の形態１における基本思想を概略的に説明すると、以下のようになる。例えば、送信用小型光デバイスには、半導体レーザが形成された半導体チップが含まれている一方、この半導体レーザを駆動する駆動回路が形成された半導体装置は、送信用小型光デバイスの外部に設けられており、半導体レーザを駆動する駆動回路と、送信用小型光デバイスの内部に存在する半導体レーザとは、伝送線路を介して電気的に接続されている。このとき、伝送線路の特性インピーダンスと半導体レーザの特性インピーダンスとは整合しておらず、伝送線路を伝搬してきた電気信号の一部は、伝送線路の特性インピーダンスと半導体レーザの特性インピーダンスとの不整合によって反射される。すなわち、伝送線路と半導体レーザとの間に電気信号の反射損失が生じるのである。この点に関し、本実施の形態１における基本思想は、特定周波数において、伝送線路と半導体レーザとの間の特性インピーダンスの不整合に起因する反射を抑制する思想である。この場合、特定周波数において、伝送線路と半導体レーザとの間の特性インピーダンスの不整合が緩和されると、特定周波数における電気信号の反射損失が低減される。特定周波数おける電気信号の反射損失が低減するということは、反射されずに半導体レーザを駆動するために入力される特定周波数の電気信号が増加することを意味し、これによって、特定周波数における半導体レーザからの光出力が増加することになる。この結果、特定周波数において、半導体レーザからの光出力が増加する「ピーキング」が生じることになるのである。このように、本実施の形態１における基本思想の概要は、特定周波数において、伝送線路と半導体レーザとの間の特性インピーダンスの不整合に起因する反射を抑制することによって、半導体レーザから出力される光出力に「ピーキング」を生じさせるという思想である。
【００３２】
＜実施の形態１における基本思想＞
続いて、伝送線路と半導体レーザとの間の特性インピーダンスの不整合に起因する反射を抑制する工夫点を説明する。この説明にあたっては、まず、関連技術を使用して、伝送線路と半導体レーザとの間の特性インピーダンスの不整合が生じる理由を説明し、その後、特定周波数において、この伝送線路と半導体レーザとの間の特性インピーダンスの不整合を抑制する工夫である本実施の形態１における基本思想について説明する。
【００３３】
＜＜関連技術の説明＞＞
本明細書でいう「関連技術」は、新規に発明者が見出した課題を有する技術であって、公知である従来技術ではないが、新規な技術的思想の前提技術（未公知技術）を意図して記載された技術である。
【００３４】
図６は、関連技術における光トランシーバの模式的な構成を示すブロック図である。図６に示すように、関連技術における光トランシーバ１００は、送信部１００ａと、受信部１００ｂとを備えている。
【００３５】
送信部１００ａは、配線ＷＬ１と、この配線ＷＬ１と電気的に接続された半導体レーザＬＤとを含む半導体装置ＳＡ１と、半導体レーザＬＤを駆動するための駆動回路ＤＲＶを含む半導体装置ＳＡ２とを有している。そして、送信部１００ａにおいては、半導体装置ＳＡ１と半導体装置ＳＡ２とが伝送線路ＴＬ１で電気的に接続されている。これにより、半導体装置ＳＡ１に含まれる半導体レーザＬＤは、半導体装置ＳＡ２に含まれる駆動回路ＤＲＶによって制御される。すなわち、駆動回路ＤＲＶは、電気信号に基づいて、半導体レーザＬＤを直接変調するように構成されており、これによって、半導体レーザＬＤからは、電気信号に基づいて直接変調された光信号が出力されることになる。このようにして、光トランシーバ１００の送信部１００ａが構成されている。
【００３６】
次に、受信部１００ｂは、フォトダイオードＰＤと、このフォトダイオードＰＤと接続される配線ＷＬ２と、配線ＷＬ２と電気的に接続されたアンプＡＭＰとを含む半導体装置ＳＡ３と、この半導体装置ＳＡ３と電気的に接続された伝送線路ＴＬ２と、図６には図示しないが、伝送線路ＴＬ２と電気的に接続された信号処理回路とを有している。このように構成されている受信部１００ｂにおいては、光信号がフォトダイオードＰＤに入力されると、フォトダイオードＰＤでは、光信号が光電変換されて、電流信号が生成される。この電流信号は、配線ＷＬ２を介して、アンプＡＭＰに入力して、電圧信号に変換される。
【００３７】
例えば、フォトダイオードＰＤから出力される電流信号（出力信号）は、微小であり、かつ、信号形式が信号処理回路（デジタル回路）の処理に適していない場合が多い。そこで、フォトダイオードＰＤから出力される微小な電流信号を、信号処理回路の入力に適した大きさの信号に増幅する回路が必要となる。特に、フォトダイオードＰＤから出力される電流信号は、アナログ信号である一方、信号処理回路では、デジタル信号を取り扱うため、アナログ信号をデジタル信号に変換するＡＤ変換回路が必要となる。ところが、アナログ信号をデジタル信号に変換するＡＤ変換回路では、電圧信号しか受け取ることができない。このことから、電流信号を電圧信号に変換しながら、適切な大きさの電圧信号に増幅するトランスインピーダンスアンプが必要となる。したがって、半導体装置ＳＡ３に含まれるアンプＡＭＰは、例えば、変換回路と増幅回路を兼ねるアナログ回路であるトランスインピーダンスアンプから構成されることになる。
【００３８】
ここで、受信部１００ｂにおいては、半導体装置ＳＡ３にフォトダイオードＰＤとアンプＡＭＰとが内蔵されているが、この理由について説明する。フォトダイオードＰＤは、例えば、ｐｎ接合ダイオードから構成されている。そして、このｐｎ接合ダイオードでは、ｐｎ接合に逆バイアス電圧を印加している状態で、空乏層に光が入射すると、この光エネルギーによって、価電子帯の電子が伝導帯に励起される。この結果、伝導帯に電子が励起される一方、価電子帯に正孔が生成される。そして、伝導帯に励起された電子は、逆バイアス電圧によって加速されて、カソード（ｎ型半導体領域）に向ってドリフトする一方、価電子帯に生成された正孔は、アノード（ｐ型半導体領域）に向ってドリフトする。この結果、フォトダイオードＰＤでは、光が入力されると電流が流れることになる。すなわち、フォトダイオードＰＤでは、入力された光信号が電流信号に変換されることになる。
【００３９】
フォトダイオードＰＤから出力される電流信号は、配線ＷＬ２を介して、アンプＡＭＰに入力される。このとき、配線ＷＬ２の長さが長くなると、配線ＷＬ２の寄生容量が大きくなる。そして、光信号の周波数が高くなると、変換される電流信号の周波数も高くなる。この結果、高周波信号である電流信号に対して、配線ＷＬ２のインピーダンスが小さくなるため、電流信号からグランドに漏洩する漏洩電流が大きくなる。ここで、フォトダイオードＰＤから出力される電流信号は、微弱であることから、この微弱な電流信号からの漏洩電流が大きくなると、電流信号のＳ／Ｎ比（シグナル／ノイズ比）が小さくなってしまう。このことから、フォトダイオードＰＤから出力される電流信号のＳ／Ｎ比を確保する観点から、配線ＷＬ２の長さをできるだけ短くして、配線ＷＬ２の寄生容量を低減する必要が高まることになる。したがって、関連技術では、半導体装置ＳＡ３の内部にフォトダイオードＰＤとアンプＡＭＰとの両方を内蔵している。このため、関連技術における光トランシーバ１００の受信部１００ｂにおいては、フォトダイオードＰＤとアンプＡＭＰとを電気的に接続する配線ＷＬ２の長さを短くすることができる結果、配線ＷＬ２の寄生容量を低減することができる。以上の理由から、光トランシーバ１００の受信部１００ｂにおいては、半導体装置ＳＡ３にフォトダイオードＰＤとアンプＡＭＰとを内蔵している。
【００４０】
これに対し、光トランシーバ１００の送信部１００ａにおいては、半導体レーザＬＤを駆動する駆動回路ＤＲＶが、半導体装置ＳＡ１に内蔵されておらず、半導体装置ＳＡ１の外部に配置されている。これは、以下に示す理由による。すなわち、光トランシーバ１００の送信部１００ａにおいても、半導体装置ＳＡ１の内部に半導体レーザＬＤとともに駆動回路ＤＲＶを内蔵することが性能を向上する観点（信号品質設計の観点）から望ましい。ただし、半導体装置ＳＡ１に駆動回路ＤＲＶを内蔵すると、駆動回路ＤＲＶでの消費電力が余計にかかる分、半導体装置ＳＡ１の放熱設計が困難となる。さらに、半導体レーザＬＤを駆動する駆動回路ＤＲＶは、トランスインピーダンスアンプから構成されるアンプＡＭＰに比べてサイズが大きい。このことから、半導体装置ＳＡ１の内部に駆動回路ＤＲＶを設けると、半導体装置ＳＡ１のサイズが大きくなってしまい、送信部１００ａを構成する半導体装置ＳＡ１の小型化が困難となってしまう。すなわち、半導体装置ＳＡ１の小型化や放熱特性の向上を図りながら、半導体装置ＳＡ１の内部に駆動回路ＤＲＶを配置する構成を実現するには、様々な工夫を施す必要があり、製造のしやすさを考慮すると、半導体レーザＬＤが内蔵された半導体装置ＳＡ１の外部に駆動回路ＤＲＶを設ける構成が現状では妥当性を有するのである。このような理由で、関連技術における光トランシーバ１００の送信部１００ａでは、図６に示すように、半導体レーザＬＤが内蔵された半導体装置ＳＡ１とは別の半導体装置ＳＡ２に駆動回路ＤＲＶを設ける構成が採用されている。
【００４１】
ところが、光トランシーバ１００の送信部１００ａにおいて、半導体レーザＬＤが内蔵された半導体装置ＳＡ１とは別の半導体装置ＳＡ２に半導体レーザＬＤを駆動する駆動回路ＤＲＶを内蔵すると、半導体レーザＬＤと駆動回路ＤＲＶとを電気的に接続するために、半導体装置ＳＡ１と半導体装置ＳＡ２とを伝送線路ＴＬ１を介して接続する必要がある。そして、本発明者の検討によると、半導体レーザＬＤが内蔵された半導体装置ＳＡ１と、駆動回路ＤＲＶが内蔵された半導体装置ＳＡ２とを伝送線路ＴＬ１で接続する場合、改善の余地が顕在化することが明らかとなった。以下では、この関連技術において顕在化する改善の余地について説明することにする。
【００４２】
図７は、光トランシーバ１００の送信部１００ａの模式的な実装構成を示す図である。図７に示すように、送信部１００ａは、伝送線路ＴＬ１が形成された実装基板ＰＣＢを有し、この実装基板ＰＣＢ上に駆動回路ＤＲＶが内蔵された半導体装置ＳＡ２が搭載されている。このとき、図７に示すように、駆動回路ＤＲＶが内蔵された半導体装置ＳＡ２は、実装基板ＰＣＢに形成された伝送線路ＴＬ１と電気的に接続されている。さらに、実装基板ＰＣＢに形成された伝送線路ＴＬ１は、半導体レーザＬＤを含む半導体装置ＳＡ１が搭載されたフレキシブル基板ＦＳと電気的に接続されている。この結果、半導体レーザＬＤが内蔵された半導体装置ＳＡ１と、駆動回路ＤＲＶが内蔵された半導体装置ＳＡ２とは、伝送線路ＴＬ１を介して、電気的に接続されていることになる。
【００４３】
ここで、半導体レーザＬＤが内蔵された半導体装置ＳＡ１と、駆動回路ＤＲＶが内蔵された半導体装置ＳＡ２とを伝送線路ＴＬ１を介して接続する場合、信号品質（信号波形）を維持する観点から、伝送線路ＴＬ１と半導体装置ＳＡ１との間でのインピーダンス整合が重要となってくる。具体的に、図８は、半導体レーザＬＤを含む半導体装置ＳＡ１と、伝送線路ＴＬ１との間における差動インピーダンスを示す図である。図８において、伝送線路ＴＬ１の差動インピーダンスとフレキシブル基板ＦＳの差動インピーダンスとは、概ね５０Ωで整合している。一方、半導体装置ＳＡ１に含まれる半導体レーザＬＤの差動インピーダンスは、約１５Ω程度となっており、伝送線路ＴＬ１と半導体レーザＬＤとの間で、差動インピーダンスの大幅な不整合が生じることがわかる。この場合、伝送線路ＴＬ１の差動インピーダンスと、半導体レーザＬＤの差動インピーダンスとの不整合によって、伝送線路ＴＬ１を流れてきた電気信号の一部は、半導体レーザＬＤに入力する前に反射することになる。この結果、伝送線路ＴＬ１の差動インピーダンスと半導体レーザＬＤの差動インピーダンスとの不整合に起因する電気信号の品質低下（電気信号の波形劣化）が生じることになる。つまり、半導体レーザＬＤが内蔵された半導体装置ＳＡ１と、駆動回路ＤＲＶが内蔵された半導体装置ＳＡ２とを伝送線路ＴＬ１で接続する場合、伝送線路ＴＬ１の差動インピーダンスと半導体レーザＬＤの差動インピーダンスとの不整合に起因して、光トランシーバ１００の性能低下を招くことになるのである。
【００４４】
上述した伝送線路ＴＬ１の差動インピーダンスと半導体レーザＬＤの差動インピーダンスとの不整合は、半導体レーザＬＤの差動インピーダンスが、伝送線路ＴＬ１の差動インピーダンスに比べて大幅に低くなることに主要因がある。
【００４５】
以下では、半導体レーザＬＤの差動インピーダンスが、伝送線路ＴＬ１の差動インピーダンスに比べて大幅に低くなる理由について説明する。まず、半導体レーザＬＤは、駆動回路ＤＲＶによる制御によって、直接変調される。このとき、電気信号の周波数が高くなるにつれて、直接変調の周波数も高くなる。そして、電気信号の周波数が高くなっても適切に半導体レーザＬＤの直接変調を実現するためには、半導体レーザＬＤの応答速度を向上する必要がある。半導体レーザＬＤの応答速度を向上するためには、半導体レーザＬＤの時定数（τ＝ＲＣ）を小さくする必要がある。この点に関し、時定数（τ＝ＲＣ）を小さくするために、Ｒ（抵抗値）を小さくすると、半導体レーザＬＤの差動インピーダンスは、小さくなる。一方、時定数（τ＝ＲＣ）を小さくするために、Ｃ（寄生容量）を小さくしても、より高い高周波信号にも対応できるように半導体レーザＬＤの直接変調の周波数（ｆ）を高くする場合には、半導体レーザＬＤの差動インピーダンス（１／ｊωＣ）は、小さくなる。このように直接変調を行なう半導体レーザＬＤにおいては、差動インピーダンスは小さくなる傾向がある。この結果、直接変調を行なう半導体レーザＬＤでは、伝送線路ＴＬ１に比べて差動インピーダンスが大幅に小さくなるのである。つまり、高周波信号に対応した半導体レーザＬＤの直接変調を実現するために、半導体レーザＬＤの差動インピーダンスを小さくする必要があるため、伝送線路ＴＬ１の差動インピーダンスと半導体レーザＬＤの差動インピーダンスとの不整合が生じることになるのである。
【００４６】
この点に関し、半導体レーザＬＤに対して直接変調方式を採用するのではなく、別途変調器を設けて間接変調方式を採用することが考えられる。なぜなら、半導体レーザＬＤから射出する光を直接変調する必要がなくなることから、半導体レーザＬＤの応答速度を向上するために、インピーダンスを小さくする必要がなくなるからである。すなわち、半導体レーザＬＤに対して間接変調方式を採用する場合には、半導体レーザＬＤの差動インピーダンスを伝送線路ＴＬ１の差動インピーダンスに合わせることができ、これによって、伝送線路ＴＬ１を使用しても、差動インピーダンスの不整合を抑制することができる。
【００４７】
しかし、間接変調方式は、直接変調方式より製造コストが高いため、光トランシーバ１００では、直接変調方式が採用されている。ところが、上述したように、直接変調方式を採用すると、応答速度を向上するために、半導体レーザＬＤの差動インピーダンスを小さくする必要が生じる結果、伝送線路ＴＬ１の差動インピーダンスと半導体レーザＬＤの差動インピーダンスとの不整合が改善の余地として顕在化するのである。
【００４８】
ここで、例えば、半導体レーザＬＤを駆動する駆動回路ＤＲＶと半導体レーザＬＤとを１つの半導体装置ＳＡ１に内蔵することができれば、伝送線路ＴＬ１が不要になるとともに、例えば、駆動回路ＤＲＶにイコライザを付加して、半導体レーザＬＤに入力する電気信号の波形を整えることにより、半導体レーザＬＤに入力する波形劣化を抑制することができる。ただし、上述したように、半導体装置ＳＡ１の内部に駆動回路ＤＲＶを内蔵するには、様々な工夫を施す必要があり、実現するためのハードルが高い。このことから、製造のしやすさを考慮すると、半導体レーザＬＤが内蔵された半導体装置ＳＡ１の外部に駆動回路ＤＲＶを設ける構成を採用することに妥当性がある。
【００４９】
以上のことから、特に、（１）半導体レーザＬＤが内蔵された半導体装置ＳＡ１の外部に駆動回路ＤＲＶを設けることによって、伝送線路ＴＬ１を介して半導体レーザＬＤと駆動回路ＤＲＶとを接続する点、（２）駆動回路ＤＲＶによって半導体レーザＬＤを直接変調する点とに起因して、伝送線路ＴＬ１と半導体レーザＬＤとのインピーダンス不整合が改善の余地として顕在化することがわかる。
【００５０】
そこで、本実施の形態１では、特定周波数において、この伝送線路ＴＬ１と半導体レーザＬＤとの間の特性インピーダンスの不整合を抑制することにより、反射損失を低減して、半導体レーザＬＤからの光出力の増加（「ピーキング」）を引き起こすための工夫を施している。以下では、この工夫を施した本実施の形態１における基本思想について説明する。
【００５１】
＜＜基本思想の詳細＞＞
図９は、本実施の形態１における光トランシーバの模式的な構成を示すブロック図である。図９において、本実施の形態１における基本思想は、特定周波数において、伝送線路ＴＬ１と半導体レーザＬＤとの間の特性インピーダンスの不整合に起因する反射を抑制するために、半導体レーザＬＤの近傍領域にシャント容量ＳＣ１とシャント容量ＳＣ２とを設ける点にある。この場合、半導体レーザＬＤの近傍領域（電磁波の波長と同程度）にボンディングワイヤＢＷとシャント容量ＳＣ１（ＳＣ２）が設けられている。このことから、高周波信号（電磁波）に対する半導体レーザＬＤの特性インピーダンスは、半導体レーザＬＤ自体の特性インピーダンスと、ボンディングワイヤＢＷに起因するインダクタンスと、シャント容量ＳＣ１（ＳＣ２）に起因するキャパシタンスとを一体的に組み合わせた特性インピーダンスとなる。このとき、シャント容量ＳＣ１（ＳＣ２）の容量値を調整することにより、特定周波数において、ボンディングワイヤＢＷのインダクタンスに起因する位相と、シャント容量ＳＣ１（ＳＣ２）のキャパシタンスに起因する位相とが相殺する方向に働くようにできる。さらに、半導体レーザＬＤとボンディングワイヤＢＷとシャント容量ＳＣ１（ＳＣ２）の一体的な特性インピーダンスの絶対値が伝送線路ＴＬ１の特性インピーダンス（Ｚ０＝５０Ω）に近づくようにすることができる。この結果、本実施の形態１における基本思想によれば、特定周波数において、伝送線路ＴＬ１と半導体レーザＬＤとの間の特性インピーダンスの不整合を抑制することができる。これにより、本実施の形態１における基本思想によれば、伝送線路ＴＬ１と半導体レーザＬＤとの間の特性インピーダンスの不整合に起因する高周波信号の反射損失を低減することができる。このことは、特定周波数の高周波信号が伝送線路ＴＬ１から半導体レーザＬＤに入力しやすくなることを意味する。そして、このことは、特定周波数における半導体レーザＬＤの駆動電流が増加することを意味し、これによって、半導体レーザＬＤから出力される光出力に「ピーキング」を生じさせることができる。特に、例えば、「ピーキング」を生じさせる特定周波数を図４の「Ａ」で示す周波数に設定すれば、図４のドット領域の面積だけ「ＧＢ積」を大きくすることができる。これにより、本実施の形態１における基本思想によれば、「ＧＢ積」を大きくすることができる結果、ＤＭＴ方式における光トランシーバのデータレートを高くすることができることになる。
【００５２】
上述したように、本実施の形態１における基本思想は、半導体レーザＬＤの近傍領域にシャント容量ＳＣ１とシャント容量ＳＣ２とを設ける点にあるが、以下では、半導体レーザＬＤの近傍領域にシャント容量ＳＣ１とシャント容量ＳＣ２とを設けることにより、インピーダンス不整合が緩和されて、高周波信号の反射損失を実現できることについて、スミスチャートを参照しながら説明する。
【００５３】
図１０は、関連技術における半導体装置ＳＡ１（図６参照）に含まれる半導体レーザＬＤとボンディングワイヤＢＷからなる系の等価回路図である。図１０において、半導体レーザＬＤは、等価回路図では、ＲＣ回路として表現される。そして、ＲＣ回路で示される半導体レーザＬＤと直列にボンディングワイヤＢＷが接続されている。
【００５４】
このように構成されている関連技術における半導体レーザＬＤとボンディングワイヤＢＷからなる系の特性インピーダンスの周波数依存性について説明する。
【００５５】
図１２は、スミスチャートを示す図である。図１２に示すスミスチャートにおいて、中心点が無反射点を示しており、例えば、無反射点は、特性インピーダンスが５０Ωに対応する点である。図１２の実線は、関連技術における半導体レーザＬＤとボンディングワイヤＢＷからなる系の特性インピーダンスの４０ＧＨｚまでの周波数依存性を示している。図１２の実線で示すように、関連技術では、周波数が高くなるにつれて（ωが増加するにつれて）、ボンディングワイヤＢＷのインダクタンス成分（ｊωＬ）が単調増加することに起因して、無反射点からの距離が増加していることがわかる。無反射点からの距離は、反射係数Γ１の絶対値を示すことから、関連技術では、周波数の増加とともに、反射損失が増加することがわかる。すなわち、関連技術では、例えば、４０ＧＨｚ以下の特定周波数において、反射損失を低減することができないことになる。つまり、関連技術では、伝送線路ＴＬ１と半導体レーザＬＤとの間の特性インピーダンスの不整合に起因する高周波信号の反射損失を低減することが困難である。したがって、関連技術では、半導体レーザＬＤから出力される光出力に「ピーキング」を生じさせることが困難であることから、ＤＭＴ方式における光トランシーバのデータレートを高くすることは実現困難となる。
【００５６】
これに対し、図１１は、本実施の形態１における半導体装置ＳＡ１（図９参照）に含まれる半導体レーザＬＤとボンディングワイヤＢＷとシャント容量ＳＣ１（ＳＣ２）からなる系の等価回路図である。図１１において、半導体レーザＬＤは、等価回路図では、ＲＣ回路として表現される。そして、ＲＣ回路で示される半導体レーザＬＤと直列にボンディングワイヤＢＷが接続されているとともに、ボンディングワイヤＢＷを介して半導体レーザＬＤのアノードとグランドとの間にシャント容量ＳＣ１が接続され、かつ、半導体レーザＬＤのカソードとグランドとの間にシャント容量ＳＣ２が接続されている。
【００５７】
このように構成されている本実施の形態１における半導体レーザＬＤとボンディングワイヤＢＷとシャント容量ＳＣ１（ＳＣ２）からなる系の特性インピーダンスの周波数依存性について説明する。
【００５８】
図１２は、スミスチャートを示す図である。図１２の点線は、本実施の形態１における半導体レーザＬＤとボンディングワイヤＢＷとシャント容量ＳＣ１（ＳＣ２）からなる系の特性インピーダンスの４０ＧＨｚまでの周波数依存性を示している。図１２の点線で示すように、本実施の形態１では、周波数が高くなると、ボンディングワイヤＢＷのインダクタンスに起因する位相が、シャント容量ＳＣ１（ＳＣ２）のキャパシタンスに起因する位相によって相殺されて、リアクタンスが「０」となる水平線を横切る。そして、図１２の点線とリアクタンスが「０」となる水平線との交点が、本実施の形態１における半導体レーザＬＤとボンディングワイヤＢＷとシャント容量ＳＣ１（ＳＣ２）からなる系の共振点となる。つまり、本実施の形態１における半導体レーザＬＤとボンディングワイヤＢＷとシャント容量ＳＣ１（ＳＣ２）からなる系では、ボンディングワイヤＢＷに起因するインダクタンスと、シャント容量ＳＣ１（ＳＣ２）に起因するキャパシタンスとによって、並列共振を起こさせることができる。そして、図１２の点線で示すように、この共振点においては、反射係数Γ２が小さくなることから、本実施の形態１によれば、並列共振を制御することにより、特定周波数で、半導体レーザＬＤとボンディングワイヤＢＷとシャント容量ＳＣ１（ＳＣ２）の一体的な特性インピーダンスの絶対値を伝送線路ＴＬ１の特性インピーダンス（Ｚ０＝５０Ω）に近づけることができる。このことは、本実施の形態１では、例えば、４０ＧＨｚ以下の特定周波数において、反射損失を低減できることを意味する。つまり、本実施の形態１では、シャント容量ＳＣ１（ＳＣ２）を設けることにより、伝送線路ＴＬ１と半導体レーザＬＤとの間の特性インピーダンスの不整合に起因する高周波信号の反射損失を低減することができる。したがって、本実施の形態１によれば、半導体レーザＬＤから出力される光出力に「ピーキング」を生じさせることができる結果、ＤＭＴ方式における光トランシーバのデータレートを向上することができる。
【００５９】
図１３は、周波数と反射損失との関係を示すグラフである。図１３の実線は、関連技術での反射損失の周波数依存性を示すグラフである。一方、図１３の破線は、本実施の形態１での反射損失の周波数依存性を示すグラフである。
【００６０】
関連技術を示す図１３の実線では、周波数が増加するに伴って、反射損失が単調に増加する周波数特性を有している。したがって、関連技術では、特定周波数で反射損失を低減することができないことから、半導体レーザＬＤから出力される光出力に「ピーキング」を生じさせることが困難である。このため、関連技術では、「ピーキング」によって、ＤＭＴ方式における光トランシーバのデータレートを高くできないことがわかる。
【００６１】
これに対し、実施の形態１を示す図１３の破線では、例えば、２２ＧＨｚ付近の特定周波数で、著しく反射損失を低減できていることがわかる。このことから、本実施の形態１では、特定周波数（２２ＧＨｚ付近）で反射損失を低減することができるため、半導体レーザＬＤから出力される光出力に「ピーキング」を生じさせることが可能となる。この結果、本実施の形態１では、「ピーキング」によって、ＤＭＴ方式における光トランシーバのデータレートを高くすることができることがわかる。
【００６２】
なお、図１３に示すように、例えば、周波数が３０ＧＨｚ以上になると、本実施の形態１の方が関連技術よりも反射損失が大きくなる。しかしながら、周波数が３０ＧＨｚ以上の範囲では、半導体レーザ単体の光出力がない周波数帯域なので問題ない。
【００６３】
＜半導体装置の構成＞
次に、上述した本実施の形態１における基本思想を具現化する半導体装置の構成について説明する。図１４は、送信用小型光デバイス（ＴＯＳＡ）である半導体装置ＳＡ１の概略構成を示す図である。図１４に示すように、半導体装置ＳＡ１は、半導体レーザＬＤが形成された半導体チップＣＨＰ１やモニタ用フォトダイオードＭＤが形成された半導体チップＣＨＰ２が実装されたステムＳＴＭと、このステムＳＴＭと接続されたフレキシブル基板ＦＳと、レンズＬＳが配置されたレンズホルダＬＨとファイバスタブＦＳＢとを内蔵するレセプタクルＲＰから構成されている。このように構成されている半導体装置ＳＡ１は、光ファイバＯＦと接続され、最終的に光通信システムに組み込まれている。
【００６４】
図１５は、半導体装置ＳＡ１の一部を構成するステムＳＴＭとフレキシブル基板ＦＳとを模式的に示す斜視図である。図１５において、ステムＳＴＭとフレキシブル基板ＦＳとは、半導体装置ＳＡ１内の高周波信号（高速信号）が伝搬する経路に対応した部位である。ステムＳＴＭには、半導体レーザＬＤが形成された半導体チップＣＨＰ１が実装されている一方、フレキシブル基板ＦＳには、ＲＦ信号線が形成されている。このフレキシブル基板ＦＳは、図示しない駆動回路と電気的に接続されている（図７参照）。
【００６５】
さらに言えば、フレキシブル基板ＦＳは、液晶ポリマをコア層として、コア層上に半導体レーザＬＤが形成された半導体チップＣＨＰ１のアノードおよびカソードに対応する１対のＲＦ信号線と、モニタ用フォトダイオードと電気的に接続される信号線とを有している。また、フレキシブル基板ＦＳは、コア層の下に高周波信号のリファレンスプレーンとなるグランドプレーンを有している。そして、１対のＲＦ信号線のそれぞれは、ステムＳＴＭに設けられているピン（図１６のＲＦ信号注入用ピンＰＮ１とＲＦ信号注入用ピンＰＮ２）と接続される。一方、フレキシブル基板ＦＳに形成されているリファレンスプレーンは、ステムＳＴＭの下側に突き出たピンと電気的に接続される（図１４参照）。なお、ステムＳＴＭは、例えば、銅材から構成されており、ピンと誘電体基板を除き、高周波信号のリファレンスプレーンとして機能する。
【００６６】
次に、図１６は、ステムＳＴＭの詳細な構成を示す図である。ステムＳＴＭには、例えば、窒化アルミニウム（ＡｌＮ）からなる誘電体基板ＤＳ１が配置されている。この誘電体基板ＤＳ１の表面には、配線ＷＬ１Ａと配線ＷＬ１Ｂとが形成されており、配線ＷＬ１Ａ上には、半導体レーザＬＤが形成された半導体チップＣＨＰ１が搭載されている。このとき、半導体チップＣＨＰ１が実装される位置は、レンズの焦点距離によって規定される。そして、半導体チップＣＨＰ１の裏面は、誘電体基板ＤＳ１に形成されている配線ＷＬ１Ａにろう付けされる。さらに、配線ＷＬ１Ａは、例えば、ＲＦ信号注入用ピンＰＮ１とろう付けで接続されている。一方、配線ＷＬ１Ｂと半導体チップＣＨＰ１とは、ボンディングワイヤＢＷで接続されているとともに、配線ＷＬ１Ｂは、例えば、ＲＦ信号注入用ピンＰＮ２とろう付けで接続されている。すなわち、誘電体基板ＤＳ１に形成されている配線ＷＬ１Ａは、半導体レーザＬＤが形成された半導体チップＣＨＰ１のカソードに対して、高周波信号（ＲＦ信号）を供給するためのＲＦ信号線として機能する。一方、誘電体基板ＤＳ１に形成されている配線ＷＬ１Ｂは、半導体チップＣＨＰ１のアノードに対して、高周波信号（ＲＦ信号）を供給するためのＲＦ信号線として機能する。
【００６７】
配線ＷＬ１Ａおよび配線ＷＬ１Ｂは、例えば、チタン膜（膜厚０．１μｍ）とプラチナ膜（膜厚０．２μｍ）と金膜（膜厚０．５μｍ）との積層膜から構成されている。このように構成されている配線ＷＬ１Ａおよび配線ＷＬ１Ｂは、例えば、一般的なリフトオフ法やパターニング技術を使用することにより形成することができる。
【００６８】
この配線ＷＬ１Ａおよび配線ＷＬ１Ｂは、マイクロストリップラインから構成することができる。例えば、配線ＷＬ１Ａおよび配線ＷＬ１Ｂの特性インピーダンス（シングルエンド）は、２５Ωであり、配線ＷＬ１Ａおよび配線ＷＬ１Ｂの特性インピーダンス（差動インピーダンス）は、５０Ωである。
【００６９】
また、図１６に示すように、ステムＳＴＭには、半導体レーザＬＤからの光出力をフィードバック制御するためのモニタ用フォトダイオードＭＤが形成された半導体チップＣＨＰ２を有し、この半導体チップＣＨＰ２は、誘電体基板ＤＳ２上に搭載されている。そして、図１６に示すように、モニタ用フォトダイオードＭＤが形成された半導体チップＣＨＰ２は、モニタ用ピンＰＮ３とボンディングワイヤＢＷ２を介して接続されているとともに、モニタ用ピンＰＮ４とボンディングワイヤＢＷ３を介して接続されている。
【００７０】
誘電体基板ＤＳ１や誘電体基板ＤＳ２は、例えば、窒化アルミニウムから構成される。そして、これらの誘電体基板ＤＳ１の裏面や誘電体基板ＤＳ２の裏面は、例えば、半田法によって、ステムＳＴＭにろう付けされる。上述したように、誘電体基板ＤＳ１や誘電体基板ＤＳ２は、窒化アルミニウムから構成することができるが、これに限らず、誘電体基板ＤＳ１や誘電体基板ＤＳ２は、ヒートシンクとしての観点と、特性インピーダンスの設計の観点で様々な材料を選択することが可能である。このため、例えば、誘電体基板ＤＳ１や誘電体基板ＤＳ２は、室温での熱伝導率が１００Ｗ／（ｍ・Ｋ）以上の誘電体材料を用いることもできる。
【００７１】
図１７は、誘電体基板ＤＳ１を示す平面図である。図１７において、誘電体基板ＤＳ１の表面には、互いに差動配線を構成する配線ＷＬ１Ａと配線ＷＬ１Ｂとが形成されている。配線ＷＬ１Ａは、端部ＥＰ１から延在する第１部分Ｐ１と、他端部ＥＰ２から延在する第２部分Ｐ２と、第１部分Ｐ１および第２部分Ｐ２とに接続された角部ＣＮＰ１とを有している。このように、配線ＷＬ１Ａは、第１部分Ｐ１と、第２部分Ｐ２と、平面視において第１部分Ｐ１と第２部分Ｐ２との間に設けられた角部ＣＮＰ１とから構成されている。そして、配線ＷＬ１Ａの角部ＣＮＰ１上には、半導体レーザが形成された半導体チップＣＨＰ１が搭載されている。特に、半導体チップＣＨＰ１の裏面には、カソード電極が形成されており、半導体チップＣＨＰ１の裏面に形成されているカソード電極と配線ＷＬ１Ａとが電気的に接続されている。このとき、端部ＥＰ１から角部ＣＮＰ１に向って延在する第１部分Ｐ１の長さは、角部ＣＮＰ１から他端部ＥＰ２に向って延在する第２部分Ｐ２の長さよりも長くなっている。言い換えれば、第２部分Ｐ２の長さは、第１部分Ｐ１の長さよりも短くなっている。そして、配線ＷＬ１Ａの第１部分Ｐ１は、高周波信号が伝搬する配線として機能する一方、配線ＷＬ１Ａの第２部分Ｐ２は、寄生容量の増加に寄与するスタブＳＴＢ２として機能する。すなわち、配線基板ＷＬ１Ａの第１部分Ｐ１は、半導体レーザを駆動する駆動回路とステムとの間に介在する伝送線路と電気的に接続されている一方、配線ＷＬ１Ａの第２部分Ｐ２は、シャント容量となるスタブＳＴＢ２を構成していることになる。このように、配線ＷＬ１Ａの第２部分Ｐ２は、半導体レーザの特性インピーダンスと差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）の特性インピーダンスとの不整合を緩和するシャント容量となるスタブＳＴＢ２を構成している。
【００７２】
続いて、図１７に示すように、誘電体基板ＤＳ１の表面には、さらに、配線ＷＬ１Ａと組み合わせて差動配線を構成する配線ＷＬ１Ｂが形成されている。この配線ＷＬ１Ｂは、端部ＥＰ３から延在する第３部分Ｐ３と、他端部ＥＰ４から延在する第４部分Ｐ４と、第３部分Ｐ３および第４部分Ｐ４とに接続された角部ＣＮＰ２とを有している。このように、配線ＷＬ１Ｂは、第３部分Ｐ３と、第４部分Ｐ４と、平面視において第３部分Ｐ３と第４部分Ｐ４との間に設けられた角部ＣＮＰ２とから構成されている。そして、配線ＷＬ１Ａ上に搭載されている半導体チップＣＨＰ１と配線ＷＬ１Ｂの角部ＣＮＰ２とは、例えば、ボンディングワイヤＢＷに代表される導電性部材で接続されている。特に、半導体チップＣＨＰ１の表面には、アノード電極が形成されており、半導体チップＣＨＰ１の表面に形成されているアノード電極と配線ＷＬ１Ｂの角部ＣＮＰ２とがボンディングワイヤＢＷで接続されている。このとき、端部ＥＰ３から角部ＣＮＰ２に向って延在する第３部分Ｐ３の長さは、角部ＣＮＰ２から他端部ＥＰ４に向って延在する第４部分Ｐ４の長さよりも長くなっている。言い換えれば、第４部分Ｐ４の長さは、第３部分Ｐ３の長さよりも短くなっている。そして、配線ＷＬ１Ｂの第３部分Ｐ３は、高周波信号が伝搬する配線として機能する一方、配線ＷＬ１Ｂの第４部分Ｐ４は、寄生容量の増加に寄与するスタブＳＴＢ１として機能する。すなわち、配線基板ＷＬ１Ｂの第３部分Ｐ３は、半導体レーザを駆動する駆動回路とステムとの間に介在する伝送線路と電気的に接続されている一方、配線ＷＬ１Ｂの第４部分Ｐ４は、シャント容量となるスタブＳＴＢ１を構成していることになる。このように、配線ＷＬ１Ｂの第４部分Ｐ４は、半導体レーザの特性インピーダンスと差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）の特性インピーダンスとの不整合を緩和するシャント容量となるスタブＳＴＢ１を構成している。
【００７３】
ここで、図１７に示すように、配線ＷＬ１Ａの角部ＣＮＰ１と、配線ＷＬ１Ｂの角部ＣＮＰ２とは、互いに対向するように配置されている。さらに、配線ＷＬ１Ａの第２部分Ｐ２は、ｙ方向に延在しているとともに、配線ＷＬ１Ｂの第４部分Ｐ４もｙ方向に延在している。したがって、図１７に示すように、配線ＷＬ１Ａの第２部分Ｐ２と配線ＷＬ１Ｂの第４部分Ｐ４とは、互いに並行するように配置されていることになる。
【００７４】
以上のようにして、本実施の形態１における送信用小型光デバイス（ＴＯＳＡ）である半導体装置ＳＡ１が実装構成されていることになる。そして、半導体レーザが形成された半導体チップの実装領域の近傍にシャント容量を設けるという本実施の形態１における基本思想は、例えば、図１７に示すように、配線ＷＬ１Ａの第２部分Ｐ２と、配線ＷＬ１Ｂの第４部分Ｐ４を設けることにより具現化される。すなわち、配線ＷＬ１Ａの第２部分Ｐ２は、寄生容量の増加に寄与するスタブＳＴＢ２であり、このスタブＳＴＢ２がシャント容量として機能するとともに、配線ＷＬ１Ｂの第４部分Ｐ４も、寄生容量の増加に寄与するスタブＳＴＢ１であり、このスタブＳＴＢ１がシャント容量として機能する。
【００７５】
特に、図１７において、スタブＳＴＢ２を構成する配線ＷＬ１Ａの第２部分Ｐ２の延在長さ（ｙ方向の長さ）は、高周波信号の波長の１／４未満であることが望ましい。同様に、スタブＳＴＢ１を構成する配線ＷＬ１Ｂの第４部分Ｐ４の延在長さ（ｙ方向の長さ）も、高周波信号の波長の１／４未満であることが望ましい。なぜなら、スタブＳＴＢ２およびスタブＳＴＢ１のそれぞれの延在長さ（ｙ方向）の長さが、高周波信号の波長の１／４未満であると、容量を打ち消すインダクタンスの影響が少なくなって、スタブＳＴＢ２およびスタブＳＴＢ１が主に容量として機能するからである。言い換えれば、スタブＳＴＢ２およびスタブＳＴＢ１のそれぞれの延在長さ（ｙ方向）の長さが、高周波信号の波長の１／４以上になると、容量を打ち消すインダクタンスの影響が大きくなるからである。
【００７６】
＜実施の形態１における特徴＞
本実施の形態１における特徴点は、例えば、図１７に示すように、配線ＷＬ１ＡにスタブＳＴＢ２として機能する第２部分Ｐ２を設けるとともに、配線ＷＬ１ＢにスタブＳＴＢ１として機能する第４部分Ｐ４を設ける点にある。
【００７７】
これにより、本実施の形態１における半導体装置では、特定周波数で反射損失を低減することができるため、半導体レーザから出力される光出力に「ピーキング」を生じさせることが可能となる。この結果、本実施の形態１では、「ピーキング」によって、ＤＭＴ方式における光トランシーバのデータレートを高くすることができる。
【００７８】
具体的に、図１８は、差動インピーダンスが５０Ωで、５ｍｍの長さを有する伝送線路に対して、送信用小型光デバイス（半導体装置）を接続したと仮定した場合において、反射損失の周波数特性を示すグラフである。
【００７９】
図１８において、横軸は、周波数（ＧＨｚ）を示しており、縦軸は、反射損失（ｄＢ）を示している。ここで、図１８の実線は、スタブＳＴＢ１（ＳＴＢ２）を設けない関連技術のグラフを示している一方、図１８の破線は、スタブＳＴＢ１（ＳＴＢ２）を設けた本実施の形態１のグラフを示している。
【００８０】
図１８に示すように、本実施の形態１の周波数特性を示すグラフ（図１８の破線）では、関連技術の周波数特性を示すグラフ（図１８の実線）に比べて、１０ＧＨｚ〜１５ＧＨｚ帯で１ｄＢ程度の反射損失が低減されているとともに、１８ＧＨｚ〜２５ＧＨｚ帯で１ｄＢ以上の反射損失が低減されていることがわかる。
【００８１】
図１９は、差動インピーダンスが５０Ωで、５ｍｍの長さを有する伝送線路に対して、送信用小型光デバイス（半導体装置）を接続したと仮定した場合において、半導体レーザからの光出力の周波数特性を示すグラフである。
【００８２】
図１９において、横軸は、周波数（ＧＨｚ）を示しており、縦軸は、光出力（ｄＢ）を示している。ここで、図１９の実線は、スタブＳＴＢ１（ＳＴＢ２）を設けない関連技術のグラフを示している一方、図１９の破線は、スタブＳＴＢ１（ＳＴＢ２）を設けた本実施の形態１のグラフを示している。
【００８３】
図１９に示すように、本実施の形態１の周波数特性を示すグラフ（図１９の破線）では、関連技術の周波数特性を示すグラフ（図１９の実線）に比べて、２０ＧＨｚ付近の周波数までは、本実施の形態１における光出力が、関連技術における光出力よりも高くなっていることがわかる。さらに、図１９に示すように、本実施の形態１では、１０ＧＨｚ〜２０ＧＨｚ帯で、光出力が０ｄＢよりも高くなる「ピーキング」が生じていることがわかる。これは、本実施の形態１では、スタブＳＴＢ１（ＳＴＢ２）を使用して制御した寄生容量成分によって反射を低減させた特定周波数において、半導体レーザが形成されている半導体チップに流入する高周波信号（駆動電流）が増加していることを意味しており、高周波信号の反射損失を低減すれば、半導体レーザからの光出力が増加することを示している。
【００８４】
また、光出力が−３ｄＢとなる周波数を上限とする「ＧＢ積」を計算すると、関連技術よりも本実施の形態１のほうが「ＧＢ積」が大きくなる。
【００８５】
このようにして、本実施の形態１では、例えば、図１７に示すように、配線ＷＬ１ＡにスタブＳＴＢ２として機能する第２部分Ｐ２を設けるとともに、配線ＷＬ１ＢにスタブＳＴＢ１として機能する第４部分Ｐ４を設けるという特徴点を有することにより、特定周波数における反射損失の低減が可能となる。この結果、本実施の形態１における特徴点によれば、スタブＳＴＢ１（ＳＴＢ２）による寄生容量成分の制御によってもたらされる特定周波数での反射損失の低減を通じて、「ピーキング」による光出力の増加を引き起こすことができる結果、ＤＭＴ方式における光トランシーバのデータレートを高くできる。
【００８６】
なお、本実施の形態１では、矩形形状のスタブＳＴＢ１（ＳＴＢ２）を形成する例について説明したが、スタブＳＴＢ１（ＳＴＢ２）を形成する目的は、寄生容量成分の制御である。このことから、スタブＳＴＢ１（ＳＴＢ２）の形状は、矩形形状に限らず、例えば、円形形状などでもよく、平面形状に限定されるものではない。
【００８７】
さらに、スタブＳＴＢ１（ＳＴＢ２）によるシャント容量ＳＣ２（ＳＣ１）の静電容量値を小さくすると、インダクタンスとキャパシタンスによる並列共振の共振周波数は、より高周波帯域に遷移して、Ｑ値は小さくなるような反射損失の周波数特性が得られる。この場合、「ピーキング」が抑制される一方、光出力が確保される周波数帯域の向上という効果を得ることができる。
【００８８】
例えば、上述した「＜「ＧＢ積」の向上手法＞」で説明したように、周波数帯域を向上することによって、「ＧＢ積」を向上する第１手法は、半導体レーザが形成された半導体チップ自体の特性に強く律速されると説明した。これに対し、今まで説明してきたように、特定周波数で「ピーキング」を生じさせることによって、「ＧＢ積」を向上する第２手法は、スタブＳＴＢ１（ＳＴＢ２）を設けるという送信用小型光デバイスの実装構造の改善によって実現できる点で有用である。さらに、特定周波数で「ピーキング」を生じさせることによって、「ＧＢ積」を向上する第２手法でも、例えば、特定周波数（共振周波数）をより高周波帯域に遷移させる場合には、共振のＱ値が小さくなって（「ピーキング」の最大値が低下し、かつ、裾引きが大きくなる）、光出力が確保される周波数帯域が向上するという「ＧＢ積」を向上する第１手法と同様の利点が得られることになる。つまり、「ＧＢ積」を向上する第２手法は、スタブＳＴＢ１（ＳＴＢ２）を設けるという送信用小型光デバイスの実装構造の改善によって、「ＧＢ積」を向上する第１手法と同様の効果さえも実現できる点で非常に優れているということができる。すなわち、特定周波数で「ピーキング」を生じさせることによって、「ＧＢ積」を向上する第２手法は、スタブＳＴＢ１（ＳＴＢ２）による寄生容量成分の制御によって、共振条件を調整することにより、送信用小型光デバイスの実装構造の改善だけで、「ピーキング」による「ＧＢ積」の向上や、周波数帯域の向上による「ＧＢ積」の向上のいずれにも対応できるのである。
【００８９】
したがって、スタブＳＴＢ１（ＳＴＢ２）を設ける構成は、「ピーキング」によって、ＤＭＴ方式の光トランシーバのデータレートを向上することが可能となるだけでなく、周波数帯域の向上によって、ＮＲＺ方式の光トランシーバのデータレートを向上することも可能となる点で非常に応用範囲の広い構成であることがわかる。
【００９０】
（実施の形態２）
前記実施の形態１では、半導体レーザの近傍領域にスタブと呼ばれるシャント容量を設けることにより、特定周波数において、伝送線路と半導体レーザとの間の特性インピーダンスの不整合に起因する反射を抑制することについて説明した。これに対し、本実施の形態２では、ステム内の差動配線同士を近接させることにより、伝送線路と半導体レーザとの間の特性インピーダンスの不整合に起因する反射を抑制することについて説明する。
【００９１】
＜反射損失を低減する実施の形態２における基本思想＞
図２０と図２１は、反射損失を低減するための基本思想を説明する図である。
【００９２】
まず、図２０に示すように、差動配線を構成する配線ＷＬ１Ａと配線ＷＬ１Ｂとの間の距離Ｌ１が大きくなると、配線ＷＬ１Ａと配線ＷＬ１Ｂから構成される差動配線の差動インピーダンスは増加する。一方、図２１に示すように、差動配線を構成する配線ＷＬ１Ａと配線ＷＬ１Ｂとの間の距離Ｌ１が小さくなると、配線ＷＬ１Ａと配線ＷＬ１Ｂから構成される差動配線の差動インピーダンスは減少する。
【００９３】
この現象に基づいて、本実施の形態２における反射損失を低減する基本思想は、ステム内に形成されている配線ＷＬ１Ａと配線ＷＬ１Ｂからなる差動配線の差動インピーダンスを、５０Ωから半導体レーザが形成された半導体チップの特性インピーダンス（１０Ω程度）に近づくように低減させるものである。具体的に、上述した現象を考慮して、本実施の形態２における反射損失を低減する基本思想は、差動配線を構成する配線ＷＬ１Ａと配線ＷＬ１Ｂとの間の距離をステムの内部で小さくなる方向に変化させることによって、差動配線の差動インピーダンスと半導体レーザが形成された半導体チップの特性インピーダンスとの不連続性を緩やかにするものである。これは、特性インピーダンスの不連続性が緩やかになるほど高周波信号の反射損失が低減されるという原理に基づいている。
【００９４】
＜半導体装置の構成＞
以下では、上述した本実施の形態２における基本思想を具現化した半導体装置の構成について説明する。図２２は、本実施の形態２におけるステムＳＴＭの模式的な構成を示す図である。図２２に示す本実施の形態２におけるステムＳＴＭと、図１６に示す前記実施の形態１におけるステムＳＴＭとは、ほぼ同様の構成をしており、主要な相違点は、誘電体基板ＤＳ１の表面に形成された配線ＷＬ１Ａの配線パターンおよび配線ＷＬ１Ｂの配線パターンの形状である。そこで、この主要な相違点については、誘電体基板ＤＳ１の平面図を示す図２３に基づいて説明することにする。
【００９５】
図２３は、本実施の形態２における誘電体基板ＤＳ１の平面図である。図２３において、誘電体基板ＤＳ１の表面には、互いに差動配線を構成する配線ＷＬ１Ａと配線ＷＬ１Ｂとが形成されている。図２３に示すように、配線ＷＬ１Ａ上には、半導体レーザＬＤが形成された半導体チップＣＨＰ１が搭載されており、この半導体チップＣＨＰ１は、ボンディングワイヤＢＷに代表される導電性部材を介して、配線ＷＬ１Ｂと接続されている。
【００９６】
ここで、図２３に示すように、配線ＷＬ１Ａは、端部ＥＰ１からｘ方向に延在する第１部分Ｐ１と、他端部ＥＰ２からｙ方向に延在する第２部分Ｐ２と、第１部分Ｐ１と第２部分Ｐ２とに接続された角部ＣＮＰ３とを有している。一方、配線ＷＬ１Ｂは、端部ＥＰ３からｘ方向に延在する第３部分Ｐ３と、他端部ＥＰ４からｙ方向に延在する第４部分Ｐ４と、第３部分Ｐ３と第４部分Ｐ４とに接続された角部ＣＮＰ４とを有している。
【００９７】
このとき、図２３に示すように、配線ＷＬ１Ａの第２部分Ｐ２と、配線ＷＬ１Ｂの第４部分Ｐ４とは、互いに並行するように配置されており、配線ＷＬ１Ａの第２部分Ｐ２と配線ＷＬ１Ｂの第４部分Ｐ４との間の距離Ｌは、配線ＷＬ１Ａの第１部分Ｐ１と配線ＷＬ１Ｂの第３部分Ｐ３との間の距離よりも小さくなっている。例えば、配線ＷＬ１Ａの第２部分Ｐ２と配線ＷＬ１Ｂの第４部分Ｐ４との間の距離Ｌは、配線ＷＬ１Ａおよび配線ＷＬ１Ｂを形成する際に使用されるパターニング技術で実現可能な最小加工寸法程度である。
【００９８】
なお、図２３において、半導体レーザＬＤが形成された半導体チップＣＨＰ１は、角部ＣＮＰ３よりも他端部ＥＰ２に近い位置の第２部分Ｐ２上に配置されている。また、配線ＷＬ１Ｂにおいて、角部ＣＮＰ４よりも他端部ＥＰ４に近い位置にボンディングワイヤＢＷが接続されている。
【００９９】
＜実施の形態２における特徴＞
続いて、本実施の形態２における特徴点について説明する。本実施の形態２における特徴点は、例えば、図２３に示すように、配線ＷＬ１Ａと配線ＷＬ１Ｂとが差動配線を構成することを前提として、互いに並行している配線ＷＬ１Ａの第２部分Ｐ２と配線ＷＬ１Ｂの第４部分Ｐ４との間の距離Ｌが、配線ＷＬ１Ａと配線ＷＬ１Ｂとの間の距離の中で最も小さい点にある。言い換えれば、本実施の形態２における特徴点は、半導体チップＣＨＰ１が搭載されている第２部分Ｐ２とボンディングワイヤＢＷが接続されている第４部分Ｐ４との間の距離が、配線ＷＬ１Ａと配線ＷＬ１Ｂとの間の距離の中で最も小さい点にある。これにより、本実施の形態２によれば、配線ＷＬ１Ａの第２部分Ｐ２と配線ＷＬ１Ｂの第４部分Ｐ４とによる差動インピーダンスが、配線ＷＬ１Ａの第１部分Ｐ１と配線ＷＬ１Ｂの第３部分Ｐ３とによる差動インピーダンスよりも小さくなる。
【０１００】
ここで、配線ＷＬ１Ａの第２部分Ｐ２は、配線ＷＬ１Ａの第１部分Ｐ１よりも半導体チップＣＨＰ１に近く、かつ、配線ＷＬ１Ｂの第４部分Ｐは、配線ＷＬ１Ｂの第３部分Ｐ１よりもボンディングワイヤＢＷの接続位置に近い。
【０１０１】
このことから、ステムＳＴＭの内部に形成されている差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）の差動インピーダンスは、半導体チップＣＨＰ１に近づくにつれて小さくなることになる。このことは、差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）の差動インピーダンスと、半導体チップＣＨＰ１の特性インピーダンスとの急激な不連続性が緩和されることを意味する。したがって、特性インピーダンスの不連続性が緩やかになるほど高周波信号の反射損失が低減されるという原理を考慮すると、本実施の形態２における特徴点によれば、高周波信号の反射損失を低減することができることになる。
【０１０２】
具体的に、図２４は、ステムＳＴＭの内部に配置されている半導体レーザＬＤの特性インピーダンス（差動インピーダンス）と、ステムＳＴＭの内部に形成されている差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）の差動インピーダンスと、ステムＳＴＭの外部に配置されているフレキシブル基板ＦＳの差動インピーダンスとを示すグラフである。
【０１０３】
ここで、図２４の実線で示すグラフは、例えば、図１７において、スタブＳＴＢ１およびスタブＳＴＢ２を削除した差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）に対するグラフである。これに対し、図２４の破線で示すグラフは、図２３に示す本実施の形態２における構成を有する差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）に対するグラフである。
【０１０４】
図２４の実線と図２４の破線の両方で、フレキシブル基板ＦＳの差動インピーダンスは、概ね５０Ωでほぼ同一であるとともに、半導体レーザＬＤの特性インピーダンス（差動インピーダンス）も、概ね１０Ωでほぼ同一であることがわかる。一方、半導体チップに近い位置の差動配線の距離を小さくするという本実施の形態２における特徴点を有することによって、図２４の破線で示すグラフでは、図２４の実線で示すグラフよりも、ステムＳＴＭの内部に形成されている差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）の差動インピーダンスの変化が緩やかに変化していることがわかる。つまり、図２４から、ステムＳＴＭの内部に形成される差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）に対して、半導体チップに近い位置の差動配線の距離を小さくするという本実施の形態２における特徴点を適用することによって、差動配線の差動インピーダンスと、半導体レーザの特性インピーダンスとの急激な不連続性が緩和されることが裏付けられていることになる。
【０１０５】
図２５は、反射損失の周波数依存性を示すグラフである。図２５において、横軸は、周波数（ＧＨｚ）を示しており、縦軸は、反射損失（ｄＢ）を示している。ここで、図２５の実線は、本実施の形態２における特徴点を有さない関連技術（図１７において、スタブＳＴＢ１およびスタブＳＴＢ２を削除した差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）を採用する技術）のグラフを示している一方、図２５の破線は、本実施の形態２のグラフを示している。図２５に示すように、本実施の形態２の周波数特性を示すグラフ（図２５の破線）では、関連技術の周波数特性を示すグラフ（図２５の実線）に比べて、１０ＧＨｚ〜１５ＧＨｚ帯で反射損失が低減されていることがわかる。
【０１０６】
図２６は、半導体レーザからの光出力の周波数特性を示すグラフである。図２６において、横軸は、周波数（ＧＨｚ）を示しており、縦軸は、光出力（ｄＢ）を示している。ここで、図２６の実線は、本実施の形態２における特徴点を有さない関連技術（図１７において、スタブＳＴＢ１およびスタブＳＴＢ２を削除した差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）を採用する技術）のグラフを示している一方、図２６の破線は、本実施の形態２のグラフを示している。図２６に示すように、本実施の形態２の周波数特性を示すグラフ（図２６の破線）では、関連技術の周波数特性を示すグラフ（図２６の実線）に比べて、本実施の形態２における光出力が、関連技術における光出力よりも高くなっていることがわかる。さらに、図２６に示すように、本実施の形態２では、１０ＧＨｚ〜１５ＧＨｚ帯で、光出力が０ｄＢよりも高くなる「ピーキング」が生じていることがわかる。これは、本実施の形態２における特徴点によって、反射損失が低減する結果、半導体レーザが形成されている半導体チップに流入する高周波信号（駆動電流）が増加していることを意味しており、高周波信号の反射損失を低減すれば、半導体レーザからの光出力が増加することを示していることになる。
【０１０７】
（実施の形態３）
本実施の形態３では、前記実施の形態１における技術的思想と、前記実施の形態２における技術的思想との組み合わせについて説明する。すなわち、本実施の形態３では、半導体レーザが形成された半導体チップの実装領域の近傍にスタブと呼ばれるシャント容量を設けるとともに、半導体チップに近い位置の差動配線の距離を小さくすることにより、特定周波数において、伝送線路と半導体レーザとの間の特性インピーダンスの不整合に起因する反射を抑制する技術的思想について説明する。
【０１０８】
＜半導体装置の構成＞
図２７は、本実施の形態３におけるステムＳＴＭの模式的な構成を示す図である。図２７に示す本実施の形態３におけるステムＳＴＭと、図１６に示す前記実施の形態１におけるステムＳＴＭとは、ほぼ同様の構成をしており、主要な相違点は、誘電体基板ＤＳ１の表面に形成された配線ＷＬ１Ａの配線パターンおよび配線ＷＬ１Ｂの配線パターンの形状である。そこで、この主要な相違点については、誘電体基板ＤＳ１の平面図を示す図２８に基づいて説明することにする。
【０１０９】
図２８は、誘電体基板ＤＳ１の平面図である。図２８において、誘電体基板ＤＳ１の表面には、互いに差動配線を構成する配線ＷＬ１Ａと配線ＷＬ１Ｂとが形成されている。配線ＷＬ１Ａは、端部ＥＰ１から延在する第１部分Ｐ１と、他端部ＥＰ２から延在する第２部分Ｐ２と、第１部分Ｐ１および第２部分Ｐ２とに接続された角部ＣＮＰ１とを有している。ここで、配線ＷＬ１Ａの第１部分Ｐ１は、高周波信号が伝搬する配線として機能する一方、配線ＷＬ１Ａの第２部分Ｐ２は、寄生容量の増加に寄与するスタブＳＴＢ２として機能する。このように、配線ＷＬ１Ａの第２部分Ｐ２は、半導体レーザの特性インピーダンスと差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）の特性インピーダンスとの不整合を緩和するシャント容量となるスタブＳＴＢ２を構成している。
【０１１０】
続いて、配線ＷＬ１Ｂは、端部ＥＰ３から延在する第３部分Ｐ３と、他端部ＥＰ４から延在する第４部分Ｐ４と、第３部分Ｐ３および第４部分Ｐ４とに接続された角部ＣＮＰ２とを有している。ここで、配線ＷＬ１Ｂの第３部分Ｐ３は、高周波信号が伝搬する配線として機能する一方、配線ＷＬ１Ｂの第４部分Ｐ４は、寄生容量の増加に寄与するスタブＳＴＢ１として機能する。このように、配線ＷＬ１Ｂの第４部分Ｐ４は、半導体レーザの特性インピーダンスと差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）の特性インピーダンスとの不整合を緩和するシャント容量となるスタブＳＴＢ１を構成している。
【０１１１】
なお、本実施の形態３において、スタブＳＴＢ２（シャント容量）である第２部分Ｐ２は、第４部分Ｐ４から離れる方向に突出する第１突出部分と表現することができる。同様に、スタブＳＴＢ１（シャント容量）である第４部分Ｐ４も、第２部分Ｐ２から離れる方向に突出する第２突出部分と表現することができる。
【０１１２】
さらに、図２８において、本実施の形態３における半導体装置では、配線ＷＬ１Ａの第１部分Ｐ１と配線ＷＬ１Ｂの第３部分Ｐ３とは、互いに並行する部位を有する。このとき、図２８に示すように、互いに並行する部位における第１部分Ｐ１と第３部分Ｐ３との間の距離Ｌは、その他の部位における第１部分Ｐ１と第３部分Ｐ３との間の距離よりも小さい。そして、第１部分Ｐ１と接続する角部ＣＮＰ１と、第３部分Ｐ３と接続する角部ＣＮＰ２とは、互いに対向するように配置されており、角部ＣＮＰ１と角部ＣＮＰ２の間の距離も距離Ｌと同じになっている。特に、この距離Ｌは、前記実施の形態２と同様に、配線ＷＬ１Ａおよび配線ＷＬ１Ｂを形成する際に使用されるパターニング技術で実現可能な最小加工寸法程度である。
【０１１３】
このようにして、本実施の形態３における半導体装置では、半導体チップＣＨＰ１の搭載領域（実装領域）に近傍にスタブＳＴＢ２（ＳＴＢ１）と呼ばれるシャント容量を設けるという前記実施の形態１の構成と、半導体チップＣＨＰに近い位置の差動配線の距離（距離Ｌ）を小さくするという前記実施の形態２の構成との組み合わせが実現される。
【０１１４】
＜実施の形態３における効果＞
図２９は、反射損失の周波数依存性を示すグラフである。図２９において、横軸は、周波数（ＧＨｚ）を示しており、縦軸は、反射損失（ｄＢ）を示している。ここで、図２９の実線は、関連技術（図１７において、スタブＳＴＢ１およびスタブＳＴＢ２を削除した差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）を採用する技術）のグラフを示している。一方、図２９の一点鎖線は、前記実施の形態２のグラフを示しており、図２５の破線は、本実施の形態３のグラフを示している。図２９に示すように、本実施の形態３の周波数特性を示すグラフ（図２９の破線）では、関連技術の周波数特性を示すグラフ（図２９の実線）や前記実施の形態２の周波数依存性を示すグラフ（図２９の一点鎖線）に比べて、反射損失が低減されていることがわかる。すなわち、本実施の形態３では、前記実施の形態１における特徴点と、前記実施の形態２における特徴点とを兼ね備えていることから、これらの特徴点によってもたらされる相乗効果により、反射損失の大幅な低減を図ることができる。
【０１１５】
図３０は、半導体レーザからの光出力の周波数特性を示すグラフである。図３０において、横軸は、周波数（ＧＨｚ）を示しており、縦軸は、光出力（ｄＢ）を示している。ここで、図３０の実線は、関連技術（図１７において、スタブＳＴＢ１およびスタブＳＴＢ２を削除した差動配線（配線ＷＬ１Ａと配線ＷＬ１Ｂ）を採用する技術）のグラフを示している。一方、図３０の破線は、本実施の形態３のグラフを示している。図３０に示すように、本実施の形態３の周波数特性を示すグラフ（図３０の破線）では、関連技術の周波数特性を示すグラフ（図３０の実線）に比べて、本実施の形態３における光出力が、関連技術における光出力よりも高くなっていることがわかる。さらに、図３０に示すように、本実施の形態３では、８ＧＨｚ〜１７ＧＨｚ帯付近で、光出力が０ｄＢよりも高くなる「ピーキング」が生じていることがわかる。以上のことから、本実施の形態３における半導体装置によれば、前記実施の形態１と前記実施の形態２との組み合わせによって、特定周波数での反射損失のさらなる大幅な低減を通じて、「ピーキング」による光出力の大幅な増加を引き起こすことができる結果、ＤＭＴ方式における光トランシーバのデータレートをさらに高くできるという顕著な効果を得ることができる。
【０１１６】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【０１１７】
ＢＷ  ボンディングワイヤ
ＣＨＰ１  半導体チップ
ＣＮＰ１  角部
ＣＮＰ２  角部
ＣＮＰ３  角部
ＣＮＰ４  角部
ＤＲＶ  駆動回路
ＥＰ１  端部
ＥＰ２  他端部
ＥＰ３  端部
ＥＰ４  他端部
ＬＤ  半導体レーザ
Ｐ１  第１部分
Ｐ２  第２部分
Ｐ３  第３部分
Ｐ４  第４部分
ＳＡ１  半導体装置
ＳＡ２  半導体装置
ＳＡ３  半導体装置
ＳＴＢ１  スタブ
ＳＴＢ２  スタブ
ＴＬ１  伝送線路
ＴＬ２  伝送線路
ＷＬ１Ａ  配線
ＷＬ１Ｂ  配線
【図１】
2020043251.tif 000003
【図２】
2020043251.tif 000004
【図３】
2020043251.tif 000005
【図４】
2020043251.tif 000006
【図５】
2020043251.tif 000007
【図６】
2020043251.tif 000008
【図７】
2020043251.tif 000009
【図８】
2020043251.tif 000010
【図９】
2020043251.tif 000011
【図１０】
2020043251.tif 000012
【図１１】
2020043251.tif 000013
【図１２】
2020043251.tif 000014
【図１３】
2020043251.tif 000015
【図１４】
2020043251.tif 000016
【図１５】
2020043251.tif 000017
【図１６】
2020043251.tif 000018
【図１７】
2020043251.tif 000019
【図１８】
2020043251.tif 000020
【図１９】
2020043251.tif 000021
【図２０】
2020043251.tif 000022
【図２１】
2020043251.tif 000023
【図２２】
2020043251.tif 000024
【図２３】
2020043251.tif 000025
【図２４】
2020043251.tif 000026
【図２５】
2020043251.tif 000027
【図２６】
2020043251.tif 000028
【図２７】
2020043251.tif 000029
【図２８】
2020043251.tif 000030
【図２９】
2020043251.tif 000031
【図３０】
2020043251.tif 000032