(57)【要約】【課題】１入力に対して多出力制御が可能なフォトリレーを提供する。【解決手段】半導体装置は、複数の発光素子と、選択回路と、制御回路と、複数の受光素子と、複数のスイッチ素子と、を備える。選択回路は、１の入力信号を受け付け、複数の前記発光素子のうち発光させる素子を選択する信号を出力する。制御回路は、前記選択回路の出力する信号に基づいて、複数の前記発光素子の発光を制御する。受光素子は、前記発光素子のそれぞれの光を受光し、受光状態に基づいてスイッチを駆動する電圧を生成する。スイッチ素子は、前記受光素子のそれぞれの出力する電圧が印加されて駆動する。【選択図】図１
2020035810.tif 000002
【特許請求の範囲】
【請求項１】
複数の発光素子と、
１の入力信号を受け付け、複数の前記発光素子のうち発光させる素子を選択する信号を出力する、選択回路と、
前記選択回路の出力する信号に基づいて複数の前記発光素子を制御する、制御回路と、
前記発光素子のそれぞれの光を受光し、受光状態に基づいてスイッチを駆動する電圧を生成する、複数の受光素子と、
前記受光素子のそれぞれの出力する電圧が印加されて駆動する、複数のスイッチ素子と、
を備える半導体装置。
【請求項２】
前記発光素子は、ＬＥＤであり、
前記制御回路は、それぞれの前記ＬＥＤを駆動する制御をする、
請求項１に記載の半導体装置。
【請求項３】
前記受光素子は、フォトダイオードであり、
前記スイッチ素子は、トランジスタであり、
前記フォトダイオードの出力により、前記トランジスタを駆動させる、
請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記トランジスタは、前記フォトダイオードの出力に基づいて、ゲートに電圧が印加されて駆動状態が決定される、ＭＯＳＦＥＴである、請求項３に記載の半導体装置。
【請求項５】
前記入力信号は、その電圧値に基づいて信号を伝達するアナログ信号であり、
前記選択回路は、比較器を備え、前記入力信号の電圧値に基づいて、１又は複数の駆動する前記発光素子を選択する信号を出力する、
請求項１乃至請求項４のいずれかに記載の半導体装置。
【請求項６】
前記比較器のそれぞれに対するしきい値を生成する、しきい値生成回路、をさらに備える、請求項５に記載の半導体装置。
【請求項７】
前記入力信号は、ＰＷＭ形式のデジタル信号であり、前記選択回路は、前記デジタル信号のデューティ比に基づいて、１又は複数の駆動する前記発光素子を選択する信号を出力する、請求項１乃至請求項４のいずれかに記載の半導体装置。
【請求項８】
前記入力信号がＰＷＭ形式であることを検出する、ＰＷＭ検出回路、をさらに備える、請求項７に記載の半導体装置。
【請求項９】
複数の信号発信素子と、
１の入力信号を受け付け、複数の前記信号発信素子のうち信号を発信させる素子を選択する信号を出力する、選択回路と、
前記選択回路の出力する信号に基づいて複数の前記信号発信素子を制御する、制御回路と、
前記信号発信素子のそれぞれの発信した信号を受信し、受信状態に基づいてスイッチを駆動する電圧を生成する、複数の信号受信素子と、
前記信号受信素子のそれぞれの出力する電圧が印加されて駆動する、複数のスイッチ素子と、
を備える半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
電気的にスイッチを切り替えるデバイスとして、有接点リレーと無接点リレーとが存在する。無接点リレーは、一般的に有接点リレーよりも寿命が長い。半導体素子を用いるフォトリレーは、無接点リレーの一種であり、有接点リレーと比較すると、実装面積、信頼性、スイッチング特性等において利点があり、特に、有接点リレーのうち、シグナルリレーの代替として用いられる。従来のフォトリレーは、１の入力信号に対して１の出力を制御して１リレー機能を実現している。しかしながら、このような構造であると、必要なリレー数が増加した場合には比例して入力数を増加し、制御信号設計や制御基板パターン設計等が煩雑になる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−６６８１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一実施形態によれば、１入力に対して多出力制御が可能なフォトリレーが提供される。
【課題を解決するための手段】
【０００５】
一実施形態によれば、半導体装置は、複数の発光素子と、選択回路と、制御回路と、複数の受光素子と、複数のスイッチ素子と、を備える。選択回路は、１の入力信号を受け付け、複数の前記発光素子のうち発光させる素子を選択する信号を出力する。制御回路は、前記選択回路の出力する信号に基づいて、複数の前記発光素子の発光を制御する。受光素子は、前記発光素子のそれぞれの光を受光し、受光状態に基づいてスイッチを駆動する電圧を生成する。スイッチ素子は、前記受光素子のそれぞれの出力する電圧が印加されて駆動する。
【図面の簡単な説明】
【０００６】
【図１】一実施形態に係る半導体装置の機能を概略的に示す図。
【図２】一実施形態に係るスイッチの回路の一例を示す図。
【図３】一実施形態に係る入力側の回路の一例を示す図。
【図４】一実施形態に係るアナログ入力に対するスイッチの状態を示す図。
【図５】一実施形態に係る入力側の回路の一例を示す図。
【図６】一実施形態に係るデジタル入力に対するスイッチの状態を示す図。
【図７】一実施形態に係る入力側の回路の一例を示す図。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態について、図面を参照しながら説明する。参照する図面において、同一部分又は同様な機能を有する部分には同一の符号又は類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
【０００８】
（第１実施形態）
図１は、第１実施形態に係る半導体装置１の概略を示す図である。半導体装置１は、選択回路１０と、制御回路１２Ａ、１２Ｂと、発光素子１４Ａ、１４Ｂと、受光素子２０Ａ、２０Ｂと、スイッチ２２Ａ、２２Ｂと、を備える。半導体装置１は、１チャネルの入力信号に基づいて発光素子が発光することにより、この発光した光を受けた受光素子により電圧を発生させ、当該電圧により多チャネルのスイッチを駆動させる。発光素子と受光素子とは、例えば、フォトリレーに見られるような関係である。これらの動作を行うために、入力端子ＶＤＤ、ＶＳＳを介して基準電圧となる電圧Ｖｄｄ、Ｖｓｓが外部から供給される。
【０００９】
選択回路１０は、発光させる素子、すなわち、オンするスイッチを、入力された信号に基づいて選択する選択信号を出力する回路であり、入力端子ＶＩＮに接続され、その出力は、各発光素子の制御を行う制御回路へと接続される。本実施形態においては、入力される信号は、１チャネルの信号である。
【００１０】
制御回路１２は、選択回路１０に接続され、選択回路１０から入力された信号に基づいて、発光素子１４を駆動させる回路である。例えば、発光素子１４がＬＥＤ（Light Emitting Diode）である場合には、所謂ＬＥＤドライバとして機能する回路である。制御回路１２は、半導体装置１が複数のスイッチ２２を制御するので、複数のスイッチ２２のそれぞれに対応して複数存在する。図１の例では、半導体装置１が制御するスイッチ２２は２つであるので、制御回路１２Ａ、１２Ｂがそれぞれのスイッチ２２Ａ、２２Ｂに対応して備えられる。
【００１１】
発光素子１４Ａ、１４Ｂは、制御回路１２Ａ、１２Ｂにそれぞれ接続され、制御回路１２Ａ、１２Ｂに制御されて発光する素子であり、例えば、それぞれにＬＥＤを備えて構成される。ＬＥＤには限られず、より出力の高いＬＤ（Laser Diode）、又は、面発光レーザー等であってもよい。
【００１２】
受光素子２０Ａ、２０Ｂは、発光素子１４Ａ、１４Ｂからそれぞれ発光された光を受光し、受光した光に基づいて電圧を出力する素子であり、例えば、フォトダイオードを備えて構成される。
【００１３】
発光素子１４Ａ、１４Ｂと、受光素子２０Ａ、２０Ｂとは、それぞれ対応した素子へと発光し、それぞれ対応した素子から発光された光を受光する。受光素子２０Ａ、２０Ｂは、端子ＶＤＤ、ＶＳＳ、ＶＩＮ、選択回路１０、制御回路１２Ａ、１２Ｂ、発光素子１４Ａ、１４Ｂとは、例えば、発光素子の発光波長に対して透明な誘電体又は樹脂等を介して絶縁される。また、発光素子１４Ａ及び受光素子２０Ａと、発光素子１４Ｂ及び受光素子２０Ｂとは、それぞれの発光素子から発した光が対応した受光素子以外の受光素子において受光されないように、光学的に遮蔽される。
【００１４】
光学的に遮蔽とは、例えば、発光素子の発する光の周波数を吸収する物質を用いて、発光素子と受光素子とをペアとし、ペア同士の間に遮蔽壁を生成することにより実現される。一例として、少なくとも発光素子と受光素子とを、絶縁性を有する透明な樹脂で接着し、さらにはスイッチであるＭＯＳＦＥＴ素子の上に絶縁マウントし、当該素子対を遮光性樹脂で覆い、素子対間の光のクロストークを抑制する構造であってもよく、各素子をフレーム上又は基板上に平面は位置した場合に比較してパッケージサイズを大幅に縮小できる。別の例として、発光素子１４Ａ、１４Ｂの発する光の周波数を異なるものとしておき、受光素子２０Ａ、２０Ｂの受光する周波数特性をそれぞれの対応する発光素子１４Ａ、１４Ｂの発する光の周波数が含まれるものとしてもよい。この場合、各受光素子は、異なる発光素子の周波数の光を受光しても電圧を発生させないものとしてもよい。
【００１５】
スイッチ２２Ａ、２２Ｂは、それぞれ受光素子２０Ａ、２０Ｂと接続され、それぞれ受光素子２０Ａ、２０Ｂから出力された電圧を駆動電圧として制御されるスイッチである。このスイッチは、例えば、ＭＯＳＦＥＴを備えて構成される。各スイッチについて、出力端子Ｖ２２Ａ、Ｖ２２Ｂを備え、当該端子に接続されている回路の通電状態をスイッチングする。
【００１６】
なお、受光素子２０と、スイッチ２２との間には、受光素子２０が出力した電圧をスイッチ２２が駆動する電圧となるように制御する回路が備えられていてもよい。また、別の例として、スイッチ２２に、この制御する回路が含まれているものであってもよい。
【００１７】
図２は、受光素子２０とスイッチ２２との組み合わせの一例を示す図である。受光素子２０は、例えば、複数のフォトダイオード２００を備える。フォトダイオード２００は、対応する発光素子１４からの光を受光すると、起電力が発生し、出力する。なお、十分に変換効率のよい受光素子であれば、必ずしもアレイ状の複数のフォトダイオードである必要は無く、１のフォトダイオード２００を備えていてもよい。
【００１８】
スイッチ２２は、例えば、ｎ型のＭＯＳＦＥＴ  ２２０、２２２を備える。２つのＭＯＳＦＥＴのゲートは、フォトダイオード２００を介して互いに接続され、ソースは、互いに接続され、ドレインがそれぞれ出力端子Ｖ２２０、Ｖ２２２のそれぞれ１つと接続される。
【００１９】
フォトダイオード２００と、ＭＯＳＦＥＴ  ２２０、２２２とが図２に示すように接続（ソースコモン接続）されることにより、フォトダイオード２００が所定の強度以上の光を受光した場合に、スイッチ２２がオンとなり、Ｖ２２０とＶ２２２との間が導通する。半導体装置１に備えられる複数の受光素子２０とスイッチ２２は、図２に一例として示される構造をしている。
【００２０】
図１に戻り、２つのスイッチの場合について説明する。図１に示すように、スイッチが２つである場合、スイッチ２２Ａ、２２Ｂともにオフの状態、スイッチ２２Ａがオン、スイッチ２２Ｂがオフの状態、スイッチ２２Ａがオフ、スイッチ２２Ｂがオンの状態、及び、スイッチ２２Ａ、２２Ｂともにオンの状態の４通りの状態が存在する。
【００２１】
入力信号は、これらの４つの状態を選択可能である情報を備える信号である。選択回路１０は、この入力信号から、４つの状態のいずれかを選択し、選択された状態に基づいて、制御回路１２Ａ、１２Ｂが発光素子１４Ａ、１４Ｂを発光させるか否かを制御する。例えば、端子ＶＩＮに信号が入力されていない場合には、選択回路１０は、何も出力せず、制御回路１２Ａ、１２Ｂの双方は、発光素子１４Ａ、１４Ｂが発光する制御を行わない。
【００２２】
別の例として、スイッチ２２Ａをオン、スイッチ２２Ｂをオフする状態を生成したい場合、端子ＶＩＮには当該状態に基づいた信号が入力される。選択回路１０は、スイッチ２２Ａをオンにするように制御回路１２Ａには発光素子１４Ａを発光する制御を行う信号を出力し、スイッチ２２Ｂの状態をオフにするように制御回路１２Ｂには信号を出力しない。又は、制御回路１２Ｂには明示的に発光素子１４Ｂを発光しない信号を出力してもよい。制御回路１２Ａは、選択回路１０により発光素子１４Ａを発光させる信号が入力されると、発光素子１４Ａを発光させる電圧（又は電流等）を発光素子１４Ａへと出力する。受光素子２０Ａは、発光素子１４Ａが発する光を受光し、スイッチ２２Ａを駆動する電圧を出力する。スイッチ２２Ａは、受光素子２０Ａが出力する電圧を入力されることにより、オン状態となり、端子Ｖ２２Ａ間を導通させる。
【００２３】
以上のように、本実施形態によれば、１入力に対して複数のスイッチ状態を切り替えるフォトリレーを実現することが可能となる。例えば、半導体装置１をＩＣ（Integrated Circuit）に実装することにより、１入力に対して１スイッチの状態を切り替えるフォトリレーを備えるＩＣを複数使用する場合と比較し、回路設計の複雑さ及び煩雑さを回避するとともに、回路を実装する面積を削減し、消費電力を下げることが可能となる。
【００２４】
なお、上述では、スイッチ２２が２つであるものとしたが、これには限られず、スイッチ２２の個数は、例えば、回路の実装面積等に基づいて任意であるものとしてよい。この場合、制御回路１２、発光素子１４、受光素子２０は、スイッチ２２の個数に対応して備えられる。例えば、ｎ個のスイッチ２２の状態を１入力で切り替える場合には、２ｎの状態を判断可能である信号を入力信号とし、選択回路１０は、当該信号が入力された場合に、適切な組み合わせのスイッチ２２、すなわち、当該スイッチに対応する発光素子１４を選択し、当該発光素子１４を駆動させる制御回路１２に信号を出力する。このように、スイッチ２２の個数を増やすことにより、さらに回路設計の自由度を向上させることが可能である。
【００２５】
（第２実施形態）
前述した第１実施形態において説明した選択回路１０についてのより具体的な実施形態を説明する。本実施形態においては、入力される信号がアナログの信号であり、選択回路１０は、このアナログ信号が入力されると、信号の電圧に基づいて所定の発光素子１４を発光させようとするものである。
【００２６】
図３は、本実施形態に係る入力側での構成を示す図であり、特に、選択回路１０について一具体例を示す図である。選択回路１０ａは、しきい値生成回路１００と、比較器１０２、１０４、１０６と、論理積回路１０８、１１０、１１４と、論理和回路１１２と、を備える。しきい値生成回路１００及び比較器１０２、１０４、１０６は、基準電圧を受信する端子として、ＶＤＤとＶＳＳとに接続される。また、各論理回路も、必要に応じて、ＶＤＤ、ＶＳＳと接続されてもよい。
【００２７】
しきい値生成回路１００は、入力信号Ｖｉｎが入力される各比較器について基準となるしきい値を生成する回路である。本実施形態においては、上述したように、入力信号Ｖｉｎの電圧によりどのスイッチをオン、すなわち、どの発光素子を発光させるかが決定される。しきい値生成回路１００は、この電圧のしきい値を生成する。しきい値生成回路１００は、その出力が各比較器へと接続される。
【００２８】
図４は、スイッチ２２が２個存在する場合の入力信号Ｖｉｎとスイッチのオン／オフ状態との関連づけの一例を示す表である。状態は、２つのスイッチのオン／オフの組み合わせを示す状態である。状態１では、０．０Ｖから１．０Ｖの間の入力信号Ｖｉｎが印加され、スイッチ２２Ａ、２２Ｂの双方がオフとなることを示す。同様に、状態２においては、入力信号Ｖｉｎは、１．５Ｖから２．５Ｖであり、スイッチ２２Ａがオン、スイッチ２２Ｂがオフとなる。状態３においては、入力信号Ｖｉｎは、３．０Ｖから４．０となり、スイッチ２２Ａがオフ、スイッチ２２Ｂがオンとなる。状態４においては、入力信号Ｖｉｎは、４．５Ｖ以上であり、スイッチ２２Ａ、２２Ｂの双方がオンとなる。このように、入力信号Ｖｉｎの状態により、２つのスイッチの状態の組み合わせた決定される。
【００２９】
図４のように入力信号Ｖｉｎによりスイッチの状態が決定される場合、しきい値生成回路１００は、例えば、状態１と状態２とを区別する電圧として１．２５Ｖ、状態２と状態３とを区別する電圧として２．７５Ｖ、状態３と状態４とを区別する電圧として４．２５Ｖ、となるしきい値電圧を生成する。入力信号Ｖｉｎとスイッチの状態との関連性が図４と異なる場合には、それぞれ場合に応じて適切なしきい値電圧を生成する。スイッチの数が増えた場合にも同様である。また、上記に示したように、状態に対応した入力信号にある程度のバッファを含み、当該バッファに存在する電圧をしきい値電圧とするようにしてもよい。このようにすることにより、入力信号Ｖｉｎに対してある程度の許容誤差を持たせることが可能となる。
【００３０】
図３に戻り、比較器１０２、１０４、１０６は、しきい値生成回路１００により生成され入力されたしきい値電圧に基づいて、入力信号Ｖｉｎが、しきい値電圧よりも高いか低いかを比較する。比較器１０２、１０４、１０６は、例えば、入力信号Ｖｉｎがしきい値電圧よりも高い場合にはＨｉｇｈの信号を、低い場合にはＬｏｗの信号を出力する。図３及び図４の例においては、比較器１０２には１．２５Ｖのしきい値電圧が、比較器１０４には２．７５Ｖのしきい値電圧が、比較器１０６には４．２５Ｖのしきい値電圧が、それぞれしきい値生成回路１００により生成され、入力される。
【００３１】
入力信号は、上記のように各比較器によりそれぞれのしきい値と比較され、Ｈｉｇｈ又はＬｏｗの信号へと変換される。ＨｉｇｈとＬｏｗに変換されると、状態１から状態４を表す信号へと変換することが可能となる。例えば、比較器１０２からの出力をＳ１０２、比較器１０４からの出力をＳ１０４、比較器１０６からの出力をＳ１０６とすると、状態１は、ｎＳ１０２・ｎＳ１０４・ｎＳ１０６と表される。同様に、状態２は、Ｓ１０２・ｎＳ１０４・ｎＳ１０６と、状態３は、Ｓ１０２・Ｓ１０４・ｎＳ１０６と、状態４は、Ｓ１０２・Ｓ１０４・Ｓ１０６と表される。ここで、ｎは、後ろ続く信号の否定を、・は、論理積を表す。
【００３２】
これらの状態に対して、スイッチのオンオフ状態を示す信号、すなわち、制御回路１２Ａ、１２Ｂに対して発光素子１４Ａ、１４Ｂを駆動させる信号をＳ２２Ａ、Ｓ２２Ｂと表す。この状態では、次の各式が成り立つ。
ｎＳ１０２・ｎＳ１０４・ｎＳ１０６＝ｎＳ２２Ａ・ｎＳ２２Ｂ
Ｓ１０２・ｎＳ１０４・ｎＳ１０６＝  Ｓ２２Ａ・ｎＳ２２Ｂ
Ｓ１０２・  Ｓ１０４・ｎＳ１０６＝ｎＳ２２Ａ・  Ｓ２２Ｂ
Ｓ１０２・  Ｓ１０４・  Ｓ１０６＝  Ｓ２２Ａ・  Ｓ２２Ｂ
【００３３】
これらの式をＳ２２Ａ、Ｓ２２Ｂについて整理すると、次の各式となる。
Ｓ２２Ａ＝Ｓ１０２・ｎＳ１０４・ｎＳ１０６＋Ｓ１０２・Ｓ１０４・Ｓ１０６
Ｓ２２Ｂ＝Ｓ１０２・Ｓ１０４
ただし、＋は、論理和を表す。
【００３４】
上記の式を回路で示すと、図３の比較器１０２、１０４、１０６の出力と接続される論理回路となる。一例として、論理積回路１０８、１１０及び論理和回路１１２を用いて、Ｓ２２Ａ、すなわち、制御回路１２Ａへの出力信号を、論理積回路１１４を用いて制御回路１２Ｂへの出力信号を生成する。制御回路１２Ａ、１２Ｂに入力される信号は、例えば、それぞれ、論理和回路１１２、論理積回路１１４の出力するＨｉｇｈ又はＬｏｗの信号である。制御回路１２Ａ、１２Ｂは、それぞれ、Ｈｉｇｈの信号が入力された場合には発光素子１４Ａ、１４Ｂを駆動させて発光させ、Ｌｏｗの信号が入力された場合には発光素子１４Ａ、１４Ｂを駆動させないようにする。
【００３５】
以上のように、本実施形態によれば、入力信号Ｖｉｎがアナログ信号、すなわち、電圧の値によりスイッチを切り替える信号である場合に、スイッチの組み合わせを電圧に変換することにより、１入力に対して複数のスイッチを切り替える選択回路１０ａを実装することが可能となる。
【００３６】
なお、上述した論理回路は、一例として示したものであり、同様の信号を出力する他の実装であってもよい。例えば、Ｓ２２Ａ＝Ｓ１０２・（ｎＳ１０４・ｎＳ１０６＋Ｓ１０４・Ｓ１０６）と変形することにより、この式を３つの論理積回路及び１つの論理和回路で表してもよい。さらにこの式を変形し、Ｓ２２Ａ＝Ｓ１０２・（ｎ（Ｓ１０４とＳ１０６の排他的論理和））と変形し、この式を論理回路で表すものであってもよい。このように、１つの論理演算は、無数の論理演算の組み合わせで表すことが可能であるので、回路の実装面積等、及び、他のスイッチの論理演算の組み合わせ等に鑑み、種々の実装をすることが可能である。
【００３７】
また、上述した実施形態と同様に、スイッチの数は必ずしも２に限られるものではなく、３以上のスイッチに対しても同様にしきい値電圧、比較器、及び、論理回路を適切に備えることにより、各スイッチの切り替えを１入力で行うことが可能である。例えば、ｎ個のスイッチがある場合には、しきい値生成回路１００は、２ｎ−１のしきい値電圧を生成し、比較器をしきい値の数と同数備えることにより、組み合わせ全てを表すことが可能となる。この場合、１入力に対してｎのスイッチを任意に切り替えることが可能となる。
【００３８】
さらに、本実施形態に係る選択回路１０ａは、必ずしもしきい値生成回路１００を備えている必要は無い。例えば、しきい値生成回路１００を半導体装置１の外側に備えておき、しきい値電圧の入力を受け付ける端子を備えていてもよい。この場合、基準となるしきい値（例えば、１．４Ｖ）を受け付け、所定数倍にするような増幅回路（例えば、１倍、２倍、３倍）を備え、この増幅回路の出力を、各比較器にしきい値電圧として入力してもよい。
【００３９】
（第３実施形態）
本実施形態においては、入力される信号がデジタルの信号であり、選択回路１０は、このデジタル信号、例えば、ＰＷＭ（パルス幅変調：Pulse Width Modulation）信号が入力されると、そのデューティ比に基づいて所定の発光素子１４を発光させようとするものである。
【００４０】
図５は、本実施形態に係る入力側での構成を示す図であり、特に、選択回路１０について一具体例を示す図である。選択回路１０ｄは、クロック生成回路１２０と、ＰＷＭ検出回路１２２と、カウンタ論理回路１２４と、を備える。クロック生成回路１２０、ＰＷＭ検出回路１２２、カウンタ論理回路１２４は、基準電圧を入力する端子のＶＤＤ、ＶＳＳと適切に接続される。
【００４１】
クロック生成回路１２０は、入力信号Ｖｉｎのパルス幅を確認するためのクロック信号を生成して出力する回路である。すなわち、クロック生成回路１２０は、入力信号ＶｉｎがＰＷＭ方式の信号である場合に、そのＰＷＭのデューティ比を取得するためのクロック信号を生成する回路である。クロック生成回路１２０は、ＰＷＭ検出回路１２２と接続され、生成したクロック信号をＰＷＭ検出回路１２２へと出力する。生成されるクロック信号は、例えば、ＰＷＭの最小のパルス幅と同等又はより小さいパルス幅、についての逆数の周波数を有するパルスである。
【００４２】
このクロック生成回路１２０は、必ずしも半導体装置１内部に備えられている必要は無く、基準となるクロック信号を受信する端子を備えておき、外部からのクロック信号を受け付けるようにしてもよい。この場合、半導体装置１の外側においてＰＷＭの仕様等を決定することが可能となる。
【００４３】
ＰＷＭ検出回路１２２は、入力端子ＶＩＮと、クロック生成回路１２０とに接続され、クロック生成回路１２０により生成されたクロック信号に基づいて入力信号ＶｉｎのＰＷＭ信号を検出する。例えば、クロック生成回路１２０で生成されたクロック信号に基づき、入力信号ＶｉｎがＨｉｇｈであるタイミングで信号を出力し、カウンタ論理回路１２４へと出力する。
【００４４】
カウンタ論理回路１２４は、ＰＷＭ検出回路１２２から出力された信号に基づいて、入力信号Ｖｉｎのデューティ比を算出し、その後、論理回路を用いて各スイッチに対応する制御回路に発光素子を制御するように信号を出力する。
【００４５】
図６は、スイッチ２２が２個存在する場合の入力信号Ｖｉｎとスイッチのオン／オフ状態との関連づけの一例を示す表である。前述の実施形態と同様に、状態は、２つのスイッチのオン／オフの組み合わせを示す状態である。状態１では、入力信号Ｖｉｎのデューティ比が０から１５％の間であり、スイッチ２２Ａ、２２Ｂの双方がオフとなることを示す。同様に、状態２においては、入力信号Ｖｉｎのデューティ比は、２５から４０％でああり、スイッチ２２Ａがオン、スイッチ２２Ｂがオフとなる。状態３においては、入力信号Ｖｉｎのデューティ比は、５０から６５％であり、スイッチ２２Ａがオフ、スイッチ２２Ｂがオンとなる。状態４においては、入力信号Ｖｉｎのデューティ比は、７５％以上であり、スイッチ２２Ａ、２２Ｂの双方がオンとなる。このように、入力信号Ｖｉｎのデューティ比により、２つのスイッチの状態の組み合わせが決定される。
【００４６】
カウンタ論理回路１２４は、例えば、クロック信号に基づいて、ＰＷＭ検出回路１２２から連続していくつのＨｉｇｈの信号が出力されたかをモニターし、Ｈｉｇｈの信号が連続して出力された個数にしたがい、入力信号Ｖｉｎのデューティ比を検出する。別の例としては、単位時間あたりにいくつのＨｉｇｈの信号を入力されたかをモニターしてデューティ比を取得してもよい。その後、デューティ比に基づき、前述の実施形態に係る論理回路と同様の論理回路により、スイッチのオン／オフ状態を切り替えるべく、制御回路１２Ａ、１２ＢへとＨｉｇｈ又はＬｏｗの信号を出力する。
【００４７】
この後に続く制御回路１２等の動作については、前述した実施形態と同様である。
【００４８】
以上のように、本実施形態によれば、デジタル信号、例えば、ＰＷＭ信号を備える１入力の信号に基づいて、複数のスイッチの状態を切り替えることが可能となる。アナログ信号を入力信号として用いる前述の実施形態とは異なり、デジタル信号を入力信号として用いるため、アナログ信号及びデジタル信号を入力信号Ｖｉｎとして使い分けることが可能となる。
【００４９】
なお、ＰＷＭによる信号を入力するものとしたが、選択回路１０の設計により、ＰＡＭ（パルス振幅変調：Pulse Amplitude Modulation）、ＰＰＭ（パルス位置変調：Pulse Position Modulation）、ＰＤＭ（パルス密度変調：Pulse Density Modulation）、ＰＣＭ（パルス符号変調：Pulse Code Modulation）等、他の方式により変調された信号を入力信号として受け取れるようにしてもよい。
【００５０】
（変形例）
前述した第３実施形態では、入力信号ＶｉｎであるＰＷＭ信号からデジタル方式で状態を読み取ったが、これには限られない。例えば、入力信号Ｖｉｎは、第３実施形態と同様にＰＷＭ信号として、このＰＷＭ信号をアナログ信号に変換してもよい。
【００５１】
図７は、本変形例に係る半導体装置１の選択回路１０ｄ’を示す図である。選択回路１０ｄ’は、ローパスフィルタ１３０と、アナログ選択回路１０ａとを備える。アナログ選択回路１０ａは、前述した第２実施形態に係る選択回路１０ａと同等のものである。
【００５２】
ローパスフィルタ１３０は、入力端子ＶＩＮと、アナログ選択回路１０ａとの間に接続され、入力信号Ｖｉｎの高周波成分を除去するフィルタである。このローパスフィルタ１３０は、ＰＷＭ信号が入力されると、入力されたＰＷＭ信号の平均電圧であるアナログ信号を出力する。
【００５３】
アナログ選択回路１０ａは、前述した第２実施形態と同様に、入力された電圧、すなわち、ローパスフィルタ１３０によりアナログ信号（平均電圧）に変換された入力信号Ｖｉｎの電圧値を読み取り、比較器及び論理回路を介して制御回路１２と接続される。アナログ選択回路１０ａの動作は、前述した第２実施形態と同様であるので詳しい説明は省略する。
【００５４】
以上のように、ＰＷＭ信号であるデジタル信号が入力信号Ｖｉｎである場合にも、ローパスフィルタ１３０を介してアナログ信号へと変換することにより、第２実施形態と同様の選択回路を形成することが可能である。
【００５５】
前述の各実施形態では、信号発信素子として発光素子１４Ａ、１４Ｂからの光の絶縁状態を維持したまま信号受信素子として受光素子２０Ａ、２０Ｂで受光する光結合方式にしたがってスイッチ２２Ａ、２２Ｂを駆動する手段を一例として説明したが、これには限られない。すなわち、所定の信号発信素子から発信した信号を適切な信号受信素子において受信できる構成であってもよい。光結合装置等の絶縁装置だけではなく、例えば、磁気結合又は容量結合等のガルバニック絶縁素子により、非接触でスイッチを駆動する絶縁装置とすることも可能である。
【００５６】
磁気結合にしたがってスイッチを駆動する電圧を生成させる場合には、例えば、送信又は送電チップ側（信号発信素子側）のコイルと、受信又は受電チップ側（信号受信素子側）のコイルとが磁気結合するように配置し、誘導電流を電圧変換して出力してもよい。あるいは、信号発信素子側に電極を備え、信号受信素子側には、他方の平行平板電極を備え、容量結合させて電圧を印加してもよい。このように、光信号以外の電磁気的な信号を非接触（無接点）の状態で発信、受信できる構成であってもよい。
【００５７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００５８】
例えば、前述した各実施形態において、選択回路１０から制御回路１２へと出力される信号は、Ｈｉｇｈ又はＬｏｗの信号であるとしたが、これには限られず、適切に制御したい状態を表すことができる信号であればよい。別例としては、Ｈｉｇｈ、Ｌｏｗは、逆であってもよいし、あるいは、周期的な信号の周波数等、又は、適切な符号化により符号化された信号によりスイッチのオン／オフ状態を示すものであり、制御回路１２が適切にその状態を読み取れるものであってもよい。
【符号の説明】
【００５９】
１：半導体装置
１０：選択回路
１００：しきい値生成回路
１０２、１０４、１０６：比較器
１０８、１１０、１１４：論理積回路
１１２：論理和回路
１２０：クロック生成回路
１２２：ＰＷＭ検出回路
１２４：カウンタ論理回路
１３０：ローパスフィルタ
１２：制御回路
１４：発光素子
２０：受光素子
２２：スイッチ
【図１】
2020035810.tif 000003
【図２】
2020035810.tif 000004
【図３】
2020035810.tif 000005
【図４】
2020035810.tif 000006
【図５】
2020035810.tif 000007
【図６】
2020035810.tif 000008
【図７】
2020035810.tif 000009