(57)【要約】【課題】耐圧性能が高いＩＩＩ族窒化物半導体素子を提供する。【解決手段】ＩＩＩ族窒化物半導体素子は、一般式ＲＡＭＯ４で表される単結晶体からなる基板１０１と、基板１０１上に位置し、上記一般式においてＭで表される元素を含んでいるＭ含有層１０２と、Ｍ含有層１０２上に位置するｎ型層１０３と、基板１０１を貫通するドレイン電極１１２とを備える。一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙおよびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（ＩＩＩ）、ＧａおよびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（ＩＩ）、Ｃｏ、Ｃｕ、ＺｎおよびＣｄからなる群から選択される一つまたは複数の二価の元素を表す。【選択図】図１
2020161738.tif 000002
【特許請求の範囲】
【請求項１】
一般式ＲＡＭＯ４で表される単結晶体からなるＲＡＭＯ４基板と、
前記ＲＡＭＯ４基板上に位置し、前記一般式においてＭで表される元素を含んでいるＭ含有ＩＩＩ族窒化物層と、
前記Ｍ含有ＩＩＩ族窒化物層上に位置するｎ型ＩＩＩ族窒化物層と、
前記ＲＡＭＯ４基板を貫通する電極とを、備え、
前記一般式において、
Ｒは、Ｓｃ、Ｉｎ、Ｙおよびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、
Ａは、Ｆｅ（ＩＩＩ）、ＧａおよびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、
Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（ＩＩ）、Ｃｏ、Ｃｕ、ＺｎおよびＣｄからなる群から選択される一つまたは複数の二価の元素を表す、
ＩＩＩ族窒化物半導体素子。
【請求項２】
前記電極は、前記Ｍ含有ＩＩＩ族窒化物層を貫通して前記ｎ型ＩＩＩ族窒化物層と接続されている、
請求項１に記載のＩＩＩ族窒化物半導体素子。
【請求項３】
前記Ｒは、Ｓｃであり、
前記Ａは、Ａｌであり、
前記Ｍは、Ｍｇである、
請求項１または２に記載のＩＩＩ族窒化物半導体素子。
【請求項４】
前記Ｍ含有ＩＩＩ族窒化物層は、前記Ｍで表される元素の含有濃度が１０２０ｃｍ−３台となる領域を含む、
請求項１〜３のいずれか一項に記載のＩＩＩ族窒化物半導体素子。
【請求項５】
前記Ｍ含有ＩＩＩ族窒化物層の厚みは、５０ｎｍ以上２０００ｎｍ以下であり、
前記Ｍ含有ＩＩＩ族窒化物層は、ｐ型導電層または高抵抗層である、
請求項１〜４のいずれか一項に記載のＩＩＩ族窒化物半導体素子。
【請求項６】
前記ｎ型ＩＩＩ族窒化物層は、ＳｉまたはＯをｎ型ドーパントとして含み、
前記ｎ型ＩＩＩ族窒化物層において、前記ｎ型ドーパントの含有濃度は、前記Ｍで表される元素の含有濃度よりも大きい、
請求項１〜５のいずれか一項に記載のＩＩＩ族窒化物半導体素子。
【請求項７】
前記ＲＡＭＯ４基板の厚みは、５０μｍ以上４００μｍ以下である、
請求項１〜６のいずれか一項に記載のＩＩＩ族窒化物半導体素子。
【請求項８】
前記ｎ型ＩＩＩ族窒化物層を含む窒化物半導体層の最表面における貫通転位密度は、１×１０８ｃｍ−２以下である、
請求項１〜７のいずれか一項に記載のＩＩＩ族窒化物半導体素子。
【請求項９】
一般式ＲＡＭＯ４で表される単結晶体からなるＲＡＭＯ４基板上に、前記一般式においてＭで表される元素を含んでいるＭ含有ＩＩＩ族窒化物層と、前記Ｍ含有ＩＩＩ族窒化物層上に位置するｎ型ＩＩＩ族窒化物層とを順次積層する工程と、
前記ＲＡＭＯ４基板を貫通する貫通孔をエッチングにより形成する工程と、
前記貫通孔内に露出した前記Ｍ含有ＩＩＩ族窒化物層をエッチングにより除去する工程と、
前記貫通孔を介して、前記ｎ型ＩＩＩ族窒化物層に接続される電極を形成する工程とを含み、
前記一般式において、
Ｒは、Ｓｃ、Ｉｎ、Ｙおよびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、
Ａは、Ｆｅ（ＩＩＩ）、ＧａおよびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、
Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（ＩＩ）、Ｃｏ、Ｃｕ、ＺｎおよびＣｄからなる群から選択される一つまたは複数の二価の元素を表す、
ＩＩＩ族窒化物半導体素子の製造方法。
【請求項１０】
前記貫通孔をエッチングにより形成する工程では、硫酸および過酸化水素水の混合液を５０℃以上に加熱したエッチング液に前記ＲＡＭＯ４基板を浸漬することで、前記エッチングを実施する工程である、
請求項９に記載のＩＩＩ族窒化物半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、ＩＩＩ族窒化物半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）に代表されるＩＩＩ族窒化物系化合物半導体、いわゆる窒化物半導体は、発光ダイオード（ＬＥＤ）およびレーザーダイオード（ＬＤ）、ならびにパワーデバイスなどの新しいデバイスの材料として注目を集めている。窒化物半導体は、例えば、一般式がＩｎｘＧａｙＡｌ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）で表される、ＩＩＩ族元素であるインジウム（Ｉｎ）、ガリウム（Ｇａ）およびアルミニウム（Ａｌ）と、Ｖ族元素である窒素（Ｎ）とからなる化合物半導体である。以下、多元混晶はそれぞれの構成元素記号の配列、例えばＡｌＩｎＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮなどのように略記される。
【０００３】
この中で、ＧａＮおよびＡｌＮは、バンドギャップがそれぞれ室温で３．４ｅＶ、６．２ｅＶと大きいワイドギャップ半導体であり、絶縁破壊電界が大きく、電子の飽和ドリフト速度がＧａＡｓなどの化合物半導体またはＳｉ半導体などに比べて大きいという特長を有している。このため、高出力化かつ高耐圧化に有利な窒化物半導体を用いたパワートランジスタの研究開発が現在、活発に行われている（例えば、特許文献１又は特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−８４６１７号公報
【特許文献２】国際公開第２０１５／１２２１３５号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
縦型ＧａＮトランジスタでは、下地基板（種基板ともいう）に起因する窒化物半導体層の貫通転位密度がデバイスの耐圧に相関する場合がある。このため、より高品質な窒化物半導体層を形成できる下地基板が望まれる。
【０００６】
本開示は、上記の課題を鑑みて、耐圧性能の高いＩＩＩ族窒化物半導体素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示の一態様に係るＩＩＩ族窒化物半導体素子は、一般式ＲＡＭＯ４で表される単結晶体からなるＲＡＭＯ４基板と、前記ＲＡＭＯ４基板上に位置し、前記一般式においてＭで表される元素を含んでいるＭ含有ＩＩＩ族窒化物層と、前記Ｍ含有ＩＩＩ族窒化物層上に位置するｎ型ＩＩＩ族窒化物層と、前記ＲＡＭＯ４基板を貫通する電極とを、備える。前記一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙおよびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（ＩＩＩ）、ＧａおよびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（ＩＩ）、Ｃｏ、Ｃｕ、ＺｎおよびＣｄからなる群から選択される一つまたは複数の二価の元素を表す。
【０００８】
また、本開示の一態様に係るＩＩＩ族窒化物半導体素子の製造方法は、一般式ＲＡＭＯ４で表される単結晶体からなるＲＡＭＯ４基板上に、前記一般式においてＭで表される元素を含んでいるＭ含有ＩＩＩ族窒化物層と、前記Ｍ含有ＩＩＩ族窒化物層上に位置するｎ型ＩＩＩ族窒化物層とを順次積層する工程と、前記ＲＡＭＯ４基板を貫通する貫通孔をエッチングにより形成する工程と、前記貫通孔内に露出した前記Ｍ含有ＩＩＩ族窒化物層をエッチングにより除去する工程と、前記貫通孔を介して、前記ｎ型ＩＩＩ族窒化物層に接続される電極を形成する工程とを含む。前記一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙおよびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（ＩＩＩ）、ＧａおよびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（ＩＩ）、Ｃｏ、Ｃｕ、ＺｎおよびＣｄからなる群から選択される一つまたは複数の二価の元素を表す。
【発明の効果】
【０００９】
本開示によれば、耐圧性能の高いＩＩＩ族窒化物半導体素子およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施の形態１に係る縦型電界効果トランジスタの構造を示す模式的な断面図である。
【図２】図２は、ＳｃＡｌＭｇＯ４の結晶構造を示す図である。
【図３】図３は、ＧａＮを基準とした各材料の格子不整合と熱膨張係数差との関係を示す図である。
【図４】図４は、下地基板の種類とＧａＮ成長層の貫通転位密度との関係を示す図である。
【図５】図５は、下地基板のコストとＧａＮ成長層の貫通転位密度との関係を示す図である。
【図６】図６は、ＧａＮ系の縦型電界効果トランジスタにおける貫通転位密度と耐圧との関係を示す図である。
【図７】図７は、実施の形態に係る電界効果トランジスタにおける窒化物半導体層および下地基板の不純物濃度プロファイルを示す図である。
【図８Ａ】図８Ａは、ＧａＮ中の不純物濃度とＧａＮの格子定数との関係を示す図である。
【図８Ｂ】図８Ｂは、ＧａＮ中の不純物濃度とＳｃＡｌＭｇＯ４に対する格子不整合との関係を示す図である。
【図９】図９は、ＳｃＡｌＭｇＯ４とＭｇ含有ＧａＮ層との界面近傍のＴＥＭ像である。
【図１０】図１０は、実施の形態の変形例に係るＩＩＩ族窒化物半導体素子の構造を示す模式的な断面図である。
【発明を実施するための形態】
【００１１】
（本開示の概要）
本開示の一態様に係るＩＩＩ族窒化物半導体素子は、一般式ＲＡＭＯ４で表される単結晶体からなるＲＡＭＯ４基板と、前記ＲＡＭＯ４基板上に位置し、前記一般式においてＭで表される元素を含んでいるＭ含有ＩＩＩ族窒化物層と、前記Ｍ含有ＩＩＩ族窒化物層上に位置するｎ型ＩＩＩ族窒化物層と、前記ＲＡＭＯ４基板を貫通する電極とを備える。前記一般式において、Ｒは、Ｓｃ、Ｉｎ、Ｙおよびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表し、Ａは、Ｆｅ（ＩＩＩ）、ＧａおよびＡｌからなる群から選択される一つまたは複数の三価の元素を表し、Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（ＩＩ）、Ｃｏ、Ｃｕ、ＺｎおよびＣｄからなる群から選択される一つまたは複数の二価の元素を表す。
【００１２】
本構成により、ＲＡＭＯ４基板上に高品質な窒化物半導体層を形成することができ、耐圧の高いＩＩＩ族窒化物半導体素子を実現することができる。ＩＩＩ族窒化物半導体素子は、例えばＧａＮ系縦型電界効果トランジスタである。
【００１３】
なお、従来の構成の導電性ＧａＮ基板を用いた縦型ＧａＮトランジスタには、ＧａＮ基板自体のコストが非常に高く、デバイスチップの価格が普及可能な価格帯に入ってこないために産業界での利用が広がらないという問題がある。ＧａＮ基板自体の低コスト化の取り組みは、基板メーカーを中心に精力的に行われているが、大幅なコストダウンにはかなり時間を要する状況である。このため、ＧａＮ基板以外の下地基板を用いることによるＩＩＩ族窒化物半導体素子が求められている。
【００１４】
これに対して、本開示の一態様では、ＲＡＭＯ４基板が下地基板として用いられる。これにより、低コスト化と耐圧性能の向上とを両立することができるＩＩＩ族窒化物半導体素子を実現することができる。
【００１５】
また、例えば、本開示の一態様に係るＩＩＩ族窒化物半導体素子においては、前記電極は、前記Ｍ含有ＩＩＩ族窒化物層を貫通して前記ｎ型ＩＩＩ族窒化物層と接続されていてもよい。
【００１６】
本構成により、縦方向に電流の流れるＧａＮ系縦型電界効果トランジスタを実現できる。
【００１７】
また、例えば、本開示の一態様に係るＩＩＩ族窒化物半導体素子においては、前記ＲはＳｃであり、前記ＡはＡｌであり、前記ＭはＭｇであってもよい。
【００１８】
本構成により、よりＧａＮの格子定数に近いＳｃＡｌＭｇＯ４基板を下地基板として用いることで、低転位密度のＧａＮ系縦型電界効果トランジスタを実現できる。
【００１９】
また、例えば、本開示の一態様に係るＩＩＩ族窒化物半導体素子においては、前記Ｍ含有ＩＩＩ族窒化物層は、前記Ｍで表される元素の含有濃度が１０２０ｃｍ−３台となる領域を含んでもよい。
【００２０】
本構成により、ＳｃＡｌＭｇＯ４基板と窒化物半導体層との格子不整合をさらに小さくすることができ、低転位密度のＧａＮ系縦型電界効果トランジスタを実現できる。
【００２１】
また、例えば、本開示の一態様に係るＩＩＩ族窒化物半導体素子においては、前記Ｍ含有ＩＩＩ族窒化物層の厚みは、５０ｎｍ以上２０００ｎｍ以下であり、前記Ｍ含有ＩＩＩ族窒化物層は、ｐ型導電層または高抵抗層であってもよい。
【００２２】
本構成により、Ｍ含有ＩＩＩ族窒化物層を貫通する電極を形成することができ、導電性を有しないＳｃＡｌＭｇＯ４基板を用いてＧａＮ系縦型電界効果トランジスタを実現できる。
【００２３】
また、例えば、本開示の一態様に係るＩＩＩ族窒化物半導体素子においては、前記ｎ型ＩＩＩ族窒化物層は、ＳｉまたはＯをｎ型ドーパントとして含み、前記ｎ型ＩＩＩ族窒化物層において、前記ｎ型ドーパントの含有濃度は、前記Ｍで表される元素の含有濃度よりも大きくてもよい。
【００２４】
本構成により、ｎ型ＩＩＩ族窒化物層を低抵抗なｎ型導電層とすることができ、高性能なＧａＮ系縦型電界効果トランジスタを実現できる。
【００２５】
また、例えば、本開示の一態様に係るＩＩＩ族窒化物半導体素子においては、前記ＲＡＭＯ４基板の厚みは、５０μｍ以上４００μｍ以下であってもよい。
【００２６】
本構成により、ＲＡＭＯ４基板を貫通する電極を形成しつつ、デバイスチップの強度を保つことができ、高性能なＧａＮ系縦型電界効果トランジスタを実現できる。
【００２７】
また、例えば、本開示の一態様に係るＩＩＩ族窒化物半導体素子においては、前記ｎ型ＩＩＩ族窒化物層を含む窒化物半導体層の最表面における貫通転位密度は、１×１０８ｃｍ−２以下であってもよい。
【００２８】
本構成により、貫通転位密度が低減されているので、耐圧性能の高いＧａＮ系縦型電界効果トランジスタを実現できる。
【００２９】
また、本開示の一態様に係るＩＩＩ族窒化物半導体素子の製造方法は、一般式ＲＡＭＯ４で表される単結晶体からなる基板上に、前記一般式においてＭで表される元素を含んでいるＭ含有ＩＩＩ族窒化物層と、前記Ｍ含有ＩＩＩ族窒化物層上に位置するｎ型ＩＩＩ族窒化物層とを順次積層する工程と、前記ＲＡＭＯ４基板を貫通する貫通孔をエッチングにより形成する工程と、前記貫通孔内に露出した前記Ｍ含有ＩＩＩ族窒化物層をエッチングにより除去する工程と、前記貫通孔を介して、前記ｎ型ＩＩＩ族窒化物層に接続される電極を形成する工程とを含む。
【００３０】
本構成により、ＲＡＭＯ４基板上に高品質な窒化物半導体層を形成することができ、耐圧の高いＩＩＩ族窒化物半導体素子を製造することができる。例えば導電性を有しないＳｃＡｌＭｇＯ４基板を用いた場合であっても、ＧａＮ系縦型電界効果トランジスタを実現できる。
【００３１】
また、例えば、本開示の一態様に係るＩＩＩ族窒化物半導体素子の製造方法においては、前記貫通孔をエッチングにより形成する工程では、硫酸および過酸化水素水の混合液を５０℃以上に加熱したエッチング液に前記ＲＡＭＯ４基板を浸漬することで、前記エッチングを実施する工程であってもよい。
【００３２】
本構成により、厚みのあるＲＡＭＯ４基板に貫通孔を形成し、ＧａＮ系縦型電界効果トランジスタを実現できる。
【００３３】
以下では、実施の形態について、図面を参照しながら具体的に説明する。
【００３４】
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、製造工程、製造工程の順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００３５】
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略または簡略化する。
【００３６】
また、本明細書において、平行、一致または均一などの要素間の関係性を示す用語、および、矩形または台形などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
【００３７】
また、本明細書において、「上方」および「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」および「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
【００３８】
（実施の形態）
［構成］
まず、実施の形態に係るＩＩＩ族窒化物半導体素子の構成について、図１を用いて説明する。
【００３９】
図１は、実施の形態に係る縦型の電界効果トランジスタ１００の構造を示す模式的な断面図である。電界効果トランジスタ１００は、ＩＩＩ族窒化物半導体素子の一例である。図１に示されるように、電界効果トランジスタ１００は、基板１０１と、Ｍ含有層１０２と、ｎ型層１０３と、ドリフト層１０４と、第１下地層１０５と、第２下地層１０６と、第３下地層１０７と、第１再成長層１０８と、第２再成長層と、第３再成長層１０９と、ゲート電極１１０と、ソース電極１１１と、ドレイン電極１１２と、ゲート開口部１１３と、貫通孔１１４とを備える。なお、図１において、第２再成長層は、第１再成長層１０８と第３再成長層１０９との間に位置しているが、層厚が薄いため、その図示は省略されている。
【００４０】
電界効果トランジスタ１００は、ＧａＮおよびＡｌＧａＮなどの窒化物半導体を主成分とする半導体層の積層構造を有するデバイスである。具体的には、電界効果トランジスタ１００は、ＡｌＧａＮ膜とＧａＮ膜とのヘテロ構造を有する。
【００４１】
ＡｌＧａＮ膜とＧａＮ膜とのヘテロ構造において、（０００１）面上での自発分極またはピエゾ分極によって、ヘテロ界面には高濃度の二次元電子ガス（２ＤＥＧ：２  Ｄｉｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ）が発生する。このため、アンドープ状態であっても、当該界面には、１×１０１３ｃｍ−２以上のシートキャリア濃度が得られる特徴を有する。
【００４２】
本実施の形態に係る電界効果トランジスタ１００は、ＡｌＧａＮ／ＧａＮのヘテロ界面に発生する二次元電子ガス層１１５をチャネルとして利用した電界効果トランジスタ（ＦＥＴ）である。具体的には、電界効果トランジスタ１００は、いわゆる縦型ＦＥＴである。
【００４３】
例えば、電界効果トランジスタ１００は、ノーマリオフ型のＦＥＴである。例えば、ソース電極１１１が接地され（すなわち、電位が０Ｖ）、ドレイン電極１１２に正の電位が与えられている。ドレイン電極１１２に与えられる電位は、例えば１００Ｖ以上１２００Ｖ以下であるが、これに限らない。電界効果トランジスタ１００がオフ状態である場合には、ゲート電極１１０にはゼロ電位（０Ｖ）が印加されている。電界効果トランジスタ１００がオン状態である場合には、ゲート電極１１０には正の電位（例えば＋５Ｖ）が印加されている。
【００４４】
以下では、本実施の形態に係る電界効果トランジスタ１００が備える各構成要素の詳細について説明する。
【００４５】
基板１０１は、一般式ＲＡＭＯ４で表される単結晶体からなるＲＡＭＯ４基板である。基板１０１の主面は、ｃ面（（０００１）面）に一致する。基板１０１の厚さは、例えば、５０μｍ以上４００μｍ以下であり、一例としては１００μｍである。なお、基板１０１の平面視形状は、例えば矩形であるが、特に限定されない。基板１０１は、導電性を有しない。つまり、基板１０１は、ｎ型層１０３およびドリフト層１０４よりも十分に高い電気抵抗を有する絶縁性の基板である。
【００４６】
一般式ＲＡＭＯ４において、Ｒは、Ｓｃ、Ｉｎ、Ｙおよびランタノイド系元素からなる群から選択される一つまたは複数の三価の元素を表す。Ａは、Ｆｅ（ＩＩＩ）、ＧａおよびＡｌからなる群から選択される一つまたは複数の三価の元素を表す。Ｍは、Ｍｇ、Ｍｎ、Ｆｅ（ＩＩ）、Ｃｏ、Ｃｕ、ＺｎおよびＣｄからなる群から選択される一つまたは複数の二価の元素を表す。
【００４７】
本実施の形態では、基板１０１として、ＳｃＡｌＭｇＯ４基板が用いられている。すなわち、Ｒは、Ｓｃであり、Ａは、Ａｌであり、Ｍは、Ｍｇである。ＳｃＡｌＭｇＯ４は、一般式ＲＡＭＯ４で表される酸化物結晶の一つであり、空間群Ｒ−３ｍに属する三方晶である。
【００４８】
Ｍ含有層１０２は、ＳｃＡｌＭｇＯ４基板１０１上に位置し、一般式ＲＡＭＯ４においてＭで表される元素を含んでいるＭ含有ＩＩＩ族窒化物層の一例である。つまり、Ｍ含有層１０２は、基板１０１に含まれる複数の元素のうちの一つと同じ元素を含んでいる。本実施の形態では、ＭがＭｇであるので、Ｍ含有層１０２は、Ｍｇを含むＭｇ含有層である。Ｍ含有層１０２の厚みは、例えば、５０ｎｍ以上２０００ｎｍ以下であり、一例としては０．５μｍ（＝５００ｎｍ）である。Ｍ含有層１０２は、Ｍで表される元素の含有濃度が１０２０ｃｍ−３台となる領域を含んでいる。Ｍ含有層１０２は、ｐ型導電層または高抵抗層である。なお、１０２０ｃｍ−３台とは、１０２０ｃｍ−３以上１０２１ｃｍ−３未満の範囲を言う。
【００４９】
ｎ型層１０３は、Ｍ含有層１０２上に位置するｎ型ＩＩＩ族窒化物層の一例である。ｎ型層１０３は、ＳｉまたはＯをｎ型ドーパントとして含んでいる。ｎ型層１０３において、ｎ型ドーパントの含有濃度は、Ｍで表される元素の含有濃度よりも大きい。ｎ型層１０３は、例えば厚さが１０μｍ、キャリア濃度が５×１０１８ｃｍ−３のｎ型ＧａＮよりなる層である。
【００５０】
ドリフト層１０４は、ｎ型層１０３上に位置するｎ型の窒化物半導体層である。ドリフト層１０４は、例えば、厚さが５μｍ、キャリア濃度が１×１０１６ｃｍ−３のｎ型ＧａＮよりなる層である。
【００５１】
第１下地層１０５は、ドリフト層１０４上に位置するｐ型の窒化物半導体層の一例である。第１下地層１０５は、例えば、厚さが４００ｎｍ、キャリア濃度が１×１０１７ｃｍ−３のｐ型ＧａＮよりなる層である。第１下地層１０５は、ソース電極１１１とドレイン電極１１２との間のリーク電流を抑制する。例えば、第１下地層１０５とドリフト層１０４とで形成されるｐｎ接合に対して逆方向電圧が印加された場合、具体的には、ソース電極１１１よりもドレイン電極１１２が高電位となった場合に、ドリフト層１０４に空乏層が延びる。これにより、電界効果トランジスタ１００の高耐圧化が可能になる。
【００５２】
第２下地層１０６は、第１下地層１０５上に位置する窒化物半導体層の一例である。第２下地層１０６は、第１下地層１０５よりも抵抗が高い。具体的には、第２下地層１０６は、絶縁性または半絶縁性の窒化物半導体から形成されている。第２下地層１０６は、例えば、厚さが２００ｎｍのＣ（炭素）ドープ高抵抗ＧａＮよりなる層である。
【００５３】
第３下地層１０７は、第２下地層１０６上に位置する窒化物半導体層の一例である。第３下地層１０７は、例えば、厚さが２００ｎｍのアンドープＧａＮよりなる層である。なお、“アンドープ”とは、ＧａＮの極性をｎ型またはｐ型に変化させるＳｉまたはＭｇなどのドーパントが意図的にはドープされていないことを意味する。
【００５４】
第２下地層１０６および第３下地層１０７は、チャネルを含む第１再成長層１０８と、ｐ型の第１下地層１０５と、ｎ型のドリフト層１０４とによって寄生ｎｐｎ構造が形成されるのを抑制する。これにより、電界効果トランジスタ１００の誤動作の発生を抑制することができる。
【００５５】
ゲート開口部１１３は、第３下地層１０７の上面側より第３下地層１０７、第２下地層１０６、第１下地層１０５をこの順で貫通してドリフト層１０４に達する開口部である。ゲート開口部１１３は、基板１０１から遠ざかる程、開口面積が大きくなるように形成されている。具体的には、ゲート開口部１１３の側面は、基板１０１の主面に対して斜めに傾斜している。つまり、ゲート開口部１１３の断面形状は、図１に示されるように、逆台形状を有する。なお、ゲート開口部１１３の断面形状は、矩形であってもよい。
【００５６】
第１再成長層１０８は、ゲート開口部１１３を被覆するように、ゲート開口部１１３の底面および側面に沿って設けられた窒化物半導体層である。具体的には、第１再成長層１０８は、ゲート開口部１１３の内面の形状に追従するように、均一な厚みでゲート開口部１１３の内部および第３下地層１０７上に形成されている。例えば、第１再成長層１０８は、厚さが１００ｎｍのアンドープＧａＮよりなる層である。
【００５７】
第２再成長層は、第１再成長層１０８上に位置する窒化物半導体層である。第２再成長層は、第１再成長層１０８の上面の形状に追従するように、均一な厚みで第１再成長層１０８上に設けられている。第２再成長層は、例えば、厚さが１ｎｍのアンドープＡｌＮよりなる層である。第２再成長層は、合金散乱を抑制し、チャネルの移動度を向上させることができる。なお、電界効果トランジスタ１００は、第２再成長層を備えなくてもよい。
【００５８】
第３再成長層１０９は、第２再成長層上に位置する窒化物半導体層である。第３再成長層１０９は、第２再成長層の上面の形状に追従するように、均一な厚みで第２再成長層上に設けられている。第３再成長層１０９は、例えば、厚さが５０ｎｍのアンドープＡｌ０．２Ｇａ０．８Ｎよりなる層である。
【００５９】
第１再成長層１０８と第２再成長層との界面には、二次元電子ガス層１１５が形成される。二次元電子ガス層１１５は、電界効果トランジスタ１００の電子走行層（チャネル層）を形成している。第３再成長層１０９は、チャネル層に対して電子を供給する電子供給層として機能する。なお、第１再成長層１０８、第２再成長層および第３再成長層１０９は互いに主面および傾斜面を平行としている。
【００６０】
ゲート電極１１０は、ゲート開口部１１３を覆うように、第３再成長層１０９上に位置している。図１に示されるように、ゲート電極１１０の幅は、ゲート開口部１１３の幅よりも大きい。具体的には、上面視において、ゲート電極１１０は、ゲート開口部１１３を完全に覆っている。ゲート電極１１０は、例えば、Ｐｄなどの金属材料を用いて形成されている。ゲート電極１１０に用いられる材料は、ｎ型半導体に対してショットキー接続される材料を用いることができ、例えば、ニッケル（Ｎｉ）系材料、タングステンシリサイド（ＷＳｉ）、金（Ａｕ）などを用いることができる。ゲート電極１１０は、第３再成長層１０９に対してショットキー接続されている。
【００６１】
ソース電極１１１は、ゲート電極１１０を挟むようにして位置している。具体的には、第３再成長層１０９、第２再成長層、第１再成長層１０８、第３下地層１０７、第２下地層１０６を貫通し、第１下地層１０５に達する開口部が形成され、この開口部を埋めるようにソース電極１１１が形成されている。ソース電極１１１は、例えば、ＴｉとＡｌとの積層構造からなる。ソース電極１１１に用いられる材料は、ｎ型半導体に対してオーミック接続される材料を用いることができる。ソース電極１１１は、ソース電極１１１は、二次元電子ガス層１１５に対してオーミック接続されている。
【００６２】
貫通孔１１４は、基板１０１を貫通している。具体的には、貫通孔１１４は、基板１０１の下面から基板１０１およびＭ含有層１０２を貫通し、ｎ型層１０３に達している。つまり、貫通孔１１４内には、ｎ型層１０３が底面として露出している。図１に示されるように、貫通孔１１４の幅は、ゲート開口部１１３の幅より大きい。また、貫通孔１１４の幅は、ゲート電極１１０の幅よりもより大きい。具体的には、下面視において、貫通孔１１４の内部に、ゲート開口部１１３およびゲート電極１１０の全体が位置している。なお、貫通孔１１４の下面視形状は、ゲート電極１１０またはゲート開口部１１３の下面視形状に一致していてもよい。あるいは、下面視において、貫通孔１１４の全体が、ゲート電極１１０またはゲート開口部１１３の内部に位置していてもよい。
【００６３】
ドレイン電極１１２は、基板１０１を貫通する電極である。具体的には、ドレイン電極１１２は、基板１０１およびＭ含有層１０２を貫通している。より具体的には、ドレイン電極１１２は、貫通孔１１４の内面に沿って設けられており、貫通孔１１４内に露出したｎ型層１０３と接続されている。ドレイン電極１１２は、例えば、ＴｉとＡｕとの積層構造からなる。ドレイン電極１１２に用いられる材料は、ｎ型半導体に対してオーミック接続される材料を用いることができる。ドレイン電極１１２は、ｎ型層１０３に対してオーミック接続されている。
【００６４】
図１に示される電界効果トランジスタ１００が備える基板および各半導体層の構成の一例について、以下の表１に記す。
【００６５】
【表１】
2020161738.tif 000003
【００６６】
なお、本明細書において、「窒化物半導体」とは、ＧａＮ、ＡｌＮおよびＩｎＮのいずれか一つ、または、これらの混合でなる物から構成される構造体を意味する。なお、基板１０１より結晶成長されて形成される各窒化物半導体層の主面はｃ面である。また、上記各半導体層について、ｎ型の導電型は、ＳｉもしくはＯを添加することにより形成される。ｐ型の導電型は、Ｍｇを添加することにより形成される。
【００６７】
［ＳｃＡｌＭｇＯ４の結晶構造］
上述したように、本実施の形態では、基板１０１として、一般式ＲＡＭＯ４で表される単結晶体の一例であるＳｃＡｌＭｇＯ４からなる基板を用いている。ここで、ＳｃＡｌＭｇＯ４の結晶構造について、図２を用いて説明する。
【００６８】
図２は、ＳｃＡｌＭｇＯ４の結晶構造を示す図である。図２に示されるように、ＳｃＡｌＭｇＯ４は、Ｓｃ−Ｏ層とＡｌ／Ｍｇ−Ｏ層とが交互に積層した構造を有する。ｃ軸方向の格子定数は、２５．１５Åであり、ａ軸方向の格子定数は、３．２３６Åである。
【００６９】
後に詳述するが、ｃ面ＧａＮとＳｃＡｌＭｇＯ４との格子不整合であって、｛（ＧａＮの格子定数−ＳｃＡｌＭｇＯ４の格子定数）／ＧａＮの格子定数｝にて表される格子不整合は、−１．５％と小さい。このため、ＳｃＡｌＭｇＯ４基板は、より欠陥の少ない高品質なＩＩＩ族窒化物半導体の積層が実現される。
【００７０】
本願発明者らの検討では、ＧａＮとの格子不整合が１６％と非常に大きいｃ面サファイア（Ａｌ２Ｏ３）に比べて、貫通転位密度を約１／５以下の５×１０７ｃｍ−２以下に低減できることが明らかになっている。このように、ＳｃＡｌＭｇＯ４基板を用いることで、貫通転位密度の低い窒化物半導体層構造を実現できる。ＳｃＡｌＭｇＯ４以外のＲＡＭＯ４についても同様である。
【００７１】
［製造方法］
次に、本実施の形態に係る縦型の電界効果トランジスタ１００の製造方法について詳述する。
【００７２】
まず、（０００１）面が主面のＳｃＡｌＭｇＯ４からなる基板を準備する。一例として、厚みが４００μｍのＳｃＡｌＭｇＯ４基板を用いる。ＳｃＡｌＭｇＯ４基板は、まだ貫通孔１１４が形成されていない平板である。また、後で説明するように、ＳｃＡｌＭｇＯ４基板の裏面が研削および研磨されることにより、薄型化される。ＳｃＡｌＭｇＯ４基板は、（０００１）面に対して、主面が０°〜１０°程度傾斜しているオフ角基板でもよい。
【００７３】
次に、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いて、窒化物半導体の結晶成長を行う。ＩＩＩ族原料としては、トリメチルガリウム（ＴＭＧ）および／またはトリメチルアルミニウム（ＴＭＡ）を用い、Ｖ族原料としてはアンモニア（ＮＨ３）ガスを用いる。キャリアガスとしては水素（Ｈ２）および窒素（Ｎ２）を用いる。ｎ型のドナー不純物としてはモノシラン（ＳｉＨ４）を用いる。ｐ型のアクセプター不純物としては、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いる。
【００７４】
まず、ＭＯＣＶＤ装置の炉内に導入されたＳｃＡｌＭｇＯ４基板は、約１０００℃にて１０分間、水素雰囲気中で熱クリーニングを行う。これにより、ＳｃＡｌＭｇＯ４基板の表面に付着しているカーボン系の汚れなどが取り除かれる。その後、４５０℃まで降温し、アモルファス状のＧａＮからなる低温バッファ層（図１には示されていない）を約３０ｎｍ堆積する。バッファ層の膜厚は、成長時間、成長温度および供給するＩＩＩ族原料の比率によって調整が可能である。バッファ層の成長後、基板温度を約１０００℃まで再び昇温させ、バッファ層を再結晶化させることにより、本成長のための結晶核を形成する。
【００７５】
その後、１０００℃〜１１００℃でＭ含有層１０２およびｎ型層１０３を順に積層する。例えば、成長温度１０５０℃、成長レート３μｍ／ｈ、Ｖ／ＩＩＩ比２０００の条件を用いて、０．５μｍの厚みのＭｇ含有ＧａＮ層をＭ含有層１０２として形成し、続いて、１０μｍの厚みのｎ型ＧａＮ層をｎ型層１０３として形成する。ｎ型層１０３にドープされるｎ型ドーパントとしては、Ｎ２希釈ＳｉＨ４（１０ｐｐｍ）を用いる。これにより、ｎ型層１０３には、Ｓｉが５×１０１８ｃｍ−３程度ドープされる。ここで、Ｍ含有層１０２に含まれるＭｇは、ＳｃＡｌＭｇＯ４基板からの拡散に起因する。このため、Ｍ含有層１０２に含まれるＭｇの含有度合いは、成長条件により制御が可能である。Ｍ含有層１０２の効果については、後ほど詳述する。
【００７６】
次に、Ｓｉを１×１０１６ｃｍ−３程度ドープしたドリフト層１０４を、厚み５μｍで形成した後に、厚み４００ｎｍのｐ型ＧａＮ層からなる第１下地層１０５、厚み２００ｎｍのＣドープ高抵抗ＧａＮ層からなる第２下地層１０６、厚み１５０ｎｍのアンドープＧａＮ層からなる第３下地層１０７を順に形成する。その後、室温まで降温し、窒化物半導体層を積層したウェハを得る。ｐ型ＧａＮ層においては、Ｍｇをアクセプター不純物として１×１０１８ｃｍ−３の濃度でドープし、キャリア濃度は１×１０１７ｃｍ−３としている。Ｃドープ高抵抗ＧａＮ層は、ＧａＮの育成条件により、ＴＭＧなどのトリメチル基のＣのＧａＮ中への取り込み量を成長条件により制御することで、Ｃ濃度を３×１０１８ｃｍ−３ドープして、ＧａＮ中に自然に存在するｎ型キャリアを補償することにより高抵抗化を行っている。
【００７７】
次に、第３下地層１０７、第２下地層１０６、第１下地層１０５をこの順で貫通し、ドリフト層１０４に到達するゲート開口部１１３を形成する。ゲート開口部１１３の形成には、フォトリソグラフィによるレジストパターニングとＣｌ２系ガスを用いたＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合プラズマ）ドライエッチングとを用いる。
【００７８】
その後、再びＭＯＣＶＤ法にて、窒化物半導体からなる再成長層を形成する。本実施の形態では、厚み１００ｎｍのアンドープＧａＮからなる第１再成長層１０８、厚み１ｎｍのアンドープＡｌＮからなる第２再成長層、厚み５０ｎｍのアンドープＡｌ０．２ＧａＮ０．８Ｎからなる第３再成長層１０９を順に形成する。その後、室温まで降温し、窒化物半導体層を積層したウェハを得る。
【００７９】
次に、第３再成長層１０９、第２再成長層および第１再成長層１０８の各々の、ソース電極１１１を形成する部分を、ＩＣＰドライエッチングにより除去することで、第１下地層１０５が露出する開口部を形成する。形成した開口部を埋めて、かつ、第１下地層１０５に接触するようにＴｉとＡｌとからなるソース電極１１１を形成する。ソース電極１１１の形成は、例えば、スパッタリングまたは蒸着などによって金属膜を成膜し、成膜した金属膜を所定形状にパターニングすることにより行われる。パターニングは、例えば、エッチングまたはリフトオフなどで行われる。
【００８０】
さらに、ゲート開口部１１３を覆うように、Ｐｄからなるゲート電極１１０を形成する。ゲート電極１１０の形成は、例えば、スパッタリングまたは蒸着などによって金属膜を成膜し、成膜した金属膜を所定形状にパターニングすることにより行われる。パターニングは、例えば、エッチングまたはリフトオフなどで行われる。ゲート電極１１０とソース電極１１１とはいずれが先に形成されてもよい。
【００８１】
その後、ＳｃＡｌＭｇＯ４基板の裏面を、厚みが１００μｍになるまで研削および研磨により薄膜化する。なお、基板の裏面は、窒化物半導体層を成長させた面とは逆側の面であり、ドレイン電極１１２が設けられる側の面である。
【００８２】
その後に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によりＳｉＯ２膜を、ＳｃＡｌＭｇＯ４基板の研磨された面に形成する。さらに、フォトリソグラフィによってＳｉＯ２膜の、ゲート開口部１１３に対向する部分に開口部を形成する。その後、ＳｉＯ２膜をマスクとして、ウェットエッチングによりＳｃＡｌＭｇＯ４基板を貫通する貫通孔１１４を形成する。ＳｃＡｌＭｇＯ４基板のエッチングは、硫酸（具体的には濃硫酸）および過酸化水素水の混合液である硫酸過水を８０℃程度に加熱した溶液にＳｃＡｌＭｇＯ４基板を浸漬することで行われる。なお、エッチング液の温度は、５０℃以上であれば、実用的なエッチング速度が得られる。例えば、エッチング液の温度は、５０℃以上１００℃以下の範囲であってもよい。エッチング液の温度は、７０℃以上１００℃以下であってもよい。なお、貫通孔１１４を形成するためのエッチングは、ドライエッチングであってもよい。
【００８３】
その後、貫通孔１１４に露出したＭ含有層１０２をエッチングにより除去する。例えば、ＫＯＨ（水酸化カリウム水溶液）を用いたウェットエッチングによりＭ含有層１０２を除去する。これにより、ｎ型層１０３を露出させる。
【００８４】
最後に形成した貫通孔１１４を覆うようにＴｉとＡｕとからなるドレイン電極１１２を形成する。ドレイン電極１１２の形成は、例えば、スパッタリングまたは蒸着などによって金属膜を成膜し、必要に応じて金属膜を所定形状にパターニングすることで行われる。パターニングは、例えば、エッチングまたはリフトオフなどで行われる。
【００８５】
以上の工程を経て、図１に示される縦型の電界効果トランジスタ１００を製造することができる。
【００８６】
［効果など］
以下では、本実施の形態に係る電界効果トランジスタ１００の特性および効果について説明する。
【００８７】
図３は、ＧａＮを基準とした各材料の格子不整合と熱膨張係数差との関係を示す図である。図３に示されるように、本実施の形態に係る電界効果トランジスタ１００の基板１０１として用いるＳｃＡｌＭｇＯ４基板（図中のＳＣＡＭＯ）では、ＧａＮのａ軸方向の格子定数（３．１８７６Å）との格子不整合が−１．５％である。これは、従来、窒化物半導体の成長用の下地基板として用いられてきたサファイア基板、Ｓｉ基板およびＳｉＣ基板などの格子不整合よりも小さい。したがって、従来よりも低転位のＧａＮを形成することができる。
【００８８】
図４は、下地基板の種類とＧａＮ成長層の貫通転位密度との関係を示す図である。図４において、ドットの網掛けが付された部分が通常報告されている転位密度である。網掛けが付されていない白い部分は、現在も改良が続けられていることから今後の改善が見通される部分である。ＳｃＡｌＭｇＯ４基板には、Ｓｉ基板、ＳｉＣ基板およびサファイア基板よりも、格子不整合の小ささを起因とした貫通転位密度の優位性があることが分かる。
【００８９】
また、ＳｃＡｌＭｇＯ４は、結晶インゴットをサファイアまたはＳｉと同じチョクラルスキー法（ＣＺ法）で製造することができる。このため、基板コストを低くすることができるというメリットがある。
【００９０】
図５は、各種基板のコストとＧａＮ成長層の貫通転位密度との関係を示す図である。図５に示されるように、ＳｃＡｌＭｇＯ４基板（図中のＳＣＡＭＯ）は、Ｓｉ基板、ＳｉＣ基板およびサファイア基板のいずれよりも低いコストで、ＧａＮ基板上のホモエピタキシャル成長に最も近い品質が得られる基板であるといえる。また、ＳｃＡｌＭｇＯ４基板は、ＧａＮ基板よりもコストを１／２０以下に抑えることができる。
【００９１】
図６は、ＧａＮ系の縦型電界効果トランジスタにおける貫通転位密度と耐圧との関係を示す図である。図６に示されるように、耐圧性能は、貫通転位密度と相関を持つ。したがって、貫通転位密度がより低い窒化物半導体層を成長させることができる下地基板が望まれる。しかしながら、ホモエピタキシャル成長の可能な自立ＧａＮ基板は、基板コストが高止まりしており、研究開発用途に限られているのが現状である。これらのことを踏まえ、本実施の形態では、下地基板としてＳｃＡｌＭｇＯ４基板を用いることでコストを１／２０以下に抑えながら、貫通転位密度を低減し、耐圧の高い縦型の電界効果トランジスタ１００を実現することが可能になる。
【００９２】
また、本実施の形態に係る電界効果トランジスタ１００は、ＳｃＡｌＭｇＯ４基板上に、Ｍｇを含むＩＩＩ族窒化物半導体層であるＭ含有層１０２が形成されている。本願発明者らの検討の結果、Ｍ含有層１０２をＳｃＡｌＭｇＯ４基板上の初期成長層として形成することで、Ｍ含有層１０２より上層に成長させる窒化物半導体層の貫通転位密度をさらに低減する効果があることが明らかになった。
【００９３】
図７は、本実施の形態に係る電界効果トランジスタ１００における窒化物半導体層および下地基板の不純物濃度プロファイルを示す図である。具体的には、図７は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ−Ｉｏｎ  Ｍａｓｓ−Ｓｐｅｃｔｒｏｓｃｏｐｙ）にて測定したＳｃＡｌＭｇＯ４基板の界面付近の不純物プロファイルを示す。
【００９４】
図７に示されるように、Ｍ含有層１０２内のＭｇ濃度は、ＳｃＡｌＭｇＯ４基板の界面近傍において１０２０ｃｍ−３を超えている。例えば、Ｍ含有層１０２は、基板１０１との界面から所定の厚みの領域のＭｇ濃度が１０２０ｃｍ−３以上である。所定の厚みは、例えば、Ｍ含有層１０２の厚みの半分未満である。
【００９５】
また、Ｍ含有層１０２内のＭｇ濃度は、基板１０１側からｎ型層１０３に向かって減少していくことが分かる。例えば、Ｍ含有層１０２内のＭｇ濃度は、ｎ型層１０３との界面の近傍において、１０１８ｃｍ−３を下回っている。
【００９６】
ＧａＮ中のＭｇ不純物は、主にＧａと置換されることで、アクセプター不純物になる。しかしながら、Ｍｇ濃度が非常に高くなった場合には、ＧａＮの格子定数を変調し、格子定数を大きくする。
【００９７】
図８Ａは、ＧａＮ中の不純物濃度と、ＧａＮの格子定数との関係を示す図である。具体的には、図８Ａは、ＧａＮのａ軸格子定数のＭｇ濃度依存性（計算値）を示している。図８Ｂは、ＧａＮ中の不純物濃度とＳｃＡｌＭｇＯ４に対する格子不整合との関係を示す図である。具体的には、図８Ｂは、ＳｃＡｌＭｇＯ４とＭｇ含有ＧａＮとの格子不整合のＭｇ濃度依存性（計算値）を示している。
【００９８】
図８Ａに示されるグラフより、ＧａＮ中にＭｇが１０２０ｃｍ−３以上含有された場合に、格子定数の増大が発生することが分かる。また、図８Ｂに示されるグラフより、１．５％の格子不整合が３×１０２１ｃｍ−３の濃度になった場合に、１．０％まで低減することが分かる。このように、Ｍ含有層１０２は、格子不整合を低減する効果を有する。これにより、ＳｃＡｌＭｇＯ４上に形成されるＧａＮ層の貫通転位密度を低減できたと考えられる。
【００９９】
ＭＯＣＶＤ法などでＭｇをドープしたＧａＮ層を形成する場合は、１０２０ｃｍ−３未満のドープ量とするのが一般的である。なぜなら、１０２０ｃｍ−３以上の濃度になると、Ｍｇ元素の偏析が発生し、結晶品質が低下するためである。しかしながら、本実施の形態では、１０２０ｃｍ−３以上の高濃度層をＳｃＡｌＭｇＯ４基板からのＭｇ拡散により実現している。このために、従来のようなＭｇ偏析があまり問題にならず、結果として、格子定数の増大効果による品質向上が発現したと考えられる。
【０１００】
Ｍ含有層１０２のＭｇ濃度は、初期成長層の成長条件により制御が可能である。具体的には成長温度、成長速度、ＮＨ３分圧、および／またはＨ２分圧などを調整することにより、Ｍｇのプロファイルを変化させることが可能である。Ｍ含有層１０２のＭｇ濃度は、図７に示されるように、ＳｃＡｌＭｇＯ４基板側ほど高くなる。このとき、Ｍｇ濃度は、例えば１０２０ｃｍ−３以上である。
【０１０１】
ここで、Ｍ含有層１０２は、ｐ型導電層または高抵抗層である。Ｍ含有層１０２とｎ型層１０３との境界は、ｎ型不純物であるＳｉの濃度とＭｇの濃度との大小で定義できる。Ｍｇ不純物のｐ型導電性の活性化率は１０％〜５０％程度であるため、厳密にはＭ含有層１０２とｎ型層１０３との境界には、曖昧な部分が存在する。ただ、層構造設計として、ｎ型不純物を意図的にＭｇ不純物よりも多く導入した箇所を２つの層の界面と考えるのが妥当である。このため、例えば図７に示されるように、Ｍｇ含有量が急激に増加し、かつ、Ｓｉのイオン強度が低下する位置が、２つの層の境界とみなすことができる。
【０１０２】
また、Ｍ含有層１０２の厚みは、例えば５０ｎｍ以上２０００ｎｍ以下である。Ｍ含有層１０２の厚みが５０ｎｍ以上であることにより、Ｍｇの濃度変化による格子定数の変化が急峻になるのを抑制することができ、品質の低下を抑制することができる。また、Ｍ含有層１０２が２０００ｎｍ以下であることにより、基板１０１に貫通孔１１４を形成した後のドレイン電極１１２の形成時に、Ｍ含有層１０２を除去するのを容易にすることができる。
【０１０３】
以上のように、Ｍ含有層１０２の成長条件および構成を適切に調整することで、上方に積層される窒化物半導体層の最表面における貫通転位密度を１×１０８ｃｍ−２以下にすることができる。窒化物半導体層の最表面とは、Ｍ含有層１０２上にエピタキシャル成長によって形成される複数の窒化物半導体層のうち最も上層に位置する窒化物半導体層の上面である。例えば、本実施の形態に係る電界効果トランジスタ１００では、第３下地層１０７の上面での貫通転位密度が１×１０８ｃｍ−２以下である。また、その後の再成長によって形成された第３再成長層１０９の上面での貫通転位密度も１×１０８ｃｍ−２以下である。
【０１０４】
図９は、ＳｃＡｌＭｇＯ４とＭｇ含有ＧａＮ層との界面近傍のＴＥＭ像である。ＴＥＭ像は、透過型電子顕微鏡（Ｔａｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）を用いて得られる原子像である。図９に示されるように、ＳｃＡｌＭｇＯ４基板とＭｇ含有ＧａＮ層との界面において、高品質な界面が形成されていることが確認できる。
【０１０５】
なお、本実施の形態では、ＳｃＡｌＭｇＯ４を基板１０１として用いたが、ＳｃＡｌＭｇＯ４に代表される一般式ＲＡＭＯ４で表される単結晶体からなるＲＡＭＯ４基板も基板１０１として利用することが可能である。上述したいずれの元素においても、Ｍ含有によるＧａＮの格子定数の増大が発現する。また、ＳｃＡｌＭｇＯ４において化学量論的組成が表記から一定程度ずれているものも問題なく利用することができる。
【０１０６】
（変形例）
以下では、上記実施の形態の変形例について説明する。以下の説明では、実施の形態との相違点を中心に説明し、共通点の説明を省略または簡略化する。
【０１０７】
図１０は、実施の形態の変形例に係る縦型の電界効果トランジスタ２００の構造を示す模式的な断面図である。本変形例に係る電界効果トランジスタ２００は、実施の形態に係る電界効果トランジスタ１００と比較して、基板１０１に複数の貫通孔２１４が設けられている点と、ドレイン電極１１２の代わりにドレイン電極２１２を備える点とが相違する。
【０１０８】
具体的には、複数の貫通孔２１４は、ゲート電極１１０の直下方向だけでなく、直下方向以外の位置にも設けられている。つまり、下面視（または上面視）において、複数の貫通孔２１４のうち少なくとも１つは、ゲート電極１１０と重ならない位置に設けられている。複数の貫通孔２１４の各々の形状および大きさは、特に限定されない。また、貫通孔２１４の個数も特に限定されない。この構成により、ドレイン電極２１２は、ゲート電極１１０の直下だけでなく、複数の貫通孔２１４を介して、ｎ型層１０３に対して複数の位置で接続されている。
【０１０９】
この構成により、複数の貫通孔２１４の個々の面積を小さくすることができるので、１つの大面積の貫通孔を形成する場合よりも、ＳｃＡｌＭｇＯ４基板の機械強度を保つことができる。これにより、デバイス作製の歩留が向上する。
【０１１０】
なお、ゲート電極１１０の直下に位置するドレイン電極２１２の面積が小さくなることによる、直列抵抗の増大が危惧される。しかしながら、Ｍ含有層１０２とｎ型層１０３との界面がｐｎ接合となって２ＤＥＧ的な振る舞いを見せるために、直列抵抗の増大はほとんど問題とならない。
【０１１１】
（他の実施の形態）
以上、一つまたは複数の態様に係るＩＩＩ族窒化物半導体素子およびその製造方法について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、および、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
【０１１２】
例えば、上記実施の形態およびその変形例において、各半導体層の組成および層厚は、表１に示した例に限定されず、適宜変更することができる。
【０１１３】
また、例えば、上記実施の形態およびその変形例においては、ＩＩＩ族窒化物半導体素子の一例として、ＧａＮ系の縦型の電界効果トランジスタ１００を説明したが、その他の縦伝導型のデバイスにおいても同様の構造が適用可能である。ＩＩＩ族窒化物半導体素子は、例えば、ＧａＮ系のＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、レーザーダイオード、ｐｎ接合ダイオード、ショットキーバリアダイオードなどにも利用が可能である。
【０１１４】
また、例えば、ＩＩＩ族窒化物半導体素子は、ｎ型層１０３と、ドリフト層１０４と、第１下地層１０５と、第２下地層１０６と、第３下地層１０７と、第１再成長層１０８と、第２再成長層と、第３再成長層１０９と、ゲート電極１１０と、ソース電極１１１と、ドレイン電極１１２と、ゲート開口部１１３との少なくとも１つを備えなくてもよい。ＩＩＩ族窒化物半導体素子に要求される機能に応じて、適宜必要な構成要素を備えればよい。例えば、ＩＩＩ族窒化物半導体素子がｐｎ接合ダイオードである場合には、ゲート電極１１０、ソース電極１１１およびドレイン電極１１２の代わりに、２つの対向する電極を備えればよい。当該２つの電極のうちの一方は、基板１０１の下面側に設けられ、貫通孔１１４を介してｎ型層１０３に接続される。
【０１１５】
また、上記の各実施の形態は、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【０１１６】
本開示は、耐圧性能の高い電界効果トランジスタなどのＩＩＩ族窒化物半導体素子として利用することができ、例えば、テレビなどの民生機器の電源回路などで用いられるパワートランジスタなどのパワーデバイスとして利用することができる。
【符号の説明】
【０１１７】
１００、２００  電界効果トランジスタ
１０１  基板
１０２  Ｍ含有層
１０３  ｎ型層
１０４  ドリフト層
１０５  第１下地層
１０６  第２下地層
１０７  第３下地層
１０８  第１再成長層
１０９  第３再成長層
１１０  ゲート電極
１１１  ソース電極
１１２、２１２  ドレイン電極
１１３  ゲート開口部
１１４、２１４  貫通孔
１１５  二次元電子ガス層
【図１】
2020161738.tif 000004
【図２】
2020161738.tif 000005
【図３】
2020161738.tif 000006
【図４】
2020161738.tif 000007
【図５】
2020161738.tif 000008
【図６】
2020161738.tif 000009
【図７】
2020161738.tif 000010
【図８Ａ】
2020161738.tif 000011
【図８Ｂ】
2020161738.tif 000012
【図９】
2020161738.tif 000013
【図１０】
2020161738.tif 000014