(57)【要約】【課題】個体識別情報のマーキング時に熱の発生がほとんどなく、マーキングした個体識別情報が消失するおそれをほとんどなくすことができる半導体デバイスの製造方法を提供する。【解決手段】複数の表示画素エリアが形成されている半導体ウェハとガラス基板とを貼り合わせて、貼り合わせ構造体が形成される（ステップＳ８）。半導体ウェハに形成されている表示画素エリアと対向しない表示画素エリアから外れたガラス基板上のエリアに個体識別情報がけがきによってマーキングされる（ステップＳ９）個体識別情報がマーキングされた後に、貼り合わせ構造体が、各表示画素エリアを含む個片に分断される（ステップＳ１０及びＳ１）。【選択図】図１
2020035857.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示画素エリアが形成されている半導体ウェハとガラス基板とを貼り合わせて、貼り合わせ構造体を形成し、
前記半導体ウェハに形成されている表示画素エリアと対向しない前記表示画素エリアから外れた前記ガラス基板上のエリアに個体識別情報をけがきによってマーキングし、
前記個体識別情報をマーキングした後に、前記貼り合わせ構造体を、各表示画素エリアを含む個片に分断する
半導体デバイスの製造方法。
【請求項２】
複数の画素エリアが形成されている半導体ウェハにおける前記画素エリアから外れたエリアに個体識別情報をけがきによってマーキングし、
前記個体識別情報をマーキングした後に、前記半導体ウェハを、前記画素エリアを含む個片に分断する
半導体デバイスの製造方法。
【請求項３】
前記半導体デバイスは撮像デバイスであり、前記画素エリアは撮像画素エリアである請求項２に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
半導体デバイスに製造番号等の個体識別情報を記録する従来の技術としては、レーザ光によるマーキング、インクジェット印刷等による印字がある。特許文献１には、液晶表示素子のガラス基板に、レーザ光によって製造者番号を刻印することが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−８５９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載のレーザ光によるマーキングを用いると、熱によって半導体デバイスが備えるシリコン基板の下層部に設けられている回路に損傷等を与えるおそれがある。印字によるマーキングを用いると、半導体デバイスが製造工程の途中または製品への組み込み時に洗浄されることによってマーキングが消失するおそれがある。
【０００５】
本発明は、個体識別情報をマーキングして半導体デバイスを製造することができ、個体識別情報のマーキング時に熱の発生がほとんどなく、マーキングした個体識別情報が消失するおそれをほとんどなくすことができる半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、複数の表示画素エリアが形成されている半導体ウェハとガラス基板とを貼り合わせて、貼り合わせ構造体を形成し、前記半導体ウェハに形成されている表示画素エリアと対向しない前記半導体ウェハから外れた前記ガラス基板上のエリアに個体識別情報をけがきによってマーキングし、前記個体識別情報をマーキングした後に、前記貼り合わせ構造体を、各表示画素エリアを含む個片に分断する半導体デバイスの製造方法を提供する。
【０００７】
本発明は、複数の画素エリアが形成されている半導体ウェハにおける前記画素エリアから外れたエリアに個体識別情報をけがきによってマーキングし、前記個体識別情報をマーキングした後に、前記半導体ウェハを、画素エリアを含む個片に分断する半導体デバイスの製造方法を提供する。
【発明の効果】
【０００８】
本発明の半導体デバイスの製造方法によれば、個体識別情報をマーキングして半導体デバイスを製造することができ、個体識別情報のマーキング時に熱の発生がほとんどなく、マーキングした個体識別情報が消失するおそれをほとんどなくすことができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態１の半導体デバイスの製造方法を示すフローチャートである。
【図２】実施形態１で使用する半導体ウェハを示す上面図及びその部分的な拡大図である。
【図３】実施形態１で使用する半導体ウェハを加工基準ラインに沿って切断した状態を示す上面図である。
【図４】実施形態１における貼り合わせ構造体を示す側面図である。
【図５】実施形態１における貼り合わせ構造体を示す上面図及びその部分的な拡大図である。
【図６】実施形態１及び２で使用されるマーキング装置の概略的な構成を示す図である。
【図７】マーキング装置が備えるウェハセットステージを示す上面図である。
【図８】ウェハセットステージによる貼り合わせ構造体の位置決め方法を示す部分拡大図である。
【図９】マーキング装置が備えるけがき工具の概略的な構成を示す側面図である。
【図１０】実施形態１における貼り合わせ構造体の裏面を示す平面図である。
【図１１】実施形態２の半導体デバイスの製造方法を示すフローチャートである。
【図１２】実施形態２で使用する半導体ウェハを示す上面図及びその部分的な拡大図である。
【図１３】実施形態２におけるマーキングが施された状態の半導体ウェハを示す上面図及びその部分的な拡大図である。
【発明を実施するための形態】
【００１０】
以下、各実施形態の半導体デバイスの製造方法について、添付の図面を参照して説明する。
【００１１】
＜実施形態１＞
実施形態１の半導体デバイスの製造方法は、半導体デバイスの一例として液晶表示素子を製造する製造方法を示す。
【００１２】
図１に示すように、実施形態１の半導体デバイスの製造方法は、ステップＳ１〜Ｓ５よりなる、シリコン基板からなる半導体ウェハ１１０（図２に図示）を加工する工程と、ステップＳ６及びＳ７よりなるガラス基板１２０（図４に図示）を加工する工程とを含む。また、実施形態１の半導体デバイスの製造方法は、ステップＳ８〜Ｓ１２よりなる、半導体ウェハ１１０とガラス基板１２０とを貼り合わせた後に個片に分断して液晶表示素子を形成する工程とを含む。
【００１３】
まず、半導体ウェハ１１０の加工工程を説明する。図１において、ステップＳ１にて、図２に示す半導体ウェハ１１０には、所定の半導体プロセスを用いることにより、個々の半導体基板１の領域を決定するスクライブライン３２及び３３と、図示しない駆動回路が形成される。駆動回路は後述する液晶を駆動するための回路であり、ＴＦＴ（Thin Film Transistor）等を有して、個々の半導体基板１の領域内に形成される。
【００１４】
ステップＳ２にて、図２の拡大図に示すように、個々の半導体基板１の表面に、所定の半導体プロセスを用いることにより、表示画素エリア２となるマトリクス状に複数配置された画素電極と、複数の端子３ａとが形成される。端子３ａは外部と接続される接続端子であり、表示画素エリア２の外側の周辺領域に形成される。ステップＳ２にて、画素電極の表面に反射率を向上させる反射膜が形成されてもよい。
【００１５】
ここで、半導体ウェハ１１０における、半導体基板１の画素電極及び端子３ａが形成された面を半導体ウェハ１１０の表面とし、その反対側の面を裏面とする。
【００１６】
ステップＳ３にて、図示していないウェハダイシング装置は、半導体ウェハ１１０を、半導体基板１のＸ方向の左端からオフセット距離Ｘａの位置で切断することにより、図３に示すように加工基準ライン３０を形成する。また、ウェハダイシング装置は、半導体ウェハ１１０を、半導体基板１のＹ方向の上端からオフセット距離Ｙａの位置で切断することにより、図３に示すように加工基準ライン３１を形成する。加工基準ライン３０及び３１は、後述するステップＳ４及びＳ９で、半導体ウェハ１１０を加工する際のアラインメントに使用される基準ラインとなる。
【００１７】
ステップＳ４にて、図示していない真空成膜装置は、画素電極上に、画素電極側の配向膜を形成する。詳細には、半導体ウェハ１１０は予め洗浄され、真空成膜装置は、加工基準ライン３０及び３１を基準にして、ステップＳ２で形成された画素電極を覆うように配向膜を成膜する。このとき、画素電極以外を遮光する所定の遮光マスクを用いて、画素電極上のみに配向膜が成膜されるよう、半導体ウェハ１１０単位で真空状態での膜蒸着による成膜を行うことが好ましい。
【００１８】
ステップＳ５にて、図示していない自動接着剤塗布機は、ステップＳ１〜Ｓ４の加工が施された半導体ウェハ１１０の表面に、図４または図５に示すシール部４を形成するためにシール材を塗布する。シール部４は、各半導体基板１の表示画素エリア２を囲うように、枠状に形成される。シール材は、光硬化性樹脂または熱硬化性樹脂である。シール部４は、互いに対向する半導体ウェハ１１０とガラス基板１２０との間隔を規定する。後述するように表示画素エリア２に液晶材が滴下されて液晶層５が形成される。シール部４は、液晶層５の厚さを規定する。
【００１９】
また、ステップＳ５にて、図示していない自動液晶滴下装置は、液晶材をシール部４で囲われた領域内に滴下する。これにより、半導体基板１ごとに、画素電極が形成されている表示画素エリア２に液晶材が滴下される。シール材を塗布する自動接着剤塗布機に液晶材を滴下する自動液晶滴下装置が併設されていてもよい。半導体ウェハ１１０側ではなく、ガラス基板１２０側に、シール材を塗布し、液晶材を滴下してもよい。複数の半導体基板１にシール材のみを先に塗布した後に液晶材を滴下してもよいし、半導体基板１ごとにシール材を塗布した後に液晶材を滴下してもよい。
【００２０】
次に、ガラス基板１２０の製造工程を説明する。まず、半導体ウェハ１１０と同程度の大きさを有する円形状の透明なガラス基板１２０が用意される。図１において、ステップＳ６にて、ガラス基板１２０の半導体基板１の表示画素エリア２と対向する領域に透明電極が成膜され、他方の面に反射防止膜が成膜される。
【００２１】
典型的には、透明電極はＩＴＯ（酸化インジウムスズ）から構成され、ＩＴＯ以外の材料で構成されてもよい。反射防止膜は所望する特性に応じた材料、または積層膜数であって構わない。表示画素エリア２以外を遮光する所定の遮光マスクを用いて透明電極及び反射防止膜が成膜されるよう、ガラス基板１２０単位で真空膜蒸着を行うことが好ましい。透明電極と反射防止膜は、所望する特性に応じて、スパッタリングによって成膜されてもよい。
【００２２】
ステップＳ７にて、透明電極上に、透明電極側の配向膜が成膜される。透明電極が成膜された面の透明電極領域と略同等の範囲に配向膜が成膜される。このとき、透明電極以外を遮光する所定の遮光マスクを用いて、透明電極上のみに配向膜が成膜されるよう、ガラス基板１２０単位で真空状態での膜蒸着を行うことが好ましい。ガラス基板１２０上に有機材料を塗布し、焼成処理を行って配向膜を形成してもよい。
【００２３】
引き続き、半導体ウェハ１１０とガラス基板１２０との貼り合わせ及び液晶表示素子の製造工程を説明する。ステップＳ８にて、図示していない自動貼り合わせ装置は、上述のステップＳ１〜Ｓ５の加工が施された半導体ウェハ１１０と、ステップＳ６及びＳ７の加工が施されたガラス基板１２０とを貼り合わせて、図４に示す貼り合わせ構造体２００を形成する。
【００２４】
具体的には、まず減圧環境下で、半導体ウェハ１１０の配向膜が形成された面とガラス基板１２０の配向膜が形成された面とが互いに向き合うように配置される。
【００２５】
次に、半導体ウェハ１１０とガラス基板１２０とが相対的に位置合わせされた後、自動貼り合せ装置内を大気開放することで、減圧環境との差圧により、半導体ウェハ１１０とガラス基板１２０とがシール部４により所定の隙間を有した状態で貼り合わされる。続けて、シール部４に紫外線が照射されるか熱が加えられてシール部４が硬化して、半導体ウェハ１１０とガラス基板１２０とが接着される。以上のようにして、半導体ウェハ１１０とガラス基板１２０とシール部４とで形成された空間に液晶層５が形成された貼り合わせ構造体２００が形成される。
【００２６】
ステップＳ５〜Ｓ８に示す工程による貼り合わせ工法はＯＤＦ（One Drop Fill：液晶滴下工法）と称される。
【００２７】
ステップＳ９にて、後述するマーキング装置５０は、貼り合わせ構造体２００を個片に分断する前に、液晶表示素子より出力される画像の品質に影響を与えないエリアに製造番号等の個体識別情報をマーキングする。具体的には、図５に示すように、マーキング装置５０は、半導体基板１上のガラス基板１２０上の画像の品質に影響を与えないエリアであるマーキング部１４に個体識別情報をマーキングする。マーキング部１４は、表示画素エリア２と対向しない表示画素エリア２から外れたガラス基板１２０上のエリアであればよい。図５に示すマーキング部１４の位置またはその形状は一例であり、適宜変更可能である。
【００２８】
図６〜図９を用いて、マーキング装置５０の構成例を説明する。オペレータは、個体識別情報入力部５１によってガラス基板１２０上にマーキングしようとする個体識別情報を入力することができる。個体識別情報入力部５１は自動的に個体識別情報を割り振ってもよい。マーキング制御部５２は、個体識別情報入力部５１によって入力された個体識別情報をガラス基板１２０上にマーキングするよう、自動送り装置５３及びけがき工具５８を制御する。
【００２９】
自動送り装置５３上には、貼り合わせ構造体２００を位置決めするためのウェハセットステージ５４が設けられている。自動送り装置５３には鉛直方向に所定の長さを有する支柱５５が取り付けられており、支柱５５には水平方向に所定の長さを有するアーム５６が取り付けられている。アーム５６の先端にはガイド５７が取り付けられており、ガイド５７にはけがき工具５８が取り付けられている。
【００３０】
図７に二点鎖線で示すように、貼り合わせ構造体２００はウェハセットステージ５４に載置される。ウェハセットステージ５４には、エアシリンダ１０が設けられている。エアシリンダ１０は、直線動作によって、貼り合わせ構造体２００の加工基準ライン３０を位置決め部１２に押し込み、加工基準ライン３１を位置決め部１３に押し込むことによって、貼り合わせ構造体２００をウェハセットステージ５４に位置決めする。
【００３１】
図８に拡大して示すように、エアシリンダ１０の先端に設けられているウェハ位置決め部１５が貼り合わせ構造体２００を図８の右斜め下４５°の方向に押し込むことによって、貼り合わせ構造体２００を位置決めすることができる。加工基準ライン３０及び３１は半導体プロセスで要求されるマイクロメートル単位の位置精度で形成されるため、貼り合わせ構造体２００ごとに位置決め条件を調整する必要がない。
【００３２】
ここではエアシリンダ１０を用いて貼り合わせ構造体２００を位置決めしているが、ねじ切りした機械部品で構成された繰り出しねじ、または、ばね機構を有する機構部品等を用いて貼り合わせ構造体２００を位置決めしてもよい。ウェハセットステージ５４上に貼り合わせ構造体２００を位置決めする構造は限定されない。
【００３３】
マーキング装置５０は、マーキング制御部５２が、自動送り装置５３によって貼り合わせ構造体２００が載置されたウェハセットステージ５４を移動させ、けがき工具５８によるけがきによって、マーキング部１４に個体識別情報をマーキングする。
【００３４】
けがき工具５８は図９に示すように構成される。図９において、ベース５８１にはレール５８２が設けられている。レール５８２には押圧調整用ガイド５８３がＺ方向にスライド自在に装着されている。押圧調整用ガイド５８３には、プレート５８４を介してカッタ固定部５８６が固定されている。プレート５８４は、引っ張りばね５８５によってベース５８１の上部と連結されている。カッタ固定部５８６は、押圧調整ばね５８７を介してベース５８１の上部と連結されている。カッタ固定部５８６には、先端にダイヤモンドチップ５８８１が固着されたダイヤモンドカッタ５８８が取り付けられている。
【００３５】
引っ張りばね５８５は、カッタ固定部５８６の重さを相殺する。押圧調整ばね５８７は、ダイヤモンドカッタ５８８（ダイヤモンドチップ５８８１）がガラス基板１２０に個体識別情報をけがくことによってマーキングする際に、ガラス基板１２０にかかる圧力を調整する。これによって、ガラス基板１２０には必要以上の加重がかかることがない。
【００３６】
マーキングが視認できるよう、マーキングの速度、ガラスのかけの状態、文字サイズ等により、ダイヤモンドカッタ５８８がガラス基板１２０を押圧するときの押圧力が決定される。例えば、厚さ０．９ｍｍのガラス基板１２０上に０．５ｍｍ（１．４ポイント程度）の文字サイズの文字をマーキングする場合、押圧調整ばね５８７による押圧力を１．９６ＫＰａから２．９４ＫＰａ程度に設定するのがよい。けがき時の押圧力は適宜変更可能である。
【００３７】
けがき工具５８は、押圧調整ばね５８７によって押圧力を調整する代わりに、低摩擦シリンダを用いて、空気圧によって押圧力を調整する構成であってもよい。
【００３８】
図５に示す例では、拡大図のマーキング部１４に示すように、以上説明したマーキング装置５０によって、“JKC0123456789AB”または“JKC1234567890AB”なる個体識別情報がマーキングされている。個体識別情報の文字数、文字の大きさ、文字の種類は適宜変更可能である。文字には、アルファベット、数字、アルファベット及び数字以外の記号が含まれてよい。個体識別情報がアルファベットまたは数字のみで構成されていてもよく、アルファベットと数字（及びその他の記号）が混在して構成されていてもよい。
【００３９】
半導体基板１の動作が検査されて、個体識別情報入力部５１によって検査結果を示す情報をマーキング制御部５２に供給することによって、マーキング装置５０がガラス基板１２０に半導体基板１の検査結果を示す情報を含むマーキングを施すようにしてもよい。
【００４０】
図１に戻り、ステップＳ１０にて、半導体基板１が切断される。図１０は、貼り合わせ構造体２００を半導体ウェハ１１０の裏面から見た状態を示している。ダイシングブレードを用いて、半導体ウェハ１１０の裏面の個々の半導体基板１の外周サイズに相当する位置に、互いに直交する切込み溝１１Ｘ及び１１Ｙが形成される。切込み溝１１Ｘ及び１１Ｙを形成する際のアラインメントは、加工基準ライン３０及び３１が基準とされる。ステップＳ１０にて、加工基準ライン３０を基準にして、加工基準ライン３０と平行な複数の分割ラインとして切込み溝１１Ｙが形成され、加工基準ライン３１と平行な複数の分割ラインとして切込み溝１１Ｘが形成される。
【００４１】
続けて、ステップＳ１１にて、ガラス基板１２０が切断される。具体的には、ガラス基板１２０に、切込み溝１１Ｘ及び１１Ｙと重なるように切込み溝が形成される。また、貼り合わせ構造体２００を個片に分断した後に個片を液晶表示素子として機能させるために端子３aが露出するよう、ガラス基板１２０に端子３aの幅寸法分の切込み溝が形成される。
【００４２】
ステップＳ１２にて、切込み溝１１Ｘ及び１１Ｙに沿って貼り合わせ構造体２００を分断することによって、複数の液晶表示素子が形成される。貼り合わせ構造体２００を分断した後、貼り合わせ構造体２００の分断によって発生したシリコンの破片、マーキングにより削り取られてガラス基板１２０の表面に付着したガラス粉または破片を除去する精密洗浄の工程が追加されることが好ましい。
【００４３】
以上説明した実施形態１の半導体デバイスの製造方法によれば、ウェハスケールで半導体ウェハ１１０とガラス基板１２０とが貼り合わされ、個片に分断される前に個体識別情報がマーキングされる。実施形態１の半導体デバイスの製造方法によれば、体識別情報がマーキングされた後に個片に分断されることによって、個体識別情報がマーキングされた複数の液晶表示素子（半導体デバイス）を製造することができる。また、実施形態１の半導体デバイスの製造方法によれば、けがきによって個体識別情報がマーキングされるので、マーキング時に熱の発生がほとんどなく、マーキングした個体識別情報が消失するおそれがほとんどない。
【００４４】
＜実施形態２＞
実施形態２の半導体デバイスの製造方法は、半導体デバイスの他の一例として撮像デバイスを製造する製造方法を示す。撮像デバイスは例えばＣＭＯＳセンサである。実施形態２の半導体デバイスの製造方法を、図１１〜図１３を用いて説明する。図１２及び図１３において、図２、図３、図５と同一部分には同一符号を付し、その説明を省略することがある。
【００４５】
図１１において、ステップＳ２１にて、図１２に示す半導体ウェハ１１０には、所定の半導体プロセスを用いることにより、図示しない駆動回路が形成される。駆動回路は、半導体デバイスを駆動するための回路であり、ＴＦＴ等を有する。
【００４６】
ステップＳ２２にて、図１２の拡大図に示すように、個々の撮像デバイス６の表面に、所定の半導体プロセスを用いることにより、撮像画素エリア７となるマトリクス状に複数配置された撮像画素と、複数の端子３ｂとが形成される。撮像画素エリア７が撮像領域となる。端子３ｂは外部と接続される接続端子であり、撮像画素エリア７の外側の周辺領域に形成される。撮像画素はマイクロレンズを備えてもよい。
【００４７】
ここで、半導体ウェハ１１０における、撮像デバイス６の撮像画素及び端子３ｂが形成された面を半導体ウェハ１１０の表面とし、その反対側の面を裏面とする。
【００４８】
ステップＳ２３にて、ウェハダイシング装置は、半導体ウェハ１１０を、撮像デバイス６のＸ方向の左端からオフセット距離Ｘａの位置で切断することにより、図１２に示すように加工基準ライン３０を形成する。また、ウェハダイシング装置は、Ｙ方向の上端からオフセット距離Ｙａの位置で切断することにより、図１２に示すように加工基準ライン３１を形成する。
【００４９】
また、ステップＳ２３にて、加工基準ライン３０に平行な複数のスクライブライン３２と、加工基準ライン３１に平行な複数のスクライブライン３３が形成される。隣接する２本のスクライブライン３２と、隣接する２本のスクライブライン３３とで囲まれる領域が撮像デバイス６を形成する領域となる。
【００５０】
ステップＳ２４にて、半導体ウェハ１１０に形成した半導体デバイスである撮像デバイス６の電気配線及び各種の電気特性が所定のものであるか検査される。これらの検査は、端子３ｂを介してプローブテスタ装置によって行われる。検査結果は、図６に示すマーキング装置５０の個体識別情報入力部５１からマーキング制御部５２に供給される。
【００５１】
ステップＳ２５にて、マーキング装置５０は、図１３の拡大図に示すように、撮像デバイス６上の撮影画像の品質に影響を与えないエリアであるマーキング部１４に個体識別情報をマーキングする。マーキング装置５０によってマーキング部１４に個体識別情報をマーキングする具体的な方法は、実施形態１と同様である。マーキング部１４は、複数の撮像画素エリア７が形成されている半導体ウェハ１１０における撮像画素エリア７から外れたエリアであればよい。
【００５２】
実施形態１においてはガラス基板１２０に個体識別情報がマーキングされるのに対し、実施形態２においては半導体ウェハ１１０に形成される撮像デバイス６に個体識別情報がマーキングされる。
【００５３】
ステップＳ２６にて、半導体ウェハ１１０が撮像画素エリア７を含む半導体デバイス（撮像デバイス６）ごとに分断されて、複数の半導体デバイスが形成される。半導体ウェハ１１０を分断した後、半導体ウェハ１１０の分断によって発生したシリコンの破片、マーキングにより削り取られて半導体ウェハ１１０の表面に付着したシリコンの破片を除去する精密洗浄の工程が追加されることが好ましい。
【００５４】
以上説明した実施形態２の半導体デバイスの製造方法によれば、ウェハスケールで半導体ウェハ１１０が個片に分断される前に個体識別情報がマーキングされ、個片に分断されることによって、個体識別情報がマーキングされた複数の撮像デバイス６（半導体デバイス）を製造することができる。また、実施形態２の半導体デバイスの製造方法によれば、けがきによって個体識別情報がマーキングされるので、マーキング時に熱の発生がほとんどなく、マーキングした個体識別情報が消失するおそれがほとんどない。
【００５５】
さらに、実施形態２の半導体デバイスの製造方法によれば、ウェハスケールで各半導体デバイスの動作が検査され、検査結果を含む個体識別情報をマーキングすることができる。
【００５６】
本発明は以上説明した実施形態１または２に限定されることはなく、本発明の要旨を逸脱しない範囲において種々変更可能である。
【符号の説明】
【００５７】
１  半導体基板
２  表示画素エリア
６  撮像デバイス
７  撮像画素エリア（画素エリア）
１４  マーキング部
５０  マーキング装置
１１０  半導体ウェハ
１２０  ガラス基板
２００  貼り合わせ構造体
【図１】
2020035857.tif 000003
【図２】
2020035857.tif 000004
【図３】
2020035857.tif 000005
【図４】
2020035857.tif 000006
【図５】
2020035857.tif 000007
【図６】
2020035857.tif 000008
【図７】
2020035857.tif 000009
【図８】
2020035857.tif 000010
【図９】
2020035857.tif 000011
【図１０】
2020035857.tif 000012
【図１１】
2020035857.tif 000013
【図１２】
2020035857.tif 000014
【図１３】
2020035857.tif 000015