(57)【要約】【課題】半導体装置の性能を向上する。【解決手段】伝送線路の特性インピーダンスを場所によって変化させることにより、伝送線路を帯域通過フィルタとして機能させる。【選択図】図１３
2020077729.tif 000002
【特許請求の範囲】
【請求項１】
配線基板を含む、半導体装置であって、
前記配線基板は、
高周波信号が伝搬する第１配線と、
前記第１配線と電気的に接続された第１容量パッドと、
前記第１容量パッドと離間して対向配置された第２容量パッドと、
前記第２容量パッドと電気的に接続された第２配線と、
前記第１容量パッドと前記第２容量パッドの両方に接続され、かつ、寄生インダクタンスを含む容量部品と、
を有し、
前記容量部品の特性インピーダンスは、前記第１配線の特性インピーダンスおよび前記第２配線の特性インピーダンスよりも大きく、
前記第１容量パッドの特性インピーダンスは、前記第１配線の特性インピーダンスよりも小さく、
前記第２容量パッドの特性インピーダンスは、前記第２配線の特性インピーダンスよりも小さい、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１容量パッドと前記容量部品と前記第２容量パッドとは、帯域通過フィルタの構成要素となる、半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第１容量パッドと前記容量部品と前記第２容量パッドとを合わせた系の特性インピーダンスは、前記第１容量パッドの特性インピーダンスよりも前記第１配線の特性インピーダンスに近い、半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第１容量パッドと前記容量部品と前記第２容量パッドとを合わせた系の特性インピーダンスは、前記第２容量パッドの特性インピーダンスよりも前記第２配線の特性インピーダンスに近い、半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記第１配線の特性インピーダンスと前記第２配線の特性インピーダンスとは、互いに等しい、半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記容量部品は、前記高周波信号に含まれる直流成分を遮断する機能を有する、半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記容量部品は、チップキャパシタである、半導体装置。
【請求項８】
請求項１に記載の半導体装置において、
前記配線基板は、
前記第１容量パッドと前記第１配線との両方に接続され、かつ、前記第１容量パッドと前記第１配線との間に設けられた第１構造部位と、
前記第２容量パッドと前記第２配線との両方に接続され、かつ、前記第２容量パッドと前記第２配線との間に設けられた第２構造部位と、
を有する、半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記第１構造部位の特性インピーダンスは、前記第１配線の特性インピーダンスよりも大きく、
前記第２構造部位の特性インピーダンスは、前記第２配線の特性インピーダンスよりも大きい、半導体装置。
【請求項１０】
請求項８に記載の半導体装置において、
前記第１構造部位と前記第１容量パッドと前記容量部品と前記第２容量パッドと前記第２構造部位は、帯域通過フィルタの構成要素となる、半導体装置。
【請求項１１】
配線基板を含む、半導体装置であって、
前記配線基板は、
高周波信号が伝搬する第１配線と、
前記第１配線と接続された第１容量パッドと、
前記第１容量パッドと離間して対向配置された第２容量パッドと、
前記第２容量パッドと接続された第２配線と、
前記第１容量パッドと前記第２容量パッドの両方に接続され、かつ、寄生インダクタンスを含む容量部品と、
を有し、
前記第１配線と前記第２配線のそれぞれは、第１方向に延在し、
前記第１方向と直交する第２方向における前記第１容量パッドの幅は、前記第２方向における前記容量部品の幅の２倍以上４倍以下であり、
前記第２方向における前記第２容量パッドの幅は、前記第２方向における前記容量部品の幅の２倍以上４倍以下である、半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記第２方向における前記第１容量パッドの幅は、前記第２方向における前記第１配線の幅よりも大きく、
前記第２方向における前記第２容量パッドの幅は、前記第２方向における前記第２配線の幅よりも大きい、半導体装置。
【請求項１３】
請求項１１に記載の半導体装置において、
前記第２方向における前記第１容量パッドの幅は、前記第１方向における前記第１容量パッドの幅よりも大きく、
前記第２方向における前記第２容量パッドの幅は、前記第１方向における前記第２容量パッドの幅よりも大きい、半導体装置。
【請求項１４】
配線基板を含む、半導体装置であって、
前記配線基板は、
高周波信号が伝搬する第１配線と、
前記第１配線と電気的に接続された第１容量パッドと、
前記第１容量パッドと離間して対向配置された第２容量パッドと、
前記第２容量パッドと電気的に接続された第２配線と、
前記第１容量パッドと前記第２容量パッドの両方に接続され、かつ、寄生インダクタンスを含む容量部品と、
前記第１容量パッドと前記第１配線との両方に接続され、かつ、前記第１容量パッドと前記第１配線との間に設けられた第１構造部位と、
前記第２容量パッドと前記第２配線との両方に接続され、かつ、前記第２容量パッドと前記第２配線との間に設けられた第２構造部位と、
を有する、半導体装置。
【請求項１５】
請求項１４に記載の半導体装置において、
前記第１構造部位は、矩形形状から構成され、
前記第２構造部位も、矩形形状から構成される、半導体装置。
【請求項１６】
請求項１５に記載の半導体装置において、
前記第１配線と前記第２配線のそれぞれは、第１方向に延在し、
前記第１方向と直交する第２方向における前記第１構造部位の幅は、前記第２方向における前記第１配線の幅よりも小さく、
前記第２方向における前記第２構造部位の幅は、前記第２方向における前記第２配線の幅よりも小さい、半導体装置。
【請求項１７】
請求項１４に記載の半導体装置において、
前記配線基板には、
前記配線基板の内部に設けられた第１配線層と、
前記配線基板の内部に設けられ、かつ、前記第１配線層上に設けられた第２配線層と、
前記第２配線層の上方の前記配線基板の表面に設けられた前記第１配線と、
前記配線基板の前記表面に設けられた前記第１容量パッドと、
前記配線基板の前記表面に設けられた前記第２容量パッドと、
前記配線基板の前記表面に設けられた前記第２配線と、
前記配線基板の前記表面に設けられた前記第１構造部位と、
前記配線基板の前記表面に設けられた前記第２構造部位と、
が形成されている、半導体装置。
【請求項１８】
請求項１７に記載の半導体装置において、
平面視において、前記第１配線層に形成されている第１内部配線は、前記第１容量パッドおよび前記第２容量パッドと重なる部分を有し、
平面視において、前記第２配線層に形成されている第２内部配線は、前記第１容量パッドおよび前記第２容量パッドと重ならない、半導体装置。
【請求項１９】
請求項１７に記載の半導体装置において、
平面視において、前記第１配線層に形成されている第１内部配線は、前記第１容量パッドおよび前記第２容量パッドと重なる部分を有し、
平面視において、前記第２配線層に形成されている第２内部配線は、前記第１容量パッドおよび前記第２容量パッドと重なる部分を有する、半導体装置。
【請求項２０】
請求項１４に記載の半導体装置において、
前記第１配線と前記第２配線のそれぞれは、第１方向に延在し、
前記第１方向と直交する第２方向における前記第１容量パッドの幅は、前記第２方向における前記容量部品の幅の２倍以上４倍以下であり、
前記第２方向における前記第２容量パッドの幅は、前記第２方向における前記容量部品の幅の２倍以上４倍以下である、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、直流遮断キャパシタ（DC-blocking capacitor）を含む半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
国際公開第２０１５−１６２７６８号（特許文献１）には、配線基板に直流遮断キャパシタを搭載する技術が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１５／１６２７６８号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、５６Ｇｂｐｓに代表される高速信号伝送を行なう半導体装置において、配線基板に形成されている信号配線に直流遮断キャパシタを挿入する際には、特性インピーダンスを整合する観点から、直流遮断キャパシタを搭載するパッドの寄生容量を削減する設計手法が用いられている。ところが、本発明者が検討したところ、この設計手法では、高速信号伝送における信号特性の劣化が大きく、所望の性能を得ることが困難であることが判明した。したがって、配線基板に形成されている信号配線に直流遮断キャパシタを挿入する場合であっても、信号特性の劣化を抑制することができる設計手法が望まれている。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態における半導体装置は、容量部品を搭載する一対の第１容量パッドと第２容量パッドとを有し、第１容量パッドは、第１配線と接続されている一方、第２容量パッドは、第２配線と接続されている。このとき、第１容量パッドの特性インピーダンスは、第１配線の特性インピーダンスよりも小さく、第２容量パッドの特性インピーダンスは、第２配線の特性インピーダンスよりも小さい。
【発明の効果】
【０００７】
一実施の形態によれば、半導体装置の性能を向上することができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１における半導体装置の模式的な構成を示す平面図である。
【図２】配線基板の一断面を模式的に示す断面図である。
【図３】関連技術における直流遮断キャパシタの搭載構造を示す平面図である。
【図４】図３のＡ−Ａ線で切断した断面図である。
【図５】関連技術において、直流遮断キャパシタを挿入した伝送線路での特性インピーダンスを定性的に示す図である。
【図６】関連技術における直流遮断キャパシタの搭載構造を有する伝送線路を伝搬する信号の周波数と、信号の反射損失および信号の挿入損失との関係を示すグラフである。
【図７】対策案を示す図である。
【図８】対策案において、直流遮断キャパシタを挿入した伝送線路での特性インピーダンスを定性的に示す図である。
【図９】対策案における直流遮断キャパシタの搭載構造を有する伝送線路を伝搬する信号の周波数と、信号の反射損失および信号の挿入損失との関係を示すグラフである。
【図１０】対策案において、信号の周波数が高くなった場合、直流遮断キャパシタを挿入した伝送線路での特性インピーダンスを定性的に示す図である。
【図１１】直流遮断キャパシタを挿入した伝送線路を示す図である。
【図１２】信号の周波数が高くなった場合の伝送線路を示す図である。
【図１３】伝送線路に帯域通過フィルタを設ける例を説明する図である。
【図１４】伝送線路の間に設けられた帯域通過フィルタの構成例を示す図である。
【図１５】実施の形態１における基本思想を具現化して帯域通過フィルタを構成する例を示す図である。
【図１６】実施の形態１において、直流遮断キャパシタを挿入した伝送線路での特性インピーダンスを定性的に示す図である。
【図１７】図１２に示す伝送線路を伝搬する信号の周波数と、反射損失との関係を定性的に示すグラフである。
【図１８】図１５に示す伝送線路を伝搬する信号の周波数と、反射損失との関係を定性的に示すグラフである。
【図１９】直流遮断キャパシタが挿入された伝送線路に設けられた容量パッド構造を示す平面図である。
【図２０】図１９のＡ−Ａ線で切断した断面図である。
【図２１】容量パッドの平面積と、信号の透過帯域との関係を示すグラフである。
【図２２】実施の形態１の変形例１おいて、直流遮断キャパシタを挿入した伝送線路での特性インピーダンスを定性的に示す図である。
【図２３】実施の形態１の変形例１において、直流遮断キャパシタが挿入された伝送線路に設けられた容量パッド構造を示す平面図である。
【図２４】図２３のＡ−Ａ線で切断した断面図である。
【図２５】図２３に示す構造部位のｘ方向の長さを変化させたときの透過帯域を示すグラフである。
【図２６】構造部位のｘ方向の長さを「２６５μｍ」にした場合において、信号の周波数と反射損失および信号の周波数と挿入損失の関係を示すグラフである。
【図２７】実施の形態１の変形例２において、直流遮断キャパシタが挿入された伝送線路に設けられた容量パッド構造を示す平面図である
【図２８】図２７のＡ−Ａ線で切断した断面図である。
【図２９】実施の形態１の変形例２の容量パッド構造において、信号の周波数と反射損失および信号の周波数と挿入損失の関係を示すグラフである。
【図３０】関連技術における差動配線に直流遮断キャパシタを挿入した配線構造を示す平面図である。
【図３１】関連技術における直流遮断キャパシタの搭載構造を有する伝送線路を伝搬する信号の周波数と、信号の反射損失および信号の挿入損失との関係を示すグラフである。
【図３２】実施の形態２における差動配線に直流遮断キャパシタを挿入した配線構造を示す平面図である。
【図３３】実施の形態２における差動配線を伝搬する信号の周波数と、信号の反射損失および信号の挿入損失との関係を示すグラフである。
【図３４】実施の形態２の変形例１における差動配線を構成する配線構造を示す平面図である。
【図３５】実施の形態２の変形例１における差動配線において、信号の周波数と反射損失および信号の周波数と挿入損失の関係を示すグラフである。
【図３６】実施の形態２の変形例２における差動配線を構成する配線構造を示す平面図である。
【図３７】実施の形態２の変形例２の容量パッド構造において、信号の周波数と反射損失および信号の周波数と挿入損失の関係を示すグラフである。
【発明を実施するための形態】
【０００９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１３】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１４】
（実施の形態１）
＜直流遮断キャパシタの必要性＞
例えば、信号伝送を行なう伝送線路は、信号を送信する送信部と、信号を受信する受信部との間に設けられる。通常、送信部に印加される最適な直流バイアス電圧と、受信部に印加される最適な直流バイアス電圧とは、相違する。このため、直流遮断キャパシタを介さずに送信部と受信部とを伝送線路で接続すると、送信部と受信部のそれぞれに最適な直流バイアス電圧を印加することができなくなる。したがって、送信部と受信部のそれぞれに、互いに相違する最適な直流バイアス電圧を印加することができるように、伝送線路に直流遮断キャパシタを設ける必要性がある。すなわち、送信部と受信部との間の伝送線路に直流遮断キャパシタを設けない場合、例えば、送信部に印加されている直流バイアス電圧が、伝送線路を介して、受信部に印加されることになるため、受信部に最適な直流バイアス電圧を印加することができなくなる。これに対し、送信部と受信部との間の伝送線路に直流遮断キャパシタを設けると、送信部と受信部のそれぞれに互いに異なる直流バイアス電圧を印加しても、異なる直流バイアス電圧の差電圧が直流遮断キャパシタで吸収される。このため、送信部と受信部との間の伝送線路に直流遮断キャパシタを設けると、送信部と受信部のそれぞれに最適な直流バイアス電圧を印加することができる。
【００１５】
さらには、送信部の動作電圧と、受信部の動作電圧とが異なることがある。例えば、受信部に半導体レーザを設ける場合には、受信部の動作電圧は、送信部の動作電圧よりも大きくなる。この場合、単純に、送信部と受信部とを伝送線路で接続すると、伝送線路を介して受信部の高い動作電圧が送信部に印加されることなり、送信部が破壊されてしまう。
【００１６】
以上のことから、送信部と受信部とを接続する伝送線路には、直流遮断キャパシタを設ける必要がある。ここで、半導体装置に予め直流遮断キャパシタを内蔵する構成を採用すると、半導体装置を購入するユーザは、直流遮断キャパシタを設けることを考えずに済むため、ユーザフレンドリーな半導体装置を提供することができる。
【００１７】
そこで、以下では、直流遮断キャパシタを内蔵した半導体装置を例に挙げて説明する。
【００１８】
＜半導体装置の構成＞
図１は、本実施の形態１における半導体装置の模式的な構成を示す平面図である。
【００１９】
図１において、本実施の形態１における半導体装置ＳＡは、例えば、平面形状が矩形形状の配線基板ＷＢを有し、この配線基板ＷＢ上に半導体チップＣＨＰが搭載されている。この半導体チップＣＨＰには、例えば、送信部を構成する集積回路が形成されている。そして、半導体チップＣＨＰに形成されている送信部は、配線基板ＷＢに形成されている伝送線路と電気的に接続されている。このとき、図１に示すように、配線基板ＷＢには、直流遮断キャパシタＣＡＰが搭載されており、この直流遮断キャパシタＣＡＰは、配線基板ＷＢに形成されている伝送線路に挿入されている。
【００２０】
図２は、配線基板の一断面を模式的に示す断面図である。
【００２１】
図２において、配線基板ＷＢの表面に搭載されている直流遮断キャパシタＣＡＰは、配線基板ＷＢの内部に形成されている内部配線を介して、配線基板ＷＢの裏面に搭載されている半田ボール（外部接続端子）ＳＢと電気的に接続されている。このとき、図２に示すように、配線基板ＷＢに形成されている内部配線の途中には、貫通ビアＴＶが設けられており、この貫通ビアＴＶは、配線基板ＷＢの表面に搭載されている直流遮断キャパシタＣＡＰ（詳細には、直流遮断キャパシタＣＡＰを搭載する容量パッド）と平面的に重ならない位置に配置されている。このため、本実施の形態１における半導体装置ＳＡは、容量パッドと貫通ビアＴＶとの間の電磁的な相互干渉を抑制することができるため、半導体装置ＳＡの性能向上を図ることができる。すなわち、本実施の形態１における半導体装置ＳＡでは、容量パッドと貫通ビアＴＶとの間の相互干渉の影響が小さくなることから、容量パッドの電磁的な構造設計（レイアウト）や貫通ビアＴＶの電磁的な構造設計（レイアウト）とを同時に最適化することが容易になる利点を得ることができる。
【００２２】
このように構成されている半導体装置ＳＡでは、配線基板ＷＢに直流遮断キャパシタＣＡＰが搭載されているが、直流遮断キャパシタＣＡＰが挿入されている伝送線路の特性劣化を抑制するためには、直流遮断キャパシタＣＡＰの搭載構造（容量パッド）が重要となってくる。そこで、以下では、直流遮断キャパシタＣＡＰの搭載構造（容量パッド）に関する関連技術について説明し、この関連技術に存在する改善の余地について説明する。
【００２３】
＜関連技術の説明＞
本明細書でいう「関連技術」は、新規に発明者が見出した課題を有する技術であって、公知である従来技術ではないが、新規な技術的思想の前提技術（未公知技術）を意図して記載された技術である。
【００２４】
図３は、関連技術における直流遮断キャパシタの搭載構造を模式的に示す平面図である。
【００２５】
図３において、配線基板ＷＢの表面には、例えば、ｘ方向に延在する伝送線路ＴＬ１と、ｘ方向に延在する伝送線路ＴＬ２とが形成されている。そして、伝送線路ＴＬ１の端部には、容量パッドＰＤ１が形成されている一方、伝送線路ＴＬ２の端部には、容量パッドＰＤ２が形成されている。ここで、容量パッドＰＤ１と容量パッドＰＤ２とは、互いに離間して対向配置されており、この容量パッドＰＤ１と容量パッドＰＤ２の両方に接続するように直流遮断キャパシタＣＡＰが配線基板ＷＢ上に搭載されている。これにより、伝送線路ＴＬ１と伝送線路ＴＬ２との間に直流遮断キャパシタＣＡＰが挿入されることになる。
【００２６】
図４は、図３のＡ−Ａ線で切断した断面図である。
【００２７】
図４に示すように、配線基板ＷＢの内部には、配線ＷＬ１が形成されており、この配線ＷＬ１の上層に配線ＷＬ２が形成され、この配線ＷＬ２の上層に配線ＷＬ３が形成されている。そして、配線ＷＬ３の上層の配線基板ＷＢの表面には、伝送線路ＴＬ１と伝送線路ＴＬ２とが同層で形成されており、伝送線路ＴＬ１と伝送線路ＴＬ２とに直流遮断キャパシタＣＡＰが接続されている。
【００２８】
＜関連技術に存在する改善の余地＞
続いて、このように構成されている関連技術に存在する改善の余地について説明する。
【００２９】
例えば、図３に示すように、表面実装部品から構成される直流遮断キャパシタＣＡＰを配線基板ＷＢに形成されている伝送線路ＴＬ１と伝送線路ＴＬ２との間に挿入しようとする場合、直流遮断キャパシタＣＡＰを搭載するための容量パッドＰＤ１および容量パッドＰＤ２が必要となる。なぜなら、直流遮断キャパシタＣＡＰの幅（ｙ方向）は、通常、伝送線路ＴＬ１の幅（ｙ方向）や伝送線路ＴＬ２の幅（ｙ方向）よりも大きいことから、伝送線路ＴＬ１上や伝送線路ＴＬ２上に直流遮断キャパシタＣＡＰを搭載することができないからである。したがって、図３に示すように、通常、伝送線路ＴＬ１の端部に、伝送線路ＴＬ１の幅（ｙ方向）よりも大きい幅（ｙ方向）を有する容量パッドＰＤ１を設けるとともに、伝送線路ＴＬ２の端部に、伝送線路ＴＬ２の幅（ｙ方向）よりも大きい幅（ｙ方向）を有する容量パッドＰＤ２を設けて、この容量パッドＰＤ１上と容量パッドＰＤ２上とにわたって直流遮断キャパシタＣＡＰを搭載する。このようにして、関連技術においては、伝送線路ＴＬ１と伝送遠路ＴＬ２との間に直流遮断キャパシタＣＡＰを挿入することができるが、容量パッドＰＤ１と容量パッドＰＤ２とを設けることに起因して改善の余地が顕在化するため、以下では、この改善の余地について説明する。
【００３０】
図５は、関連技術において、直流遮断キャパシタを挿入した伝送線路での特性インピーダンスを定性的に示す図である。
【００３１】
図５において、伝送線路ＴＬ１の特性インピーダンスは、５０Ωに設定されている。ところが、図５に示すように、伝送線路ＴＬ１の端部に形成されている容量パッドＰＤ１の特性インピーダンスは、５０Ωよりも低下する。なぜなら、容量パッドＰＤ１の幅は、伝送線路ＴＬ１の幅よりも大きいことから、容量パッドＰＤ１の単位長さあたりの寄生容量は、伝送線路ＴＬ１よりも大きくなるからである。すなわち、容量パッドＰＤ１では、√（Ｌ／Ｃ）で規定される特性インピーダンスの分母の容量値が伝送線路ＴＬ１よりも大きくなる結果、容量パッドＰＤ１の特性インピーダンスは、伝送線路ＴＬ１の特性インピーダンスよりも小さくなるのである。これにより、伝送線路ＴＬ１と容量パッドＰＤ１との間の入力端において、特性インピーダンスの不整合が生じることになる。このことは、伝送線路ＴＬ１を伝搬してきた高周波信号の一部が、伝送線路ＴＬ１と容量パッドＰＤ１との境界である入力端で反射されてしまうことを意味する。
【００３２】
同様に、図５に示すように、伝送線路ＴＬ２の特性インピーダンスも、５０Ωに設定されているが、伝送線路ＴＬ１の端部に形成されている容量パッドＰＤ２の特性インピーダンスは、５０Ωよりも低下する。これは、容量パッドＰＤ２の幅が、伝送線路ＴＬ２の幅よりも大きく、容量パッドＰＤ２の寄生容量が伝送線路ＴＬ２の寄生容量よりも大きくなるからである。このことから、伝送線路ＴＬ２と容量パッドＰＤ２との間の出力端においても、特性インピーダンスの不整合が生じることになる。
【００３３】
以上のことから、伝送線路ＴＬ１と伝送線路ＴＬ２との間に、伝送線路ＴＬ１の幅や伝送線路ＴＬ２の幅よりも大きな幅を有する直流遮断キャパシタＣＡＰを挿入する場合、伝送線路ＴＬ１の端部に容量パッドＰＤ１を設けるとともに、伝送線路ＴＬ２の端部に容量パッドＰＤ２を設ける必要がある。ただし、容量パッドＰＤ１の幅を伝送線路ＴＬ１の幅よりも大きくし、かつ、容量パッドＰＤ２の幅が伝送線路ＴＬ２の幅よりも大きくする必要がある結果、伝送線路ＴＬ１と容量パッドＰＤ１との境界である入力端や、伝送線路ＴＬ２と容量パッドＰＤ２との境界である出力端で、特性インピーダンスの不整合が生じる。これにより、高周波信号の一部が入力端や出力端で反射される結果、伝送線路ＴＬ１から伝送線路ＴＬ２に伝搬する高周波信号の伝送損失が大きくなってしまう。つまり、関連技術では、容量パッドＰＤ１と容量パッドＰＤ２と設けることに起因して、伝送線路ＴＬ１から伝送線路ＴＬ２に伝搬する高周波信号の伝送損失が大きくなるのである。
【００３４】
図６は、関連技術における直流遮断キャパシタの搭載構造（図３および図４参照）を有する伝送線路を伝搬する信号の周波数と、信号の反射損失および信号の挿入損失との関係を示すグラフである。
【００３５】
まず、図６において、信号の周波数と信号の反射損失との関係に着目すると、信号の周波数が増加するにしたがって、信号の反射損失も増加していることがわかる。そして、次に、図６において、信号の周波数と信号の挿入損失との関係に着目すると、信号の周波数が増加するにしたがって、信号の挿入損失も増加していることがわかる。特に、図６の挿入損失を示すグラフから、０．２５ｄＢ（９７％）の透過帯域は、１０ＧＨｚ程度までしかないことがわかる。以上のことから、関連技術では、１０ＧＨｚを超える周波数帯域における信号の伝送損失が大きくなることがわかる。
【００３６】
＜改善の余地に対する対策案＞
このように、関連技術には、容量パッドＰＤ１と容量パッドＰＤ２と設けることに起因して、伝送線路ＴＬ１から伝送線路ＴＬ２に伝搬する高周波信号の伝送損失が大きくなるという改善の余地が存在する。この点に関して、例えば、容量パッドＰＤ１の寄生容量を低減することが考えられる。なぜなら、容量パッドＰＤ１の寄生容量を低減することができれば、√（Ｌ／Ｃ）で規定される容量パッドＰＤ１の特性インピーダンスを増加させることができる結果、容量パッドＰＤ１の特性インピーダンスを伝送線路ＴＬ１の特性インピーダンスに一致させることも可能になると考えられるからである。そして、容量パッドＰＤ１の特性インピーダンスと伝送線路ＴＬ１の特性インピーダンスとが一致すれば、伝送線路ＴＬ１と容量パッドＰＤ１との間の入力端において、特性インピーダンスの不整合が解消されることになる。このことは、伝送線路ＴＬ１を伝搬してきた高周波信号の一部が、伝送線路ＴＬ１と容量パッドＰＤ１との境界である入力端で反射されてしまうことを抑制できることを意味する。同様に、容量パッドＰＤ２の寄生容量を低減することができれば、容量パッドＰＤ２の特性インピーダンスを伝送線路ＴＬ２の特性インピーダンスに一致させることも可能になると考えられる。そして、この場合、伝送線路ＴＬ２と容量パッドＰＤ２との間の出力端において、特性インピーダンスの不整合が解消されることになる。このことは、伝送線路ＴＬ２と容量パッドＰＤ２との境界である出力端での高周波信号の反射も抑制することができることを意味することになる。
【００３７】
以上のことから、関連技術に存在する改善の余地に対する対策案としては、容量パッドＰＤ１の寄生容量を低減することにより、容量パッドＰＤ１の特性インピーダンスを伝送線路ＴＬ１の特性インピーダンスに一致させるとともに、容量パッドＰＤ２の寄生容量も低減することにより、容量パッドＰＤ２の特性インピーダンスを伝送線路ＴＬ２の特性インピーダンスに一致させることが考えられる。
【００３８】
ここで、容量パッドＰＤ１の寄生容量を低減する対策案と、容量パッドＰＤ２の寄生容量を低減する対策案とは同様であるため、以下では、容量パッドＰＤ１の寄生容量を低減する対策案を取り挙げて説明する。
【００３９】
例えば、容量パッドＰＤ１の寄生容量を低減するという対策案を実現するためには、まず、第１に容量パッドＰＤ１の平面積（平面サイズ）を小さくすることが考えられる。すなわち、直流遮断キャパシタＣＡＰを搭載可能な範囲で、容量パッドＰＤ１の平面積をできるだけ小さくすることが考えられる。ただし、容量パッドＰＤ１は、直流遮断キャパシタＣＡＰと接続されることから、直流遮断キャパシタＣＡＰのサイズを小さくしない限り、容量パッドＰＤ１の幅を伝送線路ＴＬ１の幅に一致させるほど小さくすることは困難である。ここで、サイズの小さな直流遮断キャパシタＣＡＰは高価であることから、半導体装置の製造コストの上昇を抑制する観点からは、サイズの小さな直流遮断キャパシタＣＡＰを使用することは難しく、したがって、寄生容量を低減するために、容量パッドＰＤ１の平面積を小さくすることは現実的ではない。
【００４０】
そこで、次に考えられることは、容量パッドＰＤ１の下層に形成されている配線との間の距離を大きくすることである。なぜなら、容量パッドＰＤ１と、容量パッドＰＤ１の下層に配置されている配線との間で寄生容量が生じるが、この寄生容量は、容量パッドＰＤ１と配線との間の距離が大きくなればなるほど、低減されるからである。
【００４１】
この点に関し、例えば、関連技術を示す図４においては、容量パッドＰＤ１が、配線基板ＷＢの内部に形成されている配線ＷＬ１〜ＷＬ３のそれぞれと平面的に重なっている。特に、関連技術を示す図４では、容量パッドＰＤ１が、容量パッドＰＤ１と最も距離の近い配線ＷＬ３と平面的に重なっていることから、容量パッドＰＤ１と配線ＷＬ３とによる寄生容量が大きくなってしまう。
【００４２】
これに対し、例えば、図７は、対策案を示している。この対策案を示す図７においては、容量パッドＰＤ１が、配線基板ＷＢの内部に形成されている配線ＷＬ１と平面的に重なっている一方、配線ＷＬ２〜ＷＬ３のそれぞれとは平面的に重なっていない。これにより、対策案を示す図７では、容量パッドＰＤ１が、容量パッドＰＤ１と最も距離の近い配線ＷＬ３や配線ＷＬ３の次に距離の近い配線ＷＬ２と平面的に重なっていないことから、容量パッドＰＤ１と配線ＷＬ３とによる寄生容量や、容量パッドＰＤ１と配線ＷＬ２とによる寄生容量は、無視できるほど小さくなる。この結果、対策案を示す図７においては、主に、容量パッドＰＤ１から最も離れた配線ＷＬ１との寄生容量だけを考えればよいことになる。このことは、図７に示す対策案では、容量パッドＰＤ１の寄生容量を低減できることを意味する。このようにして、上述した対策案では、容量パッドＰＤ１の寄生容量を低減することができる結果、容量パッドＰＤ１の特性インピーダンスを伝送線路ＴＬ１の特性インピーダンスに一致させるように設計することが可能となる。
【００４３】
図８は、対策案において、直流遮断キャパシタを挿入した伝送線路での特性インピーダンスを定性的に示す図である。
【００４４】
図８において、伝送線路ＴＬ１の特性インピーダンスは、５０Ωに設定されている。そして、対策案では、図８に示すように、伝送線路ＴＬ１の端部に形成されている容量パッドＰＤ１の特性インピーダンスも５０Ωにすることができる。すなわち、対策案では、図７に示す配線構造を採用することによって、容量パッドＰＤ１の特性インピーダンスを伝送線路ＴＬ１の特性インピーダンスに一致させることができる。これにより、伝送線路ＴＬ１と容量パッドＰＤ１との間の入力端において、特性インピーダンスの不整合が解消することになる。この結果、伝送線路ＴＬ１と容量パッドＰＤ１との境界である入力端での信号反射が抑制されることになる。
【００４５】
同様に、図７に示す配線構造を採用することによって、伝送線路ＴＬ２の特性インピーダンスを５０Ωに設定するとともに、伝送線路ＴＬ２の端部に形成されている容量パッドＰＤ２の特性インピーダンスも５０Ωにすることができる。つまり、対策案では、容量パッドＰＤ２の特性インピーダンスを伝送線路ＴＬ２の特性インピーダンスに一致させることができる。これにより、伝送線路ＴＬ２と容量パッドＰＤ２との間の出力端において、特性インピーダンスの不整合を解消することができる。このため、伝送線路ＴＬ２と容量パッドＰＤ２との境界である出力端での信号反射が抑制されることになる。
【００４６】
以上のことから、対策案では、入力端や出力端における特性インピーダンスの整合が実現される結果、関連技術に比べて、伝送線路ＴＬ１から伝送線路ＴＬ２に伝搬する高周波信号の伝送損失を小さくすることができると考えられる。
【００４７】
具体的に、図９は、対策案における直流遮断キャパシタの搭載構造（図７参照）を有する伝送線路を伝搬する信号の周波数と、信号の反射損失および信号の挿入損失との関係を示すグラフである。
【００４８】
図９において、信号の周波数と信号の反射損失との関係に着目すると、信号の周波数が増加するにしたがって、信号の反射損失も増加している。一方、例えば、関連技術を示す図６に比べて、高周波帯域における反射損失が低減されていることがわかる。そして、次に、図９において、信号の周波数と信号の挿入損失との関係に着目すると、信号の周波数が増加するにしたがって、信号の挿入損失も増加しているが、図９の挿入損失を示すグラフから、０．２５ｄＢ（９７％）の透過帯域は、２０ＧＨｚ程度となっていることがわかる。つまり、関連技術を示す図６では、０．２５ｄＢ（９７％）の透過帯域は、１０ＧＨｚ程度であるのに対し、対策案を示す図９では、０．２５ｄＢ（９７％）の透過帯域は、２０ＧＨｚ程度まで向上していることがわかる。以上のことから、図９に示す対策案では、図６に示す関連技術に比べて、信号の伝送損失が遥かに改善していることがわかる。
【００４９】
＜対策案に欠落している知見（対策案に内在する新規な課題）＞
上述した対策案によれば、関連技術に比べて、直流遮断キャパシタが挿入された伝送線路を伝搬する信号の伝送損失を遥かに低減することができる。ただし、対策案では、直流遮断キャパシタＣＡＰ自体を考慮していない。すなわち、対策案では、例えば、図８に示すように、伝送線路ＴＬ１と容量パッドＰＤ１との間における特性インピーダンスの整合や、伝送線路ＴＬ２と容量パッドＰＤ２との間における特性インピーダンスの整合を考慮することによって、信号の伝送損失を低減しようとしている。ただし、対策案では、容量パッドＰＤ１と容量パッドＰＤ２の間に設けられる直流遮断キャパシタＣＡＰの存在が考慮されていない。２０ＧＨｚ程度の透過帯域を有する信号伝送であれば、直流遮断キャパシタＣＡＰの影響はほとんど無視しても問題はないが、例えば、２０ＧＨｚを超える透過帯域を有する信号伝送では、直流遮断キャパシタＣＡＰに起因する伝送損失が無視できなくなる。なぜなら、直流遮断キャパシタＣＡＰは、チップ部品から構成されるため、容量だけでなく、寄生インダクタンスも含んでいるからである。つまり、寄生インダクタンスに起因するインピーダンスは、「ｊωＬ」であり、周波数（ω＝２πｆ）が大きくなると、インピーダンス「ｊωＬ」が増加する。つまり、直流遮断キャパシタＣＡＰに存在する寄生インダクタンス「Ｌ」が一定であるとして、信号の周波数が低い場合には、インピーダンス「ｊωＬ」は、小さく無視できる一方、信号の周波数が高くなると、インピーダンス「ｊωＬ」が大きくなる結果、無視できなくなるのである。
【００５０】
図１０は、対策案において、信号の周波数が高くなった場合、直流遮断キャパシタを挿入した伝送線路での特性インピーダンスを定性的に示す図である。
【００５１】
図１０に示すように、信号の周波数が高くなると、直流遮断キャパシタＣＡＰに存在する寄生インダクタンスに基づく特性インピーダンスが顕在化する。つまり、直流遮断キャパシタＣＡＰに存在する寄生インダクタンスに基づく特性インピーダンスは、５０Ωよりも大きくなる。このことから、たとえ、容量パッドＰＤ１の特性インピーダンスと、容量パッドＰＤ２の特性インピーダンスとを５０Ωに合わせたとしても、入力端から見た特性インピーダンス（容量パッドＰＤ１と直流遮断キャパシタＣＡＰと容量パッドＰＤ２とを合わせた特性インピーダンス）は、５０Ωからずれて反射損失や挿入損失が大きくなる。
【００５２】
このように、関連技術に存在する改善の余地に対する対策案は、２０ＧＨｚ程度の透過帯域を有する信号伝送では、関連技術よりも遥かに伝送損失を低減できる点で有効である。ところが、２０ＧＨｚを超える透過帯域を有する信号伝送では、伝送損失（反射損失および挿入損失）が大きくなってしまうのである。これは、上述した対策案では、直流遮断キャパシタに含まれる寄生インダクタンスの影響を考慮していないからである。つまり、２０ＧＨｚを超える透過帯域を有する信号伝送を想定する場合、関連技術に存在する改善の余地に対する対策案では不充分なのである。すなわち、上述した対策案には、直流遮断キャパシタに含まれる寄生インダクタンスが、信号の伝送損失に大きな悪影響を及ぼすという認識が欠落しているのである。言い換えれば、２０ＧＨｚを超える透過帯域を有する信号伝送における伝送損失を低減するために、上述した対策案には、直流遮断キャパシタＣＡＰに含まれる寄生インダクタンスを電気的に相殺する何らかの方法が必要である。あるいは、２０ＧＨｚを超える透過帯域を有する信号伝送を実現するにあたって、上述した対策案に替わる新たな設計手法が必要とされている。
【００５３】
そこで、本実施の形態１では、２０ＧＨｚを超える透過帯域を有する信号伝送を実現するにあたって、直流遮断キャパシタＣＡＰの寄生インダクタンスを取り除くのではなく、逆に積極的に利用することにより、信号伝送性能を向上する工夫を施している。以下では、この工夫を施した本実施の形態１における技術的思想について説明する。
【００５４】
＜実施の形態１における基本思想＞
本実施の形態１における基本思想は、直流遮断キャパシタに内在する寄生インダクタンスを取り除くのではなく、直流遮断キャパシタに内在する寄生インダクタンスを帯域通過フィルタの構成要素として積極的に利用することにより、信号伝送性能を向上する思想である。具体的に、本実施の形態１における基本思想は、例えば、容量成分とインダクタンス成分を含む帯域通過フィルタを伝送線路に設けることを前提として、容量パッドを帯域通過フィルタの容量成分として利用し、かつ、直流遮断キャパシタの寄生インダクタンスを帯域通過フィルタのインダクタンス成分として利用する思想である。
【００５５】
以下に、本実施の形態１における基本思想について具体的に説明する。
【００５６】
図１１は、直流遮断キャパシタを挿入した伝送線路を示す図である。
【００５７】
図１１において、伝送線路ＴＬ１の端部には、容量パッドＰＤ１が接続されているとともに、伝送線路ＴＬ２の端部には、容量パッドＰＤ２が接続されている。そして、容量パッドＰＤ１と容量パッドＰＤ２との間に直流遮断キャパシタＣＡＰが接続されている。
【００５８】
ここで、直流遮断キャパシタＣＡＰは、例えば、チップ部品から構成されている。この直流遮断キャパシタＣＡＰは、図１１に示すように、等価回路的には、互いに直列接続された寄生抵抗素子と寄生インダクタ素子と容量素子から構成されているとみなすことができる。このとき、寄生抵抗素子の抵抗値に基づくインピーダンスは、「Ｒ」となり、周波数依存性を有していない。一方、寄生インダクタンス素子に基づくインピーダンスは、「ｊωＬ」となって、周波数が高くなるに連れて増加する。また、容量素子に基づくインピーダンスは、「１／ｊωＣ」となって、周波数が高くなるに連れて減少する。したがって、まず、直流遮断キャパシタＣＡＰに高周波信号を伝搬させる場合、容量素子に基づくインピーダンス「１／ｊωＣ」は、減少することから、高周波信号に対して、容量素子は、短絡とみなすことができる。これに対し、寄生インダクタンス素子に基づくインピーダンス「ｊωＬ」は、高周波信号の周波数が増加すると大きくなる一方、抵抗素子に基づくインピーダンス「Ｒ」は、高周波信号の周波数が増加しても変化しない（周波数依存性がない）。このことから、高周波信号に対しては、相対的に、寄生インダクタンス素子に基づくインピーダンス「ｊωＬ」の影響が、抵抗素子に基づくインピーダンス「Ｒ」の影響よりも遥かに大きくなる。以上のことから、例えば、図１２に示すように、高周波信号にとって、直流遮断キャパシタＣＡＰは、寄生インダクタンス素子として見えることになる。この結果、高周波信号に対して、直流遮断キャパシタＣＡＰは、あたかもローパスフィルタとして機能する。なぜなら、寄生インダクタンス素子に基づくインピーダンス「ｊωＬ」は、高周波信号の周波数が増加すると大きくなり、インピーダンスが大きくなるほど高周波信号が通りにくくなるからである。
【００５９】
本実施の形態１における基本思想は、上述した直流遮断キャパシタＣＡＰに内在し、かつ、高周波信号に対してローパスフィルタとして機能する寄生インダクタンスを帯域通過フィルタの構成要素として利用する思想である。
【００６０】
以下では、本実施の形態１では、どのように帯域通過フィルタを構成するのかについて説明する。図１３は、伝送線路に帯域通過フィルタを設ける例を説明する図である。
【００６１】
図１３において、伝送線路ＴＬ１と伝送線路ＴＬ２との間に帯域通過フィルタが形成される。具体的には、伝送線路ＴＬ１と帯域通過フィルタとの境界を入力端とし、かつ、伝送線路ＴＬ２と帯域通過フィルタとの境界を出力端とする。このとき、入力端から見た帯域通過フィルタの特性インピーダンスが概ね５０Ωとなるようにする。これにより、伝送線路ＴＬ１の特性インピーダンスと帯域通過フィルタの特性インピーダンスとが概ね一致する。同様に、対称性を考慮すると、出力端から見た帯域通過フィルタの特性インピーダンスも概ね５０Ωとなり、伝送線路ＴＬ２の特性インピーダンスと帯域通過フィルタの特性インピーダンスとが概ね一致する。これにより、帯域通過フィルタの通過帯域にある高周波信号は、伝送線路ＴＬ１から帯域通過フィルタを通って伝送線路ＴＬ２に伝搬する。
【００６２】
ここで、具体的に、図１３に示す帯域通過フィルタは、入力端と出力端との間の伝送線路において、特性インピーダンスを場所によって変化させる構成により実現できる。
【００６３】
例えば、図１４は、伝送線路ＴＬ１と伝送線路ＴＬ２との間に設けられた帯域通過フィルタの構成例を示す図である。
【００６４】
図１４において、帯域通過フィルタは、中央部に設けられたインダクタ素子と、このインダクタ素子を挟むように設けられた一対の容量素子から構成することができる。このとき、図１４に示す帯域通過フィルタでは、一対の容量素子のそれぞれの特性インピーダンスを、伝送線路ＴＬ１および伝送線路ＴＬ２の特性インピーダンスよりも小さくなるように設計し、かつ、インダクタ素子の特性インピーダンスを、伝送線路ＴＬ１および伝送線路ＴＬ２の特性インピーダンスよりも高くなるように設計する。これにより、特性インピーダンスを場所によって変化させる構成が具現化される。このようにして、本実施の形態１における帯域通過フィルタを構成することができる。
【００６５】
図１５は、本実施の形態１における基本思想を具現化して帯域通過フィルタを構成する例を示す図である。
【００６６】
図１５において、中央部に設けられるインダクタ素子は、直流遮断キャパシタＣＡＰに内在する寄生インダクタンスから構成される。一方、中央部に設けられているインダクタンス素子を挟む一対の容量素子は、容量パッドＰＤ１および容量パッドＰＤ２で構成される。これにより、直流遮断キャパシタＣＡＰに内在する寄生インダクタンスを帯域通過フィルタの構成要素として積極的に利用するという本実施の形態１における基本思想が具現化される。
【００６７】
図１６は、本実施の形態１において、直流遮断キャパシタを挿入した伝送線路での特性インピーダンスを定性的に示す図である。
【００６８】
図１６において、伝送線路ＴＬ１の特性インピーダンスは、５０Ωに設定されている。そして、容量パッドＰＤ１の特性インピーダンスは、伝送線路ＴＬ１の特性インピーダンスよりも小さくなっている。同様に、伝送線路ＴＬ２の特性インピーダンスは、５０Ωに設定されており、容量パッドＰＤ２の特性インピーダンスは、伝送線路ＴＬ２の特性インピーダンスよりも小さくなっている。このように本実施の形態１において、容量パッドＰＤ１の特性インピーダンスと、容量パッドＰＤ２の特性インピーダンスのそれぞれは、５０Ωよりも小さくなっている。続いて、容量パッドＰＤ１と容量パッドＰＤ２に挟まれた直流遮断キャパシタＣＡＰの特性インピーダンスは、５０Ωよりも大きくなっている。これにより、入力端と出力端との間において、特性インピーダンスを場所によって変化させる構成が実現されて、帯域通過フィルタが実現される。
【００６９】
特に、図１６に示すように、特性インピーダンスを場所によって変化させる構成を前提として、入力端から見た帯域通過フィルタ（容量パッドＰＤ１＋直流遮断キャパシタＣＡＰ＋容量パッドＰＤ２）の特性インピーダンスを概ね５０Ωに調整することにより、帯域通過フィルタの通過帯域にある周波数の高周波信号は、伝送線路ＴＬ１から帯域通過フィルタを通って伝送線路ＴＬ２に伝搬する。このとき、図１６において、帯域通過フィルタ内においては、特性インピーダンスの不整合が生じている場所（入力端や出力端や直流遮断キャパシタＣＡＰと容量パッドＰＤ１との境界や直流遮断キャパシタＣＡＰと容量パッドＰＤ２との境界）が存在するため、帯域通過フィルタの内部では、多重反射が生じる。ただし、本実施の形態１では、複数の反射波の重ね合わせによって生成される定在波の節が入力端と出力端に存在するように、直流遮断キャパシタＣＡＰに内在する寄生インダクタンスを考慮して、容量パッドＰＤ１の容量値や容量パッドＰＤ２の容量値が調整されている。このため、入力端や出力端においては、反射波の発生が抑制される。したがって、本実施の形態１によれば、入力端や出力端での反射波の発生を抑制しながら、帯域通過フィルタの通過帯域にある周波数の高周波信号（進行波）を伝搬させることができる。このことから、本実施の形態１によれば、信号伝送における伝送損失を低減できる。
【００７０】
例えば、図１７は、図１２に示す伝送線路を伝搬する信号の周波数と、反射損失との関係を定性的に示すグラフである。
【００７１】
図１７に示すように、図１２の伝送線路においては、直流遮断キャパシタＣＡＰの寄生インダクタンスが、あたかもローパスフィルタとして機能する結果、信号に周波数が増加するに伴って、反射損失も単調増加する。この結果、反射損失が所定値よりも小さくなる周波数の上限は低くなる。
【００７２】
これに対し、図１８は、図１５に示す伝送線路を伝搬する信号の周波数と、反射損失との関係を定性的に示すグラフである。
【００７３】
図１８に示すように、図１５の伝送線路においては、直流遮断キャパシタＣＡＰの寄生インダクタンスと、容量パッドＰＤ１の容量と、容量パッドＰＤ２の容量とによって、ローパスフィルタではなく、帯域通過フィルタが構成される。この結果、図１８に示すように、帯域通過フィルタの通過帯域内の周波数において、反射損失が著しく低減されることがわかる。この結果、図１８に示すように、この周波数近傍の周波数帯域においても、反射損失が低減される。したがって、図１８に示す本実施の形態１において、反射損失が所定値よりも小さくなる周波数の上限は、図１７に示す周波数の上限よりも大きくなる。このことから、本実施の形態１における基本思想を採用することにより、例えば、２０ＧＨｚを超える透過帯域を有する信号伝送での伝送損失（反射損失および挿入損失）を小さくすることができる。このようにして、直流遮断キャパシタＣＡＰに内在する寄生インダクタンスを取り除くのではなく、直流遮断キャパシタＣＡＰに内在する寄生インダクタンスを帯域通過フィルタの構成要素として積極的に利用するという本実施の形態１における基本思想によれば、信号伝送性能を向上することができる。
【００７４】
このような本実施の形態１における基本思想は、信号伝送における伝送損失を低減するために、直流遮断キャパシタＣＡＰに含まれる寄生インダクタンスを電気的に相殺する何らかの方法を提供する思想ではなく、直流遮断キャパシタＣＡＰに内在する寄生インダクタンスを帯域通過フィルタの構成要素として積極的に利用するという設計手法を提供する思想である点で斬新である。
【００７５】
＜実施の形態１における容量パッド構造＞
次に、上述した本実施の形態１における基本思想を具現化した容量パッド構造について、図面を参照しながら説明する。
【００７６】
図１９は、直流遮断キャパシタが挿入された伝送線路に設けられた容量パッド構造を示す平面図である。
【００７７】
図１９において、配線基板ＷＢの表面には、高周波信号が伝搬する伝送線路ＴＬ１と、伝送線路ＴＬ１と電気的に接続された容量パッドＰＤ１と、容量パッドＰＤ１と離間して対向配置された容量パッドＰＤ２と、容量パッドＰＤ２と電気的に接続された伝送線路ＴＬ２とが形成されている。そして、これらの容量パッドＰＤ１と容量パッドＰＤ２の両方に接続されるように、寄生インダクタンスを含む直流遮断キャパシタＣＡＰが、容量パッドＰＤ１上と容量パッドＰＤ２上とにわたって搭載されている。
【００７８】
伝送線路ＴＬ１と伝送線路ＴＬ２のそれぞれは、ｘ方向に延在しており、伝送線路ＴＬ１の端部に容量パッドＰＤ１が設けられている。同様に、伝送線路ＴＬ２の端部に容量パッドＰＤ２が設けられている。容量パッドＰＤ１と容量パッドＰＤ２とは、所定距離を介して、ｘ方向に並んで配置されている。
【００７９】
図２０は、図１９のＡ−Ａ線で切断した断面図である。図２０に示すように、本実施の形態１における配線基板ＷＢの内部には、例えば、配線ＷＬ１が形成されており、この配線ＷＬ１の上層に配線ＷＬ２が形成され、この配線ＷＬ２の上層に配線ＷＬ３が形成されている。そして、配線ＷＬ３の上層の配線基板ＷＢの表面には、伝送線路ＴＬ１と伝送線路ＴＬ２とが同層で形成されている。そして、伝送線路ＴＬ１と一体的に容量パッドＰＤ１が形成されているとともに、伝送線路ＴＬ２と一体的に容量パッドＰＤ２が形成されている。さらに、この容量パッドＰＤ１上と容量パッドＰＤ上との両方に接続するように、直流遮断キャパシタＣＡＰが搭載されている。このとき、図２０においては、容量パッドＰＤ１（ＰＤ２）が、配線基板ＷＢの内部に形成されている配線ＷＬ１と平面的に重なっている一方、配線ＷＬ２〜ＷＬ３のそれぞれとは平面的に重なっていない。これに対し、図２０に示すように、伝送線路ＴＬ１（ＴＬ２）は、配線基板ＷＢの内部に形成されている配線ＷＬ１〜ＷＬ３と平面的に重なっている。
【００８０】
このように構成されている容量パッドＰＤ１と直流遮断キャパシタＣＡＰと容量パッドＰＤ２とは、伝送線路ＴＬ１と伝送線路ＴＬ２との間に挿入された帯域通過フィルタの構成要素となっている。
【００８１】
＜＜寸法関係＞＞
続いて、寸法関係について説明する。
【００８２】
図１９に示すように、容量パッドＰＤ１の平面形状は、矩形形状をしており、容量パッドＰＤ１のｘ方向の幅を「Ｘ１」とし、容量パッドＰＤ１のｙ方向の幅を「Ｙ１」とすると、「Ｘ１＜Ｙ１」の関係が成立している。また、本実施の形態１では、容量パッドＰＤ１の平面形状と、容量パッドＰＤ２の平面形状とは同じである。したがって、容量パッドＰＤ２においても、「Ｘ１＜Ｙ１」の関係が成立している。そして、直流遮断キャパシタＣＡＰのｙ方向の幅を「Ｌ」とすると、容量パッドＰＤ１のｙ方向の幅「Ｙ１」は、直流遮断キャパシタＣＡＰのｙ方向の幅「Ｌ」よりも大きくなっている。例えば、容量パッドＰＤ１のｙ方向の幅「Ｙ１」は、直流遮断キャパシタＣＡＰのｙ方向の幅「Ｌ」の２倍以上４倍以下となっている。同様に、容量パッドＰＤ２のｙ方向の幅「Ｙ１」は、直流遮断キャパシタＣＡＰのｙ方向の幅「Ｌ」よりも大きくなっている。例えば、容量パッドＰＤ２のｙ方向の幅「Ｙ１」は、直流遮断キャパシタＣＡＰのｙ方向の幅「Ｌ」の２倍以上４倍以下となっている。
【００８３】
次に、図１９に示すように、伝送線路ＴＬ１のｙ方向の幅と、伝送線路ＴＬ２のｙ方向の幅とは、等しくなっており、伝送線路ＴＬ１のｙ方向の幅を「Ｗ」とすると、容量パッドＰＤ１のｙ方向の幅「Ｙ１」は、伝送線路ＴＬ１のｙ方向の幅「Ｗ」よりも大きく、かつ、容量パッドＰＤ２のｙ方向の幅「Ｙ１」も、伝送線路ＴＬ２のｙ方向の幅「Ｗ」よりも大きくなっている。
【００８４】
＜＜特性インピーダンスの関係＞＞
次に、特性インピーダンスの関係について説明する。
【００８５】
図１９において、伝送線路ＴＬ１の特性インピーダンスと伝送線路ＴＬ２の特性インピーダンスとは、互いに等しく、例えば、５０Ωに設定されている。そして、容量パッドＰＤ１の特性インピーダンスは、伝送線路ＴＬ１の特性インピーダンスよりも小さく、かつ、容量パッドＰＤ２の特性インピーダンスは、伝送線路ＴＬ２の特性インピーダンスよりも小さくなっている。例えば、容量パッドＰＤ１の特性インピーダンスは、５０Ωよりも小さく、かつ、容量パッドＰＤ２の特性インピーダンスも、５０Ωよりも小さくなっている。
【００８６】
また、図１９において、容量パッドＰＤ１と直流遮断キャパシタＣＡＰと容量パッドＰＤ２とを合わせた系（帯域通過フィルタ）の特性インピーダンスは、容量パッドＰＤ１の特性インピーダンスや容量パッドＰＤ２の特性インピーダンスよりも伝送線路ＴＬ１の特性インピーダンスに近い。例えば、容量パッドＰＤ１と直流遮断キャパシタＣＡＰと容量パッドＰＤ２とを合わせた系（帯域通過フィルタ）の特性インピーダンスは、概ね５０Ωとなっている。このため、伝送線路ＴＬ１の特性インピーダンスと帯域通過フィルタの特性インピーダンスとは、整合しており、かつ、伝送線路ＴＬ２の特性インピーダンスと帯域通過フィルタの特性インピーダンスも、整合している。
【００８７】
＜実施の形態１における特徴＞
続いて、本実施の形態１における容量パッド構造の特徴点について説明する。
【００８８】
本実施の形態１における容量パッド構造の特徴点は、容量パッドを帯域通過フィルタの容量成分として使用するために、容量パッドの平面積（平面サイズ）を最適な範囲に調整する点にある。すなわち、容量パッドを帯域通過フィルタの構成要素として有効に機能させるためには、容量パッドの特性インピーダンスを伝送線路の特性インピーダンス（５０Ω）よりも低減させることはもちろんであるが、さらに、容量パッドの特性インピーダンスを適切な範囲に設定することが望ましい。なぜなら、容量パッドの特性インピーダンスを伝送線路の特性インピーダンス（５０Ω）よりも低くしても、容量パッドの特性インピーダンスが適切な範囲内に入っていなければ、容量パッドを帯域通過フィルタの構成要素として有効利用することができなくなるからである。そして、容量パッドの特性インピーダンスが容量パッドの寄生容量に依存することを考慮すると、容量パッドの特性インピーダンスを適切な範囲に設定するということは、容量パッドの寄生容量を適切な範囲に設定するということを意味する。さらに、本実施の形態１では、容量パッドの平面積を変化させることにより、容量パッドの寄生容量を適切な範囲に設定することを考えているので、容量パッドの寄生容量を適切な範囲に設定するということは、容量パッドの平面積を適切な範囲に設定するということになる。すなわち、本発明者の検討によると、容量パッドの特性インピーダンスを伝送線路の特性インピーダンスよりも低くするために、容量パッドの平面積を増加させる必要がある一方で、容量パッドの平面積を大きくしすぎると、信号伝送性能は、かえって劣化してしまうのである。つまり、容量パッドの寄生容量を帯域通過フィルタの容量成分として使用する場合、容量パッドの平面積には、適切な範囲が存在する。
【００８９】
そこで、以下では、容量パッドの寄生容量を帯域通過フィルタの容量成分として使用する場合において、容量パッドの平面積の適切な範囲について説明する。
【００９０】
図２１は、容量パッドの平面積と、信号の透過帯域との関係を示すグラフである。ここで、信号の透過帯域は、０．２５ｄＢ（９７％）の透過帯域を意味している。
【００９１】
図２１において、横軸は、容量パッドの平面積（ｍｍ２）を示しており、縦軸は、信号の透過帯域（ＧＨｚ）を示している。図２１に示すように、容量パッドの平面積が「０．１ｍｍ２」である場合、信号の透過帯域は「２０ＧＨｚ」である。そして、容量パッドの平面積が「０．１ｍｍ２」から大きくなるにつれて、信号の透過帯域は、増加する。さらに、容量パッドの平面積が「０．２ｍｍ２」以上「０．４ｍｍ２」以下になると、信号の透過帯域は、「４０ＧＨｚ」程度となる。その後、容量パッドの平面積が「０．４ｍｍ２」を超えると、信号の透過帯域は、低下し、例えば、容量パッドの平面積が「０．６ｍｍ２」程度になると、信号の透過帯域は、「１０ＧＨｚ」に低下する。
【００９２】
この結果、例えば、２０ＧＨｚを超える透過帯域を得るためには、容量パッドの平面積を「０．１ｍｍ２」より大きくし、かつ、「０．４ｍｍ２」以下にする必要がある。特に、２０ＧＨｚの２倍の透過帯域である４０ＧＨｚの透過帯域を得るためには、容量パッドの平面積を「０．２ｍｍ２」以上「０．４ｍｍ２」以下にする必要がある。
【００９３】
ここで、容量パッドの平面積が「０．１ｍｍ２」である場合とは、図１９において、容量パッドＰＤ１（ＰＤ２）のｙ方向の幅「Ｙ１」が、直流遮断キャパシタＣＡＰのｙ方向の幅「Ｌ」と概ね等しい場合に対応している。したがって、容量パッドＰＤ１（ＰＤ２）のｘ方向の幅「Ｘ１」を固定した状態で、容量パッドＰＤ１（ＰＤ２）の平面積を「０．１ｍｍ２」より大きくし、かつ、「０．４ｍｍ２」以下にするということは、容量パッドＰＤ１（ＰＤ２）のｙ方向の幅「Ｙ１」を、直流遮断キャパシタＣＡＰのｙ方向の幅「Ｌ」よりも大きくし、かつ、「Ｌ」の４倍（「４Ｌ」）以下にすることに対応する。この場合、２０ＧＨｚを超える透過帯域を得ることができる。
【００９４】
同様に、図１９において、容量パッドＰＤ１（ＰＤ２）のｘ方向の幅「Ｘ１」を固定した状態で、容量パッドＰＤ１（ＰＤ２）の平面積を「０．２ｍｍ２」以上「０．４ｍｍ２」以下にするということは、容量パッドＰＤ１（ＰＤ２）のｙ方向の幅「Ｙ１」を、直流遮断キャパシタＣＡＰのｙ方向の幅「Ｌ」の２倍以上４倍以下にすることに対応する。この場合、２０ＧＨｚの２倍の透過帯域である４０ＧＨｚの透過帯域を得ることができる。
【００９５】
以上のことから、本実施の形態１における特徴点は、容量パッドが帯域通過フィルタの構成要素となるように、容量パッドの平面積を適切な範囲に設定する点にあるが、具体的に述べると、本実施の形態１における特徴点は、例えば、図１９において、容量パッドＰＤ１（ＰＤ２）のｙ方向の幅「Ｙ１」を、直流遮断キャパシタＣＡＰのｙ方向の幅「Ｌ」の２倍以上４倍以下にする点にある。これにより、本実施の形態１によれば、容量パッドＰＤ１（ＰＤ２）を帯域通過フィルタの容量成分として使用するために、容量パッドＰＤ１（ＰＤ２）の平面積（平面サイズ）を最適な範囲に調整することができる結果、２０ＧＨｚを大幅に超える４０ＧＨｚの透過帯域を得ることができる。
【００９６】
特に、本実施の形態１では、例えば、図１９において、容量パッドＰＤ１（ＰＤ２）のｘ方向の幅「Ｘ１」を固定した状態で、容量パッドＰＤ１（ＰＤ２）の平面積を変化させているからこそ、容量パッドＰＤ１（ＰＤ２）の平面積を「０．２ｍｍ２」以上「０．４ｍｍ２」以下という幅広い範囲において、４０ＧＨｚの透過帯域を得ることができる。
【００９７】
言い換えれば、容量パッドＰＤ１（ＰＤ２）のｘ方向の幅「Ｘ１」を固定した状態で、容量パッドＰＤ１（ＰＤ２）の平面積を変化させているからこそ、容量パッドＰＤ１（ＰＤ２）のｙ方向の幅「Ｙ１」を、直流遮断キャパシタＣＡＰのｙ方向の幅「Ｌ」の２倍以上４倍以下にするという幅広い範囲において、４０ＧＨｚの透過帯域を得ることができる。
【００９８】
すなわち、図１９において、容量パッドＰＤ１（ＰＤ２）のｘ方向の幅「Ｘ１」を固定した状態で、容量パッドＰＤ１（ＰＤ２）の平面積を変化させるということは、伝送線路ＴＬ１と容量パッドＰＤ１との境界である入力端と、伝送線路ＴＬ２と容量パッドＰＤ２との境界である出力端との間の距離を一定にしながら、容量パッドＰＤ１（ＰＤ２）の平面積を変化させることを意味する。このとき、入力端と出力端との間には、反射波の重ね合わせによる定在波が形成されており、入力端と出力端のそれぞれには、定在波の節が形成される。そして、入力端と出力端との間の距離を一定にするということは、定在波の節の位置を入力端や出力端に概ね固定することを意味している。このことは、容量パッドＰＤ１（ＰＤ２）の平面積を変化させても、入力端と出力端のそれぞれに定在波の節が局在しやすくなることを意味し、これによって、入力端および出力端における反射波の発生が抑制されることを意味する。したがって、本実施の形態１のように、容量パッドＰＤ１（ＰＤ２）のｘ方向の幅「Ｘ１」を固定した状態、すなわち、入力端と出力端との間の距離を一定にした状態で、容量パッドＰＤ１（ＰＤ２）の平面積を変化させる場合には、容量パッドＰＤ１（ＰＤ２）の平面積を変化させても、入力端および出力端における反射波の発生が抑制され続けることができる。この結果、容量パッドＰＤ１（ＰＤ２）のｙ方向の幅「Ｙ１」を、直流遮断キャパシタＣＡＰのｙ方向の幅「Ｌ」の２倍以上４倍以下にするという幅広い範囲において、４０ＧＨｚの透過帯域を得ることができるのである。
【００９９】
以上のことから、本実施の形態１における特徴点を詳細にいうと、例えば、図１９において、容量パッドＰＤ１（ＰＤ２）のｘ方向の幅「Ｘ１」を固定した状態で、容量パッドＰＤ１（ＰＤ２）のｙ方向の幅「Ｙ１」を、直流遮断キャパシタＣＡＰのｙ方向の幅「Ｌ」の２倍以上４倍以下にする点にあるということができる。
【０１００】
＜変形例１＞
実施の形態１では、直流遮断キャパシタＣＡＰの寄生インダクタンスと、直流遮断キャパシタＣＡＰを挟むように形成された一対の容量パッドＰＤ１（ＰＤ２）の寄生容量とを構成要素とするラダー型の帯域通過フィルタによって、信号の透過帯域を向上させる技術的思想について説明した。つまり、実施の形態１では、ラダーの段数が１段の帯域通過フィルタを直流遮断キャパシタＣＡＰと一対の容量パッドＰＤ１（ＰＤ２）とによって構成する例について説明した。
【０１０１】
ここで、ラダー型帯域通過フィルタは、ラダーの段数を増やすことによって、容易に広帯域化が可能である。このことから、本変形例１では、ラダーの段数が２段の帯域通過フィルタを構成することによって、広い透過帯域を実現する技術的思想について説明する。
【０１０２】
図２２は、本変形例１おいて、直流遮断キャパシタを挿入した伝送線路での特性インピーダンスを定性的に示す図である。図２２において、伝送線路ＴＬ１の特性インピーダンスは、５０Ωに設定されている。そして、伝送線路ＴＬ１と接続するように構造部位ＳＰ１が設けられており、この構造部位ＳＰ１の特性インピーダンスは、伝送線路ＴＬ１の特性インピーダンスよりも大きくなっている。さらに、この構造部位ＳＰ１と接続するように容量パッドＰＤ１が設けられており、容量パッドＰＤ１の特性インピーダンスは、伝送線路ＴＬ１の特性インピーダンスよりも小さくなっている。
【０１０３】
同様に、伝送線路ＴＬ２の特性インピーダンスは、５０Ωに設定されている。そして、伝送線路ＴＬ２と接続するように構造部位ＳＰ２が設けられており、この構造部位ＳＰ２の特性インピーダンスは、伝送線路ＴＬ２の特性インピーダンスよりも大きくなっている。さらに、この構造部位ＳＰ２と接続するように容量パッドＰＤ２が設けられており、容量パッドＰＤ２の特性インピーダンスは、伝送線路ＴＬ２の特性インピーダンスよりも小さくなっている。このように本変形例１において、構造部位ＳＰ１の特性インピーダンスと、構造部位ＳＰ２の特性インピーダンスのそれぞれは、５０Ωよりも大きくなっているとともに、容量パッドＰＤ１の特性インピーダンスと、容量パッドＰＤ２の特性インピーダンスのそれぞれは、５０Ωよりも小さくなっている。
【０１０４】
続いて、容量パッドＰＤ１と容量パッドＰＤ２に挟まれた直流遮断キャパシタＣＡＰの特性インピーダンスは、５０Ωよりも大きくなっている。
【０１０５】
これにより、入力端と出力端との間において、特性インピーダンスを場所によって変化させる構成が実現されて、ラダーの段数が２段の帯域通過フィルタが実現される。すなわち、直流遮断キャパシタＣＡＰと容量パッドＰＤ１（ＰＤ２）と構造部位ＳＰ１（ＳＰ２）とによって、ラダーの段数が２段の帯域通過フィルタが実現される。
【０１０６】
特に、本変形例１においても、図２２に示すように、特性インピーダンスを場所によって変化させる構成を前提として、入力端から見た帯域通過フィルタ（構造部位ＳＰ１＋容量パッドＰＤ１＋直流遮断キャパシタＣＡＰ＋容量パッドＰＤ２＋構造部位ＳＰ２）の特性インピーダンスを概ね５０Ωに調整している。これにより、本変形例１においても、帯域通過フィルタの通過帯域にある周波数の高周波信号は、伝送線路ＴＬ１から帯域通過フィルタを通って伝送線路ＴＬ２に伝搬する。このとき、帯域通過フィルタ内においては、特性インピーダンスの不整合が生じている場所（入力端や出力端や直流遮断キャパシタＣＡＰと容量パッドＰＤ１との境界や直流遮断キャパシタＣＡＰと容量パッドＰＤ２との境界や容量パッドＰＤ１と構造部位ＳＰ１との境界や容量パッドＰＤ２と構造部位ＳＰ２との境界）が存在するため、帯域通過フィルタの内部では、多重反射が生じる。
【０１０７】
ただし、本変形例１では、複数の反射波の重ね合わせによって生成される定在波の節が入力端と出力端に存在するように、直流遮断キャパシタＣＡＰに内在する寄生インダクタンスを考慮して、容量パッドＰＤ１の容量値や容量パッドＰＤ２の容量値が調整されているとともに、構造部位ＳＰ１のインダクタンス値や構造部位ＳＰ２のインダクタンス値が調整されている。このため、入力端や出力端においては、反射波の発生が抑制される。したがって、本変形例１によれば、入力端や出力端での反射波の発生を抑制しながら、帯域通過フィルタの通過帯域にある周波数の高周波信号（進行波）を伝搬させることができる。このことから、本変形例１によれば、信号伝送における伝送損失を低減できる。
【０１０８】
図２３は、本変形例１において、直流遮断キャパシタが挿入された伝送線路に設けられた容量パッド構造を示す平面図である。
【０１０９】
図２３において、配線基板ＷＢの表面には、伝送線路ＴＬ１と、伝送線路ＴＬ１と接続された構造部位ＳＰ１と、構造部位ＳＰ１と接続された容量パッドＰＤ１と、容量パッドＰＤ１と離間して対向配置された容量パッドＰＤ２と、容量パッドＰＤ２と接続された構造部位ＳＰ２と、構造部位ＳＰ２と接続された伝送線路ＴＬ２とが形成されている。そして、これらの容量パッドＰＤ１と容量パッドＰＤ２の両方に接続されるように、寄生インダクタンスを含む直流遮断キャパシタＣＡＰが、容量パッドＰＤ１上と容量パッドＰＤ２上とにわたって搭載されている。
【０１１０】
伝送線路ＴＬ１と伝送線路ＴＬ２のそれぞれは、ｘ方向に延在しており、伝送線路ＴＬ１の端部に構造部位ＳＰ１が設けられている。同様に、伝送線路ＴＬ２の端部に構造部位ＳＰ２が設けられている。この構造部位ＳＰ１（ＳＰ２）の平面形状は、例えば、矩形形状をしている。本変形例１では、製造容易性を考慮して、構造部位ＳＰ１（ＳＰ２）のｙ方向の幅を伝送線路ＴＬ１（ＴＬ２）のｙ方向の幅と等しくなるように設計されている。
【０１１１】
図２４は、図２３のＡ−Ａ線で切断した断面図である。
【０１１２】
図２４に示すように、本変形例１における配線基板ＷＢの内部には、例えば、配線ＷＬ１が形成されており、この配線ＷＬ１の上層に配線ＷＬ２が形成され、この配線ＷＬ２の上層に配線ＷＬ３が形成されている。そして、配線ＷＬ３の上層の配線基板ＷＢの表面には、伝送線路ＴＬ１と伝送線路ＴＬ２とが同層で形成されている。そして、伝送線路ＴＬ１と一体的に構造部位ＳＰ１と容量パッドＰＤ１とが形成されているとともに、伝送線路ＴＬ２と一体的に構造部位ＳＰ２と容量パッドＰＤ２とが形成されている。さらに、この容量パッドＰＤ１上と容量パッドＰＤ上との両方に接続するように、直流遮断キャパシタＣＡＰが搭載されている。
【０１１３】
このとき、図２４においても、容量パッドＰＤ１（ＰＤ２）が、配線基板ＷＢの内部に形成されている配線ＷＬ１と平面的に重なっている一方、配線ＷＬ２〜ＷＬ３のそれぞれとは平面的に重なっていない。同様に、図２４において、構造部位ＳＰ１（ＳＰ２）が、配線基板ＷＢの内部に形成されている配線ＷＬ１と平面的に重なっている一方、配線ＷＬ２〜ＷＬ３のそれぞれとは平面的に重なっていない。これに対し、図２４に示すように、伝送線路ＴＬ１（ＴＬ２）は、配線基板ＷＢの内部に形成されている配線ＷＬ１〜ＷＬ３と平面的に重なっている。
【０１１４】
さらに、本変形例１においても、容量パッドＰＤ１（ＰＤ２）のｙ方向の幅は、直流遮断キャパシタＣＡＰのｙ方向の幅の２倍以上４倍以下である。
【０１１５】
このように構成されている構造部位ＳＰ１と容量パッドＰＤ１と直流遮断キャパシタＣＡＰと容量パッドＰＤ２と構造部位ＳＰ２とは、伝送線路ＴＬ１と伝送線路ＴＬ２との間に挿入されたラダーの段数が２段の帯域通過フィルタの構成要素となっている。
【０１１６】
この本変形例１における帯域通過フィルタを透過する信号の透過帯域は、特に、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さに大きく依存する。そこで、以下では、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さと、信号の透過帯域との関係について説明する。
【０１１７】
図２５は、図２３に示す構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」を変化させたときの透過帯域を示すグラフである。
【０１１８】
図２５において、横軸は、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ（μｍ）を示しており、縦軸は、帯域通過フィルタを透過する信号の透過帯域（ＧＨｚ）を示している。
【０１１９】
図２５に示すように、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」を「５０μｍ」から「２６５μｍ」まで増加させると、信号の透過帯域は、「４０ＧＨｚ」から「６０ＧＨｚ」まで増加する。一方、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」を「２６５μｍ」からさらに増加させると、信号の透過帯域は、「６０ＧＨｚ」から徐々に低下し、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」が「３５０μｍ」を超えると、信号の透過帯域は、「４０ＧＨｚ」を下回ることになる。したがって、信号の透過帯域の広帯域化を図る観点から、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」を「２６５μｍ」程度にすることが望ましい。このように本変形例１によれば、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」を調整することにより、信号の透過帯域の広帯域化を図ることができる。
【０１２０】
上述したように、信号の透過帯域の広域化を図るためには、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」を適切に調整することが重要であることがわかる。すなわち、図２５に示すように、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」が短すぎたり長すぎたりしても信号の透過帯域の広域化を図ることができないのである。
【０１２１】
以下では、この点について説明する。図２６は、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」を「２６５μｍ」にした場合において、信号の周波数と反射損失および信号の周波数と挿入損失の関係を示すグラフである。
【０１２２】
図２６において、信号の周波数と反射損失に着目すると、「３５ＧＨｚ」の周波数と「５７ＧＨｚ」の周波数で、反射損失が著しく低減していることがわかる。つまり、本変形例１におけるラダーの段数が２段の帯域通過フィルタでは、ＤＣ点（周波数が０）を除いて、反射損失が著しく低減する２つの極が形成されるのである。これにより、図２６に示すように、６０ＧＨｚまで反射損失が低減するのである。つまり、実施の形態１のように、ラダーの段数が１段の帯域通過フィルタでは、例えば、図１８に示すように、ＤＣ点（周波数が０）を除いて、反射損失が著しく低減する極が１つしか形成されない。これに対し、本変形例１のように、ラダーの段数が２段の帯域通過フィルタでは、ＤＣ点（周波数が０）を除いて、反射損失が著しく低減する２つの極が形成される。この結果、例えば、図１８と図２６を比較するとわかるように、ＤＣ点（周波数が０）を除いて、反射損失が著しく低減する極の数が多い帯域通過フィルタでは、広い周波数帯域にわたって、反射損失を低減することができるのである。これにより、図２６において、信号の周波数と挿入損失に着目すると、６０ＧＨｚの周波数まで、０．２５ｄＢ（９７％）の透過帯域を確保することができる。このように、ラダーの段数が２段の帯域通過フィルタは、ラダーの段数が１段の帯域通過フィルタに比べて、反射損失が著しく低減する極が１つ増えることから、広い周波数帯域にわたって、反射損失を低減できる結果、信号の透過帯域の広域化を図ることができるのである。
【０１２３】
ここで、図２６において、反射損失が著しく低減する２つの極の間の間隔「Ｎ」が重要である。なぜなら、２つの極の間の間隔「Ｎ」が大きすぎると、２つの極の間の反射損失を充分に低減できない領域が発生する結果、信号の透過帯域の広域化を図ることができなくなるからである。一方、２つの極の間の間隔「Ｎ」が小さすぎても、１つの極を有する場合と大差がなくなり、信号の透過帯域が増加しない。したがって、２つの極の間の間隔「Ｎ」には、適切な範囲が存在するのである。そして、２つの極の間の間隔「Ｎ」は、例えば、図２３に示す構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」で決定される。例えば、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」が大きくなると、２つの極の間の間隔「Ｎ」も大きくなる。一方、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」が小さくなると、２つの極の間の間隔「Ｎ」も小さくなる。
【０１２４】
このことから、図２５に示す構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」と透過帯域との関係性が定性的に説明される。すなわち、図２５において、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」が小さいと、図２６に示す２つの極の間の間隔「Ｎ」が小さくなり、信号の透過帯域は広がらない。そして、図２５に示すように、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」が次第に大きくなっていくと、図２６に示す２つの極の間の間隔「Ｎ」が適切な範囲となって、信号の透過帯域が広くなる。しかしながら、さらに、構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」が大きくなると、２つの極の間の間隔「Ｎ」が大きくなり過ぎて、２つの極の間の反射損失を充分に低減できない領域が発生する結果、信号の透過帯域の広域化を図ることができなくなる。このようにして、図２５に示す構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」と透過帯域との関係性が定性的に説明することができる。そして、図２６に示す２つの極の間の間隔「Ｎ」の最適値に対応する構造部位ＳＰ１（ＳＰ２）のｘ方向の長さ「Ｍ」は、「２６５μｍ」である（図２５参照）。
【０１２５】
＜変形例２＞
続いて、実施の形態１における変形例２について説明する。
【０１２６】
実施の形態１では、容量パッドの特性インピーダンスを伝送線路の特性インピーダンス（５０Ω）よりも小さくするために、容量パッドの平面積を意図的に大きくしている。つまり、実施の形態１では、例えば、図１９に示すように、容量パッドの平面積を大きくすることにより、容量パッドの寄生容量を大きくして、容量パッドの特性インピーダンスを伝送線路の特性インピーダンスよりも小さくしている。
【０１２７】
この点に関し、本変形例２では、容量パッドの特性インピーダンスを伝送線路の特性インピーダンス（５０Ω）よりも小さくするために、実施の形態１とは異なるアプローチを採用する。例えば、図２０に示す実施の形態１における容量パッド構造のように、容量パッドＰＤ１（ＰＤ２）と平面的に重ならないように、配線基板ＷＢの内部に形成されている配線ＷＬ２および配線ＷＬ３を配置している。これに対し、本変形例２では、容量パッドＰＤ１（ＰＤ２）と平面的に重ならないように、配線基板ＷＢの内部に形成されている配線ＷＬ２および配線ＷＬ３を配置するのではなく、容量パッドＰＤ１（ＰＤ２）と平面的に重なるように、配線基板ＷＢの内部に形成されている配線ＷＬ２および配線ＷＬ３を配置する。すなわち、本変形例２では、容量パッドの特性インピーダンスを伝送線路の特性インピーダンスよりも小さくするために、容量パッドの平面積を大きくするのではなく、配線基板の内部に形成されている配線との間の寄生容量を大きくするように構成することによって、容量パッドの特性インピーダンスを伝送線路の特性インピーダンス（５０Ω）よりも小さくする構成を実現する。
【０１２８】
以下に、具体的に説明する。図２７は、本変形例２において、直流遮断キャパシタが挿入された伝送線路に設けられた容量パッド構造を示す平面図である。
【０１２９】
図２７において、配線基板ＷＢの表面には、伝送線路ＴＬ１と、伝送線路ＴＬ１と接続された構造部位ＳＰ１と、構造部位ＳＰ１と接続された容量パッドＰＤ１と、容量パッドＰＤ１と離間して対向配置された容量パッドＰＤ２と、容量パッドＰＤ２と接続された構造部位ＳＰ２と、構造部位ＳＰ２と接続された伝送線路ＴＬ２とが形成されている。そして、これらの容量パッドＰＤ１と容量パッドＰＤ２の両方に接続されるように、寄生インダクタンスを含む直流遮断キャパシタＣＡＰが、容量パッドＰＤ１上と容量パッドＰＤ２上とにわたって搭載されている。
【０１３０】
伝送線路ＴＬ１と伝送線路ＴＬ２のそれぞれは、ｘ方向に延在しており、伝送線路ＴＬ１の端部に構造部位ＳＰ１が設けられている。同様に、伝送線路ＴＬ２の端部に構造部位ＳＰ２が設けられている。この構造部位ＳＰ１（ＳＰ２）の平面形状は、例えば、矩形形状をしている。本変形例２では、構造部位ＳＰ１（ＳＰ２）のｙ方向の幅が、伝送線路ＴＬ１（ＴＬ２）のｙ方向の幅よりも小さくなるように設計されている。
【０１３１】
図２８は、図２７のＡ−Ａ線で切断した断面図である。
【０１３２】
図２８に示すように、本変形例２における配線基板ＷＢの内部には、例えば、配線ＷＬ１が形成されており、この配線ＷＬ１の上層に配線ＷＬ２が形成され、この配線ＷＬ２の上層に配線ＷＬ３が形成されている。そして、配線ＷＬ３の上層の配線基板ＷＢの表面には、伝送線路ＴＬ１と伝送線路ＴＬ２とが同層で形成されている。そして、伝送線路ＴＬ１と一体的に構造部位ＳＰ１と容量パッドＰＤ１とが形成されているとともに、伝送線路ＴＬ２と一体的に構造部位ＳＰ２と容量パッドＰＤ２とが形成されている。さらに、この容量パッドＰＤ１上と容量パッドＰＤ上との両方に接続するように、直流遮断キャパシタＣＡＰが搭載されている。
【０１３３】
このとき、図２８においては、容量パッドＰＤ１（ＰＤ２）が、配線基板ＷＢの内部に形成されている配線ＷＬ１〜ＷＬ３のすべてと平面的に重なっている。この点が、本変形例２の特徴点である。つまり、本変形例２によれば、実施の形態１のように容量パッドＰＤ１（ＰＤ２）の平面積を大きくしなくても、配線基板ＷＢの内部に形成されている配線ＷＬ１〜ＷＬ３と容量パッドＰＤ１（ＰＤ２）との間の寄生容量を大きくして、容量パッドＰＤ１（ＰＤ２）の特性インピーダンスを伝送線路ＴＬ１（ＴＬ２）の特性インピーダンス（５０Ω）よりも小さくする構成が実現される。これにより、本変形例２においても、実施の形態１と同様に、帯域通過フィルタが実現される。特に、本変形例２では、配線基板ＷＢの内部に形成される配線ＷＬ１〜ＷＬ３の配線密度を向上することができる。
【０１３４】
ここで、本変形例２において、例えば、図２７に示すように、伝送線路ＴＬ１と容量パッドＰＤ１との間に構造部位ＳＰ１を設けるとともに、伝送線路ＴＬ２と容量パッドＰＤ２との間に構造部位ＳＰ２を設けている。この構成は、変形例１に説明したラダーが２段の帯域通過フィルタの構成と同様であるが、本変形例２において、構造部位ＳＰ１（ＳＰ２）を設ける技術的意義は、変形例１とは相違する。つまり、変形例１での構造部位ＳＰ１（ＳＰ２）は、構造部位ＳＰ１（ＳＰ２）を設けることにより、ラダーが２段の帯域通過フィルタを構成して、信号の透過帯域の広域化を実現するという技術的意義を有している。これに対し、本変形例２における構造部位ＳＰ１（ＳＰ２）は、変形例１とは異なる技術的意義を有している。以下に、この点について説明する。
【０１３５】
本変形例２では、例えば、図２８に示すように、容量パッドＰＤ１（ＰＤ２）を配線基板ＷＢの内部に形成されている配線ＷＬ１〜ＷＬ３のすべてと平面的に重なるように構成している。これにより、本変形例２では、配線ＷＬ１〜ＷＬ３と容量パッドＰＤ１（ＰＤ２）との間の寄生容量を大きくして、容量パッドＰＤ１（ＰＤ２）の特性インピーダンスを伝送線路ＴＬ１（ＴＬ２）の特性インピーダンス（５０Ω）よりも小さくしている。ただし、このような本変形例２の構成では、寄生容量が大きくなり過ぎて、容量パッドＰＤ１（ＰＤ２）の特性インピーダンスが最適値よりも小さくなってしまう。そこで、本変形例２では、伝送線路ＴＬ１（ＴＬ２）の特性インピーダンスよりも大きい特性インピーダンスを有する構造部位ＳＰ１（ＳＰ２）を設けている。これにより、本変形例２においても、ラダーが２段の帯域通過フィルタが構成される結果、容量パッドＰＤ１（ＰＤ２）に起因する極（反射損失が著しく低下する箇所）と、構造部位ＳＰ１（ＳＰ２）に起因する極が形成される。ここで、本変形例２では、構造部位ＳＰ１（ＳＰ２）に起因する極を、容量パッドＰＤ１（ＰＤ２）に起因する極に一致させるように構造部位ＳＰ１（ＳＰ２）を設計している。これにより、容量パッドＰＤ１（ＰＤ２）の特性インピーダンスが実効的に大きくなる。つまり、本変形例２において、構造部位ＳＰ１（ＳＰ２）を設ける技術的意義は、構造部位ＳＰ１（ＳＰ２）に起因する極を、容量パッドＰＤ１（ＰＤ２）に起因する極に一致させることにより、容量パッドＰＤ１（ＰＤ２）の特性インピーダンスを実効的に大きくすることにある。これにより、容量パッドＰＤ１（ＰＤ２）を配線基板ＷＢの内部に形成されている配線ＷＬ１〜ＷＬ３のすべてと平面的に重なるように構成することによって小さくなり過ぎた容量パッドＰＤ１（ＰＤ２）の特性インピーダンスを最適値に近づけることができる。これにより、本変形例２によれば、配線基板ＷＢの内部の配線密度を向上させながら、実施の形態１と同等の透過帯域を実現できる。
【０１３６】
図２９は、本変形例２の容量パッド構造において、信号の周波数と反射損失および信号の周波数と挿入損失の関係を示すグラフである。
【０１３７】
図２９において、横軸は、信号の周波数を示しており、縦軸は、反射損失と挿入損失とを示している。図２９に示すように、信号に周波数が「４０ＧＨｚ」の場所に反射損失が著しく低減される極が存在することがわかる。本変形例２において、この極は、構造部位ＳＰ１（ＳＰ２）に起因する極を、容量パッドＰＤ１（ＰＤ２）に起因する極に一致させたものである。図２９において、信号の周波数と挿入損失に着目すると、４５ＧＨｚの周波数まで、０．２５ｄＢ（９７％）の透過帯域を確保することができることがわかる。したがって、本変形例２においても、実施の形態１と同様に、４０ＧＨｚの透過帯域を確保することができることがわかる。
【０１３８】
（実施の形態２）
前記実施の形態１では、前記実施の形態１における技術的思想をシングルエンド配線に適用する例について説明したが、前記実施の形態１における技術的思想は、これに限らず、例えば、差動配線にも適用することができる。
【０１３９】
そこで、本実施の形態２では、前記実施の形態１における技術的思想を差動配線に適用する例について説明する。特に、本実施の形態２では、前記実施の形態１における技術的思想を差動配線に適用する有用性を説明するために、まず、差動配線に関する関連技術に説明し、その後、前記実施の形態１における技術的思想を提供した差動配線の構成（本実施の形態２における差動配線の構成）について説明することにする。
【０１４０】
＜関連技術における差動配線の配線構造＞
ここで説明する関連技術は、前記実施の形態１で説明した対応案に相当する技術である。具体的に、ここで説明する関連技術は、容量パッドの平面積をできるだけ小さくして、容量パッドの寄生容量を小さくすることにより、容量パッドの特性インピーダンスを伝送線路の特性インピーダンスに一致させる点に着目した技術である。
【０１４１】
図３０は、関連技術における差動配線に直流遮断キャパシタを挿入した配線構造を示す平面図である。
【０１４２】
図３０において、伝送線路ＴＬ１と伝送線路ＴＬ３とは、互いに並行してｘ方向に延在しており、差動配線を構成している。同様に、伝送線路ＴＬ２と伝送線路ＴＬ４とは、互いに並行してｘ方向に延在しており、差動配線を構成している。そして、図３０に示すように、伝送線路ＴＬ１は、容量パッドＰＤ１と接続されている一方、伝送線路ＴＬ２は、容量パッドＰＤ２と接続されている。このとき、容量パッドＰＤ１と容量パッドＰＤ２とは、互いに離間して対向配置されており、容量パッドＰＤ１と容量パッドＰＤ２とに接続するように直流遮断キャパシタＣＡＰ１が設けられている。同様に、伝送線路ＴＬ３は、容量パッドＰＤ３と接続されている一方、伝送線路ＴＬ４は、容量パッドＰＤ４と接続されている。このとき、容量パッドＰＤ３と容量パッドＰＤ４とは、互いに離間して対向配置されており、容量パッドＰＤ３と容量パッドＰＤ４とに接続するように直流遮断キャパシタＣＡＰ２が設けられている。さらに、関連技術において、図３０に示すように、差動配線の外周には、グランドパターンＧＰ１およびグランドパターンＧＰ２が設けられている。以上のようにして、関連技術における配線構造が構成されている。
【０１４３】
ここで、図３０に示すように、関連技術における配線構造では、差動配線を構成する伝送線路ＴＬ１と伝送線路ＴＬ３との間のｙ方向の距離は「Ｅ１」となっており、同様に、差動配線を構成する伝送線路ＴＬ２と伝送線路ＴＬ４との間のｙ方向の距離も「Ｅ１」となっている。また、容量パッドＰＤ１と容量パッドＰＤ３との間のｙ方向の距離は、「Ｄ１」となっており、同様に、容量パッドＰＤ２と容量パッドＰＤ４との間のｙ方向の距離も「Ｄ１」となっている。このとき、図３０に示すように、関連技術においては、距離「Ｄ１」が距離「Ｅ１」よりも大きくなっている。これは、以下に示す理由による。
【０１４４】
例えば、関連技術では、伝送線路ＴＬ１のシングルエンド特性インピーダンスは、容量パッドＰＤ１のシングルエンド特性インピーダンスと概ね一致している。同様に、関連技術では、伝送線路ＴＬ２のシングルエンド特性インピーダンスは、容量パッドＰＤ２のシングルエンド特性インピーダンスと概ね一致している。また、伝送線路ＴＬ３のシングルエンド特性インピーダンスは、容量パッドＰＤ３のシングルエンド特性インピーダンスと概ね一致しているとともに、伝送線路ＴＬ４のシングルエンド特性インピーダンスは、容量パッドＰＤ４のシングルエンド特性インピーダンスと概ね一致している。
【０１４５】
ところが、図３０において、容量パッドＰＤ１（ＰＤ２）と容量パッドＰＤ３（ＰＤ４）とは、相互インピーダンスを有することから、仮に、距離「Ｅ１」と距離「Ｄ１」が同じ値であると、容量パッドＰＤ１と容量パッドＰＤ３とにより構成される差動配線の特性インピーダンスは、伝送線路ＴＬ１と伝送線路ＴＬ３とにより構成される差動配線の特性インピーダンスよりも小さくなる。同様に、距離「Ｅ１」と距離「Ｄ１」が同じ値であると、容量パッドＰＤ２と容量パッドＰＤ４とにより構成される差動配線の特性インピーダンスは、伝送線路ＴＬ２と伝送線路ＴＬ４とにより構成される差動配線の特性インピーダンスよりも小さくなる。なぜなら、ｙ方向の幅が大きい分だけ、容量パッドＰＤ１（ＰＤ２）と容量パッドＰＤ３（ＰＤ４）との間の電磁気的結合のほうが、伝送線路ＴＬ１（ＴＬ２）と伝送線路ＴＬ３（ＴＬ４）との間の電磁気的結合よりも強くなるからである。
【０１４６】
したがって、距離「Ｅ１」と距離「Ｄ１」とが等しい構成を採用すると、伝送線路ＴＬ１（ＴＬ２）と伝送線路ＴＬ３（ＴＬ４）とにより構成される差動配線の特性インピーダンスと、容量パッドＰＤ１（ＰＤ２）と容量パッドＰＤ３（ＰＤ４）とにより構成される差動配線の特性インピーダンスとの間に不整合が生じることになる。
【０１４７】
そこで、関連技術においては、例えば、図３０に示すように、容量パッドＰＤ１（ＰＤ２）と容量パッドＰＤ３（ＰＤ４）との間のｙ方向の距離「Ｄ１」を、伝送線路ＴＬ１（ＴＬ２）と伝送線路ＴＬ３（ＴＬ４）との間のｙ方向の距離「Ｅ１」よりも大きくしている。このように構成することにより、容量パッドＰＤ１（ＰＤ２）と容量パッドＰＤ３（ＰＤ４）とにより構成される差動配線の特性インピーダンスと、伝送線路ＴＬ１（ＴＬ２）と伝送線路ＴＬ３（ＴＬ４）とにより構成される差動配線の特性インピーダンスとを一致させることができる。なぜなら、差動配線の特性インピーダンスは、差動配線を構成する一対の配線間の距離が小さくなるほど小さくなるからである。言い換えれば、差動配線の特性インピーダンスは、差動配線を構成する一対の配線間の距離が大きくなるほど大きくなるからである。すなわち、関連技術では、容量パッドＰＤ１（ＰＤ２）と容量パッドＰＤ３（ＰＤ４）との間の強い電磁気的結合に起因する差動配線の特性インピーダンスの低下を、容量パッドＰＤ１（ＰＤ２）と容量パッドＰＤ３（ＰＤ４）との間のｙ方向の距離「Ｄ１」を、伝送線路ＴＬ１（ＴＬ２）と伝送線路ＴＬ３（ＴＬ４）との間のｙ方向の距離「Ｅ１」よりも大きくすることによる特性インピーダンスの増加によって相殺させているのである。この結果、関連技術では、容量パッドＰＤ１（ＰＤ２）と容量パッドＰＤ３（ＰＤ４）とにより構成される差動配線の特性インピーダンスを、伝送線路ＴＬ１（ＴＬ２）と伝送線路ＴＬ３（ＴＬ４）とにより構成される差動配線の特性インピーダンスに一致させることにより、特性インピーダンスの不整合を解消しているのである。
【０１４８】
同様の理由によって、例えば、図３０に示すように、関連技術では、グランドパターンＧＰ１（ＧＰ２）と容量パッドＰＤ１（ＰＤ３）との間のｙ方向の距離「Ｇ１」を、グランドパターンＧＰ１（ＧＰ２）と伝送線路ＴＬ１（ＴＬ３）との間のｙ方向の距離「Ｆ１」よりも大きくしている。また、グランドパターンＧＰ１（ＧＰ２）と容量パッドＰＤ２（ＰＤ４）との間のｙ方向の距離「Ｇ１」を、グランドパターンＧＰ１（ＧＰ２）と伝送線路ＴＬ２（ＴＬ４）との間のｙ方向の距離「Ｆ１」よりも大きくしている。ただし、ここで考慮すべき相互インピーダンスは、容量パッドとグランドパターンとの間の相互インピーダンスである。
【０１４９】
以上のようにして、関連技術における配線構造が構成されていることになる。
【０１５０】
図３１は、関連技術における直流遮断キャパシタの搭載構造（図３０参照）を有する伝送線路を伝搬する信号の周波数と、信号の反射損失および信号の挿入損失との関係を示すグラフである。
【０１５１】
図３１において、信号の周波数と信号の反射損失との関係に着目すると、信号の周波数が増加するにしたがって、信号の反射損失も増加している。そして、次に、図３１において、信号の周波数と信号の挿入損失との関係に着目すると、信号の周波数が増加するにしたがって、信号の挿入損失も増加しているが、図３１の挿入損失を示すグラフから、関連技術において、０．２５ｄＢ（９７％）の透過帯域は、２０ＧＨｚ程度となっていることがわかる。このように、関連技術は、２０ＧＨｚ程度の透過帯域を有する信号伝送に対しては有効である。ところが、２０ＧＨｚを超える透過帯域を有する信号伝送では、伝送損失（反射損失および挿入損失）が大きくなってしまうので工夫が必要である。そこで、本実施の形態２においても、前記実施の形態１と同様に、２０ＧＨｚを超える透過帯域を有する信号伝送を差動配線で実現するにあたって、直流遮断キャパシタＣＡＰの寄生インダクタンスを取り除くのではなく、逆に積極的に利用することにより、差動配線における信号伝送性能を向上する工夫を施している。以下では、この工夫を施した本実施の形態２における配線構造について説明する。
【０１５２】
＜実施の形態２における差動配線の配線構造＞
図３２は、本実施の形態２における差動配線に直流遮断キャパシタを挿入した配線構造を示す平面図である。
【０１５３】
図３２において、伝送線路ＴＬ１と伝送線路ＴＬ３とは、互いに並行してｘ方向に延在しており、差動配線を構成している。同様に、伝送線路ＴＬ２と伝送線路ＴＬ４とは、互いに並行してｘ方向に延在しており、差動配線を構成している。そして、図３２に示すように、伝送線路ＴＬ１は、容量パッドＰＤ１と接続されている一方、伝送線路ＴＬ２は、容量パッドＰＤ２と接続されている。このとき、容量パッドＰＤ１と容量パッドＰＤ２とは、互いに離間して対向配置されており、容量パッドＰＤ１と容量パッドＰＤ２とに接続するように寄生インダクタンスを含む直流遮断キャパシタＣＡＰ１が設けられている。同様に、伝送線路ＴＬ３は、容量パッドＰＤ３と接続されている一方、伝送線路ＴＬ４は、容量パッドＰＤ４と接続されている。このとき、容量パッドＰＤ３と容量パッドＰＤ４とは、互いに離間して対向配置されており、容量パッドＰＤ３と容量パッドＰＤ４とに接続するように寄生インダクタンスを含む直流遮断キャパシタＣＡＰ２が設けられている。さらに、本実施の形態２において、図３２に示すように、差動配線の外周には、グランドパターンＧＰ１およびグランドパターンＧＰ２が設けられている。以上のようにして、本実施の形態２における配線構造が構成されていることになる。
【０１５４】
ここで、図３２に示すように、本実施の形態２における配線構造では、差動配線を構成する伝送線路ＴＬ１と伝送線路ＴＬ３との間のｙ方向の距離は「Ｅ２」となっており、同様に、差動配線を構成する伝送線路ＴＬ２と伝送線路ＴＬ４との間のｙ方向の距離も「Ｅ２」となっている。また、容量パッドＰＤ１と容量パッドＰＤ３との間のｙ方向の距離は、「Ｄ２」となっており、同様に、容量パッドＰＤ２と容量パッドＰＤ４との間のｙ方向の距離も「Ｄ２」となっている。このとき、図３２に示すように、本実施の形態２においては、距離「Ｄ２」が距離「Ｅ２」よりも小さくなっている。
【０１５５】
また、本実施の形態２における配線構造では、伝送線路ＴＬ１（ＴＬ３）とグランドパターンＧＰ１（ＧＰ２）との間のｙ方向の距離は「Ｆ２」となっており、同様に、伝送線路ＴＬ２（ＴＬ４）とグランドパターンＧＰ１（ＧＰ２）との間のｙ方向の距離も「Ｆ２」となっている。また、容量パッドＰＤ１（ＰＤ３）とグランドパターンＧＰ１（ＧＰ２）との間のｙ方向の距離は、「Ｇ２」となっており、同様に、容量パッドＰＤ２（ＰＤ４）とグランドパターンＧＰ１（ＧＰ２）との間のｙ方向の距離も「Ｇ２」となっている。
【０１５６】
図３２に示すように、本実施の形態２においては、距離「Ｇ２」が距離「Ｆ２」よりも小さくなっている。さらに、本実施の形態２における配線構造では、図３２に示すように、伝送線路ＴＬ１と伝送線路ＴＬ３との間の距離が、伝送線路ＴＬ１が容量パッドＰＤ１に接続し、かつ、伝送線路ＴＬ３が容量パッドＰＤ３に接続する位置まで一定となっている。同様に、本実施の形態２における配線構造では、伝送線路ＴＬ２と伝送線路ＴＬ４との間の距離が、伝送線路ＴＬ２が容量パッドＰＤ２に接続し、かつ、伝送線路ＴＬ４が容量パッドＰＤ４と接続する位置まで一定となっている。
【０１５７】
本実施の形態２における配線構造でも、特性インピーダンスを場所によって変化させることにより帯域通過フィルタを構成するという前記実施の形態１における基本思想が具現化されている。つまり、図３２において、容量パッドＰＤ１〜ＰＤ４のそれぞれのｙ方向の幅を直流遮断キャパシタＣＡＰ１（ＣＡＰ２）のｙ方向の幅よりも大きくすることにより、容量パッドＰＤ１〜ＰＤ４のそれぞれの平面積を大きくしている。これにより、例えば、容量パッドＰＤ１と容量パッドＰＤ３から構成される差動配線の特性インピーダンスを、伝送線路ＴＬ１と伝送線路ＴＬ３とから構成される差動配線の特性インピーダンスよりも小さくすることができる。この結果、本実施の形態２では、容量パッドＰＤ１〜ＰＤ４のそれぞれを帯域通過フィルタの構成要素とすることができる。
【０１５８】
ここで、帯域通過フィルタを構成するためは、容量パッドＰＤ１〜ＰＤ４のそれぞれの平面積を大きくする必要があるが、この平面積にも適切な範囲が存在する。ただし、本実施の形態２における配線構造では、容量パッドＰＤ１〜ＰＤ４のそれぞれの平面積を大きくする必要があるものの、前記実施の形態１における配線構造（シングルエンド構成）での適切な範囲（例えば、図２１の「０．２０ｍｍ２」〜「０．４０ｍｍ２」）に入るまで、容量パッドＰＤ１〜ＰＤ４のそれぞれの平面積を大きくする必要はない。
【０１５９】
なぜなら、本実施の形態２における配線構造では、例えば、容量パッドＰＤ１と容量パッドＰＤ３とは差動配線を構成し、図３２に示すように、差動配線を構成する容量パッドＰＤ１と容量パッドＰＤ３との間のｙ方向の幅「Ｄ２」を、差動配線を構成する伝送線路ＴＬ１と伝送線路ＴＬ３との間のｙ方向の幅「Ｅ２」よりも小さくしているからである。すなわち、差動配線の特性インピーダンスは、差動配線を構成する配線間の距離が小さくなればなるほど、差動配線の特性インピーダンスは、小さくなる。したがって、図３２に示すように、容量パッドＰＤ１と容量パッドＰＤ３との間のｙ方向の幅「Ｄ２」を、伝送線路ＴＬ１と伝送線路ＴＬ３との間のｙ方向の幅「Ｅ２」よりも小さくすることによって、容量パッドＰＤ１と容量パッドＰＤ３とから構成される差動配線の特性インピーダンスは、伝送線路ＴＬ１と伝送線路ＴＬ３とから構成される差動配線の特性インピーダンスよりも小さくなる。これにより、容量パッドＰＤ１〜ＰＤ４のそれぞれの平面積を、前記実施の形態１における配線構造での適切な範囲まで大きくしなくても、容量パッドＰＤ１と容量パッドＰＤ３との間のｙ方向の幅「Ｄ２」を小さくすることに起因する特性インピーダンスの低減効果との相乗効果によって、容量パッドＰＤ１と容量パッドＰＤ３とから構成される差動配線の特性インピーダンスを、帯域通過フィルタとして機能する範囲まで低減することができるのである。すなわち、本実施の形態２における配線構造では、容量パッドＰＤ１〜ＰＤ４のそれぞれの平面積を大きくすることに起因する特性インピーダンスの低減効果だけでなく、容量パッド間のｙ方向の距離を小さくすることに起因する特性インピーダンスの低減効果も利用することができるのである。
【０１６０】
さらに、本実施の形態２における配線構造では、容量パッドとグランドパターンとの間の距離「Ｇ２」を小さくすることによる、容量パッド間の相互インピーダンスに起因する特性インピーダンスの低減効果も利用している。
【０１６１】
この結果、本実施の形態２における配線構造では、単に、容量パッドＰＤ１〜ＰＤ４のそれぞれの平面積を大きくすることに起因する特性インピーダンスの低減効果だけを利用する場合に比べて、容量パッドＰＤ１〜ＰＤ４のそれぞれの平面積を小さくしながらも、帯域通過フィルタとして機能する範囲まで特性インピーダンスを低減することができる。これにより、本実施の形態２における配線構造によれば、差動配線から構成される配線構造の縮小化を図りながら、差動配線における信号伝送性能の向上を図ることができる。
【０１６２】
図３３は、本実施の形態２における差動配線を伝搬する信号の周波数と、信号の反射損失および信号の挿入損失との関係を示すグラフである。
【０１６３】
図３２に示す本実施の形態２における差動配線の配線構造では、直流遮断キャパシタＣＡＰ１（ＣＡＰ２）の寄生インダクタンスと、容量パッドＰＤ１〜ＰＤ４の容量とによって、帯域通過フィルタが構成される。これにより、図３３において、信号の周波数と信号の反射損失との関係に着目すると、帯域通過フィルタを構成することに起因して、反射損失が著しく低減される極が、例えば、２８ＧＨｚの周波数近傍に形成されていることがわかる。したがって、図３２に示すように、この周波数近傍の周波数帯域においても、反射損失が低減される。この結果、図３３において、信号の周波数と信号の挿入損失との関係に着目すると、信号の周波数が増加するにしたがって、信号の挿入損失も増加しているが、図３３の挿入損失を示すグラフから、本実施の形態２においては、０．２５ｄＢ（９７％）の透過帯域が、４０ＧＨｚ程度まで向上していることがわかる。すなわち、図３１に示す関連技術においては、０．２５ｄＢ（９７％）の透過帯域が、２０ＧＨｚ程度となっているのに対し、図３３に示す本実施の形態２においては、０．２５ｄＢ（９７％）の透過帯域が、４０ＧＨｚ程度まで向上していることがわかる。このことから、前記実施の形態１における基本思想を差動配線にも採用することにより、例えば、２０ＧＨｚを超える透過帯域を有する信号伝送での伝送損失（反射損失および挿入損失）を小さくすることができることがわかる。
【０１６４】
＜変形例１＞
本変形例１では、ラダーの段数が２段の帯域通過フィルタを構成することによって、広い透過帯域を実現する技術的思想について説明する。
【０１６５】
図３４は、本変形例１における差動配線を構成する配線構造を示す平面図である。
【０１６６】
図３４において、配線基板ＷＢの表面には、容量パッドＰＤ１と伝送線路ＴＬ１との両方に接続され、かつ、容量パッドＰＤ１と伝送線路ＴＬ１との間に設けられた構造部位ＳＰ１と、容量パッドＰＤ２と伝送線路ＴＬ２との両方に接続され、かつ、容量パッドＰＤ２と伝送線路ＴＬ２との間に設けられた構造部位ＳＰ２とが形成されている。さらに、配線基板ＷＢの表面には、容量パッドＰＤ３と伝送線路ＴＬ３との両方に接続され、かつ、容量パッドＰＤ３と伝送線路ＴＬ３との間に設けられた構造部位ＳＰ３と、容量パッドＰＤ４と伝送線路ＴＬ４との両方に接続され、かつ、容量パッドＰＤ４と伝送線路ＴＬ４との間に設けられた構造部位ＳＰ４とが形成されている。
【０１６７】
そして、図３４に示すように、構造部位ＳＰ１のｙ方向の幅は、伝送線路ＴＬ１のｙ方向の幅よりも小さく、かつ、構造部位ＳＰ２のｙ方向の幅は、伝送線路ＴＬ２のｙ方向の幅よりも小さくなっている。同様に、構造部位ＳＰ３のｙ方向の幅は、伝送線路ＴＬ３のｙ方向の幅よりも小さく、かつ、構造部位ＳＰ４のｙ方向の幅は、伝送線路ＴＬ４のｙ方向の幅よりも小さくなっている。これにより、例えば、構造部位ＳＰ１（ＳＰ２）と構造部位ＳＰ３（ＳＰ４）とからなる差動配線の特性インピーダンスを、伝送線路ＴＬ１（ＴＬ２）と伝送線路ＴＬ３（ＴＬ４）とからなる差動配線の特性インピーダンスよりも大きくすることができる。そして、本変形例１では、容量パッドＰＤ１〜ＰＤ４のそれぞれの平面積を大きくすることに起因する特性インピーダンスの低減効果と、容量パッド間のｙ方向の距離を小さくすることに起因する特性インピーダンスの低減効果とを利用している。これにより、本変形例１では、容量パッドＰＤ１（ＰＤ２）と容量パッドＰＤ３（ＰＤ４）とからなる差動配線の特性インピーダンスを、伝送線路ＴＬ１（ＴＬ２）と伝送線路ＴＬ３（ＴＬ４）とからなる差動配線の特性インピーダンスよりも小さくすることができる。このようにして、本変形例１においては、入力端と出力端との間において、特性インピーダンスを場所によって変化させる構成が実現されて、ラダーの段数が２段の帯域通過フィルタが実現される。すなわち、直流遮断キャパシタＣＡＰと容量パッドＰＤ１（ＰＤ２）と構造部位ＳＰ１（ＳＰ２）とによって、ラダーの段数が２段の帯域通過フィルタが実現される。
【０１６８】
図３５は、本変形例１における差動配線において、信号の周波数と反射損失および信号の周波数と挿入損失の関係を示すグラフである。
【０１６９】
図３５において、信号の周波数と反射損失に着目すると、「４１ＧＨｚ」の周波数と「５４ＧＨｚ」の周波数で、反射損失が著しく低減していることがわかる。つまり、本変形例１におけるラダーの段数が２段の帯域通過フィルタでは、ＤＣ点（周波数が０）を除いて、反射損失が著しく低減する２つの極が形成されるのである。これにより、図３５に示すように、６０ＧＨｚまで反射損失が低減するのである。つまり、本変形例１のように、ラダーの段数が２段の帯域通過フィルタでは、ＤＣ点（周波数が０）を除いて、反射損失が著しく低減する２つの極が形成される。この結果、例えば、図３３と図３５を比較するとわかるように、ＤＣ点（周波数が０）を除いて、反射損失が著しく低減する極の数が多い帯域通過フィルタでは、広い周波数帯域にわたって、反射損失を低減することができるのである。これにより、図３５において、信号の周波数と挿入損失に着目すると、６０ＧＨｚの周波数まで、０．２５ｄＢ（９７％）の透過帯域を確保することができる。このように、ラダーの段数が２段の帯域通過フィルタは、ラダーの段数が１段の帯域通過フィルタに比べて、反射損失が著しく低減する極が１つ増えることから、広い周波数帯域にわたって、反射損失を低減できる結果、信号の透過帯域の広域化を図ることができる。
【０１７０】
＜変形例２＞
続いて、実施の形態２における変形例２について説明する。この実施の形態２における変形例２は、前記実施の形態１における変形例２に対応した技術的思想である。
【０１７１】
図３６は、本変形例２における差動配線を構成する配線構造を示す平面図である。
【０１７２】
図３６において、配線基板ＷＢの表面には、容量パッドＰＤ１と伝送線路ＴＬ１との両方に接続され、かつ、容量パッドＰＤ１と伝送線路ＴＬ１との間に設けられた構造部位ＳＰ１と、容量パッドＰＤ２と伝送線路ＴＬ２との両方に接続され、かつ、容量パッドＰＤ２と伝送線路ＴＬ２との間に設けられた構造部位ＳＰ２とが形成されている。さらに、配線基板ＷＢの表面には、容量パッドＰＤ３と伝送線路ＴＬ３との両方に接続され、かつ、容量パッドＰＤ３と伝送線路ＴＬ３との間に設けられた構造部位ＳＰ３と、容量パッドＰＤ４と伝送線路ＴＬ４との両方に接続され、かつ、容量パッドＰＤ４と伝送線路ＴＬ４との間に設けられた構造部位ＳＰ４とが形成されている。
【０１７３】
さらに、図３６では図示されないが、配線基板ＷＢの内部には、第１内部配線が形成された第１配線層と、第１配線層上に設けられ、かつ、第２内部配線が形成された第２配線層と、第３内部配線が形成された第３配線層と、第３配線層上に設けられ、かつ、第４内部配線が形成された第４配線層とが設けられている。
【０１７４】
このとき、本変形例２では、平面視において、第１配線層に形成されている第１内部配線が、容量パッドＰＤ１および容量パッドＰＤ２と重なる部分を有するとともに、平面視において、第２配線層に形成されている第２内部配線が、容量パッドＰＤ１および容量パッドＰＤ２と重なる部分を有する。同様に、平面視において、第３配線層に形成されている第３内部配線は、容量パッドＰＤ３および容量パッドＰＤ４と重なる部分を有するとともに、平面視において、第４配線層に形成されている第４内部配線が、容量パッドＰＤ３および容量パッドＰＤ４と重なる部分を有する。
【０１７５】
図３７は、本変形例２の容量パッド構造において、信号の周波数と反射損失および信号の周波数と挿入損失の関係を示すグラフである。図３７において、横軸は、信号の周波数を示しており、縦軸は、反射損失と挿入損失とを示している。図３７に示すように、信号に周波数が「４０ＧＨｚ」の場所に反射損失が著しく低減される極が存在することがわかる。本変形例２において、この極は、構造部位ＳＰ１〜ＳＰ４に起因する極を、容量パッドＰＤ１〜ＰＤ４に起因する極に一致させたものである。図３７において、信号の周波数と挿入損失に着目すると、４４ＧＨｚの周波数まで、０．２５ｄＢ（９７％）の透過帯域を確保することができることがわかる。したがって、本変形例２においても、実施の形態２と同様に、４０ＧＨｚの透過帯域を確保することができることがわかる。
【０１７６】
特に、本変形例２における配線構造では、容量パッドＰＤ１〜ＰＤ４のそれぞれの平面積を大きくすることなく、容量パッド間のｙ方向の距離を小さくすることに起因する特性インピーダンスの低減効果と、内部配線（上層内部配線）と容量パッドＰＤ１〜ＰＤ４との間の寄生容量の増加に起因する特性インピーダンスの低減効果とを利用している。これにより、本変形例２において、帯域通過フィルタの構成に適する範囲まで、容量パッドからなる差動配線の特性インピーダンスを低減することができる。これにより、本変形例２によれば、差動配線から構成される配線構造の縮小化を図りながら、差動配線における信号伝送性能の向上を図ることができる。
【０１７７】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１７８】
前記実施の形態は、以下の形態を含む。
【０１７９】
（付記１）（基本思想）
配線基板を含む、半導体装置であって、
前記配線基板は、
高周波信号が伝搬する第１配線と、
前記第１配線と接続された第１容量パッドと、
前記第１容量パッドと離間して対向配置された第２容量パッドと、
前記第２容量パッドと接続された第２配線と、
前記第１容量パッドと前記第２容量パッドの両方に接続され、かつ、寄生インダクタンスを含む容量部品と、
を有し、
前記第１配線と前記第２配線との間の伝送線路は、
前記第１容量パッドと、
前記第２容量パッドと、
前記容量部品と、
を含み、
前記伝送線路の特性インピーダンスを場所によって変化させることにより、前記伝送線路を帯域通過フィルタとして機能させる、半導体装置。
【０１８０】
（付記２）（差動配線）
配線基板を含む、半導体装置であって、
前記配線基板は、
第１方向に延在する第１配線と、
前記第１配線と電気的に接続された第１容量パッドと、
前記第１容量パッドと離間して対向配置された第２容量パッドと、
前記第２容量パッドと電気的に接続され、かつ、前記第１方向に延在する第２配線と、
前記第１容量パッドと前記第２容量パッドの両方に接続され、かつ、寄生インダクタンスを含む第１容量部品と、
前記第１配線と並行して前記第１方向に延在する第３配線と、
前記第３配線と電気的に接続された第３容量パッドと、
前記第３容量パッドと離間して対向配置された第４容量パッドと、
前記第４容量パッドと電気的に接続され、かつ、前記第２配線と並行して前記第１方向に延在する第４配線と、
前記第３容量パッドと前記第４容量パッドの両方に接続され、かつ、寄生インダクタンスを含む第２容量部品と、
を有し、
前記第１配線と前記第３配線とは、差動配線を構成し、
前記第２配線と前記第４配線とは、差動配線を構成し、
前記第１方向と直交する第２方向において、
前記第１容量パッドと前記第３容量パッドとの間の距離は、前記第１配線と前記第３配線との間の距離よりも小さく、
前記第１方向と直交する第２方向において、
前記第２容量パッドと前記第４容量パッドとの間の距離は、前記第２配線と前記第４配線との間の距離よりも小さい、半導体装置。
【０１８１】
（付記３）
付記２に記載の半導体装置において、
前記第１配線と前記第３配線との間の距離は、一定であり、
前記第２配線と前記第４配線との間の距離も、一定である、半導体装置。
【０１８２】
（付記４）
付記２に記載の半導体装置において、
前記配線基板は、さらに、
前記第３配線および前記第４配線並びに前記第３容量パッドおよび前記第４容量パッドよりも、前記第１配線および前記第２配線並びに前記第１容量パッドおよび前記第２容量パッドに近接配置された第１グランドパターンと、
前記第１配線および前記第２配線並びに前記第１容量パッドおよび前記第２容量パッドよりも、前記第３配線および前記第４配線並びに前記第３容量パッドおよび前記第４容量パッドに近接配置された第２グランドパターンと、
を有し、
前記第２方向において、
前記第１グランドパターンと前記第１容量パッドとの間の距離は、前記第１グランドパターンと前記第１配線との間の距離よりも小さく、
前記第２方向において、
前記第１グランドパターンと前記第２容量パッドとの間の距離は、前記第１グランドパターンと前記第２配線との間の距離よりも小さく、
前記第２方向において、
前記第２グランドパターンと前記第３容量パッドとの間の距離は、前記第２グランドパターンと前記第３配線との間の距離よりも小さく、
前記第２方向において、
前記第２グランドパターンと前記第４容量パッドとの間の距離は、前記第２グランドパターンと前記第４配線との間の距離よりも小さい、半導体装置。
【０１８３】
（付記５）
付記２に記載の半導体装置において、
前記配線基板は、
前記第１容量パッドと前記第１配線との両方に接続され、かつ、前記第１容量パッドと前記第１配線との間に設けられた第１構造部位と、
前記第２容量パッドと前記第２配線との両方に接続され、かつ、前記第２容量パッドと前記第２配線との間に設けられた第２構造部位と、
前記第３容量パッドと前記第３配線との両方に接続され、かつ、前記第３容量パッドと前記第３配線との間に設けられた第３構造部位と、
前記第４容量パッドと前記第４配線との両方に接続され、かつ、前記第４容量パッドと前記第４配線との間に設けられた第４構造部位と、
を有し、
前記第２方向における前記第１構造部位の幅は、前記第２方向における前記第１配線の幅よりも小さく、
前記第２方向における前記第２構造部位の幅は、前記第２方向における前記第２配線の幅よりも小さく、
前記第２方向における前記第３構造部位の幅は、前記第２方向における前記第３配線の幅よりも小さく、
前記第２方向における前記第４構造部位の幅は、前記第２方向における前記第４配線の幅よりも小さい、半導体装置。
【０１８４】
（付記６）
付記２に記載の半導体装置において、
前記配線基板には、
前記配線基板の内部に設けられた第１配線層と、
前記配線基板の内部に設けられ、かつ、前記第１配線層上に設けられた第２配線層と、
前記配線基板の内部に設けられた第３配線層と、
前記配線基板の内部に設けられ、かつ、前記第３配線層上に設けられた第４配線層と、
前記配線基板の表面に設けられた前記第１配線と、
前記配線基板の表面に設けられた前記第２配線と、
前記配線基板の表面に設けられた前記第３配線と、
前記配線基板の表面に設けられた前記第４配線と、
前記配線基板の前記表面に設けられた前記第１容量パッドと、
前記配線基板の前記表面に設けられた前記第２容量パッドと、
前記配線基板の前記表面に設けられた前記第３容量パッドと、
前記配線基板の前記表面に設けられた前記第４容量パッドと、
前記配線基板の前記表面に設けられた前記第１構造部位と、
前記配線基板の前記表面に設けられた前記第２構造部位と、
前記配線基板の前記表面に設けられた前記第３構造部位と、
前記配線基板の前記表面に設けられた前記第４構造部位と、
が形成され、
平面視において、前記第１配線層に形成されている第１内部配線は、前記第１容量パッドおよび前記第２容量パッドと重なる部分を有し、
平面視において、前記第２配線層に形成されている第２内部配線は、前記第１容量パッドおよび前記第２容量パッドと重なる部分を有し、
平面視において、前記第３配線層に形成されている第３内部配線は、前記第３容量パッドおよび前記第４容量パッドと重なる部分を有し、
平面視において、前記第４配線層に形成されている第４内部配線は、前記第３容量パッドおよび前記第４容量パッドと重なる部分を有する、半導体装置。
【符号の説明】
【０１８５】
ＣＡＰ  直流遮断キャパシタ
ＣＡＰ１  直流遮断キャパシタ
ＣＡＰ２  直流遮断キャパシタ
ＰＤ１  容量パッド
ＰＤ２  容量パッド
ＰＤ３  容量パッド
ＰＤ４  容量パッド
ＳＡ  半導体装置
ＳＰ１  構造部位
ＳＰ２  構造部位
ＳＰ３  構造部位
ＳＰ４  構造部位
ＴＬ１  伝送線路
ＴＬ２  伝送線路
ＴＬ３  伝送線路
ＴＬ４  伝送線路
ＷＢ  配線基板
【図１】
2020077729.tif 000003
【図２】
2020077729.tif 000004
【図３】
2020077729.tif 000005
【図４】
2020077729.tif 000006
【図５】
2020077729.tif 000007
【図６】
2020077729.tif 000008
【図７】
2020077729.tif 000009
【図８】
2020077729.tif 000010
【図９】
2020077729.tif 000011
【図１０】
2020077729.tif 000012
【図１１】
2020077729.tif 000013
【図１２】
2020077729.tif 000014
【図１３】
2020077729.tif 000015
【図１４】
2020077729.tif 000016
【図１５】
2020077729.tif 000017
【図１６】
2020077729.tif 000018
【図１７】
2020077729.tif 000019
【図１８】
2020077729.tif 000020
【図１９】
2020077729.tif 000021
【図２０】
2020077729.tif 000022
【図２１】
2020077729.tif 000023
【図２２】
2020077729.tif 000024
【図２３】
2020077729.tif 000025
【図２４】
2020077729.tif 000026
【図２５】
2020077729.tif 000027
【図２６】
2020077729.tif 000028
【図２７】
2020077729.tif 000029
【図２８】
2020077729.tif 000030
【図２９】
2020077729.tif 000031
【図３０】
2020077729.tif 000032
【図３１】
2020077729.tif 000033
【図３２】
2020077729.tif 000034
【図３３】
2020077729.tif 000035
【図３４】
2020077729.tif 000036
【図３５】
2020077729.tif 000037
【図３６】
2020077729.tif 000038
【図３７】
2020077729.tif 000039