(57)【要約】【課題】  信頼性を向上する磁気ディスク装置を提供することである。【解決手段】  本実施形態に係る磁気ディスク装置は、ディスクと、前記ディスクに対してデータをライトし、前記ディスクからデータをリードする第１ヘッド及び第２ヘッドと、前記第１ヘッドを有する第１アクチュエータと、前記第２ヘッドを有する第２アクチュエータと、前記第１ヘッド、前記第２ヘッド、前記第１アクチュエータ、及び第２アクチュエータを制御する第１コントローラ及び第２コントローラと、電源からの電力供給が遮断した際に電力を供給する補助電源と、前記電源からの電力供給の遮断を検出した際に前記補助電源から前記第２コントローラへの電力供給を低減させる電源検出部と、を備える。【選択図】  図１
2020155173.tif 000002
【特許請求の範囲】
【請求項１】
ディスクと、
前記ディスクに対してデータをライトし、前記ディスクからデータをリードする第１ヘッド及び第２ヘッドと、
前記第１ヘッドを有する第１アクチュエータと、
前記第２ヘッドを有する第２アクチュエータと、
前記第１ヘッド、前記第２ヘッド、前記第１アクチュエータ、及び第２アクチュエータを制御する第１コントローラ及び第２コントローラと、
電源からの電力供給が遮断した際に電力を供給する補助電源と、
前記電源からの電力供給の遮断を検出した際に前記補助電源から前記第２コントローラへの電力供給を低減させる電源検出部と、を備える磁気ディスク装置。
【請求項２】
前記電源、前記補助電源及び前記第１コントローラに電気的に接続され、前記第１コントローラに電力を供給する第１電力供給部と、
前記電源、前記補助電源及び前記第２コントローラに電気的に接続され、前記第２コントローラに電力を供給する第２電力供給部と、を備え、
前記電源検出部は、前記電源からの電力供給の遮断を検出した場合に前記第２電力供給部を停止する、請求項１に記載の磁気ディスク装置。
【請求項３】
前記第２電力供給部は、Ｅｎａｂｌｅピンを有し、
前記電源検出部は、前記Ｅｎａｂｌｅピンに電気的に接続され、前記電源からの電力供給の遮断を検出した際に前記ＥｎａｂｌｅピンにＦａｕｌｔ信号を出力する、請求項２に記載の磁気ディスク装置。
【請求項４】
前記補助電源は、低電圧誤動作防止機能が動作する第１電圧に達する前に前記第１電力供給部に電力を供給する、請求項３に記載の磁気ディスク装置。
【請求項５】
前記電源、前記補助電源及び前記第１コントローラに電気的に接続され、前記第１コントローラに電力を供給する第１電力供給部と、
前記電源、前記補助電源及び前記第２コントローラに電気的に接続され、前記第２コントローラに電力を供給する第２電力供給部と、を備え、
前記第１コントローラは、前記電源からの電力供給が遮断した場合に前記第２電力供給部を停止する、請求項１に記載の磁気ディスク装置。
【請求項６】
前記第２電力供給部は、Ｅｎａｂｌｅピンを有し、
前記電源検出部は、前記電源からの電力供給の遮断を検出した際に前記第１コントローラにＦａｕｌｔ信号を出力し、
前記第１コントローラは、ＧＰＩＯピンを有し、ＧＰＩＯピンを介して前記Ｅｎａｂｌｅピンに電気的に接続され、前記電源検出部から前記Ｆａｕｌｔ信号を受けた際に前記ＧＰＩＯピンを介して前記Ｅｎａｂｌｅピンに信号を出力する、請求項５に記載の磁気ディスク装置。
【請求項７】
前記電源検出部は、前記電源からの電力供給の遮断を検出した場合に前記第２コントローラを停止する、請求項１に記載の磁気ディスク装置。
【請求項８】
前記第２コントローラは、Ｒｅｓｅｔピンを有し、
前記電源検出部は、前記Ｒｅｓｅｔピンに電気的に接続され、前記電源からの電力供給の遮断を検出した際に前記ＲｅｓｅｔピンにＦａｕｌｔ信号を出力する、請求項７に記載の磁気ディスク装置。
【請求項９】
前記第１コントローラは、第１リードライトチャネルを有し、
前記第２コントローラは、第２リードライトチャネルを有し、
前記電源検出部は、前記電源からの電力供給の遮断を検出した場合に前記第１リードライトチャネル及び前記第２リードライトチャネルを停止する、請求項１に記載の磁気ディスク装置。
【請求項１０】
前記第１リードライトチャネルは、第１Ｅｎａｂｌｅピンを有し、
前記第２リードライトチャネルは、第２Ｅｎａｂｌｅピンを有し、
前記電源検出部は、前記電源からの電力供給の遮断を検出した場合に前記第１Ｅｎａｂｌｅピン及び前記第２ＥｎａｂｌｅピンにＦａｕｌｔ信号を出力する、請求項９に記載の磁気ディスク装置。
【請求項１１】
前記第１コントローラに電気的に接続されている揮発性メモリと、
前記第１コントローラに電気的に接続されている不揮発性メモリと、を備える、請求項１乃至１０のいずれか１項に記載の磁気ディスク装置。
【請求項１２】
ディスクと、
前記ディスクに対してデータをライトし、前記ディスクからデータをリードする第１ヘッド及び第２ヘッドと、
前記第１ヘッドを有する第１アクチュエータと、
前記第２ヘッドを有する第２アクチュエータと、
第１Ｅｎａｂｌｅピンを有する第１リードライトチャネルを有する第１コントローラと
第２Ｅｎａｂｌｅピンを有する第２リードライトチャネルを有する第２コントローラと、
電源からの電力供給が遮断した際に電力を供給する補助電源と、
前記電源からの電力供給の遮断を検出し、前記第１Ｅｎａｂｌｅピン及び第２Ｅｎａｂｌｅピンに電気的に接続されている電源検出部と、を備える磁気ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気ディスク装置に関する。
【背景技術】
【０００２】
近年、磁気ディスク装置の記録容量の増大に伴い、磁気ディスクの枚数も増加している。磁気ディスクの増加に対応するために、複数、例えば、２つのアクチュエータを有する、いわゆる、マルチアクチュエータ磁気ディスク装置が提案されている。マルチアクチュエータ磁気ディスク装置は、複数のアクチュエータをそれぞれ独立して制御するために複数のコントローラを備えているため、アクチュエータが１つの通常の磁気ディスク装置よりも消費電力が大きくなり得る。そのため、マルチアクチュエータ磁気ディスク装置では、電源からの電力供給が遮断又は低下した際に急峻な電圧降下によりPower Loss Protection（ＰＬＰ）処理が中断する可能性がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第６６０３６４０号明細書
【特許文献２】特開２０１６−１１９００３号公報
【特許文献３】特許第５２２９３２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態が解決しようとする課題は、信頼性を向上する磁気ディスク装置を提供することである。
【課題を解決するための手段】
【０００５】
本実施形態に係る磁気ディスク装置は、ディスクと、前記ディスクに対してデータをライトし、前記ディスクからデータをリードする第１ヘッド及び第２ヘッドと、前記第１ヘッドを有する第１アクチュエータと、前記第２ヘッドを有する第２アクチュエータと、前記第１ヘッド、前記第２ヘッド、前記第１アクチュエータ、及び第２アクチュエータを制御する第１コントローラ及び第２コントローラと、電源からの電力供給が遮断した際に電力を供給する補助電源と、前記電源からの電力供給の遮断を検出した際に前記補助電源から前記第２コントローラへの電力供給を低減させる電源検出部と、を備える。
【０００６】
本実施形態に係る磁気ディスク装置は、ディスクと、前記ディスクに対してデータをライトし、前記ディスクからデータをリードする第１ヘッド及び第２ヘッドと、前記第１ヘッドを有する第１アクチュエータと、前記第２ヘッドを有する第２アクチュエータと、第１Ｅｎａｂｌｅピンを有する第１リードライトチャネルを有する第１コントローラと第２Ｅｎａｂｌｅピンを有する第２リードライトチャネルを有する第２コントローラと、電源からの電力供給が遮断した際に電力を供給する補助電源と、前記電源からの電力供給の遮断を検出し、前記第１Ｅｎａｂｌｅピン及び第２Ｅｎａｂｌｅピンに電気的に接続されている電源検出部と、を備える。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１実施形態に係る磁気ディスク装置の構成を示すブロック図である。
【図２】図２は、第１実施形態に係るＰＬＰ回路の一例を示すブロック図である。
【図３】図３は、図２に示したＰＬＰ回路のＰＬＰ処理の一例を示すタイミングチャートである。
【図４】図４は、第２実施形態に係るＰＬＰ回路の一例を示すブロック図である。
【図５】図５は、図４に示したＰＬＰ回路のＰＬＰ処理の一例を示すタイミングチャートである。
【図６】図６は、第３実施形態に係るＰＬＰ回路の一例を示すブロック図である。
【図７】図７は、図６に示したＰＬＰ回路のＰＬＰ処理の一例を示すタイミングチャートである。
【図８】図８は、第４実施形態に係るＰＬＰ回路の一例を示すブロック図である。
【図９】図９は、図８に示したＰＬＰ回路のＰＬＰ処理の一例を示すタイミングチャートである。
【図１０】図１０は、第５実施形態に係る磁気ディスク装置の構成を示すブロック図である。
【図１１】図１１は、第５実施形態に係るＰＬＰ回路の一例を示すブロック図である。
【発明を実施するための形態】
【０００８】
以下、実施の形態について図面を参照して説明する。なお、図面は、一例であって、発明の範囲を限定するものではない。  
（第１実施形態）  
図１は、第１実施形態に係る磁気ディスク装置１の構成を示すブロック図である。  
磁気ディスク装置１は、後述するヘッドディスクアセンブリ（ＨＤＡ）と、ドライバＩＣ２０と、ヘッドアンプ集積回路（以下、ヘッドアンプＩＣ、又はプリアンプ）３０と、揮発性メモリ７０と、バッファメモリ（バッファ）８０と、不揮発性メモリ９０と、１チップの集積回路であるシステムコントローラ１３０とを備える。また、磁気ディスク装置１は、ホストシステム（以下、単に、ホストと称する）１００と接続される。磁気ディスク装置１は、複数、例えば、２つの後述するアクチュエータ１６を有するマルチアクチュエータ磁気ディスク装置である。なお、磁気ディスク装置１は、２より多くのアクチュエータ１６を有していてもよい。また、磁気ディスク装置１は、１つのアクチュエータ１６を有する通常の磁気ディスク装置であってもよい。
【０００９】
ＨＤＡは、磁気ディスク（以下、ディスクと称する）１０と、スピンドルモータ（以下、ＳＰＭと称する）１２と、ヘッド１５を搭載しているアーム１３と、ボイスコイルモータ（以下、ＶＣＭと称する）１４とを有する。ディスク１０は、スピンドルモータ１２に取り付けられ、スピンドルモータ１２の駆動により回転する。アーム１３は、例えば、アーム１３Ａ及び１３Ｂを有している。ＶＣＭ１４は、例えば、ＶＣＭ１４Ａ及び１４Ｂを有している。ヘッド１５は、例えば、ヘッド１５Ａ及び１５Ｂを有している。アーム１３Ａ及びＶＣＭ１４Ａは、アクチュエータ１６Ａを構成している。アーム１３Ｂ及びＶＣＭ１４Ｂは、アクチュエータ１６Ｂを構成している。アクチュエータ１６Ａは、ＶＣＭ１４Ａの駆動により、アーム１３Ａに搭載されているヘッド１５Ａをディスク１０上の目標位置まで移動制御する。アクチュエータ１６Ｂは、ＶＣＭ１４Ｂの駆動により、アーム１３Ｂに搭載されているヘッド１５Ｂをディスク１０上の目標位置まで移動制御する。アクチュエータ１６Ａ及び１６Ｂは、共通の枢軸に取り付けられ、枢軸の回りで互いに独立して回動することができる。ディスク１０は、２つ以上の数が設けられていてもよい。ヘッド１５Ａ及び１５Ｂは、それぞれ、２つの以上のヘッドを有していてもよい。アーム１３、ＶＣＭ１４、及びヘッド１５は、３つ以上の数が設けられてもよい。
【００１０】
ディスク１０は、そのデータをライト可能な領域に、ユーザから利用可能なユーザデータ領域１０ａと、システム管理に必要な情報をライトするシステムエリア１０ｂとが割り当てられている。以下、ディスク１０の半径方向に直交する方向を円周方向と称する。  
ヘッド１５Ａは、スライダを本体として、当該スライダに実装されているライトヘッド１５ＷＡとリードヘッド１５ＲＡとを備える。ヘッド１５Ｂは、スライダを本体として、当該スライダに実装されているライトヘッド１５ＷＢとリードヘッド１５ＲＢとを備える。ライトヘッド１５ＷＡ及び１５ＷＢは、ディスク１０上にデータをライトする。リードヘッド１５ＲＡ及び１５ＲＢは、ディスク１０上のデータトラックに記録されているデータをリードする。
【００１１】
ドライバＩＣ２０は、システムコントローラ１３０（詳細には、後述するＭＰＵ６０）の制御に従って、ＳＰＭ１２およびＶＣＭ１４の駆動を制御する。ドライバＩＣ２０は、バックアップ電源であるＰＬＰ電源（補助電源）２１を有している。ＰＬＰ電源２１は、磁気ディスク装置１の電源（以下、単に、電源と称する）から供給される電力が遮断、又は電源から供給される電力が低下した場合に、磁気ディスク装置１の必要最小限の動作を維持するために必要な電力を供給する。  
ヘッドアンプＩＣ（プリアンプ）３０は、リードアンプ及びライトドライバを備えている。リードアンプは、ディスク１０からリードされたリード信号を増幅して、システムコントローラ１３０（詳細には、後述するリード／ライト（Ｒ／Ｗ）チャネル４０）に出力する。ライトドライバは、Ｒ／Ｗチャネル４０から出力される信号に応じたライト電流をヘッド１５に出力する。
【００１２】
揮発性メモリ７０は、電力供給が断たれると保存しているデータが失われる半導体メモリである。揮発性メモリ７０は、磁気ディスク装置１の各部での処理に必要なデータ等を格納する。揮発性メモリ７０は、例えば、ＤＲＡＭ（Dynamic Random Access Memory）、又はＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）である。  
バッファメモリ８０は、磁気ディスク装置１とホスト１００との間で送受信されるデータ等を一時的に記録する半導体メモリである。なお、バッファメモリ８０は、揮発性メモリ７０と一体に構成されていてもよい。バッファメモリ８０は、例えば、ＤＲＡＭ、ＳＲＡＭ（Static Random Access Memory）、ＳＤＲＡＭ、ＦｅＲＡＭ（Ferroelectric Random Access memory）、又はＭＲＡＭ（Magnetoresistive Random Access Memory）等である。  
不揮発性メモリ９０は、電力供給が断たれても保存しているデータを記録する半導体メモリである。不揮発性メモリ９０は、例えば、ＮＯＲ型またはＮＡＮＤ型のフラッシュＲＯＭ（Flash Read Only Memory :ＦＲＯＭ）である。
【００１３】
システムコントローラ（コントローラ）１３０は、例えば、複数の素子が単一チップに集積されたSystem-on-a-Chip(ＳｏＣ)と称される大規模集積回路（ＬＳＩ）を用いて実現される。システムコントローラ１３０は、ドライバＩＣ２０、ヘッドアンプＩＣ３０、揮発性メモリ７０、バッファメモリ８０、不揮発性メモリ９０、及びホストシステム１００に電気的に接続されている。システムコントローラ１３０は、例えば、システムコントローラ１３０Ａ及び１３０Ｂを有している。図１に示した例では、システムコントローラ１３０Ａは、揮発性メモリ７０、バッファメモリ（バッファ）８０、及び不揮発性メモリ９０に電気的に接続されている。
【００１４】
図２は、本実施形態に係るＰＬＰ回路ＣＲＴの一例を示すブロック図である。  
ＰＬＰ回路ＣＲＴは、ＰＬＰ処理を実行するための回路である。ＰＬＰ回路ＣＲＴは、例えば、ＰＬＰ電源２１と、バッファメモリ８０と、不揮発性メモリ９０と、システムコントローラ１３０Ａ及び１３０Ｂと、電源２０１と、レギュレータ（Regulator）２０２と、サーボコンポーネント（ＳＶＣ）２０３と、レギュレータ（Slave Regulator）２０４と、を備えている。以下、レギュレータ２０２を電力供給部２０２と称し、ＳＶＣ２０３を電源検出部２０３と称し、レギュレータ２０４を電力供給部２０４と称する場合もある。なお、ＰＬＰ回路ＣＲＴは、揮発性メモリ７０をさらに有していてもよい。
【００１５】
電源２０１は、例えば、５Ｖ電子ヒューズ(５Ｖ ｅＦｕｓｅ)である。電源２０１は、レギュレータ２０２、ＳＶＣ２０３、及びレギュレータ２０４に電気的に接続されている。電源２０１は、レギュレータ２０２、ＳＶＣ２０３、及びレギュレータ２０４に電源（電力）を供給する。例えば、電源２０１は、電圧が５Ｖの電力をレギュレータ２０２、ＳＶＣ２０３、及びレギュレータ２０４にそれぞれ供給する。  
レギュレータ２０２は、ＤＣＤＣ  ＥｎａｂｌｅピンＥＮ１を有している。レギュレータ２０２は、例えば、レギュレータ２０４に対してマスターレギュレータに相当する。レギュレータ２０２は、システムコントローラ１３０Ａに電気的に接続されている。レギュレータ２０２は、所定の電圧又は電流、例えば、一定の電圧をシステムコントローラ１３０Ａに出力する。例えば、レギュレータ２０２は、１Ｖの電圧をシステムコントローラ１３０Ａに出力する。
【００１６】
ＳＶＣ２０３は、ＰＬＰ電源２１、電源２０１、レギュレータ２０２のＤＣＤＣ  ＥｎａｂｌｅピンＥＮ１、システムコントローラ１３０Ａ、システムコントローラ１３０Ｂ、及びレギュレータ２０４のＥｎａｂｌｅピンＥＮ２に電気的に接続されている。例えば、ＳＶＣ２０３は、１．８Ｖの電圧及び１．５Ｖの電圧をシステムコントローラ１３０Ａ及び１３０Ｂにそれぞれ出力している。電源２０１からの電力供給の遮断又は低下を検出した場合に、ＳＶＣ２０３は、少なくともシステムコントローラ１３０Ｂへの電力供給を低減する。電源２０１からの電力供給の遮断及び低下を検出した場合、ＳＶＣ２０３は、例えば、レギュレータ２０４、システムコントローラ１３０Ａ及び１３０ＢにＦａｕｌｔ信号を出力する。電源２０１からの電力供給の遮断及び低下を検出した場合、ＳＶＣ２０３は、ＰＬＰ電源２１を起動するための信号（以下、起動信号と称する）をＰＬＰ電源に出力する。
【００１７】
レギュレータ２０４は、ＥｎａｂｌｅピンＥＮ２を有している。レギュレータ２０４は、レギュレータ２０２に対してスレーブレギュレータに相当する。レギュレータ２０４は、システムコントローラ１３０Ｂに電気的に接続されている。レギュレータ２０４は、所定の電圧又は電流、例えば、一定の電圧をシステムコントローラ１３０Ｂに出力する。例えば、レギュレータ２０４は、１Ｖの電圧をシステムコントローラ１３０Ｂに出力する。レギュレータ２０４は、ＳＶＣ２０３からＥｎａｂｌｅピンＮＥ２にＦａｕｌｔ信号を受けた場合に動作を停止する（Disableにする）。  
ＰＬＰ電源２１は、図１に示したスピンドルモータ１２から供給される逆起電力と図示しないコンデンサの保有電荷等により構成されている。ＰＬＰ電源２１は、レギュレータ２０２、ＳＶＣ２０３、及びレギュレータ２０４に電気的に接続されている。ＳＶＣ２０３から起動信号を受けた場合、ＰＬＰ電源２１は、起動し、少なくともレギュレータ２０２に電源を供給する。
【００１８】
バッファメモリ８０は、システムコントローラ１３０Ａに接続されている。バッファメモリ８０は、キャッシュデータ、例えば、ホスト１００からディスク１０にライトすることを指示されたライトデータの内のディスク１０にライトしていないデータ等を一時的に記録している。なお、バッファメモリ８０は、揮発メモリ７０に含まれていてもよい。また、バッファメモリ８０の替わりに揮発メモリ７０がシステムコントローラ１３０Ａに接続されていてもよい。  
不揮発性メモリ９０は、システムコントローラ１３０Ａに接続されている。電源２０１からの電力供給の遮断及び低下を検出した場合、不揮発性メモリ９０は、バッファメモリ８０に記録されていたキャッシュデータを記録する。
【００１９】
システムコントローラ１３０Ａは、例えば、システムコントローラ１３０Ｂに対してマスターＳｏＣに相当する。システムコントローラ１３０Ａは、Ｒ／Ｗチャネル４０Ａ、Central Processing Unit（ＣＰＵ）６０Ａ、及びシリアルインターフェースＳＲＡを有している。システムコントローラ１３０Ａは、バッファメモリ８０及び不揮発性メモリ９０に電気的に接続されている。また、システムコントローラ１３０Ａは、シリアルインターフェースＳＲＡを介して後述するシステムコントローラ１３０ＢのシリアルインターフェースＳＲＢに接続されている。電源２０１からの電力供給の遮断及び低下を検出した場合、例えば、ＳＶＣ２０３からＦａｕｌｔ信号を受けた場合、システムコントローラ１３０Ａは、バッファメモリに記録されたキャッシュデータを不揮発性メモリ９０に退避するバックアップ処理を実行する。
【００２０】
Ｒ／Ｗチャネル４０Ａは、後述するＭＰＵ６０Ａからの指示に応じて、ディスク１０からホスト１００に転送されるリードデータ及びホスト１００から転送されるライトデータの信号処理を実行する。Ｒ／Ｗチャネル４０Ａは、リードデータの信号品質を測定する回路、又は機能を有している。  
ＣＰＵ６０Ａは、ホスト１００等からの指示に応じて、磁気ディスク装置１の各部を制御するメインコントローラである。ＣＰＵ６０Ａは、例えば、ドライバＩＣ２０を介してアクチュエータ１６Ａを制御し、ヘッド１５Ａの位置決めを行なうサーボ制御を実行する。なお、ＣＰＵ６０Ａは、例えば、ドライバＩＣ２０を介してアクチュエータ１６Ｂを制御し、ヘッド１５Ｂの位置決めを行なうサーボ制御を実行してもよい。ＣＰＵ６０Ａは、ディスク１０へのデータのライト動作を制御すると共に、ライトデータの保存先を選択する。また、ＣＰＵ６０Ａは、ディスク１０からのデータのリード動作を制御すると共に、リードデータの処理を制御する。ＣＰＵ６０Ａは、磁気ディスク装置１の各部に接続されている。ＣＰＵ６０Ａは、例えば、ドライバＩＣ２０、及びＲ／Ｗチャネル４０Ａ等に電気的に接続されている。  
シリアルインターフェースＳＲＡは、高速シリアル通信が可能な高速シリアルインターフェースである。
【００２１】
システムコントローラ１３０Ｂは、例えば、システムコントローラ１３０Ａに対してスレーブＳｏＣに相当する。システムコントローラ１３０Ｂは、Ｒ／Ｗチャネル４０Ｂ、ＣＰＵ６０Ｂ、及びシリアルインターフェースＳＲＢを有している。レギュレータ２０４が動作を停止した（Disableにした）場合、レギュレータ２０４から電力供給が停止するために、システムコントローラ１３０Ｂは、動作を停止する（ＯＦＦになる）。
【００２２】
Ｒ／Ｗチャネル４０Ｂは、後述するＭＰＵ６０Ｂからの指示に応じて、ディスク１０からホスト１００に転送されるリードデータ及びホスト１００から転送されるライトデータの信号処理を実行する。Ｒ／Ｗチャネル４０Ｂは、リードデータの信号品質を測定する回路、又は機能を有している。  
ＣＰＵ６０Ｂは、ホスト１００等からの指示に応じて、磁気ディスク装置１の各部を制御するメインコントローラである。ＣＰＵ６０Ｂは、例えば、ドライバＩＣ２０を介してアクチュエータ１６Ｂを制御し、ヘッド１５Ｂの位置決めを行なうサーボ制御を実行する。なお、ＣＰＵ６０Ｂは、例えば、ドライバＩＣ２０を介してアクチュエータ１６Ａを制御し、ヘッド１５Ａの位置決めを行なうサーボ制御を実行してもよい。ＣＰＵ６０Ｂは、ディスク１０へのデータのライト動作を制御すると共に、ライトデータの保存先を選択する。また、ＣＰＵ６０Ｂは、ディスク１０からのデータのリード動作を制御すると共に、リードデータの処理を制御する。ＣＰＵ６０Ｂは、磁気ディスク装置１の各部に接続されている。ＣＰＵ６０Ｂは、例えば、ドライバＩＣ２０、及びＲ／Ｗチャネル４０Ｂ等に電気的に接続されている。  
シリアルインターフェースＳＲＢは、シリアルインターフェースＳＲＡと同等の構成である。
【００２３】
図３は、図２に示したＰＬＰ回路ＣＲＴのＰＬＰ処理の一例を示すタイミングチャートである。図３において、横軸は、時間を示している。図３において、時間は、矢印の先端の向かう方向に従って進む。図３の横軸には、ＳＶＣが電源２０１から供給される５Ｖ電源（電力）が遮断又は低下したこと、つまり、ＳＶＣ２０３から出力されたＦａｕｌｔ信号を検出したタイミングＴ１と、ＰＬＰ電源２１が起動したタイミングＴ２とを示している。図３には、電源２０１から供給される電源（５Ｖ）と、ＳＶＣ２０３が電源２０１から供給される電力が遮断又は低下したことを検出した場合の電圧、又はＳＶＣから出力されたＦａｕｌｔ信号を検出した場合の電圧（ＳＶＣ  Ｆａｕｌｔ検出電圧）と、レギュレータ２０２の低電圧誤動作防止機能（Under Voltage Lock Out:UVLO）が動作する電圧（Master Regulator UVLO）と、グランド電圧（ＧＮＤ）と、Ｆａｕｌｔ信号（Ｆａｕｌｔ）と、レギュレータ２０４のＥｎａｂｌｅ（Slave Regulator Enable）と、ＰＬＰ電源２１（ＰＬＰ電源）と、システムコントローラ１３０Ａのリセット（Master SoC Reset）とを示している。
【００２４】
図２及び図３に示す例では、電源２０１から供給される電力が遮断又は低下したことをタイミングＴ１で検出した場合、ＳＶＣ２０３は、Ｆａｕｌｔ信号をシステムコントローラ１３０Ａ、システムコントローラ１３０Ｂ、及びレギュレータ２０４のＥｎａｂｌｅピンＥＮ２に出力する。タイミングＴ１でＳＶＣ２０３からＦａｕｌｔ信号を受けた場合、レギュレータ２０４は、動作を停止する。レギュレータ２０４から電力が供給されないため、システムコントローラ１３０Ｂは、動作を停止する。電源２０１から供給される電力が遮断又は低下したことをタイミングＴ１で検出した場合、ＳＶＣ２０３は、ＰＬＰ電源に起動信号を出力する。ＳＶＣ２０３から起動信号を受けた場合、ＰＬＰ電源２１は、タイミングＴ２で起動する。ＰＬＰ電源２１は、システムコントローラ１３０Ａの動作を維持するためにレギュレータ２０２に電源を供給する。レギュレータ２０２の電圧がMaster Regulator UVLOに到達する前に、タイミングＴ２でＰＬＰ電源２１が起動することで、ＰＬＰ処理が中断することを防止できる。このように、レギュレータ２０２のＵＶＬＯが動作する前にＰＬＰ電源２１が起動し、且つシステムコントローラ１３０Ｂが停止するために、システムコントローラ１３０Ａは、ＰＬＰ処理を中断することなく、バッファメモリ８０に一時的に記録されているキャッシュデータを不揮発性メモリ９０に記録するバックアップ処理を実行することができる。
【００２５】
本実施形態によれば、磁気ディスク装置１は、ヘッド１５Ａを搭載しているアーム１３Ａと、ヘッド１５Ｂを搭載しているアーム１３Ｂと、ＶＣＭ１４Ａと、ＶＣＭ１４Ｂと、電源２０１と、レギュレータ２０２と、ＳＶＣ２０３と、レギュレータ２０４と、ＰＬＰ電源２１と、バッファメモリ８０と、不揮発性メモリ９０と、システムコントローラ１３０Ａと、システムコントローラ１３０Ｂとを有している。電源２０１は、レギュレータ２０２、レギュレータ２０４、及びＳＶＣ２０３に電気的に接続されている。レギュレータ２０２は、システムコントローラ１３０Ａに電気的に接続されている。レギュレータ２０４は、システムコントローラ１３０Ｂに電気的に接続されている。ＳＶＣ２０３は、レギュレータ２０２のＥｎａｂｌｅピンＥＮ１に電気的に接続されている。ＳＶＣ２０３は、レギュレータ２０４のＥｎａｂｌｅピンＥＮ２に電気的に接続されている。ＳＶＣ２０３は、ＰＬＰ電源２１に電気的に接続されている。また、ＳＶＣ２０３は、システムコントローラ１３０Ａ及び１３０Ｂに電気的に接続されている。電源から供給される電力が遮断、又は低減したことを検出した場合、磁気ディスク装置１は、レギュレータ２０４のＥｎａｂｌｅピンＥＮ２にＦａｕｌｔ信号を出力し、レギュレータ２０４をＤｉｓａｂｌｅにする（停止する）。レギュレータ２０４が停止した場合、システムコントローラ１３０Ｂは、動作を停止する。磁気ディスク装置１は、電源２０１からの電源の供給が遮断又は低減したことを検出した場合にシステムコントローラ１３０Ｂへの電力供給を遮断することで即座に消費電力を低下させてＰＬＰ電源を起動することで、システムコントローラ１３０Ａの消費電力のみでＰＬＰ処理を実行できる。そのため、電源２０１からの電力供給が遮断又は低下した場合にレギュレータ２０２の電圧がＵＶＬＯの動作する電圧に到達する前にレギュレータ２０２に電力を供給でき、ＰＬＰ処理の中断を防止できる。したがって、磁気ディスク装置１は、信頼性を向上することができる。
【００２６】
次に、他の実施形態及び変形例に係る磁気ディスク装置について説明する。他の実施形態及び変形例において、前述の実施形態と同一の部分には同一の参照符号を付してその詳細な説明を省略する。  
（第２実施形態）  
第２実施形態の磁気ディスク装置１は、ＰＬＰ回路ＣＲＴの構成が第１実施形態の磁気ディスク装置１と異なる。  
図４は、第２実施形態に係るＰＬＰ回路ＣＲＴの一例を示すブロック図である。  
ＳＶＣ２０３は、ＰＬＰ電源２１、電源２０１、レギュレータ２０２のＤＣＤＣ  ＥｎａｂｌｅピンＥＮ１、レギュレータ２０４、システムコントローラ１３０Ａ、システムコントローラ１３０Ｂ、及び後述するシステムコントローラ１３０Ｂのリセット（Reset）ピンＲＳＴに電気的に接続されている。ＳＶＣ２０３は、後述するシステムコントローラ１３０ＢのリセットピンＲＳＴに接続されている。電源２０１からの電力供給の遮断及び低下を検出した場合、ＳＶＣ２０３は、Ｆａｕｌｔ信号をシステムコントローラ１３０ＢのリセットピンＲＳＴに出力する。
【００２７】
システムコントローラ１３０Ｂは、Ｒ／Ｗチャネル４０Ｂ、ＣＰＵ６０Ｂ、シリアルインターフェースＳＲＢ、及びリセットピンＲＳＴを有している。Ｆａｕｌｔ信号がＳＶＣ２０３からリセットピンＲＳＴに入力された場合、システムコントローラ１３０Ｂは、動作を停止する（ＯＦＦ又はリセットになる）。
【００２８】
図５は、図４に示したＰＬＰ回路ＣＲＴのＰＬＰ処理の一例を示すタイミングチャートである。図５において、横軸は、時間を示している。図５において、時間は、矢印の先端の向かう方向に従って進む。図５には、システムコントローラ１３０Ｂのリセット（Slave Soc Reset）を示している。
【００２９】
図４及び図５に示す例では、電源２０１から供給される電力が遮断又は低下したことをタイミングＴ１で検出した場合、ＳＶＣ２０３は、Ｆａｕｌｔ信号をシステムコントローラ１３０Ａ、システムコントローラ１３０Ｂ、及びシステムコントローラ１３０ＢのリセットピンＲＳＴに出力する。電源２０１から供給される電力が遮断又は低下したことをタイミングＴ１で検出した場合、ＳＶＣ２０３は、レギュレータＥｎａｂｌｅ信号をレギュレータ２０４に出力する。タイミングＴ１でＳＶＣ２０３からリセットピンＲＳＴにＦａｕｌｔ信号を受けた場合、システムコントローラ１３０Ｂは、動作を停止する。電源２０１から供給される電力が遮断又は低下したことをタイミングＴ１で検出した場合、ＳＶＣ２０３は、ＰＬＰ電源に起動信号を出力する。ＳＶＣ２０３から起動信号を受けた場合、ＰＬＰ電源２１は、タイミングＴ２で起動する。ＰＬＰ電源２１は、システムコントローラ１３０Ａの動作を維持するためにレギュレータ２０２に電源を供給する。レギュレータ２０２の電圧がMaster Regulator UVLOに到達する前に、タイミングＴ２でＰＬＰ電源２１が起動することで、ＰＬＰ処理が中断することを防止できる。このように、レギュレータ２０２のＵＶＬＯが動作する前にＰＬＰ電源２１が起動し、且つシステムコントローラ１３０Ｂが停止するために、システムコントローラ１３０Ａは、ＰＬＰ処理を中断することなく、バッファメモリ８０に一時的に記録されているキャッシュデータを不揮発性メモリ９０に記録するバックアップ処理を実行することができる。
【００３０】
第２実施形態によれば、磁気ディスク装置１は、電源から供給される電力が遮断、又は低減したことを検出した場合、システムコントローラ１３０ＢのリセットピンＲＳＴにＦａｕｌｔ信号を出力し、システムコントローラ１３０Ｂの動作を停止する。磁気ディスク装置１は、電源２０１からの電源の供給が遮断又は低減したことを検出した場合にシステムコントローラ１３０Ｂの動作を停止することで即座に消費電力を低下させてＰＬＰ電源を起動することで、システムコントローラ１３０Ａの消費電力のみでＰＬＰ処理を実行できる。そのため、電源２０１からの電力供給が遮断又は低下した場合にレギュレータ２０２の電圧がＵＶＬＯの動作する電圧に到達する前にレギュレータ２０２に電力を供給でき、ＰＬＰ処理の中断を防止できる。したがって、磁気ディスク装置１は、信頼性を向上することができる。
【００３１】
（第３実施形態）  
第３実施形態の磁気ディスク装置１は、ＰＬＰ回路ＣＲＴの構成が前述した実施形態の磁気ディスク装置１と異なる。  
図６は、第３実施形態に係るＰＬＰ回路ＣＲＴの一例を示すブロック図である。  
ＳＶＣ２０３は、ＰＬＰ電源２１、電源２０１、レギュレータ２０２のＤＣＤＣ  ＥｎａｂｌｅピンＥＮ１、システムコントローラ１３０Ａ、及びシステムコントローラ１３０Ｂに電気的に接続されている。  
レギュレータ２０４は、システムコントローラ１３０Ａから後述するＧＰＩＯ(General Purpose input/output)ピンＧＰ（又は、ＤＣＤＣ  Ｅｎａｂｌｅピン）を介して動作を停止する信号（以下、動作停止信号と称する）を受けた場合、動作を停止する（Disableにする）。
【００３２】
システムコントローラ１３０Ａは、ＧＰＩＯピンＧＰを有している。システムコントローラ１３０Ａは、ＧＰＩＯピンＧＰを介してレギュレータ２０４のＥｎａｂｌｅピンＥＮ２に接続されている。言い換えると、システムコントローラ１３０ＡのＧＰＩＯピンＧＰは、レギュレータ２０４のＥｎａｂｌｅピンＥＮ２に電気的に接続されている。電源２０１からの電力供給の遮断及び低下を検出した場合、例えば、ＳＶＣ２０３からＦａｕｌｔ信号を受けた場合、システムコントローラ１３０Ａは、システムコントローラ１３０Ｂから通信エラーを生じないために必要最小限の情報をシリアルインターフェースＳＲＡ経由で受ける。システムコントローラ１３０ＢのシリアルインターフェースＳＲＢからシリアルインターフェースＳＲＡに必要最小限の情報を受けた後に、システムコントローラ１３０Ａは、ＧＰＩＯピンＧＰを介してレギュレータ２０４のＥｎａｂｌｅピンＥＮ２に動作停止信号を出力する。  
電源２０１からの電力供給の遮断及び低下を検出した場合、例えば、ＳＶＣ２０３からＦａｕｌｔ信号を受けた場合、システムコントローラ１３０Ｂは、シリアルインターフェースＳＲＢを介して必要最小限の情報をシステムコントローラ１３０ＡのシリアルインターフェースＳＲＡに出力する。
【００３３】
図７は、図６に示したＰＬＰ回路ＣＲＴのＰＬＰ処理の一例を示すタイミングチャートである。図７において、横軸は、時間を示している。図７において、時間は、矢印の先端の向かう方向に従って進む。図７には、システムコントローラ１３０ＡのＧＰＩＯからの動作停止信号を示している。
【００３４】
図６及び図７に示す例では、電源２０１から供給される電力が遮断又は低下したことをタイミングＴ１で検出した場合、ＳＶＣ２０３は、Ｆａｕｌｔ信号をシステムコントローラ１３０Ａ、及びシステムコントローラ１３０Ｂに出力する。タイミングＴ１でＳＶＣ２０３からＦａｕｌｔ信号を受けた場合、システムコントローラ１３０Ｂは、シリアルインターフェースＳＲＢを介してシステムコントローラ１３０ＡのシリアルインターフェースＳＲＡに必要最小限の情報を出力する。タイミングＴ１でＳＶＣ２０３からＦａｕｌｔ信号を受け、且つシステムコントローラ１３０ＢのシリアルインターフェースＳＲＢからシリアルインターフェースＳＲＡに必要最小限の情報を受けた場合、システムコントローラ１３０Ａは、ＧＰＩＯピンＧＰを介してレギュレータ２０４のＥｎａｂｌｅピンＥＮ２に動作停止信号を出力する。システムコントローラ１３０ＡのＧＰＩＯピンＧＰからＥｎａｂｌｅピンＥＮ２に動作停止信号を受けた場合、レギュレータ２０４は、動作を停止する。レギュレータ２０４から電力が供給されないために、システムコントローラ１３０Ｂは、動作を停止する。電源２０１から供給される電力が遮断又は低下したことを検出した場合、ＳＶＣ２０３は、ＰＬＰ電源に起動信号を出力する。ＳＶＣ２０３から起動信号を受けた場合、ＰＬＰ電源２１は、タイミングＴ２で起動する。ＰＬＰ電源２１は、システムコントローラ１３０Ａの動作を維持するためにレギュレータ２０２に電源を供給する。レギュレータ２０２の電圧がMaster Regulator UVLOに到達する前に、タイミングＴ２でＰＬＰ電源２１が起動することで、ＰＬＰ処理が中断することを防止できる。このように、レギュレータ２０２のＵＶＬＯが動作する前にＰＬＰ電源２１が起動し、且つシステムコントローラ１３０Ｂが停止するために、システムコントローラ１３０Ａは、ＰＬＰ処理を中断することなく、バッファメモリ８０に一時的に記録されているキャッシュデータを不揮発性メモリ９０に記録するバックアップ処理を実行することができる。
【００３５】
第３実施形態によれば、磁気ディスク装置１は、電源２０１から供給される電力が遮断、又は低減したことを検出した場合、システムコントローラ１３０Ｂからシステムコントローラ１３０Ａに必要最小限の情報を出力し、システムコントローラ１３０ＢのＧＰＩＯピンＧＰからレギュレータ２０４のＥｎａｂｌｅピンＥＮ２に動作停止信号を出力し、レギュレータ２０４をＤｉｓａｂｌｅにする。レギュレータ２０４が停止した場合、システムコントローラ１３０Ｂは、動作を停止する。磁気ディスク装置１は、電源２０１からの電源の供給が遮断又は低減したことを検出した場合にシステムコントローラ１３０の動作を停止することで即座に消費電力を低下させてＰＬＰ電源を起動することで、システムコントローラ１３０Ａの消費電力のみでＰＬＰ処理を実行できる。そのため、電源２０１からの電力供給が遮断又は低下した場合にレギュレータ２０２の電圧がＵＶＬＯの動作する電圧に到達する前にレギュレータ２０２に電力を供給でき、ＰＬＰ処理の中断を防止できる。したがって、磁気ディスク装置１は、信頼性を向上することができる。
【００３６】
（第４実施形態）  
第４実施形態の磁気ディスク装置１は、ＰＬＰ回路ＣＲＴの構成が前述した実施形態の磁気ディスク装置１と異なる。  
図８は、第４実施形態に係るＰＬＰ回路ＣＲＴの一例を示すブロック図である。  
ＳＶＣ２０３は、ＰＬＰ電源２１、電源２０１、レギュレータ２０２のＤＣＤＣ  ＥｎａｂｌｅピンＥＮ１、レギュレータ２０４、システムコントローラ１３０Ａ、システムコントローラ１３０Ｂ、後述するＲ／Ｗチャネル４０ＡのＥｎａｂｌｅピンＥＮＡ、及び後述するＲ／Ｗチャネル４０ＢのＥｎａｂｌｅピンＥＮＢに電気的に接続されている。
【００３７】
システムコントローラ１３０Ａは、ＥｎａｂｌｅピンＥＮＡを有するＲ／Ｗチャネル４０Ａ、ＣＰＵ６０Ａ、シリアルインターフェースＳＲＡを有している。システムコントローラ１３０Ａは、バッファメモリ８０及び不揮発性メモリ９０に電気的に接続されている。
Ｒ／Ｗチャネル４０ＡのＥｎａｂｌｅピンＥＮＡは、ＳＶＣ２０３に電気的に接続されている。Ｒ／Ｗチャネル４０Ａは、例えば、システムコントローラ１３０Ａを構成する他の部分と比較して消費電力が大きい。一例では、Ｒ／Ｗチャネル４０Ａは、システムコントローラ１３０Ａを構成する部分の中で最も消費電力が大きい。システムコントローラ１３０Ａの電源２０１からの電力供給の遮断及び低下を検出した場合、例えば、ＳＶＣ２０３からＲ／Ｗチャネル４０ＡのＥｎａｂｌｅピンＥＮＡにＦａｕｌｔ信号を受けた場合、Ｒ／Ｗチャネル４０Ａは、動作を停止する。
【００３８】
システムコントローラ１３０Ｂは、ＥｎａｂｌｅピンＥＮＢを有するＲ／Ｗチャネル４０Ｂ、ＣＰＵ６０Ｂ、及びシリアルインターフェースＳＲＢを有している。Ｒ／Ｗチャネル４０ＢのＥｎａｂｌｅピンＥＮＢは、ＳＶＣ２０３に電気的に接続されている。Ｒ／Ｗチャネル４０Ｂは、例えば、システムコントローラ１３０Ｂを構成する他の部分と比較して消費電力が大きい。一例では、Ｒ／Ｗチャネル４０Ｂは、システムコントローラ１３０Ｂを構成する部分の中で最も消費電力が大きい。電源２０１からの電力供給の遮断及び低下を検出した場合、例えば、ＳＶＣ２０３からＲ／Ｗチャネル４０ＢのＥｎａｂｌｅピンＥＮＢにＦａｕｌｔ信号を受けた場合、Ｒ／Ｗチャネル４０Ｂは、動作を停止する。
【００３９】
図９は、図８に示したＰＬＰ回路ＣＲＴのＰＬＰ処理の一例を示すタイミングチャートである。図９において、横軸は、時間を示している。図９において、時間は、矢印の先端の向かう方向に従って進む。図９には、Ｒ／Ｗチャネル４０Ａ及び４０ＢのＥｎａｂｌｅを示している。
【００４０】
図８及び図９に示す例では、電源２０１から供給される電力が遮断又は低下したことをタイミングＴ１で検出した場合、ＳＶＣ２０３は、Ｆａｕｌｔ信号をＲ／Ｗチャネル４０ＡのＥｎａｂｌｅピンＥＮＡ、Ｒ／Ｗチャネル４０ＢのＥｎａｂｌｅピンＥＮＢ、システムコントローラ１３０Ａ、及びシステムコントローラ１３０Ｂに出力する。電源２０１から供給される電力が遮断又は低下したことをタイミングＴ１で検出した場合、ＳＶＣ２０３は、レギュレータＥｎａｂｌｅ信号をレギュレータ２０４に出力する。タイミングＴ１でＳＶＣ２０３からＥｎａｂｌｅピンＥＮＡにＦａｕｌｔ信号を受けた場合、Ｒ／Ｗチャネル４０Ａは、動作を停止する。タイミングＴ１でＳＶＣ２０３からＥｎａｂｌｅピンＥＮＢにＦａｕｌｔ信号を受けた場合、Ｒ／Ｗチャネル４０Ｂは、動作を停止する。電源２０１から供給される電力が遮断又は低下したことをタイミングＴ１で検出した場合、ＳＶＣ２０３は、ＰＬＰ電源に起動信号を出力する。ＳＶＣ２０３から起動信号を受けた場合、ＰＬＰ電源２１は、タイミングＴ２で起動する。ＰＬＰ電源２１は、Ｒ／Ｗチャネル４０Ａ以外のシステムコントローラ１３０Ａの各部の動作を維持するためにレギュレータ２０２に電源を供給する。ＰＬＰ電源２１は、Ｒ／Ｗチャネル４０Ｂ以外のシステムコントローラ１３０Ｂの各部の動作を維持するためにレギュレータ２０４に電源を供給する。電圧がMaster Regulator UVLOに到達する前に、タイミングＴ２でＰＬＰ電源２１が起動することで、ＰＬＰ処理が中断することを防止できる。このように、レギュレータ２０２のＵＶＬＯが動作する前にＰＬＰ電源２１が起動し、システムコントローラ１３０ＡのＲ／Ｗチャネル４０Ａが停止し、且つシステムコントローラ１３０ＢのＲ／Ｗチャネル４０Ｂが停止するために、システムコントローラ１３０Ａは、ＰＬＰ処理を中断することなく、バッファメモリ８０に一時的に記録されているキャッシュデータを不揮発性メモリ９０に記録することができる。
【００４１】
第４実施形態によれば、磁気ディスク装置１は、電源２０１から供給される電力が遮断、又は低減したことを検出した場合、Ｒ／Ｗチャネル４０ＡのＥｎａｂｌｅピンＥＮＡ及びＲ／Ｗチャネル４０ＢのＥｎａｂｌｅピンＥＮＢにＦａｕｌｔ信号を出力し、Ｒ／Ｗチャネル４０Ａ及び４０Ｂの動作を停止する。磁気ディスク装置１は、電源２０１からの電源の供給が遮断又は低減したことを検出した場合にシステムコントローラ１３０ＡのＲ／Ｗチャネル４０Ａ及びシステムコントローラ１３０ＢのＲ／Ｗチャネル４０Ｂの動作を停止することで即座に消費電力を低下させてＰＬＰ電源を起動することで、Ｒ／Ｗチャネル４０Ａを除いたシステムコントローラ１３０Ａの各部とＲ／Ｗチャネル４０Ｂを除いたシステムコントローラ１３０Ｂの各部との消費電力でＰＬＰ処理を実行できる。そのため、電源２０１からの電力供給が遮断又は低下した場合にレギュレータ２０２の電圧がＵＶＬＯの動作する電圧に到達する前にレギュレータ２０２に電力を供給でき、ＰＬＰ処理の中断を防止できる。したがって、磁気ディスク装置１は、信頼性を向上することができる。
【００４２】
（第５実施形態）  
第５実施形態の磁気ディスク装置１は、構成が前述した実施形態の磁気ディスク装置１と異なる。  
図１０は、第５実施形態に係る磁気ディスク装置１の構成を示すブロック図である。  
磁気ディスク装置１は、ディスク１０と、ＳＰＭ１２と、ヘッド１５を搭載しているアーム１３と、ＶＣＭ１４と、ドライバＩＣ２０と、ヘッドアンプＩＣ３０と、揮発性メモリ７０と、バッファメモリ（バッファ）８０と、不揮発性メモリ９０と、１チップの集積回路であるシステムコントローラ１３０とを備える。また、磁気ディスク装置１は、ホスト１００と接続される。第５実施形態に係る磁気ディスク装置１は、１つのアクチュエータ１６を有する通常の磁気ディスク装置である。
【００４３】
図１１は、第５実施形態に係るＰＬＰ回路ＣＲＴの一例を示すブロック図である。  
ＰＬＰ回路ＣＲＴは、ＰＬＰ処理を実行するための回路である。ＰＬＰ回路ＣＲＴは、例えば、ＰＬＰ電源２１と、バッファメモリ８０と、不揮発性メモリ９０と、システムコントローラ１３０と、電源２０１と、レギュレータ（Regulator）２０２と、サーボコンポーネント（ＳＶＣ）２０３とを備えている。なお、ＰＬＰ回路ＣＲＴは、揮発性メモリ７０をさらに有していてもよい。
【００４４】
電源２０１は、レギュレータ２０２、及びＳＶＣ２０３に電気的に接続されている。電源２０１は、レギュレータ２０２、及びＳＶＣ２０３に電源（電力）を供給する。例えば、電源２０１は、電圧が５Ｖの電力をレギュレータ２０２、及びＳＶＣ２０３にそれぞれ供給する。  
レギュレータ２０２は、システムコントローラ１３０に電気的に接続されている。レギュレータ２０２は、所定の電圧又は電流をシステムコントローラ１３０に出力する。例えば、レギュレータ２０２は、１Ｖの電圧をシステムコントローラ１３０に出力する。
【００４５】
ＳＶＣ２０３は、ＰＬＰ電源２１、電源２０１、レギュレータ２０２ＤＣＤＣ  ＥｎａｂｌｅピンＥＮ１、システムコントローラ１３０、及び後述するシステムコントローラ１３０のＲ／Ｗチャネル４０のＥｎａｂｌｅピンＥＮ３に電気的に接続されている。例えば、ＳＶＣ２０３は、１．８Ｖの電圧及び１．５Ｖの電圧をシステムコントローラ１３０に出力している。電源２０１からの電力供給の遮断及び低下を検出した場合、ＳＶＣ２０３は、例えば、システムコントローラ１３０及びシステムコントローラ１３０のＲ／Ｗチャネル４０のＥｎａｂｌｅピンＥＮ３にＦａｕｌｔ信号を出力する。また、電源２０１からの電力供給の遮断及び低下を検出した場合、ＳＶＣ２０３は、起動信号をＰＬＰ電源に出力する。
【００４６】
ＰＬＰ電源２１は、レギュレータ２０２、及びＳＶＣ２０３に電気的に接続されている。ＳＶＣ２０３から起動信号を受けた場合、ＰＬＰ電源２１は、起動し、少なくともレギュレータ２０２に電源を供給する。  
バッファメモリ８０は、システムコントローラ１３０に接続されている。不揮発性メモリ９０は、システムコントローラ１３０に接続されている。
【００４７】
システムコントローラ１３０は、Ｒ／Ｗチャネル４０、及びＣＰＵ６０を有している。システムコントローラ１３０は、バッファメモリ８０及び不揮発性メモリ９０に電気的に接続されている。電源２０１からの電力供給の遮断及び低下を検出した場合、例えば、ＳＶＣ２０３からＦａｕｌｔ信号を受けた場合、システムコントローラ１３０は、バッファメモリに記録されたキャッシュデータを不揮発性メモリ９０に退避するバックアップ処理を実行する。
【００４８】
Ｒ／Ｗチャネル４０は、後述するＭＰＵ６０からの指示に応じて、ディスク１０からホスト１００に転送されるリードデータ及びホスト１００から転送されるライトデータの信号処理を実行する。Ｒ／Ｗチャネル４０は、リードデータの信号品質を測定する回路、又は機能を有している。また、Ｒ／Ｗチャネル４０は、ＥｎａｂｌｅピンＥＮ３を有している。Ｆａｕｌｔ信号がＳＶＣ２０３からＥｎａｂｌｅピンＥＮ３に入力された場合、Ｒ／Ｗチャネル４０は、動作を停止する（ＯＦＦになる）。
【００４９】
ＣＰＵ６０は、ホスト１００等からの指示に応じて、磁気ディスク装置１の各部を制御するメインコントローラである。ＣＰＵ６０は、ドライバＩＣ２０を介してアクチュエータを制御し、ヘッド１５の位置決めを行なうサーボ制御を実行する。ＣＰＵ６０は、ディスク１０へのデータのライト動作を制御すると共に、ライトデータの保存先を選択する。また、ＣＰＵ６０は、ディスク１０からのデータのリード動作を制御すると共に、リードデータの処理を制御する。ＣＰＵ６０は、磁気ディスク装置１の各部に接続されている。ＣＰＵ６０は、例えば、ドライバＩＣ２０、及びＲ／Ｗチャネル４０等に電気的に接続されている。
【００５０】
図１１に示した例では、電源２０１から供給される電力が遮断又は低下したことを検出した場合、ＳＶＣ２０３は、Ｆａｕｌｔ信号をシステムコントローラ１３０及びＲ／Ｗチャネル４０のＥｎａｂｌｅピンＥＮ３に出力する。ＳＶＣ２０３からＥｎａｂｌｅピンＥＮ３にＦａｕｌｔ信号を受けた場合、Ｒ／Ｗチャネル４０は、動作を停止する。電源２０１から供給される電力が遮断又は低下したことを検出した場合、ＳＶＣ２０３は、ＰＬＰ電源に起動信号を出力する。ＳＶＣ２０３から起動信号を受けた場合、ＰＬＰ電源２１は、起動する。ＰＬＰ電源２１は、システムコントローラ１３０の動作を維持するためにレギュレータ２０２に電源を供給する。Ｒ／Ｗチャネル４０の動作が停止した後にＰＬＰ電源２１が起動するために、システムコントローラ１３０は、必要とする消費電力を低下させ、バッファメモリ８０に一時的に記録されているキャッシュデータを不揮発性メモリ９０に記録するバックアップ処理を実行することができる。
【００５１】
第５実施形態によれば、磁気ディスク装置１は、電源２０１から供給される電力が遮断、又は低減したことを検出した場合、システムコントローラ１３０及びＲ／Ｗチャネル４０ＢのＥｎａｂｌｅピンＥＮ３にＦａｕｌｔ信号を出力し、Ｒ／Ｗチャネル４０の動作を停止する。磁気ディスク装置１は、電源２０１からの電源の供給が遮断又は低減したことを検出した場合にシステムコントローラ１３０のＲ／Ｗチャネル４０の動作を停止することで即座に消費電力を低下させてＰＬＰ電源を起動することで、Ｒ／Ｗチャネル４０Ａを除いたシステムコントローラ１３０Ａの各部の消費電力でＰＬＰ処理を実行できる。そのため、磁気ディスク装置１は、ＰＬＰ処理を省電力で実行することができる。
【００５２】
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５３】
１…磁気ディスク装置、１０…磁気ディスク、１０ａ…ユーザデータ領域、１０ｂ…システムエリア、１２…スピンドルモータ（ＳＰＭ）、１３…アーム、１４…ボイスコイルモータ（ＶＣＭ）、１５…ヘッド、２０…ドライバＩＣ、３０…ヘッドアンプＩＣ、４０Ａ、４０Ｂ…リード／ライト（Ｒ／Ｗ）チャネル、６０Ａ，６０Ｂ…ＣＰＵ、７０…揮発性メモリ、８０…バッファメモリ、９０…不揮発性メモリ、１００…ホストシステム（ホスト）、１３０…システムコントローラ。
【図１】
2020155173.tif 000003
【図２】
2020155173.tif 000004
【図３】
2020155173.tif 000005
【図４】
2020155173.tif 000006
【図５】
2020155173.tif 000007
【図６】
2020155173.tif 000008
【図７】
2020155173.tif 000009
【図８】
2020155173.tif 000010
【図９】
2020155173.tif 000011
【図１０】
2020155173.tif 000012
【図１１】
2020155173.tif 000013