(57)【要約】【課題】３レベルのインバータユニットを複数並列接続したマルチレベル電力変換装置において、電圧指令値の全領域において横流電流を抑制する。【解決手段】キャリア信号生成部ＣＡＲＲＹにおいて、振幅方向に重なったオーバーラップ領域を有する２つのキャリア信号を生成する。ＰＷＭ制御部ＰＷＭは２つのキャリア信号と電圧指令値Ｖｒｅｆとを比較し、ゲート指令Ｇｒｅｆを出力する。横流電流抑制制御部ＧＡＴＥ  ＤＥＬＡＹは、インバータユニット間の横流電流に応じて、ゲート指令Ｇｒｅｆを遅延させゲート信号ＧＡＴＥとして出力することで複数のインバータユニット間の横流電流を抑制する。【選択図】図２
2020043716.tif 000002
【特許請求の範囲】
【請求項１】
３レベルの電圧を出力するインバータユニットを複数並列接続したマルチレベル電力変換装置であって、
振幅方向に重なったオーバーラップ領域を有する２つのキャリア信号を生成するキャリア信号生成部と、
前記２つのキャリア信号と電圧指令値とを比較し、ゲート指令を出力するＰＷＭ制御部と、
前記インバータユニット間の横流電流に応じて、前記ゲート指令を遅延させゲート信号として出力することで複数のインバータユニット間の横流電流を抑制する横流電流抑制制御部と、
を備えたことを特徴とするマルチレベル電力変換装置。
【請求項２】
負荷電流検出値と負荷電圧検出値により負荷力率を算出する負荷力率演算部を備え、
前記キャリア信号生成部は、
前記負荷力率によって前記オーバーラップ領域を可変とすることを特徴とする請求項１に記載のマルチレベル電力変換装置。
【請求項３】
負荷電圧検出値に基づいて、歪補償信号を算出する電圧歪補償部を備え、
前記キャリア信号生成部は、前記歪補償信号に応じて前記オーバーラップ領域を可変とすることを特徴とする請求項１に記載のマルチレベル電力変換装置。
【請求項４】
３レベルの電圧を出力するインバータユニットを複数並列接続したマルチレベル電力変換装置の横流電流抑制制御方法であって、
キャリア信号生成部により、振幅方向に重なったオーバーラップ領域を有する２つのキャリア信号を生成し、
ＰＷＭ制御部により、前記２つのキャリア信号と電圧指令値とを比較し、ゲート指令を出力し、
横流電流抑制制御部により、前記インバータユニット間の横流電流に応じて、前記ゲート指令を遅延させゲート信号として出力することで複数のインバータユニット間の横流電流を抑制することを特徴とするマルチレベル電力変換装置の横流電流抑制制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチレベルのインバータユニットを複数並列接続したマルチレベル電力変換装置に係り、特に、インバータユニット間の横流電流抑制制御に関する。
【背景技術】
【０００２】
マルチレベル電力変換装置の構成例として、図１に示す３レベルの相電圧を出力する３レベルインバータがある。各相電圧は、インバータ内のスイッチング素子がＯＮ／ＯＦＦ動作することによって生成される。
【０００３】
このようなインバータユニットを複数台並列接続して電力変換装置を構成し、大容量化に対応する場合がある。このとき、インバータユニットに個体差があるとインバータユニット間で出力電流に差が生じて横流電流が発生し、電流責務がばらついてしまう。
【０００４】
これにより、特定のインバータユニットに発熱が集中し寿命が短くなる、最悪の場合は過電流や過熱でスイッチング素子が破壊されてしまう、といった問題が発生する。
【０００５】
対策として各インバータユニットに横流抑制リアクトルを接続する方法が考えられる。しかし、横流抑制リアクトルを接続すると、コストや重量、損失の増加などの新たな問題が生じる。この問題の解決のため、できる限り横流抑制リアクトルを小さくし、制御により横流電流を抑制する手法が検討されている。その一例として、特許文献１の技術では、各インバータユニットでのゲート信号を調節してインバータユニット間の横流電流を抑制し、並列運転を実現している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第５９７９２５３号
【特許文献２】特開２０１８−１２９９６８号公報
【特許文献３】特開２００８−９２６５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
３レベルのインバータユニットを用いた電力変換装置では２つのキャリア信号によってゲート制御が行われるため、電圧指令値のゼロクロス近傍においては、キャリア半周期当たりのスイッチング回数が０回となる。スイッチングがない期間は、ゲート駆動自体を行わないため、特許文献１の制御方法では、ゲート遅延補償は不可能である。すなわち、電圧指令値のゼロクロス近傍において、ゲート遅延補償に基づく横流抑制をすることができない。
【０００８】
以上示したようなことから、インバータユニットを複数並列接続したマルチレベル電力変換装置において、電圧指令値の全領域において横流電流を抑制することが課題となる。
【課題を解決するための手段】
【０００９】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、３レベルの電圧を出力するインバータユニットを複数並列接続したマルチレベル電力変換装置であって、振幅方向に重なったオーバーラップ領域を有する２つのキャリア信号を生成するキャリア信号生成部と、前記２つのキャリア信号と電圧指令値とを比較し、ゲート指令を出力するＰＷＭ制御部と、前記インバータユニット間の横流電流に応じて、前記ゲート指令を遅延させゲート信号として出力することで複数のインバータユニット間の横流電流を抑制する横流電流抑制制御部と、を備えたことを特徴とする。
【００１０】
また、その一態様として、負荷電流検出値と負荷電圧検出値により負荷力率を算出する負荷力率演算部を備え、前記キャリア信号生成部は、前記負荷力率によって前記オーバーラップ領域を可変とすることを特徴とする。
【００１１】
また、他の態様として、負荷電圧検出値に基づいて、歪補償信号を算出する電圧歪補償部を備え、前記キャリア信号生成部は、前記歪補償信号に応じて前記オーバーラップ領域を可変とすることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、インバータユニットを複数並列接続したマルチレベル電力変換装置において、電圧指令値の全領域において横流電流を抑制することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】実施形態１〜３におけるマルチレベル電力変換装置を示す回路図。
【図２】実施形態１における制御構成図。
【図３】横流電流抑制制御部の一例を示すブロック図。
【図４】ＰＷＭ変調制御、ＣＯ−ＰＷＭ変調制御の各波形を示すグラフ。
【図５】ＣＯ−ＰＷＭ変調制御の各波形を示すグラフ。
【図６】ＣＯ−ＰＷＭ変調制御の疑似正弦波波形を示す図。
【図７】実施形態２における制御構成図。
【図８】実施形態３における制御構成図。
【図９】実施形態３における電圧歪補償部を示すブロック図。
【発明を実施するための形態】
【００１４】
以下、本願発明におけるマルチレベル電力変換装置の実施形態１〜３を図１〜図９に基づいて詳述する。
【００１５】
［実施形態１］
図１は、本実施形態１におけるマルチレベル電力変換装置を示す回路構成図である。本実施形態１は、Ｔ−ｔｙｐｅ３レベル変換器（インバータユニット）がｋ台並列接続される。図１は、代表して、Ｎ台目のインバータユニットＵｎｉｔＮを示している（Ｎ＝１，２，…，ｋ）。
【００１６】
Ｎ台目のインバータユニットＵｎｉｔＮは、それぞれ直列接続された２台の第１，第２直流電源ＤＣ１，ＤＣ２を有する。第１直流電源ＤＣ１の正極と第２直流電源ＤＣ２の負極との間に第１，第４半導体スイッチＴ１，Ｔ４が直列接続される。第１，第２直流電源ＤＣ１，ＤＣ２の接続点と第１，第４半導体スイッチＴ１，Ｔ４の接続点との間に、第２，第３半導体スイッチＴ２，Ｔ３が逆並列接続される。また、第１，第４半導体スイッチＴ１，Ｔ４の接続点には、インダクタＬＮが接続される。
【００１７】
また、各インバータユニットＵｎｉｔ１〜Ｕｎｉｔｋの出力端子は接続され、その接続点の出力側にＬＣフィルタ２が接続される。各インバータユニットＵｎｉｔ１〜Ｕｎｉｔｋのインバータ出力電流をＩｉｎｖ１〜Ｉｉｎｖｋとし、全インバータユニットＵｎｉｔ１〜Ｕｎｉｔｋの合計電流をＩｉｎｖ，ＬＣフィルタ２から負荷側へ出力される負荷電流をＩｏｕｔ、負荷電圧をＶｏｕｔとして検出する。
【００１８】
なお、図１では、Ｔ−ｔｙｐｅ３レベル変換器を示しているが、３レベルのインバータユニットを複数台並列接続する構成であれば良い。
【００１９】
図２に本実施形態１における制御部１のブロック図を示す。制御部１は、減算器３において、負荷電圧指令値Ｖｏｕｔ＿ｒｅｆと負荷電圧検出値Ｖｏｕｔ＿ｄｅｔの偏差を算出する。ＰＩ制御部ＰＩは、その偏差に基づいて比例積分演算を行い、操作量を算出する。
【００２０】
補償部ＣＭＰは、インバータ電流検出値Ｉｉｎｖ＿ｄｅｔ，負荷電流検出値Ｉｏｕｔ＿ｄｅｔから補償項Ｖｃｍｐを算出する。補償部ＣＭＰの処理は本願発明と直接関係ないため、ここでの詳細な説明は省略する。
【００２１】
電圧歪補償部ＨＡＲＭは、負荷電圧検出値Ｖｏｕｔ＿ｄｅｔから負荷電圧の電圧歪補償項Ｖｈａｒｍを算出する。電圧歪補償部ＨＡＲＭは図９の構成の二乗和計算部ｃａｌｃおよび歪補償信号Ｖｈａｒｍ＿ｓａｔの出力を除外したものである。
【００２２】
具体的には、図９に示すように、乗算器１６ａ，１６ｂにおいて、負荷電圧検出値Ｖｏｕｔ＿ｄｅｔに、出力の電気角位相をθとしたｃｏｓ６θ，ｓｉｎ６θを乗算し、負荷電圧検出値Ｖｏｕｔ＿ｄｅｔの６次高調波成分を抽出する。移動平均部ＭＡは、負荷電圧検出値Ｖｏｕｔ＿ｄｅｔの６次高調波成分の移動平均を取る。
【００２３】
積分部１７ａ，１７ｂは、移動平均部ＭＡの出力を積分する。乗算器１８ａ，１８ｂは、積分部１７ａ，１７ｂの出力にｃｏｓ６θ，ｓｉｎ６θをそれぞれ乗算する。加算器１９は、乗算器１８ａ，１８ｂの出力を足し合わせ、電圧歪補償項Ｖｈａｒｍとして出力する。
【００２４】
加算器４，５は、ＰＩ制御部ＰＩの出力（操作量）に補償項Ｖｃｍｐおよび電圧歪補償項Ｖｈａｒｍを加算し電圧指令値Ｖｒｅｆとして出力する。電圧指令値Ｖｒｅｆは他の方法により算出しても良い。キャリア信号生成部ＣＡＲＲＹはレベルシフト（上下キャリア）の２つのキャリア信号を生成する。本実施形態１のキャリア信号生成部ＣＡＲＲＹは、振幅方向に重なったオーバーラップ領域を有する２つのキャリア信号を生成する。
【００２５】
ＰＷＭ変調部ＰＷＭは、電圧指令値Ｖｒｅｆと２つのキャリア信号との比較によりＰＷＭ変調を行い、ゲート指令Ｇｒｅｆ（Ｇｒｅｆ１，Ｇｒｅｆ２）を出力する。横流電流抑制制御部ＧＡＴＥ  ＤＥＬＡＹは、各インバータユニットＵｎｉｔ１〜Ｕｎｉｔｋ間の横流電流に応じて、ゲート指令Ｇｒｅｆに遅延を付加し、ゲート信号Ｇａｔｅとして出力することでインバータユニットＵｎｉｔ１〜Ｕｎｉｔｋ間の横流電流を抑制する。このゲート信号Ｇａｔｅにより各インバータユニットＵｎｉｔ１〜Ｕｎｉｔｋの第１〜第４半導体スイッチＴ１〜Ｔ４を制御する。
【００２６】
図３は、横流電流抑制制御部ＧＡＴＥ  ＤＥＬＡＹを示すブロック図である（特許文献１の段落［００１４］〜［００１５］参照）。
【００２７】
図３に示す横流電流抑制制御部ＧＡＴＥ  ＤＥＬＡＹは、ｋ個のインバータユニットのインバータ電流検出値Ｉｉｎｖ１〜Ｉｉｎｖｋの平均値Ｉｉｎｖ＿ｂａｓｅと自身のインバータ電流検出値Ｉｉｎｖ＿ｄｅｔ＿Ｎの偏差によって比例項と積分項から自身のゲート信号を遅延させて横流電流を抑制するための制御を実現する。
【００２８】
具体的には、減算器６において、インバータ電流検出値の平均値Ｉｉｎｖ＿ｂａｓｅと自身のインバータ電流検出値Ｉｉｎｖ＿ｄｅｔ＿Ｎの偏差を算出する。比例アンプＰは偏差を比例演算する。
【００２９】
絶対値換算器ＡＢＳは、自身のインバータ電流検出値Ｉｉｎｖ＿ｄｅｔ＿Ｎの絶対値を算出する。比較器７は、インバータ電流検出値Ｉｉｎｖ＿ｄｅｔ＿Ｎの絶対値が閾値ＴＨを超えているか否かを判定する。比較器７は、インバータ電流検出値の絶対値が閾値ＴＨを超えている場合「１」を出力し、超えていない場合「０」を出力する。
【００３０】
符号検出器８は、インバータ電流検出値Ｉｉｎｖ＿ｄｅｔ＿Ｎの符号を検出し、プラスなら「１」、マイナスなら「０」を出力する。符号検出器８の出力は、ＡＮＤ回路１０ａ，スイッチ１２ａに出力される。また、符号検出器８の出力は、ＮＯＴ回路９で論理反転された上で、ＡＮＤ回路１０ｂ，スイッチ１２ｂに出力される。
【００３１】
ゲートエッジ検出部１５は、ゲート指令Ｇｒｅｆ１，Ｇｒｅｆ２のエッジを検出し、エッジ部分の時「１」を出力し、それ以外の時「０」を出力する。
【００３２】
ＡＮＤ回路１０ａは、比較器７の出力、および、符号検出器８の出力、および、ゲートエッジ検出部１５の出力が全て「１」の場合「１」の信号を出力し、それ以外の場合「０」を出力する。
【００３３】
ＡＮＤ回路１０ｂは、比較器７の出力、および、符号検出器８の出力の反転信号、および、ゲートエッジ検出部１５の出力が全て「１」の場合「１」の信号を出力し、それ以外の場合「０」を出力する。
【００３４】
スイッチ１１ａは、ＡＮＤ回路１０ａの出力が「１」の場合ＯＮとなり、「０」の場合ＯＦＦとなる。スイッチ１１ｂは、ＡＮＤ回路１０ｂの出力が「１」場合ＯＮとなり、「０」の場合ＯＦＦとなる。
【００３５】
積分アンプＩ１，Ｉ２は、スイッチ１１ａ，１１ｂの出力を積分演算する。すなわち、積分アンプＩ１，Ｉ２はスイッチ１１ａ，１１ｂがＯＮの時の減算器６の出力を積分演算する。
【００３６】
スイッチ１２ａは符号検出器８の出力が「１」の場合ＯＮとなり、「０」の場合ＯＦＦとなる。スイッチ１２ｂは符号検出器８の出力の反転信号が「１」の場合ＯＮとなり、「０」の場合ＯＦＦとなる。
【００３７】
加算器１３は、比例アンプＰの出力とスイッチ１２ａの出力とスイッチ１２ｂの出力を加算する。乗算器１４は、加算器１３の出力に−１を乗算する。加算器１３の出力がゲート指令Ｇｒｅｆ１の立ち上がり遅延信号となる。
【００３８】
また、図３では、省略しているが、ゲート指令Ｇｒｅｆ１の立ち下がり遅延信号、ゲート指令Ｇｒｅｆ２の立ち上がり遅延信号、ゲート指令Ｇｒｅｆ２の立ち下がりの遅延信号もＡＮＤ素子や各スイッチの条件を換えて生成される。各信号の生成方法は、特許文献１，２やその他の文献にも開示されており、本願発明の特徴と直接関係ないため、その説明を省略する。
【００３９】
ゲート指令Ｇｒｅｆ１，Ｇｒｅｆ２にそれぞれ立ち上がり遅延信号，立ち下がり遅延信号が付加される。そして、デッドタイム付加器ＤｅａｄＴｉｍｅでデッドタイムが付加され、ゲート信号Ｇ１〜Ｇ４として出力される。ゲート信号Ｇ１〜Ｇ４により第１〜第４半導体スイッチＴ１〜Ｔ４がＯＮ／ＯＦＦ制御される。なお、図３では、特定の構成の横流電流抑制制御部ＧＡＴＥ  ＤＥＬＡＹを示しているが、横流電流に基づいてゲート指令値を遅延させる構成であれば良い。このように、横流電流抑制制御部ＧＡＴＥ  ＤＥＬＡＹは、ゲート指令の立ち上がり、立ち下がりに横流電流に応じた遅延を与えることにより、横流電流を抑制するものである。そのため、スイッチングがない期間は、横流電流の抑制ができない。
【００４０】
図４は、レベルシフトキャリア構成によるＰＷＭ変調制御，ＣＯ−ＰＷＭ変調制御（Ｃａｒｒｉｅｒ  Ｏｖｅｒｌａｐｐｉｎｇ  ＰＷＭ）のゼロクロス近傍でのスイッチングパターンの比較である。図４（ａ）に示すＰＷＭ変調制御ではゼロクロス近傍でスイッチングが発生していない。図４（ｂ）に示すＣＯ−ＰＷＭ変調制御ではゼロクロス近傍でもスイッチングが発生している。
【００４１】
本実施形態１は、横流電流抑制制御部ＧＡＴＥ  ＤＥＬＡＹにＣＯ−ＰＷＭ変調を適応する。これにより、従来ＰＷＭ制御ではキャリア半周期当たりのスイッチング回数が０回となる電圧指令値のゼロクロス近傍においてもスイッチングが発生し、横流電流抑制制御部ＧＡＴＥ  ＤＥＬＡＹによる横流電流抑制制御が可能となる。その結果、電圧指令値の全領域で横流電流の抑制が可能になる。
【００４２】
［実施形態２］
実施形態１で適用したＣＯ−ＰＷＭ変調制御は、その特性から従来のＰＷＭ変調制御に比べてスイッチング期間が長くなるため、出力電圧が正弦波にはならず結果的に出力電圧に電圧歪が重畳される。この電圧歪はキャリア信号のオーバーラップ領域の幅によって異なる。従い、ＣＯ−ＰＷＭ変調制御による横流抑制と出力電圧歪はトレードオフの関係にある。
【００４３】
図５に、２つのキャリア信号のうち上側のキャリア信号、および、電圧指令値Ｖｒｅｆ、ゲート指令Ｇｒｅｆ１を示す。一点鎖線は通常のＰＷＭ変調制御のキャリア信号を示し、実線はＣＯ−ＰＷＭ変調制御のキャリア信号を示す。また、ゲート指令Ｇｒｅｆ１の上側は通常のＰＷＭ変調制御のキャリア信号と電圧指令値を比較した結果であり、ゲート指令Ｇｒｅｆ１の下側はＣＯ−ＰＷＭ変調制御のキャリア信号と電圧指令値Ｖｒｅｆを比較した結果である。
【００４４】
図５に示すように、ＣＯ−ＰＷＭ変調制御において上側のキャリア信号は、上限ピークの値が変わらず、下限ピークの値がゼロを下回る。一方で下側のキャリア信号は下限ピークの値が変わらず、上限ピークの値がゼロを上回ることで上下のキャリア信号がオーバーラップしている。
【００４５】
１つのパルスに着目してみるとキャリア周波数を一定にした場合、オーバーラップの領域が拡大することでパルス幅は長くなり、正弦波のゼロクロスに近づくにつれてそのパルス幅の拡大は顕著になる。
【００４６】
図６の一点鎖線は通常のＰＷＭ変調制御のキャリア信号を用いた場合の疑似正弦波、点線はＣＯ−ＰＷＭ変調制御の上側キャリア信号と下側キャリア信号それぞれの疑似正弦波、実線は上側キャリア信号と下側キャリア信号による正弦波を足し合わせた波形である。図６に示すように、ＣＯ−ＰＷＭ変調制御は、疑似正弦波に置き換えると正弦波が横に広がるように拡大する。しかし、上下のキャリア信号で正弦波が同様に拡大することからゼロクロス近傍では相殺され図６の実線のような正弦波出力となる。
【００４７】
２つのキャリア信号が重なるオーバーラップ領域をパラメータとして、一定振幅の正弦波出力をＣＯ−ＰＷＭ変調制御した場合の各次高調波の解析結果を以下の表１に示す。表１に示す通り、オーバーラップの領域幅αの増加に応じて高調波（５次、７次（ｆ＝２５０［Ｈｚ］，３５０［Ｈｚ］））が増加している。
【００４８】
【表１】
2020043716.tif 000003
【００４９】
本実施形態２は、横流抑制と出力電圧歪のトレードオフの解消方法として、電圧指令値Ｖｒｅｆのゼロクロスでの出力電流に応じて、ＣＯ−ＰＷＭ変調制御のキャリア信号のオーバーラップ領域を可変にする。
【００５０】
図７は、本実施形態２における制御部１のブロック図である。本実施形態２は、実施形態１の構成に加え、負荷力率演算部ＰＦを設ける。負荷力率演算部ＰＦにおいて、負荷電圧検出値Ｖｏｕｔ＿ｄｅｔと負荷電流検出値Ｉｏｕｔ＿ｄｅｔから負荷力率を演算する。
【００５１】
負荷力率が１．０であれば電圧指令値Ｖｒｅｆのゼロクロスでは装置に流れる電流も小さい（ゼロの）ためスイッチングによる横流は小さい。従い、キャリア信号のオーバーラップ領域を小さく（ゼロに）することで、出力電圧歪を低減する。
【００５２】
一方で負荷力率が低くなれば、ゼロクロス近傍での電流が大きくなり、スイッチングによる横流は大きくなる。そのため、オーバーラップ領域を広げて横流電流抑制を働かせる。
【００５３】
通常のＰＷＭ変調制御のキャリア信号の振幅を１とし、オーバーラップ領域をαとする場合、ＣＯ−ＰＷＭ変調制御のキャリア信号の振幅Ａｃは１＋αとなる。オーバーラップ領域αは以下の（１）式に基づいて定める。なお、負荷力率をＰ．Ｆ．とする。αmaxは力率０における補償量に対応し、任意の固定値、例として０．２程度の値とする。ｃｏｓ-1は余弦関数の逆関数であり、０より１の入力に対し円周率をπとしπ／２より０なる値を返すものとする。
【００５４】
【数１】
2020043716.tif 000004
【００５５】
以上示したように、本実施形態２によれば、電圧指令値の全領域において、横流電流の抑制が可能となる。また、ＣＯ−ＰＷＭ変調制御による出力電圧歪の悪化を変換器出力の負荷力率により調整することが可能となる。
【００５６】
［実施形態３］
本実施形態３は、横流抑制と出力電圧歪のトレードオフの解消方法として、電圧歪補償部ＨＡＲＭの歪補償信号に応じてキャリア信号のオーバーラップ領域を可変にする。
【００５７】
図８は本実施形態３における制御部１のブロック図である。実施形態１の構成に加え、電圧歪補償部ＨＡＲＭ（繰り返し制御）で演算した歪補償信号Ｖｈａｒｍ＿ｓａｔを基にキャリアオーバーラップ幅を可変にする機構を追加している。
【００５８】
図９に電圧歪の改善のための電圧歪補償部ＨＡＲＭのブロック図を示す。主たる歪電圧の次数である５次，７次の次数の高調波を補償することを目的とする。図９に示す電圧歪補償部ＨＡＲＭの処理内容を述べる。電圧歪補償項Ｖｈａｒｍの算出は実施形態１と同様である。本実施形態３は、２乗和演算部ｃａｌｃにおいて、積分部１７ａ，１７ｂにより得られる値の二乗和を計算し、歪補償信号Ｖｈａｒｍ＿ｓａｔを計算する。この歪補償信号Ｖｈａｒｍ＿ｓａｔを基にオーバーラップ領域を可変にすることで、横流抑制効果を調整する。
【００５９】
すなわち、電圧歪補償制御の補償量が小さい場合にオーバーラップ領域を広げることで、横流電流抑制の効果を強め、電圧歪補償制御の補償量が大きい場合にはオーバーラップ領域を小さくすることで、出力電圧歪を低減することが可能となる。
【００６０】
以上示したように、本実施形態３によれば、電圧指令値の全領域において、横流電流の抑制が可能となる。また、ＣＯ−ＰＷＭ制御による出力電圧歪の悪化を変換器出力の出力電圧歪補償の補償量により調整することが可能となる。
【００６１】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【符号の説明】
【００６２】
１…制御部
２…ＬＣフィルタ
３…減算器
ＰＩ…ＰＩ制御部
ＣＭＰ…補償部
ＨＡＲＭ…電圧歪補償部
４，５…加算部
ＣＡＲＲＹ…キャリア信号生成部
ＧＡＴＥ  ＤＥＬＡＹ…横流電流抑制制御部
ＰＦ…負荷力率演算部
【図１】
2020043716.tif 000005
【図２】
2020043716.tif 000006
【図３】
2020043716.tif 000007
【図４】
2020043716.tif 000008
【図５】
2020043716.tif 000009
【図６】
2020043716.tif 000010
【図７】
2020043716.tif 000011
【図８】
2020043716.tif 000012
【図９】
2020043716.tif 000013