(57)【要約】      （修正有）【課題】極紫外線リソグラフィーに用いられた際に、半導体ウェハの表面上のレジスト内に露光されるパターンを歪ませる、又は変える光波干渉効果をもたらす、粒子欠陥が低減された極端紫外線マスクセラミックス及びその製造方法を提供する。【解決手段】ガラスセラミックス基板上にＳｉＯＣ膜の平坦化層を堆積させる工程と、平坦化層のＵＶ処理又は熱処理によって硬化層を形成する工程であって、平坦化層のＳｉＯＣ膜のＵＶ処理又は熱処理により、欠陥を発生させる粒子生成のリスクを低減する工程を含む。【選択図】なし【特許請求の範囲】
【請求項１】
極端紫外線基板の製造方法であって、
ガラスセラミックス基板上にＳｉＯＣ膜の平坦化層を堆積させる工程と、
平坦化層のＵＶ処理又は熱処理によって硬化層を形成する工程であって、平坦化層のＳｉＯＣ膜のＵＶ処理又は熱処理により、欠陥を発生させる粒子生成のリスクを低減する工程を含む方法。
【請求項２】
平坦化層を堆積させる工程は、０．６ｎｍ  ｒｍｓ以下の表面粗さを有する平坦化層を形成する工程を含む請求項１記載の方法。
【請求項３】
平坦化層を堆積させる工程は、１００オングストローム〜１０マイクロメートルの層の厚さを有する平坦化層を形成する工程を含む請求項１記載の方法。
【請求項４】
ガラスセラミックス基板は高空間周波数粗さ（ＨＳＦＲ）値を有し、硬化された平坦化層はガラスセラミック基板より低いＨＳＦＲ値を有する請求項２記載の方法。
【請求項５】
硬化された平坦化層は、ガラスセラミック基板の特性を変えることなく、ガラスセラミック基板の表面を平坦化する請求項１記載の方法。
【請求項６】
ガラスセラミック基板は、リチウムアルミノシリケートを含む請求項１記載の方法。
【請求項７】
極端紫外線を硬化された平坦化層に反射する多層スタックを形成する工程を有する請求項１記載の方法。
【発明の詳細な説明】
【関連出願への相互参照】
【０００１】
本出願は、２０１３年１２月２２日出願された米国仮特許出願第６１／９１９，７８０号の利益を主張し、その主題は参照により本明細書に援用される。
【技術分野】
【０００２】
本発明は、概して、極端紫外線リソグラフィシステム用ガラスセラミックスに関する。
【背景】
【０００３】
極端紫外線リソグラフィ（ＥＵＶＬ、軟Ｘ線投影リソグラフィとしても知られている）は、０．１３ミクロン及びそれよりも小さい最小フィーチャーサイズの半導体デバイスの製造のための遠紫外線リソグラフィに代わる候補である。
【０００４】
しかしながら、概して５〜４０ナノメートルの波長範囲内にある極端紫外光は、実質的に全ての材料に強く吸収される。そのため、極端紫外線（ＥＵＶ）システムは、光の透過によってではなく、反射によって動作する。一連のミラー、又はレンズ要素、及び反射要素、又は非反射吸収体マスクパターンでコーティングされたマスクブランクの使用を介して、パターニングされた化学光は、レジストがコーティングされた半導体ウェハ上へ反射される。
【０００５】
極端紫外線リソグラフィシステムのレンズ要素及びマスクブランクは、多層反射コーティング材料（例えば、モリブデンとシリコン）でコーティングされる。ＥＵＶ光を強く反射するコーティングを有する基板を使用することによって、レンズ要素又はマスクブランク毎に約６５％の反射値が得られている。
【０００６】
マスク内に問題を引き起こす半導体処理技術には、様々なクラスの欠陥がある。不透明欠陥は、典型的には、多層コーティングの最上部又はマスクパターン上の粒子によって引き起こされ、光を反射すべきときに、光を吸収する。透明欠陥は、典型的には、多層コーティングの最上部の上のマスクパターン内のピンホールによって引き起こされ、光が吸収されるべきときに、光が反射される。位相欠陥は、典型的には、多層コーティングの下の傷及び表面変動（うねり）によって引き起こされ、反射光の位相遷移を引き起こす。
【０００７】
これらの位相遷移は、半導体ウェハの表面上のレジスト内に露光されるパターンを歪ませる、又は変える光波干渉効果をもたらす。粒子欠陥の低減又は除去において進歩がなされてきて、マスク内の不透明欠陥及び透明欠陥の修復において研究がなされてきたが、位相欠陥の問題に対処するためには、今まで何もなされてきていない。
【０００８】
過去において、遠紫外線リソグラフィ用マスクブランクは、一般的にガラス製であったが、シリコン又は超低熱膨張材料が、極端紫外線リソグラフィ用の代替として提案されてきている。ブランクが、ガラス、超低熱膨張材料、又はシリコンであるかどうかにかかわらず、マスクブランクの表面は、研磨剤を用いた機械的研磨によって可能な限り平滑にされる。このようなプロセスで残される傷は、しばしば「スクラッチディグ」マークと呼ばれ、それらの深さと幅は、マスクブランクを研磨するために使用される研磨剤中の粒子の大きさに依存する。可視及び遠紫外線リソグラフィでは、これらの傷は、半導体ウェハ上のパターン内に位相欠陥を引き起こすには小さ過ぎる。しかしながら、極端紫外線リソグラフィに対しては、スクラッチディグマークは、位相欠陥として現れるので、重要な問題である。
【０００９】
ＥＵＶリソグラフィ用に要求される短い照明波長のため、使用されるパターンマスクは、現在のリソグラフィで使用される透過型マスクの代わりに反射型マスクでなければならない。反射型マスクは、モリブデンとシリコンの交互の薄い層の正確なスタックで構成され、ブラッグ屈折器又はミラーを作る。多層スタックの性質及び小さいフィーチャーサイズのため、多層スタックが堆積される基板の表面内の任意の欠陥は拡大され、最終製品に影響を与える。数ナノメートルのスケールの欠陥は、完成したマスク上に印刷可能な欠陥となって表れ、多層スタックの堆積前にマスクブランクの表面から除去する必要がある可能性がある。
【００１０】
一般的な欠陥は、ピット、傷、及び粒子を含む。一般的な洗浄技術は、粒子の多くを除去するが、新しいピットを生成するか、既存のピットを増幅するかのいずれかである。ピットは、研磨又は洗浄プロセスから発生する可能性があるか、又は切断及び研磨プロセス中に露出される基板材料自体内の内包物又は欠陥に由来する可能性がある。更に、研磨は、表面でピットを除去するために使用することができるが、プロセス内で新たなピットが露出又は発生するリスクがあり、これは、基板表面を平滑化及び平坦化するために研磨のみを用いる有用性を制限する。基板の平滑化のための別の方法は、レーザ又はプラズマアニーリングである。これらの技術は、ガラス基板の薄い表面層を溶融し、リフローで接合し、局所的な欠陥を除去する。問題は、基板の表面に、より長い範囲の凹凸又はリップルを誘発するので、ＥＵＶマスクに必要な基板の平坦性を提供しないことである。
【００１１】
電子部品のますます小さいフィーチャーサイズの必要性を考慮すると、これらの問題に対して答えを見つけることがますます重要である。消費者の期待を成長させるとともに、増え続ける商業競争圧力を考慮すると、これらの問題に対する答えを見つけることが重要である。また、コストを削減し、効率とパフォーマンスを向上させ、競争圧力を満たすための必要性は、これらの問題に対する答えを見つけるための重要な必要性に更に大きな緊急性を追加する。
【００１２】
これらの問題に対する解決策は、長い間求められてきたが、先行開発は、何の解決策も教示又は示唆してこなかった。したがって、これらの問題に対する解決策は、長い間、当業者には手に入らないものであった。
【概要】
【００１３】
本発明は、ガラスセラミックスブロックを提供する工程と、ガラスセラミックスブロックからガラスセラミックス基板を形成する工程と、ガラスセラミックス基板上に平坦化層を堆積させる工程とを含む、極端紫外線基板の製造方法を提供する。
【００１４】
本発明は、真空中でガラスセラミックス基板を配置するための真空チャンバと、ガラスセラミックス基板上に平坦化層を堆積させるための第１堆積システムと、真空からガラスセラミックス基板を除去することなく、平坦化層上に多層スタックを堆積させるための第２堆積システムとを含む統合化極端紫外線ブランク製造システムを提供する。
【００１５】
本発明の特定の実施形態は、上記のものに加えて、又は上記のものの代わりに、他の工程又は要素を有する。工程又は要素は、添付の図面を参照して以下の詳細な説明を読むことにより当業者に明らかになるであろう。
【図面の簡単な説明】
【００１６】
【図１】統合化された極端紫外線マスク製造システムである。
【図２】本発明の一実施形態に係るＥＵＶマスクのベース部の断面図である。
【図３Ａ】製造の初期のＥＵＶマスク作成段階におけるガラスセラミックスブロックである。
【図３Ｂ】製造の硬化段階における図２のベース部である。
【図３Ｃ】製造の積層形成段階における図３Ｂの構造である。
【図４】図３ＢのＥＵＶマスク用の図２のベース部の製造方法である。
【図５】図２のベース部２００の一例の上面図である。
【図６】超低欠陥の図３ＣのＥＵＶマスクの製造方法である。
【図７】図３ＣのＥＵＶマスクを製造するための別の方法である。
【図８】ＥＵＶリソグラフィシステムのための光学トレインである。
【図９】ＥＵＶリソグラフィシステムである。
【詳細な説明】
【００１７】
以下の実施形態は、当業者が本発明を行い、使用することを可能にするために、十分に詳細に記載されている。他の実施形態が、本開示に基づいて明らかとなり、本発明の範囲から逸脱することなく、システム、プロセス、又は機械的な変更を行うことができることを理解すべきである。
【００１８】
以下の説明において、多数の特定の詳細が、本発明の完全な理解を提供するために与えられる。しかしながら、本発明は、これらの特定の詳細なしに実施できることは明らかであろう。本発明を不明瞭にすることを避けるために、いくつかの周知のコンポーネント及び回路、システム構成、及びプロセスステップは、詳細には開示されていない。
【００１９】
システムの実施形態を示す図面は、半概略であり、縮尺通りではなく、特に、寸法のいくつかは、提案説明を明確にするためのものであり、描画図内で誇張して示されている。同様に、説明を容易にするため、図面内の図は、概して、同様の方向を示すが、図面内のこの描写は、ほとんどの部分に対して任意である。一般的に、本発明は、任意の向きで動作させることができる。
【００２０】
いくつかの構成を共通して有する複数の実施形態が開示され、記載されている場合は、それらの図説、記述、及び理解を明瞭かつ容易にするために、類似の構成は、同様の参照番号で記述される。
【００２１】
解説の目的のために、本明細書で使用する用語「水平」は、マスクブランクの平面又は表面に対して平行な平面として定義され、その向きには関係ない。用語「垂直」は、まさに定義されたような水平に対して垂直な方向を指す。用語（例えば、「上方」、「下方」、「底部」、「最上部」、（「側壁」内のような）「側」、「より高い」、「より低い」、「上部」、「上に」、及び「下に」）は、図面内に図示されるように、水平面に対して定義される。用語「上」は、要素間の直接的な接触があることを示す。
【００２２】
本明細書で使用する用語「処理」は、材料又はフォトレジストの堆積、記載された構造を形成するのに必要とされる材料又はフォトレジストのパターニング、露光、現像、エッチング、洗浄、及び／又は除去を含む。
【００２３】
本発明は、軟Ｘ線投影リソグラフィとしても知られている極端紫外線リソグラフィ（ＥＵＶ／ＥＵＶＬ）で使用するためのガラスセラミックス基板等の基板の平坦化のためのシステム及び方法である。ＥＵＶは、より小型で、最小フィーチャーサイズの半導体デバイスを製造するために使用することができる。
【００２４】
ガラスセラミックスは、ＥＵＶＬ用途のために非常に適している多くの特性を含むが、それらを完全にはアモルファスにはしないガラスセラミックス中には結晶相が存在する。ガラスセラミックスの表面は、（特に、研磨後は）あまりにも粗すぎ、ＥＵＶＬシステムの設計及び寸法仕様を満たすことができない可能性がある。ガラスセラミックスの研磨及び粗さの限界を克服するために、平坦化層（例えば、ＣＶＤプロセスからの層）を使用できることが見出された。
【００２５】
ここで、図１を参照すると、統合化された極端紫外線（ＥＵＶ）マスク製造システム１００がここに図示される。統合化ＥＵＶマスク製造システム１００は、内部に基板１０４がロードされる基板ローディング・キャリアハンドリングシステム１０２を含む。フロントエンドインターフェース又はエアロック１０６は、ウェハハンドリング真空チャンバ１０８へのアクセスを提供する。
【００２６】
フロントエンドインターフェースの機能は、メインフレーム又はウェハハンドリング真空チャンバ１０８へのロードポート間で基板１０４を移動させることである。統合化ＥＵＶマスク製造システム１００のチャンバは、真空又は大気圧を含むことができる。
【００２７】
図示の実施形態では、ウェハハンドリング真空チャンバ１０８は、２つの真空チャンバ（第１真空チャンバ１１０と第２真空チャンバ１１２）を含む。第１ウェハハンドリングシステム１１４は、第１真空チャンバ１１０内にあり、第２ウェハハンドリングシステム１１６は、第２真空チャンバ１１２内にある。
【００２８】
ウェハハンドリング真空チャンバ１０８又はメインフレームは、様々な他のシステムの取り付け用に、その周囲の周りに複数のポート及び堆積チャンバを有する。第１真空チャンバ１１０は、脱ガスシステム１１８、第１物理蒸着システム１２０、第２物理蒸着システム１２２、及び前洗浄システム１２４を有する。
【００２９】
第２真空チャンバ１１２は、それに接続された第１マルチカソード源１２６、流動性化学蒸着（ＦＣＶＤ）システム１２８、硬化システム１３０、及び第２マルチカソード源１３２を有する。
【００３０】
第１ウェハハンドリングシステム１１４は、エアロック１０６及び第１真空チャンバ１１０の周囲の様々なシステム間で、連続真空内でスリットバルブを介して、ウェハ（例えば、ウェハ１３４）を移動させることができる。第２ウェハハンドリングシステム１１６は、連続的な真空内にウェハを維持しながら、第２真空チャンバ１１２の周囲に、ウェハ（例えば、第２ウェハ１３６）を移動させることができる。統合化ＥＵＶマスク製造システム１００は、ＥＵＶマスクを製造するための理想的な環境を提供することが発見された。
【００３１】
ここで、図２を参照すると、本発明の一実施形態に係るＥＵＶマスクのベース部２００の断面図がここに図示される。ベース部２００は、ガラスセラミックス基板２０２及び平坦化層２０４を含むことができる。
【００３２】
ガラスセラミックス基板２０２は、多結晶材料を含むことができる。例えば、ガラスセラミックス基板２０２は、ゼロデュア又は超低熱膨張係数を有する他のガラスセラミックス材料を含むことができる。ガラスセラミックス基板２０２は、リチウムアルミノシリケートを含むことができ、プラス又はマイナス０．００７×１０−７／Ｋの熱膨張係数（ＣＴＥ）を含むことができる。超低熱膨張係数は、ＥＵＶ投影リソグラフィプロセスの間に最小の半導体デバイス上に印刷された画像への歪みを防止するので、ＥＵＶＬシステム内で使用される基板に対して、プラス又はマイナス０．００７×１０−７／ＫのＣＴＥが必要とされることが見出された。
【００３３】
ガラスセラミックス基板２０２は、介在物、泡、及び内部脈理がほとんど無い、高い三次元均質性を含むことができる。ガラスセラミックス基板２０２は、非多孔質であり、コーティングに対して高い親和性を有することができる。例えば、ガラスセラミックス基板２０２は、酸及びアルカリに対して高い耐性のある材料を含むことができることが見出された。酸及びアルカリに対する耐性のために、ガラスセラミックス基板２０２（例えば、ゼロデュア）は、繰り返しのコーティング、堆積ステップ、処理、エッチング、又はそれらの組合せを受ける基板に対して強く耐性のある表面を提供することが見出された。
【００３４】
ＥＵＶＬに使用される基板は、リソグラフィ印刷プロセス内での欠陥を防止するために、非常に低い高空間周波数粗さ（ＨＳＦＲ）が必要である。ガラスセラミック構造の研磨は、ガラス表面におけるピット及び欠陥の発生をもたらすので、ガラスセラミックス構造は、低ＨＳＦＲを達成するための研磨を困難にし、これはリソグラフィ印刷プロセスにも悪影響を与える。
【００３５】
ガラスセラミックス基板２０２の基板上面２０１は、研磨法（例えば、研磨剤を用いた化学的機械研磨（ＣＭＰ））に起因する欠陥２０３（例えば、ピット、傷、及び粒子）を含む可能性がある。このようなプロセスに残された傷は、しばしば、「ピット」及び／又は「スクラッチディグ」マークと呼ばれ、それらの深さ及び幅は、ガラスセラミックス基板２０２を研磨するために使用される研磨剤中の粒子の大きさに依存する。
【００３６】
平坦化層２０４は、低ＨＳＦＲ及びＥＵＶＬシステムに必要な全体のグローバルフラットネスを達成するために、基板の上部表面２０１上に形成することができる。平坦化層２０４は、低ｋ誘電体を含む流動性化学蒸着（ＣＶＤ）膜を含むことができる。平坦化層２０４は、１００オングストローム（Å）〜１０マイクロメートル（μｍ）の範囲の層厚さ２０７又は層幅を含むことができる。
【００３７】
平坦化層２０４は、ケイ素炭素酸素膜、ケイ素窒素膜、又はそれらの組合せを含むことができる。更に、平坦化層２０４は、３０：１のアスペクト比を有する非炭素の液体の流動性ＣＶＤ（ＦＣＶＤ）を含むことができる。平坦化層２０４は、後続の製造工程で硬化させることができる。平坦化層２０４用のケイ素炭素酸素膜の使用は、ＥＵＶＬマスクに欠陥を発生させる可能性のある粒子のリスクを減少させるＵＶ硬化を可能にすることが発見された。
【００３８】
ＣＶＤ膜の平坦化層２０４は、研磨後のガラスセラミックス基板２０２上の欠陥２０３のいずれをも埋める又は覆い隠すために局所的に流動可能である。平坦化層２０４を有するガラスセラミックス基板２０２は、平坦で平滑な最終面をもたらすことが見出された。例えば、平坦化層２０４の層の上面２０５は、０．６ナノメートル（ｎｍ）二乗平均平方根（ｒｍｓ）以下の表面粗さを生成することができる。表面粗さは、例えば、特にＨＳＦＲは、ガラスセラミックス基板２０２の開始（初期）粗さよりも低い。
【００３９】
平坦化層２０４用に使用される前駆体は、ガラスセラミックス基板２０２の特性を変化させることなく、基板上面２０１の表面を平坦化する流動性堆積層を製造するために、テトラエチルオルトシリケート（ＴＥＯＳ）、テトラメチルオルトシリケート（ＴＭＯＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、トリシリルアミン（ＴＳＡ）、同様のＣＶＤ／ＦＣＶＤ化合物、又はそれらの組み合わせを含むことができる。
【００４０】
ガラスセラミックス基板２０２の開始粗さにかかわらず、平坦化層２０４は、０．６ナノメートルｒｍｓ以下の表面粗さを達成できることが発見された。平坦化層２０４の流動性は、基板上面２０１上に存在する可能性のある欠陥２０３のいずれをも埋め、覆い隠す。平坦化層２０４はまた、基板上面２０１のグローバルフラットネスを等しくすることができる。こうして、平坦化層２０４は、ゼロデュアなどのガラスセラミックス材料の研磨耐性の問題を克服することができる。
【００４１】
更に、平坦化層２０４の流動性ＣＶＤ膜は、表面欠陥（例えば、ピット、粒子、及び傷（スクラッチ））を平滑化又は平坦化するために、ガラスセラミックス（例えば、ゼロデュア）上に堆積させることができることが見出された。流動性ＣＶＤ膜は、低ｋ（ＳｉＣＯ）、又は類似の化学物質を利用して真空チャンバ内で堆積させることができる。低ｋは、二酸化ケイ素に対して小さい誘電定数を有する材料である低ｋ誘電体を指す。
【００４２】
例えば、ＣＶＤ膜は、０．６ｎｍ  ｒｍｓ以下の局所的粗さを有する層を提供するように流動可能な、ケイ素、酸素、炭素、窒素、又はそれらの組み合わせを有する化合物を含むことができる。ＣＶＤ膜は、局所的に流動可能であるので、平坦かつ平滑な最終面を生成しながら、基板の欠陥を埋める又は覆い隠す。
【００４３】
表面粗さは、又は特にＨＳＦＲは、開始ガラスセラミックス基板よりも低い。ガラスセラミックス基板２０２を平坦化するこの方法は、研磨だけで可能なより低いＨＳＦＲを必要とする用途に基板を利用可能にすることが見出された。ガラスセラミックス基板２０２上に、ＴＥＯＳ、ＴＭＯＳ、ＯＭＣＴＳ、ＴＳＡ、又はそれらの組み合わせと共に平坦化層２０４を使用することのもう１つの本発明の利点は、平坦化層２０４は、ガラスセラミックス基板２０２とは直接反応せず、そのためガラスセラミックス基板２０２の所望の特性を変えることなく、平坦化の利点を提供することである。平坦化層２０４は、低ＨＳＦＲを提供し、基板に対する構造的安定性を増加させ、ガラスセラミックス基板２０２に対して応力保護を増加させることが見出された。
【００４４】
流動性ＣＶＤの平坦化は、更なる堆積又は使用のための表面を準備するための任意の研磨工程後に使用することができる。流動性ＣＶＤの平坦化又は平坦化層２０４の塗布の前に用いられる研磨は、流動性ＣＶＤ膜に影響を与えないので、ガラスセラミックス基板２０２は、これらの研磨技術がもたらすＨＳＦＲに対してあまり気にせずに可能な限り最高のグローバルフラットネスを達成するように研磨することができる。
【００４５】
堆積された流動性ＣＶＤ膜は、すぐに堆積されることができるか、又はそれは、ＣＭＰ、イオンビーム研磨、磁性流体研磨を含む任意の研磨プロセスを使用して更に平滑化されることが可能である。平坦化層２０４のためにＳｉＣＯなどの低ｋを有するＣＶＤ膜の使用は、ガラスセラミックス基板上での使用に対して耐久性及び低コストの材料を提供することが見出された。
【００４６】
また、流動性ＣＶＤ膜からの小さなピット、粒子、傷の平坦化層２０４による平坦化は、ＥＵＶプロセスから作成されたデバイスに高い信頼性を提供することが見出された。更に、１００オングストローム〜１０マイクロメートルの層厚さ２０７又は層幅を有する平坦化層２０４は、ガラスセラミックス基板２０２に過剰の負荷を与えたり、バルクを追加することなく、基板上面２０１を平滑化又は平坦化できることが発見された。
【００４７】
本発明は、ピットを埋め、欠陥を覆い隠すためにＣＶＤ、物理蒸着（ＰＶＤ）、原子層堆積（ＡＬＤ）、及び流動性ＣＶＤ（ＦＣＶＤ）によって、ケイ素、酸化ケイ素、及び互換性のある熱膨張係数の関連する膜を堆積させるための様々な技術を含むことができる。一度堆積されると、膜の表面は滑らかで、更なる多層スタックの堆積のために十分平坦かつ平滑となる。平坦化層２０４は、ＣＭＰ、アニーリング、又はイオンビーム研磨などの様々な確立された平滑化又は研磨技術を用いて更に平滑化することができる。
【００４８】
ここで図３Ａを参照すると、製造の初期ＥＵＶマスク作成段階におけるガラスセラミックスブロック３０１がここに図示される。ガラスセラミックスブロック３０１は、提供することができるガラスセラミックス原料物質又は大型ガラスセラミックスブランクの一部である。
【００４９】
ガラスセラミックスブロック３０１は、ＥＵＶマスク作成用の基板を形成するために、更なる処理を必要とする可能性のあるブロック又は原料ピースとすることができる。ガラスセラミックスブロック３０１は、切断、成形（整形）、及び研磨して、ＥＵＶＬシステムの設計及び製造の要件を満たす基板にすることができる。例えば、ガラスセラミックスブロック３０１は、図２のガラスセラミックス基板２０２を形成するように切断することができる。
【００５０】
ガラスセラミック材料は、他の超低膨張ガラス（ＵＬＥ）の使用に対して温度及びＣＴＥ特性の利点を提供する。例えば、ガラスセラミックス（例えば、ゼロデュア）は、はるかに大きい動作温度範囲に調整することができるのに対して、他のＵＬＥガラスは、より小さい動作温度範囲を有する。ゼロデュアなどのガラスセラミックスのＣＴＥ均一性は、ＵＬＥガラスよりもバルク全体で高い。更に、ゼロデュアなどのガラスセラミックスのより大きな動作温度範囲は、冷却速度を制御する際により多くのオプションを提供することが見出された。
【００５１】
ここで図３Ｂを参照すると、製造の硬化段階における図２のベース部２００がここに図示される。ベース部２００は、ガラスセラミックス基板２０２を含むことができる。図２の平坦化層２０４は、ガラスセラミックス基板２０２上に直接形成又は堆積させることができる。
【００５２】
ガラスセラミックス基板２０２は、図３Ａのガラスセラミックスブロック３０１の成形からの不均一なグローバルフラットネス及び欠陥２０３を含む可能性がある。平坦化層２０４は、図２の基板上面２０１を平滑化又は平坦化するために使用することができ、これは上面全体に対して均一なグローバルフラットネスを生成し、０．５ｎｍ  ｒｍｓ以下の局所的粗さを有する層を提供する。
【００５３】
平坦化層２０４は、硬化層３０４を形成するために硬化される。硬化プロセスは、ＵＶ硬化プロセス又はストリームプロセスを含むことができる。硬化層３０４は、平坦化層２０４と同じグローバルフラットネス及び同じ局所的粗さを含む。オプションで、硬化層３０４は、ＣＭＰプロセスにより更に研磨及び平坦化することができる。
【００５４】
平坦化層２０４は、ＳｉＮ膜又はＳｉＯＣ膜を含むことができる。ＳｉＮ膜は、硬化を介して一旦ＳｉＯ／ＳｉＯ２に転換されると、より耐酸化性となり、代替の平坦化層よりも硬い膜を生成する。ＳｉＯＣ膜は、使用可能な膜を達成するために、より少ない処理工程を必要とする。ＳｉＯＣ膜は、硬化するまで柔らかいが、硬化又は未硬化のいずれでも使用することができる。ＳｉＮ膜は、通常、使用前に硬化されなければならないが、ＳｉＯＣよりも滑らかな膜表面をもたらすことができる。平坦化層２０４の各タイプに用いられる研磨方法は異なるだろう。例えば、ＳｉＯＣ膜は、粒子汚染を防止するより少ない処理工程を含む。
【００５５】
平坦化層２０４のためのＳｉＯＣ膜へのＵＶ硬化プロセスの使用は、堆積プロセス中に欠陥を発生させる可能性のある生成される粒子のリスクを低減させることが見出された。蒸気（スチーム）又はオゾン硬化は、ＳｉＮ系膜に使用する必要があるが、チャンバ及び基板を汚染する可能性のある追加粒子を導入する可能性がある。ＳｉＮ系膜は、硬化後、ガラスセラミックス基板２０２のすぐ上の層に対して、より耐酸化性があり、より硬い膜を生成するためのＳｉＯ／ＳｉＯ２に転換されることが見出された。硬化層３０４のために得られた硬化ＳｉＮ膜は、硬化したＳｉＮ膜の硬度が、硬化層３０４の更なる平坦化を促進するので、より平滑な上面を生成することができる。
【００５６】
更に、ＳｉＯＣの使用は、ガラスセラミックス基板２０２の上に使用可能な膜を実現するために、より少ない処理工程を必要とすることが見出された。平坦化層２０４に使用されるＳｉＯＣ膜は柔らかく、これは硬化させる又は硬化させないオプションを含むことができる。ＳｉＮ膜を用いた膜は、ガラスセラミックス基板２０２上への後続の堆積の前に硬化させる必要がある。
【００５７】
ここで図３Ｃを参照すると、製造の積層形成段階における図３Ｂの構造がここに図示される。図３Ｃに示される構造は、ＥＵＶマスク３５０を形成するためにその上に形成された様々な層を有する図２のベース部２００の部分図を含むことができる。例えば、ＥＵＶマスク３５０は、多層スタック３０６、キャッピング層３０８、吸収体層３１０、及び反射防止コーティング３１２を含むことができる。
【００５８】
多層スタック３０６は、硬化層３０４上に形成することができる。多層スタック３０６は、ブラッグ反射器を形成するために、硬化層３０４のすぐ上に形成することができる。光学素子の反射性質及びＥＵＶで使用される照明波長のため、反射光学系が使用され、多層スタック３０６は、高Ｚ及び低Ｚ材料（例えば、モリブデンとシリコン）の交互層で作ることができ、これは反射器（リフレクター）を形成する。
【００５９】
キャッピング層３０８は、多層スタック３０６の上方に形成される。キャッピング層は、ルテニウム（Ｒｕ）又はその非酸化化合物などの材料とすることができ、これによって多層スタック３０６を酸化、及びマスク処理中にＥＵＶマスク３５０を曝露させる可能性のある任意の化学エッチャントから保護するのを助ける。他の材料（例えば、窒化チタン、炭化ホウ素、窒化ケイ素、酸化ルテニウム、及び炭化ケイ素）もまた、キャッピング層３０８内で使用することができる。
【００６０】
吸収体層３１０は、キャッピング層３０８の上に配置される。吸収体層３１０は、ＥＵＶ光の特定の周波数（約１３．５ｎｍ）に対して高い吸収係数を有する材料でできており、クロム、タンタル、又はそれらの窒化物などの材料とすることができる。
【００６１】
反射防止コーティング（ＡＲＣ）３１２は、吸収体層３１０上に堆積される。ＡＲＣ３１２は、酸窒化タンタル又はタンタルホウ素酸化物などの材料とすることができる。裏面チャッキング層３１４は、静電チャック（図示せず）上に又は静電チャックによって基板をチャッキングするために、ガラスセラミックス基板２０２の裏面上に形成することができる。
【００６２】
本発明のこの実施形態は、ガラスセラミックス基板２０２上に別の層を堆積させるための様々な技術を含むことができる。例えば、ケイ素、酸化ケイ素、Ｒｕであり、層は、ＣＶＤ、ＰＶＤ、ＡＬＤ、及び流動性ＣＶＤを使用して堆積させることができる。
【００６３】
ここで図４を参照すると、図３ＢのＥＵＶマスク３５０用の図２のベース部２００を製造するための方法４００がここに図示される。方法４００は、ブロック４０２で図３Ａのガラスセラミックスブロック３０１を提供する工程を含む。ガラスセラミックスブロック３０１は、低いＣＴＥを有するガラスセラミックス材料（例えば、ゼロデュア、又は他の超低膨張ガラス材料）の大型シートを含むことができる。
【００６４】
ガラスセラミックスブロック３０１は、ブロック４０４において図２のガラスセラミックス基板２０２を形成するために成形することができる。成形プロセスは、切断、鋸引き、ドリル加工、ウォータージェット切断、又はそれらの組合せを含むことができる。ガラスセラミックスブロック３０１は、デザインが特定の形状（例えば、ＥＵＶＬシステムのチャックにはまる基板）に成形及び切断されることができる。例えば、ガラスセラミックスブロック３０１は、６インチの長さの基板に切断することができる。
【００６５】
ガラスセラミックス基板２０２は、ブロック４０６において研磨することができる。ブロック４０６又は第１研磨工程は、基板上面２０１の低ＨＳＦＲの要件及びグローバルフラットネスに基づいてオプションとすることができる。ガラスセラミックス基板２０２はまた、ＥＵＶＬシステムのチャンバ及びチャックの寸法要件を満たすために、図２の層の厚さ２０７を減少させるように研磨することができる。
【００６６】
平坦化層２０４は、ブロック４０８において、ガラスセラミックス基板２０２の上に形成又は塗布されることができる。図２の平坦化層２０４の塗布工程は、基板上面２０１上の任意のピットを埋め、任意の欠陥を覆い隠すための、ＣＶＤ、ＰＬＤ、ＡＬＤ、及び流動性ＣＶＤ法を含むことができる。
【００６７】
平坦化層２０４は、ブロック４１０において、図３Ｂの硬化層３０４を形成するために硬化させることができる。硬化プロセスは、平坦化層２０４をより剛性のある膜又は層に転換させることができる。硬化プロセスは、ケイ素酸素炭素又はケイ素窒素の平坦化層２０４のためのＵＶ硬化プロセス又は熱処理を含むことができる。硬化プロセスはまた、酸化ケイ素を有する硬化層３０４を作成するために、堆積層中の窒素を蒸気からの酸素で置換するための蒸気又はオゾン処理を含むことができる。
【００６８】
硬化層３０４は、ブロック４１２において研磨することができる。ブロック４１２又は第２研磨工程は、基板上面２０１のＨＳＦＲ及びグローバルフラットネスに基づいてオプションとすることができる。ガラスセラミックス基板２０２はまた、図２の層の厚さ２０７を減少させるように研磨することができる。
【００６９】
硬化層３０４の硬度は、研磨中の層の挙動を決定する。例えば、より硬い膜（例えば、ＳｉＮを用いた膜）は、より脆く、したがって、いくつかの研磨条件下で表面クラックがより発生しやすくなる可能性がある。更に、より硬い膜は、使用される材料に応じて、化学的に耐性ではないかもしれない。より硬い膜はまた、平坦化層２０４の基板への密着性に影響を及ぼす可能性がある。更に、平坦化層２０４の非常に硬質な膜の異形（バリアント）上に堆積された後続の層は、効率的に接着しない可能性がある。更に、平坦化層２０４用に使用されるＳｉＮ膜は、実現するためにより多くの処理工程を必要とし、これは粒子による汚染のリスクを高める。平坦化層２０４用に使用されるＳｉＯＣ膜は、ＳｉＮから形成された非常に硬い膜に関する上記の欠点を最小にすることが見出された。
【００７０】
硬化層３０４は、図２の基板上面２０１を研磨する際に引き起こされる欠陥及び不良を引き起こすことなく、研磨の影響をより受けやすい表面を提供することが見出された。更に、硬化層３０４を形成するために使用された堆積及び硬化プロセスは、０．６ｎｍ  ｒｍｓ以下の局所的粗さを有する平坦面を提供するので、硬化層３０４は、追加研磨をオプションとすることが見出された。
【００７１】
ここで図５を参照すると、図２のベース部２００の一例の上面図がここに図示される。例の図は、原子間力顕微鏡（ＡＦＭ）の方法を使用して図示されるように、平坦化層２０４の上面の図を含む。
【００７２】
平坦化層２０４の堆積又は塗布の前に、図２のガラスセラミックス基板２０２は、１ｎｍ  ｒｍｓ以上の表面粗さ５０２を有する可能性がある。表面粗さ５０２は、その表面の表面テクスチャ又は表面形態の構成要素である。例えば、未処理又は在庫のガラスセラミックス基板（例えば、ゼロデュアガラスセラミックスブロック５０４）は、１．３６ｎｍ  ｒｍｓの表面粗さを有することが見出された。ガラスセラミックス基板２０２の表面粗さ５０２は、４μｍ×４μｍの部分上でＡＦＭ高さセンサによって測定することができる。
【００７３】
平坦化層２０４を塗布した後、同じ４μｍ×４μｍのゼロデュアサンプルは、０．６２６ｎｍ  ｒｍｓの表面粗さを有することが発見された。更に、１００Å〜１０μｍの厚さを有する平坦化層２０４は、表面粗さ５０２の程度を変えて研磨された又は研磨されていない基板上に形成することができ、図２の層の上面２０５に対して０．６ｎｍ  ｒｍｓ以下の表面粗さ５０２を依然として生成できることが発見された。平坦化層２０４のこの利点は、収率を含み、いくつかの研磨工程を除去することにより、製造工程を減少させることができる。
【００７４】
ここで、図６を参照すると、超低欠陥の図３ＣのＥＵＶマスク３５０を製造するための方法６００がここに図示される。超低欠陥は、実質的にゼロ欠陥である。方法６００は、ブロック６０２で供給されるガラスブランクを含む。ガラスブランクは、真空ツール（例えば、図１の第１真空チャンバ１１０）内に配置することができる。ガラスブランクは、ブロック６０４で、裏面洗浄され、ブロック６０６で、脱ガスされ、前洗浄される。
【００７５】
裏面チャッキング層は、ブロック６０８で塗布されることができ、ブロック６１０で前面洗浄を実行することができる。いくつかの方法の工程は、周囲条件からの汚染を回避するために連続真空下を保ちながら、図１の統合化ＥＵＶマスク製造システム１００内でより良好に実行される。
【００７６】
脱ガス及び前洗浄が、ブロック６１４で実行され、ブロック６１６で平坦化が実行される。例えば、図２の平坦化層２０４は、ブロック６１６でガラスセラミックス基板２０２に塗布することができる。塗布工程は、堆積チャンバ（例えば、図１の流動性化学蒸着システム１２８）内で実行することができる。
【００７７】
平坦化層は、平坦化層硬化ブロック６１８で硬化させることができ、多層堆積は、ブロック６２０で実行される。例えば、図３の硬化層３０４は、図２の平坦化層２０４を硬化させるための図１の硬化システム１３０内で形成することができる。図３Ｃのキャッピング層３０８は、キャッピング層ブロック６２２内で堆積される。
【００７８】
その後、統合化ＥＵＶマスク製造システム１００を出て、遠紫外線（ＤＵＶ）／化学線検査がブロック６２４で実行される。オプションとして、ブロック６２６において、マスクブランクは洗浄され、吸収層及び反射防止コーティングが、ブロック６２８で堆積される。
【００７９】
ここで、図７を参照すると、図３ＣのＥＵＶマスク３５０を製造するための別の方法７００がここに図示される。超低欠陥は、実質的にゼロ欠陥である。別の方法７００は、ブロック７０２でガラスブランクが供給されることから始まる。ガラスブランクは、ブロック７０４で、裏面洗浄され、ブロック７０６で、前面洗浄される。
【００８０】
ブロック７０８内のいくつかの方法又はプロセス工程は、周囲条件からの汚染を回避するために連続真空下を保ちながら、図１の統合化ＥＵＶマスク製造システム１００内でより良好に実行される。
【００８１】
マスクブランクは、ブロック７１０で脱ガスされ、前洗浄される。裏面チャッキング層２１４は、ブロック７１２で堆積され、平坦化がブロック７１４で行われる。平坦化層は、ブロック７１６で硬化される。多層堆積がブロック７１８で実行され、キャッピング層がブロック７２０で塗布される。
【００８２】
ＤＵＶ／化学線検査は、統合化ＥＵＶマスク製造システム１００の内部で実行できるが、それは、ブロック７２２で外部でもまた実行できる。マスクブランクは、オプションとして、ブロック７２４で洗浄され、吸収体層及び反射防止コーティングは、ブロック７２６で堆積させることができる。
【００８３】
ここで、図８を参照すると、ＥＵＶリソグラフィシステム用の光学トレイン８００がここに図示される。光学トレイン８００は、ＥＵＶ光を生成し、それをコレクタ８０４内で収集するための極端紫外線光源（例えば、プラズマ源８０２）を有する。コレクタ８０４は、照明システム８０６の一部であるフィールドファセットミラー８０８に光を提供し、照明システム８０６は、瞳ファセットミラー８１０を更に含む。照明システム８０６は、（図３ＣのＥＵＶマスク３５０の完全に処理されたバージョンである）レチクル８１２にＥＵＶ光を提供し、レチクル８１２は、投影光学系８１４を介してウェハ８１６上にＥＵＶ光を反射する。
【００８４】
ここで、図９を参照すると、ＥＵＶリソグラフィシステム９００がここに図示される。ＥＵＶリソグラフィシステム９００は、光学トレイン６００の付属物として、ＥＵＶ光源領域９０２、レチクルステージ９０４、及びウェハステージ９０６を含む。ＥＵＶＬリソグラフィシステム９００は、図８に示される光学トレイン８００を含むことができる。
【００８５】
本発明の実施形態は、ＥＵＶブランクを平坦化及び平滑化し、これによって基板表面上のすべてのピット、欠陥及び粒子を除去し、これによって表面は、原子レベルで平坦かつ平滑となる。アイデアは、原子レベルで平坦で平滑な表面を達成するために、いかなる欠陥をも誘発することなく、その後処理することができるＥＵＶブランク基板の表面上に欠陥のない材料を堆積させることである。図３ＣのＥＵＶマスク３５０は、ＥＵＶリソグラフィシステム９００の重要な構成要素であり、ＥＵＶリソグラフィシステム９００は、適切に平坦化された平坦で平滑なＥＵＶブランク上のＥＵＶマスク無しでその機能を実行することはできない。このように、図２の平坦化層２０４は、０．６ｎｍ  ｒｍｓ以下の表面粗さ５０２に対して、図２の層の上面２０５を適切に平滑化又は平坦化することが見出された。
【００８６】
第１工程は、存在する任意のピットを充填することであり、これは、流動性ＣＶＤ膜である平坦化層２０４を堆積させることによって行うことができる。更に、平坦化層２０４はまた、ＣＶＤ、ＰＶＤ、ＡＬＤ、又は同様のプロセスを介して、シリコン、酸化ケイ素、又は関連する膜を堆積させる方法を含むことができる。この平坦化工程はまた、粒子、バンプ、ピット、及びＥＵＶブランク基板表面上又は表面内にある他の欠陥を埋めるだろう。流動性ＣＶＤ膜の場合には、ＥＵＶブランク基板上に許容できる平滑で平坦な表面を達成するために、更なる処理は必要とされないかもしれない。
【００８７】
平坦化層２０４の１つの利点は、この方法は基板とは独立しており、多様な基板及び様々な品質の基板上で使用することができることである。それは、ＥＵＶブランクに必要な特性を有するが、研磨後に原子レベルで平坦で滑らかな表面を有していないガラス基板を使用することを可能にする潜在力を有する。この独立性は、異なる基板サプライヤーを使用することを可能にし、サプライヤーによる基板の準備及び研磨への予想外の変更の影響を最小限に抑えることができる。
【００８８】
本発明の実施形態は、ＥＵＶマスクの製造のために原子レベルで平坦で平滑な基板表面を提供することを主に対象としているが、原子レベルで平坦で平滑な表面を必要とする任意のアプリケーション（例えば、ＥＵＶマスク３５０、他）用に使用することができる。
【００８９】
別のアプローチは、多層スタックを上に成長させるために平坦な伝熱性の高い表面を用いることであろう。歴史的に、ガラスは、光学系の透過性及び使用される照明波長のために、マスク用の基板として使用される。ＥＵＶは、すべての材料によって吸収され、こうして、反射光学系が用いられる。しかしながら、反射率は１００％ではなく（現在のＭｏ／Ｓｉのスタックで７０％未満）、放射線の吸収された部分は、基板を加熱するだろう。現在のマスクガラス基板組成物は、動作温度で、ゼロ熱膨張係数を与えるように最適化されており、これによってレジスト露光時にパターンの歪みを回避する。
【００９０】
得られた方法、プロセス、装置、デバイス、製品、及び／又はシステムは、直接的で、費用対効果が高く、複雑でなく、汎用性が高く、正確で、敏感で、かつ効果的であり、準備のできた、効率的で、経済的な、製造、応用、及び使用に対して公知の構成要素を適合させることによって実施することができる。
【００９１】
本発明のもう１つの重要な側面は、コストを削減し、システムを簡素化し、パフォーマンスを向上させるという歴史的傾向を有益に支持し、提供することである。本発明のこれらの及び他の有益な側面は、その結果、技術の状態を少なくとも次のレベルに更に進める。
【００９２】
本発明は、特定の最良の態様に関連して説明されてきたが、多くの代替、修正、及び変形が前述の説明に照らして当業者には明らかとなるであろうことが理解されるべきである。したがって、付属の特許請求の範囲内に入るそのような代替、修正、及び変形のすべてを包含することが意図される。本明細書に記載又は添付の図面に図示されるすべての事項は、例示的かつ非限定的な意味で解釈されるべきである。
【図１】
2020117435.tif 000002
【図２】
2020117435.tif 000003
【図３Ａ】
2020117435.tif 000004
【図３Ｂ】
2020117435.tif 000005
【図３Ｃ】
2020117435.tif 000006
【図４】
2020117435.tif 000007
【図５】
2020117435.tif 000008
【図６】
2020117435.tif 000009
【図７】
2020117435.tif 000010
【図８】
2020117435.tif 000011
【図９】
2020117435.tif 000012