(57)【要約】      （修正有）【課題】プリントヘッドのエネルギーを電源にリサイクルする。【解決手段】少なくとも一つの波形レールと、波形レールに選択的に電気的に接続される圧電アクチュエータのアレイであって、圧電アクチュエータが容量性負荷を生成するものと、少なくとも一つの模擬ジェット容量負荷であって、いくつの圧電アクチュエータが波形レールに接続されているかに応じて波形レールに選択的に結合されるものと、波形レールに結合される第一インダクタであって、第一インダクタが波形レール容量を有する共振回路を形成し、エネルギーを電源に戻すものと、を含む。それは、波形レールに選択的に電気的に接続される圧電アクチュエータのアレイに波形を供給し、いくつの圧電アクチュエータが波形レールに接続されているかに応じて少なくとも１つの擬似ジェット負荷を波形レールに選択的に結合することと、及びインダクタを使用して波形レール容量を有する共振回路を形成する。【選択図】図１
2020011506.tif 000002
【特許請求の範囲】
【請求項１】
プリントヘッドにおけるエネルギー回収回路であって、
少なくとも１つの波形レールと、
−圧電アクチュエータが容量性負荷を生成する、波形レールに選択的に電気的に接続される圧電アクチュエータのアレイと、
いくつの圧電アクチュエータが波形レールに接続されているかに応じて、波形レールに選択的に結合される、少なくとも一つの擬似ジェットの容量負荷と、及び
第一インダクタが波形レール容量を有する共振回路を形成し、エネルギーを電源にリサイクルする、波形レールに結合される第一インダクタと、を含むプリントヘッドにおけるエネルギー回収回路。
【請求項２】
波形レールが、正の電圧波形レールであることを特徴とする請求項１に記載のプリントヘッドにおけるエネルギー回収回路。
【請求項３】
波形レールが、負の電圧波形レールであることを特徴とする請求項１に記載のプリントヘッドにおけるエネルギー回収回路。
【請求項４】
正の波形レール及び負の波形レールと、正の波形レール容量を有する共振回路を形成する第一インダクタと、及び負の波形レール容量を有する共振回路を形成する第二インダクタと、を更に含むことを特徴とする、請求項１に記載のプリントヘッドにおけるエネルギー回収回路。
【請求項５】
少なくとも一つの擬似ジェット負荷が複数の擬似ジェット負荷を含み、それが波形レールにそれぞれ選択的に結合されることと、結合する擬似ジェット負荷の数が所与の波形の間に作動するアクチュエータの数に依存することと、を特徴とする、請求項１に記載のプリントヘッドにおけるエネルギー回収回路。
【請求項６】
波形レールがプリントヘッド内部で生成されることを特徴とする請求項１に記載のプリントヘッドにおけるエネルギー回収回路。
【請求項７】
波形レールがプリントヘッド外部で生成されることを特徴とする請求項１に記載のプリントヘッドにおけるエネルギー回収回路。
【請求項８】
波形レール容量が、ベース容量と、波形レールに接続されるジェットからの負荷容量と、及び波形レールに結合される任意の擬似ジェット負荷と、を含むことを特徴とする、請求項１に記載のエネルギー回収回路。
【請求項９】
プリントヘッドにおけるエネルギー回収方法であって、
波形レールに選択的に電気的に接続される圧電アクチュエータのアレイに波形を提供することと、
波形レールに接続される圧電アクチュエータの数に応じて、少なくとも１つの擬似ジェット負荷を波形レールに選択的に結合することと、及び
インダクタを使用して波形レール容量を有する共振回路を形成し、エネルギーを電源にリサイクルすることと、を含む、プリントヘッドにおけるエネルギー回収方法。
【請求項１０】
波形レールパルスの立ち上がり時の波形レールから圧電アクチュエータを切断することにより、圧電アクチュエータを正規化することを更に含む請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は圧電プリントヘッドに関し、具体的には圧電プリントヘッドにおけるエネルギー回収に関する。
【０００２】
多くのインクジェットプリントヘッドは圧電（ＰＺＴ）素子を使用する。これらの素子を使用するインクジェットはインクマニホールド及び圧力室を形成するジェットスタックと呼ばれるプレートのスタックを有し、最後のプレートはノズル又はジェットのアレイを有する。ＰＺＴ素子が電気信号を受信すると、それらは圧力室に隣接して配置される膜を変形させてインクを吐出させる。
【０００３】
圧電素子はドライブエレクトロニクスに主に容量性負荷を提供する。素子の静電容量に蓄えられたエネルギーは、機械的／流体運動に変換された実際のエネルギーよりはるかに大きい。通常、素子が静止電圧レベルまで放電するとき、過剰なエネルギーは熱として放散する。このエネルギーはドライブエレクトロニクスのＤＣ電源に収集する及び戻すことができる。
【０００４】
エネルギー回収を有するＰＺＴ素子を駆動するための回路が存在するが、それらは単一又は少数のアクチュエータを有するシステムのみを企図している。これらの回路は通常、アクチュエータごとに一つのインダクタを必要とする。これは、数百又は数千のアクチュエータを有する典型的なプリントヘッドにとっては実用的ではない。
【０００５】
一実施形態はプリントヘッドにおけるエネルギー回収回路であって、それは、少なくとも一つの波形レールと、波形レールに選択的に電気的に接続される圧電アクチュエータアレイであって、圧電アクチュエータが容量性負荷を作るものと、少なくとも一つの擬似ジェット容量性負荷であって、いくつの圧電アクチュエータが波形レールに接続されているかに応じて波形レールに選択的に結合されるものと、第一インダクタであって、波形レールに結合され、ここで、第一インダクタが波形レール容量を有する共振回路を形成し、エネルギーを電源に戻すものと、を含む。
【０００６】
他の実施形態はプリントヘッドのエネルギー回収方法であって、それは、波形レールに選択的に電気的に接続される圧電アクチュエータアレイに波形を提供し、いくつの圧電アクチュエータが波形レールに接続されているかに応じて少なくとも一つの擬似ジェット負荷を波形レールに結合し、インダクタを使用することにより波形レールキャパシタンスを有する共振回路を形成し、エネルギーを電源に戻すことを含む。
【図面の簡単な説明】
【０００７】
【図１】プリントヘッドの概略図を示す。
【図２】エネルギーを正電源に戻すための回路図を示す。
【図３】エネルギーを負電源に戻すための回路図を示す。
【０００８】
図１はその内部に全ての電気装置を有するプリントヘッド１２を含むプリントシステム１０の実施形態を示す。それらは、処理素子１６、ジェットスタック２６とそれぞれのジェット２８を駆動するドライバ２４を含んでもよい。
【０００９】
プリントヘッド１８は、標準化されたコンピューターインターフェース１４、例えばユニバーサルシリアルバス（ＵＳＢ）を介して画像データを受信する。通常のＵＳＢ２接続により高い周波数で適用するために、電源１７からの外部ＤＣ電源をプリントヘッドに供給してもよい。
【００１０】
プリントヘッドは、内部で生成された「ドットクロック」又は発射信号を含んでもよい。ドットクロックは、２８のようなジェットを作動させ、ジェットからプリント基板にインクを吐出させる波形群を起動する。ドットクロックは、プリントヘッドの内部又は外部で生成されてもよい。内部ソースは外部エンコーダに位相ロックしてもよい。図１のプリントヘッドの構造は、「スタンドアローン」プリントヘッドとも呼ばれる。「スタンドアローン」という用語は外部部品の使用を排除するものではなく、オプションであるためスタンドアローンであることに留意すべきである。
【００１１】
図１では、コンピューター１５は、プリントヘッド１２に対する標準化されたコンピューターインターフェース１４を有する。公開された標準に準拠している任意のコンピューターインターフェース。画像データは、標準化されたコンピューターインターフェースのケーブルを介して、画像列順序であるジェット番号順序で、ジェット当たり１ワードの３２ビットワードの形式のコンピューター１５から来る。プリントヘッドは、外部又は内部でドットクロックが供給されると、データを消費する。コンピューターインターフェースは、処理素子１６に接続される。処理素子は画像データをバッファし処理して、ドライバにジェットを発射させるのに必要な波形を生成することができる任意の装置である。いくつかの実施形態では、それは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は特定用途向け集積回路（ＡＳＩＣ）、あるいはドットクロックに応答してデータをバッファリングしてジェット波形を生成することができる他の装置であってもよく、それはプリントヘッドの制御を提供するように製造されプログラムされた集積回路を意味する。
【００１２】
処理素子１６は、ドライバ２４に使用されるＶＰＰ及びＶＳＳ波形を生成することにより２８のようなジェットを発射する。処理素子１６の外部にあるアナログ回路２０と２２は、ＶＰＰ及びＶＳＳ波形レールの実行を終了する。それは、外部ＤＣ電源１７、又はＵＳＢインタフェースを介してコンピューターからの電源に接続されたＤＣ電力変換器１８をも含んでもよい。
【００１３】
ここでの実施形態は、このタイプのスタンドアローンプリントヘッドを指すが、プリントヘッドの外部にプリントコントローラーを有する従来のプリントヘッドにも使用可能であることに留意すべきである。以下の説明では、プリントヘッドの外部のプリントコントローラーからの信号は、処理素子１６（ここではＦＰＧＡとされるがその実施形態を制限するものではない）からの信号の代わりであると考えてよい。ＶＰＰ及びＶＳＳ波形レールの生成を完了するアナログ回路もまたプリントヘッドの外部にあってよい。
【００１４】
前述のように、典型的な圧電プリントヘッドのアクチュエータ素子はドライブエレクトロニクスに対して主に容量性負荷を形成する。素子の静電容量に蓄えられたエネルギーは、素子が作動するときに機械的運動に変換された実際のエネルギーよりはるかに大きい。この容量性エネルギーは、従来、波形発生又はプリントヘッドドライバ電子機器においては熱として放散された。図２は、容量性エネルギーを収集しそれを正電源に戻す回路の実施形態を示す。
【００１５】
図２において、回路３０はいくつかの機能的な「ブロック」又は領域を有する。ハーフブリッジ３２は、処理素子ＶＰＰ＿ＨＢＲＩＤＧＥ＿Ｈ（ハイ）及びＶＰＰ＿ＨＢＲＩＤＧＥ＿Ｌ（ロー）からの信号を受信する。ハーフブリッジ３２は、その出力インダクタＬ１及びベース負荷コンデンサＣ１０並びにＶＰＰ＿ＣＬＡＭＰ  Ｍ７とともに、ＶＰＰ２波形パルスを発生するために使用される。ＶＰＰ２は結合コンデンサＣ９を介してＶＰＰに接続され、それはＶＰＰがＤＣバイアスを有することを可能にする。領域３６は、ＶＰＰレール上のバイアスを管理するためのレベルシフタ及びクランプＦＥＴ  Ｍ６を含む。領域３８は擬似ジェット負荷を含む。ブロック３０は、各ＶＰＰパルスの終わりに対して処理素子１６、この実施形態ではＦＰＧＡにタイミングフィードバックを提供し、ＶＰＰがその静止バイアス電圧に近づくときに、ＶＰＰ２が０Ｖに近づくときを知らせる。
【００１６】
プリントヘッドジェットが圧電アクチュエータ膜の機械的共振で動作し、延長された液滴群のみを発射することができれば、エネルギーはその機械的共振に蓄えられ、その後の液滴吐出に使用されることになる。しかしながら、ジェット波形はこの機械的共振周波数にはなく、長い液滴群にも限定されず、そのためエネルギーの回収はやや困難になる。機械的共振を使用する代わりに、新しい電気インダクタ／コンデンサ（Ｌ／Ｃ）共振が生成される。この共振のエネルギーは、その後の液滴に直接使用されるのではなく、各波形パルスの終わりにＤＣ電源に戻される。この実施形態では、２つのＬ／Ｃ共振回路があり、一方は正波形パルス（ＶＰＰ）用であり、他方は負波形パルス（ＶＳＳ）用である。Ｌ／Ｃ共振周波数は、ＶＰＰ及びＶＳＳ波形のパルス幅と一致するように設計される。他の実施形態は、正又は負のいずれか一方のみで、両方ではない１つの波形のみを有してもよい。
【００１７】
図２におけるＶＰＰの場合、Ｌ／Ｃ共振回路はＬ１とＬ１の後の全負荷容量（ここでは波形レール容量と呼ばれる）で構成される。波形レール容量は、すべての発射ジェットの圧電素子、それがＭ８によって有効にされる場合ベース負荷Ｃ１０、及びＣ１５、並びに有効にされる擬似ジェット負荷Ｃ５、Ｃ６、及び／又はＣ７からなる。ＶＰＰパルス幅をおおよそ一定に保つためには、波形レール容量を、１回のヘッドの発射から次の発射まで、おおよそ一定に保たなければならない。これを達成するために、すべてのジェットが発射しているとき、コンデンサＣ５、Ｃ６、又はＣ７のいずれも回路に切り替わらない。発射するジェットの数に応じて、波形レールの静電容量をほぼ一定に保つために、必要に応じてこれらの擬似ジェット負荷のうちの一つ、二つ、又は三つ全ての切り替えをオンにする。ジェット２８が著しく異なる幅のＶＰＰパルスを含む複雑な波形を必要とする場合、より広いＶＰＰパルスの間にコンデンサＣ１５が有効にされてＬ／Ｃ共振周波数を低下させる。
【００１８】
図２では、波形生成はＬ１のインダクタ／コンデンサ共振回路に依存する。コンデンサは、波形レール容量と呼ばれるＶＰＰレール上の全ての静電容量の合計からなる。これは、図１からのＰＺＴドライバ２４内の寄生容量、この駆動回路においてコンデンサＣ１０で意図的に追加された静電容量を含み、そして任意選択的に、それはＣ１５、Ｃ５、Ｃ６及びＣ７を含んでもよい。Ｃ１０はベース容量であり、全体の中で占める割合が小さい他の静電容量の変動におけるソースを含む。Ｃ１０は充電にエネルギーを必要とし、そのほとんど全てが回収されるので、正味の電力消費はほとんどない。Ｃ１５は共振周波数を調整して、ＰＺＴ駆動波形内のさまざまなパルスのパルス幅を調整できるようにする。コンデンサＣ５、Ｃ６、Ｃ７とその下にあるコンデンサ、抵抗Ｃ４、Ｒ５、Ｃ１１、Ｒ６、Ｒ７は、ＰＺＴジェットアクチュエータの静電容量と消費電力をシミュレートする。これらの負荷は、特定の波形パルスでは発射しない「実際の」ジェットの数に基づいて、ＦＥＴ  Ｍ３、Ｍ４、及び／又はＭ５がオンになると切り替わる。ジェットの数は信号に応答して作動するアクチュエータの数に変換され、これらはここでは交換可能に使用されるようになる。
【００１９】
ＶＰＰパルスの発生は以下のように起こり得る。ＶＰＰ＿ＣＬＡＭＰ  ＦＥＴ（電界効果トランジスタ）Ｍ７及びＶＰＰ＿ＢＩＡＳ＿ＣＬＡＭＰ  ＦＥＴ  Ｍ６は最初にオンにされてＶＰＰをその静止レベルに保持する。ドライバ２４にロードされたジェットデータによって示されるジェットの数に応じて、負荷スイッチＭ３、Ｍ４、及びＭ５が有効になる。ＦＥＴ  Ｍ１及びＭ１２がオンになり、Ｍ２がオフになってインダクタＬ１内の電流を上昇させる。
【００２０】
通常１〜２マイクロ秒の短い遅延の後、クランプＦＥＴ  Ｍ７とＭ６がオフになる。これはＶＰＰの正のランプを開始し、その初期スロープは波形レール容量とＬ１の電流に依存する。いくつかの圧電プリントヘッドは、ＶＰＰパルスの立ち上がりエッジなどの波形レールパルスの立ち上がりエッジの間に波形レールから圧電素子（ジェット）を切断することによって実施される、正規化と呼ばれるジェットごとの電圧調整を含む。正規化は、米国特許第５，５０２，４６８号に記載されている。このようなプリントヘッドの場合、ＶＰＰが平均ジェットの正規化電圧に達すると、以前に有効になっていた負荷スイッチＭ３、Ｍ４、及びＭ５が順次オフに切り替わる。これは、有効にされていない実際のジェットの容量性負荷の挙動に近似する。その後、Ｍ２がオンになり、Ｍ１とＭ１２がオフになり、ＶＰＰの立ち下がりエッジのスルーレートが増加する。タイミングは、特定の波形パルスに対する所望の立ち下がりスルーレートに依存し、これは処理素子１６によって「知られる」ようになる。
【００２１】
ＶＰＰ＿ＳＥＮＳＥ信号及び時間遅延によって検出されるように、ＶＰＰが再びその静止ＶＢＩＡＳレベルに達すると、クランプＦＥＴ  Ｍ７及びＭ６が再びオンになる。ＦＥＴ  Ｍ１、Ｍ１２、及びＭ２がオフになり、Ｌ１に残っている電流を減少させる。この電流は直流電源Ｐ１５Ｖに帰還する。
【００２２】
ＤＣとなるＰ１５Ｖ電源は、Ｌ１から電流が流れ込むとエネルギーを回収する。図２に示すＣ１とＣ３のように、ほとんどのＤＣ電源にはバイパスコンデンサがある。戻されたエネルギーはバイパスコンデンサを多少充電する。この追加の電圧は、外部電源からできるだけ多くの電力を引き出すのではなく、次の波形パルスに電力を供給する。このようにして、戻されたエネルギーは電力消費量を減らし、したがって運用コストを削減する。Ｐ１５Ｖの電圧リップルを最小限に抑えるには、Ｐ１５Ｖの総バイパス容量をＶＰＰの波形レール容量よりはるかに大きくする必要がある。
【００２３】
この過程でのエネルギーの流れは以下のとおりである。ＶＰＰ２パルスの開始前に、エネルギーはＰ１５ＶからインダクタＬ１に流れ込む。ＶＰＰ２が０Ｖから１５Ｖに上昇すると、エネルギーがＰ１５ＶからインダクタＬ１と波形レール容量の両方に流れ込む。前述のように、波形レール容量は、ジェット静電容量、擬似ジェット負荷、及びベース容量（この場合はＣ１０）で構成される。ＶＰＰ２が１５Ｖからそのピークまで上昇すると、エネルギーはＰ１５ＶからとＬ１から波形レール容量に流れ込む。ＶＰＰ２がピークから１５Ｖまで降下すると、エネルギーが波形レールの静電容量からＰ１５Ｖに流れ込み、インダクタＬ１に流れ込む。ＶＰＰ２が１５Ｖから０Ｖまで降下すると、エネルギーは波形レール容量からインダクタＬ１からＰ１５Ｖに流れ込む。ＶＰＰ２パルスの終了後、インダクタＬ１の残りのエネルギーはＰ１５Ｖに流れ込む。
【００２４】
上記の説明は、正の波形レールに焦点を当てたものである。図３は、負波形レール用の回路の実施形態を示す。回路全体は、図２のＶＰＰ図と同一の四つのブロック（ハーフブリッジ、レベルシフタ、擬似ジェット負荷、及びＤＣオフセット）を有する。いくつかの違いがある。
【００２５】
図３において、Ｒ１０は示されていない。図２において、テストモードで全てのＦＥＴがオフになっている場合、Ｒ１０はＶＰＰ２のＤＣレベルを設定し、図２においてはオプションである。Ｍ６、Ｍ７、Ｍ８及びＭ３、Ｍ４、並びにＭ５で使用され得るような市販のより高い電圧のＰＦＥＴは、ゲート駆動のために３．３Ｖを超える電圧を必要とし得る。これらの部品では、図２と図３のＱ１、Ｒ１、Ｒ２、Ｃ２として実装されている、ハーフブリッジ内の低電圧ＰＦＥＴで使用される安価なディスクリートレベルトランスレータを使用することはできない。代わりに、それらは、ＤＵＡＬ  ＧＡＴＥ  ＤＲＩＶＥＲ  １、２及び３のようなデュアルゲート駆動集積回路を使用し得る。ゲートドライバは３Ｖの制御信号を取り込み、１５Ｖのゲートドライブ信号を生成する。
【００２６】
ＶＰＰ回路とＶＳＳ回路のもう１つの違いは、バイアスクランプゲート駆動Ｍ６にある。ＶＢＩＡＳは−１２Ｖで、それ以下のＤＣ電源電圧はない。ＰＦＥＴ  Ｍ６がオンになるには、ＶＢＩＡＳに対して負のゲート電圧が必要である。この実施形態では、ＤＵＡＬ  ＧＡＴＥ  ＤＲＩＶＥＲ  ２の後に、Ｃ８、Ｄ２、Ｒ３及びＲ４のチャージポンプ回路が使用される。対照的に、ＶＰＰの実施形態では、Ｍ６はわずか３．３Ｖで正ゲート駆動を必要とするＮＦＥＴである。
【００２７】
また、ＶＳＳの実施形態では、ＶＳＳ＿ＳＥＮＳＥ＿Ｐが３．３Ｖを超えて上昇しないので、Ｄ１はＰ２Ｖ５ではなく接地する。ただし、Ｄ１でクランプされていなければ、地面より下に接続する。一方、図２のＶＰＰ＿ＳＥＮＳＥ＿Ｐは地面より下に接続することはないが、クランプしなければ３．３Ｖを超えることになる。
【００２８】
動作中、ＶＳＳ波形はＶＰＰ波形と同様に機能し、波形レール容量から過剰なエネルギーをＰ１５Ｖ電源に戻す。擬似ジェット負荷コンデンサＭ３、Ｍ４、及びＭ４は、所与の波形に対して発射されていないジェットの数に応じて負荷として切り替わる。
【００２９】
このようにして、ジェットアクチュエータの静電容量に蓄えられていた無駄なエネルギーをジェットのアレイ全体にわたって回収することができる。通常、このエネルギーは熱として放散する。上記の実施形態では、過剰なエネルギーは次の波形で使用するために電源に戻される。
【図１】
2020011506.tif 000003
【図２】
2020011506.tif 000004
【図３】
2020011506.tif 000005