(57)【要約】【課題】微小な電流が測定可能な電流測定方法を提供する。【解決手段】被試験用トランジスタのゲートに第１の電位を与え、被試験用トランジスタの第１の端子と、第１のトランジスタの第１の端子が電気的に接続されるノードに、第１のトランジスタを介して電荷を蓄積させ、第１のトランジスタを非導通にし、ノードと電気的に接続する読み出し回路の出力端子の第２の電位と、第１の電位を定期的に測定し、第２の電位から第１の電位を差し引いた値の時系列を作成し、時系列の傾きから、被試験用トランジスタの電流値を算出する。【選択図】図１
2020056794.tif 000002
【特許請求の範囲】
【請求項１】
被試験用トランジスタと、第１のトランジスタと、ノードと、ソースフォロア回路と、を有し、
前記被試験用トランジスタのチャネル幅は、前記第１のトランジスタのチャネル幅より大きく、
前記第１のトランジスタのゲートは、第１の入力端子と電気的に接続され、
前記被試験用トランジスタの第１の端子と、前記第１のトランジスタの第１の端子は、前記ノードに電気的に接続され、
前記第１のトランジスタの第２の端子は、第２の入力端子と電気的に接続され、
前記ノードは、前記ソースフォロア回路と電気的に接続され、
前記被試験用トランジスタのゲートは、第３の入力端子と電気的に接続され、
前記被試験用トランジスタの第２の端子は、第４の入力端子と電気的に接続され、
前記第１の入力端子に前記第１のトランジスタがオンとなる電位を与え、前記第３の入力端子に前記被試験用トランジスタがオフとなる第１の電位を与え、前記第１のトランジスタを介して前記ノードに電荷を蓄積させ、
前記第１のトランジスタを非導通にし、
前記ソースフォロア回路の出力端子の第２の電位と、前記第１の電位を定期的に測定し、
前記第２の電位から前記第１の電位を差し引いた値の時系列を作成し、
前記時系列の傾きから、前記被試験用トランジスタの第１の端子と第２の端子の間で流れる電流値を算出する電流測定方法。
【請求項２】
被試験用トランジスタと、第１のトランジスタと、ノードと、ソースフォロア回路と、を有し、
前記被試験用トランジスタのチャネル幅は、前記第１のトランジスタのチャネル幅より大きく、
前記第１のトランジスタのゲートは、第１の入力端子と電気的に接続され、
前記被試験用トランジスタの第１の端子と、前記第１のトランジスタの第１の端子は、前記ノードに電気的に接続され、
前記第１のトランジスタの第２の端子は、第２の入力端子と電気的に接続され、
前記ノードは、前記ソースフォロア回路と電気的に接続され、
前記被試験用トランジスタのゲートは、第３の入力端子と電気的に接続され、
前記被試験用トランジスタの第２の端子は、第４の入力端子と電気的に接続され、
前記第１の入力端子に、前記第１のトランジスタがオンとなる電位を与え、前記第３の入力端子に、前記被試験用トランジスタがオフとなる第１の電位を与え、
前記第１のトランジスタを介して前記ノードに電荷を蓄積させ、
前記第１のトランジスタを非導通にし、
前記ノードと電気的に接続する前記ソースフォロア回路の出力端子の第２の電位と、前記第１の電位を定期的に測定し、
前記第２の電位から前記第１の電位の定数倍を差し引いた値の時系列を作成し、
前記時系列を近似する回帰直線を作成し、
前記回帰直線の傾きから、前記被試験用トランジスタの電流値を算出する電流測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置を流れる微小な電流の測定方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、
それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【０００３】
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装
置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気
光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半
導体装置を有している場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジス
タ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（
ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トラン
ジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られてい
るが、その他の材料として酸化物半導体が注目されている。
【０００５】
例えば、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ酸化物半導体を用いてトランジスタを作製す
る技術が開示されている（特許文献１参照）。
【０００６】
ところで、液晶表示装置などの電荷保持型の半導体装置を作製する場合、トランジスタの
オフ状態における特性（以下、オフ電流という）を知ることは極めて重要になる。トラン
ジスタのオフ状態における特性にあわせて薄膜トランジスタのチャネル長やチャネル幅と
いったパラメータを決定することになるためである。
【０００７】
また、１×１０−２４Ａ以下の電流値を測定することができる評価方法が特許文献２で開
示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２０１１−２３７４１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
トランジスタのオフ電流の測定において、ドレイン‐ゲート間、ドレイン‐ソース間、ド
レイン‐基板間などに寄生容量が生じると、容量を介したリークが無視できなくなり、容
量を介したノイズの侵入によって精度の良い測定ができなくなる。そのため、該寄生容量
の影響をできるだけ低減し、本来のオフ電流（リーク電流ともいう）の値をより正確に知
ることが求められている。
【００１０】
上述の問題に鑑み、本発明の一態様では、微小な電流が測定可能な電流測定方法の提供を
課題の一とする。または、該電流測定方法を用いた半導体装置の検査方法の提供を課題の
一とする。または、該電流測定方法を用いた半導体装置の提供を課題の一とする。または
、検査方法を用いた半導体装置の提供を課題の一とする。または、特性評価用回路の提供
を課題の一とする。または、新規な測定方法の提供を課題の一とする。または、本発明の
一態様は、新規な半導体装置などを提供することを課題の一とする。なお、これらの課題
の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、
これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、
請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記
載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１１】
本発明の一態様は、被試験用トランジスタのゲートに第１の電位を与え、被試験用トラン
ジスタの第１の端子と、第１のトランジスタの第１の端子が電気的に接続されるノードに
、第１のトランジスタを介して電荷を蓄積させ、第１のトランジスタを非導通にし、ノー
ドと電気的に接続する読み出し回路の出力端子の第２の電位と、第１の電位を定期的に測
定し、第２の電位から第１の電位を差し引いた値の時系列を作成し、時系列の傾きから、
被試験用トランジスタの電流値を算出することを特徴とする電流測定方法である。
【００１２】
本発明の一態様は、被試験用トランジスタのゲートに第１の電位を与え、被試験用トラン
ジスタの第１の端子と、第１のトランジスタの第１の端子が電気的に接続されるノードに
、第１のトランジスタを介して電荷を蓄積させ、第１のトランジスタを非導通にし、ノー
ドと電気的に接続する読み出し回路の出力端子の第２の電位と、第１の電位を定期的に測
定し、第２の電位から第１の電位の定数倍を差し引いた値の時系列を作成し、時系列を近
似する回帰直線を作成し、回帰直線の傾きから、被試験用トランジスタの電流値を算出す
ることを特徴とする電流測定方法である。
【００１３】
上記態様において、回帰直線の決定係数が最大になるように、第１の電位の定数倍を決定
すればよい。
【００１４】
上記態様において、被試験用トランジスタのドレイン−基板間の容量は、ノードの全容量
の１３．４％未満が好ましい。
【００１５】
上記態様において、被試験用トランジスタは、第１のトランジスタよりチャネル幅が大き
いことが好ましい。
【００１６】
上記態様において、読み出し回路は、第２のトランジスタ及び第３のトランジスタを含み
、第２のトランジスタの第１の端子はノードと電気的に接続し、第３のトランジスタの第
１の端子は、第２のトランジスタの第２の端子および出力端子と電気的に接続する。
【００１７】
上記態様において、測定環境は恒温状態にして測定することが好ましい。
【発明の効果】
【００１８】
本発明の一態様では、所定の期間における電位変動から電流値を算出する。これにより、
微小な電流値を測定することが可能である。
【００１９】
また、上記電流測定方法を用いて、電気素子が所定の特性を有するか否かを検査すること
により、作製した半導体装置の不良を的確に発見することが可能である。
【００２０】
また、上記電流測定方法を用いて得られた電流値の情報を元に、構成要素である電気素子
のパラメータを決定して半導体装置を作製することにより、適した特性を備えた半導体装
置を提供することが可能である。または、新規な測定方法を提供することが可能である。
または、新規な半導体装置を提供することが可能である。
【００２１】
このように、本発明の一態様により、様々な技術的効果を得ることが可能である。
【００２２】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２３】
【図１】測定系の一例を示す回路図。
【図２】読み出し回路の一例を示す回路図。
【図３】ソースフォロワ回路の入出力特性を示す図。
【図４】ソースフォロワ回路の入出力特性を示す図。
【図５】電位ＶＧと電位ＶＯＵＴの時系列を説明する図。
【図６】ノイズを低減する解析方法を説明する図。
【図７】ノイズを低減する解析方法を説明する図。
【図８】測定系を説明する図。
【図９】トランジスタの構成の一例を説明する図。
【図１０】トランジスタの構成の一例を説明する図。
【図１１】トランジスタの構成の一例を説明する図。
【図１２】トランジスタの構成の一例を説明する図。
【図１３】トランジスタの構成の一例を説明する図。
【図１４】トランジスタの構成の一例を説明する図。
【図１５】電子機器の例を説明する図。
【図１６】電位ＶＯＵＴの時間変化を測定した図。
【図１７】電位ＶＯＵＴ−α×ＶＧの時間変化を測定した図。
【発明を実施するための形態】
【００２４】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２５】
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状または値などに限定されない。
【００２６】
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混
同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００２７】
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。
【００２８】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこと
ができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流
れる領域をいう。
【００２９】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインという用語は、入れ替えて用いることができるものと
する。
【００３０】
なお、本明細書において、チャネル長とは、例えば、トランジスタの上面図において、半
導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート
電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース
領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離を
いう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは
限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある
。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれ
か一の値、最大値、最小値または平均値とする。
【００３１】
本明細書において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態の
ときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャ
ネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをい
う。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは
限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある
。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれ
か一の値、最大値、最小値または平均値とする。
【００３２】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【００３３】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００３４】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに
重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上
のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅ
ｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した
場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、
本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合があ
る。
【００３５】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００３６】
（実施の形態１）
本実施の形態では、本発明の一態様に係る電流測定方法およびこれに用いる測定系の一例
について図１を参照して説明する。
【００３７】
＜測定系＞
はじめに、本発明の一態様に係る電流測定方法に用いられる測定系の一例について図１を
参照して説明する。以下に示す測定系の構成は、特性評価用回路の構成として採用するこ
とが可能である。なお、以下に示す測定系は一例に過ぎない。
【００３８】
図１は、トランジスタ１０１のオフ電流を測定するための測定系を示している。図１に示
す測定系は、トランジスタ１００と、トランジスタ１０１と、トランジスタ１０２と、ト
ランジスタ１０３と、ノードＦＮと、を有する。
【００３９】
トランジスタ１００のゲート端子は、入力端子ＩＮ＿１と電気的に接続され、トランジス
タ１００のソース端子またはドレイン端子の一方は、入力端子ＩＮ＿２と電気的に接続さ
れ、トランジスタ１００のソース端子またはドレイン端子の他方は、ノードＦＮと電気的
に接続される。
【００４０】
トランジスタ１０１のゲート端子は、入力端子ＩＮ＿３と電気的に接続され、トランジス
タ１０１のソース端子またはドレイン端子の一方は、入力端子ＩＮ＿４と電気的に接続さ
れ、トランジスタ１０１のソース端子またはドレイン端子の他方は、ノードＦＮと電気的
に接続される。
【００４１】
トランジスタ１０２のゲート端子は、ノードＦＮと電気的に接続され、トランジスタ１０
２のソース端子またはドレイン端子の一方は、入力端子ＩＮ＿７と電気的に接続され、ト
ランジスタ１０２のソース端子またはドレイン端子の他方は、出力端子ＯＵＴと電気的に
接続される。
【００４２】
トランジスタ１０３のゲート端子は、入力端子ＩＮ＿５と電気的に接続され、トランジス
タ１０３のソース端子またはドレイン端子の一方は、出力端子ＯＵＴと電気的に接続され
、トランジスタ１０３のソース端子またはドレイン端子の他方は、入力端子ＩＮ＿６と電
気的に接続される。
【００４３】
なお、被試験用トランジスタは、トランジスタ１０１である。
【００４４】
図１において、入力端子ＩＮ＿１に与えられる電位を電位ＶＧＷとする。入力端子ＩＮ＿
２に与えられる電位を電位ＶＩＮとする。入力端子ＩＮ＿３に与えられる電位を電位ＶＧ
とする。入力端子ＩＮ＿４に与えられる電位を電位ＶＳとする。入力端子ＩＮ＿５に与え
られる電位を電位ＶＲＥＦとする。入力端子ＩＮ＿６に与えられる電位を電位ＶＳＳとす
る。入力端子ＩＮ＿７に与えられる電位を電位ＶＤＤとする。ノードＦＮに与えられる電
位を電位ＶＦＮとする。出力端子ＯＵＴに与えられる電位を電位ＶＯＵＴとする。
【００４５】
トランジスタ１０１の微小なオフ電流を測定するためには、検知することが可能なレベル
にまで、オフ電流を増加する必要がある。そこで、被試験用（ＤＵＴ：Ｄｅｖｉｃｅ  Ｕ
ｎｄｅｒ  Ｔｅｓｔ）トランジスタであるトランジスタ１０１のチャネル幅を極端に大き
くする必要がある。トランジスタ１０１のチャネル幅は、好ましくは１ｍｍ以上、１ｍ以
下、より好ましくは１ｃｍ以上、１ｍ以下、さらに好ましくは１０ｃｍ以上、１ｍ以下に
するとよい。
【００４６】
トランジスタ１０１のオフ電流は、ノードＦＮに書き込まれた電位の変化を長時間測定す
ることで、算出することができる。ノードＦＮに電位を書き込む回路（書き込み回路とも
いう）は、トランジスタ１００を含んで構成され、ノードＦＮの電位を読み出す回路（読
み出し回路ともいう）は、トランジスタ１０２及びトランジスタ１０３で構成されている
。
【００４７】
書き込み回路を構成するトランジスタ１００は、ＤＵＴであるトランジスタ１０１と同時
に形成される。トランジスタ１００のオフ電流は、測定に影響を与えない程度に小さいこ
とが好ましい。そのため、トランジスタ１００のチャネル幅は、トランジスタ１０１のチ
ャネル幅と比べて小さいことが好ましい。例えば、トランジスタ１００のチャネル幅は、
好ましくは１μｍ以上、１００μｍ以下、より好ましくは１μｍ以上、５０μｍ以下、さ
らに好ましくは１μｍ以上、１０μｍ以下にするとよい。
【００４８】
また、読み出し回路は、入力容量が小さく、ノードＦＮの電位が精度よく検知できる回路
が好ましい。本実施の形態では、トランジスタ１０２及びトランジスタ１０３で構成され
ているソースフォロワ回路を用いた。トランジスタ１０２及びトランジスタ１０３は、Ｄ
ＵＴであるトランジスタ１０１と同時に形成される。
【００４９】
また、各端子間を電気的に接続する配線に寄生容量が生じる。このため、配線（端子）の
幅を細くして寄生容量を削減する。配線（端子）の幅は、２０ｎｍ以上０．５μｍ以下が
好ましい。また、配線（端子）の幅を細くすることでドレイン−基板間の容量を低減する
ことができ、ドレイン−基板間の容量は、ノードＦＮの全容量の１３．４％未満が好まし
く、１３．０％未満がさらに好ましい。本実施の形態では、配線（端子）の細さを０．３
５μｍとする。また、ノードＦＮの容量は、５×１０−１０Ｆとする。
【００５０】
＜電流測定方法＞
次に、図１の測定系を用いた電流測定方法の一例について説明する。なお、以下に示す電
流測定方法は一例に過ぎない。
【００５１】
なお、本実施の形態では、端子、ノード、配線又は電極に、高電位と低電位の２値が与え
られる場合、高電位をＨレベルの電位、低電位をＬレベルの電位と呼ぶ場合がある。
【００５２】
まず、入力端子ＩＮ＿１の電位ＶＧＷにＨレベルの電位が与えられて、トランジスタ１０
０がオンになる。次に、入力端子ＩＮ＿２の電位ＶＩＮがノードＦＮに書き込まれる（入
力端子ＩＮ＿２からノードＦＮに電荷が注入される）。このとき、トランジスタ１０１が
オフになるように、入力端子ＩＮ＿３の電位ＶＧと入力端子ＩＮ＿４の電位ＶＳが決定さ
れる。次に、トランジスタ１００がオフにされ、ノードＦＮの電位ＶＦＮが保持される（
ノードＦＮの電荷が保持される）。
【００５３】
次に、電位ＶＯＵＴの測定が開始される。測定期間中、電位ＶＧと電位ＶＳは固定され、
トランジスタ１０１はオフが維持される。一方で、測定期間中、ノードＦＮは電気的に浮
遊状態になる。時間の経過とともに、ノードＦＮに保持された電荷が、トランジスタ１０
１のオフ電流として漏れだし、電位ＶＦＮが変動する。これにより、出力端子ＯＵＴの電
位ＶＯＵＴも変動する。なお、電位ＶＯＵＴの初期値の測定は、先述のノードＦＮへ電荷
を書き込むタイミングで行ってもよい。
【００５４】
次に、電位ＶＯＵＴの変動量から電位ＶＦＮの変動量を求める。そのためには、あらかじ
め、図２に示す読み出し回路（ここではソースフォロワ回路）の入出力特性を評価してお
く。なお、図２の読み出し回路において、入力端子ＶＤＤは図１の入力端子ＩＮ＿７に対
応し、入力端子ＩＮはノードＦＮに対応し、入力端子ＶＲＥＦは図１の入力端子ＩＮ＿５
に対応し、入力端子ＶＳＳは図１の入力端子ＩＮ＿６に対応する。
【００５５】
図２において、入力端子ＶＤＤに与えられる電位を電位ＶＤＤとする。入力端子ＩＮに与
えられる電位を電位ＶＩＮとする。入力端子ＶＲＥＦに与えられる電位を電位ＶＲＥＦと
する。入力端子ＶＳＳに与えられる電位を電位ＶＳＳとする。出力端子ＯＵＴに与えられ
る電位を電位ＶＯＵＴとする。なお、電位ＶＩＮは図１の電位ＶＦＮに対応する。
【００５６】
本実施の形態では、図２の読み出し回路において、入力端子ＩＮと出力端子ＯＵＴの入出
力特性を評価する。図３に、図２の読み出し回路の入出力特性の一例を示す。図３は、横
軸に入力端子ＩＮの電位ＶＩＮ［Ｖ］を示し、縦軸に出力端子ＯＵＴの電位ＶＯＵＴ［Ｖ
］を示している。電位ＶＤＤは３Ｖ、電位ＶＳＳは−２Ｖとし、電位ＶＲＥＦは０．５Ｖ
刻みで−２．５Ｖ乃至０Ｖとする。
【００５７】
次に、図３に示す読み出し回路の入出力特性から電位ＶＩＮと電位ＶＯＵＴの線形近似の
式を算出する（図４参照）。図４は、電位ＶＲＥＦを−１．０Ｖとした際の図３のデータ
を参照し、横軸に電位ＶＯＵＴ、縦軸に電位ＶＩＮを割り当て、線形近似式を算出してい
る。図４に示す線形近似式のｘに電位ＶＯＵＴの値を代入し、得られたｙの値から電位Ｖ
ＩＮを求めることができる。つまり、電位ＶＯＵＴの変動量（ΔＶＯＵＴ）から電位ＶＦ
Ｎの変動量（ΔＶＦＮ）を求めることができる。最後に、以下の数式（１）よりトランジ
スタ１０１のオフ電流を算出することができる。
【００５８】
【数１】
2020056794.tif 000003
【００５９】
上記数式において、Ｉはトランジスタ１０１のオフ電流、ＣはノードＦＮの容量、ΔＶＦ
ＮはノードＦＮの電位の変動量、Δｔは測定時間を表している。
【００６０】
しかし、上記の測定方法によって測定されたオフ電流は、ノイズによる誤差を含み、精度
が低い。以下に、上記の測定方法によって得られたデータから、ノイズの影響を低減する
解析手法を説明する。
【００６１】
〈解析手法１〉
例えば、図１の入力端子ＩＮ＿３の電位ＶＧに含まれるノイズが、出力端子ＯＵＴの電位
ＶＯＵＴに影響する場合を考える。それぞれの電位は以下の式で表すことができる。
【００６２】
【数２】
2020056794.tif 000004
【００６３】
【数３】
2020056794.tif 000005
【００６４】
上記数式（２）及び数式（３）において、δで表した項は、それぞれの電位に含まれるノ
イズを表している。電位ＶＧ０は電位ＶＧからノイズδＶＧを取り除いた電位を表してい
る（図５（Ａ）参照）。電位ＶＯＵＴ０は電位ＶＯＵＴからノイズδＶＯＵＴを取り除い
た電位を表している（図５（Ｂ）参照）。電位ＶＧ０は測定時間ｔに依存しない一定の値
をとるが、電位ＶＯＵＴ０は、測定時間ｔが経過するにつれて低下する。
【００６５】
上記ノイズは、長時間の測定で、平均値が０になることが望ましい。また、上記ノイズは
測定装置の電源に依存するものでもよい。また、上記ノイズは温度に依存するものでもよ
い。
【００６６】
ノードＦＮの電位ＶＦＮは、電位ＶＧを含む関数ｇで表すことができ、電位ＶＯＵＴは電
位ＶＦＮを含む関数ｆで表すことができるとすると、以下の関係式が成り立つ。
【００６７】
【数４】
2020056794.tif 000006
【００６８】
【数５】
2020056794.tif 000007
【００６９】
このとき、電位ＶＦＮのノイズδＶＦＮと、電位ＶＯＵＴのノイズδＶＯＵＴは、以下の
式で表すことができる。
【００７０】
【数６】
2020056794.tif 000008
【００７１】
【数７】
2020056794.tif 000009
【００７２】
数式（７）を数式（３）に代入すると、電位ＶＯＵＴは以下のように表すことができる。
【００７３】
【数８】
2020056794.tif 000010
【００７４】
数式（８）において、δＶＧの係数に含まれるδｆ／δＶＦＮと、δｇ／δＶＧについて
説明する。本実施の形態に示すオフ電流の測定では、トランジスタ１０１のチャネル長を
大きくすることで、ノードＦＮに付随する容量の大部分は、トランジスタ１０１のゲート
とドレインの間の容量と考えることができる。その場合、δｇ／δＶＧは概ね１とみなす
ことができる。また、図２に示す読み出し回路（ソースフォロア回路）を用いた場合、そ
の電圧利得はδｆ／δＶＦＮで表すことができ、その値は概ね１とみなすことができる。
トランジスタ１０２及びトランジスタ１０３の飽和電流が一定であり、トランジスタ１０
２及びトランジスタ１０３のチャネル長変調効果が小さければ、δｆ／δＶＦＮは、より
１に近い値をとる。なお、チャネル長変調効果とは、トランジスタのチャネル長が短い場
合、飽和領域において、ドレイン電流がドレイン電圧に対して一定にならず、ドレイン電
流がドレイン電圧に依存して増加する現象のことをいう。
【００７５】
電位ＶＯＵＴと電位ＶＧの差をとると、以下の式で表すことができる。
【００７６】
【数９】
2020056794.tif 000011
【００７７】
数式（９）において、ノイズδＶＧの係数である（δｆ／δＶＦＮ×δｇ／δＶＧ−１）
は、１よりも十分に小さい。つまり、電位ＶＯＵＴと電位ＶＧの差をとることで、ノイズ
δＶＧが（δｆ／δＶＦＮ×δｇ／δＶＧ−１）倍に低減されることがわかる。
【００７８】
数式（９）において、ノイズδＶＧの項が十分に小さく無視できる場合、両辺を測定時間
ｔで微分すると、以下の数式（１０）が得られる。なお、電位ＶＧ０は測定時間に依存し
ない一定の値であるから、数式（１０）には表れない。
【００７９】
【数１０】
2020056794.tif 000012
【００８０】
上式より、横軸に測定時間ｔを選び、縦軸に電位ＶＯＵＴ−ＶＧを選んだグラフ（電位Ｖ
ＯＵＴ−ＶＧの時系列）を作成すると、そのグラフの傾きは、ΔＶＯＵＴ０／Δｔを表す
ことがわかる（図６参照）。この値と、図３及び図４の入出力特性とを用いれば、ΔＶＦ
Ｎ／Δｔを算出することができる。その結果、数式（１）よりトランジスタ１０１のオフ
電流をより正確に算出することができる。なお、上述したグラフの傾きは、ある測定時間
の最初と最後の測定点を繋ぐ直線から算出してもよい。また、上述したグラフの傾きは、
ある測定時間において最小二乗法を適用し、そこから求めた直線から算出してもよい。
【００８１】
〈解析手法２〉
数式（９）において、ノイズδＶＧの係数である（δｆ／δＶＦＮ×δｇ／δＶＧ−１）
が、１よりも十分に小さくない場合がある。また、ノイズδＶＧとは別のノイズが、ノイ
ズδＶＯＵＴに影響する場合がある。こうした場合、上記解析手法１では、ノイズが十分
に低減されない場合がある。
【００８２】
数式（９）において、（δｆ／δＶＦＮ×δｇ／δＶＧ−１）の値を少し変えることで、
より効果的にノイズを低減できる場合がある。例えば、パラメータαを導入し、縦軸に電
位ＶＯＵＴ−α×ＶＧを割り当て、横軸に測定時間ｔを割り当てたグラフ（電位ＶＯＵＴ
−α×ＶＧの時系列）を作成する。この時系列に回帰分析（最小二乗法）を適用し、近似
直線（回帰直線）を求める。このとき得られた決定係数が最大になるように（近似のフィ
ティングが最も良くなるように）パラメータαの値を決定する（図７参照）。後は、解析
手法１と同様に、オフ電流を計算すればよい。上記解析手法２により、解析手法１で除去
できなかったノイズ除去し、より精度の高いオフ電流を測定することができる場合がある
。
【００８３】
上記解析手法２において、ノイズδＶＯＵＴが、ノイズδＶＧと相関が高い場合に、より
高精度にオフ電流を測定することができる。また、上記解析手法２において、最小二乗法
を適用する測定データが多いほど、より精度の高いオフ電流を測定することができる。
【００８４】
〈解析手法３〉
図１に示す読み出し回路（ソースフォロア回路）において、各端子を介して侵入するノイ
ズが電位ＶＯＵＴに及ぼす影響について説明する。
【００８５】
図１の読み出し回路に含まれるトランジスタ１０３及びトランジスタ１０２は、飽和領域
で動作する。これら二つのトランジスタが同じ電流特性を有し、且つ飽和電流がドレイン
とソース間の電圧に対して一定とすると、以下の関係式が成り立つ。
【００８６】
【数１１】
2020056794.tif 000013
【００８７】
電位ＶＤＤに含まれるノイズは、飽和領域で動作するトランジスタ１０２のドレイン電圧
と、同じく飽和領域で動作するトランジスタ１０３のドレイン電圧を変動させるだけで、
電位ＶＯＵＴにほとんど影響を与えない。
【００８８】
トランジスタ１００はトランジスタ１０１と比較して、チャネル幅のサイズが小さい。そ
のため、電位ＶＧＷ及び電位ＶＩＮに含まれるノイズは、電位ＶＧに含まれるノイズと比
べて十分に小さい。
【００８９】
また、トランジスタ１０１のソースとドレイン間の容量は、トランジスタ１０１のゲート
とソース間の容量よりも十分に小さい。そのため、電位ＶＳに含まれるノイズは、電位Ｖ
Ｇに含まれるノイズと比べて十分に小さい。
【００９０】
以上より、電位ＶＧ、電位ＶＳＳ及び電位ＶＲＥＦに含まるノイズについてのみ、考える
ことにする。
【００９１】
解析手法１では、電位ＶＧに含まれるノイズは、電位ＶＯＵＴから電位ＶＧを差し引くこ
とで低減できた。数式（１１）から、電位ＶＳＳに含まれるノイズと、電位ＶＲＥＦに含
まれるノイズは、電位ＶＯＵＴから電位（ＶＳＳ−ＶＲＥＦ）を差し引くことで低減でき
る。そこで、縦軸に電位ＶＯＵＴ−ＶＧ−（ＶＳＳ−ＶＲＥＦ）を割り当て、横軸に測定
時間ｔを割り当てたグラフ（電位ＶＯＵＴ−ＶＧ−（ＶＳＳ−ＶＲＥＦ）の時系列）を作
成し、解析手法１と同様に、この時系列からオフ電流を算出することで、高精度なオフ電
流の値を算出することができる。
【００９２】
〈解析手法４〉
解析手法３では、飽和領域における飽和電流は、ドレインとソース間の電圧に対して一定
と仮定をしたが、実際には、チャネル長変調効果等により、ドレインとソース間の電圧に
対して増加する。その場合、数式（１１）は以下のように表すことができる。
【００９３】
【数１２】
2020056794.tif 000014
【００９４】
数式（１２）において、パラメータａの値は１に近い値で、通常は１以上である。パラメ
ータａの値は、トランジスタ１０２のソースとドレイン間電圧（電位ＶＤＤ−ＶＯＵＴ）
と、トランジスタ１０３のソースとドレイン間電圧（電位ＶＯＵＴ−ＶＳＳ）の変動によ
り、僅かに変化する。そのため、解析手法３で示した方法では、電位ＶＳＳに含まれるノ
イズ及び電位ＶＲＥＦに含まれるノイズを、十分に低減できない場合がある。
【００９５】
上記の問題を解決するために、パラメータβを導入し、縦軸に電位ＶＯＵＴ−β×（ＶＧ
＋（ＶＳＳ−ＶＲＥＦ））を割り当て、横軸に測定時間ｔを割り当てたグラフ（電位ＶＯ
ＵＴ−β×（ＶＧ＋（ＶＳＳ−ＶＲＥＦ））の時系列）を作成する。この時系列に最小二
乗法を適用し直線を求める。このとき得られた直線と時系列の差が最も小さくなるように
（最小二乗のフィティングが最も良くなるように）パラメータβの値を決定する。上記解
析手法４により、解析手法３で除去できなかったノイズ除去し、より精度の高いオフ電流
を測定することができる場合がある。
【００９６】
測定装置の電源が発生するノイズについて説明を行う。電位ＶＧ、電位ＶＲＥＦ、電位Ｖ
ＳＳ及び電位ＶＤＤは、電源装置や信号発生装置によって生成される。これらの電位（あ
るいは信号）を、同じ電源装置や信号発生装置によって生成することで、装置固有のノイ
ズが、共通のノイズとして、上記電位に加えられる場合がある。そのような場合、ノイズ
δＶＯＵＴは、ノイズはδＶＧと相関が高い。また、そのような場合、電位ＶＳＳ−ＶＲ
ＥＦは、共通のノイズがキャンセルされ、ノイズの小さい時系列データとなる。そのよう
な場合、解析手法１を用いても、解析手法３と同程度のノイズ低減が可能である。
【００９７】
測定環境の温度変化によるノイズについて説明を行う。測定時間が長時間に及ぶ場合は、
測定環境の温度変化は無視できない。その場合、電位ＶＧ、電位ＶＲＥＦ、電位ＶＳＳ及
び電位ＶＤＤは、温度変化によるノイズが含まれる。そのような場合、ノイズδＶＯＵＴ
はδＶＧと相関が高い。また、そのような場合、電位ＶＳＳと電位ＶＲＥＦは、共通のノ
イズを含む場合が多く、電位ＶＳＳ−ＶＲＥＦの時系列を作成すると、ノイズがキャンセ
ルされる。そのような場合、解析手法１を用いても、解析手法３と同程度のノイズ低減が
可能である。
【００９８】
測定環境の温度変化によるノイズは、その時々の天候（気温）に依存する特徴をもち、長
時間の平均をとっても０になりにくい。そのような場合でも、本実施の形態に示す解析方
法は、測定データからノイズを取り除くことができ、有効である。
【００９９】
〈測定環境〉
なお、図８に示すように特性評価用回路の構成を含む測定サンプルそのものの温度上昇は
イナートオーブンを用いて恒温化し、測定サンプルそのものの温度変動を抑えたうえで、
さらに測定系の周辺空気も恒温空気発生装置にて一定の温度になるようにすることで測定
環境によるノイズ（温度変化により変動する出力電圧）の影響を低減することができる。
【０１００】
具体的には、例えば、測定サンプルをイナートオーブンに入れ、測定サンプルを恒温状態
にする。このとき、イナートオーブンにドライエアを供給すると、イナートオーブン内の
湿度を低減することができ、低湿度の環境で測定することができる。また、サンプルは中
継部とフラットケーブルで接続されており、中継部は測定系の第１の測定機及び第２の測
定機と同軸ケーブルで接続されている。第１の測定機は、サンプルの情報を含む信号を中
継部に発信する。第２の測定機は、サンプルの情報を含む信号を中継部から得る。この第
２の測定機が前述した出力端子ＯＵＴの電位ＶＯＵＴを読み出す。なお、測定系は恒温状
態であることが好ましい。たとえば、断熱材やプラスチックダンボールなどで覆われ、恒
温空気発生装置及びダクトケーブルを用いて、恒温空気を供給し、測定系を恒温状態にす
ることができる。なお、測定系は、断熱材やプラスチックダンボールなどで完全に覆わず
、少量の恒温空気が外部に流れるようにしておくと好ましい。
【０１０１】
以上に示す方法により、測定から見積もられた電流値をチャネル幅１μｍあたりに換算す
ることで電気素子を流れる微小な電流を測定することができる。例えば、本実施の形態に
おいて示した方法により、１ｚＡ（ゼプトアンペア：１ｚＡは１０−２１Ａ）以下、さら
に１ｙＡ（ヨクトアンペア：１ｙＡは１０−２４Ａ）以下の電流値を測定することも可能
である。
【０１０２】
なお、ＤＵＴは容量素子でも良い。容量素子の一方の端子はノードＦＮに接続され、他方
の端子は電位ＶＣが与えられる入力端子に接続される。上述した解析手法においては、電
位ＶＧを電位ＶＣに置き換えて考えればよい。
【０１０３】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。
【０１０４】
（実施の形態２）
本実施の形態では、図１に示すトランジスタ１００乃至トランジスタ１０３に適用するこ
とが可能な、酸化物半導体を用いた半導体装置（トランジスタ）について、図９乃至図１
４を用いて説明する。
【０１０５】
図９に、酸化物半導体膜にチャネル領域を有するトランジスタ６０の構成を、一例として
示す。図９（Ａ）には、トランジスタ６０の上面図を示す。なお、図９（Ａ）では、トラ
ンジスタ６０のレイアウトを明確にするために、各種の絶縁膜を省略している。また、図
９（Ａ）に示した上面図の、一点鎖線Ａ１−Ａ２における断面図を図９（Ｂ）に示し、一
点鎖線Ａ３−Ａ４における断面図を図９（Ｃ）に示す。
【０１０６】
図９に示すように、トランジスタ６０は、基板９７に形成された絶縁膜９１上において順
に積層された酸化物半導体膜９２ａ及び酸化物半導体膜９２ｂと、酸化物半導体膜９２ｂ
に電気的に接続され、ソース電極またはドレイン電極としての機能を有する導電膜９３及
び導電膜９４と、酸化物半導体膜９２ｂ、導電膜９３及び導電膜９４上の酸化物半導体膜
９２ｃと、ゲート絶縁膜としての機能を有し、なおかつ酸化物半導体膜９２ｃ上に位置す
る絶縁膜９５と、ゲート電極としての機能を有し、なおかつ絶縁膜９５上において酸化物
半導体膜９２ａ乃至酸化物半導体膜９２ｃと互いに重なる導電膜９６とを有する。なお、
基板９７は、ガラス基板や半導体基板などであってもよいし、ガラス基板や半導体基板上
に半導体素子が形成された素子基板であってもよい。
【０１０７】
また、トランジスタの、具体的な構成の別の一例を、図１０に示す。図１０（Ａ）には、
トランジスタ７０の上面図を示す。なお、図１０（Ａ）では、トランジスタ７０のレイア
ウトを明確にするために、各種の絶縁膜を省略している。また、図１０（Ａ）に示した上
面図の、一点鎖線Ａ１−Ａ２における断面図を図１０（Ｂ）に示し、一点鎖線Ａ３−Ａ４
における断面図を図１０（Ｃ）に示す。
【０１０８】
図１０に示すように、トランジスタ７０は、基板９７に形成された絶縁膜９１上において
順に積層された酸化物半導体膜９２ａ乃至酸化物半導体膜９２ｃと、酸化物半導体膜９２
ｃに電気的に接続され、ソース電極またはドレイン電極としての機能を有する導電膜９３
及び導電膜９４と、ゲート絶縁膜としての機能を有し、なおかつ酸化物半導体膜９２ｃ、
導電膜９３及び導電膜９４上に位置する絶縁膜９５と、ゲート電極としての機能を有し、
なおかつ絶縁膜９５上において酸化物半導体膜９２ａ乃至酸化物半導体膜９２ｃと互いに
重なる導電膜９６とを有する。
【０１０９】
また、トランジスタの、具体的な構成の別の一例を、図１１に示す。図１１（Ａ）には、
トランジスタ８０の上面図を示す。なお、図１１（Ａ）では、トランジスタ８０のレイア
ウトを明確にするために、各種の絶縁膜を省略している。また、図１１（Ａ）に示した上
面図の、一点鎖線Ａ１−Ａ２における断面図を図１１（Ｂ）に示し、一点鎖線Ａ３−Ａ４
における断面図を図１１（Ｃ）に示す。
【０１１０】
図１１に示すように、トランジスタ８０は、図９に示すトランジスタ７０上に絶縁膜９８
及び絶縁膜９９が設けられている。絶縁膜９９は、酸素、水素、水、アルカリ金属、アル
カリ土類金属等のブロッキングできる機能を有する。絶縁膜９９を設けることで、酸化物
半導体膜９２ａ、酸化物半導体膜９２ｂ及び酸化物半導体膜９２ｃ（以下、まとめて酸化
物半導体膜９２とよぶ）からの酸素の外部への拡散と、外部から酸化物半導体膜９２への
水素、水等の入り込みを防ぐことができる。絶縁膜９９としては、例えば、窒化物絶縁膜
を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒
化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属
、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素
、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。該酸化物絶縁膜として
は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化
イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
特に、酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を
透過させない遮断効果が高いので絶縁膜９９に適用するのに好ましい。
【０１１１】
絶縁膜９８は、絶縁膜９９を成膜する際、酸化物半導体膜９２を保護する機能を有する。
絶縁膜９８は、絶縁膜９５と同じ材料を用いて成膜してもよい。絶縁膜９８は必要に応じ
て設ければよく、場合によっては、省略することもできる。
【０１１２】
また、図１２に示すようなボトムゲート型のトランジスタ９０を用いることもできる。図
１２（Ａ）には、トランジスタ９０の上面図を示す。なお、図１２（Ａ）では、トランジ
スタ９０のレイアウトを明確にするために、各種の絶縁膜を省略している。また、図１２
（Ａ）に示した上面図の、一点鎖線Ａ１−Ａ２における断面図を図１２（Ｂ）に示し、一
点鎖線Ａ３−Ａ４における断面図を図１２（Ｃ）に示す。
【０１１３】
図１２に示すように、トランジスタ９０は、基板９７に形成されたゲート電極としての機
能を有する導電膜９６と、ゲート絶縁膜としての機能を有する絶縁膜９５と、絶縁膜９５
上において順に積層された酸化物半導体膜９２ａ及び酸化物半導体膜９２ｂと、酸化物半
導体膜９２ｂに電気的に接続され、ソース電極またはドレイン電極としての機能を有する
導電膜９３及び導電膜９４と、導電膜９３及び導電膜９４上に位置する絶縁膜８７、絶縁
膜８８、絶縁膜８９とを有する。
【０１１４】
なお、図９乃至図１１では、積層された酸化物半導体膜９２ａ乃至酸化物半導体膜９２ｃ
を用いるトランジスタの構成を例示している。トランジスタが有する酸化物半導体膜は、
積層された複数の酸化物半導体膜で構成されているとは限らず、単膜の酸化物半導体膜で
構成されていても良い。
【０１１５】
酸化物半導体膜９２ａ乃至酸化物半導体膜９２ｃが順に積層されている半導体膜をトラン
ジスタが有する場合、酸化物半導体膜９２ａ及び酸化物半導体膜９２ｃは、酸化物半導体
膜９２ｂを構成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下端のエ
ネルギーが酸化物半導体膜９２ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅ
Ｖ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０
．４ｅＶ以下、真空準位に近い酸化物膜である。さらに、酸化物半導体膜９２ｂは、少な
くともインジウムを含むと、キャリア移動度が高くなるため好ましい。
【０１１６】
上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで、
半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい酸化物半
導体膜９２ｂにチャネル領域が形成される。即ち、酸化物半導体膜９２ｂと絶縁膜９５と
の間に酸化物半導体膜９２ｃが設けられていることによって、絶縁膜９５と離隔している
酸化物半導体膜９２ｂに、チャネル領域を形成することができる。
【０１１７】
また、酸化物半導体膜９２ｃは、酸化物半導体膜９２ｂを構成する金属元素の少なくとも
１つをその構成要素に含むため、酸化物半導体膜９２ｂと酸化物半導体膜９２ｃの界面で
は、界面散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにく
いため、トランジスタ９０の電界効果移動度が高くなる。
【０１１８】
また、酸化物半導体膜９２ｂと酸化物半導体膜９２ａの界面に界面準位が形成されると、
界面近傍の領域にもチャネル領域が形成されるために、トランジスタのしきい値電圧が変
動してしまう。しかし、酸化物半導体膜９２ａは、酸化物半導体膜９２ｂを構成する金属
元素の少なくとも１つをその構成要素に含むため、酸化物半導体膜９２ｂと酸化物半導体
膜９２ａの界面には、界面準位が形成されにくい。よって、上記構成により、トランジス
タのしきい値電圧等の電気的特性のばらつきを低減することができる。
【０１１９】
また、酸化物半導体膜間に不純物が存在することによって、各膜の界面にキャリアの流れ
を阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させるこ
とが望ましい。積層された酸化物半導体膜の膜間に不純物が存在していると、酸化物半導
体膜間における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリア
がトラップされるか、あるいは再結合により消滅してしまうからである。膜間における不
純物を低減させることで、主成分である一の金属を少なくとも共に有する複数の酸化物半
導体膜を、単に積層させるよりも、連続接合（ここでは特に伝導帯下端のエネルギーが各
膜の間で連続的に変化するＵ字型の井戸構造を有している状態）が形成されやすくなる。
【０１２０】
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置
（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層すること
が必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純
物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを
用いて高真空排気（１×１０−７Ｐａ乃至５×１０−４Ｐａ程度まで）することが好まし
い。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー
内に気体が逆流しないようにしておくことが好ましい。
【０１２１】
高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみなら
ず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガ
スやアルゴンガスの露点を、−４０℃以下、好ましくは−８０℃以下、より好ましくは−
１００℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取
り込まれることを可能な限り防ぐことができる。具体的に、酸化物半導体膜９２ｂがＩｎ
−Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半
導体膜９２ｂを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：
Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以
上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であること
が好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜９２ｂとし
て後述するＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の
代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ
：Ｚｎ＝２：１：３等がある。
【０１２２】
具体的に、酸化物半導体膜９２ａ、酸化物半導体膜９２ｃがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは
、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜９２ａ、酸化物半
導体膜９２ｃを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：
Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は
、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を
１以上６以下とすることで、酸化物半導体膜９２ａ、酸化物半導体膜９２ｃとしてＣＡＡ
Ｃ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、
Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：
６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。また、酸化物半導体膜９２ｃが酸化ガリウム
膜である場合、ゲート絶縁膜を流れてしまうリーク電流の要因となるインジウムの拡散を
低減することができるため測定系のオフ電流をより低減することができる。
【０１２３】
なお、酸化物半導体膜９２ａ及び酸化物半導体膜９２ｃの厚さは、３ｎｍ以上１００ｎｍ
以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物半導体膜９２ｂの厚さは
、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下であり、さらに好ま
しくは３ｎｍ以上５０ｎｍ以下である。
【０１２４】
３層構造の半導体膜において、酸化物半導体膜９２ａ乃至酸化物半導体膜９２ｃは、非晶
質または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される酸化物半導
体膜９２ｂが結晶質であることにより、トランジスタに安定した電気的特性を付与するこ
とができるため、酸化物半導体膜９２ｂは結晶質であることが好ましい。
【０１２５】
例えば、酸化物半導体膜９２ａ及び酸化物半導体膜９２ｃとして、スパッタリング法によ
り形成したＩｎ−Ｇａ−Ｚｎ酸化物膜を用いる場合、酸化物半導体膜９２ａ及び酸化物半
導体膜９２ｃの成膜には、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原
子数比］）であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとし
てアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力０．４Ｐａとし、基
板温度を２００℃とし、ＤＣ電力０．５ｋＷとすればよい。
【０１２６】
また、酸化物半導体膜９２ｂをＣＡＡＣ−ＯＳ膜とする場合、酸化物半導体膜９２ｂの成
膜には、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）を含む
ターゲットを用いることが好ましい。成膜条件は、例えば、成膜ガスとしてアルゴンガス
を３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度３０
０℃とし、ＤＣ電力０．５ｋＷとすることができる。また、酸化物半導体膜９２ｂをＣＡ
ＡＣ−ＯＳ膜とする場合、酸化物半導体膜９２ｂの成膜には、Ｉｎ−Ｇａ−Ｚｎ酸化物（
Ｉｎ：Ｇａ：Ｚｎ＝２：１：３［原子数比］）をターゲットに用いてもよい。このような
ターゲットを用いて成膜されたＣＡＡＣ−ＯＳ膜は、一定の範囲におけるＣＡＡＣ−ＯＳ
の回折パターンが観測される領域の割合（ＣＡＡＣ化率ともいう）を高くすることができ
るので、当該ＣＡＡＣ−ＯＳ膜にチャネル領域を有するトランジスタの周波数特性（ｆ特
）を高めることができる。
【０１２７】
なお、酸化物半導体膜９２ａ乃至９２ｃは、スパッタリング法により形成することができ
る。
【０１２８】
なお、水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることによ
り高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）は、キャリア発生源が少ないため、ｉ型（真性半導体）又はｉ型に限りなく近く
することができる。そのため、高純度化された酸化物半導体膜にチャネル領域を有するト
ランジスタは、オフ電流が著しく小さく、信頼性が高い。そして、当該酸化物半導体膜に
チャネル領域が形成されるトランジスタは、閾値電圧がプラスとなる電気的特性（ノーマ
リーオフ特性ともいう。）になりやすい。
【０１２９】
具体的に、高純度化された酸化物半導体膜にチャネル領域を有するトランジスタのオフ電
流が小さいことは、先の評価方法により証明できる。
【０１３０】
なお、半導体膜として酸化物半導体膜を用いる場合、酸化物半導体としては、少なくとも
インジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体
膜を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、
それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとして
スズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）
を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有するこ
とが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい
。
【０１３１】
酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物などは、炭化シ
リコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法によ
り電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといっ
た利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上
記Ｉｎ−Ｇａ−Ｚｎ酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製
することが可能である。また、基板の大型化にも対応が可能である。
【０１３２】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
【０１３３】
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、Ｉ
ｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ
酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物（ＩＧＺＯとも
表記する）、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化
物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ
−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−
Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化
物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ
−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−
Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａ
ｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物
、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いることができる。
【０１３４】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味
であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を
含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ酸化物は、無電界時の抵抗が十分に高くオフ電流を
十分に小さくすることが可能であり、また、移動度も高い。
【０１３５】
例えば、Ｉｎ−Ｓｎ−Ｚｎ酸化物では比較的容易に高い移動度が得られる。しかしながら
、Ｉｎ−Ｇａ−Ｚｎ酸化物でも、バルク内欠陥密度を低減することにより移動度を上げる
ことができる。
【０１３６】
また、図９乃至図１２のトランジスタにおいて、ソース電極及びドレイン電極に用いられ
る導電性材料によっては、ソース電極及びドレイン電極中の金属が、酸化物半導体膜から
酸素を引き抜くことがある。この場合、酸化物半導体膜のうち、ソース電極及びドレイン
電極に接する領域が、酸素欠損の形成によりｎ型化される。ｎ型化された領域は、ソース
領域またはドレイン領域として機能するため、酸化物半導体膜とソース電極及びドレイン
電極との間におけるコンタクト抵抗を下げることができる。よって、ｎ型化された領域が
形成されることで、トランジスタの移動度及びオン電流を高めることができ、半導体装置
の高速動作を実現することができる。
【０１３７】
なお、ソース電極及びドレイン電極中の金属による酸素の引き抜きは、ソース電極及びド
レイン電極をスパッタリング法などにより形成する際に起こりうるし、ソース電極及びド
レイン電極を形成した後に行われる加熱処理によっても起こりうる。また、ｎ型化される
領域は、酸素と結合し易い導電性材料をソース電極及びドレイン電極に用いることで、よ
り形成されやすくなる。上記導電性材料としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｗなどが挙げられる。
【０１３８】
図９乃至図１１のトランジスタにおいて、絶縁膜９１は、加熱により上記酸素の一部を酸
化物半導体膜９２ａ乃至酸化物半導体膜９２ｃに供給する機能を有する絶縁膜であること
が望ましい。また、絶縁膜９１は、欠陥が少ないことが好ましく、代表的には、ＥＳＲ（
Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎｇ  Ｒｅｓｏｎａｎｃｅ）測定により得られる、シリコンの
ダングリングボンドに由来するｇ＝２．００１を持つスピンの密度が１×１０１８ｓｐｉ
ｎｓ／ｃｍ３以下であることが好ましい。
【０１３９】
絶縁膜９１は、加熱により上記酸素の一部を酸化物半導体膜９２ａ乃至酸化物半導体膜９
２ｃに供給する機能を有するため、酸化物であることが望ましく、例えば、酸化アルミニ
ウム、酸化マグネシウム、酸化珪素、酸化窒化珪素、窒化酸化珪素、酸化ガリウム、酸化
ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸
化ハフニウムおよび酸化タンタルなどを用いることができる。絶縁膜９１は、プラズマＣ
ＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法またはスパッタリング
法等により、形成することができる。
【０１４０】
ゲート絶縁膜として機能する絶縁膜９５には、酸化アルミニウム、酸化マグネシウム、酸
化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化
ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸
化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶
縁膜９５は上記材料の積層であってもよい。なお、絶縁膜９５に、ランタン（Ｌａ）、窒
素、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。
【０１４１】
絶縁膜９５は、例えば、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを
含むと好ましい。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率
が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜９５の膜厚を大きくで
きるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の
小さいトランジスタを実現することができる。
【０１４２】
なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が
多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を
指す。
【０１４３】
なお、図９乃至図１１に示すトランジスタは、チャネル領域が形成される酸化物半導体膜
９２ｂの端部のうち、導電膜９３及び導電膜９４と重ならない部分と、導電膜９６とが、
重なる領域を有する。酸化物半導体膜９２ｂの端部は、当該端部を形成するためのエッチ
ングでプラズマに曝されるときに、エッチングガスから生じた塩素ラジカル、フッ素ラジ
カル等が、酸化物半導体を構成する金属元素と結合しやすい。よって、酸化物半導体膜の
端部では、当該金属元素と結合していた酸素が脱離しやすい状態にあるため、酸素欠損が
形成され、ｎ型化しやすいやすい。しかし、図９乃至図１１に示すトランジスタでは、導
電膜９３及び導電膜９４と重ならない酸化物半導体膜９２ｂの端部と、導電膜９６が、重
なるため、導電膜９６の電位を制御することにより、酸化物半導体膜９２ｂの端部にかか
る電界を制御することができる。よって、酸化物半導体膜９２ｂの端部を介して導電膜９
３と導電膜９４の間に流れる電流を、導電膜９６に与える電位によって制御することがで
きる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−
ｃｈａｎｎｅｌ）構造とよぶ。
【０１４４】
具体的に、ｓ−ｃｈａｎｎｅｌ構造の場合、トランジスタがオフとなるような電位を導電
膜９６に与えたときは、当該端部を介して導電膜９３と導電膜９４の間に流れるオフ電流
を小さく抑えることができる。そのため、トランジスタでは、大きなオン電流を得るため
にチャネル長を短くし、その結果、酸化物半導体膜９２ｂの端部における導電膜９３と導
電膜９４の間の長さが短くなっても、トランジスタのオフ電流を小さく抑えることができ
る。よって、トランジスタは、チャネル長を短くすることで、オンのときには大きいオン
電流を得ることができ、オフのときにはオフ電流を小さく抑えることができる。
【０１４５】
また、具体的に、ｓ−ｃｈａｎｎｅｌ構造の場合、トランジスタがオンとなるような電位
を導電膜９６に与えたときは、当該端部を介して導電膜９３と導電膜９４の間に流れる電
流を大きくすることができる。当該電流は、トランジスタの電界効果移動度とオン電流の
増大に寄与する。そして、酸化物半導体膜９２ｂの端部と、導電膜９６とが重なることで
、酸化物半導体膜９２ｂにおいてキャリアの流れる領域が、絶縁膜９５に近い酸化物半導
体膜９２ｂの界面近傍のみでなく、酸化物半導体膜９２ｂの広い範囲においてキャリアが
流れるため、トランジスタにおけるキャリアの移動量が増加する。この結果、トランジス
タのオン電流が大きくなる共に、電界効果移動度が高くなり、代表的には電界効果移動度
が１０ｃｍ２／Ｖ・ｓ以上、さらには２０ｃｍ２／Ｖ・ｓ以上となる。なお、ここでの電
界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジス
タの飽和領域における電流駆動力の指標であり、見かけ上の電界効果移動度である。
【０１４６】
図９に示すトランジスタ６０は、第２のゲート電極を有していていもよい。第２のゲート
電極を有するトランジスタ６１の構成を、一例として図１３に示す。図１３（Ａ）には、
トランジスタ６１の上面図を示す。なお、図１３（Ａ）では、トランジスタ６１のレイア
ウトを明確にするために、絶縁膜を省略している。また、図１３（Ａ）に示した上面図の
、一点鎖線Ａ１−Ａ２における断面図を図１３（Ｂ）に示し、一点鎖線Ａ３−Ａ４におけ
る断面図を図１３（Ｃ）に示す。
【０１４７】
図１３に示すトランジスタ６１は、第２のゲート電極として機能する導電膜８６を基板９
７上に有している。それ以外の構成は図９に示すトランジスタ６０と同一である。導電膜
８６は、一定の電位が供給されていてもよいし、第１のゲート電極として機能する導電膜
９６と同じ電位や同じ信号が与えられてもよい。トランジスタ６１は、導電膜８６と基板
９７の間に絶縁膜を有してもよい。なお、図１０のトランジスタ７０及び図１１のトラン
ジスタ８０も、図１３のトランジスタ６１と同様に、第２のゲート電極を有してもよい。
【０１４８】
図１２に示すトランジスタ９０は、第２のゲート電極を有していていもよい。第２のゲー
ト電極を有するトランジスタ８４の構成を、一例として図１４に示す。図１４（Ａ）には
、トランジスタ８４の上面図を示す。なお、図１４（Ａ）では、トランジスタ８４のレイ
アウトを明確にするために、絶縁膜を省略している。また、図１４（Ａ）に示した上面図
の、一点鎖線Ａ１−Ａ２における断面図を図１４（Ｂ）に示し、一点鎖線Ａ３−Ａ４にお
ける断面図を図１４（Ｃ）に示す。
【０１４９】
図１４に示すトランジスタ８４は、第２のゲート電極として機能する導電膜８５を絶縁膜
８９上に有している。それ以外の構成は図１２に示すトランジスタ９０と同一である。導
電膜８５は、一定の電位が供給されていてもよいし、第１のゲート電極として機能する導
電膜９６と同じ電位や同じ信号が与えられていてもよい。導電膜８５は絶縁膜８９と絶縁
膜８８の間に設けてもよい。
【０１５０】
以下では、酸化物半導体膜の構造について説明する。
【０１５１】
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で
配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、
「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をい
う。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている
状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」と
は、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【０１５２】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
【０１５３】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。ま
たは、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられ
る。
【０１５４】
なお、非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導
体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物
半導体などがある。
【０１５５】
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
【０１５６】
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【０１５７】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（
高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。
一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１５８】
試料面と略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、
結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、
ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した
形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０１５９】
一方、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察す
ると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認で
きる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０１６０】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることが確認できる。
【０１６１】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０１６２】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
【０１６３】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
【０１６４】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（
ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。
【０１６５】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
【０１６６】
次に、微結晶酸化物半導体膜について説明する。
【０１６７】
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大き
さであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微
結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ
−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確
認できない場合がある。
【０１６８】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲ
Ｄ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面
を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ
径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を
行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を
行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、
ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが
観測される場合がある。
【０１６９】
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−Ｏ
Ｓ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
【０１７０】
次に、非晶質酸化物半導体膜について説明する。
【０１７１】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【０１７２】
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
【０１７３】
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
【０１７４】
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
【０１７５】
ａ−ｌｉｋｅ  ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察され
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ  ＯＳ膜は、
ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電
子照射による結晶化はほとんど見られない。
【０１７６】
なお、ａ−ｌｉｋｅ  ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能Ｔ
ＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、
Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子
は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層
状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の
格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍ
と求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔
が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧ
ａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０１７７】
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導
体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、
その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、ａ−
ｌｉｋｅ  ＯＳ膜の密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶
の密度に対し、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−ＯＳ膜の密度は９２．３％以上１０
０％未満となる。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体膜は、
成膜すること自体が困難である。
【０１７８】
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子
数比］を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４
の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
［原子数比］を満たす酸化物半導体膜において、ａ−ｌｉｋｅ  ＯＳ膜の密度は５．０ｇ
／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１［原子数比］を満たす酸化物半導体膜において、ｎｃ−ＯＳ膜の密度およびＣＡＡＣ−
ＯＳ膜の密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０１７９】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することが
できる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて算出することが好ましい。
【０１８０】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ  ＯＳ膜、微結
晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０１８１】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。
【０１８２】
（実施の形態３）
実施の形態２に示す半導体装置（トランジスタ）は、表示機器、パーソナルコンピュータ
、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉ
ｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置
）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることがで
きる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍端末、
ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウ
ントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタ
ルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金
自動預け入れ払い機（ＡＴＭ）、自動販売機、医療機器などが挙げられる。これら電子機
器の具体例を図１５に示す。
【０１８３】
図１５（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、
表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタ
イラス５００８等を有する。実施の形態２に示す半導体装置は、携帯型ゲーム機の各種集
積回路に用いることができる。なお、図１５（Ａ）に示した携帯型ゲーム機は、２つの表
示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は
、これに限定されない。
【０１８４】
図１５（Ｂ）は携帯電話であり、筐体５９０１に、表示部５９０２、マイク５９０７、ス
ピーカー５９０４、カメラ５９０３、外部接続部５９０６、操作用のボタン５９０５が設
けられている。表示部５９０２に、実施の形態２に示す半導体装置を用いることできる。
また、実施の形態２に示す半導体装置を、可撓性を有する基板に形成した場合、図１５（
Ｂ）に示すような曲面を有する表示部５９０２に当該半導体装置を適用することが可能で
ある。また、表示部５９０２の少なくとも一方に、位置入力装置としての機能が付加され
た表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置に
タッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能
は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加
することができる。
【０１８５】
図１５（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２
、キーボード５４０３、ポインティングデバイス５４０４等を有する。実施の形態２に示
す半導体装置は、ノート型パーソナルコンピュータの各種集積回路に用いることができる
。
【０１８６】
図１５（Ｄ）は電気冷凍冷蔵庫であり、筐体５３０１、冷蔵室用扉５３０２、冷凍室用扉
５３０３等を有する。実施の形態２に示す半導体装置は、電気冷凍冷蔵庫の各種集積回路
に用いることができる。
【０１８７】
図１５（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８
０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。実施の形態２に
示す半導体装置は、ビデオカメラの各種集積回路に用いることができる。操作キー５８０
４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体
５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部
５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接
続部５８０６により変更が可能である。表示部５８０３における映像を、接続部５８０６
における第１筐体５８０１と第２筐体５８０２との間の角度に従って切り替える構成とし
ても良い。
【０１８８】
図１５（Ｆ）は普通自動車であり、車体５１０１、車輪５１０２、ダッシュボード５１０
３、ライト５１０４等を有する。実施の形態２に示す半導体装置は、普通自動車の各種集
積回路に用いることができる。
【０１８９】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。
【実施例】
【０１９０】
本実施例では、図１に示した測定系を用いてトランジスタ１０１のオフ電流測定を行った
。トランジスタ１００のチャネル長Ｌは１０μｍ、チャネル幅Ｗは１０μｍである。トラ
ンジスタ１０１のチャネル長Ｌは０．８μｍ、チャネル幅Ｗは１０ｃｍである。トランジ
スタ１０２及びトランジスタ１０３のチャネル長Ｌは３μｍ、チャネル幅は１２μｍであ
る。なお、トランジスタ１００及びトランジスタ１０１には、図９に示すトランジスタ６
０を採用した。トランジスタ１００及びトランジスタ１０１のゲート絶縁膜には、ＰＥＣ
ＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉ
ｔｉｏｎ）で成膜した厚さ２０ｎｍの酸化窒化シリコン膜を採用した。また、トランジス
タ１０２及びトランジスタ１０３には、チャネルに単結晶シリコンを用いたｎチャネル型
トランジスタを採用した。トランジスタ１０２及びトランジスタ１０３のゲート絶縁膜に
は、膜厚１０ｎｍの酸化シリコン膜を採用した。
【０１９１】
トランジスタ１０１のオフを維持するために、電位ＶＧは−３Ｖに固定し，電位ＶＳは０
Ｖに固定した。
【０１９２】
ノードＦＮへの電荷の書き込みと、電位ＶＯＵＴの読み出しを同時に行う際、電位ＶＧＷ
に５Ｖの電位が与えられ，電位ＶＩＮに２Ｖの電位が与えられ，電位ＶＤＤに３Ｖの電位
が与えられ，電位ＶＲＥＦに−１Ｖの電位が与えられ，電位ＶＳＳに−２Ｖの電位が与え
られた。
【０１９３】
電位ＶＯＵＴの読み出しのみを行う際、電位ＶＧＷに−３Ｖの電位が与えられ，電位ＶＩ
Ｎに０Ｖの電位が与えられ，電位ＶＤＤに３Ｖの電位が与えられ，電位ＶＲＥＦに−１Ｖ
の電位が与えられ，電位ＶＳＳに−２Ｖの電位が与えられた。
【０１９４】
なお、本実施例に示すオフ電流測定は、温度が６０℃に保たれた環境で行われた。
【０１９５】
図１６に電位ＶＯＵＴの時系列を示す。図１６の縦軸は電位ＶＯＵＴを表し、横軸は測定
時間を表している。電位ＶＯＵＴの時系列は、理想的には直線的に減少するが、図１６に
示すように、実際の測定ではおよそ２４時間周期でノイズが現れる。これは測定装置の電
源が置かれた環境の温度（気温）が、およそ２４時間周期で変動するためである。
【０１９６】
図１７は、電位ＶＯＵＴ−α×ＶＧの時系列を表したものである。縦軸は電位ＶＯＵＴ−
α×ＶＧを表し、横軸は測定時間を表している。図１７（Ａ）はパラメータαの値を１．
０とした場合を表している。図１７（Ｂ）はパラメータαの値を１．１とした場合を表し
ている。図１７（Ｃ）はパラメータαの値を１．２とした場合を表している。また、それ
ぞれの図には、回帰分析（最小二乗法）で得られた回帰直線（近似直線）を挿入し、その
回帰直線を表す式と決定係数Ｒ２を示した。決定係数Ｒ２の値が大きい（１に近い）ほど
、回帰直線と時系列のフィッティングが良いことを表している。
【０１９７】
図１７（Ａ）乃至（Ｃ）より、パラメータαの値を１．１としたときに、決定係数Ｒ２が
最も１に近づくことがわかる。つまり、図１７（Ｂ）の時系列グラフにおいて、図１６で
確認されたノイズが、最も効率よく除去されていることがわかる。この図１７（Ｂ）から
得られた直線の傾きから、トランジスタ１０１のオフ電流を計算すると、１．０２×１０
−２４Ａ／μｍの値が得られた。トランジスタ１０１のオフ電流は極めて低いことが確認
できた。
【０１９８】
以上、本発明の一態様に係る測定方法を用いることで、ノイズの影響を取り除き、トラン
ジスタのオフ電流を正確に測定することができる。
【符号の説明】
【０１９９】
６０    トランジスタ
６１    トランジスタ
７０    トランジスタ
８０    トランジスタ
８４    トランジスタ
８５    導電膜
８６    導電膜
８７    絶縁膜
８８    絶縁膜
８９    絶縁膜
９０    トランジスタ
９１    絶縁膜
９２    酸化物半導体膜
９２ａ    酸化物半導体膜
９２ｂ    酸化物半導体膜
９２ｃ    酸化物半導体膜
９３    導電膜
９４    導電膜
９５    絶縁膜
９６    導電膜
９７    基板
９８    絶縁膜
９９    絶縁膜
１００    トランジスタ
１０１    トランジスタ
１０２    トランジスタ
１０３    トランジスタ
５００１    筐体
５００２    筐体
５００３    表示部
５００４    表示部
５００５    マイクロホン
５００６    スピーカー
５００７    操作キー
５００８    スタイラス
５１０１    車体
５１０２    車輪
５１０３    ダッシュボード
５１０４    ライト
５３０１    筐体
５３０２    冷蔵室用扉
５３０３    冷凍室用扉
５４０１    筐体
５４０２    表示部
５４０３    キーボード
５４０４    ポインティングデバイス
５８０１    筐体
５８０２    筐体
５８０３    表示部
５８０４    操作キー
５８０５    レンズ
５８０６    接続部
５９０１    筐体
５９０２    表示部
５９０３    カメラ
５９０４    スピーカー
５９０５    ボタン
５９０６    外部接続部
５９０７    マイク
【図１】
2020056794.tif 000015
【図２】
2020056794.tif 000016
【図３】
2020056794.tif 000017
【図４】
2020056794.tif 000018
【図５】
2020056794.tif 000019
【図６】
2020056794.tif 000020
【図７】
2020056794.tif 000021
【図８】
2020056794.tif 000022
【図９】
2020056794.tif 000023
【図１０】
2020056794.tif 000024
【図１１】
2020056794.tif 000025
【図１２】
2020056794.tif 000026
【図１３】
2020056794.tif 000027
【図１４】
2020056794.tif 000028
【図１５】
2020056794.tif 000029
【図１６】
2020056794.tif 000030
【図１７】
2020056794.tif 000031