(57)【要約】【課題】異なる解像度のアクティブマトリックス型表示装置に使用可能な回路基板、その回路基板を用いて製造することが可能なアクティブマトリックス型表示装置、及びその表示制御方法を提供する。【解決手段】アクティブマトリックス型表示装置用の回路基板は、トランジスタを有し発光素子を駆動するための回路部と、上記発光素子を上記回路部に接続するための接続端子と、スイッチ部と、を備える。この回路基板は、上記接続端子のうち１つの発光素子を接続するための端子に対して、複数の回路部が並列に接続される。この回路基板は、上記端子に対して、上記複数の回路部のうちの１つの回路部が上記スイッチ部を介さずに接続されるとともに、上記複数の回路部のうちの残りの回路部が上記スイッチ部を介して接続されている。また、この回路基板は、上記スイッチ部の切り替え制御を行うための制御線をさらに備える。【選択図】図１
2020056969.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタを有し発光素子を駆動するための回路部と、前記発光素子を前記回路部に接続するための接続端子と、スイッチ部と、を備え、
前記接続端子のうち１つの発光素子を接続するための端子に対して、複数の回路部が並列に接続され、
前記１つの発光素子を接続するための端子に対して、前記複数の回路部のうちの１つの回路部が前記スイッチ部を介さずに接続されるとともに、前記複数の回路部のうちの残りの回路部が前記スイッチ部を介して接続されており、
前記スイッチ部の切り替え制御を行うための制御線をさらに備えた、
アクティブマトリックス型表示装置用の回路基板。
【請求項２】
前記回路部は、前記発光素子の発光電流を制御する電流制御部と、前記発光素子の発光時間を制御する時間制御部と、を有する、
請求項１に記載の回路基板。
【請求項３】
前記複数の回路部のうちの前記残りの回路部は、前記接続端子のうち、前記１つの発光素子と異なる他の発光素子を接続するための他の端子に、前記スイッチ部を介さずに接続されている、
請求項１又は２に記載の回路基板。
【請求項４】
請求項１〜３のいずれか１項に記載の回路基板と、前記端子に接続された前記１つの発光素子を含む前記発光素子と、を備えたアクティブマトリックス型表示装置。
【請求項５】
請求項３に記載の回路基板と、前記端子に接続された前記１つの発光素子及び前記他の端子に接続された前記他の発光素子を含む前記発光素子と、を備えたアクティブマトリックス型表示装置。
【請求項６】
前記回路部は、前記発光素子の数と同数、備えられており、
前記スイッチ部は、前記制御線からの制御によりオフ状態が維持される、
請求項５に記載のアクティブマトリックス型表示装置。
【請求項７】
前記他の発光素子は、前記１つの発光素子と同じ発光色で発光する素子である、
請求項５又は６に記載のアクティブマトリックス型表示装置。
【請求項８】
前記回路部は、前記発光素子の数より多い数、備えられており、
前記スイッチ部は、少なくとも前記発光素子で発光させる期間、前記制御線からの制御によりオン状態が維持される、
請求項４に記載のアクティブマトリックス型表示装置。
【請求項９】
前記１つの回路部は、前記端子を介して前記１つの発光素子のアノード側に接続されている、
請求項４〜８のいずれか１項に記載のアクティブマトリックス型表示装置。
【請求項１０】
前記１つの回路部は、前記端子を介して前記１つの発光素子のカソード側に接続されている、
請求項４〜８のいずれか１項に記載のアクティブマトリックス型表示装置。
【請求項１１】
前記発光素子は、無機発光ダイオードである、
請求項４〜１０のいずれか１項に記載のアクティブマトリックス型表示装置。
【請求項１２】
発光素子部と、トランジスタを有し前記発光素子部を駆動する回路部と、スイッチ部と、を備えたアクティブマトリックス型表示装置における表示制御方法であって、
前記アクティブマトリックス型表示装置は、
１つの発光素子部に対して、複数の回路部が並列に接続され、
前記１つの発光素子部に対して、前記複数の回路部のうちの１つの回路部が前記スイッチ部を介さずに接続されるとともに、前記複数の回路部のうちの残りの回路部が前記スイッチ部を介して接続されており、
前記スイッチ部の切り替え制御を行うための制御線をさらに備え、
前記回路部は、前記発光素子部の数と同数、備えられており、
前記スイッチ部においてオフ状態が維持されるように、前記制御線から制御を行う、
表示制御方法。
【請求項１３】
前記複数の回路部のうちの前記残りの回路部は、前記１つの発光素子部と異なる他の発光素子部に、前記スイッチ部を介さずに接続されている、
請求項１２に記載の表示制御方法。
【請求項１４】
前記他の発光素子部は、前記１つの発光素子部と同じ発光色で発光する発光素子部である、
請求項１３に記載の表示制御方法。
【請求項１５】
発光素子部と、トランジスタを有し前記発光素子部を駆動する回路部と、スイッチ部と、を備えたアクティブマトリックス型表示装置における表示制御方法であって、
前記アクティブマトリックス型表示装置は、
１つの発光素子部に対して、複数の回路部が並列に接続され、
前記１つの発光素子部に対して、前記複数の回路部のうちの１つの回路部が前記スイッチ部を介さずに接続されるとともに、前記複数の回路部のうちの残りの回路部が前記スイッチ部を介して接続されており、
前記スイッチ部の切り替え制御を行うための制御線をさらに備え、
前記回路部は、前記発光素子部の数より多い数、備えられており、
少なくとも前記発光素子部で発光させる期間、前記スイッチ部においてオン状態が維持されるように、前記制御線から制御を行う、
表示制御方法。
【請求項１６】
前記１つの回路部は、前記１つの発光素子部のアノード側に接続されている、
請求項１２〜１５のいずれか１項に記載の表示制御方法。
【請求項１７】
前記１つの回路部は、前記１つの発光素子部のカソード側に接続されている、
請求項１２〜１５のいずれか１項に記載の表示制御方法。
【請求項１８】
前記回路部が、前記発光素子部の発光電流を制御するとともに、前記発光素子部の発光時間を制御する、
請求項１２〜１７のいずれか１項に記載の表示制御方法。
【請求項１９】
前記発光素子部は、発光素子として無機発光ダイオードを有する、
請求項１２〜１８のいずれか１項に記載の表示制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板、アクティブマトリックス型表示装置、及び表示制御方法に関する。
【背景技術】
【０００２】
ＬＣＤ（Liquid Crystal Display）などのアクティブマトリックス型ディスプレイでは、製造工程において、液晶デバイスをパネル全面に同時に形成する。そのため、パネル解像度によって、デバイスの製造コストは大きく変わらない。一方で、マイクロＬＥＤ（Light Emitting Diode）ディスプレイでは、別途製造したＬＥＤデバイスをある単位をもってパネルに移し替える必要があり、デバイスの製造コストは解像度に比例して増加する。
【０００３】
なお、特許文献１，２には、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、及びコントラスト向上を実現する表示装置が開示されている。この表示装置では、発光素子として、ＯＬＥＤ（Organic Light Emitting Diode）を用いたものなど、整流性を有するものが用いられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−３８１６８号公報
【特許文献２】特開２０１４−１０９７０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方で、マイクロＬＥＤディスプレイのようにデバイスをある単位でパネルに移し替える必要がある表示装置では、製造コストを鑑みながら、１Ｋと２Ｋとの間、２Ｋと４Ｋとの間、４Ｋと８Ｋとの間などにおいてパネルの解像度を可変して作成することがある。
【０００６】
このとき、ＴＦＴ（Thin-Film-Transistor）等のトランジスタを有する画素回路側のレイアウトを共通化することで、ＴＦＴ基板等の回路基板（画素回路基板）の共通化が可能となり、さらなる低コスト化が実現できることを、本願発明者は見出した。
【０００７】
本発明は、異なる解像度のアクティブマトリックス型表示装置に使用可能な回路基板、その回路基板を用いて製造することが可能なアクティブマトリックス型表示装置、及びその表示制御方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明の第１の態様に係るアクティブマトリックス型表示装置用の回路基板は、１つの発光素子を接続するための端子に対して、複数の回路部が並列に接続され、１つの回路部がスイッチ部を介さずに接続されるとともに、残りの回路部がスイッチ部を介して接続されており、スイッチ部の切り替え制御を行うための制御線を備える。また、この回路基板は、発光素子を回路部に接続するための接続端子を備え、上記端子はこの一つとなる。なお、回路部は、トランジスタを有し発光素子を駆動する。この回路基板は、制御線から残りの回路部の１つの発光素子への接続状態を制御することができるため、異なる解像度の表示装置に使用可能な回路基板とすることができる。つまり、この回路基板を用いて異なる解像度の表示装置を製造することが可能になる。換言すれば、異なる解像度の表示装置を共通設計の回路基板にて駆動制御することが可能になり、これにより製造コストを低減させることができる。
【０００９】
また、上記第１の態様に係る回路基板は、上記複数の回路部のうちの残りの回路部が、上記接続端子のうち上記１つの発光素子と異なる他の発光素子を接続するための他の端子に、上記スイッチ部を介さずに接続されているようにすることができる。この回路基板により、上記他の発光素子を接続することで高解像度の表示装置を製造することができ、上記他の発光素子を接続しないことで低解像度の表示装置を製造することができる。
【００１０】
また、上記第１の態様に係る回路基板を備えたアクティブマトリックス型表示装置は、上記回路部を上記発光素子の数と同数備えることができる。そして、この表示装置は、上記スイッチ部において上記制御線からの制御によりオフ状態を維持させることで、高解像度の表示装置として機能させることができる。さらに、上記第１の態様に係る回路基板を用いるとともに、上記１つの発光素子と、上記１つの発光素子と同じ発光色で発光する上記他の発光素子と、を備えることで、高解像度の表示装置を製造することもできる。
【００１１】
また、上記第１の態様に係る回路基板を備えたアクティブマトリックス型表示装置は、上記回路部を上記発光素子の数より多い数備えることができる。そして、この表示装置は、上記スイッチ部において少なくとも上記発光素子で発光させる期間、上記制御線からの制御によりオン状態を維持させることで、低解像度の表示装置として機能させることができる。特に、この表示装置は、上記１つの発光素子に接続される上記複数の回路部に対して供給するデータ信号を共通化することができる。
【００１２】
本発明の第２の態様に係る表示制御方法によれば、第１の態様に係る表示装置において、上記回路部は上記発光素子と同数、備えられ、且つ、上記スイッチ部においてオフ状態が維持されるように上記制御線から制御を行うことで、高解像度の表示制御が可能となる。
【００１３】
本発明の第３の態様に係る表示制御方法によれば、第１の態様に係る表示装置において、上記回路部は上記発光素子の数より多い数、備えられ、且つ、少なくとも上記発光素子で発光させる期間、上記スイッチ部においてオン状態が維持されるように上記制御線から制御を行うことで、低解像度の表示制御が可能となる。特に、上記１つの発光素子に接続される上記複数の回路部に対して供給するデータ信号を共通化することができる。
【００１４】
また、本発明の第１〜第３の態様において、上記１つの回路部は、上記１つの発光素子のアノード側若しくはカソード側に接続されることができる。これにより、回路設計に幅を持たせることができる。
【００１５】
また、本発明の第１〜第３の態様において、上記回路部は、上記発光素子の発光電流を制御する電流制御部と、上記発光素子の発光時間を制御する時間制御部と、を有することができ、これにより、定電流制御だけでなく時分割制御で駆動させる場合にも利用することができる。
【００１６】
また、本発明の第１〜第３の態様において、上記発光素子は、無機発光ダイオードとすることで、高解像度の表示装置と低解像度の表示装置とで共通の画素回路基板を用いる可能性が高いマイクロＬＥＤディスプレイに適用することができる。
【発明の効果】
【００１７】
本発明により、異なる解像度のアクティブマトリックス型表示装置に使用可能な回路基板、及びその回路基板を用いて製造することが可能なアクティブマトリックス型表示装置、及びその表示制御方法を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態１に係るアクティブマトリックス型表示装置の一構成例を示す回路図である。
【図２】図１の表示装置における制御タイミングの一例を示すタイミングチャートである。
【図３】図１の表示装置を配列した表示装置の一構成例を示す回路図である。
【図４】実施の形態１に係るアクティブマトリックス型表示装置の他の構成例を示す回路図である。
【図５】図４の表示装置における制御タイミングの一例を示すタイミングチャートである。
【図６】図４の表示装置における制御タイミングの他の例を示すタイミングチャートである。
【図７】図４の表示装置を配列した表示装置の一構成例を示す回路図である。
【図８】実施の形態１に係るアクティブマトリックス型表示装置の他の構成例を示す回路図である。
【図９】実施の形態１に係るアクティブマトリックス型表示装置の他の構成例を示す回路図である。
【図１０】実施の形態１に係るアクティブマトリックス型表示装置の他の構成例を示す回路図である。
【図１１】実施の形態１に係るアクティブマトリックス型表示装置の他の構成例を示す回路図である。
【図１２】実施の形態１に係るアクティブマトリックス型表示装置の他の構成例を示す回路図である。
【図１３】実施の形態１に係るアクティブマトリックス型表示装置の他の構成例を示す回路図である。
【図１４】実施の形態１に係るアクティブマトリックス型表示装置の他の構成例を示す回路図である。
【図１５】実施の形態１に係るアクティブマトリックス型表示装置の他の構成例を示す回路図である。
【図１６】実施の形態１に係るアクティブマトリックス型表示装置の他の構成例を示す回路図である。
【図１７】図１６の表示装置における制御タイミングの一例を示すタイミングチャートである。
【図１８】実施の形態１に係るアクティブマトリックス型表示装置の他の構成例を示す回路図である。
【図１９】図１８の表示装置における制御タイミングの一例を示すタイミングチャートである。
【図２０】実施の形態１に係るアクティブマトリックス型表示装置における画素配置の一例を示す回路図である。
【図２１】実施の形態２に係るアクティブマトリックス型表示装置の一構成例を示す回路図である。
【図２２】図２１の表示装置における制御タイミングの一例を示すタイミングチャートである。
【図２３】実施の形態２に係るアクティブマトリックス型表示装置の他の構成例を示す回路図である。
【図２４】図２３の表示装置における制御タイミングの一例を示すタイミングチャートである。
【発明を実施するための形態】
【００１９】
以下、図面を参照して本発明の実施の形態について説明する。
＜実施の形態１＞
本実施の形態に係るアクティブマトリックス型表示装置（以下、単に表示装置という。）は、発光素子部と、トランジスタを有し発光素子部を駆動する回路部と、スイッチ部と、を備えた表示装置である。本実施の形態に係る表示装置は、これらの構成要素がアクティブマトリックス型に配置されている。この発光素子部は自発光するものとする。この回路部は、発光素子部における発光素子の点灯により画素を表現させる駆動を行うため、画素回路部と称することができ、また駆動回路部と称することもできる。以下、この回路部を画素回路部と称して説明する。
【００２０】
また、発光素子部は、発光素子とその発光素子を接続するための接続端子（発光素子用接続端子）とを有することができ、この接続端子には回路部に接続される端子とする。また、本実施の形態に係る回路基板は、発光素子及び回路部に接続される接続端子と、回路部と、スイッチ部と、を備えた基板とすることができる。このように接続端子は回路基板側に設けられ、その接続端子に発光素子を接続することで、回路基板上に発光素子を搭載することができる。つまり、この回路基板において接続端子に発光素子が接続されて（発光素子が接続端子に接続されるように搭載されて）表示装置を構成することができる。
【００２１】
そして、本実施の形態では、図１等で説明する高解像度パネルとしての表示装置と、図４等で説明する低解像度パネルとしての表示装置とで、共通設計の基板（画素回路部を構成する画素回路基板）を用いて動作できるようにしている。
【００２２】
まず、図１〜図４を参照しながら高解像度パネルについて説明する。図１は、実施の形態１に係る表示装置の一構成例を示す回路図である。図２は、図１の表示装置における制御タイミングの一例を示すタイミングチャートである。また、図３は、図１の表示装置を配列した表示装置の一構成例を示す回路図である。
【００２３】
以下、画素回路部が有するトランジスタがＴＦＴであること、つまり画素回路部がＴＦＴ画素回路と称することができることを前提に説明する。但し、このトランジスタは、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタなど他のトランジスタであってもよい。なお、スイッチ部として、スイッチングトランジスタを例に挙げて説明するが、オン状態とオフ状態とが切り替え可能な素子や回路であればよい。
【００２４】
図１に示すように、本実施の形態に係る表示装置１−Ｈは、ＴＦＴ画素回路１１、ＬＥＤ１２、ＴＦＴ画素回路１３、ＬＥＤ１４、及びスイッチングトランジスタ１５を有することができる。ＬＥＤ１２，１４はいずれも、無機発光ダイオードであり、発光素子部を構成する発光素子の一例である。ＬＥＤ１２，１４は、それぞれＴＦＴ画素回路１１，１３に接続された接続端子に、接続される。ＬＥＤ１２の他端は接地用の端子に接続されることができ、ＬＥＤ１４の他端も接地用の端子に接続されることができる。なお、これらの接地用の端子は、回路基板側に予め設けておくことができる。
【００２５】
各ＴＦＴ画素回路１１，１３で例示する各画素回路部は、ある画素の発光素子部と画素回路部の交点に対して、複数の画素回路部がスイッチングトランジスタ１５を介して接続されている。図１の例では、あるＴＦＴ画素回路１１に対してもう１つのＴＦＴ画素回路１３が接続されており、換言すればあるＴＦＴ画素回路１３に対してもう１つのＴＦＴ画素回路１１が接続されている。
【００２６】
ＴＦＴ画素回路１１，１３はいずれも異なるデータ（Ｄａｔａ）線に接続されるとともに、図示しない走査（Ｓｃａｎ）線に接続されており、Ｄａｔａ線及びＳｃａｎ線によりそれぞれＬＥＤ１２，１４を駆動させる。Ｓｃａｎ線には、データ信号の書き込みのための走査信号（スキャン信号）が供給される。ＴＦＴ画素回路１１，１３は、それぞれのＤａｔａ線から入力されるデータ信号に従って、それぞれＬＥＤ１２，１４を点灯させ、ＬＥＤ１２，１４の位置での画素を表現させることができる。
【００２７】
そして、表示装置１−Ｈでは、１つのＬＥＤ１２に対して（つまり上記接続端子のうち１つのＬＥＤ１２を接続するための端子に対して）、複数のＴＦＴ画素回路（この例では２つのＴＦＴ画素回路１１，１３）が並列に接続されている。さらに、上記端子に対して、上記２つのＴＦＴ画素回路のうち、１つのＴＦＴ画素回路１１がスイッチングトランジスタ１５を介さずに接続されるとともに残りのＴＦＴ画素回路１３がスイッチングトランジスタ１５を介して接続されている。ここで、ＴＦＴ画素回路１１は、上記端子を介してＬＥＤ１２のアノード側に接続されている。
【００２８】
さらに、１つのＬＥＤとしてＬＥＤ１４に注目して説明すると、同様に、表示装置１−Ｈでは、１つのＬＥＤ１４に対して、複数のＴＦＴ画素回路（この例では２つのＴＦＴ画素回路）１１，１３が並列に接続されている。さらに、１つのＬＥＤ１４に対して、上記２つのＴＦＴ画素回路のうち、１つのＴＦＴ画素回路１３がスイッチングトランジスタ１５を介さずに接続されるとともに残りのＴＦＴ画素回路１１がスイッチングトランジスタ１５を介して接続されている。ここで、ＴＦＴ画素回路１３は、上記接続端子のうちＬＥＤ１４を接続するための端子を介して、ＬＥＤ１４のアノード側に接続されている。
【００２９】
そして、表示装置１−Ｈは、スイッチングトランジスタ１５の切り替え制御を行うための制御線（以下、Ｃｏｎｎｅｃｔ線）をさらに備えている。つまり、スイッチングトランジスタ１５は、Ｃｏｎｎｅｃｔ線からの制御によりオン状態とオフ状態との間で切り替えが可能になっている。後述するが、このスイッチングトランジスタ１５の制御は、高解像度パネルとしての表示装置（表示装置１−Ｈ等）を駆動させる場合と、低解像度パネルとしての表示装置（図４の表示装置１−Ｌ等）を駆動させる場合と、で異なるものとする。
【００３０】
図１に示す表示装置１−Ｈにおいては、ＴＦＴ画素回路１１，１３は、ＬＥＤ１２，１４と同数（つまり上記接続端子の数と同数）、備えられていることを前提としている。このように画素回路部と発光素子と（つまり画素回路部と発光素子部と）を１：１に設けておくことで、発光素子を個々に制御できるように配置できるため、表示装置１−Ｈを高解像度の表示装置とすることができる。
【００３１】
表示装置１−Ｈにおいては、ＬＥＤ１２，１４の双方を利用して画素を表現する。そのため、スイッチングトランジスタ１５は、Ｃｏｎｎｅｃｔ線からの制御によりオフ状態が維持される。つまり、表示装置１−Ｈにおける表示制御方法では、Ｃｏｎｎｅｃｔ線からの制御は、スイッチングトランジスタ１５においてオフ状態が維持されるようになされる。
【００３２】
図２で例示するように、画像のフレーム毎（１Ｆ毎）に１水平走査期間（１Ｈ）、Ｄａｔａ線及びＳｃａｎ線からの制御によりＴＦＴ画素回路１１，１３に画素の設定（画素ｓｅｔ）がなされる。一方で、Ｃｏｎｎｅｃｔ線には、信号（Ｃｏｎｎｅｃｔ信号）として常にＬｏｗ信号を入力するなど、スイッチングトランジスタ１５を常にオフの状態に保つようにしておく。これにより、表示装置１−Ｈでは、ＬＥＤ１２にＴＦＴ画素回路１１が接続され且つＬＥＤ１４にＴＦＴ画素回路１３が接続された状態を保つことができる。
【００３３】
このような制御により、表示装置１−ＨにおけるＬＥＤ１２，１４は、それぞれＴＦＴ画素回路１１，１３により単独駆動され、画素毎に設定された電流や電圧が印加されることになる。このようにして、表示装置１−Ｈは、ＴＦＴ画素回路の数に対応した制御が可能となり、高解像度の表示装置として機能する。
【００３４】
また、表示装置１−Ｈは、例えば図３に示す表示装置１のように配列して用いることができる。換言すると、表示装置１−Ｈは表示装置１における画素ブロックとすることができる。図３に示す表示装置１は、表示装置１−Ｈを水平方向及び垂直方向に配列し、水平制御回路１８及び垂直制御回路１９を備えている。なお、水平方向と垂直方向の配列数は同じである必要はない。水平制御回路１８は、各ＴＦＴ画素回路にＤａｔａ線を介してデータ信号を供給することができる。垂直制御回路１９は、各ＴＦＴ画素回路にＳｃａｎ線を介してスキャン信号を供給するとともに、Ｃｏｎｎｅｃｔ線を介してＣｏｎｎｅｃｔ信号をスイッチングトランジスタ１５に供給することができる。なお、スイッチングトランジスタ１５や他の例で後述するスイッチングトランジスタはノーマリーオフのものでもノーマリーオンのものであってもよい。
【００３５】
表示装置１は、制御ＩＣ（Integrated Circuit）１６ａを備えることができる。制御ＩＣ１６ａは、表示させる画像データ（フレームデータ）を示す信号を入力し、その画像データに基づき水平制御信号（Ｈｐｕｌｓｅ）及び垂直制御信号（Ｖｐｕｌｓｅ）を生成し、それぞれ水平制御回路１８及び垂直制御回路１９に供給する。制御ＩＣ１６ａは、例えばＰＣＢ（Printed Circuit Board）１６等の基板に配設しておくことができ、水平制御信号、垂直制御信号は、ＰＣＢ１６に接続されたＦＰＣ（Flexible Printed Circuits）１７に設けられた各データ線等を介してそれぞれ水平制御回路１８、垂直制御回路１９に供給される。
【００３６】
次に、図４〜図７を参照しながら低解像度パネルについて説明する。図４は、実施の形態１に係るアクティブマトリックス型表示装置の他の構成例を示す回路図である。図５は、図４の表示装置における制御タイミングの一例を示すタイミングチャートで、図６は、他の例を示すタイミングチャートである。また、図７は、図４の表示装置を配列した表示装置の一構成例を示す回路図である。
【００３７】
上述のように、表示装置１−Ｈのような高解像度パネルでは、各ＴＦＴ画素回路に対して、ＬＥＤが１対１で接続されるが、低解像度パネルでは複数のＴＦＴ画素回路に対して１つのＬＥＤが接続される。
【００３８】
具体的には、図４に示すように、本実施の形態に係る表示装置１−Ｌは、表示装置１−ＨにおいてＬＥＤ１４及びＬＥＤ１４への配線を除いた装置である。つまり、表示装置１−Ｌにおいては、ＴＦＴ画素回路１１，１３は、ＬＥＤ１２の数（回路基板に設けられた上記接続端子に接続されるＬＥＤ１２の数、つまり回路基板に設けられた上記接続端子の数）より多い数、備えられている。表示装置１−Ｌは、このように画素回路部と発光素子と（つまり画素回路部と発光素子部と）を多：１に設けておくことで、表示装置１−Ｈに比べて低解像度の表示装置とすることができる。そして、表示装置１−Ｌは、この構成からも分かるように、表示装置１−Ｈに使用可能な画素回路基板を用いて製造することができる。
【００３９】
具体的には、表示装置１−Ｌでも、表示装置１−Ｈと同様に、１つのＬＥＤ１２に対して（つまり上記接続端子のうちＬＥＤ１２を接続するための端子に対して）、複数のＴＦＴ画素回路（この例では２つのＴＦＴ画素回路１１，１３）が並列に接続されている。さらに、上記１つのＬＥＤ１２に対して、上記２つのＴＦＴ画素回路のうち、１つのＴＦＴ画素回路１１がスイッチングトランジスタ１５を介さずに接続されるとともに残りのＴＦＴ画素回路１３がスイッチングトランジスタ１５を介して接続されている。ここでも、ＴＦＴ画素回路１１は、ＬＥＤ１２のアノード側に接続されている。
【００４０】
ＴＦＴ画素回路１１，１３はいずれも、共通のデータ信号が供給される異なるＤａｔａ線に接続されるとともに、図示しないＳｃａｎ線に接続されており、Ｄａｔａ線及びＳｃａｎ線により１つのＬＥＤ１２を駆動させることになる。
【００４１】
表示装置１−Ｌにおいては、１つのＬＥＤ１２を利用して画素を表現する。そのため、スイッチングトランジスタ１５は、少なくともそのＬＥＤ１２で発光させる期間、Ｃｏｎｎｅｃｔ線からの制御によりオン状態が維持される。つまり、表示装置１−Ｌにおける表示制御方法では、Ｃｏｎｎｅｃｔ線からの制御は、少なくとも発光期間、スイッチングトランジスタ１５においてオン状態が維持されるようになされる。
【００４２】
図５及び図６で例示するように、画像のフレーム毎（１Ｆ毎）に１水平走査期間（１Ｈ）、Ｄａｔａ線及びＳｃａｎ線からの制御によりＴＦＴ画素回路１１，１３に画素の設定（画素ｓｅｔ）がなされる。一方で、Ｃｏｎｎｅｃｔ線には、図５で例示するように、常にＨｉｇｈ信号を入力するなど、スイッチングトランジスタ１５をオンの状態に保つようにしておく。若しくは、Ｃｏｎｎｅｃｔ信号として画素の設定期間を除き常にＨｉｇｈ信号を入力するなど、スイッチングトランジスタ１５を発光期間にはオンの状態に保つようにしておく。いずれの場合でも、表示装置１−Ｌでは、少なくとも発光期間、ＬＥＤ１２にＴＦＴ画素回路１１及びＴＦＴ画素回路１３の双方が接続された状態を保つことができる。
【００４３】
このような制御により、表示装置１−ＬにおけるＬＥＤ１２は、ＴＦＴ画素回路１１，１３により並列駆動され、ＴＦＴ画素回路１１，１３のそれぞれで画素毎にデータ信号により設定された電流や電圧が合算された状態で印加されることになる。具体的には、画素Ｓｅｔがオンのタイミングでデータ信号が同時に書き込まれ、その後にオフになった後、各２つのＴＦＴ画素回路１１，１３にて制御される電流が１つのＬＥＤ１２に印加される。
【００４４】
一般的にパネルサイズが同一の場合、同一のパネル輝度を得るためにはＬＥＤ等の発光素子に必要な電流値は解像度に反比例する。図１及び図４の場合、低解像度の表示装置１−Ｌは高解像の表示装置１−Ｈの半分の画素数となるため、同一輝度に必要な電流は２倍になる。しかしながら、表示装置１−Ｌでは、図５及び図６で例示したような駆動制御により、低解像度時に２つのＴＦＴ画素回路１１，１３が１つのＬＥＤ１２に接続されている。よって、表示装置１−Ｌでは、高解像パネルと同レベルのデータ信号にて（データ電圧にて）２倍の電流を容易に得ることができる。つまり、画素の設定は、低解像度の場合でも高解像度の場合と同様とすることができる。
【００４５】
また、図６で例示した制御タイミングは、画素設定時に接続されているＴＦＴ画素回路１１，１３の電位が異なる場合に有効である。実際、ＴＦＴ画素回路１１，１３とＬＥＤ１２との接続点がトランジスタの特性のばらつきによって電圧が異なることを考慮し、この電圧に正常な補正をかけることがあるが、その補正の際にスイッチングトランジスタ１５をオフ状態にしておくとよい。
【００４６】
また、表示装置１−Ｌは、例えば図７に示す表示装置１ａのように配列して用いることができる。換言すると、表示装置１−Ｌは表示装置１ａにおける画素ブロックとすることができる。図７に示す表示装置１ａは、表示装置１−Ｌを水平方向及び垂直方向に配列し、水平制御回路１８及び垂直制御回路１９を備えている。表示装置１ａは、図３に示した表示装置１において、表示装置１−Ｈの代わりにＬＥＤ１４を減じた表示装置１−Ｌを配列させたものであり、他の点は基本的に同様である。但し、表示装置１ａにおける制御ＩＣ１６ａは、入力された画像データに基づき、１つのＬＥＤ１２に並列接続されたＴＦＴ画素回路１１，１３に対して同じデータ信号を供給するような水平制御信号及び垂直制御信号を生成すればよい。
【００４７】
また、ＴＦＴ画素回路１１，１３に対するデータ線は、ＦＰＣ１７上でもそれぞれ設けることができるが、例えば水平制御回路１８内において分岐を設けるなどにより、ＰＣＢ１６との接続側のデータ線を共通化してコストの削減を行うこともできる。
【００４８】
次に、図８〜図１９を参照しながら、図１の表示装置１−Ｈ及び図４の表示装置１−Ｌの代替構成例について説明する。図８〜図１６及び図１８はいずれも、実施の形態１に係る表示装置の他の構成例を示す回路図である。また、図１７は、図１６の表示装置における制御タイミングの一例を示すタイミングチャートで、図１９は、図１８の表示装置における制御タイミングの一例を示すタイミングチャートである。
【００４９】
なお、図８、図１０、図１２、及び図１４で説明するいずれの構成例においても、図２で例示した制御タイミングを採用することができる。図９、図１１、図１３、及び図１５で説明するいずれの構成例においても、図５又は図６で例示した制御タイミングを採用することができる。また、図８、図１０、図１２、図１４、及び図１６で説明するいずれの構成例においても、図３の表示装置１に表示装置１−Ｈの代わりに配列させることができる。図９、図１１、図１３、図１５、及び図１８で説明するいずれの構成例においても、図７の表示装置１ａに表示装置１−Ｌの代わりに配列させることができる。
【００５０】
図１に示す表示装置１−ＨではＴＦＴ画素回路１１，１３がそれぞれＬＥＤ１２，１４のアノード側に接続されており、図４に示す表示装置１−ＬではＴＦＴ画素回路１１がＬＥＤ１２のアノード側に接続されている。しかしながら、これらは図８及び図９で例示するようにカソード側に接続されていてもよい。図８に示す表示装置２−Ｈでは、ＴＦＴ画素回路１１，１３がそれぞれＬＥＤ１２，１４のカソード側に接続されている。また、表示装置２−Ｈに対応する低解像度の表示装置は、図９に示す表示装置２−Ｌとなる。表示装置２−Ｌでは、ＴＦＴ画素回路１１がＬＥＤ１２のカソード側に接続されている。
【００５１】
また、図１及び図４では、同じＬＥＤに直接又はスイッチングトランジスタ１５を介して接続されるＴＦＴ画素回路１１，１３が横方向に配列され、異なるＤａｔａ線に接続された例を挙げたが、縦方向に配列させて共通のＤａｔａ線に接続させることもできる。
【００５２】
図１０に示す表示装置３−Ｈでは、図１に示す表示装置１−Ｈにおいて横方向の異なるＴＦＴ画素回路を接続する代わりに、縦方向の異なるＴＦＴ画素回路２１，２３を接続している。この場合、接続されるＴＦＴ画素回路２１，２３同士で同一のＤａｔａ線を用いることになる。なお、図１０におけるＬＥＤ２２，２４、スイッチングトランジスタ２５は、それぞれ図１におけるＬＥＤ１２，１４、スイッチングトランジスタ１５に対応するものである。
【００５３】
表示装置３−Ｈにおいてもスイッチングトランジスタ２５の接続形態については基本的に表示装置１−Ｈと同様である。具体的に説明すると、まず、表示装置３−Ｈでは、１つのＬＥＤ２２に対して、２つのＴＦＴ画素回路２１，２３が並列に接続されている。さらに、１つのＬＥＤ２２に対して、上記２つのＴＦＴ画素回路のうち、１つのＴＦＴ画素回路２１がスイッチングトランジスタ２５を介さずに接続されるとともに残りのＴＦＴ画素回路２３がスイッチングトランジスタ２５を介して接続されている。さらに、表示装置３−Ｈでは、１つのＬＥＤ２４に対して、２つのＴＦＴ画素回路２１，２３が並列に接続されている。さらに、１つのＬＥＤ２４に対して、上記２つのＴＦＴ画素回路のうち、１つのＴＦＴ画素回路２３がスイッチングトランジスタ２５を介さずに接続されるとともに残りのＴＦＴ画素回路２１がスイッチングトランジスタ２５を介して接続されている。
【００５４】
表示装置３−Ｈに対応する低解像度の表示装置は、図１１に示す表示装置３−Ｌとなる。表示装置３−Ｌでは、図４に示す表示装置１−Ｌにおいて横方向の異なるＴＦＴ画素回路を接続する代わりに、縦方向の異なるＴＦＴ画素回路２１，２３を接続している。この場合、接続されるＴＦＴ画素回路２１，２３同士で同一のＤａｔａ線を用いることになる。表示装置３−Ｌにおいてもスイッチングトランジスタ２５の接続形態については基本的に表示装置１−Ｌと同様である。具体的に説明すると、まず、表示装置３−Ｌでは、１つのＬＥＤ２２に対して、２つのＴＦＴ画素回路２１，２３が並列に接続されている。さらに、１つのＬＥＤ２２に対して、上記２つのＴＦＴ画素回路のうち、１つのＴＦＴ画素回路２１がスイッチングトランジスタ２５を介さずに接続されるとともに残りのＴＦＴ画素回路２３がスイッチングトランジスタ２５を介して接続されている。
【００５５】
さらに、図１２に示す表示装置４−Ｈ及び図１３に示す表示装置４−Ｌで例示するように、１つのＬＥＤに接続されるＴＦＴ画素回路は２つ以上であっても構わない。この場合、接続数が増える毎にスイッチングトランジスタも増やす必要がある。
【００５６】
図１２に示す表示装置４−Ｈは、スイッチングトランジスタ４１〜４４、ＴＦＴ画素回路３１，３３，３５，３７、及びＬＥＤ３２，３４，３６，３８を備える。ＬＥＤ３２，３４，３６，３８は、それぞれ、ＴＦＴ画素回路３１，３３，３５，３７にスイッチングトランジスタ４１，４２，４３，４４を介さず直接接続されている。その他、例えばＴＦＴ画素回路３１は、スイッチングトランジスタ４１，４２を介してＬＥＤ３６に、スイッチングトランジスタ４１，４３を介してＬＥＤ３４に、スイッチングトランジスタ４１，４４を介してＬＥＤ３８に、それぞれ接続されている。図１２に示すように、ＴＦＴ画素回路３１，３３，３５，３７についての接続形態もＴＦＴ画素回路３１の接続形態と同様である。共通に接続されている各々のスイッチングトランジスタ４１〜４４のゲート電位は、図１２に示すように同じＣｏｎｎｅｃｔ線に接続されている。
【００５７】
表示装置４−Ｈに対応する低解像度の表示装置は、図１３に示す表示装置４−Ｌとなる。表示装置４−Ｌは、スイッチングトランジスタ４１〜４４、ＴＦＴ画素回路３１，３３，３５，３７、及びＬＥＤ３２を備える。ＬＥＤ３２は、ＴＦＴ画素回路３１にスイッチングトランジスタ４１〜４４を介さず直接接続されている。また、ＬＥＤ３２は、他のＴＦＴ画素回路３３，３５，３７にそれぞれスイッチングトランジスタ４１，４３、スイッチングトランジスタ４１，４２、スイッチングトランジスタ４１，４４を介して接続されている。共通に接続されている各々のスイッチングトランジスタ４１〜４４のゲート電位は、図１３に示すように同じＣｏｎｎｅｃｔ線に接続されている。
【００５８】
また、表示装置４−Ｈ，４−Ｌにおいてもスイッチングトランジスタ４１〜４４の接続形態については、基本的にそれぞれ表示装置１−Ｈ，１−Ｌと同様である。例えば、表示装置４−Ｈ，４−Ｌでは、１つのＬＥＤ３２に対して、４つのＴＦＴ画素回路３１，３３，３５，３７が並列に接続されている。さらに、表示装置４−Ｈ，４−Ｌでは、１つのＬＥＤ３２に対して、上記４つのＴＦＴ画素回路のうち、１つのＴＦＴ画素回路３１がスイッチングトランジスタ４１〜４４で構成されるスイッチ部を介さずに接続されている。さらに、表示装置４−Ｈ，４−Ｌでは、１つのＬＥＤ３２に対して、残りのＴＦＴ画素回路３３，３５，３７がそのスイッチ部を介して接続されている。高解像度の表示装置４−Ｈでは、ＬＥＤ３４，３６，３８のそれぞれに対しても同様の接続形態となっている。
【００５９】
また、表示装置４−Ｈ，４−Ｌにおいては、低解像度でも発光素子となるＬＥＤ３２が接続されるＴＦＴ画素回路３１に直接接続されるスイッチングトランジスタ４１は削減することもできる。図１４に示す表示装置５−Ｈ及び図１５に示す表示装置５−Ｌは、スイッチングトランジスタ４１を削減し、スイッチ部をスイッチングトランジスタ４２，４３，４４で構成している。
【００６０】
さらに、図１５に示す表示装置５−Ｈ及び図１６に示す表示装置５−Ｌで例示するように、それぞれ表示装置４−Ｈ，４−Ｌにおいて、表示装置５−Ｌで搭載する１つのＬＥＤ３２に最も近い側のスイッチングトランジスタ４１は省略することが好ましい。その理由は、スイッチングトランジスタ４１を配置した箇所は電流が集約される箇所であり、スイッチングトランジスタ４１を削減することでそのオン抵抗によるＩＲドロップが軽減されるためである。無論、図４に示す表示装置１−Ｌ等のように省略してしまうとスイッチ部を構成できない場合にはこの限りではない。
【００６１】
このようにスイッチ部を構成するスイッチングトランジスタは１つのＴＦＴ画素回路につき１つに限ったものではない。例えば、高解像度の場合に少なくともそのＬＥＤを発光させる対象ではないＴＦＴ画素回路（残りのＴＦＴ画素回路）については、スイッチングトランジスタを付加してそのＬＥＤに接続させておけばよい。
【００６２】
次に、図１６〜図１９を参照して、ＴＦＴ画素回路の内部構成例を含めて説明する。
図１６に示す表示装置６−Ｈ、図１７に示す表示装置６−Ｌは、それぞれ図１４に示す表示装置５−Ｈ、図１５に示す表示装置５−Ｌにおいて、ＴＦＴ画素回路３１，３３，３５，３７の内部構成例を含め、Ｓｃａｎ線も明示したものである。
【００６３】
表示装置６−ＨのＴＦＴ画素回路３１，３３，３５，３７について説明する。ＴＦＴ画素回路３１は、２つのＴＦＴ３１ａ，３１ｂと、保持容量としての１つのコンデンサ３１ｃと、を有することができる。ＴＦＴ３１ａは、第１のＳｃａｎ線（Ｓｃａｎ１）、Ｄａｔａ線、及びコンデンサ３１ｃに接続された選択用のトランジスタである。ＴＦＴ３１ｂは、コンデンサ３１ｃ、ＬＥＤ３２のアノード側、及びグランドに接続された、駆動用のトランジスタである。ＴＦＴ画素回路３５も同様に、２つのＴＦＴ３５ａ，３５ｂと、１つのコンデンサ３５ｃと、を有することができる。
【００６４】
ＴＦＴ画素回路３３は、２つのＴＦＴ３３ａ，３３ｂと、保持容量としての１つのコンデンサ３３ｃと、を有することができる。ＴＦＴ３３ａは、第２のＳｃａｎ線（Ｓｃａｎ２）、Ｄａｔａ線、及びコンデンサ３３ｃに接続された選択用のトランジスタである。ＴＦＴ３３ｂは、コンデンサ３３ｃ、ＬＥＤ３４のアノード側、及びグランドに接続された、駆動用のトランジスタである。ＴＦＴ画素回路３７も同様に、２つのＴＦＴ３７ａ，３７ｂと、１つのコンデンサ３７ｃと、を有することができる。なお、表示装置６−Ｌは、表示装置６−ＨにおいてＬＥＤ３４，３６，３８が削除されたものである。
【００６５】
表示装置６−Ｈにおいては、ＬＥＤ３２，３４，３６，３８の全てを利用して画素を表現する。そのため、スイッチングトランジスタ４２〜４４は、Ｃｏｎｎｅｃｔ線からの制御によりオフ状態が維持される。
【００６６】
まず、図１７で例示するように、画像のフレーム毎（１Ｆ毎）に１水平走査期間（１Ｈ）、Ｄａｔａ線及び第１のＳｃａｎ線からの制御によりＴＦＴ画素回路３１，３５に画素の設定がなされる。同様に、１Ｆ毎に１Ｈの期間、Ｄａｔａ線及び第２のＳｃａｎ線からの制御によりＴＦＴ画素回路３３，３７に画素の設定がなされる。一方で、Ｃｏｎｎｅｃｔ線には、Ｃｏｎｎｅｃｔ信号として常にＬｏｗ信号を入力するなど、スイッチングトランジスタ４２〜４４を常にオフの状態に保つようにしておく。これにより、表示装置６−Ｈでは、ＬＥＤ３２，３４，３６，３８にそれぞれＴＦＴ画素回路３１，３３，３５，３７が接続され、各画素が個別に動作を行うことになる。
【００６７】
一方、表示装置６−Ｈに対応する低解像度の表示装置である表示装置６−Ｌでは、４つのＴＦＴ画素回路３１，３３，３５，３７に対して１つのＬＥＤ３２だけが接続され、１つのＬＥＤ３２を利用して画素を表現する。そのため、スイッチングトランジスタ４２〜４４は、少なくともそのＬＥＤ３２で発光させる期間、Ｃｏｎｎｅｃｔ線からの制御によりオン状態が維持される。
【００６８】
図１９で例示するように、画像のフレーム毎（１Ｆ毎）に１水平走査期間（１Ｈ）、Ｄａｔａ線及び第１のＳｃａｎ線からの制御によりＴＦＴ画素回路３１，３５に画素の設定がなされる。また、第２のＳｃａｎ線に供給されるスキャン信号も第１のＳｃａｎ線に供給されるスキャン信号（Ｓｃａｎ１の信号）と共通化されている。一方で、Ｃｏｎｎｅｃｔ線には、図１９で例示するように、常にＨｉｇｈ信号を入力するなど、スイッチングトランジスタ４２〜４４をオンの状態に保つようにしておく。若しくは、Ｃｏｎｎｅｃｔ信号として画素の設定期間を除き常にＨｉｇｈ信号を入力するなど、スイッチングトランジスタ４２〜４４を発光期間にはオンの状態に保つようにしておく。いずれの場合でも、表示装置１−Ｌでは、少なくとも発光期間、ＬＥＤ３２に４つのＴＦＴ画素回路３１，３３，３５，３７が接続された状態を保つことができる。
【００６９】
このような制御により、表示装置６−ＬにおけるＬＥＤ３２は、ＴＦＴ画素回路３１，３３，３５，３７により並列駆動され、それぞれで画素毎にデータ信号により設定された電流や電圧が合算された状態で印加されることになる。具体的には、Ｓｃａｎ１がオンのタイミングでデータ信号が同時に書き込まれ、その後Ｓｃａｎ１がオフになった後、各４つのＴＦＴ画素回路３１，３３，３５，３７にて制御される電流が１つのＬＥＤ３２に印加される。高解像度の表示装置６−Ｈと低解像度の表示装置６−Ｌとでデータ信号が同一の電圧値である場合、低解像度の表示装置６−Ｌでは、高解像度の表示装置６−Ｈの４倍の電流が１つのＬＥＤ３２に流れ、高解像度の表示装置６−Ｈと同様の輝度を得ることができる。
【００７０】
また、図示しないが、図１０〜図１６及び図１８に例示した表示装置において、各ＬＥＤをＴＦＴ画素回路のカソード側に接続するような構成を採用することもできる。
【００７１】
次に、図２０を参照しながら図３及び図７で説明した表示装置１，１ａに適用できる画素配置の一例について説明する。図２０は、実施の形態１に係るアクティブマトリックス型表示装置における画素配置の一例を示す回路図である。
【００７２】
上述した様々な高解像度の表示装置、つまりＴＦＴ画素回路とＬＥＤとが同数である高解像度パネルの場合、次のような構成を採用することが望ましい。即ち、１つのＬＥＤに対して並列接続されている上記複数のＴＦＴ画素回路のうちの上記残りのＴＦＴ画素回路は、上記１つのＬＥＤと同じ発光色で発光するＬＥＤに、スイッチ部を介さずに接続されていることが望ましい。換言すれば、高解像度の表示装置における１つのＬＥＤに並列接続される複数のＴＦＴ画素回路は、同じ色の制御を行う回路同士で接続されていることが望ましい。
【００７３】
一例として、図１６に示す表示装置６−Ｈを例に挙げ、図２０を併せて参照しながら説明する。ＬＥＤ３２に注目した場合、ＴＦＴ画素回路３１，３３，３５，３７のうちの残りのＴＦＴ画素回路３３，３５，３７はいずれも、ＬＥＤ３２と同じ発光色で発光するＬＥＤ（それぞれＬＥＤ３４，３６，３８）にスイッチ部を介さずに接続される。ＬＥＤ３４に注目した場合、残りのＴＦＴ画素回路３１，３５，３７はいずれも、ＬＥＤ３４と同じ発光色で発光するＬＥＤ（それぞれＬＥＤ３２，３６，３８）にスイッチ部を介さずに接続される。ＬＥＤ３６，３８のいずれに注目した場合にも同様である。
【００７４】
表示装置６−Ｈは、例えば図３に示す表示装置１のように配列されることになるが、その際、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色のＬＥＤが設けられる。図２０に示す表示装置７は、ＴＦＴ画素回路として、赤色のＬＥＤに接続された回路３１Ｒ，３３Ｒ，３５Ｒ，３７Ｒを有するとともに、スイッチングトランジスタ４２Ｒ，４３Ｒ，４４Ｒを有する。表示装置７は、さらに、緑色のＬＥＤに接続された回路３１Ｇ，３３Ｇ，３５Ｇ，３７ｇと、青色のＬＥＤに接続された回路３１Ｂ，３３Ｂ，３５Ｂ，３７Ｂと、スイッチングトランジスタ４２Ｇ，４３Ｇ，４４Ｇ，４２Ｂ，４３Ｂ，４４Ｂと、を有する。
【００７５】
赤色のＬＥＤに関して説明すると、回路３１Ｒ，３３Ｒ，３５Ｒ，３７Ｒは、それぞれ図１６におけるＴＦＴ画素回路３１，３３，３５，３７に対応する回路である。スイッチングトランジスタ４２Ｒ，４３Ｒ，４４Ｒは、それぞれ図１６におけるスイッチングトランジスタ４２，４３，４４に対応するものである。緑色のＬＥＤ、青色のＬＥＤについても同様の対応関係にある。なお、図１８に示す表示装置６−Ｌについても、ＬＥＤ３２，３４，３６，３８が設けられないだけで表示装置６−Ｈと基本的に同様の構成となる。
【００７６】
図２０で示した表示装置７は１つの画素ブロックと称することができ、この画素ブロックを配列させることで、図３に示す表示装置１のような表示装置を構成することができる。このような構成における高解像度の表示装置によれば、同様の基板から低解像度の表示装置を製造する場合においても、１つのＬＥＤに並列接続される複数のＴＦＴ画素回路に対して供給するデータ信号の共通化が可能となる。これら複数のＴＦＴ画素回路が元々同じ色に対して制御を行う回路に設計されているためである。また、画素ブロックに含まれるＲＧＢの各サブピクセルの数、配置、配線は図２０で例示するものに限ったものではない。
【００７７】
また、例えば表示装置３−Ｈ，３−Ｌと表示装置１−Ｈ，１−Ｌなどのうちどの配置を採用するかは、パネルの設計において、画素色の配置（サブピクセルの配置）などにより適宜選択することができる。
【００７８】
また、ここではサブピクセルを３色とした３色のＬＥＤを設けた例を挙げたが、表示装置に備える発光素子、つまりサブピクセルの構成は、例えば白色（Ｗ）や黄色（Ｙ）を加えたＲＧＢＷやＲＧＢＹの４色など、ＲＧＢの組み合わせに限ったものではない。
【００７９】
以上に説明した本実施の形態に係る表示装置によれば、制御線から残りの回路部の１つの発光素子部への接続状態を制御することができるため、異なる解像度のアクティブマトリックス型表示装置に使用可能な画素回路基板を用いて製造することが可能になる。換言すれば、本実施の形態に係る表示装置によれば、異なる解像度の表示装置を共通設計の画素回路基板にて駆動制御することが可能になり、これにより製造コストを低減させることができる。また、本実施の形態に係る画素回路基板では、異なる解像度のアクティブマトリックス型表示装置に使用可能とすることができると言える。そして、この画素回路基板を用いるとともに、上記１つの発光素子と、上記１つの発光素子と同じ発光色で発光する上記他の発光素子と、を備えることで、高解像度の表示装置を製造することができる。
【００８０】
本実施の形態に係る表示装置は、ＴＦＴ画素回路で例示した回路部をＬＥＤで例示した発光素子の数と同数備え、スイッチ部において制御線からの制御によりオフ状態を維持させる構成とすることができる。これにより、本実施の形態に係る表示装置は、高解像度の表示装置として機能させることができる。
【００８１】
また、本実施の形態に係る表示装置は、回路部を発光素子の数より多い数備え、スイッチ部において、少なくとも発光素子部で発光させる期間、制御線からの制御によりオン状態を維持させる構成とすることができる。これにより、本実施の形態に係る表示装置は、低解像度の表示装置として機能させることができる。特に、この表示装置は、上記１つの発光素子に接続される上記複数の回路部に対して供給するデータ信号を共通化することができる。
【００８２】
また、上記１つの回路部は、上記１つの発光素子部のアノード側若しくはカソード側に接続されることができる。これにより、回路設計に幅を持たせることができる。
また、発光素子部は、発光素子として無機発光ダイオードを有することで、高解像度の表示装置と低解像度の表示装置とで共通の画素回路基板を用いる可能性が高いマイクロＬＥＤディスプレイに本実施の形態を適用することができる。
【００８３】
＜実施の形態２＞
次に、図２１〜図２４を併せて参照しながら、実施の形態２について説明する。図２１は、実施の形態２に係るアクティブマトリックス型表示装置の一構成例を示す回路図、図２２は、図２１の表示装置における制御タイミングの一例を示すタイミングチャートである。図２３は、実施の形態２に係るアクティブマトリックス型表示装置の他の構成例を示す回路図、図２４は、図２３の表示装置における制御タイミングの一例を示すタイミングチャートである。なお、実施の形態２でも、実施の形態１で説明した様々な例が適用できる。
【００８４】
図２１に示す表示装置は、素子として５つのトランジスタＴｒ１〜Ｔｒ５と２つの容量コンデンサＣ１，Ｃ２とを有する画素回路部（以下、５Ｔ２Ｃ画素回路部）を有するものである。また、この表示装置は、発光素子部としてＬＥＤ８０及びコンデンサ８５を有し、スイッチ部としてスイッチングトランジスタ８２〜８４を有する。ＬＥＤ８０は図１８におけるＬＥＤ３２に対応する発光素子であり、スイッチングトランジスタ８２〜８４はそれぞれ図１８におけるスイッチングトランジスタ４２〜４４に対応する素子である。
【００８５】
なお、コンデンサ８６，８７，８８は、高解像度の表示装置に設けられるＬＥＤのための素子であり、換言すれば高解像度の表示装置で用いる画素回路基板において、低解像度用の表示装置に不要となったＬＥＤのための容量となる。
【００８６】
５Ｔ２Ｃ画素回路部は、定電流制御部と時分割デジタル制御部（ＰＷＭ［Pulse Width Modulation］制御部）とで構成される。定電流制御部は、２つのトランジスタＴｒ３，Ｔｒ４と１つの容量であるコンデンサＣ２とを有することができる。ＰＷＭ制御部は、２つのトランジスタＴｒ１，Ｔｒ２と１つの容量であるコンデンサＣ１とを有することができる。また、５Ｔ２Ｃ画素回路部は、定電流制御部と電源との間に発光制御のスイッチングトランジスタＴｒ５を有する。
【００８７】
トランジスタＴｒ５，Ｔｒ４，Ｔｒ２は、図示しない電源（Ｖｄｄ）に対して、Ｔｒ５，Ｔｒ４，Ｔｒ２の順で直列に接続され、Ｔｒ２はダイオード型発光デバイス（以下、ダイオード）に接続され、ダイオードは図示しない電源（Ｖｓｓ）に接続される。このダイオード（Ｄｉｏｄｅ）は、ＬＥＤ８０及びコンデンサ８５で例示したものである。また、図２１では、４つの５Ｔ２Ｃ画素回路部は、トランジスタＴｒ２のソース電位側においてスイッチングトランジスタ８２〜８４を介して接続されている。
【００８８】
この表示装置では、図２２において制御タイミングの一例を示すように、非発光期間にリフレッシュと電流セットの動作を行うことができる。この際、Ｃｏｎｎｅｃｔ信号をＬｏｗにして、各５Ｔ２Ｃ画素回路部を分離する。この分離は、各５Ｔ２Ｃ画素回路部と発光素子部との接続点がトランジスタの特性のばらつきによって電圧が異なることを考慮し、この電圧に正常な補正をかけるために実行される。その後、ＰＷＭ信号（Ｓｃａｎ１，２に共通のＳｃａｎ信号）による電流の書き込みが完了し、Ｅｍｉｓｓｉｏｎ信号が再度Ｈｉｇｈになり、発光開始タイミングになった際に、Ｃｏｎｎｅｃｔ信号もＨｉｇｈにして、４つの５Ｔ２Ｃ画素回路部を接続させる。これにより高解像度と同様の画素回路基板を用いて低解像度の表示装置を構成した場合でも同等の輝度を得ることができる。
【００８９】
なお、図２２において、Ｇａｔｅ及びＳｏｕｒｃｅで示される信号は、それぞれ、図７で説明したような垂直制御回路１９から供給される信号、水平制御回路１８から供給される信号である。
【００９０】
図２３に示す表示装置は、素子として４つのトランジスタＭ１〜Ｍ４と２つのコンデンサとを有する画素回路部（以下、４Ｔ２Ｃ画素回路部）を有するものである。なお、１つの４Ｔ２Ｃ画素回路部についてのみ符号を付しているが他の４Ｔ２Ｃ画素回路部についても同様である。
【００９１】
また、この表示装置は、発光素子部としてＬＥＤ（Ｌ）及びコンデンサＣ２を有し、スイッチ部としてスイッチングトランジスタＴ２〜Ｔ４を有する。ＬＥＤ（Ｌ）は図１８におけるＬＥＤ３２に対応する発光素子であり、スイッチングトランジスタＴ２〜Ｔ４はそれぞれ図１８におけるスイッチングトランジスタ４２〜４４に対応する素子である。
【００９２】
この表示装置では、図２４において制御タイミングの一例を示すように、非発光期間において、Ｃｏｎｎｅｃｔ信号をＨｉｇｈにして、スイッチングトランジスタＴ２〜Ｔ４（ここではＰｃｈのスイッチングトランジスタ）をオフ状態にする。そして、信号データの電圧の書き込みを行った後に、発光タイミングと同時にＣｏｎｎｅｃｔ信号をＬｏｗにしてスイッチングトランジスタＴ２〜Ｔ４をオン状態にして、４Ｔ２Ｃ画素回路部を接続する。この状態で４画素分の電流値がＬＥＤ（Ｌ）に書き込まれる。これにより高解像度と同様の画素回路基板を用いて低解像度の表示装置を構成した場合でも同等の輝度を得ることができる。なお、他の構成については、特許文献１，２を参照すれば理解できるため、その説明を省略する。
【００９３】
以上に説明した本実施の形態に係る表示装置は、画素回路部が、発光素子部の発光電流（発光素子の発光電流）を制御する電流制御部と、発光素子部の発光時間（発光素子の発光時間）を制御する時間制御部と、を有する。よって、本実施の形態に係る表示装置は、定電流制御だけでなく時分割デジタル制御で駆動させる場合にも利用することができる。
【００９４】
また、図１６及び図１８で例示した例では、回路構成として、各信号を順次書き込みを行い、発光電流を決めてそれを流し続ける必要があり、このような順次駆動により、Ｃｏｎｎｅｃｔ信号も１Ｆにつき１回、順次書き込みを行う必要がある。つまり、Ｃｏｎｎｅｃｔ線毎にＣｏｎｎｅｃｔ信号のタイミングが異なることになる。
【００９５】
これに対し、図２１や図２３で例示した表示装置では、時分割駆動を採用することで、ある期間に画素に流す電流値を全て設定してそれを画素毎に発光期間だけを制御することができる。これにより、このような時分割駆動が可能な表示装置では、Ｃｏｎｎｅｃｔ信号を１種類の信号とし、複数のＣｏｎｎｅｃｔ線を１つの信号で制御することができる。
【００９６】
＜他の実施の形態等＞
実施の形態１，２では、発光素子部が発光素子として無機発光ダイオードを有する例を挙げたが、例えばＯＬＥＤ（Organic  LED）などの他の発光素子を適用することもできる。
【００９７】
また、本発明は、実施の形態１，２で説明したようなアクティブマトリックス型表示装置を製造する製造方法としての形態も採り得る。この製造方法は、高輝度パネルの製造に際しては、上述したような画素回路部を基板上に配置してから、その基板上に画素回路部と１対１で発光素子部を配置する。この製造方法は、低輝度パネルの製造に際しては、上述したような画素回路部を基板上に配置してから、その基板上に画素回路部と多対１で発光素子部を配置する。回路構成例などのその他の応用例については実施の形態１，２で説明した通りであり、その説明を省略する。
【００９８】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００９９】
１、１−Ｈ、２−Ｈ、３−Ｈ、４−Ｈ、５−Ｈ、６−Ｈ  表示装置（高解像度）
１ａ、１−Ｌ、２−Ｌ、３−Ｌ、４−Ｌ、５−Ｌ、６−Ｌ  表示装置（低解像度）
７  表示装置
１１、１３、２１、２３、３１、３３、３５、３７  ＴＦＴ画素回路
１２、１４、２２、２４、３２、３４、３６、３８、８０  ＬＥＤ、
１５、２５、４１、４２、４３、４４、４２Ｇ、４３Ｇ、４４Ｇ、４２Ｂ、４３Ｂ、４４Ｂ、４２Ｒ、４３Ｒ、４４Ｒ、８２  スイッチングトランジスタ
１６  ＰＣＢ
１６ａ  制御ＩＣ
１７  ＦＰＣ
１８  水平制御回路
１９  垂直制御回路
２１  ＴＦＴ画素回路
３１ａ、３１ｂ、３３ａ、３３ｂ、３５ａ、３５ｂ、３７ａ、３７ｂ  ＴＦＴ
３１ｃ、３３ｃ、３５ｃ、３７ｃ、８５、８６、８７、８８  コンデンサ
３１Ｂ、３３Ｂ、３５Ｂ、３７Ｂ、３１Ｇ、３３Ｇ、３５Ｇ、３７Ｇ、３１Ｒ、３３Ｒ、３５Ｒ、３７Ｒ  回路、
【図１】
2020056969.tif 000003
【図２】
2020056969.tif 000004
【図３】
2020056969.tif 000005
【図４】
2020056969.tif 000006
【図５】
2020056969.tif 000007
【図６】
2020056969.tif 000008
【図７】
2020056969.tif 000009
【図８】
2020056969.tif 000010
【図９】
2020056969.tif 000011
【図１０】
2020056969.tif 000012
【図１１】
2020056969.tif 000013
【図１２】
2020056969.tif 000014
【図１３】
2020056969.tif 000015
【図１４】
2020056969.tif 000016
【図１５】
2020056969.tif 000017
【図１６】
2020056969.tif 000018
【図１７】
2020056969.tif 000019
【図１８】
2020056969.tif 000020
【図１９】
2020056969.tif 000021
【図２０】
2020056969.tif 000022
【図２１】
2020056969.tif 000023
【図２２】
2020056969.tif 000024
【図２３】
2020056969.tif 000025
【図２４】
2020056969.tif 000026