(57)【要約】      （修正有）【課題】ハイサイドドランジスタの駆動用電圧を確保可能な電源ＩＣを提供する。【解決手段】電源回路１００において、第１降圧コンバータ１１０は互いに直列接続された第１ハイサイド／ローサイドトランジスタ１１１Ｈ、１１１Ｌをスイッチング制御することで入力電圧Ｖｉｎ１から第１出力電圧Ｖｏｕｔ１を生成し、第２降圧コンバータ１２０は互いに直列接続された第２ハイサイド／ローサイドトランジスタ１２１Ｈ、１２１Ｌをスイッチング制御することで入力電圧Ｖｉｎ１から第２出力電圧Ｖｏｕｔ２を生成する。各コンバータに対しブートストラップ回路ＢＣ１、ＢＣ２が設けられ、当該回路内のブートノードＢＴ１、ＢＴ２に生じるブート電圧を用いて各ハイサイドトランジスタのゲートが駆動される。スイッチ回路１３０は、２つのハイサイドトランジスタの双方がオンであるときに２つのコンバータのブートノード間を導通させる。【選択図】図１
2020078203.tif 000002
【特許請求の範囲】
【請求項１】
互いに直列接続された第１ハイサイドトランジスタ及び第１ローサイドトランジスタを用いて直流−直流変換を行う第１コンバータと、互いに直列接続された第２ハイサイドトランジスタ及び第２ローサイドトランジスタを用いて直流−直流変換を行う第２コンバータと、を備えた電源回路を形成するための電源ＩＣであって、
前記第１コンバータの構成要素として、
前記第１ハイサイドトランジスタのゲートを駆動する第１ハイサイドドライバと、
前記第１ローサイドトランジスタのゲートを駆動する第１ローサイドドライバと、
前記第１ハイサイドドライバ及び前記第１ローサイドドライバを用いて前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタのオン／オフ状態を制御する第１制御回路と、
前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタ間の接続ノードである第１スイッチノードに対し第１コンデンサを介して接続され、前記第１ハイサイドドライバでの高電位側の電源電圧として機能する第１ブート電圧が加わる第１ブートノードと、を備えるとともに、
前記第２コンバータの構成要素として、
前記第２ハイサイドトランジスタのゲートを駆動する第２ハイサイドドライバと、
前記第２ローサイドトランジスタのゲートを駆動する第２ローサイドドライバと、
前記第２ハイサイドドライバ及び前記第２ローサイドドライバを用いて前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタのオン／オフ状態を制御する第２制御回路と、
前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタ間の接続ノードである第２スイッチノードに対し第２コンデンサを介して接続され、前記第２ハイサイドドライバでの高電位側の電源電圧として機能する第２ブート電圧が加わる第２ブートノードと、を備え、
前記第１ハイサイドトランジスタ及び前記第２ハイサイドトランジスタの双方がオンとされる両オン区間の全部又は一部において、前記第１ブートノードと前記第２ブートノードとを導通させるスイッチ回路を更に備える
ことを特徴とする電源ＩＣ。
【請求項２】
前記第１制御回路は、前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタを交互にオン、オフする第１スイッチング制御を実行可能であり、前記第２制御回路は、前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタを交互にオン、オフする第２スイッチング制御を実行可能であり、
前記電源回路では、前記第１スイッチング制御にて前記第１ローサイドトランジスタがオンとされているときに前記第１ブートノードを高電位側にして前記第１コンデンサを充電する第１ブートストラップ回路が形成され、前記第２スイッチング制御にて前記第２ローサイドトランジスタがオンとされているときに前記第２ブートノードを高電位側にして前記第２コンデンサを充電する第２ブートストラップ回路が形成される
ことを特徴とする請求項１に記載の電源ＩＣ。
【請求項３】
前記第１ブートノードは第１充電用素子を介し所定電圧が加わる端子に接続され、前記第１スイッチング制御にて前記第１ローサイドトランジスタがオンとされているときに前記第１ブートノードを高電位側にして前記第１コンデンサが前記第１充電用素子を介し前記所定電圧にて充電され、
前記第２ブートノードは第２充電用素子を介し前記所定電圧が加わる前記端子に接続され、前記第２スイッチング制御にて前記第２ローサイドトランジスタがオンとされているときに前記第２ブートノードを高電位側にして前記第２コンデンサが前記第２充電用素子を介し前記所定電圧にて充電され、
前記第１充電用素子及び前記第２充電用素子は、夫々に、ブートストラップ用ダイオード又はブートストラップ用スイッチにて構成される
ことを特徴とする請求項２に記載の電源ＩＣ。
【請求項４】
前記第１コンバータは、入力電圧から第１出力電圧を得る第１降圧コンバータであって、前記第２コンバータは、前記入力電圧から第２出力電圧を得る第２降圧コンバータであり、
前記第１スイッチノードは、前記第１出力電圧が加わる第１出力電圧印加端子に対し第１インダクタを介して接続され、前記第２スイッチノードは、前記第２出力電圧が加わる第２出力電圧印加端子に対し第２インダクタを介して接続され、
前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタの直列回路、並びに、前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタの直列回路に対し、夫々、前記入力電圧が印加される
ことを特徴とする請求項１〜３の何れかに記載の電源ＩＣ。
【請求項５】
前記第１制御回路は、前記入力電圧が前記第１出力電圧に対して設定された所定の第１目標電圧よりも高い場合、前記第１出力電圧と前記第１目標電圧との差を減ずるように前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタを交互にオン、オフする第１降圧スイッチング制御を実行し、前記入力電圧が前記第１目標電圧以下である場合、前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタを夫々オン、オフに維持し、
前記第２制御回路は、前記入力電圧が前記第２出力電圧に対して設定された所定の第２目標電圧よりも高い場合、前記第２出力電圧と前記第２目標電圧との差を減ずるように前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタを交互にオン、オフする第２降圧スイッチング制御を実行する
ことを特徴とする請求項４に記載の電源ＩＣ。
【請求項６】
前記入力電圧が前記第１目標電圧の上下に変動することがある場合、前記第２目標電圧が前記入力電圧の変動範囲の下限より低く設定されることで前記第２降圧スイッチング制御の実行が確保される、又は、前記第２ハイサイドトランジスタがオンとなるデューティに１００％未満の上限を設けることで前記第２降圧スイッチング制御の実行が確保される
ことを特徴とする請求項５に記載の電源ＩＣ。
【請求項７】
前記第１コンバータは、第１入力電圧から第１出力電圧を得る昇圧コンバータであって、前記第２コンバータは、前記第１出力電圧を第２入力電圧として用いて前記第２入力電圧から第２出力電圧を得る降圧コンバータであり、
前記第１スイッチノードは、前記第１入力電圧が加わる第１入力電圧印加端子に対し第１インダクタを介して接続され、前記第２スイッチノードは、前記第２出力電圧が加わる第２出力電圧印加端子に対し第２インダクタを介して接続され、
前記第１ハイサイドトランジスタは、前記第１出力電圧が生じる出力ノードと前記第１スイッチノードとの間に設けられ、前記第２ハイサイドトランジスタは、前記出力ノードと前記第２スイッチノードとの間に設けられる
ことを特徴とする請求項１〜３の何れかに記載の電源ＩＣ。
【請求項８】
前記第１制御回路は、前記第１入力電圧が前記第１出力電圧に対して設定された所定の第１目標電圧よりも低い場合、前記第１出力電圧と前記第１目標電圧との差を減ずるように前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタを交互にオン、オフする昇圧スイッチング制御を実行し、前記第１入力電圧が前記第１目標電圧以上である場合、前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタを夫々オン、オフに維持し、
前記第２制御回路は、前記第１出力電圧としての前記第２入力電圧が前記第２出力電圧に対して設定された所定の第２目標電圧よりも高い場合、前記第２出力電圧と前記第２目標電圧との差を減ずるように前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタを交互にオン、オフする降圧スイッチング制御を実行する
ことを特徴とする請求項７に記載の電源ＩＣ。
【請求項９】
前記第１入力電圧が前記第１目標電圧の上下に変動することがある場合、前記第２目標電圧が前記第１目標電圧よりも低く設定されることで前記降圧スイッチング制御の実行が確保される、又は、前記第２ハイサイドトランジスタがオンとなるデューティに１００％未満の上限を設けることで前記降圧スイッチング制御の実行が確保される
ことを特徴とする請求項８に記載の電源ＩＣ。
【請求項１０】
前記スイッチ回路は、
前記第１ブートノードと前記第２ブートノードとの間に設けられ且つ互いに直列に接続された第１スイッチング素子及び第２スイッチング素子と、
前記第１ハイサイドトランジスタのオン区間の全部又は一部において前記第１スイッチング素子をオンとし且つ前記第２ハイサイドトランジスタのオン区間の全部又は一部において前記第２スイッチング素子をオンとするスイッチ制御部と、を備える
ことを特徴とする請求項１〜９の何れかに記載の電源ＩＣ。
【請求項１１】
前記スイッチ回路は、
前記第１ブートノードと前記第２ブートノードとの間に設けられたスイッチング素子と、
前記両オン区間の全部又は一部において前記スイッチング素子をオンとするスイッチ制御部と、を備える
ことを特徴とする請求項１〜９の何れかに記載の電源ＩＣ。
【請求項１２】
前記スイッチ回路は、
前記第１ブートノードと前記第２ブートノードとの間に設けられ且つ互いに直列に接続されたスイッチング素子及びダイオードと、
前記第１ハイサイドトランジスタのオン区間の全部又は一部において前記スイッチング素子をオンとするスイッチ制御部と、を備え、
前記スイッチング素子がオンとされるときに、前記第１ブートノード及び前記第２ブートノードの内、前記ダイオードのアノードに接続されるブートノードから他のブートノードに向けて前記スイッチング素子を介し電力が供給される
ことを特徴とする請求項１〜９の何れかに記載の電源ＩＣ。
【請求項１３】
請求項１〜１２の何れかに記載の電源ＩＣを有する電源回路であって、
前記電源ＩＣを用いて前記第１コンバータ及び前記第２コンバータが形成される
ことを特徴とする電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源ＩＣ（電源用集積回路）及び電源回路に関する。
【背景技術】
【０００２】
図３０に、一般的な降圧コンバータ９１０の一部構成を示す。降圧コンバータ９１０は、入力電圧Ｖｉから出力電圧Ｖｏを生成するＤＣ／ＤＣコンバータであって、Ｎチャネル型のＭＯＳＦＥＴとして構成され且つ互いに直列接続されたハイサイドトランジスタ９１１Ｈ及びローサイドトランジスタ９１１Ｌと、トランジスタ９１１Ｈ及び９１１Ｌのゲートを駆動するハイサイドドライバ９１２Ｈ及びローサイドドライバ９１２Ｌと、ドライバ９１２Ｈ及び９１２Ｌを制御する制御回路９１３と、を備える。制御回路９１３は、出力電圧Ｖｏに応じた帰還信号に基づき出力電圧Ｖｏを所定の目標電圧（例えば５Ｖ）に追従させることができる。
【０００３】
トランジスタ９１１Ｈの型はＰチャネル型とされることもあるが、Ｎチャネル型の方がＰチャネル型よりもトランジスタサイズを小さくすることができ、コスト上、メリットがある。トランジスタ９１１ＨをＮチャネル型のＭＯＳＦＥＴにて構成する場合、トランジスタ９１１Ｈ及び９１１Ｌ間の接続ノードＳＷの電位が入力電圧Ｖｉのレベルまで上昇することから、トランジスタ９１１Ｈをオンさせるために入力電圧Ｖｉよりも高い電圧が必要となる。入力電圧Ｖｉよりも高い電圧を生成するためにブートストラップ回路９１７が利用される。ブートストラップ回路９１７は、コンデンサ９１７Ｃを有し、トランジスタ９１１Ｈ及び９１１Ｌがスイッチング駆動されるときに接続ノードＳＷに生じる電圧変動を利用してコンデンサ９１７Ｃを充電し、これによってドライバ９１２Ｈ用の高電位側の電源電圧（ブート電圧Ｖｂｔ）を生成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１５７１４２公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図３０の降圧コンバータ９１０において、常に“Ｖｉ＞Ｖｏ”であれば問題ないが、降圧コンバータ９１０の利用状況によっては、入力電圧Ｖｉに変動があって、入力電圧Ｖｉが一時的に上記目標電圧以下となることも有りえる。この際には、出力電圧Ｖｏをなるだけ目標電圧に近づけるべく、トランジスタ９１１Ｈをオンに固定することが望ましい。しかしながら、トランジスタ９１１Ｈをオンに固定しようとした場合、スイッチングに伴うコンデンサ９１７Ｃへの充電電流の供給が途絶えるため、ブート電圧Ｖｂｔがドライバ９１２の回路電流により徐々に低下してゆき、最終的にはトランジスタ９１１Ｈをオンに維持できなくなる（この点については後にも説明される）。
【０００６】
昇圧コンバータにおいて、入力電圧が出力電圧に対して設定された目標電圧よりも高くなったり低くなったりすることがあるケースにおいても、同様の事情が存在する。
【０００７】
本発明は、ハイサイドドランジスタの駆動用電圧の安定的な確保に寄与する電源ＩＣ及び電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る電源ＩＣは、互いに直列接続された第１ハイサイドトランジスタ及び第１ローサイドトランジスタを用いて直流−直流変換を行う第１コンバータと、互いに直列接続された第２ハイサイドトランジスタ及び第２ローサイドトランジスタを用いて直流−直流変換を行う第２コンバータと、を備えた電源回路を形成するための電源ＩＣであって、前記第１コンバータの構成要素として、前記第１ハイサイドトランジスタのゲートを駆動する第１ハイサイドドライバと、前記第１ローサイドトランジスタのゲートを駆動する第１ローサイドドライバと、前記第１ハイサイドドライバ及び前記第１ローサイドドライバを用いて前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタのオン／オフ状態を制御する第１制御回路と、前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタ間の接続ノードである第１スイッチノードに対し第１コンデンサを介して接続され、前記第１ハイサイドドライバでの高電位側の電源電圧として機能する第１ブート電圧が加わる第１ブートノードと、を備えるとともに、前記第２コンバータの構成要素として、前記第２ハイサイドトランジスタのゲートを駆動する第２ハイサイドドライバと、前記第２ローサイドトランジスタのゲートを駆動する第２ローサイドドライバと、前記第２ハイサイドドライバ及び前記第２ローサイドドライバを用いて前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタのオン／オフ状態を制御する第２制御回路と、前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタ間の接続ノードである第２スイッチノードに対し第２コンデンサを介して接続され、前記第２ハイサイドドライバでの高電位側の電源電圧として機能する第２ブート電圧が加わる第２ブートノードと、を備え、前記第１ハイサイドトランジスタ及び前記第２ハイサイドトランジスタの双方がオンとされる両オン区間の全部又は一部において、前記第１ブートノードと前記第２ブートノードとを導通させるスイッチ回路を更に備えることを特徴とする。
【０００９】
具体的には例えば、前記電源ＩＣにおいて、前記第１制御回路は、前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタを交互にオン、オフする第１スイッチング制御を実行可能であり、前記第２制御回路は、前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタを交互にオン、オフする第２スイッチング制御を実行可能であり、前記電源回路では、前記第１スイッチング制御にて前記第１ローサイドトランジスタがオンとされているときに前記第１ブートノードを高電位側にして前記第１コンデンサを充電する第１ブートストラップ回路が形成され、前記第２スイッチング制御にて前記第２ローサイドトランジスタがオンとされているときに前記第２ブートノードを高電位側にして前記第２コンデンサを充電する第２ブートストラップ回路が形成されて良い。
【００１０】
より具体的には例えば、前記電源ＩＣにおいて、前記第１ブートノードは第１充電用素子を介し所定電圧が加わる端子に接続され、前記第１スイッチング制御にて前記第１ローサイドトランジスタがオンとされているときに前記第１ブートノードを高電位側にして前記第１コンデンサが前記第１充電用素子を介し前記所定電圧にて充電され、前記第２ブートノードは第２充電用素子を介し前記所定電圧が加わる前記端子に接続され、前記第２スイッチング制御にて前記第２ローサイドトランジスタがオンとされているときに前記第２ブートノードを高電位側にして前記第２コンデンサが前記第２充電用素子を介し前記所定電圧にて充電され、前記第１充電用素子及び前記第２充電用素子は、夫々に、ブートストラップ用ダイオード又はブートストラップ用スイッチにて構成されていて良い。
【００１１】
また例えば、前記電源ＩＣにおいて、前記第１コンバータは、入力電圧から第１出力電圧を得る第１降圧コンバータであって、前記第２コンバータは、前記入力電圧から第２出力電圧を得る第２降圧コンバータであり、前記第１スイッチノードは、前記第１出力電圧が加わる第１出力電圧印加端子に対し第１インダクタを介して接続され、前記第２スイッチノードは、前記第２出力電圧が加わる第２出力電圧印加端子に対し第２インダクタを介して接続され、前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタの直列回路、並びに、前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタの直列回路に対し、夫々、前記入力電圧が印加されて良い。
【００１２】
そして例えば、前記電源ＩＣにおいて、前記第１制御回路は、前記入力電圧が前記第１出力電圧に対して設定された所定の第１目標電圧よりも高い場合、前記第１出力電圧と前記第１目標電圧との差を減ずるように前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタを交互にオン、オフする第１降圧スイッチング制御を実行し、前記入力電圧が前記第１目標電圧以下である場合、前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタを夫々オン、オフに維持し、前記第２制御回路は、前記入力電圧が前記第２出力電圧に対して設定された所定の第２目標電圧よりも高い場合、前記第２出力電圧と前記第２目標電圧との差を減ずるように前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタを交互にオン、オフする第２降圧スイッチング制御を実行しても良い。
【００１３】
この際例えば、前記電源ＩＣにおいて、前記入力電圧が前記第１目標電圧の上下に変動することがある場合、前記第２目標電圧が前記入力電圧の変動範囲の下限より低く設定されることで前記第２降圧スイッチング制御の実行が確保されると良い、又は、前記第２ハイサイドトランジスタがオンとなるデューティに１００％未満の上限を設けることで前記第２降圧スイッチング制御の実行が確保されると良い。
【００１４】
また例えば、前記電源ＩＣにおいて、前記第１コンバータは、第１入力電圧から第１出力電圧を得る昇圧コンバータであって、前記第２コンバータは、前記第１出力電圧を第２入力電圧として用いて前記第２入力電圧から第２出力電圧を得る降圧コンバータであり、前記第１スイッチノードは、前記第１入力電圧が加わる第１入力電圧印加端子に対し第１インダクタを介して接続され、前記第２スイッチノードは、前記第２出力電圧が加わる第２出力電圧印加端子に対し第２インダクタを介して接続され、前記第１ハイサイドトランジスタは、前記第１出力電圧が生じる出力ノードと前記第１スイッチノードとの間に設けられ、前記第２ハイサイドトランジスタは、前記出力ノードと前記第２スイッチノードとの間に設けられても良い。
【００１５】
そして例えば、前記電源ＩＣにおいて、前記第１制御回路は、前記第１入力電圧が前記第１出力電圧に対して設定された所定の第１目標電圧よりも低い場合、前記第１出力電圧と前記第１目標電圧との差を減ずるように前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタを交互にオン、オフする昇圧スイッチング制御を実行し、前記第１入力電圧が前記第１目標電圧以上である場合、前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタを夫々オン、オフに維持し、前記第２制御回路は、前記第１出力電圧としての前記第２入力電圧が前記第２出力電圧に対して設定された所定の第２目標電圧よりも高い場合、前記第２出力電圧と前記第２目標電圧との差を減ずるように前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタを交互にオン、オフする降圧スイッチング制御を実行しても良い。
【００１６】
この際例えば、前記電源ＩＣにおいて、前記第１入力電圧が前記第１目標電圧の上下に変動することがある場合、前記第２目標電圧が前記第１目標電圧よりも低く設定されることで前記降圧スイッチング制御の実行が確保されると良い、又は、前記第２ハイサイドトランジスタがオンとなるデューティに１００％未満の上限を設けることで前記降圧スイッチング制御の実行が確保されると良い。
【００１７】
また具体的には例えば、前記電源ＩＣにおいて、前記スイッチ回路は、前記第１ブートノードと前記第２ブートノードとの間に設けられ且つ互いに直列に接続された第１スイッチング素子及び第２スイッチング素子と、前記第１ハイサイドトランジスタのオン区間の全部又は一部において前記第１スイッチング素子をオンとし且つ前記第２ハイサイドトランジスタのオン区間の全部又は一部において前記第２スイッチング素子をオンとするスイッチ制御部と、を備えていて良い。
【００１８】
或いは例えば、前記電源ＩＣにおいて、前記スイッチ回路は、前記第１ブートノードと前記第２ブートノードとの間に設けられたスイッチング素子と、前記両オン区間の全部又は一部において前記スイッチング素子をオンとするスイッチ制御部と、を備えていても良い。
【００１９】
更に或いは例えば、前記電源ＩＣにおいて、前記スイッチ回路は、前記第１ブートノードと前記第２ブートノードとの間に設けられ且つ互いに直列に接続されたスイッチング素子及びダイオードと、前記第１ハイサイドトランジスタのオン区間の全部又は一部において前記スイッチング素子をオンとするスイッチ制御部と、を備え、前記スイッチング素子がオンとされるときに、前記第１ブートノード及び前記第２ブートノードの内、前記ダイオードのアノードに接続されるブートノードから他のブートノードに向けて前記スイッチング素子を介し電力が供給されても良い。
【００２０】
本発明に係る電源回路は、前記電源ＩＣを有する電源回路であって、前記電源ＩＣを用いて前記第１コンバータ及び前記第２コンバータが形成されることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、ハイサイドドランジスタの駆動用電圧の安定的な確保に寄与する電源ＩＣ及び電源回路を提供することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態に係る電源回路の構成図である。
【図２】本発明の第１実施形態に係り、入力電圧、ブート電圧及びスイッチ電圧の理想的な関係図である。
【図３】本発明の第１実施形態に係り、降圧スイッチング制御及びハイサイド固定オン制御の説明図である。
【図４】本発明の第１実施形態に係り、入力電圧、ブート電圧及びスイッチ電圧の実際の関係図である。
【図５】本発明の第１実施形態に係り、両オン区間の説明図である。
【図６】本発明の第１実施形態に係り、２つの降圧コンバータについての複数の電圧とスイッチ回路内の各スイッチの状態との関係を示す図である（ケースＣＳ１）。
【図７】本発明の第１実施形態に係り、２つの降圧コンバータについての複数の電圧とスイッチ回路内の各スイッチの状態との関係を示す図である（ケースＣＳ２）。
【図８】本発明の第１実施形態に係り、２つの降圧コンバータについての複数の電圧の波形図である。
【図９】本発明の第１実施形態に係り、ブートストラップ回路の変形構成を示す図である。
【図１０】本発明の第２実施形態に係る電源回路の構成図である。
【図１１】本発明の第２実施形態に係り、出力電圧又は入力電圧と、ブート電圧と、スイッチ電圧との理想的な関係図である。
【図１２】本発明の第２実施形態に係り、昇圧スイッチング制御及びハイサイド固定オン制御の説明図である。
【図１３】本発明の第２実施形態に係り、出力電圧と、ブート電圧と、スイッチ電圧との実際の関係図である。
【図１４】本発明の第２実施形態に係り、両オン区間の説明図である。
【図１５】本発明の第２実施形態に係り、２つのコンバータについての複数の電圧とスイッチ回路内の各スイッチの状態との関係を示す図である。
【図１６】本発明の第２実施形態に係り、ブートストラップ回路の変形構成を示す図である。
【図１７】本発明の第３実施形態にて参照される符号及び用語の説明図である。
【図１８】本発明の第３実施形態に係り、スイッチ回路の第１構成例を示す図である。
【図１９】本発明の第３実施形態に係り、スイッチ回路の第２構成例を示す図である。
【図２０】本発明の第３実施形態に係り、スイッチ回路の第３構成例を示す図である。
【図２１】本発明の第３実施形態に係り、スイッチ回路の第４構成例を示す図である。
【図２２】本発明の第３実施形態に係り、スイッチ回路の第５構成例を示す図である。
【図２３】本発明の第３実施形態に係り、スイッチ回路の第６構成例を示す図である。
【図２４】本発明の第４実施形態に係る電源回路の構成図である。
【図２５】図２４の電源回路に設けることのできるスイッチ回路の構成図である。
【図２６】本発明の第５実施形態に係り、電源回路が搭載された車両の構成図である。
【図２７】本発明の第６実施形態に係る電源ＩＣの外観斜視図である。
【図２８】本発明の第６実施形態に係り、電源ＩＣの外部端子の配列を示す図である。
【図２９】本発明の第６実施形態に係り、電源ＩＣを形成する半導体集積回路のレイアウト説明図である。
【図３０】従来の降圧コンバータの構成図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量又は部材等の名称を省略又は略記することがある。例えば、後述の“１１１Ｈ”によって参照されるハイサイドトランジスタは（図１参照）、ハイサイドトランジスタ１１１Ｈと表記されることもあるし、トランジスタ１１１Ｈと略記されることもあり得るが、それらは全て同じものを指す。
【００２４】
まず、本実施形態の記述にて用いられる幾つかの用語について説明を設ける。
グランドとは、０Ｖ（ゼロボルト）の基準電位を有する導電部を指す又は基準電位そのものを指す。各実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。
ＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態（遮断状態）となっていることを指す。任意のスイッチを１以上のＦＥＴ（電界効果トランジスタ）にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。
【００２５】
＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図１は本発明の第１実施形態に係る電源回路１００の全体構成図である。電源回路１００は、降圧コンバータ１１０及び１２０、並びに、スイッチ回路１３０を備える。降圧コンバータ１１０は、所定の入力電圧Ｖｉｎから出力電圧Ｖｏｕｔ１を得る降圧型のＤＣ／ＤＣコンバータ（直流−直流変換器）であり、降圧コンバータ１２０は、所定の入力電圧Ｖｉｎから出力電圧Ｖｏｕｔ２を得る降圧型のＤＣ／ＤＣコンバータである。降圧コンバータ１１０及び１２０への入力電圧Ｖｉｎは互いに共通である。入力電圧Ｖｉｎ並びに出力電圧Ｖｏｕｔ１及びＶｏｕｔ２は正の直流電圧である。
【００２６】
［降圧コンバータ１１０］
まず降圧コンバータ１１０について説明する。降圧コンバータ１１０は、ハイサイドトランジスタ１１１Ｈ、ローサイドトランジスタ１１１Ｌ、ハイサイドドライバ１１２Ｈ、ローサイドドライバ１１２Ｌ、制御回路１１３、レベルシフタ１１４、帰還回路１１５、ブートストラップ用ダイオードＤ１、ブートストラップ用コンデンサＣ１、インダクタＬ１、及び、出力コンデンサＣｏｕｔ１を備えて構成される。トランジスタ１１１Ｈ及び１１１Ｌは、Ｎチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として構成されている。
【００２７】
トランジスタ１１１Ｈのドレインは、入力電圧Ｖｉｎが加わる端子１５１（入力電圧印加端子）に接続され、トランジスタ１１１Ｈのソースとトランジスタ１１１ＬのドレインはスイッチノードＳＷ１にて互いに共通接続され、トランジスタ１１１Ｌのソースはグランドに接続される。即ち、トランジスタ１１１Ｈ及び１１１Ｌの直列回路に対して入力電圧Ｖｉｎが印加される。
【００２８】
コンデンサＣ１の一端はスイッチノードＳＷ１に接続され、コンデンサＣ１の他端はブートノードＢＴ１に接続される。ダイオードＤ１のアノードは所定の正の直流電圧Ｖｒｅｇが印加される端子１５２に接続され、ダイオードＤ１のカソードはブートノードＢＴ１に接続される。インダクタＬ１の一端はスイッチノードＳＷ１に接続され、インダクタＬ１の他端は出力ノードＯＵＴ１に接続される。コンデンサＣｏｕｔ１は出力ノードＯＵＴ１とグランドとの間に設けられる。出力ノードＯＵＴ１に出力電圧Ｖｏｕｔ１が生じる。出力電圧Ｖｏｕｔ１が加わるべき端子１５３（出力電圧印加端子）に出力ノードＯＵＴ１が接続される（両者は同じものであると解しても良い）。また、出力ノードＯＵＴ１は帰還回路１１５にも接続される。帰還回路１１５は出力電圧Ｖｏｕｔ１に応じた帰還信号Ｖｆｂ１を制御回路１１３に出力する。例えば、帰還回路１１５は複数の分圧抵抗を有し、複数の分圧抵抗による出力電圧Ｖｏｕｔ１の分圧示す信号を帰還信号Ｖｆｂ１として生成する。
【００２９】
制御回路１１３は、帰還信号Ｖｆｂ１に基づいて、ハイサイドドライバ１１２Ｈに対するハイサイド制御信号Ｓ１Ｈ及びローサイドドライバ１１２Ｌに対するローサイド制御信号Ｓ１Ｌを生成及び出力する。制御信号Ｓ１Ｈ及びＳ１Ｌは夫々ハイレベル又はローレベルをとるデジタル信号である。制御信号Ｓ１Ｈ及びＳ１Ｌの夫々において、ハイレベルは直流電圧Ｖｒｅｇの電位レベルに相当し、ローレベルはグランドの電位レベルに相当する。レベルシフタ１１４に対し、直流電圧Ｖｒｅｇが印加される端子とグランドが接続され、且つ、ノードＢＴ１及びＳＷ１が接続される。レベルシフタ１１４は、供給される直流電圧ＶｒｅｇとノードＢＴ１及びＳＷ１間の電圧とに基づき、制御信号Ｓ１Ｈのレベルをシフトしてシフト後のハイサイド制御信号Ｓ１Ｈ’を生成する。ハイサイド制御信号Ｓ１Ｈ’も、ハイサイド制御信号Ｓ１Ｈと同様にハイレベル又はローレベルをとるデジタル信号である。但し、ハイサイド制御信号Ｓ１Ｈ’におけるハイレベルはブートノードＢＴ１の電位レベルに相当し、ハイサイド制御信号Ｓ１Ｈ’におけるローレベルはスイッチノードＳＷ１の電位レベルに相当する。制御信号Ｓ１Ｈがハイレベル、ローレベルであるとき、制御信号Ｓ１Ｈ’も夫々ハイレベル、ローレベルとなる。以下、ブートノードＢＴ１に加わる電圧をブート電圧Ｖｂｔ１にて表すことがあり、スイッチノードＳＷ１に加わる電圧をスイッチ電圧Ｖｓｗ１にて表すことがある。
【００３０】
ゲートドライバ１１２Ｈは、トランジスタ１１１Ｈのゲートに接続されてトランジスタ１１１Ｈのゲートを駆動する。詳細にはゲートドライバ１１２Ｈは、ブート電圧Ｖｂｔ１を高電位側の電源電圧として且つスイッチ電圧Ｖｓｗ１を低電位側の電源電圧として動作し、ハイサイド制御信号Ｓ１Ｈ’に応じたゲート電圧ＨＧ１をトランジスタ１１１Ｈのゲートに供給することでトランジスタ１１１Ｈの状態を制御する。ゲートドライバ１１２Ｈは、ハイサイド制御信号Ｓ１Ｈ’のレベルがハイレベル、ローレベルであるとき、ゲート電圧ＨＧ１のレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧ＨＧ１におけるハイレベルはブート電圧Ｖｂｔ１のレベルに相当し、ゲート電圧ＨＧ１におけるローレベルはスイッチ電圧Ｖｓｗ１のレベルに相当する。トランジスタ１１１Ｈは、ゲート電圧ＨＧ１がハイレベルであるときにオン状態となり、ゲート電圧ＨＧ１がローレベルであるときにオフ状態となる。但し、ノードＳＷ１及びＢＴ１間の電位差がトランジスタ１１１Ｈのゲート閾値電圧未満となるとゲート電圧ＨＧ１がハイレベルであってもトランジスタ１１１Ｈはオン状態とならない。また、上記電位差がトランジスタ１１１Ｈのゲート閾値電圧以上であっても上記電位差が比較的小さいときには、トランジスタ１１１Ｈのオン抵抗が相応に大きくなる。
【００３１】
ゲートドライバ１１２Ｌは、トランジスタ１１１Ｌのゲートに接続されてトランジスタ１１１Ｌのゲートを駆動する。詳細にはゲートドライバ１１２Ｌは、直流電圧Ｖｒｅｇを高電位側の電源電圧として且つグランドを低電位側の電源電圧として動作し、ローサイド制御信号Ｓ１Ｌに応じたゲート電圧ＬＧ１をトランジスタ１１１Ｌのゲートに供給することでトランジスタ１１１Ｌの状態を制御する。ゲートドライバ１１２Ｌは、ローサイド制御信号Ｓ１Ｌのレベルがハイレベル、ローレベルであるとき、ゲート電圧ＬＧ１のレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧ＬＧ１におけるハイレベルは直流電圧Ｖｒｅｇの電位レベルに相当し、ゲート電圧ＬＧ１におけるローレベルはグランドの電位レベルに相当する。トランジスタ１１１Ｌは、ゲート電圧ＬＧ１がハイレベルであるときにオン状態となり、ゲート電圧ＬＧ１がローレベルであるときにオフ状態となる。
【００３２】
降圧コンバータ１１０では、出力電圧Ｖｏｕｔ１に対して目標電圧Ｖｔｇ１が設定されている。目標電圧Ｖｔｇ１は所定の正の直流電圧値（例えば５Ｖ）を有する。制御回路１１３は、出力電圧Ｖｏｕｔ１が目標電圧Ｖｔｇ１と一致するように（従って、出力電圧Ｖｏｕｔ１及び目標電圧Ｖｔｇ１間の差を減ずるように）、帰還信号Ｖｆｂ１に基づき、制御信号Ｓ１Ｈ及びＳ１Ｌの生成及び出力を通じてトランジスタ１１１Ｈ及び１１１Ｌのオン／オフ状態を制御する。
【００３３】
入力電圧Ｖｉｎが目標電圧Ｖｔｇ１よりも高い場合、制御回路１１３は、トランジスタ１１１Ｈ及び１１１Ｌを交互にオン、オフとする降圧スイッチング制御ＳＣ１を行う。制御回路１１３による降圧スイッチング制御ＳＣ１では、トランジスタ１１１Ｈがオン且つトランジスタ１１１Ｌがオフとされる出力ハイ状態と、トランジスタ１１１Ｈがオフ且つトランジスタ１１１Ｌがオンとされる出力ロー状態とが交互に実現され、この際、帰還信号Ｖｆｂ１に基づき、出力ハイ状態とされる区間の長さと出力ロー状態とされる区間の長さの比が調整される。この調整は、出力電圧Ｖｏｕｔ１が目標電圧Ｖｔｇ１と一致するように（従って、出力電圧Ｖｏｕｔ１及び目標電圧Ｖｔｇ１間の差を減ずるように）行われる。制御回路１１３は、帰還信号Ｖｆｂ１に基づき、パルス幅変調やパルス周波数変調を利用して上記調整を行うことができるが、ここでは、パルス幅変調を利用して降圧コンバータ１１０の出力デューティが調整されるものとする。降圧コンバータ１１０において、出力デューティとは、出力ハイ状態とされる区間と出力ロー状態とされる区間との和に対する、出力ハイ状態とされる区間の比を表す（他の任意の降圧コンバータ及び昇圧コンバータについても同様）。
【００３４】
降圧スイッチング制御ＳＣ１では、周知の如く、出力ハイ状態にて入力電圧Ｖｉｎの印加端子１５１からトランジスタ１１１Ｈを通じてインダクタＬ１に電流が流れてインダクタＬ１にエネルギが蓄積され、その後の出力ロー状態にて、インダクタＬ１の蓄積エネルギに基づく電流がトランジスタ１１１Ｌを通じてインダクタＬ１に流れる。降圧コンバータ１１０において、出力ハイ状態及び出力ロー状態の繰り返しにより、入力電圧Ｖｉｎの電位レベルとグランドの電位レベルとで電位レベルが変化する矩形波状のスイッチング電圧がスイッチノードＳＷ１に生じるが、このスイッチング電圧がインダクタＬ１及びコンデンサＣｏｕｔ１にて平滑化されることで直流の出力電圧Ｖｏｕｔ１が得られる。尚、降圧スイッチング制御ＳＣ１において、トランジスタ１１１Ｈ及び１１１Ｌ間の貫通電流の発生を防止するべく、出力ハイ状態とされる区間と出力ロー状態とされる区間との間に、トランジスタ１１１Ｈ及び１１１Ｌの双方がオフとされるデッドタイム区間が適宜挿入されて良い（他の任意の降圧スイッチング制御及び昇圧スイッチング制御についても同様）。
【００３５】
降圧コンバータ１１０では、コンデンサＣ１及びダイオードＤ１によりブートストラップ回路ＢＣ１が形成されており、ブートストラップ回路ＢＣ１を用いてトランジスタ１１１Ｈのゲート駆動が可能となる。即ち、降圧コンバータ１１０において、降圧スイッチング制御ＳＣ１が実行される場合、トランジスタ１１１Ｌがオンされる出力ロー状態であるときに（即ち、スイッチノードＳＷ１の電圧が実質的に０Ｖであるときに）ブートノードＢＴ１を高電位側にしてダイオードＤ１を通じ直流電圧ＶｒｅｇによりコンデンサＣ１が充電され、その後、出力ハイ状態に切り替わると、コンデンサＣ１の端子間電圧が直流電圧Ｖｒｅｇにて維持されたままスイッチノードＳＷ１の電圧が実質的に入力電圧Ｖｉｎに上昇するため、ブート電圧Ｖｂｔ１は実質的に電圧（Ｖｒｅｇ＋Ｖｉｎ）となる（ここでは説明の便宜上、ダイオードＤ１の順方向電圧を無視）。つまり、図２（ａ）に示す如く、ノードＢＴ１及びＳＷ１間の電圧（Ｖｂｔ１−Ｖｓｗ１）は常に直流電圧Ｖｒｅｇと実質的に同じとなり、故にドライバ１１２Ｈによってトランジスタ１１１Ｈをオン、オフすることが可能となる。
【００３６】
降圧コンバータ１１０において、基本的には入力電圧Ｖｉｎは目標電圧Ｖｔｇ１よりも高いのであるが、入力電圧Ｖｉｎが目標電圧Ｖｔｇ１以下である場合には、制御回路１１３はハイサイド固定オン制御を行う。制御回路１１３によるハイサイド固定オン制御では、トランジスタ１１１Ｈ、１１１Ｌが、夫々、オン、オフに維持されるよう、制御信号Ｓ１Ｈ、Ｓ１Ｌが夫々ハイレベル、ローレベルに固定される。例えば、図３（ａ）に示す如く、入力電圧Ｖｉｎが目標電圧Ｖｔｇ１よりも高く制御回路１１３により降圧スイッチング制御ＳＣ１が行われている状態を起点として、入力電圧Ｖｉｎが目標電圧Ｖｔｇ１に向けて低下してくると、降圧コンバータ１１０の出力デューティが１００％に向けて高まってゆき（高まる様子は図３（ａ）にて省略）、入力電圧Ｖｉｎが目標電圧Ｖｔｇ１以下となると出力デューティが１００％に固定される状態に至る。この出力デューティが１００％に固定される制御がハイサイド固定オン制御に相当する。その後、入力電圧Ｖｉｎが上昇して目標電圧Ｖｔｇ１を上回れば降圧スイッチング制御ＳＣ１が再開される。尚、図面の簡略化のため、図３（ａ）では、出力デューティが変調される様子及びスイッチ電圧Ｖｓｗ１の振幅変動の様子の図示が省略されている（後述の図３（ｂ）及び図８でも同様）。
【００３７】
［降圧コンバータ１２０］
次に降圧コンバータ１２０について説明する。降圧コンバータ１２０の構成要素、構成要素間の接続関係及び各構成要素の機能は、降圧コンバータ１１０のそれらと同様であるが、以下に降圧コンバータ１２０の詳細説明を設けておく。降圧コンバータ１２０は、ハイサイドトランジスタ１２１Ｈ、ローサイドトランジスタ１２１Ｌ、ハイサイドドライバ１２２Ｈ、ローサイドドライバ１２２Ｌ、制御回路１２３、レベルシフタ１２４、帰還回路１２５、ブートストラップ用ダイオードＤ２、ブートストラップ用コンデンサＣ２、インダクタＬ２、及び、出力コンデンサＣｏｕｔ２を備えて構成される。トランジスタ１２１Ｈ及び１２１Ｌは、Ｎチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として構成されている。
【００３８】
トランジスタ１２１Ｈのドレインは、入力電圧Ｖｉｎが加わる端子１５１（入力電圧印加端子）に接続され、トランジスタ１２１Ｈのソースとトランジスタ１２１ＬのドレインはスイッチノードＳＷ２にて互いに共通接続され、トランジスタ１２１Ｌのソースはグランドに接続される。即ち、トランジスタ１２１Ｈ及び１２１Ｌの直列回路に対して入力電圧Ｖｉｎが印加される。
【００３９】
コンデンサＣ２の一端はスイッチノードＳＷ２に接続され、コンデンサＣ２の他端はブートノードＢＴ２に接続される。ダイオードＤ２のアノードは所定の正の直流電圧Ｖｒｅｇが印加される端子１５２に接続され、ダイオードＤ２のカソードはブートノードＢＴ２に接続される。インダクタＬ２の一端はスイッチノードＳＷ２に接続され、インダクタＬ２の他端は出力ノードＯＵＴ２に接続される。コンデンサＣｏｕｔ２は出力ノードＯＵＴ２とグランドとの間に設けられる。出力ノードＯＵＴ２に出力電圧Ｖｏｕｔ２が生じ、出力電圧Ｖｏｕｔ２が加わるべき端子１５４（出力電圧印加端子）に出力ノードＯＵＴ２が接続される。また、出力ノードＯＵＴ２は帰還回路１２５にも接続される。帰還回路１２５は出力電圧Ｖｏｕｔ２に応じた帰還信号Ｖｆｂ２を制御回路１２３に出力する。例えば、帰還回路１２５は複数の分圧抵抗を有し、複数の分圧抵抗による出力電圧Ｖｏｕｔ２の分圧を示す信号を帰還信号Ｖｆｂ２として生成する。
【００４０】
制御回路１２３は、帰還信号Ｖｆｂ２に基づいて、ハイサイドドライバ１２２Ｈに対するハイサイド制御信号Ｓ２Ｈ及びローサイドドライバ１２２Ｌに対するローサイド制御信号Ｓ２Ｌを生成及び出力する。制御信号Ｓ２Ｈ及びＳ２Ｌは夫々ハイレベル又はローレベルをとるデジタル信号である。制御信号Ｓ２Ｈ及びＳ２Ｌの夫々において、ハイレベルは直流電圧Ｖｒｅｇの電位レベルに相当し、ローレベルはグランドの電位レベルに相当する。レベルシフタ１２４に対し、直流電圧Ｖｒｅｇが印加される端子とグランドが接続され、且つ、ノードＢＴ２及びＳＷ２が接続される。レベルシフタ１２４は、供給される直流電圧ＶｒｅｇとノードＢＴ２及びＳＷ２間の電圧とに基づき、制御信号Ｓ２Ｈのレベルをシフトしてシフト後のハイサイド制御信号Ｓ２Ｈ’を生成する。ハイサイド制御信号Ｓ２Ｈ’も、ハイサイド制御信号Ｓ２Ｈと同様にハイレベル又はローレベルをとるデジタル信号である。但し、ハイサイド制御信号Ｓ２Ｈ’におけるハイレベルはブートノードＢＴ２の電位レベルに相当し、ハイサイド制御信号Ｓ２Ｈ’におけるローレベルはスイッチノードＳＷ２の電位レベルに相当する。制御信号Ｓ２Ｈがハイレベル、ローレベルであるとき、制御信号Ｓ２Ｈ’も夫々ハイレベル、ローレベルとなる。以下、ブートノードＢＴ２に加わる電圧をブート電圧Ｖｂｔ２にて表すことがあり、スイッチノードＳＷ２に加わる電圧をスイッチ電圧Ｖｓｗ２にて表すことがある。
【００４１】
ゲートドライバ１２２Ｈは、トランジスタ１２１Ｈのゲートに接続されてトランジスタ１２１Ｈのゲートを駆動する。詳細にはゲートドライバ１２２Ｈは、ブート電圧Ｖｂｔ２を高電位側の電源電圧として且つスイッチ電圧Ｖｓｗ２を低電位側の電源電圧として動作し、ハイサイド制御信号Ｓ２Ｈ’に応じたゲート電圧ＨＧ２をトランジスタ１２１Ｈのゲートに供給することでトランジスタ１２１Ｈの状態を制御する。ゲートドライバ１２２Ｈは、ハイサイド制御信号Ｓ２Ｈ’のレベルがハイレベル、ローレベルであるとき、ゲート電圧ＨＧ２のレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧ＨＧ２におけるハイレベルはブート電圧Ｖｂｔ２のレベルに相当し、ゲート電圧ＨＧ２におけるローレベルはスイッチ電圧Ｖｓｗ２のレベルに相当する。トランジスタ１２１Ｈは、ゲート電圧ＨＧ２がハイレベルであるときにオン状態となり、ゲート電圧ＨＧ２がローレベルであるときにオフ状態となる。但し、ノードＳＷ２及びＢＴ２間の電位差がトランジスタ１２１Ｈのゲート閾値電圧未満となるとゲート電圧ＨＧ２がハイレベルであってもトランジスタ１２１Ｈはオン状態とならない。また、上記電位差がトランジスタ１２１Ｈのゲート閾値電圧以上であっても上記電位差が比較的小さいときには、トランジスタ１２１Ｈのオン抵抗が相応に大きくなる。
【００４２】
ゲートドライバ１２２Ｌは、トランジスタ１２１Ｌのゲートに接続されてトランジスタ１２１Ｌのゲートを駆動する。詳細にはゲートドライバ１２２Ｌは、直流電圧Ｖｒｅｇを高電位側の電源電圧として且つグランドを低電位側の電源電圧として動作し、ローサイド制御信号Ｓ２Ｌに応じたゲート電圧ＬＧ２をトランジスタ１２１Ｌのゲートに供給することでトランジスタ１２１Ｌの状態を制御する。ゲートドライバ１２２Ｌは、ローサイド制御信号Ｓ２Ｌのレベルがハイレベル、ローレベルであるとき、ゲート電圧ＬＧ２のレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧ＬＧ２におけるハイレベルは直流電圧Ｖｒｅｇの電位レベルに相当し、ゲート電圧ＬＧ２におけるローレベルはグランドの電位レベルに相当する。トランジスタ１２１Ｌは、ゲート電圧ＬＧ２がハイレベルであるときにオン状態となり、ゲート電圧ＬＧ２がローレベルであるときにオフ状態となる。
【００４３】
降圧コンバータ１２０では、出力電圧Ｖｏｕｔ２に対して目標電圧Ｖｔｇ２が設定されている。目標電圧Ｖｔｇ２は所定の正の直流電圧値（例えば３Ｖ）を有する。制御回路１２３は、出力電圧Ｖｏｕｔ２が目標電圧Ｖｔｇ２と一致するように（従って、出力電圧Ｖｏｕｔ２及び目標電圧Ｖｔｇ２間の差を減ずるように）、帰還信号Ｖｆｂ２に基づき、制御信号Ｓ２Ｈ及びＳ２Ｌの生成及び出力を通じてトランジスタ１２１Ｈ及び１２１Ｌのオン／オフ状態を制御する。
【００４４】
入力電圧Ｖｉｎが目標電圧Ｖｔｇ２よりも高い場合、制御回路１２３は、トランジスタ１２１Ｈ及び１２１Ｌを交互にオン、オフとする降圧スイッチング制御ＳＣ２を行う。制御回路１２３による降圧スイッチング制御ＳＣ２では、トランジスタ１２１Ｈがオン且つトランジスタ１２１Ｌがオフとされる出力ハイ状態と、トランジスタ１２１Ｈがオフ且つトランジスタ１２１Ｌがオンとされる出力ロー状態とが交互に実現され、この際、帰還信号Ｖｆｂ２に基づき、出力ハイ状態とされる区間の長さと出力ロー状態とされる区間の長さの比が調整される。この調整は、出力電圧Ｖｏｕｔ２が目標電圧Ｖｔｇ２と一致するように（従って、出力電圧Ｖｏｕｔ２及び目標電圧Ｖｔｇ２間の差を減ずるように）行われる。制御回路１２３は、帰還信号Ｖｆｂ２に基づき、パルス幅変調やパルス周波数変調を利用して上記調整を行うことができるが、ここでは、パルス幅変調を利用して降圧コンバータ１２０の出力デューティが調整されるものとする。
【００４５】
降圧スイッチング制御ＳＣ２では、周知の如く、出力ハイ状態にて入力電圧Ｖｉｎの印加端子１５１からトランジスタ１２１Ｈを通じてインダクタＬ２に電流が流れてインダクタＬ２にエネルギが蓄積され、その後の出力ロー状態にて、インダクタＬ２の蓄積エネルギに基づく電流がトランジスタ１２１Ｌを通じてインダクタＬ２に流れる。降圧コンバータ１２０において、出力ハイ状態及び出力ロー状態の繰り返しにより、入力電圧Ｖｉｎの電位レベルとグランドの電位レベルとで電位レベルが変化する矩形波状のスイッチング電圧がスイッチノードＳＷ２に生じるが、このスイッチング電圧がインダクタＬ２及びコンデンサＣｏｕｔ２にて平滑化されることで直流の出力電圧Ｖｏｕｔ２が得られる。
【００４６】
降圧コンバータ１２０では、コンデンサＣ２及びダイオードＤ２によりブートストラップ回路ＢＣ２が形成されており、ブートストラップ回路ＢＣ２を用いてトランジスタ１２１Ｈのゲート駆動が可能となる。即ち、降圧コンバータ１２０において、降圧スイッチング制御ＳＣ２が実行される場合、トランジスタ１２１Ｌがオンされる出力ロー状態であるときに（即ち、スイッチノードＳＷ２の電圧が実質的に０Ｖであるときに）ブートノードＢＴ２を高電位側にしてダイオードＤ２を通じ直流電圧ＶｒｅｇによりコンデンサＣ２が充電され、その後、出力ハイ状態に切り替わると、コンデンサＣ２の端子間電圧が直流電圧Ｖｒｅｇにて維持されたままスイッチノードＳＷ２の電圧が実質的に入力電圧Ｖｉｎに上昇するため、ブート電圧Ｖｂｔ２は実質的に電圧（Ｖｒｅｇ＋Ｖｉｎ）となる（ここでは説明の便宜上、ダイオードＤ２の順方向電圧を無視）。つまり、図２（ｂ）に示す如く、ノードＢＴ２及びＳＷ２間の電圧（Ｖｂｔ２−Ｖｓｗ２）は常に直流電圧Ｖｒｅｇと実質的に同じとなり、故にドライバ１２２Ｈによってトランジスタ１２１Ｈをオン、オフすることが可能となる。
【００４７】
降圧コンバータ１２０において、基本的には入力電圧Ｖｉｎは目標電圧Ｖｔｇ２よりも高いのであるが、入力電圧Ｖｉｎが目標電圧Ｖｔｇ２以下である場合には、制御回路１２３はハイサイド固定オン制御を行う。制御回路１２３によるハイサイド固定オン制御では、トランジスタ１２１Ｈ、１２１Ｌが、夫々、オン、オフに維持されるよう、制御信号Ｓ２Ｈ、Ｓ２Ｌが夫々ハイレベル、ローレベルに固定される。例えば、図３（ｂ）に示す如く、入力電圧Ｖｉｎが目標電圧Ｖｔｇ２よりも高く制御回路１２３により降圧スイッチング制御ＳＣ２が行われている状態を起点として、入力電圧Ｖｉｎが目標電圧Ｖｔｇ２に向けて低下してくると、降圧コンバータ１２０の出力デューティが１００％に向けて高まってゆき（高まる様子は図３（ｂ）にて省略）、入力電圧Ｖｉｎが目標電圧Ｖｔｇ２以下となると出力デューティが１００％に固定される状態に至る。この出力デューティが１００％に固定される制御がハイサイド固定オン制御に相当する。その後、入力電圧Ｖｉｎが上昇して目標電圧Ｖｔｇ２を上回れば降圧スイッチング制御ＳＣ２が再開される。
【００４８】
［スイッチ回路１３０］
降圧コンバータ１１０について注目すると、理想的には、上述の如く（図２（ａ）参照）、ブート電圧Ｖｂｔ１は常にスイッチ電圧Ｖｓｗ１よりも直流電圧Ｖｒｅｇだけ高くなるが、実際には、図４に示す如く、ハイサイドトランジスタ１１１Ｈがオンしている間、ハイサイドドライバ１１２Ｈに流れる電流（ドライバ１１２の消費電流であって、ブートノードＢＴ１からドライバ１１２Ｈを通じてスイッチノードＳＷ１に流れる電流）によって、ブート電圧Ｖｂｔ１は時間の経過と共に低下してゆく。
【００４９】
仮に、降圧コンバータ１１０にて十分に高いスイッチング周波数にて継続的に降圧スイッチング制御ＳＣ１が行われるのであれば、ハイサイドトランジスタ１１１Ｈをオンにすることができない程度にブート電圧Ｖｂｔ１が低下する前にローサイドトランジスタ１１１Ｌがオンとなり、再度コンデンサＣ１を充電することができるため、問題は生じない。
【００５０】
しかしながら、図１の電源回路１００からスイッチ回路１３０を削除した仮想電源回路（不図示）において、入力電圧Ｖｉｎが目標電圧Ｖｔｇ１以下であるために制御信号Ｓ１Ｈがハイレベルに維持される場合には、制御信号Ｓ１Ｈがハイレベルであってもブート電圧Ｖｂｔ１の低下により、ハイサイドトランジスタ１１１Ｈをオンに維持することができなくなり、結果、出力電圧Ｖｏｕｔ１が目標電圧Ｖｔｇ１から大きくかけ離れたものとなる。降圧コンバータ１１０に注目して仮想電源回路の挙動を説明したが、降圧コンバータ１２０についても同様のことが言える。
【００５１】
本実施形態に係る電源回路１００では、スイッチ回路１３０の機能により、ハイサイドトランジスタ１１１Ｈ及び１２１Ｈをオン、オフするための駆動電圧が以下のように確保される。
【００５２】
即ち、スイッチ回路１３０は、ブートノードＢＴ１及びＢＴ２間に設けられ、ハイサイドトランジスタ１１１Ｈ及び１２１Ｈの双方がオンとされる両オン区間においてブートノードＢＴ１及びＢＴ２間を導通させ、且つ、それ以外の区間において、ブートノードＢＴ１及びＢＴ２間を非導通とさせる。ブートノードＢＴ１及びＢＴ２間を導通させるタイミングは制御回路１１３及び１２３により制御される。当該制御のために、ハイサイド制御信号Ｓ１Ｈ及びＳ２Ｈ又はそれらに基づく信号（例えばゲート電圧ＨＧ１及びＨＧ２）をスイッチ回路１３０に供給すれば良い。図５に示す如く、ハイサイド制御信号Ｓ１Ｈ及びＳ２Ｈが共にハイレベルである区間やゲート電圧ＨＧ１及びＨＧ２が共にハイレベルである区間が、ハイサイドトランジスタ１１１Ｈ及び１２１Ｈの双方がオンとされる両オン区間に相当するが、両オン区間の全部においてブートノードＢＴ１及びＢＴ２間を導通させる構成を採用しても良いし、両オン区間の一部においてのみブートノードＢＴ１及びＢＴ２間を導通させる構成を採用しても良い。
【００５３】
図１では、互いに直列接続されたスイッチＱ１及びＱ２にてスイッチ回路１３０が構成される例が示されている。スイッチＱ１は、ハイサイド制御信号Ｓ１Ｈ又はゲート電圧ＨＧ１がハイレベル、ローレベルであるときに（即ちハイサイドトランジスタ１１１Ｈがオン、オフとされるときに）、夫々、オン、オフとなるスイッチであって良く、スイッチＱ２は、ハイサイド制御信号Ｓ２Ｈ又はゲート電圧ＨＧ２がハイレベル、ローレベルであるときに（即ちハイサイドトランジスタ１２１Ｈがオン、オフとされるときに）、夫々、オン、オフとなるスイッチであって良い。そうすると、ハイサイド制御信号Ｓ１Ｈ及びＳ２Ｈが共にハイレベルである区間又はゲート電圧ＨＧ１及びＨＧ２が共にハイレベルである区間においてのみ（即ちトランジスタ１１１Ｈ及び１２１Ｈの両オン区間においてのみ）、スイッチＱ１及びＱ２を通じてブートノードＢＴ１及びＢＴ２間が導通することになる。
【００５４】
図６に、ケースＣＳ１における電源回路１００内の各部電圧波形とスイッチＱ１及びＱ２の状態との関係を示す。ケースＣＳ１では、“Ｖｉｎ＞Ｖｔｇ１”且つ“Ｖｉｎ＞Ｖｔｇ２”であるが故に、降圧コンバータ１１０及び１２０の夫々においてスイッチング制御（降圧スイッチング制御ＳＣ１及びＳＣ２）が行われている。降圧コンバータ１１０による入力電圧Ｖｉｎから出力電圧Ｖｏｕｔ１を生成する動作と、降圧コンバータ１２０による入力電圧Ｖｉｎから出力電圧Ｖｏｕｔ２を生成する動作とは互いに独立しており、いつ両オン区間が発生するのかは不明である。図６に示す如く、ハイサイドトランジスタ１１１Ｈ及び１２１Ｈが同時にオンするタイミングが発生しなければ、スイッチ回路１３０に電流は流れず、電源回路１００は上記仮想電源回路と等価となる。但し、各降圧コンバータにてスイッチング制御が行われているのであれば、スイッチングごとにブートストラップ用コンデンサ（Ｃ１、Ｃ２）の充電が行われるので問題は無い。また、ハイサイドトランジスタ１１１Ｈ及び１２１Ｈが同時にオンするタイミングが発生したとしても、ブートノードＢＴ１及びＢＴ２の電位は実質的に同電位であることが想定されるため特段の問題は生じない。
【００５５】
図７に、ケースＣＳ２における電源回路１００内の各部電圧波形とスイッチＱ１及びＱ２の状態との関係を示す。ケースＣＳ２では、降圧コンバータ１１０において“Ｖｉｎ＜Ｖｔｇ１”であるが故にハイサイド固定オン制御（図３（ａ）参照）が実行される一方、降圧コンバータ１２０において“Ｖｉｎ＞Ｖｔｇ２”であるが故に降圧スイッチング制御ＳＣ２（図３（ｂ）参照）が実行されている。このとき、降圧コンバータ１１０のブートストラップ回路ＢＣ１が機能しなくなるため、スイッチＱ２がオフであれば、ドライバ１１２Ｈの回路電流によりブート電圧Ｖｂｔ１が徐々に低下してゆく。但し、スイッチＱ１が常にオンとされているため、スイッチＱ２がオンとされるタイミングにてノードＢＴ１及びＢＴ２間が導通して電荷の受け渡しが行われる。スイッチＱ２は、ハイサイドトランジスタ１２１Ｈがオンであるタイミング、つまり“Ｖｂｔ２＝Ｖｉｎ＋Ｖｒｅｇ”となっているタイミングにてオンとされるため、ブート電圧Ｖｂｔ１はスイッチＱ２がオンとなる度に“Ｖｉｎ＋Ｖｒｅｇ”のレベルまで引き上げられ、“Ｖｉｎ＋Ｖｒｅｇ”のレベル近辺に保たれることになる（但し、ここではダイオードＤ２の順方向電圧を無視）。故に、ケースＣＳ２において、降圧コンバータ１１０はハイサイドトランジスタ１１１Ｈのオン状態を維持することが可能となる。
【００５６】
特に図示しないが、降圧コンバータ１１０において“Ｖｉｎ＞Ｖｔｇ１”であるが故に降圧スイッチング制御ＳＣ１（図３（ａ）参照）が実行される一方、降圧コンバータ１２０において“Ｖｉｎ＜Ｖｔｇ２”であるが故にハイサイド固定オン制御（図３（ｂ）参照）が実行されるケースＣＳ３においても同様である。
【００５７】
スイッチ回路１３０を利用した上述の動作が有効となるのは、降圧コンバータ１１０及び１２０の内、何れか一方において常に降圧スイッチング制御が行われるケースである。故に例えば、図８に示す如く、入力電圧Ｖｉｎの変動により入力電圧Ｖｉｎが降圧コンバータ１１０の目標電圧Ｖｔｇ１より高くなったり低くなったりしうるケースでは、入力電圧Ｖｉｎの変動範囲の下限より小さな電圧を降圧コンバータ１２０の目標電圧Ｖｔｇ２に設定しておくことで、降圧コンバータ１２０にて常に降圧スイッチング制御ＳＣ２が行われるようにしておくことが望ましい。入力電圧Ｖｉｎに対する目標電圧Ｖｔｇ１及びＶｔｇ２の関係が逆である場合も同様である。
【００５８】
或いは、ハイサイドトランジスタ１１１Ｈがオンとなるデューティ（即ち降圧コンバータ１１０の出力デューティ）に１００％未満の上限を設けることで降圧コンバータ１１０にて常に降圧スイッチング制御ＳＣ１が行われるようにしておく方法ＭＴ１、又は、ハイサイドトランジスタ１２１Ｈがオンとなるデューティ（即ち降圧コンバータ１２０の出力デューティ）に１００％未満の上限を設けることで降圧コンバータ１２０にて常に降圧スイッチング制御ＳＣ２が行われるようにしておく方法ＭＴ２を採用しても良い。入力電圧Ｖｉｎの変動により入力電圧Ｖｉｎが降圧コンバータ１１０の目標電圧Ｖｔｇ１より高くなったり低くなったりしうるケースだけでなく、それ以外のケースでも、方法ＭＴ１又はＭＴ２が採用され得て良い。
【００５９】
説明の具体化のため、方法ＭＴ１及びＭＴ２の内、方法ＭＴ２に注目して説明を加える。図３（ｂ）では、降圧コンバータ１２０にてハイサイド固定オン制御が実行され得ることを想定しているが、方法ＭＴ２を採用する場合、入力電圧Ｖｉｎが目標電圧Ｖｔｇ２以下となっても降圧コンバータ１２０にてハイサイド固定オン制御は実行されずに降圧スイッチング制御ＳＣ２が実行される。即ち、制御回路１２３は、帰還信号Ｖｆｂ２に基づき降圧コンバータ１２０の出力デューティを調整することになるが、方法ＭＴ２を採用する場合、降圧コンバータ１２０の出力デューティに対して１００％未満の上限デューティ（例えば９０％）が設定され、入力電圧Ｖｉｎが目標電圧Ｖｔｇ２以下となっても降圧コンバータ１２０の出力デューティの上昇は上限デューティ（例えば９０％）までに制限される。この結果、降圧コンバータ１２０の出力電圧Ｖｏｕｔ２は入力電圧Ｖｉｎよりも低くはなるが、降圧スイッチング制御ＳＣ２の常時実行が確保される。例えば、入力電圧Ｖｉｎが１０Ｖ〜４Ｖの間で変動しうるケースにおいて、目標電圧Ｖｔｇ１、Ｖｔｇ２が夫々７Ｖ、５Ｖであったとすると、“Ｖｉｎ＝４Ｖ”のときには、降圧コンバータ１１０にてハイサイド固定オン動作が実行される一方で降圧コンバータ１２０の出力デューティは上限デューティ（例えば９０％）まで上昇して固定され、出力電圧Ｖｏｕｔ１は入力電圧Ｖｉｎと同等となる一方で、出力電圧Ｖｏｕｔ２は“入力電圧Ｖｉｎと上限デューティとの積”程度になる。
【００６０】
［ブートストラップ回路の変形］
ブートストラップ回路ＢＣ１及びＢＣ２の夫々において、ブートストラップ用ダイオード（Ｄ１、Ｄ２）をブートストラップ用スイッチに置換する変形を適用して良い。この際、変形後のブートストラップ回路ＢＣ１におけるブートストラップ用スイッチは、降圧コンバータ１１０の出力ハイ状態においてオフとされ、降圧コンバータ１１０の出力ロー状態においてオンとされる。同様に、変形後のブートストラップ回路ＢＣ２におけるブートストラップ用スイッチは、降圧コンバータ１２０の出力ハイ状態においてオフとされ、降圧コンバータ１２０の出力ロー状態においてオンとされる。
【００６１】
より具体的には、ブートストラップ回路ＢＣ１を図９（ａ）に示すブートストラップ回路ＢＣ１’に変形しても良い。ブートストラップ回路ＢＣ１’は、ノードＢＴ１及びＳＷ１間に接続されるブートストラップ用コンデンサＣ１と、ブートストラップ用スイッチとしてのブートストラップ用トランジスタＭ１と、から成る。トランジスタＭ１はＰチャネル型のＭＯＳＦＥＴとして構成される。トランジスタＭ１のドレインは直流電圧Ｖｒｅｇの印加端子１５２に接続され、トランジスタＭ１のソースはノードＢＴ１に接続される。そして、降圧コンバータ１１０の出力ハイ状態においてトランジスタＭ１をオフとし且つ降圧コンバータ１１０の出力ロー状態においてトランジスタＭ１をオンとするための回路（不図示；制御回路１１３であっても良い）を降圧コンバータ１１０に含めておけば良い。
【００６２】
同様に、ブートストラップ回路ＢＣ２を図９（ｂ）に示すブートストラップ回路ＢＣ２’に変形しても良い。ブートストラップ回路ＢＣ２’は、ノードＢＴ２及びＳＷ２間に接続されるブートストラップ用コンデンサＣ２と、ブートストラップ用スイッチとしてのブートストラップ用トランジスタＭ２と、から成る。トランジスタＭ２はＰチャネル型のＭＯＳＦＥＴとして構成される。トランジスタＭ２のドレインは直流電圧Ｖｒｅｇの印加端子１５２に接続され、トランジスタＭ２のソースはノードＢＴ２に接続される。そして、降圧コンバータ１２０の出力ハイ状態においてトランジスタＭ２をオフとし且つ降圧コンバータ１２０の出力ロー状態においてトランジスタＭ２をオンとするための回路（不図示；制御回路１２３であっても良い）を降圧コンバータ１２０に含めておけば良い。
【００６３】
ブートストラップ用ダイオード（Ｄ１、Ｄ２）及びブートストラップ用スイッチ（Ｍ１、Ｍ２）は、ブートストラップ用コンデンサ（Ｃ１、Ｃ２）を充電するための充電用素子として機能する。充電用素子としてブートストラップ用スイッチを用いれば、ブートストラップ用ダイオードを用いる場合と比べて、ブートストラップ用ダイオードの順方向電圧分だけブートノード（ＢＴ１、ＢＴ２）の電位を高めることができ、また充電用素子に電流を流す際の電力損失を低減することができる。
【００６４】
＜＜第２実施形態＞＞
本発明の第２実施形態を説明する。図１０は本発明の第２実施形態に係る電源回路２００の全体構成図である。電源回路２００は、昇圧コンバータ２１０、降圧コンバータ２２０及びスイッチ回路２３０を備える。昇圧コンバータ２１０は、所定の入力電圧Ｖｉｎａから出力電圧Ｖｏｕｔａを得る昇圧型のＤＣ／ＤＣコンバータであり、降圧コンバータ２２０は、出力電圧Ｖｏｕｔａを入力電圧Ｖｉｎｂとして受けて入力電圧Ｖｉｎｂから出力電圧Ｖｏｕｔｂを得る降圧型のＤＣ／ＤＣコンバータである。入力電圧Ｖｉｎａ及びＶｉｎｂ並びに出力電圧Ｖｏｕｔａ及びＶｏｕｔｂは正の直流電圧である。
【００６５】
［昇圧コンバータ２１０］
まず昇圧コンバータ２１０について説明する。昇圧コンバータ２１０は、ハイサイドトランジスタ２１１Ｈ、ローサイドトランジスタ２１１Ｌ、ハイサイドドライバ２１２Ｈ、ローサイドドライバ２１２Ｌ、制御回路２１３、レベルシフタ２１４、帰還回路２１５、ブートストラップ用ダイオードＤａ、ブートストラップ用コンデンサＣａ、インダクタＬａ、及び、出力コンデンサＣｏｕｔａを備えて構成される。トランジスタ２１１Ｈ及び２１１Ｌは、Ｎチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として構成されている。
【００６６】
トランジスタ２１１Ｈのドレインは、出力電圧Ｖｏｕｔａが加わる出力ノードＯＵＴaに接続され、トランジスタ２１１Ｈのソースとトランジスタ２１１ＬのドレインはスイッチノードＳＷａにて互いに共通接続され、トランジスタ２１１Ｌのソースはグランドに接続される。即ち、トランジスタ２１１Ｈ及び２１１Ｌの直列回路に対して出力電圧Ｖｏｕｔａが加わることになる。
【００６７】
コンデンサＣａの一端はスイッチノードＳＷａに接続され、コンデンサＣａの他端はブートノードＢＴａに接続される。ダイオードＤａのアノードは所定の正の直流電圧Ｖｒｅｇが印加される端子２５２に接続され、ダイオードＤａのカソードはブートノードＢＴａに接続される。インダクタＬａの一端は入力電圧Ｖｉｎａが加わる端子２５１（入力電圧印加端子）に接続され、インダクタＬａの他端はスイッチノードＳＷａに接続される。コンデンサＣｏｕｔａは出力ノードＯＵＴａとグランドとの間に設けられる。出力ノードＯＵＴａに出力電圧Ｖｏｕｔａが生じる。また出力ノードＯＵＴａは帰還回路２１５にも接続される。帰還回路２１５は出力電圧Ｖｏｕｔａに応じた帰還信号Ｖｆｂａを制御回路２１３に出力する。例えば、帰還回路２１５は複数の分圧抵抗を有し、複数の分圧抵抗による出力電圧Ｖｏｕｔａの分圧示す信号を帰還信号Ｖｆｂａとして生成する。
【００６８】
制御回路２１３は、帰還信号Ｖｆｂａに基づいて、ハイサイドドライバ２１２Ｈに対するハイサイド制御信号ＳａＨ及びローサイドドライバ２１２Ｌに対するローサイド制御信号ＳａＬを生成及び出力する。制御信号ＳａＨ及びＳａＬは夫々ハイレベル又はローレベルをとるデジタル信号である。制御信号ＳａＨ及びＳａＬの夫々において、ハイレベルは直流電圧Ｖｒｅｇの電位レベルに相当し、ローレベルはグランドの電位レベルに相当する。レベルシフタ２１４に対し、直流電圧Ｖｒｅｇが印加される端子とグランドが接続され、且つ、ノードＢＴａ及びＳＷａが接続される。レベルシフタ２１４は、供給される直流電圧ＶｒｅｇとノードＢＴａ及びＳＷａ間の電圧とに基づき、制御信号ＳａＨのレベルをシフトしてシフト後のハイサイド制御信号ＳａＨ’を生成する。ハイサイド制御信号ＳａＨ’も、ハイサイド制御信号ＳａＨと同様にハイレベル又はローレベルをとるデジタル信号である。但し、ハイサイド制御信号ＳａＨ’におけるハイレベルはブートノードＢＴａの電位レベルに相当し、ハイサイド制御信号ＳａＨ’におけるローレベルはスイッチノードＳＷａの電位レベルに相当する。制御信号ＳａＨがハイレベル、ローレベルであるとき、制御信号ＳａＨ’も夫々ハイレベル、ローレベルとなる。以下、ブートノードＢＴａに加わる電圧をブート電圧Ｖｂｔａにて表すことがあり、スイッチノードＳＷａに加わる電圧をスイッチ電圧Ｖｓｗａにて表すことがある。
【００６９】
ゲートドライバ２１２Ｈは、トランジスタ２１１Ｈのゲートに接続されてトランジスタ２１１Ｈのゲートを駆動する。詳細にはゲートドライバ２１２Ｈは、ブート電圧Ｖｂｔａを高電位側の電源電圧として且つスイッチ電圧Ｖｓｗａを低電位側の電源電圧として動作し、ハイサイド制御信号ＳａＨ’に応じたゲート電圧ＨＧａをトランジスタ２１１Ｈのゲートに供給することでトランジスタ２１１Ｈの状態を制御する。ゲートドライバ２１２Ｈは、ハイサイド制御信号ＳａＨ’のレベルがハイレベル、ローレベルであるとき、ゲート電圧ＨＧａのレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧ＨＧａにおけるハイレベルはブート電圧Ｖｂｔａのレベルに相当し、ゲート電圧ＨＧａにおけるローレベルはスイッチ電圧Ｖｓｗａのレベルに相当する。トランジスタ２１１Ｈは、ゲート電圧ＨＧａがハイレベルであるときにオン状態となり、ゲート電圧ＨＧａがローレベルであるときにオフ状態となる。但し、ノードＳＷａ及びＢＴａ間の電位差がトランジスタ２１１Ｈのゲート閾値電圧未満となるとゲート電圧ＨＧａがハイレベルであってもトランジスタ２１１Ｈはオン状態とならない。また、上記電位差がトランジスタ２１１Ｈのゲート閾値電圧以上であっても上記電位差が比較的小さいときには、トランジスタ２１１Ｈのオン抵抗が大きくなる。
【００７０】
ゲートドライバ２１２Ｌは、トランジスタ２１１Ｌのゲートに接続されてトランジスタ２１１Ｌのゲートを駆動する。詳細にはゲートドライバ２１２Ｌは、直流電圧Ｖｒｅｇを高電位側の電源電圧として且つグランドを低電位側の電源電圧として動作し、ローサイド制御信号ＳａＬに応じたゲート電圧ＬＧａをトランジスタ２１１Ｌのゲートに供給することでトランジスタ２１１Ｌの状態を制御する。ゲートドライバ２１２Ｌは、ローサイド制御信号ＳａＬのレベルがハイレベル、ローレベルであるとき、ゲート電圧ＬＧａのレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧ＬＧａにおけるハイレベルは直流電圧Ｖｒｅｇの電位レベルに相当し、ゲート電圧ＬＧａにおけるローレベルはグランドの電位レベルに相当する。トランジスタ２１１Ｌは、ゲート電圧ＬＧａがハイレベルであるときにオン状態となり、ゲート電圧ＬＧａがローレベルであるときにオフ状態となる。
【００７１】
昇圧コンバータ２１０では、出力電圧Ｖｏｕｔａに対して目標電圧Ｖｔｇａが設定されている。目標電圧Ｖｔｇａは所定の正の直流電圧値（例えば８．５Ｖ）を有する。制御回路２１３は、出力電圧Ｖｏｕｔａが目標電圧Ｖｔｇａと一致するように（従って、出力電圧Ｖｏｕｔａ及び目標電圧Ｖｔｇａ間の差を減ずるように）、帰還信号Ｖｆｂａに基づき、制御信号ＳａＨ及びＳａＬの生成及び出力を通じてトランジスタ２１１Ｈ及び２１１Ｌのオン／オフ状態を制御する。
【００７２】
入力電圧Ｖｉｎａが目標電圧Ｖｔｇａよりも低い場合、制御回路２１３は、トランジスタ２１１Ｈ及び２１１Ｌを交互にオン、オフとする昇圧スイッチング制御ＳＣ３を行う。制御回路２１３による昇圧スイッチング制御ＳＣ３では、トランジスタ２１１Ｈがオン且つトランジスタ２１１Ｌがオフとされる出力ハイ状態と、トランジスタ２１１Ｈがオフ且つトランジスタ２１１Ｌがオンとされる出力ロー状態とが交互に実現され、この際、帰還信号Ｖｆｂａに基づき、出力ハイ状態とされる区間の長さと出力ロー状態とされる区間の長さの比が調整される。この調整は、出力電圧Ｖｏｕｔａが目標電圧Ｖｔｇａと一致するように（従って、出力電圧Ｖｏｕｔａ及び目標電圧Ｖｔｇａ間の差を減ずるように）行われる。制御回路２１３は、帰還信号Ｖｆｂａに基づき、パルス幅変調やパルス周波数変調を利用して上記調整を行うことができるが、ここでは、パルス幅変調を利用して昇圧コンバータ２１０の出力デューティが調整されるものとする。
【００７３】
昇圧スイッチング制御ＳＣ３では、周知の如く、出力ロー状態にて入力電圧Ｖｉｎａの印加端子２５１からインダクタＬａ及びトランジスタ２１１Ｌを通じて電流が流れてインダクタＬａにエネルギが蓄積され、その後の出力ハイ状態にて、インダクタＬａの蓄積エネルギに基づく電流がトランジスタ２１１Ｈを通じ出力ノードＯＵＴａに向けて流れる。この電流による電荷が出力コンデンサＣｏｕｔａに蓄積されることで出力電圧Ｖｏｕｔａが得られる。
【００７４】
昇圧コンバータ２１０では、コンデンサＣａ及びダイオードＤａによりブートストラップ回路ＢＣａが形成されており、ブートストラップ回路ＢＣａを用いてトランジスタ２１１Ｈのゲート駆動が可能となる。即ち、昇圧コンバータ２１０において、昇圧スイッチング制御ＳＣ３が実行される場合、トランジスタ２１１Ｌがオンされる出力ロー状態であるときに（即ち、スイッチノードＳＷａの電圧が実質的に０Ｖであるときに）ブートノードＢＴａを高電位側にしてダイオードＤａを通じ直流電圧ＶｒｅｇによりコンデンサＣａが充電され、その後、出力ハイ状態に切り替わると、コンデンサＣａの端子間電圧が直流電圧Ｖｒｅｇにて維持されたままスイッチノードＳＷａの電圧が実質的に出力電圧Ｖｏｕｔａに上昇するため、ブート電圧Ｖｂｔａは実質的に電圧（Ｖｒｅｇ＋Ｖｏｕｔａ）となる（ここでは説明の便宜上、ダイオードＤａの順方向電圧を無視）。つまり、図１１（ａ）に示す如く、ノードＢＴａ及びＳＷａ間の電圧（Ｖｂｔａ−Ｖｓｗａ）は常に直流電圧Ｖｒｅｇと実質的に同じとなり、故にドライバ２１２Ｈによってトランジスタ２１１Ｈをオン、オフすることが可能となる。
【００７５】
昇圧コンバータ２１０の本来の昇圧機能は、入力電圧Ｖｉｎａが目標電圧Ｖｔｇａよりも低いときに実現されるのであるが、入力電圧Ｖｉｎａが目標電圧Ｖｔｇａ以上となる場合もあり、入力電圧Ｖｉｎａが目標電圧Ｖｔｇａ以上である場合には、制御回路２１３はハイサイド固定オン制御を行う。制御回路２１３によるハイサイド固定オン制御では、トランジスタ２１１Ｈ、２１１Ｌが、夫々、オン、オフに維持されるよう、制御信号ＳａＨ、ＳａＬが夫々ハイレベル、ローレベルに固定される。図１２に昇圧コンバータ２１０における各電圧と実行される制御との関係を示す。図面の簡略化のため、図１２では、出力デューティが変調される様子及びスイッチ電圧Ｖｓｗａの振幅変動の様子の図示が省略されている。
【００７６】
［降圧コンバータ２２０］
次に降圧コンバータ２２０について説明する。降圧コンバータ２２０と図１の降圧コンバータ１２０との間では割り当てられる符号が相違するだけであって、降圧コンバータ２２０は図１の降圧コンバータ１２０と同等のものであるが、昇圧コンバータ２１０との関係を明確にするべく、以下に降圧コンバータ２２０の詳細説明を設けておく。降圧コンバータ２２０は、ハイサイドトランジスタ２２１Ｈ、ローサイドトランジスタ２２１Ｌ、ハイサイドドライバ２２２Ｈ、ローサイドドライバ２２２Ｌ、制御回路２２３、レベルシフタ２２４、帰還回路２２５、ブートストラップ用ダイオードＤｂ、ブートストラップ用コンデンサＣｂ、インダクタＬｂ、及び、出力コンデンサＣｏｕｔｂを備えて構成される。トランジスタ２２１Ｈ及び２２１Ｌは、Ｎチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として構成されている。
【００７７】
トランジスタ２２１Ｈのドレインは、昇圧コンバータ２１０の出力ノードＯＵＴａに接続される。つまり、トランジスタ２２１Ｈのドレインには、昇圧コンバータ２１０の出力電圧Ｖｏｕｔａが入力電圧Ｖｉｎｂとして加わる。トランジスタ２２１Ｈのソースとトランジスタ２２１ＬのドレインはスイッチノードＳＷｂにて互いに共通接続され、トランジスタ２２１Ｌのソースはグランドに接続される。このように、トランジスタ２２１Ｈ及び２２１Ｌの直列回路に対して入力電圧Ｖｉｎｂが印加される。
【００７８】
コンデンサＣｂの一端はスイッチノードＳＷｂに接続され、コンデンサＣｂの他端はブートノードＢＴｂに接続される。ダイオードＤｂのアノードは所定の正の直流電圧Ｖｒｅｇが印加される端子２５２に接続され、ダイオードＤｂのカソードはブートノードＢＴｂに接続される。インダクタＬｂの一端はスイッチノードＳＷｂに接続され、インダクタＬｂの他端は出力ノードＯＵＴｂに接続される。コンデンサＣｏｕｔｂは出力ノードＯＵＴｂとグランドとの間に設けられる。出力ノードＯＵＴｂに出力電圧Ｖｏｕｔｂが生じる。出力電圧Ｖｏｕｔｂが加わるべき端子２５３（出力電圧印加端子）に出力ノードＯＵＴｂが接続される（両者は同じものであると解しても良い）。また、出力ノードＯＵＴｂは帰還回路２２５にも接続される。帰還回路２２５は出力電圧Ｖｏｕｔｂに応じた帰還信号Ｖｆｂｂを制御回路２２３に出力する。例えば、帰還回路２２５は複数の分圧抵抗を有し、複数の分圧抵抗による出力電圧Ｖｏｕｔｂの分圧を示す信号を帰還信号Ｖｆｂｂとして生成する。
【００７９】
制御回路２２３は、帰還信号Ｖｆｂｂに基づいて、ハイサイドドライバ２２２Ｈに対するハイサイド制御信号ＳｂＨ及びローサイドドライバ２２２Ｌに対するローサイド制御信号ＳｂＬを生成及び出力する。制御信号ＳｂＨ及びＳｂＬは夫々ハイレベル又はローレベルをとるデジタル信号である。制御信号ＳｂＨ及びＳｂＬの夫々において、ハイレベルは直流電圧Ｖｒｅｇの電位レベルに相当し、ローレベルはグランドの電位レベルに相当する。レベルシフタ２２４に対し、直流電圧Ｖｒｅｇが印加される端子とグランドが接続され、且つ、ノードＢＴｂ及びＳＷｂが接続される。レベルシフタ２２４は、供給される直流電圧ＶｒｅｇとノードＢＴｂ及びＳＷｂ間の電圧とに基づき、制御信号ＳｂＨのレベルをシフトしてシフト後のハイサイド制御信号ＳｂＨ’を生成する。ハイサイド制御信号ＳｂＨ’も、ハイサイド制御信号ＳｂＨと同様にハイレベル又はローレベルをとるデジタル信号である。但し、ハイサイド制御信号ＳｂＨ’におけるハイレベルはブートノードＢＴｂの電位レベルに相当し、ハイサイド制御信号ＳｂＨ’におけるローレベルはスイッチノードＳＷｂの電位レベルに相当する。制御信号ＳｂＨがハイレベル、ローレベルであるとき、制御信号ＳｂＨ’も夫々ハイレベル、ローレベルとなる。以下、ブートノードＢＴｂに加わる電圧をブート電圧Ｖｂｔｂにて表すことがあり、スイッチノードＳＷｂに加わる電圧をスイッチ電圧Ｖｓｗｂにて表すことがある。
【００８０】
ゲートドライバ２２２Ｈは、トランジスタ２２１Ｈのゲートに接続されてトランジスタ２２１Ｈのゲートを駆動する。詳細にはゲートドライバ２２２Ｈは、ブート電圧Ｖｂｔｂを高電位側の電源電圧として且つスイッチ電圧Ｖｓｗｂを低電位側の電源電圧として動作し、ハイサイド制御信号ＳｂＨ’に応じたゲート電圧ＨＧｂをトランジスタ２２１Ｈのゲートに供給することでトランジスタ２２１Ｈの状態を制御する。ゲートドライバ２２２Ｈは、ハイサイド制御信号ＳｂＨ’のレベルがハイレベル、ローレベルであるとき、ゲート電圧ＨＧｂのレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧ＨＧｂにおけるハイレベルはブート電圧Ｖｂｔｂのレベルに相当し、ゲート電圧ＨＧｂにおけるローレベルはスイッチ電圧Ｖｓｗｂのレベルに相当する。トランジスタ２２１Ｈは、ゲート電圧ＨＧｂがハイレベルであるときにオン状態となり、ゲート電圧ＨＧｂがローレベルであるときにオフ状態となる。但し、ノードＳＷｂ及びＢＴｂ間の電位差がトランジスタ２２１Ｈのゲート閾値電圧未満となるとゲート電圧ＨＧｂがハイレベルであってもトランジスタ２２１Ｈはオン状態とならない。また、上記電位差がトランジスタ２２１Ｈのゲート閾値電圧以上であっても上記電位差が比較的小さいときには、トランジスタ２２１Ｈのオン抵抗が大きくなる。
【００８１】
ゲートドライバ２２２Ｌは、トランジスタ２２１Ｌのゲートに接続されてトランジスタ２２１Ｌのゲートを駆動する。詳細にはゲートドライバ２２２Ｌは、直流電圧Ｖｒｅｇを高電位側の電源電圧として且つグランドを低電位側の電源電圧として動作し、ローサイド制御信号ＳｂＬに応じたゲート電圧ＬＧｂをトランジスタ２２１Ｌのゲートに供給することでトランジスタ２２１Ｌの状態を制御する。ゲートドライバ２２２Ｌは、ローサイド制御信号ＳｂＬのレベルがハイレベル、ローレベルであるとき、ゲート電圧ＬＧｂのレベルを、夫々、ハイレベル、ローレベルとする。ゲート電圧ＬＧｂにおけるハイレベルは直流電圧Ｖｒｅｇの電位レベルに相当し、ゲート電圧ＬＧｂにおけるローレベルはグランドの電位レベルに相当する。トランジスタ２２１Ｌは、ゲート電圧ＬＧｂがハイレベルであるときにオン状態となり、ゲート電圧ＬＧｂがローレベルであるときにオフ状態となる。
【００８２】
降圧コンバータ２２０では、出力電圧Ｖｏｕｔｂに対して目標電圧Ｖｔｇｂが設定されている。目標電圧Ｖｔｇｂは所定の正の直流電圧値（例えば５Ｖ）を有する。制御回路２２３は、出力電圧Ｖｏｕｔｂが目標電圧Ｖｔｇｂと一致するように（従って、出力電圧Ｖｏｕｔｂ及び目標電圧Ｖｔｇｂ間の差を減ずるように）、帰還信号Ｖｆｂｂに基づき、制御信号ＳｂＨ及びＳｂＬの生成及び出力を通じてトランジスタ２２１Ｈ及び２２１Ｌのオン／オフ状態を制御する。
【００８３】
入力電圧Ｖｉｎｂが目標電圧Ｖｔｇｂよりも高い場合、制御回路２２３は、トランジスタ２２１Ｈ及び２２１Ｌを交互にオン、オフとする降圧スイッチング制御ＳＣ４を行う。制御回路２２３による降圧スイッチング制御ＳＣ４では、トランジスタ２２１Ｈがオン且つトランジスタ２２１Ｌがオフとされる出力ハイ状態と、トランジスタ２２１Ｈがオフ且つトランジスタ２２１Ｌがオンとされる出力ロー状態とが交互に実現され、この際、帰還信号Ｖｆｂｂに基づき、出力ハイ状態とされる区間の長さと出力ロー状態とされる区間の長さの比が調整される。この調整は、出力電圧Ｖｏｕｔｂが目標電圧Ｖｔｇｂと一致するように（従って、出力電圧Ｖｏｕｔｂ及び目標電圧Ｖｔｇｂ間の差を減ずるように）行われる。制御回路２２３は、帰還信号Ｖｆｂｂに基づき、パルス幅変調やパルス周波数変調を利用して上記調整を行うことができるが、ここでは、パルス幅変調を利用して降圧コンバータ２２０の出力デューティが調整されるものとする。
【００８４】
降圧スイッチング制御ＳＣ４では、周知の如く、出力ハイ状態にて入力電圧Ｖｉｎｂが加わるノード（出力ノードＯＵＴａ）からトランジスタ２２１Ｈを通じてインダクタＬｂに電流が流れてインダクタＬｂにエネルギが蓄積され、その後の出力ロー状態にて、インダクタＬｂの蓄積エネルギに基づく電流がトランジスタ２２１Ｌを通じてインダクタＬｂに流れる。降圧コンバータ２２０において、出力ハイ状態及び出力ロー状態の繰り返しにより、入力電圧Ｖｉｎｂの電位レベルとグランドの電位レベルとで電位レベルが変化する矩形波状のスイッチング電圧がスイッチノードＳＷｂに生じるが、このスイッチング電圧がインダクタＬｂ及びコンデンサＣｏｕｔｂにて平滑化されることで直流の出力電圧Ｖｏｕｔｂが得られる。
【００８５】
降圧コンバータ２２０では、コンデンサＣｂ及びダイオードＤｂによりブートストラップ回路ＢＣｂが形成されており、ブートストラップ回路ＢＣｂを用いてトランジスタ２２１Ｈのゲート駆動が可能となる。即ち、降圧コンバータ２２０において、降圧スイッチング制御ＳＣ４が実行される場合、トランジスタ２２１Ｌがオンされる出力ロー状態であるときに（即ち、スイッチノードＳＷｂの電圧が実質的に０Ｖであるときに）ブートノードＢＴｂを高電位側にしてダイオードＤｂを通じ直流電圧ＶｒｅｇによりコンデンサＣｂが充電され、その後、出力ハイ状態に切り替わると、コンデンサＣｂの端子間電圧が直流電圧Ｖｒｅｇにて維持されたままスイッチノードＳＷｂの電圧が実質的に入力電圧Ｖｉｎｂに上昇するため、ブート電圧Ｖｂｔｂは実質的に電圧（Ｖｒｅｇ＋Ｖｉｎｂ）となる（ここでは説明の便宜上、ダイオードＤｂの順方向電圧を無視）。つまり、図１１（ｂ）に示す如く、ノードＢＴｂ及びＳＷｂ間の電圧（Ｖｂｔｂ−Ｖｓｗｂ）は常に直流電圧Ｖｒｅｇと実質的に同じとなり、故にドライバ２２２Ｈによってトランジスタ２２１Ｈをオン、オフすることが可能となる。
【００８６】
降圧コンバータ２２０において、入力電圧Ｖｉｎｂが目標電圧Ｖｔｇｂ以下となることは基本的に想定されないが、入力電圧Ｖｉｎｂが目標電圧Ｖｔｇｂ以下である場合には、制御回路２２３はハイサイド固定オン制御を行うことができる。制御回路２２３によるハイサイド固定オン制御では、トランジスタ２２１Ｈ、２２１Ｌが、夫々、オン、オフに維持されるよう、制御信号ＳｂＨ、ＳｂＬが夫々ハイレベル、ローレベルに固定される。
【００８７】
［スイッチ回路２３０］
昇圧コンバータ２１０について、理想的には上述の如く（図１１（ａ）参照）、ブート電圧Ｖｂｔａは常にスイッチ電圧Ｖｓｗａよりも直流電圧Ｖｒｅｇだけ高くなるが、実際には、図１３に示す如く、ハイサイドトランジスタ２１１Ｈがオンしている間、ハイサイドドライバ２１２Ｈに流れる電流（ドライバ２１２の消費電流であって、ブートノードＢＴａからドライバ２１２Ｈを通じてスイッチノードＳＷａに流れる電流）によって、ブートノードＢＴａでの電圧は時間の経過と共に低下してゆく。
【００８８】
仮に、昇圧コンバータ２１０にて十分に高いスイッチング周波数にて継続的に昇圧スイッチング制御ＳＣ３が行われるのであれば、ハイサイドトランジスタ２１１Ｈをオンにすることができない程度にブート電圧Ｖｂｔａが低下する前にローサイドトランジスタ２１１Ｌがオンとなり、再度コンデンサＣａを充電することができるため、問題は生じない。
【００８９】
しかしながら、図１０の電源回路２００からスイッチ回路２３０を削除した仮想電源回路（不図示）において、入力電圧Ｖｉｎｂが目標電圧Ｖｔｇａ以上であるために制御信号ＳａＨがハイレベルに維持される場合には、制御信号ＳａＨがハイレベルであってもブート電圧Ｖｂｔａの低下により、ハイサイドトランジスタ２１１Ｈをオンに維持することができなくなる。結果、ハイサイドトランジスタ２１１Ｈに流れる電流は当該トランジスタ２１１Ｈのボディダイオードを通り、故に出力電圧Ｖｏｕｔａは入力電圧Ｖｉｎａよりボディダイオードの順方向電圧分だけ電圧が降下した電圧となる。またハイサイドトランジスタ２１１Ｈでの電圧降下により電力損失が発生する。
【００９０】
本実施形態に係る電源回路２００では、スイッチ回路２３０の機能により、ハイサイドトランジスタ２１１Ｈを制御するための駆動電圧が以下のように確保される。
【００９１】
即ち、スイッチ回路２３０は、ブートノードＢＴａ及びＢＴｂ間に設けられ、ハイサイドトランジスタ２１１Ｈ及び２２１Ｈの双方がオンとされる両オン区間においてブートノードＢＴａ及びＢＴｂ間を導通させ、且つ、それ以外の区間において、ブートノードＢＴａ及びＢＴｂ間を非導通とさせる。ブートノードＢＴａ及びＢＴｂ間を導通させるタイミングは制御回路２１３及び２２３により制御される。当該制御のために、ハイサイド制御信号ＳａＨ及びＳｂＨ又はそれらに基づく信号（例えばゲート電圧ＨＧａ及びＨＧｂ）をスイッチ回路２３０に供給すれば良い。図１４に示す如く、ハイサイド制御信号ＳａＨ及びＳｂＨが共にハイレベルである区間やゲート電圧ＨＧａ及びＨＧｂが共にハイレベルである区間が、ハイサイドトランジスタ２１１Ｈ及び２２１Ｈの双方がオンとされる両オン区間に相当するが、両オン区間の全部においてブートノードＢＴａ及びＢＴｂ間を導通させる構成を採用しても良いし、両オン区間の一部においてのみブートノードＢＴａ及びＢＴｂ間を導通させる構成を採用しても良い。
【００９２】
図１０では、互いに直列接続されたスイッチＱａ及びＱｂにてスイッチ回路２３０が構成される例が示されている。スイッチＱａは、ハイサイド制御信号ＳａＨ又はゲート電圧ＨＧａがハイレベル、ローレベルであるときに（即ちハイサイドトランジスタ２１１Ｈがオン、オフとされるときに）、夫々、オン、オフとなるスイッチであって良く、スイッチＱｂは、ハイサイド制御信号ＳｂＨ又はゲート電圧ＨＧｂがハイレベル、ローレベルであるときに（即ちハイサイドトランジスタ２２１Ｈがオン、オフとされるときに）、夫々、オン、オフとなるスイッチであって良い。そうすると、ハイサイド制御信号ＳａＨ及びＳｂＨが共にハイレベルである区間又はゲート電圧ＨＧａ及びＨＧｂが共にハイレベルである区間においてのみ（即ちトランジスタ２１１Ｈ及び２２１Ｈの両オン区間においてのみ）、スイッチＱａ及びＱｂを通じてブートノードＢＴａ及びＢＴｂ間が導通することになる。
【００９３】
昇圧コンバータ２１０による入力電圧Ｖｉｎａから出力電圧Ｖｏｕｔａを生成する動作と、降圧コンバータ２２０による入力電圧Ｖｉｎｂから出力電圧Ｖｏｕｔｂを生成する動作とは互いに独立しており、いつ両オン区間が発生するのかは不明である。ハイサイドトランジスタ２１１Ｈ及び２２１Ｈが同時にオンするタイミングが発生しなければ、スイッチ回路２３０に電流は流れず、電源回路２００は上記仮想電源回路と等価となる。図６のケースＣＳ１に類似して、昇圧コンバータ２１０及び降圧コンバータ２２０の夫々にてスイッチング制御が行われているのであれば、スイッチングごとにブートストラップ用コンデンサ（Ｃａ、Ｃｂ）の充電が行われ、またハイサイドトランジスタ２１１Ｈ及び２２１Ｈが同時にオンするタイミングが発生したとしても、ブートノードＢＴａ及びＢＴｂの電位は実質的に同電位であることが想定されるため特段の問題は生じない。
【００９４】
図７に、ケースＣＳｂにおける電源回路２００内の各部電圧波形とスイッチＱａ及びＱｂの状態との関係を示す。ケースＣＳｂでは、昇圧コンバータ２１０において“Ｖｉｎａ≧Ｖｔｇａ”であるが故にハイサイド固定オン制御が実行される一方、降圧コンバータ２２０において“Ｖｉｎｂ＞Ｖｔｇｂ”であるが故に降圧スイッチング制御ＳＣ４が実行される。このとき、昇圧コンバータ２１０のブートストラップ回路ＢＣａが機能しなくなるため、スイッチＱｂがオフであれば、ドライバ２１２Ｈの回路電流によりブート電圧Ｖｂｔａが徐々に低下してゆく。但し、スイッチＱａが常にオンとされているため、スイッチＱｂがオンとされるタイミングにてノードＢＴａ及びＢＴｂ間が導通してノードＢＴｂからノードＢＴａへ電力が供給されることになる。スイッチＱｂは、ハイサイドトランジスタ２２１Ｈがオンであるタイミング、つまり“Ｖｂｔｂ＝Ｖｉｎｂ＋Ｖｒｅｇ”となっているタイミングにてオンとされるため、ブート電圧ＶｂｔａはスイッチＱｂがオンとなる度に“Ｖｉｎｂ＋Ｖｒｅｇ”のレベルまで引き上げられ、概ね“Ｖｉｎｂ＋Ｖｒｅｇ”のレベルに維持される（但し、ここではダイオードＤｂの順方向電圧を無視）。昇圧コンバータ２１０にてハイサイド固定オン制御が実行されているとき、実質的に“Ｖｓｗａ＝Ｖｉｎｂ＝Ｖｏｕｔａ”であるから、ケースＣＳｂでもブート電圧Ｖｂｔａを“Ｖｓｗａ＋Ｖｒｅｇ”のレベル近辺に保つことができ、結果、ハイサイドトランジスタ２１１Ｈのオン状態を維持することが可能となる。
【００９５】
スイッチ回路２３０を利用した上述の動作が有効となるのは、降圧コンバータ２２０にて常に降圧スイッチング制御ＳＣ４が行われるケースである。故に、入力電圧Ｖｉｎａの変動により入力電圧Ｖｉｎａが昇圧コンバータ２１０の目標電圧Ｖｔｇａより高くなったり低くなったりしうるケースでは、昇圧コンバータ２１０の目標電圧Ｖｔｇａよりも小さな電圧を降圧コンバータ２２０の目標電圧Ｖｔｇｂに設定しておくことで、降圧コンバータ２２０にて常に降圧スイッチング制御ＳＣ４が行われるようにしておくことが望ましい。
【００９６】
或いは、ハイサイドトランジスタ２２１Ｈがオンとなるデューティ（即ち降圧コンバータ２２０の出力デューティ）に１００％未満の上限を設けることで降圧コンバータ２２０にて常に降圧スイッチング制御ＳＣ４が行われるようにしておく方法ＭＴ４を採用しても良い。入力電圧Ｖｉｎａの変動により入力電圧Ｖｉｎａが昇圧コンバータ２１０の目標電圧Ｖｔｇａより高くなったり低くなったりしうるケースだけでなく、それ以外のケースでも、方法ＭＴ４が採用され得て良い。
【００９７】
降圧コンバータ２２０にてハイサイド固定オン制御が実行され得ることを上述したが、方法ＭＴ４を採用する場合、入力電圧Ｖｉｎｂが目標電圧Ｖｔｇｂ以下となっても降圧コンバータ２２０にてハイサイド固定オン制御は実行されずに降圧スイッチング制御ＳＣ４が実行される。即ち、制御回路２２３は、帰還信号Ｖｆｂｂに基づき降圧コンバータ２２０の出力デューティを調整することになるが、方法ＭＴ４を採用する場合、降圧コンバータ２２０の出力デューティに対して１００％未満の上限デューティ（例えば９０％）が設定され、入力電圧Ｖｉｎｂが目標電圧Ｖｔｇｂ以下となっても降圧コンバータ２２０の出力デューティの上昇は上限デューティ（例えば９０％）までに制限される。この結果、降圧コンバータ２２０の出力電圧Ｖｏｕｔｂは入力電圧Ｖｉｎｂよりも低くはなるが、降圧スイッチング制御ＳＣ４の常時実行が確保される。
【００９８】
［ブートストラップ回路の変形］
ブートストラップ回路ＢＣａ及びＢＣｂの夫々において、ブートストラップ用ダイオード（Ｄａ、Ｄｂ）をブートストラップ用スイッチに置換する変形を適用して良い。この際、変形後のブートストラップ回路ＢＣａにおけるブートストラップ用スイッチは、昇圧コンバータ２１０の出力ハイ状態においてオフとされ、昇圧コンバータ２１０の出力ロー状態においてオンとされる。同様に、変形後のブートストラップ回路ＢＣｂにおけるブートストラップ用スイッチは、降圧コンバータ２２０の出力ハイ状態においてオフとされ、降圧コンバータ２２０の出力ロー状態においてオンとされる。
【００９９】
より具体的には、ブートストラップ回路ＢＣａを図１６（ａ）に示すブートストラップ回路ＢＣａ’に変形しても良い。ブートストラップ回路ＢＣａ’は、ノードＢＴａ及びＳＷａ間に接続されるブートストラップ用コンデンサＣａと、ブートストラップ用スイッチとしてのブートストラップ用トランジスタＭａと、から成る。トランジスタＭａはＰチャネル型のＭＯＳＦＥＴとして構成される。トランジスタＭａのドレインは直流電圧Ｖｒｅｇの印加端子２５２に接続され、トランジスタＭａのソースはノードＢＴａに接続される。そして、昇圧コンバータ２１０の出力ハイ状態においてトランジスタＭａをオフとし且つ昇圧コンバータ２１０の出力ロー状態においてトランジスタＭａをオンとするための回路（不図示；制御回路２１３であっても良い）を昇圧コンバータ２１０に含めておけば良い。
【０１００】
同様に、ブートストラップ回路ＢＣｂを図１６（ｂ）に示すブートストラップ回路ＢＣｂ’に変形しても良い。ブートストラップ回路ＢＣｂ’は、ノードＢＴｂ及びＳＷｂ間に接続されるブートストラップ用コンデンサＣｂと、ブートストラップ用スイッチとしてのブートストラップ用トランジスタＭｂと、から成る。トランジスタＭｂはＰチャネル型のＭＯＳＦＥＴとして構成される。トランジスタＭｂのドレインは直流電圧Ｖｒｅｇの印加端子２５２に接続され、トランジスタＭｂのソースはノードＢＴｂに接続される。そして、降圧コンバータ２２０の出力ハイ状態においてトランジスタＭｂをオフとし且つ降圧コンバータ２２０の出力ロー状態においてトランジスタＭｂをオンとするための回路（不図示；制御回路２２３であっても良い）を降圧コンバータ２２０に含めておけば良い。
【０１０１】
ブートストラップ用ダイオード（Ｄａ、Ｄｂ）及びブートストラップ用スイッチ（Ｍａ、Ｍｂ）は、ブートストラップ用コンデンサ（Ｃａ、Ｃｂ）を充電するための充電用素子として機能する。充電用素子としてブートストラップ用スイッチを用いれば、ブートストラップ用ダイオードを用いる場合と比べて、ブートストラップ用ダイオードの順方向電圧分だけブートノード（ＢＴａ、ＢＴｂ）の電位を高めることができ、また充電用素子に電流を流す際の電力損失を低減することができる。
【０１０２】
＜＜第３実施形態＞＞
本発明の第３実施形態を説明する。第３実施形態及び後述の第４〜第７実施形態は第１又は第２実施形態を基礎とする実施形態であり、第３〜第７実施形態において特に述べない事項に関しては、矛盾の無い限り、第１又は第２実施形態の記載が第３〜第７実施形態にも適用される。第３実施形態の記載を解釈するにあたり、第１又は第２実施形態と矛盾する事項については第３実施形態の記載が優先されて良い（後述の第４〜第７実施形態についても同様）。矛盾の無い限り、第１〜第７実施形態の内、任意の複数の実施形態を組み合わせても良い。
【０１０３】
第３実施形態では、スイッチ回路１３０及び２３０の構成例を説明する。この説明にあたり、図１７に示すように用語及び符号を定義する。第１実施形態の電源回路１００（図１参照）に対して第３実施形態を適用する場合、ブートノードＢＴ＿Ｘ及びＢＴ＿Ｙ並びにゲート電圧ＨＧ＿Ｘ及びＨＧ＿Ｙは、夫々、電源回路１００におけるブートノードＢＴ１及びＢＴ２並びにゲート電圧ＨＧ１及びＨＧ２に相当する。第２実施形態の電源回路２００（図１０参照）に対して第３実施形態を適用する場合、ブートノードＢＴ＿Ｘ及びＢＴ＿Ｙ並びにゲート電圧ＨＧ＿Ｘ及びＨＧ＿Ｙは、夫々、電源回路２００におけるブートノードＢＴａ及びＢＴｂ並びにゲート電圧ＨＧａ及びＨＧｂに相当する。第１及び第２ハイサイドトランジスタは、第１実施形態の電源回路１００（図１参照）では夫々トランジスタ１１１Ｈ及び１２１Ｈに相当し、第２実施形態の電源回路２００（図１０参照）では夫々トランジスタ２１１Ｈ及び２２１Ｈに相当する。
【０１０４】
図１及び図１０のスイッチ回路１３０及び２３０の構成例として、以下に構成例ＥＸ３＿１〜ＥＸ３＿６を示す。尚、以下では、１つのＤＣ／ＤＣコンバータを用語“チャネル”に対応付けて表現することがある。例えば、図１の電源回路１００は、２つのチャネルから成り、一方のチャネルが降圧コンバータ１１０であって且つ他方のチャネルが降圧コンバータ１２０であると考える。
【０１０５】
［構成例ＥＸ３＿１］
図１８に構成例ＥＸ３＿１に係るスイッチ回路３１０を示す。スイッチ回路３１０をスイッチ回路１３０又は２３０として用いることができる。スイッチ回路３１０は図１又は図１０に示されたスイッチ回路１３０又は２３０と近似した回路である。即ち、スイッチ回路３１０は、ブートノードＢＴ＿Ｘ及びＢＴ＿Ｙ間に設けられ且つ互いに直列に接続されたスイッチ（スイッチング素子）３１１及び３１２と、第１ハイサイドトランジスタのオン区間の全部又は一部においてスイッチ３１１をオン状態とし且つ第２ハイサイドトランジスタのオン区間の全部又は一部においてスイッチ３１２をオン状態とするスイッチ制御部３１３と、を備える。
【０１０６】
スイッチ制御部３１３は、少なくとも第１ハイサイドトランジスタのオフ区間ではスイッチ３１１をオフ状態とし、少なくとも第２ハイサイドトランジスタのオフ区間ではスイッチ３１２をオフ状態とする。第１及び第２ハイサイドトランジスタを含む任意のトランジスタについて、当該トランジスタのオン区間とは当該トランジスタがオン状態となっている区間を指し、当該トランジスタのオフ区間とは当該トランジスタがオフ状態となっている区間を指す。
【０１０７】
［構成例ＥＸ３＿２］
図１９に構成例ＥＸ３＿２に係るスイッチ回路３２０を示す。スイッチ回路３２０をスイッチ回路１３０又は２３０として用いることができる。スイッチ回路３２０は図１８のスイッチ回路３１０の例に相当する。スイッチ回路３２０は、図１８のスイッチ３１１及び３１２の例としてのトランジスタ３２１及び３２２と、インバータ回路３２３及び３２４と、を備える。トランジスタ３２１及び３３２はＰチャネル型のＭＯＳＦＥＴとして構成されている。
【０１０８】
トランジスタ３２１、３２２のドレインは、夫々、ブートノードＢＴ＿Ｘ、ＢＴ＿Ｙに接続される。トランジスタ３２１及び３２２のソース同士は互いに共通接続される。インバータ回路３２３はゲート電圧ＨＧ＿Ｘを反転した電圧信号をトランジスタ３２１のゲートに供給し、これによってゲート電圧ＨＧ＿Ｘがハイレベル、ローレベルであるときにトランジスタ３２１を夫々オン状態、オフ状態とする。インバータ回路３２４はゲート電圧ＨＧ＿Ｙを反転した電圧信号をトランジスタ３２２のゲートに供給し、これによってゲート電圧ＨＧ＿Ｙがハイレベル、ローレベルであるときにトランジスタ３２２を夫々オン状態、オフ状態とする。
【０１０９】
図１８又は図１９の構成を採用すれば、夫々のスイッチを対応するチャネルのブロック内に配置することが可能となり、スイッチ３１１及び３１２間の配線（トランジスタ３２１及び３２２の配線）のみが比較的長く引き回されるだけで足る。このため、配線スペースを小さくすることができ、チャネル間の干渉も殆ど無い。
【０１１０】
［構成例ＥＸ３＿３］
図２０に構成例ＥＸ３＿３に係るスイッチ回路３３０を示す。スイッチ回路３３０をスイッチ回路１３０又は２３０として用いることができる。スイッチ回路３３０は、ブートノードＢＴ＿Ｘ及びＢＴ＿Ｙ間に設けられた単一のスイッチ（スイッチング素子）３３１と、第１及び第２ハイサイドトランジスタの両オン区間の全部又は一部においてスイッチ３３１をオン状態とするスイッチ制御部３３２と、を備える
【０１１１】
第１及び第２ハイサイドトランジスタの両オン区間とは、第１及び第２ハイサイドトランジスタが共にオン状態となっている区間を指す。スイッチ制御部３３２は、第１及び第２ハイサイドトランジスタの内、少なくとも一方がオフ状態となっている区間では、スイッチ３３１をオフ状態とする。
【０１１２】
［構成例ＥＸ３＿４］
図２１に構成例ＥＸ３＿４に係るスイッチ回路３４０を示す。スイッチ回路３４０をスイッチ回路１３０又は２３０として用いることができる。スイッチ回路３４０は図２０のスイッチ回路３３０の例に相当する。スイッチ回路３４０は、図２０のスイッチ３３１の例としてのトランジスタ３４１と、図２０のスイッチ制御部３３２の例としてのＮＡＮＤ回路（否定論理積回路）３４２と、を備える。
【０１１３】
トランジスタ３４１は、バックゲートが開放されたＰチャネル型のＭＯＳＦＥＴとして構成されている。ダイオード３４１＿Ｄ１及び３４１＿Ｄ２はトランジスタ３４１の寄生ダイオードである。トランジスタ３４１のドレイン及びソースの内、一方はブートノードＢＴ＿Ｘに接続され、他方はブートノードＢＴ＿Ｙに接続される。ダイオード３４１＿Ｄ１、３４１＿Ｄ２のアノードは、夫々、ブートノードＢＴ＿Ｘ、ＢＴ＿Ｙに接続される。ダイオード３４１＿Ｄ１及び３４１＿Ｄ２のカソード同士がトランジスタ３４１のバックゲートに接続されることになる。
【０１１４】
ＮＡＮＤ回路３４２にはゲート電圧ＨＧ＿Ｘ及びＨＧ＿Ｙが入力され、ＮＡＮＤ回路３４２は、ゲート電圧ＨＧ＿Ｘ及びＨＧ＿Ｙが共にハイレベルであるときにのみローレベルのゲート信号をトランジスタ３４１のゲートに供給することでトランジスタ３４１をオンとする。ＮＡＮＤ回路３４２は、ゲート電圧ＨＧ＿Ｘ及びＨＧ＿Ｙの内、少なくとも一方がローレベルであるときにはハイレベルのゲート信号をトランジスタ３４１のゲートに供給することでトランジスタ３４１をオフとする。
【０１１５】
図２０又は図２１の構成を採用すれば、必要なスイッチが１つとなるため、素子の配置スペースを小さくすることができるというメリットがある。但し、ブートノードＢＴ＿Ｘ及びスイッチ（３３１、３４１）間の配線やブートノードＢＴ＿Ｙ及びスイッチ（３３１、３４１）間の配線が比較的長くなることが想定され、配線スペースが比較的多くなる。結果、図１８及び図１９の構成との比較において、チャネル間の干渉が大きくなりがちである。
【０１１６】
図２１の構成では、トランジスタ３４１の寄生ダイオード３４１＿Ｄ１及び３４１＿Ｄ２を経由してブートノードＢＴ＿Ｘ及びＢＴ＿Ｙ間が導通しないよう、トランジスタ３４１のバックゲートを開放する必要がある。或いは、ブートノードＢＴ＿Ｘでの電圧及びブートノードＢＴ＿Ｙでの電圧の内、高い方の電圧に対応するブートノードに対し、常にトランジスタ３４１のバックゲートが接続されるよう、図２１の構成を変形しても良い（この場合、それらの電圧を比較する比較器と、切り替えスイッチとを、スイッチ回路３４０に追加する必要がある）。
【０１１７】
［構成例ＥＸ３＿５］
上述の構成例ＥＸ３＿１に係るスイッチ回路３１０（図１８）において、ブートノードＢＴ＿Ｘ及びＢＴ＿Ｙ間の電流の流れる向きが定まっている場合には、スイッチ３１１及び３１２の一方をダイオードに置換しても良い。当該置換が適用された、構成例ＥＸ３＿５に係るスイッチ回路３５０を図２２に示す。スイッチ回路３５０をスイッチ回路１３０又は２３０として用いることができる。スイッチ回路３５０は、ブートノードＢＴ＿Ｙを含むＤＣ／ＤＣコンバータにて常時スイッチング制御が行われる場合（即ち、図１の降圧コンバータ１２０にて常時降圧スイッチング制御ＳＣ２が行われる場合、又は、図１０の降圧コンバータ２２０にて常時降圧スイッチング制御ＳＣ４が行われる場合）に、用いられる。
【０１１８】
スイッチ回路３５０は、ブートノードＢＴ＿Ｘ及びＢＴ＿Ｙ間に設けられ且つ互いに直列に接続されたスイッチ（スイッチング素子）３５１及びダイオード３５２と、第１ハイサイドトランジスタのオン区間の全部又は一部においてスイッチ３５１をオン状態とするスイッチ制御部３５３と、を備える。スイッチ制御部３５３は、少なくとも第１ハイサイドトランジスタのオフ区間ではスイッチ３５１をオフ状態とする。
【０１１９】
ダイオード３５２は、スイッチ３５１がオンであるときにブートノードＢＴ＿ＹからブートノードＢＴ＿Ｘに向けて電流が流れ得るように、ノードＢＴ＿Ｘ及びＢＴ＿Ｙ間に挿入される。図２２では、ダイオード３５２のアノードがノードＢＴ＿Ｙに接続され且つダイオード３５２のカソードとノードＢＴ＿Ｘとの間にスイッチ３５１が挿入されているが、スイッチ３５１とダイオード３５２との配置位置を逆にしても良い。何れにせよ、スイッチ３５１がオンであるときに、ノードＢＴ＿ＹからノードＢＴ＿Ｘに向けてスイッチ３５１を介し電力が供給されることになる。
【０１２０】
［構成例ＥＸ３＿６］
図２３に構成例ＥＸ３＿６に係るスイッチ回路３６０を示す。スイッチ回路３６０をスイッチ回路１３０又は２３０として用いることができる。スイッチ回路３６０は図２２のスイッチ回路３５０の例に相当する。スイッチ回路３６０は、図２２のスイッチ３５１、ダイオード３５２及びスイッチ制御部３５３の例としてのトランジスタ３６１、ダイオード３６２及びインバータ回路３６３を備える。トランジスタ３６１はＰチャネル型のＭＯＳＦＥＴとして構成されている。
【０１２１】
トランジスタ３６１のドレインはブートノードＢＴ＿Ｘに接続され、トランジスタ３６１のソースはダイオード３６２のカソードに接続され、ダイオード３６２のアノードはブートノードＢＴ＿Ｙに接続される。インバータ回路３６３はゲート電圧ＨＧ＿Ｘを反転した電圧信号をトランジスタ３６１のゲートに供給し、これによってゲート電圧ＨＧ＿Ｘがハイレベル、ローレベルであるときにトランジスタ３６１を夫々オン状態、オフ状態とする。
【０１２２】
＜＜第４実施形態＞＞
本発明の第４実施形態を説明する。電源回路内に２つのＤＣ／ＤＣコンバータを設ける例を上述したが、本発明に係る電源回路内に３以上のＤＣ／ＤＣコンバータが設けられていても良く、この場合であっても、上述のスイッチ回路を用いたブートノード間の導通／非導通制御が行われて良い。
【０１２３】
２以上の任意の整数ｎを用いて一般化すると、以下のような構成が採用されて良い。電源回路内の第１〜第ｎチャネルのＤＣ／ＤＣコンバータの夫々が、図１の降圧コンバータ１１０若しくは１２０又は図１０の昇圧コンバータ２１０又は降圧コンバータ２２０と同等の構成を有しているものとする。この場合、第１〜第ｎチャネルのＤＣ／ＤＣコンバータにおけるｎ個のブートノードをスイッチ回路を介して接続しておき、第１〜第ｎチャネルのＤＣ／ＤＣコンバータにおけるハイサイドトランジスタが全てオン状態となる区間の全部又は一部において当該スイッチ回路を介しｎ個のブートノード間を導通させると良い。但し、これは、ブートノードの電圧を第１〜第ｎチャネルのＤＣ／ＤＣコンバータ間で共有できる場合に限られる。即ち、各チャネルのＤＣ／ＤＣコンバータでは出力ロー状態から出力ハイ状態に切り替わった直後にてブートノードの電圧が最大となるが、その最大の電圧値が、第１〜第ｎチャネルのＤＣ／ＤＣコンバータ間で実質的に互いに共通であるという第１条件を満たす必要がある。また、第１〜第ｎチャネルのＤＣ／ＤＣコンバータの内、１以上のＤＣ／ＤＣコンバータは常にスイッチング制御（昇圧スイッチング制御又は降圧スイッチング制御）を行っているという第２条件を満たす必要もある。
【０１２４】
例えば、図１０の昇圧コンバータ２１０、図１の降圧コンバータ１１０、図１の降圧コンバータ１２０を、第１〜第３チャネルのＤＣ／ＤＣコンバータとして備えた、図２４の電源回路４００を構成しても良い。電源回路４００においては、昇圧コンバータ２１０の出力電圧Ｖｏｕｔａが降圧コンバータ１１０及び１２０の入力電圧Ｖｉｎとして共通に入力される。電源回路４００に対して図１９の構成を準用すれば図２５のスイッチ回路４３０が形成され、スイッチ回路４３０を電源回路４００に設けておくことができる。
【０１２５】
図２５のスイッチ回路４３０は、Ｐチャネル型のＭＯＳＦＥＴにて形成されたトランジスタ４３１〜４３３と、インバータ回路４３４〜４３６と、を備える。昇圧コンバータ２１０のブートノードＢＴａ、降圧コンバータ１１０のブートノードＢＴ１、降圧コンバータ１２０のブートノードＢＴ２は、夫々、トランジスタ４３１、４３２、４３３のドレインに接続される（図１及び図１０も適宜参照）。トランジスタ４３１〜４３３の各ソースは互いに共通接続される。
【０１２６】
インバータ回路４３４はゲート電圧ＨＧａ（図１０参照）を反転した電圧信号をトランジスタ４３１のゲートに供給する。ゲート電圧ＨＧａがハイレベル、ローレベルであるとき、トランジスタ４３１は夫々オン状態、オフ状態となる。インバータ回路４３５はゲート電圧ＨＧ１（図１参照）を反転した電圧信号をトランジスタ４３２のゲートに供給する。ゲート電圧ＨＧ１がハイレベル、ローレベルであるとき、トランジスタ４３２は夫々オン状態、オフ状態となる。インバータ回路４３６はゲート電圧ＨＧ２（図１参照）を反転した電圧信号をトランジスタ４３６のゲートに供給する。ゲート電圧ＨＧ２がハイレベル、ローレベルであるとき、トランジスタ４３３は夫々オン状態、オフ状態となる。故に、スイッチ回路４３０を含む電源回路４００においては、昇圧コンバータ２１０並びに降圧コンバータ１１０及び１２０が全て出力ハイ状態であるときに限り（即ちハイサイドトランジスタ２１１Ｈ、１１１Ｈ及び１２１Ｈが全てオン状態であるときに限り；図１０及び図１参照）、ブートノードＢＴａ、ＢＴ１及びＢＴ２間が導通することになる。
【０１２７】
上述の第１条件及び第２条件を満たす限り、電源回路に３以上の降圧コンバータが含まれていても良いし、電源回路に２以上の昇圧コンバータが含まれていても良い。また上記“ｎ”の値は４以上であっても良い。
【０１２８】
＜＜第５実施形態＞＞
本発明の第５実施形態を説明する。上述の各実施形態に示された電源回路を、任意の装置に搭載することができ、任意の負荷に対する電源回路として利用できる。図２６に、自動車等の車両ＣＣに電源回路５００を搭載する構成例を示す。車両ＣＣには、所定の直流電圧を出力可能なバッテリＢＡＴが搭載されている。バッテリＢＡＴの出力電力を用いて、車両ＣＣのエンジン（不図示）の始動が行われると共に車両ＣＣに搭載された様々な電装品（ヘッドライト等）が駆動される。
【０１２９】
電源回路５００として、上述の何れかの実施形態に記載された電源回路を用いることができる。バッテリＢＡＴの出力電圧が電源回路５００に対する入力電圧として用いられる。例えば、図１０の電源回路２００が電源回路５００として用いられる場合を考える。この場合、バッテリＢＡＴの出力電圧が入力電圧Ｖｉｎａとして電源回路５００内の昇圧コンバータ２１０に入力され、電源回路５００内の降圧コンバータ２２０の出力電圧Ｖｏｕｔｂを、車両ＣＣに搭載される様々な負荷（例えば、エアーコンディショナ、ナビゲーション装置、表示機器、他の電源回路）に対して供給することができる。
【０１３０】
例として、電源回路５００において、昇圧コンバータ２１０の出力電圧Ｖｏｕｔａに対する目標電圧Ｖｔｇａは８．５Ｖであって且つ降圧コンバータ２２０の出力電圧Ｖｏｕｔｂに対する目標電圧Ｖｔｇｂは５．０Ｖであるとする。バッテリＢＡＴの出力電圧は基本的には１２Ｖ程度であり、バッテリＢＡＴの出力電圧が１２Ｖであるときには、昇圧コンバータ２１０にてハイサイド固定オン制御が行われ且つ降圧コンバータ２２０にて降圧スイッチング制御ＳＣ４が行われる。昇圧コンバータ２１０でのハイサイド固定オン制御を継続実行するためのブート電圧Ｖｂｔａの維持はスイッチ回路２３０を通じて実現される。一方、エンジンの始動時やアイドリングストップからの復帰時などにおいては、バッテリＢＡＴの出力電圧が一時的に例えば３Ｖ程度まで急激に低下することがあり、そのような低下が生じたときにも降圧コンバータ２２０の負荷に対する安定的な電圧供給が要望される。図１０の電源回路２００が電源回路５００として用いれば、バッテリＢＡＴの出力電圧が３Ｖにまで低下したとき、昇圧コンバータ２１０にて昇圧スイッチング制御ＳＣ３が実行されて降圧コンバータ２２０の入力電圧Ｖｉｎｂが８．５Ｖ近辺に維持されるため、上記要望に応えることができる。
【０１３１】
＜＜第６実施形態＞＞
本発明の第６実施形態を説明する。上述の任意の実施形態に示された電源回路（電源回路１００、２００、４００及び５００を含む）を半導体集積回路を用いて形成すると良く、当該半導体集積回路を収容した電子部品である電源ＩＣ６１０（電源用集積回路）の外観斜視図の例を、図２７に示す。ＩＣ６１０は、上記半導体集積回路を樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品（半導体装置）であり、電源回路を構成する各素子の一部又は全部がＩＣ６１０内において半導体により集積化されている。ＩＣ６１０の筐体には、ＩＣ６１０の外部に対して露出した外部端子が複数設けられている。尚、図２７に示される外部端子の数は例示に過ぎない（後述の図２８でも同様）。
【０１３２】
図２８はＩＣ６１０の概略平面図である。ここではＩＣ６１０が、ＱＦＮ（Dual Flatpack No-leaded）と称される筐体（パッケージ）を有している例を挙げる。この際、ＩＣ６１０は概略直方体形状の筐体を有し、当該筐体の裏面に相当する面の４辺の夫々に複数の外部端子が配列される（図２８は裏面側から見た平面図である）。その４辺は、互いに対向し合う第１辺及び第２辺を含み、第１辺に沿って外部端子ＴＢＴ１、ＴＨＧ１、ＴＳＷ１、ＴＬＧ１及びＴＧＮＤ１が設けられ、且つ、第２辺に沿って外部端子ＴＢＴ２、ＴＨＧ２、ＴＳＷ２、ＴＬＧ２及びＴＧＮＤ２が設けられている。ＩＣ６１０は、これらの計１０本の外部端子に加えて他の外部端子も有しうるが、以下では、特に必要の無い限り、これらの計１０本の外部端子にのみ注目する。尚、ＩＣ６１０の筐体の形態はＱＦＮに限定されず、ＤＦＮ（Dual Flatpack No-leaded）やＳＯＰ(Small Outline Package)など、任意であって良い。
【０１３３】
外部端子ＴＢＴ１、ＴＨＧ１、ＴＳＷ１、ＴＬＧ１及びＴＧＮＤ１は第１辺及び第２辺に平行な所定方向ＤＲに沿って、この順番で並んでおり、且つ、外部端子ＴＢＴ２、ＴＨＧ２、ＴＳＷ２、ＴＬＧ２及びＴＧＮＤ２も所定方向ＤＲに沿って、この順番で並んでいる。第１辺及び第２辺に平行な、ＩＣ６１０の中心軸ＡＸを対し、外部端子ＴＢＴ２、ＴＨＧ２、ＴＳＷ２、ＴＬＧ２、ＴＧＮＤ２の配置位置は、夫々、外部端子ＴＢＴ１、ＴＨＧ１、ＴＳＷ１、ＴＬＧ１、ＴＧＮＤ１の配置位置と線対称の関係にある。尚、図２８では、第１辺において、外部端子ＴＢＴ１と外部端子ＴＧＮＤ１との間に外部端子ＴＨＧ１、ＴＳＷ１及びＴＬＧ１以外の外部端子が存在していないが、他の１以上の外部端子が存在していても良い。第２辺についても同様である。また、第１辺において、外部端子ＴＢＴ１は第１辺の端部に配置されていても良いし、そうでなくても良い。外部端子ＴＧＮＤ１についても同様であり、第２辺の外部端子ＴＢＴ２及びＴＧＮＤ２についても同様である。
【０１３４】
図１の電源回路１００をＩＣ６１０を用いて構成する場合、符号１１２Ｈ、１１２Ｌ、１１３、１１４及びＤ１並びに符号１２２Ｈ、１２２Ｌ、１２３、１２４及びＤ２によって参照される各素子とスイッチ回路１３０とがＩＣ６１０内に形成される一方、符号１１１Ｈ、１１１Ｌ、１１５、Ｃ１、Ｌ１及びＣｏｕｔ１並びに符号１２１Ｈ、１２１Ｌ、１２５、Ｃ２、Ｌ２及びＣｏｕｔ２によって参照される各素子がＩＣ６１０外に設けられてＩＣ６１０に対し外付け接続される。この場合、ノードＢＴ１、ＳＷ１、ＢＴ２、ＳＷ２が、夫々、外部端子ＴＢＴ１、ＴＳＷ１、ＴＢＴ２、ＴＳＷ２に接続され、ドライバ１１２Ｈ、１１２Ｌ、１２２Ｈ、１２２Ｌの出力電圧（ＨＧ１、ＬＧ１、ＨＧ２、ＬＧ２）が加わるノードが、夫々、外部端子ＴＨＧ１、ＴＬＧ１、ＴＨＧ２、ＴＬＧ２に接続され、電源回路１００のグランド電位が外部端子ＴＧＮＤ１及びＴＧＮＤ２に与えられる。尚、この際、ＩＣ６１０内において、ブートストラップ用ダイオードＤ１及びＤ２はブートストラップ用トランジスタＭ１及びＭ２に置換され得る（図９（ａ）及び（ｂ）参照）。
【０１３５】
図１０の電源回路２００をＩＣ６１０を用いて構成する場合、符号２１２Ｈ、２１２Ｌ、２１３、２１４及びＤａ並びに符号２２２Ｈ、２２２Ｌ、２２３、２２４及びＤｂによって参照される各素子とスイッチ回路２３０とがＩＣ６１０内に形成される一方、符号２１１Ｈ、２１１Ｌ、２１５、Ｃａ、Ｌａ及びＣｏｕｔａ並びに符号２２１Ｈ、２２１Ｌ、２２５、Ｃｂ、Ｌｂ及びＣｏｕｔｂによって参照される各素子がＩＣ６１０外に設けられてＩＣ６１０に対し外付け接続される。この場合、ノードＢＴａ、ＳＷａ、ＢＴｂ、ＳＷｂが、夫々、外部端子ＴＢＴ１、ＴＳＷ１、ＴＢＴ２、ＴＳＷ２に接続され、ドライバ２１２Ｈ、２１２Ｌ、２２２Ｈ、２２２Ｌの出力電圧（ＨＧａ、ＬＧａ、ＨＧｂ、ＬＧｂ）が加わるノードが、夫々、外部端子ＴＨＧ１、ＴＬＧ１、ＴＨＧ２、ＴＬＧ２に接続され、電源回路２００のグランド電位が外部端子ＴＧＮＤ１及びＴＧＮＤ２に与えられる。尚、この際、ＩＣ６１０内において、ブートストラップ用ダイオードＤａ及びＤｂはブートストラップ用トランジスタＭａ及びＭｂに置換され得る（図１６（ａ）及び（ｂ）参照）。
【０１３６】
図２９にＩＣ６１０におけるレイアウトの例を示す。ＩＣ６１０における半導体集積回路は、説明の簡略化のため二次元で考えると、概略長方形（正方形を含む）の外形内に分散配置されており、当該長方形における互いに対向し合う２つの辺の付近に外部端子に接続するためのパッドが形成されている。この２つの辺の内、一方は上記第１辺に対応し、他方は上記第２辺に対応する。第１辺の近傍に所定方向ＤＲに沿ってパッドＰＡＤＢＴ１、ＰＡＤＨＧ１、ＰＡＤＳＷ１、ＰＡＤＬＧ１及びＰＡＤＧＮＤ１が、この順番で並んで配置され、第２辺の近傍に所定方向ＤＲに沿ってパッドＰＡＤＢＴ２、ＰＡＤＨＧ２、ＰＡＤＳＷ２、ＰＡＤＬＧ２及びＰＡＤＧＮＤ２が、この順番で並んで配置される。パッドＰＡＤＢＴ１、ＰＡＤＨＧ１、ＰＡＤＳＷ１、ＰＡＤＬＧ１及びＰＡＤＧＮＤ１において、パッドＰＡＤＢＴ１及びＰＡＤＨＧ１間の間隔は、他の隣接する２つのパッド間の間隔よりも長くて良い。同様に、パッドＰＡＤＢＴ２、ＰＡＤＨＧ２、ＰＡＤＳＷ２、ＰＡＤＬＧ２及びＰＡＤＧＮＤ２において、パッドＰＡＤＢＴ２及びＰＡＤＨＧ２間の間隔は、他の隣接する２つのパッド間の間隔よりも長くて良い。所定方向ＤＲに沿ったＩＣ６１０の中心軸ＡＸを対し、パッドＰＡＤＢＴ１、ＰＡＤＨＧ１、ＰＡＤＳＷ１、ＰＡＤＬＧ１及びＰＡＤＧＮＤ１の配置位置は、夫々、パッドＰＡＤＢＴ２、ＰＡＤＨＧ２、ＰＡＤＳＷ２、ＰＡＤＬＧ２及びＰＡＤＧＮＤ２の配置位置と線対称の関係にある。
【０１３７】
パッドＰＡＤＢＴ１、ＰＡＤＨＧ１、ＰＡＤＳＷ１、ＰＡＤＬＧ１、ＰＡＤＧＮＤ１、ＰＡＤＢＴ２、ＰＡＤＨＧ２、ＰＡＤＳＷ２、ＰＡＤＬＧ２、ＰＡＤＧＮＤ２が、夫々、ワイヤボンディングを利用して、外部端子ＴＢＴ１、ＴＨＧ１、ＴＳＷ１、ＴＬＧ１、ＴＧＮＤ１、ＴＢＴ２、ＴＨＧ２、ＴＳＷ２、ＴＬＧ２、ＴＧＮＤ２に接続される。
【０１３８】
便宜上、パッドＰＡＤＢＴ１、ＰＡＤＨＧ１、ＰＡＤＳＷ１、ＰＡＤＬＧ１及びＰＡＤＧＮＤ１を第１パッド群と称し、パッドＰＡＤＢＴ２、ＰＡＤＨＧ２、ＰＡＤＳＷ２、ＰＡＤＬＧ２及びＰＡＤＧＮＤ２を第２パッド群と称する。図２９において、領域６３１及び６５１は第１パッド群と中心軸ＡＸとの間に位置する領域であり、領域６３２及び６５２は第２パッド群と中心軸ＡＸとの間に位置する領域である。また、領域６５１は第１パッド群と領域６３１との間に位置し、領域６５２は第２パッド群と領域６３２との間に位置する。配線６５３は領域６５１及び６５２間を接続する配線である。
【０１３９】
図１の電源回路１００をＩＣ６１０を用いて構成する場合、ドライバ１１２Ｈ及び１１２Ｌ、レベルシフタ１１４並びに制御回路１１３が第１パッド群と中心軸ＡＸとの間に形成され、ドライバ１２２Ｈ及び１２２Ｌ、レベルシフタ１２４並びに制御回路１２３が第２パッド群と中心軸ＡＸとの間に形成される。この場合において、領域６３１、６３２に、夫々、制御回路１１３、１２３が形成され、且つ、領域６５１、６５２に、夫々、スイッチＱ１、Ｑ２が形成され（より具体的には例えば、領域６５１、６５２に、夫々、図１９のトランジスタ３２１、３２２が形成され）、スイッチＱ１及びＱ２が配線６５３にて接続されることになる。
【０１４０】
図１０の電源回路２００をＩＣ６１０を用いて構成する場合、ドライバ２１２Ｈ及び２１２Ｌ、レベルシフタ２１４並びに制御回路２１３が第１パッド群と中心軸ＡＸとの間に形成され、ドライバ２２２Ｈ及び２２２Ｌ、レベルシフタ２２４並びに制御回路２２３が第２パッド群と中心軸ＡＸとの間に形成される。この場合において、領域６３１、６３２に、夫々、制御回路２１３、２２３が形成され、且つ、領域６５１、６５２に、夫々、スイッチＱａ、Ｑｂが形成され（より具体的には例えば、領域６５１、６５２に、夫々、図１９のトランジスタ３２１、３２２が形成され）、スイッチＱａ及びＱｂが配線６５３にて接続されることになる。
【０１４１】
＜＜第７実施形態＞＞
本発明の第７実施形態を説明する。第７実施形態では、第１〜第６実施形態に対する幾つかの変形技術等を説明する。
【０１４２】
ＩＣ６１０を用いて電源回路を構成する方法を上述したが、複数のディスクリート部品を用いてＩＣ６１０内の回路と同等の回路を構成するようにしても良い。ＩＣ６１０内に含まれるものとして上述した任意の幾つかの素子（例えば充電用素子）は、ＩＣ６１０外に設けられてＩＣ６１０に外付け接続されても良い。逆に、ＩＣ６１０外に設けられるものとして上述した幾つかの素子（例えばハイサイドトランジスタ及びローサイドトランジスタ）を、ＩＣ６１０内に設けるようにしても良い。
【０１４３】
任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。
【０１４４】
また、上述の主旨を損なわない形で、幾つかのＦＥＴの型をＮチャネル型及びＰチャネル型間で入れ替える変形も可能である。
【０１４５】
上述の各トランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述されたトランジスタを、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
【０１４６】
＜＜発明の考察＞＞
上述の各実施形態にて具体化された本発明について考察する。
【０１４７】
本発明の一側面に係る電源ＩＣは（図１及び図１０参照）、互いに直列接続された第１ハイサイドトランジスタ（１１１Ｈ、２１１Ｈ）及び第１ローサイドトランジスタ（１１１Ｌ、２１１Ｌ）を用いて直流−直流変換を行う第１コンバータ（１１０、２１０）と、互いに直列接続された第２ハイサイドトランジスタ（１２１Ｈ、２２１Ｈ）及び第２ローサイドトランジスタ（１２１Ｌ、２２１Ｌ）及を用いて直流−直流変換を行う第２コンバータ（１２０、２２０）と、を備えた電源回路を形成するための電源ＩＣ（６１０）であって、前記第１コンバータの構成要素として、前記第１ハイサイドトランジスタのゲートを駆動する第１ハイサイドドライバ（１１２Ｈ、２１２Ｈ）と、前記第１ローサイドトランジスタのゲートを駆動する第１ローサイドドライバ（１１２Ｌ、２１２Ｌ）と、前記第１ハイサイドドライバ及び前記第１ローサイドドライバを用いて前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタのオン／オフ状態を制御する第１制御回路（１１３、２１３）と、前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタ間の接続ノードである第１スイッチノードに対し第１コンデンサを介して接続され、前記第１ハイサイドドライバでの高電位側の電源電圧として機能する第１ブート電圧が加わる第１ブートノード（ＢＴ１、ＢＴａ）と、を備えるとともに、前記第２コンバータの構成要素として、前記第２ハイサイドトランジスタのゲートを駆動する第２ハイサイドドライバ（１２２Ｈ、２２２Ｈ）と、前記第２ローサイドトランジスタのゲートを駆動する第２ローサイドドライバ（１２２Ｌ、２２２Ｌ）と、前記第２ハイサイドドライバ及び前記第２ローサイドドライバを用いて前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタのオン／オフ状態を制御する第２制御回路（１２３、２２３）と、前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタ間の接続ノードである第２スイッチノードに対し第２コンデンサを介して接続され、前記第２ハイサイドドライバでの高電位側の電源電圧として機能する第２ブート電圧が加わる第２ブートノード（ＢＴ２、ＢＴｂ）と、を備え、前記第１ハイサイドトランジスタ及び前記第２ハイサイドトランジスタの双方がオンとされる両オン区間の全部又は一部において、前記第１ブートノードと前記第２ブートノードとを導通させるスイッチ回路（１３０、２３０）を更に備えることを特徴とする。
【０１４８】
これにより、第１及び第２ブートノードの内、一方の電位が低下してきたとしても、スイッチ回路を通じて他方のブートノードから一方のブートノードに向けて電力を供給することが可能となり、ハイサイドトランジスタのゲート駆動用電圧を確保することが可能となる。
【０１４９】
具体的には例えば（図１参照）、前記電源ＩＣにおいて、前記第１コンバータは、入力電圧（Ｖｉｎ）から第１出力電圧（Ｖｏｕｔ１）を得る第１降圧コンバータ（１１０）であって、前記第２コンバータは、前記入力電圧から第２出力電圧（Ｖｏｕｔ２）を得る第２降圧コンバータ（１２０）であり、前記第１スイッチノード（ＳＷ１）は、前記第１出力電圧が加わる第１出力電圧印加端子（１５３）に対し第１インダクタ（Ｌ１）を介して接続され、前記第２スイッチノード（ＳＷ２）は、前記第２出力電圧が加わる第２出力電圧印加端子（１５４）に対し第２インダクタ（Ｌ２）を介して接続され、前記第１ハイサイドトランジスタ（１１１Ｈ）及び前記第１ローサイドトランジスタ（１１１Ｌ）の直列回路、並びに、前記第２ハイサイドトランジスタ（１２１Ｈ）及び前記第２ローサイドトランジスタ（１２１Ｌ）の直列回路に対し、夫々、前記入力電圧が印加されて良い。
【０１５０】
或いは例えば（図１０参照）、前記電源ＩＣにおいて、前記第１コンバータは、第１入力電圧（Ｖｉｎａ）から第１出力電圧（Ｖｏｕｔａ）を得る昇圧コンバータ（２１０）であって、前記第２コンバータは、前記第１出力電圧を第２入力電圧（Ｖｉｎｂ）として用いて前記第２入力電圧から第２出力電圧（Ｖｏｕｔｂ）を得る降圧コンバータ（２２０）であり、前記第１スイッチノード（ＳＷａ）は、前記第１入力電圧が加わる第１入力電圧印加端子（２５１）に対し第１インダクタ（Ｌａ）を介して接続され、前記第２スイッチノード（ＳＷｂ）は、前記第２出力電圧が加わる第２出力電圧印加端子（２５３）に対し第２インダクタ（Ｌｂ）を介して接続され、前記第１ハイサイドトランジスタ（２１１Ｈ）は、前記第１出力電圧が生じる出力ノード（ＯＵＴａ）と前記第１スイッチノード（ＳＷａ）との間に設けられ、前記第２ハイサイドトランジスタ（２２１Ｈ）は、前記出力ノードと前記第２スイッチノード（ＳＷｂ）との間に設けられて良い。
【０１５１】
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
【符号の説明】
【０１５２】
１００、２００、４００、５００  電源回路
６１０  電源ＩＣ
１１１Ｈ、１２１Ｈ、２１１Ｈ、２２１Ｈ  ハイサイドトランジスタ
１１１Ｌ、１２１Ｌ、２１１Ｌ、２２１Ｌ  ローサイドトランジスタ
１１２Ｈ、１２２Ｈ、２１２Ｈ、２２２Ｈ  ハイサイドドライバ
１１２Ｌ、１２２Ｌ、２１２Ｌ、２２２Ｌ  ローサイドドライバ
１１４、１２４、２１３、２２３  制御回路
１３０、２３０  スイッチ回路
ＳＷ１、ＳＷ２、ＳＷａ、ＳＷｂ  スイッチノード
ＢＴ１、ＢＴ２、ＢＴａ、ＢＴｂ  ブートノード
【図１】
2020078203.tif 000003
【図２】
2020078203.tif 000004
【図３】
2020078203.tif 000005
【図４】
2020078203.tif 000006
【図５】
2020078203.tif 000007
【図６】
2020078203.tif 000008
【図７】
2020078203.tif 000009
【図８】
2020078203.tif 000010
【図９】
2020078203.tif 000011
【図１０】
2020078203.tif 000012
【図１１】
2020078203.tif 000013
【図１２】
2020078203.tif 000014
【図１３】
2020078203.tif 000015
【図１４】
2020078203.tif 000016
【図１５】
2020078203.tif 000017
【図１６】
2020078203.tif 000018
【図１７】
2020078203.tif 000019
【図１８】
2020078203.tif 000020
【図１９】
2020078203.tif 000021
【図２０】
2020078203.tif 000022
【図２１】
2020078203.tif 000023
【図２２】
2020078203.tif 000024
【図２３】
2020078203.tif 000025
【図２４】
2020078203.tif 000026
【図２５】
2020078203.tif 000027
【図２６】
2020078203.tif 000028
【図２７】
2020078203.tif 000029
【図２８】
2020078203.tif 000030
【図２９】
2020078203.tif 000031
【図３０】
2020078203.tif 000032