(57)【要約】【課題】信頼性を向上させることが可能な半導体装置、表示装置および半導体装置の製造方法を提供する。【解決手段】  酸化物半導体材料を含むとともに、選択的な領域にチャネル領域を有する半導体膜と、前記チャネル領域に対向するゲート電極と、酸化シリコンを含むとともに前記ゲート電極と前記半導体膜との間に設けられた第１ゲート絶縁膜と、前記酸化シリコンを含むとともに前記第１ゲート絶縁膜と前記ゲート電極との間に設けられ、かつ、前記第１ゲート絶縁膜の酸素の含有率よりも低い酸素の含有率を有する第２ゲート絶縁膜とを備えた半導体装置。【選択図】図１
2020136506.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体材料を含むとともに、選択的な領域にチャネル領域を有する半導体膜と、
前記チャネル領域に対向するゲート電極と、
酸化シリコンを含むとともに前記ゲート電極と前記半導体膜との間に設けられた第１ゲート絶縁膜と、
前記酸化シリコンを含むとともに前記第１ゲート絶縁膜と前記ゲート電極との間に設けられ、かつ、前記第１ゲート絶縁膜の酸素の含有率よりも低い酸素の含有率を有する第２ゲート絶縁膜と
を備えた半導体装置。
【請求項２】
前記第１ゲート絶縁膜に含まれる前記酸化シリコンの酸素価数は、前記第２ゲート絶縁膜に含まれる前記酸化シリコンの酸素価数よりも大きい
請求項１に記載の半導体装置。
【請求項３】
前記第１ゲート絶縁膜の膜密度は、前記第２ゲート絶縁膜の膜密度よりも高くなっている
請求項１に記載の半導体装置。
【請求項４】
前記第１ゲート絶縁膜は前記半導体膜に接している
請求項１に記載の半導体装置。
【請求項５】
前記第１ゲート絶縁膜の厚みは、前記第２ゲート絶縁膜の厚みよりも小さい
請求項１に記載の半導体装置。
【請求項６】
前記第１ゲート絶縁膜の厚みは４０ｎｍ以下である
請求項１に記載の半導体装置。
【請求項７】
更に、基板を有し、
前記基板上、前記半導体膜、前記第１ゲート絶縁膜、前記第２ゲート絶縁膜および前記ゲート電極がこの順に設けられている
請求項１に記載の半導体装置。
【請求項８】
前記半導体膜は、更に、前記チャネル領域よりも電気抵抗の低い低抵抗領域を有し、
前記第１ゲート絶縁膜および前記第２ゲート絶縁膜は、前記半導体膜の前記チャネル領域および前記低抵抗領域のうち、前記チャネル領域に対向する位置に選択的に設けられている
請求項１に記載の半導体装置。
【請求項９】
更に、前記半導体膜の前記低抵抗領域に接する金属酸化膜を有する
請求項８に記載の半導体装置。
【請求項１０】
前記第１ゲート絶縁膜、前記第２ゲート絶縁膜および前記ゲート電極は、互いに同じ平面形状を有する
請求項１に記載の半導体装置。
【請求項１１】
前記半導体膜は、インジウム、ガリウムおよび亜鉛を含む
請求項１に記載の半導体装置。
【請求項１２】
酸化物半導体材料を含むとともに、選択的な領域にチャネル領域を有する半導体膜と、
前記チャネル領域に対向するゲート電極と、
酸化シリコンを含むとともに前記ゲート電極と前記半導体膜との間に設けられた第１ゲート絶縁膜と、
前記酸化シリコンを含むとともに前記第１ゲート絶縁膜と前記ゲート電極との間に設けられ、かつ、前記第１ゲート絶縁膜の膜密度よりも低い膜密度を有する第２ゲート絶縁膜と
を備えた半導体装置。
【請求項１３】
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
酸化物半導体材料を含むとともに、選択的な領域にチャネル領域を有する半導体膜と、
前記チャネル領域に対向するゲート電極と、
酸化シリコンを含むとともに前記ゲート電極と前記半導体膜との間に設けられた第１ゲート絶縁膜と、
前記酸化シリコンを含むとともに前記第１ゲート絶縁膜と前記ゲート電極との間に設けられ、かつ、前記第１ゲート絶縁膜の酸素の含有率よりも低い酸素の含有率を有する第２ゲート絶縁膜とを含む
表示装置。
【請求項１４】
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
酸化物半導体材料を含むとともに、選択的な領域にチャネル領域を有する半導体膜と、
前記チャネル領域に対向するゲート電極と、
酸化シリコンを含むとともに前記ゲート電極と前記半導体膜との間に設けられた第１ゲート絶縁膜と、
前記酸化シリコンを含むとともに前記第１ゲート絶縁膜と前記ゲート電極との間に設けられ、かつ、前記第１ゲート絶縁膜の膜密度よりも低い膜密度を有する第２ゲート絶縁膜とを含む
表示装置。
【請求項１５】
酸化物半導体材料を含む半導体膜を形成し、
所定の割合でシランを含むガスを用い、前記半導体膜上に、酸化シリコンを含む第１絶縁膜を形成し、
前記第１絶縁膜を形成する際に用いた前記シランの割合よりも高い割合で前記シランを含むガスを用い、前記第１絶縁膜上に、前記酸化シリコンを含む第２絶縁膜を形成し、
前記第２絶縁膜上に導電膜を形成し、
前記導電膜をパターニングして、前記半導体膜のチャネル領域に対向するゲート電極を形成する
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、酸化物半導体材料を用いた半導体装置およびその製造方法、並びにこの半導体装置を含む表示装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等を含む半導体装置は、表示装置および撮像装置等に適用される。例えば、酸化物半導体材料を用いた半導体装置の開発が進められている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１７５０２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような半導体装置では、信頼性を向上させることが望まれている。
【０００５】
信頼性を向上させることが可能な半導体装置、表示装置および半導体装置の製造方法を提供することが望ましい。
【課題を解決するための手段】
【０００６】
本技術の一実施の形態に係る半導体装置（１）は、酸化物半導体材料を含むとともに、選択的な領域にチャネル領域を有する半導体膜と、チャネル領域に対向するゲート電極と、酸化シリコンを含むとともにゲート電極と半導体膜との間に設けられた第１ゲート絶縁膜と、酸化シリコンを含むとともに第１ゲート絶縁膜とゲート電極との間に設けられ、かつ、第１ゲート絶縁膜の酸素の含有率よりも低い酸素の含有率を有する第２ゲート絶縁膜とを備えたものである。
【０００７】
本技術の一実施の形態に係る表示装置（１）は、表示素子および表示素子を駆動する半導体装置を備え、半導体装置は、酸化物半導体材料を含むとともに、選択的な領域にチャネル領域を有する半導体膜と、チャネル領域に対向するゲート電極と、酸化シリコンを含むとともにゲート電極と半導体膜との間に設けられた第１ゲート絶縁膜と、酸化シリコンを含むとともに第１ゲート絶縁膜とゲート電極との間に設けられ、かつ、第１ゲート絶縁膜の酸素の含有率よりも低い酸素の含有率を有する第２ゲート絶縁膜とを含むものである。
【０００８】
本技術の一実施の形態に係る半導体装置（１）および表示装置（１）では、半導体膜側から、第１ゲート絶縁膜と、第１ゲート絶縁膜の酸素の含有率よりも低い酸素の含有率を有する第２ゲート絶縁膜とがこの順に設けられている。換言すれば、第１ゲート絶縁膜および第２ゲート絶縁膜のうち、半導体膜側に配置された第１ゲート絶縁膜の酸素の含有率が、第２ゲート絶縁膜の酸素の含有率よりも高くなっている。これにより、第１ゲート絶縁膜の膜密度が第２ゲート絶縁膜の膜密度よりも高くなり、半導体膜と第１ゲート絶縁膜との間に良好な界面が形成される。
【０００９】
本技術の一実施の形態に係る半導体装置（２）は、酸化物半導体材料を含むとともに、選択的な領域にチャネル領域を有する半導体膜と、チャネル領域に対向するゲート電極と、酸化シリコンを含むとともにゲート電極と半導体膜との間に設けられた第１ゲート絶縁膜と、酸化シリコンを含むとともに第１ゲート絶縁膜とゲート電極との間に設けられ、かつ、第１ゲート絶縁膜の膜密度よりも低い膜密度を有する第２ゲート絶縁膜とを備えたものである。
【００１０】
本技術の一実施の形態に係る表示装置（２）は、表示素子および表示素子を駆動する半導体装置を備え、半導体装置は、酸化物半導体材料を含むとともに、選択的な領域にチャネル領域を有する半導体膜と、チャネル領域に対向するゲート電極と、酸化シリコンを含むとともにゲート電極と半導体膜との間に設けられた第１ゲート絶縁膜と、酸化シリコンを含むとともに第１ゲート絶縁膜とゲート電極との間に設けられ、かつ、第１ゲート絶縁膜の膜密度よりも低い膜密度を有する第２ゲート絶縁膜とを含むものである。
【００１１】
本技術の一実施の形態に係る半導体装置（２）および表示装置（２）では、半導体膜側から、第１ゲート絶縁膜と、第１ゲート絶縁膜の膜密度よりも低い膜密度を有する第２ゲート絶縁膜とがこの順に設けられている。換言すれば、第１ゲート絶縁膜および第２ゲート絶縁膜のうち、半導体膜側に配置された第１ゲート絶縁膜の膜密度が、第２ゲート絶縁膜の膜密度よりも高くなっている。これにより、半導体膜と第１ゲート絶縁膜との間に良好な界面が形成される。
【００１２】
本技術の一実施の形態に係る半導体装置の製造方法は、酸化物半導体材料を含む半導体膜を形成し、所定の割合でシランを含むガスを用い、半導体膜上に、酸化シリコンを含む第１絶縁膜を形成し、第１絶縁膜を形成する際に用いたシランの割合よりも高い割合でシランを含むガスを用い、第１絶縁膜上に、酸化シリコンを含む第２絶縁膜を形成し、第２絶縁膜上に導電膜を形成し、導電膜をパターニングして、半導体膜のチャネル領域に対向するゲート電極を形成するものである。
【００１３】
本技術の一実施の形態に係る半導体装置の製造方法では、半導体膜上に、所定の割合でシランを含むガスを用いて第１絶縁膜を形成し、この第１絶縁膜上に、より高い割合でシランを含むガスを用いて第２絶縁膜を形成する。これにより、第１絶縁膜の膜密度は、第２絶縁膜の膜密度よりも高くなり、半導体膜と第１絶縁膜との間に良好な界面が形成される。
【発明の効果】
【００１４】
本技術の一実施の形態に係る半導体装置（１）（２）、表示装置（１）（２）および半導体装置の製造方法によれば、半導体膜と第１ゲート絶縁膜（または第１絶縁膜）との間に良好な界面を形成するようにしたので、特性の劣化が抑えられる。よって、信頼性を向上させることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【００１５】
【図１】本技術の一実施の形態に係る半導体装置の要部の構成を表す断面模式図である。
【図２Ａ】図１に示した半導体装置の製造方法の一工程を表す断面模式図である。
【図２Ｂ】図２Ａに続く工程を表す断面模式図である。
【図２Ｃ】図２Ｂに続く工程を表す断面模式図である。
【図３】酸化シリコン膜を形成する際に用いるガスでのシランの割合と、膜密度との関係を表す図である。
【図４】比較例に係る半導体装置の要部の構成を表す断面模式図である。
【図５Ａ】図４に示した半導体装置のドレイン電流劣化量を表す図である。
【図５Ｂ】図１に示した半導体装置のドレイン電流劣化量を表す図である。
【図６】図１に示した第１ゲート絶縁膜の厚みと、閾値電圧Ｖｔｈとの関係を表す図である。
【図７】図１等に示したトランジスタを適用した表示装置の機能構成を表すブロック図である。
【図８】図１等に示したトランジスタを適用した撮像装置の構成を表すブロック図である。
【図９】電子機器の構成を表すブロック図である。
【発明を実施するための形態】
【００１６】
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（第１ゲート絶縁膜および第２ゲート絶縁膜を有する半導体装置）
２．適用例１（表示装置および撮像装置の例）
３．適用例２（電子機器の例）
【００１７】
＜実施の形態＞
［構成］
図１は、本技術の一実施の形態に係る半導体装置（半導体装置１）の要部の断面構成を模式的に表したものである。この半導体装置１は、基板１１上に、ＵＣ（Under Coat）膜１２、半導体膜１３、ゲート絶縁膜１４、ゲート電極１５、金属酸化膜１６、層間絶縁膜１７および一対のソース・ドレイン電極１８−１，１８−２をこの順に有している。即ち、この半導体装置１は、トップゲート型の薄膜トランジスタを含んでいる。半導体装置１は、例えば、表示装置および撮像装置（後述の図７の表示装置２Ａおよび図８の撮像装置２Ｂ）等の駆動素子に用いられる。
【００１８】
半導体膜１３のうち、ゲート電極１５と対向する領域は、薄膜トランジスタのチャネル領域１３ａであり、このチャネル領域１３ａに隣接してチャネル領域１３ａよりも電気抵抗の低い低抵抗領域１３ｂが設けられている。即ち、半導体装置１はセルフアライン構造の薄膜トランジスタを含んでいる。
【００１９】
一対のソース・ドレイン電極１８−１，１８−２は、層間絶縁膜１７および金属酸化膜１６に設けられた接続孔Ｈ１，Ｈ２を介して半導体膜１３（より具体的には、低抵抗領域１３ｂ）に接続されている。以下、半導体装置１の各部について説明する。
【００２０】
基板１１は、例えば、ガラス，石英およびシリコンなどから構成されている。あるいは、基板１１は、例えば、ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＣ（ポリカーボネート）またはＰＥＮ（ポリエチレンナフタレート）などの樹脂材料から構成されていてもよい。この他にも、ステンレス鋼（ＳＵＳ）などの金属板に絶縁材料を成膜したものを基板１１に用いることもできる。
【００２１】
ＵＣ膜１２は、基板１１から、上層に例えばナトリウムイオン等の物質が移動するのを防ぐためのものであり、窒化シリコン（ＳｉＮ）膜および酸化シリコン（ＳｉＯ）膜等の絶縁材料により構成されている。例えば、ＵＣ膜１２では、基板１１に近い位置から順にＵＣ膜１２ＡおよびＵＣ膜１２Ｂがこの順に積層されていてもよい。例えば、ＵＣ膜１２Ａは厚み（Ｚ軸方向の大きさ）５０ｎｍの窒化シリコン（ＳｉＮ）膜、ＵＣ膜１２Ｂは厚み１００ｎｍの酸化シリコン（ＳｉＯ）膜により構成されている。ＵＣ膜１２は、例えば、基板１１全面にわたって設けられている。
【００２２】
半導体膜１３は、ＵＣ膜１２上の選択的な領域に、所定の方向（例えばＸ軸方向）に延在して設けられている。半導体膜１３は、例えば、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），チタン（Ｔｉ）およびニオブ（Ｎｂ）のうちの少なくとも１種の元素の酸化物を主成分として含む酸化物半導体から構成されている。例えば、半導体膜１３は、インジウム、ガリウムおよび亜鉛を含む酸化インジウムガリウム亜鉛（ＩＧＺＯ：ＩｎＧａＺｎＯ）により構成されている。半導体膜１３は、酸化インジウムスズ亜鉛（ＩＴＺＯ），酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ）および酸化インジウム（ＩｎＯ）等により構成されていてもよい。半導体膜１３の厚みは、例えば１０ｎｍ〜３００ｎｍであり、６０ｎｍ以下であることが好ましい。半導体膜１３の厚みを薄くすることにより、半導体中に含まれる欠陥の絶対量が減少し、しきい値電圧の負シフトが抑えられる。したがって、オンオフ比の高い、優れたトランジスタ特性を実現することができる。また、半導体膜１３の成膜に要する時間が短縮されるので、生産性を向上させることができる。
【００２３】
半導体膜１３の低抵抗領域１３ｂは、チャネル領域１３ａの両側に設けられている。一方の低抵抗領域１３ｂにはソース・ドレイン電極１８−１が接続され、他方の低抵抗領域１３ｂにはソース・ドレイン電極１８−２が接続されている。
【００２４】
半導体膜１３（チャネル領域１３ａ）とゲート電極１５との間に設けられたゲート絶縁膜１４は、例えば、半導体膜１３のうち、チャネル領域１３ａに対向する領域に選択的に設けられ、平面（図１のＸＹ平面）視でゲート電極１５と同一形状を有している。このような形状のゲート絶縁膜１４により、セルフアライン構造の薄膜トランジスタが実現される。ゲート絶縁膜１４の厚みは、例えば、１００ｎｍ以上であることが好ましい。これにより、十分な耐圧性を保持することが可能となる。
【００２５】
本実施の形態では、このゲート絶縁膜１４が、第１ゲート絶縁膜１４Ａおよび第２ゲート絶縁膜１４Ｂを含む積層膜により構成されている。半導体膜１３側から第１ゲート絶縁膜１４Ａおよび第２ゲート絶縁膜１４Ｂがこの順に設けられている。第１ゲート絶縁膜１４Ａおよび第２ゲート絶縁膜１４Ｂはともに、主成分として酸化シリコン（ＳｉＯ）を含んでおり、第２ゲート絶縁膜１４Ｂの酸素（Ｏ）の含有率は、第１ゲート絶縁膜１４Ａの酸素の含有率よりも低くなっている。換言すれば、第１ゲート絶縁膜１４Ａの酸素の含有率は、第２ゲート絶縁膜１４Ｂの酸素の含有率よりも高くなっている。このため、第１ゲート絶縁膜１４Ａの膜密度は、第２ゲート絶縁膜１４Ｂの膜密度よりも高くなる。詳細は後述するが、これにより、半導体膜１３とゲート絶縁膜１４との間に良好な界面が形成される。ここで、第１ゲート絶縁膜１４，第２ゲート絶縁膜１４Ｂの酸素の含有率とは、第１ゲート絶縁膜１４Ａ，第２ゲート絶縁膜１４Ｂ全体（主に酸化シリコン）に対する酸素の比率をいう。
【００２６】
第１ゲート絶縁膜１４Ａは、半導体膜１３（チャネル領域１３ａ）の上面（基板１１と反対側の面）に接している。この第１ゲート絶縁膜１４Ａを構成する酸化シリコンの酸素価数は、第２ゲート絶縁膜１４Ｂを構成する酸化シリコンの酸素価数よりも大きくなっており、例えば、１．８３〜１．９５である。第１ゲート絶縁膜１４Ａの膜密度は、第２ゲート絶縁膜１４Ｂの膜密度よりも高くなっており、例えば、２．３１ｇ/ｃｍ3〜２．４１ｇ/ｃｍ3である。第１ゲート絶縁膜１４Ａの厚みは、第２ゲート絶縁膜１４Ｂの厚みよりも小さいことが好ましい。後述するように、これにより、薄膜トランジスタの正常な動作が維持しやすくなる。例えば、上記のように、ゲート絶縁膜１４の厚み（第１ゲート絶縁膜１４Ａの厚みと第２ゲート絶縁膜１４Ｂの厚みとの和）が１００ｎｍ以上であるとき、第１ゲート絶縁膜１４の厚みは４０ｎｍ以下であることが好ましい。
【００２７】
第１ゲート絶縁膜１４Ａ上の第２ゲート絶縁膜１４Ｂは、例えば、第１ゲート絶縁膜１４Ａの上面およびゲート電極１５の下面に接している。第２ゲート絶縁膜１４Ｂを構成する酸化シリコンの酸素価数は、例えば、１．８２〜１．９４である。第２ゲート絶縁膜１４Ｂの膜密度は、例えば、２．２９ｇ/ｃｍ3〜２．３９ｇ/ｃｍ3である。ゲート絶縁膜１４の厚みが１００ｎｍ以上であるとき、第２ゲート絶縁膜１４Ｂの厚みは、例えば、６０ｎｍ以上である。例えば、第１ゲート絶縁膜１４Ａ、第２ゲート絶縁膜１４Ｂおよびゲート電極１５は、互いに同一の平面形状を有している。
【００２８】
第２ゲート絶縁膜１４Ｂ上のゲート電極１５は、ゲート絶縁膜１４を間にして半導体膜１３のチャネル領域１３ａに対向している。このゲート電極１５は、印加されるゲート電圧（Ｖｇ）によってチャネル領域１３ａ中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１５の構成材料は、例えば、チタン（Ｔｉ），タングステン（Ｗ），タンタル（Ｔａ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種を含む単体および合金が挙げられる。あるいは、それらのうちの少なくとも１種を含む化合物および２種以上を含む積層膜であってもよい。例えば、ゲート電極１５は、チタン、アルミニウムおよびチタンがこの順に積層された積層膜により構成されている。ゲート電極１５には、例えばＩＴＯ等の透明導電膜が用いられても構わない。
【００２９】
金属酸化膜１６は、例えば基板１１の全面に設けられ、ゲート電極１５を覆うとともに、半導体膜１３の低抵抗領域１３ｂに接している。この金属酸化膜１６としては、例えば、酸化アルミニウム（ＡｌＯ）膜を用いることができる。このような低抵抗領域１３ｂに接する金属酸化膜１６を設けることにより、低抵抗領域１３ｂの電気抵抗を安定して維持することができる。金属酸化膜１６には、酸化チタン（ＴｉＯ），酸化タングステン（ＷＯ），タンタルオキサイド（ＴａＯ）またはジルコニウムオキサイド（ＺｒＯ）等を用いるようにしてもよい。
【００３０】
層間絶縁膜１７は、例えば基板１１の全面に設けられている。層間絶縁膜１７は、例えば、無機絶縁膜および有機絶縁膜を含む積層膜により構成されている。例えば、基板１１側から、酸化シリコン（ＳｉＯ）、酸化アルミニウム（ＡｌＯ）および感光性を有する樹脂がこの順に設けられている。酸化シリコンに代えて、窒化シリコン（ＳｉＮ）または酸窒化シリコン（ＳｉＯＮ）等を用いるようにしてもよい。層間絶縁膜１７ｂには、例えば酸化アルミニウム（Ａｌ2Ｏ3）膜を用いることができる。感光性を有する樹脂膜としては、例えばポリイミド樹脂，ノボラック樹脂またはアクリル樹脂等が挙げられる。接続孔Ｈ１，Ｈ２は、層間絶縁膜１７および金属酸化膜１６を貫通して半導体膜１３に達している。接続孔Ｈ１は、半導体膜１３のうち、一方の低抵抗領域１３ｂに対向する位置に設けられ、接続孔Ｈ２は、半導体膜１３のうち、他方の低抵抗領域１３ｂに対向する位置に設けられている。
【００３１】
一対のソース・ドレイン電極１８−１，１８−２は、薄膜トランジスタのソースまたはドレインとして機能するものであり、例えば、上記ゲート電極１５の構成材料として列挙したものと同様の金属または透明導電膜を含んで構成されている。このソース・ドレイン電極１８−１，１８−２としては、電気伝導性の良い材料が選択されることが望ましい。ソース・ドレイン電極１８−１，１８−２は、接続孔Ｈ１，Ｈ２を介して半導体膜１３の低抵抗領域１３ｂに接続されている。
【００３２】
［製造方法］
上記のような半導体装置１は、例えば次のようにして製造することができる（図２Ａ〜図２Ｃ）。
【００３３】
まず、図２Ａに示したように、基板１１上にＵＣ膜１２および半導体膜１３をこの順に形成する。この工程では、まず、基板１１の全面にＵＣ膜１２を形成する。次いで、このＵＣ膜１２上に、例えば酸化物半導体材料を例えばスパッタ法等により成膜した後、例えばフォトリソグラフィおよびエッチングにより、所定の形状にパターニングして半導体膜１３を形成する。
【００３４】
半導体膜１３を形成した後、図２Ｂに示したように、例えば、基板１１の全面に、半導体膜１３を覆うようにして、第１絶縁膜１４ＭＡおよび第２絶縁膜１４ＭＢをこの順に形成する。後の工程で、第１絶縁膜１４ＭＡにより第１ゲート絶縁膜１４Ａが形成され、第２絶縁膜１４ＭＢにより第２ゲート絶縁膜１４Ｂが形成される。
【００３５】
第１絶縁膜１４ＭＡおよび第２絶縁膜１４ＭＢは、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法等の蒸着法を用いて酸化シリコン（ＳｉＯ）を成膜することにより形成する。例えば、第１絶縁膜１４ＭＡの厚みを２０ｎｍ、第２絶縁膜１４ＭＢの厚みを１８０ｎｍとする。ここでは、第２絶縁膜１４ＭＢを形成する際に使用するガスに含まれるシラン（ＳｉＨ4）の割合を、第１絶縁膜１４ＭＡを形成する際に使用するガスに含まれるシランの割合よりも高くする。換言すれば、第１絶縁膜１４ＭＡを形成する際には、より低い割合でシランを含むガスを使用する。例えば、第１絶縁膜１４ＭＡおよび第２絶縁膜１４ＭＢを形成する際には、ガスに含まれるシランの割合以外の条件（例えば、温度および圧力等）を同じにする。これにより、第１絶縁膜１４ＭＡの膜密度が、第２絶縁膜１４ＭＢの膜密度よりも高くなる（後述の図３参照）。
【００３６】
図３は、蒸着法を用いて酸化シリコン膜を形成する際に使用するガスに含まれるシラン（ＳｉＨ4）の割合（％）と、形成された酸化シリコン膜の膜密度（ａｒｂ．ｕｎｉｔ）との関係を表している。例えば、ガスに含まれるシランの割合を２．２％〜５．０％の間で変化させたとき、ガスに含まれるシランの割合が低くなるに連れて、酸化シリコン膜の膜密度が高くなることを確認している。
【００３７】
第２絶縁膜１４ＭＢを形成した後、基板１１の全面に、導電膜を形成する。後の工程で、この導電膜によりゲート電極１５が形成される。
【００３８】
導電膜を形成した後、導電膜、第２絶縁膜１４ＭＢおよび第１絶縁膜１４ＭＡをパターニングする。これにより、図２Ｃに示したように、ゲート電極１５およびゲート絶縁膜１４が形成される。導電膜、第２絶縁膜１４ＭＢおよび第１絶縁膜１４ＭＡのパターニングは、例えば、以下のようにして行う。まず、導電膜上に所定のパターンを有するフォトレジストを形成する。このフォトレジストを用いて、まず、導電膜をパターニングした後、続けて、第２絶縁膜１４ＭＢおよび第１絶縁膜１４ＭＡのパターニングを行う。これにより、平面視でゲート電極１５と同一形状の第１ゲート絶縁膜１４Ａおよび第２ゲート絶縁膜１４Ｂが形成される。このとき、半導体膜１３のゲート絶縁膜１４から露出した領域が、例えばドライエッチングにより低抵抗化され、半導体膜１３の低抵抗領域１３ｂが形成される。低抵抗領域１３ｂは、金属酸化膜１６からの酸素の引き抜き等により形成するようにしてもよい。
【００３９】
この後、基板１１の全面に、金属酸化膜１６および層間絶縁膜１７をこの順に形成する。最後に層間絶縁膜１７上に、一対のソース・ドレイン電極１８−１，１８−２を形成することにより、図１に示した半導体装置１が完成する。
【００４０】
［動作］
本実施の形態の半導体装置１では、ゲート電極１５に閾値電圧以上のオン電圧が印加されると、半導体膜１３のチャネル領域１３ａが活性化される。これにより、チャネル領域１３ａを間にした一対の低抵抗領域１３ｂ間に電流が流れる。
【００４１】
［作用、効果］
本実施の形態の半導体装置１では、第１ゲート絶縁膜１４Ａおよび第２ゲート絶縁膜１４Ｂのうち、半導体膜１３側に配置された第１ゲート絶縁膜１４Ａの酸素の含有率が、第２ゲート絶縁膜１４Ｂの酸素の含有率よりも高くなっている。これにより、第１ゲート絶縁膜１４Ａの膜密度が第２ゲート絶縁膜１４Ｂの膜密度よりも高くなり、半導体膜１３と第１ゲート絶縁膜１４Ａとの間に良好な界面が形成される。以下、この作用効果について比較例を用いて説明する。
【００４２】
図４は、比較例にかかる半導体装置（半導体装置１００）の要部の模式的な断面構成を表したものである。図４は、半導体装置１を表す図１に対応する。このトランジスタ１００は、基板１１上に、ＵＣ膜１２、半導体膜１３、ゲート絶縁膜１１４、ゲート電極１５、金属酸化膜１６、層間絶縁膜１７および一対のソース・ドレイン電極１８−１，１８−２をこの順に有している。ゲート絶縁膜１１４は、酸化シリコンの単層構造を有している。ゲート絶縁膜１１４の厚みは、例えば、２００ｎｍである。このゲート絶縁膜１１４を構成する酸化シリコンの価数は、例えば、１．８４である。ゲート絶縁膜１１４は、例えば、プラズマＣＶＤ法を用いて形成されたものである。ゲート絶縁膜１１４を形成する際に使用するガスは、例えば、シランを３．６％含んでいる。即ち、このゲート絶縁膜１１４は、半導体装置１の第２ゲート絶縁膜１４Ｂと同様の酸化シリコンにより構成されている。
【００４３】
半導体装置１００では、このように、ゲート絶縁膜１１４が酸素の含有率の低い酸化シリコンにより構成されているので、ゲート絶縁膜１１４の膜密度が低くなる。このため、半導体膜１３とゲート絶縁膜１１４との間に良好な界面が形成されにくい。このような半導体膜１３と、膜密度の低いゲート絶縁膜１１４との間に形成された界面は、例えば、信頼性に影響を及ぼす。
【００４４】
図５Ａは、半導体装置１００のＮＢＴＳ（Negative Bias Temperature Stress）駆動試験の結果を表している。このように、半導体装置１００では、ドレイン電流劣化量（ΔＩｄｓ）が顕著となる。例えば、所定の時間経過後のドレイン電流劣化量は、約４％であった。ドレイン電流劣化量が大きくなると、例えば、半導体装置１００を有機ＥＬ（Electroluminescence）ディスプレイ等の表示装置に適用した際に、ＥＬ輝度が低下し、画質が低下する。
【００４５】
これに対し、半導体装置１では、ゲート絶縁膜１４が第１ゲート絶縁膜１４Ａおよび第２ゲート絶縁膜１４Ｂの積層構造を有しており、半導体膜１３に接する第１ゲート絶縁膜１４Ａの膜密度が高くなっている。これにより、半導体膜１３とゲート絶縁膜１４（第１ゲート絶縁膜１４Ａ）との間に良好な界面が形成される。
【００４６】
図５Ｂは、半導体装置１のＮＢＴＳ駆動試験の結果を表している。半導体装置１では、半導体装置１００の結果（図５Ａ）に比べて、ドレイン電流劣化量が抑えられる。例えば、上記のように、半導体装置１００のドレイン電流劣化量が約４％であったのに対し、同じ時間経過後の半導体装置１でのドレイン電流劣化量は１％以下であった。このように、半導体装置１では、半導体装置１００に比べて、信頼性の低下が抑えられる。例えば、半導体装置１を有機ＥＬディスプレイ等の表示装置に適用すると、ＥＬ輝度の低下が抑えられ、高い画質を維持することが可能となる。
【００４７】
また、上述のように、第１ゲート絶縁膜１４Ａの厚みは、第２ゲート絶縁膜１４Ｂの厚みよりも小さくなっていることが好ましい。これにより、半導体装置１の正常な動作を維持しやすくなる。以下、これについて説明する。
【００４８】
図６は、第１ゲート絶縁膜１４Ａの厚み（ｎｍ）と、閾値電圧Ｖｔｈとの関係を表したものである。このように、第１ゲート絶縁膜１４Ａの厚みが大きくなるに連れて、閾値電圧Ｖｔｈがデプレッション方向（負方向）にシフトする傾向が見られた。閾値電圧Ｖｔｈがデプレッション方向にシフトすると、トランジスタの正常な動作が行われなくなるおそれがある。したがって、第２ゲート絶縁膜１４Ｂの厚みに比べて、第１ゲート絶縁膜１４Ａの厚みを小さくすることにより、閾値電圧Ｖｔｈの変化を抑え、正常な動作を維持することが可能となる。このような結果より、第１ゲート絶縁膜１４Ａの厚みは４０ｎｍ以下であることが好ましい。
【００４９】
以上説明したように本実施の形態では、半導体膜１３と第１ゲート絶縁膜１４Ａ（または第１絶縁膜１４ＭＡ）との間に良好な界面を形成するようにしたので、ドレイン電流劣化量等の特性の劣化が抑えられる。よって、信頼性を向上させることが可能となる。
【００５０】
また、第１ゲート絶縁膜１４Ａの厚みを第２ゲート絶縁膜１４Ｂの厚みよりも小さくすることにより、閾値電圧Ｖｔｈの変動が抑えられ、正常な動作を維持しやすくなる。
【００５１】
＜適用例１＞
上記実施の形態において説明した半導体装置１は、例えば表示装置（後述の図７の表示装置２Ａ）および撮像装置（後述の図８の撮像装置２Ｂ）等の駆動回路に用いることができる。
【００５２】
図７は、表示装置２Ａの機能ブロック構成を示したものである。表示装置２Ａは、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するものであり、例えば、有機ＥＬディスプレイおよび液晶ディスプレイなどに適用される。表示装置２Ａは、例えばタイミング制御部３１と、信号処理部３２と、駆動部３３と、表示画素部３４とを備えている。
【００５３】
タイミング制御部３１は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、信号処理部３２等の駆動制御を行うものである。信号処理部３２は、例えば、外部から入力されたデジタルの映像信号に対して所定の補正を行い、それにより得られた映像信号を駆動部３３に出力するものである。駆動部３３は、例えば走査線駆動回路および信号線駆動回路などを含んで構成され、各種制御線を介して表示画素部３４の各画素を駆動するものである。表示画素部３４は、例えば有機ＥＬ素子または液晶表示素子等の表示素子と、表示素子を画素毎に駆動するための画素回路とを含んで構成されている。これらのうち、例えば、駆動部３３または表示画素部３４の一部を構成する各種回路に、上述の半導体装置１が用いられる。
【００５４】
図８は、撮像装置２Ｂの機能ブロック構成を示したものである。撮像装置２Ｂは、例えば画像を電気信号として取得する固体撮像装置であり、例えばＣＣＤ(Charge Coupled Device)またはＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサなどから構成されている。撮像装置２Ｂは、例えばタイミング制御部３５と、駆動部３６と、撮像画素部３７と、信号処理部３８とを備えている。
【００５５】
タイミング制御部３５は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、駆動部３６の駆動制御を行うものである。駆動部３６は、例えば行選択回路、ＡＤ変換回路および水平転送走査回路などを含んで構成され、各種制御線を介して撮像画素部３７の各画素から信号を読み出す駆動を行うものである。撮像画素部３７は、例えばフォトダイオードなどの撮像素子（光電変換素子）と、信号読み出しのための画素回路とを含んで構成されている。信号処理部３８は、撮像画素部３７から得られた信号に対して様々な信号処理を施すものである。これらのうち、例えば、駆動部３６または撮像画素部３７の一部を構成する各種回路に、上述の半導体装置１が用いられる。
【００５６】
＜電子機器の例＞
上記表示装置２Ａおよび撮像装置２Ｂ等は、様々なタイプの電子機器に用いることができる。図９に、電子機器３の機能ブロック構成を示す。電子機器３としては、例えばテレビジョン装置、パーソナルコンピュータ（ＰＣ）、スマートフォン、タブレット型ＰＣ、携帯電話機、デジタルスチルカメラおよびデジタルビデオカメラ等が挙げられる。
【００５７】
電子機器３は、例えば上述の表示装置２Ａ（または撮像装置２Ｂ）と、インターフェース部４０とを有している。インターフェース部４０は、外部から各種の信号および電源等が入力される入力部である。このインターフェース部４０は、また、例えばタッチパネル、キーボードまたは操作ボタン等のユーザインターフェースを含んでいてもよい。
【００５８】
以上、実施の形態を挙げて説明したが、本技術は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態に記載した各層の材料および厚みは列挙したものに限定されるものではなく、他の材料および厚みとしてもよい。
【００５９】
例えば、上記実施の形態では、半導体装置１がトップゲート型の薄膜トランジスタを含む場合について説明したが、半導体装置１はボトムゲート型の薄膜トランジスタを含んでいてもよい。
【００６０】
また、上記実施の形態では、第１ゲート絶縁膜１４Ａを構成する酸化シリコン（ＳｉＯ）の酸素価数が、第２ゲート絶縁膜１４Ｂを構成する酸化シリコンの酸素価数よりも大きいことにより、第１ゲート絶縁膜１４Ａの膜密度が第２ゲート絶縁膜１４Ｂの膜密度よりも高くなる場合について説明した。このような構成に限らず、酸化シリコンを含む第１ゲート絶縁膜１４Ａの膜密度を、酸化シリコンを含む第２ゲート絶縁膜１４Ｂの膜密度よりも高くすることにより、本技術の効果を得ることは可能である。
【００６１】
上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。
【００６２】
尚、本技術は以下のような構成を取ることも可能である。
（１）
酸化物半導体材料を含むとともに、選択的な領域にチャネル領域を有する半導体膜と、
前記チャネル領域に対向するゲート電極と、
酸化シリコンを含むとともに前記ゲート電極と前記半導体膜との間に設けられた第１ゲート絶縁膜と、
前記酸化シリコンを含むとともに前記第１ゲート絶縁膜と前記ゲート電極との間に設けられ、かつ、前記第１ゲート絶縁膜の酸素の含有率よりも低い酸素の含有率を有する第２ゲート絶縁膜と
を備えた半導体装置。
（２）
前記第１ゲート絶縁膜に含まれる前記酸化シリコンの酸素価数は、前記第２ゲート絶縁膜に含まれる前記酸化シリコンの酸素価数よりも大きい
前記（１）に記載の半導体装置。
（３）
前記第１ゲート絶縁膜の膜密度は、前記第２ゲート絶縁膜の膜密度よりも高くなっている
前記（１）または（２）に記載の半導体装置。
（４）
前記第１ゲート絶縁膜は前記半導体膜に接している
前記（１）ないし（３）のうちいずれか１つに記載の半導体装置。
（５）
前記第１ゲート絶縁膜の厚みは、前記第２ゲート絶縁膜の厚みよりも小さい
前記（１）ないし（４）のうちいずれか１つに記載の半導体装置。
（６）
前記第１ゲート絶縁膜の厚みは４０ｎｍ以下である
前記（１）ないし（５）のうちいずれか１つに記載の半導体装置。
（７）
更に、基板を有し、
前記基板上、前記半導体膜、前記第１ゲート絶縁膜、前記第２ゲート絶縁膜および前記ゲート電極がこの順に設けられている
前記（１）ないし（６）のうちいずれか１つに記載の半導体装置。
（８）
前記半導体膜は、更に、前記チャネル領域よりも電気抵抗の低い低抵抗領域を有し、
前記第１ゲート絶縁膜および前記第２ゲート絶縁膜は、前記半導体膜の前記チャネル領域および前記低抵抗領域のうち、前記チャネル領域に対向する位置に選択的に設けられている
前記（１）ないし（７）のうちいずれか１つに記載の半導体装置。
（９）
更に、前記半導体膜の前記低抵抗領域に接する金属酸化膜を有する
前記（８）に記載の半導体装置。
（１０）
前記第１ゲート絶縁膜、前記第２ゲート絶縁膜および前記ゲート電極は、互いに同じ平面形状を有する
前記（１）ないし（９）のうちいずれか１つに記載の半導体装置。
（１１）
前記半導体膜は、インジウム、ガリウムおよび亜鉛を含む
前記（１）ないし（１０）のうちいずれか１つに記載の半導体装置。
（１２）
酸化物半導体材料を含むとともに、選択的な領域にチャネル領域を有する半導体膜と、
前記チャネル領域に対向するゲート電極と、
酸化シリコンを含むとともに前記ゲート電極と前記半導体膜との間に設けられた第１ゲート絶縁膜と、
前記酸化シリコンを含むとともに前記第１ゲート絶縁膜と前記ゲート電極との間に設けられ、かつ、前記第１ゲート絶縁膜の膜密度よりも低い膜密度を有する第２ゲート絶縁膜と
を備えた半導体装置。
（１３）
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
酸化物半導体材料を含むとともに、選択的な領域にチャネル領域を有する半導体膜と、
前記チャネル領域に対向するゲート電極と、
酸化シリコンを含むとともに前記ゲート電極と前記半導体膜との間に設けられた第１ゲート絶縁膜と、
前記酸化シリコンを含むとともに前記第１ゲート絶縁膜と前記ゲート電極との間に設けられ、かつ、前記第１ゲート絶縁膜の酸素の含有率よりも低い酸素の含有率を有する第２ゲート絶縁膜とを含む
表示装置。
（１４）
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
酸化物半導体材料を含むとともに、選択的な領域にチャネル領域を有する半導体膜と、
前記チャネル領域に対向するゲート電極と、
酸化シリコンを含むとともに前記ゲート電極と前記半導体膜との間に設けられた第１ゲート絶縁膜と、
前記酸化シリコンを含むとともに前記第１ゲート絶縁膜と前記ゲート電極との間に設けられ、かつ、前記第１ゲート絶縁膜の膜密度よりも低い膜密度を有する第２ゲート絶縁膜とを含む
表示装置。
（１５）
酸化物半導体材料を含む半導体膜を形成し、
所定の割合でシランを含むガスを用い、前記半導体膜上に、酸化シリコンを含む第１絶縁膜を形成し、
前記第１絶縁膜を形成する際に用いた前記シランの割合よりも高い割合で前記シランを含むガスを用い、前記第１絶縁膜上に、前記酸化シリコンを含む第２絶縁膜を形成し、
前記第２絶縁膜上に導電膜を形成し、
前記導電膜をパターニングして、前記半導体膜のチャネル領域に対向するゲート電極を形成する
半導体装置の製造方法。
【符号の説明】
【００６３】
１…半導体装置、１１…基板、１２，１２Ａ，１２Ｂ…ＵＣ膜、１３…半導体膜、１３ａ…チャネル領域、１３ｂ…低抵抗領域、１４Ａ…第１ゲート絶縁膜、１４Ｂ…第２ゲート絶縁膜、１４ＭＡ…第１絶縁膜、１４ＭＢ…第２絶縁膜、１４…ゲート絶縁膜、１５…ゲート電極、１６…金属酸化膜、１７…層間絶縁膜、１８−１，１８−２…ソース・ドレイン電極、２Ａ…表示装置、２Ｂ…撮像装置、３…電子機器、３１，３５…タイミング制御部、３２，３８…信号処理部、３３，３６…駆動部、３４…表示画素部、３７…撮像画素部、４０…インターフェース部、Ｈ１，Ｈ２…接続孔。
【図１】
2020136506.tif 000003
【図２Ａ】
2020136506.tif 000004
【図２Ｂ】
2020136506.tif 000005
【図２Ｃ】
2020136506.tif 000006
【図３】
2020136506.tif 000007
【図４】
2020136506.tif 000008
【図５Ａ】
2020136506.tif 000009
【図５Ｂ】
2020136506.tif 000010
【図６】
2020136506.tif 000011
【図７】
2020136506.tif 000012
【図８】
2020136506.tif 000013
【図９】
2020136506.tif 000014