(57)【要約】【課題】より向上した電気的特性を有するイメージセンサーを提供する。【解決手段】本発明によるイメージセンサーは、複数の第１光電変換素子と、前記第１光電変換素子と隣接する複数の第２光電変換素子と、を含む光電変換層と、前記光電変換層上に配置され、複数のマイクロレンズを含むマイクロレンズアレイと、前記光電変換層と前記マイクロレンズアレイとの間に配置され、前記各々の第１光電変換素子に各々対応して配置される複数の開口部（ｏｐｅｎｉｎｇ）を有する遮光膜と、を有し、前記マイクロレンズの各々は、平面視で前記第１光電変換素子の中の少なくとも１つ及び前記第２光電変換素子の中の少なくとも１つと重畳する。【選択図】  図４
2020017955.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１光電変換素子と、前記第１光電変換素子と隣接する複数の第２光電変換素子と、を含む光電変換層と、
前記光電変換層上に配置され、複数のマイクロレンズを含むマイクロレンズアレイと、
前記光電変換層と前記マイクロレンズアレイとの間に配置され、前記第１光電変換素子に各々対応して配置される複数の開口部（ｏｐｅｎｉｎｇ）を有する遮光膜と、を有し、
前記マイクロレンズの各々は、平面視で前記第１光電変換素子の中の少なくとも１つ及び前記第２光電変換素子の中の少なくとも１つと重畳することを特徴とするイメージセンサー。
【請求項２】
前記マイクロレンズの中心は、前記開口部の中心と各々整合（ａｌｉｇｎ）されることを特徴とする請求項１に記載のイメージセンサー。
【請求項３】
前記開口部の各々は、前記マイクロレンズの直径より小さい幅を有することを特徴とする請求項１に記載のイメージセンサー。
【請求項４】
前記開口部の幅は、互いに隣接する前記開口部間の間隔より小さいことを特徴とする請求項１に記載のイメージセンサー。
【請求項５】
前記遮光膜は、前記第１光電変換素子上及び前記第２光電変換素子上に連続的に延長されることを特徴とする請求項１に記載のイメージセンサー。
【請求項６】
前記第２光電変換素子の各々は、平面視で互いに隣接する開口部の間に配置されることを特徴とする請求項１に記載のイメージセンサー。
【請求項７】
前記第１光電変換素子の各々は、互いに隣接する前記第２光電変換素子の間に配置されることを特徴とする請求項１に記載のイメージセンサー。
【請求項８】
前記第１光電変換素子と第２光電変換素子は、互いに交差する第１方向及び第２方向に沿って配列され、
前記第１光電変換素子の内の１つは、前記第１方向に隣接する前記第２光電変換素子の間と前記第２方向に隣接する前記第２光電変換素子の間に配置されることを特徴とする請求項１に記載のイメージセンサー。
【請求項９】
前記光電変換層内に配置され、平面視で前記第１及び第２光電変換素子の各々を囲むピクセル分離構造体をさらに有することを特徴とする請求項８に記載のイメージセンサー。
【請求項１０】
前記ピクセル分離構造体は、前記第１方向に互いに並行して延長される複数の第１部分と、前記第１部分を横切って前記第２方向に延長される複数の第２部分と、を含むことを特徴とする請求項９に記載のイメージセンサー。
【請求項１１】
前記マイクロレンズの直径は、前記ピクセル分離構造体の前記第１部分間の間隔より大きいことを特徴とする請求項１０に記載のイメージセンサー。
【請求項１２】
前記遮光膜上に順次に積層される第１カラーフィルター層、第２カラーフィルター層、及び第３カラーフィルター層をさらに有することを特徴とする請求項１に記載のイメージセンサー。
【請求項１３】
複数の第１光電変換素子と、複数の第２光電変換素子と、を含む半導体基板と、
前記半導体基板上に配置され、前記第１光電変換素子に各々対応して配置される複数の開口部を有する遮光膜と、を有し、
前記第２光電変換素子の各々は、平面視で互いに隣接する前記開口部間に配置されることを特徴とするイメージセンサー。
【請求項１４】
前記開口部の各々は、平面視で前記第１光電変換素子の一部と重畳することを特徴とする請求項１３に記載のイメージセンサー。
【請求項１５】
前記開口部の各々の幅は、前記開口部間の間隔より小さいことを特徴とする請求項１３に記載のイメージセンサー。
【請求項１６】
前記遮光膜上に配置される複数のマイクロレンズを含むマイクロレンズアレイをさらに有し、
前記各々のマイクロレンズは、前記第１光電変換素子の各々に対応して配置されることを特徴とする請求項１３に記載のイメージセンサー。
【請求項１７】
前記マイクロレンズの中心は、前記開口部の中心と各々整合されることを特徴とする請求項１６に記載のイメージセンサー。
【請求項１８】
前記マイクロレンズの各々は、平面視で前記第２光電変換素子の内の一部と重畳することを特徴とする請求項１６に記載のイメージセンサー。
【請求項１９】
前記マイクロレンズ間の境界は、前記第２光電変換素子上に位置することを特徴とする請求項１３に記載のイメージセンサー。
【請求項２０】
複数の行及び複数の列に沿って配列され、各々が、少なくとも１つの受光ピクセルと、少なくとも１つの基準ピクセルと、を含む複数の単位ピクセルを含むピクセルアレイと、
前記ピクセルアレイを覆い、互いに離隔して配列される複数の開口部を有する遮光膜と、を有し、
前記開口部は、前記単位ピクセルの前記受光ピクセルの各々に対応して配置されることを特徴とするイメージセンサー。
【請求項２１】
前記単位ピクセルの各々で、前記受光ピクセルの数と前記基準ピクセルの数が異なることを特徴とする請求項２０に記載のイメージセンサー。
【請求項２２】
前記遮光膜上に配置され、複数のマイクロレンズを含むマイクロレンズアレイをさらに有し、
前記マイクロレンズの各々の中心は、前記受光ピクセルの中心と整合されることを特徴とする請求項２０に記載のイメージセンサー。
【請求項２３】
前記マイクロレンズの各々は、平面視で前記受光ピクセルと完全に重畳され、前記基準ピクセルと一部重畳されることを特徴とする請求項２２に記載のイメージセンサー。
【請求項２４】
半導体基板内に配置され、平面視で前記受光ピクセル及び前記基準ピクセルを囲むピクセル分離構造体をさらに有することを特徴とする請求項２０に記載のイメージセンサー。
【請求項２５】
前記ピクセル分離構造体は、第１方向に互いに並行して延長される複数の第１部分と、前記第１部分を横切って第２方向に延長される複数の第２部分と、を含み、
前記開口部の各々の幅は、前記第１部分間の間隔より小さいことを特徴とする請求項２４に記載のイメージセンサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサーに関し、特に、電気的特性がより向上したイメージセンサーに関する。
【背景技術】
【０００２】
イメージセンサーは、光学映像を電気信号に変換させる。
近年、コンピュータ産業と通信産業の発達につれてスマートフォン、ウェアラブル（ｗｅａｒａｂｌｅ）機器、デジタルカメラ、ＰＣＳ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍ）、ゲーム機器、警備用カメラ、医療用マイクロカメラ等多様な分野で性能が向上したイメージセンサーの需要が増大している。
【０００３】
イメージセンサーとしては、電荷結合素子（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ：ＣＣＤ）及びＣＭＯＳイメージセンサーがある。
この中で、ＣＭＯＳイメージセンサーは駆動方式が簡単であり、信号処理回路を単一チップに集積できるので、製品の小型化が可能である。
また、ＣＭＯＳイメージセンサーは、電力消費が非常に低いので、バッテリー容量が制限的である製品に適用が容易である。
したがって、ＣＭＯＳイメージセンサーは、技術開発と共に高解像度が具現可能であるので、その使用が急激に増加している。
【０００４】
したがって、高性能のＣＭＯＳイメージセンサーの需要に伴い、ＣＭＯＳイメージセンサーの電気的特性等の改良、開発が常に課題となっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第９，３４９，７６２号明細書
【特許文献２】米国特許出願公開第２０１６／０２１９２３２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は上記従来のＣＭＯＳイメージセンサーにおける課題に鑑みてなされたものであって、本発明の目的は、より向上した電気的特性を有するイメージセンサーを提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明によるイメージセンサーは、複数の第１光電変換素子と、前記第１光電変換素子と隣接する複数の第２光電変換素子と、を含む光電変換層と、前記光電変換層上に配置され、複数のマイクロレンズを含むマイクロレンズアレイと、前記光電変換層と前記マイクロレンズアレイとの間に配置され、前記各々の第１光電変換素子に各々対応して配置される複数の開口部（ｏｐｅｎｉｎｇ）を有する遮光膜と、を有し、前記マイクロレンズの各々は、平面視で前記第１光電変換素子の中の少なくとも１つ及び前記第２光電変換素子の中の少なくとも１つと重畳することを特徴とする。
【０００８】
また、上記目的を達成するためになされた本発明によるイメージセンサーは、複数の第１光電変換素子と、複数の第２光電変換素子と、を含む半導体基板と、前記半導体基板上に配置され、前記各々の第１光電変換素子に各々対応して配置される複数の開口部を有する遮光膜と、を有し、前記第２光電変換素子の各々は、平面視で互いに隣接する前記開口部間に配置されることを特徴とする。
【０００９】
また、上記目的を達成するためになされた本発明によるイメージセンサーは、複数の行及び複数の列に沿って配列され、各々が、少なくとも１つの受光ピクセルと、少なくとも１つの基準ピクセルと、を含む複数の単位ピクセルを含むピクセルアレイと、前記ピクセルアレイを覆い、互いに離隔して配列される複数の開口部を有する遮光膜と、を有し、前記開口部は、前記単位ピクセルの前記受光ピクセルの各々に対応して配置されることを特徴とする。
【発明の効果】
【００１０】
本発明に係るイメージセンサーによれば、基準信号を提供する基準ピクセルの数が増加するので、センシングピクセルで入射光に比例して出力される電気的信号を処理する時、より正確な基準信号を提供することができる。
また、基準ピクセルがピクセルアレイ領域でセンシングピクセルと共に配置されるので、イメージセンサーをより小型化することができる。
さらに、本発明に係るイメージセンサーは、電子装置に搭載されて認証された使用者にサービスを提供するために指紋検出の機能を遂行することができ、イメージセンサーが小型化することができるので、電子装置でイメージセンサーが占める面積を減少させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係るイメージセンサーの概略構成を示すブロック図である。
【図２】本発明の実施形態に係るイメージセンサーの単位ピクセルの構成を示す回路図である。
【図３】本発明の実施形態に係るイメージセンサーの概略的な平面図である。
【図４】本発明の第１の実施形態に係るイメージセンサーの部分平面図である。
【図５Ａ】本発明の第１の実施形態に係るイメージセンサーの断面図であって図４のＩ−Ｉ’線に沿って切断した断面図である。
【図５Ｂ】本発明の第２の実施形態に係るイメージセンサーの断面図であって図４のＩ−Ｉ’線に沿って切断した断面図である。
【図６】本発明の第３の実施形態に係るイメージセンサーの部分平面図である。
【図７】本発明の第３の実施形態に係るイメージセンサーの断面図であって図６のＩＩ−ＩＩ’線に沿って切断した断面図である。
【図８Ａ】本発明の第４の実施形態に係るイメージセンサーの部分平面図である。
【図８Ｂ】本発明の第５の実施形態に係るイメージセンサーの部分平面図である。
【図８Ｃ】本発明の第６の実施形態に係るイメージセンサーの部分平面図である。
【図８Ｄ】本発明の第７の実施形態に係るイメージセンサーの部分平面図である。
【図９】本発明の第８の実施形態に係るイメージセンサーの部分平面図である。
【図１０】本発明の第８の実施形態に係るイメージセンサーの断面図であって図９のＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。
【図１１Ａ】本発明の第９の実施形態に係るイメージセンサーの部分平面図である。
【図１１Ｂ】本発明の第１０の実施形態に係るイメージセンサーの部分平面図である。
【図１２】本発明の第９、１０の実施形態に係るイメージセンサーの断面図であって図１１Ａ及び図１１ＢのＩＶ−ＩＶ’線に沿って切断した断面図である。
【図１３Ａ】本発明の第１１の実施形態に係るイメージセンサーの部分平面図である。
【図１３Ｂ】本発明の第１２の実施形態に係るイメージセンサーの部分平面図である。
【図１４】本発明の第１３の実施形態に係るイメージセンサーの部分平面図である。
【図１５】本発明の第１３の実施形態に係るイメージセンサーの断面図であって図１４のＶ−Ｖ’線に沿って切断した断面図である。
【図１６】本発明の第１４の実施形態に係るイメージセンサーの部分平面図である。
【図１７】本発明の第１４の実施形態に係るイメージセンサーの断面図であって図１６のＶＩ−ＶＩ’線に沿って切断した断面図である。
【図１８】本発明の実施形態に係るイメージセンサーを含む電子装置の概略を示す斜視図である。
【図１９】本発明の実施形態に係るイメージセンサーを含む電子装置の概略構成を示すブロック図である。
【図２０】本発明の実施形態に係るイメージセンサーを含む電子装置の構成の一部を示す断面図である。
【図２１】図２０に示した電子装置をより詳細に示す断面図である。
【発明を実施するための形態】
【００１２】
次に、本発明に係るイメージセンサーを実施するための形態の具体例を図面を参照しながら説明する。
【００１３】
図１は、本発明の実施形態に係るイメージセンサーの概略構成を示すブロック図である。
図１を参照すると、イメージセンサーは、アクティブピクセルセンサーアレイ（Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｓｅｎｓｏｒ  ａｒｒａｙ）１、行デコーダー（ｒｏｗ  ｄｅｃｏｄｅｒ）２、行ドライバー（ｒｏｗ  ｄｒｉｖｅｒ）３、列デコーダー（ｃｏｌｕｍｎ  ｄｅｃｏｄｅｒ）４、タイミング発生器（ｔｉｍｉｎｇ  ｇｅｎｅｒａｔｏｒ）５、相関二重サンプラー（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｅｒ：ＣＤＳ）６、アナログデジタルコンバーター（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ：ＡＤＣ）７、及び入出力バッファ（Ｉ／Ｏ  ｂｕｆｆｅｒ）８を含む。
【００１４】
アクティブピクセルセンサーアレイ１は、２次元に配列された複数の単位ピクセルを含み、光信号を電気的信号に変換する。
アクティブピクセルセンサーアレイ１は、行ドライバー３からのピクセル選択信号、リセット信号、及び電荷伝送信号のような複数の駆動信号によって駆動される。
また、変換された電気的信号は、相関二重サンプラー６に提供される。
行ドライバー３は、行デコーダー２でデコーディングされた結果に応じて複数の単位ピクセルを駆動するための複数の駆動信号をアクティブピクセルセンサーアレイ１に提供する。
単位ピクセルが行列形状に配列された場合には、各行別に駆動信号が提供される。
タイミング発生器５は、行デコーダー２及び列デコーダー４にタイミング（ｔｉｍｉｎｇ）信号及び制御信号を提供する。
【００１５】
相関二重サンプラー（ＣＤＳ）６は、アクティブピクセルセンサーアレイ１で生成された電気信号を受信して維持（ｈｏｌｄ）及びサンプリングを実行する。
相関二重サンプラー６は、特定の雑音レベル（ｎｏｉｓｅ  ｌｅｖｅｌ）と電気的信号による信号レベルを二重にサンプリングして、雑音レベルと信号レベルの差に該当する差レベルを出力する。
アナログデジタルコンバーター（ＡＤＣ）７は、相関二重サンプラー６から出力された差レベルに該当するアナログ信号をデジタル信号に変換して出力する。
入出力バッファ８は、デジタル信号をラッチ（ｌａｔｃｈ）し、ラッチされた信号は、列デコーダー４でのデコーディング結果に応じて順次に映像信号処理部（未図示）にデジタル信号を出力する。
【００１６】
図２は、本発明の実施形態に係るイメージセンサーの単位ピクセルの構成を示す回路図である。
図２を参照すると、単位ピクセルＰは、トランスファートランジスタＴＸ及びロジックトランジスタ（ＲＸ、ＳＸ、ＤＸ）を含む。
ここで、ロジックトランジスタは、リセット（ｒｅｓｅｔ）トランジスタＲＸ、選択（ｓｅｌｅｃｔｉｏｎ）トランジスタＳＸ）、及びソースフォロワ（ｓｏｕｒｃｅ  ｆｏｌｌｏｗｅｒ）トランジスタＡＸ、又は増幅トランジスタを含む。
【００１７】
トランスファートランジスタＴＸは、トランスファーゲート電極、光電変換素子ＰＤ、及び電荷格納ノードＦＤ（即ち、フローティング拡散領域（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ  ｒｅｇｉｏｎ））を含む。
光電変換素子ＰＤは、外部から入射した光の量に比例して光電荷を生成し、蓄積する。
本実施形態で、光電変換素子ＰＤは、フォトダイオード（ｐｈｏｔｏ  ｄｉｏｄｅ）、フォトトランジスタ（ｐｈｏｔｏ  ｔｒａｎｓｉｓｔｏｒ）、フォトゲート（ｐｈｏｔｏ  ｇａｔｅ）、ピンドフォトダイオード（Ｐｉｎｎｅｄ  Ｐｈｏｔｏ  Ｄｉｏｄｅ：ＰＰＤ）、及びこれらの組み合わせを使用することができる。
【００１８】
トランスファートランジスタＴＸは、光電変換素子ＰＤに蓄積された電荷を電荷格納ノードＦＤに伝送する。
トランスファートランジスタＴＸは、電荷伝送ラインＴＧを通じて提供される電荷伝送信号によって制御される。
電荷格納ノードＦＤは、光電変換素子ＰＤで生成された電荷を受信して累積的に格納することができ、電荷格納ノードＦＤに蓄積された光電荷の量に応じてソースフォロワトランジスタＡＸのゲート電極の電位を変化させることができる。
【００１９】
リセットトランジスタＲＸは、電荷格納ノードＦＤに蓄積された電荷を周期的にリセットさせる。
詳細には、リセットトランジスタＲＸのゲート電極は、リセット信号が提供されるリセット信号ラインＲＧに接続される。
リセットトランジスタＲＸのドレーンは、電荷格納ノードＦＤと接続され、リセットトランジスタＲＸのソースは、電源電圧ＶＤＤに接続される。
リセット信号によってリセットトランジスタＲＸがターンオンされれば、リセットトランジスタＲＸのソースと接続された電源電圧ＶＤＤが電荷格納ノードＦＤに伝達される。
したがって、リセットトランジスタＲＸがターンオンされた時、電荷格納ノードＦＤに蓄積された光電荷が排出されて電荷格納ノードＦＤがリセットされる。
【００２０】
ソースフォロワトランジスタＡＸは、電荷格納ノードＦＤでの電位変化を増幅し、選択トランジスタＳＸを通じて増幅された、又はピクセル信号を出力ラインＶＯＵＴに出力する。
ソースフォロワトランジスタＡＸは、ゲート電極に入力される光電荷量に比例してソース−ドレーン電流を発生させるソースフォロワバッファ増幅器（ｓｏｕｒｃｅ  ｆｏｌｌｏｗｅｒ  ｂｕｆｆｅｒ  ａｍｐｌｉｆｉｅｒ）である。
ソースフォロワトランジスタＡＸのゲート電極は、電荷格納ノードＦＤに接続され、ソースフォロワトランジスタＡＸのドレーンは、電源電圧ＶＤＤに接続され、ソースフォロワトランジスタＡＸのソースは、選択トランジスタＳＸのドレーンと接続される。
【００２１】
選択トランジスタＳＸは、行単位に読み出す単位ピクセルを選択する。
選択トランジスタＳＸの選択ゲート電極は選択信号を提供する選択ラインＳＧに接続される。
選択信号によって選択トランジスタＳＸがターンオンされた時、ソースフォロワトランジスタＡＸのソース端子から出力されるピクセル信号が出力ラインＶＯＵＴに出力される。
なお、図２に示した実施形態によれば、単位ピクセルＰが４つのトランジスタ構造からなされた場合を示しているが、単位ピクセルＰは、３つのトランジスタ構造、５つのトランジスタ構造、又は４つのトランジスタ構造と同様のフォトゲート構造で構成されてもよい。
【００２２】
図３は、本発明の実施形態に係るイメージセンサーの概略的な平面図である。
図３を参照すると、イメージセンサーは、ピクセルアレイ領域Ｒ１、制御回路領域Ｒ２、及びパッド領域Ｒ３を含む。
ピクセルアレイ領域Ｒ１に、行及び列に沿って２次元的に配列された複数の単位ピクセルＰが配置される。
【００２３】
ピクセルアレイ領域Ｒ１の単位ピクセルＰは、入射光（ｉｎｃｉｄｅｎｔ  ｌｉｇｈｔ）によって発生した電気的信号を出力する。
本実施形態で、単位ピクセルＰは、センシングピクセル及び基準ピクセルを含む。
センシングピクセルは、入射光を電気的信号に変換する。
基準ピクセルは、光が入射しない単位ピクセルで発生する電気的信号を出力する。
【００２４】
制御回路領域Ｒ２は、ピクセルアレイ領域Ｒ１の周囲に配置され、制御回路領域Ｒ２にピクセルアレイ領域Ｒ１の単位ピクセルＰを制御する制御回路（図示せず）が配置される。
一例として、図１を参照して説明した行デコーダー２、行ドライバー３、列デコーダー４、タイミング発生器５、相関二重サンプラー６、アナログデジタルコンバーター７、及び入出力バッファ８のような制御回路が制御回路領域Ｒ２に配置され得る。
【００２５】
パッド領域Ｒ３に制御信号及び光電信号等を入出力するのに利用される複数の導電パッドＣＰが配置される。
パッド領域Ｒ３は、外部素子との電気的接続が容易になるようにイメージセンサーの周縁部分（ｅｄｇｅ  ｐｏｒｔｉｏｎ）に配置される。
【００２６】
図４は、本発明の第１の実施形態に係るイメージセンサーの部分平面図であり、図５Ａは、本発明の第１の実施形態に係るイメージセンサーの断面図であって図４のＩ−Ｉ’線に沿って切断した断面図であり、図５Ｂは、本発明の第２の実施形態に係るイメージセンサーの断面図であって図４のＩ−Ｉ’線に沿って切断した断面図である。
【００２７】
図４及び図５Ａを参照すると、本発明の第１の実施形態に係るイメージセンサーは、光電変換層１０、読出回路層２０、遮光膜３０、カラーフィルター層４０、及びマイクロレンズアレイ５０を含む。
本実施形態で、光電変換層１０は、垂直方向から見て、読出回路層２０と遮光膜３０との間に配置される。
遮光膜３０は、垂直方向から見て、光電変換層１０とマイクロレンズアレイ５０との間に配置される。
カラーフィルター層４０は、垂直方向から見て、遮光膜３０とマイクロレンズアレイ５０との間に配置される。
【００２８】
光電変換層１０は、半導体基板１００及び半導体基板１００内に提供された光電変換領域（１１０ａ、１１０ｂ）を含む。
半導体基板１００は、互いに対向する第１面１００ａ（又は前面）及び第２面１００ｂ（又は後面）を有する。
光電変換領域（１１０ａ、１１０ｂ）は、第１導電型の半導体基板１００と反対である第２導電型（例えば、ｎ型）の不純物がドーピングされた不純物領域である。
外部から入射した光は、光電変換領域（１１０ａ、１１０ｂ）で電気的信号に変換される。
【００２９】
読出回路層２０が半導体基板１００の第１面１００ａ上（図４では下方）に配置される。
読出回路層２０は、光電変換層１０と接続される読出回路（例えば、ＭＯＳトランジスタ）を含む。
光電変換層１０で変換された電気的信号は、読出回路層２０で信号処理される。
より詳細には、半導体基板１００の第１面１００ａ上にＭＯＳトランジスタ及びＭＯＳトランジスタに接続される接続配線２１５が配置される。
接続配線２１５は、層間絶縁膜２１０を介在して積層され、互いに異なるレベルに位置する接続配線２１５は、コンタクトプラグを通じて互いに接続される。
【００３０】
遮光膜３０が半導体基板１００の第２面１００ｂの上方に第２面１００ｂの全体を覆うように配置される。
言い換えれば、遮光膜３０は、互いに交差する第１方向Ｄ１及び第２方向Ｄ２に延長されたプレート形状を有する。
さらに、遮光膜３０は、光電変換領域（１１０ａ、１１０ｂ）の内の一部を露出させる開口部ＯＰを有する。
遮光膜３０の開口部ＯＰは、第１方向Ｄ１及び第２方向Ｄ２に沿って互いに離隔して配列される。
【００３１】
カラーフィルター層４０は、遮光膜３０上に順次に積層された第１カラーフィルター層３２１、第２カラーフィルター層３２３、及び第３カラーフィルター層３２５を含む。
第１、第２、及び第３カラーフィルター層（３２１、３２３、３２５）は、互いに異なる色を有し、３つの色が混合して黒色（ｂｌａｃｋ）を帯びる。
マイクロレンズアレイ５０は、外部から入射する光を集光する複数のマイクロレンズＭＬを含む。
マイクロレンズＭＬは、互いに交差する第１及び第２方向（Ｄ１、Ｄ２）に沿って２次元的に配列される。
【００３２】
より詳細には、半導体基板１００は、第１導電型（例えば、ｐ型）バルク（ｂｕｌｋ）シリコン基板上に第１導電型エピタキシャル層が形成された基板であり、イメージセンサーの製造工程上、バルクシリコン基板が除去されて、ｐ型エピタキシャル層のみが残留する基板である。
また、半導体基板１００は、第１導電型のウェルを含むバルク半導体基板である。
半導体基板１００は、ピクセル分離構造体１０３によって定義される複数のピクセル領域（Ｐｘ１、Ｐｘ２）を含む。
複数のピクセル領域（Ｐｘ１、Ｐｘ２）は、互いに交差する第１方向Ｄ１及び第２方向Ｄ２に沿ってマトリックス状に配列される。
【００３３】
ピクセル分離構造体１０３は、平面視でピクセル領域（Ｐｘ１、Ｐｘ２）の各々を囲む。
詳細には、ピクセル分離構造体１０３は、互いに並行して第１方向Ｄ１に延長される複数の第１ピクセル分離膜１０３ａ及び第１ピクセル分離膜１０３ａを横切って互いに並行して第２方向Ｄ２に延長される第２ピクセル分離膜１０３ｂを含む。
第１ピクセル分離膜１０３ａは、第２方向Ｄ２に沿って第１間隔Ｗ１にて互いに離隔され、第２ピクセル分離膜１０３ｂは、第１方向Ｄ１に沿って第１間隔Ｗ１にて互いに離隔される。
本実施形態で、ピクセル領域（Ｐｘ１、Ｐｘ２）の各々の幅Ｗ１は、互いに隣接する第１又は第２ピクセル分離膜（１０３ａ、１０３ｂ）の間の間隔Ｗ１に相当する。
【００３４】
ピクセル分離構造体１０３は、半導体基板１００（例えば、シリコン）より屈折率が低い絶縁物質で形成することができ、１つ又は複数の絶縁膜を含むことができる。
例えば、ピクセル分離構造体１０３は、シリコン酸化膜、シリコン窒化膜、アンドープされたポリシリコン膜、空気（ａｉｒ）、又はこれらの組み合わせからなる。
このようなピクセル分離構造体１０３は、半導体基板１００の第１面１００ａ及び／又は第２面１００ｂをパターニングして深いトレンチを形成した後、深いトレンチ内に絶縁物質を埋め込んで形成される。
【００３５】
ピクセル分離構造体１０３は、垂直視で半導体基板１００の第１面１００ａから第２面１００ｂの方向に垂直的に延長され、半導体基板１００の第２面１００ｂと離隔される。
言い換えれば、ピクセル分離構造体１０３の垂直厚さ（高さ）は、半導体基板１００の垂直厚さより小さい。
これとは異なり、ピクセル分離構造体１０３は、半導体基板１００を貫通してもよい。
即ち、ピクセル分離構造体１０３の垂直厚さは、半導体基板１００の垂直厚さと実質的に同一であってもよい。
他の例として、ピクセル分離構造体１０３は、第１導電型の半導体基板１００内に第１導電型の不純物をドーピングして形成された不純物領域であってもよい。
【００３６】
本実施形態によれば、ピクセル分離構造体１０３によって定義されたピクセル領域（Ｐｘ１、Ｐｘ２）は、複数の第１ピクセル領域Ｐｘ１及び複数の第２ピクセル領域Ｐｘ２を含む。
第１ピクセル領域Ｐｘ１は、入射光に比例して発生した電気的信号を出力するセンシングピクセルである。
第１ピクセル領域Ｐｘ１から出力される電気的信号は、光電信号のみならず、ノイズ信号を含む。
第２ピクセル領域Ｐｘ２は、光が入射しない状態で熱発生等によって生成される電子によって発生する電気的信号（即ち、基準（ｒｅｆｅｒｅｎｃｅ）信号）を出力する基準ピクセルである。
【００３７】
第２ピクセル領域Ｐｘ２から出力される基準信号は、第１ピクセル領域Ｐｘ１から出力される電気的信号の基準値として提供される。
第２ピクセル領域Ｐｘ２で発生した基準信号は、正確性のために第２ピクセル領域Ｐｘ２の単位ピクセルから出力した電気的信号の平均値である。
実施形態によれば、第２ピクセル領域Ｐｘ２で発生した基準信号は、正確度を高めるために第２ピクセル領域Ｐｘ２の数が変更することができる。
一例として、第２ピクセル領域Ｐｘ２の数が第１ピクセル領域Ｐｘ１の数より多い。
具体的には、１つの第１ピクセル領域Ｐｘ１と３つの第２ピクセル領域Ｐｘ２とで１つのピクセルグループを構成し、複数のピクセルグループが第１方向Ｄ１及び第２方向Ｄ２に沿って配列される。
【００３８】
半導体基板１００のピクセル領域（Ｐｘ１、Ｐｘ２）内に光電変換領域（１１０ａ、１１０ｂ）が各々提供される。
光電変換領域（１１０ａ、１１０ｂ）の各々は、平面視でピクセル分離構造体１０３によって囲まれる。
実施形態によれば、光電変換領域（１１０ａ、１１０ｂ）は、第１ピクセル領域Ｐｘ１に提供された第１光電変換領域１１０ａ及び第２ピクセル領域Ｐｘ２に提供された第２光電変換領域１１０ｂを含む。
第１及び第２光電変換領域（１１０ａ、１１０ｂ）は、実質的に同一の構造及び物質を有する。
【００３９】
詳細には、第１及び第２光電変換領域（１１０ａ、１１０ｂ）は、第１導電型の半導体基板１００と反対の第２導電型を有する不純物を半導体基板１００内にイオン注入して形成される。
第１導電型の半導体基板１００と第２導電型の第１、第２光電変換領域（１１０ａ、１１０ｂ）との接合（ｊｕｎｃｔｉｏｎ）によってフォトダイオードが形成される。
各々のピクセル領域（Ｐｘ１、Ｐｘ２）で、半導体基板１００の第１面１００ａ上にトランスファーゲート電極ＴＧが配置され、図２を参照して説明した読出回路が共に提供される。
【００４０】
トランスファーゲート電極ＴＧは、平面視で各ピクセル領域の中心部に位置する。
トランスファーゲート電極ＴＧの一部は、半導体基板内に配置され、トランスファーゲート電極ＴＧと半導体基板１００との間にはゲート絶縁膜が介在する。
トランスファーゲート電極ＴＧの一側の半導体基板１００内にフローティング拡散領域ＦＤが提供される。
フローティング拡散領域ＦＤは、半導体基板と反対の不純物をイオン注入して形成される。
例えば、フローティング拡散領域ＦＤは、ｎ型不純物領域である。
【００４１】
層間絶縁膜２１０が半導体基板１００の第１面１００ａ上に積層され、層間絶縁膜２１０は、読出回路を構成するＭＯＳトランジスタ及びトランスファーゲート電極ＴＧを覆う。
層間絶縁膜は、例えばシリコン酸化物、シリコン窒化物、及び／又はシリコン酸窒化物を含み得る。
各々の層間絶縁膜２１０上に接続配線２１５が配置され、接続配線２１５はコンタクトプラグを通じて読出し回路と電気的に接続される。
【００４２】
半導体基板１００の第２面１００ｂ上にバッファ絶縁膜３１０が配置される。
バッファ絶縁膜３１０は、半導体基板１００の第２面１００ｂに存在する欠陥によって生成される電荷（即ち、電子或いは正孔）が光電変換領域（１１０ａ、１１０ｂ）に移動することを防止する。
バッファ絶縁膜３１０は、単一膜又は多層膜を含むことができる。
バッファ絶縁膜３１０は、アルミニウム酸化物及び／又はハフニウム酸化物のような金属酸化物を含み得る。
【００４３】
遮光膜３０がバッファ絶縁膜３１０上に配置される。
遮光膜３０は、第１方向Ｄ１及び第２方向Ｄ２に沿って延長されるプレート形状を有し、第１ピクセル領域Ｐｘ１、即ち、第１光電変換領域１１０ａに対応する開口部ＯＰを有する。
遮光膜３０の開口部ＯＰは、平面視で第１光電変換領域１１０ａの一部分と各々重畳される。
即ち、遮光膜３０の開口部ＯＰを通じて第１光電変換領域１１０ａに光が入射される。
遮光膜３０は、第１光電変換領域１１０ａ上及び第２光電変換領域１１０ｂ上に第１方向Ｄ１及び第２方向Ｄ２に沿って連続的に延長される。
即ち、遮光膜３０は、平面視で第２光電変換領域１１０ｂと完全に重畳する。
【００４４】
遮光膜３０は、開口部ＯＰを除外した全体で、半導体基板１００の第２面１００ｂに入射する光を反射及び遮断させる。
即ち、第２光電変換領域１１０ｂに入射する光を遮断する。
遮光膜３０は、例えばタングステン又はアルミニウムのような金属物質からなる。
実施形態で、遮光膜３０の開口部ＯＰは、方形状を有するものとして示したが、円形であってもよい。
遮光膜３０の開口部ＯＰは、第１方向Ｄ１及び第２方向Ｄ２に沿って互いに離隔して配列される。
開口部ＯＰの各々の中心は、第１ピクセル領域の中心又は第１光電変換領域の中心と整合（ａｌｉｇｎ）される。
【００４５】
実施形態で、開口部ＯＰの幅は、第１光電変換領域１１０ａに入射される光の入射角が一定入射角より大きくならないように調節することができ、したがって、近接する物体の撮像を可能にすることができる。
詳細には、開口部ＯＰの幅Ｗ２は、ピクセル領域（Ｐｘ１、Ｐｘ２）の幅Ｗ１より小さく、互いに隣接する開口部ＯＰ間の間隔より小さい。
開口部ＯＰの幅Ｗ２は、遮光膜３０と光電変換領域（１１０ａ、１１０ｂ）との間の垂直距離、遮光膜３０とマイクロレンズＭＬとの間の垂直距離、及びマイクロレンズＭＬの曲率に沿って最適化される。
【００４６】
一例として、遮光膜３０の開口部ＯＰは、平面視で第１方向Ｄ１及び第２方向Ｄ２に沿って第２ピクセル領域Ｐｘ２の間に各々配置され得る。
また、遮光膜３０の開口部ＯＰは、第１方向Ｄ１及び第２方向Ｄ２に沿って一定な間隔に離隔され得る。
言い換えれば、平面視で第１ピクセル領域Ｐｘ１の各々の周囲に第２ピクセル領域Ｐｘ２が配置される。
【００４７】
遮光膜３０上にカラーフィルター層４０が配置される。
カラーフィルター層４０は、遮光膜３０のように半導体基板１００の第２面１００ｂの全体を覆い、遮光膜３０の開口部ＯＰを露出させる。
より詳細には、カラーフィルター層４０は、先に説明したように順次に積層された第１カラーフィルター層３２１、第２カラーフィルター層３２３、及び第３カラーフィルター層３２５を含む。
第１カラーフィルター層３２１は、遮光膜３０の開口部ＯＰに対応する第１開口を有する。
ここで、第１カラーフィルター層３２１の第１開口の内壁は、遮光膜３０の開口部ＯＰの内壁と垂直に整合される。
第２及び第３カラーフィルター層（３２３、３２５）は、また遮光膜３０の開口部ＯＰに対応する第２開口を有し、第２及び第３カラーフィルター層（３２３、３２５）の第２開口の幅は、開口部ＯＰの幅Ｗ２より大きい。
【００４８】
一例として、第１カラーフィルター層３２１は緑色カラーフィルター層であり、第２カラーフィルター層３２３は赤色カラーフィルター層であり、第３カラーフィルター層３２５は青色カラーフィルター層である。
これとは異なって、第１カラーフィルター層３２１はシアン（ｃｙａｎ）カラーフィルター層であり、第２カラーフィルター層３２３はマゼンタ（ｍａｇｅｎｔａ）カラーフィルター層であり、第３カラーフィルター層３２５は黄色（ｙｅｌｌｏｗ）カラーフィルター層である。
また、他の例として、カラーフィルター層４０で第２及び第３カラーフィルター層（３２３、３２５）を省略することもでき、第１カラーフィルター層３２１のみを含むこともできる。
また、第２の実施形態として、図５Ｂに示すように、遮光膜３０上でカラーフィルター層を省略することができ、平坦絶縁膜３３０が遮光膜３０を直接覆い得る。
【００４９】
続いて図５Ａを参照すると、平坦絶縁膜３３０がカラーフィルター層４０上に配置され得、遮光膜３０の開口部ＯＰ及び第１〜第３カラーフィルター層（３２１、３２３、３２５）の開口を満たす。
平坦絶縁膜３３０は、光感度を向上させるためにシリコン酸化物より屈折率が大きい物質で形成される。
平坦絶縁膜３３０は、例えば約１．４〜約４．０の屈折率を有する物質で形成される。
平坦絶縁膜３３０は、例えばＡｌ２Ｏ３、ＣｅＦ３、ＨｆＯ２、ＩＴＯ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、Ｓｉ、Ｇｅ、ＺｎＳｅ、ＺｎＳ、又はＰｂＦ２等が使用される。
【００５０】
これとは異なって、平坦絶縁膜３３０は、高屈折率の有機物で形成することもでき、例えば、シロキサン樹脂（Ｓｉｌｏｘａｎｅ  Ｒｅｓｉｎ）、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ｐｏｌｙｉｍｉｄｅ系列、ａｃｒｙｌ系列、Ｐａｒｙｌｅｎｅ  Ｃ、ＰＭＭＡ（Ｐｏｌｙ（ｍｅｔｈｙｌ  ｍｅｔｈａｃｒｙｌａｔｅ））、ＰＥＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅ  ｔｅｒｅｐｈｔｈａｌａｔｅ）等が使用され得る。
また、平坦絶縁膜３３０は、例えば「ｓｔｒｏｎｔｉｕｍ  ｔｉｔａｎａｔｅ」（ＳｒＴｉＯ３）、「ｐｏｌｙｃａｒｂｏｎａｔｅ」、「ｇｌａｓｓ」、「ｂｒｏｍｉｎｅ」、「ｓａｐｐｈｉｒｅ」、「ｃｕｂｉｃ  ｚｉｒｃｏｎｉａ」、「ｐｏｔａｓｓｉｕｍ  Ｎｉｏｂａｔｅ」（ＫＮｂＯ３）、「ｍｏｉｓｓａｎｉｔｅ」（ＳｉＣ）、「ｇａｌｌｉｕｍ（ＩＩＩ）  ｐｈｏｓｐｈｉｄｅ」（ＧａＰ）、「ｇａｌｌｉｕｍ（ＩＩＩ）  ａｒｓｅｎｉｄｅ」（ＧａＡｓ）等でも形成され得る。
【００５１】
平坦絶縁膜３３０上に複数のマイクロレンズＭＬが第１及び第２方向Ｄ１、Ｄ２に沿って２次元的に配列される。
マイクロレンズＭＬの各々は、第１光電変換領域１１０ａに対応して配置される。
マイクロレンズＭＬは、上に膨らんでいる（上に凸）形状を有し、所定の曲率半径を有する。
マイクロレンズＭＬは、イメージセンサーに入射する光の経路を変更させて遮光膜３０の開口部ＯＰに光を集光させる。
マイクロレンズＭＬは、光透過性樹脂で形成され得る。
実施形態によれば、マイクロレンズＭＬは、遮光膜３０の開口部ＯＰに各々対応して配置される。
マイクロレンズＭＬの中心は、入射光が遮光膜３０の開口部ＯＰに集光されるように遮光膜３０の開口部ＯＰの中心に整合される。
【００５２】
マイクロレンズＭＬは、遮光膜３０の開口部ＯＰの幅Ｗ２より大きい直径Ｗ３を有する。
マイクロレンズＭＬの直径Ｗ３は、各ピクセル領域（Ｐｘ１、Ｐｘ２）の幅Ｗ１より大きい。
一例として、マイクロレンズＭＬの直径Ｗ３は、各ピクセル領域（Ｐｘ１、Ｐｘ２）の幅Ｗ１の約２倍である。
一例として、マイクロレンズＭＬの各々は、平面視で第１光電変換領域１１０ａと完全に重畳され、第２光電変換領域１１０ｂと部分的に重畳される。
言い換えれば、マイクロレンズＭＬ間の境界が第２光電変換領域１１０ｂ上に配置される。
実施形態で、マイクロレンズＭＬの曲率は、遮光膜３０の開口部ＯＰの幅Ｗ２、遮光膜３０と光電変換領域（１１０ａ、１１０ｂ）との間の垂直的距離、及び遮光膜３０とマイクロレンズＭＬとの間の垂直的距離に基づいて最適化することができる。
【００５３】
以下、図６〜図１７を参照して本発明の多様な実施形態に係るイメージセンサーに対して説明する。
説明を簡易にするために、図４、図５Ａ、及び図５Ｂを参照して説明した構成に対しては同一の参照番号を附し、同様の技術的特徴に対する説明は省略し、相違点に対してのみ説明する。
【００５４】
図６は、本発明の第３の実施形態に係るイメージセンサーの部分平面図であり、図７は、本発明の第３の実施形態に係るイメージセンサーの断面図であって図６のＩＩ−ＩＩ’線に沿って切断した断面図である。
図６及び図７を参照すると、先に説明したように、第１ピクセル領域Ｐｘ１の各々の周囲に第２ピクセル領域Ｐｘ２が配置される。
遮光膜３０の開口部ＯＰが、平面視でジグザグ形状に配列される。
言い換えれば、偶数列の開口部ＯＰと奇数列の開口部ＯＰがずれるように配列される。
したがって、第１方向Ｄ１に隣接する開口部ＯＰの間隔と第２方向Ｄ２に隣接する開口部ＯＰの間の間隔が異なる。
遮光膜３０の開口部ＯＰに各々対応するマイクロレンズＭＬもまたジグザグ形状に配列される。
マイクロレンズＭＬの各々は、第１光電変換領域１１０ａと完全に重畳され、第２光電変換領域１１０ｂと部分的に重畳される。
【００５５】
図８Ａ〜図８Ｄは、本発明の第４〜第７の実施形態に係るイメージセンサーの部分平面図である。
図８Ａ及び図８Ｂを参照すると、イメージセンサーは、ピクセル分離構造体１０３によって定義された複数の第１ピクセル領域Ｐｘ１及び第２ピクセル領域Ｐｘ２を含む。
半導体基板１００上の遮光膜３０は、第１ピクセル領域Ｐｘ１の各々に対応して開口部ＯＰを有する。
さらに、第１ピクセル領域Ｐｘ１の数と第２ピクセル領域Ｐｘ２の数が同数に提供される。
先に説明したように、第１ピクセル領域Ｐｘ１は、遮光膜３０の開口部ＯＰを通じて光が入射されるセンシングピクセルであり、第２ピクセル領域Ｐｘ２は遮光膜３０によって光が遮断される基準ピクセルである。
【００５６】
図８Ａを参照すると、２つの第１ピクセル領域Ｐｘ１と２つの第２ピクセル領域Ｐｘ２が１つのピクセルグループＰＧを構成し、第１ピクセル領域Ｐｘ１は互いに対角線方向に隣接し、第２ピクセル領域Ｐｘ２も互いに対角線方向に隣接する。
このような複数のピクセルグループＰＧは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列される。
マイクロレンズＭＬの各々は、各ピクセルグループＰＧの中心に整列される。
即ち、各々のマイクロレンズＭＬが２つの開口部ＯＰと重畳される。
【００５７】
図８Ｂを参照すると、２つの第１ピクセル領域Ｐｘ１と２つの第２ピクセル領域Ｐｘ２が１つのピクセルグループＰＧを構成する。
第１方向Ｄ１に隣接する２つの第２ピクセル領域Ｐｘ２と２つの第２ピクセル領域Ｐｘ２との間に２つの第１ピクセル領域Ｐｘ１が配置され、第２方向Ｄ２に隣接する第２ピクセル領域Ｐｘ２の間に１つの第１ピクセル領域Ｐｘ１が配置される。
【００５８】
図８Ｃ及び図８Ｄを参照すると、３つの第１ピクセル領域Ｐｘ１と１つの第２ピクセル領域Ｐｘ２が１つのピクセルグループＰＧを構成し、複数のピクセルグループＰＧが第１方向Ｄ１及び第２方向Ｄ２に沿って配列される。
この実施形態では、第１ピクセル領域Ｐｘ１の数が第２ピクセル領域Ｐｘ２の数より多い。
マイクロレンズＭＬは、ピクセルグループＰＧの各々に対応して配置される。
【００５９】
図８Ｃを参照すると、奇数行での第１ピクセル領域Ｐｘ１の数と偶数行での第２ピクセル領域Ｐｘ２の数が異なる。
また、第２ピクセル領域Ｐｘ２の各々の周囲に第１ピクセル領域Ｐｘ１が配置される。
ここで、マイクロレンズＭＬの各々は、３つの開口部ＯＰと重畳される。
【００６０】
図８Ｄを参照すると、４つの第２ピクセル領域Ｐｘ２が上下左右にひとかたまりとなった各々の周囲に、第１ピクセル領域Ｐｘ１が配置される。
【００６１】
図９は、本発明の第８の実施形態に係るイメージセンサーの平面図であり、図１０は、本発明の第８の実施形態に係るイメージセンサーの断面図であって図９のＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。
図９及び図１０を参照すると、イメージセンサーは、ピクセル分離構造体１０３によって定義された複数の第１ピクセル領域Ｐｘ１及び第２ピクセル領域Ｐｘ２を含み、第１方向Ｄ１に沿って第１及び第２ピクセル領域（Ｐｘ１、Ｐｘ２）が交互に配列され、第２方向Ｄ２に沿って第１及び第２ピクセル領域（Ｐｘ１、Ｐｘ２）が交互に配列される。
【００６２】
遮光膜３０の開口部ＯＰが第１ピクセル領域Ｐｘ１の各々に対応して配置される。
第２光電変換領域１１０ｂの各々は、第１方向Ｄ１及び第２方向Ｄ２に隣接する開口部ＯＰの間に配置される。
マイクロレンズＭＬは、マイクロレンズＭＬの中心が開口部ＯＰの中心に整合するように配置される。
マイクロレンズＭＬの各々は、平面視で各第１ピクセル領域Ｐｘ１に提供された第１光電変換領域１１０ａと完全に重畳される。
マイクロレンズＭＬは、各ピクセル領域（Ｐｘ１、Ｐｘ２）の幅（図４のＷ１参照）の約２倍より小さい直径を有する。
【００６３】
図１１Ａは、本発明の第９の実施形態に係るイメージセンサーの部分平面図であり、図１１Ｂは、本発明の第１０の実施形態に係るイメージセンサーの部分平面図であり、図１２は、本発明の第９、１０の実施形態に係るイメージセンサーの断面図であって図１１Ａ及び図１１ＢのＩＶ−ＩＶ’線に沿って切断した断面図である。
図１１Ａ、図１１Ｂ、及び図１２を参照すると、マイクロレンズＭＬがピクセル領域（Ｐｘ１、Ｐｘ２）の各々に対応して配置される。
【００６４】
即ち、マイクロレンズＭＬの直径は、各ピクセル領域（Ｐｘ１、Ｐｘ２）の幅（図４のＷ１参照）と実質的に同一であるか、或いは小さい。
また、マイクロレンズＭＬの中心が開口部ＯＰの中心に整合される。
第２光電変換領域１１０ｂの各々は、第１方向Ｄ１及び第２方向Ｄ２に隣接する開口部ＯＰの間に配置される。
【００６５】
図１１Ａを参照すると、第１方向Ｄ１に沿って第１及び第２ピクセル領域（Ｐｘ１、Ｐｘ２）が交互に配列され、第２方向Ｄ２に沿って第１及び第２ピクセル領域（Ｐｘ１、Ｐｘ２）が交互に配列される。
図１１Ｂを参照すると、第２ピクセル領域Ｐｘ２の各々の周囲に第１ピクセル領域Ｐｘ１が配置される。
【００６６】
図１３Ａは、本発明の第１１の実施形態に係るイメージセンサーの部分平面図であり、図１３Ｂは、本発明の第１２の実施形態に係るイメージセンサーの部分平面図である。
図１３Ａ及び図１３Ｂを参照すると、４つの第１ピクセル領域Ｐｘ１が１つの第１ピクセルグループＰＧ１を構成し、４つの第２ピクセル領域Ｐｘ２が１つの第２ピクセルグループＰＧ２を構成する。
さらに、マイクロレンズＭＬが第１及び第２ピクセル領域（Ｐｘ１、Ｐｘ２）の各々に対応して配置される。
即ち、マイクロレンズＭＬの直径は、各ピクセル領域（Ｐｘ１、Ｐｘ２）の幅（図４のＷ１参照）と実質的に同一であるか、或いは小さい。
【００６７】
図１３Ａを参照すると、１つの第２ピクセルグループＰＧ２の周囲に複数の第１ピクセルグループＰＧ１が提供される。
言い換えれば、複数の第１ピクセルグループＰＧ１が、平面視で１つの第２ピクセルグループＰＧ２を囲む。
図１３Ｂを参照すると、第１方向Ｄ１に沿って第１ピクセルグループＰＧ１と第２ピクセルグループＰＧ２が交互に配列され、第２方向Ｄ２に沿って第１ピクセルグループＰＧ１と第２ピクセルグループＰＧ２が交互に配列される。
【００６８】
図１４は、本発明の第１３の実施形態に係るイメージセンサーの部分平面図であり、図１５は、本発明の第１３の実施形態に係るイメージセンサーの断面図であって図１４のＶ−Ｖ’線に沿って切断した断面図である。
図１４及び図１５に示す実施形態によれば、イメージセンサーで第２ピクセル領域Ｐｘ２の数が第１ピクセル領域Ｐｘ１の数より多い。
【００６９】
詳細には、図１４及び図１５を参照すると、「３×３」ピクセル領域が１つのピクセルグループＰＧを構成し、複数のピクセルグループＰＧが第１方向Ｄ１及び第２方向Ｄ２に沿って配列される。
ここで、１つのピクセルグループＰＧは、１つの第１ピクセル領域Ｐｘ１を含み、その周囲に第２ピクセル領域Ｐｘ２が配置され、遮光膜３０は、第１ピクセル領域Ｐｘ１に各々対応して開口部ＯＰを有する。
一例として、第１又は第２方向（Ｄ１、Ｄ２）に互いに隣接する開口部ＯＰの間に２つの第２光電変換領域１１０ｂが配置される。
マイクロレンズＭＬは、ピクセルグループＰＧの各々に対応して配置され、マイクロレンズＭＬの中心が開口部ＯＰの中心に整合される。
さらに、マイクロレンズＭＬの直径は、各ピクセル領域（Ｐｘ１、Ｐｘ２）幅（図４のＷ１）の約２倍より大きい。
【００７０】
図１６は、本発明の第１４の実施形態に係るイメージセンサーの部分平面図であり、図１７は、本発明の第１４の実施形態に係るイメージセンサーの断面図であって図１６のＶＩ−ＶＩ’線に沿って切断した断面図である。
図１６及び図１７を参照すると、「３×３」ピクセル領域が１つのピクセルグループＰＧを構成し、複数のピクセルグループＰＧが第１方向Ｄ１及び第２方向Ｄ２に沿って配列される。
ここで、１つのピクセルグループＰＧは、４つの第１ピクセル領域Ｐｘ１を含み、マイクロレンズＭＬの各々は、４つの第１ピクセル領域Ｐｘ１と重畳するように配置される。
【００７１】
図１８は、本発明の実施形態に係るイメージセンサーを含む電子装置の概略を示す斜視図である。
図１８を参照すると、電子装置１０００は、パネル（タッチセンサーパネル）１１００及びパネル１１００の一部領域ＰＡ下に提供されるイメージセンサーを含む。
本実施形態の例示としては、電子装置１０００は、スマートフォン、タブレット、コンピュータ等のような個人用携帯端末機又は移動式電子装置である。
【００７２】
イメージセンサーは、先に説明した実施形態に係るイメージセンサーとして、使用者の指紋を感知し、感知した指紋に基づいて認証動作を実行する。
即ち、イメージセンサーは、使用者認証機能を提供する指紋感知センサー又は指紋認識センサーである。
パネル１１００は、使用者とのインターフェイシングを提供する。
例えば、使用者は、パネル１１００を通じて電子装置１０００で提供される多様な情報を見ることができる。
又は、使用者は、パネル１１００を通じて電子装置１０００に多様な情報を入力することができる。
このために、パネル１１００は、使用者のタッチを感知するためのタッチパネル又は使用者に情報を表示するためのディスプレイパネルを含み得る。
【００７３】
電子装置１０００は、認証された使用者にサービスを提供するために指紋検出の機能を実行する。
電子装置１０００は、使用者の指紋に関する情報を収集及び格納することができる。
電子装置１０００は、格納された指紋情報に基づいて認証される使用者のみにサービスを提供する。
電子装置１０００は、使用者の指紋を検出するために、パネル１１００の下部に配置されるイメージセンサーを利用する。
【００７４】
電子装置１０００の使用者は、客体（ｏｂｊｅｃｔ）を通じて電子装置１０００に接触する。
例として、客体は使用者の指を含む。
電子装置１０００は、パネル１００５上の客体の接触（Ｃｏｎｔａｃｔ）又は近接（Ｐｒｏｘｉｍｉｔｙ）に応答して、客体を認識する。
パネル１１００の一部領域ＰＡに使用者の指が一部領域ＰＡに接触又は近接する時、イメージセンサーは一部領域ＰＡに接触又は近接した指の指紋と関連するイメージを取得する。
電子装置１０００は、取得したイメージに基づいて、一部領域ＰＡに接触又は近接した指の指紋が認証された使用者の指紋であるか否かを判別する。
【００７５】
図１９は、本発明の実施形態に係るイメージセンサーを含む電子装置の概略構成を示すブロック図である。
図１９を参照すると、電子装置１０００は、タッチセンサーパネル１１１０、タッチプロセッサ１１１２、ディスプレイパネル１１２０、ディスプレイドライバー１１２２、メインプロセッサ１１３０、メモリ１１４０、及びイメージセンサー１２００を含む。
【００７６】
タッチセンサーパネル１１１０は、客体（例えば、使用者の指）の接触又は近接を感知することができる。
例として、タッチセンサーパネル１１１０は、客体の接触又は近接に応答して、感知信号を生成する。
幾つかの実施形態で、タッチセンサーパネル１１１０は、列（Ｒｏｗ）及び行（Ｃｏｌｕｍｎ）に沿って形成される複数の感知キャパシターを含み得る。
タッチプロセッサ１１１２は、タッチセンサーパネル１１１０から出力される感知信号に基づいて、客体の接触又は近接に関する動作を処理する。
一例として、感知信号が特定アプリケーションの実行又は動作と関連する場合、タッチプロセッサ１１１２は、この特定アプリケーションが実行されるか、或いは動作するようにメインプロセッサ１１３０に命令を出力する。
【００７７】
ディスプレイパネル１１２０は、イメージを表示するために、列及び行に沿って配列される複数のピクセルを含む。
ディスプレイパネル１１２０の各ピクセルは、イメージを形成する特定色相の光を放射（Ｅｍｉｔ）するように構成される。
複数のピクセルが共に光を放射することによって、ディスプレイパネル１１２０は意図したイメージを表示することができる。
図にはタッチセンサーパネル１１１０とディスプレイパネル１１２０が別個に示してあるが、タッチセンサーパネル１１１０及びディスプレイパネル１１２０は１つのパネルで具現されてもよい。
ディスプレイドライバー１１２２は、ディスプレイパネル１１２０を駆動させる。
ディスプレイドライバー１１２２は、メインプロセッサ１１３０の命令に応答して、意図したイメージが表示されるようにディスプレイパネル１１２０の各ピクセルを駆動させる。
【００７８】
メインプロセッサ１１３０は、電子装置１０００の機能を提供するために多様な計算／論理演算を実行／処理することができる。
メインプロセッサ１１３０は、マイクロプロセッサ（ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ）、中央処理装置（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ（ＣＰＵ））を含む。
メインプロセッサ１１３０は、アドレスバス（Ａｄｄｒｅｓｓ  ｂｕｓ）、制御バス（Ｃｏｎｔｒｏｌ  ｂｕｓ）及びデータバス（Ｄａｔａ  ｂｕｓ）を通じてタッチプロセッサ１１１２、ディスプレイドライバー１１２２、メモリ１１４０、及びイメージセンサー１２００と通信を実行する。
【００７９】
メモリ１１４０は、電子装置１０００の動作に必要であるデータを格納する。
例えば、メモリ１１４０は、ＤＲＡＭ（ｄｙｎａｍｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ（ＲＡＭ））、モバイル（ｍｏｂｉｌｅ）  ＤＲＡＭ、ＳＲＡＭ（ｓｔａｔｉｃ  ＲＡＭ）、又はフラッシュメモリ（Ｆｌａｓｈ  Ｍｅｍｏｒｙ）等を含む。
イメージセンサー１２００は、ディスプレイパネル１１２０から放射される光に基づいて、ディスプレイパネル１１２０の一部領域ＰＡ上の客体に関するイメージ信号（例えば、指の指紋を指示するイメージを形成するための信号）を生成／出力する。
【００８０】
図２０は、本発明の実施形態に係るイメージセンサーを含む電子装置の構成の一部を示す断面図であり、図２１は、図２０に示した電子装置をより詳細に示す断面図である。
図２０及び図２１を参照すると、電子装置１０００は、ディスプレイパネル１１２０、イメージセンサーパッケージ１００Ｐ、及びボード１０００Ｓを含む。
【００８１】
ディスプレイパネル１１２０は、１つ又は複数のカラーを有する光を発光してディスプレイ動作を実行するＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を含むＯＬＥＤディスプレイパネルである。
しかし、本発明はこれに制限されず、ＬＣＤディスプレイパネル等多様な種類のディスプレイパネルを利用することができる。
イメージセンサーパッケージ１００Ｐは、パッケージ基板１００Ｓ及びパッケージ基板１００Ｓ上に実装されたイメージセンサーを含む。
イメージセンサーパッケージ１００Ｐは、接着剤１５０によってディスプレイパネル下に付着され得る。
【００８２】
パッケージ基板１００Ｓは、印刷回路基板ＰＣＢであり、パッケージ基板１００Ｓの下面に複数のソルダボールＳＢが付着され得る。
パッケージ基板１００Ｓの上面にソルダボールと電気的に接続された接続パッドが形成される。
パッケージ基板１００Ｓの接続パッドは、貫通ビアを通じてイメージセンサー１２００の読出回路層２０と電気的に接続される。
したがって、入射光によってイメージセンサー１２００から出力される電気的信号がパッケージ基板１００ＳのソルダボールＳＢを通じて他の外部装置（例えば、メインプロセッサ）に伝達され得る。
【００８３】
イメージセンサー１２００は、先に説明したように、複数のセンシングピクセルＰ１及び基準ピクセルＰ２を含む。
指紋ＦＰによって反射された光がマイクロレンズアレイ５０を通じて入射され、遮光層３０の開口を通じてセンシングピクセルＰ１に入射される。
センシングピクセルＰ１は、指紋ＦＰの互いに異なる領域によって反射された光をセンシングし、センシングされた光に対応する電気信号を出力する。
センシングピクセルＰ１は、指紋ＦＰのリッジ（ｒｉｄｇｅ）で反射した光に対応する電気信号を発生するか、或いはリッジ間の谷（ｖａｌｌｅｙ）で反射した光に対応する電気信号を発生する。
【００８４】
光が反射された指紋ＦＰの形状に応じて光電変換素子でセンシングされた光の量は変化し、センシングされた光の量に応じて互いに異なるレベルを有する電気信号が生成される。
即ち、センシングピクセルＰ１から出力される電気的信号は、各々明暗情報（又は、イメージ情報）を含み、センシングピクセルＰ１及び基準ピクセルＰ２から出力される電気的信号に基づく信号処理を通じて各センシングピクセルＰ１に対応する領域がリッジであるか、又は谷であるかが判断され、判断された情報を組み合わせることによって全体的な指紋イメージが構成される。
【００８５】
ボード１０００Ｓは、スマートフォン等のＰＣＢのようなマザーボード（ｍｏｔｈｅｒ  ｂｏａｒｄ）に該当し得、イメージセンサーパッケージ１００Ｐがボード１０００Ｓと接続されることによって、イメージセンサーパッケージ１００Ｐはチップ−オン−ボード（ｃｈｉｐ  ｏｎ  ｂｏａｒｄ）形態に実装される。
また、イメージセンサーパッケージ１００Ｐの一面に形成された接続端子を通じてイメージデータをボード１０００Ｓに提供することができ、一実施形態によれば、イメージデータは、イメージセンサーパッケージ１００Ｐの一面に提供されたソルダボールＳＢを通じてボード１０００Ｓにイメージデータを提供する。
【００８６】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【００８７】
１    アクティブピクセルセンサーアレイ
２    行デコーダー
３    行ドライバー
４    列デコーダー
５    タイミング発生器
６    相関二重サンプラー
７    アナログデジタルコンバーター
８    入出力バッファ
１０    光電変換層
２０    読出回路層
３０    遮光膜
４０    カラーフィルター層
５０    マイクロレンズアレイ
１００    半導体基板
１０３    ピクセル分離構造体
１０３ａ    第１ピクセル分離膜
１０３ｂ    第２ピクセル分離膜
１１０ａ、１１０ｂ    （第１、第２）光電変換領域
２１０    層間絶縁膜
２１５    接続配線
３１０    バッファ絶縁膜
３２１、３２３、３２５    （第１〜第３）カラーフィルター層
３３０    平坦絶縁膜
１０００    電子装置
１１１０    パネル（タッチセンサーパネル）
１１１２    タッチプロセッサ
１１２０    ディスプレイパネル
１１２２    ディスプレイドライバー
１１３０    メインプロセッサ
１１４０    メモリ
１２００    イメージセンサー
ＣＰ    導電パッド
ＭＬ    マイクロレンズ
ＯＰ    開口部
Ｐ    単位ピクセル
ＰＸ１、ＰＸ２    （第１、第２）ピクセル領域
Ｒ１    ピクセルアレイ領域
Ｒ２    制御回路領域
Ｒ３    パッド領域
【図１】
2020017955.tif 000003
【図２】
2020017955.tif 000004
【図３】
2020017955.tif 000005
【図４】
2020017955.tif 000006
【図５Ａ】
2020017955.tif 000007
【図５Ｂ】
2020017955.tif 000008
【図６】
2020017955.tif 000009
【図７】
2020017955.tif 000010
【図８Ａ】
2020017955.tif 000011
【図８Ｂ】
2020017955.tif 000012
【図８Ｃ】
2020017955.tif 000013
【図８Ｄ】
2020017955.tif 000014
【図９】
2020017955.tif 000015
【図１０】
2020017955.tif 000016
【図１１Ａ】
2020017955.tif 000017
【図１１Ｂ】
2020017955.tif 000018
【図１２】
2020017955.tif 000019
【図１３Ａ】
2020017955.tif 000020
【図１３Ｂ】
2020017955.tif 000021
【図１４】
2020017955.tif 000022
【図１５】
2020017955.tif 000023
【図１６】
2020017955.tif 000024
【図１７】
2020017955.tif 000025
【図１８】
2020017955.tif 000026
【図１９】
2020017955.tif 000027
【図２０】
2020017955.tif 000028
【図２１】
2020017955.tif 000029