(57)【要約】【課題】オン抵抗の低減が可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１の面と第２の面とを有する炭化珪素層、トレンチ、トレンチ内のゲート絶縁層及びゲート電極、ｎ型の第１の炭化珪素領域、第１の炭化珪素領域と第１の面の間に設けられ、トレンチを間に挟むｐ型の第２の炭化珪素領域及びｐ型の第３の炭化珪素領域、第２の炭化珪素領域と第１の面の間のｎ型の第４の炭化珪素領域、第３の炭化珪素領域と第１の面の間のｎ型の第５の炭化珪素領域、第１の炭化珪素領域と第２の炭化珪素領域の間のｐ型の第６の炭化珪素領域、第１の炭化珪素領域と第３の炭化珪素領域の間のｐ型の第７の炭化珪素領域、第１の炭化珪素領域と第６の炭化珪素領域の間の第８の炭化珪素領域、第１の炭化珪素領域と第７の炭化珪素領域の間の第９の炭化珪素領域、を備える。第８の炭化珪素領域は、第９の炭化珪素領域に向かって延びる複数の第１の領域を有する。【選択図】図１
2020017640.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向及び第２の方向に平行な第１の面と、前記第１の方向及び前記第２の方向に平行な第２の面と、を有する炭化珪素層と、
前記炭化珪素層の前記第１の面の側に位置する第１の電極と、
前記炭化珪素層の前記第２の面の側に位置する第２の電極と、
前記炭化珪素層の中に存在し、前記第１の面において前記第１の方向に延伸し、第１の側面と、第２の側面と、前記第１の側面と前記第２の側面との間の底面とを有するトレンチと、
前記トレンチの中に位置するゲート電極と、
前記ゲート電極と前記炭化珪素層との間に位置するゲート絶縁層と、
前記炭化珪素層の中に位置するｎ型の第１の炭化珪素領域と、
前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第１の面との間に位置するｐ型の第２の炭化珪素領域と、
前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域との間に前記トレンチを挟むｐ型の第３の炭化珪素領域と、
前記炭化珪素層の中に位置し、前記第２の炭化珪素領域と前記第１の面との間に位置するｎ型の第４の炭化珪素領域と、
前記炭化珪素層の中に位置し、前記第３の炭化珪素領域と前記第１の面との間に位置し、前記第４の炭化珪素領域との間に前記トレンチを挟むｎ型の第５の炭化珪素領域と、
前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第２の炭化珪素領域との間に位置し、前記第２の面との間の距離が前記第２の面と前記底面との間の距離よりも小さく、前記第１の側面との間に前記第１の炭化珪素領域を挟むｐ型の第６の炭化珪素領域と、
前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第３の炭化珪素領域との間に位置し、前記第２の面との間の距離が前記第２の面と前記底面との間の距離よりも小さく、前記第２の側面との間に前記第１の炭化珪素領域を挟むｐ型の第７の炭化珪素領域と、
前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第６の炭化珪素領域との間に設けられ、前記第６の炭化珪素領域に接続され、前記第２の面との間の距離が前記第２の面と前記底面との間の距離よりも小さいｐ型の第８の炭化珪素領域と、
前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第７の炭化珪素領域との間に設けられ、前記第７の炭化珪素領域に接続され、前記第２の面との間の距離が前記第２の面と前記底面との間の距離よりも小さいｐ型の第９の炭化珪素領域と、
を備え、
前記第８の炭化珪素領域は、前記第９の炭化珪素領域に向かって延伸し、前記第９の炭化珪素領域との間に前記第１の炭化珪素領域を挟み、前記第１の方向及び前記第２の方向に平行な面内において、前記第１の方向に繰り返し配置された複数の第１の領域を有する半導体装置。
【請求項２】
前記第１の領域は、前記底面との間に前記第１の炭化珪素領域を挟む請求項１記載の半導体装置。
【請求項３】
隣り合う２つの前記第１の領域の間に前記第１の炭化珪素領域を挟む請求項１又は請求項２記載の半導体装置。
【請求項４】
前記第１の領域は、第１の部分と、前記第１の部分と前記第９の炭化珪素領域との間に位置する第２の部分とを有し、前記第２の部分の前記第１の方向の幅が前記第１の部分の前記第１の方向の幅よりも大きい請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記第２の部分は、前記第２の方向に対し斜めに突出する２つの突起部を含む請求項４記載の半導体装置。
【請求項６】
前記第１の領域と前記第９の炭化珪素領域との間の距離は、前記第６の炭化珪素領域と前記第７の炭化珪素領域との間の距離の半分以下である請求項１ないし請求項５いずれか一項記載の半導体装置。
【請求項７】
前記第９の炭化珪素領域は、前記第８の炭化珪素領域に向かって延伸し、前記第８の炭化珪素領域との間に前記第１の炭化珪素領域を挟み、前記第１の方向及び前記第２の方向に平行な面内において、前記第１の方向に繰り返し配置された複数の第２の領域を有する請求項１ないし請求項６いずれか一項記載の半導体装置。
【請求項８】
前記第２の領域は、前記底面との間に前記第１の炭化珪素領域を挟む請求項７記載の半導体装置。
【請求項９】
隣り合う２つの前記第２の領域の間に前記第１の炭化珪素領域を挟む請求項７又は請求項８記載の半導体装置。
【請求項１０】
前記第２の領域は、第３の部分と、前記第３の部分と前記第８の炭化珪素領域との間に位置する第４の部分とを有し、前記第４の部分の前記第１の方向の幅が前記第３の部分の前記第１の方向の幅よりも大きい請求項７ないし請求項９いずれか一項記載の半導体装置。
【請求項１１】
前記第４の部分は、前記第２の方向に対し斜めに突出する２つの突起部を含む請求項１０記載の半導体装置。
【請求項１２】
前記第２の領域と前記第８の炭化珪素領域との間の距離は、前記第６の炭化珪素領域と前記第７の炭化珪素領域との間の距離の半分以下である請求項７ないし請求項１１いずれか一項記載の半導体装置。
【請求項１３】
前記第１の領域と前記第２の領域は、前記第１の方向に交互に配置された請求項７ないし請求項１２いずれか一項記載の半導体装置。
【請求項１４】
前記第１の領域と前記第２の領域の配置のピッチは一定である請求項７ないし請求項１３いずれか一項記載の半導体装置。
【請求項１５】
前記第８の炭化珪素領域及び前記第９の炭化珪素領域のｐ型不純物濃度は、前記第３の炭化珪素領域及び前記第４の炭化珪素領域のｐ型不純物濃度よりも高い請求項１ないし請求項１４いずれか一項記載の半導体装置。
【請求項１６】
前記第１の炭化珪素領域は、低濃度領域と、前記低濃度領域と前記第１の面との間の高濃度領域とを有し、前記高濃度領域のｎ型不純物濃度は、前記低濃度領域のｎ型不純物濃度よりも高い請求項１ないし請求項１５いずれか一項記載の半導体装置。
【請求項１７】
請求項１ないし請求項１６いずれか一項記載の半導体装置を備えるインバータ回路。
【請求項１８】
請求項１ないし請求項１６いずれか一項記載の半導体装置を備える駆動装置。
【請求項１９】
請求項１ないし請求項１６いずれか一項記載の半導体装置を備える車両。
【請求項２０】
請求項１ないし請求項１６いずれか一項記載の半導体装置を備える昇降機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。
【背景技術】
【０００２】
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この物性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
【０００３】
炭化珪素を用いたＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のオン抵抗を低減する構造として、トレンチ内にゲート電極を設けるトレンチゲート型のＭＯＳＦＥＴがある。トレンチゲート型のＭＯＳＦＥＴは、単位面積当たりのチャネル密度が大きくなることでオン抵抗が低減される。トレンチゲート型のＭＯＳＦＥＴにおいて、更に、オン抵抗を低減する構造の実現が期待される。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ａ．Ｉｃｈｉｍｕｒａ  ｅｔ  ａｌ.  “４Ｈ−ＳｉＣ  Ｔｒｅｎｃｈ  ＭＯＳＦＥＴ  ｗｉｔｈ  Ｕｌｔｒａ−Ｌｏｗ  Ｏｎ−Ｒｅｓｉｓｔａｎｃｅ  ｂｙ  ｕｓｉｎｇ  Ｍｉｎｉａｔｕｒｉｚａｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ”，ＩＣＳＣＲＭ（２０１７）  ａｂｓｔｒａｃｔ．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、オン抵抗の低減が可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、第１の方向及び第２の方向に平行な第１の面と、前記第１の方向及び前記第２の方向に平行な第２の面と、を有する炭化珪素層と、前記炭化珪素層の前記第１の面の側に位置する第１の電極と、前記炭化珪素層の前記第２の面の側に位置する第２の電極と、前記炭化珪素層の中に存在し、前記第１の面において前記第１の方向に延伸し、第１の側面と、第２の側面と、前記第１の側面と前記第２の側面との間の底面とを有するトレンチと、前記トレンチの中に位置するゲート電極と、前記ゲート電極と前記炭化珪素層との間に位置するゲート絶縁層と、前記炭化珪素層の中に位置するｎ型の第１の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第１の面との間に位置するｐ型の第２の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域との間に前記トレンチを挟むｐ型の第３の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第２の炭化珪素領域と前記第１の面との間に位置するｎ型の第４の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第３の炭化珪素領域と前記第１の面との間に位置し、前記第４の炭化珪素領域との間に前記トレンチを挟むｎ型の第５の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第２の炭化珪素領域との間に位置し、前記第２の面との間の距離が前記第２の面と前記底面との間の距離よりも小さく、前記第１の側面との間に前記第１の炭化珪素領域を挟むｐ型の第６の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第３の炭化珪素領域との間に位置し、前記第２の面との間の距離が前記第２の面と前記底面との間の距離よりも小さく、前記第２の側面との間に前記第１の炭化珪素領域を挟むｐ型の第７の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第６の炭化珪素領域との間に設けられ、前記第６の炭化珪素領域に接続され、前記第２の面との間の距離が前記第２の面と前記底面との間の距離よりも小さいｐ型の第８の炭化珪素領域と、前記炭化珪素層の中に位置し、前記第１の炭化珪素領域と前記第７の炭化珪素領域との間に設けられ、前記第７の炭化珪素領域に接続され、前記第２の面との間の距離が前記第２の面と前記底面との間の距離よりも小さいｐ型の第９の炭化珪素領域と、を備え、前記第８の炭化珪素領域は、前記第９の炭化珪素領域に向かって延伸し、前記第９の炭化珪素領域との間に前記第１の炭化珪素領域を挟み、前記第１の方向及び第２の方向に平行な面内において、前記第１の方向に繰り返し配置された複数の第１の領域を有する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置の模式断面図。
【図２】第１の実施形態の半導体装置の模式平面図。
【図３】第１の実施形態の半導体装置の模式断面図。
【図４】第１の実施形態の半導体装置の模式断面図。
【図５】第１の実施形態の半導体装置の模式断面図。
【図６】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。
【図７】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。
【図８】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。
【図９】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。
【図１０】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。
【図１１】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。
【図１２】第１の実施形態の半導体装置の製造方法の一例を示す模式断面図。
【図１３】第１の実施形態の半導体装置の作用及び効果の説明図。
【図１４】第１の実施形態の半導体装置の作用及び効果の説明図。
【図１５】第１の実施形態の半導体装置の作用及び効果の説明図。
【図１６】第１の実施形態の半導体装置の作用及び効果の説明図。
【図１７】第１の実施形態の半導体装置の作用及び効果の説明図。
【図１８】第１の実施形態の半導体装置の作用及び効果の説明図。
【図１９】第１の実施形態の半導体装置の作用及び効果の説明図。
【図２０】第１の実施形態の半導体装置の作用及び効果の説明図。
【図２１】第１の実施形態の半導体装置の第１の変形例の模式断面図。
【図２２】第１の実施形態の半導体装置の第２の変形例の模式断面図。
【図２３】第２の実施形態の半導体装置の模式断面図。
【図２４】第２の実施形態の半導体装置の作用及び効果の説明図。
【図２５】第２の実施形態の半導体装置の第１の変形例の模式断面図。
【図２６】第２の実施形態の半導体装置の第２の変形例の模式断面図。
【図２７】第３の実施形態の半導体装置の模式断面図。
【図２８】第３の実施形態の半導体装置の作用及び効果の説明図。
【図２９】第４の実施形態の駆動装置の模式図。
【図３０】第５の実施形態の車両の模式図。
【図３１】第６の実施形態の車両の模式図。
【図３２】第７の実施形態の昇降機の模式図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００９】
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記を用いる場合、これらの表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
【００１０】
不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ  Ｃａｐａｃｉｔａｎｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
【００１１】
トレンチの形状、絶縁層の厚さ等は、例えば、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）の画像上で計測することが可能である。
【００１２】
（第１の実施形態）
第１の実施形態の半導体装置は、第１の方向及び第２の方向に平行な第１の面と、第１の方向及び第２の方向に平行な第２の面と、を有する炭化珪素層と、炭化珪素層の第１の面の側に位置する第１の電極と、炭化珪素層の第２の面の側に位置する第２の電極と、炭化珪素層の中に存在し、第１の面において第１の方向に延伸し、第１の側面と、第２の側面と、第１の側面と第２の側面との間の底面とを有するトレンチと、トレンチの中に位置するゲート電極と、ゲート電極と炭化珪素層との間に位置するゲート絶縁層と炭化珪素層の中に位置するｎ型の第１の炭化珪素領域と、炭化珪素層の中に位置し、第１の炭化珪素領域と第１の面との間に位置するｐ型の第２の炭化珪素領域と、炭化珪素層の中に位置し、第１の炭化珪素領域と第１の面との間に位置し、第２の炭化珪素領域との間にトレンチを挟むｐ型の第３の炭化珪素領域と、炭化珪素層の中に位置し、第２の炭化珪素領域と第１の面との間に位置するｎ型の第４の炭化珪素領域と、炭化珪素層の中に位置し、第３の炭化珪素領域と第１の面との間に位置し、第４の炭化珪素領域との間にトレンチを挟むｎ型の第５の炭化珪素領域と、炭化珪素層の中に位置し、第１の炭化珪素領域と第２の炭化珪素領域との間に位置し、第２の面との間の距離が第２の面と底面との間の距離よりも小さく、第１の側面との間に第１の炭化珪素領域を挟むｐ型の第６の炭化珪素領域と、炭化珪素層の中に位置し、第１の炭化珪素領域と第３の炭化珪素領域との間に位置し、第２の面との間の距離が第２の面と底面との間の距離よりも小さく、第２の側面との間に第１の炭化珪素領域を挟むｐ型の第７の炭化珪素領域と、炭化珪素層の中に位置し、第１の炭化珪素領域と第６の炭化珪素領域との間に設けられ、第６の炭化珪素領域に接続され、第２の面との間の距離が第２の面と底面との間の距離よりも小さいｐ型の第８の炭化珪素領域と、炭化珪素層の中に位置し、第１の炭化珪素領域と第７の炭化珪素領域との間に設けられ、第７の炭化珪素領域に接続され、第２の面との間の距離が第２の面と底面との間の距離よりも小さいｐ型の第９の炭化珪素領域と、を備え、第８の炭化珪素領域は、第９の炭化珪素領域に向かって延伸し、第９の炭化珪素領域との間に第１の炭化珪素領域を挟み、第１の方向及び第２の方向に平行な面内において、第１の方向に繰り返し配置された複数の第１の領域を有する。
【００１３】
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型ＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
【００１４】
図２は、第１の実施形態の半導体装置の模式平面図である。図２は、図１の第１の面（図１中のＰ１）における平面図である。第１の方向及び第２の方向は第１の面Ｐ１に対して平行な方向である。また、第２の方向は第１の方向に対して垂直な方向である。
【００１５】
図３は、第１の実施形態の半導体装置の模式断面図である。図３は、図１のＤＤ’断面である。図３は、第１の方向及び第２の方向に対し平行な断面である。図３は、第１の面Ｐ１に対して平行な断面である。図１は、図３のＡＡ’断面である。
【００１６】
図４は、第１の実施形態の半導体装置の模式断面図である。図４は、図３のＢＢ’断面である。図５は、第１の実施形態の半導体装置の模式断面図である。図５は、図３のＣＣ’断面である。
【００１７】
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート電極１６、ゲート絶縁層１８、層間絶縁層２０、トレンチ２２を備える。
【００１８】
炭化珪素層１０の中には、ｎ＋型のドレイン領域２４、ｎ−型及びｎ型のドリフト領域２６（第１の炭化珪素領域）、ｐ型の第１のボディ領域２８ａ（第２の炭化珪素領域）、ｐ型の第２のボディ領域２８ｂ（第３の炭化珪素領域）、ｎ＋型の第１のソース領域３０ａ（第４の炭化珪素領域）、ｎ＋型の第２のソース領域３０ｂ（第５の炭化珪素領域）、ｐ＋型の第１の上部電界緩和領域３２ａ（第６の炭化珪素領域）、ｐ＋型の第２の上部電界緩和領域３２ｂ（第７の炭化珪素領域）、ｐ＋型の第１の下部電界緩和領域３４ａ（第８の炭化珪素領域）、ｐ＋型の第２の下部電界緩和領域３４ｂ（第９の炭化珪素領域）、ｐ＋型の第１のコンタクト領域３８ａ、ｐ＋型の第２のコンタクト領域３８ｂが位置する。
【００１９】
炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ−ＳｉＣである。
【００２０】
炭化珪素層１０は、第１の面（図１中“Ｐ１”）と第２の面（図１中“Ｐ２”）とを備える。以下、第１の面Ｐ１を表面、第２の面Ｐ２を裏面とも称する。なお、以下、「深さ」とは、第１の面Ｐ１を基準とする深さを意味する。
【００２１】
図１、図２中、第１の方向及び第２の方向は、第１の面Ｐ１及び第２の面Ｐ２に平行である。第３の方向は、第１の面Ｐ１及び第２の面Ｐ２に垂直である。
【００２２】
第１の面Ｐ１は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。すなわち、法線が［０００１］方向のｃ軸に対し０度以上８度以下傾斜した面である。言い換えれば、（０００１）面に対するオフ角が０度以上８度以下である。また、第２の面Ｐ２は、例えば、（０００−１）面に対し０度以上８度以下傾斜した面である。
【００２３】
（０００１）面はシリコン面と称される。（０００−１）面はカーボン面と称される。第１の面Ｐ１及び第２の面Ｐ２の傾斜方向は、例えば、［１１−２０］方向である。［１１−２０］方向は、ａ軸方向である。図１では、例えば、図中に示す第２の方向がａ軸方向である。
【００２４】
トレンチ２２は、炭化珪素層１０の中に存在する。トレンチ２２は、図２に示すように第１の方向に延伸する。トレンチ２２は、図２に示すように第２の方向に繰り返し配置される。トレンチ２２の第２の方向の繰り替えしピッチは、例えば、２μｍ以上６μｍ以下である。トレンチ２２の深さは、例えば、１μｍ以上２μｍ以下である。
【００２５】
トレンチ２２は、第１の側面２２ａと、第２の側面２２ｂと、底面２２ｃを有する。底面２２ｃは、第１の側面２２ａと第２の側面２２ｂの間に位置する。
【００２６】
ゲート電極１６は、トレンチ２２の中に位置する。ゲート電極１６は、ソース電極１２とドレイン電極１４との間に設けられる。ゲート電極１６は、第１の方向に延伸する。
【００２７】
ゲート電極１６は、導電層である。ゲート電極１６は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶質シリコンである。
【００２８】
ゲート絶縁層１８は、ゲート電極１６と炭化珪素層１０との間に位置する。ゲート絶縁層１８は、第１のソース領域３０ａ、第２のソース領域３０ｂ、第１のボディ領域２８ａ、第２のボディ領域２８ｂ、及び、高濃度領域２６ｂの各領域と、ゲート電極１６との間に設けられる。
【００２９】
ゲート絶縁層１８は、例えば、シリコン酸化膜である。ゲート絶縁層１８には、例えば、Ｈｉｇｈ−ｋ絶縁膜（ＨｆＳｉＯＮ，ＺｒＳｉＯＮ，ＡｌＯＮなどの高誘電率絶縁膜）が適用可能である。また、ゲート絶縁層１８には、例えば、シリコン酸化膜（ＳｉＯ２）とＨｉｇｈ−Ｋ絶縁膜との積層膜も適用可能である。
【００３０】
層間絶縁層２０は、ゲート電極１６上に設けられる。層間絶縁層２０は、例えば、シリコン酸化膜である。
【００３１】
ソース電極１２は、炭化珪素層１０の表面側に設けられる。ソース電極１２は、炭化珪素層１０の表面上に設けられる。ソース電極１２は、第１のソース領域３０ａ、第２のソース領域３０ｂ、第１のコンタクト領域３８ａ、及び、第２のコンタクト領域３８ｂに接する。
【００３２】
ソース電極１２は、金属を含む。ソース電極１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極１２は、炭化珪素層１０に接する金属シリサイドや金属カーバイドを含んでも構わない。
【００３３】
ドレイン電極１４は、炭化珪素層１０の裏面側に設けられる。ドレイン電極１４は、炭化珪素層１０の裏面上に設けられる。ドレイン電極１４は、ドレイン領域２４に接する。
【００３４】
ドレイン電極１４は、例えば、金属又は金属半導体化合物である。ドレイン電極１４は、例えば、ニッケルシリサイド（ＮｉＳｉ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、及び、金（Ａｕ）から成る群から選ばれる材料を含む。
【００３５】
ｎ＋型のドレイン領域２４は、炭化珪素層１０の裏面側に設けられる。ドレイン領域２４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域２４のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
【００３６】
ｎ−型のドリフト領域２６は、ドレイン領域２４上に設けられる。ドリフト領域２６は、低濃度領域２６ａと高濃度領域２６ｂを有する。高濃度領域２６ｂは、低濃度領域２６ａと炭化珪素層１０の表面との間に設けられる。高濃度領域２６ｂは、低濃度領域２６ａと第１のボディ領域２８ａとの間、及び、低濃度領域２６ａと第２のボディ領域２８ｂとの間に設けられる。高濃度領域２６ｂは、例えば、第１の側面２２ａ、第２の側面２２ｂ、及び、底面２２ｃに接する。
【００３７】
ドリフト領域２６は、例えば、窒素（Ｎ）をｎ型不純物として含む。高濃度領域２６ｂのｎ型不純物濃度は、低濃度領域２６ａのｎ型不純物濃度よりも高い。低濃度領域２６ａのｎ型不純物の不純物濃度は、例えば、４×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。高濃度領域２６ｂのｎ型不純物の不純物濃度は、例えば、４×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下である。ドリフト領域２６の厚さは、例えば、５μｍ以上１５０μｍ以下である。
【００３８】
ｐ型の第１のボディ領域２８ａは、ドリフト領域２６と炭化珪素層１０の表面との間に設けられる。第１のボディ領域２８ａは、第１の側面２２ａに接する。ｐ型の第２のボディ領域２８ｂは、ドリフト領域２６と炭化珪素層１０の表面との間に設けられる。第１のボディ領域２８ａと第２のボディ領域２８ｂとの間には、トレンチ２２が挟まれる。第２のボディ領域２８ｂは、第２の側面２２ｂに接する。
【００３９】
第１のボディ領域２８ａ、及び、第２のボディ領域２８ｂはＭＯＳＦＥＴ１００のチャネル領域として機能する。例えば、ＭＯＳＦＥＴ１００のオン動作時に、第１のボディ領域２８ａのゲート絶縁層１８と接する領域、及び、第２のボディ領域２８ｂのゲート絶縁層１８と接する領域に電子が流れるチャネルが形成される。第１のボディ領域２８ａのゲート絶縁層１８と接する領域、及び、第２のボディ領域２８ｂのゲート絶縁層１８と接する領域が、チャネル形成領域となる。
【００４０】
第１のボディ領域２８ａ、及び、第２のボディ領域２８ｂは、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。第１のボディ領域２８ａ、及び、第２のボディ領域２８ｂのｐ型不純物の不純物濃度は、例えば、５×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下である。
【００４１】
第１のボディ領域２８ａ、及び、第２のボディ領域２８ｂの深さは、例えば、０．２μｍ以上１．０μｍ以下である。
【００４２】
ｎ＋型の第１のソース領域３０ａは、第１のボディ領域２８ａと炭化珪素層１０の表面との間に設けられる。第１のソース領域３０ａは、ソース電極１２と接する。第１のソース領域３０ａは、ゲート絶縁層１８に接する。
【００４３】
ｎ＋型の第２のソース領域３０ｂは、第２のボディ領域２８ｂと炭化珪素層１０の表面との間に設けられる。第２のソース領域３０ｂは、ソース電極１２と接する。第２のソース領域３０ｂは、ゲート絶縁層１８に接する。
【００４４】
第１のソース領域３０ａと第２のソース領域３０ｂとの間に、トレンチが挟まれる。第１のソース領域３０ａ及び第２のソース領域３０ｂは、例えば、リン（Ｐ）をｎ型不純物として含む。第１のソース領域３０ａ及び第２のソース領域３０ｂのｎ型不純物の不純物濃度は、ドリフト領域２６のｎ型不純物の不純物濃度よりも高い。
【００４５】
第１のソース領域３０ａ及び第２のソース領域３０ｂのｎ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。第１のソース領域３０ａ及び第２のソース領域３０ｂの深さは、第１のボディ領域２８ａ、及び、第２のボディ領域２８ｂの深さよりも浅く、例えば、０．１μｍ以上０．３μｍ以下である。ドリフト領域２６と第１のソース領域３０ａ及び第２のソース領域３０ｂとの距離は、例えば、０．１μｍ以上０．９μｍ以下である。
【００４６】
ｐ＋型の第１のコンタクト領域３８ａは、第１のボディ領域２８ａと炭化珪素層１０の表面との間に設けられる。第１のコンタクト領域３８ａは、ソース電極１２と接する。
【００４７】
ｐ＋型の第２のコンタクト領域３８ｂは、第２のボディ領域２８ｂと炭化珪素層１０の表面との間に設けられる。第２のコンタクト領域３８ｂは、ソース電極１２と接する。
【００４８】
第１のコンタクト領域３８ａ及び第２のコンタクト領域３８ｂは、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。第１のコンタクト領域３８ａ及び第２のコンタクト領域３８ｂのｐ型不純物の不純物濃度は、例えば、第１のボディ領域２８ａ、及び、第２のボディ領域２８ｂのｐ型不純物の不純物濃度よりも高い。
【００４９】
第１のコンタクト領域３８ａ及び第２のコンタクト領域３８ｂのｐ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。また、ソース電極１２とのコンタクト部分は高濃度であることが好ましく、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。
【００５０】
ｐ＋型の第１の上部電界緩和領域３２ａは、ドリフト領域２６の低濃度領域２６ａと第１のボディ領域２８ａとの間に位置する。トレンチ２２の第１の側面２２ａと第１の上部電界緩和領域３２ａとの間には、ドリフト領域２６の高濃度領域２６ｂが挟まれる。
【００５１】
第１の上部電界緩和領域３２ａと炭化珪素層１０の裏面との間の距離（図１中ｄ１）は、裏面とトレンチ２２の底面２２ｃとの間の距離（図１中のｄ２）よりも小さい。言い換えれば、第１の上部電界緩和領域３２ａの深さは、トレンチ２２よりも深い。
【００５２】
ｐ＋型の第２の上部電界緩和領域３２ｂは、ドリフト領域２６の低濃度領域２６ａと第２のボディ領域２８ｂとの間に位置する。トレンチ２２の第２の側面２２ｂと第２の上部電界緩和領域３２ｂとの間には、ドリフト領域２６の高濃度領域２６ｂが挟まれる。
【００５３】
第２の上部電界緩和領域３２ｂと炭化珪素層１０の裏面との間の距離は、裏面とトレンチ２２の底面２２ｃとの間の距離（図１中のｄ２）よりも小さい。言い換えれば、第２の上部電界緩和領域３２ｂの深さは、トレンチ２２よりも深い。第２の上部電界緩和領域３２ｂは、第１の上部電界緩和領域３２ａと同様の構成を有する。
【００５４】
第１の上部電界緩和領域３２ａ及び第２の上部電界緩和領域３２ｂは、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。第１の上部電界緩和領域３２ａ及び第２の上部電界緩和領域３２ｂのｐ型不純物の不純物濃度は、例えば、第１のボディ領域２８ａ、及び、第２のボディ領域２８ｂのｐ型不純物の不純物濃度よりも高い。第１の上部電界緩和領域３２ａ及び第２の上部電界緩和領域３２ｂのｐ型不純物の不純物濃度は、例えば、１×１０１７ｃｍ−３以上１×１０２０ｃｍ−３以下である。
【００５５】
第１の上部電界緩和領域３２ａ及び第２の上部電界緩和領域３２ｂの電位は、ソース電位に固定される。第１の上部電界緩和領域３２ａ及び第２の上部電界緩和領域３２ｂは、ゲート絶縁層１８に印加される電界を緩和させる機能を有する。特に、トレンチ２２の底部のゲート絶縁層１８に印加される電界を緩和させる機能を有する。
【００５６】
ｐ＋型の第１の下部電界緩和領域３４ａは、ドリフト領域２６の低濃度領域２６ａと第１の上部電界緩和領域３２ａとの間に位置する。第１の下部電界緩和領域３４ａは、第１の上部電界緩和領域３２ａに接続される。
【００５７】
第１の下部電界緩和領域３４ａと炭化珪素層１０の裏面との間の距離（図１中ｄ３）は、裏面とトレンチ２２の底面２２ｃとの間の距離（図１中のｄ２）よりも小さい。言い換えれば、第１の下部電界緩和領域３４ａの深さは、トレンチ２２よりも深い。
【００５８】
第１の下部電界緩和領域３４ａと炭化珪素層１０の裏面との間の距離ｄ３は、第１の上部電界緩和領域３２ａと炭化珪素層１０の裏面との間の距離ｄ１よりも小さい。言い換えれば、第１の下部電界緩和領域３４ａの深さは、第１の上部電界緩和領域３２ａよりも深い。
【００５９】
第１の下部電界緩和領域３４ａの炭化珪素層１０の表面から裏面に向かう方向（第３の方向）の厚さは、例えば、０．２μｍ以上０．５μｍ以下である。
【００６０】
ｐ＋型の第２の下部電界緩和領域３４ｂは、ドリフト領域２６の低濃度領域２６ａと第２の上部電界緩和領域３２ｂとの間に位置する。第２の下部電界緩和領域３４ｂは、第２の上部電界緩和領域３２ｂに接続される。
【００６１】
第２の下部電界緩和領域３４ｂと炭化珪素層１０の裏面との間の距離は、裏面とトレンチ２２の底面２２ｃとの間の距離（図１中のｄ２）よりも小さい。言い換えれば、第２の下部電界緩和領域３４ｂの深さは、トレンチ２２よりも深い。
【００６２】
第２の下部電界緩和領域３４ｂと炭化珪素層１０の裏面との間の距離は、第２の上部電界緩和領域３２ｂと炭化珪素層１０の裏面との間の距離よりも小さい。言い換えれば、第２の下部電界緩和領域３４ｂの深さは、第２の上部電界緩和領域３２ｂよりも深い。
【００６３】
第２の下部電界緩和領域３４ｂの炭化珪素層１０の表面から裏面に向かう方向（第３の方向）の厚さは、例えば、０．２μｍ以上０．５μｍ以下である。
【００６４】
第１の下部電界緩和領域３４ａ及び第２の下部電界緩和領域３４ｂのｐ型不純物の不純物濃度は、例えば、第１のボディ領域２８ａ、及び、第２のボディ領域２８ｂのｐ型不純物の不純物濃度よりも高い。第１の下部電界緩和領域３４ａ及び第２の下部電界緩和領域３４ｂのｐ型不純物の不純物濃度は、例えば、１×１０１７ｃｍ−３以上１×１０２０ｃｍ−３以下である。
【００６５】
第１の下部電界緩和領域３４ａは、複数の第１の領域３４ａｘと複数の第３の領域３４ａｙを有する。第１の領域３４ａｘは、第２の下部電界緩和領域３４ｂに向かって延伸する。第１の領域３４ａｘは、第２の方向に延伸する。
【００６６】
第１の領域３４ａｘは、第２の下部電界緩和領域３４ｂとの間に、ドリフト領域２６を挟む。例えば、第１の領域３４ａｘと第２の下部電界緩和領域３４ｂとの間の距離（図１中ｄ４）は、第１の上部電界緩和領域３２ａと第２の上部電界緩和領域３２ｂとの間の距離（図１中のｄ５）の半分以下である。
【００６７】
第１の領域３４ａｘは、第１の面Ｐ１と第２の面Ｐ２とに平行な面内において、第１の方向に繰り返し配置される。２つの第１の領域３４ａｘの間には、ドリフト領域２６を挟む。
【００６８】
例えば、第１の領域３４ａｘとトレンチ２２の底面２２ｃとの間には、ドリフト領域２６が挟まれる。
【００６９】
第３の領域３４ａｙは、第２の方向に延伸する。第３の領域３４ａｙは、第１の領域３４ａｘと反対方向に延伸する。第３の領域３４ａｙは、第１の面Ｐ１と第２の面Ｐ２とに平行な面内において、第１の方向に繰り返し配置される。２つの第３の領域３４ａｙの間には、ドリフト領域２６を挟む。
【００７０】
第２の下部電界緩和領域３４ｂは、複数の第２の領域３４ｂｘと複数の第４の領域３４ｂｙを有する。第２の領域３４ｂｘは、第１の下部電界緩和領域３４ａに向かって延伸する。第２の領域３４ｂｘは、第２の方向に延伸する。
【００７１】
第２の領域３４ｂｘは、第１の下部電界緩和領域３４ａとの間に、ドリフト領域２６を挟む。例えば、第２の領域３４ｂｘと第１の下部電界緩和領域３４ａとの間の距離は、第１の上部電界緩和領域３２ａと第２の上部電界緩和領域３２ｂとの間の距離（図１中のｄ５）の半分以下である。
【００７２】
第２の領域３４ｂｘは、第１の面Ｐ１と第２の面Ｐ２とに平行な面内において、第１の方向に繰り返し配置される。２つの第２の領域３４ｂｘの間には、ドリフト領域２６を挟む。
【００７３】
例えば、第２の領域３４ｂｘとトレンチ２２の底面２２ｃとの間には、ドリフト領域２６が挟まれる。
【００７４】
第４の領域３４ｂｙは、第２の方向に延伸する。第４の領域３４ｂｙは、第２の領域３４ｂｘと反対方向に延伸する。第４の領域３４ｂｙは、第１の面Ｐ１と第２の面Ｐ２とに平行な面内において、第１の方向に繰り返し配置される。２つの第４の領域３４ｂｙの間には、ドリフト領域２６を挟む。
【００７５】
例えば、第１の領域３４ａｘと第２の領域３４ｂｘは、図３に示すように、第１の方向に交互に配置される。第１の領域３４ａｘと第２の領域３４ｂｘは、第１の方向に一つずつ交互に配置される。また、例えば、第１の領域３４ａｘと第２の領域３４ｂｘが交互に配置される場合の配置のピッチは一定である。
【００７６】
第１の下部電界緩和領域３４ａ及び第２の下部電界緩和領域３４ｂの電位は、ソース電位に固定される。第１の下部電界緩和領域３４ａ及び第２の下部電界緩和領域３４ｂは、ゲート絶縁層１８に印加される電界を緩和させる機能を有する。特に、トレンチ２２の底部のゲート絶縁層１８に印加される電界を緩和させる機能を有する。
【００７７】
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
【００７８】
図６、図７、図８、図９、図１０、図１１、図１２は、第１の実施形態の半導体装置の製造方法の一例を示す模式断面図である。図６、図７、図８、図９、図１０、図１１、図１２は、図１に相当する断面を示す。
【００７９】
最初に、ｎ＋型のドレイン領域２４、ｎ−型及びｎ型の第１のエピタキシャル層１２６を有する炭化珪素層を準備する（図６）。第１のエピタキシャル層１２６は、最終的に、ドリフト領域２６の一部となる。
【００８０】
次に、第１のエピタキシャル層１２６に、イオン注入法により、第１の下部電界緩和領域３４ａ及び第２の下部電界緩和領域３４ｂを形成する（図７）。
【００８１】
次に、第１のエピタキシャル層１２６の表面に、ｎ型の第２のエピタキシャル層２２６を形成する（図８）。第２のエピタキシャル層２２６は、第１のエピタキシャル層１２６の上にエピタキシャル成長法により形成される炭化珪素層である。第２のエピタキシャル層２２６は、最終的に、ドリフト領域２６の高濃度領域２６ｂの一部となる。
【００８２】
次に、第２のエピタキシャル層２２６に、イオン注入法により、第１の上部電界緩和領域３２ａ及び第２の上部電界緩和領域３２ｂを形成する（図９）。
【００８３】
次に、第２のエピタキシャル層２２６の表面に、ｎ型の第３のエピタキシャル層３２６を形成する（図１０）。第３のエピタキシャル層３２６は、第２のエピタキシャル層２２６の上にエピタキシャル成長法により形成される炭化珪素層である。
【００８４】
次に、第３のエピタキシャル層３２６に、イオン注入法により、ｐ型領域１２８、ｎ＋型領域１３０、ｐ＋型領域１３８を形成する（図１１）。ｐ型領域１２８の一部は、最終的に、第１のボディ領域２８ａ及び第２のボディ領域２８ｂとなる。ｎ＋型領域１３０の一部は、最終的に、第１のソース領域３０ａ及び第２のソース領域３０ｂとなる。ｐ＋型領域１３８の一部は、最終的に、第１のコンタクト領域３８ａ及び第２のコンタクト領域３８ｂとなる。
【００８５】
次に、公知のプロセス技術を用いて、トレンチ２２を形成する。次に、公知の方法でトレンチ２２の中に、ゲート絶縁層１８及びゲート電極１６を形成する（図１２）。
【００８６】
その後、公知のプロセス技術を用いて、層間絶縁層２０、ソース電極１２、及び、ドレイン電極１４を形成する。以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が製造される。
【００８７】
以下、第１の実施形態の半導体装置の作用及び効果について説明する。
【００８８】
トレンチゲート型のＭＯＳＦＥＴは、単位面積当たりのチャネル密度が大きくなることでオン抵抗が低減される。しかし、ＭＯＳＦＥＴのオフ動作時にトレンチ底部のゲート絶縁層に電界が集中し、ゲート絶縁層の絶縁破壊が生じやすくなるという問題がある。
【００８９】
ゲート絶縁層の絶縁破壊を防止するために、トレンチ底部の近傍のドリフト領域内にｐ型領域を設け、ゲート絶縁層に印加される電界を緩和することが考えられる。しかし、ドリフト領域内に占めるｐ型領域の割合が大きくなると、電流経路が狭窄されオン抵抗が増大するという問題が生じる。
【００９０】
第１の実施形態のＭＯＳＦＥＴ１００は、トレンチ２２の底部の近傍に、ｐ＋型の第１の上部電界緩和領域３２ａ（第６の炭化珪素領域）、ｐ＋型の第２の上部電界緩和領域３２ｂ（第７の炭化珪素領域）、ｐ＋型の第１の下部電界緩和領域３４ａ（第８の炭化珪素領域）、及び、ｐ＋型の第２の下部電界緩和領域３４ｂ（第９の炭化珪素領域）を備える。これにより、ＭＯＳＦＥＴ１００のオフ動作時にゲート絶縁層１８に印加される電界強度が緩和する。したがって、ゲート絶縁層１８の絶縁破壊が生じにくくなり、ＭＯＳＦＥＴ１００の信頼性が向上する。
【００９１】
そして、第１の下部電界緩和領域３４ａは、第２の下部電界緩和領域３４ｂに向かって延伸し、第２の下部電界緩和領域３４ｂとの間にドリフト領域２６を挟み、第１の方向及び第２の方向に平行な面内において、第１の方向に繰り返し配置された複数の第１の領域３４ａｘを有する。第１の領域３４ａｘと第２の下部電界緩和領域３４ｂとの間のドリフト領域２６が電流経路として機能することにより、ＭＯＳＦＥＴ１００のオン抵抗が低減する。以下、詳述する。
【００９２】
図１３、図１４は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１３、図１４は、第１の比較例の半導体装置の模式断面図である。図１４は、図１３のＦＦ’断面である。図１４は、第１の方向及び第２の方向に対し平行な断面である。図１４は、第１の面Ｐ１に対して平行な断面である。図１３は、図１４のＥＥ’断面である。
【００９３】
第１の比較例の半導体装置は、トレンチゲート型の縦型ＭＯＳＦＥＴ８００である。ＭＯＳＦＥＴ８００は、第１の下部電界緩和領域３４ａが第１の領域３４ａｘを有しない点で、第１の実施形態のＭＯＳＦＥＴ１００と異なっている。
【００９４】
図１５は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１５は、第１の比較例のＭＯＳＦＥＴ８００のＦＦ’断面（図１４に相当）における空乏層の伸びを模式的に示す図である。ハッチング部分がＭＯＳＦＥＴ８００のオフ動作時にドリフト領域２６に延びる空乏層を模式的に示す。
【００９５】
図１５に示すように、空乏層が第１の下部電界緩和領域３４ａ及び第２の下部電界緩和領域３４ｂからドリフト領域２６に延びることにより、トレンチ２２の底部のゲート絶縁層１８に印加される電界強度が緩和される。更に電界強度を緩和する観点からは、ドリフト領域２６に延びる空乏層の領域を、更に広げることが好ましい。
【００９６】
図１６、図１７、図１８は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１６、図１７、図１８は、第２の比較例の半導体装置の模式断面図である。図１７は、図１６のＩＩ’断面である。図１７は、第１の方向及び第２の方向に対し平行な断面である。図１７は、第１の面Ｐ１に対して平行な断面である。図１６は、図１７のＧＧ’断面である。図１８は、図１７のＨＨ’断面である。
【００９７】
第２の比較例の半導体装置は、トレンチゲート型の縦型ＭＯＳＦＥＴ９００である。ＭＯＳＦＥＴ９００は、図１７に示すように、下部電界緩和領域３４が格子状となっている点で第１の比較例と異なっている。下部電界緩和領域３４が第２の方向に延伸する部分を有する点で、第１の比較例と異なっている。
【００９８】
図１９は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１９は、第２の比較例のＭＯＳＦＥＴ９００のＩＩ’断面（図１７に相当）における空乏層の伸びを模式的に示す図である。ハッチング部分がＭＯＳＦＥＴ９００のオフ動作時にドリフト領域２６の延びる空乏層を模式的に示す。
【００９９】
図１９に示すように、空乏層が格子状の下部電界緩和領域３４からドリフト領域２６に延びることにより、トレンチ２２の底部のゲート絶縁層１８に印加される電界強度が緩和される。下部電界緩和領域３４の第２の方向に延伸する部分からも空乏層が延びることにより、第１の比較例と比べて、ドリフト領域２６に延びる空乏層の領域が、更に広がっている。したがって、第１の比較例に比べて、更にトレンチ２２の底部のゲート絶縁層１８に印加される電界強度が緩和される。よって、ゲート絶縁層１８の絶縁破壊が生じにくくなり、ＭＯＳＦＥＴ９００の信頼性が向上する。
【０１００】
しかし、第２の比較例は、下部電界緩和領域３４の第２の方向に延伸する部分が存在することにより、第１の比較例の場合と比べて、ドリフト領域２６内に占めるｐ型領域の割合が大きくなる。したがって、第１の比較例と比べて、電流経路が狭窄されオン抵抗が増大する。
【０１０１】
第１の実施形態のＭＯＳＦＥＴ１００は、図３に示すように、第１の下部電界緩和領域３４ａが、第１の方向に繰り返し配置された複数の第１の領域３４ａｘを有する。そして、第１の領域３４ａｘは、第２の下部電界緩和領域３４ｂとの間にドリフト領域２６を挟む。また、第２の下部電界緩和領域３４ｂが、第１の方向に繰り返し配置された複数の第２の領域３４ｂｘを有する。そして、第２の領域３４ｂｘは、第１の下部電界緩和領域３４ａとの間にドリフト領域２６を挟む。
【０１０２】
したがって、第１の実施形態は、第２の比較例の場合と比べて、ドリフト領域２６内に占めるｐ型領域の割合が小さくなる。したがって、第２の比較例と比べて、電流経路が広がりオン抵抗が低減する。
【０１０３】
図２０は、第１の実施形態の半導体装置の作用及び効果の説明図である。図２０は、第１の実施形態のＭＯＳＦＥＴ１００のＤＤ’断面（図３に相当）における空乏層の伸びを模式的に示す図である。ハッチング部分がＭＯＳＦＥＴ１００のオフ動作時にドリフト領域２６の延びる空乏層を模式的に示す。
【０１０４】
図２０に示すように、空乏層が、第１の下部電界緩和領域３４ａ及び第２の下部電界緩和領域３４ｂからドリフト領域２６に延びることにより、トレンチ２２の底部のゲート絶縁層１８に印加される電界強度が緩和される。第１の領域３４ａｘ及び第２の領域３４ｂｘからも空乏層が延びることにより、第１の比較例と比べて、ドリフト領域２６に延びる空乏層の領域が、更に広がっている。したがって、第１の比較例に比べて、更にトレンチ２２の底部のゲート絶縁層１８に印加される電界強度が緩和される。また、第２の比較例と、ほぼ同等の空乏層の領域がドリフト領域２６に延びる。よって、ゲート絶縁層１８の絶縁破壊が生じにくくなり、ＭＯＳＦＥＴ９００と同様、ＭＯＳＦＥＴ１００の信頼性が向上する。
【０１０５】
第１の領域３４ａｘと第２の下部電界緩和領域３４ｂとの間の距離（図１中ｄ４）は、第１の上部電界緩和領域３２ａと第２の上部電界緩和領域３２ｂとの間の距離（図１中のｄ５）の半分以下であることが、空乏層の領域を広げる観点から好ましい。同様に、第２の領域３４ｂｘと第１の下部電界緩和領域３４ａとの間の距離は、第１の上部電界緩和領域３２ａと第２の上部電界緩和領域３２ｂとの間の距離（図１中のｄ５）の半分以下であることが、空乏層の領域を広げる観点から好ましい。
【０１０６】
一方、第１の領域３４ａｘと第２の下部電界緩和領域３４ｂとの間の距離（図１中ｄ４）は、第１の上部電界緩和領域３２ａと第２の上部電界緩和領域３２ｂとの間の距離（図１中のｄ５）の４分の１以上であることが、電流経路を広げオン抵抗を低減させる観点から好ましい。同様に、第２の領域３４ｂｘと第１の下部電界緩和領域３４ａとの間の距離は、第１の上部電界緩和領域３２ａと第２の上部電界緩和領域３２ｂとの間の距離（図１中のｄ５）の４分の１以上であることが、電流経路を広げオン抵抗を低減させる観点から好ましい。
【０１０７】
第１の領域３４ａｘとトレンチ２２の底面２２ｃとの間にドリフト領域２６が挟まれることが、電流経路を広げオン抵抗を低減させる観点から好ましい。同様に、第２の領域３４ｂｘとトレンチ２２の底面２２ｃとの間にドリフト領域２６が挟まれることが、電流経路を広げオン抵抗を低減させる観点から好ましい。
【０１０８】
第１の領域３４ａｘと第２の領域３４ｂｘは、図３に示すように、第１の方向に交互に配置されることが好ましい。第１の領域３４ａｘと第２の領域３４ｂｘは、第１の方向に一つずつ交互に配置されることが好ましい。このように配置されることにより、オン電流の集中箇所が分散され、ドリフト領域２６内の発熱箇所が分散される。したがって、ＭＯＳＦＥＴ１００の発熱に起因する不良を低減することが可能となる。
【０１０９】
第１の下部電界緩和領域３４ａ及び第２の下部電界緩和領域３４ｂのｐ型不純物濃度は、例えば、第１のボディ領域２８ａ、及び、第２のボディ領域２８ｂのｐ型不純物濃度よりも高いことが、空乏層の領域を広げる観点から好ましい。
【０１１０】
ドリフト領域２６は、図１に示すように、低濃度領域２６ａと高濃度領域２６ｂを有することが好ましい。第１の上部電界緩和領域３２ａと第２の上部電界緩和領域３２ｂとの間のドリフト領域２６、及び、第１の下部電界緩和領域３４ａと第２の下部電界緩和領域３４ｂとの間のドリフト領域２６のｎ型不純物濃度を高くすることにより、ＭＯＳＦＥＴ１００のオン抵抗が低減される。
【０１１１】
図２１は、第１の実施形態の半導体装置の第１の変形例の模式断面図である。図２１は、第１の実施形態の半導体装置の図３に相当する断面である。
【０１１２】
第１の変形例のＭＯＳＦＥＴは、第１の領域３４ａｘ、第２の領域３４ｂｘ、第３の領域３４ａｙ、及び、第４の領域３４ｂｙの形状が、三角形である点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。
【０１１３】
図２２は、第１の実施形態の半導体装置の第２の変形例の模式断面図である。図２２は、第１の実施形態の半導体装置の図３に相当する断面である。
【０１１４】
第２の変形例のＭＯＳＦＥＴは、第１の領域３４ａｘ、第２の領域３４ｂｘ、第３の領域３４ａｙ、及び、第４の領域３４ｂｙの形状が、台形である点で、第１の実施形態のＭＯＳＦＥＴ１００と異なる。
【０１１５】
第１の変形例のＭＯＳＦＥＴ、及び、第２の変形例のＭＯＳＦＥＴによれば、第１の実施形態のＭＯＳＦＥＴ１００と同様の作用及び効果が得られる。
【０１１６】
以上、第１の実施形態のＭＯＳＦＥＴ１００及び変形例のＭＯＳＦＥＴによれば、オン抵抗が低減する。また、ゲート絶縁層１８の耐圧が向上し、信頼性が向上する。
【０１１７】
（第２の実施形態）
第２の実施形態の半導体装置は、第１の領域が、第１の部分と、第１の部分と第９の炭化珪素領域との間に位置する第２の部分とを有し、第２の部分の第１の方向の幅が第１の部分の第１の方向の幅よりも大きい点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
【０１１８】
図２３は、第２の実施形態の半導体装置の模式断面図である。図２３は、第１の実施形態の半導体装置の図３に相当する断面である。第２の実施形態の半導体装置は、トレンチゲート型の縦型ＭＯＳＦＥＴ２００である。
【０１１９】
第１の下部電界緩和領域３４ａは、複数の第１の領域３４ａｘと複数の第３の領域３４ａｙを有する。第１の領域３４ａｘは、第２の下部電界緩和領域３４ｂに向かって延伸する。第１の領域３４ａｘは、第２の方向に延伸する。
【０１２０】
第１の領域３４ａｘは、第１の部分ｐｏ１と第２の部分ｐｏ２とを有する。第２の部分ｐｏ２は、第１の部分ｐｏ１と第２の下部電界緩和領域３４ｂとの間に位置する。第２の部分ｐｏ２の第１の方向の幅（図２３中のｗ２）は、第１の部分ｐｏ１の第１の方向の幅（図２３中のｗ１）よりも大きい。
【０１２１】
第２の部分ｐｏ２は、第２の方向に対し斜めに突出する２つの突起部ｔｏ１を含む。突起部ｔｏ１は、例えば、円形である。突起部ｔｏ１は、例えば、四角形等の多角形であっても構わない。
【０１２２】
第２の下部電界緩和領域３４ｂは、複数の第２の領域３４ｂｘと複数の第４の領域３４ｂｙを有する。第２の領域３４ｂｘは、第１の下部電界緩和領域３４ａに向かって延伸する。第２の領域３４ｂｘは、第２の方向に延伸する。
【０１２３】
第２の領域３４ｂｘは、第３の部分ｐｏ３と第４の部分ｐｏ４とを有する。第４の部分ｐｏ４は、第３の部分ｐｏ３と第１の下部電界緩和領域３４ａとの間に位置する。第４の部分ｐｏ４の第１の方向の幅（図２３中のｗ４）は、第３の部分ｐｏ３の第１の方向の幅（図２３中のｗ３）よりも大きい。
【０１２４】
第４の部分ｐｏ４は、第２の方向に対し斜めに突出する２つの突起部ｔｏ２を含む。突起部ｔｏ２は、例えば、円形である。突起部ｔｏ２は、例えば、四角形等の多角形であっても構わない。
【０１２５】
図２４は、第２の実施形態の半導体装置の作用及び効果の説明図である。図２４は、第２の実施形態のＭＯＳＦＥＴ２００の空乏層の伸びを模式的に示す図である。ハッチング部分がＭＯＳＦＥＴ２００のオフ動作時にドリフト領域２６の延びる空乏層を模式的に示す。
【０１２６】
図２４に示すように、空乏層が、第１の下部電界緩和領域３４ａ及び第２の下部電界緩和領域３４ｂからドリフト領域２６に延びることにより、トレンチ２２の底部のゲート絶縁層１８に印加される電界強度が緩和される。第１の下部電界緩和領域３４ａが突起部ｔｏ１を含み、第２の下部電界緩和領域３４ｂが突起部ｔｏ２を含むことにより、第１の実施形態と比べて、ドリフト領域２６に延びる空乏層の領域が、更に広がっている。したがって、第１の実施形態に比べて、更にトレンチ２２の底部のゲート絶縁層１８に印加される電界強度が緩和される。
【０１２７】
図２５は、第２の実施形態の半導体装置の第１の変形例の模式断面図である。図２５は、第２の実施形態の半導体装置の図２３に相当する断面である。
【０１２８】
第１の変形例のＭＯＳＦＥＴは、第１の部分ｐｏ１、第３の部分ｐｏ３の形状が台形である点、第２の部分ｐｏ２が突起部ｔｏ１を有しない点、及び、第４の部分ｐｏ４が突起部ｔｏ２を有しない点で、第２の実施形態のＭＯＳＦＥＴ２００と異なる。
【０１２９】
図２６は、第２の実施形態の半導体装置の第２の変形例の模式断面図である。図２６は、第２の実施形態の半導体装置の図２３に相当する断面である。
【０１３０】
第２の変形例のＭＯＳＦＥＴは、第１の部分ｐｏ１、第３の部分ｐｏ３の形状が台形である点で、第２の実施形態のＭＯＳＦＥＴ２００と異なる。
【０１３１】
第１の変形例のＭＯＳＦＥＴ、及び、第２の変形例のＭＯＳＦＥＴによれば、第２の実施形態のＭＯＳＦＥＴ２００と同様の作用及び効果が得られる。
【０１３２】
以上、第２の実施形態のＭＯＳＦＥＴ２００及び変形例のＭＯＳＦＥＴによれば、第１の実施形態と同様に、オン抵抗が低減する。また、ゲート絶縁層１８の耐圧が更に向上し、信頼性が更に向上する。
【０１３３】
（第３の実施形態）
第３の実施形態の半導体装置は、第８の炭化珪素領域が第３の領域を有しない点、第９の炭化珪素領域が第４の領域を有しない点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
【０１３４】
図２７は、第３の実施形態の半導体装置の模式断面図である。図２７は、第１の実施形態の半導体装置の図３に相当する断面である。第３の実施形態の半導体装置は、トレンチゲート型の縦型ＭＯＳＦＥＴ３００である。
【０１３５】
第１の下部電界緩和領域３４ａは、複数の第１の領域３４ａｘを有する。第１の領域３４ａｘは、第２の下部電界緩和領域３４ｂに向かって延伸する。第１の領域３４ａｘは、第２の方向に延伸する。第１の領域３４ａｘは、第２の下部電界緩和領域３４ｂとの間に、ドリフト領域２６を挟む。
【０１３６】
第１の領域３４ａｘは、第１の面Ｐ１と第２の面Ｐ２とに平行な面内において、第１の方向に繰り返し配置される。２つの第１の領域３４ａｘの間には、ドリフト領域２６を挟む。
【０１３７】
第２の下部電界緩和領域３４ｂは、複数の第４の領域３４ｂｙを有する。第４の領域３４ｂｙは、第２の方向に延伸する。第４の領域３４ｂｙは、第１の領域３４ａｘと同一方向に延伸する。第４の領域３４ｂｙは、第１の面Ｐ１と第２の面Ｐ２とに平行な面内において、第１の方向に繰り返し配置される。２つの第４の領域３４ｂｙの間には、ドリフト領域２６を挟む。
【０１３８】
図２８は、第３の実施形態の半導体装置の作用及び効果の説明図である。図２８は、第３の実施形態のＭＯＳＦＥＴ３００の空乏層の伸びを模式的に示す図である。ハッチング部分がＭＯＳＦＥＴ３００のオフ動作時にドリフト領域２６の延びる空乏層を模式的に示す。
【０１３９】
図２８に示すように、空乏層が、第１の下部電界緩和領域３４ａ及び第２の下部電界緩和領域３４ｂからドリフト領域２６に延びることにより、トレンチ２２の底部のゲート絶縁層１８に印加される電界強度が緩和される。
【０１４０】
以上、第３の実施形態のＭＯＳＦＥＴ３００によれば、第１の実施形態と同様に、オン抵抗が低減する。また、ゲート絶縁層１８の耐圧が向上し、信頼性が向上する。
【０１４１】
（第４の実施形態）
第４の実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
【０１４２】
図２９は、第４の実施形態の駆動装置の模式図である。駆動装置１０００は、モーター１４０と、インバータ回路１５０を備える。
【０１４３】
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
【０１４４】
第４の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置１０００の特性が向上する。
【０１４５】
（第５の実施形態）
第５の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
【０１４６】
図３０は、第５の実施形態の車両の模式図である。第４の実施形態の車両１１００は、鉄道車両である。車両１１００は、モーター１４０と、インバータ回路１５０を備える。
【０１４７】
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１１００の車輪９０が回転する。
【０１４８】
第５の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１１００の特性が向上する。
【０１４９】
（第６の実施形態）
第６の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
【０１５０】
図３１は、第６の実施形態の車両の模式図である。第６の実施形態の車両１２００は、自動車である。車両１２００は、モーター１４０と、インバータ回路１５０を備える。
【０１５１】
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
【０１５２】
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１２００の車輪９０が回転する。
【０１５３】
第６の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１２００の特性が向上する。
【０１５４】
（第７の実施形態）
第７の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
【０１５５】
図３２は、第７の実施形態の昇降機（エレベータ）の模式図である。第７の実施形態の昇降機１３００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
【０１５６】
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
【０１５７】
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
【０１５８】
第７の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機１３００の特性が向上する。
【０１５９】
以上、第１ないし第３の実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
【０１６０】
第１ないし第３の実施形態では、半導体装置としてＭＯＳＦＥＴを例に説明したが、本発明をＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）に適用することも可能である。ＭＯＳＦＥＴのドレイン領域２４に相当する領域を、ｎ型からｐ型に置き換えることで、ＩＧＢＴが実現できる。
【０１６１】
第１ないし第３の実施形態のドリフト領域２６に、いわゆるスーパージャンクション構造を形成し、オン抵抗を更に低減させることも可能である。
【０１６２】
第１の実施形態では、第１の領域３４ａｘと第２の領域３４ｂｘは、第１の方向に一つずつ交互に配置される場合を例に説明したが、例えば、２つ又はそれ以上の個数ずつ交互に配置する形態とすることも可能である。
【０１６３】
また、第４ないし第７の実施形態においては、第１の実施形態の半導体装置を備える場合を例に説明したが、第２の実施形態又は第３の実施形態の半導体装置を適用することも可能である。
【０１６４】
また、第４ないし第７の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
【０１６５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１６６】
１０      炭化珪素層
１２      ソース電極（第１の電極）
１４      ドレイン電極（第２の電極）
１６      ゲート電極
１８      ゲート絶縁層
２２      トレンチ
２２ａ    第１の側面
２２ｂ    第２の側面
２２ｃ    底面
２６      ドリフト領域（第１の炭化珪素領域）
２６ａ    低濃度領域
２６ｂ    高濃度領域
２８ａ    第１のボディ領域（第２の炭化珪素領域）
２８ｂ    第２のボディ領域（第３の炭化珪素領域）
３０ａ    第１のソース領域（第４の炭化珪素領域）
３０ｂ    第２のソース領域（第５の炭化珪素領域）
３２ａ    第１の上部電界緩和領域（第６の炭化珪素領域）
３２ｂ    第２の上部電界緩和領域（第７の炭化珪素領域）
３４ａ    第１の下部電界緩和領域（第８の炭化珪素領域）
３４ａｘ  第１の領域
３４ｂ    第２の下部電界緩和領域（第９の炭化珪素領域）
３４ｂｘ  第２の領域
１００    ＭＯＳＦＥＴ（半導体装置）
１５０    インバータ回路
２００    ＭＯＳＦＥＴ（半導体装置）
３００    ＭＯＳＦＥＴ（半導体装置）
１０００  駆動装置
１１００  車両
１２００  車両
１３００  昇降機
Ｐ１      第１の面
Ｐ２      第２の面
ｐｏ１    第１の部分
ｐｏ２    第２の部分
ｐｏ３    第３の部分
ｐｏ４    第４の部分
ｔｏ１    突出部
ｔｏ２    突出部
【図１】
2020017640.tif 000003
【図２】
2020017640.tif 000004
【図３】
2020017640.tif 000005
【図４】
2020017640.tif 000006
【図５】
2020017640.tif 000007
【図６】
2020017640.tif 000008
【図７】
2020017640.tif 000009
【図８】
2020017640.tif 000010
【図９】
2020017640.tif 000011
【図１０】
2020017640.tif 000012
【図１１】
2020017640.tif 000013
【図１２】
2020017640.tif 000014
【図１３】
2020017640.tif 000015
【図１４】
2020017640.tif 000016
【図１５】
2020017640.tif 000017
【図１６】
2020017640.tif 000018
【図１７】
2020017640.tif 000019
【図１８】
2020017640.tif 000020
【図１９】
2020017640.tif 000021
【図２０】
2020017640.tif 000022
【図２１】
2020017640.tif 000023
【図２２】
2020017640.tif 000024
【図２３】
2020017640.tif 000025
【図２４】
2020017640.tif 000026
【図２５】
2020017640.tif 000027
【図２６】
2020017640.tif 000028
【図２７】
2020017640.tif 000029
【図２８】
2020017640.tif 000030
【図２９】
2020017640.tif 000031
【図３０】
2020017640.tif 000032
【図３１】
2020017640.tif 000033
【図３２】
2020017640.tif 000034