(57)【要約】【課題】加速度センサにおいて、サーボ信号を高速化せずに、サーボ信号生成に伴う量子化誤差に起因するセンサ出力雑音を低減すること。【解決手段】センサ素子と、センサ素子から出力されたセンサ信号に基づく波形を所定の周波数で量子化した、第１のデジタル信号を出力する量子化器と、センサ素子から出力されたセンサ信号に基づく波形に前記量子化器の利得を乗算して得られる信号と第１のデジタル信号との差分となる差分信号を取得し、差分信号に対して少なくとも、所定の周波数で動作するデジタルフィルタによる処理と、係数による乗算とを行い、第２のデジタル信号を取得する第１の電子回路と、第１のデジタル信号から第２のデジタル信号を差し引いて、第３のデジタル信号を取得する第２の電子回路と、を備える。【選択図】図１
2020159941.tif 000002
【特許請求の範囲】
【請求項１】
センサ素子と、
前記センサ素子から出力されたセンサ信号に基づく波形を所定の周波数で量子化した、第１のデジタル信号を出力する量子化器と、
前記センサ素子から出力されたセンサ信号に基づく波形に前記量子化器の利得を乗算して得られる信号と前記第１のデジタル信号との差分となる差分信号を取得し、前記差分信号に対して少なくとも、所定の周波数で動作するデジタルフィルタによる処理と、係数による乗算とを行い、第２のデジタル信号を取得する第１の電子回路と、
前記第１のデジタル信号から前記第２のデジタル信号を差し引いて、第３のデジタル信号を取得する第２の電子回路と、
を備えることを特徴とする加速度センサ。
【請求項２】
前記第１の電子回路は、前記第３のデジタル信号に基づいて、前記係数を探索する強度係数探索部を備えることを特徴とする請求項１に記載の加速度センサ。
【請求項３】
前記量子化器は、１ビット量子化器であることを特徴とする請求項１に記載の加速度センサ。
【請求項４】
前記量子化器は、１ビットデルタシグマ変調器であることを特徴とする請求項１に記載の加速度センサ。
【請求項５】
前記デジタルフィルタは、差分器を備えることを特徴とする請求項１に記載の加速度センサ。
【請求項６】
前記センサ素子は、静電容量型のＭＥＭＳ素子であることを特徴とする請求項１に記載の加速度センサ。
【請求項７】
量子化器が、センサ素子から出力されたセンサ信号に基づく波形を所定の周波数で量子化した、第１のデジタル信号を出力し、
第１の電子回路が、前記センサ素子から出力されたセンサ信号に基づく波形に前記量子化器の利得を乗算して得られる信号と前記第１のデジタル信号との差分となる差分信号を取得し、
前記第１の電子回路が、前記差分信号に対して少なくとも、所定の周波数で動作するデジタルフィルタによる処理と、係数による乗算とを行い、第２のデジタル信号を取得し、
第２の電子回路が、前記第１のデジタル信号から前記第２のデジタル信号を差し引いて、第３のデジタル信号を取得する、
ことを特徴とする出力信号制御方法。
【請求項８】
前記第１の電子回路は、前記第３のデジタル信号に基づいて、前記係数を探索する、
ことを特徴とする請求項７に記載の出力信号制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、加速度センサに関し、特に、ＭＥＭＳ（Micro Electro Mechanical Systems）静電容量型の高感度かつ低消費電力の加速度センサ、出力信号制御方法に関する。
【背景技術】
【０００２】
石油・天然ガスなどを探査する反射法地震探査では、資源が埋蔵されていると予測される地層の地表面上に、多数の加速度センサが所定の２次元配置となるように設置された後、人工地震を起こしてその地震波が地層により反射してくる反射波を加速度として捉える。２次元的に配置されたセンサ群で一斉に受けた加速度データを解析することで、地層の状態を把握し、石油・天然ガスなどの資源の有無を判定する。反射法地震探査用の加速度センサは、微弱な加速度信号を検出するために、他の分野の加速度センサと比べて桁違いに雑音が小さい必要がある。また、センサの低コスト化を図る上で、バッテリのコストを低減する必要があり、そのため、センサの低消費電力化も同時に求められている。
【０００３】
従来の反射法地震探査では、極低雑音の加速度センサとしてジオフォンが用いられてきた。しかし、ジオフォンは、数１０Ｈｚ以下の低周波帯で雑音が大きくなること、動作原理上、入力周波数帯域幅が狭いこと、量産が簡単ではないことなどから、次世代の高精度な地震探査には不向きであると考えられる。そこで、上記の問題を原理的に回避できるＭＥＭＳ加速度センサが、次世代の高精度地震探査用途に期待され始めている。例えば、特許文献１では、サーボ制御方式のＭＥＭＳ静電容量型加速度センサが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−０７０８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
極低雑音のＭＥＭＳ加速度センサを実現するためには、機械雑音の小さな、すなわち、Ｑ値の高いＭＥＭＳ容量素子を適用する必要があるため、サーボ制御方式による動作の安定化が必要である。これらの加速度センサでは、サーボ電圧の印加を容易にするために、１ビット（２値）のサーボ信号が用いられている。しかし、この１ビットサーボ信号を生成する際に生じる量子化誤差は、センサの出力雑音の主要因の一つであり、その寄与を十分に低減するためには、サーボ信号を高速化する必要があった。その結果、ＭＥＭＳ容量素子の充放電電力が増大し、センサの十分な低電力化を果たすことができなかった。
【０００６】
本発明は、加速度センサにおいて、サーボ信号を高速化せずに、サーボ信号生成に伴う量子化誤差に起因するセンサ出力雑音を低減することが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様における加速度センサは、センサ素子と、前記センサ素子から出力されたセンサ信号に基づく波形を所定の周波数で量子化した、第１のデジタル信号を出力する量子化器と、前記センサ素子から出力されたセンサ信号に基づく波形に前記量子化器の利得を乗算して得られる信号と前記第１のデジタル信号との差分となる差分信号を取得し、前記差分信号に対して少なくとも、所定の周波数で動作するデジタルフィルタによる処理と、係数による乗算とを行い、第２のデジタル信号を取得する第１の電子回路と、前記第１のデジタル信号から前記第２のデジタル信号を差し引いて、第３のデジタル信号を取得する第２の電子回路と、を備えることを特徴とする加速度センサとして構成される。
【発明の効果】
【０００８】
本発明の一態様によれば、加速度センサにおいて、サーボ信号を高速化せずに、サーボ信号生成に伴う量子化誤差に起因するセンサ出力雑音を低減することができる。
【図面の簡単な説明】
【０００９】
【図１】第一の実施例の加速度センサを説明する図面である。
【図２】第一の実施例の加速度センサを補足する図面である。
【図３】第一の実施例の加速度センサを補足する図面である。
【図４】第二の実施例の加速度センサを説明する図面である。
【図５】第二の実施例の加速度センサを補足する図面である。
【図６】第三の実施例の加速度センサを説明する図面である。
【図７】第三の実施例の加速度センサを補足する図面である。
【図８】実施例における概念を説明する図面である。
【図９】実施例における概念を説明する図面である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明の実施形態を説明する。以下の記載および図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。本発明は、他の種々の形態でも実施する事が可能である。特に限定しない限り、各構成要素は単数でも複数でも構わない。
【００１１】
図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
【００１２】
以下の説明では、「テーブル」、「リスト」等の表現にて各種情報を説明することがあるが、各種情報は、これら以外のデータ構造で表現されていてもよい。データ構造に依存しないことを示すために「ＸＸテーブル」、「ＸＸリスト」等を「ＸＸ情報」と呼ぶことがある。識別情報について説明する際に、「識別情報」、「識別子」、「名」、「ＩＤ」、「番号」等の表現を用いるが、これらについてはお互いに置換が可能である。
【００１３】
同一あるいは同様な機能を有する構成要素が複数ある場合には、同一の符号に異なる添字を付して説明する場合がある。ただし、これらの複数の構成要素を区別する必要がない場合には、添字を省略して説明する場合がある。
【００１４】
また、以下の説明では、プログラムを実行して行う処理を説明する場合があるが、プログラムは、プロセッサ（例えばＣＰＵ、ＧＰＵ）によって実行されることで、定められた処理を、適宜に記憶資源（例えばメモリ）および／またはインターフェースデバイス（例えば通信ポート）等を用いながら行うため、処理の主体がプロセッサとされてもよい。同様に、プログラムを実行して行う処理の主体が、プロセッサを有するコントローラ、装置、システム、計算機、ノードであってもよい。プログラムを実行して行う処理の主体は、演算部であれば良く、特定の処理を行う専用回路（例えばＦＰＧＡやＡＳＩＣ）を含んでいてもよい。
【００１５】
プログラムは、プログラムソースから計算機のような装置にインストールされてもよい。プログラムソースは、例えば、プログラム配布サーバまたは計算機が読み取り可能な記憶メディアであってもよい。プログラムソースがプログラム配布サーバの場合、プログラム配布サーバはプロセッサと配布対象のプログラムを記憶する記憶資源を含み、プログラム配布サーバのプロセッサが配布対象のプログラムを他の計算機に配布してもよい。また、以下の説明において、２以上のプログラムが１つのプログラムとして実現されてもよいし、１つのプログラムが２以上のプログラムとして実現されてもよい。
【００１６】
本実施例における概念を、図８（課題の説明）と図９（解決手段の説明）により説明する。極低雑音のＭＥＭＳ加速度センサを実現するためには、機械雑音の小さな、すなわち、Ｑ値の高いＭＥＭＳ容量素子を適用する必要がある。Ｑ値が高いＭＥＭＳ容量素子は共振的な特性を持つため、図８に示したサーボ制御方式で、すなわち、負帰還ループに組み込んで動作を安定化させている。加速度入力信号に比例した慣性力と、サーボ信号に比例した静電気力との差分が、ＭＥＭＳ容量素子において、容量値の変化に変換され、アンプは前記容量値の変化を電圧に変換するとともに増幅し、Ａ／Ｄ変換器は、前記増幅された電圧をデジタル値に変換する。前記デジタル値にもとづき、ＰＩＤ制御部がサーボ信号を生成するが、これをそのままサーボ電圧信号に変換してＭＥＭＳ容量素子に供給しようとすると、回路的に困難な高分解能のＤ／Ａ変換器が必要となり、結果として、センサの雑音や消費電力が増大してしまう。そのため、ＰＩＤ制御部の出力を低分解能（低ビット数）の量子化器により量子化し、これをサーボ信号として適用する必要がある。特に、特許文献１や図８では、１ビット量子化器により２値化されたサーボ信号が用いられている。
【００１７】
しかし、上記の１ビット、あるいは、低分解能の量子化には大きな量子化誤差Qが伴うため、センサの出力雑音の主要因の一つとなる。ＰＩＤ制御部、および、量子化器の動作速度をfSとすると、量子化誤差Qに起因するセンサ出力雑音は、Q*(j*2π*f/fS)N/GALLと表される。ここで、jは虚数単位、fは周波数、NはＰＩＤ制御部の次数、すなわち、積分の回数である。GALLは負帰還ループのループ一巡の全体利得であり、ＭＥＭＳ容量素子の利得、アンプの利得、ＰＩＤ制御部の利得、量子化器の利得、静電気力発生に関する利得などの積であるが、原理上、これを設計で大きく変えることはできない。一方、ＰＩＤ制御部の次数Nと動作速度fSに関しては、設計の自由度がある。センサの周波数帯域幅は、fSより小さいため、帯域内の周波数fに対して、f/fS<1である。したがって、ＰＩＤ制御部の次数Nを大きくするほど、(f/fS)Nは小さくなる、すなわち、量子化誤差Qに起因する帯域内のセンサ出力雑音を低減できる。しかしながら、負帰還ループの安定性の観点から採用できるNにも上限があるため、極低雑音のセンサを実現するためには、図８の下図の通り、この上限のNを適用した上で、さらに、ＰＩＤ制御部と量子化器の動作速度fSを増加させ、(f/fS)Nを十分に小さくすることが必要であった。その結果、量子化器の出力であるサーボ信号が高速となり、ＭＥＭＳ容量素子の充放電電力や駆動回路（１ビット量子化器の場合は、バッファ、低分解能量子化器の場合は、低分解能Ｄ／Ａ変換器）の消費電力が増大し、センサの十分な低電力化を果たすことができなかった。
【００１８】
図９を用いて、上記課題の解決手段を説明する。本実施例では以下の２点に着眼している。第一に、量子化に伴う量子化誤差は、量子化器の前後の信号の差分から得ることができる。特に、量子化器の前後の信号は、ともにデジタル信号であるため、デジタル回路の単純な減算器を適用できる。ただし、量子化器には利得があるため、量子化器の出力デジタル信号から、量子化器の入力デジタル信号に量子化器の利得を乗算した信号を減算して、量子化誤差Qを得る。
【００１９】
第二の着眼点は、量子化器の出力に含まれる量子化誤差Q起因の雑音成分は、前記負帰還ループのオープンループ伝達関数H(s)を用いると、理論的にQ/(1+H(s))で表され、これは、センサの周波数帯域内である低周波領域においては、近似的に前出の式、
Q*(j*2π*f/fS)N/GALLに帰着する点である。
【００２０】
上記の２つの着眼点から、量子化器出力に含まれる量子化誤差Q起因の帯域内雑音成分を模擬する信号を、簡単なデジタル回路だけで生成することができる。すなわち、第一の着眼点にしたがい、量子化誤差Qをデジタル信号として取得し、第二の着眼点にしたがい、前記デジタル信号に対して、周波数特性が(j*2π*f/fS)Nであるデジタルフィルタによる処理と、1/GALLの値の係数による乗算とを行うことで、前記帯域内雑音成分を模擬する信号を生成できる。したがって、この信号を量子化器出力から減算することで、量子化誤差Qに起因する帯域内雑音をキャンセルできる。その結果、ＰＩＤ制御部と量子化器の動作速度fSを低減できるため、量子化器の出力であるサーボ信号が低速となり、ＭＥＭＳ容量素子の充放電電力や駆動回路（１ビット量子化器の場合は、バッファ、低分解能量子化器の場合は、低分解能Ｄ／Ａ変換器）の消費電力を低減し、センサを十分に低電力化できる。以下の各実施例において、上記の概念を具体的に実施する方法を示す。
【実施例１】
【００２１】
第一の実施例の構成を図１に示す。
図１の通り、ＭＥＭＳ容量素子は、検出用可動電極11aと検出用固定電極12、13による検出用容量対、および、サーボ制御用可動電極11bとサーボ制御用固定電極14、15によるサーボ制御用容量対、および、これらの容量対を電気的に絶縁するために検出用可動電極11aとサーボ制御用可動電極11bの間に挿入された絶縁部11cを有する。検出用可動電極11aとサーボ制御用可動電極11bと絶縁部11cは、機械的に錘（おもり）の役割も担っており、一体となって運動できる。
【００２２】
前記検出用容量対は、検出用可動電極11aと固定電極12の間に形成される容量値C+△Cの容量と、検出用可動電極11aと固定電極13の間に形成される容量値C-△Cの容量の対である。検出用可動電極11aとサーボ制御用可動電極11bと絶縁部11cからなる錘が、検出用固定電極12と検出用固定電極13の中央に位置する時、前記△Cはゼロとなり、錘が中央より上に位置する時、△Cは正の値、錘が中央より下に位置する時、△Cは負の値となる。さらに、錘とフレーム18の間にはバネ16が、錘とフレーム19の間にはバネ17が接続されている。錘が検出用固定電極12と検出用固定電極13の中央に位置する時、バネ16もバネ17も自然長となっており、それらの及ぼす弾性力はゼロである。錘が中央より上に位置する時、バネ16は縮むため、錘に対して下向きに弾性力を及ぼす。また、バネ17は伸びるため、錘に対して、やはり下向きの弾性力を及ぼす。したがって、これらの合力である下向きの力が錘に及ぼされる。一方、錘が中央より下に位置する時、バネ16は伸びるため、錘に対して上向きに弾性力を及ぼす。また、バネ17は縮むため、錘に対して、やはり上向きの弾性力を及ぼす。したがって、これらの合力である上向きの力が錘に及ぼされる。
【００２３】
検出用可動電極11aは、Ｃ／Ｖ変換アンプ110aに接続され、前記Ｃ／Ｖ変換アンプ110aは、前記△Cに対応した電圧信号を生成する。さらに、アナログフィルタ110bにおいて、信号帯域外の雑音を抑圧することで、後続するＡ／Ｄ変換器110cにおけるＡ／Ｄ変換の際に生じる折返し雑音を低減する。Ａ／Ｄ変換器110cは入力されるアナログ電圧をデジタル信号に変換する。なお、Ｃ／Ｖ変換アンプ110aとアナログフィルタ110bの間にアンプを挿入したり、アナログフィルタ110bを複数段に分割して、アンプと交互に配置したりしてもよい。
【００２４】
Ａ／Ｄ変換器110cの出力である前記デジタル信号は、復調器111に入力され、復調器111の出力には、前記△Cに比例する信号が得られる。復調器111の出力は、ＰＩＤ制御部112に接続され、ＰＩＤ制御部112は、前記△Cに比例する信号にもとづいて制御信号を生成する。さらに、１ビット量子化器113は、前記制御信号を１ビットサーボ信号に変換する。すなわち、前記１ビット量子化器113は、その入力である前記制御信号が非負なら１を、負なら−１を出力する。
【００２５】
前記１ビットサーボ信号は、サーボ制御用バッファ116およびサーボ制御用反転バッファ117に入力される。サーボ制御用バッファ116は、前記１ビットサーボ信号を、サーボ信号として適切な電圧レベルの１ビット電圧信号に変換して、サーボ制御用固定電極14に印加する。また、サーボ制御用反転バッファ117は、前記１ビットサーボ信号を論理反転し、サーボ制御用バッファ116と同様に、サーボ信号として適切な電圧レベルの１ビット電圧信号に変換して、サーボ制御用固定電極15に印加する。なお、サーボ制御用可動電極11bは、固定電位、例えば、グランド電位に接続されている。
【００２６】
一方、一定周波数のパルス信号であるキャリア信号が、検出用バッファ114および検出用反転バッファ115に入力される。検出用バッファ114は、前記キャリア信号を、キャリア信号として適切な電圧レベルのパルス電圧信号に変換して、検出用固定電極12に印加する。また、検出用反転バッファ115は、前記キャリア信号を論理反転し、検出用バッファ114と同様、キャリア信号として適切な電圧レベルのパルス電圧信号に変換して、検出用固定電極13に印加する。
【００２７】
検出用固定電極12、13とサーボ用固定電極14、15は、フレーム18、19に対して固定されている。また、フレーム18、19は、加速度を測定したい対象の物体と一体となって運動するように、測定対象の物体の面上に固定される。振動などにより、測定対象の物体とフレームに加速度信号「a」が印加されると、錘には、前記加速度信号と逆向きの方向で、かつ、錘の質量と前記加速度信号の大きさとの積の大きさの慣性力「-m*a」が印加される。さらに、錘には重力「m*g*cosθ」も印加される。ここで、mは錘の質量、すなわち、検出用可動電極11aとサーボ制御用可動電極11bと絶縁部11cの質量の総和である。また、gは重力加速度である9.8m/s2、θは錘の振動方向（図１における上下方向）と鉛直方向の間のなす角度である。本明細書では、錘に印加される慣性力と重力の和、すなわち、「m*(-a+g*cosθ)」を「外部力」と呼ぶ。
【００２８】
ＭＥＭＳ加速度センサに加速度信号が印加されると、錘に外部力が印加され、錘が変位して、前記検出用容量対に前記△Cが生じる。前記変位は、バネ16、17による弾性力と外部力がバランスするように生じる。１ビット量子化器113は、上記の通り△Cを検出し、その検出結果にもとづいて、△Cがゼロに近づくようにサーボ信号を生成し、サーボ用固定電極14、15に印加して、錘にサーボ信号に比例した静電気力を及ぼす。これにより、錘には、外部力とともに、それをキャンセルしようとする前記静電気力も印加される。この静電気力がまだ外部力と等しくなっていない場合は、両者の力の差分とバネ16、17による弾性力がバランスするように、錘の変位と△Cが生じる。以下、同様に、△Cの検出とサーボ信号の生成、印加が繰り返されることで、錘に印加された外部力と静電気力がバランスする定常状態に至る。この時、弾性力はゼロでよいため、錘の変位はゼロ、すなわち、錘は検出用固定電極12と検出用固定電極13の中央の位置に維持される。定常状態では、静電気力が入力加速度信号に対応する外部力とバランスしているため、その静電気力を生成しているサーボ信号は、入力加速度信号に対応している。そのため、サーボ信号をＭＥＭＳ加速度センサの出力信号とみなすことができる。なお、サーボ信号は、１ビット量子化器113で生じる量子化誤差に起因する雑音を高周波領域に多く含むため、ローパスフィルタ123により高周波成分を抑圧した後、最終的な出力となる。
【００２９】
検出用固定電極12、13にキャリア信号Vを印加することで、検出用可動電極11a上に、前記△Cとキャリア信号の積に相当する電荷信号が生成される。Ｃ／Ｖ変換アンプ110aは、前記電荷信号を電圧信号に変換する。キャリア信号の周波数をfs/2など高い周波数に選ぶことで、前記電荷信号は、低周波の△C信号から高い周波数に周波数変換されている。そのため、Ｃ／Ｖ変換アンプ110a、アナログフィルタ110b、Ａ／Ｄ変換器110cなどで生じる低周波の1/f雑音や直流オフセット電圧が前記電荷信号に加わっても、センサの雑音にはならない。前記電荷信号は、復調器111においてキャリア信号と再び乗算されることで、△C信号に比例した低周波信号に再び変換される。すなわち、復調器111の出力は△C*V2に比例するが、パルス信号であるVの２乗は一定値であるため、復調器111の出力は△Cだけに比例する。なお、復調器111で乗算されるキャリア信号は、前記電荷信号がＣ／Ｖ変換アンプ110a、アナログフィルタ110b、Ａ／Ｄ変換器110cなどにより受ける遅延時間と等しい時間だけ遅延させて、乗算のタイミングを電荷信号側と合わせている。また、復調器111では、前記乗算後にフィルタにより不要成分を抑圧してもよい。
【００３０】
図２により、ＰＩＤ制御部112の構成と動作を説明する。加算器211の出力が１サンプル遅延器212により１クロック周期Tだけ遅延された後、再び前記加算器211により加算される構成で、積分器21を形成している。また、ゼロ点生成器22は、入力信号が利得器221により増幅された信号と、入力信号が１サンプル遅延器222により１クロック周期Tだけ遅延され、利得器223により増幅された信号との差分を減算器224において算出する。ゼロ点生成器22において、利得a倍、ゼロ点周波数fZを実現するために、すなわち、連続時間表現相当で、a*{1+s/(2π*fZ)}の伝達関数を実現するために、利得器221の利得は、a*{1+1/(2π*fZ*T)}に、利得器223の利得は、a/(2π*fZ*T)に設定される。ここで、１クロック周期Tは、動作周波数fSの逆数、1/fSである。
【００３１】
積分器は、ＰＩＤ制御部の中心となる積分動作を与える。また、ゼロ点生成器は、ＰＩＤ制御の安定化に必要である。図２の通り、積分器をN段直列接続することでN回積分を行ない、それによりN次のＰＩＤ制御を実現する。また、ゼロ点生成器も複数段、直列接続してＰＩＤ制御の安定性を確保する。なお、ゼロ点生成器の段数は、積分器の段数と等しくなくてもよい。
【００３２】
本実施例の加速度センサでは、さらに、減算器119において、１ビット量子化器113の出力信号（第１のデジタル信号）から、１ビット量子化器113の入力信号に１ビット量子化器113の利得を乗算した信号を減算して、量子化誤差Qに相当するデジタル信号（差分信号）を得る。前記乗算は利得器118で行う。前記デジタル信号を、周波数特性が(j*2π*f/fS)Nであるデジタルフィルタ120で処理して、さらに、利得器121において、1/GALLの値の係数との乗算を行うことで、１ビット量子化器113の出力中に含まれる帯域内雑音成分を模擬する信号（第２のデジタル信号）を生成できる。したがって、減算器122において、１ビット量子化器113の出力信号から利得器121の出力信号を減算した信号（第３のデジタル信号）を取得することで、量子化誤差Qに起因する帯域内雑音をキャンセルできる。
【００３３】
図３に、デジタルフィルタ120の一例を示す。例えば、ＰＩＤ制御部112の次数Nが３である場合、図３の通り、３つの差分器31、32、33を直列に備える。差分器31は、入力信号と、入力信号が１サンプル遅延器311により１クロック周期T(=1/fS)だけ遅延された信号との差分を減算器312において算出する。同様に、差分器32は、入力信号と、入力信号が１サンプル遅延器321により１クロック周期Tだけ遅延された信号との差分を減算器322において算出し、差分器33は、入力信号と、入力信号が１サンプル遅延器331により１クロック周期Tだけ遅延された信号との差分を減算器332において算出する。差分器は、(j*2π*f/fS)の周波数特性を持つため、これを３つ直列に備えることで、所望の(j*2π*f/fS)3の周波数特性を実現できる。
【００３４】
以上の通り、本実施例では、量子化誤差Qに起因する帯域内雑音をキャンセルできるため、ＰＩＤ制御部112と１ビット量子化器113の動作速度fSを低減できる。したがって、１ビット量子化器113の出力である１ビットサーボ信号が低速となるため、サーボ制御用可動電極11bとサーボ制御用固定電極14、15によるサーボ制御用容量対の充放電電力や、サーボ制御用バッファ116、サーボ制御用反転バッファ117の消費電力を低減し、センサを十分に低電力化できる。これにより、極低雑音と十分な低電力を両立するＭＥＭＳ静電容量型加速度センサを実現できる。
【実施例２】
【００３５】
第二の実施例の構成を図４に示す。
本実施例では、第一の実施例において、1/GALLの値に相当する係数値を探索している。すなわち、乗算器421は、前記デジタルフィルタ120の出力信号と、強度係数探索部41が出力する係数値とを乗算することで、前記帯域内雑音成分を模擬する信号を生成する。強度係数探索部41は、減算器122の出力信号とデジタルフィルタ120の出力信号にもとづき、減算器122の出力信号に含まれる量子化誤差Q起因の帯域内雑音成分が最小となるように、乗算器421に供給する係数値を探索する。
【００３６】
図５に、強度係数探索部41の一例を示す。減算器122の出力とデジタルフィルタ120の出力からそれぞれ供給されるデジタル信号は、それぞれ、ローパスフィルタ54、55により、ともに、量子化誤差の高周波成分が抑圧された後、乗算器51において互いに乗算される。さらに、利得器52において、探索の追従速度や精度を決めるパラメータμと乗算された後、積分器53において積分される。積分器53の出力が1/GALLに相当する係数値を与える。
【００３７】
これにより、前記負帰還ループのループ一巡の全体利得であるGALLが、ＭＥＭＳ容量素子や回路の特性の製造バラツキや時間的変動により設計値からずれても、それに追従した適切な係数値1/GALLを探索し、適用し続けることができる。その結果、量子化誤差Qに起因する帯域内雑音のキャンセルを安定的に維持できる。
【実施例３】
【００３８】
第三の実施例の構成を図６に示す。本実施例では、第一の実施例における１ビット量子化器113を、１ビットデルタシグマ変調器61に置換している。この場合も、第一の実施例と同様な動作を行い、同様な効果が得られる。
【００３９】
図７に、２次のデルタシグマ変調器の一例を示す。加算器731の出力が１サンプル遅延器732により１クロック周期Tだけ遅延された後、再び前記加算器731により加算される構成で、積分器73を形成している。同様に、加算器761の出力が１サンプル遅延器762により１クロック周期Tだけ遅延された後、再び前記加算器761により加算される構成で、第二の積分器73を形成している。積分器73で積分された信号は、減算器74を経て、積分器76において更に２回目の積分が行なわれる。
【００４０】
一方、１サンプル遅延器762の出力信号、すなわち、積分器76の出力を１クロック周期Tだけ遅延した信号は、利得器75によりＧ倍に増幅され、積分器73の前に位置する減算器72において減算される。これによりローカル帰還制御ループが形成される。また、積分器76の出力は、1bit量子化器77において、その正負に応じて、+1または-1に２値化される。前記1bit量子化器77の出力は、デルタシグマ変調器としての出力になる。さらに、1bit量子化器77の出力は、１サンプル遅延器78により１クロック周期Tだけ遅延された後、デジタル利得79によりＭ倍に増幅される。前記Ｍ倍に増幅された信号が減算器71において入力信号から減算されることにより、負帰還制御ループが形成される。また、前記Ｍ倍に増幅された信号は、減算器74により、積分器73の出力からも減算される。前記負帰還制御により、デルタシグマ変調器の出力は、入力信号をパルス密度変調した+1または-1の２値信号となる。２値化は1bit量子化器77において行われ、その際に量子化誤差が生じる。前記２回の積分と前記ローカル帰還制御と前記負帰還制御のはたらきにより、前記量子化誤差は、デルタシグマ変調器の出力において、帯域内の低周波領域では周波数の２乗に比例して抑圧され、追加で、前記Ｇ倍の利得に応じた周波数位置で選択的に急峻に抑圧される。また、前記Ｍの値は、デルタシグマ変調器の入力信号範囲に応じて決める。この１ビットデルタシグマ変調器の利得は、１／Ｍとなる。
【００４１】
本実施例のように、１ビットデルタシグマ変調器61を用いて１ビット量子化を行う場合、上記の通り、それに伴う量子化誤差Qの帯域内低周波成分は、デルタシグマ変調器の次数分だけ元々抑圧されているため、前記キャンセルに要求される精度を、第一の実施例の場合よりも緩和できる利点がある。
【００４２】
以上説明したように、上記各実施例における出力信号の制御により、サーボ信号を高速化せずに、量子化誤差起因の雑音を低減できるため、低消費電力で、極低雑音のＭＥＭＳ加速度センサを実現することが可能となる。
【符号の説明】
【００４３】
１１ａ： 検出用可動電極
１１ｂ： サーボ制御用可動電極
１１ｃ： 絶縁部
１２、１３： 検出用固定電極
１４、１５： サーボ制御用固定電極
１６、１７： バネ
１８、１９：フレーム
１１０ａ： Ｃ／Ｖ変換アンプ
１１０ｂ： アナログフィルタ
１１０ｃ： Ａ／Ｄ変換器
１１１： 復調器
１１２： ＰＩＤ制御部
１１３： １ビット量子化器
１１４： 検出用バッファ
１１５：検出用反転バッファ
１１６： サーボ制御用バッファ
１１７： サーボ制御用反転バッファ
１１８： 利得器
１１９： 減算器
１２０： デジタルフィルタ
１２１： 利得器
１２２： 減算器
１２３： ローパスフィルタ
２１、２３： 積分器
２２、２４： ゼロ点生成器
２１１、２３１： 加算器
２２４、２４４： 減算器
２１２、２２２、２３２、２４２： １サンプル遅延器
２２１、２２３、２４１、２４３： 利得器
３１、３２、３３： 差分器
３１２、３２２、３３２： 減算器
３１１、３２１、３３１： １サンプル遅延器
４１： 強度係数探索部
４２１： 乗算器
５１： 乗算器
５２： 利得器
５３： 積分器
５４、５５：  ローパスフィルタ
６１： １ビットデルタシグマ変調器
７１、７２、７４： 減算器
７５、７９： 利得器
７７： １ビット量子化器
７８： １サンプル遅延器
７３、７６： 積分器
７３１、７６１： 加算器
７３２、７６２： １サンプル遅延器
【図１】
2020159941.tif 000003
【図２】
2020159941.tif 000004
【図３】
2020159941.tif 000005
【図４】
2020159941.tif 000006
【図５】
2020159941.tif 000007
【図６】
2020159941.tif 000008
【図７】
2020159941.tif 000009
【図８】
2020159941.tif 000010
【図９】
2020159941.tif 000011