(57)【要約】【課題】より短時間で停電の発生を検知可能とすること。【解決手段】検知手段は交流の極性が第一極性である期間において第一論理の検知信号を出力し、交流の極性が第一極性とは反対の第二極性である期間において第二論理の検知信号を出力する。計時手段は第一論理から第二論理に切り替わるタイミングと、第二論理から第一論理に切り替わるタイミングとの間の時間を計時する。判定手段は計時された時間が交流の半周期よりも短くなると、停電が発生したと判定する。検知手段は、第二論理の検知信号が出力されているときに交流の供給が遮断されると、第一論理の検知信号を出力し、第一論理の検知信号が出力されているときに交流の供給が遮断されると、一時的に第二論理の検知信号を出力し、次に第一論理の検知信号の出力を再開する。【選択図】  図３
2020060428.tif 000002
【特許請求の範囲】
【請求項１】
交流電源から供給される交流の極性が第一極性である期間において第一論理の検知信号を出力し、前記交流電源から供給される交流の極性が前記第一極性とは反対の第二極性である期間において第二論理の検知信号を出力する検知手段と、
前記検知信号の論理が前記第一論理から前記第二論理に切り替わるタイミングと、前記検知信号の論理が前記第二論理から前記第一論理に切り替わるタイミングとの間の時間を計時する計時手段と、
前記計時手段により計時された時間が前記交流の半周期よりも短くなると、前記交流電源に停電が発生したと判定する判定手段と、を有し
前記検知手段は、
前記第二論理の検知信号が出力されているときに前記交流電源からの交流の供給が遮断されると、前記第一論理の検知信号を出力し、
前記第一論理の検知信号が出力されているときに前記交流電源からの交流の供給が遮断されると、一時的に前記第二論理の検知信号を出力し、次に前記第一論理の検知信号の出力を再開するように構成されていることを特徴とする停電検知装置。
【請求項２】
前記検知手段は、
前記交流を半波整流することで前記検知信号を出力する信号生成回路と、
前記信号生成回路が前記第二論理の検知信号を出力しているときに前記交流電源からの交流の供給が遮断されると、前記信号生成回路に前記第一論理の検知信号を出力させ、前記信号生成回路が前記第一論理の検知信号を出力しているときに前記交流電源からの交流の供給が遮断されると、前記信号生成回路に一時的に前記第二論理の検知信号を出力させ、次に前記第一論理の検知信号の出力を再開させる制御回路と
を有することを特徴とする請求項１に記載の停電検知装置。
【請求項３】
前記信号生成回路は、
前記第一極性の電圧が印加されると電流を流し、前記第二極性の電流が印加されると電流を流さない整流素子と、
前記整流素子に電流が流れる期間において前記第一論理の検知信号を出力し、前記整流素子に電流が流れない期間において前記第二論理の検知信号を出力する出力回路と、を有し、
前記制御回路は、
電流流出端子と、制御端子と、前記整流素子の出力側に接続された電流流入端子とを有し、前記第一極性の前記交流が前記交流電源から供給されている期間においてオンとなり、前記第二極性の前記交流が前記交流電源から供給されている期間においてオフとなる電流制御素子と、
前記整流素子の入力側と前記電流制御素子の前記電流流出端子との間に接続され、前記電流制御素子に流れる電流を制限する制限抵抗と、
前記電流制御素子の前記電流流入端子に接続され、前記整流素子に電流が流れる期間において充電され、前記整流素子に電流が流れていない期間において放電する蓄電回路と、
前記電流制御素子の前記制御端子に接続された時定数回路と、を有し、
前記第二極性の前記交流が前記交流電源から供給されている期間において前記交流電源からの交流の供給が遮断されると、前記蓄電回路の放電による電流が前記電流制御素子および前記制限抵抗を介して前記整流素子に流れることで、前記出力回路は前記検知信号の論理を前記第二論理から前記第一論理に変更し、
前記第一極性の前記交流が前記交流電源から供給されている期間において前記交流電源からの交流の供給が遮断されると、前記整流素子に電流が流れなくなることで、前記出力回路は前記検知信号の論理を前記第一論理から前記第二論理に変更し、前記時定数回路が、前記制御端子に印加される電圧の上昇を遅延させることで、前記交流電源からの交流の供給が遮断されたタイミングから遅れて前記電流制御素子がオンになり、前記蓄電回路の放電による電流が前記電流制御素子および前記制限抵抗を介して前記整流素子に流れることで、前記出力回路は前記検知信号の論理を前記第二論理から前記第一論理に変更することを特徴とする請求項２に記載の停電検知装置。
【請求項４】
前記整流素子は発光ダイオードであり、
前記出力回路は、
前記発光ダイオードが点灯すると電流を流し、前記発光ダイオードが消灯すると電流を流さない受光素子と、
前記受光素子の出力側に接続されたプルアップ抵抗と
を有することを特徴とする請求項３に記載の停電検知装置。
【請求項５】
前記電流制御素子はＰＮＰタイプのトランジスタであることを特徴とする請求項３または４に記載の停電検知装置。
【請求項６】
前記信号生成回路は、
前記第一極性の電圧が印加されると電流を流し、前記第二極性の電圧が印加されると電流を流さない第一整流素子と、
前記第一整流素子に電流が流れる期間において前記第一論理の検知信号を出力し、前記第一整流素子に電流が流れない期間において前記第二論理の検知信号を出力する出力回路と、を有し、
前記制御回路は、
前記交流電源から前記第一極性の前記交流が供給されるとオンとなり、前記第一極性の前記交流が供給されなくなるとオフとなるように配置されたスイッチ素子と、
前記第一整流素子に電流が流れる期間において充電され、前記第一整流素子に電流が流れていない期間において放電する蓄電回路と、
前記スイッチ素子に印加される制御電圧を制御する抵抗および電流制御素子と、
前記電流制御素子の制御端子に接続された時定数回路と、を有し、
前記第一極性の前記交流が前記交流電源から供給されている期間において前記交流電源からの交流の供給が遮断されると、前記第一整流素子に電流が流れなくなることで、前記出力回路は前記検知信号の論理を前記第一論理から前記第二論理に変更し、前記時定数回路が、前記制御端子に印加される電圧の上昇を遅延させることで、前記交流電源からの交流の供給が遮断されたタイミングから遅れて前記電流制御素子がオンになり、前記蓄電回路の放電による電流が前記電流制御素子を介して前記抵抗に流れることで前記スイッチ素子がオンとなり、前記蓄電回路の放電による電流を前記第一整流素子に流すことで、前記出力回路は前記検知信号の論理を前記第二論理から前記第一論理に変更し、
前記第二極性の前記交流が前記交流電源から供給されている期間において前記交流電源からの交流の供給が遮断されると、前記蓄電回路の放電による電流が前記電流制御素子を介して前記抵抗に流れることで前記スイッチ素子がオンとなり、前記蓄電回路の放電による電流を前記第一整流素子に流すことで、前記出力回路は前記検知信号の論理を前記第二論理から前記第一論理に変更することを特徴とする請求項２に記載の停電検知装置。
【請求項７】
前記第二極性の前記交流を整流することで生成した電流を前記電流制御素子に供給する第二整流素子をさらに有することを特徴とする請求項６に記載の停電検知装置。
【請求項８】
前記抵抗の一端は、前記電流制御素子の電流流出端子と前記スイッチ素子の制御端子とに接続されており、
前記電流制御素子がオンとなることで前記電流制御素子の前記電流流出端子から前記抵抗の一端に電流が流れることで、前記スイッチ素子の前記制御端子に印加される制御電圧が閾値電圧を超え、前記スイッチ素子がオンとなることを特徴とする請求項６または７に記載の停電検知装置。
【請求項９】
交流電源から供給される交流の極性が第一極性である期間において第一論理の検知信号を出力し、前記交流電源から供給される交流の極性が前記第一極性とは反対の第二極性である期間において第二論理の検知信号を出力する半波検知回路であって、
前記第二論理の検知信号が出力されているときに前記交流電源からの交流の供給が遮断されると、前記第一論理の検知信号を出力し、
前記第一論理の検知信号が出力されているときに前記交流電源からの交流の供給が遮断されると、一時的に前記第二論理の検知信号を出力し、次に前記第一論理の検知信号の出力を再開することを特徴とする半波検知回路。
【請求項１０】
前記交流を半波整流することで前記検知信号を出力する信号生成回路と、
前記信号生成回路が前記第二論理の検知信号を出力しているときに前記交流電源からの交流の供給が遮断されると、前記信号生成回路に前記第一論理の検知信号を出力させ、前記信号生成回路が前記第一論理の検知信号を出力しているときに前記交流電源からの交流の供給が遮断されると、前記信号生成回路に一時的に前記第二論理の検知信号を出力させ、次に前記第一論理の検知信号の出力を再開させる制御回路と
を有することを特徴とする請求項９に記載の半波検知回路。
【請求項１１】
前記信号生成回路は、
前記第一極性の電圧が印加されると電流を流し、前記第二極性の電流が印加されると電流を流さない整流素子と、
前記整流素子に電流が流れる期間において前記第一論理の検知信号を出力し、前記整流素子に電流が流れない期間において前記第二論理の検知信号を出力する出力回路と、を有し、
前記制御回路は、
電流流出端子と、制御端子と、前記整流素子の出力側に接続された電流流入端子とを有し、前記第一極性の前記交流が前記交流電源から供給されている期間においてオンとなり、前記第二極性の前記交流が前記交流電源から供給されている期間においてオフとなる電流制御素子と、
前記整流素子の入力側と前記電流制御素子の前記電流流出端子との間に接続され、前記電流制御素子に流れる電流を制限する制限抵抗と、
前記電流制御素子の前記電流流入端子に接続され、前記整流素子に電流が流れる期間において充電され、前記整流素子に電流が流れていない期間において放電する蓄電回路と、
前記電流制御素子の前記制御端子に接続された時定数回路と、を有し、
前記第二極性の前記交流が前記交流電源から供給されている期間において前記交流電源からの交流の供給が遮断されると、前記蓄電回路の放電による電流が前記電流制御素子および前記制限抵抗を介して前記整流素子に流れることで、前記出力回路は前記検知信号の論理を前記第二論理から前記第一論理に変更し、
前記第一極性の前記交流が前記交流電源から供給されている期間において前記交流電源からの交流の供給が遮断されると、前記整流素子に電流が流れなくなることで、前記出力回路は前記検知信号の論理を前記第一論理から前記第二論理に変更し、前記時定数回路が、前記制御端子に印加される電圧の上昇を遅延させることで、前記交流電源からの交流の供給が遮断されたタイミングから遅れて前記電流制御素子がオンになり、前記蓄電回路の放電による電流が前記電流制御素子および前記制限抵抗を介して前記整流素子に流れることで、前記出力回路は前記検知信号の論理を前記第二論理から前記第一論理に変更することを特徴とする請求項１０に記載の半波検知回路。
【請求項１２】
前記信号生成回路は、
前記第一極性の電圧が印加されると電流を流し、前記第二極性の電圧が印加されると電流を流さない第一整流素子と、
前記第一整流素子に電流が流れる期間において前記第一論理の検知信号を出力し、前記第一整流素子に電流が流れない期間において前記第二論理の検知信号を出力する出力回路と、を有し、
前記制御回路は、
前記交流電源から前記第一極性の前記交流が供給されるとオンとなり、前記第一極性の前記交流が供給されなくなるとオフとなるように配置されたスイッチ素子と、
前記第一整流素子に電流が流れる期間において充電され、前記第一整流素子に電流が流れていない期間において放電する蓄電回路と、
前記スイッチ素子に印加される制御電圧を制御する抵抗および電流制御素子と、
前記電流制御素子の制御端子に接続された時定数回路と、を有し、
前記第一極性の前記交流が前記交流電源から供給されている期間において前記交流電源からの交流の供給が遮断されると、前記第一整流素子に電流が流れなくなることで、前記出力回路は前記検知信号の論理を前記第一論理から前記第二論理に変更し、前記時定数回路が、前記制御端子に印加される電圧の上昇を遅延させることで、前記交流電源からの交流の供給が遮断されたタイミングから遅れて前記電流制御素子がオンになり、前記蓄電回路の放電による電流が前記電流制御素子を介して前記抵抗に流れることで前記スイッチ素子がオンとなり、前記第二極性の交流に基づく電流を前記第一整流素子に流すことで、前記出力回路は前記検知信号の論理を前記第二論理から前記第一論理に変更することを特徴とする請求項１０に記載の半波検知回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は停電検知装置および半波検知回路に関する。
【背景技術】
【０００２】
一般に、画像形成装置等の電子機器はメモリやハードディスクなどの記憶装置を備えている。商用交流電源に停電が発生すると、記憶装置に記憶されていたデータが失われてしまうことがある。よって、電子機器は停電を検知してデータを退避することが必要となる。特許文献１によれば、半波検知回路を使用して商用交流電源の停電を検知することが提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−２２９９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１による半波検知回路では発光ダイオードに電流が流れていない期間に発生した停電を即座に検知することができない。より具体的には、特許文献１の半波検知回路は、交流の半周期よりも短い時間で停電の発生を検知することができない。そこで、本発明は、より短時間で停電の発生を検知可能な停電検知装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、たとえば、
交流電源から供給される交流の極性が第一極性である期間において第一論理の検知信号を出力し、前記交流電源から供給される交流の極性が前記第一極性とは反対の第二極性である期間において第二論理の検知信号を出力する検知手段と、
前記検知信号の論理が前記第一論理から前記第二論理に切り替わるタイミングと、前記検知信号の論理が前記第二論理から前記第一論理に切り替わるタイミングとの間の時間を計時する計時手段と、
前記計時手段により計時された時間が前記交流の半周期よりも短くなると、前記交流電源に停電が発生したと判定する判定手段と、を有し
前記検知手段は、
前記第二論理の検知信号が出力されているときに前記交流電源からの交流の供給が遮断されると、前記第一論理の検知信号を出力し、
前記第一論理の検知信号が出力されているときに前記交流電源からの交流の供給が遮断されると、一時的に前記第二論理の検知信号を出力し、次に前記第一論理の検知信号の出力を再開するように構成されていることを特徴とする停電検知装置。
【発明の効果】
【０００６】
本発明によれば、より短時間で停電の発生を検知可能な停電検知装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】電子機器（停電検知装置）を説明する図
【図２】制御回路を説明する図
【図３】半波検知回路を説明する図
【図４】停電検知処理を説明する図
【図５】停電検知処理を説明する図
【図６】停電検知処理を説明する図
【発明を実施するための形態】
【０００８】
＜実施例１＞
●電子機器（停電検知装置）
図１は電子機器１０を示している。交流電源１は交流を供給する商用交流電源などである。整流平滑回路２は、交流を整流し、かつ、平滑し、直流電圧を生成する。第一コンバータ３は、整流平滑回路２が出力する第一レベルの直流電圧を第二レベルの直流電圧Ｖｏに変換するＤＣＤＣコンバータである。第二コンバータ４は、第一コンバータ３が出力する第二レベルの直流電圧Ｖｏを第三レベルの直流電圧Ｖｃｃに変換するＤＣＤＣコンバータである。制御回路５は直流電圧Ｖｃｃを供給されて動作する回路である。半波検知回路６は、交流電源１から供給される交流に基づきパルス状の検知信号を生成する回路である。なお、図１において制御回路５と半波検知回路６とが破線で囲まれているが、これらは停電検知装置として機能する。
【０００９】
●制御回路
図２は制御回路５を示している。ＣＰＵ１１はＨＤＤ１３またはメモリ１２のＲＯＭ領域に記憶されている制御プログラムを実行することで様々な機能を実現する中央演算処理装置である。メモリ１２はさらにＲＡＭ領域を有している。ＨＤＤ１３はハードディスクドライブである。タイマー１４は、半波検知回路６が出力する検知信号に基づき計時を実行するタイマーである。停電判定部１５は、タイマー１４により計時された時間が交流の半周期よりも短くなると、交流電源１に停電が発生したと判定する。退避処理部１６は、停電判定部１５により停電が検知されると、退避処理を実行する。退避処理は、電子機器１０のシャットダウン処理や、メモリ１２のＲＡＭ領域に記憶されているデータをＲＯＭ領域（例：フラッシュメモリ）に退避したり、ＨＤＤ１３へ退避したりする処理である。
【００１０】
●半波検知回路
図３（Ａ）は半波検知回路６の回路図である。フォトカプラ７は発光ダイオードＤ１とフォトトランジスタＰｔとを有している。フォトトランジスタＰｔのコレクタは検知信号の出力部として機能し、抵抗Ｒ１によりプルアップされている。フォトトランジスタＰｔのエミッタは接地されている。したがって、発光ダイオードＤ１に電流が流れると、フォトトランジスタＰｔにも電流が流れ、検知信号のレベルがロー（Ｌレベル）となる。発光ダイオードＤ１に電流が流れなければ、フォトトランジスタＰｔにも電流が流れず、検知信号のレベルがハイ（Ｈレベル）となる。
【００１１】
発光ダイオードＤ１のアノードは抵抗Ｒ２を介して交流電源１に接続されている。発光ダイオードＤ１のカソードは抵抗Ｒ４を介して交流電源１に接続されている。ＰＮＰタイプのトランジスタＴｒ１のベースは時定数回路８を介して発光ダイオードＤ１のカソードと抵抗Ｒ４の一端に接続されている。トランジスタＴｒ１のコレクタは、抵抗Ｒ３を介して抵抗Ｒ２の一端と発光ダイオードＤ１のアノードとに接続されている。トランジスタＴｒ１のエミッタはコンデンサＣ２の一端と、ダイオードＤ２のカソードと、時定数回路８とに接続されている。コンデンサＣ２の他端は交流電源１と抵抗Ｒ４の他端に接続されている。時定数回路８の抵抗Ｒ５はトランジスタＴｒ１のベース、コンデンサＣ１、発光ダイオードＤ１のカソード、ダイオードＤ２のアノードおよび抵抗Ｒ４に接続されている。ダイオードＤ３は、交流電源１の極性が負極性になると抵抗Ｒ４を介して電流が流れる。
【００１２】
●発光ダイオードＤ１に電流が流れている期間
交流電源１から供給される交流の極性が正極性の場合、発光ダイオードＤ１に電流が流れる。発光ダイオードＤ１からの光がフォトトランジスタＰｔに入射し、フォトトランジスタＰｔに電流が流れる。これにより、検知信号の論理がＬレベルになる。抵抗Ｒ４には発光ダイオードＤ１に流れる電流に比例した電圧が発生する。コンデンサＣ２には、発光ダイオードＤ１およびダイオードＤ２を介して電流が流れ込み、充電される。コンデンサＣ２の両端電圧（充電電圧）は抵抗Ｒ４に生じる電圧に等しい。トランジスタＴｒ１のエミッタ−ベース間には逆方向（エミッタの電位がベースの電位に対して低い）の電圧Ｖｅｂが印加されているため、トランジスタＴｒ１はオフ状態となる。
【００１３】
●発光ダイオードＤ１に電流が流れていない期間
交流電源１から供給される交流の極性が負極性の場合、発光ダイオードＤ１には電流が流れなくなる。この場合、発光ダイオードＤ１からの光がフォトトランジスタＰｔに入射しなくなり、フォトトランジスタＰｔには電流が流れなくなる。これにより、検知信号の論理がＨレベルになる。
【００１４】
交流電源１の交流電圧が負極性になると、抵抗Ｒ４、ダイオードＤ３および抵抗Ｒ２を介して電流が流れる。よって、抵抗Ｒ４には発光ダイオードＤ１に電流が流れている期間とは逆方向の電圧が発生する。コンデンサＣ２には発光ダイオードＤ１に電流が流れている期間に充電された電荷が残っている。そのため、トランジスタＴｒ１のエミッタ−ベース間には順方向（エミッタの電位がベースの電位に対して高い）の電圧Ｖｅｂが印加され、トランジスタＴｒ１はオン状態となる。トランジスタＴｒ１がオン状態であるため、コンデンサＣ２に充電されている電荷はトランジスタＴｒ１、抵抗Ｒ３、および抵抗Ｒ２を介する経路で緩やかに放電される。
【００１５】
●停電の検知
図４（Ａ）は発光ダイオードＤ１に電流が流れていない期間に停電が発生した際の交流電源１の電圧、検知信号、コレクタ電流Ｉｃおよび電圧Ｖｅｂ形を示す。時刻ｔ７に交流電源１に停電が発生すると、交流電源１の両端電圧が０Ｖとなる。その結果、トランジスタＴｒ１を介してコンデンサＣ２から放電されている電荷は、トランジスタＴｒ１、抵抗Ｒ３、発光ダイオードＤ１、抵抗Ｒ４を介した経路にも流れるようになる。発光ダイオードＤ１に電流が流れることにより、検知信号はＨレベルからＬレベルに遷移する。タイマー１４は、ＨレベルからＬレベルに遷移したタイミング（遷移エッジ）と、ＬレベルからＨレベルに遷移したタイミングとの間の時間Ｔａを計時している。通常、時間Ｔａは、交流の半周期Ｔｐに等しい。時刻ｔ７でタイマー１４は遷移エッジを検知して計時を停止する。図４（Ａ）が示すように、時間Ｔａは交流の半周期Ｔｐよりも短いため、停電判定部１５は停電が発生したと判定する。
【００１６】
図４（Ｂ）は特許文献１に記載された発明の検知電圧のレベルなどを示している。特許文献１に記載された発明では、時刻ｔ７以降に検知信号はＨレベルのままとなるため、時間Ｔａは半周期Ｔｐよりも長くなってしまう。よって、特許文献１に記載された発明では半周期Ｔｐよりも短い時間で停電を検知することができなかった。一方、実施例１では、発光ダイオードＤ１に電流が流れていない期間に停電が発生すると、コンデンサＣ２の放電より発光ダイオードＤ１に電流が流れるようになるため、検知信号のレベルがＬレベルになる。よって、タイマー１４は、半周期Ｔｐよりも短い時間Ｔａを計測可能となる。
【００１７】
図５は発光ダイオードＤ１に電流が流れている期間に停電が発生した際の交流電源１の電圧、検知信号、コレクタ電流Ｉｃおよび電圧Ｖｅｂを示す。時刻ｔ８で交流電源１に停電が発生すると、発光ダイオードＤ１への電流供給源が無くなる。そのため、発光ダイオードＤ１に電流が流れなくなり、検知信号の論理はＬレベルからＨレベルへ遷移する。発光ダイオードＤ１に電流が流れなくなると、抵抗Ｒ４の両端電圧が０Ｖとなる。そのため、トランジスタＴｒ１のエミッタ−ベース間の電圧Ｖｅｂは逆方向から順方向へと変化し、トランジスタＴｒ１はオフ状態からオン状態へ遷移する。しかし、トランジスタＴｒ１がオフ状態からオン状態に遷移するには、抵抗Ｒ５とコンデンサＣ１の時定数に起因する時間（ｔ８からｔ９までの時間）を要する。そのため、停電発生時に検知信号は一定期間だけＨレベルとなる。その次に検知信号はＬレベルになる。よって、タイマー１４は、半周期Ｔｐよりも短い時間Ｔａを計測可能となる。
【００１８】
＜実施例２＞
図３（Ｂ）に実施例２の半波検知回路６を示している。発光ダイオードＤ１にはスイッチ素子であるＦＥＴ（電界効果トランジスタ）が直列に接続されている。したがって、ＦＥＴがオフ状態になると、発光ダイオードＤ１に電流が流れなくなる。つまり、停電が発生したときにＦＥＴがオフ状態になることで、検知信号のレベルを強制的にＨレベルに変更することが可能となる。
【００１９】
発光ダイオードＤ１のアノードは、抵抗Ｒ１６、ダイオードＤ１７、および抵抗Ｒ１８を介して交流電源１に接続されている。抵抗Ｒ１６の一端は交流電源１に接続されており、抵抗Ｒ１６の他端はダイオードＤ１７のアノードに接続されている。ダイオードＤ１７のカソードは抵抗Ｒ１８の一端に接続されている。抵抗Ｒ１８の他端は発光ダイオードＤ１のアノードに接続されている。ＦＥＴのドレインは発光ダイオードＤ１のカソードに接続されている。ＦＥＴのゲートは抵抗Ｒ２６を介して交流電源１の一端に接続されている。ＦＥＴのソースは交流電源１の他端に接続されている。ＦＥＴのゲート−ソース間には抵抗Ｒ２５が接続されている。ＮＰＮタイプのトランジスタＴｒ２のベースには時定数回路８が接続されている。トランジスタＴｒ２のコレクタはダイオードＤ１７のカソードと、抵抗Ｒ１８の一端に接続されている。トランジスタＴｒ２のエミッタはＦＥＴのゲート、抵抗Ｒ２５の一端、および抵抗Ｒ２６の一端に接続されている。コンデンサＣ２０の一端はダイオードＤ１７のカソード、トランジスタＴｒ２のコレクタ、および抵抗Ｒ１８の一端に接続されている。コンデンサＣ２０の他端は交流電源１の他端、ＦＥＴのソースおよび抵抗Ｒ２５の他端に接続されている。ダイオードＤ１９のアノードは交流電源１の他端に接続されている。ダイオードＤ１９のカソードはダイオードＤ１７のアノードに接続されている。
【００２０】
交流電源１の電圧が上昇すると、抵抗Ｒ２５に電流が流れてＦＥＴのゲート−ソース間の電圧が上昇する。ＦＥＴのゲート−ソース間の電圧がオン閾値を超えると、ＦＥＴがオンする。これにより、発光ダイオードＤ１に電流が流れ、検知信号がＬレベルとなる。一方、交流電源１の電圧が下降してＦＥＴのゲート−ソース間の電圧がオン閾値を下回ると、ＦＥＴがオフする。その結果、発光ダイオードＤ１に電流が流れなくなり、検知信号がＨレベルとなる。
【００２１】
●実施例１と実施例２との違い
実施例１では検知信号の論理が反転するタイミングが、発光ダイオードＤ１の順方向電圧とフォトカプラ７のＣＴＲ（変換効率）の影響を受ける。ＣＴＲとは発光ダイオードＤ１に流れる電流とフォトトランジスタＰｔに流れる電流の比である。ＣＴＲは１００％〜４００％程度の誤差範囲を持つこともある。つまり、ＣＴＲのバラツキは大きい。一方、実施例２では、タイミングの誤差を招くパラメータとしてＦＥＴのゲート閾値電圧が支配的となるような回路構成が採用されている。よって、実施例２は、実施例１と比較して、交流電源１の電圧が０Ｖになるタイミングを精度よく検知できる。
【００２２】
●ＦＥＴがオンしている期間の回路動作
ＦＥＴがオンしている期間では、検知信号のレベルがＬレベルになる。コンデンサＣ２０には抵抗Ｒ１６およびダイオードＤ１７を介して電荷が充電される。トランジスタＴｒ２のベース−エミッタ間には逆方向（ベースの電位がエミッタに対して低い）電圧が印加されているため、トランジスタＴｒ２はオフ状態となっている。
【００２３】
●ＦＥＴがオフしている期間の回路動作
一方、ＦＥＴがオフしている期間は、検知信号電圧にはＨレベルが出力されている。トランジスタＴｒ２のベース−エミッタ間には順方向（ベースの電位がエミッタの電位に対して高い）の電圧が印加される。そのため、トランジスタＴｒ２はオン状態となる。トランジスタＴｒ２がオン状態であるため、コンデンサＣ２０に充電されている電荷はトランジスタＴｒ２および抵抗Ｒ２６を介して緩やかに放電される。
【００２４】
●停電の検知
図６（Ａ）はＦＥＴがオフしている期間に停電が発生した際の交流電源１の電圧、検知信号、コレクタ電流Ｉｃおよび電圧Ｖｅｂを示す。時刻ｔ１０で停電が発生すると、交流電源１の両端電圧が０Ｖとなる。そのため、コンデンサＣ２０から放電される電荷が、トランジスタＴｒ２および抵抗Ｒ２５を介した経路にも流れるようになる。抵抗Ｒ２５に電流が流れることにより、ＦＥＴのゲート−ソース電圧がオン閾値電圧を超える。そのため、ＦＥＴはオン状態に遷移し、発光ダイオードＤ１に電流が流れ、検知信号はＬレベルに遷移する。なお、発光ダイオードＤ１には抵抗Ｒ１８を介してコンデンサＣ２０から電荷が供給される。タイマー１４は、検知信号のレベルがＨレベルからＬレベルに遷移したことに応答して計時を停止する。これにより、タイマー１４は、交流の半周期Ｔｐよりも短い時間Ｔａを検知できる。また、停電判定部１５は交流の半周期Ｔｐよりも時間Ｔａが短いため、停電が発生したと判定する。
【００２５】
図６（Ｂ）はＦＥＴがオンしている期間に停電が発生した際の交流電源１の電圧、検知信号、コレクタ電流Ｉｃおよび電圧Ｖｅｂを示す。時刻ｔ１１で停電が発生すると、交流電源１の電圧が０Ｖになる。これにより、ＦＥＴのゲート−ソース電圧がオン閾値電圧を下回る。その結果、ＦＥＴはオフし、発光ダイオードＤ１に電流が流れなくなる。検知信号のレベルはＬレベルからＨレベルへ遷移する。ＦＥＴがオフすると、発光ダイオードＤ１のカソード電圧が上昇するため、トランジスタＴｒ２のベース−エミッタ間の電圧は逆方向から順方向へと変化する。その結果、トランジスタＴｒ２はオフ状態からオン状態へ遷移する。しかし、トランジスタＴｒ２がオフ状態からオン状態に遷移するには、抵抗Ｒ５とコンデンサＣ１の時定数に起因する時間（時刻ｔ１１から時刻ｔ１２までの時間）が必要となる。そのため、図６（Ｂ）が示すように、検知信号は停電発生時に一定期間にわたりＨレベルとなり、次にＬレベルに遷移する。
【００２６】
タイマー１４は、検知信号のレベルがＬレベルからＨレベルに遷移したことに応答して計時を停止する。これにより、タイマー１４は、交流の半周期Ｔｐよりも短い時間Ｔａを検知できる。また、停電判定部１５は交流の半周期Ｔｐよりも時間Ｔａが短いため、停電が発生したと判定する。
【００２７】
＜まとめ＞
半波検知回路６は交流電源１から供給される交流の極性が第一極性（例：正）である期間において第一論理の検知信号（例：Ｌ）を出力する検知手段の一例である。半波検知回路６は交流電源１から供給される交流の極性が第一極性とは反対の第二極性（例：負）である期間において第二論理の検知信号（例：Ｈ）を出力する検知手段の一例である。タイマー１４は検知信号の論理が第一論理から第二論理に切り替わるタイミングと、検知信号の論理が第二論理から第一論理に切り替わるタイミングとの間の時間を計時する計時手段の一例である。停電判定部１５は計時手段により計時された時間Ｔａが交流の半周期Ｔｐよりも短くなると、交流電源１に停電が発生したと判定する判定手段の一例である。
【００２８】
図４（Ａ）や図６（Ａ）が示すように、半波検知回路６は、第二論理の検知信号が出力されているときに交流電源１からの交流の供給が遮断されると、第一論理の検知信号を出力する。図５や図６（Ｂ）が示すように、半波検知回路６は、第一論理の検知信号が出力されているときに交流電源１からの交流の供給が遮断されると、一時的に第二論理の検知信号を出力し、次に第一論理の検知信号の出力を再開するように構成されている。これにより、より短時間で停電の発生を検知可能となる。
【００２９】
フォトカプラ７は交流を半波整流することで検知信号を出力する信号生成回路の一例である。半波検知回路６のうちフォトカプラ７や抵抗Ｒ１を除いた部分は信号生成回路を制御する制御回路として機能する。信号生成回路が第二論理の検知信号を出力しているときに交流電源１からの交流の供給が遮断される場合がある。この場合に、制御回路は、信号生成回路に第一論理の検知信号を出力させてもよい。信号生成回路が第一論理の検知信号を出力しているときに交流電源１からの交流の供給が遮断される場合がある。この場合に、制御回路は、信号生成回路に一時的に第二論理の検知信号を出力させ、次に第一論理の検知信号の出力を再開させてもよい。
【００３０】
図３（Ａ）が示すように、発光ダイオードＤ１は、第一極性の電圧が印加されると電流を流し、第二極性の電流が印加されると電流を流さない整流素子の一例である。フォトトランジスタＰｔと抵抗Ｒ１は、整流素子に電流が流れる期間において第一論理の検知信号を出力し、整流素子に電流が流れない期間において第二論理の検知信号を出力する出力回路を形成している。トランジスタＴｒ１は、電流流出端子と、制御端子と、整流素子の出力側に接続された電流流入端子とを有している。トランジスタＴｒ１は、第一極性の交流が交流電源１から供給されている期間においてオンとなり、第二極性の交流が交流電源１から供給されている期間においてオフとなる電流制御素子として機能する。抵抗Ｒ３は、整流素子の入力側と電流制御素子の電流流出端子との間に接続され、電流制御素子に流れる電流を制限する制限抵抗として機能する。コンデンサＣ２は電流制御素子の電流流入端子に接続され、整流素子に電流が流れる期間において充電され、整流素子に電流が流れていない期間において放電する蓄電回路の一例である。時定数回路８は電流制御素子の制御端子に接続された時定数回路の一例である。第二極性の交流が交流電源１から供給されている期間において交流電源１からの交流の供給が遮断されると、蓄電回路の放電による電流が電流制御素子および制限抵抗を介して整流素子に流れる。これにより、出力回路は検知信号の論理を第二論理から第一論理に変更する。第一極性の交流が交流電源１から供給されている期間において交流電源１からの交流の供給が遮断されると、整流素子に電流が流れなくなる。これにより、出力回路は検知信号の論理を第一論理から第二論理に変更する。時定数回路８が、制御端子に印加される電圧の上昇を遅延させることで、交流電源１からの交流の供給が遮断されたタイミングから遅れて電流制御素子がオンになる。これにより、蓄電回路の放電による電流が電流制御素子および制限抵抗を介して整流素子に流れ、出力回路は検知信号の論理を第二論理から第一論理に変更する。
【００３１】
なお、フォトトランジスタＰｔは発光ダイオードが点灯すると電流を流し、発光ダイオードが消灯すると電流を流さない受光素子の一例である。抵抗Ｒ１は受光素子の出力側に接続されたプルアップ抵抗の一例である。
【００３２】
図３（Ｂ）が示すように、信号生成回路は、発光ダイオードＤ１、フォトトランジスタＰｔおよび抵抗Ｒ１により構成されてもよい。発光ダイオードＤ１は第一整流素子の一例である。制御回路は次のような回路素子により構成されうる。ＦＥＴは、交流電源１から第一極性の交流が供給されるとオンとなり、第一極性の交流が供給されなくなるとオフとなるように配置されたスイッチ素子の一例である。コンデンサＣ２０は第一整流素子に電流が流れる期間において充電され、第一整流素子に電流が流れていない期間において放電する蓄電回路の一例である。ＮＰＮタイプのトランジスタＴｒ２と抵抗Ｒ２５はスイッチ素子に印加される制御電圧を制御する抵抗および電流制御素子の一例である。時定数回路８は電流制御素子の制御端子に接続された時定数回路の一例である。第一極性の交流が交流電源から供給されている期間において交流電源からの交流の供給が遮断される場合がある。この場合、第一整流素子に電流が流れなくなることで、出力回路は検知信号の論理を第一論理から第二論理に変更する。時定数回路８が、制御端子に印加される電圧の上昇を遅延させることで、交流電源１からの交流の供給が遮断されたタイミングから遅れて電流制御素子がオンになる。蓄電回路の放電による電流が電流制御素子を介して抵抗Ｒ２５に流れることでスイッチ素子がオンとなる。これにより、蓄電回路の放電による電流を第一整流素子に流すことが可能となり、出力回路が検知信号の論理を第二論理から第一論理に変更する。また、第二極性の交流が交流電源１から供給されている期間において交流電源１からの交流の供給が遮断される場合もある。この場合、蓄電回路の放電による電流が電流制御素子を介して抵抗Ｒ２５に流れることでスイッチ素子がオンとなる。その結果、蓄電回路の放電による電流が第一整流素子に流れ、出力回路は検知信号の論理を第二論理から第一論理に変更する。
【００３３】
図３（Ｂ）が示すように、ダイオードＤ１９は第二極性の交流を整流することで生成した電流をトランジスタＴｒ２のコレクタおよびベースに供給するトランジスタＴｒ２をオンにする第二整流素子の一例である。なお、停電時にはコンデンサＣ２０から電流が供給されてトランジスタＴｒ２がオンになる。抵抗Ｒ２５の一端は、電流制御素子の電流流出端子とスイッチ素子の制御端子とに接続されている。電流制御素子がオンとなることで電流制御素子の電流流出端子から抵抗Ｒ２５の一端に電流が流れる。これにより、スイッチ素子の制御端子に印加される制御電圧が閾値電圧を超え、スイッチ素子がオンとなる。
【００３４】
このように、本発明によれば、電子機器１０に搭載可能な半波検知回路６や停電検知装置が提供される。停電検知装置は制御回路５と半波検知回路６により構成される。また、比較的に安価な回路素子により半波検知回路６を形成できることも利点であろう。以上の実施例では交流電圧が正極性であるときにＬｏｗレベルの検知信号が出力され、交流電圧が負極性であるときにＨｉｇｈレベルの検知信号が出力されている。しかし、交流電圧の極性と検知信号との論理との関係は反対でもよい。
【符号の説明】
【００３５】
１…交流電源、５…制御回路、６…半波検知回路、１０…電子機器、７…フォトカプラ
【図１】
2020060428.tif 000003
【図２】
2020060428.tif 000004
【図３】
2020060428.tif 000005
【図４】
2020060428.tif 000006
【図５】
2020060428.tif 000007
【図６】
2020060428.tif 000008