(57)【要約】      （修正有）【課題】小型の時間遅延積分（ＴＤＩ）デバイスを用いた検査システムとする。【解決手段】ウェーハ／マスク／レチクルの表面を検査するための検査システムは、複数の時間遅延積分（ＴＤＩ）センサーモジュール４１０を含む。各ＴＤＩセンサーモジュールは、ＴＤＩセンサーと、ＴＤＩセンサーの駆動および処理を行うための複数の局所回路とを有する。局所回路は、ＴＤＩセンサーと関連付けられたクロックを制御する。ライトパイプを用いて、複数のＴＤＩセンサーモジュールに照明源を分配する。複数のＴＤＩセンサーモジュールは、同一検査領域又は異なる検査領域を取り込むように配置される。複数のＴＤＩセンサーモジュールは、同一又は異なる積分段に対して設けられる。モジュールの間隔は、１回の通過で検査領域の１００％を網羅する処理範囲に設定するか、又は、処理範囲全体を網羅するのに２回以上の通過が必要となる部分的処理範囲に設定する。【選択図】図４
2020017969.tif 000002
【特許請求の範囲】
【請求項１】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと、
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備える、検査システム。
【請求項２】
請求項１に記載の検査システムであって、
前記複数のＴＤＩセンサーモジュールに低輝度照明源を分配するための少なくとも１つのライトパイプをさらに含む、検査システム。
【請求項３】
請求項２に記載の検査システムであって、
前記少なくとも１つのライトパイプからの光を前記複数のＴＤＩセンサーモジュールに対して分割および分配するためのプリズムをさらに含む、検査システム。
【請求項４】
請求項２に記載の検査システムであって、
前記少なくとも１つのライトパイプからの光を前記複数のＴＤＩセンサーモジュールに対して分割および分配するための鏡をさらに含む、検査システム。
【請求項５】
請求項１に記載の検査システムであって、
前記少なくとも１つのライトパイプからの光を前記複数のＴＤＩセンサーモジュールに均等に分配するための複数のライトパイプをさらに含む、検査システム。
【請求項６】
請求項１に記載の検査システムであって、
第１の列のＴＤＩセンサーモジュールは、第２の列のＴＤＩセンサーモジュールからオフセットしている、検査システム。
【請求項７】
請求項６に記載の検査システムであって、
前記オフセットは、ＴＤＩ走査方向に対して横方向である、検査システム。
【請求項８】
請求項６に記載の検査システムであって、
前記オフセットはＴＤＩ走査方向である、検査システム。
【請求項９】
請求項１に記載の検査システムであって、
前記複数の局所回路のうち少なくとも１つが、エイリアシング効果を低下させるよう、前記ＴＤＩセンサーと関連付けられたクロックを制御する、検査システム。
【請求項１０】
請求項１に記載の検査システムであって、
前記複数のＴＤＩセンサーモジュールは同一である、検査システム。
【請求項１１】
請求項１に記載の検査システムであって、
前記複数のＴＤＩセンサーモジュールは、異なる積分段を有する少なくとも２つのＴＤＩセンサーを含む、検査システム。
【請求項１２】
請求項１に記載の検査システムであって、
前記複数のＴＤＩセンサーモジュールは、ＴＤＩ走査方向において整列される、検査システム。
【請求項１３】
請求項１に記載の検査システムであって、
前記複数のＴＤＩセンサーモジュールは、同一検査領域を取り込む、検査システム。
【請求項１４】
請求項１に記載の検査システムであって、
第１の組の前記複数のＴＤＩセンサーモジュールはＴＤＩ走査方向において整列され、第２の組の前記複数のＴＤＩセンサーモジュールは前記ＴＤＩ走査方向において整列され、前記第１の組のＴＤＩセンサーモジュールおよび前記第２の組のＴＤＩセンサーモジュールは、異なる検査領域を取り込む、検査システム。
【請求項１５】
請求項１に記載の検査システムであって、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取付および連結を行うためのプリント基板（ＰＣＢ）をさらに含む、検査システム。
【請求項１６】
請求項１５に記載の検査システムであって、
前記モジュラーアレイはデータトランシーバーをさらに含み、前記データトランシーバーは、前記ＴＤＩセンサーおよび前記複数の局所回路から反対側において前記ＰＣＢ上に取り付けられ、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、検査システム。
【請求項１７】
請求項１６に記載の検査システムであって、
前記少なくとも１つの処理回路はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）である、検査システム。
【請求項１８】
請求項１５に記載の検査システムであって、
前記モジュラーアレイはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）をさらに含み、前記フィールドプログラマブルゲートアレイ（ＦＰＧＡ）は、前記複数の局所回路のうち少なくとも１つからのデジタル化信号を受信し、前記ＦＰＧＡは前記ＰＣＢ上に取り付けられる、検査システム。
【請求項１９】
請求項１８に記載の検査システムであって、
前記モジュラーアレイは、前記ＴＤＩセンサーから反対側において前記ＰＣＢ上に取り付けられたデータトランシーバーと、前記複数の局所回路と、前記ＦＰＧＡとをさらに含み、前記ＦＰＧＡは前記データトランシーバーに連結される、検査システム。
【請求項２０】
請求項１に記載の検査システムであって、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含む、検査システム。
【請求項２１】
請求項２０に記載の検査システムであって、
前記ＴＤＩセンサーおよび前記複数の局所回路は、前記シリコン基板の反対側に形成／取り付けされる、検査システム。
【請求項２２】
請求項２０に記載の検査システムであって、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路から反対側において前記シリコン基板上に取り付けられたデータトランシーバーをさらに含み、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、検査システム。
【請求項２３】
請求項２０に記載の検査システムであって、
前記モジュラーアレイはデータトランシーバーをさらに含み、前記データトランシーバーおよび前記複数の局所回路は、前記ＴＤＩセンサーの反対側において前記シリコン基板上に取り付けられ、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、検査システム。
【請求項２４】
請求項２２に記載の検査システムであって、
前記少なくとも１つの処理回路はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）である、検査システム。
【請求項２５】
請求項２０に記載の検査システムであって、
前記モジュラーアレイはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）をさらに含み、前記フィールドプログラマブルゲートアレイ（ＦＰＧＡ）は、前記複数の局所回路のうち少なくとも１つからデジタル化信号を受信し、前記ＦＰＧＡは前記シリコン基板上に取り付けられる、検査システム。
【請求項２６】
請求項２５に記載の検査システムであって、
前記モジュラーアレイは、前記ＴＤＩセンサーの反対側において前記シリコン基板上に取り付けられたデータトランシーバーと、前記複数の局所回路と、前記ＦＰＧＡとを含み、前記ＦＰＧＡは前記データトランシーバーに連結される、検査システム。
【請求項２７】
検査システムのためのモジュラーアレイであって、前記モジュラーアレイは、
複数の時間遅延積分（ＴＤＩ）センサーモジュールであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、時間遅延積分（ＴＤＩ）センサーモジュールと、
を含む、モジュラーアレイ。
【請求項２８】
請求項２７に記載のモジュラーアレイであって、
第１の列のＴＤＩセンサーモジュールは、第２の列のＴＤＩセンサーモジュールからオフセットしている、モジュラーアレイ。
【請求項２９】
請求項２８に記載のモジュラーアレイであって、
前記オフセットは、ＴＤＩ走査方向に対して横方向である、モジュラーアレイ。
【請求項３０】
請求項２８に記載のモジュラーアレイであって、
前記オフセットはＴＤＩ走査方向である、モジュラーアレイ。
【請求項３１】
請求項２７に記載の検査システムであって、
前記複数の局所回路のうち少なくとも１つが、エイリアシング効果を低下させるよう、前記ＴＤＩセンサーと関連付けられたクロックを制御する、検査システム。
【請求項３２】
請求項２７に記載のモジュラーアレイであって、
前記複数のＴＤＩセンサーモジュールは同一である、モジュラーアレイ。
【請求項３３】
請求項２７に記載のモジュラーアレイであって、
前記複数のＴＤＩセンサーモジュールは、異なる積分段を有する少なくとも２つのＴＤＩセンサーを含む、モジュラーアレイ。
【請求項３４】
請求項２７に記載のモジュラーアレイであって、
前記複数のＴＤＩセンサーモジュールは、ＴＤＩ走査方向において整列される、モジュラーアレイ。
【請求項３５】
請求項２７に記載のモジュラーアレイであって、
前記複数のＴＤＩセンサーモジュールは、同一検査領域を取り込む、モジュラーアレイ。
【請求項３６】
請求項２７に記載のモジュラーアレイであって、
第１の組の前記複数のＴＤＩセンサーモジュールはＴＤＩ走査方向において整列され、第２の組の前記複数のＴＤＩセンサーモジュールは前記ＴＤＩ走査方向において整列され、前記第１の組のＴＤＩセンサーモジュールおよび前記第２の組のＴＤＩセンサーモジュールは、異なる検査領域を取り込む、モジュラーアレイ。
【請求項３７】
請求項２７に記載のモジュラーアレイであって、
前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結のためのプリント基板（ＰＣＢ）をさらに含む、モジュラーアレイ。
【請求項３８】
請求項３７に記載のモジュラーアレイであって、
前記ＴＤＩセンサーおよび前記複数の局所回路から反対側において前記ＰＣＢに取り付けられたデータトランシーバーをさらに含み、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、モジュラーアレイ。
【請求項３９】
請求項３８に記載のモジュラーアレイであって、
前記少なくとも１つの処理回路はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）である、モジュラーアレイ。
【請求項４０】
請求項３７に記載のモジュラーアレイであって、
フィールドプログラマブルゲートアレイ（ＦＰＧＡ）をさらに含み、前記フィールドプログラマブルゲートアレイ（ＦＰＧＡ）は、前記複数の局所回路のうち少なくとも１つからデジタル化信号を受信し、前記ＦＰＧＡは前記ＰＣＢ上に取り付けられる、モジュラーアレイ。
【請求項４１】
請求項４０に記載のモジュラーアレイであって、
前記ＴＤＩセンサーから反対側において前記ＰＣＢ上に取り付けられたデータトランシーバーと、前記複数の局所回路と、前記ＦＰＧＡとをさらに含み、前記ＦＰＧＡは前記データトランシーバーに連結される、モジュラーアレイ。
【請求項４２】
請求項２７に記載のモジュラーアレイであって、
前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含む、モジュラーアレイ。
【請求項４３】
請求項４２に記載の検査システムであって、
前記ＴＤＩセンサーおよび前記複数の局所回路は、前記シリコン基板の反対側に形成／取り付けされる、検査システム。
【請求項４４】
請求項４２に記載のモジュラーアレイであって、
前記ＴＤＩセンサーおよび前記複数の局所回路から反対側において前記シリコン基板上に取り付けられたデータトランシーバーをさらに含み、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、モジュラーアレイ。
【請求項４５】
請求項４２に記載の検査システムであって、
前記モジュラーアレイはデータトランシーバーをさらに含み、前記データトランシーバーおよび前記複数の局所回路は、前記ＴＤＩセンサーの反対側において前記シリコン基板上に取り付けられ、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、検査システム。
【請求項４６】
請求項４４に記載のモジュラーアレイであって、
前記少なくとも１つの処理回路はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）である、モジュラーアレイ。
【請求項４７】
請求項４２に記載のモジュラーアレイであって、
前記複数の局所回路のうち少なくとも１つからデジタル化信号を受信するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）をさらに含み、前記ＦＰＧＡは前記シリコン基板に取り付けられる、モジュラーアレイ。
【請求項４８】
請求項４７に記載のモジュラーアレイであって、
前記ＴＤＩセンサーの反対側において前記シリコン基板上に取り付けられた取と、前記複数の局所回路と、前記ＦＰＧＡとをさらに含み、前記ＦＰＧＡは前記データトランシーバーに連結される、モジュラーアレイ。
【請求項４９】
検査システムのためのモジュラーアレイを形成する方法であって、
複数の時間遅延積分（ＴＤＩ）センサーを形成するステップと、
前記複数のＴＤＩセンサーからのデータを駆動および処理するための複数の回路を形成するステップであって、各ＴＤＩセンサーは、前記ＴＤＩセンサーの近隣において局所的に配置された１組の独自の前記複数の回路を有する、ステップと、
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、米国仮特許出願第６１／１４６，６５２号（タイトル：「Ｈｉｇｈ−Ｄｙｎａｍｉｃ−Ｒａｎｇｅ  Ｉｌｌｕｍｉｎａｔｉｏｎ  Ａｎｄ  Ｍｕｌｔｉ−Ｓｅｎｓｏｒ  Ａｒｃｈｉｔｅｃｔｕｒｅ  Ｆｏｒ  Ｉｎｓｐｅｃｔｉｏｎ  Ｓｙｓｔｅｍｓ」、出願日：２００９年１月２３日）に対する優先権を主張する。
【０００２】
本発明は、ウェーハ、マスクおよび／またはレチクルの検査システムに関する。この検査システムは、ＴＤＩセンサーモジュールのアレイを駆動および信号処理のための局所回路と共に含み得る
【背景技術】
【０００３】
時間遅延積分（ＴＤＩ）は、動いている二次元物体の連続画像を生成する画像法である。ＴＤＩシステムにおいて、画像光子が、ピクセルアレイ状の光電荷へと変換される。当該物体が動くのと共に、これらの光電荷は、動きの軸に平行な方向において、ピクセル単位でセンサーを下降方向にシフトする。光電荷シフト速度物体の速度と同期させることにより、ＴＤＩは、当該動いている物体上の信号強度を固定位置において積分することができ、これにより画像を生成することができる。積分時間の合計は、当該画像の動きの速度を変更し、当該動きにおけるピクセル数を増減することにより、調節することが可能である。ＴＤＩ検査システムは、ウェーハ、マスクおよび／またはレチクルの検査用途において使用することが可能である。
【０００４】
従来のＴＤＩセンサーは、光検出器素子の大型アレイ（例えば、格子状に形成された電荷結合素子（ＣＣＤ））を含む。例えば、従来のＴＤＩセンサーは、２０４８×２５６個の光検出器素子のアレイとして形成することができた。例示的な、従来のＴＤＩセンサーについて、１９８６年４月１日にＴｓｏｉらに発行された米国特許４，５８０，１５５号と、１９８１年７月２１日にＭｃＣａｎｎに発行された米国特許４，２８０，１４１号と、１９８３年５月３日にＡｎｇｌｅに発行された米国特許４，３８２，２６７号との中に記載がある。
【０００５】
従来のＴＤＩセンサーを用いた場合に得られる感度よりもより高い感度を達成するために、２００７年６月５日にＣａｖａｎに発行された米国特許７，２２７，９８４号では、複数のＴＤＩピクセルをサブピクセルのオフセットパターン状に配置している。図１は、単純なインターリーブドＴＤＩセンサー１００を示す。このセンサー１００は、インターリーブドパターン状に形成された２つのセンサーアレイ１０１および１０２を含む。このようなインターリーブド状のセンサーにより、ＴＤＩ検査システムの分解能およびアンチエイリアシング能力を有利に増加させることができる。各センサーアレイは、複数の六角形状のピクセル１０３を含む。各センサーアレイは、垂直方向および水平方向双方において、隣接するセンサーアレイからオフセットしている。各オフセットはサブピクセル距離である（すなわち、１ピクセル未満である）点に留意されたい。
【０００６】
ますます小型化している技術ノードにおいては、画像を大きく拡大することで欠陥検出を促進することが望まれている。それと同時に、検査対象であるウェーハ／マスク／レチクルはますます複雑化しているにもかかわらず、検査の高速化も望まれている。これらの目標を達成するために、ＴＤＩセンサーアレイのサイズは大型化している。
【０００７】
不利なことに、ＴＤＩセンサーアレイに関連する歩留まりは、アレイサイズの増加と共に大きく低減する。その上、ＴＤＩセンサーアレイが大型化すると、それに対応してドライバも大型化し、その結果より多くの電流が必要となる。さらに、これらの大型センサーアレイからのアナログ読み出しを行うためには、高密度の信号トレースルーティングと、大型かつ複雑なプリント基板とが必要となる。このような高密度の信号ルーティングを行うと、信号クロストークの可能性が増加し、その結果、信号対ノイズ比（ＳＮＲ）が低下し得る。その上、検査表面における照明野を強力かつ均一にするために、高輝度照明も必要になる。このような歩留まりの低下と、駆動要求、処理要求および照明要求の上昇とに起因して、システムリソースおよび構成部品コストが大きく増大し得る。
【０００８】
そのため、駆動、処理、および照明面における困難を軽減しつつ、より小型のＴＤＩデバイスを用いた、ＴＤＩに基づいた検査システムが必要とされている。
【発明の概要】
【０００９】
ウェーハ／マスク／レチクルの表面を検査するための検査システムについて説明する。この検査システムは、モジュラーアレイと、光学系と、画像プロセッサとを含み得る。前記モジュラーアレイは。複数の時間遅延積分（ＴＤＩ）センサーモジュールを含み得る。各ＴＤＩセンサーモジュールは、ＴＤＩセンサーと、前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路とを含み得る。前記局所回路のうち少なくとも１つは、前記ＴＤＩセンサーと関連付けられたクロックを制御し得る。前記光学系は、前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上に方向付けるように、構成され得る。前記画像プロセッサは、前記モジュラーアレイからデータを受信するように構成され得る。
【００１０】
一実施形態において、前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結のためのプリント基板（ＰＣＢ）をさらに含み得る。前記ＴＤＩセンサーおよび前記複数の局所回路から反対側上において、データトランシーバーを前記ＰＣＢ上に取り付けることができる。この構成において、前記複数の局所回路のうち少なくとも１つの処理回路が、前記データトランシーバーに連結され得る。
【００１１】
一実施形態において、前記局所回路のうち少なくとも１つは、例えば前記ＰＣＢ上に取り付けられたフィールドプログラマブルゲートアレイ（ＦＰＧＡ）である。このＦＰＧＡは、前記複数の局所回路のうち他の少なくとも１つからデジタル化信号を受信し得る。一実施形態において、前記複数の局所回路および前記ＦＰＧＡは、前記ＴＤＩセンサーから反対側の前記ＰＣＢ上に（かつ前記トランシーバーと同じ側上に）取り付けられ得る。
【００１２】
別の実施形態において、前記ＰＣＢの代わりにシリコン基板を用いることができる。有利なことに、前記シリコン基板、前記ＴＤＩセンサー、および前記局所回路の熱膨張係数は実質的に同じであるため、このモジュラーアレイを含む検査システムは、前記ＴＤＩセンサー内に発生した熱を効率的に拡散させることができ、これにより、熱的に誘導される機械的ストレスを低くし、信頼性を高くすることができる。
【００１３】
前記検査システムは、前記複数のＴＤＩセンサーモジュールに低輝度照明源を分配するための少なくとも１つのライトパイプを含み得る。一実施形態において、複数のライトパイプを用いて、前記複数のＴＤＩセンサーモジュールに前記照明源を均等に分配することができる。別の実施形態において、前記検査システムは、前記ライトパイプ（単数または複数）からの光を前記複数のＴＤＩセンサーモジュールへと分割および分配するためのプリズムをさらに含み得る。さらに別の実施形態において、前記検査システムは、前記ライトパイプ（単数または複数）からの光を前記複数のＴＤＩセンサーモジュールに分割および分配するための鏡をさらに含み得る。
【００１４】
一実施形態において、第１の列のＴＤＩセンサーモジュールは、第２の列のＴＤＩセンサーモジュールに対してオフセットしている（すなわち、ＴＤＩ走査方向に対して横方向または前記ＴＤＩ走査方向になっている）。別の実施形態において、前記複数のＴＤＩセンサーモジュールは、ＴＤＩ走査方向において整列され得る。
【００１５】
一実施形態において、前記複数のＴＤＩセンサーモジュールは、同一の検査領域を取り込むことができる。別の実施形態において、第１の組の前記複数のＴＤＩセンサーモジュールはＴＤＩ走査方向において整列され得、第２の組の前記複数のＴＤＩセンサーモジュールは前記ＴＤＩ走査方向において整列され得、前記第１の組のＴＤＩセンサーモジュールおよび前記第２の組のＴＤＩセンサーモジュールは、異なる検査領域を取り込み得る。
【００１６】
前記複数のＴＤＩセンサーモジュールは、同一であってもよいし、同一でなくてもよい。例えば、一実施形態において、前記複数のＴＤＩセンサーモジュールは、異なる積分段を有する少なくとも２つのＴＤＩセンサーを含み得る。
【００１７】
検査システムのためのモジュラーアレイを形成する方法についても説明する。この方法において、複数の時間遅延積分（ＴＤＩ）センサーが形成され得る。前記複数のＴＤＩセンサーからのデータを駆動および処理するための複数の回路も形成され得る。特に、各ＴＤＩセンサーは、前記ＴＤＩセンサーの近隣に局所的に配置された１組の独自の前記複数の回路を有する。
【００１８】
以下、さらなる詳細について説明する。複数のＴＤＩセンサーモジュールをふくむモジュラーアレイにより、スケーリングの容易化、飽和の補償、ダイナミックレンジの向上、エイリアシングの低減、ピクセルアライメントの説明、データ操作の実施、放射能事故／宇宙線の発生の特定、有効データ速度の上昇、信号対ノイズ比の向上、およびロバストな検査システムの確保が可能となる。
【図面の簡単な説明】
【００１９】
【図１】インターリーブドＴＤＩセンサーを含むＴＤＩセンサーアレイを示す。
【００２０】
【図２Ａ】局在駆動および信号処理回路を含む例示的なＴＤＩセンサーモジュールを示す。
【００２１】
【図２Ｂ】図２ＡのＴＤＩセンサーモジュールの側面図である。
【００２２】
【図３】２つのオフセット列内に配置された複数のＴＤＩセンサーモジュールを含む例示的なモジュラーアレイを示す。
【００２３】
【図４】冗長データが得られるように４つのオフセット列内に配置された複数のＴＤＩセンサーモジュールを含む例示的なモジュラーアレイを示す。
【００２４】
【図５Ａ】冗長データを提供するＴＤＩセンサーモジュールが異なる感度を持つことが可能な、モジュラーアレイの例示的な構成を示す。
【００２５】
【図５Ｂ】図５Ａに示す構成を用いた例示的な欠陥信号プロットを示す。
【図５Ｃ】図５Ａに示す構成を用いた例示的な欠陥信号プロットを示す。
【００２６】
【図６Ａ】冗長データを提供するＴＤＩセンサーモジュールが相互に若干横方向にオフセットすることが可能な、モジュラーアレイの例示的な構成を示す。
【００２７】
【図６Ｂ】図６Ａ中に示す構成を用いた例示的な欠陥信号プロットを示す。
【図６Ｃ】図６Ａ中に示す構成を用いた例示的な欠陥信号プロットを示す。
【００２８】
【図７Ａ】冗長データを提供するＴＤＩセンサーモジュールが相互に操作方向において若干オフセットすることが可能な、モジュラーアレイの例示的な構成を示す。
【００２９】
【図７Ｂ】図７Ａに示す構成を用いた例示的な欠陥信号プロットを示す。
【図７Ｃ】図７Ａに示す構成を用いた例示的な欠陥信号プロットを示す。
【００３０】
【図８Ａ】冗長データを提供するＴＤＩセンサーモジュールが低感度を持つことが可能な、モジュラーアレイの例示的な構成を示す。
【００３１】
【図８Ｂ】図８Ａに示す構成を用いた例示的な欠陥信号プロットを示す。
【図８Ｃ】図８Ａに示す構成を用いた例示的な欠陥信号プロットを示す。
【図８Ｄ】図８Ｂおよび図８Ｃの欠陥信号プロットを用いて導出された欠陥信号プロットを示す。
【００３２】
【図９Ａ】潜在的な欠陥と、放射能事故または宇宙線の発生とを区別するようにＴＤＩセンサーモジュールを配置することが可能な例示的なモジュラーアレイを示す。
【００３３】
【図９Ｂ】図６Ａに示すモジュラーアレイ内の３つのＴＤＩセンサーモジュールの例示的な欠陥信号プロットを示す。
【図９Ｃ】図６Ａに示すモジュラーアレイ内の３つのＴＤＩセンサーモジュールの例示的な欠陥信号プロットを示す。
【図９Ｄ】図６Ａに示すモジュラーアレイ内の３つのＴＤＩセンサーモジュールの例示的な欠陥信号プロットを示す。
【図９Ｅ】図６Ａに示すモジュラーアレイ内の３つのＴＤＩセンサーモジュールの例示的な欠陥信号プロットを示す。
【００３４】
【図１０】複数のＴＤＩセンサーモジュールを含むモジュラーアレイと共に使用可能な例示的なライトパイプ構成を示す。
【図１１】複数のＴＤＩセンサーモジュールを含むモジュラーアレイと共に使用可能な例示的なライトパイプ構成を示す。
【図１２】複数のＴＤＩセンサーモジュールを含むモジュラーアレイと共に使用可能な例示的なライトパイプ構成を示す。
【００３５】
【図１３】上述したモジュラーアレイと共に使用可能な簡単な検査システムを示す。
【００３６】
【図１４】ＦＰＧＡを含む別の例示的なＴＤＩセンサーモジュールを示す。
【００３７】
【図１５】各組のＴＤＩセンサーモジュールがシリコン基板上に取り付けられたＴＤＩモジュラーアレイを示す。
【００３８】
【図１６】ＴＤＩセンサーモジュールの別の例示的な構成を示す。
【発明を実施するための形態】
【００３９】
向上した検査システムによれば、ＴＤＩセンサーモジュールは、有利なことに、駆動および信号処理のための局所回路を含み得る。これらのＴＤＩセンサーモジュールを含むモジュールアレイにより、駆動および処理要求を低減しつつ、歩留まりを増加させることが可能になる。この向上した検査システムは、１つ以上のライトパイプをさらに含み得る。これらの１つ以上のライトパイプは、低輝度源からの光を前記モジュラーアレイ上に均等に分配し、これにより、従来のＴＤＩセンサーの場合よりも照明要求を低減する。
【００４０】
図２Ａは、局在駆動および信号処理回路（本明細書中局所回路とも呼ぶ）を含む例示的なＴＤＩセンサーモジュール２００の上面図である。詳細には、ＴＤＩセンサーモジュール２００は、ＴＤＩセンサー２０２と、ＴＤＩセンサー２０２からの信号を処理するための処理回路２０３と、タイミングおよび直列駆動回路２０４と、ピクセルゲートドライバ回路２０５とを含む。
【００４１】
一実施形態において、処理回路２０３は、相関２重サンプリング（ＣＤＳ）機能および他のアナログフロントエンド（ＡＦＥ）機能（例えば、アナログ利得制御）、アナログ／デジタル変換（ＡＤＣ）、ならびにデジタル後処理（例えば、黒レベル補正、ピクセル毎の利得およびオフセット補正、直線性補正、ルックアップテーブル（ＬＵＴ）、およびデータ圧縮）を提供し得る。このような処理は、前記検査システムからのさらなる（恐らくはリアルタイムの）入力に対して固定され得るかまたはこのような入力に依存し得、これにより、サブピクセル補間、アナログ利得制御などの機能を行って、デジタル飽和、画像位置シフトおよび画像空間歪み補正を回避する。一実施形態において、処理回路２０３は、（以下にさらに詳細を説明する）アナログまたはデジタルドメイン中の多様な取り込み画像を操作することができ、これにより、前記検査システムの画像解析コンピュータ内の通信および処理帯域幅を節約できる。
【００４２】
タイミングおよび直列駆動回路２０４は、ＴＤＩのクロックタイミングおよび駆動を制御することができる。リセットパルス生成、多相シリアルレジスタクロック生成、およびＡＤＣ同期などの機能が含まれ得る。その結果、高ＳＮＲを高速クロッキング速度と共に達成するために必要な極めて正確なタイミングが得られる。
【００４３】
ピクセルゲートドライバ回路２０５は、データ取り込みを検査画像の動きと他のＴＤＩセンサーと同期させるために、より低速であるがより高電流であるＴＤＩゲート駆動信号を提供する。ピクセルゲートドライバ回路２０５は典型的には、矩形波および／または正弦波形の３相または４相の駆動波形を提供し得る。より詳細には、ピクセルゲートドライバ回路２０５は、前記センサーの電荷移動、熱散逸およびＳＮＲを最適化するために、任意の機能を得るためのデジタル／アナログ変換を用い得る。米国特許出願第１０／９９２，０６３号（タイトル：「Ｃｏｎｔｉｎｕｏｕｓ  Ｃｌｏｃｋｉｎｇ  Ｏｆ  ＴＤＩ  Ｓｅｎｓｏｒｓ」、本明細書中、同文献を参考のため援用する）において、このデジタル／アナログ変換についてさらに詳細に記載がある。
【００４４】
有利なことに、局在駆動回路があるということは、各ＴＤＩセンサーモジュールそれぞれに対して個々の１組のドライバ（すなわち、ドライバ２０４および２０５）があることを意味する。これらの個々のドライバに必要な電流は大幅に低いため、これらの個々のドライバは、従来の大領域ＴＤＩセンサードライバよりもずっと小さくすることができる。特に、（前記ＴＤＩセンサーモジュールと関連付けられた）相対的な電流要求は同じであっても、複数の小型ドライバからの高忠実度の高電流波形を局所的に分配することの方が、１つの大型ドライバからの波形を分配することよりもずっとスケーラブルである。
【００４５】
一実施形態において、処理回路２０３、タイミングおよび直列駆動回路２０４、およびピクセルゲート駆動回路２０５はそれぞれ、ＰＣＢ（プリント基板）２０１上のＴＤＩセンサー２０２の周囲に配置された集積回路上に実装される。前記駆動／処理回路を実装するために用いられるＩＣの数は、実施形態に応じて異なる点に留意されたい。一実施形態において、ＰＣＢ２０１は、多層セラミック基板を用いて実装され得る。図２Ｂは、例示的なＰＣＢ２０１の側面図を示す。ＰＣＢ２０１は、ＰＣＢ２０１に接続されたデータトランシーバー２０７（例えば、１０ギガビットの光学トランシーバー）を含む。ＰＣＢ２０１は、配線（簡潔さのため、図示せず）を含む。この配線は、ＴＤＩセンサーモジュール２００の駆動／処理回路と通信している。一実施形態において、光ファイバ２０６をデータトランシーバー２０７に取り付けることで、ＴＤＩセンサーモジュール２００とシステムレベル検査構成部品２０８との間の駆動／処理データの通信が可能になる。一実施形態において、低電圧差動信号（ＬＶＤＳ）または類似の電気信号およびデジタル多重化を用いて、ＴＤＩセンサーモジュール２００からのデジタルデータをオフボードで送ることができる。特定のプロトコルを業界標準から選択してもよいし、あるいは、電子または光学高速デジタル通信の分野の当業者が指定してもよい。
【００４６】
図３は、ＴＤＩセンサーモジュール３０１の例示的なモジュラーアレイ３００（本明細書中、以下モジュラーセンサーアレイと呼ぶ）を示す。前記ＴＤＩセンサーの周囲に配置された駆動／処理回路は、所定の空間を占有する点に留意されたい。そのため、隣接する行内のＴＤＩセンサーを整列する際、当該センサーが連続スキャン構成において用いられた場合に少なくとも１００％画像処理範囲を達成できるように、整列を行う。例えば、図３に示す実施形態において、隣接行の駆動／処理回路と同じ垂直方向空間にＴＤＩセンサーが配置されるように、各行を隣接行からオフセットさせる。画像処理範囲内に隙間ができないように、各ＴＤＩセンサーの幅をＴＤＩセンサー間の空間以上の大きさにする。この構成において、検査されているウェーハ／マスク／レチクルがＴＤＩ画像走査方向３０２に移動する際、モジュラーセンサーアレイ３００は、少なくとも１００％の画像取り込みを保障し得る。
【００４７】
一実施形態において、隣接行のＴＤＩセンサーが最小に重複した場合、冗長データが発生し得る。この冗長データにより、例えば、ＴＤＩセンサーモジュール３０１によって生成された画像の正確なアライメントを確認することができる。最小重複の一実施形態において、前記検査システムは、エッジピクセルに対して用いられるべきデータを１つのＴＤＩセンサーモジュールから任意に選択することができる。別の実施形態において、前記検査システムは、複数のＴＤＩセンサーモジュールからのデータを組み合わせて、エッジピクセルの近隣のより高品質なデータを達成することができる。
【００４８】
モジュラーアレイ３００の有効データ速度は、単一の大型ＴＤＩセンサーよりもずっと高くできる点に留意されたい。この速度が達成できる理由は、前記モジュラーアレイの全体的な有効サイズおよび出力チャンネルの数を、単一のＴＤＩセンサーにおける実際に製造可能なサイズおよび数よりも大きくできるからである。
【００４９】
任意の数の行のＴＤＩセンサーモジュールをモジュラーアレイ内に設けることができる（すなわち、ＴＤＩセンサーモジュールにより、スケーリングが容易化される点にさらに留意されたい。このスケーリングにより、さらなる情報が得られる。例えば、図４は、４つの行４０１、４０２、４０３および４０４のＴＤＩセンサーモジュール４１０を含む例示的なモジュラーアレイ４００を示す。この実施形態において、行４０１および４０３は、同一の（または極めて類似した）光学画像データの個別のサンプルの取り込みおよび処理を行う。同様に、行４０２および４０４は、実質的に類似するデータルの取り込みおよび処理を行う。このように、モジュラーアレイ４００により、有利なことに、検査されているウェーハ／マスク／レチクルの各領域について２つの独立したデータストリームを得ることができる。このようなさらなるデータが有ると、ウェーハ検査時において多大な利点を得ることができる。
【００５０】
例えば、モジュラーアレイによって上手く対処できる１つの検査関連問題として、飽和がある。詳細には、ＤＵＶ（深紫外線）光源およびＥＵＶ（極紫外線）光源は極めて暗いため、ＴＤＩセンサーは典型的には、高感度となるように設計されている。しかし、大型の明るい欠陥が存在している場合、高感度ＴＤＩセンサーが飽和する場合がある。このような条件下においては、検査システムは、当該欠陥のサイズまたは他の詳細を正確に決定することができない。
【００５１】
図５Ａは、ダイナミックレンジ向上のために使用することが可能な例示的構成を示す。詳細には、高感度ＴＤＩセンサーモジュール５０１および低感度ＴＤＩセンサーモジュール５０２が、実質的に類似する画像データの取り込みおよび処理を行うように配置される（その各行内にさらなるＴＤＩセンサーモジュールがある様子は、簡潔さのために図示していない）。特に、ＴＤＩセンサーモジュール５０２は、狭いＴＤＩセンサーを含み得る。この狭いＴＤＩセンサーは、最大でも数本のラインを統合する（または１本のラインのみを統合するセンサーである）。ＴＤＩセンサーモジュール５０１は、幅広のＴＤＩセンサーを含み得る。この幅広のＴＤＩセンサーは、（ＴＤＩ画像走査方向におけるピクセル数に基づいて）数百のまたはさらには数千の時間を統合する。この構成において、明るい欠陥５１０に起因してＴＤＩセンサーモジュール５０１のＴＤＩセンサーが（図５Ｂの欠陥信号プロット５０３に示すように）飽和した場合にも、ＴＤＩセンサーモジュール５０１のセンサーは、（図５Ｃの欠陥信号プロット５０４に示すように）恐らく飽和しない。そのため、複数の行のＴＤＩセンサーモジュール５０１および５０２を含むモジュラーアレイにより、有利なことに、検査システムのダイナミックレンジを増大させることが可能となる。これらのＴＤＩセンサーが（図４に示すようにオフセットするのではなく）同じ垂直位置に配置された場合、１回分のＴＤＩ（例えば、垂直）走査が完了した後、検査対象物体を水平方向に移動させた後、反対の垂直方向において走査することで、オフセットした列内のＴＤＩセンサーによるのと同じ結果を達成することができる点に留意されたい。
【００５２】
モジュラーアレイによって上手く対処が可能な別の検査関連問題として、ピクセルアライメントに起因するエイリアシングがある。図６Ａは、ＴＤＩセンサーモジュール６０１および６０２を含むモジュラーアレイを示す（これらのＴＤＩセンサーモジュールがそのそれぞれの行にある様子は、簡潔さのために図示していない）。この実施形態において、ＴＤＩセンサーモジュール６０２は、水平方向に（例えば０．５ピクセルのオーダーで）ＴＤＩセンサーモジュール６０１から若干オフセットしている（ここで、これらのＴＤＩセンサーモジュールがそのそれぞれの行にある様子は、簡潔さのために図示していない）（すなわち、ピクセル移動に対して横方向）。このオフセットを、拡大円部分６０３および６０４内により明確に示す。ＴＤＩセンサーモジュール６０１のピクセルは、画像フィーチャ（拡大円部分６０３内の格子パターンおよび線として図示）と共に整列され、ＴＤＩセンサーモジュール６０１のピクセルは、（拡大円部分６０４に示すような）画像フィーチャと共に整列されていない点に留意されたい。この垂直方向のアライメントはｎ個のピクセルであり得、ここでｎは整数であり、物理的分離は、ピクセル間の空間のｎ倍である点に留意されたい。この実施形態において、分離ｎは大きな数となり得る。例えば、ｍがＴＤＩ積分段（垂直方向のピクセル）の数である場合、ｎは、便宜上、２ｍ、２ｍ＋ｌ、またはドライバおよび他の構成部品の配置を可能にする類似の間隔とすることができる。
【００５３】
信号の大きさを所定の閾値と比較することにより、潜在的な欠陥を検出することができる。この所定の閾値は、前記信号のノイズレベルよりも高く設定される。例えば、一実施形態において、正規化閾値として０．５を用いることができる。従来のＴＤＩセンサーアレイは、フィーチャの検出を当該フィーチャがピクセルと整列されていても整列されていなくても行うことができるが、双方の場合を同時に検出することはできない。そのため、ＴＤＩセンサーが拡大円部分６０３に示すフィーチャに対してアライメントを有する場合、従来のＴＤＩセンサーアレイでは、２個のピクセルに跨る欠陥を見逃し得、その結果、前記所定の閾値よりも低い信号を各ピクセルに対して持ち得る。このようなピクセルアライメント問題を解消するために、従来の技術では、単一の光学分解能領域により１つよりも多くのピクセルに対応できるように、拡大率を設定する。不利なことに、拡大率を大きくするほど、検査速度が大幅に遅くなる。
【００５４】
それとは対照的に、図６Ａに示すモジュールアレイの構成を用いることにより、ＴＤＩセンサーピクセル（例えば、ＴＤＩセンサーモジュール６０１）と整列された画像フィーチャからのデータだけでなく、良好に整列されていない画像フィーチャからのデータ（例えば、ＴＤＩセンサーモジュール６０２）も取り込むことができる。例えば、図６Ｂ中の欠陥信号プロット６１０は、ＴＤＩセンサーモジュール６０１からのデータに対応し、図６Ｃ中の欠陥信号プロット６１１は、ＴＤＩセンサーモジュール６０２からのデータに対応する。有利なことに、このさらなるデータを用いて、従来のＴＤＩセンサーアレイでは検出できなかった潜在的な欠陥を検出することができる。すなわち、欠陥信号プロット６１０および６１１を比較することにより、検査システムは、潜在的な欠陥が存在していること（すなわち、欠陥信号プロット６１０および６１１双方の信号が、ピクセルオフセットを説明する同一位置を示すこと）をより容易に決定することができ、その後、さらなる処理によってこの検出をフォローして、例えば欠陥深刻度を決定することができる。よって、この技術は、エイリアシングによる悪影響を低減する点において、特徴付けられ得る。さらに、この構成により、拡大率増大を招くこと無く潜在的な欠陥検出を行うことが可能となり、これにより、可能な最高速度での検査が保証される。
【００５５】
ＴＤＩ走査方向にＴＤＩセンサーモジュールをオフセットさせることにより、さらなる情報も得られる点に留意されたい。例えば、図７Ａは、ＴＤＩセンサーモジュール７０１および７０２を含むモジュラーアレイを示す（これらのＴＤＩセンサーモジュールがそのそれぞれの行にある様子は、簡潔さのために図示していない）。この実施形態において、ＴＤＩセンサーモジュール７０２は、垂直方向に（例えば、０．５ピクセルのオーダーで）ＴＤＩセンサーモジュール７０１から若干オフセットしている（ここで、これらのＴＤＩセンサーモジュールは、そのそれぞれの行において同様にオフセットされ得る）（すなわち、走査方向における相対的ピクセルシフト）。このオフセットを拡大円部分７０３および７０４により明確に示す。ＴＤＩセンサーモジュール７０１はピクセルと共に整列されている（拡大円部分７０３内の格子パターンとしてずし）のに対し、ＴＤＩセンサーモジュール７０１は（拡大円部分７０４に示すように）ピクセル間に整列されている（整列されたピクセル境界とも呼ぶ）点に留意されたい。図７Ｂ中の欠陥信号プロット７１０は、ＴＤＩセンサーモジュール７０１からのデータに対応し、図７Ｃ内の欠陥信号プロット７１１は、ＴＤＩセンサーモジュール７０２からのデータに対応する。２個のＴＤＩが連続している場合、これらのデバイスを簡便に配置することができ、ＴＤＩの場合ｍ個の積分段と共に、例えば２ｍ＋０．５または２ｍ＋１．５個のピクセルだけ分離した状態で配置することができる。
【００５６】
この構成により、潜在的な欠陥検出も容易かすることができる。すなわち、図７Ａに示す構成と同様に、ＴＤＩセンサーモジュールを（この場合においては垂直方向に）若干オフセットさせることで、有利なことに、潜在的な欠陥の欠陥において有用なさらなるデータを得ることができる。物理的オフセットを用いることができるが、このオフセットは走査方向と関連付けられているため、ＴＤＩ画像化のクロッキングを操作すること（例えば、＋９０度、−９０度などだけ移動させることに）により均等なオフセットをより容易に達成することが可能である点に留意されたい。加えて、アレイアセンブリ構築後のＴＤＩラインクロックの相対的タイミングを指定することにより、垂直間隔の機械公差を緩めることができる。
【００５７】
図８Ａは、異なるフィルタと組み合わせて用いることが可能な２つのＴＤＩセンサーモジュール８０１および８０２（ならびにその各行のＴＤＩセンサーモジュール）を示す。例えば、一実施形態において、ＴＤＩセンサーモジュール８０１を（可視光と関連付けられた波長を許可するための）可視光フィルタと共に用いて、図８Ｂに示す欠陥信号プロット８０３を生成することができ、一方、ＴＤＩセンサーモジュール８０２を（ＵＶ光と関連付けられた波長を許可するための）ＵＶフィルタと共に用いて、図８Ｃに示す欠陥信号プロット８０４を生成することができる。
【００５８】
一実施形態において、簡単な数学操作（例えば、減算または加算）を行った後、適切な前処理を行う。この前処理は、関連を抽出するための、欠陥信号プロット８０３および８０４を用いた較正および画像登録／アライメントを含み得る。例えば、図８Ｄは、欠陥信号プロット８０３を欠陥信号プロット８０４から減算することによって得られた欠陥信号プロット８０５を示す。任意の数のフィルタを任意のＴＤＩセンサーモジュールセットと共に使用することが可能である点に留意されたい。例えば、「色」フィルタが１つである実施形態において、各フィルタを特定の光波長スペクトル（例えば、赤、青、および紫外線）と関連付けることができる。この場合、その結果得られた３つの画像を合計することで、「グレースケール」画像を生成することができる。それと同時に、（例えば、紫外線画像チャンネルを青色画像チャンネルから）減算することにより、同一データを処理することができる。別の実施形態において、各ＴＤＩセンサーモジュールを異なる偏光フィルタ（例えば、垂直偏光、水平偏光、または均等な円偏光）と共に用いることができる。
【００５９】
モジュラーアレイによって上手く対処することが可能な別の検査関連問題として、放射能事故または宇宙線の発生がある。詳細には、いずれのＴＤＩセンサーも光に対して高感度であるため、いずれのＴＤＩセンサーは、放射能事故および宇宙線どちらに対しても高感度である。検査時の問題として、放射能事故および宇宙線が発生した時（放射能事故および宇宙線は、光学画像の一部ではないが、それでもＴＤＩセンサーデータに影響を与える）と、ウェーハ／マスク／レチクル上の実際の欠陥とを区別するという問題がある。図９Ａは、放射能事故／宇宙線と、実際の欠陥とを区別することが可能なモジュールアレイ９００の一実施形態を示す。この実施形態において、ＴＤＩセンサーモジュール９０１、９０２および９０３は、走査方向において整列される。この構成において、ＴＤＩセンサーモジュール９０２は、画像上の電荷を登録する（図９Ｃ中の欠陥信号プロット９１１を参照）が、ＴＤＩセンサーモジュール９０１および９０３は、同一位置における画像上の電荷を登録せず（図９Ｂおよび図９Ｄ中の欠陥信号プロット９１０および９１２をそれぞれ参照）、そのため、検査システムがこれらの結果を実際の物理的欠陥の発生として拒絶する場合がある。一方、ＴＤＩセンサーモジュール９０２が画像上の電荷を登録し（図９Ｃ中の欠陥信号プロット９１１を参照）、ＴＤＩセンサーモジュール９０１および９０３が同一位置における画像上の類似の大きさの電荷を登録する（図９Ｅ中の欠陥信号プロット９１３を参照）場合、検査システムは、従来の欠陥検出方法を用いることにより、これらの結果を欠陥または通常画像フィーチャの発生として解釈する場合がある。
【００６０】
背面照明を用いたＴＤＩセンサーは比較的薄いデバイスであるため、信号を生成すること無く多くの放射性粒子および宇宙線を容易に通過させることができる点に留意されたい。しかし、耐久性および歩留まりを高めるためにＴＤＩセンサーをより肉厚にした場合、当該ＴＤＩセンサーがこのような放射性粒子および宇宙線を検出する可能性が高まる。その上、ＴＤＩセンサーの厚みを大きくすると、特定の放射性粒子／宇宙線の検出が指数関数的に増加する。有利なことに、（本明細書中、アレイモジュール９００および他の実施形態に示すような）冗長データを得るためのアレイモジュールを用いることで、異なるＴＤＩセンサーモジュールからの画像を比較することが可能となり、これにより、放射能事故／宇宙線の発生を効率的に特定することが可能となる。
【００６１】
上述したように、複数のＴＤＩセンサーモジュールを含むモジュラーアレイにより、スケーリングの容易化、飽和の補償、ダイナミックレンジの向上、エイリアシングの低減、ピクセルアライメントの説明、データ操作の実施、放射能事故／宇宙線の発生の特定、歩留まりの向上、および有効データ速度の上昇が可能となる。
【００６２】
さらに、複数のＴＤＩセンサーからのさらなる情報が利用可能となるため、１つのＴＤＩセンサーが劣化したかまたは（既知であるかまたは操作時に決定された）小さな欠陥領域を持っている場合、有利なことに、検査システムは、当該センサーまたはセンサー領域からのデータを無視することができる。オペレータが望む場合、修理を行うことができる。そのため、ＴＤＩセンサーモジュールを含むモジュラーアレイは、メンテナンス予定を低減またはより予測可能なものにしつつ、ロバストな検査システムも保証する。
【００６３】
モジュラーアレイの使用によるさらなる利点として、信号対ノイズ比（ＳＮＲ）が増加する点がある。可視光の場合、１個の電子を導通状態に励起するための光子エネルギーは概して十分である点に留意されたい。すなわち、１個の光子から得られる信号生成電子は典型的には２個以上ではない。しかし、前記光子のエネルギーが高まるにつれ、さらなる電子を導通状態にし、収集することができる。例えば、ＥＵＶ（１３ｎｍ）において、１個の光子のエネルギーは、およそ２５個の電子を導通状態に励起するのに十分である。そのため、ピクセル毎の所与のＴＤＩセンサー電子ウェル能力に対し、有効光子検出レベルはＥＵＶ光の場合の２５分の１である。また、光子ショットノイズは収集された光子の平方根に反比例するため、ノイズレベルは、可視光の場合よりも、ＥＵＶの場合により高くなる。
【００６４】
上述したモジュラーアレイを用いれば、有利なことに、検査システムのノイズ特性（すなわち、ＳＮＲ）を向上させることが可能になる。詳細には、冗長画像データを収集するための２つのＴＤＩセンサーモジュールを設けることにより、ＳＮＲを２の平方根だけ向上させることができ、ひいては、冗長データを収集するためのＮＴＤＩセンサーモジュールにより、ＳＮＲをＮの平方根だけ向上させることができる。
【００６５】
モジュラーアレイを用いることによるさらなる利点は、低輝度照明において見受けられ得る。図１０、図１１および図１２は、上述したモジュラーアレイと共に用いることが可能な、例示的な光学ホモジナイザーまたは「ライトパイプ」構成を示す。これらの構成において、複数のＴＤＩセンサーモジュールに低輝度照明源を効率的に分配することができる。例えば、図１０のライトパイプ構成は、光源１０００と、収集器１００１とを含む。収集器１００１は、光源１０００からの光を収集し、前記光を主要ライトパイプ１００２へとリダイレクトする。複数の転向ライトパイプ１００３（２つを図示）により、主要ライトパイプ１００２からの均等量の光を、関連付けられた分配ライトパイプ１００４へとダイレクトする。分配ライトパイプ１００４からの光を用いて、モジュラーアレイの２つのＴＤＩセンサーモジュール（簡潔さのため、図示せず）を照明することができる。
【００６６】
図１１に示す別の実施形態において、ライトパイプ構成は、光源１１００と、収集器１１０１とを含む。収集器１１０１は、光源１０００からの光を収集し、前記光を主要ライトパイプ１１０２へとリダイレクトする。複数のプリズム１１０３および鏡１１０４（２つを図示）により、主要ライトパイプ１１０２からの均等量の光をダイレクトして、モジュラーアレイの２つのＴＤＩセンサーモジュール（簡潔さのため、図示せず）を照明することができる。これらの２段構成の利点として、不均等な光源を照明用に用いることができ、また、ホモジナイザー（すなわち、主要ライトパイプ１００２／１１０２）により前記光に対して一定のスクランブリングを行うことで、実質的に均一かつ均等な光を下流に提供できる点がある。
【００６７】
これらのライトパイプは、対象波長に適した任意の材料を用いて構築することができる。例えば、溶融石英固体ガラスライトパイプをＤＵＶ照明用途に用いることができる。中空反射ライトパイプをＥＵＶ照明用途に用いることができる。光分配の均一性の向上のために、斜入射反射光学をＤＵＶ証明またはＥＵＶ照明用途に用いることができる点に留意されたい。
【００６８】
特定のモジュラーアレイ実施形態（すなわち、照明を当てるべきＴＤＩセンサーモジュールの数）に合わせて、異なるライトパイプ構成を用いることが可能である点に留意されたい。例えば、図１２は、ライトパイプ構成を示す。このライトパイプ構成は、光を受け取るための単一のアパチャ１２０１（明瞭さのため、端面図として図示）と、前記光をＴＤＩモジュラーアレイ１２０３へとダイレクトするための複数のライトパイプ１２０２（８個のライトパイプを図示）とを含む。この実施形態において、ライトパイプ１２０２は複数の対として積み重ねられ、各ライトパイプは、モジュラーアレイ１２０３の特定の列（この構成においては８列）のＴＤＩセンサーと整列される。詳細には、点線で示すライトパイプ１２０２は、ＴＤＩモジュラーアレイ１２０３内の上列のＴＤＩセンサーと関連付けられた列と共に整列され、破線で示すライトパイプは、ＴＤＩモジュラーアレイ１２０３内の下列のＴＤＩセンサーと関連付けられた列と共に整列される。
【００６９】
図１３は、上記のモジュラーアレイともに使用可能な簡単な検査システム１３００を示す。検査表面１３０７は、図１０〜図１２を参照して上述したライトパイプの実施形態のうち任意のものにより、照明される。検査システム１３００はまた典型的には、走査装置１３０８を含む。走査装置１３０８により、表面１３０７の任意の部位に対し照明および検査を行うことが可能になる。このような走査および照明装置ならびに方法は、当該分野の当業者にとって公知である。表面１３０７からの（反射、散乱、回折などした）光１３０６は、光学系１３０２によって受け取られる。光学系１３０２は、表面１３０７からの光を受け取り、前記光の一部を複数のＴＤＩセンサーモジュール１３０３、１３０４および１３０５上にダイレクトするように、構成される。これらのＴＤＩセンサーモジュール１３０３、１３０４および１３０５は、上記した構成のうち１つにおいて配置される。典型的には、光学系１３０２は、複数の光学素子（例えば、対物レンズシステム、ビームスプリッター、および他の光学素子）を含む。これら複数の光学素子は、ＴＤＩセンサーモジュール１３０３、１３０４および１３０５がそれぞれ表面１３０７の合成画像を形成できるように、配置される。これらの画像は、電子データまたは光学データ信号として画像プロセッサ１３０１へと送られる。画像プロセッサ１３０１は、広範囲の信号処理操作および画像処理操作が可能である。詳細には、画像プロセッサ１３０１は、画像保存、画像処理および指構築、ならびに表面１３０７内の欠陥の発見、定量化および分類が可能である。
【００７０】
上述したモジュラーアレイにより、（上述した）米国特許第７，２２７，９８４号に匹敵する向上したアンチエイリアシング能力を得ることが可能となる点に留意されたい。特に、Ｃａｖａｎにおけるセンサーアレイでは、水平方向および垂直方向双方におけるサブピクセル単位（すなわち、１個未満のピクセル）のシフトを行って、アンチエイリアシングを達成する。これとは対照的に、モジュラーアレイにおける１方向におけるピクセルシフトは、１よりも大幅に大きく（例えば、２個以上のＴＤＩセンサー間隔（数千個のピクセルのオーダー））、サブピクセルシフトが別の方向において行われる。この構成において、有利なことに、モジュラーアレイのピクセルを標準的な四角形素子または矩形素子として設計することが可能であるため、歩留まりが向上し、ひいては製造コストが低減する。
【００７１】
本明細書中、例示的な実施形態の詳細について添付図面を参照して説明してきたが、本発明はこれらの実施形態そのものに限定されないことが理解される。これらの実施形態は、網羅的なものまたは本発明を開示の形態そのものに限定することを意図していない。そのため、多くの改変および変更が当業者にとって明らかである。例えば、高精度の画像データを得るために、例えば１個のピクセル内にＴＤＩセンサーモジュール物理的に整列させることができる。しかし、一実施形態において、前記ＴＤＩセンサーモジュールをこの交差まで整列できない場合、検査システムレベルにおいてソフトウェアを用いて、必要なデジタルアライメントを得ることができる。
【００７２】
再度図２Ｂを参照して、センサーからのアナログ信号を局在処理回路によってデジタル化した後、この信号を（トランシーバー２０７および光ファイバ２０６を介して）システムレベル検査構成部品２０８へと転送できる点に留意されたい。この実装（すなわち、短い信号経路および高速伝送の構成部品）により、前記センサーからシステムレベル検査構成部品２０８への信号遅延を最小化することが可能になる。
【００７３】
図１４に示す別のＴＤＩセンサーモジュール１４００を参照して、処理回路２０３（これらの回路を詳細に示す図２Ａを参照）は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）１４０１によって補完可能である点にさらに留意されたい。フィールドプログラマブルゲートアレイ（ＦＰＧＡ）１４０１は、ＰＣＢ２０１を介してデータトランシーバー（例えば、図２Ｂのデータトランシーバー２０７を参照）に接続され得る。ＦＰＧＡ１４０１により、処理回路２０３からのデジタル化信号に対してさらなる処理を行うことができる。別の実施形態において、処理回路２０３は、混合信号ＦＰＧＡにより実装することができる。
【００７４】
図１５に示す一実施形態において、ＴＤＩモジュラーアレイ１５００は、複数組のＴＤＩセンサーモジュールを含み得る。これらの組はそれぞれ、シリコン基板上に取り付けられる。例えば、図１５は、ＴＤＩセンサーモジュールの組１５０１および組１５０２を示す。各組は、その固有のシリコン基板１５１０上に取り付けることができる。別の実施形態において、ＴＤＩモジュラーアレイの全ＴＤＩセンサーモジュールを単一のシリコン基板上に取り付けることができる。シリコン基板は、配線／相互接続部（簡潔さのため、図示せず）を含み得る点に留意されたい。この配線／相互接続部は、各ＴＤＩセンサーをその局所回路に接続し、シリコン基板の背面に取り付けられたデータトランシーバーにこれらの局所回路を接続する。一実施形態において、前記シリコン基板は、ウェーハをおおよそのサイズ／形状に切り出すことにより、実行可能である。
【００７５】
詳細には、前記ＴＤＩセンサーモジュールをシリコン基板上に取り付けることにより、際立った利点を得ることができる。なぜならば、前記シリコン基板は、前記ＴＤＩセンサーモジュールの構成部品と同様に膨張／収縮する（すなわち、前記ＴＤＩセンサーモジュールおよび前記シリコン基板の熱膨張係数は実質的に同じである）からである。さらに、シリコンの熱伝導率は高いため、前記ＴＤＩセンサーモジュールからの熱全てを前記シリコン基板により効率的に拡散させることが可能となる。
【００７６】
さらなる構成部品（例えば、トランジスタ、コンデンサ、レジスタなど）を、シリコン基板上に形成された層内に設けることが可能である点に留意されたい。そのため、局所回路によって行われる処理と関連して、このような構成部品による一定の処理を行うことができる。シリコン基板（例えば、ウェーハ）の設計規則はサブミクロン単位であり、アライメントエラーは極めて少ない点にさらに留意されたい。これとは対照的に、ＰＣＢにはずっと多くの設計規則およびアライメントエラーがある。そのため、ＰＣＢ上ではなくシリコン基板上での方が、サブピクセル単位でのオフセットをより容易に保証することができる。
【００７７】
図１６に示すＴＤＩセンサーモジュールの別の実施形態において、ＴＤＩセンサー１６０１は、シリコン基板１６０２の片側に形成することができる。前記ＴＤＩセンサーモジュールの設置面積を最小化するために、シリコン基板１６０２の表面積全体を実質的に占有するようにＴＤＩセンサー１６０１を形成することができる。シリコン基板１６０２のＴＤＩセンサー１６０１の反対側に、相互接続層１６０３を形成することができる。一実施形態において、相互接続層１６０３は、酸化物内に形成された金属線を含み得る。相互接続層１６０３の金属線は、パッド１６０５に接続され得る。ＴＤＩセンサー１６０１および基板１６０２は一定の限定相互接続部も含み得、ＴＤＩセンサー１６０１は、前記光を検出するための一定の回路をさらに含み得る点に留意されたい。この実施形態において、（処理および駆動のための）局所回路１６０６（１個を図示）と、トランシーバー１６０７とをボールグリッドアレイ（ＢＧＡ）としてパッケージすることができる。ボールグリッドアレイ（ＢＧＡ）において、ＢＧＡのソルダーボール１６０４をパッド１６０５に接続（およびはんだ付け）することができる。他の実施形態において、他のパッケージ方法を用いて、局所回路１６０６およびトランシーバー１６０７を相互接続層１６０３に取り付けることができる。別の実施形態において、ＴＤＩセンサー１６０１の光学部は、境界１６１０および局所回路１６０６、トランシーバー１６０７まで延び得、相互接続層１６０３の金属線は、境界１６１０の外部に取り付けられ得る。
【００７８】
従って、本発明の範囲は、以下の特許請求の範囲およびその均等物によって規定されるべきであることが意図される。
【図１】
2020017969.tif 000003
【図２Ａ】
2020017969.tif 000004
【図２Ｂ】
2020017969.tif 000005
【図３】
2020017969.tif 000006
【図４】
2020017969.tif 000007
【図５Ａ】
2020017969.tif 000008
【図５Ｂ】
2020017969.tif 000009
【図５Ｃ】
2020017969.tif 000010
【図６Ａ】
2020017969.tif 000011
【図６Ｂ】
2020017969.tif 000012
【図６Ｃ】
2020017969.tif 000013
【図７Ａ】
2020017969.tif 000014
【図７Ｂ】
2020017969.tif 000015
【図７Ｃ】
2020017969.tif 000016
【図８Ａ】
2020017969.tif 000017
【図８Ｂ】
2020017969.tif 000018
【図８Ｃ】
2020017969.tif 000019
【図８Ｄ】
2020017969.tif 000020
【図９Ａ】
2020017969.tif 000021
【図９Ｂ】
2020017969.tif 000022
【図９Ｃ】
2020017969.tif 000023
【図９Ｄ】
2020017969.tif 000024
【図９Ｅ】
2020017969.tif 000025
【図１０】
2020017969.tif 000026
【図１１】
2020017969.tif 000027
【図１２】
2020017969.tif 000028
【図１３】
2020017969.tif 000029
【図１４】
2020017969.tif 000030
【図１５】
2020017969.tif 000031
【図１６】
2020017969.tif 000032
【手続補正書】
【提出日】令和1年9月24日(2019.9.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと、
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
前記複数のＴＤＩセンサーモジュールは、ＴＤＩ走査方向に整列され、
前記ＴＤＩセンサーと前記複数の局所回路とは、別個のチップである、検査システム。
【請求項２】
請求項１に記載の検査システムであって、
第１の列のＴＤＩセンサーモジュールは、第２の列のＴＤＩセンサーモジュールからオフセットしている、検査システム。
【請求項３】
請求項２に記載の検査システムであって、
前記オフセットはＴＤＩ走査方向である、検査システム。
【請求項４】
請求項１に記載の検査システムであって、
前記複数の局所回路のうち少なくとも１つが、エイリアシング効果を低下させるよう、前記ＴＤＩセンサーと関連付けられたクロックを制御する、検査システム。
【請求項５】
請求項１に記載の検査システムであって、
前記複数のＴＤＩセンサーモジュールは同一である、検査システム。
【請求項６】
請求項１に記載の検査システムであって、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含む、検査システム。
【請求項７】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと、
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
前記複数のＴＤＩセンサーモジュールは、ＴＤＩ走査方向に整列され、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含み、
前記ＴＤＩセンサーは、前記シリコン基板の一方の側に形成／取り付けされ、前記複数の局所回路は、前記シリコン基板の他方の側に形成／取り付けされる、検査システム。
【請求項８】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと、
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
前記複数のＴＤＩセンサーモジュールは、ＴＤＩ走査方向に整列され、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含み、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路から反対側において前記シリコン基板上に取り付けられたデータトランシーバーをさらに含み、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、検査システム。
【請求項９】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと、
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
前記複数のＴＤＩセンサーモジュールは、ＴＤＩ走査方向に整列され、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含み、
前記モジュラーアレイはデータトランシーバーをさらに含み、前記データトランシーバーおよび前記複数の局所回路は、前記ＴＤＩセンサーの反対側において前記シリコン基板上に取り付けられ、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、検査システム。
【請求項１０】
請求項９に記載の検査システムであって、
前記少なくとも１つの処理回路はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）である、検査システム。
【請求項１１】
請求項６に記載の検査システムであって、
前記モジュラーアレイはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）をさらに含み、前記フィールドプログラマブルゲートアレイ（ＦＰＧＡ）は、前記複数の局所回路のうち少なくとも１つからデジタル化信号を受信し、前記ＦＰＧＡは前記シリコン基板上に取り付けられる、検査システム。
【請求項１２】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと、
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
前記複数のＴＤＩセンサーモジュールは、ＴＤＩ走査方向に整列され、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含み、
前記モジュラーアレイはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）をさらに含み、前記フィールドプログラマブルゲートアレイ（ＦＰＧＡ）は、前記複数の局所回路のうち少なくとも１つからデジタル化信号を受信し、前記ＦＰＧＡは前記シリコン基板上に取り付けられ、
前記モジュラーアレイは、前記ＴＤＩセンサーの反対側において前記シリコン基板上に取り付けられたデータトランシーバーと、前記複数の局所回路と、前記ＦＰＧＡとを含み、前記ＦＰＧＡは前記データトランシーバーに連結される、検査システム。
【請求項１３】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
前記複数のＴＤＩセンサーモジュールは、同一検査領域を取り込み、
前記ＴＤＩセンサーと前記複数の局所回路とは、別個のチップである、検査システム。
【請求項１４】
請求項１３に記載の検査システムであって、
第１の列のＴＤＩセンサーモジュールは、第２の列のＴＤＩセンサーモジュールからオフセットしている、検査システム。
【請求項１５】
請求項１４に記載の検査システムであって、
前記オフセットはＴＤＩ走査方向である、検査システム。
【請求項１６】
請求項１４に記載の検査システムであって、
前記複数の局所回路のうち少なくとも１つが、エイリアシング効果を低下させるよう、前記ＴＤＩセンサーと関連付けられたクロックを制御する、検査システム。
【請求項１７】
請求項１３に記載の検査システムであって、
前記複数のＴＤＩセンサーモジュールは同一である、検査システム。
【請求項１８】
請求項１３に記載の検査システムであって、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含む、検査システム。
【請求項１９】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
前記複数のＴＤＩセンサーモジュールは、同一検査領域を取り込み、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含み、
前記ＴＤＩセンサーは、前記シリコン基板の一方の側に形成／取り付けされ、前記複数の局所回路は、前記シリコン基板の他方の側に形成／取り付けされる、検査システム。
【請求項２０】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
前記複数のＴＤＩセンサーモジュールは、同一検査領域を取り込み、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含み、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路から反対側において前記シリコン基板上に取り付けられたデータトランシーバーをさらに含み、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、検査システム。
【請求項２１】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
前記複数のＴＤＩセンサーモジュールは、同一検査領域を取り込み、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含み、
前記モジュラーアレイはデータトランシーバーをさらに含み、前記データトランシーバーおよび前記複数の局所回路は、前記ＴＤＩセンサーの反対側において前記シリコン基板上に取り付けられ、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、検査システム。
【請求項２２】
請求項２１に記載の検査システムであって、
前記少なくとも１つの処理回路はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）である、検査システム。
【請求項２３】
請求項１８に記載の検査システムであって、
前記モジュラーアレイは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）をさらに含み、前記フィールドプログラマブルゲートアレイ（ＦＰＧＡ）は、前記複数の局所回路のうち少なくとも１つからのデジタル化信号を受信し、前記ＦＰＧＡは前記シリコン基板上に取り付けられる、検査システム。
【請求項２４】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
前記複数のＴＤＩセンサーモジュールは、同一検査領域を取り込み、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含み、
前記モジュラーアレイは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）をさらに含み、前記フィールドプログラマブルゲートアレイ（ＦＰＧＡ）は、前記複数の局所回路のうち少なくとも１つからのデジタル化信号を受信し、前記ＦＰＧＡは前記シリコン基板上に取り付けられ、
前記モジュラーアレイは、前記ＴＤＩセンサーから反対側において前記シリコン基板上に取り付けられたデータトランシーバーと、前記複数の局所回路と、前記ＦＰＧＡとをさらに含み、前記ＦＰＧＡは前記データトランシーバーに連結される、検査システム。
【請求項２５】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと、
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
第１の組の前記複数のＴＤＩセンサーモジュールはＴＤＩ走査方向において整列され、第２の組の前記複数のＴＤＩセンサーモジュールは前記ＴＤＩ走査方向において整列され、前記第１の組のＴＤＩセンサーモジュールおよび前記第２の組のＴＤＩセンサーモジュールは、異なる検査領域を取り込み、
前記ＴＤＩセンサーと前記複数の局所回路とは、別個のチップである、検査システム。
【請求項２６】
請求項２５に記載の検査システムであって、
第１の列のＴＤＩセンサーモジュールは、第２の列のＴＤＩセンサーモジュールからオフセットしている、検査システム。
【請求項２７】
請求項２６に記載の検査システムであって、
前記オフセットはＴＤＩ走査方向である、検査システム。
【請求項２８】
請求項２６に記載の検査システムであって、
前記複数の局所回路のうち少なくとも１つが、エイリアシング効果を低下させるよう、前記ＴＤＩセンサーと関連付けられたクロックを制御する、検査システム。
【請求項２９】
請求項２５に記載の検査システムであって、
前記複数のＴＤＩセンサーモジュールは同一である、検査システム。
【請求項３０】
請求項２５に記載の検査システムであって、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含む、検査システム。
【請求項３１】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと、
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
第１の組の前記複数のＴＤＩセンサーモジュールはＴＤＩ走査方向において整列され、第２の組の前記複数のＴＤＩセンサーモジュールは前記ＴＤＩ走査方向において整列され、前記第１の組のＴＤＩセンサーモジュールおよび前記第２の組のＴＤＩセンサーモジュールは、異なる検査領域を取り込み、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含み、
前記ＴＤＩセンサーは、前記シリコン基板の一方の側に形成／取り付けされ、前記複数の局所回路は、前記シリコン基板の他方の側に形成／取り付けされる、検査システム。
【請求項３２】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと、
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
第１の組の前記複数のＴＤＩセンサーモジュールはＴＤＩ走査方向において整列され、第２の組の前記複数のＴＤＩセンサーモジュールは前記ＴＤＩ走査方向において整列され、前記第１の組のＴＤＩセンサーモジュールおよび前記第２の組のＴＤＩセンサーモジュールは、異なる検査領域を取り込み、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含み、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路から反対側において前記シリコン基板上に取り付けられたデータトランシーバーをさらに含み、
前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、検査システム。
【請求項３３】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと、
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
第１の組の前記複数のＴＤＩセンサーモジュールはＴＤＩ走査方向において整列され、第２の組の前記複数のＴＤＩセンサーモジュールは前記ＴＤＩ走査方向において整列され、前記第１の組のＴＤＩセンサーモジュールおよび前記第２の組のＴＤＩセンサーモジュールは、異なる検査領域を取り込み、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含み、
前記モジュラーアレイはデータトランシーバーをさらに含み、前記データトランシーバーおよび前記複数の局所回路は、前記ＴＤＩセンサーから反対側において前記シリコン基板上に取り付けられ、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、検査システム。
【請求項３４】
請求項３３に記載の検査システムであって、
前記少なくとも１つの処理回路はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）である、検査システム。
【請求項３５】
請求項３０に記載の検査システムであって、
前記モジュラーアレイはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）をさらに含み、前記フィールドプログラマブルゲートアレイ（ＦＰＧＡ）は、前記複数の局所回路のうち少なくとも１つからデジタル化信号を受信し、前記ＦＰＧＡは前記シリコン基板上に取り付けられる、検査システム。
【請求項３６】
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと、
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備え、
第１の組の前記複数のＴＤＩセンサーモジュールはＴＤＩ走査方向において整列され、第２の組の前記複数のＴＤＩセンサーモジュールは前記ＴＤＩ走査方向において整列され、前記第１の組のＴＤＩセンサーモジュールおよび前記第２の組のＴＤＩセンサーモジュールは、異なる検査領域を取り込み、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含み、
前記モジュラーアレイは、前記ＴＤＩセンサーの反対側において前記シリコン基板上に取り付けられたデータトランシーバーと、前記複数の局所回路と、前記ＦＰＧＡとをさらに含み、前記ＦＰＧＡは前記データトランシーバーに連結される、検査システム。
【請求項３７】
表面を検査する方法であって、
前記表面からの光を受信し、前記光の一部を複数の時間遅延積分（ＴＤＩ）センサー上へと導くステップであって、前記複数のＴＤＩセンサーモジュールは、モジュラーアレイに含まれ、前記複数のＴＤＩセンサーモジュールは、ＴＤＩ走査方向において整列される、ステップと、
各ＴＤＩセンサーモジュールの各ＴＤＩセンサーの近隣において局所的に配置された１組の独自の複数の回路を駆動および処理するステップと、
画像処理のために前記モジュラーアレイからデータを受信するステップと、
を含み、
前記ＴＤＩセンサーと前記複数の回路とは、別個のチップである、方法。
【請求項３８】
表面を検査する方法であって、
前記表面からの光を受信し、前記光の一部を複数の時間遅延積分（ＴＤＩ）センサー上へと導くステップであって、前記複数のＴＤＩセンサーモジュールは、モジュラーアレイに含まれ、前記複数のＴＤＩセンサーモジュールは、同一検査領域を取り込む、ステップと、
各ＴＤＩセンサーモジュールの各ＴＤＩセンサーの近隣において局所的に配置された１組の独自の複数の回路を駆動および処理するステップと、
画像処理のために前記モジュラーアレイからデータを受信するステップと、
を含み、
前記ＴＤＩセンサーと前記複数の回路とは、別個のチップである、方法。
【請求項３９】
表面を検査する方法であって、
前記表面からの光を受信し、前記光の一部を複数の時間遅延積分（ＴＤＩ）センサー上へと導くステップであって、前記複数のＴＤＩセンサーモジュールは、モジュラーアレイに含まれ、第１の組の前記複数のＴＤＩセンサーモジュールはＴＤＩ走査方向において整列され、第２の組の前記複数のＴＤＩセンサーモジュールは前記ＴＤＩ走査方向において整列され、前記第１の組のＴＤＩセンサーモジュールおよび前記第２の組のＴＤＩセンサーモジュールは、異なる検査領域を取り込む、ステップと、
各ＴＤＩセンサーモジュールの各ＴＤＩセンサーの近隣において局所的に配置された１組の独自の複数の回路を駆動および処理するステップと、
画像処理のために前記モジュラーアレイからデータを受信するステップと、
を含み、
前記ＴＤＩセンサーと前記複数の回路とは、別個のチップである、方法。
【請求項４０】
表面を検査する方法であって、
前記表面からの光を受信し、前記光の一部を少なくとも１つのライトパイプを用いて複数の時間遅延積分（ＴＤＩ）センサー上へと導くステップであって、前記複数のＴＤＩセンサーモジュールは、モジュラーアレイに含まれる、ステップと、
各ＴＤＩセンサーモジュールの各ＴＤＩセンサーの近隣において局所的に配置された１組の独自の複数の回路を駆動および処理するステップと、
画像処理のために前記モジュラーアレイからデータを受信するステップと、
を含み、
前記ＴＤＩセンサーと前記複数の回路とは、別個のチップである、方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
従って、本発明の範囲は、以下の特許請求の範囲およびその均等物によって規定されるべきであることが意図される。
本発明は、以下の態様としても実現可能である。
［態様１］
表面を検査するための検査システムであって、
複数の時間遅延積分（ＴＤＩ）センサーモジュールを含むモジュラーアレイであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと、
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と
を含む、モジュラーアレイと、
前記表面からの光を受信し、前記光の一部を前記複数のＴＤＩセンサーモジュール上へと導くように構成された光学系と、
前記モジュラーアレイからのデータを受信する画像プロセッサと、
を備える、検査システム。
［態様２］
態様１に記載の検査システムであって、
前記複数のＴＤＩセンサーモジュールに低輝度照明源を分配するための少なくとも１つのライトパイプをさらに含む、検査システム。
［態様３］
態様２に記載の検査システムであって、
前記少なくとも１つのライトパイプからの光を前記複数のＴＤＩセンサーモジュールに対して分割および分配するためのプリズムをさらに含む、検査システム。
［態様４］
態様２に記載の検査システムであって、
前記少なくとも１つのライトパイプからの光を前記複数のＴＤＩセンサーモジュールに対して分割および分配するための鏡をさらに含む、検査システム。
［態様５］
態様１に記載の検査システムであって、
前記少なくとも１つのライトパイプからの光を前記複数のＴＤＩセンサーモジュールに均等に分配するための複数のライトパイプをさらに含む、検査システム。
［態様６］
態様１に記載の検査システムであって、
第１の列のＴＤＩセンサーモジュールは、第２の列のＴＤＩセンサーモジュールからオフセットしている、検査システム。
［態様７］
態様６に記載の検査システムであって、
前記オフセットは、ＴＤＩ走査方向に対して横方向である、検査システム。
［態様８］
態様６に記載の検査システムであって、
前記オフセットはＴＤＩ走査方向である、検査システム。
［態様９］
態様１に記載の検査システムであって、
前記複数の局所回路のうち少なくとも１つが、エイリアシング効果を低下させるよう、前記ＴＤＩセンサーと関連付けられたクロックを制御する、検査システム。
［態様１０］
態様１に記載の検査システムであって、
前記複数のＴＤＩセンサーモジュールは同一である、検査システム。
［態様１１］
態様１に記載の検査システムであって、
前記複数のＴＤＩセンサーモジュールは、異なる積分段を有する少なくとも２つのＴＤＩセンサーを含む、検査システム。
［態様１２］
態様１に記載の検査システムであって、
前記複数のＴＤＩセンサーモジュールは、ＴＤＩ走査方向において整列される、検査システム。
［態様１３］
態様１に記載の検査システムであって、
前記複数のＴＤＩセンサーモジュールは、同一検査領域を取り込む、検査システム。
［態様１４］
態様１に記載の検査システムであって、
第１の組の前記複数のＴＤＩセンサーモジュールはＴＤＩ走査方向において整列され、第２の組の前記複数のＴＤＩセンサーモジュールは前記ＴＤＩ走査方向において整列され、前記第１の組のＴＤＩセンサーモジュールおよび前記第２の組のＴＤＩセンサーモジュールは、異なる検査領域を取り込む、検査システム。
［態様１５］
態様１に記載の検査システムであって、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取付および連結を行うためのプリント基板（ＰＣＢ）をさらに含む、検査システム。
［態様１６］
態様１５に記載の検査システムであって、
前記モジュラーアレイはデータトランシーバーをさらに含み、前記データトランシーバーは、前記ＴＤＩセンサーおよび前記複数の局所回路から反対側において前記ＰＣＢ上に取り付けられ、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、検査システム。
［態様１７］
態様１６に記載の検査システムであって、
前記少なくとも１つの処理回路はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）である、検査システム。
［態様１８］
態様１５に記載の検査システムであって、
前記モジュラーアレイはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）をさらに含み、前記フィールドプログラマブルゲートアレイ（ＦＰＧＡ）は、前記複数の局所回路のうち少なくとも１つからのデジタル化信号を受信し、前記ＦＰＧＡは前記ＰＣＢ上に取り付けられる、検査システム。
［態様１９］
態様１８に記載の検査システムであって、
前記モジュラーアレイは、前記ＴＤＩセンサーから反対側において前記ＰＣＢ上に取り付けられたデータトランシーバーと、前記複数の局所回路と、前記ＦＰＧＡとをさらに含み、前記ＦＰＧＡは前記データトランシーバーに連結される、検査システム。
［態様２０］
態様１に記載の検査システムであって、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含む、検査システム。
［態様２１］
態様２０に記載の検査システムであって、
前記ＴＤＩセンサーおよび前記複数の局所回路は、前記シリコン基板の反対側に形成／取り付けされる、検査システム。
［態様２２］
態様２０に記載の検査システムであって、
前記モジュラーアレイは、前記ＴＤＩセンサーおよび前記複数の局所回路から反対側において前記シリコン基板上に取り付けられたデータトランシーバーをさらに含み、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、検査システム。
［態様２３］
態様２０に記載の検査システムであって、
前記モジュラーアレイはデータトランシーバーをさらに含み、前記データトランシーバーおよび前記複数の局所回路は、前記ＴＤＩセンサーの反対側において前記シリコン基板上に取り付けられ、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、検査システム。
［態様２４］
態様２２に記載の検査システムであって、
前記少なくとも１つの処理回路はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）である、検査システム。
［態様２５］
態様２０に記載の検査システムであって、
前記モジュラーアレイはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）をさらに含み、前記フィールドプログラマブルゲートアレイ（ＦＰＧＡ）は、前記複数の局所回路のうち少なくとも１つからデジタル化信号を受信し、前記ＦＰＧＡは前記シリコン基板上に取り付けられる、検査システム。
［態様２６］
態様２５に記載の検査システムであって、
前記モジュラーアレイは、前記ＴＤＩセンサーの反対側において前記シリコン基板上に取り付けられたデータトランシーバーと、前記複数の局所回路と、前記ＦＰＧＡとを含み、前記ＦＰＧＡは前記データトランシーバーに連結される、検査システム。
［態様２７］
検査システムのためのモジュラーアレイであって、前記モジュラーアレイは、
複数の時間遅延積分（ＴＤＩ）センサーモジュールであって、各ＴＤＩセンサーモジュールは、
ＴＤＩセンサーと
前記ＴＤＩセンサーの駆動および処理を行うための複数の局所回路と、
を含む、時間遅延積分（ＴＤＩ）センサーモジュールと、
を含む、モジュラーアレイ。
［態様２８］
態様２７に記載のモジュラーアレイであって、
第１の列のＴＤＩセンサーモジュールは、第２の列のＴＤＩセンサーモジュールからオフセットしている、モジュラーアレイ。
［態様２９］
態様２８に記載のモジュラーアレイであって、
前記オフセットは、ＴＤＩ走査方向に対して横方向である、モジュラーアレイ。
［態様３０］
態様２８に記載のモジュラーアレイであって、
前記オフセットはＴＤＩ走査方向である、モジュラーアレイ。
［態様３１］
態様２７に記載の検査システムであって、
前記複数の局所回路のうち少なくとも１つが、エイリアシング効果を低下させるよう、前記ＴＤＩセンサーと関連付けられたクロックを制御する、検査システム。
［態様３２］
態様２７に記載のモジュラーアレイであって、
前記複数のＴＤＩセンサーモジュールは同一である、モジュラーアレイ。
［態様３３］
態様２７に記載のモジュラーアレイであって、
前記複数のＴＤＩセンサーモジュールは、異なる積分段を有する少なくとも２つのＴＤＩセンサーを含む、モジュラーアレイ。
［態様３４］
態様２７に記載のモジュラーアレイであって、
前記複数のＴＤＩセンサーモジュールは、ＴＤＩ走査方向において整列される、モジュラーアレイ。
［態様３５］
態様２７に記載のモジュラーアレイであって、
前記複数のＴＤＩセンサーモジュールは、同一検査領域を取り込む、モジュラーアレイ。
［態様３６］
態様２７に記載のモジュラーアレイであって、
第１の組の前記複数のＴＤＩセンサーモジュールはＴＤＩ走査方向において整列され、第２の組の前記複数のＴＤＩセンサーモジュールは前記ＴＤＩ走査方向において整列され、前記第１の組のＴＤＩセンサーモジュールおよび前記第２の組のＴＤＩセンサーモジュールは、異なる検査領域を取り込む、モジュラーアレイ。
［態様３７］
態様２７に記載のモジュラーアレイであって、
前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結のためのプリント基板（ＰＣＢ）をさらに含む、モジュラーアレイ。
［態様３８］
態様３７に記載のモジュラーアレイであって、
前記ＴＤＩセンサーおよび前記複数の局所回路から反対側において前記ＰＣＢに取り付けられたデータトランシーバーをさらに含み、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、モジュラーアレイ。
［態様３９］
態様３８に記載のモジュラーアレイであって、
前記少なくとも１つの処理回路はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）である、モジュラーアレイ。
［態様４０］
態様３７に記載のモジュラーアレイであって、
フィールドプログラマブルゲートアレイ（ＦＰＧＡ）をさらに含み、前記フィールドプログラマブルゲートアレイ（ＦＰＧＡ）は、前記複数の局所回路のうち少なくとも１つからデジタル化信号を受信し、前記ＦＰＧＡは前記ＰＣＢ上に取り付けられる、モジュラーアレイ。
［態様４１］
態様４０に記載のモジュラーアレイであって、
前記ＴＤＩセンサーから反対側において前記ＰＣＢ上に取り付けられたデータトランシーバーと、前記複数の局所回路と、前記ＦＰＧＡとをさらに含み、前記ＦＰＧＡは前記データトランシーバーに連結される、モジュラーアレイ。
［態様４２］
態様２７に記載のモジュラーアレイであって、
前記ＴＤＩセンサーおよび前記複数の局所回路の取り付けおよび連結を行うためのシリコン基板をさらに含む、モジュラーアレイ。
［態様４３］
態様４２に記載の検査システムであって、
前記ＴＤＩセンサーおよび前記複数の局所回路は、前記シリコン基板の反対側に形成／取り付けされる、検査システム。
［態様４４］
態様４２に記載のモジュラーアレイであって、
前記ＴＤＩセンサーおよび前記複数の局所回路から反対側において前記シリコン基板上に取り付けられたデータトランシーバーをさらに含み、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、モジュラーアレイ。
［態様４５］
態様４２に記載の検査システムであって、
前記モジュラーアレイはデータトランシーバーをさらに含み、前記データトランシーバーおよび前記複数の局所回路は、前記ＴＤＩセンサーの反対側において前記シリコン基板上に取り付けられ、前記複数の局所回路のうち少なくとも１つの処理回路が前記データトランシーバーに連結される、検査システム。
［態様４６］
態様４４に記載のモジュラーアレイであって、
前記少なくとも１つの処理回路はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）である、モジュラーアレイ。
［態様４７］
態様４２に記載のモジュラーアレイであって、
前記複数の局所回路のうち少なくとも１つからデジタル化信号を受信するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）をさらに含み、前記ＦＰＧＡは前記シリコン基板に取り付けられる、モジュラーアレイ。
［態様４８］
態様４７に記載のモジュラーアレイであって、
前記ＴＤＩセンサーの反対側において前記シリコン基板上に取り付けられたデータトランシーバと、前記複数の局所回路と、前記ＦＰＧＡとをさらに含み、前記ＦＰＧＡは前記データトランシーバーに連結される、モジュラーアレイ。
［態様４９］
検査システムのためのモジュラーアレイを形成する方法であって、
複数の時間遅延積分（ＴＤＩ）センサーを形成するステップと、
前記複数のＴＤＩセンサーからのデータを駆動および処理するための複数の回路を形成するステップであって、各ＴＤＩセンサーは、前記ＴＤＩセンサーの近隣において局所的に配置された１組の独自の前記複数の回路を有する、ステップと、
を含む、方法。
【外国語明細書】
2020017969000001.pdf
2020017969000002.pdf
2020017969000003.pdf
2020017969000004.pdf