(57)【要約】【課題】出力信号の乱れを低減する技術を提供する。【解決手段】電流検出器１００は、被検出電流ＩＰの導通により発生する磁界を収束させる磁性体コア１０４と、磁性体コア１０４に収束した磁界強度に応じた検出信号を出力するホール素子１０８と、ホール素子１０８からの検出信号に基づいて二次巻線１１８にフィードバック電流を印加し、磁気平衡させるフィードバック回路１１６と、フィードバック回路１１６に対する直流電源１２２の供給経路（±）と二次巻線１１８へのフィードバック電流の印加経路とを容量素子Ｃ１，Ｃ２を介して結合させる結合回路１２４とを備える。【選択図】図１
2020034470.tif 000002
【特許請求の範囲】
【請求項１】
被検出電流の導通により発生する磁界を収束させる磁性体コアと、
前記磁性体コアに収束した磁界強度に応じた検出信号を出力する磁気検出素子と、
前記磁気検出素子からの検出信号に基づいて前記磁性体コアに設けられた巻線にフィードバック電流を印加し、被検出電流の導通により発生する磁界と逆方向の磁界を発生させて平衡させる磁気平衡回路と、
前記磁気平衡回路に対する電源の供給経路と前記巻線へのフィードバック電流の印加経路とを容量素子を介して結合させる結合回路と
を備えた電流検出器。
【請求項２】
請求項１に記載の電流検出器において、
前記結合回路は、
被検出電流が導通する一次導体と前記巻線に印加されたフィードバック電流の出力導体との間に存在する容量よりも大きい容量素子を有することを特徴とする電流検出器。
【請求項３】
請求項１又は２に記載の電流検出器において、
前記結合回路は、
被検出電流が導通する一次導体と前記巻線に印加されたフィードバック電流の出力導体との間の絶縁距離に基づいて決定される大きさの容量素子を有することを特徴とを特徴とする電流検出器。
【請求項４】
請求項１から３のいずれかに記載の電流検出器において、
前記結合回路は、
被検出電流の高周波成分に起因して前記巻線に生じたノイズ成分の出力先を前記供給経路に誘導することを特徴とする電流検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気平衡式の電流検出器に関する。
【背景技術】
【０００２】
この種の電流検出器は、磁性体コアに設けたフィードバックコイルで逆方向の磁界を発生させ、被検出電流の導通により発生する磁界がキャンセルされる大きさのフィードバック電流を用いて出力信号を得ている（例えば、特許文献１参照。）。特にこの先行技術は、磁気検出素子からの検出信号を増幅するデジタル増幅器を備えているが、デジタル増幅器に設けられた出力フィルタをフィードバックコイルと兼用することで、機器全体として小型化を実現している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−２２８４１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の先行技術に見られる電流検出器の小型化は、低価格化や低発熱化を可能とするだけでなく、機器の配置自由度を高めることから、望ましい技術開発の方向を指向しているといえる。
【０００５】
しかし、その一方で電流検出器の内部に目を向けてみると、小型化に伴う絶縁距離の確保がある程度制約され、各所に別の影響が現れてきていることも否めない。本発明は、その一例が被検出電流の急峻な変化に伴う出力信号の乱れとして現れていることに着目してなされたものである。
【０００６】
すなわち本発明は、出力信号の乱れを低減する技術を提供するものである。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明は以下の解決手段を採用する。
【０００８】
本発明の電流検出器は、磁気平衡回路に対する電源の供給経路と巻線（フィードバックコイル）への電流印加経路とを、容量素子を介して結合させたものである。
本発明が着目した出力信号の乱れは、例えば被検出電流の高速スイッチング（急峻な変化）に伴う高周波成分がノイズとなり、出力電流に悪影響を及ぼすことで生じるものと考えられる。通常、被検出電流が高速スイッチングすることは頻繁にあり、それだけで出力信号に直接影響が現れることは考え難いが、本発明の発明者は、電流検出器内部で両者に容量結合が発生していることに着目した。
【０００９】
すなわち、電流検出器は通常、例えば樹脂ケース内に磁性体コアを収容し、これに磁気検出素子やフィードバック用の巻線をセットし、また、磁気平衡回路その他の制御ＩＣ、ドライバ回路等を含めた電子部品をパッケージして樹脂ケース内を充填材により樹脂封止している。このとき、機器内部では被検出電流が導通する一次導体と磁性体コアその他の電子部品とは必要な距離を置いて絶縁されているが、それ故に、これらが寄生容量を持つことは避けられない。このため、上記の高周波ノイズ成分が寄生容量を通じて出力信号に介入し、悪影響となって現れるのである。
【００１０】
本発明の発明者は、そのような高周波ノイズ成分が寄生容量を通じて影響するのであれば、これを別の容量素子で出力信号とは別の経路に対して能動的に逃がしてやることにより、悪影響の発生を低減することに考え至ったものである。
【００１１】
本発明の電流検出器が備える結合回路は、まさに上記の考え方に基づいて機能する。結合回路は、被検出電流の高速スイッチング時に発生し得るノイズ成分を電源の供給経路に逃がすことで、フィードバック電流の印加経路ひいては出力信号に悪影響が生じるのを最大限抑えることができる。
【００１２】
本発明における結合回路の考え方は複数の観点を含む。
（１）第１は、被検出電流が導通する一次導体と巻線に印加されたフィードバック電流の出力導体（センサ出力段）との間に存在する容量よりも大きい容量素子を結合回路が有するものである。
（２）第２は、被検出電流が導通する一次導体と巻線に印加されたフィードバック電流の出力導体（センサ出力段）との間の絶縁距離に基づいて決定される大きさの容量素子を結合回路が有するものである。
【００１３】
上記（１）及び（２）いずれの場合においても、結合回路において能動的に配置した容量素子が寄生容量を分圧し、被検出電流の高周波成分に起因して巻線に生じたノイズ成分の出力先を供給経路に誘導することができる。
【発明の効果】
【００１４】
本発明によれば、出力信号の乱れを低減することができる。
【図面の簡単な説明】
【００１５】
【図１】一実施形態の電流検出器の構成を概略的に示す斜視図である。
【図２】比較例１の電流検出器の構成を示す図である。
【図３】比較例２の電流検出器の構成を示す図である。
【図４】比較例１の電流検出器の特性を具体的に検証した結果を示した図である。
【図５】比較例２の電流検出器の特性を具体的に検証した結果を示した図である。
【図６】一実施形態の電流検出器の特性を具体的に検証した結果を示した図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について図面を参照しながら説明する。
【００１７】
図１は、一実施形態の電流検出器１００の構成を示す概略図である。以下、電流検出器１００の構成について説明する。
【００１８】
〔磁性体コア及び一次導体〕
電流検出器１００は、例えば樹脂ケース１０２を備えており、この樹脂ケース１０２内に磁性体コア１０４を収容している。図１では模式的（二点鎖線）に示されているが、磁性体コア１０４は、好適には角リング形状、円環形状等をなし、その内側（リングの内周）には電流導通部（空間）が形成されている。したがって、この電流導通部の内側にバスバー等の一次導体１０６が貫通して配置されることになる。なお、一次導体１０６には被検出電流ＩＰが導通される。
【００１９】
このように、電流検出器１００は一次導体１０６を通る電流を検出対象とするものであり、磁性体コア１０４は、一次導体１０６に被検出電流ＩＰが流れる際に発生する磁界の周回方向に沿って環状に配置されている。なお、被検出電流ＩＰが比較的低い水準（微弱電流）である場合、一次導体１０６を磁性体コア１０４に巻き付けてもよい。
【００２０】
〔磁気検出素子〕
電流検出器１００は、磁気検出用素子の一例としてホール素子１０８（ＭＲ素子、ＭＩ素子でもよい）を備えている。上記のように磁性体コア１０４はリング形状をなしており、その途中を部分的に切り欠くことでエアギャップが形成されている。ホール素子１０８は、エアギャップ内に挿入した状態で磁性体コア１０４に取り付けられている。ホール素子１０８は、エアギャップに発生する磁界の強さ（磁束）に応じた電圧信号（ホール電圧）を出力する。
【００２１】
〔専用回路〕
また電流検出器１００は、ドライバＩＣ１１０を備えている。このドライバＩＣ１１０は、例えば本実施形態のようなサーボタイプの電流検出器１００向けに構成を最適化し、内部に専用設計の回路をパッケージした電子部品（ディスクリート製品）である。ドライバＩＣ１１０には、電源回路（Ｖｃｃ）１１２から駆動電圧（例えば＋５Ｖ）が供給される他、ホール素子１０８から出力される電圧信号が入力されている。またドライバＩＣ１１０は、ホール素子１０８に駆動電力を分配して供給したり、その極性を入れ替えたりする。
【００２２】
〔磁気平衡回路〕
上述したように、本実施形態の電流検出器１００はサーボタイプであり、そのためフィードバック回路１１６（磁気平衡回路）としての構成要素を備えている。フィードバック回路１１６は、例えば上記のドライバＩＣ１１０に接続された差動増幅器１１４を有する他、スイッチング素子（図中符号省略）や磁性体コア１０４に巻かれた二次巻線１１８を有している。図１では模式的に示されているが、二次巻線１１８は、例えば磁性体コア１０４の外周に巻かれた状態で形成されている。フィードバック回路１１６は、ホール素子１０８からの電圧信号に基づいてスイッチング素子を駆動し、二次巻線１１８に印加するフィードバック電流を生成する。二次巻線１１８は、フィードバック電流が印加（供給）されることで、被検出電流ＩＰにより発生する磁界を打ち消す方向への逆磁界を発生させて磁性体コア１０４の内部磁界を平衡させる。
【００２３】
〔出力電圧Ｖｏｕｔ〕
電流検出器１００は、二次巻線１１８のフィードバック電流を外部出力する。出力電流は、例えば外部の検出抵抗１２０で出力電圧Ｖｏｕｔに変換される。なお、電流検出器１００に検出抵抗１２０が内蔵されていてもよい。
【００２４】
〔電源供給経路〕
電流検出器１００は、例えば外部の直流電源１２２に接続して作動させることができる。直流電源１２２は、上記のフィードバック回路１１６で生成するフィードバック電流の供給源（Ｖｃｃ（＋）及びＶｃｃ（−））となる。また、直流電源１２２は例えば±２４Ｖの電圧である。なお、電流検出器１００に直流電源１２２が内蔵されていてもよい。
【００２５】
また、電流検出器１００にはその他にも各種の回路素子や保護素子（抵抗、ダイオード、ツェナーダイオード等）が内蔵されているが、これらについて説明は省略する。
【００２６】
〔結合回路〕
ここで、本実施形態の電流検出器１００は、結合回路１２４を備えている。結合回路１２４は、２つの容量素子Ｃ１，Ｃ２を含むものであり、これら容量素子Ｃ１，Ｃ２を介して二次巻線１１８をフィードバック回路１１６に対する直流電源１２２から電源供給経路に結合させている。容量素子Ｃ１，Ｃ２は、一方の容量素子Ｃ１が直流電源１２２のプラス（Ｖｃｃ（＋２４Ｖ））側、他方の容量素子Ｃ２がマイナス側（Ｖｃｃ（−２４Ｖ））側の供給経路にそれぞれ接続されている。このような結合回路１２４は、容量素子Ｃ１，Ｃ２として例えばチップコンデンサを図示しない回路基板上に実装して実現することができ、配線パターンの製作を含めて製造コストを極めて低く抑えることができる。
【００２７】
〔寄生容量〕
電流検出器１００の構造上、樹脂ケース１０２内が充填材（例えばＰＵ等）により樹脂封止されていることで、一次導体１０６と二次巻線１１８との間には寄生容量Ｃｓ（浮遊容量）が存在することになる。この寄生容量Ｃｓは一次導体１０６と二次巻線１１８とを容量結合させる方向に作用するため、例えば被検出電流ＩＰに急峻な変化（高速スイッチング）が生じると、その際の高周波成分がノイズとして二次巻線１１８に乗り移り、結果として出力電圧Ｖｏｕｔに悪影響を及ぼすことが本発明の発明者により明らかにされた。
【００２８】
これに対する発明者の良策は、上記の結合回路１２４を電流検出器１００に設けることで実現されている。すなわち結合回路１２４は、容量素子Ｃ１，Ｃ２を通じて二次巻線１１８を直流電源１２２からフィードバック回路１１６への電源供給経路（±）に結合させることで、問題となるノイズ成分を二次巻線１１８とは別の所へ能動的に逃がすことができる。これにより、出力電圧Ｖｏｕｔに悪影響が生じるのを防止し、電流検出器１００で得られる検出信号の品質や精度を高く維持することができる。
【００２９】
本実施形態の電流検出器１００による有用性は、以下に挙げる２つの比較例１，２との対比により、さらに明らかとなる。
【００３０】
〔比較例１〕
図２は、比較例１の電流検出器２００の構成を示す図である。比較例１の電流検出器２００は、本実施形態で用いる結合回路１２４の構成を備えていない点が大きく異なる。細かい所では、比較例１では差動増幅器１１４を直流電源１２２のマイナス側には接続していない点が本実施形態と異なっている。その他の構成で本実施形態と共通するものについては図２中に共通の符号を付し、その重複した説明を省略する。
【００３１】
比較例１の電流検出器２００は、特に寄生容量Ｃｓについて何ら対策を設けていない。したがって、発明者により明らかにされた上記の問題が顕著に現れることとなり、出力電圧Ｖｏｕｔはノイズ成分よる悪影響を大きく被る。なお、この点については具体的な検証結果を挙げてさらに後述する。
【００３２】
〔比較例２〕
図３は、比較例２の電流検出器３００の構成を示す図である。比較例２は、一次導体１０６と二次巻線１１８との間に物理的なシールド材３０２（例えば銅板）を介在させるとともに、シールド材３０２を直流電源１２２のマイナス側に接地したものである。この場合、論理的には寄生容量が生じていないと考えることができるものの、現実的には未だ充分な対策となっていない。なお、この点についても具体的な検証結果を挙げてさらに後述する。
【００３３】
〔検証結果〕
図４から図６は、比較例１、比較例２及び本実施形態の各電流検出器１００，２００，３００の特性を具体的に検証した結果を示した図である。以下、それぞれについて説明する。
【００３４】
〔図４：比較例１の検証結果〕
図４中（Ａ）：被検出電流ＩＰの入力波形を示す。ここでは、例えば３つの時刻ｔ１０，ｔ１２，ｔ１３において、被検出電流ＩＰに高速スイッチング（いずれも急峻な変化）が生じている。
図４中（Ｂ）：その結果、何らの対策も施していない比較例１では、一次導体１０６と二次巻線１１８との間の寄生容量Ｃｓを通じて被検出電流ＩＰの高周波成分がフィードバック電流に対するノイズ成分となり、出力電圧Ｖｏｕｔに極端な悪影響を及ぼしていることがわかる（時刻ｔ１０，ｔ１２，ｔ１３）。
【００３５】
〔図５：比較例２の検証結果〕
図５中（Ａ）：ここでも同様に、例えば３つの時刻ｔ２０，ｔ２２，ｔ２３において、被検出電流ＩＰに高速スイッチング（いずれも急峻な変化）が生じている。
図５中（Ｂ）：比較例２は、シールド材３０２を配置することで論理的には対策を施しているものの、実際に検証を行うと、出力電圧Ｖｏｕｔに対するノイズ成分の悪影響を充分には払拭できていないことがわかる。例えば、各時刻ｔ２０，ｔ２２，ｔ２３では出力電圧Ｖｏｕｔの正方向への波形の乱れは抑えられているものの、負方向への乱れは抑えられていない。また、各時刻ｔ２０，ｔ２２，ｔ２３（時刻ｔ２３より後ろは図に現れない）より後の時間帯でも出力電圧Ｖｏｕｔに乱れが現れており、かえって逆効果となっている。
【００３６】
〔図６：本実施形態の検証結果〕
図６中（Ａ）：本実施形態においても、例えば３つの時刻ｔ１，ｔ２，ｔ３において、被検出電流ＩＰに高速スイッチング（いずれも急峻な変化）が生じている。
図６中（Ｂ）：しかしながら、各時刻ｔ１，ｔ２，ｔ３における出力電圧Ｖｏｕｔの変動は他の比較例１及び比較例２よりも大幅に少なく、ノイズ成分の悪影響が最小に抑えられていることがわかる。
【００３７】
〔検証結果総括〕
以上の検証結果をまとめると、以下のものとなる。
（１）本実施形態や比較例１，２等のクローズドループ型電流センサでは、一次導体１０６と二次巻線１１８は樹脂ケース１０２と充填剤を通して、互いに寄生容量Ｃｓで結合された状態にある。そのため、一次導体１０６に高速スイッチング電圧が印加されると、センサ出力段にエラー（誤動作）としてノイズ波形が出力されてしまう（比較例１）。
（２）これを抑制するため、比較例２では、シールド材３０２を一次導体１０６の周りに施し、そのシールド材３０２を直流電源１２２のマイナス側に落とすことで、出力段エラーを抑える手法を取っているが、現実的にはあまりよい結果が得られていない。
（３）比較例２のような手法は、シールド材３０２を銅フレキ板で製作する場合に製品１個あたり数百円のコストが増大すると見込まれる。
（４）本実施形態は、フィードバック電流の印加出力段とインダクタ（二次巻線１１８）の接続部に両電源より接続されたコンデンサ（容量素子Ｃ１，Ｃ２）を接続することで、センサ出力段の誤動作量を低減することが可能である。容量素子Ｃ１，Ｃ２は実装品としてはチップコンデンサ２個のみであるため、非常に低コストで確実な対策を実現することができる。
（５）本実施形態についての検証結果では、比較例１及び比較例２と比べ、およそ５０％の誤動作量低減を確認することができた。
【００３８】
〔容量の設定基準〕
ここで、結合回路１２４における容量素子Ｃ１，Ｃ２の設定について言及する。本実施形態では、例えば以下の指針により容量を設定することができる。
（１）容量素子Ｃ１，Ｃ２は、寄生容量Ｃｓよりも大きい容量に設定するものとする。例えば、寄生容量Ｃｓが数百ｐＦであれば、これより大きい１０００ｐＦの容量を設定する。
（２）容量素子Ｃ１，Ｃ２は、一次導体１０６と二次巻線１１８のセンサ出力段（出力導体）との間の絶縁距離に基づいて設定することができる。
ただし、容量素子Ｃ１，Ｃ２は０．１μＦのような大きいものでは、トランジスタ出力段のドライブ能力が足らなくなり、ステップ応答波形が適切に出力できなくなる。また、容量素子Ｃ１，Ｃ２を二次巻線１１８の巻き終わりに接続してしまうと、二次巻線１１８のＬ成分と容量成分とで発振してしまうので、そのような接続は避ける。
【００３９】
いずれの場合についても、本実施形態の電流検出器１００によれば、結合回路１２４において配置した容量素子Ｃ１，Ｃ２が寄生容量Ｃｓを分圧し、一次導体１０６の高速スイッチングによるノイズ成分を直流電源１２２のプラス側とマイナス側に逃がすことができるので、高周波成分が出力電圧Ｖｏｕｔに及ぼす影響を最小限に抑えることができる。
【００４０】
本発明は上述した実施形態に制約されることなく、種々に変形して実施可能である。例えば、磁性体コア１０４の形状は各実施形態で挙げた四角リング形状や円環状だけでなく、その他の多角形リング形状であってもよいし、楕円形状であってもよい。また磁性体コア１０４は、パーマロイやその他の磁性材料（フェライト、珪素鋼板、鉄−ニッケル合金等）を用いて製作してもよく、磁性体コア１０４にはトロイダル構造や積層構造を採用することができる。
【００４１】
電流検出器１００は消磁回路を有していてもよく、消磁回路１５０は、磁性体コア１０４の残留磁束を消去する（いわゆるヒステリシス除去）ため、上記の二次巻線１１８とは別に巻かれた消磁用コイルを用いてヒステリシス除去することができる。
【００４２】
その他、図示とともに挙げた電流検出器１００やその一部の構造はあくまで好ましい一例であり、基本的な構造に各種の要素を付加し、あるいは一部を置換しても本発明を好適に実施可能であることはいうまでもない。
【符号の説明】
【００４３】
１００    電流検出器
１０４    磁性体コア
１０６    一次導体
１０８    ホール素子
１１６    フィードバック回路
１２４    結合回路
【図１】
2020034470.tif 000003
【図２】
2020034470.tif 000004
【図３】
2020034470.tif 000005
【図４】
2020034470.tif 000006
【図５】
2020034470.tif 000007
【図６】
2020034470.tif 000008