(57)【要約】      （修正有）【課題】表示装置の電力消費を低減することにある。【解決手段】表示装置の電力低減方法は、画素データを処理するための表示論理回路と複数の画素を含む表示パネルとを含む表示装置の電力消費を低減する方法であって、前記複数の画素に対応する前記画素データを受信する段階、記複数の画素の中で前記画素データと同一のデータに対応する連続画素の数がしきい値に到達したか否かを判断する段階、及び前記連続画素の数がしきい値を超えると前記表示論理回路の電力を遮断する段階を含む。【選択図】図３
2020034912.tif 000002
【特許請求の範囲】
【請求項１】
画素データを処理するための表示論理回路と複数の画素を含む表示パネルとを含む表示装置の電力消費を低減する方法であって、
前記複数の画素に対応する前記画素データを受信する段階、
前記複数の画素の中で前記画素データと同一のデータに対応する連続画素の数がしきい値に到達したか否かを判断する段階、及び
前記連続画素の数がしきい値を超えると前記表示論理回路の電力を遮断する段階
を含む表示装置の電力消費低減方法。
【請求項２】
前記しきい値は前記表示論理回路のパイプライン深さに該当する、請求項１に記載の表示装置の電力消費低減方法。
【請求項３】
前記表示論理回路の電力を遮断する段階は、前記表示論理回路にクロック信号が出力されないように前記表示論理回路をクロックゲーティングする段階を含む、請求項１に記載の表示装置の電力消費低減方法。
【請求項４】
前記表示論理回路の電力を遮断する段階以降に、
比較器からのリセット信号を計数器に出力して前記計数器が保有する累計（ｔａｌｌｙ）をリセットする段階、及び
前記累計がリセットされると前記表示論理回路にクロック信号を伝達して前記表示論理回路に電力を供給する段階
をさらに含む、請求項１に記載の表示装置の電力消費低減方法。
【請求項５】
前記表示論理回路の電力を遮断する段階は、前記連続画素の数を累積する計数器から前記連続画素の数が前記しきい値を超えたことを示す計数器出力を出力する段階を含む、請求項１に記載の表示装置の電力消費低減方法。
【請求項６】
前記画素データに対応する現在画素入力値を前記画素データに対応する直前画素入力値と比較した結果を比較器出力として比較器から出力する段階、及び
前記比較器出力により前記連続画素の数を累積する計数器が保有する累計を増加またはリセットする段階
をさらに含む、請求項１に記載の表示装置の電力消費低減方法。
【請求項７】
前記表示論理回路が出力する以前画素出力値を維持する段階、及び
前記表示論理回路の電力が遮断されると前記以前画素出力値を現在画素出力値として出力する段階
をさらに含む、請求項１に記載の表示装置の電力消費低減方法。
【請求項８】
複数の画素を含む表示パネル、
前記複数の画素に対応する画素データを受信する表示論理回路、及び
表示論理バイパス部
を含み、
前記表示論理バイパス部は、
前記複数の画素の中で前記画素データと同一のデータに対応する連続画素の数がしきい値に到達したか否かを判断し、
前記連続画素の数がしきい値を超えると前記表示論理回路の電力を遮断する表示装置。
【請求項９】
前記しきい値は前記表示論理回路のパイプライン深さに該当する、請求項８に記載の表示装置。
【請求項１０】
前記表示論理回路にクロック信号が出力されないように前記表示論理回路をクロックゲーティングすることによって前記表示論理回路の電力を遮断するクロックゲーティングセルをさらに含む、請求項８に記載の表示装置。
【請求項１１】
前記表示論理バイパス部は、
リセット信号を出力する比較器、及び
計数器
を含み、
前記計数器は、
前記連続画素の数に対応する累計（ｔａｌｌｙ）を保有し、
前記リセット信号に応答して累計をリセットし、
前記累計がリセットされると前記クロックゲーティングセルに計数器出力を出力して、前記クロックゲーティングセルが前記表示論理回路に前記クロック信号を伝達するようにすることによって前記表示論理回路に電力を供給する
請求項１０に記載の表示装置。
【請求項１２】
前記表示論理バイパス部は、前記連続画素の数を数え、前記連続画素の数が前記しきい値を超えたことを示す計数器出力を出力して前記表示論理回路の電力を遮断するようにする計数器を含む、請求項８に記載の表示装置。
【請求項１３】
前記表示論理バイパス部は、
前記画素データに対応する現在画素入力値を前記画素データに対応する直前画素入力値と比較した結果を比較器出力として出力する比較器、及び
前記連続画素の数を累積して数え、前記比較器出力により累計を増加またはリセットする計数器
を含む
請求項８に記載の表示装置。
【請求項１４】
前記表示論理回路に接続されたマルチプレクサー、及び
前記マルチプレクサーと接続されており、前記表示論理回路で出力された以前画素出力値を保存する以前出力画素値レジスター
をさらに含み、
前記マルチプレクサーは前記表示論理回路の電力が遮断されると前記以前画素出力値を現在画素出力値として出力する
請求項８に記載の表示装置。
【請求項１５】
画素データを処理するための表示論理回路と複数の画素を含む表示パネルとを含む表示装置に実装され、プロセッサーに電力低減方法を実行させるためのプログラムであって、
前記電力低減方法は、
前記複数の画素に対応する前記画素データを受信する段階、
前記複数の画素の中で前記画素データと同一のデータに対応する連続画素の数がしきい値に到達したか否かを判断する段階、及び
前記連続画素の数がしきい値を超えると前記表示論理回路の電力を遮断する段階
を含むプログラム。
【請求項１６】
前記表示論理回路の電力を遮断する段階は、前記表示論理回路にクロック信号が出力されないように前記表示論理回路をクロックゲーティングする段階を含む、請求項１５に記載のプログラム。
【請求項１７】
前記電力低減方法は、
前記表示論理回路の電力を遮断する段階以降に、
比較器からのリセット信号を計数器に出力して前記計数器が保有する累計（ｔａｌｌｙ）をリセットする段階、及び
前記累計がリセットされると前記表示論理回路にクロック信号を伝達して前記表示論理回路に電力を供給する段階
をさらに含む、請求項１５に記載のプログラム。
【請求項１８】
前記表示論理回路の電力を遮断する段階は、前記連続画素の数を累積する計数器から前記連続画素の数が前記しきい値を超えたことを示す計数器出力を出力する段階を含む、請求項１５に記載のプログラム。
【請求項１９】
前記電力低減方法は、
前記画素データに対応する現在画素入力値を前記画素データに対応する直前画素入力値と比較した結果を比較器出力として比較器から出力する段階、及び
前記比較器出力により前記連続画素の数を累積する計数器が保有する累計を増加またはリセットする段階
をさらに含む、請求項１５に記載のプログラム。
【請求項２０】
前記電力低減方法は、
前記表示論理回路が出力する以前画素出力値を維持する段階、及び
前記表示論理回路の電力が遮断されると前記以前画素出力値を現在画素出力値として出力する段階
をさらに含む、請求項１５に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の電力低減方法に関し、特に表示装置、表示装置の電力低減方法およびこれを実行するためのプログラムに関する。
【０００２】
本出願は、２０１８年８月２８日に米国特許庁に出願した米国特許出願番号第６２／７２３，９０６号を優先権主張し、ここに引用することによってこの出願の全体内容を本願に含む。
【背景技術】
【０００３】
従来の表示装置で画素データ処理のための表示ブロック［例：論理ブロック（ｌｏｇｉｃ  ｂｌｏｃｋ）、パイプライン（ｐｉｐｅｌｉｎｅ）、状態機械（ｓｔａｔｅ  ｍａｃｈｉｎｅ）など］は一般に処理する画素データに対応する視覚内容（ｖｉｓｕａｌ  ｃｏｎｔｅｎｔ）と関係なしに同一量の電力を消費する。これは表示する映像のエントロピー水準と関係なしに真実であろう。
【０００４】
図１は高エントロピー映像（Ｈｉｇｈ  Ｅｎｔｒｏｐｙ  Ｉｍａｇｅ）１１０と低エントロピー映像（Ｌｏｗ  Ｅｎｔｒｏｐｙ  Ｉｍａｇｅ）１２０の例を示す。図２はタイミング内在駆動集積回路（ｔｉｍｉｎｇ  ｅｍｂｅｄｄｅｄ  ｄｒｉｖｅｒ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ：ＤＩＣ）２１０および表示パネル（Ｐａｎｅｌ）２２０を含む表示装置２００のブロック図である。
【０００５】
図１および図２を参照すると、従来の表示装置２００のタイミング内在ＤＩＣ（ＴＥＤ  ＩＣ）２１０は表示論理回路（Ｄｉｓｐｌａｙ  Ｌｏｇｉｃ）２３０を含むことができる。ＴＥＤ  ＤＩＣ２１０は表示装置２００が受信したシリアルデータ（Ｓｅｒｉａｌ  Ｄａｔａ）２４０を表示論理回路２３０が処理する画素データ（Ｐｉｘｅｌ  Ｄａｔａ）２６０に変換するインターフェース（Ｉｎｔｅｒｆａｃｅ）２８０をさらに含むことができる。ＴＥＤ  ＤＩＣ２１０はまた、表示論理回路２３０が処理した画素データ２５０を受信する駆動部２７０をさらに含むことができる。駆動部２７０は処理した画素データ２５０を表示パネル２２０に伝送して表示パネル２２０を駆動することができる。
【０００６】
したがって、ＴＥＤ  ＤＩＣ２１０は入力されたシリアルデータ２４０をインターフェース２８０で受信し、インターフェース２８０はシリアルデータ２４０を画素データ２６０に変換することができる。インターフェース２８０は続いて画素データ２６０を表示論理回路２３０に伝達することができる。表示論理回路２３０は画素データ２６０を処理して、処理された画素データ２５０を生成し、処理された画素データ２５０に基づいて駆動部２７０を制御する。次に、駆動部２７０は表示論理回路２３０の制御により表示パネル２２０に信号（例：データ信号）を伝達する。
【０００７】
上述したとおり、従来の表示装置では、表示する映像の種類と関係なしに、例えば、図１の例で表示パネルに表示される映像が高エントロピー映像１１０でも、低エントロピー映像１２０でも関係なしに動作中には同一量の電力を消費することがある。したがって、受信した画素データの分析に基づいた、表示する映像のエントロピー水準により表示論理回路のエネルギー消費を調節できるシステムの開発が必要である。ここで低エントロピー映像は表示パネルで相対的に多数の画素が（例えば、一映像フレームの間）同一の映像を出力する映像を意味し得る。
【０００８】
本背景技術で説明した内容は、本発明の実施例に対する理解を助けるためのものに過ぎず、本発明を実現する過程で得た技術的な情報を含むことができる。したがって、前述した内容の中には従来技術でない部分がある場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする課題は、表示装置の電力消費を低減することにある。
【課題を解決するための手段】
【００１０】
本発明の一実施例による表示装置の電力低減方法は、画素データを処理するための表示論理回路と複数の画素を含む表示パネルを含む表示装置の電力消費を低減する方法であって、前記複数の画素に対応する前記画素データを受信する段階、前記複数の画素の中で前記画素データと同一のデータに対応する連続画素の数がしきい値に到達したか否かを判断する段階、及び前記連続画素の数がしきい値を超えると前記表示論理回路の電力を遮断する段階を含む。
【００１１】
前記しきい値は前記表示論理回路のパイプライン深さに該当することができる。
【００１２】
前記表示論理回路の電力を遮断する段階は、前記表示論理回路にクロック信号が出力されないように前記表示論理回路をクロックゲーティングする段階を含むことができる。
【００１３】
前記表示装置の電力低減方法は、前記表示論理回路の電力を遮断する段階以降に、比較器からのリセット信号を計数器に出力して前記計数器が保有する累計（ｔａｌｌｙ）をリセットする段階、及び前記累計がリセットされると前記表示論理回路にクロック信号を伝達して前記表示論理回路に電力を供給する段階をさらに含むことができる。
【００１４】
前記表示論理回路の電力を遮断する段階は、前記連続画素の数を累積する計数器から前記連続画素の数が前記しきい値を超えたことを示す計数器出力を出力する段階を含むことができる。
【００１５】
前記表示装置の電力低減方法は、前記画素データに対応する現在画素入力値を前記画素データに対応する直前画素入力値と比較した結果を比較器出力として比較器から出力する段階、及び前記比較器出力により前記連続画素の数を累積する計数器が保有する累計を増加またはリセットする段階をさらに含むことができる。
【００１６】
前記表示論理回路が出力する以前画素出力値を維持する段階、及び前記表示論理回路の電力が遮断されると前記以前画素出力値を現在画素出力値として出力する段階をさらに含むことができる。
【００１７】
本発明の一実施例による表示装置は、複数の画素を含む表示パネル、前記複数の画素に対応する画素データを受信する表示論理回路、及び表示論理バイパス部を含み、前記表示論理バイパス部は、前記複数の画素の中で前記画素データと同一のデータに対応する連続画素の数がしきい値に到達したか否かを判断し、前記連続画素の数がしきい値を超えると前記表示論理回路の電力を遮断する。
【００１８】
前記しきい値は前記表示論理回路のパイプライン深さに該当することができる。
【００１９】
前記表示装置は、前記表示論理回路にクロック信号が出力されないように前記表示論理回路をクロックゲーティングすることによって前記表示論理回路の電力を遮断するクロックゲーティングセルをさらに含むことができる。
【００２０】
前記表示論理バイパス部は、リセット信号を出力する比較器、及び計数器を含み、前記計数器は、前記連続画素の数に対応する累計（ｔａｌｌｙ）を保有し、前記リセット信号に応答して累計をリセットし、前記累計がリセットされると前記クロックゲーティングセルに計数器出力を出力して、前記クロックゲーティングセルが前記表示論理回路に前記クロック信号を伝達するようにすることによって前記表示論理回路に電力を供給することができる。
【００２１】
前記表示論理バイパス部は、前記連続画素の数を数え、前記連続画素の数が前記しきい値を超えたことを示す計数器出力を出力して前記表示論理回路の電力を遮断するようにする計数器を含むことができる。
【００２２】
前記表示論理バイパス部は、前記画素データに対応する現在画素入力値を前記画素データに対応する直前画素入力値と比較した結果を比較器出力として出力する比較器、及び前記連続画素の数を累積して数え、前記比較器出力により累計を増加またはリセットする計数器を含むことができる。
【００２３】
前記表示装置は、前記表示論理回路に接続されたマルチプレクサー、及び前記マルチプレクサーと接続されており、前記表示論理回路で出力された以前画素出力値を保存する以前出力画素値レジスターをさらに含み、前記マルチプレクサーは前記表示論理回路の電力が遮断されると前記以前画素出力値を現在画素出力値として出力することができる。
【００２４】
本発明の一実施例による非一時的コンピュータ読み取り可能媒体（例えば、メモリ）は、画素データを処理するための表示論理回路と複数の画素を含む表示パネルを含む表示装置に実装された非一時的（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ）コンピュータ読み取り可能媒体であって、プロセッサーにより実行されると電力低減方法を遂行するコンピュータコード（例えば、プログラム）を有する。前記電力低減方法は、前記複数の画素に対応する前記画素データを受信する段階、前記複数の画素の中で前記画素データと同一のデータに対応する連続画素の数がしきい値に到達したか否かを判断する段階、及び前記連続画素の数がしきい値を超えると前記表示論理回路の電力を遮断する段階を含む。
【００２５】
前記表示論理回路の電力を遮断する段階は、前記表示論理回路にクロック信号が出力されないように前記表示論理回路をクロックゲーティングする段階を含むことができる。
【００２６】
前記電力低減方法は、前記表示論理回路の電力を遮断する段階以降に、比較器からのリセット信号を計数器に出力して前記計数器が保有する累計（ｔａｌｌｙ）をリセットする段階、そして前記累計がリセットされると前記表示論理回路にクロック信号を伝達して前記表示論理回路に電力を供給する段階をさらに含むことができる。
【００２７】
前記表示論理回路の電力を遮断する段階は、前記連続画素の数を累積する計数器から前記連続画素の数が前記しきい値を超えたことを示す計数器出力を出力する段階を含むことができる。
【００２８】
前記電力低減方法は、前記画素データに対応する現在画素入力値を前記画素データに対応する直前画素入力値と比較した結果を比較器出力として比較器から出力する段階、及び前記比較器出力により前記連続画素の数を累積する計数器が保有する累計を増加またはリセットする段階をさらに含むことができる。
【００２９】
前記電力低減方法は、前記表示論理回路が出力する以前画素出力値を維持する段階、及び前記表示論理回路の電力が遮断されると前記以前画素出力値を現在画素出力値として出力する段階をさらに含むことができる。
【発明の効果】
【００３０】
本発明の実施例による表示論理バイパスシステムは、同一の画素データを有する画素の数がしきい値に該当するのか、つまり、低エントロピー映像であるのかを判断し、しきい値が越えれば表示論理回路をクロックゲーティングすることによって表示論理回路の電力を遮断し、表示論理回路が最近出力した画素データを継続して出力することによって表示論理回路が消費する電力を低減することができる。
【図面の簡単な説明】
【００３１】
【図１】高エントロピー映像と低エントロピー映像の例を示す図である。
【図２】タイミング内在駆動集積回路（ｔｉｍｉｎｇ  ｅｍｂｅｄｄｅｄ  ｄｒｉｖｅｒ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）および表示パネルを含む表示装置のブロック図である。
【図３】本発明の一実施例による表示論理回路および表示論理バイパスシステムのブロック図である。
【図４】本発明の一実施例による図３の表示論理バイパスシステムで発生する信号を示すタイミング図である。
【発明を実施するための形態】
【００３２】
前述したとおり、従来の表示装置の表示論理回路は、処理する内容に関係なしに同一量の電力を消費することがある。しかし、映像の重複度（ｒｅｄｕｎｄａｎｃｙ）が相対的に高ければ（つまり、映像が低エントロピー映像であれば）、表示論理回路が消費する電力量を低減することができる方法を提示することが適切である。したがって、本発明の実施例では単なる（低エントロピー）映像に対して表示論理回路をクロックゲーティング（ｃｌｏｃｋ−ｇａｔｉｎｇ）し、表示論理回路が消費する電力を低減することによってデータ処理電力を低めることができる表示論理バイパスシステムを提示する。つまり、表示パネルが表示する映像の重複度が相対的に高ければ本発明の実施例では表示論理回路の論理パイプライン電力をこれに比例して消費させることができる。
【００３３】
例えば、映像を表示する画素に対応する、表示処理のパイプラインに入力される画素データを検査してエントロピー水準を決定することができる。連続する画素に対応する画素データが反復的であれば（例えば、同一の色と同一の光強さを表示する連続する画素によって、連続する画素のデータが数回反復されることによってパイプラインのメモリが完全に同一の水準になれば、言い換えるとパイプライン内のメモリが他の画素に依存しなければ）、連続する画素データも同一のものに決定することができる。
【００３４】
したがって、低エントロピー映像を表示するとき、すべての状態が同一のインパルスシークエンス（ｓｅｑｕｅｎｃｅ  ｏｆ  ｉｄｅｎｔｉｃａｌ  ｉｍｐｕｌｓｅｓ）に決定されるため、そのパイプラインやそのステートマシン（ｓａｔａｔｅ  ｍａｃｈｉｎｅ）には本質的に何も起こらない。同一のインパルスシークエンスがしきい値の長さ（ｔｈｒｅｓｈｏｌｄ  ｌｅｎｇｔｈ）を有していると判断すれば、表示論理回路は電力を低め、以前出力画素値が単に維持されながら反復される。したがって、本発明の実施例は、表示論理回路に対するシリアルデータ入力に基づいたクロックゲーティング方法を提示し、シリアルデータ入力に変化がなければ電力を顕著に低減することができる。
【００３５】
後述するように、表示処理の例としてはハイダイナミックレンジ（ｈｉｇｈ  ｄｙｎａｍｉｃ  ｒａｎｇｅ：ＨＤＲ）処理、ペンタイル変換（Ｐｅｎｔｉｌｅ  ｃｏｎｖｅｒｓｉｏｎ）、その他の種類のイメージ処理方法が挙げられる。
【００３６】
図３は本発明の一実施例による表示論理回路（Ｄｉｓｐｌａｙ  Ｌｏｇｉｃ）３３０および表示論理バイパスシステム（Ｄｉｓｐｌａｙ  Ｌｏｇｉｃ  Ｂｙｐａｓｓ  Ｄｉａｇｒａｍ）３３５のブロック図３００である。
【００３７】
図３を参照すると、本実施例によるシステムは図２の表示装置２００のように、ＴＥＤ  ＩＣの上に実現可能な表示論理回路３３０を含む。しかし、本実施例によるシステムは表示論理回路３３０が消費する電力を低減するための表示論理バイパスシステム３３５をさらに含む。
【００３８】
本実施例によれば、表示論理回路３３０および表示論理バイパスシステム３３５は共に画素データ（「ｐｉｘｅｌ  ｉｎ」）３６０を受信する。例えば、画素データ３６０は、図２でインターフェース２８０から表示論理回路２３０に伝送される画素データ２６０に該当してもよい。画素データ３６０は外部から供給される。
【００３９】
表示論理回路３３０（論理ブロック、パイプライン、ステートマシン）はパイプライン深さ（ｐｉｐｅｌｉｎｅ  ｄｅｐｔｈ）（メモリ）がＮ（例：Ｎ画素値、Ｎは整数）でありうる。また、表示論理回路３３０の表示論理画素値出力（ｄｉｓｐｌａｙ  ｌｏｇｉｃ  ｐｉｘｅｌ  ｖａｌｕｅ  ｏｕｔｐｕｔ）３５０は、厳密には入力画素データ３６０の関数でありうる。つまり、画素データ３６０の画素入力値が同一であれば、これと相応するように同一の表示論理画素値出力３５０が生成され得る。
【００４０】
表示論理バイパスシステム３３５は、以前画素入力値（ｐｒｅｖｉｏｕｓ  ｐｉｘｅｌ  ｉｎｐｕｔ  ｖａｌｕｅ）（例：最後、または最近入力された画素値）３６０ｂを保存する以前画素値入力レジスター（ｐｒｅｖｉｏｕｓ  ｐｉｘｅｌ  ｖａｌｕｅ  ｉｎｐｕｔ  ｒｅｇｉｓｔｅｒ）（例：直前に入力された画素値を保存するレジスター）３１０を含む。
【００４１】
表示論理バイパスシステム３３５はまた、以前画素値入力レジスター３１０と接続された比較器（ｃｏｍｐａｒａｔｏｒ）３２０を含む。比較器３２０は入力画素データ３６０を受信し、以前画素値入力レジスター３１０から出力された以前画素入力値３６０ｂを受信する。比較器３２０は画素データ３６０の現在画素入力値（ｃｕｒｒｅｎｔ  ｐｉｘｅｌ  ｉｎｐｕｔ  ｖａｌｕｅ）（例：入力された最後の画素値に続いて入力される現在画素値）３６０ａを以前画素値入力レジスター３１０が保存し、比較器３２０に出力した以前画素入力値３６０ｂと比較することができる。
【００４２】
比較器３２０は画素データ３６０の現在画素入力値３６０ａと画素データ３６０の以前画素入力値３６０ｂが同一であるのかを判断することができる。現在画素入力値３６０ａと以前画素入力値３６０ｂが同一であれば、比較器３２０は該当する値［例：「１」または高論理信号（ｈｉｇｈ  ｌｏｇｉｃ  ｓｉｇｎａｌ）］を有する比較器出力３２５を出力することができる。これとは反対に、現在画素入力値３６０ａと以前画素入力値３６０ｂが互いに異なれば、比較器３２０は他の値［例：「０」または低論理信号（ｌｏｗ  ｌｏｇｉｃ  ｓｉｇｎａｌ）］を比較器出力３２５として出力することができる。
【００４３】
表示論理バイパスシステム３３５はまた、計数器（ｃｏｕｎｔｅｒ）３４０を含む。計数器３４０は比較器３２０と接続されてもよく、比較器３２０が出力した比較器出力３２５を受信することができる。
【００４４】
計数器３４０が比較器３２０から「１」を受信すれば、計数器３４０が維持する累計（ｔａｌｌｙ、ｃｏｕｎｔ）が１増加することができる。つまり、計数器３４０は画素データ３６０の同一の連続入力画素値を継続して累積することができる。これとは反対に、計数器３４０が比較器３２０から「０」を受信すれば、計数器３４０が維持する累計は０にリセットされることができる。つまり、計数器３４０は連続入力画素値［例：現在画素入力値３６０ａと以前画素入力値３６０ｂ］が同一でなければ、リセット動作を行うことができる。
【００４５】
計数器３４０は計数器出力（ｃｏｕｎｔｅｒ  ｏｕｔｐｕｔ）３４５を出力することができる。計数器３４０からの計数器出力３４５は、連続する同一の入力画素データ３６０の累計に該当する。例えば、画素データ３６０の連続する同一の画素入力の累計がしきい値に到達するか、またはしきい値を越えれば計数器３４０が「１」または高論理値を出力することができ、連続する同一の入力画素データ３６０の累計がしきい値の下であれば計数器３４０が「０」または低論理値を出力することができる。しきい値は表示論理回路３３０のパイプライン深さ（メモリ）Ｎに該当するか、またはＮと同一でありうる。
【００４６】
表示論理バイパスシステム３３５はまた、マルチプレクサー（ｍｕｌｔｉｐｌｅｘｅｒ）３８０を含むことができる。マルチプレクサー３８０は計数器３４０と接続されてもよい。マルチプレクサー３８０は計数器３４０から計数器出力３４５を受信することができる。
【００４７】
マルチプレクサー３８０は表示論理回路３３０から表示論理画素値出力（Ｄｉｓｐｌａｙ  Ｌｏｇｉｃ  ｐｉｘｅｌ  ｏｕｔ）３５０を受信することができ、以前出力画素値（ｐｒｅｖｉｏｕｓｌｙ  ｏｕｔｐｕｔ  ｐｉｘｅｌ  ｖａｌｕｅ）３５０ｂを受信することができ、これについては次に詳細に説明する。
【００４８】
表示論理バイパスシステム３３５はまた、以前出力画素値レジスター（ｐｒｅｖｉｏｕｓｌｙ  ｏｕｔｐｕｔ  ｐｉｘｅｌ  ｖａｌｕｅ  ｒｅｇｉｓｔｅｒ）３８５を含むことができる。以前出力画素値レジスター３８５はマルチプレクサー３８０と接続されてもよい。以前出力画素値レジスター３８５はマルチプレクサー３８０からマルチプレクサー出力である現在出力画素値（ｃｕｒｒｅｎｔｌｙ  ｏｕｔｐｕｔ  ｐｉｘｅｌ  ｖａｌｕｅ）３５０ａを受信することができる。以前出力画素値レジスター３８５は以前出力画素値３５０ｂをマルチプレクサー３８０に出力することができる。以前出力画素値レジスター３８５は以前出力画素値３５０ｂを駆動部［例：図２の駆動部２７０］に出力することができる。したがって、駆動部は以前出力画素値３５０ｂを用いてこれに接続された表示パネル［例：図２の表示パネル２２０］を駆動する方式を決定することができる。
【００４９】
現在出力画素値３５０ａはマルチプレクサー３８０が表示論理回路３３０から受信した表示論理画素値出力３５０または以前出力画素値３５０ｂに該当することができ、これについては次により詳細に説明する。
【００５０】
表示論理バイパスシステム３３５はクロックゲーティングセル（ｃｌｏｃｋ−ｇａｔｉｎｇ  ｃｅｌｌ）３７０をさらに含むことができる。クロックゲーティングセル３７０は計数器３４０とも接続されてもよく、表示論理回路３３０とも接続されてもよい。クロックゲーティングセル３７０はクロックゲーティングのために設計された論理ブロックでありうる。したがって、クロックゲーティングセル３７０は出力クロックにグリッチ（ｇｌｉｔｃｈ）を誘発せずにクロックをゲーティングすることができる。したがって、クロックゲーティングセル３７０の入力はクロックゲーティングセル３７０の論理回路により解釈される限り、ここで説明する極性（ｐｏｌａｒｉｔｙ）に限定されない。
【００５１】
クロックゲーティングセル３７０はクロック信号［例：外部供給クロック信号（Ｃｌｋ）］３９０を受信することができる。クロックゲーティングセル３７０はクロック信号３９０をクロックゲーティングセル出力（ｃｌｏｃｋ−ｇａｔｉｎｇ  ｃｅｌｌ  ｏｕｔｐｕｔ）３７５として表示論理回路３３０に選択的に出力することができる。つまり、クロックゲーティングセル３７０は受信したクロック信号３９０を選択的に表示論理回路３３０に渡して表示論理回路３３０が動作可能にすることができる。
【００５２】
クロックゲーティングセル３７０は計数器３４０から計数器出力３４５を受信することができる。計数器出力３４５が０であれば（例：同一のデータに対応する連続画素の累計がしきい値の下であれば）、クロックゲーティングセル３７０はクロック信号３９０をクロックゲーティングセル出力３７５として表示論理回路３３０に伝達することができる。計数器出力３４５が１であれば（例：累計がしきい値以上であれば）、クロックゲーティングセル３７０はクロック信号３９０が表示論理回路３３０に到達することを防ぐことができる。
【００５３】
したがって、クロックゲーティングセル３７０からクロックゲーティングセル出力３７５を受信することができず、これによってクロック信号３９０を受けることができなければ、表示論理回路３３０は電力を低めることができ、電力が低い状態で新しい表示論理画素値出力３５０を生成しないことができる。
【００５４】
前述したように、マルチプレクサー３８０は以前出力画素値レジスター３８５から以前出力画素値３５０ｂを受信することができる。計数器出力３４５が１であれば（例：同一の画素データを有する連続画素の数が表示論理回路３３０のパイプライン深さを超えて累計がしきい値以上であれば）、マルチプレクサー３８０は以前出力画素値３５０ｂを現在出力画素値３５０ａとして維持して出力することができる。これとは反対に、計数器出力３４５が０であれば（例：計数器３４０が保有した累計がしきい値の下であれば）、マルチプレクサー３８０は表示論理画素値出力３５０を現在出力画素値３５０ａとして出力することができる。
【００５５】
したがって、表示論理バイパスシステム３３５は以前画素値入力レジスター３１０、比較器３２０および計数器３４０を用いて表示論理回路３３０に対する最後のＮ個の入力画素データ３６０（画素）を比較することができる。計数器３４０が保有した累計が表示論理回路３３０のパイプライン深さ（メモリ）Ｎより大きければ（例：しきい値に到達するか、しきい値を越えれば）、計数器３４０はクロックゲーティングセル３７０が表示論理回路３３０にクロック信号３９０を与えないようにすることによって表示論理回路３３０が電力を低減するようにでき、マルチプレクサー３８０が表示論理回路３３０から以前に出力された以前出力画素値３５０ｂを表示論理画素値出力３５０として維持するようにすることができる。（表示論理回路３３０の電力が低減することができ、表示論理回路３３０から表示論理画素値出力３５０を受信することができないため）マルチプレクサー３８０は以前出力画素値レジスター３８５が有している以前出力画素値３５０ｂを現在出力画素値３５０ａとして伝送することができる。
【００５６】
つまり、（比較器３２０と計数器３４０が）画素データ３６０の最後のＮ入力画素値が全て同一のものと判断すれば、表示論理バイパスシステム３３５はクロックゲーティングセル３７０を用いてクロック信号３９０をゲーティングすることができ、マルチプレクサー３８０で表示論理画素値出力３５０を維持し、維持した表示論理画素値出力３５０を（例えば図２の駆動部２７０に）継続して出力することができる。続いて画素データ３６０の現在画素入力値３６０ａが以前画素入力値３６０ｂの最後のセットと合わなければ直ちに表示論理バイパスシステム３３５はクロック信号３９０をクロックゲーティングセル出力３７５として表示論理回路３３０に再び伝達し始めることができる。
【００５７】
図４は本発明の一実施例による図３の表示論理バイパスシステム３３５で発生する信号を示すタイミング図である。
【００５８】
図４はクロック信号３９０の１０クロック周期を示している。本実施例では、説明の便宜のために表示論理回路３３０のパイプライン深さＮ（メモリ）が２であると見なすが、他の実施例ではパイプライン深さＮがこれより遥かに大きい数でありうる。
【００５９】
第１クロック周期４１０の間、入力画素データ３６０は値「Ａ」を有することができる。本実施例で、入力画素データ３６０の値「Ａ」は第１の入力である。したがって、比較器３２０は現在画素入力値３６０ａが以前画素入力値３６０ｂと同一でないと判断することができる。これは比較のために用いる以前画素入力値３６０ｂがないためである。これによって、比較器３２０は「０」を比較器出力３２５として計数器３４０に出力して計数器３４０の累計をリセットすることができる。
【００６０】
計数器３４０の累計がパイプライン深さＮである２を超えないため、計数器３４０は「０」を計数器出力３４５として出力することができる。したがって、クロックゲーティングセル３７０はクロック信号３９０をクロックゲーティングセル出力３７５として表示論理回路３３０に伝達することができる。したがって、表示論理回路３３０は電力供給状態（ｐｏｗｅｒ  ｏｎ  ｓｔａｔｅ）を維持することができる。
【００６１】
また、パイプライン深さが２であるため、２周期後であるクロック周期４３０で表示論理回路３３０は値「Ａ」を有する画素の関数で値「Ｘ」を有する表示論理画素値出力３５０を出力することができる。したがって、マルチプレクサー３８０は表示論理回路３３０から値「Ｘ」を受信し、計数器３４０からは値「０」を受信することができ、表示論理回路３３０からの値「Ｘ」を通過させて値「Ｘ」を有するマルチプレクサー出力３５０ａを出力することができる。このマルチプレクサー出力３５０ａは再び１周期遅延されたクロック周期４４０で以前出力画素値３５０ｂとして以前出力画素値レジスター３８５から出力される。ここでは１周期遅延されるものに設計したが、必ずしもそうである必要はないという点を念頭に置かなければならない。
【００６２】
第２クロック周期４２０の間、入力画素データ３６０は他の値「Ｂ」を有することができる。以前画素値入力レジスター３１０が保有した以前画素入力値３６０ｂは第１クロック周期４１０からの値「Ａ」であるため、比較器３２０は現在画素入力値３６０ａと以前画素入力値３６０ｂが同一でないと判断することができる。したがって、比較器３２０は「０」を比較器出力３２５として計数器３４０に出力して計数器３４０の累計をリセットすることができる。
【００６３】
計数器３４０の累計がパイプライン深さＮである２を超えないため、計数器３４０は再び「０」を計数器出力３４５として出力することができ、クロックゲーティングセル３７０はクロック信号３９０をクロックゲーティングセル出力３７５として表示論理回路３３０に伝達して表示論理回路３３０が電力供給状態（ｐｏｗｅｒ  ｏｎ  ｓｔａｔｅ）を維持するようにすることができる。
【００６４】
また、表示論理回路３３０は再び２周期後であるクロック周期４４０で値「Ｂ」を有する画素の関数で値「Ｙ」を有する表示論理画素値出力３５０を出力することができる。したがって、マルチプレクサー３８０は表示論理回路３３０から値「Ｙ」を受信し、計数器３４０からは値「０」を受信することができ、表示論理回路３３０からの値「Ｙ」を通過させて値「Ｙ」を有するマルチプレクサー出力３５０ａを出力することができる。このマルチプレクサー出力３５０ａは１周期遅延されたクロック周期４５０に以前出力画素値３５０ｂとして以前出力画素値レジスター３８５から出力される。
【００６５】
第３クロック周期４３０の間、入力画素データ３６０は再び値「Ｂ」を有することができる。以前画素値入力レジスター３１０が保有した以前画素入力値３６０ｂは第２クロック周期４２０からの値「Ｂ」であるため、比較器３２０は現在画素入力値３６０ａと以前画素入力値３６０ｂが同一であると判断することができる。したがって、比較器３２０は「１」を比較器出力３２５として計数器３４０に出力して計数器３４０が計数器３４０の累計を増加させて現在画素入力値３６０ａとして連続して二つの同じ値を受信したことを表示することができる。
【００６６】
計数器３４０の累計は１であるが、パイプライン深さＮである２を超えないため、計数器３４０は再び「０」を計数器出力３４５として出力することができ、クロックゲーティングセル３７０はクロック信号３９０を再びクロックゲーティングセル出力３７５として表示論理回路３３０に伝達して表示論理回路３３０が電力供給状態（ｐｏｗｅｒ  ｏｎ  ｓｔａｔｅ）を維持するようにすることができる。
【００６７】
また、表示論理回路３３０は値「Ｂ」を有する画素の関数で値「Ｙ」を有する表示論理画素値出力３５０を出力することができ、クロック周期４５０でマルチプレクサー３８０は表示論理回路３３０から値「Ｙ」を受信し、計数器３４０からは値「０」を受信することができ、表示論理回路３３０からの値「Ｙ」を通過させて値「Ｙ」を有するマルチプレクサー出力３５０ａを出力することができる。このマルチプレクサー出力３５０ａはクロック周期４６０に以前出力画素値３５０ｂとして以前出力画素値レジスター３８５から出力される。
【００６８】
第４クロック周期４４０の間、入力画素データ３６０は３回連続して値「Ｂ」を有することができる。以前画素値入力レジスター３１０が保有した以前画素入力値３６０ｂは第３クロック周期４３０からの値「Ｂ」であるため、比較器３２０は現在画素入力値３６０ａと以前画素入力値３６０ｂが同一であると判断することができる。比較器３２０は再び「１」を比較器出力３２５として計数器３４０に出力して計数器３４０が計数器３４０の累計を増加させて現在画素入力値３６０ａとして連続して三つの同じ値を受信したことを表示することができる。
【００６９】
計数器３４０の累計が現在画素入力値３６０ａとして連続して受信した同じ値の数がパイプライン深さＮである２を超えるということを示すため、計数器３４０は「１」を計数器出力３４５として出力することができる。したがって、クロックゲーティングセル３７０はクロック信号３９０が表示論理回路３３０に伝達されることを遮断して表示論理回路３３０が電力遮断（ｐｏｗｅｒ  ｏｆｆ）されるようにすることができる。したがって、表示論理回路３３０はクロック周期４６０に如何なる表示論理画素値出力３５０も出力しないことができる。また、マルチプレクサー３８０は表示論理回路３３０から如何なる値も受信しないようにすることができるが、マルチプレクサー３８０は計数器３４０から値「１」を受信し、以前出力画素値レジスター３８５から値「Ｙ」を有する以前出力画素値３５０ｂを受信する。したがって、マルチプレクサー３８０は以前出力画素値レジスター３８５に現在出力画素値３５０ａを出力することができ、以前出力画素値レジスター３８５はクロック周期４７０に次のクロック信号に合わせて値「Ｙ」を以前出力画素値３５０ｂとして出力する。
【００７０】
第５クロック周期４５０の間、入力画素データ３６０は４回連続して値「Ｂ」を有することができる。以前画素値入力レジスター３１０が保有した以前画素入力値３６０ｂは第４クロック周期４４０からの値「Ｂ」であるため、比較器３２０は現在画素入力値３６０ａと以前画素入力値３６０ｂが同一であると判断することができ、再び「１」を比較器出力３２５として計数器３４０に出力して計数器３４０が計数器３４０の累計を増加させるようにすることができる。
【００７１】
計数器３４０の累計が依然としてパイプライン深さＮである２を超えるため、計数器３４０は再び「１」を計数器出力３４５として出力することができ、クロックゲーティングセル３７０は再びクロック信号３９０が表示論理回路３３０に伝達されることを遮断することによって表示論理回路３３０が電力遮断状態を維持し、クロック周期４７０に如何なる表示論理画素値出力３５０も出力しないようにすることができる。また、マルチプレクサー３８０は表示論理回路３３０から如何なる値も受信しないようにすることができ、計数器３４０から値「１」を受信することができ、以前出力画素値レジスター３８５から値「Ｙ」を有する以前出力画素値３５０ｂを受信することができ、以前出力画素値レジスター３８５に表示論理画素値出力３５０を現在出力画素値３５０ａとして出力することによって、クロック周期４８０に値「Ｙ」が以前出力画素値３５０ｂとして出力されるようにする。
【００７２】
第６クロック周期４６０の間、入力画素データ３６０は５回連続して値「Ｂ」を有することができる。以前画素値入力レジスター３１０が保有した以前画素入力値３６０ｂは第４クロック周期４４０からの値「Ｂ」であるため、比較器３２０は現在画素入力値３６０ａと以前画素入力値３６０ｂが同一であると判断することができ、再び「１」を比較器出力３２５として計数器３４０に出力して計数器３４０が計数器３４０の累計を増加させるようにすることができる。
【００７３】
計数器３４０の累計が依然としてパイプライン深さＮである２を超えるため、計数器３４０は再び「１」を計数器出力３４５として出力することができ、クロックゲーティングセル３７０は再びクロック信号３９０が表示論理回路３３０に伝達されることを遮断することによって表示論理回路３３０が電力遮断状態を維持し、クロック周期４８０に如何なる表示論理画素値出力３５０も出力しないようにすることができる。また、マルチプレクサー３８０は表示論理回路３３０から如何なる値も受信しないようにすることができ、計数器３４０から値「１」を受信することができ、以前出力画素値レジスター３８５から値「Ｙ」を有する以前出力画素値３５０ｂを受信することができ、以前出力画素値レジスター３８５に表示論理画素値出力３５０を現在出力画素値３５０ａとして出力することによって、クロック周期４９０に値「Ｙ」が以前出力画素値３５０ｂとして出力されるようにする。
【００７４】
第７クロック周期４７０の間、入力画素データ３６０は値「Ｃ」を有することができる。以前画素値入力レジスター３１０が保有した以前画素入力値３６０ｂは第６クロック周期４６０からの値「Ｂ」であるため、比較器３２０は現在画素入力値３６０ａと以前画素入力値３６０ｂが同一でないと判断することができ、「０」を比較器出力３２５として計数器３４０に出力して計数器３４０が計数器３４０の累計をリセットするようにすることができる。
【００７５】
計数器３４０の累計がリセットされると、現在画素入力値３６０ａとして連続して受信した同じ値の数が０になり、パイプライン深さＮである２を超えない。したがって、計数器３４０は「０」を計数器出力３４５として出力することができ、クロックゲーティングセル３７０はクロック信号３９０をクロックゲーティングセル出力３７５として表示論理回路３３０に伝達することができる。
【００７６】
これによって、表示論理回路３３０は電力遮断状態（ｐｏｗｅｒ  ｄｏｗｎ  ｓｔａｔｅ）から電力供給状態（ｐｏｗｅｒ  ｏｎ  ｓｔａｔｅ）に移転することができ、表示論理回路３３０は値「Ｃ」を有する画素の関数で値「Ｚ」を有する表示論理画素値出力３５０を出力することができる。したがって、マルチプレクサー３８０は表示論理回路３３０から値「Ｚ」を受信し、計数器３４０からは値「０」を受信することができ、表示論理回路３３０からの値「Ｚ」を通過させてクロック周期４９０に値「Ｚ」を有するマルチプレクサー出力３５０ａを出力することができ、このマルチプレクサー出力３５０ａはクロック周期５００に以前出力画素値３５０ｂとして以前出力画素値レジスター３８５から出力される。
【００７７】
本発明の実施例によれば、一つの論理ブロック［例：表示論理回路３３０］が複数の副（ｓｕｂ）論理ブロックに分類されてもよく、副論理ブロックはそれぞれ自己のスマート−ゲート論理回路を有することができる。本発明の実施例によれば、クロックゲーティング基準（ｃｌｏｃｋ−ｇａｔｉｎｇ  ｃｒｉｔｅｒｉａ）は最後のＮ入力を同一に設定することができる。本発明の実施例によれば、この基準は、入力シークエンスに対して出力が変化しないか、または有限な値の集合内で周期的に変化すれば、そのシークエンスが反復される時、出力を維持し（または値の集合内で転換され）、論理ブロックにクロックをゲーティングするものに一般化することができる。
【００７８】
本発明の実施例は有限なメモリを有して出力が厳密に画素入力の関数である論理ブロックに適用可能であり、論理ブロックの次の画素入力に基づいて論理ブロックの最後の出力が論理ブロックの次の出力に使用可能であるのかを判断するモニタリング機構を提供することができ、論理ブロックにクロックをゲーティングし、保存条件が満たされれば出力を保存するクロックゲーティング機構を提供することができる。
【００７９】
これによれば、本発明の実施例は、低エントロピー映像を処理する間に表示装置の表示論理回路が消費する電力を低減する方法を提示することによって表示装置の電力効率を改善することができる。したがって、前述した本発明の実施例は、表示装置技術分野に改善点を提供する。
【００８０】
本発明の概念とこれを達成する方法の要旨は、詳細な説明と添付した図面を通じて容易に理解することができる。前記で添付した図面を参考として本発明の実施例について詳細に説明した。本発明は多様な異なる形態に実現することができ、ここで説明する実施例に限定されない。このような実施例を提供することによって発明の詳細な説明が完全かつ豊富になり、発明の多様な側面と特徴を当業者に十分に示す。したがって、当業者が本発明の多様な側面と特徴を完全に理解することに不要な過程、装置、技術などは説明を省略する。特別な説明がない限り、図面と明細書全体にわたって同一の図面符号は同一の構成要素を示し、これによって説明を繰り返さない。また、説明を明確にするために、実施例の説明と関係がない部分は示さないこともある。図面において部分、層、領域などは明瞭な理解のために誇張して示されることもある。
【００８１】
ここでは実施例の図式的な構造および／または中間構造を示す断面図を参考として多様な実施例について説明する。図示した模様は例えば、製造技術および／または許容誤差により多様に変更または変化可能である。また、ここに記載した特定構造または機能に対する説明は本発明の概念による実施例について説明するための例示に過ぎない。したがって、ここに記載した実施例は例示した領域の特定模様に限定されるのではなく、例えば製造方法による模様の変化も含むものと解釈しなければならない。例えば、注入領域を長方形で例示したとしても一般に丸いかまたは曲がることもあり、注入濃度は注入領域と非注入領域の境界で二進的に急激に変化するのではなく、濃度傾斜をなしながら徐々に変化することができる。これと同様に、注入で埋没領域を形成する場合、注入が起こる表面と埋没領域の間の領域にも粒子またはイオンが注入されることがある。したがって、図面に図示した領域の模様は本質的に概略的なもので、装置で領域の実際模様を示そうとするものではなく、その模様に限定しようとするものでもない。これに加えて、当業者であれば本発明の要旨または範囲を逸脱せずに前記で説明した実施例を互いに異なる多様な方法で変更または変化させることができることはもちろんである。
【００８２】
詳細な説明で多様な実施例に対する十分な説明を提供するために、様々な条件を特定する。しかし、このような特定条件またはこれと同等な条件なしにも実施例を実現することができるということは自明である。これとは異なり、既に知られている構造および装置は多様な実施例が不必要に曖昧になることを避けるためにブロック図で示す。
【００８３】
「第１」、「第２」、「第３」などの用語を多様な元素、成分、領域、層、部分などに使うが、これらはこのような修飾語により限定されない。このような用語はある元素、成分、領域、層、部分を他の元素、成分、領域、層、部分と区別するために使うものである。したがって、第１元素、成分、領域、層、部分は本発明の趣旨と範囲を逸脱せずに第２元素、成分、領域、層、部分ともいえる。
【００８４】
部分、層、領域、成分などが他の部分、層、領域、成分の「上に」あるか、「接続されて」いるものと記載する場合、「直」上にあるかまたは「直接」接続されている場合だけでなく、中間に他の部分、層、領域、成分などがさらに介されている場合も含む。しかし、「直上に」あるか、「直接接続」されているものに記載すれば中間に他の部分がないということを意味する。一方、成分間の関係を示す他の表現、例えば「間」、「間に直ぐ」、「隣接」、「直ぐ隣接」なども同様に解釈され得る。また、ある部分または層が異なる二つの部分または層の「間」にあると表現した時、二つの層の間に当該層のみがあることもできるが、一つ以上の他の層がさらにあることもできる。
【００８５】
ここで使用された用語は、特定の実施例を説明する目的で使用するに過ぎず、本発明を制限しようとするものではない。ここで数を特に言及しなければ単数または複数の場合を全て含む。ある特徴、段階、動作、部分、成分などを「含む」という表現は、当該部分以外に他の特徴、段階、動作、部分、成分なども含むことができるということを意味する。「および／または」という表現は、羅列されたものの中で一つまたはそれ以上の全ての組み合わせを含む。
【００８６】
特定の実施例を異なるように実現する場合、特定のプロセス順序が説明した順序と変わり得る。例えば、連続して実行するものと説明した二つのプロセスを同時にまたは説明した順序と反対に実行することもできる。
【００８７】
本発明の実施例により説明した電子、電気装置および／または他の関連装置または部分は適切なハードウェア、ファームウエア（例：応用注文型集積回路）、ソフトウェアまたはこれらの組み合わせを用いて実現することができる。例えば、これら装置の多様な構成要素を一つの集積回路チップに形成することもでき、互いに異なる集積回路チップに実現することもできる。また、これら装置の多様な構成要素を可撓性印刷回路フィルム、テープキャリアパッケージ（ＴＣＰ：ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）、印刷回路基板などに実現したり一つの基板上に形成したりすることができる。また、これら装置の多様な構成要素をここで説明した多様な機能を遂行するためにコンピュータプログラム命令を実行し、他のシステム要素と相互作用する一つ以上のコンピュータ装置内にある一つ以上のプロセッサーで実行され得るプロセスまたはスレッド（ｔｈｒｅａｄ）でありうる。コンピュータプログラム命令は、ラム（ＲＡＭ：ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）などの標準メモリ装置を使用するコンピュータ装置に実現されたメモリに保存されてもよい。それだけでなく、当業者は本発明の実施例の概念と範囲を逸脱することなく、多様なコンピュータ装置の機能を一つのコンピュータ装置に結合または統合したり、特定のコンピュータ装置の機能を一つ以上の他のコンピュータ装置に分散したりすることもできる。
【００８８】
特別な言及がない限り、ここで使用する（技術的、科学的用語を含む）全ての用語は本発明が属する技術分野における当業者が一般に知っているものと同一の意味を有している。一般に使用される辞書に定義された用語などの用語は関連技術分野および／または本明細書での意味と一致する意味を有していると解釈し、ここで明示しない限り、理想的なまたは過度に厳しい意味に解釈してはならない。
【００８９】
以上で特定の用語を用いて実施例について説明し、このような用語は一般的な意味で説明のための目的で使用したものに解釈され、限定の目的で使用したものに解釈してはならない。例えば、特別な言及がない限り、特定の実施例と関連して説明した特徴、特性および／または構成要素を単独で使用したり、他の実施例と関連して説明した特徴、特性および／または構成要素と結合して使用したりすることができることは出願当時の当業者に明確である。したがって、特許請求の範囲およびそれに内在された機能的な等価物で提示する本発明の要旨と範囲を逸脱せずに基本形態と細部事項を多様に変化させることができることは当業者であれば理解できる。
【符号の説明】
【００９０】
１１０：高エントロピー映像
１２０：低エントロピー映像
２００：表示装置
２１０：タイミング内在駆動集積回路
２２０：表示パネル
２３０：表示論理回路
２４０：シリアルデータ
２５０、２６０：画素データ
２７０：駆動部
２８０：インターフェース
３００：ブロック図
３１０：以前画素値入力レジスター
３２０：比較器
３２５：比較器出力
３３０：表示論理回路
３３５：表示論理バイパスシステム
３４０：計数器
３４５：計数器出力
３５０：表示論理画素値出力
３５０ａ：現在出力画素値
３５０ｂ：以前出力画素値
３６０：入力画素データ
３６０ａ：現在画素入力値
３６０ｂ：以前画素入力値
３７０：クロックゲーティングセル
３７５：クロックゲーティングセル出力
３８０：マルチプレクサー
３８５：以前出力画素値レジスター
３９０：クロック信号
４１０、４２０、・・・、５００：クロック周期
【図１】
2020034912.tif 000003
【図２】
2020034912.tif 000004
【図３】
2020034912.tif 000005
【図４】
2020034912.tif 000006