(57)【要約】【課題】単線式通信路に伝送されているロジック信号によって示されている符号を、コネクタを介してこの通信路に接続されることなく特定可能とする。【解決手段】被覆導線Ｌｗにおける被覆部に接触させられる電極２１と接続されて、電極２１と容量結合する被覆導線Ｌｗに伝送されているロジック信号Ｖｗの電圧Ｖｗに応じて電圧が変化する電圧信号Ｖｃを発生させる第１インピーダンス素子１２と、電圧信号Ｖｃを入力すると共に電圧信号Ｖｃの電圧Ｖｃに応じて電圧が変化するシングルエンド信号Ｖｄに増幅して出力する増幅部１３とを備え、シングルエンド信号Ｖｄに基づいて符号特定用信号Ｓｅを生成する。【選択図】図２
2020017886.tif 000002
【特許請求の範囲】
【請求項１】
１本の被覆導線で構成される通信路を介して伝送されるロジック信号に基づき、当該ロジック信号に対応する符号を特定可能な符号特定用信号を生成する信号生成装置であって、
前記被覆導線における被覆部に接触させられる電極と接続されて、当該電極と容量結合する当該被覆導線に伝送されている前記ロジック信号の電圧に応じて電圧が変化する電圧信号を発生させる第１インピーダンス素子と、
前記電圧信号を入力すると共に当該電圧信号の電圧に応じて電圧が変化するシングルエンド信号に増幅して出力する増幅部とを備えて、当該シングルエンド信号に基づいて前記符号特定用信号を生成する信号生成装置。
【請求項２】
前記シングルエンド信号を閾値電圧と比較して二値化することにより前記符号特定用信号を生成する信号生成部を備えている請求項１記載の信号生成装置。
【請求項３】
前記増幅部は、前記電圧信号を増幅して増幅信号として出力する増幅回路、および当該増幅信号を、当該増幅信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつ低電圧期間の電圧がターゲット定電圧に規定された前記シングルエンド信号に整形して出力する波形整形回路を備えている請求項１または２記載の信号生成装置。
【請求項４】
前記増幅部は、前記電圧信号を増幅して増幅信号として出力する増幅回路、および当該増幅信号を、当該増幅信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつ高電圧期間の電圧がターゲット定電圧に規定された前記シングルエンド信号に整形して出力する波形整形回路を備えている請求項１または２記載の信号生成装置。
【請求項５】
前記波形整形回路は、
前記増幅信号が入力される入力部に一端部が接続されると共に出力部に他端部が接続されたコンデンサと、
一端部が前記コンデンサの前記他端部に接続されると共に他端部にターゲット定電圧が印加されて、当該ターゲット定電圧を当該コンデンサの当該他端部に供給する第２インピーダンス素子と、
直列接続された第３インピーダンス素子およびスイッチで構成されると共に、一端部が前記出力部に接続されると共に他端部に前記ターゲット定電圧が印加された直列回路と、
前記増幅信号の交流成分における低電圧期間に前記スイッチをオン状態に移行させると共に、当該交流成分における高電圧期間に前記スイッチをオフ状態に移行させる制御パルス信号を出力するスイッチ制御回路とを備えて、前記シングルエンド信号を前記出力部から出力する請求項３記載の信号生成装置。
【請求項６】
前記波形整形回路は、
前記増幅信号が入力される入力部に一端部が接続されると共に出力部に他端部が接続されたコンデンサと、
一端部が前記コンデンサの前記他端部に接続されると共に他端部にターゲット定電圧が印加されて、当該ターゲット定電圧を当該コンデンサの当該他端部に供給する第２インピーダンス素子と、
直列接続された第３インピーダンス素子およびスイッチで構成されると共に、一端部が前記出力部に接続されると共に他端部に前記ターゲット定電圧が印加された直列回路と、
前記増幅信号の交流成分における高電圧期間に前記スイッチをオン状態に移行させると共に、当該交流成分における低電圧期間に前記スイッチをオフ状態に移行させる制御パルス信号を出力するスイッチ制御回路とを備えて、前記シングルエンド信号を前記出力部から出力する請求項４記載の信号生成装置。
【請求項７】
前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、前記コンデンサの前記他端部に反転入力端子が接続され、かつ前記ターゲット定電圧よりも高い基準電圧が非反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている請求項５記載の信号生成装置。
【請求項８】
前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、前記コンデンサの前記他端部に非反転入力端子が接続され、かつ前記ターゲット定電圧よりも高い基準電圧が反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている請求項５記載の信号生成装置。
【請求項９】
前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、前記コンデンサの前記他端部に非反転入力端子が接続され、かつ前記ターゲット定電圧よりも低い基準電圧が反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている請求項６記載の信号生成装置。
【請求項１０】
前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、前記コンデンサの前記他端部に反転入力端子が接続され、かつ前記ターゲット定電圧よりも低い基準電圧が非反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている請求項６記載の信号生成装置。
【請求項１１】
前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、
反転入力端子が前記コンデンサの前記他端部に接続されると共に出力端子から前記制御パルス信号を出力するコンパレータと、
一端部が前記出力端子に接続されると共に他端部に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されて、当該いずれかの電圧および前記制御パルス信号の電圧で規定される分圧電圧を前記コンパレータの非反転入力端子に基準電圧として出力する抵抗分圧回路とを備えている請求項５記載の信号生成装置。
【請求項１２】
前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、
反転入力端子に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されると共に出力端子から前記制御パルス信号を出力するコンパレータと、
一端部が前記出力端子に接続されると共に他端部が前記コンデンサの前記他端部に接続されて、前記シングルエンド信号の電圧および前記制御パルス信号の電圧で規定される分圧パルス信号を前記コンパレータの非反転入力端子に出力する抵抗分圧回路とを備えている請求項５記載の信号生成装置。
【請求項１３】
前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、
反転入力端子に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されると共に出力端子から前記制御パルス信号を出力するコンパレータと、
一端部が前記出力端子に接続されると共に他端部が前記コンデンサの前記他端部に接続されて、前記シングルエンド信号の電圧および前記制御パルス信号の電圧で規定される分圧パルス信号を前記コンパレータの非反転入力端子に出力する抵抗分圧回路とを備えている請求項６記載の信号生成装置。
【請求項１４】
前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、
前記スイッチ制御回路は、
反転入力端子が前記コンデンサの前記他端部に接続されると共に出力端子から前記制御パルス信号を出力するコンパレータと、
一端部が前記出力端子に接続されると共に他端部に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されて、当該いずれかの電圧および前記制御パルス信号の電圧で規定される分圧電圧を前記コンパレータの非反転入力端子に基準電圧として出力する抵抗分圧回路とを備えている請求項６記載の信号生成装置。
【請求項１５】
前記スイッチ制御回路は、
一端部が前記出力部に接続されると共に他端部に前記ターゲット定電圧が印加されて、前記シングルエンド信号を分圧して分圧パルス信号として出力する抵抗分圧回路と、
バイアス電圧を前記ターゲット定電圧を基準として生成するバイアス電圧源と、
前記分圧パルス信号に前記バイアス電圧を電圧加算して前記制御パルス信号として出力する加算器とを備えている請求項５記載の信号生成装置。
【請求項１６】
前記スイッチは、前記制御パルス信号によって制御されて、前記オン状態のときには前記ターゲット定電圧を出力端子から前記第３インピーダンス素子を介して前記出力部に出力し、前記オフ状態のときには前記出力端子をハイインピーダンス状態に移行させるスリーステートバッファで構成されている請求項５から１５のいずれかに記載の信号生成装置。
【請求項１７】
外部から入力された電圧データをＤ／Ａ変換して、当該電圧データで示される電圧値の前記ターゲット定電圧を出力するＤ／Ａ変換器を備えている請求項３から１６のいずれかに記載の信号生成装置。
【請求項１８】
前記増幅回路は、演算増幅器を備えて交流増幅回路として構成されている請求項３から１７のいずれかに記載の信号生成装置。
【請求項１９】
前記第１インピーダンス素子は、高インピーダンス抵抗もしくはコンデンサ、またはこれらの組み合わせ回路で構成されている請求項１から１８のいずれかに記載の信号生成装置。
【請求項２０】
請求項１から１９のいずれかに記載の信号生成装置と、
前記信号生成装置によって生成された前記符号特定用信号に基づいて前記ロジック信号に対応する前記符号を特定する符号化装置とを備えている信号読取システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１本の通信路を介して伝送されるロジック信号に基づいてロジック信号に対応する符号を特定可能な符号特定用信号を生成する信号生成装置、およびこの信号生成装置を備えた信号読取システムに関するものである。
【背景技術】
【０００２】
例えば、下記の特許文献１には、ＣＡＮ通信用のシリアルバス（車内ＬＡＮ）を介して伝送されている各種ＣＡＮフレーム（制御データ）を収集して記録することで通信プロトコルの診断を行う通信評価機能を有する通信評価部を備えた通信装置の発明が開示されている。この通信評価部は、２線式ＣＡＮ（高速ＣＡＮ、低速ＣＡＮ）用の２つのトランシーバと、単線式（シングルワイヤ）ＣＡＮ用の１つのトランシーバとを備え、これらのトランシーバがスイッチで切り換えられることで、所望の仕様のＣＡＮに接続される。
【０００３】
ところで、この開示された通信装置は自動車に搭載されるものであるが、このような通信評価機能を備えた通信装置がすべての自動車に搭載されているわけではない。このため、通信評価機能を備えていない通信装置が搭載されている自動車について、通信プロトコルの診断や故障診断やメンテナンスなどを行うためにシリアルバス（車内ＬＡＮ）を介して伝送されている各種ＣＡＮフレーム（制御データ）を収集する際には、通信評価機能を備えた別体の車両データ収集装置（以下、単に「収集装置」ともいう）をシリアルバスに接続することになる。通常、自動車には、上記したような種々の診断などを目的としたＣＡＮフレームの収集のために外部機器をシリアルバスに接続可能なダイアグコネクタ（診断機器接続用コネクタ：以下、単に「コネクタ」ともいう）が設置されていることから、収集装置はこのコネクタを介してシリアルバスに接続される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１４１１８号公報（第３−８頁、第２図）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、シリアルバスに設けられている上記のコネクタは、通常、車両の開発者（製造メーカ）が出荷後の車両に対する故障診断やメンテナンスなどを目的として接続されることを想定している機器（例えば、製造メーカから提供される故障診断用機器やメンテナンス用機器。以下、これらをまとめて診断機器ともいう）を接続するためのコネクタである。したがって、出荷後に車両の故障診断やメンテナンスなどを実施しようとするときには、その車両（またはその車両の製造メーカ）に対応した専用の診断機器を用意する必要がある。しかしながら、複数の製造メーカの車両について故障診断等を実施しなければならない場合もあり、このような場合には、各製造メーカに対応した専用の診断機器を用意しなければならず、手間とコストがかかるという問題点が生じる。
【０００６】
また、近年では、シリアルバスに接続されている各種ノードの動作を阻害する目的の悪意のＣＡＮフレームを出力する機器がコネクタに接続されたり、シリアルバスを介して伝送されているＣＡＮフレームを悪意の第三者に対して移動体通信網等を介して転送する機器がコネクタに接続されたりする事象が確認されている。このため、車両の開発現場等においては、セキュリティの観点から上記のコネクタをシリアルバスに配設しない構成の採用が検討されている。しかしながら、このような構成が採用された場合には、コネクタを介してシリアルバスに接続することを前提とする上記の専用の診断機器では、出荷後に車両の故障診断やメンテナンスなどを実施することが困難になるという問題点が生じる。
【０００７】
なお、自動車の分野における問題点について例示したが、自動車以外の分野、例えば、工場内の機械設備の分野においても、上記したように専用のコネクタを介して専用の診断機器を接続するという構成が採用されていることから、ＣＡＮ通信用のシリアルバス（通信路）を介して伝送されているＣＡＮフレーム（単線電圧駆動方式のロジック信号によって示されている符号の列）の取得に際して上記の問題と同様の問題が生じている。
【０００８】
本発明は、かかる解決すべき問題点に鑑みてなされたものであり、特に単線式（シングルワイヤ）通信路に伝送されているロジック信号によって示されている符号を、コネクタを介してこの通信路に接続されることなく特定可能とする信号生成装置および信号読取システムを提供することを主目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成すべく請求項１記載の信号生成装置は、１本の被覆導線で構成される通信路を介して伝送されるロジック信号に基づき、当該ロジック信号に対応する符号を特定可能な符号特定用信号を生成する信号生成装置であって、前記被覆導線における被覆部に接触させられる電極と接続されて、当該電極と容量結合する当該被覆導線に伝送されている前記ロジック信号の電圧に応じて電圧が変化する電圧信号を発生させる第１インピーダンス素子と、前記電圧信号を入力すると共に当該電圧信号の電圧に応じて電圧が変化するシングルエンド信号に増幅して出力する増幅部とを備えて、当該シングルエンド信号に基づいて前記符号特定用信号を生成する。
【００１０】
また、請求項２記載の信号生成装置は、請求項１記載の信号生成装置において、前記シングルエンド信号を閾値電圧と比較して二値化することにより前記符号特定用信号を生成する信号生成部を備えている。
【００１１】
また、請求項３記載の信号生成装置は、請求項１または２記載の信号生成装置において、前記増幅部は、前記電圧信号を増幅して増幅信号として出力する増幅回路、および当該増幅信号を、当該増幅信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつ低電圧期間の電圧がターゲット定電圧に規定された前記シングルエンド信号に整形して出力する波形整形回路を備えている。
【００１２】
また、請求項４記載の信号生成装置は、請求項１または２記載の信号生成装置において、前記増幅部は、前記電圧信号を増幅して増幅信号として出力する増幅回路、および当該増幅信号を、当該増幅信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつ高電圧期間の電圧がターゲット定電圧に規定された前記シングルエンド信号に整形して出力する波形整形回路を備えている。
【００１３】
また、請求項５記載の信号生成装置は、請求項３記載の信号生成装置において、前記波形整形回路は、前記増幅信号が入力される入力部に一端部が接続されると共に出力部に他端部が接続されたコンデンサと、一端部が前記コンデンサの前記他端部に接続されると共に他端部にターゲット定電圧が印加されて、当該ターゲット定電圧を当該コンデンサの当該他端部に供給する第２インピーダンス素子と、直列接続された第３インピーダンス素子およびスイッチで構成されると共に、一端部が前記出力部に接続されると共に他端部に前記ターゲット定電圧が印加された直列回路と、前記増幅信号の交流成分における低電圧期間に前記スイッチをオン状態に移行させると共に、当該交流成分における高電圧期間に前記スイッチをオフ状態に移行させる制御パルス信号を出力するスイッチ制御回路とを備えて、前記シングルエンド信号を前記出力部から出力する。
【００１４】
また、請求項６記載の信号生成装置は、請求項４記載の信号生成装置において、前記波形整形回路は、前記増幅信号が入力される入力部に一端部が接続されると共に出力部に他端部が接続されたコンデンサと、一端部が前記コンデンサの前記他端部に接続されると共に他端部にターゲット定電圧が印加されて、当該ターゲット定電圧を当該コンデンサの当該他端部に供給する第２インピーダンス素子と、直列接続された第３インピーダンス素子およびスイッチで構成されると共に、一端部が前記出力部に接続されると共に他端部に前記ターゲット定電圧が印加された直列回路と、前記増幅信号の交流成分における高電圧期間に前記スイッチをオン状態に移行させると共に、当該交流成分における低電圧期間に前記スイッチをオフ状態に移行させる制御パルス信号を出力するスイッチ制御回路とを備えて、前記シングルエンド信号を前記出力部から出力する。
【００１５】
また、請求項７記載の信号生成装置は、請求項５記載の信号生成装置において、前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、前記コンデンサの前記他端部に反転入力端子が接続され、かつ前記ターゲット定電圧よりも高い基準電圧が非反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている。
【００１６】
また、請求項８記載の信号生成装置は、請求項５記載の信号生成装置において、前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、前記コンデンサの前記他端部に非反転入力端子が接続され、かつ前記ターゲット定電圧よりも高い基準電圧が反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている。
【００１７】
また、請求項９記載の信号生成装置は、請求項６記載の信号生成装置において、前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、前記コンデンサの前記他端部に非反転入力端子が接続され、かつ前記ターゲット定電圧よりも低い基準電圧が反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている。
【００１８】
また、請求項１０記載の信号生成装置は、請求項６記載の信号生成装置において、前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、前記コンデンサの前記他端部に反転入力端子が接続され、かつ前記ターゲット定電圧よりも低い基準電圧が非反転入力端子に入力されて、出力端子から前記制御パルス信号を出力するコンパレータを有して構成されている。
【００１９】
また、請求項１１記載の信号生成装置は、請求項５記載の信号生成装置において、前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、反転入力端子が前記コンデンサの前記他端部に接続されると共に出力端子から前記制御パルス信号を出力するコンパレータと、一端部が前記出力端子に接続されると共に他端部に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されて、当該いずれかの電圧および前記制御パルス信号の電圧で規定される分圧電圧を前記コンパレータの非反転入力端子に基準電圧として出力する抵抗分圧回路とを備えている。
【００２０】
また、請求項１２記載の信号生成装置は、請求項５記載の信号生成装置において、前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、反転入力端子に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されると共に出力端子から前記制御パルス信号を出力するコンパレータと、一端部が前記出力端子に接続されると共に他端部が前記コンデンサの前記他端部に接続されて、前記シングルエンド信号の電圧および前記制御パルス信号の電圧で規定される分圧パルス信号を前記コンパレータの非反転入力端子に出力する抵抗分圧回路とを備えている。
【００２１】
また、請求項１３記載の信号生成装置は、請求項６記載の信号生成装置において、前記スイッチは、前記制御パルス信号が高電位のときにオン状態に移行し、前記制御パルス信号が低電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、反転入力端子に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されると共に出力端子から前記制御パルス信号を出力するコンパレータと、一端部が前記出力端子に接続されると共に他端部が前記コンデンサの前記他端部に接続されて、前記シングルエンド信号の電圧および前記制御パルス信号の電圧で規定される分圧パルス信号を前記コンパレータの非反転入力端子に出力する抵抗分圧回路とを備えている。
【００２２】
また、請求項１４記載の信号生成装置は、請求項６記載の信号生成装置において、前記スイッチは、前記制御パルス信号が低電位のときにオン状態に移行し、前記制御パルス信号が高電位のときにオフ状態に移行するように構成され、前記スイッチ制御回路は、反転入力端子が前記コンデンサの前記他端部に接続されると共に出力端子から前記制御パルス信号を出力するコンパレータと、一端部が前記出力端子に接続されると共に他端部に前記ターゲット定電圧および前記ターゲット定電圧の近傍の電圧のうちのいずれかの電圧が印加されて、当該いずれかの電圧および前記制御パルス信号の電圧で規定される分圧電圧を前記コンパレータの非反転入力端子に基準電圧として出力する抵抗分圧回路とを備えている。
【００２３】
また、請求項１５記載の信号生成装置は、請求項５記載の信号生成装置において、前記スイッチ制御回路は、一端部が前記出力部に接続されると共に他端部に前記ターゲット定電圧が印加されて、前記シングルエンド信号を分圧して分圧パルス信号として出力する抵抗分圧回路と、バイアス電圧を前記ターゲット定電圧を基準として生成するバイアス電圧源と、前記分圧パルス信号に前記バイアス電圧を電圧加算して前記制御パルス信号として出力する加算器とを備えている。
【００２４】
また、請求項１６記載の信号生成装置は、請求項５から１５のいずれかに記載の信号生成装置において、前記スイッチは、前記制御パルス信号によって制御されて、前記オン状態のときには前記ターゲット定電圧を出力端子から前記第３インピーダンス素子を介して前記出力部に出力し、前記オフ状態のときには前記出力端子をハイインピーダンス状態に移行させるスリーステートバッファで構成されている。
【００２５】
また、請求項１７記載の信号生成装置は、請求項３から１６のいずれかに記載の信号生成装置において、外部から入力された電圧データをＤ／Ａ変換して、当該電圧データで示される電圧値の前記ターゲット定電圧を出力するＤ／Ａ変換器を備えている。
【００２６】
また、請求項１８記載の信号生成装置は、請求項３から１７のいずれかに記載の信号生成装置において、前記増幅回路は、演算増幅器を備えて交流増幅回路として構成されている。
【００２７】
また、請求項１９記載の信号生成装置は、請求項１から１８のいずれかに記載の信号生成装置において、前記インピーダンス素子は、高インピーダンス抵抗もしくはコンデンサ、またはこれらの組み合わせ回路で構成されている。
【００２８】
また、請求項２０記載の信号読取システムは、請求項１から１９のいずれかに記載の信号生成装置と、前記信号生成装置によって生成された前記符号特定用信号に基づいて前記ロジック信号に対応する前記符号を特定する符号化装置とを備えている。
【発明の効果】
【００２９】
請求項１記載の信号生成装置および請求項２０記載の信号読取システムによれば、１本の被覆導線における被覆部に接触させられる（被覆導線における金属部分（芯線）に接触することなく非接触の状態（金属非接触の状態）で被覆導線の被覆部に接触させられる）電極と接続される構成のため、被覆導線における長手方向の任意の部位において被覆導線の被覆部に電極を接触させる簡易な作業を行うことで、被覆導線を介して伝送されているロジック信号によって示されている符号を特定可能な符号特定用信号を生成し得るシングルエンド信号を生成することができる。したがって、シングルエンド信号に基づいて符号特定用信号を生成し得る装置を設けることにより、符号特定用信号を生成し、生成した符号特定用信号に基づいてロジック信号によって示されている符号を特定することができ、さらには特定した符号の列で構成される符号列を特定することができる。これにより、被覆導線にコネクタが配設されていなくても、また被覆導線にコネクタが配設されている場合においても、被覆導線の任意の場所においてロジック信号を読み取って、符号、および符号列を特定することができる。
【００３０】
請求項２記載の信号生成装置および請求項２０記載の信号読取システムによれば、信号生成部を備えたことにより、シングルエンド信号に基づいて符号特定用信号を生成する装置を別途設ける手間を省くことができる。
【００３１】
請求項３，４記載の信号生成装置および請求項２０記載の信号読取システムでは、増幅部が、電圧信号を入力すると共にこの電圧信号の電圧に応じて電圧が変化する増幅信号を出力する増幅回路、およびこの増幅信号を、増幅信号の交流成分のピークｔｏピーク電圧と同等のピークｔｏピーク電圧で、かつその高電位側電圧（高電圧期間の電圧）および低電位側電圧（低電圧期間の電圧）のうちのいずれか一方がターゲット定電圧に規定されたシングルエンド信号に整形（波形整形）して出力する波形整形回路を備えて構成されている。したがって、これらの信号生成装置によれば、増幅部の後段に配置される信号生成部において、ターゲット定電圧を基準として規定された閾値電圧と比較することで、シングルエンド信号を確実に二値化して符号特定用信号を生成することができる。これにより、この信号読取システムによれば、この符号特定用信号に基づいて、ロジック信号によって示されている符号をより確実に特定することができ、さらには特定した符号の列で構成される符号列をより確実に特定することができる。
【００３２】
請求項５，６記載の信号生成装置および請求項２０記載の信号読取システムでは、波形整形回路が、コンデンサ、第２インピーダンス素子、直列回路、および増幅信号の交流成分における低電圧期間に直列回路のスイッチをオン状態に移行させると共に、この交流成分における高電圧期間にスイッチをオフ状態に移行させるスイッチ制御回路とを備える構成か、またはコンデンサ、第２インピーダンス素子、直列回路、および増幅信号の交流成分における高電圧期間に直列回路のスイッチをオン状態に移行させると共に、この交流成分における低電圧期間にスイッチをオフ状態に移行させるスイッチ制御回路とを備える構成のいずれかの構成となっている。したがって、これらの信号生成装置によれば、順方向電圧の影響を受けるダイオードを用いて構成された波形整形回路を有する構成とは異なり、波形整形回路が、増幅信号を、増幅信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつその高電位側電圧（高電圧期間の電圧）および低電位側電圧（低電圧期間の電圧）のうちのいずれか一方が確実にターゲット定電圧に規定されたシングルエンド信号に整形（波形整形）して出力することができる。このため、これらの信号生成装置によれば、増幅部の後段に配置される信号生成部において、上記のターゲット定電圧を基準として規定された閾値電圧と比較することで、シングルエンド信号を一層確実に二値化して符号特定用信号を生成することができる。これにより、この信号読取システムによれば、この符号特定用信号に基づいて、ロジック信号によって示されている符号を一層確実に特定することができ、さらには特定した符号の列で構成される符号列をより確実に特定することができる。
【００３３】
請求項７記載の信号生成装置および請求項２０記載の信号読取システムでは、スイッチが制御パルス信号が高電位のときにオン状態に移行し、制御パルス信号が低電位のときにオフ状態に移行するように構成され、スイッチ制御回路は、コンデンサの他端部に反転入力端子が接続され、かつターゲット定電圧よりも高い（若干高い）基準電圧が非反転入力端子に入力されて、出力端子から制御パルス信号を出力するコンパレータを有して構成されている。また、請求項８記載の信号生成装置および請求項２０記載の信号読取システムでは、スイッチが制御パルス信号が低電位のときにオン状態に移行し、制御パルス信号が高電位のときにオフ状態に移行するように構成され、スイッチ制御回路は、コンデンサの他端部に非反転入力端子が接続され、かつターゲット定電圧よりも高い（若干高い）基準電圧が反転入力端子に入力されて、出力端子から制御パルス信号を出力するコンパレータを有して構成されている。このため、このスイッチ制御回路を備えた波形整形回路によれば、シングルエンド信号の低電位側電圧（低電圧期間の電圧）がターゲット定電圧に規定されている状態において、シングルエンド信号にノイズが重畳した場合であっても、そのノイズの電圧レベルが基準電圧に達するまで（基準電圧に上昇するまで）は、スイッチ制御回路が制御パルス信号を高電位に維持して（つまり、スイッチをオン状態に維持して）、直列回路に対してコンデンサの他端部（および出力部）へのターゲット定電圧の印加を継続させることができる。したがって、この波形整形回路を備えた信号生成装置および信号読取システムによれば、ノイズによる誤動作を軽減することができるため、ノイズの存在下においても、符号特定用信号を安定して生成でき、またこの符号特定用信号に基づいて符号および符号で構成される符号列を安定して特定して出力することができる。
【００３４】
請求項９記載の信号生成装置および請求項２０記載の信号読取システムでは、スイッチが制御パルス信号が高電位のときにオン状態に移行し、制御パルス信号が低電位のときにオフ状態に移行するように構成され、スイッチ制御回路は、コンデンサの他端部に非反転入力端子が接続され、かつターゲット定電圧よりも低い（若干低い）基準電圧が反転入力端子に入力されて、出力端子から制御パルス信号を出力するコンパレータを有して構成されている。また、請求項１０記載の信号生成装置および請求項２０記載の信号読取システムでは、スイッチが制御パルス信号が低電位のときにオン状態に移行し、制御パルス信号が高電位のときにオフ状態に移行するように構成され、スイッチ制御回路は、コンデンサの他端部に反転入力端子が接続され、かつターゲット定電圧よりも低い（若干低い）基準電圧が非反転入力端子に入力されて、出力端子から制御パルス信号を出力するコンパレータを有して構成されている。このため、このスイッチ制御回路を備えた波形整形回路によれば、シングルエンド信号の高電位側電圧（高電圧期間の電圧）がターゲット定電圧に規定されている状態において、シングルエンド信号にノイズが重畳した場合であっても、そのノイズの電圧レベルが基準電圧に達するまで（基準電圧に低下するまで）は、スイッチ制御回路が制御パルス信号を高電位に維持して（つまり、スイッチをオン状態に維持して）、直列回路に対してコンデンサの他端部（および出力部）へのターゲット定電圧の印加を継続させることができる。したがって、この波形整形回路を備えた信号生成装置および信号読取システムによれば、ノイズによる誤動作を軽減することができるため、ノイズの存在下においても、符号特定用信号を安定して生成でき、またこの符号特定用信号に基づいて符号および符号で構成される符号列を安定して特定して出力することができる。
【００３５】
請求項１１，１２，１３，１４記載の信号生成装置および請求項２０記載の信号読取システムでは、波形整形回路のスイッチ制御回路を構成するコンパレータがヒステリシス特性を有している（コンパレータがヒステリシスコンパレータとして動作する）。したがって、これらの波形整形回路によれば、シングルエンド信号が低電位側電圧（低電圧期間の電圧）のとき、およびシングルエンド信号が高電位側電圧（高電圧期間の電圧）のときのいずれのときに、シングルエンド信号にノイズが重畳した場合であっても、そのノイズのレベルが上記のヒステリシス特性で規定されるレベル未満のときには、スイッチ制御回路が制御パルス信号の電位を現在の電位に維持すること（つまり、スイッチがオン状態のときにはこの状態を維持し、またスイッチがオフ状態のときにはこの状態を維持すること）ができることから、シングルエンド信号の電圧を現在の状態に維持することができる。したがって、この波形整形回路を備えた信号生成装置および信号読取システムによれば、ノイズによる誤動作を一層軽減することができるため、ノイズの存在下においても、符号特定用信号を一層安定して生成でき、またこの符号特定用信号に基づいて符号、および符号で構成される符号列を一層安定して特定して出力することができる。
【００３６】
請求項１５記載の信号生成装置および請求項２０記載の信号読取システムによれば、コンパレータを使用しない構成においても、増幅回路から出力される増幅信号を、増幅信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつその低電位側電圧（低電圧期間の電圧）がターゲット定電圧に規定されたシングルエンド信号に確実に整形したり、また増幅信号の交流成分のピークピーク電圧と同等のピークピーク電圧で、かつその高電位側電圧（高電圧期間の電圧）がターゲット定電圧に規定されたシングルエンド信号に確実に整形したりして、出力部から出力することができる。これにより、設計の自由度を高めることができる。
【００３７】
請求項１６記載の信号生成装置および請求項２０記載の信号読取システムによれば、直列回路を構成するスイッチが、スリーステートバッファとしての３ステートロジックＩＣで構成されているため、集積回路に内蔵されている出力バッファ（または入出力バッファ（双方向バッファ））をスイッチとして使用することができる。
【００３８】
請求項１７記載の信号生成装置および請求項２０記載の信号読取システムによれば、波形整形回路にＤ／Ａ変換器を配置して、Ｄ／Ａ変換器からターゲット定電圧を出力させる構成としたことにより、Ｄ／Ａ変換器への電圧データを変更することで、このターゲット定電圧を変更できるため、シングルエンド信号においてターゲット定電圧に規定される高電位側電圧（高電圧期間の電圧）や低電位側電圧（低電圧期間の電圧）を信号生成部の入力仕様に応じて変更することができる。つまり、信号生成部がシングルエンド信号から符号特定用信号を確実に生成し得るように調整することができる。
【００３９】
請求項１８記載の信号生成装置および請求項２０記載の信号読取システムによれば、増幅回路を交流増幅回路として構成したことにより、演算増幅器の出力端子から出力される出力信号（増幅信号）が電圧信号の直流成分に起因して飽和する事態の発生を大幅に軽減することができる。
【００４０】
請求項１９記載の信号生成装置および請求項２０記載の信号読取システムによれば、第１インピーダンス素子を、高インピーダンス抵抗もしくはコンデンサ、またはこれらの組み合わせ回路で構成したことにより、被覆導線に伝送されているロジック信号の電圧に応じて電圧が変化する電圧信号を簡易な構成で確実に生成することができる。
【図面の簡単な説明】
【００４１】
【図１】信号読取システム１の構成を示す構成図である。
【図２】信号生成装置２の構成を示す構成図である。
【図３】増幅回路４１の他の構成を示す回路図である。
【図４】図２の波形整形回路４２の構成、および信号生成部１４の構成を示す回路図である。
【図５】図４の波形整形回路４２および信号生成部１４を備えた信号生成装置２の動作を説明するための波形図である。
【図６】波形整形回路４２の他の構成、および信号生成部１４の他の構成を示す回路図である。
【図７】図６の波形整形回路４２および信号生成部１４を備えた信号生成装置２の動作を説明するための波形図である。
【図８】他の波形整形回路４２の回路図である。
【図９】他の波形整形回路４２の回路図である。
【図１０】他の波形整形回路４２を説明するための説明図である。
【図１１】他の波形整形回路４２を説明するための説明図である。
【図１２】他の波形整形回路４２の回路図である。
【図１３】他の波形整形回路４２の回路図である。
【図１４】他の波形整形回路４２の回路図である。
【図１５】他の波形整形回路４２の回路図である。
【図１６】他の波形整形回路４２の回路図である。
【図１７】他の波形整形回路４２の回路図である。
【発明を実施するための形態】
【００４２】
以下、信号生成装置および信号読取システムの実施の形態について、添付図面を参照して説明する。
【００４３】
この信号生成装置は、１本の被覆導線で構成される通信路を介して伝送される単線電圧駆動方式（単線方式）のロジック信号に基づき、このロジック信号に対応する符号を特定可能な符号特定用信号を生成する。また、この信号読取システムは、信号生成装置によって生成された符号特定用信号に基づいて上記のロジック信号に対応する符号を特定すると共に、特定した符号で構成される符号列を特定するシステムであって、「ＣＡＮプロトコル」、「ＣＡＮ  ＦＤ」、「ＦｌｅｘＲａｙ（登録商標）」などの各種通信プロトコルに準拠した各種の「単線電圧駆動方式のロジック信号」や、「ＬＶＤＳ」による小振幅低消費電力通信が可能な各種通信プロトコルに準拠した各種の「単線電圧駆動方式のロジック信号」を対象とすることができる。また、この信号読取システムは、上記のロジック信号に対応する符号および符号列を特定する機能を備えていることから、結果として、通信路に伝送されているロジック信号を検出するアナライザとしても機能し、さらに検出した符号列をメモリに記憶するように構成されているときには記録装置（レコーダ）としても機能する。
【００４４】
以下では、一例として、「ＣＡＮ通信用のシリアルバス」を対象として、ＣＡＮ通信用のシリアルバス（通信路）から各種ＣＡＮフレーム（単線電圧駆動方式のロジック信号によって示されている符号の列（以下、符号列ともいう））を取得して動作する各種電子機器とシリアルバスとの間に配設して使用される信号生成装置および信号読取システムを例に挙げて説明する。具体的には、一例として、自動車に配設されている通信路からロジック信号を読み取り、対応する符号列（ＣＡＮフレーム）を利用した各種の処理を外部機器（ＣＡＮ通信対応機器）において実行させる例について説明する。
【００４５】
図１に示す信号読取システム１は、「信号読取システム」の一例であって、信号生成装置２（「信号生成装置」の一例）、および符号化装置３（「符号化装置」の一例）を備えて構成されている。この信号読取システム１は、自動車に配設されているＣＡＮ通信用のシリアルバスＳＢ（「通信路」の一例）からＣＡＮフレーム（「通信路を介して伝送されるロジック信号」の一例）を読み取り、読み取ったＣＡＮフレームと同じＣＡＮフレームＣｓ（「ロジック信号に対応する符号列」の一例）を各種のＣＡＮ通信対応機器に出力することができるように（いわゆる、ＣＡＮバスアナライザとして）構成されている。
【００４６】
この場合、シリアルバスＳＢを介してのＣＡＮプロトコルに準拠した通信時には、図１，２に示すように、ＣＡＮフレーム（符号列）を構成する各符号を表すロジック信号Ｖｗが、シリアルバスＳＢを構成する１本の信号線としての１本の被覆導線Ｌｗに伝送される。
【００４７】
なお、シリアルバスＳＢを介してのロジック信号Ｖｗの伝送原理については公知のため、詳細な説明を省略するが、本例では一例として図５に示すように、ロジック信号Ｖｗは、符号Ｃｓの論理値が「０」（ドミナント）のときにハイレベルとなり、符号Ｃｓの論理値が「１」（レセッシブ）のときにローレベルとなる電圧信号として伝送される。
【００４８】
信号生成装置２は、図１，２に示すように、１つの電極部１１、１つの第１インピーダンス素子１２、増幅部１３および信号生成部１４を備えている。また、信号生成装置２は、１本の被覆導線Ｌｗで構成されるシリアルバスＳＢを介して伝送されるロジック信号Ｖｗに基づき、図５に示すように、符号Ｃｓ（「１」または「０」）を特定可能な符号特定用信号Ｓｅを生成する。
【００４９】
電極部１１は、電極２１およびシールド２２を備えて構成されている。また、電極部１１は、被覆導線Ｌｗに対して着脱可能に構成されている。また、電極部１１は、被覆導線Ｌｗへの装着状態において、その被覆導線Ｌｗの絶縁被覆部（以下、単に「被覆部」ともいう）に電極２１が接触（当接）するように構成されている。この構成により、電極部１１の電極２１は、被覆導線Ｌｗの金属部（芯線）と接触することなく非接触の状態（つまり、金属非接触の状態）で容量結合する。また、シールド２２は、電極部１１が被覆導線Ｌｗに装着されている状態において、被覆導線Ｌｗの被覆部における電極２１の接触部位を、この電極２１を含めて覆うことで、電極２１が対応する被覆導線Ｌｗの金属部以外の金属部と容量結合することを防止する
【００５０】
第１インピーダンス素子１２は、本例では一例として、抵抗３１、および抵抗３１に並列接続されたコンデンサ３２を備えて構成されている。また、第１インピーダンス素子１２では、抵抗３１は、高抵抗値の抵抗（少なくとも数ＭΩ程度の高インピーダンス抵抗）で構成されて、その一端（第１インピーダンス素子１２の一端）がシールドケーブル（同軸ケーブル）ＣＢの芯線を介して電極部１１の電極２１に接続され、その他端（第１インピーダンス素子１２の他端）が信号生成装置２における基準電位の部位（グランドＧ）に接続されている。また、シールドケーブルＣＢのシールドは、電極部１１側の端部が電極部１１のシールド２２に接続されると共に、第１インピーダンス素子１２側の端部がグランドＧに接続されている。
【００５１】
この構成により、第１インピーダンス素子１２は、電極部１１の電極２１と容量結合する被覆導線Ｌに伝送されているロジック信号Ｖｗの電圧Ｖｗ（理解の容易のため、ロジック信号と同じ符号Ｖｗを付すものとする）に応じて電圧が変化する（電圧Ｖｗが上記のローレベルの電圧のときに低電圧となり、電圧Ｖｗが上記のハイレベルの電圧のときに高電圧となるように変化する）電圧信号Ｖｃを、両端間に発生させる。また、電圧信号Ｖｃは、容量結合によって検出される信号であることから、ロジック信号Ｖｗの変化（パルスの長さの変化や、このパルスの密度の変化）に応じて、直流レベル（直流成分）が変化する信号となっている。
【００５２】
なお、第１インピーダンス素子１２は、上記の構成（抵抗３１およびコンデンサ３２の並列回路）に限定されるものではない。例えば、抵抗３１だけの回路や、コンデンサ３２だけの回路で構成してもよい。また、コンデンサ３２については、ディスクリート部品で構成することもできるし、第１インピーダンス素子１２と電極２１とを接続するシールドケーブル（同軸ケーブル）ＣＢの配線容量（芯線とシールドとの間に形成される容量）で構成することもできる。
【００５３】
増幅部１３は、電圧信号Ｖｃを入力すると共に、電圧信号Ｖｃのピークｔｏピーク電圧（ピークピーク電圧ともいう）に応じて電圧が変化するシングルエンド信号Ｖｄを出力する。
【００５４】
具体的には、増幅部１３は、図２に示すように、増幅回路４１および波形整形回路４２を備え、増幅回路４１および波形整形回路４２が後述するように主として演算増幅器やコンパレータで構成されている。また、本例では一例として、増幅回路４１は、正電源電圧Ｖｃｃおよび負電源電圧Ｖｅｅ（例えば、±１０Ｖ）で動作する１つの演算増幅器４１ａ、および２つの抵抗４１ｄ，４１ｆを備えて、全体として非反転アンプに構成されている。この増幅回路４１では、演算増幅器４１ａは、非反転入力端子が第１インピーダンス素子１２の一端に接続され、反転入力端子と出力端子との間に抵抗４１ｄ（帰還抵抗）が接続されている。また、演算増幅器４１ａの反転入力端子は入力抵抗としての抵抗４１ｆを介してグランドＧに接続されている。
【００５５】
この構成により、増幅回路４１は、電圧信号Ｖｃを各抵抗４１ｄ，４１ｆの抵抗値で規定される公知の増幅率で非反転増幅して、電圧パルス信号としての増幅信号Ｖｄ０を出力する。この増幅信号Ｖｄ０は、シリアルバスＳＢにＣＡＮフレーム（符号列）を構成する符号Ｃｓ（「１」）が伝送されている期間において（電圧Ｖｗがローレベルの電圧のときに）低電位側電圧となり、ＣＡＮフレームを構成する符号Ｃｓ（「０」）が伝送されている期間において（電圧Ｖｗがハイレベルの電圧のときに）高電位側電圧となる電圧信号である。また、上記したように、電圧信号Ｖｃはロジック信号Ｖｗの変化に応じて直流レベルが変化する信号であることから、電圧信号Ｖｃに基づいて生成される増幅信号Ｖｄ０もまた、直流レベル（直流成分）が変化する信号である。
【００５６】
なお、この増幅回路４１では、図２に示すように、演算増幅器４１ａの反転入力端子とグランドＧとの間に抵抗４１ｆだけを接続する構成を採用しているが、この構成に限定されるものではない。すなわち、この図２に示す増幅回路４１では、演算増幅器４１ａが、電圧信号Ｖｃの交流成分のみならず、直流成分をも増幅する構成であることから、この直流成分の大きいときには演算増幅器４１ａの出力端子から出力される出力信号が飽和することがある。この出力信号の飽和を軽減するため、図３に示す増幅回路４１のように、演算増幅器４１ａの反転入力端子とグランドＧ（基準電位）との間に接続される抵抗４１ｆに直列にコンデンサ４１ｋを接続する構成（言い換えれば、演算増幅器４１ａの反転入力端子とグランドＧとの間に、抵抗４１ｆおよびコンデンサ４１ｋの直列回路を接続する構成）を採用することもできる。この構成の演算増幅器４１ａは、電圧信号Ｖｃの直流成分は増幅せずに交流成分のみを増幅して出力する交流増幅器として機能することから、出力端子から出力される出力信号が電圧信号Ｖｃの直流成分に起因して飽和する事態の発生を大幅に軽減することが可能となっている。
【００５７】
波形整形回路４２は、増幅信号Ｖｄ０を入力すると共に、この増幅信号Ｖｄ０を、増幅信号Ｖｄ０の交流成分のピークｔｏピーク電圧と同等のピークｔｏピーク電圧で、かつその高電位側電圧（高電圧期間の電圧）および低電位側電圧（低電圧期間の電圧）のうちのいずれか一方が予め規定されたターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する。
【００５８】
一例として波形整形回路４２は、図４に示すように、増幅信号Ｖｄ０が入力される入力部４２ａ、シングルエンド信号Ｖｄが出力される出力部４２ｂ、コンデンサ４２ｃ、第２インピーダンス素子４２ｄ、直列接続された第３インピーダンス素子４２ｅおよびスイッチ４２ｆで構成された直列回路ＳＣ、並びにダイオードを含まずにコンパレータなどで構成されると共にスイッチ４２ｆをオン状態からオフ状態へ、またオフ状態からオン状態へ移行させる制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣを備えている。
【００５９】
具体的には、コンデンサ４２ｃは、一端部が入力部４２ａに接続されると共に他端部が出力部４２ｂに接続されている。第２インピーダンス素子４２ｄは、一例として抵抗（１つの抵抗、または複数の抵抗を直列や並列に接続して構成された抵抗回路）で構成されて、一端部がコンデンサ４２ｃの他端部に接続されると共に他端部にターゲット定電圧Ｖｔｇが印加されて、ターゲット定電圧Ｖｔｇをコンデンサ４２ｃの他端部（および出力部４２ｂ）に供給する。なお、ターゲット定電圧Ｖｔｇは、正電源電圧Ｖｃｃを下回り、かつ負電源電圧Ｖｅｅを上回る任意の１つの定電圧に予め規定されている。第２インピーダンス素子４２ｄについては、最も簡易な構成として、上記したように抵抗だけの構成とすることもできるが、この構成に限定されるものではない。図示はしないが、第２インピーダンス素子４２ｄは、抵抗と共に、または抵抗に代えてインダクタを使用した構成としてもよい。なお、第２インピーダンス素子４２ｄは、全体としてのインピーダンス値（抵抗だけで構成されているときには抵抗値）が第３インピーダンス素子４２ｅのインピーダンス値（抵抗だけで構成されているときには抵抗値）よりも大きい値（例えば、抵抗だけの場合には、数ｋΩから数百ｋΩ程度）に規定されている。
【００６０】
直列回路ＳＣは、図４に示すように、直列接続された第３インピーダンス素子４２ｅおよびスイッチ４２ｆで構成されると共に、一端部がコンデンサ４２ｃの他端部（および出力部４２ｂ）に接続されると共に他端部にターゲット定電圧Ｖｔｇが印加されている。この構成により、直列回路ＳＣは、スイッチ制御回路ＳＷＣから出力される制御パルス信号Ｖｃｔによってスイッチ４２ｆがオン状態に移行させられたときには、ターゲット定電圧Ｖｔｇのコンデンサ４２ｃの他端部（および出力部４２ｂ）への印加を実行し、オフ状態に移行させられたときには、ターゲット定電圧Ｖｔｇのコンデンサ４２ｃの他端部（および出力部４２ｂ）への印加を停止する。
【００６１】
スイッチ４２ｆは、オン状態において低インピーダンスとなって、直列回路ＳＣの他端部に印加されているターゲット定電圧Ｖｔｇを第３インピーダンス素子４２ｅ（例えば、第２インピーダンス素子４２ｄ全体の抵抗値に対して十分に小さい抵抗値の抵抗）を介して出力部４２ｂに印加し得る半導体スイッチであれば、アナログスイッチ、バイポーラトランジスタおよび電界効果型トランジスタなどの種々の半導体スイッチで構成することができる。また、スイッチ４２ｆは、本例では一例として、制御パルス信号Ｖｃｔが高電位のときにオン状態に移行し、制御パルス信号Ｖｃｔが低電位のときにオフ状態に移行するように（いわゆる、正論理（ハイアクティブ）で動作するように）構成されている。
【００６２】
第３インピーダンス素子４２ｅは、本例では一例として、スイッチ４２ｆがオン状態のときに、他端部に印加されているターゲット定電圧Ｖｔｇをコンデンサ４２ｃの他端部（および出力部４２ｂ）に低インピーダンスで供給し得る十分に低い抵抗値に規定された抵抗で構成されている。ただし、第３インピーダンス素子４２ｅの抵抗値は、スイッチ４２ｆがオン状態（ターゲット定電圧Ｖｔｇの供給状態）のときであっても、増幅信号Ｖｄ０の立ち下がりや立ち上がり時にはこの電圧変化の影響を受けて、コンデンサ４２ｃの他端部の電圧がターゲット定電圧Ｖｔｇから若干変動し得る（増幅信号Ｖｄ０の立ち下がり時には瞬間的に若干低下したり、立ち上がり時には瞬間的に若干上昇したりし得る）程度の抵抗値（例えば、十数Ωから数十Ω程度の抵抗値）に規定されている。また、第３インピーダンス素子４２ｅについては、最も簡易な構成として、図４に示すように１本の抵抗で構成することもできるが、複数の抵抗を直列や並列に接続して構成してもよい。また、図示はしないが、第３インピーダンス素子４２ｅは、抵抗と共に、または抵抗に代えてインダクタを使用した構成としてもよい。また、直列回路ＳＣにおける第３インピーダンス素子４２ｅとスイッチ４２ｆの並び順は、図４に示す並び順の逆の順とすることもできる。
【００６３】
スイッチ制御回路ＳＷＣは、ダイオードを含まずに構成されて、図４に示す構成では、図５に示すように、入力部４２ａに入力される増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃ（図５参照）における低電圧期間ＴＬにスイッチ４２ｆをオン状態に移行させるために高電位（高レベル。例えば、後述するコンパレータ４２ｇについての正電源電圧Ｖｃｃの近傍の電圧レベル）となり、交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨにスイッチ４２ｆをオフ状態に移行させるために低電位（低レベル。例えば、後述するコンパレータ４２ｇについての負電源電圧Ｖｅｅの近傍の電圧レベル）となる制御パルス信号Ｖｃｔを出力する。
【００６４】
具体的には、スイッチ制御回路ＳＷＣは、図４に示すように、正電源電圧Ｖｃｃおよび負電源電圧Ｖｅｅで動作する１つのコンパレータ４２ｇ、および直流定電圧（バイアス電圧）Ｖｂｉ１（≠０ボルト）を出力する１つの基準電源４２ｈを有して構成されている。また、基準電源４２ｈは、負極側がターゲット定電圧Ｖｔｇに接続されることにより、ターゲット定電圧Ｖｔｇに直流定電圧Ｖｂｉ１が加算された電圧（Ｖｔｇ＋Ｖｂｉ１）を基準電圧（第１基準電圧）Ｖｒ１として正極側から出力する。直流定電圧Ｖｂｉ１は、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃについてのピークｔｏピーク電圧Ｖｐ（図５参照）の例えば数％から十数％の電圧値に規定されている。したがって、基準電圧Ｖｒ１は、ターゲット定電圧Ｖｔｇよりも若干高い電圧に規定されている。また、コンパレータ４２ｇは、反転入力端子がコンデンサ４２ｃの他端部に接続され、かつ非反転入力端子に基準電圧Ｖｒ１が入力されることで、出力端子から上記の制御パルス信号Ｖｃｔを出力するように構成されている。
【００６５】
この制御パルス信号Ｖｃｔにより、スイッチ４２ｆが、交流成分Ｖｄ０ａｃにおける低電圧期間ＴＬにオン状態に移行し、交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨにオフ状態に移行したときの波形整形回路４２の動作について説明する。なお、図５では理解の容易のため、増幅信号Ｖｄ０の直流成分Ａが増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃの１周期内で大きく変動する状態で、増幅信号Ｖｄ０を図示しているが、実際には、直流成分Ａは、交流成分Ｖｄ０ａｃの１周期（通常は、数μｓ以下）に対して十分に長い周期で変動する。このため、直流成分Ａは増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃの１周期内でほぼ一定であるものとして説明する。また、交流成分Ｖｄ０ａｃについてのピークｔｏピーク電圧を符号Ｖｐで示し、高電圧期間ＴＨにおける増幅信号Ｖｄ０の電圧値は、直流成分Ａよりも電圧Ｖｐ１だけ高く、低電圧期間ＴＬにおける増幅信号Ｖｄ０の電圧値は、直流成分Ａよりも電圧Ｖｐ２だけ低いものとする。また、シングルエンド信号Ｖｄに生じるサグは無視するものとする。
【００６６】
まず、スイッチ４２ｆがオン状態になる低電圧期間ＴＬでは、直列回路ＳＣからターゲット定電圧Ｖｔｇが低インピーダンスで供給されることにより、コンデンサ４２ｃの他端部（および出力部４２ｂ）の電圧、つまり、シングルエンド信号Ｖｄは、図５に示すように、ターゲット定電圧Ｖｔｇに規定される。また、増幅信号Ｖｄ０が印加されるコンデンサ４２ｃの一端部（入力部４２ａ側の端部）の電圧は、低電圧期間ＴＬであることから、電圧（Ａ−Ｖｐ２）となっている。これにより、コンデンサ４２ｃは、ターゲット定電圧Ｖｔｇに規定されている他端部の電圧を基準として一端部側の電圧を正電圧としたときに、電圧（Ａ−Ｖｐ２−Ｖｔｇ）に充電される。
【００６７】
この状態から、スイッチ４２ｆがオフ状態になる高電圧期間ＴＨになったときには、直列回路ＳＣからのターゲット定電圧Ｖｔｇの供給が停止されると共に、コンデンサ４２ｃの一端部（入力部４２ａ側の端部）の電圧が電圧（Ａ＋Ｖｐ１）となる。これにより、コンデンサ４２ｃの他端部（および出力部４２ｂ）の電圧は、電圧（Ａ＋Ｖｐ１）から電圧（Ａ−Ｖｐ２−Ｖｔｇ）を減算した電圧（Ａ＋Ｖｐ１−（Ａ−Ｖｐ２−Ｖｔｇ））、すなわち電圧（Ｖｐ１＋Ｖｐ２＋Ｖｔｇ）となる。また、電圧（Ｖｐ１＋Ｖｐ２）は交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐである。このことから、コンデンサ４２ｃの一端部（入力部４２ａ側の端部）の電圧である電圧（Ｖｐ１＋Ｖｐ２＋Ｖｔｇ）、つまり、シングルエンド信号Ｖｄは、図５に示すように、電圧（Ｖｐ＋Ｖｔｇ）に規定される。
【００６８】
以上のことから、図４に示す波形整形回路４２は、スイッチ制御回路ＳＷＣがスイッチ４２ｆをオン状態およびオフ状態に交互に移行させることにより、図５に示すように、増幅信号Ｖｄ０（ピークｔｏピーク電圧Ｖｐの交流成分Ｖｄ０ａｃに直流成分Ａが重畳した信号）を、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間ＴＬの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部４２ｂから出力する。これにより、この波形整形回路４２は、ＣＡＮフレームを構成する符号Ｃｓの変化に対応して電圧が変化する信号、つまり、この符号Ｃｓが「１」の期間には信号の電圧が低電位（ターゲット定電圧Ｖｔｇ）になり、この符号Ｃｓが「０」の期間には信号の電圧が高電位になるシングルエンド信号Ｖｄを出力する。
【００６９】
次いで、スイッチ制御回路ＳＷＣのコンパレータ４２ｇが、上記の制御パルス信号Ｖｃｔを出力する動作について説明する。
【００７０】
交流成分Ｖｄ０ａｃが低電圧期間ＴＬから高電圧期間ＴＨに切り替わるとき（交流成分Ｖｄ０ａｃの立ち上がり時）には、直列回路ＳＣから低インピーダンスでターゲット定電圧Ｖｔｇが印加されている出力部４２ｂの電圧（コンデンサ４２ｃの他端部の電圧。つまり、シングルエンド信号Ｖｄの電圧）が、この交流成分Ｖｄ０ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的に上昇して、基準電圧Ｖｒ１を上回る。したがって、コンパレータ４２ｇは、図５に示すように、制御パルス信号Ｖｃｔを高電位から低電位に移行させる。この場合、直列回路ＳＣではスイッチ４２ｆがオフ状態に移行するため、直列回路ＳＣによる出力部４２ｂへのターゲット定電圧Ｖｔｇの印加が停止されて、シングルエンド信号Ｖｄの電圧は、電圧（Ｖｐ＋Ｖｔｇ）に移行する。この結果、その後は、シングルエンド信号Ｖｄの電圧は、基準電圧Ｖｒ１を上回る状態に維持される。なお、交流成分Ｖｄ０ａｃの低電圧期間ＴＬのときには、上記したようにシングルエンド信号Ｖｄの電圧はターゲット定電圧Ｖｔｇになり、コンパレータ４２ｇの反転入力端子もこのターゲット定電圧Ｖｔｇになる。しかしながら、コンパレータ４２ｇの非反転入力端子に入力されている基準電圧Ｖｒ１（＝Ｖｔｇ＋Ｖｂｉ１）はこのターゲット定電圧Ｖｔｇよりも高い電圧である（同じ電圧ではない）ことから、コンパレータ４２ｇは、高電位の制御パルス信号Ｖｃｔの出力を継続する（つまり、直列回路ＳＣから出力部４２ｂへのターゲット定電圧Ｖｔｇの印加を継続させる）。
【００７１】
また、交流成分Ｖｄ０ａｃが高電圧期間ＴＨから低電圧期間ＴＬに切り替わるとき（交流成分Ｖｄ０ａｃの立ち下がり時）には、シングルエンド信号Ｖｄの電圧は、交流成分Ｖｄ０ａｃの電圧の低下に伴って電圧（Ｖｐ＋Ｖｔｇ）から低下して、基準電圧Ｖｒ１を下回る。したがって、コンパレータ４２ｇは、図５に示すように、制御パルス信号Ｖｃｔを低電位から高電位に移行させる。この場合、直列回路ＳＣではスイッチ４２ｆがオン状態に移行する。このため、直列回路ＳＣによる出力部４２ｂへのターゲット定電圧Ｖｔｇの印加が開始されて、その後は、シングルエンド信号Ｖｄの電圧は、基準電圧Ｖｒ１より低いターゲット定電圧Ｖｔｇに維持される。
【００７２】
信号生成部１４は、一例として、図４に示すように、正電源電圧Ｖｃｃおよび負電源電圧Ｖｅｅで動作する１つのコンパレータ１４ａ、および直流定電圧（バイアス電圧）Ｖｂｉ２（≠０ボルト）を出力する１つの基準電源１４ｂを有して構成されている。また、基準電源１４ｂは、負極側がターゲット定電圧Ｖｔｇに接続されることにより、ターゲット定電圧Ｖｔｇに直流定電圧Ｖｂｉ２が加算された電圧（Ｖｔｇ＋Ｖｂｉ２）を閾値電圧Ｖｔｈとして正極側から出力する。直流定電圧Ｖｂｉ２は、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃについてのピークｔｏピーク電圧Ｖｐの例えば数％から十数％の電圧値に規定されている。したがって、閾値電圧Ｖｔｈは、ターゲット定電圧Ｖｔｇよりも若干高い電圧に規定されている。なお、閾値電圧Ｖｔｈと上記した基準電圧Ｖｒ１との大小関係には、同じであってもよいし、いずれが高い状態であってもよい（なお、図５では、一例として、基準電圧Ｖｒ１が閾値電圧Ｖｔｈよりも高い状態となっている）。
【００７３】
コンパレータ１４ａは、出力部４２ｂに非反転入力端子が接続され、かつ閾値電圧Ｖｔｈが反転入力端子に入力されて、出力部４２ｂから出力されるシングルエンド信号Ｖｄを閾値電圧Ｖｔｈと比較して二値化することにより、出力端子から符号特定用信号Ｓｅを出力する。上記したように、閾値電圧Ｖｔｈがターゲット定電圧Ｖｔｇよりも若干高い電圧に規定されていることから、このコンパレータ１４ａを備えた信号生成部１４は、図５に示すように、シングルエンド信号Ｖｄ（ピークｔｏピーク電圧が電圧Ｖｐで、かつその低電位側電圧がターゲット定電圧Ｖｔｇに規定された信号）を閾値電圧Ｖｔｈで確実に二値化して、シリアルバスＳＢを介して伝送されるＣＡＮフレームを構成する符号Ｃｓが「０」の期間において高電位（コンパレータ１４ａの最大出力電圧）となり、この符号Ｃｓが「１」の期間において低電位（コンパレータ１４ａの最小出力電圧）となる符号特定用信号Ｓｅを生成して出力する。
【００７４】
ターゲット定電圧Ｖｔｇは、上記したように、正電源電圧Ｖｃｃを下回り、かつ負電源電圧Ｖｅｅを上回る任意の１つの定電圧に規定されるが、図４に示す構成の波形整形回路４２および信号生成部１４では、通常は、信号生成装置２におけるグランドＧの電位（ゼロボルト）に規定される。したがって、波形整形回路４２は、ピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧がターゲット定電圧Ｖｔｇ（ゼロボルト）に規定されたシングルエンド信号Ｖｄを出力する。
【００７５】
なお、波形整形回路４２は、上記した図４の構成、すなわち、増幅信号Ｖｄ０を入力すると共に、この増幅信号Ｖｄ０を、増幅信号Ｖｄ０の交流成分のピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間ＴＬの電圧。ボトム電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する構成に限定されない。例えば、波形整形回路４２を図６に示すように構成することで、増幅信号Ｖｄ０の交流成分のピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間ＴＨの電圧。トップ電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する構成とすることもできる。
【００７６】
以下、図６に示す波形整形回路４２および信号生成部１４について説明する。なお、図４に示す波形整形回路４２および信号生成部１４と同一の構成については、同一の符号を付して重複する説明を省略する。
【００７７】
一例として波形整形回路４２は、増幅信号Ｖｄ０が入力される入力部４２ａ、シングルエンド信号Ｖｄが出力される出力部４２ｂ、コンデンサ４２ｃ、第２インピーダンス素子４２ｄ、第３インピーダンス素子４２ｅおよびスイッチ４２ｆで構成された直列回路ＳＣ、並びにダイオードを含まずにコンパレータなどで構成されると共にスイッチ４２ｆをオン状態からオフ状態へ、またオフ状態からオン状態へ移行させる制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣを備えている。
【００７８】
具体的には、第２インピーダンス素子４２ｄは、一例として図６に示すように１本の抵抗（一端部がコンデンサ４２ｃの他端部に接続され、他端部にターゲット定電圧Ｖｔｇが印加された抵抗）で構成されている。
【００７９】
スイッチ制御回路ＳＷＣは、図６に示すように、正電源電圧Ｖｃｃおよび負電源電圧Ｖｅｅで動作する１つのコンパレータ４２ｇ、および直流定電圧（バイアス電圧）Ｖｂｉ１を出力する１つの基準電源４２ｈを有して構成されている。また、基準電源４２ｈは、正極側がターゲット定電圧Ｖｔｇに接続されることにより、ターゲット定電圧Ｖｔｇから直流定電圧Ｖｂｉ１が減算された電圧（Ｖｔｇ−Ｖｂｉ１）を基準電圧Ｖｒ１として負極側から出力する。直流定電圧Ｖｂｉ１はピークｔｏピーク電圧Ｖｐの例えば数％から十数％の電圧値に規定されていることから、基準電圧Ｖｒ１は、ターゲット定電圧Ｖｔｇよりも若干低い電圧に規定されている。また、コンパレータ４２ｇは、非反転入力端子がコンデンサ４２ｃの他端部に接続され、かつ反転入力端子に基準電圧Ｖｒ１が入力されることで、図７に示すように、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃにおける低電圧期間ＴＬにスイッチ４２ｆをオフ状態に移行させるために低電位となり、交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨにスイッチ４２ｆをオン状態に移行させるために高電圧となる制御パルス信号Ｖｃｔを出力する。
【００８０】
この制御パルス信号Ｖｃｔにより、スイッチ４２ｆが、交流成分Ｖｄ０ａｃにおける低電圧期間ＴＬにオフ状態に移行し、交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨにオン状態に移行したときの波形整形回路４２の動作について説明する。なお、図７では理解の容易のため、増幅信号Ｖｄ０の直流成分Ａが増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃの１周期内で大きく変動する状態で、増幅信号Ｖｄ０を図示しているが、実際には、直流成分Ａは、交流成分Ｖｄ０ａｃの１周期（通常は、数μｓ以下）に対して十分に長い周期で変動する。このため、直流成分Ａは増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃの１周期内でほぼ一定であるするものとして説明する。また、交流成分Ｖｄ０ａｃについてのピークｔｏピーク電圧を符号Ｖｐで示し、高電圧期間ＴＨにおける増幅信号Ｖｄ０の電圧値は、直流成分Ａよりも電圧Ｖｐ１だけ高く、低電圧期間ＴＬにおける増幅信号Ｖｄ０の電圧値は、直流成分Ａよりも電圧Ｖｐ２だけ低いものとする。また、シングルエンド信号Ｖｄに生じるサグは無視するものとする。
【００８１】
まず、スイッチ４２ｆがオン状態になる高電圧期間ＴＨでは、直列回路ＳＣからターゲット定電圧Ｖｔｇが低インピーダンスで供給されることにより、コンデンサ４２ｃの他端部（および出力部４２ｂ）の電圧、つまり、シングルエンド信号Ｖｄは、図７に示すように、ターゲット定電圧Ｖｔｇに規定される。また、増幅信号Ｖｄ０が印加されるコンデンサ４２ｃの一端部（入力部４２ａ側の端部）の電圧は、高電圧期間ＴＨであることから、電圧（Ａ＋Ｖｐ１）となっている。これにより、コンデンサ４２ｃは、ターゲット定電圧Ｖｔｇに規定されている他端部の電圧を基準として一端部側の電圧を正電圧としたときに、電圧（Ａ＋Ｖｐ１−Ｖｔｇ）に充電される。
【００８２】
この状態から、スイッチ４２ｆがオフ状態になる低電圧期間ＴＬになったときには、直列回路ＳＣからのターゲット定電圧Ｖｔｇの供給が停止されると共に、コンデンサ４２ｃの一端部（入力部４２ａ側の端部）の電圧が電圧（Ａ−Ｖｐ２）となる。これにより、コンデンサ４２ｃの他端部（および出力部４２ｂ）の電圧は、電圧（Ａ−Ｖｐ２）から電圧（Ａ＋Ｖｐ１−Ｖｔｇ）を減算した電圧（Ａ−Ｖｐ２−（Ａ＋Ｖｐ１−Ｖｔｇ））、すなわち電圧（−（Ｖｐ１＋Ｖｐ２）＋Ｖｔｇ）となる。また、電圧（Ｖｐ１＋Ｖｐ２）は交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐである。このことから、コンデンサ４２ｃの一端部（入力部４２ａ側の端部）の電圧である電圧（−（Ｖｐ１＋Ｖｐ２）＋Ｖｔｇ）、つまり、シングルエンド信号Ｖｄは、図７に示すように、電圧（−Ｖｐ＋Ｖｔｇ）に規定される。
【００８３】
以上のことから、図６に示す波形整形回路４２は、スイッチ制御回路ＳＷＣがスイッチ４２ｆをオン状態およびオフ状態に交互に移行させることにより、図７に示すように、増幅信号Ｖｄ０（ピークｔｏピーク電圧Ｖｐの交流成分Ｖｄ０ａｃに直流成分Ａが重畳した信号）を、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間ＴＨの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部４２ｂから出力する。これにより、この波形整形回路４２は、ＣＡＮフレームを構成する符号Ｃｓの変化に対応して電圧が変化する信号、つまり、この符号Ｃｓが「１」の期間には信号の電圧が低電位になり、この符号Ｃｓが「０」の期間には信号の電圧が高電位（ターゲット定電圧Ｖｔｇ）になるシングルエンド信号Ｖｄを出力する。
【００８４】
また、スイッチ制御回路ＳＷＣのコンパレータ４２ｇが、上記の制御パルス信号Ｖｃｔを出力する動作について説明する。
【００８５】
交流成分Ｖｄ０ａｃが高電圧期間ＴＨから低電圧期間ＴＬに切り替わるとき（交流成分Ｖｄ０ａｃの立ち下がり時）には、直列回路ＳＣから低インピーダンスでターゲット定電圧Ｖｔｇが印加されている出力部４２ｂの電圧（コンデンサ４２ｃの他端部の電圧。つまり、シングルエンド信号Ｖｄの電圧）が、この交流成分Ｖｄ０ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的に低下して、基準電圧Ｖｒ１を下回る。したがって、コンパレータ４２ｇは、図７に示すように、制御パルス信号Ｖｃｔを高電位から低電位に移行させる。この場合、直列回路ＳＣではスイッチ４２ｆがオフ状態に移行するため、直列回路ＳＣによる出力部４２ｂへのターゲット定電圧Ｖｔｇの印加が停止されて、シングルエンド信号Ｖｄの電圧は、電圧（−Ｖｐ＋Ｖｔｇ）に移行する。この結果、その後は、シングルエンド信号Ｖｄの電圧は、基準電圧Ｖｒ１を下回る状態に維持される。なお、交流成分Ｖｄ０ａｃの高電圧期間ＴＨのときには、上記したようにシングルエンド信号Ｖｄの電圧はターゲット定電圧Ｖｔｇになり、コンパレータ４２ｇの非反転入力端子もこのターゲット定電圧Ｖｔｇになる。しかしながら、コンパレータ４２ｇの反転入力端子に入力されている基準電圧Ｖｒ１（＝Ｖｔｇ−Ｖｂｉ１）はこのターゲット定電圧Ｖｔｇよりも低い電圧である（同じ電圧ではない）ことから、コンパレータ４２ｇは、高電位の制御パルス信号Ｖｃｔの出力を継続する（つまり、直列回路ＳＣから出力部４２ｂへのターゲット定電圧Ｖｔｇの印加を継続させる）。
【００８６】
また、交流成分Ｖｄ０ａｃが低電圧期間ＴＬから高電圧期間ＴＨに切り替わるとき（交流成分Ｖｄ０ａｃの立ち上がり時）には、シングルエンド信号Ｖｄの電圧は、交流成分Ｖｄ０ａｃの電圧の上昇に伴って電圧（−Ｖｐ＋Ｖｔｇ）から上昇して、基準電圧Ｖｒ１を上回る。したがって、コンパレータ４２ｇは、図７に示すように、制御パルス信号Ｖｃｔを低電位から高電位に移行させる。この場合、直列回路ＳＣではスイッチ４２ｆがオン状態に移行する。このため、直列回路ＳＣによる出力部４２ｂへのターゲット定電圧Ｖｔｇの印加が開始されて、その後は、シングルエンド信号Ｖｄの電圧は、基準電圧Ｖｒ１より高いターゲット定電圧Ｖｔｇに維持される。
【００８７】
信号生成部１４は、一例として、図６に示すように、１つのコンパレータ１４ａおよび１つの基準電源１４ｂを有して構成されている。また、基準電源１４ｂは、正極側がターゲット定電圧Ｖｔｇに接続されることにより、ターゲット定電圧Ｖｔｇから直流定電圧Ｖｂｉ２が減算された電圧（Ｖｔｇ−Ｖｂｉ２）を閾値電圧Ｖｔｈとして負極側から出力する。直流定電圧Ｖｂｉ２はピークｔｏピーク電圧Ｖｐの例えば数％から十数％の電圧値に規定されているため、閾値電圧Ｖｔｈは、ターゲット定電圧Ｖｔｇよりも若干低い電圧に規定されている。
【００８８】
コンパレータ１４ａは、出力部４２ｂに非反転入力端子が接続され、かつ閾値電圧Ｖｔｈが反転入力端子に入力されて、出力部４２ｂから出力されるシングルエンド信号Ｖｄを閾値電圧Ｖｔｈと比較して二値化することにより、出力端子から符号特定用信号Ｓｅを出力する。上記したように、閾値電圧Ｖｔｈがターゲット定電圧Ｖｔｇよりも若干低い電圧に規定されていることから、このコンパレータ１４ａを備えた信号生成部１４は、図７に示すように、シングルエンド信号Ｖｄ（ピークｔｏピーク電圧が電圧Ｖｐで、かつその高電位側電圧がターゲット定電圧Ｖｔｇに規定された信号）を閾値電圧Ｖｔｈで確実に二値化して、シリアルバスＳＢを介して伝送されるＣＡＮフレームを構成する符号Ｃｓが「０」の期間において高電位（コンパレータ１４ａの最大出力電圧）となり、この符号Ｃｓが「１」の期間において低電位（コンパレータ１４ａの最小出力電圧）となる符号特定用信号Ｓｅを生成して出力する。
【００８９】
図６に示す構成の波形整形回路４２および信号生成部１４では、上記の構成により、例えば、ターゲット定電圧Ｖｔｇを、グランドＧの電位（ゼロボルト）を超え、かつ正電源電圧Ｖｃｃ未満の正の所定の電圧としたときには、波形整形回路４２は、ピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧がこの正のターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄを出力する。
【００９０】
また、図４に示す構成の波形整形回路４２については、図８に示す構成の波形整形回路４２のように、直列接続された２本の抵抗４２ｉ，４２ｊで構成されて、一端部（抵抗４２ｉ側の端部）がコンパレータ４２ｇの出力端子に接続されると共に他端部（抵抗４２ｊ側の端部）に基準電圧Ｖｒ２（第２基準電圧）が印加されて、基準電圧Ｖｒ２および制御パルス信号Ｖｃｔの電圧で規定される分圧電圧をコンパレータ４２ｇの非反転入力端子に基準電圧Ｖｒ１として出力する抵抗分圧回路４２ｋを備えて、コンパレータ４２ｇにヒステリシス特性を持たせる構成（コンパレータ４２ｇをヒステリシスコンパレータとして動作させる構成）に変更することもできる。なお、図４に示す波形整形回路４２と同一の構成については同一の符号を付して重複する説明を省略する。
【００９１】
この抵抗分圧回路４２ｋでは、抵抗４２ｉの抵抗値が抵抗４２ｊの抵抗値に対して十分に大きな値（例えば、抵抗４２ｊが数十ｋΩのときには抵抗４２ｉは数ＭΩ程度）に規定されている。また、この抵抗分圧回路４２ｋでは、負極側がターゲット定電圧Ｖｔｇに接続された基準電源４２ｈから出力される電圧（Ｖｔｇ＋Ｖｂｉ１）を基準電圧Ｖｒ２（ターゲット定電圧Ｖｔｇの近傍の電圧（この例では、ターゲット定電圧Ｖｔｇよりも若干高い電圧））として使用しているが、これに限定されるものではなく、図示はしないが、ターゲット定電圧Ｖｔｇの近傍の電圧の他の例であるターゲット定電圧Ｖｔｇよりも低い（若干低い）電圧を基準電圧Ｖｒ２として使用する構成や、ターゲット定電圧Ｖｔｇ自体を基準電圧Ｖｒ２として使用する構成を採用することもできる。
【００９２】
この構成により、図８に示す構成の波形整形回路４２では、交流成分Ｖｄ０ａｃが低電圧期間ＴＬから高電圧期間ＴＨに切り替わるとき（交流成分Ｖｄ０ａｃの立ち上がり時）には、直列回路ＳＣから低インピーダンスでターゲット定電圧Ｖｔｇが印加されている出力部４２ｂの電圧（コンデンサ４２ｃの他端部の電圧。つまり、シングルエンド信号Ｖｄの電圧）が、この交流成分Ｖｄ０ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的に上昇して、基準電圧Ｖｒ１を上回る。この場合、抵抗分圧回路４２ｋは、高電位の制御パルス信号Ｖｃｔと基準電圧Ｖｒ２との差分電圧（Ｖｃｔ−Ｖｒ２）を分圧して得られる電圧Ｖｄｖを基準電圧Ｖｒ２に加算して、基準電圧（分圧電圧）Ｖｒ１として出力する。したがって、このコンパレータ４２ｇでは、図４に示すコンパレータ４２ｇと比較して、出力部４２ｂの電圧が交流成分Ｖｄ０ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的により高く上昇したときに基準電圧Ｖｒ１を上回って、制御パルス信号Ｖｃｔを高電位から低電位に移行させる。
【００９３】
また、交流成分Ｖｄ０ａｃが高電圧期間ＴＨから低電圧期間ＴＬに切り替わるとき（交流成分Ｖｄ０ａｃの立ち下がり時）には、シングルエンド信号Ｖｄの電圧は、交流成分Ｖｄ０ａｃの電圧の低下に伴って電圧（Ｖｐ＋Ｖｔｇ）から低下して、基準電圧Ｖｒ１を下回る。この場合、抵抗分圧回路４２ｋは、低電位の制御パルス信号Ｖｃｔと基準電圧Ｖｒ２との差分電圧（Ｖｃｔ−Ｖｒ２）を分圧して得られる電圧Ｖｄｖを基準電圧Ｖｒ２に加算して、基準電圧（分圧電圧）Ｖｒ１として出力する。したがって、このコンパレータ４２ｇでは、図４に示すコンパレータ４２ｇと比較して、出力部４２ｂの電圧が交流成分Ｖｄ０ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的により低く低下したときに基準電圧Ｖｒ１を下回って、制御パルス信号Ｖｃｔを低電位から高電位に移行させる。
【００９４】
このようにして、図８に示す構成の波形整形回路４２では、コンパレータ４２ｇがヒステリシス特性を有した状態で動作して、制御パルス信号Ｖｃｔを出力するため、入力部４２ａに入力される増幅信号Ｖｄ０に多少のノイズが重畳している状態であっても、このノイズの影響を低減しつつ、制御パルス信号Ｖｃｔを生成することが可能となっている。
【００９５】
また、図６に示す構成の波形整形回路４２については、図９に示す構成の波形整形回路４２のように、直列接続された２本の抵抗４２ｉ，４２ｊで構成されて、一端部（抵抗４２ｉ側の端部）がコンパレータ４２ｇの出力端子に接続されると共に他端部（抵抗４２ｊ側の端部）がコンデンサ４２ｃの他端部（および出力部４２ｂ）に接続されて、シングルエンド信号Ｖｄの電圧および制御パルス信号Ｖｃｔの電圧で規定される分圧パルス信号Ｖｄｐをコンパレータ４２ｇの非反転入力端子に出力する抵抗分圧回路４２ｋを備えて、コンパレータ４２ｇにヒステリシス特性を持たせる構成に変更することもできる。なお、図６に示す波形整形回路４２と同一の構成については同一の符号を付して重複する説明を省略する。また、この抵抗分圧回路４２ｋは、図８に示す波形整形回路４２の抵抗分圧回路４２ｋと同一に構成されている。
【００９６】
この構成により、図９に示す構成の波形整形回路４２では、交流成分Ｖｄ０ａｃが高電圧期間ＴＨから低電圧期間ＴＬに切り替わるとき（交流成分Ｖｄ０ａｃの立ち下がり時）には、直列回路ＳＣから低インピーダンスでターゲット定電圧Ｖｔｇが印加されている出力部４２ｂの電圧（コンデンサ４２ｃの他端部の電圧。つまり、シングルエンド信号Ｖｄの電圧）が、この交流成分Ｖｄ０ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的に低下して、基準電圧Ｖｒ１を下回る。この場合、抵抗分圧回路４２ｋは、高電位の制御パルス信号Ｖｃｔとシングルエンド信号Ｖｄの電圧との差分電圧を分圧して得られる分圧パルス信号Ｖｄｐをコンパレータ４２ｇの非反転入力端子に出力する。したがって、このコンパレータ４２ｇでは、図６に示すコンパレータ４２ｇと比較して、シングルエンド信号Ｖｄの電圧（出力部４２ｂの電圧）が交流成分Ｖｄ０ａｃの電圧の変化の影響を受けてターゲット定電圧Ｖｔｇから瞬間的により低く低下したときに、非反転入力端子への分圧パルス信号Ｖｄｐが基準電圧Ｖｒ１を下回って、制御パルス信号Ｖｃｔを高電位から低電位に移行させる。
【００９７】
また、交流成分Ｖｄ０ａｃが低電圧期間ＴＬから高電圧期間ＴＨに切り替わるとき（交流成分Ｖｄ０ａｃの立ち上がり時）には、シングルエンド信号Ｖｄの電圧は、交流成分Ｖｄ０ａｃの電圧の上昇に伴って電圧（−Ｖｐ＋Ｖｔｇ）から上昇して、基準電圧Ｖｒ１を上回る。この場合、抵抗分圧回路４２ｋは、低電位の制御パルス信号Ｖｃｔとシングルエンド信号Ｖｄの電圧との差分電圧を分圧して得られる分圧パルス信号Ｖｄｐをコンパレータ４２ｇの非反転入力端子に出力する。したがって、このコンパレータ４２ｇでは、図６に示すコンパレータ４２ｇと比較して、シングルエンド信号Ｖｄの電圧（出力部４２ｂの電圧）が電圧（−Ｖｐ＋Ｖｔｇ）から瞬間的により高く上昇したときに、非反転入力端子への分圧パルス信号Ｖｄｐが基準電圧Ｖｒ１を上回って、制御パルス信号Ｖｃｔを低電位から高電位に移行させる。
【００９８】
このようにして、図９に示す構成の波形整形回路４２においても、コンパレータ４２ｇがヒステリシス特性を有した状態で動作して、制御パルス信号Ｖｃｔを出力するため、入力部４２ａに入力される増幅信号Ｖｄ０に多少のノイズが重畳している状態であっても、このノイズの影響を低減しつつ、制御パルス信号Ｖｃｔを生成することが可能となっている。
【００９９】
なお、上記した図４，６，８，９に示す各波形整形回路４２では、コンパレータ４２ｇとは別体に配設したスイッチ４２ｆを用いて直列回路ＳＣを構成しているが、例えば図１０に示すように、ＰＮＰ型オープンコレクタのトランジスタを出力段として内蔵するコンパレータをコンパレータ４２ｇとして使用する構成を、図４，８に示す各波形整形回路４２に採用することもできる。この構成を採用した各波形整形回路４２では、図１０に示すように、この出力段のトランジスタのエミッタ端子に第３インピーダンス素子４２ｅを介してターゲット定電圧Ｖｔｇを供給し、このトランジスタのコレクタ端子が接続される出力端子を出力部４２ｂに接続する。これにより、コンパレータ４２ｇに内蔵されたトランジスタを直列回路ＳＣを構成するスイッチ４２ｆとして機能させることができる。
【０１００】
また、例えば図１１に示すように、ＮＰＮ型オープンコレクタのトランジスタを出力段として内蔵するコンパレータをコンパレータ４２ｇとして使用する構成を、図６，９に示す各波形整形回路４２に採用することもできる。この構成を採用した各波形整形回路４２では、図１１に示すように、このトランジスタのエミッタ端子に第３インピーダンス素子４２ｅを介してターゲット定電圧Ｖｔｇを供給し、このトランジスタのコレクタ端子が接続される出力端子を出力部４２ｂに接続する。これにより、コンパレータ４２ｇに内蔵されたトランジスタを直列回路ＳＣを構成するスイッチ４２ｆとして機能させることができる。
【０１０１】
この図１０，１１に示す構成を採用することにより、スイッチ４２ｆを省略できる分だけ、波形整形回路４２の部品点数を削減することができる。
【０１０２】
また、上記した図４，８に示す各波形整形回路４２における直列回路ＳＣのスイッチ４２ｆとして、３ステートロジックＩＣを使用することもできる。一例として図８に示す波形整形回路４２のスイッチ４２ｆとして３ステートロジックＩＣ（以下、ロジックＩＣ４２ｆともいう）を使用した構成の波形整形回路４２を図１２に示す。なお、図８に示す波形整形回路４２と同一の構成については同一の符号を付して重複する説明を省略する。この図１２に示す波形整形回路４２では、ロジックＩＣ４２ｆにおけるローレベルに対応する電圧をターゲット定電圧Ｖｔｇとして規定し、このターゲット定電圧ＶｔｇをロジックＩＣ４２ｆの入力端子に入力し、ロジックＩＣ４２ｆの出力端子を第３インピーダンス素子４２ｅを介して出力部４２ｂに接続し、ロジックＩＣ４２ｆの制御入力端子に制御パルス信号Ｖｃｔを入力する。ロジックＩＣ４２ｆは、制御入力端子がハイアクティブ（制御パルス信号Ｖｃｔが高電位のときにターゲット定電圧Ｖｔｇを出力し、制御パルス信号Ｖｃｔが低電位のときに出力をハイインピーダンス状態にする構成）のロジックＩＣで構成されている。
【０１０３】
この直列回路ＳＣは、ロジックＩＣ４２ｆが制御パルス信号Ｖｃｔの高電位のときにターゲット定電圧Ｖｔｇを出力部４２ｂに出力し、制御パルス信号Ｖｃｔの低電位のときに出力をハイインピーダンス状態に移行させることにより、ターゲット定電圧Ｖｔｇの出力部４２ｂへの出力を停止する。
【０１０４】
この図１２に示す波形整形回路４２は、図８に示す波形整形回路４２と同様に動作して、図５に示すように、増幅信号Ｖｄ０を、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間ＴＬの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部４２ｂから出力する。これにより、この波形整形回路４２は、図５に示すように、ＣＡＮフレームを構成する符号Ｃｓの変化に対応して電圧が変化する信号、つまり、この符号Ｃｓが「１」の期間には信号の電圧が低電位（ターゲット定電圧Ｖｔｇ）になり、この符号Ｃｓが「０」の期間には信号の電圧が高電位になるシングルエンド信号Ｖｄを出力する。
【０１０５】
また、上記した図６，９に示す各波形整形回路４２における直列回路ＳＣのスイッチ４２ｆとしても、３ステートロジックＩＣを使用することができる。一例として図９に示す波形整形回路４２のスイッチ４２ｆとして、ロジックＩＣ４２ｆ（図１２に示すロジックＩＣ４２ｆと同じ正論理のロジックＩＣ）を使用した構成の波形整形回路４２を図１３に示す。なお、図９に示す波形整形回路４２と同一の構成については同一の符号を付して重複する説明を省略する。この図１３に示す波形整形回路４２では、ロジックＩＣ４２ｆにおけるハイレベルに対応する電圧をターゲット定電圧Ｖｔｇとして規定し、このターゲット定電圧ＶｔｇをロジックＩＣ４２ｆの入力端子に入力し、ロジックＩＣ４２ｆの出力端子を第３インピーダンス素子４２ｅを介して出力部４２ｂに接続し、ロジックＩＣ４２ｆの制御入力端子に制御パルス信号Ｖｃｔを入力する。
【０１０６】
この図１３に示す波形整形回路４２は、図９に示す波形整形回路４２と同様に動作して、図７に示すように、増幅信号Ｖｄ０を、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間ＴＨの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部４２ｂから出力する。これにより、この波形整形回路４２は、図７に示すように、ＣＡＮフレームを構成する符号Ｃｓの変化に対応して電圧が変化する信号、つまり、この符号Ｃｓが「１」の期間には信号の電圧が低電位になり、この符号Ｃｓが「０」の期間には信号の電圧が高電位（ターゲット定電圧Ｖｔｇ）になるシングルエンド信号Ｖｄを出力する。
【０１０７】
この図１２，１３に示す構成を採用することにより、集積回路に内蔵されている出力バッファをロジックＩＣ４２ｆとして使用することができる。
【０１０８】
また、図４，８，１２に示す波形整形回路４２と同様に、増幅信号Ｖｄ０を、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間ＴＬの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部４２ｂから出力する波形整形回路としては、図１４に示す波形整形回路４２を採用することもできる。この波形整形回路４２は、上記した図１２に示す波形整形回路４２と同様に、直列回路ＳＣのスイッチ４２ｆとして３ステートロジックＩＣを使用する構成であることから、図１２に示す波形整形回路４２と比較しつつ説明する。なお、図１２に示す波形整形回路４２と同一の構成については同一の符号を付して重複する説明を省略する。
【０１０９】
図１４に示す波形整形回路４２は、増幅信号Ｖｄ０が入力される入力部４２ａ、シングルエンド信号Ｖｄが出力される出力部４２ｂ、コンデンサ４２ｃ、第２インピーダンス素子４２ｄ、第３インピーダンス素子４２ｅおよびスイッチ４２ｆとしての３ステートロジックＩＣ（以下、ロジックＩＣ４２ｆともいう）で構成された直列回路ＳＣ、並びにダイオードを含まずに加算器４２ｍなどで構成されると共にスイッチ４２ｆをオン状態からオフ状態へ、またオフ状態からオン状態へ移行させる制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣを備えている。
【０１１０】
スイッチ制御回路ＳＷＣは、加算器４２ｍに加えて、抵抗分圧回路４２ｎおよびバイアス電圧源４２ｐを備えて構成されている。抵抗分圧回路４２ｎは、直列接続された抵抗を有して構成されると共に、一端部が出力部４２ｂに接続されると共に他端部にターゲット定電圧Ｖｔｇが印加されて、出力部４２ｂから出力されるシングルエンド信号Ｖｄを分圧して分圧パルス信号Ｖｄｐとして加算器４２ｍに出力する。本例の抵抗分圧回路４２ｋは、一例として  直列接続された２つの抵抗４２ｎ１，４２ｎ２で構成されているが、図示はしないが、さらに多くの抵抗を組み合わせて構成してもよい。バイアス電圧源４２ｐは、負極側がターゲット定電圧Ｖｔｇに接続されることにより、生成した直流定電圧（バイアス電圧）Ｖｂｉ３（≠０ボルト）をターゲット定電圧Ｖｔｇに加算して、加算器４２ｍに出力する。この場合、抵抗分圧回路４２ｎおよびバイアス電圧源４２ｐは、加算器４２ｍから出力される制御パルス信号Ｖｃｔの振幅および直流レベルが後述するロジックＩＣ４２ｆの制御入力端子の入力仕様に合致するように、その分圧比や電圧値が予め規定されている。
【０１１１】
加算器４２ｍは、分圧パルス信号Ｖｄｐと、直流定電圧Ｖｂｉ３およびターゲット定電圧Ｖｔｇの加算電圧（Ｖｂｉ３＋Ｖｔｇ）とを入力すると共に電圧加算して、制御パルス信号Ｖｃｔ（＝Ｖｄｐ＋Ｖｂｉ３＋Ｖｔｇ）を出力する。この制御パルス信号Ｖｃｔは、シングルエンド信号Ｖｄを分圧して得られる分圧パルス信号Ｖｄｐと同位相の信号であることから、交流成分Ｖｄ０ａｃにおける低電圧期間ＴＬに低電圧となり、交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨに高電圧となる信号である。つまり、この図１４における制御パルス信号Ｖｃｔは、図５に示す制御パルス信号Ｖｃｔとは逆位相の信号となっている。
【０１１２】
このため、図１４の波形整形回路４２における直列回路ＳＣは、上記した図１２の波形整形回路４２における直列回路ＳＣを構成するロジックＩＣ４２ｆ（制御入力端子が正論理（ハイアクティブ。制御パルス信号Ｖｃｔが高電位のときにターゲット定電圧Ｖｔｇを出力する構成）のロジックＩＣ）とは異なり、制御入力端子が負論理（ローアクティブ。制御パルス信号Ｖｃｔが低電位のときにターゲット定電圧Ｖｔｇを出力する構成）のロジックＩＣ４２ｆで構成されている。
【０１１３】
この図１４に示す波形整形回路４２は、図４，８，１２に示す波形整形回路４２と同様に動作して、図５に示すように、増幅信号Ｖｄ０を、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間ＴＬの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部４２ｂから出力する。これにより、この波形整形回路４２は、図５に示すように、ＣＡＮフレームを構成する符号Ｃｓの変化に対応して電圧が変化する信号、つまり、この符号Ｃｓが「１」の期間には信号の電圧が低電位（ターゲット定電圧Ｖｔｇ）になり、この符号Ｃｓが「０」の期間には信号の電圧が高電位になるシングルエンド信号Ｖｄを出力する。なお、この図１４に示す波形整形回路４２では、抵抗分圧回路４２ｎは、シングルエンド信号Ｖｄを分圧する上記の機能に加えて、ターゲット定電圧Ｖｔｇをコンデンサ４２ｃの他端部（および出力部４２ｂ）に供給する機能（第２インピーダンス素子４２ｄと同様の機能）を備えている。このため、第２インピーダンス素子４２ｄを省くことも可能である。
【０１１４】
また、図１４に示す波形整形回路４２の直列回路ＳＣを構成するロジックＩＣ４２ｆとして、上記したような制御入力端子が負論理（ローアクティブ）のロジックＩＣを使用する構成に代えて、図示はしないが、制御入力端子が正論理（ハイアクティブ）のロジックＩＣを使用する構成としてもよい。この波形整形回路によれば、図７に示す制御パルス信号Ｖｃｔに基づいて、直列回路ＳＣを構成するロジックＩＣ４２ｆが制御パルス信号Ｖｃｔの高電位のときにターゲット定電圧Ｖｔｇの印加を実行し、制御パルス信号Ｖｃｔの低電位のときにターゲット定電圧Ｖｔｇの印加を停止することから、図７に示すように、増幅信号Ｖｄ０を、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間ＴＨの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部４２ｂから出力することができる。これにより、この波形整形回路は、ＣＡＮフレームを構成する符号Ｃｓの変化に対応して電圧が変化する信号、つまり、この符号Ｃｓが「１」の期間には信号の電圧が低電位になり、この符号Ｃｓが「０」の期間には信号の電圧が高電位（ターゲット定電圧Ｖｔｇ）になるシングルエンド信号Ｖｄを出力する。
【０１１５】
また、図１４に示す波形整形回路４２や上記した不図示の波形整形回路において、抵抗分圧回路４２ｎから出力される分圧パルス信号Ｖｄｐの振幅および直流レベルがロジックＩＣ４２ｆの制御入力端子の入力仕様に合致するものであるときには、加算器４２ｍおよびバイアス電圧源４２ｐを省いて、図１５に示す波形整形回路４２のように、抵抗分圧回路４２ｎだけでスイッチ制御回路ＳＷＣを構成することもできる。この波形整形回路４２では、抵抗分圧回路４２ｎから出力される分圧パルス信号Ｖｄｐがそのまま制御パルス信号Ｖｃｔとして、ロジックＩＣ４２ｆの制御入力端子に供給される。
【０１１６】
図１５に示す波形整形回路４２は、直列回路ＳＣを構成するロジックＩＣ４２ｆとして、制御入力端子が正論理（ハイアクティブ）のロジックＩＣを使用する構成のため、図７に示すように、増幅信号Ｖｄ０を、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間ＴＨの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部４２ｂから出力する。
【０１１７】
なお、図示はしないが、図１５に示す波形整形回路４２の直列回路ＳＣを構成するロジックＩＣ４２ｆとして、制御入力端子が負論理（ローアクティブ）のロジックＩＣを使用して波形整形回路を構成することもできる。この波形整形回路は、図５に示すように、増幅信号Ｖｄ０を、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間ＴＬの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力部４２ｂから出力する。
【０１１８】
また、上記した各波形整形回路４２において使用されるターゲット定電圧Ｖｔｇは、波形整形回路４２に不図示の直流定電圧源を配置して、この直流定電圧源から出力される直流定電圧を使用することもできるし、図４において破線で示すように、波形整形回路４２の外部から入力された電圧データＤｖをＤ／Ａ変換して、この電圧データＤｖで示される電圧値の直流電圧を出力するＤ／Ａ変換器１５を波形整形回路４２に配置して、このＤ／Ａ変換器１５から出力される直流電圧をターゲット定電圧Ｖｔｇとして使用する構成とすることもできる。なお、一例として図４に示す波形整形回路４２を例に挙げたが、図６，図８〜１５の各波形整形回路４２についても同様である。このＤ／Ａ変換器１５を波形整形回路４２に配置する構成を採用したときには、電圧データＤｖを変更することで、シングルエンド信号Ｖｄにおいてターゲット定電圧Ｖｔｇに規定される高電位側電圧（高電圧期間ＴＨの電圧）や低電位側電圧（低電圧期間ＴＬの電圧）を変更することができる。したがって、増幅信号Ｖｄ０をシングルエンド信号Ｖｄに確実に整形し得るように、ターゲット定電圧Ｖｔｇを調整することが容易に実行可能となる。
【０１１９】
また、上記した各波形整形回路４２では、ダイオードを含まない構成を採用しているが、図１６，１７に示す波形整形回路４２のように、ダイオードを含む構成とすることもできる。
【０１２０】
まず、図１６に示す波形整形回路４２は、上記した図４の波形整形回路４２と同様にして、増幅信号Ｖｄ０を入力すると共に、この増幅信号Ｖｄ０を、増幅信号Ｖｄ０の交流成分のピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間ＴＬの電圧。ボトム電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する。図１６に示す波形整形回路４２は、図４に示す波形整形回路４２と比較して、増幅信号Ｖｄ０が入力される入力部４２ａ、シングルエンド信号Ｖｄが出力される出力部４２ｂ、コンデンサ４２ｃおよび第２インピーダンス素子４２ｄを備えている点で共通し、直列回路ＳＣおよびスイッチ制御回路ＳＷＣに代えて１つのダイオード４２ｘを備えている点で相違している。このダイオード４２ｘは、カソード端子が出力部４２ｂに接続されると共に、アノード端子にターゲット定電圧Ｖｔｇが印加されている。
【０１２１】
この図１６に示す波形整形回路４２では、ダイオード４２ｘが単体で、直列回路ＳＣおよびスイッチ制御回路ＳＷＣと同等に動作して、図５に示すように、入力部４２ａに入力される増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃにおける低電圧期間ＴＬにオン状態に移行して、ターゲット定電圧Ｖｔｇを出力部４２ｂに印加し、交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨにオフ状態に移行して、ターゲット定電圧Ｖｔｇの出力部４２ｂへの印加を停止する。これにより、この波形整形回路４２は、ダイオード４２ｘの順方向電圧を無視し得るものとしたときに、増幅信号Ｖｄ０を上記したシングルエンド信号Ｖｄに整形（波形整形）して出力する。
【０１２２】
次に、図１７に示す波形整形回路４２は、上記した図６の波形整形回路４２と同様にして、増幅信号Ｖｄ０を入力すると共に、この増幅信号Ｖｄ０を、増幅信号Ｖｄ０の交流成分のピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間ＴＨの電圧。トップ電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する。図１７に示す波形整形回路４２は、図６に示す波形整形回路４２と比較して、増幅信号Ｖｄ０が入力される入力部４２ａ、シングルエンド信号Ｖｄが出力される出力部４２ｂ、コンデンサ４２ｃおよび第２インピーダンス素子４２ｄを備えている点で共通し、直列回路ＳＣおよびスイッチ制御回路ＳＷＣに代えて１つのダイオード４２ｘを備えている点で相違している。このダイオード４２ｘは、アノード端子が出力部４２ｂに接続されると共に、カソード端子にターゲット定電圧Ｖｔｇが印加されている。
【０１２３】
この図１７に示す波形整形回路４２では、ダイオード４２ｘが単体で、直列回路ＳＣおよびスイッチ制御回路ＳＷＣと同等に動作して、図７に示すように、入力部４２ａに入力される増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨにオン状態に移行して、ターゲット定電圧Ｖｔｇを出力部４２ｂに印加し、交流成分Ｖｄ０ａｃにおける低電圧期間ＴＬにオフ状態に移行して、ターゲット定電圧Ｖｔｇの出力部４２ｂへの印加を停止する。これにより、この波形整形回路４２は、増幅信号Ｖｄ０を上記したシングルエンド信号Ｖｄに整形（波形整形）して出力する。
【０１２４】
符号化装置３は、信号生成装置２から出力された符号特定用信号Ｓｅに基づき、ロジック信号Ｖｗに対応する符号Ｃｓ（図５，７参照）を特定する符号化処理を実行し、特定した符号Ｃｓの列（すなわち、シリアルバスＳＢを伝送されているＣＡＮフレームと同じＣＡＮフレーム）を、信号読取システム１に接続されている各種ＣＡＮ通信対応機器に出力する。具体的には、符号化装置３は、符号化処理において、符号特定用信号Ｓｅの高電位期間においては、シリアルバスＳＢを介して伝送されているＣＡＮフレームを構成する符号Ｃｓが「０」であると特定し、かつ符号特定用信号Ｓｅの低電位期間においては、このＣＡＮフレームを構成する符号Ｃｓが「１」であると特定すると共に、特定した符号Ｃｓで構成される符号列を、シリアルバスＳＢを介して伝送されているＣＡＮフレームと特定して、各種ＣＡＮ通信対応機器に出力する。この場合、符号化装置３は、ＣＡＮ通信対応機器と有線伝送路を介して接続されているときには、特定したＣＡＮフレームを有線通信でＣＡＮ通信対応機器に出力（送信）し、ＣＡＮ通信対応機器と無線伝送路を介して接続されているときには、特定したＣＡＮフレームを無線通信でＣＡＮ通信対応機器に出力（送信）する。
【０１２５】
次に、信号読取システム１の使用例、およびその際の信号読取システム１の動作について、図面を参照して説明する。なお、図２に示すように、電極部１１の電極２１はシールドケーブルＣＢの芯線を介して第１インピーダンス素子１２の一端に接続され、かつ電極部１１のシールド２２はシールドケーブルＣＢのシールドを介して信号生成装置２のグランドＧに接続されているものとする。
【０１２６】
まず、図２に示すように、自動車に敷設されているシリアルバスＳＢにおける被覆導線Ｌｗの被覆部に電極２１が接触（当接）するように電極部１１を被覆導線Ｌｗにそれぞれ装着すると共に、シリアルバスＳＢから読み取ったＣＡＮフレーム（符号Ｃｓの列）を出力すべきＣＡＮ通信対応機器を符号化装置３に接続する。
【０１２７】
この場合、本例の信号読取システム１では、被覆導線Ｌｗ自体を加工する（絶縁被覆を剥がす）ことなく、電極部１１を装着するだけでシリアルバスＳＢからロジック信号Ｖｗを読み取ることができるため、シリアルバスＳＢにコネクタが配設されていない場合においても使用することができる。また、コネクタが配設されていたとしても、シリアルバスＳＢに対する接続場所（電極部１１の装着場所）がコネクタの配設場所に限定されずに、被覆導線Ｌｗの長手方向における任意の場所に接続する（電極部１１を装着する）ことが可能となっている。
【０１２８】
この状態において、自動車に搭載された図外のＣＡＮ通信対応機器（制御情報を示すＣＡＮフレームを出力するコントローラや、任意の計測結果を示すＣＡＮフレームを出力する検出器等）からシリアルバスＳＢにロジック信号Ｖｗが出力されたときに、信号生成装置２では、被覆導線Ｌｗに装着された電極部１１とシールドケーブルＣＢを介して接続された第１インピーダンス素子１２には、被覆導線Ｌｗに伝送されているロジック信号Ｖｗの電圧Ｖｗに応じて電圧が変化する電圧信号Ｖｃが発生する。
【０１２９】
信号生成装置２では、増幅部１３が、この電圧信号Ｖｃを入力すると共に、この電圧信号Ｖｃの電圧値に応じて電圧値が変化するシングルエンド信号Ｖｄを出力する。この場合、増幅部１３では、波形整形回路４２が図４，８，１０，１２，１４，１６のうちのいずれかに示す回路構成のときには、図５に示すように、シリアルバスＳＢに伝送されているＣＡＮフレームを構成する符号Ｃｓが「１」の期間には信号の電圧が低電位（ターゲット定電圧Ｖｔｇ）になり、この符号Ｃｓが「０」の期間には信号の電圧が高電位になるシングルエンド信号Ｖｄ（つまり、低電位期間の信号の電圧（信号のボトム電圧）がターゲット定電圧Ｖｔｇに規定されるように波形整形された信号）を出力する。また、波形整形回路４２が図６，９，１１，１３，１５，１７のうちのいずれかに示す回路構成のときには、図７に示すように、シリアルバスＳＢに伝送されているＣＡＮフレームを構成する符号Ｃｓが「０」の期間には信号の電圧が高電位（ターゲット定電圧Ｖｔｇ）になり、この符号Ｃｓが「１」の期間には信号の電圧が低電位になるシングルエンド信号Ｖｄ（つまり、高電位期間の信号の電圧（信号のトップ電圧）がターゲット定電圧Ｖｔｇに規定されるように波形整形された信号）を出力する。
【０１３０】
また、信号生成装置２では、波形整形回路４２が図４，８，１０，１２，１４，１６のうちのいずれかに示す回路構成のときには、この波形整形回路４２の回路構成に対応して図４に示す回路に構成された信号生成部１４が、図５に示すように、シリアルバスＳＢを介して伝送されるＣＡＮフレームを構成する符号Ｃｓが「０」の期間において「高電位期間」となり、この符号Ｃｓが「１」の期間において「低電位期間」となる符号特定用信号Ｓｅを生成して出力する。また、波形整形回路４２が図６，９，１１，１３，１５，１７のうちのいずれかに示す回路構成のときには、この波形整形回路４２の回路構成に対応して図６に示す回路に構成された信号生成部１４が、図７に示すように、シリアルバスＳＢを介して伝送されるＣＡＮフレームを構成する符号Ｃｓが「０」の期間において「高電位期間」となり、この符号Ｃｓが「１」の期間において「低電位期間」となる符号特定用信号Ｓｅを生成して出力する。
【０１３１】
また、符号化装置３では、信号生成装置２によって生成されて出力された符号特定用信号Ｓｅに基づき、シリアルバスＳＢを介して伝送されているＣＡＮフレームを構成する符号Ｃｓを特定すると共に、特定した符号Ｃｓで構成される符号列を、シリアルバスＳＢを介して伝送されているＣＡＮフレームを特定して、各種ＣＡＮ通信対応機器に出力する。これにより、このＣＡＮ通信対応機器では、信号読取システム１から出力された（信号読取システム１によってシリアルバスＳＢから読み取られた）ＣＡＮフレーム（符号Ｃｓの列）に対応して予め規定されている各種の処理が実行される。
【０１３２】
このように、この信号生成装置２では、１本の被覆導線Ｌｗにおける被覆部に接触させられる（被覆導線Ｌｗにおける金属部分（芯線）に接触することなく非接触の状態（金属非接触の状態）で被覆導線Ｌｗの被覆部に接触させられる）電極２１とシールドケーブルＣＢを介して接続されることで、被覆導線Ｌｗに伝送されている電圧Ｖｗに応じて電圧が変化する電圧信号Ｖｃが第１インピーダンス素子１２に発生し、増幅部１３が電圧信号Ｖｃの電圧値に応じて電圧値が変化するシングルエンド信号Ｖｄを出力し、信号生成部１４がシングルエンド信号Ｖｄを閾値電圧Ｖｔｈと比較して二値化することにより、シリアルバスＳＢを介して伝送されるロジック信号Ｖｗに対応する符号Ｃｓを特定可能な符号特定用信号Ｓｅを生成する。また、この信号読取システム１では、上記の信号生成装置２と、信号生成装置２によって生成された符号特定用信号Ｓｅに基づいてロジック信号Ｖｗに対応する符号Ｃｓを特定する符号化装置３とを備えている。
【０１３３】
したがって、この信号生成装置２および信号読取システム１によれば、被覆導線Ｌｗにおける長手方向の任意の部位において被覆導線Ｌｗの被覆部に電極部１１の電極２１を接触させる簡易な作業を行うことで、シリアルバスＳＢを介して伝送されているロジック信号Ｖｗによって示されている符号Ｃｓを特定可能な符号特定用信号Ｓｅを生成し、生成した符号特定用信号Ｓｅに基づいてロジック信号Ｖｗによって示されている符号Ｃｓを特定することができ、さらには特定した符号Ｃｓの列で構成されるＣＡＮフレームを特定することができる。これにより、シリアルバスＳＢにコネクタが配設されていなくても、またシリアルバスＳＢにコネクタが配設されている場合においても、シリアルバスＳＢの任意の場所においてロジック信号Ｖｗを読み取って、符号Ｃｓ、および符号Ｃｓで構成されるＣＡＮフレームを特定することができる。
【０１３４】
また、この信号生成装置２では、増幅部が、電圧信号Ｖｃを入力すると共にこの電圧信号Ｖｃの電圧に応じて電圧が変化する増幅信号Ｖｄ０を出力する増幅回路４１、およびこの増幅信号Ｖｄ０を、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間ＴＨの電圧）および低電位側電圧（低電圧期間ＴＬの電圧）のうちのいずれか一方がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力する波形整形回路４２を備えて構成されている。
【０１３５】
したがって、この信号生成装置２によれば、増幅部１３の後段に配置される信号生成部１４において、上記のターゲット定電圧Ｖｔｇを基準として規定された閾値電圧Ｖｔｈと比較することで、シングルエンド信号Ｖｄを確実に二値化して符号特定用信号Ｓｅを生成することができる。これにより、この信号読取システム１によれば、この符号特定用信号Ｓｅに基づいて、ロジック信号Ｖｗによって示されている符号Ｃｓをより確実に特定することができ、さらには特定した符号Ｃｓの列で構成されるＣＡＮフレームをより確実に特定することができる。
【０１３６】
また、この信号生成装置２では、波形整形回路４２が、コンデンサ４２ｃ、第２インピーダンス素子４２ｄ、直列回路ＳＣ、および増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃにおける低電圧期間ＴＬに直列回路ＳＣのスイッチ４２ｆをオン状態に移行させると共に、この交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨにスイッチ４２ｆをオフ状態に移行させるスイッチ制御回路ＳＷＣとを備える構成か、またはコンデンサ４２ｃ、第２インピーダンス素子４２ｄ、直列回路ＳＣ、および増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃにおける高電圧期間ＴＨに直列回路ＳＣのスイッチ４２ｆをオン状態に移行させると共に、この交流成分Ｖｄ０ａｃにおける低電圧期間ＴＬにスイッチ４２ｆをオフ状態に移行させるスイッチ制御回路ＳＷＣとを備える構成のいずれかの構成となっている。
【０１３７】
したがって、この信号生成装置２によれば、順方向電圧の影響を受けるダイオード４２ｘを用いて構成された波形整形回路４２を有する構成とは異なり、波形整形回路４２が、増幅信号Ｖｄ０を、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間ＴＨの電圧）および低電位側電圧（低電圧期間ＴＬの電圧）のうちのいずれか一方が確実にターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに整形（波形整形）して出力することができる。このため、この信号生成装置２によれば、増幅部１３の後段に配置される信号生成部１４において、上記のターゲット定電圧Ｖｔｇを基準として規定された閾値電圧Ｖｔｈと比較することで、シングルエンド信号Ｖｄを一層確実に二値化して符号特定用信号Ｓｅを生成することができる。これにより、この信号読取システム１によれば、この符号特定用信号Ｓｅに基づいて、ロジック信号Ｖｗによって示されている符号Ｃｓを一層確実に特定することができ、さらには特定した符号Ｃｓの列で構成されるＣＡＮフレームをより確実に特定することができる。
【０１３８】
また、この信号生成装置２を構成する上記した図４に示す波形整形回路４２では、スイッチ制御回路ＳＷＣは、コンデンサ４２ｃの他端部に反転入力端子が接続され、かつターゲット定電圧Ｖｔｇよりも高い（若干高い）基準電圧Ｖｒ１が非反転入力端子に入力されて、出力端子から制御パルス信号Ｖｃｔを出力するコンパレータ４２ｇを有して構成されている。したがって、この波形整形回路４２によれば、シングルエンド信号Ｖｄの低電位側電圧（低電圧期間ＴＬの電圧）がターゲット定電圧Ｖｔｇに規定されている状態において、シングルエンド信号Ｖｄにノイズが重畳した場合であっても、そのノイズの電圧レベルが基準電圧Ｖｒ１に達するまで（基準電圧Ｖｒ１に上昇するまで）は、スイッチ制御回路ＳＷＣが制御パルス信号Ｖｃｔを高電位に維持して（つまり、スイッチ４２ｆをオン状態に維持して）、直列回路ＳＣに対してコンデンサ４２ｃの他端部（および出力部４２ｂ）へのターゲット定電圧Ｖｔｇの印加を継続させることができる。したがって、この波形整形回路４２によれば、ノイズによる誤動作を軽減することができる。
【０１３９】
また、この信号生成装置２を構成する上記した図６に示す波形整形回路４２では、スイッチ制御回路ＳＷＣは、コンデンサ４２ｃの他端部に非反転入力端子が接続され、かつターゲット定電圧Ｖｔｇよりも低い（若干低い）基準電圧Ｖｒ１が反転入力端子に入力されて、出力端子から制御パルス信号Ｖｃｔを出力するコンパレータ４２ｇを有して構成されている。したがって、この波形整形回路４２によれば、シングルエンド信号Ｖｄの高電位側電圧（高電圧期間ＴＨの電圧）がターゲット定電圧Ｖｔｇに規定されている状態において、シングルエンド信号Ｖｄにノイズが重畳した場合であっても、そのノイズの電圧レベルが基準電圧Ｖｒ１に達するまで（基準電圧Ｖｒ１に低下するまで）は、スイッチ制御回路ＳＷＣが制御パルス信号Ｖｃｔを高電位に維持して（つまり、スイッチ４２ｆをオン状態に維持して）、直列回路ＳＣに対してコンデンサ４２ｃの他端部（および出力部４２ｂ）へのターゲット定電圧Ｖｔｇの印加を継続させることができる。したがって、この波形整形回路４２によれば、ノイズによる誤動作を軽減することができる。
【０１４０】
これにより、これらの波形整形回路４２のいずれかを備えた信号生成装置２および信号読取システム１によれば、ノイズの存在下においても、符号特定用信号Ｓｅを安定して生成でき、またこの符号特定用信号Ｓｅに基づいて符号Ｃｓおよび符号Ｃｓで構成されるＣＡＮフレームを安定して特定して出力することができる。
【０１４１】
また、この信号生成装置２を構成する上記した図８，９に示す波形整形回路４２では、スイッチ制御回路ＳＷＣを構成するコンパレータ４２ｇがヒステリシス特性を有している（コンパレータ４２ｇがヒステリシスコンパレータとして動作する）。したがって、これらの波形整形回路４２によれば、シングルエンド信号Ｖｄが低電位側電圧（低電圧期間ＴＬの電圧）のとき、およびシングルエンド信号Ｖｄが高電位側電圧（高電圧期間ＴＨの電圧）のときのいずれのときに、シングルエンド信号Ｖｄにノイズが重畳した場合であっても、そのノイズのレベルが上記のヒステリシス特性で規定されるレベル未満のときには、スイッチ制御回路ＳＷＣが制御パルス信号Ｖｃｔの電位を現在の電位に維持すること（つまり、スイッチ４２ｆがオン状態のときにはこの状態を維持し、またスイッチ４２ｆがオフ状態のときにはこの状態を維持すること）ができることから、シングルエンド信号Ｖｄの電圧を現在の状態に維持することができる。したがって、これらの波形整形回路４２によれば、ノイズによる誤動作を一層軽減することができる。
【０１４２】
これにより、これらの波形整形回路４２のいずれかを備えた信号生成装置２および信号読取システム１によれば、ノイズの存在下においても、符号特定用信号Ｓｅを一層安定して生成でき、またこの符号特定用信号Ｓｅに基づいて符号Ｃｓおよび符号Ｃｓで構成されるＣＡＮフレームを一層安定して特定して出力することができる。
【０１４３】
また、上記した図１４，１５に示す波形整形回路４２を備えた信号生成装置２によれば、コンパレータを使用しない構成においても、増幅回路４１から出力される増幅信号Ｖｄ０を、増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその低電位側電圧（低電圧期間ＴＬの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに確実に整形したり、また増幅信号Ｖｄ０の交流成分Ｖｄ０ａｃのピークｔｏピーク電圧Ｖｐと同等のピークｔｏピーク電圧Ｖｐで、かつその高電位側電圧（高電圧期間ＴＨの電圧）がターゲット定電圧Ｖｔｇに規定されたシングルエンド信号Ｖｄに確実に整形したりして、出力部４２ｂから出力することができる。これにより、設計の自由度を高めることができる。
【０１４４】
また、この信号生成装置２を構成する上記した図１２〜図１５に示す波形整形回路４２では、直列回路ＳＣを構成するスイッチ４２ｆが、スリーステートバッファとしての３ステートロジックＩＣ（ロジックＩＣ４２ｆ）で構成されている。したがって、この各波形整形回路４２を有する信号生成装置２によれば、集積回路に内蔵されている出力バッファ（または入出力バッファ（双方向バッファ））をロジックＩＣ４２ｆとして使用することができる。
【０１４５】
また、この信号生成装置２によれば、図４に示すように、波形整形回路４２にＤ／Ａ変換器１５を配置して、Ｄ／Ａ変換器１５からターゲット定電圧Ｖｔｇを出力させる構成とすることにより、Ｄ／Ａ変換器１５への電圧データＤｖを変更することで、このターゲット定電圧Ｖｔｇを変更できるため、シングルエンド信号Ｖｄにおいてターゲット定電圧Ｖｔｇに規定される高電位側電圧（高電圧期間ＴＨの電圧）や低電位側電圧（低電圧期間ＴＬの電圧）を信号生成部１４の入力仕様に応じて変更することができる。つまり、信号生成部１４がシングルエンド信号Ｖｄから符号特定用信号Ｓｅを確実に生成し得るように調整することができる。
【０１４６】
また、この信号生成装置２によれば、増幅回路４１を図３に示す構成とすることにより、つまり、増幅回路４１を構成する演算増幅器４１ａの抵抗４１ｆに直列にコンデンサ４１ｋを接続して、演算増幅器４１ａを交流増幅器として機能させる構成とすることにより、演算増幅器４１ａの出力端子から出力される出力信号（増幅信号Ｖｄ０）が電圧信号Ｖｃの直流成分に起因して飽和する事態の発生を大幅に軽減することができる。
【０１４７】
また、この信号生成装置２および信号読取システム１によれば、第１インピーダンス素子１２を、高インピーダンス抵抗もしくはコンデンサ、またはこれらの組み合わせ回路で構成したこと（図２に示す例では、抵抗３１およびコンデンサ３２の並列回路で構成されている）により、被覆導線Ｌｗに伝送されているロジック信号Ｖｗの電圧Ｖｗに応じて電圧が変化する電圧信号Ｖｃを簡易な構成で確実に生成することができる。
【０１４８】
また、上記の信号生成装置２では、電極部１１を備える構成を採用しているが、電極部１１を別体とする構成を採用して、信号生成装置２を使用する際に、信号生成装置２に電極部１１をシールドケーブルＣＢを介して接続するようにしてもよい。
【０１４９】
また、図４，６，８，９に示す上記の波形整形回路４２では、直列回路ＳＣのスイッチ４２ｆが正論理で動作するように構成されているが、この構成に限定されず、負論理（ローアクティブ）で動作する（つまり、制御パルス信号Ｖｃｔが低電位のときにオン状態に移行し、制御パルス信号Ｖｃｔが高電位のときにオフ状態に移行するように動作する）構成であってもよい。なお、スイッチ４２ｆを負論理で動作する構成とした場合には、制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣの構成も変更する必要がある。以下では、図４，６，８，９に示す上記の波形整形回路４２のスイッチ４２ｆを負論理で動作する構成としたときの波形整形回路の構成について、対応する波形整形回路４２の図面（図４，６，８，９）を参照しつつ、スイッチ制御回路の構成を含めて説明する。
【０１５０】
まず、図４に示す波形整形回路４２を参照しつつ、この波形整形回路４２のスイッチ４２ｆを負論理で動作する構成としたときの波形整形回路の構成について説明する。なお、この波形整形回路は、図４に示す波形整形回路４２と比較して、スイッチ４２ｆが負論理で動作する構成に加えて、上記したように制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣの構成が相違すること以外は図４に示す波形整形回路４２と同一である。このため、この波形整形回路のスイッチ制御回路について主として説明する。
【０１５１】
このスイッチ制御回路も、図示はしないが、図４に示す波形整形回路４２と同様のコンパレータ４２ｇおよび基準電源４２ｈを有して構成されている。一方、図４に示す波形整形回路４２では、コンパレータ４２ｇの反転入力端子がコンデンサ４２ｃの他端部に接続され、非反転入力端子に基準電源４２ｈからの基準電圧Ｖｒ１が入力される構成であるのに対して、このスイッチ制御回路では、図示はしないが、コンパレータ４２ｇの非反転入力端子がコンデンサ４２ｃの他端部に接続され、反転入力端子に基準電圧Ｖｒ１（ターゲット定電圧Ｖｔｇよりも高い電圧）が入力される構成となっている。
【０１５２】
この構成により、負論理のスイッチ４２ｆを駆動するスイッチ制御回路は、コンデンサ４２ｃの他端部の電圧（つまり、シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒ１を上回る状態から低下して基準電圧Ｖｒ１を下回った時点で、高電位から低電位に移行し、逆に、コンデンサ４２ｃの他端部の電圧（シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒ１を下回る状態から上昇して基準電圧Ｖｒ１を上回った時点で、低電位から高電位に移行する制御パルス信号Ｖｃｔ（図５に示す制御パルス信号Ｖｃｔの高電位の期間において低電位となり、低電位の期間において高電位となる信号）を生成して、負論理のスイッチ４２ｆに出力する。その結果として、負論理のスイッチ４２ｆは、図４に示す波形整形回路４２の正論理のスイッチ４２ｆと同じタイミングでオン状態からオフ状態に、またオフ状態からオン状態に移行する。つまり、負論理のスイッチ４２ｆおよびこのスイッチ４２ｆ用に構成された上記のスイッチ制御回路を備えた波形生成回路は、図４に示す波形整形回路４２（正論理のスイッチ４２ｆを備えた波形整形回路）と同等に機能する。
【０１５３】
次に、図６に示す波形整形回路４２を参照しつつ、この波形整形回路４２のスイッチ４２ｆを負論理で動作する構成としたときの波形整形回路の構成について説明する。なお、この波形整形回路は、図６に示す波形整形回路４２と比較して、スイッチ４２ｆが負論理で動作する構成に加えて、上記したように制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣの構成が相違すること以外は図７に示す波形整形回路４２と同一である。このため、この波形整形回路のスイッチ制御回路について主として説明する。
【０１５４】
このスイッチ制御回路も、図示はしないが、図６に示す波形整形回路４２と同様のコンパレータ４２ｇおよび基準電源４２ｈを有して構成されている。一方、図６に示す波形整形回路４２では、コンパレータ４２ｇの非反転入力端子がコンデンサ４２ｃの他端部に接続され、反転入力端子に基準電源４２ｈからの基準電圧Ｖｒ１が入力される構成であるのに対して、このスイッチ制御回路では、図示はしないが、コンパレータ４２ｇの反転入力端子がコンデンサ４２ｃの他端部に接続され、非反転入力端子に基準電圧Ｖｒ１（ターゲット定電圧Ｖｔｇよりも低い電圧）が入力される構成となっている。
【０１５５】
この構成により、負論理のスイッチ４２ｆを駆動するスイッチ制御回路は、コンデンサ４２ｃの他端部の電圧（つまり、シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒ１を上回る状態から低下して基準電圧Ｖｒ１を下回った時点で、低電位から高電位に移行し、逆に、コンデンサ４２ｃの他端部の電圧（シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒ１を下回る状態から上昇して基準電圧Ｖｒ１を上回った時点で、高電位から低電位に移行する制御パルス信号Ｖｃｔ（図７に示す制御パルス信号Ｖｃｔの高電位の期間において低電位となり、低電位の期間において高電位となる信号）を生成して、負論理のスイッチ４２ｆに出力する。その結果として、負論理のスイッチ４２ｆは、図６に示す波形整形回路４２の正論理のスイッチ４２ｆと同じタイミングでオン状態からオフ状態に、またオフ状態からオン状態に移行する。つまり、負論理のスイッチ４２ｆおよびこのスイッチ４２ｆ用に構成された上記のスイッチ制御回路を備えた波形生成回路は、図６に示す波形整形回路４２（正論理のスイッチ４２ｆを備えた波形整形回路）と同等に機能する。
【０１５６】
続いて、図８に示す波形整形回路４２を参照しつつ、この波形整形回路４２のスイッチ４２ｆを負論理で動作する構成としたときの波形整形回路の構成について説明する。なお、この波形整形回路は、図８に示す波形整形回路４２と比較して、スイッチ４２ｆが負論理で動作する構成に加えて、上記したように制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣの構成が相違すること以外は図９に示す波形整形回路４２と同一である。このため、この波形整形回路のスイッチ制御回路について主として説明する。
【０１５７】
このスイッチ制御回路も、図示はしないが、図８に示す波形整形回路４２と同様のコンパレータ４２ｇ、抵抗分圧回路４２ｋおよび基準電源４２ｈを有して構成されている。一方、図８に示す波形整形回路４２では、コンパレータ４２ｇは、その反転入力端子がコンデンサ４２ｃの他端部に接続され、また抵抗分圧回路４２ｋは、一端部がコンパレータ４２ｇの出力端子に接続されると共に他端部に基準電圧Ｖｒ２が印加されて、基準電圧Ｖｒ２および制御パルス信号Ｖｃｔの電圧で規定される分圧電圧をコンパレータ４２ｇの非反転入力端子に基準電圧Ｖｒ１として出力する構成であるのに対して、このスイッチ制御回路では、図示はしないが、コンパレータ４２ｇは、その反転入力端子に基準電圧Ｖｒ２が印加され、また抵抗分圧回路４２ｋは、一端部がコンパレータ４２ｇの出力端子に接続されると共に他端部がコンデンサ４２ｃの他端部に接続されて、シングルエンド信号Ｖｄの電圧および制御パルス信号Ｖｃｔの電圧で規定される分圧パルス信号をコンパレータ４２ｇの非反転入力端子に出力する構成となっている。
【０１５８】
この構成により、負論理のスイッチ４２ｆを駆動するスイッチ制御回路は、コンデンサ４２ｃの他端部の電圧（つまり、シングルエンド信号Ｖｄの電圧）が低下するのに伴って低下する分圧パルス信号の電圧が基準電圧Ｖｒ１を上回る状態から下回る状態に移行した時点で、高電位から低電位に移行し、逆に、コンデンサ４２ｃの他端部の電圧（シングルエンド信号Ｖｄの電圧）が上昇するのに伴って上昇する分圧パルス信号の電圧が基準電圧Ｖｒ１を下回る状態から上回る状態に移行した時点で、低電位から高電位に移行する制御パルス信号Ｖｃｔ（図５に示す制御パルス信号Ｖｃｔの高電位の期間において低電位となり、低電位の期間において高電位となる信号）を生成して、負論理のスイッチ４２ｆに出力する。その結果として、負論理のスイッチ４２ｆは、図８に示す波形整形回路４２の正論理のスイッチ４２ｆと同じタイミングでオン状態からオフ状態に、またオフ状態からオン状態に移行する。つまり、負論理のスイッチ４２ｆおよびこのスイッチ４２ｆ用に構成された上記のスイッチ制御回路を備えた波形生成回路は、図８に示す波形整形回路４２（正論理のスイッチ４２ｆを備えた波形整形回路）と同等に機能する。
【０１５９】
次いで、図９に示す波形整形回路４２を参照しつつ、この波形整形回路４２のスイッチ４２ｆを負論理で動作する構成としたときの波形整形回路の構成について説明する。なお、この波形整形回路は、図９に示す波形整形回路４２と比較して、スイッチ４２ｆが負論理で動作する構成に加えて、上記したように制御パルス信号Ｖｃｔを出力するスイッチ制御回路ＳＷＣの構成が相違すること以外は図９に示す波形整形回路４２と同一である。このため、この波形整形回路のスイッチ制御回路について主として説明する。
【０１６０】
このスイッチ制御回路も、図示はしないが、図９に示す波形整形回路４２と同様のコンパレータ４２ｇ、抵抗分圧回路４２ｋおよび基準電源４２ｈを有して構成されている。一方、図９に示す波形整形回路４２では、コンパレータ４２ｇは、その反転入力端子に基準電圧Ｖｒ１が印加され、また抵抗分圧回路４２ｋは、一端部がコンパレータ４２ｇの出力端子に接続されると共に他端部がコンデンサ４２ｃの他端部に接続されて、シングルエンド信号Ｖｄの電圧および制御パルス信号Ｖｃｔの電圧で規定される分圧パルス信号をコンパレータ４２ｇの非反転入力端子に出力する構成であるのに対して、このスイッチ制御回路では、図示はしないが、コンパレータ４２ｇは、その反転入力端子がコンデンサ４２ｃの他端部に接続され、また抵抗分圧回路４２ｋは、一端部がコンパレータ４２ｇの出力端子に接続されると共に他端部に基準電圧Ｖｒ２が印加されて、基準電圧Ｖｒ２および制御パルス信号Ｖｃｔの電圧で規定される分圧電圧をコンパレータ４２ｇの非反転入力端子に基準電圧Ｖｒ１として出力する構成となっている。
【０１６１】
この構成により、負論理のスイッチ４２ｆを駆動するスイッチ制御回路は、コンデンサ４２ｃの他端部の電圧（シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒ１を上回る状態から低下して基準電圧Ｖｒ１を下回った時点で、低電位から高電位に移行し、逆に、コンデンサ４２ｃの他端部の電圧（シングルエンド信号Ｖｄの電圧）が基準電圧Ｖｒ１を下回る状態から上昇して基準電圧Ｖｒ１を上回った時点で、高電位から低電位に移行する制御パルス信号Ｖｃｔ（図７に示す制御パルス信号Ｖｃｔの高電位の期間において低電位となり、低電位の期間において高電位となる信号）を生成して、負論理のスイッチ４２ｆに出力する。その結果として、負論理のスイッチ４２ｆは、図９に示す波形整形回路４２の正論理のスイッチ４２ｆと同じタイミングでオン状態からオフ状態に、またオフ状態からオン状態に移行する。つまり、負論理のスイッチ４２ｆおよびこのスイッチ４２ｆ用に構成された上記のスイッチ制御回路を備えた波形生成回路は、図９に示す波形整形回路４２（正論理のスイッチ４２ｆを備えた波形整形回路）と同等に機能する。
【０１６２】
このように、図４，６，８，９に示す波形整形回路４２のスイッチ４２ｆを負論理で動作するスイッチに代える構成を採用することもできる。
【０１６３】
また、上記の信号生成装置２では、波形整形回路４２から出力されるシングルエンド信号Ｖｄを二値化して符号特定用信号Ｓｆとして出力する信号生成部１４を備える構成を採用しているが、符号化装置３がシングルエンド信号Ｖｄをそのまま符号特定用信号Ｓｆとして処理し得る構成のとき（例えば、符号化装置３が信号生成部１４に相当する装置を内蔵する構成のとき）には、信号生成装置２がシングルエンド信号Ｖｄをそのまま符号特定用信号Ｓｆとして出力する構成（信号生成部１４を備えない構成）とすることもできる。
【０１６４】
また、上記の信号読取システム１では、信号生成装置２が、「高電位期間」および「低電位期間」の配列パターンがシリアルバスＳＢを介して伝送されているロジック信号Ｖｗのロジックパターン（つまり、電圧レベルの大小のパターン）と一致する符号特定用信号Ｓｅを生成して出力すると共に、符号化装置３が、符号列特定用信号Ｓｅにおける高電位期間を２進数データの「０」とし、かつ符号列特定用信号Ｓｅにおける低電位期間を２進数データの「１」とする符号化処理を実行して符号列Ｃｓ（ＣＡＮフレーム）を特定する構成を採用したが、図示はしないが、信号生成装置２が、「高電位期間」および「低電位期間」の配列パターンがシリアルバスＳＢを介して伝送されているロジック信号Ｖｗのロジックパターンと反転する符号特定用信号（上記した符号列特定用信号Ｓｅと位相が反転した信号）を生成して出力すると共に、符号化装置３が、この符号列特定用信号における低電位期間を２進数データの「０」とし、かつ符号列特定用信号における高電位期間を２進数データの「１」とする符号化処理を実行して符号列Ｃｓ（ＣＡＮフレーム）を特定する構成を採用することもできる。
【０１６５】
また、自動車に配設されたシリアルバスＳＢからロジック信号Ｓａ（ＣＡＮフレーム）を読み取って各種ＣＡＮ通信対応機器に符号列Ｃｓを出力する使用形態を例に挙げて説明したが、「信号生成装置」および「信号読取システム」の用途は自動車の分野に限定されず、シリアルバスＳＢを介して伝送されるロジック信号Ｓａ（ＣＡＮフレーム）を利用する各種の分野（工場内設備用のネットワークや、耕作地内ネットワーク等の分野）において使用することができる。
【符号の説明】
【０１６６】
１  信号読取システム
２  信号生成装置
１２  インピーダンス素子
１３  増幅部
１４  信号生成部
２１  電極
４１  増幅回路
４２  波形整形回路
Ｌｗ  被覆導線
Ｓｅ  符号特定用信号
Ｖｗ  ロジック信号
Ｖｃ  第１電圧信号
Ｖｄ  シングルエンド信号
Ｖｄ０  増幅信号
【図１】
2020017886.tif 000003
【図２】
2020017886.tif 000004
【図３】
2020017886.tif 000005
【図４】
2020017886.tif 000006
【図５】
2020017886.tif 000007
【図６】
2020017886.tif 000008
【図７】
2020017886.tif 000009
【図８】
2020017886.tif 000010
【図９】
2020017886.tif 000011
【図１０】
2020017886.tif 000012
【図１１】
2020017886.tif 000013
【図１２】
2020017886.tif 000014
【図１３】
2020017886.tif 000015
【図１４】
2020017886.tif 000016
【図１５】
2020017886.tif 000017
【図１６】
2020017886.tif 000018
【図１７】
2020017886.tif 000019