(57)【要約】【課題】ノイズの影響を低減することができる表示制御用プリント回路板及びこれを備える車両用計器を提供する。【解決手段】プリント回路板３０は、表示部の表示制御を行う表示制御ＩＣ５０を有する。プリント回路板３０は、基板３１と、メモリＩＣ６１と、分圧回路２ａと、電源ラインＬとを備える。メモリＩＣ６１は、基板３１に実装され、表示制御ＩＣ５０の制御によって表示部に表示する画像を生成するためのデータを記憶する。分圧回路２ａは、基板３１に実装され、入力される電源電圧からメモリＩＣ６１の参照用電源電圧を生成する。電源ラインＬは、基板３１に形成され、分圧回路２ａから参照用電源電圧をメモリＩＣ６１に出力するための配線である。分圧回路２ａは、基板３１においてメモリＩＣ６１が実装された領域と隣り合う領域に実装されている。【選択図】図３
2020017687.tif 000002
【特許請求の範囲】
【請求項１】
表示部の表示制御を行う表示制御ＩＣ（Integrated Circuit）を有する表示制御用プリント回路板であって、
基板と、
前記基板に実装され、前記表示制御ＩＣの制御によって前記表示部に表示する画像を生成するためのデータを記憶するメモリＩＣと、
前記基板に実装され、入力される電源電圧から前記メモリＩＣの参照用電源電圧を生成する分圧回路と、
前記基板に形成され、前記分圧回路から前記参照用電源電圧を前記メモリＩＣに出力するための配線と、を備え、
前記分圧回路は、前記基板において前記メモリＩＣが実装された領域と隣り合う領域に実装されている、又は、前記基板において前記メモリＩＣが実装された面の裏面に実装されているとともに前記メモリＩＣが実装された領域と重なり合う位置にある、
表示制御用プリント回路板。
【請求項２】
前記分圧回路としての第１分圧回路とは別の第２分圧回路をさらに備え、
前記第２分圧回路は、入力される電源電圧から前記表示制御ＩＣの参照用電源電圧を生成するとともに、前記基板において前記第１分圧回路よりも前記メモリＩＣから離れた位置に実装されている、
請求項１に記載の表示制御用プリント回路板。
【請求項３】
前記メモリＩＣは、平面視で矩形であり、
前記分圧回路が有する抵抗器は、前記メモリＩＣにおける前記矩形の一辺に沿って位置する、
請求項１又は２に記載の表示制御用プリント回路板。
【請求項４】
前記メモリＩＣは、ＤＤＲ（Double-Data-Rate）方式のＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）である、
請求項１乃至３のいずれか１項に記載の表示制御用プリント回路板。
【請求項５】
請求項１乃至４のいずれか１項に記載の表示制御用プリント回路板と、前記表示部とを備える車両用計器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示制御用プリント回路板及びこれを備える車両用計器に関する。
【背景技術】
【０００２】
従来の表示制御用プリント回路板として、例えば、メモリＩＣ（Integrated Circuit）として、大量のデータを高速に読み書きするＤＤＲ（Double-Data-Rate）方式のＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）が実装されたものが特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−７７８５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＤＤＲ方式のＳＤＲＡＭ等のメモリＩＣを用いた場合、当該ＩＣに入力される参照用電源電圧（ＶＲＥＦ）を生成する構成が必要になる。ＶＲＥＦは、例えば、電源回路からの電源電圧を分圧回路で分圧することで生成される。分圧回路からメモリＩＣへＶＲＥＦを出力するための電源ラインに重畳するノイズが顕著に発生すれば、大量のデータを高速に読み書きするメモリＩＣの動作に影響を与える可能性がある。
【０００５】
本発明は、上記実情に鑑みてなされたものであり、ノイズの影響を低減することができる表示制御用プリント回路板及びこれを備える車両用計器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明の第１の観点に係る表示制御用プリント回路板は、
表示部の表示制御を行う表示制御ＩＣ（Integrated Circuit）を有する表示制御用プリント回路板であって、
基板と、
前記基板に実装され、前記表示制御ＩＣの制御によって前記表示部に表示する画像を生成するためのデータを記憶するメモリＩＣと、
前記基板に実装され、入力される電源電圧から前記メモリＩＣの参照用電源電圧を生成する分圧回路と、
前記基板に形成され、前記分圧回路から前記参照用電源電圧を前記メモリＩＣに出力するための配線と、を備え、
前記分圧回路は、前記基板において前記メモリＩＣが実装された領域と隣り合う領域に実装されている、又は、前記基板において前記メモリＩＣが実装された面の裏面に実装されているとともに前記メモリＩＣが実装された領域と重なり合う位置にある。
【０００７】
上記目的を達成するため、本発明の第２の観点に係る車両用計器は、
前記表示制御用プリント回路板と、前記表示部とを備える。
【発明の効果】
【０００８】
本発明によれば、ノイズの影響を低減することができる。
【図面の簡単な説明】
【０００９】
【図１】（ａ）は、本発明の一実施形態に係る車両用計器の概略平面図であり、（ｂ）は、当該車両用計器の主要構成を示すブロック図である。
【図２】（ａ）は、各ＩＣへ参照用電源電圧を出力するための構成を示す概略ブロック図であり、（ｂ）は、メモリＩＣへ参照用電源電圧を出力するための構成を示す概略回路図である。
【図３】（ａ）は、本発明の一実施形態に係る表示制御用プリント回路板の概略平面図であり、（ｂ）は、図３（ａ）に示すＡ部の詳細図である。
【図４】（ａ）は、比較例に係る表示制御用プリント回路板の概略平面図であり、（ｂ）は、図４（ａ）に示すＢ部の詳細図である。
【発明を実施するための形態】
【００１０】
本発明の一実施形態について図面を参照して説明する。
【００１１】
図１（ａ）に示す本実施形態に係る計器１００は、車両に搭載され、当該車両に関する各種情報（以下、車両情報と呼ぶ。）をユーザ（主に車両の運転者）に報知する複合計器として構成されている。
【００１２】
計器１００は、図１（ａ）、（ｂ）に示す計器部１０及び表示部２０と、図２（ａ）に示すプリント回路板３０とを備える。図１（ｂ）に示す制御装置４０は、プリント回路板３０に実装されている。
【００１３】
計器部１０は、例えばスピードメータである。計器部１０は、目盛り、数値等からなる指標部（図示せず）と、この指標部を指示する指針１１とを備え、両者の対比により車速を報知する。つまり、計器部１０は、車両情報として車速を表示する。なお、計器部１０は、指針１１を回転させるステッピングモータ（図示せず）を備える。ステッピングモータは、制御装置４０の制御の下で動作する。
【００１４】
表示部２０は、制御装置４０の制御により、車両情報を示す画像を表示する。表示部２０は、カラーの階調表示が可能なものであり、例えば、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）から構成されている。ＬＣＤは、例えば、ＴＦＴ（Thin Film Transistor）型の液晶パネルと、当該パネルを背後から照明するバックライトとを有する。バックライトは、例えばＬＥＤ（Light Emitting Diode）を含んで構成されている。
【００１５】
プリント回路板３０は、図３（ａ）、（ｂ）に示すように、導体（例えば、銅箔）からなる配線パターンが形成された基板（プリント配線板）３１に、各種電子部品が取り付けられて構成されている。プリント回路板３０には、計器１００の全体動作を制御する制御装置４０や、後述の分圧回路２ａ〜２ｃが形成されている。
【００１６】
制御装置４０は、例えばマイクロコンピュータからなる制御部として、図示しない主制御部と、表示制御ＩＣ（Integrated Circuit）５０と、記憶部６０とを備える。また、制御装置４０は、電源ＩＣ（Integrated Circuit）７０を備える。主制御部は、ＣＰＵ（Central Processing Unit）やドライバを有し、計器部１０のステッピングモータや表示部２０のバックライトを駆動制御する。
【００１７】
表示制御ＩＣ５０は、ＧＤＣ（Graphics Display Controller）と呼ばれるものであり、表示部２０による画像表示動作を制御する。表示制御ＩＣ５０は、例えば、ＧＰＵ（Graphics Processing Unit）、ＦＰＧＡ（Field-Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等から構成されている。
【００１８】
記憶部６０は、ＲＡＭ（Random Access Memory）としてのメモリＩＣ６１，６２と、図示しないＲＯＭ（Read Only Memory）とを備える。ＲＯＭには、計器１００の全体動作を制御するためのプログラムや、画像パーツデータ等の固定データが予め記憶されている。
【００１９】
制御装置４０は、例えば、車両の各部を制御するＥＣＵ（Electronic Control Unit）から車速等の車両情報を取得し、車速に応じた回転角でステッピングモータにより指針１１を回転させたり、所定の車両情報を示す画像を表示部２０に表示させたりする。特に、表示制御ＩＣ５０は、ＥＣＵから取得した画像の表示内容を示す画像データと、ＲＯＭに記憶された画像パーツデータとに基づき画像を生成し、表示部２０に表示させる。具体的には、表示制御ＩＣ５０は、表示部２０に表示する１画面を構成するために必要な画像パーツデータをＲＯＭから読み込み、ＲＡＭ（メモリＩＣ６１，６２）へ転送する。表示制御ＩＣ５０は、ＲＡＭで１画面分の絵データを完成させ、描画タイミングに合わせて絵データを表示部２０に転送する。これにより、表示部２０に各種の車両情報を示す画像が表示される。
【００２０】
メモリＩＣ６１とメモリＩＣ６２とは、それぞれ、ＤＤＲ（Double-Data-Rate）方式のＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）からなる。例えば、メモリＩＣ６１，６２は、ＤＤＲ３から構成されている。なお、メモリＩＣ６１，６２は、初代ＤＤＲ、ＤＤＲ２、ＤＤＲ４等から構成されていてもよい。ここで言うＤＤＲ方式のＳＤＲＡＭとは、初代ＤＤＲは勿論、それ以降の全ての後継機も含む。メモリＩＣ６１とメモリＩＣ６２とのそれぞれには、電源ＩＣ７０から出力された電圧に基づいて、メモリセル駆動用電源電圧（ＶＤＤＱ）、参照用電源電圧（ＶＲＥＦ）及びターミネーション用電源電圧（ＶＴＴ）の各々が入力される。
【００２１】
電源ＩＣ７０は、車両に搭載されたバッテリ１からの電力に基づいて制御装置４０を構成する各部に電源を供給する。電源ＩＣ７０は、例えば、降圧型のＤＣ／ＤＣコンバータ（ＤＣ：Direct Current）から構成され、入力電圧を降圧し、降圧後の電圧を各部へ出力する。
【００２２】
ここで、メモリＩＣ６１，６２、表示制御ＩＣ５０の各ＩＣへ参照用電源電圧（ＶＲＥＦ）を出力するための構成を主に図２（ａ）を参照して説明する。
【００２３】
分圧回路２ａは、電源ＩＣ７０からの出力電圧を分圧し、メモリＩＣ６１のＶＲＥＦを生成する。分圧回路２ａは、図２（ｂ）に示すように、抵抗値が同じ抵抗器Ｒ１及び抵抗器Ｒ２と、静電容量が同じコンデンサＣ１及びコンデンサＣ２（平滑化コンデンサ）とを有し、電源ＩＣ７０からの出力電圧（例えば１．５Ｖ）の１／２のＶＲＥＦ（例えば０．７５Ｖ）を生成し、電源ラインＬを介してメモリＩＣ６１のＶＲＥＦ入力端子へと出力する。電源ラインＬは、基板３１に形成された配線パターンの一部として構成されている。抵抗器Ｒ１は、一端が電源ＩＣ７０と接続され、他端が電源ラインＬを介してメモリＩＣ６１と接続されている。コンデンサＣ１は、抵抗器Ｒ１と並列に接続されている。抵抗器Ｒ２は、一端が電源ラインＬと接続され、他端が接地端子と接続されている。コンデンサＣ２は、抵抗器Ｒ２と並列に接続されている。また、分圧回路２ａとメモリＩＣ６１との間には、一端が電源ラインＬと接続され、他端が接地端子と接続されたコンデンサＣ３，Ｃ４（バイパスコンデンサ）が設けられている。なお、接地端子は、基板３１に形成されたグランドパターンと連続して設けられ、コネクタやケーブル等を介して、例えば、計器１００外部の接地用部材と電気的に接続される。
【００２４】
メモリＩＣ６１には、以上の分圧回路２ａが生成したＶＲＥＦが、電源ラインＬを介して入力される。具体的には、図２（ｂ）に示すように、メモリＩＣ６１は、ＶＲＥＦの入力端子として、ＤＱ（データ信号）用参照電圧ＶＲＥＦＤＱの入力端子と、コマンド・アドレス用参照電圧ＶＲＥＦＣＡの入力端子とを有している。また、図示しないが、メモリＩＣ６１は、ＶＤＤＱとＶＴＴの各々を入力する入力端子を有している。
【００２５】
分圧回路２ｂは、電源ＩＣ７０からの出力電圧（例えば１．５Ｖ）を分圧して出力電圧の１／２のＶＲＥＦ（例えば０．７５Ｖ）を生成し、メモリＩＣ６２へ出力する。分圧回路２ｂの構成は、図２（ｂ）に示す分圧回路２ａと同様である。分圧回路２ｃは、電源ＩＣ７０からの出力電圧（例えば１．５Ｖ）を分圧して出力電圧の１／２のＶＲＥＦ（例えば０．７５Ｖ）を生成し、表示制御ＩＣ５０へ出力する。分圧回路２ｃの構成も、図２（ｂ）に示す分圧回路２ａと同様である。
【００２６】
ここで、プリント回路板３０に実装された主要構成の配置について、図３（ａ）、（ｂ）を参照して、説明する。なお、図３（ａ）は、プリント回路板３０を前面側（計器１００の表示側）から見た場合の概略平面図である。図３（ｂ）は、図３（ａ）に示すＡ部の詳細図である。なお、以下の説明で使用する上下左右の各方向は、図３（ａ）、（ｂ）における方向を指す。
【００２７】
点線で示すメモリＩＣ６１、メモリＩＣ６２、及び表示制御ＩＣ５０は、基板３１の背面（前面とは反対側の面）に実装されている。メモリＩＣ６１とメモリＩＣ６２とは、上下方向に沿って間隔を空けて配置されている。表示制御ＩＣ５０は、メモリＩＣ６１，６２の右側に位置し、メモリＩＣ６１，６２と間隔を空けて配置されている。分圧回路２ａ〜２ｃは、それぞれ、基板３１の前面に実装されている。
【００２８】
分圧回路２ａは、基板３１においてメモリＩＣ６１が実装された領域と、上下方向において隣り合う領域に実装されている。具体的には、図３（ｂ）に示すように、分圧回路２ａが有する抵抗器Ｒ１，Ｒ２は、平面視で矩形のメモリＩＣ６１における外縁の一辺に沿って位置する。
なお、図３（ｂ）においては、分圧回路２ａの抵抗器Ｒ１，Ｒ２の位置のみ示したが、コンデンサＣ１，Ｃ２も破線で示した分割回路２ａの領域内又は当該領域の近傍に配置されている。また、バイパスコンデンサとしてのコンデンサＣ３，Ｃ４は、例えば、基板３１の前面に配置されるとともに、点線で示したメモリＩＣ６１の実装領域と重なる位置又は当該実装領域の近傍に配置されている。また、抵抗器Ｒ１と抵抗器Ｒ２との位置関係は、図３（ｂ）に示す例と逆であってもよい。
【００２９】
電源ラインＬは、図３（ｂ）に示すように、分圧回路２ａから矩形のメモリＩＣ６１の左側の辺に沿って延びる第１の部分と、分圧回路２ａから矩形のメモリＩＣ６１の下側の辺に向かって延びる第２の部分を有して形成されている。電源ラインＬの第１の部分及び第２の部分の一方は、メモリＩＣ６１のＶＲＥＦＤＱの入力端子へと接続され、他方は、メモリＩＣ６２のＶＲＥＦＣＡの入力端子へと接続される。このように形成された電源ラインＬは、平面視で概ねＬ字状をなしている。
【００３０】
分圧回路２ｂとメモリＩＣ６２との位置関係は、分圧回路２ａとメモリＩＣ６１との位置関係と同様である。つまり、分圧回路２ｂは、基板３１においてメモリＩＣ６２が実装された領域と、上下方向において隣り合う領域に実装されている。なお、分圧回路２ｃからメモリＩＣ６２へとＶＲＥＦを出力するための電源ライン（図示せず）は、例えば、図３（ｂ）に示す電源ラインＬと同様に形成される。
【００３１】
分圧回路２ｃは、基板３１において表示制御ＩＣ５０が実装された領域と、左右方向において隣り合う領域に実装されている。具体的には、図３（ｂ）に示すように、分圧回路２ｃは、平面視で矩形の表示制御ＩＣ５０における外縁の一辺（左側の辺）に沿って位置する。また、基板３１における分圧回路２ｃは、分圧回路２ａよりもメモリＩＣ６１から離れた位置に実装され、また、分圧回路２ｂよりもメモリＩＣ６２から離れた位置に実装されている。
【００３２】
（１）以上に説明したプリント回路板３０（表示制御用プリント回路板の一例）は、表示部２０の表示制御を行う表示制御ＩＣ５０を有する。プリント回路板３０は、基板３１と、基板３１に実装され、表示制御ＩＣ５０の制御によって表示部２０に表示する画像を生成するためのデータを記憶するメモリＩＣ６１（またはメモリＩＣ６２。以下同様。）と、基板３１に実装され、入力される電源電圧からメモリＩＣ６１の参照用電源電圧ＶＲＥＦを生成する分圧回路２ａ（または分圧回路２ｂ。以下同様。）と、基板３１に形成され、分圧回路２ａからＶＲＥＦをメモリＩＣ６１に出力するための電源ラインＬ（配線の一例）と、を備える。そして、分圧回路２ａは、基板３１においてメモリＩＣ６１が実装された領域と隣り合う領域に実装されている。
【００３３】
ここで、上記実施形態とは異なる構成でＶＲＥＦを生成する比較例としてのプリント回路板３０ｐを、図４（ａ）、（ｂ）に示す。プリント回路板３０ｐでは、各種配線が形成された基板３１ｐの所定領域の前面にメモリＩＣ６１ｐが、背面にメモリＩＣ６２ｐが設けられている。また、基板３１ｐにおけるメモリＩＣ６１ｐ，６２ｐと離れた位置に表示制御ＩＣ４１ｐが設けられている。また、表示制御ＩＣ４１ｐの近傍には、抵抗器Ｒｐ１，Ｒｐ２を備え、表示制御ＩＣ４１ｐに入力されるＶＲＥＦを生成する分圧回路２ｐが設けられている。分圧回路２ｐは、図示しない電源回路からの電源電圧を分圧する。このように構成されたプリント回路板３０ｐでは、表示制御ＩＣ４１ｐ用の分圧回路２ｐで生成したＶＲＥＦをメモリＩＣ６１ｐ，６２ｐと共用しており、図４（ｂ）に示すように、分圧回路２ｐからメモリＩＣ６１ｐ，６２ｐにＶＲＥＦを出力するための電源ラインＬｐが比較的長くなる。電源ラインＬｐは、長くなればなる程、重畳するノイズの影響が顕著になる。
【００３４】
一方、上記（１）の構成のように、メモリＩＣ６１に対応する分圧回路２ａを設けるとともに、メモリＩＣ６１と分圧回路２ａをメモリＩＣ６１に隣接して配置することにより、電源ラインＬを、図４（ｂ）に示す比較例の電源ラインＬｐに比べて短くすることができるため、ノイズの影響を低減することができる。
【００３５】
なお、メモリＩＣ６１及び分圧回路２ａを、基板３１における同じ面（前面又は背面）に設けるとともに、両者が隣り合うように配置してもよい。また、メモリＩＣ６１及び分圧回路２ａの一方を基板３１の前面に配置し、他方を基板３１の背面に配置するとともに、分圧回路２ａをメモリＩＣ６１が実装された領域と重なり合う位置に配置するようにしてもよい。また、メモリＩＣ６１と分圧回路２ａとの配置関係は、図３（ａ）、（ｂ）に示すように上下方向において隣り合う関係に限られず、左右方向において隣り合う関係であってもよいし、斜め方向において隣り合う関係であってもよい。当該斜め方向において隣り合う関係は、例えば、分圧回路２ａが矩形のメモリＩＣ６１における任意の角の近傍に位置することで実現されればよい。
これらの構成によっても、同様に、電源ラインＬを比較例の電源ラインＬｐに比べて短くすることができるため、ノイズの影響を低減することができる。なお、メモリＩＣ６１と分圧回路２ａとが隣り合うとは、回路設計上で可能な範囲内で分圧回路２ａをメモリＩＣ６１の近傍に配置した関係であればよく、例えば、回路設計の制約によりメモリＩＣ６１と分圧回路２ａとの間に他の電子部品を設けざるを得なかった場合も含む。
【００３６】
（２）具体的には、プリント回路板３０は、分圧回路２ａ（第１分圧回路の一例）とは別の分圧回路２ｃ（第２分圧回路の一例）をさらに備え、分圧回路２ｃは、入力される電源電圧から表示制御ＩＣ５０の参照用電源電圧ＶＲＥＦを生成するとともに、基板３１において分圧回路２ａよりもメモリＩＣ６１から離れた位置に実装されている。このように、分圧回路２ａを、表示制御ＩＣ５０のＶＲＥＦを生成するための分圧回路２ｃと別に設けることが電源ラインＬを短くするに当たっては好ましい。
【００３７】
（３）また、分圧回路２ａが有する抵抗器Ｒ１，Ｒ２は、メモリＩＣ６１における矩形の一辺に沿って位置していてもよい。
【００３８】
（４）また、以上の説明では、メモリＩＣ６１は、ＤＤＲ方式のＳＤＲＡＭである例を示したがこれに限られず、ＶＲＥＦを入力端子から入力する構成のものであれば、その種類は任意である。
【００３９】
（５）また、プリント回路板３０は、計器１００（車両用計器の一例）に備えられるものに限られないが、特に計器１００に好適である。その理由は、車両に搭載するという特性上、計器１００の大きさや形状に制約があるが、当該制約下においても、上記のプリント回路板３０によれば、電源ラインＬをより短くしてノイズの影響を低減することができるためである。
【００４０】
なお、本発明は以上の実施形態及び図面によって限定されるものではない。本発明の要旨を変更しない範囲で、適宜、変更（構成要素の削除も含む）を加えることが可能である。
【００４１】
計器１００は、アナログ式の計器部１０を備えず、表示部２０の表示画像によってスピードメータやタコメータなどの計器部が実現されてもよい。また、表示部２０は、ＬＣＤに限られず、ＯＬＥＤ（Organic Light Emitting Diodes）であってもよい。また、表示部２０は、ＨＵＤ（Head-Up Display）装置において、虚像として車両の搭乗者（運転者も含む）に表示される画像を表示するものであってもよい。この場合、表示部２０は、ＬＣＤ、ＯＬＥＤは勿論のこと、ＤＭＤ（Digital Micro mirror Device）やＬＣＯＳ（Liquid Crystal On Silicon）などから構成されてもよい。
【００４２】
以上の説明では、本発明の理解を容易にするために、公知の技術的事項の説明を適宜省略した。
【符号の説明】
【００４３】
１００…計器
１０…計器部
２０…表示部
３０…プリント回路板、３１…基板
４０…制御装置
５０…表示制御ＩＣ
６０…記憶部
６１，６２…メモリＩＣ
７０…電源ＩＣ
２ａ〜２ｃ…分圧回路、Ｒ１，Ｒ２…抵抗器
Ｌ…電源ライン
１…バッテリ
【図１】
2020017687.tif 000003
【図２】
2020017687.tif 000004
【図３】
2020017687.tif 000005
【図４】
2020017687.tif 000006