(57)【要約】【課題】歪を改善しながら電力利得を増加させること。【解決手段】増幅器１は、ドレイン、ソース、及びゲートを備える２段の第１及び第２のトランジスタＴｒ１，Ｔｒ２を有する増幅器であって、第１のトランジスタＴｒ１において、ドレインは第２のトランジスタＴｒ２のゲートに交流的に接続されており、ソースは接地されており、ゲートは交流入力信号を受け、第２のトランジスタＴｒ２において、ドレインは電源ＶＤ１に接続されかつ交流出力信号を出力し、ソースは交流的に接地されており、第１のトランジスタＴｒ１のドレインが、第２のトランジスタＴｒ２のソースに直流的に接続されており、電源ＶＤ１と第１のトランジスタＴｒ１のドレインの間に接続され、第１のトランジスタＴｒ１のドレインに補助電流を供給する第３のトランジスタＴｒ３を備える。【選択図】図１
2020017801.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の電流端子と制御端子を備える２段の第１及び第２のトランジスタを有する増幅器であって、
前記第１のトランジスタにおいて、第１の電流端子は、前記第２のトランジスタの制御端子に交流的に接続されており、第２の電流端子は接地されており、制御端子は高周波信号を受け、
前記第２のトランジスタにおいて、第１の電流端子は電源電位に接続されかつ増幅信号を出力し、第２の電流端子は交流的に接地されており、
前記第１のトランジスタの前記第１の電流端子が、前記第２のトランジスタの前記第２の電流端子に直流的に接続されており、
前記電源電位と前記第１のトランジスタの前記第１の電流端子の間に接続され、前記第１のトランジスタの前記第１の電流端子に補助電流を供給する電流源をさらに備える、
増幅器。
【請求項２】
前記第２のトランジスタはＡＢ級あるいはＢ級で動作し、前記第１のトランジスタはＡ級で動作する、
請求項１記載の増幅器。
【請求項３】
前記第１のトランジスタの前記第１の電流端子は、前記第２のトランジスタの前記第２の電流端子と、前記高周波信号の波長をλとした時にλ／４の長さの電気長を有する線路を介して接続され、
前記電流源は、第１及び第２の電流端子と制御端子を備える第３のトランジスタを含み、前記第３のトランジスタの前記第２の電流端子は、前記第１のトランジスタの前記第１の電流端子とλ／４の長さの電気長を有する線路を介して接続されている、
請求項１又は２に記載の増幅器。
【請求項４】
前記第２のトランジスタの前記制御端子は、前記電源電位と接地との間に接続される抵抗分割回路によってバイアスされており、
前記第３のトランジスタの前記制御端子は、前記電源電位と接地との間に接続される別の抵抗分割回路によってバイアスされている、
請求項３に記載の増幅器。
【請求項５】
前記抵抗分割回路と前記別の抵抗分割回路とは、分割比が同一である、
請求項４に記載の増幅器。
【請求項６】
前記第１のトランジスタの前記第１の電流端子と前記第２のトランジスタの前記第２の電流端子との間に接続された第１の抵抗をさらに備える、
請求項３に記載の増幅器。
【請求項７】
前記第３のトランジスタの前記第２の電流端子と前記制御端子との間に接続された第２の抵抗をさらに備える、
請求項６に記載の増幅器。
【請求項８】
前記第１の抵抗と前記第２の抵抗との間の抵抗比は、前記第２のトランジスタのサイズと前記第３のトランジスタのサイズとの比の逆数となっている、
請求項７に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気信号を増幅する増幅器に関するものである。
【背景技術】
【０００２】
高周波（例えば、１２ＧＨｚ以上の周波数）の電気信号を増幅する増幅器の構成としては、多段増幅器を備える構成において段間整合回路の整合損失の低減のために、カレントリユース増幅器が用いる場合がある（例えば、下記特許文献１および下記特許文献２参照）。カレントリユース増幅器は、後段トランジスタのソース端子と前段トランジスタのドレイン端子との間に直流経路を設けることで電流利用効率を高め、一方、前段トランジスタのドレイン端子と後段トランジスタのゲート端子との間に交流経路を設けることで段間整合回路を省略でき、増幅器の安定動作を図るものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１５１６９４号公報
【特許文献２】特開２０１４−７２６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のカレントリユース増幅器においては、出力における歪低減と電力利得とを両立することが難しい。すなわち、カレントリユース回路では、前段トランジスタと後段トランジスタとの間でドレイン電流が同じとされているため、前段トランジスタと後段トランジスタとでドレイン電流を独立して調整することが困難なため、歪の改善と電力利得の増加を同時に満足することは非常に難しかった。
【０００５】
そこで、本発明は、かかる課題に鑑みてなされたものであり、歪を改善しながら電力利得を増加させることが可能な増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の一側面に係る増幅器は、第１及び第２の電流端子と制御端子を備える２段の第１及び第２のトランジスタを有する増幅器であって、第１のトランジスタにおいて、第１の電流端子は、第２のトランジスタの制御端子に交流的に接続されており、第２の電流端子は接地されており、制御端子は高周波信号を受け、第２のトランジスタにおいて、第１の電流端子は電源電位に接続されかつ増幅信号を出力し、第２の電流端子は交流的に接地されており、第１のトランジスタの第１の電流端子が、第２のトランジスタの第２の電流端子に直流的に接続されており、電源電位と第１のトランジスタの第１の電流端子の間に接続され、第１のトランジスタの第１の電流端子に補助電流を供給する電流源を備える。
【発明の効果】
【０００７】
本発明によれば、歪を改善しながら電力利得を増加させることができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る増幅器の回路図である。
【図２】実施形態及び比較例における出力電力と電力利得との関係を示すグラフである。
【図３】変形例に係る増幅器の回路図である。
【図４】比較例に係る増幅器の回路図である。
【発明を実施するための形態】
【０００９】
本発明の一側面に係る増幅器は、本発明の一側面に係る増幅器は、第１及び第２の電流端子と制御端子を備える２段の第１及び第２のトランジスタを有する増幅器であって、第１のトランジスタにおいて、第１の電流端子は、第２のトランジスタの制御端子に交流的に接続されており、第２の電流端子は接地されており、制御端子は高周波信号を受け、第２のトランジスタにおいて、第１の電流端子は電源電位に接続されかつ増幅信号を出力し、第２の電流端子は交流的に接地されており、第１のトランジスタの第１の電流端子が、第２のトランジスタの第２の電流端子に直流的に接続されており、電源電位と第１のトランジスタの第１の電流端子の間に接続され、第１のトランジスタの第１の電流端子に補助電流を供給する電流源を備える。
【００１０】
このような増幅器によれば、増幅回路を構成する２段のトランジスタにおいて高周波信号が増幅される。その際、第２のトランジスタの第１の電流端子から第２の電流端子に向けて供給されるバイアス電流が、第１のトランジスタの第１の電流端子に供給される。それと同時に、第１のトランジスタの第１の電流端子には電流源から補助電流も供給される。このような構成により、バイアス電流が効率的に利用されるとともに、第１のトランジスタに供給されるバイアス電流と、第２のトランジスタに供給されるバイアス電流とを独立に設定することができる。その結果、増幅器の出力における歪を改善しながら電力利得を増加させることができる。
【００１１】
上記増幅器においては、第２のトランジスタはＡＢ級あるいはＢ級で動作し、第１のトランジスタはＡ級で動作する、ことが好適である。この場合、第１のトランジスタの特性によって電力利得の線形性を図りつつ、第２のトランジスタの特性によって最大出力を改善することができる。
【００１２】
また、第１のトランジスタの第１の電流端子は、第２のトランジスタの第２の電流端子と、高周波信号の波長をλとした時にλ／４の長さの電気長を有する線路を介して接続され、電流源は、第１及び第２の電流端子と制御端子を備える第３のトランジスタを含み、第３のトランジスタの第２の電流端子は、第１のトランジスタの第１の電流端子とλ／４の長さの電気長を有する線路を介して接続されている、ことが好適である。このような構成によれば、高周波的にはバイアス電流の経路がオープンとされているため、高周波信号を順次増幅して第１のトランジスタから第２のトランジスタまで伝搬させることができ、増幅器の利得を高めることができる。
【００１３】
またさらに、第２のトランジスタの制御端子は、電源電位と接地との間に接続される抵抗分割回路によってバイアスされており、  第３のトランジスタの制御端子は、電源電位と接地との間に接続される別の抵抗分割回路によってバイアスされている、ことも好適である。この場合、第２のトランジスタの制御端子の電圧を抵抗分割回路の分割比で安定して設定することができ、第３のトランジスタの制御端子の電圧を別の抵抗分割回路の分割比で安定して設定することができる。
【００１４】
さらにまた、抵抗分割回路と別の抵抗分割回路とは、分割比が同一である、ことが好適である。この場合、第２のトランジスタを流れるバイアス電流と第３のトランジスタによって供給される補助電流との比を、両者のトランジスタのサイズ比によって安定的に設定することができる。
【００１５】
また、第１のトランジスタの第１の電流端子と第２のトランジスタの第２の電流端子との間に接続された第１の抵抗をさらに備える、ことも好適である。かかる構成を採れば、第２のトランジスタの制御端子の電圧を第２のトランジスタを流れるバイアス電流によって安定的に設定することができる。
【００１６】
さらに、第３のトランジスタの第２の電流端子と制御端子との間に接続された第２の抵抗をさらに備える、ことも好適である。この場合、第３のトランジスタの制御端子の電圧を第３のトランジスタを流れるバイアス電流によって安定的に設定することができる。
【００１７】
またさらに、第１の抵抗と第２の抵抗との間の抵抗比は、第２のトランジスタのサイズと第３のトランジスタのサイズとの比の逆数となっている、ことも好適である。こうすれば、第２のトランジスタの制御端子の電圧を第３のトランジスタの制御端子の電圧と同程度に容易に設定することができる。
【００１８】
以下、本発明の実施形態について、図面を参照しながら説明する。なお、図面の説明において同一要素には同一符号を付し、重複する説明は省略する。
［増幅器の構成］
【００１９】
図１は、実施形態に係る増幅器の回路図である。図１に示すように、増幅器１は、高周波信号（例えば、１２〜１８ＧＨｚのＫｕバンド、１８〜２７ＧＨｚのＫバンド、２７〜４０ＧＨｚのＫａバンド、４０〜７５ＧＨｚのＶバンド）に専ら対応する回路であって、２段の増幅段を備える。詳細には、増幅器１は、ゲート（制御端子）、ドレイン（第１の電流端子）、及びソース（第２の電流端子）をそれぞれ有する、３つの電界効果型トランジスタである第１〜第３のトランジスタＴｒ１〜Ｔｒ３を備える。第１〜第３のトランジスタＴｒ１〜Ｔｒ３は、例えば、ＧａＡｓ系ＨＥＭＴ（High  Electron  Mobility  Transistor)であり、第１のトランジスタＴｒ１と第２のトランジスタＴｒ２とは同一のサイズに設定されている。
【００２０】
第１のトランジスタＴｒ１は、そのゲートが線路Ｘ１及びキャパシタＣ１を介して入力端子ＲＦｉｎに交流的に接続されて交流入力信号（高周波信号）を受け、そのソースは線路Ｘ２を介してグラウンド電位（接地電位）に電気的に接続されている（接地されている）。この入力端子ＲＦｉｎは、交流入力信号の入力用の端子である。キャパシタＣ１は、直流遮断用の素子である。さらに、線路Ｘ１とキャパシタＣ１の間には一端が解放されたオープンスタブである線路Ｘ３が接続されている。加えて、第１のトランジスタＴｒ１のゲートは、線路Ｘ４及び抵抗素子Ｒ１を介してゲートバイアス印加用の電源ＶＧ１に電気的に接続され、線路Ｘ４と抵抗素子Ｒ１との間はキャパシタＣ２を介して交流的に接地されている。
【００２１】
上記の線路Ｘ４は、交流入力信号の波長をλとした時にλ／４の長さの電気長を有し、その他端がキャパシタＣ２を介して交流的に接地されている。そのため、線路Ｘ４は第１のトランジスタＴｒ１のゲート側から見込んだ時に見かけ上オープンとなる。それゆえに、入力端子ＲＦｉｎから見込んだインピーダンスが、線路Ｘ３、線路Ｘ１、及びトランジスタＴｒ１のゲートの入力インピーダンスによって設定され、その値が特性インピーダンス（例えば、５０Ω）となる。
【００２２】
第２のトランジスタＴｒ２は、そのゲートが線路Ｘ５、キャパシタＣ３、及び線路Ｘ６を介して、第１のトランジスタＴｒ１のドレインに交流的に接続され、そのソースはキャパシタＣ４を介して交流的に接地されている。また、第２のトランジスタＴｒ２のソースは、線路Ｘ７を経由して線路Ｘ５とキャパシタＣ３の間にも接続されている。加えて、第２のトランジスタＴｒ２のドレインは、線路Ｘ８、及びキャパシタＣ５を介して、出力端子ＲＦｏｕｔに交流的に接続され、線路Ｘ８とキャパシタＣ５との間には、一端が解放されたオープンスタブである線路Ｘ９が接続されている。さらに、第２のトランジスタＴｒ２のドレインは、線路Ｘ１０を介して電源ＶＤ１に接続され、線路Ｘ１０と電源ＶＤ１との間はキャパシタＣ６を介して交流的に接地されている。また、第２のトランジスタＴｒ２のゲートには、電源ＶＤ１とグラウンド電位との間に直列に接続された抵抗素子Ｒ２，Ｒ３を含む抵抗分割回路Ｄ１が接続されている。
【００２３】
上記の線路Ｘ７は、λ／４の長さの電気長を有し、その他端がキャパシタＣ４を介して交流的に接地されている。そのため、線路Ｘ７は第１のトランジスタＴｒ１のドレイン側から見込んだ時に交流的にオープンとみなされる。つまり、線路Ｘ７及び線路Ｘ５を経由するパスＰ１は、第２のトランジスタＴｒ２のドレイン−ソース間に供給されるバイアス電流が第１のトランジスタＴｒ１のドレインに向けて流れ込む直流パスとなる。その一方で、線路Ｘ５及び線路Ｘ６を経由するパスＰ２は、第１のトランジスタＴｒ１によって増幅された交流信号が伝搬する交流パスとなる。また、後述するように、第１のトランジスタＴｒ１のドレインから第３のトランジスタＴｒ３側を見込んだ時のインピーダンスも見かけ上無限大となる。そのため、第１のトランジスタＴｒ１のドレイン負荷は、第２のトランジスタＴｒ２のゲート入力回路となる。具体的には、第２のトランジスタＴｒ２のゲートの入力インピーダンス、抵抗素子Ｒ１、及び抵抗素子Ｒ２を含む並列回路に対して、線路Ｘ５及び線路Ｘ６が直列に接続された回路となる。
【００２４】
上記の線路Ｘ１０も、λ／４の長さの電気長を有し、その他端がキャパシタＣ６を介して交流的に接地されている。そのため、線路Ｘ１０は第２のトランジスタＴｒ２のドレイン側から見込んだ時に交流的にオープンとみなされる。それゆえに、第２のトランジスタＴｒ２のドレイン負荷は、線路Ｘ８、線路Ｘ９、及び出力端子ＲＦｏｕｔに接続される負荷によって構成されるπ型回路となり、線路Ｘ９は、第２のトランジスタＴｒ２のドレイン出力が最大となるように調整されている。
【００２５】
第３のトランジスタＴｒ３は、電源ＶＤ１と第１のトランジスタＴｒ１のドレインとの間に接続されて、第１のトランジスタＴｒ１のドレインに向けて補助電流を供給する電流源として機能する。すなわち、第３のトランジスタＴｒ３のドレインには電源ＶＤ１が接続され、第３のトランジスタＴｒ３のソースが、線路Ｘ１１を介して第１のトランジスタＴｒ１のドレインに接続され、また、キャパシタＣ７によって交流的に接地されている。さらに、第３のトランジスタＴｒ３のゲートには、電源ＶＤ１とグラウンド電位との間に直列に接続された抵抗素子Ｒ４，Ｒ５を含む抵抗分割回路Ｄ２が接続されている。この抵抗分割回路Ｄ２の分割比は、抵抗分割回路Ｄ１の分割比と同一であることが好ましい。すなわち、抵抗素子Ｒ２〜Ｒ５の抵抗値をｒ２〜ｒ５とすると、
ｒ２：ｒ３＝ｒ４：ｒ５
と設定される。
【００２６】
上記の線路Ｘ１１も、λ／４の長さの電気長を有し、その他端がキャパシタＣ７を介して交流的に接地されている。そのため、線路Ｘ１１は第１のトランジスタＴｒ１のドレイン側から見込んだ時に交流的にオープンとみなされる。つまり、第３のトランジスタＴｒ３及び線路Ｘ１１を経由するパスＰ３は、第１のトランジスタＴｒ１のドレインに向けて補助電流が流れ込む直流パスとなる。ここで、第２のトランジスタＴｒ２のソース、及び第３のトランジスタＴｒ３のソースは、ともに第１のトランジスタＴｒ１のドレインの直流電位となるので、抵抗分割回路Ｄ１と抵抗分割回路Ｄ２とで分割比を同じにすることで、抵抗の製造プロセスのばらつきがあった場合でも、第１のトランジスタＴｒ１のドレインの直流電位に対して設定されるそれぞれのトランジスタＴｒ２，Ｔｒ３のゲート電位を同等に設定することができる。
【００２７】
ここで、上述した増幅器１においては、第３のトランジスタＴｒ３を含む電流源を備えることにより、第２のトランジスタＴｒ２のドレインに供給するバイアス電流を第１のトランジスタＴｒ１と独立に制御できるため、第１のトランジスタＴｒ１と第２のトランジスタＴｒ２との動作点を個別に設定することができる。例えば、増幅器１においては、第１のトランジスタＴｒ１がＡ級で動作をするようにそのバイアス点が設定され、第２のトランジスタＴｒ２がＡＢ級あるいはＢ級で動作するようにそのバイアス点が設定されることが好ましい。
【００２８】
以上説明した増幅器１によれば、２段の増幅段によって交流入力信号が増幅される。その際、第２のトランジスタＴｒ２のドレインからソースに向けて供給されるバイアス電流が、第１のトランジスタＴｒ１のドレインに供給される。それと同時に、第１のトランジスタＴｒ１のドレインには第３のトランジスタＴｒ３から補助電流も供給される。この構成により、バイアス電流が効率的に利用され、また、第１のトランジスタＴｒ１に供給されるバイアス電流と、第２のトランジスタＴｒ２に供給されるバイアス電流とを独立に設定することができる。その結果、増幅器の歪を改善しながら電力利得を増加させることができる。
【００２９】
本実施形態の作用効果を、比較例と比較しながら説明する。図４は、比較例に係るカレントユース増幅器９０１の回路図である。増幅器９０１は、第３のトランジスタＴｒ３、抵抗分割回路Ｄ２、線路Ｘ１１、及びキャパシタＣ７を備えない点で増幅器１と異なる。
【００３０】
増幅器９０１においては、第１のトランジスタＴｒ１と第２のトランジスタＴｒ２とでそれぞれのドレインに供給されるバイアス電流が同じとなり、それぞれのトランジスタの動作点を個別に設定できない。そのため、第１のトランジスタＴｒ１の負荷が第２のトランジスタＴｒ２の低い入力インピーダンスとなり、第１のトランジスタＴｒ１の出力電力が小さくなる。第２のトランジスタＴｒ２の動作をＡ級からＡＢ級あるいはＢ級に近づけることで、その入力インピーダンスを高めることができ、第２のトランジスタＴｒ２からの出力電力を大きくすることも可能である。しかしながら、第２のトランジスタＴｒ２のゲート電圧を深めに設定し、バイアス電流を低下させることで最大出力を改善することはできるが、２段増幅器全体のＮＦ（Noise  Figure）が低下してしまうことになる。これは、第２のトランジスタＴｒ２のバイアス電流を低下させることは、第１のトランジスタＴｒ１もＡＢ級あるいはＢ級で動作させることになるので、第１のトランジスタＴｒ１の出力の歪が悪化することによる。
【００３１】
これに対して、本実施形態に係る増幅器１では、第１のトランジスタＴｒ１のバイアス電流を第２のトランジスタＴｒ２のドレイン電流（バイアス電流）に対して個別に制御できるために、前段に比較して後段のバイアス電流を低減させて、前段をＡ級で動作させ、後段をＡＢ級あるいはＢ級で動作させることで、電力利得の改善を図るとともに、歪を改善することができる。
【００３２】
図２は、本実施形態及び比較例における出力電力と電力利得との関係を示すグラフである。このように、比較例では、出力電力が増加するにしたがって、電力利得が低下する傾向にあるが、本実施形態では、広い出力電力の範囲に亘って電力利得が安定化されている。
【００３３】
特に、本実施形態の増幅器１においては、第２のトランジスタＴｒ２はＡＢ級あるいはＢ級に、第１のトランジスタＴｒ１はＡ級に設定されているので、第１のトランジスタＴｒ１の特性によって電力利得の線形性を図りつつ、第２のトランジスタＴｒ２の特性によって最大出力を改善することができる。
【００３４】
また、第１のトランジスタＴｒ１のドレインは、第２のトランジスタＴｒ２のソースと、λ／４の長さの電気長を有する線路Ｘ７を介して接続され、第３のトランジスタＴｒ３のソースは、第１のトランジスタＴｒ１のドレインとλ／４の長さの電気長を有する線路Ｘ１１を介して接続されている、ことが好適である。このような構成によれば、高周波的にはバイアス電流のパスＰ１，Ｐ３がオープンとされているため、交流入力信号を順次増幅して第１のトランジスタＴｒ１から第２のトランジスタＴｒ２まで伝搬させることができ、増幅器１の利得を高めることができる。また、線路Ｘ１１及びキャパシタＣ７は、ＲＦ特性を劣化させないためのＲＦ整合回路としても機能する。
【００３５】
また、第２のトランジスタＴｒ２のゲートは抵抗分割回路Ｄ１によってバイアスされており、第３のトランジスタＴｒ３のゲートは、抵抗分割回路Ｄ２によってバイアスされており、それらの分割比は同一とされている。この場合、第２のトランジスタＴｒ２のゲート電圧を抵抗分割回路Ｄ１の分割比で安定して設定することができ、第３のトランジスタＴｒ３のゲート電圧を抵抗分割回路Ｄ２の分割比で安定して設定することができる。さらに、第２のトランジスタＴｒ２を流れるバイアス電流と第３のトランジスタＴｒ３によって供給される補助電流との比を、両者のトランジスタのサイズ比によって安定的に設定することができる。
【００３６】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【００３７】
例えば、上記実施形態の増幅器１においては、第２のトランジスタＴｒ２及び第３のトランジスタＴｒ３のゲート電圧を自己バイアスによって設定する構成を採用してもよい。
【００３８】
図３は、本発明の変形例にかかる増幅器１Ａの回路図である。図３に示す増幅器１Ａにおいては、抵抗分割回路Ｄ１，Ｄ２のそれぞれに代わりに抵抗素子Ｒ６及び抵抗素子Ｒ６が備えられ、線路Ｘ５と線路Ｘ６との間の直流遮断用のキャパシタＣ３が取り除かれている。具体的には、抵抗素子Ｒ６は、線路Ｘ７と、線路Ｘ５と線路Ｘ６との間の接続点との間に接続されている。抵抗素子Ｒ７は、第３のトランジスタＴｒ３のソースと線路Ｘ１１との間に接続され、第３のトランジスタＴｒ３のゲートは抵抗素子Ｒ７を挟んで第３のトランジスタＴｒ３のソースと接続されている。そして、抵抗素子Ｒ６の抵抗値ｒ６と抵抗素子Ｒ７の抵抗値ｒ７との比は、第２のトランジスタＴｒ２のサイズと第３のトランジスタＴｒ３のサイズとの比の逆数に設定されている。
【００３９】
このような変形例によれば、第２のトランジスタＴｒ２のゲート電圧を第２のトランジスタＴｒ２を流れるバイアス電流による電圧降下によって安定的に設定することができ、第３のトランジスタＴｒ３のゲート電圧を第３のトランジスタＴｒ３を流れるバイアス電流による電圧降下によって安定的に設定することができる。また、抵抗素子Ｒ６と抵抗素子Ｒ７との間の抵抗比は、第２のトランジスタＴｒ２のサイズと第３のトランジスタＴｒ３のサイズとの比の逆数となっているので、第２のトランジスタＴｒ２のゲート電圧を第３のトランジスタＴｒ３のゲート電圧と同程度に容易に設定することができる。
【符号の説明】
【００４０】
１，１Ａ…増幅器、Ｔｒ１〜３…第１〜第３のトランジスタ、Ｄ１，Ｄ２…抵抗分割回路、ＶＤ１…電源、Ｘ７，Ｘ１１…線路、Ｒ６，Ｒ７…抵抗素子、ＲＦｉｎ…入力端子、ＲＦｏｕｔ…出力端子。
【図１】
2020017801.tif 000003
【図２】
2020017801.tif 000004
【図３】
2020017801.tif 000005
【図４】
2020017801.tif 000006