(57)【要約】【課題】各発光部に対する発光用駆動電圧の適正化を図る。【解決手段】ＬＥＤドライバ（１０Ａ）は、１以上のＬＥＤから成る発光部（ＬＬ）に接続されるべき発光部接続端子（ＣＨ）を有し、発光部接続端子を介して発光部に電流を流すことで発光部を発光させるドライバブロック（２０）を複数チャネル分備えると共に、各チャネルの発光部接続端子の電圧の内の最低電圧を検出して出力する最低電圧検出回路（４０）と、最低電圧検出回路の出力電圧（ＶＬＳ）を自身の保持電圧（ＶＬＳ＿ＳＨ）と比較して該出力電圧が保持電圧よりも低いとき該出力電圧にて保持電圧を更新するサンプルホールド回路（５０）と、複数チャネル分の発光部に発光用駆動電圧（Ｖｏ）を供給する電源装置（１１）に対し保持電圧及び所定の基準電圧に基づく帰還信号を出力することで発光用駆動電圧を制御する帰還制御回路（６０）と、を備える。【選択図】図４
2020136249.tif 000002
【特許請求の範囲】
【請求項１】
１以上の発光素子から成る発光部に接続されるべき発光部接続端子を有し、前記発光部接続端子を介して前記発光部に電流を流すことで前記発光部を発光させるドライバブロックを複数チャネル分備えるとともに、
各チャネルの前記発光部接続端子の電圧の内の最低電圧を検出して出力する最低電圧検出回路と、
前記最低電圧検出回路の出力電圧を自身の保持電圧と比較して、該出力電圧が前記保持電圧よりも低いとき、該出力電圧にて前記保持電圧を更新するサンプルホールド回路と、
前記複数チャネル分の前記発光部に発光用駆動電圧を供給する電源装置に対して、前記保持電圧及び所定の基準電圧に基づく帰還信号を出力することで、前記発光用駆動電圧を制御する帰還制御回路と、を備えた
ことを特徴とする発光素子駆動装置。
【請求項２】
各ドライバブロックは、前記発光部接続端子を介して前記発光部に定電流を流すための定電流回路、及び、前記定電流が流れる経路に直列に挿入されるスイッチング素子を更に有して、前記スイッチング素子をオン、オフすることで前記発光部をパルス発光させる
ことを特徴とする請求項１に記載の発光素子駆動装置。
【請求項３】
前記帰還制御回路は、前記保持電圧が前記基準電圧よりも高いとき前記発光用駆動電圧が低下するように且つ前記保持電圧が前記基準電圧よりも低いとき前記発光用駆動電圧が上昇するように、前記帰還信号を生成する
ことを特徴とする請求項１又は２に記載の発光素子駆動装置。
【請求項４】
前記サンプルホールド回路は、前記保持電圧を所定の初期電圧とするリセット処理を実行可能に形成されている
ことを特徴とする請求項１〜３の何れかに記載の発光素子駆動装置。
【請求項５】
前記サンプルホールド回路は、所定条件が成立すると前記リセット処理の周期的な実行を開始し、その後、前記最低電圧検出回路の出力電圧にて更新された前記保持電圧と前記基準電圧との関係に基づき、前記リセット処理の周期的な実行を終了する
ことを特徴とする請求項４に記載の発光素子駆動装置。
【請求項６】
各チャネルにおいて前記発光部接続端子に複数の発光部を並列接続させることが可能であり、
前記複数の発光部に対し時分割で選択的に前記発光用駆動電圧を加える
ことを特徴とする請求項１〜５の何れかに記載の発光素子駆動装置。
【請求項７】
互いに対向する第１辺及び第３辺と互いに対向する第２辺及び第４辺とを有する筐体を備え、
前記複数チャネル分の前記発光部接続端子が前記第１辺、前記第２辺及び前記第３辺に亘って配置され、
前記帰還信号を出力するための帰還信号出力端子が前記第４辺に配置される
ことを特徴とする請求項１〜６の何れかに記載の発光素子駆動装置。
【請求項８】
外部装置と通信可能に形成され、
前記外部装置と通信するための通信用端子が前記第３辺に配置される
ことを特徴とする請求項７に記載の発光素子駆動装置。
【請求項９】
前記第３辺において、前記通信用端子は前記発光部接続端子よりも前記第４辺の近くに配置される
ことを特徴とする請求項８に記載の発光素子駆動装置。
【請求項１０】
請求項１〜９の何れかに記載の発光素子駆動装置と、
前記発光素子駆動装置からの前記帰還信号に応じて前記発光用駆動電圧を生成及び出力する電源装置と、を備えた
ことを特徴とする発光素子駆動システム。
【請求項１１】
請求項１〜９の何れかに記載の発光素子駆動装置と、
前記発光素子駆動装置からの前記帰還信号に応じて前記発光用駆動電圧を生成及び出力する電源装置と、
前記複数チャネル分の発光部と、を備えた
ことを特徴とする発光システム。
【請求項１２】
請求項６に記載の発光素子駆動装置と、
前記発光素子駆動装置からの前記帰還信号に応じて前記発光用駆動電圧を生成し、自身の出力端子から前記発光用駆動電圧を出力する電源装置と、
前記複数チャネル分の発光部と、を備えた発光システムであって、
前記複数チャネルは第１〜第Ｎチャネルから成り（Ｎは２以上の整数）、
各チャネルにおいて前記発光部接続端子に第１〜第Ｍ発光部が並列接続され（Ｍは２以上の整数）、
前記電源装置の出力端子と各チャネルの第１発光部との間に第１スイッチング素子が直列に挿入され、前記電源装置の出力端子と各チャネルの第２発光部との間に第２スイッチング素子が直列に挿入され、・・・、前記電源装置の出力端子と各チャネルの第Ｍ発光部との間に第Ｍスイッチング素子が直列に挿入され、
前記発光素子駆動装置は、第１〜第Ｍスイッチング素子のオン、オフを制御することで、各チャネルの第１〜第Ｍ発光部に対し時分割で選択的に前記発光用駆動電圧を加えるスイッチ制御回路を更に備える
ことを特徴とする発光システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子駆動装置、発光素子駆動システム及び発光システムに関する。
【背景技術】
【０００２】
液晶表示パネルに対しＬＥＤにて構成された発光部がバックライトとして利用されることも多く、当該発光部を駆動する装置としてＬＥＤドライバが用いられる。近年、ＨＤＲ（High Dynamic Range）に対応すべく、ローカルディミング（局所調光）が可能なＬＥＤドライバが求められている。
【０００３】
図１７に、ローカルディミングが可能に構成されたＬＥＤドライバ９１０を含む発光システムの構成を示す。図１７の発光システムでは、各々が１以上のＬＥＤから成る複数の発光部にてバックライト部９１２が形成される。各発光部は電源装置９１１とＬＥＤドライバ９１０との間に設けられ、ＬＥＤドライバ９１０は、電源装置９１１の出力電圧に基づき各発光部に流れる電流を制御することで各発光部の発光輝度を調整する。これにより、発光部の個数分のローカルディミングが可能となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２２２５１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発光部を構成する各ＬＥＤの順方向電圧にはばらつきがあるため、電流が流れているときの発光部での電圧降下は様々にばらつく。このようなばらつきを考慮して、電源装置９１１の出力電圧（発光用駆動電圧）を決定又は制御することが要求される。電源装置９１１が低すぎると必要な電圧が各発光部に加わらないが、電源装置９１１の出力電圧が高すぎると大きな発熱が発生する。発熱はなるだけ抑制されることが好ましい。
【０００６】
電源装置９１１の出力電圧の適正化を図るべく、各発光部での電圧降下に依存する電圧情報を電源装置９１１に帰還するという方法も検討されるが、この際、電源装置９１１の出力電圧が頻繁に変動するといったことなどが無いような工夫が必要となる（この点については、後にも詳説される）。
【０００７】
尚、発光部を構成する発光素子としてＬＥＤを例示すると共に発光素子駆動装置としてＬＥＤドライバを例示して、発光素子駆動装置に関わる事情を説明したが、ＬＥＤ以外の発光素子を取り扱う発光素子駆動装置においても同様の事情が存在し得る。
【０００８】
本発明は、発光用駆動電圧の適正化に寄与する発光素子駆動装置、発光素子駆動システム及び発光システムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る発光素子駆動装置は、１以上の発光素子から成る発光部に接続されるべき発光部接続端子を有し、前記発光部接続端子を介して前記発光部に電流を流すことで前記発光部を発光させるドライバブロックを複数チャネル分備えるとともに、各チャネルの前記発光部接続端子の電圧の内の最低電圧を検出して出力する最低電圧検出回路と、前記最低電圧検出回路の出力電圧を自身の保持電圧と比較して、該出力電圧が前記保持電圧よりも低いとき、該出力電圧にて前記保持電圧を更新するサンプルホールド回路と、前記複数チャネル分の前記発光部に発光用駆動電圧を供給する電源装置に対して、前記保持電圧及び所定の基準電圧に基づく帰還信号を出力することで、前記発光用駆動電圧を制御する帰還制御回路と、を備えた構成（第１の構成）である。
【００１０】
上記第１の構成に係る発光素子駆動装置において、各ドライバブロックは、前記発光部接続端子を介して前記発光部に定電流を流すための定電流回路、及び、前記定電流が流れる経路に直列に挿入されるスイッチング素子を更に有して、前記スイッチング素子をオン、オフすることで前記発光部をパルス発光させる構成（第２の構成）であっても良い。
【００１１】
上記第１又は第２の構成に係る発光素子駆動装置において、前記帰還制御回路は、前記保持電圧が前記基準電圧よりも高いとき前記発光用駆動電圧が低下するように且つ前記保持電圧が前記基準電圧よりも低いとき前記発光用駆動電圧が上昇するように、前記帰還信号を生成する構成（第３の構成）であっても良い。
【００１２】
上記第１〜第３の構成の何れかに係る発光素子駆動装置において、前記サンプルホールド回路は、前記保持電圧を所定の初期電圧とするリセット処理を実行可能に形成されている構成（第４の構成）であっても良い。
【００１３】
上記第４の構成に係る発光素子駆動装置において、前記サンプルホールド回路は、所定条件が成立すると前記リセット処理の周期的な実行を開始し、その後、前記最低電圧検出回路の出力電圧にて更新された前記保持電圧と前記基準電圧との関係に基づき、前記リセット処理の周期的な実行を終了する構成（第５の構成）であっても良い。
【００１４】
上記第１〜第５の構成の何れかに係る発光素子駆動装置において、各チャネルにおいて前記発光部接続端子に複数の発光部を並列接続させることが可能であり、前記複数の発光部に対し時分割で選択的に前記発光用駆動電圧を加える構成（第６の構成）であっても良い。
【００１５】
上記第１〜第６の構成の何れかに係る発光素子駆動装置において、互いに対向する第１辺及び第３辺と互いに対向する第２辺及び第４辺とを有する筐体を備え、前記複数チャネル分の前記発光部接続端子が前記第１辺、前記第２辺及び前記第３辺に亘って配置され、前記帰還信号を出力するための帰還信号出力端子が前記第４辺に配置される構成（第７の構成）であっても良い。
【００１６】
上記第７の構成に係る発光素子駆動装置において、外部装置と通信可能に形成され、前記外部装置と通信するための通信用端子が前記第３辺に配置される構成（第８の構成）であっても良い。
【００１７】
上記第８の構成に係る発光素子駆動装置に関し、前記第３辺において、前記通信用端子は前記発光部接続端子よりも前記第４辺の近くに配置される構成（第９の構成）であっても良い。
【００１８】
本発明に係る発光素子駆動システムは、上記第１〜第９の構成の何れかに係る発光素子駆動装置と、前記発光素子駆動装置からの前記帰還信号に応じて前記発光用駆動電圧を生成及び出力する電源装置と、を備えた構成（第１０の構成）である。
【００１９】
本発明に係る発光システムは、上記第１〜第９の構成の何れかに係る発光素子駆動装置と、前記発光素子駆動装置からの前記帰還信号に応じて前記発光用駆動電圧を生成及び出力する電源装置と、前記複数チャネル分の発光部と、を備えた構成（第１１の構成）である。
【００２０】
或いは、本発明に係る発光システムは、上記第６の構成に係る発光素子駆動装置と、前記発光素子駆動装置からの前記帰還信号に応じて前記発光用駆動電圧を生成し、自身の出力端子から前記発光用駆動電圧を出力する電源装置と、前記複数チャネル分の発光部と、を備えた発光システムであって、前記複数チャネルは第１〜第Ｎチャネルから成り（Ｎは２以上の整数）、各チャネルにおいて前記発光部接続端子に第１〜第Ｍ発光部が並列接続され（Ｍは２以上の整数）、前記電源装置の出力端子と各チャネルの第１発光部との間に第１スイッチング素子が直列に挿入され、前記電源装置の出力端子と各チャネルの第２発光部との間に第２スイッチング素子が直列に挿入され、・・・、前記電源装置の出力端子と各チャネルの第Ｍ発光部との間に第Ｍスイッチング素子が直列に挿入され、前記発光素子駆動装置は、第１〜第Ｍスイッチング素子のオン、オフを制御することで、各チャネルの第１〜第Ｍ発光部に対し時分割で選択的に前記発光用駆動電圧を加えるスイッチ制御回路を更に備える構成（第１２の構成）である。
【発明の効果】
【００２１】
本発明によれば、発光用駆動電圧の適正化に寄与する発光素子駆動装置、発光素子駆動システム及び発光システムを提供することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態に係る表示装置の概略外観図である。
【図２】本発明の第１実施形態に係る表示装置１の概略内部ブロック図である。
【図３】本発明の第１実施形態に係る発光部の構成図である。
【図４】本発明の第１実施形態に係り、バックライト部と発光制御に関わる部位の構成図である。
【図５】本発明の第１実施形態に係り、ＤＣ／ＤＣコンバータの出力制御に関わる部位の構成図である。
【図６】本発明の第１実施形態に係り、単位区間と、スイッチング素子のオン、オフ制御と、発光部接続端子の電圧との関係を示す図である。
【図７】第１参考動作例に係る各部の電圧波形を示す図である。
【図８】本発明の第１実施形態に属する動作例（ＥＸ１＿１）に係り、各部の電圧波形を示す図である。
【図９】第２参考動作例に係る各部の電圧波形を示す図である。
【図１０】本発明の第１実施形態に属する動作例（ＥＸ１＿２）に係り、各部の電圧波形を示す図である。
【図１１】本発明の第２実施形態に係り、バックライト部と発光制御に関わる部位の構成図である。
【図１２】本発明の第２実施形態に係り、共通のグループに属する複数の発光部を示す図である。
【図１３】本発明の第２実施形態に係り、共通のチャネルに属する複数の発光部を示す図である。
【図１４】本発明の第２実施形態に係り、単位区間と、単位区間に属する４つのＰＷＭ区間と、ＤＣ／ＤＣコンバータ及びバックライト部間のスイッチング素子の状態と、の関係を示す図である。
【図１５】本発明の第３実施形態に係るドライバＩＣの外観斜視図である。
【図１６】本発明の第３実施形態に係り、ドライバＩＣの外部端子配列を示す図である。
【図１７】従来の発光システムの構成図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“４０”によって参照される最低電圧検出回路は（図４参照）、最低電圧検出回路４０と表記されることもあるし、回路４０と略記されることもあり得るが、それらは全て同じものを指す。
【００２４】
本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。グランドとは、０Ｖ（ゼロボルト）の基準電位を有する導電部を指す又は基準電位そのものを指す。本発明の実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意のスイッチング素子は１以上のＦＥＴ（電界効果トランジスタ）にて構成することができ、或るスイッチング素子がオン状態のときには当該スイッチング素子の両端間が導通する一方で或るスイッチング素子がオフ状態のときには当該スイッチング素子の両端間が非導通となる。任意のスイッチング素子について、オン状態、オフ状態を、単に、オン、オフと表現することもある。
【００２５】
＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図１は、本発明の第１実施形態に係る表示装置１の概略外観図である。図１では、据え置き型のテレビ受信機が表示装置１として示されているが、表示装置１は、携帯可能に設計された表示装置であっても良いし、表示機能を備えた任意の機器（パーソナルコンピュータ等）に組み込まれるものであっても良い。
【００２６】
図２に表示装置１の概略内部ブロック図を示す。表示装置１は、半導体装置としてのＬＥＤドライバ１０と、ＤＣ／ＤＣコンバータ１１と、バックライト部１２と、ＣＰＵ（Central Processing Unit）１３と、液晶表示パネル１４と、液晶ドライバ１５と、を備える。尚、図２では、表示装置１の構成要素の内、本発明に関わる要部のみが抽出して示されており、図２に示されない他の構成要素も表示装置１に含まれうる。
【００２７】
液晶表示パネル１４は、マトリクス状に配列された複数の画素を備える。液晶表示パネル１４には複数のデータ線と複数の走査線が設けられ、データ線と走査線の各交点に画素が配置される。
【００２８】
液晶ドライバ１５は、液晶表示パネル１４に表示すべき映像（換言すれば画像）を表す映像データの供給を受け、液晶表示パネル１４に映像データに基づく電圧を印加することで当該映像データに基づく映像を液晶表示パネル１４に形成させる。液晶ドライバ１５は、映像データに応じた駆動電圧を複数のデータ線に印加するデータドライバと、複数の走査線を順に選択するゲートドライバと、を含む。液晶ドライバ１５は、表示装置１内の発振回路（不図示）を用いて生成された垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃに基づくタイミングで、液晶表示パネル１４に対し映像データに基づく電圧を印加する。
【００２９】
ＤＣ／ＤＣコンバータ１１は、直流の入力電圧Ｖｉを電力変換（直流−直流変換）することで直流の出力電圧Ｖｏを生成する。入力電圧Ｖｉは正の直流電圧（例えば１２Ｖ）であり、出力電圧Ｖｏも正の直流電圧である。但し、出力電圧Ｖｏの値は可変制御される（例えば２０Ｖ〜４０Ｖの範囲内で可変制御される）。入力電圧Ｖｉは表示装置１の外部から供給されて良いし、表示装置１内の他の電源回路により生成されても良い。表示装置１には、ＤＣ／ＤＣコンバータ１１を含む電源回路（不図示）が設けられており、当該電源回路にて生成される電圧に基づき、表示装置１に設けられた各構成要素が駆動する。
【００３０】
バックライト部１２は、液晶表示パネル１４に対する光源として機能する。バックライト部１２は複数の発光部を有し、液晶表示パネル１４は各発光部から発せられた光を用いて上記映像を視認可能に表示する。各発光部は１以上のＬＥＤ（発光ダイオード）から成り、ＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏを元に発光する。
【００３１】
ＬＥＤドライバ１０は、バックライト部１２を構成する各発光部を駆動制御する。ＣＰＵ１３は、ＬＥＤドライバ１０にとっての外部装置の例である。ＣＰＵ１３及びＬＥＤドライバ１０は双方向通信が可能な形態で互いに接続されており、ＬＥＤドライバ１０はＣＰＵ１３の制御の下で、バックライト部１２を構成する各発光部の発光輝度の調整等を行う。
【００３２】
図３に発光部ＬＬの構成を示す。発光部ＬＬが複数個設けられることでバックライト部１２が形成される。発光部ＬＬは複数のＬＥＤを直列に接続することで形成される。発光部ＬＬは高電位端及び低電位端を有し、発光部ＬＬを形成する各ＬＥＤは高電位端から低電位端に向かう方向に順方向を有する。但し、発光部ＬＬは１つのＬＥＤにて構成されていても良い。この場合、発光部ＬＬを形成する単一のＬＥＤのアノード、カソードが、夫々、高電位端、低電位端に相当する。
【００３３】
図４に、第１実施形態に係るＬＥＤドライバ１０Ａ、ＤＣ／ＤＣコンバータ１１及びバックライト部１２Ａの接続関係と、第１実施形態に係るＬＥＤドライバ１０Ａ及びバックライト部１２Ａの構成を示す。ＬＥＤドライバ１０Ａ及びバックライト部１２Ａは、夫々、図２のＬＥＤドライバ１０及びバックライト部１２の例である。
【００３４】
ＤＣ／ＤＣコンバータ１１は例えば入力電圧Ｖｉをパルス幅変調することで出力電圧Ｖｏを生成する。出力電圧Ｖｏは正の直流電圧値を有する。ＤＣ／ＤＣコンバータ１１は出力端子１１ａ及び帰還入力端子１１ｂを有し、出力電圧Ｖｏは出力端子１１ａから出力される。出力電圧Ｖｏは抵抗Ｒ１及びＲ２の直列回路により分圧される。詳細には出力端子１１ａは抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端は抵抗Ｒ２を介してグランドに接続される。また、出力端子１１ａとグランドとの間には出力コンデンサＣｏが挿入される。抵抗Ｒ１及びＲ２間の接続ノードＮＤに生じる電圧を帰還電圧Ｖｆｂと称する。帰還電圧Ｖｆｂは出力電圧Ｖｏの値と抵抗Ｒ１及びＲ２の抵抗値比に依存する。ノードＮＤは帰還入力端子１１ｂに接続される。ＤＣ／ＤＣコンバータ１１は、帰還入力端子１１ｂに加わる帰還電圧Ｖｆｂが所定のＤＣ／ＤＣ用基準電圧と一致するように、出力電圧Ｖｏを制御する。ＤＣ／ＤＣコンバータ１１は、帰還電圧ＶｆｂがＤＣ／ＤＣ用基準電圧よりも低ければ出力電圧Ｖｏが上昇するように、帰還電圧ＶｆｂがＤＣ／ＤＣ用基準電圧よりも高ければ出力電圧Ｖｏが低下するように、出力電圧Ｖｏの値を調整する。このように、ＤＣ／ＤＣコンバータ１１、抵抗Ｒ１及びＲ２並びに出力コンデンサＣｏにより、各発光部ＬＬに対して発光用駆動電圧（電圧Ｖｏ）を供給する電源装置が構成される。
【００３５】
ＤＣ／ＤＣコンバータ１１を含む電源装置とＬＥＤドライバ１０Ａにより発光素子駆動システムが構成され、発光駆動システムにバックライト部１２Ａを追加することで発光システムが構成される。
【００３６】
バックライト部１２ＡはＮチャネル分の発光部ＬＬから成る。Ｎ個のチャネルは第１〜第Ｎチャネルと称される。バックライト部１２Ａにおいて、各発光部ＬＬの高電位端にはＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏが発光用駆動電圧として印加される。Ｎは２以上の任意の整数であり、例えば “Ｎ＝２４”である。Ｎチャネル分の発光部ＬＬは互いに同じ構成を有する。以下、発光部ＬＬに流れる電流をＬＥＤ電流と称する。Ｎチャネル分の発光部ＬＬを互いに区別する必要がある場合、Ｎチャネル分の発光部ＬＬを発光部ＬＬ［１］〜ＬＬ［Ｎ］にて参照する。発光部ＬＬ［ｉ］は第ｉチャネルの発光部ＬＬである（ｉは整数）。
【００３７】
ＬＥＤドライバ１０Ａは、Ｎチャネル分のドライバブロック２０を備えると共に、発光制御回路３０、最低電圧検出回路４０、サンプルホールド回路５０及び帰還制御回路６０を備える。ＬＥＤドライバ１０Ａには、ＬＥＤドライバ１０Ａの筐体から露出した複数の外部端子が設けられており、図４には、その複数の外部端子に含まれる一部の外部端子として、Ｎチャネル分の発光部接続端子ＣＨと、帰還信号出力端子ＦＢと、電源電圧入力端子ＶＣＣと、が示されている。電源電圧入力端子ＶＣＣには上述の電圧Ｖｉが入力される。ＬＥＤドライバ１０Ａは電圧Ｖｉを電源電圧として用いて駆動する。
【００３８】
Ｎチャネル分のドライバブロック２０は互いに同じ構成を有する。各ドライバブロック２０は、発光部接続端子ＣＨと、定電流回路２１と、スイッチング素子２２とを備える。各ドライバブロック２０において、発光部接続端子ＣＨと定電流回路２１との間に直列にスイッチング素子２２が挿入され、スイッチング素子２２がオン状態であるときにのみ、定電流回路２１は、発光部接続端子ＣＨを介し所定の定電流をグランドに向けて流すように動作する。定電流回路２１による定電流が流れる経路に挿入される限り、スイッチング素子２２の挿入位置は任意である（従って例えば、定電流回路２１及びグランド間にスイッチング素子２２が挿入されても良い）。
【００３９】
Ｎチャネル分のドライバブロック２０を互いに区別する必要がある場合、Ｎチャネル分のドライバブロック２０をドライバブロック２０［１］〜２０［Ｎ］にて参照する。ドライバブロック２０［ｉ］は第ｉチャネルのドライバブロック２０である（ｉは整数）。ドライバブロック２０［ｉ］における発光部接続端子ＣＨ、定電流回路２１、スイッチング素子２２は、特に夫々、符号“ＣＨ［ｉ］”、“２１［ｉ］”、“２２［ｉ］”にて参照されることがある。発光部接続端子ＣＨ［ｉ］、定電流回路２１［ｉ］、スイッチング素子２２［ｉ］は、夫々、第ｉチャネルの発光部接続端子ＣＨ、定電流回路２１、スイッチング素子２２である（ｉは整数）。
【００４０】
各発光部接続端子ＣＨは対応する発光部ＬＬの低電位端に接続される。第ｉチャネルのドライバブロック２０（即ち２０［ｉ］）は第ｉチャネルの発光部ＬＬ（即ちＬＬ［ｉ］）に対応しているため、発光部接続端子ＣＨ［ｉ］は発光部ＬＬ［ｉ］の低電位端に接続される。故に、スイッチング素子２２［ｉ］がオン状態であるとき、出力端子１１ａから、発光部ＬＬ［ｉ］、発光部接続端子ＣＨ［ｉ］及びスイッチング素子２２［ｉ］を経由して定電流回路２１［ｉ］による定電流がＬＥＤ電流として流れ、結果、発光部ＬＬ［ｉ］が発光する。スイッチング素子２２［ｉ］がオフ状態であるときには、発光部ＬＬ［ｉ］及び定電流回路２１［ｉ］間が遮断されるため、発光部ＬＬ［ｉ］に電流が流れず発光部ＬＬ［ｉ］は非発光となる。
【００４１】
発光制御回路３０は、発光設定情報に基づきチャネルごとにＰＷＭ信号を生成し、チャネルごとにＰＷＭ信号をスイッチング素子２２に供給することで、チャネルごとにスイッチング素子２２のオンデューティを制御する。発光設定情報はＣＰＵ１３からの信号に基づいて決定される（換言すればＣＰＵ１３から与えられる）。任意のチャネルである第ｉチャネルについて、スイッチング素子２２［ｉ］は所定の単位区間において交互にオン、オフとされる（図６参照）。単位区間は所定周期にて到来し、或る単位区間の終了タイミングは次の単位区間の開始タイミングと一致する。第１実施形態では、１つの単位区間は１つのＰＷＭ区間と一致する（それらが一致しないケースは第２実施形態で説明）。スイッチング素子２２［ｉ］について、ＰＷＭ区間はスイッチング素子２２［ｉ］がオン状態となるオン区間とスイッチング素子２２［ｉ］がオフ状態となるオフ区間とから成り、ＰＷＭ区間の長さに対するオン区間の長さの比が、スイッチング素子２２［ｉ］のオンデューティである。
【００４２】
各ドライバブロック２０では、ＰＷＭ信号に基づきスイッチング素子２２がオン、オフされることで、対応する発光部ＬＬがパルス発光されることになる。スイッチング素子２２［ｉ］のオンデューティの増大、低下に伴って、発光部ＬＬ［ｉ］の平均的な発光輝度は、夫々、増大、低下することになる。
【００４３】
また、各チャネルの定電流回路２１において定電流の値は可変となっており、各定電流回路２１による定電流の値も発光設定情報に基づいて発光制御回路３０により制御される。定電流回路２１［ｉ］による定電流の値の増大、低下に伴って、発光部ＬＬ［ｉ］の発光輝度は、夫々、増大、低下する。定電流回路２１による定電流の値を発光設定情報に基づいてチャネルごとに設定できるようにしても良いが、ここでは、定電流回路２１による定電流の値は第１〜第Ｎチャネル間で共通であるとする。
【００４４】
液晶表示パネル１４の表示領域を第１〜第Ｎ領域に分割し、第ｉ領域に対する光源に発光部ＬＬ［ｉ］を割り当てる。そして、各領域に表示される映像の明るさ等に応じて、対応する発光部ＬＬの発光輝度を調整すればＮ分割のローカルディミングが可能となる。表示装置１に、図４の発光システムを複数設けることも可能であり、この場合、Ｎの整数倍のローカルディミングが可能となる。
【００４５】
発光部接続端子ＣＨ［ｉ］における電圧を端子電圧と称し、符号 “Ｖ［ｉ］”により表す。各チャネルの端子電圧、即ち端子電圧Ｖ［１］〜Ｖ［Ｎ］が最低電圧検出回路４０に与えられる。
【００４６】
最低電圧検出回路４０は、端子電圧Ｖ［１］〜Ｖ［Ｎ］の内の最低電圧を検出し、検出した最低電圧を電圧ＶＬＳとして出力する。回路４０の出力電圧ＶＬＳは、端子電圧Ｖ［１］〜Ｖ［Ｎ］の内の最低電圧が変化する度に変化する。即ち例えば、端子電圧Ｖ［１］〜Ｖ［Ｎ］の内、或る第１タイミングにおいては端子電圧Ｖ［１］が最低電圧であって、且つ、その後の第２タイミングにおいては端子電圧Ｖ［２］が最低電圧である場合、第１タイミングでの電圧ＶＬＳは第１タイミングでの端子電圧Ｖ［１］と一致し、第２タイミングでの電圧ＶＬＳは第２タイミングでの端子電圧Ｖ［２］と一致する。
【００４７】
但し、電圧ＶＬＳに対して所定の上限電圧（例えば５Ｖ）が定められており、上限電圧を超える電圧は回路４０から出力されないようになっている。故に、端子電圧Ｖ［１］〜Ｖ［Ｎ］の全てが上限電圧以上である場合には、電圧ＶＬＳは上限電圧となる。スイッチング素子２２［１］がオフとされて発光部ＬＬ［ｉ］にＬＥＤ電流が流れていない状態では、端子電圧Ｖ［ｉ］が上限電圧以上となることが想定される。このため、最低電圧検出回路４０は、スイッチング素子２２［１］がオン状態とされているときの端子電圧Ｖ［１］、スイッチング素子２２［２］がオン状態とされているときの端子電圧Ｖ［２］、・・・、及び、スイッチング素子２２［Ｎ］がオン状態とされているときの端子電圧Ｖ［Ｎ］の内の最低電圧を検出し、検出した最低電圧を電圧ＶＬＳとして出力する回路である、と解することも可能である（スイッチング素子２２［１］〜２２［Ｎ］が全てオフ状態であるときには電圧ＶＬＳは上限電圧と一致せしめられる）。
【００４８】
サンプルホールド回路５０は、最低電圧検出回路４０の出力電圧ＶＬＳに基づいて自身が保持する電圧（以下、保持電圧ＶＬＳ＿ＳＨと称する）を適宜更新し、保持電圧ＶＬＳ＿ＳＨを帰還制御回路６０に出力する。サンプルホールド回路５０は、保持電圧ＶＬＳ＿ＳＨと回路４０の出力電圧ＶＬＳとを常時比較しており、出力電圧ＶＬＳが保持電圧ＶＬＳ＿ＳＨ以上であるときには保持電圧ＶＬＳ＿ＳＨをそのまま維持するが、出力電圧ＶＬＳが保持電圧ＶＬＳ＿ＳＨより低いときには、そのときの出力電圧ＶＬＳにて保持電圧ＶＬＳ＿ＳＨを更新する。
【００４９】
帰還制御回路６０は、サンプルホールド回路５０から供給される保持電圧ＶＬＳ＿ＳＨと所定の基準電圧ＶＲＥＦとに基づく帰還信号Ｓｆｂを生成し、帰還信号Ｓｆｂを帰還信号出力端子ＦＢから出力する。帰還信号出力端子ＦＢはノードＮＤに接続されており、帰還信号Ｓｆｂに基づいて帰還電圧Ｖｆｂが変動する。従って、帰還制御回路６０は、帰還信号Ｓｆｂを出力することを通じてＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏ（発光用駆動電圧）を制御することができる。基準電圧ＶＲＥＦは、上述の上限電圧よりも低い所定の正の直流電圧（例えば１Ｖ）である。ＬＥＤドライバ１０の起動時における保持電圧ＶＬＳ＿ＳＨは基準電圧ＶＲＥＦより高くて良い。
【００５０】
図５に、出力電圧Ｖｏの制御に関わる部位の構成図を示す。図５に示す如く、サンプルホールド回路５０は、サンプリング用のスイッチング素子５１、保持回路５２、制御ロジック５３、リセット回路５４、及び、リセット用のスイッチング素子５５を備える。図５において、帰還制御回路６０はエラーアンプ６０ａにて構成される。
【００５１】
スイッチング素子５１は最低電圧検出回路４０と保持回路５２との間の配線上に直列に挿入される。保持回路５２は、スイッチング素子５１がオフ状態であるときには自身が保持する保持電圧ＶＬＳ＿ＳＨを変更することなくそのまま維持する。スイッチング素子５１がオン状態であるとき、回路４０の出力電圧ＶＬＳが保持回路５２に入力され、保持回路５２は、入力された電圧ＶＬＳにて保持電圧ＶＬＳ＿ＳＨを更新する。保持電圧ＶＬＳ＿ＳＨは保持回路５２から出力される。スイッチング素子５１のオン、オフは、制御ロジック５３により制御される。
【００５２】
制御ロジック５３に対し、回路４０からの電圧ＶＬＳと保持回路５２からの保持電圧ＶＬＳ＿ＳＨが入力される。制御ロジック５３は、電圧ＶＬＳと保持電圧ＶＬＳ＿ＳＨを比較し、電圧ＶＬＳが保持電圧ＶＬＳ＿ＳＨ以上であるときにはスイッチング素子５１をオフ状態とするが、電圧ＶＬＳが保持電圧ＶＬＳ＿ＳＨより低いときにはスイッチング素子５１をオン状態とすることで電圧ＶＬＳを保持回路５２に与える。但し、後述のリセット処理が実行されてスイッチング素子５５がオン状態とされる区間においては、電圧ＶＬＳ及びＶＬＳ＿ＳＨの高低関係に依存せずスイッチング素子５５はオフ状態に維持される。
【００５３】
リセット回路５４は所定の初期電圧を出力可能な回路であり、リセット回路５４及び保持回路５２間に設けられたスイッチング素子５５がオン状態であるときにのみ、リセット回路５４からの初期電圧が保持回路５２に入力される。保持回路５２は、初期電圧の入力を受けると保持電圧ＶＬＳ＿ＳＨを初期電圧とする（即ち初期電圧にて更新する）。保持電圧ＶＬＳ＿ＳＨを初期電圧とする処理はリセット処理と称される。制御ロジック５３は、スイッチング素子５５に対してリセット信号ＲＳＴを供給することでスイッチング素子５５のオン、オフを制御する。従って、制御ロジック５３によりリセット処理の実行が制御されることになる。初期電圧は、基準電圧ＶＲＥＦと一致していても良いし、基準電圧ＶＲＥＦより高くても良い。
【００５４】
エラーアンプ６０ａは、非反転入力端子、反転入力端子及び出力端子を備える。エラーアンプ６０ａにおいて、非反転入力端子には保持回路５２からの保持電圧ＶＬＳ＿ＳＨが入力され、反転入力端子には所定の正の直流電圧値を有する基準電圧ＶＲＥＦが入力され、出力端子は帰還信号出力端子ＦＢが接続される。エラーアンプ６０ａは、電流出力型のトランスコンダクタンスアンプであって、故に、エラーアンプ６０ａの出力端子からは、保持電圧ＶＬＳ＿ＳＨと基準電圧ＶＲＥＦとの差に応じた誤差電流信号が帰還信号Ｓｆｂとして出力される。つまり、エラーアンプ６０ａは、保持電圧ＶＬＳ＿ＳＨ及び基準電圧ＶＲＥＦ間の差分電圧を示す電圧信号を誤差電流信号（帰還信号Ｓｆｂ）に変換する。
【００５５】
帰還信号出力端子ＦＢはノードＮＤに接続されているため、誤差電流信号による電流はノードＮＤに対して入出力される。尚、端子ＦＢ及びノードＮＤ間に抵抗が挿入されていても良い。
具体的には、保持電圧ＶＬＳ＿ＳＨが基準電圧ＶＲＥＦよりも高いとき、エラーアンプ６０ａは、ノードＮＤの電位が上がるよう自身の出力端子から端子ＦＢを介しノードＮＤに向けて誤差電流信号（帰還信号Ｓｆｂ）による電流を出力する。この電流の出力により、ＤＣ／ＤＣコンバータ１１では出力電圧Ｖｏを低下させる制御が実行される。つまり、保持電圧ＶＬＳ＿ＳＨが基準電圧ＶＲＥＦよりも高いときには出力電圧Ｖｏの低下をもたらす誤差電流信号（帰還信号Ｓｆｂ）が生成される。
逆に、保持電圧ＶＬＳ＿ＳＨが基準電圧ＶＲＥＦよりも低いとき、エラーアンプ６０ａはノードＮＤの電位が下がるよう、ノードＮＤから端子ＦＢを介し自身の出力端子に向けて誤差電流信号（帰還信号Ｓｆｂ）による電流を引き込む。この電流の引き込みにより、ＤＣ／ＤＣコンバータ１１では出力電圧Ｖｏを上昇させる制御が実行される。つまり、保持電圧ＶＬＳ＿ＳＨが基準電圧ＶＲＥＦよりも低いときには出力電圧Ｖｏの上昇をもたらす誤差電流信号（帰還信号Ｓｆｂ）が生成される。
保持電圧ＶＬＳ＿ＳＨ及び基準電圧ＶＲＥＦ間の差の絶対値が増大するにつれて、誤差電流信号による電流の大きさも増大する。
【００５６】
尚、ここでは、図６に示す如く、各単位区間において、まずスイッチング素子２２［ｉ］のオン区間が生じ、その後にスイッチング素子２２［ｉ］のオフ区間が生じるものとする（但し、それらの順序を逆にすることも可能である）。過渡状態及び漏れ電流を無視すれば、スイッチング素子２２［ｉ］のオフ区間では発光部ＬＬ［ｉ］にて電圧降下が生じないため端子電圧Ｖ［ｉ］は電圧Ｖｏと一致し、スイッチング素子２２［ｉ］のオン区間では、電圧Ｖｏより発光部ＬＬ［ｉ］での電圧降下だけ低い電圧が端子電圧Ｖ［ｉ］となる。
【００５７】
全チャネルにおいて単位区間は共通であり、図６に示す如く、単位区間の長さは上述の垂直同期信号Ｖｓｙｎｃに基づいて定められても良い。ここでは、垂直同期信号Ｖｓｙｎｃに同期して単位区間が開始されるものとする。垂直同期信号Ｖｓｙｎｃは、液晶表示パネル１４に表示される映像のフレームレートの逆数を周波数とする同期信号であり、垂直同期信号Ｖｓｙｎｃの周期にて液晶表示パネル１４の表示映像は更新される。より具体的には、垂直同期信号Ｖｓｙｎｃは一定間隔でパルスが生じる信号であり、当該パルスの発生間隔が垂直同期信号Ｖｓｙｎｃの周期（即ち垂直同期信号Ｖｓｙｎｃの周波数の逆数）に相当する。図６の例では、垂直同期信号Ｖｓｙｎｃにてパルスが発生する度に新たな単位区間が開始されており、１つの単位区間の長さは垂直同期信号Ｖｓｙｎｃの周期と一致している。但し、１つの単位区間の長さは垂直同期信号Ｖｓｙｎｃの周期の整数倍であっても良いし、垂直同期信号Ｖｓｙｎｃの周期とは独立して定められるものであっても良い。
【００５８】
また、以下では、説明の便宜上、用語“オン端子電圧”を導入する（図６参照。第１実施形態において、或るチャネルに関するオン端子電圧とは、当該チャネルのスイッチング素子２２がオン状態とされて当該チャネルの発光部ＬＬにＬＥＤ電流が流れているときの、当該チャネルの発光部接続端子ＣＨの電圧を指す。故に例えば、オン端子電圧Ｖ［ｉ］とは、スイッチング素子２２［ｉ］がオン状態とされて発光部ＬＬ［ｉ］にＬＥＤ電流が流れているときの端子電圧Ｖ［ｉ］を指す。
【００５９】
第１実施形態に係る発光システムの動作として、以下に動作例ＥＸ１＿１及びＥＸ１＿２を示すが、まず、動作例ＥＸ１＿１との対比に供される第１参考動作例について説明する。尚、動作例ＥＸ１＿２との対比に供される第２参考動作例も後に説明される。
【００６０】
［第１参考動作例］
図７は、第１参考動作例における端子電圧Ｖ［１］〜Ｖ［Ｎ］、最低電圧ＶＬＳ及び出力電圧Ｖｏの波形を示している。第１参考動作例では、上述の説明とは異なるが、便宜上、エラーアンプ６０ａの非反転入力端子に対し常に電圧ＶＬＳが印加されると仮定している。これは、常に“ＶＬＳ＿ＳＨ＝ＶＬＳ”が成立すると仮定することに等しい。図７では、以下に示す状況αが想定される。状況αでは、或る１つの単位区間６１０に注目してタイミングｔＡ１〜ｔＡ４を以下のように定義する。時間の進行につれて、タイミングｔＡ１、ｔＡ２、ｔＡ３、ｔＡ４が、この順番で訪れる。状況αにおいて、タイミングｔＡ１、ｔＡ４は、夫々、注目した単位区間６１０の開始タイミング、終了タイミングであり、タイミングｔＡ１及びｔＡ２間がスイッチング素子２２［１］のオン区間であって且つタイミングｔＡ２及びｔＡ４間がスイッチング素子２２［１］のオフ区間であり、タイミングｔＡ１及びｔＡ３間がスイッチング素子２２［２］のオン区間であって且つタイミングｔＡ３及びｔＡ４間がスイッチング素子２２［２］のオフ区間である。
【００６１】
発光部ＬＬを構成する各ＬＥＤの順方向電圧にはばらつきがあるため、ＬＥＤ電流が流れているときの発光部ＬＬでの電圧降下は、発光部ＬＬ［１］〜ＬＬ［Ｎ］間で互いに異なり得る。状況αでは、ＬＥＤ電流が流れているときの発光部ＬＬの電圧降下は発光部ＬＬ［１］において最も大きく、且つ、タイミングｔＡ２及びｔＡ３間ではスイッチング素子２２［１］〜２２［Ｎ］の内、スイッチング素子２２［２］のみがオン状態とされ、且つ、タイミングｔＡ３〜ｔＡ４間ではスイッチング素子２２［１］〜２２［Ｎ］が全てオフ状態とされている。故に、状況αでは、タイミングｔＡ１及びｔＡ２間において端子電圧Ｖ［１］が最低電圧ＶＬＳとして検出され、タイミングｔＡ２及びｔＡ３間において端子電圧Ｖ［２］が最低電圧ＶＬＳとして検出される。タイミングｔＡ３及びｔＡ４間では、端子電圧Ｖ［１］〜Ｖ［Ｎ］の全てが上述の上限電圧以上となっていて、電圧ＶＬＳは上限電圧と一致せしめられる。
【００６２】
上述のオン端子電圧は、発光部ＬＬ間の順方向電圧のばらつきに起因して複数チャネル間でばらつくことになる。オン端子電圧が低すぎるチャネルに対しては、ＬＥＤ電流が不足している可能性がある。ＬＥＤ電流の不足を抑止すべく、ＤＣ／ＤＣコンバータ１１への帰還を行わずに十分に高い出力電圧Ｖｏを各発光部ＬＬに与えておくという方法も考えられるが、その方法ではオン端子電圧が無駄に高くなって発熱が過度となるおそれがある。そこで、ＬＥＤ電流の不足を回避しつつも過度の発熱を抑えるべく、全チャネルのオン端子電圧の内、最低電圧が所定の基準電圧となるようにＤＣ／ＤＣコンバータ１１に帰還を返すという帰還方法が検討される。
【００６３】
第１参考動作例では、この帰還方法が採用されているが、エラーアンプ６０ａの非反転入力端子に対し常に電圧ＶＬＳが印加されていることから、１つの単位区間内でＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏが頻繁に変動する。このような出力電圧Ｖｏの変動は、表示装置１のユーザの目に見える形で各発光部ＬＬの発光輝度をちらつかせる可能性があり、好ましくない。
【００６４】
［動作例ＥＸ１＿１］
これを考慮し、本実施形態では、サンプルホールド回路５０を用いて、エラーアンプ６０ａの非反転入力端子に供給される電圧の安定化を図っている。この安定化が図られた動作例である動作例ＥＸ１＿１を説明する。図８は、動作例ＥＸ１＿１おける端子電圧Ｖ［１］〜Ｖ［Ｎ］、最低電圧ＶＬＳ及び保持電圧ＶＬＳ＿ＳＨ及び出力電圧Ｖｏの波形を示している。尚、動作例ＥＸ１＿１では、図５のスイッチング素子５５がオフ状態に維持されていて上述のリセット処理の実行は考慮されないものとする。
【００６５】
動作例ＥＸ１＿１でも上述の状況αが想定される。また、ここでは、タイミングｔＡ１の直前における保持電圧ＶＬＳ＿ＳＨは、タイミングｔＡ１での端子電圧Ｖ［１］及びタイミングｔＡ１直後での端子電圧Ｖ［１］よりも高いと仮定する。そうすると、タイミングｔＡ１を境に、制御ロジック５３によりスイッチング素子５１がオフ状態からオン状態に切り替えられて、タイミングｔＡ１及びｔＡ２間において、保持電圧ＶＬＳ＿ＳＨがタイミングｔＡ１及びｔＡ２間における最低電圧ＶＬＳ（即ち端子電圧Ｖ［１］）にて更新されることになる。その後、タイミングｔＡ２を境に、最低電圧検出回路４０からの電圧ＶＬＳが上昇するため制御ロジック５３によりスイッチング素子５１がオン状態からオフ状態に切り替えられる。以後は、タイミングｔＡ１及びｔＡ２間で更新された保持電圧ＶＬＳ＿ＳＨを下回る電圧ＶＬＳが回路４０から出力されない限り、スイッチング素子５１のオフ状態が維持されて保持電圧ＶＬＳ＿ＳＨは変化しない。
【００６６】
図８の例では、タイミングｔＡ１及びｔＡ２間での最低電圧ＶＬＳである端子電圧Ｖ［１］が基準電圧ＶＲＥＦと一致していることが想定されており、故に、タイミングｔＡ１以降において保持電圧ＶＬＳ＿ＳＨが継続的に基準電圧ＶＲＥＦと一致している（但し過渡状態を無視）。このため、タイミングｔＡ１を境に出力電圧Ｖｏが上昇した後、出力電圧Ｖｏは実質的に一定の電圧に保たれることになる。
【００６７】
このように、サンプルホールド回路５０を設けた構成では、ＤＣ／ＤＣコンバータ１１に帰還を返す帰還方法の採用により発熱の抑制効果を享受でき、その上で、第１参考動作例でみられるような出力電圧Ｖｏの変動を抑制することが可能となる。
【００６８】
［第２参考動作例］
表示装置１の起動後の安定状態においては動作例ＥＸ１＿１の利用のみで問題は生じないが、ＤＣ／ＤＣコンバータ１１の起動時等における過渡応答を考慮すれば、更なる工夫を追加した方が好ましい。即ち例えば、表示装置１に電力が供給開始されて表示装置１が起動する際、ＤＣ／ＤＣコンバータ１１も起動することになるが、ＤＣ／ＤＣコンバータ１１の起動直後においては、出力電圧Ｖｏが０Ｖから規定電圧に向けて上昇する過程にあり、その過程における各発光部接続端子の端子電圧（オン端子電圧）は基準電圧ＶＲＥＦよりも低くなることが見込まれる又は基準電圧ＶＲＥＦより低くなる可能がある。故に、その過程で、基準電圧ＶＲＥＦ未満となっている端子電圧をサンプリングして保持電圧ＶＬＳ＿ＳＨとして保持し、当該保持を一切リセットしない構成を採用したならば、エラーアンプ６０ａは電流を引き込み続けることになって、ＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏが必要以上に高まるおそれがある。高すぎる出力電圧Ｖｏは発熱等の問題から好ましくない。
【００６９】
発光設定情報が変更されることで各チャネルの定電流回路２１の定電流の値が変更されたときにも同様のことが言える。例えば、表示装置１のユーザは、表示装置１に付属するリモートコントローラを操作するなどして表示装置１に対し、表示装置１での表示映像の明るさの増大又は減少を指定することができる。ＣＰＵ１３は、この指定に基づき、当該指定に沿った明るさの増大又は減少が達成されるよう、ＬＥＤドライバ１０（ここではＬＥＤドライバ１０Ａ）に対して必要なコマンド信号を送信する。このコマンド信号が受信されることで発光設定情報が変更される。今、この発光設定情報の変更に伴い、各チャネルの定電流回路２１による定電流の値が、電流値Ｉ１から電流値Ｉ２に変更された状況βを想定する。
【００７０】
図９に、第２参考動作例における最低電圧ＶＬＳ、保持電圧ＶＬＳ＿ＳＨ及び出力電圧Ｖｏの波形を示す。第２参考動作例では、図５に示す構成が採用されつつも、上述のリセット処理が一切実行されないと仮定している。図９では、連続する３つの単位区間６２１〜６２３が注目されている。時間の進行につれて、単位区間６２１、６２２、６２３が、この順番で訪れる。単位区間６２１はタイミングｔＢ１及びｔＢ２間の単位区間であり、単位区間６２２はタイミングｔＢ２及びｔＢ３間の単位区間であり、単位区間６２３はタイミングｔＢ３から始まる単位区間である。
【００７１】
図９では状況βが想定されている。状況βでは、タイミングｔＢ２以前において、各チャネルの定電流回路２１による定電流の値が電流値Ｉ１に設定されていて、少なくとも単位区間６２１では保持電圧ＶＬＳ＿ＳＨが基準電圧ＶＲＥＦと一致し且つＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏは電圧Ｖｏ１＿ＴＧにて安定化している。電圧Ｖｏ１＿ＴＧは、各チャネルの発光部ＬＬに電流値Ｉ１のＬＥＤ電流を供給するのに適した出力電圧Ｖｏに相当する。
【００７２】
状況βでは、タイミングｔＢ２以前にＬＥＤドライバ１０（ここではＬＥＤドライバ１０Ａ）にて上記コマンド信号が受信されることで、タイミングｔＢ２を境に、各チャネルの定電流回路２１の定電流の値が電流値Ｉ１（例えば２０ｍＡ）から電流値Ｉ１よりも大きな電流値Ｉ２（例えば４０ｍＡ）に変更される。
【００７３】
そうすると、ＬＥＤ電流が流れるときの各発光部ＬＬの電圧降下は単位区間６２１よりも単位区間６２２において大きくなるため、単位区間６２１における最低電圧ＶＬＳよりも単位区間６２２における最低電圧ＶＬＳの方が低くなる。これを受けて、状況βでは、単位区間６２２にて基準電圧ＶＲＥＦよりも低い最低電圧ＶＬＳがサンプリングされて保持電圧ＶＬＳ＿ＳＨが基準電圧ＶＲＥＦよりも低くなる。
【００７４】
リセット処理が一切実行されない第２参考動作例では、一旦、保持電圧ＶＬＳ＿ＳＨが基準電圧ＶＲＥＦよりも低くなると、保持電圧ＶＬＳ＿ＳＨが常に基準電圧ＶＲＥＦを下回るため、ＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏを上昇させようとする帰還制御が働き続けて出力電圧Ｖｏが必要以上に高まるおそれがある。つまり、図９の電圧Ｖｏ２＿ＴＧは、各チャネルの発光部ＬＬに電流値Ｉ２のＬＥＤ電流を供給するのに適した出力電圧Ｖｏに相当するが、第２参考動作例では、電圧Ｖｏ２＿ＴＧを超えて出力電圧Ｖｏが上昇してゆくおそれがある。出力電圧Ｖｏの上昇にも限度があるが、必要以上の出力電圧Ｖｏの上昇は電力の無駄であるし、発熱を過度に増大させる（尚、実際とは異なり得るが、図９では簡易的に、タイミングｔＢ２以降において出力電圧Ｖｏが直線的に上昇しているかのように示されている）。
【００７５】
［動作例ＥＸ１＿２］
これを考慮し、本実施形態では、保持電圧ＶＬＳ＿ＳＨを初期電圧にてリセットするリセット処理が実行可能に形成されている。リセット処理の実行を伴う動作例として動作例ＥＸ１＿２を説明する。図１０は、動作例ＥＸ１＿２における最低電圧ＶＬＳ、保持電圧ＶＬＳ＿ＳＨ及び出力電圧Ｖｏの波形を示す。尚、図１０には、リセット用のスイッチング素子５５に対して入力されるリセット信号ＲＳＴも示されている。リセット信号ＲＳＴはローレベル又はハイレベルをとる信号であって、ここでは、リセット信号ＲＳＴがハイレベルであるときにのみスイッチング素子５５はオン状態となるものとする。
【００７６】
動作例ＥＸ１＿２でも上述の状況βが想定される。図１０では、連続する４つの単位区間６２１〜６２４が注目されている。時間の進行につれて、単位区間６２１、６２２、６２３、６２４が、この順番で訪れる。単位区間６２１、６２２、６２３、６２４は、夫々、タイミングｔＢ１及びｔＢ２間の単位区間、タイミングｔＢ２及びｔＢ３間の単位区間、タイミングｔＢ３及びｔＢ４間の単位区間、タイミングｔＢ４及びｔＢ５間の単位区間である。
【００７７】
上述したように、状況βでは、タイミングｔＢ２以前において、各チャネルの定電流回路２１の定電流の値が電流値Ｉ１に設定されていて、少なくとも単位区間６２１では保持電圧ＶＬＳ＿ＳＨが基準電圧ＶＲＥＦと一致し且つＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏは電圧Ｖｏ１＿ＴＧにて安定化している。そして、タイミングｔＢ２以前にＬＥＤドライバ１０（ここではＬＥＤドライバ１０Ａ）にて上記コマンド信号が受信されることで、タイミングｔＢ２を境に、各チャネルの定電流回路２１の定電流の値が電流値Ｉ１（例えば２０ｍＡ）から電流値Ｉ１よりも大きな電流値Ｉ２（例えば４０ｍＡ）に変更される。
【００７８】
そうすると、ＬＥＤ電流が流れるときの各発光部ＬＬの電圧降下は単位区間６２１よりも単位区間６２２において大きくなるため、単位区間６２１における最低電圧ＶＬＳよりも単位区間６２２における最低電圧ＶＬＳの方が低くなる。これを受けて、状況βでは、単位区間６２２にて基準電圧ＶＲＥＦよりも低い最低電圧ＶＬＳがサンプリングされて保持電圧ＶＬＳ＿ＳＨが基準電圧ＶＲＥＦよりも低くなる。
【００７９】
保持電圧ＶＬＳ＿ＳＨが基準電圧ＶＲＥＦよりも低くなると、エラーアンプ６０ａの作用によりＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏが上昇する。保持電圧ＶＬＳ＿ＳＨが基準電圧ＶＲＥＦよりも低くなっている区間において、ＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏは徐々に上昇してゆく（尚、実際とは異なり得るが、図１０では簡易的に、タイミングｔＢ２及びｔＢ４間において出力電圧Ｖｏが直線的に上昇しているかのように示されている）。
【００８０】
リセット信号ＲＳＴはタイミングｔＢ３以前においてローレベルに維持されている。タイミングｔＢ３において、制御ロジック５３は、リセット信号ＲＳＴのレベルを微小時間だけハイレベルとした後、ローレベルに戻す。これにより、タイミングｔＢ３においてリセット処理が実行されて、リセット信号ＲＳＴのハイレベル区間だけ保持電圧ＶＬＳ＿ＳＨが上述の初期電圧と一致せしめられる。ここにおける初期電圧は基準電圧ＶＲＥＦよりも高いものとする。リセット信号ＲＳＴのレベルがローレベルとなった後は、保持電圧ＶＬＳ＿ＳＨと最低電圧検出回路４０からの最低電圧ＶＬＳとの比較結果に基づき保持電圧ＶＬＳ＿ＳＨが更新され得る。図１０の例では、タイミングｔＢ３でのリセット処理の後、単位区間６２３の初期の段階にて基準電圧ＶＲＥＦよりも低い最低電圧ＶＬＳが得られて、その最低電圧ＶＬＳにて保持電圧ＶＬＳ＿ＳＨが更新されている。
【００８１】
その後、図１０の例では、単位区間６２３の途中においてＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏが電圧Ｖｏ２＿ＴＧ（即ち、各チャネルの発光部ＬＬに電流値Ｉ２のＬＥＤ電流を供給するのに適した出力電圧Ｖｏ）に達している。
【００８２】
タイミングｔＢ４において、制御ロジック５３は、再びリセット信号ＲＳＴのレベルを微小時間だけハイレベルとした後、ローレベルに戻す。これにより、タイミングｔＢ４において再びリセット処理が実行されて、リセット信号ＲＳＴのハイレベル区間だけ保持電圧ＶＬＳ＿ＳＨが上述の初期電圧と一致せしめられる。リセット信号ＲＳＴのレベルがローレベルとなった後は、保持電圧ＶＬＳ＿ＳＨと最低電圧検出回路４０からの最低電圧ＶＬＳとの比較結果に基づき保持電圧ＶＬＳ＿ＳＨが更新され得る。図１０の例では、タイミングｔＢ４でのリセット処理の後、単位区間６２４の初期の段階にて基準電圧ＶＲＥＦと一致する最低電圧ＶＬＳが得られて、その最低電圧ＶＬＳにて保持電圧ＶＬＳ＿ＳＨが更新され、以後、最低電圧ＶＬＳは基準電圧ＶＲＥＦを下回っていない。故に、基準電圧ＶＲＥＦと一致する最低電圧ＶＬＳにて保持電圧ＶＬＳ＿ＳＨが更新されて以降は、保持電圧ＶＬＳ＿ＳＨが基準電圧ＶＲＥＦに維持され、これに伴って出力電圧Ｖｏが電圧Ｖｏ２＿ＴＧ近辺にて安定化される。
【００８３】
リセット処理の実行後、保持電圧ＶＬＳ＿ＳＨが基準電圧ＶＲＥＦに達したことを確認すると、制御ロジック５３は、出力電圧Ｖｏが電圧Ｖｏ２＿ＴＧ近辺に達したと判断し、以降のリセット処理を非実行とする。
【００８４】
上述の如く、動作例ＥＸ１＿２では、第２参考動作例（図９参照）で見られるような低すぎる保持電圧ＶＬＳ＿ＳＨの維持が回避される。結果、必要以上の出力電圧Ｖｏの上昇を回避することができるなど、期待通りの出力電圧Ｖｏを得やすくなり、もって過度の発熱を抑制することが可能となる。
【００８５】
サンプルホールド回路５０では、リセット処理に関して以下のような動作を行うと言える。即ち、サンプルホールド回路５０は、所定のリセット開始条件が成立するとリセット処理の周期的な実行を開始し、その後、最低電圧検出回路４０の出力電圧（即ち最低電圧ＶＬＳ）にて更新された保持電圧ＶＬＳ＿ＳＨと基準電圧ＶＲＥＦとの関係に基づき、リセット処理の周期的な実行を終了する。
【００８６】
例えば、各チャネルの定電流回路２１の定電流の値が、或る電流値から他の電流値（例えば電流値Ｉ１から電流値Ｉ２）に変更されたとき、リセット開始条件が成立する。
【００８７】
また例えば、ＬＥＤドライバ１０（ここではＬＥＤドライバ１０Ａ）が起動する際にもリセット開始条件が成立する。表示装置１に電力が供給開始されて表示装置１が起動する際、ＤＣ／ＤＣコンバータ１１と共にＬＥＤドライバ１０（ここではＬＥＤドライバ１０Ａ）も起動し、それらの起動直後においては、出力電圧Ｖｏが０Ｖから規定電圧に向けて上昇する過程にある。故に、電源電圧入力端子ＶＣＣへの電圧Ｖｉの供給開始に基づきサンプルホールド回路５０を含むＬＥＤドライバ１０（ここではＬＥＤドライバ１０Ａ）が起動することをもって、リセット開始条件は充足すると解される。
【００８８】
ＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏが過渡的に変化する他の任意の状況において、リセット開始条件は成立するものであっても良い。
【００８９】
制御ロジック５３は、リセット処理の周期的な実行を開始した後、最低電圧検出回路４０の出力電圧（即ち最低電圧ＶＬＳ）にて更新された保持電圧ＶＬＳ＿ＳＨと基準電圧ＶＲＥＦとの一致が観測されたとき、リセット終了条件が成立すると判断してリセット処理の周期的な実行を終了させて良い。より具体的には例えば、リセット処理の周期的な実行が開始された後の各単位区間において、サンプリング用のスイッチング素子５１がオンされることで保持電圧ＶＬＳ＿ＳＨが回路４０の出力電圧（即ち最低電圧ＶＬＳ）にて更新されることになるが、制御ロジック５３は、各単位区間において単位区間の終了直前の保持電圧ＶＬＳ＿ＳＨを判定電圧として参照する。そして、制御ロジック５３は、判定電圧を基準電圧ＶＲＥＦと比較して、判定電圧と基準電圧ＶＲＥＦとの差が所定の微小電圧以下であるとき、リセット終了条件が成立すると判断してリセット処理の周期的な実行を終了させる。或いは、判定電圧と基準電圧ＶＲＥＦとの差が所定の微小電圧以下である状態が複数の単位区間に亘って継続したとき、リセット終了条件が成立すると判断してリセット処理の周期的な実行を終了させても良い。上記の微小時間は実質的にゼロであると解しても良い。
【００９０】
＜＜第２実施形態＞＞
本発明の第２実施形態を説明する。第２実施形態並びに後述の第３及び第４実施形態は第１実施形態を基礎とする実施形態であり、第２〜第４実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２〜第４実施形態にも適用される。第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い（後述の第３及び第４実施形態についても同様）。矛盾の無い限り、第１〜第４実施形態の内、任意の複数の実施形態を組み合わせても良い。
【００９１】
図１１に、第２実施形態に係るＬＥＤドライバ１０Ｂ、ＤＣ／ＤＣコンバータ１１及びバックライト部１２Ｂの接続関係と、第２実施形態に係るＬＥＤドライバ１０Ｂ及びバックライト部１２Ｂの構成を示す。ＬＥＤドライバ１０Ｂ及びバックライト部１２Ｂは、夫々、図２のＬＥＤドライバ１０及びバックライト部１２の例である。第２実施形態に係る表示装置１にはスイッチング素子ＳＷ［１］〜ＳＷ［Ｍ］も備えられている。Ｍは２以上の任意の整数であって良いが、ここでは説明の具体化のため、“Ｍ＝４”であるとする。
【００９２】
ＤＣ／ＤＣコンバータ１１を含む電源装置とＬＥＤドライバ１０Ｂにより発光素子駆動システムが構成され、発光駆動システムにバックライト部１２Ｂを追加することで発光システムが構成される。発光素子駆動システム及び発光システムの構成要素にスイッチング素子ＳＷ［１］〜ＳＷ［Ｍ］も含まれると考えても良い。
【００９３】
スイッチング素子ＳＷ［ｊ］は第１端、第２端及び制御端を備え、スイッチング素子ＳＷ［ｊ］の制御端に対してスイッチ制御信号Ｇ［ｊ］が供給され、スイッチ制御信号Ｇ［ｊ］に応じてスイッチング素子ＳＷ［ｊ］がオン、オフ制御される（ｊは整数）。スイッチング素子ＳＷ［１］〜ＳＷ［４］の夫々をＰチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として構成しておくことができる。この場合、スイッチング素子ＳＷ［ｊ］の第１端、第２端、制御端は、夫々、ソース、ドレイン、ゲートに相当し、スイッチ制御信号Ｇ［ｊ］をローレベルとすることでスイッチング素子ＳＷ［ｊ］はオン状態となり（即ちスイッチング素子ＳＷ［ｊ］の第１端及び第２端間が導通し）、スイッチ制御信号Ｇ［ｊ］をハイレベルとすることでスイッチング素子ＳＷ［ｊ］はオフ状態となる（即ちスイッチング素子ＳＷ［ｊ］の第１端及び第２端間が非導通となる）。この際、スイッチ制御信号Ｇ［ｊ］のハイレベルは電圧Ｖｏのレベルと一致し、スイッチ制御信号Ｇ［ｊ］のローレベルは電圧Ｖｏのレベルよりも低い。
【００９４】
バックライト部１２Ｂは（Ｎ×Ｍ）個の発光部ＬＬにて構成される。ＤＣ／ＤＣコンバータ１１の構成及び動作については第１実施形態で述べた通りである。但し、第２実施形態において、ＤＣ／ＤＣコンバータ１１の出力端子Ｖｏは、バックライト部１２Ｂを構成する各発光部ＬＬに直接接続されておらず、スイッチング素子ＳＷ［１］〜ＳＷ［Ｍ］の各第１端に接続される。スイッチング素子ＳＷ［１］〜ＳＷ［Ｍ］の第２端に対して、個別に、Ｎ個の発光部ＬＬの高電位端が接続される。
【００９５】
図１２も参照し、バックライト部１２Ｂを構成する各発光部ＬＬは、１以上Ｎ以下の整数ｉと、１以上Ｍ以下の整数ｊを用いて、符号“ＬＬ［ｉ，ｊ］”にて表される。発光部ＬＬ［ｉ，ｊ］は、スイッチング素子ＳＷ［ｊ］の第２端と発光部接続端子ＣＨ［ｉ］との間に挿入された発光部ＬＬに相当する。即ち、発光部ＬＬ［ｉ，ｊ］の高電位端はスイッチング素子ＳＷ［ｊ］の第２端に接続され、発光部ＬＬ［ｉ，ｊ］の低電位端は発光部接続端子ＣＨ［ｉ］に接続される。スイッチング素子ＳＷ［ｊ］に接続される計Ｎ個の発光部ＬＬ（即ち発光部ＬＬ［１，ｊ］〜ＬＬ［Ｎ，ｊ］）は第ｊグループに属すると考える。スイッチング素子ＳＷ［ｊ］がオン状態であるとき、発光部ＬＬ［ｉ，ｊ］の高電位端に対してＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏが発光用駆動電圧として印加されるが、スイッチング素子ＳＷ［ｊ］がオフ状態であるときには、そのような印加が生じず、発光部ＬＬ［ｉ，ｊ］にＬＥＤ電流は流れない。
【００９６】
上述の説明から理解されるが、図１３に示す如く、発光部ＬＬ［ｉ，１］、ＬＬ［ｉ，２］、ＬＬ［ｉ，３］及びＬＬ［ｉ，４］の各低電位端は発光部接続端子ＣＨ［ｉ］に共通接続されており、これら４つの発光部ＬＬ［ｉ，１］、ＬＬ［ｉ，２］、ＬＬ［ｉ，３］及びＬＬ［ｉ，４］は第ｉチャネルに属すると考える。このように、第２実施形態では、各チャネルにおいて発光部接続端子ＣＨに対しＭ個の発光部ＬＬ（ここでは４つの発光部ＬＬ）が並列接続されている。“（Ｎ，Ｍ）＝（２４，４）”であるとすると、第２実施形態に係るバックライト部１２Ｂは、“２４×４＝９６”より、計９６個の発光部ＬＬにて構成されることになる。但し、バックライト部１２Ｂに実際に含まれる発光部ＬＬの個数は９６個未満であっても良い。即ち例えば、発光部接続端子ＣＨ［１］〜ＣＨ［Ｎ］の内、発光部接続端子ＣＨ［１］のみに対しては２つの発光部ＬＬしか接続されない、といったことが有り得ても良い（この場合、バックライト部１２Ｂに実際に含まれる発光部ＬＬの個数は９４個となる）。何れせよ、ＬＥＤドライバ１０Ｂでは、各チャネルにおいて発光部接続端子ＣＨに複数の発光部ＬＬを並列接続することが可能となっている。以下では、特に記述無き限り、“（Ｎ，Ｍ）＝（２４，４）”であって、バックライト部１２Ｂに計９６個の発光部ＬＬ（ＬＬ［１，１］〜ＬＬ［２４，４］）が含まれているものとする。
【００９７】
図１１のＬＥＤドライバ１０Ｂは、図４のＬＥＤドライバ１０Ａに対し、ゲート制御回路とも称されるべきスイッチ制御回路７０と、スイッチ制御端子ＧＣ［１］〜ＧＣ［４］及び電圧入力端子ＶＩＮＳＷを追加した構成を有する。これらの追加を除き、ＬＥＤドライバ１０Ｂの構成及び動作は、ＬＥＤドライバ１０Ａのそれらと同様であり、第１実施形態の説明が第２実施形態にも適用される。この適用の際、第１実施形態の記載における“ＬＥＤドライバ１０Ａ”は、第２実施形態では“ＬＥＤドライバ１０Ｂ”に読み替えられる。
【００９８】
ＬＥＤドライバ１０Ｂには、ＬＥＤドライバ１０Ｂの筐体から露出した複数の外部端子が設けられており、その複数の外部端子の中にスイッチ制御端子ＧＣ［１］〜ＧＣ［４］及び電圧入力端子ＶＩＮＳＷが含まれる。電圧入力端子ＶＩＮＳＷに対してＤＣ／ＤＣコンバータ１１の出力電圧Ｖｏが供給される。スイッチ制御回路７０は、電圧入力端子ＶＩＮＳＷを通じて供給される電圧Ｖｏを用いてスイッチ制御信号Ｇ［１］〜Ｇ［４］を生成する。スイッチ制御端子ＧＣ［１］〜ＧＣ［４］は、夫々、スイッチング素子ＳＷ［１］〜ＳＷ［４］の制御端に接続される。スイッチ制御回路７０は、スイッチ制御端子ＧＣ［１］〜ＧＣ［４］を通じてスイッチ制御信号Ｇ［１］〜Ｇ［４］をスイッチング素子ＳＷ［１］〜ＳＷ［４］の制御端に与えることで、スイッチング素子ＳＷ［１］〜ＳＷ［４］のオン、オフを制御する。
【００９９】
このように構成されることで、第２実施形態では、スイッチング素子ＳＷ［ｊ］及び２２［ｉ］が共にオン状態であるとき、出力端子１１ａから、スイッチング素子ＳＷ［ｊ］、発光部ＬＬ［ｉ，ｊ］、発光部接続端子ＣＨ［ｉ］及びスイッチング素子２２［ｉ］を経由して定電流回路２１［ｉ］による定電流がＬＥＤ電流として流れ、結果、発光部ＬＬ［ｉ，ｊ］が発光する。スイッチング素子ＳＷ［ｊ］及び２２［ｉ］の少なくとも一方がオフ状態であるときには、発光部ＬＬ［ｉ，ｊ］に電流が流れず発光部ＬＬ［ｉ，ｊ］は非発光となる。
【０１００】
図１４に示す如く、第２実施形態では、各単位区間が第１〜第４ＰＷＭ区間にて等分割される。各単位区間において、第１、第２、第３、第４ＰＷＭ区間が、この順番で訪れる。全チャネルにおいて単位区間は共通であり、第１実施形態で述べたように、単位区間の長さは垂直同期信号Ｖｓｙｎｃに基づいて定められても良い。図１４の例では、垂直同期信号Ｖｓｙｎｃにてパルスが発生する度に新たな単位区間が開始されており、１つの単位区間の長さは垂直同期信号Ｖｓｙｎｃの周期と一致している。但し、１つの単位区間の長さは垂直同期信号Ｖｓｙｎｃの周期の整数倍であっても良いし、垂直同期信号Ｖｓｙｎｃの周期とは独立して定められるものであっても良い。
【０１０１】
各単位区間では、スイッチング素子ＳＷ［１］〜ＳＷ［４］の内、何れか１つのみが選択的にオン状態とされる。即ち、図１１のスイッチ制御回路７０は、各単位区間の第ｊＰＷＭ区間において、スイッチング素子ＳＷ［１］〜ＳＷ［４］の内、スイッチング素子ＳＷ［ｊ］のみをオン状態とし、他の３つのスイッチング素子をオフ状態とする。第ｊＰＷＭ区間の全体に亘り、スイッチング素子ＳＷ［ｊ］はオン状態とされる。
【０１０２】
発光制御回路３０は、発光設定情報に基づき、第１〜第４ＰＷＭ区間の夫々に対してチャネルごとにＰＷＭ信号を生成し、ＰＷＭ区間ごと且つチャネルごとにＰＷＭ信号をスイッチング素子２２に供給することで、ＰＷＭ区間ごと且つチャネルごとにスイッチング素子２２のオンデューティを制御する。
【０１０３】
つまり、第１ＰＷＭ区間では、第１ＰＷＭ区間に対してチャネルごとに生成されたＰＷＭ信号に基づき、スイッチング素子２２［１］〜２２［Ｎ］のオンデューティが制御され、これによって、第１グループ（図１２参照）に属する発光部ＬＬ［１，１］〜ＬＬ［Ｎ，１］の発光制御が行われる。第１ＰＷＭ区間におけるスイッチング素子２２［ｉ］のオンデューティの増大、低下に伴って、発光部ＬＬ［ｉ，１］の平均的な発光輝度は、夫々、増大、低下することになる。スイッチング素子２２［ｉ］について、第１ＰＷＭ区間はスイッチング素子２２［ｉ］がオン状態となるオン区間とスイッチング素子２２［ｉ］がオフ状態となるオフ区間とから成り、第１ＰＷＭ区間の長さに対する第１ＰＷＭ区間中のオン区間の長さの比が、第１ＰＷＭ区間におけるスイッチング素子２２［ｉ］のオンデューティである。第１ＰＷＭ区間において、まずスイッチング素子２２［ｉ］のオン区間が生じ、その後にスイッチング素子２２［ｉ］のオフ区間が生じるものとする（但し、それらの順序を逆にすることも可能である）。
【０１０４】
同様に、第２ＰＷＭ区間では、第２ＰＷＭ区間に対してチャネルごとに生成されたＰＷＭ信号に基づき、スイッチング素子２２［１］〜２２［Ｎ］のオンデューティが制御され、これによって、第２グループ（図１２参照）に属する発光部ＬＬ［１，２］〜ＬＬ［Ｎ，２］の発光制御が行われる。第２ＰＷＭ区間におけるスイッチング素子２２［ｉ］のオンデューティの増大、低下に伴って、発光部ＬＬ［ｉ，２］の平均的な発光輝度は、夫々、増大、低下することになる。スイッチング素子２２［ｉ］について、第２ＰＷＭ区間はスイッチング素子２２［ｉ］がオン状態となるオン区間とスイッチング素子２２［ｉ］がオフ状態となるオフ区間とから成り、第２ＰＷＭ区間の長さに対する第２ＰＷＭ区間中のオン区間の長さの比が、第２ＰＷＭ区間におけるスイッチング素子２２［ｉ］のオンデューティである。第２ＰＷＭ区間において、まずスイッチング素子２２［ｉ］のオン区間が生じ、その後にスイッチング素子２２［ｉ］のオフ区間が生じるものとする（但し、それらの順序を逆にすることも可能である）。
第３及び第４ＰＷＭ区間についても同様である。
【０１０５】
このように、第２実施形態では、（Ｎ×Ｍ）個の発光部ＬＬをＭ個のグループに分類して時分割で発光制御している。スイッチ制御回路７０は、スイッチング素子ＳＷ［１］〜ＳＷ［Ｍ］と協働して、（Ｎ×Ｍ）の発光部ＬＬに対し時分割で選択的にＤＣ／ＤＣコンバータ１の出力電圧Ｖｏ（発光用駆動電圧）を加える回路として機能する。
【０１０６】
最低電圧検出回路４０、サンプルホールド回路５０及び帰還制御回路６０の構成及び動作は、第１実施形態で述べたものと同様である。第１ＰＷＭ区間では、第１グループに属する発光部ＬＬのＬＥＤの順方向電圧に依存する端子電圧Ｖ［１］〜Ｖ［Ｎ］の内の最低電圧が回路４０から電圧ＶＬＳとして出力され、第２ＰＷＭ区間では、第２グループに属する発光部ＬＬのＬＥＤの順方向電圧に依存する端子電圧Ｖ［１］〜Ｖ［Ｎ］の内の最低電圧が回路４０から電圧ＶＬＳとして出力される。第３及び第４ＰＷＭ区間についても同様である。
【０１０７】
第１実施形態で述べたように、回路４０の出力電圧ＶＬＳは、端子電圧Ｖ［１］〜Ｖ［Ｎ］の内の最低電圧が変化する度に変化する（図１４参照）。即ち例えば、端子電圧Ｖ［１］〜Ｖ［Ｎ］の内、或る第１タイミングにおいては端子電圧Ｖ［１］が最低電圧であって、且つ、その後の第２タイミングにおいては端子電圧Ｖ［２］が最低電圧である場合、第１タイミングでの電圧ＶＬＳは第１タイミングでの端子電圧Ｖ［１］と一致し、第２タイミングでの電圧ＶＬＳは第２タイミングでの端子電圧Ｖ［２］と一致する。
【０１０８】
第２実施形態では、グループごとに時分割でＬＥＤ電流が発光部ＬＬに供給されるので、（Ｎ×Ｍ）個の発光部ＬＬのＬＥＤの順方向電圧が考慮された電圧が保持電圧ＶＬＳ＿ＳＨとして得られる。故に、バックライト部１２Ｂの全体にとって適切な出力電圧ＶｏがＤＣ／ＤＣコンバータ１１から出力されるよう、ＤＣ／ＤＣコンバータ１１が制御されることになる。
【０１０９】
従って仮に例えば、ＬＥＤ電流が流れているときの発光部ＬＬの電圧降下について、バックライト部１２Ｂを構成する全発光部ＬＬの内、発光部ＬＬ［２，３］の電圧降下が最も大きいのであれば、第３ＰＷＭ区間にて発光部ＬＬ［２，３］にＬＥＤ電流が流れているときの端子電圧Ｖ［２］が保持電圧ＶＬＳ＿ＳＨとしてサンプリングされてエラーアンプ６０ａに供給されることになる。
【０１１０】
第２実施形態に関して、図８を参照して述べた状況α及び動作例ＥＸ１＿１を当てはめる場合、ＰＷＭ区間６１０を４つ分合わせたものが１つの単位区間に相当することになる。そして、１つの単位区間中の或る１つのＰＷＭ区間６１０内において、タイミングｔＡ１及びｔＡ２間の端子電圧Ｖ［１］が最低電圧ＶＬＳとなって且つ保持電圧ＶＬＳ＿ＳＨとしてサンプリングされならば、その後は、保持電圧ＶＬＳ＿ＳＨは変化なく維持されることが期待される（但しリセット処理の実行が無いと仮定）。
【０１１１】
第２実施形態に関して、図１０を参照して述べた状況β及び動作例ＥＸ１＿２を当てはめる場合、単位区間６２１〜６２４の夫々が第１〜第４ＰＷＭ区間にて構成されることになる。単位区間６２１が第１〜第４ＰＷＭ区間にて構成され、単位区間６２１中の夫々のＰＷＭ区間にてスイッチング素子２２がオン、オフとなるため、第２実施形態では単位区間６２１での最低電圧ＶＬＳの波形が図１０に示すものとは随分異なるものとなる。図１４に示した１つの単位区間中の最低電圧ＶＬＳの波形に類する波形が、単位区間６２１での最低電圧ＶＬＳの波形となる。単位区間６２２〜６２４についても同様である。但し、何れにせよ、保持電圧ＶＬＳ＿ＳＨ、リセット信号ＲＳＴ及び出力電圧Ｖｏの挙動は動作例ＥＸ１＿２で上述したものと同様である。
【０１１２】
第２実施形態では、液晶表示パネル１４の表示領域を領域ＡＲ［１，１］〜ＡＲ［Ｎ，Ｍ］に分割し、領域ＡＲ［ｉ，ｊ］に対する光源に発光部ＬＬ［ｉ，ｊ］を割り当てることができる。そして、各領域に表示される映像の明るさ等に応じて、対応する発光部ＬＬの発光輝度を調整すれば（Ｎ×Ｍ）分割のローカルディミングが可能となる。つまり、第１実施形態の構成を利用して（Ｎ×Ｍ）分割のローカルディミングを実現しようとすればＭ個のＬＥＤドライバ１０Ａが必要となるが、第２実施形態の構成を利用すれば、必要なＬＥＤドライバ１０Ｂの個数は１となり、表示装置全体のコスト削減に大きなメリットをもたらす。
【０１１３】
１つのＬＥＤドライバに接続される発光部ＬＬの個数が第１実施形態の構成と比べて増大する分、第２実施形態では出力電圧Ｖｏに対する適切な帰還制御がより重要となってくるが、回路４０、５０及び６０を利用した帰還制御により、発熱及び出力電圧Ｖｏの変動を適切に抑制することが可能となる。
【０１１４】
尚、表示装置１に、図１１の発光システムを複数設けることも可能であり、この場合、（Ｎ×Ｍ）の整数倍のローカルディミングが可能となる。
【０１１５】
＜＜第３実施形態＞＞
本発明の第３実施形態を説明する。ＬＥＤドライバ１０は半導体集積回路を用いて形成され、当該半導体集積回路を収容した電子部品をドライバＩＣ２００と称する。ドライバＩＣ２００は、ＬＥＤドライバ１０を形成する半導体集積回路を樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品である。ドライバＩＣ２００の筐体（換言すればＬＥＤドライバ１０の筐体）には、ドライバＩＣ２００の外部に対して露出した外部端子が複数設けられている。図１５にドライバＩＣ２００の外観斜視図を示す。
【０１１６】
図１６はドライバＩＣ２００の概略平面図である。ここではドライバＩＣ２００が、ＱＦＮ（Dual Flatpack No-leaded）と称される筐体（パッケージ）を有している例を挙げる。この際、ドライバＩＣ２００は概略直方体形状の筐体を有し、当該筐体の裏面に相当する面の４辺の夫々に複数の外部端子が配列される（図１６は裏面側から見た平面図である）。尚、ドライバＩＣ２００の筐体の形態はＱＦＮに限定されず、ＤＦＮ（Dual Flatpack No-leaded）やＳＯＰ(Small Outline Package)など、任意であって良い。
【０１１７】
ドライバＩＣ２００の筐体の裏面は長方形（正方形を含む）の形状を有し、当該長方形の４頂点は頂点ＶＴ１〜ＶＴ４から成る。頂点ＶＴ１及びＶＴ２間を結ぶ辺、頂点ＶＴ２及びＶＴ３間を結ぶ辺、頂点ＶＴ３及びＶＴ４間を結ぶ辺、頂点ＶＴ４及びＶＴ１間を結ぶ辺を、夫々、辺ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４と称する。辺ＳＤ１及びＳＤ３は互いに平行であって、互いに対向し合う。辺ＳＤ２及びＳＤ４は互いに平行であって、互いに対向し合う。
【０１１８】
図１６に示されるドライバＩＣ２００の外部端子配列は、第２実施形態のＬＥＤドライバ１０Ｂ用の配列である。
【０１１９】
辺ＳＤ１には計１４個の外部端子が設けられる。辺ＳＤ１において、頂点ＶＴ１から頂点ＶＴ２に向けて、外部端子として、端子ＶＩＮＳＷ、ＧＣ［４］、ＧＣ［３］、ＧＣ［２］、ＧＣ［１］、ＣＨ［２４］、ＣＨ［２３］、ＣＨ［２２］、ＣＨ［２１］、ＬＧＮＤ、ＣＨ［２０］、ＣＨ［１９］、ＣＨ［１８］、ＣＨ［１７］が、この順番で並べて配置される。
【０１２０】
辺ＳＤ２には計９個の外部端子が設けられる。辺ＳＤ２において、頂点ＶＴ２から頂点ＶＴ３に向けて、外部端子として、端子ＣＨ［１６］、ＣＨ［１５］、ＣＨ［１４］、ＣＨ［１３］、ＬＧＮＤ、ＣＨ［１２］、ＣＨ［１１］、ＣＨ［１０］、ＣＨ［９］が、この順番で並べて配置される。
【０１２１】
辺ＳＤ３には計１４個の外部端子が設けられる。辺ＳＤ３において、頂点ＶＴ３から頂点ＶＴ４に向けて、外部端子として、端子ＣＨ［８］、ＣＨ［７］、ＣＨ［６］、ＣＨ［５］、ＬＧＮＤ、ＣＨ［４］、ＣＨ［３］、ＣＨ［２］、ＣＨ［１］、ＦＡＩＬＢ、ＳＤＯ、ＳＣＬＫ、ＳＤＩ、ＳＣＳＢが、この順番で並べて配置される。
【０１２２】
辺ＳＤ４には計９個の外部端子が設けられる。辺ＳＤ４において、頂点ＶＴ４から頂点ＶＴ１に向けて、外部端子として、端子ＶＩＯ、ＶＳＹＮＣ、ＨＳＹＮＣ、ＩＳＥＴ、ＶＲＥＧ１５、ＧＮＤ、ＶＲＥＧ５０、ＦＢ、ＶＣＣが、この順番で並べて配置される。
【０１２３】
端子ＶＩＮＳＷ、ＧＣ［１］〜ＧＣ［４］、ＣＨ［１］〜ＣＨ［２４］、ＦＢ及びＶＣＣの機能については、第１又は第２実施形態で述べた通りである。他の端子の機能について説明する。
【０１２４】
辺ＳＤ１〜ＳＤ３の夫々に設けられた端子ＬＧＮＤは、アナログ回路用のグランドに接続されるべきグランド端子である。アナログ回路は、ＤＣ／ＤＣコンバータ１１及びバックライト部１２を含む。ＬＥＤ電流は、ＤＣ／ＤＣコンバータ１１の出力端子１１ａから発光部ＬＬ及び発光部接続端子ＣＨを通じグランド端子ＬＧＮＤに向けて流れる。一方、辺ＳＤ４に設けられた端子ＧＮＤは、デジタル回路用のグランドに接続されるべきグランド端子である。デジタル回路はＣＰＵ１３を含む。アナログ回路用のグランドとデジタル回路用のグランドとは互いに共通のグランド電位を有しているが、それら回路間の電流の入出力がなるだけ少なくなるようにパターンの分離等が行われている。
【０１２５】
ＣＰＵ１３及びドライバＩＣ２００間の通信は、ＳＰＩ（Serial Peripheral Interface）を用いて実現される。この際、ＣＰＵ１３がマスタとして且つドライバＩＣ２００がスレーブとして機能する。ＳＰＩによる通信は、チップセレクト信号、クロック信号、データイン信号及びデータアウト信号の送受信により実現される。端子ＳＣＳＢ、ＳＣＬＫ、ＳＤＩ及びＳＤＯは、ＳＰＩによる通信を行うための通信用端子として機能する。但し、ＣＰＵ１３をマスタとする構成にスレーブが１つしかない場合、端子ＳＣＳＢは省略されうる。端子ＳＣＳＢは、ＣＰＵ１３からのチップセレクト信号を受けるべきチップセレクト端子である。端子ＳＣＬＫは、ＣＰＵ１３からのクロック信号を受けるべきクロック入力端子である。端子ＳＤＩは、ＣＰＵ１３からのデータ信号を受けるべきデータ入力端子である。端子ＳＤＯは、ＣＰＵ１３に向けてデータ信号を出力するためのデータ出力端子である。
【０１２６】
ドライバＩＣ２００には、ドライバＩＣ２００にて異常（温度に関する異常や電圧に関する異常等）が生じているか否かを検出する異常検出回路（不図示）が設けられている。端子ＦＡＩＬＢは、異常の有無の検出結果を示す信号を外部（例えばＣＰＵ１３）に対して出力するためのフェイル端子である。
【０１２７】
端子ＶＩＯは、ＣＰＵ１３の電源電圧と同じ電圧を受けるべき電圧入力端子である。ドライバＣＩ２００において、ＣＰＵ１３との通信を担うインターフェース回路（不図示）は、端子ＶＩＯへの入力電圧を用いて動作する。
【０１２８】
端子ＶＳＹＮＣ及びＨＳＹＮＣは、夫々、垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃを受けるべき端子である。ドライバＩＣ２００では、端子ＶＳＹＮＣに入力された垂直同期信号Ｖｓｙｎｃを用いて単位区間を定めることができる。水平同期信号Ｈｓｙｎｃは、垂直同期信号Ｖｓｙｎｃの１周期中において液晶表示パネル１４の水平ライン数分のパルスを含んだ同期信号である。ドライバＩＣ２００では、水平同期信号Ｈｓｙｎｃを用いてＰＷＭ信号が生成されて良い。ドライバＩＣ２００において端子ＨＳＹＮＣが省略されることもある。
【０１２９】
端子ＩＳＥＴは、各チャネルの定電流回路２１での定電流の最大値を定めるための電流設定端子である。ドライバＩＣ２００の外部において、端子ＩＳＥＴ及びグランド間に設定用抵抗（不図示）が設けられ、設定用抵抗の抵抗値に応じて上記定電流の最大値が定まる。
【０１３０】
ドライバＩＣ２００には、電源電圧入力端子ＶＣＣへの入力電圧Ｖｉに基づき所定の第１直流電圧（例えば５．０Ｖ）及び第２直流電圧（例えば１．５Ｖ）を生成するレギュレータ回路（不図示）が設けられており、端子ＶＲＥＧ５０、ＶＲＥＧ１５に、夫々、第１、第２直流電圧が加わる。ドライバＩＣ２００の外部において、端子ＶＲＥＧ５０及びＶＲＥＧ１５とグランドとの間に個別にコンデンサが挿入される。
【０１３１】
比較的大きな耐圧が必要とされる外部端子と、そうでない外部端子とが、なるだけ分離して配置されるように、各外部端子の配置が決定されている。これにより、隣接端子間の短絡による回路破壊等が発生しにくくなる。
【０１３２】
具体的には、端子ＧＣ［１］〜ＧＣ［４］及びＣＨ［１］〜ＣＨ［２４］及びＶＩＮＳＷの耐圧は、所定の第１耐圧とされる一方で、端子ＦＡＩＬＢ、ＳＤＯ、ＳＣＬＫ、ＳＤＩ、ＳＣＳＢ、ＶＩＯ、ＶＳＹＮＣ、ＨＳＹＮＣ、ＩＳＥＴ、ＶＲＥＧ１５の耐圧は所定の第２耐圧とされる。第１耐圧は、ＤＣ／ＤＣコンバータ１１が出力し得る電圧Ｖｏの最大値以上の値（例えば４０Ｖ）を持つ。第２耐圧は第１耐圧よりも低く、ＣＰＵ１３の端子の耐圧と同程度（例えば１０Ｖ）で良い。
【０１３３】
端子ＦＢ及びＶＣＣの耐圧は所定の第３耐圧とされる。第３耐圧は第１耐圧よりも低いが第２耐圧よりも高い。但し、端子ＦＢ及びＶＣＣの耐圧を第１耐圧又は第２耐圧とすることも可能である。端子ＶＲＥＧ５０及びＧＮＤの耐圧は第２耐圧又は第３耐圧とされる。端子ＬＧＮＤの耐圧は第１耐圧とされても良いし、第２又は第３耐圧とされても良い。
【０１３４】
＜＜第４実施形態＞＞
本発明の第４実施形態を説明する。第４実施形態では、第１〜第３実施形態に適用可能な応用技術や変形技術、補足事項を説明する。
【０１３５】
第３実施形態（図１６）では、第２実施形態のＬＥＤドライバ１０Ｂに適用される外部端子配列を説明したが、図１６の外部端子配列を第１実施形態のＬＥＤドライバ１０Ａに適用することも可能である。その際には、端子ＧＣ［１］〜ＧＣ［４］及びＶＩＮＳＷを、端子ＮＣとして良い。端子ＮＣは、ＬＥＤドライバ１０Ａを構成する半導体集積回路の何れの箇所にも接続されない外部端子を指し、何ら機能を有さない。
【０１３６】
ＤＣ／ＤＣコンバータ１１も半導体集積回路を用いて構成されて良い。この場合、ＤＣ／ＤＣコンバータ１１を構成する半導体集積回路を筐体内に収容した電源ＩＣ（不図示）と、ＬＥＤドライバ１０を構成する半導体集積回路を筐体内に収容したドライバＩＣ２００は、別々のＩＣとして表示装置１に組み込まれる。但し、ＤＣ／ＤＣコンバータ１１を構成する半導体集積回路とＬＥＤドライバ１０を構成する半導体集積回路とを共通の筐体内に収容して単一のドライバＩＣを構成することも可能である。
【０１３７】
上述したように、発光部ＬＬは電流供給により発光する１以上の発光素子から成る。発光素子としてのＬＥＤは、任意の種類の発光ダイオードであって良く、有機ＥＬ（有機エレクトロルミネッセンス）を実現する有機ＬＥＤでも良い。また、発光素子はＬＥＤに分類されないものでもよく、例えば、レーザダイオードであっても良い。
【０１３８】
本実施形態においてＬＥＤドライバとして具現化された発光素子駆動装置は、液晶表示パネルのバックライト用途に限らず、レーザダイオードを使用したＬＩＤＡＲ（Laser Imaging Detection and Ranging）システムやヘッドアップディスプレイなど、様々な用途に利用可能である。
【０１３９】
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
【符号の説明】
【０１４０】
１  表示装置
１０、１０Ａ、１０Ｂ  ＬＥＤドライバ
１１  ＤＣ／ＤＣコンバータ
１２、１２Ａ、１２Ｂ  バックライト部
１３  ＣＰＵ
１４  液晶表示パネル
１５  液晶ドライバ
２０  ドライバブロック
２１  定電流回路
２２  スイッチング素子
３０  発光制御回路
４０  最低電圧検出回路
５０  サンプルホールド回路
６０  帰還制御回路
７０  スイッチ制御回路
ＬＬ  発光部
ＣＨ  発光部接続端子
【図１】
2020136249.tif 000003
【図２】
2020136249.tif 000004
【図３】
2020136249.tif 000005
【図４】
2020136249.tif 000006
【図５】
2020136249.tif 000007
【図６】
2020136249.tif 000008
【図７】
2020136249.tif 000009
【図８】
2020136249.tif 000010
【図９】
2020136249.tif 000011
【図１０】
2020136249.tif 000012
【図１１】
2020136249.tif 000013
【図１２】
2020136249.tif 000014
【図１３】
2020136249.tif 000015
【図１４】
2020136249.tif 000016
【図１５】
2020136249.tif 000017
【図１６】
2020136249.tif 000018
【図１７】
2020136249.tif 000019