(57)【要約】【課題】立体インダクタを有する半導体を提供する。【解決手段】本発明の立体インダクタは、第１横方向インダクタ２００と、縦方向インダクタ６００と、第２横方向インダクタ５００と、を有する。前記第１横方向インダクタ２００は第１基板に形成され、前記第２横方向インダクタ５００及び前記縦方向インダクタ６００は第２基板に形成される。前記第１基板及び前記第２基板が接合されることにより前記第１横方向インダクタ２００及び前記縦方向インダクタ６００が接続され、前記第１横方向インダクタ２００、前記縦方向インダクタ６００、及び前記第２横方向インダクタ５００が立体インダクタを構成する。【選択図】図１５
2020136649.tif 000002
【特許請求の範囲】
【請求項１】
第１接続パッド及び第２接続パッドを有する第１基板と、
前記第１基板に位置され、前記第１基板に放射状に配列される複数の第１インダクタを有し、そのうちの１つの前記第１インダクタが前記第１接続パッドに接続され、他の１つの前記第１インダクタが前記第２接続パッドに接続され、各前記第１インダクタが第１外側端及び第１内側端を有する第１横方向インダクタと、
前記第１横方向インダクタに位置され、支持層と、複数の外側インダクタと、複数の内側インダクタと、を有し、前記支持層は複数の外側開口及び複数の内側開口を有し、各前記外側インダクタは各前記外側開口に位置され、各前記内側インダクタは各前記内側開口に位置される縦方向インダクタと、
前記縦方向インダクタに位置され、絶縁層及び複数の第２インダクタを有し、前記絶縁層は放射状に配列される複数の開口部を有し、各前記第２インダクタは各前記開口部に位置されると共に放射状に配列され、各前記第２インダクタは第２外側端及び第２内側端を有し、各前記外側インダクタの両端は前記第１インダクタの前記第１外側端及び前記第２インダクタの前記第２外側端にそれぞれ接続され、各前記内側インダクタの両端は前記第１インダクタの前記第１内側端及び前記第２インダクタの前記第２内側端にそれぞれ接続され、且つ同じ前記第２インダクタに接続される前記外側インダクタ及び前記内側インダクタは隣接する２つの前記第１インダクタにそれぞれ接続される第２横方向インダクタと、
前記第２横方向インダクタに位置される第２基板と、を備えることを特徴とする半導体。
【請求項２】
隣接する２つの前記第１インダクタは前記第１接続パッド及び前記第２接続パッドにそれぞれ接続されることを特徴とする請求項１に記載の半導体。
【請求項３】
隣接する２つの前記第１インダクタは前記第１外側端を介して前記第１接続パッド及び前記第２接続パッドにそれぞれ接続されることを特徴とする請求項１に記載の半導体。
【請求項４】
同じ前記外側インダクタに接続される前記第１インダクタと前記第２インダクタとの間の第１の重なり合う面積は、同じ前記内側インダクタに接続される前記第１インダクタと前記第２インダクタとの間の第２の重なり合う面積より大きいことを特徴とする請求項１に記載の半導体。
【請求項５】
前記第１外側端の広さは前記第１内側端の広さより広く、
前記第２外側端の広さは前記第２内側端の広さより広いことを特徴とする請求項１に記載の半導体。
【請求項６】
隣接する２つの前記第１外側端のピッチは隣接する２つの前記第１内側端のピッチよりも大きいことを特徴とする請求項１に記載の半導体。
【請求項７】
前記外側インダクタの高さは前記内側インダクタの高さに実質的に等しく、
前記外側インダクタの前記高さは前記第２インダクタの高さより高いことを特徴とする請求項１に記載の半導体。
【請求項８】
複数の外側接合部及び複数の内側接合部を有する半田層を更に備え、
各前記外側接合部は前記外側インダクタ及び前記第１インダクタの前記第１外側端に接続され、
各前記内側接合部は前記内側インダクタ及び前記第１インダクタの前記第１内側端に接続されることを特徴とする請求項１に記載の半導体。
【請求項９】
前記第１基板と前記縦方向インダクタとの間に位置される保護層を更に備え、
前記保護層は複数の第１露出開口及び複数の第２露出開口を有し、
各前記第１露出開口からは各前記第１インダクタの前記第１外側端が露出され、
各前記第２露出開口からは各前記第１インダクタの前記第１内側端が露出されることを特徴とする請求項１に記載の半導体。
【請求項１０】
第１基板に第１横方向インダクタが形成される工程と、
第２基板に第２横方向インダクタが形成される工程と、
前記第２横方向インダクタに縦方向インダクタが形成される工程と、
前記縦方向インダクタ及び前記第１横方向インダクタが接合される工程と、を含む半導体の製造方法であって、
前記第１基板に前記第１横方向インダクタが形成される工程では、前記第１基板が第１接続パッド及び第２接続パッドを有し、前記第１横方向インダクタは複数の第１インダクタを有し、前記第１基板に各前記第１インダクタが放射状に形成され、そのうちの１つの前記第１インダクタが前記第１接続パッドに接続され、他の１つの前記第１インダクタが前記第２接続パッドに接続され、各前記第１インダクタは第１外側端及び第１内側端を有し、
前記第２基板に前記第２横方向インダクタが形成される工程では、前記第２横方向インダクタが絶縁層及び複数の第２インダクタを有し、前記絶縁層は前記第２基板に形成されると共に放射状に配列される複数の開口部を有し、各前記第２インダクタは各前記開口部に形成されると共に放射状に配列され、各前記第２インダクタは第２外側端及び第２内側端を有し、
前記第２横方向インダクタに前記縦方向インダクタが形成される工程では、前記縦方向インダクタが支持層と、複数の外側インダクタと、複数の内側インダクタと、を有し、前記支持層は前記第２横方向インダクタに形成されると共に複数の外側開口及び複数の内側開口を有し、各前記外側開口からは各前記第２インダクタの前記第２外側端が露出され、各前記内側開口からは各前記第２インダクタの前記第２内側端が露出され、各前記外側インダクタは各前記外側開口に形成されて各前記第２外側端に接続され、各前記内側インダクタは各前記内側開口に形成されて各前記第２内側端に接続され、
前記縦方向インダクタ及び前記第１横方向インダクタが接合される工程では、各前記外側インダクタ及び各前記内側インダクタが各前記第１インダクタの前記第１外側端及び前記第１内側端にそれぞれ接続され、同じ前記第２インダクタに接続される前記外側インダクタ及び前記内側インダクタは隣接する２つの前記第１インダクタにそれぞれ接続されることを特徴とする半導体の製造方法。
【請求項１１】
隣接する２つの前記第１インダクタは前記第１接続パッド及び前記第２接続パッドにそれぞれ接続されることを特徴とする請求項１０に記載の半導体の製造方法。
【請求項１２】
隣接する２つの前記第１インダクタは前記第１外側端を介して前記第１接続パッド及び前記第２接続パッドにそれぞれ接続されることを特徴とする請求項１０に記載の半導体の製造方法。
【請求項１３】
同じ前記外側インダクタに接続される前記第１インダクタと前記第２インダクタとの間の第１の重なり合う面積は同じ前記内側インダクタに接続される前記第１インダクタと前記第２インダクタとの間の第２の重なり合う面積より大きいことを特徴とする請求項１０に記載の半導体の製造方法。
【請求項１４】
前記第１外側端の広さは前記第１内側端の広さより広く、
前記第２外側端の広さは前記第２内側端の広さより広いことを特徴とする請求項１０に記載の半導体の製造方法。
【請求項１５】
隣接する２つの前記第１外側端のピッチは隣接する２つの前記第１内側端のピッチより大きいことを特徴とする請求項１０に記載の半導体の製造方法。
【請求項１６】
前記外側インダクタの高さは前記内側インダクタの高さに実質的に等しく、
前記外側インダクタの前記高さは前記第２インダクタの高さより高いことを特徴とする請求項１０に記載の半導体の製造方法。
【請求項１７】
前記縦方向インダクタが形成された後、前記縦方向インダクタに半田層が形成され、前記半田層は複数の外側接合部及び複数の内側接合部を有し、
前記縦方向インダクタ及び前記第１横方向インダクタが接合されると、
前記外側接合部が前記外側インダクタ及び前記第１インダクタの前記第１外側端を接続させるために用いられ、
前記内側接合部が前記内側インダクタ及び前記第１インダクタの前記第１内側端を接続させるために用いられることを特徴とする請求項１０に記載の半導体の製造方法。
【請求項１８】
前記第１横方向インダクタが形成された後、前記第１横方向インダクタに保護層が形成され、
前記保護層は複数の第１露出開口及び複数の第２露出開口を有し、
各前記第１露出開口からは各前記第１インダクタの前記第１外側端が露出され、
各前記第２露出開口からは各前記第１インダクタの前記第１内側端が露出されることを特徴とする請求項１０に記載の半導体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体及びその製造方法に関し、更に詳しくは、立体インダクタを有する半導体及びその製造方法に関する。
【背景技術】
【０００２】
従来のインダクタの多くは平面インダクタであり、半導体の基板表面に形成される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、前述した従来のインダクタでは、十分なインダクタンスを発生させるために平面インダクタのサイズを大きくせねばならず、半導体のサイズを縮小できなくなり、現在の半導体の微細化の要求に応えられなかった。
【０００４】
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に到った。
【０００５】
本発明はこうした状況に鑑みてなされたものであり、その目的は立体インダクタを有する半導体を提供することにある。
すなわち、縦方向インダクタを２つの基板にそれぞれ位置される放射状横方向インダクタに接続することで、立体インダクタを構成する。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のある態様の立体インダクタを有する半導体は、
第１接続パッド及び第２接続パッドを有する第１基板と、
前記第１基板に位置され、前記第１基板に放射状に配列される複数の第１インダクタを有し、そのうちの１つの前記第１インダクタが前記第１接続パッドに接続され、他の１つの前記第１インダクタが前記第２接続パッドに接続され、各前記第１インダクタが第１外側端及び第１内側端を有する第１横方向インダクタと、
前記第１横方向インダクタに位置され、支持層と、複数の外側インダクタと、複数の内側インダクタと、を有し、前記支持層は複数の外側開口及び複数の内側開口を有し、各前記外側インダクタは各前記外側開口に位置され、各前記内側インダクタは各前記内側開口に位置される縦方向インダクタと、
前記縦方向インダクタに位置され、絶縁層及び複数の第２インダクタを有し、前記絶縁層は放射状に配列される複数の開口部を有し、各前記第２インダクタは各前記開口部に位置されると共に放射状に配列され、各前記第２インダクタは第２外側端及び第２内側端を有し、各前記外側インダクタの両端は前記第１インダクタの前記第１外側端及び前記第２インダクタの前記第２外側端にそれぞれ接続され、各前記内側インダクタの両端は前記第１インダクタの前記第１内側端及び前記第２インダクタの前記第２内側端にそれぞれ接続され、且つ同じ前記第２インダクタに接続される前記外側インダクタ及び前記内側インダクタは隣接する２つの前記第１インダクタにそれぞれ接続される第２横方向インダクタと、
前記第２横方向インダクタに位置される第２基板と、を備える。
【０００７】
また、本発明の別の態様は、立体インダクタを有する半導体の製造方法である。その方法は、
第１基板に第１横方向インダクタが形成される工程と、
第２基板に第２横方向インダクタが形成される工程と、
前記第２横方向インダクタに縦方向インダクタが形成される工程と、
前記縦方向インダクタ及び前記第１横方向インダクタが接合される工程と、を含む半導体の製造方法であって、
第１基板に第１横方向インダクタが形成される工程では、前記第１基板が第１接続パッド及び第２接続パッドを有し、前記第１横方向インダクタは複数の第１インダクタを有し、前記第１基板に各前記第１インダクタが放射状に形成され、そのうちの１つの前記第１インダクタが前記第１接続パッドに接続され、他の１つの前記第１インダクタが前記第２接続パッドに接続され、各前記第１インダクタは第１外側端及び第１内側端を有し、
第２基板に第２横方向インダクタが形成される工程では、前記第２横方向インダクタが絶縁層及び複数の第２インダクタを有し、前記絶縁層は前記第２基板に形成されると共に放射状に配列される複数の開口部を有し、各前記第２インダクタは各前記開口部に形成されると共に放射状に配列され、各前記第２インダクタは第２外側端及び第２内側端を有し、
前記第２横方向インダクタに縦方向インダクタが形成される工程では、前記縦方向インダクタが支持層と、複数の外側インダクタと、複数の内側インダクタと、を有し、前記支持層は前記第２横方向インダクタに形成されると共に複数の外側開口及び複数の内側開口を有し、各前記外側開口からは各前記第２インダクタの前記第２外側端が露出され、各前記内側開口からは各前記第２インダクタの前記第２内側端が露出され、各前記外側インダクタは各前記外側開口に形成されて各前記前記第２外側端に接続され、各前記内側インダクタは各前記内側開口に形成されて各前記第２内側端に接続され、
前記縦方向インダクタ及び前記第１横方向インダクタが接合される工程では、各前記外側インダクタ及び各前記内側インダクタがこれら前記第１インダクタの前記第１外側端及び前記第１内側端にそれぞれ接続され、同じ前記第２インダクタに接続される前記外側インダクタ及び前記内側インダクタは隣接する２つの前記第１インダクタにそれぞれ接続される。
【発明の効果】
【０００８】
本発明は、前記第１基板に前記第１横方向インダクタが形成されると共に前記第２基板に前記第２横方向インダクタ及び前記縦方向インダクタが形成され、前記縦方向インダクタ及び前記第１横方向インダクタが接合された後、前記第１横方向インダクタ、前記縦方向インダクタ、及び前記第２横方向インダクタにより立体インダクタが形成される。
前記立体インダクタが形成されることで、断面積が増加すると共にインダクタが向上する。
【図面の簡単な説明】
【０００９】
【図１】本発明の好ましい実施形態に係る半導体の製造方法を示すフローチャートである。
【図２】本発明の好ましい実施形態に係る半導体の製造方法を示す斜視概略図である。
【図３】図２の上面図である。
【図４】本発明の好ましい実施形態に係る半導体の製造方法を示す上面の概略図である。
【図５】図４のＡ−Ａ線に沿う断面の概略図である。
【図６】本発明の好ましい実施形態に係る半導体の製造方法を示す斜視概略図である。
【図７】図６の上面図である。
【図８】本発明の好ましい実施形態に係る半導体の製造方法を示す断面の概略図である。
【図９】本発明の好ましい実施形態に係る半導体の製造方法を示す断面の概略図である。
【図１０】本発明の好ましい実施形態に係る半導体の製造方法を示す斜視概略図である。
【図１１】本発明の好ましい実施形態に係る半導体の製造方法を示す断面の概略図である。
【図１２】本発明の好ましい実施形態に係る半導体の製造方法を示す断面の概略図である。
【図１３】本発明の好ましい実施形態に係る半導体の製造方法を示す上面の概略図である。
【図１４】図１３のＢ−Ｂ線に沿う断面の概略図である。
【図１５】本発明の好ましい実施形態に係る半導体の製造方法を示す斜視概略図である。
【図１６】本発明の好ましい実施形態に係る半導体の製造方法を示す上面の概略図である。
【図１７】図１６のＣ−Ｃ線に沿う断面の概略図である。
【図１８】本発明の好ましい実施形態に係る半導体の製造方法を示す上面の概略図である。
【図１９】図１８のＤ−Ｄ線に沿う断面の概略図である。
【図２０】図１８のＥ−Ｅ線に沿う断面の概略図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
なお、本発明は以下の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、任意に変更可能であることは言うまでもない。
【００１１】
（好ましい実施形態）
図１は本発明の好ましい実施形態に係る立体インダクタを有する半導体の製造方法１０を示すフローチャートである。工程について下述する。
【００１２】
工程１１では、第１基板１００に第１横方向インダクタ２００が形成され、
工程１２では、第２基板４００に第２横方向インダクタ５００が形成され、
工程１３では、第２横方向インダクタ５００に縦方向インダクタ６００が形成され、
工程１４では、縦方向インダクタ６００及び第１横方向インダクタ２００が接合される。
然しながら、本発明は第１基板１００に第１横方向インダクタ２００が形成され、第２基板４００に第２横方向インダクタ５００が形成されるという順序に限定されない。
【００１３】
図２、図３及び図５に示されるように、まず、第１基板１００に第１横方向インダクタ２００が形成される。
前記第１基板１００は第１接続パッド１１０及び第２接続パッド１２０を有し、前記第１接続パッド１１０及び前記第２接続パッド１２０は前記第１基板１００の表面に露出される。前記第１横方向インダクタ２００は複数の第１インダクタ２１０を有し、これら前記第１インダクタ２１０は前記第１基板１００に放射状に形成され、そのうちの１つの前記第１インダクタ２１０が前記第１接続パッド１１０に接続され、他の１つの前記第１インダクタ２１０が前記第２接続パッド１２０に接続される。
前記第１基板１００に位置される金属層がエッチングされることによりこれら前記第１インダクタ２１０が形成される。
或いは、前記第１基板１００にパターン化されたフォトレジストが形成された後、前記パターン化されたフォトレジストに金属が蒸着されることでこれら前記第１インダクタ２１０が形成される。
然しながら、本発明には特に制限はない。
【００１４】
続いて、図２及び図３に示されるように、各前記第１インダクタ２１０は第１外側端２１１及び第１内側端２１２を有する。
好ましくは、前記第１外側端２１１の広さＷＯ１が前記第１内側端２１２の広さＷＩ１より広く、且つ隣接する２つの前記第１外側端２１１のピッチＤＯ１は隣接する２つの前記第１内側端２１２のピッチＤＩ１より大きい。
本実施例では、これら前記第１インダクタ２１０の広さは前記第１外側端２１１から前記第１内側端２１２に向けて徐々に狭くなる。
【００１５】
続いて、図２、図３及び図５に示されるように、好ましくは、これら前記第１インダクタ２１０が前記第１基板１００に環状に配列され、且つそのうちの２つの隣接する前記第１インダクタ２１０が前記第１接続パッド１１０及び前記第２接続パッド１２０にそれぞれ接続される。
本実施例では、２つの隣接する前記第１インダクタ２１０が前記第１外側端２１１を介して前記第１接続パッド１１０及び前記第２接続パッド１２０にそれぞれ接続される。
【００１６】
続いて、図４及び図５に示されるように、前記第１横方向インダクタ２００が形成された後、前記第１横方向インダクタ２００に保護層３００が形成される。
前記保護３００は前記第１基板１００及び前記第１横方向インダクタ２００を被覆させ、前記保護層３００は複数の第１露出開口３１０及び複数の第２露出開口３２０を有する。
これら前記第１露出開口３１０からはこれら前記第１インダクタ２１０の前記第１外側端２１１が露出され、これら前記第２露出開口３２０からはこれら前記第１インダクタ２１０の前記第１内側端２１２が露出される。
【００１７】
続いて、図６乃至図９に示されるように、第２基板４００に第２横方向インダクタ５００が形成され、前記第２横方向インダクタ５００は複数の第２インダクタ５１０及び絶縁層５２０を有する（図６及び図７では前記絶縁層５２０を省略する）。
前記絶縁層５２０は前記第２基板４００に形成されると共に複数の開口部５２１を有し、これら前記開口部５２１は放射状に配列される。これら前記第２インダクタ５１０はこれら前記開口部５２１に形成されるため、これら前記第２インダクタ５１０も放射状に配列される。
前記絶縁層５２０はドライフィルムフォトレジストであり、前記第２基板４００に貼付された後、パターン化プロセスを経てこれら前記開口部５２１が形成される。
その後に金属蒸着が行われてこれら前記開口部５２１中にこれら前記第２インダクタ５１０が形成される。
【００１８】
続いて、図７を参照すると、各前記第２インダクタ５１０は第２外側端５１１及び第２内側端５１２を有する。
好ましくは、前記第２外側端５１１の広さＷＯ２は前記第２内側端５１２の広さＷＩ２より広く、且つ隣接する２つの前記第２外側端５１１のピッチＤＯ２は隣接する２つの前記第２内側端５１２のピッチＤＩ２より大きい。
本実施例では、前記第２インダクタ５１０の広さは前記第２外側端５１１から前記第２内側端５１２に向けて徐々に狭くなる。
【００１９】
続いて、図１０乃至図１２に示されるように、前記第２横方向インダクタ５００が形成された後に、前記第２横方向インダクタ５００に縦方向インダクタ６００が形成される。
前記縦方向インダクタ６００は複数の外側インダクタ６１０と、複数の内側インダクタ６２０と、支持層６３０と、を有し（図１０では前記絶縁層５２０及び前記支持層６３０を省略する）、前記支持層６３０は前記第２横方向インダクタ５００に形成されると共に複数の外側開口６３１及び複数の内側開口６３２を有する。
好ましくは、前記支持層６３０もドライフィルムフォトレジストであり、前記第２横方向インダクタ５００に貼付された後、パターン化プロセスを経てこれら前記外側開口６３１及びこれら前記内側開口６３２が形成される。
これら前記外側開口６３１からはこれら前記第２インダクタ５１０の前記第２外側端５１１が露出され、これら前記内側開口６３２からはこれら前記第２インダクタ５１０の前記第２内側端５１２が露出される。
次いで、金属蒸着が実行され、これら前記外側開口６３１中にこれら前記外側インダクタ６１０が形成され、これら前記外側インダクタ６１０がこれら前記第２インダクタ５１０の前記第２外側端５１１に接続される。
同時に、これら前記内側開口６３２中にこれら前記内側インダクタ６２０が形成され、これら前記内側インダクタ６２０がこれら前記第２インダクタ５１０の前記第２内側端５１２に接続される。
【００２０】
続いて、図１２に示されるように、本実施例では、前記外側インダクタ６１０の高さＨＯは前記内側インダクタ６２０の高さＨＩに実質的に等しく、且つ前記外側インダクタ６１０及び前記内側インダクタ６２０の高さは前記第２インダクタ５１０の高さＨよりも高い。
好ましくは、前記外側インダクタ６１０及び前記内側インダクタ６２０の高さは１０μｍ乃至８０μｍの間の範囲であり、前記第２インダクタ５１０の高さは３μｍ乃至４０μｍの間の範囲である。
【００２１】
（他の実施例）
他の実施例では、前記支持層６３０は２層のドライフィルムフォトレジストが重合されることにより形成され、第１ドライフィルムフォトレジスト層は前記第２横方向インダクタ５００に貼付され、フォトレジストのパターン化及び金属蒸着プロセスが実行されてこれら前記外側インダクタ６１０及びこれら前記内側インダクタ６２０が形成される。
続いて、第１ドライフィルムフォトレジスト層に第２ドライフィルムフォトレジスト層が貼付され、再びフォトレジストのパターン化及び金属蒸着プロセスが実行されて２層のドライフィルムフォトレジスト中に形成されるこれら前記外側インダクタ６１０が互いに接続され、且つ２層のドライフィルムフォトレジスト中に形成されるこれら前記内側インダクタ６２０が互いに接続される。
【００２２】
続いて、図１３及び図１４に示されるように、前記縦方向インダクタ６００が形成された後、前記縦方向インダクタ６００に半田層７００が形成される。
前記半田層７００は複数の外側接合部７１０及び複数の内側接合部７２０を有し、これら前記外側接合部７１０はこれら前記外側インダクタ６１０に接続され、これら前記内側接合部７２０はこれら前記内側インダクタ６２０に接続される。
【００２３】
続いて、図１５乃至図２０（図１５、図１６、図１８には前記第１横方向インダクタ２００、前記縦方向インダクタ６００、及び前記第２横方向インダクタ５００のみ図示する）に示されるように、前記第１基板１００に前記第１横方向インダクタ２００が形成されると共に前記第２基板４００に前記第２横方向インダクタ５００及び前記縦方向インダクタ６００が形成された後、前記第２基板４００がフリップチップにより前記第１基板１００に結合され、前記縦方向インダクタ６００及び前記第１横方向インダクタ２００が接合され、これら前記外側インダクタ６１０及びこれら前記内側インダクタ６２０がこれら前記第１インダクタ２１０の前記第１外側端２１１及び前記第１内側端２１２にそれぞれ接続される。
図１７を参照すると、各前記外側インダクタ６１０の両端は前記第１インダクタ２１０の前記第１外側端２１１及び前記第２インダクタ５１０の前記第２外側端５１１にそれぞれ接続される。
図１９を参照すると、各前記内側インダクタ６２０の両端は前記第１インダクタ２１０の前記第１内側端２１２及び前記第２インダクタ５１０の前記第２内側端５１２にそれぞれ接続される。
【００２４】
続いて、図１５に示されるように、好ましくは、前記第１横方向インダクタ２００はＮ＋１個の第１インダクタ２１０を有し、前記第２横方向インダクタ５００はＮ個の第２インダクタ５１０を有し、前記縦方向インダクタ６００はＮ個の外側インダクタ６１０及びＮ個の内側インダクタ６２０を有する。
前記第１接続パッド１１０に接続される前記第１インダクタ２１０はいかなる外側インダクタにも接続されず（図１７参照）、前記第２接続パッド１２０に接続される前記第１インダクタ２１０はいかなる内側インダクタにも接続されない（図１９参照）。
これら前記第１インダクタ２１０、これら前記第２インダクタ５１０、これら前記外側インダクタ６１０、及びこれら前記内側インダクタ６２０により立体インダクタが構成され、電流が前記第１接続パッド１１０から流入し、これら前記第１インダクタ２１０、これら前記外側インダクタ６１０、これら前記内側インダクタ６２０、及びこれら前記第２インダクタ５１０を流れた後、前記第２接続パッド１２０から流出される。
【００２５】
続いて、図１５及び図１６に示されるように、好ましくは、同じ前記外側インダクタ６１０に接続される前記第１インダクタ２１０と前記第２インダクタ５１０との間にある第１の重なり合う面積ＯＡ１は同じ前記内側インダクタ６２０に接続される前記第１インダクタ２１０と前記第２インダクタ５１０との間にある第２の重なり合う面積ＯＡ２より大きい。
【００２６】
前記縦方向インダクタ６００にある前記半田層７００により前記第１横方向インダクタ２００が接合されると、各前記外側接合部７１０が前記外側インダクタ６１０及び前記第１インダクタ２１０の前記第１外側端２１１を接続させるために用いられ（図１７参照）、各前記内側接合部７２０が前記内側インダクタ６２０及び前記第１インダクタ２１０の前記第１内側端２１２を接続させるために用いられ（図１９参照）、且つ同じ前記第２インダクタ５１０に接続される前記外側インダクタ６１０及び前記内側インダクタ６２０が隣接する２つの前記第１インダクタ２１０にそれぞれ接続される（図２０参照）。
【００２７】
続いて、図１５、図１７及び図１９に示されるように、本発明は前記製造方法１０により立体インダクタを有する半導体が製造される。
前記半導体は、前記第１基板１００と、前記第１基板１００に位置される前記第１横方向インダクタ２００と、前記第１横方向インダクタ２００に位置される前記縦方向インダクタ６００と、前記縦方向インダクタ６００に位置される前記第２横方向インダクタ５００と、前記第２横方向インダクタ５００に位置される前記第２基板４００と、を備える。
好ましくは、前記保護層３００が前記第１基板１００と前記縦方向インダクタ６００との間に位置される。
【００２８】
本実施例では、前記第１基板１００は回路チップであり、前記第２基板４００はシリコンウェハーである。
複数の第２横方向インダクタ５００及び複数の縦方向インダクタ６００が前記シリコンウェハーに形成された後、前記シリコンウェハーが研磨されて切断され、各ユニットが第２横方向インダクタ５００及び縦方向インダクタ６００を有する。
最後に、前記縦方向インダクタ６００及び前記第１横方向インダクタ２００が接合されて立体インダクタを有する前記半導体が形成される。
【００２９】
本発明は半導体接合技術により、縦方向インダクタが異なる基板に位置される放射状の横方向インダクタに接続されて立体インダクタが形成される。
これにより、微細化された半導体が更に高いインダクタを有する。
【００３０】
従って、本明細書に開示された実施例は、本発明を限定するものではなく、説明するためのものであり、このような実施例によって本発明の思想と範囲が限定されるものではない。本発明の範囲は特許請求の範囲により解釈すべきであり、それと同等の範囲内にある全ての技術は、本発明の権利範囲に含まれるものと解釈すべきである。
【符号の説明】
【００３１】
１０    半導体の製造方法、
１１    第１基板上に第１横方向インダクタを形成する工程、
１２    第２基板上に第２横方向インダクタを形成する工程、
１３    第２横方向インダクタに縦方向インダクタを形成する工程、
１４    縦方向インダクタを第１横方向インダクタに結合する工程、
１００  第１基板、
１１０  第１接続パッド、
１２０  第２接続パッド、
２００  第１横方向インダクタ、
２１０  第１インダクタ、
２１１  第１外側端、
２１２  第１内側端、
３００  保護層、
３１０  第１露出開口、
３２０  第２露出開口、
４００  第２基板、
５００  第２横方向インダクタ、
５１０  第２インダクタ、
５１１  第２外側端、
５１２  第２内側端、
５２０  絶縁層、
５２１  開口部、
６００  縦方向インダクタ、
６１０  外側インダクタ、
６２０  内側インダクタ、
６３０  支持層、
６３１  外側開口、
６３２  内側開口、
７００  半田層、
７１０  外側接合部、
７２０  内側接合部、
ＤＩ１  ピッチ、
ＤＩ２  ピッチ、
ＤＯ１  ピッチ、
ＤＯ２  ピッチ、
Ｈ      高さ、
ＨＩ    高さ、
ＨＯ    高さ、
ＯＡ１  第１の重なり合う面積、
ＯＡ２  第２の重なり合う面積、
ＷＩ１  広さ、
ＷＩ２  広さ、
ＷＯ１  広さ、
ＷＯ２  広さ
【図１】
2020136649.tif 000003
【図２】
2020136649.tif 000004
【図３】
2020136649.tif 000005
【図４】
2020136649.tif 000006
【図５】
2020136649.tif 000007
【図６】
2020136649.tif 000008
【図７】
2020136649.tif 000009
【図８】
2020136649.tif 000010
【図９】
2020136649.tif 000011
【図１０】
2020136649.tif 000012
【図１１】
2020136649.tif 000013
【図１２】
2020136649.tif 000014
【図１３】
2020136649.tif 000015
【図１４】
2020136649.tif 000016
【図１５】
2020136649.tif 000017
【図１６】
2020136649.tif 000018
【図１７】
2020136649.tif 000019
【図１８】
2020136649.tif 000020
【図１９】
2020136649.tif 000021
【図２０】
2020136649.tif 000022