(57)【要約】      （修正有）【課題】耐圧性に優れた誘電体層を有し、低電圧駆動が可能なエレクトロウェッティング装置を提供する。【解決手段】エレクトロウェッティング装置１００は、第１基板１１と、第１基板上に形成された複数の第１電極１４と、複数の第１電極上に形成された誘電体層１６と、誘電体層上に形成された第１撥水層１８と、第２基板２１と、第２基板上に形成された第２電極２４と、第２電極上に形成され第２撥水層２８とを有し、第１基板と第２基板とは、第１撥水層と第２撥水層との間に間隙を設けて配置され、第１電極１４は、酸化インジウム・酸化亜鉛層を有し、誘電体層１６は、窒化シリコン層を有し、窒化シリコン層は、酸化インジウム・酸化亜鉛層上に直接形成されている。【選択図】図２
2020042261.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、前記第１基板上に形成された複数の第１電極と、前記複数の第１電極上に形成された誘電体層と、前記誘電体層上に形成された第１撥水層と、
第２基板と、前記第２基板上に形成された第２電極と、前記第２電極上に形成された第２撥水層とを有し、
前記第１基板と前記第２基板とは、前記第１撥水層と前記第２撥水層との間に間隙を設けて配置されており、
前記第１電極は、酸化インジウム・酸化亜鉛層を有し、前記誘電体層は、窒化シリコン層を有し、前記窒化シリコン層は、前記酸化インジウム・酸化亜鉛層上に直接形成されている、エレクトロウェッティング装置。
【請求項２】
前記誘電体層は、水素濃度が互いに異なる２以上の窒化シリコン層を含む積層構造を有する、請求項１に記載のエレクトロウェッティング装置。
【請求項３】
前記誘電体層は、前記第１電極に接する第１窒化シリコン層と、前記第１窒化シリコン層の前記第１撥水層側に形成された第２窒化シリコン層とを有し、前記第２窒化シリコン層の水素濃度は、前記第１窒化シリコン層の水素濃度よりも低い、請求項２に記載のエレクトロウェッティング装置。
【請求項４】
前記第２窒化シリコン層は、前記第１撥水層に接している、請求項３に記載のエレクトロウェッティング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロウェッティング装置に関する。
【背景技術】
【０００２】
近年、エレクトロウェッティング装置（微小流体装置あるいは液滴装置とも称される）の開発が進められている。エレクトロウェッティングとは、電極上に設けられた撥水性の誘電体層上に配置された液滴に電場を印加すると、誘電体層に対する液滴の接触角が変化する現象である。エレクトロウェッティングを利用することによって、例えばサブマイクロリットルといった微小な液滴を操作することができる。エレクトロウェッティング装置は、英語では、Electrowetting on Dielectric Devices（ＥＷＯＤ）と呼ばれることが多いので、以下では、簡単のために「ＥＷＯＤ」と呼ぶことがある。
【０００３】
ＥＷＯＤを薄膜トランジスタ（以下、「ＴＦＴ」という。）を含む薄膜電子回路（以下、「ＴＦＴ回路」ということがある。）で駆動するアクティブマトリクス型ＥＷＯＤ（「ＡＭ−ＥＷＯＤ」ということがある。）を実現するために、低電圧で駆動できるＥＷＯＤに対するニーズが高まっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１７／０７８０５９号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
液滴に印加される電圧は、液滴と電極との間に存在する誘電体層の誘電率および厚さに依存する。すなわち、液滴に実効的に印加される電圧を大きくするためには、誘電体層の誘電率が大きく、厚さが小さいことが望ましい。
【０００６】
しかしながら、誘電体層の厚さが小さくなると、誘電体層の耐圧が低下する、すなわちリーク不良が発生するという問題が起こる。
【０００７】
本発明者の検討によると、例えば特許文献１に記載のように、ＩＴＯ（酸化インジウム・酸化スズ、またはＩｎ2Ｏ3・ＳｎＯ2と表記されることもある。）で形成された電極上に、誘電体層として窒化シリコン（ＳｉＮ）層を有する構造を採用すると、十分な耐圧性を得ることができないことがあった。
【０００８】
本発明は、従来よりも耐圧性に優れた誘電体層を有し、低電圧駆動が可能なエレクトロウェッティング装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の実施形態によると、以下の項目に記載の解決手段が提供される。
【００１０】
［項目１］
第１基板と、前記第１基板上に形成された複数の第１電極と、前記複数の第１電極上に形成された誘電体層と、前記誘電体層上に形成された第１撥水層と、
第２基板と、前記第２基板上に形成された第２電極と、前記第２電極上に形成された第２撥水層とを有し、
前記第１基板と前記第２基板とは、前記第１撥水層と前記第２撥水層との間に間隙を設けて配置されており、
前記第１電極は、酸化インジウム・酸化亜鉛層を有し、前記誘電体層は、窒化シリコン層を有し、前記窒化シリコン層は、前記酸化インジウム・酸化亜鉛層上に直接形成されている、エレクトロウェッティング装置。
【００１１】
［項目２］
前記誘電体層は、水素濃度が互いに異なる２以上の窒化シリコン層を含む積層構造を有する、項目１に記載のエレクトロウェッティング装置。
【００１２】
［項目３］
前記誘電体層は、前記第１電極に接する第１窒化シリコン層と、前記第１窒化シリコン層の前記第１撥水層側に形成された第２窒化シリコン層とを有し、前記第２窒化シリコン層の水素濃度は、前記第１窒化シリコン層の水素濃度よりも低い、項目２に記載のエレクトロウェッティング装置。
【００１３】
［項目４］
前記第２窒化シリコン層は、前記第１撥水層に接している、項目３に記載のエレクトロウェッティング装置。
【発明の効果】
【００１４】
本発明のある実施形態によると、従来よりも耐圧性に優れた誘電体層を有し、低電圧駆動が可能なエレクトロウェッティング装置が提供される。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態によるエレクトロウェッティング装置１００の全体構成を模式的に示す斜視図である。
【図２】エレクトロウェッティング装置１００の断面構造の模式的な部分断面図である。
【図３】図３（ａ）〜図３（ｇ）は、エレクトロウェッティング装置１００を製造する方法の例を説明するための模式的な断面図である。
【図４】図４（ａ）〜図４（ｄ）は、エレクトロウェッティング装置１００を製造する方法の例を説明するための模式的な断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して、本発明の実施形態によるエレクトロウェッティング装置の構造および製造方法を説明する。以下では、アクティブマトリクス型エレクトロウェッティング装置を例示するが、本発明の実施形態によるエレクトロウェッティング装置は、例示するものに限定されない。
【００１７】
図１に本発明の実施形態によるアクティブマトリクス型エレクトロウェッティング装置（ＡＭ−ＥＷＯＤ）１００の全体構成を模式的に示す斜視図を示す。
【００１８】
ＡＭ−ＥＷＯＤ１００は、ＴＦＴ基板１０と、対向基板２０とを有する。ＴＦＴ基板１０は、基板１１と、基板１１上に形成された複数の電極１４と、複数の電極１４上に形成された誘電体層１６と、誘電体層１６上に形成された撥水層１８とを有する。複数の電極１４は、例えば、アレイ状に配列されており、ＴＦＴ回路１２に接続されており、複数の電極１４のそれぞれに独立に電圧が供給され得る。以下では、複数の電極１４のそれぞれを単位電極１４という。
【００１９】
対向基板２０は、基板２１と、基板２１上に形成された電極２４と、電極２４上に形成され撥水層２８とを有している。ＴＦＴ基板１０と対向基板２０とは、撥水層１８と撥水層２８との間に間隙（流路）４０を形成するように、配置されている。液滴４２は、例えば、対向基板２０に設けられた貫通孔２０ａから間隙４０内に注入される。貫通孔２０ａは、複数個設けられてもよく、液滴４２も複数個であってもよい。電極２４は、複数の単位電極１４と間隙４０を介して互いに対向するように配置されており、電極２４を対向電極２４または共通電極２４という。
【００２０】
ＴＦＴ回路１２は、外部駆動回路（不図示）から供給される制御信号に従って、複数の単位電極１４および対向電極２４に所望の電圧を供給し、液滴４２を例えば移動させる。
【００２１】
次に、図２を参照して、ＡＭ−ＥＷＯＤ１００の構造をより詳細に説明する。
【００２２】
ＡＭ−ＥＷＯＤ１００のＴＦＴ基板１０において、単位電極１４は、酸化インジウム・酸化亜鉛層（以下、「ＩｎＺｎＯ層」という。）を有し、誘電体層１６は、窒化シリコン層（以下、「ＳｉＮ層」という。）を有し、窒化シリコン層は、ＩｎＺｎＯ層上に直接形成されている。なお、窒化シリコンは、Ｓｉ3Ｎ4が化学量論組成であるが、よく知られている様に、成膜条件によって組成の異なる膜が得られる。例えば、Ｓｉがリッチな組成になり易く、また、水素の含有率が異なる。ＳｉＮは、誘電率（厳密には、「比誘電率」であるが、ここでは簡単のために「誘電率」という。）が約７と大きく、かつ、緻密な膜が得られるので、ＳｉＮ層は誘電体層１６として好適に用いられる。例えば、特許文献１に記載のＥＷＯＤにおいても、ＳｉＮ層が誘電体層として用いられている。
【００２３】
しかしながら、後に、実験例を示して詳細に説明するように、特許文献１のＥＷＯＤの様に、ＩＴＯ層で形成された単位電極上にＳｉＮ層を形成すると、ＳｉＮ層に欠陥が形成され、リーク不良が発生する結果、十分な耐圧性を得られないことがある。本発明者が検討したところ、この原因は、ＩＴＯ層が、ＴＦＴ基板を作製する間の熱履歴によって結晶化が進むことに起因していると考えられる。すなわち、ＩＴＯ層の結晶化に伴う体積変化および／または表面形状の変化（リッジの形成など）によって、ＩＴＯ層上に直接形成されているＳｉＮ層に欠陥（または電圧印加によって欠陥となる部分）が形成されると考えられる。
【００２４】
これに対し、本発明の実施形態によるＥＷＯＤ１００においては、ＳｉＮ層は、ＩｎＺｎＯ層上に直接形成されている。ＩｎＺｎＯ層は、ＩＴＯ層に比べて熱的に安定なアモルファスなので、ＴＦＴ基板１０を作製する間の熱履歴によって結晶化があまり進まない。したがって、ＩｎＺｎＯ層上のＳｉＮ層に欠陥が形成されることが抑制される。ＩｎＺｎＯ層の厚さは特に制限されないが、例えば、５０ｎｍ以上１５０ｎｍ以下である。５０ｎｍ未満であると十分な導電性が得られないことがあり、１５０ｎｍ超としても導電性は飽和するので、量産性の観点から好ましくない。また、熱的に安定なアモルファス相を得るためには、例えば、スパッタ法で、３００℃以下の温度で形成することが好ましく、２５０℃以下の温度で形成することがより好ましい。
【００２５】
誘電体層１６は、単層のＳｉＮ層で構成されてもよいが、２以上の組成が異なるＳｉＮ層の積層構造を有していることが好ましい。誘電体層１６は、水素濃度が互いに異なる２以上の窒化シリコン層を含むことが好ましい。誘電体層１６が、単位電極１４のＩｎＺｎＯ層に接する第１窒化シリコン層と、第１窒化シリコン層の撥水層１８側に形成された第２窒化シリコン層とを有するとき、第２窒化シリコン層の水素濃度は、第１窒化シリコン層の水素濃度よりも低いことが好ましい。第２窒化シリコン層は、第１撥水層に接してもよい。
【００２６】
誘電体層１６を構成するＳｉＮ層の全体の厚さは、特に制限はないが、例えば、１００ｎｍ以上５００ｎｍ以下であることが好ましい。ＳｉＮ層の全体の厚さが１００ｎｍ未満であると、十分な耐圧性を得られないことがある。耐圧性の観点からは、ＳｉＮ層の全体の厚さは２００ｎｍ超であることがさらに好ましい。また、ＳｉＮ層の全体の厚さが大きくなると、液滴に実効的に印加される電圧が低下するので、ＳｉＮ層の全体の厚さは４００ｎｍ以下であることがさらに好ましい。
【００２７】
ＳｉＮ層は、例えばプラズマＣＶＤ法で形成され得る。水素濃度の異なるＳｉＮ層は、公知の任意の方法を用いて形成することができる。例えば、シラン、アンモニア、窒素を原料として用いて、アンモニアの濃度を制御することによって得られる。
【００２８】
また、図２に示すように、ＳｉＮ層で形成された誘電体層１６の表面（撥水層１８が形成される表面）は、酸化されていることが好ましい。ＳｉＮ層１６の内、酸化されていない部分を参照符号１６ａで表し、酸化された部分（酸素濃度が高い部分）を参照符号１６ｂで表す。それぞれ、「非酸化層１６ａ」、「酸化層１６ｂ」ということがある。ＳｉＮ層に、酸化された部分（酸素濃度が高い部分）１６ｂを形成することによって、撥水層１８との密着性が高くなるという利点が得られる。ＳｉＮ層の表面の酸化は、例えば、空気や酸素雰囲気でアニール（例えば、１００℃〜２５０℃）を行えばよい。
【００２９】
対向基板２０が有する対向電極２４は、ＩＴＯ層、ＩｎＺｎＯ層、またはＺｎＯ層など、透明な酸化物導電層で形成される。酸化物導電層は、例えば、スパッタ法で形成される。対向電極２４の厚さは、例えば、５０ｎｍ以上１５０ｎｍ以下である。
【００３０】
撥水層１８および２８は、それぞれ独立に、例えば、厚さが３０ｎｍ以上１００ｎｍ以下のフッ素系樹脂層である。フッ素系樹脂は、酸化物導電層の表面と化学結合するものが好ましく、例えば、末端に官能基を有するものが好ましい。末端官能基としては、−Ｓｉ−（ＯＲ）n、−ＮＨ−Ｓｉ−（ＯＲ）n、−ＣＯ−ＮＨ−Ｓｉ−（ＯＲ）n、および−ＣＯＯＨを例示することができる（ｎは１〜３）。また、シランカップリング剤やフッ素系プライマーを併用してもよい。フッ素系樹脂として、例えば、旭硝子株式会社製のサイトップ（登録商標）を好適に用いることができる。
【００３１】
フッ素系樹脂層は、フッ素樹脂溶液（フッ素系溶媒を含む）を用いて、ディップコート法、スリットコート法、スプレイコート法、などの公知の塗布方法、または公知の印刷方法で形成され得る。溶媒の除去および／またはフッ素系樹脂の安定性を向上させるために、例えば、１７０℃〜２００℃程度の熱処理を行うことが好ましい。
【００３２】
なお、ＴＦＴ基板１０と対向基板２０とを貼り合せるシール部（図４（ｄ）参照）を形成する部分には、撥水層１８および２８を形成しないことが好ましい。例えば、基板の全面にフッ素系樹脂膜を形成した後、例えば、フォトリソグラフィプロセスで、シール部となる部分に開口部を形成すればよい。
【００３３】
なお、液滴４２には、イオン性液体または極性液体などの導電性液体が使用される。液滴４２としては、例えば、水、電解液（電解質の水溶液）、アルコール類、各種イオン性液体を用いることができる。このような液体の例としては、全血検体、細菌性細胞懸濁液、タンパク質あるいは抗体溶液、および種々の緩衝液が挙げられる。
【００３４】
また、間隙（流路）４０内には、液滴４２と混和されない非導電性液体を注入してもよい。例えば、間隙４０内の液滴４２以外の空間は、非導電性液体で満たされていてもよい。
【００３５】
次に、図３および図４を参照して、ＥＷＯＤ１００の製造方法の例を説明する。なお、ＴＦＴ回路１２は、以下で例示するものに限られず、公知のＴＦＴ回路を用いることができる。
【００３６】
図３（ａ）〜（ｇ）は、ＥＷＯＤ１００が有するＴＦＴ基板１０の製造方法の例を示す模式的な断面図である。
【００３７】
まず、図３（ａ）に示す様に、例えば、ガラス基板１１上に、オプショナルなバッファ層１０１を形成する。バッファ層１０１は、例えば、ＳｉＮ層、ＳｉＯ2層およびＳｉＯＮ層からなる群から選択された単層または２以上の層の積層体であってよい。バッファ層１０１の厚さは、例えば、１００ｎｍ〜３００ｎｍである。
【００３８】
バッファ層１０１上に、例えば、アモルファスシリコン膜を２０〜１００ｎｍ程度の膜厚で成膜し、その後、アモルファスシリコン膜を結晶化し、ポリシリコン膜を得る。ポリシリコン膜をフォトリソグラフィプロセスでパターニングすることによって、半導体層１０２を得る。
【００３９】
半導体層１０２上にゲート絶縁層１０３を形成する。ゲート絶縁層１０３は、例えば、ＳｉＮ層、ＳｉＯ2層、またはＳｉＮ層／ＳｉＯ2層（積層構造）であり、厚さは、例えば、５０ｎｍ〜２００ｎｍ程度である。
【００４０】
次に図３（ｂ）に示す様に、ゲート絶縁層１０３上にゲート電極１０４を形成する。ゲート電極１０４は、例えば、Ｗ、Ｍｏ、Ａｌなどで形成された金属層をフォトリソグラフィプロセスでパターニングすることによって形成される。ゲート電極１０４の厚さは、例えば１００ｎｍ〜４００ｎｍである。密着性の向上およびコンタクト抵抗の改善のために、Ｗ／Ｔａ、ＭｏＷ、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｔｉ、Ａｌ／Ｔｉ等の積層構造または合金層を用いてもよい。
【００４１】
次に、図３（ｃ）に示す様に、層間絶縁層１０５を形成する。層間絶縁層１０５は、ＳｉＮ層、ＳｉＯ2層、ＳｉＯＮ層、または、これらの積層構造であってよい。層間絶縁層１０５の厚さは、例えば、５００ｎｍ〜９００ｎｍである。コンタクトホール１０６は、フォトリソグラフィプロセスでパターニングすることによって形成される。
【００４２】
次に、図３（ｄ）に示す様に、ソース電極１０７およびドレイン電極１０８を形成する。ソース電極１０７およびドレイン電極１０８は、例えば、Ａｌ、Ｍｏなどの金属層をフォトリソグラフィプロセスでパターニングすることによって形成される。ソース電極１０７およびドレイン電極１０８の厚さは、例えば、２００ｎｍ〜４００ｎｍである。密着性の向上およびコンタクト抵抗の改善のために、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｔｉ、Ａｌ／Ｔｉ、ＴｉＮ／Ａｌ／ＴｉＮ、Ｍｏ／Ａｌ、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／ＡｌＮｄ／Ｍｏ、ＭｏＮ／Ａｌ／ＭｏＮ等の積層構造または合金層を用いてもよい。
【００４３】
このようにして、単位電極１４に接続されたＴＦＴが作製される。必要に応じて、ゲートドライバおよび／またはソースドライバに含まれるＴＦＴを併せて作製してもよい。
【００４４】
次に、図３（ｅ）に示す様に、層間絶縁層１０９を形成する。層間絶縁層１０９は、感光樹脂を用いて、フォトリソグラフィプロセスで形成される。層間絶縁層１０９上に、複数の単位電極１４が形成される。単位電極１４は、厚さが５０ｎｍ以上１５０ｎｍ以下のＩｎＺｎＯ膜をスパッタ法で成膜したあと、フォトリソグラフィプロセスでパターニングすることによって形成される。このとき、アモルファスのＩｎＺｎＯ膜が形成されるように、３００℃以下、より好ましくは２５０℃以下の成膜温度で成膜することが好ましい。所望のアモルファスＩｎＺｎＯ膜が形成されたか否かは、例えば、Ｘ線回折（ＸＲＤ）で確認することができる。
【００４５】
次に、図３（ｆ）に示す様に、誘電体層１６を形成する。誘電体層１６は、ＳｉＮ層で形成される。
【００４６】
ここで、ＳｉＮ層は、単層のＳｉＮ層で構成されてもよいが、２以上の組成が異なるＳｉＮ層の積層構造を有していることが好ましい。ＳｉＮ層は、水素濃度が互いに異なる２以上のＳｉＮ層を含むことが好ましい。ＳｉＮ層が、ＩｎＺｎＯ層に接する第１ＳｉＮ層と、第１窒化シリコン層の撥水層１８側に形成された第２窒化シリコン層とを有するとき、第２ＳｉＮ層の水素濃度は、第１ＳｉＮ層の水素濃度よりも低いことが好ましい。第２窒化シリコン層は、第１撥水層に接してもよい。第１ＳｉＮ層（Ｈ2リッチＳｉＮ層）の厚さは、６０ｎｍ以上３００ｎｍ以下であることが好ましく、第２ＳｉＮ層（Ｈ2プアーＳｉＮ層）の厚さは、４０ｎｍ以上２００ｎｍ以下であることが好ましい。また、第１ＳｉＮ層（Ｈ2リッチＳｉＮ層）の厚さは、第２ＳｉＮ層（Ｈ2プアーＳｉＮ層）の厚さより大きいことが好ましい。
【００４７】
ＳｉＮ層の全体の厚さは、特に制限はないが、１００ｎｍ以上５００ｎｍ以下であることが好ましく、耐圧性の観点からは、ＳｉＮ層の全体の厚さは２００ｎｍ超であることがさらに好ましい。また、ＳｉＮ層の全体の厚さが大きくなると、液滴に実効的に印加される電圧が低下するので、ＳｉＮ層の全体の厚さは４００ｎｍ以下であることがさらに好ましい。
【００４８】
ＳｉＮ層中の水素の含有量の制御は、公知の任意の方法を用いることができるが、例えば、プラズマＣＶＤ法で、シラン、アンモニア、窒素を原料として用いて、アンモニアの濃度を制御することによって行える（例えば、特許第３０４５９４５号公報参照）。
【００４９】
ＳｉＮ層の表面を酸化してもよい（図２中の酸化された層１６ｂ参照）。ＳｉＮ層の表面の酸化は、例えば、空気中でアニール（例えば、１００℃以上２５０℃以下の温度）を行えばよい。ＳｉＮ層に、酸化された部分（酸素濃度が高い部分）１６ｂを形成することによって、撥水層１８との密着性が高くなるという利点が得られる。
【００５０】
なお、図示は省略するが、ＳｉＮ層をフォトリソグラフィプロセスでパターニングすることによって、端子部等を露出させる開口部を形成する。
【００５１】
次に、図３（ｇ）に示す様に、撥水層１８を形成する。撥水層１８は、例えば、厚さが３０ｎｍ以上１００ｎｍ以下のフッ素系樹脂層である。上述した様に、例えば、末端に官能基を有するフッ素樹脂を用いて形成される。フッ素系樹脂層は、フッ素樹脂溶液（フッ素系溶媒を含む）を用いて、公知の方法で形成される。溶媒の除去および／またはフッ素系樹脂の安定性を向上させるために、例えば、１７０℃〜２００℃程度の熱処理を行うことが好ましい。また、フッ素樹脂層を形成する前に、シランカップリング剤処理やフッ素系プライマー処理を行ってもよい。
【００５２】
なお、シール部４４（図４（ｄ）参照）を形成する部分、および、端子部（不図示）には、撥水層１８および２８を形成しないことが好ましい。例えば、基板の全面にフッ素系樹脂膜を形成した後、例えば、フォトリソグラフィプロセスで、シール部となる部分に開口部を形成すればよい。
【００５３】
このようにして、ＴＦＴ基板１０が得られる。
【００５４】
次に、図４（ａ）〜（ｄ）を参照する。図４（ａ）〜（ｃ）は、対向基板２０を作製する方法を説明する模式図であり、図４（ｄ）は、ＴＦＴ基板１０と対向基板２０とを貼り合せる工程を説明する模式図である。
【００５５】
図４（ａ）に示す様に、例えば、ガラス基板２１上に、対向電極２４を形成する。対向電極２４は、ガラス基板２１のほぼ全面に形成される。対向電極２４は、ＩＴＯ層、ＩｎＺｎＯ層、またはＺｎＯ層など、透明な酸化物導電層で形成される。対向電極２４の厚さは、例えば、５０ｎｍ以上１５０ｎｍ以下であり、例えば、スパッタ法で形成される。
【００５６】
次に、図４（ｂ）に示す様に、撥水層２８を形成する。撥水層２８は、図３（ｇ）を参照して説明した上記撥水層１８と同様の方法で形成される。
【００５７】
次に、図４（ｃ）に示す様に、液滴を注入するための貫通孔２０ａを対向基板２０に形成する。貫通孔２０ａは、例えば、ドリル加工のような機械加工、レーザ加工、ウェットエッチングなど、公知のガラス加工技術を用いて形成することができる。貫通孔２０ａの直径は、例えば、１ｍｍ〜５ｍｍ程度であり、注入方式および／または注入量に応じて適宜選択される。
【００５８】
このようにして、対向基板２０が得られる。
【００５９】
次に、図４（ｄ）に示す様に、ＴＦＴ基板１０と対向基板２０とを貼り合せる。例えば、ＴＦＴ基板１０の外周のシール部４４となる領域に、ディスペンサーを用いてシール材を所定のパターンに従って描画する。シール材は、例えば、熱硬化性樹脂に、スペーサ（例えば、直径が２００μｍ〜３００μｍのガラスビーズまたはプラスチックビーズ）を混合したものである。
【００６０】
ＴＦＴ基板１０上に所定のパターンに従って描画されたシール材を間に介して、ＴＦＴ基板１０と対向基板２０とを貼り合せ、例えば、加熱することによってシール材を硬化させる。このとき、撥水層１８と撥水層２８とが互いに対向し、これらの間に間隙（流路）４０が形成される。なお、この貼り合せ工程において、対向電極２４をＴＦＴ基板１０上の端子に接続するためのトランスファー（転移電極）を例えば導電性ペーストで形成する。
【００６１】
このようにして、ＥＷＯＤ１００が得られる。
【００６２】
以下、実験例を示して、本発明の実施形態によるＥＷＯＤ１００が、従来のＥＷＯＤに比べて、耐圧性に優れることを説明する。
【００６３】
以下のようにして、実施例および比較例の試験用セルを作製した。
【００６４】
電極１４は、ＩｎＺｎＯ層を用いて作製した。ＩｎＺｎＯ層は、スパッタ法で形成し、厚さは７０ｎｍとした。比較例のＥＷＯＤは、電極１４として、ＩＴＯ層を用いた。ＩＴＯ層は、スパッタ法で形成し、厚さは７０ｎｍとした。
【００６５】
対向電極２４は、実施例、比較例ともに、ＩＴＯ層を用いた。ＩＴＯ層は、スパッタ法で形成し、厚さは７０ｎｍとした。
【００６６】
誘電体層１６としては、実施例、比較例ともに、ＳｉＮ層を用いた。ここでは、ＳｉＮ層の表面の酸化処理は行わなかった（図２中の酸化層１６ｂは形成しなかった。）。
【００６７】
ＳｉＮ層として、Ｈ2リッチＳｉＮ層（単層）と、Ｈ2プアーＳｉＮ層（単層）と、Ｈ2リッチＳｉＮ層／Ｈ2プアーＳｉＮ層（上層／下層）、Ｈ2プアーＳｉＮ層／Ｈ2リッチＳｉＮ層（上層／下層）の積層構造を検討した。ＳｉＮ層は、プラズマＣＶＤ法で形成し、シラン、アンモニア、窒素を原料として用いて、アンモニアの濃度を制御することによって、ＳｉＮ層に含まれる水素原子の濃度（以下、単に「水素濃度」という。）を調整した。
【００６８】
それぞれ得られたＳｉＮ層の水素濃度は、ＦＴ−ＩＲ法を用いて得られた、Ｓｉ−Ｈ結合およびＮ−Ｈ結合の吸収スペクトル強度から求めた。ここで得られたＨ2プアーＳｉＮ層の水素濃度は１．２×１０22個／ｃｍ3で、Ｈ2リッチＳｉＮ層の水素濃度は、２．３×１０22個／ｃｍ3であった。
【００６９】
撥水層１８、２８として、フッ素系樹脂層を形成した。具体的には、サイトップ（旭硝子株式会社の登録商標）をディップコート法で付与した後、溶媒の除去および／またはフッ素系樹脂の安定性を向上させるために、１７０℃の熱処理を３０分間行った。
【００７０】
実施例、比較例のＥＷＯＤを作製する過程で、電極１４が受けた熱履歴の内、最も高い温度は、１７０℃であった。このような熱履歴を受けると、ＩＴＯ層の結晶化が起こり、ＳｉＮ層に欠陥を生じさせる原因となる。
【００７１】
耐圧性の評価は、以下のようにして行った。
【００７２】
ＥＷＯＤの間隙（図２中の参照符号４０）に１ｍｏｌ／ＬのＬｉＣｌ水溶液を満たした状態で、全面に１６Ｖの電圧を３分間にわたって印加する。その後、ＥＷＯＤを分解し、それぞれのＳｉＮ層の表面を光学顕微鏡で観察することによって、欠陥（絶縁破壊が生じた箇所）の数を求めた。絶縁破壊箇所は、数十μｍ〜数百μｍの大きさを有していた。観察面積は、約１００ｃｍ2で、単位面積当たりの欠陥の数を求めた。表１に、比較例２のＥＷＯＤにおけるＳｉＮ層（ＩＴＯ層上）における欠陥密度（単位面積当たりの欠陥の数、個／ｃｍ2）を１とした相対値で示す。
【００７３】
【表１】
2020042261.tif 000003
【００７４】
表１から分かるように、実施例１〜４は、いずれも比較例よりも欠陥密度が減少した。特に、比較例１と同じ構造の誘電体層を有する実施例１の欠陥密度は、比較例の欠陥密度の４／１００と、著しく小さい値となった。すなわち、電極をＩＴＯ層からＩｎＺｎＯ層に置き換えることによって、欠陥密度を低減できる。
【００７５】
実施例３と実施例４との比較から、欠陥密度を低下させる効果は、Ｈ2プアーＳｉＮ層の方が、Ｈ2リッチＳｉＮ層よりも大きいことがわかる。
【００７６】
実施例１および２と、実施例３との比較から、欠陥密度を低下させる効果は、積層構造を有する方が大きいことがわかる。ただし、比較例１と比較例２との比較から、電極をＩＴＯ層で形成した場合には、積層構造を有することによる欠陥密度を低下させる効果は、ほとんどないことがわかる。
【００７７】
実施例１と実施例２との比較から、Ｈ2プアーＳｉＮ層が上層（撥水層に接する）で、Ｈ2リッチＳｉＮ層が下層（ＩｎＺｎＯ層に接する）の方が、欠陥密度を低下させる効果が大きいことがわかる。
【００７８】
なお、図２を参照して上述したように、上層のＨ2プアーＳｉＮ層の表面を酸化することによって酸化層１６ｂを形成し、撥水層１８との密着性を向上させることができる。
【００７９】
このように、ＩｎＺｎＯ層の上に直接ＳｉＮ層を形成することによって、欠陥密度を低下できる。したがって、従来よりも耐圧性に優れたＳｉＮ層を有し、低電圧駆動が可能なエレクトロウェッティング装置が得られる。
【産業上の利用可能性】
【００８０】
本発明の実施形態は、エレクトロウェッティング装置に広く適用できる。
【符号の説明】
【００８１】
１０        ：ＴＦＴ基板
１１        ：ガラス基板
１２        ：ＴＦＴ回路
１４        ：単位電極
１６        ：誘電体層
１６ａ      ：非酸化層
１６ｂ      ：酸化層
１８        ：撥水層
２０        ：対向基板
２０ａ      ：貫通孔
２１        ：ガラス基板
２４        ：対向電極
２８        ：撥水層
４０        ：間隙
４２        ：液滴
４４        ：シール部
１００      ：エレクトロウェッティング装置
【図１】
2020042261.tif 000004
【図２】
2020042261.tif 000005
【図３】
2020042261.tif 000006
【図４】
2020042261.tif 000007