(57)【要約】【課題】発振器の発振余裕度を表す情報の出力が容易で、確認可能な発振余裕度の制限がより少ない、出力装置等の提供。【解決手段】  出力装置は、並列に接続されたインバータと、水晶振動子と、前記インバータの入力側に接続された第一コンデンサと、前記インバータの出力側に接続された第二コンデンサとを備える発振器における、前記入力側の電圧及び前記出力側の電圧の各々を所定の値に設定する設定部と、前記設定の後に、前記入力側と前記出力側とを電気的に接続する接続部と、前記接続の時から、前記入力側の電圧と前記出力側の電圧との電圧差が所定の値以下になるまでの時間を出力する出力部と、を備える。【選択図】      図３
2020136722.tif 000002
【特許請求の範囲】
【請求項１】
並列に接続されたインバータと、水晶振動子と、前記インバータの入力側に接続された第一コンデンサと、前記インバータの出力側に接続された第二コンデンサとを備える発振器における、前記入力側の電圧及び前記出力側の電圧の各々を所定の値に設定する設定部と、
前記設定の後に、前記入力側と前記出力側とを電気的に接続する接続部と、
前記接続の時から、前記入力側の電圧と前記出力側の電圧との電圧差が所定の値以下になるまでの時間を出力する出力部と、
を備える出力装置。
【請求項２】
前記時間が前記発振器の発振余裕度を表す値である、請求項１に記載された出力装置。
【請求項３】
前記接続部は、所定の抵抗値の抵抗を介して前記接続を行う、請求項１又は請求項２に記載された出力装置。
【請求項４】
前記設定は、前記入力側をグランドレベルにし、かつ、前記出力側を前記インバータに供給される直流電圧レベルにするものである、請求項１乃至請求項３のうちのいずれか一に記載された出力装置。
【請求項５】
前記接続から前記時間が経過した時刻以降において前記発振器から発振による出力信号が出力される、請求項１乃至請求項４のうちのいずれか一に記載された出力装置。
【請求項６】
前記接続部は、前記接続から前記時間が経過した時刻の近傍において前記接続を解除する、請求項５に記載された出力装置。
【請求項７】
前記近傍は前記時刻の以前である、請求項６に記載された出力装置。
【請求項８】
請求項１乃至請求項７のうちのいずれか一に記載された出力装置と、前記発振器とを備える、発振装置。
【請求項９】
並列に接続されたインバータと、水晶振動子と、前記インバータの入力側に接続された第一コンデンサと、前記インバータの出力側に接続された第二コンデンサとを備える発振器における、前記入力側の電圧及び前記出力側の電圧の各々を所定の値に設定し、
前記設定の後に、前記入力側と前記出力側とを電気的に接続し、
前記接続の時から、前記入力側の電圧と前記出力側の電圧との電圧差が所定の値以下になるまでの時間を出力する、
出力方法。
【請求項１０】
並列に接続されたインバータと、水晶振動子と、前記インバータの入力側に接続された第一コンデンサと、前記インバータの出力側に接続された第二コンデンサとを備える発振器における、前記入力側の電圧及び前記出力側の電圧の各々を所定の値に設定する処理と、
前記設定の後に、前記入力側と前記出力側とを電気的に接続する処理と、
前記接続の時から、前記入力側の電圧と前記出力側の電圧との電圧差が所定の値以下になるまでの時間を出力する処理と、
をコンピュータに実行させる出力プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発振器の特性の測定に関する。
【背景技術】
【０００２】
水晶発振器は、水晶振動子、ＣＭＯＳインバータ、コンデンサ及び抵抗を備える構成の発振器である（特許文献２参照）。ここで、ＣＭＯＳは、Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒの略である。
【０００３】
図１は、一般的な水晶発振器の例である発振器１００の構成を表す概念図である。
【０００４】
発振器１００は、発振回路部１０１と水晶振動子２０１とコンデンサ１１６ａ及び１１６ｂとを備える。発振回路部１０１は、抵抗１０６と、インバータ１１１とを備える。インバータ１１１はＣＭＯＳインバータである。コンデンサ１１６ａ及び１１６ｂは、水晶振動子２０１の両端子の各々とグランドとの間に設けられている。インバータ１１１には、図示されない電源から所定の直流電圧が供給されている。水晶振動子２０１が発振している場合には、発振器１００は、クロック信号Ｓｃｋを出力する。
【０００５】
一般に水晶発振器においては、水晶振動子２０１の抵抗値が発振回路部１０１の負性抵抗の値と比較して十分に小さくないと発振しないことが知られている。ここで、水晶発振器における負性抵抗については周知であり、例えば、特許文献１にも開示がある。水晶発振器の発振を安定させるためには、特許文献１にも開示があるように、水晶振動子２０１の抵抗値を小さくして、発振回路部１０１の負性抵抗値を大きくする。水晶発振器が安定して発振するか否かを示す数値である発振余裕度として、発振回路部１０１の負性抵抗値を水晶振動子２０１の抵抗値で除した値が一般的に用いられる。そして、発振余裕度４〜５以上あれば安定して発振が行われることが経験により確認されている。
【０００６】
この発振余裕度を確認するために、図２に表すように、水晶振動子と直列に発振余裕度確認用の抵抗２０６を挿入する構成が用いられる。その場合、抵抗２０６の抵抗値により、発振余裕度を導出する。
【０００７】
しかしながら、図２に表すように発振余裕度確認用の抵抗２０６を接続する方法は、抵抗２０６を接続してクロック信号が出力されるかをテストし、その後に抵抗２０６を取り外さなければならないため、その作業に時間を要するという問題がある。
【０００８】
特許文献２が開示する水晶発振器はこの問題を解決し得る。同水晶発振器は、ベアＩＣチップの発振回路に、水晶振動子と直列に発振余裕度αを可変できるチェック抵抗と当該チェック抵抗の接続を外部からの制御信号で切り替えられるスイッチ回路を設けて一体化する。特許文献２が開示する水晶発振器は、発振余裕度確認用のチェック抵抗を内蔵するので、チェック抵抗の接続及びとりはずしが必要ない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】実開平４−０３９７１４号公報
【特許文献２】特開２００７−１１６５６３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献２が開示する水晶発振器は、ベアＩＣチップ内にチェック抵抗を内蔵するため、チェック抵抗の抵抗値を任意に変更できず、測定可能な発振余裕度に制限がある。
【００１１】
本発明は、発振器の発振余裕度を表す情報の導出が容易で、確認可能な発振余裕度の制限がより少ない、出力装置等の提供を目的とする。
【課題を解決するための手段】
【００１２】
本発明の出力装置は、並列に接続されたインバータと、水晶振動子と、前記インバータの入力側に接続された第一コンデンサと、前記インバータの出力側に接続された第二コンデンサとを備える発振器における、前記入力側の電圧及び前記出力側の電圧の各々を所定の値に設定する設定部と、前記設定の後に、前記入力側と前記出力側とを電気的に接続する接続部と、前記接続の時から、前記入力側の電圧と前記出力側の電圧との電圧差が所定の値以下になるまでの時間を導出する導出部と、を備える。
【発明の効果】
【００１３】
本発明の出力装置等は、発振器の発振余裕度を表す情報の導出が容易で、確認可能な発振余裕度の制限がより少ない。
【図面の簡単な説明】
【００１４】
【図１】一般的な水晶発振器の構成例を表す概念図である。
【図２】一般的な水晶発振器において発振余裕度を確認するための構成を表す概念図である。
【図３】本実施形態の測定システムの構成例を表す概念図である。
【図４】各信号及び各位置の電圧レベルの時間変化の計算結果例を表す概念図である。
【図５】単純化された、各信号及び各位置の電圧レベルの時間変化を表す概念図である。
【図６】処理部が行う処理の処理フロー例を表す概念図である。
【図７】実施形態の出力装置の最小限の構成を表すブロック図である。
【発明を実施するための形態】
【００１５】
図３は、本実施形態の測定システムの例である測定システム５００の構成を表す概念図である。
【００１６】
測定システム５００は、発振器１００と、処理部３００と、記憶部３０１と、試験回路部４００とを備える。
【００１７】
発振器１００は、発振回路部１０１と、水晶振動子２０１と、コンデンサ１１６ａ及び１１６ｂとを備える。
【００１８】
試験回路部４００は、パルス発生部１３１と電圧差検出部１２６とスイッチ１３６とを備える。
【００１９】
発振回路部１０１は、一般的な発振回路部である図１に表す発振回路部１０１が備える構成に加えてスイッチ１２１を備える。スイッチ１２１は、パルス発生部１３１からの信号Ｎ３がハイレベルの時はスイッチ１２１の両端子間を短絡するオン状態になる。スイッチ１２１は、また、パルス発生部１３１からの信号Ｎ３がローレベル（グランドレベル）の時はスイッチ１２１の両端子間を絶縁するオフ状態になる。スイッチ１２１は、例えば、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。
【００２０】
スイッチ１２１を除く発振器１００が備える構成の説明は、図１に表すそれらの構成の説明と同じである。
【００２１】
パルス発生部１３１は、処理部からの信号Ｎ０がハイレベル（図示されない電源から供給される直流電圧のレベル）の時は、出力信号である信号Ｎ３をローレベル（グランドレベル）にする。その場合、スイッチ１２１はオフ状態になる。
【００２２】
パルス発生部１３１は、処理部３００からの信号Ｎ０がハイレベルからローレベルに変わると、出力信号である信号Ｎ３を、パルス幅Ｔｐｗの間はハイレベルにし、その後ローレベルにする。パルス幅Ｔｐｗは、処理部３００からの信号Ｎ５により予め指定されている。
【００２３】
スイッチ１３６は、処理部３００からの信号Ｎ０がハイレベルの時は、オン状態になる。スイッチ１３６は、また、処理部３００からの信号Ｎ０がローレベルの時は、オフ状態になる。スイッチ１３６は、例えば、ＦＥＴである。
【００２４】
電圧差検出部１２６は、電圧ＶＴ５がローレベルからハイレベルに切り替わった後において、電圧ＶＴ２と電圧ＶＴ１との電圧差が、閾値Ｖｔｈより小さくなった場合に、それまでローレベルであった信号Ｎ４の電圧をハイレベルに切り替える。ここで、電圧ＶＴｎ（ｎは整数）は、位置Ｔｎの電圧を表すものとする。また、閾値Ｖｔｈは、インバータ１１１に供給されるハイレベルよりは小さい値であり、電圧差検出部１２６に予め設定されている。閾値Ｖｔｈは、例えば、水晶振動子２０１の発振が開始される前記電圧差の近傍に予め設定される。その場合、当該設定は、例えば、クロック信号Ｓｃｋが実際に出力されるかを確認することにより行われる。
【００２５】
処理部３００は、例えば、コンピュータの演算処理装置である。
【００２６】
処理部３００は、図６を参照して後述する動作によりパルス幅Ｔｐｗを決定し、パルス幅Ｔｐｗを表す信号Ｎ５をパルス発生部１３１へ送付する。
【００２７】
そして処理部３００は、パルス発生部１３１及びスイッチ１３６への信号Ｎ０をハイレベルにする。
【００２８】
パルス発生部１３１は、信号Ｎ０がハイレベルになると、出力信号である信号Ｎ３をローレベルにする。スイッチ１２１は、信号Ｎ３がローレベルなのを受けて、オフ状態になる。
【００２９】
一方、信号Ｎ０がハイレベルになったのを受けて、スイッチ１３６はオン状態になる。当該短絡により、インバータ１１１の入力側にある位置Ｔ１は接地される。位置Ｔ３の電圧は、位置Ｔ１の電圧に等しい。そのため、電圧差検出部１２６は、位置Ｔ３の電圧として、ローレベル（グランドレベル）を検出する。
【００３０】
位置Ｔ１が接地され入力信号がローレベルになると、インバータ１１１はハイレベルの電圧を出力する。また、スイッチ１２１はオフ状態になり、かつ、この段階では水晶振動子２０１にはほとんど電流が流れないので、位置Ｔ２及びＴ４の電圧はハイレベルになる。そして、電圧差検出部１２６は、位置Ｔ４の電圧Ｖｔ４としてハイレベルを検出する。この時点では、前述のように、位置Ｔ３の電圧Ｖｔ３は前述のようにローレベル（グランドレベル）である。そのため、電圧ＶＴ４と電圧ＶＴ３との差である電圧差Ｖｄはハイレベルの電圧値である。前述のように、閾値Ｖｔｈはハイレベルの電圧値よりも小さい値である。そのため、電圧差Ｖｄであるハイレベルの電圧値が閾値Ｖｔｈよりも大きい。その場合、電圧差検出部１２６は、出力信号である信号Ｎ４をローレベルにする。
【００３１】
次に、処理部３００は、パルス発生部１３１及びスイッチ１３６へ送付する信号Ｎ０をローレベルにする。
【００３２】
パルス発生部１３１は、入力信号である信号Ｎ０がハイレベルからローレベルに変わったのを受けて、出力信号である信号Ｎ３を、パルス幅Ｔｐｗの間はハイレベルにし、その後ローレベルにする。スイッチ１２１は、信号Ｎ３がハイレベルのパルス幅Ｔｐｗの間はオン状態になり、その後オフ状態になる。
【００３３】
一方、信号Ｎ０がローレベルになったのを受けて、スイッチ１３６はオフ状態になる。当該オフ状態により、インバータ１１１の入力側の位置Ｔ１は接地から開放される。
【００３４】
処理部３００からの信号Ｎ０がローレベルに切り替わり、スイッチ１２１がオン状態に、スイッチ１３６がオフ状態になることで、位置Ｔ２から抵抗１０６を介して位置Ｔ１へ電流が流れる。そして、位置Ｔ２（及びＴ４）の電圧は位置Ｔ１（及びＴ３）の電圧に近づく収束が生じる。
【００３５】
当該収束の過程において、ある時点で、電圧ＶＴ４と電圧ＶＴ３との電圧差Ｖｄは、前述の閾値Ｖｔｈを下回る。すると、電圧差検出部１２６は、出力信号である信号Ｎ４をハイレベルにする。
【００３６】
その後、パルス幅Ｔｐｗの期間が経過した時にはインバータ１１１の発振が開始されており、クロック信号Ｓｃｋが位置Ｔ６から外部へ出力される。
【００３７】
発振器１００の各構成の回路定数のばらつきにより、水晶振動子２０１へのフィードバックゲインが小さくなると、発振余裕度が小さくなることが一般に知られている。前記回路定数のばらつきには、インバータ１１１を構成するトランジスタの特性のばらつきによる寄生抵抗の増加や、水晶振動子２０１の寄生抵抗の増加が含まれる。そして、発振余裕度が小さいと、位置Ｔ１（及びＴ３）及びＴ２（及びＴ４）の電圧の上記収束までの時間が長くなることが経験により理解され、かつ、後述の図５に表す計算結果により確認されている。
【００３８】
処理部３００は、上述の、信号Ｎ０をハイレベルからローレベルに切り替えた時刻ｔ１から、電圧差検出部１２６からの信号Ｎ４がローレベルからハイレベルに切り替わった時刻ｔ２との差である時間Ｔｄを求める。時間Ｔｄは、上記収束までの時間を表す指標となる値であり、前述のように発振器１００の発振余裕度を表す。
【００３９】
なお、パルス発生部１３１が、信号Ｎ３の電圧をハイレベルのままにせず、パルス幅Ｔｐｗの経過によりローレベルに変えるのは、次の理由による。すなわち、上記理由は、インバータ１１１からの出力電流を、抵抗１０６を介してインバータ１１１の入力側に帰還させることにより発振を開始させた後は、当該帰還を解除した方が、発振が安定することが経験により理解されているためである。
【００４０】
なお、図３に表す記憶部３０１は、処理部３００が上記動作を行うためのプログラムや情報を保持する。記憶部３０１は、また、処理部３００が指示する情報を格納する。記憶部３０１は、また、処理部３００が指示する格納情報を記憶部３０１へ送付する。
【００４１】
なお、図３に表す発振器１００と試験回路部４００とは、一つの半導体チップとして形成されていても構わない。
【００４２】
図４は、発振余裕度を変えた場合の電圧ＶＴ２及びＶＴ１並びに信号Ｎ３のレベルの時間変化の計算結果例を表す概念図である。図４（ａ）及び（ｂ）に表す場合は、図４（ｃ）及び（ｄ）に比べて、発振器１００の発振余裕度がより大きい場合に相当する。
【００４３】
また、図４（ｂ）は図４（ａ）の時刻０ゼロ近傍（５μｓｅｃ以上）を拡大した図である。また、図４（ｄ）は図４（ｂ）の時刻０ゼロ近傍（５μｓｅｃ以上）を拡大した図である。
【００４４】
図４に表す計算結果の導出には、市販の高速デジタルアプリケーション用のシミュレーションソフトウエアを用いている。また、発振余裕度の変更は、ＣＭＯＳインバータであるインバータ１１１を構成する所定のトランジスタのチャネル長を変更することにより行っている。当該チャネル長が変わると、水晶振動子側から見た負性抵抗値が変わるので、発振用余裕度が変化する。
【００４５】
図４に表す計算結果においては、時間１０μｓにおいて信号Ｎ３がハイレベルに切り替わるとしている。そして、電圧ＶＴ２と電圧ＶＴ１との電圧差がそれ以降は略一定になる時間で、信号Ｎ３はローレベルに切り替えられるとしている。
【００４６】
図４（ｂ）及び（ｄ）に表すいずれの場合も、電圧ＶＴ２は時間の経過にともない電圧ＶＴ１に近づく。すなわち、電圧ＶＴ２と電圧ＶＴ１との電圧差は時間の経過にともない減少する。
【００４７】
そして、図４（ｂ）に表す場合は時間が５０μｓｅｃで、図４（ｄ）に表す場合は時間が６０μｓｅｃで、それ以降の時間では電圧ＶＴ２と電圧ＶＴ１との電圧差は略一定になる。
【００４８】
そして、図４（ａ）及び（ｂ）と図４（ｃ）及び（ｄ）に表すいずれの場合も、時間７０μｓｅｃ以降に発振が開始する。
【００４９】
図４の計算結果から、発振余裕度が小さい場合の方が、大きい場合より、電圧ＶＴ２と電圧ＶＴ１との電圧差が近づく収束の速さが遅いことが理解される。
【００５０】
図５は、信号Ｎ０、位置Ｔ３及びＴ４並びに信号Ｎ３（位置Ｔ５）及び信号Ｎ４の各々の電圧レベルの時間変化をより単純化して表すイメージ図である。なお、図５（ｂ）に表す時間変化は発振余裕度が図５（ａ）に表す場合より小さい発振器１００についてのものである。
【００５１】
図５（ａ）及び（ｂ）に表す時刻ｔ１は、前述のように、処理部３００が、信号Ｎ０をハイレベルからローレベルに切り替える時刻である。
【００５２】
図５（ａ）に表す場合は、時刻ｔ１以降、位置Ｔ４の電圧である電圧ＶＴ４は減少し、位置Ｔ３の電圧である電圧ＶＴ３は上昇する。電圧ＶＴ４と電圧ＶＴ３とは互いに近づく。なお、電圧ＶＴ４は電圧ＶＴ２に、電圧ＶＴ３は電圧ＶＴ１に各々等しい。上記が生じるのは、前述のように、時刻ｔ１において、スイッチ１２１がオン状態になり、位置Ｔ２から位置Ｔ１への抵抗１０６を介する電流の帰還が生じるためである。
【００５３】
そして、時刻Ｔａ２において、電圧ＶＴ４と電圧ＶＴ３との電圧差は、閾値Ｖｔｈより小さくなる。閾値Ｖｔｈは前述のように、電圧差検出部１２６が、その出力信号である信号Ｎ４の電圧レベルをローレベルからハイレベルに切り替えるために、電圧差検出部１２６に設定された、電圧ＶＴ４と電圧ＶＴ３との電圧差についての閾値である。
【００５４】
そのため、信号Ｎ４は、時刻ｔａ２に、ローレベルからハイレベルに切り替わる。
【００５５】
位置Ｔ５の電圧であるＶＴ５（信号Ｎ３の電圧）は、時刻Ｔａ３でローレベルになり図３に表すスイッチ１２１はオフ状態になる。そのため、位置Ｔ２からスイッチ１２１及び抵抗１０６を介しての電流帰還は、時刻ｔａ２で停止される。
【００５６】
そして、時刻ｔａ３以降少なくとも時刻ｔａ４を経過するまでは、電圧ＶＴ４と電圧ＶＴ３との電圧差は略一定になる。
【００５７】
水晶振動子２０１の発振及びクロック信号Ｓｃｋの出力は、時刻ｔａ４以降に開始される。
【００５８】
時刻ｔａ２から時刻ｔ１を減じた時間が、図５（ａ）に表す場合に相当する、図３に表す発振器１００の発振余裕度を表す発振余裕度情報である。図３に表す処理部３００は、信号Ｎ０をハイレベルからローレベルに自ら切り替える時刻である時刻ｔ１と、電圧差検出部１２６から送付される信号Ｎ４がローレベルからハイレベルに切り替わる時刻である時刻ｔａ２から、当該発振余裕度情報を導出する。
【００５９】
一方、図５（ｂ）に表す電圧レベルの時間変化の場合は、時刻ｔ１以降、パルス幅Ｔｐｗが経過する時刻である時刻ｔａ３までには、電圧ＶＴ４と電圧ＶＴ３との電圧差は閾値Ｖｔｈ以下にならない。そのため、信号Ｎ４は、時刻ｔａ３までにはハイレベルに切り替わらない。その場合、図６を参照して後述するように、処理部３００はパルス幅をパルス幅Ｔｐｗより長くする。図５（ｂ）においては、パルス幅は、処理部３００によりパルス幅Ｔｐｗ２に設定されている。
【００６０】
図５（ｂ）の場合、時刻ｔｂ２以降、電圧ＶＴ４と電圧ＶＴ３との電圧差は閾値Ｖｔｈを下回る。時刻ｔｂ２から時刻ｔ１を減じた値が図５（ｂ）の場合の発振余裕度情報である。なお、水晶振動子２０１の発振及び発振器１００からのクロック信号Ｓｃｋの出力は、時刻ｔｂ４以降に開始される。
【００６１】
図６は、図３に表す処理部３００が行う処理の処理フロー例を表す概念図である。
【００６２】
処理部３００は、例えば、外部からの開始情報の入力により図６に表す処理を開始する。
【００６３】
そして、処理部３００は、Ｓ１０１の処理として、Ｓ１０１の処理開始時からの経過時間である時間ｔａの測定を開始する。処理部３００は、時刻を測定するための時計を利用できることを前提とする。
【００６４】
そして、処理部３００は、Ｓ１０２の処理として、信号Ｎ０をハイレベルにする。これにより、図３に表すパルス発生部１３１は信号Ｎ３をローレベルにし、スイッチ１２１はオフ状態になる。また、信号Ｎ０がハイレベルに切り替わったのを受けてスイッチ１３６はオン状態になり、位置Ｔ１の電圧ＶＴ１はローレベルに、位置Ｔ２の電圧ＶＴ２はハイレベルに、それぞれ初期化される。この状態は、図５（ａ）及び（ｂ）に表す時刻ｔ１以前の状態である。
【００６５】
次に、処理部３００は、Ｓ１０３の処理として、パルス幅Ｔｐｗに初期値であるパルス幅Ｔｐｗ０を代入する。パルス幅Ｔｐｗ０は、クロック信号Ｓｃｋが発信する可能性があるパルス幅Ｔｐｗの下限として、予め測定等により定められている。記憶部３０１はパルス幅Ｔｐｗ０を予め保持している。
【００６６】
そして、処理部３００は、Ｓ１０４の処理として、信号Ｎ５により、パルス発生部１３１に、信号Ｎを次にハイレベルに切り替えた場合の、信号Ｎ３をハイレベルにする期間であるパルス幅Ｔｐｗを設定させる。
【００６７】
そして、処理部３００は、Ｓ１０５の処理として、時間ｔａが時間Ｔｆを経過したかについての判定を行う。ここで、時間Ｔｆは、前述の初期化が十分に行われたことが想定される時間ｔａとして予め定められた時刻である。記憶部３０１は、時間Ｔａを予め保持している。
【００６８】
処理部３００は、Ｓ１０５の処理による判定結果がｙｅｓの場合は、Ｓ１０６の処理を行う。一方、処理部３００は、Ｓ１０５の処理による判定結果がｎｏの場合は、Ｓ１０５の処理を再度行う。
【００６９】
処理部３００は、Ｓ１０６の処理を行う場合は、同処理として、時間Ｔをゼロに設定し、Ｓ１０６の処理の開始時からの経過時間である時間ｔｂの測定を開始する。時間Ｔは、後述のＳ１１０及びＳ１１４の処理に用いられる値である。
【００７０】
そして、処理部３００は、Ｓ１０７の処理として、信号Ｎ０を、ハイレベルからローレベルに切り替える。当該切替えにより、パルス発生部１３１は、Ｓ１０４の処理を受けて設定されたパルス幅Ｔｐｗの間、信号Ｎ３をハイレベルにし、その後ローレベルにする。これにより、スイッチ１２１は、パルス幅Ｔｐｗの間、オン状態になり、その後、オフ状態になる。また、信号Ｎ０の前記切替えにより、スイッチ１３６はオフ状態になる。
【００７１】
そして、処理部３００は、Ｓ１０８の処理として、電圧差検出部１２６からの信号Ｎ４がローレベルからハイレベルに切り替わったかについての判定を行う。
【００７２】
処理部３００は、Ｓ１０８の処理による判定結果がｙｅｓの場合は、Ｓ１１４の処理を行う。一方、処理部３００は、Ｓ１０８の処理による判定結果がｎｏの場合は、Ｓ１０９の処理を再度行う。
【００７３】
処理部３００は、Ｓ１０９の処理を行う場合は、同処理として、時間ｔｂが時間Ｔを上回ったか（Ｓ１０６の処理の開始から時間ｔｂが経過したか）についての判定を行う。時間ΔＴは十分に小さい値とする。その理由は、時間ＴはＳ１１０の処理により時間ΔＴおきの不連続な値になるため、時間ΔＴが大きすぎると、発信余裕度を表す情報である、Ｓ１１４の処理により格納される時間Ｔの値の精度が悪くなるためである。
【００７４】
処理部３００は、Ｓ１０９の処理による判定結果がｙｅｓの場合は、Ｓ１１０の処理を行う。一方、処理部３００は、Ｓ１０９の処理による判定結果がｎｏの場合は、Ｓ０９０の処理を再度行う。
【００７５】
次に、処理部３００は、Ｓ１１０の処理として、時間Ｔの値を時間ΔＴだけ増やす。
【００７６】
そして、処理部３００は、Ｓ１１１の処理として、時間ｔｂが時間Ｔｍを経過したかについての判定を行う。ここで、時間Ｔｍは、信号Ｎ４がハイレベルに切り替わるのに要する時間の上限として、予め設定された時間である。時間Ｔｍは、例えば、クロック信号Ｓｃｋが出力されたか当の測定により予め定められている。記憶部３０１は、時間Ｔｍを予め保持する。
【００７７】
処理部３００は、Ｓ１１１の処理による判定結果がｙｅｓの場合は、Ｓ１１２の処理を行う。一方、処理部３００は、Ｓ１１１の処理による判定結果がｎｏの場合は、Ｓ１０８の処理を再度行う。
【００７８】
処理部３００は、Ｓ１１２の処理を行う場合は、同処理として、信号Ｎ０をローレベルからハイレベルへ切り替える。
【００７９】
そして、処理部３００は、Ｓ１１３の処理として、パルス幅Ｔｐｗを時間ΔＴｐｗだけ増やす。時間ΔＴｐｗは十分に小さい値とする。その理由は次の通りである。すなわち、時間ΔＴｐｗが大きすぎると、信号Ｎ４がハイレベルに切り替わって電圧ＶＴ４と電圧ＶＴ３の電圧差が前述の閾値Ｖｔｈ以下になり、その後略一定になっているのに、スイッチ１２１がオフ状態にならない。そのため、水晶振動子２０１の発振が開始されない場合があるからである。時間ΔＴｐｗは、上記のような動作不良が生じない値に、信号Ｎ４がハイレベルに切り替わった場合にはクロック信号Ｓｃｋが出力されるように、予め測定等により定められている。記憶部３０１は、時間ΔＴｐｗを予め保持する。
【００８０】
そして、処理部３００は、Ｓ１０４の処理を再度行う。
【００８１】
処理部３００は、Ｓ１１４の処理を行う場合は、同処理として、時間Ｔを、記憶部３０１に格納させる。時間Ｔは、例えば、図５（ａ）に表す時刻ｔａ２から時刻ｔ１を減じた時間や、図５（ｂ）に表す時刻ｔｂ２から時刻ｔ１を減じた時間である。時間Ｔは、前述のように、発振余裕度を表す発振余裕度情報である。
【００８２】
なお、処理部３００がコンピュータである場合において、図６に表す処理を処理部３００に実行させるプログラムや情報は、例えば、図３に表す記憶部３０１が予め保持している。
［効果］
本実施形態の測定システムは、発振器の備えるインバータの入力側と出力側を所定の抵抗を介して接続した際の、入力側と出力側の電圧差が閾値以下になるまでに要する時間を、発振余裕度を表す情報として用いる。そのため、前記測定システムは、一般的な発振余裕度の測定の際に行う、チェック抵抗の取付けや取り外しの必要がない。さらに、前記時間は発振余裕度の変化にともない連続的に変化する値であるので、確認可能な発振余裕度の制限が特許文献２に開示される方法と比較して少ない。すなわち、前記測定システムは、発振器の発振余裕度を表す情報の導出が容易で、確認可能な発振余裕度の制限がより少ない。
【００８３】
なお、図３の説明で述べたように、本実施形態の発振器と試験回路部とは、一つの半導体チップとして形成されていても構わない。そのような場合であっても、半導体チップは、特許文献２のベアＩＣチップと同等以下の大きさに製造することが可能と考えられる。その理由は、試験回路部を構成するパルス発生部及び電圧差検出部は抵抗を含まない構成とすることができるので、前記半導体チップは、チェック用の抵抗という大面積の素子を必要とする特許文献２のベアＩＣチップより小さく作れると考えられるためである。
【００８４】
図７は、実施形態の出力装置の最小限の構成である出力装置６００の構成を表すブロック図である。
【００８５】
出力装置６００は、設定部６０１と、接続部６０２と、出力部６０３とを備える。
【００８６】
設定部６０１は、発振器における、前記入力側の電圧及び前記出力側の電圧の各々を所定の値に設定する。前記発振器は、並列に接続されたインバータと、水晶振動子と、前記インバータの入力側に接続された第一コンデンサと、前記インバータの出力側に接続された第二コンデンサとを備えるものである。
【００８７】
接続部６０２は、前記設定の後に、前記入力側と前記出力側とを電気的に接続する。
【００８８】
出力部６０３は、前記接続の時から、前記入力側の電圧と前記出力側の電圧との電圧差が所定の値以下になるまでの時間を出力する。
【００８９】
出力装置６００は、前記発振器の発振余裕度を表す情報である前記時間を出力する。出力装置６００は、当該出力のために、チェック用の抵抗を必要としない。そのため、出力装置６００は、図２を参照して説明した方法のように、チェック用の抵抗の取り外しを行う必要がなく、発振器の発振余裕度を表す情報の出力が容易である。また、特許文献２が開示する方法のような確認可能な発振余裕度の制限も少ない。
【００９０】
すなわち、出力装置６００は、発振器の発振余裕度を表す情報の出力が容易で、確認可能な発振余裕度の制限がより少ない。
【００９１】
そのため、出力装置６００は、前記構成により、［発明の効果］の項に記載した効果を奏する。
【００９２】
なお、設定部６０１は、例えば、図３に表す処理部３００の図６に表すＳ１０２の処理を行う部分と、スイッチ１３６との組合せである。
【００９３】
また、接続部６０２は、例えば、パルス発生部１３１とスイッチ１２１との組合せである。
【００９４】
また、出力部６０３は、例えば、処理部３００の図６に表すＳ１１４の処理を行う部分である。
【００９５】
また、前記発振器は、例えば、発振器１００のうち、インバータ１１１と水晶振動子２０１とコンデンサ１１６ａ及び１１６ｂの部分である。
【００９６】
以上、本発明の各実施形態を説明したが、本発明は、前記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で更なる変形、置換、調整を加えることができる。例えば、各図面に示した要素の構成は、本発明の理解を助けるための一例であり、これらの図面に示した構成に限定されるものではない。
【００９７】
また、前記の実施形態の一部又は全部は、以下の付記のようにも記述され得るが、以下には限られない。
（付記１）
並列に接続されたインバータと、水晶振動子と、前記インバータの入力側に接続された第一コンデンサと、前記インバータの出力側に接続された第二コンデンサとを備える発振器における、前記入力側の電圧及び前記出力側の電圧の各々を所定の値に設定する設定部と、
前記設定の後に、前記入力側と前記出力側とを電気的に接続する接続部と、
前記接続の時から、前記入力側の電圧と前記出力側の電圧との電圧差が所定の値以下になるまでの時間を出力する出力部と、
を備える出力装置。
（付記２）
前記時間が前記発振器の発振余裕度を表す値である、付記１に記載された出力装置。
（付記３）
前記接続部は、所定の抵抗値の抵抗を介して前記接続を行う、付記１又は付記２に記載された出力装置。
（付記４）
前記設定は、前記入力側をグランドレベルにし、かつ、前記出力側を前記インバータに供給される直流電圧レベルにするものである、付記１乃至付記３のうちのいずれか一に記載された出力装置。
（付記５）
前記接続から前記時間が経過した時刻以降に、前記発振器から発振による出力信号が出力される、付記１乃至付記４のうちのいずれか一に記載された出力装置。
（付記６）
前記出力信号がクロック信号である、付記５に記載された出力装置。
（付記７）
前記接続部は、前記接続から前記時間が経過した時刻の近傍において前記接続を解除する、付記５又は付記６に記載された出力装置。
（付記８）
前記近傍は前記時刻の以前である、付記７に記載された出力装置。
（付記９）
前記インバータは半導体回路により構成される、付記１乃至付記８のうちのいずれか一に記載された出力装置。
（付記１０）
前記インバータはＣｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒインバータである、付記１乃至付記９のうちのいずれか一に記載された出力装置。
（付記１１）
付記１乃至付記１０のうちのいずれか一に記載された出力装置と、前記発振器とを備える、発振装置。
（付記１２）
並列に接続されたインバータと、水晶振動子と、前記インバータの入力側に接続された第一コンデンサと、前記インバータの出力側に接続された第二コンデンサとを備える発振器における、前記入力側の電圧及び前記出力側の電圧の各々を所定の値に設定し、
前記設定の後に、前記入力側と前記出力側とを電気的に接続し、
前記接続の時から、前記入力側の電圧と前記出力側の電圧との電圧差が所定の値以下になるまでの時間を出力する、
出力方法。
（付記１３）
並列に接続されたインバータと、水晶振動子と、前記インバータの入力側に接続された第一コンデンサと、前記インバータの出力側に接続された第二コンデンサとを備える発振器における、前記入力側の電圧及び前記出力側の電圧の各々を所定の値に設定する処理と、
前記設定の後に、前記入力側と前記出力側とを電気的に接続する処理と、
前記接続の時から、前記入力側の電圧と前記出力側の電圧との電圧差が所定の値以下になるまでの時間を出力する処理と、
をコンピュータに実行させる出力プログラム。
【符号の説明】
【００９８】
１００    発振器
１０１    発振回路部
１０６、２０６    抵抗
１１１    インバータ
１１６ａ、１１６ｂ    コンデンサ
１２１、１３６    スイッチ
１２６    電圧差検出部
１３１    パルス発生部
２０１    水晶振動子
３００    処理部
３０１    記憶部
４００    試験回路部
６００    出力装置
６０１    設定部
６０２    接続部
６０３    出力部
【図１】
2020136722.tif 000003
【図２】
2020136722.tif 000004
【図３】
2020136722.tif 000005
【図４】
2020136722.tif 000006
【図５】
2020136722.tif 000007
【図６】
2020136722.tif 000008
【図７】
2020136722.tif 000009
【手続補正書】
【提出日】令和2年1月15日(2020.1.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
水晶振動子に並列に接続されたインバータと、前記水晶振動子と、前記インバータの入力側に接続された第一コンデンサと、前記インバータの出力側に接続された第二コンデンサとを備える発振器における、前記入力側の電圧及び前記出力側の電圧の各々を所定の値に設定する設定部と、
前記設定の後に、前記入力側と前記出力側とを電気的に接続する接続部と、
前記接続の時から、前記入力側の電圧と前記出力側の電圧との電圧差が所定の値以下になるまでの時間を出力する出力部と、
を備える出力装置。
【請求項２】
前記時間が前記発振器の発振余裕度を表す値である、請求項１に記載された出力装置。
【請求項３】
前記接続部は、所定の抵抗値の抵抗を介して前記接続を行う、請求項１又は請求項２に記載された出力装置。
【請求項４】
前記設定は、前記入力側をグランドレベルにし、かつ、前記出力側を前記インバータに供給される直流電圧レベルにするものである、請求項１乃至請求項３のうちのいずれか一に記載された出力装置。
【請求項５】
前記接続から前記時間が経過した時刻以降において前記発振器から発振による出力信号が出力される、請求項１乃至請求項４のうちのいずれか一に記載された出力装置。
【請求項６】
前記接続部は、前記接続から前記時間が経過した時刻の近傍において前記接続を解除する、請求項５に記載された出力装置。
【請求項７】
前記近傍は前記時刻の以前である、請求項６に記載された出力装置。
【請求項８】
請求項１乃至請求項７のうちのいずれか一に記載された出力装置と、前記発振器とを備える、発振装置。
【請求項９】
水晶振動子に並列に接続されたインバータと、前記水晶振動子と、前記インバータの入力側に接続された第一コンデンサと、前記インバータの出力側に接続された第二コンデンサとを備える発振器における、前記入力側の電圧及び前記出力側の電圧の各々を所定の値に設定し、
前記設定の後に、前記入力側と前記出力側とを電気的に接続し、
前記接続の時から、前記入力側の電圧と前記出力側の電圧との電圧差が所定の値以下になるまでの時間を出力する、
出力方法。
【請求項１０】
水晶振動子に並列に接続されたインバータと、前記水晶振動子と、前記インバータの入力側に接続された第一コンデンサと、前記インバータの出力側に接続された第二コンデンサとを備える発振器における、前記入力側の電圧及び前記出力側の電圧の各々を所定の値に設定する処理と、
前記設定の後に、前記入力側と前記出力側とを電気的に接続する処理と、
前記接続の時から、前記入力側の電圧と前記出力側の電圧との電圧差が所定の値以下になるまでの時間を出力する処理と、
をコンピュータに実行させる出力プログラム。