(57)【要約】【課題】複数の画素を複数のブロックに分ける撮像素子において、遮光画素を有さないブロックにおいても、遮光画素から信号を読み出すことができるようにする。【解決手段】撮像素子１００は、複数の画素が配列される第一基板２００と、複数の画素を少なくとも遮光画素３０３と一部の開口画素３０２とを分ける複数のブロックごとに設けられ、ブロックに含まれる複数の画素に接続される複数の出力線４０６，４０７と、遮光画素３０３を含まない開口ブロック３０４に対応して設けられる読出回路３０５と、遮光画素３０３を含む遮光ブロック３０６の遮光出力線４０７と開口ブロックの開口出力線４０６とを接続する第一スイッチ４０８と、を有する。読出回路３０５は、遮光出力線４０７、第一スイッチ４０８および開口出力線４０６を通じて、遮光ブロック３０６に含まれる遮光画素３０３から信号を読み出す。【選択図】図３
2020136860.tif 000002
【特許請求の範囲】
【請求項１】
遮光画素および光電変換のための開口画素を含む複数の画素が配列される第一基板と、
複数の前記画素を少なくとも遮光画素と一部の開口画素とを分ける複数のブロックごとに設けられ、前記ブロックに含まれる複数の画素に接続される複数の出力線と、
前記遮光画素を含まない前記ブロックである開口ブロックに対応して設けられ、前記開口ブロックに含まれる複数の画素から前記出力線を通じて信号を読み出す読出回路と、
前記遮光画素を含む前記ブロックである遮光ブロックの前記出力線である遮光出力線と前記開口ブロックの前記出力線である開口出力線とを接続する第一スイッチと、
を有し、
前記開口ブロックに対応する前記読出回路は、前記遮光出力線、前記第一スイッチおよび前記開口出力線を通じて、前記遮光ブロックに含まれる遮光画素から信号を読み出す、
撮像素子。
【請求項２】
前記第一スイッチにより前記遮光ブロックの前記遮光出力線と接続される第一の前記開口ブロックの前記開口出力線と、第二の前記開口ブロックの開口出力線とを接続する第二スイッチ、を有し、
第二の前記開口ブロックに対応する前記読出回路は、前記遮光出力線、前記第一スイッチ、第一の前記開口ブロックの前記開口出力線、前記第二スイッチ、および第二の前記開口ブロックの前記開口出力線を通じて、前記遮光ブロックに含まれる遮光画素から信号を読み出す、
請求項１記載の撮像素子。
【請求項３】
前記遮光出力線は、前記遮光ブロックにおいて１つの遮光画素に接続される、
請求項１または２記載の撮像素子。
【請求項４】
前記遮光出力線は、前記遮光ブロックにおいて複数の遮光画素に接続される、
請求項１または２記載の撮像素子。
【請求項５】
前記遮光出力線、前記第一スイッチおよび前記開口出力線は、複数組で設けられ、
前記読出回路は、複数の前記開口出力線に接続される複数の選択スイッチ、を有する、
請求項１から４のいずれか一項記載の撮像素子。
【請求項６】
前記読出回路は、対応する前記開口ブロックの開口画素から信号を読み出す前に、前記遮光画素から信号を読み出す、
請求項１から５のいずれか一項記載の撮像素子。
【請求項７】
前記読出回路は、読み出す信号をＡＤ変換し、
前記読出回路に接続され、前記読出回路から出力される前記開口画素に基づくＡＤ変換値を、前記遮光画素に基づくＡＤ変換値に応じて補正する信号処理回路、を有する、
請求項１から６のいずれか一項記載の撮像素子。
【請求項８】
前記遮光ブロックと、前記第一スイッチにより前記遮光ブロックと接続される第一の前記開口ブロックと、前記第二スイッチにより第一の前記開口ブロックと接続される第二の前記開口ブロックとは、前記第一基板において、並べて設けられる、
請求項２記載の撮像素子。
【請求項９】
前記第一の前記開口ブロックに対応する前記読出回路と、前記第二の前記開口ブロックに対応する前記読出回路とは、共通の前記遮光画素から信号を同時に読み出すことが可能である、
請求項２または８記載の撮像素子。
【請求項１０】
前記第一の前記開口ブロックに対応する前記読出回路と、前記第二の前記開口ブロックに対応する前記読出回路とは、異なる前記遮光画素から信号を同時に読み出すことが可能である、
請求項２または８記載の撮像素子。
【請求項１１】
前記第二の前記開口ブロックに対応する前記読出回路は、前記第一の前記開口ブロックに対応する前記読出回路が前記遮光画素から信号を読み出した後の信号処理中に、前記遮光画素から信号を読み出すことが可能である、
請求項２または８記載の撮像素子。
【請求項１２】
前記読出回路は、対応する前記開口ブロックの前記開口画素から信号を読み出す場合よりも長い期間により、前記遮光画素から信号を読み出す、
請求項１から１１のいずれか一項記載の撮像素子。
【請求項１３】
遮光画素および光電変換のための開口画素を含む複数の画素が、前記遮光画素を含まない開口ブロックと前記遮光画素を含む遮光ブロックとに分けて設けられる撮像素子の読出方法であって、
前記遮光ブロックの遮光画素から信号を読み出すための遮光出力線と前記開口ブロックの開口画素から信号を読み出すための開口出力線とを第一スイッチにより接続して、前記遮光出力線、前記第一スイッチおよび前記開口出力線を通じて、遮光画素から信号を読み出す工程と、
第一スイッチを開いた状態で、前記開口出力線を通じて、前記開口ブロックの開口画素から信号を読み出す工程と、
を有する、撮像素子の読出方法。
【請求項１４】
光電変換のための撮像素子と、（撮像素子に読み出しを指示することにより）撮像素子による読出を制御する制御部と、を有する撮像装置であって、
前記撮像素子は、
遮光画素および光電変換のための開口画素を含む複数の画素が配列される第一基板と、
複数の前記画素を少なくとも遮光画素と一部の開口画素とを分ける複数のブロックごとに設けられ、前記ブロックに含まれる複数の画素に接続される複数の出力線と、
前記遮光画素を含まない前記ブロックである開口ブロックに対応して設けられ、前記開口ブロックに含まれる複数の画素から前記出力線を通じて信号を読み出す読出回路と、
前記遮光画素を含む前記ブロックである遮光ブロックの前記出力線である遮光出力線と前記開口ブロックの前記出力線である開口出力線とを接続する第一スイッチと、
を有し、
前記開口ブロックに対応する前記読出回路は、前記遮光出力線、前記第一スイッチおよび前記開口出力線を通じて、前記遮光ブロックに含まれる遮光画素から信号を読み出す、
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子に関する。
【背景技術】
【０００２】
撮像素子は、光電変換のための複数の開口画素が配列される第一基板、を有する。そして、読出回路は、たとえば、開口画素から読み出した信号をＡＤ変換する。このＡＤ変換値は、開口画素が光電変換した光量などに応じた値を有し、開口画素の受光量を示す画素値として用いることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１７７２０７号公報
【特許文献２】特開２０１４−１５５１７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、撮像素子には、複数の画素を、第一基板のエリアごとに複数のブロックに分けて、ブロックごとに対応して設けられる読出回路により、ブロックごとに開口画素から信号を読み出すものがある（特許文献１、２）。しかしながら、複数の画素を複数のブロックに分けた場合、複数のブロックには、光を受光しない遮光画素を有さないブロックが生じる可能性がある。遮光画素を有さないブロックに対応する読出回路は、遮光画素から信号を読み出すことができない。その結果、複数の画素を複数のブロックに分けた撮像素子では、読出回路に接続される信号処理回路が、開口画素から読み出した信号を、遮光画素に基づく信号により補正することができなくなる可能性がある。
【０００５】
このように、複数の画素を複数のブロックに分ける撮像素子では、またはそれを用いる撮像装置では、遮光画素を有さないブロックにおいても、遮光画素から信号を読み出すことができるようにすることが求められている。
【課題を解決するための手段】
【０００６】
本発明ら係る撮像素子は、遮光画素および光電変換のための開口画素を含む複数の画素が配列される第一基板と、複数の前記画素を少なくとも遮光画素と一部の開口画素とを分ける複数のブロックごとに設けられ、前記ブロックに含まれる複数の画素に接続される複数の出力線と、前記遮光画素を含まない前記ブロックである開口ブロックに対応して設けられ、前記開口ブロックに含まれる複数の画素から前記出力線を通じて信号を読み出す読出回路と、前記遮光画素を含む前記ブロックである遮光ブロックの前記出力線である遮光出力線と前記開口ブロックの前記出力線である開口出力線とを接続する第一スイッチと、を有し、前記開口ブロックに対応する前記読出回路は、前記遮光出力線、前記第一スイッチおよび前記開口出力線を通じて、前記遮光ブロックに含まれる遮光画素から信号を読み出す。
【発明の効果】
【０００７】
本発明では、複数の画素を複数のブロックに分ける撮像素子において、遮光画素を有さないブロックにおいても、遮光画素から信号を読み出すことができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第一実施形態に係る撮像素子を有する撮像装置の構成を示すブロック図である。
【図２】図１の撮像素子についての複数のチップ状基板の積層構造を模式的に説明する図である。
【図３】図２の画素基板および読出基板における機能レイアウトを模式的に示す図である。
【図４】図３の撮像素子に実装する回路の説明図である。
【図５】図４の信号処理回路によるクランプ処理の説明図である。
【図６】開口画素の信号を読み出す処理のタイミングチャートである。
【図７】図３の撮像素子が１フレームの画像データを出力する際の、複数の画素の画素データとしての信号を読み出す処理のタイミングチャートである。
【図８】本発明の第二実施形態に係る撮像素子の機能レイアウト図である。
【図９】図８の撮像素子に実装する回路の説明図である。
【図１０】図８の撮像素子の全体において複数の画素から信号を読み出す処理のタイミングチャートである。
【図１１】本発明の第三実施形態に係る撮像素子の機能レイアウト図である。
【図１２】図１１の撮像素子に実装する回路の説明図である。
【図１３】図１１の撮像素子の全体において複数の画素から信号を読み出す処理のタイミングチャートである。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について図面を参照しながら詳細に説明する。しかしながら、以下の実施形態に記載されている構成はあくまで例示に過ぎず、本発明の範囲は実施形態に記載されている構成によって限定されることはない。
【００１０】
［第一実施形態］
図１は、本発明の第一実施形態に係る撮像素子１００を有する撮像装置１の構成を示すブロック図である。図１の撮像装置１は、撮像素子１００、撮像レンズ１０１、レンズ駆動部１０２、メモリ部１０４、表示部１０５、記録部１０６、操作部１０７、およびこれらが接続される全体制御演算部１０３、を有する。撮像レンズ１０１は、たとえば図示外のフォーカスレンズ、絞り、を有する。撮像レンズ１０１は、被写体の光を撮像素子１００に集光する。レンズ駆動部１０２は、撮像レンズ１０１に対してフォーカス駆動、絞り駆動を行う。撮像素子１００は、撮像レンズ１０１により結像する光学像を撮像する。撮像素子１００は、撮像した画像についての信号を出力する。メモリ部１０４は、撮像素子１００により撮像された画像データを保存する。表示部１０５は、たとえば液晶表示デバイスである。表示部１０５は、撮像のための各種の設定画面、撮像画像を表示する。操作部１０７は、たとえばレリーズボタン、設定ボタン、タッチパネルデバイス、を有する。操作部１０７は、撮像のためにユーザにより操作される。記録部１０６は、たとえば撮像装置１に取外可能に装着される半導体メモリデバイス、ハードディスクデバイス、である。記録部１０６は、撮像装置１の動作を制御するためのプログラム、設定データ、撮像した画像データ、などを記録する。全体制御演算部１０３は、たとえばＣＰＵである。ＣＰＵは、記録部１０６からプログラムを読み込んで実行する。これにより、全体制御演算部１０３は、撮像装置１の全体の動作を制御する制御部として機能する。たとえば、全体制御演算部１０３は、レリーズボタンが操作された場合、撮像素子１００に撮像を指示して撮像素子１００を制御する。全体制御演算部１０３は、撮像素子１００から撮像画像の信号を取得し、画像データを生成し、記録部１０６に記録する。また、全体制御演算部１０３は、撮像中または撮像後の画像データを表示部１０５へ出力し、表示部１０５に画像を表示させる。
【００１１】
図２は、図１の撮像素子１００についての複数のチップ状基板の積層構造を模式的に説明する図である。図２の撮像素子１００は、第一基板としての画素基板２００、第二基板としての読出基板２０１、を有する。画素基板２００および読出基板２０１は、たとえば半導体基板である。画素基板２００には、機能ブロックとして、画素領域２０２、垂直制御回路２０３、水平制御回路２０４、が形成される。読出基板２０１には、機能ブロックとして、読出領域２０５、タイミングジェネレータ（ＴＧ）２０６、信号処理回路２０７、デジタル信号出力回路２０８、が形成される。読出基板２０１は、画素基板２００についての、光を受ける画素領域２０２の裏側に重ねて配置される。読出基板２０１の上述した各部と、画素基板２００の上述した各部とは、図示外の電極やコネクタなどを用いて電気的に接続される。
【００１２】
図３は、図２の画素基板２００および読出基板２０１における機能レイアウトを模式的に示す図である。画素領域２０２には、遮光領域３００と、開口領域３０１とに分けて、複数の画素が配列される。複数の画素は、縦方向および横方向に沿って行列状に配列される。画素基板２００には、その受光面に、遮光画素３０３および光電変換のための開口画素３０２を含む複数の画素が配列される。開口領域３０１には、光学的に被写体像を受光することができる複数の画素が、形成される。以下、このように光学的に遮光されておらず、被写体の光を受けることができる画素を、開口画素３０２という。遮光領域３００には、光学的に遮光される複数の画素が形成される。図３において、遮光領域３００は、開口領域３０１の上側に配置されている。以下、このように光学的に遮光されている画素を、遮光画素３０３という。図３では、複数の遮光画素３０３（０）〜３０３（２３）は、行列状に配列される複数の画素についての、図の最上の一行において一列に並べて設けられる。そして、開口領域３０１には、複数の開口ブロック３０４が配列される。開口ブロック３０４は、開口領域３０１に配列される複数の開口画素３０２の一部を含み、遮光画素３０３を含まない。たとえば、図３では、開口領域３０１には、４行×６列の配列により合計２４の開口ブロック３０４が設定される。開口ブロック３０４には、４行×４列の配列により合計１６の開口画素３０２が含まれる。遮光領域３００には、開口ブロック３０４と対応するように、複数の遮光ブロック３０６が配列される。遮光ブロック３０６は、開口ブロック３０４と同じ列数の複数の遮光画素３０３を含む。
【００１３】
読出領域２０５には、各開口ブロック３０４と重なる位置ごとに、複数の読出回路３０５が形成される。図３では、読出領域２０５には、４行×６列の配列により合計２４の読出回路３０５が形成される。以下において、複数の読出回路３０５を互いに区別する場合、各読出回路３０５には、図の左上から右下へ向けて（０，０）から（５，３）の座標を付加する。読出回路３０５は、対応する開口ブロック３０４と接続される。図３において開口ブロック３０４と読出回路３０５とは、６行×４列の行列状に配置されている。この場合、たとえば、最上左端の開口ブロック３０４（０，０）は、最上左端の読出回路３０５（０，０）に接続される。このように図２において上下に重ねられる開口ブロック３０４と読出回路３０５とを接続することにより、それらの間を連結する配線を短くすることができる。連結配線の配線抵抗を最小限に抑えることができる。なお、図３では、遮光画素３０３が一行であり、開口ブロック３０４が４行×４列の合計１６個の開口画素３０２からなるが、これとは異なる画素数であってよい。開口ブロック３０４、および読出回路３０５は、それぞれ６×４＝２４個であるが、これとは異なる開口ブロック３０４数であってもよい。たとえば、実際の撮像素子１００は数十行の遮光画素３０３と、数千万個の開口画素３０２からなる。開口ブロック３０４と読出回路３０５とは、半導体基板の面積に応じて適した数で設けられてよい。
【００１４】
タイミングジェネレータ２０６は、撮像素子１００に設けられる垂直制御回路２０３、水平制御回路２０４、信号処理回路２０７、デジタル信号出力回路２０８といった各部に接続される。タイミングジェネレータ２０６は、撮像装置１の全体制御演算部１０３の制御の下で、垂直制御回路２０３、水平制御回路２０４、読出回路３０５、信号処理回路２０７、およびデジタル信号出力回路２０８の動作タイミングを制御する。垂直制御回路２０３および水平制御回路２０４は、タイミングジェネレータ２０６の制御による動作タイミングにおいて、画素領域２０２に形成される複数の画素に対して駆動信号を出力し、各画素からの信号読出を制御する。読出制御では、画素の電荷リセット、画素での光電変換による電荷蓄積、読出回路３０５への電荷転送、読出回路３０５からの信号出力、などの処理が含まれる。読出回路３０５は、たとえば開口画素３０２から信号を読み出して、ＡＤ変換し、開口画素３０２の画素データとしてデジタル値を出力する。信号処理回路２０７は、複数の読出回路３０５に接続される。信号処理回路２０７は、読出回路３０５から出力される各開口画素３０２のＡＤ変換値である画素データを補正する。信号処理回路２０７は、たとえば遮光画素３０３のＡＤ変換値である画素データを、基準信号レベルへのクランプ処理の補正値に用いて、開口画素３０２の画素データを減算補正する。これにより、開口画素３０２の受光量を示す画素値として、開口画素３０２が光電変換した光量に良好に応じた値を得ることが可能になる。デジタル信号出力回路２０８は、信号処理回路２０７により処理された開口画素３０２の画素データを、全体制御演算部１０３へ出力する。
【００１５】
ところで、このように撮像素子１００の複数の画素を、画素基板２００のエリアごとに複数の開口ブロック３０４に分けた場合、複数の開口ブロック３０４は、光を受光しない遮光画素３０３を有さないようになる。撮像素子１００は通常、信号レベルの基準信号となる信号（黒基準信号）を得るために、光に反応しないように遮光された遮光画素３０３を備えており、開口画素３０２の信号は遮光画素３０３の信号レベルを基準として補正演算される。これにより、開口画素３０２の画素データは、所定のレベルにクランプすることができる。開口画素３０２の画素データに含まれる、長時間露光による暗電流などを補正することができる。しかしながら、遮光画素３０３を有さない開口ブロック３０４に対応する読出回路３０５は、遮光画素３０３から信号を読み出すことができない。その結果、複数の画素を複数の開口ブロック３０４に分けた撮像素子１００では、読出回路３０５に接続される信号処理回路２０７が、開口画素３０２から読み出した信号を、遮光画素３０３に基づく信号により補正することができなくなる可能性がある。このように、複数の画素を複数の開口ブロック３０４に分ける撮像素子１００では、遮光画素３０３を有さない開口ブロック３０４においても、遮光画素３０３から信号を読み出すことができるようにすることが求められている。
【００１６】
図４は、図３の撮像素子１００に実装する回路の説明図である。図４には、図３の撮像素子１００の回路のうち、列方向に一例に並べられる複数の開口ブロック３０４についての、開口画素３０２、遮光画素３０３、読出回路３０５、および信号処理回路２０７、が示されている。複数の開口画素３０２は、画素基板２００において、開口ブロック３０４ごとに分けて図示されている。複数の遮光画素３０３は、画素基板２００において、遮光領域３００に図示されている。複数の読出回路３０５は、読出基板２０１において、開口ブロック３０４に対応して図示されている。図中の中央の破線は、画素基板２００の回路と、読出基板２０１の回路との境界を示している。
【００１７】
開口画素３０２は、フォトダイオード（ＰＤ）４００、転送トランジスタ４０１、フローティングディフュージョン（ＦＤ）４０２、増幅トランジスタ４０４、選択トランジスタ４０５、開口出力線４０６、リセットトランジスタ４０３、を有する。フォトダイオード４００は、光電変換素子である。フォトダイオード４００は、画素基板２００において、撮像レンズ１０１によって集光された光を受けて、受けた光量に応じた電荷を生成する。転送トランジスタ４０１は、フォトダイオード４００とフローティングディフュージョン４０２との間に接続される。転送トランジスタ４０１は、オン状態である場合、フォトダイオード４００とフローティングディフュージョン４０２とを接続する。転送トランジスタ４０１をオン状態からオフ状態へ切り替えると、フローティングディフュージョン４０２には、フォトダイオード４００がオン期間において生成した電荷に応じた電圧を保持する。リセットトランジスタ４０３は、電源とフローティングディフュージョン４０２との間に接続される。リセットトランジスタ４０３は、オン状態になると、フローティングディフュージョン４０２の電位を、電源電位にリセットする。リセットトランジスタ４０３とともに転送トランジスタ４０１がオン状態に制御されると、フォトダイオード４００から蓄積電荷を放出させて、フォトダイオード４００をリセットする。増幅トランジスタ４０４のソース端子には、フローティングディフュージョン４０２が接続される。増幅トランジスタ４０４は、ソースフォロワアンプとして機能する。選択トランジスタ４０５は、増幅トランジスタ４０４と開口出力線４０６との間に接続される。選択トランジスタ４０５がオン状態であると、フローティングディフュージョン４０２に応じた電圧が、開口出力線４０６に出力される。開口出力線４０６は、開口ブロック３０４において、列方向に配列される複数の開口画素３０２の選択トランジスタ４０５に共通に接続される。開口出力線４０６は、開口ブロック３０４に対応する読出回路３０５に接続される。開口出力線４０６は、開口ブロック３０４ごとに設けられ、開口ブロック３０４に含まれる複数の画素に接続される。なお、転送トランジスタ４０１、リセットトランジスタ４０３、選択トランジスタ４０５は、垂直制御回路２０３または水平制御回路２０４に接続される。転送トランジスタ４０１は、駆動信号φＴＸの信号レベルによりオンオフ制御される。リセットトランジスタ４０３は、駆動信号φＲＥＳの信号レベルによりオンオフ制御される。選択トランジスタ４０５は、駆動信号φＳＥＬの信号レベルによりオンオフ制御される。垂直制御回路２０３は、各駆動信号を行方向に配列される複数の開口画素３０２へ共有の信号として出力する。水平制御回路２０４は、各駆動信号を列方向に配列される複数の開口画素３０２へ共有の信号として出力する。駆動信号φＴＸ、φＲＥＳ、φＳＥＬにより、画素領域２０２の任意の開口画素３０２からの信号の読み出しが制御される。
【００１８】
読出回路３０５は、電流源４１０、Ｓ／Ｈ（サンプルホールド）スイッチ４１１、Ｓ／Ｈキャパシタ４１２、比較器４１３、カウンタ４１４、メモリ・ＣＤＳ回路４１５、を有する。開口ブロック３０４の開口出力線４０６は、Ｓ／Ｈスイッチ４１１を介して比較器４１３に接続される。電流源４１０は、開口出力線４０６に接続される。電流源４１０は、増幅トランジスタ４０４の負荷として機能する。Ｓ／Ｈキャパシタ４１２は、Ｓ／Ｈスイッチ４１１と比較器４１３との間に接続される。Ｓ／Ｈスイッチ４１１は、たとえば駆動信号φＳ／Ｈにより制御される。Ｓ／Ｈスイッチ４１１がオン状態である場合、開口画素３０２から出力される電圧が、Ｓ／Ｈキャパシタ４１２に印加される。その後、Ｓ／Ｈスイッチ４１１をオン状態からオフ状態に制御すると、Ｓ／Ｈキャパシタ４１２は、印加された電圧を保持する。比較器４１３は、Ｓ／Ｈキャパシタ４１２に保持される保持電圧と、不図示の参照電圧生成回路から供給される参照電圧Ｖｓｌｏｐｅとの大小関係に応じてＬｏｗレベル、またはハイレベルを出力する。比較器４１３は、保持電圧が参照電圧化Ｖｓｌｏｐｅより低い場合、ローレベルの電圧を出力する。保持電圧が参照電圧化Ｖｓｌｏｐｅより高い場合、比較器４１３は、ハイレベルの電圧を出力する。不図示の参照電圧生成回路は、出力する参照電圧Ｖｓｌｏｐｅを、一定の傾きで電圧が増加または減少するように制御する。参照電圧Ｖｓｌｏｐｅの変化開始と同時にカウンタ４１４が有効になる。カウンタ４１４は、ＣＬＫに対応してカウントアップ動作する。カウンタ４１４は、保持電圧が参照電圧Ｖｓｌｏｐｅより高くなり、比較器４１３からハイレベルの電圧が出力されると、カウントを停止する。カウンタ４１４は、ランプ変化する参照電圧Ｖｓｌｏｐｅが保持電圧より高くなるまでの期間で、クロック数をカウントする。カウンタ４１４は、比較器４１３の出力がローレベルとなって参照電圧Ｖｓｌｏｐｅの変化が開始されるタイミングからの期間でカウントする。これにより、保持電圧に対応するカウント値が得られる。保持電圧は、デジタル値へＡＤ変換される。メモリ・ＣＤＳ回路４１５は、図示しない内部メモリを有する。メモリ・ＣＤＳ回路４１５は、内部メモリに保持する補正値を用いて、フォトダイオード４００により蓄積された電荷に応じた信号（以下「Ｓ−Ｎ信号」）を生成する。内部メモリは、たとえば、フローティングディフュージョン４０２のリセットレベルの信号（以下、「Ｎ信号」）をＡＤ変換したデジタル値を記録する。この場合、メモリ・ＣＤＳ回路４１５は、カウント値から、Ｎ信号のデジタル値を減算し、Ｓ−Ｎ信号を生成する。メモリ・ＣＤＳ回路４１５は、タイミングジェネレータ２０６により制御されるタイミングにおいて、Ｓ−Ｎ信号を、デジタル出力線４１６を通じて、信号処理回路２０７へ出力する。複数の読出回路３０５は、それらの出力同士が重複しないように、順次Ｓ−Ｎ信号を共通のデジタル出力線４１６を通じて、信号処理回路２０７へ出力する。このように読出回路３０５は、遮光画素３０３を含まない開口ブロック３０４に対応して設けられる。読出回路３０５は、開口ブロック３０４に含まれる複数の開口画素３０２から開口���力線４０６を通じて信号を読み出す。
【００１９】
遮光画素３０３は、上述した開口画素３０２と同様の構成を有する。ただし、遮光画素３０３のフォトダイオード４００は、光を受けないように遮光される。垂直制御回路２０３および水平制御回路２０４は、複数の開口画素３０２と同様に、複数の遮光画素３０３からの信号の読み出しを制御する。複数の遮光画素３０３は、開口ブロック３０４での複数の開口画素３０２の列数に対応する個数ごとに、図では４つごとに、共通の１つの遮光出力線４０７に接続される。複数の遮光画素３０３は、複数の開口画素３０２と同様に、開口ブロック３０４の列ごとに、複数の遮光ブロック３０６に分割される。ただし、読出基板２０１には、遮光ブロック３０６に対応する読出回路３０５は設けない。また、遮光ブロック３０６において開口出力線４０６に対応して設けられる遮光出力線４０７は、遮光ブロック３０６に一列で含まれる複数の遮光画素３０３のすべてに接続される。
【００２０】
そして、遮光ブロック３０６の遮光出力線４０７は、列方向において隣接する開口ブロック３０４の開口出力線４０６と、第一スイッチ４０８により接続される。また、各開口ブロック３０４の開口出力線４０６は、列方向に隣接する他の開口ブロック３０４の開口出力線４０６と、第二スイッチ４０９により接続される。遮光ブロック３０６と、第一スイッチ４０８により遮光ブロック３０６と接続される開口ブロック３０４と、第二スイッチ４０９により他の開口ブロック３０４と接続される開口ブロック３０４とは、画素基板２００において、列方向に並べて設けられる。第一スイッチ４０８および第二スイッチ４０９は、たとえば駆動信号φＳＷにより、列ごとに一括で制御される。第一スイッチ４０８および第二スイッチ４０９がオン状態にある場合、遮光出力線４０７と、それと列方向に並ぶ複数の開口出力線４０６とが互いに接続される。列方向に並ぶ複数の読出回路３０５のすべてには、同じ信号が入力される。この状態で遮光画素３０３が選択されると、列方向のすべての読出回路３０５に、遮光画素３０３からの信号が入力される。読出回路３０５は、遮光画素３０３の信号を読み込んでＡＤ変換し、遮光画素３０３の画素データを出力することができる。遮光ブロック３０６に隣接する開口ブロック３０４に対応する読出回路３０５は、遮光出力線４０７、第一スイッチ４０８および開口出力線４０６を通じて、遮光画素３０３から信号を読み出す。遮光ブロック３０６に隣接しない開口ブロック３０４に対応する読出回路３０５は、遮光出力線４０７、第一スイッチ４０８、他の開口出力線４０６、第二スイッチ４０９、および自身の開口出力線４０６を通じて、遮光画素３０３から信号を読み出す。列方向に並べて設けられる複数の読出回路３０５は、共通の遮光画素３０３から信号を同時に読み出すことが可能である。なお、開口出力線４０６同士を接続する場合、複数の読出回路３０５では、それらの中の１つの電流源４１０のみを開口出力線４０６に接続するのが望ましい。この場合、その他の読出回路３０５では、電流源４１０を開口出力線４０６から切り離すとよい。
【００２１】
図５は、図４の信号処理回路２０７によるクランプ処理の説明図である。図５の信号処理回路２０７は、クランプ値生成部６００、減算回路６０１、を有する。信号処理回路２０７には、読出回路３０５から、開口画素３０２のＳ−Ｎ信号と、遮光画素３０３のＳ−Ｎ信号とが入力され得る。クランプ値生成部６００は、タイミングジェネレータ２０６からの駆動信号により、取得した遮光画素３０３のＳ−Ｎ信号を、黒基準信号としてのクランプ値として保持する。クランプ値生成部６００は、複数の遮光画素３０３のＳ−Ｎ信号を取得している場合、それらの平均化処理した値を、黒基準信号としてのクランプ値として保持してよい。クランプ値生成部６００は、複数の読出回路３０５から得られる複数の遮光画素３０３の画素データのたとえば平均値または中央値を用いてよい。これにより、クランプ値生成部６００は、個別の読出回路３０５に起因する誤差を低減したクランプ値を保持してよい。開口画素３０２のＳ−Ｎ信号が入力されると、減算回路６０１は、開口画素３０２のＳ−Ｎ信号の値から、クランプ値生成部６００のクランプ値を減算する。これにより、開口画素３０２の画素データから、暗電流などの影響による黒レベルのずれ分を取り除くことができる。開口画素３０２の画素データを、信号の黒レベルを基準とした値に補正することができる。信号処理回路２０７は、減算回路６０１によりクランプ処理された開口画素３０２の画素データを、出力する。
【００２２】
図６は、開口画素３０２の信号を読み出す処理のタイミングチャートである。図６（Ａ）は、選択トランジスタ４０５のオンオフ状態を制御する駆動信号φＳＥＬである。図６（Ｂ）は、リセットトランジスタ４０３のオンオフ状態を制御する駆動信号φＲＥＳである。図６（Ｃ）は、転送トランジスタ４０１のオンオフ状態を制御する駆動信号φＴＸである。図６（Ｄ）は、Ｓ／Ｈスイッチ４１１のオンオフ状態を制御する駆動信号φＳ／Ｈである。図６（Ｅ）は、比較器４１３に入力される参照電圧Ｖｓｌｏｐｅおよび保持電圧ＶＳ／Ｈである。また、Ｖｐｉｘは、開口画素３０２から出力される開口出力線４０６の電圧である。これらの駆動信号および参照電圧Ｖｓｌｏｐｅは、垂直制御回路２０３、水平制御回路２０４、または信号処理回路２０７から出力される。タイミングジェネレータ２０６は、これらの駆動信号および参照電圧Ｖｓｌｏｐｅのタイミングを制御する。図６（Ｆ）は、比較器４１３の出力である。図６（Ｇ）は、カウンタ４１４の動作状態である。図において、時間は左から右へ進む。
【００２３】
図６では、撮像素子１００は、まず、開口画素３０２をリセットする。その後、撮像素子１００は、リセット後に開口画素３０２のフォトダイオード４００に蓄積された電荷を読み出して読出回路３０５にてＡＤ変換する。タイミングｔ５００において、タイミングジェネレータ２０６は、駆動信号φＲＥＳをハイレベルへ切り替える。リセットトランジスタ４０３は、オフ状態からオン状態になる。開口画素３０２のフローティングディフュージョン４０２の電圧は、リセットされる。同時に、タイミングジェネレータ２０６は、駆動信号φＳＥＬをハイレベルへ切り替える。選択トランジスタ４０５は、オフ状態からオン状態になる。リセットされたフローティングディフュージョン４０２の電圧に応じて、Ｎ信号が開口出力線４０６へ出力される。タイミングｔ５０１において、タイミングジェネレータ２０６は、駆動信号φＳ／Ｈをハイレベルへ切り替える。Ｓ／Ｈスイッチ４１１は、オフ状態からオン状態になる。その後に駆動信号φＳ／ＨがＬｏｗレベルに制御されると、Ｓ／Ｈスイッチ４１１がオフ状態になる。Ｓ／Ｈキャパシタ４１２は、Ｎ信号を保持する。タイミングｔ５０２において、タイミングジェネレータ２０６は、参照電圧Ｖｓｌｏｐｅを一定の傾きでの変化を開始するとともに、カウンタ４１４によるカウントアップを開始する。タイミングｔ５０３にて、Ｎ信号の保持電圧と参照電圧Ｖｓｌｏｐｅの大小関係が反転する。比較器４１３は、出力をハイレベルに切り替える。カウンタ４１４は、カウントアップを終了する。これにより、Ｎ信号の保持電圧は、カウントによるデジタル値へＡＤ変換される。メモリ・ＣＤＳ回路４１５は、ＡＤ変換されたＮ信号を保持する。その後、タイミングｔ５０４にて、タイミングジェネレータ２０６は、参照電圧Ｖｓｌｏｐｅを最大値へ戻す。タイミングｔ５０５において、タイミングジェネレータ２０６は、駆動信号φＴＸをハイレベルへ切り替える。転送トランジスタ４０１は、オフ状態からオン状態になる。これにより、リセット後にフォトダイオード４００の光電変換により生成された電荷がフローティングディフュージョン４０２へ転送される。開口出力線４０６には、Ｓ信号が出力される。タイミングｔ５０６において、タイミングジェネレータ２０６は、駆動信号φＳ／Ｈをハイレベルへ切り替える。Ｓ／Ｈキャパシタ４１２は、Ｓ信号を保持する。タイミングｔ５０７において、参照電圧Ｖｓｌｏｐｅを一定の傾きでの変化を開始するとともに、カウンタ４１４によるカウントアップを開始する。タイミングｔ５０８にて、Ｎ信号の保持電圧と参照電圧Ｖｓｌｏｐｅの大小関係が反転する。比較器４１３は、出力をハイレベルに切り替える。カウンタ４１４は、カウントアップを終了する。これにより、Ｓ信号の保持電圧は、カウントによるデジタル値へＡＤ変換される。メモリ・ＣＤＳ回路４１５は、ＡＤ変換されたＳ信号を保持する。その後、タイミングｔ５０９にて、タイミングジェネレータ２０６は、参照電圧Ｖｓｌｏｐｅを最大値へ戻す。読出回路３０５は、メモリ・ＣＤＳ回路４１５に保持されているＳ信号の値からＮ信号の値を減算する。読出回路３０５は、Ｓ−Ｎ信号を信号処理回路２０７へ出力する。読出回路３０５は、開口画素３０２のフォトダイオード４００の光電変換により生成された電荷量に対応する画素データとして、Ｓ−Ｎ信号を信号処理回路２０７へ出力する。なお、上述した説明は、タイミングジェネレータ２０６が第一スイッチ４０８と第二スイッチ４０９とがオフ状態に制御している場合のものである。タイミングジェネレータ２０６は、第一スイッチ４０８と第二スイッチ４０９とは、オン状態に制御できる。この場合、読出回路３０５は、図６と同様の制御により、遮光画素３０３のＳ−Ｎ信号を信号処理回路２０７へ出力することができる。
【００２４】
図７は、図３の撮像素子１００が１フレームの画像データを出力する際の、複数の画素の画素データとしての信号を読み出す処理のタイミングチャートである。図７（Ａ）は、図３の左端列の最上の開口ブロック３０４および読出回路３０５（０，０）についてのタイミングチャートである。図７（Ｂ）は、図３の左端列の最下の開口ブロック３０４および読出回路３０５（０，３）についてのタイミングチャートである。図７（Ｃ）は、図３の左から二列目の最上の開口ブロック３０４および読出回路３０５（１，０）についてのタイミングチャートである。図７（Ｄ）は、図３の左から二列目の最下の開口ブロック３０４および読出回路３０５（１，３）についてのタイミングチャートである。図７（Ｅ）は、図３の左から三列目の最上の開口ブロック３０４および読出回路３０５（２，０）についてのタイミングチャートである。図７（Ｆ）は、図３の左から三列目の最下の開口ブロック３０４および読出回路３０５（２，３）についてのタイミングチャートである。図７（Ｇ）は、図３の右端列の最下の開口ブロック３０４および読出回路３０５（５，３）についてのタイミングチャートである。図７（Ｈ）は、第一スイッチ４０８および第二スイッチ４０９のオンオフ状態を制御する駆動信号φＳＷである。図７（Ｉ）は、撮像素子１００の出力信号である。
【００２５】
タイミングジェネレータ２０６は、撮像装置１の全体制御演算部１０３からの画像取得指示に基づいて、１フレームの画像を出力する動作を開始する。タイミングジェネレータ２０６は、タイミングｔ５１０において、駆動信号φＳＷをハイレベルに制御して第一スイッチ４０８および第二スイッチ４０９をオン状態とする。これにより、遮光ブロック３０６の遮光出力線４０７と、それと列方向に並んでいる複数の開口ブロック３０４の開口出力線４０６とは、第一スイッチ４０８および第二スイッチ４０９により互いに連結される。同時に、タイミングジェネレータ２０６は、遮光画素３０３の画素データの信号を読み出す。各組の開口ブロック３０４および読出回路３０５は、図６の処理により、遮光画素３０３の画素データの信号を出力する。読出回路３０５は、遮光画素３０３のフォトダイオード４００に蓄積された、暗電流による電荷に応じた信号を出力する。信号処理回路２０７は、遮光画素３０３の画素データとしてのＳ−Ｎ信号を取得して、クランプ処理の補正値として保持する。読出回路３０５は、対応する開口ブロック３０４の開口画素３０２から信号を読み出す前に、遮光画素３０３から信号を読み出す。その後、タイミングジェネレータ２０６は、タイミングｔ５１１において、駆動信号φＳＷをローレベルに制御して第一スイッチ４０８および第二スイッチ４０９をオフ状態とする。同時に、タイミングジェネレータ２０６は、複数の開口ブロック３０４から最初の開口画素３０２の画素データの信号を読み出す。各組の開口ブロック３０４および読出回路３０５は、図６の処理により、開口ブロック３０４の最初の開口画素３０２の画素データの信号を出力する。信号処理回路２０７は、開口画素３０２の画素データを、保持している遮光画素３０３の画素データで補正する。撮像素子１００は、タイミングｔ５１２の後に、補正された開口画素３０２の画素データの信号を出力する。また、タイミングジェネレータ２０６は、タイミングｔ５１１に続けて、タイミングｔ５１２、・・・、ｔ５１３において、開口ブロック３０４から他の開口画素３０２の画素データの信号を読み出す。タイミングジェネレータ２０６は、開口ブロック３０４のすべての開口画素３０２から画素データの信号を読み出す。タイミングｔ５１４の以降に、撮像素子１００は、最後の開口画素３０２の画素データを出力する。撮像素子１００は、１つの画像を構成する１フレーム分の複数の開口画像の画素データを出力する。このように複数の開口画素３０２を、開口ブロック３０４ごとに並列に読み出すことにより、撮像素子１００は、短時間ですべての開口画素３０２の画素データを出力することができる。ところで、図７に示すように、タイミングジェネレータ２０６は、遮光画素３０３の画素データを読み出す期間ｔ５１０〜ｔ５１１を、開口画素３０２画素データを読み出す期間ｔ５１１〜ｔ５１２より長くする。遮光画素３０３の信号は、たとえば、遮光出力線４０７、第一スイッチ４０８、他の開口ブロック３０４の開口出力線４０６、第二スイッチ４０９、自身の開口ブロック３０４の開口出力線４０６を通じて、読出回路３０５へ出力される。これにより、遮光画素３０３の増幅トランジスタ４０４の��動負荷が増大し、信号の電圧が安定するまで時間がかかるとしても、読出回路３０５は安定した信号を読み出すことができる。読出回路３０５は、対応する開口ブロック３０４の開口画素３０２から信号を読み出す場合よりも長い期間により、遮光画素３０３から信号を読み出す。
【００２６】
以上のように、本実施形態では、遮光画素３０３を含む遮光ブロック３０６の遮光出力線４０７と、遮光画素３０３を含まない開口ブロック３０４の開口出力線４０６とは、第一スイッチ４０８により接続される。したがって、開口ブロック３０４に対応する読出回路３０５は、遮光出力線４０７、第一スイッチ４０８および開口出力線４０６を通じて、遮光ブロック３０６に含まれる遮光画素３０３から信号を読み出すことができる。本実施形態では、さらに、第一スイッチ４０８により遮光ブロック３０６の遮光出力線４０７と接続される開口ブロック３０４の開口出力線４０６と、第二の開口ブロック３０４の開口出力線４０６とは、第二スイッチ４０９により接続される。したがって、読出回路３０５は、遮光出力線４０７、第一スイッチ４０８、他の開口ブロック３０４の開口出力線４０６、第二スイッチ４０９、および自身の開口ブロック３０４の開口出力線４０６を通じて、遮光画素３０３から信号を読み出すことができる。このように１つの遮光画素３０３から信号を読み出すことにより、開口画素３０２から信号を読み出す場合と同等の条件の下で遮光画素３０３から信号を読み出すことができる。開口画素３０２と同等のノイズの影響が生じていると考えられる信号を、遮光画素３０３から読み出すことができる。
【００２７】
本実施形態では、読出回路３０５は、対応する開口ブロック３０４の開口画素３０２から信号を読み出す前に、遮光画素３０３から信号を読み出す。よって、読出回路３０５に接続される信号処理回路２０７は、読出回路３０５から出力される開口画素３０２に基づくＡＤ変換値を、先に読み出した遮光画素３０３に基づくＡＤ変換値に応じて補正することができる。本実施形態では、フレームメモリなどを追加することなく、適切にクランプ処理を行うことができる。特に、開口ブロック３０４に対応して設けられる多数の読出回路３０５が並列して遮光画素３０３の信号をＡＤ変換する。これにより、本実施形態では、読出回路３０５に発生するノイズに起因する誤差を平均化できる。本実施形態では、複数の遮光画素３０３からまとめて信号を読み出すことにより、複数の遮光画素３０３における平均的なノイズの影響が生じていると考えられる信号を、遮光画素３０３から読み出すことができる。本実施形態では、精度のよいクランプ処理を行うことができる。読出回路３０５に固有の黒レベルの誤差を、それぞれ取り除くことができる。
【００２８】
本実施形態では、遮光画素３０３からの信号の読み出し経路である、遮光出力線４０７から第二の開口ブロック３０４の開口出力線４０６までの配線を、必要最小限に抑えることができる。よって、遮光画素３０３から読み出す信号は、配線容量などの影響があったとしても、開口画素３０２から読み出す信号より少しだけ長い読み出し期間により、適切に読み出すことができる。本実施形態では、第一の開口ブロック３０４に対応する読出回路３０５と、第二の開口ブロック３０４に対応する読出回路３０５とは、共通の遮光画素３０３から信号を同時に読み出す。これにより、遮光画素３０３から読み出す複数の信号を、１つの信号を遮光画素３０３から読み出す場合と同等の短い期間で得ることができる。本実施形態の撮像装置１によれば、開口画素３０２の信号読み出しに先だって遮光画素３０３の信号を読み出す。これにより、本実施形態では、開口ブロック３０４ごとに読出回路３０５が対応して配置される撮像素子１００において適切に遮光画素３０３の黒基準信号を用いて補正することできる。
【００２９】
なお、読出回路３０５は、複数の遮光画素３０３から複数の画素データを読出してもよい。信号処理回路２０７は、読出回路３０５と１対１で対応するように設けてもよい。この場合、信号処理回路２０７は、対応する読出回路３０５ごとのクランプ処理を実施することになる。信号処理回路２０７によるクランプ処理は、撮像素子１００ではなく、撮像装置１の全体制御演算部１０３にて実行してもよい。信号処理回路２０７または全体制御演算部１０３は、撮像装置１が出力する撮像画像を、複数の開口画素３０２を遮光した状態での、開口画素３０２の画素データと遮光画素３０３の画素データとの差分により補正してもよい。
【００３０】
［第二実施形態］
次に、本発明の第二実施形態に係る撮像装置１を説明する。以下の説明では、主に上述した実施形態の撮像装置１との相違点について説明する。
【００３１】
図８は、本発明の第二実施形態に係る撮像素子１００の機能レイアウト図である。図８の撮像素子１００は、画素基板２００において行列状に配列される複数の開口ブロック７０４の上下に遮光領域７００が設けられる。開口ブロック７０４は、複数の開口画素７０２を含む。図８において、開口ブロック７０４は、８行×１２列で配列されている。遮光領域７００には、開口ブロック７０４と同じ列数の複数の遮光ブロック７０６が、行方向へ一行に配列される。複数の読出回路７０５は、読出基板２０１において、複数の開口ブロック７０４と対応して設けられる。図８には、後述する回路構成の説明のために、開口領域７０１および読出領域２０５の列方向での中央位置７０７が破線で示されている。中央位置７０７より上側の読出回路７０５は、上側の遮光領域７００から、遮光画素７０３の信号を読出す。中央位置７０７より下側の読出回路７０５は、下側の遮光領域７００から、遮光画素７０３の信号を読出す。
【００３２】
図９は、図８の撮像素子１００に実装する回路の説明図である。図９には、図８の撮像素子１００の回路のうち、列方向に一例に並べられる複数の開口ブロック７０４についての、開口画素７０２、遮光画素７０３、読出回路７０５、および信号処理回路２０７、が示されている。上側の遮光ブロック７０６には、複数の遮光画素７０３が行方向に配列される。遮光ブロック７０６は、遮光画素７０３ごとの複数の遮光出力線８０１を有する。遮光出力線８０１は、遮光ブロック７０６において１つの遮光画素７０３に接続される。開口ブロック７０４は、複数の開口画素７０２の列ごとの開口出力線８００を有する。各遮光出力線８０１は、隣接する開口ブロック７０４の開口出力線８００と、上側の第一スイッチ８０２により接続される。遮光出力線８０１、第一スイッチ８０２および開口出力線８００は、複数組で設けられる。読出回路７０５は、複数の開口出力線８００に個別に接続される複数の列選択スイッチ（ＣＳＷ）８０４、を有する。列選択スイッチ８０４は、開口出力線８００とＳ／Ｈスイッチ４１１とを接続する。中央位置７０７より上側の開口ブロック７０４の開口出力線８００は、直上の開口ブロック７０４の開口出力線８００と、第二スイッチ８０３により接続される。中央位置７０７より下側の遮光ブロック７０６および開口ブロック７０４も、上側と同様に接続される。中央位置７０７には、第二スイッチ８０３が形成されない。開口出力線８００は、第一スイッチ８０２および第二スイッチ８０３により、列ごとに、中央位置７０７の上下で分かれて、遮光出力線８０１に接続される。ここで、開口ブロック７０４において４列に配置される開口出力線８００には、互いに区別する場合には左から順に（０）〜（３）の記号を付す。遮光出力線８０１、第一スイッチ８０２、第二スイッチ８０３、列選択スイッチ８０４、列選択スイッチ８０４の駆動信号φＣＳＷについても同様である。第一スイッチ８０２（０）〜（３）および第二スイッチ８０３（０）〜（３）は、共通の駆動信号φＳＷで制御される。列選択スイッチ８０４（０）〜（３）は、行方向に並ぶ読出回路７０５に対して同一の駆動信号φＣＳＷ（０）〜（３）が入力される。
【００３３】
図１０は、図８の撮像素子１００の全体において複数の画素から信号を読み出す処理のタイミングチャートである。図１０（Ａ）は、図８の左端列の最上の開口ブロック７０４および読出回路７０５（０，０）についてのタイミングチャートである。図１０（Ｂ）は、図３の左端列の上から二番目の開口ブロック７０４および読出回路７０５（０，１）についてのタイミングチャートである。図１０（Ｃ）は、図３の左端列の上から四番目の開口ブロック７０４および読出回路７０５（０，３）についてのタイミングチャートである。図１０（Ｄ）は、図３の左端列の上から五番目の開口ブロック７０４および読出回路７０５（０，４）についてのタイミングチャートである。図１０（Ｅ）は、図３の左端列の上から八番目の開口ブロック７０４および読出回路７０５（０，７）についてのタイミングチャートである。図１０（Ｆ）は、第一スイッチ８０２および第二スイッチ８０３のオンオフ状態を制御する駆動信号φＳＷである。図１０（Ｇ）は、撮像素子１００の出力信号である。
【００３４】
タイミングジェネレータ２０６は、撮像装置１の全体制御演算部１０３からの画像取得指示に基づいて、１フレームの画像を出力する動作を開始する。タイミングジェネレータ２０６は、タイミングｔ９１０において、駆動信号φＳＷをハイレベルに制御して第一スイッチ８０２および第二スイッチ８０３をオン状態とする。これにより、遮光ブロック７０６の遮光出力線８０１と、それと列方向に並んでいる複数の開口ブロック７０４の開口出力線８００とは、第一スイッチ８０２および第二スイッチ８０３により互いに連結される。同時に、タイミングジェネレータ２０６は、複数の読出回路７０５において、互いに異なる列に対応する列選択スイッチ８０４をオン状態とする。これにより、複数の読出回路７０５は、互いに異なる列の遮光画素７０３から、画素データの信号を同時に読み出す。各組の開口ブロック７０４および読出回路７０５は、図６の処理により、互いに異なる列の遮光画素７０３の画素データの信号を出力する。読出回路７０５は、遮光画素７０３のフォトダイオード４００に蓄積された、暗電流による電荷に応じた信号を出力する。信号処理回路２０７は、遮光画素７０３の画素データとしてのＳ−Ｎ信号を取得して、クランプ処理の補正値として保持する。読出回路７０５は、対応する開口ブロック７０４の開口画素７０２から信号を読み出す前に、遮光画素７０３から信号を読み出す。
【００３５】
その後、タイミングジェネレータ２０６は、タイミングｔ９０１において、駆動信号φＳＷをローレベルに制御して第一スイッチ８０２および第二スイッチ８０３をオフ状態とする。同時に、タイミングジェネレータ２０６は、複数の開口ブロック７０４からの開口画素７０２の画素データの信号の読出しを開始する。各組の開口ブロック７０４および読出回路７０５は、開口画素７０２ごとに図６の処理により、開口ブロック７０４の複数の開口画素７０２の画素データの信号を出力する。信号処理回路２０７は、開口画素７０２の画素データを、保持している遮光画素７０３の画素データで補正する。撮像素子１００は、補正された開口画素７０２の画素データの信号を出力する。タイミングｔ９０２の以降に、撮像素子１００は、最後の開口画素７０２の画素データを出力する。撮像素子１００は、１つの画像を構成する１フレーム分の複数の開口画像の画素データを出力する。このように複数の開口画素７０２を、開口ブロック７０４ごとに並列に読み出すことにより、撮像素子１００は、短時間ですべての開口画素７０２の画素データを出力することができる。
【００３６】
以上のように、本実施形態では、列方向に並ぶ複数の読出回路７０５は、互いに異なる複数の開口出力線８００に接続される複数の列選択スイッチ８０４、を有する。よって、複数の読出回路７０５は、互いに異なる列の列選択スイッチ８０４をオン状態切り換えて、互いに異なる列の遮光画素７０３から信号を読み出すことができる。たとえば列の最上の開口ブロック７０４に対応する読出回路７０５と、その下側の開口ブロック７０４に対応する読出回路７０５とは、異なる遮光画素７０３から信号を同時に読み出す。これにより、本実施形態では、複数の遮光画素７０３から読み出す複数の信号を、１つの信号を遮光画素７０３から読み出す場合と同等の短い期間で得ることができる。その結果、本実施形態では、行列状に配置された複数の読出回路７０５を用いて、すべての遮光画素７０３から並列的に同時に信号を読み出すことができる。本実施形態では、すべての遮光画素７０３からの信号の読出しを、短時間で行うことができる。これにより、本実施形態では、クランプ処理の補正値の生成に用いる遮光画素７０３の数を増やすことができる。本実施形態では、たとえば複数の遮光画素７０３の平均値などを補正に用いることにより、各遮光画素７０３の特性ばらつきを減らして、補正に係る暗電流の推定精度を高めることができる。
【００３７】
［第三実施形態］
次に、本発明の第三実施形態に係る撮像装置１を説明する。以下の説明では、主に上述した実施形態の撮像装置１との相違点について説明する。
【００３８】
図１１は、本発明の第三実施形態に係る撮像素子１００の機能レイアウト図である。図１１の撮像素子１００は、画素基板２００において行列状に配列される複数の開口ブロック１００４の上側に遮光領域１０００が設けられる。図１１において、開口ブロック１００４は、８行×１２列で配列されている。遮光領域１０００には、開口ブロック１００４と同じ列数の複数の遮光ブロック１００６が、複数行に配列される。図１１において、遮光画素１００３は、４行×２４列で配列される。遮光画素１００３は、互いに区別する場合、それぞれの配置位置の記号（０，０）〜（２３，３）を付す。複数の読出回路１００５は、読出基板２０１において、複数の開口ブロック１００４と対応して設けられる。
【００３９】
図１２は、図１１の撮像素子１００に実装する回路の説明図である。図１２には、図１１の撮像素子１００の回路のうち、列方向に一例に並べられる複数の開口ブロック１００４についての、開口画素１００２、遮光画素１００３、読出回路１００５、および信号処理回路２０７、が示されている。遮光ブロック１００６には、複数の遮光画素１００３が行列状に配列される。遮光画素１００３は、遮光ブロック１００６において４行×２列に配列される。遮光ブロック１００６は、遮光画素１００３の列ごとの複数の遮光出力線１１０１を有する。遮光出力線１１０１は、遮光ブロック１００６において列ごとに複数の遮光画素１００３に接続される。開口ブロック１００４は、複数の開口画素１００２の列ごとの開口出力線１１００を有する。ここでは、開口ブロック１００４は、２行×２列の開口画素１００２を有する。各遮光出力線１１０１は、列方向に隣接する開口ブロック１００４の開口出力線１１００と、第一スイッチ１１０２により接続される。遮光出力線１１０１、第一スイッチ１１０２および開口出力線１１００は、複数組で設けられる。読出回路１００５は、複数の開口出力線１１００に個別に接続される複数の列選択スイッチ（ＣＳＷ）１１０４、を有する。列選択スイッチ１１０４は、開口出力線１１００とＳ／Ｈスイッチ４１１とを接続する。上から二番目の開口ブロック１００４およびそれより下側の開口ブロック１００４の開口出力線１１００は、直上の開口ブロック１００４の開口出力線１１００と、第二スイッチ１１０３により接続される。開口出力線１１００は、第一スイッチ１１０２および第二スイッチ１１０３により、列ごとに、遮光出力線１１０１に接続される。ここで、開口ブロック１００４において２列に配置される開口出力線１１００は、互いに区別する場合には左から順に（０）〜（１）の記号を付す。遮光出力線１１０１、第一スイッチ１１０２、第二スイッチ１１０３、列選択スイッチ１１０４、列選択スイッチ１１０４の駆動信号φＣＳＷについても、同様である。第一スイッチ１１０２（０）〜（１）および第二スイッチ１１０３（０）〜（１）は、共通の駆動信号φＳＷで制御される。列選択スイッチ１１０４（０）〜（１）は、行方向に並ぶ読出回路１００５に対して同一の駆動信号φＣＳＷ（０）〜（１）が入力される。
【００４０】
図１３は、図１１の撮像素子１００の全体において複数の画素から信号を読み出す処理のタイミングチャートである。図１３（Ａ）は、図１１の左端列の上から一番目の開口ブロック１００４および読出回路１００５（０，０）についてのタイミングチャートである。図１３（Ｂ）は、図１１の左端列の上から二番目の開口ブロック１００４および読出回路１００５（０，１）についてのタイミングチャートである。図１３（Ｃ）は、図１１の左端列の上から三番目の開口ブロック１００４および読出回路１００５（０，２）についてのタイミングチャートである。図１３（Ｄ）は、図１１の左端列の上から四番目の開口ブロック１００４および読出回路１００５（０，３）についてのタイミングチャートである。図１３（Ｅ）は、図１１の左端列の上から七番目の開口ブロック１００４および読出回路１００５（０，６）についてのタイミングチャートである。図１３（Ｆ）は、図１１の左端列の上から八番目の開口ブロック１００４および読出回路１００５（０，７）についてのタイミングチャートである。図１３（Ｇ）は、第一スイッチ１１０２および第二スイッチ１１０３のオンオフ状態を制御する駆動信号φＳＷである。図１３（Ｈ）は、撮像素子１００の出力信号である。
【００４１】
タイミングジェネレータ２０６は、撮像装置１の全体制御演算部１０３からの画像取得指示に基づいて、１フレームの画像を出力する動作を開始する。タイミングジェネレータ２０６は、タイミングｔ１２００からｔ１２０２において、対応する開口ブロック１００４の開口画素１００２から信号を読み出す前に、複数の読出回路１００５により遮光画素１００３から信号を読み出す。タイミングジェネレータ２０６は、駆動信号φＳＷをハイレベルに制御して第一スイッチ１１０２および第二スイッチ１１０３をオン状態とする。これにより、遮光ブロック１００６の遮光出力線１１０１と、それと列方向に並んでいる複数の開口ブロック１００４の開口出力線１１００とは、第一スイッチ１１０２および第二スイッチ１１０３により互いに連結される。同時に、タイミングジェネレータ２０６は、上から一番目の開口ブロック１００４に対応する読出回路１００５において、左列に対応する列選択スイッチ１１０４をオン状態とする。また、タイミングジェネレータ２０６は、上から二番目の開口ブロック１００４に対応する読出回路１００５において、右列に対応する列選択スイッチ１１０４をオン状態とする。タイミングジェネレータ２０６は、同時に読み出しを行う複数の読出回路１００５において、互いに異なる列に対応する列選択スイッチ１１０４をオン状態とする。また、タイミングジェネレータ２０６は、読出回路１００５の列選択スイッチ１１０４（０）、１１０４（１）へ駆動信号ＣＳＷを出力するとともに、遮光ブロック１００６の一行目の遮光画素１００３を駆動する。これにより、複数の読出回路１００５は、遮光ブロック１００６の一行目において互いに異なる列の遮光画素１００３から、画素データの信号を同時に読み出す。２組の開口ブロック１００４および読出回路１００５は、図６の処理により、遮光ブロック１００６の一行目において互いに異なる列の遮光画素１００３の画素データの信号を出力する。読出回路１００５は、遮光画素１００３のフォトダイオード４００に蓄積された、暗電流による電荷に応じた信号を出力する。信号処理回路２０７は、遮光ブロック１００６の一行目における２つの遮光画素１００３の画素データとしてのＳ−Ｎ信号を取得して、クランプ処理の補正値として保持する。
【００４２】
タイミングｔ１２０１において、タイミングジェネレータ２０６は、上から三番目の開口ブロック１００４に対応する読出回路１００５において、左列に対応する列選択スイッチ１１０４をオン状態とする。また、タイミングジェネレータ２０６は、上から四番目の開口ブロック１００４に対応する読出回路１００５において、右列に対応する列選択スイッチ１１０４をオン状態とする。タイミングジェネレータ２０６は、同時に読み出しを行う複数の読出回路１００５において、互いに異なる列に対応する列選択スイッチ１１０４をオン状態とする。また、タイミングジェネレータ２０６は、読出回路１００５の列選択スイッチ１１０４（２）、１１０４（３）へ駆動信号ＣＳＷを出力するとともに、遮光ブロック１００６の二行目の遮光画素１００３を駆動する。これにより、複数の読出回路１００５は、遮光ブロック１００６の二行目において互いに異なる列の遮光画素１００３から、画素データの信号を同時に読み出す。２組の開口ブロック１００４および読出回路１００５は、図６の処理により、遮光ブロック１００６の二行目において互いに異なる列の遮光画素１００３の画素データの信号を出力する。読出回路１００５は、遮光画素１００３のフォトダイオード４００に蓄積された、暗電流による電荷に応じた信号を出力する。信号処理回路２０７は、遮光画素１００３の画素データとしてのＳ−Ｎ信号を取得して、クランプ処理の補正値として保持する。このように、タイミングジェネレータ２０６は、遮光画素１００３の画素データの読出しにおいて、各列の複数の開口ブロック１００４に対応する読出回路１００５を、上から２個ずつ順番に切り替えて選択する。また、タイミングジェネレータ２０６は、遮光ブロック１００６で駆動する遮光画素１００３を切り換える。これにより、タイミングｔ１２０２では、すべての読出回路１００５は、遮光ブロック１００６のすべての行のすべての列の遮光画素１００３の画素データの信号を読み出す。読出回路１００５は、遮光画素１００３のフォトダイオード４００に蓄積された、暗電流による電荷に応じた信号を出力する。信号処理回路２０７は、すべての遮光画素１００３の画素データとしてのＳ−Ｎ信号を取得して、クランプ処理の補正値として保持する。信号処理回路２０７は、すべての遮光画素１００３の画素データとしてのＳ−Ｎ信号のたとえば平均値を、クランプ処理の補正値として保持する。クランプ値の算出において遮光画素１００３の画素データを平均化することで、読出回路１００５ごとのノイズの誤差を低減でき、精度のよいクランプ処理を期待できる。
【００４３】
その後、タイミングジェネレータ２０６は、タイミングｔ９０１において、駆動信号φＳＷをローレベルに制御して第一スイッチ１１０２および第二スイッチ１１０３をオフ状態とする。同時に、タイミングジェネレータ２０６は、複数の開口ブロック１００４からの開口画素１００２の画素データの信号の読出しを開始する。各組の開口ブロック１００４および読出回路１００５は、開口画素１００２ごとに図６の処理により、開口ブロック１００４の複数の開口画素１００２の画素データの信号を出力する。信号処理回路２０７は、開口画素１００２の画素データを、保持している遮光画素１００３の画素データで補正する。撮像素子１００は、補正された開口画素１００２の画素データの信号を出力する。タイミングｔ９０２の以降に、撮像素子１００は、最後の開口画素１００２の画素データを出力する。撮像素子１００は、１つの画像を構成する１フレーム分の複数の開口画像の画素データを出力する。このように複数の開口画素１００２を、開口ブロック１００４ごとに並列に読み出すことにより、撮像素子１００は、短時間ですべての開口画素１００２の画素データを出力することができる。
【００４４】
以上のように、本実施形態では、直前に遮光画素１００３の信号を読み出した読出回路１００５の信号処理中に、次の読出回路１００５が次の遮光画素１００３から信号を読み出す。これにより、本実施形態では、遮光画素１００３からの信号の読み出しを複数回で実行しているにもかかわらず、読出しと処理とを時間を重ねて実行し、その合計の期間ｔ１２００〜ｔ１２０２を短くすることができる。これにより、本実施形態では、遮光画素１００３を配置する数・開口出力線１１００の本数・読出回路１００５を配置する数の関係が限られることなく、すべての遮光画素１００３を短時間で読み出すことが可能である。
【００４５】
なお、本実施形態では、遮光画素１００３の読み出しに使用する読出回路１００５を順次切り替える駆動としているが、これに限られない。たとえば、遮光領域１０００に近い読出回路１００５を、遮光画素１００３の読み出しに使用し続けてよい。これにより、遮光画素１００３の読み出しに使用しない読出回路１００５に対して、第二スイッチ１１０３を設ける必要がない。遮光画素１００３の増幅トランジスタ４０４の出力負荷を軽減できる。遮光画素１００３からの信号の読み出しに必要となる期間を短縮できる。  遮光画素１００３領域２０２の遮光画素１００３の行数および列数は、本実施形態に限られない。
【００４６】
以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。
【００４７】
本発明は、上述の実施の形態の１以上の機能を実現するプログラムを、ネットワークや記憶媒体を介してシステムや装置に供給し、そのシステム又は装置のコンピュータの１つ以上のプロセッサーがプログラムを読み出して実行する処理でも実現可能である。また、本発明は、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００４８】
１  撮像装置
１００  撮像素子
２００  画素基板
２０１  読出基板
２０６  タイミングジェネレータ
２０７  信号処理回路
３０２，７０２，１００２  開口画素
３０３，７０３，１００３  遮光画素
３０４，７０４，１００４  開口ブロック
３０５，７０５，１００５  読出回路
３０６，７０６，１００６  遮光ブロック
４０６，８００，１１００  開口出力線
４０７，８０１，１１０１  遮光出力線
４０８，８０２，１１０２  第一スイッチ
４０９，８０３，１１０３  第二スイッチ
６００  クランプ値生成部
６０１  減算回路
８０４，１１０４  列選択スイッチ
【図１】
2020136860.tif 000003
【図２】
2020136860.tif 000004
【図３】
2020136860.tif 000005
【図４】
2020136860.tif 000006
【図５】
2020136860.tif 000007
【図６】
2020136860.tif 000008
【図７】
2020136860.tif 000009
【図８】
2020136860.tif 000010
【図９】
2020136860.tif 000011
【図１０】
2020136860.tif 000012
【図１１】
2020136860.tif 000013
【図１２】
2020136860.tif 000014
【図１３】
2020136860.tif 000015