(57)【要約】【課題】ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：有機発光ダイオード）パネルなどの表示パネルでは、表示パネルに供給される電源電圧ＥＬＶＤＤの降下に、画質が影響を受ける場合がある。【解決手段】一実施形態の表示ドライバは、降下量算出回路部と、デジタルガンマ補正回路部とを備えている。降下量算出回路部は、表示パネルに供給される電源電圧の、設定値に対する降下量を算出する。デジタルガンマ補正回路部は、降下量に基づいて、入力画像データへのデジタルガンマ補正を行う。【選択図】図１
2020060764.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルに供給される電源電圧の、設定値からの降下量を算出する降下量算出回路部と、
前記降下量に基づいて、入力画像データへのデジタルガンマ補正を行うデジタルガンマ補正回路部と
を備える
表示ドライバ。
【請求項２】
前記デジタルガンマ補正回路部は、前記降下量に基づいて、前記表示パネルの副画素の色毎に個別に前記デジタルガンマ補正を行う
請求項１に記載の表示ドライバ。
【請求項３】
前記デジタルガンマ補正回路部は、
前記降下量に基づいて前記デジタルガンマ補正の入出力特性を制御するための制御パラメータを生成する制御回路部と、
前記制御パラメータに基づいて、前記入力画像データへの前記デジタルガンマ補正を行って補正後画像データを生成する演算回路部と、
を備える
請求項１又は２に記載の表示ドライバ。
【請求項４】
前記制御回路部は、前記制御パラメータを、前記表示パネルの副画素の色毎に個別に生成する
請求項３に記載の表示ドライバ。
【請求項５】
前記制御回路部は、前記降下量を前記制御パラメータに対応づける第１対応情報を備える
請求項３又は４に記載の表示ドライバ。
【請求項６】
最高階調電圧及び最低階調電圧のデフォルト値を、前記降下量に基づく補正量で補正して、最高階調電圧指令値及び最低階調電圧指令値を算出する最高／最低階調電圧値算出回路部
をさらに備え、
前記制御回路部は、
前記補正量と前記制御パラメータとの対応関係を示す第１対応情報を有するデジタルガンマ補正制御用ＬＵＴ（Ｌｏｏｋｕｐ  Ｔａｂｌｅ）
を備える
請求項３又は４に記載の表示ドライバ。
【請求項７】
前記最高階調電圧指令値及び前記最低階調電圧指令値に基づいて、複数の階調電圧を生成する階調電圧生成回路部と、
前記複数の階調電圧から、前記補正後画像データに含まれる階調値に対応する駆動電圧を生成して前記表示パネルを駆動するデジタルアナログ変換回路部と、
をさらに備える
請求項６に記載の表示ドライバ。
【請求項８】
前記階調電圧生成回路部が、前記電源電圧と参照電圧との差分に対応するアナログ差分電圧を生成し、前記アナログ差分電圧に基づいて前記複数の階調電圧を生成するように構成された
請求項７に記載の表示ドライバ。
【請求項９】
前記階調電圧生成回路部が、前記アナログ差分電圧を生成し、前記アナログ差分電圧に基づいてトップ電圧とボトム電圧とを生成するアナログ回路を備え、
前記階調電圧生成回路部が、前記トップ電圧と前記ボトム電圧との電圧分割によってタップ電圧を生成し、前記タップ電圧に基づき、前記複数の階調電圧のうちの前記最高階調電圧と前記最低階調電圧とを生成するように構成された
請求項８に記載の表示ドライバ。
【請求項１０】
前記階調電圧生成回路部は、前記タップ電圧のうちから前記最高階調電圧指令値に基づいて前記最高階調電圧を選択し、及び前記タップ電圧のうちから前記最低階調電圧指令値に基づいて前記最低階調電圧を選択するように構成された
請求項９に記載の表示ドライバ。
【請求項１１】
前記設定値と、前記デフォルト値とを格納するレジスタ回路部
をさらに備える
請求項６又は７に記載の表示ドライバ。
【請求項１２】
最高階調電圧及び最低階調電圧のデフォルト値を、前記降下量に基づく補正量で補正して、最高階調電圧指令値及び最低階調電圧指令値を算出する最高／最低階調電圧値算出回路部と、
前記降下量と前記補正量との対応関係を示す第２対応情報を格納するレジスタ回路部と
をさらに備え、
前記最高／最低階調電圧値算出回路部は、前記第２対応情報に基づいて前記補正量を決定する
請求項３又は４に記載の表示ドライバ。
【請求項１３】
前記第２対応情報が、前記降下量と前記補正量との対応関係が非線形であるように設定された
請求項１２に記載の表示ドライバ。
【請求項１４】
前記電源電圧を生成するＰＭＩＣ（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を制御するための制御信号を、前記降下量に基づいて生成するＰＭＩＣ制御回路部
をさらに備える
請求項１〜１３のいずれか一項に記載の表示ドライバ。
【請求項１５】
表示パネルに供給される電源電圧の、設定値からの降下量を算出する降下量算出回路部と、
前記電源電圧を生成するＰＭＩＣを制御するための制御信号を、前記降下量に基づいて生成するＰＭＩＣ制御回路部と、
を備える
表示ドライバ。
【請求項１６】
前記表示パネルに供給される前記電源電圧を測定する電源電圧測定回路部
をさらに備える
請求項１５に記載の表示ドライバ。
【請求項１７】
前記電源電圧測定回路部は、前記ＰＭＩＣよりも前記表示パネルに近い位置から前記電源電圧を入力する
請求項１６に記載の表示ドライバ。
【請求項１８】
表示パネルに供給される電源電圧の、設定値からの降下量を算出することと、
前記降下量に基づいて、入力画像データへのデジタルガンマ補正を行うことと
を含む
表示方法。
【請求項１９】
前記デジタルガンマ補正を行うことは、前記降下量に基づいて、前記表示パネルの副画素の色毎に個別に前記デジタルガンマ補正を行うことを含む
請求項１８に記載の表示方法。
【請求項２０】
前記デジタルガンマ補正を行うことは、
前記降下量に応じて前記デジタルガンマ補正の入出力特性を制御するための制御パラメータを出力することと、
前記制御パラメータに基づいて、前記入力画像データへの前記デジタルガンマ補正を行って補正後画像データを生成することと
を含む
請求項１８又は１９に記載の表示方法。
【請求項２１】
前記制御パラメータを出力することは、
前記制御パラメータを、前記表示パネルの副画素の色毎に個別に出力すること
を含む
請求項２０に記載の表示方法。
【請求項２２】
前記制御パラメータを出力することは、
前記降下量を前記制御パラメータに対応づける対応情報を有するデジタルガンマ補正制御用ＬＵＴを参照し、前記降下量に対応する前記制御パラメータを読み出すこと
を具備する
請求項２０又は２１に記載の表示方法。
【請求項２３】
最高階調電圧及び最低階調電圧のデフォルト値を、前記降下量に基づく補正量で補正して、最高階調電圧指令値及び最低階調電圧指令値を算出すること
をさらに含み、
前記制御パラメータを出力することは、
前記補正量と、前記制御パラメータとの対応関係を示す対応情報を有するデジタルガンマ補正制御用ＬＵＴを参照し、前記補正量に対応する前記制御パラメータを出力すること
を含む
請求項２０又は２１に記載の表示方法。
【請求項２４】
前記最高階調電圧指令値及び前記最低階調電圧指令値に基づいて、複数の階調電圧を生成することと、
前記複数の階調電圧から、前記補正後画像データに含まれる階調値に対応する駆動電圧を生成して前記表示パネルを駆動することと
をさらに含む
請求項２３に記載の表示方法。
【請求項２５】
前記電源電圧と参照電圧との差分に対応するアナログ差分電圧を生成することをさらに含み、
前記複数の階調電圧を生成することが、前記アナログ差分電圧に基づいて前記複数の階調電圧を生成することを含む
請求項２４に記載の表示方法。
【請求項２６】
最高階調電圧及び最低階調電圧のデフォルト値を前記降下量に基づく補正量で補正して、最高階調電圧指令値及び最低階調電圧指令値を算出することと、
前記降下量と前記補正量との対応関係を示す第２対応情報を格納することと
をさらに備え、
前記最高階調電圧指令値及び前記最低階調電圧指令値を算出することは、前記第２対応情報に基づいて前記補正量を決定することを含む
請求項２０又は２１に記載の表示方法。
【請求項２７】
前記電源電圧を生成するＰＭＩＣを制御するための制御信号を、前記降下量に基づいて生成すること
をさらに含む
請求項１８〜２６のいずれか一項に記載の表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示ドライバ及びその表示方法に関する。
【背景技術】
【０００２】
ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：有機発光ダイオード）パネルなどの表示パネルでは、表示パネルに供給される電源電圧の降下によって、画質が影響を受ける場合がある。
【発明の概要】
【０００３】
一実施形態では、表示ドライバが、降下量算出回路部と、デジタルガンマ補正回路部とを備えている。降下量算出回路部は、表示パネルに供給される電源電圧の、設定値からの降下量を算出する。デジタルガンマ補正回路部は、降下量に基づいて、入力画像データへのデジタルガンマ補正を行う。
【０００４】
一実施形態では、表示ドライバが、降下量算出回路部と、ＰＭＩＣ（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）制御回路部とを備えている。降下量算出回路部は、表示パネルに供給される電源電圧の、設定値からの降下量を算出する。ＰＭＩＣ制御回路部は、電源電圧を生成するＰＭＩＣを制御するための制御信号を、降下量に基づいて生成する。
【０００５】
一実施形態では、表示方法が、表示パネルに供給される電源電圧の、設定値からの降下量を算出することと、前記降下量に基づいて、入力画像データへのデジタルガンマ補正を行うこととを含む。
【図面の簡単な説明】
【０００６】
【図１】一実施形態による表示装置の構成を示すブロック回路図である。
【図２】一実施形態による表示パネルの構成を示すブロック回路図である。
【図３】一実施形態によるデジタルガンマ補正回路部の構成を示すブロック回路図である。
【図４】一実施形態による表示ドライバの動作を示すタイミングチャートである。
【図５】一実施形態による表示装置の構成を示すブロック回路図である。
【図６】一実施形態による、電源電圧の降下量と補正量の対応関係を示している。
【図７】一実施形態による表示装置の構成を示すブロック回路図である。
【図８】一実施形態における階調電圧生成回路部の構成を示すブロック回路図である。
【発明を実施するための形態】
【０００７】
図１に示す一実施形態による表示装置１は、表示パネル２と、ＰＭＩＣ（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）３と、表示ドライバ４とを備えている。
【０００８】
一実施形態では、表示ドライバ４は、図示しないホストから受け取った入力画像データに対応する画像を、表示パネル２に表示するように構成されている。
【０００９】
一実施形態では、ＰＭＩＣ３は、電源電圧ＥＬＶＤＤ及び回路接地電圧ＥＬＶＳＳを生成して表示パネル２に供給する。
【００１０】
一実施形態では、表示パネル２は、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）パネルである。図２に示す一実施形態では、表示パネル２は、互いに平行なデータライン２１と、互いに平行なスキャンライン２２と、行列に配置された画素回路２３と、スキャンドライバ回路部２４とを備えている。一実施形態では、各画素回路２３には、表示ドライバ４から駆動電圧が供給され、供給された駆動電圧に応じた輝度で発光するように構成されている。
【００１１】
一実施形態では、表示ドライバ４は、デジタルガンマ補正回路部４１と、階調電圧生成回路部４２と、デジタルアナログ変換回路部（ＤＡＣ：Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）４３と、ＰＭＩＣ制御回路部４４と、階調電圧制御回路部４５とを備えている。
【００１２】
一実施形態では、デジタルガンマ補正回路部４１は、入力画像データに対してデジタルガンマ補正を行って補正後画像データを生成する。
【００１３】
一実施形態では、階調電圧生成回路部４２は、補正後画像データにおいて指定され得る階調値のそれぞれに対応する階調電圧を生成して、デジタルアナログ変換回路部４３に供給する。以下では、階調電圧生成回路部４２によって生成される階調電圧のうち最も高いものを最高階調電圧といい、最も低いものを最低階調電圧ということがある。一実施形態では、階調電圧生成回路部４２は、最高階調電圧と最低階調電圧とを生成し、更に、最高階調電圧と最低階調電圧とを抵抗分圧回路によって電圧分割を行うことによって中間の階調電圧を生成するように構成される。
【００１４】
一実施形態では、デジタルアナログ変換回路部４３は、デジタルガンマ補正回路部４１から受け取った補正後画像データに対してデジタルアナログ変換を行って画素回路２３に供給すべき駆動電圧を生成する。デジタルアナログ変換回路部４３は、階調電圧生成回路部４２から供給される階調電圧を用いて駆動電圧を生成する。一実施形態では、デジタルアナログ変換回路部４３は、階調電圧生成回路部４２から供給される階調電圧のうちから補正後画像データに指定されている階調値に対応する階調電圧を選択し、選択した階調電圧を駆動電圧として出力する。
【００１５】
一実施形態では、ＰＭＩＣ制御回路部４４は、ＰＭＩＣ制御信号５０を生成し、生成したＰＭＩＣ制御信号５０をＰＭＩＣ３に供給する。ＰＭＩＣ３が生成する電源電圧ＥＬＶＤＤ及び回路接地電圧ＥＬＶＳＳの電圧レベルは、ＰＭＩＣ制御信号５０に応じて制御される。
【００１６】
一実施形態では、階調電圧制御回路部４５は、階調電圧生成回路部４２によって生成される階調電圧を制御する。一実施形態では、階調電圧制御回路部４５は、最高階調電圧の電圧レベルを指定する最高階調電圧指令値ＶＲＭａｘと最低階調電圧の電圧レベルを指定する最低階調電圧指令値ＶＲＭｉｎとを生成し、最高階調電圧指令値ＶＲＭａｘと最低階調電圧指令値ＶＲＭｉｎとを階調電圧生成回路部４２に供給する。一実施形態では、階調電圧生成回路部４２は、最高階調電圧指令値ＶＲＭａｘと最低階調電圧指令値ＶＲＭｉｎとに応じて最高階調電圧と最低階調電圧を生成する。
【００１７】
一実施形態では、階調電圧制御回路部４５は、電源電圧ＥＬＶＤＤを表示パネル２に供給する電源線３ａにおいて発生する電圧降下に応じて階調電圧生成回路部４２によって生成される階調電圧を制御するように構成されている。表示パネル２に実際に供給される電源電圧ＥＬＶＤＤの電圧レベルは、ＰＭＩＣ３の出力における電源電圧ＥＬＶＤＤの電圧レベルと一致しないことがある。例えば、電源電圧ＥＬＶＤＤをＰＭＩＣ３から表示パネル２まで伝送する電源線３ａの抵抗成分による電圧降下により、表示パネル２に供給される電源電圧ＥＬＶＤＤの方が低い場合がある。このような電圧降下が発生すると、表示パネル２の輝度が下がって表示画像が暗くなる場合がある。このような場合でも表示パネル２の画質を維持するために、階調電圧制御回路部４５は、電源電圧ＥＬＶＤＤの降下量に応じて階調電圧を制御する。
【００１８】
一実施形態では、階調電圧制御回路部４５が、レジスタ回路部５１と、アナログデジタル変換回路部（ＡＤＣ：Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）５２と、降下量算出回路部５３と、最高／最低階調電圧値算出回路部５４とを備えている。
【００１９】
一実施形態では、レジスタ回路部５１は、階調電圧制御回路部４５の動作に用いられる様々なパラメータを保持する。一実施形態では、レジスタ回路部５１は、表示パネル２に供給される電源電圧ＥＬＶＤＤの設定値と、最高階調電圧指令値ＶＲＭａｘのデフォルト値ＶＲＭａｘ＿Ｄｅｆａｕｌｔと最低階調電圧指令値ＶＲＭｉｎのデフォルト値ＶＲＭｉｎ＿Ｄｅｆａｕｌｔとを保持している。
【００２０】
一実施形態では、アナログデジタル変換回路部５２は、ＰＭＩＣ３から表示パネル２に供給される電源電圧ＥＬＶＤＤを入力してアナログデジタル変換を行う。一実施形態では、アナログデジタル変換回路部は、表示パネル２に供給される電源電圧ＥＬＶＤＤの測定値を生成する電源電圧測定回路部として動作する。一実施形態では、表示パネル２に実際に供給される電源電圧ＥＬＶＤＤを測定するために、アナログデジタル変換回路部５２は、電源線３ａの、ＰＭＩＣ３よりも表示パネル２に近い位置から電源電圧ＥＬＶＤＤを入力する。一実施形態では、アナログデジタル変換回路部５２は、電源線３ａの、表示パネル２になるべく近い位置から電源電圧ＥＬＶＤＤを入力する。一実施形態では、アナログデジタル変換回路部５２は、電源電圧ＥＬＶＤＤの測定値を降下量算出回路部５３に送信する。
【００２１】
一実施形態では、降下量算出回路部５３は、アナログデジタル変換回路部５２から受け取った電源電圧ＥＬＶＤＤの測定値から、電源電圧ＥＬＶＤＤの降下量を算出する。一実施形態では、降下量算出回路部５３は、レジスタ回路部５１から電源電圧ＥＬＶＤＤの設定値を読み出し、電源電圧ＥＬＶＤＤの測定値とレジスタ回路部５１から読み出した設定値の差を、電源電圧ＥＬＶＤＤの降下量として算出する。以下では、電源電圧ＥＬＶＤＤの降下量を、単に降下量と呼ぶことがある。一実施形態では、降下量算出回路部５３は、降下量を表すデジタル信号を生成して、最高／最低階調電圧値算出回路部５４に送信する。
【００２２】
一実施形態では、ＰＭＩＣ制御回路部４４が、降下量算出回路部５３によって算出された電源電圧ＥＬＶＤＤの降下量に基づいてＰＭＩＣ制御信号５０を生成する。この場合、ＰＭＩＣ３は、表示パネル２に供給される電源電圧ＥＬＶＤＤの電圧値が設定値に近づくように、電源電圧ＥＬＶＤＤを生成して表示パネル２に供給する動作を行う。
【００２３】
一実施形態では、最高／最低階調電圧値算出回路部５４は、降下量算出回路部５３によって算出された電源電圧ＥＬＶＤＤの降下量に応じて、階調電圧生成回路部４２に供給すべき最高階調電圧指令値ＶＲＭａｘ、最低階調電圧指令値ＶＲＭｉｎを生成する。
【００２４】
一実施形態では、最高／最低階調電圧値算出回路部５４は、降下量算出回路部５３によって算出された降下量に基づいてレジスタ回路部５１に格納されているデフォルト値ＶＲＭａｘ＿Ｄｅｆａｕｌｔ、ＶＲＭｉｎ＿Ｄｅｆａｕｌｔを補正することで、階調電圧生成回路部４２に供給される最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎを算出する。一実施形態では、最高／最低階調電圧値算出回路部５４は、降下量に基づいて補正量を決定し、この補正量に基づいてデフォルト値ＶＲＭａｘ＿Ｄｅｆａｌｔ、ＶＲＭｉｎ＿Ｄｅｆａｌｔを補正して最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎを算出する。一実施形態では、最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎは、デフォルト値ＶＲＭａｘ＿Ｄｅｆａｕｌｔ及びＶＲＭｉｎ＿Ｄｅｆａｕｌｔに補正量を加えた値に、それぞれ等しい。一実施形態では、表示装置１の特性に応じて、デフォルト値ＶＲＭａｘ＿Ｄｅｆａｕｌｔ及びＶＲＭｉｎ＿Ｄｅｆａｕｌｔにそれぞれ加える補正量が異なってもよい。これは、階調値と階調電圧との対応関係の変化の効果を低減又は抑制して輝度バランスを向上し得る。一実施形態では、最高／最低階調電圧値算出回路部５４は、算出した最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎを、階調電圧生成回路部４２に送信する。
【００２５】
一実施形態では、画質を向上するために、デジタルガンマ補正回路部４１が、電源電圧ＥＬＶＤＤの降下量に応じてデジタルガンマ補正の入出力関係を制御するように構成される。
【００２６】
図３に示す一実施形態では、デジタルガンマ補正回路部４１は、演算回路部４１１と、制御回路部４１２とを備えている。一実施形態では、演算回路部４１１は、入力画像データを受け取り、受け取った入力画像データへのデジタルガンマ補正を行って補正後画像データを生成する。一実施形態では、制御回路部４１２は、演算回路部４１１において行われるデジタルガンマ補正の入出力特性を制御する制御パラメータを演算回路部４１１に供給する。一実施形態では、演算回路部４１１は、供給された制御パラメータに応じて入力画像データへのデジタルガンマ補正を行う。
【００２７】
一実施形態では、制御回路部４１２は、最高／最低階調電圧値算出回路部５４から最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎを受信する。また、制御回路部４１２は、レジスタ回路部５１からデフォルト値ＶＲＭａｘ＿Ｄｅｆａｕｌｔ及びＶＲＭｉｎ＿Ｄｅｆａｕｌｔを受信する。一実施形態では、制御回路部４１２は、階調電圧生成回路部４２に供給された最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎと、デフォルト値ＶＲＭａｘ＿Ｄｅｆａｕｌｔ及びＶＲＭｉｎ＿Ｄｅｆａｕｌｔとから、最高／最低階調電圧値算出回路部５４における補正の補正量を算出する。一実施形態では、該補正量は、最高階調電圧指令値ＶＲＭａｘとデフォルト値ＶＲＭａｘ＿Ｄｅｆａｕｌｔとの差分、及び、最低階調電圧指令値ＶＲＭｉｎとデフォルト値ＶＲＭｉｎ＿Ｄｅｆａｕｌｔとの差分として算出される。一実施形態では、最高／最低階調電圧値算出回路部５４における最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎの算出方法によっては、これらの差分は、互いに一致することがある。
【００２８】
一実施形態では、制御回路部４１２は、算出した補正量に基づいて、演算回路部４１１で行われるデジタルガンマ補正の入出力特性を制御する制御パラメータを生成する。一実施形態では、制御回路部４１２は、制御パラメータを、表示パネル２の副画素の色毎に、個別に生成する。副画素の色は、赤色、緑色及び青色であってもよい。表示パネル２が、更に、赤色、緑色及び青色以外の色を表示するように構成された副画素を備えていてもよい。制御パラメータを色毎に個別に生成することにより、階調値と駆動電圧との対応関係の変化の効果を低減又は抑制し、色バランスを向上し得る。一実施形態では、制御回路部４１２は、赤色（Ｒ）についてデジタルガンマ補正の入出力特性を制御するＲ制御パラメータＲ＿ＣＴＲＬ、緑色（Ｇ）についてデジタルガンマ補正の入出力特性を制御するＧ制御パラメータＧ＿ＣＴＲＬ及び青色（Ｂ）についてデジタルガンマ補正の入出力特性を制御するＢ制御パラメータＢ＿ＣＴＲＬを生成する。色の組み合わせは、本明細書に開示されているものに限定されない。
【００２９】
一実施形態では、制御回路部４１２で算出される補正量は、最高／最低階調電圧値算出回路部５４が、電源電圧ＥＬＶＤＤの降下量に基づいて決定した値である。したがって、制御回路部４１２は、降下量に基づいて、デジタルガンマ補正の入出力特性を制御するための制御パラメータを生成する動作を行うといってよい。
【００３０】
一実施形態では、制御回路部４１２が、デジタルガンマ補正制御用ＬＵＴ（Ｌｏｏｋｕｐ  Ｔａｂｌｅ）４１３を備えている。デジタルガンマ補正制御用ＬＵＴ４１３は、補正量と、制御パラメータとの対応関係を示す対応情報を有している。補正量は電源電圧ＥＬＶＤＤの降下量に基づいて決定されるので、デジタルガンマ補正制御用ＬＵＴ４１３は、降下量を制御パラメータに対応づける対応情報を有していることになる。一実施形態では、デジタルガンマ補正制御用ＬＵＴ４１３は、降下量と、制御パラメータとの対応関係を示す対応情報を、表示パネル２の副画素の色毎に個別に有する。この場合、制御回路部４１２は、デジタルガンマ補正制御用ＬＵＴ４１３を参照し、補正量または降下量に対応する制御パラメータを読み出すことで、Ｒ制御パラメータＲ＿ＣＴＲＬ、Ｇ制御パラメータＧ＿ＣＴＲＬ、Ｂ制御パラメータＢ＿ＣＴＲＬを生成してもよい。
【００３１】
一実施形態では、電源電圧ＥＬＶＤＤの降下による表示パネル２の画質への影響を低減又は抑制するために、ＰＭＩＣ制御回路部４４によるＰＭＩＣ３の制御、階調電圧制御回路部４５による最高階調電圧、最低階調電圧の制御、及び、デジタルガンマ補正回路部４１によるデジタルガンマ補正の制御の、全てまたは一部を使用する。一実施形態では、デジタルガンマ補正回路部４１によるデジタルガンマ補正の制御が、階調電圧制御回路部４５による階調電圧の制御よりも早く効果を生じ、階調電圧制御回路部４５による階調電圧の制御が、ＰＭＩＣ制御回路部４４による電源電圧ＥＬＶＤＤへの制御よりも早く効果が生じる。また、ＰＭＩＣ制御回路部４４は電源電圧ＥＬＶＤＤそのものを制御することができ、階調電圧制御回路部４５は階調電圧の全体的な分布を制御することが出来、デジタルガンマ補正回路部４１はデジタルガンマ補正の入出力曲線の形状を副画素の色に応じて個別に制御することができる。
【００３２】
図４を参照して、一実施形態では、ある垂直同期期間において電源電圧ＥＬＶＤＤの降下が発生したとき、この電源電圧ＥＬＶＤＤの降下が、次の垂直同期期間におけるデジタルガンマ補正の制御、及び、最高階調電圧、最低階調電圧の制御に反映される。一実施形態では、アナログデジタル変換回路部５２による電源電圧ＥＬＶＤＤの測定が、各垂直同期期間のフロントポーチ期間に測定される。図４には、各垂直同期期間の末尾にあるフロントポーチ期間が記号“ＦＰ”で示されており、各垂直同期期間の先頭にあるバックポーチ期間が、記号“ＢＰ”で示されている。一実施形態では、各垂直同期期間のフロントポーチ期間に測定された電源電圧ＥＬＶＤＤに基づき、次の垂直同期期間におけるデジタルガンマ補正の制御、及び、最高階調電圧、最低階調電圧の制御が行われる。
【００３３】
一実施形態では、垂直同期期間＃ｉにおいて電源電圧ＥＬＶＤＤが測定されると、電源電圧ＥＬＶＤＤの降下量が算出され、該降下量に基づき、次の垂直同期期間＃（ｉ＋１）において最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎの算出に用いられる補正量が決定される。一実施形態では、更に、該補正量を用いて、次の垂直同期期間＃（ｉ＋１）で用いるべき最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎが算出される。次の垂直同期期間＃（ｉ＋１）では、算出された最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎに基づき最高階調電圧及び最低階調電圧が制御される。次の垂直同期期間＃（ｉ＋１）では、更に、垂直同期期間＃ｉにおける電源電圧ＥＬＶＤＤに基づき決定された補正量に基づき、デジタルガンマ補正の制御が行われる。
【００３４】
一実施形態では、垂直同期期間＃（ｉ＋１）における最高階調電圧と最低階調電圧の制御、及び、デジタルガンマ補正の制御が、その前の垂直同期期間＃ｉに表示された画像＃ｉに基づいて行われる。例えば、一実施形態では、垂直同期期間＃０に画像＃０が表示され、垂直同期期間＃０における電源電圧ＥＬＶＤＤの降下量が、垂直同期期間＃０において画像＃０を表示することで表示パネル２に流れる電流を反映している。一実施形態では、垂直同期期間＃１において最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎの算出に用いられる補正量が、垂直同期期間＃０における電源電圧ＥＬＶＤＤの降下量に基づいており、よって、垂直同期期間＃１における最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎが、画像＃０を反映している。一実施形態では、垂直同期期間＃１におけるデジタルガンマ補正の制御は、垂直同期期間＃０における最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎに依存しており、よって、画像＃０を反映している。
【００３５】
一実施形態では、複数の垂直同期期間について算出された補正量が階調電圧制御回路部４５に保持され、保持された補正量を平均化して得られた補正量を用いて最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎが算出されてもよい。このような動作は、各垂直同期期間において表示パネル２を流れる電流が変化した場合に、最高階調電圧及び最低階調電圧の変化、及び、デジタルガンマ補正において生成されるＲ制御パラメータＲ＿ＣＴＲＬ、Ｇ制御パラメータＧ＿ＣＴＲＬ、Ｂ制御パラメータＢ＿ＣＴＲＬの変化を抑制する。これは、表示パネル２のフリッカ（例えば、輝度の変化）の発生の抑制に有効である。
【００３６】
一実施形態では、図５に示すように、階調電圧制御回路部４５が、電源電圧ＥＬＶＤＤの降下量ΔＥＬＶＤＤと、最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎの算出に用いられる補正量との対応関係を示す対応情報５５ａを格納するレジスタ回路部５５を備え、最高／最低階調電圧値算出回路部５４が、対応情報５５ａを参照して最高階調電圧指令値ＶＲＭａｘ及び最低階調電圧指令値ＶＲＭｉｎの算出に用いられる補正量を決定してもよい。一実施形態では、対応情報５５ａが、電源電圧ＥＬＶＤＤの降下量ΔＥＬＶＤＤと最高階調電圧指令値ＶＲＭａｘの算出に用いられる補正量との対応関係が非線形であるように設定されている。一実施形態では、対応情報５５ａが、電源電圧ＥＬＶＤＤの降下量ΔＥＬＶＤＤと、最低階調電圧指令値ＶＲＭｉｎの算出に用いられる補正量との対応関係が非線形であるように設定されている。一実施形態では、非線形的な対応関係を示す対応情報５５ａを用いることで、表示パネル２の特性に応じて適正に補正量を決定することが可能になる。
【００３７】
一実施形態では、図６に示すように、電源電圧ＥＬＶＤＤの降下量ΔＥＬＶＤＤについて複数の範囲＃０〜＃７が規定され、対応情報５５ａは、範囲＃０〜＃７のそれぞれについて、降下量ΔＥＬＶＤＤに対する補正量の増加率を個別に設定可能である。一実施形態では、対応情報５５ａは、範囲＃０〜＃７の境界における補正量を指定する。一実施形態では、対応情報５５ａは、各範囲＃ｉの下限における補正量＃ｉと上限における補正量＃（ｉ＋１）とを指定する。一実施形態では、電源電圧ＥＬＶＤＤの降下量ΔＥＬＶＤＤが範囲＃ｉにあるとき、最高／最低階調電圧値算出回路部５４は、補正量＃ｉ、＃（ｉ＋１）との内挿によって最高階調電圧指令値ＶＲＭａｘ及び／又は最低階調電圧指令値ＶＲＭｉｎの算出に用いられる補正量を算出してもよい。一実施形態では、補正量＃０〜＃８が、電源電圧ＥＬＶＤＤの降下量ΔＥＬＶＤＤと最高階調電圧指令値ＶＲＭａｘ及び／又は最低階調電圧指令値ＶＲＭｉｎの算出に用いられる補正量との間の関係が非線形になるように設定されてもよい。
【００３８】
一実施形態では、図７に示すように、表示ドライバ４の外部接続端子４ａに入力された電源電圧ＥＬＶＤＤが、アナログデジタル変換回路部５２に加えて階調電圧生成回路部４２にも供給され、階調電圧生成回路部４２が、電源電圧ＥＬＶＤＤの降下をアナログ演算によって補償しながら階調電圧を生成するように構成される。一実施形態では、このような構成は、電源電圧ＥＬＶＤＤの降下をリアルタイムで補償することを可能にする。
【００３９】
一実施形態では、図８に示すように、階調電圧生成回路部４２が、ＥＬＶＤＤ補償回路部６１と、抵抗ストリング６２と、マルチプレクサ６３、６４と、抵抗ストリング６５とを備えている。一実施形態では、ＥＬＶＤＤ補償回路部６１が、抵抗ストリング６２の両端に、それぞれ、トップ電圧ＶＴＯＰ及びボトム電圧ＶＢＯＴを供給するように構成されている。一実施形態では、抵抗ストリング６２が、トップ電圧ＶＴＯＰとボトム電圧ＶＢＯＴとの電圧分割によって複数のタップのそれぞれにタップ電圧を生成するように構成される。一実施形態では、マルチプレクサ６３、６４が、抵抗ストリング６２の複数のタップに生成されたタップ電圧に基づいて最高階調電圧Ｖ０及び最低階調電圧Ｖｍを生成する。一実施形態では、マルチプレクサ６３の入力が、抵抗ストリング６２の複数のタップに接続されており、マルチプレクサ６３が、最高／最低階調電圧値算出回路部５４から受けとった最高階調電圧指令値ＶＲＭａｘに基づき、該複数のタップにそれぞれに生成されるタップ電圧のうちから最高階調電圧Ｖ０を選択する。一実施形態では、マルチプレクサ６４の入力が、抵抗ストリング６２の複数のタップに接続されており、マルチプレクサ６４が、最高／最低階調電圧値算出回路部５４から受けとった最低階調電圧指令値ＶＲＭｉｎに基づき、該複数のタップのそれぞれに生成されるタップ電圧のうちから最低階調電圧Ｖｍを選択する。一実施形態では、選択された最高階調電圧Ｖ０と最低階調電圧Ｖｍとが抵抗ストリング６５に供給される。一実施形態では、抵抗ストリング６５が、最高階調電圧Ｖ０と最低階調電圧Ｖｍとの電圧分割によって中間の階調電圧Ｖ１〜Ｖ（ｍ−１）を生成するように構成されている。
【００４０】
一実施形態では、ＥＬＶＤＤ補償回路部６１が、電源電圧ＥＬＶＤＤの降下が発生したとき、この降下を補償するようにトップ電圧ＶＴＯＰとボトム電圧ＶＢＯＴを生成するように構成される。一実施形態では、ＥＬＶＤＤ補償回路部６１は、アナログ回路として構成され、アナログ処理によって電源電圧ＥＬＶＤＤの降下を補償するように構成される。
【００４１】
一実施形態では、ＥＬＶＤＤ補償回路部６１が、減算回路部７１と、ゲイン調整回路部７２、７３と、減算回路部７４、７５とを備えている。一実施形態では、減算回路部７１が、デフォルトの電源電圧ＥＬＶＤＤの電圧レベルを有するＥＬＶＤＤ参照電圧ＥＬＶＤＤ＿Ｄｅｆａｕｌｔと、外部接続端子４ａに入力された電源電圧ＥＬＶＤＤとの差分に対応するアナログ差分電圧ΔＥＬＶＤＤ＿ａを生成するアナログ減算回路として構成される。一実施形態では、アナログ差分電圧ΔＥＬＶＤＤ＿ａは、電源電圧ＥＬＶＤＤの降下量に対応している。一実施形態では、ゲイン調整回路部７２が、トップ電圧ＶＴＯＰの生成におけるアナログ差分電圧ΔＥＬＶＤＤ＿ａに対するゲインαを調節するように構成される。一実施形態では、ゲイン調整回路部７２が、アナログ差分電圧ΔＥＬＶＤＤ＿ａのα倍の電圧を出力するアナログ乗算回路として構成される。一実施形態では、ゲイン調整回路部７３が、ボトム電圧ＶＢＯＴの生成におけるアナログ差分電圧ΔＥＬＶＤＤ＿ａに対するゲインβを調節するように構成される。一実施形態では、ゲイン調整回路部７３が、アナログ差分電圧ΔＥＬＶＤＤ＿ａのβ倍の電圧を出力するアナログ乗算回路として構成される。一実施形態では、減算回路部７４が、デフォルトのトップ電圧ＶＴＯＰ＿Ｄｅｆａｕｌｔからゲイン調整回路部７２から出力される電圧α・ΔＥＬＶＤＤ＿ａを減じて得られる電圧を出力するアナログ減算回路として構成される。一実施形態では、減算回路部７４から出力される電圧が、トップ電圧ＶＴＯＰとして抵抗ストリング６２の一端に供給される。一実施形態では、減算回路部７５が、デフォルトのボトム電圧ＶＢＯＴ＿Ｄｅｆａｕｌｔからゲイン調整回路部７３から出力される電圧β・ΔＥＬＶＤＤ＿ａを減じて得られる電圧を出力するアナログ減算回路として構成される。一実施形態では、減算回路部７５から出力される電圧が、ボトム電圧ＶＢＯＴとして抵抗ストリング６２の他端に供給される。
【００４２】
一実施形態では、このように構成されたＥＬＶＤＤ補償回路部６１は、電源電圧ＥＬＶＤＤ、ＥＬＶＤＤ参照電圧ＥＬＶＤＤ＿Ｄｅｆａｕｌｔ、デフォルトのトップ電圧ＶＴＯＰ＿Ｄｅｆａｕｌｔ及びデフォルトのボトム電圧ＶＢＯＴ＿Ｄｅｆａｕｌｔに対してアナログ演算を行って、トップ電圧ＶＴＯＰ及びボトム電圧ＶＢＯＴを生成する。一実施形態では、生成されるトップ電圧ＶＴＯＰ、ボトム電圧ＶＢＯＴは、それぞれ、下記式（１）、（２）によって表される。
ＶＴＯＰ＝ＶＴＯＰ＿Ｄｅｆａｕｌｔ−α・ΔＥＬＶＤＤ＿ａ        （１）
ＶＢＯＴ＝ＶＢＯＰ＿Ｄｅｆａｕｌｔ−β・ΔＥＬＶＤＤ＿ａ        （２）
【００４３】
一実施形態では、電源電圧ＥＬＶＤＤの降下が発生していない場合、即ち、ΔＥＬＶＤＤ＿ａがゼロである場合、ＥＬＶＤＤ補償回路部６１が生成するトップ電圧ＶＴＯＰ、ボトム電圧ＶＢＯＴが、それぞれ、デフォルトのトップ電圧ＶＴＯＰ＿Ｄｅｆａｕｌｔ、ボトム電圧ＶＢＯＴ＿Ｄｅｆａｕｌｔに一致する。
【００４４】
一実施形態では、ある垂直同期期間において電源電圧ＥＬＶＤＤの降下が発生すると、ＥＬＶＤＤ補償回路部６１により、電源電圧ＥＬＶＤＤの降下を補償したトップ電圧ＶＴＯＰ及びボトム電圧ＶＢＯＴがアナログ演算によって生成される。一実施形態では、電源電圧ＥＬＶＤＤの降下の補償は、即時に行われる。一実施形態では、階調電圧生成回路部４２は、電源電圧ＥＬＶＤＤの降下の発生の直後から電源電圧ＥＬＶＤＤの降下が補償された階調電圧Ｖ０〜Ｖｍを供給し始める。一実施形態では、電源電圧ＥＬＶＤＤの降下が発生した垂直同期期間の次の垂直同期期間に、電源電圧ＥＬＶＤＤの降下を補償する色毎のデジタルガンマ補正が開始される。一実施形態では、このような動作により、電源電圧ＥＬＶＤＤの降下の補償の即応性が向上し、更に、色バランスが向上する。
【００４５】
以上には、本開示の様々な実施形態が具体的に記載されているが、本開示に記載された技術は、様々な変更と共に実施され得る。
【符号の説明】
【００４６】
１  表示装置
２  表示パネル
２１  データライン
２２  スキャンライン
２３  画素回路
２４  スキャンドライバ回路部
３  ＰＭＩＣ
３ａ  電源線
４  表示ドライバ
４ａ  外部接続端子
４１  デジタルガンマ補正回路部
４１１  演算回路部
４１２  制御回路部
４１３  デジタルガンマ補正制御用ＬＵＴ
４２  階調電圧生成回路部
４３  デジタルアナログ変換回路部（ＤＡＣ）
４４  ＰＭＩＣ制御回路部
４５  階調電圧制御回路部
５０  ＰＭＩＣ制御信号
５１  レジスタ回路部  
５２  アナログデジタル変換回路部（ＡＤＣ）
５３  降下量算出回路部
５４  最高／最低階調電圧値算出回路部
５５  レジスタ回路部
５５ａ  対応情報
６１  ＥＬＶＤＤ補償回路部
６２  抵抗ストリング
６３  マルチプレクサ
６４  マルチプレクサ
６５  抵抗ストリング
７１  減算回路部
７２  ゲイン調整回路部
７３  ゲイン調整回路部
７４  減算回路部
７５  減算回路部
【図１】
2020060764.tif 000003
【図２】
2020060764.tif 000004
【図３】
2020060764.tif 000005
【図４】
2020060764.tif 000006
【図５】
2020060764.tif 000007
【図６】
2020060764.tif 000008
【図７】
2020060764.tif 000009
【図８】
2020060764.tif 000010