(57)【要約】【課題】特性変動を抑えることが可能な半導体装置および、この半導体装置を用いた表示装置を提供する。【解決手段】  酸化物半導体材料を含むとともに、チャネル領域および前記チャネル領域よりも電気抵抗の低い低抵抗領域を有する半導体膜と、前記半導体膜を覆うとともに、前記低抵抗領域に対向する位置に貫通孔を有する層間絶縁膜と、前記貫通孔を介して前記半導体膜に電気的に接続された一対のソース・ドレイン電極と、前記半導体膜の前記低抵抗領域に接して前記半導体膜を低抵抗化し、かつ、前記貫通孔に対向する部分の少なくとも一部に第１開口を有する半導体補助膜とを備えた半導体装置。【選択図】図２
2020136400.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体材料を含むとともに、チャネル領域および前記チャネル領域よりも電気抵抗の低い低抵抗領域を有する半導体膜と、
前記半導体膜を覆うとともに、前記低抵抗領域に対向する位置に貫通孔を有する層間絶縁膜と、
前記貫通孔を介して前記半導体膜に電気的に接続された一対のソース・ドレイン電極と、
前記半導体膜の前記低抵抗領域に接して前記半導体膜を低抵抗化し、かつ、前記貫通孔に対向する部分の少なくとも一部に第１開口を有する半導体補助膜と
を備えた半導体装置。
【請求項２】
前記貫通孔に対向する部分の一部に、前記第１開口が設けられている
請求項１に記載の半導体装置。
【請求項３】
前記貫通孔に対向する部分に、複数の前記第１開口が設けられている
請求項２に記載の半導体装置。
【請求項４】
前記貫通孔に対向する部分全部にわたり、前記第１開口が設けられている
請求項１に記載の半導体装置。
【請求項５】
前記貫通孔に対向する部分の少なくとも一部に、前記半導体膜の第２開口が設けられている
請求項１に記載の半導体装置。
【請求項６】
前記第１開口の内側面で、前記半導体補助膜と前記ソース・ドレイン電極とが接している
請求項１に記載の半導体装置。
【請求項７】
前記半導体補助膜は、金属または金属酸化物を含む
請求項１に記載の半導体装置。
【請求項８】
前記半導体補助膜は、酸化インジウムスズ（Indium Tin Oxide）または酸化インジウム亜鉛（Indium Zinc Oxide）を含む
請求項１に記載の半導体装置。
【請求項９】
更に、
基板と、
前記チャネル領域に対向するゲート電極と、
前記ゲート電極と前記半導体膜との間のゲート絶縁膜とを有し、
前記基板上に、前記半導体補助膜、前記半導体膜、前記ゲート絶縁膜および前記ゲート電極がこの順に設けられている
請求項１に記載の半導体装置。
【請求項１０】
前記層間絶縁膜は、前記半導体膜の前記低抵抗領域に接する金属酸化膜を含む
請求項１に記載の半導体装置。
【請求項１１】
前記半導体補助膜は、前記半導体膜の前記チャネル領域および前記低抵抗領域のうち、前記低抵抗領域に対向する部分に選択的に配置されている
請求項１に記載の半導体装置。
【請求項１２】
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
酸化物半導体材料を含むとともに、チャネル領域および前記チャネル領域よりも電気抵抗の低い低抵抗領域を有する半導体膜と、
前記半導体膜を覆うとともに、前記低抵抗領域に対向する位置に貫通孔を有する層間絶縁膜と、
前記貫通孔を介して前記半導体膜に電気的に接続された一対のソース・ドレイン電極と、
前記半導体膜の前記低抵抗領域に接して前記半導体膜を低抵抗化し、かつ、前記貫通孔に対向する部分の少なくとも一部に第１開口を有する半導体補助膜とを含む
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、酸化物半導体材料を用いた半導体装置および表示装置に関する。
【背景技術】
【０００２】
近年、表示装置では、画素の高精細化が進められている。このような表示装置の駆動には、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が用いられる。例えば、酸化物半導体材料を用いた薄膜トランジスタの開発が活発に行われている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１０８７３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような薄膜トランジスタを含む半導体装置では、例えば、Ｖｇ−Ｉｄ（ゲート電圧-ドレイン電流）特性等の特性変動を抑えることが望まれている。
【０００５】
特性変動を抑えることが可能な半導体装置および、この半導体装置を用いた表示装置を提供することが望ましい。
【課題を解決するための手段】
【０００６】
本技術の一実施の形態に係る半導体装置は、酸化物半導体材料を含むとともに、チャネル領域およびチャネル領域よりも電気抵抗の低い低抵抗領域を有する半導体膜と、半導体膜を覆うとともに、低抵抗領域に対向する位置に貫通孔を有する層間絶縁膜と、貫通孔を介して半導体膜に電気的に接続された一対のソース・ドレイン電極と、半導体膜の低抵抗領域に接して半導体膜を低抵抗化し、かつ、貫通孔に対向する部分の少なくとも一部に第１開口を有する半導体補助膜とを備えたものである。
【０００７】
本技術の一実施の形態に係る表示装置は、表示素子および表示素子を駆動する半導体装置を備え、半導体装置は、酸化物半導体材料を含むとともに、チャネル領域およびチャネル領域よりも電気抵抗の低い低抵抗領域を有する半導体膜と、半導体膜を覆うとともに、低抵抗領域に対向する位置に貫通孔を有する層間絶縁膜と、貫通孔を介して半導体膜に電気的に接続された一対のソース・ドレイン電極と、半導体膜の低抵抗領域に接して半導体膜を低抵抗化し、かつ、貫通孔に対向する部分の少なくとも一部に第１開口を有する半導体補助膜とを含むものである。
【０００８】
本技術の一実施の形態に係る半導体装置および表示装置では、半導体補助膜が層間絶縁膜の貫通孔に対向する部分に第１開口を有しているので、半導体補助膜を介した半導体膜からソース・ドレイン電極への酸素の移動が抑えられる。
【発明の効果】
【０００９】
本技術の一実施の形態に係る半導体装置および表示装置によれば、半導体補助膜が層間絶縁膜の貫通孔に対向する部分に第１開口を有するようにしたので、半導体膜中の酸素量の減少を抑えることができる。よって、Ｖｇ−Ｉｄ特性等の特性変動を抑えることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【００１０】
【図１】本技術の一実施の形態に係る半導体装置の要部の構成を表す平面模式図である。
【図２】図１に示したＩＩ−ＩＩ線に沿った断面構成を表す模式図である。
【図３】図２に示した半導体装置の断面構成の他の例を表す模式図である。
【図４】比較例に係る半導体装置の要部の構成を表す平面模式図である。
【図５】図４に示したＶ−Ｖ線に沿った断面構成を表す模式図である。
【図６】変形例に係る半導体装置の要部の構成を表す平面模式図である。
【図７】図６に示したＶＩＩ−ＶＩＩ線に沿った断面構成を表す模式図である。
【図８Ａ】図７に示した半導体装置の製造方法の一工程を表す断面模式図である。
【図８Ｂ】図８Ａに続く工程を表す断面模式図である。
【図８Ｃ】図８Ｂに続く工程を表す断面模式図である。
【図８Ｄ】図８Ｃに続く工程を表す断面模式図である。
【図９】図２に示した半導体装置の製造方法の一工程を表す断面模式図である。
【図１０】図５，図７に示した半導体装置の熱処理前のＶｇ−Ｉｄ特性を表す図である。
【図１１Ａ】図５に示した半導体装置の熱処理後のＶｇ−Ｉｄ特性を表す図である。
【図１１Ｂ】図７に示した半導体装置の熱処理後のＶｇ−Ｉｄ特性を表す図である。
【図１２】図１等に示した半導体装置を適用した表示装置の機能構成を表すブロック図である。
【図１３】図１等に示した半導体装置を適用した撮像装置の構成を表すブロック図である。
【図１４】電子機器の構成を表すブロック図である。
【図１５】図７に示した貫通孔および開口の断面構成の他の例を表す模式図である。
【発明を実施するための形態】
【００１１】
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（半導体補助膜が開口を有する半導体装置の例）
２．変形例（層間絶縁膜の貫通孔に対向する部分全部に、半導体補助膜の開口が設けられている例）
３．適用例１（表示装置および撮像装置の例）
４．適用例２（電子機器の例）
【００１２】
＜実施の形態＞
［構成］
図１および図２は、本技術の一実施の形態に係る半導体装置（半導体装置１）の要部の構成を模式的に表したものである。図１は半導体装置１の要部の平面構成を表し、図２は図１に示したＩＩ−ＩＩ線に沿った断面構成を表している。この半導体装置１は、例えば表示装置および撮像装置（後述の図１１の表示装置２Ａおよび図１２の撮像装置２Ｂ）等の駆動回路に用いられるものである。この半導体装置１は、基板１１上に、半導体補助膜１２、半導体膜１３、ゲート絶縁膜１４、ゲート電極１５、層間絶縁膜１６および一対のソース・ドレイン電極１７Ａ，１７Ｂをこの順に有している。即ち、半導体装置１は、トップゲート型の薄膜トランジスタを含んでいる。
【００１３】
半導体膜１３のうち、ゲート電極１５と対向する領域は、薄膜トランジスタのチャネル領域１３Ａであり、このチャネル領域１３Ａに隣接してチャネル領域１３Ａよりも電気抵抗の低い低抵抗領域１３Ｂが設けられている。即ち、半導体装置１はセルフアライン構造の薄膜トランジスタを含んでいる。
【００１４】
層間絶縁膜１６には、一対の貫通孔１６Ｖが設けられており、この貫通孔１６Ｖを介して一対のソース・ドレイン電極１７Ａ，１７Ｂは半導体膜１３（より具体的には、低抵抗領域１３Ｂ）に接続されている。以下、半導体装置１の各部について説明する。
【００１５】
基板１１は、例えば、ガラス，石英およびシリコンなどから構成されている。あるいは、基板１１は、例えば、ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＣ（ポリカーボネート）またはＰＥＮ（ポリエチレンナフタレート）などの樹脂材料から構成されていてもよい。この他にも、ステンレス鋼（ＳＵＳ）などの金属板に絶縁材料を成膜したものを基板１１に用いることもできる。
【００１６】
基板１１と半導体膜１３との間に設けられた半導体補助膜１２は、基板１１上の選択的な領域に設けられている。具体的には、平面（図１のＸＹ平面）視で半導体膜１３の低抵抗領域１３Ｂに重なる領域に設けられ、半導体膜１３の下面（基板１１側の面）に接している。平面視で半導体膜１３のチャネル領域１３Ａに重なる領域には、半導体補助膜１２は設けられていない。即ち、半導体補助膜１２は、半導体膜１３のチャネル領域１３Ａおよび低抵抗領域１３Ｂのうち、低抵抗領域１３Ｂに対向する部分に選択的に配置されている。
【００１７】
この半導体補助膜１２は、半導体膜１３のうちの低抵抗領域１３Ｂに選択的に接することにより、低抵抗領域１３Ｂの電気抵抗を下げる、即ち、低抵抗化させる役割を担っている。具体的には、半導体補助膜１２は、例えば、半導体膜１３に対してキャリア供与性を有しており、低抵抗領域１３Ｂにキャリアを供給するようになっている。これにより、低抵抗領域１３Ｂの導電性が高まり、低抵抗領域１３Ｂを低抵抗化することができる。あるいは、半導体補助膜１２は導電性を有していてもよい。これにより、低抵抗領域１３Ｂでは、半導体補助膜１２自身が導体として機能し、半導体膜１３とともに半導体補助膜１２を介して電流が流れるようになる。これにより、低抵抗領域１３Ｂを低抵抗化することができる。
【００１８】
このような半導体補助膜１２は、例えば、金属または金属酸化物等を含んでいる。具体的には、半導体補助膜１２として、アルミニウム（Ａｌ），アルミニウムを含む合金，インジウム（Ｉｎ）を含む金属酸化物または亜鉛（Ｚｎ）を含む金属酸化物等を用いることができる。アルミニウムを含む合金としては、例えば、ＡｌＳｉ（アルミニウムシリコン合金）およびＡｌＣｕ（アルミニウム銅合金）等が挙げられる。インジウムを含む金属酸化物としては、例えば、酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）および酸化インジウム亜鉛（ＩＺＯ：Indium Zinc Oxide）等が挙げられる。亜鉛を含む金属酸化物としては、例えば、ＺｎＯ（酸化亜鉛）および酸化アルミニウム亜鉛（ＡＺＯ：Aluminum doped Zinc Oxide）等が挙げられる。半導体補助膜１２を構成する金属または金属酸化物等は、半導体膜１３を構成する酸化物半導体材料と異なる材料を含み、あるいは、異なる組成を有している。半導体補助膜１２の厚みは、例えば２ｎｍ〜２５ｎｍ程度である。このようなキャリア供与性または導電性を有する半導体補助膜１２を設けることにより、低抵抗領域１３Ｂの電気抵抗を安定して低く維持することができる。また、仮に、貫通孔１６Ｖを形成する際のオーバーエッチングにより、半導体膜１３に開口（例えば、後述の開口１３Ｍ）が形成されても、半導体補助膜１２が設けられていることにより、低抵抗領域１３Ｂの導電性の低下が抑えられる。
【００１９】
本実施の形態では、この半導体補助膜１２に開口１２Ｍが設けられている。開口１２Ｍは、層間絶縁膜１６の貫通孔１６Ｖに対向する部分に配置されている。開口１２Ｍでは、例えば、半導体補助膜１２の下層（例えば、後述のＵＣ膜）が露出されている。詳細は後述するが、半導体補助膜１２が、このような開口１２Ｍを有することにより、半導体補助膜１２を介した半導体膜１３からソース・ドレイン電極１７Ａ，１７Ｂへの酸素の移動が抑えられる。ここでは、開口１２Ｍが、本開示の第１開口の一具体例に対応する。
【００２０】
開口１２Ｍは、一対の貫通孔１６Ｖ各々に対向する部分に設けられている。開口１２Ｍは、例えば、平面視で貫通孔１６Ｖに比べて小さい。即ち、貫通孔１６Ｖに対向する部分の一部に開口１２Ｍが設けられている。このような開口１２Ｍは、例えば、貫通孔１６Ｖに対向する部分に複数設けられている。開口１２Ｍは、例えば円形の平面形状を有している。開口１２Ｍの平面形状は、他の形状であってもよい。
【００２１】
基板１１と半導体補助膜１２との間、あるいは、基板１１と半導体膜１３との間には、ＵＣ（Under Coat）膜が設けられていてもよい。は、ＵＣ膜は、基板１１から、上層に例えばナトリウムイオン等の物質が移動するのを防ぐためのものであり、窒化シリコン（ＳｉＮ）膜および酸化シリコン（ＳｉＯ）膜等の絶縁材料により構成されている。
【００２２】
半導体膜１３は、半導体補助膜１２を覆うように、基板１１上の選択的な領域に設けられている。半導体膜１３は、例えば、インジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），チタン（Ｔｉ）およびニオブ（Ｎｂ）のうちの少なくとも１種の元素の酸化物を主成分として含む酸化物半導体から構成されている。具体的には、半導体膜１３に酸化インジウムスズ亜鉛（ＩＴＺＯ），酸化インジウムガリウム亜鉛（ＩＧＺＯ：ＩｎＧａＺｎＯ），酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ）および酸化インジウム（ＩｎＯ）等を用いることができる。半導体膜１３の厚みは、例えば１０ｎｍ〜３００ｎｍであり、６０ｎｍ以下であることが好ましい。半導体膜１３の厚みを薄くすることにより、半導体中に含まれる欠陥の絶対量が減少し、しきい値電圧の負シフトが抑えられる。したがって、オンオフ比の高い、優れたトランジスタ特性を実現することができる。また、半導体膜１３の成膜に要する時間が短縮されるので、生産性を向上させることができる。
【００２３】
半導体膜１３の低抵抗領域１３Ｂは、チャネル領域１３Ａの両側に設けられている。一方の低抵抗領域１３Ｂにはソース・ドレイン電極１７Ａが接続され、他方の低抵抗領域１３Ｂにはソース・ドレイン電極１７Ｂが接続されている。例えば、低抵抗領域１３Ｂのうち、層間絶縁膜１６の貫通孔１６Ｖに対向する部分には、開口１３Ｍが設けられている。例えば、平面視で、開口１３Ｍは、貫通孔１６Ｖよりも小さくなっている。この開口１３Ｍは、平面視で半導体補助膜１２の開口１２Ｍにも重なる位置に配置されている。したがって、ソース・ドレイン電極１７Ａ，１７Ｂは、開口１２Ｍ，１３Ｍに埋め込まれ、開口１２Ｍ，１３Ｍの内側面に接している。即ち、ソース・ドレイン電極１７Ａ，１７Ｂは、半導体補助膜１２および半導体膜１３の膜平面（上面）に接するとともに、開口１２Ｍ，１３Ｍの内側面で半導体補助膜１２および半導体膜１３に接している。このように、開口１２Ｍ，１３Ｍの内側面により、半導体補助膜１２および半導体膜１３と、ソース・ドレイン電極１７Ａ，１７Ｂとが接することにより、半導体補助膜１２および半導体膜１３の膜平面と、ソース・ドレイン電極１７Ａ，１７Ｂとの接触面積が小さい場合にも、コンタタクト抵抗の増加を抑えることができる。ここでは、開口１３Ｍが本開示の第２開口の一具体例に対応する。
【００２４】
図３は、半導体装置１の断面構成の他の例を表している。このように、半導体膜１３には、開口（図２の開口１３Ｍ）が設けられていなくてもよい。このとき、半導体膜１３の膜平面（上面）にソース・ドレイン電極１７Ａ，１７Ｂが接する。
【００２５】
半導体膜１３（チャネル領域１３Ａ）とゲート電極１５との間に設けられたゲート絶縁膜１４は、例えば、平面視でゲート電極１５と同一形状を有している。このような形状のゲート絶縁膜１４により、セルフアライン構造の薄膜トランジスタが実現される。ゲート絶縁膜１４は、例えばシリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）、シリコン窒化酸化膜（ＳｉＯＮ）および酸化アルミニウム膜（ＡｌＯ）のうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる積層膜により構成されている。
【００２６】
ゲート絶縁膜１４上のゲート電極１５は、印加されるゲート電圧（Ｖｇ）によってチャネル領域１３Ａ中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１５の構成材料は、例えば、チタン（Ｔｉ），タングステン（Ｗ），タンタル（Ｔａ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種を含む単体および合金が挙げられる。あるいは、それらのうちの少なくとも１種を含む化合物および２種以上を含む積層膜であってもよい。また、例えばＩＴＯ等の透明導電膜が用いられても構わない。
【００２７】
層間絶縁膜１６は、例えば基板１１の全面に設けられている。層間絶縁膜１６は、例えば、基板１１側から順に、層間絶縁膜１６Ａおよび層間絶縁膜１６Ｂがこの順に積層された積層膜により構成されている。一対の貫通孔１６Ｖはそれぞれ、半導体膜１３の低抵抗領域１３Ｂに対向する位置に設けられ、層間絶縁膜１６Ａおよび層間絶縁膜１６Ｂを貫通している。貫通孔１６Ｖは、例えば、四角形の平面形状を有している（図１）。貫通孔１６Ｖは、他の平面形状を有していてもよい。
【００２８】
層間絶縁膜１６Ａは、例えば、酸化アルミニウム（ＡｌＯ）膜等の金属酸化膜により構成されている。この層間絶縁膜１６Ａは、ゲート電極１５を覆うとともに、半導体膜１３の低抵抗領域１３Ｂに接している。このように、低抵抗領域１３Ｂに接する層間絶縁膜１６Ａを金属酸化膜により構成すると、低抵抗領域１３Ｂの電気抵抗を安定して維持することができる。層間絶縁膜１６Ａ上の層間絶縁膜１６Ｂには、例えば感光性を有する樹脂膜を用いることができる。具体的には、層間絶縁膜１６Ｂは、例えばポリイミド樹脂膜により構成されている。層間絶縁膜１６Ｂには、ノボラック樹脂またはアクリル樹脂等を用いるようにしてもよい。層間絶縁膜１６Ａと層間絶縁膜１６Ｂとの間に、無機絶縁膜を設けるようにしてもよい。この無機絶縁膜は、例えば、酸化シリコン（ＳｉＯ）膜，窒化シリコン（ＳｉＮ）膜または酸窒化シリコン（ＳｉＯＮ）膜等により構成される。この無機絶縁膜と層間絶縁膜１６Ｂとの間に、酸化アルミニウム（ＡｌＯ）膜等が設けられていてもよい。
【００２９】
一対のソース・ドレイン電極１７Ａ，１７Ｂは、薄膜トランジスタのソースまたはドレインとして機能するものであり、例えば、上記ゲート電極１５の構成材料として列挙したものと同様の金属または透明導電膜を含んで構成されている。このソース・ドレイン電極１７Ａ，１７Ｂとしては、電気伝導性の良い材料が選択されることが望ましい。ソース・ドレイン電極１７Ａ，１７Ｂは、例えば、厚み５０ｎｍのＴｉ、厚み５００ｎｍのＡｌＳｉおよび厚み５０ｎｍのＴｉがこの順に積層された構造を有している。一対のソース・ドレイン電極１７Ａ，１７Ｂは、層間絶縁膜１６の貫通孔１６Ｖに埋め込まれ、半導体膜１３に接している。一対のソース・ドレイン電極１７Ａ，１７Ｂは、開口１２Ｍ，１３Ｍを介して半導体補助膜１２に接していてもよい。
【００３０】
［動作］
本実施の形態の半導体装置１では、ゲート電極１５に閾値電圧以上のオン電圧が印加されると、半導体膜１３のチャネル領域１３Ａが活性化される。これにより、一対の低抵抗領域１３Ｂ間に電流が流れる。
【００３１】
［作用、効果］
本実施の形態の半導体装置１では、半導体補助膜１２が、層間絶縁膜１６の貫通孔１６Ｖに対向する部分に開口１２Ｍを有しているので、半導体補助膜１２を介した半導体膜１３からソース・ドレイン電極１７Ａ，１７Ｂへの酸素の移動が抑えられる。以下、この作用・効果について比較例を用いて説明する。
【００３２】
図４および図５は、比較例にかかる半導体装置（半導体装置１００）の要部の模式的な構成を表したものである。図４は半導体装置１００の要部の平面構成を表し、図５は図４に示したＶ−Ｖ線に沿った断面構成を表している。図４は半導体装置１を表す図１に対応し、図５は半導体装置１を表す図２に対応する。この半導体装置１００は、半導体装置１と同様に、基板１１上に、半導体補助膜１２、半導体膜１３、ゲート絶縁膜１４、ゲート電極１５、層間絶縁膜１６およびソース・ドレイン電極１７Ａ，１７Ｂを有している。半導体装置１００の半導体補助膜１２には、開口（図２の開口１２Ｍ）が設けられていない。この点において、半導体装置１００は、半導体装置１と異なっている。
【００３３】
ソース・ドレイン電極１７Ａ，１７Ｂは、半導体膜１３から酸素（酸素Ｏｘ）を引き抜く性質を有する（図５）。特に、チタン（Ｔｉ）またはアルミニウム（Ａｌ）等の酸化しやすい金属を含むソース・ドレイン電極１７Ａ，１７Ｂでは、この性質が顕著となる。半導体装置１００では、貫通孔１６Ｖに対向する部分全部にわたって半導体補助膜１２が設けられている。この貫通孔１６Ｖに対向する部分全部にわたって設けられた半導体補助膜１２は、半導体膜１３のチャネル領域１３Ａからソース・ドレイン電極１７Ａ，１７Ｂへの酸素Ｏｘの引き抜きを促進する。例えば、ソース・ドレイン電極１７Ａ，１７Ｂを形成した後の熱処理（アニール工程）を経ることにより、チャネル領域１３Ａの酸素Ｏｘが大きく減少する。このようなチャネル領域１３Ａの酸素Ｏｘの減少に起因して、例えば、デプレッション等のＶｇ−Ｉｄ特性の変動が生じるおそれがある。この特性変動は、例えば、半導体装置１００が正常に動作しない等の不具合を引き起こすおそれがある。
【００３４】
これに対し、半導体装置１では、半導体補助膜１２の、貫通孔１６Ｖに対向する部分に開口１２Ｍが設けられているので、開口１２Ｍ近傍で、半導体補助膜１２を介した半導体膜１３からソース・ドレイン電極１７Ａ，１７Ｂへの酸素Ｏｘの移動が起こりにくくなる。したがって、半導体装置１００に比べて、半導体装置１では、半導体補助膜１２を介した半導体膜１３からソース・ドレイン電極１７Ａ，１７Ｂへの酸素の移動が抑えられる。即ち、半導体装置１では、チャネル領域１３Ａの酸素Ｏｘの減少を抑え、Ｖｇ−Ｉｄ特性を維持することができる。
【００３５】
また、ここでは、半導体補助膜１２のうち、貫通孔１６Ｖに対向する部分の一部に開口１２Ｍが設けられているので、ソース・ドレイン電極１７Ａ，１７Ｂは、膜平面（上面）と開口１２Ｍの内側面とで、半導体補助膜１２に接する。これにより、半導体補助膜１２のうち、貫通孔１６Ｖに対向する部分全部にわたって開口１２Ｍを設ける場合（後述の図６，図７の半導体装置１Ａ）に比べて、ソース・ドレイン電極１７Ａ，１７Ｂと半導体補助膜１２との間のコンタクト抵抗を安定して維持しやすくなる。
【００３６】
以上説明したように本実施の形態では、半導体補助膜１２が層間絶縁膜１６の貫通孔１６Ｖに対向する部分に開口１２Ｍを有するようにしたので、半導体膜１３中の酸素（酸素Ｏｘ）量の減少を抑えることができる。よって、Ｖｇ−Ｉｄ特性等の特性変動を抑えることが可能となる。
【００３７】
また、半導体補助膜１２のうち、貫通孔１６Ｖに対向する部分の一部に開口１２Ｍが設けられているので、ソース・ドレイン電極１７Ａ，１７Ｂと半導体補助膜１２との間のコンタクト抵抗を安定して維持しやすくなる。
【００３８】
以下、上記実施の形態の変形例について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
【００３９】
＜２．変形例＞
図６および図７は、上記実施の形態の変形例に係る半導体装置（半導体装置１Ａ）の要部の構成を模式的に表したものである。図６は半導体装置１Ａの要部の平面構成を表し、図７は図６に示したＶＩＩ−ＶＩＩ線に沿った断面構成を表している。この半導体装置１Ａは、半導体補助膜１２のうち、貫通孔１６Ｖに対向する部分全部にわたって開口１２Ｍが設けられている。この点を除き、変形例に係る半導体装置１Ａは、上記実施の形態の半導体装置１と同様の構成を有し、その作用および効果も同様である。
【００４０】
半導体補助膜１２の開口１２Ｍは、例えば、層間絶縁膜１６の貫通孔１６Ｖと、略同じ平面形状を有している。開口１２Ｍおよび貫通孔１６Ｖは、例えば、四角形の平面形状を有しており、これらの大きさは略同じである。例えば、貫通孔１６Ｖのテーパ形状にそって、平面視で開口１２Ｍが、貫通孔１６Ｖよりも小さくなっていてもよい。製造上の誤差等により、貫通孔１６Ｖの平面形状と開口１２Ｍの平面形状とが異なっていてもよい。
【００４１】
半導体膜１３は、半導体補助膜１２の開口１２Ｍに平面視で重なる位置に、開口１３Ｍを有している。例えば、平面視での開口１３Ｍの大きさは、開口１２Ｍの大きさと略同じである。
【００４２】
図８Ａ〜図８Ｄは、半導体装置１Ａの製造工程の一例を順に表している。
【００４３】
まず、図８Ａに示したように、基板１１上に、半導体補助膜１２を形成する。半導体補助膜１２は、例えば、以下のようにして形成する。まず、例えば、スパッタ法を用いてＩＺＯを基板１１上の全面に成膜した後、これをフォトリソグラフィおよびウェットエッチングを用いて所定の形状にパターニングする。これにより、基板１１上の選択的な領域に、半導体補助膜１２が形成される。半導体補助膜１２を形成する前に、基板１１の全面にＵＣ膜を形成するようにしてもよい。
【００４４】
なお、半導体装置１も、半導体装置１Ａと同様にして製造することができる。
【００４５】
図９は、半導体装置１を製造する工程を表している。半導体装置１を製造する際にも、まず、基板１１上に、半導体補助膜１２を形成する（図８Ａ）。この後、半導体装置１では、半導体膜１３を形成する前に、半導体補助膜１２に開口１２Ｍを形成する（図９）。
【００４６】
半導体補助膜１２を形成した後、図８Ｂに示したように、半導体膜１３および絶縁膜１４Ｉをこの順に形成する。具体的には、例えば以下のようにして形成する。まず、基板１１の全面に、例えば酸化物半導体材料を例えばスパッタ法等により成膜した後、この酸化物半導体材料を例えばフォトリソグラフィおよびウェットエッチングを用いて、所定の形状にパターニングする。次いで、レジストを剥離し、アニールを行う。これにより、半導体補助膜１２を覆う半導体膜１３を形成する。その後、半導体膜１５を覆うように、基板１１の全面に、例えばＣＶＤ法を用いて厚み２００ｎｍの酸化シリコン（ＳｉＯ）を成膜する。これにより、絶縁膜１４Ｉが形成される。後の工程で、絶縁膜１４Ｉによりゲート絶縁膜１４が形成される。
【００４７】
続いて、図８Ｃに示したように、ゲート電極１５、ゲート絶縁膜１４および層間絶縁膜１６を形成する。具体的には、例えば、以下のようにしてこれらを形成する。まず、基板１１の全面に例えば金属材料からなる導電膜を成膜する。続いて、この導電膜上に所定のパターンを有するフォトレジストを形成する。このフォトレジストを用いて、導電膜および絶縁膜１４Ｉのパターニングを連続して行う。これにより、平面視で同一形状を有するゲート電極１５およびゲート絶縁膜１４が形成される。この後、基板１１の全面に層間絶縁膜１６（層間絶縁膜１６Ａ，１６Ｂ）を形成する。
【００４８】
層間絶縁膜１６を形成した後、図８Ｄに示したように、貫通孔１６Ｖおよび開口１２Ｍ，１３Ｍを同時に形成する。貫通孔１６Ｖおよび開口１２Ｍ，１３Ｍは、例えばフォトリソグラフィおよびドライエッチングを用いて形成する。続いて、層間絶縁膜１６上にソース・ドレイン電極１７Ａ，１７Ｂを形成する。この後、熱処理を施す。例えばこのようにして、図６，図７に示した半導体装置１Ａを完成させることができる。
【００４９】
図１０は、ソース・ドレイン電極１７Ａ，１７Ｂ形成後の熱処理（アニール工程）を施す前の状態で、半導体装置のＶｇ−Ｉｄ特性を測定した結果を表し、図１１Ａ，図１１Ｂは、この熱処理を施した後の半導体装置のＶｇ−Ｉｄ特性を測定した結果を表している。図１１Ａは、半導体装置１００のＶｇ−Ｉｄ特性を表し、図１１Ｂは半導体装置１ＡのＶｇ−Ｉｄ特性を表す。図１０と図１１Ａとを比較することにより、熱処理を施すことで、半導体装置１００ではデプレッションが生じ、閾値電圧Ｖｔｈがマイナス方向に大きく変動することが分かる。これに対し、半導体装置１Ａでは、熱処理を施しても、デプレッションがほとんど生じず、閾値電圧Ｖｔｈもほとんど変動しないことが分かる（図１１Ｂ）。半導体装置１でも、同様の結果が得られる。
【００５０】
このように、変形例に係る半導体装置１Ａも、半導体装置１と同様に、半導体補助膜１２が、層間絶縁膜１６の貫通孔１６Ｖに対向する部分に開口１２Ｍを有しているので、半導体補助膜１２を介した半導体膜１３からソース・ドレイン電極１７Ａ，１７Ｂへの酸素の移動が抑えられる。よって、Ｖｇ−Ｉｄ特性等の特性変動を抑えることが可能となる。なお、開口１２Ｍ，１３Ｍの内側面で、半導体補助膜１２および半導体膜１３は、ソース・ドレイン電極１７Ａ，１７Ｂに接するので、これらの間のコンタクト抵抗は、十分に低く維持される。
【００５１】
また、半導体補助膜１２の開口１２Ｍは、層間絶縁膜１６の貫通孔１６Ｖと同時に形成することができるので、工程数を増やすことなく、簡便な方法で半導体装置１Ａを製造することができる。
【００５２】
＜適用例１：表示装置および撮像装置＞
上記実施の形態および変形例において説明した半導体装置１，１Ａは、例えば表示装置（後述の図１２の表示装置２Ａ）および撮像装置（後述の図１３の撮像装置２Ｂ）等の駆動回路に用いることができる。
【００５３】
図１２は、表示装置２Ａの機能ブロック構成を示したものである。表示装置２Ａは、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するものであり、上述した有機ＥＬディスプレイの他にも、例えば液晶ディスプレイなどにも適用される。表示装置２Ａは、例えばタイミング制御部３１と、信号処理部３２と、駆動部３３と、表示画素部３４とを備えている。
【００５４】
タイミング制御部３１は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、信号処理部３２等の駆動制御を行うものである。信号処理部３２は、例えば、外部から入力されたデジタルの映像信号に対して所定の補正を行い、それにより得られた映像信号を駆動部３３に出力するものである。駆動部３３は、例えば走査線駆動回路および信号線駆動回路などを含んで構成され、各種制御線を介して表示画素部３４の各画素を駆動するものである。表示画素部３４は、例えば有機ＥＬ素子または液晶表示素子等の表示素子と、表示素子を画素毎に駆動するための画素回路とを含んで構成されている。これらのうち、例えば、駆動部３３または表示画素部３４の一部を構成する各種回路に、上述の半導体装置が用いられる。
【００５５】
図１３は、撮像装置２Ｂの機能ブロック構成を示したものである。撮像装置２Ｂは、例えば画像を電気信号として取得する固体撮像装置であり、例えばＣＣＤ(Charge Coupled Device)またはＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサなどから構成されている。撮像装置２Ｂは、例えばタイミング制御部３５と、駆動部３６と、撮像画素部３７と、信号処理部３８とを備えている。
【００５６】
タイミング制御部３５は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、駆動部３６の駆動制御を行うものである。駆動部３６は、例えば行選択回路、ＡＤ変換回路および水平転送走査回路などを含んで構成され、各種制御線を介して撮像画素部３７の各画素から信号を読み出す駆動を行うものである。撮像画素部３７は、例えばフォトダイオードなどの撮像素子（光電変換素子）と、信号読み出しのための画素回路とを含んで構成されている。信号処理部３８は、撮像画素部３７から得られた信号に対して様々な信号処理を施すものである。これらのうち、例えば、駆動部３６または撮像画素部３７の一部を構成する各種回路に、上述の半導体装置が用いられる。
【００５７】
＜適用例２：電子機器＞
上記表示装置２Ａおよび撮像装置２Ｂ等は、様々なタイプの電子機器に用いることができる。図１４に、電子機器３の機能ブロック構成を示す。電子機器３としては、例えばテレビジョン装置、パーソナルコンピュータ（ＰＣ）、スマートフォン、タブレット型ＰＣ、携帯電話機、デジタルスチルカメラおよびデジタルビデオカメラ等が挙げられる。
【００５８】
電子機器３は、例えば上述の表示装置２Ａ（または撮像装置２Ｂ）と、インターフェース部４０とを有している。インターフェース部４０は、外部から各種の信号および電源等が入力される入力部である。このインターフェース部４０は、また、例えばタッチパネル、キーボードまたは操作ボタン等のユーザインターフェースを含んでいてもよい。
【００５９】
以上、実施の形態および適用例を挙げて説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等に記載した各層の材料および厚みは列挙したものに限定されるものではなく、他の材料および厚みとしてもよい。
【００６０】
また、上記実施の形態等では、半導体補助膜１２が半導体膜１３の下面に接する場合について説明したが、半導体補助膜１２は半導体膜１３の上面に接していてもよい。
【００６１】
また、上記変形例１では、貫通孔１６Ｖと開口１２Ｍ，１３Ｍとが平面視で重なっている場合について説明したが（図７）、図１５に示したように、貫通孔１６Ｖと開口１２Ｍ，１３Ｍとが、平面視でずれて配置されていてもよい。このずれ量の許容範囲は、開口１２Ｍ，１３Ｍの内側面と、ソース・ドレイン電極１７Ａ，１７Ｂとが接する範囲となる。
【００６２】
上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。
【００６３】
尚、本技術は以下のような構成を取ることも可能である。
（１）
酸化物半導体材料を含むとともに、チャネル領域および前記チャネル領域よりも電気抵抗の低い低抵抗領域を有する半導体膜と、
前記半導体膜を覆うとともに、前記低抵抗領域に対向する位置に貫通孔を有する層間絶縁膜と、
前記貫通孔を介して前記半導体膜に電気的に接続された一対のソース・ドレイン電極と、
前記半導体膜の前記低抵抗領域に接して前記半導体膜を低抵抗化し、かつ、前記貫通孔に対向する部分の少なくとも一部に第１開口を有する半導体補助膜と
を備えた半導体装置。
（２）
前記貫通孔に対向する部分の一部に、前記第１開口が設けられている
前記（１）に記載の半導体装置。
（３）
前記貫通孔に対向する部分に、複数の前記第１開口が設けられている
前記（２）に記載の半導体装置。
（４）
前記貫通孔に対向する部分全部にわたり、前記第１開口が設けられている
前記（１）に記載の半導体装置。
（５）
前記貫通孔に対向する部分の少なくとも一部に、前記半導体膜の第２開口が設けられている
前記（１）ないし（４）のうちいずれか１つに記載の半導体装置。
（６）
前記第１開口の内側面で、前記半導体補助膜と前記ソース・ドレイン電極とが接している
前記（１）ないし（５）のうちいずれか１つに記載の半導体装置。
（７）
前記半導体補助膜は、金属または金属酸化物を含む
前記（１）ないし（６）のうちいずれか１つに記載の半導体装置。
（８）
前記半導体補助膜は、酸化インジウムスズ（Indium Tin Oxide）または酸化インジウム亜鉛（Indium Zinc Oxide）を含む
前記（１）ないし（７）のうちいずれか１つに記載の半導体装置。
（９）
更に、
基板と、
前記チャネル領域に対向するゲート電極と、
前記ゲート電極と前記半導体膜との間のゲート絶縁膜とを有し、
前記基板上に、前記半導体補助膜、前記半導体膜、前記ゲート絶縁膜および前記ゲート電極がこの順に設けられている
前記（１）ないし（８）のうちいずれか１つに記載の半導体装置。
（１０）
前記層間絶縁膜は、前記半導体膜の前記低抵抗領域に接する金属酸化膜を含む
前記（１）ないし（９）のうちいずれか１つに記載の半導体装置。
（１１）
前記半導体補助膜は、前記半導体膜の前記チャネル領域および前記低抵抗領域のうち、前記低抵抗領域に対向する部分に選択的に配置されている
前記（１）ないし（１０）のうちいずれか１つに記載の半導体装置。
（１２）
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
酸化物半導体材料を含むとともに、チャネル領域および前記チャネル領域よりも電気抵抗の低い低抵抗領域を有する半導体膜と、
前記半導体膜を覆うとともに、前記低抵抗領域に対向する位置に貫通孔を有する層間絶縁膜と、
前記貫通孔を介して前記半導体膜に電気的に接続された一対のソース・ドレイン電極と、
前記半導体膜の前記低抵抗領域に接して前記半導体膜を低抵抗化し、かつ、前記貫通孔に対向する部分の少なくとも一部に第１開口を有する半導体補助膜とを含む
表示装置。
【符号の説明】
【００６４】
１，１Ａ…半導体装置、１１…基板、１２…半導体補助膜、１３…半導体膜、１３Ａ…チャネル領域、１３Ｂ…低抵抗領域、１４…ゲート絶縁膜、１５…ゲート電極、１６，１６Ａ，１６Ｂ…層間絶縁膜、１６Ｖ…貫通孔、１７…ソース・ドレイン電極、２Ａ…表示装置、２Ｂ…撮像装置、３…電子機器、３１，３５…タイミング制御部、３２，３８…信号処理部、３３，３６…駆動部、３４…表示画素部、３７…撮像画素部、４０…インターフェース部。
【図１】
2020136400.tif 000003
【図２】
2020136400.tif 000004
【図３】
2020136400.tif 000005
【図４】
2020136400.tif 000006
【図５】
2020136400.tif 000007
【図６】
2020136400.tif 000008
【図７】
2020136400.tif 000009
【図８Ａ】
2020136400.tif 000010
【図８Ｂ】
2020136400.tif 000011
【図８Ｃ】
2020136400.tif 000012
【図８Ｄ】
2020136400.tif 000013
【図９】
2020136400.tif 000014
【図１０】
2020136400.tif 000015
【図１１Ａ】
2020136400.tif 000016
【図１１Ｂ】
2020136400.tif 000017
【図１２】
2020136400.tif 000018
【図１３】
2020136400.tif 000019
【図１４】
2020136400.tif 000020
【図１５】
2020136400.tif 000021