(57)【要約】【課題】一つの実施形態は、低消費電力で動作できる磁気メモリを提供することを目的とする。【解決手段】一つの実施形態によれば、磁性体柱とシフト制御回路と書き込み制御回路とを有する磁気メモリが提供される。シフト制御回路は、磁性体柱の一端側に配されている。書き込み制御回路は、第１の値のデータを磁性体柱に書き込む場合、書き込み線に電流を流す。書き込み線は、磁性体柱の一端近傍を通る線である。書き込み制御回路は、第２の値のデータを磁性体柱に書き込む場合、書き込み線に電流を流さない。【選択図】図９
2020042882.tif 000002
【特許請求の範囲】
【請求項１】
磁性体柱と、
前記磁性体柱の一端側に配されたシフト制御回路と、
第１の値のデータを前記磁性体柱に書き込む場合、前記磁性体柱の一端近傍を通る書き込み線に電流を流し、第２の値のデータを前記磁性体柱に書き込む場合、前記書き込み線に電流を流さない書き込み制御回路と、
を備えた磁気メモリ。
【請求項２】
前記シフト制御回路は、前記第１の値のデータを前記磁性体柱に書き込む場合、前記磁性体柱に電流を流し、前記第２の値のデータを前記磁性体柱に書き込む場合、前記磁性体柱に電流を流す
請求項１に記載の磁気メモリ。
【請求項３】
前記書き込み制御回路は、前記磁性体柱にデータを書き込む際、初めに前記書き込み線に電流を流して初期の磁化方向を決定する
請求項１又は２に記載の磁気メモリ。
【請求項４】
前記書き込み制御回路は、第１の期間に、前記書き込み線に第１の方向に電流を流して前記第１の値のデータを前記磁性体柱に書き込み、前記第１の期間より後の第２の期間に、前記書き込み線に前記第１の方向の逆の第２の方向に電流を流して前記第１の値のデータを前記磁性体柱に書き込む
請求項１から３のいずれか１項に記載の磁気メモリ。
【請求項５】
前記書き込み制御回路は、前記第２の期間より後の第３の期間に、前記書き込み線に前記第１の方向に電流を流して前記第１の値のデータを前記磁性体柱に書き込む
請求項４に記載の磁気メモリ。
【請求項６】
前記書き込み制御回路は、前記第１の期間より前の第４の期間に、前記書き込み線に前記第２の方向に電流を流して初期値を前記磁性体柱に書き込む
請求項４又は５に記載の磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、磁気メモリに関する。
【背景技術】
【０００２】
磁性体柱を有する磁気メモリは、磁性体柱に磁区を形成して情報を書き込む。このとき、磁気メモリを低消費電力で動作させることが望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第６２７１３５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一つの実施形態は、低消費電力で動作できる磁気メモリを提供することを目的とする。
【課題を解決するための手段】
【０００５】
一つの実施形態によれば、磁性体柱とシフト制御回路と書き込み制御回路とを有する磁気メモリが提供される。シフト制御回路は、磁性体柱の一端側に配されている。書き込み制御回路は、第１の値のデータを磁性体柱に書き込む場合、書き込み線に電流を流す。書き込み線は、磁性体柱の一端近傍を通る線である。書き込み制御回路は、第２の値のデータを磁性体柱に書き込む場合、書き込み線に電流を流さない。
【図面の簡単な説明】
【０００６】
【図１】図１は、実施形態にかかる磁気メモリの構成を示すブロック図である。
【図２】図２は、実施形態におけるメモリセルアレイの構成を示す回路図である。
【図３】図３は、実施形態におけるメモリセルアレイの構成を示す斜視図である。
【図４】図４は、実施形態における磁性体柱への情報の記録方法を示す図である。
【図５】図５は、実施形態における書き込み動作及び読み出し動作を示す図である。
【図６】図６は、実施形態における書き込み動作を示す図である。
【図７】図７は、実施形態における書き込み動作に用いられる回路を示す図である。
【図８】図８は、実施形態における書き込み方法を示すフローチャートである。
【図９】図９は、実施形態における書き込み動作を示す波形図である。
【図１０】図１０は、実施形態における読み出し動作を示す図である。
【図１１】図１１は、実施形態における読出し動作に用いられる回路を示す図である。
【図１２】図１２は、実施形態にかかる磁気メモリが配置されたメモリチップを示す図である。
【図１３】図１３は、実施形態にかかる磁気メモリが配置されたメモリチップが搭載されたメモリシステムを示す図である。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態にかかる磁気メモリを詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【０００８】
（実施形態）
実施形態にかかる磁気メモリについて説明する。磁気メモリは、磁性体柱を有し、磁性体柱に磁区を形成して情報を書き込む。例えば、磁性体柱における磁区毎の磁化の方向で２値を書き込む第１の書き込み方式が考えられる。第１の書き込み方式では、磁性体柱にシフト電流を流して磁性体柱における磁壁をシフトするごとに、磁性体柱の一端近傍を通る書き込み線に書き込むデータに応じた方向の電流を流す。第１の書き込み方式では、第１の値のデータを書き込むときは書き込み線に第１の方向の電流を流し、第２の値のデータを書き込むときは書き込み線に第１の方向と逆の第２の方向の電流を流す。これにより、書き込むデータに応じた方向の誘導磁場を磁性体柱における一端近傍の領域に発生させて書き込みを行う。第１の書き込み方式では、書き込みを行う度に、誘導磁場を発生させるための比較的大きな電流を書き込み線に流すので、消費電力が増大しやすい。
【０００９】
そこで、本実施形態では、磁気メモリにおいて、第１の値のデータを書き込むときは磁壁を形成するように書き込み線に電流を流し第２の値のデータを書き込むときは磁壁を形成しないように書き込み線に電流を流さないようにすることで、磁気メモリの低消費電力化を図る。
【００１０】
具体的には、磁気メモリにおいて、第１の書き込み方式と異なる第２の書き込み方式を採用する。磁気メモリは、第２の書き込み方式に従って磁性体柱にデータを書き込む。第２の書き込み方式では、磁性体柱における磁壁の有無で２値（第１の値又は第２の値）を書き込む。シフト電流でシフトされる磁区の単位で見た場合、磁区とそれに隣接する磁区とで磁化の方向が異なり磁区とそれに隣接する磁区との間に磁壁がある状態を第１の値が書き込まれた状態とすることができる。第１の値は、例えば、“１”とすることができる。磁区とそれに隣接する磁区とで磁化の方向が均等であり磁区とそれに隣接する磁区との間に磁壁がない状態を第２の値が書き込まれた状態とすることができる。第２の値は、例えば、“０”とすることができる。
【００１１】
第２の書き込み方式では、磁気メモリは、第１の値のデータに応じて、書き込み線に対して、磁性体中の一端近傍における磁区の磁化の向きと反対の磁化の方向の磁区が形成される向きに電流を流す。これにより、書き込み線の周りに誘導磁場が発生し、磁性体中の一端近傍における最上の磁区の磁化の向きがその下の磁区の磁化の向きと反転され、最上の磁区とその下の磁区との間に磁壁が形成され、第１の値が書き込まれる。
【００１２】
磁気メモリは、第２の値のデータに応じて、書き込み線に電流を流さない。これにより、書き込み線の周りに誘導磁場が発生せず、磁性体中の一端近傍における最上の磁区の磁化の向きとその下の磁区の磁化の向きとが均等に保たれ、最上の磁区とその下の磁区との間に磁壁が形成されず、その結果、第２の値が書き込まれたことになる。
【００１３】
より具体的には、磁気メモリ１は、図１に示すように構成され得る。図１は、磁気メモリ１の構成を示すブロック図である。
【００１４】
図１に示す磁気メモリ１は、メモリセルアレイ１０、ワード線（ＷＬ）デコーダ２０、ビット線（ＢＬ）デコーダ３０、読み出し回路４０、シフト制御回路５０、フィールド線（ＦＬ）ドライバ６０、書き込み制御回路８０、及びコントローラ７０を有する。
【００１５】
メモリセルアレイ１０は、複数の磁性体柱を有する。各磁性体柱は、データを記憶するための複数の磁区（あるいは磁壁）を含む。メモリセルアレイ１０では、磁性体柱が行列状に配列される。磁性体柱は、ワード線ＷＬとビット線ＢＬとの間に電気的に接続される。磁性体柱は、磁性細線又は磁気記憶細線とも呼ばれる。磁性体柱の詳細については後述する。
【００１６】
ワード線デコーダ２０は、ロウアドレスに基づいて複数のワード線ＷＬから１つのワード線を選択する。ビット線デコーダ３０は、カラムアドレスに基づいて複数のビット線ＢＬから１つのビット線を選択する。読み出し回路４０は、センスアンプを有し、メモリセルアレイ１０内の磁性体柱からデータの読み出しを行う。シフト制御回路５０は、読み出し動作において、磁性体柱内の磁区（あるいは磁壁）を移動させる電圧を印加する。すなわち、磁性体柱に配列された各磁区をシフトさせるシフト電流を出力する。書き込み制御回路８０は、メモリセルアレイ１０内の磁性体柱へのデータの書き込みを行う。フィールド線ドライバ６０は、書き込み時に、書き込み制御回路８０からの制御に従い、フィールド線に電流を流し、フィールド線から書き込みデータに応じた誘導磁場を発生させる。
【００１７】
次に、図２を用いて、メモリセルアレイ１０の回路構成を説明する。図２は、メモリセルアレイ１０の回路構成を示す図である。
【００１８】
ワード線ＷＬとビット線ＢＬとの間に、磁性体柱ＭＭＬが電気的に接続される。磁性体柱ＭＭＬの一端は、磁気抵抗効果素子（あるいは抵抗変化素子、可変抵抗素子）１１、及び選択素子（セレクタ）１２を順に介してワード線ＷＬに接続される。すなわち、磁性体柱ＭＭＬの一端は、磁気抵抗効果素子１１の一端に接続され、磁気抵抗効果素子１１の他端は選択素子１２の一端に接続される。選択素子１２の他端は、ワード線ＷＬに接続される。さらに、磁性体柱ＭＭＬの他端は、ビット線ＢＬに接続される。
【００１９】
磁気抵抗効果素子１１は、例えば、磁化状態に応じて抵抗が変化するＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）素子を含む。選択素子１２は、例えば、閾値電圧以上の電圧が印加されると低抵抗状態となり、闘値電圧より低い電圧が印加されると高抵抗状態となる素子を含む。選択素子１２は、例えば２端子間スイッチ素子であってもよい。２端子間に印加する電圧が閾値以下の場合、そのスイッチ素子は高抵抗状態、例えば電気的に非導通状態である。２端子間に印加する電圧が闘値以上の場合、スイッチ素子は低抵抗状態、例えば電気的に導通状態に変わる。スイッチ素子は、電圧がどちらの極性でもこの機能を有していてもよい。このスイッチ素子には、Ｔｅ、ＳｅおよびＳからなる群より選択された少なくとも１種以上のカルコゲン元素を含む。または、上記カルコゲン元素を含む化合物であるカルコグナイドを含んでいてもよい。このスイッチ素子は他にも、Ｂ、Ａｌ、Ｇａ、１ｎ、Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ａｓ、Ｐ、Ｓｂからなる群より選択された少なくとも１種以上の元素を含んでもよい。
【００２０】
例えば、第１方向に配列された複数の磁性体柱ＭＭＬ、磁気抵抗効果素子１１及び選択素子１２は、選択素子１２の他端にて同ーのワード線ＷＬに接続される。一方、第１方向と交差する第２方向に配列された複数の磁性体柱ＭＭＬ、磁気抵抗効果素子１１及び選択素子１２は、磁性体柱ＭＭＬの他端にて同一のビット線ＢＬに接続される。
【００２１】
図３は、メモリセルアレイ１０の構成の一例を示す斜視図である。図３において、互いに直交する２方向をＸ方向及びＹ方向とし、これらＸ方向及びＹ方向（ＸＹ面）に対して直交し、磁性体柱ＭＭＬが延伸した方向をＺ方向とする。
【００２２】
Ｙ方向に延伸したビット線ＢＬは、Ｘ方向に複数配列される。ビット線ＢＬ上には、磁性体柱ＭＭＬ、磁気抵抗効果素子１１、及び選択素子１２がＺ方向に配列されている。磁気抵抗効果素子１１は、例えばＭＴＪ素子で構成される。ＭＴＪ素子は、磁性層１１Ｒ、非磁性層１１Ｎ、及び磁性層１１Ｓを含む。ＭＴＪ素子の詳細については後述する。
【００２３】
メモリセルアレイ１０の構成を詳述すると、ビット線ＢＬ上には、磁性体柱ＭＭＬが設けられる。磁性体柱ＭＭＬ上には、磁性層１１Ｓが設けられる。磁性層１１ＳはＹ方向にある距離だけ延伸しており、延伸した磁性層１１Ｓ上には非磁性層１１Ｎ及び磁性層１１Ｒが順に設けられる。磁性層１１Ｒ上には、選択素子１２を介してワード線ＷＬが設けられる。
【００２４】
Ｚ方向に設けられた磁性体柱ＭＭＬ、磁気抵抗効果素子１１、及び選択素子１２は、Ｘ及びＹ方向に行列状に配列される。Ｘ方向に配列された選択素子１２上にはワード線ＷＬが設けられる。さらに、磁性層１１Ｓ上には、フィールド線（書き込み線）ＦＬが設けられる。フィールド線ＦＬは、Ｘ方向及びＹ方向に隣接する磁気抵抗効果素子１１の間を縫うように、Ｘ方向にジグザグ状に配置される。
【００２５】
以下に、ＭＴＪ素子について詳述する。ＭＴＪ素子は、磁性層１１Ｒ、非磁性層１１Ｎ、及び磁性層１１Ｓを含む。磁性層１１Ｒと磁性層１１Ｓ間には非磁性層１１Ｎが配置される。磁性層１１Ｒは参照層として機能し、磁性層１１Ｓは記憶層として機能する。非磁性層１１Ｎはトンネルバリアとして機能する。なお、ＭＴＪ素子は、さらなる層を含んでいてもよい。
【００２６】
磁性層（記憶層）１１Ｓは、ある軸に沿う方向に磁化されている。例えば、磁性層１１Ｓの磁化は、層１１Ｓ、１１Ｒ、及び１１Ｎの境界面に対して垂直な方向に沿って安定している。磁性層１１Ｓの磁化方向は、磁性体柱ＭＭＬが有する磁区の磁化方向により、反転されることが可能である。
【００２７】
磁性層（参照層）１１Ｒは、方向が固定または不変の磁化を有し、例えば、磁性層（記憶層）１１Ｓの保磁力より大きい保磁力を有する。磁性層１１Ｒの磁化方向が「固定されている」または「不変である」とは、磁性層（記憶層）１１Ｓの磁化を反転させる、磁性体柱ＭＭＬの磁区の磁化方向によって、磁性層１１Ｒの磁化方向が反転しないことを意味する。
【００２８】
磁性層１１Ｒ、非磁性層１１Ｎ、及び磁性層１１Ｓの組は、磁気抵抗効果を示す。具体的には、磁性層１１Ｓの磁化方向と磁性層１１Ｒの磁化方向が平行および反平行であると、ＭＴＪ素子は、それぞれ最小および最大の抵抗値を示す。磁気抵抗効果素子（ＭＴＪ素子）１１は、磁性層（記憶層）１１Ｓと磁性層（参照層）１１Ｒの磁化方向の相対関係が平行であるとき低抵抗状態を、反平行であるとき高抵抗状態をそれぞれ取ることができる。
【００２９】
次に、図４を用いて、磁性体柱ＭＭＬの構成と情報記憶方法について説明する。図４は、図３に示した１つの磁性体柱ＭＭＬのＡ−Ａ’線に沿った断面構造と、磁性体柱ＭＭＬが有する磁区（あるいは磁化状態）の一例と、これら磁区を用いた情報記憶方法を示す図である。
【００３０】
磁気メモリが備える磁性体柱ＭＭＬは、例えば、図３に示したようなＺ方向に延伸した線状の強磁性体から成る。線状の強磁性体は、例えば、図４に示すように、中央部が中空の筒状（例えば、円筒状）であってもよいし、あるいは中央部に中空がない形状であってもよい。強磁性体は、Ｚ方向に沿って複数の磁区を有する。例えば、磁性体柱ＭＭＬは、円筒状の磁性薄膜の断面にＺ方向に沿って磁区Ｍ１，Ｍ２，Ｍ３，・・・を有する。
【００３１】
各磁区は、一方向、あるいは一方向と反対の方向の磁化（あるいは磁化状態）を保持可能である。各磁区は、図４に示すように、円筒の外側からＮ極、Ｓ極の順序で形成される磁化方向と、これと反対に、円筒の外側からＳ極、Ｎ極の順序で形成される磁化方向とを有する。磁区と磁区との磁化方向が異なるときの間の境界を磁壁と称する。なお、各磁区の磁化方向は、磁性体柱ＭＭＬが延伸するＺ方向に対して垂直方向であってもよいし（垂直磁化膜）、あるいは、磁性体柱ＭＭＬが延伸するＺ方向であってもよい（面内磁化膜）。
【００３２】
Ｚ方向において、隣接する２つの磁区の磁化方向が同じ場合は、第２のデータを記憶するものとする。一方、隣接する２つの磁区の磁化方向が異なる場合は、第２のデータと異なる第１のデータを記憶するものとする。例えば、磁区Ｍ１と磁区Ｍ２は、磁化方向が同じであるため“０”を記憶する。一方、磁区Ｍ２と磁区Ｍ３は、磁化方向が異なるため“１”を記憶する。なお、磁区Ｍ１と磁区Ｍ２間のように磁化方向が同じ場合は、磁区Ｍ１と磁区Ｍ２間に磁壁は存在しない。
【００３３】
次に、磁気メモリにおける書き込み及び読み出し動作について説明する。データの読み出しおよび書き込みでは、読み出しまたは書き込みの対象の磁区が、読み出しまたは書き込みのための機構の位置（以下、読み出し位置または書き込み位置と記す）までシフトされる。すなわち、読み出しまたは書き込みの対象磁区が読み出し位置または書き込み位置まで移動するように、磁区間の磁壁がシフトされる。磁壁のシフトは、例えば、磁性体柱ＭＭＬに電流（シフト電流）を流すことにより行われる。
【００３４】
図５は、磁性体柱ＭＭＬに対する書き込み及び読み出しのシーケンスを概念的に示す図である。
【００３５】
まず、書き込みのシーケンスを述べる。書き込みでは、図５（ａ）に示す書き込み前の状態から、図５（ｂ）に示すように、書き込みユニットにより“０”を書き込むと、磁性体柱ＭＭＬの１番目の磁区間に“０”が書き込まれる。次に、図５（ｃ）に示すように、書き込みユニットにより“１”を書き込むと、磁性体柱ＭＭＬの１番目の磁区間の“０”は２番目の磁区間にシフトし、１番目の磁区間に“１”が書き込まれる。さらに、図５（ｄ）に示すように、書き込みユニットにより“０”を書き込むと、磁性体柱ＭＭＬの２番目の磁区間の“０”は３番目の磁区間にシフトし、１番目の磁区間の“１”は２番目の磁区間にシフトし、１番目の磁区間に“０”が書き込まれる。
【００３６】
その後の書き込みでも同様に、図５（ｅ）〜図５（ｉ）に示すように、先に書き込んだデータを、書き込み位置から離れる方向にシフトし、１番目の磁区間にデータを書き込んで行く。
【００３７】
次に、読み出しのシーケンスを述べる。図５（ｊ）〜図５（ｒ）は、磁性体柱ＭＭＬに対する読み出しの概略図である。読み出しでは、図５（ｊ）に示すように、磁性体柱ＭＭＬに読み出し電流が流され、読み出しユニットにより磁性体柱ＭＭＬの１番目の磁区間に記憶された“１”が読み出される。
【００３８】
次に、図５（ｊ）に示すように、磁性体柱ＭＭＬにシフト電流が流され、磁性体柱ＭＭＬ内の磁区が読み出し位置に近づく方向にシフトされる。これにより、例えば、読み出し前に２番目に存在した磁区間の“０”は１番目の磁区間にシフトし、３番目に存在した磁区間の“１”は２番目の磁区間にシフトする。続いて、図５（ｋ）に示すように、磁性体柱ＭＭＬに読み出し電流が流され、読み出しユニットにより磁性体柱ＭＭＬの１番目の磁区間に記憶された“０”が読み出される。
【００３９】
次に、図５（ｋ）に示すように、磁性体柱ＭＭＬにシフト電流が流され、磁性体柱ＭＭＬ内の磁区が読み出し位置に近づく方向にシフトされる。これにより、例えば、図５（ｋ）に示した読み出しで、２番目に存在した磁区間の“１”は１番目の磁区間にシフトし、３番目に存在した磁区間の“０”は２番目の磁区間にシフトする。続いて、図５（ｌ）に示すように、磁性体柱ＭＭＬに読み出し電流が流され、読み出しユニットにより磁性体柱ＭＭＬの１番目の磁区間に記憶された“１”が読み出される。
【００４０】
その後の読み出しでも同様に、図５（ｍ）〜図５（ｒ）に示すように、磁性体柱ＭＭＬ内の各磁区（あるいは各磁壁）が読み出し位置に近づく方向にシフトされ、１番目の磁区間に記憶されたデータが読み出される。
【００４１】
次に、図６を用いて、磁気メモリ１における書き込み動作の概要を説明する。図６は、磁気メモリ１における書き込み動作を示す図であり、磁性体柱ＭＭＬを概略的に示している。
【００４２】
フィールド線ＦＬに電流が流された場合に発生する誘導磁場により書き込み位置ＷＰの磁区が所望の磁化方向を持つように、フィールド線ＦＬと書き込み位置ＷＰとの位置関係が設定されている。
【００４３】
図６（ａ）に示す初期状態では、データを書き込む準備として、磁性体柱ＭＭＬに所定の磁化方向を初期の磁化方向として書き込む（Ｐｒｅ  Ｗｒｉｔｅ）。書き込み制御回路８０は、例えば図６（ａ）に波線で示すように、フィールド線ＦＬに紙面手前側から奥行側へ向かう方向に電流を流し、「←」の磁化方向を書き込み位置ＷＰの磁区Ｍ５に書き込む。
【００４４】
図６（ｂ）に示すように、シフト制御回路５０が磁性体柱ＭＭＬ内にシフト電流を流すと、磁性体柱ＭＭＬ内の磁区Ｍ５が書き込み位置ＷＰの下方にシフトされ、書き込み位置ＷＰに磁区Ｍ４がセットされる。書き込み制御回路８０は、データ“０”を受け、データ“０”に応じて、フィールド線ＦＬに電流を流さない。これにより、書き込み位置ＷＰの磁区Ｍ４には、磁区Ｍ５から伝搬した「←」の磁化方向が書き込まれている。すなわち、磁区Ｍ４及び磁区Ｍ５の間に磁壁が形成されず、データ“０”が書き込まれる（０  Ｗｒｉｔｅ）。
【００４５】
図６（ｃ）に示すように、シフト制御回路５０が磁性体柱ＭＭＬ内にシフト電流を流すと、磁性体柱ＭＭＬ内の磁区Ｍ４が書き込み位置ＷＰの下方にシフトされ、磁区Ｍ５がさらに下方にシフトされ、書き込み位置ＷＰに磁区Ｍ３がセットされる。書き込み制御回路８０は、データ“１”を受け、データ“１”に応じて、図６（ｃ）に波線で示すように、フィールド線ＦＬに紙面奥行側から手前側へ向かう方向に電流を流し、「→」の磁化方向を書き込み位置ＷＰの磁区Ｍ３に書き込む。これにより、書き込み位置ＷＰの磁区Ｍ３には、磁区Ｍ４と異なる磁化方向が書き込まれる。すなわち、磁区Ｍ３及び磁区Ｍ４の間に磁壁が形成され、データ“１”が書き込まれる（１  Ｗｒｉｔｅ）。
【００４６】
図６（ｄ）に示すように、シフト制御回路５０が磁性体柱ＭＭＬ内にシフト電流を流すと、磁性体柱ＭＭＬ内の磁区Ｍ３が書き込み位置ＷＰの下方にシフトされ、磁区Ｍ４，Ｍ５がそれぞれさらに下方にシフトされ、書き込み位置ＷＰに磁区Ｍ２がセットされる。書き込み制御回路８０は、データ“０”を受け、データ“０”に応じて、フィールド線ＦＬに電流を流さない。これにより、書き込み位置ＷＰの磁区Ｍ２には、磁区Ｍ３から伝搬した「→」の磁化方向が書き込まれている。すなわち、磁区Ｍ２及び磁区Ｍ３の間に磁壁が形成されず、データ“０”が書き込まれる（０  Ｗｒｉｔｅ）。
【００４７】
図６（ｅ）に示すように、シフト制御回路５０が磁性体柱ＭＭＬ内にシフト電流を流すと、磁性体柱ＭＭＬ内の磁区Ｍ２が書き込み位置ＷＰの下方にシフトされ、磁区Ｍ３〜Ｍ５がそれぞれさらに下方にシフトされ、書き込み位置ＷＰに磁区Ｍ１がセットされる。書き込み制御回路８０は、データ“１”を受け、データ“１”に応じて、図６（ｅ）に波線で示すように、フィールド線ＦＬに紙面手前側から奥行側へ向かう方向に電流を流し、「←」の磁化方向を書き込み位置ＷＰの磁区Ｍ１に書き込む。これにより、書き込み位置ＷＰの磁区Ｍ１には、磁区Ｍ２と異なる磁化方向が書き込まれる。すなわち、磁区Ｍ１及び磁区Ｍ２の間に磁壁が形成され、データ“１”が書き込まれる（１  Ｗｒｉｔｅ）。
【００４８】
次に、書き込み動作に関連した回路について図７を用いて説明する。図７は、書き込み動作に用いられる回路を示す図である。
【００４９】
シフト制御回路５０は、磁性体柱ＭＭＬの一端側に配されている。シフト制御回路５０は、ｎチャネル型ＭＯＳトランジスタ（以下、ｎＭＯＳトランジスタ）ＮＴ１３、マルチプレクサ４２、フィールド線ＦＬを間にして、磁性体柱ＭＭＬと反対側に配されている。
【００５０】
ｎＭＯＳトランジスタＮＴ１３は、ゲートがシフト制御回路５０に電気的に接続され、ソースがシフト基準電位ＶＳに電気的に接続され、ドレインがマルチプレクサ４２に電気的に接続されている。シフト基準電位ＶＳは、グランド電位より高い電位である。シフト制御回路５０は、シフト信号ＳＦＴを生成して出力する。ｎＭＯＳトランジスタＮＴ１３は、アクティブレベルのシフト信号ＳＦＴをゲートで受けた際にオンすることで、シフト電流を磁性体柱ＭＭＬに流すことができる。マルチプレクサ４２は、書き込み用のシフト回路（ｎＭＯＳトランジスタＮＴ１３）と読み出し用のシフト回路（図１１参照）とのいずれかを選択して磁性体柱ＭＭＬに電気的に接続可能である。マルチプレクサ４２は、書き込み動作において、書き込み用のシフト回路（ｎＭＯＳトランジスタＮＴ１３）を選択して磁性体柱ＭＭＬに電気的に接続することができる。
【００５１】
フィールド線ＦＬは、磁性体柱ＭＭＬの一端近傍を通る。フィールド線ＦＬは、磁性体柱ＭＭＬの中心軸から偏心した位置で磁性体柱ＭＭＬの一端近傍を通る。これにより、フィールド線ＦＬに所望の方向の電流（書き込み電流）を流した際に、磁性体柱ＭＭＬの一端近傍を所望の磁化方向に磁化可能である。例えば、フィールド線ＦＬに所望の方向の電流を流した際に、磁性体柱ＭＭＬの一端近傍の部分は、周方向における一部が磁化されるが、その磁化方向が周方向に伝搬されていき、断面視において放射状に磁化方向が分布し得る（図４参照）。
【００５２】
ＦＬドライバ６０は、複数のインバータＩＮＶａ，ＩＮＶｂを有する。複数のインバータＩＮＶａ，ＩＮＶｂは、フィールド線ＦＬの両端に配される。
【００５３】
インバータＩＮＶａは、ｎＭＯＳトランジスタＮＴ１１及びｐチャネル型ＭＯＳトランジスタ（以下、ｐＭＯＳトランジスタ）ＰＴ１１を有する。ｎＭＯＳトランジスタＮＴ１１及びｐＭＯＳトランジスタＰＴ１１は、グランド電位及び書き込み基準電位ＶＷの間にインバータ接続されている。書き込み基準電位ＶＷは、グランド電位より高い電位であり、シフト基準電位ＶＳと異なる電位である。ｎＭＯＳトランジスタＮＴ１１のドレインとｐＭＯＳトランジスタＰＴ１１のドレインとは、フィールド線ＦＬの一端ＦＬａに共通接続されている。ｎＭＯＳトランジスタＮＴ１１のゲートとｐＭＯＳトランジスタＰＴ１１のゲートとは、書き込み制御回路８０に共通接続されている。インバータＩＮＶａは、アクティブレベルの制御信号ＷＴＡｎを受けた際に、ｎＭＯＳトランジスタＮＴ１１をオフさせるとともにｐＭＯＳトランジスタＰＴ１１をオンさせ、フィールド線ＦＬの一端ＦＬａの電位を書き込み基準電位ＶＷ側にプルアップすることができる。制御信号ＷＴＡｎは、ロウアクティブの制御信号とすることができる（ｎはロウアクティブであること表す）。このとき、制御信号ＷＴＢｎがノンアクティブレベル（Ｈレベル）であり、インバータＩＮＶｂがフィールド線ＦＬの他端ＦＬｂの電位をグランド電位にプルダウンしている。これにより、フィールド線ＦＬに対して、一端ＦＬａから他端ＦＬｂへ向かう方向に電流（書き込み電流）を流すことができる。
【００５４】
インバータＩＮＶｂは、ｎＭＯＳトランジスタＮＴ１２及びｐＭＯＳトランジスタＰＴ１２を有する。ｎＭＯＳトランジスタＮＴ１２及びｐＭＯＳトランジスタＰＴ１２は、グランド電位及び書き込み基準電位ＶＷの間にインバータ接続されている。ｎＭＯＳトランジスタＮＴ１２のドレインとｐＭＯＳトランジスタＰＴ１２のドレインとは、フィールド線ＦＬの他端ＦＬｂに共通接続されている。ｎＭＯＳトランジスタＮＴ１２のゲートとｐＭＯＳトランジスタＰＴ１２のゲートとは、書き込み制御回路８０に共通接続されている。インバータＩＮＶｂは、アクティブレベルの制御信号ＷＴＢｎを受けた際に、ｎＭＯＳトランジスタＮＴ１２をオフさせるとともにｐＭＯＳトランジスタＰＴ１２をオンさせ、フィールド線ＦＬの他端ＦＬｂの電位を書き込み基準電位ＶＷ側にプルアップすることができる。制御信号ＷＴＢｎは、ロウアクティブの制御信号とすることができる（ｎはロウアクティブであること表す）。このとき、制御信号ＷＴＡｎがノンアクティブレベル（Ｈレベル）であり、インバータＩＮＶａがフィールド線ＦＬの一端ＦＬａの電位をグランド電位にプルダウンしている。これにより、フィールド線ＦＬに対して、他端ＦＬｂから一端ＦＬａへ向かう方向に電流（書き込み電流）を流すことができる。
【００５５】
次に、図８を用いて、書き込み方法を述べる。図８は、書き込み方法を示すフローチャートである。
【００５６】
磁気メモリ１は、メモリセルアレイ１０における複数の磁性体柱ＭＭＬのうちデータを書き込むべき磁性体柱ＭＭＬを選択すると、選択された磁性体柱ＭＭＬへのデータの書き込みが最初であるか否かを判断する（Ｓ１）。例えば、磁気メモリ１は、メモリセルアレイ１０における複数の磁性体柱ＭＭＬのそれぞれについてデータの書き込み状態を管理する管理情報を有し、その管理情報を参照することで、選択された磁性体柱ＭＭＬへのデータの書き込みが最初であるか否かを判断可能である。
【００５７】
磁気メモリ１は、選択された磁性体柱ＭＭＬへのデータの書き込みが最初である場合（Ｓ１でＹｅｓ）、データを書き込む準備（Ｐｒｅ  Ｗｒｉｔｅ）として、制御信号ＷＴＡｎ又は制御信号ＷＴＢｎをアクティブレベルにして、磁性体柱ＭＭＬに所定の磁化方向を初期の磁化方向として書き込む（Ｓ２）。磁気メモリ１は、磁性体柱ＭＭＬ内にシフト電流を流す（Ｓ３）。これにより、磁性体柱ＭＭＬ内の書き込み位置の磁区が書き込み位置の下方にシフトされ、書き込み位置に新たな磁区がセットされる。そして、磁気メモリ１は、磁性体柱ＭＭＬへ書き込むべきデータの値が何にあるのか判断する（Ｓ４）。
【００５８】
一方、磁気メモリ１は、選択された磁性体柱ＭＭＬへのデータの書き込みが最初でない場合（Ｓ１でＮｏ）、Ｓ２，Ｓ３を行わずに、磁性体柱ＭＭＬへ書き込むべきデータの値が何にあるのか判断する（Ｓ４）。
【００５９】
磁気メモリ１は、データの値が「０」であれば、書き込み線制御動作（Ｓ１０）を行わずに処理をＳ３に戻し、データの値が「１」であれば、書き込み線制御動作（Ｓ１０）を行う。具体的には、磁気メモリ１は、図１０において、Ｓ５〜Ｓ７の処理を行う。
【００６０】
磁気メモリ１は、前回の書き込み線の制御で用いた制御信号が何であるのか判断する（Ｓ５）。
【００６１】
磁気メモリ１は、前回の制御信号がＷＴＡｎであれば（Ｓ５でＷＴＡｎ）、磁性体柱ＭＭＬに書き込まれる磁化の方向が前回と逆になるように、制御信号ＷＴＢｎをアクティブレベルにして「１」を磁性体柱ＭＭＬに書き込む（Ｓ６）。
【００６２】
一方、磁気メモリ１は、前回の制御信号がＷＴＢｎであれば（Ｓ５でＷＴＢｎ）、磁性体柱ＭＭＬに書き込まれる磁化の方向が前回と逆になるように、制御信号ＷＴＡｎをアクティブレベルにして「１」を磁性体柱ＭＭＬに書き込む（Ｓ７）。
【００６３】
磁気メモリ１は、書き込むべき全てのデータが磁性体柱ＭＭＬへ書き込まれたか否かを判断する（Ｓ８）。例えば、磁気メモリ１は、管理情報を参照し、その磁性体柱ＭＭＬへ書き込まれたデータ数が書き込み可能なデータ数の上限に達していれば、書き込むべき全てのデータが磁性体柱ＭＭＬへ書き込まれたと判断する。磁気メモリ１は、書き込むべき全てのデータが磁性体柱ＭＭＬへ書き込まれていない場合（Ｓ８でＮｏ）、処理をＳ３へ戻し、書き込むべき全てのデータが磁性体柱ＭＭＬへ書き込まれている場合（Ｓ８でＹｅｓ）、処理を終了する。
【００６４】
次に、図９を用いて、書き込み動作の詳細を述べる。図９は、書き込み動作を示す波形図である。
【００６５】
タイミングｔ１において、書き込み制御回路８０は、制御信号ＷＴＡｎ及び制御信号ＷＴＢｎをいずれもノンアクティブレベル（例えば、Ｈレベル）に維持している。シフト制御回路５０は、シフト制御信号ＳＦＴをノンアクティブレベル（例えば、Ｌレベル）に維持している。
【００６６】
タイミングｔ２において、書き込み制御回路８０は、データを書き込む準備（Ｐｒｅ  Ｗｒｉｔｅ）を行う指示をコントローラ７０から受けると、その指示に応じて、制御信号ＷＴＡｎをノンアクティブレベルからアクティブレベル（例えば、Ｌレベル）へ遷移させる。このとき、書き込み制御回路８０は、御信号ＷＴＢｎをノンアクティブレベル（例えば、Ｈレベル）に維持している。これにより、フィールド線ＦＬに対して一端ＦＬａから他端ＦＬｂへ向かう方向に電流（書き込み電流）を流すことができ、例えば「←」の磁化方向を書き込み位置ＷＰの磁区Ｍ５に書き込むことができる（図６（ａ）参照）。
【００６７】
タイミングｔ３において、書き込み制御回路８０は、制御信号ＷＴＡｎをアクティブレベルからノンアクティブレベルへ遷移させる。
【００６８】
タイミングｔ４において、シフト制御回路５０は、シフト制御信号ＳＦＴをノンアクティブレベルからアクティブレベル（例えば、Ｈレベル）へ遷移させる。これにより、磁性体柱ＭＭＬにシフト電流が流され、例えば磁性体柱ＭＭＬ内の磁区Ｍ５が書き込み位置ＷＰの下方にシフトされ、書き込み位置ＷＰに磁区Ｍ４がセットされる（図６（ｂ）参照）。
【００６９】
タイミングｔ５において、シフト制御回路５０は、シフト制御信号ＳＦＴをアクティブレベルからノンアクティブレベルへ遷移させる。
【００７０】
タイミングｔ６において、書き込み制御回路８０は、データ“０”を受けると、制御信号ＷＴＡｎ及び制御信号ＷＴＢｎをいずれもノンアクティブレベル（例えば、Ｈレベル）に維持する。これにより、フィールド線ＦＬに対して書き込み電流が流されないので、磁区Ｍ４及び磁区Ｍ５の間に磁壁が形成されず、データ“０”が書き込まれる（図６（ｂ）参照）。
【００７１】
タイミングｔ７において、シフト制御回路５０は、シフト制御信号ＳＦＴをノンアクティブレベルからアクティブレベルへ遷移させる。これにより、磁性体柱ＭＭＬにシフト電流が流され、例えば磁性体柱ＭＭＬ内の磁区Ｍ４が書き込み位置ＷＰの下方にシフトされ、磁区Ｍ５がさらに下方にシフトされ、書き込み位置ＷＰに磁区Ｍ３がセットされる（図６（ｃ）参照）。
【００７２】
タイミングｔ８において、シフト制御回路５０は、シフト制御信号ＳＦＴをアクティブレベルからノンアクティブレベルへ遷移させる。
【００７３】
タイミングｔ９において、書き込み制御回路８０は、データ“１”を受けると、前回（タイミングｔ２〜ｔ３）アクティブレベルにされた制御信号がＷＴＡｎであることに応じて、制御信号ＷＴＢｎをアクティブレベルにすべきであると判断する。
【００７４】
タイミングｔ１０において、書き込み制御回路８０は、制御信号ＷＴＢｎをノンアクティブレベルからアクティブレベルへ遷移させる。このとき、書き込み制御回路８０は、御信号ＷＴＡｎをノンアクティブレベルに維持している。これにより、フィールド線ＦＬに対して他端ＦＬｂから一端ＦＬａへ向かう方向に電流（書き込み電流）を流すことができ、例えば磁区Ｍ３及び磁区Ｍ４の間に磁壁が形成され、データ“１”が書き込まれる（図６（ｃ）参照）。
【００７５】
タイミングｔ１１において、書き込み制御回路８０は、制御信号ＷＴＢｎをアクティブレベルからノンアクティブレベルへ遷移させる。
【００７６】
タイミングｔ１２において、シフト制御回路５０は、シフト制御信号ＳＦＴをノンアクティブレベルからアクティブレベルへ遷移させる。これにより、磁性体柱ＭＭＬ内の磁区Ｍ３が書き込み位置ＷＰの下方にシフトされ、磁区Ｍ４，Ｍ５がそれぞれさらに下方にシフトされ、書き込み位置ＷＰに磁区Ｍ２がセットされる（図６（ｄ）参照）。
【００７７】
タイミングｔ１３において、シフト制御回路５０は、シフト制御信号ＳＦＴをアクティブレベルからノンアクティブレベルへ遷移させる。
【００７８】
タイミングｔ１４において、書き込み制御回路８０は、データ“０”を受けると、制御信号ＷＴＡｎ及び制御信号ＷＴＢｎをいずれもノンアクティブレベルに維持する。これにより、フィールド線ＦＬに対して書き込み電流が流されないので、磁区Ｍ２及び磁区Ｍ３の間に磁壁が形成されず、データ“０”が書き込まれる（図６（ｄ）参照）。
【００７９】
タイミングｔ１５において、シフト制御回路５０は、シフト制御信号ＳＦＴをノンアクティブレベルからアクティブレベルへ遷移させる。これにより、磁性体柱ＭＭＬにシフト電流が流され、例えば磁性体柱ＭＭＬ内の磁区Ｍ２が書き込み位置ＷＰの下方にシフトされ、磁区Ｍ３〜Ｍ５がそれぞれさらに下方にシフトされ、書き込み位置ＷＰに磁区Ｍ１がセットされる（図６（ｅ）参照）。
【００８０】
タイミングｔ１６において、シフト制御回路５０は、シフト制御信号ＳＦＴをアクティブレベルからノンアクティブレベルへ遷移させる。
【００８１】
タイミングｔ１７において、書き込み制御回路８０は、データ“１”を受けると、前回（タイミングｔ１０〜ｔ１１）アクティブレベルにされた制御信号がＷＴＢｎであることに応じて、制御信号ＷＴＡｎをアクティブレベルにすべきであると判断する。
【００８２】
タイミングｔ１８において、書き込み制御回路８０は、制御信号ＷＴＡｎをノンアクティブレベルからアクティブレベルへ遷移させる。このとき、書き込み制御回路８０は、御信号ＷＴＢｎをノンアクティブレベルに維持している。これにより、フィールド線ＦＬに対して一端ＦＬａから他端ＦＬｂへ向かう方向に電流（書き込み電流）を流すことができ、例えば磁区Ｍ１及び磁区Ｍ２の間に磁壁が形成され、データ“１”が書き込まれる（図６（ｅ）参照）。
【００８３】
タイミングｔ１９において、書き込み制御回路８０は、制御信号ＷＴＡｎをアクティブレベルからノンアクティブレベルへ遷移させる。
【００８４】
タイミングｔ２０において、シフト制御回路５０は、シフト制御信号ＳＦＴをノンアクティブレベルからアクティブレベルへ遷移させる。これにより、磁性体柱ＭＭＬ内の磁区Ｍ１が書き込み位置ＷＰの下方にシフトされ、磁区Ｍ２〜Ｍ５がそれぞれさらに下方にシフトされ、書き込み位置ＷＰに磁区Ｍ０（図示せず）がセットされる。
【００８５】
タイミングｔ２１において、シフト制御回路５０は、シフト制御信号ＳＦＴをアクティブレベルからノンアクティブレベルへ遷移させる。
【００８６】
次に、図１０を用いて、磁気メモリにおける読み出し方法の概要を説明する。図１０は、磁気メモリにおける読み出し方法を示す図であり、磁気抵抗効果素子（例えば、ＭＴＪ素子）１１と磁性体柱ＭＭＬを概略的に示している。
【００８７】
読み出し位置ＲＰに存在する磁区から磁気抵抗効果素子１１の磁性層１１Ｓへの磁気誘導（あるいは誘導磁場）により、磁性層１１Ｓが読み出し位置ＲＰの磁区と同じ磁化方向を持つように、磁気抵抗効果素子１１の磁性層１１Ｓと、読み出し位置ＲＰとの位置関係が設定されている。
【００８８】
図１０（ａ）に示す初期状態では、読み出し位置ＲＰに磁区Ｍ１が配置され、読み出し位置ＲＰから離れる方向に、磁区Ｍ２，Ｍ３，Ｍ４，Ｍ５が順に配置されている。このとき、読み出し位置ＲＰに配置された磁区Ｍ１からの磁気誘導により、磁性層１１Ｓは磁区Ｍ１と同じ磁化方向を保持する。これにより、磁気抵抗効果素子１１の磁性層１１Ｓは、磁性層１１Ｒと平行な（同じ方向の）磁化方向を持つことになる。これによって、磁気抵抗効果素子１１の電気抵抗は低抵抗となり、読み出し回路４０は磁気抵抗効果素子１１が低抵抗状態であることをセンスする。
【００８９】
次に、図１０（ｂ）に示すように、磁性体柱ＭＭＬ内の磁区が読み出し位置ＲＰの方向にシフトされ、読み出し位置ＲＰに磁区Ｍ２がセットされる。読み出し位置ＲＰに配置された磁区Ｍ２からの磁気誘導により、磁性層１１Ｓは磁区Ｍ２と同じ磁化方向を保持する。これにより、磁性層１１Ｓは、磁性層１１Ｒと反平行な磁化方向を持つことになる。これによって、図１０（ａ）の場合と同様に、磁気抵抗効果素子１１の電気抵抗は高抵抗となり、読み出し回路４０は磁気抵抗効果素子１１が高抵抗状態であることをセンスする。
【００９０】
このように、図１０（ａ）に示した１回目のセンスと、図１０（ｂ）に示した２回目のセンスとが異なる抵抗状態である場合、読み出し回路４０は、例えば“１”を出力する。
【００９１】
すなわち、磁区Ｍ１とＭ２に記憶されていたデータとして、“０”が出力される。なおここでは、１回目と２回目のセンスが共に低抵抗状態である場合を説明したが、１回目と２回目のセンスが共に高抵抗状態である場合も、読み出し回路４０は“０”を出力する。
【００９２】
次に、図１０（ｃ）に示すように、磁性体柱ＭＭＬ内の磁区が読み出し位置ＲＰの方向にシフトされ、読み出し位置ＲＰに磁区Ｍ３がセットされる。読み出し位置ＲＰに配置された磁区Ｍ３からの磁気誘導により、磁性層１１Ｓは磁区Ｍ３と同じ磁化方向を保持する。これにより、磁性層１１Ｓは、磁性層１１Ｒと反平行な（反対方向の）磁化方向を持つことになる。これによって、磁気抵抗効果素子１１の電気抵抗は高抵抗となり、読み出し回路４０は磁気抵抗効果素子１１が高抵抗状態であることをセンスする。
【００９３】
このように、図１０（ｂ）に示した２回目のセンスと、図１０（ｃ）に示した３回目のセンスとが共に高抵抗状態である場合、読み出し回路４０は、例えば“０”を出力する。すなわち、磁区Ｍ２とＭ３に記憶されていたデータとして、“０”が出力される。
【００９４】
次に、図１０の（ｄ）に示すように、磁性体柱ＭＭＬ内の磁区が読み出し位置ＲＰの方向にシフトされ、読み出し位置ＲＰに磁区Ｍ４がセットされる。読み出し位置ＲＰに配置された磁区Ｍ４からの磁気誘導により、磁性層１１Ｓは磁区Ｍ４と同じ磁化方向を保持する。これにより、磁性層１１Ｓは、磁性層１１Ｒと平行な磁化方向を持つことになる。
【００９５】
これによって、磁気抵抗効果素子１１の電気抵抗は低抵抗となり、読み出し回路４０は磁気抵抗効果素子１１が低抵抗状態であることをセンスする。
【００９６】
このように、図１０（ｃ）に示した３回目のセンスと、図１０の（ｄ）に示した４回目のセンスとが異なる抵抗状態である場合、読み出し回路４０は、例えば“１”を出力する。
【００９７】
すなわち、磁区Ｍ３とＭ４に記憶されていたデータとして、“１”が出力される。
【００９８】
この読み出し方法では、前回のセンスによる抵抗状態と、現行のセンスによる抵抗状態とが同じである場合、第２のデータ（例えば、“０”）と判定される。一方、前回のセンスによる抵抗状態と、現行のセンスによる抵抗状態とが異なる場合、第１のデータ（例えば、“１”）と判定される。すなわち、連続する２回のセンスで、共に低抵抗状態あるいは共に高抵抗状態がセンスされた場合、第２のデータと判定され、異なる抵抗状態がセンスされた場合、第１のデータと判定される。言い換えると、磁性体柱ＭＭＬ内の接する２つの磁区に対する磁気抵抗効果素子１１の抵抗をセンスし、磁気抵抗効果素子１１の抵抗が変化しない場合、第２のデータと判定され、磁気抵抗効果素子１１の抵抗が変化した場合、第１のデータと判定される。
【００９９】
図１１は、読み出し動作に関連した回路の構成を示す回路図である。読み出し回路４０は、キャパシタＣ１、センスアンプ４６、イコライズ回路４１、マルチプレクサ（Ｍｕｘ）４２、ｐチャネル型ＭＯＳトランジスタ（以下、ｐＭＯＳトランジスタ）ＰＴ１，ＰＴ２、及びｎチャネル型ＭＯＳトランジスタ（以下、ｎＭＯＳトランジスタ）ＮＴ１，ＮＴ２を備える。
【０１００】
以下に、図１１に示した読み出し回路の回路接続を述べる。センスアンプ４６の第１入力端子は、キャパシタＣ１の第１電極、ｐＭＯＳトランジスタＰＴ１のゲート、及びイコライズ回路４１の第１端子に接続される。センスアンプ４６の第２入力端子は、ｐＭＯＳトランジスタＰＴ１のドレイン、ｎＭＯＳトランジスタＮＴ１のドレイン、及びイコライズ回路４１の第２端子に接続される。ｎＭＯＳトランジスタＮＴ１のソースは、ｎＭＯＳトランジスタＮＴ２を介してｐＭＯＳトランジスタＰＴ２のドレイン、及びマルチプレクサ４２の入力端子に接続される。キャパシタＣ１の第２電極、及びｐＭＯＳトランジスタＰＴ１のソースには、読み出し基準電位ＶＲが供給される。読み出し基準電位ＶＲは、グランド電位より高い電位である。さらに、ｐＭＯＳトランジスタＰＴ２のソースには、シフト基準電位ＶＳが供給される。シフト基準電位ＶＳは、グランド電位より高い電位であり、読み出し基準電位ＶＲと異なる電位である。
【０１０１】
ｐＭＯＳトランジスタＰＴ２のゲートには、シフト信号ＳＦＴｎが入力される。ｎＭＯＳトランジスタＮＴ１のゲートにはクランプ信号ＶＣＬＭＰが入力され、ｎＭＯＳトランジスタＮＴ２のゲートにはリードイネーブル信号ＲＥが入力される。イコライズ回路４１のトランジスタのゲートには、イコライズ信号ＥＱ，ＥＱｎが入力される。センスアンプ４６からは出力信号ＤＯＵＴが出力される。なお、信号の符号に付した“ｎ”は、ロウアクティブ信号であることを示す。
【０１０２】
また、マルチプレクサ４２の出力端子は、磁気抵抗効果素子１１、及び磁性体柱ＭＭＬを介してグラウンド電位に接続される。
【０１０３】
読み出し回路４０において、センスアンプ４６の前段の回路は、磁気抵抗効果素子１１が有する抵抗状態をセンスするプリアンプとして機能する。プリアンプは、磁気抵抗効果素子１１の抵抗状態に応じた状態信号をキャパシタＣ１に蓄積させる。
【０１０４】
図１２は、磁気メモリ１が複数配置されたメモリチップ（半導体装置）を示す図である。図１３は、メモリチップが搭載されたメモリシステムを示す図である。メモリシステムは、例えば、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）である。
【０１０５】
図１２に示すように、磁気メモリ１は、メモリチップ１００上にアレイ状に複数配置され得る。メモリチップ１００上には、周辺回路及びパッド２が設けられる。周辺回路は、磁気メモリ１の書き込み及び読み出し動作を制御する回路、及び磁気メモリ１へ供給する各種電源を生成するための電源回路等を含む。パッドは、外部との接続に用いられる電極等を含む。
【０１０６】
また、図１３に示すように、例えば、複数のメモリチップ１００が積層されてマルチチップ２００となる。さらに、マルチチップ２００は、これらマルチチップ２００を制御するメモリコントローラ３００と共に、メモリシステム４００に搭載される。
【０１０７】
以上のように、本実施形態では、磁気メモリ１において、第１の値のデータを書き込むときは磁壁を形成するように書き込み線に電流を流し第２の値のデータを書き込むときは磁壁を形成しないように書き込み線に電流を流さないようにする。これにより、磁気メモリ１の書き込み動作を低消費電力で行うことが容易である。すなわち、磁気メモリ１を低消費電力化することができる。
【０１０８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０９】
１  磁気メモリ、５０  シフト制御回路、６０  書き込み制御回路、ＭＭＬ  磁性体柱。
【図１】
2020042882.tif 000003
【図２】
2020042882.tif 000004
【図３】
2020042882.tif 000005
【図４】
2020042882.tif 000006
【図５】
2020042882.tif 000007
【図６】
2020042882.tif 000008
【図７】
2020042882.tif 000009
【図８】
2020042882.tif 000010
【図９】
2020042882.tif 000011
【図１０】
2020042882.tif 000012
【図１１】
2020042882.tif 000013
【図１２】
2020042882.tif 000014
【図１３】
2020042882.tif 000015