(57)【要約】【課題】基板に埋設されて使用される場合に、基板の両主面に配設された電子部品等と電気的に接続可能な積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサは、積層された複数の誘電体層１１と複数の内部電極１２とを含むセラミック素体１０と、セラミック素体の第１の端面の第１の主面側、第２の端面の第１の主面側、第１の端面の第２の主面側、第２の端面の第２の主面側にそれぞれ配設された４つの外部電極２１〜２４とを備える。セラミック素体１０は、積層方向に並ぶ第１の容量部３１と第２の容量部３２とを含む。４つの外部電極はそれぞれ、第１の端面に引き出された第１の容量部内の内部電極、第２の端面に引き出された第１の容量部内の内部電極、第１の端面に引き出された第２の容量部内の内部電極、第２の端面に引き出された第２の容量部内の内部電極と電気的に接続されている。積層方向の寸法は幅方向における寸法より小さい。【選択図】図２
2020136533.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層と複数の内部電極とを含み、積層方向において相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第１の端面および第２の端面とを有するセラミック素体と、
前記セラミック素体の前記第１の端面の前記第１の主面側に配設された第１の外部電極と、
前記セラミック素体の前記第２の端面の前記第１の主面側に配設された第２の外部電極と、
前記セラミック素体の前記第１の端面の前記第２の主面側に配設された第３の外部電極と、
前記セラミック素体の前記第２の端面の前記第２の主面側に配設された第４の外部電極と、
を備え、
前記セラミック素体は、前記積層方向に並ぶ第１の容量部と第２の容量部とを含み、
前記第１の外部電極は、前記第１の端面に引き出された、前記第１の容量部内の前記内部電極と電気的に接続され、
前記第２の外部電極は、前記第２の端面に引き出された、前記第１の容量部内の前記内部電極と電気的に接続され、
前記第３の外部電極は、前記第１の端面に引き出された、前記第２の容量部内の前記内部電極と電気的に接続され、
前記第４の外部電極は、前記第２の端面に引き出された、前記第２の容量部内の前記内部電極と電気的に接続され、
前記積層方向における全体の寸法は、前記幅方向における全体の寸法より小さいことを特徴とする積層セラミックコンデンサ。
【請求項２】
前記積層方向における全体の寸法は、０．２１ｍｍ以下であることを特徴とする請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記第１の外部電極、前記第２の外部電極、前記第３の外部電極、および、前記第４の外部電極はそれぞれ最外層に、Ｃｕを含有するめっき層を備えていることを特徴とする請求項１または２に記載の積層セラミックコンデンサ。
【請求項４】
前記第１の容量部および前記第２の容量部のうちの一方の静電容量は０．０１μＦ±１０％であり、他方の静電容量は０．１μＦ±１０％であることを特徴とする請求項１〜３のいずれかに記載の積層セラミックコンデンサ。
【請求項５】
請求項１〜４のいずれかに記載の積層セラミックコンデンサは、基板内に埋設され、
前記第１の外部電極および前記第２の外部電極は、前記基板の内部に設けられた第１の接続導体および第２の接続導体をそれぞれ介して、前記基板の第１の主面に設けられた第１の回路と電気的に接続され、
前記第３の外部電極および前記第４の外部電極は、前記基板の内部に設けられた第３の接続導体および第４の接続導体をそれぞれ介して、前記基板の第２の主面に設けられた第２の回路と電気的に接続されることを特徴とする積層セラミックコンデンサの実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造に関する。
【背景技術】
【０００２】
近年、電子部品を実装した製品の小型化に伴い、電子部品の実装スペースが狭くなってきている。
【０００３】
特許文献１には、内部電極と誘電体層とが交互に複数積層された積層体と、積層体の表面に設けられた一対の外部電極とを備え、基板に埋め込まれて実装される積層セラミックコンデンサが記載されている。この積層セラミックコンデンサは、特許文献１の図１２に示されているように、一対の外部電極が基板の一方の主面に設けられた２つの電極とそれぞれ電気的に接続される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−１４９４８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の積層セラミックコンデンサは、基板の一方の主面に配設された電極としか電気的に接続することができない。したがって、基板の一方の主面だけでなく、他方の主面にも配設された電極と、基板に埋め込まれた積層セラミックコンデンサとを電気的に接続する構成とする場合、基板の厚み方向に２つの積層セラミックコンデンサを埋設する必要があるため、基板の厚みが厚くなる。
【０００６】
本発明は、上記課題を解決するものであり、基板に埋設されて使用される場合に、基板の両主面に配設された電子部品等と電気的に接続可能な積層セラミックコンデンサ、および、そのような積層セラミックコンデンサを基板に実装した積層セラミックコンデンサの実装構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の積層セラミックコンデンサは、
積層された複数の誘電体層と複数の内部電極とを含み、積層方向において相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第１の端面および第２の端面とを有するセラミック素体と、
前記セラミック素体の前記第１の端面の前記第１の主面側に配設された第１の外部電極と、
前記セラミック素体の前記第２の端面の前記第１の主面側に配設された第２の外部電極と、
前記セラミック素体の前記第１の端面の前記第２の主面側に配設された第３の外部電極と、
前記セラミック素体の前記第２の端面の前記第２の主面側に配設された第４の外部電極と、
を備え、
前記セラミック素体は、前記積層方向に並ぶ第１の容量部と第２の容量部とを含み、
前記第１の外部電極は、前記第１の端面に引き出された、前記第１の容量部内の前記内部電極と電気的に接続され、
前記第２の外部電極は、前記第２の端面に引き出された、前記第１の容量部内の前記内部電極と電気的に接続され、
前記第３の外部電極は、前記第１の端面に引き出された、前記第２の容量部内の前記内部電極と電気的に接続され、
前記第４の外部電極は、前記第２の端面に引き出された、前記第２の容量部内の前記内部電極と電気的に接続され、
前記積層方向における全体の寸法は、前記幅方向における全体の寸法より小さいことを特徴とする。
【０００８】
前記積層方向における全体の寸法は、０．２１ｍｍ以下であってもよい。
【０００９】
前記第１の外部電極、前記第２の外部電極、前記第３の外部電極、および、前記第４の外部電極はそれぞれ最外層に、Ｃｕを含有するめっき層を備えていてもよい。
【００１０】
前記第１の容量部および前記第２の容量部のうちの一方の静電容量は０．０１μＦ±１０％であり、他方の静電容量は０．１μＦ±１０％であってもよい。
【００１１】
本発明の積層セラミックコンデンサの実装構造は、
上述した積層セラミックコンデンサが基板内に埋設され、
前記第１の外部電極および前記第２の外部電極は、前記基板の内部に設けられた第１の接続導体および第２の接続導体をそれぞれ介して、前記基板の第１の主面に設けられた第１の回路と電気的に接続され、
前記第３の外部電極および前記第４の外部電極は、前記基板の内部に設けられた第３の接続導体および第４の接続導体をそれぞれ介して、前記基板の第２の主面に設けられた第２の回路と電気的に接続されることを特徴とする。
【発明の効果】
【００１２】
本発明の積層セラミックコンデンサにおいて、セラミック素体は、積層方向に並ぶ第１の容量部と第２の容量部とを含んでおり、第１の外部電極および第２の外部電極は、第１の容量部に含まれる内部電極と電気的に接続され、第３の外部電極および第４の外部電極は、第２の容量部に含まれる内部電極と電気的に接続されている。そのような構成により、本発明の積層セラミックコンデンサを基板に埋設して使用する場合に、積層セラミックコンデンサを、基板の両主面に配設された電子部品等と電気的に接続することができるので、基板の厚み方向に２つの積層セラミックコンデンサを埋設する必要がなくなる。これにより、基板の厚みが厚くなることを抑制することができ、製品の小型化を実現することができる。
【図面の簡単な説明】
【００１３】
【図１】一実施形態における積層セラミックコンデンサの斜視図である。
【図２】図１に示す積層セラミックコンデンサのＩＩ−ＩＩ線に沿った断面図である。
【図３】図１に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】第１の外部電極の一部がセラミック素体の内部に埋め込まれた状態を示す部分拡大断面図である。
【図５】積層セラミックコンデンサの第１の主面側の上面図である。
【図６】積層セラミックコンデンサの実装構造の一例であって、積層セラミックコンデンサを基板内に埋設した状態を示す側面断面図である。
【図７】別の形状の外部電極を有する積層セラミックコンデンサの斜視図である。
【図８】さらに別の形状の外部電極を有する積層セラミックコンデンサの斜視図である。
【図９】さらに別の形状の外部電極を有する積層セラミックコンデンサの斜視図である。
【発明を実施するための形態】
【００１４】
以下に本発明の実施形態を示して、本発明の特徴を具体的に説明する。
【００１５】
＜第１の実施形態＞
図１は、一実施形態における積層セラミックコンデンサ１００の斜視図である。図２は、図１に示す積層セラミックコンデンサ１００のＩＩ−ＩＩ線に沿った断面図である。図３は、図１に示す積層セラミックコンデンサ１００のＩＩＩ−ＩＩＩ線に沿った断面図である。
【００１６】
図１〜図３に示すように、積層セラミックコンデンサ１００は、全体として直方体形状を有する電子部品であり、セラミック素体１０と、第１の外部電極２１と、第２の外部電極２２と、第３の外部電極２３と、第４の外部電極２４とを備える。
【００１７】
セラミック素体１０と４つの外部電極２１〜２４とを含む積層セラミックコンデンサ１００の全体の長さ方向Ｌにおける寸法は、例えば０．４５ｍｍ以上１．１０ｍｍ以下であり、幅方向Ｗにおける寸法は、例えば０．４５ｍｍ以上１．１０ｍｍ以下であり、積層方向における寸法は、例えば０．４５ｍｍ以上１．１０ｍｍ以下である。これらの寸法には、１０％の公差が含まれる。
【００１８】
セラミック素体１０は、長さ方向Ｌに相対する第１の端面１３ａおよび第２の端面１３ｂと、積層方向Ｔに相対する第１の主面１４ａおよび第２の主面１４ｂと、幅方向Ｗに相対する第１の側面１５ａおよび第２の側面１５ｂとを有する。
【００１９】
セラミック素体１０の長さ方向Ｌの寸法をＬ１、幅方向Ｗの寸法をＷ１、積層方向Ｔの寸法をＴ１とすると、Ｔ１＜Ｗ１＜Ｌ１の関係が成り立つことが好ましい。セラミック素体１０の長さ方向Ｌの寸法Ｌ１は、例えば０．４ｍｍ以上１．０ｍｍ以下であり、幅方向Ｗの寸法Ｗ１は、例えば０．２ｍｍ以上０．５ｍｍ以下であり、積層方向Ｔの寸法Ｔ１は、例えば０．０５ｍｍ以上０．２ｍｍ以下である。積層セラミックコンデンサ１００は、基板に埋設して使用することが可能であり、その場合、セラミック素体１０の積層方向Ｔの寸法Ｔ１は、０．１ｍｍ以下であることがより好ましい。なお、上述した寸法には、１０％の公差が含まれる。
【００２０】
セラミック素体１０は、角部および稜線部に丸みを帯びていることが好ましい。ここで、角部は、セラミック素体１０の３面が交わる部分であり、稜線部は、セラミック素体１０の２面が交わる部分である。
【００２１】
図２および図３に示すように、セラミック素体１０は、積層された複数の誘電体層１１と複数の内部電極１２とを含む。複数の内部電極１２には、複数の第１の内部電極１２ａと、複数の第２の内部電極１２ｂと、複数の第３の内部電極１２ｃと、複数の第４の内部電極１２ｄとが含まれている。
【００２２】
セラミック素体１０は、積層方向Ｔに並ぶ第１の容量部３１と第２の容量部３２とを含む。第１の容量部３１は、第１の主面１４ａ側に位置し、第２の容量部３２は、第２の主面１４ｂ側に位置する。
【００２３】
第１の容量部３１は、第１の内部電極１２ａと第２の内部電極１２ｂとが積層方向Ｔにおいて、誘電体層１１を介して交互に複数積層された構造を有する。また、第２の容量部３２は、第３の内部電極１２ｃと第４の内部電極１２ｄとが積層方向Ｔにおいて、誘電体層１１を介して交互に複数積層された構造を有する。
【００２４】
誘電体層１１は、セラミック素体１０の積層方向Ｔの両外側に位置する外層誘電体層１１１と、第１の内部電極１２ａと第２の内部電極１２ｂとの間、および、第３の内部電極１２ｃと第４の内部電極１２ｄとの間に位置する内層誘電体層１１２と、第１の容量部３１と第２の容量部３２との間に位置する容量部間誘電体層１１３とを含む。
【００２５】
誘電体層１１は、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、または、ＣａＺｒＯ3などを主成分とするセラミック材料からなる。上述した主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの、主成分よりも含有量の少ない副成分が添加されていてもよい。
【００２６】
外層誘電体層１１１の厚みは、例えば２０μｍ以上である。外層誘電体層１１１の厚みが２０μｍ以上あれば、積層セラミックコンデンサ１００の内部への水分が侵入しにくくなり、耐湿性を確保することができる。
【００２７】
内層誘電体層１１２は、第１の容量部３１と第２の容量部３２のそれぞれに含まれている。内層誘電体層１１２の厚みは、例えば０．３μｍ以上１．５μｍ以下である。静電容量を増加させるため、内層誘電体層１１２の厚みは０．８μｍ以下であることが好ましく、０．５μｍ以下であることがより好ましい。内層誘電体層１１２の積層枚数は、例えば、２０枚以上１００枚以下である。
容量部間誘電体層１１３の厚みは、例えば２０μｍ以上１００μｍ以下である。
【００２８】
第１の内部電極１２ａおよび第２の内部電極１２ｂは、第１の容量部３１を構成する内部電極である。第１の内部電極１２ａは、セラミック素体１０の第１の端面１３ａに引き出されている。また、第２の内部電極１２ｂは、セラミック素体１０の第２の端面１３ｂに引き出されている。
【００２９】
第３の内部電極１２ｃおよび第４の内部電極１２ｄは、第２の容量部３２を構成する内部電極である。第３の内部電極１２ｃは、セラミック素体１０の第１の端面１３ａに引き出されている。また、第４の内部電極１２ｄは、セラミック素体１０の第２の端面１３ｂに引き出されている。
【００３０】
なお、セラミック素体１０は、第１の内部電極１２ａ、第２の内部電極１２ｂ、第３の内部電極１２ｃ、および、第４の内部電極１２ｄの他に、表面に露出しない内部電極を備えていてもよい。
【００３１】
第１の内部電極１２ａは、第２の内部電極１２ｂと対向する部分である対向電極部と、対向電極部からセラミック素体１０の第１の端面１３ａまで引き出された部分である引出電極部とを備えている。また、第２の内部電極１２ｂは、第１の内部電極１２ａと対向する部分である対向電極部と、対向電極部からセラミック素体１０の第２の端面１３ｂまで引き出された部分である引出電極部とを備えている。第１の内部電極１２ａの対向電極部と、第２の内部電極１２ｂの対向電極部とが誘電体層１１を介して対向することにより静電容量が形成され、第１の容量部３１を構成する。
【００３２】
同様に、第３の内部電極１２ｃは、第４の内部電極１２ｄと対向する部分である対向電極部と、対向電極部からセラミック素体１０の第１の端面１３ａまで引き出された部分である引出電極部とを備えている。また、第４の内部電極１２ｄは、第３の内部電極１２ｃと対向する部分である対向電極部と、対向電極部からセラミック素体１０の第２の端面１３ｂまで引き出された部分である引出電極部とを備えている。第３の内部電極１２ｃの対向電極部と、第４の内部電極１２ｄの対向電極部とが誘電体層１１を介して対向することにより静電容量が形成され、第２の容量部３２を構成する。
【００３３】
第１の内部電極１２ａ、第２の内部電極１２ｂ、第３の内部電極１２ｃ、および、第４の内部電極１２ｄは、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ｔｉ、ＣｒおよびＡｕなどの金属、またはそれらの金属を主成分とする合金などを含有している。第１の内部電極１２ａ、第２の内部電極１２ｂ、第３の内部電極１２ｃ、および、第４の内部電極１２ｄは、共材として、誘電体層１１に含まれるセラミックと同一組成系の誘電体粒子を含んでいてもよい。
【００３４】
第１の内部電極１２ａ、第２の内部電極１２ｂ、第３の内部電極１２ｃ、および、第４の内部電極１２ｄを含む内部電極１２の積層枚数は、例えば１０枚以上１００枚以下である。また、内部電極１２の厚みは、例えば０．３μｍ以上０．７μｍ以下である。
【００３５】
なお、内部電極１２の金属が外部電極２１〜２４に拡散していることが好ましい。内部電極１２の金属が外部電極２１〜２４に拡散していることにより、外部電極２１〜２４の金属の体積が膨張して、電極中の微少な隙間を埋め、内部への水分侵入の抑制効果が向上する。内部電極１２の金属の外部電極２１〜２４への拡散は、４μｍ以上であることが好ましい。
【００３６】
また、第１の内部電極１２ａと第３の内部電極１２ｃが第１の端面１３ａに露出している部分、および、第２の内部電極１２ｂと第４の内部電極１２ｄが第２の端面１３ｂに露出している部分にガラス層を形成するようにしてもよい。ガラス層を形成することにより、外部電極２１〜２４の緻密性が低くても、耐湿性および耐めっき性を確保することができ、外部からの水分の侵入を抑制して、耐湿性および耐めっき性を向上させることができる。
【００３７】
第１の容量部３１および第２の容量部３２の静電容量は、例えば０．０１μＦ以上０．１μＦ以下である。第１の容量部３１の静電容量と、第２の容量部３２の静電容量とは同じでもよいし、異なっていてもよい。ここでの静電容量は、ＥＫＡ規格２５℃のときの静電容量である。ただし、静電容量には、±１０％の公差を含む。例えば、第１の容量部３１および第２の容量部３２のうちの一方の静電容量は０．０１μＦ±１０％であり、他方の静電容量は０．１μＦ±１０％である。それぞれが同じ静電容量であってもよい。
【００３８】
ここで、誘電体層１１の厚みと、第１の内部電極１２ａ、第２の内部電極１２ｂ、第３の内部電極１２ｃ、および、第４の内部電極１２ｄの各々の厚みは、以下の方法により測定することができる。
【００３９】
まず、セラミック素体１０の積層方向Ｔおよび幅方向Ｗにより規定される面、換言すると、セラミック素体１０の長さ方向Ｌと直交する面を研磨することによって、断面を露出させて、その断面を走査型電子顕微鏡で観察する。次に、露出させた断面の中心を通る積層方向Ｔに沿った中心線、および、この中心線から両側に等間隔に２本ずつ引いた線の合計５本の線上において、誘電体層１１の厚みを測定する。この５つの測定値の平均値を、誘電体層１１の厚みとする。
【００４０】
なお、より正確に求めるためには、積層方向Ｔにおいて、セラミック素体１０を上部、中央部、および、下部に分けて、上部、中央部、および、下部のそれぞれにおいて、上述した５つの測定値を求め、求めた全ての測定値の平均値を、誘電体層１１の厚みとする。
【００４１】
上では、誘電体層１１の厚みを測定する方法について説明したが、第１の内部電極１２ａ、第２の内部電極１２ｂ、第３の内部電極１２ｃ、および、第４の内部電極１２ｄの厚みも、誘電体層１１の厚みを測定する方法に準じる方法で、誘電体層１１の厚みを測定した断面と同じ断面について、走査型電子顕微鏡を用いて測定することができる。
【００４２】
第１の外部電極２１は、セラミック素体１０の第１の端面１３ａのうち、第１の主面１４ａ側に配設されている。本実施形態では、第１の外部電極２１は、図１および図２に示すように、セラミック素体１０の第１の端面１３ａのうちの第１の主面１４ａ側から、第１の主面１４ａの第１の端面１３ａ側にまたがって配設されている。第１の外部電極２１は、第１の端面１３ａに引き出された、第１の容量部３１内の第１の内部電極１２ａと電気的に接続されている。
【００４３】
第２の外部電極２２は、セラミック素体１０の第２の端面１３ｂのうち、第１の主面１４ａ側に配設されている。本実施形態では、第２の外部電極２２は、図１および図２に示すように、セラミック素体１０の第２の端面１３ｂのうちの第１の主面１４ａ側から、第１の主面１４ａの第２の端面１３ｂ側にまたがって配設されている。第２の外部電極２２は、第２の端面１３ｂに引き出された、第１の容量部３１内の第２の内部電極１２ｂと電気的に接続されている。
【００４４】
第３の外部電極２３は、セラミック素体１０の第１の端面１３ａのうち、第２の主面１４ｂ側に配設されている。本実施形態では、第３の外部電極２３は、図２に示すように、セラミック素体１０の第１の端面１３ａのうちの第２の主面１４ｂ側から、第２の主面１４ｂの第１の端面１３ａ側にまたがって配設されている。第３の外部電極２３は、第１の端面１３ａに引き出された、第２の容量部３２内の第３の内部電極１２ｃと電気的に接続されている。
【００４５】
第４の外部電極２４は、セラミック素体１０の第２の端面１３ｂのうち、第２の主面１４ｂ側に配設されている。本実施形態では、第４の外部電極２４は、図２に示すように、セラミック素体１０の第２の端面１３ｂのうちの第２の主面１４ｂ側から、第２の主面１４ｂの第２の端面１３ｂ側にまたがって配設されている。第４の外部電極２４は、第２の端面１３ｂに引き出された、第２の容量部３２内の第４の内部電極１２ｄと電気的に接続されている。
【００４６】
第１の端面１３ａにそれぞれ配設されている第１の外部電極２１と第３の外部電極２３との積層方向Ｔにおける間隔は、１５μｍ以上であることが好ましい。上述した間隔を１５μｍ以上とすることにより、第１の外部電極２１と第３の外部電極２３との短絡を抑制することができる。短絡をより効果的に抑制するため、上記間隔は５０μｍ以上であることがより好ましい。
【００４７】
同様の理由により、第２の端面１３ｂにそれぞれ配設されている第２の外部電極２２と第４の外部電極２４との積層方向Ｔにおける間隔は、１５μｍ以上であることが好ましく、５０μｍ以上であることがより好ましい。
【００４８】
第１の外部電極２１、第２の外部電極２２、第３の外部電極２３、および第４の外部電極２４は、例えば、下地電極層と、下地電極層上に配置されためっき層とを備える。
【００４９】
下地電極層は、以下に説明するような、焼付け電極層、樹脂電極層、および、薄膜電極層などの層のうち、少なくとも１つの層を含む。
【００５０】
焼付け電極層は、ガラスと金属とを含む層であり、１層であってもよいし、複数層であってもよい。焼付け電極層の金属として、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕ、またはＡｇとＰｄの合金などから選ばれる少なくとも１つが含まれる。また、焼付け電極層のガラスとして、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉなどから選ばれる少なくとも１つが含まれる。焼付け電極層の最も厚みが厚い部分の厚みは、例えば１μｍ以上２０μｍ以下である。
【００５１】
焼付け電極層は、ガラスおよび金属を含む導電ペーストをセラミック素体に塗布して焼き付けることによって形成される。焼き付けは、セラミック素体の焼成と同時に行ってもよいし、セラミック素体の焼成後に行ってもよい。
【００５２】
樹脂電極層は、例えば、導電性粒子と熱硬化性樹脂とを含む層として形成することができる。樹脂電極層を形成する場合には、焼付け電極層を形成せずに、セラミック素体上に直接形成するようにしてもよい。樹脂電極層は、１層であってもよいし、複数層であってもよい。
【００５３】
薄膜電極層は、例えば、金属粒子が堆積した１μｍ以下の層であり、スパッタ法または蒸着法などの既知の薄膜形成法により形成することができる。
【００５４】
下地電極層上に配置されるめっき層は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、およびＡｕなどの金属、またはＡｇとＰｄの合金などのうちの少なくとも１つを含む。めっき層は、１層であってもよいし、複数層であってもよい。めっき層１層あたりの厚みは、例えば１μｍ以上５μｍ以下である。
【００５５】
めっき層を複数層で構成する場合、最外層のめっき層を構成する金属として、Ｃｕ、Ａｕ、Ａｇ、およびＡｌからなる群より選ばれる１種の金属または当該金属を含む合金を用いることが好ましい。特に、後述する理由から、最外層のめっき層を構成する金属として、Ｃｕを用いることが好ましい。
【００５６】
本実施形態における積層セラミックコンデンサ１００は、基板に埋設されて使用することができる。その場合、積層セラミックコンデンサ１００が埋設された基板にスルーホールを設け、スルーホールを介して、基板の表面に配設される他の電子部品と積層セラミックコンデンサ１００とを電気的に接続する構成とすることができる。スルーホールは、基板の表面に配設される他の電子部品と、積層セラミックコンデンサ１００の外部電極２１〜２４とを電気的に接続する接続導体として機能する。スルーホールは、例えば、ＣＯ2レーザなどのレーザを用いて穴を形成し、穴の側面にめっき処理を施すことにより形成することができる。
【００５７】
レーザを用いて基板に穴を形成する際に、レーザに対する外部電極２１〜２４の反射率が低いと、レーザが積層セラミックコンデンサ１００の内部に到達し、積層セラミックコンデンサ１００が損傷する可能性がある。このため、外部電極２１〜２４の最外層のめっき層は、レーザの反射率が高い金属、例えばＣｕを含有していることが好ましい。
【００５８】
外部電極２１〜２４の最外層のめっき層は、表面が酸化されていてもよい。その場合、少なくとも外部電極２１〜２４の稜線部が酸化されていることが好ましい。最外層のめっき層が酸化されて酸化膜が形成されることにより、積層セラミックコンデンサ１００を基板に埋設したときに、酸化膜と、基板を構成する樹脂との間で酸素結合が生じ、積層セラミックコンデンサ１００と基板との密着性が向上する。密着性向上のためには、外部電極２１〜２４の全体が酸化していることがより好ましい。
【００５９】
ここで、積層セラミックコンデンサ１００の積層方向Ｔにおける寸法を小さくするため、外部電極２１〜２４は、その一部、より詳しくは、下地電極層の一部がセラミック素体１０の内部に埋め込まれていてもよい。例えば、積層方向Ｔにプレスすることによって、外部電極２１〜２４の一部をセラミック素体１０の内部に埋め込むことができる。
【００６０】
図４は、第１の外部電極２１の一部がセラミック素体１０の内部に埋め込まれた状態を示す部分拡大断面図である。図４に示すように、セラミック素体１０の第１の主面１４ａ側において、第１の外部電極２１の一部がセラミック素体１０の内部に埋め込まれている。なお、図４では、第１の外部電極２１の一部が内部に埋め込まれていない場合のセラミック素体１０の輪郭を点線で示している。
【００６１】
ここで、第１の外部電極２１のうち、セラミック素体１０の第１の主面１４ａ上に位置する部分の厚みをｔ０、セラミック素体１０に埋め込まれている部分の厚みをｔ１とすると、次式（１）の関係が成り立つことが好ましい。ただし、厚みｔ０およびｔ１はそれぞれ、幅方向Ｗにおける中央部の位置における厚みである。
（１／１０）×ｔ０≦ｔ１≦（２／５）×ｔ０          （１）
【００６２】
なお、図示は省略するが、第２の外部電極２２、第３の外部電極２３、および第４の外部電極２４についても同様の構成とすることができる。
【００６３】
厚みｔ１が（１／１０）×ｔ０未満の場合、外部電極２１〜２４とセラミック素体１０との密着性が低くなり、外部電極２１〜２４の剥離が生じて、信頼性が低下する可能性がある。また、厚みｔ１が（１／１０）×ｔ０未満の場合、セラミック素体１０の表面上に位置する部分の厚みが大きくなり、積層セラミックコンデンサ１００の十分な薄型化が難しくなる。
【００６４】
また、厚みｔ１が（２／５）×ｔ０より大きい場合、積層セラミックコンデンサ１００の信頼性が低下する可能性がある。すなわち、プレスによって外部電極２１〜２４をセラミック素体１０の内部に埋め込む際に、内部電極１２ａ、１２ｂ、１２ｃ、１２ｄに大きい応力が加わって損傷し、所望の静電容量が得られなくなったり、隣り合う内部電極１２ａ、１２ｂ間、および、内部電極１２ｃ、１２ｄ間で短絡が生じる可能性がある。
【００６５】
外部電極２１〜２４のセラミック素体１０への埋め込み量は、以下の方法により測定することができる。まず、積層セラミックコンデンサ１００の幅方向Ｗにおける中央部の位置まで、積層セラミックコンデンサ１００の長さ方向Ｌおよび積層方向Ｔにより規定される面を研磨して断面を露出させる。そして、断面に露出している外部電極２１〜２４の上記厚みを、光学顕微鏡などを用いて測定する。
【００６６】
ここで、セラミック素体１０の第１の主面１４ａおよび第２の主面１４ｂ上の外部電極２１〜２４の長さ方向Ｌにおける端縁の形状は、直線形状に近い形状であることが好ましく、直線形状であることがより好ましい。
【００６７】
図５は、積層セラミックコンデンサ１００の第１の主面１４ａ側の上面図である。ここでは、図５に示す第１の外部電極２１の端縁２１ａの形状を参照しながら、直線形状に近い形状と直線形状について説明する。
【００６８】
図５に示す第１の外部電極２１のうち、第１の主面１４ａ上に位置する部分の長さ方向Ｌの端縁２１ａの幅方向Ｗにおける両端部を結んだ線５１と、端縁２１ａの長さ方向Ｌにおける最も外側の位置との間の距離Ｓ１が３０μｍ以下である場合に、第１の外部電極２１の長さ方向Ｌにおける端縁２１ａの形状が直線形状に近い形状であると定義する。また、上述した距離Ｓ１が０の場合に、第１の外部電極２１の長さ方向Ｌにおける端縁２１ａの形状が直線形状であると定義する。第２の外部電極２２、第３の外部電極２３、および、第４の外部電極２４についても同様である。
【００６９】
なお、図５では、第１の外部電極２１の端縁２１ａが第２の外部電極２２の方向に膨らみ、かつ、第２の外部電極２２の端縁２２ａが第１の外部電極２１の方に膨らむ形状を有している例を示しているが、長さ方向Ｌの反対方向に膨らむ形状を有している場合も同様である。
【００７０】
外部電極２１〜２４の端縁の形状を直線形状または直線形状に近い形状とすることにより、積層セラミックコンデンサ１００を基板内に埋め込んで使用する場合に、基板に形成されるスルーホールと、外部電極２１〜２４との間の位置ズレを抑制することができる。特に、外部電極２１〜２４の端縁が、同一主面上の別の外部電極側ではなく、端面側に膨らんでいる場合に、基板に形成するスルーホールと外部電極２１〜２４との間の位置ズレを効果的に抑制することができる。
【００７１】
（積層セラミックコンデンサの製造方法）
初めに、セラミックグリーンシート、内部電極用導電性ペースト、および、外部電極用導電性ペーストをそれぞれ用意する。セラミックグリーンシート、内部電極用導電性ペースト、および、外部電極用導電性ペーストはそれぞれ、有機バインダおよび有機溶剤を含む公知のものを用いることができる。
【００７２】
続いて、セラミックグリーンシートに内部電極用導電性ペーストを印刷することによって、内部電極パターンを形成する。内部電極用導電性ペーストの印刷は、例えば、スクリーン印刷やグラビア印刷などの印刷方法を用いることができる。
【００７３】
続いて、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極パターンが形成されたセラミックグリーンシートを順次積層し、その上に、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極パターンが形成されたセラミックグリーンシートを順次積層し、最後に、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層して、マザー積層体を作製する。
【００７４】
続いて、マザー積層体の上面および下面の所定の領域に、外部電極の下地電極層となる外部電極用導電性ペーストを印刷することによって、外部電極パターンを形成する。外部電極用導電性ペーストの印刷は、例えば、スクリーン印刷やグラビア印刷などの印刷方法を用いることができる。
【００７５】
続いて、外部電極パターンを形成したマザー積層体を、剛体プレス、静水圧プレスなどの方法により、積層方向にプレスする。プレスすることにより、マザー積層体の外側に位置するセラミックグリーンシートに、外部電極パターンの一部が埋め込まれる。
【００７６】
外部電極パターンの埋め込み量は、例えば、プレス量、プレス圧、プレス時にマザー積層体に接触するプレス部材の硬度や弾性率を調整することによって、所望の値に調整することができる。例えば、プレス部材とマザー積層体との間に、ゴムなどの弾性体を介在させないでプレスした場合には、埋め込み量が大きくなり、弾性体を介在させた状態でプレスした場合には、埋め込み量が小さくなる。また、弾性体を介在させる場合でも、弾性体の弾性率を調整することによって、埋め込み量を調整することができる。
【００７７】
続いて、プレスされたマザー積層体を、押切り、ダイシング、レーザなどの切断方法により、所定のサイズにカットし、積層チップを得る。この後、バレル研磨などにより、積層チップの角部および稜線部に丸みをつけてもよい。
【００７８】
続いて、外部電極の端面側の下地電極層を形成するため、積層チップの両端面の所定領域に、例えば、ディップ法などにより、外部電極用導電性ペーストを塗布する。
【００７９】
続いて、積層チップを焼成する。焼成温度は、用いられるセラミック材料や導電性ペーストの材料にもよるが、例えば９００℃以上１３００℃以下である。これにより、セラミックグリーンシート、内部電極パターン、および外部電極パターンが同時焼成される。この後、必要に応じてバレル研磨などの研磨を行う。
【００８０】
続いて、外部電極の下地電極層の上にめっき処理を施し、めっき層を形成する。めっき処理は、電解めっきにより行ってもよいし、無電解めっきにより行ってもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、めっき処理の工程が複雑化する。したがって、電解めっきにより行うことが好ましい。めっき層を複数層形成する場合には、さらに１層以上のめっき層を形成する。
【００８１】
その後、めっき層に熱処理を施すことによって、粒成長により、めっき層の金属の平均結晶粒径を増大させる。熱処理の温度は、粒成長により、めっき層の金属の結晶粒径が増大する温度であって、めっき層の金属が溶解しない温度とすることが好ましく、例えば４００℃以上８００℃以下である。
【００８２】
上述した工程により、積層セラミックコンデンサを製造することができる。
【００８３】
＜積層セラミックコンデンサの実装構造＞
上述した積層セラミックコンデンサ１００、基板内に埋設して使用することができる。
【００８４】
図６は、積層セラミックコンデンサ１００の実装構造の一例であって、積層セラミックコンデンサ１００を基板６０内に埋設した状態を示す側面断面図である。基板６０は、例えば樹脂からなる。
【００８５】
積層セラミックコンデンサ１００の第１の外部電極２１は、基板６０内に設けられた第１の接続導体６１を介して、基板６０の第１の主面６０ａに設けられた第１の電子部品７１と電気的に接続されている。また、第２の外部電極２２は、基板６０内に設けられた第２の接続導体６２を介して、基板６０の第１の主面６０ａに設けられた第２の電子部品７２と電気的に接続されている。
【００８６】
積層セラミックコンデンサ１００の第３の外部電極２３は、基板６０内に設けられた第３の接続導体６３を介して、基板６０の第２の主面６０ｂに設けられた第３の電子部品７３と電気的に接続されている。第４の外部電極２４は、基板６０内に設けられた第４の接続導体６４を介して、基板６０の第２の主面６０ｂに設けられた第４の電子部品７４と電気的に接続されている。
【００８７】
本実施形態において、第１の電子部品７１および第２の電子部品７２は、第１の回路７５を構成する電子部品であり、第３の電子部品７３および第４の電子部品７４は、第２の回路７６を構成する電子部品である。第１の電子部品７１、第２の電子部品７２、第３の電子部品７３、および、第４の電子部品７４はそれぞれ、回路を構成するものであればその種類に特に制約はなく、ＣＰＵのような能動素子であってもよいし、抵抗やコンデンサのような受動素子であってもよい。なお、電子部品間を接続する導体を含んでいてもよい。
【００８８】
本実施形態において、第１の接続導体６１は、基板６０の第１の主面６０ａから、積層セラミックコンデンサ１００の第１の外部電極２１へと延伸するスルーホールであり、穴の側面にめっきが施された構造を有する。また、第２の接続導体６２は、基板６０の第１の主面６０ａから、積層セラミックコンデンサ１００の第２の外部電極２２へと延伸するスルーホールであり、穴の側面にめっきが施された構造を有する。
【００８９】
第３の接続導体６３は、基板６０の第２の主面６０ｂから、積層セラミックコンデンサ１００の第３の外部電極２３へと延伸するスルーホールであり、穴の側面にめっきが施された構造を有する。また、第４の接続導体６４は、基板６０の第２の主面６０ｂから、積層セラミックコンデンサ１００の第４の外部電極２４へと延伸するスルーホールであり、穴の側面にめっきが施された構造を有する。
【００９０】
第１の接続導体６１、第２の接続導体６２、第３の接続導体６３、および、第４の接続導体６４を構成するスルーホールの穴は、例えば、ＣＯ2レーザなどのレーザを用いて形成することができる。ただし、第１の接続導体６１、第２の接続導体６２、第３の接続導体６３、および、第４の接続導体６４の構造が上述した構造に限定されることはない。
【００９１】
また、上述したように、積層セラミックコンデンサ１００の第１の外部電極２１、第２の外部電極２２、第３の外部電極２３、および、第４の外部電極２４は、それぞれ最外層に、Ｃｕを含有するめっき層を備えていることが好ましい。
【００９２】
本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。
【００９３】
例えば、第１の外部電極２１、第２の外部電極２２、第３の外部電極２３、および、第４の外部電極２４の形状が図１に示す形状に限定されることはない。第１の外部電極２１、第２の外部電極２２、第３の外部電極２３、および、第４の外部電極２４の別の形状例を図７〜図９に示す。
【００９４】
図７に示す第１の外部電極２１は、図１に示す第１の外部電極２１と比べて、第１の端面１３ａに形成されている領域が狭い。すなわち、図７に示す第１の外部電極２１は、第１の端面１３ａのうち、幅方向Ｗの中央側の領域にだけ形成されている点で、図１に示す第１の外部電極２１と異なる。この領域は、第１の端面１３ａに露出している複数の第１の外部電極２１を覆う領域であって、第１の外部電極２１が露出していない幅方向Ｗの外側には、第１の外部電極２１は形成されていない。図７に示すように、第２の外部電極２２、第３の外部電極２３、および、第４の外部電極２４も、第１の外部電極２１と同じような態様で形成されている。そのような外部電極２１〜２４は、例えばめっき析出により形成することができる。
【００９５】
図８に示す第１の外部電極２１は、第１の端面１３ａのうちの第１の主面１４ａ側では、幅方向Ｗの外側の領域にまで形成されている点で、幅方向Ｗの外側の領域には形成されていない図７に示す第１の外部電極２１とは異なる。図８に示すように、第２の外部電極２２、第３の外部電極２３、および、第４の外部電極２４も、第１の外部電極２１と同じような態様で形成されている。例えば、積層方向Ｔの両外側に、第１の内部電極１２ａおよび第２の内部電極１２ｂよりも幅方向Ｗの寸法が大きいダミー内部電極を設けて第１の端面１３ａおよび第２の端面１３ｂに露出させ、内部電極が露出している領域を中心としてめっきを析出させることにより、図８に示すような外部電極２１〜２４を形成することができる。
【００９６】
図９に示す第１の外部電極２１は、第１の端面１３ａに形成されている部分のうち、第１の主面１４ａ側から遠ざかるにつれて、幅方向Ｗの寸法が少しずつ短くなり、ある位置からは幅方向Ｗの寸法が略同一となるような態様で形成されている。図９に示すように、第２の外部電極２２、第３の外部電極２３、および、第４の外部電極２４も、第１の外部電極２１と同じような態様で形成されている。この場合も、ダミー内部電極を設けて、めっき析出により外部電極２１〜２４を形成することができるが、第１の主面１４ａに近いほど、また、第２の主面１４ｂに近いほど、幅方向Ｗの寸法が大きいダミー内部電極を配置するようにする。
【符号の説明】
【００９７】
１０    セラミック素体
１１    誘電体層
１２ａ  第１の内部電極
１２ｂ  第２の内部電極
１２ｃ  第３の内部電極
１２ｄ  第４の内部電極
１３ａ  セラミック素体の第１の端面
１３ｂ  セラミック素体の第２の端面
１４ａ  セラミック素体の第１の主面
１４ｂ  セラミック素体の第２の主面
１５ａ  セラミック素体の第１の側面
１５ｂ  セラミック素体の第２の側面
２１    第１の外部電極
２１ａ  第１の外部電極の端縁
２２    第２の外部電極
２２ａ  第２の外部電極の端縁
２３    第３の外部電極
２４    第４の外部電極
３１    第１の容量部
３２    第２の容量部
６０    基板
６１    第１の接続導体
６２    第２の接続導体
６３    第３の接続導体
６４    第４の接続導体
７１    第１の電子部品
７２    第２の電子部品
７３    第３の電子部品
７４    第４の電子部品
７５    第１の回路
７６    第２の回路
１００  積層セラミックコンデンサ
１１１  外層誘電体層
１１２  内層誘電体層
１１３  容量部間誘電体層
【図１】
2020136533.tif 000003
【図２】
2020136533.tif 000004
【図３】
2020136533.tif 000005
【図４】
2020136533.tif 000006
【図５】
2020136533.tif 000007
【図６】
2020136533.tif 000008
【図７】
2020136533.tif 000009
【図８】
2020136533.tif 000010
【図９】
2020136533.tif 000011