(57)【要約】【課題】電源電圧ＶＤＤが変動した際、この電源電圧の変動に対応した定電流の過渡的な変動を抑制することが可能な定電流回路を提供する。【解決手段】本発明は、第１電源に接続され、第１導電型の第１入力トランジスタ及び第１出力トランジスタを備える１カレントミラー回路と、第１入力トランジスタと第２電源との間に設けられた第２導電型の第２出力トランジスタ、及び第１出力トランジスタと第２電源との間に設けられた第２導電型の第２入力トランジスタを備える第２カレントミラー回路と、第２出力トランジスタと第２電源との間に介挿された抵抗と、一端が第１電源に接続され、他端が第２出力トランジスタ及び抵抗の接続点に接続されたコンデンサとを備える。【選択図】図１
2020042450.tif 000002
【特許請求の範囲】
【請求項１】
第１電源に接続され、第１導電型の第１入力トランジスタ及び第１出力トランジスタを備える第１カレントミラー回路と、
前記第１入力トランジスタと第２電源との間に設けられた第２導電型の第２出力トランジスタ、及び前記第１出力トランジスタと前記第２電源との間に設けられた前記第２導電型の第２入力トランジスタを備える第２カレントミラー回路と、
前記第２出力トランジスタと前記第２電源との間に介挿された抵抗と、
一端が前記第１電源に接続され、他端が前記第２出力トランジスタ及び前記抵抗の接続点に接続されたコンデンサと
を備える
ことを特徴とする定電流回路。
【請求項２】
前記第１電源と前記コンデンサの前記一端との間に介挿され、ゲートが前記第１入力トランジスタのゲート及びドレインに接続された前記第１導電型の第３トランジスタ
をさらに備えることを特徴とする請求項１に記載の定電流回路。
【請求項３】
前記第３トランジスタのオン制御を遅延させる遅延素子を
さらに備えることを特徴とする請求項２に記載の定電流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流を生成する定電流回路に関する。
【背景技術】
【０００２】
一般的に、半導体集積回路内では定電流回路が多用されており、その特性は、半導体集積回路の性能を決める上で重要な要素となっている。
図４は、従来の定電流回路１００の構成であり、Ｐチャネル型ＭＯＳトランジスタであるトランジスタＭ１及びＭ２からなるカレントミラー回路１０１と、Ｎチャネル型ＭＯＳトランジスタであるトランジスタＭ３及びＭ４からなるカレントミラー回路１０２と、抵抗Ｒ１とを備えている（例えば、特許文献１参照）。抵抗Ｒ１は、トランジスタＭ３のソースと電源ＶＳＳの配線ＬVSSとの間に介挿されている。
【０００３】
また、スタートアップ回路１０３は、内部に備えられた電流源からトランジスタＭ１に対して所定の電流を供給し、カレントミラー回路１０１にミラー電流を流し、定電流回路の起動を行なう。
上述したように、定電流回路は、トランジスタＭ１に流れるミラー電流に対応する基準電流を出力するカレントミラー回路として構成されている。
このカレントミラー回路は、プロセスによるトランジスタのバラツキなどを補償し、一定の基準電流を継続して出力することが望まれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９３２１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１による定電流回路においては、配線ＬVDDの電源電圧ＶＤＤが変動した場合、トランジスタの各端子及び配線間の寄生容量に過渡的に電流が流れるため、電源電圧ＶＤＤの変動に対応する過渡状態において定電流が変動してしまう。
すなわち、定電流回路において、電源電圧ＶＤＤが所定の電圧から上昇した場合には、ミラー電流が過渡的に増加するため、この増加に対応する間、定電流が増加した状態となる。一方、電源電圧ＶＤＤが所定の電圧から下降した場合には、ミラー電流が過渡的に減少するため、この減少に対応する間、定電流が減少した状態となる。
【０００６】
本発明は、このような事情に鑑みてなされたもので、電源電圧ＶＤＤが変動した際、この電源電圧の変動に対応した定電流の過渡的な変動を抑制することが可能な定電流回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の定電流回路は、第１電源に接続され、第１導電型の第１入力トランジスタ及び第１出力トランジスタを備える第１カレントミラー回路と、前記第１入力トランジスタと第２電源との間に設けられた第２導電型の第２出力トランジスタ、及び前記第１出力トランジスタと前記第２電源との間に設けられた前記第２導電型の第２入力トランジスタを備える第２カレントミラー回路と、前記第２出力トランジスタと前記第２電源との間に介挿された抵抗と、一端が前記第１電源に接続され、他端が前記第２出力トランジスタ及び前記抵抗の接続点に接続されたコンデンサとを備えることを特徴とする。
【発明の効果】
【０００８】
この発明によれば、電源電圧ＶＤＤが変動した際、この電源電圧の変動に対応した定電流の過渡的な変動を抑制することが可能な定電流回路を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態による定電流回路の構成例を示す回路図である。
【図２】定電流回路におけるコンデンサＣ１の有無による電源電圧ＶＤＤの変動による定電流の変化を示すシミュレーション結果の波形図である。
【図３】本発明の第２の実施形態による定電流回路の構成例を示す回路図である。
【図４】従来の定電流回路の構成を示す回路図である。
【発明を実施するための形態】
【００１０】
＜第１の実施形態＞
以下、図面を参照して、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態による定電流回路の構成例を示す回路図である。定電流回路１０は、第１カレントミラー回路１１と、第２カレントミラー回路１２と、スタートアップ回路１３と、抵抗Ｒ１と、コンデンサＣ１とを備えている。
第１カレントミラー回路１１は、Ｐチャネル型ＭＯＳトランジスタであるトランジスタＰ１（第１入力トランジスタ）及びＰ２（第１出力トランジスタ）の各々を備えている。また、第２カレントミラー回路１２は、Ｎチャネル型ＭＯＳトランジスタであるトランジスタＮ１（第２出力トランジスタ）及びＮ２（第２入力トランジスタ）の各々を備えている。
【００１１】
トランジスタＰ１は、ソースが電源電圧ＶＤＤ（第１電源）の配線ＬVDDに接続され、ゲート及びドレインがスタートアップ回路１３の出力端子に接続されている。ここで、接続点Ｑ１は、トランジスタＰ１のゲートとスタートアップ回路１３の出力端子との接続点である。
トランジスタＰ２は、ソースが電源電圧ＶＤＤの配線ＬVDDに接続され、ゲートがトランジスタＰ１のゲートと接続されている。
【００１２】
トランジスタＮ１は、ドレインがトランジスタＰ１のドレインと接続され、ゲートがトランジスタＮ２のゲートと接続されている。
トランジスタＮ２は、ドレインとゲートがトランジスタＰ２のドレインに接続され、ソースが電源電圧ＶＳＳ（第２電源）の配線ＬVSSに接続されている。
【００１３】
抵抗Ｒ１は、一端がトランジスタＮ１のソースに接続され、他端が電源電圧ＶＳＳの配線ＬVSSに接続されている。ここで、接続点Ｑ２は、トランジスタＮ１のソースと抵抗Ｒ１の一端との接続点である。また、抵抗Ｒ１は、例えば、ポリシリコン、拡散などで形成する抵抗の他、ＭＯＳ抵抗（ＭＯＳトランジスタのオン抵抗）を用いても良い。
コンデンサＣ１は、一端が電源電圧ＶＤＤの配線ＬVDDに接続され、他端がトランジスタＮ１のソースに接続されている。
【００１４】
定電流回路１０の構成の場合には、トランジスタＮ１の閾値電圧ＶTN1と、トランジスタＮ２の閾値電圧ＶTN2とが閾値差分電圧ΔＶT（＝ＶTN1−ＶTN2）を有している。
このため、接続点Ｑ２には、第２動作点で動作している場合、抵抗Ｒ１の電圧降下により、閾値差分電圧ΔＶTが発生する。
定電流回路１０は、上記閾値差分電圧ΔＶTに対応して抵抗Ｒ２に流れる電流を定電流として出力する。例えば、この定電流は、図示しない他のカレントミラー回路により取り出して用いられる。
【００１５】
次に、図１の定電流回路１０の動作について説明する。
定電流回路１０には、電流が全く流れていない第１動作点、一方、定電流回路１０に定電流が流れている第２動作点との各々が存在する。
このため、スタートアップ回路１３は、定電流回路１０における定電流の生成を開始させる際、第１動作点から第２動作点に移行させて起動させる所定のミラー電流を、上記トランジスタＰ１に強制的に流す。
【００１６】
動作点２の動作において、配線ＬVDDにおける電源電圧ＶＤＤが立ち下がる状態で低下する変動が発生した場合、コンデンサＣ１を介して接続点Ｑ２、すなわち、トランジスタＮ１のソースの電圧ＶQ2が低下する。このとき、コンデンサＣ１には、配線ＬVSS側から配線ＬVDD側に過渡的に電流が流れ、接続点Ｑ２の電圧ＶQ2が低下する。
そして、電源電圧ＶＤＤの低下に対応して、トランジスタＮ１のソースの電圧ＶQ2が低下することにより、電源電圧ＶＤＤの低下による寄生容量を介する電流の影響をキャンセルし、電源電圧ＶＤＤの低下によってトランジスタＮ１に流れる電流の過渡的な減少を抑制することができる。
また、トランジスタＮ１に流れる電流が維持されることにより、トランジスタＰ１、Ｐ２及びＮ２の各々に流れる電流も維持され、電源電圧ＶＤＤが低下したことによる定電流の過渡的な減少を抑制することができる。
【００１７】
一方、動作点２の動作において、配線ＬVDDにおける電源電圧ＶＤＤが立ち上がる状態で増加する変動が発生した場合、コンデンサＣ１を介して接続点Ｑ２、すなわち、トランジスタＮ１のソースの電圧ＶQ2が上昇する。このとき、コンデンサＣ１には、配線ＬVDD側から配線ＬVSS側に過渡的に電流が流れ、接続点Ｑ２の電圧ＶQ2が上昇する。
そして、電源電圧ＶＤＤの上昇に対応して、トランジスタＮ１のソースの電圧ＶQ2が上昇することにより、電源電圧ＶＤＤの上昇による寄生容量を介する電流の影響をキャンセルし、電源電圧ＶＤＤの上昇によってトランジスタＮ１に流れる電流の過渡的な増加を抑制することができる。
また、トランジスタＮ１に流れる電流が維持されることにより、トランジスタＰ１、Ｐ２及びＮ２の各々に流れる電流も維持され、電源電圧ＶＤＤが上昇したことによる定電流の過渡的な増加を抑制することができる。
【００１８】
上述したように本実施形態によれば、コンデンサＣ１を配線ＬVDDとトランジスタＮ１のソース（接続点Ｑ２）との間に設けることにより、電源電圧ＶＤＤの変動を接続点Ｑ２にリアルタイムに伝搬させる、すなわち、電源電圧ＶＤＤの変動に対応してトランジスタＮ１のソースの電圧ＶQ2を制御することが可能となる。
これにより、本実施形態によれば、電源電圧ＶＤＤの変動をキャンセルすることができ、トランジスタＮ１に流れる電流を維持し、電源電圧ＶＤＤの変動による過渡的な定電流の変動を抑制することができる。
【００１９】
また、コンデンサＣ１は、電源電圧ＶＤＤの変動に対応させて過渡的な電流を流し、トランジスタＮ１のソースの電圧ＶQ2を制御する。
このため、コンデンサＣ１の容量値は、電源電圧ＶＤＤの変動をキャンセルさせるため、適切に過渡的な電流を流す必要があるため、トランジスタＰ１、Ｐ２、Ｎ１及びＮ２の各々と抵抗Ｒ１の定数、及び定電流の電流値に対応して適宜設定する必要がある。
【００２０】
図２は、定電流回路におけるコンデンサＣ１の有無による電源電圧ＶＤＤの変動による定電流の変化を示すシミュレーション結果の波形図である。
図２（ａ）は、電源電圧ＶＤＤの変動を示す波形図であり、縦軸が電源電圧ＶＤＤを示し、横軸が時間を示している。
図２（ｂ）は、図４に示す、コンデンサＣ１が設けられていない定電流回路１００における定電流（Ｉ１）の変動を示す波形図であり、縦軸が定電流の電流値を示し、横軸が時間を示している。
図２（ｃ）は、図１に示す、コンデンサＣ１を設けた本実施形態による定電流回路１０における定電流（Ｉ１）の変動を示す波形図であり、縦軸が定電流の電流値を示し、横軸が時間を示している。
【００２１】
図２（ａ）に示す様に、時間ｔ１において、電源電圧ＶＤＤが５Ｖから２Ｖに降下する（立ち下がる）。
これにより、図２（ｂ）に示す様に、従来の定電流回路１００においては、電源電圧ＶＤＤの降下に対応して、トランジスタＰ１に流れる電流が減少し、定電流が過渡的に減少する。そして、トランジスタＰ１、Ｐ２、Ｎ１及びＮ２の各々が降下した後の電源電圧ＶＤＤに対応して、安定して所定の定電流を流すまで、所定の時間を要する。この所定の時間において、定電流回路１００の定電流は、大きく所定の電流値から外れている。このため、定電流回路１００から供給される定電流を使用する他の回路は、この過渡的な定電流の変動により不安定な動作となる場合がある。
【００２２】
一方、図２（ｃ）に示す様に、本実施形態による定電流回路１０においては、電源電圧ＶＤＤの降下に対応して、トランジスタＮ１の電流が維持されるように、コンデンサＣ１によって、トランジスタＮ１のソースの電圧ＶQ2が降下させられ、トランジスタＰ１に流れる電流が減少せず、電源電圧ＶＤＤの変動に対して安定した定電流が流れる。
このため、電源電圧ＶＤＤが下降しても、定電流回路１００のような過渡的な定電流の減少がなく、定電流回路１０から供給される定電流を使用する他の回路は、不安定な動作となることがない。
【００２３】
次に、図２（ａ）に示す様に、時間ｔ２において、電源電圧ＶＤＤが２Ｖから５Ｖに上昇する（立ち上がる）。
これにより、図２（ｂ）に示す様に、従来の定電流回路１００においては、電源電圧ＶＤＤの上昇に対応して、トランジスタＰ１に流れる電流が増加し、定電流が過渡的に増加する。そして、トランジスタＰ１、Ｐ２、Ｎ１及びＮ２の各々が上昇した後の電源電圧ＶＤＤに対応して、安定して所定の定電流を流すまで、所定の時間を要する。この所定の時間において、電源電圧ＶＤＤが下降した場合と同様に、定電流回路１００の定電流は、大きく所定の電流値から外れている。このため、定電流回路１００から供給される定電流を使用する他の回路は、この過渡的な定電流の変動により不安定な動作となる場合がある。
【００２４】
一方、図２（ｃ）に示す様に、本実施形態による定電流回路１０においては、電源電圧ＶＤＤの上昇に対応して、トランジスタＮ１の電流が維持されるように、コンデンサＣ１によって、トランジスタＮ１のソースの電圧ＶQ2が上昇させられ、トランジスタＰ１に流れる電流が増加せず、電源電圧ＶＤＤの変動に対して安定した定電流が流れる。
このため、電源電圧ＶＤＤが上昇しても、電源電圧ＶＤＤが下降した場合と同様に、定電流回路１００のような過渡的な定電流の増加がなく、定電流回路１０から供給される定電流を使用する他の回路は、不安定な動作となることがない。
【００２５】
＜第２の実施形態＞
以下、図面を参照して、本発明の第２の実施形態について説明する。図３は、本発明の第２の実施形態による定電流回路の構成例を示す回路図である。定電流回路１０Ａは、第１カレントミラー回路１１と、第２カレントミラー回路１２と、スタートアップ回路１３と、抵抗Ｒ１と、コンデンサＣ１と、第３トランジスタＰ３と、遅延素子１４とを備えている。図３の回路図においては、図１と同様の構成については、同一の符号を付与している。
【００２６】
トランジスタＰ３は、Ｐチャネル型ＭＯＳトランジスタであり、ソースが配線ＬVDDに接続され、ドレインがコンデンサＣ１の一端と接続されている。
コンデンサＣ１は、他端が接続点Ｑ２に接続されている。
遅延素子１４は、一端がトランジスタＰ３のゲートと接続され、他端が接続点Ｑ１と接続されている。ここで、遅延素子１４は、例えば、ポリシリコン、拡散などで形成する抵抗の他、ＭＯＳ抵抗を用いて構成されていても良い。
【００２７】
コンデンサＣ１を設けることにより、第１の実施形態に記載した効果がある一方、スタートアップ回路１３による起動時において、第２動作点における安定した定電流の生成までの時間を遅延させる場合がある。
すなわち、スタートアップ回路１３がトランジスタＰ１にミラー電流を流した際、トランジスタＮ１を流れる電流が全てＲ１に流れるのではなく、一部がコンデンサＣ１に対して流れる。
【００２８】
このため、トランジスタＮ１に所定の定電流を超える電流が流れ、接続点Ｑ１の電圧値を低下させてしまい、定電流回路１０の起動を抑制して、第２動作点の安定した動作となるまでの時間を遅延させる。
したがって、コンデンサＣ１は、第２動作点で定電流を生成している際の電源電圧ＶＤＤの変動には有効であるが、定電流回路１０を第１動作点から第２動作点に移行させる起動時の際には邪魔な存在となる。
【００２９】
このため、トランジスタＰ３は、定電流回路１０の起動時に、コンデンサＣ１を配線ＬVDDに対して未接続状態とするために設けられている。すなわち、トランジスタＰ３は、オン状態の場合にコンデンサＣ１を有効とし（配線ＬVDDに接続し）、オフ状態の場合にコンデンサＣ１を無効とする（配線ＬVDDから解放する）。
そして、トランジスタＰ３は、接続点Ｑ１の電圧ＶQ1が低下することにより、オフ状態からオン状態に遷移し、コンデンサＣ１を有効とする。
【００３０】
上述したように、トランジスタＰ３は、定電流回路１０Ａが安定した定電流を流れるまでの過渡期間にオフ状態とし、安定した定電流が流れる際にオン状態とさせる必要がある。
このため、第１動作点から第２動作点に遷移している間、オフ状態が維持されるように接続点Ｑ１の電圧の変化を遅延させるため、トランジスタＰ３のゲートと接続点Ｑ２との間に遅延素子１４が設けられている。
しかしながら、トランジスタＰ３のゲート容量と、接続点Ｑ２及びトランジスタＰ３のゲート間の配線の容量成分及び抵抗成分の各々により、接続点Ｑ２の電圧の変化がトランジスタＰ３のゲートへの伝搬に対して十分な遅延時間が得られる場合、遅延素子１４を設ける必要はない。
【００３１】
上述した本実施形態によれば、コンデンサＣ１を設けることにより、電源電圧ＶＤＤの変動による定電流回路１０Ａの定電流への影響をキャンセルすることができ、トランジスタＮ１に流れる電流を維持し、電源電圧ＶＤＤの変動による過渡的な定電流の変動を抑制することができ、かつ定電流回路１０Ａの起動時において、定電流回路１０ＡからコンデンサＣ１を切り離すことが可能となり、定電流回路１０Ａの起動における第２動作点における安定した定電流の供給までの時間を、コンデンサＣ１によって遅延させられることを抑制できる。
【００３２】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
例えば、スタートアップ回路１３は、出力端子がトランジスタＮ２のゲート及びドレインに接続されても良い。
【符号の説明】
【００３３】
１０，１０Ａ…定電流回路
１１…第１カレントミラー回路
１２…第２カレントミラー回路
１３…スタートアップ回路
１４…遅延素子
Ｃ１…コンデンサ
ＬVDD，ＬVSS…配線
Ｎ１，Ｎ２，Ｐ１，Ｐ２，Ｐ３…トランジスタ
Ｒ１…抵抗
【図１】
2020042450.tif 000003
【図２】
2020042450.tif 000004
【図３】
2020042450.tif 000005
【図４】
2020042450.tif 000006