(57)【要約】【課題】信号の取得速度の低下を抑制する。【解決手段】第１動作は、画素アレイ部１００における単位画素１０の各々における複数のＰＤ１２のうち一部（ＰＤ１２ａ）の信号である位相信号Ａ（第１信号）を読み出すと共にこの位相信号ＡをＡＤ変換する動作である。第２動作は、単位画素１０の各々における複数のＰＤ１２の全部（ＰＤ１２ａ、１２ｂ）の信号を加算した信号である撮像信号（第２信号）を読み出すと共にこの撮像信号をＡＤ変換する動作である。第１の読み出しモードでは、読み出し制御回路３０は、画素アレイ部１００における全ての単位画素１０から出力される信号の読み出しに際し、第２動作を複数回（２回）連続して実施させると共に、第２動作の回数より少ない回数（１回）だけ第１動作を実施させるようＡＤ変換回路２０を制御する。【選択図】図４
2020078024.tif 000002
【特許請求の範囲】
【請求項１】
撮影光学系を瞳分割した光が入射する複数の光電変換部を有する単位画素が、行列状に複数配列された画素部と、
前記単位画素の各々における前記複数の光電変換部のうち一部の光電変換部の信号である第１信号を読み出すと共にＡＤ変換する第１動作と、前記単位画素の各々における前記複数の光電変換部の全部の信号を加算した信号である第２信号を読み出すと共にＡＤ変換する第２動作とを実施可能な読み出し手段と、
前記画素部から出力される信号の読み出しに際し、前記読み出し手段を制御する制御手段と、を有し、
前記制御手段は、前記画素部における少なくとも一部の単位画素から出力される信号の読み出しに際し、前記第２動作を複数回連続して実施させると共に、前記第２動作の回数より少ない回数だけ前記第１動作を実施させるかまたは前記第１動作を実施させないよう、前記読み出し手段を制御する読み出しモードを有することを特徴とする固体撮像素子。
【請求項２】
前記制御手段は、前記画素部における全部の単位画素から出力される信号の読み出しに際し、前記第２動作を複数回連続して実施させると共に、前記第２動作の回数より少ない回数だけ前記第１動作を実施させる第１の読み出しモードで前記読み出し手段を制御することを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記制御手段は、前記画素部における第１グループの単位画素から出力される信号の読み出しに際し、前記第２動作を複数回連続して実施させると共に、前記第２動作の回数より少ない回数だけ前記第１動作を実施させる第１の読み出しモードで前記読み出し手段を制御し、前記画素部における前記第１グループとは異なる第２グループの単位画素から出力される信号の読み出しに際し、前記第２動作を複数回連続して実施させると共に前記第１動作を実施させない第２の読み出しモードで前記読み出し手段を制御することを特徴とする請求項１に記載の固体撮像素子。
【請求項４】
前記第１の読み出しモードによる前記第１動作の回数は１回であることを特徴とする請求項２または３に記載の固体撮像素子。
【請求項５】
前記制御手段は、前記画素部における第１グループの単位画素から出力される信号の読み出しに際し、前記第１動作および前記第２動作を共に同じ所定の回数だけ実施させる第３の読み出しモードで前記読み出し手段を制御し、前記画素部における前記第１グループとは異なる第２グループの単位画素から出力される信号の読み出しに際し、前記第２動作を前記所定の回数の２倍の回数だけ連続して実施させると共に、前記第１動作を実施させない第４の読み出しモードで前記読み出し手段を制御することを特徴とする請求項１に記載の固体撮像素子。
【請求項６】
前記所定の回数は１回であることを特徴とする請求項５に記載の固体撮像素子。
【請求項７】
前記第１グループと前記第２グループとは、前記画素部における行単位で分けられることを特徴とする請求項３、５または６に記載の固体撮像素子。
【請求項８】
撮影光学系を瞳分割した光が入射する複数の光電変換部を有する単位画素が、行列状に複数配列された画素部と、
前記単位画素の各々における前記複数の光電変換部のうち一部の光電変換部の信号である第１信号を読み出すと共にＡＤ変換する第１動作と、前記単位画素の各々における前記複数の光電変換部の全部の信号を加算した信号である第２信号を読み出すと共にＡＤ変換する第２動作とを実施可能な読み出し手段と、を有し、
前記画素部から出力される信号の読み出しに際し、前記読み出し手段を制御する、固体撮像素子の制御方法であって、
前記画素部における少なくとも一部の単位画素から出力される信号の読み出しに際し、前記第２動作を複数回連続して実施させると共に、前記第２動作の回数より少ない回数だけ前記第１動作を実施させるかまたは前記第１動作を実施させないよう、前記読み出し手段を制御する読み出しモードを有することを特徴とする固体撮像素子の制御方法。
【請求項９】
請求項１乃至８のいずれか１項に記載の固体撮像素子を備えることを特徴とする撮像装置。
【請求項１０】
コンピュータを、請求項１乃至８のいずれか１項に記載の固体撮像素子の各手段として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、瞳分割された複数の光電変換部を有する単位画素が行列状に複数配列された画素部を有する固体撮像素子およびその制御方法、撮像装置、プログラムに関する。
【背景技術】
【０００２】
従来、ＣＭＯＳ型等の固体撮像素子の画素部から信号を読み出す際に、ＡＤ変換を複数回行ってから加算または加算平均することで、信号に対するランダムノイズを抑制する手法が知られている。例えば、特許文献１では、画素の出力信号を複数回連続でＡＤ変換し、ＡＤ変換した結果を加算することにより、読み出した信号に含まれるランダムノイズを抑制している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−４７２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、撮影光学系の瞳を分割し、１つのマイクロレンズに対し、光電変換部である複数のフォトダイオード（ＰＤ）を有する単位画素が行列状に複数配列された画素部を有する固体撮像素子が知られている。このような画素構成の固体撮像素子では、１画素あたりのＰＤの数に応じて信号の読み出し時間が増加する。そのため、ＰＤの出力信号のそれぞれに対しＡＤ変換を複数回行うとすると、信号の取得速度が著しく低下するおそれがあるという問題があった。
【０００５】
本発明は、信号の取得速度の低下を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明は、撮影光学系を瞳分割した光が入射する複数の光電変換部を有する単位画素が、行列状に複数配列された画素部と、前記単位画素の各々における前記複数の光電変換部のうち一部の光電変換部の信号である第１信号を読み出すと共にＡＤ変換する第１動作と、前記単位画素の各々における前記複数の光電変換部の全部の信号を加算した信号である第２信号を読み出すと共にＡＤ変換する第２動作とを実施可能な読み出し手段と、前記画素部から出力される信号の読み出しに際し、前記読み出し手段を制御する制御手段と、を有し、前記制御手段は、前記画素部における少なくとも一部の単位画素から出力される信号の読み出しに際し、前記第２動作を複数回連続して実施させると共に、前記第２動作の回数より少ない回数だけ前記第１動作を実施させるかまたは前記第１動作を実施させないよう、前記読み出し手段を制御する読み出しモードを有することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、信号の取得速度の低下を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】固体撮像素子の構成を示す回路図である。
【図２】単位画素の構成を示す回路図である。
【図３】カメラシステムのブロック図である。
【図４】第１の信号読み出し動作を示すタイミングチャートである。
【図５】第２の信号読み出し動作を示すタイミングチャートである。
【図６】画素アレイ部の読み出し動作を説明する図である。
【図７】第３の信号読み出し動作を示すタイミングチャートである。
【図８】第４の信号読み出し動作を示すタイミングチャートである。
【図９】画素アレイ部の読み出し動作を説明する図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施の形態を説明する。
【００１０】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る固体撮像素子の構成を示す回路図である。撮像部１（図３）は、例えば、デジタルカメラ等の撮像装置に適用される。撮像部１は、例えば、ＣＭＯＳ型固体撮像素子を含む。この固体撮像素子は、画素部としての画素アレイ部１００、変換部としてのＡＤ変換回路２０を有する。画素アレイ部１００は、単位画素１０が行列状に複数配列されて構成される。
【００１１】
図２は、単位画素１０の構成を示す回路図である。図２に示すように、単位画素１０は、レンズ部１００１（図３）（撮影光学系）を瞳分割した光が入射する複数の光電変換部としてフォトダイオード（以下、ＰＤと記す）１２（１２ａ、１２ｂ）を有する。また、単位画素１０は、マイクロレンズ１１、転送スイッチ１３ａ、１３ｂ、フローティングディフュージョン（以下、ＦＤと記す）１４、増幅ＭＯＳアンプ１５、行選択スイッチ１６、リセットスイッチ１７を有する。
【００１２】
ＰＤ１２ａ、１２ｂは、撮影光学系を通して入射する光に応じた電荷を発生させる。ＰＤ１２ａ、１２ｂは、それぞれ、転送スイッチ１３ａ、１３ｂを介してＦＤ１４に接続されている。転送スイッチ１３ａ、１３ｂは、そのゲート端子にそれぞれ入力される転送パルスＰＴＸａ、ＰＴＸｂによって駆動され、ＰＤ１２ａ、１２ｂで発生した電荷をＦＤ１４に転送する。ＦＤ１４は、転送された電荷を一時的に蓄積するとともに、蓄積した電荷を電圧信号に変換する。
【００１３】
増幅ＭＯＳアンプ１５は、定電流回路２２（図１）と協働してソースフォロワとして機能する。増幅ＭＯＳアンプ１５のゲートには、ＦＤ１４で電荷を電圧に変換された信号が入力される。行選択スイッチ１６は、そのゲートに入力される行選択パルスＰＳＥＬによって駆動される。行選択スイッチ１６のドレインは増幅ＭＯＳアンプ１５に接続され、行選択スイッチ１６のソースは垂直出力線２１に接続されている。行選択パルスＰＳＥＬがアクティブレベル（ハイレベル）となった行選択スイッチ１６は導通状態になり、対応する増幅ＭＯＳアンプ１５のソースが垂直出力線２１に接続される。垂直出力線２１は複数の単位画素１０で共有され、定電流回路２２、信号増幅回路２３（図１）と接続される。
【００１４】
リセットスイッチ１７のドレインは電源線ＶＤＤに接続される。リセットスイッチ１７は、そのゲートに入力されるリセットパルスＰＲＥＳによって駆動されて、ＦＤ１４に蓄積されている電荷を除去する。増幅ＭＯＳアンプ１５は、リセットパルスＰＲＥＳによってＦＤ１４がリセットされた状態においては、リセット信号を垂直出力線２１に対して出力する。また、増幅ＭＯＳアンプ１５は、転送パルスＰＴＸａまたはＰＴＸｂによって、ＰＤ１２ａ、１２ｂで発生した電荷のうち一方の電荷の転送が行われた場合には、一方のＰＤ１２の光電変換信号を含む位相信号を出力する。また、増幅ＭＯＳアンプ１５は、転送パルスＰＴＸａまたはＰＴＸｂによって、ＰＤ１２ａ、１２ｂで発生した電荷の両方の転送が行われた場合には、次のように動作する。すなわち、増幅ＭＯＳアンプ１５は、単位画素１０が有するすべてのＰＤ（ここではＰＤ１２ａおよびＰＤ１２ｂ）の光電変換信号を含む撮像信号を出力する。
【００１５】
図１で、撮像部１が有する信号読み出し回路を説明する。画素アレイ部１００には、単位画素１０が行列上に配列され、列ごとに垂直出力線２１が共有されている。垂直出力線２１に対応し、定電流回路２２、信号増幅回路２３、比較器２４、カウンタ回路２５、平均化回路２６およびＣＤＳ回路２７が、画素アレイ部１００の列ごとに設けられている。各垂直出力線２１に対応する構成は共通するので、１つの垂直出力線２１に着目して説明する。垂直出力線２１には、定電流回路２２が接続されている。定電流回路２２は、行選択スイッチ１６を介して接続された増幅ＭＯＳアンプ１５と協働してソースフォロワとして機能する。この際、ＦＤ１４の信号電位が垂直出力線２１の電位に反映される。
【００１６】
信号増幅回路２３は、垂直出力線２１の信号にゲインをかけるアンプであり、読み出し制御回路３０から出力されるゲイン設定信号Ｇａｉｎによりゲイン設定を変更可能である。なお、信号増幅回路２３は低ノイズ化の観点で有用であるが、必須でない。比較器２４の一方の端子には、信号増幅回路２３から出力された信号が入力され、他方の端子には、漸次変化する参照信号Ｖｒａｍｐが入力される。比較器２４は、これらの信号の比較結果を出力する。参照信号Ｖｒａｍｐは読み出し制御回路３０から出力される。
【００１７】
ＡＤ変換回路２０は、比較器２４、カウンタ回路（ＣＮＴ）２５および平均化回路２６により構成される。ＡＤ変換回路２０は信号増幅回路２３からのアナログ信号をデジタル信号に変換する。カウンタ回路２５は、入力された基準クロックＣＬＫに従ってアップカウントまたはダウンカウントを行う。また、カウンタ回路２５は、比較器２４から出力される比較結果に応じてカウントの停止または開始を行う。これらの動作によってＡＤ変換が実現される。なお、ＡＤ変換方式は、上記のようなスロープ型ＡＤ変換方式に限定されるものではなく、他のＡＤ変換方式を採用可能である。カウンタ回路２５は、カウントの停止後、カウント値を保持したままカウントを再開することにより、ＡＤ変換を連続して複数回実施し、カウント値を累積していくことが可能である。平均化回路２６は、比較器２４およびカウンタ回路２５によってＡＤ変換されたカウント値と、ＡＤ変換を連続して行った回数とから、ＡＤ変換１回あたりの平均値を算出する。なお、ＡＤ変換が１回であった場合は、平均化回路２６は、カウント値をそのまま平均値として出力する。
【００１８】
ＣＤＳ回路２７は、比較器２４、カウンタ回路２５によってＡＤ変換され、平均化回路２６によって平均化されたリセット信号を保持する。その後、ＣＤＳ回路２７は、ＡＤ変換され平均化された位相信号および撮像信号のそれぞれからリセット信号を減算処理する。水平転送メモリ２８は、画素アレイ部１００の各列のＣＤＳ回路２７の減算結果を取得し、順次、撮像部１の外部へ出力する。
【００１９】
図３は、撮像部１を搭載した撮像装置としてのカメラシステムのブロック図である。レンズ部１００１は被写体の光学像を撮像部１に結像させる。レンズ駆動部１００２によってズーム制御、フォーカス制御、絞り制御などが実施される。シャッタ駆動部１００４がメカニカルシャッタ１００３を制御することで、メカニカルシャッタ１００３は撮像部１の露光、遮光を制御する。信号処理回路１００５は、撮像部１から出力される画像信号に各種の補正やデータ圧縮、広ダイナミックレンジ画像を得るための複数画像の合成処理等を行う。撮影モード・タイミング発生部１００６は、撮像部１、信号処理回路１００５に、撮影モード指示信号、各種タイミング信号を出力する。メモリ部１００７は、画像データを一時的に記憶するためのメモリとして機能する。全体制御演算部１００８は各種演算を行うと共に、カメラシステム全体を制御する。媒体Ｉ／Ｆ部１００９は、記録媒体１０１０に対して記録または読み出しを行うためのインターフェースである。記録媒体１０１０は、着脱可能な半導体メモリであり、画像データを記録する。表示部１０１１は各種情報や撮影画像を表示するデバイスである。
【００２０】
次に、撮影時のカメラシステムの動作について説明する。カメラシステムのメイン電源がオンにされると、コントロール系（撮影モード・タイミング発生部１００６や全体制御演算部１００８等）の電源がオンされ、更に信号処理回路１００５などの撮像系回路の電源がオンされる。そして、図示しないレリーズボタンが押されると、撮影動作が開始される。
【００２１】
撮影モード・タイミング発生部１００６は、撮像部１に対して撮影指示を行う。撮影動作が終了すると、撮像部１から出力された信号は信号処理回路１００５に入力される。ここで、撮像信号は、ＰＤ１２ａに蓄積された電荷の信号である位相信号Ａと、ＰＤ１２ｂに蓄積された電荷の信号である位相信号Ｂとの和に相当する。信号処理回路１００５は、入力された位相信号Ａを撮像信号から減算することにより位相信号Ｂを算出する。その後、撮像信号は信号処理回路１００５で画像処理され、全体制御演算部１００８からの指示によりメモリ部１００７に画像データとして書き込まれる。メモリ部１００７に書き込まれた画像データは、全体制御演算部１００８からの制御により媒体Ｉ／Ｆ部１００９を介して記録媒体１０１０に記録される。あるいは、メモリ部１００７に書き込まれた画像データは、図示しない外部Ｉ／Ｆ部を介して直接にコンピュータ等に転送されてもよい。
【００２２】
一方で、位相信号Ａ、位相信号Ｂは、信号処理回路１００５で必要に応じてノイズ低減処理された後、全体制御演算部１００８に送られる。全体制御演算部１００８は、位相信号Ａ、位相信号Ｂを相関演算にかけることにより、レンズ部１００１のピント位置の駆動量を算出し、レンズ駆動部１００２に対して駆動量を出力する。レンズ駆動部１００２は、入力された駆動量を元にレンズ部１００１を動作させ、ピント位置を変更する。
【００２３】
画素アレイ部１００から出力される信号のＡＤ変換回路２０による読み出しに関し、撮像部１は少なくとも１つの読み出しモードを有する。本実施の形態では、制御手段としての読み出し制御回路３０は、第１の読み出しモードで、読み出し手段としてのＡＤ変換回路２０を制御する。
【００２４】
図４は、第１の読み出しモードによる第１の信号読み出し動作を示すタイミングチャートである。ＡＤ変換回路２０は、「第１動作」、「第２動作」を実施可能である。ここで、信号読み出し動作における「第１動作」、「第２動作」を定義する。第１動作は、画素アレイ部１００における単位画素１０の各々における複数のＰＤ１２のうち一部（ＰＤ１２ａ）の信号である位相信号Ａ（第１信号）を読み出すと共にこの位相信号ＡをＡＤ変換する動作である。第２動作は、単位画素１０の各々における複数のＰＤ１２の全部（ＰＤ１２ａ、１２ｂ）の信号を加算した信号である撮像信号（第２信号）を読み出すと共にこの撮像信号をＡＤ変換する動作である。第１の読み出しモードでは、読み出し制御回路３０は、画素アレイ部１００における全ての単位画素１０から出力される信号の読み出しに際し、第２動作を複数回連続して実施させると共に、第２動作の回数より少ない回数だけ第１動作を実施させる。第２動作の実施回数は、図４の例では２回であり、第１動作の実施回数は、図４の例では１回である。
【００２５】
図４を参照して第１の信号読み出し動作を説明する。図２に示す行選択パルスＰＳＥＬ、リセットパルスＰＲＥＳ、転送パルスＰＴＸａ、ＰＴＸｂは、読み出し制御回路３０（図１）から画素アレイ部１００に入力される。以下、ｎ行目の単位画素１０に関するパルスには（ｎ）を添える。
【００２６】
時刻ｔ１で、行選択パルスＰＳＥＬ（ｎ）が“Ｈ”となると、ｎ行目の単位画素１０は各々対応する垂直出力線２１に対して信号を出力する。時刻ｔ１ではまた、リセットパルスＰＲＥＳ（ｎ）が“Ｈ”となることで、ＦＤ１４の不要電荷が排され、ＦＤ１４の電位がリセットされた後にリセットパルスＰＲＥＳ（ｎ）は“Ｌ”となる。この時、ｎ行目の単位画素１０はリセット信号を垂直出力線２１に対して出力する。リセット信号は静定時間をかけて垂直出力線２１に反映され、信号増幅回路２３を経て比較器２４に入力される。
【００２７】
時刻ｔ２で、読み出し制御回路３０は、漸次変化する比較信号Ｖｒａｍｐを比較器２４に対して出力する。時刻ｔ２ではまた、基準クロックＣＬＫがカウンタ回路２５に入力されることで、カウンタ回路２５はカウントを開始し、これにより、リセット信号に関するＡＤ変換が開始される。その後、比較信号Ｖｒａｍｐがリセット信号を下回る時刻ｔ３になると、比較器２４は出力Ｃｏｍｐを反転させる。カウンタ回路２５は、比較器２４の出力Ｃｏｍｐが反転するとカウント動作を一旦停止する。時刻ｔ４にて、比較信号Ｖｒａｍｐが第１の所定の電位になると、比較信号Ｖｒａｍｐは初期値にリセットされると共に、基準クロックＣＬＫが停止する。
【００２８】
時刻ｔ５では、時刻ｔ２と同様に、読み出し制御回路３０が漸次変化する比較信号Ｖｒａｍｐを比較器２４に対して出力する。時刻ｔ５ではまた、基準クロックＣＬＫがカウンタ回路２５に入力されることで、カウンタ回路２５はカウントを再開し、これによりＡＤ変換が再開される。その後、比較信号Ｖｒａｍｐがリセット信号を下回る時刻ｔ６になると、比較器２４は出力Ｃｏｍｐを反転させる。カウンタ回路２５は比較器２４の出力Ｃｏｍｐが反転するとカウント動作を停止する。時刻ｔ７にて、比較信号Ｖｒａｍｐが第１の所定の電位になると、比較信号Ｖｒａｍｐは初期値にリセットされると共に、基準クロックＣＬＫが停止する。
【００２９】
時刻ｔ２から時刻ｔ７にかけて、リセット信号のＡＤ変換が２回行われることで、カウンタ回路２５のカウント値はＡＤ変換２回分のカウント値が累積された値となる。なお、ＡＤ変換を３回以上行う場合は、ＡＤ変換が所望の回数となるよう、時刻ｔ５〜ｔ７の動作を続けて繰り返す。
【００３０】
時刻ｔ８で、転送パルスＰＴＸａ（ｎ）が“Ｈ”となると、ＰＤ１２ａに蓄積された電荷がＦＤ１４に転送される。その後、転送パルスＰＴＸａ（ｎ）が“Ｌ”となると、ｎ行目の単位画素１０から位相信号Ａが垂直出力線２１に対して出力される。位相信号Ａは静定時間をかけて垂直出力線２１に反映される。時刻ｔ８ではまた、カウンタリセット信号ＲＳＴが“Ｈ”となり、各列のカウンタ回路２５は平均化回路２６に対してカウント値を出力した後、カウント値をリセットする。カウンタリセット信号ＲＳＴは読み出し制御回路３０から入力される。平均化回路２６は、ＡＤ変換の回数に応じて、入力されたカウント値の平均値を算出することで、ＡＤ変換１回あたりのリセット信号のＡＤ変換結果を求め、ＣＤＳ回路２７に対して出力する。ＣＤＳ回路２７は、ＡＤ変換されたリセット信号を保持する。
【００３１】
時刻ｔ９で、読み出し制御回路３０は漸次変化する比較信号Ｖｒａｍｐを比較器２４に対して出力する。時刻ｔ９ではまた、基準クロックＣＬＫがカウンタ回路２５に入力されることでカウンタ回路２５はカウントを開始し、これにより位相信号Ａに関するＡＤ変換が開始される。その後、比較信号Ｖｒａｍｐが位相信号Ａを下回る時刻ｔ１０になると、比較器２４は出力Ｃｏｍｐを反転させる。カウンタ回路２５は比較器２４の出力Ｃｏｍｐが反転するとカウント動作を停止する。時刻ｔ１１にて、比較信号Ｖｒａｍｐが第２の所定の電位になると、比較信号Ｖｒａｍｐは初期値にリセットされると共に、基準クロックＣＬＫが停止する。位相信号ＡのＡＤ変換の回数は１回であり、以降、ＡＤ変換は行われない。従って、時刻ｔ９〜ｔ１１では第１動作が１回実施される。
【００３２】
時刻ｔ１２では、転送パルスＰＴＸａ（ｎ）、ＰＴＸｂ（ｎ）が“Ｈ”となることで、ＰＤ１２ａ、１２ｂに蓄積された各電荷がＦＤ１４に転送される。その後、転送パルスＰＴＸａ（ｎ）、ＰＴＸｂ（ｎ）が“Ｌ”となることで、ｎ行目の単位画素１０から撮像信号が垂直出力線２１に対して出力される。上述したように、撮像信号はＰＤ１２ａに蓄積された電荷の信号である位相信号Ａと、ＰＤ１２ｂに蓄積された電荷の信号である位相信号Ｂの和に相当する。撮像信号は静定時間をかけて垂直出力線２１に反映される。時刻ｔ１２ではまた、カウンタリセット信号ＲＳＴが“Ｈ”となることで、各列のカウンタ回路２５は平均化回路２６に対してカウント値を出力した後、カウント値をリセットする。
【００３３】
平均化回路２６は、ＡＤ変換の回数に応じて、入力されたカウント値の平均値を算出する。ただし、ここでは位相信号ＡのＡＤ変換回数は１回であるので、平均化回路２６は、入力されたカウント値をそのままＣＤＳ回路２７に対して出力する。ＣＤＳ回路２７は、ＡＤ変換された位相信号Ａから、時刻ｔ８で保持したリセット信号を減算し、その減算結果を水平転送メモリ２８に出力する。水平転送メモリ２８は、ＣＤＳ回路２７の減算結果を各列から取得し、順次、後段へ出力する。
【００３４】
時刻ｔ１３では、読み出し制御回路３０は、漸次変化する比較信号Ｖｒａｍｐを比較器２４に対して出力する。時刻ｔ１３ではまた、基準クロックＣＬＫがカウンタ回路２５に入力されることでカウンタ回路２５はカウントを開始し、これにより、撮像信号に関するＡＤ変換が開始される。その後、比較信号Ｖｒａｍｐが撮像信号を下回る時刻ｔ１４になると、比較器２４は出力Ｃｏｍｐを反転させる。カウンタ回路２５は比較器２４の出力Ｃｏｍｐが反転するとカウント動作を一旦停止する。時刻ｔ１５にて、比較信号Ｖｒａｍｐが第２の所定の電位になると、比較信号Ｖｒａｍｐは初期値にリセットされると共に、基準クロックＣＬＫが停止する。
【００３５】
時刻ｔ１６では、読み出し制御回路３０は、漸次変化する比較信号Ｖｒａｍｐを比較器２４に対して出力する。時刻ｔ１６ではまた、基準クロックＣＬＫがカウンタ回路２５に入力されることでカウンタ回路２５はカウントを再開する。その後、比較信号Ｖｒａｍｐが撮像信号を下回る時刻ｔ１７になると、比較器２４は出力Ｃｏｍｐを反転させる。カウンタ回路２５は比較器２４の出力Ｃｏｍｐが反転するとカウント動作を停止する。時刻ｔ１８にて、比較信号Ｖｒａｍｐが第２の所定の電位になると、比較信号Ｖｒａｍｐは初期値にリセットされると共に、基準クロックＣＬＫが停止する。従って、時刻ｔ１３〜ｔ１８では第２動作が２回繰り返される。
【００３６】
時刻ｔ１３から時刻ｔ１８にかけて、撮像信号のＡＤ変換が２回行われることで、カウンタ回路２５のカウント値はＡＤ変換２回分のカウント値が累積された値となる。なお、ＡＤ変換を３回以上行う場合は、ＡＤ変換が所望の回数となるよう、時刻ｔ１６〜ｔ１８の動作を続けて繰り返す。
【００３７】
時刻ｔ１９では、行選択パルスＰＳＥＬ（ｎ）が“Ｌ”となることで、ｎ行目の単位画素１０は各々対応する垂直出力線２１と切断される。時刻ｔ１９ではまた、カウンタリセット信号ＲＳＴが“Ｈ”となることで、各列のカウンタ回路２５は平均化回路２６に対してカウント値を出力した後、カウント値をリセットする。平均化回路２６は、ＡＤ変換の回数に応じて、入力されたカウント値の平均値を算出することで、ＡＤ変換１回あたりの撮像信号のＡＤ変換結果を求め、ＣＤＳ回路２７に対して出力する。ＣＤＳ回路２７は、ＡＤ変換された撮像信号から、時刻ｔ８にて保持したリセット信号を減算し、その減算結果を水平転送メモリ２８に出力する。水平転送メモリ２８は、ＣＤＳ回路２７の減算結果を各列から取得し、順次、後段へ出力する。
【００３８】
ところで、ＰＤ１２ｂ単体の信号に相当する位相信号Ｂは、撮像部１の後段にある信号処理回路１００５（図３）によって、撮像信号から位相信号Ａが減算されることで算出される。
【００３９】
第１の読み出し動作では、リセット信号と撮像信号についてはＡＤ変換を２回行い、加算して平均化することでランダムノイズが抑制される。これに対し、位相信号ＡについてはＡＤ変換を１回しか実施しないので、ＡＤ変換を２回以上行った場合と比べて信号の取得速度が向上している。一方で、位相信号は撮像信号に比べてランダムノイズが低減されない。しかし、位相信号は、カメラシステムにおいて、主にオートフォーカス（ＡＦ）に用いられるなど、カメラシステム内部で使用される信号である。従って、位相信号については、隣接する複数の単位画素１０の信号により加算平均処理を行ったり、ノイズフィルタ処理を行ったりといった別途の処理でノイズ低減が可能であるので、これらの別途の処理を適用すればよい。
【００４０】
このように、リセット信号、撮像信号のＡＤ変換を複数回行うことにより良好な画質を得つつ、位相信号のＡＤ変換回数を撮像信号のＡＤ変換より少なくすることで読出速度の低下を抑制可能となる。特に、撮像部１をカメラシステムに搭載することで、良好な画質を得ながら同時にＡＦも行い、それらを高フレームレートで実現することが可能となる。
【００４１】
本実施の形態によれば、第１の読み出しモードにより、位相信号のＡＤ変換（第１動作）の回数を、撮像信号のＡＤ変換（第２動作）の連続回数（２回）より少なくするので、信号の取得速度の低下を抑制することができる。
【００４２】
（第２の実施の形態）
第１の実施の形態では、画素アレイ部１００における全部の単位画素１０からの信号読み出しに対して、第１の読み出しモードを適用した。これに対し本発明の第２の実施の形態では、画素アレイ部１００における一部の単位画素１０からの信号読み出しに対して第１の読み出しモードを適用し、他の単位画素１０からの信号読み出しに対しては第２の読み出しモードを適用する。本実施の形態では、第１の実施の形態に対し、画素アレイ部１００が有する複数の単位画素１０のうち、ＡＦに用いる位相信号を読み出す単位画素１０の数を削減することにより、信号取得速度を一層向上させる。
【００４３】
図５は、第２の読み出しモードによる第２の信号読み出し動作を示すタイミングチャートである。図６は、画素アレイ部１００の読み出し動作を説明する図である。
【００４４】
図６に示すように、読み出し制御回路３０は、行単位で第１の読み出し動作または第２の読み出し動作のいずれかを行うことが可能である。撮像部１は、第１の読み出しモードおよび第２の読み出しモードを有する。本実施の形態では、読み出し制御回路３０は、第１の読み出しモードおよび第２の読み出しモードを併用してＡＤ変換回路２０を制御する。具体的には、読み出し制御回路３０は、画素アレイ部１００の画素領域を分けた第１グループの単位画素１０から出力される信号の読み出しに際し、第１の読み出しモードによる第１の読み出し動作でＡＤ変換回路２０を制御する。また、読み出し制御回路３０は、第１グループとは異なる第２グループの単位画素１０から出力される信号の読み出しに際し、第２の読み出しモードによる第２の読み出し動作でＡＤ変換回路２０を制御する。ここで、第２の読み出しモードは、第２動作を複数回連続して実施させると共に第１動作を実施させない読み出しモードである。図５で、第２の読み出しモードによる第２の信号読み出し動作を説明する。
【００４５】
第２の信号読み出し動作は、一部を除き第１の信号読み出し動作（図４）と同等であるので、異なる点を主に説明する。第２の信号読み出し動作は、第１の信号読み出し動作における時刻ｔ８〜ｔ１１の動作を省いた動作に相当する。言い換えれば、時刻ｔ２１〜ｔ２７における動作は、第１の信号読み出し動作の時刻ｔ１〜ｔ７における動作と同等であり、時刻ｔ２８〜ｔ３５における動作は、第１の信号読み出し動作の時刻ｔ１２〜ｔ１９における動作と同等である。
【００４６】
第２の信号読み出し動作は、第１の信号読み出し動作に比し、位相信号Ａを取得する動作が省かれることで、信号の読み出し速度が向上する。しかし、単位画素１０から出力される信号の読み出しを第２の信号読み出し動作だけで実施したとすると、ＡＦに必要な位相信号を取得できない。そこで読み出し制御回路３０は、画素アレイ部１００が有する複数の単位画素１０のうちの一部（第１グループ）については、第２の信号読み出し動作ではなく第１の読み出し動作を行う。これにより、ＡＦに用いる位相信号の読み出しを確保してＡＦを実現する。
【００４７】
図６において、列読み出し回路２００は、図１に示された、各列に設けられた複数の定電流回路２２、信号増幅回路２３、比較器２４、カウンタ回路２５、平均化回路２６、ＣＤＳ回路２７および水平転送メモリ２８を有する。第１グループの単位画素１０と第２グループの単位画素１０とは、行単位で分かれていて、列方向に交互に位置する。全行とも第１の読み出し動作を行う第１の実施の形態に比し、本実施の形態では、位相信号の読み出しをしない単位画素１０が存在する分、１フレームあたりの読み出し速度が向上する。ＡＦに用いる位相信号を読み出す行が少なくなるため、ＡＦの追従性よりもフレームレートを優先したい場合や、ＡＦを行う測距範囲が狭い場合に特に有効である。
【００４８】
本実施の形態によれば、第１および第２の読み出しモードが併用され、第２グループの単位画素１０から出力される信号の読み出しは、第２の読み出しモードによる第２の読み出し動作で制御される。従って、信号の取得速度の低下を一層抑制することができる。
【００４９】
（第３の実施の形態）
本発明の第３の実施の形態を図７〜図９を参照して説明する。第２の実施の形態において、第１の読み出しモードと第２の読み出しモードとでは１行あたりの読み出し時間が異なるため、動く被写体を撮像した場合に不自然なローリング歪みが発生する可能性がある。そこで、本実施の形態では、１行あたりの読み出し時間を行同士で極力共通にする手法を採用する。本実施の形態では、画素アレイ部１００における一部の単位画素１０からの信号読み出しに対して第３の読み出しモードを適用し、他の単位画素１０からの信号読み出しに対しては第４の読み出しモードを適用する。
【００５０】
図７は、第３の読み出しモードによる第３の信号読み出し動作を示すタイミングチャートである。図８は、第４の読み出しモードによる第４の信号読み出し動作を示すタイミングチャートである。図９は、画素アレイ部１００の読み出し動作を説明する図である。
【００５１】
図９に示すように、読み出し制御回路３０は、行単位で第３の読み出し動作または第４の読み出し動作のいずれかを行うことが可能である。撮像部１は、第３の読み出しモードおよび第４の読み出しモードを有する。本実施の形態では、読み出し制御回路３０は、第３の読み出しモードおよび第４の読み出しモードを併用してＡＤ変換回路２０を制御する。具体的には、読み出し制御回路３０は、第１グループの単位画素１０から出力される信号の読み出しに際し、第３の読み出しモードによる第３の読み出し動作でＡＤ変換回路２０を制御する。また、読み出し制御回路３０は、第２グループの単位画素１０から出力される信号の読み出しに際し、第４の読み出しモードによる第４の読み出し動作でＡＤ変換回路２０を制御する。
【００５２】
ここで、第３の読み出しモードは、第１動作および第２動作を共に同じ所定の回数だけ実施させるモードである。第４の読み出しモードは、第２動作を所定の回数の２倍の回数だけ連続して実施させると共に、第１動作を実施させないモードである。図７、図８で、第３、第４の読み出しモードによる第３、第４の信号読み出し動作を説明する。
【００５３】
図７に示すように、第３の信号読み出し動作は、一部を除き第１の信号読み出し動作（図４）と同等であるので、異なる点を主に説明する。第３の信号読み出し動作の時刻ｔ４１〜ｔ５１における動作は、第１の信号読み出し動作の時刻ｔ１〜ｔ１１における動作と同等である。時刻ｔ５２において、転送パルスＰＴＸａ（ｎ）、ＰＴＸｂ（ｎ）が“Ｈ”となると、ＰＤ１２ａ，１２ｂに蓄積された電荷がＦＤ１４に転送される。その後、転送パルスＰＴＸａ（ｎ）、ＰＴＸｂ（ｎ）が“Ｌ”となることで、ｎ行目の単位画素１０から撮像信号が垂直出力線２１に対して出力される。撮像信号は静定時間をかけて垂直出力線２１に反映される。時刻ｔ５２ではまた、カウンタリセット信号ＲＳＴが“Ｈ”となることで、各列のカウンタ回路２５は平均化回路２６に対してカウント値を出力した後、カウント値をリセットする。
【００５４】
平均化回路２６では、ＡＤ変換の回数に応じて、入力されたカウント値の平均値を算出する。ただし、ここでは位相信号ＡのＡＤ変換回数は１回であるので、平均化回路２６は、入力されたカウント値をそのままＣＤＳ回路２７に対して出力する。ＣＤＳ回路２７は、ＡＤ変換された位相信号Ａから、時刻ｔ４８で保持したリセット信号を減算し、その減算結果を水平転送メモリ２８に出力する。水平転送メモリ２８は、ＣＤＳ回路２７の減算結果を各列から取得し、順次、後段へ出力する。
【００５５】
時刻ｔ５３では、読み出し制御回路３０は、漸次変化する比較信号Ｖｒａｍｐを比較器２４に対して出力する。時刻ｔ５３ではまた、基準クロックＣＬＫがカウンタ回路２５に入力されることでカウンタ回路２５はカウントを開始し、これにより、撮像信号に関するＡＤ変換が開始される。その後、比較信号Ｖｒａｍｐが撮像信号を下回る時刻ｔ５４になると、比較器２４は出力Ｃｏｍｐを反転させる。カウンタ回路２５は比較器２４の出力Ｃｏｍｐが反転するとカウント動作を一旦停止する。時刻ｔ５５にて、比較信号Ｖｒａｍｐが第２の所定の電位になると、比較信号Ｖｒａｍｐは初期値にリセットされると共に、基準クロックＣＬＫが停止する。ここで第３の読み出しモードでは、撮像信号のＡＤ変換の回数は１回であり、以降、ＡＤ変換は行われない。従って、時刻ｔ５３〜ｔ５５では第２動作が１回実施される。
【００５６】
時刻ｔ５６では、行選択パルスＰＳＥＬ（ｎ）が“Ｌ”となることで、ｎ行目の単位画素１０は各々対応する垂直出力線２１と切断される。時刻ｔ５６ではまた、カウンタリセット信号ＲＳＴが“Ｈ”となることで、各列のカウンタ回路２５は平均化回路２６に対してカウント値を出力した後、カウント値をリセットする。平均化回路２６は、ＡＤ変換の回数に応じて、入力されたカウント値の平均値を算出する。ただし、ここでは位相信号ＡのＡＤ変換回数は１回であるので、平均化回路２６は、入力されたカウント値をそのままＣＤＳ回路２７に対して出力する。ＣＤＳ回路２７は、ＡＤ変換された撮像信号から、時刻ｔ４８にて保持したリセット信号を減算し、その減算結果を水平転送メモリ２８に出力する。水平転送メモリ２８は、ＣＤＳ回路２７の減算結果を各列から取得し、順次、後段へ出力する。
【００５７】
図８に示すように、第４の信号読み出し動作は、撮像信号のＡＤ変換回数が同じであれば、第２の信号読み出し動作（図５）と同等となる。図８では、第４の信号読み出し動作を第３の信号読み出し動作と対比するために、時刻の間隔が図５と異ならせた箇所がある。図８については図７と対比して説明する。
【００５８】
第３の読み出しモード（図７）では、位相信号ＡのＡＤ変換が１回行われ、その後、撮像信号のＡＤ変換が１回行われる。これに対し、第４の読み出しモードでは、位相信号Ａの取得を行わない代わりに、撮像信号のＡＤ変換を１回増やして計２回行う。これにより、位相信号Ａと撮像信号のＡＤ変換回数の合計が、第３の読み出しモードと同じ２回になる。
【００５９】
図８において、図７の時刻ｔ４８に対応する時刻ｔ６８では、転送パルスＰＴＸａ（ｎ）に加えて、転送パルスＰＴＸｂ（ｎ）も“Ｈ”となることで、ＰＤ１２ａ、１２ｂに蓄積された電荷がＦＤ１４に転送される。これにより、時刻ｔ６９〜ｔ７１では、位相信号Ａではなく、撮像信号のＡＤ変換が行われる。時刻ｔ５２に対応する時刻ｔ７２では、カウンタリセット信号ＲＳＴが“Ｈ”とはならず“Ｌ”に維持されることで、カウンタ回路２５はカウント値を保持する。従って、以降の時刻ｔ７３〜ｔ７５では、撮像信号の２回目のＡＤ変換が行われる。従って、時刻ｔ６９〜ｔ７５では第２動作が２回繰り返される。
【００６０】
時刻ｔ５６に対応する時刻ｔ７６では、カウンタリセット信号ＲＳＴが“Ｈ”となることで、各列のカウンタ回路２５は平均化回路２６に対してカウント値を出力した後、カウント値をリセットする。平均化回路２６は、ＡＤ変換回数に応じて、入力されたカウント値の平均値を算出することで、ＡＤ変換１回あたりの撮像信号のＡＤ変換結果を求め、ＣＤＳ回路２７に対して出力する。
【００６１】
図９に示すように、第１グループの単位画素１０と第２グループの単位画素１０とは、行単位で分かれていて、列方向に交互に位置する。本実施の形態では、第４の読み出し動作と第３の読み出しモードとで、ＡＤ変換回数の合計が同じであるので、第２の読み出しモードと比較して、行同士で読み出し時間を揃えやすくなっている。ところで、第３の読み出しモードで取得された撮像信号は、第４の読み出しモードで取得された撮像信号と比べてランダムノイズが低減されていない。そのため、信号処理回路１００５（図３）で、第３の読み出しモードで取得された撮像信号のノイズ低減処理を行うのが望ましい。
【００６２】
本実施の形態によれば、第３、第４の読み出しモードのいずれも、ＡＤ変換回数の合計を、最低限の２回とすることができるので、信号の取得速度の低下を一層抑制することができる。また、第４の読み出し動作と第３の読み出しモードとで、ＡＤ変換回数の合計を同じにできるので、信号取得の所要時間を行同士で揃えることが可能となる。従って、動く被写体を撮像した場合に不自然なローリング歪みを抑制可能となる。
【００６３】
なお、第２、第３の実施の形態において、読み出し制御回路３０は、行単位で画素アレイ部１００の読み出しモードを切り替えるとした。しかし、制御配線を増やすことで、様々な切り替えパターンに対応できるようにしてもよい。すなわち、各グループは、行単位の単位画素群に限定されない。
【００６４】
なお、上記各実施の形態を組み合わせてもよい。従って、信号の取得速度の低下を抑制する観点からは、読み出し制御回路３０は、次のようにＡＤ変換回路２０を制御してもよい。読み出し制御回路３０は、画素アレイ部１００における少なくとも一部の単位画素１０から出力される信号の読み出しに際し、第２動作を複数回連続して実施させる。それと共に、読み出し制御回路３０は、第２動作の回数より少ない回数だけ第１動作を実施させるかまたは第１動作を実施させない。
【００６５】
従って、各読み出しモードにおける第１動作や第２動作の回数は例示に限定されない。例えば、第１、第２の実施の形態における第１の読み出しモードにおいて、第２動作は３回以上でもよく、第１動作は１回に限定されず、第２動作の回数より少なければよい。また、第２の実施の形態における第２の読み出しモードにおいて、第２動作は３回以上でもよい。また、第３の実施の形態における第３の読み出しモードにおいて、第１動作および第２動作の同じ所定の回数は３回以上でもよい。そして、信号取得の所要時間を行同士で揃える観点からは、第４の読み出しモードにおいて、第２動作の回数は所定の回数の２倍であればよい。２倍であるのは、瞳分割されるＰＤの数が２個だからである。なお、瞳分割されるＰＤの数は３個以上でもよい。仮に瞳分割されたＰＤの数が３個であれば、第４の読み出しモードにおいて、第２動作の回数は所定の回数の３倍としてもよい。
【００６６】
なお、第２、第３の実施の形態において、画素アレイ部１００の画素領域を分けたグループの数は３以上であってもよい。そして、グループの数が３以上の場合、第２の実施の形態では、複数のグループのうち少なくとも１つに第１の読み出しモードを適用すると共に、他のグループに第２の読み出しモードを適用すればよい。また、第３の実施の形態では、複数のグループのうち少なくとも１つに第３の読み出しモードを適用すると共に、他のグループに第４の読み出しモードを適用すればよい。
【００６７】
（他の実施形態）
本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）をネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ等）がプログラムコードを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することになる。
【００６８】
以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。上述の実施形態の一部を適宜組み合わせてもよい。
【符号の説明】
【００６９】
１０  単位画素
１２  ＰＤ
２０  ＡＤ変換回路
３０  読み出し制御回路
１００  画素アレイ部
【図１】
2020078024.tif 000003
【図２】
2020078024.tif 000004
【図３】
2020078024.tif 000005
【図４】
2020078024.tif 000006
【図５】
2020078024.tif 000007
【図６】
2020078024.tif 000008
【図７】
2020078024.tif 000009
【図８】
2020078024.tif 000010
【図９】
2020078024.tif 000011