(57)【要約】【課題】半導体モジュールを小型化しつつも容易に生産すること。【解決手段】半導体モジュール（１）は、放熱板（２０）の上面に絶縁層（２１）を配置し、絶縁層の上面に導電パターン（２２）を配置して構成される積層基板（２）と、導電パターンの上面に配置されるパワーチップ（３、４）と、パワーチップの駆動を制御するＩＣチップ（９）と、主面を有し、主面の上にＩＣが配置される制御側リードフレーム（７）と、積層基板、パワーチップ、ＩＣチップ、及び制御側リードフレームをパッケージするモールド樹脂（１１）と、を備える。制御側リードフレームは、放熱板に向かって突出する棒状のピン部（７４）を有する。放熱板は、ピン部の先端が圧入される円形穴（２７）を有する。【選択図】図２
2020136369.tif 000002
【特許請求の範囲】
【請求項１】
放熱板の上面に絶縁層を配置し、前記絶縁層の上面に導電パターンを配置して構成される積層基板と、
前記導電パターンの上面に配置される半導体素子と、
前記半導体素子の駆動を制御する集積回路と、
主面を有し、前記主面の上に前記集積回路が配置される制御側リードフレームと、
前記積層基板、前記半導体素子、前記集積回路、及び前記制御側リードフレームをパッケージするモールド樹脂と、を備え、
前記制御側リードフレームは、前記放熱板に向かって突出する棒状のピン部を有し、
前記放熱板は、前記ピン部の先端が圧入される挿入孔を有することを特徴とする半導体モジュール。
【請求項２】
前記半導体素子を挟んで前記制御側リードフレームの反対側に配置される主電流側リードフレームを更に備え、
前記挿入孔は複数設けられ、
前記主電流側リードフレームは、前記放熱板に向かって突出する棒状の前記ピン部を有することを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記制御側リードフレーム及び／又は前記主電流側リードフレームに設けられた前記ピン部は、前記積層基板の外側に位置することを特徴とする請求項２に記載の半導体モジュール。
【請求項４】
前記制御側リードフレームに前記ピン部が形成されている端子は、共通端子であることを特徴とする請求項３に記載の半導体モジュール。
【請求項５】
前記主電流側リードフレームに前記ピン部が形成されている端子は、未接続端子であることを特徴とする請求項３又は請求項４に記載の半導体モジュール。
【請求項６】
前記挿入孔は、前記絶縁層を貫通するように形成され、
前記絶縁層の上面には、前記挿入孔の周囲を囲うダミーパターンが形成されることを特徴とする請求項１から請求項５のいずれかに記載の半導体モジュール。
【請求項７】
前記ピン部は、径方向外側に突出する突起部を有し、
前記挿入孔は、前記突起部の外形よりも小さい内径を有することを特徴とする請求項１から請求項６のいずれかに記載の半導体モジュール。
【請求項８】
前記挿入孔は、前記放熱板の所定深さまで形成されており、
前記突起部は、前記放熱板に至るまで圧入されていることを特徴とする請求項７に記載の半導体モジュール。
【請求項９】
前記挿入孔は、前記放熱板を貫通するように形成され、
前記突起部は、前記放熱板よりも上方に位置し、
前記ピン部の先端は、前記放熱板の下面側でかしめられていることを特徴とする請求項７に記載の半導体モジュール。
【請求項１０】
前記集積回路は、前記半導体素子よりも高い位置に配置されることを特徴とする請求項１から請求項９のいずれかに記載の半導体モジュール。
【請求項１１】
前記モールド樹脂は、トランスファー成形により成形されることを特徴とする請求項１から請求項１０のいずれかに記載の半導体モジュール。
【請求項１２】
放熱板の上面に絶縁層を配置し、前記絶縁層の上面に導電パターンを配置して構成される積層基板と、前記積層基板に接合される制御側リードフレームと、を準備する準備工程と、
前記積層基板に形成される挿入孔に、前記制御側リードフレームの一部を挿入して圧入する挿入工程と、
前記積層基板に半導体素子を実装し、前記制御側リードフレームに前記半導体素子の駆動を制御する集積回路を実装するチップ実装工程と、
前記積層基板、前記半導体素子、及び前記集積回路をトランスファー成形によりモールド樹脂でパッケージする成形工程と、を実施することを特徴とする半導体モジュールの製造方法。
【請求項１３】
前記挿入工程において、前記制御側リードフレームの先端を前記放熱板の下面から突出するまで挿入した後、突出した前記制御側リードフレームの先端をかしめる、かしめ工程を実施することを特徴とする請求項１２に記載の半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。
【背景技術】
【０００２】
半導体装置は、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）、パワーＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）、ＦＷＤ（Free  Wheeling  Diode）等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている。
【０００３】
民生・産業用のモータ駆動用等に広く用いられるインバータ装置は、ＭＯＳＦＥＴやＩＧＢＴ等の半導体スイッチング素子（スイッチング素子）と、その半導体スイッチング素子を駆動する駆動用集積回路（ＩＣチップ）から構成される。また、機器の小型化と保護回路内蔵のための手段として、上記したスイッチング素子とＩＣチップを１パッケージ化したＩＰＭ（Intelligent  Power  Module）が用いられる。
【０００４】
一般的にパワーチップ等のスイッチング素子は発熱するため、熱伝導率の高い絶縁基板上のリードフレームに実装される。一方、ＩＣチップは、パワーチップ用のリードフレームとは異なるＩＣチップ用のリードフレームに実装される。特にＩＣチップはパワーチップと比較して許容ジャンクション温度が低いため、装置のパッケージサイズを小型化するには、チップ間の温度差を確保したパッケージ設計が必要となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１１１１５４号公報
【特許文献２】国際公開第２０１４／０７６８５６号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、特許文献１では、ＩＧＢＴチップが放熱板上のリードフレームに配置されているものの、制御用集積回路がＩＧＢＴと共通のリードフレーム上に配置されている。このため、ＩＧＢＴチップの熱がリードフレームを介して制御用集積回路に伝わる結果、ＩＰＭの動作が制限されるおそれがある。
【０００７】
また、特許文献２では、リードフレームが一体成型されたケース内に絶縁基板が配置され、絶縁基板上に半導体チップが配置されている。半導体チップとリードフレーム間がボンディングワイヤで接続され、ケース内の上記構成がモールド樹脂により封止されている。特許文献２のようにモールド樹脂で封止する構造においては、ケースと絶縁基板を接着する面積を確保し、モールド樹脂を封止するための側壁が必要である。このため、パッケージの小型化が困難である。また、ケースと絶縁基板との接着には絶縁性樹脂等の接着剤を用いるため、加熱による熱硬化が必要であり、硬化時間が長く大量生産の妨げとなっている。
【０００８】
本発明はかかる点に鑑みてなされたものであり、容易に生産でき、小型化が可能な半導体モジュール及び半導体モジュールの製造方法を提供することを目的の１つとする。
【課題を解決するための手段】
【０００９】
本発明の一態様の半導体モジュールは、放熱板の上面に絶縁層を配置し、前記絶縁層の上面に導電パターンを配置して構成される積層基板と、前記導電パターンの上面に配置される半導体素子と、前記半導体素子の駆動を制御する集積回路と、主面を有し、前記主面の上に前記集積回路が配置される制御側リードフレームと、前記積層基板、前記半導体素子、前記集積回路、及び前記制御側リードフレームをパッケージするモールド樹脂と、を備え、前記制御側リードフレームは、前記放熱板に向かって突出する棒状のピン部を有し、前記放熱板は、前記ピン部の先端が圧入される挿入孔を有することを特徴とする。
【００１０】
また、本発明の一態様の半導体モジュールの製造方法は、放熱板の上面に絶縁層を配置し、前記絶縁層の上面に導電パターンを配置して構成される積層基板と、前記積層基板に接合される制御側リードフレームと、を準備する準備工程と、前記積層基板に形成される挿入孔に、前記制御側リードフレームの一部を挿入して圧入する挿入工程と、前記積層基板に半導体素子を実装し、前記制御側リードフレームに前記半導体素子の駆動を制御する集積回路を実装するチップ実装工程と、前記積層基板、前記半導体素子、及び前記集積回路をトランスファー成形によりモールド樹脂でパッケージする成形工程と、を実施することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、半導体モジュールを小型化しつつも容易に生産することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施の形態に係る半導体モジュールの一例を示す平面模式図である。
【図２】本実施の形態に係る半導体モジュールの一例を示す断面模式図である。
【図３】本実施の形態に係る半導体モジュールの製造方法を示す模式図である。
【図４】変形例に係る半導体モジュールを示す断面模式図である。
【図５】変形例に係る半導体モジュールの製造方法を示す模式図である。
【発明を実施するための形態】
【００１３】
以下、本発明を適用可能な半導体モジュールについて説明する。図１は、本実施の形態に係る半導体モジュールの一例を示す平面模式図である。図２は、本実施の形態に係る半導体モジュールの一例を示す断面模式図である。図２Ａは半導体モジュールのハイサイド側における断面模式図であり、図２Ｂは図２Ａの部分拡大図である。なお、以下に示す半導体モジュールはあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。本明細書において、平面視は、積層基板に垂直な方向から半導体モジュールをみた場合を意味する。また、図１の平面視において、紙面上側をハイサイド側、紙面下側をローサイド側、紙面左側を制御側、紙面右側を主電流側とする。
【００１４】
半導体モジュール１は、例えばパワーモジュール等の電力変換装置に適用されるものである。図１に示すように、半導体モジュール１は、積層基板２、複数の半導体素子、及び複数の集積回路を含んで構成される。
【００１５】
図１及び図２に示すように、積層基板２は、金属層と絶縁層とを積層して構成され、平面視矩形状に形成されている。具体的に積層基板２は、放熱板２０の上面（主面）に絶縁層２１を配置し、絶縁層２１の上面（主面）に複数の導電パターン２２〜２５を配置して構成される。
【００１６】
放熱板２０は、積層基板２のベース板としての役割を果たし、銅やアルミニウム等の熱伝導性の良好な金属板によって平面視矩形状に形成される。絶縁層２１は、セラミックや樹脂等の絶縁材料により、放熱板２０の主面の少なくとも一部を覆う平面視矩形状に形成される。絶縁層２１は、放熱板２０の主面の全域を覆う平面視矩形状に形成されてもよい。絶縁層２１は、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシ等の樹脂材料、または、セラミックス材料をフィラーとして用いたエポキシ樹脂材料を用いて形成される。
【００１７】
絶縁層２１の主面には、複数の導電パターン２２〜２５が島状（電気的に互いに絶縁された状態）に形成されている。複数の導電パターン２２〜２５は、絶縁層２１の長手方向に並んで４つ配置されており、図１の紙面上の上から順に導電パターン２２〜２５で表される。詳細は後述するが、ハイサイド側に位置する導電パターン２２には、ハイサイド側の半導体素子が配置され、ローサイド側に位置する残り３つの導電パターン２３〜２５には、ローサイド側の半導体素子が配置される。
【００１８】
また、絶縁層２１の主面の四隅には、上記の導電パターン２２〜２５とは独立して形成される複数のダミーパターン２６が形成されている。本実施の形態では、絶縁層２１の主面の角部にそれぞれ１つずつ、合計４つのダミーパターン２６が形成されている。導電パターン２２〜２５及びダミーパターン２６は、例えば銅箔で形成され、導電パターン２２とダミーパターン２６とは、厚みが同じであってもよく、それぞれの厚みが異なっていてもよい。また、ダミーパターン２６の形状、個数及び配置箇所は、これらの構成に限定されず、適宜変更が可能である。後述する円形穴２７やピン部も同様である。
【００１９】
このように構成される積層基板２は、例えば、ＤＣＢ（Direct  Copper  Bonding）基板やＡＭＢ（Active  Metal  Brazing）基板で形成される。詳細は後述するが、積層基板２の四隅には、ダミーパターン２６及び絶縁層２１を貫通して放熱板２０の所定深さまで形成される円形穴２７が設けられている。
【００２０】
複数の導電パターン２２の上面（主面）には、複数の半導体素子が配置されている。半導体素子は、例えばシリコン（Ｓｉ）、炭化けい素（ＳｉＣ）等の半導体基板によって平面視矩形状に形成される。半導体素子には、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）、パワーＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）等のスイッチング素子、ＦＷＤ（Free  Wheeling  Diode）等のダイオードが用いられる。
【００２１】
本実施の形態では、導電パターン２２の主面にハイサイド側のＩＧＢＴ素子としてパワーチップ３が３つ、ハイサイド側のＦＷＤ素子としてパワーチップ４が３つずつ、積層基板２の長手方向に並んで配置されている。パワーチップ３、４は、それぞれが対になっており、積層基板２の短手方向に並んで配置されている。一方、導電パターン２３〜２５の各主面には、それぞれローサイド側のＩＧＢＴ素子としてパワーチップ５が１つ、ローサイド側のＦＷＤ素子としてパワーチップ６が１つずつ対になって、積層基板２の短手方向に並んで配置されている。ＩＧＢＴ素子が制御側に位置しており、ＦＷＤ素子が主電流側に位置している。ただし、上記の配置に限られず、例えば、ＩＧＢＴ素子が主電流側に位置しており、ＦＷＤ素子が制御側に位置してもよい。
【００２２】
なお、図１では、半導体素子としてＩＧＢＴ素子とＦＷＤ素子を対にして並べて配置する構成としたが、これに限らず、ＩＧＢＴ素子とＦＷＤ素子を一体化したＲＣ（Reverse  Conducting）−ＩＧＢＴ、逆バイアスに対して十分な耐圧を有するＲＢ（Reverse  Blocking）−ＩＧＢＴ等が用いられてもよい。また、上記した半導体素子は、半田Ｓ等の接合材を介して各導電パターンに電気的に接続される。
【００２３】
また、半導体モジュール１は、外部端子として制御側リードフレーム７と主電流側リードフレーム８とを備えている。制御側リードフレーム７は、積層基板２の制御側上方に配置されており、主電流側リードフレーム８は、積層基板２の主電流側上方に配置されている。
【００２４】
制御側リードフレーム７は、積層基板２に平行な主面を有する板状の長尺体を積層基板２の長手方向に複数並べ、各長尺体を当該長手方向に延びる別の長尺体で連結して構成される。具体的に制御側リードフレーム７は、積層基板２の短手方向に延びる複数の端子部７０と、複数の端子部７０の一端部（制御側の端部）を連結するタイバー７１と、隣接する端子部７０の中間部を連結する複数のタイバー７２と、複数の端子部７０のうち、最外部に位置する一対（２つ）の端子部７０の他端部（主電流側の端部）を連結する内部接続部７３と、を含んで構成される。
【００２５】
タイバー７１は、端子部７０の一端側において、積層基板２の長手方向に延びている。タイバー７２は、積層基板２の長手方向で隣接する端子部７０間で、当該長手方向に延びている。内部接続部７３は、端子部７０の他端側において、積層基板２の長手方向に延びており、当該長手方向に並ぶ複数の端子部７０のうち、両外側に位置する２つの端子部７０同士を連結する。
【００２６】
上記２つの端子部７０は、内部接続部７３よりも主電流側に突出しており、その先端部が積層基板２の隅部でダミーパターン２６上に位置している。当該先端部には、下方（放熱板２０）に向かって突出する棒状のピン部７４が形成されている。ピン部７４については後述する。
【００２７】
主電流側リードフレーム８は、図１に示す平面視において、複数の半導体素子を挟んで制御側リードフレーム７の反対側に配置されている。主電流側リードフレーム８は、積層基板２に平行な主面を有する板状の長尺体を積層基板２の長手方向に複数並べ、各長尺体を当該長手方向に延びる別の長尺体で連結して構成される。具体的に主電流側リードフレーム８は、積層基板２の短手方向に延びる複数の端子部８０と、複数の端子部８０の一端部（主電流側の端部）を連結するタイバー８１と、隣接する端子部８０の中間部を連結する複数のタイバー８２と、を含んで構成される。
【００２８】
タイバー８１は、端子部８０の一端側において、積層基板２の長手方向に延びている。タイバー８２は、積層基板２の長手方向で隣接する端子部８０間で、当該長手方向に延びている。積層基板２の長手方向に並ぶ複数の端子部８０のうち、両外側（最外部）に位置する２つの端子部８０は、他の端子部８０よりも制御側に突出している。当該２つの端子部８０の先端部は、積層基板２の隅部でダミーパターン２６上に位置している。当該先端部には、下方（放熱板２０）に向かって突出する棒状のピン部８３が形成されている。ピン部８３については後述する。
【００２９】
このように構成される制御側リードフレーム７及び主電流側リードフレーム８は、銅素材、銅合金系素材、アルミニウム合金系素材、鉄合金系素材等の金属素材により形成され、所定の電気伝導度及び所定の機械的強度を有する。
【００３０】
なお、上記したタイバー７１、７２、８１、８２（図１のハッチング部分を参照）は、後述するトランスファー成形によって樹脂モールドされた後に切断される。これにより、複数の端子部７０、８０がそれぞれ独立した外部端子として切り離される（分割される）。すなわち、複数の端子部７０、８０は、製造工程の途中においては、タイバー７１、７２、８１、８２によって一体化されている。
【００３１】
なお、制御側リードフレーム７において、分割された後の複数の端子部７０のうち、両外側に位置する２つの端子部７０は、共通端子（ＣＯＭ端子）であり、ＩＣチップ９、１０のグラウンド電位に繋がっている。また、主電流側リードフレーム８において、分割された後の複数の端子部８０のうち、両外側に位置する２つの端子部８０は、未接続端子（ＮＣ端子）であり、パワーチップ３〜６及びＩＣチップ９、１０とは電気的に繋がっていない。また、主電流側リードフレーム８において、分割された後の複数の端子部８０は、それぞれ図１の紙面上側から、ＮＣ端子、Ｐ端子、Ｕ端子、Ｖ端子、Ｗ端子、Ｎ端子、ＮＣ端子を構成する。
【００３２】
制御側リードフレーム７において、端子部７０の内部接続部７３の主面には、上記した半導体素子の駆動を制御する複数の集積回路が配置されている。具体的にハイサイド側には、ハイサイド側の高耐圧集積回路（ＨＶＩＣ：High  Voltage  Integrated  Circuit）として、３つのＩＣチップ９が内部接続部７３の長手方向に並んで配置されている。一方、ローサイド側には、ローサイド側の低耐圧集積回路（ＬＶＩＣ：Low  Voltage  Integrated  Circuit）として、１つのＩＣチップ１０が配置されている。これらの集積回路は、半田Ｓ等の接合材を介して内部接続部７３に電気的に接続される。
【００３３】
ＩＧＢＴ素子とＦＷＤ素子とは、配線部材Ｗ１によって電気的に接続される。ＩＧＢＴ素子と集積回路とは、配線部材Ｗ２によって電気的に接続される。集積回路と制御側リードフレーム７の端子部７０とは、配線部材Ｗ３によって電気的に接続される。ハイサイド側のＦＷＤ素子であるパワーチップ４とローサイド側の導電パターン２３〜２５とは、配線部材Ｗ４によって電気的に接続される。ローサイド側のパワーチップ６と主電流側リードフレーム８の所定の端子部８０とは、配線部材Ｗ５によって電気的に接続される。ハイサイド側の導電パターン２２と主電流側リードフレーム８の所定の端子部８０とは、配線部材Ｗ６によって電気的に接続される。ローサイド側の導電パターン２３〜２５と主電流側リードフレーム８の所定の端子部８０とは、配線部材Ｗ７によって電気的に接続される。
【００３４】
上記した配線部材Ｗ１〜Ｗ７には、導体ワイヤが用いられる。導電ワイヤの材質は、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金のいずれか１つ又はそれらの組み合わせを用いることができる。また、配線部材として導電ワイヤ以外の部材を用いることも可能である。例えば、配線部材としてリボンを用いることができる。
【００３５】
上記した積層基板２、複数の半導体素子、複数の集積回路、制御側リードフレーム７の一部、主電流側リードフレーム８の一部、及び配線部材Ｗ１〜Ｗ７は、モールド樹脂１１によってパッケージ（封止）される。詳細は後述するが、モールド樹脂１１は、トランスファー成形により成形され、種々の合成樹脂を用いることが可能である。
【００３６】
ところで、上記した半導体素子とＩＣチップを１パッケージ化したＩＰＭ（Intelligent  Power  Module）のような半導体モジュールにあっては、半導体素子と集積回路の適正動作温度範囲（許容ジャンクション温度）が異なる。例えば半導体素子の許容ジャンクション温度が２００℃程度であるのに対し、集積回路のジャンクション温度は１７５℃程度である。このため、集積回路が半導体素子の熱の影響を受けることを防止すべく、両者間のレイアウトを考慮したパッケージ設計が求められる。
【００３７】
従来のように、外部端子が一体成型されたケースを用いた半導体モジュールにおいては、ケースの内側に半導体素子を配置し、ケース上の外部端子に集積回路を配置することで、半導体素子と集積回路との距離が確保されていた。しかしながら、ケースの分だけモジュール全体が大きくなってしまい、半導体素子と集積回路との距離を確保しつつ、モジュール全体の小型化を実現することは困難であった。また、ケースを接着する接着剤の硬化時間を考慮しなければならず、生産効率に影響を与えることも問題となっていた。
【００３８】
そこで、本件発明者は、集積回路が配置されるリードフレームと、モールド樹脂の成形方法に着目し、本発明に想到した。具体的に本実施の形態では、図１及び図２Ａに示すように、半導体素子としてのパワーチップ３〜６を積層基板２の導電パターン２２〜２５の主面上に配置し、集積回路としてのＩＣチップ９、１０を制御側リードフレーム７の内部接続部７３の主面上に配置している。内部接続部７３に連なる端子部７０の先端には、積層基板２（放熱板２０）に向かって略垂直に突出する棒状のピン部７４が形成されている。一方、積層基板２（放熱板２０）には、ピン部７４の先端が圧入される挿入孔として円形穴２７が形成されている。
【００３９】
この構成によれば、ピン部７４を円形穴２７に圧入することで、制御側リードフレーム７を積層基板２に対して簡単に接合することが可能である。また、制御側リードフレーム７と放熱板２０とが、ピン部７４及び円形穴２７を介して接合されるため、制御側リードフレーム７を介してＩＣチップ９、１０の熱を放熱板２０側に逃がすことが可能である。また、制御側リードフレーム７は、パワーチップ３、４とは直接接続されていないため、パワーチップ３、４の熱が直接ＩＣチップ９、１０に伝わることもない。よって、ＩＣチップが過剰に発熱することを防止することが可能である。また、上記半導体モジュール１の構成部品をモールド樹脂１１でパッケージするに際し、モールド樹脂１１をトランスファー成形で成形している。これにより、筐体としてのケースが不要となるため、モジュール全体としての小型化を実現することが可能である。
【００４０】
また、上記したように、ピン部７４が形成されている端子（制御側リードフレーム７において、分割された後の複数の端子部７０のうち、両外側に位置する２つの端子部７０）が、ＩＣチップが実装されているＣＯＭ端子である。この構成により、ＩＣチップ９、１０のグラウンドがピン部７４を介して放熱板２０と接続され、更に放熱板２０を介して、簡易に外部のグラウンドに接地できるようになる。また、ピン部７４が形成されている２つの端子部７０が、外側、すなわち、ハイサイド側及びローサイド側の両外側に位置することで、モールド樹脂１１でパッケージするに際し、端子が位置ずれし難くなっている。特にこれら２つの端子部７０が、モジュール内部で繋がっていることにより、更に、モールド樹脂１１でパッケージするに際し、端子が位置ずれし難くなっている。
【００４１】
また、主電流側リードフレーム８も端子部８０の先端に積層基板２（放熱板２０）に向かって略垂直に突出する棒状のピン部８３が形成されている。同様に、積層基板２（放熱板２０）には、ピン部８３の先端が圧入される挿入孔として円形穴２７が形成されている。この構成によれば、ピン部８３を円形穴２７に圧入することで、主電流側リードフレーム８を積層基板２に対して簡単に接合することが可能である。
【００４２】
また、上記したように、ピン部８３が形成されている端子（主電流側リードフレーム８において、分割された後の複数の端子部８０のうち、両外側に位置する２つの端子部８０）が、パワーチップに接続されていないＮＣ端子である。この構成により、積層基板２の表面（上面）のダミーパターン２６がピン部８３を介して放熱板２０と接続され、更に放熱板２０を介して、簡易に外部のグラウンドに接地できるようになる。また、ピン部８３が形成されている２つの端子部８０が、外側、すなわち、ハイサイド側及びローサイド側の両外側に位置することで、モールド樹脂１１でパッケージするに際し、端子が位置ずれし難くなっている。
【００４３】
パワーチップ３〜６は、半田Ｓを介して直接積層基板２に接合されているため、パワーチップ３〜６の駆動用によって発生する熱の多くは、放熱板２０を経由して外に逃がすことが可能である。これに加え、主電流側リードフレーム８と放熱板２０とが、ピン部８３及び円形穴２７を介して接合されている。このため、パワーチップ３〜６の熱の一部が各種配線部材を通じて主電流側リードフレーム８に伝わっても、ピン部８３及び円形穴２７を介して当該熱を放熱板２０側に逃がすことが可能である。よって、放熱性が更に向上されている。
【００４４】
ここで、図２Ａ及び図２Ｂを参照して、リードフレームの圧入構成について詳細に説明する。なお、図２Ｂは制御側リードフレームの部分拡大図を示しているが、主電流側リードフレームも同様の構成を採用しているため、主電流側リードフレームにおいても、以下と同様の作用効果を得ることが可能である。
【００４５】
図２Ａ及び図２Ｂに示すように、円形穴２７は、積層基板２の上面からダミーパターン２６及び絶縁層２１を貫通して放熱板２０の所定深さに至るまで形成されている。このため、ダミーパターン２６は、円形穴２７の周囲を囲うように環状に形成されている。
【００４６】
また、ピン部７４には、軸方向の途中に径方向外側に向かって突出する突起部７５が形成されている。突起部７５は、円形穴２７の内側面よりも径方向外側に突出している。すなわち、円形穴２７は、突起部７５の外形よりも小さい内径を有している。
【００４７】
ピン部７４の先端は、円形穴２７の底面に当接するまで挿入される。このとき、突起部７５は、放熱板２０に至るまで円形穴２７に圧入されている。このように、ピン部７４の一部である突起部７５を円形穴２７に圧入して接合することにより、制御側リードフレーム７と積層基板２との接合を容易化している。
【００４８】
また、ピン部７４を円形穴２７に挿入する際、円形穴２７の入口に環状のダミーパターン２６が形成されていることで、突起部７５が圧入途中で絶縁層２１にこじれたとしても絶縁層２１にバリや剥離が生じることを防止することが可能である。すなわち、ダミーパターン２６は、圧入時の円形穴２７の周囲を保護する保護部材として機能する。
【００４９】
また、ＩＣチップ９、１０は、パワーチップ３〜６よりも高い位置に配置されている。この構成によれば、半導体素子と集積回路とを高さ方向にずらして配置したことで、半導体素子と集積回路との距離を確保して、半導体素子の熱が集積回路に対して与える影響を最小限に抑えることが可能である。また、図２の紙面左右方向（半導体モジュール１の幅方向）で集積回路を半導体素子側により近づけることができるため、半導体モジュール１を全体として幅方向に小型化することが可能である。
【００５０】
次に、図１から図３を参照して、本実施の一態様に係る半導体モジュールの製造方法について説明する。図３は、本実施の形態に係る半導体モジュールの製造方法を示す模式図である。具体的に図３Ａ〜３Ｄは、製造工程の途中の状態を示している。なお、以下に示す半導体モジュールの製造方法は、あくまで一例であり、この構成に限定されず、適宜変更が可能である。
【００５１】
本実施の形態に係る半導体モジュール１の製造方法は、積層基板２、制御側リードフレーム７、及び主電流側リードフレーム８を準備する準備工程と、制御側リードフレーム７及び主電流側リードフレーム８を積層基板２に挿入する挿入工程と、積層基板２にパワーチップ３〜６を実装して制御側リードフレーム７に集積回路を実装するチップ実装工程と、配線部材Ｗ１〜Ｗ７を実装する配線実装工程と、モールド樹脂１１で成形する成形工程と、をこの順に実施して構成される。
【００５２】
図３Ａに示すように、先ず、予め積層基板２、制御側リードフレーム７、及び主電流側リードフレーム８を準備しておく（準備工程）。上記したように、積層基板２は、所定箇所に円形穴２７が形成されている。また、制御側リードフレーム７は、積層基板２に向かって鉛直方向下方に延びるピン部７４を有し、主電流側リードフレーム８は、積層基板２に向かって鉛直方向下方に延びるピン部８３を有する。
【００５３】
次に、挿入工程が実施される。挿入工程では、円形穴２７にピン部７４（ピン部８３）が挿入され、突起部７５（突起部８４）が円形穴２７に圧入される。図３Ｂに示すように、ピン部７４（ピン部８３）の先端が円形穴２７の底面に当接するまでピン部７４（ピン部８３）が挿入されることで、突起部７５（突起部８４）に圧入される。この結果、制御側リードフレーム７（主電流側リードフレーム８）が積層基板２に接合される。
【００５４】
なお、圧入の強度は、後述する成形工程までの間に円形穴２７からピン部７４（ピン部８３）が抜け出ない程度の強度であることが好ましい。より具体的に圧入の強度は、制御側リードフレーム７（主電流側リードフレーム８）の自重、又は積層基板２の自重よりも大きいことが好ましい。すなわち、圧入の強度は、成形工程までの間に各リードフレームが積層基板２に対して所定箇所で接合した状態を維持できる程度の強度が確保されていればよい。圧入はあくまで仮保持であり、モールド樹脂１１で半導体モジュール１の各種構成部品がパッケージされることで各リードフレームと積層基板２は完全に接合されるからである。
【００５５】
次に、チップ実装工程が実施される。図３Ｃに示すように、チップ実装工程では、導電パターン２２上にパワーチップ３、４が実装され、導電パターン２３〜２５上にパワーチップ５、６が実装される。また、制御側リードフレーム７の内部接続部７３の主面上にＩＣチップ９、１０が実装される。なお、各チップの実装順は、適宜変更が可能である。
【００５６】
次に、配線部材実装工程が実施される。図３Ｄに示すように、配線部材実装工程では、各チップ間、各チップと各リードフレーム間、又は各チップと各導電パターン間が所定の配線部材Ｗ１〜Ｗ７で電気的に接続（ワイヤボンディング）される。なお、配線部材の実装順（ワイヤボンディングの順番）は、適宜変更が可能である。
【００５７】
次に、成形工程が実施される。成形工程では、前記配線部材実装工程までの間で実装された半導体モジュール１の構成部品がモールド樹脂１１によってパッケージされる。具体的には、図２Ａに示すように、モールド樹脂１１は、トランスファー成形により成形される。トランスファー成形を採用することで、専用のケースを用意する必要がなく、全ての構成部品を実装した後で一度にこれらの構成部品を封止して一体化することが可能である。このため、ケースの分だけ半導体モジュール１を小型化できると共に、ケース接着用の接着材の硬化時間が不要となり製造工程の簡略化を図ることが可能である。なお、成形工程の後、各リードフレームの不要部分（タイバー）を切り離して各端子部を分割してもよい。
【００５８】
次に、図４及び図５を参照して、変形例に係る半導体モジュールについて説明する。図４は、変形例に係る半導体モジュールを示す断面模式図である。図４Ａは半導体モジュールのハイサイド側における断面模式図であり、図４Ｂは図２Ａの部分拡大図である。図５は、変形例に係る半導体モジュールの製造方法を示す模式図である。具体的に図５Ａ〜５Ｄは、製造工程の途中の状態を示している。以下に示す変形例では、リードフレームの挿入構成が上記実施の形態と相違するだけであるため、主に相違部分を中心に説明し、既出で共通する構成は同一の符号を付し、説明は適宜簡略化する。
【００５９】
図４Ａ及び図４Ｂに示すように、制御側リードフレーム７は、内部接続部７３に連なる端子部７０の先端に、積層基板２（放熱板２０）に向かって略垂直に突出する棒状のピン部７６が形成されている。ピン部７６には、軸方向の途中に径方向外側に向かって突出する突起部７７が形成されている。
【００６０】
また、積層基板２（放熱板２０）には、ピン部７６の先端が挿入される挿入孔として円形穴２７が形成されている。円形穴２７は、積層基板２の上面からダミーパターン２６、絶縁層２１、及び放熱板２０を貫通するように形成されている。このため、ダミーパターン２６は、円形穴２７の周囲を囲うように環状に形成されている。また、円形穴２７の下面側の端部には、放熱板２０の下面側から上方に向かって凹む凹部２８が形成されている。
【００６１】
突起部７７は、円形穴２７の内側面よりも径方向外側に突出している。すなわち、円形穴２７は、突起部７７の外形よりも小さい内径を有している。また、凹部２８は、円形穴２７よりも径方向外側に大きく形成されている。すなわち、円形穴２７は、凹部２８の内径よりも小さい内径を有している。
【００６２】
同様に、主電流側リードフレーム８は、端子部８０の先端に、積層基板２（放熱板２０）に向かって略垂直に突出する棒状のピン部８５が形成されている。ピン部８５には、軸方向の途中に径方向外側に向かって突出する突起部８６が形成されている。
【００６３】
変形例においては、突起部７７（突起部８６）がダミーパターン２６の上面に当接するまでピン部７６（ピン部８５）挿入される。すなわち、突起部７７（突起部８６）は、放熱板２０よりも上方に位置している。そして、放熱板２０の下面から突出したピン部７６（ピン部８５）の先端がかしめられることで、先端にかしめ部７８（かしめ部８７）が形成される。このように、ピン部７６（ピン部８５）の先端が放熱板２０の下面側でかしめられることで、容易に各リードフレームと積層基板２を接合することが可能である。この場合も、突起部７７（突起部８６）がダミーパターン２６の上面に当接することで、絶縁層２１にバリや剥離が生じることを防止することが可能である。すなわち、ダミーパターン２６が、円形穴２７の周囲を保護する保護部材として機能する。
【００６４】
次に、変形例に係る半導体モジュールの製造方法について説明する。変形例においては、挿入工程において、各リードフレーム（ピン部）の先端を放熱板２０の下面から突出するまで挿入した後、突出したピン部の先端をかしめる、かしめ工程を実施する点で、上記と相違する。
【００６５】
図５Ａに示すように、変形例に係る挿入工程では、突起部７７（突起部８６）がダミーパターン２６の上面に当接するまでピン部７６（ピン部８５）挿入される。そして、図５Ｂに示すように、放熱板２０の下面から突出したピン部７６（ピン部８５）の先端がかしめられることで、先端にかしめ部７８（かしめ部８７）が形成される（かしめ工程）。この結果、制御側リードフレーム７（主電流側リードフレーム８）が積層基板２に接合される。
【００６６】
なお、かしめの強度は、後述する成形工程までの間に円形穴２７からピン部７６（ピン部８５）が抜け出ない程度の強度であることが好ましい。より具体的にかしめの強度は、制御側リードフレーム７（主電流側リードフレーム８）の自重、又は積層基板２の自重よりも大きいことが好ましい。すなわち、かしめの強度は、成形工程までの間に各リードフレームが積層基板２に対して所定箇所で接合した状態を維持できる程度の強度が確保されていればよい。かしめはあくまで仮保持であり、モールド樹脂１１で半導体モジュール１の各種構成部品がパッケージされることで各リードフレームと積層基板２は完全に接合されるからである。
【００６７】
そして、図５Ｃに示すようにチップ実装工程が実施された後、図５Ｄに示すように配線部材実装工程が実施される。そして、その後、図４Ａに示すように成形工程が実施される。これらの工程は上記と同じため、説明を省略する。
【００６８】
このように、本発明では、リードフレームの一部を圧入（かしめを含む）で積層基板２に接合し、全体をトランスファー成形でパッケージしたことにより、半導体モジュール１を小型化しつつも容易に生産することが可能である。
【００６９】
また、上記実施の形態において、積層基板に配置される半導体素子やリードフレームに配置される集積回路の個数及び配置箇所は、上記構成に限定されず、適宜変更が可能である。
【００７０】
また、上記実施の形態において、導電パターンの個数及びレイアウトは、上記構成に限定されず、適宜変更が可能である。
【００７１】
また、上記実施の形態では、半導体素子及び集積回路が平面視矩形状に形成される構成としたが、この構成に限定されない。半導体素子は、矩形以外の多角形状に形成されてもよい。凸部の形状も同様に変更が可能である。
【００７２】
また、上記実施の形態では、挿入孔として円形穴２７が形成される場合について説明したが、この構成に限定されない。挿入孔は円形に限らず、多角形状に形成されてもよい。また、挿入孔の個数や配置箇所も同様に適宜変更が可能である。
【００７３】
また、上記実施の形態では、ピン部が端子部に対して垂直を成すように形成される構成としたが、この構成に限定されない。ピン部と端子部との角度は適宜変更が可能である。また、ピン部の軸方向断面形状は、挿入孔に対応した円形に限らず、多角形状に形成されてもよい。また、ピン部の個数や配置箇所も同様に適宜変更が可能である。
【００７４】
また、上記実施の形態では、ピン部の途中に突起部を形成し、突起部を圧入する構成としたが、この構成に限定されない。例えば、ピン部全体の径を挿入孔よりも大きくし、ピン部全体を挿入孔に圧入する構成としてもよい。
【００７５】
また、上記した変形例において、ピン部を挿入孔に挿入した後、放熱板２０の下面側から突出したピン部の先端をかしめる構成としたが、この構成に限定されない。例えば、放熱板２０を平板の治具上に配置し、ピン部の先端が治具にぶつかるまで挿入し、挿入工程とかしめ工程を一連の流れで一度に実施してもよい。
【００７６】
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
【００７７】
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
【００７８】
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体モジュールは、放熱板の上面に絶縁層を配置し、前記絶縁層の上面に導電パターンを配置して構成される積層基板と、前記導電パターンの上面に配置される半導体素子と、前記半導体素子の駆動を制御する集積回路と、主面を有し、前記主面の上に前記集積回路が配置される制御側リードフレームと、前記積層基板、前記半導体素子、前記集積回路、及び前記制御側リードフレームをパッケージするモールド樹脂と、を備え、前記制御側リードフレームは、前記放熱板に向かって突出する棒状のピン部を有し、前記放熱板は、前記ピン部の先端が圧入される挿入孔を有することを特徴とする。
【００７９】
また、上記実施の形態に記載の半導体モジュールは、前記半導体素子を挟んで前記制御側リードフレームの反対側に配置される主電流側リードフレームを更に備え、前記挿入孔は複数設けられ、前記主電流側リードフレームは、前記放熱板に向かって突出する棒状の前記ピン部を有することを特徴とする。
【００８０】
また、上記実施の形態に記載の半導体モジュールにおいて、前記制御側リードフレーム及び／又は前記主電流側リードフレームに設けられた前記ピン部は、前記積層基板の外側に位置することを特徴とする。
【００８１】
また、上記実施の形態に記載の半導体モジュールにおいて、前記制御側リードフレームに前記ピン部が形成されている端子は、共通端子であることを特徴とする。
【００８２】
また、上記実施の形態に記載の半導体モジュールにおいて、前記主電流側リードフレームに前記ピン部が形成されている端子は、未接続端子であることを特徴とする。
【００８３】
また、上記実施の形態に記載の半導体モジュールにおいて、前記挿入孔は、前記絶縁層を貫通するように形成され、前記絶縁層の上面には、前記挿入孔の周囲を囲うダミーパターンが形成されることを特徴とする。
【００８４】
また、上記実施の形態に記載の半導体モジュールにおいて、前記ピン部は、径方向外側に突出する突起部を有し、前記挿入孔は、前記突起部の外形よりも小さい内径を有することを特徴とする。
【００８５】
また、上記実施の形態に記載の半導体モジュールにおいて、前記挿入孔は、前記放熱板の所定深さまで形成されており、前記突起部は、前記放熱板に至るまで圧入されていることを特徴とする。
【００８６】
また、上記実施の形態に記載の半導体モジュールにおいて、前記挿入孔は、前記放熱板を貫通するように形成され、前記突起部は、前記放熱板よりも上方に位置し、前記ピン部の先端は、前記放熱板の下面側でかしめられていることを特徴とする。
【００８７】
また、上記実施の形態に記載の半導体モジュールにおいて、前記集積回路は、前記半導体素子よりも高い位置に配置されることを特徴とする。
【００８８】
また、上記実施の形態に記載の半導体モジュールにおいて、前記モールド樹脂は、トランスファー成形により成形されることを特徴とする。
【００８９】
また、上記実施の形態に記載の半導体モジュールの製造方法は、放熱板の上面に絶縁層を配置し、前記絶縁層の上面に導電パターンを配置して構成される積層基板と、前記積層基板に接合される制御側リードフレームと、を準備する準備工程と、前記積層基板に形成される挿入孔に、前記制御側リードフレームの一部を挿入して圧入する挿入工程と、前記積層基板に半導体素子を実装し、前記制御側リードフレームに前記半導体素子の駆動を制御する集積回路を実装するチップ実装工程と、前記積層基板、前記半導体素子、及び前記集積回路をトランスファー成形によりモールド樹脂でパッケージする成形工程と、を実施することを特徴とする。
【００９０】
また、上記実施の形態に記載の半導体モジュールの製造方法は、前記挿入工程において、前記制御側リードフレームの先端を前記放熱板の下面から突出するまで挿入した後、突出した前記制御側リードフレームの先端をかしめる、かしめ工程を実施することを特徴とする。
【産業上の利用可能性】
【００９１】
以上説明したように、本発明は、半導体モジュールを小型化しつつも容易に生産することができるという効果を有し、特に、半導体モジュール及び半導体モジュールの製造方法に有用である。
【符号の説明】
【００９２】
１    ：半導体モジュール
２    ：積層基板
３    ：パワーチップ（半導体素子）
４    ：パワーチップ（半導体素子）
５    ：パワーチップ（半導体素子）
６    ：パワーチップ（半導体素子）
７    ：制御側リードフレーム
８    ：主電流側リードフレーム
９    ：ＩＣチップ（集積回路）
１０  ：ＩＣチップ（集積回路）
１１  ：モールド樹脂
２０  ：放熱板
２１  ：絶縁層
２２  ：導電パターン
２３  ：導電パターン
２４  ：導電パターン
２５  ：導電パターン
２６  ：ダミーパターン
２７  ：円形穴（挿入孔）
２８  ：凹部
７０  ：端子部
７１  ：タイバー
７２  ：タイバー
７３  ：内部接続部
７４  ：ピン部
７５  ：突起部
７６  ：ピン部
７７  ：突起部
７８  ：かしめ部
８０  ：端子部
８１  ：タイバー
８２  ：タイバー
８３  ：ピン部
８４  ：突起部
８５  ：ピン部
８６  ：突起部
８７  ：かしめ部
Ｓ    ：半田
Ｗ１  ：配線部材
Ｗ２  ：配線部材
Ｗ３  ：配線部材
Ｗ４  ：配線部材
Ｗ５  ：配線部材
Ｗ６  ：配線部材
Ｗ７  ：配線部材
【図１】
2020136369.tif 000003
【図２】
2020136369.tif 000004
【図３】
2020136369.tif 000005
【図４】
2020136369.tif 000006
【図５】
2020136369.tif 000007