(57)【要約】【課題】小片の剥離を抑制することが可能な光半導体素子の製造方法を提供する。【解決手段】化合物半導体基板の上に複数の化合物半導体層を積層する工程と、化合物半導体層から１つまたは複数の第１メサを形成する工程と、第１メサの上面および側面を覆う絶縁膜を形成する工程と、化合物半導体基板から前記第１メサを含む１つまたは複数の小片を形成する工程と、シリコンを含む基板に複数の導波路メサを形成する工程と、絶縁膜の前記第１メサの上面を覆う面と導波路メサの上面とを接合する工程と、接合する工程の後、化合物半導体の前記導波路メサとは反対側が露出するように、化合物半導体基板をウェットエッチングする工程と、化合物半導体基板をウェットエッチングする工程の後、絶縁膜のうちメサの側面を覆う部分を除去する工程と、第１メサから第２メサを形成する工程と、を有し、第１メサの幅は導波路メサの幅よりも大きい光半導体素子の製造方法。【選択図】  図４
2020017650.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体基板の上に複数の化合物半導体層を積層する工程と、
前記積層された複数の化合物半導体層から１つまたは複数の第１メサを形成する工程と、
前記第１メサの上面および側面を覆う絶縁膜を形成する工程と、
前記化合物半導体基板を分割することで、前記化合物半導体基板から前記第１メサを含む１つまたは複数の小片を形成する工程と、
シリコンを含む基板に複数の導波路メサを形成する工程と、
前記第１メサと前記導波路メサとが対向するように前記小片を前記基板上に搭載し、前記絶縁膜の前記第１メサの上面を覆う面と前記導波路メサの上面とを接合する工程と、
前記接合する工程の後、前記化合物半導体層が露出するように、前記化合物半導体基板をウェットエッチングする工程と、
前記化合物半導体基板をウェットエッチングする工程の後、前記絶縁膜のうち前記メサの側面を覆う部分を除去する工程と、
前記第１メサから、前記導波路メサに対向する第２メサを形成する工程と、を有し、
前記第１メサの幅は前記導波路メサの幅よりも大きい光半導体素子の製造方法。
【請求項２】
前記複数の導波路メサを形成する工程において、前記複数の導波路メサの間に溝が形成され、
前記接合する工程において、前記第１メサは、前記複数の導波路メサおよび前記溝と対向する請求項１に記載の光半導体素子の製造方法。
【請求項３】
前記絶縁膜は二酸化シリコン、酸化窒化シリコン、または窒化シリコンで形成されている請求項１または２に記載の光半導体素子の製造方法。
【請求項４】
前記絶縁膜の厚さは１０ｎｍ以上、５０ｎｍ以下である請求項１から３のいずれか一項に記載の光半導体素子の製造方法。
【請求項５】
前記化合物半導体基板をウェットエッチングする工程において、塩酸を含むエッチャントを用いて前記化合物半導体基板をウェットエッチングする請求項１から４のいずれか一項に記載の光半導体素子の製造方法。
【請求項６】
前記化合物半導体基板はインジウムリンで形成され、
前記複数の化合物半導体層のうち、前記化合物半導体基板のエッチングにより露出する層はガリウムインジウム砒素で形成され、
前記第１メサの上面はガリウムインジウム砒素リンで形成されている請求項１から５のいずれか一項に記載の光半導体素子の製造方法。
【請求項７】
前記基板は前記小片よりも大きく、
前記接合する工程において、複数の前記小片を前記基板上に搭載する請求項１から６のいずれか一項に記載の光半導体素子の製造方法。
【請求項８】
前記第１メサを形成する工程は、塩素系ガスを用いて前記積層された複数の化合物半導体層をドライエッチングする工程を含む請求項１から７のいずれか一項に記載の光半導体素子の製造方法。
【請求項９】
前記第１メサの高さは、前記積層された複数の化合物半導体層の厚さよりも大きい請求項１から８のいずれか一項に記載の光半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
発光素子などの能動素子を形成した化合物半導体基板と、導波路を形成したシリコンウェハとをウェハ接合法で接合し、光半導体素子を製造する技術が知られている（例えば特許文献１）。接合後にエッチングなどで化合物半導体基板を除去し、活性層などの化合物半導体層を残存させる。その後、例えばダイシングなどで、活性層と導波路とを含む複数個の光半導体素子を形成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−５４６９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ウェハ同士を接合すると、化合物半導体基板の多くの部分をエッチングすることになり、化合物半導体のロスが大きい。そこで、化合物半導体のウェハから活性領域を含む小片を切り出し、小片をシリコンウェハに接合することがある。これにより化合物半導体基板のうち、エッチングされる部分が少なくなる。
【０００５】
しかし化合物半導体基板とともに、化合物半導体層もエッチングされてしまうことがある。接合界面付近の化合物半導体層がエッチングされると、接合強度が低下し、能動素子の小片がシリコンウェハから剥離することがある。そこで、小片の剥離を抑制することが可能な光半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る光半導体素子の製造方法は、化合物半導体基板の上に複数の化合物半導体層を積層する工程と、前記積層された複数の化合物半導体層から１つまたは複数の第１メサを形成する工程と、前記第１メサの上面および側面を覆う絶縁膜を形成する工程と、前記化合物半導体基板を分割することで、前記化合物半導体基板から前記第１メサを含む１つまたは複数の小片を形成する工程と、シリコンを含む基板に複数の導波路メサを形成する工程と、前記第１メサと前記導波路メサとが対向するように前記小片を前記基板上に搭載し、前記絶縁膜の前記第１メサの上面を覆う面と前記導波路メサの上面とを接合する工程と、前記接合する工程の後、前記化合物半導体層が露出するように、前記化合物半導体基板をウェットエッチングする工程と、前記化合物半導体基板をウェットエッチングする工程の後、前記絶縁膜のうち前記メサの側面を覆う部分を除去する工程と、前記第１メサから、前記導波路メサに対向する第２メサを形成する工程と、を有し、前記第１メサの幅は前記導波路メサの幅よりも大きい光半導体素子の製造方法である。
【発明の効果】
【０００７】
上記発明によれば、小片の剥離を抑制することが可能である。
【図面の簡単な説明】
【０００８】
【図１】図１（ａ）から図１（ｃ）は実施例１に係る光半導体素子の製造方法を例示する断面図である。
【図２】図２（ａ）は光半導体素子の製造方法を例示する平面図である。図２（ｂ）および図２（ｃ）は光半導体素子の製造方法を例示する斜視図である。
【図３】図３（ａ）は光半導体素子の製造方法を例示する平面図である。図３（ｂ）は光半導体素子の製造方法を例示する断面図である。
【図４】図４（ａ）から図４（ｃ）は光半導体素子の製造方法を例示する断面図である。
【図５】図５（ａ）および図５（ｂ）は光半導体素子の製造方法を例示する断面図である。
【図６】図６（ａ）は光半導体素子の製造方法を例示する断面図である。図６（ｂ）は光半導体素子の製造方法を例示する斜視図である。
【発明を実施するための形態】
【０００９】
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
【００１０】
本願発明の一形態は、（１）化合物半導体基板の上に複数の化合物半導体層を積層する工程と、前記積層された複数の化合物半導体層から１つまたは複数の第１メサを形成する工程と、前記第１メサの上面および側面を覆う絶縁膜を形成する工程と、前記化合物半導体基板を分割することで、前記化合物半導体基板から前記第１メサを含む１つまたは複数の小片を形成する工程と、シリコンを含む基板に複数の導波路メサを形成する工程と、前記第１メサと前記導波路メサとが対向するように前記小片を前記基板上に搭載し、前記絶縁膜の前記第１メサの上面を覆う面と前記導波路メサの上面とを接合する工程と、前記接合する工程の後、前記化合物半導体層が露出するように、前記化合物半導体基板をウェットエッチングする工程と、前記化合物半導体基板をウェットエッチングする工程の後、前記絶縁膜のうち前記メサの側面を覆う部分を除去する工程と、前記第１メサから、前記導波路メサに対向する第２メサを形成する工程と、を有し、前記第１メサの幅は前記導波路メサの幅よりも大きい光半導体素子の製造方法である。絶縁膜が第１メサを覆うことで、エッチングの際に化合物半導体層を保護する。このため化合物半導体層のエッチングが抑制され、小片の剥離が抑制される。
（２）前記複数の導波路メサを形成する工程において、前記複数の導波路メサの間に溝が形成され、前記接合する工程において、前記第１メサは、前記複数の導波路メサおよび前記溝と対向してもよい。絶縁膜が、溝に入り込むエッチャントから化合物半導体層を保護する。このため化合物半導体層のエッチングが抑制され、小片の剥離が抑制される。
（３）前記絶縁膜は二酸化シリコン、酸化窒化シリコン、または窒化シリコンで形成されてもよい。これらの絶縁膜はエッチャントに対する耐性が高いため、半導体層を効果的に保護することができる。
（４）前記絶縁膜の厚さは１０ｎｍ以上、５０ｎｍ以下でもよい。絶縁膜により半導体層を効果的に保護することができる。また、絶縁膜の平坦性が高くなり、接合強度、および第１メサの被覆性が向上する。
（５）前記化合物半導体基板をエッチングする工程において、塩酸を含むエッチャントを用いて前記化合物半導体基板をエッチングしてもよい。絶縁膜がエッチャントに対して保護膜として機能する。
（６）前記化合物半導体基板はインジウムリンで形成され、前記複数の化合物半導体層のうち、前記化合物半導体基板のエッチングにより露出する層はガリウムインジウム砒素で形成され、前記第１メサの上面はガリウムインジウム砒素リンで形成することができる。ガリウムインジウム砒素およびガリウムインジウム砒素リンの層はエッチングストッパ層として機能し、他の層をエッチャントから保護する。
（７）前記基板は前記小片よりも大きく、前記接合する工程において、複数の前記小片を前記基板上に搭載されてもよい。これにより化合物半導体基板のエッチング量を少なくし、半導体の損失を低減することができる。
（８）前記第１メサを形成する工程は、塩素系ガスを用いて前記積層された複数の化合物半導体層をドライエッチングする工程を含んでもよい。第１メサの表面の平坦性が高くなる。このため絶縁膜の被覆性が向上し、絶縁膜に穴および隙間が生じにくくなり、化合物半導体層がより有効に保護される。
（９）前記第１メサの高さは、前記積層された複数の化合物半導体層の厚さよりも大きくてもよい。これにより、化合物半導体基板のエッチングにおいて、化合物半導体層までエッチングが進行しにくくなる。
【００１１】
［本願発明の実施形態の詳細］
本発明の実施形態に係る光半導体素子の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【実施例１】
【００１２】
図１（ａ）から図１（ｃ）、図３（ｂ）から図６（ａ）は実施例１に係る光半導体素子１００の製造方法を例示する断面図である。図２（ａ）および図３（ａ）は光半導体素子１００の製造方法を例示する平面図である。図２（ｂ）および図２（ｃ）は光半導体素子１００の製造方法を例示する斜視図である。
【００１３】
（化合物半導体）
図１（ａ）から図２（ｃ）は化合物半導体で形成されたウェハ１１に行われる工程を示す。図１（ａ）に示すように、例えば有機金属気相成長法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）または分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）などで、半導体基板１０の上に、ｐ型コンタクト層１２、ｐ型クラッド層１４、光閉じ込め層１６、活性層１８、光閉じ込め層２０、ｎ型クラッド層２２、ｎ型コンタクト層２４および２６、ガリウムインジウム砒素リン（ＧａＩｎＡｓＰ）層２８を順にエピタキシャル成長する。
【００１４】
半導体基板１０は例えば厚さ３５０μｍのｐ型インジウムリン（ＩｎＰ）で形成された化合物半導体基板であり、図２（ａ）に示すように例えば２インチのウェハ１１である。ウェハ１１の表面全体に上記の化合物半導体層を積層する。図２（ａ）に点線で示す複数の小片３２（小片）は、後の工程でウェハ１１から切り出される。図１（ａ）から図１（ｃ）はウェハ１１のうち１つの小片３２に対応した部分を図示しており、小片３２の長手方向が水平方向である。
【００１５】
ｐ型コンタクト層１２は例えば厚さ１００ｎｍのｐ型ＧａＩｎＡｓで形成されている。ｐ型クラッド層１４は例えば厚さ１８００ｎｍのｐ型ＩｎＰで形成されている。光閉じ込め層１６は例えば厚さ１００ｎｍのアンドープのＧａＩｎＡｓＰで形成されている。ｐ型の層には例えば亜鉛（Ｚｎ）などがドープされている。
【００１６】
活性層１８は例えば厚さ９０ｎｍの多重量子井戸層（ＭＱＷ：Multi Quantum Well）であり、ＧａＩｎＡｓＰの井戸層およびバリア層がそれぞれ５層ずつ積層されている。光閉じ込め層２０およびｎ型コンタクト層２４は例えば厚さ１００ｎｍのｎ型ＧａＩｎＡｓＰで形成されている。ｎ型クラッド層２２およびｎ型コンタクト層２６は例えば厚さ５０ｎｍのｎ型ＩｎＰで形成されている。ＧａＡｓＩｎＰ層２８の厚さは例えば１００ｎｍである。ｎ型の層には例えばシリコン（Ｓｉ）などがドープされている。
【００１７】
図１（ｂ）に示すように、積層された複数の化合物半導体層および半導体基板１０の一部をエッチングすることで、メサ１３を形成する。具体的には、例えば窒化シリコン（ＳｉＮ）または酸化シリコン（ＳｉＯ２）などの絶縁膜のマスクを化学気相成長（ＣＶＤ）法で形成し、フォトリソグラフィ―でパターニングする。マスク、および塩素系ガスなどを用いたドライエッチングを行い、ウェハ１１に複数のメサ１３を形成する。
【００１８】
１つの小片３２は１つのメサ１３を有する。半導体基板１０の表面からメサ１３の上面までの高さＨ１は例えば２．５μｍ以上である。メサ１３の長手方向の長さ（幅Ｗ１）は例えば２ｍｍ以上、３０ｍｍ以下であり、短手方向の長さＬ１は例えば１ｍｍである。
【００１９】
図１（ｃ）および図２（ｃ）に示すように、例えば電子サイクロトロン共鳴（ＥＣＲ：Electron Cyclotron Resonance）スパッタリング法などにより、絶縁膜３０を形成する。絶縁膜３０は例えばＳｉを含む無機絶縁膜であり、ＳｉＯ２、ＳｉＮ、または酸化窒化シリコン（ＳｉＯＮ）などで形成されている。厚さは１０ｎｍ以上、５０ｎｍ以下である。絶縁膜３０はウェハ１１の表面全体に設けられ、メサ１３の側面および上面を連続的に覆う。絶縁膜３０の形成後、ウェハ１１をダイシングすることで、複数の小片３２を切り出す。小片３２の平面形状は例えば一辺２ｍｍの正方形、または３０ｍｍ×２ｍｍの長方形である。小片３２はメサ１３より大きくてもよいし、メサ１３と同じ大きさでもよい。１つの小片３２が有するメサ１３の数は一個である。
【００２０】
（ＳＯＩ）
図３（ａ）および図３（ｂ）はウェハ４１を示す。ウェハ４１は例えば８インチのウェハである。図３（ａ）の点線の領域４１ａは小片３２が搭載される領域であり、図３（ｂ）は１つの領域４１ａを拡大している。図３（ｂ）に示すように、ウェハ４１はＳｉの基板４０、ＳｉＯ２層４２およびＳｉ層４４を含むＳＯＩ（シリコン・オン・インシュレータ）基板である。例えば、基板４０の厚さは５２０μｍ、ＳｉＯ２層４２の厚さは３μｍ、Ｓｉ層の厚さは２２０ｎｍである。
【００２１】
図３（ｂ）に示すように、例えばドライエッチングにより、Ｓｉ層４４に複数の溝４７を形成する。Ｓｉ層４４のうち、複数の導波路メサ４６およびテラス４８が残存する。例えば、溝４７の幅は５μｍ、導波路メサ４６の幅は例えば０．５μｍである。Ｓｉ層４４には、例えば直線導波路、テーパ導波路、リング共振器、ＤＢＲ反射鏡（回折格子）などのパッシブな光回路が形成される。
【００２２】
（接合およびそれ以降の工程）
図４（ａ）から図６は接合およびそれ以降の工程を示す。図４（ａ）に示すように、絶縁膜３０の表面がＳｉ層４４と対向し、メサ１３が複数の導波路メサ４６と対向するように、小片３２をウェハ４１に搭載する。複数の小片３２が搭載され、隣り合う小片３２の間隔は例えば２ｍｍである。
【００２３】
絶縁膜３０のメサ１３の面（図４（ａ）では下面、図１（ｃ）では上面）を覆う面と、ウェハ４１のＳｉ層４４の上面とを接合する。例えば、絶縁膜３０およびＳｉ層４４にＮ２プラズマ処理を行い、表面を活性化する。その後、水中で超音波を照射し洗浄する。表面を接触させ、常温の空気中において、小片３２とウェハ４１とを互いに押し付け合い、仮接合を行う。さらに３００℃、２時間のアニールを行うことで、接合界面から水分を離脱させ、本接合を行う。本接合では、両者の表面の酸素原子の未結合手同士が結合するため、接合強度が高まる。このように、接着剤などを介在させず、絶縁膜３０とＳｉ層４４とが接触することで、小片３２とウェハ４１とが接合される。接合部分の少なくとも一部では、小片３２の半導体層の[１００]軸が導波路メサ４６の延伸方向と一致する。メサ１３は導波路メサ４６より幅広であり、複数の導波路メサ４６および溝４７に対向する。
【００２４】
図４（ｂ）に示すように、ウェットエッチングにより半導体基板１０を除去する。ｐ型コンタクト層１２がエッチングストップ層として機能し、ｐ型コンタクト層１２よりも下側の半導体層はエッチングされない。半導体基板１０が完全に除去された後、ｐ型コンタクト層１２が露出する。
【００２５】
エッチャントは例えば塩酸（ＨＣｌ）、ＨＣｌと酢酸との混合溶液、ＨＣｌ、過酸化水素水および水の混合溶液など、ＨＣｌを含む液体である。ウェハ４１をエッチャントに浸す、またはエッチャントをウェハ４１に噴霧する。このため、エッチャントは半導体基板１０の表面に付着するだけでなく、メサ１３の両側に回り込み、またウェハ４１の溝４７の中に入り込む。
【００２６】
絶縁膜３０はエッチャントに対して耐性が高く、エッチングされにくい。したがって絶縁膜３０によりメサ１３の半導体層を保護することができる。絶縁膜３０はメサ１３の側面およびウェハ４１側の面を覆うため、メサ１３の両側に回り込むエッチャント、および溝４７に流入するエッチャントから半導体層を効果的に保護することができる。特に、メサ１３のウェハ４１に近い側は、エッチングストップ層であるｐ型コンタクト層１２から約２μｍ離れているため、エッチングされにくい。したがって接合部分が保護される。また、ＧａＩｎＡｓＰ層２８も保護層として機能する。
【００２７】
図４（ｃ）に示すように、例えばバッファードフッ酸（ＢＨＦ）溶液などを用いたウェットエッチングにより、絶縁膜３０のうちメサ１３の側面および半導体基板１０を覆う部分を除去する。エッチングは絶縁膜３０のうちウェハ４１との接合界面までは進行せず、接合界面の絶縁膜３０は残存する。また、メサ１３の半導体層もエッチングされない。
【００２８】
図５（ａ）から図６（ａ）は１つの導波路メサ４６に対応する部分を拡大している。図５（ａ）に示すように、ｐ型コンタクト層１２の表面にレジストを塗布し、フォトリソグラフィによるパターニングを行うことでマスク５１を形成する。その後、マスク５１の開口部から露出する半導体層にプロトンの注入を行う。例えば、開口部の幅は４μｍ、開口部間の距離は２μｍ、注入の深さは２μｍである。プロトン注入された半導体層は注入されない部分よりも高抵抗となり、電流狭窄領域が形成される。
【００２９】
図５（ｂ）に示すように、フォトリソグラフィおよびドライエッチングによりＳｉＮなどのマスク５２をメサ１３上に形成する。塩素系ガスを用いたドライエッチングにより、メサ１３からメサ５０（第２メサ）を形成する。すなわち、マスク５２から露出した化合物あ半導体層は除去され、マスク５１下の化合物半導体層がメサ５０を形成する。エッチング深さは例えば２μｍであり、ｎ型コンタクト層２４の厚さ方向における一部はエッチングされ、下側の一部は残存する。ｎ型コンタクト層２４および２６、ＧａＡｓＩｎＰ層２８はウェハ４１上に薄膜を形成する。１つのメサ５０は１つの導波路メサ４６に対向する。
【００３０】
図６（ａ）に示すように、マスク５２の除去の後、メサ５０の上面、側面およびｎ型コンタクト層２４の上面を覆う絶縁膜５４を形成する。絶縁膜５４は例えば厚さ０．５〜１μｍのＳｉＯ２で形成され、導波路メサ４６のクラッド層として機能する。
【００３１】
絶縁膜５４上にフォトリソグラフィで不図示のマスクを形成する。ＢＨＦによるエッチングで絶縁膜５４のうち、メサ５０上の部分およびｎ型コンタクト層２４上の部分に開口部を形成する。蒸着およびリフトオフ法により、絶縁膜５４の開口部に、メサ５０のｐ型コンタクト層１２に接触するｐ型電極５６、およびｎ型コンタクト層２４に接触するｎ型電極５８を形成する。ｐ型電極５６およびｎ型電極５８は、例えばチタン（Ｔｉ）、白金（Ｐｔ）および金（Ａｕ）を積層したオーミック電極である。
【００３２】
図６（ｂ）に示すように、パッド６０〜６３、配線６４および６５を形成する。例えば、絶縁膜６６を形成し、フォトリソグラフィによりレジストパターニングを行い、ウェットエッチングにより絶縁膜６６のｐ型電極５６およびｎ型電極５８の上に開口部を形成する。チタンタングステン（ＴｉＷ）をスパッタリングにより堆積し、さらにメッキ処理によりＴｉＷ上にＡｕ層を堆積する。例えば六フッ化硫黄（ＳＦ６）を用いた反応性イオンエッチング（ＲＩＥ）などでメッキ処理されていないＴｉＷを除去し、レジストマスクをＯ２アッシングで除去する。パッド６０はｐ型電極５６の表面に接触し、配線６４はパッド６０とパッド６１とを接続する。パッド６２はｎ型電極５８の表面に接触し、配線６５はパッド６２とパッド６３とを接続する。
【００３３】
ダイシング処理によりウェハ４１から複数の光半導体素子１００を形成する。図６（ｂ）に示す光半導体素子１００の長さＬ２は例えば１．５ｍｍ、長さＬ３は例えば０．６ｍｍ、メサ５０の長さＬ４は例えば１ｍｍである。図６（ｂ）では直線導波路が示されているが、前述のようにＳｉ層４４には例えばテーパ導波路、リング共振器、ＤＢＲ反射鏡（回折格子）などが形成されてもよい。
【００３４】
光半導体素子１００は、能動素子と受動素子とが接合し、エバネッセント光結合したハイブリッドレーザおよびハイブリッド変調器として機能する。活性層１８は波長１．５５μｍの光を出射する。ＧａＡｓＩｎＰ層２８のバンドギャップ波長は例えば１２００〜１３００ｎｍであり、活性層１８より大きい。したがって光はＧａＡｓＩｎＰ層２８で吸収されにくく、光閉じ込め層２０、ｎ型クラッド層２２、ｎ型コンタクト層２４および２６、ＧａＩｎＡｓＰ層２８を経由し、導波路メサ４６を伝播する。例えばＤＢＲなどの光回路で波長選択された光が光半導体素子１００から出射される。
【００３５】
実施例１によれば、図１（ｃ）に示すようにメサ１３の上面および側面を覆う絶縁膜３０を形成し、図４（ｂ）のように絶縁膜３０とウェハ４１のＳｉ層４４とを接合する。半導体基板１０のエッチングにおいて、絶縁膜３０が半導体層をエッチャントから保護するため、メサ１３の側面および接合界面側に回り込むエッチャントによる半導体層のエッチングが抑制される。したがって小片３２の剥離を抑制することができる。
【００３６】
図３（ａ）に示すようにウェハ４１のＳｉ層４４には導波路メサ４６および溝４７が形成される。メサ１３の幅は導波路メサ４６よりも大きく、メサ１３が複数の導波路メサ４６および溝４７に対向する。エッチャントが溝４７に入り込む。実施例１によれば、絶縁膜３０がメサ１３を覆うため、溝４７に浸入したエッチャントから、メサ１３の化合物半導体層が保護される。接合界面側の化合物半導体層のエッチングが抑制され、小片３２の剥離が効果的に抑制される。
【００３７】
絶縁膜３０はＳｉＯ２、ＳｉＯＮ、ＳｉＮなどＳｉを含む無機絶縁膜であり、エッチャントはＨＣｌを含む液体である。これらの膜は化合物半導体に対してエッチング選択性が高く、保護膜として有効に機能する。またウェハ４１のＳｉ層４４との接合強度が高くなる。エッチャントなどに応じて、エッチングされにくく、かつ接合強度の高い材料を用いることができる。
【００３８】
絶縁膜３０をＥＣＲスパッタリング法で形成することが好ましい。平坦性および被覆性が高く、穴のない緻密な絶縁膜３０を成膜することができる。これによりエッチャントからの保護がより効果的に行われる。
【００３９】
絶縁膜３０の厚さは例えば１０ｎｍ以上、５０ｎｍ以下であることが好ましい。絶縁膜３０が薄すぎると、化合物半導体層の保護が不十分となる。したがって絶縁膜３０は１０ｎｍ以上の厚さを有することが好ましい。しかし絶縁膜３０が厚すぎると表面の平坦性が低下する。絶縁膜３０はウェハ４１との接合界面となるため、隙間のない強固な接合のためには平坦性が高いことが好ましい。また、メサ１３の被覆性を高めるためにも、絶縁膜３０は平坦であることが好ましい。平坦性を向上するため、絶縁膜３０の厚さは５０ｎｍ以下であることが好ましい。
【００４０】
半導体基板１０はＩｎＰで形成されており、ＨＣｌなどによるエッチングが可能である。一方、その上に積層される化合物半導体層は、エッチングストップ層として機能するＧａＩｎＡｓのｐ型コンタクト層１２およびＧａＡｓＩｎＰ層２８を含む。このため、他の層がエッチャントから保護される。ＨＣｌ、およびＨＣｌと酢酸との混合溶液に対してはＧａＩｎＡｓおよびＧａＩｎＡｓがエッチストップ層として有効である。ＨＣｌ、過酸化水素水および水の混合溶液に対しては、ＧａＩｎＡｓがエッチストップ層として有効である。半導体基板１０、および化合物半導体層としては他の化合物半導体を用いてもよい。
【００４１】
ウェハ４１は小片３２よりも大きく、ウェハ１１から切り出された複数の小片３２をウェハ４１に接合する。このため、例えばウェハ同士を結合する場合に比べ、半導体基板１０のエッチング量を少なくすることができ、ＩｎＰなど化合物半導体の損失を低減することができる。これによりコストダウンが可能である。
【００４２】
塩素系ガスなどにより化合物半導体層をエッチングすることで、表面が平坦なメサ１３を形成することができる。メサ１３の表面が平坦であることにより、絶縁膜３０の被覆性が向上し、絶縁膜３０に穴および隙間が生じにくい。したがって絶縁膜３０により化合物半導体層がより有効に保護される。
【００４３】
メサ１３の高さは半導体層の積層体の厚さよりも大きい。つまり、メサ１３を形成する際のエッチングは、半導体基板１０の一部まで進行する。これにより、絶縁膜３０はメサ１３の上面から半導体基板１０の表面にかけて形成される。半導体基板１０をエッチングすると、絶縁膜３０およびｐ型コンタクト層１２が露出する。これらのエッチングレートは他の化合物半導体層に比べて小さいため、エッチングが進行しにくく、メサ１３の化合物半導体層を効果的に保護することができる。
【００４４】
絶縁膜３０のうち、メサ１３の側面を覆う部分は除去される。このとき例えばＢＨＦを用いたエッチングを行う。半導体層はＢＨＦによりエッチングされにくい。また、絶縁膜３０は１０〜５０ｎｍ程度の厚さであるため、側面の絶縁膜３０が除去される間、接合界面の絶縁膜３０までエッチングは進行しない。したがって接合界面は保護される。
【符号の説明】
【００４５】
１０              半導体基板
１１、４１        ウェハ
１２              ｐ型コンタクト層
１４              ｐ型クラッド層
１６、２０        光閉じ込め層
２２              ｎ型クラッド層
２４、２６        ｎ型コンタクト層
２８              ＧａＩｎＡｓＰ層
３０、５４        絶縁膜
３２              小片
４０              基板
４２              ＳｉＯ２層
４４              Ｓｉ層
５０、５１        マスク
５６              ｐ型電極
５８              ｎ型電極
６０〜６３        パッド
６４、６５        配線
１００            光半導体素子
【図１】
2020017650.tif 000003
【図２】
2020017650.tif 000004
【図３】
2020017650.tif 000005
【図４】
2020017650.tif 000006
【図５】
2020017650.tif 000007
【図６】
2020017650.tif 000008