(57)【要約】【課題】遮光領域に配置される画素数を抑制しつつ且つシェーディングや筋ムラを効果的に補正することができる撮像装置およびその駆動方法を提供する。【解決手段】撮像装置は、複数の画素が２次元マトリクス状に配列されている画素アレイ部、及び、画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部を含んでおり、  画素アレイ部は、  光電変換部を有する画素が配置されており光が入射する矩形状の撮像領域、  光電変換部を有する画素が配置されており遮光されている第１遮光領域、及び、  光電変換部を有しない画素が配置されており遮光されている第２遮光領域、を有しており、  第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている。【選択図】  図１
2020017916.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が２次元マトリクス状に配列されている画素アレイ部、及び、
画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部、
を含んでおり、
画素アレイ部は、
光電変換部を有する画素が配置されており光が入射する矩形状の撮像領域、
光電変換部を有する画素が配置されており遮光されている第１遮光領域、及び、
光電変換部を有しない画素が配置されており遮光されている第２遮光領域、
を有しており、
第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている、
撮像装置。
【請求項２】
第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側に配置されている、
請求項１に記載の撮像装置。
【請求項３】
第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている、
請求項２に記載の撮像装置。
【請求項４】
第１遮光領域は、撮像領域において列方向に延びる一方の辺側に配置されており、
第２遮光領域は、撮像領域において列方向に延びる他方の辺側に配置されている、
請求項１に記載の撮像装置。
【請求項５】
第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側と他方の辺側との双方に配置されている、
請求項１に記載の撮像装置。
【請求項６】
第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている、
請求項５に記載の撮像装置。
【請求項７】
第２遮光領域において行方向に並ぶ画素の個数は、第１遮光領域において行方向に並ぶ画素の個数よりも多い、
請求項１に記載の撮像装置。
【請求項８】
撮像領域における画素からの画素情報に対して補正処理を行う信号処理部を更に備えている、
請求項１に記載の撮像装置。
【請求項９】
信号処理部は、撮像領域に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う、
請求項８に記載の撮像装置。
【請求項１０】
信号処理部は、撮像領域における１つの行に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける当該行を含む複数行に属する画素からの画素情報に基づいて、補正処理を行う、
請求項９に記載の撮像装置。
【請求項１１】
信号処理部は、第１遮光領域における画素からの画素情報の平均値と第２遮光領域における画素からの画素情報の平均値との差分として得られる第１の補正情報と、第２遮光領域における当該行に属する画素または当該行を含む複数行に属する画素からの画素情報の平均値に基づいて得られる第２の補正情報とに基づいて、補正処理を行う、
請求項１０に記載の撮像装置。
【請求項１２】
信号処理部は、第１遮光領域において或る画素からの画素情報が異常値を示す場合には、該或る画素からの画素情報を除外して第１遮光領域における画素からの画素情報の平均値を算出する、
請求項１１に記載の撮像装置。
【請求項１３】
信号処理部は、撮像領域に属する画素からの画素情報に対して、複数フレームの画素情報に含まれる第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う、
請求項８に記載の撮像装置。
【請求項１４】
複数の画素が２次元マトリクス状に配列されている画素アレイ部、及び、
画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部、
を含んでおり、
画素アレイ部は、
光電変換部を有する画素が配置されており光が入射する矩形状の撮像領域、
光電変換部を有する画素が配置されており遮光されている第１遮光領域、及び、
光電変換部を有しない画素が配置されており遮光されている第２遮光領域、
を有しており、
第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている、
撮像装置を用いて、
画素アレイ部の画素を行毎に走査して画素情報を読み出すと共に、撮像領域に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて演算処理を行う、
撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、撮像装置、及び、撮像装置の駆動方法に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサなどの撮像装置は、フォトダイオード（Photo Diode：ＰＤ）などから成る光電変換部と、光電変換された電荷が転送される浮遊拡散領域（Floating Diffusion region：ＦＤ）と、複数のトランジスタとが組み合わされて成る画素を有している。そして、マトリクス状に配置された複数の画素から出力される信号に基づいて画像が構築される。画素から出力される信号は、例えば、画素列ごとに配置された複数のＡ／Ｄ（Analog to Digital）変換器によって並列的にＡ／Ｄ変換され、デジタル信号として出力される。
【０００３】
しかしながら、撮像装置にあっては、画素の暗電流成分やその面内分布によって発生するシェーディングや、電源ゆれなどに起因する筋ムラが発生する。このため、画素が行列状に２次元配置されてなる画素アレイ部の一部を遮光領域として、遮光領域の画素信号を、撮像領域の画素信号から減算するなどといった処理が提案されている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１５７１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
遮光領域に位置する画素に欠陥があると、シェーディングなどの軽減処理を行う際に支障が生ずる。そこで、遮光領域に、光電変換部を有する画素に加えて、光電変換部を有しない画素とを配置し、それぞれの画素信号に基づいて撮像領域の画素信号に処理を行うといったことが考えられる。処理精度を向上するといった観点からは、遮光領域に多くの画素を配置するといったことが好ましいが、センササイズが拡大するといった問題がある。
【０００６】
従って、本開示の目的は、遮光領域に配置される画素数を抑制しつつ且つシェーディングや筋ムラを効果的に補正することができる撮像装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するための本開示に係る撮像装置は、
複数の画素が２次元マトリクス状に配列されている画素アレイ部、及び、
画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部、
を含んでおり、
画素アレイ部は、
光電変換部を有する画素が配置されており光が入射する矩形状の撮像領域、
光電変換部を有する画素が配置されており遮光されている第１遮光領域、及び、
光電変換部を有しない画素が配置されており遮光されている第２遮光領域、
を有しており、
第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている、
撮像装置である。
【０００８】
上記の目的を達成するための本開示に係る撮像装置の駆動方法は、
複数の画素が２次元マトリクス状に配列されている画素アレイ部、及び、
画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部、
を含んでおり、
画素アレイ部は、
光電変換部を有する画素が配置されており光が入射する矩形状の撮像領域、
光電変換部を有する画素が配置されており遮光されている第１遮光領域、及び、
光電変換部を有しない画素が配置されており遮光されている第２遮光領域、
を有しており、
第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている、
撮像装置を用いて、
画素アレイ部の画素を行毎に走査して画素情報を読み出すと共に、撮像領域に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて演算処理を行う、
撮像装置の駆動方法である。
【発明の効果】
【０００９】
本開示に係る撮像装置にあっては、画素アレイ部の画素を行毎に走査して画素情報が読み出される。そして、第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている。この配置によれば、撮像領域において或る行に属する画素からの情報に対して、第１遮光領域と第２遮光領域において或る行を含む複数行の画素からの情報を用いて補正を施すといったことが容易になる。このため、遮光領域において行方向に並ぶ画素の個数を減らしたとしても支障なく補正を施すことができる。また、本開示に記載された効果は例示であって限定されるものではなく、また、付加的な効果があってもよい。
【図面の簡単な説明】
【００１０】
【図１】図１は、本開示の第１の実施形態に係る撮像装置を説明するための模式的な平面図である。
【図２】図２は、画素の回路構成を説明するための図であって、図２Ａは図１に示す撮像領域ＥＡに配置される画素ＰＸNと第１遮光領域ＳＡS1に配置される画素ＰＸS1の回路図、図２Ｂは図１に示す第２遮光領域ＳＡ2に配置される画素ＰＸS2の回路図である。
【図３】図３は、画素の構造を説明するための図であって、図３Ａは図１に示す撮像領域ＥＡに配置される画素ＰＸNの模式的な断面図、図３Ｂは図１に示す第１遮光領域ＳＡ1に配置される画素ＰＸS1の模式的な断面図、図３Ｃは図１に示す第２遮光領域ＳＡ2に配置される画素ＰＸS2の模式的な断面図である。
【図４】図４は、撮像領域の画素からの画素情報を補正する場合に、第１遮光領域と第２遮光領域のうちどの部分の領域の画素情報が用いられるかを説明するための模式的な平面図である。
【図５】図５は、図４に引き続き、撮像領域の画素からの画素情報を補正する場合に、第１遮光領域と第２遮光領域のうちどの部分の領域の画素情報が用いられるかを説明するための模式的な平面図である。
【図６】図６は、信号処理部の構造を説明するための模式図である。
【図７】図７は、信号処理部における処理を説明するための模式的なフローチャートである。
【図８】図８は、第１変形例に係る撮像装置を説明するための模式的な平面図である。
【図９】図９は、第２変形例に係る撮像装置を説明するための模式的な平面図である。
【図１０】図１０は、本開示の第２の実施形態に係る撮像装置の動作を説明するための模式図である。
【図１１】図１１は、画像処理にあたり、複数フレームのデータを取得することによって用いることができるデータを説明するための図であって、図１１Ａは、図１に示す第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とで取得されるデータの模式図、図１１Ｂは、画像処理が施される対象となる図１に示す撮像領域ＥＡで取得されるデータの模式図である。
【図１２】図１２は、複数フレームのデータを取得することによって、図１に示す第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とが占める割合を小さくすることができることを説明するための模式図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、実施形態に基づいて本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料は例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
１．本開示に係る、撮像装置、及び、撮像装置の駆動方法、全般に関する説明
２．第１の実施形態
３．第２の実施形態
４．その他
【００１２】
［本開示に係る、撮像装置、及び、撮像装置の駆動方法、全般に関する説明］
本開示に係る撮像装置、及び、本開示に係る撮像装置の駆動方法に用いられる撮像装置（以下、これらを単に、本開示に係る撮像装置と呼ぶ場合がある）において、第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側に配置されている構成とすることができる。
【００１３】
この場合において、第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている構成とすることができる。尚、第２遮光領域は撮像領域に隣接するように配置されており、第１遮光領域は第２遮光領域に隣接するように配置されている構成とすることもできるが、光電変換部を構成するフォトダイオードを形成する際に均一性を確保するといった観点からは、第１遮光領域は撮像領域に隣接するように配置されることが好ましい。
【００１４】
あるいは又、本開示に係る撮像装置において、第１遮光領域は、撮像領域において列方向に延びる一方の辺側に配置されており、第２遮光領域は、撮像領域において列方向に延びる他方の辺側に配置されている構成とすることができる。
【００１５】
あるいは又、本開示に係る撮像装置において、第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側と他方の辺側との双方に配置されている構成とすることができる。この場合において、第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている構成とすることができる。
【００１６】
上述した各種の好ましい構成を含む本開示の撮像装置にあっては、第２遮光領域において行方向に並ぶ画素の個数は、第１遮光領域において行方向に並ぶ画素の個数よりも多い構成とすることができる。
【００１７】
上述した各種の好ましい構成を含む本開示の撮像装置にあっては、撮像領域における画素からの画素情報に対して補正処理を行う信号処理部を更に備えている構成とすることができる。
【００１８】
上述した好ましい構成の本開示の撮像装置において、信号処理部は、撮像領域に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う構成とすることができる。
【００１９】
この場合において、信号処理部は、撮像領域における１つの行に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける当該行を含む複数行に属する画素からの画素情報に基づいて、補正処理を行う構成とすることができる。
【００２０】
この場合において、信号処理部は、第１遮光領域における画素からの画素情報の平均値と第２遮光領域における画素からの画素情報の平均値との差分として得られる第１の補正情報と、第２遮光領域における当該行に属する画素または当該行を含む複数行に属する画素からの画素情報の平均値に基づいて得られる第２の補正情報とに基づいて、補正処理を行う構成とすることができる。
【００２１】
この場合において、信号処理部は、第１遮光領域において或る画素からの画素情報が異常値を示す場合には、該或る画素からの画素情報を除外して第１遮光領域における画素からの画素情報の平均値を算出する構成とすることができる。
【００２２】
上述した各種の好ましい構成を含む本開示の撮像装置において、信号処理部は、撮像領域に属する画素からの画素情報に対して、複数フレームの画素情報に含まれる第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う構成とすることができる。
【００２３】
上述した各種の好ましい構成を含む本開示の撮像装置は、光電変換素子や種々の画素トランジスタを含む画素が行方向及び列方向に２次元マトリクス状に配列されて成るＣＭＯＳセンサや、係るセンサを用いたカメラなどとして構成することができる。
【００２４】
画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部や信号処理部は、例えば、論理回路や記憶回路などから構成することができ、これらは、周知の回路素子を用いて構成することができる。尚、信号処理部は、ハードウェアとして実装されていてもよいし、ソフトウェアとして実装されていてもよい、更には、ハードウェアとソフトウェアとが協同するように実装されていてもよい。
【００２５】
駆動部を構成する水平駆動回路は、例えば、画素の列ごとに配置されたＡ／Ｄ変換部を備えている構成とすることができる。この場合には、画素から出力される信号は、並列的にＡ／Ｄ変換され、デジタル信号として出力される。
【００２６】
撮像装置は、モノクロ画像を撮像する構成であってもよいし、カラー画像を撮像する構成であってもよい。カラー画像を撮像する構成の場合、通常、光電変換部の光入射面側に、カラーフィルタが配置される。例えば、Ｂａｙｅｒ配列のカラー画像を撮像する場合、［赤，緑，緑，青］に対応する光電変換素子の群を用いてカラー撮像を行う。
【００２７】
撮像装置が撮像する画像のピクセルの値として、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（３８４０，２１６０）、（７６８０，４３２０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
【００２８】
本明細書における各種の条件は、厳密に成立する場合の他、実質的に成立する場合にも満たされる。設計上あるいは製造上生ずる種々のばらつきの存在は許容される。また、以下の説明で用いる各図面は模式的なものであり、実際の寸法やその割合を示すものではない。
【００２９】
［第１の実施形態］
第１の実施形態は、本開示に係る、撮像装置、及び、撮像装置の駆動方法に関する。
【００３０】
図１は、本開示の第１の実施形態に係る撮像装置を説明するための模式的な平面図である。
【００３１】
第１の実施形態に係る撮像装置１は、半導体材料として例えばシリコン（Ｓｉ）を用いた半導体基板に複数の画素が２次元マトリクス状に配列されている画素アレイ部１０、及び、画素アレイ部１０の画素を行毎に走査して画素情報を読み出す駆動部２０を含んでいる。駆動部２０は、垂直駆動回路２１、水平駆動回路２２などから構成されている。これらの動作は、図示せぬ制御回路によって制御される。撮像装置１は、所謂ＣＭＯＳイメージセンサである。
【００３２】
画素アレイ部１０は、光電変換部を有する画素ＰＸNが配置されており光が入射する矩形状の撮像領域ＥＡ、光電変換部を有する画素ＰＸS1が配置されており遮光されている第１遮光領域ＳＡ1、及び、光電変換部を有しない画素ＰＸS2が配置されており遮光されている第２遮光領域ＳＡ2を備えている。撮像装置１は、撮像領域ＥＡにおける画素ＰＸNからの画素情報に対して補正処理を行う信号処理部３０を更に備えている。尚、画素ＰＸN，画素ＰＸS1，画素ＰＸS2を単に画素ＰＸと記す場合がある。
【００３３】
矩形の撮像領域ＥＡの各辺を、符号ＳＤT，ＳＤU，ＳＤL，ＳＤRで表す。第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とは、撮像領域ＥＡにおいて列方向（図においてＹ方向）に延びる辺に沿うように配置されている。より具体的には、撮像領域ＥＡにおいて列方向に延びる一方の辺ＳＤL側に配置されている。第１遮光領域ＳＡ1は撮像領域ＥＡに隣接するように配置されており、第２遮光領域ＳＡ2は第１遮光領域ＳＡ1に隣接するように配置されている。
【００３４】
また、第２遮光領域ＳＡ2において行方向（図においてＸ方向）に並ぶ画素画素ＰＸS2の個数は、第１遮光領域ＳＡ1において行方向に並ぶ画素ＰＸS1の個数よりも多い。換言すれば、第２遮光領域ＳＡ2の行方向の巾は、第１遮光領域ＳＡ1の行方向の巾よりも広い。
【００３５】
垂直駆動回路２１は、シフトレジスタやアドレスデコーダなどの論理回路によって構成され、画素アレイ部１０の画素ＰＸを行ごとに順次駆動するための駆動信号を、制御線ＨＳＬを介して画素ＰＸに供給する。尚、１つの画素行に対応して、複数種類の制御線が配される。
【００３６】
また、画素ＰＸから出力される信号レベルやリセットレベルは、垂直信号線ＶＳＬを介して、水平駆動回路２２に送られる。複数の垂直信号線ＶＳＬのそれぞれは、画素列を構成する画素ＰＸのうち、所定の関係にある画素群に対応して接続される。
【００３７】
水平駆動回路２２は、画素ＰＸから出力される信号に基づいて２重サンプリング（Double Data Sampling：ＤＤＳ)を施した後、Ａ／Ｄ変換を行う。水平駆動回路２２は、例えば、垂直信号線ＶＳＬごとに並列的にＤＤＳ処理を行う構成とすることができる。そして、水平駆動回路２２から画素情報Ｄsigが信号処理部３０に出力される。信号処理部３０は、撮像領域ＥＡにおける画素ＰＸNからの画素情報に対して、画素ＰＸS1，ＰＸS2からの情報に基づいて補正処理を行う。補正処理については、後述する図４ないし図７を参照して、後で詳しく説明する。
【００３８】
次いで、画素ＰＸの基本的な構成や動作について説明する。図２は、画素の回路構成を説明するための図であって、図２Ａは図１に示す撮像領域ＥＡに配置される画素ＰＸNと第１遮光領域ＳＡ1に配置される画素ＰＸS1の回路図、図２Ｂは図１に示す第２遮光領域ＳＡ2に配置される画素ＰＸS2の回路図である。
【００３９】
図２Ａを参照して、撮像領域ＥＡに配置される画素ＰＸNと第１遮光領域ＳＡ1に配置される画素ＰＸS1について説明する。画素ＰＸNと画素ＰＸS1とは同一の回路構成であって、
光電変換部ＰＤに所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域ＦＤに転送するための転送トランジスタ、
浮遊拡散領域ＦＤに所定の電圧を印加するためのリセットトランジスタ、
ゲート電極に浮遊拡散領域ＦＤの電圧が印加される増幅トランジスタ、及び、
増幅トランジスタと垂直信号線ＶＳＬとを接続するための選択トランジスタ、
といった５つのトランジスタ（それぞれ、符号ＯＦＧ，ＴＲＧ，ＲＳＴ，ＡＭＰ，ＳＥＬで表す）、フォトダイオードから成る光電変換部ＰＤ、及び、浮遊拡散領域ＦＤから構成されている。
【００４０】
これに対して、第２遮光領域ＳＡ2に配置される画素ＰＸS2は、画素ＰＸN，ＰＸS1に対して光電変換部ＰＤが省略されている構成である（図２Ｂ参照）。
【００４１】
光電変換部ＰＤの一端（アノード側）や浮遊拡散領域ＦＤの一端には、一定の電圧（例えば接地電圧）が供給される。駆動電圧が供給される電源線と光電変換部ＰＤの他端（カソード側）とは、初期化トランジスタＯＦＧを介して接続されている。駆動電圧が供給される電源線と浮遊拡散領域ＦＤの他端とは、リセットトランジスタＲＳＴを介して接続されている。光電変換部ＰＤの他端と浮遊拡散領域ＦＤの他端とは、転送トランジスタＴＲＧを介して接続されている。
【００４２】
増幅トランジスタＡＭＰの一端は駆動電圧が供給される電源線に接続されている。増幅トランジスタＡＭＰの他端と垂直信号線ＶＳＬとは、選択トランジスタＳＥＬを介して接続されている。増幅トランジスタＡＭＰのゲート電極は、浮遊拡散領域ＦＤの他端に接続されている。
【００４３】
画素ＰＸの基本的な動作について説明する。尚、ここでは、トランジスタＯＦＧ，ＴＲＧ，ＲＳＴ，ＳＥＬのゲート電極に接続される制御線を、それぞれ、制御線ＨＳＬ（ＯＦＧ）、制御線ＨＳＬ（ＴＲＧ）、制御線ＨＳＬ（ＲＳＴ）、制御線ＨＳＬ（ＳＥＬ）と表記する。
【００４４】
先ず、全行の制御線ＨＳＬ（ＯＦＧ）がハイレベルとされている状態（換言すれば、初期化トランジスタＯＦＧを介して電圧ＶDDが印加され光電変換部ＰＤがリセットされている状態）から、全行の制御線ＨＳＬ（ＯＦＧ）を一括してローレベルとする。これによって、全画素において露光が開始される。
【００４５】
そして、所定の露光期間が経過した後、全行の制御線ＨＳＬ（ＴＲＧ）を所定の期間ハイレベルとする。これによって、転送トランジスタＴＲＧが導通状態となって、光電変換部ＰＤの電荷が浮遊拡散領域ＦＤに転送され、保持される。尚、画素ＰＸS2にあっては光電変換部ＰＤが省略されているので、光電変換部ＰＤの電荷が浮遊拡散領域ＦＤに転送されるといったことはない。
【００４６】
次いで、画素信号を読み出す。具体的には、読み出し対象となる行の制御線ＨＳＬ（ＳＥＬ）を、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して垂直信号線ＶＳＬに接続される。そして、その期間内に、制御線ＨＳＬ（ＲＳＴ）を一定期間ハイレベルとする。この動作によって、信号レベルとリセットレベルの読出しが行われる。
【００４７】
垂直信号線ＶＳＬを介して読み出される信号レベル、リセットレベルは、それぞれ、増幅トランジスタＡＭＰのゲート電圧によって制御される。水平駆動回路２２は、リセットレベルと信号レベルとの差分を求め、それを画素情報Ｄsigとして出力する。
【００４８】
ここで、画素ＰＸN、画素ＰＸS1，画素ＰＸS2からの画素情報の意味について説明する。
【００４９】
図３は、画素の構造を説明するための図であって、図３Ａは図１に示す撮像領域ＥＡに配置される画素ＰＸNの模式的な断面図、図３Ｂは図１に示す第１遮光領域ＳＡ1に配置される画素ＰＸS1の模式的な断面図、図３Ｃは図１に示す第２遮光領域ＳＡ2に配置される画素ＰＸS2の模式的な断面図である。
【００５０】
画素ＰＸは、半導体基板の上層に設けられた素子分離領域ＳＴＩで区画された領域に形成されている。図３Ａや図３Ｂに示すように、画素ＰＸNと画素ＰＸS1にあっては、例えばフォトダイオードから成る光電変換部ＰＤ、浮遊拡散領域ＦＤ、読み出し用の転送電極ＴＲＧが設けられている。そして、それらの上に遮光膜１１が配置されている。画素ＰＸS2にあっては、光電変換部ＰＤは省略されており、浮遊拡散領域ＦＤ、読み出し用の転送電極ＴＲＧが設けられている。そして、それらの上に遮光膜１１が配置されている。
【００５１】
画素ＰＸNにあっては、光電変換部ＰＤの上の遮光膜１１の部分には開口ＯＰが形成され、外光がＰＤに入射する。ここで、例えばフォトダイオードから成る光電変換部ＰＤはｐｎ接合に起因する暗電流が発生する。従って、画素ＰＸNを用いて、光電変換された電荷と暗電流による電荷の双方に基づいた画素情報を得ることができる。尚、より具体的には、画素ＰＸの駆動に伴う電源ゆれなどに起因する影響を包含した状態の情報が得られる。
【００５２】
画素ＰＸS1にあっては、光電変換部ＰＤは遮光膜１１によって遮光されている。従って、画素ＰＸS1にあっては、光電変換部ＰＤのｐｎ接合に起因する暗電流による電荷に基づいた画素情報を得ることができる。尚、より具体的には、画素ＰＸの駆動に伴う電源ゆれなどに起因する影響を包含した状態の情報が得られる。
【００５３】
画素ＰＸS2にあっては、光電変換部ＰＤが省略されているので、従って、光電変換された電荷も、光電変換部ＰＤのｐｎ接合に起因する暗電流による電荷も蓄積されない。よって、画素ＰＸの駆動に伴う電源ゆれなどに起因する画素情報を得ることができる。
【００５４】
以上、画素の基本的な構成や動作について説明した。引き続き、撮像装置１の動作について説明する。
【００５５】
先ず、本開示の理解を助けるため、撮像領域ＥＡの画素ＰＸNからの画素情報を補正する場合に、第１遮光領域ＳＡ1と第２遮光領域ＳＡ2のうちどの部分の領域の画素情報が用いられるかについて説明する。
【００５６】
撮像領域ＥＡの画素ＰＸNからの画素情報を、第１遮光領域ＳＡ1および第２遮光領域ＳＡ2の画素ＰＸS1，ＰＸS2からの情報に基づいて補正する場合、精度の観点から、第１遮光領域ＳＡ1や第２遮光領域ＳＡ2に配置された多数の画素ＰＸS1，ＰＸS2からの情報を用いることが好ましい。この場合、撮像領域ＥＡにおいて或る行に属する画素ＰＸNからの画素情報を、第１遮光領域ＳＡ1および第２遮光領域ＳＡ2において該或る行に属する画素ＰＸS1，ＰＸS2からの情報に基づいて補正しようとすれば、第１遮光領域ＳＡ1および第２遮光領域ＳＡ2において行方向に多数の画素ＰＸS1，ＰＸS2を配置せざるを得ない。しかしながら、これは、センササイズを拡大するといった要因となる。
【００５７】
そこで、撮像領域ＥＡにおいて或る行に属する画素ＰＸNからの画素情報を、第１遮光領域ＳＡ1および第２遮光領域ＳＡ2において該或る行を含む他の行に属する画素ＰＸS1，ＰＸS2からの情報に基づいて補正するといったことが考えられる。この構成によれば、第１遮光領域ＳＡ1および第２遮光領域ＳＡ2において行方向に並ぶ画素ＰＸS1，ＰＸS2の数を抑制することができる。定性的には、暗電流特性は面内において徐々に変化するといった傾向を示す。従って、暗電流特性による影響を補正する場合には、第１遮光領域ＳＡ1において多数の行の画素ＰＸS1の情報に基づいて補正をしても支障はない。
【００５８】
しかしながら、画素ＰＸの駆動に伴う電源ゆれなどに起因して生ずる横方向の筋ムラは面内において徐々に変化するといった傾向は示さず、行の位置に応じて変化するといった傾向を示す。従って、電源ゆれなどに起因する影響を補正する場合には、第２遮光領域ＳＡ2においてある程度限定された範囲の行における画素ＰＸS2の情報に基づいて補正をすることが好ましい。
【００５９】
上述した観点から、第１の実施形態にあっては、撮像領域ＥＡにおいて或る行に属する画素からの画素情報を、第１遮光領域ＳＡ1および第２遮光領域ＳＡ2において該或る行を含む他の行に属する画素からの情報に基づいて補正する。但し、電源ゆれなどに起因する影響を補正する場合には、第２遮光領域ＳＡ2においてある程度限定された範囲の行における画素の情報に基づいて補正をする。
【００６０】
図４は、撮像領域の画素からの画素情報を補正する場合に、第１遮光領域と第２遮光領域のうちどの部分の領域の画素情報が用いられるかを説明するための模式的な平面図である。図５は、図４に引き続き、撮像領域の画素からの画素情報を補正する場合に、第１遮光領域と第２遮光領域のうちどの部分の領域の画素情報が用いられるかを説明するための模式的な平面図である。
【００６１】
図４や図５に示すように、第１の実施形態にあっては、画素アレイ部１０において所定のｍ本の行（以下、単に、［ｍ行］と記す）に属する画素ＰＸNについて、第１遮光領域ＳＡ1においても該当する［ｍ行］に属する画素ＰＸS1の情報を使用する。また、所定の［ｍ行］に含まれる［ｎ行］（但し、ｍ＞ｎ）の群に属する画素画素ＰＸNについては、基本的には、第２遮光領域ＳＡ2においても該当する［ｎ行］に属する画素画素ＰＸS2の情報を使用する。尚、［ｍ，ｎ］は自然数であって、［ｍ］は［ｎ］の整数倍とすることが好ましい。
【００６２】
以下、図を参照して、信号処理部における動作について説明する。
【００６３】
図６は、信号処理部の構造を説明するための模式図である。図７は、信号処理部における処理を説明するための模式的なフローチャートである。
【００６４】
第１の実施形態にあっては、画素アレイ部１０の画素ＰＸを行毎に走査して画素情報を読み出すと共に、撮像領域ＥＡに属する画素からの画素情報に対して、第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とにおける画素ＰＸS1，ＰＸS2からの画素情報に基づいて演算処理を行う。
【００６５】
信号処理部３０は、撮像領域ＥＡに属する画素ＰＸNからの画素情報に対して、第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とにおける画素ＰＸS1，ＰＸS2からの画素情報に基づいて、演算処理を行う。より具体的には、信号処理部３０は、撮像領域ＥＡにおける１つの行に属する画素ＰＸNからの画素情報に対して、第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とにおける当該行を含む複数行に属する画素ＰＸS1，ＰＸS2からの画素情報に基づいて、補正処理を行う。以下、具体的な動作について詳しく説明する。
【００６６】
図６に示すように、信号処理部３０は、水平駆動回路２２からの画素情報Ｄsigを振り分けるセレクタ部３１、画素ＰＸNに対応するｍ行分のメモリ部３２、画素ＰＸS1についてのｍ行平均値演算部３３、及び、画素ＰＸS2についての、ｎ行平均値演算部３４、ｍ／ｎ個の補正情報保持部３５、ｍ行平均値演算部３６などを備えている。
【００６７】
以下説明するように、信号処理部３０は、第１遮光領域ＳＡ1における画素ＰＸS1からの画素情報の平均値と第２遮光領域ＳＡ2における画素ＰＸS2からの画素情報の平均値との差分として得られる第１の補正情報と、第２遮光領域ＳＡ2における当該行に属する画素ＰＸS2または当該行を含む複数行に属する画素ＰＸS2からの画素情報の平均値に基づいて得られる第２の補正情報とに基づいて、補正処理を行う。
【００６８】
図６や図７に示すように、水平駆動回路２２からの画素情報Ｄsigは、画素ＰＸS1、画素ＰＸS2、画素ＰＸNのいずれに該当するものであるかが選別される。画素情報Ｄsigが画素ＰＸNのデータである場合、図６に示すメモリ部３２に格納される。画素情報Ｄsigが画素ＰＸS1のデータである場合、図６に示すｍ行平均値演算部３３において、ｍ行分の画素ＰＸS1のデータの平均値が算出される。ｍ行平均値演算部３３からの出力は、電源ゆれ成分を含む暗電流成分の平均値に該当する。これは、第１の補正情報の基となる。
【００６９】
画素情報Ｄsigが画素ＰＸS2のデータである場合、図６に示すｎ行平均値演算部３４において、ｎ行分の画素ＰＸS2のデータの平均値が算出される。ｎ行平均値演算部３４からの出力は、電源ゆれ成分の平均値に該当する。また、この平均値は、ｎ行単位で算出されるので、ｍ／ｎ個の第２の補正情報として、保持部３５に保持される。第２の補正情報は、ｎ行分の画素ＰＸS2の電源ゆれ成分の平均値に該当する。また、ｍ行平均値演算部３６によって、ｍ行分の画素ＰＸS2のデータの平均値が算出される。ｍ行平均値演算部３６からの出力は、ｍ行分の画素ＰＸS2の電源ゆれ成分の平均値に該当する。
【００７０】
画素ＰＸNのデータはメモリ部３２によってｍ行分保持された後、１行分ずつ出力される。画素ＰＸNのデータは、暗電流成分と電源ゆれ成分を含む  画像情報である。そこで、保持部３５に格納された第２の補正情報をｎ行周期で切り替えて減算する。この減算によって、画素ＰＸNのデータから電源ゆれ成分の影響が除去される。
【００７１】
更に、ｍ行平均値演算部３３の出力を減算することで、画素ＰＸNのデータから暗電流成分の影響を除去することができる。ただし、単純に減算した場合、電源ゆれ成分を二重に減算することとなる。そこで、ｍ行平均値演算部３３の出力からｍ行平均値演算部３６の出力を減算し、第１の補正情報として減算する。第１の補正情報は、ｍ行分の画素ＰＸS1の暗電流成分の平均値に該当する。
【００７２】
尚、第１遮光領域ＳＡ1の画素ＰＸS1は暗電流成分を主とするデータを生成する。従って、各画素のデータ値の変動幅はそれほど大きくはない。画素ＰＸS1が含む光電変換部ＰＤに異常がある場合、その画素からのデータ値は他の画素から大きく逸脱したものとなる。このように、画素ＰＸS1の異常は容易に検出できるので、信号処理部３０は、第１遮光領域ＳＡ1において或る画素からの画素情報が異常値を示す場合には、該或る画素からの画素情報を除外して第１遮光領域ＳＡ1における画素からの画素情報の平均値を算出することが好ましい。
【００７３】
以上、第１の実施形態について説明した。説明においては、（ｍ＞ｎ）であることが好ましいとして説明したが、場合によっては種々の変形が可能である。
【００７４】
例えば、ｍ＝ｎと設定をしておき、画素ＰＸS1と画素ＰＸS2との差分を取得することで暗電流成分の情報を取り出し、この情報のみに基づいて補正をするといったことが考えられる。あるいは又、ｍ＜ｎと設定しておき、画素ＰＸS1の行数を少なく設定することによって、画素ＰＸS1の欠陥が多い場合において補正を行うといったことが考えられる。
【００７５】
また、以上の説明においては、第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とは、撮像領域ＥＡにおいて列方向に延びる一方の辺ＳＤL側に配置されているとしたが、他の配置も可能である。以下、図を参照して説明する。
【００７６】
図８は、第１変形例に係る撮像装置を説明するための模式的な平面図である。この例において、第１遮光領域ＳＡ1は、撮像領域において列方向に延びる一方の辺ＳＤL側に配置されており、第２遮光領域ＳＡ2は、撮像領域において列方向に延びる他方の辺ＳＤR側に配置されている。尚、第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とが入れ替わっている構成であってもよい。
【００７７】
図９は、第２変形例に係る撮像装置を説明するための模式的な平面図である。この例において、第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とは、撮像領域において列方向に延びる一方の辺側と他方の辺側との双方に配置されている。更には、第１遮光領域ＳＡ1は撮像領域に隣接するように配置されており、第２遮光領域ＳＡ2は第１遮光領域ＳＡ1に隣接するように配置されている。
【００７８】
図９に示す構成にあっては、辺ＳＤL側と辺ＳＤR側とにおける画素ＰＸを利用して補正を行なうといったこともできる。例えば、辺ＳＤL側の画素ＰＸを利用して暗電流成分による影響を補正し、辺ＳＤR側の画素ＰＸを利用して電源ゆれの成分による影響を補正するといったこともできる。
【００７９】
［第２の実施形態］
第２の実施形態も、本開示に係る、撮像装置、及び、撮像装置の駆動方法に関する。
【００８０】
第１の実施形態は、基本的には、同じフレームで取得された画素情報を用いて補正を行なうといった構成であった。補正の精度向上の観点からは、第１遮光領域や第２遮光領域に配置された多数の画素からの情報を用いることが好ましい。
【００８１】
第２の実施形態において、信号処理部は、撮像領域ＥＡに属する画素からの画素情報に対して、複数フレームの画素情報に含まれる第１遮光領域ＳＡ1と第２遮光領域ＳＡ2とにおける画素からの画素情報に基づいて、演算処理を行う。
【００８２】
第２の実施形態に係る撮像装置の模式図は、図１において撮像装置１を撮像装置２と、信号処理部３０を信号処理部２３０と読み替えればよい。
【００８３】
図１０は、本開示の第２の実施形態に係る撮像装置の動作を説明するための模式図である。
【００８４】
撮像装置２は、例えば、通常のフレームレートにたいして３倍のフレームレートで撮像を行なう。この場合、通常の１フレームを構築するために、図１０に示すように３枚のフレームの画素情報を取得することができる。信号処理部２３０はこれらの画素情報を保持して、撮像領域ＥＡの画素情報に補正を施すことができる。
【００８５】
図１１は、画像処理にあたり、複数フレームのデータを取得することによって用いることができるデータを説明するための図であって、図１１Ａは、図１に示す領域１２と領域１３とで取得されるデータの模式図、図１１Ｂは、画像処理が施される対象となる図１に示す撮像領域ＥＡで取得されるデータの模式図である。
【００８６】
第１遮光領域ＳＡ1や第２遮光領域ＳＡ2からの情報は、単独フレームに対して３倍の情報を取得することができる。信号処理部２３０は、これらの情報を利用して、例えば第１の実施形態において説明した補正動作を施すといったことも可能である。尚、撮像領域ＥＡの画素情報にあっては、３フレームのうちいずれかのフレームの情報を使用するといった態様であってもよいし、あるいは、複数フレームの平均を使用するといった態様であってもよい。
【００８７】
また、上述した例では、単独フレームに対して３倍の情報を取得することができる。よって、図１２に示すように、１つのフレームにおける遮光領域の画素数を少なく設定するといったことも可能である。結果として、画素アレイ部１０において遮光領域が占める割合を小さくすることができるといった利点を備えている。
【００８８】
［その他］
なお、本開示の技術は以下のような構成も取ることができる。
［Ａ１］
複数の画素が２次元マトリクス状に配列されている画素アレイ部、及び、
画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部、
を含んでおり、
画素アレイ部は、
光電変換部を有する画素が配置されており光が入射する矩形状の撮像領域、
光電変換部を有する画素が配置されており遮光されている第１遮光領域、及び、
光電変換部を有しない画素が配置されており遮光されている第２遮光領域、
を有しており、
第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている、
撮像装置。
［Ａ２］
第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側に配置されている、
上記［Ａ１］に記載の撮像装置。
［Ａ３］
第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている、
上記［Ａ２］に記載の撮像装置。
［Ａ４］
第１遮光領域は、撮像領域において列方向に延びる一方の辺側に配置されており、
第２遮光領域は、撮像領域において列方向に延びる他方の辺側に配置されている、
上記［Ａ１］に記載の撮像装置。
［Ａ５］
第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側と他方の辺側との双方に配置されている、
上記［Ａ１］に記載の撮像装置。
［Ａ６］
第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている、
上記［Ａ５］に記載の撮像装置。
［Ａ７］
第２遮光領域において行方向に並ぶ画素の個数は、第１遮光領域において行方向に並ぶ画素の個数よりも多い、
上記［Ａ１］ないし［Ａ６］のいずれかに記載の撮像装置。
［Ａ８］
撮像領域における画素からの画素情報に対して補正処理を行う信号処理部を更に備えている、
上記［Ａ１］ないし［Ａ７］のいずれかに記載の撮像装置。
［Ａ９］
信号処理部は、撮像領域に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う、
上記［Ａ８］に記載の撮像装置。
［Ａ１０］
信号処理部は、撮像領域における１つの行に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける当該行を含む複数行に属する画素からの画素情報に基づいて、補正処理を行う、
上記［Ａ９］に記載の撮像装置。
［Ａ１１］
信号処理部は、第１遮光領域における画素からの画素情報の平均値と第２遮光領域における画素からの画素情報の平均値との差分として得られる第１の補正情報と、第２遮光領域における当該行に属する画素または当該行を含む複数行に属する画素からの画素情報の平均値に基づいて得られる第２の補正情報とに基づいて、補正処理を行う、
上記［Ａ１０］に記載の撮像装置。
［Ａ１２］
信号処理部は、第１遮光領域において或る画素からの画素情報が異常値を示す場合には、該或る画素からの画素情報を除外して第１遮光領域における画素からの画素情報の平均値を算出する、
上記［Ａ１１］に記載の撮像装置。
［Ａ１３］
信号処理部は、撮像領域に属する画素からの画素情報に対して、複数フレームの画素情報に含まれる第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う、
上記［Ａ８］ないし［Ａ１２］のいずれかに記載の撮像装置。
【００８９】
［Ｂ１］
複数の画素が２次元マトリクス状に配列されている画素アレイ部、及び、
画素アレイ部の画素を行毎に走査して画素情報を読み出す駆動部、
を含んでおり、
画素アレイ部は、
光電変換部を有する画素が配置されており光が入射する矩形状の撮像領域、
光電変換部を有する画素が配置されており遮光されている第１遮光領域、及び、
光電変換部を有しない画素が配置されており遮光されている第２遮光領域、
を有しており、
第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる辺に沿うように配置されている、
撮像装置を用いて、
画素アレイ部の画素を行毎に走査して画素情報を読み出すと共に、撮像領域に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて演算処理を行う、
撮像装置の駆動方法。
［Ｂ２］
第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側に配置されている、
上記［Ｂ１］に記載の撮像装置の駆動方法。
［Ｂ３］
第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている、
上記［Ｂ２］に記載の撮像装置の駆動方法。
［Ｂ４］
第１遮光領域は、撮像領域において列方向に延びる一方の辺側に配置されており、
第２遮光領域は、撮像領域において列方向に延びる他方の辺側に配置されている、
上記［Ｂ１］に記載の撮像装置の駆動方法。
［Ｂ５］
第１遮光領域と第２遮光領域とは、撮像領域において列方向に延びる一方の辺側と他方の辺側との双方に配置されている、
上記［Ｂ１］に記載の撮像装置の駆動方法。
［Ｂ６］
第１遮光領域は撮像領域に隣接するように配置されており、第２遮光領域は第１遮光領域に隣接するように配置されている、
上記［Ｂ５］に記載の撮像装置の駆動方法。
［Ｂ７］
第２遮光領域において行方向に並ぶ画素の個数は、第１遮光領域において行方向に並ぶ画素の個数よりも多い、
上記［Ｂ１］ないし［Ｂ６］のいずれかに記載の撮像装置の駆動方法。
［Ｂ８］
撮像領域に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う、
上記［Ｂ１］に記載の撮像装置の駆動方法。
［Ｂ９］
撮像領域における１つの行に属する画素からの画素情報に対して、第１遮光領域と第２遮光領域とにおける当該行を含む複数行に属する画素からの画素情報に基づいて、補正処理を行う、
上記［Ｂ８］に記載の撮像装置の駆動方法。
［Ｂ１０］
第１遮光領域における画素からの画素情報の平均値と第２遮光領域における画素からの画素情報の平均値との差分として得られる第１の補正情報と、第２遮光領域における当該行に属する画素または当該行を含む複数行に属する画素からの画素情報の平均値に基づいて得られる第２の補正情報とに基づいて、補正処理を行う、
上記［Ｂ９］に記載の撮像装置の駆動方法。
［Ｂ１１］
第１遮光領域において或る画素からの画素情報が異常値を示す場合には、該或る画素からの画素情報を除外して第１遮光領域における画素からの画素情報の平均値を算出する、
上記［Ｂ１０］に記載の撮像装置の駆動方法。
［Ｂ１２］
撮像領域に属する画素からの画素情報に対して、複数フレームの画素情報に含まれる第１遮光領域と第２遮光領域とにおける画素からの画素情報に基づいて、演算処理を行う、
上記［Ｂ１］ないし［Ｂ１１］のいずれかに記載の撮像装置の駆動方法。
【符号の説明】
【００９０】
１，２・・・撮像装置、１０・・・画素アレイ部、１１・・・遮光膜、２０・・・駆動部、２１・・・水平駆動回路、２２・・・垂直駆動回路、３０，２３０・・・信号処理部、３１・・・セレクタ部、３２・・・ｍ行分のメモリ部、３３・・・画素ＰＸS1についてのｍ行平均値演算部、３４・・・画素ＰＸS2についてのｎ行平均値演算部、３５・・・ｍ／ｎ個の補正情報保持部、３６・・・画素ＰＸS2についてのｍ行平均値演算部、ＥＡ・・・撮像領域、ＳＡ1・・・第１遮光領域、ＳＡ2・・・第２遮光領域、ＳＤL，ＳＤT，ＳＤR，ＳＤU・・・撮像領域の辺、ＨＳＬ・・・制御線、ＶＳＬ・・・垂直信号線、ＰＸN・・・撮像領域に配置される画素、ＰＸS1・・・第１遮光領域に配置される画素、ＰＸS2・・・第２遮光領域に配置される画素
【図１】
2020017916.tif 000003
【図２】
2020017916.tif 000004
【図３】
2020017916.tif 000005
【図４】
2020017916.tif 000006
【図５】
2020017916.tif 000007
【図６】
2020017916.tif 000008
【図７】
2020017916.tif 000009
【図８】
2020017916.tif 000010
【図９】
2020017916.tif 000011
【図１０】
2020017916.tif 000012
【図１１】
2020017916.tif 000013
【図１２】
2020017916.tif 000014