(57)【要約】【課題】ゲート容量型の電圧依存性を改善することができるようにする。【解決手段】半導体層の表面に形成され、半導体層と金属とが反応して形成された化合物層と、化合物層と接する絶縁膜層と、絶縁膜層の上に形成される電極層とが積層された積層構造を有する半導体装置が提供される。本技術は、例えば、固体撮像装置に含まれるAD変換部に適用することができる。【選択図】図１
2020136446.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の表面に形成され、前記半導体層と金属とが反応して形成された化合物層と、
前記化合物層と接する絶縁膜層と、
前記絶縁膜層の上に形成される電極層と
が積層された積層構造を有する
半導体装置。
【請求項２】
前記絶縁膜層は、シリコン酸化膜（SiO2）を含み、
前記化合物層は、金属シリサイドを用いたシリサイド層を含む
請求項１に記載の半導体装置。
【請求項３】
前記シリサイド層は、チタン（Ti）、コバルト（Co）、及びニッケル（Ni）のうち、少なくとも１種類以上の金属を含む
請求項２に記載の半導体装置。
【請求項４】
前記シリサイド層は、濃度が異なる領域を含む
請求項３に記載の半導体装置。
【請求項５】
前記電極層は、ゲート電極として構成され、
前記シリサイド層は、前記ゲート電極に対する左右の領域で濃度が異なる
請求項４に記載の半導体装置。
【請求項６】
前記電極層は、ゲート電極として構成され、
前記積層構造は、電界効果トランジスタに対応した構造の一部として構成される
請求項１に記載の半導体装置。
【請求項７】
前記構造は、プレーナ構造、トレンチゲート構造、又はフィン構造を含む
請求項６に記載の半導体装置。
【請求項８】
光電変換部を有する画素が２次元状に配列された画素部と、
複数の前記画素からのアナログ信号をデジタル信号に変換するAD変換部と
を備え、
半導体層に、複数の前記画素と、前記AD変換部とが形成され、
前記半導体層の表面に形成され、前記半導体層と金属とが反応して形成された化合物層と、
前記化合物層と接する絶縁膜層と、
前記絶縁膜層の上に形成される電極層と
が積層された積層構造を有する
固体撮像装置。
【請求項９】
前記積層構造は、前記AD変換部の一部として構成される
請求項８に記載の固体撮像装置。
【請求項１０】
前記半導体層は、少なくとも第１の半導体層と第２の半導体層を含み、
前記第１の半導体層に、複数の前記画素が形成され、
前記第２の半導体層に、前記AD変換部が形成される
請求項９に記載の固体撮像装置。
【請求項１１】
絶縁膜層の上に電極層を形成し、
半導体層の表面に前記絶縁膜層と接するように、前記半導体層と金属とが反応して形成される化合物層を形成する
半導体装置の製造方法。
【請求項１２】
前記電極層をゲート電極とし、前記半導体層にシリサイドを含む電界効果トランジスタを形成し、
エレクトロマイグレーションにより前記シリサイドを拡散させて前記化合物層を形成する
請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記絶縁膜層は、シリコン酸化膜（SiO2）を含み、
前記シリサイドは、チタン（Ti）、コバルト（Co）、及びニッケル（Ni）のうち、少なくとも１種類以上の金属を含む
請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記シリサイドは、濃度が異なる領域を含む
請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記シリサイドは、前記ゲート電極に対する左右の領域で濃度が異なる
請求項１４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置、固体撮像装置、及び半導体装置の製造方法に関し、特に、ゲート容量型の電圧依存性を改善することができるようにした半導体装置、固体撮像装置、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
例えば、容量素子として、MOM(Metal-Oxide-Metal)型やMIM(Metal-Insulator-Metal)型、ゲート容量型などの素子が知られている。
【０００３】
特許文献１には、シリコン層の表面に、シリコン層と金属とが反応して形成されたシリサイド層を含む構造が開示されている。また、特許文献２には、ショットキーソース・ドレイン構造について開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2012-60088号公報
【特許文献２】特開2008-4693号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ゲート容量型の素子は、他の容量素子と比べて電圧依存性が劣るため、電圧依存性を改善することが求められている。
【０００６】
本開示はこのような状況に鑑みてなされたものであり、ゲート容量型の電圧依存性を改善することができるようにするものである。
【課題を解決するための手段】
【０００７】
本開示の一側面の半導体装置は、半導体層の表面に形成され、前記半導体層と金属とが反応して形成された化合物層と、前記化合物層と接する絶縁膜層と、前記絶縁膜層の上に形成される電極層とが積層された積層構造を有する半導体装置である。
【０００８】
本開示の一側面の半導体装置においては、半導体層の表面に形成され、前記半導体層と金属とが反応して形成された化合物層と、前記化合物層と接する絶縁膜層と、前記絶縁膜層の上に形成される電極層とが積層された積層構造が含まれる。
【０００９】
本開示の一側面の固体撮像装置は、光電変換部を有する画素が２次元状に配列された画素部と、複数の前記画素からのアナログ信号をデジタル信号に変換するAD変換部とを備え、半導体層に、複数の前記画素と、前記AD変換部とが形成され、前記半導体層の表面に形成され、前記半導体層と金属とが反応して形成された化合物層と、前記化合物層と接する絶縁膜層と、前記絶縁膜層の上に形成される電極層とが積層された積層構造を有する固体撮像装置が提供される。
【００１０】
本開示の一側面の固体撮像装置においては、光電変換部を有する画素が２次元状に配列された画素部と、複数の前記画素からのアナログ信号をデジタル信号に変換するAD変換部とを備え、半導体層に、複数の前記画素と、前記AD変換部とが形成される。また、半導体層の表面に形成され、前記半導体層と金属とが反応して形成された化合物層と、前記化合物層と接する絶縁膜層と、前記絶縁膜層の上に形成される電極層とが積層された積層構造が含まれる。
【００１１】
本開示の一側面の半導体装置の製造方法は、絶縁膜層の上に電極層を形成し、半導体層の表面に前記絶縁膜層と接するように、前記半導体層と金属とが反応して形成される化合物層を形成する半導体装置の製造方法である。
【００１２】
本開示の一側面の半導体装置の製造方法においては、絶縁膜層の上に電極層が形成され、半導体層の表面に前記絶縁膜層と接するように、前記半導体層と金属とが反応して形成される化合物層が形成される。
【００１３】
なお、本開示の一側面の半導体装置、及び固体撮像装置は、独立した装置であってもよいし、１つの装置を構成している内部ブロックであってもよい。
【図面の簡単な説明】
【００１４】
【図１】本開示に係る技術を適用した半導体装置の要部構成の第１の例を示す断面図である。
【図２】本開示に係る技術を適用した半導体装置の要部構成の第２の例を示す断面図である。
【図３】エレクトロマイグレーション（EM）の前後の状態を模式的に表した断面図である。
【図４】エレクトロマイグレーション（EM）によるブローを行う回路の例を示す回路図である。
【図５】エレクトロマイグレーション（EM）によるブロー後の回路の例を示す回路図である。
【図６】シリサイドの拡散の第１の例を示す断面図である。
【図７】シリサイドの拡散の第１の例を示す上面図である。
【図８】シリサイドの拡散の第２の例を示す断面図である。
【図９】本開示に係る技術を適用した半導体装置の要部構成の第３の例を示す断面図である。
【図１０】本開示に係る技術を適用した半導体装置の要部構成の第４の例を示す断面図である。
【図１１】フィン構造の例を３次元で表した図である。
【図１２】本開示に係る技術を適用した固体撮像装置の構成の例を示すブロック図である。
【図１３】画素部に配置される画素の構成の例を示す回路図である。
【図１４】AD変換部の比較器の構成の例を示す回路図である。
【図１５】画素部に配置される画素の他の構成の例を示す回路図である。
【図１６】画素部に配置される画素の他の構成の例を示す断面図である。
【図１７】本開示に係る技術を適用した固体撮像装置を搭載した電子機器の構成の例を示すブロック図である。
【図１８】内視鏡手術システムの概略的な構成の一例を示す図である。
【図１９】カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
【図２０】車両制御システムの概略的な構成の一例を示すブロック図である。
【図２１】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら本開示に係る技術（本技術）の実施の形態について説明する。なお、説明は以下の順序で行うものとする。
【００１６】
１．本技術の実施の形態
２．固体撮像装置への適用例
３．電子機器への適用例
４．内視鏡手術システムへの応用例
５．移動体への応用例
【００１７】
＜１．本技術の実施の形態＞
【００１８】
（半導体装置の構成）
図１は、本開示に係る技術を適用した半導体装置の要部構成の第１の例を示す図である。
【００１９】
図１において、本技術を適用した半導体装置は、化合物層１１と、絶縁膜層１２と、電極層１３とが積層された積層構造を有する。
【００２０】
化合物層１１は、シリコン（Si）等の半導体層１０の表面に形成され、半導体層１０と金属とが反応して形成された層である。例えば、化合物層１１は、金属とシリコン（Si）からなる金属シリサイドを用いたシリサイド層から構成される。このシリサイド層は、例えば、チタン（Ti）、コバルト（Co）、及びニッケル（Ni）のうち、少なくとも１種類以上の金属を含む。
【００２１】
絶縁膜層１２は、例えば、シリコン酸化膜（SiO2）、ハフニウム酸化膜（HfO2）等を含む絶縁膜から構成される。電極層１３は、例えば、多結晶シリコン（Poly-Si：ポリシリコン）、タングステン（W）、タンタル（Ta）、ハフニウム（Hf）、又はシリサイド等を含む電極から構成される。
【００２２】
このように、本技術を適用した半導体装置では、化合物層１１と、絶縁膜層１２と、電極層１３とを積層した構造、すなわち、金属（電極）、絶縁膜（酸化膜）、金属シリサイド（シリサイド）の３層構造を有し、半導体基板側（半導体層１０の表面）がシリサイド化されることで、あたかも、MOM(Metal-Oxide-Metal)型のような構造を有している。そのため、ゲート容量型の構造を用いる場合において、電圧依存性を改善することができる。
【００２３】
すなわち、容量素子のうち電圧依存性の少ない構造として、MOM型が知られているが、本技術を適用した半導体装置では、電極、酸化膜、シリサイドの３層構造を有し、半導体基板側がシリサイド化されているため、ゲート電圧に対する容量変化がほぼ無視できるような特性を持つ容量が実現され、ゲート容量型の構造を用いる場合でも、電圧依存性を改善することが可能となる。
【００２４】
換言すれば、図１に示した３層構造では、一般的なMOM型の構造と比べて、レイアウトの省面積化が可能になるだけなく、容量の特性が改善される（十分に容量が大きくなる）ため、ゲート容量型とMOM型の両方式のメリットを享受することができる。
【００２５】
図２は、本開示に係る技術を適用した半導体装置の要部構成の第２の例を示す図である。
【００２６】
図２において、半導体装置では、プレーナ構造が形成され、その構造の一部として、シリサイド１１１と、絶縁膜１１２と、ゲート電極１１３とが積層された積層構造を有する。
【００２７】
シリサイド１１１は、シリコン（Si）等の半導体層１１０の表面に形成され、半導体層１１０と金属とが反応して形成された化合物層である。つまり、シリサイド１１１は、金属とシリコン（Si）からなる金属シリサイドを用いたシリサイド層である。シリサイド１１１は、例えば、チタン（Ti）、コバルト（Co）、及びニッケル（Ni）のうち、少なくとも１種類以上の金属を含む。
【００２８】
図２において、シリサイド１１１は、ドットパターン（粗いドットと細かいドットの領域を含む）で表された領域に対応しているが、左右非対称に形成されている。なお、詳細は後述するが、シリサイド１１１のうち、左右の四角の領域（粗いドットの領域）は、製造プロセスで形成されるシリサイドを表し、絶縁膜１１２と接した三角形の領域（細かいドットの領域）は、拡散したシリサイドを表している。
【００２９】
絶縁膜１１２は、例えば、シリコン酸化膜（SiO2）、ハフニウム酸化膜（HfO2）等を含む絶縁膜から構成される。ゲート電極１１３は、例えば、多結晶シリコン（Poly-Si）、タングステン（W）、タンタル（Ta）、ハフニウム（Hf）、又はシリサイド等を含む電極から構成される。
【００３０】
サイドウォール１１４は、例えば、シリコン窒化膜（SiN）等によって、ゲートの側壁として構成される。サイドウォール１１４において、ゲート電極１１３と接する部分には、例えばシリコン酸化膜（SiO2）等の絶縁膜１１５が形成される。なお、サイドウォール１１４としては、絶縁膜１１５を形成しない構造を用いてもよい。
【００３１】
ここで、図２に示した半導体装置は、CMOS(Complementary Metal Oxide Semiconductor)プロセスをベースにして、シリサイド１１１を使用したプレーナ構造を有しているが、半導体層１１０の表面に形成されるシリサイド１１１は、半導体層１１０上にシリサイド１１１を含む電界効果トランジスタ（FET：Field Effect Transistor）を形成した後に、その評価等のタイミングで、エレクトロマイグレーション（EM：Electromigration）を用いて形成されるものである。
【００３２】
そこで、次に、図３ないし図５を参照しながら、エレクトロマイグレーション（EM）を用いてシリサイド１１１を拡散させることで、半導体層１１０の表面に、絶縁膜１１２と接するシリサイド１１１を形成する方法について説明する。
【００３３】
図３のＡは、半導体層１１０上に形成された電界効果トランジスタ１５１の断面の構造を示している。この電界効果トランジスタ１５１では、ゲート電極１１３に対する左右のソースとドレインの部分に、シリサイド１１１がそれぞれ形成されている。
【００３４】
このとき、ソースとドレインの部分に形成されたシリサイド１１１に電圧を印加することで、エレクトロマイグレーション（EM）によって、例えばドレイン側からソース側の方向（又はソース側からドレイン側の方向）にシリサイド１１１が拡散することになる。
【００３５】
図３のＢは、エレクトロマイグレーション（EM）によって、ソースとドレインの部分に形成されたシリサイド１１１を拡散させた後の断面の構造を示している。
【００３６】
図３のＢにおいて、拡散されたシリサイド１１１は、半導体層１１０の表面に、絶縁膜１１２と接する左右非対称な領域（粗いドットと細かいドットを含むドットパターンの領域）として形成されており、この拡散によって、シリサイド１１１と絶縁膜１１２とゲート電極１１３とを積層した積層構造（３層構造）が形成されることになる。
【００３７】
図４は、エレクトロマイグレーション（EM）によるブローを行う回路の例を示している。図４に示したブロー回路では、Eフューズ（E-Fuse）と同様に、ブローされる電界効果トランジスタ１５１−１ないし１５１−３が並列に接続されている。
【００３８】
このブロー回路は、電界効果トランジスタ１５１−１ないし１５１−３の製造プロセスではなく、その評価のタイミングで駆動され、エレクトロマイグレーション（EM）により本技術を適用した容量素子（キャパシタ）を形成するものである。また、電界効果トランジスタ１５１−１ないし１５１−３は、図３のＡに示した構造を有し、ソースとドレインの部分に、シリサイド１１１がそれぞれ形成されている。
【００３９】
電界効果トランジスタ１５１−１において、ドレインは、電源線Vddを介して電源電圧１６１に接続され、ソースは、電源線Vssに接続される。また、電界効果トランジスタ１５１−１のドレインと、電源線Vddとの間には、電界効果トランジスタ１６２−１が接続される。
【００４０】
電界効果トランジスタ１６２−１は、そのゲートに印加される電圧Vctrlに応じてオン状態になることで、電源電圧１６１からのブロー電流Ibが、電界効果トランジスタ１５１−１のドレイン側からソース側に流れるようにする。
【００４１】
この例では、ブロー回路を駆動することで、電界効果トランジスタ１５１−１では、ドレインに正電荷がかかるため、チャネルのシリサイドは、ソース側から供給され、エレクトロマイグレーション（EM）によって、ソース側からドレイン側の方向にシリサイド１１１が拡散されることになる。
【００４２】
また、電界効果トランジスタ１５１−２，１５１−３においては、電界効果トランジスタ１５１−１と同様に、電界効果トランジスタ１６２−２，１６２−３のそれぞれがオン状態となって、電源電圧１６１からのブロー電流Ibが流れることで、エレクトロマイグレーション（EM）によって、ソース側からドレイン側の方向にシリサイド１１１がそれぞれ拡散されることになる。
【００４３】
ここで、エレクトロマイグレーション（EM）は、加速された電子により金属イオンが運動量を持ち、半導体基板中を移動することで生じるものである。つまり、図４に示したブロー回路では、シリサイドの拡散として、マイナス側からプラス側への拡散（electron wind）が行われる場合を示すため、チャネルのシリサイドは、ソース側から供給され、当該シリサイドを形成した後は、ゲートとソースの端子により容量素子（キャパシタ）として動作させることが可能となる。
【００４４】
図５は、エレクトロマイグレーション（EM）によるブロー後の回路の例を示している。
【００４５】
図５においては、電界効果トランジスタ１６２−１ないし１６２−３のそれぞれが、そのゲートに印加される電圧Vctrlに応じてオフ状態になることで、図４に示した電界効果トランジスタ１５１−１ないし１５１−３のそれぞれと、電源電圧１６１とが切り離された状態となっている。
【００４６】
これにより、電界効果トランジスタ１５１−１に対応する部分では、シリサイド１１１と絶縁膜１１２とゲート電極１１３とを積層した３層構造が形成され、ゲート端子（電圧：Vgate）とソース端子（電圧：Vss）によって、容量素子１５２−１として動作させることができる。
【００４７】
ここで、この３層構造では、ゲート電極１１３の絶縁膜１１２の直下に、シリサイド１１１が形成されているため、半導体基板のキャリア濃度を、ゲート電圧に関わらず高く保持することができ、電圧依存性を緩和することができる。
【００４８】
また、電界効果トランジスタ１５１−２，１５１−３に対応する部分においても同様に、シリサイド１１１と絶縁膜１１２とゲート電極１１３とを積層した３層構造がそれぞれ形成され、ゲート端子（電圧：Vgate）とソース端子（電圧：Vss）によって、容量素子１５２−２，１５２−３として動作させることが可能とされる。
【００４９】
なお、図４及び図５の回路図では、製造プロセスで、半導体装置に電界効果トランジスタ１５１−１ないし１５１−３が形成された場合を例示したが、２以下又は４以上の電界効果トランジスタ１５１が形成された場合にも同様に構成することができる。
【００５０】
また、電界効果トランジスタ１５１では、サイドウォール１１４に、ゲート電極１１３に接して絶縁膜１１５を形成することで、ゲートとソース、及びゲートとドレインが、エレクトロマイグレーション（EM）の前後でショートするのを防止することができる。
【００５１】
次に、図６ないし図８を参照しながら、エレクトロマイグレーション（EM）によるシリサイド１１１の拡散の例を説明する。
【００５２】
図６は、エレクトロマイグレーション（EM）によるシリサイド１１１の拡散が適切な場合の断面の構造を示している。また、図７には、図６に示した断面図に対応した上面図を示している。
【００５３】
図６においては、ゲート電極１１３のゲート長をＬ１、サイドウォール１１４の幅をＷとし、エレクトロマイグレーション（EM）によるシリサイド１１１の拡散長（以下、EM拡散長ともいう）をＬ２としたときに、下記の式（１）の関係を有している。
【００５４】
Ｌ２ ＞ Ｌ１＋Ｗ×２       ・・・（１）
【００５５】
ここで、EM拡散長Ｌ２は、一般に電圧と温度により決定されるが、電圧としては、例えば、上述したブロー回路（図４）において、上述した式（１）の条件を満たすような電圧（比較的高めの電圧）をかければよい。また、温度としては、例えばより高い温度とすることで、シリサイド１１１をより拡散させることが可能となり、拡散長Ｌ２を大きくすることができる。
【００５６】
なお、本技術では、少なくとも電圧によって、式（１）の条件を満たすように、EM拡散長Ｌ２を決定することができる。ただし、ゲート長Ｌ１は、拡散長Ｌ２と比べて短くなる。
【００５７】
図６では、電圧（＋）側から電圧（−）側、すなわち、ソース側からドレイン側に電圧をかけたときに、電圧（−）側から電圧（＋）側に引き抜かれるように、シリサイド１１１が移動する様子を表している。つまり、この例では、電圧（−）側の領域のシリサイド１１１が、電圧（−）側から電圧（＋）側の方向に拡散して（先細りで伸びて）、電圧（＋）側の領域のシリサイド１１１にまで到達している。
【００５８】
このとき、シリサイド１１１の領域（粗いドットと細かいドットを含むドットパターンの領域）には、濃度が異なる領域を含んでいる。
【００５９】
例えば、図６では、電圧（＋）側と電圧（−）側に電圧をかけたとき、電圧（−）側からシリサイド１１１が引き抜かれているため、電圧（−）側の領域のシリサイド１１１の濃度は、電圧（＋）側の領域のシリサイド１１１の濃度と比べて薄くなる。つまり、電圧（−）側の領域のシリサイド１１１と、電圧（＋）側の領域のシリサイド１１１とでは、濃度が異なっている。
【００６０】
また、シリサイド１１１の材料としては、例えば、チタン（Ti）、コバルト（Co）、及びニッケル（Ni）等の金属を用いることができるのは先に述べた通りであるが、これらの金属の中では、ニッケル（Ni）が最も拡散しやすい金属であり、例えば、それを考慮して式（１）の条件を満たすような電圧をかければよい。
【００６１】
このように、図６では、電圧等により決定されるEM拡散長Ｌ２が、式（１）の関係を有し、電圧（−）側から電圧（＋）側までシリサイド１１１の拡散が到達しているため、ゲートとドレインの端子により容量素子として動作が可能とされる。
【００６２】
なお、図６においては、電圧（＋）側をソース側とし、電圧（−）側をドレイン側として説明したが、ソースとドレインのどちら側から電圧をかけても、構造的には同じであるため、ソースとドレインを逆にして構成してもよい。
【００６３】
また、図８は、エレクトロマイグレーション（EM）によるシリサイド１１１の拡散が短い場合の断面の構造を示している。
【００６４】
図８においては、図６と同様に、ゲート長、側壁幅、EM拡散長のそれぞれを、Ｌ１，Ｗ，Ｌ２としたときに、下記の式（２）の関係を有している。
【００６５】
Ｌ２ ＜ Ｌ１＋Ｗ×２       ・・・（２）
【００６６】
すなわち、図８では、電圧等により決定されるEM拡散長Ｌ２が、式（２）の関係を有し、電圧（−）側の領域から電圧（＋）側の領域に、シリサイド１１１の拡散が達していない。ここで、式（２）の関係を満たす場合には、上述した式（１）の関係を満たす場合と比べて、特性やバラツキ等の面では劣るものの、半導体層１１０の表面にシリサイド１１１を形成していない場合（本技術を適用した３層構造を有していない場合）と比べれば、その特性等を向上させることができる。
【００６７】
以上のように、通常のCMOSプロセスのフローにより電界効果トランジスタ１５１を製造した後に、所望のゲート容量のドレイン・ソース間に電圧を印加することで、エレクトロマイグレーション（EM）によって（選択的に）シリサイド１１１を拡散させて、シリサイド１１１と絶縁膜１１２とゲート電極１１３とを積層した積層構造（３層構造）を形成している。
【００６８】
これにより、この３層構造を含む容量素子が形成されるが、絶縁膜１１２の直下に、シリサイド１１１が形成された構造となっているため、半導体基板のキャリア濃度をゲート端子の電圧（Vgate）に関わらず、高く保持でき、ゲート容量型の電圧依存性を改善することができる。
【００６９】
（半導体装置の他の構成）
上述した説明では、CMOSプロセスをベースにしてシリサイド１１１を使用したプレーナ構造を例示したが、本技術は、プレーナ構造に限らず、他の構造にも適応することができる。そこで、次に、図９ないし図１１を参照しながら、本技術を、プレーナ構造以外の他の構造に適用した場合について説明する。
【００７０】
図９には、半導体層１１０に溝部を形成してその中にゲート電極１１３を埋め込んだトレンチゲート型の構造（トレンチゲート構造）を示している。
【００７１】
このトレンチゲート構造においては、上述したプレーナ構造と同様に、チャネル部分を、ソース・ドレイン間に電圧を印加することで、エレクトロマイグレーション（EM）によってシリサイド１１１を拡散させて、チャネルをシリサイド化させている。これにより、トレンチゲート構造の場合においても、シリサイド１１１と絶縁膜１１２とゲート電極１１３とが積層された積層構造（３層構造）が形成される。
【００７２】
また、図９においては、ゲート電極１１３のゲート長をＬ１、サイドウォール１１４の幅をＷ、トレンチの深さをＤとし、EM拡散長をＬ２としたときに、例えば、下記の式（３）の関係が成立する。
【００７３】
Ｌ２ ＞ Ｌ１＋Ｄ×２＋Ｗ×２       ・・・（３）
【００７４】
すなわち、図９では、電圧等により決定されるEM拡散長Ｌ２が、例えば、式（３）の関係を有し、ソースとドレインの間でシリサイド１１１の拡散が到達している場合に、容量素子として動作させることが可能とされる。
【００７５】
図１０及び図１１には、チャネルを多方向からゲートで囲った３次元立体構造（フィン構造）を示している。
【００７６】
このフィン構造においては、上述したプレーナ構造と同様に、チャネル部分を、ソース・ドレイン間に電圧を印加することで、エレクトロマイグレーション（EM）によってシリサイド１１１を拡散させて、チャネルをシリサイド化させている。これにより、フィン構造の場合においても、シリサイド１１１と絶縁膜１１２とゲート電極１１３とが積層された積層構造（３層構造）が形成される。
【００７７】
また、図１０においては、ゲート電極１１３のゲート長をＬ１、サイドウォール１１４の幅をＷとし、EM拡散長をＬ２としたときに、例えば、下記の式（４）の関係が成立する。
【００７８】
Ｌ２ ＞ Ｌ１＋Ｗ×２       ・・・（４）
【００７９】
すなわち、図１０では、電圧等により決定されるEM拡散長Ｌ２が、式（４）の関係を有し、ソースとドレインの間でシリサイド１１１の拡散が到達している場合に、容量素子として動作させることが可能とされる。
【００８０】
以上のように、本技術を適用した半導体装置では、シリサイドをチャネル領域に形成して、電極、酸化膜、シリサイドの３層構造からなる容量素子（ゲート容量素子）を有している。この容量素子では、半導体基板側がシリサイド化されているため、ゲート電圧に対する容量変化がほぼ無視できるような特性を持った容量が実現され、ゲート容量型の構造を用いる場合でも、電圧依存性を改善することが可能となる。
【００８１】
なお、上述した特許文献１，２には、シリコン層の表面にシリコン層と金属とが反応して形成されたシリサイド層を含む構造や、ショットキーソース・ドレイン構造については開示されているが、本技術を適用した３層構造（電極、酸化膜、シリサイド）に関する開示はなされていない。
【００８２】
＜２．固体撮像装置への適用例＞
【００８３】
ところで、CMOSイメージセンサを含む固体撮像装置では、AD変換回路（ADC：Analog to Digital Converter）として、シングルスロープ積分型のADCが使用されることが多い。シングルスロープ積分型のADCを用いることで、レイアウトの省面積化を図ることができるなどのメリットがある。
【００８４】
このAD変換回路で使用される容量素子は、CMOSプロセスとの親和性から配線層を使ったMOM型や、ゲート容量型を使用することが一般的であるが、MOM型は、面積ペナルティが大きくなるという問題がある一方で、ゲート容量型では、省面積化は可能であるが、電圧依存性に劣り、非直線性ひずみが生じるという問題がある。
【００８５】
ゲート容量型の電圧依存性は、基板不純物濃度を20乗以上に増加させることである程度は改善するが、１％程度の劣化が残る。また、形成プロセス上、高濃度のＮ型不純物を導入した後に、酸化やポリシリコンゲート等の高温プロセスを処理するため、外方拡散によるバラツキも問題となる。
【００８６】
ここでは、半導体基板側に半導体よりも電導度の高い金属（例えばシリサイド等）を使用できれば、解決することができるが、現状では、シリサイドプロセス後に酸化膜を成膜することができないため、このような手法は実現には至っていない。
【００８７】
そこで、本技術では、上述したように、チャネル部分を、ソース・ドレイン間に電圧を印加することで、エレクトロマイグレーション（EM）によってシリサイドを拡散させて、チャネルをシリサイド化させることで、電極、酸化膜、シリサイドの３層構造を有する容量素子（ゲート容量素子）を形成している。
【００８８】
この容量素子では、ゲート電極の酸化膜の直下に、シリサイドが形成されているため、半導体基板のキャリア濃度を、ゲート電圧に関わらず、高く保持することが可能となるため、電圧依存性を緩和することができる。
【００８９】
そして、この電圧依存性に優れる容量素子を、例えばAD変換回路で使用される容量素子として用いることで、ADCにおける非直線性ひずみを低減することが可能となり、CMOSイメージセンサ等の固体撮像装置では、被写体を撮像して得られる撮像画像の画質を向上させることができる。以下、このような３層構造を有する容量素子を含む固体撮像装置の構成を説明する。
【００９０】
（固体撮像装置の構成）
図１２は、本開示に係る技術を適用した固体撮像装置の構成の例を示している。
【００９１】
図１２において、固体撮像装置２００は、画素部２１０、垂直走査回路２２０、水平転送走査回路２３０、タイミング制御回路２４０、AD変換回路２５０、DAC・バイアス回路２６０、アンプ回路２７０、信号処理回路２８０を有する。
【００９２】
画素部２１０は、フォトダイオード（PD：Photodiode）と画素トランジスタを含む画素が２次元状（行列状）に配置されて構成される。なお、画素部２１０に配置される画素の詳細な構成は、図１３を参照して後述する。
【００９３】
固体撮像装置２００においては、画素部２１０（に配置された画素）の信号を順次読み出すための制御回路として、内部クロックを生成するタイミング制御回路２４０、行アドレスや行走査を制御する垂直走査回路２２０、列アドレスや列走査を制御する水平転送走査回路２３０が設けられる。
【００９４】
タイミング制御回路２４０は、画素部２１０、垂直走査回路２２０、水平転送走査回路２３０、AD変換回路２５０、DAC・バイアス回路２６０、及び信号処理回路２８０に必要なタイミング信号を生成し、供給する。
【００９５】
画素部２１０では、例えばラインシャッタを使用した光子蓄積、排出により、画像イメージを画素行ごとに光電変換し、その結果得られるアナログ信号を、垂直信号線VSLを介してAD変換回路２５０に出力する。
【００９６】
AD変換回路２５０では、ADCブロック（各カラム部）でそれぞれ、画素部２１０からのアナログ信号を、DAC・バイアス回路２６０に含まれるDAC(Digital to Analog Converter)２６１からのランプ信号（RAMP）を用いた積分型のADC、及び相関二重サンプリング（CDS：Correlated Double Sampling）を行い、（数ビットの）デジタル信号を出力する。
【００９７】
ここで、AD変換回路２５０では、DAC２６１により生成されるランプ信号と、行線ごとに画素から垂直信号線VSLを介して得られるアナログ信号（電位VSL）とを比較する比較器２５１と、比較時間をカウントするカウンタ２５２と、カウント結果を保持するラッチ２５３とからなるADCが複数列配列されている。なお、ランプ信号は、DAC２６１により生成される参照電圧を階段状に変化させたランプ波形（RAMP）である参照電圧Vslopとされる。
【００９８】
AD変換回路２５０は、ｎビットのデジタル変換機能を有し、垂直信号線VSLごとに配置され、列並列ADCブロックが構成される。各ラッチ２５３の出力は、例えば、２ｎビット幅の水平転送線LTFRに接続される。また、この水平転送線LTFRに対応した２ｎ個のアンプ回路２７０、及び信号処理回路２８０が配置される。なお、AD変換回路２５０に含まれる比較器２５１の詳細な構成は、図１４を参照して後述する。
【００９９】
AD変換回路２５０においては、垂直信号線VSLに読み出されたアナログ信号（電位VSL）は、列ごと（カラムごと）に配置された比較器２５１で参照電圧Vslop（ある傾きを持った線形に変化するスロープ波形であるランプ信号）と比較される。このとき、比較器２５１と同様に列ごとに配置されたカウンタ２５２が動作しており、ランプ波形のあるランプ信号（電位Vslop）とカウンタ値が一対一の対応をとりながら変化することで、垂直信号線VSLのアナログ信号（電位VSL）をデジタル信号に変換する。
【０１００】
ここで、参照電圧Vslop（ランプ信号）の変化は電圧の変化を時間の変化に変換するものであり、その時間をある周期（クロック）で数えることでデジタル値に変換するものである。そして、アナログ信号（電位VSL）とランプ信号（参照電圧Vslop）とが交わったとき、比較器２５１の出力が反転し、カウンタ２５２の入力クロックを停止し、又は入力を停止していたクロックをカウンタ２５２に入力し、AD変換を完了させる。
【０１０１】
以上のAD変換期間の終了後、水平転送走査回路２３０によって、ラッチ２５３に保持された信号が、水平転送線LTFRに転送され、アンプ回路２７０を経て信号処理回路２８０に入力される。信号処理回路２８０では、そこに入力される信号に対し、所定の信号処理（例えば、縦線欠陥や点欠陥の補正等）が行われ、当該信号処理で得られる画像信号が後段に出力される。
【０１０２】
（画素の構成）
図１３は、図１２の画素部２１０に２次元状に配置される画素２１１の詳細な構成の例を示している。
【０１０３】
図１３において、画素２１１は、光電変換素子としてフォトダイオード２１２を有し、このフォトダイオード２１２に対し、転送トランジスタ２１３、増幅トランジスタ２１４、選択トランジスタ２１５、及びリセットトランジスタ２１６の４つの画素トランジスタを有する。
【０１０４】
フォトダイオード２１２は、入射光をその光量に応じた電荷に光電変換する。転送トランジスタ２１３は、フォトダイオード２１２とフローティングディフュージョンFDとの間に接続され、そのゲートに転送制御信号（TG）が与えられると、フォトダイオード２１２で光電変換された電荷を、フローティングディフュージョンFDに転送する。
【０１０５】
フローティングディフュージョンFDには、増幅トランジスタ２１４のゲートが接続される。増幅トランジスタ２１４は、選択トランジスタ２１５を介して垂直信号線VSLに接続され、画素部２１０の外部の定電流源２１７とソースフォロアを構成している。
【０１０６】
そして、選択トランジスタ２１５のゲートに、選択制御信号（SEL）が与えられ、選択トランジスタ２１５がオン状態になると、増幅トランジスタ２１４は、フローティングディフュージョンFDの電位を増幅してその電位に応じた電圧を、垂直信号線VSLに出力する。画素２１１から出力された信号電圧（アナログ信号）は、垂直信号線VSLを介してAD変換回路２５０に入力される。
【０１０７】
なお、リセットトランジスタ２１６は、電源線VddとフローティングディフュージョンFDとの間に接続され、そのゲートにリセット制御信号（RST）が与えられると、フローティングディフュージョンFDの電位を電源線Vddの電位にリセットする。
【０１０８】
（比較器の構成）
図１４は、図１２のAD変換回路２５０に含まれる比較器２５１の詳細な構成の例を示している。
【０１０９】
図１４において、比較器２５１では、初段で低速信号比較動作を行って動作帯域を狭くする機能を有する第１アンプ２５１Ａと、第１アンプ２５１Ａの出力をゲインアップする機能を有する第２アンプ２５１Ｂが縦続接続されている。
【０１１０】
そして、比較器２５１は、行動作開始時に各カラムに動作点を決めるためのAZスイッチに印加する第１アンプ２５１Ａのための第１のAZ（初期化）信号PSELを、水平方向（比較器の配列方向、列方向）の間欠動作基本単位分だけ並列に独立して制御することで、非動作比較器のAZスイッチのみ非動作行開始時にオフに固定するように構成されている。
【０１１１】
第１アンプ２５１Ａは、PMOSトランジスタ２９１Ａないし２９１Ｅと、NMOSトランジスタ２９２Ａないし２９２Ｄと、AZレベルのサンプリング容量であるキャパシタ２９３Ａ，２９３Ｂを有する。
【０１１２】
このような構成を有する第１アンプ２５１Ａにおいて、PMOSトランジスタ２９１Ａ，２９１Ｂによりカレントミラー回路が構成され、NMOSトランジスタ２９２Ａ，２９２ＢによりNMOSトランジスタ２９２Ｃを電流源とする差動の比較部が構成される。
【０１１３】
また、PMOSトランジスタ２９１Ｃ，２９１ＤがAZスイッチとして機能し、キャパシタ２９３Ａ，２９３ＢがAZレベルのサンプリング容量として機能する。ここで、キャパシタ２９３Ａ，２９３Ｂとして、本技術を適用したキャパシタ、すなわち、電極、酸化膜、シリサイドの３層構造を有する容量素子を用いることができる。
【０１１４】
第２アンプ２５１Ｂは、PMOSトランジスタ２９４Ａと、NMOSトランジスタ２９５Ａ，２９５Ｂと、AZレベルのサンプリング容量であるキャパシタ２９６Ａを有する。
【０１１５】
このような構成を有する第２アンプ２５１Ｂにおいて、PMOSトランジスタ２９４Ａにより入力及び電流源回路が構成される。
【０１１６】
また、NMOSトランジスタ２９５ＢがAZスイッチとして機能し、キャパシタ２９６ＡがAZレベルのサンプリング容量として機能する。ここで、キャパシタ２９６Ａとして、本技術を適用したキャパシタ、すなわち、電極、酸化膜、シリサイドの３層構造を有する容量素子を用いることができる。
【０１１７】
このように、固体撮像装置２００では、AD変換回路２５０（の比較器２５１）に設けられるキャパシタ２９３Ａ，２９３Ｂ，２９６Ａとして、本技術を適用した３層構造（電極、酸化膜、シリサイド）の容量素子（ゲート容量型の電圧依存性を改善した容量素子）を用いることで、ADCにおける非直線性ひずみを低減することができ、結果として撮像画像の画質を向上させることができる。
【０１１８】
（画素の他の構成）
図１５は、図１２の画素部２１０に２次元状に配置される画素の他の構成として、画素３１１の詳細な構成の例を示している。
【０１１９】
図１５において、画素３１１は、フォトダイオード３１２を有し、このフォトダイオード３１２に対し、第１転送トランジスタ３１３、第２転送ゲート部３１４、第３転送ゲート部３１５、リセットトランジスタ３１６、第１電荷蓄積部３１７、第２電荷蓄積部３１８、増幅トランジスタ３１９、選択トランジスタ３２０、及び電荷排出トランジスタ３２１を有する。
【０１２０】
ここで、画素３１１では、画素部２１０における全画素に対して同一のタイミングで露光開始と露光終了とを行うグローバルシャッタを実現するために、光電変換素子としてのフォトダイオード３１２とは別に、電荷を蓄積する領域として、第１電荷蓄積部３１７と第２電荷蓄積部３１８を設けている。例えば、第１電荷蓄積部３１７として埋め込み型のMOSキャパシタを用い、第２電荷蓄積部３１８として第１電荷蓄積部３１７よりも単位面積当たりの容量値が大きいMOSキャパシタを用いることができる。
【０１２１】
フォトダイオード３１２は、入射光をその光量に応じた電荷に光電変換する。第１転送トランジスタ３１３は、フォトダイオード３１２と第１電荷蓄積部３１７との間に接続され、そのゲートに転送制御信号（TG）が与えられると、フォトダイオード３１２で光電変換された電荷を、第１電荷蓄積部３１７に転送する。第１電荷蓄積部３１７は、第１転送トランジスタ３１３から転送される電荷を一時的に蓄積する。
【０１２２】
第２転送ゲート部３１４は、第１電荷蓄積部３１７とフローティングディフュージョンFDに接続され、そのゲートに転送制御信号（FG）が与えられると、第１電荷蓄積部３１７に蓄積された電荷を、フローティングディフュージョンFDに転送する。第３転送ゲート部３１５は、第１電荷蓄積部３１７と第２電荷蓄積部３１８との間に接続され、そのゲートに転送制御信号（CG）が与えられると、第１電荷蓄積部３１７と第２電荷蓄積部３１８のポテンシャルを結合する。
【０１２３】
リセットトランジスタ３１６は、電源線VdrとフローティングディフュージョンFDとの間に接続され、そのゲートにリセット制御信号（RST）が与えられると、フローティングディフュージョンFDの電位を電源線Vdrの電位にリセットする。
【０１２４】
増幅トランジスタ３１９は、そのゲートがフローティングディフュージョンFDに接続される。増幅トランジスタ３１９は、選択トランジスタ３２０を介して垂直信号線VSLに接続され、画素部２１０（図１２）の外部の定電流源３２２とソースフォロアを構成している。
【０１２５】
そして、選択トランジスタ３２０のゲートに、選択制御信号（SEL）が与えられ、選択トランジスタ３２０がオン状態になると、増幅トランジスタ３１９は、フローティングディフュージョンFDの電位を増幅してその電位に応じた電圧を、垂直信号線VSLを介してAD変換回路２５０（図１２）に出力する。
【０１２６】
なお、電荷排出トランジスタ３２１は、フォトダイオード３１２と電源線Vdd（電荷排出部）との間に接続され、そのゲートに電荷排出制御信号（PG）が与えられると、フォトダイオード３１２に蓄積された電荷を選択的に排出する。
【０１２７】
また、図１６は、画素３１１の構成を示す概略図であり、図１５に対応する部分には同一の符号を付している。なお、図１６には、画素レイアウトを示す平面パターンと、当該平面パターンにおけるＡ−Ａ'矢視断面図、及びＢ−Ｂ'矢視断面図をそれぞれ示している。
【０１２８】
以上のように構成される画素３１１においては、第２電荷蓄積部３１８を構成するキャパシタとして、本技術を適用したキャパシタ、すなわち、電極、酸化膜、シリサイドの３層構造を有する容量素子（ゲート容量型の電圧依存性を改善した容量素子）を用いることができる。
【０１２９】
なお、固体撮像装置２００において、画素部２１０と、AD変換回路２５０等を含む周辺回路部とは、同一の基板に形成してもよいし、異なる基板に構成してもよい。すなわち、固体撮像装置２００（例えば裏面照射型のCMOSイメージセンサ等）では、複数の半導体層を積層した構造を用いて、例えば、第１の半導体層に画素部２１０が形成され、第２の半導体層にAD変換回路２５０等を含む周辺回路部が形成される構造を用いることができる。
【０１３０】
＜３．電子機器への適用例＞
【０１３１】
上述した固体撮像装置２００（図１２）は、例えば、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置、撮像機能を備えた携帯電話機やスマートフォン、又は撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【０１３２】
（電子機器の構成）
図１７は、本開示に係る技術を適用した固体撮像装置を搭載した電子機器の構成の例を示すブロック図である。
【０１３３】
図１７において、電子機器１０００は、光学系１００１、シャッタ装置１００２、固体撮像装置１００３、制御回路１００４、信号処理回路１００５、モニタ１００６、及びメモリ１００７を含んで構成され、静止画像又は動画像を撮像可能である。
【０１３４】
光学系１００１は、１又は複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像装置１００３に導き、固体撮像装置１００３の受光面に結像させる。
【０１３５】
シャッタ装置１００２は、光学系１００１と固体撮像装置１００３との間に配置され、制御回路１００４からの制御に従い、固体撮像装置１００３への光照射期間及び遮蔽期間を制御する。
【０１３６】
固体撮像装置１００３は、例えば、上述した固体撮像装置２００（図１２）を含むパッケージとして構成される。固体撮像装置１００３は、制御回路１００４からの制御に従い、光学系１００１及びシャッタ装置１００２を介して受光面に結像される光に応じた電荷を蓄積して所定のタイミングで読み出し、AD変換や所定の信号処理を行うことで、画像信号を生成し、信号処理回路１００５に供給する。
【０１３７】
制御回路１００４は、シャッタ装置１００２のシャッタ動作、及び固体撮像装置１００３の転送動作を制御する駆動信号を生成して、シャッタ装置１００２及び固体撮像装置１００３を駆動する。
【０１３８】
信号処理回路１００５は、例えばカメラISP(Image Signal Processor)等として構成される。信号処理回路１００５は、固体撮像装置１００３から出力される画像信号を用いて、例えば、デモザイクや色空間変換、解像度変換、コーデック等の各種の信号処理を行う。信号処理回路１００５は、当該信号処理で得られる（撮像画像の）画像データを、モニタ１００６又はメモリ１００７に供給する。
【０１３９】
モニタ１００６は、例えば、液晶ディスプレイや、OLED(Organic Light Emitting Diode)ディスプレイ等の表示装置から構成される。モニタ１００６は、信号処理回路１００５から供給される画像データに対応する画像を表示する。
【０１４０】
メモリ１００７は、例えば半導体メモリ等の記憶装置から構成される。メモリ１００７は、信号処理回路１００５から供給される画像データを記憶する。
【０１４１】
以上のように構成される電子機器１０００においては、固体撮像装置１００３として、固体撮像装置２００（図１２）を含むことで、例えば、AD変換回路２５０（の比較器２５１）や、グローバルシャッタに対応した画素部２１０（の画素３１１）に設けられるキャパシタとして、本技術を適用した３層構造（電極、酸化膜、シリサイド）の容量素子（ゲート容量型の電圧依存性を改善した容量素子）が用いられる。そのため、ADCにおける非直線性ひずみを低減することができ、結果として撮像画像の画質を向上させることができる。
【０１４２】
＜４．内視鏡手術システムへの応用例＞
【０１４３】
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
【０１４４】
図１８は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
【０１４５】
図１８では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
【０１４６】
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
【０１４７】
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
【０１４８】
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：Camera Control Unit）１１２０１に送信される。
【０１４９】
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
【０１５０】
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
【０１５１】
光源装置１１２０３は、例えばＬＥＤ（Light Emitting Diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
【０１５２】
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
【０１５３】
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
【０１５４】
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
【０１５５】
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
【０１５６】
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
【０１５７】
図１９は、図１８に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
【０１５８】
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
【０１５９】
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
【０１６０】
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
【０１６１】
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
【０１６２】
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
【０１６３】
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
【０１６４】
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
【０１６５】
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
【０１６６】
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
【０１６７】
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
【０１６８】
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
【０１６９】
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
【０１７０】
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
【０１７１】
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
【０１７２】
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
【０１７３】
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
【０１７４】
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）に適用され得る。具体的には、図１２の固体撮像装置２００は、例えば、撮像部１１４０２に適用することができる。撮像部１１４０２に本開示に係る技術を適用することにより、例えば、ADCにおける非直線性ひずみを低減して、より鮮明な術部画像を得ることができるため、より確実に術者が術部を確認することが可能となる。
【０１７５】
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
【０１７６】
＜５．移動体への応用例＞
【０１７７】
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１７８】
図２０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１７９】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
【０１８０】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１８１】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１８２】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１８３】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１８４】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１８５】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
【０１８６】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１８７】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１８８】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１８９】
図２１は、撮像部１２０３１の設置位置の例を示す図である。
【０１９０】
図２１では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
【０１９１】
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１９２】
なお、図２１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０１９３】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１９４】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１９５】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１９６】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１９７】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１（の撮像部１２１０１等）に適用され得る。具体的には、図１２の固体撮像装置２００は、例えば、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、例えば、ADCにおける直線ひずみを低減して、より鮮明な撮像画像を得ることができるため、例えば、より正確に、人、車、障害物、標識又は路面上の文字等の物体を認識することが可能となる。
【０１９８】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本開示に係る技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１９９】
また、本開示に係る技術は、以下のような構成をとることができる。
【０２００】
（１）
半導体層の表面に形成され、前記半導体層と金属とが反応して形成された化合物層と、
前記化合物層と接する絶縁膜層と、
前記絶縁膜層の上に形成される電極層と
が積層された積層構造を有する
半導体装置。
（２）
前記絶縁膜層は、シリコン酸化膜（SiO2）を含み、
前記化合物層は、金属シリサイドを用いたシリサイド層を含む
前記（１）に記載の半導体装置。
（３）
前記シリサイド層は、チタン（Ti）、コバルト（Co）、及びニッケル（Ni）のうち、少なくとも１種類以上の金属を含む
前記（２）に記載の半導体装置。
（４）
前記シリサイド層は、濃度が異なる領域を含む
前記（３）に記載の半導体装置。
（５）
前記電極層は、ゲート電極として構成され、
前記シリサイド層は、前記ゲート電極に対する左右の領域で濃度が異なる
前記（４）に記載の半導体装置。
（６）
前記電極層は、ゲート電極として構成され、
前記積層構造は、電界効果トランジスタに対応した構造の一部として構成される
前記（１）ないし（５）のいずれかに記載の半導体装置。
（７）
前記構造は、プレーナ構造、トレンチゲート構造、又はフィン構造を含む
前記（６）に記載の半導体装置。
（８）
光電変換部を有する画素が２次元状に配列された画素部と、
複数の前記画素からのアナログ信号をデジタル信号に変換するAD変換部と
を備え、
半導体層に、複数の前記画素と、前記AD変換部とが形成され、
前記半導体層の表面に形成され、前記半導体層と金属とが反応して形成された化合物層と、
前記化合物層と接する絶縁膜層と、
前記絶縁膜層の上に形成される電極層と
が積層された積層構造を有する
固体撮像装置。
（９）
前記積層構造は、前記AD変換部の一部として構成される
前記（８）に記載の固体撮像装置。
（１０）
前記半導体層は、少なくとも第１の半導体層と第２の半導体層を含み、
前記第１の半導体層に、複数の前記画素が形成され、
前記第２の半導体層に、前記AD変換部が形成される
前記（８）又は（９）に記載の固体撮像装置。
（１１）
絶縁膜層の上に電極層を形成し、
半導体層の表面に前記絶縁膜層と接するように、前記半導体層と金属とが反応して形成される化合物層を形成する
半導体装置の製造方法。
（１２）
前記電極層をゲート電極とし、前記半導体層にシリサイドを含む電界効果トランジスタを形成し、
エレクトロマイグレーションにより前記シリサイドを拡散させて前記化合物層を形成する
前記（１１）に記載の半導体装置の製造方法。
（１３）
前記絶縁膜層は、シリコン酸化膜（SiO2）を含み、
前記シリサイドは、チタン（Ti）、コバルト（Co）、及びニッケル（Ni）のうち、少なくとも１種類以上の金属を含む
前記（１２）に記載の半導体装置の製造方法。
（１４）
前記シリサイドは、濃度が異なる領域を含む
前記（１２）又は（１３）に記載の半導体装置の製造方法。
（１５）
前記シリサイドは、前記ゲート電極に対する左右の領域で濃度が異なる
前記（１４）に記載の半導体装置の製造方法。
【符号の説明】
【０２０１】
１０  半導体層，  １１  化合物層，  １２  絶縁膜層，  １３  電極層，  １１０  半導体層，  １１１  シリサイド，  １１２  絶縁膜，  １１３  電極，  １１４  サイドウォール，  １１５  絶縁膜，  １５１，１５１−１ないし１５１−３  電界効果トランジスタ，  １５２，１５２−１ないし１５２−３  容量素子，  ２００  固体撮像装置，  ２１０  画素部，  ２１１  画素，  ２５０  AD変換回路，  ２５１  比較器，  ２９３Ａ，２９３Ｂ，２９６Ａ  キャパシタ，  ３１１  画素，  ３１８  第２電荷蓄積部，  １０００  電子機器，  １００３  固体撮像装置，  １１４０２  撮像部，  １２０３１  撮像部
【図１】
2020136446.tif 000003
【図２】
2020136446.tif 000004
【図３】
2020136446.tif 000005
【図４】
2020136446.tif 000006
【図５】
2020136446.tif 000007
【図６】
2020136446.tif 000008
【図７】
2020136446.tif 000009
【図８】
2020136446.tif 000010
【図９】
2020136446.tif 000011
【図１０】
2020136446.tif 000012
【図１１】
2020136446.tif 000013
【図１２】
2020136446.tif 000014
【図１３】
2020136446.tif 000015
【図１４】
2020136446.tif 000016
【図１５】
2020136446.tif 000017
【図１６】
2020136446.tif 000018
【図１７】
2020136446.tif 000019
【図１８】
2020136446.tif 000020
【図１９】
2020136446.tif 000021
【図２０】
2020136446.tif 000022
【図２１】
2020136446.tif 000023