(57)【要約】【課題】撮像画像の画質を高めることができる撮像装置を得る。【解決手段】本開示の撮像装置は、第１の信号線と、受光量に応じた第１の画素電圧を第１の信号線に出力可能な第１の画素と、第２の信号線と、受光量に応じた第２の画素電圧を第２の信号線に出力可能な第２の画素とを有する撮像部と、接続線と、オン状態になることにより第１の信号線を接続線に接続可能な第１の接続スイッチと、第１の信号線における電圧に基づいて第１の接続スイッチの動作を制御可能な第１の制御回路と、オン状態になることにより第２の信号線を接続線に接続可能な第２の接続スイッチと、第２の信号線における電圧に基づいて第２の接続スイッチの動作を制御可能な第２の制御回路とを有する接続部と、第１の信号線および第２の信号線に接続され、第１の画素電圧および第２の画素電圧に基づいてそれぞれＡＤ変換を行うことが可能な変換部とを備える。【選択図】図３
2020017810.tif 000002
【特許請求の範囲】
【請求項１】
第１の信号線と、受光量に応じた第１の画素電圧を前記第１の信号線に出力可能な第１の画素と、第２の信号線と、受光量に応じた第２の画素電圧を前記第２の信号線に出力可能な第２の画素とを有する撮像部と、
接続線と、オン状態になることにより前記第１の信号線を前記接続線に接続可能な第１の接続スイッチと、前記第１の信号線における電圧に基づいて前記第１の接続スイッチの動作を制御可能な第１の制御回路と、オン状態になることにより前記第２の信号線を前記接続線に接続可能な第２の接続スイッチと、前記第２の信号線における電圧に基づいて前記第２の接続スイッチの動作を制御可能な第２の制御回路とを有する接続部と、
前記第１の信号線および前記第２の信号線に接続され、前記第１の画素電圧および前記第２の画素電圧に基づいてそれぞれＡＤ変換を行うことが可能な変換部と
を備えた撮像装置。
【請求項２】
前記変換部は、変換期間において、前記ＡＤ変換を行うことが可能であり、
前記第１の制御回路は、前記変換期間の前の準備期間において、前記第１の信号線における電圧がしきい値電圧よりも大きいか否かに基づいて、前記第１の接続スイッチの動作をオン状態またはオフ状態にすることが可能であり、
前記第２の制御回路は、前記準備期間において、前記第２の信号線における電圧が前記しきい値電圧よりも大きいか否かに基づいて、前記第２の接続スイッチの動作をオン状態またはオフ状態にすることが可能である
請求項１に記載の撮像装置。
【請求項３】
前記しきい値電圧は、変更可能である
請求項２に記載の撮像装置。
【請求項４】
前記変換期間は、第１の期間および前記第１の期間の後の第２の期間を含み、
前記第１の画素は、前記第１の期間において第１の初期電圧を前記第１の信号線に出力可能であり、前記第２の期間において前記第１の画素電圧を前記第１の信号線に出力可能であり、
前記第２の画素は、前記第１の期間において第２の初期電圧を前記第２の信号線に出力可能であり、前記第２の期間において前記第２の画素電圧を前記第２の信号線に出力可能であり、
前記変換部は、前記第１の初期電圧および前記第１の画素電圧に基づいて前記ＡＤ変換を行うことが可能な第１の変換回路と、前記第２の初期電圧および前記第２の画素電圧に基づいて前記ＡＤ変換を行うことが可能な第２の変換回路とを有する
請求項２に記載の撮像装置。
【請求項５】
前記第１の期間および前記第２の期間において、時間の経過とともに電圧が変化する参照信号を生成可能な参照信号生成部をさらに備え、
前記第１の変換回路は、前記第１の初期電圧および前記第１の画素電圧と前記参照信号との比較結果に基づいて前記ＡＤ変換を行うことが可能であり、
前記第２の変換回路は、前記第２の初期電圧および前記第２の画素電圧と前記参照信号との比較結果に基づいて前記ＡＤ変換を行うことが可能である
請求項４に記載の撮像装置。
【請求項６】
前記第１の変換回路は、
前記参照信号が供給された第１の端子と、第２の端子とを有する第１の容量素子と、
前記第１の信号線に接続された第１の端子と、第２の端子とを有する第２の容量素子と、
前記第１の容量素子の前記第２の端子における電圧と、前記第２の容量素子の前記第２の端子における電圧とを比較可能な比較回路と
を有し、
前記準備期間において、前記第２の容量素子の電圧を設定可能である
請求項５に記載の撮像装置。
【請求項７】
前記比較回路は、
前記第１の容量素子の前記第２の端子に接続されたゲートと、ソースと、ドレインとを有する第１のトランジスタと、
前記第２の容量素子の前記第２の端子に接続されたゲートと、前記第１のトランジスタの前記ソースに接続されたソースと、ドレインとを有する第２のトランジスタと、
前記準備期間において、前記第１のトランジスタの前記ゲートと前記第１のトランジスタの前記ドレインとを接続可能な第１のスイッチと、
前記準備期間において、前記第２のトランジスタの前記ゲートと前記第２のトランジスタの前記ドレインとを接続可能な第２のスイッチと
を有する
請求項６に記載の撮像装置。
【請求項８】
前記第１の信号線、前記第２の信号線、前記第１の画素、および前記第２の画素は、第１の半導体基板に形成され、
前記接続部および前記変換部は、前記第１の半導体基板に重ね合わされた第２の半導体基板に形成された
請求項１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、被写体を撮像する撮像装置に関する。
【背景技術】
【０００２】
撮像装置では、例えば、複数の画素が１つの信号線を介してＡＤ（Analog to Digital）変換部に接続される。例えば、特許文献１には、複数の信号線を有し、これらの複数の信号線を互いにショートすることにより、撮像画像の画質の向上を図る撮像装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１４／１３２８２２号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このように、撮像装置では、撮像画像の画質が高いことが望まれており、さらなる画質の向上が期待されている。
【０００５】
撮像画像の画質を高めることができる撮像装置を提供することが望ましい。
【課題を解決するための手段】
【０００６】
本開示の一実施の形態における撮像装置は、撮像部と、接続部と、変換部とを備えている。撮像部は、第１の信号線と、受光量に応じた第１の画素電圧を第１の信号線に出力可能な第１の画素と、第２の信号線と、受光量に応じた第２の画素電圧を第２の信号線に出力可能な第２の画素とを有する。接続部は、接続線と、オン状態になることにより第１の信号線を接続線に接続可能な第１の接続スイッチと、第１の信号線における電圧に基づいて第１の接続スイッチの動作を制御可能な第１の制御回路と、オン状態になることにより第２の信号線を接続線に接続可能な第２の接続スイッチと、第２の信号線における電圧に基づいて第２の接続スイッチの動作を制御可能な第２の制御回路とを有する。変換部は、第１の信号線および第２の信号線に接続され、第１の画素電圧および第２の画素電圧に基づいてそれぞれＡＤ変換を行うことが可能に構成される。
【０００７】
本開示の一実施の形態における撮像装置では、第１の画素により第１の画素電圧が第１の信号線に出力され、第２の画素により第２の画素電圧が第２の信号線に出力される。そして、第１の画素電圧および第２の画素電圧に基づいてそれぞれＡＤ変換が行われる。第１の信号線における電圧に基づいて、オン状態になることにより第１の信号線を接続線に接続可能な第１の接続スイッチの動作が制御され、第２の信号線における電圧に基づいて、オン状態になることにより第２の信号線を接続線に接続可能な第２の接続スイッチの動作が制御される。
【発明の効果】
【０００８】
本開示の一実施の形態における撮像装置によれば、第１の信号線における電圧に基づいて第１の接続スイッチの動作を制御するとともに、第２の信号線における電圧に基づいて第２の接続スイッチの動作を制御するようにしたので、撮像画像の画質を高めることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
【図面の簡単な説明】
【０００９】
【図１】本開示の一実施の形態に係る撮像装置の一構成例を表すブロック図である。
【図２】図１に示した画素の一構成例を表す回路図である。
【図３】図１に示した読出部の一構成例を表す回路図である。
【図４】図３に示した制御回路の一構成例を表す回路図である。
【図５】図４に示した制御回路の一動作例を表すタイミング波形図である。
【図６Ａ】図４に示したインバータの一構成例を表す回路図である。
【図６Ｂ】図４に示したインバータの他の構成例を表す回路図である。
【図７】図３に示したコンパレータの一構成例を表す回路図である。
【図８】図１に示した撮像装置の一実装例を表す説明図である。
【図９】図８に示した撮像装置の一実装例を表す他の説明図である。
【図１０】図１に示した撮像装置の一動作例を表すタイミング図である。
【図１１】図１に示した撮像装置の一動作例を表すタイミング波形図である。
【図１２】図１に示した撮像装置の一動作例を表す他のタイミング波形図である。
【図１３】図１に示した撮像装置の要部の一構成例を表す回路図である。
【図１４】図１に示した撮像装置の一動作例を表す他のタイミング波形図である。
【図１５】図１に示した撮像装置の要部の一構成例を表す他の回路図である。
【図１６】図１に示した撮像装置の一動作例を表す他のタイミング波形図である。
【図１７】比較例に係る撮像装置の要部の一構成例を表す回路図である。
【図１８】比較例に係る撮像装置の一動作例を表すタイミング波形図である。
【図１９】撮像装置の使用例を表す説明図である。
【図２０】車両制御システムの概略的な構成の一例を示すブロック図である。
【図２１】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【図２２】変形例に係る撮像装置の一実装例を表す説明図である。
【発明を実施するための形態】
【００１０】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．撮像装置の使用例
３．移動体への応用例
【００１１】
＜１．実施の形態＞
［構成例］
図１は、一実施の形態に係る撮像装置（撮像装置１）の一構成例を表すものである。撮像装置１は、画素アレイ９と、駆動部１０と、読出部２０と、撮像制御部３０と、信号処理部４０とを備えている。
【００１２】
画素アレイ９は、マトリックス状に配置された複数の画素Ｐを有している。画素Ｐは、受光量に応じた画素電圧Ｖpixを生成するように構成される。
【００１３】
図２は、画素Ｐの一構成例を表すものである。画素アレイ９は、複数の転送制御線ＴＧＬと、複数のリセット制御線ＲＳＴＬと、複数の選択制御線ＳＥＬＬと、複数の信号線ＶＳＬとを有している。転送制御線ＴＧＬは、水平方向（図２における横方向）に延伸し、一端が駆動部１０に接続される。この転送制御線ＴＧＬには、駆動部１０により転送制御信号ＳＴＧが印加される。リセット制御線ＲＳＴＬは、水平方向に延伸し、一端が駆動部１０に接続される。このリセット制御線ＲＳＴＬには、駆動部１０によりリセット制御信号ＳＲＳＴが印加される。選択制御線ＳＥＬＬは、水平方向に延伸し、一端が駆動部１０に接続される。この選択制御線ＳＥＬＬには、駆動部１０により選択制御信号ＳＳＥＬが印加される。信号線ＶＳＬは、垂直方向（図２における縦方向）に延伸し、一端が読出部２０に接続される。図１，２において横方向に並設された１行分の複数の画素Ｐは、画素ラインＬを構成する。
【００１４】
画素Ｐは、フォトダイオードＰＤと、トランジスタＴＧと、フローティングディフュージョンＦＤと、トランジスタＲＳＴ，ＡＭＰ，ＳＥＬとを有している。トランジスタＴＧ，ＲＳＴ，ＡＭＰ，ＳＥＬは、この例ではＮ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタである。
【００１５】
フォトダイオードＰＤは、受光量に応じた量の電荷を生成して内部に蓄積する光電変換素子である。フォトダイオードＰＤのアノードは接地され、カソードはトランジスタＴＧのソースに接続される。
【００１６】
トランジスタＴＧのゲートは転送制御線ＴＧＬに接続され、ソースはフォトダイオードＰＤのカソードに接続され、ドレインはフローティングディフュージョンＦＤに接続される。
【００１７】
フローティングディフュージョンＦＤは、フォトダイオードＰＤから転送された電荷を蓄積するように構成される。フローティングディフュージョンＦＤは、例えば、半導体基板の表面に形成された拡散層を用いて構成される。図２では、フローティングディフュージョンＦＤを、容量素子のシンボルを用いて示している。
【００１８】
トランジスタＲＳＴのゲートはリセット制御線ＲＳＴＬに接続され、ドレインには電源電圧ＶＤＤが供給され、ソースはフローティングディフュージョンＦＤに接続される。
【００１９】
トランジスタＡＭＰのゲートはフローティングディフュージョンＦＤに接続され、ドレインには電源電圧ＶＤＤが供給され、ソースはトランジスタＳＥＬのドレインに接続される。
【００２０】
トランジスタＳＥＬのゲートは選択制御線ＳＥＬＬに接続され、ドレインはトランジスタＡＭＰのソースに接続され、ソースは信号線ＶＳＬに接続される。
【００２１】
この構成により、画素Ｐでは、選択制御線ＳＥＬＬに印加された選択制御信号ＳＳＥＬに基づいてトランジスタＳＥＬがオン状態になることにより、画素Ｐが信号線ＶＳＬと電気的に接続される。これにより、トランジスタＡＭＰは、読出部２０の電流源２３（後述）に接続され、いわゆるソースフォロワとして動作する。そして、画素Ｐは、フローティングディフュージョンＦＤにおける電圧に応じた電圧を、信号ＳＩＧとして、信号線ＶＳＬに出力する。具体的には、画素Ｐは、後述するように、Ｐ相期間ＴＰにおいてリセット電圧Ｖresetを出力し、Ｄ相期間ＴＤにおいて、受光量に応じた画素電圧Ｖpixを出力する。画素Ｐは、これらのリセット電圧Ｖresetおよび画素電圧Ｖpixを、信号ＳＩＧを用いて出力するようになっている。
【００２２】
駆動部１０（図１）は、撮像制御部３０からの指示に基づいて、画素ラインＬ単位で、画素アレイ９における複数の画素Ｐを順次駆動するように構成される。具体的には、駆動部１０は、画素アレイ９における複数の転送制御線ＴＧＬに複数の転送制御信号ＳＴＧをそれぞれ印加し、複数のリセット制御線ＲＳＴＬに複数のリセット制御信号ＳＲＳＴをそれぞれ印加し、複数の選択制御線ＳＥＬＬに複数の選択制御信号ＳＳＥＬをそれぞれ印加することにより、画素ラインＬ単位で画素アレイ９における複数の画素Ｐを駆動するようになっている。
【００２３】
読出部２０は、画素アレイ９から信号線ＶＳＬを介して供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、画像信号ＤＡＴＡ０を生成するように構成される。
【００２４】
図３は、読出部２０の一構成例を表すものである。なお、図３には、読出部２０に加え、撮像制御部３０および信号処理部４０をも描いている。読出部２０は、接続線ＣＯＮＬと、複数の接続部ＣＯＮ（接続部ＣＯＮ［０］，ＣＯＮ［１］，ＣＯＮ［２］，…）と、複数のＡＤ（Analog to Digital）変換部ＡＤＣ（ＡＤ変換部ＡＤＣ［０］，ＡＤＣ［１］，ＡＤＣ［２］，…）と、複数のスイッチ部ＳＷ（スイッチ部ＳＷ［０］，ＳＷ［１］，ＳＷ［２］，…）と、バス配線ＢＵＳとを有している。
【００２５】
接続線ＣＯＮＬは、水平方向（図３における横方向）に延伸し、複数の接続部ＣＯＮにわたって形成される。
【００２６】
複数の接続部ＣＯＮのそれぞれは、信号ＳＩＧの電圧、および撮像制御部３０から供給された制御信号ＳＲＳＴ０，ＶＳＬＣＮＴに基づいて、信号線ＶＳＬを接続線ＣＯＮＬに接続するように構成される。複数の接続部ＣＯＮは、複数の信号線ＶＳＬに対応して設けられている。具体的には、０番目の接続部ＣＯＮ［０］は、０番目の信号線ＶＳＬ［０］に対応して設けられ、１番目の接続部ＣＯＮ［１］は、１番目の信号線ＶＳＬ［１］に対応して設けられ、２番目の接続部ＣＯＮ［２］は、２番目の信号線ＶＳＬ［２］に対応して設けられている。
【００２７】
図４は、接続部ＣＯＮの一構成例を表すものである。接続部ＣＯＮは、制御回路７０と、トランジスタ７９とを有している。
【００２８】
制御回路７０は、信号ＳＩＧの電圧、および撮像制御部３０から供給された制御信号ＳＲＳＴ０，ＶＳＬＣＮＴに基づいて、トランジスタ７９の動作を制御するように構成される。接続部ＣＯＮは、トランジスタ７１〜７３と、インバータ７４と、論理積回路７５とを有している。トランジスタ７１はＮ型のＭＯＳトランジスタであり、トランジスタ７２，７３はＰ型のＭＯＳトランジスタである。トランジスタ７１のゲートには制御信号ＳＲＳＴ０が供給され、ドレインはトランジスタ７２，７３のドレインおよびインバータ７４の入力端子に接続され、ソースは接地される。トランジスタ７２のゲートは信号線ＶＳＬに接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタ７１，７３のドレインおよびインバータ７４の入力端子に接続される。トランジスタ７３のゲートはインバータ７４の出力端子および論理積回路７５の第１入力端子に接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタ７１，７２のドレインおよびインバータ７４の入力端子に接続される。インバータ７４の入力端子はトランジスタ７１〜７３のドレインに接続され、出力端子はトランジスタ７３のゲートおよび論理積回路７５の第１入力端子に接続される。インバータ７４は、しきい値電圧Ｖthを変更可能に構成される。論理積回路７５の第１入力端子はインバータ７４の出力端子およびトランジスタ７３のゲートに接続され、第２入力端子には制御信号ＶＳＬＣＮＴが供給され、出力端子はトランジスタ７９のゲートに接続される。
【００２９】
トランジスタ７９は、Ｎ型のＭＯＳトランジスタである。トランジスタ７９のゲートは制御回路７０の論理積回路７５の出力端子に接続され、ソースは信号線ＶＳＬに接続され、ドレインは接続線ＣＯＮＬに接続される。
【００３０】
図５は、制御回路７０の一動作例を表すものであり、（Ａ）は制御信号ＳＲＳＴ０の波形を示し、（Ｂ）は信号線ＶＳＬにおける信号ＳＩＧの波形を示し、（Ｃ）はインバータ７４に入力される電圧Ｖinの波形を示し、（Ｄ）はインバータ７４から出力される電圧Ｖoutの波形を示す。図５（Ｂ）〜（Ｄ）において、実線は、図５（Ｂ）に示したように信号ＳＩＧの電圧が高い電圧を維持する場合を示し、破線は、図５（Ｂ）に示したように信号ＳＩＧの電圧が徐々に低くなる場合を示す。
【００３１】
タイミングｔ１０１において、制御信号ＳＲＳＴ０の電圧が低レベルから高レベルに変化すると、トランジスタ７１がオン状態になり、電圧Ｖinは０Ｖに設定される（図５（Ｃ））。これにより、インバータ７４から出力される電圧Ｖoutは高レベルになる（図５（Ｄ））。
【００３２】
そして、タイミングｔ１０２において、制御信号ＳＲＳＴ０の電圧が高レベルから低レベルに変化すると、トランジスタ７１はオフ状態になる。その後、信号ＳＩＧの電圧に応じてトランジスタ７２に電流が流れることにより、電圧Ｖinは徐々に上昇する。
【００３３】
例えば、図５（Ｂ）において実線で示したように、信号ＳＩＧの電圧が高い電圧を維持する場合には、トランジスタ７２に流れる電流は少ないので、電圧Ｖinはゆっくりと上昇する（図５（Ｃ））。また、図５（Ｂ）において破線で示したように、信号ＳＩＧの電圧が徐々に低くなる場合には、トランジスタ７２に流れる電流が多いので、電圧Ｖinはより速く上昇する。そして、電圧Ｖinがインバータ７４のしきい値電圧Ｖthを超えた場合には、インバータ７４から出力される電圧Ｖoutは低レベルになる（図５（Ｄ））。この例では、タイミングｔ１０３において、電圧Ｖinがしきい値電圧Ｖthを超え、それに応じて電圧Ｖoutが高レベルから低レベルに変化している。これにより、トランジスタ７３がオン状態になり、電圧Ｖinは高レベルに向かって変化する（図５（Ｃ））。
【００３４】
この構成により、接続部ＣＯＮは、制御信号ＶＳＬＣＮＴの電圧が高レベルである期間において、信号ＳＩＧの電圧がしきい値電圧ＳＩＧＴＨよりも高い場合には、トランジスタ７９をオン状態にし、その結果、信号線ＶＳＬは、接続線ＣＯＮＬに接続される。また、接続部ＣＯＮは、制御信号ＶＳＬＣＮＴの電圧が高レベルである期間において、信号ＳＩＧの電圧がこのしきい値電圧ＳＩＧＴＨよりも低い場合には、トランジスタ７９をオフ状態にし、その結果、信号線ＶＳＬは、接続線ＣＯＮＬに接続されないようになっている。
【００３５】
インバータ７４は、しきい値電圧Ｖthを変更可能に構成される。このようなインバータ７４は、例えば、図６Ａに示したインバータ７４Ａや、図６Ｂに示したインバータ７４Ｂを用いることができる。
【００３６】
インバータ７４Ａ（図６Ａ）は、トランジスタ８１，８２と、複数の回路８３と、しきい値制御回路８６とを有している。トランジスタ８１はＰ型のＭＯＳトランジスタであり、ゲートはトランジスタ８２のゲートおよびインバータ７４Ａの入力端子Ｔinに接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタ８２のドレインおよびインバータ７４Ａの出力端子Ｔoutに接続される。トランジスタ８２はＮ型のＭＯＳトランジスタであり、ゲートはトランジスタ８１のゲートおよびインバータ７４Ａの入力端子Ｔinに接続され、ソースは接地され、ドレインはトランジスタ８１のドレインおよびインバータ７４Ａの出力端子Ｔoutに接続される。複数の回路８３のそれぞれは、スイッチ８４と、トランジスタ８５とを有している。スイッチ８４の一端はインバータ７４Ａの入力端子Ｔinに接続され、他端はトランジスタ８５のゲートに接続される。スイッチ８４は、しきい値制御回路８６から供給された制御信号に基づいて、一端と他端との間をオンオフするようになっている。トランジスタ８５のゲートはスイッチ８４の他端に接続され、ドレインはインバータ７４Ａの出力端子Ｔoutに接続され、ソースは接地されている。しきい値制御回路８６は、複数の回路８３のスイッチ８４に制御信号を供給することにより、インバータ７４Ａのしきい値電圧Ｖthを制御するように構成される。この構成により、インバータ７４Ａでは、複数の回路８３のうちの、スイッチ８４をオン状態にする回路８３の個数に応じて、しきい値電圧Ｖthが変化するようになっている。
【００３７】
インバータ７４Ｂ（図６Ｂ）は、トランジスタ９１〜９４と、しきい値制御回路９５とを有している。トランジスタ９１，９２はＰ型のＭＯＳトランジスタであり、トランジスタ９３，９４はＮ型のＭＯＳトランジスタである。トランジスタ９１のゲートにはしきい値制御回路９５から第１の制御電圧が供給され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタ９２のソースに接続される。トランジスタ９２のゲートはトランジスタ９３のゲートおよびインバータ７４Ｂの入力端子Ｔinに接続され、ソースはトランジスタ９１のドレインに接続され、ドレインはトランジスタ９３のドレインおよび出力端子Ｔoutに接続される。トランジスタ９３のゲートはトランジスタ９２のゲートおよびインバータ７４Ｂの入力端子Ｔinに接続され、ドレインはトランジスタ９２のドレインおよびインバータ７４Ｂの出力端子Ｔoutに接続され、ソースはトランジスタ９４のドレインに接続される。トランジスタ９４のゲートにはしきい値制御回路９５から第２の制御電圧が供給され、ドレインはトランジスタ９３のソースに接続され、ソースは接地される。しきい値制御回路９５は、トランジスタ９１のゲートに第１の制御電圧を供給するとともに、トランジスタ９４のゲートに第２の制御電圧を供給することにより、インバータ７４Ｂのしきい値電圧Ｖthを制御するように構成される。この構成により、インバータ７４Ｂでは、トランジスタ９１におけるオン抵抗値およびトランジスタ９４におけるオン抵抗値に応じて、しきい値電圧Ｖthが変化するようになっている。
【００３８】
複数のＡＤ変換部ＡＤＣ（図３）のそれぞれは、画素アレイ９から供給された信号ＳＩＧに基づいてＡＤ変換を行うことにより、信号ＳＩＧの電圧をデジタルコードＣＯＤＥに変換するように構成される。複数のＡＤ変換部ＡＤＣは、複数の信号線ＶＳＬに対応して設けられている。具体的には、０番目のＡＤ変換部ＡＤＣ［０］は、０番目の信号線ＶＳＬ［０］に対応して設けられ、１番目のＡＤ変換部ＡＤＣ［１］は、１番目の信号線ＶＳＬ［１］に対応して設けられ、２番目のＡＤ変換部ＡＤＣ［２］は、２番目の信号線ＶＳＬ［２］に対応して設けられている。ＡＤ変換部ＡＤＣは、容量素子２１，２２と、電流源２３と、コンパレータ２４と、カウンタ２５とを有している。
【００３９】
容量素子２１の一端には、撮像制御部３０から参照信号ＲＥＦが供給され、他端はコンパレータ２４の正入力端子に接続されている。この参照信号ＲＥＦは、後述するように、ＡＤ変換を行う２つの期間（Ｐ相期間ＴＰおよびＤ相期間ＴＤ）において、時間の経過に応じて電圧レベルが徐々に低下する、いわゆるランプ波形を有している。容量素子２２の一端は信号線ＶＳＬに接続され、他端はコンパレータ２４の負入力端子に接続されている。電流源２３の一端は信号線ＶＳＬに接続され、他端は接地される。電流源２３は、信号線ＶＳＬから接地に所定の電流値の電流を流すように構成される。
【００４０】
コンパレータ２４の正入力端子は容量素子２１の他端に接続され、負入力端子は容量素子２２の他端に接続され、出力端子はカウンタ２５に接続される。コンパレータ２４は、正入力端子における電圧と負入力端子における電圧とを比較して、その比較結果を信号ＣＭＰとして出力するように構成される。また、このコンパレータ２４は、撮像制御部３０から供給された制御信号ＰＳＥＴに基づいて、後述する所定の期間において、容量素子２１，２２における電圧値を設定するゼロ調整を行うように構成される。
【００４１】
図７は、コンパレータ２４の一構成例を表すものである。コンパレータ２４は、トランジスタ６１，６２と、電流源６３と、トランジスタ６４〜６７とを有している。トランジスタ６１，６２はＮ型のＭＯＳトランジスタであり、トランジスタ６４〜６７はＰ型のＭＯＳトランジスタである。トランジスタ６１のゲートはトランジスタ６４のソースおよびコンパレータ２４の正入力端子ＴinPに接続され、ドレインはトランジスタ６４，６６のドレインおよびトランジスタ６６，６７のゲートに接続され、ソースはトランジスタ６２のソースおよび電流源６３の一端に接続される。トランジスタ６２のゲートはトランジスタ６５のソースおよびコンパレータ２４の負入力端子ＴinNに接続され、ドレインはトランジスタ６５，６７のドレインおよびコンパレータ２４の出力端子Ｔoutに接続され、ソースはトランジスタ６１のソースおよび電流源６３の一端に接続される。電流源６３の一端はトランジスタ６１，６２のソースに接続され、他端は接地される。トランジスタ６４のゲートは制御入力端子Ｔpsetに接続され、ソースはトランジスタ６１のゲートおよびコンパレータ２４の正入力端子ＴinPに接続され、ドレインはトランジスタ６１，６６のドレインおよびトランジスタ６６，６７のゲートに接続される。トランジスタ６５のゲートは制御入力端子Ｔpsetに接続され、ソースはトランジスタ６２のゲートおよびコンパレータ２４の負入力端子ＴinNに接続され、ドレインはトランジスタ６２，６７のドレインおよびコンパレータ２４の出力端子Ｔoutに接続される。トランジスタ６６のゲートはトランジスタ６１，６４，６６のドレインおよびトランジスタ６７のゲートに接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタ６６，６７のゲートおよびトランジスタ６１，６４のドレインに接続される。トランジスタ６７のゲートはトランジスタ６６のゲートおよびトランジスタ６１，６４，６６のドレインに接続され、ソースには電源電圧ＶＤＤが供給され、ドレインはトランジスタ６２，６５のドレインおよびコンパレータ２４の出力端子Ｔoutに接続される。
【００４２】
この構成により、コンパレータ２４は、正入力端子における電圧と負入力端子における電圧とを比較して、その比較結果を信号ＣＭＰとして出力する。また、このコンパレータ２４は、制御信号ＰＳＥＴに基づいて、後述する所定の期間においてトランジスタ６４，６５がオン状態になることにより、容量素子２１，２２における電圧値を設定するゼロ調整を行うようになっている。
【００４３】
カウンタ２５（図３）は、コンパレータ２４から供給された信号ＣＭＰ、および撮像制御部３０から供給された制御信号ＣＣに基づいて、撮像制御部３０から供給されたクロック信号ＣＬＫのパルスをカウントするカウント動作を行うように構成される。カウンタ２５は、出力段にラッチを有している。このラッチは、カウンタ２５により得られたカウント値ＣＮＴを、複数のビットを有するデジタルコードＣＯＤＥとして出力するように構成される。
【００４４】
複数のスイッチ部ＳＷのそれぞれは、撮像制御部３０から供給された制御信号ＳＳＷに基づいて、ＡＤ変換部ＡＤＣから出力されたデジタルコードＣＯＤＥをバス配線ＢＵＳに供給するように構成される。複数のスイッチ部ＳＷは、複数のＡＤ変換部ＡＤＣに対応して設けられている。具体的には、０番目のスイッチ部ＳＷ［０］は、０番目のＡＤ変換部ＡＤＣ［０］に対応して設けられ、１番目のスイッチ部ＳＷ［１］は、１番目のＡＤ変換部ＡＤＣ［１］に対応して設けられ、２番目のスイッチ部ＳＷ［２］は、２番目のＡＤ変換部ＡＤＣ［２］に対応して設けられている。
【００４５】
スイッチ部ＳＷは、この例では、デジタルコードＣＯＤＥのビット数と同じ数のトランジスタを用いて構成される。これらのトランジスタは、撮像制御部３０から供給された制御信号ＳＳＷの各ビット（制御信号ＳＳＷ［０］，ＳＳＷ［１］，ＳＳＷ［２］，…）に基づいて、オンオフ制御される。具体的には、例えば、０番目のスイッチ部ＳＷ［０］は、制御信号ＳＳＷ［０］に基づいて各トランジスタがオン状態になることにより、０番目のＡＤ変換部ＡＤＣ［０］から出力されたデジタルコードＣＯＤＥをバス配線ＢＵＳに供給する。同様に、例えば、１番目のスイッチ部ＳＷ［１］は、制御信号ＳＳＷ［１］に基づいて各トランジスタがオン状態になることにより、１番目のＡＤ変換部ＡＤＣ［１］から出力されたデジタルコードＣＯＤＥをバス配線ＢＵＳに供給する。他のスイッチ部ＳＷについても同様である。
【００４６】
バス配線ＢＵＳは、複数の配線を有し、ＡＤ変換部ＡＤＣから出力されたデジタルコードＣＯＤＥを伝えるように構成される。バス配線ＢＵＳは、複数のスイッチ部ＳＷに接続されるとともに、信号処理部４０に接続される。読出部２０は、このバス配線ＢＵＳを用いて、ＡＤ変換部ＡＤＣから供給された複数のデジタルコードＣＯＤＥを、画像信号ＤＡＴＡ０として、信号処理部４０に順次転送するようになっている（データ転送動作）。
【００４７】
撮像制御部３０（図１）は、駆動部１０、読出部２０、および信号処理部４０に制御信号を供給し、これらの回路の動作を制御することにより、撮像装置１の動作を制御するように構成される。具体的には、撮像制御部３０は、例えば、駆動部１０に対して制御信号を供給することにより、駆動部１０が、画素ラインＬ単位で、画素アレイ９における複数の画素Ｐを順次駆動するように制御する。また、撮像制御部３０は、読出部２０に対して、参照信号ＲＥＦ、クロック信号ＣＬＫ、制御信号ＶＳＬＣＮＴ，ＳＲＳＴ０，ＰＳＥＴ，ＣＣ、および制御信号ＳＳＷ（制御信号ＳＳＷ［０］，ＳＳＷ［１］，ＳＳＷ［２］，…）を供給することにより、読出部２０が、信号ＳＩＧに基づいて画像信号ＤＡＴＡ０を生成するように制御する。また、撮像制御部３０は、信号処理部４０に対して制御信号を供給することにより、信号処理部４０の動作を制御するようになっている。
【００４８】
撮像制御部３０は、参照信号生成部３１を有している。参照信号生成部３１は、参照信号ＲＥＦを生成するように構成される。参照信号ＲＥＦは、ＡＤ変換を行う２つの期間（Ｐ相期間ＴＰおよびＤ相期間ＴＤ）において、時間の経過に応じて電圧レベルが徐々に低下する、いわゆるランプ波形を有する。参照信号生成部３１は、この参照信号ＲＥＦを読出部２０の複数のＡＤ変換部ＡＤＣに供給するようになっている。
【００４９】
信号処理部４０は、画像信号ＤＡＴＡ０に対して、所定の信号処理を行うことにより画像信号ＤＡＴＡを生成し、この画像信号ＤＡＴＡを出力するように構成される。
【００５０】
次に、撮像装置１の実装について説明する。撮像装置１において、図１に示した各ブロックは、例えば、１枚の半導体基板に形成されてもよいし、複数の半導体基板に形成されてもよい。
【００５１】
図８は、２枚の半導体基板に形成した場合における撮像装置１の実装例を表すものである。この例では、撮像装置１は、２枚の半導体基板１０１，１０２に形成されている。例えば、半導体基板１０１には画素アレイ９が形成され、半導体基板１０２には、駆動部１０、読出部２０、撮像制御部３０、および信号処理部４０が形成される。半導体基板１０１，１０２は互いに重ね合わされる。そして、例えば、半導体基板１０１に形成された信号線ＶＳＬと、半導体基板１０２に形成された接続部ＣＯＮおよびＡＤ変換部ＡＤＣが、ビア１０３を介して互いに電気的に接続されるようになっている。
【００５２】
図９は、半導体基板１０１，１０２における回路配置の一例を表すものである。
【００５３】
半導体基板１０１には、画素アレイ９が形成されている。すなわち、半導体基板１０１には、複数の画素Ｐ、複数の転送制御線ＴＧＬ、複数のリセット制御線ＲＳＴＬ、複数の選択制御線ＳＥＬＬ、および複数の信号線ＶＳＬが形成される。また、半導体基板１０１には、電極領域１０１Ａ，１０１Ｂが設けられている。電極領域１０１Ａ，１０１Ｂには、複数の電極が形成され、これらの複数の電極は、例えばＴＳＶ（Through Silicon Via）を介して、複数の転送制御線ＴＧＬ、複数のリセット制御線ＲＳＴＬ、複数の選択制御線ＳＥＬＬ、および複数の信号線ＶＳＬに接続されている。
【００５４】
半導体基板１０２には、接続部ＣＯＮ、および周辺回路部１０４が形成されている。ここで、周辺回路部１０４は、駆動部１０、読出部２０における複数の接続部ＣＯＮ以外の回路、撮像制御部３０、および信号処理部４０に対応している。また、半導体基板１０２には、電極領域１０２Ａ，１０２Ｂが設けられている。電極領域１０２Ａ，１０２Ｂには、複数の電極が形成され、これらの複数の電極は、例えばＴＳＶを介して、駆動部１０および読出部２０に接続されている。
【００５５】
撮像装置１では、半導体基板１０１および半導体基板１０２が、互いに重ね合わされる。これにより、半導体基板１０１の電極領域１０１Ａにおける複数の電極が、ビア１０３を介して半導体基板１０２の電極領域１０２Ａにおける複数の電極に電気的に接続され、半導体基板１０１の電極領域１０１Ｂにおける複数の電極が、ビア１０３を介して半導体基板１０２の電極領域１０２Ｂにおける複数の電極に電気的に接続される。その結果、半導体基板１０１に形成された複数の転送制御線ＴＧＬ、複数のリセット制御線ＲＳＴＬ、および複数の選択制御線ＳＥＬＬが、半導体基板１０２に形成された駆動部１０に接続され、半導体基板１０１に形成された複数の信号線ＶＳＬが、半導体基板１０２に形成された読出部２０に接続される。
【００５６】
このように、撮像装置１では、半導体基板１０１に画素アレイ９を主に配置することにより、画素の形成に特化した半導体製造工程を用いて半導体基板１０１を製造することができる。つまり、半導体基板１０１には、画素アレイ９以外に回路がないので、例えば、画素を形成するために特別な製造工程を用いた場合でも、その製造工程が画素アレイ９以外の回路に影響を与えることがない。このように、撮像装置１では、画素の形成に特化した半導体製造工程を用いることができるので、撮像装置１における撮像特性を高めることができる。
【００５７】
また、撮像装置１では、複数の接続部ＣＯＮを半導体基板１０２に形成するようにしたので、半導体基板１０１に形成する回路を少なくすることができる。その結果、半導体基板１０１，１０２を小さくすることができるようになっている。
【００５８】
ここで、画素アレイ９は、本開示における「撮像部」の一具体例に対応する。複数の接続部ＣＯＮは、本開示における「接続部」の一具体例に対応する。接続線ＣＯＮＬは、本開示における「接続線」の一具体例に対応する。トランジスタ７９は、本開示における「第１の接続スイッチ」および「第２の接続スイッチ」の一具体例に対応する。制御回路７０は、本開示における「第１の制御回路」および「第２の制御回路」の一具体例に対応する。複数のＡＤ変換部ＡＤＣは、本開示における「変換部」の一具体例に対応する。ＡＤ変換部ＡＤＣは、本開示における「第１の変換回路」および「第２の変換回路」の一具体例に対応する。Ｐ相期間ＴＰおよびＤ相期間ＴＤは、本開示における「変換期間」の一具体例に対応する。制御信号ＶＳＬＣＮＴが高レベルになる期間は、本開示における「準備期間」の一具体例に対応する。リセット電圧Ｖresetは、本開示における「第１の初期電圧」および「第２の初期電圧」の一具体例に対応する。画素電圧Ｖpixは、本開示における「第１の画素電圧」および「第２の画素電圧」の一具体例に対応する。しきい値電圧ＳＩＧＴＨは、本開示における「しきい値電圧」の一具体例に対応する。容量素子２１は、本開示における「第１の容量素子」の一具体例に対応する。容量素子２２は、本開示における「第２の容量素子」の一具体例に対応する。コンパレータ２４は、本開示における「比較回路」の一具体例に対応する。トランジスタ６１は、本開示における「第１のトランジスタ」の一具体例に対応する。トランジスタ６２は、本開示における「第２のトランジスタ」の一具体例に対応する。トランジスタ６４は、本開示における「第１のスイッチ」の一具体例に対応する。トランジスタ６５は、本開示における「第２のスイッチ」の一具体例に対応する。
【００５９】
［動作および作用］
続いて、本実施の形態の撮像装置１の動作および作用について説明する。
【００６０】
（全体動作概要）
まず、図１，３を参照して、撮像装置１の全体動作概要を説明する。駆動部１０は、画素ラインＬ単位で、画素アレイ９における画素Ｐを順次駆動する。画素Ｐは、Ｐ相期間ＴＰにおいてリセット電圧Ｖresetを出力し、Ｄ相期間ＴＤにおいて、受光量に応じた画素電圧Ｖpixを出力する。読出部２０において、接続部ＣＯＮは、信号ＳＩＧの電圧に応じて、信号線ＶＳＬを接続線ＣＯＮＬに接続する。ＡＤ変換部ＡＤＣは、リセット電圧Ｖresetおよび画素電圧Ｖpixに基づいてそれぞれＡＤ変換を行い、デジタルコードＣＯＤＥを生成する。読出部２０は、このデジタルコードＣＯＤＥに基づいて画像信号ＤＡＴＡ０を生成する。信号処理部４０は、画像信号ＤＡＴＡ０に対して、所定の信号処理を行うことにより画像信号ＤＡＴＡを生成し、この画像信号ＤＡＴＡを出力する。
【００６１】
（詳細動作）
撮像装置１において、画素アレイ９における画素Ｐのそれぞれは、受光量に応じて電荷を蓄積し、リセット電圧Ｖresetおよび画素電圧Ｖpixを信号ＳＩＧとして出力する。以下に、この動作について詳細に説明する。
【００６２】
図１０は、画素アレイ９における複数の画素Ｐを走査する動作の一例を表すものである。図１１は、撮像装置１の一動作例を表すものであり、（Ａ）は水平同期信号ＸＨＳの波形を示し、（Ｂ）は０番目の画素ラインＬに係るリセット制御信号ＳＲＳＴ（０）の波形を示し、（Ｃ）は０番目の画素ラインＬに係る転送制御信号ＳＴＧ（０）の波形を示し、（Ｄ）は０番目の画素ラインＬに係る選択制御信号ＳＳＥＬ（０）の波形を示し、（Ｅ）は１番目の画素ラインＬに係るリセット制御信号ＳＲＳＴ（１）の波形を示し、（Ｆ）は１番目の画素ラインＬに係る転送制御信号ＳＴＧ（１）の波形を示し、（Ｇ）は１番目の画素ラインＬに係る選択制御信号ＳＳＥＬ（１）の波形を示し、（Ｈ）は２番目の画素ラインＬに係るリセット制御信号ＳＲＳＴ（２）の波形を示し、（Ｉ）は２番目の画素ラインＬに係る転送制御信号ＳＴＧ（２）の波形を示し、（Ｊ）は２番目の画素ラインＬに係る選択制御信号ＳＳＥＬ（２）の波形を示す。
【００６３】
撮像装置１は、図１０に示したように、タイミングｔ０〜ｔ１の期間において、画素アレイ９における複数の画素Ｐに対して、垂直方向において上から順に蓄積開始駆動Ｄ１を行う。具体的には、駆動部１０は、図１１に示したように、例えば、垂直方向において上から順に、画素ラインＬ単位で、水平期間Ｈ内の所定の期間においてトランジスタＴＧ，ＲＳＴをオン状態に設定する。これにより、複数の画素Ｐのそれぞれでは、読出駆動Ｄ２が行われるまでの蓄積期間Ｔ１０において、電荷が蓄積される。
【００６４】
そして、撮像装置１は、図１０に示したように、タイミングｔ１０〜ｔ１１の期間において、複数の画素Ｐに対して、垂直方向において上から順に読出駆動Ｄ２を行う。具体的には、駆動部１０は、図１１に示したように、例えば、垂直方向において上から順に、画素ラインＬ単位で、トランジスタＴＧ，ＲＳＴ，ＳＥＬの動作を制御する。これにより、複数の画素Ｐのそれぞれは、リセット電圧Ｖresetおよび画素電圧Ｖpixを順次出力する。読出部２０は、これらのリセット電圧Ｖresetおよび画素電圧Ｖpixに基づいてそれぞれＡＤ変換を行い、デジタルコードＣＯＤＥを生成する。
【００６５】
撮像装置１は、このような蓄積開始駆動Ｄ１および読出駆動Ｄ２を繰り返す。具体的には、撮像装置１は、図１０に示したように、タイミングｔ２〜ｔ３の期間において蓄積開始駆動Ｄ１を行い、タイミングｔ１２〜ｔ１３の期間において読出駆動Ｄ２を行う。また、撮像装置１は、タイミングｔ４〜ｔ５の期間において蓄積開始駆動Ｄ１を行い、タイミングｔ１４〜ｔ１５の期間において読出駆動Ｄ２を行う。
【００６６】
（読出駆動Ｄ２について）
次に、読出駆動Ｄ２について、詳細に説明する。以下に、複数の画素Ｐのうちのある画素ＰＡに着目し、この画素ＰＡに係る動作について詳細に説明する。
【００６７】
図１２は、着目した画素ＰＡにおける読出駆動Ｄ２の一動作例を表すものであり、（Ａ）は水平同期信号ＸＨＳの波形を示し、（Ｂ）はリセット制御信号ＳＲＳＴの波形を示し、（Ｃ）は転送制御信号ＳＴＧの波形を示し、（Ｄ）は選択制御信号ＳＳＥＬの波形を示し、（Ｅ）は参照信号ＲＥＦの波形を示し、（Ｆ）は信号ＳＩＧの波形を示し、（Ｇ）はＡＤ変換部ＡＤＣのコンパレータ２４から出力される信号ＣＭＰの波形を示し、（Ｈ）はクロック信号ＣＬＫの波形を示し、（Ｉ）はＡＤ変換部ＡＤＣのカウンタ２５におけるカウント値ＣＮＴを示す。図１２（Ｅ），（Ｆ）では、参照信号ＲＥＦおよび信号ＳＩＧの波形を同じ電圧軸で示している。ここで、図１２（Ｅ）の参照信号ＲＥＦは、コンパレータ２４の正入力端子における波形を示し、図１２（Ｆ）の信号ＳＩＧは、コンパレータ２４の負入力端子における波形を示す。
【００６８】
撮像装置１では、ある水平期間（Ｈ）において、まず、駆動部１０が、画素ＰＡに対してリセット動作を行い、ＡＤ変換部ＡＤＣが、その後のＰ相期間ＴＰにおいて、画素ＰＡが出力したリセット電圧Ｖresetに基づいてＡＤ変換を行う。そして、駆動部１０が、画素ＰＡに対して電荷転送動作を行い、ＡＤ変換部ＡＤＣが、Ｄ相期間ＴＤにおいて、画素ＰＡが出力した画素電圧Ｖpixに基づいてＡＤ変換を行う。以下にこの動作について詳細に説明する。
【００６９】
まず、タイミングｔ２１において、水平期間Ｈが開始すると、駆動部１０は、タイミングｔ２２において、選択制御信号ＳＳＥＬの電圧を低レベルから高レベルに変化させる（図１２（Ｄ））。これにより、画素ＰＡでは、トランジスタＳＥＬがオン状態になり、画素ＰＡが信号線ＶＳＬと電気的に接続される。
【００７０】
次に、タイミングｔ２３において、駆動部１０は、リセット制御信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図１２（Ｂ））。これにより、画素ＰＡでは、トランジスタＲＳＴがオン状態になり、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定される（リセット動作）。
【００７１】
次に、タイミングｔ２４において、駆動部１０は、リセット制御信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図１２（Ｂ））。これにより、画素ＰＡでは、トランジスタＲＳＴがオフ状態になる。そして、後述するように、タイミングｔ２４〜ｔ２５の期間において、コンパレータ２４は、容量素子２１，２２における電圧値を設定するゼロ調整を行い、接続部ＣＯＮは、信号ＳＩＧの電圧に応じて、信号線ＶＳＬを接続線ＣＯＮＬに接続する。
【００７２】
次に、タイミングｔ２５において、参照信号生成部３１は、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２（Ｅ））。
【００７３】
これにより、画素ＰＡでは、トランジスタＳＥＬはオン状態になり、トランジスタＴＧ，ＲＳＴはそれぞれオフ状態になる。フローティングディフュージョンＦＤは、タイミングｔ２３〜ｔ２４の期間においてフローティングディフュージョンＦＤがリセットされたときの電荷を保持している。画素ＰＡは、このときのフローティングディフュージョンＦＤにおける電圧に応じたリセット電圧Ｖresetを出力する。
【００７４】
次に、タイミングｔ２６〜ｔ２８の期間（Ｐ相期間ＴＰ）において、読出部２０は、このリセット電圧Ｖresetに基づいてＡＤ変換を行う。具体的には、まず、タイミングｔ２６において、撮像制御部３０は、クロック信号ＣＬＫの生成を開始し（図１２（Ｈ））、これと同時に、参照信号生成部３１は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図１２（Ｅ））。これに応じて、ＡＤ変換部ＡＤＣのカウンタ２５は、カウント動作を開始し、カウント値ＣＮＴを順次変化させる（図１２（Ｉ））。
【００７５】
そして、タイミングｔ２７において、参照信号ＲＥＦの電圧がリセット電圧Ｖresetを下回る（図１２（Ｅ），（Ｆ））。これに応じて、ＡＤ変換部ＡＤＣのコンパレータ２４は、信号ＣＭＰの電圧を高レベルから低レベルに変化させる（図１２（Ｇ））。その結果、カウンタ２５は、カウント動作を停止する（図１２（Ｉ））。
【００７６】
次に、タイミングｔ２８において、撮像制御部３０は、Ｐ相期間ＴＰの終了に伴い、クロック信号ＣＬＫの生成を停止する（図１２（Ｈ））。これと同時に、参照信号生成部３１は、参照信号ＲＥＦの電圧の変化を停止させ、その後のタイミングｔ２９において、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させる（図１２（Ｅ））。これに伴い、参照信号ＲＥＦの電圧がリセット電圧Ｖresetを上回るので（図１２（Ｅ），（Ｆ））、ＡＤ変換部ＡＤＣのコンパレータ２４は、信号ＣＭＰの電圧を低レベルから高レベルに変化させる（図１２（Ｇ））。
【００７７】
次に、タイミングｔ３０において、ＡＤ変換部ＡＤＣのカウンタ２５は、制御信号ＣＣに基づいて、カウント値ＣＮＴの極性を反転する（図１２（Ｉ））。
【００７８】
次に、タイミングｔ３１において、駆動部１０は、転送制御信号ＳＴＧの電圧を低レベルから高レベルに変化させる（図１２（Ｃ））。これにより、画素ＰＡでは、トランジスタＴＧがオン状態になり、その結果、フォトダイオードＰＤで発生した電荷がフローティングディフュージョンＦＤに転送される（電荷転送動作）。これに応じて、信号ＳＩＧの電圧は低下する（図１２（Ｆ））。
【００７９】
そして、タイミングｔ３２において、駆動部１０は、転送制御信号ＳＴＧの電圧を高レベルから低レベルに変化させる（図１２（Ｃ））。これにより、画素ＰＡでは、トランジスタＴＧがオフ状態になる。
【００８０】
これにより、画素ＰＡでは、トランジスタＳＥＬはオン状態になり、トランジスタＴＧ，ＲＳＴはそれぞれオフ状態になる。フローティングディフュージョンＦＤは、タイミングｔ３１〜ｔ３２の期間においてフォトダイオードＰＤから転送された電荷を保持している。画素ＰＡは、このときのフローティングディフュージョンＦＤにおける電圧に応じた画素電圧Ｖpixを出力する。
【００８１】
次に、タイミングｔ３３〜ｔ３５の期間（Ｄ相期間ＴＤ）において、読出部２０は、画素電圧Ｖpixに基づいてＡＤ変換を行う。具体的には、まず、タイミングｔ３３において、撮像制御部３０は、クロック信号ＣＬＫの生成を開始し（図１２（Ｈ））、これと同時に、参照信号生成部３１は、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させ始める（図１２（Ｅ））。これに応じて、ＡＤ変換部ＡＤＣのカウンタ２５は、カウント動作を開始し、カウント値ＣＮＴを順次変化させる（図１２（Ｉ））。
【００８２】
そして、タイミングｔ３４において、参照信号ＲＥＦの電圧が画素電圧Ｖpixを下回る（図１２（Ｅ），（Ｆ））。これに応じて、ＡＤ変換部ＡＤＣのコンパレータ２４は、信号ＣＭＰの電圧を高レベルから低レベルに変化させる（図１２（Ｇ））。その結果、カウンタ２５は、カウント動作を停止する（図１２（Ｉ））。このようにして、ＡＤ変換部ＡＤＣは、リセット電圧Ｖresetおよび画素電圧Ｖpixの差に応じたカウント値ＣＮＴを得る。そして、カウンタ２５の出力段のラッチは、このカウント値ＣＮＴをラッチし、ラッチしたカウント値ＣＮＴを、デジタルコードＣＯＤＥとして出力する。
【００８３】
次に、タイミングｔ３５において、撮像制御部３０は、Ｄ相期間ＴＤの終了に伴い、クロック信号ＣＬＫの生成を停止する（図１２（Ｈ））。これと同時に、参照信号生成部３１は、参照信号ＲＥＦの電圧の変化を停止させ、その後のタイミングｔ３６において、参照信号ＲＥＦの電圧を電圧Ｖ２に変化させる（図１２（Ｅ））。これに伴い、参照信号ＲＥＦの電圧が画素電圧Ｖpixを上回るので（図１２（Ｅ），（Ｆ））、ＡＤ変換部ＡＤＣのコンパレータ２４は、信号ＣＭＰの電圧を低レベルから高レベルに変化させる（図１２（Ｇ））。
【００８４】
次に、タイミングｔ３７において、駆動部１０は、選択制御信号ＳＳＥＬの電圧を高レベルから低レベルに変化させる（図１２（Ｄ））。これにより、画素ＰＡでは、トランジスタＳＥＬがオフ状態になり、画素ＰＡが信号線ＶＳＬから電気的に切り離される。
【００８５】
そして、タイミングｔ３８において、ＡＤ変換部ＡＤＣのカウンタ２５は、制御信号ＣＣに基づいて、カウント値ＣＮＴを“０”にリセットする（図１２（Ｉ））。
【００８６】
このように、撮像装置１では、Ｐ相期間ＴＰにおいてリセット電圧Ｖresetに基づいてカウント動作を行い、カウント値ＣＮＴの極性を反転したのちに、Ｄ相期間ＴＤにおいて画素電圧Ｖpixに基づいてカウント動作を行うようにした。これにより、撮像装置１は、リセット電圧Ｖresetおよび画素電圧Ｖpixの差電圧に応じたデジタルコードＣＯＤＥを取得することができる。撮像装置１では、このような相関２重サンプリングを行うようにしたので、画素電圧Ｖpixに含まれるノイズ成分を取り除くことができ、その結果、撮像画像の画質を高めることができる。
【００８７】
（接続部ＣＯＮの動作について）
次に、接続部ＣＯＮの動作について詳細に説明する。以下では、図１３に示したように、複数の信号線ＶＳＬのうちのある２本の信号線ＶＳＬ（信号線ＶＳＬ［Ｍ］，ＶＳＬ［Ｎ］）に着目する。画素Ｐ［Ｍ］は信号線ＶＳＬ［Ｍ］に接続され、画素Ｐ［Ｎ］は信号線ＶＳＬ［Ｎ］に接続される。これらの画素Ｐ［Ｍ］，Ｐ［Ｎ］は、同じ画素ラインＬに属している。信号線ＶＳＬ［Ｍ］は信号ＳＩＧ［Ｍ］を伝え、信号線ＶＳＬ［Ｎ］は信号ＳＩＧ［Ｎ］を伝える。信号線ＶＳＬ［Ｍ］には、接続部ＣＯＮ［Ｍ］およびＡＤ変換部ＡＤＣ［Ｍ］が接続され、信号線ＶＳＬ［Ｎ］には、接続部ＣＯＮ［Ｎ］およびＡＤ変換部ＡＤＣ［Ｎ］が接続される。
【００８８】
図１４は、接続部ＣＯＮの一動作例を表すものであり、（Ａ）は画素Ｐ［Ｍ］，Ｐ［Ｎ］に係るリセット制御信号ＳＲＳＴの波形を示し、（Ｂ）は画素Ｐ［Ｍ］，Ｐ［Ｎ］に係る転送制御信号ＳＴＧの波形を示し、（Ｃ）は画素Ｐ［Ｍ］，Ｐ［Ｎ］に係る選択制御信号ＳＳＥＬの波形を示し、（Ｄ）は制御信号ＰＳＥＴの波形を示し、（Ｅ）は制御信号ＶＳＬＣＮＴの波形を示し、（Ｆ）は信号ＳＩＧ［Ｍ］の波形を示し、（Ｇ）は信号ＳＩＧ［Ｎ］の波形を示し、（Ｈ）はＡＤ変換部ＡＤＣ［Ｍ］のコンパレータ２４の負入力端子における信号（信号ＳＮ［Ｍ］）の波形を示し、（Ｉ）はＡＤ変換部ＡＤＣ［Ｎ］のコンパレータ２４の負入力端子における信号（信号ＳＮ［Ｎ］）の波形を示す。図１４（Ｆ），（Ｇ）では、信号ＳＩＧ［Ｍ］，ＳＩＧ［Ｎ］の波形を同じ電圧軸で示しており、図１４（Ｈ），（Ｉ）では、信号ＳＮ［Ｍ］，ＳＮ［Ｎ］の波形を同じ電圧軸で示している。この例では、画素Ｐ［Ｍ］，Ｐ［Ｎ］は光を殆ど検出しておらず、よって、画素Ｐ［Ｍ］，Ｐ［Ｎ］は、リセット電圧Ｖresetとほぼ等しい画素電圧Ｖpixを出力する。
【００８９】
まず、タイミングｔ４１において、駆動部１０は、選択制御信号ＳＳＥＬの電圧を低レベルから高レベルに変化させる（図１４（Ｃ））。これにより、画素Ｐ［Ｍ］，Ｐ［Ｎ］では、トランジスタＳＥＬがオン状態になり、画素Ｐ［Ｍ］が信号線ＶＳＬ［Ｍ］と電気的に接続され、画素Ｐ［Ｎ］が信号線ＶＳＬ［Ｎ］と電気的に接続される。
【００９０】
次に、タイミングｔ４２において、駆動部１０は、リセット制御信号ＳＲＳＴの電圧を低レベルから高レベルに変化させる（図１４（Ａ））。これにより、画素Ｐ［Ｍ］，Ｐ［Ｎ］では、トランジスタＲＳＴがオン状態になり、フローティングディフュージョンＦＤの電圧が電源電圧ＶＤＤに設定される（リセット動作）。その結果、信号ＳＩＧ［Ｍ］，ＳＩＧ［Ｎ］が上昇する（図１４（Ｆ），（Ｇ））。この例では、信号ＳＩＧ［Ｍ］，ＳＩＧ［Ｎ］の電圧は、例えば、トランジスタＡＭＰの特性ばらつきに起因して互いに異なっている。具体的には、この例では、信号ＳＩＧ［Ｍ］の電圧は、信号ＳＩＧ［Ｎ］の電圧よりも高くなっている。
【００９１】
これと同時に、撮像制御部３０は、制御信号ＰＳＥＴの電圧を高レベルから低レベルに変化させる（図１４（Ｄ））。これにより、ＡＤ変換部ＡＤＣ［Ｍ］，ＡＤＣ［Ｎ］では、コンパレータ２４のトランジスタ６４，６５（図７）がオン状態になる。そして、これらのコンパレータ２４の負入力端子における電圧（信号ＳＮ［Ｍ］，ＳＮ［Ｎ］の電圧）が上昇する（図１４（Ｈ），（Ｉ））。
【００９２】
次に、タイミングｔ４３において、駆動部１０は、リセット制御信号ＳＲＳＴの電圧を高レベルから低レベルに変化させる（図１４（Ａ））。これにより、画素Ｐ［Ｍ］，Ｐ［Ｎ］では、トランジスタＲＳＴがオフ状態になる。そして、このリセット制御信号ＳＲＳＴが、トランジスタＲＳＴの寄生容量を介してフローティングディフュージョンＦＤに伝わることにより、信号ＳＩＧ［Ｍ］，ＳＩＧ［Ｎ］が下降する（図１４（Ｆ），（Ｇ））。このとき、信号ＳＩＧ［Ｍ］の電圧は、信号ＳＩＧ［Ｎ］の電圧より、電圧差ΔＶだけ高くなっている。そして、この例では、信号ＳＮ［Ｍ］，ＳＮ［Ｎ］が下降する（図１４（Ｈ），（Ｉ））。
【００９３】
次に、タイミングｔ４４において、撮像制御部３０は、制御信号ＶＳＬＣＮＴの電圧を低レベルから高レベルに変化させる（図１４（Ｅ））。これにより、接続部ＣＯＮ［Ｍ］は、信号線ＶＳＬ［Ｍ］を接続線ＣＯＮＬに接続するとともに、接続部ＣＯＮ［Ｎ］は、信号線ＶＳＬ［Ｎ］を接続線ＣＯＮＬに接続する。すなわち、信号ＳＩＧ［Ｍ］の電圧は、しきい値電圧ＳＩＧＴＨよりも高いので、接続部ＣＯＮ［Ｍ］では、制御信号ＶＳＬＣＮＴに基づいてトランジスタ７９がオン状態になり、信号線ＶＳＬ［Ｍ］が接続線ＣＯＮＬに接続される。同様に、信号ＳＩＧ［Ｎ］の電圧は、しきい値電圧ＳＩＧＴＨよりも高いので、接続部ＣＯＮ［Ｎ］では、制御信号ＶＳＬＣＮＴに基づいてトランジスタ７９がオン状態になり、信号線ＶＳＬ［Ｎ］が接続線ＣＯＮＬに接続される。これにより、信号線ＶＳＬ［Ｍ］および信号線ＶＳＬ［Ｎ］は、接続線ＣＯＮＬを介して互いに接続されるので、信号ＳＩＧ［Ｍ］の電圧が低下するとともに信号ＳＩＧ［Ｎ］の電圧が上昇し、信号ＳＩＧ［Ｍ］，ＳＩＧ［Ｎ］の電圧が互いに等しくなる（図１４（Ｆ），（Ｇ））。このとき、信号ＳＮ［Ｍ］，ＳＮ［Ｎ］の電圧は維持される（図１４（Ｈ），（Ｉ））。このようにして、ＡＤ変換部ＡＤＣ［Ｍ］においてゼロ調整が行われ、容量素子２１，２１の電圧が設定され、同様に、ＡＤ変換部ＡＤＣ［Ｎ］においてゼロ調整が行われ、容量素子２１，２１の電圧が設定される。
【００９４】
次に、タイミングｔ４５において、撮像制御部３０は、制御信号ＶＳＬＣＮＴの電圧を高レベルから低レベルに変化させる（図１４（Ｅ））。これにより、接続部ＣＯＮ［Ｍ］は、信号線ＶＳＬ［Ｍ］を接続線ＣＯＮＬから切り離し、接続部ＣＯＮ［Ｎ］は、信号線ＶＳＬ［Ｎ］を接続線ＣＯＮＬから切り離す。これにより、信号ＳＩＧ[Ｍ]，ＳＩＧ［Ｎ］の電圧は、タイミングｔ４４の直前の電圧にそれぞれ戻る（図１４（Ｆ），１４（Ｇ））。その結果、信号ＳＩＧ［Ｍ］の電圧および信号ＳＩＧ［Ｎ］の電圧の間には、タイミングｔ４４の直前と同じように、電圧差ΔＶが生じる。この信号ＳＩＧ［Ｍ］，ＳＩＧ［Ｎ］の電圧は、リセット電圧Ｖresetである。
【００９５】
これと同時に、撮像制御部３０は、制御信号ＰＳＥＴの電圧を低レベルから高レベルに変化させる（図１４（Ｄ））。これにより、ＡＤ変換部ＡＤＣ［Ｍ］，ＡＤＣ［Ｎ］では、コンパレータ２４のトランジスタ６４，６５（図７）がオフ状態になる。これにより、コンパレータ２４のトランジスタ６２のゲートがフローティング状態になり、これ以降、容量素子２２の両端間の電圧が維持される。よって、信号ＳＮ［Ｍ］の電圧は、信号ＳＩＧ［Ｍ］の電圧の変化に応じて上昇し、信号ＳＮ［Ｎ］の電圧は、信号ＳＩＧ［Ｎ］の電圧の変化に応じて上昇する（図１４（Ｈ），（Ｉ））。その結果、信号ＳＮ［Ｍ］の電圧および信号ＳＮ［Ｎ］の電圧の間には、電圧差ΔＶが生じる。
【００９６】
その後、Ｐ相期間ＴＰにおいて、ＡＤ変換部ＡＤＣ［Ｍ］は、信号ＳＩＧ［Ｍ］のリセット電圧Ｖresetに基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣ［Ｎ］は、信号ＳＩＧ［Ｎ］のリセット電圧Ｖresetに基づいてＡＤ変換を行う。
【００９７】
次に、タイミングｔ４６において、駆動部１０が転送制御信号ＳＴＧの電圧を低レベルから高レベルに変化させ、タイミングｔ４７において、駆動部１０が、転送制御信号ＳＴＧの電圧を高レベルから低レベルに変化させる（図１４（Ｂ））。これ以降において、信号ＳＩＧ［Ｍ］，ＳＩＧ［Ｎ］の電圧は、画素電圧Ｖpixである（図１４（Ｆ），（Ｇ））。
【００９８】
そして、Ｄ相期間ＴＤにおいて、ＡＤ変換部ＡＤＣ［Ｍ］は、信号ＳＩＧ［Ｍ］の画素電圧Ｖpixに基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣ［Ｎ］は、信号ＳＩＧ［Ｎ］の画素電圧Ｖpixに基づいてＡＤ変換を行う。
【００９９】
このようにして、ＡＤ変換部ＡＤＣ［Ｍ］は、画素Ｐ［Ｍ］における受光量に応じたデジタルコードＣＯＤＥを生成し、ＡＤ変換部ＡＤＣ［Ｎ］は、画素Ｐ［Ｎ］における受光量に応じたデジタルコードＣＯＤＥを生成する。
【０１００】
以上のように、撮像装置１では、図１４（Ｈ），（Ｉ）に示したように、ＡＤ変換部ＡＤＣ［Ｍ］のコンパレータ２４の負入力端子の電圧（信号ＳＮ［Ｍ］の電圧）、およびＡＤ変換部ＡＤＣ［Ｍ］のコンパレータ２４の負入力端子の電圧（信号ＳＮ［Ｎ］の電圧）を、互いに異ならせることができる。これらの信号ＳＮ［Ｍ］の電圧および信号ＳＮ［Ｎ］の電圧の間の電圧差ΔＶは、画素Ｐ［Ｍ］，Ｐ［Ｎ］のばらつきに起因する。よって、複数のＡＤ変換部ＡＤＣにおいて、選択された画素ラインＬにおける複数の画素Ｐのばらつきに応じて、コンパレータ２４の負入力端子における電圧をばらつかせることができる。これにより、ＡＤ変換部ＡＤＣのそれぞれでは、選択された画素ラインＬに応じて、コンパレータ２４の負入力端子における電圧が変化することとなる。その結果、撮像装置１では、撮像画像に縦筋が生じるおそれを低減することができる。
【０１０１】
すなわち、撮像装置１のように、１列分の画素Ｐが１つのＡＤ変換部に接続される場合には、列方向（縦方向）における量子化誤差のばらつきが、行方向（横方向）における量子化誤差のばらつきよりも小さい。つまり、列方向では、１つのＡＤ変換部がＡＤ変換を行うので、量子化誤差のばらつきが小さく、行方向では、異なるＡＤ変換部がＡＤ変換を行うので、量子化誤差のばらつきが大きい。その結果、撮像画像に縦筋が生じるおそれがある。そこで、撮像装置１では、接続部ＣＯＮを設け、信号線ＶＳＬを接続線ＣＯＮＬに接続するようにした。これにより、ＡＤ変換部ＡＤＣのそれぞれでは、選択された画素ラインＬに応じて、コンパレータ２４の負入力端子における電圧が変化する。その結果、撮像装置１では、列方向における量子化誤差のばらつきを大きくすることができるので、撮像画像に縦筋が生じるおそれを低減することができる。
【０１０２】
次に、他の例を用いて、接続部ＣＯＮの動作について詳細に説明する。以下では、図１５に示したように、複数の信号線ＶＳＬのうちのある３本の信号線ＶＳＬ（信号線ＶＳＬ［Ｌ］，ＶＳＬ［Ｍ］，ＶＳＬ［Ｎ］）に着目する。画素Ｐ［Ｌ］は信号線ＶＳＬ［Ｌ］に接続され、画素Ｐ［Ｍ］は信号線ＶＳＬ［Ｍ］に接続され、画素Ｐ［Ｎ］は信号線ＶＳＬ［Ｎ］に接続される。これらの画素Ｐ［Ｌ］，Ｐ［Ｍ］，Ｐ［Ｎ］は、同じ画素ラインＬに属している。信号線ＶＳＬ［Ｌ］は信号ＳＩＧ［Ｌ］を伝え、信号線ＶＳＬ［Ｍ］は信号ＳＩＧ［Ｍ］を伝え、信号線ＶＳＬ［Ｎ］は信号ＳＩＧ［Ｎ］を伝える。信号線ＶＳＬ［Ｌ］には、接続部ＣＯＮ［Ｌ］およびＡＤ変換部ＡＤＣ［Ｌ］が接続され、信号線ＶＳＬ［Ｍ］には、接続部ＣＯＮ［Ｍ］およびＡＤ変換部ＡＤＣ［Ｍ］が接続され、信号線ＶＳＬ［Ｎ］には、接続部ＣＯＮ［Ｎ］およびＡＤ変換部ＡＤＣ［Ｎ］が接続される。
【０１０３】
図１６は、接続部ＣＯＮの一動作例を表すものであり、（Ａ）は制御信号ＰＳＥＴの波形を示し、（Ｂ）は制御信号ＶＳＬＣＮＴの波形を示し、（Ｃ）は参照信号ＲＥＦの波形を示し、（Ｄ）は信号ＳＩＧ［Ｌ］の波形を示し、（Ｅ）は信号ＳＩＧ［Ｍ］の波形を示し、（Ｆ）は信号ＳＩＧ［Ｎ］の波形を示す。図１６（Ｃ）〜（Ｆ）では、参照信号ＲＥＦおよび信号ＳＩＧ［Ｌ］，ＳＩＧ［Ｍ］，ＳＩＧ［Ｎ］の波形を同じ電圧軸で示している。この例では、画素Ｐ［Ｌ］，Ｐ［Ｎ］における受光量は少なく、画素Ｐ［Ｍ］における受光量は多い。
【０１０４】
タイミングｔ５１よりも前の期間において、撮像制御部３０は、制御信号ＰＳＥＴの電圧を低レベルにする（図１６（Ａ））。これにより、ＡＤ変換部ＡＤＣ［Ｌ］，ＡＤＣ［Ｍ］，ＡＤＣ［Ｎ］では、コンパレータ２４のトランジスタ６４，６５（図７）がオン状態になる。この例では、信号ＳＩＧ［Ｌ］，ＳＩＧ［Ｎ］の電圧は、例えば、トランジスタＡＭＰの特性ばらつきに起因して互いに異なっている（図１６（Ｄ），（Ｆ））。具体的には、この例では、信号ＳＩＧ［Ｌ］の電圧は、信号ＳＩＧ［Ｎ］の電圧よりも電圧差ΔＶだけ高くなっている。
【０１０５】
そして、タイミングｔ５１において、撮像制御部３０は、制御信号ＶＳＬＣＮＴの電圧を低レベルから高レベルに変化させる（図１６（Ｂ））。信号ＳＩＧ［Ｌ］，ＳＩＧ［Ｍ］，ＳＩＧ［Ｎ］の電圧は、しきい値電圧ＳＩＧＴＨよりも高いので（図１６（Ｄ）〜（Ｆ））、接続部ＣＯＮ［Ｌ］は信号線ＶＳＬ［Ｌ］を接続線ＣＯＮＬに接続し、接続部ＣＯＮ［Ｍ］は信号線ＶＳＬ［Ｍ］を接続線ＣＯＮＬに接続し、接続部ＣＯＮ［Ｎ］は信号線ＶＳＬ［Ｎ］を接続線ＣＯＮＬに接続する。画素Ｐ［Ｍ］における受光量は多いので、信号ＳＩＧ［Ｍ］の電圧は、徐々に低下していく。そして、信号線ＶＳＬ［Ｌ］，ＶＳＬ［Ｍ］，ＶＳＬ［Ｎ］は接続線ＣＯＮＬを介して互いに接続されるので、信号ＳＩＧ［Ｌ］，ＳＩＧ［Ｎ］の電圧は、信号ＳＩＧ［Ｍ］に近づくように、低下していく。
【０１０６】
そして、タイミングｔ５２において、信号ＳＩＧ［Ｍ］がしきい値電圧ＳＩＧＴＨを下回ると、接続部ＣＯＮ［Ｍ］は、信号線ＶＳＬ［Ｍ］を接続線ＣＯＮＬから切り離す。これにより、信号線ＶＳＬ［Ｌ］，ＶＳＬ［Ｎ］は信号線ＶＳＬ［Ｍ］と切り離されるので、信号ＳＩＧ［Ｌ］，ＳＩＧ［Ｎ］の電圧は上昇し始める（図１６（Ｄ），（Ｆ））。信号線ＶＳＬ［Ｍ］および信号線ＶＳＬ［Ｎ］は、接続線ＣＯＮＬを介して互いに接続されているので、信号ＳＩＧ［Ｍ］の電圧および信号ＳＩＧ［Ｎ］の電圧は、互いに等しくなる。
【０１０７】
次に、タイミングｔ５３において、撮像制御部３０は、制御信号ＶＳＬＣＮＴの電圧を高レベルから低レベルに変化させるとともに、制御信号ＰＳＥＴの電圧を低レベルから高レベルに変化させる（図１６（Ａ），（Ｂ））。これにより、接続部ＣＯＮ［Ｌ］は、信号線ＶＳＬ［Ｌ］を接続線ＣＯＮＬから切り離し、接続部ＣＯＮ［Ｎ］は、信号線ＶＳＬ［Ｎ］を接続線ＣＯＮＬから切り離す。その結果、信号ＳＩＧ［Ｌ］の電圧および信号ＳＩＧ［Ｎ］の電圧の間には、タイミングｔ５１の直前と同じように、電圧差ΔＶが生じる（図１６（Ｄ），（Ｆ））。
【０１０８】
次に、参照信号生成部３１は、タイミングｔ５４において、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させ、タイミングｔ５５〜ｔ５６の期間（Ｐ相期間ＴＰ）において、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させる（図１６（Ｃ））。そして、ＡＤ変換部ＡＤＣ［Ｌ］は、信号ＳＩＧ［Ｌ］のリセット電圧Ｖresetに基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣ［Ｎ］は、信号ＳＩＧ［Ｎ］のリセット電圧Ｖresetに基づいてＡＤ変換を行う。
【０１０９】
そして、参照信号生成部３１は、タイミングｔ５７において、参照信号ＲＥＦの電圧を電圧Ｖ１に変化させ、タイミングｔ５８〜ｔ５９の期間（Ｄ相期間ＴＤ）において、参照信号ＲＥＦの電圧を、電圧Ｖ１から所定の変化度合いで低下させる（図１６（Ｃ））。そして、ＡＤ変換部ＡＤＣ［Ｌ］は、信号ＳＩＧ［Ｌ］の画素電圧Ｖpixに基づいてＡＤ変換を行い、ＡＤ変換部ＡＤＣ［Ｎ］は、信号ＳＩＧ［Ｎ］の画素電圧Ｖpixに基づいてＡＤ変換を行う。
【０１１０】
このように、撮像装置１では、信号ＳＩＧ［Ｍ］の電圧がしきい値電圧ＳＩＧＴＨを下回ると、接続部ＣＯＮ［Ｍ］は、信号線ＶＳＬ［Ｍ］を接続線ＣＯＮＬから切り離すようにしたので、以下に比較例を挙げて説明するように、得られたデジタルコードＣＯＤＥが示す値（画素値）が低くなる恐れを低減することができ、画質を高めることができる。
【０１１１】
（比較例）
次に、比較例に係る撮像装置１Ｒについて説明する。撮像装置１Ｒは、画素アレイ９と、駆動部１０と、読出部２０Ｒと、撮像制御部３０Ｒと、信号処理部４０とを備えている。
【０１１２】
図１７は、読出部２０Ｒの一構成例を表すものである。読出部２０Ｒは、複数の接続部ＣＯＮＲを有している。複数の接続部ＣＯＮＲのそれぞれは、トランジスタ７９を有している。トランジスタ７９のゲートには、撮像制御部３０Ｒからの制御電圧ＶＳＬＣＮＴが供給される。すなわち、読出部２０Ｒは、本実施の形態に係る読出部２０から制御回路７０を省くことにより構成される。この構成により、接続部ＣＯＮＲは、制御信号ＶＳＬＣＮＴの電圧が高レベルである期間において、信号線ＶＳＬを接続線ＣＯＮＬに接続するようになっている。
【０１１３】
撮像制御部３０Ｒは、駆動部１０、読出部２０Ｒ、および信号処理部４０に制御信号を供給し、これらの回路の動作を制御することにより、撮像装置１Ｒの動作を制御するように構成される。撮像制御部３０Ｒは、読出部２０Ｒに対して、参照信号ＲＥＦ、クロック信号ＣＬＫ、制御信号ＶＳＬＣＮＴ，ＰＳＥＴ，ＣＣ、および制御信号ＳＳＷ（制御信号ＳＳＷ［０］，ＳＳＷ［１］，ＳＳＷ［２］，…）を供給することにより、読出部２０Ｒが、信号ＳＩＧに基づいて画像信号ＤＡＴＡ０を生成するように制御するようになっている。
【０１１４】
図１８は、接続部ＣＯＮＲの一動作例を表すものであり、（Ａ）は制御信号ＰＳＥＴの波形を示し、（Ｂ）は制御信号ＶＳＬＣＮＴの波形を示し、（Ｃ）は参照信号ＲＥＦの波形を示し、（Ｄ）は信号ＳＩＧ［Ｌ］の波形を示し、（Ｅ）は信号ＳＩＧ［Ｍ］の波形を示し、（Ｆ）は信号ＳＩＧ［Ｎ］の波形を示す。図１８（Ｃ）〜（Ｆ）では、参照信号ＲＥＦおよび信号ＳＩＧ［Ｌ］，ＳＩＧ［Ｍ］，ＳＩＧ［Ｎ］の波形を同じ電圧軸で示している。この例では、画素Ｐ［Ｌ］，Ｐ［Ｎ］における受光量は少なく、画素Ｐ［Ｍ］における受光量は多い。
【０１１５】
タイミングｔ６１よりも前の期間において、撮像制御部３０Ｒは、制御信号ＰＳＥＴの電圧を低レベルにする（図１８（Ａ））。これにより、ＡＤ変換部ＡＤＣ［Ｌ］，ＡＤＣ［Ｍ］，ＡＤＣ［Ｎ］では、コンパレータ２４のトランジスタ６４，６５（図７）がオン状態になる。
【０１１６】
そして、タイミングｔ６１において、撮像制御部３０Ｒは、制御信号ＶＳＬＣＮＴの電圧を低レベルから高レベルに変化させる（図１８（Ｂ））。信号ＳＩＧ［Ｌ］，ＳＩＧ［Ｍ］，ＳＩＧ［Ｎ］の電圧は、しきい値電圧ＳＩＧＴＨよりも高いので（図１８（Ｄ）〜（Ｆ））、接続部ＣＯＮＲ［Ｌ］は信号線ＶＳＬ［Ｌ］を接続線ＣＯＮＬに接続し、接続部ＣＯＮＲ［Ｍ］は信号線ＶＳＬ［Ｍ］を接続線ＣＯＮＬに接続し、接続部ＣＯＮＲ［Ｎ］は信号線ＶＳＬ［Ｎ］を接続線ＣＯＮＬに接続する。信号線ＶＳＬ［Ｌ］，ＶＳＬ［Ｍ］，ＶＳＬ［Ｎ］は接続線ＣＯＮＬを介して互いに接続されるので、信号ＳＩＧ［Ｌ］，ＳＩＧ［Ｎ］の電圧は、信号ＳＩＧ［Ｍ］に近づくように低下していく（図１８（Ｄ）〜（Ｆ））。そして、タイミングｔ６２において、信号ＳＩＧ［Ｍ］，ＳＩＧ［Ｎ］の電圧が互いに等しくなる。
【０１１７】
次に、タイミングｔ６３において、撮像制御部３０Ｒは、制御信号ＶＳＬＣＮＴの電圧を高レベルから低レベルに変化させるとともに、制御信号ＰＳＥＴの電圧を低レベルから高レベルに変化させる（図１８（Ａ），（Ｂ））。これにより、接続部ＣＯＮＲ［Ｌ］は信号線ＶＳＬ［Ｌ］を接続線ＣＯＮＬから切り離し、接続部ＣＯＮＲ［Ｍ］は信号線ＶＳＬ［Ｍ］を接続線ＣＯＮＬから切り離し、接続部ＣＯＮＲ［Ｎ］は信号線ＶＳＬ［Ｎ］を接続線ＣＯＮＬから切り離す。その結果、信号ＳＩＧ［Ｌ］，ＳＩＧ［Ｎ］の電圧は、タイミングｔ６１の直前の電圧に向かってそれぞれ変化する。
【０１１８】
この例では、信号ＳＩＧ［Ｌ］の電圧は、タイミングｔ６４において、タイミングｔ６１の直前の電圧に戻る（図１８（Ｄ））。この信号ＳＩＧ［Ｌ］の電圧は、参照信号ＲＥＦの電圧Ｖ１よりも高い。これにより、この信号ＳＩＧ［Ｌ］の電圧（リセット電圧Ｖreset）は、タイミングｔ６５〜ｔ６８の期間（Ｐ相期間ＴＰ）において、参照信号ＲＥＦと交差しない。すなわち、この信号ＳＩＧ［Ｌ］の電圧は、このＰ相期間ＴＰにおいて、ＡＤ変換部ＡＤＣ［Ｌ］が動作可能な電圧範囲を超えている。よって、ＡＤ変換部ＡＤＣ［Ｌ］は、このＰ相期間ＴＰにおいて、正常にＡＤ変換を行うことができない。具体的には、Ｐ相期間ＴＰが開始するタイミングｔ６５において、参照信号ＲＥＦの電圧が信号ＳＩＧ［Ｌ］の電圧（リセット電圧Ｖreset）よりも低いため、このＡＤ変換部ＡＤＣ［Ｌ］のカウンタ２５はカウント動作を開始せず、カウント値ＣＮＴは“０”になる。その結果、ＡＤ変換部ＡＤＣ［Ｌ］が、Ｐ相期間ＴＰおよびＤ相期間ＴＤにおいてＡＤ変換を行うことにより得たデジタルコードＣＯＤＥが示す画素値は、所望の画素値よりも低い値になってしまう。
【０１１９】
また、この例では、信号ＳＩＧ［Ｎ］の電圧は、タイミングｔ６５においてＰ相期間ＴＰが開始した後のタイミングｔ６７において、タイミングｔ６１の直前の電圧に戻る（図１８（Ｆ））。すなわち、この例では、タイミングｔ６３以降において、信号ＳＩＧ［Ｎ］の電圧が変化すべき電圧幅が広いので、セトリングに時間がかかってしまう。これにより、タイミングｔ６５〜ｔ６８の期間（Ｐ相期間ＴＰ）において、この信号ＳＩＧ［Ｎ］の電圧は、電圧が変化している途中であるタイミングｔ６６で、参照信号ＲＥＦと交差する。よって、ＡＤ変換部ＡＤＣ［Ｎ］は、このＰ相期間ＴＰにおいて、正常にＡＤ変換を行うことができない。具体的には、このＡＤ変換部ＡＤＣ［Ｎ］のカウンタ２５のカウント値ＣＮＴは、このタイミングｔ６６に応じたカウント値になり、所望のカウント値よりも大きいカウント値になる。その結果、ＡＤ変換部ＡＤＣ［Ｎ］が、Ｐ相期間ＴＰおよびＤ相期間ＴＤにおいてＡＤ変換を行うことにより得たデジタルコードＣＯＤＥが示す画素値は、所望の画素値よりも低い値になってしまう。
【０１２０】
このように、撮像装置１Ｒでは、Ｐ相期間ＴＰにおいて、ＡＤ変換部ＡＤＣが正常にＡＤ変換を行うことができないおそれがあり、その結果、得られたデジタルコードＣＯＤＥが示す値（画素値）が低くなってしまう。
【０１２１】
一方、本実施の形態に係る撮像装置１では、信号ＳＩＧ［Ｍ］の電圧がしきい値電圧ＳＩＧＴＨより低い場合には、信号線ＶＳＬ［Ｍ］を接続線ＣＯＮＬから切り離すようにした。これにより、図１６のタイミングｔ５２〜ｔ５３に示したように、信号ＳＩＧ［Ｌ］，ＳＩＧ［Ｎ］の電圧が低くなりすぎるおそれを低減することができるので、信号ＳＩＧ［Ｌ］，ＳＩＧ［Ｎ］の電圧は、タイミングｔ５３以降において、短い時間で、元の電圧に戻ることができる。よって、ＡＤ変換部ＡＤＣは、Ｐ相期間ＴＰにおいて、正常にＡＤ変換を行うことができる。その結果、撮像装置１では、ＡＤ変換により所望のデジタルコードＣＯＤＥを得ることができるため、画質を高めることができる。
【０１２２】
［効果］
以上のように本実施の形態では、信号ＳＩＧの電圧がしきい値電圧ＳＩＧＴＨより低い場合には、信号線を接続線から切り離すようにしたので、画質を高めることができる。
【０１２３】
＜２．撮像装置の使用例＞
図１９は、上記実施の形態に係る撮像装置１の使用例を表すものである。上述した撮像装置１は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
【０１２４】
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョンや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【０１２５】
＜３．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１２６】
図２０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１２７】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【０１２８】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１２９】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１３０】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１３１】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１３２】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１３３】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ  Ｄｒｉｖｅｒ  Ａｓｓｉｓｔａｎｃｅ  Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【０１３４】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１３５】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１３６】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１３７】
図２１は、撮像部１２０３１の設置位置の例を示す図である。
【０１３８】
図２１では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０１３９】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１４０】
なお、図２１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０１４１】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１４２】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１４３】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１４４】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１４５】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。これにより、車両制御システム１２０００では、撮像画像の画質を高めることができる。その結果、車両制御システム１２０００では、車両の衝突回避あるいは衝突緩和機能、車間距離に基づく追従走行機能、車速維持走行機能、車両の衝突警告機能、車両のレーン逸脱警告機能等の精度を高めることができる。
【０１４６】
以上、実施の形態ならびにそれらの具体的な応用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【０１４７】
例えば、上記実施の形態では、図９に示したように、複数の接続部ＣＯＮを半導体基板１０２に形成したが、これに限定されるものではなく、これに代えて、例えば図２１に示す撮像装置１Ａのように、複数の接続部ＣＯＮを半導体基板１０１に形成してもよい。
【０１４８】
また、例えば、上記の実施の形態等における画素の構成、制御回路７０の構成、ＡＤ変換部ＡＤＣの構成などは、一例であり、適宜変更してもよい。
【０１４９】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【０１５０】
なお、本技術は以下のような構成とすることができる。
【０１５１】
（１）第１の信号線と、受光量に応じた第１の画素電圧を前記第１の信号線に出力可能な第１の画素と、第２の信号線と、受光量に応じた第２の画素電圧を前記第２の信号線に出力可能な第２の画素とを有する撮像部と、
接続線と、オン状態になることにより前記第１の信号線を前記接続線に接続可能な第１の接続スイッチと、前記第１の信号線における電圧に基づいて前記第１の接続スイッチの動作を制御可能な第１の制御回路と、オン状態になることにより前記第２の信号線を前記接続線に接続可能な第２の接続スイッチと、前記第２の信号線における電圧に基づいて前記第２の接続スイッチの動作を制御可能な第２の制御回路とを有する接続部と、
前記第１の信号線および前記第２の信号線に接続され、前記第１の画素電圧および前記第２の画素電圧に基づいてそれぞれＡＤ変換を行うことが可能な変換部と
を備えた撮像装置。
（２）前記変換部は、変換期間において、前記ＡＤ変換を行うことが可能であり、
前記第１の制御回路は、前記変換期間の前の準備期間において、前記第１の信号線における電圧がしきい値電圧よりも大きいか否かに基づいて、前記第１の接続スイッチの動作をオン状態またはオフ状態にすることが可能であり、
前記第２の制御回路は、前記準備期間において、前記第２の信号線における電圧が前記しきい値電圧よりも大きいか否かに基づいて、前記第２の接続スイッチの動作をオン状態またはオフ状態にすることが可能である
前記（１）に記載の撮像装置。
（３）前記しきい値電圧は、変更可能である
前記（２）に記載の撮像装置。
（４）前記変換期間は、第１の期間および前記第１の期間の後の第２の期間を含み、
前記第１の画素は、前記第１の期間において第１の初期電圧を前記第１の信号線に出力可能であり、前記第２の期間において前記第１の画素電圧を前記第１の信号線に出力可能であり、
前記第２の画素は、前記第１の期間において第２の初期電圧を前記第２の信号線に出力可能であり、前記第２の期間において前記第２の画素電圧を前記第２の信号線に出力可能であり、
前記変換部は、前記第１の初期電圧および前記第１の画素電圧に基づいて前記ＡＤ変換を行うことが可能な第１の変換回路と、前記第２の初期電圧および前記第２の画素電圧に基づいて前記ＡＤ変換を行うことが可能な第２の変換回路とを有する
前記（２）または（３）に記載の撮像装置。
（５）前記第１の期間および前記第２の期間において、時間の経過とともに電圧が変化する参照信号を生成可能な参照信号生成部をさらに備え、
前記第１の変換回路は、前記第１の初期電圧および前記第１の画素電圧と前記参照信号との比較結果に基づいて前記ＡＤ変換を行うことが可能であり、
前記第２の変換回路は、前記第２の初期電圧および前記第２の画素電圧と前記参照信号との比較結果に基づいて前記ＡＤ変換を行うことが可能である
前記（４）に記載の撮像装置。
（６）前記第１の変換回路は、
前記参照信号が供給された第１の端子と、第２の端子とを有する第１の容量素子と、
前記第１の信号線に接続された第１の端子と、第２の端子とを有する第２の容量素子と、
前記第１の容量素子の前記第２の端子における電圧と、前記第２の容量素子の前記第２の端子における電圧とを比較可能な比較回路と
を有し、
前記準備期間において、前記第２の容量素子の電圧を設定可能である
前記（５）に記載の撮像装置。
（７）前記比較回路は、
前記第１の容量素子の前記第２の端子に接続されたゲートと、ソースと、ドレインとを有する第１のトランジスタと、
前記第２の容量素子の前記第２の端子に接続されたゲートと、前記第１のトランジスタの前記ソースに接続されたソースと、ドレインとを有する第２のトランジスタと、
前記準備期間において、前記第１のトランジスタの前記ゲートと前記第１のトランジスタの前記ドレインとを接続可能な第１のスイッチと、
前記準備期間において、前記第２のトランジスタの前記ゲートと前記第２のトランジスタの前記ドレインとを接続可能な第２のスイッチと
を有する
前記（６）に記載の撮像装置。
（８）前記第１の信号線、前記第２の信号線、前記第１の画素、および前記第２の画素は、第１の半導体基板に形成され、
前記接続部および前記変換部は、前記第１の半導体基板に重ね合わされた第２の半導体基板に形成された
前記（１）から（７）のいずれかに記載の撮像装置。
【符号の説明】
【０１５２】
１…撮像装置、９…画素アレイ、１０…駆動部、２０…読出部、２１，２２…容量素子、２３…電流源、２４…コンパレータ、２５…カウンタ、３０…撮像制御部、３１…参照信号生成部、４０…信号処理部、６１，６２，６４〜６７…トランジスタ、６３…電流源、７０…制御回路、７１〜７３…トランジスタ、７４，７４Ａ，７４Ｂ…インバータ、７５…論理積回路、７９…トランジスタ、８１，８２，８５，９１〜９４…トランジスタ、８３…回路、８４…スイッチ、８６，９５…しきい値制御回路、１０１，１０２…半導体基板、１０１Ａ，１０１Ｂ，１０２Ａ，１０２Ｂ…電極領域、１０３…ビア、１０４…周辺回路部、ＡＤＣ…ＡＤ変換部、ＡＭＰ，ＲＳＴ，ＳＥＬ，ＴＧ…トランジスタ、ＢＵＳ…バス配線、ＣＣ，ＰＳＥＴ，ＳＲＳＴ０，ＶＳＬＣＮＴ…制御信号、ＣＬＫ…クロック信号、ＣＯＮ…接続部、ＣＯＮＬ…接続線、ＤＡＴＡ，ＤＡＴＡ０…画像信号、Ｄ１…蓄積開始駆動、Ｄ２…読出駆動、ＦＤ…フローティングディフュージョン、Ｐ…画素、ＰＤ…フォトダイオード、ＲＥＦ…参照信号、ＲＳＴＬ…リセット制御線、ＳＥＬＬ…選択制御線、ＳＩＧ…信号、ＳＩＧＴＨ…しきい値電圧、ＳＲＳＴ…リセット制御信号、ＳＳＥＬ…選択制御信号、ＳＳＷ…制御信号、ＳＴＧ…転送制御信号、ＳＷ…スイッチ部、ＴＧＬ…転送制御線、Ｔ１０…蓄積期間、Ｔ２０…ブランキング期間、ＶＳＬ…信号線。
【図１】
2020017810.tif 000003
【図２】
2020017810.tif 000004
【図３】
2020017810.tif 000005
【図４】
2020017810.tif 000006
【図５】
2020017810.tif 000007
【図６Ａ】
2020017810.tif 000008
【図６Ｂ】
2020017810.tif 000009
【図７】
2020017810.tif 000010
【図８】
2020017810.tif 000011
【図９】
2020017810.tif 000012
【図１０】
2020017810.tif 000013
【図１１】
2020017810.tif 000014
【図１２】
2020017810.tif 000015
【図１３】
2020017810.tif 000016
【図１４】
2020017810.tif 000017
【図１５】
2020017810.tif 000018
【図１６】
2020017810.tif 000019
【図１７】
2020017810.tif 000020
【図１８】
2020017810.tif 000021
【図１９】
2020017810.tif 000022
【図２０】
2020017810.tif 000023
【図２１】
2020017810.tif 000024
【図２２】
2020017810.tif 000025