(57)【要約】【課題】垂直同期期間の長さが変更されたときに表示パネルに表示される画像に発生し得るフリッカ又は不所望な輝度変化を抑制する。【解決手段】半導体装置が、第１垂直同期期間において、表示パネルの画素の点灯の制御サイクルが複数設けられるように、前記画素の点灯を制御するエミッション制御信号を、前記表示パネルに供給するように構成されたパネルインターフェースと、前記第１垂直同期期間の長さが変更されたとき、前記第１垂直同期期間の次の垂直同期期間を前記制御サイクルの長さに応じたタイミングで開始するように構成されたタイミングジェネレータとを備えている。【選択図】図３
2020042251.tif 000002
【特許請求の範囲】
【請求項１】
第１垂直同期期間において、表示パネルの画素の点灯の制御サイクルが複数設けられるように、前記画素の点灯を制御するエミッション制御信号を、前記表示パネルに供給するように構成されたパネルインターフェースと、
前記第１垂直同期期間の長さが変更されたとき、前記第１垂直同期期間の次の垂直同期期間を前記制御サイクルの長さに応じたタイミングで開始するように構成されたタイミングジェネレータと
を備える
半導体装置。
【請求項２】
前記タイミングジェネレータは、前記第１垂直同期期間の長さが延長されたとき、前記第１垂直同期期間の最後の制御サイクルの完了に同期するように前記次の垂直同期期間を開始する
請求項１に記載の半導体装置。
【請求項３】
前記タイミングジェネレータは、前記第１垂直同期期間の長さが延長されたとき、前記第１垂直同期期間の長さが前記制御サイクルの長さの整数倍になるように前記次の垂直同期期間を開始する
請求項１に記載の半導体装置。
【請求項４】
更に、ホストと通信するデータインターフェースを備え、
前記タイミングジェネレータは、前記第１垂直同期期間において、画像データの送信要求をホストに送信するように前記データインターフェースを制御し、前記送信要求の送信の後、所定の時間内に前記データインターフェースが前記画像データの受信を開始しなかった場合、前記第１垂直同期期間を延長する
請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記画像データが、前記次の垂直同期期間に表示される画像に対応するものである
請求項４に記載の半導体装置。
【請求項６】
前記送信要求の前記ホストへの送信から前記所定の時間が経過するまでに前記ホストが前記画像データの生成を完了しなかった場合に前記第１垂直同期期間が延長される
請求項５に記載の半導体装置。
【請求項７】
前記タイミングジェネレータは、前記送信要求の送信の後、所定の時間内に前記データインターフェースが前記画像データの受信を開始しなかった場合、前記第１垂直同期期間のフロントポーチ期間を延長する
請求項４乃至６のいずれか１項に記載の半導体装置。
【請求項８】
前記第１垂直同期期間の前の第２垂直同期期間のフレームレートが第１フレームレートであり、
前記第１垂直同期期間より後の第３垂直同期期間のフレームレートが前記第１フレームレートよりも低い第２フレームレートであり、
前記第１垂直同期期間の長さが、前記第２垂直同期期間の長さよりも長く、前記第３垂直同期期間の長さよりも短い
請求項１に記載の半導体装置。
【請求項９】
前記第１垂直同期期間と前記第３垂直同期期間との間の第４垂直同期期間の長さが、前記第１垂直同期期間の長さと同一である
請求項８に記載の半導体装置。
【請求項１０】
前記第１垂直同期期間と前記第３垂直同期期間との間の第４垂直同期期間の長さが、前記第１垂直同期期間の長さより長く、前記第３垂直同期期間の長さよりも短い
請求項８に記載の半導体装置。
【請求項１１】
前記第１垂直同期期間、前記第２垂直同期期間、及び、前記第３垂直同期期間の長さが、いずれも、前記制御サイクルの長さの整数倍である
請求項８乃至１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記第１垂直同期期間、前記第２垂直同期期間、前記第３垂直同期期間、及び、前記第４垂直同期期間の長さが、いずれも、前記制御サイクルの長さの整数倍である
請求項１０に記載の半導体装置。
【請求項１３】
前記第１垂直同期期間の前の第２垂直同期期間のフレームレートが第１フレームレートであり、
前記第１垂直同期期間より後の第３垂直同期期間のフレームレートが前記第１フレームレートよりも高い第２フレームレートであり、
前記第１垂直同期期間の長さが、前記第２垂直同期期間の長さよりも短く、前記第３垂直同期期間の長さよりも長い
請求項１に記載の半導体装置。
【請求項１４】
更に、画像データに応じて前記表示パネルの前記画素を駆動するドライバ回路部を備える
請求項１乃至１３のいずれか１項に記載の半導体装置。
【請求項１５】
複数の垂直同期期間のうちの第１垂直同期期間において、表示パネルの画素の点灯の制御サイクルが複数設けられるように、前記画素の点灯を制御するエミッション制御信号を、前記表示パネルに供給するように構成されたパネルインターフェースと、
前記第１垂直同期期間において、画像データの送信要求をホストに送信するように構成されたデータインターフェースと、
前記複数の垂直同期期間を規定する垂直同期信号を生成し、前記送信要求の送信の後、所定の期間内に前記データインターフェースが画像データの受信を開始しなかった場合、次に前記垂直同期信号をアサートするタイミングを、前記制御サイクルの長さに応じて遅延するように構成されたタイミングジェネレータと
を備える
半導体装置。
【請求項１６】
前記タイミングジェネレータは、前記送信要求の送信の後、所定の期間内に前記データインターフェースが画像データの受信を開始しなかった場合、最後の制御サイクルの完了に同期するように次に前記垂直同期信号をアサートするタイミングを制御する
請求項１５に記載の半導体装置。
【請求項１７】
第１垂直同期期間において、表示パネルの画素の点灯の制御サイクルが複数設けられるように、前記画素の点灯を制御するエミッション制御信号を、前記表示パネルに供給することと、
前記第１垂直同期期間の長さが変更されたとき、前記第１垂直同期期間の次の垂直同期期間を前記制御サイクルの長さに応じたタイミングで開始することと
を含む、
表示パネル駆動方法。
【請求項１８】
前記次の垂直同期期間を前記制御サイクルの長さに応じたタイミングで開始することは、前記第１垂直同期期間の長さが延長されたとき、前記第１垂直同期期間の最後の制御サイクルの完了に同期するように前記次の垂直同期期間を開始することを含む
請求項１７に記載の表示パネル駆動方法。
【請求項１９】
前記次の垂直同期期間を前記制御サイクルの長さに応じたタイミングで開始することは、前記第１垂直同期期間の長さが延長されたとき、前記第１垂直同期期間が前記制御サイクルの長さの整数倍になるように前記次の垂直同期期間を開始することを含む
請求項１７に記載の表示パネル駆動方法。
【請求項２０】
更に、前記第１垂直同期期間において、画像データの送信要求を表示ドライバからホストに送信することを含み、
前記次の垂直同期期間を前記制御サイクルの長さに応じたタイミングで開始することは、前記送信要求の送信の後、所定の時間内に前記表示ドライバが前記画像データの受信を開始しなかった場合、前記第１垂直同期期間を延長することを含む
請求項１７乃至１９のいずれか１項に記載の表示パネル駆動方法。
【請求項２１】
更に、
前記第１垂直同期期間を規定する垂直同期信号を生成することと、
前記第１垂直同期期間において、画像データの送信要求を表示ドライバからホストに送信することと
を含み、
前記次の垂直同期期間を前記制御サイクルの長さに応じたタイミングで開始することが、前記送信要求の送信の後、所定の期間内に表示ドライバが前記画像データの受信を開始しなかった場合、次に前記垂直同期信号をアサートするタイミングを前記制御サイクルの長さに応じて遅延することを含む
請求項１７乃至１９のいずれか１項に記載の表示パネル駆動方法。
【請求項２２】
前記第１垂直同期期間の前の第２垂直同期期間のフレームレートが第１フレームレートであり、
前記第１垂直同期期間より後の第３垂直同期期間のフレームレートが前記第１フレームレートよりも低い第２フレームレートであり、
前記第１垂直同期期間の長さが、前記第２垂直同期期間の長さよりも長く、前記第３垂直同期期間の長さよりも短い
請求項１７に記載の表示パネル駆動方法。
【請求項２３】
前記第１垂直同期期間、前記第２垂直同期期間、及び、前記第３垂直同期期間の長さが、いずれも、前記制御サイクルの長さの整数倍である
請求項２２に記載の表示パネル駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示パネルを駆動するための技術に関する。
【背景技術】
【０００２】
表示パネルには、例えば、液晶表示パネル、ＯＬＥＤ(organic light emitting diode)表示パネル等がある。ＯＬＥＤ表示パネルのような自発光表示パネルに表示される画像の輝度は、各時点において点灯する画素の全画素に対する比率を調節することによって制御することができる。点灯する画素の比率を高くすれば画像の輝度が高くなり、低くすれば画像の輝度が低くなる。
【発明の概要】
【０００３】
一実施形態では、半導体装置が、第１垂直同期期間において、表示パネルの画素の点灯の制御サイクルが複数設けられるように、前記画素の点灯を制御するエミッション制御信号を、前記表示パネルに供給するように構成されたパネルインターフェースと、前記第１垂直同期期間の長さが変更されたとき、前記第１垂直同期期間の次の垂直同期期間を前記制御サイクルの長さに応じたタイミングで開始するように構成されたタイミングジェネレータとを備えている。
【０００４】
一実施形態では、半導体装置が、複数の垂直同期期間のうちの第１垂直同期期間において、表示パネルの画素の点灯の制御サイクルが複数設けられるように、前記画素の点灯を制御するエミッション制御信号を、前記表示パネルに供給するように構成されたパネルインターフェースと、前記第１垂直同期期間において、画像データの送信要求をホストに送信するように構成されたデータインターフェースと、前記複数の垂直同期期間を規定する垂直同期信号を生成し、前記送信要求の送信の後、所定の期間内に前記データインターフェースが画像データの受信を開始しなかった場合、次に前記垂直同期信号をアサートするタイミングを、前記制御サイクルの長さに応じて遅延するように構成されたタイミングジェネレータとを備えている。
【０００５】
一実施形態では、表示パネル駆動方法が、第１垂直同期期間において、表示パネルの画素の点灯の制御サイクルが複数設けられるように、前記画素の点灯を制御するエミッション制御信号を供給することと、前記第１垂直同期期間の長さが変更されたとき、前記第１垂直同期期間の次の垂直同期期間を前記制御サイクルの長さに応じたタイミングで開始することとを含む。
【図面の簡単な説明】
【０００６】
【図１Ａ】一実施形態における表示装置の構成を示すブロック図である。
【図１Ｂ】一実施形態における画素の構成を示す回路図である。
【図２】一実施形態における表示装置の動作を示すタイミングチャートである。
【図３】一実施形態における表示装置の動作を示すタイミングチャートである。
【図４】表示装置の動作の比較例を示すタイミングチャートである。
【図５】一実施形態における垂直同期信号生成回路部及びエミッション制御信号生成回路部の構成を示すブロック図である。
【図６】一実施形態における垂直同期信号生成回路部の動作を示すフローチャートである。
【図７】一実施形態における表示装置の動作を示すタイミングチャートである。
【図８】一実施形態における表示装置の動作を示すタイミングチャートである。
【図９】一実施形態における表示装置の動作を示している。
【図１０】一実施形態における表示装置の動作を示している。
【図１１】一実施形態における表示装置の動作を示すタイミングチャートである。
【図１２】一実施形態における表示装置の動作を示している。
【図１３】一実施形態における表示装置の動作を示している。
【発明を実施するための形態】
【０００７】
図１Ａに示すように、一実施形態では、表示装置１００が、表示パネル１と表示ドライバ２とを備えている。表示パネル１としては、例えば、ＯＬＥＤ表示パネルのような自発光表示パネルが使用され得る。一実施形態では、表示装置１００は、ホスト３から受け取った画像データに対応する画像を表示パネル１に表示するように構成されている。
【０００８】
一実施形態では、表示パネル１は、行列に配置された画素４と、スキャンラインＳ［−１］〜Ｓ［ｍ］と、エミッションラインＥＭ［１］〜ＥＭ［ｍ］と、データラインＤ［１］〜Ｄ［ｎ］と、スキャンドライバ回路部５とを備えている。一実施形態では、各画素４は、指定された階調値に対応する輝度で発光するように構成されている。
【０００９】
図１Ｂを参照して、一実施形態では、各画素４は、いわゆる７Ｔ１Ｃ構成を有しており、ＰＭＯＳトランジスタＭ１〜Ｍ７と、保持キャパシタＣｓｔと、発光素子６とを備えている。表示パネル１としてＯＬＥＤ表示パネルが使用される場合、一実施形態では、発光素子６としてＯＬＥＤ素子が用いられる。なお、図１Ｂは、エミッションラインＥＭ［ｉ］、データラインＤ［ｊ］に接続される画素４の構成を示しているが、一実施形態では、他の画素４も同様に構成される。
【００１０】
一実施形態では、書き込み動作、即ち、階調値に対応する駆動電圧を画素４にプログラミングする動作を行う場合、エミッションラインＥＭ［ｉ］がディアサートされ、データラインＤ［ｊ］に駆動電圧が供給された状態でスキャンラインＳ［ｉ−２］、Ｓ［ｉ−１］、Ｓ［ｉ］が所定のシーケンスで操作されて該駆動電圧が保持キャパシタＣｓｔに書き込まれる。保持キャパシタＣｓｔは、書き込まれた駆動電圧に対応する保持電圧を保持する。一実施形態では、エミッションラインＥＭ［ｉ］がディアサートされると、ＰＭＯＳトランジスタＭ１、Ｍ６がオフされ、発光素子６は、発光を停止する。一実施形態では、書き込み動作が完了した後、エミッションラインＥＭ［ｉ］がアサートされると、ＰＭＯＳトランジスタＭ１、Ｍ６がオンされ、発光素子６は、保持キャパシタＣｓｔに保持される保持電圧に対応する輝度で発光する。なお、画素４は、図１Ｂに示す構成以外の様々な構成、例えば、５Ｔ２Ｃ構成、６Ｔ１Ｃ構成等を採用し得る。
【００１１】
図１Ａに戻り、一実施形態では、スキャンドライバ回路部５は、スキャンラインＳ［−１］〜Ｓ［ｍ］と、エミッションラインＥＭ［１］〜ＥＭ［ｍ］とを駆動して、書き込み動作が行われる画素４の行を選択するように構成されている。一実施形態では、画素４の行は、スキャンラインＳ［−１］〜Ｓ［ｍ］及びエミッションラインＥＭ［１］〜ＥＭ［ｍ］に平行な方向に１列に並ぶ画素４で構成される。一実施形態では、第ｉ行に位置する画素４に書き込み動作を行う場合、スキャンドライバ回路部５は、エミッションラインＥＭ［ｉ］をディアサートし、更に、スキャンラインＳ［ｉ−２］、Ｓ［ｉ−１］、Ｓ［ｉ］を所定のシーケンスで操作する。
【００１２】
一実施形態では、スキャンドライバ回路部５が、更に、表示ドライバ２から受け取ったエミッション制御信号に応じて、書き込み動作が行われない行の画素４からの発光を制御するように構成されている。一実施形態では、エミッション制御信号は、画素４の点灯を制御する信号である。一実施形態では、表示ドライバ２からスキャンドライバ回路部５にエミッションクロックが供給され、各行の画素４の点灯の許可及び禁止が、エミッションクロックに同期して制御される。一実施形態では、書き込み動作が行われる画素４の行について対応するエミッションラインＥＭがディアサートされ、当該行の画素４の発光が禁止される。
【００１３】
一実施形態では、表示ドライバ２は、データインターフェース１１と、表示メモリ１２と、データドライバ回路部１３と、グラフィックエンジン１４と、レジスタ回路部１５と、タイミングジェネレータ１６と、パネルインターフェース１７とを備える半導体装置として構成される。
【００１４】
一実施形態では、データインターフェース１１は、ホスト３と通信して表示ドライバ２の制御に用いられる様々なデータをホスト３と交換する。一実施形態では、データインターフェース１１は、画像データ及び制御データを受け取るように構成される。一実施形態では、画像データは、グラフィックエンジン１４の動作を制御するコマンド、及び／又は、表示メモリ１２に書き込むべき各画素４の階調値を記述した階調データを含む。一実施形態では、制御データは、表示ドライバ２の動作の制御に用いられる。一実施形態では、加えて、データインターフェース１１は、画像データ及び制御データに含まれるコマンドを解釈し、各コマンドを、グラフィックエンジン１４、レジスタ回路部１５等の所望の転送先に転送するように構成されている。一実施形態では、データインターフェース１１は、更に、タイミングジェネレータ１６による制御の下、ホスト３に制御パケットを送信するように構成される。一実施形態では、データインターフェース１１は、タイミングジェネレータ１６による制御の下、画像データの送信を要求するＴＥ（tearing effect）パケットをホスト３に送信するように構成される。
【００１５】
一実施形態では、表示メモリ１２は、各画素４の階調値を指定する階調データを格納する。
【００１６】
一実施形態では、データドライバ回路部１３は、表示メモリ１２から受け取った階調データに指定された階調値に対応する駆動電圧を生成し、生成した駆動電圧をデータラインＤ［１］〜Ｄ［ｎ］を介して各画素４に書き込むように構成されている。
【００１７】
一実施形態では、グラフィックエンジン１４は、ホスト３から受け取った画像データに含まれているコマンドを受け取り、そのコマンドに応じて表示メモリ１２に格納された階調データを更新する。
【００１８】
一実施形態では、レジスタ回路部１５は、表示ドライバ２の動作の制御に用いられる様々なレジスタ値を保持する。ホスト３から表示ドライバ２に送信される制御データがレジスタ値を含んでいる場合、一実施形態では、当該レジスタ値が、レジスタ回路部１５に保持されてもよい。
【００１９】
一実施形態では、タイミングジェネレータ１６は、表示ドライバ２のタイミング制御を行う。例えば、タイミングジェネレータ１６は、表示ドライバ２の内部で用いられる内部垂直同期信号ＶＳＹＮＣを生成する。一実施形態では、表示ドライバ２における垂直同期期間は、内部垂直同期信号ＶＳＹＮＣによって規定され、表示ドライバ２における様々なタイミング制御は、内部垂直同期信号ＶＳＹＮＣを基準として行われる。
【００２０】
一実施形態では、パネルインターフェース１７は、スキャンドライバ回路部５を制御するスキャン制御信号を生成し、スキャンドライバ回路部５に供給する。一実施形態では、スキャン制御信号は、上述のエミッション制御信号を含んでおり、スキャンドライバ回路部５は、エミッション制御信号に応じて画素４の発光を制御する。一実施形態では、スキャン制御信号は、上述のエミッション制御信号とエミッションクロックとを含んでおり、スキャンドライバ回路部５は、エミッション制御信号とエミッションクロックとに基づいて画素４の発光を制御する。
【００２１】
一実施形態では、図２に示すように、スキャンドライバ回路部５が、エミッション制御信号に応じて、エミッションクロックに同期して各行の画素４の発光を制御する。なお、図２では、横方向が、画素４の行の方向、即ち、スキャンラインＳ［−１］〜Ｓ［ｍ］及びエミッションラインＥＭ［１］〜ＥＭ［ｍ］に沿った方向であり、縦方向が、データラインＤ［１］〜Ｄ［ｎ］に沿った方向である。
【００２２】
一実施形態では、画素４の点灯の制御が、一定の周期で繰り返して行われる。一実施形態では、エミッション制御信号が、各行の画素４の点灯の許可及び禁止を制御するために用いられ、一定の周期で繰り返してアサート及びディアサートされる。以下において、画素４の点灯を制御するサイクルを、制御サイクルと呼ぶことがある。一実施形態では、制御サイクルは、エミッション制御信号がアサート及びディアサートされるサイクルである。一実施形態では、各制御サイクルの長さが一定であり、エミッション制御信号の周期の長さと一致する。図２に示す実施形態では、一垂直同期期間に４つの制御サイクルが設けられる。一実施形態では、エミッション制御信号が繰り返してアサート及びディアサートされることで、エミッション制御信号にエミッションパルスが現れる。一垂直同期期間が４つの制御サイクルを備える実施形態では、エミッション制御信号が一垂直同期期間において４つのエミッションパルスを備えている。
【００２３】
一実施形態では、画素４が発光しない非発光エリア７が、エミッション制御信号に基づいて表示パネル１の端に挿入される。一実施形態では、エミッション制御信号がディアサートされている間、非発光エリア７が表示パネル１の端に挿入される。図２には、エミッション制御信号がローアクティブの信号であるとして図示されている。一実施形態では、エミッション制御信号がディアサートされているときに表示パネル１の端の所定数のエミッションラインＥＭがディアサートされることで、非発光エリア７が表示パネル１の端に挿入される。一実施形態では、エミッション制御信号がアサートされているときに非発光エリア７は挿入されず、表示パネル１の端の画素４の行が発光する。
【００２４】
一実施形態では、非発光エリア７が、データラインＤ［１］〜Ｄ［ｎ］に沿った方向にエミッションクロックに同期して逐次に移動する。一実施形態では、ディアサートされるエミッションラインＥＭを、データラインＤ［１］〜Ｄ［ｎ］に沿った方向にエミッションクロックに同期してシフトすることで、非発光エリア７が移動される。
【００２５】
一実施形態では、エミッション制御信号がディアサートされている期間が長くなると、非発光エリア７が挿入される期間が長くなり、非発光エリア７の表示パネル１のデータラインＤ［１］〜Ｄ［ｎ］に沿った方向における幅が広くなる。
【００２６】
一実施形態では、表示パネル１のディスプレイ輝度、即ち、表示パネル１に表示される画像全体の輝度が、非発光エリア７のデータラインＤ［１］〜Ｄ［ｎ］に沿った方向における幅によって制御される。一実施形態では、表示パネル１の表示エリア、即ち、画素４が設けられているエリアのうち、非発光エリア７が占める割合が大きくなると、表示パネル１のディスプレイ輝度が低くなる。一実施形態では、非発光エリア７の幅が最大であるとき、全ての行の画素４は発光せず、表示パネル１のディスプレイ輝度は最低輝度になる。一実施形態では、非発光エリア７が占める割合が小さくなると、表示パネル１のディスプレイ輝度が高くなる。一実施形態では、非発光エリア７の幅が最小であるとき、表示パネル１のディスプレイ輝度は最高輝度になる。
【００２７】
一実施形態では、表示パネル１のディスプレイ輝度は、各制御サイクルにおいてエミッション制御信号がアサートされる期間が占める割合により制御される。各制御サイクルにおいてエミッション制御信号がディアサートされる期間が占める割合が高くなると、非発光エリア７の幅が広くなり、ディスプレイ輝度が低くなる。逆に、各制御サイクルにおいてエミッション制御信号がアサートされる期間が占める割合が高くなると、非発光エリア７の幅が狭くなり、ディスプレイ輝度が高くなる。
【００２８】
図３を参照して、一実施形態では、表示装置１００が下記のように動作する。一実施形態では、初期状態において、ホスト３は、垂直同期期間＃１において表示パネル１に表示すべき画像に対応する画像データ＃１の生成を既に完了している。
【００２９】
一実施形態では、表示ドライバ２は、画像データをホスト３から受け取る準備ができると、画像データの送信要求、例えばＴＥパケットをホスト３に送信する。一実施形態では、ホスト３がＴＥパケットを受け取ると、ホスト３が画像データ＃１の送信を開始し、表示ドライバ２のデータインターフェース１１は、画像データ＃１の受信を開始する。
【００３０】
一実施形態では、画像データ＃１の受信開始を検知すると、タイミングジェネレータ１６は、内部垂直同期信号ＶＳＹＮＣをアサートする。一実施形態では、内部垂直同期信号ＶＳＹＮＣのアサートにより、表示ドライバ２において垂直同期期間＃１が開始される。一実施形態では、ホスト３から表示ドライバ２に送られる画像データが所定のコマンドを含んでいてもよく、この場合、データインターフェース１１が、当該所定のコマンドに基づいてホスト３から表示ドライバ２への画像データ＃１の受信開始を検知してもよい。一実施形態では、受信開始の検知を所定のコマンドに基づいて行う場合、該所定のコマンドは画像データの先頭に設けられてもよい。
【００３１】
一実施形態では、垂直同期期間＃１は、バックポーチ期間と、バックポーチ期間に続く表示期間と、表示期間に続くフロントポーチ期間とを含んでいる。一実施形態では、バックポーチ期間において、表示期間における各画素４への駆動電圧の書き込みの準備が行われる。一実施形態では、表示期間において、各画素４への駆動電圧の書き込みが行われる。一実施形態では、スキャンドライバ回路部５は、表示期間において画素４の行を順次に選択し、データドライバ回路部１３は、データラインＤ［１］〜Ｄ［ｎ］を介して、選択された行の画素４に、当該画素４について指定された階調値に対応する駆動電圧を書き込む。一実施形態では、フロントポーチ期間において、次の垂直同期期間＃２における動作の準備が行われる。
【００３２】
一実施形態では、エミッション制御信号により、表示パネル１の画素４の発光が制御される。一実施形態では、エミッション制御信号とエミッションクロックとに基づいてエミッションラインＥＭ［１］〜ＥＭ［ｍ］のアサート及びディアサートが制御される。書き込み動作が行われない行の画素４は、対応するエミッションラインＥＭがアサートされているときに発光する。対応するエミッションラインＥＭがディアサートされると、画素４は発光を停止する。図３では、エミッション制御信号はローアクティブの信号であり、アサートされるとローレベルになるとしてエミッション制御信号の波形が図示されている。書き込み動作が行われる行の画素４は、エミッション制御信号の状態に関わらず発光を停止する。
【００３３】
図３に示す一実施形態では、各垂直同期期間に複数の制御サイクルが設けられる。一実施形態では、各垂直同期期間が、デフォルトで４つの制御サイクルを含む。一実施形態では、「デフォルト」とは、垂直同期期間が延長されない場合をいう。後述のように、一実施形態では、垂直同期期間の長さが変更され、延長されることがある。一実施形態では、デフォルトの垂直同期期間の長さは、制御サイクルの整数倍であり、図３の動作では、４倍である。
【００３４】
一実施形態では、並行して、ホスト３が垂直同期期間＃２に表示する画像に対応する画像データ＃２を生成する画像処理を行う。
【００３５】
一実施形態では、垂直同期期間＃１の開始後、所定期間が経過して画像データ＃２をホスト３から受け取る準備ができると、表示ドライバ２は、ＴＥパケットをホスト３に送信する。一実施形態では、ホスト３は、ＴＥパケットを受け取ると、画像データ＃２の送信を開始する。表示ドライバ２は、画像データ＃２の受信を開始することになる。
【００３６】
一実施形態では、画像データ＃２の受信開始を検知した後、タイミングジェネレータ１６は、内部垂直同期信号ＶＳＹＮＣをアサートする。一実施形態では、これにより、表示ドライバ２において垂直同期期間＃２が開始される。
【００３７】
一実施形態では、垂直同期期間＃１と同様に、垂直同期期間＃２は、バックポーチ期間と、表示期間と、フロントポーチ期間とを含んでいる。一実施形態では、バックポーチ期間においては、表示期間における各画素４への駆動電圧の書き込みの準備が行われる。一実施形態では、表示期間では、各画素４への駆動電圧の書き込みが行われる。一実施形態では、フロントポーチ期間では、次の垂直同期期間＃３における動作の準備が行われる。一実施形態では、加えて、エミッション制御信号により、表示パネル１の画素４の発光が制御される。
【００３８】
一実施形態では、一方で、ホスト３は、垂直同期期間＃３に表示する画像に対応する画像データ＃３を生成する。一実施形態では、ホスト３において画像データ＃３を生成するための画像処理に時間を要し、ＴＥパケットを受け取るまでに画像データ＃３の生成が完了していない。
【００３９】
このような実施形態では、ホスト３は、ＴＥパケットを受け取った直後には画像データ＃３の送信を開始できない。一実施形態では、ＴＥパケットをホスト３に送信した後、所定の期間が経過するまでに画像データ＃３の受信開始を検知しなかった場合、表示ドライバ２は、垂直同期期間＃２のフロントポーチ期間を延長してホスト３が画像データ＃３の送信を開始するのを待つ。一実施形態では、このような事態が、ホスト３がＴＥパケットを受信してから所定の期間が経過するまでに画像データ＃３の送信を開始できなかった場合に生じ得る。フロントポーチ期間の延長部分は、図３には、“延長ＦＰ”として図示されている。一実施形態では、フロントポーチ期間の延長部分においても、エミッション制御信号による画素４の発光の制御が継続して行われる。一実施形態では、フロントポーチ期間の延長部分には、１つ又は複数の制御サイクルが設けられ得る。一実施形態では、垂直同期期間＃２の長さは、そのフロントポーチ期間の延長によって変更され、延長される。このような実施形態では、次に内部垂直同期信号ＶＳＹＮＣがアサートされるタイミングがデフォルトのタイミングから遅延されることになる。
【００４０】
一実施形態では、その後、画像データ＃３の生成が完了すると、ホスト３は、画像データ＃３の送信を開始し、表示ドライバ２は画像データ＃３の受信を開始する。一実施形態では、タイミングジェネレータ１６は、画像データ＃３の受信開始を検知すると、内部垂直同期信号ＶＳＹＮＣをアサートし、垂直同期期間＃３を開始する。
【００４１】
一実施形態では、タイミングジェネレータ１６は、垂直同期期間＃３が開始されるタイミング、言い換えれば、内部垂直同期信号ＶＳＹＮＣをアサートするタイミングを制御サイクルの長さに応じて調節するように構成されている。一実施形態では、制御サイクルの長さを表す情報、例えば、エミッション制御信号の周期を指定するレジスタ値がレジスタ回路部１５に格納され、垂直同期期間＃３が開始されるタイミング、即ち、内部垂直同期信号ＶＳＹＮＣをアサートするタイミングが、当該レジスタ値に応じて決定されてもよい。
【００４２】
一実施形態では、タイミングジェネレータ１６は、垂直同期期間＃３が開始されるタイミング、即ち、内部垂直同期信号ＶＳＹＮＣをアサートするタイミングを、最後の制御サイクルの完了したタイミングと同期させてもよい。一実施形態では、タイミングジェネレータ１６は、垂直同期期間＃３が開始されるタイミング、即ち、内部垂直同期信号ＶＳＹＮＣをアサートするタイミングを、最後の制御サイクルの完了したタイミングと整合させてもよく、また、一致させてもよい。一実施形態では、タイミングジェネレータ１６は、垂直同期期間＃３が開始されるタイミングを、垂直同期期間＃２の長さが制御サイクルの長さの整数倍、又は、エミッション制御信号の周期の整数倍になるように制御してもよい。図３には、垂直同期期間＃２の長さがエミッション制御信号の周期の７倍である動作が図示されている。
【００４３】
一実施形態では、このような動作により、エミッション制御信号による画像の輝度制御の乱れを抑制し、フリッカ又は輝度の不所望な変化の発生を抑制し、又は、防止する。
【００４４】
一実施形態では、表示ドライバ２は、ホスト３において行われる画像処理が完了した後、ホスト３から画像データ＃３の受信を開始する。一実施形態では、これに合わせ、次の垂直同期期間＃３が開始されるタイミングが、ホスト３において行われる画像処理が完了した後のタイミングに設定される。
【００４５】
例えば図４の破線で囲まれた箇所に示すように、垂直同期期間＃２の最後の制御サイクルと垂直同期期間＃３が開始されるタイミングとが整合していない場合には、垂直同期期間＃２の最後の制御サイクルが完全に実行されない。図４の例では、垂直同期期間＃２から垂直同期期間＃３を跨いでエミッション制御信号がディアサートされている期間が長くなっている。このような動作が行われると、表示パネル１を観察するユーザは、一瞬、画像の輝度が低下したと認識し得る。
【００４６】
一実施形態では、図３に示すように、垂直同期期間＃３を開始するタイミング、即ち、内部垂直同期信号ＶＳＹＮＣがアサートされるタイミングが、制御サイクルの長さに応じて調節され、輝度制御における乱れが抑制される。一実施形態では、垂直同期期間＃３が開始されるタイミング、即ち、内部垂直同期信号ＶＳＹＮＣをアサートするタイミングは、最後の制御サイクルの完了したタイミングと同期しており、図３に示される動作では一致している。一実施形態では、このために、垂直同期期間＃２が延長された場合でも、垂直同期期間＃２に含まれる制御サイクルについて、エミッション制御信号がアサートされている期間の長さとディアサートされている期間の長さとが一定に保たれる。一実施形態では、これにより、フリッカや輝度の不所望な変化の発生を有効に抑制し、又は、防止する。
【００４７】
一実施形態では、タイミングジェネレータ１６が、図５に示す垂直同期信号生成回路部２１を備えていてもよく、パネルインターフェース１７が、図５に示すエミッション制御信号生成回路部２２を備えていてもよい。一実施形態では、垂直同期信号生成回路部２１とエミッション制御信号生成回路部２２とは、図３に示す動作を実現可能に構成される。
【００４８】
一実施形態では、垂直同期信号生成回路部２１は、ＶＳＹＮＣタイミング制御回路部２３と垂直同期信号出力段２４とを備えている。一実施形態では、ＶＳＹＮＣタイミング制御回路部２３は、内部垂直同期信号ＶＳＹＮＣがアサートされるタイミングを決定する。一実施形態では、垂直同期信号出力段２４は、内部垂直同期信号ＶＳＹＮＣを出力するように構成されており、ＶＳＹＮＣタイミング制御回路部２３により決定されたタイミングで内部垂直同期信号ＶＳＹＮＣをアサートする。
【００４９】
一実施形態では、ＶＳＹＮＣタイミング制御回路部２３は、レジスタ回路部１５に格納されたバックポーチレジスタ値３１、表示ラインレジスタ値３２、フロントポーチレジスタ値３３及びメモリ書き込み開始信号に応じて内部垂直同期信号ＶＳＹＮＣがアサートされるタイミングを制御するように構成されている。一実施形態では、バックポーチレジスタ値３１は、バックポーチ期間の長さを指定するレジスタ値であり、表示ラインレジスタ値３２は、表示期間の長さを指定するレジスタ値である。一実施形態では、フロントポーチレジスタ値３３は、フロントポーチ期間の長さを指定するレジスタ値である。一実施形態では、メモリ書き込み開始信号は、データインターフェース１１がホスト３からメモリ書き込み開始コマンドを受け取るとアサートされる信号である。一実施形態では、ホスト３から送られてくる画像データはメモリ書き込み開始コマンドを含んでおり、ＶＳＹＮＣタイミング制御回路部２３は、メモリ書き込み開始信号に基づいて表示ドライバ２による画像データの受信開始を検知することができる。
【００５０】
一実施形態では、エミッション制御信号生成回路部２２は、パルスジェネレータ２５を備えている。一実施形態では、レジスタ回路部１５にはエミッション制御信号設定パラメータが格納されており、パルスジェネレータ２５は、該エミッション制御信号設定パラメータに応じてエミッション制御信号を生成する。一実施形態では、エミッション制御信号設定パラメータは、エミッション制御信号の波形、例えば、各制御サイクルにおいてエミッション制御信号がアサートされる期間の長さ、及び、ディアサートされる期間の長さを指定する。エミッション制御信号設定パラメータは、エミッション制御信号がアサートされる期間の長さとディアサートされる期間の長さをそのまま記述していてもよいし、これらを算出可能な別のパラメータであってもよい。一実施形態では、パルスジェネレータ２５には内部垂直同期信号ＶＳＹＮＣが入力されており、パルスジェネレータ２５の動作は、内部垂直同期信号ＶＳＹＮＣがアサートされるとリセットされる。
【００５１】
一実施形態では、ＶＳＹＮＣタイミング制御回路部２３は、各垂直同期期間が開始された後、図６に示すように動作して内部垂直同期信号ＶＳＹＮＣをアサートするタイミングを決定してもよい。
【００５２】
一実施形態では、ステップＳ０１において、ＶＳＹＮＣタイミング制御回路部２３は、バックポーチレジスタ値３１、表示ラインレジスタ値３２及びフロントポーチレジスタ値３３を加算することでデフォルトの垂直同期期間の長さを指定するパラメータ値ＳＥＴ＿ＶＳＹＮＣを算出する。
【００５３】
一実施形態では、ステップＳ０２において、メモリ書き込み開始信号をモニタする。一実施形態では、フロントポーチ期間においてＴＥパケットをホスト３に送信した後、所定の期間内にメモリ書き込み開始信号がアサートされない場合、ステップＳ０３においてフロントポーチ期間を所定の延長量＃１だけ延長する。一実施形態では、フロントポーチ期間を所定の延長量＃１ずつ延長する動作は、メモリ書き込み開始信号のアサートを検知するまで繰り返して行われる。
【００５４】
一実施形態では、メモリ書き込み開始信号がアサートされると、ステップＳ０４においてエミッション制御信号設定パラメータを参照して、現在の垂直同期期間の長さが適正に決定されているかを判断する。一実施形態では、エミッション制御信号設定パラメータから制御サイクルの長さを得ることができ、現在の垂直同期期間が完了するタイミング、即ち、次の垂直同期期間の開始タイミングが制御サイクルの長さに応じて調節される。
【００５５】
一実施形態では、現在の垂直同期期間の長さが適正である場合、フロントポーチ期間が完了すると内部垂直同期信号ＶＳＹＮＣがアサートされ、次の垂直同期期間が開始される。一実施形態では、ステップＳ０３においてフロントポーチ期間が延長された結果、現在の垂直同期期間の長さが制御サイクルの整数倍に決定されている場合、ステップＳ０６において、フロントポーチ期間が完了したタイミングで内部垂直同期信号ＶＳＹＮＣがアサートされる。
【００５６】
一実施形態では、現在の垂直同期期間の長さが適正でない場合、ステップＳ０５において、フロントポーチ期間が更に延長量＃２だけ延長される。一実施形態では、延長量＃２は、エミッション制御信号設定パラメータに基づき、制御サイクルの長さに応じて決定される。一実施形態では、延長量＃２は、現在の垂直同期期間の長さが制御サイクルの長さの整数倍になるように決定されてもよい。一実施形態では、延長されたフロントポーチ期間が完了したタイミングで内部垂直同期信号ＶＳＹＮＣがアサートされる。
【００５７】
一実施形態では、図７に示すように、フレームレートを切り換えるために垂直同期期間の長さが延長される。一実施形態では、垂直同期期間の長さの延長は、タイミングジェネレータ１６が、内部垂直同期信号ＶＳＹＮＣをアサートするタイミングを遅らせることによって行われる。一実施形態では、垂直同期期間＃１のフレームレートが第１フレームレートであり、垂直同期期間＃２及びそれに続く垂直同期期間の長さが延長されることで、フレームレートが、第１フレームレートよりも低い第２フレームレートに切り替えられる。一実施形態では、垂直同期期間のフロントポーチ期間が延長されることで、フレームレートが、第１フレームレートから第２フレームレートに切り替えられる。
【００５８】
一実施形態では、垂直同期期間＃２に続く垂直同期期間＃３が開始されるタイミングが、垂直同期期間＃２の最後の制御サイクルが完了したタイミングと同期しており、図７に示される動作では一致している。一実施形態では、制御サイクルの長さを、切り換え前後のフレームレートに合わせて決定することで、垂直同期期間＃３が開始されるタイミングと垂直同期期間＃２の最後の制御サイクルが完了したタイミングとの同期又は一致が実現される。一実施形態では、このような動作は、エミッション制御信号による画像の輝度制御の乱れを抑制し、これにより、フリッカや輝度の不所望な変化の発生を抑制し、又は、防止する。
【００５９】
一実施形態では、垂直同期期間＃１、＃２の長さを、いずれも、制御サイクルの整数倍に設定することで、又は、制御サイクルの長さを垂直同期期間＃１、＃２の長さが制御サイクルの整数倍になるように設定することで、このような同期又は一致が実現される。一実施形態では、垂直同期期間＃１におけるフレームレートが９０Ｈｚであり、垂直同期期間＃１が４つの制御サイクルを含んでいる。このような実施形態では、垂直同期期間＃１の長さは、制御サイクルの長さの４倍であり、エミッション制御信号が４つのエミッションパルスを含んでいる。一実施形態では、垂直同期期間＃２においてフレームレートが６０Ｈｚに切り替えられる。このような実施形態では、垂直同期期間＃２及びそれに続く垂直同期期間の長さが、制御サイクルの長さの６倍に延長される。垂直同期期間＃２の最後の制御サイクルが完了したタイミングが、垂直同期期間＃３が開始されるタイミングに一致される。
【００６０】
一実施形態では、垂直同期期間の長さの延長によるフレームレートの切り換えに伴い、ディスプレイ輝度の変化が生じ得る。一実施形態では、ディスプレイ輝度の変化が、画素４の漏れ電流により生じる。一実施形態では、画素４の保持電圧が、駆動電圧の書き込みの後、徐々に低下する。図７には、各垂直同期期間において最初に駆動電圧が書き込まれる行の画素４の保持電圧の例が図示されている。垂直同期期間の長さが長いほど画素４の保持電圧の低下が大きくなるので、垂直同期期間の長さが延長されると、ディスプレイ輝度が低下し得る。一実施形態では、垂直同期期間＃１におけるディスプレイ輝度が４５０ｎｉｔであり、垂直同期期間＃１よりも長い垂直同期期間＃２におけるディスプレイ輝度が４４０ｎｉｔである。一実施形態では、このようなディスプレイ輝度の変化が、フリッカとして視認され得る。
【００６１】
一実施形態では、図８に示すように、フレームレートの切り換えにおいてディミングが行われ、垂直同期期間の長さが段階的に延長される。一実施形態では、垂直同期期間＃１のフレームレートが第１フレームレートであり、垂直同期期間＃３及びそれに続く垂直同期期間のフレームレートが、第１フレームレートよりも低い第２フレームレートに設定される。一実施形態では、垂直同期期間＃３及びそれに続く垂直同期期間の長さが、垂直同期期間＃１の長さより長く設定されることで、このようなフレームレートの切り換えが実現される。
【００６２】
一実施形態では、垂直同期期間＃１、＃３の間の垂直同期期間＃２がディスプレイ輝度のディミングのために用いられ、垂直同期期間＃２の長さが、垂直同期期間＃１の長さよりも長く、垂直同期期間＃３の長さよりも短く設定される。このような実施形態では、垂直同期期間＃２におけるディスプレイ輝度が、垂直同期期間＃１、＃３のディスプレイ輝度の間になり、ディスプレイ輝度の変化の速さが緩やかになる。一実施形態では、垂直同期期間＃１におけるディスプレイ輝度が４５０ｎｉｔであり、垂直同期期間＃３におけるディスプレイ輝度が４４０ｎｉｔであり、垂直同期期間＃２におけるディスプレイ輝度が、４４５ｎｉｔになる。一実施形態では、ディスプレイ輝度の変化する速さが緩やかになることで、フリッカの発生が抑制される。
【００６３】
一実施形態では、垂直同期期間＃２に続く垂直同期期間＃３が開始されるタイミングが、垂直同期期間＃２の最後の制御サイクルが完了したタイミングと同期され、垂直同期期間＃３に続く垂直同期期間が開始されるタイミングが、垂直同期期間＃２の最後の制御サイクルが完了したタイミングと同期される。図８に示される動作では、垂直同期期間＃３が開始されるタイミングが、垂直同期期間＃２の最後の制御サイクルが完了したタイミングに一致し、垂直同期期間＃３に続く垂直同期期間が開始されるタイミングが、垂直同期期間＃３の最後の制御サイクルが完了したタイミングに一致している。一実施形態では、このような動作は、エミッション制御信号による画像の輝度制御の乱れを抑制し、これにより、フリッカや輝度の不所望な変化の発生を抑制し、又は、防止する。
【００６４】
一実施形態では、垂直同期期間＃１〜＃３の長さを、いずれも、制御サイクルの整数倍に設定することで、又は、制御サイクルの長さを垂直同期期間＃１〜＃３の長さが制御サイクルの整数倍になるように設定することで、このような同期又は一致が実現される。一実施形態では、垂直同期期間＃１におけるフレームレートが９０Ｈｚであり、垂直同期期間＃３及びそれ以降の垂直同期期間におけるフレームレートが６０Ｈｚである。一実施形態では、垂直同期期間＃１の長さが制御サイクルの４倍であり、垂直同期期間＃３及びそれ以降の垂直同期期間の長さが制御サイクルの６倍であり、垂直同期期間＃２の長さが、制御サイクルの５倍である。このような動作は、制御サイクルの長さを適正に決めることで実現可能である。
【００６５】
図９、図１０に示す実施形態では、フレームレートの切り換えの際に、複数の垂直同期期間がディミングに用いられる。一実施形態では、図９に示すように、垂直同期期間＃１、＃２におけるフレームレートが９０Ｈｚに設定され、垂直同期期間＃５、＃６及びそれ以降の垂直同期期間におけるフレームレートが６０Ｈｚに設定される。一実施形態では、垂直同期期間＃３、＃４がディミングに用いられる。一実施形態では、垂直同期期間＃３、＃４の長さが、同一であり、垂直同期期間＃１、＃２の長さより長く、垂直同期期間＃５、＃６の長さよりも短い。一実施形態では、垂直同期期間＃１、＃２の長さが制御サイクルの４倍であり、垂直同期期間＃５、＃６及びそれ以降の垂直同期期間の長さが制御サイクルの６倍である。このような実施形態では、垂直同期期間＃３、＃４の長さが、制御サイクルの５倍に設定される。一実施形態では、複数の垂直同期期間がディミングに用いられることで、ディスプレイ輝度の変化の速さが一層に緩やかになり、フリッカの発生が更に抑制される。
【００６６】
一実施形態では、図１０に示すように、ディミングに用いられる複数の垂直同期期間に渡って、垂直同期期間の長さが段階的に延長される。一実施形態では、垂直同期期間＃１、＃２におけるフレームレートが９０Ｈｚに設定され、垂直同期期間＃６、＃７及びそれ以降の垂直同期期間におけるフレームレートが４５Ｈｚに設定される。一実施形態では、垂直同期期間＃１、＃２の長さが制御サイクルの４倍であり、垂直同期期間＃６、＃７及びそれ以降の垂直同期期間の長さが制御サイクルの８倍である。一実施形態では、ディミングに用いられる垂直同期期間＃３〜＃５に渡って、垂直同期期間の長さが段階的に延長される。一実施形態では、垂直同期期間＃３、＃４、＃５の長さが、それぞれ、制御サイクルの５倍、６倍、７倍に設定される。一実施形態では、このような動作により、ディスプレイ輝度の変化の速さが一層に緩やかになり、フリッカの発生が更に抑制される。
【００６７】
一実施形態では、図１１に示すように、フレームレートを切り換えるために垂直同期期間の長さが変更され、短縮される。一実施形態では、垂直同期期間の長さの短縮は、タイミングジェネレータ１６が、内部垂直同期信号ＶＳＹＮＣをアサートするタイミングを早めることで行われる。一実施形態では、垂直同期期間＃１のフレームレートが第１フレームレートであり、垂直同期期間＃３及びそれに続く垂直同期期間の長さが垂直同期期間＃１の長さよりも短く短縮されることで、垂直同期期間＃３及びそれに続く垂直同期期間のフレームレートが、第１フレームレートよりも高い第２フレームレートに設定される。一実施形態では、垂直同期期間＃３及びそれに続く垂直同期期間のフロントポーチ期間が短縮されることで、フレームレートが、第１フレームレートから第２フレームレートに切り替えられる。一実施形態では、垂直同期期間の長さの短縮によるフレームレートの増大が、図７〜図１０に示すような、垂直同期期間の長さの延長によるフレームレートの低減の後に行われる。
【００６８】
一実施形態では、垂直同期期間の長さの短縮によるフレームレートの切り換えに伴い、垂直同期期間の長さが延長された場合と同様に、ディスプレイ輝度の変化が生じ得る。このようなディスプレイ輝度の変化の速度を緩やかにするために、一実施形態では、フレームレートの切り換えにおいてディミングが行われ、垂直同期期間の長さが段階的に短縮される。
【００６９】
一実施形態では、垂直同期期間＃１、＃３の間の垂直同期期間＃２がディスプレイ輝度のディミングのために用いられ、垂直同期期間＃２の長さが、垂直同期期間＃１の長さよりも短く、垂直同期期間＃３の長さよりも長く設定される。このような実施形態では、垂直同期期間＃２におけるディスプレイ輝度が、垂直同期期間＃１、＃３のディスプレイ輝度の間になり、ディスプレイ輝度の変化の速さが緩やかになる。一実施形態では、ディスプレイ輝度の変化の速さが緩やかになることで、フリッカの発生が抑制される。
【００７０】
一実施形態では、垂直同期期間＃２に続く垂直同期期間＃３が開始されるタイミングが、垂直同期期間＃２の最後の制御サイクルが完了したタイミングと同期され、垂直同期期間＃３に続く垂直同期期間が開始されるタイミングが、垂直同期期間＃２の最後の制御サイクルが完了したタイミングと同期される。図１１に示される動作では、垂直同期期間＃３が開始されるタイミングが、垂直同期期間＃２の最後の制御サイクルが完了したタイミングに一致し、垂直同期期間＃３に続く垂直同期期間が開始されるタイミングが、垂直同期期間＃３の最後の制御サイクルが完了したタイミングに一致している。このような動作は、エミッション制御信号による画像の輝度制御の乱れを抑制し、フリッカや輝度の不所望な変化の発生を抑制し、又は、防止する。
【００７１】
一実施形態では、垂直同期期間＃１〜＃３の長さを、いずれも制御サイクルの整数倍に設定することで、このような同期又は一致が実現される。一実施形態では、垂直同期期間＃１におけるフレームレートが６０Ｈｚであり、垂直同期期間＃３及びそれ以降の垂直同期期間におけるフレームレートが９０Ｈｚである。一実施形態では、垂直同期期間＃１の長さが制御サイクルの６倍であり、垂直同期期間＃３及びそれ以降の垂直同期期間の長さが制御サイクルの４倍であり、垂直同期期間＃２の長さが、制御サイクルの５倍である。
【００７２】
図１２、図１３に示す実施形態では、フレームレートの切り換えの際に、複数の垂直同期期間がディミングに用いられる。一実施形態では、図１２に示すように、垂直同期期間＃１、＃２におけるフレームレートが６０Ｈｚに設定され、垂直同期期間＃５、＃６及びそれ以降の垂直同期期間におけるフレームレートが９０Ｈｚに設定される。一実施形態では、垂直同期期間＃３、＃４がディミングに用いられる。一実施形態では、垂直同期期間＃３、＃４の長さが、同一であり、垂直同期期間＃１、＃２の長さより長く、垂直同期期間＃５、＃６の長さよりも短い。一実施形態では、垂直同期期間＃１、＃２の長さが制御サイクルの４倍であり、垂直同期期間＃５、＃６及びそれ以降の垂直同期期間の長さが制御サイクルの６倍である。このような実施形態では、垂直同期期間＃３、＃４の長さが、制御サイクルの５倍に設定される。一実施形態では、複数の垂直同期期間がディミングに用いられることで、ディスプレイ輝度の変化の速さが一層に緩やかになり、フリッカの発生が更に抑制される。
【００７３】
一実施形態では、図１３に示すように、ディミングに用いられる複数の垂直同期期間に渡って、垂直同期期間の長さが段階的に短縮される。一実施形態では、垂直同期期間＃１、＃２におけるフレームレートが４５Ｈｚに設定され、垂直同期期間＃６、＃７及びそれ以降の垂直同期期間におけるフレームレートが９０Ｈｚに設定される。一実施形態では、垂直同期期間＃１、＃２の長さが制御サイクルの８倍であり、垂直同期期間＃６、＃７及びそれ以降の垂直同期期間の長さが制御サイクルの４倍である。一実施形態では、ディミングに用いられる垂直同期期間＃３〜＃５に渡って、垂直同期期間の長さが段階的に延長される。一実施形態では、垂直同期期間＃３、＃４、＃５の長さが、それぞれ、制御サイクルの７倍、６倍、５倍に設定される。一実施形態では、このような動作により、ディスプレイ輝度の変化の速さが一層に緩やかになり、フリッカの発生が更に抑制される。
【００７４】
以上には、本開示の様々な実施形態が具体的に記載されているが、本開示に記載された技術は、様々な変更と共に実施され得ることは、当業者には理解されよう。
【符号の説明】
【００７５】
１００    ：表示装置
１        ：表示パネル
２        ：表示ドライバ
３        ：ホスト
４        ：画素
５        ：スキャンドライバ回路部
６        ：発光素子
７        ：非発光エリア
１１      ：データインターフェース
１２      ：表示メモリ
１３      ：データドライバ回路部
１４      ：グラフィックエンジン
１５      ：レジスタ回路部
１６      ：タイミングジェネレータ
１７      ：パネルインターフェース
２１      ：垂直同期信号生成回路部
２２      ：エミッション制御信号生成回路部
２３      ：ＶＳＹＮＣタイミング制御回路部
２４      ：垂直同期信号出力段
２５      ：パルスジェネレータ
３１      ：バックポーチレジスタ値
３２      ：表示ラインレジスタ値
３３      ：フロントポーチレジスタ値
【図１Ａ】
2020042251.tif 000003
【図１Ｂ】
2020042251.tif 000004
【図２】
2020042251.tif 000005
【図３】
2020042251.tif 000006
【図４】
2020042251.tif 000007
【図５】
2020042251.tif 000008
【図６】
2020042251.tif 000009
【図７】
2020042251.tif 000010
【図８】
2020042251.tif 000011
【図９】
2020042251.tif 000012
【図１０】
2020042251.tif 000013
【図１１】
2020042251.tif 000014
【図１２】
2020042251.tif 000015
【図１３】
2020042251.tif 000016