(57)【要約】【課題】  スイッチング素子を過電流からより適切に保護する。【解決手段】  スイッチング素子制御回路は、スイッチング素子と、前記スイッチング素子に接続されている負荷と、前記スイッチング素子と前記負荷の直接回路に入力電圧を印加する電源と、前記負荷の短絡を検出する短絡検出回路と、前記短絡検出回路が前記負荷の短絡を検出したときに前記スイッチング素子のゲートに負電位を印可する短絡時ゲート駆動回路を有する。【選択図】図１
2020078213.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子制御回路であって、
スイッチング素子と、
前記スイッチング素子に接続されている負荷と、
前記スイッチング素子と前記負荷の直接回路に入力電圧を印加する電源と、
前記負荷の短絡を検出する短絡検出回路と、
前記短絡検出回路が前記負荷の短絡を検出したときに、前記スイッチング素子のゲートに負電位を印可する短絡時ゲート駆動回路、
を有するスイッチング素子制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、スイッチング素子制御回路に関する。
【０００２】
特許文献１には、スイッチング素子制御回路が開示されている。このスイッチング素子制御回路は、スイッチング素子と、スイッチング素子のゲート電位を制御するゲート制御回路を有している。ゲート制御装置は、スイッチング素子をターンオフするときに、スイッチング素子の主電極間の電圧が所定値以上に上昇するよりも前に、スイッチング素子のゲート電位を閾値以下に低下させる。これによって、スイッチング素子の信頼性を向上させることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３４０３９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
スイッチング素子に接続されている負荷が短絡し、スイッチング素子に過電流が流れる場合がある。この場合には、スイッチング素子を素早くターンオフさせ、スイッチング素子を過電流から保護する必要がある。しかしながら、過電流時にスイッチング素子を素早くターンオフさせると、高いサージ電圧が発生する。高いサージ電圧によりスイッチング素子の内部で局所的なアバランシェ降伏が発生すると、スイッチング素子の信頼性が低下する。本明細書では、スイッチング素子を過電流からより適切に保護することが可能な技術を提案する。
【課題を解決するための手段】
【０００５】
本明細書が開示するスイッチング素子制御回路は、スイッチング素子と、前記スイッチング素子に接続されている負荷と、前記スイッチング素子と前記負荷の直接回路に入力電圧を印加する電源と、前記負荷の短絡を検出する短絡検出回路と、前記短絡検出回路が前記負荷の短絡を検出したときに前記スイッチング素子のゲートに負電位を印可する短絡時ゲート駆動回路を有する。
【０００６】
なお、負電位は、電源の負極の電位よりも低い電位を意味する。
【０００７】
このスイッチング素子制御回路では、スイッチング素子がオン状態で負荷が短絡すると、スイッチング素子に過電流が流れる。すると、短絡検出回路が、負荷の短絡を検出する。すると、短絡時ゲート駆動回路が、スイッチング素子のゲートに負電位を印加して、スイッチング素子をターンオフさせる。過電流が流れている状態でスイッチング素子をターンオフさせるので、スイッチング素子に高いサージ電圧が印加される。このようにスイッチング素子に高いサージ電圧が印加されると、スイッチング素子の内部（すなわち、半導体基板の内部）でアバランシェ降伏が生じる。しかしながら、ゲート電位が負電位まで引き下げられると、半導体基板の全体でアバランシェ降伏が比較的均一に発生し、アバランシェ電流が半導体基板内で分散する。このため、スイッチング素子に加わるストレスが抑制され、スイッチング素子の信頼性が確保される。
【図面の簡単な説明】
【０００８】
【図１】スイッチング素子制御回路の回路図。
【図２】ミラー電圧を説明するグラフ。
【図３】変形例の短絡検出回路の回路図。
【図４】インバータ回路の回路図。
【発明を実施するための形態】
【０００９】
図１に示すスイッチング素子制御回路１０は、ＩＧＢＴ（insulated gate bipolar transistor）１２ａ、１２ｂを有している。ＩＧＢＴ１２ａとＩＧＢＴ１２ｂは、並列に接続されている。すなわち、ＩＧＢＴ１２ａのコレクタがＩＧＢＴ１２ｂのコレクタに接続されており、ＩＧＢＴ１２ａのソースがＩＧＢＴ１２ｂのソースに接続されている。スイッチング素子制御回路１０は、ＩＧＢＴ１２ａ、１２ｂをスイッチングさせる。スイッチング素子制御回路１０は、Ｌ負荷１４、ダイオード１６、電源１８、平滑化コンデンサ２０、及び、ゲート制御回路３０ａ、３０ｂを有している。
【００１０】
Ｌ負荷１４は、モータやリアクトル等の高インダクタンスを有する負荷である。Ｌ負荷１４の一端は、ＩＧＢＴ１２ａ、１２ｂのコレクタに接続されている。Ｌ負荷１４の他端は、電源１８の正極に接続されている。
【００１１】
ダイオード１６のアノードは、ＩＧＢＴ１２ａ、１２ｂのコレクタに接続されている。ダイオード１６のカソードは、電源１８の正極に接続されている。すなわち、ダイオード１６は、Ｌ負荷１４に対して並列に接続されている。
【００１２】
電源１８の負極は、ＩＧＢＴ１２ａ、１２ｂのエミッタに接続されている。電源１８は、ＩＧＢＴ１２ａ、１２ｂとＬ負荷１４の直列回路に対して入力電圧Ｖ１（直流電圧）を印加する。
【００１３】
平滑化コンデンサ２０は、電源１８に対して並列に接続されている。平滑化コンデンサ２０の両端間の電圧は、電源１８が印加する入力電圧Ｖ１と等しい。
【００１４】
ゲート制御回路３０ａは、ＩＧＢＴ１２ａのゲートＧａに接続されている。ゲート制御回路３０ａは、ゲートＧａの電位Ｖｇを制御する。ゲート制御回路３０ｂは、ＩＧＢＴ１２ｂのゲートＧｂに接続されている。ゲート制御回路３０ｂは、ＩＧＢＴ１２ｂのゲートＧｂの電位を制御する。ゲート制御回路３０ａとゲート制御回路３０ｂの構成は等しい。したがって、以下では、ゲート制御回路３０ａについて主に説明し、ゲート制御回路３０ｂについての説明を簡略化する。ゲート制御回路３０ａは、短絡検出回路２２、通常時ゲート駆動回路２４、短絡時ゲート駆動回路２６、ゲート抵抗２８、及び、ゲート抵抗２９を有している。
【００１５】
通常時ゲート駆動回路２４は、ゲート抵抗２８を介してＩＧＢＴ１２ａのゲートＧａに接続されている。また、通常時ゲート駆動回路２４は、ゲートオン電位Ｖｏｎとゲートオフ電位Ｖｏｆｆに接続されている。ゲートオフ電位Ｖｏｆｆは電源１８の負極の電位と等しく、ゲートオン電位Ｖｏｎはゲートオフ電位Ｖｏｆｆよりも高い。通常時ゲート駆動回路２４は、ゲートオン電位Ｖｏｎがゲート抵抗２８を介してゲートＧａに印加される状態と、ゲートオフ電位Ｖｏｆｆがゲート抵抗２８を介してゲートＧａに印加される状態とを切り換える。これによって、通常時ゲート駆動回路２４は、ゲートＧａの電位Ｖｇを、ゲートオン電位Ｖｏｎとゲートオフ電位Ｖｏｆｆの間で変化させる。通常時（スイッチング素子制御回路１０に異常が生じていないとき）は、通常時ゲート駆動回路２４によってゲートＧａの電位Ｖｇが制御される。ＩＧＢＴ１２ａのゲート閾値は、ゲートオン電位Ｖｏｎよりも低く、ゲートオフ電位Ｖｏｆｆよりも高い。したがって、ゲートＧａにゲートオン電位Ｖｏｎが印加されるとＩＧＢＴ１２ａがオンし、ゲートＧａにゲートオフ電位Ｖｏｆｆが印加されるとＩＧＢＴ１２ａがオフする。このように、通常時は、通常時ゲート駆動回路２４によってＩＧＢＴ１２ａが制御される。同様に、ＩＧＢＴ１２ｂは、通常時は、ゲート制御回路３０ｂが有する通常時ゲート駆動回路（図示省略）によって制御される。
【００１６】
通常時は、ＩＧＢＴ１２ａ、１２ｂが共にオンし、ＩＧＢＴ１２ａ、１２ｂが共にオフするように、ＩＧＢＴ１２ａ、１２ｂが制御される。ＩＧＢＴ１２ａ、１２ｂがオンすると、電源１８の正極から、Ｌ負荷１４とＩＧＢＴ１２ａ、１２ｂを介して、電源１８の負極へ電流が流れる。この状態では、Ｌ負荷１４に流れる電流が徐々に増加する。ＩＧＢＴ１２ａ、１２ｂがオフすると、Ｌ負荷１４が電流を流し続ける方向に起電力を生じさせる。このため、Ｌ負荷１４とダイオード１６により構成される閉ループに電流が流れる。この状態では、Ｌ負荷１４に流れる電流が徐々に減少する。ＩＧＢＴ１２ａ、１２ｂは繰り返しオン‐オフする。これによって、Ｌ負荷１４に流れる電流の大きさが制御される。また、回路の誤動作等によってＬ負荷１４が短絡する場合がある。Ｌ負荷１４が短絡している状態でＩＧＢＴ１２ａ、１２ｂがオンすると、電源１８の入力電圧Ｖ１がＩＧＢＴ１２ａ、１２ｂに直接印加され、ＩＧＢＴ１２ａ、１２ｂに過電流が流れる。
【００１７】
短絡検出回路２２は、ゲートＧａに接続されている。短絡検出回路２２は、ゲートＧａの電位Ｖｇに基づいて、Ｌ負荷１４が短絡しているか否かを判定する。短絡検出回路２２は、Ｌ負荷１４が短絡しているか否かを示す信号を、短絡時ゲート駆動回路２６に送信する。以下に、図２を用いて、Ｌ負荷１４の短絡の判定方法について説明する。図２は、通常時ゲート駆動回路２４がＩＧＢＴ１２ａをオンさせるときのゲートＧａの電位Ｖｇの変化を示している。図２の縦軸は電位Ｖｇを示しており、図２の横軸はゲートＧａに蓄えられる電荷（ゲート電荷）を示している。また、図２の実線のグラフＡは通常時のグラフを示しており、図２の破線のグラフＢはＬ負荷１４が短絡しているときのグラフを示している。図２に示すように、通常時ゲート駆動回路２４は、電位Ｖｇをゲートオフ電位Ｖｏｆｆからゲートオン電位Ｖｏｎまで上昇させることで、ＩＧＢＴ１２ａをオンさせる。
【００１８】
グラフＡに示すように、通常時は、ゲートオフ電位Ｖｏｆｆからゲートオン電位Ｖｏｎまで上昇する途中で、ゲート電荷が増加しても電位Ｖｇがミラー電位Ｖｍｒから上昇しない領域が存在する。他方、Ｌ負荷１４が短絡している状態では、ＩＧＢＴ１２ａがオンすると同時に、ＩＧＢＴ１２ａに過電流が流れる。この場合、グラフＢに示すように、電位Ｖｇがミラー電位Ｖｍｒで一定となる領域が存在せず、電位Ｖｇがゲートオフ電位Ｖｏｆｆからゲートオン電位Ｖｏｎまで直線的に変化する。
【００１９】
短絡検出回路２２は、ＩＧＢＴ１２ａがオンするときに、ゲートＧａの電位Ｖｇがミラー電位Ｖｍｒで一定となる領域を有するか否かによって、Ｌ負荷１４が短絡しているか否かを判定する。
【００２０】
短絡時ゲート駆動回路２６は、ゲート抵抗２９を介してＩＧＢＴ１２ａのゲートＧａに接続されている。ゲート抵抗２９の電気抵抗は、ゲート抵抗２８の電気抵抗よりも低い。また、短絡時ゲート駆動回路２６は、負電位Ｖｎｅｇに接続されている。負電位Ｖｎｅｇは、電源１８の負極の電位よりも低い電位である。通常時は、短絡時ゲート駆動回路２６は、負電位ＶｎｅｇをゲートＧａに印加しない。短絡時ゲート駆動回路２６は、短絡検出回路２２からＬ負荷１４の短絡を示す信号を受信すると、ゲート抵抗２９を介して負電位ＶｎｅｇをゲートＧａに印加する。これによって、ＩＧＢＴ１２ａをオフさせて、ＩＧＢＴ１２ａを過電流から保護する。
【００２１】
次に、スイッチング素子制御回路１０の動作について、詳細に説明する。上述したように、通常時は、通常時ゲート駆動回路２４がＩＧＢＴ１２ａを繰り返しオン‐オフさせ、ゲート制御回路３０ｂの通常時ゲート駆動回路がＩＧＢＴ１２ｂを繰り返しオン‐オフさせる。スイッチング素子制御回路１０の動作中にＬ負荷１４が短絡すると、ＩＧＢＴ１２ａ、１２ｂに電源１８の入力電圧Ｖ１が直接印加される。このため、ＩＧＢＴ１２ａ、１２ｂに過電流が流れる。製造ばらつき等によってＩＧＢＴ１２ａ、１２ｂの特性に差があると、過電流が一方のＩＧＢＴに偏って流れるので、そのＩＧＢＴにより高いストレスが加わる。このため、ゲート制御回路３０ａ、３０ｂは、過電流が流れると、ＩＧＢＴ１２ａ、１２ｂをオフさせる。
【００２２】
ＩＧＢＴ１２ａに過電流が流れると、短絡検出回路２２が過電流（すなわち、Ｌ負荷１４の短絡）を検出する。すると、短絡時ゲート駆動回路２６が、ゲート抵抗２９を介してゲートＧａを負電位Ｖｎｅｇに接続する。すると、ゲート抵抗２９を介してゲートＧａが放電され、ゲートＧａの電位が負電位Ｖｎｅｇまで低下する。ゲート抵抗２９の電気抵抗が小さいので、ゲートＧａの電位が負電位Ｖｎｅｇまで急速に低下する。このため、ＩＧＢＴ１２ａが高速でオフし、ＩＧＢＴ１２ａが過電流から保護される。ＩＧＢＴ１２ａが高速でオフすると、ＩＧＢＴ１２ａのコレクタ−エミッタ間電流が急速に減少する。すると、スイッチング素子制御回路１０が有する寄生インダクタンスの影響によって、ＩＧＢＴ１２ａに高いサージ電圧が印加される。すなわち、ＩＧＢＴ１２ａに、電源１８の入力電圧Ｖ１に加えて高いサージ電圧が印加される。すると、ＩＧＢＴ１２ａの半導体基板の内部でアバランシェ降伏が生じる。このとき、ゲートＧａの電位Ｖｇが負電位Ｖｎｅｇに制御されているので、半導体基板の内部で比較的均一にアバランシェ降伏が生じる。このため、半導体基板の内部でアバランシェ電流が分散して流れる。その結果、ＩＧＢＴ１２ａに対するストレスが軽減される。
【００２３】
同様に、ＩＧＢＴ１２ｂに過電流が流れると、ゲート制御回路３０ｂは、ゲート制御回路３０ａと同様にして、ＩＧＢＴ１２ｂをオフさせる。したがって、ＩＧＢＴ１２ｂが過電流から保護される。
【００２４】
以上に説明したように、Ｌ負荷１４が短絡してＩＧＢＴ１２ａ、１２ｂに過電流が流れると、ゲート制御回路３０ａ、３０ｂは、ＩＧＢＴ１２ａ、１２ｂのゲートに負電位を印可することで、過電流を停止させる。また、ＩＧＢＴ１２ａ、１２ｂのゲートに負電位を印可することで、ＩＧＢＴ１２ａ、１２ｂの半導体基板内で比較的均一にアバランシェ降伏を生じさせて、ＩＧＢＴ１２ａ、１２ｂへのストレスを軽減することができる。したがって、Ｌ負荷１４の短絡時に、ＩＧＢＴ１２ａ、１２ｂを適切に保護することができる。
【００２５】
なお、ＩＧＢＴの半導体基板内でアバランシェ降伏が発生すると、高電界により発生したホットキャリアがゲート絶縁膜に注入されて、ゲート絶縁膜の劣化やゲート閾値の上昇等が引き起こされる場合がある。しかしながら、スイッチング素子制御回路１０では、負荷１４の短絡時にアバランシェ降伏が生じるので、アバランシェ降伏が生じる頻度が少ない。したがって、ホットキャリアの問題が顕在化することを防止できる。
【００２６】
なお、短絡検出回路２２は、図３のように構成されていてもよい。図３では、ＩＧＢＴ１２ａが、メインエミッタＭＥとセンスエミッタＳＥを有している。メインエミッタＭＥは通常のエミッタ端子であり、センスエミッタＳＥはメインエミッタＭＥに流れる電流ＩＭＥに略比例するとともに電流ＩＭＥよりも小さい電流ＩＳＥが流れるエミッタ端子である。メインエミッタＭＥはグランド（電源１８の負極）に直接接続されており、センスエミッタＳＥは抵抗５０を介してグランドに接続されている。短絡検出回路２２は、センスエミッタＳＥに接続されている。ＩＧＢＴ１２ａがオンすると、メインエミッタＭＥからグランドへ電流ＩＭＥが流れる。同時に、センスエミッタＳＥから抵抗５０を介してグランドへ電流ＩＳＥが流れる。したがって、センスエミッタＳＥの電位ＶＳＥは電流ＩＳＥに比例した電位となる。上述したように、電流ＩＳＥは電流ＩＭＥに略比例するので、電位ＶＳＥは電流ＩＭＥに略比例する。短絡検出回路２２は、電位ＶＳＥを検出することで、電流ＩＭＥを検出する。短絡検出回路２２は、電流ＩＭＥが所定値を超えたときは、Ｌ負荷１４が短絡してＩＧＢＴ１２ａに過電流が流れていると判定する。このように、図３の構成でも、短絡検出回路２２がＬ負荷１４の短絡を検出することができる。
【００２７】
なお、図１の実施形態では、通常時に使用されるゲート抵抗２８よりも電気抵抗が小さいゲート抵抗２９を介して短絡時ゲート駆動回路２６がゲートＧａに接続されていた。しかしながら、短絡時ゲート駆動回路２６がゲート抵抗２８を介してゲートＧａに接続されていてもよい。但し、短絡時に使用するゲート抵抗を通常時に使用するゲート抵抗よりも小さくすることで、短絡時により早くＩＧＢＴをオフさせることができ、ＩＧＢＴをより適切に過電流から保護することができる。
【００２８】
また、図１の実施形態では、ＩＧＢＴ１２ａとＩＧＢＴ１２ｂが並列に接続されていたが、１つのＩＧＢＴによってスイッチングする回路において、短絡時にＩＧＢＴのゲートに負電位を印加してもよい。
【００２９】
図４は、実施形態の技術をインバータ回路１００に適用した例を示している。インバータ回路１００は、６個のＩＧＢＴ１２ｐ〜１２ｕを有している。各ＩＧＢＴ１２に対して、ダイオード１６が逆並列に接続されている。インバータ回路１００は、各ＩＧＢＴ１２をスイッチングさせることで、電源１８が供給する入力電圧Ｖ１を三相交流電圧に変換し、三相交流電圧をＬ負荷１４に供給する。インバータ回路１００では、上アームのＩＧＢＴ１２と下アームのＩＧＢＴ１２が同時にオンすると、Ｌ負荷１４が短絡する。例えば、ＩＧＢＴ１２ｐとＩＧＢＴ１２ｓが同時にオンすると、ＩＧＢＴ１２ｐとＩＧＢＴ１２ｓを介して電源１８の正極と負極が短絡する。この場合、ＩＧＢＴ１２ｐ、１２ｓに過電流が流れるので、ＩＧＢＴ１２ｐ、１２ｓのゲートに負電位が印加され、ＩＧＢＴ１２ｐ、１２ｓが保護される。
【００３０】
なお、上述した実施形態では、スイッチング素子としてＩＧＢＴを用いたが、スイッチング素子としてＭＯＳＦＥＴ等を用いてもよい。
【００３１】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００３２】
１０：スイッチング素子制御回路
１４：Ｌ負荷
１６：ダイオード
１８：電源
２０：平滑化コンデンサ
２２：入力電圧検出部
２４：制御部
２６：ゲート駆動回路
３０：ゲート制御回路
【図１】
2020078213.tif 000003
【図２】
2020078213.tif 000004
【図３】
2020078213.tif 000005
【図４】
2020078213.tif 000006