(57)【要約】【課題】小片の位置を最適化可能で、かつ汚染の抑制が可能な光半導体素子の製造方法、サセプタおよびその製造方法を提供する。【解決手段】第１化合物半導体基板の上に複数の化合物半導体層を積層する工程と、前記第１化合物半導体基板を分割することで、前記第１化合物半導体基板から小片を形成する工程と、サセプタの開口部に前記小片を配置する工程と、シリコンを含む第１基板に導波路メサを形成する工程と、前記サセプタと前記第１基板とを対向させ、前記小片と前記第１基板とを接合する工程と、を有する光半導体素子の製造方法。【選択図】  図４
2020017601.tif 000002
【特許請求の範囲】
【請求項１】
第１化合物半導体基板の上に複数の化合物半導体層を積層する工程と、
前記第１化合物半導体基板を分割することで、前記第１化合物半導体基板から小片を形成する工程と、
サセプタの開口部に前記小片を配置する工程と、
シリコンを含む第１基板に導波路メサを形成する工程と、
前記サセプタと前記第１基板とを対向させ、前記小片と前記第１基板とを接合する工程と、を有する光半導体素子の製造方法。
【請求項２】
複数の前記第１化合物半導体基板から複数の前記小片を形成し、
複数の前記開口部に前記複数の小片を配置し、
前記複数の開口部の位置は、前記光半導体素子における前記複数の小片の位置に対応する請求項１に記載の光半導体素子の製造方法。
【請求項３】
前記小片の厚さは前記開口部の深さより大きい請求項１または２に記載の光半導体素子の製造方法。
【請求項４】
第２化合物半導体基板の上に第２化合物半導体層を形成する工程と、
前記第２化合物半導体層の前記第２化合物半導体基板とは反対側の面をシリコンで形成された第２基板に接合する工程と、
前記第２基板と前記第２化合物半導体層とを接合する工程の後に、前記第２化合物半導体基板に開口部を形成することで前記サセプタを形成する工程を有する請求項１から３のいずれか一項に記載の光半導体素子の製造方法。
【請求項５】
前記サセプタを形成する工程は、前記第２化合物半導体基板にウェットエッチングを行うことで、同一の深さを有する前記複数の開口部を形成する工程を含む請求項４に記載の光半導体素子の製造方法。
【請求項６】
前記サセプタを形成する工程は、前記第２化合物半導体基板にドライエッチングを行うことで、複数の前記開口部を形成する工程を含み、
前記複数の開口部のうち第１の開口部は第２の開口部より深く、
複数の前記小片のうち第１の小片は第２の小片より厚く、
前記第１の小片は前記第１の開口部に配置され、前記第２の小片は前記第２の開口部に配置される請求項４に記載の光半導体素子の製造方法。
【請求項７】
前記第２化合物半導体基板はインジウムリンで形成され、
前記第２化合物半導体層はガリウムインジウム砒素で形成されている請求項４から６のいずれか一項に記載の光半導体素子の製造方法。
【請求項８】
化合物半導体基板の上に化合物半導体層を形成する工程と、
前記化合物半導体層の前記化合物半導体基板とは反対側の面をシリコンで形成された基板に接合する工程と、
前記接合する工程の後に、前記化合物半導体基板に開口部を形成する工程と、を有するサセプタの製造方法。
【請求項９】
化合物半導体基板と、
前記化合物半導体基板の上に設けられた化合物半導体層と、
前記化合物半導体層の前記化合物半導体基板とは反対側の面に接合された、シリコンの基板と、を具備し、
前記化合物半導体基板に開口部が設けられているサセプタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光半導体素子の製造方法、サセプタおよびその製造方法に関するものである。
【背景技術】
【０００２】
化合物半導体基板から取得した発光素子などを含む小片と、導波路を形成したシリコンウェハとを接合し、光半導体素子を製造する技術が知られている（例えば非特許文献１）。その後、例えばダイシングなどで、活性層と導波路とを含む複数個の光半導体素子を形成する。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】シアンシュ・ルオら（Xianshu. Luo et al.）  フロンティアーズ・イン・マテリアルズ（frontiers in MATERIALS） Vol.2, No.28, 2015
【発明の概要】
【発明が解決しようとする課題】
【０００４】
化合物半導体の小片は接着剤などでハンドル基板に接着しておく。ハンドル基板とシリコンウェハとを対向させ、接着剤を取り除くことで、小片をシリコンウェハに転写する。しかし接着剤上において小片の位置を調整することが難しくなる。また、接着剤が残存し、光半導体素子が汚染される恐れがある。そこで、小片の位置を最適化可能で、かつ汚染の抑制が可能な光半導体素子の製造方法、サセプタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明に係る光半導体素子の製造方法は、第１化合物半導体基板の上に複数の化合物半導体層を積層する工程と、前記第１化合物半導体基板を分割することで、前記第１化合物半導体基板から小片を形成する工程と、サセプタの開口部に前記小片を配置する工程と、シリコンを含む第１基板に導波路メサを形成する工程と、前記サセプタと前記第１基板とを対向させ、前記小片と前記第１基板とを接合する工程と、を有する光半導体素子の製造方法である。
【０００６】
本発明に係るサセプタの製造方法は、化合物半導体基板の上に化合物半導体層を形成する工程と、前記化合物半導体層の前記化合物半導体基板とは反対側の面をシリコンで形成された基板に接合する工程と、前記接合する工程の後に、前記化合物半導体基板に開口部を形成する工程と、を有するものである。
【０００７】
本発明に係るサセプタは、化合物半導体基板と、前記化合物半導体基板の上に設けられた化合物半導体層と、前記化合物半導体層の前記化合物半導体基板とは反対側の面に接合された、シリコンの基板と、を具備し、前記化合物半導体基板に開口部が設けられているサセプタである。
【発明の効果】
【０００８】
上記発明によれば、小片の位置を最適化可能で、かつ汚染の抑制が可能である。
【図面の簡単な説明】
【０００９】
【図１】図１は実施例１に係る光半導体素子を例示する平面図である。
【図２】図２（ａ）から図２（ｃ）は光半導体素子の製造方法を例示する断面図である。
【図３】図３（ａ）から図３（ｃ）は光半導体素子の製造方法を例示する断面図である。
【図４】図４（ａ）および図４（ｂ）は光半導体素子の製造方法を例示する断面図である。
【図５】図５（ａ）は光半導体素子の製造方法を例示する平面図であり、図５（ｂ）は光半導体装置の製造方法を例示する断面図である。
【図６】図６（ａ）は光半導体素子の製造方法を例示する平面図であり、図６（ｂ）は光半導体装置の製造方法を例示する断面図である。
【図７】図７（ａ）および図７（ｂ）は光半導体素子の製造方法を例示する断面図である。
【図８】図８（ａ）は光半導体素子の製造方法を例示する断面図であり、図８（ｂ）は光半導体装置の製造方法を例示する平面図である。
【図９】図９（ａ）および図９（ｂ）は実施例２におけるサセプタを例示する断面図である。
【発明を実施するための形態】
【００１０】
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
【００１１】
本願発明の一形態は、（１）第１化合物半導体基板の上に複数の化合物半導体層を積層する工程と、前記第１化合物半導体基板を分割することで、前記第１化合物半導体基板から小片を形成する工程と、サセプタの開口部に前記小片を配置する工程と、シリコンを含む第１基板に導波路メサを形成する工程と、前記サセプタと前記第１基板とを対向させ、前記小片と前記第１基板とを接合する工程と、を有する光半導体素子の製造方法である。壁により溝からのエッチャントの侵入が抑制される。小片のサセプタへの配置には接着剤を用いず、開口部に収納すればよい。したがって汚染が抑制される。また、開口部の位置を調整することで小片の位置を最適化することができる。
（２）複数の前記第１化合物半導体基板から複数の前記小片を形成し、複数の前記開口部に前記複数の小片を配置し、前記複数の開口部の位置は、前記光半導体素子における前記複数の小片の位置に対応してもよい。これにより小片の位置を最適化することができる。
（３）前記小片の厚さは前記開口部の深さより大きくてもよい。小片の上面がサセプタの上面から突出するため、小片を第１基板に接合することができる。
（４）第２化合物半導体基板の上に第２化合物半導体層を形成する工程と、前記第２化合物半導体層の前記第２化合物半導体基板とは反対側の面をシリコンで形成された第２基板に接合する工程と、前記第２基板と前記第２化合物半導体層とを接合する工程の後に、前記第２化合物半導体基板に開口部を形成することで前記サセプタを形成する工程を有してもよい。開口部に小片を収納することで、小片の位置を最適化することができ、かつ汚染の抑制が可能である。
（５）前記サセプタを形成する工程は、前記第２化合物半導体基板にウェットエッチングを行うことで、同一の深さを有する前記複数の開口部を形成する工程を含んでもよい。小片を開口部に配置した際、小片の高さのバラツキが小さくなる。このため、第１基板に押し付けた際に小片に加わる圧力が均一に近づき、安定した接合が可能である。
（６）前記サセプタを形成する工程は、前記第２化合物半導体基板にドライエッチングを行うことで、複数の前記開口部を形成する工程を含み、前記複数の開口部のうち第１の開口部は第２の開口部より深く、複数の前記小片のうち第１の小片は第２の小片より厚く、前記第１の小片は前記第１の開口部に配置され、前記第２の小片は前記第２の開口部に配置される。これにより、小片の上面が同一の高さに位置することとなる。したがって第１基板に小片を押し付けた際の圧力が均一に近づき、安定した接合が可能である。
（７）前記第２化合物半導体基板はインジウムリンで形成され、前記第２化合物半導体層はガリウムインジウム砒素で形成されてもよい。第２化合物半導体層で停止するようにウェットエッチングを行うことで、開口部の深さを同一とすることができる。
（８）化合物半導体基板の上に化合物半導体層を形成する工程と、前記化合物半導体層の前記化合物半導体基板とは反対側の面をシリコンで形成された基板に接合する工程と、前記接合する工程の後に、前記化合物半導体基板に開口部を形成する工程と、を有するサセプタの製造方法である。サセプタの開口部に小片を配置することで、汚染を抑制し、かつ小片の位置を最適化することができる。
（９）化合物半導体基板と、前記化合物半導体基板の上に設けられた化合物半導体層と、前記化合物半導体層の前記化合物半導体基板とは反対側の面に接合された、シリコンの基板と、を具備し、前記化合物半導体基板に開口部が設けられているサセプタである。サセプタの開口部に小片を配置することで、汚染を抑制し、かつ小片の位置を最適化することができる。
【００１２】
［本願発明の実施形態の詳細］
本発明の実施形態に係る光半導体素子の製造方法、サセプタおよびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【実施例１】
【００１３】
（光半導体素子）
図１は実施例１に係る光半導体素子１００を例示する平面図である。図１に示すように、光半導体素子１００はレーザ領域Ａ、モニタ領域Ｂ、変調領域Ｃ、ＳＯＡ領域Ｄを有するハイブリッド集積光素子である。これらの領域は一端から他端にかけて順に並ぶ、各領域は、基板４５、基板上に形成された導波路メサ４６、化合物半導体で形成された複数の小片、絶縁膜６０、複数のパッド６２および６４を含む。
【００１４】
基板４５は、後述するようにウェハ４０をダイシングすることで形成されるＳＯＩ（Silicon On Insulator）基板である。導波路メサ４６およびリング共振器４７は基板４５の表面に形成されている。絶縁膜６０は例えば厚さ５００ｎｍの窒化シリコン（ＳｉＮ）で形成され、基板４５を覆う。
【００１５】
レーザ領域Ａには小片１９ａおよびリング共振器４７が設けられている。モニタ領域には小片３７が設けられている。変調領域Ｃには４つの小片２７が設けられ、かつこれらを挟む光カプラ４８ａ〜４８ｄが設けられている。ＳＯＡ領域Ｄには小片１９ｂが設けられている。小片の間は導波路メサ４６により接続されている。各小片はメサを有し、先端が先細りのテーパ形状であり、導波路メサ４６と光結合する。後述のように、各小片は化合物半導体のウェハから切り出され、能動素子として機能する。
【００１６】
各領域の絶縁膜６０の上にパッド６２および６４が設けられている。パッド６２はｐ側のパッドとして機能し、各小片のメサの上から下にかけて設けられている。パッド６４はｎ型のパッドとして機能する。パッド６２および６４は例えば金（Ａｕ）などの金属で形成されている。
【００１７】
レーザ領域Ａのパッド６２および６４から電流を注入することで小片１９ａは例えば波長１．５５μｍを出力する。光は導波路メサ４６に光結合し、２つのリング共振器４７の間で共振することで、レーザ発振が起こる。レーザ光の波長はリング共振器４７の直径で定まり、例えば直径が２２μｍならば波長は１．５５μｍである。レーザ光の一部が小片３７に入力することで、小片３７は電流を出力する。パッド６２および６４から小片３７に逆バイアス電圧を印加し、電流を検出することで、光の強度をモニタする。
【００１８】
小片１９ａに接続された１つの導波路メサ４６は光カプラ４８ａで２つに分岐し、それぞれの導波路メサ４６は光カプラ４８ｂでさらに分岐する。２つの光カプラ４８ｂは、それぞれ導波路メサ４６を介して小片３７に接続されている。光カプラ４８ａおよび４８ｂを経て４つに分岐したレーザ光は、小片２７のそれぞれに入力する。小片２７に電圧が印加されることでレーザ光が変調され、信号光となる。信号光は、小片２７より後段の光カプラ４８ｃおよび４８ｄにより合流する。ＳＯＡ領域Ｄの小片１９ｂに電流が注入され、信号光が増幅される。増幅後の信号光は導波路メサ４６を通じて光半導体素子１００の端面から出射される。
【００１９】
（光半導体素子の製造方法）
図２（ａ）から図４（ｂ）、図７（ａ）から図８は光半導体素子１００の製造方法を例示する断面図である。図５（ａ）から図６（ｂ）および図９は光半導体素子１００の製造方法を例示する平面図である。
【００２０】
（小片の形成）
図２（ａ）から図２（ｃ）は化合物半導体の小片の形成を示す断面図である。図２（ａ）に示すように、例えば有機金属気相成長法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）または分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）などで、ウェハ状態の半導体基板１０（第１化合物半導体基板）の上に、ｐ型コンタクト層１１、ｐ型クラッド層１２、光閉じ込め層１３、コア層１４、光閉じ込め層１５、ｎ型クラッド層１６およびダメージ緩和層１７（以上、第１化合物半導体層）を順にエピタキシャル成長する。ダメージ緩和層１７形成後のウェハの厚さＴ１は例えば２．３７μｍである。例えばＣＶＤ法などで、ダメージ緩和層１７の上に、絶縁膜１８を形成する。
【００２１】
図２（ｂ）に示すように、例えばＭＯＶＰＥ法またはＭＢＥ法などで、ウェハ状態の半導体基板２０（第１化合物半導体基板）の上に、ｐ型コンタクト層２１、ｐ型クラッド層２２、コア層２３、ｎ型クラッド層２４およびダメージ緩和層２５（以上、第１化合物半導体層）を順にエピタキシャル成長する。ダメージ緩和層２５形成後のウェハの厚さＴ２は例えば２．１９μｍである。例えばＣＶＤ法などで、ダメージ緩和層２５の上に、絶縁膜２６を形成する。
【００２２】
図２（ｃ）に示すように、例えばＭＯＶＰＥ法またはＭＢＥ法などで、ウェハ状態の半導体基板３０（第１化合物半導体基板）の上に、ｐ型コンタクト層３１、ｐ型クラッド層３２、コア層３３、ｎ型クラッド層３４およびダメージ緩和層３５（以上、第１化合物半導体層）を順にエピタキシャル成長する。ダメージ緩和層３５形成後のウェハの厚さＴ３は例えば２．４０μｍである。例えばＣＶＤ法などで、ダメージ緩和層３５の上に、絶縁膜３６を形成する。
【００２３】
図２（ａ）から図２（ｃ）それぞれに示す半導体基板１０、２０および３０は例えば厚さ３５０μｍのｎ型インジウムリン（ＩｎＰ）などで形成された化合物半導体基板であり、例えばシリコン（Ｓｉ）などがドープされている。これらの基板は２インチのウェハであり、各ウェハの表面全体に上記の化合物半導体層がエピタキシャル成長する。
【００２４】
ｐ型コンタクト層１１、２１および３１は、例えば厚さ２００ｎｍのｐ型のガリウムインジウム砒素（ＧａＩｎＡｓ）により形成されている。これらの層には例えば亜鉛（Ｚｎ）がドープされており、濃度は１×１０１９ｃｍ−３である。ｐ型クラッド層１２、２２および３２は、例えば厚さ１５００ｎｍのＩｎＰで形成されている。これらの層には例えばＺｎがドープされており、濃度は１×１０１８ｃｍ−３である。
【００２５】
図２（ａ）に示すコア層１４は例えば多重量子井戸層（ＭＱＷ：Multi Quantum Well）であり、厚さ６ｎｍのＧａＩｎＡｓＰの井戸層および厚さ１０ｎｍのＧａＩｎＡｓＰのバリア層がそれぞれ５層ずつ積層されている。光閉じ込め層１３および１５は、例えば厚さ１００ｎｍのアンドープＧａＩｎＡｓＰで形成されている。バンドギャップ波長は例えば１．２μｍであり、コア層１４が発光する光の波長より小さい。
【００２６】
図２（ｂ）に示すコア層２３は例えばＭＱＷであり、厚さ６ｎｍのアルミニウムガリウムインジウム砒素（ＡｌＧａＩｎＡｓ）の井戸層および厚さ９ｎｍのＡｌＧａＩｎＡｓのバリア層がそれぞれ１０層ずつ積層されている。図２（ｃ）に示すコア層３３は、例えば厚さ３００ｎｍのアンドープのＧａＩｎＡｓで形成されている。
【００２７】
図２（ａ）から図２（ｃ）それぞれに示すｎ型クラッド層１６、２４および３４は、例えば厚さ２００ｎｍのｎ型ＩｎＰで形成されている。これらの層には例えばＳｉがドープされており、濃度は１×１０１９ｃｍ−３である。ダメージ緩和層１７、２５および３５は、例えば厚さ２００ｎｍのアンドープＧａＩｎＡｓＰで形成されている。バンドギャップ波長は例えば１．２μｍである。絶縁膜１８、２６および３６は例えば厚さ１０ｎｍの酸化シリコン（ＳｉＯ２）で形成されている。
【００２８】
各ウェハをダイシングすることで小片が形成される。図２（ａ）の半導体基板１０からは複数の小片１９ａおよび１９ｂが形成される。小片１９ａのサイズは０．５ｍｍ×０．５ｍｍであり、小片１９ｂのサイズは９ｍｍ×０．５ｍｍである。小片１９ａは発光素子であり、図１に示したレーザ領域Ａに搭載される。小片１９ｂは増幅用の素子であり、ＳＯＡ領域Ｄに搭載される。図２（ｂ）の半導体基板２０からは複数の小片２７が形成される。小片２７のサイズは例えば９．５ｍｍ×１ｍｍである。小片２７は受光素子であり、図１のモニタ領域Ｂに搭載される。図２（ｃ）の半導体基板３０からは複数の小片３７が形成される。小片３７のサイズは例えば０．５ｍｍ×０．５ｍｍである。小片３７は変調用の素子であり、図１の変調領域Ｃに搭載される。小片の基板への接合にはサセプタを用いる。
【００２９】
（サセプタの形成）
図３（ａ）から図４（ａ）はサセプタ５０の製造方法を例示する断面図である。図３（ａ）に示す半導体基板５２（第２化合物半導体基板）は、例えば厚さ３５０μｍのＩｎＰで形成された、２インチのウェハである。例えばＭＯＶＰＥ法により、半導体基板５２の表面にエッチングストップ層５４（第２化合物半導体層）をエピタキシャル成長する。エッチングストップ層５４は例えばＧａＩｎＡｓで形成されている。
【００３０】
図３（ｂ）に示すように、半導体基板５２の裏面に化学的機械研磨（ＣＭＰ）を行い、半導体基板５２を薄くする。研磨後の半導体基板５２とエッチングストップ層５４との合計の厚さは例えば約２００μｍであり、小片の厚さより小さい。
【００３１】
図３（ｃ）に示すように、エッチングストップ層５４を基板５５（第２基板）に接合する。基板５５は例えばＳｉで形成され、半導体基板５２と同じく２インチのウェハである。接合において、エッチングストップ層５４および基板５５の表面に、Ｎ２プラズマ処理により表面活性化を行い、超音波水による洗浄を行う。エッチングストップ層５４の表面を基板５５に対向させ、常温、空気中においてエッチングストップ層５４と基板５５とを仮接合する。仮接合の後、３００℃、２時間のアニール処理により、接合界面から水分を離脱させる。これにより両者の表面の酸素原子の未結合手同士が結合するＯ２結合が形成され、本接合が行われる。
【００３２】
図４（ａ）に示すように、半導体基板５２に開口部５６ａ〜５６ｄを形成する。不図示のフォトレジストを半導体基板５２の表面に塗布し、フォトリソグラフィによりレジストマスクを形成する。その後、例えば硫酸（Ｈ２ＳＯ４）または塩酸（ＨＣｌ）、過酸化水素水（Ｈ２Ｏ２）および水を用いてウェットエッチングを行い、半導体基板５２に複数の開口部５６ａ〜５６ｄを形成することで、サセプタ５０を形成する。
【００３３】
ウェットエッチングはエッチングストップ層５４で停止する。開口部５６ａ〜５６ｄは半導体基板５２を貫通し、例えば同一の深さＤ１（１９９．８μｍ）を有する。各開口部からはエッチングストップ層５４が露出する。開口部５６ａ〜５６ｄの大きさは配置される小片よりわずかに大きい。開口部５６ａ〜５６ｄのレイアウトは、光半導体素子１００における小片のレイアウトに対応したものとする。後述のように、開口部に小片を配置し、ウェハ４０に接合することで、光半導体素子１００における小片のレイアウトを実現することができる。
【００３４】
（小片の接合）
図４（ｂ）から図８（ｂ）は接合の工程を示す図である。図５（ａ）に示すようにウェハ状態のサセプタ５０のうち点線で区切られた１つの領域を領域Ｅ１とする。図５（ｂ）は領域Ｅ１を拡大した図であり、図４（ｂ）は図５（ｂ）の線Ａ−Ａに沿った断面図である。
【００３５】
図４（ｂ）に示すように、サセプタ５０の開口部５６ａに小片１９ａを配置し、開口部５６ｂに小片３７を配置し、開口部５６ｃに小片２７を配置し、開口部５６ｄに小片１９ｂを配置する。小片のサセプタ５０への配置には接着剤などは用いず、開口部に置くだけでよい。小片の側面と開口部の内壁との間の距離は例えば２００μｍである。小片１９ａおよび１９ｂの半導体基板１０、小片２７の半導体基板２０、小片３７の半導体基板３０がエッチングストップ層５４に接触し、絶縁膜１８、２６および３６はエッチングストップ層５４とは反対側を向く。各小片の厚さは開口部の深さＤ１より大きいため、小片の絶縁膜の上面は開口部から突出し、サセプタ５０の上面よりも上に位置する。
【００３６】
図５（ｂ）に示すようにサセプタ５０の領域Ｅ１は２０個の領域Ｅ２を含む。領域Ｅ２は１つの光半導体素子１００に対応する領域であり、長さＬ１は例えば４．５ｍｍであり、長さＬ２は例えば１ｍｍである。領域Ｅ２において、小片１９ａ、１９ｂ、２７および３７は図５（ｂ）のように配置される。こうした小片の配置は、図１の光半導体素子１００における小片の配置を考慮したものである。隣り合う小片間の距離は例えば０．２ｍｍ以上、０．５ｍｍ以下である。
【００３７】
図６（ａ）はウェハ４０を例示する平面図であり、図６（ｂ）はウェハ４０を例示する断面図である。ウェハ４０（第１基板）は例えば２インチのウェハであり、図６（ｂ）に示すようにＳｉの基板４１、ＳｉＯ２層４２およびＳｉ層４４を含むＳＯＩ（シリコン・オン・インシュレータ）基板である。例えば、基板４１の厚さは５００μｍ、ＳｉＯ２層４２の厚さは３μｍ、Ｓｉ層４４の厚さは２００ｎｍである。図６（ｂ）に示すように、ドライエッチングなどでウェハ４０のＳｉ層４４に導波路メサ４６が形成され、図１に示したようなリング共振器４７および光カプラ４８なども形成される。領域Ｆは図５（ａ）の領域Ｅ１に対応し、導波路メサ４６およびリング共振器４７および光カプラ４８を含む。
【００３８】
図４（ｂ）に示す小片の絶縁膜の表面をＮ２プラズマ処理により活性化し、超音波水により洗浄する。図５（ａ）に示すサセプタ５０と図６（ａ）に示すウェハ４０とを対向させ、小片の絶縁膜とウェハ４０のＳｉ層４４とを接触させる。このときウェハ４０の領域Ｆとサセプタ５０の領域Ｅ１とが対向し、各小片は領域Ｆ内の所定の位置に配置される。常温の空気中において、小片とウェハ４０とを互いに押し付け合い、仮接合を行う。さらに３００℃、２時間のアニールを行うことで、接合界面から水分を離脱させ、本接合を行う。本接合では、両者の表面の酸素原子の未結合手同士が結合するＯ２結合が形成されるため、接合強度が高まる。
【００３９】
図７（ａ）から図８（ａ）に示すように、小片１９ａおよび１９ｂ、小片２７および小片３７は、それぞれ導波路メサ４６の上に位置する。図８（ｂ）に示すように、小片１９ａおよび１９ｂ、小片２７および小片３７がウェハ４０の領域Ｆに搭載される。この配置は図１の光半導体素子１００における小片の配置と同じである。すなわち、小片をウェハ４０に接合した後、小片を移動させなくてよい。また、サセプタ５０の開口部に小片が挿入されているため、洗浄および接合などにおいて小片の位置がずれにくく、図８（ｂ）の配置が可能となる。
【００４０】
（接合後の工程）
接合後、サセプタ５０を小片から取り外す。サセプタ５０への小片の配置に接着剤は使用しておらず、サセプタ５０の取り外し後に小片に残留物が発生しない。したがって残留物による汚染が抑制される。例えばＨＣｌなどを用いたエッチングにより小片の半導体基板を除去する。
【００４１】
プロトンの注入により各小片に高抵抗領域を形成する。フォトリソグラフィ、ＣＨ４およびＨ２ガスを用いた反応性イオンエッチング（ＲＩＥ）などにより、各小片にメサを形成する。さらにフォトリソグラフィ、ＣＨ４およびＨ２ガスを用いたドライエッチングなどにより、各小片のメサの両側にｎ型クラッド層のテラスを形成する。
【００４２】
例えばＣＶＤ法などにより、ウェハ４０および小片の表面を覆う、厚さ５００ｎｍのＳｉＮ膜である絶縁膜６０（図１参照）を形成する。ＣＨ４ガスを用いた反応性イオンエッチングにより絶縁膜６０に開口部を形成する。蒸着・リフトオフおよびメッキ処理などにより、開口部から露出する小片と電気的に接続されるパッド６２および６４（図１参照）を形成する。ダイシングによりウェハ４０を分割する。分割後の端面を研磨し、低反射（ＡＲ：Anti-Reflection）コーティングを行う。以上の工程により、図１に示す光半導体素子１００が形成される。
【００４３】
実施例１によれば、図４（ｂ）および図５（ｂ）に示すように、サセプタ５０の開口部５６ａ〜５６ｄに化合物半導体の小片１９ａ、１９ｂ、２７および３７を配置し、ウェハ４０に小片を接合する。小片のサセプタ５０への配置には接着剤を用いないため、接着剤による汚染を抑制することができる。また、開口部の位置により光半導体素子１００における小片の位置を調整することができる。したがって小片の位置を最適化することができる。
【００４４】
例えば開口部の位置を、図１に示す光半導体素子１００における小片の位置に対応させる。これにより、図８（ｂ）に示すように、小片をウェハ４０に接合した時点で、小片を光半導体素子１００の適切な位置に設けることができる。接合と位置の調整とが同時に可能となり、工程が簡略化される。例えば小片同士の距離を小さくしたい場合、対応する開口部間の距離を小さくすればよい。小片間を接続する導波路メサ４６が短くなり、光の損失が抑制される。また、小片は開口部に収納されているため、表面洗浄などを実施しても小片の位置ずれが抑制される。すなわち小片は最適な位置を維持することができる。
【００４５】
図４（ｂ）に示すように、各小片の厚さは開口部の深さＤ１より大きいため、小片の上面はサセプタ５０の上面から突出する。サセプタ５０とウェハ４０とを近づけることで、小片の上面がウェハ４０に接触する。これにより小片のウェハ４０への接合が可能である。
【００４６】
図３（ａ）から図４（ａ）に示すように、半導体基板５２、エッチングストップ層５４および基板５５からサセプタ５０を形成する。エッチングを行うことで半導体基板５２に精度高く開口部５６ａ〜５６ｄを形成することができる。このため小片のサイズおよび位置に応じた開口部５６ａ〜５６ｄを設け、小片の位置を最適化することができる。またＳｉの基板５５は高い平坦性を有するため、開口部５６ａ〜５６ｄの深さにバラツキが生じにくい。したがって小片の高さが均一に近づき、安定した接合が可能である。
【００４７】
図４（ａ）に示すように、半導体基板５２にウェットエッチングを行うことで開口部５６ａ〜５６ｄを形成する。ウェットエッチングはエッチングストップ層５４で停止し、同一の深さＤ１を有し、かつ平坦な底面を有する開口部５６ａ〜５６ｄが形成される。開口部５６ａ〜５６ｄの寸法の精度が向上するため、小片を開口部に配置した後、小片の高さのバラツキが小さくなる。このため、ウェハ４０に小片を押し付けた際に小片に加わる圧力が均一に近づき、安定した接合が可能である。例えば各小片が互いに同一の高さを有してもよい。これにより小片の上面が同一の高さに位置することとなり、小片とウェハ４０とを安定して接合することができる。
【００４８】
サセプタ５０の半導体基板５２はＩｎＰで形成され、エッチングストップ層５４はＧａＩｎＡｓで形成されている。このためエッチングストップ層５４で停止するウェットエッチングが可能であり、開口部の深さを同一とすることができる。
【００４９】
小片に含まれる化合物半導体層は、機能などに応じて変更可能である。また、図２（ａ）から図２（ｃ）に示すように、小片の絶縁膜１８、２６および３６より下側にはダメージ緩和層１７、２５および３５を設けることが好ましい。小片とウェハ４０とを接触させた際のダメージを緩和することができる。
【実施例２】
【００５０】
実施例２ではドライエッチングでサセプタ５０の開口部５６ａ〜５６ｄを形成する。実施例１と同じ構成については説明を省略する。
【００５１】
図９（ａ）および図９（ｂ）は実施例２におけるサセプタ５０を例示する断面図である。図３（ｃ）に示すようにエッチングストップ層５４を基板５５に貼り付けた後、図９（ａ）に示すようにドライエッチングにより半導体基板５２に開口部５６ａ〜５６ｄを形成する。具体的には、半導体基板５２の表面にフォトレジストを塗布し、フォトリソグラフィによりパターンを有するレジストマスクを形成する。例えばヨウ化水素および四塩化シリコンガス（Ｈｌ／ＳｉＣｌ４ガス）を用いたドライエッチングを行うことで開口部を形成する。ドライエッチングの後、レジストマスクを除去する。
【００５２】
ドライエッチングの時間を調整することで開口部の深さを所望の大きさとすることができる。したがってレジストマスクの形成、ドライエッチングおよびレジストマスクの除去を繰り返し、かつドライエッチングの時間を変えることで、深さの異なる開口部を形成することができる。図５（ａ）に示す開口部５６ａ、５６ｂおよび５６ｄ（第１の開口部）の深さＤ１は例えば１９９．８μｍであり、開口部５６ｃ（第２の開口部）の深さＤ２は例えば１９９．６μｍである。こうした開口部の深さは小片の厚さに対応している。すなわち、小片２７（第２の小片）は他の小片（第１の小片）より０．２μｍ薄いため、小片２７を収納する開口部５６ｃは他の開口部より０．２μｍ浅くする。小片１９ａ、３７および１９ｂはそれぞれ開口部５６ａ、５６ｂおよび５６ｄに収納する。これにより、小片の上面が同一の高さに位置することとなる。したがってウェハ４０に小片を押し付けた際の圧力が均一に近づき、安定した接合が可能である。
【００５３】
接合の後、実施例１と同様の工程を行うことで、図１に示すような光半導体素子１００を形成することができる。実施例２によれば、実施例１と同様に、接着剤による汚染を抑制することができ、小片の位置を最適化することができる。
【符号の説明】
【００５４】
１０、２０、３０、５２      半導体基板
１１、２１、３１            ｐ型コンタクト層
１２、２２、３２            ｐ型クラッド層
１３、１５                  光閉じ込め層
１４、２３、３３            コア層
１６、２４、３４            ｎ型クラッド層
１７、２５、３５            ダメージ緩和層
１８、２６、３６、６０      絶縁膜
１９ａ、１９ｂ、２７、３７  小片
４０                        ウェハ
４１、４５、５５            基板
４２                        ＳｉＯ２層
４４                        Ｓｉ層
４６                        導波路メサ
４７                        リング共振器
４８ａ〜４８ｄ              光カプラ
５０                        サセプタ
５４                        エッチングストップ層
５６ａ〜５６ｄ              開口部
６２、６４                  パッド
１００                      光半導体素子
【図１】
2020017601.tif 000003
【図２】
2020017601.tif 000004
【図３】
2020017601.tif 000005
【図４】
2020017601.tif 000006
【図５】
2020017601.tif 000007
【図６】
2020017601.tif 000008
【図７】
2020017601.tif 000009
【図８】
2020017601.tif 000010
【図９】
2020017601.tif 000011