(57)【要約】      （修正有）【課題】コストを抑えつつ、高い精度でフォトンを検出する電子装置および測定方法を提供する。【解決手段】電子装置は、第１のアバランシェフォトダイオード２１と、第２のアバランシェフォトダイオードと、第１のアバランシェフォトダイオードからの出力信号を第１のパルスに整形する第１のパルス回路２３と、第２のアバランシェフォトダイオードからの出力信号を第２のパルスに整形する第２のパルス回路と、第１のパルスを第１のパルスより狭い周波数帯域幅の第３のパルスに整形する第１の波形整形回路２４と、第２のパルスを第２のパルスより狭い周波数帯域幅の第４のパルスに整形する第２の波形整形回路と、第３のパルスと第４のパルスとを加算して出力する加算器２５とを備える。【選択図】図３
2020034304.tif 000002
【特許請求の範囲】
【請求項１】
第１のアバランシェフォトダイオードと、
第２のアバランシェフォトダイオードと、
前記第１のアバランシェフォトダイオードからの出力信号を第１のパルスに整形する第１のパルス回路と、
前記第２のアバランシェフォトダイオードからの出力信号を第２のパルスに整形する第２のパルス回路と、
前記第１のパルスを前記第１のパルスより狭い周波数帯域幅の第３のパルスに整形する第１の波形整形回路と、
前記第２のパルスを前記第２のパルスより狭い周波数帯域幅の第４のパルスに整形する第２の波形整形回路と、
前記第３のパルスと前記第４のパルスとを加算して出力する加算器とを備える
電子装置。
【請求項２】
複数のアバランシェフォトダイオードと、
前記アバランシェフォトダイオードからの出力信号を第１パルスに整形する複数のパルス回路と、
前記第１パルスを前記第１パルスより狭い周波数帯域幅の第２パルスに整形する複数の波形整形回路と、
複数の前記波形整形回路から出力された前記第２パルスを加算して出力する加算器とを備える
電子装置。
【請求項３】
前記第１パルスを検出したら、所定の期間の経過後に前記第１パルスを複数のチャネルに振り分けて出力するデマルチプレクサ回路を備え、
前記チャネルごとに前記波形整形回路が設けられている、
請求項２に記載の電子装置。
【請求項４】
前記デマルチプレクサ回路は、前記第１パルスを検出したらカウンタの値を更新するカウンタ回路と、前記第１パルスを所定の期間遅延させてから出力する遅延回路と、前記遅延回路から出力された前記第１パルスを前記カウンタの前記値に対応するチャネルより出力する出力回路とを含む、
請求項３に記載の電子装置。
【請求項５】
前記パルス回路によって生成される前記第１パルスは、略矩形状である、
請求項２ないし４のいずれか一項に記載の電子装置。
【請求項６】
第３パルスを出射する光源を備え、
複数の前記アバランシェフォトダイオードは、前記第３パルスの反射波を検出し、前記パルス回路が生成する前記第１パルスのパルス幅は、前記第３パルスのパルス幅に等しい、
請求項２ないし５のいずれか一項に記載の電子装置。
【請求項７】
前記波形整形回路によって整形された前記第２パルスは、略三角形状、ｓｉｎｃ関数状またはガウス曲線状のいずれかに近似する形状を有する、
請求項２ないし６のいずれか一項に記載の電子装置。
【請求項８】
前記波形整形回路は、複数の前記第１パルスを時間軸方向と振幅方向に組み合わせることによって前記第２パルスを生成する、
請求項２ないし７のいずれか一項に記載の電子装置。
【請求項９】
前記波形整形回路は、フィルタ回路を含む、
請求項２ないし８のいずれか一項に記載の電子装置。
【請求項１０】
前記波形整形回路は、前記第１パルスのパルス幅を調整するパルス幅調整回路を含む、
請求項２ないし９のいずれか一項に記載の電子装置。
【請求項１１】
前記波形整形回路は、複数の遅延器と、前記遅延器からの出力信号の電圧に基づいて配線を導通させるスイッチを含む、
請求項２ないし１０のいずれか一項に記載の電子装置。
【請求項１２】
前記アバランシェフォトダイオードは、ガイガーモードで動作する、
請求項２ないし１１のいずれか一項に記載の電子装置。
【請求項１３】
ガイガーモードで動作する複数のアバランシェフォトダイオードによって電磁波を検出し、検出された前記電磁波を電気信号に変換するステップと、
前記電気信号に含まれるパルスを第１形状の第１パルスに整形するステップと、
前記第１パルスを前記第１パルスより狭い周波数帯域幅で伝送可能な第２パルスに整形するステップと、
複数の前記第２パルスを加算するステップとを含む、
測定方法。
【請求項１４】
前記第１パルスが検出し、カウンタの値を更新するステップと、
前記第１パルスを所定の期間遅延させてから、前記カウンタの前記値に対応するチャネルより前記第１パルスを出力するステップとを含む、
請求項１３に記載の測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電子装置および測定方法に関する。
【背景技術】
【０００２】
ガイガーモードで動作するアバランシェフォトダイオード（ＡＰＤ：Ａｖａｌａｎｃｈｅ  Ｐｈｏｔｏ  Ｄｉｏｄｅ）のアレイを使うことによって、高い精度でフォトンを検出することができる。ただし、ＡＰＤのアレイを使って測距や計測などを行う場合には、後段の回路における信号処理が必要である。例えば、各ＡＰＤから出力されたパルスが重なり合わないよう、パルスの整形処理が行われるが、整形後のパルスには高周波成分が含まれることがある。
【０００３】
また、近年は不感時間（デッドタイム）の短いＡＰＤが開発されているため、後段に高速動作する回路を配置する必要性が一層高まっている。高周波成分を含む広い周波数帯域に対応した高性能な回路を使わずに、高精度な測距、計測を実現する技術の開発が求められている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５６４４２９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、コストを抑えつつ、高い精度でフォトンを検出する電子装置および測定方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の実施形態としての電子装置は、第１のアバランシェフォトダイオードと、第２のアバランシェフォトダイオードと、前記第１のアバランシェフォトダイオードからの出力信号を第１のパルスに整形する第１のパルス回路と、前記第２のアバランシェフォトダイオードからの出力信号を第２のパルスに整形する第２のパルス回路と、前記第１のパルスを前記第１のパルスより狭い周波数帯域幅の第３のパルスに整形する第１の波形整形回路と、前記第２のパルスを前記第２のパルスより狭い周波数帯域幅の第４のパルスに整形する第２の波形整形回路と、前記第３のパルスと前記第４のパルスとを加算して出力する加算器とを備える。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る電子装置の構成例を示すブロック図。
【図２】複数のアバランシェフォトダイオードの出力信号が加算された例を示す図。
【図３】第１の実施形態に係る検出回路の構成例を示した図。
【図４】パルス回路の構成例を示した図。
【図５】パルス回路から出力されるパルスの例を示した図。
【図６】波形整形回路から出力されるパルスの例を示した図。
【図７】パルスの波形ごとに必要なサンプリング周期の例を示す図。
【図８】第１の実施形態に係る波形整形回路の構成例を示した図。
【図９】第１の実施形態に係る波形整形回路から出力されるパルスの例を示した図。
【図１０】パルス幅調整回路の構成例を示した図。
【図１１】第２の実施形態に係る波形整形回路の構成例を示した図。
【図１２】第３の実施形態に係る波形整形回路の構成例を示した図。
【図１３】第３の実施形態に係る波形整形回路から出力されるパルスの例を示した図。
【図１４】不感時間の短いＡＰＤを使ったときにパルス回路から出力される信号の例を示した図。
【図１５】不感時間の短いＡＰＤを使ったときにパルス回路から出力される信号の波形を整形した場合に生ずる重なりの例を示した図。
【図１６】第４の実施形態に係る検出回路の構成例を示した図。
【図１７】デマルチプレクサ回路の構成例を示した図。
【図１８】第１の変形例に係る波形整形回路から出力されるパルスの例を示した図。
【図１９】第２の変形例に係る検出回路の構成例を示した図。
【図２０】第５の実施形態に係る検出回路の構成例を示した図。
【図２１】第６の実施形態に係る電子装置の構成例を示した図。
【図２２】第７の実施形態に係る電子装置の構成例を示した図。
【図２３】電子装置に係るハードウェアの構成例を示したブロック図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら、本発明の実施形態について説明する。また、図面において同一の構成要素は、同じ番号を付し、説明は、適宜省略する。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係る電子装置の構成例を示すブロック図である。図１の電子装置１は、物体２との間の距離を測定する、距離測定装置である。電子装置１は、光源１０と、検出回路１１と、Ａ／Ｄコンバータ（ＡＤＣ）１２と、処理回路１３とを備えている。処理回路１３は、内部の構成要素として等化器１４と、演算部１５と、制御部１６とを含む。
【００１０】
光源１０は、物体２に向けて電磁波のパルスを出射するデバイスである。光源１０として、例えばレーザーダイオードなどのレーザー光源と、パルスを生成する回路（パルス生成回路）の組み合わせを使うことができる。また、ＬＥＤや、各種のランプをパルス生成回路と組み合わせてもよい。どのような種類のデバイスを使って電磁波を生成してもよい。また、光源１０が出射する電磁波の周波数帯域については特に限定しない。光源１０が出射する電磁波の例としては、赤外線、近赤外線、可視光、紫外線またはこれらの組み合わせなどが挙げられる。したがって、光源１０として赤外線光源、近赤外線光源、紫外線光源（ＵＶ光源）などを使ってもよい。本実施形態では、可視光成分を含む電磁波（以下、光とよぶ）が光源１０から出射される場合を例に説明する。以降では、光源によって出射される電磁波のパルスを第３パルスとよぶものとする。
【００１１】
光源１０が出射する光のパルス形状に係る情報（パルス形状情報）は、検出回路１１と共有されるものとする。例えば、略矩形状のパルスに係る光が光源１０によって出射される場合、パルス形状情報としてパルス幅（例えば、１０ｎｍ）が検出回路１１と共有される。パルス形状情報を共有する方法については特に問わない。例えば、光源１０が出射する光のパルス形状が固定されている場合には、電子装置１の製造時に固定値のパルス形状情報を検出回路１１に設定してもよい。
【００１２】
また、光源１０と検出回路１１との間の電気的な接続または無線通信によって、検出回路１１が光源１０のパルス形状情報を参照できるようにしてもよい。また、後述する制御部１６が、光源１０のパルス形状情報を検出回路１１に通知してもよい。これにより、光源１０が出射する光のパルス形状が変更された場合に、検出回路１１は変更後のパルス形状情報を取得することができる。なお、以下では出射される光のパルス形状が略矩形状である場合を例に説明するが、出射される光のパルス形状については特に限定しない。
【００１３】
光源１０から出射された出射光３は、物体２によって反射され、反射光４として検出回路１１に入射する。出射光３の一部が物体２によって吸収されてもよいし、出射光３の一部が物体２を透過してもよい。反射光４は、拡散反射光であってもよいし、鏡面反射光であってもよいし、これらの組み合わせであってもよい。反射光４は、光源１０からの出射波が物体２によって反射された反射波の一例である。
【００１４】
検出回路１１は、入射する光を電気信号に変換し、電気信号の信号処理を行う回路である。検出回路１１は、光電変換を行うデバイスのアレイと、各デバイスから出力された電気信号の波形を整形する回路、加算器の組み合わせを含む。光電変換を行うデバイスの例としては、フォトダイオード、光電子増倍管などが挙げられるが、デバイスの種類については特に問わない。以下では、光電変換を行うデバイスとして、ガイガーモードで動作するアバランシェフォトダイオード（ＡＰＤ：Ａｖａｌａｎｃｈｅ  Ｐｈｏｔｏ  Ｄｉｏｄｅ）が使われた場合を例に説明をする。ガイガーモードで動作するＡＰＤのアレイの例としては、ＭＰＰＣ（Ｍｕｌｔｉ  Ｐｉｘｅｌ  Ｐｈｏｔｏｎ  Ｃｏｕｎｔｅｒ）が挙げられるが、その他のデバイスを使ってもよい。
【００１５】
検出回路１１は、パルスの反射波を含む電磁波を検出し、検出された電磁波を第１電気信号に変換する。検出回路１１が出力する第１電気信号はアナログ信号であってもよいし、ディジタル信号であってもよい。なお、検出回路１１の詳細については後述する。
【００１６】
検出回路１１は、出射光３が物体２から反射された反射光４に限らず、測定環境中に存在する環境光５も検出する。検出される環境光５の量や種類は、電子装置１と、物体２が設置される環境に依存する。なお、光源１０以外の光源（例えば、その他の照明機器、太陽など）に由来する光が、物体２に反射され、検出回路１１によって検出されることもある。このような光は光源１０に由来しないため、反射光４ではなく、環境光５に分類される。
【００１７】
Ａ／Ｄコンバータ１２は、検出回路１１から出力されたアナログの第１電気信号をディジタル信号に変換する。Ａ／Ｄコンバータ１２を実装するのに使われる回路の種類については特に問わない。なお、検出回路１１がディジタルの第１電気信号を出力する場合には、Ａ／Ｄコンバータ１２の代わりにサンプラ回路を使ってもよい。また、アナログ信号について等化処理を行う場合には、Ａ／Ｄコンバータまたはサンプラ回路を省略してもよい。
【００１８】
図１の例では、検出回路１１の後段にＡ／Ｄコンバータが接続されているが、検出回路１１の後段にこれとは異なる回路を接続してもよい。例えば、非同期のディジタル信号の帯域を制限するディジタルフィルタと、ディジタルフィルタから出力された信号をサンプリング（標本化）するサンプラ回路を接続してもよい。サンプラ回路は例えば、複数のフリップフロップを使って構成することができる。
【００１９】
等化器１４は、Ａ／Ｄコンバータ１２から出力されたディジタル信号の等化処理を行う。等化器１４は、例えば、タップ係数の乗算を含む等化処理を実行し、第２電気信号を生成する。等化器１４によって実行される等化処理の内容および等化器１４の回路構成については特に限定しない。なお、図１の例では、ディジタル信号について等化処理を行っているが、アナログ信号について等化処理を行ってもよい。また、等化処理を実行しない場合には、等化器を省略した構成の電子装置を使って測距を行ってもよい。
【００２０】
等化器１４が出力する等化後の信号（第２電気信号）は、演算部１５に入力される。演算部１５は、等化後の信号（第２電気信号）に基づき、電子装置１から物体２までの間の距離ｄを推定する。電子装置１から物体２までの間の距離を推定するために、ＴｏＦ（Ｔｉｍｅ  ｏｆ  Ｆｌｉｇｈｔ）を使うことができる。
【００２１】
ＴｏＦとは、光源１０の照射した光（出射光３）が対象の物体（物体２）に当たり、物体で反射した光（反射光４）が戻ってくるのに要する時間である。。下記の式（１）にしたがって時間差ＴｏＦに光の速度（約３×１０８ｍ／ｓ）を乗じ、２で割ると物体２までの距離を求めることができる。
【数１】
2020034304.tif 000003
式（１）では、片道の時間に換算するため２で割っている。
【００２２】
制御部１６は、光源１０と検出回路１１の制御を行う。制御部１６は、光源１０が出射する光のパルス形状、パルス幅、強度、パルスの出射タイミングなどを制御する。また、制御部１６は、さらに光源１０が出射する光の周波数、光が出射される方向を制御してもよい。制御部１６は、光源１０と電気的に接続されている。制御部１６は光源１０に制御信号を送信し、上述の制御処理を実行する。なお、制御部１６は、電気的な接続に代わり無線通信を使って光源１０に制御信号を送信してもよい。
【００２３】
また、制御部１６は、検出回路１１とも電気的に接続されているものとする。制御部１６は、電気的な接続を介して、光源１０が出射する光のパルスに係る情報（以下、パルス情報とよぶ）を、等化器１４に通知する。通知されるパルス情報の例としては、光源１０で出射される光のパルス幅ＴＬＤＰＷ、光源１０で出射される光の時間軸波形のデータ、光源１０で出射されるパルスに係る周波数特性ＨＬＤ（ｆ）、光源１０から出射された光の出力値が挙げられる。光の出力値の例としては、正規化された値、絶対値の電力、光子数などがあるが、単位については特に問わない。
【００２４】
検出回路１１は、通知されたパルス情報に基づいて電気信号の波形を整形する。例えば、検出回路１１は、電気信号のパルス幅を光源１０で出射された光のパルス幅ＴＬＤＰＷに等しく設定することができる。これによって、反射光４に由来する電気信号と、環境光５などのノイズに由来する電気信号の比率（ＳＮ比）を最大化し、測距精度を高めることができる。このような処理を実行することにより、ヒストグラム回路を使って出射光のパルス形状を推定する必要がなくなる。なお、検出回路１１が行う電気信号の波形の整形処理の詳細については後述する。また、制御部１６は、電気的な接続に代わり無線通信によって検出回路１１にパルス情報を送信してもよい。
【００２５】
制御部１６は、等化器１４の制御を行ってもよい。制御部１６が等化器１４の制御を行う場合、制御部１６は、等化器１４とも電気的に接続されている。制御部１６は、電気的な接続を介して、光源１０が出射する光のパルスのパルス情報を、等化器１４に通知する。等化器１４は、通知されたパルス情報に基づいて等化に使うタップ係数ｗｋ（ｋ＝０，１、・・・、Ｎ）を決定してもよい。なお、制御部１６は、電気的な接続に代わり無線通信によって等化器１４にパルス情報を送信してもよい。
【００２６】
図２は、複数のアバランシェフォトダイオードの出力信号が加算された例を示したグラフである。図２のグラフでは、横軸が時間を示している。また、図２のグラフの縦軸は出力された電気信号の電流値を示している。電気信号の波形は、例えば電流、電圧、電力などの測定を行うことによって得られる。
【００２７】
ガイガーモードで動作するＡＰＤは感度が高いため、それぞれのフォトン単位で光を検出することができる。ガイガーモードで動作するＡＰＤがフォトンを検出すると、過渡応答が生ずる。したがって、ＡＰＤがフォトンを検出すると、ピークからなだらかに減衰する形状の波形が出力される。ピークから減衰する波形は、例えば時定数τの指数減衰関数で近似的に表現することができる。
【００２８】
図２の例のように、複数のＡＰＤからの出力信号を直接加算すると、減衰する電流パルスが重畳された応答波形（時間軸波形）が出力される。通常、それぞれのフォトンに対応するピークには時差があるため、振幅の値は各ＡＰＤから出力された電流パルスのピークの合計とはならない。このため、応答波形の波高値から検出されたフォトンの合計数を求めることは難しい。そこで、本実施形態に係る検出回路は、各ＡＰＤから出力される電気信号の波形を整形する。これにより、高性能な信号処理回路を使うことなく、出射光３に由来するフォトン数を正確に計測し、高精度な測距が実現できるようになる。
【００２９】
次に、第１の実施形態に係る検出回路の構成について説明する。図３は、第１の実施形態に係る検出回路の構成例を示している。検出回路１１では、複数の回路のブランチ（例えば、ブランチ２０ａ、２０ｂを含むＮ本の回路のブランチ）が並列的に加算器２５の入力側へ接続されている。加算器２５の出力信号が検出回路１１の出力信号となる。検出回路１１に含まれるＮ本の回路のブランチは、それぞれＡＰＤ２１と、クエンチ回路を含み、各ブランチの出力信号は加算器２５に入力される。検出回路１１は、複数のアバランシェフォトダイオードを使って電磁波（例えば、光）を検出する回路として動作する。
【００３０】
なお、検出回路１１に含まれるＮ本の回路のブランチの構成は同様であるものとする。以下では、一例として、検出回路１１のブランチ２０ａの構成を説明する。
【００３１】
ブランチ２０ａは、ＡＰＤ２１と、クエンチ回路２２と、パルス回路２３と、波形整形回路２４とを含んでいる。ＡＰＤ２１は、ガイガーモードで動作するアバランシェフォトダイオードである。ＡＰＤ２１の出力と、グラウンドとの間にはクエンチ回路２２が接続されている。グランドの例としては、検出回路１１や電子装置１の基準電位が挙げられる。クエンチ回路２２は、ＡＰＤ２１のバイアス電圧を降伏電圧以下の値に設定することによって、アバランシェ電流を停止させる。抵抗などの受動素子を使ってクエンチ回路２２を構成してもよいし、トランジスタなどの能動素子を使ってクエンチ回路２２を構成してもよく、クエンチ回路２２の構成については特に問わない。
【００３２】
また、ＡＰＤ２１の出力（クエンチ回路２２の入力）はパルス回路２３に接続されている。パルス回路２３は、ＡＰＤ２１から出力されたパルスを略矩形状に整形する。図４は、パルス回路２３の構成例を示している。パルス回路２３は、コンパレータ３０と、遅延器３１と、アンド回路３２とを備えている。
【００３３】
コンパレータ３０は、ＡＰＤ２１の出力（クエンチ回路２２の入力）における電圧Ｖｑを基準電圧ＶＲＥＦと比較する。コンパレータ３０は、Ｖｑ≧ＶＲＥＦである場合に、Ｖｑ＜ＶＲＥＦの場合と比べて振幅の大きいパルスを出力する。遅延器３１は、コンパレータ３０から出力されたパルスを遅延させる。遅延器３１による時間遅れは、例えばＡＰＤ２１の不感時間（デッドタイム）より小さい値に設定することができる。これによって、異なるフォトンに係るパルスが重なり合って出力されることを防ぐことができる。アンド回路３２は、コンパレータ３０から出力されたパルスと、遅延器３１によって遅延させられたパルスの反転信号との論理積を出力する。なお、図４のパルス回路２３は一例にしか過ぎない。したがって、これとは異なる構成の回路を使って、ＡＰＤ２１から出力されたパルスを略矩形状に整形してもよい。
【００３４】
上述の動作によって、パルス回路２３は電圧Ｖｑが基準電圧ＶＲＥＦとなった時点に立ち上がり、パルス幅が遅延器３１による時間遅れに等しい、略矩形状のパルスを出力する。図５は、パルス回路２３から出力されるパルス３３の例を示している。図５の横軸は時間であり、縦軸は振幅となっている。振幅の例としては、電流値、電圧値が挙げられる。ＡＰＤ２１として、不感時間が短いアバランシェフォトダイオードが使われており、遅延器３１による時間遅れが短く設定された場合、パルス回路２３から出力されるパルス３３は時間幅が小さいパルスとなる。このようなパルスをカウントする場合、高周波信号を含む広い周波数帯域の伝送に対応した回路を使ってエッジ検出を行う必要がある。
【００３５】
そこで、パルス回路２３の次段に接続された波形整形回路２４は、略矩形状のパルス（例えば、図５のパルス３３）を図６上段に示された略三角形状のパルス３４や、図６下段に示されたｓｉｎｃ関数状のパルス３５に整形する。また、波形整形回路２４は、略矩形状のパルスをガウス曲線状のパルスに整形してもよい。略三角形状のパルス、ｓｉｎｃ関数状のパルスまたはガウス曲線状のパルスへの整形を行うことにより、電気信号の伝送に必要な周波数帯域幅を抑制することができる。なお、ここで述べた波形整形回路２４による整形後のパルスの形状は例であり、略矩形状のパルスと比べて狭い周波数帯域幅で伝送可能なのであれば、上述とは異なる形状であってもよい。例えば、波形整形回路２４は、略矩形状のパルスを略三角形状、ｓｉｎｃ関数状またはガウス曲線状のいずれかに近似する形状を有するパルスに整形してもよい。
【００３６】
上述では、ＡＰＤ２１から出力されたパルスを略矩形状に整形するパルス回路２３について説明したが、パルス回路はＡＰＤから出力されたパルスを略矩形状以外の形状に整形してもよい。例えば、光源１０から出射された電磁波のパルスが略矩形状以外の形状である場合、パルス回路２３はパルスを光源１０から出射された電磁波のパルスと略同一形状に整形することができる。
【００３７】
以降では、パルス回路によって整形された後のパルスを第１パルス、第１パルスの形状を第１形状とよぶものとする。また、波形整形回路によって整形された後のパルスを第２パルスとよぶものとする。第２パルスは、第１パルスより狭い周波数帯域幅で伝送可能なパルスである。
【００３８】
図７は、パルスの形状ごとに必要なサンプリング周期の例を示している。一定周期で電気信号をサンプリングしてパルス２６ａ、２６ｂのような略矩形状のパルスを検出する場合、サンプリングされた振幅のピーク値がパルスの立ち下がり部分に相当するのか、パルスの立ち上がり部分に相当するのか判別するのは難しい。すなわち、サンプリング結果に基づいてパルスの立ち上がり時間やパルスの立ち下がり時間を推定する場合、推定時間には最大でパルス幅分の誤差が含まれることになる。このため、正確なパルスの立ち上がり時間やパルスの立ち下がり時間を求めたい場合には、パルスのエッジ検出を行う必要があった。
【００３９】
一方、一定周期でサンプリングすることによってパルス２７ａ、２７ｂのような略三角形状のパルスの検出時間を正確に推定することができる。例えば、略三角形状のパルスの場合、振幅の値と時間には相関関係があるため、計算によってパルスの中心時間や立ち上がり時間を推定することができる。また、パルス２７ａ、２７ｂのような略三角形状のパルスを検出する場合には、略矩形状のパルスを検出する場合に比べてサンプリング周期を大きく設定することが可能である。これにより、高性能なＡ／Ｄコンバータやサンプラ回路を使ったり、エッジ検出を行ったりしなくても、パルス検出を行うことができる。
【００４０】
次に、波形整形回路２４の構成例について述べる。図８は第１の実施形態に係る波形整形回路の構成例を示している。波形整形回路２４は、パルス幅調整回路３６と、遅延器３７ａと、遅延器３７ｂと、乗算器３８ａと、乗算器３８ｂと、乗算器３８ｃと、加算器３９とを含んでいる。
【００４１】
波形整形回路２４に入力された電気信号に含まれる略矩形状のパルスは、パルス幅調整回路３６によってパルス幅が調整される。パルス幅調整回路３６の詳細については後述する。なお、パルス幅の調整処理が不要である場合には、パルス幅調整回路３６を省略してもよい。パルス幅調整回路３６の出力信号は分岐し、遅延器３７ａと乗算器３８ｃにそれぞれ入力される。遅延器３７ａによって遅延させられた信号は分岐し、遅延器３７ｂと乗算器３８ｂにそれぞれ入力される。最後に、遅延器３７ａと遅延器３７ｂによって遅延させられた信号は乗算器３８ａに入力される。
【００４２】
遅延器３７ａ、３７ａはそれぞれ電気信号に一定時間の遅延を与える。遅延器３７ａ、３７ａによって与えられる遅延時間の長さについては特に問わない。乗算器３８ａ、３８ｂ、３８ｃはそれぞれに入力された電気信号を一定の係数で乗算する。乗算器３８ａ、３８ｂ、３８ｃが乗算に使う係数の値についても特に限定しない。
【００４３】
加算器３９は、乗算器３８ａ、３８ｂ、３８ｃから出力された信号を加算するディジタル加算器である。加算器３９から出力された信号は、波形整形回路２４の出力信号となる。図９は、波形整形回路２４から出力されるパルス４２の例を示したグラフである。図９を参照すると、複数の略矩形状のパルスが時間軸方向と振幅方向に組み合わされ、パルス幅とピークにおける振幅がより大きいパルスが形成されていることがわかる。パルス４２の底部は略矩形状のパルス２つ分の幅となっている。一方、パルス４２の高さは略矩形状のパルス２つ分の高さに等しくなっている。
【００４４】
なお、図８の波形整形回路２４の構成は一例にしか過ぎない。したがって、図８の例とは異なる構成の回路を用いてもよい。図８の例では、２つの遅延器が直列に接続され、３つの乗算器からの出力信号が加算器に入力されている。しかし、遅延器の数Ｎと、乗算器の数Ｎ＋１はこれとは異なっていてもよい。ここで、Ｎは正の整数であるものとする。生成されるパルスは、底部の幅が略矩形状のパルスＮ個分であり、高さが略矩形状のパルスＮ個分となる。Ｎの値を大きくすると、近似的に略三角形状のパルスを生成することができる。
【００４５】
また、Ｎの値だけでなく、乗算器が乗算に使う係数の値を調整し、波形整形回路２４から出力される波形の形状を変更してもよい。係数の値が大きいほど、出力されるパルスの振幅は大きくなる。なお、各遅延器によって加えられる時間遅れの値は一定値であってもよいし、遅延器によって異なる値であってもよい。また、遅延器によって加えられる時間遅れの値を調整し、波形整形回路２４から出力されるパルスの形状を略三角形状以外の形状にしてもよい。
【００４６】
図１０は、パルス幅調整回路３６の構成例を示している。パルス幅調整回路３６はインバータチェーンと、ＲＳフリップフロップ回路とを含む。インバータチェーンの出力はＲＳフリップフロップ回路のセット入力に接続されている。また、パルス幅調整回路３６への入力信号はそのままＲＳフリップフロップ回路のリセット入力に入力される。パルス幅調整回路３６では、入力信号Ｘが０から１に変化すると、出力信号Ｙは１に設定される。インバータチェーンの遅延時間を経過したら、インバータチェーンの出力も１となる。このとき、入力信号Ｘの値に問わず、出力信号の値は０となる。
【００４７】
図１０のパルス幅調整回路３６では、入力信号Ｘの値が１から０に変化する、信号の立ち下がりタイミングに関わらず、インバータチェーンの遅延時間に等しいパルス幅を有するパルスが出力信号Ｙとして出力される。したがって、パルス幅調整回路３６を使うことにより、電気信号に含まれるパルスの幅を一定値に整形することができる。例えば、パルス回路２３から出力される電気信号に含まれるパルスの幅が小さい場合には、電気信号の伝送に必要な周波数帯域幅やサンプリング周波数を抑制するためにパルス幅を大きくしてもよい。なお、パルス幅調整回路３６でパルス回路２３から出力された電気信号のパルス幅を小さくすることを妨げるものではない。図１０の回路は、パルス幅調整回路３６は一例にしか過ぎない。したがって、これとは異なる構成に係る回路を使って電気信号のパルス幅を調整してもよい。
【００４８】
次に、再び図３を参照しながら、第１の実施形態に係る検出回路について説明する。検出回路１１のブランチ２０ａに含まれる波形整形回路２４の出力信号は加算器２５に入力される。図３の構成のように、アバランシェフォトダイオードとクエンチ回路を含む複数のブランチの出力信号を加算器に入力することにより、素子間における特性のばらつきの影響を軽減し、フォトンの検出精度を高めることができる。
【００４９】
加算器２５は、Ｎ本のブランチから入力された電気信号を加算する。加算器２５から出力される加算後の電気信号は検出回路１１の出力信号となる。加算器２５としてアナログ加算器とディジタル加算器のいずれを使ってもよく、加算器の種類については特に問わない。
【００５０】
なお、検出回路１１は、相補型金属酸化膜半導体技術を用いてアバランシェフォトダイオード（ＡＰＤ２１）のアレイ、クエンチ回路２２、パルス回路２３、波形整形回路２４、加算器２５がモノリシックに実装されているものであってもよい。各構成要素が別々のチップに実装されていてもよく、検出回路１１の実装方式については特に問わない。
【００５１】
第１の実施形態に係る検出回路を使うことにより、後段の信号処理回路においてパルスのエッジ検出をせずに、パルスの振幅を参照することによってパルスのピーク時刻が推定できるようになる。このため、パルスの時刻をＴＤＣ（Ｔｉｍｅ／Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）で取得する必要がなくなる。検出回路の出力信号がアナログ信号である場合、Ａ／Ｄコンバータを使ってパルスの時刻を求めることができる。一方、検出回路の出力信号がアナログ信号である場合、フリップフロップを使ってパルスの時刻を求めることができる。この場合、必ず高いクロック周波数で動作するＡ／Ｄコンバータやフリップフロップを使わなくてもよい。
【００５２】
また、パルスの時刻をＴＤＣ（Ｔｉｍｅ／Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）で求めた後、ヒストグラム計算に基づき、反射光４の振幅や時刻などを推定する場合には、ＴＤＣで得られたデータを保存する必要があった。本実施形態に関わる検出回路を使うと、上述のようなヒストグラム計算や、データの保存処理が不要であるため、回路面積と電力を削減可能である。
【００５３】
（第２の実施形態）
第１の実施形態に係る波形整形回路は、最終段でディジタル加算を行うことによって、成形後のパルスを出力していた。ただし、第１の実施形態で説明した波形整形回路の構成は一例にしかすぎない。例えば、最終段でアナログ的な加算処理を行って成形後のパルスを出力してもよい。以下では、アナログ的な加算処理を行う波形整形回路の例について述べる。
【００５４】
図１１は、第２の実施形態に係る波形整形回路の構成例を示している。図１１の波形整形回路２４ａは、パルス幅調整回路３６と、遅延器３７ａと、遅延器３７ｂと、電流源４０ａと、電流源４０ｂと、電流源４０ｃと、スイッチ４９ａと、スイッチ４９ｂと、スイッチ４９ｃとを備えている。第１の実施形態と同様、遅延器３７ａ、３７ｂによって与えられる時間遅れの値については特に限定しない。
【００５５】
配線５０ａ上には電流源４０ａとスイッチ４９ａが直列に接続されている。同様に、配線５０ｂ上には電流源４０ｂとスイッチ４９ｂが直列に接続されている。配線５０ｃ上には電流源４０ｃとスイッチ４９ｃが直列に接続されている。配線５０ａ、５０ｂ、５０ｃは互いに並列に接続されている。
【００５６】
電流源４０ａは配線５０ａが導通しているときに、配線５０ａに一定値の電流を供給する。電流源４０ｂは配線５０ｂが導通しているときに、配線５０ｂに一定値の電流を供給する。電流源４０ｃは配線５０ｃが導通しているときに、配線５０ｃに一定値の電流を供給する。電流源は、例えば直流電源と抵抗器の組み合わせによって構成することができるが、電流源の構成については特に問わない。各電流源によって流される電流値は等しくてもよいし、異なった値であってもよい。なお、各電流源によって供給される電流の向きが同じなのであれば、供給される電流の方向は図１１の回路と逆向きであってもよい。
【００５７】
スイッチ４９ａは入力側の配線から印加された電圧に基づいて配線５０ａを導通させる。同様に、スイッチ４９ｂは入力側の配線から印加された電圧に基づいて配線５０ｂを導通させる。スイッチ４９ｃは入力側の配線から印加された電圧に基づいて配線５０ｃを導通させる。各スイッチをＦＥＴ（電界効果トランジスタ）で実現することができるが、スイッチの実装方法については特に問わない。ＦＥＴが使われる場合、ＦＥＴのゲートがスイッチの入力側端子に相当する。
【００５８】
波形整形回路２４ａに入力された電気信号に含まれる略矩形状のパルスは、パルス幅調整回路３６によってパルス幅が調整される。なお、パルス幅の調整処理が不要である場合には、パルス幅調整回路３６を省略してもよい。パルス幅調整回路３６の出力信号は分岐し、遅延器３７ａとスイッチ４９ｃにそれぞれ入力される。遅延器３７ａによって遅延させられた信号は分岐し、スイッチ４９ｂと遅延器３７ｂにそれぞれ入力される。最後に、遅延器３７ａと遅延器３７ｂによって遅延させられた信号はスイッチ４９ａに入力される。波形整形回路２４ａの出力信号は、配線５０ａ、５０ｂ、５０ｃの一端から取り出される。
【００５９】
波形整形回路２４ａを使っても、出力信号として図９のパルス４２を得ることができる。なお、図１１の回路では、２つの遅延器と、３つのスイッチと、３つの電流源が設けられているが、素子の数はこれとは異なっていてもよい。例えば、遅延器の数がＭ、スイッチと電流源の数がＭ＋１（ここで、Ｍは正の整数）である回路を構成することができる。Ｍの値、各電流源によって流される電流値、各遅延器によって与えられる時間遅れの値を調整することによって、出力される波形の形状を変更することができる。
【００６０】
（第３の実施形態）
第２の実施形態では、アナログ的な加算処理を行う波形整形回路の例について説明した。ただし、アナログ的な加算処理が実現できるのは、図１１の回路に限られない。第２の実施形態に係る波形整形回路を使うと、整形後のパルスが電流信号として出力される。ただし、整形後にパルスとして電圧信号が出力される回路を用いることを妨げるものではない。第３の実施形態では、アナログ的な加算処理を行う回路のもうひとつの例について説明する。
【００６１】
図１２は、第３の実施形態に係る波形整形回路の構成例を示している。図１２の波形整形回路２４ｂは、パルス幅調整回路３６と、遅延器３７ａと、遅延器３７ｂと、電流源４０と、スイッチ４９ａと、スイッチ４９ｂと、スイッチ４９ｃと、抵抗４１ａと、抵抗４１ｂと、抵抗４１ｃと、抵抗４１ｄとを備えている。第１、第２の実施形態と同様、遅延器３７ａ、３７ｂによって与えられる時間遅れの値については特に限定しない。
【００６２】
配線５１ａ上にはスイッチ４９ａと抵抗４１ａが直列に接続されている。配線５１ｂ上にはスイッチ４９ｂと抵抗４１ｂが直列に接続されている。配線５１ｃ上にはスイッチ４９ｃと抵抗４１ｃが直列に接続されている。また、配線５１ｄ上には抵抗４１ｄが接続されている。配線５０ａ、５０ｂ、５０ｃ、５１ｄは互いに並列に接続されている。また、配線５０ａ、５０ｂ、５０ｃ、５１ｄの一端はグラウンドに接続されている。グラウンドの例としては、波形整形回路２４ｂ、検出回路１１、電子装置１の基準電位が挙げられる。配線５０ａ、５０ｂ、５０ｃ、５１ｄのグラウンドに接続されていない方の端には、電流源４０が接続されている。
【００６３】
電流源４０によって供給される直流電流は配線５１ｄならびに導通状態にある配線５０ａ、５０ｂ、５０ｃに流される。電流源４０は、例えば直流電源と抵抗器の組み合わせによって構成することができるが、構成については特に問わない。電流源４０によって流される電流の大きさと、電流に向きについては特に問わない。
【００６４】
スイッチ４９ａは入力側の配線から印加された電圧に基づいて配線５１ａを導通させる。同様に、スイッチ４９ｂは入力側の配線から印加された電圧に基づいて配線５１ｂを導通させる。スイッチ４９ｃは入力側の配線から印加された電圧に基づいて配線５１ｃを導通させる。各スイッチをＦＥＴ（電界効果トランジスタ）で実現することができるが、スイッチの実装方法については特に問わない。ＦＥＴが使われる場合、ＦＥＴのゲートがスイッチの入力側端子に相当する。
【００６５】
波形整形回路２４ｂに入力された電気信号に含まれる略矩形状のパルスは、パルス幅調整回路３６によってパルス幅が調整される。パルス幅の調整処理が不要である場合には、パルス幅調整回路３６を省略してもよい。パルス幅調整回路３６の出力信号は分岐し、遅延器３７ａとスイッチ４９ｃにそれぞれ入力される。遅延器３７ａによって遅延させられた信号は分岐し、スイッチ４９ｂと遅延器３７ｂにそれぞれ入力される。最後に、遅延器３７ａと遅延器３７ｂによって遅延させられた信号はスイッチ４９ａに入力される。波形整形回路２４ｂの出力信号は電流源４０と、並列接続された配線５０ａ、５０ｂ、５０ｃ、５１ｄの間から取り出される。
【００６６】
波形整形回路２４ａを使うと、出力信号として図１３のパルス４３を得ることができる。図１３のグラフの縦軸は、電圧を示している。図１３のグラフの横軸は時間を示している。図１３を参照すると、電圧信号の形で整形後のパルスが出力されることがわかる。
【００６７】
なお、図１２の回路では、２つの遅延器と、３つのスイッチとが設けられているが、素子の数はこれとは異なっていてもよい。例えば、遅延器の数がＬ、スイッチの数がＬ＋１（ここで、Ｌは正の整数）である回路を構成することができる。Ｌの値、電流源４０によって流される電流値、各遅延器によって与えられる時間遅れの値、各抵抗の抵抗値を調整することによって、出力される波形の形状を変更することができる。
【００６８】
（第４の実施形態）
不感時間（デッドタイム）の短いＡＰＤ（アバランシェフォトダイオード）を使った場合、ＡＰＤからは小さい時間間隔で次々の電気信号のパルスが出力される。パルス回路によって、パルスが略矩形状に整形されても、パルス間の間隔は小さいままである。図１４は、不感時間の短いＡＰＤを使ったときにパルス回路から出力される信号の例を示している。図１４のグラフの縦軸は波形の振幅、横軸は時間を示している。波形の振幅の例としては、電流値、電圧値が挙げられる。
【００６９】
図１４の電気信号を波形整形回路に入力し、略矩形波のパルスを略三角形状のパルスに整形すると、図１５のグラフのようになる。図１５のグラフでは、各パルスが時間軸方向に重なり合ってしまっているため、各パルスを識別するのが難しくなっている。不感時間の短いＡＰＤが使われているときにパルスの整形を行う場合、複数のパルスが重なり合うのを防ぐ対策をとる必要がある。
【００７０】
また、検出回路１１に含まれるＡＰＤの数が多い場合には、回路内の配線長が長くなってしまう。例えば、ＭＰＰＣなど高密度な素子では各ピクセルにＡＰＤが実装されているため、ＡＰＤの数は数千、数万またはこれ以上の値となる場合がある。また、共通の読み出し回路を使って、複数のＭＰＰＣチップからタイムインタリーブで読み出し処理を行う場合もある。このため、高周波信号を含む広い周波数帯域の信号の伝送が難しくなる場合がありうる。
【００７１】
そこで、第４の実施形態に係る検出回路では、デマルチプレクサを使って各パルスを異なるチャネルに振り分けてからパルスの整形処理を行う。以下では、第１の実施形態との差異点を中心に、第４の実施形態に係る検出回路を説明する。
【００７２】
図１６は、第４の実施形態に係る検出回路の構成例を示している。検出回路１１ａでは、複数の回路のブランチ（例えば、ブランチ２０ｃ、２０ｄを含むＮ本の回路のブランチ）が並列的に加算器５２の入力側へ接続されている。加算器５２の出力信号は検出回路１１ａの出力信号となる。検出回路１１ａに含まれるＮ本の回路のブランチは、それぞれＡＰＤ２１と、クエンチ回路を含み、各ブランチの出力信号は加算器５２に入力される。検出回路１１ａは、複数のアバランシェフォトダイオードを使って電磁波（例えば、光）を検出する回路として動作する。
【００７３】
なお、検出回路１１ａに含まれるＮ本の回路のブランチの構成は同様であるものとする。以下では、一例として、回路のブランチ２０ｃの構成を説明する。
【００７４】
回路のブランチ２０ｃは、ＡＰＤ２１と、クエンチ回路２２と、パルス回路２３と、デマルチプレクサ回路２８と、複数の波形整形回路２９とを含んでいる。ＡＰＤ２１、クエンチ回路２２、パルス回路２３の機能と構成は第１の実施形態に係る検出回路と同様である。第４の実施形態ではパルス回路２３の次段にデマルチプレクサ回路２８が接続されている。デマルチプレクサ回路２８は、パルス回路２３から出力された電気信号のパルスを検出し、所定の期間の経過後にパルスを各チャネル（チャネル＃０〜チャネル＃ｎ）に振り分けて出力する。
【００７５】
そして、各チャネルの波形整形回路２９は、振り分けられたパルスを略三角形状のパルス、ｓｉｎｃ関数状のパルス、ガウス曲線状のパルスなど電気信号の伝送に必要な周波数帯域幅を抑制することが可能な形状に整形する。波形整形回路２９の機能と構成は第１の実施形態における波形整形回路２４と同様である。各チャネルに波形整形回路２９があるため、それぞれのブランチにある波形整形回路２９の数は、デマルチプレクサ回路２８のチャネル数（ｎ＋１）に等しくなる。
【００７６】
次にデマルチプレクサ回路２８の詳細について説明する。図１７は、デマルチプレクサ回路２８の構成例を示している。デマルチプレクサ回路２８は、カウンタ回路４４と、遅延回路４５と、出力回路４６とを備えている。カウンタ回路４４はデマルチプレクサ回路２８に入力された電気信号に含まれるパルスを検出する。カウンタ回路４４はパルスを検出したら、内部にあるカウンタの値ｃｔに１を加算する。なお、１の加算はカウンタの値の更新方法の一例にしか過ぎず、これとは異なる方法でカウンタを更新してもよい。例えば、カウンタをもとのカウンタの値から１を減算した値に更新してもよいし、カウンタの値に１以外の数を加算してもよい。
【００７７】
カウンタ回路４４のカウンタの上限値ｃｔＭＡＸは正の整数ｎに設定されている。したがって、カウンタ回路４４はｃｔ＝ｎのときにパルスを検出したら、例外的な動作をする。すなわち、カウンタの値に１を加算せず、カウンタの値をｃｔ＝０に更新する。このような動作をカウンタのｗｒａｐ−ａｒｏｕｎｄ動作とよぶ。
【００７８】
カウンタ回路４４のカウンタの値が更新されたら、当該パルスは遅延回路４５に入力される。遅延回路４５は、入力されたパルスを所定の期間遅延させてから出力する。これにより、パルスは本来のタイミングより遅れて出力回路４６に入力される。
【００７９】
出力回路４６は、カウンタ回路４４のカウンタの値ｃｔと同じ番号が割り当てられたチャネルよりパルスを出力する。例えば、ｃｔ＝０のとき、チャネル＃０よりパルスが出力される。ｃｔ＝１のとき、チャネル＃１よりパルスが出力される。ｃｔ＝２のとき、チャネル＃２よりパルスが出力される。なお、このカウンタ値とチャネルとの対応は一例にしか過ぎない。例えば、カウンタ値の剰余に等しい番号が割り当てられたチャネルからパルスを出力してもよい。図１７の例では、カウンタ値の上限値ｃｔＭＡＸとチャネル番号の上限値がいずれもｎとなっている。ただし、必ずカウンタ値の上限値ｃｔＭＡＸとチャネル番号の上限値が一致していなくてもよい。
【００８０】
以下では再び図１６を参照しながら、検出回路１１ａについて説明する。
【００８１】
検出回路１１ａのブランチ２０ｃに含まれる複数の波形整形回路２９の出力信号は加算器５２に入力される。加算器５２は、Ｎ本のブランチから入力された電気信号を加算する。なお、それぞれの回路のブランチには複数の波形整形回路２９が含まれているため、加算器５２へ入力される信号の数はＮ本よりも多くなる。例えば、各ブランチに含まれるデマルチプレクサ回路のチャネル数がｎである場合、加算器５２にはｎ×Ｎの入力信号が入力される。加算器２５から出力される加算後の電気信号は検出回路１１の出力信号となる。加算器５２としてアナログ加算器とディジタル加算器のいずれを使ってもよく、加算器の種類については特に問わない。
【００８２】
なお、検出回路１１ａは、相補型金属酸化膜半導体技術を用いてアバランシェフォトダイオード（ＡＰＤ２１）のアレイ、クエンチ回路２２、パルス回路２３、デマルチプレクサ回路２８、波形整形回路２９、加算器５２がモノリシックに実装されているものであってもよい。各構成要素が別々のチップに実装されていてもよく、検出回路１１ａの実装方式については特に問わない。
【００８３】
第４の実施形態に係る検出回路を用いることにより、時間軸方向におけるパルスどうしの間隔を大きくすることができる。したがって、不感時間の短いＡＰＤが使われているとき場合でも、複数のパルスが重なり合うのを防ぎつつ、パルスを整形することができるようになる。また、高周波信号を含む広い周波数帯域に対応した信号処理回路が不要となるため、ピクセル数の多いＭＰＰＣチップを使ったり、複数のＭＰＰＣチップからタイムインタリーブで読み出し処理を行ったりすることができるようになる。
【００８４】
（第１の変形例）
第４の実施形態に係る検出回路において、デマルチプレクサ回路の各チャネルに接続された波形整形回路は、略矩形状のパルスをより狭い周波数帯域幅で伝送可能なパルスに整形する機能を備えていた。ただし、波形整形回路の一部の機能を省略してもよい。
【００８５】
第１の変形例に係る検出回路では、デマルチプレクサ回路の各チャネルに接続された波形整形回路は、パルス幅の調整機能のみを備える。すなわち、第１の変形例に係る検出回路はデマルチプレクサ回路の各チャネルに図１０のパルス幅調整回路３６が接続された構成と同様となる。その他の構成要素に係る機能は、第４の実施形態に係る検出回路と同様である。図１８は、第１の変形例に係る波形整形回路から出力されるパルス４７の例を示している。図５のパルス３３と比較すると、パルス幅が大きくなっていることがわかる。このように、電気信号に含まれるパルス幅を大きくすることにより、後段の信号処理回路に係る性能要件（例えば、動作周波数、サンプリング周期）などを低減することができる。
【００８６】
（第２の変形例）
第４の実施形態に係る検出回路において、デマルチプレクサ回路の各チャネルに波形整形回路を接続した目的のひとつは、高周波成分を含む広い周波数帯域を使わなくても電気信号が伝送できるよう、電気信号に含まれるパルスを整形することであった。波形整形回路以外の回路を使うことによっても、上述の目的を達成することができる。以下では、第４の実施形態に係る検出回路との差異点を中心に、第２の変形例に係る検出回路を説明する。
【００８７】
図１９は、第２の変形例に係る検出回路の構成例を示している。図１９の検出回路１１ｂでは、デマルチプレクサ回路２８の各チャネル（チャネル＃０〜チャネル＃ｎ）に波形整形回路に代わってフィルタ回路２９ａが接続されている。そして、複数のフィルタ回路２９ａから出力された電気信号は、加算器５２に入力される。
【００８８】
フィルタ回路２９ａの例としては、ローパスフィルタ、バンドパスフィルタ、ノッチフィルタなどが挙げられるが、入力された電気信号の周波数帯域を狭くするのであれば、どのような種類のフィルタを使ってもよい。また、フィルタ回路２９ａを受動素子のみで構成してもよいし、能動素子と能動素子を使って構成してもよい。また、フィルタ回路２９ａはアナログフィルタであってもよいし、ディジタルフィルタであってもよい。すなわち、フィルタ回路２９ａの構成、実装、方式については特に限定しない。
【００８９】
なお、第２の変形例に係る検出回路のその他の構成要素の機能は第４の実施形態に係る検出回路と同様である。
【００９０】
（第５の実施形態）
第２の変形例で述べた波形整形回路からフィルタ回路への置き換えは、第１の実施形態に係る検出回路についても行うことができる。以下では、第１の実施形態に係る検出回路との差異点を中心に、第５の実施形態に係る検出回路を説明する。
【００９１】
図２０は、第５の実施形態に係る検出回路の構成例を示している。図２０の検出回路１１ｃは、波形整形回路２４に代わって、フィルタ回路２４ｃを備えている。すなわち、パルス回路２３から出力された略矩形状のパルスは、フィルタ回路２４ｃに入力される。そして、フィルタ回路２４ｃによって一部の周波数成分が除去されたパルスは、加算器５２に入力される。
【００９２】
フィルタ回路２４ｃの例としては、ローパスフィルタ、バンドパスフィルタ、ノッチフィルタなどが挙げられるが、入力された電気信号の周波数帯域を狭くするのであれば、どのような種類のフィルタを使ってもよい。また、フィルタ回路２４ｃを受動素子のみで構成してもよいし、能動素子と能動素子を使って構成してもよい。また、フィルタ回路２４ｃはアナログフィルタであってもよいし、ディジタルフィルタであってもよい。すなわち、フィルタ回路２４ｃの構成、実装、方式については特に限定しない。
【００９３】
なお、第２の変形例と第５の実施形態では上述の各実施形態で説明した波形整形回路をフィルタ回路に置き換えると説明した。ただし、広義の波形整形回路を入力された波形の整形処理を行う回路であると定義した場合、フィルタ回路は広義の波形整形回路に含まれる。以降の説明では、波形整形回路と述べた場合、広義の波形整形回路のことを意味するものとする。また、波形整形回路にフィルタ回路が含まれていてもよい。
【００９４】
（第６の実施形態）
第１の実施形態に係る電子装置では、検出回路の後段にＡ／Ｄコンバータが接続されていた。ただし、この構成は一例にしか過ぎず、検出回路の後段に接続される構成要素の種類については特に問わない。例えば、検出回路１１の出力信号の属性によって、異なる構成要素を出力してもよい。出力信号の属性の例としては、アナログ信号とディジタル信号の区別、ディジタル信号の同期化の有無、周波数帯域、電流信号と電圧信号の区別、振幅の量子化の有無、波形の振動方向などが挙げられるが、出力信号の属性はこれらに限られない。以下では、第１の実施形態に係る電子装置との差異点を中心に、第６の実施形態に係る電子装置を説明する。
【００９５】
図２１は、第６の実施形態に係る電子装置の構成例を示している。図２１の電子装置１ａでは、検出回路１１の後段に接続される構成要素として、Ａ／Ｄコンバータ１２の代わりにサンプラ回路１２ａが使われている。サンプラ回路１２ａは、振幅の量子化を行わないが、信号の標本化（サンプリング）を行う。その他の構成要素の機能は第１の実施形態に係る電子装置と同様である。
【００９６】
（第７の実施形態）
第１の実施形態に係る電子装置は、物体との間の距離を測定する装置（距離測定装置）であった。ただし、本発明の実施形態に係る電子装置は、距離測定装置に限られない。すなわち、上述の各実施形態および各変形例で説明した検出回路を備える装置であれば、どのような種類の装置であってもよい。例えば、本発明の実施形態に係る電子装置は、光通信装置、レーザレーダ、蛍光計測装置、蛍光顕微鏡、光子数識別機、バーコードリーダ、撮像装置、γ線検出装置、Ｘ線検出装置などであってもよい。
【００９７】
第７の実施形態では、電子装置が電磁波の検出を行う計測装置である場合を説明する。図２２は、第６の実施形態に係る電子装置の構成例を示している。図２２の電子装置１ｂは、検出回路１１と、サンプラ回路１２と、処理回路１３とを備えている。処理回路１３は、内部の構成要素として演算部１５と、制御部１６とを含んでいる。検出回路１１は、入射する電磁波４ａを電気信号に変換する。検出回路１１が検出対象とする電磁波の周波数帯域については特に問わない。検出回路１１の機能と構成は、上述の各実施形態および各変形例に係る検出回路と同様であってもよいし、光電変換を行う各種検出器の代わりにアンテナを備えたものであってもよい。サンプラ回路１２の機能と構成は、第６の実施形態に係るサンプラ回路と同様である。なお、電子装置１ｂが実行する処理の内容によっては、サンプラ回路１２を省略してもよい。
【００９８】
演算部１５は、検出回路１１またはサンプラ回路１２から入力された電子信号に基づいて演算処理を実行する。例えば、演算部１５はある期間に検出されたフォトン数を計算してもよいし、電磁波を使って伝播された信号の復調や復号処理を実行してもよい。また、入力された電気信号に基づいて静画像や動画像を構成してもよい。演算部１５が実行する処理の内容については特に問わない。
【００９９】
制御部１６は、検出回路１１、演算部１５など電子装置１ｂの各構成要素を制御する。例えば、制御部１６は、検出回路１１の動作モードや設定を変更したり、検出回路１１のＯＮ／ＯＦＦを行ったりする。また、制御部１６は、演算部１５で実行される演算処理の内容を変更したり、演算部１５の動作モードを変更したりする。これらの処理は例であり、制御部１６はこれとは異なる処理を実行してもよい。
【０１００】
（第８の実施形態）
第８の実施形態では、電子装置のハードウェア構成の一例について説明する。例えば、上述の各実施形態および変形例における処理回路１３の少なくとも一部を図２３のコンピュータ１００によって構成してもよい。第１の実施形態に係る電子装置の光源へパルスを生成させる指令をコンピュータ１００に送信させてもよい。また、第７の実施形態に係る電子装置の演算部から演算結果を取得し、コンピュータ１００の表示装置に表示させてもよい。
【０１０１】
コンピュータ１００には、サーバ、クライアント端末、組み込み機器のマイコン、車載情報機器、タブレット、スマートフォン、フィーチャーフォン、パソコンなどの各種の情報処理装置が含まれる。コンピュータ１００は、仮想計算機（ＶＭ：Ｖｉｒｔｕａｌ  Ｍａｃｈｉｎｅ）やコンテナなどによって実現されたものであってもよい。
【０１０２】
図２３は、コンピュータ１００の一例を示す図である。図２３のコンピュータ１００は、プロセッサ１０１と、入力装置１０２と、表示装置１０３と、通信装置１０４と、記憶装置１０５とを備える。プロセッサ１０１、入力装置１０２、表示装置１０３、通信装置１０４、記憶装置１０５は、バス１０６によって相互に接続されている。
【０１０３】
プロセッサ１０１は、コンピュータ１００の制御装置と演算装置を含む電子回路である。プロセッサ１０１として、例えば、汎用目的プロセッサ、中央処理装置（ＣＰＵ）、マイクロプロセッサ、ディジタル信号プロセッサ（ＤＳＰ）、コントローラ、マイクロコントローラ、状態マシン、特定用途向け集積回路、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラム可能論理回路（ＰＬＤ）またはこれらの組合せを用いることができる。
【０１０４】
プロセッサ１０１は、バス１０６を介して接続された各装置（例えば、入力装置１０２、通信装置１０４、記憶装置１０５）から入力されたデータやプログラムに基づいて演算処理を行い、演算結果や制御信号を、バス１０６を介して接続された各装置（例えば、表示装置１０３、通信装置１０４、記憶装置１０５）に出力する。具体的には、プロセッサ１０１は、コンピュータ１００のＯＳ（オペレーティングシステム）や、制御プログラムなどを実行し、コンピュータ１００に含まれるそれぞれの装置を制御する。
【０１０５】
制御プログラムとは、コンピュータ１００に、電子装置１の処理回路１３の少なくとも一部の処理を実行させるプログラムである。制御プログラムが実行する処理の例としては、光源のパルス生成回路に向けてパルスの生成指令を送信する処理、信号の等化処理、光源によって出射される電磁波の設定変更処理、出射された電磁波の設定に係る情報を検出回路１１または等化器１４に通知する処理、演算部１５による距離、光子数の計算処理、信号の復調・復号処理、画像の構成処理などが挙げられる。なお、これらの処理の一部を制御プログラムではなく、専用の電子回路などのハードウェアに実行させることを妨げるものではない。
【０１０６】
制御プログラムは、一時的ではない有形のコンピュータ読み取り可能な記憶媒体に記憶される。上記の記憶媒体は、例えば、光ディスク、光磁気ディスク、磁気ディスク、磁気テープ、フラッシュメモリ、半導体メモリであるが、これに限られない。プロセッサ１０１が制御プログラムを実行することによって、コンピュータ１００は所望の処理を実行する装置として動作することができる。
【０１０７】
入力装置１０２は、コンピュータ１００に情報を入力するための装置である。入力装置１０２は、例えば、キーボード、マウス、タッチパネルなどであるが、これ以外の装置であってもよい。例えば、ユーザは、入力装置１０２を介して、ユーザは物体２に向けて照射する電磁波のパルス形状、パルス幅、強度、パルスの出射タイミング、周波数などを変更する操作、等化処理に使われる手法を選択する操作、測距処理を開始する操作、表示装置１０３に表示される内容を変更する操作などを求める指令をコンピュータ１００に入力することができる。
【０１０８】
表示装置１０３は、画像や映像を表示するための装置である。表示装置１０３は、例えば、ＬＣＤ（液晶ディスプレイ）、ＣＲＴ（ブラウン管）、有機ＥＬ（有機エレクトロルミネッセンス）ディスプレイ、プロジェクタ、ＬＥＤディスプレイなどであるが、これに限られない。コンピュータ１００が距離測定装置として使われる場合、表示装置１０３には、物体２に向けて照射する電磁波のパルス形状、パルス幅、強度、パルスの出射タイミング、周波数などに関する情報（パルス情報）、物体２までの距離の測定結果などが表示される。
【０１０９】
通信装置１０４は、コンピュータ１００が外部装置と無線または有線で通信するために使用する装置である。通信装置１０４は、例えば、ＮＩＣ（Ｎｅｔｗｏｒｋ  Ｉｎｔｅｒｆａｃｅ  Ｃａｒｄ）、通信モジュール、モデム、ハブ、ルータなどであるが、これに限られない。コンピュータ１００は、通信装置１０４を介して、他の計算機、サーバ、端末とデータ通信をすることができる。コンピュータ１００は通信装置１０４を介して、リモートの端末からの操作指令を受け付けたり、所望のテキストやグラフィックをリモートの端末に表示させたりしてもよい。
【０１１０】
記憶装置１０５は、コンピュータ１００のＯＳや、制御プログラム、制御プログラムの実行に必要なデータ、制御プログラムの実行により生成されたデータなどを記憶する記憶媒体である。記憶装置１０５には、主記憶装置と外部記憶装置が含まれる。主記憶装置は、例えば、ＲＡＭ、ＤＲＡＭ、ＳＲＡＭであるが、これに限られない。また、外部記憶装置は、例えば、ハードディスク、光ディスク、フラッシュメモリ、磁気テープなどであるが、これに限られない。
【０１１１】
なお、コンピュータ１００は、プロセッサ１０１、入力装置１０２、表示装置１０３、通信装置１０４、記憶装置１０５を、それぞれ１つずつまたは複数備えてもよい。また、コンピュータ１００にプリンタやスキャナなどの周辺機器が接続されていてもよい。上述の処理回路１３の機能を単一のコンピュータ１００によって実現してもよい。また、上述の処理回路１３の機能は、複数のコンピュータ１００が相互に接続された情報システムによって実現されていてもよい。
【０１１２】
さらに、制御プログラムは、コンピュータ１００の記憶装置１０５に予め記憶されていてもよいし、コンピュータ１００の外部の記憶媒体に記憶されていてもよいし、インターネット上にアップロードされていてもよい。いずれの場合にも、制御プログラムをコンピュータ１００にインストールして実行することにより、所望の機能を実現することができる。
【０１１３】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【０１１４】
１  電子装置
２  物体
３  出射光
４  反射光
４ａ  電磁波
５  環境光
１０  光源
１１、１１ａ、１１ｂ、１１ｃ  検出回路
１２  Ａ／Ｄコンバータ（ＡＤＣ）
１２ａ  サンプラ回路
１３  処理回路
１４  等化器
１５  演算部
１６  制御部
２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、２０ｆ  ブランチ
２１  ＡＰＤ（アバランシェフォトダイオード）
２２  クエンチ回路
２３  パルス回路
２４、２４ａ、２９  波形整形回路
２４ｃ、２９ａ  フィルタ回路
２５、５２  加算器
２６ａ、２６ｂ、２７ａ、２７ｂ、３３、３４、３５、４２、４３、４７  パルス
２８  デマルチプレクサ回路
３０  コンパレータ
３１  遅延器
３２  アンド回路
３６  パルス幅調整回路
３７ａ、３７ｂ  遅延器
３８ａ、３８ｂ、３８ｃ  乗算器
３９、５２  加算器
４０、４０ａ、４０ｂ、４０ｃ  電流源
４１ａ、４１ｂ、４１ｃ  抵抗
４４  カウンタ回路
４５  遅延回路
４６  出力回路
４９ａ、４９ｂ、４９ｃ  スイッチ
５０ａ、５０ｂ、５０ｃ、５１ａ、５１ｂ、５１ｃ、５１ｄ  配線
１００  コンピュータ
１０１  プロセッサ
１０２  入力装置
１０３  表示装置
１０４  通信装置
１０５  記憶装置
１０６  バス
【図１】
2020034304.tif 000004
【図２】
2020034304.tif 000005
【図３】
2020034304.tif 000006
【図４】
2020034304.tif 000007
【図５】
2020034304.tif 000008
【図６】
2020034304.tif 000009
【図７】
2020034304.tif 000010
【図８】
2020034304.tif 000011
【図９】
2020034304.tif 000012
【図１０】
2020034304.tif 000013
【図１１】
2020034304.tif 000014
【図１２】
2020034304.tif 000015
【図１３】
2020034304.tif 000016
【図１４】
2020034304.tif 000017
【図１５】
2020034304.tif 000018
【図１６】
2020034304.tif 000019
【図１７】
2020034304.tif 000020
【図１８】
2020034304.tif 000021
【図１９】
2020034304.tif 000022
【図２０】
2020034304.tif 000023
【図２１】
2020034304.tif 000024
【図２２】
2020034304.tif 000025
【図２３】
2020034304.tif 000026