(57)【要約】【課題】  ゲート駆動回路を改善することにより、半導体スイッチング素子ターンオン時のゲート電圧の発振を抑制して、半導体スイッチング素子のチップ性能の向上とチップシュリンクの両立を実現させること。【解決手段】  外部から入力されるゲート駆動信号により、半導体スイッチング素子を駆動するための第１のゲート信号を出力するゲートドライバ回路と、ゲートドライバ回路よりも低い駆動能力の定電流により前記半導体スイッチング素子を駆動するための第２のゲート信号を出力する低定電流回路と、半導体スイッチング素子のターンオン時に該半導体スイッチング素子のゲート電圧がミラー電圧に到達すると、半導体スイッチング素子に供給するゲート信号を前記第１のゲート信号から第２のゲート信号に切り替える切替回路とを備える。【選択図】      図１
2020136874.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子にゲート信号を供給して該半導体スイッチング素子をオン・オフ駆動するゲート駆動回路であって、
外部から入力されるゲート駆動信号により、前記半導体スイッチング素子を駆動するための第１のゲート信号を出力するゲートドライバ回路と、
前記ゲートドライバ回路よりも低い駆動能力の定電流により前記半導体スイッチング素子を駆動するための第２のゲート信号を出力する低定電流回路と、
前記半導体スイッチング素子のターンオン時に該半導体スイッチング素子のゲート電圧がミラー電圧に到達すると、前記半導体スイッチング素子に供給するゲート信号を前記第１のゲート信号から第２のゲート信号に切り替える切替回路と、
を備えたことを特徴とするゲート駆動回路。
【請求項２】
前記半導体スイッチング素子は、該半導体スイッチング素子の主電流を検出するセンス部を有し、
前記切替回路は、前記センス部の出力をフィードバックして所定の電圧値と比較する比較回路を備え、該比較回路の出力に基づいて、前記半導体スイッチング素子のゲート電圧がミラー電圧に到達したことを検知することを特徴とする請求項１に記載のゲート駆動回路。
【請求項３】
前記切替回路は、前記比較回路によって前記半導体スイッチング素子のゲート電圧がミラー電圧に到達すると、前記第２のゲート信号によるミラー期間中、前記比較回路の出力を保持するホールド回路を備え、該ホールド回路の出力により前記半導体スイッチング素子に供給するゲート信号を前記第１のゲート信号から第２のゲート信号に切り替えることを特徴とする請求項２に記載のゲート駆動回路。
【請求項４】
前記比較回路は、前記センス部の出力の過渡的な変化値に基づいて、前記半導体スイッチング素子のゲート電圧がミラー電圧に到達したことを検知することを特徴とする請求項２または３に記載のゲート駆動回路。
【請求項５】
前記半導体スイッチング素子は、逆導通ＩＧＢＴであることを特徴とする請求項１〜４のいずれか一項に記載のゲート駆動回路。
【請求項６】
請求項５に記載のゲート駆動回路と、
該ゲート駆動回路から供給されるゲート信号によって動作する逆導通ＩＧＢＴと、
を具備したことを特徴とするパワー半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体スイッチング素子、特にキャリア蓄積層（以降「ＣＨＳ層」という。）を使用する逆導通ＩＧＢＴ（以降「ＲＣ−ＩＧＢＴ」という。）を内蔵したＩＰＭ（Intelligent Power Module）のターンオン時の発振現象を好適に防止するゲート駆動回路およびパワー半導体モジュールに関する。
【背景技術】
【０００２】
一般に、民生・産業用のモータ駆動用などに広く用いられるインバータ装置は、ＭＯＳＦＥＴやＩＧＢＴなどのパワー半導体スイッチング素子と、その半導体スイッチング素子を駆動する駆動回路を備えている。また、機器の小型化と保護回路内蔵のための手段として、半導体スイッチング素子と駆動回路を１パッケージ化したＩＰＭが用いられる。図３にその回路例を示す。この図に示すように、ＩＰＭのインバータ回路を構成する半導体スイッチング素子は通常ＩＧＢＴとＦＷＤ（ Free Wheeling Diode）の組み合わせで使用される。
【０００３】
近年、モジュールの小型化とコストダウンのために、半導体スイッチング素子には個々のＩＧＢＴとＦＷＤのチップに替えて、ＩＧＢＴとＦＷＤを1チップ化したＲＣ−ＩＧＢＴを用いたＩＰＭを提供して、チップ総面積の減少を図っている（図４参照）。
【０００４】
ＲＣ−ＩＧＢＴの性能は他の半導体スイッチング素子と同様に、そのチップ面積に比例し、面積が大きいほど導通損失が小さくなる。しかしながら、チップ面積を大きくすると、コストが高くなり、また素子の小型化（チップシュリンク）が実現できなくなる。ＲＣ−ＩＧＢＴの導通損失の低減とチップシュリンクを両立させるためには、デバイスの構造にＣＨＳ層を導入するという手法がある。（例えば、特許文献１を参照のこと。）
【０００５】
しかしながらこの手法を用いると、ＣＨＳ層の導入によりＲＣ−ＩＧＢＴのトレンチ周りのホール密度が高くなり、ゲートをチャージアップする現象が起こり、ＲＣ−ＩＧＢＴのターンオン時にゲート電圧等が発振するという問題が生じる。この発振現象を図５に示す。この図において、符号Ａで示すタイミングでチャージアップ現象が発生し、その後符合Ｂのタイミングで発振が生じる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】再表２０１５／１９４５９０号公報
【特許文献２】特開２０１５−１９５７００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記問題の対策としては、ＣＨＳ層濃度を低減したり、あるいは半導体スイッチング素子のチャネル密度を小さくするという方法が考えられる。しかし、このような方法を採ると、発振現象を抑えることはできても、導通損失の改善効果が小さくなり、ＣＨＳ層を導入する意味がなくなる。このため、発明者らは半導体スイッチング素子側ではなく、ゲート駆動回路側で対策を採ることを考えた。
【０００８】
従来、半導体スイッチング素子の動作状況に応じてゲートの駆動能力を切り替える技術が提案されている。例えば、特許文献２では、センスＭＯＳとカレントミラーを構成する複数のメインＭＯＳを選択的に動作させて、半導体スイッチング素子のゲートの電荷を引き抜く速度を変え、これによってｄｖ／ｄｔを抑制し、コレクタ電圧Ｖｃｅのオーバーシュートを抑え、サージ電圧を低減させる駆動装置が提案されている。
【０００９】
しかしながら、特許文献２は、ターンオフ時のｄｖ／ｄｔを抑制することを目的とし、ターンオン時のゲート電圧の発振を目的としていないため、上述したＲＣ−ＩＧＢＴの発振現象の問題を解決することはできない。
【００１０】
本発明は上述のかかる事情に鑑みてなされたものであり、半導体スイッチング素子側ではなく、ゲート駆動回路側で対策をとることにより、半導体スイッチング素子ターンオン時のゲート電圧等の発振を抑制して、半導体スイッチング素子の導通性能等チップ性能の向上を図ると共にチップシュリンクを実現することのできるゲート駆動回路およびパワー半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明に係るゲート駆動回路は、
半導体スイッチング素子にゲート信号を供給して該半導体スイッチング素子をオン・オフ駆動するゲート駆動回路であって、
外部から入力されるゲート駆動信号により、前記半導体スイッチング素子を駆動するための第１のゲート信号を出力するゲートドライバ回路と、
前記ゲートドライバ回路よりも低い駆動能力の定電流により前記半導体スイッチング素子を駆動するための第２のゲート信号を出力する低定電流回路と、
前記半導体スイッチング素子のターンオン時に該半導体スイッチング素子のゲート電圧がミラー電圧に到達すると、前記半導体スイッチング素子に供給するゲート信号を前記第１のゲート信号から第２のゲート信号に切り替える切替回路と、
を備えたことを特徴とする。
【００１２】
本発明では、半導体スイッチング素子のターンオン時に該半導体スイッチング素子のゲート電圧がミラー電圧に到達すると、低定電流回路の出力に切り替えて半導体スイッチング素子をオン駆動するので、ゲートのチャージアップを防ぎ、ゲート電圧の発振を抑制することができる。
【００１３】
なお、半導体スイッチング素子のゲート電圧がミラー電圧に到達したことを検知する方式としては、半導体スイッチング素子の主電流を検出するセンス部を内蔵した半導体スイッチング素子を用い、このセンス部から出力されるセンス電流の値あるいはセンス電流の過渡的な変化値が所定値以上になったときにミラー電圧に達したと判定することができる。
【００１４】
好ましくは、半導体スイッチング素子のゲート電圧がミラー電圧に到達すると、前記第２のゲート信号によるミラー期間中、前記比較回路の出力を保持するホールド回路を備え、該ホールド回路の出力により前記半導体スイッチング素子に供給するゲート信号を前記第１のゲート信号から第２のゲート信号に切り替えるのが良い。
【００１５】
前記ゲート駆動回路は、パワー半導体スイッチング素子と一体的にモジュール化したパワー半導体モジュールとして実現することができる。特に、パワー半導体スイッチング素子として、逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ）を用いた場合、本発明に係わるゲート駆動回路は、逆導通ＩＧＢＴの問題点であるゲート電圧等の発振を抑制することができるので、逆導通ＩＧＢＴやそれを組み込んだパワー半導体モジュールの小型化（チップシュリンク）が可能となる。
【発明の効果】
【００１６】
以上説明したように、本発明によれば、半導体スイッチング素子のゲート信号を、ゲートミラー期間中に低定電流駆動に切り替えることによって、ゲートのチャージアップを抑制し、ゲート電圧等の発振を防止することができる。これにより、ＣＨＳ層を導入したＲＣ−ＩＧＢＴを内蔵したＩＰＭにおいては、チップ性能の向上を図ると共にチップシュリンクを実現することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態によるゲート駆動回路およびパワー半導体モジュールの回路構成図である。
【図２】図１のゲート駆動回路の波形（実線）と従来のゲート駆動回路の波形（破線）を示す図である。
【図３】一般的なＩＰＭの回路構成である。
【図４】ＲＣ−ＩＧＢＴの構造イメージを示す図である。
【図５】従来のゲート駆動回路を用いたときの波形図である。
【図６】図１の他の実施例によるセンス電流の過渡的変化を検知する回路の説明図である。
【図７】図１の他の実施例による電流検出回路の構成図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の実施の形態について、半導体スイッチング素子とそのゲート駆動回路とを備えたパワー半導体モジュールについて説明する。
【００１９】
図１は本発明の実施形態に係るパワー半導体モジュール１の基本的な概略構成を示す図で、１１はパワー半導体スイッチング素子である高耐圧のＲＣ−ＩＧＢＴである。パワー半導体モジュール１は、高耐圧のＲＣ−ＩＧＢＴ１１に加えてＲＣ−ＩＧＢＴ１１をオン・オフ駆動するゲートドライバ回路６を主体として構成されたゲート駆動回路２を備える。ゲートドライバ回路６は、基本的にはその入力端子に外部の図示しない制御装置等から印加されるパルス状のゲート駆動信号に従ってＲＣ−ＩＧＢＴ１１の制御電極であるゲートに加えるゲート信号（第１のゲート信号）を出力する。出力された第１のゲート信号は、スイッチ９ａを介してＲＣ−ＩＧＢＴ１１のゲートに供給される。ゲートドライバ回路６は、このようにＲＣ−ＩＧＢＴ１１のゲート電圧Ｖgeを制御して、これによってＩＧＢＴ１１をオン・オフ駆動する役割を担う。
【００２０】
またゲート駆動回路２には、ゲートドライバ回路６とは別にゲートドライバ回路６よりも低い駆動能力の低電流を出力する低定電流回路７が設けられている。この低定電流回路７から出力されるゲート信号（第２のゲート信号）は、スイッチ９ｂを介してＲＣ−ＩＧＢＴ１１のゲートに供給される。この低定電流回路７から出力される定電流は、ＲＣ−ＩＧＢＴ１１のゲートをオンし、ゲート電圧が発振しない電流値に予め設定される。
上述したスイッチ９ａ，９ｂは、後述する切替信号sw_contに従って、択一的に選択され、いずれか一方のみがオン（閉状態）になる。
【００２１】
ＲＣ−ＩＧＢＴ１１は、主電流を検出するセンス電流を生成するセンス部を備え、ゲート駆動回路２は、ＲＣ−ＩＧＢＴ１１のセンス端子から出力されるセンス電流Ｉｓｃの大きさを監視することによって、ＲＣ−ＩＧＢＴ１１のゲート電圧がミラー電圧に達したことを検知して切替信号sw_contを出力する切替回路１０を備える。
【００２２】
この切替回路１０は、例えばＲＣ−ＩＧＢＴ１１が有するセンス端子に接続された電流検出抵抗３を用いて構成された電流検出回路１２と比較回路５とを備える。
【００２３】
電流検出回路１２は、ＲＣ−ＩＧＢＴ１１のコレクタ電流（主電流）Ｉcに比例したセンス電流Ｉｓｃを電流検出抵抗３に流すことでコレクタ電流Ｉcに相当する電流検出電圧Ｖsを生成する役割を担う。また比較回路５は、電流検出回路１２により検出された電流検出電圧Ｖsと、予め設定された基準電圧Ｖrefとを比較する。そして比較回路５は電流検出電圧Ｖsが基準電圧Ｖrefを超えたとき、ＲＣ−ＩＧＢＴ１１のゲート電圧がミラー電圧に達したとして、検知信号を出力する。この検知信号は、ホールド回路８によって一定時間保持され、その時間、切替信号sw_contが出力される。ホールド回路８のこの保持時間は、低定電流回路７から出力される第２のゲート信号がＲＣ−ＩＧＢＴ１１に供給されたときのミラー期間とすることができる。
【００２４】
ホールド回路８は、たとえば、比較回路５の検知信号の「Ｌ」レベルから「Ｈ」レベルへの変化によってセットされ、上記保持時間出力を維持する単安定マルチバイブレータで実現することができる。
【００２５】
上記構成を有するホールド回路８から出力される切替信号sw_contは、ＲＣ−ＩＧＢＴ１１がターンオンして、比較回路５が検知信号を出力するまでは、「Ｌ」レベルになる。このため、スイッチ９ａには「Ｌ」レベル、スイッチ９ｂにはＮＯＴ素子（インバータ）１３を介して「Ｈ」レベルの切替信号がそれぞれ供給される。スイッチ９ａ，９ｂは、切替信号が「Ｌ」レベルのときにオン（閉状態）、「Ｈ」レベルのときにオフ（開状態）となるスイッチである。このため、比較回路５が検知信号を出力するまで、すなわちＲＣ−ＩＧＢＴ１１のゲート電圧がミラー電圧に達する充電期間中は、ゲートドライバ回路６から出力される第１のゲート信号がスイッチ９ａを介してＲＣ−ＩＧＢＴ１１のゲートに供給される。
【００２６】
その後、センス電流Ｉｓｃが増加し、比較回路５が検出信号を出力すると、ホールド回路８から出力される切替信号sw_contが「Ｈ」レベルになる。したがって、スイッチ９ａに供給される切替信号は「Ｈ」レベル，スイッチ９ｂに供給さえる切替信号は「Ｌ」レベルとなり、低定電流回路７から出力される第２のゲート信号がＲＣ−ＩＧＢＴ１１のゲートに供給される。
【００２７】
ホールド回路８は、上述したように第２のゲート信号によるミラー期間の経過後、切替信号sw_contを「Ｌ」レベルに変化させる。これにより、再びゲートドライバ回路６から出力される第１のゲート信号がＲＣ−ＩＧＢＴ１１のゲートに供給される。ゲートドライバ回路６の第１のゲート信号は外部から入力されるゲート駆動信号に従って変化するため、ゲート駆動信号がオフ変化すると、第１のゲート信号もオフになる。この結果ＲＣ−ＩＧＢＴ１１はオフ状態になる。
【００２８】
図２は本発明のタイミングチャートを示す図である。従来のゲート駆動回路による波形を破線、本実施の形態のゲート駆動回路による波形を実線で示している。この図に示すように、ＲＣ−ＩＧＢＴ１１は、充電期間である時刻ｔ１からｔ２の間は第１のゲート信号により駆動され、この結果、ゲート電圧Ｖgeは従来と同様リニアに急峻に立ち上がる。そして、ミラー電圧の近傍で第２のゲート信号に切り替えると、ミラー期間である時刻ｔ２からｔ４の間、ゲート電圧Ｖge、ゲート電流Ｉgはフラットに推移する。また、コレクタ電流Ｉcには従来に見られる発振現象は生じない。
【００２９】
（他の実施例）
上述した図１の構成は、センス電流Ｉｓｃの過渡的な変化に着目し、ＲＣ−ＩＧＢＴ１１のターンオン時のセンス電流Ｉｓｃ（あるいはセンス電圧Ｖｓ）が所定値以上になったことを検出することによって、ゲート電圧がミラー電圧に達したことを検知するものである。
【００３０】
なお、図５に示すように、通常センス電流Ｉｓｃは、ミラー期間前の充電期間（逆回復期間）に大きく立ち上がる特性を有している。このため、以下に述べる手法により、さらに精度良くミラー期間を検出することができる。
【００３１】
図６は、他の実施例によるセンス電流の過渡的変化を検知する回路の説明図である。図６に示すように、比較回路５の出力とホールド回路８の入力との間にＡＮＤ回路１５を介挿して、比較回路５の出力とゲート駆動信号との論理積をホールド回路８へ入力する。これにより、ホールド回路８は、ゲート駆動信号がオンになって最初にセンス電圧Ｖｓが基準電圧Ｖｒｅｆを超えたタイミングを捉えてミラー期間の到来を検知することができる。
【００３２】
なお、センス電圧Ｖｓが基準電圧Ｖｒｅｆ以上になり、比較回路５の出力がオンするタイミングと、ＲＣ−ＩＧＢＴ１１のゲートがミラー電圧に達するタイミングに時間差が生じる場合がある。この場合、ミラー電圧到達前に低定電流回路７に切り替えても動作に支障はないが、比較回路５がオンになるタイミングを多少遅延させて低定電流回路７に切り替わるタイミングを調整することにより、発振の可能性のある期間のみ低定電流回路７でＲＣ−ＩＧＢＴ１１を駆動するので、動作速度を早めることができる。
【００３３】
電流検出抵抗３の抵抗値や基準電圧Ｖｒｅｆの値を調整することによって、比較回路５がオンするタイミングを遅延させることは可能である。しかしながら、図５に示すようにセンス電流の立ち上がりは急峻であるため、電流検出抵抗３や基準電圧Ｖｒｅｆの調整では効果が小さい。
【００３４】
このため、図７（ａ）に示すように、電流検出抵抗３に並列にコンデンサ１２ａを接続するなど、電流検出回路１２と比較回路５との間に積分回路を設けることによってセンス電圧Ｖｓの立ち上がりタイミングを遅延させる構成の方が好ましい。またこの構成によれば、センス電圧信号に重畳するノイズ除去の相乗効果も期待できる。
【００３５】
センス電流の過渡的な変化を捉える別の手法として、図７（ｂ）に示すようにＲＣ−ＩＧＢＴ１１のセンス端子と電流検出抵抗３との間にコンデンサ１２ｂを介挿するようにしても良い。この構成では、センス電流の時間変化量を検出して、この時間変化量が所定値以上になった場合にミラー期間が到来したことを検知する。
【００３６】
以上、本実施の形態によれば、ゲートドライバ回路によって駆動される半導体スイッチング素子において、半導体スイッチング素子のターンオン時のミラー期間中、ゲートドライバ回路よりも駆動能力の低い低定電流により半導体スイッチング素子を駆動するので、ゲートのチャージアップを抑制し、発振現象を防止することができる。また本実施の形態によるゲート駆動回路をＲＣ−ＩＧＢＴに適用することにより、ＲＣ−ＩＧＢＴのチップ性能の向上や小型化（チップシュリンク）をより進めることができる。
【００３７】
また、半導体スイッチング素子のオン駆動中、ミラー期間のみ第２のゲート信号で駆動し、それ以外は第１のゲート信号で駆動するので、スイッチング時間の遅延を最小限に留めることができる。
【００３８】
上記実施の形態で説明したように、本実施の形態によるゲート駆動回路は、ＲＣ−ＩＧＢＴに適用されて最も効果が期待されるが、ＲＣ−ＩＧＢＴに限らず、一般の半導体スイッチング素子にも適用可能である。なお、本発明のゲート駆動方式はミラー期間が従来に比べて延びるため、素子のスイッチング時間が長くなりスイッチング損失は増加するものの、例えば近年のエアコン用コンプレッサの駆動モータは導通期間が長く、スイッチング回数が少ない２相変調制御方式などにも好適に用いることができる。
【００３９】
本発明は上述した実施の形態に限定されることなく、その要旨を逸脱しない範囲で種々変形して実現することができる。
【符号の説明】
【００４０】
１    パワー半導体モジュール
２    ゲート駆動回路
３    電流検出抵抗
５    比較回路
６    ゲートドライバ回路
７    低定電流回路
８    ホールド回路
９ａ，９ｂ    スイッチ
１０    切替回路
１２    電流検出回路
１２ａ，１２ｂ    コンデンサ
１３    ＮＯＴ素子
１５    ＡＮＤ回路
【図１】
2020136874.tif 000003
【図２】
2020136874.tif 000004
【図３】
2020136874.tif 000005
【図４】
2020136874.tif 000006
【図５】
2020136874.tif 000007
【図６】
2020136874.tif 000008
【図７】
2020136874.tif 000009