(57)【要約】      （修正有）【課題】高速書き込み動作のための高ビット密度及び高耐久性を達成できるＭＲＡＭメモリセルを提供する。【解決手段】垂直スピントランスファートルクＭＲＡＭメモリセル５０は、自由層ＦＬ５４、ピンド層ＰＬ５２及び自由層とピンド層との間のトンネルバリアＴＢ５６を含む磁気トンネル接合ＭＴＪ５１を備える。自由層は、自由層の平面に対して垂直である、切り替え可能な磁化方向を含む。キャップ層は、磁気トンネル接合に隣接して設けられている。キャップ層の厚さは、キャップ層が加熱層として機能する。【選択図】図１
2020136661.tif 000002
【特許請求の範囲】
【請求項１】
装置であって、
磁気トンネル接合であって、固定層であって、前記固定層の平面に対して垂直である固定磁化方向を有する、固定層、自由層であって、切り替えられることができ、かつ前記自由層の平面に対して垂直である磁化方向を有する、自由層、及び前記固定層と前記自由層との間のトンネルバリアを含む、磁気トンネル接合と、
前記磁気トンネル接合に隣接するキャップ層であって、前記キャップ層は、前記キャップ層が、前記キャップ層の抵抗面積積と、前記トンネルバリアの抵抗面積積とを合わせた総抵抗面積積の少なくとも２０％を占めるような厚さを含む、キャップ層と、を備える、装置。
【請求項２】
前記キャップ層が、前記キャップ層を通る電流に応答して、前記磁気トンネル接合を加熱するように構成されている、請求項１に記載の装置。
【請求項３】
前記キャップ層の抵抗面積積が、前記トンネルバリアの前記抵抗面積積と同等である、請求項１に記載の装置。
【請求項４】
抵抗加熱層であって、前記抵抗加熱層及び前記磁気トンネル接合を通る電流に応答して、前記磁気トンネル接合を加熱するように構成されている、抵抗加熱層、を更に備える、請求項１に記載の装置。
【請求項５】
前記キャップ層から分離され、かつ該キャップ層に隣接する抵抗加熱層を更に備える、請求項１に記載の装置。
【請求項６】
前記抵抗加熱層が、電子トンネリングを促進しない高抵抗層である、請求項５に記載の装置。
【請求項７】
前記抵抗加熱層が、１〜１０Ωｃｍの抵抗率を有する、請求項５に記載の装置。
【請求項８】
前記抵抗加熱層が、半導体薄膜である、請求項５に記載の装置。
【請求項９】
前記抵抗加熱層が、ゲルマニウムを含むか、又はアモルファスＢｉＧｅ合金である、請求項５に記載の装置。
【請求項１０】
前記キャップ層及び前記トンネルバリアが、ＭｇＯである、請求項１に記載の装置。
【請求項１１】
前記キャップ層及び前記トンネルバリアが、同じ厚さを有する、請求項１に記載の装置。
【請求項１２】
前記キャップ層が、前記自由層に隣接し、
前記磁気トンネル接合及び前記キャップ層が、不揮発性スピントランスファートルクＭＲＡＭメモリセルを形成し、
前記自由層が、スピントランスファートルクによって磁化方向を切り替えるように構成されている、請求項１に記載の装置。
【請求項１３】
装置であって、
固定されている磁化方向を有する固定強磁性層と、
切り替えられることができる磁化方向を有する自由強磁性層と、
前記固定されている強磁性層と前記自由強磁性層との間のトンネルバリアと、
前記自由強磁性層に隣接するキャップ層と、
前記キャップ層に隣接する抵抗加熱層と、を備える、装置。
【請求項１４】
前記抵抗加熱層が、電子トンネリングを促進しない高抵抗層である、請求項１３に記載の装置。
【請求項１５】
前記抵抗加熱層が、抵抗率１〜１０Ωｃｍを有する、請求項１３に記載の装置。
【請求項１６】
前記抵抗加熱層が、半導体薄膜である、請求項１３に記載の装置。
【請求項１７】
前記抵抗加熱層が、ゲルマニウムを含むか、又はアモルファスＢｉＧｅ合金である、請求項１３に記載の装置。
【請求項１８】
方法であって、
磁気トンネル接合、及び前記磁気トンネル接合に隣接するキャップ層を含む不揮発性スピントランスファートルクＭＲＡＭメモリセルに書き込むことであって、前記磁気トンネル接合が、切り替えられることができる磁化方向を有する自由強磁性層を含む、書き込むこと、を含み、前記書き込むことが、
前記磁気トンネル接合及び前記キャップ層を通して電流を伝導することと、
前記磁気トンネル接合内の電流密度を低減するために、前記キャップ層が、前記電流を伝導しながら前記磁気トンネル接合を加熱することと、
前記電流及び前記加熱に応答して、前記自由層の平面に対して垂直である第１の方向から、前記自由層の平面に対して垂直である第２の方向に、前記自由層の前記磁化方向を切り替えることと、を含む、方法。
【請求項１９】
前記磁気トンネル接合及び前記キャップ層を通して前記電流を伝導することが、抵抗ヒータ層を通して前記電流を伝導することを含む、請求項１８に記載の方法。
【請求項２０】
前記キャップ層が、前記メモリセルの前記抵抗面積積の２０〜５０％を占める、請求項１８に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
メモリは、携帯電話、デジタルカメラ、個人情報端末、医療用電子機器、モバイルコンピューティングデバイス、非モバイルコンピューティングデバイス、及びデータサーバなどの様々な電子デバイスに広く使用されている。メモリは、不揮発性メモリ又は揮発性メモリを含み得る。不揮発性メモリにより、不揮発性メモリが電源（例えば、電池）に接続されていないときでも、情報を記憶及び保持することが可能になる。
【０００２】
不揮発性メモリの一例として、磁気抵抗ランダムアクセスメモリ（magnetoresistive random access memory、ＭＲＡＭ）があり、これは、データを記憶するために電子電荷を使用するいくつかの他のメモリ技術とは対照的に、記憶されるデータを表すために磁化を使用する。一般に、ＭＲＡＭは、半導体基板上に形成された数多くの磁気メモリセルを含み、そこでは、各メモリセルが、（少なくとも）１ビットのデータを表す。データのビットは、メモリセル内の磁気素子の磁化方向を変化させることによって、メモリセルに書き込まれ、ビットは、メモリセルの抵抗を測定することによって読み取られる（低抵抗は、典型的には「０」ビットを表し、高抵抗は、典型的には「１」ビットを表す）。本明細書で使用されるとき、磁化方向とは、磁気モーメントが配向する方向である。
【０００３】
ＭＲＡＭは、有望な技術ではあるが、従前のＭＲＡＭメモリセル設計では、高速書き込み動作のための高ビット密度及び高耐久性を達成することは、困難である。
【図面の簡単な説明】
【０００４】
同様に番号付けされた要素は、異なる図で共通の構成要素を指す。
【０００５】
【図１】ＭＲＡＭメモリセルのブロック図である。
【０００６】
【図２】ＭＲＡＭメモリセルのブロック図である。
【０００７】
【図３】ＭＲＡＭメモリセルのブロック図である。
【０００８】
【図４】ＭＲＡＭメモリセルのブロック図である。
【０００９】
【図５】ＭＲＡＭメモリセルのブロック図である。
【００１０】
【図６】ＭＲＡＭメモリセルのブロック図である。
【００１１】
【図７】ＭＲＡＭメモリセルのブロック図である。
【００１２】
【図８】ＭＲＡＭメモリセルのブロック図である。
【００１３】
【図９】ＭＲＡＭメモリセルにデータを書き込むために実行されるプロセスの一実施形態を説明するフローチャートである。
【００１４】
【図１０】本明細書で提案される新しいメモリセルを使用するメモリシステムのブロック図である。
【発明を実施するための形態】
【００１５】
自由層、ピンド層、及び自由層とピンド層との間のトンネルバリアを含む磁気トンネル接合を備える垂直スピントランスファートルクＭＲＡＭメモリセルが提案される。自由層は、自由層の平面に対して垂直である、切り替え可能な磁化方向を含む。キャップ層が、磁気トンネル接合に隣接して設けられる。キャップ層の厚さは、キャップ層が加熱層として機能し、その結果、書き込み中の電流密度の低減をもたらし、書き込みマージンを増大させるように、厚くする。いくつかの実施形態では、抵抗加熱層が、キャップ層に隣接するメモリセルに追加され、その結果、電流密度の低減、及び書き込みマージンの増加を達成し、同時にまた、読み取り中の信号対雑音配給量も改善する。
【００１６】
スピントランスファートルク（spin transfer torque、「ＳＴＴ」）は、磁気トンネル接合内の磁気層の配向が、スピン偏極電流を使用して変更され得る効果である。電荷キャリア（電子など）は、キャリアに固有のわずかな量の角運動量であるスピンとして知られる特性を有する。電流は、一般に、非偏極である（例えば、５０％のスピン上向き電子及び５０％のスピン下向き電子からなる）。スピン偏極電流は、どちらかのスピンの電子がより多い電流である（例えば、過半量のスピン上向き電子、又は過半量のスピン下向き電子）。電流を厚い磁気層（通常、固定層、ピンド層、又は基準層と呼ばれる）に流すことによって、スピン偏極電流が生成され得る。このスピン偏極電流が、第２の磁気層（多くの場合、「自由層」と呼ばれる）に方向付けられた場合、角運動量は、この第２の磁気層にトランスファーされ得、第２の磁気層の磁化方向を変化させることができる。これは、スピントランスファートルクと呼ばれる。
【００１７】
スピントランスファートルクを使用して、ＭＲＡＭメモリをプログラム又は書き込みすることができる。スピントランスファートルク磁気ランダムアクセスメモリ（spin transfer torque magnetic random access memory、ＳＴＴ  ＭＲＡＭ）は、磁場を使用して能動素子を反転させる他のＭＲＡＭよりも低い電力消費及び良好なスケーラビリティという利点を有する。スピントランスファートルク技術は、低電流要件及び低コスト化を併せ持つＭＲＡＭデバイスを可能にする潜在性を有する。しかしながら、磁化を再配向するのに必要とされる電流の量は、ほとんどの商用用途にとって高すぎる場合があり、これにより、チップ面積当たりの製造され得るビットの数（すなわち、メモリ密度）が制限される。これは、ＭＲＡＭデバイスに電流を提供するトランジスタを大きくする必要があり、したがって、設置面積を大きく占有させる必要があるためである（トランジスタを通る電流は、トランジスタのサイズに対応する）。また、いくつかのＳＴＴ  ＭＲＡＭは、小さい書き込みマージンを有する。書き込みマージンとは、ＭＲＡＭデバイスの破壊を引き起こす電圧又は電流と、磁化を再配向する（すなわち、ビットを書き込む）ために必要である電圧又は電流との間の差である。このマージンが小さい場合、ＭＲＡＭビットが破壊される前にＭＲＡＭビットに書き込むことができる回数、すなわち、ＭＲＡＭ耐久性もまた、小さい。
【００１８】
図１は、例示的なＳＴＴ  ＭＲＡＭメモリセル５０の概略図である。本文書では、メモリセルとは、記憶装置の基本単位である。メモリセル５０は、上部強磁性層５２、下部強磁性層５４、及びそれら２つの強磁性層の間の絶縁層であるトンネルバリア（tunnel barrier、ＴＢ）５６を含む磁気トンネル接合（magnetic tunnel junction、ＭＴＪ）５１を備える。この例では、下部強磁性層５４は、自由層（free layer、ＦＬ）であり、自由層の磁化方向は、切り替えられ得る。上部強磁性層５２は、ピン（又は固定）層（pinned layer、ＰＬ）であり、その磁化方向は、（通常の環境下では）変化することはできない。自由層５４内の磁化が、ピンド層ＰＬ５２内の磁化に平行である場合、メモリセル５０の両端間抵抗は、相対的に低い。自由層ＦＬ５４内の磁化が、ピンド層ＰＬ５２内の磁化に逆平行である場合、メモリセル５０の両端間抵抗は、相対的に高い。メモリセル５０内のデータ（「０」又は「１」）は、メモリセル５０の抵抗を測定することによって読み取られる。その際、メモリセル５０に取り付けられた導電体６０／７０を利用してＭＲＡＭデータを読み取る。設計によって、平行及び逆平行の両方の構成は、静穏状態及び／又は読み取り動作中において（十分に低い読み取り電流で）安定した状態を保つ。
【００１９】
残りの本文及び図において、書き込み電流の方向は、電子流の方向として定義される。したがって、書き込み電流という用語は、電子電流を指す。ＭＲＡＭメモリセルビット値を「設定する」（すなわち、自由層の磁化方向を選択する）ために、電気書き込み電流６２が、導体６０から導体７０に印加される。書き込み電流内の電子は、ピンド層５２が強磁性金属であるため、その電子がピンド層５２を通過するとき、スピン偏極される。強磁性金属内の伝導電子が、磁化方向と同一直線状のスピン配向を有するが、それらの伝導電子のうちの相当の大部分が、磁化方向に平行である特定の配向を有し、正味のスピン偏極電流を生ずることになる。電子スピンとは、角運動量を意味し、それは、電子の磁気モーメントに、ただし、その逆方向に正比例するが、説明を容易にするために、この方向の区別を使用して進めることはしない。スピン偏極電子がトンネルバリア５６両端間をトンネルするとき、角運動量保存により、結果として、自由層５４及びピンド層５２の両方にトルクを与えることができるが、このトルクは、ピンド層の磁化方向に影響を及ぼすには、（設計によって）不適切である。対照的に、自由層５４の初期磁化配向がピンド層５２に対して逆平行である場合に、このトルクは、ピンド層５２の磁化配向に対して平行になるように、自由層５４内の磁化配向を切り替えるには、（設計によって）十分である。次いで、平行である磁化は、このような書き込み電流がオフになる前後では、安定したままの状態である。対照的に、自由層５４磁化及びピンド層５２磁化が、初期に平行である場合、自由層磁化は、前述の場合とは反対方向の書き込み電流の印加によって、ピンド層５２に対して逆平行になるようにＳＴＴ切り替えされ得る。このため、同じＳＴＴ物理特性によって、自由層５４の磁化方法は、書き込み電流方向（極性）の賢明な選択によって、２つの安定した配向のうちのいずれかに、確定的に設定されることができる。
【００２０】
図１のＭＲＡＭメモリセルは、ピンド層磁化及び自由層磁化の両方が面内方向の材料を使用する。対照的に、図２は、ピンド層磁化及び自由層磁化の両方が垂直方向にある（すなわち、自由層によって定義された平面に対して垂直であり、かつピンド層によって定義された平面に対して垂直である）ＭＲＡＭメモリセル７５を切り替えるＳＴＴの概略図を描写する。メモリセル７５は、上部強磁性層７８、下部強磁性層８０、及びそれら２つの強磁性層の間の絶縁層であるトンネルバリア（ＴＢ）８２を含む磁気トンネル接合（ＭＴＪ）７６を備える。この例では、下部強磁性層８０は、自由層ＦＬであり、その磁化方向は、切り替えられ得る。上部強磁性層７８は、ピン（又は固定）層ＰＬであり、その磁化方向は、変更不可能である。自由層８０内の磁化が、ピンド層ＰＬ７８内の磁化に対して平行である場合、メモリセル７５の両端間の抵抗は、相対的に低い。自由層ＦＬ８０内の磁化が、ピンド層ＰＬ７８内の磁化に対して逆平行である場合、メモリセル７５の両端間の抵抗は、相対的に高い。メモリセル７５内のデータ（「０」又は「１」）は、メモリセル７５の抵抗を測定することによって読み取られる。その際、メモリセル７５に取り付けられた導電体８４／８８を利用してＭＲＡＭデータを読み取る。設計によって、平行及び逆平行の両方の構成は、静穏状態及び／又は読み取り動作中において（十分に低い読み取り電流で）安定した状態を保つ。ＭＲＡＭセルビット値を「設定する」（すなわち、自由層の磁化方向を選択する）ために、電気書き込み電流８６が、導体８４から導体８８に印加され、メモリセルは、図１に関して上述したように動作する。
【００２１】
ＭＲＡＭセルに近接する電流キャリア導体を使用した最初のＭＲＡＭセルと比較すると、ＳＴＴ切り替え技術は、相対的に低い電力を必要とし、隣接するビットの乱れという問題を実質的に排除し、より高いメモリセル密度（ＭＲＡＭセルサイズの低減）のためのより有利なスケーリングを有する。後者の課題はまた、自由層磁化及びピンド層磁化が、平面内ではなく、膜面に対して垂直に配向されているＳＴＴ  ＭＲＡＭにも有利である。
【００２２】
図３は、ピンド層磁化及び自由層磁化の両方が垂直方向にあるＳＴＴ切り替えＭＲＡＭメモリセル２００の別の例の概略図を描写する。メモリセル２００は、上部強磁性層２１０、下部強磁性層２１２、及びそれら２つの強磁性層の間の絶縁層であるトンネルバリア（ＴＢ））２１４を含む磁気トンネル接合（ＭＴＪ）２０２を備える。この例では、上部強磁性層２１０は、自由層ＦＬであり、その磁化方向は、切り替えられ得る。下部強磁性層２１２は、ピン（又は固定）層ＰＬであり、その磁化方向は、変更され得ない。メモリセル２００はまた、ＭＴＪ２０２に隣接する（例えば、自由層２１０に隣接する）キャップ層２２０も含む。キャップ層２２０は、ＦＬ２１０に対して追加の垂直異方性を提供するために使用されている。過去には、キャップ層２２０は、ＭＲＡＭメモリセルの抵抗に対して支配的であるトンネルバリア２１４の抵抗と比較して、キャップ層の抵抗が無視できるほど可能な限り薄くなるように実装されていた。
【００２３】
ＳＴＴ  ＭＲＡＭを使用するメモリシステムの開発に対するいくつかの難題としては、切り替え電流の低減、及び書き込みマージンの増大が挙げられる。例えば、自由層の磁化方向が、ピンド層の磁化方向に対して平行である状態から、自由層の磁化方向が、ピンド層の磁化方向に対して逆平行である状態に切り替えることが、より大きい書き込み電流を使用する。一般に、より低い書き込み電流を有することが望ましい。書き込み電流は、自由層の磁化方向を変化させるための、メモリセルに印加される電流である。より低い書き込み電流を有するためには、少なくとも２つの理由がある。第１に、いくつかのメモリシステムは、トランジスタ（例えば、ＮＭＯＳトランジスタ）を使用して、ワード線（又は他の制御線）をメモリセルに接続する。書き込み電流が高い場合、メモリセルが利用できる場所をより少なくさせる、より大きいトランジスタが必要とされ、したがって、より低い密度のメモリをもたらす（所与のメモリチップ面積に対してより小さい容量と同等である）。第２に、より高い電流を使用することは、メモリシステムを含むモバイルデバイスの電池をより早く消耗させる。
【００２４】
書き込みマージンは、書き込み電圧（自由層の磁化方向を変化させるための、メモリセルに印加される電圧）と、メモリセルの破壊電圧との間の差として定義される。書き込みマージンが大きいほど、メモリセルの耐久性（すなわち、セルが確実に書き込みされ得る回数）が、高くなる。
【００２５】
ＳＴＴ  ＭＲＡＭマクロスピン理論によれば、書き込み電圧は、ＭＲＡＭセルの抵抗面積積（resistance area、「ＲＡ」）に直線的に依存する。所与の材料層の場合、ＲＡは、以下のように定義される。
ＲＡ＝ＲＰ×ＳＡ          式（０）
ここで、ＲＰは、（表面エリアに対して直角である）垂直方向に印加される電流に対する材料層の抵抗値であり、ＳＡは、当該材料層の表面積である。メモリセルに対する総ＲＡは、そのすべての層のＲＡの合計に等しく、異なる層の間の界面抵抗からの寄与も含まれる。しかしながら、トンネルバリアのＲＡ、及びキャップ層のＲＡ（高抵抗率の絶縁材料で作製される）は、他の層のＲＡよりもはるかに大きく、後者を無視することができる（低抵抗率の金属で作製されている）それらのＲＡ間で界面接続している。しかしながら、トンネルバリア自体のＲＡは、ＲＬ、及びそれに隣接するＦＬの相対的な磁化配向に依存し、その理由は、ＲＬ及びＦＬの磁化が互いに逆平行に配向されるときに、トンネルバリアを通過する伝導が、部分的に抑制されるスピン偏極トンネリングを介して生じるからである。慣例により、トンネルバリアのＲＡは、ＲＬ及びＦＬの磁化が互いに平行に配向されている場合に定義される。したがって、ＳＴＴ  ＭＲＡＭメモリセルがキャップ層を有する場合、メモリセルの総ＲＡは、トンネルバリアのＲＡ（ＲＬ及びＦＬの平行である磁化配向に対して定義される）、及びキャップ層のＲＡの合計に等しい。
【００２６】
ＭＲＡＭセルは、次式のように、トンネルバリアの厚さｔに指数関数的に依存することが、観測され、
ＲＡ＝（ＲＡ０）ｅαｔ          式（１）
ここで、ＲＡ０は、トンネルバリアの厚さがゼロである極限ＲＡを表す定数（すなわち、ＭＲＡＭセルを含む金属層の残留ＲＡ、典型的には、０．０５〜０．１Ωμｍ２の範囲内）であり、αは、逆長さの次元を表す定数である。
【００２７】
自由層の磁化方向を切り替えるために必要な電流密度は、ＲＡとは無関係であると予想された。しかしながら、電流密度は、ＲＡが増加するにつれて、減少することが観測された。このため、トンネルバリアをより厚くすると、ＳＴＴ  ＭＲＡＭメモリセルに書き込むときに、ＲＡの増大、及び電流密度の減少が生じる。電流密度の低減は、書き込み動作（すなわち、自由層の磁化方向を切り替えること）のために必要とされる書き込み電流を低減する。
【００２８】
本発明者らは、ＳＴＴ  ＭＲＡＭメモリセルを書き込む場合、キャップ層の厚さを増加させると、キャップ層のＲＡを増加させ、メモリセルの総ＲＡを増加させ、結果として、電流密度を減少させることを見出した。書き込み電流密度の低減は、主に、書き込み電流に応答してキャップ層による磁気トンネル接合の加熱によって引き起こされる。キャップ層を厚く作製するほど、電流密度は、より低減される。本発明者らはまた、ＲＡが、すべてトンネルバリアに起因するか、又はトンネルバリアとキャップ層との間で分割されるかどうかにかかわらず、ＭＲＡＭセルを書き込むための電流密度は、セルの総ＲＡに比例することも見出した。先行技術のデバイスでは、技術者は、キャップ層のＲＡを無視できるように探し求めていた。しかしながら、本発明者らは、キャップ層の抵抗面積積を、キャップ層抵抗面積積とトンネルバリアの抵抗面積積とを合わせた総抵抗面積積の少なくとも２０％（又は２０〜５０％）にすることを提案する。例えば、メモリセルが総抵抗面積積１０Ωμｍ２，を有する場合、トンネルバリアは、抵抗面積積８Ωμｍ２を有し、キャップ層は、抵抗面積積２Ωμｍ２を有し、次いでキャップ層のＲＡは、キャップ層抵抗面積積とトンネルバリアの抵抗面積積とを合わせた総抵抗面積積の２０％である。
【００２９】
キャップ層とトンネルバリアとの間のＲＡを割り振ると、より大きな書き込みマージンが得られる。破壊電界Ｅｂｄと呼ばれる、バリアの両端間の特定の電界値に到達したときに、トンネルバリアの破壊が起こることを説明するために、これを考慮しよう。このＥｂｄは、Ｖｂｄ＝Ｅｂｄとして、破壊電圧と関連し、ここで、ｔは、トンネルバリア厚である。したがって、式（１）の、ｔ＝Ｖｂｄ／Ｅｂｄを表すと、以下のように理解することができる。
【数１】
2020136661.tif 000003
したがって、破壊電圧は、ＲＡに関して対数的に依存する。同じことが、キャップ層破壊電圧についても正しい。したがって、トンネルバリアとキャップ層との間の総ＲＡを分割する場合、これらの層の各々の破壊電圧は、ＲＡに伴う直線的な低減よりもはるかに低減され（すなわち、式（２）に基づいて、ｌｎ（ＲＡ）に比例する）、一方で、印加された書き込み電圧については、それらの各々の両端の電圧降下は、それらのそれぞれのＲＡに比例して分割されることになる。この結果によって、書き込みマージンが増加することになる。例えば、トンネルバリア内にＲＡ＝１０Ωμｍ２を有するＭＲＡＭメモリセルを、トンネルバリア内にＲＡ＝５Ωμｍ２、及びキャップ層内にＲＡ＝５Ωμｍ２を有するＭＲＡＭセルを比較してみよう。ＲＡ＝１０Ωμｍ２セルの場合の書き込み電圧が、０．８Ｖであり、破壊電圧が、１．１Ｖであると仮定しよう。よって、書き込みマージンは、０．３Ｖである。ＲＡ０＝０．１Ωμｍ２と仮定すると、式（２）を用いて、
【数２】
2020136661.tif 000004
と計算することができる。次いで、ＲＡ＝５Ωμｍ２の場合、トンネルバリアに対する破壊電圧０．９３Ｖ、及びキャップ層に対する破壊電圧０．９３Ｖを取得する。したがって、セルの破壊電圧は、１．８６Ｖであり、書き込みマージンは、１．０６Ｖに、又は３倍超に増加する。
【００３０】
図４は、上記に説明したように、ピンド層磁化及び自由層磁化の両方が、垂直方向にあり、増加させた厚さを有するキャップ層を利用して、電流密度を低減し、かつ書き込みマージンを増加させるＳＴＴ切り替えＭＲＡＭメモリセル３００の例の概略図を描写している。メモリセル３００は、上部強磁性層３１０、下部強磁性層３１２、及びそれら２つの強磁性層の間の絶縁層としてのトンネルバリア（ＴＢ）３１４を含む磁気トンネル接合（magnetic tunnel junction、ＭＴＪ）３０２を備える。この例では、上部強磁性層３１０は、自由層ＦＬであり、その磁化方向は、切り替え可能である。下部強磁性層３１２は、ピン（又は固定）層ＰＬであり、その磁化方向は、切り替え不可能である。自由層３１０内の磁化がピンド層ＰＬ３１２内の磁化に対して平行である場合、メモリセル３００の両端間抵抗は、相対的に低い。自由層ＦＬ３１０内の磁化が、ピンド層ＰＬ３１２内の磁化に対して逆平行である場合、メモリセル３００の両端間抵抗は、相対的に高い。メモリセル３００内のデータ（「０」又は「１」）は、メモリセル３００の抵抗を測定することによって読み取られる。その際、メモリセル３００に取り付けられた導電体３０６／３０８を利用してＭＲＡＭデータを読み取る。設計によって、平行及び逆平行の両方の構成は、静穏状態及び／又は読み取り動作中において（十分に低い読み取り電流で）安定した状態を保つ。
【００３１】
ピンド層ＰＬ３１２及び自由層ＦＬ３１０の両方について、磁化方向は、垂直方向にある（すなわち、自由層によって画定された平面に対して垂直であり、ピンド層によって画定された平面に対して垂直である）。例えば、図４は、ピンド層ＰＬ３１２の磁化方向を上向きとして示し、自由層ＦＬ３１０の磁化方向を、平面に対して垂直である上向きと下向きとの間で切り替え可能であるものとして示している。
【００３２】
一実施形態では、トンネルバリア３１４は、酸化マグネシウム（ＭｇＯ）で作製されているが、他の材料もまた、使用され得る。自由層３１０は、強磁性金属であり、その磁化方向を変化／切り替えを行う能力を所有する。Ｃｏ、Ｆｅなどの遷移金属、及びそれらの合金に基づく多層を使用して、自由層３１０を形成することができる。一実施形態では、自由層３１０は、コバルト、鉄、及びホウ素の合金を含む。ピンド層３１２としては、コバルト及び白金、並びに／又はコバルト及び鉄の合金を含む、多くの異なる種類の材料であり得る（ただし、これらに限定されない）。
【００３３】
メモリセル３００は、磁気トンネル接合３０２に隣接するキャップ層３０４を含む。一組の実施形態では、キャップ層３０４は、自由層３１０に隣接し、その結果、キャップ層３０４は、自由層３１０と接触し、かつ自由層３１０との境界面を形成している。図４は、導電体３０６と自由層３１０との間にあり、かつ接触しているキャップ層３０４を示す。一実施形態では、キャップ層３０４は、ＭｇＯを含む。他の実施形態では、酸化ハフニウム、酸化タングステン、酸化アルミニウム、又は酸化チタンなどの他の酸化物を使用することができる（ただし、これらに限定されない）。キャップ層３０４の厚さは、キャップ層３０４ＲＡのＲＡが、キャップ層３０４のＲＡと、トンネルバリア３１４のＲＡを合わせた総ＲＡの少なくとも２０％であるように設定されている。いくつかの実施形態では、キャップ層のＲＡは、キャップ層３０４のＲＡと、トンネルバリア３１４のＲＡを合わせたものの（又はメモリセルの総ＲＡの）２０〜５０％であることが提案されている。いくつかの実施形態では、キャップ層３０４及びトンネルバリア３１４は、同じＲＡを有する（したがって、キャップ層のＲＡは、総ＲＡのうちの５０％である）。
【００３４】
１つの例示的な実施態様では、自由層３１０は、厚さ２．０ｎｍを有し、ピンド層３１２は、厚さ３．５ｎｍを有し、トンネルバリア３１４は、厚さ１．０ｎｍを有し、キャップ層３０４は、厚さ０．８ｎｍを有する。別の例示的な実施態様では、キャップ層３０４及びトンネルバリア３１４は、同じ厚さを有する。
【００３５】
図５に描写されているように、ＭＲＡＭメモリセルビット値を「設定する」（すなわち、自由層の磁化方向を選択する）ために、電気書き込み電流３５０が、導体３０８から導体３０６に印加される。書き込み電流３５０内の電子は、ピンド層３１２が強磁性金属であるため、その電子がピンド層３１２を通過するとき、スピン偏極される。スピン偏極電子がトンネルバリア３１４両端間をトンネルするとき、角運動量保存により、結果として、自由層３１０及びピンド層３１２の両方にスピントランスファートルクを与えることができるが、このトルクは、ピンド層３１２の磁化方向に影響を及ぼすには、不十分である（設計によって）。対照的に、自由層２１０の初期磁化配向がピンド層３１２に対して逆平行である場合、このスピントランスファートルクは、ピンド層３１２の磁化配向に対して平行になるように、自由層３１０内の磁化配向を切り替えるには、十分である（設計によって）。次いで、平行である磁化は、このような書き込み電流がオフになる前後では、安定したままの状態である。
【００３６】
対照的に、自由層３１０磁化及びピンド層３１２磁化が、初期に平行である場合、自由層３１０の磁化方向は、前述の場合とは反対方向の書き込み電流の印加によって、ピンド層３１２に対して逆平行になるように切り替えられ得る。例えば、図６に描写したように、書き込み電流３５２は、導電体３０６から伝導体３０８に印加される。したがって、同じＳＴＴ物理特性によって、自由層３１０の磁化方法は、書き込み電流方向（極性）の賢明な選択によって、２つの安定した配向のうちのいずれかに、確定的に設定されることができる。
【００３７】
上述したように、キャップ層３０４は、キャップ層３０４を通る電流に応答して、磁気トンネル接合３０２を加熱するように構成されている（電流もまた、ＭＴＪ３０２を通って進む）。この加熱は、トンネルバリアを通る電流によりＭＴＪ内ですでに生成された加熱に加えて、その結果として、上述したように、より低い電流密度、及び書き込みマージンの増加をもたらす。
【００３８】
図７は、読み取り動作中のメモリセル３００を描写している。メモリセル３００内のデータ（「０」又は「１」）は、メモリセル３００の抵抗を測定することによって読み取られる。低抵抗は、典型的には「０」ビットを表し、高抵抗は、典型的には「１」ビットを表す。図７は、導体３０６から導体３０８に読み取り電流３５４を印可することによって、メモリセルの両端間（例えば、磁気トンネル接合３０２の両端間）に印加される読み出し電流３５４を示す。別の方法として、読み出し電流３５４は、導体３０６から導体３０８に印加され得る。
【００３９】
図８は、ピンド層磁化及び自由層磁化の両方が垂直方向にあるＳＴＴ  ＭＲＡＭメモリセル３００の別の例の概略図を描写している。メモリセル４００は、上部強磁性層４１２、下部強磁性層４１４、及びそれら２つの強磁性層の間の絶縁層としてのトンネルバリア（ＴＢ）４１６を含む磁気トンネル接合（ＭＴＪ）４０２を備える。この例では、上部強磁性層４１２は、自由層ＦＬであり、その磁化方向は、切り替え可能である。下部強磁性層４１４は、ピン（又は固定）層ＰＬであり、その磁化方向は、変更不可能である。メモリセル４００は、磁気トンネル接合４０２に隣接するキャップ層４０４を含む。一組の実施形態では、キャップ層４０４は、自由層４１２に隣接し、その結果、キャップ層４０４は、自由層４１２と接触し、かつ自由層４１２との境界面を形成している。
【００４０】
自由層４１２内の磁化がピンド層ＰＬ４１４内の磁化に対して平行である場合、メモリセル４００の両端間抵抗は、相対的に低い。自由層ＦＬ４１２内の磁化が、ピンド層ＰＬ４１４内の磁化に対して逆平行である場合、メモリセル４００の両端間抵抗は、相対的に高い。メモリセル４００内のデータ（「０」又は「１」）は、メモリセル３００に関して上述したような同じやり方で、メモリセル４００の抵抗を測定することによって読み取られる。その際、メモリセル４００に取り付けられた導電体４０８／４１０を利用してＭＲＡＭデータを読み取る。設計によって、平行及び逆平行の両方の構成は、静穏状態及び／又は読み取り動作中において（十分に低い読み取り電流で）安定した状態を保つ。
【００４１】
メモリセル４００はまた、抵抗ヒータ層ＲＨＬ４０６も含む。一実施形態では、抵抗ヒータ層４０６は、キャップ層４０４と導電体４０８との間に位置決めされている（又は接触している）。このため、抵抗加熱層４０６は、キャップ層から分離され、キャップ層に隣接している。一実施形態では、抵抗加熱層４０６は、電子トンネリングを促進しない高抵抗層であり、したがって、トンネリングに関係する電子ショット雑音を示さず、抵抗率１〜１０Ωｃｍを有する。抵抗加熱層４０６は、抵抗加熱層４０６及び磁気トンネル接合４０２の両方を流れる電流に応答して、磁気トンネル接合４０２を加熱するように構成されている。抵抗加熱層４０６からの熱は、電流密度をより低減させ、メモリセル４００の書き込みマージンを増加させる役割を果たす。一実施形態では、抵抗加熱層４０６は、ゲルマニウム又はアモルファスＢｉＧｅ合金などの半導体薄膜である。別の実施形態では、抵抗加熱層４０６は、ドープシリコンなどのドープされた材料で作製される。一組の例では、抵抗加熱層４０６は、厚さ１〜１０ｎｍを有する。メモリセル４００内の抵抗加熱層４０６は、トンネリングと関連する電子ショット雑音を除去するため、読み取りプロセス中の信号対雑音比を改善するために提供され、同時に、図４のメモリセル３００に関して上述した、書き込み電流密度の更なる低減、及び書き込みマージンの増加という利点を維持する。
【００４２】
図８のメモリセル４００は、図４のメモリセル３００に関して上述した方法と同じ方法で書き込み電流を印加することによって、実行する。メモリセル３００及びメモリセル４００の書き込みプロセスにおける違いは、メモリセル４００においては、絶縁キャップ層が薄く保ちながら、熱が、主に抵抗加熱層４０６によって与えられ、これに対して、メモリセル３００は、抵抗加熱層を有さないが、厚いＭｇＯキャップ層を利用して熱を生成することである。
【００４３】
図８のメモリセル４００のいくつかの実施形態では、キャップ層４０４は、キャップ層４０４のＲＡが無視できるほど十分に薄く作製され、キャップ層が生成する熱量は、無視できる。他の実施形態では、キャップ層４０４は、キャップ層のＲＡが、無視できないほど十分に厚く作製され、電流密度及び書き込みマージンに影響を及ぼす。このような実施形態では、次いで、熱は、抵抗加熱層４０６及びキャップ層４０４によって、又は抵抗加熱層４０６、キャップ層４０４、及びトンネルバリア４１６の組み合わせによって生成される。いくつかの例では、抵抗加熱層４０６は、メモリセルに対して熱の大部分、又は少なくともキャップ層４０４よりもはるかに多い熱を与えるほど十分に厚く作製される。
【００４４】
図９は、図４〜７のメモリセル３００、及び図８のメモリセル４００などの不揮発性ＳＴＴ  ＭＲＡＭメモリセルにデータを書き込むために実行されるプロセスの一実施形態を説明するフローチャートである。ステップ５０２において、電流は、磁気トンネル接合及びキャップ層（並びに、いくつかの実施形態では、抵抗加熱層）を通して伝導される。例えば、電流３５０又は３５２（図５及び６を参照）は、メモリセルに印加され得る。抵抗加熱層（図８の抵抗加熱層４０６など）を有する実施形態では、ステップ５０２は、磁気トンネル接合、キャップ層、及び抵抗ヒータ層を通して電流を伝導することを含む。ステップ５０４において、キャップ層及び磁気トンネル接合を通る電流に応答して、キャップ層（及び／又は抵抗加熱層及び／又はトンネルバリア）は、磁気トンネル接合を加熱し、上記に説明したように、同時に磁気トンネル接合の電流密度を低減し、かつ書き込みマージンを増加させる。ステップ５０６において、上記に説明したように、電流及び加熱に応答して、自由層の磁化方向は、スピントランスファートルクによって、自由層の平面に対して垂直である第１の方向から、自由層の平面に対して垂直である第１の方向と反対の第２の方向に、切り替わる。この時点において、メモリセルは、書き込まれる。その後、ステップ５０８において、図７に描写し、かつ上記で説明したように、読み取りプロセスは、磁気トンネル接合（自由層を含む）を通る読み取り電流を伝導することによる、自由層の状態を検知することによって、実行されることができる。
【００４５】
図１０は、本明細書に記載された技術を実装することができるメモリシステム６００の一例を描写するブロック図である。メモリシステム６００は、上述したメモリセルのうちのいずれかを含むことができるメモリアレイ６０２を含む。メモリアレイ６０２のアレイ分界線は、行として編成されたワード線の様々な層（複数可）、及び列として編成されたビット線の様々な層（複数可）を含む。ただし、他の配向もまた、実装されることができる。メモリシステム６００は、行制御回路６２０を含み、その出力６０８は、メモリアレイ６０２のそれぞれのワード線に接続されている。行制御回路６２０は、Ｍ行アドレス信号のグループ、及びシステム制御ロジック６６０からの１つ以上の様々な制御信号を受信し、典型的には、行デコーダ６２２、アレイ終端ドライバ６２４、及びブロック選択回路６２６のような回路を、読み取り及び書き込み動作の両方に対して含むことができる。メモリシステム６００はまた、列制御回路６１０も含み、その入力／出力６０６は、メモリアレイ６０２のそれぞれのビット線に接続されている。列制御回路６０６は、Ｎ列アドレス信号のグループ、及びシステム制御ロジック６６０からの１つ以上の様々な制御信号を受信し、典型的には、列デコーダ６１２、アレイ終端受信器又はドライバ６１４、ブロック選択回路６１６、並びに読み取り／書き込み回路及びＩ／Ｏマルチプレクサなどの回路を含むことができる。システム制御ロジック６６０は、ホストからのデータ及び命令を受信し、ホストに出力データ及びステータスを提供する。他の実施形態では、システム制御ロジック６６０は、別個のコントローラ回路からのデータ及び命令を受信し、ホストと通信するコントローラ回路を用いて、そのコントローラ回路に出力データを提供する。システム制御ロジック６６０は、メモリシステム６００の動作を制御するための、１つ以上の状態マシン、レジスタ、及び他の制御ロジックを含むことができる。
【００４６】
一実施形態では、図９に描写したすべてのコンポーネントは、単一の集積回路上に整列されている。例えば、システム制御ロジック６６０、列制御回路６１０、及び行制御回路６２０は、基板の表面上に形成され、メモリアレイ６０２は、１つの基板、又は基板の上方に形成される。
【００４７】
上述の実施形態は、キャップ層及び／又は抵抗加熱層の加熱効果に起因して、より低い切り替え電流、及び増加した書き込みマージンを有するトランスファートルクＭＲＡＭメモリセルを提供する。より低い電流は、メモリセルがより効率的に動作することを可能にする。増加した書き込みマージンは、メモリセルが耐久性及び信頼性を改善することを可能にする。
【００４８】
図４〜８のＳＴＴ  ＭＲＡＭメモリセルの上述の実施形態は、その平面に対して垂直である磁化方向を有する自由層を持つ。これは、平面内に磁化方向を持つ自由層を有するメモリセルとの顕著な違いである。例えば、平面内ＳＴＴ  ＭＲＡＭメモリセルの減磁界が下げられた場合、切り替え電流もまた下げられ得る。しかしながら、垂直ＳＴＴ  ＭＲＡＭメモリセル内のより低い減磁界により、メモリセルの正味の垂直磁気異方性がより高くなることを可能にし、したがって、切り替え電流は、増加することになる。
【００４９】
一実施形態は、磁気トンネル接合、及び磁気トンネル接合に隣接するキャップ層を備える装置を含む。磁気トンネル接合は、固定層の平面に対して垂直である固定磁化方向を有する固定層、及び切り替え可能であり、かつ自由層の平面に対して垂直である磁化方向を有する自由層、並びに固定層と自由層との間のトンネルバリアを含む。キャップ層は、キャップ層がキャップ層の抵抗面積積とトンネルバリアの抵抗面積積とを合わせた総抵抗面積積の少なくとも２０％を占めるような厚さを含む。
【００５０】
一実施形態は、固定磁化方向を有する固定強磁性層、切り替え可能である磁化方向を有する自由強磁性層、固定強磁性層と自由強磁性層との間のトンネルバリア、自由強磁性層に隣接するキャップ層、及びキャップ層に隣接する抵抗加熱層を備える装置を含む。
【００５１】
一実施形態は、磁気トンネル接合と、当該磁気トンネル接合に隣接するキャップ層とを含む不揮発性スピントランスファートルクＭＲＡＭメモリセルに書き込むことを含む方法を含む。磁気トンネル接合は、切り替え可能である磁化方向を有する自由強磁性層を含む。書き込み方法は、磁気トンネル接合及びキャップ層を通して電流を伝導することと、キャップ層は、電流を伝導しながら、磁気トンネル接合を加熱して磁気トンネル接合内の電流密度を低減することと、電流及び加熱に応答して、自由層の平面に対して垂直である第１の方向から、自由層の平面に対して垂直である第２の方向に、自由層の磁化方向を切り替えることと、を含む。
【００５２】
本明細書の目的のために、明細書中の「実施形態」、「一実施形態」、「いくつかの実施形態」又は「別の実施形態」に対する言及は、異なる実施形態又は同一の実施形態について記述するために使用されることがある。
【００５３】
本明細書の目的のために、接続とは、直接的な接続又は間接的な接続（例えば、１つ又は複数の他の部分を介して）であってもよい。場合によっては、ある要素が別の要素に接続されるか又は結合されると言及される場合、この要素は、他の要素に直接的に接続されてもよく、又は、介在要素を介して他の要素に間接的に接続されてもよい。ある要素が別の要素に直接的に接続されていると言及される場合、この要素と他の要素との間には介在要素は存在しない。２つのデバイスは、それらが互いの間で電子信号を交換することができるように直接的に又は間接的に接続されている場合、「通信状態」にある。
【００５４】
本明細書の目的のために、「基づいて」という用語は、「少なくとも部分的に基づいて」と読むことができる。
【００５５】
本明細書の目的のために、追加の文脈がない、「第１の」物体、「第２の」物体、及び「第３の」物体等の数値的な用語の使用は、物体の順序を示唆するものではなく、代わりに、異なる物体を識別するための識別目的で使用されることがある。
【００５６】
本明細書の目的のために、物体の「組」という用語は、複数の物体のうちの１つ又は複数の物体の「組」を指すことがある。
【００５７】
前述の詳細な説明は、例示及び説明の目的のために提示したものである。前述の詳細な説明は、網羅的であること、又は開示した正確な形態に限定することを意図したものではない。上記の教示に鑑みて多くの修正及び変形が可能である。説明した実施形態は、提案した技術の原理及びその実際の用途を最もよく説明するために選択されたものであり、それによって、当業者が様々な実施形態で、企図される特定の使用法に適するように様々な修正を伴って、この技術を最も良いように利用することを可能にする。範囲は、本明細書に添付の請求項によって規定されることが意図されている。
【図１】
2020136661.tif 000005
【図２】
2020136661.tif 000006
【図３】
2020136661.tif 000007
【図４】
2020136661.tif 000008
【図５】
2020136661.tif 000009
【図６】
2020136661.tif 000010
【図７】
2020136661.tif 000011
【図８】
2020136661.tif 000012
【図９】
2020136661.tif 000013
【図１０】
2020136661.tif 000014
【外国語明細書】
2020136661000001.pdf