(57)【要約】【課題】  応力解析及びデータ補間により測定データ数を低減し、マスクパターンの補正精度を向上する。【解決手段】  マスクパターン補正システムは、応力解析部と補正値算出部と補正マップ作成部とマスク位置補正部を備える。応力解析部は、マスク設計データによる設計フォトマスクを用いて形成した回路パターンを複数の補正領域に区分し、応力解析による位置ずれ量を取得する。補正値算出部は、位置ずれ量から位置ずれ補正値を算出する。補正マップ作成部が隣接する補正領域間の位置ずれ補正値の差を設定した補正値差と比較し、比較結果に応じて補正領域の結合又は、補正領域の細分化を行って不均一メッシュの補正マップを作成する。マスク位置補正部は、補正マップをマスク設計データに割り付け、設計フォトマスクを位置ずれ補正値により位置ずれ補正して補正フォトマスクを作成する。【選択図】図１
2020060666.tif 000002
【特許請求の範囲】
【請求項１】
予め設定したマスク設計データに従って作成した設計フォトマスクを用いて基板上に形成された回路パターンのレイアウトを複数の補正領域に区分し、前記補正領域の位置情報を含む測定データから応力解析により位置ずれ量を取得する応力解析部と、
前記位置ずれ量から位置ずれを補正する位置ずれ補正値を算出する補正値算出部と、
前記補正領域の全領域において、互いに隣接する前記補正領域間における前記位置ずれ補正値の差と予め設定した補正値差と比較し、前記位置ずれ補正値の差が前記補正値差未満か否かにより、前記隣接する前記補正領域の結合又は、前記補正値差未満に達するように前記隣接する前記補正領域をそれぞれ細分化し、メッシュ状の補正マップを作成する補正マップ作成部と、
前記補正マップにおける前記補正領域を前記マスク設計データによる前記回路パターンのレイアウトに割り付けて、前記設計フォトマスクを前記位置ずれ補正値により位置ずれ補正を行い、補正された補正フォトマスクを作成するマスク位置補正部と、
を備えるマスクパターン補正システム。
【請求項２】
前記補正値算出部は、前記応力解析部により前記位置ずれ量をBinaryフォーマットのデータ形式に変換した位置ずれ量から位置ずれ補正値を算出する、請求項１に記載のマスクパターン補正システム。
【請求項３】
前記補正マップ作成部は、前記補正領域の全領域において、互いに隣接する前記補正領域間における前記位置ずれ補正値の差と予め設定した補正値差と比較し、
前記位置ずれ補正値の差が前記補正値差未満であれば、前記隣接する前記補正領域を結合し、
前記位置ずれ補正値の差が前記補正値差以上であれば、前記補正値差未満に達するように前記隣接する前記補正領域をそれぞれ細分化し、
前記隣接する前記補正領域を結合した際に前記位置ずれ補正値の差が前記補正値差以上になる場合には、区分を維持するように、メッシュ状の補正マップを作成する、請求項１に記載のマスクパターン補正システム。
【請求項４】
前記応力解析部は、前記測定データから応力分布をシミュレーションにより取得し、前記応力分布から発生している応力を位置ずれ量に変換する、請求項１に記載のマスクパターン補正システム。
【請求項５】
前記補正値算出部が算出する前記位置ずれ補正値は、位置ずれが発生している回路パターンの配線や回路素子に対して、上層又は同じ高さの層内に形成される回路パターンの配線や回路素子と、形成位置が合うようにマスクパターンのレイアウトを変更する移動距離と移動方向を含む移動量である、請求項２に記載のマスクパターン補正システム。
【請求項６】
予め設定したマスク設計データに従って作成した設計フォトマスクを用いて基板上に形成された回路パターンのレイアウトを複数の補正領域に区分し、前記補正領域の位置情報を含む測定データから応力解析により位置ずれ量を取得する応力解析工程と、
前記位置ずれ量から位置ずれを補正する位置ずれ補正値を算出する補正値算出工程と、
前記補正領域の全領域において、互いに隣接する前記補正領域間における前記位置ずれ補正値の差と予め設定した補正値差と比較し、前記位置ずれ補正値の差が前記補正値差未満であれば、前記隣接する前記補正領域を結合し、前記位置ずれ補正値の差が前記補正値差以上であれば、前記補正値差未満に達するように前記隣接する前記補正領域をそれぞれ細分化し、前記隣接する前記補正領域を結合した際に前記位置ずれ補正値の差が前記補正値差以上になる場合には、区分を維持するように、メッシュ状の補正マップを作成する、補正マップ作成工程と
前記補正マップにおける前記補正領域を前記マスク設計データによる前記回路パターンのレイアウトに割り付けて、前記設計フォトマスクを前記位置ずれ補正値により位置ずれ補正を行い、補正された補正フォトマスクを作成するマスク位置補正工程と、
を備える半導体製造方法。
【請求項７】
予め設定したマスク設計データに従って作成した設計フォトマスクを用いて基板上に形成された回路パターンのレイアウトを複数の補正領域に区分し、前記補正領域の位置情報を含む測定データから応力解析により位置ずれ量を取得することと、
前記位置ずれ量から位置ずれを補正する位置ずれ補正値を算出することと、
前記補正領域の全領域において、互いに隣接する前記補正領域間における前記位置ずれ補正値の差と予め設定した補正値差と比較し、前記位置ずれ補正値の差が前記補正値差未満か否かにより、前記隣接する前記補正領域の結合又は、前記補正値差未満に達するように前記隣接する前記補正領域をそれぞれ細分化し、メッシュ状の補正マップを作成することと、
前記補正マップにおける前記補正領域を前記マスク設計データによる前記回路パターンのレイアウトに割り付けて、前記設計フォトマスクを前記位置ずれ補正値により位置ずれ補正を行い、補正された補正フォトマスクを作成することと、
を機能させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、マスクパターン補正システム、及び該補正システムを利用する半導体製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造時に生じる応力を起因する回路パターンのデザイン位置からの位置ずれに対して、測定による位置変位量を求めて、マスクパターンの位置を補正している。
【先行技術文献】
【特許文献】
【０００３】
【非特許文献１】”Model-based correction for local stress-induced overlay errors” SPIE2018  Author(s): Ian Stobert, Scott Stiffler, GLOBALFOUNDRIES Inc. (United States) Paper 10587-12
【発明の概要】
【発明が解決しようとする課題】
【０００４】
応力解析及びデータ補間により測定データ数を低減しつつ、処理時間の短縮及び、マスクパターンの補正精度を向上させる。
【課題を解決するための手段】
【０００５】
実施形態のマスクパターン補正システムは、予め設定したマスク設計データに従って作成した設計フォトマスクを用いて基板上に形成された回路パターンのレイアウトを複数の補正領域に区分し、前記補正領域の位置情報を含む測定データから応力解析により位置ずれ量を取得する応力解析部と、前記位置ずれ量から位置ずれを補正する位置ずれ補正値を算出する補正値算出部と、前記補正領域の全領域において、互いに隣接する前記補正領域間における前記位置ずれ補正値の差と予め設定した補正値差と比較し、前記位置ずれ補正値の差が前記補正値差未満か否かにより、前記隣接する前記補正領域の結合又は、前記補正値差未満に達するように前記隣接する前記補正領域をそれぞれ細分化し、メッシュ状の補正マップを作成する補正マップ作成部と、前記補正マップにおける前記補正領域を前記マスク設計データによる前記回路パターンのレイアウトに割り付けて、前記設計フォトマスクを前記位置ずれ補正値により位置ずれ補正を行い、補正された補正フォトマスクを作成するマスク位置補正部と、を備える。
【図面の簡単な説明】
【０００６】
【図１】図１は、一実施形態に係るマスクパターン補正システムの構成を示すブロック図である。
【図２】図２は、マスクパターン補正システムによるマスクパターンの位置ずれ補正の流れについて説明するための図である。
【図３】図３は、半導体記憶装置に生じる応力について説明するための図である。
【図４】図４は、計測された位置ずれ量の一例を示す図である。
【図５】図５は、Binaryフォーマットのデータサイズについて説明するための図である。
【図６】図６は、応力解析から求めた応力に対する位置ずれ補正値に基づき、補正領域（メッシュ）を設定する補正値差の比較について説明するための図である。
【図７】図７は、補正領域のサイズについて説明するための図である。
【図８Ａ】図８Ａは、応力の測定点に基づく区分されたセル領域に設定する均一メッシュを示す図である。
【図８Ｂ】図８Ｂは、図８ＡにおけるＹ軸方向の沿った位置ずれ補正値を示す図である。
【図９Ａ】図９Ａは、不均一メッシュの区分による補正マップを示す図である。
【図９Ｂ】図９Ｂは、図９ＡにおけるＹ軸方向の沿った不均一メッシュで区分された位置ずれ補正値を示す図である。
【図１０Ａ】図１０Ａは、従来の均一メッシュの区分による補正マップを示す図である。
【図１０Ｂ】図１０Ｂは、図１０ＡにおけるＹ軸方向の沿った均一メッシュで区分された位置ずれ補正値を示す図である。
【図１１】図１１は、不均一メッシュによる補正マップの作成について説明するためのフローチャートである。
【図１２】図１２は、マスク設計データにテーブルデータの補正領域を当てはめる処理の一例を示す図である。
【図１３】図１３は、ずれ位置補正について説明するための移動量情報を含むテーブルデータを図形として示した図である。
【図１４】図１４は、位置ずれ補正されるマスク設計データの一例を示す図である。
【図１５】図１５は、本実施形態のマスクパターン補正方法を半導体装置の製造プロセスに適用した一例を説明するためのフローチャートである。
【発明を実施するための形態】
【０００７】
以下、図面を参照して実施形態について説明する。  
図１は、一実施形態に係るマスクパターン補正システムについて説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同じ参照符号を付して、詳細な説明は省略する。本実施形態に係るマスクパターン補正システムによって補正されたマスクパターンを用いて、半導体装置が製造される。半導体装置は、例えば、半導体記憶装置を含む。また、以下の本実施形態で説明するマスクパターン及び、回路パターンにおけるパターンは、配線、回路素子の構成要素（例えば、ソース、ドレイン又は、グリッド等）、絶縁膜（層間絶縁膜や素子分離領域等）などを形成するための型（デザイン、レイアウト）であり、回路パターンは、半導体基板上に形成された配線、回路素子の構成要素又は絶縁膜を示唆する場合もある。
【０００８】
通常、半導体装置の製造時における熱処理等による膨張及び収縮による応力又は、半導体装置の積層構造に使用する材料による応力が作用して、階層毎の回路パターンに位置ずれが生じる。本実施形態のマスクパターン補正システムは、半導体基板上に形成される各層毎に位置ずれが発生した回路パターンに対して、上層に形成する回路パターンが一致する、又は同じ高さの層内で複数回のプロセス工程で作成される回路パターンが一致するように、位置ずれが補正されたマスクパターンを提供する半導体装置の製造技術に適用される。
【０００９】
回路パターンの位置ずれは、応力の掛かった方向に生じるため、半導体基板の主面方向（Ｘ−Ｙ方向）と、高さ方向（Ｚ方向）に対して、位置ずれが発生する。また、回路パターンの位置ずれは、ある程度の範囲で系統的に位置ずれが発生している場合には、当初のマスク設計データを補正し、位置ずれ量に合わせて回路素子や配線の形成位置が移動するように、マスクパターンのレイアウトを変更することで補正することができる。
【００１０】
マスクパターン補正システム１は、位置ずれ補正部２と、制御部３と、記憶部４と、表示部５とを備えている。また、図示していないが、他の機器と通信を行うための通信部や情報の入力及び各種設定を行うための入力部を備えている。マスクパターン補正システム１は、パーソナルコンピュータと、応力解析の処理プログラム、データのフォーマット変換、不均一メッシュの補正マップ作成の処理プログラム及び、補正領域をマスク設計データに補正領域の割り付ける処理プログラムを用いて実現することが可能である。
【００１１】
まず、制御部３は、種々の制御指示や演算処理を行うハードウェアプロセッサ、例えばＣＰＵ（Central Processing Unit）、データ等の書き換え／読み出し可能に記憶するＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）等を含み、位置ずれ補正部２、記憶部４及び表示部５を含み、システム全体の動作を制御する。ＣＰＵは、前述した各処理プログラム及び、データのフォーマット変換を実行する。
【００１２】
位置ずれ補正部２は、対象となる基板上に形成された回路素子及び配線を含む回路パターン上の複数点を測定した測定データから応力シミュレーションによる位置ずれ量（パターン変位量）を解析して検出し、位置ずれ量に対する位置ずれ補正値（位置ずれ補正量）を補正マップとして作成する。その補正マップに基づき、当初のマスク設計データ、即ち、設計値に基づくマスクパターンのレイアウトを変更することで、位置ずれを補正した補正マスクパターンを出力する。測定データは、例えば、ＳＥＭ画像等の画像情報から求めた回路パターンにおける一部の部位の位置情報である。尚、基板は、例えば半導体基板、半導体チップ、又はガラス基板等が適用できる。ここでは、半導体基板を例としている。
【００１３】
位置ずれ補正部２は、応力解析部１１と、補正値算出部１２と、補正マップ作成部１３と、マスク位置補正部１４とを備えている。  
まず、応力解析部１１は、既知な処理プログラム又はソフトウェアを用いて、測定データから応力分布をシミュレーションにより算出する。次に、算出された応力分布から半導体基板上に生じている応力を位置ずれ量に変換する。例えば、図３に示す半導体基板上に形成された半導体記憶装置３１を例とする。半導体記憶装置３１は、複数のメモリセルが形成されるセル領域３２と、書き込みや読み出しを行うための回路素子が形成された回路素子領域３３に大別される。図４は、セル領域３２において、回路素子領域３３側（セル座標０）のセル領域端３２ａからセル領域端３２ｂまでのＹ軸方向に向かう矢印で示す位置ずれ量と位置ずれ補正量の関係を示している。
【００１４】
位置ずれ量の特徴は、セル領域３２の中央において、位置ずれが少なく、セル領域３２の周辺部に寄るほど位置ずれが増加する傾向がある。この図４に示す一例では、セル座標において、測定範囲の両側の１割程度のセル領域において位置ずれ量が急峻な変化となり、位置ずれ量の７割以上（ここでは、最大位置ずれ量を１，−１とする）を占めいている。また急峻な変化が生じている領域より内側のセル領域は、緩やかな直線的な傾きの変化による位置ずれ量となる。尚、縦軸の位置ずれにおける正負の符号は、位置ずれの方向を示している。
【００１５】
また、位置ずれ補正値は、前述したように位置ずれが発生している回路パターンの配線や回路素子に対して、次の上層又は同じ高さにある層に形成する回路パターンの配線や回路素子と形成位置が合うようにマスクパターンのレイアウトを変更する移動量（移動距離と移動方向（Ｘ−Ｙ方向及びＺ方向））に相当する値である。従って、図４に示す位置ずれ量と位置ずれ補正値は、位置ずれ量０ｎｍの軸（図３に示すＹ軸）に対して、正負の線対称の関係となる。
【００１６】
補正値算出部１２は、後段の不均一メッシュを作成するために、各補正領域の位置ずれ量から位置ずれ補正値を算出する。補正値算出部１２は、応力解析部１１から出力された位置ずれ量データに対して、例えばASCIIフォーマットのデータ形式のテキストデータの状態でデータ圧縮を行い、さらに、Binaryフォーマットのデータ形式にファイル形式を変換する。このBinaryフォーマットのデータ（Binaryデータ）は、テキスト形式以外のデータ形式全般を示唆するが、本実施形態では、例えば、格子点の情報のみを含むデータとして用いている。尚、位置ずれ量データの入力データのファイル形式は、限定されるものではなく、ASCII及びBinaryのいずれのファイル形式であっても何ら問題は無い。  
このようなデータ圧縮及びファイル形式の変換により、ASCIIフォーマットのデータ形式のテキストデータ、例えば、１０億行とされる４８ＧＢのデータサイズがBinaryフォーマットのデータ形式の８bitの０．０５ＧＢのデータ（図５に示すメッシュ）に変換される。
【００１７】
さらに、補正値算出部１２は、例えば、図４に示したように位置ずれ量（Binaryデータ）から位置ずれ補正値を算出する。  
補正マップ作成部１３は、隣接する補正領域間の補正値差から化に位置ずれ量（Binaryデータ）から図９Ａに示す不均一メッシュによる補正マップを作成する。
【００１８】
マスク位置補正部１４は、設計値によるマスクパターンにＯＰＣ（Optical Proximity Correction）処理を施した設計値によるマスクパターン、具体的には、デザインデータで構成されたマスク設計データに対して、不均一メッシュによる補正マップで位置ずれを補正し、マスク位置補正処理された補正マスクパターンを出力する。
【００１９】
記憶部４は、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）等の補助記憶装置である。記憶部４には、後述する応力解析プログラム２１の他に、第１位置ずれ量（ASCIIデータ）２２、第２位置ずれ量（Binaryデータ）２３及び、補正マップ情報（座標情報）２４を含み、他にも位置ずれ補正部２及び制御部３が演算した結果が記憶される。尚、制御部３内に設けられた記憶部に上述のプログラムや位置ずれ量データ等が記憶できるのであれば、記憶部４は必須ではない。
【００２０】
表示部５は、例えば、表示画面（例えば、ＬＣＤ（Liquid Crystal Display）又はＥＬ（Electro Luminescence）ディスプレイ等）等を含む。表示部５は、制御部３によって実行された位置ずれ補正の経過状況や算出状態やマスクパターン位置補正の実行結果を表示する。  
次に、図２を参照して、マスクパターン補正システム１によるマスクパターンの位置ずれ補正の流れについて説明する。  
［応力解析］
まず、補正対象となる半導体基板に形成された回路パターンに対して、複数の測定点を、一定間隔の行列状に設定し、それぞれの測定点を測定して測定データを取得する。この測定データは、形成された部位（配線や回路素子）の位置情報を含んでいる。測定データのデータ数（測定点）は、本実施形態の応力解析を用いない従来の位置ずれ情報であれば、数千点以上の測定点に対して測定を行う。本実施形態において、応力解析が正確に行われているならば、測定サイズにもよるが、上述の数千点以上に対して、１００点程度の比率の測定点で位置ずれ補正が可能である。また、応力解析の正確性がまだ不十分な場合には、データ補間により正確性を向上できるため、千点程度の測定点から測定データを取得してもよい。即ち、新たなデータ補間を追加して行うことで、応力解析の精度を高めることができる。このように、位置ずれ補正を行うために、応力解析を利用することで従来の必要とされた測定データの数より、数分の１から数十分の少ない測定データ数で位置ずれ補正を行うことができる。
【００２１】
次に、応力解析部１１は、取得した測定データに対して、例えば、応力シミュレーションにより回路パターンの測定範囲における応力分布を算出する（ステップＳ１）。さらに、応力解析部１１は、算出した応力分布内の応力を位置ずれ量に変換する（ステップＳ２）。この位置ずれ量は、ASCIIコードで表させるデータ（テキストデータ）である。この位置ずれデータの例では、１０億行に至るデータ量を有し、例えば、４８ＧＢ相当のデータ量となる。
【００２２】
［位置ずれ量（Binaryデータ）］
次に、補正値算出部１２は、テキストデータのままで位置ずれ量（ASCIIデータ）を圧縮し（ステップＳ４）、記憶部４に一時的に記憶する。さらに、圧縮された位置ずれ量（ASCIIデータ）を８bitのBinaryフォーマットのデータ形式の位置ずれ量（Binaryデータ）に変換する（ステップＳ５）。位置ずれ量（ASCIIデータ）を位置ずれ量（Binaryデータ）に変換することで、データ量を減少させて、演算しやすい形式に変更される。
【００２３】
［不均一メッシュによる補正マップ］
次に、補正マップ作成部１３は、位置ずれ量（Binaryデータ）から位置ずれ補正値を求めて、不均一メッシュによる補正マップを作成する（ステップＳ６）。  
まず、図８Ａ，９Ｂ、図９Ａ，１０Ｂ及び図１０Ａ，１１Ｂを参照して、不均一メッシュによる補正マップについて詳細に説明する。ここでは、前述したセル領域３２において、回路素子領域３３側のセル領域端３２ａからセル領域端３２ｂまでのＹ軸方向に向かう位置ずれ量に対する位置ずれ補正値について説明する。
【００２４】
図８Ａ，１１Ａに示す均一メッシュと図９Ａに示す不均一メッシュについて説明する。尚、図８Ａ，１０Ａ，１１Ａは、メッシュの形態を示し、図８Ｂ，１０Ｂ，１１Ｂは、位置ずれを補正するための同一の位置ずれ補正値の分布を示している。以下の説明において、補正マップの網目（メッシュ）の中の１つの格子を補正領域する。この補正領域は、直交するＸ軸とＹ軸に囲まれた形状で有り、原則的には、矩形形状とする。
【００２５】
図８Ａに示す補正マップは、基礎となる同一サイズの均一メッシュで構成される。この補正マップは、応力を計測する測定点の分布（測定点の距離）に基づいて設定した５ブロック×５ブロックの同じサイズの補正領域サイズで補正対象領域を区分している一例である。補正領域毎に算出した位置ずれ量（Binaryデータ）から求める位置ずれ補正値は、図８Ｂに示すように、１つのブロック内の平均値であるため、例えば、補正領域４２ａと補正領域４２ｂとの間には、比較的大きな補正値差が存在する場合がある。この補正値差を有した補正マスクパターンによりフォトマスクを作成すると、段差を有したレジストマスクが作成される。即ち、このレジストマスクを用いて、半導体製造プロセスにより例えば、配線を形成した場合には、段差（折れ曲がり）を有した配線パターンが形成される。このため、補正マスクパターンは、大きな段差がなく線形的に滑らかに変化するように、段差を埋める補間処理を行う。この補間処理は、従来からの一般的な手法であれば、図１０Ａに示すように、最初に設定した補正値差に到達するまで、補正領域全体に対して、同一サイズとなる均一メッシュを基準として、補間処理を繰り返し行う。例えば、補正差を１ｎｍ未満に設定すると、補正領域全体の中で、補正領域の中でたった１つの補正領域のみが１ｎｍを越えていた場合であっても、再度、補正領域全体に対して補間処理を行い、さらに、小さいサイズの補正領域となる。
【００２６】
ここで、図１１に示すフローチャートを参照して、本実施形態における不均一メッシュによる補正マップの作成について説明する。  
本実施形態の不均一メッシュにおける補正領域のサイズは、隣接する補正領域の位置ずれ補正値によって決まり、隣接する補正領域間の補正値差が設定値未満であれば互いの補正領域を結合し、又は設定値以上であれば互いの位置ずれ補正値の変化が線形に近似するように細分化される。よって、補正値差の大小によりサイズが異なっている。
【００２７】
まず、前述したように、位置ずれ量（Binaryデータ）から位置ずれ補正値を求めて、図８Ａに示すような応力の測定点に基づく補正領域のサイズに従うメッシュサイズの補正マップを作成する（ステップＳ１１）。
【００２８】
次に、補間完了の判定基準の一例として、隣接する補正領域間の補正値差を最大１ｎｍ未満として上限を設定する（ステップＳ１２）。この上限（最大値）は、補正値差が１ｎｍ未満になるまで補間するように設定される。  
図６において、矢印で示すように、隣接する全ての補正領域間で位置ずれ補正値を比較し、補正値差を求める（ステップＳ１３）。
【００２９】
次に、各補正領域間において算出した補正値差が設定値未満か否かを判定する（ステップＳ１４）。このステップＳ１４の判定で、補正値差が設定値以上であった場合（ＮＯ）には、補正値差が設定値未満となるように、隣接する補正領域間で領域を細分化し、再度、細分化された補正領域毎に位置ずれ補正値を求める（ステップＳ１５）。
【００３０】
例えば、図９Ｂにおいて、補正領域４２ａと補正領域４２ｂとの補正値差が略４ｎｍであったと仮定する。設定値が１ｎｍ未満であるため、補正値差４ｎｍを１ｎｍ未満、例えば、０．８ｎｍの５つの補正領域ａ０，ａ１，ａ２，ａ３，ａ４に細分される。勿論、均等の幅の補正領域に限定されるものではなく、隣接する補正領域の位置ずれ補正値によって、適宜変更してもよい。尚、補正領域ａ４においては、隣接する他の補正領域４２ｃの一部と結合（merge）しているため、サイズが大きくなっている。これらの細分化された補正領域ａ１，ａ２，ａ３，ａ４を補正領域４２ａと補正領域４２ｂとの間の段差の箇所に当てはめると、図９Ａ，１０Ｂに示す補正領域の区分が設定される。
【００３１】
また、ステップＳ１４の判定で、補正値差が設定値未満であれば（ＹＥＳ）、隣接する補正領域間が結合しても、補正値差が隣接する他の補正領域と設定値未満を維持するか否かを判定する（ステップＳ１６）。隣接する補正領域同士の補正値差が無かった場合や、隣接する補正領域同士が補正値差未満の場合には、２つの補正領域を結合して、１つの補正領域として扱う。補正領域間を結合した場合には、それぞれの位置ずれ補正値を足して、その平均値を新たな位置ずれ補正値に設定する。尚、結合する補正領域同士の面積の比を考慮して、位置ずれ補正値の平均値を設定してもよい。しかし、補正領域間で位置ずれ補正値が異なる場合、２つの補正領域の平均値を求めると、一方の補正領域は位置ずれ補正値が小さくなるが、他方の補正領域は位置ずれ補正値が大きくなる。位置ずれ補正値が変化した場合、結合した補正領域が他に隣接する補正領域（結合していない補正領域）との補正値差が結合前は設定値１ｎｍ未満であったとしても、結合後に隣接する補正領域とは設定値を越える事態も想定できる。そこで、前述したステップＳ１６の判定を取り入れている。
【００３２】
ステップＳ１６の判定で、補正領域間で結合しても、補正値差が隣接する他の補正領域に対して設定値未満であれば（ＹＥＳ）、隣接する補正領域を結合する（ステップＳ１７）。反対に、ステップＳ１６の判定で、結合した補正領域との補正値差が隣接する他の補正領域に対して設定値を越えてしまう場合には（ＮＯ）、補正領域の結合せずに、その区分している現状を維持する（ステップＳ１８）。即ち、隣接する補正領域の結合も細分化も行わない。
【００３３】
次に、結合及び細分化された補正領域を含む全ての補正領域において、隣接する補正領域との補正値差が設定値未満になったか否かを判定する（ステップＳ１９）。ステップＳ１９の判定で、隣接する補正領域との補正値差が設定値未満であれば（ＹＥＳ）、一連のシーケンスを終了して、不均一メッシュによる補正マップが作成される。一方、隣接する補正領域との補正値差で設定値を越えている補正領域があれば（ＮＯ）、ステップＳ１４に戻り、再度、補正領域の細分化を行う。
【００３４】
また、隣接する補正領域の結合において、例えば、隣接する補正領域４２ｂと補正領域４２ｃとの補正値差が設定した補正値差未満の場合、これらの補正領域を結合できる。しかし、隣接する補正領域４２ｄと、その隣の補正領域４２ｅの補正値差の影響を受けるため、補正領域４２ｂと補正領域４２ｃは、そのままメッシュサイズで結合することはなく、補正領域の区分の位置が新たに設定される場合もある。
【００３５】
本実施形態の不均一メッシュは、図７に示すように、補正領域における両端の位置ずれ補正値の変化が大きい端領域４３ａ，４３ｂは、サイズが小さい細かいメッシュに細分化される。また、補正領域における中央の位置ずれ補正値の変化が少ない中央域４４は、隣接する補正領域と結合するため、サイズが大きい粗いメッシュに区分される。  
以上のことから、図９Ａに示す不均一メッシュの補正領域数は、図１０Ａに示す均一メッシュの補正領域数に比べて、格段に少なくなる。即ち、マスク位置補正に利用する補正マップにおけるテーブルデータのデータ量を減少させる。
【００３６】
以上のように、本実施形態の補正マップ作成部１３は、Binaryフォーマットのデータ形式の位置ずれ情報（Binaryデータ）から作成した不均一メッシュにより、補正領域の位置情報（補正領域の位置とサイズを示す座標情報）と位置ずれ補正値によるテーブルデータからなる補正マップを作成する。従って、補正マップは、テーブルデータであるため、データ規模が小さくなり、例えば、４８ＧＢの位置ずれ情報（Binaryデータ）から０．０５ＧＢのテーブルデータからなる補正マップを提供できる。通常、補正マップに利用されているＯＡＳＩＳ形式の画像データは、４８ＧＢの位置ずれ情報（Binaryデータ）から５ＧＢの補正マップを提供している。よって、マスク位置補正に用いる補正マップにテーブルデータを用いることで、データサイズが小さくなる。さらに、記憶部４に記憶させるテーブル容量も少なくて済み、書き込み及び読み出しにおけるデータハンドリングを短時間で行うことができる。補正領域数も減少しているため、位置補正の処理時間の短縮も想定される。このように、データサイズを減少させることで、制御部３に掛かる演算処理に対する負荷が軽減され、演算時間も短くなり、処理の高速化が期待できる。
【００３７】
［マスク位置補正］
図２に戻り、マスク補正について説明する。  
当初設計されたマスクパターンは、レイアウトデータが例えばマスクデータフォーマットの１つであるＧＤＳ（Graphic Data System）により設計レイアウトが作成される。この設計レイアウトに対して、例えば光近接効果補正処理（ＯＰＣ：Optical proximity correction）を行って、設計通りの転写パターンが形成されるように補正して（ステップＳ７）、ＯＰＣレイアウトに基づくマスクパターン（マスク設計データ）を作成する（ステップＳ８）。尚、本実施形態では、光近接効果補正処理を施した後、転写パターンの位置ずれ補正しているが、この手順に限定されたものではない。反対に、転写パターンの位置ずれ補正を行った後に、光近接効果補正処理を施してもよい。
【００３８】
次に、マスク位置補正部１４において、設計値に基づくマスクパターンであるマスク設計データに対して、補正マップを利用した位置補正のための移動量情報を含むテーブルデータを用いて、位置ずれを補正する（ステップＳ９）。尚、本実施形態では、ずれ情報を含むテーブルデータと補正マップによる補正値（マスク補正値）を一致するものとして説明している。但し、ここでいう位置ずれ量はチップ上に形成した回路パターンを測定した量であり、補正値は設計パターンに対するずれ量である。従って、回路パターン上の同じ部位を基準として、例えば、孔の中心を基準とする位置ずれ補正と、孔の側面を基準とする位置ずれ補正とは、位置ずれ補正値が異なっている。このため、テーブルデータと補正値とは関連づけて設定されればよい。
【００３９】
このテーブルデータは、補正マップ（メッシュ）に基づき、位置ずれ補正値で設定されるサイズ（座標情報）の補正領域と移動量が図１３に示す図形を成せるように構成されている。尚、移動量は、位置ずれ補正値による移動距離と、応力が作用する方向の逆方向である移動方向とである。このテーブルデータで形成される図１３の図形は、図１４に示すマスクパターンを形成するためのデザインデータが複数配列されているマスク設計データと一致する。
【００４０】
従って、例えば、図１３に示すテーブルデータの補正領域Ｋ１（座標X[1]Y[1] , X[2]Y[2]）を、図１４に示すマスク設計データに当てはめると、データ区分領域Ｄ１が設定される。補正領域Ｋ１を当てはめると共に、データ区分領域Ｄ１に含まれる複数のデザインデータが補正対象として設定される。さらに、データ区分領域Ｄ１内の各デザインデータは、テーブルデータの補正領域Ｋ１に設定されている移動量に従い、一律に移動距離と移動方向が設定される。即ち、テーブルデータの補正領域Ｋ１をマスク設計データに当てはめるという１つのステップで、移動対象となるデザインデータが選択され、その移動量が設定される。
【００４１】
尚、従来のOASISデータを用いた位置ずれ補正処理では、まず、データ量が大きい均等メッシュによる画像データの補正マップを用いて、設計パターンと補正マップを用いて移動する領域を抽出するための画像演算処理を行う。次に、抽出した領域に対して、位置移動するための図形演算処理を行う必要がある。
【００４２】
また、本実施形態は、テーブルデータの補正領域毎にマスク設計データを当てはめる処理であってもよいが、１つの方法として、既存のデータ変換システムを用いて、例えば、マスク設計データを複数に等分割し、等分割された分割マスク設計データに掛かるテーブルデータの補正領域の枠線を断片的に当てはめる処理であってもよい。尚、必ずしもマスク設計データを等分割する必要は無い。例えば、分割マスク設計データの内に当てはめられる補正領域の断片的な枠線の数で規定し、枠線の数が設定した数よりも多くならないように、マスク設計データを複数に分割してもよい。
【００４３】
図１２に示す一例では、マスク設計データを例えば、１ｍｍ□のサイズで２０個程度の計算領域に分割する。但し、この分割マスク設計データの補正領域数やサイズは、任意の数及びサイズで有り、システムの処理能力やマスクサイズ及びマスク設計データの情報量に応じて適宜設定することができる。
【００４４】
次に、それぞれの分割マスク設計データを分散するように、独立した計算機１，２，３で並行して、テーブルデータの補正領域の枠線を断片的に当てはめる処理を行う。尚、独立した計算機とは、例えば、１つのコンピュータ内で同時に並行して演算処理を行う機能と同等である。この分割マスク設計データにテーブルデータの補正領域の枠線を断片的に当てはめる処理においては、専用のコマンドを付与することにより、直接、補正領域を分割マスク設計データに移動することができる。このため、当てはめ処理を行う毎に掛かっていたオーバーヘッド時間を大幅に短縮することができる。また、分割マスク設計データに同時に且つ並列して当てはめ処理を実行するため、マスク設計データにテーブルデータの補正領域を割り付ける時間が短縮される。また、当てはめ処理の回数が補正領域数によらず、等分割された分割マスク設計データの分割数による。このため、補正領域数に依存性がなく、処理時間のバラツキがなくなり、且つ補正領域数が相当数に及んでも処理時間が長引くことがない。
【００４５】
次に図１５に示すフローチャートを参照して、本実施形態のマスクパターン補正方法を半導体装置の製造プロセスに適用した一例を説明する。このフローチャートは、半導体装置の製造プロセスを概念的に示すものである。
【００４６】
まず、製造する半導体装置の積層構造に基づく、各層の回路パターンを形成するためのマスクパターンの設計を行い、マスク設計データを作成する（ステップＳ２１）。さらに、電子ビーム描画装置等を用いて、設計されたマスク設計データに従って作成された設計フォトマスク又は、位置ずれが補正されたマスク補正データに従って作成された補正フォトマスクを作成する（ステップＳ２２）。
【００４７】
次に、イオン注入処理等で不純物層が導入された半導体基板上に、ＣＶＤ（Chemical Vapor Deposition）装置やスパッタリング装等の成膜装置を用いた成膜プロセスを実行し、半導体基板上に薄膜（導電膜又は絶縁膜）を形成する（ステップＳ２３）。また、形成した薄膜によっては、成膜処理後にアニール処理等の熱処理を行う場合がある。その後、フォトリソグラフィ技術により、薄膜上に塗布されたレジスト膜に前述した設計フォトマスク又は訂正フォトマスクを用いて露光を行い、薄膜上にレジストマスクを作成する（ステップＳ２４）。レジストマスクが形成された半導体基板に対して、エッチング装置によるエッチングプロセスにより不要な薄膜を部分的に除去する（ステップＳ２５）。エッチングプロセス終了後に、残ったレジストマスクを剥離する。
【００４８】
次に、走査型電子顕微鏡（SEM）や走査型トンネル顕微鏡（STM）等の測定機器を用いて、形成された回路パターン又は回路素子に対して検査を行う（ステップＳ２６）。このほか、成膜された薄膜に対して、物性や形状の検査も実施する。この検査で作成された測定データは、回路パターンや回路素子の形状及び形成位置の位置情報を含んでいる。本実施形態のマスクパターン補正システムを用いて、測定データを既存の処理プログラムにより応力解析することで位置ずれ情報を取得する。
【００４９】
次に、取得した位置ずれ情報の中で位置ずれが発生しているか否かを判断する（ステップＳ２７）。このステップＳ２７で位置ずれが発生していると判定された場合には（ＹＥＳ）、前述したマスクパターンの位置ずれ補正した後、ステップＳ２に戻り、補正されたフォトマスクを作成する。一方、ステップＳ２７で位置ずれが発生していないと判定された場合には（ＮＯ）、製造プロセスは終了か否かを判定する（ステップＳ２９）。半導体装置の製造プロセスが終了したならば（ＹＥＳ）、一連のシーケンスは終了する。また、半導体装置の製造プロセスが終了していない（ＮＯ）、ステップＳ２３に戻り、製造プロセスを継続する。
【００５０】
以上説明したように、本実施形態のマスクパターン補正方法を半導体装置の製造プロセスに適用することにより、多層に積層する半導体装置に対して、製造時に生じる応力による回路パターンや回路素子の位置ずれを各層毎に補正することで設計通りの積層構造を実現することができる。特に、位置ずれによる積層間の配線の断線や回路素子の構成不良を無くすことができる。本実施形態は、応力解析を利用した位置ずれ補正値と補正領域のサイズが算出されるため、位置ずれの検出と位置ずれ補正に要する時間が短縮できるため、半導体装置の製造に掛かる時間も短縮することができる。
【００５１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５２】
１…マスクパターン補正システム、２…補正部、３…制御部、４…記憶部、５…表示部、１１…応力解析部、１２…補正値算出部、１３…補正マップ作成部、１４…マスク位置補正部、２１…応力解析プログラム、２４…補正マップ情報、３１…半導体記憶装置、３２…セル領域、３２ａ，３２ｂ…セル領域端、３３…回路素子領域、４２ａ，４２ｂ，４２ｄ，４２ｅ…補正領域、４３ａ，４３ｂ…端領域、４４…中央域。
【図１】
2020060666.tif 000003
【図２】
2020060666.tif 000004
【図３】
2020060666.tif 000005
【図４】
2020060666.tif 000006
【図５】
2020060666.tif 000007
【図６】
2020060666.tif 000008
【図７】
2020060666.tif 000009
【図８Ａ】
2020060666.tif 000010
【図８Ｂ】
2020060666.tif 000011
【図９Ａ】
2020060666.tif 000012
【図９Ｂ】
2020060666.tif 000013
【図１０Ａ】
2020060666.tif 000014
【図１０Ｂ】
2020060666.tif 000015
【図１１】
2020060666.tif 000016
【図１２】
2020060666.tif 000017
【図１３】
2020060666.tif 000018
【図１４】
2020060666.tif 000019
【図１５】
2020060666.tif 000020