(57)【要約】【課題】表示パネルの電源配線において生じる電圧降下に起因する画像のムラを抑制する。【解決手段】表示ドライバが、表示パネルに表示される画像に対応する画像データから第１電圧データを生成する画像処理回路部と、表示パネルに配置される画素で消費される総電流と表示パネルにおける画素の位置とに応じて、画素のそれぞれについて補正値を生成する補償回路部と、第１電圧データを補正値に応じて補正することで第２電圧データを生成する電圧データ生成部と、第２電圧データに応じて画素に駆動電圧を書き込む駆動回路部とを備えている。【選択図】図６
2020060605.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルに表示される画像に対応する画像データから第１電圧データを生成する画像処理回路部と、
前記表示パネルに配置される画素で消費される総電流と前記表示パネルにおける前記画素の位置とに応じて、前記画素のそれぞれについて補正値を生成する補償回路部と、
前記第１電圧データを前記補正値に応じて補正することで第２電圧データを生成する電圧データ生成部と、
前記第２電圧データに応じて前記画素に駆動電圧を書き込む駆動回路部
とを備える
表示ドライバ。
【請求項２】
前記補正値は、前記表示パネルに含まれる電源配線における電圧降下を補償するように生成される
請求項１に記載の表示ドライバ。
【請求項３】
前記補正値は、補償ゲインを含む
請求項１又は２に記載の表示ドライバ。
【請求項４】
前記補償回路部は、
前記総電流に応じてエリアゲインを生成し、
前記画素のそれぞれについて、前記表示パネルにおける前記画素の位置に応じて位置依存ゲインを生成し、
前記エリアゲインと前記位置依存ゲインとから前記補償ゲインを算出する
ように構成された
請求項３に記載の表示ドライバ。
【請求項５】
前記電圧データ生成部は、前記第２電圧データに記述された電圧値を、前記第１電圧データに記述された電圧値と前記補償ゲインとの積として算出する
請求項４に記載の表示ドライバ。
【請求項６】
前記画素の位置と前記位置依存ゲインとの対応関係は、前記総電流に依存する
請求項４又は５に記載の表示ドライバ。
【請求項７】
前記補償回路部は、
前記総電流の第１電流値について前記画素の位置と前記位置依存ゲインとの対応関係を示す第１対応情報と、前記総電流の第２電流値について前記画素の位置と前記位置依存ゲインとの対応関係を示す第２対応情報とを備えており、
前記第１対応情報と前記第２対応情報とを用いて前記位置依存ゲインを算出する
請求項４乃至６のいずれか１項に記載の表示ドライバ。
【請求項８】
前記補償回路部は、
前記総電流の第１電流値について前記画素の位置と前記位置依存ゲインとの対応関係を記述する第１ＬＵＴと、
前記総電流の第２電流値について前記画素の位置と前記位置依存ゲインとの対応関係を記述する第２ＬＵＴ
とを備えており、
前記第１ＬＵＴと前記第２ＬＵＴとを用いて前記位置依存ゲインを算出する
請求項４乃至６のいずれか１項に記載の表示ドライバ。
【請求項９】
前記補償回路部は、
前記総電流のシミュレーション値を算出し、
前記第１ＬＵＴ及び前記第２ＬＵＴにおける前記画素の位置に対応する第１位置依存ゲイン及び第２位置依存ゲインを、前記総電流のシミュレーション値に応じて補間することにより、前記位置依存ゲインを算出する
請求項８に記載の表示ドライバ。
【請求項１０】
前記補償回路部は、
前記総電流のシミュレーション値を算出し、
前記総電流の前記シミュレーション値に応じて前記エリアゲインを生成する
請求項４乃至９のいずれかに記載の表示ドライバ。
【請求項１１】
前記補償回路部は、
それぞれが複数の画素を含む表示パネルの複数のセグメントのそれぞれについて、前記複数のセグメントのそれぞれに配置された画素に流れる電流のシミュレーション値の和を算出し、
前記複数のセグメントのそれぞれについて算出された前記和に基づいて、前記総電流の前記シミュレーション値を算出する
請求項１０に記載の表示ドライバ。
【請求項１２】
前記補償回路部は、
或るフレーム期間において、
前記複数のセグメントのうちの或るセグメントに配置された画素に駆動電圧が書き込まれるとき、
前記或るセグメント及び前記或るフレーム期間において未だ駆動電圧が書き込まれていないセグメントについて、前フレーム期間に表示された画像に対応する前記画像データから算出された前記和と、
前記或るフレーム期間において既に駆動電圧が書き込まれたセグメントについて、前記或るフレーム期間に表示される画像に対応する前記画像データから算出された前記和とに基づいて、
前記総電流の前記シミュレーション値を算出する
請求項１１に記載の表示ドライバ。
【請求項１３】
前記補償回路部は、
前記或るセグメントに配置された画素に駆動電圧が書き込まれるとき、
前記或るセグメントについて算出された前記総電流の前記シミュレーション値から得られる前記エリアゲインと、前記或るセグメントと異なるセグメントについて直前に算出された前記総電流の前記シミュレーション値から得られる前記エリアゲインとを、前記或るセグメントに配置された前記画素の位置に応じて補間することで、
前記補償ゲインの生成に用いる前記エリアゲインを生成する
請求項１２に記載の表示ドライバ。
【請求項１４】
複数の電源端子と、前記複数の電源端子から電源電圧が供給される画素とを備える表示パネルと、
前記表示パネルに表示される画像に対応する画像データから第１電圧データを生成する画像処理回路部と、
前記表示パネルに設けられる前記画素で消費される総電流と前記表示パネルにおける前記画素の位置とに応じて、前記画素のそれぞれについて補正値を生成する補償回路部と、
前記第１電圧データを前記補正値に応じて補正することで第２電圧データを生成する電圧データ生成部と、
前記第２電圧データに応じて前記画素に駆動電圧を書き込む駆動回路部
とを備える
表示装置。
【請求項１５】
前記補正値は、補償ゲインを含み、
前記補償回路部は、
前記総電流に応じてエリアゲインを生成し、
前記画素のそれぞれについて、前記表示パネルにおける前記画素の位置に応じて位置依存ゲインを生成し、
前記エリアゲインと前記位置依存ゲインとから前記補償ゲインを算出する
請求項１４に記載の表示装置。
【請求項１６】
前記画素の位置と前記位置依存ゲインとの対応関係は、前記総電流に依存する
請求項１５に記載の表示装置。
【請求項１７】
前記補償回路部は、
前記総電流の第１電流値について前記画素の位置と前記位置依存ゲインとの対応関係を記述する第１ＬＵＴと、
前記総電流の第２電流値について前記画素の位置と前記位置依存ゲインとの対応関係を記述する第２ＬＵＴ
とを備えており、
前記第１ＬＵＴと前記第２ＬＵＴとを用いて前記位置依存ゲインを算出する
請求項１５又は１６に記載の表示装置。
【請求項１８】
複数の電源端子と、前記複数の電源端子から電源電圧が供給される画素とを備える表示パネルに表示される画像に対応する画像データから第１電圧データを生成することと、
前記表示パネルに設けられる前記画素で消費される総電流と前記表示パネルにおける前記画素の位置とに応じて、前記画素のそれぞれについて補正値を生成することと、
前記第１電圧データを前記補正値に応じて補正することで第２電圧データを生成することと、
前記第２電圧データに応じて前記画素に駆動電圧を書き込むこと
とを含む
表示パネルの駆動方法。
【請求項１９】
前記補正値は、補償ゲインを含み、
前記第２電圧データを生成することは、
前記総電流に応じてエリアゲインを生成することと、
前記画素のそれぞれについて、前記表示パネルにおける前記画素の位置に応じて位置依存ゲインを生成することと、
前記エリアゲインと前記位置依存ゲインとから前記補償ゲインを算出することと、
前記第１電圧データと前記補償ゲインとから前記第２電圧データを生成すること
とを含む
請求項１８に記載の表示パネルの駆動方法。
【請求項２０】
前記画素の位置と、生成される前記位置依存ゲインとの対応関係は、前記総電流に依存する
請求項１９に記載の表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示ドライバ、表示装置及び表示パネルの駆動方法に関する。
【背景技術】
【０００２】
ある種の表示パネル、例えば、ＯＬＥＤ(organic light emitting diode)表示パネルでは、電源配線を介して各画素回路に電源電圧が供給される。このような構成の表示パネルは、例えば表示パネルの電源配線において生じる電圧降下に起因して、画像にムラが生じ得る。
【発明の概要】
【０００３】
一実施形態では、表示ドライバが、表示パネルに表示される画像に対応する画像データから第１電圧データを生成する画像処理回路部と、前記表示パネルに配置される画素で消費される総電流と前記表示パネルにおける前記画素の位置とに応じて、前記画素のそれぞれについて補正値を生成する補償回路部と、前記第１電圧データを前記補正値に応じて補正することで第２電圧データを生成する電圧データ生成部と、前記第２電圧データに応じて前記画素に駆動電圧を書き込む駆動回路部とを備えている。
【０００４】
一実施形態では、表示装置が、複数の電源端子と、前記複数の電源端子から電源電圧が供給される画素とを備える表示パネルと、前記表示パネルに表示される画像に対応する画像データから第１電圧データを生成する画像処理回路部と、前記表示パネルに設けられる前記画素で消費される総電流と前記表示パネルにおける前記画素の位置とに応じて、前記画素のそれぞれについて補正値を生成する補償回路部と、前記第１電圧データを前記補正値に応じて補正することで第２電圧データを生成する電圧データ生成部と、前記第２電圧データに応じて前記画素に駆動電圧を書き込む駆動回路部とを備えている。
【０００５】
一実施形態では、表示パネルの駆動方法が、複数の電源端子と、前記複数の電源端子から電源電圧が供給される画素とを備える表示パネルに表示される画像に対応する画像データから第１電圧データを生成することと、前記表示パネルに設けられる前記画素で消費される総電流と前記表示パネルにおける前記画素の位置とに応じて、前記画素のそれぞれについて補正値を生成することと、前記第１電圧データを前記補正値に応じて補正することで第２電圧データを生成することと、前記第２電圧データに応じて前記画素に駆動電圧を書き込むこととを含む。
【図面の簡単な説明】
【０００６】
【図１】一実施形態における表示装置の構成を示している。
【図２】一実施形態における画素の構成を示している。
【図３】一実施形態における表示ドライバの構成を示している。
【図４】単一電源から表示パネルに電源電圧が供給される場合の明暗パターンの例を示している。
【図５】２つの電源から表示パネルに電源電圧が供給される場合の明暗パターンの例を示している。
【図６】一実施形態における補償回路部の構成を示している。
【図７】一実施形態における画素アレイの構成を示している。
【図８】一実施形態における累積回路部の構成を示している。
【図９Ａ】一実施形態における累積回路部の動作を示している。
【図９Ｂ】一実施形態における累積回路部の動作を示している。
【図９Ｃ】一実施形態における累積回路部の動作を示している。
【図１０】一実施形態における表示装置の構成を示している。
【発明を実施するための形態】
【０００７】
以下、添付図面を参照しながら本開示の様々な実施形態を説明する。以下において、同一又は類似の構成要素は、同一又は対応する参照符号によって参照される。また、同一の構成要素を互いに区別する場合、参照符号に添字が付されることがある。
【０００８】
図１に示す一実施形態では、表示装置１００が、表示パネル１０と、表示ドライバ２０とを備えている。表示パネル１０は、例えば、ＯＬＥＤ（organic light emitting diode）表示パネルである。
【０００９】
一実施形態では、表示パネル１０は、画素アレイ１とゲート線駆動回路部２とを備えている。画素アレイ１には、ゲート線４とソース線５と画素回路６と電源配線７とが配置されている。各画素回路６は、対応するゲート線４及びソース線５に接続されている。ゲート線駆動回路部２は、表示ドライバ２０から受け取ったゲート制御信号ＳＯＵＴに応じてゲート線４を駆動するように構成されている。
【００１０】
一実施形態では、表示パネル１０は、複数の、図１の構成では２つの電源端子３１、３２を有している。各電源配線７の一端は電源端子３１に接続され、他端は電源端子３２に接続される。２つの電源端子３１、３２のそれぞれには、電源電圧ＥＬＶＤＤがパワーマネジメントＩＣ（ＰＭＩＣ）３０から供給される。パワーマネジメントＩＣ３０には電源１１１、１１２が集積化されている。電源１１１、１１２は、パワーマネジメントＩＣ３０とは別になっていてもよい。電源１１１、１１２は、それぞれ、電源端子３１、３２に電源電圧ＥＬＶＤＤを供給する。一実施形態では、電源１１１、１１２は、それぞれから出力される電源電圧ＥＬＶＤＤが同一の電圧レベルを有するように制御される。
【００１１】
一実施形態では、各画素回路６は、電源配線７を介して電源電圧ＥＬＶＤＤが供給され、供給された電源電圧ＥＬＶＤＤを用いて動作するように構成されている。一実施形態では、画素回路６のそれぞれは、ＯＬＥＤ素子を有している。ＯＬＥＤ素子は、電源電圧ＥＬＶＤＤが供給される電源端子から、該ＯＬＥＤ素子を介して、回路接地に駆動電流が流れることによって、発光する。
【００１２】
電源１１１、１１２が、同一の電圧レベルの電源電圧ＥＬＶＤＤを生成するように設計されている場合でも、画素回路６に実際に供給される電源電圧ＥＬＶＤＤの電圧レベルは、電源配線７において発生する電圧降下に起因して画素回路６毎に異なり得る。画素回路６に実際に供給される電源電圧ＥＬＶＤＤの電圧レベルのバラツキは、表示パネル１０に表示される画像におけるムラの原因になり得る。
【００１３】
図２に示す一実施形態では、表示パネル１０の各画素８は、赤色（Ｒ）を表示する画素回路６と、緑色（Ｇ）を表示する画素回路６と、青色（Ｂ）を表示する画素回路６とを備えている。赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を表示する画素回路６はそれぞれ、Ｒ副画素、Ｇ副画素、Ｂ副画素として用いられ、以下において、Ｒ副画素６Ｒ、Ｇ副画素６Ｇ、Ｂ副画素６Ｂと記載することがある。一実施形態では、各画素８のＲ副画素６Ｒ、Ｇ副画素６Ｇ、Ｂ副画素６Ｂは、同一のゲート線４に接続されている。なお、各画素８は、赤色、緑色、青色以外の色を表示する追加の副画素を備えていてもよい。また、色の組合せはこれらに限定されない。
【００１４】
一実施形態では、表示ドライバ２０は、ホスト４０から画像データ１２を受け取り、該画像データに応じた画像が表示パネル１０に表示されるように表示パネル１０を駆動する。一実施形態では、表示ドライバ２０は、集積回路（ＩＣ）として構成される。
【００１５】
図３に示す一実施形態では、表示ドライバ２０は、命令制御回路部２１と、画像処理回路部２２と、ソース線駆動回路部２３と、タイミングコントローラ２４と、パネルインターフェース回路部２５とを備えている。
【００１６】
一実施形態では、命令制御回路部２１は、ホスト４０から受け取った画像データ１２を画像処理回路部２２に転送する。一実施形態では、命令制御回路部２１は、インターフェースとして動作する。一実施形態では、命令制御回路部２１は、ホストから受け取った制御データ１３に応じて、タイミングコントローラ２４を制御する。
【００１７】
一実施形態では、画像処理回路部２２は、受け取った画像データ１２に対してデジタル画像処理を行い、電圧データ１４を生成する。生成される電圧データ１４は、各画素８の各画素回路６に書き込むべき駆動電圧の電圧レベルを記述する。
【００１８】
一実施形態では、ソース線駆動回路部２３は、画像処理回路部２２から受け取った電圧データ１４に応じてソース線５を駆動し、表示パネル１０の各画素回路６に所望の電圧レベルを有する駆動電圧を書き込む。
【００１９】
一実施形態では、タイミングコントローラ２４は、表示ドライバ２０の各回路部のタイミング制御を行う。
【００２０】
一実施形態では、パネルインターフェース回路部２５は、タイミングコントローラ２４による制御の下、ゲート制御信号ＳＯＵＴを生成し、生成したゲート制御信号ＳＯＵＴを表示パネル１０のゲート線駆動回路部２に供給する。
【００２１】
一実施形態による図３の構成では、画像処理回路部２２は、デジタルガンマ回路部２６と、補償回路部２７と、出力電圧データ生成回路部２８とを備えている。
【００２２】
一実施形態では、デジタルガンマ回路部２６は、画像データ１２から、規定されたガンマ特性で画像を表示するために各画素８の各画素回路６に書き込むべき駆動電圧の電圧レベルを指定する電圧データ１５を生成する。
【００２３】
一実施形態では、デジタルガンマ回路部２６で生成された電圧データ１５を、電源配線７において発生する電圧降下が補償されるように補正することで、ソース線駆動回路部２３に供給される電圧データ１４が生成される。この電圧データ１４は、実際に画素回路６を駆動するために用いられる。以下において、ソース線駆動回路部２３に供給される電圧データ１４が電圧降下が補償されたものであることを明確にするために、電圧データ１４を補償後電圧データ１４と記載する。補償後電圧データ１４を用いて表示パネル１０を駆動することで、画像のムラの発生が抑制される。
【００２４】
一実施形態では、補償回路部２７は、電圧データ１５の補正に用いられる補正値を生成する。一実施形態では、補償回路部２７により生成される補正値は、補償ゲイン１６を含む。補正値と補償ゲイン１６の生成については、後に詳細に説明する。
【００２５】
一実施形態では、出力電圧データ生成回路部２８は、補償回路部２７によって生成された補正値に応じて、デジタルガンマ回路部２６で生成された電圧データ１５を補正して、補償後電圧データ１４を生成する。一実施形態では、出力電圧データ生成回路部２８は、デジタルガンマ回路部２６で生成された電圧データ１５に補償回路部２７で生成された補償ゲイン１６を乗じることで、ソース線駆動回路部２３に供給される補償後電圧データ１４を生成する。一実施形態では、補償後電圧データ１４に記述された、各画素８の各画素回路６に供給すべき駆動電圧を指定する電圧値は、電圧データ１５に記述された、各画素８の各画素回路６について指定された電圧値に、当該画素８について生成された補償ゲイン１６の値を乗じた積として算出される。
【００２６】
一実施形態では、表示ドライバ２０又は画像処理回路部２２は、他のデジタル画像処理を行う画像処理モジュール又は回路部を含んでいてもよい。一実施形態では、画像データ１２に該他のデジタル画像処理を行うことで生成された画像データが、画像データ１２の代わりにデジタルガンマ回路部２６及び補償回路部２７に供給されてもよい。
【００２７】
上記のように、表示パネル１０の電源配線７において発生する電圧降下を補償するような補正値、一実地形態では補償ゲイン１６を用いることで、画像におけるムラの発生を有効に抑制する。以下では、一実施形態による補償回路部２７による補正値（例えば補償ゲイン１６）の生成について説明する。
【００２８】
図４に示すように、表示パネル１０に単一の電源から電源電圧ＥＬＶＤＤが供給される場合では、表示パネル１０に表示される画像の明るさによらず、ほぼ同様の明暗パターンが現れる。例えば、表示パネル１０の電源に近い領域は明るく、遠い領域は暗くなる。
【００２９】
一方、図５に示すように、表示パネル１０に、複数の電源、例えば２つ又はそれ以上の電源から電源電圧ＥＬＶＤＤが供給される場合では、表示パネル１０に表示される画像の明るさに依存して明暗パターンが変化し得る。この現象は、各電源の特性の相違に起因し得る。表示パネル１０に表示される画像の明るさは、表示パネル１０の画素８において消費される総電流に対応する。一実施形態において、「総電流」とは、表示パネル１０の各画素８の各画素回路６において消費される電流の表示パネル１０全体についての和である。表示パネル１０に表示される画像の明るさが明るいほど、表示パネル１０の画素８において消費される総電流は大きくなる。このように総電流が変化するとき、各電源の特性の相違に起因して各電源が異なる挙動を示すと、総電流の大きさに依存して明暗パターンが変化する。
【００３０】
一実施形態では、補償回路部２７は、表示パネル１０に複数の電源、図１では２つの電源１１１、１１２から電源電圧が供給される場合に、電源配線７において発生する電圧降下が適正に補償されるように、電圧データ１５の補正に用いられる補正値、即ち、補償後電圧データ１４の生成に用いられる補償ゲイン１６を生成するように構成される。
【００３１】
一実施形態では、補償回路部２７は、表示パネル１０の画素８において消費される総電流と各画素８の位置とに応じて、各画素８について補正値を生成する。一実施形態では、補償回路部２７は、表示パネル１０の画素８において消費される総電流のシミュレーション値を算出し、算出したシミュレーション値と画素８の位置とに応じて、画素８のそれぞれについて補正値を生成する。出力電圧データ生成回路部２８は、生成された補正値を用いてデジタルガンマ回路部２６から受け取った電圧データ１５を補正することで補償後電圧データ１４を生成する。生成された補償後電圧データ１４は、ソース線駆動回路部２３に供給される。これによれば、電源配線７において発生する電圧降下を適正に補償することができる。
【００３２】
図６に示す一実施形態では、補償回路部２７は、総電流算出回路部３１と、エリアゲイン生成回路部３２と、位置依存ゲイン生成回路部３３と、補償ゲイン算出回路部３４とを備えている。
【００３３】
一実施形態では、総電流算出回路部３１は、表示パネル１０の画素８において消費される総電流のシミュレーション値ＩΣを算出する。該画素８に含まれる画素回路６、一実施形態ではＯＬＥＤ素子を流れる電流は、各画素８の輝度に対応しているので、表示パネル１０の画素８の輝度の総和を表す値を、表示パネル１０の画素８において消費される総電流のシミュレーション値として算出してもよい。シミュレーション値ＩΣの算出については、後に詳細に説明する。
【００３４】
一実施形態では、エリアゲイン生成回路部３２は、総電流のシミュレーション値ＩΣからエリアゲインＫＡＲＥＡを生成する。一実施形態では、エリアゲイン生成回路部３２は、総電流のシミュレーション値ＩΣとエリアゲインＫＡＲＥＡとの対応関係を表す対応情報を有しており、該対応情報を用いてエリアゲインＫＡＲＥＡを生成してもよい。電源配線７において発生する電圧降下は、表示パネル１０の画素８において消費される総電流に依存しており、エリアゲインＫＡＲＥＡは、電圧降下のうち総電流に依存する成分を補償するために用いられる。
【００３５】
一実施形態では、エリアゲイン生成回路部３２は、エリアゲインＬＵＴ（lookup table）３５を備える。この場合、対応情報は、エリアゲインＬＵＴ３５の値として保持される。エリアゲイン生成回路部３２は、シミュレーション値ＩΣの値を参照して、エリアゲインＬＵＴ３５に対してテーブルルックアップを行うことにより、エリアゲインＫＡＲＥＡを生成する。
【００３６】
他の実施形態では、エリアゲイン生成回路部３２は、総電流のシミュレーション値ＩΣに対してデジタル演算を行って、エリアゲインＫＡＲＥＡを算出するように構成されてもよい。この場合、対応情報は、該デジタル演算に用いられる演算式を決める情報として、エリアゲイン生成回路部３２に保持されてもよい。
【００３７】
一実施形態では、位置依存ゲイン生成回路部３３は、対象の画素８の位置（Ｘ，Ｙ）に応じて位置依存ゲインＫＬＯＣを生成する。一実施形態では、位置依存ゲイン生成回路部３３は、対象の画素８の位置（Ｘ，Ｙ）と位置依存ゲインＫＬＯＣとの対応関係を表す対応情報を有し、該対応情報を用いて位置依存ゲインＫＬＯＣを生成する。
【００３８】
一実施形態では、位置依存ゲインＫＬＯＣと対象の画素８の位置（Ｘ，Ｙ）との対応関係は、総電流のシミュレーション値ＩΣに依存する。これによれば、電源配線７における電圧降下が、総電流の大きさに依存して明暗パターンが変化するようなものである場合についても、適正に電圧降下を補償し、画像におけるムラを有効に抑制することができる。
【００３９】
一実施形態では、位置依存ゲイン生成回路部３３は、総電流の第１電流値について位置依存ゲインＫＬＯＣと対象の画素８の位置（Ｘ，Ｙ）との対応関係を表す第１対応情報と、総電流の第２電流値について位置依存ゲインＫＬＯＣと対象の画素８の位置（Ｘ，Ｙ）との対応関係を表す第２対応情報とを有し、該第１対応情報及び第２対応情報を用いて位置依存ゲインＫＬＯＣを生成する。一実施形態では、位置依存ゲイン生成回路部３３は、下記の手順により位置依存ゲインＫＬＯＣを算出する。
（１）対象の画素８の位置（Ｘ，Ｙ）と第１対応情報とから、第１電流値に対応する位置依存ゲインを生成する。
（２）対象の画素８の位置（Ｘ，Ｙ）と第２対応情報とから、第２電流値に対応する位置依存ゲインを生成する。
（３）総電流のシミュレーション値ＩΣに応じて第１電流値に対応する位置依存ゲインと第２電流値に対応する位置依存ゲインとを補間することで、最終的に算出すべき位置依存ゲインＫＬＯＣを算出する。
【００４０】
一実施形態では、第１電流値は、総電流のシミュレーション値ＩΣが取り得る最大の電流値であり、第２電流値は、総電流のシミュレーション値ＩΣが取り得る最小の電流値である。
【００４１】
一実施形態では、位置依存ゲイン生成回路部３３は、位置依存ゲインＬＵＴ３６１、３６２を備える。位置依存ゲインＬＵＴ３６１は、第１電流値について、対象の画素８の各位置（Ｘ，Ｙ）に対応する位置依存ゲインＫＬＯＣを記述し、位置依存ゲインＬＵＴ３６２は、第２電流値について、対象の画素８の各位置（Ｘ，Ｙ）に対応する位置依存ゲインＫＬＯＣを記述する。この場合、上記の第１対応情報は、位置依存ゲインＬＵＴ３６１の値として保持され、第２対応情報は、位置依存ゲインＬＵＴ３６２の値として保持される。
【００４２】
一実施形態では、位置依存ゲイン生成回路部３３は、下記の手順により位置依存ゲインＫＬＯＣを算出する。
（１）対象の画素８の位置（Ｘ，Ｙ）を参照して、位置依存ゲインＬＵＴ３６１に対してテーブルルックアップを行うことにより、第１電流値に対応する位置依存ゲインを生成する。
（２）対象の画素８の位置（Ｘ，Ｙ）を参照して、位置依存ゲインＬＵＴ３６２に対してテーブルルックアップを行うことにより、第２電流値に対応する位置依存ゲインを生成する。
（３）総電流のシミュレーション値ＩΣに応じて、第１電流値に対応する位置依存ゲインと第２電流値に対応する位置依存ゲインとを補間することで、最終的に算出すべき位置依存ゲインＫＬＯＣを算出する。
【００４３】
一実施形態では、補償ゲイン算出回路部３４は、エリアゲインＫＡＲＥＡと位置依存ゲインＫＬＯＣとから補償ゲイン１６を算出する。一実施形態では、補償ゲイン算出回路部３４は、エリアゲインＫＡＲＥＡと位置依存ゲインＫＬＯＣとの積ＫＣＭＰとして補償ゲイン１６を算出する。
【００４４】
このようにして生成された補償ゲイン１６は、出力電圧データ生成回路部２８に送られ、補償後電圧データ１４の生成に用いられる。一実施形態では、或る画素８に対応する補償後電圧データ１４の生成において、当該画素８に対応する補償後電圧データ１４は、当該画素８について算出された補償ゲイン１６を当該画素８について算出された電圧データ１５に乗じることで算出される。
【００４５】
一実施形態では、位置依存ゲイン生成回路部３３は、互いに異なる電流値について、対象の画素８の各位置（Ｘ，Ｙ）に対応する位置依存ゲインＫＬＯＣを記述する３以上のＬＵＴを備える。この場合、位置依存ゲイン生成回路部３３は、当該３以上のＬＵＴのテーブルルックアップによって得られた位置依存ゲインの補間により、最終的に算出すべき位置依存ゲインＫＬＯＣを算出する。
【００４６】
また、上記のような構成の補償回路部２７は、位置依存ゲインＬＵＴ３６１、３６２として同一内容のＬＵＴを用いることで、単一の電源から電源電圧ＥＬＶＤＤが供給される表示パネル１０における電圧降下の補償を行うことも可能である。
【００４７】
一実施形態では、総電流算出回路部３１は、画素電流算出回路部３７と、累積回路部３８とを備える。
【００４８】
一実施形態では、画素電流算出回路部３７は、対象の画素８の画像データ１２と、該画素８の位置（Ｘ，Ｙ）と、ディスプレイ輝度値ＤＢＶとから、各画素８において消費される電流のシミュレーション値ＩＰＩＸＥＬを算出する。ディスプレイ輝度値ＤＢＶは、表示パネル１０に表示される画像の明るさを指定する値であり、一実地形態では、ユーザによる操作に応じてホスト４０によって指定されてもよく、また、ホスト４０によって指定されたディスプレイ輝度値に基づいて表示ドライバ２０の内部で決定されてもよい。表示パネル１０を観察するユーザにより、画像の明るさの調節が求められた場合、ユーザによる入力デバイスの操作に応じてディスプレイ輝度値ＤＢＶが調節されてもよい。各画素８の輝度は、該画素８に含まれる画素回路６、例えばＯＬＥＤ素子を流れる電流に対応しているので、各画素８の輝度を表す値を、各画素８において消費される電流のシミュレーション値ＩＰＩＸＥＬとして算出してもよい。
【００４９】
一実施形態では、画素電流算出回路部３７は、ガンマＬＵＴ４１Ｒ、４１Ｇ、４１Ｂと、加算器４２と、電圧降下補償ＬＵＴ４３と、ディスプレイ輝度値ＬＵＴ４４と、乗算器４５、４６とを備える。
【００５０】
一実施形態では、各画素８の画像データ１２は、Ｒ副画素６Ｒの階調値Ｒと、Ｇ副画素６Ｇの階調値Ｇと、Ｂ副画素６Ｂの階調値Ｂとを含んでおり、ガンマＬＵＴ４１Ｒ、４１Ｇ、４１Ｂと加算器４２は、ディスプレイ輝度値ＤＢＶが特定値である場合、例えば最大値である場合において各画素８を流れる電流ＩＰＩＸＥＬ１００を階調値Ｒ、Ｇ、Ｂから算出するために用いられる。
【００５１】
一実施形態では、ガンマＬＵＴ４１Ｒは、ディスプレイ輝度値ＤＢＶが該特定値、例えば最大値である場合について、階調値ＲとＲ副画素６Ｒを流れる電流との対応関係を記述する。階調値Ｒを参照してガンマＬＵＴ４１Ｒに対してテーブルルックアップを行うことにより、Ｒ副画素６Ｒを流れる電流が算出される。同様に、ガンマＬＵＴ４１Ｇは、ディスプレイ輝度値ＤＢＶが該特定値である場合について、階調値ＧとＧ副画素６Ｇを流れる電流との対応関係を記述する。階調値Ｇを参照してガンマＬＵＴ４１Ｇに対してテーブルルックアップを行うことにより、Ｇ副画素６Ｇを流れる電流が得られる。また、ガンマＬＵＴ４１Ｂは、ディスプレイ輝度値ＤＢＶが該特定値である場合について、階調値ＢとＢ副画素６Ｂを流れる電流との対応関係を記述する。階調値Ｂを参照してガンマＬＵＴ４１Ｂに対してテーブルルックアップを行うことにより、Ｂ副画素６Ｂを流れる電流が得られる。
【００５２】
一実施形態では、加算器４２は、ガンマＬＵＴ４１Ｒ、４１Ｇ、４１Ｂを用いて算出されたＲ副画素６Ｒ、Ｇ副画素６Ｇ及びＢ副画素６Ｂを流れる電流を加算することで、ディスプレイ輝度値ＤＢＶが該特定値である場合において対象の画素８を流れる電流ＩＰＩＸＥＬ１００を算出する。
【００５３】
一実施形態では、電圧降下補償ＬＵＴ４３は、画素８の位置（Ｘ，Ｙ）と電圧降下補償ゲインＫＤＲＯＰとの対応関係を記述する。画素８の位置（Ｘ，Ｙ）を参照して電圧降下補償ＬＵＴ４３に対してテーブルルックアップを行うことにより、電圧降下補償ゲインＫＤＲＯＰが得られる。電圧降下補償ゲインＫＤＲＯＰは、電源配線７における電圧降下が画素８を流れる電流に及ぼす影響を補償するために用いられる。
【００５４】
一実施形態では、ディスプレイ輝度値ＬＵＴ４４は、ディスプレイ輝度値ＤＢＶとＤＢＶ依存ゲインＫＤＢＶとの対応関係を記述する。ディスプレイ輝度値ＤＢＶを参照してディスプレイ輝度値ＬＵＴ４４に対してテーブルルックアップを行うことにより、ＤＢＶ依存ゲインＫＤＢＶが得られる。ＤＢＶ依存ゲインＫＤＢＶは、画素８を流れる電流のディスプレイ輝度値ＤＢＶに対する依存性を表す。
【００５５】
一実施形態では、乗算器４５、４６は、対象の画素８について算出された電流ＩＰＩＸＥＬ１００に、電圧降下補償ゲインＫＤＲＯＰ及びＤＢＶ依存ゲインＫＤＢＶを乗じることで、各画素８を流れる電流のシミュレーション値ＩＰＩＸＥＬを算出する。
【００５６】
一実施形態では、累積回路部３８は、表示パネル１０の全画素８についてシミュレーション値ＩＰＩＸＥＬを累積することで総電流のシミュレーション値ＩΣを算出する。
【００５７】
図７に示す一実施形態では、画素アレイ１がＮ個のセグメント９０〜９Ｎ−１に区分され、累積回路部３８がセグメント９０〜９Ｎ−１のそれぞれに位置する画素８を流れる電流のシミュレーション値ＩＰＩＸＥＬの和ｓ［０］〜ｓ［Ｎ−１］を保持するように構成される。ここで、Ｎは、２以上の整数であり、和ｓ［ｉ］は、セグメント９ｉに位置する画素８を流れる電流のシミュレーション値ＩＰＩＸＥＬの和である。図７において、Ｘ軸は、ゲート線４が延伸する方向に規定されており、Ｘ軸の方向は、「水平方向」と呼ばれる。Ｙ軸は、ソース線５が延伸する方向に規定されており、Ｙ軸の方向は、「垂直方向」と呼ばれる。セグメント９０〜９Ｎ−１は、垂直方向、即ち、ソース線５が延伸する方向に並んで配置されている。セグメント９０〜９Ｎ−１のそれぞれは、複数の水平ラインを含んでいる。ここで、水平ラインとは、水平方向に並んだ画素８、即ち、一のゲート線４に接続された画素８である。
【００５８】
一実施形態では、図８に示すように、累積回路部３８が、メモリ５１と累積演算ユニット５２とを備えている。一実施形態では、メモリ５１は、セグメント９０〜９Ｎ−１に対応するメモリ領域５３０〜５３Ｎ−１を備えている。メモリ領域５３０〜５３Ｎ−１は、それぞれ、セグメント９０〜９Ｎ−１について算出されたシミュレーション値ＩＰＩＸＥＬの和ｓ［０］〜ｓ［Ｎ−１］を保存するために用いられる。累積演算ユニット５２は、画素電流算出回路部３７から各画素８において消費される電流のシミュレーション値ＩＰＩＸＥＬを逐次に受け取り、セグメント９０〜９Ｎ−１のそれぞれについてシミュレーション値ＩＰＩＸＥＬを累積することでシミュレーション値ＩＰＩＸＥＬの和ｓ［０］〜ｓ［Ｎ−１］を算出する。累積演算ユニット５２は、更に、メモリ領域５３０〜５３Ｎ−１に保存された和ｓ［０］〜ｓ［Ｎ−１］から、表示パネル１０の画素８において消費される総電流のシミュレーション値ＩΣを算出する。
【００５９】
一実施形態では、或るフレーム期間（現フレーム期間）においてセグメント９iに位置する画素８に駆動電圧を書き込むとき、累積回路部３８は、該駆動電圧を指定する補償後電圧データ１４の算出に用いられる総電流のシミュレーション値ＩΣを、メモリ領域５３０〜５３Ｎ−１に保存されたシミュレーション値ＩＰＩＸＥＬの和ｓ［０］〜ｓ［Ｎ−１］の和として算出する。ただし、駆動電圧の画素８への書き込みが現に行われているセグメント９ｉ、及び、現フレーム期間において未だ駆動電圧が書き込まれていないセグメント９ｉ＋１〜９Ｎ−１については、前フレーム期間に表示された画像に対応する画像データ１２から算出された和ｓ［ｉ］〜ｓ［Ｎ−１］が、総電流のシミュレーション値ＩΣの算出に用いられる。一方、現フレーム期間において既に駆動電圧が書き込まれているセグメント９０〜９ｉ−１については、現フレーム期間に表示される画像に対応する画像データ１２から算出された和ｓ［０］〜ｓ［ｉ−１］が、総電流のシミュレーション値ＩΣの算出に用いられる。
【００６０】
以下では、前フレーム期間に表示された画像に対応する画像データ１２から算出された和ｓ［０］〜ｓ［Ｎ−１］を、和ｓｏ［０］〜ｓｏ［Ｎ−１］と表記し、現フレーム期間に表示される画像に対応する画像データ１２から算出された和ｓ［０］〜ｓ［Ｎ−１］を、和ｓｎ［０］〜ｓｎ［Ｎ−１］と表記する。また、このようにして算出された総電流のシミュレーション値ＩΣを、セグメント９ｉについての総電流のシミュレーション値ＩΣと呼ぶ。
【００６１】
ｉ＝０である場合、即ち、図９Ａに示すように、現フレーム期間において、上端のセグメント９０に位置する画素８に駆動電圧を書き込む場合、一実施形態では、セグメント９０についての総電流のシミュレーション値ＩΣが、下記式（１）に従って算出される。
【数１】
2020060605.tif 000003
【００６２】
ｉ≠０である場合、即ち、図９Ｂ、図９Ｃに示すように、現フレーム期間においてセグメント９０以外のセグメント９ｉに位置する画素８に駆動電圧を書き込む場合、一実施形態では、セグメント９ｉについての総電流のシミュレーション値ＩΣは、下記式（２）に従って算出される。
【数２】
2020060605.tif 000004
【００６３】
例えば、ｉ＝１である場合、即ち、図９Ｂに示すように、上から２番目のセグメント９１に位置する画素８に駆動電圧を書き込む場合、一実施形態では、セグメント９１についての総電流のシミュレーション値ＩΣは、下記式（３）に従って算出され。
【数３】
2020060605.tif 000005
【００６４】
また、図９Ｃに示すように、下端に位置するセグメント９Ｎ−１に位置する画素８に駆動電圧を書き込む場合、一実施形態では、セグメント９Ｎ−１についての総電流のシミュレーション値ＩΣは、下記式（４）に従って算出される。
【数４】
2020060605.tif 000006
【００６５】
一実施形態では、累積回路部３８は、更に、セグメント９０〜９Ｎ−１のそれぞれについて、セグメント９０〜９Ｎ−１の画素８を流れる電流のシミュレーション値ＩＰＩＸＥＬの和ｓ［０］〜ｓ［Ｎ−１］を算出する。一実施形態では、累積回路部３８は、或るフレーム期間において、或るセグメント９ｉに位置する画素８を流れる電流のシミュレーション値ＩＰＩＸＥＬの和ｓ［ｉ］を算出した場合、セグメント９ｉについての総電流のシミュレーション値ＩΣを算出した後で、算出した和ｓ［ｉ］を対応するメモリ領域５３ｉに書き込む。これは、上記のように、駆動電圧の画素８への書き込みが現に行われているセグメント９ｉについては、前フレーム期間に表示された画像に対応する画像データ１２から算出された和ｓｏ［ｉ］が、セグメント９ｉについての総電流のシミュレーション値ＩΣの算出に用いられるからである。
【００６６】
このような動作によれば、累積回路部３８に設けられるメモリの容量を抑制しながら、総電流のシミュレーション値ＩΣを算出することができる。算出された総電流のシミュレーション値ＩΣは、エリアゲイン生成回路部３２に送られ、エリアゲインＫＡＲＥＡの生成に用いられる。一実施形態では、エリアゲイン生成回路部３２は、算出された総電流のシミュレーション値ＩΣを参照してエリアゲインＬＵＴ３５に対してテーブルルックアップを行うことでエリアゲインＫＡＲＥＡを生成する。
【００６７】
セグメント９０〜９Ｎ−１について算出されたシミュレーション値ＩＰＩＸＥＬの和ｓ［０］〜ｓ［Ｎ−１］から、上記のようにして総電流のシミュレーション値ＩΣが算出される場合、一実施形態では、エリアゲイン生成回路部３２が、エリアゲインＫＡＲＥＡの生成において、対象の画素８のＹ軸方向（ソース線５が延伸する方向）における位置に応じた補間を行うように構成される。これは、セグメント９の境界におけるエリアゲインＫＡＲＥＡの変動を抑制するために有効である。一実施形態では、エリアゲイン生成回路部３２は、セグメント９ｉについて算出された総電流のシミュレーション値ＩΣから生成したエリアゲインＫＡＲＥＡ＿Ｃと、直前にセグメント９ｉ−１（ただし、ｉ＝０である場合、セグメント９Ｎ−１）について算出された総電流のシミュレーション値ＩΣから生成されたエリアゲインＫＡＲＥＡ＿Ｐとを、対象の画素８のＹ軸方向における位置に応じて補間することで、対象の画素８の補償後電圧データ１４の算出に最終的に用いられるエリアゲインＫＡＲＥＡを算出する。
【００６８】
一実施形態では、エリアゲイン生成回路部３２は、或るセグメント９ｉの上からｊ番目の水平ラインに位置する画素８について最終的に用いられるエリアゲインＫＡＲＥＡを、下記式（５）に従って算出する。
【数５】
2020060605.tif 000007
ここで、Ｍは、セグメント９０〜９Ｎ−１のそれぞれに含まれる水平ラインの数である。
【００６９】
図１０に示す実施形態では、パワーマネジメントＩＣ３０の電源１１１が、２つの電源端子３１、３２に電源電圧ＥＬＶＤＤを供給している。このような構成においても、上述された手法による電圧降下の補償は有効である。図１０に示す構成においても、パワーマネジメントＩＣ３０の出力から電源端子３１、３２までの配線抵抗の相違等の要因により、図１に示す２つの電源１１１、１１２から電源端子３１、３２に電源電圧ＥＬＶＤＤを供給する構成と同様に、表示パネル１０に表示される画像の明るさに依存して明暗パターンが変化し得る。よって、図３に示す表示ドライバ２０を、図１０に示す構成の表示装置１００に適用することは、電源配線７において生じる電圧降下に起因する画像のムラの抑制に有効である。表示パネル１０に３以上の電源端子が設けられ、パワーマネジメントＩＣ３０の電源１１１が、該３以上の電源端子に電源電圧ＥＬＶＤＤを供給する場合についても同様である。
【００７０】
以上には、本開示の様々な実施形態が具体的に記述されているが、本開示技術は、様々な変更と共に実施可能である。例えば、上記実施形態は、ＯＬＥＤ表示パネル以外にも、各画素回路に電源電圧が供給されている構成の様々な表示パネルに適用可能である。
【符号の説明】
【００７１】
１００  ：表示装置
１      ：画素アレイ
２      ：ゲート線駆動回路部
３１、３２  ：電源端子
４      ：ゲート線
５      ：ソース線
６      ：画素回路
６Ｂ    ：Ｂ副画素
６Ｇ    ：Ｇ副画素
６Ｒ    ：Ｒ副画素
７      ：電源配線
８      ：画素
９０〜９Ｎ−１：セグメント
１０    ：表示パネル
１１１、１１２：電源
１２    ：画像データ
１３    ：制御データ
１４    ：補償後電圧データ
１５    ：電圧データ
１６    ：補償ゲイン
２０    ：表示ドライバ
２１    ：命令制御回路部
２２    ：画像処理回路部
２３    ：ソース線駆動回路部
２４    ：タイミングコントローラ
２５    ：パネルインターフェース回路部
２６    ：デジタルガンマ回路部
２７    ：補償回路部
２８    ：出力電圧データ生成回路部
３０    ：パワーマネジメントＩＣ
３１    ：総電流算出回路部
３２    ：エリアゲイン生成回路部
３３    ：位置依存ゲイン生成回路部
３４    ：補償ゲイン算出回路部
３５    ：エリアゲインＬＵＴ
３６１、３６２：位置依存ゲインＬＵＴ
３７    ：画素電流算出回路部
３８    ：累積回路部
４０    ：ホスト
４１Ｒ、４１Ｇ、４１Ｂ：ガンマＬＵＴ
４２    ：加算器
４３    ：電圧降下補償ＬＵＴ
４４    ： ディスプレイ輝度値ＬＵＴ
４５    ：乗算器
４６    ：乗算器
５１    ：メモリ
５２    ：累積演算ユニット
５３０〜５３Ｎ−１：メモリ領域
【図１】
2020060605.tif 000008
【図２】
2020060605.tif 000009
【図３】
2020060605.tif 000010
【図４】
2020060605.tif 000011
【図５】
2020060605.tif 000012
【図６】
2020060605.tif 000013
【図７】
2020060605.tif 000014
【図８】
2020060605.tif 000015
【図９Ａ】
2020060605.tif 000016
【図９Ｂ】
2020060605.tif 000017
【図９Ｃ】
2020060605.tif 000018
【図１０】
2020060605.tif 000019