(57)【要約】      （修正有）【課題】入力信号からより最適な遅延時間遅延させた出力信号を出力することができ、映像データパスのアンダーフロー及びオーバーフローを抑えることができる、映像処理装置を提供する。【解決手段】映像処理装置１は、入力部２、第１ＦＩＦＯ３、映像処理部４、第２ＦＩＦＯ５、タイマ６、及び、同期信号出力部７を有する。タイマ６は、入力画素データＤｉの先頭位置を検出した時点から、第２ＦＩＦＯ５の格納量が所定閾値以上になるまでの遅延時間Ｔｄを計測する。同期信号出力部７は、入力信号Ｖｉから遅延時間Ｔｄ遅延させた出力信号Ｖｏを出力するための出力同期信号を出力する。【選択図】図１
2020042107.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を入力する入力部と、
前記入力信号に含まれる入力画素データを格納する第１ＦＩＦＯと、
前記入力画素データに所定映像処理を行うことによって出力画素データを生成する映像処理部と、
前記出力画素データを格納する第２ＦＩＦＯと、
前記入力画素データの先頭位置を検出した時点から、前記第２ＦＩＦＯの格納量が所定閾値以上になるまでの遅延時間を計測するタイマと、
前記入力信号から前記遅延時間遅延させた出力信号を出力するための出力同期信号を出力する、同期信号出力部と、
を有する、映像処理装置。
【請求項２】
前記同期信号出力部は、前記先頭位置を検出した時点から、前記遅延時間遅延して前記出力画素データの先頭の有効期間が開始するように、前記出力同期信号を出力する、請求項１に記載の映像処理装置。
【請求項３】
前記同期信号出力部は、レジスタを有し、
前記レジスタは、前記遅延時間を格納する、
請求項１に記載の映像処理装置。
【請求項４】
前記同期信号出力部は、前記入力信号に含まれる入力データイネーブル信号に基づいて、前記先頭位置を検出し、前記遅延時間遅延した有効期間を設けた出力データイネーブル信号を有する前記出力同期信号を出力する、請求項１に記載の映像処理装置。
【請求項５】
前記タイマは、前記第２ＦＩＦＯの格納量が最大値になるまでの遅延時間を計測する、請求項１に記載の映像処理装置。
【請求項６】
出力部を有し、
前記出力部は、前記出力同期信号に示される期間に前記出力画素データをセットし、前記出力信号を外部に出力する、
請求項１に記載の映像処理装置。
【請求項７】
前記同期信号出力部は、前記遅延時間の計測処理中、映像出力ミュートを指示する指示信号を出力し、
前記出力部は、前記指示信号に応じて映像出力ミュートされた前記出力信号を出力する、
請求項６に記載の映像処理装置。
【請求項８】
前記同期信号出力部は、制御レジスタによって構成され、
前記遅延時間は、ステータスレジスタに格納され、
前記制御レジスタは、前記ステータスレジスタから前記遅延時間を読み込む、
請求項１に記載の映像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、映像処理装置に関する。
【背景技術】
【０００２】
従来、入力信号に、拡大縮小等の映像処理を行い、リアルタイムに出力信号を出力する、映像処理装置がある。映像処理装置は、入力信号が入力された後、映像処理に要する遅延量に応じて、出力信号を出力するタイミングを遅延させる。
【０００３】
映像処理装置では、特に、拡大縮小等によって入力信号と出力信号に粗密差が生じる場合、出力信号を出力するタイミングの遅延時間が短すぎると、映像処理された画像が出力用のバッファから不足し、内部の映像データパスは、アンダーフローするおそれがある。一方、遅延時間が長すぎると、映像処理された画像が出力用のバッファから溢れ、映像データパスは、オーバーフローするおそれがある。アンダーフロー及びオーバーフローが生じると、映像処理装置は、出力信号を正しく出力できないことがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２５７１２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、入力信号からより最適な遅延時間遅延させた出力信号を出力することができ、映像データパスのアンダーフロー及びオーバーフローを抑えることができる、映像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態の映像処理装置は、入力部、第１ＦＩＦＯ、映像処理部、第２ＦＩＦＯ、タイマ、及び、同期信号出力部を有する。入力部は、入力信号を入力する。第１ＦＩＦＯは、入力信号に含まれる入力画素データを格納する。映像処理部は、入力画素データに所定映像処理を行うことによって出力画素データを生成する。第２ＦＩＦＯは、出力画素データを格納する。タイマは、入力画素データの先頭位置を検出した時点から、第２ＦＩＦＯの格納量が所定閾値以上になるまでの遅延時間を計測する。同期信号出力部は、入力信号から遅延時間遅延させた出力信号を出力するための出力同期信号を出力する。
【図面の簡単な説明】
【０００７】
【図１】実施形態に関わる、映像処理装置の構成の一例を示すブロック図である。
【図２】実施形態に関わる、映像処理装置における遅延時間の計測処理の一例を説明するための説明図である。
【図３】実施形態に関わる、映像処理装置の入力信号及び出力信号の波形の一例を示す波形図である。
【図４】実施形態に関わる、映像処理装置における信号出力処理の一例を説明するための説明図である。
【発明を実施するための形態】
【０００８】
（実施形態）
以下、図面を参照して実施形態を説明する。
【０００９】
図１は、所定映像処理装置の構成の一例を示すブロック図である。
【００１０】
図１に示すように、映像処理装置１は、入力された入力信号Ｖｉに所定映像処理を行い、出力信号Ｖｏを出力する。映像処理装置１は、入力部２、第１ＦＩＦＯであるＦＩＦＯ３、映像処理部４、第２ＦＩＦＯであるＦＩＦＯ５、タイマ６、同期信号出力部７、及び、出力部８を有する。
【００１１】
入力信号Ｖｉ及び出力信号Ｖｏの各々は、例えば、ＨＤＭＩ（登録商標）、ＤＶＩ（登録商標）、Ｄｉｓｐｌａｙ  Ｐｏｒｔ（登録商標）、ＭＩＰＩ（登録商標）技術に基づく信号であってもよいし、他の映像技術に基づく信号であってもよい。
【００１２】
入力部２は、入力信号Ｖｉから、入力垂直同期信号ＶＳｉ、入力水平同期信号ＨＳｉ、入力データイネーブル信号ＤＥｉ及び入力画素データＤｉを取得し、ＦＩＦＯ３、タイマ６及び同期信号出力部７に出力する回路である。入力垂直同期信号ＶＳｉ、入力水平同期信号ＨＳｉ及び、入力データイネーブル信号ＤＥｉは、入力同期信号である。
【００１３】
ＦＩＦＯ３は、入力部２から入力された入力画素データＤｉを先入れ先出し方式によって一時的に格納するバッファである。ＦＩＦＯ３は、先に格納された入力画素データＤｉから順に、映像処理部４によって読み出される。ＦＩＦＯ３は、格納領域を空けるため、映像処理部４に読み出された入力画素データＤｉを消去する。
【００１４】
映像処理部４は、入力画素データＤｉに所定映像処理を行うことによって出力画素データＤｏを生成する。より具体的には、映像処理部４は、所定動作クロックに応じ、ＦＩＦＯ３から入力画素データＤｉを読み込み、入力画素データＤｉに基づく内部画像に所定映像処理を行い、所定映像処理が行われた内部画像に基づく出力画素データＤｏをＦＩＦＯ５に出力する。
【００１５】
所定動作クロックは、ＦＩＦＯ３に入力画素データＤｉを格納する速度、及び、ＦＩＦＯ５から出力画素データＤｏを読み出す速度よりも高速に、映像処理部４を動作させるように、定められる。
【００１６】
所定映像処理は、例えば、バイリニア補間法、又は、バイキュービック補間法等の拡大処理又は縮小処理である。所定映像処理は、これに限定されず、他の映像処理であってもよい。
【００１７】
ＦＩＦＯ５は、映像処理部４から入力された出力画素データＤｏを先入れ先出し方式によって一時的に格納するバッファである。ＦＩＦＯ５では、先に格納された出力画素データＤｏから順に、出力部８に読み出される。ＦＩＦＯ５は、格納領域を空けるため、出力部８に読み出された出力画素データＤｏを消去する。
【００１８】
また、ＦＩＦＯ５は、遅延時間Ｔｄの計測処理中に、出力画素データＤｏの格納量が所定閾値以上になると、タイマ６に制御信号Ｔｆを出力する。所定閾値は、例えば、格納量の最大値に定められる。
【００１９】
タイマ６は、入力画素データＤｉの先頭位置を検出した時点から、ＦＩＦＯ５の格納量が所定閾値以上になるまでの遅延時間Ｔｄを計測し、同期信号出力部７に出力する回路である。言い換えると、タイマ６は、ＦＩＦＯ５の格納量が０から最大値になるまでの遅延時間Ｔｄを計測し、同期信号出力部７に出力する。
【００２０】
例えば、タイマ６は、カウンタを有する。入力部２から入力された入力データイネーブル信号ＤＥｉの初回の有効期間を検出すると、タイマ６は、カウンタの駆動を開始する。有効期間は、入力信号Ｖｉに入力画素データＤｉがセットされている期間である。ＦＩＦＯ５から制御信号Ｔｆの入力があると、タイマ６は、カウンタの駆動を停止し、カウンタのカウント値と１カウント当たりの時間に基づいて、遅延時間Ｔｄを算出し、同期信号出力部７に出力する。
【００２１】
同期信号出力部７は、入力信号Ｖｉから遅延時間Ｔｄ遅延させた出力信号Ｖｏを出力するための出力同期信号を出力部８に出力する回路である。同期信号出力部７は、遅延時間Ｔｄの計測処理によってタイマ６から入力された遅延時間Ｔｄを格納するレジスタ７ａを有する。出力同期信号は、出力垂直同期信号ＶＳｏ、出力水平同期信号ＨＳｏ、及び、入力信号Ｖｉから遅延時間Ｔｄだけ遅延した出力データイネーブル信号ＤＥｏを含む。
【００２２】
同期信号出力部７は、入力画素データＤｉの先頭位置を検出した時点から、遅延時間Ｔｄ遅延して出力画素データＤｏの先頭の有効期間が開始するように、出力同期信号を出力する。同期信号出力部７は、入力信号Ｖｉに含まれる入力データイネーブル信号ＤＥｉに基づいて、先頭位置を検出し、遅延時間Ｔｄ遅延した有効期間を設けた出力データイネーブル信号ＤＥｏを有する出力同期信号を出力する。
【００２３】
出力垂直同期信号ＶＳｏは、垂直方向の同期信号であり、１フレーム分の出力画素データＤｏの出力周期を示す。出力垂直同期信号ＶＳｏは、１周期の長さが、出力信号Ｖｏのフレームレートに応じて定められる。例えば、入力信号Ｖｉと出力信号Ｖｏのフレームレートが互いに同じであれば、出力信号Ｖｏの１周期の長さは、入力信号Ｖｉと同じである。
【００２４】
出力水平同期信号ＨＳｏは、水平方向の同期信号であり、水平方向の出力画素データＤｏの出力周期を示す。出力水平同期信号ＨＳｏは、１周期の長さが、出力垂直同期信号ＶＳｏの１周期の長さ及び垂直方向のライン数に応じて定められる。垂直方向のライン数が多くなると、出力水平同期信号ＨＳｏは、１周期の長さが短くなる。
【００２５】
出力データイネーブル信号ＤＥｏは、水平方向１ライン分の出力画素データＤｏが有効となる有効期間を示す。有効期間は、出力水平同期信号ＨＳｏの周期に応じ、垂直方向のライン数と同数設けられる。
【００２６】
同期信号出力部７は、レジスタ７ａから遅延時間Ｔｄを読み込み、遅延時間Ｔｄだけ遅延させた出力データイネーブル信号ＤＥｏの開始時刻を決定する。同期信号出力部７は、出力データイネーブル信号ＤＥｏに応じて出力垂直同期信号ＶＳｏの開始時刻も決定する。出力垂直同期信号ＶＳｏの開始時刻は、例えば、出力データイネーブル信号ＤＥｏの開始時刻から所定時間前の時刻である。同期信号出力部７は、出力垂直同期信号ＶＳｏの開始時刻に応じ、出力水平同期信号ＨＳｏの開始時刻も決定する。
【００２７】
同期信号出力部７は、出力画素データＤｏに応じて予め定められた出力垂直同期信号ＶＳｏ、出力水平同期信号ＨＳｏ及び出力データイネーブル信号ＤＥｏを、それぞれの開始時刻から生成して出力部８に出力する。
【００２８】
また、期信号出力部７は、遅延時間Ｔｄの計測処理中、出力部８に映像出力ミュートを指示する指示信号を出力する。
【００２９】
出力部８は、出力同期信号に示される期間に出力画素データＤｏをセットし、出力信号Ｖｏを外部に出力する回路である。より具体的には、出力部８は、ＦＩＦＯ５から出力画素データＤｏを読み込む。続いて、出力部８は、同期信号出力部７から入力された出力データイネーブル信号ＤＥｏに示される有効期間に、出力画素データＤｏをセットして出力信号Ｖｏを生成し、外部に出力する。出力画素データＤｏは、１つの有効期間内に、水平方向１ライン分が順次セットされる。
【００３０】
また、出力部８は、同期信号出力部７から映像出力ミュートを指示する指示信号の入力があると、出力信号Ｖｏによる映像出力をミュートする。例えば、映像出力ミュートは、画面を非表示にする出力信号Ｖｏによって行われてもよいし、所定色にする出力信号Ｖｏによって行われてもよいし、ミュート中であることを通知するメッセージを含んでもよい。すなわち、同期信号出力部７は、遅延時間Ｔｄの計測処理中、映像出力ミュートを指示する指示信号を出力し、出力部８は、指示信号に応じて映像出力ミュートされた出力信号Ｖｏを出力する。
【００３１】
（動作）
次に、映像処理装置１の遅延時間Ｔｄの計測処理について説明をする。
【００３２】
図２は、映像処理装置１における遅延時間Ｔｄの計測処理の一例を説明するための説明図である。図２における入力画素データＡ、Ｂ、Ｃ、Ｄの各々、及び、出力画素データａ１、ａ２、ｂ１、ｂ２、ｃ１、ｃ２の各々は、水平方向１ライン分のデータを示す。
【００３３】
実施形態では、映像処理部４が、水平方向１ライン分の入力画素データＤｉに対し、垂直方向の解像度が２倍になるように拡大処理を行い、水平方向２ライン分の出力画素データＤｏを出力する例を説明する。
【００３４】
映像処理装置１は、入力信号Ｖｉの先頭フレームにおいて、遅延時間Ｔｄの計測処理を行う。
【００３５】
入力信号Ｖｉが入力されると、入力部２は、入力信号Ｖｉから、入力垂直同期信号ＶＳｉ、入力水平同期信号ＨＳｉ、入力データイネーブル信号ＤＥｉ及び入力画素データＤｉを取得し、ＦＩＦＯ３、タイマ６及び同期信号出力部７に出力する。
【００３６】
同期信号出力部７は、初回の入力垂直同期信号ＶＳｉを検出すると、指示信号を出力し、出力部８に映像出力ミュートを指示する。指示信号の入力があると、出力部８は、映像出力ミュートを開始する。
【００３７】
入力垂直同期信号ＶＳｉを検出すると、タイマ６は、カウンタをクリアする。入力データイネーブル信号ＤＥｉから初回の有効期間を検出すると、タイマ６は、カウンタの駆動を開始する。
【００３８】
Ｓ１に示すように、ＦＩＦＯ３及びＦＩＦＯ５は、空状態である。
【００３９】
Ｓ２に示すように、ＦＩＦＯ３は、入力部２から入力された入力画素データＡを格納する。映像処理部４は、入力画素データＡを読み込み、出力画素データａ１、ａ２を生成し、ＦＩＦＯ５に出力する。ＦＩＦＯ３は、映像処理部４によって読み出された入力画素データＡを消去する。ＦＩＦＯ５は、出力画素データａ１、ａ２を格納する。
【００４０】
Ｓ３に示すように、ＦＩＦＯ３は、入力画素データＢを格納する。映像処理部４は、入力画素データＢを読み込み、出力画素データｂ１、ｂ２を生成し、ＦＩＦＯ５に出力する。
【００４１】
Ｓ４に示すように、ＦＩＦＯ３は、入力画素データＣを格納する。映像処理部４は、入力画素データＣを読み込み、出力画素データｃ１、ｃ２を生成し、ＦＩＦＯ５に出力する。
【００４２】
ＦＩＦＯ５の格納量が最大値に達すると、ＦＩＦＯ５は、制御信号Ｔｆをタイマ６に出力する。
【００４３】
タイマ６は、カウンタの駆動を停止し、遅延時間Ｔｄを算出し、同期信号出力部７に出力する。遅延時間Ｔｄを出力すると、ＦＩＦＯ５は、出力画素データａ１、ａ２、ｂ１、ｂ２、ｃ１、ｃ２を消去する。
【００４４】
遅延時間Ｔｄの入力があると、同期信号出力部７は、レジスタ７ａに遅延時間Ｔｄを格納する。遅延時間Ｔｄの計測処理は、終了する。
【００４５】
次に、映像処理装置１の信号出力処理について、説明をする。
【００４６】
図３は、映像処理装置１の入力信号Ｖｉ及び出力信号Ｖｏの波形の一例を示す波形図である。図４は、映像処理装置１における信号出力処理の一例を説明するための説明図である。図４における入力画素データＥ、Ｆ、Ｇ、Ｈ、Ｉ、Ｊの各々、及び、出力画素データｅ１、ｅ２、ｆ１、ｆ２、ｇ１、ｇ２、ｈ１、ｈ２、ｉ１、ｉ２の各々は、出力画素データＤｏを示す。
【００４７】
映像処理装置１は、例えば、入力信号Ｖｉにおける第２フレームから信号出力処理を行う。
【００４８】
入力信号Ｖｉが入力されると、入力部２は、入力垂直同期信号ＶＳｉ、入力水平同期信号ＨＳｉ、入力データイネーブル信号ＤＥｉ及び入力画素データＤｉをＦＩＦＯ３及び同期信号出力部７に出力する。
【００４９】
同期信号出力部７は、入力垂直同期信号ＶＳｉを検出すると、指示信号を出力し、映像出力ミュートの解除を指示する。指示信号の入力があると、出力部８は、映像出力ミュートを解除する。
【００５０】
図３のＳ１１に示すように、ＦＩＦＯ３及びＦＩＦＯ５は、空状態である。
【００５１】
図４の時刻Ｔ１において、入力データイネーブル信号ＤＥｉの初回の有効期間を検出すると、同期信号出力部７は、レジスタ７ａから遅延時間Ｔｄを読み込み、遅延時間Ｔｄに応じて出力データイネーブル信号ＤＥｏの開始時刻Ｔ３を決定する。同期信号出力部７は、出力データイネーブル信号ＤＥｏの開始時刻に応じて垂直同期信号の開始時刻Ｔ２も決定する。同期信号出力部７は、垂直同期信号の開始時刻Ｔ２に応じて出力水平同期信号ＨＳｏの開始時刻も決定する。
【００５２】
Ｓ１２〜Ｓ１４に示すように、ＦＩＦＯ３は、入力部２から入力された入力画素データＥ、Ｆ、Ｇを格納する。映像処理部４は、入力画素データＥ、Ｆ、Ｇを読み込み、出力画素データｅ１、ｅ２、ｆ１、ｆ２、ｇ１、ｇ２を生成し、ＦＩＦＯ５に出力する。
【００５３】
Ｓ１２〜Ｓ１４の間の時刻Ｔ２において、同期信号出力部７は、出力垂直同期信号ＶＳｏ及び出力水平同期信号ＨＳｏの出力を開始する。
【００５４】
時刻Ｔ３において、同期信号出力部７は、出力データイネーブル信号ＤＥｏの出力を開始する。
【００５５】
出力垂直同期信号ＶＳｏは、１周期の長さが入力垂直同期信号ＶＳｉと同じである。出力水平同期信号ＨＳｏの１周期の長さは、入力水平同期信号ＨＳｉの１／２である。１フレームにおける出力データイネーブル信号ＤＥｏの有効期間の個数は、入力データイネーブル信号ＤＥｉの２倍である。
【００５６】
出力部８は、ＦＩＦＯ５から出力画素データｅ１、ｅ２を読み込み、出力データイネーブル信号ＤＥｏによって示される有効期間に出力画素データｅ１、ｅ２をセットした出力信号Ｖｏを出力する。ＦＩＦＯ５は、出力画素データｅ１、ｅ２を消去する。
【００５７】
Ｓ１５、Ｓ１６に示すように、ＦＩＦＯ３は、入力画素データＨ、Ｉを格納する。映像処理部４は、入力画素データＨ、Ｉを読み込み、出力画素データｈ１、ｈ２、ｉ１、ｉ２をＦＩＦＯ５に出力する。ＦＩＦＯ５は、出力部８によって出力画素データｆ１、ｆ２、ｇ１、ｇ２が読み出される。ＦＩＦＯ５は、読み出された出力画素データｆ１、ｆ２、ｇ１、ｇ２を消去し、出力画素データｈ１、ｈ２、ｉ１、ｉ２を格納する。
【００５８】
これにより、映像処理装置１は、入力信号Ｖｉが入力された後、遅延時間Ｔｄ遅延し、ＦＩＦＯ５の格納量が最大値に近い状態、かつＦＩＦＯ３の格納量が０に近い状態になり、出力信号Ｖｏの出力を開始する。映像処理部４から出力される出力画素データＤｏの量が一時的に減少した場合においても、ＦＩＦＯ５は、格納量が最大値に近く、アンダーフローを抑える。また、入力部２に入力された入力画素データＤｉの量が一時的に増加した場合においても、ＦＩＦＯ３は、格納量が０に近く、オーバーフローを抑える。
【００５９】
実施形態によれば、映像処理装置１は、入力信号Ｖｉからより最適な遅延時間Ｔｄ遅延させた出力信号Ｖｏを出力することができ、映像データパスのアンダーフロー及びオーバーフローを抑えることができる。
【００６０】
なお、垂直方向の解像度がｎ倍になるように所定映像処理を行ったとき、同期信号出力部７は、入力データイネーブル信号ＤＥｉに対して出力データイネーブル信号ＤＥｏの有効期間の各々を短くすることによって有効期間の個数をｎ倍にしてもよい。なお、水平方向の解像度が増減した場合、入力データイネーブル信号ＤＥｉに対して出力データイネーブル信号ＤＥｏの有効期間の個数は変わらない。
【００６１】
なお、実施形態では、映像処理部４の読み込みが１ライン毎に行われる例を説明したが、映像処理部４は、ＦＩＦＯから複数ラインを読み込み、所定映像処理を行ってもよい。
【００６２】
なお、実施形態では、先頭フレームにおいて、遅延時間Ｔｄの計測処理を行い、第２フレーム以降において、計測された遅延時間Ｔｄに基づいて出力信号Ｖｏを出力する例を説明したが、これに限定されない。例えば、遅延時間Ｔｄの計測処理は、開発工程又は製造工程にて行われ、レジスタ７ａに遅延時間Ｔｄを格納してもよい。この場合、先頭フレームからレジスタ７ａに格納された遅延時間Ｔｄに基づいて、信号出力処理をしてもよい。また、遅延時間Ｔｄの計測処理は、ユーザの指示に応じて任意のタイミングによって行うようにしてもよいし、所定のタイミングによって行うようにしてもよい。
【００６３】
なお、実施形態では、ＦＩＦＯ３及びＦＩＦＯ５の各々の格納領域が６個ある例を説明したが、６個に限定されない。
【００６４】
なお、実施形態における各部又は各回路の構成は、ハードウェアによって実現してもよいし、プロセッサが実行するプログラムによって実現してもよい。例えば、同期信号出力部７が制御レジスタによって構成され、レジスタ７ａがステータスレジスタによって構成してもよい。この場合は、遅延時間Ｔｄは、ステータスレジスタに格納され、制御レジスタは、ステータスレジスタから遅延時間Ｔｄを読み込むように構成してもよい。制御レジスタは、出力部８に映像出力ミュート及び映像出力ミュート解除の指示信号の出力も行うようにしてもよい。
【００６５】
本発明の実施形態を説明したが、これらの実施形態は、例として示したものであり、本発明の範囲を限定することは意図していない。これら新規の実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６６】
１・・・映像処理装置、２・・・入力部、３、５・・・ＦＩＦＯ、４・・・映像処理部、６・・・タイマ、７・・・同期信号出力部、７ａ・・・レジスタ、８・・・出力部、Ｄｉ・・・入力画素データ、ＤＥｉ・・・入力データイネーブル信号、ＤＥｏ・・・出力データイネーブル信号、Ｄｏ・・・出力画素データ、ＨＳｏ・・・出力水平同期信号、ＨＳｉ・・・入力水平同期信号、Ｔｄ・・・遅延時間、Ｔｆ・・・制御信号、ＶＳｉ・・・入力垂直同期信号、ＶＳｏ・・・出力垂直同期信号、Ｖｉ・・・入力信号、Ｖｏ・・・出力信号
【図１】
2020042107.tif 000003
【図２】
2020042107.tif 000004
【図３】
2020042107.tif 000005
【図４】
2020042107.tif 000006