(57)【要約】【課題】特性の劣化を抑えることが可能な半導体装置および、この半導体装置を用いた表示装置を提供する。【解決手段】  チャネル領域と前記チャネル領域よりも電気抵抗の低い低抵抗領域とを有し、かつ、インジウム（Ｉｎ）および酸素を含む半導体膜と、前記半導体膜の前記低抵抗領域に接して前記半導体膜を低抵抗化する半導体補助膜と、前記半導体膜の前記低抵抗領域に電気的に接続された配線と、前記配線を覆うとともに、前記インジウムの標準電極電位よりも大きい標準電極電位を有する第１金属膜と、前記金属膜を間にして前記半導体膜を覆い、かつ、前記半導体膜の低抵抗領域に対向する位置に設けられた第１孔部と前記金属膜に達する第２孔部とを有する層間絶縁膜とを備えた半導体装置。【選択図】図１
2020136505.tif 000002
【特許請求の範囲】
【請求項１】
チャネル領域と前記チャネル領域よりも電気抵抗の低い低抵抗領域とを有し、かつ、インジウム（Ｉｎ）および酸素を含む半導体膜と、
前記半導体膜の前記低抵抗領域に接して前記半導体膜を低抵抗化する半導体補助膜と、
前記半導体膜の前記低抵抗領域に電気的に接続された配線と、
前記配線を覆うとともに、前記インジウムの標準電極電位よりも大きい標準電極電位を有する第１金属膜と、
前記第１金属膜を間にして前記半導体膜を覆い、かつ、前記半導体膜の前記低抵抗領域に対向する位置に設けられた第１孔部と前記第１金属膜に達する第２孔部とを有する層間絶縁膜と
を備えた半導体装置。
【請求項２】
前記半導体補助膜は、金属または金属酸化物を含む
請求項１に記載の半導体装置。
【請求項３】
前記半導体補助膜は前記インジウムを含む
請求項２に記載の半導体装置。
【請求項４】
前記半導体補助膜に含まれる前記インジウムの濃度は、前記半導体膜に含まれる前記インジウムの濃度よりも高い
請求項３に記載の半導体装置。
【請求項５】
前記第１金属膜はモリブデン（Ｍｏ）を含む
請求項１に記載の半導体装置。
【請求項６】
前記第１金属膜は、前記配線に接している
請求項１に記載の半導体装置。
【請求項７】
更に、
基板と、
前記チャネル領域に対向するゲート電極と、
前記ゲート電極と前記半導体膜との間に設けられたゲート絶縁膜とを有し、
前記基板上に、前記半導体補助膜、前記半導体膜、前記ゲート絶縁膜および前記ゲート電極がこの順に設けられている
請求項１に記載の半導体装置。
【請求項８】
前記ゲート電極の構成材料は、前記配線の構成材料と同じである
請求項７に記載の半導体装置。
【請求項９】
更に、前記ゲート電極を覆うとともに、前記第１金属膜と同じ構成材料を含む第２金属膜を有する
請求項７に記載の半導体装置。
【請求項１０】
更に、
前記層間絶縁膜の前記第１孔部を介して前記半導体膜の前記低抵抗領域に電気的に接続されたソース・ドレイン電極を有する
請求項１に記載の半導体装置。
【請求項１１】
前記配線は、チタン（Ｔｉ）を含む
請求項１に記載の半導体装置。
【請求項１２】
前記半導体補助膜は、前記半導体膜の前記チャネル領域および前記低抵抗領域のうち、前記低抵抗領域に対向する部分に選択的に配置されている
請求項１に記載の半導体装置。
【請求項１３】
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
チャネル領域と前記チャネル領域よりも電気抵抗の低い低抵抗領域とを有し、かつ、インジウム（Ｉｎ）および酸素を含む半導体膜と、
前記半導体膜の前記低抵抗領域に接して前記半導体膜を低抵抗化する半導体補助膜と、
前記半導体膜の前記低抵抗領域に電気的に接続された配線と、
前記配線を覆うとともに、前記インジウムの標準電極電位よりも大きい標準電極電位を有する第１金属膜と、
前記第１金属膜を間にして前記半導体膜を覆い、かつ、前記半導体膜の前記低抵抗領域に対向する位置に設けられた第１孔部と前記第１金属膜に達する第２孔部とを有する層間絶縁膜とを含む
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、酸化物半導体材料を用いた半導体装置および表示装置に関する。
【背景技術】
【０００２】
近年、表示装置では、画素の高精細化が進められている。このような表示装置の駆動には、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が用いられる。例えば、酸化物半導体材料を用いた薄膜トランジスタの開発が活発に行われている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１０８７３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような薄膜トランジスタを含む半導体装置では、例えば、製造工程に起因して特性が劣化するおそれがある。
【０００５】
したがって、特性の劣化を抑えることが可能な半導体装置および、この半導体装置を用いた表示装置を提供することが望ましい。
【課題を解決するための手段】
【０００６】
本技術の一実施の形態に係る半導体装置は、チャネル領域とチャネル領域よりも電気抵抗の低い低抵抗領域とを有し、かつ、インジウム（Ｉｎ）および酸素を含む半導体膜と、半導体膜の低抵抗領域に接して半導体膜を低抵抗化する半導体補助膜と、半導体膜の低抵抗領域に電気的に接続された配線と、配線を覆うとともに、インジウムの標準電極電位よりも大きい標準電極電位を有する第１金属膜と、第１金属膜を間にして半導体膜を覆い、かつ、半導体膜の低抵抗領域に対向する位置に設けられた第１孔部と第１金属膜に達する第２孔部とを有する層間絶縁膜とを備えたものである。
【０００７】
本技術の一実施の形態に係る表示装置は、表示素子および表示素子を駆動する半導体装置を備え、半導体装置は、チャネル領域とチャネル領域よりも電気抵抗の低い低抵抗領域とを有し、かつ、インジウム（Ｉｎ）および酸素を含む半導体膜と、半導体膜の低抵抗領域に接して半導体膜を低抵抗化する半導体補助膜と、半導体膜の低抵抗領域に電気的に接続された配線と、配線を覆うとともに、インジウムの標準電極電位よりも大きい標準電極電位を有する第１金属膜と、第１金属膜を間にして半導体膜を覆い、かつ、半導体膜の低抵抗領域に対向する位置に設けられた第１孔部と第１金属膜に達する第２孔部とを有する層間絶縁膜とを含むものである。
【０００８】
本技術の一実施の形態に係る半導体装置および表示装置では、配線を覆う第１金属膜が、インジウムの標準電極電位よりも大きい標準電極電位を有しているので、半導体膜および半導体補助膜と、配線との間の酸化還元反応に起因した半導体膜の劣化が抑えられる。
【発明の効果】
【０００９】
本技術の一実施の形態に係る半導体装置および表示装置によれば、配線を覆う第１金属膜が、インジウムの標準電極電位よりも大きい標準電極電位を有するようにしたので、半導体膜の劣化に起因した特性の劣化を抑えることができる。よって、特性の劣化を抑えることが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【００１０】
【図１】本技術の一実施の形態に係る半導体装置の要部の構成を表す断面模式図である。
【図２】代表的な単体の標準電極電位を表す図である。
【図３】図１に示した半導体装置の製造方法の一工程を表す断面模式図である。
【図４】図３に続く工程を表す断面模式図である。
【図５】比較例に係る半導体装置の要部の構成を表す断面模式図である。
【図６】図５に示した半導体装置の製造方法の一工程を表す断面模式図である。
【図７】図１に示した半導体装置を適用した表示装置の機能構成を表すブロック図である。
【図８】図１に示した半導体装置を適用した撮像装置の構成を表すブロック図である。
【図９】電子機器の構成を表すブロック図である。
【発明を実施するための形態】
【００１１】
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（配線を覆う金属膜を有する半導体装置の例）
２．適用例１（表示装置および撮像装置の例）
３．適用例２（電子機器の例）
【００１２】
＜実施の形態＞
［構成］
図１は、本技術の一実施の形態に係る半導体装置（半導体装置１）の要部の断面構成を模式的に表したものである。この半導体装置１は、例えば表示装置および撮像装置（後述の図７の表示装置２Ａおよび図８の撮像装置２Ｂ）等の駆動回路に用いられるものである。この半導体装置１は、基板１１上に、半導体補助膜１２、半導体膜１３、ゲート絶縁膜１４、ゲート電極１５、金属膜１６Ａ、層間絶縁膜１７およびソース・ドレイン電極１８をこの順に有している。即ち、半導体装置１は、トップゲート型の薄膜トランジスタを含んでいる。半導体装置１は、更に、この薄膜トランジスタに電気的に接続された配線１５Ｗおよび引出配線１９を有している。半導体膜１３（または基板１１）と配線１５Ｗとの間には絶縁膜１４Ｌが設けられ、配線１５Ｗは金属膜１６に覆われている。ここでは、金属膜１６が本技術の第１金属膜の一具体例、金属膜１６Ａが本技術の第２金属膜の一具体例に対応する。
【００１３】
半導体膜１３のうち、ゲート電極１５と対向する領域は、薄膜トランジスタのチャネル領域１３Ａであり、このチャネル領域１３Ａに隣接してチャネル領域１３Ａよりも電気抵抗の低い低抵抗領域１３Ｂが設けられている。即ち、半導体装置１はセルフアライン構造の薄膜トランジスタを含んでいる。
【００１４】
層間絶縁膜１７には、層間絶縁膜１７を貫通する孔部Ｈ１，Ｈ２が設けられている。孔部Ｈ１を介して、ソース・ドレイン電極１８が半導体膜１３（より具体的には、低抵抗領域１３Ｂ）に接続されている。孔部Ｈ２を介して、引出配線１９が配線１５Ｗに接続されている。以下、半導体装置１の各部について説明する。
【００１５】
基板１１は、例えば、ガラス，石英およびシリコンなどから構成されている。あるいは、基板１１は、例えば、ＰＥＴ（ポリエチレンテレフタレート），ＰＩ（ポリイミド），ＰＣ（ポリカーボネート）またはＰＥＮ（ポリエチレンナフタレート）などの樹脂材料から構成されていてもよい。この他にも、ステンレス鋼（ＳＵＳ）などの金属板に絶縁材料を成膜したものを基板１１に用いることもできる。
【００１６】
基板１１と半導体膜１３との間に設けられた半導体補助膜１２は、基板１１上の選択的な領域に設けられている。具体的には、平面（図１のＸＹ平面）視で半導体膜１３の低抵抗領域１３Ｂに重なる領域に設けられ、半導体膜１３の下面（基板１１側の面）に接している。平面視で半導体膜１３のチャネル領域１３Ａに重なる領域には、半導体補助膜１２は設けられていない。即ち、半導体補助膜１２は、半導体膜１３のチャネル領域１３Ａおよび低抵抗領域１３Ｂのうち、低抵抗領域１３Ｂに対向する部分に選択的に配置されている。半導体補助膜１２は、平面視で半導体膜１３の低抵抗領域１３Ｂに重なる領域全部に設けれられていてもよく、平面視で半導体膜１３の低抵抗領域１３Ｂに重なる領域の一部に設けられていてもよい。
【００１７】
この半導体補助膜１２は、半導体膜１３のうちの低抵抗領域１３Ｂに選択的に接することにより、低抵抗領域１３Ｂの電気抵抗を下げる、即ち、低抵抗化させる役割を担っている。具体的には、半導体補助膜１２は、例えば、半導体膜１３に対してキャリア供与性を有しており、低抵抗領域１３Ｂにキャリアを供給するようになっている。これにより、低抵抗領域１３Ｂの導電性が高まり、低抵抗領域１３Ｂを低抵抗化することができる。あるいは、半導体補助膜１２は導電性を有していてもよい。これにより、低抵抗領域１３Ｂでは、半導体補助膜１２自身が導体として機能し、半導体膜１３とともに半導体補助膜１２を介して電流が流れるようになる。これにより、低抵抗領域１３Ｂを低抵抗化することができる。
【００１８】
このような半導体補助膜１２は、例えば、金属酸化物を含んでいる。具体的には、半導体補助膜１２として、酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）または酸化インジウム亜鉛（ＩＺＯ：Indium Zinc Oxide）等を用いることができる。例えば、半導体補助膜１２および半導体膜１３は、ともに、インジウム（Ｉｎ）を含んでいるが、半導体補助膜１２に含まれるインジウムの濃度は、半導体膜１３に含まれるインジウムの濃度よりも高くなっている。半導体補助膜１２は、低抵抗であることが好ましい。酸化インジウム（ＩｎＯ）に添加されるスズ（Ｓｎ）または亜鉛（Ｚｎ）は、酸化物のキャリア密度を増やし、低抵抗化する。しかし、酸化インジウムにスズまたは亜鉛を過剰に添加すると、不純物散乱等に起因して酸化物の移動度が低下するおそれがある。半導体補助膜１２は、例えば、７０％〜９０％程度の濃度のインジウムを含んでいる。例えば、半導体膜１３をＩＧＺＯにより構成するとき、ＩＧＺＯの組成比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１程度である。半導体補助膜１２は、例えば、ＡｌＳｉ（アルミニウムシリコン合金）およびアルミニウム（Ａｌ）等の金属により構成されていてもよい。半導体補助膜１２の厚みは、例えば５ｎｍ〜２５ｎｍ程度である。このようなキャリア供与性または導電性を有する半導体補助膜１２を設けることにより、低抵抗領域１３Ｂの電気抵抗を安定して低く維持することができる。また、仮に、孔部Ｈ１を形成する際のオーバーエッチングにより、半導体膜１３が薄くなった場合にも、半導体補助膜１２が設けられていることにより、低抵抗領域１３Ｂの導電性の低下が抑えられる。
【００１９】
基板１１と半導体補助膜１２との間、あるいは、基板１１と半導体膜１３との間には、ＵＣ（Under Coat）膜が設けられていてもよい。ＵＣ膜は、基板１１から、上層に例えばナトリウムイオン等の物質が移動するのを防ぐためのものであり、窒化シリコン（ＳｉＮ）膜および酸化シリコン（ＳｉＯ）膜等の絶縁材料により構成されている。
【００２０】
半導体膜１３は、半導体補助膜１２を覆うように、基板１１上の選択的な領域に設けられている。半導体膜１３は、少なくともインジウム（Ｉｎ）および酸素（Ｏ）を含む酸化物半導体から構成されている。半導体膜１３は、インジウムに加えて、ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ），チタン（Ｔｉ）およびニオブ（Ｎｂ）のうちの少なくとも１種の元素を含んでいてもよい。具体的には、半導体膜１３に酸化インジウムスズ亜鉛（ＩＴＺＯ），酸化インジウムガリウム亜鉛（ＩＧＺＯ：ＩｎＧａＺｎＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ）および酸化インジウム（ＩｎＯ）等を用いることができる。半導体膜１３の厚みは、例えば１０ｎｍ〜３００ｎｍであり、６０ｎｍ以下であることが好ましい。半導体膜１３の厚みを薄くすることにより、半導体中に含まれる欠陥の絶対量が減少し、しきい値電圧の負シフトが抑えられる。したがって、オンオフ比の高い、優れたトランジスタ特性を実現することができる。また、半導体膜１３の成膜に要する時間が短縮されるので、生産性を向上させることができる。
【００２１】
半導体膜１３の低抵抗領域１３Ｂは、チャネル領域１３Ａの両側に設けられている。一方の低抵抗領域１３Ｂにはソース・ドレイン電極１８が接続され、他方の低抵抗領域１３Ｂには配線１５Ｗが接続されている。
【００２２】
半導体膜１３（チャネル領域１３Ａ）とゲート電極１５との間に設けられたゲート絶縁膜１４は、例えば、平面視でゲート電極１５と同一形状を有している。このような形状のゲート絶縁膜１４により、セルフアライン構造の薄膜トランジスタが実現される。ゲート絶縁膜１４は、例えばシリコン酸化膜（ＳｉＯ）、シリコン窒化膜（ＳｉＮ）、シリコン窒化酸化膜（ＳｉＯＮ）および酸化アルミニウム膜（ＡｌＯ）のうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる積層膜により構成されている。
【００２３】
絶縁膜１４Ｌは、例えば、ゲート絶縁膜１４の形成工程と同一工程、即ち、ゲート絶縁膜１４と同時に形成された膜である。この絶縁膜１４Ｌは、半導体膜１３（低抵抗領域１３Ｂ）と配線１５Ｗとの間、および基板１１と配線１５Ｗとの間に設けられている。絶縁膜１４Ｌは、半導体膜１３の低抵抗領域１３Ｂに対向する位置に、半導体膜１３に達する接続孔１４Ｈを有している。この接続孔１４Ｈを介して、配線１５Ｗは半導体膜１３（低抵抗領域１３Ｂ）に電気的に接続されている。絶縁膜１４Ｌは、例えば、ゲート絶縁膜１４の構成材料と同一の材料により構成されており、ゲート絶縁膜１４の厚みと略同じ厚みを有している。
【００２４】
ゲート電極１５は、ゲート絶縁膜１４を間にして半導体膜１３のチャネル領域１３Ａに対向している。このゲート電極１５は、印加されるゲート電圧（Ｖｇ）によってチャネル領域１３Ａ中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。このゲート電極１５の構成材料は、例えば、チタン（Ｔｉ），タングステン（Ｗ），タンタル（Ｔａ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），銀（Ａｇ），ネオジウム（Ｎｄ）および銅（Ｃｕ）のうちの１種を含む単体および合金が挙げられる。あるいは、それらのうちの少なくとも１種を含む化合物および２種以上を含む積層膜であってもよい。例えば、ゲート電極１５は、チタン、アルミニウムおよびチタンがこの順に積層された積層膜により構成されている。ゲート電極１５には、例えばＩＴＯ等の透明導電膜が用いられても構わない。
【００２５】
配線１５Ｗは、例えば、ゲート電極１５の形成工程と同一工程、即ち、ゲート電極１５と同時に形成された導電膜である。この配線１５Ｗは、絶縁膜１４Ｌと層間絶縁膜１７（より具体的には、金属膜１６）との間に設けられ、絶縁膜１４Ｌの接続孔１４Ｈを介して半導体膜１３の低抵抗領域１３Ｂに接続されている。配線１５Ｗは、接続孔１４Ｈから所定の方向（例えば、図１のＸ軸方向）に延在している。配線１５Ｗは、例えば、ゲート電極１５の構成材料と同一の材料により構成されており、チタン、アルミニウムおよびチタンがこの順に積層された積層膜により構成されている。配線１５Ｗは、例えば、ゲート電極１５の厚みと略同じ厚みを有している。
【００２６】
本実施の形態では、半導体装置１に、この配線１５Ｗを覆う金属膜１６が設けられている。金属膜１６は、インジウムの標準電極電位よりも大きい標準電極電位を有している。詳細は後述するが、これにより、半導体膜１３および半導体補助膜１２と、配線１５Ｗとの間の酸化還元反応に起因した半導体膜１３の劣化が抑えられる。
【００２７】
図２は、代表的な単体の標準電極電位を表している。金属膜１６を構成する金属は、インジウムの標準電極電位（−０．３３８Ｖ）よりも大きい標準電極電位を有している。具体的には、金属膜１６を構成する金属の標準電極電位の値は、インジウムの標準電極電位の値（−０．３３８）よりも大きくなっている。金属膜１６を構成する金属の標準電極電位は、負の電位であっても、正の電位であってもよい。また、配線１５Ｗの導電性を維持するため、金属膜１６を構成する金属は、比較的高い導電性を有していることが好ましい。例えば、金属膜１６は、モリブデン（Ｍｏ）により構成されている。モリブデンの標準電極電位は、−０．２Ｖである。金属膜１６は、ＩＴＯ，銅（Ｃｕ）または銀（Ａｇ）等により構成されていてもよい。
【００２８】
このような金属膜１６は、配線１５Ｗの上面（基板１１側の面と反対の面）に接している。この金属膜１６は、例えば、配線１５Ｗのパターニング工程と同じパターニング工程で形成されており、配線１５Ｗの平面（図１のＸＹ平面）形状と同一の平面形状を有している。金属膜１６の厚みは、例えば１０ｎｍ〜５０ｎｍである。
【００２９】
金属膜１６Ａは、ゲート電極１５を覆っている。この金属膜１６Ａは、例えば、金属膜１６の形成工程と同一工程、即ち、金属膜１６と同時に形成された膜である。この金属膜１６Ａは、ゲート電極１５と層間絶縁膜１７との間に設けられ、ゲート電極１５の上面に接している。この金属膜１６Ａは、例えば、ゲート電極１５のパターニング工程と同じパターニング工程で形成されており、ゲート電極１５の平面形状と同一の平面形状を有している。金属膜１６Ａは、例えば、金属膜１６の構成材料と同一の材料により構成されており、モリブデン（Ｍｏ）により構成されている。金属膜１６Ａは、例えば、金属膜１６の厚みと略同じ厚みを有している。
【００３０】
層間絶縁膜１７は、例えば、金属膜１６，１６Ａを覆うように、基板１１の全面に設けられている。層間絶縁膜１７は、例えば、基板１１側から順に、層間絶縁膜１７Ａおよび層間絶縁膜１７Ｂがこの順に積層された積層膜により構成されている。孔部Ｈ１は、半導体膜１３の低抵抗領域１３Ｂに対向する位置に設けられ、層間絶縁膜１７Ａおよび層間絶縁膜１７Ｂを貫通している。即ち、孔部Ｈ１は半導体膜１３の低抵抗領域１３Ｂに達している。孔部Ｈ２は、配線１５Ｗおよび金属膜１６に対向する位置に設けられ、層間絶縁膜１７Ａおよび層間絶縁膜１７Ｂを貫通している。即ち、孔部Ｈ２は金属膜１６に達している。この孔部Ｈ２は、例えば、平面視で半導体膜１３に重ならない位置に設けられている。
【００３１】
層間絶縁膜１７Ａは、例えば、酸化アルミニウム（ＡｌＯ）膜等の金属酸化膜により構成されている。この層間絶縁膜１７Ａは、ゲート電極１５を覆うとともに、半導体膜１３の低抵抗領域１３Ｂに接している。このように、低抵抗領域１３Ｂに接する層間絶縁膜１７Ａを金属酸化膜により構成すると、低抵抗領域１３Ｂの電気抵抗を安定して維持することができる。層間絶縁膜１７Ａ上の層間絶縁膜１７Ｂには、例えば感光性を有する樹脂膜を用いることができる。具体的には、層間絶縁膜１７Ｂは、例えばポリイミド樹脂膜により構成されている。層間絶縁膜１７Ｂには、ノボラック樹脂またはアクリル樹脂等を用いるようにしてもよい。層間絶縁膜１７Ａと層間絶縁膜１７Ｂとの間に、無機絶縁膜を設けるようにしてもよい。この無機絶縁膜は、例えば、酸化シリコン（ＳｉＯ）膜，窒化シリコン（ＳｉＮ）膜または酸窒化シリコン（ＳｉＯＮ）膜等により構成される。この無機絶縁膜と層間絶縁膜１７Ｂとの間に、酸化アルミニウム（ＡｌＯ）膜等が設けられていてもよい。
【００３２】
層間絶縁膜１７上に設けられたソース・ドレイン電極１８は、薄膜トランジスタのソースまたはドレインとして機能するものであり、例えば、上記ゲート電極１５の構成材料として列挙したものと同様の金属または透明導電膜を含んで構成されている。このソース・ドレイン電極１８としては、電気伝導性の良い材料が選択されることが望ましい。ソース・ドレイン電極１８は、例えば、厚み５０ｎｍのＴｉ、厚み５００ｎｍのＡｌＳｉおよび厚み５０ｎｍのＴｉがこの順に積層された構造を有している。ソース・ドレイン電極１８は、層間絶縁膜１７の孔部Ｈ１に埋め込まれ、半導体膜１３（低抵抗領域１３Ｂ）に接している。
【００３３】
引出配線１９は、層間絶縁膜１７上に設けられ、所定の方向（例えば、図１のＸ軸方向）に延在している。この引出配線１９は、層間絶縁膜１７の孔部Ｈ２に埋め込まれ、金属膜１６に接している。即ち、引出配線１９は、金属膜１６および配線１５Ｗを介して半導体膜１３（低抵抗領域１３Ｂ）に電気的に接続されている。この引出配線１９は、例えば、表示装置（後述の表示装置２Ａ）のデータ線等として機能するものである。
【００３４】
［製造方法］
上記のような半導体装置１は、例えば次のようにして製造することができる（図３，図４）。
【００３５】
まず、図３に示したように、基板１１上に、半導体補助膜１２、半導体膜１３、ゲート絶縁膜１４、ゲート電極１５、金属膜１６Ａおよび層間絶縁膜１７をこの順に形成する。具体的には、例えば以下のようにして形成する。まず、基板１１上に半導体補助膜１２を形成する。半導体補助膜１２は、例えば、以下のようにして形成する。まず、例えば、スパッタ法を用いてＩＺＯを基板１１の全面に成膜した後、これをフォトリソグラフィおよびウェットエッチングを用いて所定の形状にパターニングする。これにより、基板１１上の選択的な領域に、半導体補助膜１２が形成される。
【００３６】
半導体膜１３は、例えば以下のようにして形成する。まず、基板１１の全面に、例えば酸化物半導体材料を例えばスパッタ法等により成膜した後、この酸化物半導体材料を例えばフォトリソグラフィおよびウェットエッチングを用いて、所定の形状にパターニングする。このとき、半導体膜１３の一部（低抵抗領域１３Ｂ）が、半導体補助膜１２を覆うようにパターニングを行う。これにより、半導体膜１３が形成される。
【００３７】
半導体膜１３を形成した後、半導体膜１３を覆うように、基板１１の全面に、例えばＣＶＤ法を用いて厚み２００ｎｍの酸化シリコン（ＳｉＯ）からなる絶縁膜を成膜する。この絶縁膜により、後の工程で、ゲート絶縁膜１４および絶縁膜１４Ｌが形成される。次に、この絶縁膜のうち、半導体補助膜１２（半導体膜１３の低抵抗領域１３Ｂ）に対向する位置に接続孔１４Ｈを形成する。次いで、この絶縁膜上に導電膜を成膜する。この導電膜は、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）およびチタンをこの順に積層して形成する。この導電膜により、後の工程で、ゲート電極１５および配線１５Ｗが形成される。この後、この導電膜上に、例えば、モリブデン（Ｍｏ）からなる金属膜を形成する。この金属膜により、後の工程で、金属膜１６，１６Ａが形成される。
【００３８】
次に、この金属膜上に所定のパターンを有するフォトレジストを形成し、このフォトレジストを用いて、金属膜、導電膜および絶縁膜のパターニングを連続して行う。これにより、金属膜１６Ａ、ゲート電極１５およびゲート絶縁膜１４と、金属膜１６、配線１５Ｗおよび絶縁膜１４Ｌとが形成される。例えば、このとき、半導体膜１３のゲート絶縁膜１４から露出した領域が、ドライエッチングにより低抵抗化され、低抵抗領域１３Ｂが形成される。この後、金属膜１６，１６Ａを覆うように、基板１１の全面に層間絶縁膜１７を形成する。
【００３９】
この後、図４に示したように、層間絶縁膜１７に、例えば、フォトリソグラフィおよびドライエッチングを用いて、溝部Ｔ１，Ｔ２を形成する。溝部Ｔ１は、半導体膜１３の低抵抗領域１３Ｂに対向する位置に形成し、溝部Ｔ２は、金属膜１６に対向する位置に形成する。溝部Ｔ１，Ｔ２は、底面に層間絶縁膜１７Ａを薄く残すように形成することが好ましい。例えば、溝部Ｔ１，Ｔ２の底面に数ｎｍ程度の層間絶縁膜１７Ａを残す。これにより、溝部Ｔ１，Ｔ２を形成する際に、層間絶縁膜１７等が現像液に浸されても、現像液が層間絶縁膜１７の下層の半導体膜１３および金属膜１６に浸みこみにくくなる。これにより、現像液を介した半導体膜１３と配線１５Ｗとの間の酸化還元反応の発生が起こりにくくなる。現像液には、例えば、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ：tetramethylammonium hydroxide）等を用いる。
【００４０】
溝部Ｔ１，Ｔ２を形成した後、溝部Ｔ１，Ｔ２の底面の層間絶縁膜１７Ａを除去し、孔部Ｈ１，Ｈ２を形成する。この後、層間絶縁膜１７上に、ソース・ドレイン電極１８および引出配線１９を形成する。このようにして、図１に示した半導体装置１を完成させることができる。
【００４１】
［動作］
本実施の形態の半導体装置１では、ゲート電極１５に閾値電圧以上のオン電圧が印加されると、半導体膜１３のチャネル領域１３Ａが活性化される。これにより、一対の低抵抗領域１３Ｂ間に電流が流れる。
【００４２】
［作用、効果］
本実施の形態の半導体装置１では、配線１５Ｗを覆う金属膜１６が、インジウムの標準電極電位よりも大きい標準電極電位を有しているので、半導体膜１３および半導体補助膜１２と、配線１５Ｗとの間の酸化還元反応に起因した半導体膜１３の劣化が抑えられる。以下、この作用・効果について比較例を用いて説明する。
【００４３】
図５は、比較例にかかる半導体装置（半導体装置１００）の要部の模式的な断面構成を表したものである。図５は半導体装置１を表す図１に対応する。この半導体装置１００は、基板１１上に、半導体補助膜１２、半導体膜１３、ゲート絶縁膜１４、ゲート電極１５、層間絶縁膜１７およびソース・ドレイン電極１８を有している。ソース・ドレイン電極１８は、層間絶縁膜１７の孔部Ｈ１を介して半導体膜１３の低抵抗領域１３Ｂに電気的に接続されている。また、半導体装置１００は、半導体膜１３の低抵抗領域１３Ｂに電気的に接続された配線１５Ｗおよび引出配線１９を有している。引出配線１９は、層間絶縁膜１７の孔部Ｈ２を介して配線１５Ｗに電気的に接続されている。半導体装置１００は、配線１５Ｗ，ゲート電極１５を覆う金属膜（図１の金属膜１６，１６Ａ）を有していない。この点において、半導体装置１００は、半導体装置１と異なっている。
【００４４】
図６は、このような半導体装置１００の製造方法の一工程を表している。図６は、半導体装置１の製造工程を表す図４に対応する。半導体装置１００も、半導体装置１と同様に、層間絶縁膜１７を形成した後、層間絶縁膜１７に溝部Ｔ１，Ｔ２を形成する。このとき、溝部Ｔ１，Ｔ２の底面に薄く層間絶縁膜１７Ａを残すようにする。しかし、溝部Ｔ１，Ｔ２を形成する際に、層間絶縁膜１７等が現像液に浸されると、層間絶縁膜１７Ａのピンホールを介して、層間絶縁膜１７の下層に現像液が浸みこむおそれがある。また、溝部Ｔ１，Ｔ２を形成する際に、例えば、ドライエッチングを用いる。この工程で、溝部Ｔ１，Ｔ２の全体にわたって薄く層間絶縁膜１７Ａを残すことは技術的に難易度が高く、溝部Ｔ１，Ｔ２の一部では層間絶縁膜１７Ａが完全に除去される箇所も生じ得る。
【００４５】
現像液が、配線１５Ｗおよび半導体膜１３に浸入すると、半導体膜１３および半導体補助膜１２と、配線１５Ｗとの間の酸化還元反応を引き起こす（図６）。配線１５Ｗに含まれるチタン（Ｔｉ）等の標準電極電位は小さい。例えば、チタンの標準電極電位は−１．６３Ｖである（図２）。このため、半導体膜１３および半導体補助膜１２に含まれるインジウム（Ｉｎ）の標準電極電位（―０．３３８Ｖ）と、配線１５Ｗに含まれるチタン等の金属の標準電極電位との差が大きくなりやすい。これにより、例えば、チタンとインジウムとの間で、ＴＭＡＨ等の現像液を介した酸化還元反応が起こり、より標準電極電位の大きいインジウムが、例えば、溝部Ｔ１近傍（例えば、図６に示す析出部Ｄ）で析出するおそれがある。特に、半導体膜１３のインジウム濃度よりも高いインジウム濃度を有する半導体補助膜１２が半導体膜１３に接して設けられていると、インジウムがより析出しやすくなる。このようなインジウムの析出により電食が発生し、例えば、Ｖｇ−Ｉｄ特性に異常を及ぼす。
【００４６】
これに対し、半導体装置１では、配線１５Ｗを覆う金属膜１６の標準電極電位が、インジウムの標準電極電位よりも大きくなっている。これにより、仮に、現像液が層間絶縁膜１７Ａのピンホールを介して、層間絶縁膜１７の下層、即ち、金属膜１６に浸入しても、酸化還元反応に起因したインジウムの析出が抑えられる。したがって、半導体膜１３の劣化に起因した特性の劣化が抑えられる。
【００４７】
また、半導体装置１では、溝部Ｔ１，Ｔ２を形成する際に、仮に、溝部Ｔ１，Ｔ２の一部で層間絶縁膜１７Ａが完全に除去されても、上記のように、半導体膜１３が劣化しにくい。したがって、溝部Ｔ１，Ｔ２を形成する際のドライエッチングでは、厳密に面内均一性を維持することが不要となる。即ち、ドライエッチングのプロセスマージンが広くなる。これにより、本技術は、大面積の半導体装置１にも好適に用いることができる。
【００４８】
以上説明したように本実施の形態では、配線１５Ｗを覆う金属膜１６が、インジウムの標準電極電位よりも大きい標準電極電位を有するようにしたので、半導体膜１３の劣化に起因した特性の劣化を抑えることができる。よって、特性の劣化を抑えることが可能となる。
【００４９】
また、半導体装置１では、プロセスマージンが広くなるので、製造を容易にすることができる。
【００５０】
＜適用例１：表示装置および撮像装置＞
上記実施の形態において説明した半導体装置１は、例えば表示装置（後述の図７の表示装置２Ａ）および撮像装置（後述の図８の撮像装置２Ｂ）等の駆動回路に用いることができる。
【００５１】
図７は、表示装置２Ａの機能ブロック構成を示したものである。表示装置２Ａは、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するものであり、上述した有機ＥＬディスプレイの他にも、例えば液晶ディスプレイなどにも適用される。表示装置２Ａは、例えばタイミング制御部３１と、信号処理部３２と、駆動部３３と、表示画素部３４とを備えている。
【００５２】
タイミング制御部３１は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、信号処理部３２等の駆動制御を行うものである。信号処理部３２は、例えば、外部から入力されたデジタルの映像信号に対して所定の補正を行い、それにより得られた映像信号を駆動部３３に出力するものである。駆動部３３は、例えば走査線駆動回路および信号線駆動回路などを含んで構成され、各種制御線を介して表示画素部３４の各画素を駆動するものである。表示画素部３４は、例えば有機ＥＬ素子または液晶表示素子等の表示素子と、表示素子を画素毎に駆動するための画素回路とを含んで構成されている。これらのうち、例えば、駆動部３３または表示画素部３４の一部を構成する各種回路に、上述の半導体装置が用いられる。
【００５３】
図８は、撮像装置２Ｂの機能ブロック構成を示したものである。撮像装置２Ｂは、例えば画像を電気信号として取得する固体撮像装置であり、例えばＣＣＤ(Charge Coupled Device)またはＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサなどから構成されている。撮像装置２Ｂは、例えばタイミング制御部３５と、駆動部３６と、撮像画素部３７と、信号処理部３８とを備えている。
【００５４】
タイミング制御部３５は、各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、これらの各種のタイミング信号を基に、駆動部３６の駆動制御を行うものである。駆動部３６は、例えば行選択回路、ＡＤ変換回路および水平転送走査回路などを含んで構成され、各種制御線を介して撮像画素部３７の各画素から信号を読み出す駆動を行うものである。撮像画素部３７は、例えばフォトダイオードなどの撮像素子（光電変換素子）と、信号読み出しのための画素回路とを含んで構成されている。信号処理部３８は、撮像画素部３７から得られた信号に対して様々な信号処理を施すものである。これらのうち、例えば、駆動部３６または撮像画素部３７の一部を構成する各種回路に、上述の半導体装置が用いられる。
【００５５】
＜適用例２：電子機器＞
上記表示装置２Ａおよび撮像装置２Ｂ等は、様々なタイプの電子機器に用いることができる。図９に、電子機器３の機能ブロック構成を示す。電子機器３としては、例えばテレビジョン装置、パーソナルコンピュータ（ＰＣ）、スマートフォン、タブレット型ＰＣ、携帯電話機、デジタルスチルカメラおよびデジタルビデオカメラ等が挙げられる。
【００５６】
電子機器３は、例えば上述の表示装置２Ａ（または撮像装置２Ｂ）と、インターフェース部４０とを有している。インターフェース部４０は、外部から各種の信号および電源等が入力される入力部である。このインターフェース部４０は、また、例えばタッチパネル、キーボードまたは操作ボタン等のユーザインターフェースを含んでいてもよい。
【００５７】
以上、実施の形態を挙げて本技術を説明したが、本技術は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等に記載した各層の材料および厚みは列挙したものに限定されるものではなく、他の材料および厚みとしてもよい。
【００５８】
また、上記実施の形態等では、半導体補助膜１２が半導体膜１３の下面に接する場合について説明したが、半導体補助膜１２は半導体膜１３の上面に接していてもよい。
【００５９】
上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。
【００６０】
尚、本技術は以下のような構成を取ることも可能である。
（１）
チャネル領域と前記チャネル領域よりも電気抵抗の低い低抵抗領域とを有し、かつ、インジウム（Ｉｎ）および酸素を含む半導体膜と、
前記半導体膜の前記低抵抗領域に接して前記半導体膜を低抵抗化する半導体補助膜と、
前記半導体膜の前記低抵抗領域に電気的に接続された配線と、
前記配線を覆うとともに、前記インジウムの標準電極電位よりも大きい標準電極電位を有する第１金属膜と、
前記第１金属膜を間にして前記半導体膜を覆い、かつ、前記半導体膜の前記低抵抗領域に対向する位置に設けられた第１孔部と前記金属膜に達する第２孔部とを有する層間絶縁膜と
を備えた半導体装置。
（２）
前記半導体補助膜は、金属または金属酸化物を含む
前記（１）に記載の半導体装置。
（３）
前記半導体補助膜は前記インジウムを含む
前記（２）に記載の半導体装置。
（４）
前記半導体補助膜に含まれる前記インジウムの濃度は、前記半導体膜に含まれる前記インジウムの濃度よりも高い
前記（３）に記載の半導体装置。
（５）
前記第１金属膜はモリブデン（Ｍｏ）を含む
前記（１）ないし（４）のうちいずれか１つに記載の半導体装置。
（６）
前記第１金属膜は、前記配線に接している
前記（１）ないし（５）のうちいずれか１つに記載の半導体装置。
（７）
更に、
基板と、
前記チャネル領域に対向するゲート電極と、
前記ゲート電極と前記半導体膜との間に設けられたゲート絶縁膜とを有し、
前記基板上に、前記半導体補助膜、前記半導体膜、前記ゲート絶縁膜および前記ゲート電極がこの順に設けられている
前記（１）ないし（６）のうちいずれか１つに記載の半導体装置。
（８）
前記ゲート電極の構成材料は、前記配線の構成材料と同じである
前記（７）に記載の半導体装置。
（９）
更に、前記ゲート電極を覆うとともに、前記第１金属膜と同じ構成材料を含む第２金属膜を有する
前記（７）または（８）に記載の半導体装置。
（１０）
更に、
前記層間絶縁膜の前記第１孔部を介して前記半導体膜の前記低抵抗領域に電気的に接続されたソース・ドレイン電極を有する
前記（１）ないし（９）のうちいずれか１つに記載の半導体装置。
（１１）
前記配線は、チタン（Ｔｉ）を含む
前記（１）ないし（１０）のうちいずれか１つに記載の半導体装置。
（１２）
前記半導体補助膜は、前記半導体膜の前記チャネル領域および前記低抵抗領域のうち、前記低抵抗領域に対向する部分に選択的に配置されている
前記（１）ないし（１１）のうちいずれか１つに記載の半導体装置。
（１３）
表示素子および前記表示素子を駆動する半導体装置を備え、
前記半導体装置は、
チャネル領域と前記チャネル領域よりも電気抵抗の低い低抵抗領域とを有し、かつ、インジウム（Ｉｎ）および酸素を含む半導体膜と、
前記半導体膜の前記低抵抗領域に接して前記半導体膜を低抵抗化する半導体補助膜と、
前記半導体膜の前記低抵抗領域に電気的に接続された配線と、
前記配線を覆うとともに、前記インジウムの標準電極電位よりも大きい標準電極電位を有する第１金属膜と、
前記第１金属膜を間にして前記半導体膜を覆い、かつ、前記半導体膜の前記低抵抗領域に対向する位置に設けられた第１孔部と前記金属膜に達する第２孔部とを有する層間絶縁膜とを含む
表示装置。
【符号の説明】
【００６１】
１…半導体装置、１１…基板、１２…半導体補助膜、１３…半導体膜、１３Ａ…チャネル領域、１３Ｂ…低抵抗領域、１４…ゲート絶縁膜、１４Ｌ…絶縁膜、１５…ゲート電極、１５Ｗ…配線、１６，１６Ａ…金属膜、１７，１７Ａ，１７Ｂ…層間絶縁膜、１８…ソース・ドレイン電極、１９…引出配線、２Ａ…表示装置、２Ｂ…撮像装置、３…電子機器、３１，３５…タイミング制御部、３２，３８…信号処理部、３３，３６…駆動部、３４…表示画素部、３７…撮像画素部、４０…インターフェース部。
【図１】
2020136505.tif 000003
【図２】
2020136505.tif 000004
【図３】
2020136505.tif 000005
【図４】
2020136505.tif 000006
【図５】
2020136505.tif 000007
【図６】
2020136505.tif 000008
【図７】
2020136505.tif 000009
【図８】
2020136505.tif 000010
【図９】
2020136505.tif 000011