(57)【要約】      （修正有）【課題】高品質、又は高信頼性の半導体装置を提供する。【解決手段】半導体装置は、第１のトランジスタ７５０と、第２のトランジスタ７５１と、容量素子７５２と、発光素子と、を有し、容量素子の一方の電極７０８は、第１のトランジスタのソース又はドレイン電極の一方、及び前記第２のトランジスタのゲート電極と電気的に接続され、発光素子は、第２のトランジスタのソース又はドレイン電極の一方と電気的に接続され、第１および第２のトランジスタはそれぞれ、チタンとモリブデンとを含む合金を有するゲート電極７０１と、ゲート絶縁膜７０２と、酸化物半導体層７０３と、酸化物半導体層と電気的に接続された、チタンとモリブデンとを含む合金を有するソース電極７０７ａおよびドレイン電極７０７ｂと、を有し、第１のトランジスタ、第２のトランジスタ及び容量素子が互いに重ならない領域において、第１の絶縁層はコンタクトホールを有する。【選択図】図８
2020042278.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、
第２のトランジスタと、
容量素子と、
発光素子と、を有し、
前記容量素子の一方の電極は、前記第１のトランジスタのソース電極又はドレイン電極の一方、及び前記第２のトランジスタのゲート電極と電気的に接続され、
前記発光素子は、前記第２のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ、
チタンとモリブデンとを含む合金を有するゲート電極と、ゲート絶縁膜として機能する領域を有する第１の絶縁層と、前記ゲート電極と重なる領域を有する酸化物半導体層と、前記酸化物半導体層と電気的に接続された、チタンとモリブデンとを含む合金を有するソース電極と、前記酸化物半導体層と電気的に接続された、チタンとモリブデンとを含む合金を有するドレイン電極と、を有し、
前記第１のトランジスタ、前記第２のトランジスタ及び前記容量素子が互いに重ならない領域において、前記第１の絶縁層はコンタクトホールを有する、半導体装置。
【請求項２】
第１のトランジスタと、
第２のトランジスタと、
容量素子と、
発光素子と、を有し、
前記容量素子の一方の電極は、前記第１のトランジスタのソース電極又はドレイン電極の一方、及び前記第２のトランジスタのゲート電極と電気的に接続され、
前記発光素子は、前記第２のトランジスタのソース電極又はドレイン電極の一方と電気的に接続され、
前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ、
チタンとモリブデンとを含む合金を有するゲート電極と、ゲート絶縁膜として機能する領域を有する第１の絶縁層と、前記ゲート電極と重なる領域を有する酸化物半導体層と、前記酸化物半導体層と電気的に接続された、チタンとモリブデンとを含む合金を有するソース電極と、前記酸化物半導体層と電気的に接続された、チタンとモリブデンとを含む合金を有するドレイン電極と、を有し、
前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
前記第１のトランジスタ、前記第２のトランジスタ及び前記容量素子が互いに重ならない領域において、前記第１の絶縁層はコンタクトホールを有する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体層を用いて形成される薄膜トランジスタ及びその作製方法に関
する。また、当該薄膜トランジスタを用いて作製される半導体装置に関する。
【０００２】
なお、本明細書において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路及び電気機器は全て半導体装置である。
【背景技術】
【０００３】
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知
られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられて
いる。
【０００４】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物として
は、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよ
うな半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知ら
れている（特許文献１乃至４、非特許文献１）。
【０００５】
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば
、ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａ及びＺ
ｎを有する多元系酸化物半導体として知られている（非特許文献２乃至４）。
【０００６】
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体を薄膜トラ
ンジスタのチャネル層として適用可能であることが確認されている（特許文献５、非特許
文献５及び６）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６０−１９８８６１号公報
【特許文献２】特開平８−２６４７９４号公報
【特許文献３】特表平１１−５０５３７７号公報
【特許文献４】特開２０００−１５０９００号公報
【特許文献５】特開２００４−１０３９５７号公報
【非特許文献】
【０００８】
【非特許文献１】Ｍ．  Ｗ．  Ｐｒｉｎｓ，  Ｋ．  Ｏ．  Ｇｒｏｓｓｅ−Ｈｏｌｚ，  Ｇ．  Ｍｕｌｌｅｒ，  Ｊ．  Ｆ．  Ｍ．  Ｃｉｌｌｅｓｓｅｎ，  Ｊ．  Ｂ．  Ｇｉｅｓｂｅｒｓ，  Ｒ．  Ｐ．  Ｗｅｅｎｉｎｇ，  ａｎｄ  Ｒ．  Ｍ．  Ｗｏｌｆ、「Ａ  ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ｔｒａｎｓｐａｒｅｎｔ  ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ」、  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．、１７  Ｊｕｎｅ  １９９６、  Ｖｏｌ．６８  ｐ．３６５０−３６５２
【非特許文献２】Ｍ．  Ｎａｋａｍｕｒａ，  Ｎ．  Ｋｉｍｉｚｕｋａ，  ａｎｄ  Ｔ．  Ｍｏｈｒｉ、「Ｔｈｅ  Ｐｈａｓｅ  Ｒｅｌａｔｉｏｎｓ  ｉｎ  ｔｈｅ  Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ  Ｓｙｓｔｅｍ  ａｔ  １３５０℃」、Ｊ．  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３，  ｐ．２９８−３１５
【非特許文献３】Ｎ．  Ｋｉｍｉｚｕｋａ，  Ｍ．  Ｉｓｏｂｅ，  ａｎｄ  Ｍ．  Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ  ａｎｄ  Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ  Ｄａｔａ  ｏｆ  Ｈｏｍｏｌｏｇｏｕｓ  Ｃｏｍｐｏｕｎｄｓ，  Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４，  ａｎｄ  ５），  ＩｎＧａＯ３（ＺｎＯ）３，  ａｎｄ  Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９，  ａｎｄ  １６）  ｉｎ  ｔｈｅ  Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ  Ｓｙｓｔｅｍ」、  Ｊ．  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６，  ｐ．１７０−１７８
【非特許文献４】中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７
【非特許文献５】Ｋ．  Ｎｏｍｕｒａ，  Ｈ．  Ｏｈｔａ，  Ｋ．  Ｕｅｄａ，  Ｔ．  Ｋａｍｉｙａ，  Ｍ．  Ｈｉｒａｎｏ，  ａｎｄ  Ｈ．  Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ  ｆａｂｒｉｃａｔｅｄ  ｉｎ  ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ  ｔｒａｎｓｐａｒｅｎｔ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２
【非特許文献６】Ｋ．  Ｎｏｍｕｒａ，  Ｈ．  Ｏｈｔａ，  Ａ．  Ｔａｋａｇｉ，  Ｔ．  Ｋａｍｉｙａ，  Ｍ．  Ｈｉｒａｎｏ，  ａｎｄ  Ｈ．  Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ  ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ｔｒａｎｓｐａｒｅｎｔ  ｆｌｅｘｉｂｌｅ  ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒｓ  ｕｓｉｎｇ  ａｍｏｒｐｈｏｕｓ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２  ｐ．４８８−４９２
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の一態様は、薄膜トランジスタのオフ電流の増加、又はしきい値電圧のマイナス
シフトを予防することを課題の一とする。
【００１０】
また、本発明の一態様は、薄膜トランジスタのソース電極層及びドレイン電極層と、酸
化物半導体層との接合をオーミック接合にすることを課題の一とする。
【００１１】
また、本発明の一態様は、薄膜トランジスタのオフ電流の増加、又はしきい値電圧のマ
イナスシフトが予防された高性能な薄膜トランジスタを効率よく作製することを課題の一
とする。
【００１２】
また、本発明の一態様は、薄膜トランジスタのオフ電流の増加、又はしきい値電圧のマ
イナスシフトが予防され、且つ薄膜トランジスタのソース電極層及びドレイン電極層と、
酸化物半導体層との接合がオーミック接合である高性能な薄膜トランジスタを効率よく作
製することを課題の一とする。
【００１３】
また、本発明の一態様は、高品質、又は高信頼性の半導体装置を提供することを課題の
一とする。
【課題を解決するための手段】
【００１４】
本発明の一態様は、酸化物半導体層上にバッファ層が設けられ、該バッファ層上にソー
ス電極層及びドレイン電極層が設けられた逆スタガ型の薄膜トランジスタである。なお、
当該バッファ層は、酸化物半導体層の両端部上に設けられた一対の導電層と、酸化物半導
体層の中央部上に設けられ、一対の導電層と同じ金属元素を有し、且つ一対の導電層より
も酸素濃度が高い、前記一対の導電層に挟まれた絶縁体又は半導体である金属酸化物層と
、を有する。
【００１５】
また、上記構成に加え、当該バッファ層が、酸化物半導体層の両端部上に設けられた一
対の酸素濃度が低下した酸化物半導体層と、該一対の酸素濃度が低下した酸化物半導体層
上に設けられた一対の高濃度に酸素を含有する導電層と、を有する薄膜トランジスタも本
発明の一態様である。
【００１６】
なお、本明細書において、絶縁体とはその電気抵抗率が１０６（Ω・ｍ）以上である物
質を指し、半導体とはその電気抵抗率が１０−３（Ω・ｍ）以上、１０６（Ω・ｍ）未満
である物質を指し、導電体とはその電気抵抗率が１０−３（Ω・ｍ）未満である物質を指
すこととする。
【００１７】
また、本発明の一態様は、金属酸化物層が、酸化物半導体層と同一工程において形成さ
れた導電層に対し、酸化処理を行うことによって形成される薄膜トランジスタの作製方法
である。なお、当該酸化処理は、ソース電極層及びドレイン電極層の形成に用いられるレ
ジストをマスクとして転用している。そのため、当該導電層の両端部は、当該酸化処理で
は酸化されず、残存する。その結果、当該酸化処理によって、一対の導電層と、該一対の
導電層に挟まれた金属酸化物層とが形成される。
【００１８】
また、本発明の一態様は、金属酸化物層が、酸化物半導体層と同一工程で形成された導
電層に対し、酸化処理を行うことにより形成され、次いで、一対の高濃度に酸素を含有す
る導電層及び一対の酸素濃度が低下した酸化物半導体層が、熱処理によって酸素が拡散す
ることにより形成される薄膜トランジスタの作製方法である。
【００１９】
また、本発明の一態様は、金属酸化物層、一対の高濃度に酸素を含有する導電層、及び
一対の酸素濃度が低下した酸化物半導体層が、熱酸化処理を行うことによって形成される
薄膜トランジスタの作製方法である。
【００２０】
また、本発明の一態様は、金属酸化物層、一対の高濃度に酸素を含有する導電層、及び
一対の酸素濃度が低下した酸化物半導体層が、酸化処理及び熱酸化処理を行うことによっ
て形成される薄膜トランジスタの作製方法である。
【００２１】
また、本発明の一態様は、当該薄膜トランジスタと、当該薄膜トランジスタ上に設けら
れた層間絶縁層とを有する半導体装置である。
【発明の効果】
【００２２】
本発明の一態様は、逆スタガ型の薄膜トランジスタにおいて、酸化物半導体層の中央部
上に、絶縁体又は半導体である金属酸化物層を有する。該金属酸化物層は、酸化物半導体
層への不純物（水素又は水など）の侵入を抑制する保護層として機能する。そのため、薄
膜トランジスタのオフ電流の増加、又はしきい値電圧のマイナスシフトを予防することが
できる。
【００２３】
また、本発明の一態様は、逆スタガ型の薄膜トランジスタにおいて、酸化物半導体層の
両端部と該酸化物半導体層の両端部上に設けられた一対の導電層の間に、一対の高濃度に
酸素を含有する導電層及び一対の酸素濃度が低下した酸化物半導体層を有する。一対の酸
素濃度が低下した酸化物半導体層は、酸化物半導体層と比較し抵抗が低い。そのため、ソ
ース電極層及びドレイン電極層と、酸化物半導体層との接合をオーミック接合とすること
ができる。
【００２４】
また、本発明の一態様は、当該金属酸化物層が、酸化物半導体層と同一工程で形成され
る導電層を基に形成される。そのため、効率よく高性能の薄膜トランジスタを形成するこ
とができる。
【００２５】
また、本発明の一態様は、当該金属酸化物層が酸化物半導体層と同一工程で形成される
導電層を基に形成され、且つ当該一対の酸素濃度が低下した酸化物半導体層が、当該導電
層へと酸素が拡散することによって形成される。そのため、効率よく高性能の薄膜トラン
ジスタを形成することができる。
【００２６】
また、本発明の一態様は、半導体装置の有する薄膜トランジスタとして、酸化物半導体
層への不純物（水素又は水など）の侵入を抑制する保護層を有する薄膜トランジスタを適
用する。これにより、薄膜トランジスタ上に設けられる層間絶縁層を、目的に応じて各種
材料、作製方法から選択することができる。すなわち、高品質、又は高信頼性の半導体装
置を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】実施の形態１で説明する薄膜トランジスタの断面図。
【図２】実施の形態２で説明する薄膜トランジスタの作製工程を示す断面図。
【図３】実施の形態２で説明する薄膜トランジスタの作製工程を示す断面図。
【図４】実施の形態３で説明する液晶表示装置の画素を示す上面図。
【図５】実施の形態３で説明する液晶表示装置の画素を示す断面図。
【図６】実施の形態３で説明する液晶表示装置の画素を示す等価回路図。
【図７】実施の形態４で説明する発光表示装置の画素を示す上面図。
【図８】実施の形態４で説明する発光表示装置の画素を示す断面図。
【図９】実施の形態４で説明する発光表示装置の画素を示す等価回路図。
【図１０】実施の形態５で説明する電子ペーパーの断面図。
【図１１】実施例１で説明する計算によって求めた状態密度図。
【図１２】実施例１で説明する計算によって求めた状態密度図。
【図１３】実施例１で説明する計算によって求めた状態密度図。
【図１４】実施例１で説明する計算によって求めたチタン層とＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層との接合界面における熱処理前後の原子配置を示す図。
【図１５】実施例１で説明する計算によって求めたチタン層とＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層との接合界面における熱処理前後のチタン濃度及び酸素濃度を示す図。
【図１６】実施例１で説明する計算によって求めたチタン酸化物層とＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層との接合界面における熱処理前後の原子配置を示す図。
【図１７】実施例１で説明する計算によって求めたチタン酸化物層とＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層との接合界面における熱処理前後のチタン濃度及び酸素濃度を示す図。
【発明を実施するための形態】
【００２８】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、
本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２９】
また、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、又は領域は、
明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限
定されない。また、本明細書にて用いる「第１」、「第２」、「第３」などの序数は、構
成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記
する。
【００３０】
（実施の形態１）
本実施の形態では、本発明の一態様の薄膜トランジスタの構造について図１（ａ）、（
ｂ）を用いて説明する。次いで、該薄膜トランジスタが持つ特性について説明する。
【００３１】
図１（ａ）は、基板１００上に形成された薄膜トランジスタ１５０の断面図を示してい
る。薄膜トランジスタ１５０は、基板１００上に設けられたゲート電極層１０１と、ゲー
ト電極層１０１上に設けられたゲート絶縁層１０２と、ゲート絶縁層１０２上に設けられ
た酸化物半導体層１０３と、酸化物半導体層１０３上に設けられた、導電体である一対の
導電層１０４ａ、１０４ｂ、及び絶縁体又は半導体である金属酸化物層１０５を有するバ
ッファ層１０６と、導電層１０４ａ（一対の導電層１０４ａ、１０４ｂの一方）上に設け
られたソース電極層１０７ａと、導電層１０４ｂ（一対の導電層１０４ａ、１０４ｂの他
方）上に設けられたドレイン電極層１０７ｂと、を有する。なお、一対の導電層１０４ａ
、１０４ｂは、酸化物半導体層１０３の両端部上に設けられ、金属酸化物層１０５は、酸
化物半導体層１０３の中央部上に設けられる。
【００３２】
別言すると、図１（ａ）の薄膜トランジスタ１５０は、酸化物半導体層１０３とソース
電極層１０７ａ及びドレイン電極層１０７ｂの間に、一対の導電層１０４ａ、１０４ｂ及
び金属酸化物層１０５が設けられたバッファ層１０６を有する逆スタガ型の薄膜トランジ
スタである。
【００３３】
図１（ｂ）は、基板上に形成された薄膜トランジスタ１５１の断面図を示している。薄
膜トランジスタ１５１は、図１（ａ）に示した薄膜トランジスタ１５０の構成に加え、酸
化物半導体層１０３の両端部上に設けられた一対の酸素濃度が低下した酸化物半導体層１
０８ａ、１０８ｂと、一対の酸素濃度が低下した酸化物半導体層１０８ａ、１０８ｂ上に
設けられた一対の高濃度に酸素を含有する導電層１０９ａ、１０９ｂとを有する。
【００３４】
別言すると、図１（ｂ）の薄膜トランジスタ１５１は、酸化物半導体層１０３とソース
電極層１０７ａ及びドレイン電極層１０７ｂの間に、一対の導電層１０４ａ、１０４ｂ、
金属酸化物層１０５、一対の酸素濃度が低下した酸化物半導体層１０８ａ、１０８ｂ、及
び一対の高濃度に酸素を含有する導電層１０９ａ、１０９ｂが設けられたバッファ層１１
０を有する逆スタガ型の薄膜トランジスタである。
【００３５】
基板１００としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガ
ラス基板等を用いることができる。
【００３６】
ゲート電極層１０１としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、
タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジ
ム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、
または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の
積層構造を適用することもできる。
【００３７】
ゲート絶縁層１０２としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化
酸化シリコン、酸化アルミニウム、酸化タンタルなどの絶縁体を適用することができる。
また、これらの絶縁体からなる積層構造を適用しても良い。なお、酸化窒化シリコンとは
、その組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸素が５
５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０．１〜
１０原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むも
のをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多
いものであり、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉ
が２５〜３５原子％、水素が１５〜２５原子％の範囲において、合計１００原子％となる
ように各元素を任意の濃度で含むものをいう。
【００３８】
酸化物半導体層１０３としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−
Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導
体、Ｉｎ−Ｓｎ−Ｏ系酸化物半導体、Ｇａ−Ｚｎ−Ｏ系酸化物半導体、またはＺｎ−Ｏ系
酸化物半導体などの酸化物半導体を適用することができる。また、これらの酸化物半導体
に窒素（Ｎ）、シリコン（Ｓｉ）を添加した酸化物半導体を適用することもできる。また
、これらの材料の積層構造を適用することもできる。
【００３９】
一対の導電層１０４ａ、１０４ｂとしては、チタン（Ｔｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ
）、アルミニウム（Ａｌ）などを適用することができる。また、上述した金属元素を有す
る合金を適用することもできる。さらに、これらの材料の積層構造を適用することもでき
る。
【００４０】
金属酸化物層１０５としては、一対の導電層１０４ａ、１０４ｂと同じ材料を適用する
ことができる。ただし、金属酸化物層１０５は、一対の導電層１０４ａ、１０４ｂよりも
酸素濃度が高い。すなわち、金属酸化物層１０５は、一対の導電層１０４ａ、１０４ｂと
同じ金属元素を有し、且つ導電層１０４ａ、１０４ｂよりも酸素濃度が高い。
【００４１】
ソース電極層１０７ａ及びドレイン電極層１０７ｂとしては、アルミニウム（Ａｌ）、
銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍ
ｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上
述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することが
できる。また、これらの材料の積層構造を適用することができる。
【００４２】
一対の酸素濃度が低下した酸化物半導体層１０８ａ、１０８ｂとしては、酸化物半導体
層１０３と同じ材料を適用することができる。ただし、一対の酸素濃度が低下した酸化物
半導体層１０８ａ、１０８ｂは、酸化物半導体層１０３よりも酸素濃度が低い。すなわち
、一対の酸素濃度が低下した酸化物半導体層１０８ａ、１０８ｂは、酸化物半導体層１０
３と同じ金属元素を有し、且つ酸化物半導体層１０３よりも酸素濃度が低い。
【００４３】
一対の高濃度に酸素を含有する導電層１０９ａ、１０９ｂとしては、一対の導電層１０
４ａ、１０４ｂ及び金属酸化物層１０５と同じ材料を適用することができる。ただし、一
対の高濃度に酸素を含有する導電層１０９ａ、１０９ｂは、一対の導電層１０４ａ、１０
４ｂよりも酸素濃度が高く、金属酸化物層１０５よりも酸素濃度が低い。すなわち、一対
の高濃度に酸素を含有する導電層１０９ａ、１０９ｂは、一対の導電層１０４ａ、１０４
ｂ及び金属酸化物層１０５と同じ金属元素を有し、且つ導電層１０４ａ、１０４ｂよりも
酸素濃度が高く、金属酸化物層１０５よりも酸素濃度が低い。
【００４４】
図１（ａ）に示した薄膜トランジスタ１５０は、ソース電極層１０７ａ及びドレイン電
極層１０７ｂと酸化物半導体層１０３の間にバッファ層１０６が設けられている。バッフ
ァ層１０６は、酸化物半導体層１０３の中央部上に、絶縁体又は半導体である金属酸化物
層１０５を有する。金属酸化物層１０５は、酸化物半導体層１０３への不純物（水素又は
水など）の侵入を抑制する保護層として機能する。そのため、薄膜トランジスタ１５０の
オフ電流の増加、又はしきい値電圧のマイナスシフトを予防することができる。
【００４５】
図１（ｂ）に示した薄膜トランジスタ１５１のバッファ層１１０は、オフ電流の増加、
又はしきい値電圧のマイナスシフトを予防する金属酸化物層１０５とともに、酸化物半導
体層１０３の両端部上に、一対の酸素濃度が低下した酸化物半導体層１０８ａ、１０８ｂ
を有する。一対の酸素濃度が低下した酸化物半導体層１０８ａ、１０８ｂは、酸化物半導
体層１０３と比較し、抵抗が低い。そのため、ソース電極層１０７ａ及びドレイン電極層
１０７ｂと、酸化物半導体層１０３との接合をオーミック接合とすることができる。
【００４６】
（実施の形態２）
本実施の形態では、実施の形態１で説明した薄膜トランジスタの作製方法の一例につい
て図２及び図３を用いて説明する。
【００４７】
また、本実施の形態において、「膜」とは、基板全面に形成されたものであって、後に
フォトリソグラフィ工程等によって所望の形状に加工されるものが、加工前の状態にある
ものをいう。そして、「層」とは、「膜」からフォトリソグラフィ工程等により所望の形
状に加工、形成されたもの、及び基板全面に形成することを目的としたもののことをいう
。
【００４８】
基板２００上に、第１の導電膜２０１を形成する。第１の導電膜２０１の形成には、ス
パッタ法、真空蒸着法、パルスレーザ堆積法、イオンプレーティング法、有機金属気相成
長法などに代表される薄膜堆積法を用いることができる。次いで、第１の導電膜２０１上
に第１のレジスト２０２を形成する。ここまでの工程を終えた段階の断面図が図２（ａ）
に相当する。
【００４９】
次いで、第１のレジスト２０２をマスクとして、第１の導電膜２０１を選択的にエッチ
ングすることによりゲート電極層２０３を形成する。なお、基板２００及び第１の導電膜
２０１（ゲート電極層２０３）の材料は、実施の形態１で挙げた材料を用いることができ
るため、ここでは前述の説明を援用する。また、第１のレジスト２０２は、ゲート電極層
２０３形成後に除去する。ここまでの工程を終えた段階の断面図が図２（ｂ）に相当する
。
【００５０】
次いで、基板２００及びゲート電極層２０３上にゲート絶縁層２０４を形成する。ゲー
ト絶縁層２０４の形成には、スパッタ法、真空蒸着法、パルスレーザ堆積法、イオンプレ
ーティング法、有機金属気相成長法、プラズマＣＶＤ法などに代表される薄膜堆積法を用
いることができる。
【００５１】
次いで、酸化物半導体膜２０５を形成する。酸化物半導体膜２０５の形成には、スパッ
タ法、真空蒸着法、パルスレーザ堆積法、イオンプレーティング法、有機金属気相成長法
などに代表される薄膜堆積法を用いることができる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導
体をスパッタ法によって形成する場合、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯを焼結したター
ゲットを用いることが好ましい。スパッタガスにはアルゴンに代表される希ガスを用いる
。スパッタ法による成膜条件の一は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１を混
合、焼結したターゲットを用い、圧力０．４Ｐａ、直流（ＤＣ）電源５００Ｗ、アルゴン
ガス流量を３０ｓｃｃｍ、酸素ガス流量を１５ｓｃｃｍとするものである。また、酸化物
半導体膜２０５成膜後に、１００℃〜６００℃、代表的には２００℃〜４００℃の熱処理
を行うことが好ましい。当該熱処理により酸化物半導体の原子レベルの再配列が行われる
。当該熱処理（光アニール等も含む）は、酸化物半導体膜２０５中におけるキャリアの移
動を阻害する歪みを解放できる点で重要である。
【００５２】
次いで、酸化物半導体膜２０５上に第２の導電膜２０６を形成する。第２の導電膜２０
６の形成には、スパッタ法、真空蒸着法、パルスレーザ堆積法、イオンプレーティング法
、有機金属気相成長法などに代表される薄膜堆積法を用いる。第２の導電膜２０６の材料
としては、チタン（Ｔｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）などを用
いることができる。また、上述した金属元素を有する合金を用いることもできる。さらに
、これらの材料の積層構造を用いることもできる。次いで、第２の導電膜２０６上に第２
のレジスト２０７を形成する。ここまでの工程を終えた段階の断面図が図２（ｃ）に相当
する。
【００５３】
次いで、第２のレジスト２０７をマスクとして、酸化物半導体膜２０５及び第２の導電
膜２０６を選択的にエッチングすることにより酸化物半導体層２０８及び導電層２０９を
形成する。なお、ゲート絶縁層２０４及び酸化物半導体膜２０５（酸化物半導体層２０８
）の材料は、実施の形態１で挙げた材料を用いることができるため、ここでは前述の説明
を援用する。また、第２のレジスト２０７は、酸化物半導体層２０８及び導電層２０９を
形成後に除去する。ここまでの工程を終えた段階の断面図が図２（ｄ）に相当する。
【００５４】
次いで、ゲート絶縁層２０４及び導電層２０９上に第３の導電膜２１０を形成する。第
３の導電膜２１０の形成には、スパッタ法、真空蒸着法、パルスレーザ堆積法、イオンプ
レーティング法、有機金属気相成長法などに代表される薄膜堆積法を用いることができる
。次いで、第３の導電膜２１０上に第３のレジスト２１１ａ、２１１ｂを形成する。ここ
までの工程を終えた段階の断面図が図３（ａ）に相当する。
【００５５】
次いで、第３のレジスト２１１ａ、２１１ｂをマスクとして第３の導電膜２１０を選択
的にエッチングすることによりソース電極層２１２ａ及びドレイン電極層２１２ｂを形成
する。また、当該エッチング工程において、ソース電極層２１２ａ及びドレイン電極層２
１２ｂと重畳しない領域（露出部）の導電層２０９も一部エッチングされ、ソース電極層
２１２ａ及びドレイン電極層２１２ｂと重畳しない領域（露出部）に凹部を有する導電層
２１３が形成される。なお、第３の導電膜２１０（ソース電極層２１２ａ及びドレイン電
極層２１２ｂ）の材料は、実施の形態１で挙げた材料を用いることができるため、ここで
は前述の説明を援用する。ここまでの工程を終えた段階の断面図が図３（ｂ）に相当する
。
【００５６】
次いで、第３のレジスト２１１ａ、２１１ｂをマスクとして酸化処理を行う。該酸化処
理としては、酸化雰囲気下での熱酸化処理、プラズマ酸化処理、酸素イオン注入などを用
いることができる。また、酸化雰囲気下での熱酸化処理を行った後に、プラズマ酸化処理
を行うなど、複数を組み合わせることも可能である。なお、熱酸化処理を行う酸化雰囲気
としては、乾燥酸素雰囲気、酸素及び希ガスの混合雰囲気、大気雰囲気などを適用するこ
とができる。当該酸化処理によって、酸化物半導体層２０８上に設けられた導電層２１３
の中央部（露出部）が酸化され、絶縁体又は半導体である金属酸化物層２１４が形成され
る。また、金属酸化物層２１４の形成に伴い、一対の導電層２１５ａ、２１５ｂが酸化物
半導体層２０８の両端部上に形成される。具体的には、ソース電極層２１２ａ及びドレイ
ン電極層２１２ｂと重畳する領域（非露出部）の導電層２１３は、ソース電極層２１２ａ
及びドレイン電極層２１２ｂ並びに第３のレジスト２１１ａ、２１１ｂによって、酸化か
ら保護される。その結果、一対の導電層２１５ａ、２１５ｂが残存する。なお、当該酸化
処理によって酸化される領域の体積は増大する。すなわち、金属酸化物層２１４の体積は
、酸化前の導電層２１３の中央部の体積よりも大きい。ここまでの工程を終えた段階の断
面図が図３（ｃ）に相当する。また、ここまでの工程を終えた段階で図１（ａ）に示した
薄膜トランジスタ１５０が完成する。
【００５７】
なお、本実施の形態の薄膜トランジスタは、図１（ａ）、図３（ｃ）に示した構成に限
定されない。具体的には、図１（ａ）、図３（ｃ）では、当該酸化処理によって、ソース
電極層２１２ａ及びドレイン電極層２１２ｂと重畳しない領域（中央部）の導電層２１３
のみが酸化され、金属酸化物層２１４が形成された薄膜トランジスタを示しているが、そ
の他の領域が酸化された薄膜トランジスタも本実施の形態の薄膜トランジスタには含まれ
る。例えば、当該酸化処理によって、第３のレジスト２１１ａ、２１１ｂに覆われていな
いソース電極層２１２ａ及びドレイン電極層２１２ｂの側部が酸化された薄膜トランジス
タも本実施の形態の薄膜トランジスタに含まれる。なお、ソース電極層２１２ａ及びドレ
イン電極層２１２ｂの側部が酸化される場合、当該酸化を側部表面領域に留めることによ
り、ソース電極層２１２ａ及びドレイン電極層２１２ｂを電極として機能させることがで
きる。同様に、当該酸化処理によって、ソース電極層２１２ａ及びドレイン電極層２１２
ｂと重畳する領域（非露出部）の導電層２１３の一部が内部酸化された薄膜トランジスタ
も本実施の形態の薄膜トランジスタに含まれる。
【００５８】
また、図１（ａ）、図３（ｃ）では、当該酸化処理によって形成された金属酸化物層２
１４の膜厚が一対の導電層２１５ａ、２１５ｂの膜厚よりも厚い薄膜トランジスタを示し
ているが、金属酸化物層２１４の膜厚が一対の導電層２１５ａ、２１５ｂの膜厚よりも薄
い薄膜トランジスタも本実施の形態の薄膜トランジスタには含まれる。なお、金属酸化物
層２１４は、凹部を有する導電層２１３に対して酸化処理を行うことによって形成される
。また、当該凹部は、ソース電極層２１２ａ及びドレイン電極層２１２ｂを形成するエッ
チング工程の際に形成される。すなわち、ソース電極層２１２ａ及びドレイン電極層２１
２ｂを形成するエッチング工程の条件を制御することによって、金属酸化物層２１４の膜
厚を制御することができる。具体的には、ソース電極層２１２ａ及びドレイン電極層２１
２ｂを形成の際のオーバーエッチングの時間を長くすることによって、当該凹部を深くす
ることができる。これにより、金属酸化物層２１４の膜厚を一対の導電層２１５ａ、２１
５ｂの膜厚よりも薄くすることができる。
【００５９】
図１（ｂ）に示した薄膜トランジスタ１５１を作製する場合は、次いで、１００℃〜６
００℃、代表的には２００℃〜４００℃の熱処理を行う。該熱処理によって、酸化物半導
体層２０８中の酸素が一対の導電層２１５ａ、２１５ｂへと拡散する。なお、当該酸素の
一対の導電層２１５ａ、２１５ｂへの拡散と、金属酸化物層２１４への拡散を比較した場
合、一対の導電層２１５ａ、２１５ｂへと拡散する酸素量の方が多い。そのため、酸化物
半導体層２０８の両端部上に一対の酸素濃度が低下した酸化物半導体層２１６ａ、２１６
ｂが形成され、一対の酸素濃度が低下した酸化物半導体層２１６ａ、２１６ｂ上に一対の
高濃度に酸素を含有する導電層２１７ａ、２１７ｂが形成される。その後、第３のレジス
ト２１１ａ、２１２ｂを除去する。ここまでの工程を終えた段階の断面図が図３（ｄ）に
相当する。
【００６０】
ここでは、図１（ｂ）に示した薄膜トランジスタ１５１を作製する場合に行う熱処理を
酸化処理後に行う作製工程を示したが、当該熱処理のタイミングは、第２の導電膜２０６
形成後であれば、どのタイミングで行うことも可能である。また、当該熱処理は、前述し
た酸化物半導体層２０８の原子レベルの再配列のための熱処理を兼ねることができる。
【００６１】
また、形成される薄膜トランジスタの特性という観点から見ると、酸化処理後に熱処理
を行うことが好ましい。酸化処理前（金属酸化物層２１４形成前）に熱処理を行うと、酸
化物半導体層２０８の上方両端部のみならず、上方全体に酸素濃度が低下した酸化物半導
体層が形成されることになり、形成される薄膜トランジスタのオフ電流が増加するためで
ある。
【００６２】
また、作製工程という観点から見ると、上述した酸化処理として、一対の酸素濃度が低
下した酸化物半導体層２１６ａ、２１６ｂ、及び一対の高濃度に酸素を含有する導電層２
１７ａ、２１７ｂが形成される温度での酸化雰囲気下での熱酸化処理を行うことが好まし
い。金属酸化物層２１４、酸素濃度が低下した酸化物半導体層２１６ａ、２１６ｂ、及び
高濃度に酸素を含有する導電層２１７ａ、２１７ｂを同一工程で形成できるためである。
当該酸化処理及び当該熱処理を兼ねる処理条件の一は、乾燥酸素雰囲気下での３５０℃、
１時間の熱酸化処理である。
【００６３】
また、形成される薄膜トランジスタの信頼性という観点から見ると、熱酸化処理と酸化
処理を組み合わせて行うことが好ましい。金属酸化物層２１４の膜厚を厚くすることによ
り、酸化物半導体層２０８への不純物（水素又は水など）の侵入を抑制する保護層として
の機能を向上させることができるためである。
【００６４】
薄膜トランジスタ１５０は、酸化物半導体層２０８と同一工程で形成される導電層２０
９（導電層２１３）を基に、オフ電流の増加、又はしきい値電圧のマイナスシフトを予防
する機能を有する金属酸化物層２１４が形成されるため、効率よく高性能の薄膜トランジ
スタを形成することができる。同様に、薄膜トランジスタ１５１は、酸化物半導体層２０
８と同一工程で形成される導電層２０９（導電層２１３）を基に、オフ電流の増加、又は
しきい値電圧のマイナスシフトを予防する機能を有する金属酸化物層２１４が形成され、
且つ酸化物半導体層２０８と、ソース電極層２１２ａ及びドレイン電極層２１２ｂとをオ
ーミック接合とする機能を有する一対の酸素濃度が低下した酸化物半導体層２１６ａ、２
１６ｂが、一対の導電層２１５ａ、２１５ｂへと酸素が拡散することによって形成される
ため、効率よく高性能の薄膜トランジスタを形成することができる。
【００６５】
（実施の形態３）
本実施の形態では、実施の形態１で説明した薄膜トランジスタを用いた半導体装置の一
例を示す。具体的には、当該薄膜トランジスタをアクティブマトリクス基板の画素部に設
けられる薄膜トランジスタに適用した液晶表示装置について図４乃至図６に示す。次いで
、当該液晶表示装置について説明する。
【００６６】
なお、半導体装置内において、薄膜トランジスタのソース及びドレインは、動作条件等
によって入れ替わるため、いずれがソース又はドレインであるかを特定することが困難で
ある。そこで、本実施の形態以降においては、ソース電極層及びドレイン電極層の一方を
第１電極層、ソース電極層及びドレイン電極層の他方を第２電極層と表記し、区別するこ
ととする。
【００６７】
図４は、アクティブマトリクス基板の１画素を示す上面図である。本実施の形態の液晶
表示装置の画素は、３つの副画素によって構成される。それぞれの副画素には、薄膜トラ
ンジスタ３００及び液晶層へ電圧を印加する画素電極３０１が設けられる。実施の形態１
で示した薄膜トランジスタは、図４中の薄膜トランジスタ３００に適用することができる
。画素部には、上述した画素が複数設けられる。また、複数のゲート配線３０２、複数の
ソース配線３０３、複数の容量配線３０４が設けられる。
【００６８】
図５は、図４のＡ−Ｂ線に対応する断面図である。図５に含まれる薄膜トランジスタ４
５０は、図１（ａ）に示した薄膜トランジスタである。つまり、薄膜トランジスタ４５０
は、基板４００上に設けられたゲート電極層４０１と、ゲート電極層４０１上に設けられ
たゲート絶縁層４０２と、ゲート絶縁層４０２上に設けられた酸化物半導体層４０３と、
酸化物半導体層４０３上に設けられた、一対の導電層４０４ａ、４０４ｂ及び金属酸化物
層４０５を有するバッファ層４０６と、導電層４０４ａ上に設けられた第１電極層４０７
ａと、導電層４０４ｂ上に設けられた第２電極層４０７ｂと、を有する薄膜トランジスタ
である。
【００６９】
基板４００乃至第１電極層４０７ａ及び第２電極層４０７ｂに適用可能な材料及び作製
方法は、実施の形態１で説明した材料及び実施の形態２で説明した作製方法を用いること
ができるため、ここでは前述の説明を援用する。
【００７０】
また、副画素は容量素子４５１を有する。容量素子４５１は、薄膜トランジスタ４５０
のゲート電極層４０１と同一材料である容量配線４０８と、ゲート絶縁層４０２と、副画
素に延在する薄膜トランジスタ４５０の第２電極層４０７ｂとによって構成される。
【００７１】
薄膜トランジスタ４５０及び容量素子４５１上には、層間絶縁層４０９が設けられる。
図５に示す薄膜トランジスタ４５０には、酸化物半導体層４０３への不純物（水素又は水
など）の侵入を抑制する金属酸化物層４０５が設けられているため、層間絶縁層４０９と
して各種材料、作製方法を適用することができる。例えば、層間絶縁層４０９として、プ
ラズマＣＶＤ法やスパッタ法を用いて、酸化シリコン層、酸化窒化シリコン層、窒化シリ
コン層、又は窒化酸化シリコン層等を形成することができる。また、ポリイミド、ポリア
ミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機
材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピン
コート法などの塗布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−
Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との
結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、芳香族炭化水
素）やフルオロ基を用いても良い。有機基は、フルオロ基を有していてもよい。また、層
間絶縁層４０９に設けられたコンタクトホール４１０において、薄膜トランジスタ４５０
の第２電極層４０７ｂが画素電極４１１と電気的に接続している。
【００７２】
図６は、図４の副画素に対応する等価回路図である。薄膜トランジスタ５００のゲート
電極はゲート配線５０１に電気的に接続され、第１電極はソース配線５０２に電気的に接
続される。容量素子５０３の一方の電極は薄膜トランジスタ５００の第２電極に電気的に
接続され、他方の電極は容量配線５０４に電気的に接続される。画素電極を介して電圧が
印加される液晶層５０５は、薄膜トランジスタ５００の第２電極及び容量素子５０３の一
方の電極に電気的に接続される。
【００７３】
液晶表示装置は、アクティブマトリクス基板と、表面に対向電極が設けられた対向基板
とによって挟持された液晶層を有する。液晶層を構成する液晶分子は、アクティブマトリ
クス基板の画素電極及び対向基板の対向電極間に印加される電圧によって配向が制御され
る。液晶表示装置は、当該液晶層の液晶分子が配向することによって、バックライトから
の光を透過又は遮光することにより、画像の表示を行っている。液晶表示装置において、
アクティブマトリクス基板の画素部の薄膜トランジスタは、液晶層に印加される電圧を制
御するスイッチング素子である。
【００７４】
本実施の形態の液晶表示装置は、酸化物半導体層４０３上に金属酸化物層４０５が設け
られた薄膜トランジスタ４５０をアクティブマトリクス基板の画素部の薄膜トランジスタ
として用いている。金属酸化物層４０５は、酸化物半導体層４０３への不純物（水素又は
水など）の侵入を抑制する保護層として機能する。そのため、目的に応じて、層間絶縁層
４０９の材料、作製方法を選択することが可能である、結果として、高品質、又は高信頼
性の液晶表示装置を提供することが可能となる。なお、ここでは図１（ａ）に示した薄膜
トランジスタを適用した液晶表示装置について示したが、図１（ｂ）に示した薄膜トラン
ジスタを適用した場合も同様の効果を奏する。
【００７５】
（実施の形態４）
本実施の形態では、実施の形態１で説明した薄膜トランジスタを用いた半導体装置の一
例を示す。具体的には、当該薄膜トランジスタをアクティブマトリクス基板の画素部に設
けられる薄膜トランジスタに適用した発光表示装置について図７乃至図９に示す。次いで
、本実施の形態の発光表示装置について説明する。なお、本実施の形態の発光表示装置が
有する表示素子として、ここではエレクトロルミネッセンスを利用する発光素子を用いて
示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか
、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機Ｅ
Ｌ素子と呼ばれている。
【００７６】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形
成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ
うな発光素子は、電流励起型の発光素子と呼ばれる。
【００７７】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明
する。
【００７８】
図７は、アクティブマトリクス基板の１画素を示す上面図である。本実施の形態の発光
表示装置の画素は、３つの副画素によって構成される。それぞれの副画素には、薄膜トラ
ンジスタ６００、６０１、発光素子へ電圧を印加する画素電極６０２が設けられる（便宜
のため画素電極６０２の一部は図示しない）。実施の形態１で示した薄膜トランジスタは
、図６中の薄膜トランジスタ６００、６０１に適用することができる。画素部には、上述
した画素が複数設けられる。また、複数のゲート配線６０３、複数のソース配線６０４、
複数の電源線６０５が設けられる。なお、電源線６０５には、高電源電位ＶＤＤが設定さ
れている。
【００７９】
図８は、図７のＣ−Ｄ線、Ｅ−Ｆ線に対応する断面図である。薄膜トランジスタ７５０
、７５１は、図１（ａ）に示した薄膜トランジスタである。つまり、薄膜トランジスタ７
５０、７５１は、基板７００上に設けられたゲート電極層７０１と、ゲート電極層７０１
上に設けられたゲート絶縁層７０２と、ゲート絶縁層７０２上に設けられた酸化物半導体
層７０３と、酸化物半導体層７０３上に設けられた、導電層７０４ａ、７０４ｂ及び金属
酸化物層７０５を有するバッファ層７０６と、導電層７０４ａ上に設けられた第１電極層
７０７ａと、導電層７０４ｂ上に設けられた第２電極層７０７ｂと、を有する薄膜トラン
ジスタである。
【００８０】
基板７００乃至第１電極層７０７ａ及び第２電極層７０７ｂに適用可能な材料及び作製
方法は、実施の形態１で説明した材料及び実施の形態２で説明した作製方法を用いること
ができるため、ここでは前述の説明を援用する。
【００８１】
また、副画素は容量素子７５２を有する。容量素子７５２は、薄膜トランジスタ７５０
、７５１のゲート電極層７０１と同一材料である容量配線７０８と、ゲート絶縁層７０２
と、副画素に延在する薄膜トランジスタ７５１の第１電極層７０７ａと、によって構成さ
れる。
【００８２】
薄膜トランジスタ７５０、７５１及び容量素子７５２上には、層間絶縁層７０９が設け
られる。図８に示す薄膜トランジスタ７５０、７５１には、酸化物半導体層７０３への不
純物（水素又は水など）の侵入を抑制する金属酸化物層７０５が設けられているため、層
間絶縁層７０９として各種材料、作製方法を適用することができる。例えば、層間絶縁層
７０９として、プラズマＣＶＤ法やスパッタ法を用いて、酸化シリコン層、酸化窒化シリ
コン層、窒化シリコン層、又は窒化酸化シリコン層等を形成することができる。また、ポ
リイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくは
エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂など
を用いて、スピンコート法などの塗布法により形成することができる。なお、シロキサン
材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）
と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル
基、芳香族炭化水素）やフルオロ基を用いても良い。有機基は、フルオロ基を有していて
もよい。また、層間絶縁層７０９には、複数のコンタクトホール７１０ａ、７１０ｂ、７
１０ｃが設けられる。薄膜トランジスタ７５１の第２電極層７０７ｂは、コンタクトホー
ル７１０ｃにおいて、画素電極７１１と電気的に接続されている。
【００８３】
図９は、図７の副画素に対応する等価回路図である。薄膜トランジスタ８００のゲート
電極はゲート配線８０１に電気的に接続され、第１電極はソース配線８０２に電気的に接
続される。容量素子８０３の一方の電極は薄膜トランジスタ８００の第２電極に電気的に
接続され、他方の電極は電源線８０４に電気的に接続される。薄膜トランジスタ８０５の
ゲート電極は薄膜トランジスタ８００の第２電極に電気的に接続され、第１電極は電源線
８０４及び容量素子８０３の他方の電極に接続される。画素電極を介して電圧が印加され
る有機ＥＬ素子８０６は、薄膜トランジスタ８０５の第２電極に電気的に接続される。
【００８４】
発光表示装置は、アクティブマトリクス基板の画素電極上に設けられた有機ＥＬ素子と
、該有機ＥＬ素子上に設けられた共通電極と、を有する。なお、共通電極には低電源電位
ＶＳＳが設定されている。当該有機ＥＬ素子は、薄膜トランジスタを介して画素電極に与
えられる高電源電位ＶＤＤと、共通電極に与えられる低電源電位ＶＳＳとの電位差分の電
圧が印加された際に電流が流れ、発光する。発光表示装置において、アクティブマトリク
ス基板の画素部の薄膜トランジスタは、有機ＥＬ素子に流れる電流を制御するスイッチン
グ素子である。
【００８５】
本実施の形態の発光表示装置は、酸化物半導体層７０３上に金属酸化物層７０５が設け
られた薄膜トランジスタ７５０、７５１をアクティブマトリクス基板の画素部の薄膜トラ
ンジスタとして用いている。金属酸化物層７０５は、酸化物半導体層７０３への不純物（
水素又は水など）の侵入を抑制する保護層として機能する。そのため、目的に応じて、層
間絶縁層７０９の材料、作製方法を選択することが可能である、結果として、高品質、又
は高信頼性の発光表示装置を提供することが可能となる。なお、ここでは図１（ａ）に示
した薄膜トランジスタを適用した発光表示装置について示したが、図１（ｂ）に示した薄
膜トランジスタを適用した場合も同様の効果を奏する。
【００８６】
（実施の形態５）
本実施の形態では、実施の形態１で説明した薄膜トランジスタを用いた半導体装置の一
例を示す。具体的には、当該薄膜トランジスタをアクティブマトリクス基板に設けられる
薄膜トランジスタに適用した電子ペーパーについて図１０に示す。次いで、本実施の形態
の電子ペーパーについて説明する。
【００８７】
図１０は、アクティブマトリクス型の電子ペーパーの断面図である。第１の基板（アク
ティブマトリクス基板）９００上に設けられた薄膜トランジスタ９５０は、図１（ａ）に
示した薄膜トランジスタである。つまり、薄膜トランジスタ９５０は、第１の基板９００
上に設けられたゲート電極層９０１と、ゲート電極層９０１上に設けられたゲート絶縁層
９０２と、ゲート絶縁層９０２上に設けられた酸化物半導体層９０３と、酸化物半導体層
９０３上に設けられた、一対の導電層９０４ａ、９０４ｂ及び金属酸化物層９０５を有す
るバッファ層９０６と、導電層９０４ａ上に設けられた第１電極層９０７ａと、導電層９
０４ｂ上に設けられた第２電極層９０７ｂと、を有する薄膜トランジスタである。
【００８８】
基板９００乃至第１電極層９０７ａ及び第２電極層９０７ｂに適用可能な材料及び作製
方法は、実施の形態１で説明した材料及び実施の形態２で説明した作製方法を用いること
ができるため、ここでは前述の説明を援用する。
【００８９】
薄膜トランジスタ９５０上には、層間絶縁層９０８が設けられる。図１０に示す薄膜ト
ランジスタ９５０には、酸化物半導体層９０３への不純物（水素又は水など）の侵入を抑
制する金属酸化物層９０５が設けられているため、層間絶縁層９０８として各種材料、作
製方法を適用することができる。例えば、層間絶縁層９０８として、プラズマＣＶＤ法や
スパッタ法を用いて、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化
酸化シリコン層等を形成することができる。また、ポリイミド、ポリアミド、ポリビニル
フェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン
樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピンコート法などの塗
布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含
む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が
構成される。置換基として、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基
を用いても良い。有機基は、フルオロ基を有していてもよい。また、層間絶縁層９０８に
は、コンタクトホール９０９が設けられる。薄膜トランジスタ９５０の第２電極層９０７
ｂは、コンタクトホール９０９において、画素電極９１０と電気的に接続されている。
【００９０】
画素電極９１０と第２の基板９１１上に設けられた共通電極９１２の間には、黒色領域
９１３ａ及び白色領域９１３ｂを有し周りに液体で満たされているキャビティ９１４を含
むツイストボール９１５が設けられている。なお、ツイストボール９１５の周囲は樹脂等
の充填材９１６で充填されている。
【００９１】
本実施の形態の電子ペーパーは、ツイストボール表示方式を用いている。当該電子ペー
パーは、白と黒に塗り分けられたツイストボールを画素電極及び共通電極間に有する。ツ
イストボールは、第１の基板の画素電極及び第２の基板の共通電極間に印加される電圧に
よって向きが制御されることによって表示を行っている。電子ペーパーにおいて、アクテ
ィブマトリクス基板の薄膜トランジスタは、ツイストボールに印加される電圧を制御する
スイッチング素子である。
【００９２】
本実施の形態の発光表示装置は、酸化物半導体層９０３上に金属酸化物層９０５が設け
られた薄膜トランジスタ９５０をアクティブマトリクス基板の薄膜トランジスタとして用
いている。金属酸化物層９０５は、酸化物半導体層９０３への不純物（水素又は水など）
の侵入を抑制する保護層として機能する。そのため、目的に応じて、層間絶縁層９０８の
材料、作製方法を選択することが可能である、結果として、高品質、又は高信頼性の電子
ペーパーを提供することが可能となる。なお、ここでは図１（ａ）に示した薄膜トランジ
スタを適用した電子ペーパーについて示したが、図１（ｂ）に示した薄膜トランジスタを
適用した場合も同様の効果を奏する。
【実施例１】
【００９３】
ここでは、酸素含有量の違いによるチタン及びチタン酸化物の電子状態の変化、酸化物
半導体層の酸素欠損に伴う電子状態の変化、熱処理下におけるチタン層及び酸化物半導体
層の接合界面近傍における酸素の挙動、並びに熱処理下におけるチタン酸化物層及び酸化
物半導体層の接合界面近傍における酸素の挙動に関する計算結果を示す。次いで、バッフ
ァ層の構成材料にチタンを適用した実施の形態１の薄膜トランジスタについて検証する。
【００９４】
まず、酸素含有量の違いによるチタン及びチタン酸化物の電子状態の変化を検証する。
ここでは、チタン及び複数のチタン酸化物の結晶構造のエネルギー状態密度を密度汎関数
理論（Ｄｅｎｓｉｔｙ  Ｆｕｎｃｔｉｏｎａｌ  Ｔｈｅｏｒｙ：ＤＦＴ）に基づく平面波
−擬ポテンシャル法を用いた第一原理計算による構造最適化によって求めた結果について
示す。具体的には、Ｔｉ、ＴｉＯ（ＮａＣｌ型）、Ｔｉ２Ｏ３（Ａｌ２Ｏ３型）、ＴｉＯ
２（Ａｎａｔａｓｅ型）、ＴｉＯ２（Ｒｕｔｉｌｅ型）、及びＴｉＯ２（Ｂｒｏｏｋｉｔ
ｅ型）の構造を最適化した後の状態密度図を示す。なお、計算プログラムとしてはＣＡＳ
ＴＥＰを、交換相関汎関数としてはＧＧＡ−ＰＢＥを用いた。
【００９５】
図１１（ａ）、（ｂ）、（ｃ）は、それぞれＴｉ、ＴｉＯ（ＮａＣｌ型）、Ｔｉ２Ｏ３
（Ａｌ２Ｏ３型）の状態密度図である。図１１（ａ）、（ｂ）、（ｃ）には、バンドギャ
ップはない。つまり、Ｔｉ、ＴｉＯ（ＮａＣｌ型）、Ｔｉ２Ｏ３（Ａｌ２Ｏ３型）は、導
電体である。
【００９６】
図１２（ａ）、（ｂ）、（ｃ）は、それぞれＴｉＯ２（Ａｎａｔａｓｅ型）、ＴｉＯ２
（Ｒｕｔｉｌｅ型）、ＴｉＯ２（Ｂｒｏｏｋｉｔｅ型）の状態密度図である。図１２（ａ
）、（ｂ）、（ｃ）のフェルミ準位（０ｅＶ）は、価電子帯の上端に存在し、バンドギャ
ップがある。つまり、ＴｉＯ２（Ａｎａｔａｓｅ型）、ＴｉＯ２（Ｒｕｔｉｌｅ型）、Ｔ
ｉＯ２（Ｂｒｏｏｋｉｔｅ型）は、絶縁体又は半導体である。
【００９７】
図１１、図１２から、チタンは、ある量以下の酸素を含有しても導電体であること、あ
る量以上の酸素を含有すると絶縁体化又は半導体化することが分かる。
【００９８】
次いで、酸化物半導体層の酸素欠損に伴う電子状態の変化を検証する。ここでは、酸化
物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料（Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝
１：１：１：４）を用いる場合について計算を行っている。
【００９９】
まず、古典分子動力学（Ｃｌａｓｓｉｃａｌ  Ｍｏｌｅｃｕｌａｒ  Ｄｙｎａｍｉｃｓ
）計算によるｍｅｌｔ−ｑｕｅｎｃｈ法を用いてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の
非晶質構造を作成した。なお、ここで作成した非晶質構造は、総原子数が８４個、密度が
５．９ｇ／ｃｍ３の構造である。また、原子間ポテンシャルは金属−酸素間および酸素−
酸素間についてはＢｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓ型のポテンシャルを、金属−金
属間についてはＬｅｎｎａｒｄ−Ｊｏｎｅｓ型のポテンシャルを用い、ＮＶＴアンサンブ
ルで計算を行った。計算プログラムとしては、Ｍａｔｅｒｉａｌｓ  Ｅｘｐｌｏｒｅｒを
用いた。
【０１００】
その後、上記計算により得られた構造に対して、密度汎関数理論（Ｄｅｎｓｉｔｙ  Ｆ
ｕｎｃｔｉｏｎａｌ  Ｔｈｅｏｒｙ：ＤＦＴ）に基づく平面波−擬ポテンシャル法を用い
た第一原理分子動力学法（Ｆｉｒｓｔ  Ｐｒｉｎｃｉｐｌｅ  Ｍｏｌｅｃｕｌａｒ  Ｄｙ
ｎａｍｉｃｓ：以下、第一原理ＭＤという）によるアニールを室温（２９８Ｋ）で行った
後に構造の最適化を行い、状態密度を求めた。また、ランダムに酸素原子を一つ取り除い
た構造（酸素欠損構造）に対しても第一原理ＭＤ計算と構造最適化を行い、状態密度を計
算した。なお、計算プログラムとしてはＣＡＳＴＥＰを、交換相関汎関数としてはＧＧＡ
−ＰＢＥを用い、第一原理ＭＤはＮＶＴアンサンブルに対して行った。
【０１０１】
図１３（ａ）、（ｂ）は、上記計算により得られたＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導
体の状態密度図である。図１３（ａ）は、酸素欠損のない構造の状態密度図であり、図１
３（ｂ）は、酸素欠損構造の状態密度図である。図１３（ａ）において、フェルミ準位（
０ｅＶ）は価電子帯の上端に存在し、バンドギャップがあるのに対し、図１３（ｂ）にお
いては、フェルミ準位（０ｅＶ）は伝導帯内に存在している。つまり、酸素欠損構造は、
酸素欠損がない構造と比較し、より抵抗が低い構造であることが分かる。
【０１０２】
次いで、熱処理におけるチタン層及び酸化物半導体層の接合界面近傍における酸素の挙
動について検証する。ここでは、前述の第一原理計算によって得られたＩｎ−Ｇａ−Ｚｎ
−Ｏ系酸化物半導体の非晶質構造上にチタンを積層し、当該構造に対して構造の最適化を
行った後に、ＮＶＴアンサンブルで第一原理ＭＤ計算を行った。計算プログラムとしては
ＣＡＳＴＥＰを、交換相関汎関数としてはＧＧＡ−ＰＢＥを用いた。また、温度条件は３
５０℃（６２３Ｋ）とした。
【０１０３】
図１４に第一原理ＭＤ前後の構造を示す。図１４（ａ）は、第一原理ＭＤ前の構造であ
り、図１４（ｂ）は、第一原理ＭＤ後の構造である。さらに、図１５に第一原理ＭＤ前後
における、チタン及び酸素のｃ軸方向の密度を示す。図１５は、図１４の各原子にガウス
分布型の密度を割り当て、全原子の足し合わせで求められた密度分布である。また、図１
５の横軸は原子密度、縦軸はｃ軸を表している。図１５中の各曲線はそれぞれ、第一原理
ＭＤ前のチタンの密度（Ｔｉ＿ｂｅｆｏｒｅ）、第一原理ＭＤ後のチタンの密度（Ｔｉ＿
ａｆｔｅｒ）、第一原理ＭＤ前の酸素の密度（Ｏ＿ｂｅｆｏｒｅ）、第一原理ＭＤ後の酸
素の密度（Ｏ＿ａｆｔｅｒ）を表している。図１５から、Ｏ＿ａｆｔｅｒがＯ＿ｂｅｆｏ
ｒｅよりもｃ軸のプラス方向にあり、第一原理ＭＤ前後でチタン中に含まれる酸素濃度が
増加していることが分かる。つまり、３５０℃（６２３Ｋ）の熱処理によって、酸化物半
導体層中の酸素がチタン層へと拡散することが分かる。
【０１０４】
次いで、熱処理におけるチタン酸化物（ここでは、ＴｉＯ２（Ｒｕｔｉｌｅ型）を用い
た）層及び酸化物半導体層の接合界面近傍における酸素の挙動について検証する。ここで
は、前述の第一原理計算によって得られたＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の非晶質
構造上にＴｉＯ２（Ｒｕｔｉｌｅ型）を積層し、当該構造に対して構造の最適化を行った
後に、ＮＶＴアンサンブルで第一原理ＭＤ計算を行った。計算プログラムとしてはＣＡＳ
ＴＥＰを、交換相関汎関数としてはＧＧＡ−ＰＢＥを用いた。また、温度条件は７００℃
（９７３Ｋ）とした。
【０１０５】
図１６に第一原理ＭＤ前後の構造を示す。図１６（ａ）は、第一原理ＭＤ前の構造であ
り、図１６（ｂ）は、第一原理ＭＤ後の構造である。さらに、図１７に第一原理ＭＤ前後
における、チタン及び酸素のｃ軸方向の密度を示す。図１７は、図１６の各原子にガウス
分布型の密度を割り当て、全原子の足し合わせで求められた密度分布である。また、図１
７の横軸は原子密度、縦軸はｃ軸を表している。図１７中の各曲線はそれぞれ、第一原理
ＭＤ前のチタンの密度（Ｔｉ＿ｂｅｆｏｒｅ）、第一原理ＭＤ後のチタンの密度（Ｔｉ＿
ａｆｔｅｒ）、第一原理ＭＤ前の酸素の密度（Ｏ＿ｂｅｆｏｒｅ）、第一原理ＭＤ後の酸
素の密度（Ｏ＿ａｆｔｅｒ）を表している。図１７には、図１５で見られたようなＯ＿ａ
ｆｔｅｒとＯ＿ｂｅｆｏｒｅの間に大きな違いはない。つまり、７００℃（９７３Ｋ）の
熱処理を行っても、酸化物半導体層とＴｉＯ２（Ｒｕｔｉｌｅ型）層の間での酸素の拡散
は、３５０℃での酸化物半導体層とチタン層の間の拡散ほど活発ではないことが分かる。
【０１０６】
本実施例で行った計算結果について以下にまとめる。
【０１０７】
図１１及び図１２から、複数のチタン酸化物は、それぞれ電子状態が異なり、酸素濃度
が高くなると絶縁体化又は半導体化することが分かった。具体的には、ＴｉＯ（ＮａＣｌ
型）、Ｔｉ２Ｏ３（Ａｌ２Ｏ３型）は導電体であり、ＴｉＯ２（Ａｎａｔａｓｅ型）、Ｔ
ｉＯ２（Ｒｕｔｉｌｅ型）、ＴｉＯ２（Ｂｒｏｏｋｉｔｅ型）は絶縁体又は半導体である
ことが分かった。つまり、チタン酸化物は、酸素含有量が多いと絶縁体化又は半導体化し
、その電子状態は、酸素の比率に応じて変化することが分かった。
【０１０８】
図１３から、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体は、酸素欠損構造となることによっ
て、電子状態が変化し、低抵抗化することが分かった。なお、図１３では、総原子数８４
（Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４）を有する非晶質構造と、当該構造から酸素原
子を１つ取り除いた構造の電子状態を比較している。別言すると、酸素濃度が約５７．１
ａｔ．％（酸素原子数４８／全原子数８４）の構造と、酸素濃度が約５６．６ａｔ．％（
酸素原子数４７／全原子数８３）の構造とを比較している。これより、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系酸化物半導体は、前述のチタンと比較し、酸素濃度の変化が電子状態に与える影響
が大きい材料であると言える。
【０１０９】
図１４及び図１５から、チタン層及びＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層の積層に
対し、３５０℃の熱処理を行うと、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層中の酸素がチ
タン層へ拡散することがわかった。別言すると、熱処理により、熱処理前のチタン層より
も高濃度に酸素を含有するチタン層と、熱処理前の酸化物半導体層よりも酸素濃度が低下
した酸化物半導体層とが形成されることが分かった。また、前述のチタン及びＩｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体の酸素濃度の変化が、それぞれの電子状態に与える影響を鑑み
ると、高濃度に酸素を含有するチタン層は、チタン層と比較し、抵抗がそれほど増加しな
いのに対し、酸素濃度が低下した酸化物半導体層は、酸化物半導体層と比較し、抵抗が低
下すると考えられる。
【０１１０】
図１６及び図１７から、ＴｉＯ２（Ｒｕｔｉｌｅ型）層及びＩｎ−Ｇａ−Ｚｎ−Ｏ系酸
化物半導体層の積層に対し、７００℃という高温での熱処理を行っても、３５０℃での酸
化物半導体層とチタン層の積層における拡散よりも、拡散が起きにくいことが分かった。
別言すると、熱処理を行っても、酸化物半導体層とチタン層の積層よりも酸素濃度が低下
した酸化物半導体層が形成されにくいことが分かった。
【０１１１】
次いで、実施の形態１の薄膜トランジスタのバッファ層にチタンを適用した場合につい
て検証する。チタン層に酸化処理を行い、絶縁体又は半導体であるＴｉＯ２（Ａｎａｔａ
ｓｅ型）、ＴｉＯ２（Ｒｕｔｉｌｅ型）、ＴｉＯ２（Ｂｒｏｏｋｉｔｅ型）といったチタ
ン酸化物を形成することによって、バッファ層の金属酸化物層として適用することができ
る。また、３５０℃の熱処理を行うことによって、酸化物半導体層からの酸素がチタン層
に拡散し、高濃度に酸素を含有するチタン層及び酸素濃度が低下した酸化物半導体層が形
成される。そのため、酸化物半導体層を効果的に低抵抗化し、バッファ層を介したソース
電極層及びドレイン電極層と、酸化物半導体層との接合をオーミック接合とすることがで
きる。加えて、酸化物半導体層と金属酸化物層の界面においては、酸化物半導体層と導電
層の界面と比較し、酸素の拡散が起きにくい。そのため、当該界面において、低抵抗な、
酸素濃度が低下した酸化物半導体層が形成されにくく、薄膜トランジスタのオフ電流の増
加を抑制することができる。
【０１１２】
以上より、チタンは、実施の形態１の薄膜トランジスタのバッファ層に適用する材料と
して好ましい材料であることが分かった。
【符号の説明】
【０１１３】
１００      基板
１０１      ゲート電極層
１０２      ゲート絶縁層
１０３      酸化物半導体層
１０４ａ    導電層
１０４ｂ    導電層
１０５      金属酸化物層
１０６      バッファ層
１０７ａ    ソース電極層
１０７ｂ    ドレイン電極層
１０８ａ    酸素濃度が低下した酸化物半導体層
１０８ｂ    酸素濃度が低下した酸化物半導体層
１０９ａ    高濃度に酸素を含有する導電層
１０９ｂ    高濃度に酸素を含有する導電層
１１０      バッファ層
１５０      薄膜トランジスタ
１５１      薄膜トランジスタ
２００      基板
２０１      第１の導電膜
２０２      第１のレジスト
２０３      ゲート電極層
２０４      ゲート絶縁層
２０５      酸化物半導体膜
２０６      第２の導電膜
２０７      第２のレジスト
２０８      酸化物半導体層
２０９      導電層
２１０      第３の導電膜
２１１ａ    第３のレジスト
２１１ｂ    第３のレジスト
２１２ａ    ソース電極層
２１２ｂ    ドレイン電極層
２１３      導電層
２１４      金属酸化物層
２１５ａ    導電層
２１５ｂ    導電層
２１６ａ    酸素濃度が低下した酸化物半導体層
２１６ｂ    酸素濃度が低下した酸化物半導体層
２１７ａ    高濃度に酸素を含有する導電層
２１７ｂ    高濃度に酸素を含有する導電層
３００      薄膜トランジスタ
３０１      画素電極
３０２      ゲート配線
３０３      ソース配線
３０４      容量配線
４００      基板
４０１      ゲート電極層
４０２      ゲート絶縁層
４０３      酸化物半導体層
４０４ａ    導電層
４０４ｂ    導電層
４０５      金属酸化物層
４０６      バッファ層
４０７ａ    第１電極層
４０７ｂ    第２電極層
４０８      容量配線
４０９      層間絶縁層
４１０      コンタクトホール
４１１      画素電極
４５０      薄膜トランジスタ
４５１      容量素子
５００      薄膜トランジスタ
５０１      ゲート配線
５０２      ソース配線
５０３      容量素子
５０４      容量配線
５０５      液晶層
６００      薄膜トランジスタ
６０１      薄膜トランジスタ
６０２      画素電極
６０３      ゲート配線
６０４      ソース配線
６０５      電源線
７００      基板
７０１      ゲート電極層
７０２      ゲート絶縁層
７０３      酸化物半導体層
７０４ａ    導電層
７０４ｂ    導電層
７０５      金属酸化物層
７０６      バッファ層
７０７ａ    第１電極層
７０７ｂ    第２電極層
７０８      容量配線
７０９      層間絶縁層
７１０ａ    コンタクトホール
７１０ｂ    コンタクトホール
７１０ｃ    コンタクトホール
７１１      画素電極
７５０      薄膜トランジスタ
７５１      薄膜トランジスタ
７５２      容量素子
８００      薄膜トランジスタ
８０１      ゲート配線
８０２      ソース配線
８０３      容量素子
８０４      電源線
８０５      薄膜トランジスタ
８０６      有機ＥＬ素子
９００      基板
９０１      ゲート電極層
９０２      ゲート絶縁層
９０３      酸化物半導体層
９０４ａ    導電層
９０４ｂ    導電層
９０５      金属酸化物層
９０６      バッファ層
９０７ａ    第１電極層
９０７ｂ    第２電極層
９０８      層間絶縁層
９０９      コンタクトホール
９１０      画素電極
９１１      基板
９１２      共通電極
９１３ａ    黒色領域
９１３ｂ    白色領域
９１４      キャビティ
９１５      ツイストボール
９１６      充填材
９５０      薄膜トランジスタ
【図１】
2020042278.tif 000003
【図２】
2020042278.tif 000004
【図３】
2020042278.tif 000005
【図４】
2020042278.tif 000006
【図５】
2020042278.tif 000007
【図６】
2020042278.tif 000008
【図７】
2020042278.tif 000009
【図８】
2020042278.tif 000010
【図９】
2020042278.tif 000011
【図１０】
2020042278.tif 000012
【図１１】
2020042278.tif 000013
【図１２】
2020042278.tif 000014
【図１３】
2020042278.tif 000015
【図１４】
2020042278.tif 000016
【図１５】
2020042278.tif 000017
【図１６】
2020042278.tif 000018
【図１７】
2020042278.tif 000019