(57)【要約】      （修正有）【課題】素子自体に電流コプラス現象を制御する機能を備えたＧａＮパワーデバイスにより、簡単な回路で突入電流を防止することが可能なスイッチング電源を提供する。【解決手段】スイッチング電源は、入力部１０からの入力電圧を平滑化する平滑コンデンサ１２と、入力電圧と前記平滑コンデンサの間に挿入される突入電流防止回路１６とを備える。突入電流防止回路は、ＧａＮパワーデバイス２０を備える。ＧａＮパワーデバイスは、横型であり、所定電圧以上の電圧を印加すると、ＧａＮパワーデバイスが有する２次元電子ガスのチャネル内電子が空乏化して、オン抵抗が高くなる電流コラプス現象を有する。【選択図】図１
2020060986.tif 000002
【特許請求の範囲】
【請求項１】
入力部からの入力電圧を平滑化する平滑コンデンサと、
前記入力部と前記平滑コンデンサの間に挿入される突入電流防止回路と、
を備え、
突入電流防止回路はＧａＮパワーデバイスを備え、
前記ＧａＮパワーデバイスは、横型であり、所定電圧以上の電圧を印加すると前記ＧａＮパワーデバイスが有する２次元電子ガスのチャネル内電子が空乏化してオン抵抗が高くなる電流コラプス現象を有し、
前記ＧａＮパワーデバイスは、電流コラプス現象を制御する手段を備えていること、
を特徴とするスイッチング電源。
【請求項２】
前記ＧａＮパワーデバイスは、ソース電極、ゲート電極及びドレイン電極が順に配置され、前記ゲート電極が前記ドレイン電極に近い位置に配置されていること、
を特徴とする請求項１に記載のスイッチング電源。
【請求項３】
前記ＧａＮパワーデバイスは、ソース電極、ゲート電極及びドレイン電極が順に配置され、前記ゲート電極と前記ドレイン電極の間に、補助ゲート電極が設けられていること、
を特徴とする請求項１に記載のスイッチング電源。
【請求項４】
前記ＧａＮパワーデバイスは、ソース電極、ゲート電極及びドレイン電極が順に配置され、前記ソース電極に電気的に接続されたソースフィールドプレートを設け、前記ソースフィールドプレートは、保護層を介して前記ゲート電極を覆い、ドレイン電極側端部は前記ゲート電極のドレイン電極側端部と平面視同一の位置にあること、
を特徴とする請求項１に記載のスイッチング電源。
【請求項５】
前記ＧａＮパワーデバイスは、ソース電極、ゲート電極及びドレイン電極が順に配置され、ゲート電極とドレイン電極の間には、前記ドレイン電極と電気的に接続されたドレインフィールドプレートを備えていること、
を特徴とする請求項１に記載のスイッチング電源。
【請求項６】
前記ＧａＮパワーデバイスは、第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極が順に配置された双方向スイッチであり、前記第１ソース電極と前記第１ゲート電極に電気的に接続された第１ソースフィールドプレートと、前記第２ゲート電極と前記第２ソース電極に電気的に接続された第２ソースフィールドプレートをさらに備えていること、
を特徴とする請求項１に記載のスイッチング電源。
【請求項７】
前記ＧａＮパワーデバイスは、デプレッション型であり、前記スイッチング回路は、前記ＧａＮパワーデバイスのデプレッション型に対応した回路であること、
を特徴とする請求項２乃至６のいずれか１項に記載のスイッチング電源。
【請求項８】
前記ＧａＮパワーデバイスは、エンハンスメント型であり、前記スイッチング回路は、前記ＧａＮパワーデバイスのエンハンスメント型に対応した回路であること、
を特徴とする請求項２乃至６のいずれか１項に記載のスイッチング電源。
【請求項９】
前記ＧａＮパワーデバイスは、第１電極と第２電極を備え、
前記第１電極と前記第２電極との間には、前記第１電極と電気的に接続された第１電極フィールドプレートと、前記第２電極と電気的に接続された第２電極フィールドプレートを備えていること、
を特徴とする請求項１に記載のスイッチング電源。
【請求項１０】
前記第１電極と前記第２電極のいずれか一方の電極をショットキー接触とし、他方の電極をオーミック接触としたこと、
を特徴とする請求項９に記載のスイッチング電源。
【請求項１１】
前記第１電極と前記第２電極を、オーミック接触の電極とし、双方向ダイオード機能を備えていること、
を特徴とする請求項９に記載のスイッチング電源。
【請求項１２】
前記入力電源は、直流電源であり、平滑コンデンサと電気的に接続されていること、
を特徴とする請求項１に記載のスイッチング電源。
【請求項１３】
前記入力電源は、交流電源であり、ダイオードブリッジ整流器で整流されること、
を特徴とする請求項１に記載のスイッチング電源。
【請求項１４】
前記入力電源は交流電源であり、
前記突入電流防止回路はＰＦＣ回路のダイオードを構成していること、
を特徴とする請求項１に記載のスイッチング電源。
【請求項１５】
前記入力電源は交流電源であり、
前記突入電流防止回路は、交流電圧を入力とするブリッジレスＰＦＣ回路のダイオードを構成していること、
を特徴とする請求項１に記載のスイッチング電源。
【請求項１６】
前記平滑コンデンサと並列にＤＣ／ＤＣコンバータが接続されていること、
を特徴とする請求項１に記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源投入初期に発生する突入電流を制限して回路素子を保護する突入電流防止回路に関する。
【背景技術】
【０００２】
スイッチング電源の入力回路側には、ノイズの除去及び入力電圧を平滑化するため平滑コンデンサが設けられている。このため、動作開始時には、平滑コンデンサに電荷がチャージされるまで突入電流が流れる。突入電流が大きい場合、スイッチング電源の入力電圧が大きく変動し、他に接続されている回路に影響を及ぼす場合があり、突入電流防止回路が設けられている。
【０００３】
突入電流防止回路は、抵抗素子とスイッチング素子としてのトランジスタを並列に接続した回路構成がある。電源を投入するときには、スイッチング素子をオフとして抵抗素子を介して平滑コンデンサを充電し、この平滑コンデンサの充電が完了した後には、スイッチング素子をオンさせることにより、突入電流を防止する。
【０００４】
特許文献１で開示されている突入電流防止回路は、抵抗素子と定常時用トランジスタを並列に接続し、定常時用トランジスタの制御端子に、制御端子電圧をクランプするためのクランプ用トランジスタが接続される構成である。平滑コンデンサを抵抗との時定数でゆっくりと充電させるとともに、平滑コンデンサの充電が完了するとき、定常時用トランジスタのゲート・ソース間電圧が電源回路からの出力電圧とクランプ用トランジスタのゲートカットオフ電圧との差分でクランプさせることにより、直流入力電源からの入力電圧の変動が広い場合にも適用させることが可能である。
【０００５】
特許文献２で開示されている突入電流防止回路は、直流電源に接続された負荷及びこの負荷と並列に接続された入力コンデンサと、この入力コンデンサへの突入電流を制限する電界効果トランジスタと、この電界効果トランジスタのゲート電圧を生成するためのバイアス抵抗と第一のコンデンサとを有する時定数回路と、電界効果トランジスタのドレイン・ゲート間に並列に接続された第二のコンデンサとを備えている。
【０００６】
入力コンデンサへの充電電流に対し負帰還をかけ、充電電流を一定に保つことが可能である。電源の投入直後にゲート・ソース間のコンデンサに電圧が発生し、電界効果トランジスタのオン抵抗を速やかに下げ、突入電流を速やかに流すことができる。この負帰還は、入力コンデンサへの充電電流に対してかかるため、充電電流以外の電流には負帰還がかからず、負荷への電流供給を速やかに行うことができる。
【０００７】
特許文献３で開示されている突入電流防止回路は、交流電圧入力での突入防止回路である。交流電圧を整流する整流回路と、整流回路の出力電流を平滑化する平滑コンデンサと、整流回路及び平滑コンデンサの間に接続される電界効果トランジスタと、平滑コンデンサの電圧が閾値より低い場合には電界効果トランジスタのゲートに第１のゲート電圧を供給し、平滑コンデンサの電圧が閾値より高い場合には電界効果トランジスタのゲートに第２のゲート電圧を供給する制御回路とを有している。第１のゲート電圧が供給された場合の電界効果トランジスタの抵抗は、第２のゲート電圧が供給された場合の電界効果トランジスタの抵抗より高い。交流電圧投入直後は、電界効果トランジスタの抵抗が高くなるので、突入電流を防止することができる。
【０００８】
特許文献４では、交流電圧を入力とするブリッジレス力率改善回路を備えたスイッチング電源における突入電流防止回路が開示されている。交流電圧の入力部と、入力部に交流電圧に対して並列に接続されたラインコンデンサ（平滑コンデンサ）を少なくとも含む力率改善回路用の入力フィルタと、入力フィルタよりも交流電圧に対して離れるように入力部に接続されたブリッジレス力率改善回路と、突入電流を抑制するための突入電流防止回路とを備えている。突入電流防止回路は、抵抗、サーミスタ、サイリスタ及びリレー等で構成されている。
【０００９】
特許文献５では、電圧源からの電圧投入時の整流回路の出力電流値を、定常動作時の整流回路の出力電流値よりも高い出力電流値に制限するノーマリーオン型トランジスタによる突入電流防止回路が提案されている。電圧源から供給される交流電流を整流する整流回路と、整流回路からの出力電流により充電される平滑コンデンサと、整流回路と平滑コンデンサとの間に直列に接続されるとともに、電圧源からの電圧投入時の整流回路の出力電流値を、定常動作時の整流回路の出力電流値よりも高い出力電流値に制限するノーマリーオン型トランジスタとを備えている。ノーマリーオン型のトランジスタは、窒化ガリウム（ＧａＮ）などの窒化物半導体により形成された高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）である。
【００１０】
ＧａＮ−ＨＥＭＴは、高電圧動作でのトランジスタのオン抵抗が著しく高くなってしまう電流コラプス現象があり、ゲート電極近傍での電界集中を抑えるフィールドプレート構造がある。フィールドプレート構造は様々な構造が提案されているが、特許文献６では、ゲート電極が、第１の領域と第２の領域からなり、ドレイン電極側の一部に、第1の領域より抵抗の高い第２の領域を備えていることにより、抵抗の高い領域に電界が分布するようにして、ゲート電極近傍での電界集中を緩和する構造も提案されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０００−２５０６４３号公報
【特許文献２】特開２００５−０４５９５７号公報
【特許文献３】特開２０１５−１７１２９７号公報
【特許文献４】特開２０１２−１７５８３３号公報
【特許文献５】特開２０１５−０６５０８２号公報
【特許文献６】特開２０１０−２７２７２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
従来例は突入電流を防止するために並列接続した抵抗と半導体スイッチをコンデンサと直列に接続し電源投入後、コンデンサの初期充電が完了するまでは半導体スイッチをオフさせておき、その後半導体スイッチをオンさせる必要がある。そのため、半導体スイッチのオン・オフの時間制御をするための回路が必要で複雑となる。入力コンデンサへの充電電流に対し負帰還をかけ、充電電流を一定に保つためには、負帰還回路が必要であり、さらに回路が複雑になる。
【００１３】
交流電圧入力で、平滑コンデンサの電圧が閾値より低い場合には電界効果トランジスタのゲートに第１のゲート電圧を供給し、平滑コンデンサの電圧が閾値より高い場合には電界効果トランジスタのゲートに第２のゲート電圧を供給する制御回路を有する突入電流防止回路は、制御回路が必要であり、回路が複雑となる。
【００１４】
交流電圧を入力とするブリッジレス力率改善回路を備えたスイッチング電源における突入電流防止回路は、抵抗、サーミスタ、サイリスタ及びリレー等で構成されているが、突入電流防止回路での損失が大きい。
【００１５】
電源からの電圧投入時の整流回路の出力電流値を、定常動作時の整流回路の出力電流値よりも高い出力電流値に制限するノーマリーオン型トランジスタを備えた突入電流防止回路は、簡単な回路構成である。しかしながら、ノーマリーオン型のトランジスタを、窒化ガリウムなどの窒化物半導体により形成された高電子移動度トランジスタとすると、電流値の制御が難しく、制御回路を使用すると回路が複雑になる。
【００１６】
本発明は、これらの課題を解決し、素子自体に電流制御機能を備えたＧａＮパワーデバイスにより、簡単な回路で突入電流を防止することが可能なスイッチング電源を提供することを目的としている。
【課題を解決するための手段】
【００１７】
（１）本発明のスイッチング電源は、入力部からの入力電圧を平滑化する平滑コンデンサと、前記入力部と前記平滑コンデンサの間に挿入される突入電流防止回路とを備え、突入電流防止回路はＧａＮパワーデバイスを備え、前記ＧａＮパワーデバイスは横型であり、所定電圧以上の電圧を印加すると前記ＧａＮパワーデバイスが有する２次元電子ガスのチャネル内電子が空乏化してオン抵抗が高くなる電流コラプス現象を有し、前記ＧａＮパワーデバイスは、電流コラプス現象を制御する手段を備えていることを特徴とする。
【００１８】
（２）本発明のスイッチング電源においては、前記ＧａＮパワーデバイスは、ソース電極、ゲート電極及びドレイン電極が順に配置され、前記ゲート電極が前記ドレイン電極に近い位置に配置されていることが好ましい。
【００１９】
（３）本発明のスイッチング電源においては、前記ＧａＮパワーデバイスは、ソース電極、ゲート電極及びドレイン電極が順に配置され、前記ゲート電極と前記ドレイン電極の間に、補助ゲート電極が設けられていることが好ましい。
【００２０】
（４）本発明のスイッチング電源においては、前記ＧａＮパワーデバイスは、前記ＧａＮパワーデバイスは、ソース電極、ゲート電極及びドレイン電極が順に配置され、前記ソース電極に電気的に接続されたソースフィールドプレートを設け、前記ソースフィールドプレートは、保護層を介して前記ゲート電極を覆い、ドレイン電極側端部は前記ゲート電極のドレイン電極側端部と平面視同一の位置にあることが好ましい。
【００２１】
（５）本発明のスイッチング電源においては、前記ＧａＮパワーデバイスは、ソース電極、ゲート電極及びドレイン電極が順に配置され、ゲート電極とドレイン電極間には、前記ドレイン電極と電気的に接続されたドレインフィールドプレートを備えていることが好ましい。
【００２２】
（６）本発明のスイッチング電源においては、前記ＧａＮパワーデバイスは、第１ソース電極、第１ゲート電極、第２ゲート電極及び第２ソース電極が順に配置された双方向スイッチであり、前記第１ソース電極と前記第１ゲート電極に電気的に接続された第１ソースフィールドプレートと、前記第２ゲート電極と前記第２ソース電極に電気的に接続された第２ソースフィールドプレートをさらに備えていることが好ましい。
【００２３】
（７）本発明のスイッチング電源においては、前記ＧａＮパワーデバイスは、デプレッション型であり、前記スイッチング回路は、前記ＧａＮパワーデバイスのデプレッション型に対応した回路であることが好ましい。
【００２４】
（８）本発明のスイッチング電源においては、前記ＧａＮパワーデバイスは、エンハンスメント型であり、前記スイッチング回路は、前記ＧａＮパワーデバイスのエンハンスメント型に対応した回路であることが好ましい。
【００２５】
（９）本発明のスイッチング電源においては、前記ＧａＮパワーデバイスは、第１電極と第２電極を備え、前記第１電極と前記第２電極との間には、前記第１電極と電気的に接続された第１電極フィールドプレートと、前記第２電極と電気的に接続された第２電極フィールドプレートを備えていることが好ましい。
【００２６】
（１０）本発明のスイッチング電源においては、前記第１電極と前記第２電極のいずれか一方の電極をショットキー接触とし、他方の電極をオーミック接触としたことが好ましい。
【００２７】
（１１）本発明のスイッチング電源においては、前記第１電極と前記第２電極を、オーミック接触の電極とし、双方向ダイオード機能を備えていることが好ましい。
【００２８】
（１２）本発明のスイッチング電源においては、前記入力電源は、直流電源であり、平滑コンデンサと電気的に接続されていることが好ましい。
【００２９】
（１３）本発明のスイッチング電源においては、前記入力電源は、交流電源であり、ダイオードブリッジ整流器で整流されることが好ましい。
【００３０】
（１４）本発明のスイッチング電源においては、前記入力電源は交流電源であり、前記突入電流防止回路はＰＦＣ回路のダイオードを構成していることが好ましい。
【００３１】
（１５）本発明のスイッチング電源においては、前記入力電源は交流電源であり、前記突入電流防止回路は、交流電圧を入力とするブリッジレスＰＦＣ回路のダイオードを構成していることが好ましい。
【００３２】
（１６）本発明のスイッチング電源においては、前記平滑コンデンサと並列にＤＣ／ＤＣコンバータが接続されていることが好ましい。
【発明の効果】
【００３３】
（１）本発明のスイッチング電源は、突入電流防止回路はＧａＮパワーデバイスを備え、ドレイン電極とソース電極間に所定電圧以上を印加するとＧａＮパワーデバイスが有する２次元電子ガスのチャネル内電子が空乏化してオン抵抗が高くなる電流コラプス現象を制御する手段を備えているため、突入電流の最大値をＧａＮパワーデバイスの機能で制御することができる。このため、並列接続した抵抗は不要で半導体スイッチの時間制御も不要なため、回路の簡素化が出来る。
【００３４】
（２）本発明のスイッチング電源によれば、ＧａＮパワーデバイスは、ソース電極、ゲート電極及びドレイン電極が順に配置され、ゲート電極がドレイン電極に近い位置に配置されているため、空乏化現象を促進し、さらにゲート電極とドレイン電極の距離により電流コラプス現象を制御できる。
【００３５】
（３）本発明のスイッチング電源によれば、ＧａＮパワーデバイスは、ソース電極、ゲート電極及びドレイン電極が順に配置され、ゲート電極とドレイン電極の間に、補助ゲート電極が設けられているため、補助ゲート電極の駆動により電流コラプス現象を促進し、突入電流を防止することができる。
【００３６】
（４）本発明のスイッチング電源によれば、ＧａＮパワーデバイスは、ソース電極、ゲート電極及びドレイン電極が順に配置され、ソース電極に電気的に接続されたソースフィールドプレートを設け、ソースフィールドプレートは、保護層を介してゲート電極を覆い、ドレイン電極側端部は前記ゲート電極のドレイン電極側端部と平面視同一の位置にあるため、ゲート電極の端部での電界をさらに集中させることができ、電流コラプス現象を促進し、突入電流を防止することができる。
【００３７】
（５）本発明のスイッチング電源によれば、ＧａＮパワーデバイスは、ソース電極、ゲート電極及びドレイン電極が順に配置され、ゲート電極とドレイン電極間には、ドレイン電極と電気的に接続されたドレインフィールドプレートを備えているため、ドレイン電極へ印加する電圧をドレインフィールドプレートに印加できるので、電流コラプス現象を促進し、突入電流を防止することができる。
【００３８】
（６）本発明のスイッチング電源によれば、ＧａＮパワーデバイスは、第１ソース電極と第１ゲート電極に電気的に接続された第１フィールドプレートと、第２ゲート電極と第２ソース電極に電気的に接続された第２フィールドプレートをさらに備えた双方向スイッチであるため、第１ソース電極と第２ソース電極の何れの電極に正負の電圧が印加されても、双方向で電流を流すことができ、第１フィールドプレートと第２フィールドプレートにより、電流コラプス現象を促進し、突入電流を防止することができる。
ができる。
【００３９】
（７）本発明のスイッチング電源によれば、ＧａＮパワーデバイスは、デプレッション型であるため、電源投入時にゲート電圧とソース電圧が同じである場合も電流を流すことができ、電流コラプス現象により、最大電流を制限し、突入電流を防止することができる。
【００４０】
（８）本発明のスイッチング電源によれば、前記ＧａＮパワーデバイスは、エンハンスメント型であってもよく、ダイオード構造のＧａＮパワーデバイスに好適である。
【００４１】
（９）本発明のスイッチング電源によれば、ＧａＮパワーデバイスは横型であり、第１電極と第２電極を備え、第１電極と第２電極との間には、第１電極と電気的に接続された第１電極フィールドプレートと、第２電極と電気的に接続された第２電極フィールドプレートを備えているため、双方向に流した電流に対して、電流コラプス現象により、最大電流を制限し、突入電流を防止することができる。
【００４２】
（１０）本発明のスイッチング電源によれば、ＧａＮパワーデバイスは、第１電極と第２電極のいずれか一方の電極をショットキー接触とし、他方の電極をオーミック接触として一方向のダイオード機能を持たせることができ、電流コラプス現象により、最大電流を制限し、突入電流を防止することができる。
【００４３】
（１１）本発明のスイッチング電源によれば、ＧａＮパワーデバイスは、第１電極と第２電極をョットキー接触とすることで、両方向のダイオード機能を持たせることができる。このため、電流コラプス現象により、最大電流を制限し、正負両方向の突入電流を防止することができる。
【００４４】
（１２）本発明のスイッチング電源によれば、前記入力電源は直流電源であり、平滑コンデンサと電気的に接続されているため、電源投入直後の突入電流を防止した小型のＤＣ−ＤＣコンバータを提供することができる。
【００４５】
（１３）本発明のスイッチング電源によれば、前記入力電源は交流電源であり、電源投入直後の突入電流を防止し、ダイオードブリッジ整流器で整流される突入電流を防止した小型のＡＣ−ＤＣコンバータを提供することができる。
【００４６】
（１４）本発明のスイッチング電源によれば、入力電源は交流電源であり、突入電流防止回路はＰＦＣ回路のダイオードを構成しているため、簡単な回路構成で、突入電流を防止した小型のＡＣ−ＤＣコンバータを提供することができる。
【００４７】
（１５）本発明のスイッチング電源によれば、入力電源は交流電源であり、突入電流防止回路は、交流電圧を入力とするブリッジレスＰＦＣ回路のダイオードを構成しているため、突入電流を防止した小型で高効率のＡＣ−ＤＣコンバータを提供することができる。
【００４８】
（１６）本発明のスイッチング電源によれば、前記平滑コンデンサと並列にＤＣ／ＤＣコンバータが接続されているため、突入電流を防止し、安定で小型のＤＣ−ＤＣコンバータ又ＡＣ−ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施形態に係る突入電流防止回路１６を備えたスイッチング電源を示す図である。
【図２】平滑コンデンサ１２の等価回路である平滑コンデンサ等価回路２２を示す図である。
【図３】平滑コンデンサ等価回路２２を用いて、図１に示した本発明のスイッチング電源の定常時の電流の流れを説明する図である。
【図４】電源投入時における本発明のスイッチング電源の等価回路を示す図である。
【図５】負荷短絡時におけるスイッチング電源の等価回路を示す図である。
【図６】ＧａＮ−ＨＥＭＴの基本構造の模式的断面図である。
【図７】ＧａＮとＡｌＧａＮで形成されるヘテロ接合におけるエネルギーバンド図を示す図である。
【図８】電流コラプス現象を説明する図である。
【図９】ＧａＮ−ＨＥＭＴのドレイン印加電圧ＶＤに対する電流とオン抵抗の関係を示す図である。
【図１０】ドレイン印加電圧ＶＤを印加した場合のゲート電極４４とドレイン電極４６の間の電位と電界強度を説明する図である。
【図１１】ゲート４４の端部での電界強度を強くするために、補助ゲート電極４５−１，４５−２を設けたＧａＮ−ＨＥＭＴ構造のＧａＮパワーデバイスＡ１００を説明する図である。
【図１２】ゲート電極４４の端部に発生する電界強度を減少させるために、ゲート電極４４にゲートフィールドプレート６０を設けた構造を説明する図である。
【図１３】ゲート電極４４端部への電界集中を促進するために、ソース電極４２にソースフィールドプレート６２を設けたＧａＮ−ＨＥＭＴ構造のＧａＮパワーデバイスＢ１０２を説明する図である。
【図１４】他の電流コラプス現象を促進するＧａＮ−ＨＥＭＴ構造のＧａＮパワーデバイスＣ１０４を示す図である。
【図１５】ＧａＮパワーデバイスＣ１０４の電位と電界強度を説明する図である。
【図１６】ゲートフィールドプレート６０とドレインフィールドプレート６４を備えたＧａＮ−ＨＥＭＴ構造のＧａＮパワーデバイスＤ１０６を説明する図である。
【図１７】ＧａＮ−ＨＥＭＴのドレイン電極４６とゲート電極４４を接続し、ソース側に延伸したドレインフィールドプレート６４を設けたＧａＮパワーデバイスＥ１０８を説明する図である。
【図１８】ソースフィールドプレートを２個備えたＧａＮ−ＨＥＭＴによる双方向スイッチであるＧａＮパワーデバイスＦ１１０を説明する図である。
【図１９】ＧａＮによるダイオード構造のＧａＮパワーデバイスＧ１１２を説明する図である。
【図２０】本発明の電流コラプス現象を制御する手段を設けたＧａＮパワーデバイスで突入電流防止回路１６を構成したスイッチング電源を示す図である。
【図２１】平滑コンデンサ１２に直列に突入電流防止回路１６を設けたスイッチング電源を示す図である。
【図２２】２つのＧａＮパワーデバイスで構成された突入電流防止回路１６を備えたスイッチング電源を示す図である。
【図２３】エンハンスメント型でノーマリーオフ動作となるＧａＮパワーデバイス２０を突入電流防止回路１６に使用したスイッチング電源を説明する図である。
【図２４】入力部１０を交流電源とするコンデンサインプット型のＡＣ−ＤＣ変換によるスイッチング電源を説明する図である。
【図２５】図２４に示したコンデンサインプット型のＡＣ−ＤＣ変換によるスイッチング電源において、突入電流防止回路を、交流ブリッジと兼用した構成とした図である。
【図２６】交流電源からのＡＣ―ＤＣ変換において、力率を改善するためのＰＦＣ（力率改善）回路８０を設けたスイッチング電源を説明する図である。
【図２７】ＰＦＣ（力率改善）回路８０を設けたスイッチング電源において、ＰＦＣ回路８０に突入電流防止回路１６を兼用させたスイッチング電源を示す図である。
【図２８】交流電源からのＡＣ―ＤＣ変換において、ブリッジレスＰＦＣ８４に突入電流防止回路１６を設けたスイッチング電源を示す図である。
【図２９】交流電源からのＡＣ―ＤＣ変換において、ブリッジレスＰＦＣ８４のダイオードに突入電流防止機能を備えたスイッチング電源を示す図である。
【図３０】図２９で示したスイッチング電源において、出力部１４を、ＤＣ−ＤＣコンバータ８８としたスイッチング電源を示す図である。
【発明を実施するための形態】
【００５０】
以下、本発明の実施の形態について図面を参照して説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せをする様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００５１】
図１は、本発明の実施形態に係る突入電流防止回路を備えたスイッチング電源１６を示す図である。入力部１０からの入力電圧により平滑コンデンサ１２に電流が流れ、平滑コンデンサ１２を充電する。平滑コンデンサ１２で平滑化された入力電圧は、出力部１４へ印加され、所望の電圧に変換される。
【００５２】
平滑コンデンサ１２は、容量を大きくして平滑用に使用している。このような容量の大きな平滑コンデンサ１２に対して、電源の投入時に充電電流が突入電流として流れることになる。従って、この突入電流を抑えないと定格電流以上の電流が流れて回路素子を破損するといった問題が生じる。このため、突入電流防止回路１６を設けている。
【００５３】
本発明の突入電流防止回路１６は、入力部１０と平滑コンデンサ１２との間に設けられ、ＧａＮパワーデバイス２０と制御回路１８から構成されている。ＧａＮパワーデバイス２０は横型であり、ソース電極、ゲート電極及びドレイン電極が順に配置され、ドレイン電極とソース電極間に所定電圧以上を印加するとＧａＮパワーデバイス２０が有する２次元電子ガスのチャネル内電子が空乏化してオン抵抗が高くなる電流コラプス現象を有し、さらに電流コラプス現象を制御する手段を備えている。この電流コラプス現象を利用して、突入電流を防止している。
【００５４】
ＧａＮパワーデバイス２０は、窒化ガリウムによる高電子移動度を利用したＧａＮ−ＨＥＭＴ（Ｈｉｇｈ  Ｅｒｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｇｉｓｔｏｒ）を使用して、ソースＳを入力部１０に接続し、ドレインＤを平滑コンデンサ１２に接続している。ゲートＧは、制御回路１８により制御され、制御回路の信号でＧａＮ−ＨＥＭＴの駆動が制御される。
【００５５】
次に、図２〜５を参照して、電源投入時の突入電流と電流コラプス現象の関係について説明する。
【００５６】
図２は、平滑コンデンサ１２の等価回路である平滑コンデンサ等価回路２２を示す図である。平滑コンデンサ等価回路２２は、平滑コンデンサ等価容量２４と平滑コンデンサ等価抵抗２６の並列回路で表すことができる。
【００５７】
図３は、平滑コンデンサ等価回路２２を用いて、図１に示した本発明のスイッチング電源の定常時の電流の流れを説明する図である。出力部１４は負荷等価抵抗２８、突入電流防止回路１６は、ＧａＮ−ＨＥＭＴのオン抵抗３０で示している。入力電圧Ｖｉｎが印加されると電流Ｉが流れる。電流Ｉは、負荷等価抵抗２８とオン抵抗３０に流れる電流と、平滑コンデンサ１２の充放電電流である。平滑コンデンサ等価抵抗２６は大きな抵抗値を有し、流れる電流は微小である。定常時は、ＧａＮ−ＨＥＭＴのソースＳとドレインＤの間に印加される電圧は極めて低く、オン抵抗３０の抵抗値も小さい。
【００５８】
図４は、電源投入時における本発明のスイッチング電源の等価回路を示す図である。電源投入時は、平滑コンデンサ１２は充電されていないので、平滑コンデンサ等価容量２４は短絡しているとみなすことができる。このため、入力電圧Ｖｉｎは、ＧａＮ−ＨＥＭＴに直接印加され、突入電流Ｉｉｎが流れる。このとき、ＧａＮ−ＨＥＭＴには、入力電圧Ｖｉｎが直接印されるため、高電圧に対する電流コラプス現象が生じてオン抵抗３０が大きくなり、電流制限されて突入電流が防止される。
【００５９】
図５は、負荷短絡時におけるスイッチング電源の等価回路を示す図である。負荷の短絡時には負荷等価抵抗２８が短絡されているので、入力電圧Ｖｉｎは、ＧａＮ−ＨＥＭＴに直接印加され、突入電流Ｉｉｎが流れ、電源投入時と同じく、ＧａＮ−ＨＥＭＴには、入力電圧Ｖｉｎが直接印加されるため、高電圧に対する電流コラプス現象が発生してオン抵抗３０が大きくなり、電流制限されて突入電流が防止される。このように、本発明に用いる突入電流防止回路１６は、負荷の短絡時にも効果がある。
【００６０】
本発明は、ＧａＮパワーデバイスが有する２次元電子ガスのチャネル内電子が空乏化してオン抵抗が高くなる電流コラプス現象を利用しており、図６〜１０を参照して、ＧａＮパワーデバイスであるＧａＮ−ＨＥＭＴと電流コラプス現象について説明する。
【００６１】
図６は、ＧａＮ−ＨＥＭＴの基本構造の模式的断面図である。基板３２は、ＳｉＣ（炭化珪素）、ＧａＮ（窒化ガリウム）、Ａｌ２Ｏ３（サファイア）、Ｓｉ（シリコン）等により形成されている。ｉ−ＧａＮにより形成されているバッファ層３４は、電子走行層３６の転位密度を低くし、結晶性を良好にするために形成する。バッファ層３４には、ＧａＮで形成される電子走行層３６と、ＡｌｘＧａ１−ｘＮ（０．０１≦ｘ≦０．４）（窒化アルミニウムガリウム、以下ＡｌＧａＮと略す。）で形成される電子供給層３８が積層され、電子供給層３８の表面は、ＳｉＮ（窒化シリコン）等の保護膜４０が設けられている。ＧａＮ−ＨＥＭＴは横型構造のトランシスタであり、ソース電極４２、ゲート電極４４及びドレイン電極４６は横並びに配置されている。ＧａＮ−ＨＥＭＴの動作は、図６のＸ−Ｙ断面におけるエネルギーバンド図により次に説明する。
【００６２】
図７は、ＧａＮとＡｌＧａＮで形成されるヘテロ接合におけるエネルギーバンド図を示す図である。ＧａＮのエネルギーバンドはＡｌＧａＮのエネルギーバンドより狭く、価電子帯５２は連続しているが、伝導帯５４は、ＡｌＧａＮとの界面に、フェルミ準位５０より３角形状に落ち込んだポテンシャル井戸を形成する。このヘテロ界面に、面方位の（０００１）面を主面とするとＧａＮとＡｌＧａＮとの自発分極及びピエゾ分極により電荷が生じる。ヘテロ界面におけるシートキャリア濃度は、これら分極の効果によって、特にドーピングを行わなくても１×１０１３ｃｍ−２以上となる。このため、ヘテロ界面における２次元電子ガス（２ＤｉｍｅｎＳｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ：２ＤＥＧ）が発生する。
【００６３】
電子供給層３８であるＡｌＧａＮ層の上から、オーミック接触となる２つの電極、即ちソース電極４２とドレイン電極４６に電圧を印加した場合を考える。ソース電極４２を接地し、ドレイン電極４６にドレイン電圧ＶＤを印加すると、オーミック接触であるソース電極４２から供給されて三角ポテンシャル井戸に落ち込んだ電子は、２次元電子ガス層で形成されたチャネルをヘテロ界面に沿って、ソース電極４２からドレイン電極４６へ高速度で移動する。
【００６４】
ゲート電極４４の直下におけるポテンシャル分布は、界面分極電荷の影響が大きい。このため、閾値電圧は負の値をとる場合が多く、電子の流れを無くする、即ち、ドレイン電流を０Ａとするには、ゲート電極４４に負の電圧を印加する必要がある。このデプレッション型の動作モードは、ノーマリーオンと呼ばれている。
【００６５】
ＧａＮ−ＨＥＭＴは、構造上、ゲートに電圧を印加しなくても導通するデプレッション型のノーマリーオン動作である。エンハンスメント型のノーマリーオフ動作とするためには、ゲート電極４４直下のキャリア濃度を減少させて閾値電圧をプラス側にシフトさせることにより、実現することができる。例えば、リセス構造のゲートやｐ−ＧａＮ積層構造等である。
【００６６】
ＧａＮ−ＨＥＭＴには、２次元電子ガス層の電子が高い電圧で加速されると、２次元電子ガス層チャネル内の電子が空乏化され（電気伝導を担う電子が遠ざけられ）、その結果、チャネル抵抗、即ち、オン抵抗が高くなりドレイン電流が減少する電流コラプス現象が存在する。
【００６７】
図８は、電流コラプス現象を説明する図である。ソース電極４２とドレイン電極４６間に電圧が印加され、電子走行層３６での２次元電子ガス層の電子が高い電圧で加速されると、ポテンシャル障壁を超えてＡｌＧａＮの表面欠陥準位や保護層との界面にトラップされ、ＡｌＧａＮ層が負に帯電する。これによりその直下の２次元電子ガスのチャネル内の電子が空乏化される。
【００６８】
図９は、ＧａＮ−ＨＥＭＴのドレイン印加電圧ＶＤに対する電流とオン抵抗の関係を示す図である。図９（Ａ）は、ソース電極４２を接地して、ゲート電極４４にゲート印加電圧ＶＧ、ドレイン電極４６にドレイン印加電圧ＶＤを印加した状態を示している。図９（Ｂ）は、ドレイン印加電圧ＶＤと電流の関係を説明する図であり、この時のオン抵抗を図９（Ｃ）に示している。ゲート印加電圧ＶＧが閾値以上のある一定の電圧である時、ドレイン印加電圧ＶＤを高くしていくと電流は飽和し、さらにドレイン印加電圧ＶＤを高くしても電流が抑制される。この時のオン抵抗は、ドレイン印加電圧ＶＤを高くするほどオン抵抗も高くなる。この電流コラプス現象のオン抵抗を利用したのが、本発明の突入防止回路である。
【００６９】
図１０は、ドレイン印加電圧ＶＤを印加した場合のゲート電極４４とドレイン電極４６の間の電位と電界強度を説明する図である。図１０（Ａ）は、ＧａＮ−ＨＥＭＴのドレイン電極４６にドレイン印加電圧ＶＤが印加された直後の初期状態の電界強度、図１０（Ｂ）はＧａＮ−ＨＥＭＴのドレイン電極４６にドレイン印加電圧ＶＤが印加された直後の初期状態の電位である。この初期状態では、ゲート電極４４とドレイン電極４６間の電位が直線的に増加し、電界強度は一定値となる。初期状態から過渡状態を経て電位と電界は定常状態になる。
【００７０】
図１０（Ｃ）は、ＧａＮ−ＨＥＭＴのドレイン電極４６にドレイン印加電圧ＶＤが印加され,過渡状態から定常状態になった時の電界強度、図１０（Ｄ）は、ＧａＮ−ＨＥＭＴのドレイン電極４６にドレイン印加電圧ＶＤが印加され過渡状態から定常状態になった時の電位である。ドレイン印加電圧ＶＤが印加されると、ドレイン電圧ＶＤの印加直後は平坦な電界強度であるが、電界強度は、ゲート電極４４の端部とドレイン電極４６の端部に集中し、電界強度が高くなり、電子がホットエレクトロン化してトラップされ易くなる。電界強度は、ドレイン電極４６の端部にも集中した電界が発生しているが、ドレイン電極４６は電子を収集しドレイン電流を流すのが役割であり、ドレイン電極４６が本来有する機能である。
【００７１】
本発明の突入防止回路は、電流コラプス現象により増大したオン抵抗により電流を制限することで簡単な回路で実現することを目的としており、ＧａＮパワーデバイスに対して積極的に電流コラプス現象を促進させ、突入電流を効果的に防止する。
【００７２】
図１１は、ゲート４４の端部での電界強度を強くするために、補助ゲート電極４５−１，４５−２を設けたＧａＮ−ＨＥＭＴ構造のＧａＮパワーデバイスＡ１００を説明する図である。ＨＥＭＴ構造のＧａＮパワーデバイスＡ１００は、ソース電極４２、ゲート電極４４及びドレイン電極４６が順に配置され、ゲート電極４４とドレイン電極４６の間に、補助ゲート電極４５−１、４５−２が設けられている。図１０で説明したように、ドレイン電圧ＶＤ印加直後の平坦な電界強度から、ゲート電極４４の端部においては電界強度が強くなるため、ゲート電極４４とドレイン電極４６の間に、補助ゲート電極４５−１と４５−２を設けて、ドレイン電極４６との距離を短くしている。
【００７３】
図１１（Ａ）は、補助ゲート電極４５−１と４５−２を設けたＧａＮパワーデバイスＡ１００の模式的断面図を示している。このＨＥＭＴ構造のＧａＮパワーデバイスＡ１００は、ソース電極４２、ゲート電極４４及びドレイン電極４６が順に配置され、ゲート電極４４とドレイン電極４６の間に、補助ゲート電極４５−１、４５−２が設けられている。
【００７４】
補助ゲート電極４５−１と４５−２の設置により、ドレイン電極４６との距離が短くなり、例えば、ゲート電極４４，補助ゲート電極４５−１と４５−２を接続して同電位とすると、図１１（Ｂ）に示した様に、初期状態では補助ゲート電極４５−２とドレイン電極４６の間の電圧勾配は急になり、電界強度も強くなる。これにより電流コラプス現象が促進され、ドレイン印加電圧ＶＤに対するオン抵抗が高くなり、突入電流も効果的に防止される。定常状態は電界が安定する状態であり、電界強度の変化に伴って電位分布も図１１（Ｂ）の破線で示したようになる。
【００７５】
オン抵抗の調整は、補助ゲート電極４５−１及び４５−２のみ使用して調整してもよい。ドレイン電極４６との距離を変えることでオン抵抗の値を調整することができる。また、このＨＥＭＴ構造のＧａＮパワーデバイスＡ１００は、ソース電極４２、ゲート電極４４及びドレイン電極４６が順に配置され、ゲート電極４４がドレイン電極４６に近い位置に配置されていてもよい。
【００７６】
従来、電流コラプス現象はＧａＮ−ＨＥＭＴの欠点とされ、いかに抑制するかが課題となっており、様々な方法が提案されてきている。本発明は、電流コラプス現象を利用した突入電流防止回路であるが、電流コラプス現象の抑制方法の原理を逆利用すれば電流コラプス現象を促進させ、本発明の目的が達成可能である。このため、フィールドプレート構造に着目した。
【００７７】
図１２は、ゲート電極４４の端部に発生する電界強度を減少させるために、ゲート電極４４にゲートフィールドプレート６０を設けた構造を説明する図である。図１２は、ゲートフィールドプレート６０を設けたＧａＮ−ＨＥＭＴ構造である。ゲートフィールドプレート６０は、ゲートと電気的に絶続され、ドレイン電極４６側に延びている。図１２（Ｂ）は、ゲートフィールドプレート６０を設けた時のゲート電極４４とドレイン電極４６の間のドレイン電圧ＶＤ印加直後の初期状態での電位である。ゲートフィールドプレート６０は、ゲート電極４４に電気的に接続されているから、ゲート電極４４と同電位であり、ゲートフィールドプレート６０の領域で、図１２（Ｂ）に示した向きに電界が発生する。保護層４０は絶縁体であり、電子走行層３６との間に電界が発生する。定常状態は電界が安定する状態であり、電界強度の変化に伴って電位分布も図１２（Ｂ）の破線で示したようになる。
【００７８】
図１２（Ｃ）は、ゲートフィールドプレート６０を設けた場合の電界強度である。ゲートフィールドプレート６０の端部にも電界を分散させて電界の集中を抑制してトラップされ難くしている。さらに、ゲートフィールドプレート６０領域に渡って、保護層４０と電子供給層３８の向きに電界を発生させているため、電子が保護層４０と電子供給層３８にトラップされるのを防止している。
【００７９】
図１２で説明したように、従来の電流コラプス現象抑制は、ゲートフィールドプレート６０の端部による電界集中の分散と、ゲートフィールドプレート６０による電界で保護層４０と電子供給層３８への電子のトラップを防止する方法である。
【００８０】
従って、本発明の目的とする電流コラプスを促進ためには、従来と逆の考え方でＧａＮ−ＨＥＭＴを構成すればよい。
【００８１】
図１３は、ゲート電極４４端部への電界集中を促進するために、ソース電極４２にソースフィールドプレート６２を設けたＧａＮ−ＨＥＭＴ構造のＧａＮパワーデバイスＢ１０２を説明する図である。図１３（Ａ）は、ソース電極４２にソースフィールドプレート６２を設けたＧａＮ−ＨＥＭＴの模式的断面図であり、図１３（Ｂ）は、ＧａＮパワーデバイスＢ１０２の平面図である。このＨＥＭＴ構造のＧａＮパワーデバイスＢ１０２は、ソース電極４２、ゲート電極４４及びドレイン電極４６が順に配置され、ソース電極４２には電気的に接続されたソースフィールドプレート６２を設け、ソースフィールドプレート６２は、保護層４０を介してゲート電極４４を覆い、ドレイン電極側端部はゲート電極４４のドレイン電極側端部と平面視同一の位置にある。ソース電極４２の電位は、ゲート電極４４の電位よりも低く、ゲート電極４４の端部では電界がさらに集中する。これにより電流コラプス現象を促進することができる。
【００８２】
図１４は、他の電流コラプス現象を促進するＧａＮ−ＨＥＭＴ構造のＧａＮパワーデバイスＣ１０４を示す図である。ＧａＮパワーデバイスＣ１０４は、ドレインフィールドプレート６４を設けている。図１４（Ａ）は、ＧａＮパワーデバイスＣ１０４の模式的断面図であり、図１４（Ｂ）は、ＧａＮパワーデバイスＣ１０４の平面図である。ドレインフィールドプレート６４は、ドレイン電極４６と電気的に接続されている。
【００８３】
図１５は、ＧａＮパワーデバイスＣ１０４の電位と電界強度を説明する図である。図１５（Ａ）は、ドレインフィールドプレート６４を設けたＨＥＭＴ構造のＧａＮパワーデバイスＣ１０４の模式的断面図である。ＧａＮパワーデバイスＣ１０４は、ソース電極４２、ゲート電極４４及びドレイン電極４６が順に配置され、ゲート電極４４ドレイン電極４６の間には、ドレイン電極４６と電気的に接続されたドレインフィールドプレート６４を備えている。ドレインフィールドプレート６４は、ゲート電極４４側に延びている。
【００８４】
図１５（Ｂ）は、ドレインフィールドプレート６４を設けた時のゲート電極４４とドレイン電極４６の間のドレイン電圧ＶＤ印加直後の初期状態での電位である。ドレインフィールドプレート６４は、ドレイン電極４６に電気的に接続されているから、ドレイン電極４６と同電位であり、ドレインフィールドプレート６４の領域で、電子走行層３６との間に図１５（Ｂ）に示した向きに電界が発生する。定常状態は電界が安定する状態であり、電界強度の変化に伴って電位分布も図１５（Ｂ）の破線で示したようになる。
【００８５】
図１５（Ｃ）は、ＧａＮパワーデバイスＣ１０４の電界強度である。ドレインフィールドプレート６４は、ゲート電極４４に向かって伸びており、ドレイン電極４６の端部での電界を分散させている。ドレイン電極４６は、電子を収集してドレイン電流を流すために設けられているので、ドレイン電極４６の端部での電界は本来の機能である。ドレインフィールドプレート６４を設けることによる電界の分散は、逆の機能を働かせ、電流を流れ難くしている。
【００８６】
さらに、ドレインフィールドプレート６４領域では、電子走行層３６との間に図１５（Ｂ）に示した向きに電界が発生し、ゲートフィールドプレート６０領域に渡って、電子が保護層４０と電子供給層３８にトラップされ易くしている。さらに、ドレインフィールドプレート６４の端部は、ゲート電極４４に近く、ゲート電極４４での電界集中を促進している。このため、ドレインフィールドプレート６４を設けたＧａＮ−ＨＥＭＴ構造は、電流コラプス現象を促進する。この電流コラプス現象は、ゲートフィールドプレート６０の長さにより制御できる。
【００８７】
図１６は、ゲートフィールドプレート６０とドレインフィールドプレート６４を備えたＧａＮ−ＨＥＭＴ構造のＧａＮパワーデバイスＤ１０６を説明する図である。図１６（Ａ）は、ＧａＮパワーデバイスＤ１０６の模式的断面図である。このＨＥＭＴ構造のＧａＮパワーデバイスＤ１０６は、ソース電極４２、ゲート電極４４及びドレイン電極４６が順に配置され、ゲート電極４２とドレイン電極４６の間には、ゲート電極４４と電気的に接続されたゲートフィールドプレート６０と、ドレイン電極４６と電気的に接続されたドレインフィールドプレート６４を備えている。
【００８８】
ゲートフィールドプレート６０はドレイン電極４６側に延びており、ドレインフィールドプレート６４はゲート電極４４側に延びている。ゲートフィールドプレート６０の長さをＸ，ドレインフィールドプレート６４の長さをＹとすると、Ｘ及びＹの長さを調整することで、電流コラプス現象が制御可能である。ゲートフィールドプレート６０の長さＸを長くすると電流コラプス現象が抑制され、オン抵抗が低くなる。一方、ドレインフィールドプレート６４の長さＹを長くすると電流コラプス現象が促進され、オン抵抗が高くなる。
【００８９】
図１６（Ｂ）は、ゲートフィールドプレート６０の長さＸが、ドレインフィールドプレート６４の長さＹよりも長い場合（Ｘ＞Ｙ）と、ドレインフィールドプレート６４の長さＹよりも短い場合（Ｘ＜Ｙ）のドレイン印加電圧ＶＤと電流の関係を説明する図である。ゲートフィールドプレート６０の長さＸが、ドレインフィールドプレート６４の長さＹよりも長い場合（Ｘ＞Ｙ）の飽和する電流は、ドレインフィールドプレート６４の長さＹよりも短い場合（Ｘ＜Ｙ）に飽和する電流よりも大きくなる。図１６（Ｃ）は、この場合のオン抵抗を示しており、ゲートフィールドプレート６０の長さＸとドレインフィールドプレート６４の長さＹを調整することにより、オン抵抗が制御可能である。ＸとＹをどのような値にするかはデバイス設計の問題である。
【００９０】
図１７は、ＧａＮ−ＨＥＭＴのドレイン電極４６とゲート４４電極を接続し、ソース電極側に延伸したフィールドプレートを設けたＧａＮパワーデバイスＥ１０８を説明する図である。図１７（Ａ）は、ソース電極側に延伸したドレインフィールドプレート６４を設けたＧａＮパワーデバイスＥ１０８の模式的断面図である。このＨＥＭＴ構造のＧａＮパワーデバイスＥ１０８は、ソース電極４２、ゲート電極４４及びドレイン電極４６が順に配置され、ゲート電極４４とドレイン電極４６を電気的に接続し、ソース電極４２側に延伸したドレインフィールドプレート６４を備えている。
【００９１】
図１７（Ｂ）は、ＧａＮパワーデバイスＥ１０８の等価回路である。ドレインフィールドプレート６４は、ゲート電極４４とドレイン電極４６に電気的に接続されている。このため、ダイオードとしての機能となる。電界は、ソース電極４２端部に集中し、ドレインフィールドプレート６４の領域で電子コラプス現象を促進する。ゲート電極４４から延びたドレインフィールドプレート６４の長さにより電流コラプス現象が制御できる。
【００９２】
図１８は、ソースフィールドプレートを２個備えたＧａＮ−ＨＥＭＴによる双方向スイッチであるＧａＮパワーデバイスＦ１１０を説明する図である。図１８（Ａ）は、ＧａＮパワーデバイスＦ１１０の模式的断面図である。図１８（Ｂ）は、ＧａＮパワーデバイスＦ１１０の平面図である。ＧａＮパワーデバイスＦ１１０は、第１ソース電極４２−１、第１ゲート電極４４−１、第２ゲート電極４４−１及び第２ソース電極４２−２が順に配置され、ドレイン電極４６を直結した２個のＧａＮ−ＨＥＭＴが逆直列接続されて、双方向スイッチを構成している。
【００９３】
この双方向スイッチであるＧａＮパワーデバイスＦ１１０は、第１ソース電極４２−１と第１ゲート電極４４−１を電気的に接続した第１ソースフィールドプレート６２−１と、第２ソース電極４２−２と第２ゲート電極４２−２を電気的に接続した第２ソースフィールドプレート６２−２を備えている。第１ソースフィールドプレート６２−１は、第２ゲート電極４４−２側に延び、第２ソースフィールドプレート６２−２は、第１ゲート電極４４−１側に延びている。第１ソース電極４２−１を接地して、第２ソース電極４２−２に電圧を印加すると、電流コラプス現象は第２ソースフィールドプレート６２−２により促進される。第２ソース電極４２−２を接地して、第１ソース電極４２−１に電圧を印加すると、電流コラプス現象は第１ソースフィールドプレート６２−１により促進される。
【００９４】
図１８（Ｃ）は、ＧａＮパワーデバイスＦ１１０の等価回路である。第１ソース電極４２−１と第１ゲート電極４４−１を電気的に接続し、第２ソース電極４２−２と第２ゲート電極４４−２を電気的に接続しているため、等価回路は逆方向に接続されたダイオードとなる。ノーマリーオン特性を有するＧａＮ−ＨＥＭＴを使用すれば、双方向に電流が流れ、電流コラプス現象を利用して電流を抑制することができる。
【００９５】
ＧａＮパワーデバイスＡ１００〜ＧａＮパワーデバイスＦ１１０は、使用する回路の機能に応じて、ノーマリーオンとなるデプレッション型、ノーマリーオフとなるエンハンスメント型が選ばれる。
【００９６】
図１９は、ＧａＮによるダイオード構造のＧａＮパワーデバイスＧ１１２を説明する図である。図１９（Ａ）は、ＧａＮパワーデバイスＧ１１２の模式的断面図である。図１９（Ｂ）は、ＧａＮパワーデバイスＧ１１２の平面図である。ＧａＮパワーデバイスＧ１１２は、第１電極６６と第２電極６８が配置されたＧａＮダイオード構造となっている。第１電極６６と電気的に接続された第１電極フィールドプレート７０が設けられ、第２電極側に延びている。第２電極６８電気的に接続された第２電極フィールドプレート７２が設けられ、第１電極側に延びている。
【００９７】
図１９（Ｃ）は、ＧａＮパワーデバイスＧ１１２の等価回路である。第１電極６６と第２電極６８はオーミック接触であり、双方向ダイオードとなる。この場合、電流コラプス現象を利用して、双方向の電流を抑制できる。機能的には、正負の電流制限を可能とした抵抗と捉えてもよい。また、例えば第１電極６６をショットキー接触とし、第２電極６８をオーミック接触とする、等価回路は図１９（Ｄ）となり、第１電極６６をアノード、第２電極６８をカソードとするダイオードとなる。この場合、第２電極フィールドプレート７２は設けなくてもよい。第１電極フィールドプレート７０と第２電極フィールドプレート７２により電流コラプス現象を促進させ、電流を抑制できる。
【００９８】
（実施例１）
図２０は、本発明の電流コラプス現象を制御する手段を設けたＧａＮパワーデバイスで突入電流防止回路１６を構成したスイッチング電源を示す図である。入力部１０は直流電源であり、直流電圧Ｖｉｎが印加された直後に平滑コンデンサ１２に突入電流が流れる。ＧａＮパワーデバイスＡ１００はデプレッション型のノーマリーオン動作を有し、突入電流防止回路のアース線に直列に接続されている。
【００９９】
ドレインＤを平滑コンデンサ１２側に接続し、ソースＳを入力部１０側に接続している。ゲートＧはソースＳに直接接続されている。デプレッション型のＧａＮパワーデバイスＡ１００は、ゲートＧとソースＳが同電位のときも一定のドレイン電流が流れる。これは、デプレッション型のＧａＮパワーデバイスは、ゲートＧとソースＳが同電位のとき、一定のドレイン電流に制限されることを意味する。即ち、突入電流は、ゲートＧとソースＳが同電位のときのドレイン電流に制限されることになる。さらに、ＧａＮパワーデバイスを使用することで、電流コラプス現象を利用した電流制限が行える。従って、デプレッション型のＧａＮパワーデバイスのみの簡単な回路で、突入電流防止回路１６を構成できる。
【０１００】
入力部１０からの電圧は、直流電圧であっても、整流ブリッジで整流された交流電圧であってもよい。出力部１４は、平滑コンデンサ１２と並列接続される各種ＤＣ−ＤＣコンバータで構成される。ＤＣ−ＤＣコンバータは、昇圧型ＤＣ−ＤＣコンバータであっても降圧型ＤＣ−ＤＣコンバータであってもよい。実施例１の突入電流防止回路１６に使用されるＧａＮパワーデバイスは、ＧａＮパワーデバイスＢ１０２、ＧａＮパワーデバイスＣ１０４又はＧａＮパワーデバイスＤ１０６の何れであっても、デプレッション型とすることで使用可能である。また、突入電流防止回路１６は、出力部１４からの過電流も防止することができる。
【０１０１】
（実施例２）
図２１は、平滑コンデンサ１２に直列に突入電流防止回路１６を設けたスイッチング電源を示す図である。突入電流防止回路１６のＧａＮパワーデバイスＡ１００は、デプレッション型のノーマリーオン動作を有しており、ドレインＤと平滑コンデンサ１２が接続され、ゲートＧとソースＳは直接接続されて、入力部１０と出力部１４に接続されている。このため、図２０の突入防止回路１６で説明したのと同様の動作で、平滑コンデンサ１２に流れる突入電流を制限することができる。
【０１０２】
（実施例３）
図２２は、２つのＧａＮパワーデバイスで構成された突入電流防止回路１６を備えたスイッチング電源を示す図である。平滑コンデンサ１２と直列にデプレッション型のＧａＮパワーデバイスＡ１００を設けている。さらに出力部と平滑コンデンサ１２の間には、ノーマリーオフ動作をするエンハンスメント型のＧａＮパワーデバイスＥ１０８を設けている。ＧａＮパワーデバイスＥ１０８は、ダイオード構造であり、出力部１４からの過電流を防止する役割を果す。もちろん、出力部１４での短絡による突入電流も防止することができる。ＧａＮパワーデバイスＥ１０８は、第１電極６６をショットキー接触として、ノーマリーオフ動作をするエンハンスメント型のＧａＮパワーデバイスＧ１１２であってもよい。
【０１０３】
（実施例４）
図２３は、エンハンスメント型でノーマリーオフ動作となるＧａＮパワーデバイス２０を突入電流防止回路１６に使用したスイッチング電源を説明する図である。図２３（Ａ）は、スイッチング電源の回路構成を示している。ＧａＮパワーデバイスＣ１０４は、エンハンスメント型でノーマリーオフ動作とした構造である。ＧａＮパワーデバイスＣ１０４は、ドレインＤを平滑コンデンサ１２に接続し、ソースＳを入力部１０と出力部１４に接続している。ゲートＧには抵抗Ｒ１と抵抗Ｒ２で抵抗分割した直流電圧が印加される。抵抗Ｒ２には並列にコンデンサＣ１が接続されている。
【０１０４】
図２３（Ｂ）は、直流電圧Ｖｉｎが印加された直後から、ゲートＧに印加されるゲート電圧Ｖｇを示している。直流電圧Ｖｉｎが印加された直後は、コンデンサＣ１が短絡した導通状態であるため、ゲート電圧Ｖｇは０Ｖである。このため、ＧａＮパワーデバイスＣ１０４はオフとなっており、突入電流を防止する。その後、コンデンサＣ１に電荷が蓄積されていきゲート電圧が高くなり、ゲート電圧は（Ｒ２／（Ｒ１＋Ｒ２））・Ｖｇで飽和電圧となる。このため、ＧａＮパワーデバイスＣ１０４を遅延回路により駆動することになる。飽和電圧を
ＧａＮパワーデバイスＣ１０４の閾値電圧以上とすることにより、その後はＧａＮパワーデバイスＣ１０４により電流制限される。もちろん、飽和電圧をＧａＮパワーデバイスＣ１０４の閾値電圧以下にして、制限電流を制御することもできる。
【０１０５】
（実施例５）
図２４は、入力部１０を交流電源とするコンデンサインプット型のＡＣ−ＤＣ変換によるスイッチング電源を説明する図である。図２４（Ａ）は、スイッチング電源の回路構成を示している。交流電源の交流電圧Ｖｉｎは、ダイオードＤ１〜Ｄ４で構成されるダイオードプリッジによる整流器で整流され、突入電流防止回路１６を介して平滑コンデンサ１２を充電する。突入電流防止回路１６には、片方向に電流が流れる片方向ダイオード特性を有するＧａＮパワーデバイスＧ１１２を使用している。図１９で示したＧａＮパワーデバイスＧ１１２の第１電極６６は、ショットキー接触とした片方向ダイオードである。エンハンスメント型のノーマリーオフ動作のダイオードとして、電流コラスプ現象を利用して、一定の電流値以上の流れを防止する。
【０１０６】
図２４（Ｂ）は、コンデンサインプット型のＡＣ−ＤＣ変換によるスイッチング電源の電圧波形と電流波形を示している。交流電圧Ｖｉｎは整流されて、半波整流波形の整流電圧となる。整流器からの電流Ｉｉｎは、｜Ｖｉｎ｜＞ＶＯの場合しか電流が流れないため、通常は電圧波形のピーク値近辺での短い時間しか電流は流れず、電流波形は不連続となる。
【０１０７】
平滑コンデンサ１２は、整流器の出力端の高圧側のラインと低圧側のラインとの間に配置される。平滑コンデンサ１２は、脈流電圧を定電圧に平滑して電荷を充電するとともに、スイッチング電源装置に接続された負荷回路などに電荷を放電する。通常ＡＣ−ＤＣコンバータは交流から直流へ平滑した後、不安定な直流を出力部１４において、ＤＣ−ＤＣコンバータで安定させ、所望の電圧を生成する２段構成である。
【０１０８】
スイッチング電源装置に交流電源を投入した直後は、平滑コンデンサ１２に電荷を供給するために、図２４（Ｂ）の破線で示した電流波形のように、過渡的に大きな突入電流が流れる。突入電流により回路素子がダメージを受ける可能性がある。これを抑制する目的で、整流器と平滑コンデン１２の間に突入電流防止回路１６を設けている。突入電流防止回路１６で使用したＧａＮパワーデバイスＧ１１２は、ダイオード特性を備え、電流コラスプ現象を利用して、一定の電流値以上の電流の流れを防止している。
【０１０９】
（実施例６）
図２５は、図２４に示したコンデンサインプット型のＡＣ−ＤＣ変換によるスイッチング電源において、突入電流防止回路を、交流ブリッジと兼用した構成とした図である。交流ブリッジのダイオードには、例えば、エンハンスメント型のＧａＮパワーデバイスＥ１０８を使用する。交流ブリッジの正負の電流経路に、少なくとも１つのＧａＮパワーデバイスＥ１０８を使用する。図２５においては、Ｄ１とＤ４にＧａＮパワーデバイスＥ１０８を使用している。勿論、全てのダイオードＤ１〜４がＧａＮパワーデバイスＥ１０８であってもよい。これにより、突入防止機能を備えた交流ブリッジとなる。
【０１１０】
（実施例７）
図２６は、交流電源からのＡＣ―ＤＣ変換において、力率を改善するためのＰＦＣ（力率改善）回路８０を設けたスイッチング電源を説明する図である。図２６（Ａ）は、ＰＦＣ回路８０を設けたＡＣ−ＤＣ変換回路を用いたスイッチング電源である。突入電流防止回路は、交流ブリッジと兼用している。交流ブリッジのダイオードには、例えば、エンハンスメント型のＧａＮパワーデバイスＧ１１２を使用する。交流ブリッジの正負の電流経路に、少なくとも１つのＧａＮパワーデバイスＧ１１２を使用する。図２５においては、Ｄ２とＤ３にＧａＮパワーデバイスＧ１１２を使用している。これにより、突入防止機能を備えた交流ブリッジとなる。
【０１１１】
図２６（Ｂ）は、ＰＦＣ回路を設けたスイッチング電源の電圧波形と電流波形である。ＰＦＣ回路８０は、インダクタＬとダイオードＤ５とスイッチング素子ＳＷから構成されている。スイッチング素子ＳＷのゲートは、ＰＦＣ制御回路８２から出力される制御信号でスイッチングされ、ＰＭＷ制御により、スイッチング素子ＳＷをオン／オフさせている。
【０１１２】
このため、交流電圧Ｖｉｎに対して、整流器を通ってインダクタＬに流れる電流ＩＬは、スイッチング素子ＳＷのスイッチング周波数に同期してオン／オフされ、鋸歯状の電流波形となる。さらにダイオードＤ５を介して平滑コンデンサ１２で鋸歯状の電流波形を平滑化して、電荷を充電するとともに、スイッチング電源装置に接続された出力部１４に電荷を放電し、出力電圧ＶＯの電圧波形は、スイッチング周波数に同期した脈流となる。ＰＦＣ回路は、電流連続モード、電流不連続モード、電流臨界モードの何れであってもよい。
【０１１３】
（実施例８）
図２７は、ＰＦＣ回路８０を設けたスイッチング電源において、ＰＦＣ回路８０に突入電流防止回路１６を兼用させたスイッチング電源である。ＰＦＣ回路８０に使用されているダイオードＤ５を、ダイオード特性を備えたＧａＮパワーデバイスＥ１０８で置き換えている。ＧａＮパワーデバイスＥ１０８は、ノーマリーオフ動作を行うエンハンスメント型である。ＧａＮパワーデバイスＥ１０８は、電流コラプス現象を利用して電流をある一定の値に制限しているから、通常のスイッチングによる電流を流し、制限された電流以上の電流を防止できる。このため、ＰＦＣ回路８０と突入電流防止回路１６を一体化することができ簡単で小型のスイッチング電源となる。
【０１１４】
（実施例９）
図２８は、交流電源からのＡＣ―ＤＣ変換において、ブリッジレスＰＦＣ８４に突入電流防止回路１６を設けたスイッチング電源である。図２８に示したブリッジレスＰＦＣコンバータは、デュアルブースト型であり、２つの昇圧コンバータを並列に接続する事で、交流電圧Ｖｉｎを整流しながら力率を改善できる。交流電圧Ｖｉｎの正の半周期では、インダクタＬ１、スイッチング素子ＳＷ１、ダイオードＤ１が構成する第１の昇圧コンバータがＰＦＣとして動作する。交流電圧Ｖｉｎの正負の半周期では、インダクタＬ２、スイッチング素子ＳＷ２、ダイオードＤ２が構成する第２の昇圧型コンバータがＰＦＣとして動作する。
【０１１５】
スイッチ素子ＳＷ１とスイッチ素子ＳＷ２のスイッチング電流は、入力電流を正弦波状にするように、ブリッジレスＰＦＣ制御回路８６でＰＷＭ制御される。ＧａＮ−ＨＥＭＴは寄生ダイオードが無く、一方のスイッチング素子のスイッチング電流が他のスイッチング素子を経由して流れることが無いので、ブリッジレスＰＦＣ８４のスイッチング素子として好適である。さらに、ダイオードＤ１及びダイオードＤ２をＧａＮダイオードとすることで、高周波数に対応したスイッチングが可能となり、力率改善に効果的である。
【０１１６】
突入電流防止回路１６は、交流電源とプリッジレスＰＦＣ回路８４の間に設けている。双方向の突入電流を防止可能とするため、双方向ダイオード特性を有するＧａＮパワーデバイスＦ１１０を使用している。ＧａＮパワーデバイスＦ１１０は、ノーマリーオフ動作を行うエンハンスメント型でもノーマリーオン動作を行うデプレッション型でもよい。また、第１電極６６と第２電極６８をオーミック接触としたＧａＮパワーデバイスＧ１１２でもよい。ＧａＮパワーデバイスＧ１１２は、ノーマリーオフ動作を行うエンハンスメント型でもノーマリーオン動作を行うデプレッション型でもよい。電流コラプス現象を利用して、正負両方向に流れる突入電流を防止する。
【０１１７】
（実施例１０）
図２９は、交流電源からのＡＣ−ＤＣ変換において、ブリッジレスＰＦＣ回路８４のダイオードに突入電流防止機能を備えたスイッチング電源を示す図である。図２８で示したブリッジレスＰＦＣ回路８４のダイオードＤ１とダイオードＤ２を、ダイオード特性を備えたＧａＮパワーデバイスＥ１０８で置き換えている。ＧａＮパワーデバイスＥ１０８は、ノーマリーオフ動作を行うエンハンスメント型である。ＧａＮパワーデバイスＥ１０８は、電流コラプス現象を利用して電流をある一定の値に制限しているから、通常のスイッチングによる電流を流し、制限された電流以上の電流を防止できる。このため、交流電源とブリッジレスＰＦＣ回路８４の間に設けた突入電流防止回路は無くし、ブリッジレスＰＦＣ回路８４と突入電流防止回路（突入電流防止回路１６−１，１６−２）を一体化した簡単で小型のスイッチング電源が可能となる。
【０１１８】
（実施例１１）
図３０は、図２９で示したスイッチング電源において、出力部１４を、ＤＣ−ＤＣコンバータ８８としたスイッチング電源を示す図である。通常ＡＣ−ＤＣコンバータは交流から直流へ平滑したのち、所望の電圧を生成するＤＣ−ＤＣコンバータを設けている。ＤＣ−ＤＣコンバータは、同期式でも非同期式でもよく、また、電圧も昇圧型でも降圧型でもよい。図３０では、出力部１４を同期式降圧型ＤＣ−ＤＣコンバータ８８としている。
【０１１９】
以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【符号の説明】
【０１２０】
Ｓ  ソース
Ｇ  ゲート
Ｄ  ドレイン
Ｖｉｎ  入力電圧（直流電圧、交流電圧）
Ｉ  電流
Ｉｉｎ  突入電流
ＩＯＵＴ  短絡電流
Ｇ１、Ｇ２  補助ゲート
１０  入力部
１２  平滑コンデンサ
１４  出力部
１６  突入電流防止回路
１８  制御回路
２０  ＧａＮパワーデバイス
２２  平滑コンデンサ等価回路
２４  平滑コンデンサ等価容量
２６  平滑コンデンサ等価抵抗
２８  負荷等価抵抗
３０  オン抵抗
３２  基板
３４  バッファ層
３６  電子走行層
３８  電子供給層
４０  保護膜
４２  ソース電極
４４  ゲート電極
４５−１、４５−２  補助ゲート電極
４６  ドレイン電極
５０  フェルミ準位
５２  価電子帯
５４  伝導帯
６０  ゲートフィールドプレート
６２  ソースフィールドプレート
６４  ドレインフィールドプレート
６６  第１電極
６８  第２電極
７０  第１電極フィールドプレート
７２  第２電極フィールドプレート
８０  ＰＦＣ回路
８２  ＰＦＣ制御回路
８４  ブリッジレスＰＦＣ回路
８６  プリッジレスＰＦＣ制御回路
８８  ＤＣ−ＤＣコンバータ
１００  ＧａＮパワーデバイスＡ
１０２  ＧａＮパワーデバイスＢ
１０４  ＧａＮパワーデバイスＣ
１０６  ＧａＮパワーデバイスＤ
１０８  ＧａＮパワーデバイスＥ
１１０  ＧａＮパワーデバイスＦ
１１２  ＧａＮパワーデバイスＧ
【図１】
2020060986.tif 000003
【図２】
2020060986.tif 000004
【図３】
2020060986.tif 000005
【図４】
2020060986.tif 000006
【図５】
2020060986.tif 000007
【図６】
2020060986.tif 000008
【図７】
2020060986.tif 000009
【図８】
2020060986.tif 000010
【図９】
2020060986.tif 000011
【図１０】
2020060986.tif 000012
【図１１】
2020060986.tif 000013
【図１２】
2020060986.tif 000014
【図１３】
2020060986.tif 000015
【図１４】
2020060986.tif 000016
【図１５】
2020060986.tif 000017
【図１６】
2020060986.tif 000018
【図１７】
2020060986.tif 000019
【図１８】
2020060986.tif 000020
【図１９】
2020060986.tif 000021
【図２０】
2020060986.tif 000022
【図２１】
2020060986.tif 000023
【図２２】
2020060986.tif 000024
【図２３】
2020060986.tif 000025
【図２４】
2020060986.tif 000026
【図２５】
2020060986.tif 000027
【図２６】
2020060986.tif 000028
【図２７】
2020060986.tif 000029
【図２８】
2020060986.tif 000030
【図２９】
2020060986.tif 000031
【図３０】
2020060986.tif 000032