(57)【要約】【課題】衝突に伴う損傷を生じにくい半導体チップを提供する【解決手段】半導体チップ５０は、表側にバンプ電極５５付きの電子回路面５２を有し、裏側に鏡面からなる裏面５１を有する。半導体チップ５０によれば、鏡面からなる裏面５１を有することにより、他の圧電デバイスの一部が半導体チップ５０の裏面５１に衝突しても応力集中を生じる部分が無いので、半導体チップ５０の損傷を抑制できる。【選択図】図１
2020136642.tif 000002
【特許請求の範囲】
【請求項１】
表側にバンプ電極付きの電子回路面を有し、
裏側に鏡面からなる裏面を有する、
半導体チップ。
【請求項２】
前記裏面の表面粗さが算術表面粗さＲａで０．００２０μｍ以下である、
請求項１記載の半導体チップ。
【請求項３】
平面視して前記裏面が四角形状であり、前記裏面の四辺が面取りされている、
請求項１又は２記載の半導体チップ。
【請求項４】
表裏関係にある第一面及び第二面を有する素子搭載部材と、
前記第一面側に位置する圧電素子と、
前記圧電素子の発振回路を有するとともに、前記第二面側に位置する請求項１乃至３のいずれか一つに記載の半導体チップと、
前記第二面と前記半導体チップとの隙間を満たすアンダーフィル樹脂と、
を備えた圧電デバイス。
【請求項５】
請求項４記載の圧電デバイスを備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＩＣ（Integrated Circuit）などの半導体チップ、この半導体チップを備えた例えば温度補償型水晶発振器（以下「ＴＣＸＯ（Temperature Compensated Crystal Oscillator）」という。）などの圧電デバイス、及びこの圧電デバイスを備えた電子機器に関する。
【背景技術】
【０００２】
フリップチップ（以下「ＦＣ（Flip Chip）」という。）と呼ばれる半導体チップは、回路形成面にバンプを設けたＩＣチップのことをいい、ベアチップのままで実装される。ＦＣ実装は、ＦＣの回路形成面を基板の電極パッドに向けて、すなわちフェイスダウンで、バンプを介してＦＣを基板に実装する方法である。また、ＦＣ実装されたＩＣチップの回路形成面は配線や半導体回路などが剥き出しになっているので、その回路形成面を保護するために、ＩＣチップと基板との間にアンダーフィル樹脂が充填される。
【０００３】
ＦＣ実装は、電子部品の実装密度を高めるためにプリント配線板に用いられことが多いが、圧電デバイスにも用いられる（例えば特許文献１、２）。圧電デバイスでは、ＦＣ実装されたＩＣチップと素子搭載部材との間にアンダーフィル樹脂が充填される。
【０００４】
完成した圧電デバイスは、パーツフィーダによって次の工程へ供給される。パーツフィーダとは、容器内に多数の部品を収容し、容器を介して部品に振動を与えることにより、容器内の溝に沿って部品を移動させる機械である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１６８６９５号公報
【特許文献２】特開２０１５−０９５７１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、パーツフィーダを使って圧電デバイスを供給する際に、振動によって圧電デバイス同士が衝突し合うことにより、構成部品であるＦＣ（半導体チップ）が損傷することがあった。
【０００７】
そこで、本発明の主な目的は、衝突に伴う損傷を生じにくい半導体チップを提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る半導体チップは、
表側にバンプ電極付きの電子回路面を有し、
裏側に鏡面からなる裏面を有する。
【０００９】
本発明に係る圧電デバイスは、
表裏関係にある第一面及び第二面を有する素子搭載部材と、
前記第一面側に位置する圧電素子と、
前記圧電素子の発振回路を有するとともに、前記第二面側に位置する本発明に係る半導体チップと、
前記第二面と前記半導体チップとの隙間を満たすアンダーフィル樹脂と、
を備える。
【００１０】
本発明に係る電子機器は、本発明に係る圧電デバイスを備える。
【発明の効果】
【００１１】
本発明に係る半導体チップによれば、鏡面からなる裏面を有することにより、裏面に何かが衝突しても、クラック等の起点となる微細な溝が無いので、衝突に伴う損傷を抑制できる。
【００１２】
本発明に係る圧電デバイスによれば、本発明に係る半導体チップを備えたことにより、例えばパーツフィーダでの圧電デバイス同士の衝突に際しても、半導体チップの損傷を抑制できる。したがって、製造歩留まり及び信頼性を向上できる。
【００１３】
本発明に係る電子機器によれば、本発明に係る圧電デバイスを備えたことにより、信頼性を向上できる。
【図面の簡単な説明】
【００１４】
【図１】実施形態１の半導体チップを示し、図１［Ａ］は裏面側から見た平面図、図１［Ｂ］は図１［Ａ］におけるＩｂ−Ｉｂ線断面図、図１［Ｃ］は図１［Ｂ］におけるＩｃ部拡大図である。
【図２】実施形態１の圧電デバイスを示し、図２［Ａ］は下面図、図２［Ｂ］は図２［Ａ］におけるIIｂ−IIｂ線断面図である。
【図３】実施形態１の圧電デバイスを示す分解斜視図である。
【図４】図３におけるIV−IV線断面図である。
【図５】実施形態２の半導体チップを示し、図５［Ａ］は裏面側から見た平面図、図５［Ｂ］は図５［Ａ］におけるＶｂ−Ｖｂ線断面図、図５［Ｃ］は図５［Ｂ］におけるＶｃ部拡大図、図５［Ｄ］は製造方法の一例を示す断面図である。
【図６】図６［Ａ］は電子機器の第一例を示す正面図であり、図６［Ｂ］は電子機器の第二例を示す正面図である。
【図７】比較例の半導体チップを示し、図７［Ａ］は裏面側から見た平面図、図７［Ｂ］は図７［Ａ］におけるVIIｂ−VIIｂ線断面図、図７［Ｃ］は図７［Ｂ］におけるVIIｃ部拡大図、図７［Ｄ］はクラックが発生する場合を示す断面図である。
【図８】比較例の圧電デバイスを示し、図８［Ａ］は下面図、図８［Ｂ］は図８［Ａ］におけるVIIIｂ−VIIIｂ線断面図である。
【図９】図９［Ａ］は液状のアンダーフィル樹脂を半導体チップの裏面に滴下する場合を示す断面図であり、図９［Ｂ］は接触角が９０度以上になる実施形態１を示す断面図であり、図９［Ｃ］は接触角が９０度未満になる比較例を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照しながら、本発明を実施するための形態（以下「実施形態」という。）について説明する。なお、本明細書及び図面において、実質的に同一の構成要素については同一の符号を用いることにより、重複説明を省略する。図面に描かれた形状は、当業者が理解しやすいように描かれているため、実際の寸法及び比率とは必ずしも一致していない。
【００１６】
図１に示すように、本実施形態１の半導体チップ５０は、表側にバンプ電極５５付きの電子回路面５２を有し、裏側に鏡面からなる裏面５１を有する。例えば、裏面５１の表面粗さは、算術表面粗さＲａで０．００２０μｍ以下である。算術表面粗さＲａは、ＪＩＳ Ｂ ０６０１による。
【００１７】
半導体チップ５０は、ＦＣと呼ばれるＩＣチップであり、接続端子としてのバンプ電極５５を有する。バンプ電極５５は、例えば、スタッドバンプ、ボールバンプ又はめっきバンプ等であり、金又ははんだ等からなる。電子回路面５２は、一般的なＩＣ製造技術によって、シリコンからなる半導体基板５３の一方の面に電子回路が形成されたものである。なお、半導体チップ５０は、ＩＣに限らず、例えばダイオード、トランジスタ、サーミスタ、光素子又は各種のセンサとしてもよい。半導体基板５３は、シリコンに限らず、化合物半導体からなるものとしてもよい。
【００１８】
半導体チップ５０の製造方法の一例について説明する。まず、一枚のシリコンウェーハの一方の面（表面）に、多数の半導体チップ５０の電子回路面５２及びバンプ電極５５を形成する。続いて、シリコンウェーハの表面に粘着性のある保護テープを貼り付け、シリコンウェーハの他方の面（裏面）を研削して所定の厚みにする。この研削加工を「バックグラインド（Back Grind）」という。続いて、バックグラインドによる筋目（微細な凹凸）を鏡面加工によって除去し、多数の半導体チップ５０の裏面５１を形成する。鏡面加工には、研磨布を用いた機械研磨に限らず、グラインダを用いた機械研磨、又はスラリーを用いたＣＭＰ（Chemical Mechanical Polishing）などの方法がある。続いて、保護テープ上のシリコンウェーハのみをダイシングすることにより、多数の半導体チップ５０を個片化する。個片化された多数の半導体チップ５０は、保護テープに貼り付いた状態のまま、後述する圧電デバイス１０の製造工程へ移される。
【００１９】
次に、本実施形態１の圧電デバイス１０について説明する。図２は圧電デバイス１０の完成後の状態を示し、図３は圧電素子４０及び半導体チップ５０を素子搭載部材２０に搭載する前の状態を示し、図４はアンダーフィル樹脂６０を充填する前の状態を示している。図３では、凹部空間１２及びＩＣ用パッド２４を図示していない。まず、圧電デバイス１０の構成を概略的に説明する。
【００２０】
圧電デバイス１０は、表裏関係にある第一面としての底面２１及び第二面としての底面２２を有する素子搭載部材２０と、底面２１側に位置する圧電素子４０と、圧電素子４０の発振回路を有するとともに底面２２側に位置する半導体チップ５０と、底面２２と半導体チップ５０との隙間１３を満たすアンダーフィル樹脂６０と、を備えている。
【００２１】
換言すると、圧電デバイス１０は、凹部空間１２を有する素子搭載部材２０と、素子搭載部材２０に搭載された圧電素子４０と、表裏関係にある裏面５１及び電子回路面５２を有し、凹部空間１２の底面２２に電子回路面５２が接続するようにＦＣ実装された半導体チップ５０と、底面２２と電子回路面５２との隙間１３に充填されたアンダーフィル樹脂６０と、を備えている。圧電デバイス１０は、凹部空間１１、蓋部材３０などを、更に備えたＴＣＸＯである。
【００２２】
素子搭載部材２０は、半導体チップ５０及び圧電素子４０を搭載する。蓋部材３０は、素子搭載部材２０上に設けられる。凹部空間１１は、素子搭載部材２０に形成され、圧電素子４０を収容する。凹部空間１２は、素子搭載部材２０に形成され、半導体チップ５０を収容する。
【００２３】
素子搭載部材２０は、圧電素子４０を搭載する底面２１及び半導体チップ５０を搭載する底面２２を有する基板部２５と、基板部２５の底面２１の周縁に設けられた枠部２６ａと、基板部２５の底面２２の周縁に設けられた枠部２６ｂとからなる。基板部２５と枠部２６ａとによって凹部空間１１が形成され、基板部２５と枠部２６ｂとによって凹部空間１２が形成される。
【００２４】
「アンダーフィル樹脂」とは、プリント配線板等にＦＣ実装をする際の封止に用いられる液状硬化性樹脂の総称であり、エポキシ樹脂を主剤としたコンポジットレジンが主流である。また、エポキシ樹脂は熱膨張及び熱収縮が大きいため、コンポジットレジンとして線膨張係数の小さな二酸化ケイ素のフィラーをアンダーフィルに含有させることが多い。このような一般的なアンダーフィル樹脂は、熱硬化性樹脂であり、塗布後に一定温度で一定時間加熱して硬化させる。アンダーフィル樹脂６０は、一般的なアンダーフィル樹脂に限定されるものではなく、例えば光硬化性樹脂を用いてもよい。
【００２５】
次に、圧電デバイス１０の構成について更に詳しく説明する。圧電デバイス１０は、圧電素子４０が素子搭載部材２０に搭載された状態で、素子搭載部材２０と蓋部材３０とがシーム溶接などによって接合されることにより、圧電素子４０が凹部空間１１内に気密封止された構造となっている。つまり、枠部２６ａの上端に金属枠（図示せず）を設け、その金属枠と蓋部材３０とに電流を流すことにより、ジュール熱を発生させてこれらを溶接する。
【００２６】
圧電素子４０は、表裏関係にある第一面４１及び第二面４２を有する水晶片４３と、水晶片４３の第一面４１から第二面４２まで延設された電極４４と、を備えた水晶振動素子である。水晶片４３は例えばＡＴカット板からなる。電極４４は、互いに絶縁された二つからなり、それぞれ励振電極、引き出し電極、パッド電極などに分けられ、第一面４１から側面を跨いで第二面４２まで延びている。なお、圧電素子４０は、水晶に限らず、セラミックスなどからなるものとしてもよい。
【００２７】
素子搭載部材２０における基板部２５及び枠部２６ａ，２６ｂは、例えば複数のグリーンシートが積層及び焼成された積層セラミックス板からなる。枠部２６ａは、基板部２５の底面２１側の周縁に沿って環状に設けられている。枠部２６ｂは、基板部２５の底面２２側の周縁に沿って環状に設けられている。内部配線２８（一部のみ図示）は、例えばグリーンシートに印刷された導体パターンやビアホール導体からなる。凹部空間１１の底面２１には素子用パッド２３が設けられ、凹部空間１２の底面２２にはＩＣ用パッド２４が設けられている。
【００２８】
素子用パッド２３は、圧電素子４０の電極４４に対向する位置に設けられ、導電性接合材２７によって電極４４に電気的に接続される。導電性接合材２７は、例えば銀ペーストなどの導電性接着剤であり、硬化前は流動性を有する。枠部２６ｂの四隅の突端面には、それぞれ外部接続端子２９が設けられている。外部接続端子２９には、例えば、周波数制御端子、接地端子、出力端子、電源電圧端子などがある。なお、素子用パッド２３、ＩＣ用パッド２４及び外部接続端子２９は、内部配線２８（一部のみ図示）によって相互にかつ電気的に接続されている。
【００２９】
バンプ電極５５は、ＩＣ用パッド２４に電気的に接続される。つまり、バンプ電極５５とＩＣ用パッド２４とは、同じ数だけ設けられている。
【００３０】
蓋部材３０は、例えばコバール（Kovar）などの金属からなり、矩形形状の平板となっている。また、蓋部材３０は、素子搭載部材２０に電気溶接などにより接合され、凹部空間１１を気密封止する。凹部空間１１は、本実施形態１では素子搭載部材２０側に形成しているが、蓋部材３０側に形成してもよい。
【００３１】
圧電デバイス１０は、圧電素子４０と、圧電素子４０に電気的に接続された半導体チップ５０とを備え、所定の発振周波数からなる出力信号を生成する。半導体チップ５０の電子回路面５２には、図示しないが、圧電素子４０に接続された発振回路と、圧電素子４０の周波数温度特性を補償する温度補償回路とが形成されている。
【００３２】
次に、実施形態１の圧電デバイス１０を製造する方法を、実施形態１の製造方法として説明する。本実施形態１の製造方法は、次の工程を含む。
【００３３】
(1)凹部空間１２の底面２２に半導体チップ５０をＦＣ実装するＦＣ実装工程。
(2)ＦＣ実装工程の後に、隙間１３に液状のアンダーフィル樹脂６０を充填するアンダーフィル樹脂充填工程。
(3)アンダーフィル樹脂充填工程の後に、アンダーフィル樹脂６０を硬化させるアンダーフィル樹脂硬化工程。
【００３４】
本実施形態１の製造方法では、図９［Ａ］に示すように、液状のアンダーフィル樹脂６０ａを先端のニードル９０から吐出可能なディスペンサ（図示せず）を用いる。つまり、アンダーフィル樹脂充填工程では、アンダーフィル樹脂６０ａをニードル９０から吐出することにより、アンダーフィル樹脂６０を充填する。上記各工程について、以下に詳しく説明する。
【００３５】
ＦＣ実装工程では、凹部空間１２の底面２２に半導体チップ５０の電子回路面５２を向け、ＩＣ用パッド２４とバンプ電極５５との位置を合わせ、ＩＣ用パッド２４にバンプ電極５５を押し付けるとともに熱又は超音波を加えることによって、ＩＣ用パッド２４にバンプ電極５５を接合する。
【００３６】
アンダーフィル樹脂充填工程では、図２に示すように凹部空間１２を上にして、底面２２と電子回路面５２との隙間１３に、図９［Ａ］に示すように液状のアンダーフィル樹脂６０ａをニードル９０から流し込む。このとき、液状のアンダーフィル樹脂６０ａを半導体チップ５０の裏面５１に滴下すると、アンダーフィル樹脂６０ａ自身の表面張力によって、アンダーフィル樹脂６０ａが裏面５１から流れ落ちて底面２２と電子回路面５２との隙間１３に収まる。なお、昨今の圧電デバイス１０の小型化によりニードル９０が相対的に太くなり過ぎ、半導体チップ５０の側面と凹部空間１２内の壁面との間からアンダーフィル樹脂６０を直接注入することは困難である。
【００３７】
アンダーフィル樹脂硬化工程では、アンダーフィル樹脂６０に熱を加えることにより、アンダーフィル樹脂６０を硬化させる。アンダーフィル樹脂６０に用いられるエポキシ樹脂は、一液型と呼ばれ、主剤と硬化剤を混ぜた状態で出荷され加熱炉で硬化させるものが一般的である。アンダーフィル樹脂６０の具体例を述べれば、エポキシ樹脂及び酸無水物硬化剤が４０〜５０ｗｔ％、二酸化ケイ素が４５〜５５ｗｔ％、残りがカーボンブラック、シリコーン系添加剤などの混合物であり、加熱によって硬化するものである。加熱手段としては、赤外線ランプや高温雰囲気が挙げられる。また、アンダーフィル樹脂６０として光硬化性樹脂を用いた場合は、紫外線ランプによってアンダーフィル樹脂６０に紫外線を照射する。
【００３８】
なお、本実施形態１の製造方法は、上記工程の他にも、素子搭載部材２０に圧電素子４０を搭載する工程や、蓋部材３０を素子搭載部材２０に接合する工程も含むが、これらの工程は上記工程の前でも後でもよい。
【００３９】
次に、本実施形態１の半導体チップ５０及び圧電デバイス１０について、作用及び効果を説明する。
【００４０】
ここで、図７に示す比較例の半導体チップ５０１及び図８に示す比較例の圧電デバイス１０１について説明する。比較例の半導体チップ５０１は、裏面５１１が鏡面加工されていない点を除き、実施形態１の半導体チップ５０と同じ構成である。比較例の圧電デバイス１０１は、比較例の半導体チップ５０１を用いている点を除き、実施形態１の圧電デバイス１０と同じ構成である。
【００４１】
比較例の半導体チップ５０１では、バックグラインドによる多数の微細溝５１２（図７［Ｃ］）が裏面５１１に形成されている。そのため、比較例の圧電デバイス１０１では、その製造工程における圧電デバイス１０１同士の衝突によって、微細溝５１２を起点とするクラック５１３や欠け５１４（図８［Ａ］）が半導体チップ５０１に生じて、不良品となることがあった。これは、図７［Ｄ］に示すように、他の圧電デバイス１０１の一部が半導体チップ５０１の裏面５１１に衝突すると、裏面５１１の微細溝５１２に応力が集中することにより、微細溝５１２を起点としてクラック５１３等が発生するためと考えられる。
【００４２】
これに対し、本実施形態１の半導体チップ５０によれば、鏡面からなる裏面５１を有することにより、例えば他の圧電デバイス１０の一部が半導体チップ５０の裏面５１に衝突しても応力集中を生じる部分が無いので、半導体チップ５０の損傷を抑制できる。例えば、裏面５１の表面粗さが、算術表面粗さＲａで０．００２０μｍ以下である、としてもよい。表面粗さが算術表面粗さＲａで０．００２０μｍを越えると、半導体チップ５０の損傷の増加や信頼性の低下という問題を生じからである。
【００４３】
また、比較例１の圧電デバイス１０１では、半導体チップ５０１の裏面５１のアンダーフィル樹脂６０１が凹部空間１２の最上端２０１よりも高くなり（図８［Ｂ］）、寸法の許容範囲を越えて不良品になることがあった。これは、微細溝５１２によって裏面５１１に対するアンダーフィル樹脂６０１の濡れ性がよくなるため、アンダーフィル樹脂６０１が裏面５１１を凸状に覆って留まってしまうからである。
【００４４】
これに対し、本実施形態１の半導体チップ５０によれば、鏡面からなる裏面５１を有することにより、裏面５１がアンダーフィル樹脂６０をはじく性質を有する。そのため、本実施形態１の圧電デバイス１０におけるアンダーフィル樹脂６０は、比較例の半導体チップ５０１の裏面５１１と比べると、裏面５１上に残留し難く、隙間１３に入りやすくなる。つまり、図９に示すように、液状のアンダーフィル樹脂６０ａをニードル９０から半導体チップ５０，５０１の裏面５１，５１１に滴下すると（図９［Ａ］）、比較例における裏面５１１では接触角θが例えば９０度未満になる（図９［Ｃ］）のに対し、本実施形態１における裏面５１では接触角が例えば９０度以上になる（図９［Ｂ］）。なお、「接触角」とは、固体と液体の接点における液体表面の接線と固体表面とのなす角度のことである。接触角の測定方法は、例えばＪＩＳ Ｒ ３２５７：１９９９「基板ガラス表面のぬれ性試験方法」を準用することができる。
【００４５】
更に、比較例の半導体チップ５０１では、バックグラインドによる多数の微細溝５１２（図７［Ｃ］）が裏面５１１に形成されている。そのため、比較例の圧電デバイス１０１では、裏面５１１に傷等が発生しても微細溝５１２に埋もれてしまい、その検出が困難であった。
【００４６】
これに対し、本実施形態１の半導体チップ５０によれば、鏡面からなる裏面５１を有することにより、裏面５１に傷等が発生すると鏡面に浮き出るように認識されるので、その検出を容易化できる。
【００４７】
次に、実施形態２の半導体チップについて説明する。
【００４８】
図５に示すように、本実施形態２の半導体チップ７０は、平面視して裏面５１が四角形状であり、裏面５１の四辺７１，７２，７３，７４が面取りされている。つまり、本実施形態２の半導体チップ７０は、裏面５１の四辺７１，７２，７３，７４が面取りされている点を除き、実施形態１の半導体チップと同じ構成である。面取りされた四辺７１，７２，７３，７４は、平面的に図示されているが、丸みを帯びた丸面取りであってもよい。
【００４９】
半導体チップ７０の製造方法の一例について説明する。図５［Ｄ］に示すように、バックグラインド工程の後に、多数の半導体チップ５０の境界を成す分離溝７５を、シリコンウェーハの裏面５１ａに例えばダイシングにより形成する。続いて、バックグラインドによる筋目を鏡面加工によって除去し、多数の半導体チップ５０の裏面５１を形成する。この鏡面加工に研磨布を用いると、研磨布が分離溝７５内に入り込むことにより、四辺７１，７２，７３，７４が面取りされる。その他の工程は、実施形態１の半導体チップの製造方法と同じである。
【００５０】
本実施形態２の半導体チップ７０によれば、裏面５１の角が面取りされているので、半導体チップ５０の損傷をより抑制できる。本実施形態２の半導体チップ７０を実施形態１の半導体チップの代わりに用いれば、本実施形態２の圧電デバイスを構成できる。本実施形態２のその他の構成、作用及び効果は、実施形態１のそれらと同様である。
【００５１】
次に、実施形態１の圧電デバイスを備えた電子機器について説明する。
【００５２】
図６［Ａ］及び図６［Ｂ］に示すように、電子機器８１，８はそれぞれ実施形態１の圧電デバイス１０を備えている。図６［Ａ］に例示した電子機器８１はスマートフォンであり、図６［Ｂ］に例示した電子機器８２はパーソナルコンピュータである。
【００５３】
圧電デバイス１０は、はんだ付け、Ａｕバンプ又は導電性接着剤などによってプリント基板に外部接続端子２９の底面が固定されることによって、電子機器８１，８２を構成するプリント基板の表面に実装される。そして、圧電デバイス１０は、スマートフォン又はパーソナルコンピュータの他、例えば、時計、ゲーム機、通信機、又はカーナビゲーションシステム等の車載機器などの種々の電子機器で発振源として用いられる。
【００５４】
電子機器８１，８２によれば、圧電デバイス１０を備えたことにより、高信頼性の動作を実現できる。なお、圧電デバイス１０は、実施形態１の半導体チップを備えているが、これに代えて実施形態２の半導体チップを備えても同様の作用及び効果を奏する。
【００５５】
以上、上記各実施形態を参照して本発明を説明したが、本発明は上記各実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。
【符号の説明】
【００５６】
１０  圧電デバイス
１１，１２  凹部空間
１３  隙間
２０  素子搭載部材
２０１  最上端
２１  底面（第一面）
２２  底面（第二面）
２３  素子用パッド
２４  ＩＣ用パッド
２５  基板部
２６ａ，２６ｂ  枠部
２７  導電性接合材
２８  内部配線
２９  外部接続端子
３０  蓋部材
４０  圧電素子
４１  第一面
４２  第二面
４３  水晶片
４４  電極
５０  半導体チップ
５１，５１ａ  裏面
５２  電子回路面
５３  半導体基板
５５  バンプ電極
６０，６０ａ  アンダーフィル樹脂
７０  半導体チップ
７１，７２，７３，７４  四辺
７５  分離溝
８１，８２  電子機器
９０  ニードル
１０１  圧電デバイス
５０１  半導体チップ
５１１  裏面
５１２  微細溝
５１３  クラック
５１４  欠け
６０１  アンダーフィル樹脂
【図１】
2020136642.tif 000003
【図２】
2020136642.tif 000004
【図３】
2020136642.tif 000005
【図４】
2020136642.tif 000006
【図５】
2020136642.tif 000007
【図６】
2020136642.tif 000008
【図７】
2020136642.tif 000009
【図８】
2020136642.tif 000010
【図９】
2020136642.tif 000011