(57)【要約】【課題】  複数の半導体チップが仮固定状態で積層されたチップ積層体を得るのに好適なチップ転写板ならびに半導体チップ積層方法を提供し、生産性と歩留まりを両立させた半導体装置の製造方法を提供すること。【解決手段】  サポート基板と、サポート基板の片面に設けられた粘着層と、前記粘着層に保持され、前記粘着層に保持された面の反対側にバンプ電極を有する、多数の半導体チップと、前記半導体チップ個々のバンプ電極側に未硬化の熱硬化性接着層が設けられた、チップ転写板ならびにこれを用いた半導体チップ積層方法および半導体装置の製造方法を提供する。【選択図】  図１
2020136650.tif 000002
【特許請求の範囲】
【請求項１】
サポート基板と、サポート基板の片面に設けられた粘着層と、
前記粘着層に保持され、前記粘着層に保持された面の反対側にバンプ電極を有する、多数の半導体チップと、
前記半導体チップ個々のバンプ電極側に未硬化の熱硬化性接着層が設けられた、チップ転写板。
【請求項２】
請求項１に記載のチップ転写板であって、
バンプ電極が面上に配置された半導体ウェハを、粘着層を介してサポート基板に固定し、
前記半導体ウェハの前記バンプ電極が形成された面に、未硬化の熱硬化性接着フィルムを貼り合わせた後に、
前記熱硬化性接着フィルムが積層された前記半導体ウェハをダイシングして多数の半導体チップに個片化して形成したチップ転写板。
【請求項３】
請求項１または請求項２に記載のチップ転写板であって、
前記粘着層が、特定の波長の光により粘着力が低下して半導体チップを剥離する、光剥離性を有し、
前記サポート基板が、前記特定の波長の光に対して透過性を有するチップ転写板。
【請求項４】
請求項３に記載のチップ転写板であって、
前記粘着層が、特定の波長の光によりガスを発生し、半導体チップとの界面で気泡化する特性を有するチップ転写板。
【請求項５】
請求項１から請求項４の何れかに記載のチップ転写板であって、
サポート基板に保持された半導体チップのピッチおよび配列が、
転写先のピッチおよび配列一致するチップ転写板。
【請求項６】
請求項１から請求項５の何れかに記載のチップ転写板を用い、
前記チップ転写板の半導体チップを全て仮置板上に転写して仮固定し、
仮固定した半導体チップ上に、前記チップ転写板を用いて、順次、半導体チップを位置合わせして転写して仮固定状態で積層し、
前記仮置板上に多数の仮固定状態のチップ積層体を形成する半導体チップ積層方法。
【請求項７】
請求項６に記載の半導体チップ積層方法であって、
前記チップ転写板の半導体チップを、仮置板上または仮固定した半導体チップ上に転写して仮固定する際に、
前記チップ転写板の外周部に配置された半導体チップから転写を始め、順次内側に向けて転写を進める、半導体チップ積層方法。
【請求項８】
請求項６または請求項７に記載の半導体チップ積層方法であって、
前記チップ転写板の半導体チップの中に不良品がある場合、
前記不良品のみを前記チップ転写板から剥離してから、仮置板または仮置板上に仮固定した半導体チップ上に、前記チップ転写板により半導体チップを転写し、
前記不良品を剥離したため半導体チップが転写されなかった箇所に、別に用意した良品の半導体チップを配置する半導体チップ積層方法。
【請求項９】
請求項６から請求項８の何れかに記載の半導体チップ積層方法によって得られた仮固定状態のチップ積層体を配線基板上に配置し、
前記チップ積層体を熱圧着して前記配線基板に実装する工程を備えた、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多数の半導体チップを転写するチップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体チップ同士を積層させて実装密度を高める技術が進んでいる。特許文献１には、複数の半導体チップを仮圧着状態で積層したチップ積層体としてから、一括して本圧着するようにして、半導体チップが高温に曝される回数を少なくした構成が記されている。また、複数の半導体チップを仮圧着状態で積層するのに際して、特許文献１ではボンディングツールが半導体チップ１つずつを仮圧着して積層する例が示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−２２２０３８号公報
【特許文献２】WO２０１６／１５８９３５号国際公開公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
チップ積層体として本圧着することで、１回の本圧着により処理できる半導体チップの数が増しており、半導体チップ１つあたりの本圧着時間は短縮されることになる。昨今では、積層数が増すとともに、複数のチップ積層体を一括で本圧着することも可能となっており、本圧着工程で単位時間あたりに処理する半導体チップの数は飛躍的に増加している。
【０００５】
これに対して、仮圧着工程において、ボンディングツールが半導体チップをピックアップして仮圧着するまでのタクトタイムを短縮するための種々の方策が採られている。しかし、本圧着工程で単位時間あたりに処理する半導体チップの数の増加に対して、仮圧着工程での改善は充分ではなく、１台の本圧着装置に対する仮圧着装置の台数が増していく状況である。
【０００６】
そこで、特許文献２では、半導体ウェハ同士を仮固定状態で積層してからダイシングして、多数のチップ積層体を形成する手法が示されている。この特許文献２の手法では、積層を半導体ウェハレベルで行なっていることから、極めて生産性高くチップ積層体を得ることが出来る。このため、半導体ウェハ内における欠陥率がゼロであれば極めて有効な手法である。
【０００７】
しかし、半導体ウェハ内に不良チップとなるような欠点が含まれている場合においては、不良チップを含むチップ積層体が生じ、積層数が多きなるほど不良チップを含むチップ積層体の発生率は上昇してしまう。
【０００８】
半導体ウェハレベルにおいて欠陥箇所を掌握することは可能であるので、多数のチップ積層体のなかの何れの何層目が不良チップであるかを知ることが出来、仮固定状態であるので、不良チップを良品チップにリペアすることは可能である。しかし、このようなリペア作業を行なうことにより生産性は低下してしまう。また、不良チップを含むチップ積層体を廃棄するのであれば、多くの良品チップも廃棄することになり、製品歩留まりは大きく低下する。
【０００９】
本発明は、上記問題を鑑みてなされたものであり、複数の半導体チップが仮固定状態で積層されたチップ積層体を得るのに好適なチップ転写板ならびに半導体チップ積層方法を提供し、生産性と歩留まりを両立させた半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、請求項１に記載の発明は、サポート基板と、サポート基板の片面に設けられた粘着層と、前記粘着層に保持され、前記粘着層に保持された面の反対側にバンプ電極を有する、多数の半導体チップと、前記半導体チップ個々のバンプ電極側に未硬化の熱硬化性接着層が設けられた、チップ転写板である。
【００１１】
請求項２に記載の発明は、請求項１に記載のチップ転写板であって、
バンプ電極が面上に配置された半導体ウェハを、粘着層を介してサポート基板に固定し、前記半導体ウェハの前記バンプ電極が形成された面に、未硬化の熱硬化性接着フィルムを貼り合わせた後に、前記熱硬化性接着フィルムが積層された前記半導体ウェハをダイシングして多数の半導体チップに個片化して形成したチップ転写板である。
【００１２】
請求項３に記載の発明は、請求項１または請求項２に記載のチップ転写板であって、
前記粘着層が、特定の波長の光により粘着力が低下して半導体チップを剥離する、光剥離性を有し、前記サポート基板が、前記特定の波長の光に対して透過性を有するチップ転写板である。
【００１３】
請求項４に記載の発明は、請求項３に記載のチップ転写板であって、
前記粘着層が、特定の波長の光によりガスを発生し、半導体チップとの界面で気泡化する特性を有するチップ転写板である。
【００１４】
請求項５に記載の発明は、請求項１から請求項４の何れかに記載のチップ転写板であって、
サポート基板に保持された半導体チップのピッチおよび配列が、転写先のピッチおよび配列一致するチップ転写板である。
【００１５】
請求項６に記載の発明は、請求項１から請求項５の何れかに記載のチップ転写板を用い、
前記チップ転写板の半導体チップを全て仮置板上に転写して仮固定し、仮固定した半導体チップ上に、前記チップ転写板を用いて、順次、半導体チップを位置合わせして転写して仮固定状態で積層し、前記仮置板上に多数の仮固定状態のチップ積層体を形成する半導体チップ積層方法である。
【００１６】
請求項７に記載の発明は、請求項６に記載の半導体チップ積層方法であって、
前記チップ転写板の半導体チップを、仮置板上または仮固定した半導体チップ上に転写して仮固定する際に、前記チップ転写板の外周部に配置された半導体チップから転写を始め、順次内側に向けて転写を進める、半導体チップ積層方法である。
【００１７】
請求項８に記載の発明は、請求項６または請求項７に記載の半導体チップ積層方法であって、
前記チップ転写板の半導体チップの中に不良品がある場合、前記不良品のみを前記チップ転写板から剥離してから、仮置板または仮置板上に仮固定した半導体チップ上に、前記チップ転写板により半導体チップを転写し、前記不良品を剥離したため半導体チップが転写されなかった箇所に、別に用意した良品の半導体チップを配置する半導体チップ積層方法
である。
【００１８】
請求項９に記載の発明は、請求項６から請求項８の何れかに記載の半導体チップ積層方法によって得られた仮固定状態のチップ積層体を配線基板上に配置し、
前記チップ積層体を熱圧着して前記配線基板に実装する工程を備えた、半導体装置の製造方法である。
【発明の効果】
【００１９】
本発明により、複数の半導体チップが仮固定状態で積層されたたチップ積層体を得るのに好適なチップ転写板ならびに半導体チップ積層方法が提供され、生産性と歩留まりを両立させた半導体装置の製造方法が実現する。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に係るチップ転写板の構成を示す図である。
【図２】本発明の実施形態に係るチップ転写板の形成から半導体装置の製造に至る概略フローを示す図である。
【図３】本発明の実施形態に係るチップ転写板を形成する過程を示す図である。
【図４】本発明の実施形態に係るチップ転写板を形成するのに用いる半導体ウェハがサポート基板に貼り合わされた状態を示し、（ａ）上面図、（ｂ）断面図、（ｃ）断面の拡大図である。
【図５】本発明の実施形態に係るチップ転写板を形成する途上で、半導体ウェハ上に熱硬化性接着フィルムを貼り合わせた状態を示し、（ａ）上面図、（ｂ）断面図、（ｃ）断面の拡大図である。
【図６】本発明の実施形態に係り、サポート基板上の半導体ウェハを熱硬化性接着フィルムとともにダイシングしてチップ転写基板とした状態を示し、（ａ）上面図、（ｂ）断面図、（ｃ）断面の拡大図である。
【図７】本発明の実施形態に係るチップ転写板を用いて、半導体チップを仮置板上に積層するフローを示す図である。
【図８】本発明の実施形態に係るチップ転写板を用いて、半導チップを仮置板上に転写する様子を説明するもので、（ａ）チップ転写板の半導体チップを仮置板と対向させた状態を示し、（ｂ）チップ転写板の半導体チップを仮置板と密着させて転写を行なう状態を示し、（ｃ）半導体チップが仮置板に転写された状態を示す図である。
【図９】本発明の実施形態に係るチップ転写板を用いて、半導チップを仮置板上に積層する様子を説明するもので、（ａ）仮置板上に転写された半導体チップとチップ転写板の半導体チップを位置合わせして対向させた状態を示し、（ｂ）チップ転写板の半導体チップを仮置板上に転写済みの半導体チップと密着させて転写を行なう状態を示し、（ｃ）半導体チップが仮置板に転写済みの半導体チップ上に転写された状態を示す図である。
【図１０】本発明の実施形態に係る転写方法により、仮置板上に多数の仮固定状態のチップ積層体を形成した状態の一例（４層積層）を示す図である。
【図１１】本発明の実施形態に係るチップ転写板から半導体チップを剥離させる手法について説明するもので、（ａ）光照射によって剥離する例を示し、（ｂ）加熱によって剥離する例を示すものである。
【図１２】本発明の実施形態に係るチップ転写板が有する半導体チップに不良品が含まれる場合の対応を説明するものであり、（ａ）不良（ＮＧ）半導体チップを有するチップ転写板の例を示し、（ｂ）同チップ転写板から不良チップを剥離して除去する状態を示し、（ｃ）不良チップが除去されたチップ転写板を仮置板上に配置した状態を示し、（ｄ）同転写板を用いて仮置板（上の半導体チップ）に半導体チップを転写する状態を示す図である。
【図１３】不良チップを除去した、本発明の実施形態に係るチップ転写板による仮置板（上の半導体チップ）への半導体チップの転写を行なった後の処置を説明するものであ、（ａ）別に用意した良品半導体チップを仮置板上の半導体チップ欠落箇所に配置する途上を示し、（ｂ）同欠落箇所に良品半導体チップを配置した状態を示し、（ｃ）仮置板上から半導体チップ欠落箇所がなくなった状態を示す図である。
【図１４】仮置板上に形成された仮固定状態のチップ積層体のうち１つをピックアップする様子を説明するもので、（ａ）チップ積層体保持手段が最上層の半導体チップを保持した状態を示し、（ｂ）チップ積層体保持手段が仮固定状態のチップ積層体をピックアップした状態を示す図である。
【図１５】チップ積層体を配線基板上に配置する様子を説明するもので、（ａ）仮置板からピックアップしたチップ積層体を最下層の半導体チップと配線基板の電極の位置を合わせて配置した状態を示し、（ｂ）チップ積層体を配線基板に仮圧着した状態を示し、（ｃ）配線基板の表面に複数のチップ積層体が仮圧着された状態を示す図である。
【図１６】仮圧着されたチップ積層体を本圧着して配線基板に実装する様子を説明する図であり、（ａ）本圧着ヘッドが実装対象のチップ積層体上に位置している状態を示し、（ｂ）同チップ積層体を本圧着ヘッドで加熱圧着している状態を示す図である。
【図１７】チップ積層体について説明するもので（ａ）チップ積層体を構成する半導体チップの断面図、（ｂ）チップ積層体を配線基板上に実装した状態を示す図である。
【図１８】本発明のチップ転写板の全ての半導体チップを仮置板に転写する際の状態を示す図である。
【図１９】本発明のチップ転写板の全ての半導体チップを仮置板に転写する工程の例を説明するもので、（ａ）全ての半導体チップに同時に光を照射する状態を示し、（ｂ）チップ転写板から全ての半導体チップが剥離して転写された状態を示す図である。
【図２０】本発明のチップ転写板の全ての半導体チップを仮置板に転写する工程の別の例を説明するもので、（ａ）半導体チップに個別に光照射する状態を示し、（ｂ）半導体チップ個別に光照射した後の剥離の難さを示す図である。
【図２１】半導体チップに個別に光照射する方式でも転写を確実に行なうプロセスについて説明するもので、（ａ）スポット光の移動方向を上面から示したものであり、（ｂ）同移動方向について断面図で示したものである。
【図２２】半導体チップに個別に光照射する方式でも転写を確実に行なうプロセスの効果を説明するもので、（ａ）転写前の状態を示し、（ｂ）最外周部の半導体チップを転写する状態を示す、（ｃ）最外周の半導体チップ転写後に内側の半導体チップが転写できる状態を示す図である。
【発明を実施するための形態】
【００２１】
本発明の実施形態について図面を用いて説明する。図１は本発明の実施形態に係るチップ転写板１の構成を示す断面図である。図２は本発明の実施形態に係る半導体装置の製造方法を説明する概略フロー図である。
【００２２】
図１において、チップ転写板１は、サポート基板１０の表面に粘着層１１を介して、多数の半導体チップＣが配列された状態で保持されている。ここで、半導体チップＣには、粘着層１１と反対側にバンプ電極Ｂが形成されており、更に、バンプ電極Ｂを覆う熱硬化性接着層Ｒが設けられている。
【００２３】
なお、本明細書において「接着層」と「粘着層」という用語を用いているが、原則的には「接着層」が最終的に接続された状態に固定するものに用いているのに対して、「粘着層」は最終的に剥離するものに対して用いている。
【００２４】
図３はチップ転写板１を形成する工程（図２におけるＰＴ工程）を示す概略フローであり、概略フローの各ステップを説明するのが図４ないし図６である。
【００２５】
図４は、図３におけるステップＳＴ０を説明するものであり、図４（ａ）は上面図、図４（ｂ）は断面図、図４（ｃ）は断面の部分的拡大図である。図４において半導体ウェハＷは、所謂半導体ウェハ処理工程により、面内に多数の半導体回路が形成されたものであり、半導体回路毎の所定箇所にバンプ電極Ｂを形成されたものである。ここで、半導体ウェハＷは直径が数十ｃｍあるのに対して厚みが５０μｍと非常に薄く、取り扱いが難しいため、粘着層１１を介してサポート基板１０に固定された状態でハンドリングされる。サポート基板１０は平面性に優れた材質が好ましく、具体的な材質としてはガラスやシリコンが好適である。また、粘着層１１は所定の波長の光を照射されることで硬化して（粘着力が低下し）剥離性を発現するものが好ましい。特に、特定の波長の光を照射されることでガスが発生し、界面に生じる気泡により剥離性を高めたものが製品化（例えば積水化学工業株式会社のＳＥＬＦＡ（登録商標））されており、このような特性を有するものを粘着層１１に用いることが更に好ましい。なお、バンプ電極Ｂの高さは１５〜２０μｍである。
【００２６】
図５は、図３におけるステップＳＴ１を説明するものであり、図５（ａ）は上面図、図５（ｂ）は断面図、図５（ｃ）は断面の部分的拡大図である。図５は、図４の状態のバンプＢ形成面に熱硬化性接着層Ｒを設けた状態を示すものである。ここで、熱硬化性接着層Ｒを設けるのに際して、ＮＣＦ（Ｎｏｎ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）と呼ばれている熱硬化性接着フィルムを用いて、バンプ電極Ｂ形成面に貼り付けるのが好ましい。なお、熱硬化性接着フィルムの厚みは、バンプ電極Ｂの先端も覆うものを選ぶ。具体的には２０μｍ程度である。
【００２７】
図６は、図３におけるステップＳＴ２を説明するものであり、図６（ａ）は上面図、図６（ｂ）は断面図、図６（ｃ）は断面の部分的拡大図である。図６は、バンプ電極Ｂ形成面に熱硬化性接着フィルムが貼られた状態の半導体ウェハＷをダイシングした状態を示すものであり、図１に構成を示したチップ転写板１が形成される。ここで、ダイシングは、ブレードダイシング等で、熱硬化性接着フィルムと半導体ウェハＷまで行なう。このため、所定ピッチのダイシングによって個片化された多数の半導体チップＣはサポート基板１０によって支持され、熱硬化性接着フィルムは個々の半導体チップＣ単位でバンプ電極Ｂ側に設けられた状態となる。
【００２８】
ところで、図４のようにバンプ電極Ｂが形成された状態で、半導体ウェハＷ面内に形成された多数の半導体回路の動作チェックを行なって、動作不良の箇所を識別することが出来る。このため、図６のように個片化された多数の半導体チップＣのなかの何れが不良品（不良チップ）であるかという情報を後工程に引き継ぐことも出来る。
【００２９】
次に、チップ転写板１を用いて、半導体チップＣを仮固定状態で積層したチップ積層体ＬＣを得る工程（図２に示すＰＬ工程）について説明する。図２に示したＰＬ工程は、図７に示すようにステップ分され、各ステップを図８ないし図１３を用いて説明する。
【００３０】
ここで、図８から図１１までは、図７のステップＳＬ３においてチップ転写板１に不良チップがないことを前提としており、ステップＳＬ３からステップＳＬ４１に進むケースを説明する図である。
【００３１】
図８（ａ）において、チップ転写１を仮置板２と対向させて用意した状態であり、図２のステップＳＬ４１の状態を示している。ここで、仮置板２はステップＳＬ１でステージ等に配置されるものであり、仮置基板２０の表面に光剥離性を有する粘着層２１が設けられたものである。粘着層２１なしも可能であるが、ある方が好ましく、粘着層１１と同様に、特定の波長の光を照射されること発生する気泡が剥離性を高める特性を有するものを用いることが更に好ましい。
【００３２】
仮置板２は、チップ転写板１の全ての半導体チップＣを転写するだけの表面積を有しており、仮置基板２０としては平面性に優れたものが望ましい。また、仮置板１を配置するステージの表面も平面性に優れている必要がある。
【００３３】
ステップＳＬ１で仮置板２を配置した段階で、仮置板２には何も載っておらず、１層目の半導体チップＣを転写することになるため、工程チップ積層数ｎは１となる。
【００３４】
ステップＳＬ２ではチップ転写板１を用意し、前工程での検査情報よりステップＳＬ３でチップ転写板１に不良チップが無いことが判れば、ステップＳＬ４１でチップ転写板１の半導体チップＣを仮置板２に転写することになる。
【００３５】
図８（ａ）では、チップ転写板１の半導体チップＣ側を仮置板２（粘着層２１がある場合は粘着層２１側）と対向させ、平行調整と位置合わせを行う。位置合わせは、チップ転写板１と仮置板２にそれぞれ設けられたアライメントマークを設けて、２視野カメラ等の画像認識手段を用いることが望ましい。
【００３６】
次に、チップ転写板１を仮置板２の相対距離を、チップ転写板１の熱硬化性接着層Ｒが仮置板２に密着するまで接近させる（図８（ｂ））。その後、チップ転写板１の粘着層１１が剥離性を発現するように硬化させ、チップ転写板１のサポート基板１０を仮置板２から離せば、図８（ｃ）のように、未硬化の熱硬化性接着層Ｒが有する粘着性により半導体チップＣは仮置板２に転写され仮固定される。ところで、粘着層１１を硬化させる方法としては、粘着層１１が光硬化性の場合は、光硬化させる波長の光を図１１（ａ）のように照射すればよい。なお、粘着層１１に熱硬化性のものを用いて、図１１（ｂ）のように加熱ヘッド４により硬化させることも可能であるが、熱硬化性接着層Ｒが硬化開始しない温度で硬化するような材料を選ぶ必要がある。
【００３７】
以上でステップＳＬ４１は完了し、ステップＳＬ５の判定を行なう。ステップＳＬ５において、チップ積層体ＬＣとして積層すべきチップ積層数Ｎに、工程チップ積層数ｎが達しているか判定する。ここで、図８（ｃ）に示すように工程チップ積層数ｎは１であるので、積層すべきチップ積層数Ｎが２以上であれば、工程チップ積層数ｎを２としてステップＳＬ２に進む。
【００３８】
前述のとおり、図９においてもチップ転写板１に不良チップがないことを前提としており、ステップＳＬ３からステップＳＬ４１に進む。図９（ａ）は、新たに用意したチップ転写板１の半導体チップＣを仮置板２に転写された半導体チップＣと対向させ、平行調整と位置合わせを行う状態である。ここで、チップ転写板１の半導体チップCは所定のピッチでサポート基板１０上に配置されているので、新たに用意したチップ転写板１の半導体チップCと仮置板２に転写された半導体チップCとは、ピッチ及び配列が一致している。このため、半導体チップＣ毎に位置合わせを行うのではなく、チップ転写板１の位置を合わせることで、多数の半導体チップＣの上下位置が揃う。ところで、位置合わせは、チップ転写板１と仮置板２にそれぞれ設けられたアライメントマークを設けて、２視野カメラ等の画像認識手段を用いるが、更に高精度に積層対象となる２つの半導体チップＣ同士の微調整を行うことが望ましい。そのために、ダイシングの際に形成された刃溝による格子模様を利用するのが良い。そこで、アライメントマークを用いた位置合わせにより半導体チップＣのサイズより小さいレベルでの精度で位置合わせを行ってから、格子模様を用いて位置合わせを行う事で、高精度な位置合わせが（チップ転写板１と仮置板２の相対移動で）実現する。
【００３９】
次に、チップ転写板１を仮置板２の相対距離を、チップ転写板１の熱硬化性接着層Ｒが仮置板２に転写された半導体チップに密着するまで接近させる（図９（ｂ））。その後、チップ転写板１の粘着層１１が剥離性を発現するように硬化させ、チップ転写板１のサポート基板１０を仮置板２から離せば、図９（ｃ）のように半導体チップＣは仮置板２に転写された半導体チップＣに積層された状態で仮固定される。
【００４０】
以上で工程チップ積層数ｎが２におけるステップＳＬ４１は完了し、ステップＳＬ５の判定を行なう。ステップＳＬ５において、チップ積層体ＬＣとして積層すべきチップ積層数Ｎに、工程チップ積層数ｎが達しているか判定する。
【００４１】
このようにして、工程チップ積層数が積層すべきチップ積層数ＮとなってステップＳＬ５の判定が行なわれるまで転写による積層が行なわれる。このため、積層すべきチップ積層数Ｎが４であれば、図１０に示した状態まで半導体チップＣの積層が進んだ段階でステップＳＬ５の判定を経てＰＬ工程は完了する。すなわち図１０は、４層の半導体チップＣが仮固定状態で積層されたチップ積層体ＬＣが、仮置板２に仮固定状態で多数配置された状態となっている。
【００４２】
以上、図８から図１１までは、図７のステップＳＬ３においてチップ転写板１に不良チップがないことを前提として説明してきたが、チップ転写板１が有する多数の半導体チップＣの全てが良品チップであることは殆どなく、通常は不良チップが含まれる。
【００４３】
そこで、以下、本実施形態のＰＬ工程において、チップ転写板１の半導体チップCに不良チップが含まれる場合の処理について説明する。すなわち、図７のステップＳＬ３で「チップ転写板に不良チップ有」となった場合である。
【００４４】
ステップＳＬ３の段階で、前工程の検査情報から、チップ転写板１内の何処の半導体チップＣが不良チップであるか判る。そこで、図１２（ａ）で「ＮＧ」と記した半導体チップＣが不良チップであれば、チップ転写板１から不良チップを除去する。チップ転写板１から、不良チップを除去するのに際して、図１２（ｂ）の例では、光剥離性を有する粘着層１１にレーザー等のスポット光（光剥離性を発現する波長を含む）を照射して、不良チップを除去している。このように、ステップＳＬ４０では、チップ転写板１の半導体チップＣの内、全ての不良チップを除去する。
【００４５】
この後、不良チップを除去したチップ転写１を用いて、ステップＳＬ４１で半導体チップＣの転写を行なう。図１２（ｃ）および図１２（ｄ）は、工程チップ積層数ｎが２の場合について、前述の図９（ａ）と図９（ｂ）と同じ過程を示すものであるが、部分的に半導体チップＣが欠落している。
【００４６】
ところで、仮置板２に半導体チップＣを仮固定状態で転写しながら積層するのに際して、半導体チップＣが欠落した箇所の上には半導体チップＣを積層出来なくなる。そこで、図１２（ｄ）で半導体チップＣが欠落している箇所に、ステップＳＬ４２において、良品の半導体チップＣを補充するように配置する。このステップＳＬ４２を説明するのが図１３である。
【００４７】
図１３（ａ）は、チップ保持手段５が、（チップ転写基板１の半導体チップＣと同仕様でかつ良品の）半導体チップＣを別に用意して、吸着保持して搬送する状態である。次に、図１３（ｂ）のように、チップ保持手段５は良品の半導体チップＣを、仮置板２上で半導体チップＣが欠落した箇所で、下層の半導体チップＣ上に位置合わせして配置する。その後、図１３（ｃ）のように、チップ保持手段５が半導体チップＣの吸着を解除して上昇することで、仮置板２に積層された半導体チップＣの状況は、図９（ｃ）と同様になる。
【００４８】
このように、本発明では、チップ転写板１を用い、多数の半導体チップＣを同時に積層することが出来るとともに、不良チップはチップ転写板１から転写（積層）する前に除去される。このため、半導体チップＣを積層する過程で不良チップが入りこむことはなくなる。なお、不良チップを除去して、良品を補充するための工程が必要となるが、半導体チップＣに占める不良品の割合は数％にも満たないことから、図７のステップＳＬ４０とステップＳＬ４２がＰＬ工程全体のタクトタイムに及ぼす影響も小さい。
【００４９】
図１０のように仮置板２上に仮固定状態で積層された多数のチップ積層体ＬＣは、図２のＰＡ工程で配線基板上の所定位置に仮圧着された後に、ＰＢ工程で本圧着され実装される。そこで、ＰＡ工程とＰＢ工程についても、図を用いて簡単に説明する。
【００５０】
図１４および図１５は、ＰＡ工程について説明するものである。図１４は、多数のチップ積層体ＬＣの中から、チップ積層体保持手段６が任意のチップ積層体ＬＣをピックアップする様子を示したものである。図１４（ａ）のようにチップ積層体ＬＣの最上層の半導体チップＣをチップ積層体保持手段６が吸着保持してから上昇して、図１４（ｂ）のようにチップ積層体ＬＣをピックアップする。ここで、チップ積層体ＬＣをピックアップするためには、（未硬化の）光硬化性接着層Ｒの粘着力に比べて、粘着層２１の粘着力（粘着層２１がない場合は仮置基板２０と熱硬化性接着層Ｒの密着力）よりも強い必要がある。そこで、粘着層２１を光剥離性のものにして、ピックアップする際に対象のチップ積層体ＬＣ直下の粘着層２１にスポット光を照射してもよい。
【００５１】
図１４（ｂ）のようにピックアップされたチップ積層体ＬＣは、チップ積層体保持手段６に保持された状態で移動し、図１５（ａ）の所定位置に、若干の圧力で仮圧着して配置される。ここで、所定位置とはチップ積層体ＬＣの最下層の半導体チップＣのバンプ電極Ｂと配線基板Ｓの電極Ｅが上下に揃った位置である。この後、チップ積層体保持手段６による吸着保持を解除し、仮置板２からチップ積層体ＬＣを順次ピックアップして、配線基板Ｓの実装箇所全てにチップ積層体ＬＣを仮圧着状態で配置する。
【００５２】
配線基板Ｓに仮圧着されたチップ積層体ＬＣは加熱圧着による本圧着を行うことで、配線基板Ｓ上に実装される。仮圧着されたチップ積層体ＬＣを本圧着する際は、図１６のように複数を同時に熱圧着してもよい。図１６（ａ）は複数のチップ積層体ＬＣを同時に加熱圧着する本圧着ヘッド７をチップ積層体ＬＣの上に配置した状態で、図１６（ｂ）は本圧着ヘッド７がチップ積層体ＬＣの熱圧着を開始した状態である。
【００５３】
ところで、半導体チップＣは積層してから熱圧着して実装することで積層した半導体チップＣ同士が電気的にも接続されるものである。すなわち、図１７（ａ）に示すように半導体チップＣはバンプ電極Ｂから貫通電極Ｖを経てバンプ電極Ｂの反対面に露出した電極ＥＣを有しており、半導体チップＣを積層してから熱圧着することで、最下層の半導体チップＣのバンプ電極Ｂが配線基板Ｓの電極Ｅと電気的に接続し、２層目より上の半導体チップＣのバンプ電極Ｂは直下の半導体チップＣの電極ＥＣと電気的に接続された状態となる。また、熱圧着により熱硬化性接着層Ｒが硬化するため、図１７（ｂ）のように熱圧着時に形成された電気的な接続は実装後に固定される。
【００５４】
このように、積層された半導体チップＣ同士が電気的に接続され、配線基板Ｓに接続されたチップ積層体ＬＣは配線基板Ｓ上に固定されるが、配線基板Ｓとともに個片化やパッケージングすることで半導体装置となる。なお、本発明は同仕様の半導体チップＣを積層するのに適したものであることから、大容量化が進むメモリー素子のような半導体装置の製造に特に適している。
【００５５】
本発明は、同時に多数のチップ積層体を形成できることから生産性が極めて高いとともに、積層前の段階で不良チップを除去することができるので、チップ積層体を得る際の
歩留まりも高く、半導体装置の製造において生産性と歩留まりを両立したものだと言える。
【００５６】
ところで、ここまでの説明において、粘着層１１が特定の波長の光を照射されることで半導体チップＣを確実に剥離する例について説明した。これは、（特定の波長の光を照射されることで粘着力が低下するとともに）気泡発生により剥離性を高めた材質を粘着層１１として用いることにより容易に実現し得るものとなっている。
【００５７】
しかし、気泡発生により剥離性を高めた材質を粘着層１１において、特定の波長の光を照射された時にしか気泡は発生しない。このため、硬化して粘着力が低下した粘着層１１でも、特定の波長の光を照射されていなければ半導体チップＣを弱い粘着力ながらも保持する。
【００５８】
そこで、このような残存保持力の影響と対策に関して以下に記述するが、残存保持力の影響を考慮しなければならないのは、図８（ｂ）から図８（ｃ）および図９（ｂ）から図９（ｃ）に示す、チップ転写板１の全ての半導体チップＣを仮置板２または（仮置板２上に）仮固定した半導体チップＣ上に転写する段階である。
【００５９】
チップ転写板１の全ての半導体チップＣを仮置板２に転写する際の状態を図１８に示すが、チップ転写板１は周囲を基板保持手段１０１で保持して、半導体チップＣ側を仮置板２に対向させた状態から転写する。
【００６０】
転写に際して、全ての半導体チップＣを同時に剥離するように、図１９（ａ）のようにサポート基板１０に全面的に光を特定の波長の光を照射する場合、全ての半導体チップＣに剥離力が働くため、光照射と同時に仮置板２から遠ざかるように垂直に基板保持手段１０１を移動させれば、図１９（ｂ）のように半導体チップＣの転写が行なわれ問題ない。ところが、サポート基板１０全面に同時に、半導体チップＣを剥離させる光を照射しようとすると大型な光源が必要になる。
【００６１】
このため、図２０（ａ）のように、レーザー等のスポット光源を走査しながら、半導体チップCを順次剥離させる方法がある。しかし、この方法で、全ての半導体チップCに光を照射してから、基板保持手段１０１を仮置板２から遠ざかるように垂直に移動させようとしても半導体チップCと粘着層１１が密着した状態になっており、全ての半導体チップCを粘着層１１から剥離するのが難しくなる。すなわち、チップ転写板１の全ての半導体チップＣを転写する工程では、特定の波長の光により界面に発生する気泡の効果を充分に活かすことができない。
【００６２】
そこで、特定の波長の光により界面に発生する気泡の効果をスポット光源を用いても活かすための方法を模索した結果、新たな発明に至った。そのプロセスは、図２１のように、基板保持手段１０１を仮置板２から遠ざかる方向に僅かな力を加えた状態で、チップ転写板１の外周部に配置された半導体チップＣから内側に配置された半導体チップＣに、順次（特定の波長の）光を照射するというものである。すなわち、図２１（ａ）において、最外周に配置された半導体チップＣをＤＲ方向に移動するスポット光を照射した後に、内側に配置された半導体チップＣ方向（ＤＣ方向）に順次移動しながら、ＤＲ方向に移動するスポット光を照射して、チップ転写板１の外周部に配置された半導体チップＣから順次転写するものである。
【００６３】
このようにすることで、図２２（ａ）から図２２（ｂ）に示すようにスポット光を受けた粘着層１１が、基板保持手段１０１の移動により半導体チップＣから完全に離れるため、粘着層１１と半導体チップＣの再密着が回避できる。以後、図２２（ｃ）のように、順次内側の半導体チップＣから粘着層が剥離するようにすることで、基板保持手段１０１に大きな力を加えることなく、チップ転写板１の全ての半導体チップＣを確実に転写することが可能となる。
【符号の説明】
【００６４】
１      チップ転写板
２      仮置板
４      加熱ヘッド
５      チップ保持手段
６      チップ積層体保持手段
７      本圧着ヘッド
１０      サポート基板
１１      粘着層
２０      仮置基板
２１      粘着層
１０１      基板保持手段
Ｂ      バンプ電極
Ｃ      半導体チップ
Ｅ      電極（配線基板上の電極）
ＥＣ    電極（半導体チップのバンプ電極形成面の反対側に形成）
ＬＣ    チップ積層体
Ｒ      熱硬化性接着フィルム
Ｓ      配線基板
Ｖ      貫通電極
Ｗ      半導体ウェハ
【図１】
2020136650.tif 000003
【図２】
2020136650.tif 000004
【図３】
2020136650.tif 000005
【図４】
2020136650.tif 000006
【図５】
2020136650.tif 000007
【図６】
2020136650.tif 000008
【図７】
2020136650.tif 000009
【図８】
2020136650.tif 000010
【図９】
2020136650.tif 000011
【図１０】
2020136650.tif 000012
【図１１】
2020136650.tif 000013
【図１２】
2020136650.tif 000014
【図１３】
2020136650.tif 000015
【図１４】
2020136650.tif 000016
【図１５】
2020136650.tif 000017
【図１６】
2020136650.tif 000018
【図１７】
2020136650.tif 000019
【図１８】
2020136650.tif 000020
【図１９】
2020136650.tif 000021
【図２０】
2020136650.tif 000022
【図２１】
2020136650.tif 000023
【図２２】
2020136650.tif 000024