(57)【要約】【課題】ＭＥＭＳ静電容量型加速度センサにおいて、ＭＥＭＳ素子の製造コストを低減すると共にＭＥＭＳ素子の電気的及び機械的特性のバラツキを低減する。【解決手段】検出回路１８はＭＥＭＳ容量対の２つの容量値の差とサーボ信号の積に対応する電圧信号を生成する。復調回路１９はサーボ信号を用いて容量値の差に対応する信号を出力する。制御回路１１０は容量値の差に対応する信号に基づいてサーボ信号を出力する。【選択図】図５
2020034397.tif 000002
【特許請求の範囲】
【請求項１】
可動電極と第１の固定電及び第２の固定電極とを備えたＭＥＭＳ容量対と、
前記可動電極に接続された検出回路と、
前記検出回路に接続された復調回路と、
前記復調回路に接続され、２値のサーボ信号を出力する制御回路と、を有し、
前記制御回路が出力する前記サーボ信号に基づく電圧信号が前記第１の固定電極に印加され、前記サーボ信号を論理反転した信号に基づく電圧信号が前記第２の固定電極に印加され、加速度信号の印加により前記可動電極上に生じる慣性力とバランスする逆向きの静電気力が前記可動電極上に生成されるＭＥＭＳ静電容量型加速度センサであって、
前記検出回路は、
前記ＭＥＭＳ容量対の２つの容量値の差と前記サーボ信号の積に対応する電圧信号を生成し、
前記復調回路は、
前記サーボ信号を用いて前記容量値の差に対応する信号を出力し、
前記制御回路は、
前記容量値の差に対応する信号に基づいて前記サーボ信号を出力することを特徴とするＭＥＭＳ静電容量型加速度センサ。
【請求項２】
前記復調回路は、乗算を行うことを特徴とする請求項１に記載のＭＥＭＳ静電容量型加速度センサ。
【請求項３】
前記復調回路は、相関演算を行うことを特徴とする請求項１に記載のＭＥＭＳ静電容量型加速度センサ。
【請求項４】
前記制御回路と前記前記復調回路との間に設けられた遅延器を更に有し、
前記制御回路が出力した前記サーボ信号は、前記遅延器を経て復調回路に印加されることを特徴とする請求項１に記載のＭＥＭＳ静電容量型加速度センサ。
【請求項５】
前記制御回路は、
ＰＩＤ制御回路と、
前記ＰＩＤ制御回路に接続された１ビット量子化器を有し、
前記１ビット量子化器は、前記サーボ信号を出力することを特徴とする請求項１に記載のＭＥＭＳ静電容量型加速度センサ。
【請求項６】
前記制御回路は、
ＰＩＤ制御回路と、
前記ＰＩＤ制御回路に接続されたデルタシグマ変調器と、を有し、
前記デルタシグマ変調器は、前記サーボ信号を出力することを特徴とする請求項１に記載のＭＥＭＳ静電容量型加速度センサ。
【請求項７】
前記復調回路と前記ＰＩＤ制御回路の間に設けられた加算器を更に有することを特徴とする請求項６に記載のＭＥＭＳ静電容量型加速度センサ。
【請求項８】
前記検出回路は、
オペアンプと、
容量素子と抵抗素子で構成されるＣ／Ｖ変換アンプと、
前記オペアンプ及び前記Ｃ／Ｖ変換アンプの出力に接続されたローパスフィルタと、
前記ローパスフィルタの出力に接続されたＡ／Ｄ変換器と、
を有することを特徴とする請求項１に記載のＭＥＭＳ静電容量型加速度センサ。
【請求項９】
前記検出回路は、
オペアンプと、
容量素子と抵抗素子で構成されるＣ／Ｖ変換アンプと、
前記オペアンプ及び前記Ｃ／Ｖ変換アンプの出力に接続されたハイパスフィルタと、
前記ハイパスフィルタの出力に接続されたＡ／Ｄ変換器と、
を有することを特徴とする請求項１に記載のＭＥＭＳ静電容量型加速度センサ。
【請求項１０】
前記制御回路に接続されたハイパスフィルタを更に有し、
前記復調回路は、前記サーボ信号を前記ハイパスフィルタで処理した信号を用いて、前記容量値の差に対応する信号を出力することを特徴とする請求項１に記載のＭＥＭＳ静電容量型加速度センサ。
【請求項１１】
第３及び第４の固定電極を更に有し、
前記第３の固定電極に第１の直流電位を印加し、前記第４の固定電極に第２の直流電位を印加して、前記可動電極上に重力と逆向きの静電気力を発生させることを特徴とする請求項１に記載のＭＥＭＳ静電容量型加速度センサ。
【請求項１２】
重力が前記可動電極に印加されていない状態で、前記第１の固定電極と前記可動電極の間の第１の距離が、前記第２の固定電極と前記可動電極の間の第２の距離とは異なることを特徴とする請求項１に記載のＭＥＭＳ静電容量型加速度センサ。
【請求項１３】
前記第１の固定電極の第１の面積と前記第２の固定電極の第２の面積が異なることを特徴とする請求項１に記載のＭＥＭＳ静電容量型加速度センサ。
【請求項１４】
可動電極と第１の固定電極及び第２の固定電極とを備えた第１のＭＥＭＳ容量対と、
前記可動電極と第３の固定電極及び第４の固定電極を備えた第２のＭＥＭＳ容量対と、
前記可動電極に接続された検出回路と、
前記検出回路に接続された第１の復調回路と、
前記検出回路に接続された第２の復調回路と、
前記第１の復調回路に接続され、２値の第１のサーボ信号を出力する第１の制御回路と、
前記第２の復調回路に接続され、２値の第２のサーボ信号を出力する第２の制御回路と、を有し、
前記第１の制御回路が出力する前記第１のサーボ信号に基づく電圧信号が前記第１の固定電極に印加され、前記第１のサーボ信号を論理反転した信号に基づく電圧信号が前記第２の固定電極に印加され、第１の軸方向の加速度信号の印加により前記可動電極上に生じる慣性力とバランスする逆向きの静電気力が前記可動電極上に生成され、
前記第２の制御回路が出力する前記第２のサーボ信号に基づく電圧信号が前記第３の固定電極に印加され、前記第２のサーボ信号を論理反転した信号に基づく電圧信号が前記第４の固定電極に印加され、前記第１の軸方向と異なる第２の軸方向の加速度信号の印加により前記可動電極上に生じる慣性力とバランスする逆向きの静電気力が前記可動電極上に生成されるＭＥＭＳ静電容量型加速度センサであって、
前記検出回路は、
前記第１のＭＥＭＳ容量対の２つの第１の容量値の差と前記第１のサーボ信号の積に対応する第１の電圧信号と、前記第２のＭＥＭＳ容量対の２つの第２の容量値の差と前記第２のサーボ信号の積に対応する第２の電圧信号を生成し、
前記第１の復調回路は、
前記第１のサーボ信号を用いて前記第１のＭＥＭＳ容量対の前記第１の容量値の差に対応する信号を出力し、
前記第２の復調回路は、
前記第２のサーボ信号を用いて前記第２のＭＥＭＳ容量対の前記第２の容量値の差に対応する信号を出力し、
前記第１の制御回路は、
前記第１のＭＥＭＳ容量対の前記第１の容量値の差に対応する信号に基づいて前記第１のサーボ信号を出力し、
前記第２の制御回路は、
前記第２のＭＥＭＳ容量対の前記第２の容量値の差に対応する信号に基づいて前記第２のサーボ信号を出力することを特徴とするＭＥＭＳ静電容量型加速度センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ静電容量型加速度センサに関する。
【背景技術】
【０００２】
石油や天然ガスなどを探査する反射法地震探査では、資源が埋蔵されていると予測される地層の地表面上に、多数の加速度センサが所定の２次元配置となるようにばら撒かれて設置される。その後、人工地震を起こしてその地震波が地層により反射してくる反射波を加速度として捉える。
【０００３】
２次元的に配置されたセンサ群で一斉に受けた加速度データを解析して、地層の状態を調べて石油や天然ガスなどの資源の有無を判定する。反射法地震探査用の加速度センサは、微弱な加速度信号を検出するために、他の分野の加速度センサと比べて桁違いに雑音が小さい必要がある。
【０００４】
そのため、従来、極低雑音の加速度センサとしてジオフォンが用いられてきた。しかし、ジオフォンは、数１０Ｈｚ以下の低周波帯で雑音が大きくなること、原理的に入力周波数帯域幅が狭いこと、量産に不向きなことなどから、次世代の高精度な地震探査には不向きであると考えられる。
【０００５】
そこで、上記の問題を原理的に回避できるＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）加速度センサが、次世代の高精度地震探査用途に期待され始めている。次世代高精度地震探査では１００万台規模の加速度センサを用いる。ＭＥＭＳ加速度センサは、極低雑音であることに加えて低コストである必要がある。そのため、低消費電力化によるバッテリコストの低減、製造コストの低減及びバラツキ低減による歩留まりの向上が求められている。
【０００６】
特許文献１には、ＭＥＭＳ加速度センサに関連する技術が開示されている。具体的には、特許文献１では、加速度信号検出用のＭＥＭＳとサーボ力印加用のＭＥＭＳを備える。これにより、加速度信号検出とサーボ制御が同時平行で行われる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１６−０７０８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、ＭＥＭＳ加速度センサでは、低雑音かつ低消費電力であることに加えて、ＭＥＭＳ素子の製造コストを低減すると共にＭＥＭＳ素子の電気的及び機械的特性のバラツキを低減することが求められている。
【０００９】
しかし、特許文献２では、加速度信号検出とサーボ制御が同時平行で行われるため、時分割処理の場合よりもＭＥＭＳ素子が大型かつ複雑な構造になる。このため、ＭＥＭＳ素子の製造コストを低減すると共にＭＥＭＳ素子の電気的及び機械的特性のバラツキを低減することは困難である。
【００１０】
本発明の目的は、ＭＥＭＳ静電容量型加速度センサにおいて、ＭＥＭＳ素子の製造コストを低減すると共にＭＥＭＳ素子の電気的及び機械的特性のバラツキを低減することにある。
【課題を解決するための手段】
【００１１】
本発明の一態様のＭＥＭＳ静電容量型加速度センサは、可動電極と第１の固定電及び第２の固定電極とを備えたＭＥＭＳ容量対と、前記可動電極に接続された検出回路と、前記検出回路に接続された復調回路と、前記復調回路に接続され、２値のサーボ信号を出力する制御回路とを有し、前記制御回路が出力する前記サーボ信号に基づく電圧信号が前記第１の固定電極に印加され、前記サーボ信号を論理反転した信号に基づく電圧信号が前記第２の固定電極に印加され、加速度信号の印加により前記可動電極上に生じる慣性力とバランスする逆向きの静電気力が前記可動電極上に生成されるＭＥＭＳ静電容量型加速度センサであって、前記検出回路は、前記ＭＥＭＳ容量対の２つの容量値の差と前記サーボ信号の積に対応する電圧信号を生成し、前記復調回路は、前記サーボ信号を用いて前記容量値の差に対応する信号を出力し、前記制御回路は、前記容量値の差に対応する信号に基づいて前記サーボ信号を出力することを特徴とする。
【００１２】
本発明の一態様のＭＥＭＳ静電容量型加速度センサは、可動電極と第１の固定電極及び第２の固定電極とを備えた第１のＭＥＭＳ容量対と、前記可動電極と第３の固定電極及び第４の固定電極を備えた第２のＭＥＭＳ容量対と、前記可動電極に接続された検出回路と、前記検出回路に接続された第１の復調回路と、前記検出回路に接続された第２の復調回路と、前記第１の復調回路に接続され、２値の第１のサーボ信号を出力する第１の制御回路と、前記第２の復調回路に接続され、２値の第２のサーボ信号を出力する第２の制御回路とを有し、前記第１の制御回路が出力する前記第１のサーボ信号に基づく電圧信号が前記第１の固定電極に印加され、前記第１のサーボ信号を論理反転した信号に基づく電圧信号が前記第２の固定電極に印加され、第１の軸方向の加速度信号の印加により前記可動電極上に生じる慣性力とバランスする逆向きの静電気力が前記可動電極上に生成され、前記第２の制御回路が出力する前記第２のサーボ信号に基づく電圧信号が前記第３の固定電極に印加され、前記第２のサーボ信号を論理反転した信号に基づく電圧信号が前記第４の固定電極に印加され、前記第１の軸方向と異なる第２の軸方向の加速度信号の印加により前記可動電極上に生じる慣性力とバランスする逆向きの静電気力が前記可動電極上に生成されるＭＥＭＳ静電容量型加速度センサであって、前記検出回路は、前記第１のＭＥＭＳ容量対の２つの第１の容量値の差と前記第１のサーボ信号の積に対応する第１の電圧信号と、前記第２のＭＥＭＳ容量対の２つの第２の容量値の差と前記第２のサーボ信号の積に対応する第２の電圧信号を生成し、前記第１の復調回路は、前記第１のサーボ信号を用いて前記第１のＭＥＭＳ容量対の前記第１の容量値の差に対応する信号を出力し、前記第２の復調回路は、前記第２のサーボ信号を用いて前記第２のＭＥＭＳ容量対の前記第２の容量値の差に対応する信号を出力し、前記第１の制御回路は、前記第１のＭＥＭＳ容量対の前記第１の容量値の差に対応する信号に基づいて前記第１のサーボ信号を出力し、前記第２の制御回路は、前記第２のＭＥＭＳ容量対の前記第２の容量値の差に対応する信号に基づいて前記第２のサーボ信号を出力することを特徴とする。
【発明の効果】
【００１３】
本発明の一態様によれば、ＭＥＭＳ静電容量型加速度センサにおいて、ＭＥＭＳ素子の製造コストを低減すると共にＭＥＭＳ素子の電気的及び機械的特性のバラツキを低減することができる。
【図面の簡単な説明】
【００１４】
【図１】関連技術１のＭＥＭＳ静電容量型加速度センサを説明する図である。
【図２】関連技術２のＭＥＭＳ静電容量型加速度センサを説明する図である。
【図３】関連技術１のＭＥＭＳ静電容量型加速度センサの動作タイムチャートである。
【図４】関連技術２のＭＥＭＳ静電容量型加速度センサの動作タイムチャートである。
【図５】実施例１のＭＥＭＳ静電容量型加速度センサを説明する図である。
【図６】実施例１のＭＥＭＳ静電容量型加速度センサの動作タイムチャートである。
【図７】実施例２のＭＥＭＳ静電容量型加速度センサを説明する図である。
【図８】実施例２を補足説明する図である。
【図９】実施例３のＭＥＭＳ静電容量型加速度センサを説明する図である。
【図１０】実施例４のＭＥＭＳ静電容量型加速度センサを説明する図である。
【図１１】実施例５のＭＥＭＳ静電容量型加速度センサを説明する図である。
【図１２】実施例５を補足説明する図である。
【図１３】実施例５を補足説明する図である。
【図１４】実施例５を補足説明する図である。
【図１５】実施例５を補足説明する図である。
【図１６】実施例５を補足説明する図である。
【図１７】実施例６のＭＥＭＳ静電容量型加速度センサを説明する図である。
【図１８】実施例７のＭＥＭＳ静電容量型加速度センサを説明する図ある。
【図１９】実施例８のＭＥＭＳ静電容量型加速度センサを説明する図である。
【図２０】実施例９のＭＥＭＳ静電容量型加速度センサを説明する図である。
【図２１】実施例１０のＭＥＭＳ静電容量型加速度センサを説明する図である。
【図２２】実施例１１のＭＥＭＳ静電容量型加速度センサを説明する図である。
【図２３】実施例１１のＭＥＭＳ静電容量型加速度センサ動作タイムチャートである。
【図２４】実施例１２のＭＥＭＳ静電容量型加速度センサを説明する図である。
【発明を実施するための形態】
【００１５】
以下、図面を用いて説明する。
【００１６】
最初に、図１を参照して、関連技術１のＭＥＭＳ静電容量型加速度センサについて説明する。
図１に示すように、ＭＥＭＳ静電容量型加速度センサは、機械的におもりの役割を兼ねている可動電極１１、固定電極１２及び固定電極１３で構成される一つのＭＥＭＳ容量対を備える。すなわち、可動電極１１と固定電極１２の間に容量値Ｃ＋ΔＣの容量が形成され、可動電極１１と固定電極１３の間に容量値Ｃ−ΔＣの容量が形成される。可動電極１１が固定電極１２と固定電極１３の中央に位置する時、容量変化ΔＣはゼロとなり、可動電極１１が中央より上に位置する時、ΔＣは正の値、可動電極１１が中央より下に位置する時、ΔＣは負の値となる。
【００１７】
さらに、可動電極１１とフレーム１６の間にはバネ１４が、可動電極１１とフレーム１７の間にはバネ１５が接続されている。可動電極１１が固定電極１２と固定電極１３の中央に位置する時、バネ１４もバネ１５も自然長となっており、それらの及ぼす弾性力はゼロである。可動電極１１が中央より上に位置する時、バネ１４は縮むため、可動電極１１に対して下向きに弾性力を及ぼす。
【００１８】
また、バネ１５は伸びるため、可動電極１１に対して、やはり下向きの弾性力を及ぼす。したがって、これらの合力である下向きの力が可動電極１１に及ぼされる。一方、可動電極１１が中央より下に位置する時、バネ１４は伸びるため、可動電極１１に対して上向きに弾性力を及ぼす。また、バネ１５は縮むため、可動電極１１に対して、やはり上向きの弾性力を及ぼす。したがって、これらの合力である上向きの力が可動電極１１に及ぼされる。
【００１９】
可動電極１１は検出回路１８に接続され、検出回路１８の出力は復調器１９に接続され、復調器１９の出力には容量変化ΔＣに対応する信号が得られる。復調器１９の出力は制御回路１１０に接続され、制御回路１１０は前記ΔＣに対応する信号にもとづいて、１ビット（２値）のサーボ信号を生成する。また、制御回路１１０は容量変化ΔＣの検出に必要なキャリア信号も生成する。キャリア信号は一定周波数のパルス信号である。キャリア信号は復調でも必要になるため、遅延器１１１を経て、復調器１９に印加される。さらに、制御回路１１０は、サーボ制御と加速度信号検出の相互干渉を抑制するために、リセット信号も生成する。リセット信号、キャリア信号、サーボ信号はそれぞれ、スイッチ１１３、１１２、１１４により時分割で交互に、バッファ１１５および反転バッファ１１６に入力される。バッファ１１５は、この時分割信号を期間に応じて適切な電圧レベルの電圧信号ＶＰに変換する。
【００２０】
図３の動作タイムチャートに示すように、加速度信号検出期間はキャリア信号として必要な電圧レベルに、サーボ制御期間はサーボ信号として必要な電圧レベルに変換する。また、リセット期間は、例えばグランド電位に変換する。一方、反転バッファ１１６は前記時分割信号を論理反転し、バッファ１１５と同様に、期間に応じて適切な電圧レベルの電圧信号ＶＮに変換する。なお、リセット期間はＶＰと同じ電位、例えば、グランド電位に変換する。バッファ１１５の出力電圧信号ＶＰは固定電極１２に印加され、反転バッファ１１６の出力電圧信号ＶＮは固定電極１３に印加される。
【００２１】
このＭＥＭＳ静電容量型加速度センサのフレーム１６、１７などは、加速度を測定したい対象の物体と一体となって運動するように、測定対象の物体の面上に固定される。振動などにより、前記測定対象の物体と前記フレームに加速度信号「ａ」が印加されると、おもりでもある可動電極１１には、前記加速度信号と逆向きの方向で、かつ、可動電極１１の質量と前記加速度信号の大きさとの積の大きさの慣性力「−ｍ＊ａ」が印加される。
【００２２】
さらに、可動電極１１には重力「ｍ＊ｇ＊ｃｏｓθ」も印加される。ここで、ｍは可動電極１１の質量、ｇは重力加速度である９．８ｍ／ｓ２、θは可動電極１１の振動方向（図１における上下方向）と鉛直方向の間のなす角度である。ここで、可動電極１１に印加される前記慣性力と重力の和、すなわち、「ｍ＊（−ａ＋ｇ＊ｃｏｓθ」を「外部力」と呼ぶ。
【００２３】
上記の通り、ＭＥＭＳ静電容量型加速度センサに加速度信号が印加されると、可動電極１１に外部力が印加され、可動電極１１が変位して前記容量変化ΔＣが生じる。前記変位は、バネ１４、１５による弾性力と外部力がバランスするように生じる。検出回路１８は容量変化ΔＣを検出し、制御回路１１０は、その検出結果にもとづいて、容量変化ΔＣがゼロに近づくようにサーボ信号を生成し、固定電極１２と固定電極１３に印加して可動電極１１に静電気力を及ぼす。これにより、可動電極１１には、前記可動電極１１に印加された外部力とともに、それをキャンセルしようとする前記静電気力も印加される。
【００２４】
この静電気力がまだ前記可動電極１１に印加された外部力と等しくなっていない場合は、両者の力の差分とバネ１４、１５による弾性力がバランスするように、可動電極１１の変位と容量変化ΔＣが生じる。以下、同様に、この容量変化ΔＣの検出とサーボ信号の生成、印加が繰り返されることで、可動電極１１に印加された外部力と前記静電気力がバランスする定常状態に至る。この時、弾性力はゼロでよいため、可動電極１１の変位はゼロ、すなわち、可動電極１１は固定電極１２と固定電極１３の中央の位置に維持される。
【００２５】
前記の通り、定常状態では、入力加速度信号に対応する前記可動電極１１に印加された外部力は、前記静電気力とバランスしているため、その静電気力を生成しているサーボ信号は入力加速度信号に対応している。そのため、サーボ信号をＭＥＭＳ静電容量型加速度センサの出力信号とみなすことができる。なお、サーボ信号は入力加速度信号成分以外の不要成分も含むため、図示していないデジタルフィルタにより不要成分を抑圧した後、最終的な出力となる。
【００２６】
このＭＥＭＳ静電容量型加速度センサは、一対の固定電極１２、１３しか備えていないため、前記説明や図３の動作タイムチャートに示した通り、リセット、加速度信号検出、サーボ制御が時分割で行われる。加速度信号検出期間は、前記電圧信号ＶＰ、ＶＮは差動キャリア信号として機能する。すなわち、この差動キャリア信号を固定電極１２、１３に印加することで、前記容量変化ΔＣとキャリア信号の積に相当する電荷信号が可動電極１１上に生成され、検出回路１８は、この電荷信号に対して増幅などの処理を行う。
【００２７】
前記電荷信号はキャリア信号周波数近傍の周波数帯域に局在するため、検出回路１８内で低周波の１／ｆ雑音や直流オフセット電圧が加わっても影響を受けない。復調器１９は、前記電荷信号をキャリア信号と乗算することで、元の容量変化・Ｃに対応する信号に戻している。また、復調器１９で乗算されるキャリア信号を、前記電荷信号が検出回路１８により受ける遅延時間と等しい時間だけ、遅延器１１１により遅延させることで、タイミングの同期を取っている。
【００２８】
なお、復調器１９では、前記乗算後にフィルタにより不要成分が抑圧される。制御回路１１０は、前記容量変化ΔＣに対応する信号にもとづいて、前記１ビットのサーボ信号を生成し、続くサーボ制御期間において、固定電極１２、１３に印加する。以上の加速度信号検出、サーボ制御がリセット動作をはさんで交互に繰り返される。
【００２９】
しかしながら、このＭＥＭＳ静電容量型加速度センサでは、図３の動作タイムチャートに示された「Ｔ／３」の通り、加速度信号検出期間、サーボ制御期間とも１／３に短縮されてしまう。なお、Ｔはサーボ信号の更新間隔として定義されている。そのため、検出回路１８や制御回路１１０を３倍高速に動作させる必要があり、検出回路１８や制御回路１１０の消費電力が増大する。さらに、短い期間の電圧印加で所定の静電気力を確保するために、図３の通り、サーボ制御期間中の電圧信号ＶＰ、ＶＮの電圧レベルをより高くする必要がある。そのため、ＭＥＭＳ容量対や寄生容量に対する充放電電力が増大する。
【００３０】
以上の通り、関連技術１のＭＥＭＳ静電容量型加速度センサでは消費電力が大きくなってしまうという問題がる。
【００３１】
図２を参照して、関連技術２のＭＥＭＳ静電容量型加速度センサについて説明する。
関連技術２のＭＥＭＳ静電容量型加速度センサの可動電極１１は、挿入された絶縁層２５により左右に分断されている。前記可動電極１１の左側の部分、および、固定電極１２、固定電極１３で構成される第一のＭＥＭＳ容量対と、前記可動電極１１の右側の部分、および、固定電極２１、固定電極２２で構成される第二のＭＥＭＳ容量対をともに備えている。可動電極１１の右側の部分と固定電極２１の間に容量値Ｃ＋ΔＣの容量が形成され、可動電極１１の右側の部分と固定電極２２の間に容量値Ｃ−ΔＣの容量が形成される。
【００３２】
可動電極１１が固定電極２１と固定電極２２の中央に位置する時、容量変化ΔＣはゼロとなり、可動電極１１が中央より上に位置する時、ΔＣは正の値、可動電極１１が中央より下に位置する時、ΔＣは負の値となる。さらに、可動電極１１とフレーム１６の間にはバネ１４が、可動電極１１とフレーム１７の間にはバネ１５が接続されている。
【００３３】
可動電極１１が固定電極２１と固定電極２２の中央に位置する時、バネ１４もバネ１５も自然長となっており、それらの及ぼす弾性力はゼロである。可動電極１１が中央より上に位置する時はバネ１４は縮むため、可動電極１１に対して下向きに弾性力を及ぼす。また、バネ１５は伸びるため、可動電極１１に対して、やはり下向きの弾性力を及ぼす。
【００３４】
したがって、これらの合力である下向きの力が可動電極１１に及ぼされる。一方、可動電極１１が中央より下に位置する時はバネ１４は伸びるため、可動電極１１に対して上向きに弾性力を及ぼす。また、バネ１５は縮むため、可動電極１１に対して、やはり上向きの弾性力を及ぼす。したがって、これらの合力である上向きの力が可動電極１１に及ぼされる。
【００３５】
可動電極１１の右側の部分は検出回路１８に接続され、検出回路１８の出力は復調器１９に接続され、復調器１９の出力には容量変化ΔＣに対応する信号が得られる。復調器１９の出力は制御回路１１０に接続され、制御回路１１０は前記・Ｃに対応する信号にもとづいて、１ビット（２値）のサーボ信号を生成する。また、制御回路１１０は容量変化ΔＣの検出に必要なキャリア信号も生成する。キャリア信号は一定周波数のパルス信号である。キャリア信号は復調でも必要になるため、遅延器１１１を経て、復調器１９に印加される。
【００３６】
サーボ信号はバッファ１１５および反転バッファ１１６に入力される。バッファ１１５は前記１ビットのサーボ信号を、サーボ信号として適切な電圧レベルの１ビット電圧信号ＶＰに変換して、固定電極１２に印加する。また、反転バッファ１１６は前記１ビットのサーボ信号を論理反転し、バッファ１１５と同様に、サーボ信号として適切な電圧レベルの１ビット電圧信号ＶＮに変換して、固定電極１３に印加する。
【００３７】
なお、前記可動電極１１の左側の部分は固定電位、例えば、グランド電位に接続されている。一方、キャリア信号はバッファ２３および反転バッファ２４に入力される。バッファ２３は前記キャリア信号を、キャリア信号として適切な電圧レベルのパルス電圧信号ＶＤＰに変換して、固定電極２１に印加する。また、反転バッファ２４は前記キャリア信号を論理反転し、バッファ２３と同様、キャリア信号として適切な電圧レベルのパルス電圧信号ＶＤＮに変換して、固定電極２２に印加する。
【００３８】
図１の関連技術１と同様に、この関連技術２のＭＥＭＳ静電容量型加速度センサに加速度信号が印加されると、可動電極１１に外部力が印加され、可動電極１１が変位して、第二のＭＥＭＳ容量対に前記容量変化ΔＣが生じる。前記変位は、前記バネ１４、１５による弾性力と前記外部力がバランスするように生じる。検出回路１８は容量変化ΔＣを検出する。制御回路１１０は、その検出結果にもとづいて、容量変化ΔＣがゼロに近づくようにサーボ信号を生成し、固定電極１２と固定電極１３に印加して可動電極１１に静電気力を及ぼす。これにより、可動電極１１には、可動電極１１に印加された外部力とともに、それをキャンセルしようとする前記静電気力も印加される。
【００３９】
この静電気力がまだ可動電極１１に印加された外部力と等しくなっていない場合は、両者の力の差分とバネ１４、１５による弾性力がバランスするように、可動電極１１の変位と容量変化ΔＣが生じる。以下、同様に、この容量変化ΔＣの検出とサーボ信号の生成、印加が繰り返されることで、可動電極１１に印加された外部力と前記静電気力がバランスする定常状態に至る。この時、弾性力はゼロでよいため、可動電極１１の変位はゼロ、すなわち、可動電極１１は固定電極２１と固定電極２２の中央の位置に維持される。
【００４０】
前記の通り、定常状態では、入力加速度信号に対応する前記可動電極１１に印加された外部力は、前記静電気力とバランスしているため、その静電気力を生成しているサーボ信号は入力加速度信号に対応している。そのため、サーボ信号をＭＥＭＳ加速度センサの出力信号とみなすことができる。なお、サーボ信号は入力加速度信号成分以外の不要成分も含むため、図示していないデジタルフィルタにより不要成分を抑圧した後、最終的な出力となる。
【００４１】
この関連技術２のＭＥＭＳ静電容量型加速度センサは、固定電極２１、２２の追加により、第二のＭＥＭＳ容量対を備えるため、前記の通り、サーボ制御用に第一のＭＥＭＳ容量対を、加速度信号検出のためのキャリア信号印加用に第二のＭＥＭＳ容量対を用いることができる。そのため、図４の動作タイムチャートに示した通り、加速度信号検出とサーボ制御を同時平行で実施できる。
【００４２】
すなわち、差動キャリア信号ＶＤＰ、ＶＤＮを固定電極２１、２２に印加することで、前記容量変化ΔＣとキャリア信号の積に相当する電荷信号が前記可動電極１１の右側の部分に生成され、検出回路１８は、この電荷信号に対して増幅などの処理を行う。前記電荷信号はキャリア信号周波数近傍の周波数帯域に局在するため、検出回路１８内で低周波の１／ｆ雑音や直流オフセット電圧が加わっても影響を受けない。復調器１９は、前記電荷信号をキャリア信号と乗算することで、元の容量変化・Ｃに対応する信号に戻している。
【００４３】
また、復調器１９で乗算されるキャリア信号を、前記電荷信号が検出回路１８により受ける遅延時間と等しい時間だけ、遅延器１１１により遅延させることで、タイミングの同期を取っている。なお、復調器１９では、前記乗算後にフィルタにより不要成分が抑圧される。制御回路１１０は、前記容量変化・Ｃに対応する信号にもとづいて、前記１ビットのサーボ信号を生成し、固定電極１２、１３に印加する。以上の動作において、前記絶縁層２５は、サーボ信号が前記可動電極１１の右側の部分に混入して前記電荷信号に干渉するのを防止する役割を果たしている。
【００４４】
この関連技術２のＭＥＭＳ静電容量型加速度センサは、加速度信号検出とサーボ制御を同時平行で実施できるため、図４の動作タイムチャートに示された「Ｔ」の通り、加速度信号検出期間もサーボ制御期間も短縮されない。そのため、検出回路１８や制御回路１１０を低速で動作させることができ、これらの消費電力を低減できる。また、サーボ信号を常時印加できるため、図４の通り、１ビット電圧信号ＶＰ、ＶＮの電圧レベルをより低くしても、所定の静電気力を確保できる。そのため、ＭＥＭＳ容量対や寄生容量に対する充放電電力を低減できる。
【００４５】
しかしながら、この関連技術２のＭＥＭＳ静電容量型加速度センサでは、ＭＥＭＳ素子が大型かつ複雑な構造になるため、ＭＥＭＳ素子の製造コストの低減や電気的及び機械的な特性バラツキの低減に問題がある。
【００４６】
以上の関連技術１、２の問題を踏まえて、本発明の実施例のＭＥＭＳ静電容量型加速度センサでは、１ビットのサーボ信号をキャリア信号としても流用することで、一つのＭＥＭＳ容量対だけを用いながら、加速度信号検出とサーボ制御を同時平行で実施する。
【００４７】
これにより、実施例のＭＥＭＳ静電容量型加速度センサでは、低雑音かつ低消費電力であることに加えて、ＭＥＭＳ素子の製造コストを低減すると共にＭＥＭＳ素子の電気的及び機械的特性のバラツキを低減することが可能になる。
【００４８】
以下、図面を用いて、本発明の実施例について説明する。
【実施例１】
【００４９】
図５を参照して、実施例１のＭＥＭＳ静電容量型加速度センサの構成について説明する。
図５の通り、実施例１のＭＥＭＳ静電容量型加速度センサＭＥＭＳは、機械的におもりの役割を兼ねている可動電極１１、および、固定電極１２、固定電極１３で構成される一つのＭＥＭＳ容量対を備える。すなわち、可動電極１１と固定電極１２の間に容量値Ｃ＋ΔＣの容量が形成され、可動電極１１と固定電極１３の間に容量値Ｃ−ΔＣの容量が形成される。
【００５０】
可動電極１１が固定電極１２と固定電極１３の中央に位置する時、容量変化ΔＣはゼロとなり、可動電極１１が中央より上に位置する時、ΔＣは正の値、可動電極１１が中央より下に位置する時、ΔＣは負の値となる。さらに、可動電極１１とフレーム１６の間にはバネ１４が、可動電極１１とフレーム１７の間にはバネ１５が接続されている。可動電極１１が固定電極１２と固定電極１３の中央に位置する時、バネ１４もバネ１５も自然長となっており、それらの及ぼす弾性力はゼロである。可動電極１１が中央より上に位置する時、バネ１４は縮むため、可動電極１１に対して下向きに弾性力を及ぼす。
【００５１】
また、バネ１５は伸びるため、可動電極１１に対して、やはり下向きの弾性力を及ぼす。したがって、これらの合力である下向きの力が可動電極１１に及ぼされる。一方、可動電極１１が中央より下に位置する時、バネ１４は伸びるため、可動電極１１に対して上向きに弾性力を及ぼす。また、バネ１５は縮むため、可動電極１１に対して、やはり上向きの弾性力を及ぼす。したがって、これらの合力である上向きの力が可動電極１１に及ぼされる。
【００５２】
可動電極１１は検出回路１８に接続され、検出回路１８の出力は復調器１９に接続され、復調器１９の出力には容量変化ΔＣに対応する信号が得られる。復調器１９の出力は制御回路１１０に接続され、制御回路１１０は前記ΔＣに対応する信号にもとづいて、１ビット（２値）のサーボ信号を生成する。前記１ビットのサーボ信号は、バッファ１１５および反転バッファ１１６に入力される。さらに、前記１ビットのサーボ信号は遅延器１１１を経て、復調器１９にも印加される。
【００５３】
バッファ１１５は前記１ビットのサーボ信号を、サーボ信号として、かつ、キャリア信号として適切な電圧レベルの電圧信号ＶＰに変換する。一方、反転バッファ１１６は前記１ビットのサーボ信号を論理反転し、バッファ１１５と同様に、サーボ信号として、かつ、キャリア信号として適切な電圧レベルの電圧信号ＶＮに変換する。バッファ１１５の出力電圧信号ＶＰは固定電極１２に印加され、反転バッファ１１６の出力電圧信号ＶＮは固定電極１３に印加される。
【００５４】
図１の関連技術１と同様に、この実施例１のＭＥＭＳ静電容量型加速度センサに加速度信号が印加されると、可動電極１１に外部力が印加され、可動電極１１が変位して前記容量変化ΔＣが生じる。前記変位は、前記バネ１４、１５による弾性力と前記外部力がバランスするように生じる。検出回路１８は容量変化ΔＣを検出し、制御回路１１０は、その検出結果にもとづいて、容量変化・Ｃがゼロに近づくようにサーボ信号を生成し、固定電極１２と固定電極１３に印加して可動電極１１に静電気力を及ぼす。これにより、可動電極１１には、前記可動電極１１に印加された外部力とともに、それをキャンセルしようとする前記静電気力も印加される。
【００５５】
この静電気力がまだ前記可動電極１１に印加された外部力と等しくなっていない場合は、両者の力の差分とバネ１４、１５による弾性力がバランスするように、可動電極１１の変位と容量変化ΔＣが生じる。以下、同様に、この容量変化ΔＣの検出とサーボ信号の生成、印加が繰り返されることで、前記可動電極１１に印加された外部力と前記静電気力がバランスする定常状態に至る。この時、弾性力はゼロでよいため、可動電極１１の変位はゼロ、すなわち、可動電極１１は固定電極１２と固定電極１３の中央の位置に維持される。
【００５６】
前記の通り、定常状態では、入力加速度信号に対応する前記可動電極１１に印加された外部力は、前記静電気力とバランスしているため、その静電気力を生成しているサーボ信号は入力加速度信号に相当している。そのため、サーボ信号をＭＥＭＳ加速度センサの出力信号とみなすことができる。なお、サーボ信号は入力加速度信号成分以外の不要成分も含むため、図示していないデジタルフィルタにより不要成分を抑圧した後、最終的な出力となる。
【００５７】
この実施例１のＭＥＭＳ静電容量型加速度センサは、図１や図２の関連技術１、２とは異なり、１ビットのサーボ信号をキャリア信号としても流用している。一対の固定電極１２、１３しか備えていないため、前記の通り、これらの電極には差動のサーボ電圧信号ＶＰ、ＶＮを印加している。この時に、可動電極１１上に、前記容量変化ΔＣと１ビットのサーボ信号の積に相当する電荷信号が生成される点に着眼している。検出回路１８は、この電荷信号に対して増幅などの処理を行う。１ビットのサーボ信号は、１ビット量子化に起因する高周波成分を十分に多く含むため、前記電荷信号は高周波成分に十分な情報を含んでいる。そのため、検出回路１８内で低周波の１／ｆ雑音や直流オフセット電圧が加わっても影響を受けにくい。復調器１９は、前記電荷信号をサーボ信号と乗算することで相関を取り、元の容量変化ΔＣに対応する信号に戻している。
【００５８】
例えば、サーボ信号が「１  −１  １  １  −１  １  −１  −１  １  …」である場合、前記電荷信号は「ΔＣ  −ΔＣ  ΔＣ  ΔＣ  −ΔＣ  ΔＣ  −ΔＣ  −ΔＣ  ΔＣ  …」であり、復調器１９で前記サーボ信号「１  −１  １  １  −１  １  −１  −１  １  …」と乗算され、「ΔＣ  −ΔＣ  ΔＣ  ΔＣ  −ΔＣ  ΔＣ  −ΔＣ  −ΔＣ  ΔＣ  …」となる。
【００５９】
なお、復調器１９で乗算されるサーボ信号を、前記電荷信号が検出回路１８により受ける遅延時間と等しい時間だけ、遅延器１１１により遅延させることで、タイミングの同期を取っている。また、復調器１９では、前記乗算後にフィルタにより不要成分が抑圧される。制御回路１１０は、前記容量変化・Ｃに対応する信号にもとづいて、前記１ビットのサーボ信号を生成し、固定電極１２、１３に印加する。
【００６０】
図６を参照して、実施例１のＭＥＭＳ静電容量型加速度センサの動作について説明する。
加速度信号検出とサーボ制御を同時平行で実施できるため、図６の動作タイムチャートに示された「Ｔ」の通り、加速度信号検出期間もサーボ制御期間も短縮されない。そのため、検出回路１８や制御回路１１０を低速で動作させることができ、これらの消費電力を低減できる。また、サーボ信号を常時印加できるため、図６の通り、１ビット電圧信号ＶＰ、ＶＮの電圧レベルをより低くしても、所定の静電気力を確保できる。そのため、ＭＥＭＳ容量対や寄生容量に対する充放電電力を低減できる。さらに、ＭＥＭＳ素子を小型かつ単純な構造にすることができるため、ＭＥＭＳ素子の製造コストの低減と電気的、機械的特性バラツキの低減をともに実現することができる。
【実施例２】
【００６１】
図７を参照して、実施例２のＭＥＭＳ静電容量型加速度センサの構成について説明する。
実施例２では、実施例１における検出回路１８と制御回路１１０の具体例を開示している。動作の方法と効果は実施例１と同様であるため、その説明は省略する。
【００６２】
実施例２では、検出回路１８は、オペアンプ７１、容量素子７２、抵抗素子７３で構成されるＣ／Ｖ変換アンプと、その出力に接続されたローパスフィルタ７４と、その出力に接続されたＡ／Ｄ変換器７５を備えている。前記Ｃ／Ｖ変換アンプは、いわゆるオペアンプ負帰還型の反転増幅器の構成であり、帰還容量である前記容量素子７２を用いて、前記電荷信号を電圧信号に変換する。
【００６３】
なお、高抵抗値の前記抵抗素子７３を容量素子７２に並列に挿入している。これにより、オペアンプ７１の反転入力ノード上のリーク電流を補償する電流フィード経路を確保して、Ｃ／Ｖ変換アンプの出力直流電位を最適値に維持している。これに対して、抵抗素子７３に代わりスイッチを用いる回路も従来知られているが、その場合、スイッチによるサンプリング雑音のため、前記抵抗素子７３を用いる場合よりも雑音が大きくなる。
【００６４】
高抵抗値の抵抗素子７３が発生する熱雑音は、抵抗素子７３と容量素子７２によるローパスフィルタ特性により抑圧されるため、本発明のＭＥＭＳ加速度センサにおいて重要な前記電荷信号の高周波成分には影響を与えない。前記Ａ／Ｄ変換器７５は、前記Ｃ／Ｖ変換アンプから出力される前記電圧信号をデジタル値に変換する目的で挿入されている。これにより、復調器１９における乗算器とフィルタ、および、制御回路１１０をデジタル回路で実現できるため、ＰＶＴ（プロセス、電源電圧、温度）変動の影響を受けにくいロバストな動作を実現できる。
【００６５】
ローパスフィルタ７４は、Ａ／Ｄ変換器７５によるサンプリング折返し雑音を抑制するためのアンチエリアスフィルタとして、Ａ／Ｄ変換器７５の前に挿入されている。図６の動作タイムチャートの例では、Ａ／Ｄ変換器７５は変換速度１／Ｔでデジタル値への変換を行い、復調器１９と制御回路１１０は動作速度１／Ｔで動作する。また、ローパスフィルタ７４のカットオフ周波数は、例えば、１／（２Ｔ）に設定される。なお、Ｃ／Ｖ変換アンプとローパスフィルタ７４の間や、ローパスフィルタ７４とＡ／Ｄ変換器７５の間に、追加のアンプを挿入してもよい。Ａ／Ｄ変換器７５の変換誤差の影響は、Ｃ／Ｖ変換アンプや追加のアンプによるＡ／Ｄ変換器７５の前のトータル利得が大きいほど緩和される。
【００６６】
実施例２の制御回路１１０は、ＰＩＤ制御回路７６と、その出力に接続された１ビット量子化器７７を備えている。ＰＩＤ制御回路７６は、復調器１９の出力に得られる前記容量変化・Ｃに対応する信号にもとづいて、積分などのＰＩＤ（Ｐｒｏｐｏｒｔｉｏｎａｌ−Ｉｎｔｅｇｒａｌ−Ｄｉｆｆｅｒｅｎｔｉａｌ）制御の演算を行い、サーボ制御値を算出する。前記１ビット量子化器７７は前記サーボ制御値が正（あるいは、非負）であれば＋１を、負であれば−１を出力する。
【００６７】
また、前記バッファ１１５の出力電圧信号ＶＰは、前記１ビット量子化器７７の出力が＋１の時に、図６の動作タイムチャートにおけるＨ（Ｈｉｇｈ）電圧に、−１の時にＬ（Ｌｏｗ）電圧になる。一方、前記反転バッファ１１６の出力電圧信号ＶＮは、前記１ビット量子化器７７の出力が＋１の時に、図６の動作タイムチャートにおけるＬ（Ｌｏｗ）電圧に、−１の時にＨ（Ｈｉｇｈ）電圧になる。上記の１ビット量子化器７７の動作にともなう量子化誤差が前記１ビットのサーボ信号の高周波成分となり、本発明の動作原理を支えている。
【００６８】
図８により、ＰＩＤ制御回路７６の構成と動作を説明する。
加算器８１１の出力が１サンプル遅延器８１２により１クロック周期分だけ遅延された後、前記加算器８１１により入力と加算される構成で、遅延無し積分器８１を形成している。また、ゼロ点生成器８２は、入力がデジタル利得８２１により増幅された信号と、入力が１サンプル遅延器８２２により１クロック周期分だけ遅延され、デジタル利得８２３により増幅された信号との差分を減算器８２４において算出する。ゼロ点生成器８２において、利得ａ倍、ゼロ点周波数ｆＺを実現するために、すなわち、連続時間表現相当で、ａ＊｛１＋ｓ／（２π＊ｆＺ）｝の伝達関数を実現するために、デジタル利得８２１の利得は、ａ＊｛１＋１／（２π＊ｆＺ＊Ｔ）｝に、デジタル利得８２３の利得は、ａ／（２π＊ｆＺ＊Ｔ）に設定される。
【００６９】
遅延無し積分器はＰＩＤ制御の中心となる積分動作を与える。また、ゼロ点生成器はＰＩＤ制御の安定化に必要である。図８の通り、遅延無し積分器をｎ段直列接続することでｎ回積分を行ない、それによりｎ次のＰＩＤ制御を実現する。また、ゼロ点生成器も複数段、直列接続してＰＩＤ制御の安定性を確保する。なお、ゼロ点生成器の段数は遅延無し積分器の段数と等しくなくてもよい。さらに、デジタル利得を含むことで、サーボ制御のループゲインを適切に調整してもよい。
【実施例３】
【００７０】
図９を参照して、実施例３のＭＥＭＳ静電容量型加速度センサの構成について説明する。
実施例３では、実施例１において、検出回路１８内にアナログハイパスフィルタ９１を挿入している。前記電荷信号がＣ／Ｖ変換アンプやその他のアンプにより増幅され、Ａ／Ｄ変換器７５によりデジタル値に変換された信号と前記１ビットのサーボ信号は、復調器１９において乗算されるが、その際に、検出回路１８内で前記電荷信号に加わった１／ｆ雑音と直流オフセット電圧も前記１ビットのサーボ信号と乗算されてしまう。
【００７１】
前記１ビットのサーボ信号は、高周波の量子化誤差成分だけでなく、入力加速度信号に相当する直流成分や低周波成分も含んでいるため、前記１／ｆ雑音と直流オフセット電圧と、前記直流成分や低周波成分とが復調器１９において乗算され、復調器１９の出力に低周波の雑音成分が生じてしまう。
【００７２】
そこで、実施例３では、Ｃ／Ｖ変換アンプにおいて発生し、前記電荷信号に加わった１／ｆ雑音と直流オフセット電圧を、Ｃ／Ｖ変換アンプの後段に挿入したアナログハイパスフィルタ９１により抑圧することで、前記低周波の雑音成分の生成を抑制している。なお、アナログハイパスフィルタ９１は任意の箇所に挿入してよく、例えば、Ａ／Ｄ変換器７５の後段に挿入してもよい。その場合、Ｃ／Ｖ変換アンプ、ローパスフィルタ７４、Ａ／Ｄ変換器７５において発生し、前記電荷信号に加わった１／ｆ雑音と直流オフセット電圧を抑圧し、前記低周波の雑音成分の生成を抑制できる。
【００７３】
また、アナログハイパスフィルタを検出回路１８内の複数の箇所に挿入してもよい。さらに、Ｃ／Ｖ変換アンプとローパスフィルタ７４の間や、ローパスフィルタ７４とＡ／Ｄ変換器７５の間に、追加のアンプを挿入し、それらの任意の段間にアナログハイパスフィルタを挿入してもよい。
【実施例４】
【００７４】
図１０を参照して、実施例４のＭＥＭＳ静電容量型加速度センサの構成について説明する。
実施例４では、実施例３のようにハイパスフィルタを検出回路内に挿入する代わりに、復調器１９で乗算されるサーボ信号をハイパスフィルタで処理している。
【００７５】
前記電荷信号がＣ／Ｖ変換アンプやその他のアンプにより増幅され、Ａ／Ｄ変換器７５によりデジタル値に変換された信号と前記１ビットのサーボ信号は、復調器１９において乗算されるが、その際に、検出回路１８内で前記電荷信号に加わった１／ｆ雑音と直流オフセット電圧も前記１ビットのサーボ信号と乗算されてしまう。前記１ビットのサーボ信号は、高周波の量子化誤差成分だけでなく、入力加速度信号に相当する直流成分や低周波成分も含んでいるため、前記１／ｆ雑音と直流オフセット電圧と、前記直流成分や低周波成分とが復調器１９において乗算され、復調器１９の出力に低周波の雑音成分が生じてしまう。
【００７６】
そこで、実施例４では、デジタルハイパスフィルタ１０１により、前記１ビットのサーボ信号に含まれる前記入力加速度信号に相当する直流成分や低周波成分を抑圧することで、前記低周波の雑音成分の生成を抑制している。なお、デジタルハイパスフィルタ１０１を遅延器１１１の後段に挿入してもよい。
【実施例５】
【００７７】
図１１を参照して、実施例５のＭＥＭＳ静電容量型加速度センサの構成について説明する。
実施例５は、実施例２において、１ビット量子化器７７をデルタシグマ変調器１１０１に置換した構成である。
【００７８】
デルタシグマ変調器１１０１は、前記ＰＩＤ制御回路７６が出力する前記サーボ制御値を、パルス密度変調された＋１または−１の２値の信号に変換する。前記バッファ１１５の出力電圧信号ＶＰは、前記デルタシグマ変調器１１０１の出力が＋１の時に、図６の動作タイムチャートにおけるＨ（Ｈｉｇｈ）電圧に、−１の時にＬ（Ｌｏｗ）電圧になる。一方、前記反転バッファ１１６の出力電圧信号ＶＮは、前記デルタシグマ変調器１１０１の出力が＋１の時に、図６の動作タイムチャートにおけるＬ（Ｌｏｗ）電圧に、−１の時にＨ（Ｈｉｇｈ）電圧になる。
【００７９】
実施例２で適用されている１ビット量子化器７７も、実施例５で適用されているデルタシグマ変調器１１０１も、ともに、高周波成分を十分に含む１ビットのサーボ信号を生成するが、後者が生成するサーボ信号のほうが、より多くの高周波成分を含むため、本発明の動作に一層、適している。実施例５の動作と効果は、実施例１と同様であるため、その説明は省略する。
【００８０】
図１２により、デルタシグマ変調器１１０１の一例として、１次デルタシグマ変調器の構成と動作の一例を説明する。
【００８１】
加算器１２２１の出力が１サンプル遅延器１２２２により１クロック周期分だけ遅延された後、前記加算器１２２１により入力と加算される構成で、遅延無し積分器１２２を形成している。遅延無し積分器１２２で積分された信号は１ビット量子化器１２３に入力され、その正負に応じて、＋１または−１に２値化される。前記１ビット量子化器１２３の出力は、１次デルタシグマ変調器としての出力になる。また、１ビット量子化器１２３の出力は、１サンプル遅延器１２４により１クロック周期分だけ遅延された後、デジタル利得１２５によりＭ倍に増幅される。
【００８２】
前記Ｍ倍に増幅された信号が減算器１２１において入力信号から減算されることにより、負帰還制御ループが形成される。前記負帰還制御により、１次デルタシグマ変調器の出力は、入力信号をパルス密度変調した＋１または−１の２値信号となる。２値化は上記の通り１ビット量子化器１２３において行われ、その際に量子化誤差が生じる。遅延無し積分器１２２による前記１回の積分と前記負帰還制御のはたらきにより、前記量子化誤差に起因する成分は１次デルタシグマ変調器の出力において、ナイキスト周波数（＝１／（２Ｔ））に近い高周波領域で大きく現れる。
【００８３】
そのため、１次デルタシグマ変調器の出力は１ビット（２値）かつ、高周波成分を十分多く含んでおり、本発明の動作に適している。なお、図１２のＭ倍のデジタル利得１２５により、１次デルタシグマ変調器の扱える入力信号範囲は±Ｍ程度となる。そのため、Ｍの値は、ＰＩＤ制御回路７６が出力する前記サーボ制御値の振幅範囲を考慮して適切に設定される。
【００８４】
図１３により、デルタシグマ変調器１１０１の一例として、２次デルタシグマ変調器の構成と動作の一例を説明する。
【００８５】
加算器１３１１の出力が１サンプル遅延器１３１２により１クロック周期分だけ遅延された後、前記加算器１３１１により入力と加算される構成で、遅延無し積分器１３１を形成している。同様に、加算器１３３１の出力が１サンプル遅延器１３３２により１クロック周期分だけ遅延された後、前記加算器１３３１により入力と加算される構成で、第二の遅延無し積分器１３３を形成している。遅延無し積分器１３１で積分された信号は、減算器１３２を経て、遅延無し積分器１３３において更に２回目の積分が行なわれる。
【００８６】
前記２回目の積分が行なわれた信号は、１ビット量子化器１２３において、その正負に応じて、＋１または−１に２値化される。前記１ビット量子化器１２３の出力は２次デルタシグマ変調器としての出力になる。また、１ビット量子化器１２３の出力は、１サンプル遅延器１２４により１クロック周期分だけ遅延された後、デジタル利得１２５によりＭ倍に増幅される。前記Ｍ倍に増幅された信号が減算器１２１において入力信号から減算されることにより、負帰還制御ループが形成される。
【００８７】
また、前記Ｍ倍に増幅された信号は、減算器１３２により、遅延無し積分器１３１の出力からも減算される。前記負帰還制御により、２次デルタシグマ変調器の出力は、入力信号をパルス密度変調した＋１または−１の２値信号となる。２値化は１ビット量子化器１２３において行われ、その際に量子化誤差が生じる。前記２回の積分と前記負帰還制御のはたらきにより、前記量子化誤差に起因する成分は２次デルタシグマ変調器の出力において、ナイキスト周波数（＝１／（２Ｔ））に近い高周波領域で、１次デルタシグマ変調器の場合よりもさらに大きく現れる。そのため、２次デルタシグマ変調器の出力は１ビット（２値）かつ、高周波成分を十分多く含んでおり、本発明の動作に適している。
【００８８】
なお、図１３のＭ倍のデジタル利得１２５により、２次デルタシグマ変調器の扱える入力信号範囲は±Ｍ程度となる。そのため、Ｍの値は、ＰＩＤ制御回路７６が出力する前記サーボ制御値の振幅範囲を考慮して適切に設定される。
【００８９】
図１４に、デルタシグマ変調器１１０１の一例として、２次デルタシグマ変調器の別の一例を示す。
２つの遅延あり積分器１４１、１４２を適用している。これらは図１３の遅延無し積分器１３１、１３３と構成要素や動作は同じであるが、１サンプル遅延器１４１２、１４２２が信号経路に入っているため、積分と同時に１クロック周期分の遅延を受ける。また、デジタル利得１２５の出力は、デジタル利得１４３により２倍されてから、減算器１３２において減算される。図１３における１サンプル遅延器１２４は不要である。これらの構成変更により、図１３の２次デルタシグマ変調器と同様な出力が得られる。
【００９０】
図１５に、デルタシグマ変調器１１０１の一例として、２次デルタシグマ変調器のさらに別の一例を示す。これはフィードフォワード型と呼ばれる構成である。
【００９１】
図１４と同様に、２つの遅延あり積分器１４１、１４２を適用している。図１３、図１４における減算器１３２は不要であり、また、図１３における１サンプル遅延器１２４も不要である。代わって、遅延あり積分器１４２と１ビット量子化器１２３の間に加算器１５２が挿入されている。前記加算器１５２は、入力信号と、遅延あり積分器１４１の出力信号をデジタル利得１５１により２倍に増幅した信号と、遅延あり積分器１４２の出力とを加算する。この構成により、図１３の２次デルタシグマ変調器と同様な出力が得られる。
【００９２】
図１６により、デルタシグマ変調器１１０１の一例として、ＢＰ（バンドパス）デルタシグマ変調器の構成と動作の一例を説明する。この構成は、図１３の２次デルタシグマ変調器の構成に対して、Ｇ倍のデジタル利得１６２と減算器１６１によるローカルな負帰還を加えた構成である。加算器１３１１の出力が１サンプル遅延器１３１２により１クロック周期分だけ遅延された後、前記加算器１３１１により入力と加算される構成で、遅延無し積分器１３１を形成している。同様に、加算器１３３１の出力が１サンプル遅延器１３３２により１クロック周期分だけ遅延された後、前記加算器１３３１により加算される構成で、第二の遅延無し積分器１３３を形成している。
【００９３】
遅延無し積分器１３１で積分された信号は、減算器１３２を経て、遅延無し積分器１３３において更に２回目の積分が行なわれる。一方、１サンプル遅延器１３３２の出力信号、すなわち、遅延無し積分器１３３の出力を１クロック周期分だけ遅延した信号は、デジタル利得１６２によりＧ倍に増幅され、遅延無し積分器１３１の前に位置する減算器１６１において減算される。これによりローカル帰還制御ループが形成される。また、遅延無し積分器１３３の出力は、１ビット量子化器１２３において、その正負に応じて、＋１または−１に２値化される。前記１ビット量子化器１２３の出力は、ＢＰデルタシグマ変調器としての出力になる。
【００９４】
さらに、１ビット量子化器１２３の出力は、１サンプル遅延器１２４により１クロック周期分だけ遅延された後、デジタル利得１２５によりＭ倍に増幅される。前記Ｍ倍に増幅された信号が減算器１２１において入力信号から減算されることにより、負帰還制御ループが形成される。また、前記Ｍ倍に増幅された信号は、減算器１３２により、遅延無し積分器１３１の出力からも減算される。前記負帰還制御により、ＢＰデルタシグマ変調器の出力は、入力信号をパルス密度変調した＋１または−１の２値信号となる。２値化は１ビット量子化器１２３において行われ、その際に量子化誤差が生じる。前記２回の積分と前記ローカル帰還制御と前記負帰還制御のはたらきにより、前記量子化誤差に起因する成分はＢＰデルタシグマ変調器の出力において、ナイキスト周波数（＝１／（２Ｔ））に近い高周波領域で大きく現れ、かつ、前記Ｇ倍のデジタル利得１６２に応じた周波数位置の近傍では抑圧されている。
【００９５】
そのため、ＢＰデルタシグマ変調器の出力は１ビット（２値）かつ、高周波成分を十分多く含んでおり、本発明の動作に適している。なお、図１６のＭ倍のデジタル利得１２５により、ＢＰデルタシグマ変調器の扱える入力信号範囲は±Ｍ程度となる。そのため、Ｍの値は、ＰＩＤ制御回路７６が出力する前記サーボ制御値の振幅範囲を考慮して適切に設定される。
【実施例６】
【００９６】
図１７を参照して、実施例６のＭＥＭＳ静電容量型加速度センサの構成について説明する。実施例６は、実施例５において、ＭＥＭＳ容量対に非対称性を持たせることで、重力による影響を軽減している。
【００９７】
このＭＥＭＳ加速度センサは、可動電極１１の振動方向（図１７における上下方向）が鉛直方向となるように設置される。すなわち、図１７において重力が印加される方向は下向きである。
【００９８】
実施例６では、図１７のように、バネ１４とバネ１５が自然長となる位置に可動電極１１がある時に、可動電極１１と固定電極１７１の間に形成される容量値Ｃ１が、可動電極１１と固定電極１７２の間に形成される容量値Ｃ２よりも大きくなるように、固定電極１７１を可動電極１１に近づけて、また、固定電極１７２を可動電極１１から遠ざけて配置している。なお、固定電極１７１の面積と固定電極１７２の面積は等しくしている。
【００９９】
このＭＥＭＳ静電容量型加速度センサを上記のように設置すると、可動電極１１に下向きの重力が印加されるため、可動電極１１は下方向に変位する。前記変位は、バネ１４とバネ１５が可動電極１１に及ぼす上向きの弾性力と下向きの重力とがバランスするように生じる。この変位により、可動電極１１と固定電極１７１の間に形成される前記容量値Ｃ１は小さくなり、また、可動電極１１と固定電極１７２の間に形成される前記容量値Ｃ２は大きくなる。このため、固定電極１７１の前記配置と固定電極１７２の前記配置を適切に調整することで、重力印加時の容量値Ｃ１と容量値Ｃ２を等しくすることができる。
【０１００】
これにより、実施例６のＭＥＭＳ静電容量型加速度センサの動作は、実施例５のＭＥＭＳ加速度センサにおける重力が印加されていない場合（θ＝９０度）の動作と等価になる。重力が印加されている場合（θ＝０度）、実施例５のＭＥＭＳ静電容量型加速度センサでは、入力加速度信号と重力加速度の和に対応する静電気力を生成する必要であるが、実施例６のＭＥＭＳ静電容量型加速度センサでは、入力加速度信号に対応する静電気力を生成できればよい。そのため、後者のほうが前記サーボ電圧信号ＶＰ、ＶＮの電圧レベルを低減でき、その結果、ＭＥＭＳ容量対や寄生容量に対する充放電電力を低減できる。
【実施例７】
【０１０１】
図１８を参照して、実施例７のＭＥＭＳ静電容量型加速度センサの構成について説明する。実施例７は、実施例６と同様に、ＭＥＭＳ容量対に非対称性を持たせることで、重力による影響を軽減している。
【０１０２】
このＭＥＭＳ静電容量型加速度センサは、可動電極１１の振動方向（図１８における上下方向）が鉛直方向となるように設置される。すなわち、図１８において重力が印加される方向は下向きである。
【０１０３】
実施例７では、図１８のように、バネ１４とバネ１５が自然長となる位置に可動電極１１がある時に、可動電極１１と固定電極１８１の間に形成される容量値Ｃ１が、可動電極１１と固定電極１８２の間に形成される容量値Ｃ２よりも大きくなるように、固定電極１８１の面積を固定電極１８２の面積よりも大きくしている。なお、可動電極１１と固定電極１８１の間の距離と可動電極１１と固定電極１８２の間の距離は等しくなるように配置されている。
【０１０４】
この静電容量型加速度センサを上記のように設置すると、可動電極１１に下向きの重力が印加されるため、可動電極１１は下方向に変位する。前記変位は、バネ１４とバネ１５が可動電極１１に及ぼす上向きの弾性力と下向きの重力とがバランスするように生じる。この変位により、可動電極１１と固定電極１８１の間に形成される前記容量値Ｃ１は小さくなり、また、可動電極１１と固定電極１８２の間に形成される前記容量値Ｃ２は大きくなるため、固定電極１８１の前記面積と固定電極１８２の前記面積を適切に調整することで、重力印加時の容量値Ｃ１と容量値Ｃ２を等しくすることができる。
【０１０５】
これにより、実施例７の静電容量型加速度センサの動作は、実施例５のＭＥＭＳ加速度センサにおける重力が印加されていない場合（θ＝９０度）の動作と等価になる。重力が印加されている場合（θ＝０度）、実施例５の静電容量型加速度センサでは、入力加速度信号と重力加速度の和に対応する静電気力を生成する必要であるが、実施例７の静電容量型加速度センサでは、入力加速度信号に対応する静電気力を生成できればよい。そのため、後者のほうが前記サーボ電圧信号ＶＰ、ＶＮの電圧レベルを低減でき、その結果、ＭＥＭＳ容量対や寄生容量に対する充放電電力を低減できる。
【実施例８】
【０１０６】
図１９を参照して、実施例８のＭＥＭＳ静電容量型加速度センサの構成について説明する。
実施例８は、実施例５において、復調器１９とＰＩＤ制御回路７６の間に加算器１９１を挿入している。
【０１０７】
上記の通り、可動電極１１の振動方向（図１９における上下方向）と鉛直方向の間のなす角度をθとすると、可動電極１１には図１９の下向きにｍ＊ｇ＊ｃｏｓθの重力が印加される。その結果、可動電極１１は下方向に変位する。前記変位は、バネ１４とバネ１５が可動電極１１に及ぼす上向きの弾性力と下向きの前記ｍ＊ｇ＊ｃｏｓθとがバランスするように生じる。前記下方向の変位に対応して、前記容量変化・Ｃには負の直流成分が生じる。そのため、前記負の直流成分に対応する直流信号「−ΔＣｇ」が、復調器１９の出力に含まれている。検出回路１８内のＣ／Ｖ変換アンプなどの利得は既知であるため、前記θが既知である場合は、前記「−ΔＣｇ」の値も既知である。
【０１０８】
そこで、実施例８では、復調器１９の後段に挿入した加算器１９１において、既知の「ΔＣｇ」を加算して前記直流信号「−ΔＣｇ」をキャンセルすることで、ＰＩＤ制御回路７６の入力に重力の影響を伝達しない構成としている。これにより、サーボ電圧信号ＶＰ、ＶＮが生成する静電気力は、入力加速度信号による慣性力のみとバランスすればよくなる。
【０１０９】
したがって、重力印加状況下では、実施例８のＭＥＭＳ静電容量型加速度センサのほうが、実施例５のＭＥＭＳ静電容量型加速度センサよりも、前記サーボ電圧信号ＶＰ、ＶＮの電圧レベルを低減できる。その結果、ＭＥＭＳ容量対や寄生容量に対する充放電電力を低減できる。なお、実施例８では、可動電極１１は、前記下方向に変位した状態に維持される。
【実施例９】
【０１１０】
図２０を参照して、実施例９のＭＥＭＳ静電容量型加速度センサの構成について説明する。
実施例で９は、実施例５において、さらに、固定電極２０１と固定電極２０２を追加することで、固定電極２０１と可動電極１１で形成される容量素子と、固定電極２０２と可動電極１１で形成される容量素子とによる第二のＭＥＭＳ容量対を備えている。ただし、前記第二のＭＥＭＳ容量対は、図２の関連技術２のように、キャリア信号印加のために使用されるのではなく、重力の影響をキャンセルする直流の静電気力を印加するために使用される。
【０１１１】
上記の通り、可動電極１１の振動方向（図２０における上下方向）と鉛直方向の間のなす角度をθとすると、可動電極１１には図２０の下向きにｍ＊ｇ＊ｃｏｓθの重力が印加される。
【０１１２】
そこで、前記θが既知の場合、重力補償部２０３は、前記ｍ＊ｇ＊ｃｏｓθと大きさが等しく、かつ上向きの静電気力を可動電極１１に印加するために必要な直流電圧ＶＤＣＰ、ＶＤＣＮを決定し、それぞれ、前記固定電極２０１、前記固定電極２０２に印加する。これにより、重力の影響はキャンセルされるため、本実施例のＭＥＭＳ加速度センサの動作は、第五の実施例のＭＥＭＳ加速度センサにおける重力が印加されていない場合の動作と等価になる。
【０１１３】
そのため、実施例９のＭＥＭＳ静電容量型加速度センサでは、サーボ電圧信号ＶＰ、ＶＮは、入力加速度信号に対応する静電気力を生成できればよい。そのため、前記サーボ電圧信号ＶＰ、ＶＮの電圧レベルを低減できる。その結果、ＭＥＭＳ容量対や寄生容量に対する充放電電力を低減できる。
【実施例１０】
【０１１４】
図２１を参照して、実施例１０のＭＥＭＳ静電容量型加速度センサの構成について説明する。
実施例１０は、実施例３に対して、初期制御部２１１と、制御部として初期制御部２１１と制御回路１１０を切り換えるためのスイッチ２１３、スイッチ２１２を追加している。
【０１１５】
まず、最初に、スイッチ２１３をオンにし、スイッチ２１２をオフにすることで、初期制御部２１１の出力をバッファ１１５、および、反転バッファ１１６を介して、固定電極１２、１３に印加する。初期制御部２１１は２つのフェーズ、すなわち、重力成分の見積もりを行う第一のフェーズ、および、初期サーボ信号を生成、印加する第二のフェーズで動作する。
【０１１６】
前記第一のフェーズでは、初期制御部２１１は、例えば、一定周波数かつデューティ５０％のパルス信号をキャリア信号として出力し、固定電極１２、１３に差動キャリア信号として印加する。これにより、実施例９で説明したｍ＊ｇ＊ｃｏｓθの重力成分を検出し見積もる。
【０１１７】
すなわち、前記重力成分により可動電極１１に変位が生じ、さらに、前記変位に比例した容量変化ΔＣが生じる。前記キャリア信号を固定電極１２、１３に印加することで、前記容量変化ΔＣと前記キャリア信号の積に相当する電荷信号が可動電極１１上に生成される。前記電荷信号は、検出回路のＣ／Ｖ変換アンプにより電圧信号に変換された後、Ａ／Ｄ変換器７５によりデジタル値に変換される。
【０１１８】
前記デジタル値に変換された信号は、復調器１９において、初期制御部２１１から出力される前記キャリア信号と乗算され、これにより、復調器１９の出力にはΔＣに比例した信号が得られる。前記ΔＣに比例した信号に、前記固定電極１２、１３の面積や前記固定電極１２、１３と前記可動電極１１の間の距離の設計値で決まる設計パラメータで決まる既知の所定値を乗算することで、前記変位を見積もることができ、さらに、前記変位の見積もり値にバネ１４、１５のバネ定数を乗算することで、前記重力成分を見積もることができる。
【０１１９】
前記第二のフェーズでは、初期制御部２１１は、前記重力成分の見積もり値にもとづき、前記重力成分をキャンセルする１ビットの前記初期サーボ信号を生成する。例えば、前記重力成分の見積もり値を、１ビット出力型のデジタルデルタシグマ変調器に入力することで、その出力に１ビットの初期サーボ信号を得ることができる。
【０１２０】
以上のようにして得られる初期サーボ信号を、バッファ１１５、および、反転バッファ１１６を介して、固定電極１２、１３にしばらく印加し続けることで、前記重力成分と前記初期サーボ信号による静電気力が等しくなり、その結果、前記可動電極１１の変位がゼロ付近に設定される。
【０１２１】
前記変位がゼロ付近に設定された状態において、次に、スイッチ２１２をオンにし、スイッチ２１３をオフにすることで、制御回路１１０の出力をバッファ１１５、および、反転バッファ１１６を介して、固定電極１２、１３に印加する。これにより、他の実施例で説明した構成および動作に移行して、可動電極１１に印加された外部力と、制御回路１１０が出力するサーボ信号による静電気力とがバランスする定常状態に至る。
【０１２２】
実施例１０のように、初期制御部２１１を用いてあらかじめ可動電極１１の変位をゼロ付近に設定しておくことで、制御回路１１０を用いた本動作を、可動電極１１の変位がゼロ付近の状態から開始できる。このため、本動作の開始直後の信号振幅を低減できる。その結果、検出回路の飽和などによる誤動作を防止できる。
【実施例１１】
【０１２３】
図２２を参照して、実施例１１のＭＥＭＳ静電容量型加速度センサの構成について説明する。
実施例１１では、実施例５を３軸加速度センサに拡張している。そのために、Ｘ軸方向の加速度に対する処理には固定電極１２Ａ、１３Ａを、Ｙ軸方向の加速度に対する処理には固定電極１２Ｂ、１３Ｂを、Ｚ軸方向の加速度に対する処理には固定電極１２Ｃ、１３Ｃを用いる。可動電極１１上には、Ｘ軸方向に対する電荷信号Ｘ、Ｙ軸方向に対する電荷信号Ｙ、Ｚ軸方向に対する電荷信号Ｚが重畳する。
【０１２４】
前記電荷信号Ｘ、Ｙ、Ｚは図２２のように、共通の検出回路で処理された後、復調器１９Ａ、１９Ｂ、１９Ｃにより、それぞれの１ビットのサーボ信号と乗算されて、それぞれの容量変化ΔＣＸ、ΔＣＹ、ΔＣＺに対応する信号が得られる。前記それぞれの容量変化に対応する信号にもとづき、それぞれのＰＩＤ制御回路７６Ａ、７６Ｂ、７６Ｃがそれぞれのサーボ制御値を求め、前記それぞれのサーボ制御値を入力とし、それぞれのデルタシグマ変調器１１０１Ａ、１１０１Ｂ、１１０１Ｃが、前記それぞれの１ビットのサーボ信号を生成する。
【０１２５】
さらに、前記それぞれの１ビットのサーボ信号とそれぞれのその反転信号が、それぞれのバッファ、反転バッファによって電圧信号として、前記固定電極１２Ａ、１３Ａ、１２Ｂ、１３Ｂ、１２Ｃ、１３Ｃに印加される。
【０１２６】
図２３に実施例１１の動作タイムチャートを示す。実施例１１は、各軸のサーボ信号が互いに無相関であるため、単一の可動電極と共通の検出回路を用いても、復調器１９Ａ、１９Ｂ、１９Ｃにより各軸の容量変化信号を分離可能できることに着眼している。
【０１２７】
実施例５で開示した加速度センサの動作を３軸平行で実施している。これにより、最も単純な構成で３軸加速度センサを実現できるため、ＭＥＭＳ素子の製造コストの低減と電気的、機械的特性バラツキの低減を実現することができる。加速度信号検出とサーボ制御を同時平行で実施できるため、回路の高速動作や高電圧が不要となり、消費電力を低減できる。さらに、ＭＥＭＳ素子を小型かつ単純な構造にすることができるため、ＭＥＭＳ素子の製造コストの低減と電気的、機械的特性バラツキの低減を実現することができる。
【０１２８】
上記実施例１１では、静電容量型ＭＥＭＳ加速度センサにおいて、ＭＥＭＳ素子をサーボ制御するためのサーボ信号を、ＭＥＭＳ素子の容量変化を検出するためのキャリア信号として流用する。これにより、一つのＭＥＭＳ容量対だけを用いながら、加速度信号検出とサーボ制御を同時平行で実施できる。
【０１２９】
この結果、加速度信号検出とサーボ制御を同時平行で実施できるため、回路の高速動作や高電圧が不要となり消費電力を低減できる。さらに、ＭＥＭＳ素子を小型かつ単純な構造にすることができるため、ＭＥＭＳ素子の製造コストの低減と電気的及び機械的特性バラツキの低減を実現することができる。
【実施例１２】
【０１３０】
図２４を参照して、実施例１２のＭＥＭＳ静電容量型加速度センサの構成について説明する。
実施例１２は、実施例５（図１１参照）において、ＭＥＭＳ容量素子の固定電極と可動電極の役割を交換しているが、それ以外に関しては、実施例５と同様の構成、動作及び効果を有する。
【０１３１】
実施例５では、可動電極１１が検出回路の入力、すなわち、オペアンプ７１の反転入力ノードに接続されているが、実施例１２では、固定電極１３が前記反転入力ノードに接続されている。また、もう一方の固定電極１２には、直流電圧ＶＢＨが印加されている。
【０１３２】
また、実施例５では、１ビットのサーボ信号が、それぞれバッファ１１５及び反転バッファ１１６を介して２つの固定電極１２、１３に印加されているが、実施例１２では、バッファ２５２を介して可動電極１１に印加され、反転バッファ２５３を介して容量素子２５１に印加されている。ここで、容量素子２５１の容量値はＣと等しく選ぶ。
【０１３３】
ここで、バッファ２５２および反転バッファ２５３は、Ｈ電圧としては固定電極１２の直流電位と等しいＶＢＨを出力し、Ｌ電圧としては固定電極１３の直流電位と等しいＶＢ（オペアンプ７１の仮想接地動作による）を出力する。
【０１３４】
上記の構成において、静電気力は、固定電極１２と可動電極１１により形成される容量素子と、固定電極１３と可動電極１１により形成される容量素子との容量対により生成される。静電気力は、前記１ビットのサーボ信号と（ＶＢＨ−ＶＢ）の積に比例する。したがって、実施例５と同様に、１ビットのサーボ信号に比例した静電気力を可動電極１１に印加することができる。例えば、ＶＢＨを高電圧とし、ＶＢはオペアンプ７１の出力振幅範囲が適切になるように、オペアンプ７１の電源電圧の１／２としてもよい。
【０１３５】
実施例１２では、実施例５と異なり、容量変化ΔＣの検出は、固定電極１３と可動電極１１により形成される容量素子のみにより行われる。すなわち、容量素子の容量値である（Ｃ−ΔＣ）とバッファ２５２の出力の交流成分との積に相当する電荷が、つまり、（Ｃ−ΔＣ）と前記１ビットのサーボ信号との積に比例した電荷信号が、オペアンプ７１の反転入力ノードに注入される。
【０１３６】
一方、容量素子２５１からは、その容量値Ｃと前記反転バッファ２５３の出力の交流成分との積に相当する電荷が、つまり、Ｃと前記１ビットのサーボ信号の反転信号との積に比例した参照電荷信号が、オペアンプ７１の反転入力ノードに注入される。
【０１３７】
したがって、オペアンプ７１の反転入力ノードには、前記電荷信号と前記参照電荷信号の和が注入される。これにより、前記電荷信号に含まれる、Ｃと前記１ビットのサーボ信号の積に比例した成分が、前記参照電荷信号によりキャンセルされる。このため、オペアンプ７１の反転入力ノードには、正味の電荷として、ΔＣと前記１ビットのサーボ信号の積に比例した成分だけが注入される。
【０１３８】
以上の通り、実施例１２においても、実施例５と同様に、静電気力の印加およびΔＣの検出を行うことができる。このため、実施例５と同様に、１ビットのサーボ信号にもとづく信号を用いて、復調器１９において復調を行うことで、復調器１９の出力にΔＣに比例した信号を得ることができる。
【０１３９】
実施例１２では、１ビットのサーボ信号の反転信号を用いず、１ビットのサーボ信号のみにより静電気力を生成できる。このため、これらの信号間のスキューが大きい場合でも雑音の劣化が生じにくい利点がある。他方で、容量素子２５１の容量値をＣと等しくする必要があるため、例えば、そのための調整機構を別途設けてもよい。
【符号の説明】
【０１４０】
１１  可動電極
１２  固定電極
１３  固定電極
１４  バネ
１５  バネ
１６  フレーム
１７  フレーム
１８  検出回路
１９  復調器
１１０  制御回路
１１１  遅延器
１１５  バッファ
１１６  反転バッファ
【図１】
2020034397.tif 000003
【図２】
2020034397.tif 000004
【図３】
2020034397.tif 000005
【図４】
2020034397.tif 000006
【図５】
2020034397.tif 000007
【図６】
2020034397.tif 000008
【図７】
2020034397.tif 000009
【図８】
2020034397.tif 000010
【図９】
2020034397.tif 000011
【図１０】
2020034397.tif 000012
【図１１】
2020034397.tif 000013
【図１２】
2020034397.tif 000014
【図１３】
2020034397.tif 000015
【図１４】
2020034397.tif 000016
【図１５】
2020034397.tif 000017
【図１６】
2020034397.tif 000018
【図１７】
2020034397.tif 000019
【図１８】
2020034397.tif 000020
【図１９】
2020034397.tif 000021
【図２０】
2020034397.tif 000022
【図２１】
2020034397.tif 000023
【図２２】
2020034397.tif 000024
【図２３】
2020034397.tif 000025
【図２４】
2020034397.tif 000026