(57)【要約】【課題】固体撮像装置に適用可能な、処理能力の向上したＡＤ変換器を実現する。【解決手段】ＡＤ変換器（１３０）は、リファレンス電位を基準とした、画素（１２０）からのリセット電位とシグナル電位との差分である合成電位を出力するアナログ回路（１３１）と、ＡＤ変換回路（１３２）とを備え、ＡＤ変換回路が合成電位とリファレンス電位との差分をデジタル出力する。【選択図】図３
2020028118.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素から、リセット電位とシグナル電位とを受信し、カラムＡＤ変換を行うＡＤ変換器であって、
リファレンス電位を基準とした、前記リセット電位と前記シグナル電位との差分である合成電位を出力するアナログ回路と、
前記合成電位と前記リファレンス電位とが入力されるＡＤ変換回路とを備え、
前記ＡＤ変換回路は、前記合成電位と前記リファレンス電位との差分をデジタル出力することを特徴とするＡＤ変換器。
【請求項２】
前記ＡＤ変換回路は、シングルスロープ型ＡＤ変換回路であることを特徴とする、
請求項１に記載のＡＤ変換器。
【請求項３】
前記アナログ回路を複数備える、請求項１に記載のＡＤ変換器。
【請求項４】
複数の画素から、リセット電位とシグナル電位とを受信し、カラムＡＤ変換を行うことができる単位ＡＤ変換器であって、
リファレンス電位を基準とした、前記リセット電位と前記シグナル電位との差分である合成電位を出力できるアナログ回路と、
前記合成電位と前記リファレンス電位とが入力できるＡＤ変換回路とを備え、
前記合成電位と前記リファレンス電位との差分をデジタル出力することができる単位ＡＤ変換器、を複数有し、
前記単位ＡＤ変換器の前記合成電位に、他の前記単位ＡＤ変換器の前記合成電位を加算した電位を、前記ＡＤ変換回路に入力することができることを特徴とするＡＤ変換器。
【請求項５】
前記単位ＡＤ変換器は、前記アナログ回路を複数備えることを特徴とする、
請求項４に記載のＡＤ変換器。
【請求項６】
前記ＡＤ変換回路は、シングルスロープ型ＡＤ変換回路であることを特徴とする、
請求項３から５のいずれか１項に記載のＡＤ変換器。
【請求項７】
前記合成電位は、前記リファレンス電位から前記リセット電位を減じ、かつ、前記シグナル電位を加えた電位であることを特徴とする請求項１から５のいずれか１項に記載のＡＤ変換器。
【請求項８】
前記アナログ回路は、
リファレンス電位と前記リセット電位との電位差を保持する第１のコンデンサと、
前記シグナル電位を保持する第２のコンデンサと、を備え、
前記第１のコンデンサと前記第２のコンデンサとが直列接続されることにより、前記アナログ回路が前記合成電位を出力することを特徴とする、
請求項１から５のいずれか１項に記載のＡＤ変換器。
【請求項９】
マトリックス状に配置された複数の画素、及び、請求項１から５のいずれか１項に記載のＡＤ変換器を複数備えた、固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＡＤ変換器、及びＡＤ変換器を用いた固体撮像装置に関する。
【背景技術】
【０００２】
近年、イメージセンサは広く普及しその用途は広範囲に亘る。中でもＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサは、汎用半導体形成プロセスにより生産可能であることから、固体撮像装置として広く用いられている。
【０００３】
ＣＭＯＳイメージセンサにおいては、リセット動作時のノイズを除去するために、相関二重サンプリング（Ｃｏｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：略称ＣＤＳ）によるノイズ除去処理が行わる。このような手法として、列（カラム）ごとに設けられたＡＤ変換器にて、画素のリセット電位とシグナル電位との２回のＡＤ変換を行い、その差分を取ることでノイズ除去処理を行う、デジタルＣＤＳが用いられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２２９１２０号公報（２０１１年１１月１０日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＣＭＯＳイメージセンサのさらなる高性能化が望まれており、そのためそれに用いられるＡＤ変換器の処理能力のさらなる向上が切望されている。
【０００６】
本発明の一態様は、処理能力の向上した、固体撮像装置に適用可能なＡＤ変換器を実現することを目的とする。
【課題を解決するための手段】
【０００７】
（１）本発明の一実施形態は、複数の画素から、リセット電位とシグナル電位とを受信し、カラムＡＤ変換を行うＡＤ変換器であって、リファレンス電位を基準とした、前記リセット電位と前記シグナル電位との差分である合成電位を出力するアナログ回路と、前記合成電位と前記リファレンス電位とが入力されるＡＤ変換回路とを備え、前記合成電位と前記リファレンス電位との差分をデジタル出力することを特徴とするＡＤ変換器である。
（２）本発明のある実施形態は、上記（１）の構成に加え、前記ＡＤ変換回路が、シングルスロープ型ＡＤ変換回路であることを特徴とする、ＡＤ変換器である。
（３）本発明のある実施形態は、上記（１）または（２）のいずれかの構成に加え、前記アナログ回路を複数備える、ＡＤ変換器である。
（４）本発明のある実施形態は、複数の画素から、リセット電位とシグナル電位とを受信し、カラムＡＤ変換を行うことができる単位ＡＤ変換器であって、リファレンス電位を基準とした、前記リセット電位と前記シグナル電位との差分である合成電位を出力できるアナログ回路と、前記合成電位と前記リファレンス電位とが入力できるＡＤ変換回路とを備え、前記合成電位と前記リファレンス電位との差分をデジタル出力することができる単位ＡＤ変換器、を複数有し、前記単位ＡＤ変換器の前記合成電位に、他の前記単位ＡＤ変換器の前記合成電位を加算した電位を、前記ＡＤ変換回路に入力することができることを特徴とするＡＤ変換器である。
（５）本発明のある実施形態は、上記（４）の構成に加え、前記単位ＡＤ変換器が、前記アナログ回路を複数備えることを特徴とする、ＡＤ変換器である。
（６）本発明のある実施形態は、上記（３）から（５）のいずれかの構成に加え、前記ＡＤ変換回路が、シングルスロープ型ＡＤ変換回路であることを特徴とする、ＡＤ変換器である。
（７）本発明のある実施形態は、上記（１）から（６）のいずれかの構成に加え、前記合成電位が、前記リファレンス電位から前記リセット電位を減じ、かつ、前記シグナル電位を加えた電位であることを特徴とするＡＤ変換器である。
（８）本発明のある実施形態は、上記（１）から（７）のいずれかの構成に加え、前記アナログ回路が、リファレンス電位と前記リセット電位との電位差を保持する第１のコンデンサと、前記シグナル電位を保持する第２のコンデンサと、を備え、前記第１のコンデンサと前記第２のコンデンサとが直列接続されることにより、前記アナログ回路が前記合成電位を出力することを特徴とする、ＡＤ変換器である。
（９）本発明のある実施形態は、マトリックス状に配置された複数の画素、及び、上記（１）から（８）のいずれかのＡＤ変換器を複数備えた、固体撮像装置である。
【発明の効果】
【０００８】
本発明の一態様によれば、固体撮像装置に適用可能な、処理能力の向上したＡＤ変換器を実現できる。
【図面の簡単な説明】
【０００９】
【図１】実施形態１に係る固体撮像装置を示す図である。
【図２】実施形態１に係る固体撮像装置の画素の構成を示す概略回路図である。
【図３】実施形態１に係るＡＤ変換器の構成を示す概略回路図である。
【図４】実施形態１に係るＡＤ変換器の動作を示すタイミングチャートである。
【図５】実施形態１に係るＡＤ変換器の動作を示すタイミングチャートである。
【図６】実施形態２に係るＡＤ変換器の構成を示す概略回路図である。
【図７】実施形態２に係るＡＤ変換器の動作を示すタイミングチャートである。
【図８】実施形態３に係るＡＤ変換器の構成を示す概略回路図である。
【図９】実施形態３に係るＡＤ変換器の所定の期間における状態を示す概略回路図である。
【図１０】比較例のＡＤ変換器の構成を示す概略回路図である。
【図１１】比較例のＡＤ変換器の動作を示すタイミングチャートである。
【図１２】実施形態１に係る固体撮像装置のコンパレータの構成を示す概略回路図である。
【発明を実施するための形態】
【００１０】
以下、図面に基づいて本発明の実施形態について説明する。ただし、この実施形態に記載されている構成の形状、相対配置、動作などはあくまで一例に過ぎず、これらによって本発明の範囲が限定解釈されるべきではない。さらに、図面は模式的なものであり、寸法の比率、形状、数値の大小・比率は現実のものとは異なる。また、各図において、同一若しくは相応する構成要素には同一の符号を付していることがある。
【００１１】
〔実施形態１〕
以下、本発明の一実施形態について、詳細に説明する。
【００１２】
（固体撮像装置の構成）
図１は、実施形態１に係る固体撮像装置１を示す図である。固体撮像装置１は、複数の画素１２０が平面上にマトリックス状に配置され、それぞれの画素１２０には、行選択信号線１１１と読出信号線１１２とが接続されている。垂直走査回路１１０は各行の行選択信号線１１１を通じて画素１２０を行選択する。行選択された画素１２０は、各列の読出信号線１１２に信号を出力する。各列の読出信号線１１２には、それぞれＡＤ変換器１３０が接続され、さらにメモリ１４２が接続されている。ＡＤ変換器１３０は、当該列の画素１２０から画素出力信号を取得し、順次、デジタル信号に変換して出力するカラムＡＤ変換を行う。水平走査回路１４０は、各列の列選択信号線１４１を通じてメモリ１４２を列選択する。選択されたメモリ１４２は、水平出力線１４３を通じて、デジタル信号を順次出力する。固体撮像装置１は、実施形態１においてＣＭＯＳイメージセンサであるが、他の撮像装置であってもよい。
【００１３】
（画素の構成）
図２は、固体撮像装置１の画素１２０の構成例を概略的に示す回路図である。画素１２０は、フォトダイオードＰＤと、転送トランジスタＴｔｒと、リセットトランジスタＲｔｒと、選択トランジスタＳｔｒと、増幅トランジスタＡｔｒと、信号電荷蓄積部ＦＤと、を含む。また、画素１２０は、読出信号線１１２と、転送信号ＴＸを送る転送信号線と、リセット信号ＲＳＴを送るリセット信号線と、行選択信号ＳＥＬを送る行選択信号線１１１と、電源電圧Ｖｄｄを供給する電源電力線に電気的に接続されている。なお、図１においては、煩雑さを避けるために、リセット信号線、選択信号線等の記載は省略しているが、これらは、行選択信号線１１１と同様に行ごとに配置される信号線である。
【００１４】
リセットトランジスタＲｔｒは、リセット信号ＲＳＴに従ってオンすることにより、信号電荷蓄積部ＦＤに蓄積された信号電荷を排出し、信号電荷蓄積部ＦＤの電位を高電位にリセットする。フォトダイオードＰＤ（センサ素子）は、光電変換を行い、受光した光（入射光）の光量に応じた信号電荷を発生させる。画素１２０は、フォトダイオードＰＤの代わりに、他の種類の受光素子及びセンサ素子等を含んでもよい。転送トランジスタＴｔｒは、転送信号ＴＸに従ってオンになることにより、フォトダイオードＰＤで発生した信号電荷を信号電荷蓄積部ＦＤへ転送する。信号電荷蓄積部ＦＤは、信号電荷が蓄積されるフローティングディフュージョン領域である。このため、蓄積された信号電荷の量に応じて信号電荷蓄積部ＦＤの電位が減少する。
【００１５】
選択トランジスタＳｔｒにおいて、ゲートが行選択信号線１１１に接続され、ドレインが増幅トランジスタＡｔｒのソースに接続され、ソースが読出信号線１１２に接続されている。選択トランジスタＳｔｒは、行選択信号ＳＥＬに従ってオンになることにより、固体撮像装置１に複数配置された画素１２０のうち、選択された行の画素１２０のみが読出信号線１１２に画素出力信号を出力する。
【００１６】
増幅トランジスタＡｔｒは、電圧利得一定でゲート電圧（入力電圧）に追従するようにソース電圧（出力電圧）が変化するソースフォロアトランジスタとして動作する。また、増幅トランジスタＡｔｒにおいて、ゲートが信号電荷蓄積部ＦＤに接続され、ドレインが電源電力線に接続されている。これにより、増幅トランジスタＡｔｒは、信号電荷蓄積部ＦＤの電位を増幅した信号電圧を選択トランジスタＳｔｒを介して読出信号線１１２へ出力する。
【００１７】
信号電荷蓄積部ＦＤの電位がリセットされたときの画素出力信号ＶＳＩＧの電圧値（リセット電位）をＶＳＩＧ（ＲＳＴ）とする。また、ＰＤに蓄積された信号電荷の量に応じて信号電荷蓄積部ＦＤの電位が減少したときの画素出力信号ＶＳＩＧの電圧値（シグナル電位）をＶＳＩＧ（ＳＩＧ）とする。
【００１８】
（ＡＤ変換器の構成）
図３は、ＡＤ変換器１３０の構成を示す概略回路図である。ＡＤ変換器１３０には、画素出力信号ＶＳＩＧが入力される。画素出力信号ＶＳＩＧは、垂直走査回路１１０により行選択された画素１２０の出力である。ＡＤ変換器１３０は、画素１２０で発生したリセット電位ＶＳＩＧ（ＲＳＴ）とＰＤに蓄積された信号電荷の量に応じたシグナル電位ＶＳＩＧ（ＳＩＧ）とを読み出し（サンプリングし）、差分を取るＣＤＳ動作を実行する。ＡＤ変換器１３０は、当該差分をデジタル信号として出力する。
【００１９】
ＡＤ変換器１３０は、前段のアナログ回路１３１と、後段のＡＤ変換回路１３２とで構成される。以下の説明では、ＡＤ変換器１３０の入力端に近い方を入力側、デジタル出力端に近い側を出力側と称する。
【００２０】
まず、アナログ回路１３１の構成を説明する。画素出力信号ＶＳＩＧが入力される入力端から２分岐されて、それぞれスイッチＳＩＧ＿ＳＭＰ１と、スイッチＲＳＴ＿ＳＭＰ１とが接続されている。また、アナログ回路１３１には、リファレンス電位ＶＣＤＳ＿ＲＥＦも入力され、スイッチＣＤＳ＿ＲＥＦ＿ＳＭＰ１に接続されている。スイッチＳＩＧ＿ＳＭＰ１の出力側（電圧ラベルＶＣ＿ＳＩＧ）とグラウンドとの間にはコンデンサＣＳ（第２のコンデンサ）が設けられている。スイッチＳＩＧ＿ＳＭＰ１の出力側とスイッチＲＳＴ＿ＳＭＰ１の出力側（電圧ラベルＶＣ＿ＲＳＴ）との間には、スイッチＡＣＤＳ＿ＥＮ１が設けられている。スイッチＲＳＴ＿ＳＭＰ１の出力側とスイッチＣＤＳ＿ＲＥＦ＿ＳＭＰ１の出力側（電圧ラベルＶＡＣＤＳ）との間には、コンデンサＣＲ（第１のコンデンサ）が設けられている。スイッチＣＤＳ＿ＲＥＦ＿ＳＭＰ１の出力側（コンデンサＣＲの一端）とアナログ回路１３１の出力（電圧ラベルＶＡＤ＿ＳＩＧＩＮ）との間には、スイッチＣＭＰ＿ＣＮＣＴ１が設けられている。
【００２１】
次に、ＡＤ変換回路１３２の構成を説明する。ＡＤ変換回路１３２は、シングルスロープ型のＡＤ変換回路である。ＡＤ変換回路１３２の入力端子は、アナログ回路１３１の出力端子と接続されている。ＡＤ変換回路１３２の入力端子（電圧ラベルＶＡＤ＿ＳＩＧＩＮ）は、結合コンデンサＣＩＮを通じてコンパレータ１３３に接続されている。また、ＡＤ変換回路１３２の入力端子には、スイッチＣＭＰ＿ＡＺＣＬＰを介してクリップ電圧ＶＡＺＣＬＰも導入され得る。コンパレータ１３３のもう一方の入力端子には、結合コンデンサＣＩＮを通じてランプ信号ＶＲＡＭＰが導入される。コンパレータ１３３の出力（電圧ラベルＸＣＭＰＯ：１ビット信号）は、カウンタ１３４に入力される。カウンタ１３４は、所定期間のクロック信号ＣＬＫのパルスのカウント数を、ＡＤ変換器１３０の出力デジタル信号Ｄ＿ＯＵＴとして出力する。シングルスロープ型のＡＤ変換回路とは、アナログ入力信号とランプ信号とをコンパレータで比較して、それらの大小関係が反転するまでに要するクロック信号のパルスカウント数をデジタル出力することでＡＤ変換を行う回路をいう。
【００２２】
コンパレータ１３３について、例示の回路図を図１２に示した。図１２には、コンパレータ１３３に加えて、信号ＶＡＤ＿ＳＩＧＩＮ及びランプ信号ＶＲＡＭＰの入力コンデンサＣＩＮも合わせて示されている。
【００２３】
図１２において、ＡＶＤＤ、ＣＶＤＤ、ＣＧＮＤ、ＡＧＮＤはそれぞれ、アナログ電源電圧、コンパレータ部レギュレータ電圧、１ｓｔコンパレータグランド、アナロググランドである。ＣＭＰ＿ＲＥＧ＿ＶＧ１、ＣＭＰ＿ＲＥＧ＿ＶＧ２、ＸＡＺはそれぞれ、１ｓｔコンパレータ部レギュレータ電圧生成Ｔｒのゲート入力電圧、２ｎｄコンパレータ部レギュレータ電圧生成Ｔｒのゲート入力電圧、入出力ショート（オートゼロ）制御信号である。ＣＭＰ１ＳＴ＿ＶＢ１、ＣＭＰ１ＳＴ＿ＶＢ０、ＣＭＰ１ＳＴ＿ＥＮはそれぞれ、第１の１ｓｔコンパレータのテイルバイアス電流制御電圧、第２の１ｓｔコンパレータのテイルバイアス電流制御電圧、１ｓｔコンパレータのテイルバイアス電流オン／オフ制御信号である。ＣＭＰ２ＮＤ＿ＶＢ１、ＣＭＰ２ＮＤ＿ＶＢ０、ＣＭＰ２ＮＤ＿ＥＮはそれぞれ、第１の２ｎｄコンパレータのテイルバイアス電流制御電圧、第２の２ｎｄコンパレータのテイルバイアス電流制御電圧、２ｎｄコンパレータのテイルバイアス電流オン／オフ制御信号である。
【００２４】
（ＡＤ変換器の動作）
各スイッチのオン／オフ動作を示すタイミングチャートを図４に、及び各点の電圧波形を示すタイミングチャートを図５に示す。これらを参照しつつ、ＡＤ変換器１３０の動作について説明する。
【００２５】
期間Ｔ１（オートゼロ期間）：初めに、スイッチＣＤＳ＿ＲＥＦ＿ＳＭＰ１と、スイッチＣＭＰ＿ＡＺＣＬＰとをオンにする。他のスイッチはオフである。コンパレータ１３３の入力端子にクリップ電圧ＶＡＺＣＬＩＰが印加されると同時に、コンパレータ１３３の入出力をショートする（入出力ショート制御信号ＸＡＺオン）ことでオートゼロされる。期間の終わりに、スイッチＣＭＰ＿ＡＺＣＬＰをオフにする（入出力ショート制御信号ＸＡＺ信号もオフ）。
【００２６】
期間Ｔ２（リファレンス電位のＡＤ変換期間）：スイッチＣＭＰ＿ＣＮＣＴ１をオンにする。すると、コンパレータ１３３の入力電圧ＶＡＤ＿ＳＩＧＩＮは、リファレンス電位ＶＣＤＳ＿ＲＥＦに等しくなる。そして、カウンタ１３４によるクロック数のカウントとランプ信号ＶＲＡＭＰの電圧変化とを開始する（シングルスロープ型ＡＤ変換開始）。ここで、ランプ信号ＶＲＡＭＰは、通常状態で、リファレンス電位ＶＣＤＳ＿ＲＥＦよりやや高電位の一定値ＶＲＡＭＰ（ＳＴ）であるが、電圧変化を開始すると時間とともに一定の傾きで直線的に下降する信号である。なお、電圧変化は下降方向に限らず上昇方向である構成とすることもできる。電圧変化が終了すると、最初の一定値に戻る。電圧変化開始時点で、ランプ信号ＶＲＡＭＰの方がコンパレータ１３３への入力電圧ＶＡＤ＿ＳＩＧＩＮよりも高電位である。ランプ信号ＶＲＡＭＰの電位の下降に伴って大小関係が逆転すると、コンパレータ出力ＸＣＭＰＯが反転する。コンパレータ出力ＸＣＭＰＯの反転を検出するとカウンタ１３４はカウントを終了する。（シングルスロープ型ＡＤ変換終了）。よってここでは、ＶＲＡＭＰ（ＳＴ）を基準としたリファレンス電位ＶＲＡＭＰ（ＳＴ）−ＶＣＤＳ＿ＲＥＦが、カウント数に変換されている。また、リファレンス電位のＡＤ変換（期間Ｔ２）においては、ダウンカウントとする。カウントが停止すると、スイッチＣＭＰ＿ＣＮＣＴ１をオフにし、期間Ｔ２を終了する。
【００２７】
期間Ｔ３（リセット電位のサンプリング期間）：ＡＤ変換器１３０は、期間Ｔ３を画素１２０がリセット電位ＶＳＩＧ（ＲＳＴ）を出力信号ＶＳＩＧとして出力している期間に適合させるように動作する。スイッチＲＳＴ＿ＳＭＰ１をオンにする。すると、コンデンサＣＲの両端の電位は、それぞれ、ＶＡＣＤＳ＝ＶＣＤＳ＿ＲＥＦ、ＶＣ＿ＲＳＴ＝ＶＳＩＧ（ＲＳＴ）となる。期間Ｔ３の終わりに、スイッチＲＳＴ＿ＳＭＰ１、スイッチＣＤＳ＿ＲＥＦ＿ＳＭＰ１をオフにする。
【００２８】
期間Ｔ４（シグナル電位のサンプリング期間）：ＡＤ変換器１３０は、期間Ｔ４を画素１２０がシグナル電位ＶＳＩＧ（ＳＩＧ）を出力信号ＶＳＩＧとして出力している期間に適合させるように動作する。スイッチＳＩＧ＿ＳＭＰ１をオンにする。すると、コンデンサＣＳの出力側の端子の電位ＶＣ＿ＳＩＧがＶＳＩＧ（ＳＩＧ）となる。コンデンサＣＳの他端子の電位はグラウンドされているため常に０である。期間Ｔ４の終わりに、スイッチＳＩＧ＿ＳＭＰ１をオフにする。
【００２９】
期間Ｔ５（ＣＤＳ期間）：スイッチＡＣＤＳ＿ＥＮ１をオンにする。一般にコンデンサはそれぞれ電荷が出入りしない限り、両端の電位差を保とうとする。コンデンサＣＳの出力側の端子の電位ＶＣ＿ＳＩＧは期間Ｔ４から変化せずＶＳＩＧ（ＳＩＧ）である。コンデンサＣＲは、期間Ｔ３中に両端の電位差がＶＣＤＳ＿ＲＥＦ−ＶＳＩＧ（ＲＳＴ）となるように充電されている。その後の期間Ｔ４の間はコンデンサＣＲに繋がるスイッチは全てオフである。従って、コンデンサＣＲは、期間５においても、両端の電位差ＶＡＣＤＳ−ＶＣ＿ＲＳＴを、ＶＣＤＳ＿ＲＥＦ−ＶＳＩＧ（ＲＳＴ）に保つように動作する。よってスイッチＡＣＤＳ＿ＥＮ１をオンにすることにより、コンデンサＣＲとＣＳとを直列接続した結果、それぞれの電位差が合成され、コンデンサＣＲの出力側の端子の電位ＶＡＣＤＳは、合成電位ＶＳＩＧ（ＳＩＧ）＋ＶＣＤＳ＿ＲＥＦ−ＶＳＩＧ（ＲＳＴ）＝ＶＣとなる。つまり合成電位ＶＣは、リファレンス電位ＶＣＤＳ＿ＲＥＦからリセット電位ＶＳＩＧ（ＲＳＴ）を減じ、さらにシグナル電位ＶＳＩＧ（ＳＩＧ）を加えたものである。また、合成電位はリファレンス電位を基準にすれば、リセット電位とシグナル電位との差分ＶＳＩＧ（ＳＩＧ）−ＶＳＩＧ（ＲＳＴ）である。次いで、スイッチＣＭＰ＿ＣＮＣＴ１をオンにすると、コンパレータの入力電圧ＶＡＤ＿ＳＩＧＩＮが本合成電位ＶＣにセットされる。
【００３０】
期間Ｔ６（合成電位のＡＤ変換期間）：
カウンタ１３４によるクロックのカウントとランプ信号ＶＲＡＭＰの電圧変化を実行して、上述の期間Ｔ２と同様にシングルスロープ型ＡＤ変換を行う。するとここでは、ＶＲＡＭＰ（ＳＴ）を基準とした合成電位ＶＣがカウント数に変換されることになる。さらに、合成電位のＡＤ変換（期間Ｔ６）では、リファレンス電位のＡＤ変換（期間Ｔ２）でのダウンカウント終了時点からカウント数を引き継いでアップカウントを実施する。従って、合成電位ＶＣのＡＤ変換（期間Ｔ６）が完了した時点で、カウント数は、合成電位のＡＤ変換値とリファレンス電位のＡＤ変換値の差分に相当する。つまり、ＶＳＩＧ（ＲＳＴ）−ＶＳＩＧ（ＳＩＧ）が、最終的なカウント数に相当し、デジタル出力Ｄ＿ＯＵＴとしてＡＤ変換器１３０から出力される。期間Ｔ６の終わりに、スイッチＡＣＤＳ＿ＥＮ１、スイッチＣＭＰ＿ＣＮＣＴ１をオフにする。
【００３１】
以上、期間Ｔ１〜Ｔ６で、ＡＤ変換器１３０による１画素分についての読み出しとＡＤ変換処理とが完了する。従って、実施形態１において、ＡＤ変換器１３０が１画素分の読み出しを行う周期であり、また１画素分のデジタル出力を行う周期でもある、単位Ｈ時間（単位水平時間）は、期間Ｔ１〜Ｔ６に等しい期間となる。
【００３２】
（ＡＤ変換器の利点）
上述の通り、ＡＤ変換器１３０からは、それぞれの画素１２０につき、ＶＳＩＧ（ＲＳＴ）−ＶＳＩＧ（ＳＩＧ）が最終出力として得られており、ＣＤＳ動作が実行されている。画素１２０毎のトランジスタの閾値特性等に起因する閾値ばらつき（以下、画素ばらつき）は、リセット電位ＶＳＩＧ（ＲＳＴ）とシグナル電位ＶＳＩＧ（ＳＩＧ）との２つの画素出力の差分を取ることでキャンセルされる。これは、実効的に期間Ｔ５においてアナログ回路１３１で合成電位ＶＣを生成することで実現されている。さらに、ＡＤ変換回路１３２毎の特性ばらつき等である列ごとの特性のばらつき（以下、カラムばらつき）は、リファレンス電位（デジタル値）と上記合成電位（デジタル値）との２回のＡＤ変換結果の差分を取ることでキャンセルされる。これは、リファレンス電位ＶＣＤＳ＿ＲＥＦのＡＤ変換のためのカウントをダウンカウントとし、次いで合成電位ＶＣのＡＤ変換のためのカウントをアップカウントとするカウンタ（アップダウンカウンタ）で実現されている。しかし、２回のＡＤ変換結果の差分を取る手法はこれに限られるものではなく、他の公知の手法に置換しても良い。例えば、リファレンス電位ＶＣＤＳ＿ＲＥＦのＡＤ変換のためのカウントをアップカウントとし、そのカウント値を全ビット反転し、次いで合成電位ＶＣのＡＤ変換のためのカウントをアップカウントとするカウンタ（アップアップカウンタ）で実現されても良い。
【００３３】
このように実施形態１のＡＤ変換器１３０によれば、画素ばらつきとカラムばらつきの双方ともキャンセルされた最終出力が得られる。
【００３４】
（比較例との対比）  
実施形態１のＡＤ変換器１３０との対比のため、一般的なデジタルＣＤＳ動作を行う比較例のＡＤ変換器９３０について説明する。図１０は比較例のＡＤ変換器９３０を示す図である。ＡＤ変換器９３０は、ＡＤ変換器１３０とは異なり、アナログ回路１３１が無く、かつ、画素出力信号ＶＳＩＧがコンパレータ９３３に直接入力されている。また、ＡＤ変換器９３０では、ＡＤ変換器１３０とは異なり、リファレンス電位ＶＣＤＳ＿ＲＥＦが用いられない。ＡＤ変換器９３０におけるＡＤ変換の方式は、カウンタ９３４を用いたシングルスロープ型であり、ＡＤ変換器１３０と同様である。
【００３５】
図１１は比較例のＡＤ変換器９３０の動作を示す図であり、ランプ信号ＶＲＡＭＰと、画素出力信号ＶＳＩＧの電圧波形を示している。一般的なデジタルＣＤＳを行うＡＤ変換器９３０の動作では、ある画素１２０に関して、最初のＡＤ変換として、リセット電位ＶＳＩＧ（ＲＳＴ）のＡＤ変換を行い、次のＡＤ変換として、シグナル電位ＶＳＩＧ（ＳＩＧ）のＡＤ変換を行う。カウンタ９３４によるダウンカウントとアップカウントにより、ＶＳＩＧ（ＲＳＴ）−ＶＳＩＧ（ＳＩＧ）がデジタル出力Ｄ＿ＯＵＴとして得られる。画素ばらつきは、リセット電位ＶＳＩＧ（ＲＳＴ）とＶＳＩＧ（ＳＩＧ）との差分を取ることでキャンセルされる。カラムばらつきも、２回のＡＤ変換の差分を取っていることでキャンセルされる。このように、一般的なデジタルＣＤＳ動作を行う比較例のＡＤ変換器９３０においても、画素ばらつきとカラムばらつきがキャンセルされた最終出力が得られる。
【００３６】
シングルスロープ型ＡＤ変換では、コンパレータへの２つの入力の大小関係の逆転によりカウントを行うため、ランプ信号ＶＲＡＭＰの電圧変化幅の範囲に入力信号が無ければＡＤ変換できない。比較例のＡＤ変換器９３０では、最初のＡＤ変換の対象である、リセット電位ＶＳＩＧ（ＲＳＴ）は、画素ばらつきを有しているので、確実にＡＤ変換値を求めるためには、電圧変化幅を大きくとる必要がある。すると、リセット電位ＶＳＩＧ（ＲＳＴ）のＡＤ変換の期間を長く要する。同様に次のＡＤ変換の対象であるシグナル電位ＶＳＩＧ（ＳＩＧ）も画素ばらつきを含むので、ここでも必要な電圧変化の期間が長くなる。なお、この期間は電圧からカウント数（時間）の変換への比率である電圧変化波形の傾きを小さく（高アナログゲイン化）し、カウント数の精度を向上させる、つまり高諧調化させると更に長くなる。よって、ＡＤ変換処理速度を向上させるには限界があった。
【００３７】
一方、ＡＤ変換器１３０の動作における、ある画素１２０に関する最初のＡＤ変換（期間Ｔ２）は、一定のリファレンス電位ＶＣＤＳ＿ＲＥＦに対するものであり、そのばらつきは非常に小さい。よって、最初のＡＤ変換の期間は非常に短くてよい。同様に、合成電位ＶＣのＡＤ変換を行う２回目のＡＤ変換（期間Ｔ２）においても、画素ばらつきは既にアナログ回路１３１でキャンセルされ含まれていないので、その分必要な電圧変化の期間は短くてよい。さらには、画素ばらつきを含むことによりＡＤ変換で飽和しやすくなる問題もなく、高諧調化も可能である。
【００３８】
（効果）
以上のように、実施形態１に係るＡＤ変換器１３０によれば、画素ばらつき及びカラムばらつきがキャンセルされた出力信号を得ることができる。ＡＤ変換に要する期間も短く処理能力を向上できる。処理能力を感度向上に振り向ければ、高感度化も可能である。また飽和が少なく高諧調化が可能である。
【００３９】
実施形態１に係る固体撮像装置１によれば、画素ばらつき及びカラムばらつきが低減された高画質の撮影映像を得ることができる。さらには、より高フレームレートの撮影映像を得ることもできる。また、より高感度、より高諧調化された高品位の撮影映像を得ることができる。
【００４０】
〔実施形態２〕
本発明の実施形態２について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
【００４１】
（ＡＤ変換器２３０の構成）
図６は、実施形態２に係るＡＤ変換器２３０の構成を示す概略回路図である。
【００４２】
ＡＤ変換器２３０は、実施形態１に係るＡＤ変換器１３０のアナログ回路１３１と同じアナログ回路を２式（２３１、２８１）並列接続した構成を有している。画素出力信号ＶＳＩＧが入力される入力端、リファレンス電位ＶＣＤＳ＿ＲＥＦが導入される入力端は、それぞれが分岐されてアナログ回路２３１、２８１のそれぞれに接続されている。それぞれのアナログ回路２３１、２８１の出力が合流され、ＡＤ変換回路１３２に入力される。ＡＤ変換回路１３２は、実施形態１に係るＡＤ変換器１３０のＡＤ変換回路と同じである。ＡＤ変換回路１３２はコンパレータ１３３とカウンタ１３４とを有する。アナログ回路２３１の各スイッチの符号は、アナログ回路１３１におけるそれぞれ対応するスイッチの符号と同一である。アナログ回路２８１の各スイッチの符号は、アナログ回路１３１におけるそれぞれ対応するスイッチの符号の最後の１の文字を２に変えたものである。アナログ回路２３１、２８１の各コンデンサの符号は、アナログ回路１３１におけるそれぞれ対応するコンデンサの符号の末尾に、それぞれ、１、２の文字を付加したものである。
【００４３】
（ＡＤ変換器２３０の動作）
ＡＤ変換器２３０は、画素出力信号ＶＳＩＧにて順次送り込まれるそれぞれの画素１２０についてのリセット電位とシグナル電位とのセットを、２つのアナログ回路２３１、２８１で交互に読み出す動作を行う。また、２つのアナログ回路２３１、２８１で処理したそれぞれの画素１２０についての電圧信号をＡＤ変換回路１３２に入力し、ＡＤ変換処理を行う。読み出し（サンプリング）処理とＡＤ変換処理は同時並行で進行する。初めの単位Ｈ時間内に一方のアナログ回路２３１が第ｋ行の画素１２０の読み出し処理を行い、次の単位Ｈ時間でＡＤ変換処理を行う。もう一方のアナログ回路２８１では上記次の単位Ｈ時間に第ｋ＋１行の画素１２０の読み出し処理を行う。各スイッチのオン／オフについては、この２単位Ｈ時間が一周期となる。以下の説明では、一画素分の処理について２単位Ｈ時間に渡って説明を行うとともに、各スイッチのオン／オフについては、すべてのスイッチについて動作を説明する。
【００４４】
期間Ｔ１１：初めに、スイッチＣＤＳ＿ＲＥＦ＿ＳＭＰ２はオンであり、他のスイッチはオフである。期間の始めにスイッチＣＤＳ＿ＲＥＦ＿ＳＭＰ１と、スイッチＣＭＰ＿ＡＺＣＬＰをオンにし、期間の終わりに、スイッチＣＭＰ＿ＡＺＣＬＰをオフにする。
【００４５】
期間Ｔ１２（リセット電位のサンプリング期間）：ＡＤ変換器２３０は、期間Ｔ１２を第ｋ行の画素１２０がリセット電位ＶＳＩＧ（ＲＳＴ）を画素出力信号ＶＳＩＧとして出力している期間に適合させるように動作する。期間の始めにスイッチＲＳＴ＿ＳＭＰ１をオンにし、期間の終わりに、オフにする。また、期間の始めにスイッチＳＩＧ＿ＳＭＰ１とスイッチＡＣＤＳ＿ＥＮ１とをオンにし、すぐさまオフにする。スイッチＲＳＴ＿ＳＭＰ１、スイッチＳＩＧ＿ＳＭＰ１、スイッチＡＣＤＳ＿ＥＮ１をごく短期間全てオンにすることで、コンデンサＣＳ１とコンデンサＣＲ１の接続部にリセット電位ＶＳＩＧ（ＲＳＴ）を印加する。これにより先の信号の大小に係わらずコンデンサＣＳ１とコンデンサＣＲ１の状態を一定にする初期化を行う。期間Ｔ１２は、コンデンサＣＲ１にリセット電位をサンプリングする期間である（実施形態１における期間Ｔ３と同様）。また、期間の始めにスイッチＣＭＰ＿ＣＮＣＴ２をオンにし、期間の終わりまでにスイッチＣＤＳ＿ＲＥＦ＿ＳＭＰ２とともにオフにする。その際、ＣＭＰ＿ＡＺＣＬＰをオンにする。
【００４６】
期間Ｔ１３（シグナル電位のサンプリング期間）：ＡＤ変換器２３０は、期間Ｔ１３を画素１２０がシグナル電位ＶＳＩＧ（ＳＩＧ）を画素出力信号ＶＳＩＧとして出力している期間に適合させるように動作する。期間の始めにスイッチＣＭＰ＿ＡＺＣＬＰをオフにし、スイッチＳＩＧ＿ＳＭＰ１をオンにする。コンデンサＣＳ１にシグナル電位をサンプリングする期間である（期間Ｔ４と同様）。期間の終わりにスイッチＳＩＧ＿ＳＭＰ１をオフにする。また、期間の始めにスイッチＣＭＰ＿ＡＺＣＬＰをオフにしたら、スイッチＡＣＤＳ＿ＥＮ２、ＣＭＰ＿ＣＮＣＴ２をオンにし、期間の終わりにオフにする。
【００４７】
以上期間Ｔ１１〜Ｔ１３で初めの単位Ｈ時間が終了し、第ｋ行の画素１２０からの読み出しが完了する。次の単位Ｈ時間でのスイッチのオン／オフ動作は、初めの単位Ｈ時間（Ｔ１１〜Ｔ１３）におけるスイッチのオン／オフ動作をアナログ回路２３１、２８１相互に入れ替えたものになる。
【００４８】
期間Ｔ２１（オートゼロ期間）：期間の始めにスイッチＣＤＳ＿ＲＥＦ＿ＳＭＰ２と、スイッチＣＭＰ＿ＡＺＣＬＰをオンにし、期間の終わりに、スイッチＣＭＰ＿ＡＺＣＬＰをオフにする。期間中クリップ電圧ＶＡＺＣＬＩＰがコンパレータ１３３の入力に印加されオートゼロされる（期間Ｔ１と同様）。
【００４９】
期間Ｔ２２（リファレンス電位のＡＤ変換期間）：期間Ｔ２２の始めにＣＭＰ＿ＣＮＣＴ１をオンにする。スイッチＣＤＳ＿ＲＥＦ＿ＳＭＰ１とスイッチＣＭＰ＿ＣＮＣＴ１とがオンであることにより、リファレンス電位ＶＣＤＳ＿ＲＥＦがコンパレータ１３３に入力される。この間にＡＤ変換回路１３２は、リファレンス電位ＶＣＤＳ＿ＲＥＦのＡＤ変換を行う（期間Ｔ２と同様）。期間の終わりまでにＣＭＰ＿ＣＮＣＴ１とスイッチＣＤＳ＿ＲＥＦ＿ＳＭＰ１をオフにする。その際、ＣＭＰ＿ＡＺＣＬＰをオンにする。するとクリップ電圧ＶＡＺＣＬＩＰがコンパレータ１３３の入力に印加されオートゼロされる。また、ＡＤ変換器２３０は、期間Ｔ２２を画素１２０がリセット電位ＶＳＩＧ（ＲＳＴ）を画素出力信号ＶＳＩＧとして出力している期間に適合させるように動作する。期間の始めにスイッチＲＳＴ＿ＳＭＰ２をオンにし、終わりにオフにする。また、期間の始めにスイッチＳＩＧ＿ＳＭＰ２とスイッチＡＣＤＳ＿ＥＮ２とをオンにし、すぐさまオフにする。
【００５０】
期間Ｔ２３（電位の合成操作と合成電位のＡＤ変換期間）：期間の始めにスイッチＣＭＰ＿ＡＺＣＬＰをオフにしオートゼロを終了する。それからスイッチＡＣＤＳ＿ＥＮ１、ＣＭＰ＿ＣＮＣＴ１をオンにするとコンデンサＣＲ１とコンデンサＣＳ１に保持された電圧の合成が行われる（期間Ｔ５と同様）。さらに合成電位ＶＣがコンパレータ１３３に供給されてＡＤ変換を行う（期間Ｔ６と同様）。期間の終わりにスイッチＡＣＤＳ＿ＥＮ１、ＣＭＰ＿ＣＮＣＴ１をオフにする。また、ＡＤ変換器２３０は、期間Ｔ２３を画素１２０がシグナル電位ＶＳＩＧ（ＳＩＧ）を画素出力信号ＶＳＩＧとして出力している期間に適合させるように動作する。期間の始めにスイッチＳＩＧ＿ＳＭＰ２をオンにし、終わりにオフにする。
【００５１】
以上期間Ｔ２１〜Ｔ２３で次の単位Ｈ時間が終了し、２回のＡＤ変換が完了した。初めの単位Ｈ時間（Ｔ１１〜Ｔ１３）におけるスイッチのオン／オフ動作を、次の単位Ｈ時間（Ｔ２１〜Ｔ２３）では、アナログ回路２３１、２８１相互に入れ替えたものである。よってアナログ回路２８１は、期間Ｔ２１〜Ｔ２３の間に、第ｋ＋１行の画素１２０についての処理を開始し、読み出し動作を完了している。
【００５２】
（実施形態２の効果）
以上の期間Ｔ１１〜Ｔ２３での動作により、画素出力信号に対して実施形態１と同じ処理が遂行される。よって、実施形態２においても画素ばらつき及びカラムばらつきがキャンセルされた出力信号を得ることができる。また、ＡＤ変換に要する期間も短く処理能力を向上できる。処理能力を感度向上に振り向ければ、高感度化も可能である。また飽和か少なく高諧調化が可能である。
【００５３】
さらに、実施形態２に係るＡＤ変換器２３０によれば、アナログ回路２３１、２８１を複数備えていることによって、画素１２０からの読み出しとＡＤ変換とが同時並行で実行される。従って、ＡＤ変換の処理能力をさらに大幅に向上させることができる。
【００５４】
また、ＡＤ変換器２３０を用いた固体撮像装置では、画素ばらつき及びカラムばらつきが低減された高画質の撮影映像を得ることができる。さらには、大幅に高フレームレート化された撮影映像を得ることもできる。また、より高感度、より高諧調化された高品位の撮影映像を得ることができる。
【００５５】
〔実施形態３〕
本発明の実施形態３について、以下に説明する。
【００５６】
（ＡＤ変換器３３０の構成）
図８は、実施形態３に係るＡＤ変換器３３０の構成を示す概略回路図である。
【００５７】
ＡＤ変換器３３０は、実施形態２に係るＡＤ変換器２３０と同様の回路を単位ＡＤ変換器３３０ａ、３３０ｂとして備えるものである。実施形態３に係る固体撮像装置では、ＡＤ変換器３３０が２列に跨って設けられている。単位ＡＤ変換器３３０ａはアナログ回路３３１ａ、３８１ａとＡＤ変換回路３３２ａを備え、ＡＤ変換回路３３２ａはコンパレータ３３３ａとカウンタ３３４ａを有する。単位ＡＤ変換器３３０ｂはアナログ回路３３１ｂ、３８１ｂとＡＤ変換回路３３２ｂを備え、ＡＤ変換回路３３２ｂはコンパレータ３３３ｂとカウンタ３３４ｂを有する。単位ＡＤ変換器３３０ａ、３３０ｂのスイッチの符号は、ＡＤ変換器２３０での対応する各スイッチの符号に、それぞれ最後に＿Ａ、＿Ｂを付加したものである。また、単位ＡＤ変換器３３０ａ、３３０ｂのコンデンサの符号は、ＡＤ変換器２３０での対応する各コンデンサの符号に、それぞれ最後にａ、ｂを付加したものである。
【００５８】
ただしＡＤ変換器２３０と異なる点として、単位ＡＤ変換器３３０ａにおいては、コンデンサＣＳ１ａのグラウンド側の端子が２分岐されている。分岐の一方がスイッチＣＢ＿ＡＳＥ＿ＥＮ１を介してグラウンドされる。もう一方がスイッチＨＢ＿ＩＮＮＩＮＧ＿ＥＮ１を介して単位ＡＤ変換器３３０ｂのコンデンサＣＲ１ｂの出力側の端子に接続されている。またコンデンサＣＳ２ａについても同様である。コンデンサＣＳ２ａのグラウンド側の端子からの分岐の一方がスイッチＣＢ＿ＡＳＥ＿ＥＮ２を介してグラウンドされる。もう一方がスイッチＨＢ＿ＩＮＮＩＮＧ＿ＥＮ２を介して単位ＡＤ変換器３３０ｂのコンデンサＣＲ２ｂの出力側の端子に接続されている。
【００５９】
（ＡＤ変換器３３０の動作）
通常動作モード：単位ＡＤ変換器３３０ａ、３３０ｂは、それぞれが実施形態２のＡＤ変換器２３０と全く同様に動作し得る。通常動作モードでは、スイッチＣＢ＿ＡＳＥ＿ＥＮ１、ＣＢ＿ＡＳＥ＿ＥＮ２が常時オンであり、スイッチＨＢ＿ＩＮＮＩＮＧ＿ＥＮ１、ＨＢ＿ＩＮＮＩＮＧ＿ＥＮ２が常時オフである。よって単位ＡＤ変換器３３０ａ、３３０ｂは切り離されて、それぞれが回路構成上実施形態２のＡＤ変換器２３０と同じである。単位ＡＤ変換器３３０ａは第ｎ列のカラムＡＤ変換を実行し、単位ＡＤ変換器３３０ｂは第ｎ＋１列のカラムＡＤ変換を実行する。
【００６０】
水平加算動作モード：また単位ＡＤ変換器３３０ａ、３３０ｂは、連携して、水平加算動作を実行し得る。この動作モードについて、以下に詳細に説明する。
【００６１】
水平加算動作モードにおいては、単位ＡＤ変換器３３０ｂのＡＤ変換回路３３２ｂは動作しない。ＡＤ変換回路３３２ｂへの入力のスイッチＣＭＰ＿ＣＮＣＴ１＿Ｂ、ＣＭＰ＿ＣＮＣＴ２＿Ｂは常時オフである。よって、このときＡＤ変換器３３０を備えた実施形態３に係る固体撮像装置における列数は、通常動作モード時の半分になる。
【００６２】
水平加算動作モードにおいても通常は、スイッチＣＢ＿ＡＳＥ＿ＥＮ１、ＣＢ＿ＡＳＥ＿ＥＮ２はオンであり、スイッチＨＢ＿ＩＮＮＩＮＧ＿ＥＮ１、ＨＢ＿ＩＮＮＩＮＧ＿ＥＮ２はオフである。これにより、単位ＡＤ変換器３３０ａ、３３０ｂのアナログ回路３３１ａ、３８１ａ、３３１ｂ、３８１ｂは、通常それぞれ実施形態２のＡＤ変換器２３０と同様に動作する。
【００６３】
ただし、実施形態２の期間Ｔ２３におけるコンデンサに保持された電位差の合成操作について動作が異なる。ＡＤ変換器３３０においては、コンデンサＣＲ１ａ、ＣＳ１ａ、ＣＲ１ｂ、ＣＳ１ｂに保持された電位差が合成される。合成操作時のスイッチのオン／オフの状態を図９に示す。この期間において、図９に示すように、スイッチＡＣＤＳ＿ＥＮ１＿Ａ、ＡＣＤＳ＿ＥＮ１＿Ｂがオンするのに合わせて、単位ＡＤ変換器３３０ａにおけるスイッチＣＢ＿ＡＳＥ＿ＥＮ１＿Ａをオフとし、スイッチＨＢ＿ＩＮＮＩＮＧ＿ＥＮ１をオンとする。すると、コンデンサＣＲ１ａ、ＣＳ１ａ、ＣＲ１ｂ、ＣＳ１ｂが直列接続される。この操作によって、コンデンサＣＲ１ａ、ＣＳ１ａ、ＣＲ１ｂ、ＣＳ１ｂに保持された電位差が合成されてＡＤ変換回路３３２ａに入力される。また、期間Ｔ１３においても同様にコンデンサＣＲ２ａ、ＣＳ２ａ、ＣＲ２ｂ、ＣＳ２ｂに保持された電位差の合成操作を行う。アナログ回路３３１ａ、３３１ｂでそれぞれ受信した第ｎ列目、第ｎ＋１列目の画素の信号が加算されてＡＤ変換されるため、出力電圧は実施形態２と比較して約２倍となる。
【００６４】
（実施形態３の効果）
以上の動作により、単位ＡＤ変換器３３０ａ、３３０ｂは、通常動作モードにおいて、それぞれ実施形態２のＡＤ変換器２３０と回路構成が実質同じであり、各列において同様の処理が画素出力信号ＶＳＩＧに対して遂行される。よって、ＡＤ変換器３３０においても実施形態２のＡＤ変換器２３０と同様の効果を得ることができる。また、ＡＤ変換器３３０を用いた実施形態３に係る固体撮像装置においても、実施形態２の固体撮像装置と同様の効果を得ることができる。
【００６５】
さらに、ＡＤ変換器３３０は、水平加算動作モードにおいて、複数の列の画素からの信号を加算して出力することができ、感度を大幅に向上させることもできる。よって、実施形態３に係る固体撮像装置では、大幅に高感度化した撮影映像を得ることができる。
【００６６】
また、実施形態３に係る固体撮像装置及びＡＤ変換器３３０では、このように通常動作モードと水平加算動作モードとを切り替えることができる。
【００６７】
〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【００６８】
１  固体撮像装置
１１０  垂直走査回路
１１１  行選択信号線
１１２  読出信号線
１２０  画素
１３０、２３０、３３０  ＡＤ変換器
１３１、２３１、２８１、３３１ａ、３３１ｂ、３８１ａ、３８１ｂ  アナログ回路
１３２、３３２ａ、３３２ｂ  ＡＤ変換回路
１３３、３３３ａ、３３３ｂ  コンパレータ
１３４、３３４ａ、２２４ｂ  カウンタ
１４０  水平走査回路
１４１  列選択信号線
１４２  メモリ
１４３  水平出力線
３３０ａ、３３０ｂ  単位ＡＤ変換器
ＣＲ、ＣＲ１、ＣＲ１ａ、ＣＲ１ｂ、ＣＲ２、ＣＲ２ａ、ＣＲ２ｂ  コンデンサ（第１のコンデンサ）
ＣＳ、ＣＳ１、ＣＳ１ａ、ＣＳ１ｂ、ＣＳ２、ＣＳ２ａ、ＣＳ２ｂ  コンデンサ（第２のコンデンサ）
【図１】
2020028118.tif 000003
【図２】
2020028118.tif 000004
【図３】
2020028118.tif 000005
【図４】
2020028118.tif 000006
【図５】
2020028118.tif 000007
【図６】
2020028118.tif 000008
【図７】
2020028118.tif 000009
【図８】
2020028118.tif 000010
【図９】
2020028118.tif 000011
【図１０】
2020028118.tif 000012
【図１１】
2020028118.tif 000013
【図１２】
2020028118.tif 000014