(57)【要約】      （修正有）【課題】漏れ磁束の少ない小型化可能なインダクタを提供する。【解決手段】インダクタ１００は、金属磁性粉および樹脂を含む素体１０と、巻回部と巻回部の両端に引き出された一対の引き出し部２２とで構成され、素体１０に埋設されるコイルと、引き出し部２２のそれぞれに電気的に接続する一対の外部端子３０と、コイルの巻軸と交差する素体の面上に配置される導体層４０とを備える。導体層４０は、素体表面の金属磁性粉が相互に融着してなる第１金属層と、第１金属層上にめっきされてなる第２金属層とを含み、第１金属層の電気抵抗率よりも第２金属層の電気抵抗率が低く構成される。【選択図】図２
2020004945.tif 000002
【特許請求の範囲】
【請求項１】
金属磁性粉および樹脂を含む素体と、巻回部と前記巻回部の両端に引き出された一対の引き出し部とで構成され、前記素体に埋設されるコイルと、前記引き出し部のそれぞれに電気的に接続する一対の外部端子と、前記コイルの巻軸と交差する前記素体の面上に配置される導体層とを備え、
前記導体層は、前記素体の表面付近の金属磁性粉が相互に融着してなる第１金属層と、前記第１金属層上にめっきされてなる第２金属層とを含み、
前記第１金属層の電気抵抗率よりも前記第２金属層の電気抵抗率が低いインダクタ。
【請求項２】
前記第１金属層は、前記素体より内側に形成されている、請求項１に記載のインダクタ。
【請求項３】
前記導体層は、前記コイルの巻軸方向から見て、前記巻回部の少なくとも一部を被覆して配置される請求項１または請求項２に記載のインダクタ。
【請求項４】
前記導体層は、前記コイルの巻軸方向から見て、前記巻回部の外周部よりも内側に配置される請求項１から請求項３のいずれかに記載のインダクタ。
【請求項５】
前記導体層は、前記コイルの巻軸方向から見て、前記巻回部の外周部と内周部の間に配置される環状導体を含む請求項１から請求項４のいずれかに記載のインダクタ。
【請求項６】
前記導体層は、互いに交差しない複数の環状導体層を含む請求項５に記載のインダクタ。
【請求項７】
前記複数の環状導体層は、互いに電気的に接続される請求項６に記載のインダクタ。
【請求項８】
実装される基板のグランドと接続されるグランド端子をさらに備え、前記導体層は前記グランド端子と電気的に接続される請求項１から請求項７のいずれかに記載のインダクタ。
【請求項９】
前記導体層を被覆する絶縁層をさらに備える請求項１から請求項８のいずれかに記載のインダクタ。
【請求項１０】
巻回部と前記巻回部の両端に引き出された一対の引き出し部とで構成されたコイルを、金属磁性粉および樹脂を含む複合材料に埋設して素体を形成することと、
前記コイルの巻軸と交差する素体の表面に、前記金属磁性粉が素体の表面付近において溶融されて相互に融着してなる第１金属層を設けることと、
前記第１金属層の上に第２の金属層を形成することと、
を含むインダクタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタおよびその製造方法に関する。
【背景技術】
【０００２】
樹脂材料および金属粉の複合材料からなる素体にコイルを埋設した電子部品が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１７／０３０９３９４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
磁性粉と樹脂を含む複合材料からなる素体にコイルを内蔵してなるインダクタは、複合材料の比透磁率が低いため、素体の外に磁束が漏れる、漏れ磁束が問題となる。漏れ磁束はインダクタから放射される放射ノイズの原因なので、抑制する方法として、素体に金属ケースの外装を設け、漏れ磁束を金属ケースで渦電流として消費する構造（例えば、特許文献１参照）が知られている。しかし、金属ケースの外装を設けると、素子の外形が増大するという課題がある。本発明は、漏れ磁束の少ない小型化可能なインダクタを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明のインダクタは、金属磁性粉および樹脂を含む素体と、巻回部と巻回部の両端に引き出された一対の引き出し部とで構成され、素体に埋設されるコイルと、引き出し部のそれぞれに電気的に接続する一対の外部端子と、コイルの巻軸と交差する素体の面上に配置される導体層とを備える。導体層は、素体の表面付近の金属磁性粉が相互に融着してなる第１金属層と、第１金属層上にめっきされてなる第２金属層とを含み、第１金属層の電気抵抗率よりも第２金属層の電気抵抗率が低い。
【発明の効果】
【０００６】
発明によれば、漏れ磁束の少ない小型化可能なインダクタを提供できる。
【図面の簡単な説明】
【０００７】
【図１】実施例１のインダクタの概略部分透過斜視図である。
【図２】図１に示すインダクタの概略部分透過斜視図である。
【図３】図１に示すインダクタの導体層の形成方法を説明する模式断面図である。
【図４】図１に示すインダクタの導体層に発生する渦電流の分布を示す斜視図である。
【図５】実施例２のインダクタの概略部分透過斜視図である。
【図６】実施例３のインダクタの概略部分透過斜視図である。
【図７】実施例４のインダクタの概略斜部分透過視図である。
【図８】図７に示すインダクタにおける磁界ノイズ分布を示す図である。
【図９】導体層を有さないインダクタにおける磁界ノイズ分布を示す図である。
【図１０】実施例５のインダクタの概略部分透過斜視図である。
【図１１】実施例６のインダクタの概略部分透過斜視図である。
【発明を実施するための形態】
【０００８】
本実施形態に係るインダクタは、金属磁性粉および樹脂を含む素体と、巻回部と前記巻回部の両端に引き出された一対の引き出し部とで構成され、素体に埋設されるコイルと、引き出し部のそれぞれに電気的に接続する一対の外部端子と、コイルの巻軸と交差する素体の面上に配置される導体層とを備える。導体層は、素体の表面付近の金属磁性粉が相互に融着してなる第１金属層と、第１金属層上にめっきされてなる第２金属層とを含み、第１金属層の電気抵抗率よりも第２金属層の電気抵抗率が低い。
【０００９】
第１金属層は、素体より内側に形成されていてもよい。これにより、漏れ磁束をより低減できる。
【００１０】
導体層は、コイルの巻軸方向から見て、コイルの巻回部の少なくとも一部を被覆して配置されていてもよい。これにより、漏れ磁束をより低減できる。
【００１１】
導体層は、コイルの巻軸方向から見て、コイルの巻回部の外周部よりも内側に配置されていてもよい。これにより、漏れ磁束をより低減できる。
【００１２】
導体層は、コイルの巻軸方向から見て、コイルの巻回部の外周部と内周部の間に配置される環状導体層を含んでいてもよい。これにより、漏れ磁束の抑制とインダクタの特性低下の抑制を両立できる。
【００１３】
導体層は、互いに交差しない複数の環状導体層を含んでいてもよい。これにより、漏れ磁束の抑制とインダクタの特性低下の抑制を両立できる。
【００１４】
複数の環状導体層は、互いに電気的に接続されていてもよい。これにより、導体層形成の生産性がより向上する。
【００１５】
導体層は、実装される基板のグランドと接続されるグランド端子と電気的に接続されていてもよい。これにより、電界ノイズをより効果的に抑制できる。
【００１６】
インダクタは、導体層を被覆する絶縁層を更に備えていてもよい。これにより、導体層の酸化が抑制されて信頼性がより向上する。
【００１７】
本実施形態に係るインダクタの製造方法は、巻回部と巻回部の両端に引き出された一対の引き出し部とで構成されたコイルを、金属磁性粉および樹脂を含む複合材料に埋設して素体を形成することと、前記コイルの巻軸と交差する素体の表面に、金属磁性粉が素体の表面付近において溶融されて相互に融着してなる第１金属層を設けることと、前記第１金属層の上に第２の金属層を形成することとを含む。これにより、漏れ磁束の少ない小型化可能なインダクタを得られる。
【００１８】
以下、本発明の実施形態を図面に基づいて説明する。ただし、以下に示す実施形態は、本発明の技術思想を具体化するための、インダクタを例示するものであって、本発明は、以下に示すインダクタに限定されない。なお特許請求の範囲に示される部材を、実施形態の部材に限定するものでは決してない。特に実施形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。実施例２以降では実施例１と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【実施例】
【００１９】
（実施例１）
実施例１のインダクタ１００を図１から図４を参照して説明する。図１は実施例１のインダクタ１００の内部構造を例示する概略部分透過斜視図であり、図２はインダクタの外形を示す概略部分透過斜視図である。
【００２０】
図１および図２に示すように、インダクタ１００は、金属磁性粉および樹脂を含む素体１０と、素体１０に埋設されるコイル２０と、コイル２０の両端にそれぞれに電気的に接続する一対の外部端子３０と、素体１０の表面に配置される導体層４０とを備える。素体１０は、コイル２０の巻軸と交差する実装面側の底面と、底面に対向する上面と、底面および上面に隣接する４つの側面とを有する。コイル２０は巻回部２１と巻回部２１の両端に引き出された一対の引き出し部２２を有する。インダクタ１００では、導体層４０は、コイル２０の巻軸と交差する実装面側とは反対側の素体の上面と、２つの対向する側面上とに配置される。導体層が配置されない別の２つの対向する側面からは、引き出し部２２の端面が露出し、引き出し部２２と電気的に接続する外部端子３０が設けられる。外部端子３０は素体１０の側面から底面にまで延在する。インダクタ１００では、外部端子３０は素体１０の側面全体と底面の一部に設けられ、図２には底面に設けられる外部端子３０が部分透過図として示され、図１では省略されている。外部端子３０は、例えば、導体層４０と同様にして形成でき、導体層４０と同時に形成されてもよい。
【００２１】
素体１０は、例えば、コイル２０が埋設された複合材料に圧力をかけて形成される。素体１０を形成する複合材料は、例えば、金属磁性粉と樹脂等の結着剤とを含む。金属磁性粉には、例えば、鉄（Ｆｅ）、Ｆｅ−Ｓｉ系、Ｆｅ−Ｓｉ−Ｃｒ系、Ｆｅ−Ｓｉ−Ａｌ系、Ｆｅ−Ｎｉ−Ａｌ系、Ｆｅ−Ｃｒ−Ａｌ系等の鉄系の金属磁性粉、鉄を含まない組成系の金属磁性粉、鉄を含む他の組成系の金属磁性粉、アモルファス状態の金属磁性粉、表面がガラス等の絶縁体で被覆される金属磁性粉、表面を改質した金属磁性粉、ナノレベルの微小な金属磁性粉等を用いることができる。また、結着剤には、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂等の熱硬化性樹脂、ポリエステル樹脂、ポリアミド樹脂等の熱可塑性樹脂が用いられる。
【００２２】
コイル２０は、絶縁被覆を有する断面矩形の導体（以下、平角線ともいう）が単方向の巻軸に沿ってエッジワイズ巻きされて形成される。絶縁被覆は、例えば、ポリウレタン樹脂、ポリエステル樹脂、エポキシ樹脂、ポリアミドイミド樹脂を含む。コイル２０は、実装面側の素体１０の底面および上面に、巻軸を交差させて素体１０に内蔵される。
【００２３】
導体層４０は、素体１０を構成する複合材料に含まれる金属磁性粉が、素体の表面付近において溶融されて相互に融着してなる第１金属層と、第１金属層をめっきのシード層として形成され、素体１０の表面上に配置される第２金属層とを含む。インダクタ１００では、素体１０の上面および側面に配置される導体層は、それぞれ矩形状をなして、上面から側面に連続した３面に配置される。また、インダクタ１００では、導体層４０は、素体１０の引き出し部２２の端面が露出する側面間の幅よりも狭い幅で形成されている。
【００２４】
導体層の形成方法について図３を参照して説明する。図３（Ａ）は素体１０の表面付近を模式的に示す模式断面図である。素体１０は、絶縁体層１２で被覆された金属磁性粒子１１を含む金属磁性粉と、樹脂１３とを含む複合材料を加圧成形して形成される。図３（Ａ）では、金属磁性粉は、平均粒径、粒度分布が互いに異なる少なくとも２種類の金属磁性粒子１１の集合体である。金属磁性粉は、単一の平均粒子径、粒度分布を有する金属磁性粒子１１の集合体であってもよい。金属磁性粉が平均粒子径の異なる金属磁性粒子１１を含むことで、素体１０に含まれる金属磁性粉の密度を大きくできる。
【００２５】
図３（Ｂ）では、素体１０の表面に、例えば、図中の矢印方向にレーザービームを照射して素体１０の表面付近に第１金属層１４を形成する。素体１０の表面にレーザービームを照射することで、素体１０の表面およびその付近の樹脂１３の一部と、表面およびその付近に存在する金属磁性粒子１１の周囲に設けられる絶縁体層１２の一部が除去される。また、レーザービームにより金属磁性粒子１１の表面が溶融されて、金属磁性粒子１１どうしが相互に融着して第１金属層１４が形成される。つまり、金属磁性粒子１１と第１金属層１４の組成は略等しい。第１金属層１４は素体１０の最表面よりも内側に形成され、その表面は素体１０の外部に露出する。第１金属層１４は、金属磁性粒子１１が部分的に相互に融着して形成されるため、連続性が不完全となる場合があり、また、厚みも薄い。そのため、第１金属層１４の電気抵抗率は比較的大きくなる場合がある。例えば、金属磁性粉に鉄を用いた複合材料の上に、幅０．２５ｍｍ、開口端の間隔０．５ｍｍの環の一部が欠落したＣ字形状に形成した第１金属層の電気抵抗は、φ９ｍｍの場合に約１４Ω、φ５ｍｍの場合に約８Ωであった。
【００２６】
図３（Ｃ）では、素体１０から表面を露出して形成される第１金属層１４上に、めっき法で第２金属層１６を形成して導体層４０を形成する。第２金属層１６は、第１金属層１４をシード層としてめっきを成長させることで形成されるため、第１金属層１４よりも低い電気抵抗率を有する。例えば、金属磁性粉に鉄を用いた複合材料の上に、幅０．２５ｍｍ、開口端の間隔０．５ｍｍのＣ字形状に第１金属層を形成し、さらに、厚み５２μｍの銅めっきした導体層電気抵抗は、φ９ｍｍの場合に約３６ｍΩ、φ５ｍｍの場合に約２０ｍΩであった。なお、第２金属層は、素体１０から突出していてもよい。
【００２７】
インダクタの素体表面に配置される導体層が含む第１金属層では、電気抵抗率が比較的大きいため渦電流の発生が抑制される。一方、第２金属層は電気抵抗率が比較的低いため、導体層に発生する渦電流の殆どは第２金属層を流れると考えられる。したがって、導体層における実質的な導体部分は素体の表面上のみに形成されることになる。導体層が実質的に素体の表面上に形成されることで、インダクタの漏れ磁束を低減しつつ、渦電流損失を低減できる。
【００２８】
上記した実施例では、素体の３面の略全面に導体層を形成するため、レーザービーム照射では効率的な製造が困難になる場合がある。効率的に製造するためには、導体層の面積をなるべく小さくすることが好ましい。図４は、実施例１のインダクタ１００のコイル２０に、１ＭＨｚ／５Ａの電流を流した場合に導体層４０に発生する渦電流の分布をシミュレーションした結果である。なお、シミュレーションは、コイルの外径を９ｍｍ、内径を５ｍｍとして、ムラタソフトウエア社製の有限要素法解析ソフトウエアＦｅｍｔｅｔ（登録商標）を用いて実施した。図４では、コイルの巻軸方向からの平面視で、コイル２０の巻回部２１の環状の領域に、渦電流が集中して発生している。したがって、シミュレーションで得られる渦電流の分布に対応させて、素体の上面に環状に導体層を形成するだけで、主たる漏れ磁束の抑制が可能になる。
【００２９】
（実施例２）
実施例２のインダクタ１１０について、図５を参照して説明する。図５はインダクタ１１０の概略部分透過斜視図であり、素体１０に内蔵されるコイルは図示が省略されている。インダクタ１１０では、導体層４０ａが、素体１０の上面に、環状導体層として配置され、側面には導体層が配置されないこと以外はインダクタ１００と同様に構成される。
【００３０】
インダクタ１１０では、コイルの巻軸方向から見て、環状に形成される導体層４０ａが、コイルの巻回部２１と略一致して配置されている。導体層４０ａがコイルから発生する漏れ磁束の強い領域にのみ配置されることで、充分な漏れ磁束低減効果を得るとともに、導体層４０ａの面積を小さくして良好な生産性の導体層を形成できる。
【００３１】
本発明のインダクタでは、導体層が実質的に素体の表面上に配置される。これにより、インダクタの漏れ磁束を低減しつつ、渦電流損失を低減できる理由は、例えば、以下のように説明できる。
【００３２】
漏れ磁束はインダクタの素体表面からのコイルの巻軸の方向へ所定の距離離れた平面の磁束密度を測定し、その平面内の最大磁束密度で評価できる。つまり、最大磁束密度の値が小さいことは、インダクタから放射される漏れ磁束が小さいことを意味する。一方、渦電流損失は直接測定することができない。しかし、コイルから発生する磁束が導体層と交差すると、導体層に渦電流が生じる。この渦電流により、コイルから発生する元の磁束とは逆向きの２次磁束が生じる。コイルから発生する磁束は、渦電流によって生じる２次磁束によって一部が相殺されるので、インダクタンス値が低下する。渦電流が大きいほどインダクタンス値が低下するので、インダクタンス値の変化率で、渦電流損失の大きさを間接的に評価できる。つまり、インダクタンス値の変化率が小さいことは、渦電流損失が小さいことを意味する。
【００３３】
そこで、インダクタ１１０のような環状の導体層を有するインダクタについて、導体層の形成位置と、最大磁束密度Ｂｍａｘおよびインダクタンス値との関係をシミュレーションにより評価した。結果を表１に示す。シミュレーションは、コイルの巻回部の内径を５ｍｍ、外径を９ｍｍとし、導体層をコイルの巻軸方向から見てコイルの巻回部上に重複して配置される厚み５０μｍの環状とし、導体層が配置される位置を、素体の表面上から、素体表面から１５０μｍの深さにまで５０μｍ毎に変化させて実施した。ここでコイルに流れる電流は１ＭＨｚ／５Ａとした。また、最大磁束密度は、素体上面からのコイルの巻軸方向への距離が０．５ｍｍの平面と１．０ｍｍの平面について最大磁束密度を算出した。表１は、導体層４０ａが形成されていないインダクタを比較例とし、比較例のインダクタンス値Ｌを基準（１００％）としたインダクタンス値Ｌの変化率（％）と、比較例のインダクタの最大磁束密度を基準（１００％）とした最大磁束密度Ｂｍａｘの相対値（％）を示す。なお、シミュレーションは、Ｆｅｍｔｅｔを用いて実施した。
【００３４】
【表１】
2020004945.tif 000003
【００３５】
表１から、最大磁束密度Ｂｍａｘは、環状導体層を素体内に埋め込む深さによらず減少していることがわかる。したがって、導体層を設けることによりインダクタの漏れ磁束を低減できる。一方、インダクタンス値Ｌの変化率の絶対値は、環状導体層を素体内に埋め込む深さに応じて、顕著に増加していることがわかる。これは、環状導体層が素体内に埋設されると、環状導体層のインダクタンスが大きくなることに加えて、コイルの巻回部と環状導体層との間の磁気結合が大きくなり、その結果、渦電流損失が大きくなるためと考えられる。したがって、素体表面により近い位置に導体層を設けることにより渦電流損失を低減できる。
【００３６】
（実施例３）
実施例３のインダクタ１２０について、図６を参照して説明する。図６はインダクタ１２０の概略部分透過斜視図である。インダクタ１２０では、素体１０の上面に、コイルの巻回部の外径と略一致する外径を有する円盤状の導体層４０ｂが配置され、素体１０の側面には導体層が配置されないこと以外はインダクタ１００と同様に構成される。
【００３７】
インダクタ１２０では、コイルの巻軸方向から見て、円盤状の導体層４０ｂの外周部が、素体１０に埋設されるコイルの巻回部の外周部と略一致して配置されている。導体層４０ｂがコイルから発生する漏れ磁束の強い領域にのみ配置されることで、充分な漏れ磁束低減効果を得るとともに、導体層４０ｂの面積を小さくしてさらに良好な生産性の導体層を形成できる。
【００３８】
（実施例４）
実施例４のインダクタ１３０について、図７から図９を参照して説明する。図７はインダクタ１３０の概略部分透過斜視図である。インダクタ１３０では、素体１０の上面に、コイルの巻回部の内周部上と略一致する環状の導体層４０ｃと、コイルの巻回部の外周部上と略一致する環状の導体層４０ｄが配置され、素体１０の側面には導体層が配置されないこと以外はインダクタ１００と同様に構成される。また、インダクタ１３０は、インダクタ１１０における１つの環状の導体層４０ａを、コイルの巻回部の内周部上に設けられる環状の導体層４０ｃと、外周部上に設けられる環状の導体層４０ｄに分割して配置し、導体層４０ｃと４０ｄの間には導体層を配置しないこと以外は、インダクタ１１０と同様に構成される。
【００３９】
インダクタ１３０では、コイルの巻軸方向から見て、環状の導体層４０ｃの内径が、素体１０に埋設されるコイルの巻回部の内径と略一致している。また、環状の導体層４０ｄの外径が、素体１０に埋設されるコイルの巻回部の外径と略一致している。導体層４０ｃおよび４０ｄはコイルの巻軸を中心とする同心円として配置される。導体層４０ｃおよび４０ｄがコイルから発生する漏れ磁束が特に強い領域にのみ配置されることで、導体層の面積を小さくしつつ、充分な漏れ磁束低減効果を得られる。導体層４０ｃの幅は、例えば、コイルの巻回部の内径が５ｍｍ、外径が９ｍｍの場合に０．２５ｍｍ程度で形成される。
【００４０】
図８および図９は、インダクタから発生する磁界ノイズの実際の測定結果を示すグラフである。図８は、実施例４のインダクタ１３０の測定結果であり、図９は比較のための環状の導体層を有さないインダクタの測定結果である。なお、測定は、１ＭＨｚ駆動のＤＣ−ＤＣコンバータにインダクタを実装し、インダクタの上面から１ｍｍ離れた平面内の磁界ノイズによる励起電圧の分布を、ＥＭＩテスタ装置（株式会社ペリテック、ＥＭＶ−１００）を用いて測定することで行った。図８および図９において、Ｘ軸とＹ軸はインダクタ上のコイルの巻軸からの相対位置を示し、縦軸は励起電圧を示す。なお、測定に用いたインダクタにおいて、コイルの巻回部の内径は５ｍｍ、外径は９ｍｍであり、環状の導体層４０ｃおよび４０ｄの幅はそれぞれ０．２５ｍｍであった。
【００４１】
図９に示すように、比較のための環状の導体層を有さないインダクタの励起電圧の最大値は、約５３ｄＢμＶであった。一方、図８に示すように、実施例４のインダクタ１３０の励起電圧の最大値は約４８.１ｄＢμＶであり、励起電圧の差は４.９ｄＢμＶであった。すなわち、同心円として配置される環状の２つの導体層により、磁界ノイズの約４４％を抑制することができた。
【００４２】
（実施例５）
実施例５のインダクタ１４０について、図１０を参照して説明する。図１０はインダクタ１４０の概略部分透過斜視図である。インダクタ１４０では、素体１０の上面に、コイルの巻回部の内周部上と略一致する環状の導体層４０ｃと、コイルの巻回部の外周部上と略一致する環状の導体層４０ｄが配置され、導体層４０ｃと導体層４０ｄとが、接続導体４２で互いに電気的に接続されること、ならびに素体１０の側面には導体層が配置されないこと以外はインダクタ１００と同様に構成される。また、インダクタ１４０は、インダクタ１３０における導体層４０ｃと導体層４０ｄとが、接続導体４２で互いに電気的に接続されること以外はインダクタ１３０と同様に構成される。
【００４３】
インダクタ１４０では、コイルの巻軸方向から見て、環状の導体層４０ｃが、その内周部を素体１０に埋設されるコイルの巻回部の内周部と略一致させて配置される。また、リング形状の導体層４０ｄの外周部を素体１０に埋設されるコイルの巻回部の外周部と略一致させて配置される。導体層４０ｃおよび４０ｄはコイルの巻軸を中心とする同心円として配置され、接続導体４２で互いに電気的に接続される。接続導体４２は、例えば、導体層４０ｃおよび４０ｄと同様にして形成することができ、導体層４０ｃおよび４０ｄと同時に形成されてもよい。
【００４４】
導体層４０ｃおよび４０ｄに含まれる第２金属層は、例えば、電気めっきによって形成される。インダクタ１３０ではめっきされる第１金属層が複数に分かれているため、電気めっきの生産性が低下する場合がある。インダクタ１４０では、接続導体４２で接続された複数の第１金属層を介して電気的に接続される。そのため、バレルめっき方式では金属ボールとめっき部との接触機会を増やすことができ、めっき部に電極を接続してめっきする方式では接続箇所を１ヶ所で済ませることができ、第２金属層を効率よく形成できる。なお、環状の導体層に渦電流が流れても、導体層間は電気的にフローティングになるため、漏れ磁束の低減効果への影響はない。
【００４５】
（実施例６）
実施例６のインダクタ１５０について、図１１を参照して説明する。図１１インダクタ１５０の概略部分透過斜視図である。インダクタ１５０では、素体１０の上面に、コイルの巻回部の内周部上と略一致する環状の導体層４０ｃと、コイルの巻回部の外周部上と略一致する環状の導体層４０ｄが配置され、導体層と導体層４０ｄが接続導体４２で互いに電気的に接続されること、導体層４０ｃと導体層４０ｄとが接続導体４４を介してグランド端子３２に電気的に接続されること、ならびに素体１０の側面には導体層が配置されないこと以外はインダクタ１００と同様に構成される。また、インダクタ１５０は、インダクタ１４０における導体層４０ｃと導体層４０ｄとが、接続導体４４を介してグランド端子３２に電気的に接続されること以外はインダクタ１４０と同様に構成される。
【００４６】
インダクタ１５０では、インダクタが実装される基板上のグランドに接続されるグランド端子３２が、素体１０の底面と、底面に隣接し、コイルの端部が露出していない側面とに連続して配置される。グランド端子３２は、例えば、導体層４０ｃおよび４０ｄと同様にして形成することができ、導体層４０ｃおよび４０ｄと同時に形成されてもよい。グランド端子３２は、素体１０の上面および側面に連続して配置される接続導体４４を介して導体層４０ｄと接続される。導体層４０ｄは接続導体４２を介して導体層４０ｃと接続される。接続導体４４は、例えば、導体層４０ｃおよび４０ｄと同様に形成することができ、導体層４０ｃおよび４０ｄと同時に形成してもよい。導体層４０ｃおよび４０ｄがグランドと接続されることで、漏れ磁束による電磁ノイズに加えて、電界ノイズを低減できる。
【００４７】
実施例１から４に示したインダクタ１００から１３０について、インダクタンス値Ｌの変化率、およびインダクタの上表面からコイルの巻軸方向へ距離が０.５ｍｍと１.０ｍｍの平面について最大磁束密度Ｂｍａｘをシミュレーションにより評価した結果を表２に示す。素体に埋設されるコイルの巻回部は内径を５．０ｍｍ、外径を９．０ｍｍとした。
【００４８】
実施例１のインダクタ１００については、図２に示すように素体の上面および２つの側面をそれぞれ被覆する矩形状の導体層が、厚み５０μｍで連続して設けられている。実施例２のインダクタ１１０については、図５に示すように幅の広い１つの環状の導体層が、巻回部と一致し、厚み５０μｍで設けられている。実施例３のインダクタ１２０については、図６に示すように円盤状の導体層が、巻回部の外径と一致し、厚み５０μｍで設けられている。実施例４のインダクタ１３０については、図７に示すように２本の環状の導体層が、それぞれ、外側の導体層の外径が巻回部の外径と一致し、内側の導体層の内径が巻回部の内径と一致し、導体幅を０.２５ｍｍとして厚み５０μｍで設けられている。
【００４９】
表２においては、導体層が形成されていないインダクタを比較例とし、比較例のインダクタンス値Ｌを基準（１００％）としたインダクタンス値Ｌの変化率（％）と、比較例のインダクタの最大磁束密度を基準（１００％）とした最大磁束密度Ｂｍａｘの相対値（％）で示した。なお、シミュレーションは、コイル電流を１ＭＨｚ／５Ａとして、Ｆｅｍｔｅｔを用いて実施した。
【００５０】
【表２】
2020004945.tif 000004
【００５１】
表２から、実施例４、実施例２、実施例３、実施例１のインダクタの順で漏れ磁束の低減効果が向上し、Ｌの変化率の絶対値が上昇していることがわかる。また、導体層をインダクタ素子の表面に配置する場合、漏れ磁束の低減効果と渦電流損失の抑制とを両立することが困難であることがわかる。つまり、種々の導体層のパターンから、インダクタに求められる漏れ磁束と電力損失の特性に応じて導体層のパターンを選択すればよい。また、同じ導体層の形状であっても、第２金属層の厚みを調整することによって、第２金属層の電気抵抗率を調整し、漏れ磁束の低減効果と渦電流損失の抑制とのバランスを調整することもできる。
【００５２】
上記した実施例では、コイルとして導体がエッジワイズ巻きされてなる円形の巻回部を有するコイルを用いたが、巻回部の形状は、楕円形、矩形、トラック形、長円形など、その他の形状を用いてもよい。巻回方式はエッジワイズ巻に限らず、α巻きなどその他の巻回方式であってもよく、また、導体パターンを積層してコイルを形成してもよい。
図５および図６では、導体層の外形は円形状であるが、コイルの巻回部の形状に対応させて、楕円形、矩形、トラック形、長円形等であってもよい。
図７、図１０および図１１では、導体層として、２本のリング状の導体層を用いたが、リング状の導体層の数は２本より多くてもよい。
導体層の上に絶縁層をさらに設けてもよい。絶縁層により、導体層の酸化を防止する効果のほか、コイル導体の端末とのショート防止の効果も得られる。
上記した実施例では、素体の上面に導体層が設けられるが、素体の実装面側の底面に導体層をさらに設けてもよい。一般的に、基板に実装されるインダクタでは、基板のインダクタ周辺または裏面に導体パターンが存在するため漏れ磁束が遮断される。しかし、導体パターンが少ない等の場合には、素体の底面にも導体層を設けることで、インダクタの底面から放射する漏れ磁束を低減できる。
【符号の説明】
【００５３】
１００  インダクタ
１０  素体
２０  コイル
２１  巻回部
２２  引き出し部
３０  外部端子
３２  グランド端子
４０  導体層
【図１】
2020004945.tif 000005
【図２】
2020004945.tif 000006
【図３】
2020004945.tif 000007
【図４】
2020004945.tif 000008
【図５】
2020004945.tif 000009
【図６】
2020004945.tif 000010
【図７】
2020004945.tif 000011
【図８】
2020004945.tif 000012
【図９】
2020004945.tif 000013
【図１０】
2020004945.tif 000014
【図１１】
2020004945.tif 000015