(57)【要約】【課題】Ｓ／Ｎ比及びダイナミックレンジを向上しうる光電変換装置を提供する。【解決手段】光電変換装置は、第１導電型の第１の半導体領域と第２導電型の第２の半導体領域とを有し、光電変換により生成された信号電荷を第１の半導体領域に蓄積する光電変換部と、第１の半導体領域に蓄積された信号電荷の量に応じた電圧信号を生成する電荷電圧変換部と、第１導電型の第３の半導体領域に設けられ、第１の半導体領域にゲートが接続された第２導電型のトランジスタと、トランジスタのソース及びドレインに電圧を供給する電圧供給回路と、を有する。電圧供給回路は、ソース及びドレインに、第１の半導体領域に蓄積された信号電荷が第１の蓄積量のときにトランジスタのゲート容量が第１の容量となり、第１の半導体領域に蓄積された信号電荷が第２の蓄積量のときにゲート容量が第２の容量となる電圧を供給する。【選択図】図１
2020028093.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体領域と第２導電型の第２の半導体領域とを有し、光電変換により生成された信号電荷を前記第１の半導体領域に蓄積する光電変換部と、
前記第１の半導体領域に蓄積された前記信号電荷の量に応じた電圧信号を生成する電荷電圧変換部と、
前記第１導電型の第３の半導体領域に設けられ、前記第１の半導体領域にゲートが接続された前記第２導電型の第１のトランジスタと、
前記第１のトランジスタのソース及びドレインのうちの少なくとも一方に電圧を供給する電圧供給回路と、を有し、
前記電圧供給回路は、前記ソース及び前記ドレインのうちの少なくとも一方に、前記第１の半導体領域に蓄積された前記信号電荷が第１の蓄積量のときに前記第１のトランジスタのゲート容量が第１の容量となり、前記第１の半導体領域に蓄積された前記信号電荷が前記第１の蓄積量よりも多い第２の蓄積量のときに前記ゲート容量が前記第１の容量よりも大きい第２の容量となる電圧を供給する
ことを特徴とする光電変換装置。
【請求項２】
前記電圧供給回路は、前記第１のトランジスタと同一の構造の第２のトランジスタを有し、前記第２のトランジスタのゲート及びドレインに所定の電圧を与えてオン状態にしたときのソースの電圧に応じた電圧を出力する
ことを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記電圧供給回路は、
前記第２のトランジスタの前記ゲート及び前記ドレインと前記ソースとの間に直列に接続された第１の抵抗及び第２の抵抗と、
前記第２のトランジスタの前記ソースに一方の端子が接続された第３の抵抗と、
ボルテージフォロワ回路を構成し、前記第１の抵抗と前記第２の抵抗との間の接続ノードに非反転入力端子が接続された演算増幅器と、を更に有し、
前記第３の抵抗の他方の端子に電源電圧が供給され、
前記第２のトランジスタの前記ゲート及び前記ドレインに基準電圧が供給され、
前記演算増幅器の出力端子から前記第１のトランジスタの前記ソース及び前記ドレインのうちの少なくとも一方に前記電圧を供給する
ことを特徴とする請求項２記載の光電変換装置。
【請求項４】
前記第１の半導体領域に蓄積された前記信号電荷が前記第１の蓄積量のときに、前記ゲートの下の前記第３の半導体領域の表面部が空乏化状態である
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項５】
前記第１の半導体領域に蓄積された前記信号電荷が前記第２の蓄積量のときに、前記ゲートの下の前記第３の半導体領域の表面部が反転状態である
ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項６】
前記ゲートの下の前記第３の半導体領域の表面部の不純物濃度は、１×１０１７ｃｍ−３以下である
ことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
【請求項７】
前記第２の半導体領域に、固定電圧が供給されている
ことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
【請求項８】
前記電荷電圧変換部は、積分回路を有する
ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
【請求項９】
前記第１の半導体領域と前記電荷電圧変換部との間に設けられ、前記第１の半導体領域から前記電荷電圧変換部への電荷転送を制御するスイッチを更に有する
ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
【請求項１０】
平面視における前記第１の半導体領域の面積は、平面視における前記第２の半導体領域の面積の１／２以下である
ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
【請求項１１】
前記第２の半導体領域は空乏化している
ことを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。
【請求項１２】
請求項１乃至１１のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理部と
を有することを特徴とする撮像システム。
【請求項１３】
移動体であって、
請求項１乃至１１のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及び撮像システムに関する。
【背景技術】
【０００２】
従来、入射光を信号電荷に変換して蓄積するフォトダイオードを備え、フォトダイオードに接続されるスイッチを介して読み出される信号電荷を積分回路で積分して電圧信号として出力する構成の光電変換装置が知られている。例えば、特許文献１には、このような光電変換装置をカメラの自動焦点調整に用いることが記載されている。また、特許文献２には、このような光電変換装置をＸ線検出に用いることが記載されている。
【０００３】
フォトダイオードから読み出される信号電荷を積分する積分回路としては、例えば特許文献１に記載されているように、演算増幅器と容量とにより構成されるものが一般的である。通常、積分回路の容量には電圧依存性や温度依存性を持たないものが使用されるため、積分回路の信号出力は線形性及び安定性に優れている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１０８８８６号公報
【特許文献２】特開２０１７−０６７６３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１及び特許文献２に示される従来の構成では、高Ｓ／Ｎ比と高ダイナミックレンジとの両立が困難であった。すなわち、フォトダイオードのｐｎ接合容量を増加すると、ｐｎ接合容量に比例して飽和電荷量を増加することはできるが、ｐｎ接合容量の１／２乗に比例していわゆるｋＴＣノイズが大きくなる。感度は基本的にフォトダイオードのｐｎ接合容量とは関係なく、ｐｎ接合容量を大きくするとＳ／Ｎ比は下がるがダイナミックレンジは広くなる。反対に、ｐｎ接合容量を小さくするとダイナミックレンジは狭まるがＳ／Ｎ比は向上する。
【０００６】
本発明の目的は、Ｓ／Ｎ比の向上とダイナミックレンジの向上とを両立しうる光電変換装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、第１導電型の第１の半導体領域と第２導電型の第２の半導体領域とを有し、光電変換により生成された信号電荷を前記第１の半導体領域に蓄積する光電変換部と、前記第１の半導体領域に蓄積された前記信号電荷の量に応じた電圧信号を生成する電荷電圧変換部と、前記第１導電型の第３の半導体領域に設けられ、前記第１の半導体領域にゲートが接続された前記第２導電型の第１のトランジスタと、前記第１のトランジスタのソース及びドレインのうちの少なくとも一方に電圧を供給する電圧供給回路と、を有し、前記電圧供給回路は、前記ソース及び前記ドレインのうちの少なくとも一方に、前記第１の半導体領域に蓄積された前記信号電荷が第１の蓄積量のときに前記第１のトランジスタのゲート容量が第１の容量となり、前記第１の半導体領域に蓄積された前記信号電荷が前記第１の蓄積量よりも多い第２の蓄積量のときに前記ゲート容量が前記第１の容量よりも大きい第２の容量となる電圧を供給する光電変換装置が提供される。
【発明の効果】
【０００８】
本発明によれば、Ｓ／Ｎ比及びダイナミックレンジを向上した光電変換装置を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態による光電変換装置の概略構成を示す回路図である。
【図２】本発明の第１実施形態による光電変換装置における電圧供給回路の構成例を示す回路図である。
【図３】本発明の第１実施形態による光電変換装置における画素の構造を示す平面図である。
【図４】本発明の第１実施形態による光電変換装置における画素の構造を示す概略断面図である。
【図５】本発明の第２実施形態による光電変換装置における画素の構造を示す概略断面図である。
【図６】本発明の第３実施形態による撮像システムの概略構成を示すブロック図である。
【図７】本発明の第４実施形態による撮像システム及び移動体の構成例を示す図である。
【発明を実施するための形態】
【００１０】
［第１実施形態］
本発明の第１実施形態による光電変換装置について、図１乃至図４を用いて説明する。図１は、本実施形態による光電変換装置の概略構成を示す回路図である。図２は、本実施形態による光電変換装置における電圧供給回路の構成例を示す回路図である。図３は、本実施形態による光電変換装置における画素の構造を示す平面図である。図４は、本実施形態による光電変換装置における画素の構造を示す概略断面図である。
【００１１】
はじめに、本実施形態による光電変換装置の概略構成について、図１及び図２を用いて説明する。
【００１２】
本実施形態による光電変換装置１００は、図１に示すように、複数の画素１０と、走査回路２０と、電圧供給回路３０と、積分回路４０と、を有する。
【００１３】
複数の画素１０は、画素アレイを構成することができる。図１には図面の簡略化のため３行×１列に配された３つの画素１０を示しているが、画素１０の数や配置は、特に限定されるものではない。例えば、複数の画素１０は、行方向或いは列方向に沿って１次元状に配列してもよいし、複数の行及び複数の列に渡って２次元状に配列してもよい。
【００１４】
各々の画素１０は、画素アレイの各行に配された制御線１２に接続されている。画素１０が複数列を有する画素アレイを構成する場合、同じ行の異なる列に配された複数の画素１０は、共通の制御線１２に接続することができる。
【００１５】
また、各々の画素１０は、画素アレイの各列に配された電圧供給線１４及び画素出力線１６に接続されている。画素１０が複数行を有する画素アレイを構成する場合、例えば図１に示すように、同じ列の異なる行に配された複数の画素１０は、共通の電圧供給線１４及び画素出力線１６に接続することができる。画素１０が複数列を有する画素アレイを構成する場合、各列に対応して複数の電圧供給線１４及び複数の画素出力線１６を設けることができる。
【００１６】
各々の画素１０は、光電変換部ＰＤと、ｎ型ＭＯＳトランジスタＭＮ１と、ｐ型ＭＯＳトランジスタＭＰ１と、を有する。光電変換部ＰＤは、例えばフォトダイオードである。フォトダイオードのアノードは、基準電圧ノード（例えば、接地ノード）に接続されている。フォトダイオードのカソードは、ｐ型ＭＯＳトランジスタＭＰ１のゲート及びｎ型ＭＯＳトランジスタＭＮ１のソースに接続されている。ｐ型ＭＯＳトランジスタＭＰ１のソース及びドレインは、対応する列の電圧供給線１４に接続されている。或いは、ｐ型ＭＯＳトランジスタＭＰ１のソース及びドレインのうちの一方を対応する列の電圧供給線１４に接続し、他方を浮遊状態にしてもよい。ｎ型ＭＯＳトランジスタＭＮ１のゲートは、対応する行の制御線１２に接続されている。ｎ型ＭＯＳトランジスタＭＮ１のドレインは、対応する列の画素出力線１６に接続されている。
【００１７】
各行の制御線１２は、走査回路２０に接続されている。走査回路２０は、画素１０に制御線１２を介して所定のタイミングで所定の制御信号を供給する制御回路部である。走査回路２０は、各画素１０に、制御線１２を介して行単位で順次、信号読み出しのための制御信号を供給する。
【００１８】
各列の画素出力線１６は、積分回路４０に接続されている。積分回路４０は、演算増幅器４２と、積分容量Ｃと、を有する。演算増幅器４２の反転入力端子（−）は、画素出力線１６に接続されている。演算増幅器４２の非反転入力端子（＋）には、電圧Ｖｒｅｆが供給される。積分容量Ｃは、演算増幅器４２の反転入力端子（−）と出力端子との間に接続されている。
【００１９】
各列の電圧供給線１４は、電圧供給回路３０に接続されている。電圧供給回路３０は、図２に示すように、演算増幅器３２と、負荷抵抗ＲＬと、抵抗Ｒ１，Ｒ２と、ｐ型ＭＯＳトランジスタＭＰ２と、を有する。抵抗Ｒ１，Ｒ２は、負荷抵抗ＲＬよりも高抵抗の抵抗素子である。
【００２０】
負荷抵抗ＲＬの一方の端子は、電源電圧ノード（電圧ＶＤＤ）に接続されている。負荷抵抗ＲＬの他方の端子は、抵抗Ｒ２の一方の端子及びｐ型ＭＯＳトランジスタＭＰ２のソースに接続されている。ｐ型ＭＯＳトランジスタＭＰ２のドレイン及びゲート、並びに、抵抗Ｒ１の一方の端子は、基準電圧ノード（電圧Ｖｒｅｆ）に接続されている。電圧Ｖｒｅｆは、演算増幅器４２の非反転入力端子（＋）に供給される電圧Ｖｒｅｆと同じである。抵抗Ｒ１の他方の端子及び抵抗Ｒ２の他方の端子は、演算増幅器３２の非反転入力端子（＋）に接続されている。換言すると、ｐ型ＭＯＳトランジスタＭＰ２のゲート及びドレインとソースとの間に、抵抗Ｒ１及び抵抗Ｒ２が直列に接続されている。そして、抵抗Ｒ１と抵抗Ｒ２との間の接続ノードが、演算増幅器３２の非反転入力端子（＋）に接続されている。演算増幅器３２の反転入力端子（−）と出力端子とは短絡され、ボルテージフォロワ回路を形成している。演算増幅器３２の出力端子は、電圧供給線１４に接続されている。
【００２１】
電圧供給回路３０を構成する各素子のパラメータは、ｎ型半導体領域１１２の信号電荷蓄積量がゼロから飽和電荷量に至る電位の変動範囲において、ｐ型ＭＯＳトランジスタＭＰ１がオフ状態からオン状態に切り替わるように、適宜設定される。なお、電圧供給回路３０の詳細やｎ型半導体領域１１２については後述する。
【００２２】
次に、画素１０の構造について、図３及び図４を用いてより詳細に説明する。図３は、上述した画素１０の構成要素のうち光電変換部ＰＤ及びｐ型ＭＯＳトランジスタＭＰ１のレイアウト例を示す平面図である。図４は、図３のＡ−Ａ′線に沿った概略断面図である。
【００２３】
光電変換部ＰＤ及びｐ型ＭＯＳトランジスタＭＰ１は、不純物濃度の低いｎ型半導体基板１１０に設けられる。なお、本明細書では、半導体の導電型を、第１導電型又は第２導電型と表記することがある。第１導電型と第２導電型は逆導電型である。すなわち、第１導電型がｎ型の場合、第２導電型はｐ型である。第１導電型がｐ型の場合、第２導電型はｎ型である。
【００２４】
光電変換部ＰＤは、ｎ型半導体基板１１０の表面部に設けられたｎ型半導体領域１１２及びｐ型半導体領域１１４と、ｎ型半導体基板１１０の深部に設けられたｐ型半導体領域１１６と、を含む。
【００２５】
ｎ型半導体領域１１２は、光電変換により生じた信号電荷（電子）を蓄積する電荷蓄積部として機能する。ｐ型半導体領域１１４は、平面視において、ｎ型半導体領域１１２が設けられた領域を除く受光領域（概ね、平面視においてｐ型半導体領域１１６が設けられた領域に相当）の大部分の領域に設けられている。ｐ型半導体領域１１４は、ｎ型半導体領域１１２との間の低濃度の半導体領域１１８を介して、ｎ型半導体領域１１２との間でｐｎ接合を形成する。ｐ型半導体領域１１６は、ｎ型半導体領域１１２との間の低濃度の半導体領域１１８を介して、ｎ型半導体領域１１２との間でｐｎ接合を形成する。ｐ型半導体領域１１６は、光電変換により信号電荷が生成される深さを規定するとともに、光電変換部ＰＤで生じた信号電荷が隣接する画素１０へ漏洩するのを防止する分離領域としての役割も有する。半導体領域１１８は、ｎ型半導体基板１１０と同じ不純物濃度の低いｎ型半導体領域であってもよいし、不純物濃度の低いｐ型半導体領域であってもよい。
【００２６】
ｎ型半導体領域１１２は、ｐ型半導体領域１１４，１１６との間のｐｎ接合容量ができるだけ小さくなるように、平面視における受光領域の全体に占める面積（ｐｎ接合面積）を小さくすることが望ましい。例えば、ｎ型半導体領域１１２が設けられた領域の面積は、平面視において、ｐ型半導体領域１１６が設けられた領域の面積の１／２以下に設定する。図３には、ｎ型半導体領域１１２が平面視において３本のストライプ状のパターンにより構成されている場合を例示している。ｎ型半導体領域１１２の配置パターンは、所望の感度を損なわないように適宜設定することが望ましい（第２実施形態を参照）。
【００２７】
光電変換部ＰＤが設けられた領域の周囲のｐ型半導体領域１１４とｐ型半導体領域１１６との間には、ｐ型半導体領域１４４，１４６が設けられている。ｐ型半導体領域１４４，１４６は、ｐ型半導体領域１１４とｐ型半導体領域１１６とを深さ方向に電気的に接続する。光電変換部ＰＤのアノードには、接地電圧等の固定電圧が供給される。光電変換部ＰＤのアノードに供給される固定電圧は、ｐ型半導体領域１１４に印加されるとともに、ｐ型半導体領域１４４，１４６を介してｐ型半導体領域１１６にも印加される。ｐ型半導体領域１４４，１４６は、また、光電変換部ＰＤで生じた信号電荷が画素１０内の他の領域や隣接する他の画素１０に漏洩するのを防止する分離領域としての役割も有する。
【００２８】
ｐ型ＭＯＳトランジスタＭＰ１は、ＳＴＩ（Shallow Trench Isolation）等の素子分離絶縁領域１２０によってｎ型半導体基板１１０の表面部に画定された活性領域１２２内に設けられている。ｐ型ＭＯＳトランジスタＭＰ１は、ソース及びドレインを構成するｐ型半導体領域１２４，１２６と、ゲート電極１３０と、を含む。ｐ型半導体領域１２４，１２６は、活性領域１２２の表面部に、互いに離間して設けられている。ゲート電極１３０は、ｐ型半導体領域１２４とｐ型半導体領域１２６との間のｎ型半導体基板１１０の上に、ゲート絶縁膜１２８を介して設けられている。なお、ｐ型ＭＯＳトランジスタＭＰ１は、ｎ型半導体基板１１０に設けられたｎウェルの中に形成するようにしてもよい。
【００２９】
ｎ型半導体基板１１０（或いはｎウェル）の不純物濃度は、ｐ型ＭＯＳトランジスタＭＰ１がオフ状態のときのゲート容量を可能な限り小さくする観点から、低濃度、具体的には１×１０１７ｃｍ−３以下であることが望ましい。また、ｐ型ＭＯＳトランジスタＭＰ１は、オン状態のときのゲート容量を可能な限り大きくする観点から、ゲート絶縁膜１２８はより薄くすることが好ましい。
【００３０】
光電変換部ＰＤ及びｐ型ＭＯＳトランジスタＭＰ１が設けられたｎ型半導体基板１１０の上には、層間絶縁膜１３２が設けられている。層間絶縁膜１３２の上には、金属配線１４０，１４２が設けられている。金属配線１４０は、コンタクトプラグ等の導電部材１３４を介して、ｎ型半導体領域１１２に接続されている。また、金属配線１４０は、コンタクトプラグ等の導電部材１３６を介して、ゲート電極１３０に接続されている。これにより、ｎ型半導体領域１１２とゲート電極１３０とが電気的に接続されている。金属配線１４２は、コンタクトプラグ等の導電部材１３８を介して、ｐ型半導体領域１２４及びｐ型半導体領域１２６にそれぞれ接続されている。これにより、ｐ型ＭＯＳトランジスタＭＰ１のソースを構成するｐ型半導体領域１２４とドレインを構成するｐ型半導体領域１２６とが電気的に接続されている。
【００３１】
次に、本実施形態による光電変換装置の動作について、図１乃至図４を参照して説明する。
【００３２】
画素１０に光が入射すると、光電変換部ＰＤは入射光をその光量に応じた量の電荷に変換（光電変換）する。光電変換により生成された電子−正孔対のうち信号電荷となる電子は、ｎ型半導体領域１１２に蓄積される。光電変換部ＰＤにおいて、大半の信号電荷は半導体領域１１８で発生するが、通常の信号蓄積期間中において半導体領域１１８は基本的に空乏化しており、発生した信号電荷は拡散やドリフトによってｎ型半導体領域１１２へと移動して蓄積される。そのため、ｎ型半導体領域１１２を図３に示すようなレイアウトにすることによって受光感度が低下することはない。
【００３３】
ｎ型半導体領域１１２はｐ型半導体領域１１４，１１６との間にｐｎ接合を形成するが、ｎ型半導体領域１１２とｐ型半導体領域１１４，１１６とは半導体領域１１８によって所定の距離を保って配置されている。すなわち、ｎ型半導体領域１１２とｐ型半導体領域１１４，１１６とは、空乏化した半導体領域１１８を間に挟んだｐｎ接合となっている。しかも、平面視においてｎ型半導体領域１１２が占める面積は、図３に示すように、光電変換部ＰＤの面積、すなわちｐ型半導体領域１１６の面積のうちのごく一部、実際には１／２以下である。したがって、ｎ型半導体領域１１２とｐ型半導体領域１１４，１１６との間のｐｎ接合容量は、十分に小さい値となっている。
【００３４】
また、ｐ型ＭＯＳトランジスタＭＰ１は、光電変換部ＰＤからの信号電荷の読み出しを行った直後のリセット状態におけるｎ型半導体領域１１２の電圧においてオフ状態になるように、ソース及びドレインの電圧が設定されている。ここで、ｐ型ＭＯＳトランジスタＭＰ１は、前述のように低濃度のｎ型半導体基板１１０或いはｎウェルに形成されているため、オフ状態のときゲート電極１３０の下部の半導体層には幅の広い空乏層が形成され、ゲート容量は非常に小さくなる。したがって、ｎ型半導体領域１１２に連なる寄生容量に起因して光電変換部ＰＤのリセット時に生じるｋＴＣノイズを十分に小さく抑えることができる。
【００３５】
ｎ型半導体領域１１２の電位は、ｎ型半導体領域１１２に蓄積される信号電荷の量が増加するのに伴って低下していく。ｎ型半導体領域１１２の電位が所定の電位を下回ると、ｐ型ＭＯＳトランジスタＭＰ１がオン状態になる。ｐ型ＭＯＳトランジスタＭＰ１がオン状態になると、ゲート電極１３０の直下のｎ型半導体基板１１０の表面部がｐ型反転して正孔（ホール）が溜まり、ゲート電極１３０はゲート絶縁膜容量という大きな容量が接続された状態となる。したがって、光電変換部ＰＤのｐｎ接合容量は小さいものの、ｎ型半導体領域１１２に結合されるこの大きなゲート容量によって、高い飽和電荷量を確保することができる。
【００３６】
ｎ型ＭＯＳトランジスタＭＮ１は、光電変換部ＰＤから積分回路４０への電荷転送を制御するスイッチである。走査回路２０から制御線１２を介して信号読み出しのための制御信号が供給されると、ｎ型ＭＯＳトランジスタＭＮ１がオン状態になる。これにより、光電変換部ＰＤのｎ型半導体領域１１２に蓄積されていた信号電荷は、ｎ型ＭＯＳトランジスタＭＮ１及び画素出力線１６を介して積分回路４０へと転送される。信号電荷の読み出しが行われた光電変換部ＰＤは、信号電荷が蓄積されていないリセット状態となる。積分回路４０は、ｎ型半導体領域１１２に蓄積されていた信号電荷の量に応じた電圧信号を出力する電荷電圧変換部としての機能を備える。画素１０から出力された信号電荷は、積分容量Ｃによって積分され、センサ出力信号としてセンサ出力線４４から出力される。
【００３７】
このように、光電変換部ＰＤのカソード（ｎ型半導体領域１１２）に蓄積される信号電荷量が第１の蓄積量であり、ｐ型ＭＯＳトランジスタＭＰ１がオフ状態にあるときのｐ型ＭＯＳトランジスタＭＰ１のゲート容量が第１の容量である。
【００３８】
ｎ型半導体領域１１２に蓄積される信号電荷量が第１の蓄積量よりも多い第２の蓄積量の場合には、ｐ型ＭＯＳトランジスタＭＰ１はオン状態となる。このｐ型ＭＯＳトランジスタＭＰ１がオン状態にある場合における、ｐ型ＭＯＳトランジスタＭＰ１のゲート容量は、第１の容量よりも大きい第２の容量となる。このとき、ゲート電極１３０の下のｎ型半導体基板１１０の表面部は反転状態である。
【００３９】
このような動作を実現するために、本実施形態では、ｐ型ＭＯＳトランジスタＭＰ１のソース及びドレインに印加される電圧を、電圧供給回路３０によって以下のように設定する。
【００４０】
電圧供給回路３０を構成するｐ型ＭＯＳトランジスタＭＰ２は、画素１０を構成するｐ型ＭＯＳトランジスタＭＰ１と同一の構造を有している。すなわち、ｐ型ＭＯＳトランジスタＭＰ２の閾値電圧は、ｐ型ＭＯＳトランジスタＭＰ１の閾値電圧と同じである。なお、ＭＯＳトランジスタの構造が同一とは、ＭＯＳトランジスタの特性を規定するパラメータ、例えば、ゲート絶縁膜の膜厚、ゲート長、各部の不純物濃度等が同じであることを意味する。同じ基板上に同時に形成される同じ素子パラメータを有するＭＯＳトランジスタは、製造上のばらつきを同じように受けるため、閾値電圧等の特性値を揃えることができる。
【００４１】
ｐ型ＭＯＳトランジスタＭＰ２には、ゲート及びドレインに電圧Ｖｒｅｆが供給され、ソースに負荷抵抗ＲＬを介して電圧ＶＤＤが供給されている。これにより、ｐ型ＭＯＳトランジスタＭＰ２はオン状態となっており、負荷抵抗ＲＬを介してソース電流が流れる。抵抗Ｒ１，Ｒ２の抵抗値は、負荷抵抗ＲＬを流れる電流のうち、一部がｐ型ＭＯＳトランジスタＭＰ２のソース電流となり、残りが抵抗Ｒ２，Ｒ１を流れる電流となるように、負荷抵抗ＲＬの抵抗値よりも高めに設定される。
【００４２】
ここで、ｐ型ＭＯＳトランジスタＭＰ２の閾値電圧をＶｔｈ（閾値電圧Ｖｔｈは負電圧）とすると、ｐ型ＭＯＳトランジスタＭＰ２のソース電圧は、Ｖｒｅｆ−Ｖｔｈ＋ΔＶとなる。ΔＶは、ｐ型ＭＯＳトランジスタＭＰ２の電流特性とソース電流値とによって決まる正の電圧値である。ここでは簡略化のため、ソース電流値が十分に小さく、電圧ΔＶは無視できるものと仮定する。
【００４３】
抵抗Ｒ１，Ｒ２の抵抗値をそれぞれＲ１，Ｒ２とすると、抵抗Ｒ１と抵抗Ｒ２との間の接続ノード、すなわち演算増幅器３２の非反転入力端子の電圧は、Ｖｒｅｆ−Ｖｔｈ×（Ｒ１／（Ｒ１＋Ｒ２））となる。例えば、電圧Ｖｒｅｆが１．０［Ｖ］、閾値電圧Ｖｔｈが−０．８［Ｖ］、Ｒ１＝Ｒ２であるとすると、電圧供給線１４の電圧は１．４［Ｖ］となる。この電圧は、ｐ型ＭＯＳトランジスタＭＰ２のゲート及びドレインに所定の電圧を与えてオン状態にしたときのソースの電圧に応じた電圧である。
【００４４】
光電変換部ＰＤのｎ型半導体領域１１２は、その電位が電圧Ｖｒｅｆ（＝１．０［Ｖ］）にリセットされた状態から信号電荷の蓄積を開始する。この時点において、ｐ型ＭＯＳトランジスタＭＰ１のゲート−ソース間電圧ＶＧＳは、ＶＧＳ＝１．０［Ｖ］−１．４［Ｖ］＝−０．４［Ｖ］である。ｐ型ＭＯＳトランジスタＭＰ１の閾値電圧ＶｔｈはＶｔｈ＝−０．８［Ｖ］であるから、ｐ型ＭＯＳトランジスタＭＰ１はオフ状態である。したがって、ｐ型ＭＯＳトランジスタＭＰ１のゲート容量は小さい。
【００４５】
ｎ型半導体領域１１２の電位は、前述のように、ｎ型半導体領域１１２に蓄積される信号電荷の量が増加するのに伴って低下していく。このとき、ｎ型半導体領域１１２の電位が例えば０．６Ｖを下回る、すなわちゲート−ソース間電圧ＶＧＳが閾値電圧Ｖｔｈ（＝−０．８Ｖ）より低くなると、ｐ型ＭＯＳトランジスタＭＰ１はオン状態になる。これにより、ｐ型ＭＯＳトランジスタＭＰ１のゲート容量は急激に大きくなり、光電変換部ＰＤの飽和電荷量は十分に大きな値となる。
【００４６】
ＭＯＳトランジスタの閾値電圧Ｖｔｈは、製造条件のばらつきや動作温度によっても変動するが、ｐ型ＭＯＳトランジスタＭＰ１とｐ型ＭＯＳトランジスタＭＰ２とを同一の構造とすることで、閾値電圧Ｖｔｈの変動による影響を抑制することができる。
【００４７】
電圧供給回路３０の換わりに、例えば１．４Ｖの固定電圧を供給する電源を電圧供給線１４に接続した場合、ｐ型ＭＯＳトランジスタＭＰ１の閾値電圧Ｖｔｈが０．１Ｖ変動すると、ｐ型ＭＯＳトランジスタＭＰ１がオフ状態にある電位範囲は０．１Ｖ変動する。この点、本実施形態の電圧供給回路３０を用いれば、ｐ型ＭＯＳトランジスタＭＰ１がオフ状態にある電位範囲は０．１［Ｖ］の半分の０．０５［Ｖ］に抑制することができる。
【００４８】
このように、本実施形態によれば、Ｓ／Ｎ比及びダイナミックレンジを向上した光電変換装置を実現することができる。
【００４９】
［第２実施形態］
本発明の第２実施形態による光電変換装置について、図５を用いて説明する。図５は、本実施形態による光電変換装置における画素の構造を示す概略断面図である。第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。
【００５０】
本実施形態による光電変換装置は、光電変換部ＰＤの構造が異なるほかは、第１実施形態による光電変換装置と同様である。すなわち、本実施形態による光電変換装置の光電変換部ＰＤは、図５に示すように、電荷蓄積部を構成するｎ型半導体領域１１２が、平面視における光電変換部ＰＤの受光領域のほぼ全面を占めている。
【００５１】
第１実施形態による光電変換装置では、光電変換部ＰＤのｐｎ接合容量を低減する観点から、平面視における光電変換部ＰＤの受光領域の一部にｎ型半導体領域１１２を配置している。しかしながら、ｎ型半導体領域１１２をこのように構成した場合、半導体領域１１８内における信号電荷の発生場所によって、ｎ型半導体領域１１２までの平面的な距離が異なることになる。半導体領域１１８内で生じた信号電荷は拡散によっていずれはｎ型半導体領域１１２に到達するが、ｎ型半導体領域１１２から平面的に遠い場所で生じた信号電荷に対しては応答の遅れが生じることも想定される。
【００５２】
この点、本実施形態の光電変換装置においては、ｎ型半導体領域１１２を、平面視における光電変換部ＰＤの受光領域のほぼ全面に配置している。したがって、半導体領域１１８内で生じた信号電荷は、信号電荷の発生場所の基板表面部にあるｎ型半導体領域１１２に速やかに移動し、光応答の遅れはほとんど生じない。したがって、本実施形態によれば、第１実施形態の場合と同様、製造ばらつき等の影響を抑制しつつ、低ノイズと高飽和とを両立し、光応答性の良好な光電変換装置を実現することができる。
【００５３】
なお、ｎ型半導体領域１１２の面積を大きくすることは、光電変換部ＰＤのｐｎ接合容量が大きくなることを意味し、ｋＴＣノイズが大きくなる原因ともなる。そこで、本実施形態の構成を採用する場合においては、ｐ型半導体領域１１６のｎ型半導体領域１１２と対向する側の面のほぼ全体が空乏化状態になるように、ｐ型半導体領域１１６の不純物濃度を第１実施形態の場合よりも低い値に設定することが望ましい。或いは、ｐ型半導体領域１１６をｎ型半導体基板１１０のより深い部分に形成し、ｎ型半導体領域１１２とｐ型半導体領域１１６との間の空乏層幅を大きくすることが望ましい。このように構成することで、ｎ型半導体領域１１２とｐ型半導体領域１１６との間に形成されるｐｎ接合容量を小さくすることができる。
【００５４】
ただし、ｐ型半導体領域１１６は、半導体領域１１８で発生した信号電荷がｎ型半導体基板１１０の方向に漏洩するのを防止するためのポテンシャルバリアとしての役割をも有する。したがって、ｐ型半導体領域１１６の不純物濃度は、所望の分離特性を得られる観点から下限値を設定することが望ましい。
【００５５】
このように、本実施形態によれば、Ｓ／Ｎ比及びダイナミックレンジを向上した光電変換装置を実現することができる。
【００５６】
［第３実施形態］
本発明の第３実施形態による撮像システムについて、図６を用いて説明する。図６は、本実施形態による撮像システムの概略構成を示すブロック図である。
【００５７】
上記第１及び第２実施形態で述べた光電変換装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図６には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
【００５８】
図６に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１及び第２実施形態のいずれかで説明した光電変換装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。
【００５９】
撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部２０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部２０８の一部であるＡＤ変換部は、撮像装置２０１が設けられた半導体基板に形成されていてもよいし、撮像装置２０１とは別の半導体基板に形成されていてもよい。また、撮像装置２０１と信号処理部２０８とが同一の半導体基板に形成されていてもよい。
【００６０】
撮像システム２００は、さらに、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。さらに撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。
【００６１】
さらに撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。
【００６２】
撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。
【００６３】
このように、本実施形態によれば、第１及び第２実施形態による光電変換装置１００を適用した撮像システムを実現することができる。
【００６４】
［第４実施形態］
本発明の第４実施形態による撮像システム及び移動体について、図７を用いて説明する。図７は、本実施形態による撮像システム及び移動体の構成を示す図である。
【００６５】
図７（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１及び第２実施形態のいずれかに記載の光電変換装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【００６６】
撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【００６７】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図７（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
【００６８】
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【００６９】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【００７０】
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【００７１】
また、上記第１及び第２実施形態では、信号電荷として電子を利用する光電変換装置を例示したが、信号電荷は必ずしも電子である必要はなく、信号電荷として正孔を用いるようにしてもよい。この場合、フォトダイオードやＭＯＳトランジスタを構成する各半導体領域の導電型、ＭＯＳトランジスタの導電型は、上記実施形態に記載したものと反対の導電型となる。
【００７２】
また、上記第１及び第２実施形態では、画素１０及び電圧供給回路３０を構成するトランジスタとしてＭＯＳトランジスタを例示したが、絶縁ゲート型の電界効果トランジスタであればよく、必ずしもＭＯＳトランジスタである必要はない。
【００７３】
また、上記第１及び第２実施形態に示した画素１０の構成は、これに限定されるものではない。例えば、画素１０は、光電変換部ＰＤから転送される信号電荷を保持する電荷保持部、電荷保持部が保持する電荷の量に応じた電圧を出力する増幅部（ソースフォロワ回路）、画素１０を選択する選択トランジスタ等を有してもよい。
【００７４】
また、上記第３及び第４実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図６及び図７に示した構成に限定されるものではない。
【００７５】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００７６】
ＭＮ１…ｎ型ＭＯＳトランジスタ
ＭＰ１，ＭＰ２…ｐ型ＭＯＳトランジスタ
ＰＤ…光電変換部
１０…画素
３０…電圧供給回路
４０…積分回路
１００…光電変換装置
１１０…ｎ型半導体基板
１１２…ｎ型半導体領域
１１４，１１６…ｐ型半導体領域
【図１】
2020028093.tif 000003
【図２】
2020028093.tif 000004
【図３】
2020028093.tif 000005
【図４】
2020028093.tif 000006
【図５】
2020028093.tif 000007
【図６】
2020028093.tif 000008
【図７】
2020028093.tif 000009