(57)【要約】      （修正有）【課題】光電変換部の高感度化と大きな飽和電荷量とを両立する構造を備える固体撮像装置を提供する。【解決手段】光電変換部ＰＤは、半導体基板の活性領域１１２の表面部に設けられたｐ型半導体領域と、ｐ型半導体領域の下部に接して設けられたｎ型半導体領域１１８とを含む埋め込みフォトダイオードである。ｎ型半導体領域１１８は、光電変換部ＰＤで生じた信号電荷を蓄積するための電荷蓄積層である。転送トランジスタＭ１は、ｎ型半導体領域１１８とｎ型半導体領域１２０との間の半導体基板上にゲート絶縁膜を介して設けられたゲート電極１２４を含む。ｎ型半導体領域１１８とｎ型半導体領域１２０との間の半導体基板内には、これらを電気的に分離するためのｐ型半導体領域が設けられている。【選択図】図３
2020004804.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部をそれぞれが含む複数の画素を有する固体撮像装置であって、
前記光電変換部は、第１導電型の第１の半導体領域と、前記第１の半導体領域の下部に設けられた第２導電型の第２の半導体領域とを有し、
前記複数の画素のうちの隣り合う第１画素と第２画素において、前記第１画素の前記第２の半導体領域の下部の領域から、前記第２画素の前記第２の半導体領域の下部の領域に渡って延在する、前記第１導電型の第３の半導体領域を有し、
前記第３の半導体領域の下部であって、前記第１画素の前記第２の半導体領域と平面視で重なる位置に設けられた前記第２導電型の第４の半導体領域と、
前記第３の半導体領域の下部であって、前記第２画素の前記第２の半導体領域と平面視で重なる位置に設けられた前記第２導電型の第５の半導体領域とを有することを特徴とする固体撮像装置。
【請求項２】
前記第４の半導体領域の下部の領域から前記第５の半導体領域の下部の領域に渡って延在する前記第１導電型の第６の半導体領域をさらに有することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第４の半導体領域と前記第５の半導体領域の間に、前記第１導電型の第７の半導体領域をさらに有することを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記複数の画素が複数行および複数列に渡って配され、
前記複数の画素に渡って、前記第３の半導体領域が延在することを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記複数の画素に渡って、前記第５の半導体領域が延在することを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記第２の半導体領域は、入射光に基づく電荷を蓄積する領域であり、
前記第２の半導体領域が前記電荷を蓄積する状態において、
前記第３の半導体領域の、前記第２の半導体領域の下部に位置する領域の一部が空乏化することを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記第１の画素は、複数の前記第２の半導体領域を有し、
前記第３の半導体領域は、複数の前記第２の半導体領域の下部に延在していることを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
請求項１〜７のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置の前記画素から出力される信号を処理する信号処理部と
を有することを特徴とする撮像システム。
【請求項９】
移動体であって、
請求項１〜７のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
【請求項１０】
複数の画素を有する固体撮像装置の製造方法であって、
第１導電型の第１の半導体領域と、前記第１の半導体領域の下部に設けられた第２導電型の第２の半導体領域とを形成する第１工程と、
前記複数の画素のうちの隣り合う第１画素と第２画素において、前記第１画素の前記第２の半導体領域の下部の領域から、前記第２画素の前記第２の半導体領域の下部の領域に渡って延在する、前記第１導電型の第３の半導体領域を形成する第２工程と、
前記第３の半導体領域の下部であって、前記第１画素の前記第２の半導体領域と平面視で重なる位置に前記第２導電型の第４の半導体領域を形成する第３工程と、
前記第３の半導体領域の下部であって、前記第２画素の前記第２の半導体領域と平面視で重なる位置に前記第２導電型の第５の半導体領域を形成する第４工程とを有することを特徴とする固体撮像装置の製造方法。
【請求項１１】
前記第２工程に先立って、前記第３の半導体領域を形成するためのマスクパターンを形成する第５工程と、
前記第４の半導体領域の下部の領域から前記第５の半導体領域の下部の領域に延在する、前記第１導電型の第６の半導体領域を形成する第６工程とを有し、
前記第５工程で形成した前記マスクパターンを用いて、前記第２工程と、前記第６工程とを行うことを特徴とする請求項１０に記載の撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
固体撮像装置、撮像システム、移動体、固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
ＣＣＤイメージセンサやＣＭＯＳイメージセンサに代表される固体撮像装置において、光電変換部の感度や飽和電荷量は、固体撮像装置の性能を左右する重要な特性である。ＣＣＤイメージセンサやＣＭＯＳイメージセンサの光電変換部としては、半導体基板の表面部に設けられたｐ型半導体領域と電荷蓄積領域をなすｎ型半導体領域とのｐｎ接合からなる埋め込みフォトダイオードを用いるのが主流になっている。この場合、光電変換部で生成される信号キャリアは電子である。
【０００３】
光電変換部が配置される基板の構造としては、ｎ型基板構造とｐ型ウェル構造とが挙げられる。ｎ型基板構造は、不純物濃度の低いｎ型半導体基板の深部にｐ型半導体領域を設け、より深い部分の半導体基板から電気的に分離された基板表面部のｎ型半導体領域内に光電変換部を配置した構造である。ｐ型ウェル構造は、半導体基板の表面部に設けたｐ型ウェル内に光電変換部を配置した構造である。
【０００４】
ｎ型基板構造は、ｎ型半導体領域内で生じた信号電荷をドリフトによって集めやすいため、感度が高いという特徴がある。ｎ型基板構造の光電変換部を有する固体撮像装置は、例えば、特許文献１に記載されている。一方、ｐ型ウェル構造は、電荷蓄積領域をなすｎ型半導体領域とｐ型ウェルとの間にｐｎ接合容量が形成されるため、飽和電荷量が大きいという特徴がある。ｐ型ウェル構造の光電変換部を有する固体撮像装置は、例えば、特許文献２に記載されている。特許文献１及び特許文献２に記載の固体撮像装置では、電荷蓄積領域をなすｎ型半導体領域の下部にｐ型半導体領域を配置してｐｎ接合容量を増加することにより、光電変換部の飽和電荷量を増加している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−０７８３０２号公報
【特許文献２】特開２０１４−１６５２８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１、特許文献２における固体撮像装置は、光電変換部の高感度化と大きな飽和電荷量とを両立する構造に関する検討が充分でない。
【０００７】
本発明は、光電変換部の高感度化と大きな飽和電荷量とを両立する構造を備える固体撮像装置を提供する。
【課題を解決するための手段】
【０００８】
本発明は上記の課題を鑑みて為されたものであり、一の態様は、光電変換部をそれぞれが含む複数の画素を有する固体撮像装置であって、前記光電変換部は、第１導電型の第１の半導体領域と、前記第１の半導体領域の下部に設けられた第２導電型の第２の半導体領域とを有し、前記複数の画素のうちの隣り合う第１画素と第２画素において、前記第１画素の前記第２の半導体領域の下部の領域から、前記第２画素の前記第２の半導体領域の下部の領域に渡って延在する、前記第１導電型の第３の半導体領域を有し、前記第３の半導体領域の下部であって、前記第１画素の前記第２の半導体領域と平面視で重なる位置に設けられた前記第２導電型の第４の半導体領域と、前記第３の半導体領域の下部であって、前記第２画素の前記第２の半導体領域と平面視で重なる位置に設けられた前記第２導電型の第５の半導体領域とを有することを特徴とする固体撮像装置である。
【発明の効果】
【０００９】
本発明により、光電変換部の高感度化と大きな飽和電荷量とを両立する構造を備える固体撮像装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】固体撮像装置の概略構造を示すブロック図
【図２】固体撮像装置の画素の等価回路図
【図３】固体撮像装置の画素の平面レイアウトを示す図
【図４】固体撮像装置の画素の概略断面図
【図５】固体撮像装置の画素の製造方法の概略図
【図６】固体撮像装置の画素の平面レイアウトを示す図
【図７】固体撮像装置の画素の概略断面図
【図８】固体撮像装置の画素の平面レイアウトを示す図
【図９】固体撮像装置の画素の平面レイアウトを示す図
【図１０】固体撮像装置の画素の平面レイアウトを示す図
【図１１】固体撮像装置の画素の平面レイアウトを示す図
【図１２】撮像システムの概略構成を示すブロック図
【図１３】撮像システム及び移動体の構成例を示す図
【発明を実施するための形態】
【００１１】
［第１実施形態］
本発明の第１実施形態による固体撮像装置について、図１乃至図５を用いて説明する。
【００１２】
図１は、本実施形態による固体撮像装置の概略構成を示すブロック図である。図２は、本実施形態による固体撮像装置の画素の等価回路図である。図３は、本実施形態による固体撮像装置の画素の平面レイアウトを示す図である。図４は、本実施形態による固体撮像装置の画素の概略断面図である。図５は、本実施形態の比較例による固体撮像装置の画素の平面図である。
【００１３】
本実施形態による固体撮像装置１００は、図１に示すように、画素領域１０と、垂直走査回路２０と、列読み出し回路３０と、水平走査回路４０と、制御回路５０と、出力回路６０とを有している。
【００１４】
画素領域１０には、複数行及び複数列に渡ってマトリクス状に配された複数の画素１２が設けられている。画素領域１０の画素アレイの各行には、行方向（図１において横方向）に延在して、制御信号線１４が配されている。制御信号線１４は、行方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。また、画素領域１０の画素アレイの各列には、列方向（図１において縦方向）に延在して、垂直出力線１６が配されている。垂直出力線１６は、列方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。
【００１５】
各行の制御信号線１４は、垂直走査回路２０に接続されている。垂直走査回路２０は、画素１２から画素信号を読み出す際に画素１２内の読み出し回路を駆動するための制御信号を、制御信号線１４を介して画素１２に供給する回路部である。各列の垂直出力線１６の一端は、列読み出し回路３０に接続されている。画素１２から読み出された画素信号は、垂直出力線１６を介して列読み出し回路３０に入力される。列読み出し回路３０は、画素１２から読み出された画素信号に対して所定の信号処理、例えば増幅処理やＡＤ変換処理等の信号処理を実施する回路部である。列読み出し回路３０は、差動増幅回路、サンプル・ホールド回路、ＡＤ変換回路等を含み得る。
【００１６】
水平走査回路４０は、列読み出し回路３０において処理された画素信号を列毎に順次、出力回路６０に転送するための制御信号を、列読み出し回路３０に供給する回路部である。制御回路５０は、垂直走査回路２０、列読み出し回路３０及び水平走査回路４０の動作やそのタイミングを制御する制御信号を供給するための回路部である。出力回路６０は、バッファアンプ、差動増幅器などから構成され、列読み出し回路３０から読み出された画素信号を固体撮像装置１００の外部の信号処理部に出力するための回路部である。
【００１７】
それぞれの画素１２は、図２に示すように、光電変換部ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４とを含む。光電変換部ＰＤは、例えばフォトダイオードであり、アノードが接地電圧線に接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートの接続ノードは、いわゆるフローティングディフュージョン（ＦＤ）であり、このノードが含む容量成分からなる電荷電圧変換部を構成する。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧線（Ｖｄｄ）に接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、垂直出力線１６に接続されている。垂直出力線１６の他端には、電流源１８が接続されている。
【００１８】
制御信号線１４は、図２に示す回路構成の場合、転送ゲート信号線ＴＸ、リセット信号線ＲＥＳ、選択信号線ＳＥＬを含む。転送ゲート信号線ＴＸは、転送トランジスタＭ１のゲートに接続される。リセット信号線ＲＥＳは、リセットトランジスタＭ２のゲートに接続される。選択信号線ＳＥＬは、選択トランジスタＭ４のゲートに接続される。
【００１９】
光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタＭ１は、オンすることにより光電変換部ＰＤの電荷をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤは、その容量による電荷電圧変換によって、光電変換部ＰＤから転送された電荷の量に応じた電圧となる。増幅トランジスタＭ３は、ドレインに電源電圧が供給され、ソースに選択トランジスタＭ４を介して電流源１８からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、フローティングディフュージョンＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して垂直出力線１６に出力する。リセットトランジスタＭ２は、オンすることによりフローティングディフュージョンＦＤを電源電圧Ｖｄｄに応じた電圧にリセットする。
【００２０】
図３は、本実施形態による固体撮像装置の画素１２の平面レイアウトを示す図である。図４は、図３のＡ−Ａ′線に沿った概略断面図である。図３及び図４には、画素１２の構成要素のうち、光電変換部ＰＤ及び転送トランジスタＭ１のみを示している。なお、図３には１つの画素１２の平面レイアウトのみを示しているが、実際には左右方向及び上下方向に所定の単位画素ピッチで図３の平面レイアウトが周期的に配されている。図３に示す点線は、隣接する画素１２との間の境界線の一例である。
【００２１】
不純物濃度の低いｎ型の半導体基板１１０の表面部には、活性領域１１２を画定する素子分離絶縁領域１１４が設けられている。活性領域１１２には、光電変換部ＰＤを構成するフォトダイオードと、転送トランジスタＭ１と、光電変換部ＰＤから転送される電荷を保持する電荷保持部としてのフローティングディフュージョンＦＤとが配される。
【００２２】
光電変換部ＰＤは、半導体基板１１０の活性領域１１２の表面部に設けられたｐ型半導体領域１１６と、ｐ型半導体領域１１６の下部に接して設けられたｎ型半導体領域１１８とを含む埋め込みフォトダイオードである。ｎ型半導体領域１１８は、光電変換部ＰＤで生じた信号電荷（電子）を蓄積するための電荷蓄積層である。
【００２３】
フローティングディフュージョンＦＤは、半導体基板１１０の活性領域１１２の表面部にｎ型半導体領域１１８から離間して設けられたｎ型半導体領域１２０により構成されている。
【００２４】
転送トランジスタＭ１は、ｎ型半導体領域１１８とｎ型半導体領域１２０との間の半導体基板１１０上にゲート絶縁膜１２２を介して設けられたゲート電極１２４を含む。ｎ型半導体領域１１８とｎ型半導体領域１２０との間の半導体基板１１０内には、これらを電気的に分離するためのｐ型半導体領域１２６が設けられている。
【００２５】
ｎ型半導体領域１１８の下部には、ｎ型半導体領域１１８から下方に空乏層が広がるのを抑制するための空乏化抑制層としてのｐ型半導体領域１２８が設けられている。
【００２６】
半導体基板１１０の深部には、ｐ型半導体領域１３０，１３２，１３４が設けられている。ｐ型半導体領域１３０は、半導体基板１１０の内部において画素１２間の分離の役目を果たすものである。ｐ型半導体領域１３２は、ｐ型半導体領域１３０よりも深い半導体基板１１０の内部において画素１２間の分離の役目を果たすものである。ｐ型半導体領域１３４は、半導体基板１１０中で発生した信号電荷を有効に集める深さを規定するためのものである。なお、本明細書では、ｐ型半導体領域１２６によって電気的に分離された半導体基板１１０の表面部を、半導体領域と呼ぶこともある。
【００２７】
ｎ型半導体領域１１８の下部にｐ型半導体領域１２８を設けることで、ｎ型半導体領域１１８とｐ型半導体領域１２８との間にはｐｎ接合容量が形成される。Ｑ＝ＣＶで表される関係式から明らかなように、光電変換部ＰＤのｐｎ接合にある決まった逆バイアス電圧Ｖを印加した場合、ｐｎ接合容量Ｃが大きいほどに蓄積電荷量Ｑは大きくなる。ｎ型半導体領域１１８に蓄積された信号電荷は信号出力部に転送されるが、ｎ型半導体領域１１８の電位が電源電圧等によって決まるある所定の電位に達すると、ｎ型半導体領域１１８の信号電荷は転送されなくなる。つまり、信号電荷の転送に伴う電圧Ｖの変動量は決まっているので、光電変換部ＰＤのｐｎ接合容量に比例して飽和電荷量は大きくなる。したがって、ｐ型半導体領域１２８を設けることで、電荷蓄積層としてのｎ型半導体領域１１８の飽和電荷量を増加することができる。
【００２８】
ｐ型半導体領域１２８とｐ型半導体領域１３４は、図３に示したように、平面視において重なるように配置される。典型的には、本実施例では、ｐ型半導体領域１２８とｐ型半導体領域１３４の配置レイアウトは、平面視において一致する。
【００２９】
なお、本明細書において平面視とは、固体撮像装置の各構成部分を半導体基板１１０の表面に平行な面に投影することにより得られる２次元平面図であり、例えば図３の平面レイアウト図に対応する。
【００３０】
図５は、複数の画素１２の断面構造を示した図である。図５では、固体撮像装置の製造方法の一部の工程を示している。
【００３１】
図５で示している固体撮像装置の製造工程は、ｐ型半導体領域１３４とｐ型半導体領域１２８を形成する工程を示している。マスク１３は、ｐ型半導体領域１３４およびｐ型半導体領域１２８を形成するイオン注入工程において、ｐ型半導体領域１３４、１３８を形成する領域以外をマスクする。なお、本工程に先立って、ｎ型半導体領域１１８、ｐ型半導体領域１２６、１３０、１３２、素子分離絶縁領域１１４、画素領域１０と周辺回路領域とを分離する分離領域２１０が形成されている。この周辺回路領域とは、たとえば、図１でいう垂直走査回路２０、列読み出し回路３０の少なくとも一方が設けられた領域である。なお、複数の半導体基板を積層した積層型の固体撮像装置の場合には、画素領域１０が設けられた第１半導体基板に、周辺回路領域が形成されない場合が有る。この場合は、周辺回路領域は別の第２半導体基板に形成される。このような場合においては、第１半導体基板には、第２半導体基板と信号の授受を行うパッドや、固体撮像装置の外部から信号あるいは電源電圧が供給されるパッドが設けられることがある。このような場合、分離領域２１０は、画素領域１０とパッドとの境界として設けられる。
【００３２】
ｐ型半導体領域１３４は、複数の画素１２に渡って設けられている。典型的には、ｐ型半導体領域１３４は、複数行および複数列の画素１２に渡って設けられる。好適には、画素領域１０の全面に渡って設けられる。
【００３３】
ｐ型半導体領域１２８もまた、複数の画素１２に渡って設けられている。典型的には、ｐ型半導体領域１２８は、複数行および複数列の画素１２に渡って設けられる。好適には、画素領域１０の全面に渡って設けられる。
【００３４】
ｐ型半導体領域１２８、１３４は、同一のマスクパターンを用いてイオン注入が行われる。
【００３５】
つまり、フォトレジストを半導体基板１１０に塗布した後、所定のレチクルを用いて露光することにより、マスク１３を形成するパターニングを行う。このパターニングされたマスク１３が設けられた状態で、ｐ型半導体領域１３４を形成するイオン注入を行う。そして、このマスク１３が設けられたまま、ｐ型半導体領域１２８を形成するイオン注入を、ｐ型半導体領域１３４を形成するイオン注入よりイオンの加速エネルギーを低くして行う。これにより、ｐ型半導体領域１３４とｐ型半導体領域１２８を同一のマスクパターンを用いて形成することができる。これにより、ｐ型半導体領域１２８とｐ型半導体領域１３４を別々のマスクパターンで形成するよりも、レチクルの枚数、露光工程を削減することができる。このため、製造コストの低減の効果が得られる。また、レチクルの枚数、露光工程が増えれば、レチクルの不良、露光装置のパターニング不良が生じやすくなるため、固体撮像装置の歩留りが低下しやすくなる。よって、本実施例の固体撮像装置は、レチクルの枚数、露光工程を削減できることにより、固体撮像装置の歩留りを向上することもできる。
【００３６】
ここで、光電変換部ＰＤの電荷蓄積のメカニズムを説明する。
【００３７】
図６、図７は、本実施例において、光電変換部ＰＤの電荷蓄積期間中に、ｐ型半導体領域１２８で空乏化する空乏層５０を図示したものである。空乏層５０は、ｐ型半導体領域１２８が平面視でｎ型半導体領域１１８と重なる領域のほぼ中央に位置する。
【００３８】
ｐ型半導体領域１２８の不純物濃度を適切に設定することにより、ｎ型半導体領域１１８から伸展する空乏層５０がｐ型半導体領域１２８を深さ方向に貫く。そして空乏層５０は、ｐ型半導体領域１２８の下部に設けられ、ｎ型半導体領域１１８よりも不純物濃度が低いｎ型半導体領域１０（図中ではｎ−と表記）に達する。ｐ型半導体領域１２８において、空乏層５０が、ｎ型半導体領域１０において生成した電子にとって、ポテンシャルが低い状態となる。また、典型的には、ｐ型半導体領域１３０、１３２、空乏層５０を除いたｐ型半導体領域１２８は、ホールによって導通する中性領域となる。ｎ型半導体領域１０は、典型的には空乏化している。そして、前述したように、ｎ型半導体領域１１８はｎ型半導体領域１０よりも不純物濃度が高くなっていることから、ｎ型半導体領域１１８の方が、ｎ型半導体領域１０よりもポテンシャルが低い。したがって、ｎ型半導体領域１０で生じた電子は、空乏層５０を経由して、ｎ型半導体領域１１８に移動する。この結果、ｎ型半導体領域１０で発生した電子は、空乏層５０を経由して、ｎ型半導体領域１１８に収集される。これにより、ｎ型半導体領域１１８よりも深いｎ型半導体領域１０で生じた電子を、ｎ型半導体領域１１８に収集することができる。よって、ｎ型半導体領域１０を設けず、あるいは、ｎ型半導体領域１０の電荷を収集せず、ｎ型半導体領域１１８のみで生じた電子を収集する場合に比べて、入射光量に対する収集電子量を増やすことができる。つまり、本実施例の固体撮像装置は、高感度化を実現することができる。
【００３９】
なお、本実施例では、ｐ型半導体領域１２８の下部にｎ型半導体領域１０を設けた。他の例として、ｐ型のウエル領域を備える構造、つまり、図４、図７において、ｎ型半導体領域１０をｐ型半導体領域１２８、１３０、１３２、１３４よりも不純物濃度を低くしたｐ型半導体領域としても良い。ただし、光電変換部において電荷収拾を行う半導体領域がｎ型半導体領域１１８である。このため、ｐ型半導体領域１２８の下部に設ける半導体領域をｎ型半導体領域とする方が、電子の収集効率を向上でき、高感度化を実現することができる。
【００４０】
また、本実施形態の固体撮像装置は、ｎ型半導体領域１１８に光を導く導光路を設けるようにしても良い。この場合、平面視において、導光路の底面がｎ型半導体領域１１８に重なる部分を有するようにすることが好ましい。
【００４１】
［第２実施形態］
本実施形態の固体撮像装置について、実施形態１と異なる点を中心に説明する。
【００４２】
本実施形態は、１つの画素１２が１つの光電変換部ＰＤを有する形態であった。このような形態は、不図示であるが１つのマイクロレンズが１つの光電変換部ＰＤに対応して設けられる構成が有る。
【００４３】
本実施例の構成は、１つのマイクロレンズに対して、複数の光電変換部ＰＤが設けられた形態である。この構成を備えることにより、位相差検出方式の焦点検出動作、あるいは固体撮像装置から対象物までの距離情報の取得を行うことが可能である。
【００４４】
図８は、本実施形態の画素１２の上面図である。図１で示した１つの画素１２は、複数の光電変換部ＰＤ１、ＰＤ２を有する。光電変換部ＰＤ１に接続された転送トランジスタＭ１−１と、光電変換部ＰＤ２に接続された転送トランジスタＭ１−２は共通のｎ型半導体領域１２０に接続されている。つまり、２つの転送トランジスタＭ１−１、Ｍ１−２は共通のＦＤに接続されている。
【００４５】
図９は、図８に示したＢ−Ｂ´線の断面図である。図９では、図７に示した部材と同じ機能を有する部材は、図７で付された符号と同じ符号が付されている。不図示であるが、半導体基板１１０の上面には、図９に示した２つのｎ型半導体領域１１８に光を集める、１つのマイクロレンズが設けられている。
【００４６】
ｐ型半導体領域１３４は、複数のｎ型半導体領域１１８に渡って延在している。また、同じように、ｐ型半導体領域１２８は、複数のｎ型半導体領域１１８に渡って延在している。本実施形態においても、ｐ型半導体領域１２８の、ｎ型半導体領域１１８の下部の一部に空乏層５０が形成される。
【００４７】
このように、本実施形態においても、空乏層５０がそれぞれのｎ型半導体領域１１８の下部に形成される。これにより、第１実施形態と同じ効果を、本実施形態の固体撮像装置も得ることができる。
【００４８】
なお、本実施形態では、ｎ型半導体領域１０が複数のｎ型半導体領域１１８の下部に渡って延在している例を示した。本実施形態はこの例に限定されるものではない。例えば、図１０に記載したように、ｎ型半導体領域１０において、複数のｎ型半導体領域１１８のそれぞれの下部の間に、ｐ型半導体領域１５０、１５２を設けるようにしても良い。この構成は、図９の構成に比べて、ｎ型半導体領域１０をより容易に空乏化することができる。このため、図１０の構成ではｐ型半導体領域１５０、１５２を設けることにより、ｎ型半導体領域１０で生じた電子を、より容易にｎ型半導体領域１１８に移動させることができる効果が得られる。
【００４９】
また、本実施形態においても、１つの画素１２の複数のｎ型半導体領域１１８に光を導く導光路を設けるようにしても良い。この場合、平面視において、導光路の底面は、複数のｎ型半導体領域１１８に重なる部分を有することが好ましい。
【００５０】
［第３実施形態］
本実施形態について、第１実施形態と異なる点を中心に説明する。
【００５１】
本実施形態の撮像装置は、１つの画素に１つのみのＰＤが設けられた形態と、複数のＰＤが設けられた形態のどちらも含む。
【００５２】
本実施形態は、一辺の長さが５μｍを越えるような、比較的大きいサイズのＰＤにおいて好適に適用できる。
【００５３】
図１１は本実施形態のＰＤ部の平面レイアウト図である。
【００５４】
ｎ型半導体領域１１８、隣りあうＰＤ部同士を分離するためのｐ型半導体領域１３０、１３２と、ｐ型半導体領域１２８のうちの空乏層５０を示している。またｐ型半導体領域１３０によって挟まれたｐ型半導体領域１２８の最小幅を、幅１４として示しており、最最大幅を幅１５として示している。
【００５５】
図１で示した他の部品もまた図１１の構成においても同じように存在するが説明を簡単にするために省略している。
【００５６】
本実施形態は、ＰＤ部のサイズが比較的大きい場合でも本発明を実現するために設けられた、複数の画素同士を分離するＰ型半導体領域１３０、１３２のレイアウトに特徴を持つ。
【００５７】
図１１に示すように、ｐ型半導体領域１３０、１３２はｎ型半導体領域１１８の周囲を囲うだけでなく、ｎ型半導体領域１１８の中央部付近を除いてｎ型半導体領域１１８と大きく重なる領域を持つ。これにより、ｐ型半導体領域１３０、１３２に挟まれたｎ型半導体領域１１８の幅をＰＤ部（ｎ型半導体領域１１８）より狭くしている。このようにすると空乏層５０の中心を通る垂直方向（基板の深さ方向）のポテンシャル分布におけるバリアが生じにくくなる。これにより、ＰＤ部の感度を高めやすくすることができる。
【００５８】
ただしＰ型半導体領域１１８に挟まれたｎ型半導体領域１１８の最大幅がＰＤ部の辺長よりも短くなるにつれて、ｐ型半導体領域１１８において、水平方向のポテンシャルが平らな部分の面積が大きくなる。この結果、ｐ型半導体領域１３０、１３２中で発生した信号電荷が隣接する別の画素に流れる、いわゆるクロストークが大きくなる傾向が有る。
【００５９】
よってＰＤ部の面積が比較的大きい場合において、高感度かつ低クロストークを維持して本発明を実現するためには、ｐ型半導体領域１１８の平面レイアウトは次の条件を満たせばよい。
【００６０】
１．  ｐ型半導体領域１３０、１３２はｎ型半導体領域１１８の周囲を平面的に囲う。
ただし、ｐ型半導体領域１３０、１３２はｐ型半導体領域１１８よりも、半導体基板の主面側にある。
２．  ｐ型半導体領域１３０、１３２は、平面視において、ｎ型半導体領域１１８の中央部とは重ならない。
３．  ｐ型半導体領域１３０、１３２に挟まれたｎ型半導体領域１０の最小幅１４はおおむね４ミクロン以下とする。
４．  ｐ型半導体領域１３０、１３２に挟まれたｎ型半導体領域１０の最大幅１５はおおむねＰＤ部の短径以上とする。
【００６１】
上記の条件３は、ＰＤ部の高感度を実現するために好ましい条件である。また、条件４は、最小幅１４の好適な長さはｎ型半導体領域１０の不純物濃度に依る。具体的には、ｎ型半導体領域１０の不純物濃度が低濃度であるほど最小幅１４は大きくなる。たとえば、ｎ型半導体領域１０の不純物濃度は低い場合であっても５Ｅ１４／ｃｍ３（Ｅは１０のべき乗を示す。例えば、Ｅｎ（ｎは自然数）とある場合には、１０のｎ乗である）程度である時には最小幅１４は４μｍ程度とするのが良い。
【００６２】
以上、本実施形態によれば、ＰＤ部の面積が大きい場合においても、高感度と高飽和、さらに低クロストークとの両立を実現できる。
【００６３】
なお、本実施形態ではｎ型の半導体基板を用いた構造として説明したが、ｐ型のウエル領域の内部にｎ型の半導体領域を設ける構造であっても適用できる。ただし、この場合にはｎ型半導体領域１０がｐ型半導体領域となるため、上記の条件３は満たさなくとも良い。
【００６４】
［第４実施形態］
本実施形態による撮像システムについて、図１２を用いて説明する。上述した各実施形態の固体撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。図１２は、本実施形態による撮像システムの概略構成を示すブロック図である。
【００６５】
上記の各実施形態で述べた固体撮像装置は、図１２の固体撮像装置１００として種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１２には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
【００６６】
図１２に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１乃至第５実施形態で説明した固体撮像装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。
【００６７】
撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部２０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部２０８の一部であるＡＤ変換部は、撮像装置２０１が設けられた半導体基板に形成されていてもよいし、撮像装置２０１とは別の半導体基板に形成されていてもよい。また、撮像装置２０１と信号処理部２０８とが同一の半導体基板に形成されていてもよい。
【００６８】
撮像システム２００は、さらに、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。さらに撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。
【００６９】
さらに撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。
【００７０】
撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。
【００７１】
上述した各実施形態による固体撮像装置１００を適用することにより、安定的に高感度で飽和信号量が大きい良質な画像を取得しうる撮像システムを実現することができる。
【００７２】
［第５実施形態］
本実施形態による撮像システム及び移動体について、図１３を用いて説明する。図１３は、本実施形態による撮像システム及び移動体の構成を示す図である。
【００７３】
図１３（ａ）は、車戴カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１乃至第５実施形態のいずれかに記載の固体撮像装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離計測部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差算出部３１４や距離計測部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【００７４】
撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【００７５】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１３（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、所定の動作を行うように撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
【００７６】
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【００７７】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【００７８】
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【００７９】
また、上記実施形態では、信号電荷として電子を生成する光電変換部ＰＤを用いた固体撮像装置を例にして説明したが、信号電荷として正孔を生成する光電変換部ＰＤを用いた固体撮像装置についても同様に適用可能である。この場合、画素１２の各部を構成する半導体領域の導電型は、逆導電型になる。なお、上記実施形態に記載したトランジスタのソースとドレインの呼称は、トランジスタの導電型や着目する機能等に応じて異なることもあり、上述のソース及びドレインの全部又は一部が逆の名称で呼ばれることもある。
【００８０】
また、図２に示した画素１２の回路構成は一例であり、適宜変更が可能である。画素１２は、少なくとも、光電変換部ＰＤと、光電変換部ＰＤから電荷保持部に電荷を転送する転送トランジスタＭ１とを有していればよい。本発明は、ＣＭＯＳイメージセンサのみならず、ＣＣＤイメージセンサにも適用可能である。また、光電変換部ＰＤから電荷が転送される電荷保持部は、必ずしも増幅部の入力ノードとしてのフローティングディフュージョンＦＤである必要はなく、光電変換部ＰＤ及びフローティングディフュージョンＦＤとは別の電荷保持部であってもよい。
【００８１】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００８２】
ＦＤ  フローティングディフュージョン
Ｍ１  転送トランジスタ
ＰＤ  光電変換部
１００  固体撮像装置
１１０  半導体基板
１１６，１２６，１２８，１３０，１３２，１３４  ｐ型半導体領域
１１８，１２０  ｎ型半導体領域
１２４  ゲート電極
【図１】
2020004804.tif 000003
【図２】
2020004804.tif 000004
【図３】
2020004804.tif 000005
【図４】
2020004804.tif 000006
【図５】
2020004804.tif 000007
【図６】
2020004804.tif 000008
【図７】
2020004804.tif 000009
【図８】
2020004804.tif 000010
【図９】
2020004804.tif 000011
【図１０】
2020004804.tif 000012
【図１１】
2020004804.tif 000013
【図１２】
2020004804.tif 000014
【図１３】
2020004804.tif 000015