(57)【要約】【課題】電力変換装置において回路規模の増大を伴うことなく高効率を実現する。【解決手段】電力変換装置は、交流電圧が入力される一対の入力端子の一方に一端が接続され、交流電圧を整流した出力電圧が出力される一対の出力端子の一方に他端が接続されたＮチャネル型の第１のトランジスタと、一対の入力端子の他方に一端が接続され、一対の出力端子の一方に他端が接続されたＮチャネル型の第２のトランジスタと、一対の入力端子の一方に一端が接続され、一対の出力端子の他方に他端が接続された第１のスイッチング素子と、一対の入力端子の他方に一端が接続され、一対の出力端子の他方に他端が接続された第２のスイッチング素子と、第１のトランジスタのゲートから流出する電流を抑制する第１の整流素子を備え、第１のトランジスタのゲートに駆動電圧を供給する第１の駆動回路と、第２のトランジスタのゲートから流出する電流を抑制する第２の整流素子を備え、第２のトランジスタのゲートに駆動電圧を供給する第２の駆動回路と、を含む。【選択図】図３
2020089195.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧が入力される一対の入力端子の一方に一端が接続され、前記交流電圧を整流した出力電圧が出力される一対の出力端子の一方に他端が接続されたＮチャネル型の第１のトランジスタと、
前記一対の入力端子の他方に一端が接続され、前記一対の出力端子の一方に他端が接続されたＮチャネル型の第２のトランジスタと、
前記一対の入力端子の一方に一端が接続され、前記一対の出力端子の他方に他端が接続された第１のスイッチング素子と、
前記一対の入力端子の他方に一端が接続され、前記一対の出力端子の他方に他端が接続された第２のスイッチング素子と、
前記第１のトランジスタのゲートから流出する電流を抑制する第１の整流素子を備え、前記第１のトランジスタのゲートに駆動電圧を供給する第１の駆動回路と、
前記第２のトランジスタのゲートから流出する電流を抑制する第２の整流素子を備え、前記第２のトランジスタのゲートに駆動電圧を供給する第２の駆動回路と、
を含む電力変換装置。
【請求項２】
前記第１の整流素子及び前記第２の整流素子は、それぞれダイオードを含んで構成されている
請求項１に記載の電力変換装置。
【請求項３】
前記第１の整流素子及び前記第２の整流素子は、それぞれトランジスタを含んで構成されている
請求項１に記載の電力変換装置。
【請求項４】
前記第１の駆動回路は、電源ラインに接続された第１の駆動トランジスタと、グランドラインに接続された第２の駆動トランジスタとを含み、
前記第１の整流素子は、前記第１の駆動トランジスタと前記第２の駆動トランジスタの間に設けられ、
前記第２の駆動回路は、電源ラインに接続された第３の駆動トランジスタと、グランドラインに接続された第４の駆動トランジスタとを含み、
前記第２の整流素子は、前記第３の駆動トランジスタと前記第４の駆動トランジスタの間に設けられている
請求項１から請求項３のいずれか１項に記載の電力変換装置。
【請求項５】
前記第１のスイッチング素子及び前記第２のスイッチング素子は、それぞれＮチャネル型のトランジスタである
請求項１から請求項４のいずれか１項に記載の電力変換装置。
【請求項６】
前記第１のスイッチング素子及び前記第２のスイッチング素子は、それぞれダイオードである
請求項１から請求項４のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の技術は、電力変換装置に関する。
【背景技術】
【０００２】
交流電力を直流電力に変換するＡＣ−ＤＣコンバータ等の電力変換装置に関する技術として、下記の技術が知られている。
【０００３】
例えば、トランスの２次巻線に並列にソース共通の整流用ＭＯＳＦＥＴと転流用ＭＯＳＦＥＴの直列回路を接続し、整流出力をチョークコイルと出力コンデンサで平滑する同期整流回路が知られている。チョークコイルには補助巻線が巻回され、補助巻線の一部がダイオードを介して転流用ＭＯＳＦＥＴのゲートに接続されている。転流用ＭＯＳＦＥＴのゲートと整流用ＭＯＳＦＥＴのドレインとの間に主スイッチ素子と同期して動作する制御スイッチが設けられている。
【０００４】
また、主直流電源と、負荷との間に直列接続された主トランジスタスイッチおよびリアクトルと、平滑コンデンサと、帰還ダイオ−ドとを含む降圧形ＤＣ−ＤＣコンバ−タが知られている。このＤＣ−ＣＤコンバータは、主トランジスタスイッチがＮ形トランジスタスイッチからなり、その制御端子側に開閉指令によりオンオフ制御される制御用トランジスタスイッチと、駆動電圧発生回路とを備える。駆動電圧発生回路は、帰還ダイオ−ドに並列接続され、制御用トランジスタスイッチがオン期間中、駆動電圧をＮ形トランジスタスイッチの制御端子に供給する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２２５１１４号公報
【特許文献２】特開平６−１８９５９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
交流電力を直流電力に変換するＡＣ−ＤＣコンバータとして、４つのスイッチング素子を含むブリッジ回路を備えたものが知られている。４つのスイッチング素子が、コントローラから供給される制御信号に応じてオンオフすることで、該ブリッジ回路は、入力された交流電圧を全波整流した電圧を出力する。
【０００７】
ここで、ブリッジ回路を構成する４つのスイッチング素子のうち、高電位側の出力端子に接続される２つをＰチャネル型のトランジスタで構成し、低電位側の出力端子に接続される２つをＮチャネル型のトランジスタで構成した場合について考える。一般的にＰチャネル型のトランジスタは、Ｎチャネル型のトランジスタと比較してオン抵抗が高い。従って、ブリッジ回路にＰチャネル型のトランジスタを含めた場合、電力変換効率を高めることが困難となる。また、Ｐチャネル型のトランジスタをオン状態とするためには、ゲートにソース電位よりも低い電位を与える必要があり、グランド電位よりも低い負電位をゲートに与える必要がある。従って、ブリッジ回路がＰチャネル型のトランジスタを含む場合、Ｐチャネル型のトランジスタのゲートに負電位を与えるための手段として、レベルシフタ及び負電源が必要となり、回路規模が膨大となる。
【０００８】
次に、ブリッジ回路を構成する４つのスイッチング素子の全てをＮチャネル型のトランジスタで構成した場合について考える。この場合、ブリッジ回路がＰチャネル型のトランジスタを含む場合と比較して、電力変換効率を高めることができる。しかしながら、Ｎチャネル型のトランジスタをオン状態とするためには、ゲートにソース電位よりも高い電位を与える必要があり、入力される交流電圧の電位よりも高い電位をゲートに与える必要がある。従って、ブリッジ回路を構成する４つのスイッチング素子の全てをＮチャネル型のトランジスタで構成した場合、交流電圧よりも高い電位を生成するための手段として、レベルシフタ及び高電位生成回路が必要となり、回路規模が膨大となる。
【０００９】
開示の技術は、１つの側面として、電力変換装置において回路規模の増大を伴うことなく高効率を実現することを目的とする。
【課題を解決するための手段】
【００１０】
開示の技術に係る電力変換装置は、交流電圧が入力される一対の入力端子の一方に一端が接続され、前記交流電圧を整流した出力電圧が出力される一対の出力端子の一方に他端が接続されたＮチャネル型の第１のトランジスタを含む。電力変換装置は、前記一対の入力端子の他方に一端が接続され、前記一対の出力端子の一方に他端が接続されたＮチャネル型の第２のトランジスタを含む。電力変換装置は、前記一対の入力端子の一方に一端が接続され、前記一対の出力端子の他方に他端が接続された第１のスイッチング素子を含む。電力変換装置は、前記一対の入力端子の他方に一端が接続され、前記一対の出力端子の他方に他端が接続された第２のスイッチング素子を含む。電力変換装置は、前記第１のトランジスタのゲートから流出する電流を抑制する第１の整流素子を備え、前記第１のトランジスタのゲートに駆動電圧を供給する第１の駆動回路を含む。電力変換装置は、前記第２のトランジスタのゲートから流出する電流を抑制する第２の整流素子を備え、前記第２のトランジスタのゲートに駆動電圧を供給する第２の駆動回路を含む。
【発明の効果】
【００１１】
開示の技術によれば、１つの側面として、電力変換装置において回路規模の増大を伴うことなく高効率を実現できるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】開示の技術の実施形態に係る電力変換装置の構成の一例を示す回路図である。
【図２】開示の技術の実施形態に係る電力変換装置の動作時における各部の電圧波形の一例を示すタイミングチャートである。
【図３】開示の技術の実施形態に係る電力変換装置において、ゲート電位として必要なレベルを示す図である。
【図４】第１の駆動回路及び第２の駆動回路が、それぞれダイオードを備えていない場合における動作波形の一例を示すタイミングチャートである。
【図５】比較例に係る電力変換装置の構成の一例を示す回路図である。
【図６】比較例に係る電力変換装置において、ゲート電位として必要なレベルを示す図である。
【図７】比較例に係る電力変換装置の構成の一例を示す回路図である。
【図８】開示の技術の実施形態に係る電力変換装置の構成の一例を示す回路図である。
【図９】開示の技術の実施形態に係る電力変換装置の構成の一例を示す回路図である。
【図１０】開示の技術の実施形態に係る電力変換装置の構成の一例を示す回路図である。
【図１１】開示の技術の実施形態に係るトランジスタの寄生容量を示す図である。
【発明を実施するための形態】
【００１３】
以下、本開示の技術の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は省略する。
【００１４】
［第１の実施形態］
図１は、開示の技術の第１の実施形態に係る電力変換装置１の構成の一例を示す回路図である。電力変換装置１は、交流電力を直流電力に変換するＡＣ−ＤＣコンバータとして機能する。
【００１５】
電力変換装置１は、ブリッジ回路２、第１の駆動回路１１、第２の駆動回路１２及びコントローラ２０を含んで構成されている。交流電圧ＶＡＣは、一対の入力端子３１、３２に入力され、ブリッジ回路２によって全波整流される。全波整流された電圧は、出力電圧ＶＯＵＴとして一対の出力端子３３、３４から出力される。
【００１６】
ブリッジ回路２は、スイッチング素子として、Ｎチャネル型のトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４を含んで構成されている。すなわち、ブリッジ回路２を構成する４つのスイッチング素子の全てが、Ｎチャネル型のトランジスタによって構成されている。トランジスタＭ１〜Ｍ４は、それぞれ、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）であってもよい。
【００１７】
トランジスタＭ１は、ドレインが入力端子３１に接続され、ソースが高電位側の出力端子３３に接続され、ゲートが第１の駆動回路１１に接続されている。トランジスタＭ２は、ドレインが入力端子３２に接続され、ソースが高電位側の出力端子３３に接続され、ゲートが第２の駆動回路１２に接続されている。トランジスタＭ３は、ソースが入力端子３１に接続され、ドレインが低電位側の出力端子３４に接続され、ゲートがコントローラ２０に接続されている。トランジスタＭ４は、ソースが入力端子３２に接続され、ドレインが低電位側の出力端子３４に接続され、ゲートがコントローラ２０に接続されている。
【００１８】
第１の駆動回路１１は、Ｐチャネル型のトランジスタＭ５、Ｎチャネル型のトランジスタＭ６及び整流素子としてのダイオードＤ１を含んで構成されている。トランジスタＭ５は、ソースが電源ライン４１に接続され、ゲートがコントローラ２０に接続されている。トランジスタＭ６は、ソースがグランドライン４２に接続され、ゲートがコントローラ２０に接続されている。ダイオードＤ１は、トランジスタＭ５とトランジスタＭ６の間に設けられている。すなわち、ダイオードＤ１は、アノードがトランジスタＭ５のドレインに接続され、カソードがトランジスタＭ６のドレインに接続されるとともに、トランジスタＭ１のゲートに接続されている。
【００１９】
第１の駆動回路１１は、コントローラ２０から出力される制御信号Ｃ１の論理を反転させた駆動電圧をトランジスタＭ１のゲートに供給する。ダイオードＤ１は、トランジスタＭ１のゲートから電源ライン４１に向けて流出する電流を抑制する。ダイオードＤ１は、一般的なＰＮ接合ダイオードと比較して、順方向電圧が小さいショットキーバリアダイオードであることが好ましい。
【００２０】
第２の駆動回路１２は、Ｐチャネル型のトランジスタＭ７、Ｎチャネル型のトランジスタＭ８及び整流素子としてのダイオードＤ２を含んで構成されている。トランジスタＭ７は、ソースが電源ライン４１に接続され、ゲートがコントローラ２０に接続されている。トランジスタＭ８は、ソースがグランドライン４２に接続され、ゲートがコントローラ２０に接続されている。ダイオードＤ２は、トランジスタＭ７とトランジスタＭ８の間に設けられている。すなわち、ダイオードＤ２は、アノードがトランジスタＭ７のドレインに接続され、カソードがトランジスタＭ８のドレインに接続されるとともに、トランジスタＭ２のゲートに接続されている。
【００２１】
第２の駆動回路１２は、コントローラ２０から供給される制御信号Ｃ２の論理を反転させた駆動電圧をトランジスタＭ２のゲートに供給する。ダイオードＤ２は、トランジスタＭ２のゲートから電源ライン４１に向けて流出する電流を抑制する。ダイオードＤ２は、一般的なＰＮ接合ダイオードと比較して、順方向電圧が小さいショットキーバリアダイオードであることが好ましい。
【００２２】
コントローラ２０は、トランジスタＭ１〜Ｍ４の各々に対応した制御信号Ｃ１、Ｃ２、Ｃ３、Ｃ４を用いてトランジスタＭ１〜Ｍ４のオンオフのタイミングを制御する。制御信号Ｃ１〜Ｃ４は、入力端子３１、３２に入力される交流電圧ＶＡＣに同期している。トランジスタＭ１〜Ｍ４が、制御信号Ｃ１〜Ｃ４に応じたタイミングでオンオフすることで、入力端子３１、３２に入力される交流電圧ＶＡＣがブリッジ回路２によって全波整流される。
【００２３】
以下に、本実施形態に係る電力変換装置１の動作について説明する。図２は、電力変換装置１の動作時における各部の電圧波形を示すタイミングチャートである。図２には、交流電圧ＶＡＣ、制御信号Ｃ１〜Ｃ４、トランジスタＭ１、Ｍ２のゲート電位Ｖｇ１、Ｖｇ２及び出力電圧ＶＯＵＴが示されている。
【００２４】
コントローラ２０は、入力端子３１の電位が入力端子３２の電位よりも高くなる期間Ｔ１において、トランジスタＭ１及びＭ４をオン状態とし、トランジスタＭ２及びＭ３をオフ状態とするべく制御信号Ｃ１〜Ｃ４を出力する。また、コントローラ２０は、入力端子３２の電位が入力端子３１の電位よりも高くなる期間Ｔ２において、トランジスタＭ２及びＭ３をオン状態とし、トランジスタＭ１及びＭ４をオフ状態とするべく制御信号Ｃ１〜Ｃ４を出力する。
【００２５】
コントローラ２０から出力された制御信号Ｃ１は、第１の駆動回路１１において論理反転された後、トランジスタＭ１のゲートに供給される。同様に、コントローラ２０から出力された制御信号Ｃ２は、第２の駆動回路１２において論理反転された後、トランジスタＭ２のゲートに供給される。トランジスタＭ１〜Ｍ４が、コントローラ２０による制御に応じてオンオフすることで、入力端子３１及び３２に入力された交流電圧ＶＡＣを全波整流した出力電圧ＶＯＵＴが、出力端子３３及び３４から出力される。
【００２６】
期間Ｔ１において、トランジスタＭ１のドレイン−ゲート間の寄生容量Ｃｐ（図１１参照）による容量性カップリングにより、トランジスタＭ１のゲート電位Ｖｇ１は、ドレイン電位の上昇に伴って上昇する。すなわち、トランジスタＭ１において、ドレインとゲートとの間で、寄生容量Ｃｐを介したエネルギー伝送が行われ、トランジスタＭ１において、ドレイン電位が上昇すると、これに伴ってゲート電位が上昇する。ゲート電位Ｖｇ１のレベルが、電源ライン４１の電位ＶＤＤのレベルを上回った場合にトランジスタＭ１のゲートから電源ライン４１に向かう電流は、ダイオードＤ１によって阻止される。これにより、トランジスタＭ１のゲート電位Ｖｇ１は、電源ライン４１の電位ＶＤＤによってクランプされることなくドレイン電位の上昇に伴って上昇することが可能となる。
【００２７】
ここで、図３には、期間Ｔ１においてトランジスタＭ１がオン状態を維持するためにトランジスタＭ１のゲート電位Ｖｇ１として必要なレベルがハッチングで示されている。図３に示すように、期間Ｔ１においては、トランジスタＭ１のゲート電位Ｖｇ１を、交流電圧ＶＡＣの電位よりも高いレベルに維持することが必要となる。本実施形態に係る電力変換装置１によれば、上記のようにダイオードＤ１の作用により、期間Ｔ１において、トランジスタＭ１のゲート電位Ｖｇ１は、電源ライン４１の電位ＶＤＤによってクランプされることなくドレイン電位の上昇に伴って上昇することができる。従って、期間Ｔ１において、トランジスタＭ１のゲート電位Ｖｇ１を、トランジスタＭ１のオン状態を維持できるレベルに保つことができる。
【００２８】
同様に、期間Ｔ２において、トランジスタＭ２のドレイン−ゲート間の寄生容量Ｃｐ（図１１参照）による容量カップリングにより、トランジスタＭ２のゲート電位Ｖｇ２は、ドレイン電位の上昇に伴って上昇する。すなわち、トランジスタＭ２において、ドレインとゲートとの間で、寄生容量Ｃｐを介したエネルギー伝送が行われ、トランジスタＭ２において、ドレイン電位が上昇すると、これに伴ってゲート電位が上昇する。ゲート電位Ｖｇ２のレベルが、電源ライン４１の電位ＶＤＤのレベルを上回った場合にトランジスタＭ２のゲートから電源ライン４１に向かう電流は、ダイオードＤ２によって阻止される。これにより、トランジスタＭ２のゲート電位Ｖｇ２は、電源ライン４１の電位ＶＤＤによってクランプされることなくドレイン電位の上昇に伴って上昇することが可能となる。
【００２９】
期間Ｔ２においては、トランジスタＭ２のゲート電位Ｖｇ２を、交流電圧ＶＡＣの電位よりも高いレベルに維持することが必要となる。本実施形態に係る電力変換装置１によれば、上記のようにダイオードＤ２の作用により、期間Ｔ２において、トランジスタＭ２のゲート電位Ｖｇ２は、電源ライン４１の電位ＶＤＤによってクランプされることなくドレイン電位の上昇に伴って上昇することができる。従って、期間Ｔ２において、トランジスタＭ２のゲート電位Ｖｇ２を、トランジスタＭ２のオン状態を維持できるレベルに保つことができる。
【００３０】
ここで、図４は、第１の駆動回路１１及び第２の駆動回路１２が、それぞれダイオードＤ１及びＤ２を備えていない場合における動作波形の一例を示すタイミングチャートである。第１の駆動回路１１がダイオードＤ１を備えていない場合、期間Ｔ１において、ドレイン電位の上昇に伴って上昇するトランジスタＭ１のゲート電位Ｖｇ１は、電源ライン４１の電位ＶＤＤによってクランプされる。その結果、出力電圧ＶＯＵＴのピーク電位が抑えられる。同様に、第２の駆動回路１２がダイオードＤ２を備えていない場合、期間Ｔ２において、ドレイン電位の上昇に伴って上昇するトランジスタＭ２のゲート電位Ｖｇ２は、電源ライン４１の電位ＶＤＤによってクランプされる。その結果、出力電圧ＶＯＵＴのピーク電位が抑えられる。このように、第１の駆動回路１１及び第２の駆動回路１２が、それぞれダイオードＤ１及びＤ２を備えていない場合には、出力電圧ＶＯＵＴが抑圧され、所望の直流電圧を得ることが困難となる。
【００３１】
一方、開示の技術の実施形態に係る電力変換装置によれば、ゲート電位Ｖｇ１及びＶｇ２は、電源ライン４１の電位ＶＤＤによってクランプされることなくドレイン電位の上昇に伴って上昇することができる。すなわち、開示の技術の実施形態に係る電力変換装置によれば、レベルシフタ及び高電位発生回路を用いることなく適正な全波整流を行うことが可能である。
【００３２】
図５は、第１の比較例に係る電力変換装置１Ｘの構成の一例を示す回路図である。第１の比較例に係る電力変換装置１Ｘは、ブリッジ回路２を構成するトランジスタのうち、高電位側の出力端子３３に接続されるトランジスタＭ１１及びＭ１２がＰチャネル型とされている。
【００３３】
図６には、電力変換装置１Ｘにおいて、入力端子３１の電位が入力端子３２の電位よりも大きくなる期間Ｔ１においてトランジスタＭ１１がオン状態を維持するために、トランジスタＭ１１のゲート電位Ｖｇ１として必要なレベルがハッチングで示されている。期間Ｔ１において、トランジスタＭ１１のオン状態を維持するためには、グランド電位（０Ｖ）よりも低い負電位をトランジスタＭ１１のゲートに与える必要がある。同様に、入力端子３２の電位が入力端子３１の電位よりも大きくなる期間Ｔ２において、トランジスタＭ１２のオン状態を維持するためには、グランド電位（０Ｖ）よりも低い負電位をトランジスタＭ１２のゲートに与える必要がある。第１の比較例に係る電力変換装置１Ｘは、トランジスタＭ１１及びＭ１２のゲートに負電位を与えるための手段として、レベルシフタ５０及び負電位ＶＭを発生させる負電源（図示せず）を有する。しかしながら、この場合、回路規模が膨大となる。また、一般的にＰチャネル型のトランジスタは、Ｎチャネル型のトランジスタと比較してオン抵抗が高い。従って、第１の比較例に係る電力変換装置１Ｘによれば、電力変換効率を高めることが困難となる。
【００３４】
図７は、第２の比較例に係る電力変換装置１Ｙの構成の一例を示す回路図である。第２の比較例に係る電力変換装置１Ｙは、開示の技術の実施形態に係る電力変換装置１と同様、ブリッジ回路２を構成する４つのスイッチング素子の全てが、Ｎチャネル型のトランジスタＭ１〜Ｍ４によって構成されている。
【００３５】
第２の比較例に係る電力変換装置１Ｙにおいては、入力端子３１の電位が入力端子３２の電位よりも大きくなる期間Ｔ１においては、トランジスタＭ１のゲート電位Ｖｇ１を、交流電圧ＶＡＣよりも高いレベルに維持することが必要となる（図３参照）。同様に、入力端子３２の電位が入力端子３１の電位よりも大きくなる期間Ｔ２においては、トランジスタＭ２のゲート電位Ｖｇ２を、交流電圧ＶＡＣの電位よりも高いレベルに維持することが必要となる。第２の比較例に係る電力変換装置１Ｙは、交流電圧ＶＡＣの電位よりも高い電位をトランジスタＭ１、Ｍ２のゲートに与える手段として、高電位発生回路６０及びレベルシフタ５１を備える。しかしながら、この場合、回路規模が膨大となる。
【００３６】
一方、開示の技術の実施形態に係る電力変換装置１においては、交流電圧ＶＡＣの電位よりも高い電位をトランジスタＭ１、Ｍ２のゲートに与える手段を、第１の駆動回路１１及び第２の駆動回路１２に設けられたダイオードＤ１及びＤ２により実現している。これにより、第２の比較例に係る電力変換装置１と比較して回路規模を小さくすることができる。
【００３７】
また、開示の技術の実施形態に係る電力変換装置１によれば、ブリッジ回路２を構成する４つのスイッチング素子の全てが、Ｎチャネル型のトランジスタＭ１〜Ｍ４によって構成されている。これにより、ブリッジ回路２がＰチャネル型のトランジスタＭ１１及びＭ１２を含む第１の比較例に係る電力変換装置１Ｘと比較して高い電力変換効率を実現することができる。また、開示の技術の実施形態に係る電力変換装置１によれば、ブリッジ回路２を構成するトランジスタのゲートに負電位を与えるためのレベルシフタ及び負電源が不要である。
【００３８】
以上のように、開示の技術の実施形態に係る電力変換装置１によれば、回路規模の増大を伴うことなく高効率を実現することが可能となる。
【００３９】
［第２の実施形態］
図８は、開示の技術の第２の実施形態に係る電力変換装置１Ａの構成の一例を示す回路図である。電力変換装置１Ａにおいて、ダイオードＤ１は、トランジスタＭ５のソースと電源ライン４１との間に設けられ、ダイオードＤ２は、トランジスタＭ７のソースと電源ライン４１との間に設けられている。より具体的には、ダイオードＤ１は、アノードが電源ライン４１に接続され、カソードがトランジスタＭ５のソースに接続されている。ダイオードＤ２は、アノードが電源ライン４１に接続され、カソードがトランジスタＭ７のソースに接続されている。
【００４０】
ダイオードＤ１及びＤ２を上記のように配置する場合においても、ダイオードＤ１及びＤ２は、それぞれトランジスタＭ１及びＭ２のゲートから流出する電流を抑制する機能を有効に発揮することができる。これにより、期間Ｔ１において、トランジスタＭ１のゲート電位Ｖｇ１は、電源ライン４１の電位ＶＤＤによってクランプされることなくドレイン電位の上昇に伴って上昇することができる。同様に、期間Ｔ２において、トランジスタＭ２のゲート電位Ｖｇ２は、電源ライン４１の電位ＶＤＤによってクランプされることなくドレイン電位の上昇に伴って上昇することができる。従って、第２の実施形態に係る電力変換装置１Ａによれば、第１の実施形態に係る電力変換装置１と同様、回路規模の増大を伴うことなく高効率を実現することが可能となる。
【００４１】
［第３の実施形態］
図９は、開示の技術の第３の実施形態に係る電力変換装置１Ｂの構成の一例を示す回路図である。
【００４２】
電力変換装置１Ｂにおいて、第１の駆動回路１１は、ダイオード接続されたＮチャネル型のトランジスタＭ２１を有する。すなわち、トランジスタＭ２１は、ゲート及びソースがトランジスタＭ５のドレインに接続され、ドレインがトランジスタＭ６のドレイン及びトランジスタＭ１のゲートに接続されている。トランジスタＭ２１は、第１の実施形態に係るダイオードＤ１と同様、トランジスタＭ１のゲートから流出する電流を抑制する整流素子として機能する。
【００４３】
同様に、電力変換装置１Ｂにおいて、第２の駆動回路１２は、ダイオード接続されたＮチャネル型のトランジスタＭ２２を有する。すなわち、トランジスタＭ２２は、ゲート及びソースがトランジスタＭ７のドレインに接続され、ドレインがトランジスタＭ８のドレイン及びトランジスタＭ２のゲートに接続されている。トランジスタＭ２２は、第１の実施形態に係るダイオードＤ２と同様、トランジスタＭ２のゲートから流出する電流を抑制する整流素子として機能する。
【００４４】
このように、整流素子としてダイオード接続されたトランジスタＭ２１及びＭ２２を用いる場合においても、トランジスタＭ２１及びＭ２２は、それぞれトランジスタＭ１及びＭ２のゲートから流出する電流を抑制する機能を有効に発揮することができる。これにより、期間Ｔ１において、トランジスタＭ１のゲート電位Ｖｇ１は、電源ライン４１の電位ＶＤＤによってクランプされることなくドレイン電位の上昇に伴って上昇することができる。同様に、期間Ｔ２において、トランジスタＭ２のゲート電位Ｖｇ２は、電源ライン４１の電位ＶＤＤによってクランプされることなくドレイン電位の上昇に伴って上昇することができる。従って、第３の実施形態に係る電力変換装置１Ｂによれば、第１の実施形態に係る電力変換装置１と同様、回路規模の増大を伴うことなく高効率を実現することが可能となる。
【００４５】
［第４の実施形態］
図１０は、開示の技術の第４の実施形態に係る電力変換装置１Ｃの構成の一例を示す回路図である。
【００４６】
電力変換装置１Ｃにおいて、ブリッジ回路２を構成するスイッチング素子のうち、低電位側の出力端子３４に接続されるスイッチング素子が、ダイオードＤ１１及びＤ１２によって構成されている。すなわち、ダイオードＤ１１は、カソードが入力端子３１に接続され、アノードが出力端子３４に接続されている。ダイオードＤ１２は、カソードが入力端子３２に接続され、アノードが出力端子３４に接続されている。
【００４７】
第４の実施形態に係る電力変換装置１Ｃによれば、第１の実施形態に係る電力変換装置１と比較して、電力変換効率が低下するものの、部品点数を削減することができるので、製造コストを抑えることが可能となる。
【００４８】
なお、トランジスタＭ１は開示の技術における第１のトランジスタの一例である。トランジスタＭ２は開示の技術における第２のトランジスタの一例である。トランジスタＭ３及びダイオードＤ１１は開示の技術における第１のスイッチング素子の一例である。トランジスタＭ４及びダイオードＤ１２は開示の技術における第２のスイッチング素子の一例である。ダイオードＤ１及びトランジスタＭ２１は開示の技術における第１の整流素子の一例である。ダイオードＤ２及びトランジスタＭ２２は開示の技術における第２の整流素子の一例である。第１の駆動回路１１は開示の技術における第１の駆動回路の一例である。第２の駆動回路１２は開示の技術における第２の駆動回路の一例である。トランジスタＭ５は開示の技術における第１の駆動トランジスタの一例である。トランジスタＭ６は開示の技術における第２の駆動トランジスタの一例である。トランジスタＭ７は開示の技術における第３の駆動トランジスタの一例である。トランジスタＭ８は開示の技術における第４の駆動トランジスタの一例である。
【００４９】
以上の第１乃至第４の実施形態に関し、更に以下の付記を開示する。
【００５０】
（付記１）
交流電圧が入力される一対の入力端子の一方に一端が接続され、前記交流電圧を整流した出力電圧が出力される一対の出力端子の一方に他端が接続されたＮチャネル型の第１のトランジスタと、
前記一対の入力端子の他方に一端が接続され、前記一対の出力端子の一方に他端が接続されたＮチャネル型の第２のトランジスタと、
前記一対の入力端子の一方に一端が接続され、前記一対の出力端子の他方に他端が接続された第１のスイッチング素子と、
前記一対の入力端子の他方に一端が接続され、前記一対の出力端子の他方に他端が接続された第２のスイッチング素子と、
前記第１のトランジスタのゲートから流出する電流を抑制する第１の整流素子を備え、前記第１のトランジスタのゲートに駆動電圧を供給する第１の駆動回路と、
前記第２のトランジスタのゲートから流出する電流を抑制する第２の整流素子を備え、前記第２のトランジスタのゲートに駆動電圧を供給する第２の駆動回路と、
を含む電力変換装置。
【００５１】
（付記２）
前記第１の整流素子及び前記第２の整流素子は、それぞれダイオードを含んで構成されている
付記１に記載の電力変換装置。
【００５２】
（付記３）
前記第１の整流素子及び前記第２の整流素子は、それぞれトランジスタを含んで構成されている
付記１に記載の電力変換装置。
【００５３】
（付記４）
前記第１の駆動回路は、電源ラインに接続された第１の駆動トランジスタと、グランドラインに接続された第２の駆動トランジスタとを含み、
前記第１の整流素子は、前記第１の駆動トランジスタと前記第２の駆動トランジスタの間に設けられ、
前記第２の駆動回路は、電源ラインに接続された第３の駆動トランジスタと、グランドラインに接続された第４の駆動トランジスタとを含み、
前記第２の整流素子は、前記第３の駆動トランジスタと前記第４の駆動トランジスタの間に設けられている
付記１から付記３のいずれか１つに記載の電力変換装置。
【００５４】
（付記５）
前記第１のスイッチング素子及び前記第２のスイッチング素子は、それぞれＮチャネル型のトランジスタである
付記１から付記４のいずれか１つに記載の電力変換装置。
【００５５】
（付記６）
前記第１のスイッチング素子及び前記第２のスイッチング素子は、それぞれダイオードである
付記１から付記４のいずれか１つに記載の電力変換装置。
【００５６】
（付記７）
前記第１の整流素子及び前記第２の整流素子は、それぞれショットキーバリアダイオードを含んで構成されている
付記２に記載の電力変換装置。
【００５７】
（付記８）
前記第１の駆動回路は、前記第１の整流素子を介して電源ラインに接続された第１の駆動トランジスタと、グランドラインに接続された第２の駆動トランジスタとを含み、
前記第２の駆動回路は、前記第２の整流素子を介して電源ラインに接続された第３の駆動トランジスタと、グランドラインに接続された第４の駆動トランジスタとを含む
付記１から付記３のいずれか１つに記載の電力変換装置。
【符号の説明】
【００５８】
１、１Ａ、１Ｂ、１Ｃ  電力変換装置
２  ブリッジ回路
１１  第１の駆動回路
１２  第２の駆動回路
２０  コントローラ
３１、３２  入力端子
３３、３４  出力端子
４１  電源ライン
４２  グランドライン
Ｄ１、Ｄ２、Ｄ１１、Ｄ１２  ダイオード
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７、Ｍ８、Ｍ２１、Ｍ２２  トランジスタ
【図１】
2020089195.tif 000003
【図２】
2020089195.tif 000004
【図３】
2020089195.tif 000005
【図４】
2020089195.tif 000006
【図５】
2020089195.tif 000007
【図６】
2020089195.tif 000008
【図７】
2020089195.tif 000009
【図８】
2020089195.tif 000010
【図９】
2020089195.tif 000011
【図１０】
2020089195.tif 000012
【図１１】
2020089195.tif 000013