(57)【要約】【課題】ＦＣ型３レベル電力変換装置において、デューティ比を変更することなく、無負荷や軽負荷時においてもフライングキャパシタ電圧を安定に制御する。【解決手段】電圧指令値Ｖｒｅｆが０よりも大きければ、キャリア三角波の最小値からキャリア三角波の最小値までのキャリア三角波Ｎ（Ｎ＝１以上の整数）周期間におけるフライングキャパシタ電圧Ｖｆｃの変化分と、同期間における中間電位出力時のスイッチングパターンから出力電流Ｉｉｎｖの極性を推定する。電圧指令値Ｖｒｅｆが０よりも小さければ、キャリア三角波の最大値からキャリア三角波の最大値までのキャリア三角波Ｎ周期間におけるフライングキャパシタ電圧Ｖｆｃの変化分と、同期間における中間電位出力時のスイッチングパターンから出力電流Ｉｉｎｖの極性を推定する。【選択図】図１
2020156237.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源の正極と負極との間に順次直列接続された第１〜第４スイッチング素子と、
前記第１，第２スイッチング素子の接続点と前記第３，第４スイッチング素子の接続点との間に接続されたフライングキャパシタと、を備え、
中間電位出力時に、前記第１，第３スイッチング素子をＯＮして前記第２，第４スイッチング素子をＯＦＦするスイッチングパターン（ａ）と、前記第２，第４スイッチング素子をＯＮして前記第１，第３スイッチング素子をＯＦＦするスイッチングパターン（ｂ）を有するＦＣ型３レベル電力変換装置であって、
電圧指令値が０よりも大きければ、キャリア三角波の最小値から前記キャリア三角波の最小値までの前記キャリア三角波Ｎ（Ｎ＝１以上の整数）周期間におけるフライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから出力電流の極性を推定し、
前記電圧指令値が０よりも小さければ、前記キャリア三角波の最大値から前記キャリア三角波の最大値までの前記キャリア三角波Ｎ周期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、
前記フライングキャパシタ電圧と直流電圧源電圧の半分との偏差と前記出力電流の極性に基づいて、中間電位出力時の前記スイッチングパターン（ａ）（ｂ）のうち前記偏差を低減する前記スイッチングパターンを選択し、前記スイッチングパターンとゲート信号に基づいて、前記第１〜第４スイッチング素子のゲート指令値を生成することを特徴とするＦＣ型３レベル電力変換装置。
【請求項２】
前記電圧指令値が０よりも大きければ、前記キャリア三角波の前回の最小値から前記キャリア三角波の今回の最小値までの前記キャリア三角波１周期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、
前記電圧指令値が０よりも小さければ、前記キャリア三角波の前回の最大値から前記キャリア三角波の今回の最大値までの前記キャリア三角波１周期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定することを特徴とする請求項１記載のＦＣ型３レベル電力変換装置。
【請求項３】
出力電流検出値の絶対値または出力電流指令値の絶対値が閾値よりも大きいときは前記出力電流検出値または前記出力電流指令値の極性に基づいて、前記出力電流の極性を推定することを特徴とする請求項２記載のＦＣ型３レベル電力変換装置。
【請求項４】
出力電流検出値の絶対値または出力電流指令値の絶対値が閾値以下の場合は、
前記電圧指令値が０よりも大きければ、前記キャリア三角波の前々回の最小値から前記キャリア三角波の前回の最小値までの前記キャリア三角波１周期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、
前記電圧指令値が０よりも小さければ、前記キャリア三角波の前々回の最大値から前記キャリア三角波の前回の最大値までの前記キャリア三角波１周期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、
前記出力電流検出値の絶対値または前記出力電流指令値の絶対値が前記閾値よりも大きいときは前記出力電流検出値または前記出力電流指令値の極性に基づいて、前記出力電流の極性を推定することを特徴とする請求項１記載のＦＣ型３レベル電力変換装置。
【請求項５】
フライングキャパシタ電圧制御の周期を前記キャリア三角波の整数倍周期として、前記フライングキャパシタ電圧制御の１周期における中間電位出力時の前記スイッチングパターンを固定し、
出力電流検出値の絶対値または出力電流指令値の絶対値が閾値以下の場合、
前記電圧指令値が０よりも大きければ、前記フライングキャパシタ電圧制御の１周期前の前記キャリア三角波の最小値から今回の前記キャリア三角波の最小値までの期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、
前記電圧指令値が０よりも小さければ、前記フライングキャパシタ電圧制御の１周期前の前記キャリア三角波の最大値から今回の前記キャリア三角波の最大値までの期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、
前記出力電流検出値の絶対値または前記出力電流指令値の絶対値が前記閾値よりも大きいときは前記出力電流検出値または前記出力電流指令値の極性に基づいて、前記出力電流の極性を推定することを特徴とする請求項１記載のＦＣ型３レベル電力変換装置。
【請求項６】
フライングキャパシタ電圧制御の周期を前記キャリア三角波の整数倍周期として、前記フライングキャパシタ電圧制御の１周期における中間電位出力時の前記スイッチングパターンを固定し、
出力電流検出値の絶対値または出力電流指令値の絶対値が閾値以下の場合、
前記電圧指令値が０よりも大きければ、前記フライングキャパシタ電圧制御の２周期前の前記キャリア三角波の最小値から前記フライングキャパシタ電圧制御の１周期前の前記キャリア三角波の最小値までの期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、
前記電圧指令値が０よりも小さければ、前記フライングキャパシタ電圧制御の２周期前の前記キャリア三角波の最大値から前記フライングキャパシタ電圧制御の１周期前の前記キャリア三角波の最大値までの期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、
前記出力電流検出値の絶対値または前記出力電流指令値の絶対値が前記閾値よりも大きいときは前記出力電流検出値または前記出力電流指令値の極性に基づいて、前記出力電流の極性を推定することを特徴とする請求項１記載のＦＣ型３レベル電力変換装置。
【請求項７】
前記フライングキャパシタ電圧制御の周期を可変としたことを特徴とする請求項５または６記載のＦＣ型３レベル電力変換装置。
【請求項８】
前記出力電流検出値の絶対値または前記出力電流指令値の絶対値、または、前記フライングキャパシタ電圧と直流電圧源電圧の半分との偏差に基づいて、前記フライングキャパシタ電圧制御の周期を決定することを特徴とする請求項７記載のＦＣ型３レベル電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フライングキャパシタ（ＦＣ）型３レベル電力変換装置において、フライングキャパシタ電圧を一定に維持する制御法に関する。 
【背景技術】
【０００２】
図６に特許文献１記載のＦＣ型３レベル電力変換装置を示す。ＦＣ型３レベル電力変換装置は２レベル電力変換装置に比べ出力電圧リプルが半分である。また、遮断電圧も半分であるためスイッチング素子のスイッチング損失が減少し、スイッチング周波数を上げやすくなる。この特長は、高効率や高い応答速度、低リプルが要求される装置に適している。
【０００３】
ＦＣ型３レベル電力変換装置を正常に動作させるためには、フライングキャパシタ電圧Ｖｆｃを直流電圧源電圧Ｖｄｃの半分に制御する必要がある。フライングキャパシタ電圧Ｖｆｃにずれが生じると、一部のスイッチング素子に過大な電圧がかかり、出力電圧に重畳するリプルが大きくなり出力電圧や出力電流の波形がひずみ、周囲の装置の誤動作やフィルタリアクトル，フィルタコンデンサおよびトランスの過熱といった問題が発生する。
【０００４】
特許文献２，３には、フライングキャパシタ電圧の制御方法の一例が開示されている。その制御原理を説明する。ＦＣ型３レベル電力変換装置には、図７の（ａ），（ｂ）に示すように、中間電位を出力する際のスイッチングパターンが２種類ある。出力電流Ｉｉｎｖの向き（極性）がプラスならば（ａ）においてフライングキャパシタＦＣは充電、（ｂ）においてフライングキャパシタＦＣは放電される。出力電流Ｉｉｎｖがマイナスならば、（ａ）でフライングキャパシタＦＣは放電、（ｂ）でフライングキャパシタＦＣは充電となる。そのため、出力電流Ｉｉｎｖの極性に応じて中間電位出力時のスイッチングパターンを適切に切り替えることで、フライングキャパシタ電圧Ｖｆｃを制御することができる。
【０００５】
図８に、この制御を実現するブロックの一例を示す。ｉｓｉｇｎは出力電流Ｉｉｎｖの極性を表し、ｉｓｉｇｎ＝１ならばプラス、ｉｓｉｇｎ＝０ならばマイナスであることを意味する。信号ｓｅｌ１，ｓｅｌ２はそれぞれＶｒｅｆ＞０，Ｖｒｅｆ＜０におけるスイッチングパターン選択信号である。スイッチングパターン選択信号ｓｅｌ１，ｓｅｌ２は１ならば図７（ａ），０ならば図７（ｂ）のスイッチングパターンを選ぶことを示している。図８では、スイッチングパターン選択信号ｓｅｌ１，ｓｅｌ２は同一の信号である。
【０００６】
ゲート信号Ｇｒｅｆ１’は電圧指令値Ｖｒｅｆと上側キャリア三角波との比較結果であり、電圧指令値Ｖｒｅｆの方が大きい場合１となる。ゲート信号Ｇｒｅｆ２’は電圧指令値Ｖｒｅｆと下側キャリア三角波との比較結果であり、電圧指令値Ｖｒｅｆの方が大きい場合１となる。Ｇｒｅｆ１’＝０，Ｇｒｅｆ２’＝１ならば電圧指令値Ｖｒｅｆが２つのキャリア三角波の中間に位置し、（ａ），（ｂ）どちらかのスイッチングパターンで中間電位を出力する。同時に、Ｇｒｅｆ１’＝１，Ｇｒｅｆ２’＝０とはならない。
【０００７】
図８のスイッチ１３，１４はゲート信号Ｇｒｅｆ１’＝１ならばスイッチングパターン選択信号ｓｅｌとしてスイッチングパターン選択信号ｓｅｌ１を出力する。ゲート信号Ｇｒｅｆ２’＝０ならば、スイッチングパターン選択信号ｓｅｌとしてスイッチングパターン選択信号ｓｅｌ２を出力する。それ以外ならば前回のスイッチングパターン選択信号ｓｅｌをそのまま保持する。これにより、中間電位出力中にスイッチングパターン選択信号ｓｅｌが切り替わり、スイッチング回数が増加することを抑制する。
【０００８】
表１に、図８のブロックによって得られるゲート指令とフライングキャパシタＦＣの充放電の関係を示す。
【０００９】
【表１】
2020156237.tif 000003
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−９２６５１号公報
【特許文献２】特許第３３０１７６１号
【特許文献３】特開２０１８−１２９９６８号公報
【特許文献４】特許６１２３９００号
【特許文献５】特開２０１３−１９２３８３号公報
【特許文献６】特開２０１７−２０８９９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
特許文献２，３を用いてフライングキャパシタ電圧Ｖｆｃを制御するためには、出力電流Ｉｉｎｖの極性を正確に検出する必要がある。しかし、出力電流Ｉｉｎｖが零に近い場合は以下の（Ａ）〜（Ｃ）の問題点により出力電流Ｉｉｎｖの極性の正確な検出が困難になるため、フライングキャパシタ電圧Ｖｆｃが不安定になってしまう。
【００１２】
（Ａ）出力電流Ｉｉｎｖにスイッチングによるリプルが重畳するため、出力電流Ｉｉｎｖを検出するタイミングによって極性の検出結果が変わってしまう。出力電流Ｉｉｎｖの極性の正確な検出には、出力電流Ｉｉｎｖの中間電位出力期間における平均値を求める必要がある。特に出力電流Ｉｉｎｖが零に近い場合は平均値算出に高い精度を必要とする。
【００１３】
しかし、出力電流Ｉｉｎｖの検出信号に遅延があれば平均値を正しく求めることができない。また、制御をディジタル化する場合はサンプリング回数に限度があり精度が低下する。電流制御を行う場合は出力電流Ｉｉｎｖの検出値ではなく指令値を用いる方法も考えられるが、指令値にはスイッチングリプルが重畳せず、偏差も考慮されていないため正確な出力電流Ｉｉｎｖの平均値を求めることができない。
【００１４】
（Ｂ）出力電流Ｉｉｎｖの検出信号にノイズやオフセットが重畳する場合があり、出力電流Ｉｉｎｖの極性の検出結果に大きな影響を与える。特にホールＣＴを使用する場合は検出結果にオフセットが重畳しやすく、温度によってオフセットが変化する場合もあり、オフセットの除去が困難である。
【００１５】
（Ｃ）出力電流Ｉｉｎｖの極性は、前回中間電位を出力したとき（キャリア三角波１周期前）と同じであると仮定している。しかし、出力電流Ｉｉｎｖにキャリア周波数の１／２の周波数成分のリプルが重畳する場合はこの仮定が成立せず、出力電流Ｉｉｎｖの極性を正しく検出できない。
【００１６】
出力電流Ｉｉｎｖが零に近ければフライングキャパシタ電圧Ｖｆｃの変動も小さいため、出力電流Ｉｉｎｖの極性の誤検出が低頻度ならば問題にならない。しかし、上記の要因は定常的に発生するため、ゆっくりではあるがフライングキャパシタ電圧ＶｆｃはＶｄｃ／２からずれていき、いずれ動作に支障を来してしまう。
【００１７】
フライングキャパシタ電圧Ｖｆｃを制御する別の方法として、デューティ比（Ｖｒｅｆ）を変更しスイッチングパターン（ａ），（ｂ）を用いる時間を変える方法もある。特許文献４，５，６はその一例であるが、デューティ比（Ｖｒｅｆ）の変更は出力電圧Ｖｏに直接影響を与えるため、出力電圧Ｖｏや出力電流Ｉｉｎｖにひずみが生じる原因となる。また、上記問題点（Ａ），（Ｂ），（Ｃ）を解決するものではない。
【００１８】
特許文献６は、出力電流Ｉｉｎｖの極性をフライングキャパシタ電圧Ｖｆｃから推定する。これにより、上記問題点（Ａ），（Ｂ）を解決することができる。しかし、特許文献６は出力電圧Ｖｏや出力電流Ｉｉｎｖのひずみの問題と問題点（Ｃ）を解決できない他、以下の（Ｄ）〜（Ｆ）の問題がある。
【００１９】
（Ｄ）第１のデューティサイクル差が零の場合は特許文献６の数式（２）による出力電流Ｉｉｎｖの極性の推定結果が零となり、制御が停止してしまう。これはパターン（ａ），（ｂ）の出現時間が等しい、または、電圧指令値Ｖｒｅｆの絶対値が１よりも大きくパターン（ａ），（ｂ）の出現時間が両方とも零の場合に該当する。この状態からデッドタイムや漏れ電流などによりフライングキャパシタ電圧がずれ、最初に制御を行う場合に、適切なデューティ比調整の向き、または、スイッチングパターンを選択できず、そのときの出力電流Ｉｉｎｖが大きければフライングキャパシタ電圧が大きく脈動する恐れがある。
【００２０】
（Ｅ）フライングキャパシタ電圧Ｖｆｃの検出遅延による影響を受ける。特に、主回路電位基準となるフライングキャパシタ電圧Ｖｆｃの検出信号を制御基板に入力する際に絶縁が必要となり、使用する絶縁アンプによっては大きな遅延が重畳する。高速な絶縁アンプや、検出信号をＡ／Ｄ変換してから絶縁する場合は、必要なコストが増加してしまう。
【００２１】
（Ｆ）制御ブロックの構成が複雑になり、第２のデューティサイクル差の生成に乗算または除算が必要となる。中間電位出力が終わったらその期間における出力電流Ｉｉｎｖの極性を推定し、次の中間電位出力までにスイッチングパターン選択信号ｓｅｌを確定しなければならない。ＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリウム）を用いたスイッチング素子では猶予が１００ｎｓまで短くなることも考えられ、できる限り演算負荷を低減する必要がある。近年のＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）ならば内蔵の乗算器を使用することができる。しかし、フライングキャパシタＦＣの数だけ乗算器が必要になり、ＢＴＢ（Ｂａｃｋ  ｔｏ  Ｂａｃｋ）構成や特許文献３のユニット並列など回路規模が大きくなれば必要な乗算器が増加し、コスト増加の恐れがある。
【００２２】
図９を用いて問題点（Ｃ）について説明する。出力電流Ｉｉｎｖにはキャリア三角波の周波数の１／２の周波数成分のリプルが重畳している。時刻Ｂにおいて、フライングキャパシタ電圧ＶｆｃがＶｄｃ／２よりも大きいため下げることを考える。
【００２３】
時刻Ａ−Ｂ間において中間電位出力時の出力電流Ｉｉｎｖ（網掛部）がプラスであると正確に検出できたと仮定する。または、時刻Ａ−Ｂ間のフライングキャパシタ電圧Ｖｆｃの変化分から中間電位出力時の出力電流Ｉｉｎｖの極性を推定する場合、スイッチングパターンが（ａ）でフライングキャパシタ電圧Ｖｆｃが増加（充電）したことから、表１の右から２列目を参照して出力電流Ｉｉｎｖの極性をプラスと推定できる。
【００２４】
そこで、フライングキャパシタ電圧制御は時刻Ｂ−Ｃ間も出力電流Ｉｉｎｖの極性がプラスであると想定してスイッチングパターン選択信号ｓｅｌを０：スイッチングパターン（ｂ）に設定する。しかし、実際には時刻Ｂ−Ｃ間の出力電流Ｉｉｎｖの極性がマイナス（斜線部）となり、フライングキャパシタ電圧Ｖｆｃは増加してしまう。
【００２５】
時刻Ｃにおいてフライングキャパシタ電圧制御は時刻Ｃ−Ｄ間の出力電流Ｉｉｎｖの極性がマイナスであると想定してスイッチングパターン選択信号ｓｅｌを１：スイッチングパターン（ａ）に設定する。しかし、実際には時刻Ｃ−Ｄ間の出力電流Ｉｉｎｖの極性がプラスとなりフライングキャパシタ電圧Ｖｆｃは増加を繰り返してしまう。
【００２６】
このとき出力電圧Ｖｏに注目すると、Ｖｆｃ＞Ｖｄｃ／２のためスイッチングパターン（ｂ）での出力電圧Ｖｏ（＝Ｖｆｃ）がスイッチングパターン（ａ）での出力電圧Ｖｏ（＝Ｖｄｃ−Ｖｆｃ）よりも大きくなり、出力電圧Ｖｏにはキャリア周波数の１／２の周波数成分のリプルが重畳する。
【００２７】
以上より、フライングキャパシタ電圧Ｖｆｃのずれが大きくなるほど出力電流Ｉｉｎｖにもリプルが重畳しやすくなりフライングキャパシタ電圧制御がより不安定になってしまう。
【００２８】
図１０を用いて問題点（Ｅ）について説明する。最下段の波形は、絶縁アンプやＡ／Ｄ変換器における遅延を付加したフライングキャパシタ電圧（以下、遅延フライングキャパシタ電圧と称する）の波形である。出力電流Ｉｉｎｖはわずかにマイナスに偏っている。
【００２９】
時刻Ｂにおいて、フライングキャパシタ電圧ＶｆｃがＶｄｃ／２よりも大きいため下げることを考える。時刻Ａ−Ｂ間において、スイッチングパターンが（ａ）で遅延フライングキャパシタ電圧の変化分が増加したことから、出力電流Ｉｉｎｖの極性をプラスと誤って推定してしまう。その結果、時刻Ｂ−Ｃ間の中間電位出力時のスイッチングパターンを（ｂ）に設定してしまい、フライングキャパシタ電圧Ｖｆｃは増加してしまう。
【００３０】
しかし、時刻Ｂ−Ｃ間の遅延フライングキャパシタ電圧の変化分は減少するため、出力電流Ｉｉｎｖの極性をプラスと推定し、時刻Ｃ−Ｄ間の中間電位出力時のスイッチングパターンも（ｂ）に設定してしまい、フライングキャパシタ電圧Ｖｆｃは増加してしまう。時刻Ｃ−Ｄ間の遅延フライングキャパシタ電圧の変化分は、遅延なしのフライングキャパシタ電圧Ｖｆｃと同じ増加であるため、Ｃ−Ｄ間の出力電流Ｉｉｎｖの極性は正しく検出することができる。
【００３１】
この後は以上の動作を繰り返すことになる。図１０の例では出力電流Ｉｉｎｖの極性を正しく検出できるのはキャリア三角波の３周期中１周期だけであるため、フライングキャパシタ電圧Ｖｆｃは意図に反して増加し続けてしまう。
【００３２】
以上示したようなことから、ＦＣ型３レベル電力変換装置において、デューティ比を変更することなく、無負荷や軽負荷時においてもフライングキャパシタ電圧を安定に制御し、上記（Ａ），（Ｂ），（Ｅ），（Ｆ）の問題点を改善することが課題となる。
【課題を解決するための手段】
【００３３】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直流電圧源の正極と負極との間に順次直列接続された第１〜第４スイッチング素子と、前記第１，第２スイッチング素子の接続点と前記第３，第４スイッチング素子の接続点との間に接続されたフライングキャパシタと、を備え、中間電位出力時に、前記第１，第３スイッチング素子をＯＮして前記第２，第４スイッチング素子をＯＦＦするスイッチングパターン（ａ）と、前記第２，第４スイッチング素子をＯＮして前記第１，第３スイッチング素子をＯＦＦするスイッチングパターン（ｂ）を有するＦＣ型３レベル電力変換装置であって、電圧指令値が０よりも大きければ、キャリア三角波の最小値から前記キャリア三角波の最小値までの前記キャリア三角波Ｎ（Ｎ＝１以上の整数）周期間におけるフライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから出力電流の極性を推定し、前記電圧指令値が０よりも小さければ、前記キャリア三角波の最大値から前記キャリア三角波の最大値までの前記キャリア三角波Ｎ周期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、前記フライングキャパシタ電圧と直流電圧源電圧の半分との偏差と前記出力電流の極性に基づいて、中間電位出力時の前記スイッチングパターン（ａ）（ｂ）のうち前記偏差を低減する前記スイッチングパターンを選択し、前記スイッチングパターンとゲート信号に基づいて、前記第１〜第４スイッチング素子のゲート指令値を生成することを特徴とする。
【００３４】
また、その一態様として、前記電圧指令値が０よりも大きければ、前記キャリア三角波の前回の最小値から前記キャリア三角波の今回の最小値までの前記キャリア三角波１周期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、前記電圧指令値が０よりも小さければ、前記キャリア三角波の前回の最大値から前記キャリア三角波の今回の最大値までの前記キャリア三角波１周期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定することを特徴とする。
【００３５】
また、その一態様として、出力電流検出値の絶対値または出力電流指令値の絶対値が閾値よりも大きいときは前記出力電流検出値または前記出力電流指令値の極性に基づいて、前記出力電流の極性を推定することを特徴とする。
【００３６】
また、他の態様として、出力電流検出値の絶対値または出力電流指令値の絶対値が閾値以下の場合は、前記電圧指令値が０よりも大きければ、前記キャリア三角波の前々回の最小値から前記キャリア三角波の前回の最小値までの前記キャリア三角波１周期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、  前記電圧指令値が０よりも小さければ、前記キャリア三角波の前々回の最大値から前記キャリア三角波の前回の最大値までの前記キャリア三角波１周期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、前記出力電流検出値の絶対値または前記出力電流指令値の絶対値が前記閾値よりも大きいときは前記出力電流検出値または前記出力電流指令値の極性に基づいて、前記出力電流の極性を推定することを特徴とする。
【００３７】
また、他の態様として、フライングキャパシタ電圧制御の周期を前記キャリア三角波の整数倍周期として、前記フライングキャパシタ電圧制御の１周期における中間電位出力時の前記スイッチングパターンを固定し、出力電流検出値の絶対値または出力電流指令値の絶対値が閾値以下の場合、前記電圧指令値が０よりも大きければ、前記フライングキャパシタ電圧制御の１周期前の前記キャリア三角波の最小値から今回の前記キャリア三角波の最小値までの期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、前記電圧指令値が０よりも小さければ、前記フライングキャパシタ電圧制御の１周期前の前記キャリア三角波の最大値から今回の前記キャリア三角波の最大値までの期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、前記出力電流検出値の絶対値または前記出力電流指令値の絶対値が前記閾値よりも大きいときは前記出力電流検出値または前記出力電流指令値の極性に基づいて、前記出力電流の極性を推定することを特徴とする。
【００３８】
また、他の態様として、フライングキャパシタ電圧制御の周期を前記キャリア三角波の整数倍周期として、前記フライングキャパシタ電圧制御の１周期における中間電位出力時の前記スイッチングパターンを固定し、出力電流検出値の絶対値または出力電流指令値の絶対値が閾値以下の場合、前記電圧指令値が０よりも大きければ、前記フライングキャパシタ電圧制御の２周期前の前記キャリア三角波の最小値から前記フライングキャパシタ電圧制御の１周期前の前記キャリア三角波の最小値までの期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、前記電圧指令値が０よりも小さければ、前記フライングキャパシタ電圧制御の２周期前の前記キャリア三角波の最大値から前記フライングキャパシタ電圧制御の１周期前の前記キャリア三角波の最大値までの期間における前記フライングキャパシタ電圧の変化分と、同期間における中間電位出力時の前記スイッチングパターンから前記出力電流の極性を推定し、前記出力電流検出値の絶対値または前記出力電流指令値の絶対値が前記閾値よりも大きいときは前記出力電流検出値または前記出力電流指令値の極性に基づいて、前記出力電流の極性を推定することを特徴とする。
【００３９】
また、その一態様として、 前記フライングキャパシタ電圧制御の周期を可変としたことを特徴とする。
【００４０】
また、その一態様として、前記出力電流検出値の絶対値または前記出力電流指令値の絶対値、または、前記フライングキャパシタ電圧と直流電圧源電圧の半分との偏差に基づいて、前記フライングキャパシタ電圧制御の周期を決定することを特徴とする。
【発明の効果】
【００４１】
本発明によれば、ＦＣ型３レベル電力変換装置において、デューティ比を変更することなく、無負荷や軽負荷時においてもフライングキャパシタ電圧を安定に制御し、上記（Ａ），（Ｂ），（Ｅ），（Ｆ）の問題点を改善することが可能となる。
【図面の簡単な説明】
【００４２】
【図１】実施形態１におけるスイッチングパターン選択信号の演算ブロックを示す図。
【図２】実施形態２，４におけるスイッチングパターン選択信号の演算ブロックを示す図。
【図３】実施形態３，５におけるスイッチングパターン選択信号の演算ブロックを示す図。
【図４】実施形態３における各波形を示すタイムチャート。
【図５】実施形態４、５における各波形を示すタイムチャート。
【図６】ＦＣ型３レベル電力変換装置の主回路構成を示す図。
【図７】ＦＣ型３レベル電力変換装置の中間電位出力時のスイッチングパターンを示す図。
【図８】従来のゲート指令生成ブロックの一例を示す図。
【図９】出力電流にキャリア三角波１／２周期のリプルが重畳することによりフライングキャパシタ電圧制御が不安定になる様子を示す図。
【図１０】フライングキャパシタ電圧の検出遅延によりフライングキャパシタ電圧制御が不安定になる様子を示す図。
【発明を実施するための形態】
【００４３】
以下、本願発明におけるＦＣ型３レベル電力変換装置の実施形態１〜５を図１〜図９に基づいて詳述する。
【００４４】
［実施形態１］
まず、図６に基づいて、チョッパやインバータ等のＦＣ型３レベル電力変換装置の主回路構成を説明する。図６に示すように、直流電圧源ＤＣの正極と負極との間に第１〜第４スイッチング素子Ｔ１〜Ｔ４が順次直列接続される。第１，第２スイッチング素子Ｔ１，Ｔ２の接続点と第３，第４スイッチング素子Ｔ３，Ｔ４の接続点との間にフライングキャパシタＦＣが接続される。第２，第３スイッチング素子Ｔ２，Ｔ３の接続点にはリアクトルＬが接続されている。
【００４５】
図６において、直流電圧源電圧をＶｄｃ、フライングキャパシタ電圧をＶｆｃ、出力電圧をＶｏ、出力電流をＩｉｎｖとする。
【００４６】
図７に中間電位出力時のスイッチングパターン（ａ），（ｂ）を示す。スイッチングパターン（ａ）の場合は、第１，第３スイッチング素子Ｔ１，Ｔ３がＯＮとなり、第２，第４スイッチング素子Ｔ２，Ｔ４がＯＦＦとなる。電流が図７に示す矢印の方向の場合（出力電流Ｉｉｎｖの極性が正の場合）、ＤＣ→Ｔ１→ＦＣ→Ｔ３→Ｌの経路で電流が流れる。
【００４７】
スイッチングパターン（ｂ）の場合は、第２，第４スイッチング素子Ｔ２，Ｔ４がＯＮとなり、第１，第３スイッチング素子Ｔ１，Ｔ３がＯＦＦとなる。電流が図７に示す矢印の方向の場合（出力電流Ｉｉｎｖの極性が正の場合）、ＤＣ→Ｔ４→ＦＣ→Ｔ２→Ｌの経路で電流が流れる。
【００４８】
図８に基づいて、従来のゲート指令生成ブロックについて説明する。ＰＷＭ変調器１２は、電圧指令値Ｖｒｅｆと２段のキャリア三角波を比較し、ゲート信号Ｇｒｅｆ１’，Ｇｒｅｆ２’を生成する。
【００４９】
得られたゲート信号Ｇｒｅｆ１’，Ｇｒｅｆ２’とフライングキャパシタ電圧Ｖｆｃや出力電流Ｉｉｎｖを元に、フライングキャパシタ電圧Ｖｆｃを制御可能なゲート指令値Ｇｒｅｆ１，Ｇｒｅｆ２に変換する。
【００５０】
スイッチ１３は、上側端子にスイッチングパターン選択信号ｓｅｌ１，下側端子にスイッチングパターン選択信号ｓｅｌ、制御信号としてゲート信号Ｇｒｅｆ１’を入力する。そして、ゲート信号Ｇｒｅｆ１’が１の場合はスイッチングパターン選択信号ｓｅｌ１を出力し、ゲート信号Ｇｒｅｆ１’が０の場合はスイッチングパターン選択信号ｓｅｌを出力する。
【００５１】
スイッチ１４は、上側端子にスイッチ１３の出力，下側端子にスイッチングパターン選択信号ｓｅｌ２、制御信号としてゲート信号Ｇｒｅｆ２’を入力する。そして、ゲート信号Ｇｒｅｆ２’が１の場合はスイッチ１３の出力を出力し、ゲート信号Ｇｒｅｆ２’が０の場合はスイッチングパターン選択信号ｓｅｌ２を出力する。スイッチ１４の出力がスイッチングパターン選択信号ｓｅｌとなる。
【００５２】
すなわち、ゲート信号Ｇｒｅｆ１’＝１、かつ、ゲート信号Ｇｒｅｆ２’＝１の場合、スイッチングパターン選択信号ｓｅｌはスイッチングパターン選択信号ｓｅｌ１となる。ゲート信号Ｇｒｅｆ１’＝０、かつ、ゲート信号Ｇｒｅｆ２’＝１の場合、スイッチングパターン選択信号ｓｅｌはスイッチングパターン選択信号ｓｅｌとなる。ゲート信号Ｇｒｅｆ１’＝０、かつ、ゲート信号Ｇｒｅｆ２’＝０の場合、スイッチングパターン選択信号ｓｅｌはスイッチングパターン選択信号ｓｅｌ２となる。同時にゲート信号Ｇｒｅｆ１’＝１、Ｇｒｅｆ２’＝０とはならない。
【００５３】
ＯＲ回路１６は、ゲート信号Ｇｒｅｆ１’とスイッチングパターン選択信号ｓｅｌの論理和を出力する。ＡＮＤ回路１７は、ＯＲ回路１６の出力とゲート信号Ｇｒｅｆ２’の論理積を出力する。ＡＮＤ回路１７の出力がゲート指令値Ｇｒｅｆ１となる。
【００５４】
ＯＲ回路１８は、ゲート信号Ｇｒｅｆ１’とスイッチングパターン選択信号ｓｅｌの否定の論理和を出力する。ＡＮＤ回路１９は、ゲート信号Ｇｒｅｆ２’とＯＲ回路１８の出力の論理積を出力する。ＡＮＤ回路１９の出力がゲート指令値Ｇｒｅｆ２となる。ゲート指令値Ｇｒｅｆ１，Ｇｒｅｆ２はデッドタイム付加器２０，２１において、デッドタイムが付加されて第１〜第４スイッチング素子Ｔ１〜Ｔ４に出力される。
【００５５】
ゲート指令値Ｇｒｅｆ１は１で第１スイッチング素子Ｔ１をＯＮして第４スイッチング素子Ｔ４をＯＦＦすることを意味する。ゲート指令値Ｇｒｅｆ２は１で第２スイッチング素子Ｔ２をＯＮして第３スイッチング素子Ｔ３をＯＦＦすることを意味する。
【００５６】
図１に本実施形態１におけるスイッチングパターン選択信号ｓｅｌ１の演算ブロックを示す。本実施形態１では、図８のスイッチングパターン選択信号ｓｅｌ１を図１の演算ブロックにより得られたスイッチングパターン選択信号ｓｅｌ１に置き換える。
【００５７】
また、この演算ブロックはキャリア三角波の谷（最小値）で１回動作させることを想定している。１演算周期はキャリア三角波の１周期であり、バッファＺ-1はキャリア三角波の１周期前の値を出力することを意味する。本実施形態１は図８に対して出力電流Ｉｉｎｖの極性検出信号ｉｓｉｇｎの演算過程が異なる。以下に、相違点を示す。
【００５８】
バッファ１は、フライングキャパシタ電圧Ｖｆｃの検出信号をキャリア三角波の１周期分遅らせる。減算器２は、現在のフライングキャパシタ電圧Ｖｆｃの検出信号とキャリア三角波の１周期前のフライングキャパシタ電圧Ｖｆｃの検出信号との変化分を演算する。比較器３は、現在のフライングキャパシタ電圧Ｖｆｃとキャリア三角波の１周期前のフライングキャパシタ電圧Ｖｆｃとの変化分が零を超えるか否かを判定する。
【００５９】
バッファ４は、スイッチングパターン選択信号ｓｅｌ１をキャリア三角波の１周期分遅らせる。否定排他的論理和部ＸＮＯＲは、キャリア三角波の１周期前のスイッチングパターン選択信号ｓｅｌ１と比較器３の出力との排他的論理和を求め、それを反転して出力する。否定排他的論理和部ＸＮＯＲの出力が出力電流Ｉｉｎｖの極性検出信号ｉｓｉｇｎとなる。
【００６０】
以下は図８と同一である。乗算器５は、直流電圧源電圧Ｖｄｃの検出信号を１／２倍する。ただし、ディジタル回路上での実装ならば直流電圧源電圧Ｖｄｃの検出信号を１ｂｉｔ右にずらすビットシフト器で置き換えることができる。減算器６は、フライングキャパシタ電圧ＶｆｃからＶｄｃ／２を減算する。
【００６１】
比較器７は、Ｖｆｃ−Ｖｄｃ／２が零より大きいか否かを判定する。排他的論理和部ＸＯＲは、比較器７の出力と出力電流Ｉｉｎｖの極性検出信号ｉｓｉｇｎとの排他的論理和を求める。排他的論理和部ＸＯＲの出力がスイッチングパターン選択信号ｓｅｌ１となる。
【００６２】
図８とは異なり、スイッチングパターン選択信号ｓｅｌ２はスイッチングパターン選択信号ｓｅｌ１と異なる信号である。スイッチングパターン選択信号ｓｅｌ２の演算ブロックは、図１と同一の入力信号・構成の別ブロックで行う。ただし、スイッチングパターン選択信号ｓｅｌ２の演算ブロックはキャリア三角波の山（最大値）で１回動作させる。
【００６３】
すなわち、電圧指令値Ｖｒｅｆ＞０の場合、キャリア三角波の最小値からキャリア三角波の最小値までのキャリア三角波Ｎ（Ｎ＝１以上の整数）周期間におけるフライングキャパシタ電圧Ｖｆｃの変化分と、同期間の中間電位出力時のスイッチングパターンから出力電流Ｉｉｎｖの極性を推定する。
【００６４】
電圧指令値Ｖｒｅｆ＜０の場合、キャリア三角波の最大値からキャリア三角波の最大値までのキャリア三角波Ｎ（Ｎ＝１以上の整数）周期間におけるフライングキャパシタ電圧Ｖｆｃの変化分と、同期間の中間電位出力時のスイッチングパターンから出力電流Ｉｉｎｖの極性を推定する。
【００６５】
本実施形態１では、キャリア三角波の前回の頂点（最大値または最小値）から今回の頂点（最大値または最小値）までのキャリア三角波１周期間におけるフライングキャパシタ電圧Ｖｆｃの変化分と、その間の中間電位出力時のスイッチングパターンから出力電流Ｉｉｎｖの極性を推定する。
【００６６】
Ｖｒｅｆ＞０の場合における動作を説明する。図９を例にすると、この演算ブロックはキャリア三角波の谷（最小値）である時刻Ａ，Ｂ，Ｃで動作する。現在時刻がＢの場合、フライングキャパシタ電圧Ｖｆｃを入力するバッファ１は時刻Ａにおけるフライングキャパシタ電圧Ｖｆｃを出力するため、減算器２の出力は時刻Ａ−Ｂ間のフライングキャパシタ電圧Ｖｆｃの変化分である。
【００６７】
また、スイッチングパターン選択信号ｓｅｌ１を入力するバッファ４は時刻Ａにおける次の中間電位出力時のスイッチングパターン指令であり、すなわち時刻Ａ−Ｂ間で選択したスイッチングパターンと同じものである（異なる場合もあり、実施形態２で述べる）。
【００６８】
フライングキャパシタ電圧Ｖｆｃの変化分とキャリア三角波１周期前のスイッチングパターン選択信号ｓｅｌ１を用いて、以下の表２により出力電流Ｉｉｎｖの極性検出信号ｉｓｉｇｎを出力する。
【００６９】
【表２】
2020156237.tif 000004
【００７０】
キャリア三角波の最小値で演算ブロックを動作させる理由を説明する。電圧指令値Ｖｒｅｆ＞０においてキャリア三角波の最小値ならば必ずゲート信号Ｇｒｅｆ１’＝１となり、表１よりフライングキャパシタ電圧Ｖｆｃは不変である。
【００７１】
そのため、電圧検出のタイミングやブロックを動作させるタイミングが多少ずれてもフライングキャパシタ電圧Ｖｆｃの変化分の演算結果に影響は生じず、検出遅延の影響を受けにくくなる。
【００７２】
また、キャリア三角波の谷（最小値）から次の谷（最小値）間の１周期間において、中間電位の出力は１回だけであり、スイッチングパターン（ａ）（ｂ）はどちらか片方しか現れない。その他のタイミングで制御ブロックを動作させるとスイッチングパターン（ａ），（ｂ）が混在する場合もあり、出力電流Ｉｉｎｖの極性の推定が難しくなる（特許文献６に示すように、推定に演算が必要、スイッチングパターン出現時間が同じだと出力電流の極性の推定ができない、等）。以上を抑制するため電圧指令値Ｖｒｅｆ＞０においてはキャリア三角波の谷（最小値）で演算ブロックを動作させる。
【００７３】
実施形態１では、スイッチングパターン選択信号ｓｅｌ２をキャリア三角波の山（最大値）において同一構成の別ブロックで演算する。電圧指令値Ｖｒｅｆ＞０においては、必ずゲート信号Ｇｒｅｆ２’＝１となるためスイッチングパターン選択信号ｓｅｌ２はスイッチングパターン選択信号ｓｅｌに反映されることはなく、第１〜第４スイッチング素子Ｔ１〜Ｔ４のゲート信号に影響しない。また、電圧指令値Ｖｒｅｆ＜０では必ずゲート信号Ｇｒｅｆ１’＝０が成立するためスイッチングパターン選択信号ｓｅｌ２のみがスイッチングパターン選択信号ｓｅｌに反映される。すなわち、ｓｅｌ１は電圧指令値Ｖｒｅｆ＞０におけるスイッチングパターン選択信号，ｓｅｌ２は電圧指令値Ｖｒｅｆ＜０におけるスイッチングパターン選択信号である。
【００７４】
本実施形態１は、問題点（Ａ）、（Ｂ）を解決することができ、無負荷，軽負荷時におけるフライングキャパシタ電圧制御の安定性を改善することができる。また、１／２倍の演算（乗算器５）をビットシフト器で行えば乗算器が不要になり、特許文献６よりも演算負荷を低減することができ、（Ｆ）の問題も解決することができる。
【００７５】
スイッチングパターン選択信号ｓｅｌ１の演算をキャリア三角波の谷（最小値）で、スイッチングパターン選択信号ｓｅｌ２の演算をキャリア三角波の山（最大値）で行うことにより、フライングキャパシタ電圧Ｖｆｃの検出遅延の影響を受けないため、（Ｅ）についても部分的にではあるが改善することができる。
【００７６】
以上示したように、本実施形態１によれば、 無負荷や軽負荷時においてもフライングキャパシタ電圧Ｖｆｃを安定に制御することができる。また、デューティ比を変更しないため出力電圧Ｖｏや出力電流Ｉｉｎｖのひずみを増加させることがなく、単機構成のインバータにも適用することができる。
【００７７】
また、無負荷や軽負荷時におけるフライングキャパシタ電圧の安定性を阻害する要因として問題点（Ａ）〜（Ｆ）があるが、本実施形態１は（Ａ），（Ｂ），（Ｆ）の問題点を解決することができ、（Ｅ）の問題点も部分的に改善することができる。
【００７８】
［実施形態２］
図２に本実施形態２のスイッチングパターン選択信号ｓｅｌ１の演算ブロックを示す。以下、実施形態１との相違点を説明する。
【００７９】
絶対値演算部ＡＢＳは、出力電流（検出値）Ｉｉｎｖの絶対値｜Ｉｉｎｖ｜を演算する。比較器８は、｜Ｉｉｎｖ｜が閾値Ｉｔｈよりも大きいか否かを判定する。比較器９は、出力電流Ｉｉｎｖの検出値が０よりも大きいか否かを判定する。なお、絶対値演算部ＡＢＳ，比較器９に入力する出力電流Ｉｉｎｖは、電流制御を行うならば電流指令値に置き換えることもできる。
【００８０】
スイッチ１０は、比較器８の出力を制御信号として入力し、比較器９の出力を上側端子に入力し、否定排他的論理和部ＸＮＯＲの出力を下側端子に入力する。｜Ｉｉｎｖ｜＞Ｉｔｈが成り立つならば上側端子の信号（比較器９の出力）を出力し、｜Ｉｉｎｖ｜≦Ｉｔｈならば下側端子の信号（否定排他的論理和部ＸＮＯＲの出力）を出力する。スイッチ１０の出力が出力電流Ｉｉｎｖの極性検出信号ｉｓｉｇｎとなる。
【００８１】
本実施形態２におけるスイッチングパターン選択信号ｓｅｌ２の演算ブロックは、図２と同一である。演算ブロックを動作させるタイミングは実施形態１と同一であり、スイッチングパターン選択信号ｓｅｌ１の演算ブロックはキャリア三角波の谷（最小値）で動作させ、スイッチングパターン選択信号ｓｅｌ２の演算ブロックはキャリア三角波の山（最大値）で動作させる。
【００８２】
本実施形態２ は、出力電流Ｉｉｎｖが零に近いときは実施形態１と同様にフライングキャパシタ電圧Ｖｆｃの変化分および前回の中間電位出力時のスイッチングパターンから出力電流Ｉｉｎｖの極性を推定する。しかし、出力電流Ｉｉｎｖの絶対値が十分大きければフライングキャパシタ電圧Ｖｆｃの変化分および前回の中間電位出力時のスイッチングパターンによる推定をやめ、出力電流Ｉｉｎｖの極性を直接検出する。
【００８３】
実施形態１には、前回の中間電位出力時のスイッチングパターン指令と、実際のスイッチングパターンが一致しない場合は出力電流Ｉｉｎｖの極性検出信号ｉｓｉｇｎを正しく推定できなくなるという問題がある。これは問題点（Ｄ）に相当し、実施形態１においても運転開始直後で前回のスイッチングパターン指令が存在しない場合や、電圧指令値Ｖｒｅｆが１を超えた、または、−１を下回り中間電位を出力しなかった場合に該当する。
【００８４】
いずれも一時的に発生する現象であり、定常的なフライングキャパシタ電圧制御の安定性には影響しない。また、出力電流Ｉｉｎｖが零に近ければフライングキャパシタ電圧Ｖｆｃの変動も小さく影響は微小である。しかし、出力電流Ｉｉｎｖの絶対値が大きい場合はフライングキャパシタ電圧ＶｆｃがＶｄｃ／２から大きくずれる恐れが生じる。
【００８５】
そこで、出力電流Ｉｉｎｖの絶対値が大きい場合は出力電流Ｉｉｎｖの極性を直接検出することで上記の問題点に対応することができる。出力電流Ｉｉｎｖの絶対値がリプルやノイズ、オフセットよりも十分大きければ、出力電流Ｉｉｎｖの極性誤検出の恐れがない。
【００８６】
極性検出信号ｉｓｉｇｎを求める方法を切り替える閾値Ｉｔｈは、リプルやノイズ、オフセットよりも十分大きくする必要があり、例えば定格電流（最大値）の１０％〜２０％程度の値に設定される。
【００８７】
以上示したように、本実施形態２によれば実施形態１と同様の作用効果を奏する。また、本実施形態２により、問題点（Ｄ）を解決することができる。実施形態１同様に問題点（Ａ）、（Ｂ）、（Ｆ）を解決でき、（Ｅ）の問題点も部分的に改善することができる。
【００８８】
［実施形態３］
図３に本実施形態３のスイッチングパターン選択信号ｓｅｌ１の演算ブロックを示す。実施形態２との相違点を以下に説明する。
【００８９】
否定排他的論理和部ＸＮＯＲとスイッチ１０の下側端子の間に、キャリア三角波１周期分遅らせるバッファ１１を追加する。
【００９０】
本実施形態３のスイッチングパターン選択信号ｓｅｌ２の演算ブロックは、図３と同一である。演算ブロックを動作させるタイミングは実施形態１と同一であり、スイッチングパターン選択信号ｓｅｌ１の演算ブロックはキャリア三角波の谷（最小値）で動作させ、スイッチングパターン選択信号ｓｅｌ２の演算ブロックはキャリア三角波の山（最大値）で動作させる。
【００９１】
本実施形態３では、出力電流Ｉｉｎｖの絶対値が閾値Ｉｔｈよりも小さい時、推定した出力電流Ｉｉｎｖの極性を用いて、次ではなく次々回のスイッチングパターンを決定する。
【００９２】
すなわち、電圧指令値Ｖｒｅｆ＞０の場合、キャリア三角波の前々回の最小値から前回の最小値までのキャリア三角波１周期におけるフライングキャパシタ電圧Ｖｆｃの変化分と、同期間における中間電位出力時のスイッチングパターンから出力電流Ｉｉｎｖの極性を推定する。
【００９３】
また、電圧指令値Ｖｒｅｆ＜０の場合、キャリア三角波の前々回の最大値から前回の最大値までのキャリア三角波１周期におけるフライングキャパシタ電圧Ｖｆｃの変化分と、同期間における中間電位出力時のスイッチングパターンから出力電流Ｉｉｎｖの極性を推定する。
【００９４】
図４を用いて本実施形態３の動作を説明する。条件として図９と同様にフライングキャパシタ電圧Ｖｆｃを下げることを考える。
【００９５】
時刻Ａ−Ｂ間のスイッチングパターンは（ａ）であり、フライングキャパシタ電圧Ｖｆｃが増加したため出力電流Ｉｉｎｖの極性はプラスと推定される。よって、フライングキャパシタ電圧Ｖｆｃを下げるためスイッチングパターン指令は（ｂ）となるが、これは時刻Ｂ−Ｃ間ではなく時刻Ｃ−Ｄ間のスイッチングに反映させる。
【００９６】
同様に、時刻Ｂ−Ｃ間の動作によりスイッチングパターン指令として（ａ）が設定されるが、これも時刻Ｃ−Ｄ間ではなく時刻Ｄ−Ｅ間のスイッチングに反映させる。
【００９７】
問題点（Ｃ）より、フライングキャパシタ電圧ＶｆｃがＶｄｃ／２からずれているとキャリア三角波の１／２周期のリプルが出力電流Ｉｉｎｖに重畳しやすくなり、出力電流Ｉｉｎｖが零に近い場合はキャリア三角波１周期ごとに出力電流Ｉｉｎｖの極性が変化する。そのため、フライングキャパシタ電圧Ｖｆｃの制御の前提条件である「キャリア三角波１周期前後で出力電流Ｉｉｎｖの極性は変わらない」が成立しなくなり、フライングキャパシタ電圧Ｖｆｃの制御が不安定になってしまう。
【００９８】
しかし、キャリア三角波の２周期前後ならば出力電流Ｉｉｎｖの極性は変わらない。本実施形態３ではこれを利用してフライングキャパシタ電圧Ｖｆｃの制御を安定にさせることができる。
【００９９】
ただし、出力電流Ｉｉｎｖに意図的にキャリア三角波の１／４周期のリプルを重畳させた場合には「キャリア三角波の２周期前後の出力電流Ｉｉｎｖの極性は変わらない」が不成立となってしまう。このような場合には、出力電流Ｉｉｎｖの絶対値が増加するため図３のスイッチ１０が上側端子に切り替わり実施形態２と同様の動作になることで解決される。
【０１００】
以上示したように、本実施形態３によれば、問題点（Ｃ）を解決することができ、実施形態１，２に比べて無負荷，軽負荷時のフライングキャパシタ電圧Ｖｆｃの制御の安定性を向上させることができる。また、実施形態２同様に問題点（Ａ）、（Ｂ）、（Ｄ）、（Ｆ）を解決でき、（Ｅ）の問題点も部分的に改善することができる。
【０１０１】
［実施形態４］
本実施形態４のスイッチングパターン選択信号ｓｅｌ１の演算ブロックの構成は、図２に示す実施形態２のものと同一である。実施形態２との相違点を説明する。本実施形態４では、スイッチングパターン選択信号ｓｅｌ１，ｓｅｌ２の演算ブロックをキャリア三角波の数周期に一度だけ動作させる。すなわち、フライングキャパシタ電圧制御の周期をキャリア三角波の２以上の整数倍周期とする。
【０１０２】
本実施形態４では、キャリア三角波の数周期間（フライングキャパシタ電圧制御の周期）での中間電位出力時のスイッチングパターンを固定し、その間でのフライングキャパシタ電圧Ｖｆｃの変化分および中間電位出力時のスイッチングパターンから出力電流Ｉｉｎｖの極性を推定し、スイッチングパターン選択信号ｓｅｌ１、ｓｅｌ２の演算を行う。
【０１０３】
すなわち、電圧指令値Ｖｒｅｆ＞０の場合、フライングキャパシタ電圧制御の１周期前のキャリア三角波の最小値から今回のキャリア三角波の最小値までの期間におけるフライングキャパシタ電圧Ｖｆｃの変化分と、同期間における中間電位出力時のスイッチングパターンから出力電流Ｉｉｎｖの極性を推定する。
【０１０４】
電圧指令値Ｖｒｅｆ＜０の場合、フライングキャパシタ電圧制御の１周期前のキャリア三角波の最大値から今回のキャリア三角波の最大値までの期間におけるフライングキャパシタ電圧Ｖｆｃの変化分と、同期間における中間電位出力時のスイッチングパターンから出力電流Ｉｉｎｖの極性を推定する。
【０１０５】
図５を用いて本実施形態４の動作を説明する。図５の４段目，５段目に本実施形態４のスイッチングパターン選択信号ｓｅｌ１，ｓｅｌ２の演算ブロックの起動信号の波形を示す。実施形態１〜３ではキャリア三角波の１周期に１回起動信号が動作するが、本実施形態４ではキャリア三角波の２周期に１回だけ起動信号が動作する。
【０１０６】
Ｖｒｅｆ＞０においてスイッチングパターン選択信号ｓｅｌ１の演算ブロックは時刻Ａ，Ｂ，Ｃ，Ｄで動作し、その間のフライングキャパシタ電圧Ｖｆｃの変化分が検出される。スイッチングパターン選択信号ｓｅｌも時刻Ａ，Ｂ，Ｃ，Ｄでのみ更新されるため、各時刻間では２回の中間電位出力時に同じスイッチングパターンが繰り返される。
【０１０７】
遅延フライングキャパシタ電圧の波形を見ると、時刻Ａ−Ｂ間において減少であり、遅延なしのフライングキャパシタ電圧Ｖｆｃの波形と同じ結果が得られる。時刻Ｂ−Ｃ間においても、遅延フライングキャパシタ電圧は遅延なしのフライングキャパシタ電圧Ｖｆｃと同じく、正しく増加として検出できる。
【０１０８】
同じスイッチングパターンが２回繰り返されるとフライングキャパシタ電圧Ｖｆｃの変動は２倍になるが、それだけノイズや遅延の影響を受けにくくなる。また、出力電流Ｉｉｎｖが小さければもともとフライングキャパシタ電圧Ｖｆｃの変動も小さいため問題にならない。
【０１０９】
フライングキャパシタ電圧制御の周期は固定としても良いが、可変とした方が好適である。出力電流Ｉｉｎｖの絶対値が小さい場合は、フライングキャパシタ電圧Ｖｆｃの制御周期を長くし（例えば、図５の４段目、５段目）、出力電流Ｉｉｎｖの絶対値が増加したら、フライングキャパシタ電圧制御の周期を短く（例えば、図５の２段目、３段目）切り替えることで、フライングキャパシタ電圧Ｖｆｃの変動を低減することができる。ただし、フライングキャパシタ電圧制御の周期は、キャリア三角波の１以上の整数倍周期とする。出力電流Ｉｉｎｖは検出値でも指令値でもよい。また、フライングキャパシタ電圧制御の周期は、フライングキャパシタ電圧Ｖｆｃと直流電圧源電圧Ｖｄｃ／２との偏差の大きさに応じて可変にしても良い。この場合、偏差が小さい時はフライングキャパシタ電圧制御の周期を長くし、偏差が大きい時はフライングキャパシタ電圧制御の周期を短くする。
【０１１０】
フライングキャパシタＦＣの容量が十分ならば、スイッチングパターン選択信号ｓｅｌ１，ｓｅｌ２の演算ブロックの動作を３周期に１回などさらに長い周期にすることで、より大きな遅延による誤検出を防ぐことができる。
【０１１１】
図５の最下段に本実施形態４により得られる出力電圧Ｖｏの波形を示す。同じスイッチングパターンが２回繰り返されるため、出力電圧Ｖｏにはキャリア三角波の１／２周期のリプルは重畳しない。そのため、キャリア三角波の１／２周期のリプルが原因となる問題点（Ｃ）を一応は解決することができる。
【０１１２】
しかし、出力電圧Ｖｏにはキャリア三角波の１／４周期のリプルが重畳し、出力電流Ｉｉｎｖにもキャリア三角波の１／４周期のリプルが重畳しやすくなる。その結果、時刻Ａ−Ｂ間と時刻Ｂ−Ｃ間で出力電流Ｉｉｎｖの極性が異なりフライングキャパシタ電圧Ｖｆｃの制御が不安定になる恐れが残る。
【０１１３】
電流制御を行うならば、リプルの周波数が下がったことにより電流リプルを低減できる可能性はあり、問題点（Ｃ）を低減できるが完全に解決するものではない。
【０１１４】
以上示したように、本実施形態４によれば、問題点（Ｅ）を解決することができ、実施形態１，２，３に比べてフライングキャパシタ電圧Ｖｆｃの検出遅延がある場合におけるフライングキャパシタ電圧制御の安定性を向上させることができる。
【０１１５】
また、実施形態２同様に問題点（Ａ）、（Ｂ）、（Ｄ）、（Ｆ）を解決でき、（Ｃ）の問題点も部分的に改善することができる。
【０１１６】
［実施形態５］
本実施形態５の構成は、図３に示す実施形態３のものと同一である。以下、実施形態３との相違点を説明する。本実施形態５では、スイッチングパターン選択信号ｓｅｌ１、ｓｅｌ２の演算ブロックをキャリア三角波の数周期に一度だけ動作させる。すなわち、フライングキャパシタ電圧制御の周期をキャリア三角波の整数倍周期とする。また、フライングキャパシタ電圧制御の周期での中間電位出力時のスイッチングパターンを固定とする。
【０１１７】
本実施形態５は実施形態３と実施形態４を組み合わせ、実施形態４における問題点（Ｃ）を解決したものである。
【０１１８】
図５の時刻Ｃにおいて、本実施形態５ではスイッチングパターン選択信号ｓｅｌ１の決定に時刻Ｂ−Ｃ間ではなく時刻Ａ−Ｂ間のフライングキャパシタ電圧Ｖｆｃの変化分から推定した出力電流Ｉｉｎｖの極性を使用する。
【０１１９】
すなわち、電圧指令値Ｖｒｅｆ＞０の場合、フライングキャパシタ電圧制御の２周期前のキャリア三角波の最小値からフライングキャパシタ電圧制御の１周期前のキャリア三角波の最小値までの期間におけるフライングキャパシタ電圧Ｖｆｃの変化分と、同期間における中間電位出力時のスイッチングパターンから出力電流Ｉｉｎｖの極性を推定する。
【０１２０】
電圧指令値Ｖｒｅｆ＜０の場合、フライングキャパシタ電圧制御の２周期前のキャリア三角波の最大値からフライングキャパシタ電圧制御の１周期前のキャリア三角波の最大値までの期間におけるフライングキャパシタ電圧Ｖｆｃの変化分と、同期間における中間電位出力時のスイッチングパターンから出力電流Ｉｉｎｖの極性を推定する。
【０１２１】
そのため、出力電流Ｉｉｎｖにキャリア三角波の１／４周期のリプルが重畳した場合でも出力電流Ｉｉｎｖの極性を正しく推定でき、フライングキャパシタ電圧制御の安定性を向上させることができる。
【０１２２】
ただし、出力電流Ｉｉｎｖに意図的にキャリア三角波の１／８周期のリプルを重畳させた場合には不安定になってしまう。このような場合には、出力電流Ｉｉｎｖの絶対値が増加するため、図３のスイッチ１０が上側端子に切り替わり実施形態２と同様の動作になることで解決される。
【０１２３】
なお、実施形態４と同様に、フライングキャパシタ電圧Ｖｆｃの制御周期は固定ではなく、出力電流Ｉｉｎｖの絶対値、または、フライングキャパシタ電圧Ｖｆｃと直流電圧源電圧Ｖｄｃとの偏差の大きさに応じて可変にしても良い。
【０１２４】
以上示したように、本実施形態５によれば、問題点（Ａ）〜（Ｆ）をすべて解決することができる。
【０１２５】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【符号の説明】
【０１２６】
１，４，１１…バッファ
２，６…減算器
３，７，８，９…比較器
５…乗算器
１０…スイッチ
ＸＯＲ…排他的論理和部
ＸＮＯＲ…否定排他的論理和部
ＡＢＳ…絶対値演算部
ＤＣ…直流電圧源
Ｔ１〜Ｔ４…第１〜第４スイッチング素子
ＦＣ…フライングキャパシタ
【図１】
2020156237.tif 000005
【図２】
2020156237.tif 000006
【図３】
2020156237.tif 000007
【図４】
2020156237.tif 000008
【図５】
2020156237.tif 000009
【図６】
2020156237.tif 000010
【図７】
2020156237.tif 000011
【図８】
2020156237.tif 000012
【図９】
2020156237.tif 000013
【図１０】
2020156237.tif 000014