(57)【要約】【課題】積層型キャパシタのアコースティックノイズ及び高周波振動を低減させることができる積層型電子部品及びその実装基板を提供する。【解決手段】本発明は、キャパシタ本体及び上記キャパシタ本体の両端に形成される第１及び第２外部電極を含む積層型キャパシタと、チップ本体及び上記チップ本体の両端に形成される第３及び第４外部電極を含み、上記第１及び第２外部端子が上記第１及び第２外部電極にそれぞれ接するように配置されるアルミナチップと、上記第１外部電極と上記第１外部端子とをカバーする第１めっき層と、上記第２外部電極と上記第２外部端子とをカバーする第２めっき層と、を含み、上記第１及び第２めっき層は、外部電極と外部端子上に形成されるニッケルめっき層と、上記ニッケルめっき層上に形成される錫めっき層と、を含む、積層型電子部品及びその実装基板を提供する。【選択図】図１
2020004950.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタ本体及び前記キャパシタ本体の両端に形成される第１及び第２外部電極を含む積層型キャパシタと、
チップ本体及び前記チップ本体の両端に形成される第３及び第４外部電極を含み、第１及び第２外部端子が前記第１及び第２外部電極にそれぞれ接するように配置されるアルミナチップと、
前記第１外部電極と前記第１外部端子とをカバーする第１めっき層と、
前記第２外部電極と前記第２外部端子とをカバーする第２めっき層と、を含み、
前記第１及び第２めっき層は、外部電極と外部端子上に形成されるニッケルめっき層と、前記ニッケルめっき層上に形成される錫めっき層と、を含む、積層型電子部品。
【請求項２】
前記アルミナチップの全長が前記積層型キャパシタの全長よりも短く形成される、請求項１に記載の積層型電子部品。
【請求項３】
前記第１及び第２外部電極を連結する方向に、前記第１外部電極と前記第１外部端子との間、及び前記第２外部電極と前記第２外部端子との間に段部がそれぞれ形成される、請求項１又は２に記載の積層型電子部品。
【請求項４】
前記アルミナチップの全幅が前記積層型キャパシタの全幅よりも短く形成される、請求項１から３のいずれか１項に記載の積層型電子部品。
【請求項５】
前記第１及び第２外部電極を連結する方向と交差する方向に、前記第１外部電極と前記第１外部端子との間、及び前記第２外部電極と前記第２外部端子との間に段部がそれぞれ形成される、請求項１から４のいずれか１項に記載の積層型電子部品。
【請求項６】
前記キャパシタ本体は、複数の誘電体層及び前記誘電体層を挟んで交互に配置される複数の第１及び第２内部電極を含み、互いに対向する第１及び第２面と、前記第１及び第２面と連結され、互いに対向する第３及び第４面と、前記第１及び第２面と連結され、且つ前記第３及び第４面と連結され、互いに対向する第５及び第６面と、を含み、前記第１及び第２内部電極の一端が前記第３及び第４面を介してそれぞれ露出し、
前記チップ本体は、複数の誘電体層及び前記誘電体層を挟んで交互に配置される複数の第３及び第４内部電極を含み、互いに対向する第７及び第８面と、前記第７及び第８面と連結され、互いに対向する第９及び第１０面と、前記第７及び第８面と連結され、且つ前記第９及び第１０面と連結され、互いに対向する第１１及び第１２面と、を含み、前記第３及び第４内部電極の一端が前記第９及び第１０面を介してそれぞれ露出する、請求項１から５のいずれか１項に記載の積層型電子部品。
【請求項７】
前記第１及び第２外部電極は、前記キャパシタ本体の前記第３及び第４面にそれぞれ配置される第１及び第２接続部と、前記第１及び第２接続部から前記キャパシタ本体の前記第１面の一部まで延長される第１及び第２バンド部と、をそれぞれ含み、
前記第１及び第２外部端子は、前記チップ本体の前記第９及び第１０面にそれぞれ配置される第３及び第４接続部と、前記第３及び第４接続部から上記チップ本体の前記第７及び第８面の一部まで延長される第３及び第４バンド部と、をそれぞれ含む、請求項６に記載の積層型電子部品。
【請求項８】
前記第１及び第２外部電極と前記第１及び第２外部端子との表面にめっき層がそれぞれさらに形成される、請求項１から７のいずれか１項に記載の積層型電子部品。
【請求項９】
一面に第１及び第２電極パッドを有する基板と、
前記第１及び第２電極パッド上に第１及び第２外部端子がそれぞれ接続されるように実装される請求項１から請求項８のいずれか一項に記載の積層型電子部品と、を含む、積層型電子部品の実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型電子部品及びその実装基板に関する。
【背景技術】
【０００２】
積層型キャパシタの誘電体材料は圧電性を有するため、印加電圧に同期して変位が発生する。
【０００３】
このとき、印加電圧の周期が可聴音域にあると、その変位は振動となって基板に伝達される。
【０００４】
これにより、基板が音響面となって音として聞こえるようになる。このような音をアコースティックノイズといい、電子機器において問題となっている。
【０００５】
例えば、機器の動作環境が静かな場合は、ユーザーがアコースティックノイズを機器の故障と捉えてしまうことがあり、音声回路を有する機器では、音声出力にアコースティックノイズが重なる場合、機器の品質を低下させる原因となり得る。
【０００６】
スマートフォンなどに代表される携帯用端末は、積層型キャパシタを多く用いる。
【０００７】
最近の積層型キャパシタは、小型化及び高容量化するにつれて、誘電体の薄層化及び多層化に対する技術が進歩して電気的性能は改善されているが、圧電性による機械的変形は増加する傾向を見せている。
【０００８】
したがって、誘電体の薄層化によって誘電体層の電界強度が大きくなって圧電性が高くなると、上記アコースティックノイズは１Ｖ未満のＡＣ電圧でもノイズ源として作用することができる。
【０００９】
そのため、積層型キャパシタのアコースティックノイズを効果的により低減させることができる技術が求められる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】韓国公開特許第２０１５−０１２７９６５号公報
【特許文献２】韓国公開特許第２０１５−００５１６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、積層型キャパシタのアコースティックノイズ及び高周波振動を低減させることができる積層型電子部品及びその実装基板を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の一側面は、キャパシタ本体及び上記キャパシタ本体の両端に形成される第１及び第２外部電極を含む積層型キャパシタと、チップ本体及び上記チップ本体の両端に形成される第３及び第４外部電極を含み、第１及び第２外部端子が上記第１及び第２外部電極にそれぞれ接するように配置されるアルミナチップと、上記第１外部電極と上記第１外部端子とをカバーする第１めっき層と、上記第２外部電極と上記第２外部端子とをカバーする第２めっき層と、を含み、上記第１及び第２めっき層は、外部電極と外部端子上に形成されるニッケルめっき層と、上記ニッケルめっき層上に形成される錫めっき層と、を含む、積層型電子部品を提供する。
【００１３】
本発明の一実施形態において、上記アルミナチップの全長は、上記積層型キャパシタの全長よりも短く形成されることができる。
【００１４】
本発明の一実施形態において、上記第１及び第２外部電極を連結する方向に、上記第１外部電極と上記第１外部端子との間、及び上記第２外部電極と上記第２外部端子との間に段部がそれぞれ形成されることができる。
【００１５】
本発明の一実施形態において、上記アルミナチップの全幅は、上記積層型キャパシタの全幅よりも短く形成されることができる。
【００１６】
本発明の一実施形態において、上記第１及び第２外部電極を連結する方向と交差する方向に、上記第１外部電極と上記第１外部端子との間、及び上記第２外部電極と上記第２外部端子との間に段部がそれぞれ形成されることができる。
【００１７】
本発明の一実施形態において、上記キャパシタ本体は、複数の誘電体層及び上記誘電体層を挟んで交互に配置される複数の第１及び第２内部電極を含み、互いに対向する第１及び第２面と、第１及び第２面と連結され、互いに対向する第３及び第４面と、第１及び第２面と連結され、且つ第３及び第４面と連結され、互いに対向する第５及び第６面と、を含み、上記第１及び第２内部電極の一端が第３及び第４面を介してそれぞれ露出し、上記チップ本体は、複数の誘電体層及び上記誘電体層を挟んで交互に配置される複数の第３及び第４内部電極を含み、互いに対向する第７及び第８面と、第７及び第８面と連結され、互いに対向する第９及び第１０面と、第７及び第８面と連結され、且つ第９及び第１０面と連結され、互いに対向する第１１及び第１２面と、を含み、上記第３及び第４内部電極の一端が第９及び第１０面を介してそれぞれ露出することができる。
【００１８】
本発明の一実施形態において、上記第１及び第２外部電極は、上記キャパシタ本体の第３及び第４面にそれぞれ配置される第１及び第２接続部と、上記第１及び第２接続部から上記キャパシタ本体の第１面の一部まで延長される第１及び第２バンド部と、をそれぞれ含み、上記第１及び第２外部端子は、上記チップ本体の第９及び第１０面にそれぞれ配置される第３及び第４接続部と、上記第３及び第４接続部から上記チップ本体の第７及び第８面の一部まで延長される第３及び第４バンド部と、をそれぞれ含むことができる。
【００１９】
本発明の一実施形態において、上記第１及び第２外部電極と上記第１及び第２外部端子の表面にめっき層がそれぞれさらに形成されることができる。
【００２０】
本発明の他の側面は、一面に第１及び第２電極パッドを有する基板と、上記第１及び第２電極パッド上に第１及び第２外部端子がそれぞれ接続されるように実装される請求項１から請求項８のいずれか一項に記載の積層型電子部品を含む、積層型電子部品の実装基板を提供する。
【発明の効果】
【００２１】
本発明の一実施形態によると、積層型キャパシタの外部電極の下部にアルミナチップの外部端子を接合し、上記外部電極と上記外部端子とが同時にカバーされるようにめっきを行って、積層型キャパシタとアルミナチップとの間の固着強度を確保しながらアコースティックノイズを低減させることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態による積層型電子部品の斜視図である。
【図２】図１のＩ−Ｉ'線に沿った断面図である。
【図３】積層型キャパシタとアルミナチップとが結合された状態を示す斜視図である。
【図４】図３の分離斜視図である。
【図５】積層型キャパシタの第１及び第２内部電極の積層構造を示す分離斜視図である。
【図６】アルミナチップの第３及び第４内部電極の積層構造を示す分離斜視図である。
【図７】図２の積層型電子部品が基板に実装された状態を示す断面図である。
【発明を実施するための形態】
【００２３】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがある。また、各実施形態の図面に示された同一の思想の範囲内において機能が同一である構成要素に対しては、同一の参照符号を使用して説明する。
【００２４】
さらに、明細書全体において、ある構成要素を「含む」とするとき、特に反対の記載がない限り、他の構成要素を除外する意味ではなく、他の構成要素をさらに含むことができることを意味する。
【００２５】
以下、本発明の実施形態を明確に説明するために方向を定義すると、図面に示されているＸ、Ｙ、Ｚはそれぞれ、キャパシタ本体１１０の長さ方向、幅方向、及び厚さ方向を示す。また、本実施形態において、Ｚ方向は、誘電体層が積層される積層方向と同一の概念として用いることができる。
【００２６】
図１は本発明の一実施形態による積層型電子部品の斜視図であり、図２は図１のＩ−Ｉ'線に沿った断面図であり、図３は積層型キャパシタとアルミナチップとが結合された状態を示す斜視図であり、図４は図３の分離斜視図である。
【００２７】
図１〜図４を参照すると、本発明の一実施形態による積層型電子部品は、積層型キャパシタ１００及びアルミナ（Ａｌｕｍｉｎａ）チップ２００を含む。
【００２８】
そして、本発明の積層型電子部品は、後述する第１及び第２めっき層を含んで積層型キャパシタ１００とアルミナチップ２００とが一体型に結合されることができる。
【００２９】
積層型キャパシタ１００は、キャパシタ本体１１０及びキャパシタ本体１１０のＸ方向の両端に形成される第１及び第２外部電極１３１、１３２を含む。
【００３０】
図５をさらに参照すると、キャパシタ本体１１０は、複数の誘電体層１１１をＺ方向に積層した後に焼成したものであり、キャパシタ本体１１０の互いに隣接する誘電体層１１１間の境界は、確認することができないほど一体化することができる。
【００３１】
このとき、キャパシタ本体１１０は、ほぼ六面体形状であることができるが、本発明はこれに限定されない。また、キャパシタ本体１１０の形状、寸法、及び誘電体層１１１の積層数は、本実施形態の図面に示されているものに限定されない。
【００３２】
本実施形態では、説明の便宜のために、キャパシタ本体１１０においてＺ方向に互いに対向する両面を第１及び第２面、上記第１及び第２面と連結され、Ｘ方向に互いに対向する両面を第３及び第４面、上記第１及び第２面と連結され、且つ上記第３及び第４面と連結され、Ｙ方向に互いに対向する両面を第５及び第６面と定義する。また、本実施形態において、上記第１面は実装方向の面となり得る。
【００３３】
誘電体層１１１は、高誘電率のセラミック材料を含むことができ、例えば、ＢａＴｉＯ３系セラミック粉末などを含むことができるが、本発明はこれに限定されない。
【００３４】
このとき、上記ＢａＴｉＯ３系セラミック粉末は、例えば、ＢａＴｉＯ３にＣａ、Ｚｒなどが一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３、又はＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などであることができるが、本発明はこれに限定されない。
【００３５】
また、誘電体層１１１には、上記セラミック粉末と共に、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などがさらに添加されることができる。
【００３６】
上記セラミック添加剤としては、例えば、遷移金属酸化物又は遷移金属炭化物、希土類元素、マグネシウム（Ｍｇ）又はアルミニウム（Ａｌ）などが用いられることができる。
【００３７】
第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する電極であって、誘電体層１１１を挟んでＺ方向に沿って交互に配置され、一端がキャパシタ本体１１０の第３及び第４面を介してそれぞれ露出することができる。
【００３８】
このとき、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。
【００３９】
このように、キャパシタ本体１１０の第３及び第４面を介して交互に露出する第１及び第２内部電極１２１、１２２の端部は、後述するキャパシタ本体１１０の第３及び第４面に配置される第１及び第２外部電極１３１、１３２とそれぞれ接続されて電気的に連結されることができる。
【００４０】
このとき、第１及び第２内部電極１２１、１２２は、導電性金属で形成され、例えば、ニッケル（Ｎｉ）又はニッケル（Ｎｉ）合金などの材料を用いることができるが、本発明はこれに限定されない。
【００４１】
上述の構成により、第１及び第２外部電極１３１、１３２に所定の電圧が印加されると、第１及び第２内部電極１２１、１２２の間に電荷が蓄積される。
【００４２】
このとき、積層型電子部品１００の静電容量は、Ｚ方向に沿って互いに重なる第１及び第２内部電極１２１、１２２の重なり面積と比例する。
【００４３】
一方、本実施形態では、キャパシタ本体１１０の内部電極が実装面に対して水平方向となるように配置されることを図示して説明しているが、本発明の内部電極は、必要に応じて実装面に対して垂直方向となるように配置されることができる。
【００４４】
第１及び第２外部電極１３１、１３２は、互いに異なる極性の電圧が提供され、第１及び第２内部電極１２１、１２２の露出する部分とそれぞれ接続されて電気的に連結されることができる。
【００４５】
かかる第１及び第２外部電極１３１、１３２の表面には、必要に応じてめっき層が形成されることができる。
【００４６】
例えば、第１及び第２外部電極１３１、１３２は、キャパシタ本体１１０の表面に接して第１及び第２内部電極１２１、１２２とそれぞれ直接接続される導電層と、上記導電層上に形成されるニッケル（Ｎｉ）めっき層と、上記めっき層上に形成される錫（Ｓｎ）めっき層と、を含むことができる。
【００４７】
第１及び第２外部電極１３１、１３２は、第１及び第２接続部１３１ａ、１３２ａと、第１及び第２バンド部１３１ｂ、１３２ｂと、を含むことができる。
【００４８】
第１及び第２接続部１３１ａ、１３２ａは、キャパシタ本体１１０の第３及び第４面にそれぞれ形成され、第１及び第２内部電極１２１、１２２と接続される部分である。
【００４９】
第１及び第２バンド部１３１ｂ、１３２ｂは、第１及び第２接続部１３１ａ、１３２ａからキャパシタ本体１１０の第１面の一部まで延長され、第１及び第２外部端子２３１、２３２と接合される部分である。
【００５０】
このとき、第１及び第２バンド部１３１ｂ、１３２ｂは、固着強度の向上などのために、必要に応じて、キャパシタ本体１１０の第２面の一部と第５及び第６面の一部までそれぞれさらに延長されることができる。
【００５１】
また、第１及び第２外部電極１３１、１３２の表面には、めっき層が形成されることができる。例えば、上記めっき層は、ニッケルめっき層と、上記ニッケルめっき層上に形成される錫めっき層と、を含むことができる。
【００５２】
アルミナチップ２００は、剛性が強いアルミナ（Ａｌｕｍｉｎａ、Ａｌ２Ｏ３）からなるチップ本体２１０と、チップ本体２１０のＸ方向の両端部に形成される第１及び第２外部端子２３１、２３２と、を含む。
【００５３】
図６をさらに参照すると、チップ本体２１０は、複数の誘電体層２１１をＺ方向に積層した後に焼成したものであり、チップ本体２１０の互いに隣接する誘電体層２１１間の境界は、確認することができないほど一体化することができる。
【００５４】
このとき、チップ本体２１０は、ほぼ六面体形状であることができるが、本発明はこれに限定されない。また、チップ本体２１０の形状、寸法、及び誘電体層２１１の積層数は、本実施形態の図面に示されているものに限定されない。
【００５５】
本実施形態では、説明の便宜のために、チップ本体２１０においてＺ方向に互いに対向する両面を第７及び第８面、上記第７及び第８面と連結され、Ｘ方向に互いに対向する両面を第９及び第１０面、上記第７及び第８面と連結され、且つ上記第９及び第１０面と連結され、Ｙ方向に互いに対向する両面を第１１及び第１２面と定義する。本実施形態において、上記第７面は実装面となり得る。
【００５６】
第３及び第４内部電極２２１、２２２は、互いに異なる極性を有する電極であって、誘電体層２１１を挟んでＺ方向に沿って互いに対向するように交互に配置され、一端がチップ本体２１０の第９及び第１０面を介してそれぞれ露出することができる。
【００５７】
このとき、第３及び第４内部電極２２１、２２２は、中間に配置された誘電体層２１１によって互いに電気的に絶縁されることができる。
【００５８】
このように、チップ本体２１０の第９及び第１０面を介して交互に露出する第３及び第４内部電極２２１、２２２の端部は、後述するチップ本体２１０の第９及び第１０面に配置される第１及び第２外部端子２３１、２３２とそれぞれ接続されて電気的に連結されることができる。
【００５９】
このとき、第３及び第４内部電極２２１、２２２は、導電性金属で形成され、例えば、ニッケル（Ｎｉ）又はニッケル（Ｎｉ）合金などの材料を用いることができるが、本発明はこれに限定されない。
【００６０】
一方、本実施形態では、チップ本体２１０の内部電極が実装面に対して水平方向となるように配置されることを図示して説明しているが、本発明の内部電極は、必要に応じて、実装面に対して垂直方向となるように配置されることができる。
【００６１】
第１及び第２外部端子２３１、２３２は、互いに異なる極性の電圧が提供され、第３及び第４内部電極２２１、２２２の露出する部分とそれぞれ接続されて電気的に連結されることができる。
【００６２】
かかる第１及び第２外部端子２３１、２３２の表面には、必要に応じてめっき層が形成されることができる。
【００６３】
例えば、第１及び第２外部端子２３１、２３２は、チップ本体２１０の表面に接して第３及び第４内部電極２２１、２２２とそれぞれ直接接続される導電層と、上記導電層上に形成されるニッケル（Ｎｉ）めっき層と、上記ニッケルめっき層上に形成される錫（Ｓｎ）めっき層と、を含むことができる。
【００６４】
第１及び第２外部端子２３１、２３２は、第３及び第４接続部２３１ａ、２３２ａと、第３及び第４バンド部２３１ｂ、２３２ｂと、を含むことができる。
【００６５】
第３及び第４接続部２３１ａ、２３２ａは、チップ本体２１０の第９及び第１０面にそれぞれ形成され、第３及び第４内部電極２２１、２２２と接続される部分である。
【００６６】
第３及び第４バンド部２３１ｂ、２３２ｂは、第３及び第４接続部２３１ａ、２３２ａからチップ本体２１０の第７及び第８面の一部まで延長され、第１及び第２外部電極１３１、１３２と接合される部分である。
【００６７】
このとき、第３及び第４バンド部２３１ｂ、２３２ｂは、固着強度の向上などのために、必要に応じて、チップ本体２１０の第１１及び第１２面の一部までさらに延長されることができる。
【００６８】
また、第１及び第２外部端子２３１、２３２の表面には、めっき層が形成されることができる。例えば、上記めっき層は、ニッケルめっき層と、上記ニッケルめっき層上に形成される錫めっき層と、を含むことができる。
【００６９】
かかるアルミナチップ２００は、積層型キャパシタ１００の実装方向である第１面に付着されて積層型キャパシタ１００の振動が基板に伝達されることを防止する役割を果たす。これにより、積層型キャパシタ１００のアコースティックノイズを低減させることができる。
【００７０】
このとき、アルミナチップ２００の全長は、積層型キャパシタ１００の全長よりも短く形成されることができる。
【００７１】
これにより、Ｘ方向に、第１外部電極１３１と第１外部端子２３１との間、及び第２外部電極１３２と第２外部端子２３２との間に段部３４１、３４２がそれぞれ形成されることができる。
【００７２】
また、アルミナチップ２００の全幅は、積層型キャパシタ１００の全幅よりも短く形成されることができる。
【００７３】
これにより、Ｙ方向に、第１外部電極１３１と第１外部端子２３１との間、及び第２外部電極１３２と第２外部端子２３２との間に段部３４１、３４２がそれぞれ形成されることができる。
【００７４】
かかる段部３４１、３４２は、半田ポケットとして作用することができる。
【００７５】
一方、積層型キャパシタ１００とアルミナチップ２００とを上下に接合すると、固着強度の問題が発生する可能性がある。
【００７６】
本実施形態では、積層型キャパシタ１００とアルミナチップ２００の固着強度を改善するために、積層型キャパシタ１００の第１及び第２外部電極１３１、１３２と、アルミナチップ２００の第１及び第２外部端子２３１、２３２とを互いに付着させた後、めっきをさらに行って、第１めっき層及び第２めっき層を形成している。
【００７７】
上記第１めっき層は、第１外部電極１３１と第１外部端子２３１とを同時にカバーし、第１外部電極１３１と第１外部端子２３１を一体型に形成することができる。
【００７８】
上記第２めっき層は、第２外部電極１３２と第２外部端子２３２とを同時にカバーし、第２外部電極１３２と第２外部端子２３２を一体型に形成することができる。
【００７９】
このとき、上記第１及び第２めっき層は、ニッケルめっき層３５１、３５２と、錫めっき層３６１、３６２と、を含む。
【００８０】
ニッケルめっき層３５１、３５２は、第１及び第２外部電極１３１、１３２上に形成される部分３５１ａ、３５２ａと、第１及び第２外部端子２３１、２３２上に形成される部分３５１ｂ、３５２ｂとが互いに連結されて一体型になることができる。
【００８１】
錫めっき層３６１、３６２は、ニッケルめっき層３５１、３５２上にそれぞれ形成され、第１及び第２外部電極１３１、１３２と対応する位置に形成される部分３６１ａ、３６２ａと、第１及び第２外部端子２３１、２３２と対応する位置に形成される部分３６１ｂ、３６２ｂとが互いに連結されて一体型になることができる。
【００８２】
このとき、上記第１及び第２めっき層として、ニッケルめっき層を省略し、錫めっき層のみを形成すると、後述するリフロー時に錫成分が溶けて、上記第１及び第２めっき層の積層型キャパシタとアルミナチップとを互いに固定させる効果が不十分となる可能性がある。
【００８３】
一方、積層型キャパシタ１００とアルミナチップ２００とを接合する際には半田を用いる。このとき、半田を溶かすための熱処理過程としてリフロー（Ｒｅｆｌｏｗ）工程が行われる。
【００８４】
しかし、熱処理を行うと、高温に露出するため、積層型キャパシタ１００の第１及び第２外部電極１３１、１３２とアルミナチップ２００の第１及び第２外部端子２３１、２３２において予め形成されためっき層に酸化が起こる。
【００８５】
このように、第１及び第２外部電極１３１、１３２と、第１及び第２外部端子２３１、２３２が酸化すると、酸化膜が形成されて基板に実装する際に実装不良が発生する可能性がある。
【００８６】
本実施形態では、積層型キャパシタ１００の第１及び第２外部電極１３１、１３２と、アルミナチップ２００の第１及び第２外部端子２３１、２３２とを接合した後、その上にめっきをさらに行って第１及び第２めっき層をさらに形成することにより、上記酸化膜によって基板実装時に発生し得る実装不良の問題を防止することができる。
【００８７】
一方、積層型キャパシタの圧電振動は、基板に伝達される過程で、外部電極の接続部に形成された半田の高さがアコースティックノイズの大きさと比例する。
【００８８】
本実施形態では、上記第１及び第２めっき層によって、基板に実装する際に用いられる半田の高さが、上記第１及び第２めっき層を形成していない場合よりも低くなるため、アコースティックノイズの低減効果をさらに提供することができる。
【００８９】
図７を参照すると、本実施形態による積層型電子部品の実装基板は、一面に第１及び第２電極パッド３２１、３２２を有する基板３１０を含み、第１及び第２電極パッド３２１、３２２の上にアルミナチップ２００の第１及び第２外部端子２３１、２３２がそれぞれ位置するように実装される。
【００９０】
このとき、第１及び第２電極パッド３２１、３２２は、第１及び第２外部端子２３１、２３２の表面にめっきされた第１及び第２めっき層のうち、錫めっき層３６１ｂ、３６２ｂとそれぞれ接続されて電気的に連結される。
【００９１】
一方、本実施形態では、積層型電子部品が半田３３１、３３２によって基板２１０に実装されることを図示して説明しているが、必要に応じて、半田３３１、３３２の代わりに導電性ペーストを用いることができる。
【００９２】
積層型電子部品１００が基板２１０に実装された状態で、積層型電子部品１００に形成された第１及び第２外部電極１３１、１３２に異なる極性の電圧が印加されると、誘電体層１１１の逆圧電効果（Ｉｎｖｅｒｓｅ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｅｆｆｅｃｔ）によってキャパシタ本体１１０は、Ｚ方向に膨張と収縮をするようになる。
【００９３】
これにより、第１及び第２外部電極１３１、１３２の両端部は、ポアソン効果（Ｐｏｉｓｓｏｎ  ｅｆｆｅｃｔ）によってキャパシタ本体１１０のＺ方向の膨張と収縮とは反対に収縮と膨張をするようになる。
【００９４】
このような収縮と膨張は振動を発生させる。また、上記振動は、第１及び第２外部電極１３１、１３２と第１及び第２外部端子２３１、２３２を介して基板２１０に伝達され、これにより基板２１０から音響が放射されてアコースティックノイズとなる。
【００９５】
しかし、本発明の一実施形態によると、第１及び第２外部電極１３１、１３２と、第１及び第２外部端子２３１、２３２の長さ又は幅の差により、キャパシタ本体１１０の下面に段部３４１、３４２が形成される。この段部３４１、３４２は、基板に実装される際に半田を収容することができる半田ポケットとしての役割を果たすことができる。
【００９６】
上記半田ポケットは、半田３３１、３３２が積層型キャパシタ１００の第１及び第２外部電極１３１、１３２の第１及び第２接続部１３１ａ、１３２ａを伝って上がることを防止して圧電振動が伝達される量を減らすことができる。
【００９７】
即ち、半田３３１、３３２の量が多いか、又はチップ本体２１０の厚さが薄い場合、段部３４１、３４２に半田３３１、３３２が効果的に収容されて、キャパシタ本体１１０の上面に向かう半田フィレット（Ｓｏｌｄｅｒ  Ｆｉｌｌｅｔ）の形成を抑制することができる。
【００９８】
したがって、積層型電子部品１００の圧電振動の伝達経路を遮断し、半田フィレットとキャパシタ本体１１０の最大変位地点を互いに離隔させて、積層型電子部品１００のアコースティックノイズを低減する効果を向上させることができる。
【００９９】
また、本実施形態によると、上記アコースティックノイズの低減構造により、２０ｋＨｚ以内の可聴周波数で積層型電子部品の圧電振動が基板に伝達される振動量を効果的に抑制することができる。
【０１００】
したがって、ＩＴ又は産業／電装分野において積層型電子部品の２０ｋＨｚ以上の高周波振動によって問題となり得るセンサ類の誤作動を防止することができ、センサ類の長時間振動による内部疲労の蓄積を抑制して信頼性を向上させることができる。
【０１０１】
以上、本発明の実施形態について詳細に説明したが、本発明の技術的範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１０２】
１００  積層型キャパシタ
１１０  キャパシタ本体
１１１  誘電体層
１２１、１２２  第１及び第２内部電極
１３１、１３２  第１及び第２外部電極
１３１ａ、１３２ａ  第１及び第２接続部
１３１ｂ、１３２ｂ  第１及び第２バンド部
２１０  チップ本体
２１１  誘電体層
２２１、２２２  第３及び第４内部電極
２３１、２３２  第１及び第２外部端子
２３１ａ、２３２ａ  第３及び第４接続部
２３１ｂ、２３２ｂ  第３及び第４バンド部
３１０  基板
３２１、３２２  第１及び第２電極パッド
３３１、３３２  半田
【図１】
2020004950.tif 000003
【図２】
2020004950.tif 000004
【図３】
2020004950.tif 000005
【図４】
2020004950.tif 000006
【図５】
2020004950.tif 000007
【図６】
2020004950.tif 000008
【図７】
2020004950.tif 000009