(57)【要約】      （修正有）【課題】容量センシングにおけるノイズの発生に対処することができる半導体装置、容量センシングシステム及び方法を提供する。【解決手段】半導体装置２が、駆動信号が供給されるセンサアレイ１の検出電極３１〜３Ｑの静電容量に依存する検出信号に対し、駆動信号と同相の局所搬送波と、同相の局所搬送波と異相の局所搬送波とを用いて直交分解を行って複数のミキサ出力を生成するミキサ回路部１２１〜１２Ｑと、処理回路部とを備えている。複数のミキサ出力は、同相の局所搬送波と検出信号とから得られる同相ミキサ出力と、異相の局所搬送波と検出信号とから得られる異相ミキサ出力とを備えている。処理回路部は、同相ミキサ出力に基づいてセンサアレイへの物体の近接検出を行い、異相ミキサ出力に基づいてノイズ検出を行う。【選択図】図１
2020004077.tif 000002
【特許請求の範囲】
【請求項１】
駆動信号が供給されるセンサアレイの第１検出電極の静電容量に依存する第１検出信号に対し、前記駆動信号と同相の局所搬送波と、前記同相の局所搬送波と異相の局所搬送波とを用いて直交分解を行って複数の第１ミキサ出力を生成する第１ミキサ回路部と、
処理回路部
とを備え、
前記複数の第１ミキサ出力は、
前記同相の局所搬送波と前記第１検出信号とから得られる第１同相ミキサ出力と、
前記異相の局所搬送波と前記第１検出信号とから得られる第１異相ミキサ出力
とを備え、
前記処理回路部は、前記第１同相ミキサ出力に基づいて前記センサアレイへの物体の近接検出を行い、前記第１異相ミキサ出力に基づいてノイズ検出を行う
半導体装置。
【請求項２】
前記処理回路部が、
前記複数の第１ミキサ出力に対して符号分割多重化を行ってＣＤＭ信号を生成するＣＤＭエンコーダと、
前記ＣＤＭ信号に対してアナログ−デジタル変換を行うＡＤコンバータと、
前記ＡＤコンバータから出力されるデジタルデータストリームに対し、前記符号分割多重化に対応するデコードを行って複数のデジタル出力信号を生成するＣＤＭデコーダと、
前記複数のデジタル出力信号に基づいて、前記近接検出と前記ノイズ検出とを行う演算装置
とを備える
請求項１に記載の半導体装置。
【請求項３】
前記演算装置は、前記複数のデジタル出力信号のうちの前記第１同相ミキサ出力に対応する第１デジタル出力信号に基づいて前記近接検出を行い、前記複数のデジタル出力信号のうちの前記第１異相ミキサ出力に対応する第２デジタル出力信号に基づいて前記ノイズ検出を行う
請求項２に記載の半導体装置。
【請求項４】
更に、前記センサアレイの第２検出電極の静電容量に依存する第２検出信号を、前記同相の局所搬送波と前記異相の局所搬送波とを用いて直交分解を行って複数の第２ミキサ出力を生成する第２ミキサ回路部を備え、
前記複数の第２ミキサ出力は、
前記同相の局所搬送波と前記第２検出信号とから得られる第２同相ミキサ出力と、
前記異相の局所搬送波と前記第２検出信号とから得られる第２異相ミキサ出力
とを備え
前記処理回路部は、前記第１同相ミキサ出力及び前記第２同相ミキサ出力に基づいて前記近接検出を行い、前記第１異相ミキサ出力と前記第２異相ミキサ出力に基づいてノイズ検出を行う
請求項１に記載の半導体装置。
【請求項５】
前記処理回路部が、
前記複数の第１ミキサ出力及び前記複数の第２ミキサ出力に対して符号分割多重化を行ってＣＤＭ信号を生成するＣＤＭエンコーダと、
前記ＣＤＭ信号に対してアナログ−デジタル変換を行うＡＤコンバータと、
前記ＡＤコンバータから出力されるデジタルデータストリームに対し、前記符号分割多重化に対応するデコードを行って複数のデジタル出力信号を生成するＣＤＭデコーダと、
前記複数のデジタル出力信号に基づいて、前記近接検出と前記ノイズ検出とを行う演算装置
とを備える
請求項４に記載の半導体装置。
【請求項６】
前記複数のデジタル出力信号は、
前記第１同相ミキサ出力に対応する第１デジタル出力信号と、
前記第２同相ミキサ出力に対応する第２デジタル出力信号と、
前記第１異相ミキサ出力に対応する第３デジタル出力信号と、
前記第２異相ミキサ出力に対応する第４デジタル出力信号
とを備え、
前記演算装置は、前記第１デジタル出力信号と前記第２デジタル出力信号とに基づいて前記近接検出を行い、前記第３デジタル出力信号と前記第４デジタル出力信号とに基づいて前記ノイズ検出を行う
請求項５に記載の半導体装置。
【請求項７】
前記処理回路部が、
前記第１同相ミキサ出力に対してアナログ−デジタル変換を行う第１ＡＤコンバータと、
前記第２同相ミキサ出力に対してアナログ−デジタル変換を行う第２ＡＤコンバータと、
前記第１異相ミキサ出力と前記第２異相ミキサ出力とに対して符号分割多重化を行ってＣＤＭ信号を生成するＣＤＭエンコーダと、
前記ＣＤＭ信号に対してアナログ−デジタル変換を行う第３ＡＤコンバータと、
前記第１ＡＤコンバータと前記第２ＡＤコンバータから出力されるデジタルデータストリームに基づいて前記近接検出を行い、前記第３ＡＤコンバータから出力されるデジタルデータストリームに基づいて前記ノイズ検出を行う演算装置
を備える
請求項４に記載の半導体装置。
【請求項８】
前記処理回路部が、更に、前記第３ＡＤコンバータから出力される前記デジタルデータストリームに対し、前記符号分割多重化に対応するデコードを行って複数のデジタル出力信号を生成するＣＤＭデコーダを備えており、
前記複数のデジタル出力信号は、
前記第１異相ミキサ出力に対応する第１デジタル出力信号と、
前記第２異相ミキサ出力に対応する第２デジタル出力信号
とを含み、
前記演算装置は、前記第１デジタル出力信号に基づいて前記第１検出信号のノイズを検出し、前記第２デジタル出力信号に基づいて前記第２検出信号のノイズを検出する
請求項７に記載の半導体装置。
【請求項９】
更に、
前記処理回路部が、
第１符号を用いて前記第１同相ミキサ出力を変調して第１変調信号を生成する第１変調器と、
第２符号を用いて前記第１異相ミキサ出力を変調して第２変調信号を生成する第２変調器と、
第３符号を用いて前記第２同相ミキサ出力を変調して第３変調信号を生成する第３変調器と、
第４符号を用いて前記第２異相ミキサ出力を変調して第４変調信号を生成する第４変調器と、
前記第１変調信号と前記第４変調信号との加算により得られる第１和信号に対してアナログ−デジタル変換を行う第１ＡＤコンバータと、
前記第２変調信号と前記第３変調信号との加算により得られる第２和信号に対してアナログ−デジタル変換を行う第２ＡＤコンバータと、
前記第１ＡＤコンバータから出力される第１デジタルデータストリームと前記第２ＡＤコンバータから出力される第２デジタルデータストリームとに基づいて前記近接検出と前記ノイズ検出を行う演算装置
とを備え、
前記第１符号と前記第４符号とが互いに直交し、
前記第２符号と前記第３符号とが互いに直交する
請求項４に記載の半導体装置。
【請求項１０】
前記処理回路部が、更に、
前記第１デジタルデータストリームを前記第１符号に対応する符号を用いて復調して第１デジタル出力信号を生成する第１復調器と、
前記第２デジタルデータストリームを前記第２符号に対応する符号を用いて復調して第２デジタル出力信号を生成する第２復調器と、
前記第２デジタルデータストリームを前記第３符号に対応する符号を用いて復調して第３デジタル出力信号を生成する第３復調器と、
前記第１デジタルデータストリームを前記第４符号に対応する符号を用いて復調して第４デジタル出力信号を生成する第４復調器
とを備えている
請求項９に記載の半導体装置。
【請求項１１】
前記演算装置が、前記第１デジタル出力信号と前記第３デジタル出力信号とに基づいて前記近接検出を行うように構成された
請求項１０に記載の半導体装置。
【請求項１２】
前記演算装置が、前記第２デジタル出力信号と前記第４デジタル出力信号とに基づいて前記ノイズ検出を行うように構成された
請求項１０又は１１に記載の半導体装置。
【請求項１３】
第１検出電極を含むセンサアレイと、
第１検出電極の静電容量に依存する第１検出信号に対し、前記センサアレイに供給される駆動信号と同相の局所搬送波と、前記同相の局所搬送波と異相の局所搬送波とを用いて直交分解を行って複数の第１ミキサ出力を生成する第１ミキサ回路部と、
処理回路部
とを備え、
前記複数の第１ミキサ出力は、
前記同相の局所搬送波と前記第１検出信号とから得られる第１同相ミキサ出力と、
前記異相の局所搬送波と前記第１検出信号とから得られる第１異相ミキサ出力
とを備え
前記処理回路部は、前記第１同相ミキサ出力に基づいて前記センサアレイへの物体の近接検出を行い、前記第１異相ミキサ出力に基づいてノイズ検出を行う
容量センシングシステム。
【請求項１４】
前記センサアレイが、表示パネルに集積化された
請求項１３に記載の容量センシングシステム。
【請求項１５】
駆動信号が供給されるセンサアレイの第１検出電極の静電容量に依存する第１検出信号に対し、前記駆動信号と同相の局所搬送波と、前記同相の局所搬送波と異相の局所搬送波とを用いて直交分解を行って複数の第１ミキサ出力を生成することと、
前記複数の第１ミキサ出力のうち、前記同相の局所搬送波と前記第１検出信号とから得られる第１同相ミキサ出力に基づいて前記センサアレイへの物体の近接検出を行うことと、
前記複数の第１ミキサ出力のうち、前記異相の局所搬送波と前記第１検出信号とから得られる第１異相ミキサ出力に基づいてノイズ検出を行うこと
とを含む
方法。
【請求項１６】
更に、
前記センサアレイの第２検出電極の静電容量に依存する第２検出信号を、前記同相の局所搬送波と前記異相の局所搬送波とを用いて直交分解を行って複数の第２ミキサ出力を生成することを含み、
前記複数の第２ミキサ出力は、
前記同相の局所搬送波と前記第２検出信号とから得られる第２同相ミキサ出力と、
前記異相の局所搬送波と前記第２検出信号とから得られる第２異相ミキサ出力
とを備え
前記近接検出を行うことは、前記第１同相ミキサ出力と、前記複数の第２ミキサ出力のうちの前記同相の局所搬送波と前記第２検出信号とから得られる第２同相ミキサ出力とに基づいて前記近接検出を行うことを含み、
前記ノイズ検出を行うことは、前記第１異相ミキサ出力と、前記複数の第２ミキサ出力のうちの前記異相の局所搬送波と前記第２検出信号とから得られる第２異相ミキサ出力とに基づいて前記ノイズ検出を行うことを含む
請求項１５に記載の方法。
【請求項１７】
更に、前記複数の第１ミキサ出力及び前記複数の第２ミキサ出力に対して符号分割多重化を行ってＣＤＭ信号を生成することと、
前記ＣＤＭ信号に対してアナログ−デジタル変換を行ってデジタルデータストリームを生成することと、
前記デジタルデータストリームに対し、前記符号分割多重化に対応するデコードを行って複数のデジタル出力信号を生成すること
とを含む
請求項１６に記載の方法。
【請求項１８】
前記複数のデジタル出力信号は、
前記第１同相ミキサ出力に対応する第１デジタル出力信号と、
前記第２同相ミキサ出力に対応する第２デジタル出力信号と、
前記第１異相ミキサ出力に対応する第３デジタル出力信号と、
前記第２異相ミキサ出力に対応する第４デジタル出力信号
とを備え、
前記近接検出を行うことは、前記第１デジタル出力信号と前記第２デジタル出力信号とに基づいて前記近接検出を行うことを含み、
前記ノイズ検出を行うことは、前記第３デジタル出力信号と前記第４デジタル出力信号とに基づいて前記ノイズ検出を行うことを含む
請求項１７に記載の方法。
【請求項１９】
前記近接検出を行うことは、
前記第１同相ミキサ出力に対してアナログ−デジタル変換を行って第１デジタルデータストリームを生成することと、
前記第２同相ミキサ出力に対してアナログ−デジタル変換を行って第２デジタルデータストリームを生成することと、
前記第１デジタルデータストリームと前記第２デジタルデータストリームとに基づいて前記近接検出を行うこと
とを含み、
前記ノイズ検出を行うことは、
前記第１異相ミキサ出力と前記第２異相ミキサ出力とに対して符号分割多重化を行ってＣＤＭ信号を生成することと、
前記ＣＤＭ信号に対してアナログ−デジタル変換を行って第３デジタルデータストリームを生成することと、
前記第３デジタルデータストリームに基づいて前記ノイズ検出を行うこと
とを含む
請求項１６に記載の方法。
【請求項２０】
更に、
第１符号を用いて前記第１同相ミキサ出力を変調して第１変調信号を生成することと、
第２符号を用いて前記第１異相ミキサ出力を変調して第２変調信号を生成することと、
第３符号を用いて前記第２同相ミキサ出力を変調して第３変調信号を生成することと、
第４符号を用いて前記第２異相ミキサ出力を変調して第４変調信号を生成することと、
前記第１変調信号と前記第４変調信号との加算により得られる第１和信号に対してアナログ−デジタル変換を行うことと、
前記第２変調信号と前記第３変調信号との加算により得られる第２和信号に対してアナログ−デジタル変換を行うこと
とを含み、
前記第１符号と前記第４符号とが互いに直交し、
前記第２符号と前記第３符号とが互いに直交する
請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置に関し、特に、容量センシング（capacitive sensing）を行うための半導体装置及び方法に関する。
【背景技術】
【０００２】
容量センシングは、ユーザの指及びスタイラスのような物体の、タッチパネルのような入力デバイスへの接近又は接触を検出する近接検出（proximity sensing）のために用いられる。容量センシングにおいては、検出電極から得られる検出信号にノイズが含まれることがあり、容量センシングを行うシステムは、ノイズの発生に対応するように設計される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１８−０７２９２８号公報
【特許文献２】米国特許出願公開第２０１８／０１１３５３４号  明細書
【発明の概要】
【０００４】
一実施形態では、半導体装置が、駆動信号が供給されるセンサアレイの第１検出電極の静電容量に依存する第１検出信号に対し、前記駆動信号と同相の局所搬送波と、前記同相の局所搬送波と異相の局所搬送波とを用いて直交分解を行って複数の第１ミキサ出力を生成する第１ミキサ回路部と、処理回路部とを備えている。前記複数の第１ミキサ出力は、前記同相の局所搬送波と前記第１検出信号とから得られる第１同相ミキサ出力と、前記異相の局所搬送波と前記第１検出信号とから得られる第１異相ミキサ出力とを備えている。前記処理回路部は、前記第１同相ミキサ出力に基づいて前記センサアレイへの物体の近接検出を行い、前記第１異相ミキサ出力に基づいてノイズ検出を行う。
【０００５】
他の実施形態では、方法が、駆動信号が供給されるセンサアレイの第１検出電極の静電容量に依存する第１検出信号に対し、前記駆動信号と同相の局所搬送波と、前記同相の局所搬送波と異相の局所搬送波とを用いて直交分解を行って複数の第１ミキサ出力を生成することと、前記複数の第１ミキサ出力のうち、前記同相の局所搬送波と前記第１検出信号とから得られる第１同相ミキサ出力に基づいて前記センサアレイへの物体の近接検出を行うことと、前記複数の第１ミキサ出力のうち、前記異相の局所搬送波と前記第１検出信号とから得られる第１異相ミキサ出力に基づいてノイズ検出を行うこととを含む。
【図面の簡単な説明】
【０００６】
【図１】一実施形態における容量センシングシステムの構成を示している。
【図２】他の実施形態における容量センシングシステムの構成を示している。
【図３】図２の容量センシングシステムにおいて採用される回路構成の一例を示している。
【図４】更に他の実施形態における容量センシングシステムの構成を示している。
【図５】更に他の実施形態における容量センシングシステムの構成を示している。
【発明を実施するための形態】
【０００７】
以下、添付図面を参照しながら、本開示の実施形態を説明する。以下において、同一又は類似の構成要素は、同一又は対応する参照符号で示すことがある。また、同一の構成要素を互いに区別する場合、参照符号に添字を付すことがある。
【０００８】
図１に示す一実施形態では、容量センシングシステムが、センサアレイ１と半導体装置２とを備えている。当該容量センシングシステムは、半導体装置２を用いてセンサアレイ１について自己容量センシング（self-capacitive sensing）を行うように構成される。本実施形態では、センサアレイ１は、複数の検出電極３を備えており、検出電極３の自己容量に基づいて容量センシングが行われる。本実施形態では、センサアレイ１がＱ個の検出電極３１〜３Ｑを備えており、検出電極３１〜３Ｑは、それぞれ、ノードＮ１〜ＮＱに接続されている。ここでＱは、２以上の整数である。
【０００９】
一実施形態では、センサアレイ１は、タッチパネルに集積化されてもよい。他の実施形態では、センサアレイ１は、表示パネルに集積化されてもよい。行列に配置された複数の共通電極を備える液晶表示パネルが用いられる場合、該複数の共通電極が、センサアレイ１の検出電極３として用いられてもよい。
【００１０】
半導体装置２は、アナログフロントエンド４と、デジタルフィルタ回路部５と、演算装置６とを備えている。
【００１１】
アナログフロントエンド４は、Ｑ個のドライバ／レシーバ１１１〜１１Ｑと、Ｑ個のミキサ回路部１２１〜１２Ｑと、Ｐ×Ｑ個のＡＤコンバータ１３１＿１〜１３Ｑ＿Ｐとを備えている。ここで、Ｐは２以上の整数である。
【００１２】
ドライバ／レシーバ１１１〜１１Ｑは、それぞれ、検出電極３１〜３Ｑに駆動信号を供給し、更に、駆動信号が検出電極３１〜３Ｑに供給されたときに検出電極３１〜３Ｑに生成される充放電電流に対応する検出信号ｅ１〜ｅＱを出力する。検出電極３１〜３Ｑの充放電電流は、検出電極３１〜３Ｑの自己容量に依存しているから、検出信号ｅ１〜ｅＱは、検出電極３１〜３Ｑの自己容量の情報を持っていることになる。一実施形態では、検出信号ｅ１〜ｅＱは、充放電電流に対応する電流レベルを有する電流信号として生成されてもよい。
【００１３】
検出電極３１〜３Ｑに供給される駆動信号としては、周波数ｆＲＥＦの周期信号が用いられる。このため、検出信号ｅ１〜ｅＱは、検出電極３１〜３Ｑの自己容量の情報を、周波数ｆＲＥＦを有する周期信号で変調した信号として得られることになる。様々な波形の信号が駆動信号として使用可能であり、駆動信号としては、例えば、正弦波、三角波及び矩形波が用いられ得る。
【００１４】
ミキサ回路部１２１〜１２Ｑは、それぞれ、ドライバ／レシーバ１１１〜１１Ｑに接続されており、ドライバ／レシーバ１１１〜１１Ｑから受け取った検出信号ｅ１〜ｅＱに対して直交分解（quadrature decomposition）を行うように構成されている。各ミキサ回路部１２ｉは、Ｐ個のミキサ１４ｉ＿１〜１４ｉ＿Ｐを備えており、ミキサ１４ｉ＿１〜１４ｉ＿Ｐには、駆動信号と同一の周波数ｆＲＥＦを有する局所搬送波Ｍｉｘ１〜ＭｉｘＰが供給されている。ミキサ１４ｉ＿１〜１４ｉ＿Ｐは、それぞれ、互いに直交する局所搬送波Ｍｉｘ１〜ＭｉｘＰを検出信号ｅｉに乗じることで、Ｐ本のミキサ出力ｆｉ，１〜ｆｉ，Ｐを生成する。ここで、ｉは１以上Ｑ以下の任意の整数である。ミキサ回路部１２１〜１２Ｑの出力には、ミキサ出力ｆ１，１〜ｆＱ，Ｐに対して容量センシングのための信号処理を行う処理回路部が接続される。
【００１５】
ミキサ１４ｉ＿１に供給される局所搬送波Ｍｉｘ１は、ドライバ／レシーバ１１ｉが検出電極３ｉに供給する駆動信号と同一の位相、より厳密には、駆動電流波形と同一の位相を有する同相(in-phase)信号であり、残りのミキサ１４ｉ＿２〜１４ｉ＿Ｐに供給される局所搬送波Ｍｉｘ２〜ＭｉｘＰは局所搬送波Ｍｉｘ１と異なる位相を有する異相(out-of-phase)信号である。したがって、ミキサ出力ｆｉ，１は、有効な信号成分の情報を有しており、残りのミキサ出力ｆｉ，２〜ｆｉ，Ｐは、ノイズ成分の情報を有している。
【００１６】
ドライバ／レシーバ１１１〜１１Ｑから出力される検出信号ｅ１〜ｅＱが電流信号である場合、ミキサ１４１＿１〜１４Ｑ＿Ｐのそれぞれは、受け取った検出信号を再生するカレントミラー回路（又はカレントコンベアー回路）を含んでいてもよい。このような構成は、各ドライバ／レシーバ１１ｉが、複数のミキサ１４に信号レベルが小さい検出信号ｅｉを安定に供給することを可能にする。
【００１７】
ＡＤコンバータ１３１＿１〜１３Ｑ＿Ｐは、ミキサ１４１＿１〜１４Ｑ＿Ｐから出力されるミキサ出力ｆ１，１〜ｆＱ，Ｐに対してアナログ−デジタル変換を行う。
【００１８】
デジタルフィルタ回路部５は、Ｐ×Ｑ個のデジタルフィルタ１５１＿１〜１５Ｑ＿Ｐを備えている。デジタルフィルタ１５１＿１〜１５Ｑ＿Ｐは、それぞれＡＤコンバータ１３１＿１〜１３Ｑ＿Ｐから出力されるデジタルデータストリームに対して所望の周波数成分を取り出すデジタルフィルタリングを行い、デジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，Ｐ］を生成する。
【００１９】
演算装置６は、デジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，Ｐ］に対し、ユーザの指やスタイラスのような物体のセンサアレイ１への近接検出のための演算処理を行う。この演算処理は、例えば、物体がセンサアレイ１に接近又は接触した位置を検出するための演算処理を含んでいてもよい。一実施形態では、近接検出のための演算処理が、下記のようにして行われる。
【００２０】
各検出電極３ｉについて得られる検出信号ｅｉから得られるＰ本のデジタル出力信号ＤＯｕｔ［ｉ，１］〜［ｉ，Ｐ］のうち、デジタル出力信号ＤＯｕｔ［ｉ，１］は、駆動信号と同相の局所搬送波Ｍｉｘ１を用いて得られたミキサ出力ｆｉ，１に対してアナログ−デジタル変換及びデジタルフィルタリングを行うことで得られているので、近接検出において有効な信号成分の情報を有している。
【００２１】
残りのデジタル出力信号ＤＯｕｔ［ｉ，２］〜ＤＯｕｔ［ｉ，Ｐ］は、駆動信号に対して異相である局所搬送波Ｍｉｘ２〜ＭｉｘＰを用いて生成されたミキサ出力ｆｉ，２〜ｆｉ，Ｐに対してアナログ−デジタル変換及びデジタルフィルタリングを行うことで得られているので、ノイズ成分の情報を有している。仮に、ノイズがなければ、デジタル出力信号ＤＯｕｔ［ｉ，２］〜ＤＯｕｔ［ｉ，Ｐ］に示される信号レベルはゼロになることが期待される。デジタル出力信号ＤＯｕｔ［ｉ，２］〜ＤＯｕｔ［ｉ，Ｐ］に示される信号レベルがゼロでない場合、それは、検出信号ｅｉにノイズが存在していることを意味している。
【００２２】
演算装置６は、有効な信号成分に対応するデジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，１］に基づいて、物体のセンサアレイ１への近接検出を行う。一実施形態では、演算装置６は、デジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，１］に基づいて、物体がセンサアレイ１に接触し、又は、接近した位置を検出してもよい。
【００２３】
加えて、演算装置６は、ノイズ成分に対応するデジタル出力信号、即ち、デジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，１］のうちのデジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，１］以外の信号を用いてノイズ検出を行う。一実施形態では、あるフレームにおける容量センシングにおいてデジタル出力信号ＤＯｕｔ［ｉ，２］〜［ｉ，Ｐ］からノイズの存在を検出した場合、当該フレームについて得られたデジタル出力信号ＤＯｕｔ［ｉ，１］のデータを破棄してもよい。この場合、物体のセンサアレイ１への近接検出は、ノイズがないデジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，１］に基づいて行われてもよい。
【００２４】
このような動作によれば、容量センシングにおいて、有効な信号成分の取得と同時に、ノイズ検出を行うことができる。
【００２５】
各ミキサ回路部１２ｉに含まれるミキサ１４の数は、取得しようとするノイズ成分の情報量に応じて決められてもよい。ノイズの存在の有無のみを検出するような場合にはノイズ成分に関する情報は少なくてもよいので、ミキサ１４の数が低減される。一実施形態では、各ミキサ回路部１２ｉに含まれるミキサ１４の数Ｐが２であってもよい。Ｐが２である場合、局所搬送波Ｍｉｘ２の位相が局所搬送波Ｍｉｘ１の位相から９０°ずれていてもよい。
【００２６】
図２に示す実施形態では、アナログフロントエンド４が、ＣＤＭエンコーダ１６と、ＡＤコンバータ１７とを備えている。加えて、ＣＤＭデコーダ１８が半導体装置２に設けられている。
【００２７】
ＣＤＭエンコーダ１６は、ミキサ回路部１２１〜１２Ｑから出力されるミキサ出力ｆ１，１〜ｆＱ，Ｐに対して符号分割多重化（code division multiplexing）を行ってＣＤＭ信号ｇを生成する。本実施形態では、ＣＤＭエンコーダ１６は、Ｐ×Ｑ個の変調器１９１〜１９ＰＱと重畳器２０とを備えている。変調器１９１〜１９ＰＱは、ミキサ出力ｆ１，１〜ｆＱ，Ｐを、それぞれ、符号ｄ［１］〜ｄ［ＰＱ］を用いて変調する。詳細には、ミキサ出力ｆｉ，ｋは、変調器１９（ｉ−１）×Ｐ＋ｋに供給され、符号ｄ［（ｉ−１）×Ｐ＋ｋ］を用いて変調される。ここで、ｉは、１以上Ｑ以下の整数であり、ｋは、１以上Ｐ以下の整数である。符号ｄ［１］〜ｄ［ＰＱ］は、互いに直交している。重畳器２０は、変調器１９１〜１９ＰＱの出力信号を加算してＣＤＭ信号ｇを生成する。変調器１９１〜１９ＰＱの出力信号が電流信号である場合、該出力信号の加算は、ワイヤドオアによって実現してもよい。この場合、変調器１９１〜１９ＰＱの出力端子がＡＤコンバータ１７の入力に共通に接続されてもよい。
【００２８】
ＡＤコンバータ１７は、重畳器２０から出力されるＣＤＭ信号ｇに対してアナログ−デジタル変換を行ってデジタルデータストリームを出力する。
【００２９】
ＣＤＭデコーダ１８は、ＡＤコンバータ１７から出力されるデジタルデータストリームを受け取ってデコードする。本実施形態では、ＣＤＭデコーダ１８は、復調を行うように構成されたデジタルフィルタ２１１〜２１ＰＱを備えている。デジタルフィルタ２１１〜２１ＰＱには、それぞれ、変調に用いられる符号ｄ［１］〜ｄ［ＰＱ］に対応する符号Ｄ［１］〜Ｄ［ＰＱ］が供給されている。デジタルフィルタ２１１〜２１ＰＱは、それぞれ、符号Ｄ［１］〜Ｄ［ＰＱ］を用いてＡＤコンバータ１７から出力されるデジタルデータストリームをデコードし、デジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，Ｐ］を生成する。
【００３０】
演算装置６は、ＣＤＭデコーダ１８から出力されるデジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，Ｐ］に対し、物体のセンサアレイ１への近接検出のための演算処理を行う。図２の半導体装置２において生成されるデジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，１］は、符号分割多重化に伴う歪みを除けば、図１の半導体装置２において生成されるデジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，１］と等価である。図２の半導体装置２についても、物体のセンサアレイ１への近接検出のための演算処理が、図１の半導体装置２と同様にして行われる。
【００３１】
図２に示す容量センシングシステムの構成でも、有効な信号成分の取得と同時に、ノイズ検出を行うことができる。加えて、図２に示す構成では、図１に示す構成と比較して、ＡＤコンバータの数を低減することができる。これは、半導体装置２のチップサイズを低減し、コストを低減するために有効である。
【００３２】
図２に示す構成の半導体装置２の実装においては、図３に示す回路構成が採用されてもよい。図３の回路構成では、アナログフロントエンド４が、移相器３１と、変調係数供給回路部３２とを備えており、ＣＤＭデコーダ１８が、復調係数供給回路部３３を備えている。なお、図３及びその説明において、ＰとＱの積をＮと表記することがある。即ち、Ｎ＝Ｐ×Ｑである。
【００３３】
移相器３１は、周波数ｆＲＥＦを有する参照クロックＲＣＬＫから局所搬送波Ｍｉｘ１〜ＭｉｘＰを生成し、生成した局所搬送波Ｍｉｘ１〜ＭｉｘＰをミキサ回路部１２１〜１２Ｑに供給する。参照クロックＲＣＬＫは、ドライバ／レシーバ１１１〜１１Ｑにも供給され、駆動信号の生成に用いられる。上述されているように、駆動信号も周波数ｆＲＥＦを有している。
【００３４】
変調係数供給回路部３２は、変調器１９１〜１９Ｎに変調係数を供給する。変調係数供給回路部３２から各変調器１９ｉに供給される変調係数が、図２でいう符号ｄ［ｉ］を構成している。
【００３５】
変調係数供給回路部３２は、分周器４１と、Ｎ進カウンタ４２と、記憶回路４３と、セレクタ４４とを備えている。
【００３６】
分周器４１は、参照クロックＲＣＬＫを分周することにより、ＣＤＭエンコーダ１６及びＣＤＭデコーダ１８の演算の各サイクル毎に１つのクロックパルスを有する分周クロック信号を生成する。Ｎ進カウンタ４２は、分周器４１から受け取った分周クロック信号のクロックパルスをカウントしてカウント値ｃｎｔを出力する。
【００３７】
記憶回路４３は、変調係数＃１〜＃Ｎを記憶している。変調係数＃ｐは、ＣＤＭエンコーダ１６において行われる演算の第ｐサイクルにおいてＣＤＭエンコーダ１６の変調器１９１〜１９Ｎに供給される一群の変調係数を含んでいる。ここで、ｐは、１以上Ｎ（＝Ｐ×Ｑ）以下の整数である。変調係数＃ｐは、それぞれ変調器１９１〜１９Ｎに供給される変調係数ａｐ，１〜ａｐ，Ｎを含んでいる。
【００３８】
セレクタ４４は、Ｎ進カウンタ４２から供給されるカウント値ｃｎｔに応じて、記憶回路４３に記憶されている変調係数＃１〜変調係数＃Ｎのうちから、各サイクルにおいて変調器１９１〜１９Ｎに供給すべき変調係数を選択する。例えば、第１サイクルにおいてはカウント値ｃｎｔが１であり、セレクタ４４は、変調器１９１〜１９Ｎに、変調係数＃１に含まれる変調係数ａ１，１〜ａ１，Ｎをそれぞれに供給する。以下同様に、第ｐサイクルにおいては、カウント値ｃｎｔがｐであり、セレクタ４４は、変調器１９１〜１９Ｎに、変調係数＃ｐに含まれる変調係数ａｐ，１〜ａｐ，Ｎをそれぞれに供給する。
【００３９】
ＣＤＭエンコーダ１６の変調器１９１〜１９Ｎは、変調係数供給回路部３２から逐次に受け取った変調係数をミキサ回路部１２１〜１２Ｑから受け取ったミキサ出力ｆ１，１〜ｆＱ，Ｐに乗じる乗算器として構成されている。重畳器２０は、変調器１９１〜１９Ｎの出力信号を加算してＣＤＭ信号ｇを生成する。
【００４０】
復調係数供給回路部３３は、ＣＤＭデコーダ１８に供給すべき復調係数＃１〜＃Ｎを記憶している。復調係数＃ｐは、各デジタルフィルタ２１ｐに供給される変調係数ｋｐ，１〜ｋｐ，Ｎを含んでいる。復調係数供給回路部３３からＣＤＭデコーダ１８の各デジタルフィルタ２１ｉに供給される変調係数が、図２でいう符号Ｄ［ｉ］を構成している。
【００４１】
ＣＤＭデコーダ１８は、デジタルフィルタ２１１〜２１Ｎに加え、ＡＤコンバータ１７から出力されるデジタルデータストリームを逐次に遅延する遅延回路２２１〜２２Ｎ−１を備えている。遅延回路２２Ｎ−１は、ＡＤコンバータ１７から出力されたデータを１サイクルだけ遅延する。遅延回路２２Ｎ−２は、遅延回路２２Ｎ−１から出力されたデータを１サイクルだけ遅延する。以下同様に、遅延回路２２ｉは、遅延回路２２ｉ−１から出力されたデータを１サイクルだけ遅延する。ここで、ｉは、１以上Ｎ−２以下の整数である。
【００４２】
ＣＤＭデコーダ１８のデジタルフィルタ２１１〜２１Ｎは、復調係数供給回路部３３から受け取った復調係数と、ＡＤコンバータ１７及び遅延回路２２１〜２２Ｎ−１から受け取ったデータの積和演算を行う積和演算回路を構成している。各デジタルフィルタ２１ｉは、乗算器２３ｉ＿１〜２３ｉ＿Ｎと、加算器２４ｉ＿１〜２４ｉ＿（Ｎ−１）とを備えている。
【００４３】
各デジタルフィルタ２１ｉの乗算器２３ｉ＿１〜２３ｉ＿（Ｎ−１）は、それぞれ、遅延回路２２１〜２２Ｎ−１から出力されるデジタル値に、復調係数ｋｉ，１〜ｋｉ，Ｎ−１を乗じて得られる積を出力する。また、乗算器２３ｉ＿Ｎは、ＡＤコンバータ１７から出力されるデジタル値に、復調係数ｋｉ，Ｎを乗じて得られる積を出力する。
【００４４】
加算器２４ｉ＿１〜２４ｉ＿（Ｎ−１）は、直列に接続されており、乗算器２３ｉ＿１〜２３ｉ＿Ｎが出力するデジタル値の和を算出するために用いられる。詳細には、加算器２４ｉ＿（Ｎ−１）は、乗算器２３ｉ＿（Ｎ−１）と乗算器２３ｉ＿Ｎが出力するデジタル値の和を出力する。加算器２４ｉ＿（Ｎ−２）は、加算器２４ｉ＿（Ｎ−１）が出力するデジタル値と、乗算器２３ｉ＿（Ｎ−１）とが出力するデジタル値の和を出力する。以下、同様に、加算器２４ｉ＿（ｋ＋１）は、加算器２４ｉ＿ｋが出力するデジタル値と、乗算器２３ｉ＿ｋとが出力するデジタル値の和を出力する。ここで、ｋは、１以上Ｎ−１以下の整数である。加算器２４ｉ＿１が出力するデジタル値は、乗算器２３ｉ＿１〜２３ｉ＿Ｎが出力するデジタル値の和である。
【００４５】
図３の回路構成では、容量センシングが下記のようにして行われる。なお、以下の説明において、Ｎ個の変調器１９１〜１９Ｎにおける演算の理解を容易にするために、変調器１９（ｉ−１）×Ｐ＋ｋに供給されるミキサ出力ｆｉ，ｋを、ミキサ出力ｆ（ｉ−１）×Ｐ＋ｋと記載することとする。ここで、ｉは、１以上Ｑ以下の整数であり、ｋは、１以上Ｐ以下の整数である。例えば、変調器１９１〜１９Ｐに供給されるミキサ出力ｆ１，１〜ｆ１，Ｐは、ミキサ出力ｆ１〜ｆＰと記載され、変調器１９Ｐ＋１〜１９２Ｐに供給されるミキサ出力ｆ２，１〜ｆ２，Ｐは、それぞれ、ミキサ出力ｆＰ＋１〜ｆ２Ｐと記載される。この表記によれば、変調器１９１〜１９Ｎには、それぞれ、ミキサ出力ｆ１〜ｆＮが供給されることになる。
【００４６】
１回の容量センシングにおいて、ドライバ／レシーバ１１１〜１１Ｑは、Ｎサイクルに渡って、同一波形の駆動信号を検出電極３１〜３Ｑに出力する。以下では、容量センシングの対象のＮサイクルを、それぞれ、第１〜第Ｎサイクルと記載する。
【００４７】
第１〜第Ｎサイクルに渡って同一波形の駆動信号が検出電極３ｉに供給される場合、検出信号ｅｉが当該第１〜第Ｎサイクルに渡って同一波形であることが期待され、よって、ミキサ回路部１２１〜１２Ｑから出力されるミキサ出力ｆ１〜ｆＮも第１〜第Ｎサイクルに渡って同一波形であることが期待される。したがって、第１〜第Ｎサイクルにおいて、ＡＤコンバータ１７が入力信号をサンプリングする時刻を、それぞれ、ｔ、ｔ＋Ｔ、・・・、ｔ＋（Ｎ−１）Ｔとし、時刻ｔにおけるミキサ出力ｆ１〜ｆＮの信号レベルを、それぞれｆ１（ｔ）〜ｆＮ（ｔ）とすると、下記式（１）が成立することが期待される：
ｆ１（ｔ）＝ｆ１（ｔ＋Ｔ）＝  ・・・  ＝ｆ１（ｔ＋（Ｎ−１）Ｔ）
ｆ２（ｔ）＝ｆ２（ｔ＋Ｔ）＝  ・・・  ＝ｆ２（ｔ＋（Ｎ−１）Ｔ）
・・・
ｆＮ（ｔ）＝ｆＮ（ｔ＋Ｔ）＝  ・・・  ＝ｆＮ（ｔ＋（Ｎ−１）Ｔ）      （１）
記載の簡略化のために、以下において、時刻ｔ、ｔ＋Ｔ、・・・、ｔ＋（Ｎ−１）Ｔにおけるミキサ出力ｆ１〜ｆＮの信号レベルを、単にｆ１〜ｆＮと記載することがある。
【００４８】
第１〜第ＮサイクルにおいてＣＤＭエンコーダ１６で行われる演算は、要素ａ１，１〜ａＮ，Ｎを有するＮ行Ｎ列の変調行列で表すことができる。具体的には、第１〜第ＮサイクルにおいてＡＤコンバータ１７に入力されるＣＤＭ信号ｇの信号レベルを、それぞれ、ｇ１〜ｇＮとすると、ｇ１〜ｇＮは、下記式（２）で表すことができる。
【数１】
2020004077.tif 000003
【００４９】
ＡＤコンバータ１７は、第１〜第Ｎサイクルのそれぞれに入力される入力信号に対してアナログ−デジタル変換を行い、第１〜第Ｎサイクルにおいて、それぞれ、デジタル値ｓ１〜ｓＮを出力する。デジタル値ｓ１〜ｓＮは、下記式（３）で表すことができる。
【数２】
2020004077.tif 000004
【００５０】
第１〜第ＮサイクルにおいてＡＤコンバータ１７から出力されるデジタル値ｓ１〜ｓＮに対してＣＤＭデコーダ１８により行われる演算は、要素ｋ１，１〜ｋＮ，Ｎを有するＮ行Ｎ列の復調行列で表される。ＣＤＭデコーダ１８のデジタルフィルタ２１１〜２１Ｎの出力をｄ１〜ｄＮとすると、ｄ１〜ｄＮは、下記式（４）で表すことができる。
【数３】
2020004077.tif 000005
【００５１】
ここで、変調係数ａ１，１〜ａＮ，Ｎと、復調係数ｋ１，１〜ｋＮ，Ｎを、変換行列と復調行列が直交するように選択する、即ち、下記式（５）に示すように、変換行列と復調行列の積が単位行列になるように選択すれば、デジタルフィルタ２１１〜２１Ｎの出力ｄ１〜ｄＮとして、ミキサ出力ｆ１〜ｆＮの信号レベルを表す値を得ることができる。
【数４】
2020004077.tif 000006
【００５２】
演算装置６に入力されるデジタル出力信号ＤＯｕｔ［ｉ，ｋ］は、デジタルフィルタ２１（ｉ−１）×Ｐ＋ｋの出力ｄ（ｉ−１）×Ｐ＋ｋとして得ることができる。演算装置６は、このようにして得られたデジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，Ｐ］に基づいて、容量センシングのための演算を行う。
【００５３】
図４に示す実施形態では、ＣＤＭエンコーダ１６が、ノイズ検出に用いられるミキサ出力ｆｉ，２〜ｆｉ，Ｐについてのみ符号分割多重化を行うように構成される。容量センシングにおける有効な信号成分を含むミキサ出力ｆ１，１〜ｆＱ，１については符号分割多重化が行われない。
【００５４】
詳細には、アナログフロントエンド４にＡＤコンバータ１３１〜１３Ｑが設けられ、ミキサ回路１４１＿１〜１４Ｑ＿１から出力されるミキサ出力ｆ１，１〜ｆＱ，１は、ＡＤコンバータ１３１〜１３Ｑに供給される。ＡＤコンバータ１３１〜１３Ｑは、ミキサ出力ｆ１，１〜ｆＱ，１に対してアナログ−デジタル変換を行ってＱ本のデジタルデータストリームを出力する。該Ｑ本のデジタルデータストリームは、それぞれ、デジタルフィルタ１５１〜１５Ｑに供給される。デジタルフィルタ１５１〜１５Ｑは、所望の周波数成分を取り出すデジタルフィルタリングを行い、それぞれ、デジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，１］を生成する。
【００５５】
ＣＤＭエンコーダ１６は、（Ｐ−１）×Ｑ個の変調器１９１〜１９（Ｐ−１）Ｑと重畳器２０とを備えている。変調器１９１〜１９（Ｐ−１）Ｑは、ミキサ出力ｆ１，１〜ｆＱ，Ｐのうちミキサ出力ｆ１，１〜ｆＱ，１以外のものを、それぞれ、符号ｄ［１］〜ｄ［（Ｐ−１）Ｑ］を用いて変調する。符号ｄ［１］〜ｄ［（Ｐ−１）Ｑ］は、互いに直交している。重畳器２０は、変調器１９１〜１９（Ｐ−１）Ｑの出力信号を加算してＣＤＮ信号ｇを生成する。変調器１９１〜１９（Ｐ−１）Ｑの出力信号が電流信号である場合、該出力信号の加算は、ワイヤドオアによって実現してもよい。この場合、変調器１９１〜１９（Ｐ−１）Ｑの出力端子がＡＤコンバータ１７の入力に共通に接続されてもよい。
【００５６】
ＡＤコンバータ１７は、重畳器２０から出力されるＣＤＮ信号ｇに対してアナログ−デジタル変換を行ってデジタルデータストリームを出力する。
【００５７】
ＣＤＭデコーダ１８は、ＡＤコンバータ１７から出力されるデジタルデータストリームを受け取ってデコードする。本実施形態では、ＣＤＭデコーダ１８は、復調を行うように構成された（Ｐ−１）×Ｑ個のデジタルフィルタ２１１〜２１（Ｐ−１）Ｑを備えている。デジタルフィルタ２１１〜２１（Ｐ−１）Ｑには、それぞれ、変調に用いられる符号ｄ［１］〜ｄ［（Ｐ−１）Ｑ］に対応する符号Ｄ［１］〜Ｄ［（Ｐ−１）Ｑ］が供給されている。デジタルフィルタ２１１〜２１（Ｐ−１）Ｑは、それぞれ、符号Ｄ［１］〜Ｄ［（Ｐ−１）Ｑ］を用いてＡＤコンバータ１７から出力されるデジタルデータストリームをデコードし、デジタル出力信号ＤＯｕｔ［ｉ，２］〜ＤＯｕｔ［ｉ，Ｐ］を生成する。ここで、ｉは、１以上Ｑ以下の任意の整数である。
【００５８】
演算装置６は、デジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，Ｐ］に対し、物体のセンサアレイ１への近接検出のための演算処理を行う。図４の半導体装置２において生成されるデジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，Ｐ］は、符号分割多重化に伴う歪みを除けば、図１の半導体装置２において生成されるデジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，Ｐ］と等価である。図４の半導体装置２においても、物体のセンサアレイ１への近接検出のための演算処理が、図１の半導体装置２と同様にして行われる。
【００５９】
図４に示す容量センシングシステムの構成でも、容量センシングにおいて、有効な信号成分の取得と同時に、ノイズ検出を行うことができる。加えて、図４に示す構成では、図１に示す構成と比較して、ＡＤコンバータの数を低減することができる一方で、有効な信号成分が、符号分割多重化による歪みの影響を受けることを回避することができる。図４の構成は、コストの低減と容量センシングの精度の向上に有効である。一方で、ノイズ成分については符号分割多重化による歪みの影響を受け得るが、ノイズ検出において取得されるノイズに関する情報が少ない場合、例えば、ノイズの発生の有無のみが検出される場合には問題にならない。
【００６０】
図５に示す実施形態では、容量センシングに用いられる検出電極３の数Ｑが偶数であり、各ミキサ回路部１２に含まれるミキサ１４の数Ｐが２である。本実施形態においても、ミキサ回路部１２１〜１２Ｑから出力されるミキサ出力ｆ１，１〜ｆＱ，２について符号分割多重化が行われる。本実施形態では、この符号分割多重化が、１対のドライバ／レシーバ１１２ｊ−１、１１２ｊに対応する１対の検出信号ｅ２ｊ−１、ｅ２ｊを単位として行われる。ここで、ｊは、１以上Ｑ／２以下の任意の整数である。
【００６１】
本実施形態では、各ミキサ回路部１２ｉが、ミキサ１４ｉ＿１、１４ｉ＿２を備えている。ミキサ１４ｉ＿１、１４ｉ＿２は、それぞれ、互いに直交する局所搬送波Ｍｉｘ１、Ｍｉｘ２を用いて検出信号ｅｉを変調して２本のミキサ出力ｆｉ，１、ｆｉ，２を生成する。ここで、ｉは１以上Ｑ以下の任意の整数である。ミキサ１４ｉ＿１に供給される局所搬送波Ｍｉｘ１は、ドライバ／レシーバ１１ｉが検出電極３ｉに供給する駆動信号と同一の位相を有する同相(in-phase)信号であり、ミキサ１４ｉ＿２に供給される局所搬送波Ｍｉｘ２は、駆動信号と異なる位相、具体的には９０°ずれた位相を有する異相(out-of-phase)信号である。
【００６２】
ＣＤＭエンコーダ１６は、２Ｑ個の変調器１９１〜１９２ＱとＱ個の重畳器２０１〜２０Ｑとを備えている。変調器１９１〜１９２Ｑは、ミキサ出力ｆ１，１〜ｆＱ，２を、符号ｄ［１］〜ｄ［４］を用いて変調する。符号ｄ［１］とｄ［４］とは、互いに直交している。符号ｄ［３］とｄ［２］とについても、互いに直交している。２つのミキサ回路部１２に対して４個の変調器１９が設けられる。
【００６３】
ミキサ回路部１２１のミキサ１４１＿１から出力されるミキサ出力ｆ１，１は、変調器１９１に入力され、ミキサ１４１＿２から出力されるミキサ出力ｆ１，２は、変調器１９２に入力される。また、ミキサ回路部１２２のミキサ１４２＿１から出力されるミキサ出力ｆ２，１は、変調器１９３に入力され、ミキサ１４２＿２から出力されるミキサ出力ｆ２，２は、変調器１９４に入力される。
【００６４】
変調器１９１は、符号ｄ［１］を用いてミキサ出力ｆ１，１を変調し、変調器１９２は、符号ｄ［２］を用いてミキサ出力ｆ１，２を変調する。また、変調器１９３は、符号ｄ［３］を用いてミキサ出力ｆ２，１を変調し、変調器１９４は、符号ｄ［４］を用いてミキサ出力ｆ２，２を変調する。
【００６５】
以下同様に、ミキサ回路部１２（２ｊ−１）のミキサ１４（２ｊ−１）＿１から出力されるミキサ出力ｆ（２ｊ−１），１は、変調器１９４ｊ−３に入力され、ミキサ１４（２ｊ−１）＿２から出力されるミキサ出力ｆ（２ｊ−１），２は、変調器１９４ｊ−２に入力される。ここで、ｊは、１以上Ｑ／２以下の整数である。また、ミキサ回路部１２２ｊのミキサ１４２ｊ＿１から出力されるミキサ出力ｆ２ｊ，１は、変調器１９４ｊ−１に入力され、ミキサ１４２ｊ＿２から出力されるミキサ出力ｆ２ｊ，２は、変調器１９４ｊに入力される。
【００６６】
変調器１９４ｊ−３は、符号ｄ［１］を用いてミキサ出力ｆ（２ｊ−１），１を変調し、変調器１９４ｊ−２は、符号ｄ［２］を用いてミキサ出力ｆ（２ｊ−１），２を変調する。また、変調器１９４ｊ−１は、符号ｄ［３］を用いてミキサ出力ｆ２ｊ，１を変調し、変調器１９４ｊは、符号ｄ［４］を用いてミキサ出力ｆ２ｊ，２を変調する。
【００６７】
重畳器２０２ｊ−１は、変調器１９４ｊ−３から出力される変調信号と変調器１９４ｊから出力される変調信号を加算して和信号ｈ２ｊ−１を生成し、重畳器２０２ｊは、変調器１９４ｊ−２から出力される変調信号と変調器１９４ｊ−１から出力される変調信号を加算して和信号ｈ２ｊを生成する。
【００６８】
ＡＤコンバータ１３２ｊ−１は、重畳器２０２ｊ−１から出力される和信号ｈ２ｊ−１に対してアナログ−デジタル変換を行ってデジタルデータストリームを出力し、ＡＤコンバータ１３２ｊは、重畳器２０２ｊから出力される和信号ｈ２ｊに対してアナログ−デジタル変換を行ってデジタルデータストリームを出力する。変調器１９１〜１９（Ｐ−１）Ｑの出力信号が電流信号である場合、該出力信号の加算は、変調器１９１〜１９（Ｐ−１）Ｑの出力端子を互いに接続することによって実現してもよい。この場合、変調器１９２ｊ−１、１９２ｊの出力端子がＡＤコンバータ１３２ｊ−１の入力に共通に接続されてもよい。
【００６９】
ＣＤＭデコーダ１８は、復調を行うように構成された２Ｑ個のデジタルフィルタ２１１〜２１２Ｑを備えている。デジタルフィルタ２１１〜２１ＰＱのそれぞれには、対応する変調器１９１〜１９２Ｑにおいて変調に用いられる符号ｄ［１］〜ｄ［４］に対応する符号Ｄ［１］〜Ｄ［４］のいずれかが供給されており、供給された符号を用いて復調を行う。
【００７０】
詳細には、デジタルフィルタ２１１は、符号Ｄ［１］を用いてＡＤコンバータ１３１から出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［１，１］を生成する。デジタルフィルタ２１２は、符号Ｄ［２］を用いてＡＤコンバータ１３２から出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［１，２］を生成する。
【００７１】
更に、デジタルフィルタ２１３は、符号Ｄ［３］を用いてＡＤコンバータ１３２から出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［２，１］を生成する。デジタルフィルタ２１４は、符号Ｄ［４］を用いてＡＤコンバータ１３１から出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［２，２］を生成する。
【００７２】
以下同様に、デジタルフィルタ２１４ｊ−３は、符号Ｄ［１］を用いてＡＤコンバータ１３２ｊ−１から出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［２ｊ−１，１］を生成する。デジタルフィルタ２１４ｊ−２は、符号Ｄ［２］を用いてＡＤコンバータ１３２ｊから出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［２ｊ−１，２］を生成する。
【００７３】
更に、デジタルフィルタ２１４ｊ−１は、符号Ｄ［３］を用いてＡＤコンバータ１３２ｊから出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［２ｊ，１］を生成する。デジタルフィルタ２１４ｊは、符号Ｄ［４］を用いてＡＤコンバータ１３１から出力されるデジタルデータストリームをデコードしてデジタル出力信号ＤＯｕｔ［２ｊ，２］を生成する。
【００７４】
演算装置６は、デジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，２］に対し、物体のセンサアレイ１への近接検出のための演算処理を行う。図５の半導体装置２においても、物体のセンサアレイ１への近接検出のための演算処理が、Ｐ＝２であるとして図１の半導体装置２と同様にして行われる。
【００７５】
詳細には、演算装置６は、有効な信号成分に対応するデジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，１］に基づいて、物体のセンサアレイ１への近接検出を行う。一実施形態では、演算装置６は、デジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，１］に基づいて、物体がセンサアレイ１に接触又は接近した位置を検出してもよい。
【００７６】
加えて、演算装置６は、ノイズ成分に対応するデジタル出力信号、即ち、デジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，１］のうちのデジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，１］以外の信号を用いてノイズ検出を行う。一実施形態では、あるフレームにおける容量センシングにおいてデジタル出力信号ＤＯｕｔ［ｉ，２］〜［ｉ，Ｐ］からノイズの存在を検出した場合、当該フレームについて得られたデジタル出力信号ＤＯｕｔ［ｉ，１］のデータを破棄してもよい。物体がセンサアレイ１に接触又は接近した位置の検出は、ノイズがないデジタル出力信号ＤＯｕｔ［１，１］〜ＤＯｕｔ［Ｑ，１］に基づいて行われる。
【００７７】
図５の構成においても、容量センシングにおいて、有効な信号成分の取得と同時に、ノイズ検出を行うことができる。加えて、図５の構成では、ＡＤコンバータの数の増加を抑制することができる。図１の構成では、１つのドライバ／レシーバ１１に対して２つのＡＤコンバータ１３が設けられる。一方で、図６の構成では、１つのドライバ／レシーバ１１に対して１つのＡＤコンバータ１３が設けられるので、ＡＤコンバータ１３の数を低減できる。
【００７８】
更に、図５の構成では、有効な信号成分のロスを低減することができる。Ｑ個のドライバ／レシーバ１１に対して１つのＡＤコンバータ１７が設けられる図２の構成では、ＡＤコンバータ１３の数を抑制できるが、有効な信号成分のロスが生じ得る。図２の構成では、あるドライバ／レシーバ１１ｉから出力された検出信号ｅｉがミキサ回路部１２において変調されて複数のミキサ出力ｆｉ，１〜ｆｉ，Ｐが生成され、該複数のミキサ出力ｆｉ，１〜ｆｉ，ＰがＣＤＭエンコーダ１６によって多重化される。このような構成では、ミキサ回路部１２ｉにおける局所搬送波及びＣＤＭエンコーダ１６における符号の選択によっては、ＡＤコンバータ１７に供給される信号のうち検出信号ｅｉに対応する成分が打ち消し合ってゼロになり得る。一方、図５の構成では、ドライバ／レシーバ１１ｉから出力された検出信号ｅｉからミキサ回路部１２ｉにより生成された複数のミキサ出力ｆｉ，１、ｆｉ，２がＣＤＭエンコーダ１６において変調されて生成される信号が、異なるＡＤコンバータ１３２ｉ−１、１３２ｉに供給される。これは、検出信号ｅｉに対応する成分が打ち消し合うことを防ぎ、有効な信号成分のロスを低減するために有効である。
【００７９】
以上には、本開示の様々な実施形態が具体的に記載されているが、本開示に記載された技術は、様々な変更と共に実施され得る。例えば、上記には自己容量センシングを行う実施形態が記述されているが、相互容量センシングが行われてもよい。この場合、センサアレイ１に検出電極３１〜３Ｑに対向する駆動電極が設けられ、半導体装置２に、該駆動電極に駆動信号を供給する駆動回路が設けられる。また、ドライバ／レシーバ１１の代わりに、検出電極３１〜３Ｑにそれぞれに接続されるレシーバが用いられる。該レシーバは、駆動電極と検出電極３１〜３Ｑの間に形成される相互容量に依存する信号レベルを有する検出信号ｅ１〜ｅＱを出力する。ミキサ回路部１２において用いられる局所搬送波Ｍｉｘ１〜ＭｉｘＰのうち、局所搬送波Ｍｉｘ１は、駆動電極に供給される駆動信号と同一の位相を有しており、他の局所搬送波Ｍｉｘ２〜ＭｉｘＰは、異なる位相を有している。
【符号の説明】
【００８０】
１        ：センサアレイ
２        ：半導体装置
３１〜３Ｑ  ：検出電極
４        ：アナログフロントエンド
５        ：デジタルフィルタ回路部
６        ：演算装置
１１１〜１１Ｑ：レシーバ
１２１〜１２Ｑ：ミキサ回路部
１３１＿１〜１３Ｑ＿Ｐ：ＡＤコンバータ
１４１＿１〜１４Ｑ＿Ｐ：ミキサ
１５１＿１〜１５Ｑ＿Ｐ：デジタルフィルタ
１６      ：ＣＤＭエンコーダ
１７      ：ＡＤコンバータ
１８      ：ＣＤＭデコーダ
１９１〜１９ＰＱ：変調器
２０、２０１〜２０Ｑ：重畳器
２１１〜２１ＰＱ：デジタルフィルタ
２２１〜２２Ｎ−１：遅延回路
２３１＿１〜２３Ｎ＿Ｎ：乗算器
２４１＿１〜１４Ｎ＿（Ｎ−１）：加算器
３１      ：移相器
３２      ：変調係数供給回路部
３３      ：復調係数供給回路部
４１      ：分周器
４２      ：Ｎ進カウンタ
４３      ：記憶回路
４４      ：セレクタ
【図１】
2020004077.tif 000007
【図２】
2020004077.tif 000008
【図３】
2020004077.tif 000009
【図４】
2020004077.tif 000010
【図５】
2020004077.tif 000011