(57)【要約】【課題】共振コンデンサ容量（共振回路のコンデンサ容量）の変更の際に、その変更のためにオン／オフされるスイッチが破壊されるおそれを低減できる、スイッチング電源を提供する。【解決手段】第１ハイサイドスイッチ４１と第１ローサイドスイッチ４２とが第１接続点４７で接続されることにより、第１ハーフブリッジ回路４３が形成されている。トランス２６の一次巻線５１の一端と第１接続点４７との間に、第１共振コンデンサ５３が設けられている。また、第２ハイサイドスイッチ４４と第２ローサイドスイッチ４５とが第２接続点４８で接続されることにより、第２ハーフブリッジ回路４６が形成されている。トランス２６の一次巻線５１の一端と第２接続点４８との間に、第２共振コンデンサ５４が設けられている。【選択図】図１
2020156211.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線および二次巻線を有するトランスと、
第１共振コンデンサと、
前記第１共振コンデンサと静電容量が異なる第２共振コンデンサと、
第１ハイサイドスイッチおよび第１ローサイドスイッチを有し、前記第１ハイサイドスイッチの一端と前記第１ローサイドスイッチとの一端とが第１接続点を介して接続された構成の第１ハーフブリッジ回路と、
第２ハイサイドスイッチおよび第２ローサイドスイッチを有し、前記第２ハイサイドスイッチの一端と前記第２ローサイドスイッチとの一端とが第２接続点を介して接続された構成の第２ハーフブリッジ回路と、
前記第２ハイサイドスイッチおよび前記第２ローサイドスイッチの両方をオフにして、前記第１ハイサイドスイッチおよび前記第１ローサイドスイッチのオン／オフを制御し、前記第１ハイサイドスイッチおよび前記第１ローサイドスイッチの両方をオフにして、前記第２ハイサイドスイッチおよび前記第２ローサイドスイッチのオン／オフを制御するスイッチング制御部と、
を備え、
前記トランスの一次巻線の一端と前記第１接続点とが前記第１共振コンデンサを介して接続され、
前記一次巻線の一端と前記第２接続点とが前記第２共振コンデンサを介して接続され、
前記一次巻線の他端は、前記第１ローサイドスイッチと前記第２ローサイドスイッチの他端にそれぞれ接続される、
スイッチング電源。
【請求項２】
請求項１に記載のスイッチング電源であって、
前記一次巻線の一端と前記第１接続点との間に、前記第１共振コンデンサと直列に第１共振リアクトルが設けられ、
前記一次巻線の一端と前記第２接続点との間に、前記第２共振コンデンサと直列に第２共振リアクトルが設けられる、
スイッチング電源。
【請求項３】
請求項１または２に記載のスイッチング電源であって、
前記スイッチング制御部は、前記第２ハイサイドスイッチおよび前記第２ローサイドスイッチの両方をオフにして、前記第１ハイサイドスイッチおよび前記第１ローサイドスイッチをオン／オフ制御する第１状態と、前記第１ハイサイドスイッチおよび前記第１ローサイドスイッチの両方をオフにして、前記第２ハイサイドスイッチおよび前記第２ローサイドスイッチをオン／オフ制御する第２状態とを切り替える際に、前記第１ハイサイドスイッチ、前記第１ローサイドスイッチ、前記第２ハイサイドスイッチおよび前記第２ローサイドスイッチをオフにするデッドタイムを設ける、
スイッチング電源。
【請求項４】
請求項１〜３のいずれか一項に記載のスイッチング電源であって、
前記第１共振コンデンサは、静電容量が前記第２共振コンデンサの静電容量より小さく、
前記スイッチング制御部は、前記トランスの二次側に流れる電流が閾値以下であるときには、前記第２ハイサイドスイッチおよび前記第２ローサイドスイッチの両方をオフにして、前記第１ハイサイドスイッチおよび前記第１ローサイドスイッチをオン／オフ制御する第１状態とし、前記トランスの二次側に流れる電流が前記閾値より大きいときには、前記第１ハイサイドスイッチおよび前記第１ローサイドスイッチの両方をオフにして、前記第２ハイサイドスイッチおよび前記第２ローサイドスイッチをオン／オフ制御する第２状態とする、
スイッチング電源。
【請求項５】
請求項１〜４のいずれか一項に記載のスイッチング電源であって、
力率改善回路、
を備え、
前記第１ハーフブリッジ回路には、前記力率改善回路を介さずに直流電圧が印加され、
前記第２ハーフブリッジ回路には、前記力率改善回路を介して直流電圧が印加される、
スイッチング電源。
【請求項６】
請求項１〜５のいずれか一項に記載のスイッチング電源であって、
前記第１ハーフブリッジ回路に用いられるスイッチング素子と前記第２ハーフブリッジ回路に用いられるスイッチング素子とは、耐圧が異なる、
スイッチング電源。
【請求項７】
一次巻線および二次巻線を有するトランスと、
共振コンデンサと、
第１共振リアクトルと、
前記第１共振リアクトルとリアクタンスが異なる第２共振リアクトルと、
第１ハイサイドスイッチおよび第１ローサイドスイッチを有し、前記第１ハイサイドスイッチの一端と前記第１ローサイドスイッチとの一端とが第１接続点を介して接続された構成の第１ハーフブリッジ回路と、
第２ハイサイドスイッチおよび第２ローサイドスイッチを有し、前記第２ハイサイドスイッチの一端と前記第２ローサイドスイッチとの一端とが第２接続点を介して接続された構成の第２ハーフブリッジ回路と、
前記第２ハイサイドスイッチおよび前記第２ローサイドスイッチの両方をオフにして、前記第１ハイサイドスイッチおよび前記第１ローサイドスイッチのオン／オフを制御し、前記第１ハイサイドスイッチおよび前記第１ローサイドスイッチの両方をオフにして、前記第２ハイサイドスイッチおよび前記第２ローサイドスイッチのオン／オフを制御するスイッチング制御部と、
を備え、
前記トランスの一次巻線の一端と前記第１接続点とが前記共振コンデンサおよび前記第１共振リアクトルを介して接続され、
前記一次巻線の一端と前記第２接続点とが前記共振コンデンサおよび前記第２共振リアクトルを介して接続され、
前記一次巻線の他端は、前記第１ローサイドスイッチと前記第２ローサイドスイッチの他端にそれぞれ接続される、
スイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関する。
【背景技術】
【０００２】
従来、電流共振方式（ＬＣ共振方式、ＬＬＣ共振方式）のスイッチング電源が知られている。電流共振方式のスイッチング電源には、スイッチング時の損失が比較的小さいが、負荷の消費電力が少ない軽負荷時の効率が悪いという問題がある。
【０００３】
そこで、トランスの一次巻線の一端とグランドとの間に２個の共振コンデンサを並列に設けて、一方の共振コンデンサとグランドとの間に介在されたスイッチのオン／オフを切り替えることにより、共振回路のコンデンサ容量である２個の共振コンデンサの合成容量を変更して、共振回路の共振点を負荷に適した周波数に変更する構成が提案されている。この構成により、軽負荷時の効率を向上させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１４３８７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、スイッチのオン／オフを切り替えるときに、２個の共振コンデンサの電極間の電圧が異なっていると、それらの電圧を合わせるように共振コンデンサ間に電流が流れ、その電流によりスイッチが破壊されるおそれがある。
【０００６】
本発明の目的は、共振コンデンサ容量（共振回路のコンデンサ容量）の変更の際に、その変更のためにオン／オフされるスイッチが破壊されるおそれを低減できる、スイッチング電源を提供することである。
【課題を解決するための手段】
【０００７】
前記の目的を達成するため、本発明の一の局面に係るスイッチング電源は、一次巻線および二次巻線を有するトランスと、第１共振コンデンサと、第１共振コンデンサと静電容量が異なる第２共振コンデンサと、第１ハイサイドスイッチおよび第１ローサイドスイッチを有し、第１ハイサイドスイッチの一端と第１ローサイドスイッチとの一端とが第１接続点を介して接続された構成の第１ハーフブリッジ回路と、第２ハイサイドスイッチおよび第２ローサイドスイッチを有し、第２ハイサイドスイッチの一端と第２ローサイドスイッチとの一端とが第２接続点を介して接続された構成の第２ハーフブリッジ回路と、第２ハイサイドスイッチおよび第２ローサイドスイッチの両方をオフにして、第１ハイサイドスイッチおよび第１ローサイドスイッチのオン／オフを制御し、第１ハイサイドスイッチおよび第１ローサイドスイッチの両方をオフにして、第２ハイサイドスイッチおよび第２ローサイドスイッチのオン／オフを制御するスイッチング制御部と、を備え、トランスの一次巻線の一端と第１接続点とが第１共振コンデンサを介して接続され、一次巻線の一端と第２接続点とが第２共振コンデンサを介して接続され、一次巻線の他端は、第１ローサイドスイッチと第２ローサイドスイッチの他端にそれぞれ接続される。
【０００８】
この構成によれば、第１ハイサイドスイッチと第１ローサイドスイッチとが第１接続点で接続されることにより、第１ハーフブリッジ回路が形成されている。トランスの一次巻線の一端と第１接続点との間に、第１共振コンデンサが設けられている。また、第２ハイサイドスイッチと第２ローサイドスイッチとが第２接続点で接続されることにより、第２ハーフブリッジ回路が形成されている。トランスの一次巻線の一端と第２接続点との間に、第２共振コンデンサが設けられている。
【０００９】
第２ハイサイドスイッチおよび第２ローサイドスイッチの両方がオフにされて、第１ハイサイドスイッチおよび第１ローサイドスイッチがオン／オフ制御される第１状態では、共振コンデンサ容量が第１共振コンデンサの静電容量となる。一方、第１ハイサイドスイッチおよび第１ローサイドスイッチの両方がオフにされて、第２ハイサイドスイッチおよび第２ローサイドスイッチがオン／オフ制御される第２状態では、共振コンデンサ容量が第２共振コンデンサの静電容量となる。
【００１０】
したがって、第１状態と第２状態との切り替えにより、共振コンデンサ容量を変更することができる。そして、第１状態と第２状態との切り替えの際に、第１ハイサイドスイッチ、第１ローサイドスイッチ、第２ハイサイドスイッチおよび第２ローサイドスイッチをオフにしておけば、第１共振コンデンサおよび第２共振コンデンサの一方に電荷が溜まっていても、その電荷が第１共振コンデンサおよび第２共振コンデンサの他方に流れ込むことがない。
【００１１】
よって、共振コンデンサ容量の変更の際に、その変更のためにオン／オフされるスイッチ、つまり第１ハイサイドスイッチ、第１ローサイドスイッチ、第２ハイサイドスイッチおよび第２ローサイドスイッチが破壊されるおそれを低減することができる。
【００１２】
また、本発明の他の局面に係るスイッチング電源は、一次巻線および二次巻線を有するトランスと、共振コンデンサと、第１共振リアクトルと、第１共振リアクトルとリアクタンスが異なる第２共振リアクトルと、第１ハイサイドスイッチおよび第１ローサイドスイッチを有し、第１ハイサイドスイッチの一端と第１ローサイドスイッチとの一端とが第１接続点を介して接続された構成の第１ハーフブリッジ回路と、第２ハイサイドスイッチおよび第２ローサイドスイッチを有し、第２ハイサイドスイッチの一端と第２ローサイドスイッチとの一端とが第２接続点を介して接続された構成の第２ハーフブリッジ回路と、第２ハイサイドスイッチおよび第２ローサイドスイッチの両方をオフにして、第１ハイサイドスイッチおよび第１ローサイドスイッチのオン／オフを制御し、第１ハイサイドスイッチおよび第１ローサイドスイッチの両方をオフにして、第２ハイサイドスイッチおよび第２ローサイドスイッチのオン／オフを制御するスイッチング制御部と、を備え、トランスの一次巻線の一端と第１接続点とが共振コンデンサおよび第１共振リアクトルを介して接続され、一次巻線の一端と第２接続点とが共振コンデンサおよび第２共振リアクトルを介して接続され、一次巻線の他端は、第１ローサイドスイッチと第２ローサイドスイッチの他端にそれぞれ接続される。
【００１３】
この構成によれば、第１ハイサイドスイッチと第１ローサイドスイッチとが第１接続点で接続されることにより、第１ハーフブリッジ回路が形成されている。トランスの一次巻線の一端と第１接続点との間に、共振コンデンサおよび第１共振リアクトルが設けられている。また、第２ハイサイドスイッチと第２ローサイドスイッチとが第２接続点で接続されることにより、第２ハーフブリッジ回路が形成されている。トランスの一次巻線の一端と第２接続点との間に、共振コンデンサおよび第２共振リアクトルが設けられている。
【００１４】
第２ハイサイドスイッチおよび第２ローサイドスイッチの両方がオフにされて、第１ハイサイドスイッチおよび第１ローサイドスイッチがオン／オフ制御される第１状態と、第１ハイサイドスイッチおよび第１ローサイドスイッチの両方がオフにされて、第２ハイサイドスイッチおよび第２ローサイドスイッチがオン／オフ制御される第２状態とを切り替えることができる。そして、第１状態と第２状態との切り替えにより、共振点を負荷に適した周波数に変更することができる。
【発明の効果】
【００１５】
本発明によれば、共振コンデンサ容量の変更の際に、その変更のためにオン／オフされるスイッチが破壊されるおそれを低減することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るスイッチング電源の構成を示す図である。
【図２】信号生成処理の流れを示すフローチャートである。
【図３】各スイッチのオンおよびオフのための信号の状態の遷移を示すフローチャートである。
【図４】本発明の第２実施形態に係るスイッチング電源の構成を示す図である。
【図５】本発明の第３実施形態に係るスイッチング電源の構成を示す図である。
【図６】本発明の第４実施形態に係るスイッチング電源の構成を示す図である。
【発明を実施するための形態】
【００１７】
以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。
【００１８】
＜回路構成＞
図１に示されるスイッチング電源１は、たとえば、プリンタ、スキャナ又は複合機（ＭＦＰ：Multi-Function Peripheral）などの装置に用いられる電源である。スイッチング電源１は、ＡＣ−ＤＣ変換回路１１と、ＤＣ−ＤＣ変換回路１２とを備えている。
【００１９】
ＡＣ−ＤＣ変換回路１１は、商用電源１３から供給される交流電圧を直流電圧に変換する回路である。ＡＣ−ＤＣ変換回路１１は、４個のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４をブリッジ接続した整流回路である。具体的には、ＡＣ−ＤＣ変換回路１１では、２個のダイオードＤ１，Ｄ２の直列回路と残りの２個のダイオードＤ３，Ｄ４の直列回路とが並列に接続されている。
【００２０】
２個のダイオードＤ１，Ｄ２の接続点および２個のダイオードＤ３，Ｄ４の接続点が一対の入力端２１，２２となり、２個のダイオードＤ１，Ｄ２の直列回路と２個のダイオードＤ３，Ｄ４の直列回路との接続点が一対の出力端２３，２４となる。一対の入力端２１，２２には、商用電源１３が接続されている。一方の出力端２３には、配線２５が接続されている。他方の出力端２４は、グランド（ＧＮＤ）に接続されている。商用電源１３からＡＣ−ＤＣ変換回路１１に入力される交流電圧が全波整流され、その全波整流された波形の電圧が配線２５とグランドとの間に発生する。
【００２１】
ＤＣ−ＤＣ変換回路１２は、トランス２６およびＰＦＣ（Power Factor Correction）回路２７を備えている。
【００２２】
力率改善回路であるＰＦＣ回路２７は、トランス２６の一次側に設けられている。ＰＦＣ回路２７は、巻線（インダクタ）３１、ダイオード３２、コンデンサ３３およびＰＦＣスイッチ３４を含む昇圧型コンバータの構成を有している。巻線３１およびダイオード３２は、配線２５と配線３５との間に設けられている。巻線３１の一端が配線２５に接続され、巻線３１の他端がダイオード３２のアノードに接続され、ダイオード３２のカソードが配線３５に接続されている。コンデンサ３３は、配線３５とグランドとの間に介在されている。ＰＦＣスイッチ３４は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインが巻線３１とダイオード３２との間に接続され、ソースがグランドに接続されている。
【００２３】
また、トランス２６の一次側には、第１ハイサイドスイッチ４１および第１ローサイドスイッチ４２を有する第１ハーフブリッジ回路４３と、第２ハイサイドスイッチ４４および第２ローサイドスイッチ４５を有する第２ハーフブリッジ回路４６とが設けられている。
【００２４】
第１ハイサイドスイッチ４１および第１ローサイドスイッチ４２は、いずれもＮチャネル型のＭＯＳＦＥＴである。第１ハイサイドスイッチ４１のソースと第１ローサイドスイッチ４２のドレインとは、第１接続点４７を介して接続されている。第１ハイサイドスイッチ４１のドレインは、配線３５に接続され、第１ローサイドスイッチ４２のソースは、グランドに接続されている。
【００２５】
第２ハイサイドスイッチ４４および第２ローサイドスイッチ４５は、いずれもＮチャネル型のＭＯＳＦＥＴであるが、第１ハイサイドスイッチ４１および第１ローサイドスイッチ４２に採用されているＭＯＳＦＥＴよりも電流容量が大きい。第２ハイサイドスイッチ４４のソースと第２ローサイドスイッチ４５のドレインとは、第２接続点４８を介して接続されている。第２ハイサイドスイッチ４４のドレインは、配線３５に接続され、第２ローサイドスイッチ４５のソースは、グランドに接続されている。
【００２６】
トランス２６は、一次側に設けられる一次巻線５１と、二次側に設けられる二次巻線５２とを備えている。
【００２７】
一次巻線５１の一端は、第１共振コンデンサ５３を介して、第１ハーフブリッジ回路４３の第１接続点４７に接続されている。また、一次巻線５１の一端は、第２共振コンデンサ５４を介して、第２ハーフブリッジ回路４６の第２接続点４８に接続されている。第２共振コンデンサ５４の静電容量は、第１共振コンデンサ５３の静電容量よりも大きい。一次巻線５１の他端は、グランドに接続されている。
【００２８】
二次巻線５２の一端は、配線６１を介して、第１ダイオード６２のアノードに接続されている。第１ダイオード６２のカソードには、配線６３が接続されている。二次巻線５２の他端は、配線６４を介して、第２ダイオード６５のアノードに接続されている。第２ダイオード６５のカソードは、配線６６を介して、配線６３に接続されている。また、二次巻線５２の一端と他端との中間点は、グランドに接続されている。
【００２９】
配線６３には、コンデンサ６７の一端が接続されている。コンデンサ６７の他端は、グランドに接続されている。配線６３は、スイッチング電源１の出力端子に接続されており、その出力端を介してモータなどの負荷に接続される。また、配線６３には、コンデンサ６７の一端が接続される点とスイッチング電源１の出力端子との間において、抵抗６８が設けられている。
【００３０】
＜制御構成＞
トランス２６の一次側には、ＰＦＣコントローラ７１、ＬＬＣコントローラ７２および切替回路７３が設けられている。また、トランス２６の一次側には、第１ハイサイドスイッチ４１、第１ローサイドスイッチ４２、第２ハイサイドスイッチ４４および第２ローサイドスイッチ４５にそれぞれ対応づけて、ＡＮＤ回路７４，７５，７６，７７が設けられている。
【００３１】
ＰＦＣコントローラ７１は、ＰＦＣスイッチ３４のゲートに接続されており、ＰＦＣスイッチ３４のゲートにＰＦＣスイッチ３４をオンおよびオフさせるＰＦＣイネーブル信号を入力する。
【００３２】
ＡＮＤ回路７４の第１入力端には、ＬＬＣコントローラ７２から信号が入力される。ＡＮＤ回路７４の第２入力端には、切替回路７３から第１ハーフブリッジイネーブル信号が入力される。ＡＮＤ回路７４の出力端は、レベルシフト回路７８を介して、第１ハイサイドスイッチ４１のゲートに接続されている。これにより、切替回路７３からＡＮＤ回路７４に入力される第１ハーフブリッジイネーブル信号の状態が「１」（＝ハイレベル）であるとき、ＬＬＣコントローラ７２からＡＮＤ回路７４に入力される信号のハイレベルとローレベルとの切り替わりに応じて、ＡＮＤ回路７４の出力信号がハイレベルとローレベルとに切り替わる。レベルシフト回路７８は、ＡＮＤ回路７４からハイレベルの信号が出力されている状態で、第１ハイサイドスイッチ４１がオンになるように、第１ハイサイドスイッチ４１のソース電位に応じた駆動信号（ゲート電圧）を第１ハイサイドスイッチ４１のゲートに入力する。一方、切替回路７３からＡＮＤ回路７４に入力される第１ハーフブリッジイネーブル信号の状態が「０」（＝ローレベル）であるとき、ＬＬＣコントローラ７２からＡＮＤ回路７４に入力される信号のレベルにかかわらず、ＡＮＤ回路７４からローレベルの信号が出力される。したがって、第１ハーフブリッジイネーブル信号の状態が「１」であって、ＬＬＣコントローラ７２からＡＮＤ回路７４に入力される信号がハイレベルの状態では、第１ハイサイドスイッチ４１がオンになり、第１ハーフブリッジイネーブル信号の状態が「０」であるか、または、第１ハーフブリッジイネーブル信号の状態が「１」であって、ＬＬＣコントローラ７２からＡＮＤ回路７４に入力される信号がローレベルの状態では、第１ハイサイドスイッチ４１がオフになる。
【００３３】
ＡＮＤ回路７５の第１入力端には、ＬＬＣコントローラ７２から信号が入力される。ＡＮＤ回路７５の第２入力端には、切替回路７３から第１ハーフブリッジイネーブル信号が入力される。ＡＮＤ回路７５の出力端は、第１ローサイドスイッチ４２のゲートに接続されている。これにより、切替回路７３からＡＮＤ回路７４に入力される第１ハーフブリッジイネーブル信号の状態が「１」であるとき、ＬＬＣコントローラ７２からＡＮＤ回路７５に入力される信号のハイレベルとローレベルとの切り替わりに応じて、ＡＮＤ回路７５の出力信号がハイレベルとローレベルとに切り替わる。一方、切替回路７３からＡＮＤ回路７４に入力される第１ハーフブリッジイネーブル信号の状態が「０」であるとき、ＬＬＣコントローラ７２からＡＮＤ回路７５に入力される信号のレベルにかかわらず、ＡＮＤ回路７５からローレベルの信号が出力される。したがって、第１ハーフブリッジイネーブル信号の状態が「１」であって、ＬＬＣコントローラ７２からＡＮＤ回路７５に入力される信号がハイレベルの状態では、第１ローサイドスイッチ４２がオンになり、第１ハーフブリッジイネーブル信号の状態が「０」であるか、または、第１ハーフブリッジイネーブル信号の状態が「１」であって、ＬＬＣコントローラ７２からＡＮＤ回路７５に入力される信号がローレベルの状態では、第１ローサイドスイッチ４２がオフになる。
【００３４】
ＡＮＤ回路７６の第１入力端には、ＬＬＣコントローラ７２から信号が入力される。ＡＮＤ回路７６の第２入力端には、切替回路７３から第２ハーフブリッジイネーブル信号が入力される。ＡＮＤ回路７６の出力端は、レベルシフト回路７９を介して、第２ハイサイドスイッチ４４のゲートに接続されている。これにより、切替回路７３からＡＮＤ回路７６に入力される第２ハーフブリッジイネーブル信号の状態が「１」（＝ハイレベル）であるとき、ＬＬＣコントローラ７２からＡＮＤ回路７６に入力される信号のハイレベルとローレベルとの切り替わりに応じて、ＡＮＤ回路７６の出力信号がハイレベルとローレベルとに切り替わる。レベルシフト回路７９は、ＡＮＤ回路７６からハイレベルの信号が出力されている状態で、第２ハイサイドスイッチ４４がオンになるように、第２ハイサイドスイッチ４４のソース電位に応じた駆動信号（ゲート電圧）を第２ハイサイドスイッチ４４のゲートに入力する。一方、切替回路７３からＡＮＤ回路７６に入力される第２ハーフブリッジイネーブル信号の状態が「０」（＝ローレベル）であるとき、ＬＬＣコントローラ７２からＡＮＤ回路７６に入力される信号のレベルにかかわらず、ＡＮＤ回路７６からローレベルの信号が出力される。したがって、第２ハーフブリッジイネーブル信号の状態が「１」であって、ＬＬＣコントローラ７２からＡＮＤ回路７６に入力される信号がハイレベルの状態では、第２ハイサイドスイッチ４４がオンになり、第２ハーフブリッジイネーブル信号の状態が「０」であるか、または、第２ハーフブリッジイネーブル信号の状態が「１」であって、ＬＬＣコントローラ７２からＡＮＤ回路７６に入力される信号がローレベルの状態では、第２ハイサイドスイッチ４４がオフになる。
【００３５】
ＡＮＤ回路７７の第１入力端には、ＬＬＣコントローラ７２から信号が入力される。ＡＮＤ回路７７の第２入力端には、切替回路７３から第２ハーフブリッジイネーブル信号が入力される。ＡＮＤ回路７７の出力端は、第２ローサイドスイッチ４５のゲートに接続されている。これにより、切替回路７３からＡＮＤ回路７６に入力される第２ハーフブリッジイネーブル信号の状態が「１」であるとき、ＬＬＣコントローラ７２からＡＮＤ回路７７に入力される信号のハイレベルとローレベルとの切り替わりに応じて、ＡＮＤ回路７７の出力信号がハイレベルとローレベルとに切り替わる。一方、切替回路７３からＡＮＤ回路７６に入力される第２ハーフブリッジイネーブル信号の状態が「０」であるとき、ＬＬＣコントローラ７２からＡＮＤ回路７７に入力される信号のレベルにかかわらず、ＡＮＤ回路７７からローレベルの信号が出力される。したがって、第２ハーフブリッジイネーブル信号の状態が「１」であって、ＬＬＣコントローラ７２からＡＮＤ回路７７に入力される信号がハイレベルの状態では、第２ローサイドスイッチ４５がオンになり、第２ハーフブリッジイネーブル信号の状態が「０」であるか、または、第２ハーフブリッジイネーブル信号の状態が「１」であって、ＬＬＣコントローラ７２からＡＮＤ回路７７に入力される信号がローレベルの状態では、第２ローサイドスイッチ４５がオフになる。
【００３６】
トランス２６の二次側には、電圧検出回路８１およびＡＳＩＣ８２が設けられている。
【００３７】
電圧検出回路８１は、配線６３に設けられた抵抗６８の両端間の電圧を増幅して出力する。
【００３８】
ＡＳＩＣ８２は、ＣＰＵを内蔵している。また、ＡＳＩＣ８２には、電圧検出回路８１が接続されており、電圧検出回路８１から出力される電圧をデジタル信号値に変換するＡＤコンバータが内蔵されている。ＣＰＵは、ＡＤコンバータから入力されるデジタル信号値（以下、「ＡＤコンバータ入力値」という。）に応じた大電流イネーブル信号を生成する。ＡＳＩＣ８２には、フォトカプラ８３の発光素子８４が接続され、フォトカプラ８３の受光素子８５は、トランス２６の一次側の切替回路７３に接続されている。大電流イネーブル信号は、ＡＳＩＣ８２からフォトカプラ８３を介して切替回路７３に入力される。
【００３９】
なお、抵抗６８の抵抗値は、既知の一定値であるから、ＡＤコンバータ入力値は、配線６３に流れる二次側電流値に対応しており、大電流イネーブル信号は、二次側電流値に応じた信号であるといえる。
【００４０】
＜スイッチング制御＞
ＡＳＩＣ８２では、ＡＤコンバータ入力値（二次側電流値）に応じた大電流イネーブル信号を生成するため、ＣＰＵにより、図２に示される信号生成処理が実行される。
【００４１】
スイッチング電源１から負荷への電力の供給が開始される前（電源オン前）は、大電流イネーブル信号の状態が「０」である。信号生成処理では、大電流イネーブル信号の状態が「０」であるとき（Ｓ１１）、ＣＰＵは、ＡＤコンバータ入力値が予め設定された第１設定値よりも大きいか否かを判断する（Ｓ１２）。
【００４２】
ＡＤコンバータ入力値が第１設定値以下である場合、ＣＰＵは、ＡＤコンバータ入力値が第１設定値よりも大きくないと判断して（Ｓ１２：ＮＯ）、大電流イネーブル信号の状態を「０」のまま維持する。
【００４３】
一方、ＣＰＵは、ＡＤコンバータ入力値が第１設定値よりも大きいと判断した場合（Ｓ１２：ＹＥＳ）、大電流イネーブル信号の状態を「１」に変更する（Ｓ１３）。したがって、この場合、ＡＳＩＣ８２から切替回路７３に入力される大電流イネーブル信号の状態が「０」から「１」に切り替わる。
【００４４】
大電流イネーブル信号の状態が「１」であるときには、ＣＰＵは、ＡＤコンバータ入力値が予め設定された第２設定値よりも小さいか否かを判断する（Ｓ１４）。第２設定値は、第１設定値と同じ値であってもよいし、第１設定値よりも小さい値であってもよい。
【００４５】
ＡＤコンバータ入力値が第２設定値以上である場合、ＣＰＵは、ＡＤコンバータ入力値が第２設定値よりも小さくないと判断して（Ｓ１４：ＮＯ）、大電流イネーブル信号の状態を「１」のまま維持する（Ｓ１３）。
【００４６】
一方、ＣＰＵは、ＡＤコンバータ入力値が第２設定値よりも小さいいと判断した場合（Ｓ１３：ＹＥＳ）、大電流イネーブル信号の状態を「１」から「０」に変更する（Ｓ１１）。したがって、この場合、ＡＳＩＣ８２から切替回路７３に入力される大電流イネーブル信号の状態が「１」から「０」に切り替わる。
【００４７】
トランス２６の一次側では、ＰＦＣコントローラ７１、ＬＬＣコントローラ７２および切替回路７３からそれぞれ出力される信号により、ＰＦＣスイッチ３４、第１ハイサイドスイッチ４１、第１ローサイドスイッチ４２、第２ハイサイドスイッチ４４および第２ローサイドスイッチ４５のオンおよびオフが切り替えられる。
【００４８】
切替回路７３は、ＣＰＵ（不図示）を内蔵している。切替回路７３では、大電流イネーブル信号に応じたＰＦＣイネーブル信号、第１ハーフブリッジイネーブル信号および第２ハーフブリッジイネーブル信号を生成するため、ＣＰＵ（不図示）により図３に示される信号生成処理が実行される。
【００４９】
スイッチング電源１から負荷への電力の供給が開始される前（電源オン前）は、ＰＦＣコントローラ７１からＰＦＣスイッチ３４に入力されるＰＦＣイネーブル信号の状態が「０」である。切替回路７３からＡＮＤ回路７４，７５に入力される第１ハーフブリッジイネーブル信号の状態が「０」である。また、切替回路７３からＡＮＤ回路７６，７７に入力される第２ハーフブリッジイネーブル信号の状態が「０」である。
【００５０】
スイッチング電源１から負荷への電力の供給が開始される際には（電源オン）、ＰＦＣコントローラ７１からＰＦＣスイッチ３４に入力されるＰＦＣイネーブル信号の状態が「０」のままにされる。また、切替回路７３からＡＮＤ回路７６，７７に入力される第２ハーフブリッジイネーブル信号の状態も「０」のままにされる。そして、切替回路７３からＡＮＤ回路７４，７５に入力される第１ハーフブリッジイネーブル信号の状態が「０」から「１」に切り替えられる。これにより、ＬＬＣコントローラ７２からＡＮＤ回路７４，７５に入力される信号（ＬＬＣハイサイド信号、ＬＬＣローサイド信号）の状態がハイレベル（Ｈ）とローレベル（Ｌ）とに切り替わることにより、第１ハーフブリッジ回路４３の第１ハイサイドスイッチ４１および第１ローサイドスイッチ４２のオンおよびオフが切り替わる状態となる。この状態が第１状態であり、第１状態では、共振コンデンサ容量が第１共振コンデンサ５３の静電容量となる。
【００５１】
第１状態において、ＡＳＩＣ８２から切替回路７３に入力される大電流イネーブル信号の状態が「０」から「１」に切り替わると（Ｓ２２：ＹＥＳ）、第１ハーフブリッジイネーブル信号の状態が「１」から「０」に切り替えられる（Ｓ２３）。これにより、ＬＬＣコントローラ７２から出力される信号の状態にかかわらず、第１ハイサイドスイッチ４１、第１ローサイドスイッチ４２、第２ハイサイドスイッチ４４および第２ローサイドスイッチ４５の全てがオフになり、いわゆるデッドタイム状態となる。
【００５２】
そして、ＬＬＣコントローラ７２からＡＮＤ回路７４，７５に入力される信号の状態がローレベル（ＬＬＣハイサイド＝Ｌ、ＬＬＣローサイド＝Ｌ）にされた後（Ｓ２４：ＹＥＳ）、ＰＦＣコントローラ７１からＰＦＣスイッチ３４に入力されるＰＦＣイネーブル信号の状態が「０」から「１」に切り替えられる（Ｓ２５）。これにより、ＰＦＣスイッチ３４がオンになって、配線２５とグランドとの間に発生する直流電圧がＰＦＣ回路２７により昇圧され、昇圧された直流電圧が配線３５とグランドとの間に印加される。
【００５３】
また、切替回路７３からＡＮＤ回路７６，７７に入力される第２ハーフブリッジイネーブル信号の状態が「１」に切り替えられる。切替回路７３からＡＮＤ回路７４，７５に入力される第１ハーフブリッジイネーブル信号の状態は「０」に維持される（Ｓ２５）。これにより、ＬＬＣコントローラ７２からＡＮＤ回路７４，７５に入力される信号の状態がハイレベルとローレベルとに切り替わることにより、第２ハーフブリッジ回路４６の第２ハイサイドスイッチ４４および第２ローサイドスイッチ４５のオンおよびオフが切り替わる状態となる。この状態が第２状態であり、第２状態では、共振コンデンサ容量が第２共振コンデンサ５４の静電容量となる。
【００５４】
第２状態において、ＡＳＩＣ８２から切替回路７３に入力される大電流イネーブル信号の状態が「１」から「０」に切り替わると（Ｓ２６：ＹＥＳ）、第２ハーフブリッジイネーブル信号の状態が「１」から「０」に切り替えられる（Ｓ２７）。これにより、ＬＬＣコントローラ７２から出力される信号の状態にかかわらず、第１ハイサイドスイッチ４１、第１ローサイドスイッチ４２、第２ハイサイドスイッチ４４および第２ローサイドスイッチ４５の全てがオフになり、いわゆるデッドタイム状態となる。
【００５５】
その後、ＬＬＣコントローラ７２からＡＮＤ回路７６，７７に入力される信号の状態がローレベル（ＬＬＣハイサイド＝Ｌ、ＬＬＣローサイド＝Ｌ）にされた後（Ｓ２８：ＹＥＳ）、ＰＦＣコントローラ７１からＰＦＣスイッチ３４に入力されるＰＦＣイネーブル信号の状態が「１」から「０」に切り替えられる（Ｓ２１）。また、切替回路７３からＡＮＤ回路７４，７５に入力される第１ハーフブリッジイネーブル信号の状態が「０」から「１」に切り替えられる。これにより、スイッチング電源１の状態が再び第１状態となる。
【００５６】
＜作用効果＞
以上のように、第１ハイサイドスイッチ４１と第１ローサイドスイッチ４２とが第１接続点４７で接続されることにより、第１ハーフブリッジ回路４３が形成されている。トランス２６の一次巻線５１の一端と第１接続点４７との間に、第１共振コンデンサ５３が設けられている。また、第２ハイサイドスイッチ４４と第２ローサイドスイッチ４５とが第２接続点４８で接続されることにより、第２ハーフブリッジ回路４６が形成されている。トランス２６の一次巻線５１の一端と第２接続点４８との間に、第２共振コンデンサ５４が設けられている。
【００５７】
第２ハイサイドスイッチ４４および第２ローサイドスイッチ４５の両方がオフにされて、第１ハイサイドスイッチ４１および第１ローサイドスイッチ４２がオン／オフ制御される第１状態では、共振コンデンサ容量が第１共振コンデンサ５３の静電容量となる。一方、第１ハイサイドスイッチ４１および第１ローサイドスイッチ４２の両方がオフにされて、第２ハイサイドスイッチ４４および第２ローサイドスイッチ４５がオン／オフ制御される第２状態では、共振コンデンサ容量が第２共振コンデンサ５４の静電容量となる。
【００５８】
したがって、第１状態と第２状態との切り替えにより、共振コンデンサ容量を変更することができる。そして、第１状態と第２状態との切り替えの際には、第１ハイサイドスイッチ４１、第１ローサイドスイッチ４２、第２ハイサイドスイッチ４４および第２ローサイドスイッチ４５の全てがオフにされるので、第１共振コンデンサ５３および第２共振コンデンサ５４の一方に電荷が溜まっていても、その電荷が第１共振コンデンサ５３および第２共振コンデンサ５４の他方に流れ込むことがない。
【００５９】
よって、共振コンデンサ容量の変更の際に、その変更のためにオン／オフされるスイッチ、つまり第１ハイサイドスイッチ４１、第１ローサイドスイッチ４２、第２ハイサイドスイッチ４４および第２ローサイドスイッチ４５が破壊されるおそれを低減することができる。
【００６０】
また、第１共振コンデンサ５３の静電容量は、第２共振コンデンサ５４の静電容量よりも小さい。そのため、第１ハイサイドスイッチ４１および第１ローサイドスイッチ４２には、第２ハイサイドスイッチ４４および第２ローサイドスイッチ４５よりも流れる電流が少ないため電流容量の小さいＭＯＳＦＥＴが採用されている。これにより、スイッチング電源１のコストを低減することができる。
【００６１】
＜第２実施形態＞
トランス２６の一次側の構成は、図１に示される構成に限らず、図４に示される構成であってもよい。なお、図４において、図１に示される各部に相当する部分には、それらの各部と同一の参照符号が付されている。また、以下では、その同一の参照符号が付された部分の説明を省略する。
【００６２】
図４に示される構成では、２個のダイオードＤ５，Ｄ６が追加されている。ダイオードＤ５，Ｄ６の各アノードは、商用電源１３に接続されている。ダイオードＤ５，Ｄ６の各カソードは、配線１０１に接続されている。
【００６３】
第１ハイサイドスイッチ４１および第１ローサイドスイッチ４２を有する第１ハーフブリッジ回路４３は、配線３５に接続されず、配線１０１に接続されている。すなわち、第１ハーフブリッジ回路４３の第１ハイサイドスイッチ４１のドレインは、配線１０１に接続されている。
【００６４】
また、配線１０１とグランドとの間には、コンデンサ１０２が設けられている。
【００６５】
この構成によれば、第１ハーフブリッジ回路４３には、ＰＦＣ回路２７を介さずに直流電圧が印加される。一方、第２ハーフブリッジ回路４６には、ＰＦＣ回路２７を介して直流電圧が印加される。この構成によっても、前述した作用効果と同様の作用効果を奏することができる。
【００６６】
また、第１ハーフブリッジ回路４３は、ＰＦＣ回路２７を経由せずに電圧が印加されるので、配線１０１とグランドとの間に発生する直流電圧が昇圧されずにそのまま印加される。そのため、第１ハイサイドスイッチ４１および第１ローサイドスイッチ４２には、第２ハイサイドスイッチ４４および第２ローサイドスイッチ４５よりも耐圧の低いＭＯＳＦＥＴが採用されている。これにより、スイッチング電源１のコストを低減することができる。
【００６７】
＜第３実施形態＞
トランス２６の一次側の構成は、図５に示される構成であってもよい。なお、図５において、図１に示される各部に相当する部分には、それらの各部と同一の参照符号が付されている。また、以下では、その同一の参照符号が付された部分の説明を省略する。
【００６８】
図５に示される構成では、一次巻線５１の一端は、共振コンデンサ１１１および第１共振リアクトル１１２を介して、第１ハーフブリッジ回路４３の第１接続点４７に接続されている。また、一次巻線５１の一端は、共振コンデンサ１１１および第２共振リアクトル１１３を介して、第２ハーフブリッジ回路４６の第２接続点４８に接続されている。第１共振リアクトル１１２のインダクタンスは、第２共振リアクトル１１３のインダクタンスよりも小さい。
【００６９】
この構成によっても、前述した図１に示される構成による作用効果と同様の作用効果を奏することができる。
【００７０】
＜第４実施形態＞
トランス２６の一次側の構成は、図６に示される構成であってもよい。なお、図６において、図１に示される各部に相当する部分には、それらの各部と同一の参照符号が付されている。また、以下では、その同一の参照符号が付された部分の説明を省略する。
【００７１】
図６に示される構成では、一次巻線５１の一端は、第１共振コンデンサ１２１および第１共振リアクトル１２２を介して、第１ハーフブリッジ回路４３の第１接続点４７に接続されている。また、一次巻線５１の一端は、第２共振コンデンサ１２３および第２共振リアクトル１２４を介して、第２ハーフブリッジ回路４６の第２接続点４８に接続されている。第１共振コンデンサ１２１の静電容量と第１共振リアクトル１２２のインダクタンスの積は、第２共振コンデンサ１２３の静電容量と第２共振リアクトル１２４のインダクタンスの積よりも小さい。
【００７２】
この構成によっても、前述した図１に示される構成による作用効果と同様の作用効果を奏することができる。
【００７３】
＜変形例＞
以上、本発明のいくつかの実施の形態について説明したが、本発明は、さらに他の形態で実施することもできる。また、前述の各構成には、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００７４】
１：スイッチング電源
２６：トランス
２７：ＰＦＣ回路
４１：第１ハイサイドスイッチ
４２：第１ローサイドスイッチ
４３：第１ハーフブリッジ回路
４４：第２ハイサイドスイッチ
４５：第２ローサイドスイッチ
４６：第２ハーフブリッジ回路
４７：第１接続点
４８：第２接続点
５１：一次巻線
５２：二次巻線
５３：第１共振コンデンサ
５４：第２共振コンデンサ
７１：ＰＦＣコントローラ
７２：ＬＬＣコントローラ
７３：切替回路
８２：ＡＳＩＣ
１１１：共振コンデンサ
１１２：第１共振リアクトル
１１３：第２共振リアクトル
１２１：第１共振コンデンサ
１２２：第１共振リアクトル
１２３：第２共振コンデンサ
１２４：第２共振リアクトル
【図１】
2020156211.tif 000003
【図２】
2020156211.tif 000004
【図３】
2020156211.tif 000005
【図４】
2020156211.tif 000006
【図５】
2020156211.tif 000007
【図６】
2020156211.tif 000008