(57)【要約】      （修正有）【課題】出力電圧の誤差を低減可能な電力変換装置の制御装置を提供する。【解決手段】制御装置２００は、上アーム１１０と下アーム１２０を有する電力変換装置１００に使用される。コントローラ２１０は、制御指令Ｕ＊にもとづいて上アーム１１０を制御するハイサイドパルスＵＰと下アーム１２０を制御するローサイドパルスＵＮを生成する。コントローラ２１０は、第１モードにおいて、一サイクルの出力電圧Ｕの平均的な状態が、制御指令Ｕ＊に応じた目標状態に近づくように動作する。また第２モードにおいて、複数のサイクルにわたる出力電圧Ｕの平均的な状態が、制御指令Ｕ＊に応じた目標状態に近づくように動作する。【選択図】図３
2020028158.tif 000002
【特許請求の範囲】
【請求項１】
上アームと下アームを有する電力変換装置に使用される制御装置であって、
制御指令にもとづいて前記上アームを制御するハイサイドパルスと前記下アームを制御するローサイドパルスを生成するコントローラを含み、
前記コントローラは、第１モードにおいて、一サイクルの出力電圧の平均的な状態が、制御指令に応じた目標状態となるように動作し、第２モードにおいて、複数のサイクルにわたる前記出力電圧の平均的な状態が、前記制御指令に応じた目標状態に近づくように動作することを特徴とする制御装置。
【請求項２】
前記コントローラは、前記第２モードにおいて、電流の極性が負であるときに、（i）１サイクルの間、前記ハイサイドパルスと前記ローサイドパルスがオフレベルである第１状態と、（ii）１サイクルのうち、所定時間だけ、前記ローサイドパルスがオフレベルであり、残りの時間オンレベルである第２状態と、を選択可能であることを特徴とする請求項１に記載の制御装置。
【請求項３】
前記コントローラは、前記第２モードにおいて、電流の極性が正であるときに、（i）１サイクルの間、前記ハイサイドパルスがオンレベルであり、前記ローサイドパルスがオフレベルである第３状態と、（ii）１サイクルのうち、所定時間、前記ハイサイドパルスがオフレベルであり、残りの時間オンレベルである第４状態と、を選択可能であることを特徴とする請求項１または２に記載の制御装置。
【請求項４】
前記コントローラは、
（i）前記制御指令にもとづいてデューティ比指令を生成し、
（ii）前記デューティ比指令に応じて相補的にオンレベルとなる前記ハイサイドパルスおよび前記ローサイドパルスを生成するものであり、
前記第２モードにおける前記デューティ比指令は、２値から選択されることを特徴とする請求項２または３に記載の制御装置。
【請求項５】
前記第２モードにおける前記コントローラの状態は、累積的な誤差が小さくなるように選択されることを特徴とする請求項２から４のいずれかに記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関する。
【背景技術】
【０００２】
産業機械、産業車両、工場、電気自動車、発電システムなどに、インバータやコンバータをはじめとする電力変換装置が使用される。図１は、電力変換装置の一例であるインバータ装置を示す回路図である。
【０００３】
インバータ装置１００Ｒは、上アーム１１０、下アーム１２０、ハイサイドドライバ１３０、ローサイドドライバ１４０および制御装置２００Ｒを備える。上アーム１１０および下アーム１２０は、一対のＤＣリンク１０２、１０４の間に設けられる。上アーム１１０は、並列に接続されるハイサイドスイッチ１１２と還流（フライホイル）ダイオード１１４を含む。下アーム１２０もローサイドスイッチ１２２、還流ダイオード１２４を含み同様に構成される。
【０００４】
制御装置２００Ｒには、出力電圧Ｕの目標値を指示する制御指令（相電圧指令）Ｕ＊が与えられており、制御指令Ｕ＊にもとづいて、上アーム１１０、下アーム１２０それぞれのゲート信号ＵＰ，ＵＮを生成する。制御指令Ｕ＊は、出力電圧Ｕのキャリアサイクル当たりの平均値の目標値に相当する。ハイサイドドライバ１３０は、ゲート信号ＵＰにもとづいてハイサイドスイッチ１１２をスイッチングし、ローサイドドライバ１４０はゲート信号ＵＮにもとづいてローサイドスイッチ１２２をスイッチングする。
【０００５】
ハイサイドスイッチ１１２とローサイドスイッチ１２２が同時にオンとなると、貫通電流が流れてしまうことから、貫通電流を防止するためにデッドタイムＴｄが導入される。図２は、デッドタイムＴｄを説明する図である。Ｖｐ＝Ｖｄｃ，Ｖｎ＝０としている。
【０００６】
出力電圧Ｕの周波数、言い換えればその周期（キャリア周期）Ｔｃは一定である。ハイサイドパルスＵＰとローサイドパルスＵＮは、デッドタイムＴｄを挟みながら交互にハイレベルに遷移する。デッドタイムＴｄの間、ハイサイドスイッチ１１２、ローサイドスイッチ１２２は両方オフである。この例では、可変のハイレベル時間Ｔｐｗｍを有するＰＷＭ信号Ｕ（ｔ）＊が生成される。そしてＰＷＭ信号のポジエッジは、ゲート信号ＵＮのネガエッジを規定し、ＰＷＭ信号のネガエッジは、ゲート信号ＵＰのネガエッジを規定する。またゲート信号ＵＮとＵＰの一方のポジエッジは、他方のネガエッジからＴｄ遅れて発生する。
【０００７】
ハイサイドスイッチ１１２がオンであり、かつローサイドスイッチ１２２がオフである期間（Ｔｏｎ）、出力電圧Ｕ（ｔ）はハイレベル（Ｖｄｃ）となり、反対に、ハイサイドスイッチ１１２がオフ、ローサイドスイッチ１２２がオンである期間、出力電圧Ｕ（ｔ）はローレベル（０Ｖ）となる。
【０００８】
一方、デッドタイムＴｄの間、出力ノードＯＵＴに発生する出力電圧Ｕ（ｔ）は、電流Ｉの向きに応じて定まる。図１において、電流Ｉの符号を、紙面右向きに流れる向きを正にとる。Ｉ＞０であるとき、デッドタイムＴｄの間、下アーム１２０の還流ダイオード１２４に電流Ｉが流れ、したがってデッドタイムＴｄの間、Ｕ（ｔ）＝−Ｖｆ≒０Ｖとなる。Ｖｆはダイオードの順電圧である。
【０００９】
Ｉ＞０であるときの出力電圧Ｕ（ｔ）の平均値は、Ｕ（Ｉ＞０）は、式（１）で表される。
Ｕ（Ｉ＞０）＝Ｖｄｃ×（Ｔｐｗｍ−Ｔｄ）／Ｔｃ      …（１）
【００１０】
Ｉ＜０であるとき、デッドタイムＴｄの間、上アーム１１０の還流ダイオード１１４に電流Ｉが流れ、したがってＵ（ｔ）＝Ｖｄｃ＋Ｖｆ≒Ｖｄｃとなる。実際の出力電圧Ｕ（ｔ）がハイレベルとなる時間は、ＴｐｗｍよりもＴｄだけ長くなり、サイクル平均値Ｕ（Ｉ＜０）は、式（２）で表される。
Ｕ（Ｉ＜０）＝Ｖｄｃ×（Ｔｐｗｍ＋Ｔｄ）／Ｔｃ    …（２）
【００１１】
このように、デッドタイムＴｄにおける電流Ｉの向きに応じて、パルス幅Ｔｐｗｍ（すなわち制御指令Ｕ＊）と出力電圧Ｕの関係が異なるため、電流Ｉの向きに応じて、パルス幅Ｔｐｗｍが補正される。これをデッドタイム補償という。具体的には、Ｉ＞０のとき、Ｔｐｗｍ＝Ｕ＊／Ｖｄｃ×Ｔｃ＋Ｔｄとなる。Ｉ＜０のとき、Ｔｐｗｍ＝Ｕ＊／Ｖｄｃ×Ｔｃ−Ｔｄとなる。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明者は、デッドタイム補償について検討した結果、以下の課題を認識するに至った。
【００１３】
ハイサイドパルスＵＰあるいはローサイドパルスＵＮは、それらの生成方法や制御装置２００Ｒのハードウェア的な構成に起因して、最小パルス幅や最大パルス幅の制限を受ける場合がある。このパルス幅の制約により、出力電圧の範囲が制限され、デッドタイム補償がうまく働かない状況が生じていた。
【００１４】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、出力電圧の誤差を低減可能な制御装置の提供にある。
【課題を解決するための手段】
【００１５】
本発明のある態様は、上アームと下アームを有する電力変換装置に使用される制御装置に関する。制御装置は、制御指令にもとづいて上アームを制御するハイサイドパルスと下アームを制御するローサイドパルスを生成するコントローラを含む。コントローラは、第１モードにおいて、一サイクルの出力電圧の平均的な状態が、制御指令に応じた目標状態となるように動作し、第２モードにおいて、複数のサイクルにわたる出力電圧の平均的な状態が、制御指令に応じた目標状態に近づくように動作する。
【００１６】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１７】
本発明によれば、出力電圧の誤差を低減できる。
【図面の簡単な説明】
【００１８】
【図１】電力変換装置の一例であるインバータ装置を示す回路図である。
【図２】デッドタイムＴｄを説明する図である。
【図３】実施の形態に係るインバータ装置のブロック図である。
【図４】パルス幅変調器の動作の一例を示す波形図である。
【図５】デューティ比指令を変化させたときの波形図である。
【図６】図６（ａ）は、Ｉ＞０のときの、デューティ比指令Ｄに対する出力電圧Ｕ（ｔ）の実際のデューティ比ｄおよび出力電圧Ｕの関係を示す図であり、図６（ｂ）は、Ｉ＜０のときの、デューティ比指令Ｄに対する出力電圧Ｕ（ｔ）のデューティ比ｄおよび出力電圧Ｕの関係を示す図である。
【図７】第２モード（Ｉ＜０）の動作を説明する図である。
【図８】累積誤差ｅｒｒにもとづく状態制御を説明する図である。
【図９】第２モード（Ｉ＞０）の動作を説明する図である。
【発明を実施するための形態】
【００１９】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２０】
電力変換装置の一例として、単相インバータを例として、本発明の実施の形態を説明する。図３は、実施の形態に係るインバータ装置１００のブロック図である。インバータ装置１００は、上アーム１１０、下アーム１２０、ハイサイドドライバ１３０、ローサイドドライバ１４０および制御装置２００を備える。上アーム１１０および下アーム１２０は、２本のＤＣリンク（上側電源ライン、下側電源ライン）１０２，１０４の間に直列に設けられる。上アーム１１０はハイサイドスイッチ１１２、還流ダイオード１１４を含み、下アーム１２０は、ローサイドスイッチ１２２、還流ダイオード１２４を含む。
【００２１】
２本のＤＣリンク１０２、１０４の電圧をそれぞれ、Ｖｐ，Ｖｎと表記し、それらの電位差をＤＣリンク電圧Ｖｄｃと称する。本実施の形態では、Ｖｐ＝Ｖｄｃ，Ｖｎ＝０Ｖとして説明する。
【００２２】
上アーム１１０と下アーム１２０の接続ノードを、出力ノードＯＵＴと称し、出力ノードＯＵＴに発生する電圧のキャリア周期の平均をＵ、瞬時値あるいは波形をＵ（ｔ）と表記する。
【００２３】
制御装置２００には、出力電圧（相電圧）Ｕ（ｔ）の目標値を指示する制御指令（相電圧）Ｕ＊が与えられ、上アーム１１０、下アーム１２０それぞれのオン、オフを規定するハイサイドパルスＵＰ，ローサイドパルスＵＮを生成する。ハイサイドドライバ１３０はハイサイドパルスＵＰにもとづいて上アーム１１０のハイサイドスイッチ１１２を駆動し、ローサイドドライバ１４０はローサイドパルスＵＮにもとづいて下アーム１２０のローサイドスイッチ１２２を駆動する。
【００２４】
制御装置２００は、電流監視部２０２およびコントローラ２１０を含む。電流監視部２０２は出力端子ＯＵＴに流れる電流Ｉを監視する。
【００２５】
コントローラ２１０は、制御指令Ｕ＊にもとづいてデューティ比指令を生成し、デューティ比指令にもとづいてキャリア信号をパルス幅変調することにより、ハイサイドパルスＵＰおよびローサイドパルスＵＮを生成する。
【００２６】
コントローラ２１０は、ハードウェアとしては、ＣＰＵやメモリの組み合わせで構成され、ソフトウェアプログラムとの組み合わせで、以下で説明する機能を実現することができる。あるいは、制御装置２００は、ソフトウェアでなく、ハードウェアのみで機能を実現してもよく、たとえばひとつあるいは複数のＡＳＩＣ（Application Specific Integrated Circuit）で構成することも可能である。
【００２７】
コントローラ２１０は、デューティ比指令生成部２２０およびパルス幅変調器２３０を含む。デューティ比指令生成部２２０は、制御指令Ｕ＊にもとづいて、デューティ比の指令値（デューティ比指令）Ｄを生成する。デューティ比指令Ｄは、制御指令Ｕ＊、ＤＣリンク電圧ＶＤＣ、電流の向きに応じて規定される。デューティ比指令Ｄは、変調率ｍと読み替えることができる。
【００２８】
パルス幅変調器２３０は、デューティ比指令Ｄに応じたパルス幅を有し、デッドタイムＴｄを挟んで相補的にオンレベルとなるハイサイドパルスＵＰとローサイドパルスＵＮを生成する。
【００２９】
パルス幅変調器２３０によるハイサイドパルスＵＰ，ローサイドパルスＵＮの生成方法は特に限定されず、公知技術を用いればよい。
【００３０】
図４は、パルス幅変調器２３０の動作の一例を示す波形図である。２つのパルスＵＰ，ＵＮは、デューティ比指令Ｄと三角波キャリアＣＴとの比較にもとづいて生成してもよい。三角波キャリアＣＴのピークは、デューティ比０（最小変調率）に対応し、そのボトムはデューティ比１（最大変調率）に対応する。Ｖｐ＝Ｖｄｃ，Ｖｎ＝０の場合、最小変調率は０、最大変調率は１となり、デューティ比と変調率は同じとみなせる。
【００３１】
時刻ｔ１に、デューティ比指令Ｄと三角波キャリアＣＴの上りスロープがクロスすると、ローサイドパルスＵＮがオフレベル（ロー）に遷移する。そして時刻ｔ１からデッドタイムＴｄの経過後の時刻ｔ２に、ハイサイドパルスＵＰがオンレベル（ハイ）に遷移する。
【００３２】
時刻ｔ３に、デューティ比指令Ｄと三角波キャリアＣＴの下りスロープがクロスすると、ハイサイドパルスＵＰがオフレベル（ロー）に遷移する。そして時刻ｔ３からデッドタイムＴｄの経過後の時刻ｔ４に、ローサイドパルスＵＮがオンレベル（ハイ）に遷移する。
【００３３】
デューティ比指令Ｄは、時刻ｔ１〜ｔ３の区間長（パルス幅Ｔｐｗｍと称する）を規定する。図２に示したオン時間Ｔｏｎとパルス幅Ｔｐｗｍとの間には、
Ｔｏｎ＝Ｔｐｗｍ−Ｔｄ
の関係が成り立つ。
【００３４】
図５は、デューティ比指令を変化させたときの波形図である。デューティ比指令Ｄは、５つの範囲に分割して考えることができ、図５には、５つの範囲に対応する５つのサイクルが示される。最上段は、デューティ比指令Ｄと三角波キャリアＣＴを示す。２段目は、デューティ比指令Ｄと三角波キャリアＣＴの交点で遷移するＰＷＭパルスを示す。ＰＷＭパルスのポジエッジは、ローサイドパルスのネガエッジを規定し、ＰＷＭパルスのネガエッジは、ハイサイドパルスのネガエッジを規定する。デューティ比指令Ｄは、ＰＷＭパルスのデューティ比、すなわちパルス幅Ｔｐｗｍを規定し、Ｔｐｗｍ＝Ｄ×Ｔｃの関係が成り立つ。また出力電圧Ｕ（ｔ）がハイとなる区間（ハイ区間）をＴｈと表記し、そのデューティ比をｄ＝Ｔｈ／Ｔｃで規定するものとする。出力電圧Ｕ（ｔ）の平均値Ｕは、Ｕ＝Ｖｄｃ×ｄである。
【００３５】
（i）  Ｄ＜０
デューティ比指令Ｄと三角波キャリアＣＴは交差せず、ＰＷＭパルスはローを維持し、したがってキャリア周期Ｔｃの間、ＵＰはロー、ＵＮはハイである。出力電圧Ｕ（ｔ）は、Ｉ＞０，Ｉ＜０いずれの場合であっても、ローレベル（≒０Ｖ）である。したがって、Ｔｈ＝０，ｄ＝０、Ｕ＝０である。
【００３６】
（ii）  ０＜Ｄ＜ｄ０
ｄ０は、デッドタイムＴｄの長さで決まるデューティ比であり、ｄ０＝Ｔｄ／Ｔｃである。この範囲は、ＰＷＭパルスのパルス幅ＴｐｗｍがデッドタイムＴｄより短い状態である。とする。時刻ｔ１にローサイドパルスＵＮがローに遷移する。時刻ｔ１からデッドタイム経過後の時刻ｔ２に、ハイサイドパルスＵＰがハイに遷移するはずであるが、それより前の時刻ｔ３に、ＰＷＭパルスのネガエッジが現れるため、ハイサイドパルスＵＰは１サイクルの間、ローを維持し続ける。時刻ｔ３からデッドタイムＴｄ経過後の時刻ｔ４に、ローサイドパルスＵＮがハイに遷移する。
【００３７】
Ｉ＞０のとき、Ｔｈ＝Ｔｐｗｍ、ｄ＝Ｔｐｗｍ／Ｔｃ＝Ｄ、Ｕ＝Ｖｄｃ×Ｄが得られる。
【００３８】
Ｉ＜０のとき、Ｔｈ＝Ｔｐｗｍ＋Ｔｄ、ｄ＝Ｄ＋ｄ０、Ｕ＝Ｖｄｃ×（Ｄ＋ｄ０）である。
【００３９】
（iii）  ｄ０＜Ｄ＜１−ｄ０
ＰＷＭパルスのパルス幅Ｔｐｗｍが、デッドタイムＴｄより長い状態である。この範囲の動作については、図４を参照して既に説明した通りである。
【００４０】
Ｉ＞０のとき、Ｔｈ＝Ｔｐｗｍ−Ｔｄ、ｄ＝Ｄ−ｄ０、Ｕ＝Ｖｄｃ×（Ｄ−ｄ０）である。
【００４１】
Ｉ＜０のとき、Ｔｈ＝Ｔｐｗｍ＋Ｔｄ、ｄ＝Ｄ＋ｄ０、Ｕ＝Ｖｄｃ×（Ｄ＋ｄ０）である。
【００４２】
（iv）  １−ｄ０＜Ｄ＜１
ＰＷＭパルスのパルス幅Ｔｐｗｍが、（Ｔｃ−Ｔｄ）より長く、キャリア周期Ｔｃより短い状態である。ハイサイドパルスＵＰは、時刻ｔ１からデッドタイムＴｄ経過後の時刻ｔ２にハイに遷移し、時刻ｔ３にローに遷移する。一方、ローサイドパルスＵＮは、キャリア周期Ｔｃの間、ローを維持し続ける。
【００４３】
Ｉ＞０のとき、Ｔｈ＝Ｔｐｗｍ−Ｔｄ、ｄ＝Ｄ−ｄ０、Ｕ＝Ｖｄｃ×（Ｄ−ｄ０）である。
【００４４】
Ｉ＜０のとき、Ｔｈ＝Ｔｃ、ｄ＝１、Ｕ＝Ｖｄｃである。
【００４５】
（v）  １＜Ｄ
デューティ比指令Ｄは三角波キャリアＣＴと交差せず、ＰＷＭパルスは１サイクルの間、ハイを維持し、したがってキャリア周期Ｔｃの間、ＵＰはハイ、ＵＮはローである。出力電圧Ｕ（ｔ）は、Ｉ＞０，Ｉ＜０いずれの場合であっても、Ｔｈ＝Ｔｃ、Ｔｈ＝Ｔｃ、ｄ＝１、Ｕ＝Ｖｄｃである。
【００４６】
図６（ａ）は、Ｉ＞０のときの、デューティ比指令Ｄに対する出力電圧Ｕ（ｔ）の実際のデューティ比ｄおよび出力電圧Ｕ（１サイクルの平均値）の関係を示す図である。
【００４７】
図６（ｂ）は、Ｉ＜０のときの、デューティ比指令Ｄに対する出力電圧Ｕ（ｔ）のデューティ比ｄおよび出力電圧Ｕ（１サイクルの平均値）の関係を示す図である。
【００４８】
図６（ａ）から明かなように、Ｉ＞０のとき、出力電圧Ｕのデューティ比ｄは、（１−ｄ０）〜１の範囲をとることができず、出力電圧Ｕは（Ｖｄｃ−Ｕｄ）〜Ｖｄｃの範囲をとることができない。Ｕｄ＝Ｖｄｃ×ｄ０である。図６（ｂ）から明かなように、Ｉ＜０のとき、出力電圧Ｕのデューティ比ｄは、０〜ｄ０の範囲をとることができず、出力電圧Ｕは０〜Ｕｄの範囲をとることができない。出力不能な範囲にハッチングを付す。
【００４９】
Ｉ＞０，Ｉ＜０それぞれの時の、Ｄとｄの関係は、デューティ比指令生成部２２０に、テーブルあるいは演算式として保持される。
【００５０】
デューティ比指令生成部２２０は、第１モード、第２モードの２つのモードが選択可能である。目標電圧の指令値Ｕ＊が、出力可能な範囲に含まれるとき、第１モードが選択され、出力不能な範囲に含まれるとき第２モードが選択される。
・Ｉ＞０
０＜Ｕ＊＜（Ｖｄｃ−Ｕｄ）のとき、第１モード
（Ｖｄｃ−Ｕｄ）＜Ｕ＊＜Ｖｄｃのとき、第２モード
・Ｉ＜０
Ｕｄ＜Ｕ＊＜Ｖｄｃのとき第１モード
０＜Ｕ＊＜Ｕｄのとき第２モード
【００５１】
たとえばデューティ比指令生成部２２０は、制御指令Ｕ＊に対応する目標デューティ比（目標変調率）をＤ＊＝Ｕ＊／Ｖｄｃを計算する。そして以下の条件にもとづいて動作モードを選択してもよい。
【００５２】
・Ｉ＞０
０＜Ｄ＊＜（１−ｄ０）のとき、第１モード
（１−ｄ０）＜Ｕ＊＜１のとき、第２モード
・Ｉ＜０
ｄ０＜Ｄ＊＜１のとき第１モード
０＜Ｄ＊＜ｄ０のとき第２モード
【００５３】
続いて第１モード、第２モードの動作を説明する。
（第１モード）
第１モードでは、ｄ＝Ｄ＊を与える制御指令Ｄが生成される。第１モードでは、一サイクルの出力電圧Ｕ（ｔ）の平均的な状態が、制御指令に応じた目標状態となるように、ハイサイドパルスＵＰとローサイドパルスＵＮが生成される。
【００５４】
（第２モード）
上述のように、デューティ比指令生成部２２０は、目標デューティ比Ｄ＊が、第１モードで出力不可能な場合、第２モードで動作する。第２モードにおいて、ハイサイドパルスＵＰおよびローサイドパルスＵＮは、複数のサイクルにわたる出力電圧Ｕ（ｔ）の平均的な状態が、制御指令Ｕ＊に応じた目標状態に近づくように生成される。
【００５５】
第２モードでは、出力電圧Ｕは、２値から選択可能としてもよく、２値の出力電圧に対応して、コントローラは２つの状態から選択可能とすることができる。以下、第２モードについて、Ｉ＜０，Ｉ＞０の場合に分けて説明する。
【００５６】
（Ｉ＜０のとき）
Ｉ＜０のとき、出力電圧Ｕの一方の値Ｕ１は０（Ｖｎ）とすることができ、それに対応する第１状態φ１では、１サイクルの間、ハイサイドパルスＵＰとローサイドパルスＵＮがオフレベルに固定される。第１状態φ１は、図５の（i）に対応する。
【００５７】
Ｉ＜０のとき、出力電圧Ｕの他方の値Ｕ２はＵｄとすることができ、それに対応する第２状態φ２では、１サイクルのうち、所定時間（デッドタイムＴｄ）だけ、ローサイドパルスＵＮがオフレベルであり、残りの時間オンレベルである。ハイサイドパルスＵＰは、１サイクルの間、オフレベルに固定されてもよい。第２状態φ２は、図５の（ii）に対応する。
【００５８】
図７は、第２モード（Ｉ＜０）の動作を説明する図である。複数サイクルにわたる第１状態φ１と第２状態φ２の出現確率をＰ１，Ｐ２（ただしＰ１＋Ｐ２＝１）とする。複数サイクルの出力電圧Ｕ（ｔ）の平均Ｕ（ａｖｅ）は、以下の式で表される。
Ｕ（ａｖｅ）＝Ｐ１×Ｕ１＋Ｐ２×Ｕ２
＝Ｐ２×Ｕｄ
【００５９】
図７の例では、連続する５サイクルのうち、３サイクルが第１状態φ１、２サイクルが第２状態φ２であり、Ｐ１＝０．６、Ｐ２＝０．４となるから、
Ｕ（ａｖｅ）＝０．４×Ｕｄ
となる。
【００６０】
このように、第２モードでは、第１状態φ１と第２状態φ２の出現確率Ｐ１，Ｐ２、すなわち出現履歴を変化させることにより、Ｉ＜０の状況において、０＜Ｕ＜Ｕｄの範囲のデューティ比を出力可能となる。
【００６１】
続いて、第２モードにおけるデューティ比指令Ｄの生成方法を説明する。
（第１の方法）
連立方程式を解いて、出現確率Ｐ１，Ｐ２を計算してもよい。
Ｕ＊＝Ｐ１×Ｕ１＋Ｐ２×Ｕ２
Ｐ１＋Ｐ２＝１
【００６２】
（第２の方法）
あるいは、サイクル毎に出力電圧Ｕ（あるいはデューティ比）の累積誤差ｅｒｒを計算し、累積誤差ｅｒｒが小さくなるように、第１状態φ１と第２状態φ２を選択してもよい。図８は、累積誤差ｅｒｒにもとづく状態制御を説明する図である。第１状態φ１を選択したときに、目標電圧Ｕ＊と出力電圧Ｕ１の誤差を−δ１とする。第２状態φ２を選択したときの、目標電圧Ｕ＊と出力電圧Ｕ２の誤差を＋δ２とする。
【００６３】
誤差ｅｒｒの初期値を０とする。１サイクル目において、Ｕ１を選択したときの累積誤差はｅｒｒ１＝ｅｒｒ−δ１＝−δ１となる。反対にＵ２を選択したときの累積誤差はｅｒｒ２＝０＋δ２＝＋δ２となる。２つの絶対値を比較すると、｜ｅｒｒ１｜＞｜ｅｒｒ２｜であるから、１サイクル目はＵ２が選択される。そして累積誤差ｅｒｒは、ｅｒｒ２に更新される。
【００６４】
２サイクル目において、Ｕ１を選択したときの累積誤差はｅｒｒ１＝ｅｒｒ−δ１となり、Ｕ２を選択したときの累積誤差はｅｒｒ２＝ｅｒｒ＋δ２となる。２つの絶対値を比較すると、｜ｅｒｒ１｜＜｜ｅｒｒ２｜であるから、２サイクル目はＵ１が選択される。
【００６５】
この動作を繰り返すことにより、累積誤差ｅｒｒを小さくするように、出力電圧を選択できる。図８の制御は、ΔΣ変調と等価である。
【００６６】
デューティ比指令生成部２２０は、第２モードにおいて、デューティ比指令Ｄを、第１状態φ１に対応する第１値ｄ１と、第２状態φ２に対応する第２値ｄ２の２値から選択して出力すればよい。第１値ｄ１は、図５におけるＰＷＭ信号のパルス幅Ｔｐｗｍがゼロとなる範囲で規定してもよい。第２値ｄ２は、ＰＷＭ信号のパルス幅Ｔｐｗｍが非ゼロで最小となるように決めてもよい。図６（ｂ）には、第１値ｄ１と第２値ｄ２が例示的に示される。
【００６７】
（Ｉ＞０のとき）
続いてＩ＞０の場合を説明する。出力電圧Ｕの２値のうちの一方Ｕ３はＶｄｃ（＝Ｖｐ）とすることができ、それに対応する第３状態φ３では、１サイクルの間、ハイサイドパルスＵＰがオンレベルであり、ローサイドパルスＵＮがオフレベルである。第３状態φ３は、図５の（v）に対応する。
【００６８】
Ｉ＞０のときの出力電圧Ｕの２値のうちの他方Ｕ４は（Ｖｐ−Ｕｄ）＝（Ｖｄｃ−Ｕｄ）とすることができ、それに対応する第４状態φ４では、１サイクルのうち、所定時間Ｔｙ、ハイサイドパルスＵＰがオンレベルであり、残りの時間（Ｔｃ−Ｔｙ）、オフレベルである。ローサイドパルスＵＮは、１サイクルの間、オフレベルに固定されてもよい。また所定時間Ｔｙは、生成可能な最大オン時間であってもよく、Ｔｙ＝Ｔｃ−Ｔｄであってもよい。第４状態φ４は、図５の（iv）に対応する。
【００６９】
図９は、第２モード（Ｉ＞０）の動作を説明する図である。複数サイクルにわたる第３状態φ３と第４状態φ４の出現確率をＰ３，Ｐ４（ただしＰ３＋Ｐ４＝１）とする。複数サイクルの出力電圧Ｕ（ｔ）の平均Ｕ（ａｖｅ）は、以下の式で表される。
Ｕ（ａｖｅ）＝Ｐ３×Ｕ３＋Ｐ４×Ｕ４
＝Ｐ３×Ｖｄｃ＋Ｐ４×（Ｖｄｃ−Ｕｄ）
【００７０】
図９の例では、連続する５サイクルのうち、３サイクルが第３状態φ３、２サイクルが第４状態φ４であり、Ｐ３＝０．６、Ｐ４＝０．４となる。
【００７１】
このように、第２モードによれば、Ｉ＞０の状況においても、第１モードで出力できない（Ｖｄｃ−Ｕｄ）〜Ｖｄｃの範囲の電圧Ｕを生成できる。
【００７２】
デューティ比指令生成部２２０は、第２モードにおいて、デューティ比指令Ｄを、第３状態φ３に対応する第３値ｄ３と、第４状態φ４に対応する第４値ｄ４の２値から選択して出力すればよい。第３値ｄ３は、図５におけるＰＷＭ信号のパルス幅Ｔｐｗｍがキャリア周期と等しくなるように規定すればよい。第４値ｄ４は、ＰＷＭ信号のパルス幅Ｔｐｗｍがキャリア周期より小さい範囲で最大となるように決めればよい。図６（ａ）には、第３値ｄ３と第４値ｄ４が例示的に示される。
【００７３】
Ｉ＞０の場合も、Ｉ＜０の場合と同じ方法により、各サイクルの状態を選択することができる。
【００７４】
以上、本発明を実施例にもとづいて説明した。本発明は上記実施形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本発明の範囲にあることは、当業者に理解されるところである。以下、こうした変形例を説明する。
【００７５】
（変形例１）
実施の形態では、単相のインバータを例としたが、本発明はそれに限定されず、三相インバータなどに適用することも可能である。あるいは、インバータ以外の電力変換装置、たとえばＤＣ／ＤＣコンバータや、ＡＣ／ＤＣコンバータなどにも本発明は適用可能である。要するに、上アームと下アームを有し、オン時間の最大値あるいは最小値が制限されるさまざまな用途に適用可能である。
【００７６】
（変形例２）
ハイサイドパルスとローサイドパルスの生成方法は図４のそれに限定されない。たとえば、高さ方向にオフセットした２本の三角波キャリアＣＴ１，ＣＴ２を生成し、２本の三角波キャリアＣＴ１、ＣＴ２の一方とデューティ比指令値との交点にもとづいて、ハイサイドパルスを生成し、残りの一方とデューティ比指令値との交点にもとづいて、ローサイドパルスを生成してもよい。この場合においても、ハイサイドパルス、ローサイドパルスそれぞれのパルス幅が取り得る範囲が制約を受けることが知られており、インバータの出力電圧の範囲は制約される。このような場合においても、上述の第２モードは有効である。
【００７７】
（変形例３）
また、実施の形態では、ハイサイドパルスのハイ期間が、キャリア周期Ｔｃのセンターに位置する場合を説明したがその限りでなく、ハイ区間が、キャリア周期Ｔｃの両端に位置するように、ハイサイドパルスを生成してもよい。
【００７８】
（変形例４）
実施の形態では、Ｖｐ＝Ｖｄｃ，Ｖｎ＝０としたがその限りでなく、Ｖｐ＝Ｖｄｃ／２、Ｖｎ＝−Ｖｄｃ／２としてもよい。また制御指令Ｕ＊に対応する目標デューティ比は、Ｄ＊＝（Ｕ＊＋Ｖｄｃ／２）／Ｖｄｃとなる。変調率ｍとデューティ比Ｄの関係は、
ｍ＝（Ｄ−１／２）
となり、最大変調率は１，最小変調率は−１である。
【００７９】
（変形例５）
第２モードにおける状態の選択に際して、出力電圧の累積誤差に着目したが、その限りでない。当業者によれば、出力電圧、デューティ比、変調率、オン時間は、相互に１対１で対応付けられることが理解され、したがってデューティ比の累積誤差、変調率の累積誤差、オン時間の累積誤差のいずれかが小さくなるように、出力状態を選択してもよい。
【００８０】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００８１】
１００  インバータ装置
１０２，１０４  ＤＣリンク
１１０  上アーム
１１２  ハイサイドスイッチ
１１４  還流ダイオード
１２０  下アーム
１２２  ローサイドスイッチ
１２４  還流ダイオード
１３０  ハイサイドドライバ
１４０  ローサイドドライバ
２００  制御装置
２１０  コントローラ
２２０  デューティ比指令生成部
２３０  パルス幅変調器
ＵＰ  ハイサイドパルス
ＵＮ  ローサイドパルス
【図１】
2020028158.tif 000003
【図２】
2020028158.tif 000004
【図３】
2020028158.tif 000005
【図４】
2020028158.tif 000006
【図５】
2020028158.tif 000007
【図６】
2020028158.tif 000008
【図７】
2020028158.tif 000009
【図８】
2020028158.tif 000010
【図９】
2020028158.tif 000011