(57)【要約】【課題】従来の電圧発生回路よりも実動作部の動作範囲を拡張する。【解決手段】基準電圧を生成する基準電圧生成部（１０１）と、第１のレギュレータ電圧を生成する第１のＮ型トランジスタ（１２１）、および第１のレギュレータ電圧の入力によって動作する第１の回路（１２２）を有するレプリカ部（１２０）と、第２のレギュレータ電圧を生成する第２のＮ型トランジスタ（１３１）、および第２のレギュレータ電圧の入力によって動作する第２の回路（１３２）を有する実動作部（１０３）と、を備え、第１のＮ型トランジスタ（１２１）における電流能力と第１の回路（１２２）における電流能力との比が、第２のＮ型トランジスタ（１３１）における電流能力と第２の回路（１３２）における電流能力との比と異なる。【選択図】図２
2020028113.tif 000002
【特許請求の範囲】
【請求項１】
外部の電源電圧に依存することなく、基準電圧を生成する基準電圧生成部と、
前記基準電圧の入力によって第１のレギュレータ電圧を生成する第１のＮ型トランジスタ、および前記第１のレギュレータ電圧の入力によって動作する第１の回路を有するとともに、前記基準電圧を用いてゲート電圧を生成するレプリカ部と、
前記ゲート電圧の入力によって第２のレギュレータ電圧を生成する第２のＮ型トランジスタ、および前記第２のレギュレータ電圧の入力によって動作する第２の回路を有する実動作部と、を備え、
前記第１のＮ型トランジスタにおける電流能力と前記第１の回路における電流能力との比が、前記第２のＮ型トランジスタにおける電流能力と前記第２の回路における電流能力との比と異なることを特徴とする電圧発生回路。
【請求項２】
前記基準電圧と前記第１のレギュレータ電圧とを比較し、比較結果を前記レプリカ部に出力する比較部をさらに備え、
前記レプリカ部は、前記比較結果に応じて前記ゲート電圧を生成することを特徴とする請求項１に記載の電圧発生回路。
【請求項３】
前記第１のＮ型トランジスタおよび前記第２のＮ型トランジスタのそれぞれが、エンハンスメント型のＮ型トランジスタであることを特徴とする請求項１または２に記載の電圧発生回路。
【請求項４】
前記第１のＮ型トランジスタおよび前記第２のＮ型トランジスタのそれぞれが、ディプリーション型のＮ型トランジスタであることを特徴とする請求項１または２に記載の電圧発生回路。
【請求項５】
請求項１に記載の電圧発生回路を備えたことを特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧発生回路、および当該電圧発生回路を備えた固体撮像素子に関する。
【背景技術】
【０００２】
レギュレータ用基準電圧発生回路（以下、「基準電圧発生回路」と略記）をはじめとする、外部の電源電圧に依存しない電圧発生回路は従来からよく知られており、レギュレータ電圧を高電圧にするための研究開発が進められている。
【０００３】
例えば、図８に示す従来の基準電圧発生回路５００は、基準電圧生成部５０１、レプリカ部５２０および実動作部５０３を備えている。基準電圧生成部５０１は、２つのＰ型トランジスタ（以下、「ＰＭＯＳ−Ｔｒ」）５１１で構成されるカレントミラー部５１０を有している。レプリカ部５２０は、第１のＮ型トランジスタ（以下、「ＮＭＯＳ−Ｔｒ」）５２１および疑似機能回路５２２を有している。実動作部５０３は、第２のＮＭＯＳ−Ｔｒ５３１および機能回路５３２を有している。第１・第２のＮＭＯＳ−Ｔｒ５２１・５３１は、ディプリーション型であってもよいし、エンハンスメント型であってもよい。
【０００４】
ここで、基準電圧生成部５０１は基準電圧Ｖｒｅｆを生成し、第１のＮＭＯＳ−Ｔｒ５２１は第１のレギュレータ電圧Ｖｒｏを生成し、第２のＮＭＯＳ−Ｔｒ５３１は第２のレギュレータ電圧Ｖｃを生成する。
【０００５】
また、特許文献１には、参照電圧および非安定電圧に基づいてバイアス電圧を生成するバイアス電圧生成回路と、当該バイアス電圧回路から供給されるバイアス電圧に基づいて非安定電圧を安定化し、機能回路に供給する電圧供給回路と、を備えた電源安定化回路が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−０５５５８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の基準電圧発生回路５００では、第１のＮＭＯＳ−Ｔｒ５２１の電流能力ＸＮと疑似機能回路５２２の電流能力ＸＮとの比が、第２のＮＭＯＳ−Ｔｒ５３１の電流能力Ｘ１と機能回路５３２の電流能力Ｘ１との比と同じになる（１：１）。すなわち、図９のグラフに示すように、第１のＮＭＯＳ−Ｔｒ５２１の電流能力ＸＮが第２のＮＭＯＳ−Ｔｒ５３１の電流能力Ｘ１のＮ倍であれば、疑似機能回路５２２の電流能力ＸＮも機能回路５３２の電流能力Ｘ１のＮ倍となる。
【０００８】
ここで、図９のグラフにおいて、第１のＮＭＯＳ−Ｔｒ５２１の特性を示すグラフと疑似機能回路５２２の特性を示すグラフとの交点の電圧が第１のレギュレータ電圧Ｖｒｏとなる。また、第２のＮＭＯＳ−Ｔｒ５３１の特性を示すグラフと機能回路５３２の特性を示すグラフとの交点の電圧が第２のレギュレータ電圧Ｖｃとなる。
【０００９】
以上より、レプリカ部５２０の構成要素の電流能力ＸＮが実動作部５０３の構成要素の電流能力Ｘ１のＮ倍であれば、第１のレギュレータ電圧Ｖｒｏと第２のレギュレータ電圧Ｖｃとの関係は、図９のグラフに示すように「Ｖｒｏ＝Ｖｃ」となる。なお、このとき、基準電圧Ｖｒｅｆと第１のレギュレータ電圧Ｖｒｏとは同じ電圧となる。
【００１０】
上記の各関係により、実動作部５０３の動作範囲を拡張すべく第２のレギュレータ電圧Ｖｃを外部の電源電圧Ｖｄｄに近い電圧に設定しようとすると、基準電圧Ｖｒｅｆを高い電圧にしなければならなくなる。しかしながら、基準電圧Ｖｒｅｆは、２つのＰＭＯＳ−Ｔｒ５１１が飽和領域で動作する範囲までしか設定できないことから、基準電圧Ｖｒｅｆを高い電圧にすることには限界があった。そのため、基準電圧生成部５０１の動作範囲に律速されて第２のレギュレータ電圧Ｖｃを電源電圧Ｖｄｄに近い電圧まで上げることができず、実動作部５０３の動作範囲を十分に拡張できないという問題点があった。
【００１１】
また、特許文献１に開示された電源安定化回路においても、参照電圧を高い電圧にすることには限界があり、機能回路に供給される電圧を電源電圧に近い電圧まで上げることができないという上記と同様の問題点があった。
【００１２】
本発明の一実施形態は、上記の問題点に鑑みてなされたものであり、その目的は、電圧発生回路の実動作部の動作範囲を拡張することにある。
【課題を解決するための手段】
【００１３】
（１）本発明の一実施形態は、外部の電源電圧に依存することなく、基準電圧を生成する基準電圧生成部と、前記基準電圧の入力によって第１のレギュレータ電圧を生成する第１のＮ型トランジスタ、および前記第１のレギュレータ電圧の入力によって動作する第１の回路を有するとともに、前記基準電圧を用いてゲート電圧を生成するレプリカ部と、前記ゲート電圧の入力によって第２のレギュレータ電圧を生成する第２のＮ型トランジスタ、および前記第２のレギュレータ電圧の入力によって動作する第２の回路を有する実動作部と、を備え、前記第１のＮ型トランジスタにおける電流能力と前記第１の回路における電流能力との比が、前記第２のＮ型トランジスタにおける電流能力と前記第２の回路における電流能力との比と異なる、電圧発生回路。
（２）また、本発明のある実施形態は、上記（１）の構成に加え、前記基準電圧と前記第１のレギュレータ電圧とを比較し、比較結果を前記レプリカ部に出力する比較部をさらに備え、前記レプリカ部は、前記比較結果に応じて前記ゲート電圧を生成する、電圧発生回路。
（３）また、本発明のある実施形態は、上記（１）、または上記（２）の構成に加え、前記第１のＮ型トランジスタおよび前記第２のＮ型トランジスタのそれぞれが、エンハンスメント型のＮ型トランジスタである、電圧発生回路。
（４）また、本発明のある実施形態は、上記（１）、または上記（２）の構成に加え、前記第１のＮ型トランジスタおよび前記第２のＮ型トランジスタのそれぞれが、ディプリーション型のＮ型トランジスタである、電圧発生回路。
（５）また、本発明のある実施形態は、上記（１）の実施形態に係る電圧発生回路を備えた、固体撮像素子。
【発明の効果】
【００１４】
本発明の一実施形態によれば、従来の電圧発生回路に比べてレギュレータ電圧を高い電圧に設定することができ、実動作部の動作範囲を拡張することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る固体撮像素子の回路図である。
【図２】本発明の一実施形態に係る基準電圧発生回路の回路図である。
【図３】第１・第２のＮＭＯＳ−Ｔｒがエンハンスメント型のＮ型トランジスタの場合における、上記基準電圧発生回路の回路図である。
【図４】本発明の一実施形態に係る基準電圧発生回路における、第１・第２のＮＭＯＳ−Ｔｒの特性および疑似機能回路・機能回路の特性について、その一例を示すグラフである。
【図５】本発明の一実施形態に係る基準電圧発生回路における、第１・第２のＮＭＯＳ−Ｔｒの特性および疑似機能回路・機能回路の特性について、他の例を示すグラフである。
【図６】（ａ）は、本発明の一実施形態に係るレプリカ部の変形例を示す回路図である。（ｂ）は、本発明の一実施形態に係る実動作部の変形例を示す回路図である。
【図７】（ａ）は、本発明の一実施形態に係るレプリカ部の他の変形例を示す回路図である。（ｂ）は、本発明の一実施形態に係る実動作部の他の変形例を示す回路図である。
【図８】従来の基準電圧発生回路の回路図である。
【図９】従来の基準電圧発生回路における、第１・第２のＮＭＯＳ−Ｔｒの特性および疑似機能回路・機能回路の特性を示すグラフである。
【発明を実施するための形態】
【００１６】
以下の説明において、説明の便宜上、特定の項目について説明した構成と同一の機能を有する構成については、同一の符号を付記してその説明を省略する。
【００１７】
〔固体撮像素子の構成〕
本発明の一実施形態に係る固体撮像素子１は、半導体集積回路が形成された、平面視矩形形状の半導体基板（例えばシリコン単結晶基板）である。固体撮像素子１は、例えばＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ−ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサである。
【００１８】
図１に示すように、固体撮像素子１は、画素部１ａ、行選択回路１ｂ、画素負荷回路１ｃ、アナログデジタル変換部１ｄ、列選択回路１ｅ、センサアンプ１ｆおよび信号処理部１ｇを備えている。画素部１ａは、マトリックス状に配置される複数の単位画素１１を備えている。
【００１９】
行選択回路１ｂは、画素部１ａ内の複数の行のうちいずれか１行分の単位画素１１を選択する。選択された１行分の単位画素１１は、入射光をアナログ信号に変換し、対応する画素信号線１２を通じて、対応するアナログデジタル変換器（詳細は後述）にアナログ信号を転送する。画素負荷回路１ｃは、単位画素１１からの出力を電流電圧変換する定電流源回路である。
【００２０】
アナログデジタル変換部１ｄは、参照電圧生成部１３、基準電圧発生回路１００（詳細は後述）、カウンタ生成部１４および複数のアナログデジタル変換器を備えている。また、１つのアナログデジタル変換器につき、比較器１５およびラッチ部１６を備えている。
【００２１】
参照電圧生成部１３は、時間の経過とともに変動する参照電圧を生成し、比較器１５に出力する。比較器１５は、基準電圧発生回路１００から入力された第２のレギュレータ電圧Ｖｃ（詳細は後述）と参照電圧とを比較し、参照電圧がアナログ信号電圧を上回った時点で出力信号を反転させる。比較器１５は、後述する機能回路（第２の回路）１３２（図２等参照）に相当する。カウンタ生成部１４は、カウンタデータを生成してラッチ部１６に出力する。ラッチ部１６は、比較器１５の出力信号が反転する時点をトリガとして、入力されたカウンタデータをラッチする。
【００２２】
列選択回路１ｅは、画素部１ａ内の複数の列のうちいずれか１列分の単位画素１１を選択する。センサアンプ１ｆは、ラッチ部１６から転送されたデータを増幅して信号処理部１ｇに出力する。信号処理部１ｇは、ラッチ部１６からセンサアンプ１ｆを介して転送されたデータを信号処理する。
【００２３】
上述の固体撮像素子１の構成によれば、基準電圧発生回路１００を備えていることから、従来の固体撮像素子に比べて第２のレギュレータ電圧Ｖｃを高い電圧に設定することができ、比較器１５のような実動作部の動作範囲を拡張することができる。
【００２４】
なお、図１に示す固体撮像素子１は、後述する第１・第２のＮＭＯＳ−Ｔｒ１２１・１３１がディプリーション型のＮ型トランジスタである基準電圧発生回路１００を備えているが、この構成はあくまで一例である。固体撮像素子１は、例えば、第１・第２のＮＭＯＳ−Ｔｒ１２１・１３１がエンハンスメント型のＮ型トランジスタである基準電圧発生回路１００を備えていてもよい（図３参照）。
【００２５】
〔基準電圧発生回路の構成〕
本発明の一実施形態に係る基準電圧発生回路（電圧発生回路）１００は、半導体集積回路の一部を構成し、外部の電源電圧Ｖｄｄ（図２等参照）に依存することなく、基準電圧Ｖｒｅｆ（定電圧：図２等参照）を出力する。図２に示すように、基準電圧発生回路１００は、基準電圧生成部１０１、基準電圧出力部１０２および実動作部１０３を備えている。
【００２６】
基準電圧生成部１０１は、外部の電源電圧Ｖｄｄに依存することなく、基準電圧Ｖｒｅｆを生成する。基準電圧生成部１０１は、２つのＰＭＯＳ−Ｔｒ１１１で構成されたカレントミラー部１１０、および抵抗Ｒを有している。カレントミラー部１１０は、抵抗Ｒを介してＧＮＤに接続されている。抵抗Ｒに参照電流Ｉｒｅｆが流れることにより、基準電圧Ｖｒｅｆが生成される。基準電圧生成部１０１にて生成された基準電圧Ｖｒｅｆは、基準電圧出力部１０２に出力される。
【００２７】
基準電圧出力部１０２は、基準電圧生成部１０１にて生成された基準電圧Ｖｒｅｆを用いてゲート電圧Ｖｇを生成し、実動作部１０３に出力する。基準電圧出力部１０２は、レプリカ部１２０およびオペアンプ（比較部）１２３を有している。
【００２８】
オペアンプ１２３は、２つの入力電圧の差分を増幅する回路である。具体的には、基準電圧生成部１０１にて生成された基準電圧Ｖｒｅｆが、オペアンプ入力電圧としてオペアンプ１２３に入力される。オペアンプ１２３に入力された基準電圧Ｖｒｅｆは当該オペアンプ１２３にて増幅され、レプリカ部１２０に出力される。また、オペアンプ１２３は、基準電圧Ｖｒｅｆと第１のレギュレータ電圧Ｖｒｏとを比較し、比較結果をレプリカ部１２０に出力する。オペアンプ１２３は、基準電圧発生回路１００の動作中、基準電圧Ｖｒｅｆと第１のレギュレータ電圧Ｖｒｏとの比較を継続して実行する。
【００２９】
レプリカ部１２０は、ソース電圧が電源電圧Ｖｄｄである第１のＮＭＯＳ−Ｔｒ（第１のＮ型トランジスタ）１２１、および疑似機能回路（第１の回路）１２２で構成されており、実動作部１０３の動作状態を模した回路構成になっている。レプリカ部１２０は、オペアンプ１２３から入力された比較結果に応じてゲート電圧Ｖｇを生成し、当該ゲート電圧Ｖｇを実動作部１０３に出力する。具体的には、レプリカ部１２０は、オペアンプ１２３による比較結果が「Ｖｒｅｆ＝Ｖｒｏ」となった場合にゲート電圧Ｖｇを生成する。
【００３０】
また、オペアンプ１２３にて増幅された基準電圧Ｖｒｅｆは、第１のＮＭＯＳ−Ｔｒ１２１のゲート電圧として当該第１のＮＭＯＳ−Ｔｒ１２１に入力される。増幅された基準電圧Ｖｒｅｆが第１のＮＭＯＳ−Ｔｒ１２１に入力されることにより、当該第１のＮＭＯＳ−Ｔｒ１２１は第１のレギュレータ電圧Ｖｒｏを生成し、疑似機能回路１２２に出力する。疑似機能回路１２２はＧＮＤと接続しており、第１のレギュレータ電圧Ｖｒｏの入力によって動作する。
【００３１】
実動作部１０３は、ソース電圧が電源電圧Ｖｄｄである第２のＮＭＯＳ−Ｔｒ（第２のＮ型トランジスタ）１３１、および機能回路１３２を有している。具体的には、基準電圧出力部１０２から出力されたゲート電圧Ｖｇが第２のＮＭＯＳ−Ｔｒ１３１に入力されることにより、当該第２のＮＭＯＳ−Ｔｒ１３１は第２のレギュレータ電圧Ｖｃを生成し、機能回路１３２に出力する。機能回路１３２はＧＮＤと接続しており、第２のレギュレータ電圧Ｖｃの入力によって動作する。
【００３２】
本実施形態では、第１・第２のＮＭＯＳ−Ｔｒ１２１・１３１はディプリーション型のＮ型トランジスタとなっているが、エンハンスメント型のＮ型トランジスタであってもよい。第１・第２のＮＭＯＳ−Ｔｒ１２１・１３１がエンハンスメント型のＮ型トランジスタの場合、基準電圧発生回路１００の回路構成は、例えば図３に示すような構成となる。
【００３３】
なお、ディプリーション型のＮ型トランジスタの方がエンハンスメント型のＮ型トランジスタよりも閾値Ｖｔｈ（図４、図５および図９参照）が小さいことから、第２のレギュレータ電圧Ｖｃをより高い電圧に設定することができる。一方、エンハンスメント型のＮ型トランジスタは、ディプリーション型のＮ型トランジスタと比べてレイアウト面積を小さくでき、コンパクトな基準電圧発生回路１００を実現することができるという利点がある。
【００３４】
〔電流能力の比と第２のレギュレータ電圧との関係〕
レプリカ部１２０において、第１のＮＭＯＳ−Ｔｒ１２１の電流能力はＸＮ、疑似機能回路１２２の電流能力はＸＭ（ＸＭ≠ＸＮ）となっており、上記２つの電流能力の比はＸＮ：ＸＭとなる。一方、実動作部１０３において、第２のＮＭＯＳ−Ｔｒ１３１の電流能力はＸ１、機能回路１３２の電流能力はＸ１となっており、上記２つの電流能力の比はＸ１：Ｘ１＝１：１となる。
【００３５】
すなわち、基準電圧発生回路１００では、第１のＮＭＯＳ−Ｔｒ１２１の電流能力ＸＮと疑似機能回路１２２の電流能力ＸＭとの比が、第２のＮＭＯＳ−Ｔｒ１３１の電流能力Ｘ１と機能回路１３２の電流能力Ｘ１との比と異なっている。
【００３６】
これにより、基準電圧Ｖｒｅｆと第１のレギュレータ電圧Ｖｒｏと第２のレギュレータ電圧Ｖｃとの関係は、「Ｖｒｅｆ＝Ｖｒｏ≠Ｖｃ」となる。「Ｖｒｅｆ＝Ｖｒｏ≠Ｖｃ」の関係が得られることから、第１のＮＭＯＳ−Ｔｒ１２１の電流能力ＸＮと疑似機能回路１２２の電流能力ＸＭとの比を適宜調整することで、第１のレギュレータ電圧Ｖｒｏよりも第２のレギュレータ電圧Ｖｃを高く設定することが可能となる。言い換えれば、基準電圧Ｖｒｅｆを高い電圧に設定することなく（基準電圧生成部１０１の動作範囲に律速されることなく）、第２のレギュレータ電圧Ｖｃを高く設定して実動作部１０３の動作範囲を拡張することができる。
【００３７】
例えば、疑似機能回路１２２の電流能力ＸＭを調整して第１のレギュレータ電圧Ｖｒｏよりも第２のレギュレータ電圧Ｖｃを高く設定する（Ｖｒｏ＜Ｖｃ）場合であれば、図４のグラフに示すように、上記電流能力ＸＭを小さくすればよい。すなわち、疑似機能回路１２２の電流能力ＸＭを機能回路５３２の電流能力Ｘ１のＮ倍からＭ倍（Ｍ＜Ｎ）にまで小さくすることで、第２のＮＭＯＳ−Ｔｒ５３１の特性を示すグラフと機能回路５３２の特性を示すグラフとの交点が紙面向かって右側に移動する（図９参照）。上記交点が紙面向かって右側に移動するということは、当該交点の電圧である第２のレギュレータ電圧Ｖｃが大きくなることを表す。
【００３８】
また例えば、第１のＮＭＯＳ−Ｔｒ１２１の電流能力ＸＮを調整してＶｒｏ＜Ｖｃとする場合であれば、図５のグラフに示すように、上記電流能力ＸＮを大きくすればよい。すなわち、第１のＮＭＯＳ−Ｔｒ１２１の電流能力ＸＮを第２のＮＭＯＳ−Ｔｒ１３１の電流能力Ｘ１のＮ倍からＭ´倍（Ｍ´＞Ｎ）にまで大きくすることで、第２のＮＭＯＳ−Ｔｒ５３１の特性を示すグラフと機能回路５３２の特性を示すグラフとの交点が紙面向かって右側に移動する（図９参照）。このことは、第２のレギュレータ電圧Ｖｃが大きくなることを表す。
【００３９】
〔変形例〕
本実施形態に係る基準電圧発生回路１００には、複数の変形例が想定される。例えば、実動作部１０３がファーストコンパレータ用の場合、基準電圧発生回路１００は、図６の（ａ）に示すような回路構成のレプリカ部１２０、および図６の（ｂ）に示すような回路構成の実動作部１０３を備えていてもよい。また例えば、実動作部１０３がセカンドコンパレータ用の場合、基準電圧発生回路１００は、図７の（ａ）に示すような回路構成のレプリカ部１２０、および図７の（ｂ）に示すような回路構成の実動作部１０３を備えていてもよい。
【００４０】
〔付記事項〕
本発明は上述した実施形態・変形例に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【符号の説明】
【００４１】
１                  固体撮像素子
１００、５００      基準電圧発生回路（電圧発生回路）
１０１、５０１      基準電圧生成部
１０３、５０３      実動作部
１２０、５２０      レプリカ部
１２１、５２１      第１のＮＭＯＳ−Ｔｒ（第１のＮ型トランジスタ）
１２２、５２２      疑似機能回路（第１の回路）
１２３              オペアンプ（比較部）
１３１、５３１      第２のＮＭＯＳ−Ｔｒ（第２のＮ型トランジスタ）
１３２、５３２      機能回路（第２の回路）
Ｖｄｄ              電源電圧
Ｖｒｅｆ            基準電圧
Ｖｒｏ              第１のレギュレータ電圧
Ｖｇ                ゲート電圧
Ｖｃ                第２のレギュレータ電圧
【図１】
2020028113.tif 000003
【図２】
2020028113.tif 000004
【図３】
2020028113.tif 000005
【図４】
2020028113.tif 000006
【図５】
2020028113.tif 000007
【図６】
2020028113.tif 000008
【図７】
2020028113.tif 000009
【図８】
2020028113.tif 000010
【図９】
2020028113.tif 000011