(57)【要約】【課題】電源装置の応答特性を向上させつつ、スイッチング素子の温度上昇を抑制すること。【解決手段】電源装置は、制御信号がオフとなるオフ期間の幅を一定に維持し、かつ、制御信号がオンとなるオン期間の幅を可変とすることで出力電圧を制御するように構成されている。さらに、電源装置は、一次巻線のインダクタンスと容量素子の容量とによって定まる共振回路の共振周期にオフ期間の幅が近づくようにオフ期間の幅を設定するように構成されている。【選択図】図３
2020156151.tif 000002
【特許請求の範囲】
【請求項１】
オンとオフとを繰り返す制御信号にしたがってオンとオフとを繰り返すスイッチング素子と、
前記スイッチング素子の電流流入端子と電流流出端子と接続された容量素子と、
前記スイッチング素子に接続された一次巻線と、前記一次巻線に比例した電圧を生成する二次巻線とを有するトランスと、
前記二次巻線により生成された電圧を整流することで出力電圧を生成する整流回路と、
前記制御信号を前記スイッチング素子に印加することで前記出力電圧を制御する制御部と、を有し、
前記制御部は、前記制御信号がオフとなるオフ期間の幅を一定に維持し、かつ、前記制御信号がオンとなるオン期間の幅を可変とすることで前記出力電圧を制御するように構成されており、さらに、前記制御部は、前記一次巻線のインダクタンスと前記容量素子の容量とによって定まる共振回路の共振周期に前記オフ期間の幅が近づくように前記オフ期間の幅を設定するように構成されていることを特徴とする電源装置。
【請求項２】
前記オフ期間の幅を示す情報を記憶する記憶部をさらに有し、
前記制御部は、前記記憶部に記憶されている情報に基づき前記オフ期間の幅を設定するように構成されていることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記オフ期間の幅を示す情報は、前記電源装置の検査過程において決定されて、前記記憶部に書き込まれることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記一次巻線のインダクタンスの個体差と前記容量素子の容量の個体差に応じた前記共振周期に対応した前記出力電圧であって、前記電源装置の検査過程で測定された前記出力電圧に応じて前記オフ期間の幅を示す情報が決定されていることを特徴とする請求項３に記載の電源装置。
【請求項５】
前記電源装置の検査過程で測定された前記出力電圧は一つ以上の分類閾値と比較されることで前記出力電圧に対応する前記オフ期間の幅を示す情報が決定されることを特徴とする請求項４に記載の電源装置。
【請求項６】
前記電源装置の検査過程で測定された前記出力電圧が第一分類閾値以下であれば前記オフ期間の幅は第一幅に決定され、前記電源装置の検査過程で測定された前記出力電圧が前記第一分類閾値以下でなければ前記オフ期間の幅は、前記第一幅よりも小さな第二幅に決定されることを特徴とする請求項５に記載の電源装置。
【請求項７】
前記第一幅は、前記出力電圧を前記第一分類閾値以下とするような前記共振周期のばらつきの範囲における中心値であることを特徴とする請求項６に記載の電源装置。
【請求項８】
前記第二幅は、前記出力電圧を前記第一分類閾値以下としないような前記共振周期のばらつきの範囲における中心値であることを特徴とする請求項６または７に記載の電源装置。
【請求項９】
前記電源装置の検査過程で測定された前記出力電圧が第一分類閾値以下であれば前記オフ期間の幅は第一幅に決定され、前記電源装置の検査過程で測定された前記出力電圧が前記第一分類閾値を越え、かつ、第二分類閾値以下であれば前記オフ期間の幅は、前記第一幅よりも小さな第二幅に決定され、前記電源装置の検査過程で測定された前記出力電圧が前記第二分類閾値以下でなければ前記オフ期間の幅は、前記第二幅よりも小さな第三幅に決定されることを特徴とする請求項５に記載の電源装置。
【請求項１０】
前記出力電圧と前記共振周期との間には相関関係が存在し、前記相関関係に基づき前記電源装置の検査過程で測定された前記出力電圧に対応する前記共振周期が決定され、当該決定された共振周期が前記オフ期間の幅を示す情報として決定されることを特徴とする請求項４に記載の電源装置。
【請求項１１】
前記相関関係は負の相関関係であることを特徴とする請求項１０に記載の電源装置。
【請求項１２】
トナー画像を形成する画像形成手段と、
前記トナー画像をシートに転写する転写手段と、
前記トナー画像を前記シートに転写することを促進する転写電圧を生成する、請求項１ないし１１のいずれか一項に記載された電源装置と
を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源装置および画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式の画像形成装置はトナー画像をシートに形成するために、帯電電圧、現像電圧、転写電圧などの高電圧（例：数１００Ｖ〜数１０００Ｖ）を生成する電源装置を必要とする。特許文献１によれば、画像形成装置に使用可能な電源装置として、フライバック方式の電源装置が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１８−１１３８３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
フライバック方式の電源装置は、トランスの一次巻線に印加される電圧をスイッチング素子によりオン／オフすることでトランスの二次巻線側に所望の電圧を発生させる。スイッチング素子の制御端子にはＰＷＭ信号が入力される。ＰＷＭ信号はオン（ハイレベル）とオフ（ローレベル）とを繰り返す信号である。とりわけ、オフとなる期間（オフ幅）を一定にし、オンとなる期間を可変とすることで、二次側電圧が制御される。トランスの一次側には共振コンデンサが設けられる。オフ幅は、一般に、一次巻線のインダクタンスと共振コンデンサの容量とによって決定される共振周期と一致するように設定されるべきであろう。しかし、一次巻線のインダクタンスには個体差（ばらつき）があり、共振コンデンサの容量にも個体差がある。これらの個体差に起因して、設定されたオフ幅が実際の共振周期よりも小さい場合、電源装置の応答特性が低下する。逆に、設定されたオフ幅が実際の共振周期よりも大きい場合、スイッチング素子の発熱が増加してしまう。したがって、実際の共振周期とオフ幅との差が小さくなれば、電源装置の応答特性が向上し、スイッチング素子の温度上昇を抑制することが可能となる。そこで、本発明は、電源装置の応答特性を向上させつつ、スイッチング素子の温度上昇を抑制することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、たとえば、
オンとオフとを繰り返す制御信号にしたがってオンとオフとを繰り返すスイッチング素子と、
前記スイッチング素子の電流流入端子と電流流出端子と接続された容量素子と、
前記スイッチング素子に接続された一次巻線と、前記一次巻線に比例した電圧を生成する二次巻線とを有するトランスと、
前記二次巻線により生成された電圧を整流することで出力電圧を生成する整流回路と、
前記制御信号を前記スイッチング素子に印加することで前記出力電圧を制御する制御部とを有し、
前記制御部は、前記制御信号がオフとなるオフ期間の幅を一定に維持し、かつ、前記制御信号がオンとなるオン期間の幅を可変とすることで前記出力電圧を制御するように構成されており、さらに、前記制御部は、前記一次巻線のインダクタンスと前記容量素子の容量とによって定まる共振回路の共振周期に前記オフ期間の幅が近づくように前記オフ期間の幅を設定するように構成されていることを特徴とする電源装置を提供する。
【発明の効果】
【０００６】
本発明によれば、電源装置の応答特性を向上させつつ、スイッチング素子の温度上昇を抑制することが可能となる。
【図面の簡単な説明】
【０００７】
【図１】画像形成装置を説明する図
【図２】制御基板と電源基板を説明する図
【図３】電源基板を説明する図
【図４】共振波形を説明する図と共振周期と出力電圧との関係を説明する図
【図５】オフ幅の決定方法を説明する図
【図６】設定装置を説明する図
【図７】設定方法を示すフローチャート
【図８】電源装置のＣＰＵの機能を示す図
【図９】設定装置のＣＰＵの機能を示す図
【図１０】設定装置のＣＰＵの機能を示す図
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して実施形態が詳しく説明される。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものでするものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一または同様の構成に同一の参照番号が付され、重複した説明は省略される。
【０００９】
＜画像形成装置＞
図１は中間転写方式の画像形成装置１を示している。画像形成装置１は、単色画像を形成する画像形成装置であってもよいが、ここでは複数の色剤を混色して多色画像を形成する電子写真方式の画像形成装置である。画像形成装置１は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（ＢＫ）といった四色の現像剤を使用する。図１において参照番号の末尾には色を示す文字が付与されているが、四色に共通する事項が説明される際にはこの文字が省略される。
【００１０】
感光ドラム６Ｃ、６Ｍ、６Ｙ、６ＢＫはそれぞれ等間隔に配置され、静電潜像やトナー画像を担持する像担持体である。一次帯電器２は像担持体を一様に帯電させる帯電手段の一例である。一次帯電器２は帯電電圧を利用して感光ドラム６の表面を一様に帯電させる。走査光学装置３は像担持体の表面においてレーザ光を走査することで静電潜像を形成する走査手段の一例である。走査光学装置３は、入力画像に基づいて各々変調された光束（レーザビーム）Ｌを感光ドラム６に向けて出射する。光束Ｌは感光ドラム６の表面に静電潜像を形成する。現像器４はそれぞれ現像電圧を印加されたスリーブやブレードを通じて、シアン、マゼンダ、イエロー、ブラックの現像剤を静電潜像に付着させる。これにより静電潜像が現像され、現像剤像（トナー画像）が形成される。
【００１１】
給送ローラ８は給送トレイ７に収容されているシートＳを１枚ずつ給送する。分離ローラ９は、給送ローラ８により給送された複数のシートＳから一枚のシートＳを分離して搬送路へ送り出す。搬送ローラ１６は画像の書き出しタイミングに同期をとってシートＳを二次転写部に向けて送り出す。
【００１２】
一次転写ローラ５は、中間転写ベルト１０に対して、感光ドラム６に担持されているトナー画像を転写する。一次転写ローラ５に印加された一次転写電圧は中間転写ベルト１０へのトナー画像の転写を促進する。中間転写ベルト１０は中間転写体として機能している。駆動ローラ１１は中間転写ベルト１０を回転させるローラである。二次転写部は二次転写ローラ１４を有している。二次転写部において、中間転写ベルト１０と二次転写ローラ１４とがシートＳを挟持しながら搬送することで、中間転写ベルト１０上に担持されている多色のトナー画像がシートＳに転写される。二次転写電圧はシートＳへのトナー画像の転写を促進する。その後、シートＳは定着装置１２へ搬送される。定着装置１２はシートＳに担持されているトナー画像に対して圧力と熱を加え、定着させる。排出ローラ１３は、画像の形成されたシートＳを排出する。なお、一次転写ローラ５、中間転写ベルト１０および二次転写ローラ１４はトナー画像をシート上に転写する転写手段の一例である。定着装置１２はシート上に担持されているトナー画像を定着させる定着手段の一例である。メンテナンスドア１７は、画像形成装置１をメンテナンスする際に開かれるドアである。
【００１３】
＜電源装置＞
図２は二次転写ローラ１４に印加される直流の高電圧ＶＨを生成する電源基板２００および制御基板２５０を示している。制御基板２５０はＣＰＵ２０１ｂとＲＯＭ２０２ｂを有している。ＣＰＵ２０１ｂはＲＯＭ２０２ｂに記憶された制御プログラムにしたがって画像形成装置１の全体を制御するプロセッサ回路である。たとえば、ＣＰＵ２０１ｂは、電源基板２００のＣＰＵ２０１ａとシリアル通信を実行することで、制御信号Ｓｃ１を送信したり、ＣＰＵ２０１ａから検出信号Ｓｄ１を受信したりする。制御信号Ｓｃ１は、電源基板２００が出力する電圧や電流の目標値を示す情報を含んでいてもよい。
【００１４】
電源基板２００に設けられたＣＰＵ２０１ａはＲＯＭ２０２ａに記憶された制御プログラムにしたがって電源基板２００を制御する。電源基板２００には、さらに、正バイアス回路２０３、逆バイアス回路２０４、電圧検出回路２０５、および電流検出回路２０６が設けられている。正バイアス回路２０３は、ＣＰＵ２０１ａが出力する制御信号ＰＷＭ１に応じて二次転写ローラ１４に供給されるプラス極性の高電圧ＶＨを生成する。逆バイアス回路２０４は、ＣＰＵ２０１ａが出力する制御信号ＰＷＭ２に応じて二次転写ローラ１４に供給されるマイナス極性の高電圧ＶＨを生成する。電圧検出回路２０５は、二次転写ローラ１４に供給される高電圧ＶＨを検出し、高電圧ＶＨに比例した電圧検出信号ＤｖｈをＣＰＵ２０１ａに出力する。ＣＰＵ２０１ａは、電圧検出信号Ｄｖｈをデジタル値に変換するアナログデジタル変換ポートを有している。電流検出回路２０６は、二次転写ローラ１４に高電圧ＶＨを印加することで二次転写ローラ１４に流れる電流ＩＨを検出し、電流ＩＨに比例した電流検出信号ＤｉｈをＣＰＵ２０１ａに出力する。ＣＰＵ２０１ａは、電流検出信号Ｄｉｈをデジタル値に変換するアナログデジタル変換ポートを有している。ＣＰＵ２０１ａは、電圧検出信号Ｄｖｈおよび電流検出信号Ｄｉｈを示す検出信号Ｓｄ１を生成してＣＰＵ２０１ｂに出力する。
【００１５】
ＣＰＵ２０１ａは制御信号Ｓｃ１に応じたプラス極性の高電圧ＶＨを正バイアス回路２０３が生成するよう、制御信号ＰＷＭ１を出力する。制御信号Ｓｃ１は、高電圧ＶＨの目標電圧などを設定するための情報を含んでいる。制御信号ＰＷＭ１はオンとオフとを繰り返すＰＷＭ信号である。制御信号ＰＷＭ１のオフ幅は後述される方法により決定された値に固定される。ＣＰＵ２０１ａは、定電圧制御モードにおいて、電圧検出信号Ｄｖｈが示す電圧が目標電圧となるように、制御信号ＰＷＭ１のオン幅を変更する。ＣＰＵ２０１ａは、定電流制御モードにおいて、電流検出信号Ｄｉｈが示す電流値が目標電流値となるように、制御信号ＰＷＭ１のオン幅を変更する。たとえば、電圧検出信号Ｄｖｈが示す電圧が目標値よりも小さければ、ＣＰＵ２０１ａは高電圧ＶＨが大きくなるようにオン幅を広げる。一方、電圧検出信号Ｄｖｈが示す電圧が目標値よりも大きければ、ＣＰＵ２０１ａは高電圧ＶＨが小さくなるようにオン幅を狭める。さらに、電流検出信号Ｄｉｈが示す電流値が目標値よりも小さければ、ＣＰＵ２０１ａは電流ＩＨが多くなるようにオン幅を広げる。一方、電流検出信号Ｄｉｈが示す電圧が目標値より大きければ、ＣＰＵ２０１ａは電流ＩＨが少なくなるようにオン幅を狭める。このようにオフ幅が固定でオン幅が制御されるため、オン幅に応じて制御信号ＰＷＭ１の周波数（周期）が変更される。
【００１６】
ＣＰＵ２０１ａはマイナス極性の高電圧ＶＨを生成するためにクロック信号ＣＬＫと制御信号ＰＷＭ２を逆バイアス回路２０４に出力する。クロック信号ＣＬＫの周波数は、たとえば、６５ｋＨｚである。クロック信号ＣＬＫのデューティー比は、たとえば、２０％である。制御信号ＰＷＭ２の周波数は、たとえば、２４ｋＨｚである。ＣＰＵ２０１ａは電流検出信号Ｄｉｈが示す電流ＩＨが目標値となるように、制御信号ＰＷＭ２のデューティー比を変更する。電流検出信号Ｄｉｈが示す電流値が目標値よりも小さければ、ＣＰＵ２０１ａは電流ＩＨが多くなるようにデューティー比を低下させる。電流検出信号Ｄｉｈが示す電流値が目標値よりも大きければ、ＣＰＵ２０１ａは電流ＩＨが少なくなるようにデューティー比を増加させる。
【００１７】
●正バイアス回路２０３
図３が示すように、正バイアス回路２０３はフライバック方式の共振回路を有している。正バイアス回路２０３は、駆動回路３０１、整流回路３０２、電解コンデンサＣ３０１、トランスＴ３０１、およびブリード抵抗Ｒ３０３を有している。
【００１８】
○駆動回路３０１
駆動回路３０１は、入力電圧（例：２４Ｖ）を昇圧するトランスＴ３０１を駆動する回路である。駆動回路３０１は、プルダウン抵抗Ｒ３０１、ダンピング抵抗Ｒ３０２、ＦＥＴ Ｑ３０１、および共振コンデンサＣ３０２を有している。プルダウン抵抗Ｒ３０１の一端はＣＰＵ２０１ａとダンピング抵抗Ｒ３０２の一端とに接続されている。プルダウン抵抗Ｒ３０１の他端は接地されている。ダンピング抵抗Ｒ３０２の他端はＦＥＴ Ｑ３０１のゲートに接続されている。つまり、ＦＥＴ Ｑ３０１のゲートにはダンピング抵抗Ｒ３０２を介して制御信号ＰＷＭ１が印加される。ＦＥＴ Ｑ３０１は、制御信号ＰＷＭ１のオン／オフに連動してオン／オフするスイッチング素子である。ＦＥＴ Ｑ３０１のドレインはトランスＴ３０１の一次巻線の一端に接続されている。トランスＴ３０１の一次巻線の他端は＋２４Ｖ電源と電解コンデンサＣ３０１の一端とに接続されている。電解コンデンサＣ３０１の他端は接地されている。つまり、トランスＴ３０１の一次巻線に印加される＋２４Ｖの電圧は、ＦＥＴ Ｑ３０１によってスイッチング（オン／オフ）される。
【００１９】
図４（Ａ）は制御信号ＰＷＭ１、ＦＥＴ Ｑ３０１のゲートソース間電圧Ｖｇｓ、および共振電圧（ドレインソース間電圧Ｖｄｓ）の関係を示している。ここで、共振周期は、主にトランスＴ３０１の一次巻線のインダクタンスと共振コンデンサＣ３０２の容量に依存して決定される。制御信号ＰＷＭ１は、オフ幅が一定であり、オン幅が可変のＰＷＭ信号である。つまり、制御信号ＰＷＭ１は周期性の信号ではない。定電圧制御モードにおいて、オン幅は電圧検出信号Ｄｖｈが示す電圧が目標電圧となるように制御される。定電流制御モードにおいて、オン幅は電流検出信号Ｄｉｈが示す電流値が目標電流値となるように制御される。そのため、オン幅とオフ幅との和が一定とはならない。
【００２０】
○整流回路３０２
整流回路３０２は、高圧ダイオードＤ３０１、Ｄ３０２、高圧セラミックコンデンサＣ３０３、Ｃ３０４から構成されている。トランスＴ３０１の二次巻線から出力された交流電圧を全波整流および平滑化して正の直流電圧（高電圧ＶＨ）を出力する。つまり、整流回路３０２は整流平滑回路と呼ばれてもよい。
【００２１】
●逆バイアス回路２０４
逆バイアス回路２０４は平滑回路４０１、生成回路４０２、駆動回路４０３、整流回路４０４、トランスＴ４０１、およびブリード抵抗Ｒ４０６から構成されている。
【００２２】
○平滑回路４０１
平滑回路４０１は抵抗Ｒ４０１とコンデンサＣ４０２とから構成されるローパスフィルタである。平滑回路４０１は入力された制御信号ＰＷＭ２を所定のカットオフ周波数にてＤＣ電圧に変換する。
【００２３】
○生成回路４０２
生成回路４０２はオペアンプＩＣ４０１、抵抗Ｒ４０２、抵抗Ｒ４０３、トランジスタＱ４０１、および電解コンデンサＣ４０１から構成される。オペアンプＩＣ４０１の＋端子には平滑回路４０１から出力されたＤＣ電圧が入力される。オペアンプＩＣ４０１の＋端子に入力されたＤＣ電圧を増幅した電圧がオペアンプＩＣ４０１から出力される。増幅率は、オペアンプＩＣ４０１の―端子とＧＮＤ間に接続された抵抗Ｒ４０２と、オペアンプＩＣ４０１の―端子とオペアンプＩＣ４０１の出力端子間に接続された抵抗Ｒ４０３とで決まる。
【００２４】
オペアンプＩＣ４０１の出力はトランジスタＱ４０１のベースに接続されている。トランジスタＱ４０１はコレクタ接地タイプである。トランジスタＱ４０１のエミッタにはオペアンプＩＣ４０１の出力端子の電圧よりもトランジスタＱ４０１のベースエミッタ間電圧（約０．６Ｖ）だけ低い電圧が印加される。トランジスタＱ４０１のエミッタには電圧安定化用の電解コンデンサＣ４０１が接続されている。
【００２５】
○駆動回路４０３
駆動回路４０３は、トランスＴ４０１を駆動するための回路である。
トランスＴ４０１は一次巻線に印加された入力電圧を昇圧して、二次巻線に出力する。駆動回路４０３は、プルダウン抵抗Ｒ４０４、ダンピング抵抗Ｒ４０５、およびＦＥＴ Ｑ４０２から構成されている。クロック信号ＣＬＫに従ってＦＥＴ Ｑ４０２がオン／オフを繰り返す。これによりトランスＴ４０１の動作の開始と停止とを制御することが可能となる。
【００２６】
○整流回路４０４
整流回路４０４は、高圧ダイオードＤ４０１と高圧セラミックコンデンサＣ４０３とから構成されている。整流回路４０４は、トランスＴ４０１の二次巻線から出力される交流電圧における負の電圧を整流および平滑化して負の直流電圧（高電圧ＶＨ）として出力する。
【００２７】
●電圧検出回路２０５
電圧検出回路２０５は抵抗Ｒ５０１と抵抗Ｒ５０２で構成された分圧回路である。高電圧ＶＨは抵抗Ｒ５０１と抵抗Ｒ５０２との比に応じて分圧され、電圧検出信号Ｄｖｈとなる。
【００２８】
●電流検出回路２０６
電流検出回路２０６はオペアンプＩＣ６０１と抵抗Ｒ６０１、Ｒ６０２、Ｒ６０３で構成される。抵抗Ｒ６０１と抵抗Ｒ６０２は分圧回路を形成している。分圧回路は３．４Ｖの電圧を分圧し、分圧により生成された電圧をオペアンプＩＣ６０１の＋端子に印加する。オペアンプＩＣは＋端子に印加された電圧と、抵抗Ｒ６０３に電流ＩＨが流れることで抵抗Ｒ６０３の両端に発生する電圧との和を、電流検出信号Ｄｉｈとして出力する。
【００２９】
＜オフ幅の決定方法＞
共振周期Ｔは以下の式から求められる。
Ｔ＝２π  ×  ＳＱＲＴ（Ｌｔ×（Ｃｔ＋Ｃｓ×Ｎ×Ｎ））・・・（１）
ここでＳＱＲＴ（Ｘ）はＸの平方根を求める関数である。ＬｔはトランスＴ３０１の一次巻線のインダクタンスである。Ｃｔは共振コンデンサＣ３０２の容量である。ＣｓはトランスＴ３０１の二次側の浮遊容量である。ＮはトランスＴ３０１の巻き数比である。
【００３０】
トランスＴ３０１の二次側の浮遊容量のばらつきと、トランスＴ３０１の巻き数比のばらつきは比較的に小さい。よって、これらが共振周期Ｔのばらつきに与える影響は小さい。つまり、共振周期Ｔのばらつきは、インダクタンスＬｔと、共振コンデンサＣ３０２の容量Ｃｔが大きく影響する。以下では、説明の簡明化のために、共振周期Ｔのばらつき要因としてインダクタンスＬｔと容量Ｃｔとが着目される。
【００３１】
一例として、インダクタンスＬｔの標準値が１６５ｕＨであり、そのばらつきは±１０％であると仮定される（ｕはマイクロの略称である）。この場合、インダクタンスＬｔの最小値は１４８．５ｕＨである。インダクタンスＬｔの最大値は１８１．５ｕＨである。一例として、容量Ｃｔの標準値が０．０４７ｕＦであり、ばらつきは±５％であると仮定される。この場合、容量Ｃｔの最小値は０．０４４６５ｕＦである。容量Ｃｔの最大値は０．０４９３５ｕＦである。さらに、トランスＴ３０１の一次巻線のインダクタンスＬｔのばらつきと、共振コンデンサＣ３０２の容量Ｃｔのばらつきとから共振周期Ｔのばらつきが求められる。共振周期Ｔの標準値は２６．７９ｕｓである。共振周期Ｔの最小値は２５．１８ｕｓである。共振周期Ｔの最大値は２８．４ｕｓである。実施例では共振周期Ｔのばらつきがいくつかの範囲（ランク）に分類され、各分類ごとに適切なオフ幅が設定される。ここでは、一例として、共振周期Ｔのばらつきが三つのランクに分類されるものと仮定されている。
【００３２】
ところで、共振周期Ｔと高電圧ＶＨとの間には相関関係が存在する。したがって、ある試験条件下で高電圧ＶＨを測定すれば、高電圧ＶＨに対応する共振周期Ｔが求められる。この試験条件は、所定のオン幅と所定のオフ幅を有する制御信号ＰＷＭ１と、所定の負荷条件とを正バイアス回路２０３に課すものである。ここでは、所定のオン幅は４ｕｓであり、オフ幅は２６．７９ｕｓであり、所定の負荷は１０００ＭΩであると仮定される。
【００３３】
インダクタンスＬｔが標準値よりも大きい場合、ドレイン電流Ｉｄが減少し、共振コンデンサＣ３０２に流れる電流も減少する。共振コンデンサＣ３０２に流れる電流が減少すると、共振コンデンサＣ３０２の両端に発生する電圧も減少する。よって、インダクタンスＬｔが標準値よりも大きい場合、高電圧ＶＨが小さくなる。反対に、インダクタンスＬｔが標準値より小さくなると、高電圧ＶＨが大きくなる。共振コンデンサＣ３０２の容量Ｃｔが標準値よりも大きい場合、高電圧ＶＨが減少する。逆に、共振コンデンサＣ３０２の容量Ｃｔが標準値よりも小さくなった場合、高電圧ＶＨが増加する。（１）式が示すように、インダクタンスＬｔの増加と容量Ｃｔの増加とは共振周期Ｔを増加させる。インダクタンスＬｔの減少と容量Ｃｔの減少とは共振周期Ｔを減少させる。つまり、図４（Ｂ）が示すように、共振周期Ｔが短いほど高電圧ＶＨは大きくなる。共振周期Ｔが長いほど高電圧ＶＨは小さくなる。したがって、図４（Ｂ）が示す相関関係を利用することで、測定された高電圧ＶＨから共振周期Ｔを特定することが可能となる。上述されたように、オフ幅が共振周期Ｔに近いほど、高電圧ＶＨの応答特性が向上し、かつ、スイッチング素子の温度上昇も抑制される。よって、測定された高電圧ＶＨから適切なオフ幅が決定される。
【００３４】
なお、本実施例が適用されない場合、高電圧ＶＨの応答特性（オン幅に対する出力電圧の特性）には谷が生じてしまう。一般に、オフ幅を固定したまま、オン幅を徐々に増加させると、出力電圧も徐々に増加する。とりわけ、相対的にオン幅の狭い第一の領域では第一の傾きで出力電圧が増加し、相対的にオン幅の広い第二の領域では第二の傾きで出力電圧が増加する。ここで、第一の傾きは第二の傾きよりも大きい。つまり、オン幅を徐々に増加させると、所定のオン幅までは急激に出力電圧が増加するが、オン幅が所定のオン幅を超えると、緩やかに出力電圧が増加する。これは、第一の領域における共振周波数と第二の領域における共振周波数とが異なることが原因である。つまり、第一の領域では共振電圧が０Ｖまで低下する前にＦＥＴがオンになり、第二の領域では共振電圧が０Ｖまで低下した後にＦＥＴがオンになることが原因である。
【００３５】
ところで、一次巻線のインダクタンスや共振コンデンサの容量には製造上のばらつきが存在する。一次巻線のインダクタンスや共振コンデンサの容量がそれぞれ設計通りの値であれば、第一の領域と第二の領域とでそれぞれ出力電圧はほぼ線形に変化する。しかし、ばらつきが存在する場合、第二の領域の開始付近において、出力電圧の谷が発生してしまう。谷とは、オン幅を増加させているにもかかわらず出力電圧が低下し、さらにオン幅を増加させると出力電圧が増加する現象である。このような谷は高電圧ＶＨの応答特性を低下させる。これに対して本実施例を適用することで、このような谷が削減されるため、高電圧ＶＨの応答特性が向上する。
【００３６】
図５が示すように、ランク分けが実行されてもよい。高電圧ＶＨが５１００Ｖ以下の場合、オフ幅はオフ幅ｉに決定される。高電圧ＶＨが５１００Ｖより大きくかつ５７００Ｖ以下の場合、オフ幅はオフ幅ｉｉに決定される。高電圧ＶＨが５７００Ｖより大きい場合、オフ幅はオフ幅ｉｉｉに決定される。このように二つの分類閾値を用いて高電圧ＶＨが三つのランクに分類され、分類されたランクに対応するオフ幅が選択される。このように、ｉ個の分類閾値はｉ＋１個のランクをもたらす（ｉは一以上の整数）。
【００３７】
図５が示すように、高電圧ＶＨとオフ幅との関係は共振周期Ｔとオフ幅との関係に言い換えられてもよい。共振周期Ｔが２７．３５ｕｓ以上の場合、オフ幅はオフ幅ｉに決定される。共振周期Ｔが２７．３５ｕｓ未満でありかつ２６．２３ｕｓ以上の場合、オフ幅はオフ幅ｉｉに決定される。共振周期Ｔが２６．２３ｕｓ未満の場合、オフ幅はオフ幅ｉｉｉに決定される。
【００３８】
オフ幅ｉないしｉｉｉの具体的な数値は、対応するランクにおける共振周期Ｔの中心値に設定されてもよい。中心値は、高電圧ＶＨの応答特性を改善しつつ、かつ、スイッチング素子の昇温を抑制する観点から都合のよい数値である。この例では、オフ幅ｉは２８．４ｕｓから２７．３５ｕｓまでの共振周期Ｔのばらつきに対応している。よって、オフ幅ｉは、ばらつきの中心値である２７．８８ｕｓに設定される。オフ幅ｉｉは、２７．３５ｕｓから２６．２３ｕｓまでの共振周期Ｔのばらつきに対応している。よって、オフ幅ｉｉは、ばらつきの中心値である２６．７９ｕｓに設定される。オフ幅ｉｉｉは、２６．２３ｕｓから２５．１５ｕｓまでの共振周期Ｔのばらつきに対応している。よって、オフ幅ｉｉｉは、ばらつきの中心値である２５．７１ｕｓに設定される。
【００３９】
＜設定装置＞
図６は電源基板２００にオフ幅を設定するための設定装置６００を示している。設定装置６００は制御基板６０１、電圧測定器６０２およびＲＯＭライタ６０３を有している。オフ幅の設定は画像形成装置１の製造過程で行われる。たとえば、電源基板２００の製造過程のうち、電源基板２００が正常に動作するかを確認するための検査過程でオフ幅の設定が実行されてもよい。
【００４０】
制御基板６０１に設けられたＣＰＵ２０１ｃはＲＯＭ２０２ｃに記憶されている制御プログラムにしたがって、電源基板２００に所定の試験条件を設定することで、電源基板２００の正バイアス回路２０３に高電圧ＶＨを出力させる。電圧測定器６０２は、電源基板２００の出力端子に所定の負荷条件（例：１０００ＭΩ）を付与し、高電圧ＶＨを測定する。電圧測定器６０２は高電圧ＶＨを示す電圧検出信号ＤｖｈをＣＰＵ２０１ｃに出力する。ＣＰＵ２０１ｃは、電圧検出信号Ｄｖｈに基づき高電圧ＶＨを把握し、複数の分類閾値を用いて高電圧ＶＨを分類し、対応するオフ幅を決定する。さらに、ＣＰＵ２０１ｃは、決定したオフ幅をＲＯＭ２０２ａに書き込むための制御信号Ｓｃ２をＲＯＭライタ６０３に出力する。ＲＯＭライタ６０３は制御信号Ｓｃ２にしたがってオフ幅をＲＯＭ２０２ａに書き込む。
【００４１】
＜フローチャート＞
図７はＣＰＵ２０１ｃにより実行されるオフ幅の設定工程を示すフローチャートである。
【００４２】
Ｓ７０１でＣＰＵ２０１ｃは制御情報をＲＯＭ２０２ａに書き込む。制御情報は、ＣＰＵ２０１ａにより実行される制御プログラムや試験用のオフ幅（例：６．７９ｕｓ）などであってもよい。ＣＰＵ２０１ｃは、制御情報をＲＯＭ２０２ａに書き込むための制御信号Ｓｃ２をＲＯＭライタ６０３に出力する。ＲＯＭライタ６０３は制御信号Ｓｃ２にしたがって制御情報をＲＯＭ２０２ａに書き込む。
【００４３】
Ｓ７０２でＣＰＵ２０１ｃは制御信号Ｓｃ１を電源基板２００のＣＰＵ２０１ａに出力する。制御信号Ｓｃ１は、たとえば、試験条件をＣＰＵ２０１ｃに伝達する信号である。たとえば、試験条件とは、制御信号ＰＷＭ１のオン幅を４ｕｓに設定することを含む。これにより、電源基板２００のＣＰＵ２０１ａは、オフ幅が６．７９ｕｓであり、かつ、オン幅が４ｕｓである制御信号ＰＷＭ１を正バイアス回路２０３に出力する。正バイアス回路２０３は、制御信号ＰＷＭ１に応じた高電圧ＶＨを生成して出力する。電圧測定器６０２は高電圧ＶＨを測定し、測定結果を示す電圧検出信号ＤｖｈをＣＰＵ２０１ｃに出力する。
【００４４】
Ｓ７０３でＣＰＵ２０１ｃは電圧測定器６０２から測定結果を取得する。Ｓ７０４でＣＰＵ２０１ｃは測定結果に応じてオフ幅を決定する。たとえば、ＣＰＵ２０１ｃは測定結果を複数の分類閾値（例：５１００Ｖと５７００Ｖ）と比較し、測定結果に対応するオフ幅を特定する。上述されたように、測定結果に対応するオフ幅が、オフ幅ｉ（例：２７．８８ｕｓ）、オフ幅ｉｉ（例：２６．７９ｕｓ）、オフ幅ｉｉｉ（例：２５．７１ｕｓ）から選択される。
【００４５】
あるいは高電圧ＶＨからより直接的にオフ幅が演算されてもよい。図４（Ｂ）が示すように、高電圧ＶＨと共振周期Ｔとには相関関係がある。そこで、ＣＰＵ２０１ｃは測定結果を相関関係に基づいて共振周期Ｔに変換し、共振周期Ｔをそのままオフ幅として決定してもよい。
【００４６】
Ｓ７０５でＣＰＵ２０１ｃは決定されたオフ幅をＲＯＭ２０２ａに書き込む。ＣＰＵ２０１ｃはオフ幅をＲＯＭ２０２ａに書き込むための制御信号Ｓｃ２を生成し、ＲＯＭライタ６０３に出力する。ＲＯＭライタ６０３は制御信号Ｓｃ２にしたがって、オフ幅をＲＯＭ２０２ａに書き込む。
【００４７】
Ｓ７０６でＣＰＵ２０１ｃは電源基板２００の動作を確認する。たとえば、ＣＰＵ２０１ｃは、制御信号Ｓｃ１によりオン幅を連続的に変化させながら、対応する測定結果を取得し、高電圧ＶＨの応答特性を確認してもよい。
【００４８】
＜相関関係の求め方＞
図４（Ｂ）が示すように、高電圧ＶＨと共振周期Ｔとの相関関係を示す関係式が次のような手順で決定される。関係式が線形である場合、関係式は以下のように表現される。
【００４９】
Ｔ  ＝  ｃ１  ×  ＶＨ  ＋  ｃ２  ・・・（２）
点Ｐ１、点Ｐ２の高電圧ＶＨと共振周期Ｔから係数ｃ１、ｃ２が決定される。たとえば、点Ｐ１が（５７００Ｖ、２６．２３ｕｓ）であり、点Ｐ２が（５１００Ｖ、２７．３５ｕｓ）である場合、ｃ１は−０．００１８７であり、ｃ２は３６．８７と算出される。この場合、高電圧ＶＨの測定結果が５９００Ｖである場合、共振周期Ｔは２５．８６ｕｓと算出される。ＣＰＵ２０１ｃはＲＯＭライタ６０３を介して、ＲＯＭ２０２ａにオフ幅として２５．８６ｕｓを書き込む。
【００５０】
＜ＣＰＵの機能＞
図８は電源基板２００に搭載されるＣＰＵ２０１ａの機能を示している。これらの機能はＣＰＵ２０１ａが制御プログラムを実行することで実現される。ただし、これらの機能の全てまたは一部がＡＳＩＣやＦＰＧＡなどのハードウエア回路により実現されてもよい。
【００５１】
オン幅決定部８０１は、制御信号Ｓｃ１により通知される目標電圧に対応するオン幅を決定し、第一ＰＷＭ部８０４に設定する。第一ＰＷＭ部８０４は、ＲＯＭ２０２ａに記憶されたオフ情報８０７が示すオフ幅と、オン幅決定部８０１により決定されたオン幅を有する制御信号ＰＷＭ１を生成して出力する。定電圧制御部８０２は、定電圧制御モードにおいて、検出電圧Ｄｖｈが目標電圧となるようにオフ幅を調整する。定電流制御部８０３は、定電流制御モードにおいて、検出電流Ｄｉｈが目標電流となるようにオフ幅を調整する。目標電流も制御信号Ｓｃ１により通知される。第二ＰＷＭ部８０５は制御信号ＰＭＷ２を生成する。制御信号ＰＭＷ２の生成に必要となる情報もＲＯＭ２０２ａに記憶されていてもよい。クロック部８０６はクロック信号ＣＬＫを生成する。クロック信号ＣＬＫの周波数を示す情報もＲＯＭ２０２ａに記憶されていてもよい。
【００５２】
図９は設定装置６００のＣＰＵ２０１ｃの機能を示す図である。これらの機能はＣＰＵ２０１ｃが制御プログラムを実行することで実現される。ただし、これらの機能の全てまたは一部がＡＳＩＣやＦＰＧＡなどのハードウエア回路により実現されてもよい。
【００５３】
ライタＩＦ９０５はＲＯＭライタ６０３に制御信号Ｓｃ２を送信するインタフェース回路である。Ｓ７０１およびＳ７０５でライタＩＦ９０５は試験用のオフ幅情報９１１をＲＯＭ２０２ａに書き込むための制御信号Ｓｃ２を作成し、ＲＯＭライタ６０３に送信する。制御信号生成部９０４は、試験用のオン幅情報９１２をＲＯＭ２０２ｃから読み出し、オン幅情報９１２が示すオン幅、または当該オン幅に対応する目標電圧を示す制御信号Ｓｃ１を生成する。
【００５４】
測定結果取得部９０１は、電圧測定器６０２から測定結果（検出電圧Ｄｖｈ）を取得する。分類部９０２は一つ以上の分類閾値を用いて測定結果を分類する。図５が示すように、分類部９０２は測定結果が第一分類閾値以下かどうかを判定したり、測定結果が第二分類閾値以下かどうかを判定したりし、判定結果をオフ幅決定部９０３に出力する。オフ幅決定部９０３は判定結果に基づいてオフ幅を決定し、ライタＩＦ９０５およびＲＯＭライタ６０３を通じて電源基板２００のＲＯＭ２０２ａに書き込む。たとえば、判定結果がランクｉであれば、オフ幅決定部９０３はオフ幅を第一幅（例：２７．８８ｕｓ）に決定する。判定結果がランクｉｉであれば、オフ幅決定部９０３はオフ幅を第二幅（例：２６．７９ｕｓ）に決定する。判定結果がランクｉｉｉであれば、オフ幅決定部９０３はオフ幅を第三幅（例：２５．７１ｕｓ）に決定する。ランクｉ〜ｉｉｉは、上述されたオフ幅ｉ〜ｉｉｉに対応している。
【００５５】
図１０は設定装置６００のＣＰＵ２０１ｃの機能を示す図である。図１０では図９に示された分類部９０２とオフ幅決定部９０３がオフ幅演算部１００１に置換されている。オフ幅演算部１００１は、ＲＯＭ２０２ｃに記憶されている演算式１００２を使用して、測定結果に対応するオフ幅を演算する。オフ幅演算部１００１は、ライタＩＦ９０５およびＲＯＭライタ６０３を通じて電源基板２００のＲＯＭ２０２ａにオフ幅を書き込む。
【００５６】
＜まとめ＞
フライバック方式の電源基板２００は電源装置の一例である。図３などが示すように、ＦＥＴ Ｑ３０１はオンとオフとを繰り返す制御信号（例：ＰＷＭ１）にしたがってオンとオフとを繰り返すスイッチング素子の一例である。共振コンデンサＣ３０２は、スイッチング素子の電流流入端子と電流流出端子と接続された容量素子の一例である。トランスＴ３０１は、スイッチング素子に接続された一次巻線と、一次巻線に比例した電圧を生成する二次巻線とを有するトランスの一例である。整流回路３０２は、二次巻線により生成された電圧を整流することで出力電圧を生成する整流回路の一例である。ＣＰＵ２０１ａは、制御信号ＰＷＭ１をスイッチング素子に印加することで出力電圧を制御する制御部として機能する。ＣＰＵ２０１ａは、制御信号がオフとなるオフ期間の幅を一定に維持し、かつ、制御信号がオンとなるオン期間の幅を可変とすることで出力電圧を制御するように構成されている。ＣＰＵ２０１ａは、一次巻線のインダクタンスＬｔと容量素子の容量Ｃｔとによって定まる共振回路の共振周期Ｔにオフ期間の幅が近づくようにオフ期間の幅を設定する。これにより、電源装置の応答特性を向上させつつ、スイッチング素子の温度上昇を抑制することが可能となる。スイッチング素子の温度上昇が抑制されると、スイッチング素子のヒートシンクとしてより安価なヒートシンクが採用可能となる。
【００５７】
ＲＯＭ２０２ａは、オフ期間の幅を示す情報を記憶する記憶部の一例である。ＣＰＵ２０１ａは、記憶部に記憶されている情報に基づきオフ期間の幅を設定するように構成されていてもよい。これにより、共振周期Ｔにオフ期間の幅が近づくようにオフ期間の幅が設定されてもよい。
【００５８】
図７が示すように、オフ期間の幅を示す情報は、電源装置の検査過程において決定されて、記憶部に書き込まれてもよい。たとえば、検査過程では、一次巻線のインダクタンスの個体差と容量素子の容量の個体差に応じた共振周期に対応した出力電圧が測定される。電源装置の検査過程で測定された出力電圧に応じてオフ期間の幅を示す情報が決定されてもよい。
【００５９】
図５が示すように、電源装置の検査過程で測定された出力電圧は一つ以上の分類閾値と比較されることで出力電圧に対応するオフ期間の幅を示す情報が決定されてもよい。たとえば、電源装置の検査過程で測定された出力電圧が第一分類閾値以下であればオフ期間の幅は第一幅に決定されてもよい。電源装置の検査過程で測定された出力電圧が第一分類閾値以下でなければオフ期間の幅は、第一幅よりも小さな第二幅に決定されてもよい。電源装置の検査過程で測定された出力電圧が第二分類閾値以下でなければオフ期間の幅は、第二幅よりも小さな第三幅に決定されてもよい。
【００６０】
図５が示すように、第一幅は、出力電圧を第一分類閾値以下とするような共振周期のばらつきの範囲における中心値であってもよい。第二幅は、出力電圧を第一分類閾値以下としないような共振周期のばらつきの範囲における中心値であってもよい。たとえば、第二幅は、出力電圧に第一分類閾値を越えさせ、かつ、第二分類閾値以下とするような共振周期のばらつきの範囲における中心値であってもよい。
【００６１】
図４（Ｂ）が示すように、出力電圧と共振周波数との間には相関関係が存在してもよい。この相関関係に基づき、電源装置の検査過程で測定された出力電圧に対応する共振周期が決定されてもよい。当該決定された共振周期がオフ期間の幅を示す情報として決定されてもよい。図４（Ｂ）が示すように、相関関係は負の相関関係であってもよい。
【００６２】
中間転写ベルト１０はトナー画像を形成する画像形成手段の一例である。二次転写ローラ１４はトナー画像をシートに転写する転写手段の一例である。高電圧ＶＨはトナー画像をシートに転写することを促進する転写電圧の一例である。なお、電源基板２００は、一次転写ローラ５に印加される一次転写電圧を生成してもよい。
【００６３】
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項が添付される。
【符号の説明】
【００６４】
１…画像形成装置、２００…電源基板、Ｑ３０１…電界効果トランジスタ（ＦＥＴ）、Ｃ３０２…共振コンデンサ、Ｔ３０１…トランス、２０１ａ…ＣＰＵ
【図１】
2020156151.tif 000003
【図２】
2020156151.tif 000004
【図３】
2020156151.tif 000005
【図４】
2020156151.tif 000006
【図５】
2020156151.tif 000007
【図６】
2020156151.tif 000008
【図７】
2020156151.tif 000009
【図８】
2020156151.tif 000010
【図９】
2020156151.tif 000011
【図１０】
2020156151.tif 000012