(57)【要約】【課題】半導体装置の信頼性を向上させる。【解決手段】半導体装置ＰＫＧ１は、配線基板ＳＵＢ１と、配線基板ＳＵＢ１の上面２ｔに搭載された半導体チップＣＨＰ１およびコンデンサＣＤＣと、半導体チップＣＨＰ１および配線基板ＳＵＢ１を覆う金属板からなるリッドＬＤと、を有する。半導体チップＣＨＰ１は、導電性の接着層を介してリッドＬＤに接着されており、半導体チップＣＨＰ１の厚さよりも厚いコンデンサＣＤＣは、リッドＬＤに設けられた切欠き部４ｄ１に配置され、リッドＬＤから露出している。【選択図】図３
2020004821.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延在する第１辺を含む第１主面、前記第１主面の反対側の第２主面、前記第２主面に配置された第１外部電極を備える配線基板と、
第１表面、前記第１表面の反対側の第１裏面、前記第１表面に配置された第１電極を備え、前記第１表面が前記第１主面と対向するように前記配線基板上に搭載された半導体チップと、
前記第１主面において、前記半導体チップが搭載された領域とは異なる領域に搭載され、第１端子と第２端子とを備える第１コンデンサと、
第１接着層を介して前記半導体チップの前記第１裏面に接着され、前記配線基板の前記第１主面を覆うリッドと、
を有し、
前記半導体チップの前記第１電極は、前記第１コンデンサの前記第１端子に接続され、
前記第１コンデンサの前記第２端子は、前記配線基板の前記第１外部電極に接続され、
前記半導体チップの厚さは、前記第１コンデンサの厚さよりも薄く、
前記リッドは、前記第１方向に延在する第２辺を備え、前記第２辺は、前記配線基板の前記第１辺に沿って延在し、
前記第１コンデンサは、前記リッドの前記第２辺に設けられた第１切欠き部に配置され、前記リッドから露出している、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
さらに、
前記半導体チップの前記第１表面に配置された第２電極と、
前記第１切欠き部において、前記配線基板の前記第１主面上に搭載され、第３端子と第４端子とを備える第２コンデンサと、
前記配線基板の前記第２主面に設けられた第２外部電極と、
を有し、
前記半導体チップの前記第２電極は、前記第２コンデンサの前記第３端子に接続され、
前記第２コンデンサの前記第４端子は、前記配線基板の前記第２外部電極に接続され、
前記第２コンデンサの厚さは、前記半導体チップの厚さよりも厚い、半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記半導体装置の外部から、差動対を構成する第１入力信号および第２入力信号が前記半導体チップに入力され、
前記第１入力信号は、前記第１外部電極から前記第１コンデンサを介して、前記第１電極に入力され、
前記第２入力信号は、前記第２外部電極から前記第２コンデンサを介して、前記第２電極に入力される、半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記第１外部電極と前記第２外部電極とは、前記第１方向において互いに隣接している、半導体装置。
【請求項５】
請求項３に記載の半導体装置において、
前記第１コンデンサの前記第１端子および前記第２端子、ならびに、前記第２コンデンサの前記第３端子および前記第４端子は、前記第１方向と直交する第２方向に沿って配列されている、半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記リッドは、平面視において前記半導体チップと重なり、前記半導体チップよりも広い領域を有する放熱部と、前記放熱部の周囲に配置されたフランジ部とを備え、
前記第１切欠き部は、前記フランジ部に配置されている、半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記半導体チップは、導電性の前記第１接着層を介して、前記リッドの第２裏面に接着されており、
前記配線基板の前記第１主面から前記放熱部の前記第２裏面までの距離は、前記配線基板の前記第１主面から前記フランジ部の前記第２裏面までの距離よりも大きい、半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記第１方向における前記第１切欠き部の両側の領域において、前記フランジ部は、絶縁性の第２接着層により前記配線基板の前記第１主面に接着されている、半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記第２接着層は、前記配線基板の前記第１主面に形成された絶縁層に接着されている、半導体装置。
【請求項１０】
第１方向に延在する第１辺と、前記第１方向と直交する第２方向に延在する第２辺とを含む第１主面、前記第１主面の反対側の第２主面、前記第２主面に配置された第１外部電極、第２外部電極および第３外部電極を備える配線基板と、
第１表面、前記第１表面の反対側の第１裏面、前記第１表面に配置された第１電極、第２電極および第３電極を備え、前記第１表面が前記第１主面と対向するように前記配線基板上に搭載された半導体チップと、
前記第１主面において、前記半導体チップが搭載された領域とは異なる領域に搭載され、夫々が第１端子と第２端子とを備える第１および第２コンデンサと、
第１接着層を介して前記半導体チップの第１裏面に接着され、前記配線基板の前記第１主面を覆い、前記第１方向に延在する第３辺と、前記第２方向に延在する第４辺とを備えるリッドと、
を有し、
前記半導体チップの前記第１電極は、前記第１コンデンサの第１端子に接続され、
前記第１コンデンサの第２端子は、前記配線基板の前記第１外部電極に接続され、
前記半導体チップの前記第２電極は、前記第２コンデンサの第１端子に接続され、
前記第２コンデンサの第１端子は、前記配線基板の前記第２外部電極に接続され、
前記半導体チップの前記第３電極は、前記第２コンデンサの第２端子に接続され、
前記第２コンデンサの第２端子は、前記配線基板の前記第３外部電極に接続され、
前記半導体チップの厚さは、前記第１コンデンサおよび前記第２コンデンサの厚さよりも薄く、
前記リッドの前記第３辺は、前記配線基板の前記第１辺に沿って延在し、
前記リッドの前記第４辺は、前記配線基板の前記第２辺に沿って延在し、
前記第１コンデンサは、前記リッドの前記第３辺に設けられた第１切欠き部に配置され、
前記第２コンデンサは、平面視において、前記配線基板の前記第２辺と前記半導体チップとの間の領域に配置され、
前記第１および前記第２コンデンサは、前記リッドから露出している、半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
平面視において、前記リッドは、前記第２コンデンサを露出する開口部を有する、半導体装置。
【請求項１２】
請求項１０に記載の半導体装置において、
前記第２コンデンサは、前記リッドの前記第４辺に設けられた第２切欠き部に配置された、半導体装置。
【請求項１３】
請求項１０に記載の半導体装置において、
さらに、
前記リッドの前記第４辺に設けられた第３切欠き部と、
前記第２方向において、前記第３切欠き部の両側に設けられた第１および第２接着層領域と、
を有し、
前記第１接着層領域において、前記リッドは、導電性の第２接着層を介して前記配線基板の前記第１主面に接着され、
前記第２接着層領域において、前記リッドは、絶縁性の第３接着層を介して前記配線基板の前記第１主面に接着されている、半導体装置。
【請求項１４】
請求項１３に記載の半導体装置において、
前記第２接着層は、前記配線基板に設けられた電極に接着されており、
前記第３接着層は、前記配線基板に設けられた絶縁層に接着されている、半導体装置。
【請求項１５】
請求項１４に記載の半導体装置において、
前記電極は、前記第３外部電極に電気的に接続されている、半導体装置。
【請求項１６】
請求項１０に記載の半導体装置において、
前記リッドの前記第４辺と前記第２コンデンサとの間の領域において、前記リッドは、絶縁性の第４接着層を介して前記配線基板に接着されている、半導体装置。
【請求項１７】
第１方向に延在する第１辺を含む第１主面、前記第１主面の反対側の第２主面、前記第２主面に配置された第１および第２外部電極を備える配線基板と、
第１表面、前記第１表面の反対側の第１裏面、前記第１表面に配置された第１および第２電極を備え、前記第１表面が前記第１主面と対向するように前記配線基板上に搭載された半導体チップと、
前記第１主面において、前記半導体チップが搭載された領域とは異なる領域に搭載され、第１端子と第２端子とを備える第１コンデンサと、
第１接着層を介して前記半導体チップの第１裏面に接着され、前記配線基板の前記第１主面を覆うリッドと、
を有し、
前記半導体チップの前記第１電極は、前記第１コンデンサの前記第１端子および前記配線基板の前記第１外部電極に接続され、
前記半導体チップの前記第２電極は、前記第１コンデンサの前記第２端子および前記配線基板の前記第２外部電極に接続され、
前記半導体チップの厚さは、前記第１コンデンサの厚さよりも薄く、
前記リッドは、前記第１方向に延在する第２辺を備え、前記第２辺は、前記配線基板の前記第１辺に沿って延在し、
前記第１コンデンサは、前記リッドの前記第２辺に設けられた切欠き部に配置され、前記リッドから露出している、半導体装置。
【請求項１８】
請求項１７に記載の半導体装置において、
前記第１外部電極には、基準電位が印加され、前記第２外部電極には、前記基準電位よりも高い電源電位が印加される、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、高速で信号を伝送する回路を備える半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
特許文献１（特開２０００―３１１９６０号公報）には、配線基板上に搭載された半導体チップおよびコンデンサをキャップで覆い、キャップの頂部壁にフィンを有するヒートシンクを取り付けた構造の半導体装置が記載されている。そして、キャップのコーナー部には、キャップ加工時の応力を緩和するために、開口部およびスリットが設けられている。
【０００３】
特許文献２（国際公開第２０１５―１６２７６８号）の図６には、配線基板上に半導体チップ、電源回路用コンデンサ、および、ＤＣ回路用コンデンサが搭載された構造の半導体装置が記載されている。そして、半導体チップおよび電源回路用コンデンサは放熱板で覆われ、ＤＣ回路用コンデンサは、放熱板で覆われることなく、放熱板の外側の領域に配置されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００―３１１９６０号公報
【特許文献２】国際公開第２０１５―１６２７６８号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本願発明者が検討した半導体装置は、配線基板、配線基板上に搭載された半導体チップおよび複数のコンデンサ、半導体チップおよび複数のコンデンサを覆うリッド（前述のキャップまたは放熱板に相当する）を有する。半導体チップは、配線基板にフリップチップ接続されている。つまり、半導体チップの表面が配線基板に対向して配置され、突起電極を介して配線基板のパッド（端子）に接続されている。また、半導体チップの裏面には、接着層を介してリッドが取り付けられている。複数のコンデンサは、配線基板とリッドとの間の空間に配置されており、コンデンサの２つの端子は、配線基板の２つの電極にそれぞれ接続されているが、コンデンサの２つの端子間が短絡しないように金属製のリッドとコンデンサとの間にギャップを設けている。その為、半導体チップの厚さは、コンデンサの厚さと同等またはそれ以上となっていた。
【０００６】
また、本願発明者が検討した半導体チップは、半導体基板上に設けられた複数の配線層間を分離する層間絶縁膜として、機械的強度が低いＬｏｗ−ｋ膜を用いている。ここで、Ｌｏｗ−ｋ膜とは、比誘電率が３．７以下の絶縁膜と定義する。Ｌｏｗ−ｋ膜を用いた半導体チップをフリップチップ接続した場合、シリコンからなる半導体基板と配線基板の熱膨張率の差に起因して、突起電極に熱応力が印加され、機械的強度が低い層間絶縁膜（Ｌｏｗ−ｋ膜）にクラックが発生するという問題が確認されている。このようなクラックの発生を防止する為に、本願発明者は、半導体チップの膜厚を薄くすることを検討した。しかしながら、半導体チップを薄膜化すると、前述のギャップがなくなり、金属製のリッドによってコンデンサの２つの端子が短絡し、半導体装置の機能特性不良が発生し、信頼性が低下するという課題が本願発明者によって確認された。つまり、配線基板上に半導体チップとコンデンサを搭載した半導体装置において、信頼性を向上する技術が求められている。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態による半導体装置は、第１方向に延在する第１辺を含む第１主面、第１主面の反対側の第２主面、および第２主面に配置された第１外部電極を備える配線基板と、第１表面、第１表面の反対側の第１裏面、第１表面に配置された第１電極を備え、第１表面が第１主面と対向するように配線基板上に搭載された半導体チップと、第１主面において、半導体チップが搭載された領域とは異なる領域に搭載され、第１端子と第２端子とを備える第１コンデンサと、第１接着層を介して半導体チップの第１裏面に接着され、配線基板の第１主面を覆うリッドと、を有する。そして、半導体チップの第１電極は、第１コンデンサの第１端子に接続され、第１コンデンサの第２端子は、配線基板の第１外部端子に接続され、半導体チップの厚さは、第１コンデンサの厚さよりも薄く、リッドの第１方向に延在する第２辺を備え、第２辺は、配線基板の第１辺に沿って延在しており、第１コンデンサは、リッドの第２辺に設けられた第１切欠き部に配置され、リッドから露出している。
【発明の効果】
【０００９】
上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】電子装置の構成例を示す説明図である。
【図２】図１に示す電子装置が備える回路の構成例を示す説明図である。
【図３】図１に示す二個の半導体装置のうちの一方の半導体装置の上面図である。
【図４】図３に示す半導体装置を構成する配線基板の断面図である。
【図５】図３に示す半導体装置の下面図である。
【図６】図３に示す半導体チップの電極配置面の平面図である。
【図７】図３のＸ１−Ｘ１´線に沿った要部断面図である。
【図８】図３のＸ２−Ｘ２´線に沿った要部断面図である。
【図９】図３のＹ１−Ｙ１´線に沿った要部断面図である。
【図１０】半導体チップの電極と配線基板上の半田ボールとを接続する配線の平面図である。
【図１１】比較例である半導体チップの電極と配線基板上の半田ボールとを接続する配線の平面図である。
【図１２】図３に示す半導体装置の製造工程の一部を示すフロー図である。
【図１３】図３に示す半導体装置の製造工程中の断面図である。
【図１４】図３に示す半導体装置の製造工程中の断面図である。
【図１５】変形例１の半導体装置の上面図である。
【図１６】変形例２の半導体装置の上面図である。
【発明を実施するための形態】
【００１１】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１２】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金メッキ、Ｃｕ層、ニッケル・メッキ等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００１３】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００１４】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１５】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
【００１６】
＜電子装置＞
まず、図１および図２を用いて、マザーボード上に複数の半導体装置（半導体パッケージ）が搭載され、複数の半導体装置の間で、電気信号を伝送する電子装置の構成例について説明する。図１は、本実施の形態の半導体装置を含む電子装置の構成例を示す説明図である。また、図２は、図１に示す電子装置が備える回路の構成例を示す説明図である。なお、図１では、半導体装置ＰＫＧ１と半導体装置ＰＫＧ２とが電気的に接続されていることを明示的に示すため、図２に示す高速伝送経路ＳＧＰＨを太線により模式的に示す。
【００１７】
図１に示す電子装置（電子機器）ＥＤＶ１は、配線基板（マザーボード、実装基板）ＭＢ１と、配線基板ＭＢ１に搭載される半導体装置ＰＫＧ１および半導体装置ＰＫＧ２と、を有する。半導体装置ＰＫＧ１と半導体装置ＰＫＧ２とは、配線基板ＭＢ１に形成された信号伝送経路ＳＧＰを介して、互いに電気的に接続される。信号伝送経路ＳＧＰを介して伝送される信号には、半導体装置ＰＫＧ１から出力される信号ＳＧＴと、半導体装置ＰＫＧ１に入力される信号ＳＧＲとが含まれる。また、信号伝送経路ＳＧＰには、信号ＳＧＴが伝送される信号伝送経路ＳＧＰＴと、信号ＳＧＲが伝送される信号伝送経路ＳＧＰＲと、が含まれる。
【００１８】
図１に示す例では、信号ＳＧＴは、半導体装置ＰＫＧ１から出力され、かつ、半導体装置ＰＫＧ２に入力される。また、信号ＳＧＲは、半導体装置ＰＫＧ２から出力され、かつ、半導体装置ＰＫＧ１に入力される。ただし、信号ＳＧＴの出力先や信号ＳＧＲの出力元は、図１に示す例には限定されず、種々の変形例がある。図１に示す半導体装置ＰＫＧ１と半導体装置ＰＫＧ２とは、同様の構造なので、以下では代表的に半導体装置ＰＫＧ１について説明する。
【００１９】
図２に示すように、電子装置ＥＤＶ１は、複数の信号伝送経路ＳＧＰを有する。図２に示す例では、半導体装置ＰＫＧ１に接続される複数の信号伝送経路ＳＧＰには、第１の伝送速度で電気信号が伝送される低速伝送経路（低速信号伝送経路）ＳＧＰＬと、第１の伝送速度よりも速い第２の伝送速度で電気信号が伝送される高速伝送経路（高速信号伝送経路）ＳＧＰＨとが含まれる。また、図２に示す例では、高速伝送経路ＳＧＰＨは、差動信号が伝送される、一対の差動信号伝送経路ＤＳｐ、ＤＳｎにより構成される。
【００２０】
なお、本実施の形態では、高速伝送経路ＳＧＰＨの一例として、一対の差動信号伝送経路ＤＳｐ、ＤＳｎを介して、差動信号を伝送する実施態様を取り上げて説明するが、高速信号の種類は、差動信号の他、種々の変形例が適用できる。例えば、一つの信号伝送経路ＳＧＰを用いる、所謂、シングルエンド構造の場合であっても、周波数を高くすることにより、高速伝送を行うことができる。
【００２１】
図２に示すように、半導体装置ＰＫＧ１が有する半導体チップＣＨＰ１は、複数の電極を備えている。半導体チップＣＨＰ１が有する複数の電極は、出力信号（送信信号）である信号ＳＧＴ（図１参照）が伝送される信号電極Ｔｘ（詳しくは、一対の差動信号が出力される信号電極Ｔｘｐと信号電極Ｔｘｎ）を含む。また、半導体チップＣＨＰ１が有する複数の電極は、入力信号（受信信号）である信号ＳＧＲ（図１参照）が伝送される信号電極Ｒｘ（詳しくは、一対の差動信号が入力される信号電極Ｒｘｐと信号電極Ｒｘｎ）を含む。また、図２に示す例では、また、半導体チップＣＨＰ１が有する複数の電極は、低速伝送経路ＳＧＰＬに接続される、信号電極（低速信号電極）ＴｘＬおよび信号電極（低速信号電極）ＲｘＬを含む。
【００２２】
また、半導体チップＣＨＰ１が有する複数の電極は、電源電位ＶＤＤが供給される電源電位電極Ｖｄと、基準電位ＶＳＳが供給される基準電位電極Ｖｓと、を含む。半導体チップＣＨＰ１（詳しくは、半導体チップＣＨＰ１が備える回路）には、電源電位電極Ｖｄを介して電源電位ＶＤＤが供給される。また、半導体チップＣＨＰ１（詳しくは、半導体チップＣＨＰ１が備える回路）には、基準電位電極Ｖｓを介して基準電位ＶＳＳが供給される。半導体チップＣＨＰ１が備える複数の回路のうちの少なくとも一部は、電源電位ＶＤＤと基準電位ＶＳＳとの電位差により生成される駆動電圧により駆動される。基準電位ＶＳＳは例えば接地電位であって、電源電位ＶＤＤは基準電位ＶＳＳより高い。
【００２３】
また、電子装置ＥＤＶ１は、電源回路中に並列接続で挿入される電源回路用のコンデンサＣＰＳを有している。図２に示すコンデンサＣＰＳは、半導体チップＣＨＰ１に基準電位ＶＳＳを供給する基準電位供給経路ＶＳＰと、半導体チップＣＨＰ１に電源電位ＶＤＤを供給する電源電位供給経路ＶＤＰと、の間に挿入される。コンデンサＣＰＳは、電源電位供給経路ＶＤＰに含まれるノイズ（信号）を基準電位供給経路ＶＳＰ側にバイパスして流す、バイパスコンデンサとして機能させることができる。また、コンデンサＣＰＳは、半導体チップＣＨＰ１に形成された回路に流れる電流のループ（経路距離）を小さくすることで、電源電位供給経路ＶＤＰおよび基準電位供給経路ＶＳＰに含まれるインピーダンス成分の影響を低減する、デカップリングコンデンサとして機能させることができる。また、供給された電力を消費する回路の近傍に、コンデンサＣＰＳを接続することで、瞬間的に駆動電圧が降下する現象を抑制する、バッテリとして機能させることができる。
【００２４】
上記したバイパスコンデンサ、デカップリングコンデンサ、あるいはバッテリとして用いる電源回路用のコンデンサＣＰＳは、いずれも電源回路中に並列接続で挿入されている。一方、コンデンサＣＤＣは、信号伝送経路ＳＧＰ中に直列接続で挿入されている。このため、図２に示すように、高速伝送経路ＳＧＰＨが差動信号伝送経路ＤＳｐ、ＤＳｎにより構成される場合には、差動信号伝送経路ＤＳｐおよび差動信号伝送経路ＤＳｎに対して、夫々、コンデンサＣＤＣがそれぞれ挿入される。
【００２５】
また、電子装置ＥＤＶ１のように、高速で信号を伝送する場合、高速伝送経路ＳＧＰＨ中にコンデンサＣＤＣを直列で接続することが好ましい。高速伝送経路ＳＧＰＨ中に挿入されたコンデンサＣＤＣにより、交流信号に含まれる直流成分をカットすることができる。これにより、高速での信号の入出力を安定化させることができる。このように信号伝送経路中に直列接続で挿入され、交流信号中の直流成分をカットするコンデンサＣＤＣのことを、ＤＣ（Direct Current）カット用コンデンサ、あるいは、ＡＣ（Alternate Current）結合用コンデンサと呼ぶ（以下、ＤＣカット用コンデンサと呼ぶ）。
【００２６】
図２に示す低速伝送経路ＳＧＰＬでは、例えば、３Ｇｂｐｓ（Gigabit per second）未満の伝送速度で、電気信号が伝送される。また、信号電極Ｔｘと信号電極Ｒｘとを電気的に接続することで形成される高速伝送経路ＳＧＰＨでは、例えば、１０Ｇｂｐｓ〜６０Ｇｂｐｓ程度の伝送速度で電気信号が伝送される。
【００２７】
＜半導体装置＞
図３は、図１に示す二個の半導体装置のうちの一方の半導体装置の上面図であり、図４は、図３に示す半導体装置を構成する配線基板の断面図であり、図５は、図３に示す半導体装置の下面図であり、図６は、図３に示す半導体チップの電極配置面の平面図である。図７は、図３のＸ１−Ｘ１´線に沿った要部断面図であり、図９は、図３のＸ２−Ｘ２´線に沿った要部断面図である。ただし、図３のＸ１−Ｘ１´線およびＸ２−Ｘ２´線に沿った断面図は、Ｘ方向において半導体装置の中心線に対して対称であるため、図７および図９では、例えば、右側の半分の領域を示している。図８は、図３のＹ１−Ｙ１´線に沿った要部断面図である。ただし、図３のＹ１−Ｙ１´線に沿った断面図は、Ｙ方向において半導体装置の中心線に対して対称であるため、図８では、例えば、上側の半分の領域を示している。図１０は、半導体チップの電極と配線基板上の半田ボールとを接続する配線の平面図であり、図１１は、比較例である半導体チップの電極と配線基板上の半田ボールとを接続する配線の平面図である。
【００２８】
図３に示すように、半導体装置ＰＫＧ１は、四角形の配線基板ＳＵＢ１、四角形の半導体チップＣＨＰ１、複数のコンデンサＣＰＳおよびＣＤＣ、ならびに、略四角形のリッドＬＤを備える。配線基板ＳＵＢ１とリッドＬＤとは、ほぼ等しいサイズからなり、半導体チップＣＨＰ１のサイズよりも大きい。平面視において四角形の配線基板ＳＵＢ１は、上面２ｔを有し、上面２ｔは、Ｘ方向に延在する２つの辺２Ｘと、Ｘ方向と直交するＹ方向に延在する２つの辺２Ｙとを含む。配線基板ＳＵＢ１の上面２ｔの中央部には、半導体チップＣＨＰ１が搭載されている。平面視において四角形の半導体チップＣＨＰ１は、Ｘ方向に延在する２つの辺３Ｘと、Ｙ方向に延在する２つの辺３Ｙを含む。半導体チップＣＨＰ１に接触し、かつ、半導体チップＣＨＰ１の周囲を囲むようにアンダフィル樹脂ＵＦが設けられている。
【００２９】
また、配線基板ＳＵＢ１の上面２ｔ上には、複数のコンデンサＣＤＣおよびＣＰＳが搭載されている。複数のコンデンサＣＤＣおよびＣＰＳは、直方体の両端に２つの端子を有するチップコンデンサと呼ばれるコンデンサ部品である。
【００３０】
半導体チップＣＨＰ１と、Ｙ方向に延在する一方の辺２Ｙとの間には、複数のコンデンサＣＤＣが配置されている。複数のコンデンサＣＤＣは、半導体チップＣＨＰ１よりも一方の辺２Ｙに近接して配置されている。複数のコンデンサＣＤＣは、マトリックス状（例えば、Ｘ方向に２行、Ｙ方向に９列、計１８個のコンデンサＣＤＣ）に配列されている。そして、Ｘ方向に配置された２個のコンデンサＣＤＣにおいて、各コンデンサＣＤＣの２つの端子はＸ方向に並んでいる。つまり、Ｘ方向に配置された２個のコンデンサＣＤＣの４つの端子は、Ｘ方向に並んでいる。言い換えると、平面視にて、長方形のコンデンサＣＤＣは、その長辺がＸ方向に沿って、その短辺がＹ方向に沿って配置されている。また、半導体チップＣＨＰ１と、Ｙ方向に延在する他方の辺２Ｙとの間にも、同様に、複数のコンデンサＣＤＣがマトリックス状（例えば、Ｘ方向に２行、Ｙ方向に９列、計１８個のコンデンサＣＤＣ）に配列されている。例えば、半導体チップＣＨＰ１と、Ｙ方向に延在する一方の辺２Ｙとの間に配置された複数のコンデンサＣＤＣは、信号伝送速度５６Ｇｂｐｓ用の高速伝送経路ＳＧＰＨに接続され、半導体チップＣＨＰ１と、Ｙ方向に延在する他方の辺２Ｙとの間に配置された複数のコンデンサＣＤＣは、信号伝送速度２５Ｇｂｐｓ用の高速伝送経路ＳＧＰＨに接続される。
【００３１】
半導体チップＣＨＰ１と、Ｘ方向に延在する一方の辺２Ｘとの間には、Ｘ方向に沿って複数のコンデンサＣＰＳが一列に配置されている。複数のコンデンサＣＰＳは、一方の辺２Ｘよりも半導体チップＣＨＰ１に近接して配置されている。複数のコンデンサＣＰＳは、Ｘ方向に所定の間隔で計５個配列されている。各コンデンサＣＰＳの２つの端子は、Ｙ方向に並んでいる。言い換えると、平面視にて、長方形のコンデンサＣＰＳは、その長辺がＹ方向に沿って、その短辺がＸ方向に沿って配置されている。また、半導体チップＣＨＰ１と、Ｘ方向に延在する他方の辺２Ｘとの間にも、同様に、Ｘ方向に沿って複数のコンデンサＣＰＳが一列に配列されている。
【００３２】
また、図３に示すように、半導体チップＣＨＰ１および配線基板ＳＵＢ１の上面２ｔは、リッドＬＤで覆われている。平面視において四角形のリッドＬＤは、Ｘ方向に延在する２つの辺４Ｘと、Ｙ方向に延在する２つの辺４Ｙとを含む。辺４Ｘと辺４Ｙとの交差部では、リッドＬＤに面取りが施されているため、半導体チップＣＨＰ１は、平面視において略四角形と言える。また、リッドＬＤは、放熱部４ａと、放熱部４ａの周囲を囲むフランジ部４ｂと、放熱部４ａとフランジ部４ｂとの間の傾斜部４ｓとを備えている。そして、放熱部４ａは、半導体チップＣＨＰ１と一方の辺２Ｘとの間に配置された複数のコンデンサＣＰＳを露出する開口部４ｅを備え、半導体チップＣＨＰ１と他方の辺２Ｘとの間に配置された複数のコンデンサＣＰＳを露出する開口部４ｅを備えている。２つの開口部４ｅは、平面視において、半導体チップＣＨＰ１と重なることなく、半導体チップＣＨＰ１の外側に位置している。
【００３３】
また、フランジ部４ｂは、一方の辺４Ｙの一部に、半導体チップＣＨＰ１と一方の辺２Ｙとの間に配置された複数のコンデンサＣＤＣを露出する切欠き部４ｄ１を備え、他方の辺４Ｙの一部に、半導体チップＣＨＰ１と他方の辺２Ｙとの間に配置された複数のコンデンサＣＤＣを露出する切欠き部４ｄ１を備えている。さらに、フランジ部４ｂは、Ｘ方向に延在する辺４Ｘの夫々に、２箇所の切欠き部４ｄ２を備えている。切欠き部４ｄ１は、辺４Ｙから放熱部４ａに向かう凹部であり、切欠き部４ｄ２は、辺４Ｘから放熱部４ａに向かう凹部である。さらに、フランジ部４ｂは、４つの角部４ｃを備え、各角部４ｃにおいて、リッドＬＤは、接着層を介して配線基板ＳＵＢ１に接着されている。角部４ｃは、フランジ部４ｂにおいて、切欠き部４ｄ１と切欠き部４ｄ２とに挟まれた領域と定義する。つまり、図３に示すように、角部４ｃには、絶縁性の接着層の塗布領域である接着層領域ＡＤＲ２が設けられている。また、Ｘ方向において、２つの切欠き部４ｄ２の間には、導電性の接着層の塗布領域である接着層領域ＡＤＲ１が設けられている。つまり、リッドＬＤのフランジ部４ｂは、切欠き部４ｄ１および４ｄ２を除き、ほぼ全周に接着層領域ＡＤＲ１またはＡＤＲ２が設けられている。
【００３４】
図４に示すように、配線基板ＳＵＢ１は、半導体チップＣＨＰ１が搭載される上面（面、主面、チップ搭載面、第１主面）２ｔ、上面２ｔとは反対側の下面（面、主面、実装面、第２主面）２ｂを有する。配線基板ＳＵＢ１は、上面２ｔ上に搭載された半導体チップＣＨＰ１と、マザーボード（実装基板）である配線基板ＭＢ１（図１参照）と、を互いに電気的に接続するインタポーザ（中継基板）である。配線基板ＳＵＢ１は、チップ搭載面である上面２ｔ側の端子と実装面である下面２ｂ側の端子とを電気的に接続する複数の配線層（図４に示す例では１０層）ＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４、ＷＬ５、ＷＬ６、ＷＬ７、ＷＬ８、ＷＬ９、ＷＬ１０を有する。各配線層は、電気信号や電力を供給する経路である配線などの導体パターンを有する。また各配線層の間には、絶縁層２ｅが配置されている。各配線層は、絶縁層２ｅを貫通する層間導電路であるビア２ｖ、あるいはスルーホール配線２ＴＨＷを介して電気的に接続されている。
【００３５】
また、複数の配線層のうち、最も上面２ｔ側に配置される配線層ＷＬ１の大部分は、ソルダレジスト膜である絶縁層ＳＲ１に覆われる。また、複数の配線層のうち、最も下面２ｂ側に配置される配線層ＷＬ１０の大部分は、ソルダレジスト膜である絶縁層ＳＲ２に覆われる。
【００３６】
また、配線基板ＳＵＢ１は、例えば、ガラスクロスからなる絶縁層（コア材、コア絶縁層）２ＣＲの上面２Ｃｔおよび下面２Ｃｂに、それぞれ複数の配線層をビルドアップ工法により積層することで、形成されている。また、絶縁層２ＣＲの上面２Ｃｔ側にある配線層ＷＬ５と下面２Ｃｂ側にある配線層ＷＬ６とは、上面２Ｃｔと下面２Ｃｂのうちの一方から他方までを貫通するように設けられた複数の貫通孔（スルーホール）に埋め込まれた、複数のスルーホール配線２ＴＨＷを介して電気的に接続されている。
【００３７】
配線基板ＳＵＢ１の上面２ｔには、半導体チップＣＨＰ１と電気的に接続される複数のパッド（端子、ボンディングパッド、ボンディングリード、半導体チップ接続用端子）２ＰＤが形成されている。また、配線基板ＳＵＢ１の下面２ｂには、半導体装置ＰＫＧ１の外部入出力端子である複数のランド２ＬＤが形成されている。複数のパッド２ＰＤと複数のランド２ＬＤは、配線基板ＳＵＢ１に形成された配線２ｄ、ビア２ｖ、およびスルーホール配線２ＴＨＷを介して、それぞれ電気的に接続されている。
【００３８】
なお、図４に示す例では、配線基板ＳＵＢ１はコア材である絶縁層２ＣＲの上面２Ｃｔ側、および下面２Ｃｂ側にそれぞれ複数の配線層を積層した配線基板を示している。しかし、図４に対する変形例としては、コア材などの硬い材料からなる絶縁層２ＣＲを有さず、絶縁層２ｅと配線２ｄなどの導体パターンを順に積層して形成する、所謂、コアレス基板を用いても良い。コアレス基板を用いた場合、スルーホール配線２ＴＨＷは形成せず、各配線層は、ビア２ｖを介して電気的に接続される。また、図４では、１０層の配線層を有する配線基板ＳＵＢ１を例示的に示しているが、変形例としては、例えば、１１層以上、あるいは８層以下の配線層を有する配線基板を用いても良い。
【００３９】
また、図４に示す例では、複数のランド２ＬＤのそれぞれには、半田ボール（半田材、外部端子、電極、外部電極）ＳＢが接続されている。半田ボールＳＢは、半導体装置ＰＫＧ１を図１に示す配線基板ＭＢ１に実装する際に、配線基板ＭＢ１側の複数の端子（図示は省略）と複数のランド２ＬＤを電気的に接続する、導電性部材である。半田ボールＳＢは、例えば、鉛（Ｐｂ）入りのＳｎ−Ｐｂ半田材、あるいは、Ｐｂを実質的に含まない、所謂、鉛フリー半田からなる半田材である。鉛フリー半田の例としては、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）、錫−銅（Ｓｎ−Ｃｕ）などが挙げられる。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。
【００４０】
また、図５に示すように複数の半田ボールＳＢは、行列状（アレイ状、マトリクス状）に配置されている。また、図５では図示を省略するが、複数の半田ボールＳＢが接合される複数のランド２ＬＤ（図４参照）も行列状（マトリクス状）に配置されている。このように、配線基板ＳＵＢ１の実装面側に、複数の外部端子（半田ボールＳＢ、ランド２ＬＤ）を行列状に配置する半導体装置を、エリアアレイ型の半導体装置と呼ぶ。エリアアレイ型の半導体装置は、配線基板ＳＵＢ１の実装面（下面２ｂ）側を、外部端子の配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、外部端子数が増大する半導体装置を省スペースで実装することができる。
【００４１】
また、半導体装置ＰＫＧ１は、配線基板ＳＵＢ１上に搭載される半導体チップＣＨＰ１を備えている。図７に示すように、半導体チップＣＨＰ１は、表面（主面、上面）３ｔ、表面３ｔとは反対側の裏面（主面、下面）３ｂを備える。半導体チップＣＨＰ１は、図３に示すように平面視において配線基板ＳＵＢ１よりも平面積が小さい四角形の外形形状を成す。図３に示す例では、半導体チップＣＨＰ１が配線基板ＳＵＢ１の上面２ｔの中央部に搭載され、かつ、半導体チップＣＨＰ１の四つの辺３Ｘおよび３Ｙのそれぞれが、配線基板ＳＵＢ１の四つの辺２Ｘおよび２Ｙのそれぞれに沿って延びている。
【００４２】
また、図６に示すように、半導体チップＣＨＰ１の表面３ｔ側には、複数の電極（パッド、電極パッド、ボンディングパッド）３ＰＤが行列状に配置形成されている。また、図７に示す例では、半導体チップＣＨＰ１は、表面３ｔが配線基板ＳＵＢ１の上面２ｔと対向した状態で、配線基板ＳＵＢ１上に搭載されている。このような搭載方式は、フェイスダウン実装方式、あるいはフリップチップ接続方式と呼ばれる。
【００４３】
また、図示は省略するが、半導体チップＣＨＰ１の主面（詳しくは、半導体チップＣＨＰ１の基材である半導体基板の素子形成面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されている。複数の電極３ＰＤは、半導体チップＣＨＰ１の内部（詳しくは、表面３ｔと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この複数の半導体素子と、それぞれ電気的に接続されている。
【００４４】
半導体チップＣＨＰ１（詳しくは、半導体チップＣＨＰ１の基材）は、例えばシリコン（Ｓｉ）から成る。また、表面３ｔには、半導体チップＣＨＰ１の基材および配線を覆う層間絶縁膜が形成されており、複数の電極３ＰＤのそれぞれの一部は、この層間絶縁膜に形成された開口部において、層間絶縁膜から露出している。ここで、配線または配線層は、例えば、銅（Ｃｕ）等の金属膜からなり、複数の配線層間を絶縁する層間絶縁膜は、Ｌｏｗ−ｋ膜等で構成されている。また、複数の電極３ＰＤは、それぞれ金属膜からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。
【００４５】
また、図７に示すように、複数の電極３ＰＤにはそれぞれ突起電極３ＢＰが接続され、半導体チップＣＨＰ１の複数の電極３ＰＤと、配線基板ＳＵＢ１の複数のパッド２ＰＤとは、複数の突起電極３ＢＰを介して、それぞれ電気的に接続されている。突起電極（バンプ電極）３ＢＰは、半導体チップＣＨＰ１の表面３ｔ上に突出するように形成された金属部材（導電性部材）である。突起電極３ＢＰは、本実施の形態では、電極３ＰＤ上に、下地金属膜（アンダーバンプメタル）を介して半田材が積層された、所謂、半田バンプである。下地金属膜は、例えば、電極３ＰＤとの接続面側からチタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）が積層された積層膜（ニッケル膜上にさらに金（Ａｕ）膜を形成する場合もある）を例示することができる。また、半田バンプを構成する半田材としては、上記した半田ボールＳＢと同様に、鉛入りの半田材や鉛フリー半田を用いることができる。半導体チップＣＨＰ１を配線基板ＳＵＢ１に搭載する際には、複数の電極３ＰＤおよび複数のパッド２ＰＤの双方に、予め半田バンプを形成しておき、半田バンプ同士を接触させた状態で加熱処理（リフロー処理）を施すことで、半田バンプ同士が一体化して、突起電極３ＢＰが形成される。また、本実施の形態に対する変形例としては、銅（Ｃｕ）やニッケル（Ｎｉ）からなる導体柱の先端面に半田膜を形成したピラーバンプ（柱状電極）を突起電極３ＢＰとして用いても良い。
【００４６】
また、図７に示すように半導体チップＣＨＰ１と配線基板ＳＵＢ１の間には、アンダフィル樹脂（絶縁性樹脂）ＵＦが配置される。アンダフィル樹脂ＵＦは、半導体チップＣＨＰ１の表面３ｔと配線基板ＳＵＢ１の上面２ｔの間の空間を塞ぐように配置される。また、アンダフィル樹脂ＵＦは、絶縁性（非導電性）の材料（例えば樹脂材料）から成り、半導体チップＣＨＰ１と配線基板ＳＵＢ１の電気的接続部分（複数の突起電極３ＢＰの接合部）を封止するように配置される。このように、複数の突起電極３ＢＰと複数のパッド２ＰＤとの接合部をアンダフィル樹脂ＵＦで覆うことで、半導体チップＣＨＰ１と配線基板ＳＵＢ１の電気的接続部分に生じる応力を緩和させることができる。つまり、半導体チップＣＨＰ１の複数の電極３ＰＤと複数の突起電極３ＢＰとの接合部に生じる応力、および、複数の突起電極３ＢＰと配線基板ＳＵＢ１の複数のパッド２ＰＤとの接合部に生じる応力を緩和させることができる。さらには、半導体チップＣＨＰ１の半導体素子（回路素子）が形成された主面を保護することもできる。
【００４７】
また、図７に示す例では、半導体チップＣＨＰ１の裏面３ｂには、リッド（放熱板）ＬＤが貼り付けられている。リッドＬＤは、例えば、配線基板ＳＵＢ１よりも熱伝導率が高い金属板であって、半導体チップＣＨＰ１で発生した熱を外部に排出する機能を備えている。リッドＬＤは、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）等の金属材料で構成されており、厚さは、０．３〜３．０ｍｍとすることができ、本実施の形態では、例えば、１ｍｍとしている。また、リッドＬＤは、接着層ＡＤ３を介して半導体チップＣＨＰ１の裏面３ｂに貼り付けられている。接着層ＡＤ３は、例えば、多数の金属粒子やフィラ（例えばアルミナなど）を含有させることにより、アンダフィル樹脂ＵＦよりも熱伝導率が高くなっている。図３および７に示すように、半導体チップＣＨＰ１は、リッドＬＤの放熱部４ａに接着されている。放熱部４ａは、フランジ部４ｂに対して凸形状となっており、放熱部４ａの高さＨＬａは、フランジ部４ｂの高さＨＬｂよりも高い（ＨＬａ＞ＨＬｂ）。ここで、放熱部４ａの高さＨＬａとは、配線基板ＳＵＢ１の上面２ｔから放熱部４ａの裏面ＬＤｂまでの距離であり、フランジ部４ｂの高さＨＬｂとは、配線基板ＳＵＢ１の上面２ｔからフランジ部４ｂの裏面ＬＤｂまでの距離である。
【００４８】
また、図７に示すように、リッドＬＤは、フランジ部４ｂに切欠き部４ｄ１を備え、切欠き部４ｄ１においてリッドＬＤから露出した配線基板ＳＵＢ１の上面２ｔ上に２個のコンデンサＣＤＣ（ｐ１）およびＣＤＣ（ｎ１）が搭載されている。各コンデンサＣＤＣは、長手方向の両端に端子Ｃ１およびＣ２を備え、端子Ｃ１およびＣ２は、それぞれ、配線基板ＳＵＢ１の電極２ｆに半田等の接合材２ｇで接続されている。つまり、コンデンサＣＤＣ（ｐ１）の端子Ｃ１が接続された電極２ｆは、配線基板ＳＵＢ１内の配線２ｄ´（ｐ１）を介してパッド２ＰＤ（Ｒｘｐ１）に電気的に接続され、突起電極３ＢＰを介して半導体チップＣＨＰ１の電極３ＰＤ（Ｒｘｐ１）に電気的に接続されている。また、コンデンサＣＤＣ（ｐ１）の端子Ｃ２が接続された電極２ｆは、配線基板ＳＵＢ１内の配線２ｄ´（ｐ１）を介してランド２ＬＤおよび半田ボールＳＢ（Ｒｘｐ１）に電気的に接続されている。コンデンサＣＤＣ（ｐ１）は、半導体チップＣＨＰ１の電極３ＰＤ（Ｒｘｐ１）と、それに対応する半田ボールＳＢ（Ｒｘｐ１）との間に直列に接続されている。ここで、配線２ｄ´（ｐ１）とは、配線基板ＳＵＢ１内の配線２ｄ、ビア２ｖおよびスルーホール配線２ＴＨＷを含んでいる。図７において、破線で示す配線２ｄ´（ｎ１）は、紙面の奥に配置された半導体チップＣＨＰ１の電極３ＰＤ（Ｒｘｎ１）と半田ボールＳＢ（Ｒｘｎ１）との接続を示している。なお、図７は、後述する図１０に示す一番目の一対の差動信号伝送経路ＤＳｐ１、ＤＳｎ１に対応している。
【００４９】
本実施の形態では、半導体チップＣＨＰ１の厚さＴ１を、コンデンサＣＤＣの厚さＴ２よりも薄くした為、コンデンサＣＤＣの高さＨＣが、放熱部４ａの高さＨＬａよりも高くなり、コンデンサＣＤＣをリッドＬＤと配線基板ＳＵＢ１との間の空間に収納することが困難となった。しかしながら、リッドＬＤの切欠き部４ｄ１に複数のコンデンサＣＤＣを配置したことで、リッドＬＤによってコンデンサＣＤＣの端子Ｃ１およびＣ２間が短絡することなく、コンデンサＣＤＣを配線基板ＳＵＢ１の上面２ｔ上に搭載することが可能となった。図２で説明した通り、コンデンサＣＤＣは、高速伝送経路ＳＧＰＨ中に直列に接続されており、半田ボールＳＢを介して半導体チップＣＨＰ１に入力される入力信号において、交流信号に含まれる直流成分をカットする役割を担っている。コンデンサＣＤＣを配線基板ＳＵＢ１上に搭載することで、入力信号にのるノイズを低減することができる。仮に、コンデンサＣＤＣが半導体装置ＰＫＧ１ではなく配線基板ＭＢ上に形成された場合、コンデンサＣＤＣと半導体装置ＰＫＧ１との間で、入力信号にノイズがのる可能性が高くなるからである。ここで、コンデンサＣＤＣとは、図７に示すコンデンサＣＤＣ（ｐ１）およびＣＤＣ（ｎ１）の両方を指している。
【００５０】
また、図３に示すように、リッドＬＤの辺４Ｙに切欠き部４ｄ１を設け、切欠き部４ｄ１にコンデンサＣＤＣを配置したことで、コンデンサＣＤＣを配線基板ＳＵＢ１の周辺部（または端部）に配置している。各コンデンサＣＤＣは、半導体チップＣＨＰ１よりも辺２Ｙに近接して配置されている。例えば、リッドＬＤに開口を設け、開口内にコンデンサＣＤＣを配置することも考えられるが、辺４Ｙの切欠き部４ｄ１にコンデンサＣＤＣを配置する方が、より一層、コンデンサＣＤＣを配線基板ＳＵＢ１の周辺部に配置することが可能となる。コンデンサＣＤＣを配線基板ＳＵＢ１の周辺部に配置したことで、配線基板ＳＵＢ１の配線２ｄのレイアウトの自由度が向上し、それに伴い、半導体装置ＰＫＧ１の電気的な性能も向上する。なぜなら、配線基板ＳＵＢ１内の配線２ｄは、半導体チップＣＨＰ１が搭載された中央部から周辺部に向かって放射状に延在しているため、中央部ほど配線密度が高く、中央部から周辺部に行くほど配線密度が低くなっているからである。
【００５１】
また、図８に示すように、コンデンサＣＰＳは、リッドＬＤの放熱部４ａに設けられた開口部４ｅから露出するように、配線基板ＳＵＢ１上に搭載されている。コンデンサＣＤＣと同様に、コンデンサＣＰＳの高さＨＣが、放熱部４ａの高さＨＬａよりも高くなっているが、コンデンサＣＰＳを、リッドＬＤの開口部４ｅ内に配置することで、リッドＬＤによってコンデンサＣＰＳの端子Ｃ１およびＣ２間が短絡することなく、コンデンサＣＰＳを配線基板ＳＵＢ１の上面２ｔ上に搭載することが可能となった。また、図８に示すように、端子Ｃ１が接続された電極２ｆは、配線基板ＳＵＢ１内の配線２ｄ´を介して電源電位用のパッド２ＰＤ（Ｖｄ）に電気的に接続され、突起電極３ＢＰを介して半導体チップＣＨＰ１の電源電位用の電極３ＰＤ（Ｖｄ）に電気的に接続されており、さらに、配線２ｄ´を介して、電源電位用のランドＬＶｄおよび半田ボールＳＢに接続されている。また、端子Ｃ２が接続された電極２ｆは、配線基板ＳＵＢ１内の配線２ｄ´を介して基準電位用のパッド２ＰＤに電気的に接続され、突起電極３ＢＰを介して半導体チップＣＨＰ１の基準電位用の電極３ＰＤに電気的に接続されており、さらに、配線２ｄ´を介して、基準電位用のランドＬＶｓおよび半田ボールＳＢに接続されている。
【００５２】
図３で説明した通り、コンデンサＣＰＳは、一方の辺２Ｘよりも半導体チップＣＨＰ１に近接して配置されている。コンデンサＣＰＳを半導体チップＣＨＰ１の近くに配置することで、半導体チップＣＨＰ１の電源電位ＶＤＤと基準電位ＶＳＳとの差である駆動電圧の安定化を図ることができる。
【００５３】
また、図８に示すように、リッドＬＤのフランジ部４ｂは、導電性の接着層ＡＤ１を介して配線基板ＳＵＢ１に設けられた電極２ｆに接続されている。リッドＬＤが接続された電極２ｆは、配線２ｄ´を介して、基準電位ＶＳＳが印加される半田ボールＳＢに接続されている。リッドＬＤに基準電位ＶＳＳを印加することで、半導体チップＣＨＰ１をシールドすることができ、半導体装置ＰＫＧ１の外部で発生する磁場等から半導体チップＣＨＰ１を保護することができる。
【００５４】
また、図３に示すように、平面視にて、長方形のコンデンサＣＰＳは、その長辺がＹ方向に沿って、その短辺がＸ方向に沿って配置されている。言い換えると、コンデンサＣＰＳの長辺は、コンデンサＣＰＳを挟む半導体チップＣＨＰ１の辺３Ｘおよび配線基板ＳＵＢ１の辺２Ｘの延在方向であるＸ方向に対して直交するＹ方向に延在している。このような配置とすることで、配線基板ＳＵＢ１の配線２ｄのレイアウトの自由度を向上することができる。本実施の形態の場合、コンデンサＣＰＳの２つの端子Ｃ１およびＣ２が接続される２つの電極２ｆを、配線２ｄの延在方向（Ｙ方向）に沿って並べて配置できる。しかしながら、コンデンサＣＰＳの長辺をＸ方向に沿って配置した場合、コンデンサＣＰＳの２つの端子Ｃ１およびＣ２が接続される２つの電極２ｆを、Ｘ方向に並べて配置しなければならないからである。
【００５５】
図９は、図３のＸ２−Ｘ２´線に沿った要部断面図である。ただし、図３では、接着層の塗布領域である接着層領域ＡＤＲ１およびＡＤＲ２を示しているが、図９では、リッドＬＤが配線基板ＳＵＢ１の上面２ｔに接着された状態を示している。図９に示すように、接着層ＡＤ１およびＡＤ２は、リッドＬＤのフランジ部４ｂの全域に広がっている。但し、図３に示すように、リッドＬＤの辺４Ｘに切欠き部４ｄ２を設けたことで、絶縁性（非導電性）の接着層ＡＤ２と導電性の接着層ＡＤ１とが接触または混合するのを防止することができる。したがって、接着層ＡＤ１およびＡＤ２の接着強度が低下するのを防止することができる。接着層ＡＤ１は、例えば、多数の金属粒子（銀など）を含有させたエポキシ樹脂または半田材からなり、接着層ＡＤ２は、例えば、エポキシ樹脂からなる。
【００５６】
図１０は、図２に示す高速伝送経路ＳＧＰＨにおける半導体装置ＰＫＧ１のランドＬＤＨから半導体チップＣＨＰ１の信号電極Ｒｘに至る接続を説明する平面図である。図１に示す入力信号である信号ＳＧＲは、図２に示す半導体装置ＰＫＧ１のランドＬＤＨに入力され、コンデンサＣＤＣを介して、半導体チップＣＨＰ１の信号電極Ｒｘに入力される。図１０では、図２のランドＬＤＨが半田ボールＳＢに対応し、図２の信号電極Ｒｘが電極３ＰＤに対応している。図１１は、図１０の比較例であり、コンデンサＣＤＣの向きが異なっている。図１０および１１では、三対の高速伝送経路を示しており、各高速伝送経路は、一対の差動信号伝送経路ＤＳｐ、ＤＳｎにより構成されている。一番目の一対の差動信号伝送経路ＤＳｐ１、ＤＳｎ１およびそれらを構成する要素には符号の末尾に１を付し、二番目の一対の差動信号伝送経路ＤＳｐ２、ＤＳｎ２およびそれらを構成する要素には符号の末尾に２を付し、三番目の一対の差動信号伝送経路ＤＳｐ３、ＤＳｎ３およびそれらを構成する要素には符号の末尾に３を付して区別している。ただし、一番目から三番目を区別しない場合には、符号末尾の１〜３を外して説明する。
【００５７】
一番目の一対の差動信号伝送経路ＤＳｐ１、ＤＳｎ１の内の差動信号伝送経路ＤＳｐ１は、半田ボールＳＢ（Ｒｘｐ１）／配線２ｄ´（ｐ１）／コンデンサＣＤＣ（ｐ１）／配線２ｄ´（ｐ１）／電極３ＰＤ（Ｒｘｐ１）で構成され、差動信号伝送経路ＤＳｎ１は、半田ボールＳＢ（Ｒｘｎ１）／配線２ｄ´（ｎ１）／コンデンサＣＤＣ（ｎ１）／配線２ｄ´（ｎ１）／電極３ＰＤ（Ｒｘｎ１）で構成されている。同様に、二番目の一対の差動信号伝送経路ＤＳｐ２、ＤＳｎ２の内の差動信号伝送経路ＤＳｐ２は、半田ボールＳＢ（Ｒｘｐ２）／配線２ｄ´（ｐ２）／コンデンサＣＤＣ（ｐ２）／配線２ｄ´（ｐ２）／電極３ＰＤ（Ｒｘｐ２）で構成され、差動信号伝送経路ＤＳｎ２は、半田ボールＳＢ（Ｒｘｎ２）／配線２ｄ´（ｎ２）／コンデンサＣＤＣ（ｎ２）／配線２ｄ´（ｎ２）／電極３ＰＤ（Ｒｘｎ２）で構成されている。同様に、三番目の一対の差動信号伝送経路ＤＳｐ３、ＤＳｎ３の内の差動信号伝送経路ＤＳｐ３は、半田ボールＳＢ（Ｒｘｐ３）／配線２ｄ´（ｐ３）／コンデンサＣＤＣ（ｐ３）／配線２ｄ´（ｐ３）／電極３ＰＤ（Ｒｘｐ３）で構成され、差動信号伝送経路ＤＳｎ３は、半田ボールＳＢ（Ｒｘｎ３）／配線２ｄ´（ｎ３）／コンデンサＣＤＣ（ｎ３）／配線２ｄ´（ｎ３）／電極３ＰＤ（Ｒｘｎ３）で構成されている。一番目の一対の差動信号伝送経路ＤＳｐ１、ＤＳｎ１の配線２ｄ´（ｐ１）と配線２ｄ´（ｎ１）とは、等長とされている。二番目の一対の差動信号伝送経路ＤＳｐ２、ＤＳｎ２および三番目の一対の差動信号伝送経路ＤＳｐ３、ＤＳｎ３も同様である。
【００５８】
また、一対の半田ボールＳＢ（Ｒｘｐ１）およびＳＢ（Ｒｘｎ１）、ＳＢ（Ｒｘｐ２）およびＳＢ（Ｒｘｎ２）、ならびに、ＳＢ（Ｒｘｐ３）およびＳＢ（Ｒｘｎ３）は、互いに隣接して、ピッチＰ１を持ってＹ方向に配列されている。これらの半田ボールは、図５に示す最外周の半田ボールＳＢの列に割り当てられている。
【００５９】
また、コンデンサＣＤＣは、平面視において、長辺の長さＬ、短辺の幅Ｗからなる長方形であり、長辺方向において、両端に端子Ｃ１およびＣ２を備えている。なお、長辺の長さＬは、短辺の幅Ｗよりも大きい（Ｌ＞Ｗ）。一対の差動信号伝送経路ＤＳｐ、ＤＳｎに含まれる一対のコンデンサＣＤＣ（ｐ）およびＣＤＣ（ｎ）は、Ｘ方向に隣接し、長辺がＸ方向に沿って配置されている。ここで、Ｘ方向とは、一対のコンデンサＣＤＣ（ｐ）およびＣＤＣ（ｎ）を挟む半導体チップＣＨＰ１の辺３Ｙおよび配線基板ＳＵＢ１の辺２Ｙの延在方向に直交する方向である。
【００６０】
このように、一対のコンデンサＣＤＣ（ｐ）およびＣＤＣ（ｎ）が、Ｘ方向に隣接し、短辺がＹ方向に沿って配置されているため、Ｙ方向において、一対の差動信号伝送経路ＤＳｐ、ＤＳｎを構成するための領域を低減することができる。そのため、一対の差動信号伝送経路ＤＳｐ、ＤＳｎに含まれる一対の半田ボールＳＢ（Ｒｘｐ）およびＳＢ（Ｒｘｎ）のＹ方向のピッチＰ１を低減することができ、半田ボールＳＢの狭ピッチ化が可能となる。さらに、半導体チップＣＨＰ１からコンデンサＣＤＣ（ｐ）およびＣＤＣ（ｎ）まで並走する一対の差動信号伝送経路ＤＳｐ、ＤＳｎの配線２ｄ´（ｐ）および２ｄ´（ｎ）の分岐点が、後述する図１１の場合と比較して配線基板ＳＵＢ１の中央部側になるため、配線２ｄ´（ｐ）および２ｄ´（ｎ）の配線長を低減することができ、入力信号の高速伝送が可能となる。
【００６１】
これに対して図１１に示す比較例では、一対のコンデンサＣＤＣ（ｐ）およびＣＤＣ（ｎ）が、Ｘ方向に隣接し、長辺がＹ方向に沿って配置されているため、Ｙ方向において、一対の差動信号伝送経路ＤＳｐ、ＤＳｎを構成するための領域が、図１０に比べ拡大することが分かる。そのため、一対の差動信号伝送経路ＤＳｐ、ＤＳｎに含まれる一対の半田ボールＳＢ（Ｒｘｐ）およびＳＢ（Ｒｘｎ）のピッチＰ２も図１０に比べ増加しており、半田ボールＳＢの狭ピッチ化には不向きである。さらに、半導体チップＣＨＰ１からコンデンサＣＤＣ（ｐ）およびＣＤＣ（ｎ）まで並走する一対の差動信号伝送経路ＤＳｐ、ＤＳｎの配線２ｄ´（ｐ）および２ｄ´（ｎ）の分岐点が、図１０の場合と比較して配線基板ＳＵＢ１の端部側になるため、配線２ｄ´（ｐ）および２ｄ´（ｎ）の配線長が、図１０に比べ増加している。
【００６２】
本実施の形態の半導体装置ＰＫＧ１は、以下の特徴を有する。
【００６３】
平面視において、リッドＬＤは、配線基板ＳＵＢ１とほぼ等しい形状および面積を有し、リッドＬＤのフランジ部４ｂは、切欠き部４ｄ１および４ｄ２を除くほぼ全周囲において接着層ＡＤ１またはＡＤ２で配線基板ＳＵＢ１に接着されている。リッドＬＤは、配線基板ＳＵＢ１よりも高い剛性を有する金属板で構成されているため、配線基板ＳＵＢ１の反りを低減することができる。
【００６４】
また、配線基板ＳＵＢ１上にフリップチップ接続された半導体チップＣＨＰ１の厚さを、コンデンサＣＤＣまたはＣＰＳの厚さよりも薄くしたため、配線基板ＳＵＢ１に反りが発生しても、薄い半導体チップＣＨＰ１がその反りに追従し、半導体チップＣＨＰ１と配線基板ＳＵＢ１との電気的接続部分に印加される応力を緩和することができる。その為、半導体チップＣＨＰ１内の層間絶縁膜に発生するクラックを防止することができる。
【００６５】
半導体装置ＰＫＧ１の外部から半導体チップＣＨＰ１に入力される信号ＳＧＲの高速伝送経路ＳＧＰＨには、配線基板ＳＵＢ１上に搭載されたコンデンサＣＤＣが直列に接続されている。そして、半導体チップＣＨＰ１よりも厚いコンデンサＣＤＣは、リッドＬＤに
設けられた切欠き部４ｄ１に配置され、リッドＬＤから露出している。従って、コンデンサＣＤＣの端子Ｃ１およびＣ２間が、金属製のリッドＬＤで短絡することなく、コンデンサＣＤＣを配線基板ＳＵＢ１上に搭載することができる。
【００６６】
一対の差動信号伝送経路ＤＳｐ、ＤＳｎに接続された一対のコンデンサＣＤＣ（ｐ）、ＣＤＣ（ｎ）を、Ｘ方向に隣接して、コンデンサＣＤＣ（ｐ）およびＣＤＣ（ｎ）の短辺がＹ方向に沿うように配置したことにより、一対の差動信号伝送経路ＤＳｐ、ＤＳｎに接続されたはんだボールＳＢ（Ｒｘｐ）およびＳＢ（Ｒｘｎ）のＹ方向のピッチＰ１を低減することができる。また、一対の差動信号伝送経路ＤＳｐ、ＤＳｎを構成する配線２ｄ´（ｐ）および２ｄ´（ｎ）の配線長を低減することができる。また、配線基板ＳＵＢ１の配線２ｄのレイアウトの自由度が向上する。
【００６７】
また、コンデンサＣＤＣは、リッドＬＤの切欠き部４ｄ１に配置されており、コンデンサＣＤＣを挟む半導体チップＣＨＰ１の辺３Ｙよりも配線基板ＳＵＢ１の辺２Ｙに近接して配置されている。コンデンサＣＤＣを配線基板ＳＵＢ１の周辺部に配置したことで、配線基板ＳＵＢ１の配線２ｄのレイアウトの自由度が向上し、それに伴い、半導体装置ＰＫＧ１の電気的な性能も向上する。
【００６８】
半導体チップＣＨＰ１の電源電位電極Ｖｄと基準電位電極Ｖｓとの間に接続されたコンデンサＣＰＳを、配線基板ＳＵＢ１上の搭載し、リッドＬＤに設けた開口部４ｅ内に配置した。半導体チップＣＨＰ１よりも厚いコンデンサＣＰＳは、リッドＬＤに設けられた開口部４ｅに配置され、リッドＬＤから露出している。従って、コンデンサＣＰＳの端子Ｃ１およびＣ２間が、金属製のリッドＬＤで短絡することなく、コンデンサＣＰＳを配線基板ＳＵＢ１上に搭載することができる。
【００６９】
コンデンサＣＰＳは、リッドＬＤの放熱部４ａに設けられた開口部４ｅに配置されており、コンデンサＣＰＣを挟む配線基板ＳＵＢ１の辺２Ｘよりも半導体チップＣＨＰ１の辺３Ｘに近接して配置されている。コンデンサＣＰＳを半導体チップＣＨＰ１の近くに配置したことで、半導体チップＣＨＰ１の駆動電圧の安定化を図ることができる。
【００７０】
コンデンサＣＰＳの長辺が、Ｙ方向に延在するように配置したことで、配線基板ＳＵＢ１の配線２ｄのレイアウトの自由度を向上できる。なぜなら、配線基板ＳＵＢ１内の配線２ｄは、半導体チップＣＨＰ１が搭載された中央部から周辺部に向かって放射状に延在しているからである。
【００７１】
リッドＬＤは、配線基板ＳＵＢ１の電極２ｆに接続され、電極２ｆには基準電位ＶＳＳが印加されているため、半導体チップＣＨＰ１を外部の磁界から保護するシールド効果を有する。
【００７２】
＜半導体装置の製造方法＞
図１２は、図３に示す半導体装置の製造工程を示すフロー図であり、図１３および図１４は、図３に示す半導体装置の製造工程中の断面図である。
【００７３】
先ず、図１３に示すように、上面２ｔ上に半導体チップＣＨＰ１およびコンデンサＣＤＣが搭載された配線基板ＳＵＢ１を準備する。なお、この段階で、半導体チップＣＨＰ１と配線基板ＳＵＢ１との間には、アンダフィル樹脂ＵＦが充填されている。また、図示しないが、コンデンサＣＰＳも配線基板ＳＵＢ１の上面２ｔに搭載されている。次に、図１３に示すように、接着層ＡＤ３を半導体チップＣＨＰ１の裏面３ｂ上に塗布し、接着層ＡＤ３を形成する。接着層ＡＤ３は、多数の金属粒子やフィラ（例えばアルミナなど）を含有した高熱伝導性の接着層であり、熱硬化性を有する。接着層ＡＤ３は、例えば、絶縁樹脂にアルミナを混合させた複合放熱材料であり、その他、接着層ＡＤ３には、高熱伝導樹脂以外に、グリース、ゲル、シリコーン材、カーボン材などの適用もある。
【００７４】
次に、図１４に示すように、配線基板ＳＵＢ１の接着層領域ＡＤＲ２およびＡＤＲ１に接着層ＡＤ２およびＡＤ１を塗布し、接着層ＡＤ２およびＡＤ１を形成する。接着層ＡＤ２は、エポキシ樹脂からなる絶縁性の接着層であり、熱硬化性を有する。接着層ＡＤ１は、例えば、銀粒子を含有するエポキシ樹脂からなる導電性の接着層であり、熱硬化性を有する。ここで、接着層ＡＤ３〜ＡＤ１の形成順序は、特に限定されない。
【００７５】
次に、図７〜９に示すように、配線基板ＳＵＢ１上にリッドＬＤを搭載した後、例えば、１５０℃の温度で熱処理を実施し、接着層ＡＤ１〜ＡＤ３を硬化させる。ここで、図３および図９に示すように、接着層領域ＡＤＲ１と接着層領域ＡＤＲ２は、リッドＬＤに設けられた切欠き部４ｄ２で分離されている。接着層ＡＤ１およびＡＤ２を塗布した後にリッドＬＤを搭載すると、リッドＬＤの自重で接着層ＡＤ１およびＡＤ２は広がるが、リッドＬＤに切欠き部４ｄ２が設けられているため、両者が混ざり合うことはない。切欠き部４ｄ２において、接着層ＡＤ１およびＡＤ２の表面張力によって、接着層ＡＤ１およびＡＤ２の混合を防止することができる。したがって、混合によって発生する接着層ＡＤ１およびＡＤ２の硬化阻害または接着性の低下という弊害を防止することができる。
【００７６】
本実施の形態の半導体装置の製造方法によれば、一度の熱処理で接着層ＡＤ１〜ＡＤ３を硬化させることができるため、製造工程を短縮することができる。
【００７７】
また、接着層領域ＡＤＲ１と接着層領域ＡＤＲ２との間において、リッドＬＤに切欠き４ｄ２を設けたことで、リッドＬＤを配線基板ＳＵＢ１に接着する工程で、接着層領域ＡＤＲ１に設けられた導電性の接着層ＡＤ１と、接着層領域ＡＤＲ２に設けられた絶縁性の接着層ＡＤ２とが混合するのを防止することができるため、リッドＬＤと配線基板ＳＵＢ１との接続信頼性を向上することができる。
【００７８】
＜変形例１＞
図１５は、変形例１の半導体装置ＰＫＧ１ａの上面図である。図３または図８に示すように、リッドＬＤにシールド機能を持たせるために、接着層領域ＡＤＲ１において、リッドＬＤを導電性の接着層を介して配線基板ＳＵＢ１の電極２ｆに接続した。変形例１は、リッドＬＤにシールド機能を持たせない構造を示している。図３の接着層領域ＡＤＲ１を接着層領域ＡＤＲ２とし、切欠き部４ｄ２は設けていない。
【００７９】
＜変形例２＞
図１６は、変形例２の半導体装置ＰＫＧ１ｂの上面図である。変形例２では、コンデンサＣＰＳがリッドＬＤの辺４Ｘに設けられた切欠き部４ｄ３に配置されている。リッドＬＤの放熱部４ａに開口部を設けていないため、図３の構造に比べ、放熱部４ａの面積を増加することができ、半導体チップＣＨＰ１ｂの放熱特性を向上することができる。
【００８０】
コンデンサＣＰＳを挟む半導体チップＣＨＰ１ｂの辺３Ｘと配線基板ＳＵＢ１の辺２Ｘとの間隔が狭い場合（例えば、半導体チップＣＨＰ１ｂの辺３Ｙが、辺３Ｘに比べて長い場合等）、コンデンサＣＰＳをリッドＬＤの切欠き部４ｄ３に配置するのが有効である。上記実施の形態のように、コンデンサＣＰＳを開口部４ｅに配置する場合には、半導体チップＣＨＰ１ｂの辺３Ｘと配線基板ＳＵＢ１の辺２Ｘとの間に、比較的広い領域が必要となるためである。
【００８１】
コンデンサＣＰＳを挟む半導体チップＣＨＰ１ｂの辺３Ｘと配線基板ＳＵＢ１の辺２Ｘとの間隔が狭い場合、コンデンサＣＰＳをリッドＬＤの切欠き部４ｄ３に配置しても、コンデンサＣＰＳが半導体チップＣＨＰ１ｂに近接しているため、半導体チップＣＨＰ１ｂの駆動電圧の安定化を図ることができる。
【００８２】
さらに、コンデンサＣＰＳを配線基板ＳＵＢ１の周辺部に配置したことで、配線基板ＳＵＢ１の配線２ｄのレイアウトの自由度が向上し、それに伴い、半導体装置ＰＫＧ１ｂの電気的な性能も向上する。
【００８３】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。上記実施の形態に記載された内容の一部を以下に記載する。
【００８４】
〔付記１〕
（ａ）その主面において、半導体チップが搭載された第１領域、電極が露出した第２領域、絶縁層で覆われた第３領域を含む配線基板を準備する工程、
（ｂ）前記第１領域において、前記半導体チップの裏面上に第１接着層を形成し、前記第２領域において、前記電極上に導電性の第２接着層を形成し、前記第３領域において、前記絶縁層上に絶縁性の第３接着層を形成する工程、
（ｃ）前記配線基板の主面上に、切欠き部を備える金属性のリッドを搭載する工程、
（ｄ）前記第１接着層、前記第２接着層および前記第３接着層に熱処理を施し、前記第１接着層、前記第２接着層および前記第３接着層を硬化させる工程、
を有し、
前記（ｃ）工程では、前記切欠き部が、前記第２領域と前記第３領域との間に位置する、半導体装置の製造方法。
【符号の説明】
【００８５】
２ｂ  下面（面、第２主面）
２Ｃｂ  下面
２ＣＲ  絶縁層（コア材、コア絶縁層）
２Ｃｔ  上面
２ｄ  配線
２ｄ´  配線（ビア他を含む）
２ｅ  絶縁層
２ｆ  電極
２ｇ  接合材
２ＬＤ，ＬＤＨ，ＬＤＬ，ＬＶｄ，ＬＶｓ  ランド（端子、外部端子）
２ＰＤ  複数のパッド（端子、ボンディングパッド、ボンディングリード、半導体チップ接続用端子）
２ＰＬ  導体プレーン（導体パターン、大面積パターン）
２ｔ  上面（面、第１主面）
２ＴＨＷ  スルーホール配線
２ｖ  ビア（ビア配線）
２Ｘ，２Ｙ  辺
３ｂ  裏面（主面、下面）
３ＢＰ  突起電極（バンプ電極）
３ＰＤ  電極（パッド、電極パッド、ボンディングパッド）
３ｔ  表面（主面、上面）
３Ｘ，３Ｙ  辺
４ａ  放熱部
４ｂ  フランジ部
４ｃ  角部
４ｄ１、４ｄ２  切欠き部
４ｅ  開口部
４ｓ  傾斜部
４Ｘ，４Ｙ  辺
ＡＤ１，ＡＤ２，ＡＤ３  接着層
ＡＤＲ１，ＡＤＲ２  接着層領域（塗布領域）
ＣＤＣ  コンデンサ（コンデンサ部品、ＤＣカット用コンデンサ、ＤＣ回路用コンデンサ）
Ｃ１，Ｃ２  端子
ＣＨＰ１，ＣＨＰ１ｂ，ＣＨＰ２  半導体チップ
ＣＰＳ  コンデンサ（コンデンサ部品、電源回路用コンデンサ）
ＤＳｎ，ＤＳｐ  差動信号伝送経路
ＥＤＶ１  電子装置（電子機器）
ＬＤ  リッド（放熱板）
ＬＤｂ  裏面（主面、下面）
ＬＤｔ  表面（主面、上面）
ＭＢ１  配線基板  （マザーボード、実装基板）
ＰＫＧ１，ＰＫＧ１ａ，ＰＫＧ１ｂ，ＰＫＧ２  半導体装置
Ｒｘ，Ｒｘｎ，Ｒｘｐ，ＲｘＬ，Ｔｘ，Ｔｘｎ，Ｔｘｐ，ＴｘＬ  信号電極
ＳＢ  半田ボール（半田材、外部端子、電極、外部電極）
ＳＧＰ，ＳＧＰＲ，ＳＧＰＴ  信号伝送経路
ＳＧＰＨ  高速伝送経路（高速信号伝送経路）
ＳＧＰＬ  低速伝送経路（低速信号伝送経路）
ＳＧＲ，ＳＧＴ  信号
ＳＲ１，ＳＲ２  絶縁層
ＳＵＢ１，ＳＵＢ２  配線基板
ＵＦ  アンダフィル樹脂（絶縁性樹脂）
Ｖｄ  電源電位電極（電極パッド）
ＶＤＤ  電源電位
ＶＤＰ  電源電位供給経路
Ｖｓ  基準電位電極（電極パッド）
ＶＳＰ  基準電位供給経路
ＶＳＳ  基準電位
ＷＬ１，ＷＬ２，ＷＬ３，ＷＬ４，ＷＬ５，ＷＬ６，ＷＬ７，ＷＬ８，ＷＬ９，ＷＬ１０  配線層
【図１】
2020004821.tif 000003
【図２】
2020004821.tif 000004
【図３】
2020004821.tif 000005
【図４】
2020004821.tif 000006
【図５】
2020004821.tif 000007
【図６】
2020004821.tif 000008
【図７】
2020004821.tif 000009
【図８】
2020004821.tif 000010
【図９】
2020004821.tif 000011
【図１０】
2020004821.tif 000012
【図１１】
2020004821.tif 000013
【図１２】
2020004821.tif 000014
【図１３】
2020004821.tif 000015
【図１４】
2020004821.tif 000016
【図１５】
2020004821.tif 000017
【図１６】
2020004821.tif 000018