(57)【要約】      （修正有）【課題】並列運転に好適なリニアレギュレータを提供する。【解決手段】リニアレギュレータ１００は、第１リニアレギュレータＬＤＯ１Ａ及び第２リニアレギュレータＬＤＯ１Ｂを有する。これら２つのリニアレギュレータは、各入力端子Ｔ１Ａ、Ｔ１Ｂ同士及び各出力端子Ｔ２Ａ、Ｔ２Ｂ同士をそれぞれ共通に接続して並列接続される。リニアレギュレータＬＤＯ１Ａ（ＬＤＯ１Ｂ）は、補正電流Ｉ２Ａ（Ｉ２Ｂ）を帰還端子Ｔ３Ａ（Ｔ３Ｂ）にソース電流として供給し、電流ミラー回路で生成される補正電流Ｉ３Ａ（Ｉ３Ｂ）をリニアレギュレータＬＤＯ１Ｂ（ＬＤＯ１Ａ）の帰還端子Ｔ３Ｂ（Ｔ３Ａ）から供給される補正電流Ｉ５Ａ（Ｉ５Ｂ）に基づき生成する。このように、ソース電流とシンク電流との授受によって、２つのリニアレギュレータの回路動作の均衡を図る。【選択図】図１
2020004214.tif 000002
【特許請求の範囲】
【請求項１】
集積回路で構成されるリニアレギュレータであって、
前記集積回路は、
入力電圧が供給される入力端子と、
前記入力電圧を所定の電圧に制御した出力電圧を出力する出力端子と、
前記出力端子から出力される出力電流を縮小比例した補正電流を前記集積回路の外部に流出するか、または前記集積回路の内部に流入する少なくとも２つの補正電流入出力端子と、を外部端子として設け、
その第１主電極が前記入力端子に接続され、その第２主電極が前記出力端子に接続される出力トランジスタと、
その第１入力端子に基準電圧が供給され、その第２入力端子に前記出力電圧を分圧した帰還電圧が供給され、その出力端子に前記出力トランジスタの制御電極が接続される誤差増幅器と、
前記補正電流を前記補正電流入出力端子から流出、または前記補正電流入出力端子に流入させる補正電流生成回路と、を有し、
前記補正電流を前記補正電流入出力端子から流出または流入させることで前記帰還電圧及び前記基準電圧の少なくとも一方を制御して、前記出力電圧を所定の大きさに制御するリニアレギュレータ。
【請求項２】
前記補正電流生成回路は、
第１主電極同士が前記出力トランジスタの第１主電極に接続され、制御電極同士が前記出力トランジスタの制御電極に接続される第１トランジスタ及び第２トランジスタと、
前記第２トランジスタに接続され、電流ミラー回路を構成する第３トランジスタ及び第４トランジスタと、を有し、
前記第３トランジスタの第１主電極及び制御電極は前記第４トランジスタの制御電極及び前記第２トランジスタの第２主電極に接続されて前記第２トランジスタから前記電流ミラー回路の入力電流が供給され、前記第３トランジスタ及び前記第４トランジスタの第１主電極同士は接地端子に接続され、前記第４トランジスタの第２主電極は前記第３トランジスタから供給される電流のミラー電流が供給される前記補正電流入出力端子に接続される請求項１に記載のリニアレギュレータ。
【請求項３】
前記補正電流の一部は、前記電流ミラー回路の出力電流として用いられる請求項２に記載のリニアレギュレータ。
【請求項４】
前記帰還電圧は、前記出力端子と接地電位との間に直列接続された第１抵抗と第２抵抗との共通接続点に生じ、前記共通接続点に前記補正電流を流入させるか、または前記共通接続点から前記補正電流を流出させることにより前記帰還電圧の大きさを制御して、前記出力電圧を所定の大きさに制御する請求項１に記載のリニアレギュレータ。
【請求項５】
前記補正電流入出力端子は、前記第１抵抗と前記第２抵抗との共通接続点に接続される請求項４に記載のリニアレギュレータ。
【請求項６】
前記第１抵抗及び前記第２抵抗は、前記集積回路の内部に設けられる請求項４に記載のリニアレギュレータ。
【請求項７】
前記第１抵抗及び前記第２抵抗は、前記集積回路の外部に設けられる請求項４に記載のリニアレギュレータ。
【請求項８】
前記基準電圧は、所定の基準電圧と接地電位との間に直列に接続される第３抵抗と第４抵抗との共通接続点に生じ、前記共通接続点に前記補正電流を流入させるか、または前記共通接続点から前記補正電流を流出させることにより前記基準電圧の大きさを制御して、前記出力電圧を所定の大きさに制御する請求項１に記載のリニアレギュレータ。
【請求項９】
前記補正電流入出力端子は、前記第３抵抗と前記第４抵抗との共通接続点に接続される請求項８に記載のリニアレギュレータ。
【請求項１０】
前記第３抵抗及び前記第４抵抗は、前記集積回路の内部に設けられる請求項８に記載のリニアレギュレータ。
【請求項１１】
前記第３抵抗及び前記第４抵抗は、前記集積回路の外部に設けられる請求項８に記載のリニアレギュレータ。
【請求項１２】
前記補正電流入出力端子の電位は、前記帰還電圧の電位に維持される請求項４に記載のリニアレギュレータ。
【請求項１３】
前記補正電流入出力端子の電位は、前記基準電圧の電位に維持される請求項８に記載のリニアレギュレータ。
【請求項１４】
前記第１トランジスタから前記補正電流入出力端子に向けた前記補正電流の供給を遮断させる回路手段を備える請求項２に記載のリニアレギュレータ。
【請求項１５】
前記出力トランジスタ、前記第１トランジスタ、及び前記第２トランジスタの第１主電極と第２主電極との間の電圧差が三者ともほぼ同じ電圧に維持される請求項２に記載のリニアレギュレータ。
【請求項１６】
請求項１〜１５のいずれか一項に記載のリニアレギュレータと同一の回路構成である第１リニアレギュレータと、前記第１リニアレギュレータと同一の回路構成である第２リニアレギュレータと、を有し、
前記第１リニアレギュレータ及び前記第２リニアレギュレータの前記入力端子同士及び前記出力端子同士を共通に接続するリニアレギュレータ。
【請求項１７】
前記第１リニアレギュレータまたは前記第２リニアレギュレータは、それぞれ自己の前記補正電流を自己の前記帰還電圧が発生する前記共通接続点に供給するとともに、相手の前記補正電流生成回路を介して、相手の前記帰還電圧を制御して前記出力電圧を所定の大きさに制御する請求項１６に記載のリニアレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つのリニアレギュレータを並列接続して並列運転させる場合のロードレギュレーション特性の改善を図るとともに、並列運転と単独運転との切り替えが容易にできるリニアレギュレータに関する。
【背景技術】
【０００２】
携帯電話、スマートフォン、デジタルスチルカメラ等の電子機器は、リニアレギュレータと呼ばれる電源回路装置が使用される。リニアレギュレータは、回路設計が容易になること、ノイズが少ないこと、低損失型でも電源回路装置を構成できること（ＬＤＯ[Ｌｏｗ  Ｄｒｏｐ  Ｏｕｔ]：低飽和型レギュレータ）などの特徴を有することが知られている。なお、ＬＤＯは、リニアレギュレータの中で特に低損失型、すなわち入力−出力間電圧差が小さくても正常に動作する回路形式であるが、出力トランジスタがＭＯＳトランジスタの場合はオン抵抗が小さいこと、出力トランジスタがバイポーラトランジスタの場合はコレクタ・エミッタ間の飽和電圧が小さいことが条件となる。
【０００３】
特許文献１は、安定化電源回路を開示する。特許文献１の安定化電源回路は、出力トランジスタのゲートサイズを増大させることなく、出力電流が大きくなったとしてもレギュレーション電圧の低下を抑制するとしている。特許文献２は、レギュレータ用半導体集積回路を開示する。特許文献２のレギュレータ用半導体集積回路は、出力電圧補正機能を有し、ＬＤＯに利用可能であるとしている。特許文献３は、共通の負荷に対して、複数個が並列接続される直流安定化電源を開示する。
【０００４】
一般的に、リニアレギュレータは、出力電圧を検出し、検出した出力電圧と基準電圧とを比較する誤差増幅器を有し、誤差増幅器の一方の入力端子に出力電圧を分圧した帰還電圧を供給し、他方の入力端子に基準電圧を供給して、誤差増幅器から出力される誤差出力電圧によって出力トランジスタから取り出す出力電圧を所定の大きさに制御する方法が採用される。
【０００５】
特許文献１、特許文献２、及び特許文献３の共通点は、いずれもリニアレギュレータの出力電圧補正機能を有するという点である。特許文献１の出力電圧補正機能は、上記の帰還電圧を制御するものであり、特許文献２及び特許文献３の出力電圧補正機能は、上記の基準電圧を制御するものである。しかし、特許文献１、特許文献２、及び特許文献３の発明の目的は、いずれも出力電圧の安定化を図るという点である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許３８３９６５１号公報
【特許文献２】特許５７９３９７９号公報
【特許文献３】特許３４５３０３９号公報
【０００７】
図１０は、従来のリニアレギュレータの一例を示す。リニアレギュレータ１０は、第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂを有する。第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂは半導体集積回路（以下、集積回路と記す）で構成され、それらの回路構成は同じである。第１リニアレギュレータＬＤＯ１ａは入力端子Ｔ１Ａ及び出力端子Ｔ２Ａを有し、第２リニアレギュレータＬＤＯ１ｂは入力端子Ｔ１Ｂ及び出力端子Ｔ２Ｂを有する。入力端子Ｔ１Ａ及び入力端子Ｔ１Ｂは共通に接続され、入力電圧ＶＩＮが供給される。出力端子Ｔ２Ａ及び出力端子Ｔ２Ｂは共通に接続され、負荷ＲＬに接続される。すなわち、第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂは、共通の負荷ＲＬに対して並列に接続される。このように１つの負荷ＲＬを同一回路構成である第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂで駆動することは、第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂが実装されるパッケージの熱抵抗や第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂに内蔵されるトランジスタの電流能力などを鑑みると、珍しくない。出力端子Ｔ２Ａと接地電位ＧＮＤとの間には位相補償及びノイズ除去用のキャパシタＣＡが接続され、出力端子Ｔ２Ｂと接地電位ＧＮＤとの間には位相補償及びノイズ除去用のキャパシタＣＢが接続される。以下、第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂについて、同時に説明する。なお、括弧内の符号は第２リニアレギュレータＬＤＯ１ｂに対応する。また、以下の説明において、トランジスタがＭＯＳトランジスタである場合にソース、ドレイン、及びゲートはそれぞれ第１主電極、第２主電極、及び制御電極に相当し、バイポーラトランジスタである場合にエミッタ、コレクタ、及びベースはそれぞれ第１主電極、第２主電極、及び制御電極に相当する。
【０００８】
第１リニアレギュレータＬＤＯ１ａ（第２リニアレギュレータＬＤＯ１ｂ）は、入力端子Ｔ１Ａ（Ｔ１Ｂ）及び出力端子Ｔ２Ａ（Ｔ２Ｂ）の他に基準電圧源ＲＥＦＡ（ＲＥＦＢ）、誤差増幅器ＡＭＰＡ（ＡＭＰＢ）、出力トランジスタＭ１Ａ（Ｍ１Ｂ）、及び抵抗Ｒ１Ａ（Ｒ１Ｂ），Ｒ２Ａ（Ｒ２Ｂ）を有する。第１リニアレギュレータＬＤＯ１ａ（第２リニアレギュレータＬＤＯ１ｂ）はよく知られるリニアレギュレータの回路構成を成し、入力端子Ｔ１Ａ（Ｔ１Ｂ）に供給される入力電圧ＶＩＮを降圧した出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）を出力端子Ｔ２Ａ（Ｔ２Ｂ）から出力する。
【０００９】
基準電圧源ＲＥＦＡ（ＲＥＦＢ）は、入力電圧ＶＩＮの供給に応じて基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）を生成する。基準電圧源ＲＥＦＡ（ＲＥＦＢ）は例えばバンドギャップリファレンス回路であり、基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）は例えば１．２Ｖ前後である。
【００１０】
誤差増幅器ＡＭＰＡ（ＡＭＰＢ）は、その反転入力端子（−）に供給される基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）とその非反転入力端子（＋）に供給される帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）とを比較し、その比較結果である誤差出力電圧ＧＡ（ＧＢ）を出力トランジスタＭ１Ａ（Ｍ１Ｂ）のゲートに供給する。基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）が帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）よりも低い場合において、誤差増幅器ＡＭＰＡ（ＡＭＰＢ）は誤差出力電圧ＧＡ（ＧＢ）を上げる方向に制御する。誤差出力電圧ＧＡ（ＧＢ）が上がると、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）は低くなり、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）を分圧した帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）も低くなる。これに伴って、例えば基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）が帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）よりも高くなり、誤差出力電圧ＧＡ（ＧＢ）は下げる方向に制御される。したがって、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）は高くなり、所定の安定した大きさに制御される。逆に、基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）が帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）よりも高い場合において、誤差増幅器ＡＭＰＡ（ＡＭＰＢ）は誤差出力電圧ＧＡ（ＧＢ）を下げる方向に制御する。誤差出力電圧ＧＡ（ＧＢ）が下がると、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）は高くなり、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）を分圧した帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）も高くなる。これに伴って、例えば基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）が帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）よりも低くなり、誤差出力電圧ＧＡ（ＧＢ）は上げる方向に制御される。したがって、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）は低くなり、所定の安定した大きさに制御される。このように、リニアレギュレータは、いわゆる負帰還制御によって出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）を所定の大きさに制御する。
【００１１】
なお、帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）は、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）を抵抗Ｒ１Ａ（Ｒ１Ｂ），Ｒ２Ａ（Ｒ２Ｂ）で分圧した電圧に等しい。抵抗Ｒ１Ａ（Ｒ１Ｂ），Ｒ２Ａ（Ｒ２Ｂ）の抵抗値をそれぞれｒ１ａ（ｒ１ｂ），ｒ２ａ（ｒ２ｂ）とすると、帰還電圧Ｖ１２ＡはＶ１２Ａ＝ＶＯＵＴＡ・ｒ２ａ／（ｒ１ａ＋ｒ２ａ）であり、帰還電圧Ｖ１２ＢはＶ１２Ｂ＝ＶＯＵＴＢ・ｒ２ｂ／（ｒ１ｂ＋ｒ２ｂ）である。
【００１２】
出力トランジスタＭ１Ａ（Ｍ１Ｂ）は、そのゲートに誤差出力電圧ＧＡ（ＧＢ）が供給される。出力トランジスタＭ１Ａ（Ｍ１Ｂ）は、例えばＰＭＯＳトランジスタであるが、バイポーラＰＮＰトランジスタでもかまわない。
【００１３】
上記の内容は、第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂをそれぞれ単独で動作させる場合（単独運転時）の回路動作である。第１リニアレギュレータＬＤＯ１ａの出力端子Ｔ２Ａ及び第２リニアレギュレータＬＤＯ１ｂの出力端子Ｔ２Ｂを共通に接続して同一の負荷を駆動する、いわゆる並列運転時には、いくつかの不具合が生じる可能性がある。
【００１４】
２つのリニアレギュレータを並列運転させる場合の不具合としては、特許文献３が示唆するように、アンバランス現象が考えられる。アンバランス現象とは、出力電流が比較的低い領域においては、出力電圧の差により一方のリニアレギュレータから負荷に電流が供給され、例えばロードレギュレーション特性によって２つのリニアレギュレータの出力電圧がほぼ等しくなると両方のリニアレギュレータから負荷に電流が供給されるという現象である。このような現象は、２つのリニアレギュレータが負荷にそれぞれ供給する電流量に偏りがあるため、一方のリニアレギュレータの発熱が大きくなり、信頼性上好ましくない。
【００１５】
上記のような不具合は、集積回路や個別回路の組み合わせに関わらず、基準電圧、帰還電圧、または出力トランジスタの閾値電圧のばらつき、さらに誤差増幅器の入力オフセット電圧のばらつきなどによって生じる。
【００１６】
図１１は、図１０のリニアレギュレータのおもなノードの信号波形を示す図である。なお、図１１の横軸は、出力電流ＩＯＵＴ（負荷電流）である。図１１の（ａ）は、出力電圧ＶＯＵＴ，ＶＯＵＴＡ，ＶＯＵＴＢを示す。出力電圧ＶＯＵＴＡ，ＶＯＵＴＢは、仮に第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂをそれぞれ単独運転させる場合に出力端子Ｔ２Ａ，Ｔ２Ｂからそれぞれ出力される出力電圧である。すなわち、単独運転時において、第１リニアレギュレータＬＤＯ１ａの出力電圧ＶＯＵＴＡは第２リニアレギュレータＬＤＯ１ｂの出力電圧ＶＯＵＴＢよりも高いと仮定する。出力電圧ＶＯＵＴは、第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂを並列運転させる場合の出力電圧である。出力電流ＩＯＵＴがＩＯＵＴ＜Ｉ１０となる領域において、出力電圧ＶＯＵＴは出力電圧ＶＯＵＴＡに維持される。すなわち、出力電圧ＶＯＵＴはＶＯＵＴ＝ＶＯＵＴＡとなり、出力電圧ＶＯＵＴＢの影響をほとんど受けない。出力電流ＩＯＵＴがＩＯＵＴ≧Ｉ１０となる領域、例えばロードレギュレーション特性によりＶＯＵＴＡ＝ＶＯＵＴＢとなると、第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂは回路動作の均衡がとれ、出力電圧ＶＯＵＴは出力電圧ＶＯＵＴＡ，ＶＯＵＴＢに応じた所定の大きさに維持される。
【００１７】
しかし、第１リニアレギュレータＬＤＯ１ａのロードレギュレーション特性が良好であればあるほど、出力電流ＩＯＵＴの大部分は第１リニアレギュレータＬＤＯ１ａから供給されることになり、第２リニアレギュレータＬＤＯ１ｂから供給される領域は狭くなる。
【００１８】
例えば、第１リニアレギュレータＬＤＯ１ａのロードレギュレーション特性を−１０ｍＶ／１Ａ、第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂの出力電圧の差、すなわち（ＶＯＵＴＡ−ＶＯＵＴＢ）を２０ｍＶとすると、出力電流ＩＯＵＴがＩＯＵＴ＜２Ａとなる領域において、第２リニアレギュレータＬＤＯ１ｂはオフ状態となり、出力電流ＩＯＵＴの大部分は第１リニアレギュレータＬＤＯ１ａから供給される。すなわち、第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂの回路動作の均衡がとれない。
【００１９】
図１１の（ｂ）は、出力トランジスタＭ１Ａ，Ｍ１Ｂのゲート電圧ＧＡ（誤差増幅器ＡＭＰＡの誤差出力電圧），ＧＢ（誤差増幅器ＡＭＰＢの誤差出力電圧）を示す。出力電流ＩＯＵＴの増加に伴い、出力トランジスタＭ１Ａの閾値電圧は徐々に増加する。したがって、ゲート電圧ＧＡは、出力電流ＩＯＵＴの増加に比例して低くなり、入力電圧ＶＩＮよりも出力トランジスタＭ１Ａの閾値電圧だけ低い電圧に維持される。これにより、出力トランジスタＭ１Ａは、出力電流ＩＯＵＴの大きさに関わらず、オン状態となる。ここで、オン状態とは、ソースとゲートとの間に供給される電圧が閾値電圧を超えており、トランジスタに十分な電流が流れる状態を指す。ゲート電圧ＧＢは、出力電流ＩＯＵＴがＩＯＵＴ＜Ｉ１０となる領域において、入力電圧ＶＩＮに維持される。ゲート電圧ＧＢは、出力電流ＩＯＵＴがＩＯＵＴ≧Ｉ１０、すなわち出力電圧ＶＯＵＴＡが例えばロードレギュレーション特性によりＶＯＵＴＡ＝ＶＯＵＴＢとなる領域において、入力電圧ＶＩＮよりも出力トランジスタＭ１Ｂの閾値電圧だけ低い電圧に維持される。これにより、出力トランジスタＭ１Ｂは、出力トランジスタＭ１Ａと同様にオン状態となる。なお、出力トランジスタＭ１Ａ，Ｍ１Ｂの物理的サイズが同じである場合は出力電流ＩＯＵＴがＩＯＵＴ≧Ｉ１０となる領域においてもトランジスタＭ１Ａのオン状態が優勢であり、トランジスタＭ１Ａの閾値電圧はトランジスタＭ１Ｂの閾値電圧よりも高い。このため、誤差出力電圧ＧＡ，ＧＢの関係は、ＧＡ＜ＧＢとなる。
【００２０】
図１１の（ｃ）は、負荷ＲＬに流れる出力電流ＩＯＵＴ，ＩＯＵＴＡ，ＩＯＵＴＢを示す。出力電流ＩＯＵＴがＩＯＵＴ＜Ｉ１０となる領域において、出力トランジスタＭ１Ａはオン状態、出力トランジスタＭ１Ｂはオフ状態となり、負荷ＲＬへの電流供給は出力トランジスタＭ１Ａから行われる。すなわち、出力電流ＩＯＵＴは、ＩＯＵＴ≒ＩＯＵＴＡとなる。出力電流ＩＯＵＴがＩＯＵＴ≧Ｉ１０となる領域において、出力トランジスタＭ１Ａ，Ｍ１Ｂはオン状態となり、負荷ＲＬへの電流供給は出力トランジスタＭ１Ａ，Ｍ１Ｂから行われる。すなわち、出力電流ＩＯＵＴは、ＩＯＵＴ＝ＩＯＵＴＡ＋ＩＯＵＴＢとなる。しかし、出力電流ＩＯＵＴの大部分が出力トランジスタＭ１Ａから供給されることに変わりはない。
【００２１】
以上説明したように、リニアレギュレータ１０において、第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂの回路動作の均衡を図ることは実質的に困難であった。
【００２２】
図１２は、従来のリニアレギュレータの別の一例を示す。リニアレギュレータ２０と図１１のリニアレギュレータ１０との相違点は、外部抵抗Ｒ６Ａ，Ｒ６Ｂを有する点である。外部抵抗Ｒ６Ａ，Ｒ６Ｂは、それらの一端が出力端子Ｔ２Ａ，Ｔ２Ｂにそれぞれ接続され、それらの他端が共通に接続されて負荷ＲＬに接続される。すなわち、共通接続した外部抵抗Ｒ６Ａ，Ｒ６Ｂの一端を実質的な出力端子とし、この実質的な出力端子に負荷ＲＬを接続する。
【００２３】
こうした回路構成は外部抵抗Ｒ６Ａ，Ｒ６Ｂによってロードレギュレーション特性が低下するが、ロードレギュレーション特性の低下は２つのリニアレギュレータが負荷ＲＬにそれぞれ供給する電流のバランスをとることを鑑みると効果的である。しかし、出力電圧ＶＯＵＴの低下は免れず、実質的とは言えない。ここで、第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂの出力電圧の定格値を例えば５Ｖとし、この電圧の精度を±２％とし、電流能力をともに１Ａとする。ワーストケースは、出力電圧の一方が５．１Ｖとなり、他方が４．９Ｖとなる。出力電流ＩＯＵＴが例えば１００ｍＡ以内である場合において、２つのリニアレギュレータの電流バランスをとるためには０．２Ｖ／１００ｍＡのロードレギュレーションの傾きが必要となり、抵抗値がそれぞれ２Ωの外部抵抗Ｒ６Ａ，Ｒ６Ｂを用意する必要がある。したがって、比較的出力電流の小さい領域において、２つのリニアレギュレータの電流バランスをとるためには、外部抵抗Ｒ６Ａ，Ｒ６Ｂの抵抗値を大きくすればするほど効果的となる。しかし、出力電圧ＶＯＵＴは次式で表すことができ、定格値の５Ｖからみると例えば１Ｖ程度の低下となる。
ＶＯＵＴ＝４．９Ｖ−１Ω・０．９Ａ＝４．０Ｖ
上式において、１Ωは、外部抵抗Ｒ６Ａ，Ｒ６Ｂの並列抵抗に相当する。また、０．９Ａは、２つのリニアレギュレータから負荷ＲＬにそれぞれ供給される出力電流ＩＯＵＴＡ，ＩＯＵＴＢの差に相当し、１Ａから１００ｍＡの間である。
【００２４】
図１３は、図１２のリニアレギュレータのおもなノードの信号波形を示す図である。なお、図１３の横軸は、出力電流ＩＯＵＴ（負荷電流）である。図１３の（ａ）は、出力電圧ＶＯＵＴ，ＶＯＵＴＡ，ＶＯＵＴＢを示す。出力電圧ＶＯＵＴＡ，ＶＯＵＴＢは、仮に第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂをそれぞれ単独運転させる場合に出力端子Ｔ２Ａ，Ｔ２Ｂからそれぞれ出力される出力電圧である。すなわち、単独運転時において、第１リニアレギュレータＬＤＯ１ａの出力電圧ＶＯＵＴＡは第２リニアレギュレータＬＤＯ１ｂの出力電圧ＶＯＵＴＢよりも高いと仮定する。出力電圧ＶＯＵＴは、第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂを並列運転させる場合の出力電圧である。出力電流ＩＯＵＴがＩＯＵＴ＜Ｉ２０となる領域において、出力電圧ＶＯＵＴは出力電圧ＶＯＵＴＡに維持される。すなわち、出力電圧ＶＯＵＴはＶＯＵＴ＝ＶＯＵＴＡとなり、出力電圧ＶＯＵＴＢの影響をほとんど受けない。出力電流ＩＯＵＴがＩＯＵＴ≧Ｉ２０となる、すなわち出力電圧ＶＯＵＴＡがＶＯＵＴＡ＝ＶＯＵＴＢとなる領域において、第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂは回路動作の均衡がとれ、出力電圧ＶＯＵＴは出力電圧ＶＯＵＴＡ，ＶＯＵＴＢに応じた所定の大きさに維持される。ここで、電流Ｉ２０は、図１１に示す電流Ｉ１０よりも十分に小さい。なぜなら、外部抵抗Ｒ６Ａ，Ｒ６Ｂの追加によってロードレギュレーション特性を低下、すなわち出力電流ＩＯＵＴがＩＯＵＴ＜Ｉ２０となる領域におけるＶＯＵＴＡの傾きを大きくすることで、出力電圧ＶＯＵＴＡは図１１に示す場合よりも早くＶＯＵＴＡ＝ＶＯＵＴＢとなるからである。
【００２５】
図１３の（ｂ）は、出力トランジスタＭ１Ａ，Ｍ１Ｂのゲート電圧ＧＡ（誤差増幅器ＡＭＰＡの誤差出力電圧），ＧＢ（誤差増幅器ＡＭＰＢの誤差出力電圧）を示す。出力電流ＩＯＵＴの増加に伴い、出力トランジスタＭ１Ａの閾値電圧は徐々に増加する。したがって、ゲート電圧ＧＡは、出力電流ＩＯＵＴの増加に比例して低くなり、入力電圧ＶＩＮよりも出力トランジスタＭ１Ａの閾値電圧だけ低い電圧に維持される。これにより、出力トランジスタＭ１Ａは、出力電流ＩＯＵＴの大きさに関わらず、オン状態となる。ここで、オン状態とは、ソースとゲートとの間に供給される電圧が閾値電圧を超えており、トランジスタに十分な電流が流れる状態を指す。ゲート電圧ＧＢは、出力電流ＩＯＵＴがＩＯＵＴ＜Ｉ２０となる領域において、入力電圧ＶＩＮに維持される。ゲート電圧ＧＢは、出力電流ＩＯＵＴがＩＯＵＴ≧Ｉ２０となる領域において、入力電圧ＶＩＮよりも出力トランジスタＭ１Ｂの閾値電圧だけ低い電圧に維持される。これにより、出力トランジスタＭ１Ｂは、出力トランジスタＭ１Ａと同様にオン状態となる。なお、出力トランジスタＭ１Ａ，Ｍ１Ｂの物理的サイズが同じである場合は出力電流ＩＯＵＴがＩＯＵＴ≧Ｉ２０となる領域においてもトランジスタＭ１Ａのオン状態が優勢であり、トランジスタＭ１Ａの閾値電圧はトランジスタＭ１Ｂの閾値電圧よりも高い。このため、誤差出力電圧ＧＡ，ＧＢの関係は、ＧＡ＜ＧＢとなる。
【００２６】
図１３の（ｃ）は、負荷ＲＬに流れる出力電流ＩＯＵＴ，ＩＯＵＴＡ，ＩＯＵＴＢを示す。出力電流ＩＯＵＴがＩＯＵＴ＜Ｉ２０となる領域において、出力トランジスタＭ１Ａはオン状態、出力トランジスタＭ１Ｂはオフ状態となり、負荷ＲＬへの電流供給は出力トランジスタＭ１Ａから行われる。すなわち、出力電流ＩＯＵＴは、ＩＯＵＴ≒ＩＯＵＴＡとなる。出力電流ＩＯＵＴがＩＯＵＴ≧Ｉ２０となる領域において、出力トランジスタＭ１Ａ，Ｍ１Ｂはオン状態となり、負荷ＲＬへの電流供給は出力トランジスタＭ１Ａ，Ｍ１Ｂから行われる。すなわち、出力電流ＩＯＵＴは、ＩＯＵＴ＝ＩＯＵＴＡ＋ＩＯＵＴＢとなる。電流Ｉ２０は図１１に示す電流Ｉ１０よりも十分に小さいため、第１リニアレギュレータＬＤＯ１ａ及び第２リニアレギュレータＬＤＯ１ｂの両者を比較的小さい出力電流ＩＯＵＴから動作させることができる。しかし、出力電流ＩＯＵＴの大部分が出力トランジスタＭ１Ａから供給されることに変わりはない。
【発明の概要】
【発明が解決しようとする課題】
【００２７】
特許文献１及び特許文献２は、電源回路装置を並列接続するという技術思想を開示していない。特許文献３は、並列運転と単独運転との切り替えが可能なリニアレギュレータを開示しているが、回路構成がやや複雑である。本発明は、２つのリニアレギュレータが生成する出力電圧の大きさに差が生じても、比較的簡単な回路構成で、その差に応じた出力電圧を自動的に調整でき、かつ並列運転と単独運転との切り替えが容易なリニアレギュレータを提供することを目的とする。
【課題を解決するための手段】
【００２８】
本発明は、上記の目的を達成するために、本発明の第一の態様に係るリニアレギュレータは、集積回路で構成されるリニアレギュレータであって、入力電圧が供給される入力端子と、前記入力電圧を所定の電圧に制御した出力電圧を出力する出力端子と、前記出力端子から出力される出力電流を縮小比例した補正電流を前記集積回路の外部に流出するか、または前記集積回路の内部に流入する少なくとも２つの補正電流入出力端子と、を外部端子として設ける。さらに、リニアレギュレータは、その第１主電極が前記入力端子に接続され、その第２主電極が前記出力端子に接続される出力トランジスタと、その第１入力端子に基準電圧が供給され、その第２入力端子に前記出力電圧を分圧した帰還電圧が供給され、その出力端子に前記出力トランジスタの制御電極が接続される誤差増幅器と、前記補正電流を前記補正電流入出力端子から流出、または前記補正電流入出力端子に流入させる補正電流生成回路と、を有する。さらに、前記補正電流を前記補正電流入出力端子から流出、または流入させることで前記帰還電圧及び前記基準電圧の少なくとも一方を制御して、前記出力電圧を所定の大きさに制御する。
【００２９】
本発明の第一の態様に係るリニアレギュレータにおいて、前記補正電流生成回路は、第１主電極同士が前記出力トランジスタの第１主電極に接続され、制御電極同士が前記出力トランジスタの制御電極に接続される第１トランジスタ及び第２トランジスタと、前記第１トランジスタ及び第２トランジスタに接続され、電流ミラー回路を構成する第３トランジスタ及び第４トランジスタと、を有し、前記第３トランジスタの第１主電極及び制御電極は前記第４トランジスタの制御電極及び前記第２トランジスタの第２主電極に接続されて前記第２トランジスタから前記電流ミラー回路の入力電流が供給され、前記第３トランジスタ及び前記第４トランジスタの第１主電極同士は接地端子に接続され、前記第４トランジスタの第２主電極は前記第３トランジスタから供給される電流のミラー電流が供給される前記補正電流入出力端子に接続される。
【００３０】
本発明の第一の態様に係るリニアレギュレータにおいて、前記補正電流の一部は、前記電流ミラー回路の出力電流として用いられる。
【００３１】
本発明の第一の態様に係るリニアレギュレータにおいて、前記帰還電圧は、前記出力端子と接地電位との間に直列接続された第１抵抗と第２抵抗との共通接続点に生じ、前記共通接続点に前記補正電流を流入させるか、または前記共通接続点から前記補正電流を流出させることにより前記帰還電圧の大きさを制御して、前記出力電圧を所定の大きさに制御する。
【００３２】
本発明の第一の態様に係るリニアレギュレータにおいて、前記補正電流入出力端子は、前記第１抵抗と前記第２抵抗との共通接続点に接続される。
【００３３】
本発明の第一の態様に係るリニアレギュレータにおいて、前記第１抵抗及び前記第２抵抗は、前記集積回路の内部に設けられる。
【００３４】
本発明の第一の態様に係るリニアレギュレータにおいて、前記第１抵抗及び前記第２抵抗は、前記集積回路の外部に設けられる。
【００３５】
本発明の第一の態様に係るリニアレギュレータにおいて、前記基準電圧は、所定の基準電圧と接地電位との間に直列に接続される第３抵抗と第４抵抗との共通接続点に生じ、前記共通接続点に前記補正電流を流入させるか、または前記共通接続点から前記補正電流を流出させることにより前記基準電圧の大きさを制御して、前記出力電圧を所定の大きさに制御する。
【００３６】
本発明の第一の態様に係るリニアレギュレータにおいて、前記補正電流入出力端子は、前記第３抵抗と前記第４抵抗との共通接続点に接続される。
【００３７】
本発明の第一の態様に係るリニアレギュレータにおいて、前記第３抵抗及び前記第４抵抗は、前記集積回路の内部に設けられる。
【００３８】
本発明の第一の態様に係るリニアレギュレータにおいて、前記第３抵抗及び前記第４抵抗は、前記集積回路の外部に設けられる。
【００３９】
本発明の第一の態様に係るリニアレギュレータにおいて、前記補正電流入出力端子の電位は、前記帰還電圧の電位に維持される。
【００４０】
本発明の第一の態様に係るリニアレギュレータにおいて、前記補正電流入出力端子の電位は、前記基準電圧の電位に維持される。
【００４１】
本発明の第一の態様に係るリニアレギュレータにおいて、前記第１トランジスタから前記補正電流入出力端子に向けた前記補正電流の供給を遮断させる回路手段を備える。
【００４２】
本発明の第一の態様に係るリニアレギュレータにおいて、前記出力トランジスタ、前記第１トランジスタ、及び前記第２トランジスタの第１主電極と第２主電極との間の電圧差が三者ともほぼ同じ電圧に維持される。
【００４３】
本発明の第二の態様に係るリニアレギュレータは、第１の態様に係るリニアレギュレータと同一の回路構成である第１リニアレギュレータと、前記第１リニアレギュレータと同一の回路構成である第２リニアレギュレータと、を有し、前記第１リニアレギュレータ及び前記第２リニアレギュレータの前記入力端子同士及び前記出力端子同士を共通に接続する。
【００４４】
本発明の第二の態様に係るリニアレギュレータにおいて、前記第１リニアレギュレータまたは前記第２リニアレギュレータは、それぞれ自己の前記補正電流を自己の前記帰還電圧が発生する前記共通接続点に供給するとともに、相手の前記補正電流生成回路を介して相手の前記帰還電圧を制御して、前記出力電圧を所定の大きさに制御する。
【発明の効果】
【００４５】
本発明に係るリニアレギュレータは、２つのリニアレギュレータ間に出力電圧の大きさやロードレギュレーション特性などの差が生じても、互いに相手の帰還電圧または基準電圧を自動的に制御することで、回路動作の均衡をとることができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１実施形態に係り、帰還電圧を制御するリニアレギュレータの一例を示す。
【図２】本発明の第２実施形態に係り、図１の抵抗Ｒ１Ａ（Ｒ１Ｂ），Ｒ２Ａ（Ｒ２Ｂ）を集積回路の外部に接続するリニアレギュレータの一例を示す。
【図３】図１及び図２のリニアレギュレータのおもなノードの信号波形を示す図である。
【図４】本発明の第３実施形態に係り、基準電圧を制御するリニアレギュレータの一例を示す。
【図５】本発明の第４実施形態に係り、帰還電圧及び基準電圧を制御するリニアレギュレータの一例を示す。
【図６】本発明の第５実施形態に係り、並列運転と単独運転とを切り替えるリニアレギュレータの一例を示す。
【図７】本発明の第６実施形態に係り、並列運転と単独運転とを切り替えるリニアレギュレータの別の一例を示す。
【図８】本発明の第７実施形態に係り、並列運転と単独運転とを切り替えるリニアレギュレータのさらに別の一例を示す。
【図９】本発明の第８実施形態に係り、回路動作の安定化を図るリニアレギュレータの一例を示す。
【図１０】従来のリニアレギュレータの一例を示す。
【図１１】図１０のリニアレギュレータのおもなノードの信号波形を示す図である。
【図１２】従来のリニアレギュレータの別の一例を示す。
【図１３】図１２のリニアレギュレータのおもなノードの信号波形を示す図である。
【発明を実施するための形態】
【００４７】
（第１実施形態）
図１は、本発明の第１実施形態に係り、帰還電圧を制御するリニアレギュレータの一例を示す。リニアレギュレータ１００は、第１リニアレギュレータＬＤＯ１Ａ及び第２リニアレギュレータＬＤＯ１Ｂを有する。第１リニアレギュレータＬＤＯ１Ａ及び第２リニアレギュレータＬＤＯ１Ｂは集積回路で構成され、それらの回路構成は同じである。第１リニアレギュレータＬＤＯ１Ａは入力端子Ｔ１Ａ及び出力端子Ｔ２Ａを有し、第２リニアレギュレータＬＤＯ１Ｂは入力端子Ｔ１Ｂ及び出力端子Ｔ２Ｂを有する。入力端子Ｔ１Ａ及び入力端子Ｔ１Ｂは共通に接続され、入力電圧ＶＩＮが供給される。出力端子Ｔ２Ａ及び出力端子Ｔ２Ｂは共通に接続され、負荷ＲＬに接続される。すなわち、第１リニアレギュレータＬＤＯ１Ａ及び第２リニアレギュレータＬＤＯ１Ｂは、共通の負荷ＲＬに対して並列に接続される。出力端子Ｔ２Ａと接地電位との間には位相補償及びノイズ除去用のキャパシタＣＡが接続され、出力端子Ｔ２Ｂと接地電位ＧＮＤとの間には位相補償及びノイズ除去用のキャパシタＣＢが接続される。なお、位相補償及びノイズ除去用のキャパシタは、出力端子Ｔ２Ａと出力端子Ｔ２Ｂを共通接続して、その共通接続点と接地電位との間に接続してもよい。以下では、第１リニアレギュレータＬＤＯ１Ａ及び第２リニアレギュレータＬＤＯ１Ｂについて、同時に説明する。なお、括弧内の符号は第２リニアレギュレータＬＤＯ１Ｂに対応する。
【００４８】
第１リニアレギュレータＬＤＯ１Ａ（第２リニアレギュレータＬＤＯ１Ｂ）は、入力端子Ｔ１Ａ（Ｔ１Ｂ）及び出力端子Ｔ２Ａ（Ｔ２Ｂ）の他に基準電圧源ＲＥＦＡ（ＲＥＦＢ）、誤差増幅器ＡＭＰＡ（ＡＭＰＢ）、出力トランジスタＭ１Ａ（Ｍ１Ｂ）、及び抵抗Ｒ１Ａ（Ｒ１Ｂ），Ｒ２Ａ（Ｒ２Ｂ）を有する。第１リニアレギュレータＬＤＯ１Ａ（第２リニアレギュレータＬＤＯ１Ｂ）はよく知られるリニアレギュレータの回路構成を成し、入力端子Ｔ１Ａ（Ｔ１Ｂ）に供給される入力電圧ＶＩＮを降圧した出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）を出力端子Ｔ２Ａ（Ｔ２Ｂ）から出力する。
【００４９】
基準電圧源ＲＥＦＡ（ＲＥＦＢ）は、入力電圧ＶＩＮの供給に応じて基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）を生成する。基準電圧源ＲＥＦＡ（ＲＥＦＢ）は例えばバンドギャップリファレンス回路であり、基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）は例えば１．２Ｖ前後である。
【００５０】
誤差増幅器ＡＭＰＡ（ＡＭＰＢ）は、その反転入力端子（−）に供給される基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）とその非反転入力端子（＋）に供給される帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）とを比較し、その比較結果である誤差出力電圧ＧＡ（ＧＢ）を出力トランジスタＭ１Ａ（Ｍ１Ｂ）のゲートに供給する。基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）が帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）よりも低い場合において、誤差増幅器ＡＭＰＡ（ＡＭＰＢ）は誤差出力電圧ＧＡ（ＧＢ）を上げる方向に制御する。誤差出力電圧ＧＡ（ＧＢ）が上がると、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）は低くなり、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）を分圧した帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）も低くなる。これに伴って、例えば基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）が帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）よりも高くなり、誤差出力電圧ＧＡ（ＧＢ）は下げる方向に制御され、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）は高くなる。逆に、基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）が帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）よりも高い場合において、誤差増幅器ＡＭＰＡ（ＡＭＰＢ）は誤差出力電圧ＧＡ（ＧＢ）を下げる方向に制御する。誤差出力電圧ＧＡ（ＧＢ）が下がると、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）は高くなり、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）を分圧した帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）も高くなる。これに伴って、例えば基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）が帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）よりも低くなり、誤差出力電圧ＧＡ（ＧＢ）は上げる方向に制御され、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）は低くなる。このように、リニアレギュレータは、いわゆる負帰還制御によって出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）を所定の大きさに制御する。
【００５１】
なお、帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）は、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）を抵抗Ｒ１Ａ（Ｒ１Ｂ），Ｒ２Ａ（Ｒ２Ｂ）で分圧した電圧に等しい。抵抗Ｒ１Ａ（Ｒ１Ｂ），Ｒ２Ａ（Ｒ２Ｂ）の抵抗値をそれぞれｒ１ａ（ｒ１ｂ），ｒ２ａ（ｒ２ｂ）とすると、帰還電圧Ｖ１２Ａは、Ｖ１２Ａ＝ＶＯＵＴＡ・ｒ２ａ／（ｒ１ａ＋ｒ２ａ）であり、帰還電圧Ｖ１２Ｂは、Ｖ１２Ｂ＝ＶＯＵＴＢ・ｒ２ｂ／（ｒ１ｂ＋ｒ２ｂ）である。
【００５２】
出力トランジスタＭ１Ａ（Ｍ１Ｂ）は、そのソースに入力電圧ＶＩＮが供給される入力端子Ｔ１Ａ（Ｔ１Ｂ）が接続され、そのドレインに出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）を供給する出力端子Ｔ２Ａ（Ｔ２Ｂ）が接続される。出力トランジスタＭ１Ａ（Ｍ１Ｂ）のゲートは誤差増幅器ＡＭＰＡ（ＡＭＰＢ）の出力端子に接続され、誤差出力電圧ＧＡ（ＧＢ）が供給される。すなわち、誤差出力電圧ＧＡ（ＧＢ）は、トランジスタＭ２Ａ（Ｍ２Ｂ），Ｍ３Ａ（Ｍ３Ｂ）及び出力トランジスタＭ１Ａ（Ｍ１Ｂ）のゲート電圧でもある。なお、出力トランジスタＭ１Ａ（Ｍ１Ｂ）は、例えばＰＭＯＳトランジスタであるが、バイポーラＰＮＰトランジスタでもかまわない。
【００５３】
上記の内容は、第１リニアレギュレータＬＤＯ１Ａ及び第２リニアレギュレータＬＤＯ１Ｂをそれぞれ単独で動作させる場合（単独運転時）の回路動作である。第１リニアレギュレータＬＤＯ１Ａの出力端子Ｔ２Ａ及び第２リニアレギュレータＬＤＯ１Ｂの出力端子Ｔ２Ｂを共通に接続して同一の負荷を駆動する、いわゆる並列運転時には、出力電圧ＶＯＵＴＡと出力電圧ＶＯＵＴＢとの差によって２つのリニアレギュレータが負荷ＲＬにそれぞれ供給する電流にアンバランスが生じる（アンバランス現象）。
【００５４】
上記のような不具合は、集積回路や個別回路の組み合わせに関わらず、基準電圧、帰還電圧、または出力トランジスタの閾値電圧のばらつき、さらに誤差増幅器の入力オフセット電圧のばらつきなどによって生じる。
【００５５】
本発明は、２つのリニアレギュレータを並列運転させる場合に２つのリニアレギュレータ間に生じるアンバランス現象を解消する１つの方法として、２つのリニアレギュレータの出力トランジスタに流れる電流を縮小比例したソース（吐き出し）電流及びシンク（引き込み）電流を生成する電流ミラー回路を有する。ソース電流を自己の帰還端子に供給し（吐き出し）、シンク電流を相手の帰還端子側から自己の電流ミラー回路の出力側に供給させる（引き込む）ようにする。また、別の方法としては、電流ミラー回路で２系統のソース電流を生成し、１つのソース電流は自己の帰還端子に供給し、もう１つのソース電流は相手の基準電圧側に供給して出力電圧の制御を行う。以下では、本発明に係る電流ミラー回路によってリニアレギュレータの出力電圧がどのように制御されるかについて説明する。
【００５６】
出力トランジスタＭ１Ａ（Ｍ１Ｂ）はＰＭＯＳトランジスタであり、そのソースは入力電圧ＶＩＮが供給される入力端子Ｔ１Ａ（Ｔ１Ｂ）に接続され、そのドレインは出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）を供給する出力端子Ｔ２Ａ（Ｔ２Ｂ）に接続される。出力トランジスタＭ１Ａ（Ｍ１Ｂ）のゲートは誤差増幅器ＡＭＰＡ（ＡＭＰＢ）の出力端子に接続され、誤差出力電圧ＧＡ（ＧＢ）が供給される。なお、誤差出力電圧ＧＡ（ＧＢ）は、トランジスタＭ２Ａ（Ｍ２Ｂ），Ｍ３Ａ（Ｍ３Ｂ）及び出力トランジスタＭ１Ａ（Ｍ１Ｂ）のゲート電圧でもある。
【００５７】
トランジスタＭ２Ａ（Ｍ２Ｂ）は出力トランジスタＭ１Ａ（Ｍ１Ｂ）と同導電型のＰＭＯＳトランジスタであり、そのソース及びゲートはそれぞれ出力トランジスタＭ１Ａ（Ｍ１Ｂ）のソース及びゲートと共通に接続される。トランジスタＭ２Ａ（Ｍ２Ｂ）のドレインは、補正電流入出力端子Ｔ３Ａ（Ｔ３Ｂ）に接続される。補正電流入出力端子Ｔ３Ａ（Ｔ３Ｂ）は、抵抗Ｒ１Ａ（Ｒ１Ｂ）と抵抗Ｒ２Ａ（Ｒ２Ｂ）との共通接続点、すなわち帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）が生じる帰還端子でもある。
【００５８】
トランジスタＭ３Ａ（Ｍ３Ｂ）は出力トランジスタＭ１Ａ（Ｍ１Ｂ）及びトランジスタＭ２Ａ（Ｍ２Ｂ）と同導電型のＰＭＯＳトランジスタであり、そのソース及びゲートはそれぞれ出力トランジスタＭ１Ａ（Ｍ１Ｂ）及びトランジスタＭ２Ａ（Ｍ２Ｂ）のソース及びゲートと共通に接続される。トランジスタＭ３Ａ（Ｍ３Ｂ）のドレインは、ＮＭＯＳ型のトランジスタＭ４Ａ（Ｍ４Ｂ）のドレイン及びゲートに接続される。トランジスタＭ４Ａ（Ｍ４Ｂ）のソースは、接地電位ＧＮＤに接続される。
【００５９】
出力トランジスタＭ１Ａ（Ｍ１Ｂ）、トランジスタＭ２Ａ（Ｍ２Ｂ）、及びトランジスタＭ３Ａ（Ｍ３Ｂ）は、ともに同一条件で半導体ウエーハ内に作り込まれる。３つのトランジスタの相違点は、物理的なサイズである。なお、物理的サイズとは、ＭＯＳトランジスタのチャネル長やチャネル幅の少なくとも一方を指し、また、トランジスタがセルトランジスタを並列接続して構成される場合には並列接続されるセルトランジスタの数を指す。例えば、トランジスタＭ２Ａ（Ｍ２Ｂ）及びトランジスタＭ３Ａ（Ｍ３Ｂ）がセルトランジスタ１個で構成される場合において、出力トランジスタＭ１Ａ（Ｍ１Ｂ）は１万個のセルトランジスタを並列接続して構成されるという具合である。または、３つのトランジスタのゲート長を同一とし、出力トランジスタＭ１Ａ（Ｍ１Ｂ）のゲート幅を他の２つのトランジスタのゲート幅の１万倍の長さに設定すれば同等の効果が得られる。さらに、３つのトランジスタがバイポーラトランジスタで構成される場合において、出力トランジスタＭ１Ａ（Ｍ１Ｂ）のエミッタ面積を他の２つのトランジスタのエミッタ面積の１万倍に設定すれば同等の効果が得られる。なお、本発明は、説明の便宜上、トランジスタＭ２Ａ（Ｍ２Ｂ）及びトランジスタＭ３Ａ（Ｍ３Ｂ）のサイズは同じであるとして説明する。もちろん、これら２つのトランジスタのサイズを異なるように設定してもよい。例えば、トランジスタＭ２Ａ（Ｍ２Ｂ）のチャネル幅をトランジスタＭ３Ａ（Ｍ３Ｂ）のチャネル幅の２倍に設定してもかまわないし、逆に、トランジスタＭ３Ａ（Ｍ３Ｂ）のチャネル幅をトランジスタＭ２Ａ（Ｍ２Ｂ）のチャネル幅の２倍に設定してもかまわない。いずれにしても、これら２つのトランジスタは、出力トランジスタＭ１Ａ（Ｍ１Ｂ）のサイズに縮小比例したサイズに選ばれる。これによって、出力トランジスタＭ１Ａ（Ｍ１Ｂ）、トランジスタＭ２Ａ（Ｍ２Ｂ）、及びトランジスタＭ３Ａ（Ｍ３Ｂ）に流れる電流に所定の比を与えることができる。
【００６０】
トランジスタＭ４Ａ（Ｍ４Ｂ），Ｍ５Ａ（Ｍ５Ｂ）は、電流ミラー回路を構成する。トランジスタＭ４Ａ（Ｍ４Ｂ）は、トランジスタＭ３Ａ（Ｍ３Ｂ）から電流ミラー回路の参照電流（入力電流）に相当する補正電流Ｉ３Ａ（Ｉ３Ｂ）が供給される。補正電流Ｉ３Ａ（Ｉ３Ｂ）は、トランジスタＭ５Ａ（Ｍ５Ｂ）にミラーされる。ここで、トランジスタＭ４Ａ（Ｍ４Ｂ），Ｍ５Ａ（Ｍ５Ｂ）の物理的サイズが同じであるとすると、トランジスタＭ４Ａ（Ｍ４Ｂ）に流れる補正電流Ｉ３Ａ（Ｉ３Ｂ）とトランジスタＭ５Ａ（Ｍ５Ｂ）に流れる補正電流Ｉ５Ａ（Ｉ５Ｂ）は等しくなる。補正電流Ｉ５Ａ（Ｉ５Ｂ）は、第２リニアレギュレータＬＤＯ１Ｂ（第１リニアレギュレータＬＤＯ１Ａ）のトランジスタＭ２Ｂ（Ｍ２Ａ）から補正電流入出力端子Ｔ３Ｂ（Ｔ３Ａ）を介して供給される。
【００６１】
本発明において、トランジスタＭ２Ａ（Ｍ２Ｂ），Ｍ３Ａ（Ｍ３Ｂ），Ｍ４Ａ（Ｍ４Ｂ），Ｍ５Ａ（Ｍ５Ｂ）の組み合わせによる回路構成は帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）を補正する補正電流を生成するため、補正電流生成回路と称される。
【００６２】
第１リニアレギュレータＬＤＯ１Ａ（第２リニアレギュレータＬＤＯ１Ｂ）のトランジスタＭ２Ａ（Ｍ２Ｂ）から出力される補正電流Ｉ２Ａ（Ｉ２Ｂ）は、出力電流ＩＯＵＴＡ（ＩＯＵＴＢ）の増加とともに帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）を持ち上げ、出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）を下げるように制御する。また、補正電流Ｉ２Ａ（Ｉ２Ｂ）の一部である補正電流Ｉ５Ｂ（Ｉ５Ａ）は、第２リニアレギュレータＬＤＯ１Ｂ（第１リニアレギュレータＬＤＯ１Ａ）の電流ミラー回路を構成するトランジスタＭ５Ｂ（Ｍ５Ａ）の出力電流として利用される。補正電流Ｉ２Ａ（Ｉ２Ｂ），Ｉ５Ｂ（Ｉ５Ａ）は、出力電流ＩＯＵＴに比例して変化する。
【００６３】
こうした回路構成は、第１リニアレギュレータＬＤＯ１Ａ及び第２リニアレギュレータＬＤＯ２Ａから負荷ＲＬにそれぞれ供給される出力電流ＩＯＵＴＡ，ＩＯＵＴＢの差を解消し、２つのリニアレギュレータの電流バランスをとるために有効となる。第１リニアレギュレータＬＤＯ１Ａの出力電圧ＶＯＵＴＡが第２リニアレギュレータＬＤＯ１Ｂの出力電圧ＶＯＵＴＢよりも大きいと仮定すると、第１リニアレギュレータＬＤＯ１Ａの回路動作が優勢となり、負荷ＲＬへの電流供給の大部分は第１リニアレギュレータＬＤＯ１Ａから行われる。負荷ＲＬに供給される出力電流ＩＯＵＴが増加すると、トランジスタＭ２Ａから抵抗Ｒ１ＡとＲ１２Ａとの共通接続点、すなわち帰還電圧Ｖ１２Ａが生じる補正電流入出力端子Ｔ３Ａに供給する補正電流Ｉ２Ａが増加し、帰還電圧Ｖ１２Ａは高くなる。帰還電圧Ｖ１２Ａが高くなると、誤差増幅器ＡＭＰＡによって生成される誤差出力電圧ＧＡは高くなり、トランジスタＭ２Ａから帰還電圧Ｖ１２Ａに供給される補正電流Ｉ２Ａは減少し、帰還電圧Ｖ１２Ａは低くなるように負帰還制御される。
【００６４】
本発明の主旨は、第１リニアレギュレータＬＤＯ１Ａ及び第２リニアレギュレータＬＤＯ１Ｂの回路動作の均衡を図るために、例えば一方のリニアレギュレータの帰還電圧の制御だけではなく、両方のトランジスタの帰還電圧を同時に制御することである。いま、無負荷時や軽負荷時において、第１リニアレギュレータＬＤＯ１Ａ（第２リニアレギュレータＬＤＯ１Ｂ）の回路動作が第２リニアレギュレータＬＤＯ１Ｂ（第１リニアレギュレータＬＤＯ１Ａ）の回路動作よりも優勢であり、出力電圧ＶＯＵＴ≒ＶＯＵＴＡ（出力電圧ＶＯＵＴ≒ＶＯＵＴＢ）であるとする。このとき、補正電流Ｉ２Ａ（Ｉ２Ｂ）の大部分は自己の帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）を高め、出力電圧ＶＯＵＴＡが下がるように制御する。このとき、第２リニアレギュレータＬＤＯ１Ｂ（第１リニアレギュレータＬＤＯ１Ａ）のトランジスタＭ５Ｂ（Ｍ５Ａ）に流れる補正電流Ｉ５Ｂ（Ｉ５Ａ）は、補正電流Ｉ２Ａ（Ｉ２Ｂ）に比べると無視できる程度の大きさである。負荷状態が次第に重くなり、出力電流ＩＯＵＴが増加し始めると、第１リニアレギュレータＬＤＯ１Ａ（第２リニアレギュレータＬＤＯ１Ｂ）の補正電流Ｉ２Ａ（Ｉ２Ｂ）も比例して増加する。補正電流Ｉ２Ａ（Ｉ２Ｂ）は電流ミラー回路を構成する入力電流Ｉ３Ａ（Ｉ３Ｂ）とほぼ等しく、入力電流Ｉ３Ａ（Ｉ３Ｂ）はトランジスタＭ４Ａ（Ｍ４Ｂ）に流れる電流と等しいため、トランジスタＭ４Ａ（Ｍ４Ｂ）に流れる電流はトランジスタＭ５Ａ（Ｍ５Ｂ）に流れる電流、すなわち第２リニアレギュレータＬＤＯ１Ｂ（第１リニアレギュレータＬＤＯ１Ａ）の帰還端子Ｔ３Ｂ（Ｔ３Ａ）から供給される補正電流Ｉ５Ａ（Ｉ５Ｂ）と等しい。このとき、第２リニアレギュレータＬＤＯ１Ｂ（第１リニアレギュレータＬＤＯ１Ａ）のトランジスタＭ２Ｂ（Ｍ２Ａ）はオフ状態に近いので、トランジスタＭ２Ｂ（Ｍ２Ａ）から出力される補正電流Ｉ２Ｂ（Ｉ２Ａ）はほぼゼロである。このため、補正電流Ｉ５Ａ（Ｉ５Ｂ）の大部分は、出力トランジスタＭ１Ｂ（Ｍ１Ａ）から供給されることになる。これにより、帰還電圧Ｖ１２Ｂ（Ｖ１２Ａ）は低くなり、出力電圧ＶＯＵＴＢは高くなる方向に制御される。したがって、出力トランジスタＭ１Ｂ（Ｍ１Ａ）に流れる出力電流ＩＯＵＴＢ（ＩＯＵＴＡ）は増加するように制御され、出力電流ＩＯＵＴＡ（ＩＯＵＴＢ）との差が縮小し、２つのレギュレータの電流バランスは均衡する方向に近づく。
【００６５】
（第２実施形態）
図２は、本発明の第２実施形態に係り、図１の抵抗Ｒ１Ａ（Ｒ１Ｂ），Ｒ２Ａ（Ｒ２Ｂ）を集積回路の外部に接続するリニアレギュレータの一例を示す。抵抗Ｒ１Ａ（Ｒ１Ｂ），Ｒ２Ａ（Ｒ２Ｂ）を集積回路の外部に接続する場合のメリットは、抵抗Ｒ１Ａ（Ｒ１Ｂ），Ｒ２Ａ（Ｒ２Ｂ）の抵抗比を変更することで出力電圧ＶＯＵＴＡ（ＶＯＵＴＢ）を逐次変更できることである。また、抵抗Ｒ１Ａ（Ｒ１Ｂ），Ｒ２Ａ（Ｒ２Ｂ）の大きさを選ぶことで出力電流ＩＯＵＴがＩＯＵＴ＜Ｉ１となる領域における出力電圧ＶＯＵＴの傾きが変更でき、すなわちアンバランス状態が改善される領域を調整することが可能となる。なぜなら、帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）は、第１リニアレギュレータＬＤＯ２Ａ（第２リニアレギュレータＬＤＯ２Ｂ）で生成される補正電流Ｉ２Ａ（Ｉ２Ｂ），Ｉ５Ａ（Ｉ５Ｂ）と抵抗Ｒ１Ａ（Ｒ１Ｂ），Ｒ２Ａ（Ｒ２Ｂ）の合成抵抗値との積によって生成されるため、合成抵抗の抵抗値を選択することでその大きさを調整できるからである。ここで、合成抵抗は、抵抗Ｒ１Ａ（Ｒ１Ｂ），Ｒ２Ａ（Ｒ２Ｂ）の並列抵抗とみることができる。なお、リニアレギュレータ２００は、位相補償及びノイズ除去用のキャパシタとして、キャパシタＣを有する。キャパシタＣは、第１リニアレギュレータＬＤＯ２Ａの出力端子Ｔ２Ａと第２リニアレギュレータＬＤＯ２Ｂの出力端子Ｔ２Ｂとの共通接続点と接地電位との間に接続される。その他の回路構成は図１のリニアレギュレータ１００とほぼ同じであるので、詳細な説明は割愛する。
【００６６】
図３は、図１及び図２のリニアレギュレータのおもなノードの信号波形を示す図である。なお、図３の横軸は、出力電流ＩＯＵＴ（負荷電流）である。図３の（ａ）は、出力電圧ＶＯＵＴ，ＶＯＵＴＡ，ＶＯＵＴＢを示す。出力電圧ＶＯＵＴＡ，ＶＯＵＴＢは、仮に第１リニアレギュレータＬＤＯ１Ａ及び第２リニアレギュレータＬＤＯ１Ｂをそれぞれ単独運転させる場合に出力端子Ｔ２Ａ，Ｔ２Ｂからそれぞれ出力される出力電圧である。すなわち、単独運転時に第１リニアレギュレータＬＤＯ１Ａの出力電圧ＶＯＵＴＡが第２リニアレギュレータＬＤＯ１Ｂの出力電圧ＶＯＵＴＢよりも高いと仮定する。出力電圧ＶＯＵＴは、第１リニアレギュレータＬＤＯ１Ａ及び第２リニアレギュレータＬＤＯ１Ｂを並列運転させる場合の出力電圧である。出力電流ＩＯＵＴがＩＯＵＴ＜Ｉ１となる領域において、出力電圧ＶＯＵＴは出力電圧ＶＯＵＴＡに維持される。すなわち、出力電圧ＶＯＵＴはＶＯＵＴ＝ＶＯＵＴＡとなり、出力電圧ＶＯＵＴＢの影響をほとんど受けない。出力電流ＩＯＵＴがＩＯＵＴ≧Ｉ１となる、すなわち出力電圧ＶＯＵＴＡがＶＯＵＴ＝ＶＯＵＴＢとなる領域において、第１リニアレギュレータＬＤＯ１Ａ及び第２リニアレギュレータＬＤＯ１Ｂは回路動作の均衡がとれ、出力電圧ＶＯＵＴは出力電圧ＶＯＵＴＡ，ＶＯＵＴＢに応じた所定の大きさに維持される。ここで、電流Ｉ１は、図１１に示す電流Ｉ１０及び図１３に示す電流Ｉ２０よりも十分に小さい。なぜなら、補正電流Ｉ２Ａ，Ｉ５Ｂによる電圧補正によって、出力電圧ＶＯＵＴＡは図１１及び図１３に示す場合よりも早くＶＯＵＴＡ＝ＶＯＵＴＢとなるからである。具体的には、出力電流ＩＯＵＴがＩＯＵＴ＜Ｉ１となる領域において、出力電圧ＶＯＵＴＡは出力電流ＩＯＵＴに比例して減少させ、出力電圧ＶＯＵＴＢは出力電流ＩＯＵＴに比例して増加させることで、出力電圧ＶＯＵＴＡを従来よりも早くＶＯＵＴＡ＝ＶＯＵＴＢとする。また、リニアレギュレータ１００は、図１０のリニアレギュレータ１０と同様のロードレギュレーション特性をもつため、ロードレギュレーション特性を低下させずに回路動作の均衡をとることが可能となる。
【００６７】
図３の（ｂ）は、第１リニアレギュレータＬＤＯ１ＡのトランジスタＭ２Ａから補正電流入出力端子Ｔ３Ａに向かって流れる補正電流Ｉ２Ａ、及び補正電流入出力端子Ｔ３Ａから第２リニアレギュレータＬＤＯ１Ｂの補正電流入出力端子Ｔ４Ｂに向かって流れる補正電流Ｉ５Ｂを示す。出力電流ＩＯＵＴがＩＯＵＴ＜Ｉ１となる領域において、補正電流Ｉ２Ａは出力電流ＩＯＵＴの増加に応じて増加し、補正電流Ｉ５Ｂはほぼ０となる。これは、第１リニアレギュレータＬＤＯ１Ａがオン状態であり、第２リニアレギュレータＬＤＯ１Ｂがオフ状態、すなわちトランジスタＭ５Ｂがオフ状態に近いからである。出力電流ＩＯＵＴがＩＯＵＴ≧Ｉ１となる領域において、補正電流Ｉ２Ａ，Ｉ５Ｂは出力電流ＩＯＵＴの増加に応じてほぼ同じ傾きをもって増加する。これは、第２リニアレギュレータＬＤＯ１Ｂが徐々にオン状態、すなわちトランジスタＭ１Ｂがオン状態となるとともに、トランジスタＭ２Ｂ，Ｍ３Ｂもオン状態となり、これに伴い補正電流Ｉ５Ｂが増加し、本来のリニアレギュレータの回路動作が実行されるからである。なお、補正電流Ｉ２Ａと補正電流Ｉ５Ｂとの差分、すなわち（Ｉ２Ａ−Ｉ５Ｂ）はオフセット電流Ｉｏｆｆｓｅｔと称される。補正電流Ｉ２Ａ，Ｉ５Ｂはほぼ同じ傾きをもって増加するため、オフセット電流Ｉｏｆｆｓｅｔは所定の値を維持する。オフセット電流Ｉｏｆｆｓｅｔは、第１リニアレギュレータＬＤＯ１Ａの帰還電圧Ｖ１２Ａ及び出力電圧ＶＯＵＴＡの制御に用いられる。
【００６８】
図３の（ｃ）は、出力トランジスタＭ１Ａ，Ｍ１Ｂのゲート電圧ＧＡ（誤差増幅器ＡＭＰＡの誤差出力電圧），ＧＢ（誤差増幅器ＡＭＰＢの誤差出力電圧）を示す。出力電流ＩＯＵＴの増加に伴い、出力トランジスタＭ１Ａの閾値電圧は徐々に増加する。したがって、ゲート電圧ＧＡは、出力電流ＩＯＵＴの増加に比例して低くなり、入力電圧ＶＩＮよりも出力トランジスタＭ１Ａの閾値電圧だけ低い電圧に維持される。これにより、出力トランジスタＭ１Ａは、出力電流ＩＯＵＴの大きさに関わらず、オン状態となる。ここで、オン状態とは、ソースとゲートとの間に供給される電圧が閾値電圧を超えており、トランジスタに十分な電流が流れる状態を指す。ゲート電圧ＧＢは、出力電流ＩＯＵＴがＩＯＵＴ＜Ｉ１となる領域において、入力電圧ＶＩＮに維持される。ゲート電圧ＧＢは、出力電流ＩＯＵＴがＩＯＵＴ≧Ｉ１となる領域において、入力電圧ＶＩＮよりも出力トランジスタＭ１Ｂの閾値電圧だけ低い電圧に維持される。これにより、出力トランジスタＭ１Ｂは、出力トランジスタＭ１Ａと同様にオン状態となる。なお、出力トランジスタＭ１Ａ，Ｍ１Ｂの物理的サイズが同じである場合は出力電流ＩＯＵＴがＩＯＵＴ≧Ｉ１となる領域においてもトランジスタＭ１Ａのオン状態が優勢であり、トランジスタＭ１Ａの閾値電圧はトランジスタＭ１Ｂの閾値電圧よりも高い。このため、誤差出力電圧ＧＡ，ＧＢの関係は、ＧＡ＜ＧＢとなる。
【００６９】
図３の（ｄ）は、負荷ＲＬに流れる出力電流ＩＯＵＴ，ＩＯＵＴＡ，ＩＯＵＴＢを示す。出力電流ＩＯＵＴがＩＯＵＴ＜Ｉ１となる領域において、出力トランジスタＭ１Ａはオン状態、出力トランジスタＭ１Ｂはオフ状態となり、負荷ＲＬへの電流供給は出力トランジスタＭ１Ａから行われる。すなわち、出力電流ＩＯＵＴは、ＩＯＵＴ≒ＩＯＵＴＡとなる。出力電流ＩＯＵＴがＩＯＵＴ≧Ｉ１となる領域において、出力トランジスタＭ１Ａ，Ｍ１Ｂはオン状態となり、負荷ＲＬへの電流供給は出力トランジスタＭ１Ａ，Ｍ１Ｂから行われる。すなわち、出力電流ＩＯＵＴは、ＩＯＵＴ＝ＩＯＵＴＡ＋ＩＯＵＴＢとなる。なお、出力電流ＩＯＵＴはトランジスタＭ１Ｂから供給される電流量よりもトランジスタＭ１Ａから供給される電流量の方が多いことに変わりはないが、その差は従来のリニアレギュレータと比べて小さくなる。
【００７０】
（第３実施形態）
図４は、本発明の第３実施形態に係り、基準電圧を制御するリニアレギュレータの一例を示す。図１及び図２のリニアレギュレータは帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）を制御することで出力電圧ＶＯＵＴを制御する方式であったが、図４のリニアレギュレータ３００は基準電圧Ｖ３４Ａ（Ｖ３４Ｂ）を制御することで出力電圧ＶＯＵＴを制御する方式である。
【００７１】
リニアレギュレータ３００は、第１リニアレギュレータＬＤＯ３Ａ及び第２リニアレギュレータＬＤＯ３Ｂを有する。第１リニアレギュレータＬＤＯ３Ａ及び第２リニアレギュレータＬＤＯ３Ｂは集積回路で構成され、それらの回路構成は同じである。以下では、第１リニアレギュレータＬＤＯ３Ａ及び第２リニアレギュレータＬＤＯ３Ｂについて、同時に説明する。なお、括弧内の符号は第２リニアレギュレータＬＤＯ３Ｂに対応する。また、図１のリニアレギュレータ１００と同じ回路部についての説明は割愛する。
【００７２】
誤差増幅器ＡＭＰＡ（ＡＭＰＢ）は、その反転入力端子（−）に供給される基準電圧Ｖ３４Ａ（Ｖ３４Ｂ）とその非反転入力端子（＋）に供給される帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）とを比較し、その比較結果である誤差出力電圧ＧＡ（ＧＢ）を出力トランジスタＭ１Ａ（Ｍ１Ｂ）のゲートに供給する。なお、基準電圧Ｖ３４Ａ（Ｖ３４Ｂ）は、基準電圧ＶＲＥＦＡ（ＶＲＥＦＢ）を抵抗Ｒ３Ａ（Ｒ３Ｂ），Ｒ４Ａ（Ｒ４Ｂ）で分圧した電圧に等しく、例えば０．５Ｖ〜１．０Ｖに設定される。抵抗Ｒ３Ａ（Ｒ３Ｂ），Ｒ４Ａ（Ｒ４Ｂ）の抵抗値をそれぞれｒ３ａ（ｒ３ｂ），ｒ４ａ（ｒ４ｂ）とすると、基準電圧Ｖ３４ＡはＶ３４Ａ＝ＶＲＥＦＡ・ｒ４ａ／（ｒ３ａ＋ｒ４ａ）であり、基準電圧Ｖ３４ＢはＶ３４Ｂ＝ＶＲＥＦＢ・ｒ４ｂ／（ｒ３ｂ＋ｒ４ｂ）である。抵抗Ｒ３Ａ（Ｒ３Ｂ）と抵抗Ｒ４Ａ（Ｒ４Ｂ）との共通接続点は、集積回路の外部に補正電流入出力端子Ｔ６Ａ（Ｔ６Ｂ）として取り出される。
【００７３】
トランジスタＭ４Ａ（Ｍ４Ｂ），Ｍ５Ａ（Ｍ５Ｂ）は、電流ミラー回路を構成する。トランジスタＭ４Ａ（Ｍ４Ｂ）のドレインは、抵抗Ｒ３Ａ（Ｒ３Ｂ）と抵抗Ｒ４Ａ（Ｒ４Ｂ）との共通接続点、すなわち補正電流入出力端子Ｔ６Ａ（Ｔ６Ｂ）に接続される。トランジスタＭ５Ａ（Ｍ５Ｂ）のドレインは、トランジスタＭ３Ａ（Ｍ３Ｂ）のドレインに接続される。したがって、トランジスタＭ３Ａ（Ｍ３Ｂ）に流れる補正電流Ｉ３Ａ（Ｉ３Ｂ）は、電流ミラー回路の入力段に相当するトランジスタＭ５Ａ（Ｍ５Ｂ）の入力電流となる。トランジスタＭ４Ａ（Ｍ４Ｂ）は、補正電流Ｉ３Ａ（Ｉ３Ｂ）がミラーされた補正電流Ｉ４Ａ（Ｉ４Ｂ）が供給される。すなわち、補正電流Ｉ４Ａ（Ｉ４Ｂ）は、シンク電流として作用する。トランジスタＭ４Ａ（Ｍ４Ｂ），Ｍ５Ａ（Ｍ５Ｂ）の物理的サイズが同じとすると、補正電流Ｉ４ＡはＩ４Ａ≒Ｉ３Ａとなり、補正電流Ｉ４ＢはＩ４Ｂ≒Ｉ３Ｂとなる。
【００７４】
第１リニアレギュレータＬＤＯ３Ａ（第２リニアレギュレータＬＤＯ３Ｂ）のトランジスタＭ２Ａ（Ｍ２Ｂ）に流れる補正電流Ｉ２Ａ（Ｉ２Ｂ）は、補正電流入出力端子Ｔ５Ａ（Ｔ５Ｂ）を介して第２リニアレギュレータＬＤＯ３Ｂ（第１リニアレギュレータＬＤＯ３Ａ）の抵抗Ｒ３Ｂ（Ｒ３Ａ）と抵抗Ｒ４Ｂ（Ｒ４Ａ）との共通接続点、すなわち補正電流入出力端子Ｔ６Ｂ（Ｔ６Ａ）に供給される。すなわち、補正電流Ｉ２Ａ（Ｉ２Ｂ）は、ソース電流として作用する。
【００７５】
第１リニアレギュレータＬＤＯ３Ａがオン状態であり、第２リニアレギュレータＬＤＯ３Ｂがオフ状態であるとすると、トランジスタＭ２Ａは第２リニアレギュレータＬＤＯ３Ｂの抵抗Ｒ３Ｂと抵抗Ｒ４Ｂとの共通接続点（補正電流入出力端子Ｔ６Ｂ）を介して補正電流Ｉ２Ａを流出させ、基準電圧Ｖ３４Ｂは増加させる。このとき、第２リニアレギュレータＬＤＯ３Ｂはオフ状態であるので、トランジスタＭ２Ｂは第１リニアレギュレータＬＤＯ３Ａの抵抗Ｒ３Ａと抵抗Ｒ４Ａとの共通接続点（補正電流入出力端子Ｔ６Ａ）を介して補正電流Ｉ２Ｂを流出させることはない。第２リニアレギュレータＬＤＯ３Ｂの基準電圧Ｖ３４Ｂが増加すると、誤差増幅器ＡＭＰＢの誤差出力電圧ＧＢは下げる方向に制御され、トランジスタＭ３Ｂ，Ｍ２Ｂ及び出力トランジスタＭ１Ｂはオンとなり、第１リニアレギュレータＬＤＯ３Ａとともに本来のリニアレギュレータとしての回路動作を実行する。
【００７６】
なお、図４のリニアレギュレータ３００において、補正電流入出力端子として用意したのは、補正電流入出力端子Ｔ５Ａ（Ｔ５Ｂ），Ｔ６Ａ（Ｔ６Ｂ）であり、第１リニアレギュレータＬＤＯ３Ａ及び第２リニアレギュレータＬＤＯ３Ｂにそれぞれ２つずつある。この数は、第１実施形態及び第２実施形態と同じであり、新たな外部端子の追加はない。
【００７７】
（第４実施形態）
図５は、本発明の第４実施形態に係り、帰還電圧及び基準電圧を制御するリニアレギュレータの一例を示す。すなわち、第４実施形態は、図１の第１実施形態及び図４の第３実施形態を組み合わせたものである。したがって、リニアレギュレータ４００についての詳細な説明は割愛する。なお、第４実施形態において、リニアレギュレータを並列運転させるために設けた補正電流入出力端子の数は、第１リニアレギュレータＬＤＯ４Ａに２個、第２リニアレギュレータＬＤＯ４Ｂに２個であり、第１〜第３実施形態と同じである。すなわち、本発明に係るリニアレギュレータは、帰還電圧及び基準電圧を同時に制御する場合でも集積回路の外部に設ける外部端子の数を増加させる必要はないという特徴を有する。
【００７８】
（第５実施形態）
図６は、本発明の第５実施形態に係り、並列運転と単独運転とを切り替えるリニアレギュレータの一例を示す。第１〜第４実施形態は２つのリニアレギュレータを並列接続して並列運転させる場合の回路構成を示したが、第５実施形態は並列運転を意図して構成した２つのリニアレギュレータを単独運転に切り替える場合の回路構成を示す。
【００７９】
リニアレギュレータ５００は、第１リニアレギュレータＬＤＯ５Ａ及び第２リニアレギュレータＬＤＯ５Ｂを有する。第１リニアレギュレータＬＤＯ５Ａ及び第２リニアレギュレータＬＤＯ５Ｂは集積回路で構成され、それぞれ図１の第１リニアレギュレータＬＤＯ１Ａ及び第２リニアレギュレータＬＤＯ１Ｂと同じ回路構成であるので詳細な説明は割愛する。図１のリニアレギュレータ１００との相違点は、補正電流入出力端子Ｔ３Ａと補正電流入出力端子Ｔ４Ａとを信号線Ｎ５Ａで共通に接続し、補正電流入出力端子Ｔ３Ｂと補正電流入出力端子Ｔ４Ｂとを信号線Ｎ５Ｂで共通に接続するという点である。こうした回路構成によって、第１リニアレギュレータＬＤＯ５Ａ及び第２リニアレギュレータＬＤＯ５Ｂは、それぞれ別の負荷ＲＬＡ，ＲＬＢを単独で駆動することができる。なお、第１リニアレギュレータＬＤＯ５Ａ（第２リニアレギュレータＬＤＯ５Ｂ）において、トランジスタＭ２Ａ（Ｍ２Ｂ）で生成される補正電流Ｉ２Ａ（Ｉ２Ｂ）は、補正電流入出力端子Ｔ３Ａ（Ｔ３Ｂ），Ｔ４Ａ（Ｔ４Ｂ）を介して電流ミラー回路の出力側にあたるトランジスタＭ５Ａ（Ｍ５Ｂ）にそのまま供給されるので、帰還電圧Ｖ１２Ａ（Ｖ１２Ｂ）の大きさに変化は生じない。
【００８０】
（第６実施形態）
図７は、本発明の第６実施形態に係り、並列運転と単独運転とを切り替えるリニアレギュレータの別の一例を示す。リニアレギュレータ６００は、第１リニアレギュレータＬＤＯ６Ａ及び第２リニアレギュレータＬＤＯ６Ｂを有する。第１リニアレギュレータＬＤＯ６Ａ及び第２リニアレギュレータＬＤＯ６Ｂは集積回路で構成され、それらの回路構成は同じである。図１のリニアレギュレータ１００との相違点は、コンパレータＡＭＰ６Ａ（ＡＭＰ６Ｂ）、トランジスタＭ６Ａ（Ｍ６Ｂ）、及び抵抗Ｒ５Ａ（Ｒ５Ｂ）が追加された点である。トランジスタＭ６Ａ（Ｍ６Ｂ）は、そのソースが入力端子Ｔ１Ａ（Ｔ１Ｂ）に接続され、そのドレインがトランジスタＭ２Ａ（Ｍ２Ｂ）のソースに接続され、そのゲートがコンパレータＣＯＭＰ６Ａ（ＣＯＭＰ６Ｂ）の出力端子に接続される。抵抗Ｒ５Ａ（Ｒ５Ｂ）は、その一端が入力端子Ｔ１Ａ（Ｔ１Ｂ）に接続され、その他端がトランジスタＭ６Ａ（Ｍ６Ｂ）のゲートに接続される。こうした回路構成は、トランジスタＭ２Ａ（Ｍ２Ｂ）をオンさせるか、またはオフさせるかのスイッチ機能に相当する。コンパレータＣＯＭＰ６Ａ（ＣＯＭＰ６Ｂ）がローレベルを出力する場合において、トランジスタＭ２Ａ（Ｍ２Ｂ）はオン状態となり、補正電流Ｉ２Ａ（Ｉ２Ｂ）の供給は有効となる。逆に、コンパレータＣＯＭＰ６Ａ（ＣＯＭＰ６Ｂ）がハイレベルを出力する場合において、トランジスタＭ２Ａ（Ｍ２Ｂ）はオフ状態となり、補正電流Ｉ２Ａ（Ｉ２Ｂ）の供給は無効となる。したがって、コンパレータＣＯＭＰ６Ａ（ＣＯＭＰ６Ｂ）の出力は、第１リニアレギュレータＬＤＯ６Ａ及び第２リニアレギュレータＬＤＯ６Ｂをそれぞれ単独運転させる場合はハイレベルに設定し、並列運転させる場合はローレベルに設定すればよい。なお、コンパレータＣＯＭＰ６Ａ（ＣＯＭＰ６Ｂ）の出力をハイレベルに固定するには補正電流入出力端子Ｔ４Ａ（Ｔ４Ｂ）をオープン状態にすればよい。
【００８１】
（第７実施形態）
図８は、本発明の第７実施形態に係り、並列運転と単独運転とを切り替えるリニアレギュレータのさらに別の一例を示す。リニアレギュレータ７００は、第１リニアレギュレータＬＤＯ７Ａ及び第２リニアレギュレータＬＤＯ７Ｂを有する。第１リニアレギュレータＬＤＯ７Ａ及び第２リニアレギュレータＬＤＯ７Ｂは集積回路で構成され、それらの回路構成は同じである。第１リニアレギュレータＬＤＯ７Ａ（第２リニアレギュレータＬＤＯ７Ｂ）は、図７の第１リニアレギュレータＬＤＯ６Ａ（第２リニアレギュレータＬＤＯ６Ｂ）のコンパレータＣＯＭＰ６Ａ（ＣＯＭＰ６Ｂ）をトランジスタＭ７Ａ（Ｍ７Ｂ）に置き換えたものである。リニアレギュレータ７００の実質的な回路動作は、図７のリニアレギュレータ６００の回路動作と同じである。したがって、第１リニアレギュレータＬＤＯ７Ａ及び第２リニアレギュレータＬＤＯ７Ｂをそれぞれ単独運転させる場合は、トランジスタＭ７Ａ（Ｍ７Ｂ）をオン状態に設定し、補正電流Ｉ２Ａ（Ｉ２Ｂ）の供給を有効とする。逆に、第１リニアレギュレータＬＤＯ７Ａ及び第２リニアレギュレータＬＤＯ７Ｂを並列運転させる場合は、トランジスタＭ７Ａ（Ｍ７Ｂ）をオフ状態に設定し、補正電流Ｉ２Ａ（Ｉ２Ｂ）の供給を無効とする。なお、トランジスタＭ７Ａ（Ｍ７Ｂ）をオフ状態に設定するには、補正電流入出力端子Ｔ４Ａ（Ｔ４Ｂ）をオープン状態にすればよい。トランジスタＭ７Ａ（Ｍ７Ｂ）は例えばＮＭＯＳトランジスタであるが、バイポーラＮＰＮトランジスタに置き換えても構わない。ただし、トランジスタＭ７Ａ（Ｍ７Ｂ）をバイポーラＮＰＮトランジスタに置き換える場合は、ベース電流による誤差を考慮するか、または補正する必要がある。
【００８２】
（第８実施形態）
図９は、本発明の第８実施形態に係り、回路動作の安定化を図るリニアレギュレータの一例を示す。図１のリニアレギュレータ１００との相違点は、次の点である。第１の相違点は、出力端子Ｔ２Ａ（Ｔ２Ｂ）と接地電位ＧＮＤとの間にダイオード接続されるトランジスタＴ８Ａ（Ｔ８Ｂ）及び定電流源ＩＣＣＡ（ＩＣＣＢ）を直列に接続させることである。第２の相違点は、トランジスタＭ２Ａ（Ｍ２Ｂ）と補正電流入出力端子Ｔ３Ａ（Ｔ３Ｂ）との間にトランジスタＭ９Ａ（Ｍ９Ｂ）の主導電路（ソース・ドレイン間の導電路）を接続させることである。第３の相違点は、トランジスタＭ３Ａ（Ｍ３Ｂ）のドレインと電流ミラー回路を構成するトランジスタＭ４Ａ（Ｍ４Ｂ）のドレイン及びゲートとの間にトランジスタＭ１０Ａ（Ｍ１０Ｂ）の主導電路（ソース・ドレイン間の導電路）を接続させることである。
【００８３】
通常、リニアレギュレータは、入力電圧ＶＩＮよりも低い出力電圧ＶＯＵＴを生成する。したがって、リニアレギュレータの通常動作領域においては、常にＶＩＮ＞ＶＯＵＴの関係が成立する。この関係は、入力電圧ＶＩＮと出力電圧ＶＯＵＴとの差が小さくとも動作するＬＤＯ（低飽和型レギュレータ）においても同様である。しかし、出力電圧ＶＯＵＴが所定の電圧に達するまでの領域においては、出力端子Ｔ２Ａ（Ｔ２Ｂ）に入力電圧ＶＩＮと同じ電圧が生じることを考慮する必要がある。すなわち、ＶＯＵＴＡ（ＶＯＵＴＢ）≒ＶＩＮという状態が生じる。こうした状態に加えて、誤差出力電圧ＧＡ（ＧＢ）がローレベルとなると、トランジスタＭ２Ａ（Ｍ２Ｂ），Ｍ３Ａ（Ｍ３Ｂ）及び出力トランジスタＭ１Ａ（Ｍ１Ｂ）がオン状態となり、これらに過大電流が流れるという不具合が生じることも想定する必要がある。こうした不具合を解消するために、トランジスタＭ８Ａ（Ｍ８Ｂ），Ｍ９Ａ（Ｍ９Ｂ），Ｍ１０Ａ（Ｍ１０Ｂ）及び定電流源ＩＣＣＡ（ＩＣＣＢ）を用いる回路構成が有効となる。すなわち、トランジスタＭ８Ａ（Ｍ８Ｂ）の閾値電圧ＶＴ８は、定電流源ＩＣＣＡ（ＩＣＣＢ）の電流の大きさによってトランジスタＭ９Ａ（Ｍ９Ｂ）の閾値電圧ＶＴ９及びトランジスタＭ１０Ａ（Ｍ１０Ｂ）の閾値電圧ＶＴ１０よりも小さくなるように設定される。これによって、トランジスタＭ９Ａ（Ｍ９Ｂ），Ｍ１０Ａ（Ｍ１０Ｂ）がオン状態となるのを阻止することができる。さらに、トランジスタＭ２Ａ（Ｍ２Ｂ），Ｍ３Ａ（Ｍ３Ｂ）及び出力トランジスタＭ１Ａ（Ｍ１Ｂ）のそれぞれのソース・ドレイン間の電圧差を三者ともほぼ同じ電圧に維持することができる。これによって、これら３つのトランジスタに流れる電流比の精度を高めることができる。
【産業上の利用可能性】
【００８４】
以上説明したように、本発明に係るリニアレギュレータは、２つのリニアレギュレータ間に出力電圧の大きさやロードレギュレーション特性などの差が生じても、互いに相手の帰還電圧または基準電圧を自動的に制御し、回路動作が均衡するようにしたので、その産業上の利用可能性は極めて高い。
【符号の説明】
【００８５】
１０，２０，１００〜８００  リニアレギュレータ
ＡＭＰＡ，ＡＭＰＢ  誤差増幅器
Ｃ，ＣＡ，ＣＢ  キャパシタ
ＣＯＭＰ６Ａ，ＣＯＭＰ６Ｂ  コンパレータ
ＧＡ，ＧＢ  誤差出力電圧
ＧＮＤ  接地電位
Ｉ２Ａ〜Ｉ５Ａ，Ｉ２Ｂ〜Ｉ５Ｂ  補正電流
ＩＣＣＡ，ＩＣＣＢ  定電流源
Ｉｏｆｆｓｅｔ  オフセット電流
ＩＯＵＴ，ＩＯＵＴＡ，ＩＯＵＴＢ  出力電流
ＬＤＯ１ａ，ＬＤＯ１Ａ〜ＬＤＯ８Ａ  第１リニアレギュレータ
ＬＤＯ１ｂ，ＬＤＯ１Ｂ〜ＬＤＯ８Ｂ  第２リニアレギュレータ
Ｍ１Ａ，Ｍ１Ｂ  出力トランジスタ
Ｍ２Ａ〜Ｍ１０Ａ，Ｍ２Ｂ〜Ｍ１０Ｂ  トランジスタ
Ｎ５Ａ，Ｎ５Ｂ  信号線
Ｒ１Ａ〜Ｒ５Ａ，Ｒ１Ｂ〜Ｒ５Ｂ  抵抗
Ｒ６Ａ，Ｒ６Ｂ  外部抵抗
ＲＥＦＡ，ＲＥＦＢ  基準電圧源
ＲＬ，ＲＬＡ，ＲＬＢ  負荷
Ｔ１Ａ，Ｔ１Ｂ  入力端子
Ｔ２Ａ，Ｔ２Ｂ  出力端子
Ｔ３Ａ〜Ｔ６Ａ，Ｔ３Ｂ〜Ｔ６Ｂ  補正電流入出力端子
Ｖ１２Ａ，Ｖ１２Ｂ  帰還電圧
Ｖ３４Ａ，Ｖ３４Ｂ  基準電圧
ＶＩＮ  入力電圧
ＶＯＵＴ，ＶＯＵＴＡ，ＶＯＵＴＢ  出力電圧
ＶＲＥＦＡ，ＶＲＥＢ  基準電圧
【図１】
2020004214.tif 000003
【図２】
2020004214.tif 000004
【図３】
2020004214.tif 000005
【図４】
2020004214.tif 000006
【図５】
2020004214.tif 000007
【図６】
2020004214.tif 000008
【図７】
2020004214.tif 000009
【図８】
2020004214.tif 000010
【図９】
2020004214.tif 000011
【図１０】
2020004214.tif 000012
【図１１】
2020004214.tif 000013
【図１２】
2020004214.tif 000014
【図１３】
2020004214.tif 000015