(57)【要約】【課題】高速応答の電流共振型スイッチング電源の起動時に出力電圧のオーバシュートを抑制できる制御装置を提供する。【解決手段】制御装置が備えるソフトスタート制御回路２２は、起動直後にスイッチングの開始オン幅信号Ｔｏｎ＿ｓｓをレジスタＲＥＧ１に初期設定し、ヒステリシス比較器ＣＯＭＰ２がフィードバック電圧Ｖｆｂの立ち上がりを検出すると、ソフトスタート制御を開始する。ダウンカウンタＤＯＷＮＣ１がスイッチング回数（オントリガ信号ｏｎ＿ｔｒｇ）をカウントして増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐの値に達するたびに加算回路ＡＤＤ１がレジスタＲＥＧ１の値をステップ信号Ｔｏｎ＿ｓｔｅｐで増加したオン幅信号Ｔｏｎを生成する。ダウンカウンタＤＯＷＮＣ２がスイッチング回数をカウントして生成されたオン幅に達すると、ソフトスタートターンオフ信号ｔｏ＿ｓｓが出力される。【選択図】図４
2020156143.tif 000002
【特許請求の範囲】
【請求項１】
起動時に出力電圧のオーバシュートを抑制するソフトスタート制御回路を備えた電流共振型のスイッチング電源の制御装置において、
前記ソフトスタート制御回路は、スイッチング電源のスイッチング素子を駆動するドライブ信号のオン幅を、所定のスイッチング回数ごとに所定のステップで増やしていくようにした、スイッチング電源の制御装置。
【請求項２】
前記ソフトスタート制御回路は、前記ドライブ信号のデューティ比を一定とする、請求項１記載のスイッチング電源の制御装置。
【請求項３】
前記ソフトスタート制御回路は、前記出力電圧のフィードバック電圧の立ち上がりを検出する比較器と、前記オン幅を所定のスイッチング回数ごとに所定のステップだけ増やしたオン幅信号を生成するオン幅セット回路と、生成された前記オン幅信号が終了するタイミングを示すソフトスタートターンオフ信号を生成するオン幅カウンタ回路とを有している、請求項１または２記載のスイッチング電源の制御装置。
【請求項４】
前記オン幅セット回路は、
前記ドライブ信号のオントリガの回数をカウントして所定のスイッチング回数に達するごとにゼロフラグ信号を出力する第１のカウンタと、
前記オン幅の値を記憶するレジスタと、
前記レジスタに記憶された値に所定の前記ステップを加算する加算器と、
前記ゼロフラグ信号が出力されていないときに前記レジスタに記憶された値を選択し、前記ゼロフラグ信号が出力されているとき前記加算器の出力を選択する第１のマルチプレクサと、
前記比較器が前記フィードバック電圧の立ち上がりを検出する前に前記オン幅の初期値を選択し、前記比較器が前記フィードバック電圧の立ち上がりを検出した後は、前記第１のマルチプレクサの出力を選択して前記レジスタに出力する第２のマルチプレクサとを有する、請求項３記載のスイッチング電源の制御装置。
【請求項５】
前記オン幅セット回路は、前記レジスタに記憶された値と最大オン幅信号とを比較するデジタル比較器と、
前記レジスタに記憶された値が最大オン幅信号を超えたときだけ前記ゼロフラグ信号を無効にするアンド回路とを有する、請求項４記載のスイッチング電源の制御装置。
【請求項６】
前記オン幅セット回路は、前記比較器が前記出力電圧の前記フィードバック電圧の立ち上がりを検出すると、その状態を保持する自己保持回路を有している、請求項３から５のいずれか１項に記載のスイッチング電源の制御装置。
【請求項７】
前記オン幅カウンタ回路は、
前記ドライブ信号のオントリガの回数をカウントして前記オン幅信号の値に達したときゼロ信号を出力する第２のカウンタと、前記ゼロ信号に基づき所定のオン幅の前記ソフトスタートターンオフ信号を出力するワンショット回路とを有する、請求項３から６のいずれか１項に記載のスイッチング電源の制御装置。
【請求項８】
起動時に入力されたスイッチング電源の入力電圧に応じてランクを決定し、前記ランクに相当する値を前記オン幅セット回路に出力する入力電圧ランク決定回路をさらに有している、請求項４から７のいずれか１項に記載のスイッチング電源の制御装置。
【請求項９】
前記ランクに相当する値は、前記第１のカウンタがカウントする前記スイッチング回数、前記加算器が加算する前記ステップ、前記第２のマルチプレクサが選択する前記オン幅の初期値である最小オン幅信号および前記デジタル比較器の基準入力信号である最大オン幅信号の少なくともいずれかである請求項８記載のスイッチング電源の制御装置。
【請求項１０】
起動時に出力電圧のオーバシュートを抑制するソフトスタート制御回路を備えた電流共振型のスイッチング電源の制御装置において、
起動時に入力されたスイッチング電源の入力電圧に応じてランクを決定する入力電圧ランク決定回路をさらに有し、
前記入力電圧ランク決定回路は、前記ランクに相当する値を出力するようにした、スイッチング電源の制御装置。
【請求項１１】
前記ソフトスタート制御回路は、スイッチング電源のスイッチング素子を駆動するドライブ信号のオン幅を増やしていくように構成され、
前記入力電圧ランク決定回路は、前記ランクに相当する値として、所定の指標ごとに前記ドライブ信号の前記オン幅を増やしていくステップ、前記オン幅の初期値、最大値、または前記所定の指標の少なくともいずれかを前記ソフトスタート制御回路に出力する請求項１０記載のスイッチング電源の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源の制御装置に関する。
【背景技術】
【０００２】
電流共振型スイッチング電源は、高効率化・薄型化に適しているため、液晶テレビ、ＡＣ−ＤＣアダプタなどに広く採用されている。このような電流共振型スイッチング電源は、起動時に出力電圧のオーバシュートを抑制するソフトスタート回路を有している。ソフトスタート回路は、一般的には、最初に高いスイッチング周波数でスイッチング制御を行い、その後、出力電圧に応じてスイッチング周波数を徐々に低減することにより、出力電圧が急増することにより生じるオーバシュートを抑制するようにしている。
【０００３】
スイッチング周波数は、出力電圧に応じて制御されるが、起動時の出力電圧は、ほとんど０ボルト（Ｖ）の状態から立ち上がるので、起動時では、事前に必要なスイッチング周波数が不明であり、出力電圧の滑らかな立ち上がり波形を作ることが難しい。
【０００４】
そこで、ソフトスタート回路として、出力電圧を制御するフィードバック電圧を利用した回路が知られている（たとえば、特許文献１参照）。この特許文献１に記載のソフトスタート回路によれば、ソフトスタート期間中に、フィードバック電圧に応じてスイッチングに適用される駆動パルス信号のデューティ比を徐々に増加するとともにスイッチング周波数を徐々に低下している。この徐々に変化する制御により、起動時に生じる出力電圧のオーバシュートが抑制されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２０１４／０７４９２３号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１のソフトスタート制御は、近年開発されつつある高速応答のスイッチング電源に適用することはできないという問題点がある。これは、高速応答のスイッチング電源では、起動時にソフトスタートが開始されるとフィードバック電圧が直ちに立ち上がるため、フィードバック電圧をソフトスタート回路の制御信号として使用することができないためである。
【０００７】
本発明はこのような点に鑑みてなされたものであり、ソフトスタートを好適に実施することができるソフトスタート回路を備えたスイッチング電源の制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明では、上記の課題を解決するために、１つの案では、起動時に出力電圧のオーバシュートを抑制するソフトスタート制御回路を備えた電流共振型のスイッチング電源の制御装置が提供される。このスイッチング電源の制御装置のソフトスタート制御回路は、スイッチング電源のスイッチング素子を駆動するドライブ信号のオン幅を、所定のスイッチング回数ごとに所定のステップで増やしていくようにしている。
【０００９】
本発明では、上記の課題を解決するために、１つの案では、起動時に出力電圧のオーバシュートを抑制するソフトスタート制御回路を備えた電流共振型のスイッチング電源の制御装置において、起動時に入力されたスイッチング電源の入力電圧に応じてランクを決定する入力電圧ランク決定回路をさらに有し、入力電圧ランク決定回路は、ランクに相当する値を出力するようにしている。
【発明の効果】
【００１０】
上記構成のスイッチング電源の制御装置によれば、ソフトスタートを好適に実施することができるソフトスタート回路を備えたスイッチング電源の制御装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態に係る制御装置を適用したスイッチング電源の構成例を示す回路図である。
【図２】第１の実施の形態に係る制御装置の構成例を示すブロック図である。
【図３】ターンオフ制御回路の一構成例を示す回路図である。
【図４】ソフトスタート制御回路の一構成例を示す回路図である。
【図５】スイッチオン・オフ制御回路の一構成例を示す回路図である。
【図６】ソフトスタート制御回路におけるオン幅セット回路の動作を示すフローチャートである。
【図７】オン幅の変化を示すタイムチャートである。
【図８】スイッチング電源の要部波形を示す図である。
【図９】第２の実施の形態に係る制御装置を適用したスイッチング電源の構成例を示す回路図である。
【図１０】第２の実施の形態に係る制御装置の構成例を示すブロック図である。
【図１１】入力電圧に応じたランク別のパラメータ値の例を示す図である。
【図１２】ターンオフ制御回路の一構成例を示す回路図である。
【図１３】ソフトスタート制御回路の動作を示すフローチャートである。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、高速応答のＬＬＣ電流共振型スイッチング電源に適用した場合を例に図面を参照して詳細に説明する。ここで、高速応答が可能なＬＬＣ電流共振型スイッチング電源としては、電流モード制御を用い、トランスの一次側から二次側への電力伝送をスイッチング周期ごとに制御するものがある。なお、添付図面を通じて、同一の符号で示される構成要素については、同一の構成要素を示している。また、以下の説明において、端子名とその端子における電圧、信号などは、同じ符号を用いることがある。さらに、各実施の形態は、矛盾のない範囲で複数の実施の形態を部分的に組み合わせて実施することができる。
【００１３】
＜第１の実施の形態＞
図１は第１の実施の形態に係る制御装置を適用したスイッチング電源の構成例を示す回路図、図２は第１の実施の形態に係る制御装置の構成例を示すブロック図である。
【００１４】
図１に示したスイッチング電源は、直流の入力電圧Ｖｉが入力される入力端子１０ｐ，１０ｎを有し、入力端子１０ｐは、入力コンデンサＣ１の正極端子に接続され、入力端子１０ｎは、入力コンデンサＣ１の負極端子に接続されている。入力コンデンサＣ１の正極端子および負極端子は、ハイサイドのスイッチング素子Ｑａとローサイドのスイッチング素子Ｑｂとを直列接続して構成したハーフブリッジ回路に接続されている。この実施の形態では、スイッチング素子Ｑａ，Ｑｂは、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を使用している。
【００１５】
スイッチング素子Ｑａ，Ｑｂの共通の接続点は、トランスＴ１の一次巻線Ｐ１の一端に接続され、一次巻線Ｐ１の他端は、共振コンデンサＣ６を介してグランドに接続されている。ここで、トランスＴ１の一次巻線Ｐ１の励磁インダクタンス、一次巻線Ｐ１と二次巻線Ｓ１，Ｓ２との間にある漏れインダクタンス（リーケージインダクタンス）からなる共振インダクタンスおよび共振コンデンサＣ６は、共振回路を構成している。なお、スイッチング素子Ｑａ，Ｑｂのドレイン端子とソース端子とには、それぞれコンデンサＣａ，Ｃｂが接続されている。これらのコンデンサＣａ，Ｃｂは、外付けのコンデンサ、ＭＯＳＦＥＴの出力容量、トランスＴ１のプラス側とマイナス側の寄生容量などを含めた等価的な容量である。
【００１６】
トランスＴ１の二次巻線Ｓ１の一端は、ダイオードＤ３のアノード端子に接続され、二次巻線Ｓ２の一端は、ダイオードＤ４のアノード端子に接続されている。ダイオードＤ３，Ｄ４のカソード端子は、出力コンデンサＣ１０の正極端子および出力端子１１ｐに接続されている。出力コンデンサＣ１０の負極端子は、二次巻線Ｓ１，Ｓ２の共通の接続点および出力端子１１ｎに接続されている。二次巻線Ｓ１，Ｓ２、ダイオードＤ３，Ｄ４および出力コンデンサＣ１０は、二次巻線Ｓ１，Ｓ２に生起された交流電圧を整流・平滑して直流電圧に変換する回路を構成し、スイッチング電源の出力回路を構成している。出力端子１１ｐ，１１ｎは、図示しない負荷に接続される。
【００１７】
出力端子１１ｐは、抵抗Ｒ８を介してフォトカプラＰＣ１の発光ダイオードのアノード端子に接続され、発光ダイオードのカソード端子は、シャントレギュレータＳＲ１のカソード端子に接続されている。発光ダイオードの両端のアノード端子およびカソード端子には、抵抗Ｒ６が並列に接続されている。シャントレギュレータＳＲ１のアノード端子は、出力端子１１ｎに接続されている。シャントレギュレータＳＲ１は、リファレンス端子を有し、このリファレンス端子は、出力コンデンサＣ１０の正極端子と負極端子との間に直列接続された抵抗Ｒ９，Ｒ１０の接続点に接続されている。シャントレギュレータＳＲ１は、リファレンス端子とカソード端子との間に、抵抗Ｒ７およびコンデンサＣ１１の直列回路が接続されている。このシャントレギュレータＳＲ１は、内蔵の基準電圧と出力電圧Ｖｏ（出力コンデンサＣ１０の両端電圧）を分圧した電位との差に応じた電流を発光ダイオードに流すものである。フォトカプラＰＣ１のフォトトランジスタは、そのコレクタ端子がＩＣ（Integrated Circuit）で構成した制御装置１２のＦＢ端子に接続され、エミッタ端子がグランドに接続されている。フォトカプラＰＣ１のフォトトランジスタのコレクタ端子およびエミッタ端子間には、コンデンサＣ２が並列に接続されている。このフォトカプラＰＣ１およびシャントレギュレータＳＲ１は、出力電圧Ｖｏと基準電圧との誤差を制御装置１２に帰還する帰還回路を構成している。
【００１８】
制御装置１２は、抵抗Ｒ１を介してハイサイドのスイッチング素子Ｑａのゲート端子に接続されたＨＯ端子、抵抗Ｒ２を介してローサイドのスイッチング素子Ｑｂのゲート端子に接続されたＬＯ端子、グランドに接続されたＧＮＤ端子を有している。制御装置１２は、また、ハイサイドドライブ回路の電源ラインおよび基準電位のラインにそれぞれ接続されたＶＢ端子およびＶＳ端子を有している。ＶＢ端子とＶＳ端子との間には、コンデンサＣ５が接続され、ＶＳ端子は、スイッチング素子Ｑａ，Ｑｂの共通の接続点に接続されている。
【００１９】
制御装置１２は、図２に示したように、ターンオフ制御回路２１、ソフトスタート制御回路２２、スイッチオン・オフ制御回路２３、ハイサイドドライブ回路２４およびローサイドドライブ回路２５を備えている。
【００２０】
制御装置１２のＦＢ端子は、ターンオフ制御回路２１およびソフトスタート制御回路２２の入力端子に接続され、それぞれフィードバック電圧Ｖｆｂが供給される。ターンオフ制御回路２１は、スイッチオン・オフ制御回路２３から信号Ｔｄが入力され、スイッチオン・オフ制御回路２３にターンオフ信号ｔｏを供給するように接続されている。ソフトスタート制御回路２２は、スイッチオン・オフ制御回路２３からオントリガ信号ｏｎ＿ｔｒｇを受けて、スイッチオン・オフ制御回路２３にソフトスタートターンオフ信号ｔｏ＿ｓｓを供給するように接続されている。
【００２１】
スイッチオン・オフ制御回路２３は、ハイサイドドライブ信号ｈｉ＿ｐｒｅをハイサイドドライブ回路２４に供給するよう接続され、ローサイドドライブ信号ｌｏ＿ｐｒｅをローサイドドライブ回路２５に供給するよう接続されている。
【００２２】
ハイサイドドライブ回路２４は、ハイサイドの電源を構成するＶＢ端子およびＶＳ端子に接続され、さらに、ハイサイドドライブ信号ＶＨＯを出力するＨＯ端子に接続されている。ローサイドドライブ回路２５は、ローサイドドライブ信号ＶＬＯを出力するＬＯ端子に接続されている。
【００２３】
この制御装置１２では、スイッチオン・オフ制御回路２３がハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅを生成する。ハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅは、ハイサイドのスイッチング素子Ｑａおよびローサイドのスイッチング素子Ｑｂを交互にターンオンする。スイッチオン・オフ制御回路２３は、ターンオフ制御回路２１からのターンオフ信号ｔｏおよびソフトスタート制御回路２２からのソフトスタートターンオフ信号ｔｏ＿ｓｓを受けてハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅがターンオフしている時間を表す信号Ｔｄとハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅの立ち上がりのタイミングを表すオントリガ信号ｏｎ＿ｔｒｇとを生成する。
【００２４】
スイッチオン・オフ制御回路２３は、起動時に、ソフトスタート制御回路２２からソフトスタートターンオフ信号ｔｏ＿ｓｓを受けて、ハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅのパルスをオフ制御する。スイッチオン・オフ制御回路２３は、さらに、通常動作時に、ターンオフ制御回路２１からターンオフ信号ｔｏを受けて、ハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅのパルスをオフ制御する。
【００２５】
ソフトスタート制御回路２２は、ハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅのパルスの幅を決めるソフトスタートターンオフ信号ｔｏ＿ｓｓの生成タイミングを徐々に遅くするよう制御している。具体的には、ソフトスタート制御回路２２は、ソフトスタートターンオフ信号ｔｏ＿ｓｓの生成タイミングを所定のスイッチング回数ごとに所定の増加オン幅ずつ遅らせてパルスのオン幅を増加させている。これにより、スイッチング電源の応答速度に依存せず、ソフトスタートを実現することができる。したがって、起動時に発生する出力電圧のオーバシュートを抑制することができる。なお、ソフトスタート制御回路２２は、この際のデューティ比（時比率）をスイッチング回数ごとの増加によらず、一定とするとよい。これにより、スイッチング電源の共振はずれのおそれを低減することができる。
【００２６】
次に、ターンオフ制御回路２１、ソフトスタート制御回路２２およびスイッチオン・オフ制御回路２３の具体的な構成例について説明する。
図３はターンオフ制御回路の一構成例を示す回路図、図４はソフトスタート制御回路の一構成例を示す回路図、図５はスイッチオン・オフ制御回路の一構成例を示す回路図である。
【００２７】
ターンオフ制御回路２１は、図３に示したように、ＦＢ端子、Ｔｄ端子およびｔｏ端子を有している。ＦＢ端子は、比較器ＣＯＭＰ１の反転入力端子に接続されている。比較器ＣＯＭＰ１の非反転入力端子は、定電流源Ｉｏｓの一方の端子とコンデンサＣｏｓの一方の端子との接続点に接続され、コンデンサＣｏｓの充電電圧Ｖｏｓを受けている。定電流源Ｉｏｓの他方の端子は、電圧ＶＤＤを受けており、コンデンサＣｏｓの他方の端子は、グランドに接続されている。コンデンサＣｏｓには、スイッチＳＷ１が並列に接続され、スイッチＳＷ１の制御端子は、Ｔｄ端子に接続されている。また、比較器ＣＯＭＰ１の出力端子は、ｔｏ端子に接続されている。
【００２８】
このターンオフ制御回路２１は、ハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅのオン幅、すなわちターンオフのタイミングを決める回路を構成している。ただし、ｔｏ端子に出力されるターンオフ信号ｔｏは、スイッチオン・オフ制御回路２３において、ソフトスタート期間では無視され、ソフトスタート終了後の通常の動作時に有効になる。
【００２９】
ここで、スイッチオン・オフ制御回路２３からハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅのターンオフのタイミング（デッドタイム）を示すハイ（Ｈ）レベルの信号Ｔｄが入力されているとき、スイッチＳＷ１は、オン（導通）される。このとき、コンデンサＣｏｓの電荷は放電される。なお、信号ＴｄがＬレベルになるタイミングは、後述するデッドタイムを決める回路によって決定される。
【００３０】
信号ＴｄがＬレベルになると、スイッチＳＷ１がオフ（遮断）し、コンデンサＣｏｓの充電が開始され、その充電電圧Ｖｏｓが上昇する。充電電圧Ｖｏｓが上昇して、フィードバック電圧Ｖｆｂより高くなると、比較器ＣＯＭＰ１は、Ｈレベルのターンオフ信号ｔｏをｔｏ端子に出力する。
【００３１】
このように、このターンオフ制御回路２１は、Ｌレベルの信号Ｔｄが入力されてからフィードバック電圧Ｖｆｂに応じた時間だけ遅れたタイミングでＨレベルのターンオフ信号ｔｏを出力する。ただし、ターンオフ信号ｔｏがＨレベルになるタイミングは、ソフトスタート期間では、フィードバック電圧Ｖｆｂが非常に高いので非常に遅く、ソフトスタート期間の経過後は、フィードバック電圧Ｖｆｂに応じた短い遅れになる。
【００３２】
ソフトスタート制御回路２２は、図４に示したように、ＦＢ端子、ｏｎ＿ｔｒｇ端子およびｔｏ＿ｓｓ端子を有し、ヒステリシス比較器ＣＯＭＰ２、オン幅セット回路３１およびオン幅カウンタ回路３２を備えている。
【００３３】
ＦＢ端子は、ヒステリシス比較器ＣＯＭＰ２の非反転入力端子に接続され、フィードバック電圧Ｖｆｂを入力している。ヒステリシス比較器ＣＯＭＰ２は、その反転入力端子に２つの基準電圧Ｖｆｂ＿ｒｅｆ１，Ｖｆｂ＿ｒｅｆ２（Ｖｆｂ＿ｒｅｆ１＞Ｖｆｂ＿ｒｅｆ２）が印加されている。
【００３４】
オン幅セット回路３１は、所定のスイッチング回数をカウントするダウンカウンタＤＯＷＮＣ１を有している。このダウンカウンタＤＯＷＮＣ１は、初期値としてあらかじめ設定された増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐが入力されて増加スイッチング回数がセットされており、オントリガ信号ｏｎ＿ｔｒｇが入力されるたびに初期値を減算していく。ダウンカウンタＤＯＷＮＣ１は、減算中にＬレベルのゼロフラグ信号ｚｅｒｏ＿ｆｌａｇを出力し、初期値が０になると、Ｈレベルのゼロフラグ信号ｚｅｒｏ＿ｆｌａｇを出力し、初期値が再度セットされる。
【００３５】
ダウンカウンタＤＯＷＮＣ１の出力端子は、アンド回路ＡＮＤ１の一方の入力端子に接続され、アンド回路ＡＮＤ１の他方の入力端子は、デジタル比較器ＣＯＭＰ３の出力端子に接続されている。アンド回路ＡＮＤ１の出力端子は、マルチプレクサ回路ＭＰＸ１の制御端子に接続されている。
【００３６】
デジタル比較器ＣＯＭＰ３の非反転入力端子には、最大オン幅信号Ｔｏｎ＿ｍａｘが入力され、デジタル比較器ＣＯＭＰ３の反転入力端子は、加算回路ＡＤＤ１の一方の入力端子と、マルチプレクサ回路ＭＰＸ１の第１入力端子と、レジスタＲＥＧ１の出力端子とに接続されている。加算回路ＡＤＤ１の他方の入力端子には、ステップ信号Ｔｏｎ＿ｓｔｅｐが入力され、加算回路ＡＤＤ１の出力端子は、マルチプレクサ回路ＭＰＸ１の第２入力端子に接続されている。
【００３７】
マルチプレクサ回路ＭＰＸ２の第１入力端子には、開始オン幅信号Ｔｏｎ＿ｓｓが入力され、マルチプレクサ回路ＭＰＸ２の第２入力端子は、マルチプレクサ回路ＭＰＸ１の出力端子に接続されている。マルチプレクサ回路ＭＰＸ２の出力端子は、レジスタＲＥＧ１の入力端子に接続されている。
【００３８】
なお、マルチプレクサ回路ＭＰＸ１，ＭＰＸ２は、「０」で示される第１入力端子および「１」で示される第２入力端子に入力されている信号の一方を選択する回路である。すなわち、制御端子にＬレベルの信号が入力されたとき、第１入力端子に入力されている信号が選択され、制御端子にＨレベルの信号が入力されたとき、第２入力端子に入力されている信号が選択されて出力される。
【００３９】
オン幅セット回路３１は、また、オア回路ＯＲ１を有し、オア回路ＯＲ１の一方の入力端子は、ヒステリシス比較器ＣＯＭＰ２の出力端子に接続され、フィードバック状態信号ｆｂ＿ｓｔａｔｅを入力している。オア回路ＯＲ１の出力端子は、ＤフリップフロップＤＦＦ１の入力端子に接続され、ＤフリップフロップＤＦＦ１の出力端子は、オア回路ＯＲ１の他方の入力端子とマルチプレクサ回路ＭＰＸ２の制御端子とに接続されている。
【００４０】
ここで、オア回路ＯＲ１およびＤフリップフロップＤＦＦ１は、自己保持回路を構成している。すなわち、オア回路ＯＲ１の一方の入力端子にＨレベルのフィードバック状態信号ｆｂ＿ｓｔａｔｅが入力されていて、ＤフリップフロップＤＦＦ１にクロック信号が入力されると、ＤフリップフロップＤＦＦ１は、セットされてＨレベルの信号を出力する。このＨレベルの信号は、オア回路ＯＲ１の他方の入力端子にフィードバックされてＨレベルの信号が常にＤフリップフロップＤＦＦ１に入力されることになる。これにより、一度、Ｈレベルになったフィードバック状態信号ｆｂ＿ｓｔａｔｅがＬレベルに落ちたとしても、マルチプレクサ回路ＭＰＸ２が初期値の開始オン幅信号Ｔｏｎ＿ｓｓを選択することはない。
【００４１】
スイッチング電源の起動直後にオア回路ＯＲ１にＬレベルのフィードバック状態信号ｆｂ＿ｓｔａｔｅが入力されると、マルチプレクサ回路ＭＰＸ２は、制御入力にＬレベルの信号が入力されるので、第１入力端子に入力された開始オン幅信号Ｔｏｎ＿ｓｓを選択する。これにより、レジスタＲＥＧ１には、開始オン幅信号Ｔｏｎ＿ｓｓが初期値として記憶される。開始オン幅信号Ｔｏｎ＿ｓｓの記憶は、スイッチング電源の起動時に１回だけ行われる。
【００４２】
その後、Ｈレベルのフィードバック状態信号ｆｂ＿ｓｔａｔｅが入力されて、ＤフリップフロップＤＦＦ１がセットされると、制御入力にＨレベルの信号が入力されたマルチプレクサ回路ＭＰＸ２は、マルチプレクサ回路ＭＰＸ１の出力信号を選択する。
【００４３】
デジタル比較器ＣＯＭＰ３は、ソフトスタート期間では、レジスタＲＥＧ１に記憶された値が最大オン幅信号Ｔｏｎ＿ｍａｘの値より十分に小さいので、Ｈレベルの信号を出力してアンド回路ＡＮＤ１を有効にしている。なお、レジスタＲＥＧ１に記憶された値が最大オン幅信号Ｔｏｎ＿ｍａｘの値を超えるようなことがあると、デジタル比較器ＣＯＭＰ３は、Ｌレベルの信号を出力してアンド回路ＡＮＤ１を無効にする。この場合、アンド回路ＡＮＤ１は、Ｌレベルの信号を出力するので、マルチプレクサ回路ＭＰＸ２は、第１入力端子を固定的に選択する。
【００４４】
ダウンカウンタＤＯＷＮＣ１が出力するゼロフラグ信号ｚｅｒｏ＿ｆｌａｇがＬレベルのときには、アンド回路ＡＮＤ１がＬレベルの信号を出力するので、マルチプレクサ回路ＭＰＸ１は、レジスタＲＥＧ１に記憶された値を選択してマルチプレクサ回路ＭＰＸ２に出力している。マルチプレクサ回路ＭＰＸ２を介してレジスタＲＥＧ１に記憶されたオン幅信号Ｔｏｎは、オン幅カウンタ回路３２に出力される。
【００４５】
一方、ダウンカウンタＤＯＷＮＣ１が減算を終了してＨレベルのゼロフラグ信号ｚｅｒｏ＿ｆｌａｇを出力すると、マルチプレクサ回路ＭＰＸ１は、加算回路ＡＤＤ１が加算した値を選択してマルチプレクサ回路ＭＰＸ２に出力する。このとき、マルチプレクサ回路ＭＰＸ２は、マルチプレクサ回路ＭＰＸ１の出力信号を選択しているので、加算回路ＡＤＤ１が出力した信号は、レジスタＲＥＧ１に入力されて記憶される。なお、加算回路ＡＤＤ１は、ゼロフラグ信号ｚｅｒｏ＿ｆｌａｇがＬレベルのときにレジスタＲＥＧ１に記憶されていた値にステップ信号Ｔｏｎ＿ｓｔｅｐの値を加算した値を出力する。なお、ここでのステップ信号Ｔｏｎ＿ｓｔｅｐの「ステップ」とは、ソフトスタートにおけるオン幅の増加量を指す。
【００４６】
次のオントリガ信号ｏｎ＿ｔｒｇが入力されたとき、ダウンカウンタＤＯＷＮＣ１は、初期値から減算する。したがって、ダウンカウンタＤＯＷＮＣ１が、減算中となるので、Ｌレベルのゼロフラグ信号ｚｅｒｏ＿ｆｌａｇを出力する。これにより、マルチプレクサ回路ＭＰＸ１は、第１入力端子を選択し、マルチプレクサ回路ＭＰＸ２は、第２入力端子を選択するので、レジスタＲＥＧ１は、新たに記憶された信号の記憶が維持される。
【００４７】
次に、オン幅セット回路３１によってセットされたレジスタＲＥＧ１内のオン幅信号Ｔｏｎは、オン幅カウンタ回路３２に出力される。オン幅カウンタ回路３２は、ダウンカウンタＤＯＷＮＣ２と、ＤフリップフロップＤＦＦ２と、アンド回路ＡＮＤ２とを有している。
【００４８】
ダウンカウンタＤＯＷＮＣ２は、オン幅信号Ｔｏｎおよびオントリガ信号ｏｎ＿ｔｒｇを入力し、オントリガ信号ｏｎ＿ｔｒｇが入力されるたびにオン幅信号Ｔｏｎの値を減算していく。ダウンカウンタＤＯＷＮＣ２が出力する信号ｚｅｒｏは、オン幅信号Ｔｏｎの減算中にＬレベルとなり、オン幅信号Ｔｏｎの値が０になると、Ｈレベルになる。
【００４９】
ダウンカウンタＤＯＷＮＣ２の出力端子は、ＤフリップフロップＤＦＦ２の入力端子とアンド回路ＡＮＤ２の正論理の入力端子とに接続されている。ＤフリップフロップＤＦＦ２の出力端子は、アンド回路ＡＮＤ２の負論理の入力端子に接続され、アンド回路ＡＮＤ２の出力端子は、ｔｏ＿ｓｓ端子に接続されている。
【００５０】
ＤフリップフロップＤＦＦ２およびアンド回路ＡＮＤ２は、ワンショット回路を構成している。ダウンカウンタＤＯＷＮＣ２が出力する信号ｚｅｒｏがＬレベルのとき、ＤフリップフロップＤＦＦ２の出力は、Ｌレベルであるため、アンド回路ＡＮＤ２は、有効になっている。したがって、ソフトスタートターンオフ信号ｔｏ＿ｓｓは、ダウンカウンタＤＯＷＮＣ２の値が０まで減算された（ｚｅｒｏ＝Ｈ）とき立ち上がり、その後、最初のクロック信号がＤフリップフロップＤＦＦ２に入力されると立ち下がるパルスとなる。このソフトスタートターンオフ信号ｔｏ＿ｓｓは、スイッチオン・オフ制御回路２３に出力される。
【００５１】
スイッチオン・オフ制御回路２３は、図５に示したように、Ｔｄ端子、ｔｏ端子、ｔｏ＿ｓｓ端子、ｏｎ＿ｔｒｇ端子、ｈｉ＿ｐｒｅ端子およびｌｏ＿ｐｒｅ端子を有している。スイッチオン・オフ制御回路２３は、オア回路ＯＲ２を有し、オア回路ＯＲ２の一方の入力端子は、ｔｏ端子に接続され、オア回路ＯＲ２の他方の入力端子は、ｔｏ＿ｓｓ端子に接続されている。オア回路ＯＲ２の出力端子は、リセット優先のＲＳフリップフロップＲＳＦＦ１のセット入力端子に接続されている。
【００５２】
ＲＳフリップフロップＲＳＦＦ１の出力端子は、Ｔｄ端子と、インバータ回路ＩＮＶ３の入力端子と、ワンショット回路ＯＳ２の入力端子とに接続されている。インバータ回路ＩＮＶ３の出力端子は、ワンショット回路ＯＳ１の入力端子に接続されている。
【００５３】
インバータ回路ＩＮＶ３の出力端子は、また、スイッチＳＷ２の制御端子に接続されている。スイッチＳＷ２の一方の端子は、定電流源Ｉｔｄの一方の端子と、コンデンサＣｔｄの一方の端子と、インバータ回路ＩＮＶ１の入力端子とに接続され、インバータ回路ＩＮＶ１は、コンデンサＣｔｄの充電電圧Ｖｔｄを受けている。定電流源Ｉｔｄの他方の端子は、電圧ＶＤＤのラインに接続され、コンデンサＣｔｄの他方の端子とスイッチＳＷ２の他方の端子は、グランドに接続されている。インバータ回路ＩＮＶ１の出力端子は、インバータ回路ＩＮＶ２の入力端子に接続され、インバータ回路ＩＮＶ２の出力端子は、ＲＳフリップフロップＲＳＦＦ１の第２のリセット入力端子に接続されている。
【００５４】
ここで、定電流源Ｉｔｄ、スイッチＳＷ２、コンデンサＣｔｄ、インバータ回路ＩＮＶ１，ＩＮＶ２は、上述のデッドタイムを決める回路を構成している。
ＲＳフリップフロップＲＳＦＦ１の第１のリセット入力端子は、ヒステリシス比較器ＣＯＭＰ４の出力端子に接続されている。ヒステリシス比較器ＣＯＭＰ４の反転入力端子は、この制御装置１２の電源の電圧ＶＣＣを受けており、ヒステリシス比較器ＣＯＭＰ４の非反転入力端子は、閾値電圧Ｖｔｈｖｃｃｈ，Ｖｔｈｖｃｃｌを受けている。このヒステリシス比較器ＣＯＭＰ４は、電圧ＶＣＣが低下して制御装置１２の内部回路が動作可能な電圧以下に低下したときに異常動作を引き起こさないようにする低電圧誤動作防止（ＵＶＬＯ：Under Voltage Lock Out）回路を構成している。
【００５５】
ワンショット回路ＯＳ１の出力端子は、ＲＳフリップフロップＲＳＦＦ２のセット入力端子とｏｎ＿ｔｒｇ端子とに接続されている。ワンショット回路ＯＳ１は、信号Ｔｄの立ち下がりエッジ（後縁）に同期して立ち上がるオントリガ信号ｏｎ＿ｔｒｇを生成する。ワンショット回路ＯＳ２の出力端子は、ＲＳフリップフロップＲＳＦＦ２のリセット入力端子に接続されている。ＲＳフリップフロップＲＳＦＦ２の出力端子は、アンド回路ＡＮＤ３，ＡＮＤ４の一方の入力端子に接続されている。
【００５６】
ワンショット回路ＯＳ２の出力端子は、また、インバータ回路ＩＮＶ４の入力端子に接続され、インバータ回路ＩＮＶ４の出力端子は、ＤフリップフロップＤＦＦ３のクロック入力端子に接続されている。ワンショット回路ＯＳ２は、信号Ｔｄの立ち上がりエッジ（前縁）に同期して立ち上がるオフトリガ信号ｏｆｆ＿ｔｒｇを生成する。ＤフリップフロップＤＦＦ３の入力端子は、インバータ回路ＩＮＶ５の出力端子に接続され、インバータ回路ＩＮＶ５の入力端子は、ＤフリップフロップＤＦＦ３の出力端子に接続されている。ＤフリップフロップＤＦＦ３の出力端子は、また、アンド回路ＡＮＤ３の他方の入力端子とインバータ回路ＩＮＶ６の入力端子とに接続され、ドライブ選択信号ｄｒｉ＿ｓｅｌを出力している。インバータ回路ＩＮＶ６の出力端子は、アンド回路ＡＮＤ４の他方の入力端子に接続されている。アンド回路ＡＮＤ３の出力端子は、ｈｉ＿ｐｒｅ端子に接続されてハイサイドドライブ信号ｈｉ＿ｐｒｅを出力する。アンド回路ＡＮＤ４の出力端子は、ｌｏ＿ｐｒｅ端子に接続されてローサイドドライブ信号ｌｏ＿ｐｒｅを出力する。ＤフリップフロップＤＦＦ３のリセット入力端子は、ヒステリシス比較器ＣＯＭＰ４の出力端子に接続されている。
【００５７】
このスイッチオン・オフ制御回路２３は、起動時に、ソフトスタート制御回路２２からソフトスタートターンオフ信号ｔｏ＿ｓｓを受けて、ハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅのパルスをオフ制御する。スイッチオン・オフ制御回路２３は、さらに、通常動作時に、ターンオフ制御回路２１からターンオフ信号ｔｏを受けて、ハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅのパルスをオフ制御する。これは、オア回路ＯＲ２に入力されるソフトスタートターンオフ信号ｔｏ＿ｓｓおよびターンオフ信号ｔｏのうち、起動時すなわちソフトスタート期間ではソフトスタートターンオフ信号ｔｏ＿ｓｓが出力され、通常動作時すなわち非ソフトスタート期間ではターンオフ信号ｔｏが優先して出力されることを意味する。通常動作時すなわち非ソフトスタート期間では、フィードバック電圧Ｖｆｂが下がっていて、比較器ＣＯＭＰ１の反転入力端子の入力が下がっているためである。
【００５８】
ターンオフ信号ｔｏまたはソフトスタートターンオフ信号ｔｏ＿ｓｓがオア回路ＯＲ２に入力されると、オア回路ＯＲ２の出力信号は、Ｈレベルとなり、ＲＳフリップフロップＲＳＦＦ１がセットされる。これにより、ＲＳフリップフロップＲＳＦＦ１からＨレベルの信号Ｔｄが出力される。この信号Ｔｄは、ワンショット回路ＯＳ２に入力され、ワンショット回路ＯＳ２は、信号Ｔｄの立ち上がりエッジに同期して立ち上がるオフトリガ信号ｏｆｆ＿ｔｒｇを出力し、ＲＳフリップフロップＲＳＦＦ２をリセットする。これにより、アンド回路ＡＮＤ３，ＡＮＤ４の一方の入力端子にＬレベルの信号が供給されるので、アンド回路ＡＮＤ３，ＡＮＤ４が出力するハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅは、Ｌレベルになる。
【００５９】
このとき、インバータ回路ＩＮＶ３の出力がＬレベルになるので、スイッチＳＷ２がオフ（遮断）し、コンデンサＣｔｄの充電が開始され、その充電電圧Ｖｔｄが上昇する。充電電圧Ｖｔｄが上昇してインバータ回路ＩＮＶ１の閾値電圧より高くなる（デッドタイムが経過する）と、インバータ回路ＩＮＶ１の出力がＬレベルになり、インバータ回路ＩＮＶ２の出力がＨレベルになる。このＨレベルの信号は、ＲＳフリップフロップＲＳＦＦ１をリセットして、その出力の信号ＴｄをＬレベルにする。
【００６０】
このＬレベルの信号Ｔｄは、インバータ回路ＩＮＶ３により論理反転されてワンショット回路ＯＳ１に入力される。これにより、ワンショット回路ＯＳ１は、インバータ回路ＩＮＶ３の出力信号の立ち上がり、すなわち信号Ｔｄの立ち下がりエッジに同期して立ち上がる所定のオン幅のオントリガ信号ｏｎ＿ｔｒｇを出力する。このオントリガ信号ｏｎ＿ｔｒｇは、ＲＳフリップフロップＲＳＦＦ２をセットし、ＲＳフリップフロップＲＳＦＦ２は、アンド回路ＡＮＤ３，ＡＮＤ４の一方の入力端子にＨレベルの信号を供給する。
【００６１】
このとき、ＤフリップフロップＤＦＦ３は、ドライブ選択信号ｄｒｉ＿ｓｅｌを出力している。ドライブ選択信号ｄｒｉ＿ｓｅｌがＨレベルであれば、アンド回路ＡＮＤ３がハイサイドドライブ信号ｈｉ＿ｐｒｅを出力し、ドライブ選択信号ｄｒｉ＿ｓｅｌがＬレベルであれば、アンド回路ＡＮＤ４がローサイドドライブ信号ｌｏ＿ｐｒｅを出力する。なお、このＤフリップフロップＤＦＦ３は、ＲＳフリップフロップＲＳＦＦ２をリセットするたびにドライブ選択信号ｄｒｉ＿ｓｅｌの論理状態を切り替えている。
【００６２】
また、ＲＳフリップフロップＲＳＦＦ１がデッドタイムを決める回路によってリセットされると、信号Ｔｄは、Ｌレベルとなり、ターンオフ制御回路２１に対してターンオフ信号ｔｏの生成を開始させる。このとき、インバータ回路ＩＮＶ３の出力信号がＨレベルになるので、スイッチＳＷ２がオン（導通）してコンデンサＣｔｄの電荷を放電させ、デッドタイムが決定される値をクリアする。
【００６３】
次にオア回路ＯＲ２にターンオフ信号ｔｏまたはソフトスタートターンオフ信号ｔｏ＿ｓｓが入力されると、ＲＳフリップフロップＲＳＦＦ１がセットされ、ワンショット回路ＯＳ２は、オン幅の短いオフトリガ信号ｏｆｆ＿ｔｒｇを出力する。このオフトリガ信号ｏｆｆ＿ｔｒｇは、インバータ回路ＩＮＶ４により論理反転されてＤフリップフロップＤＦＦ３のクロック入力端子に入力される。これにより、ＤフリップフロップＤＦＦ３は、オフトリガ信号ｏｆｆ＿ｔｒｇの立ち下がりエッジに同期してインバータ回路ＩＮＶ５の出力状態をラッチする。すなわち、ＤフリップフロップＤＦＦ３は、その出力状態がＬレベルのとき、Ｈレベルの信号をラッチし、Ｈレベルのドライブ選択信号ｄｒｉ＿ｓｅｌを出力する。逆に、ＤフリップフロップＤＦＦ３は、その出力状態がＨレベルのとき、インバータ回路ＩＮＶ５によって論理反転されたＬレベルの信号がラッチされ、Ｌレベルのドライブ選択信号ｄｒｉ＿ｓｅｌを出力する。
【００６４】
なお、ヒステリシス比較器ＣＯＭＰ４が電圧ＶＣＣの異常低下を検出したときには、ヒステリシス比較器ＣＯＭＰ４は、Ｈレベルの信号を出力し、ＲＳフリップフロップＲＳＦＦ１およびＤフリップフロップＤＦＦ３を強制的にリセットする。
【００６５】
次に、ソフトスタート制御回路２２の動作についてさらに詳細に説明する。
図６はソフトスタート制御回路におけるオン幅セット回路の動作を示すフローチャートであり、図７はオン幅の変化を示すタイムチャートであり、図８はスイッチング電源の要部波形を示す図である。図８では、上から、時間に対する出力電圧Ｖｏ、フィードバック電圧Ｖｆｂ、フィードバック状態信号ｆｂ＿ｓｔａｔｅおよびオン幅信号Ｔｏｎの変化をそれぞれ示している。
【００６６】
スイッチング電源が起動し、ソフトスタートが開始されると、図６に示したように、オン幅セット回路３１では、まず、初期設定が行われる（ステップＳ１）。すなわち、増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐ、最大オン幅信号Ｔｏｎ＿ｍａｘ、ステップ信号Ｔｏｎ＿ｓｔｅｐおよび開始オン幅信号Ｔｏｎ＿ｓｓに予め定めた値が代入され、Ｔｏｎ＿１に初期値の開始オン幅信号Ｔｏｎ＿ｓｓがセットされる。ここでは、一例として、増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐは、「６」が設定されているとする。このときのＴｏｎ＿１は、図７に示したように、起動時のハイサイドドライブ信号ＶＨＯおよびローサイドドライブ信号ＶＬＯのオン幅になる。また、起動直後は、図８に示したように、出力電圧Ｖｏは、０Ｖであり、フィードバック電圧Ｖｆｂは、急増しており、フィードバック状態信号ｆｂ＿ｓｔａｔｅは、Ｌレベルの「０」である。したがって、マルチプレクサ回路ＭＰＸ２は、開始オン幅信号Ｔｏｎ＿ｓｓの入力を選択し、開始オン幅信号Ｔｏｎ＿ｓｓをレジスタＲＥＧ１にオン幅信号Ｔｏｎとして記憶させる。
【００６７】
次に、オン幅セット回路３１は、フィードバック状態信号ｆｂ＿ｓｔａｔｅがＨレベルの「１」になるまで待つ（ステップＳ２）。フィードバック状態信号ｆｂ＿ｓｔａｔｅが「１」になるのは、図８に示したように、フィードバック電圧Ｖｆｂが基準電圧Ｖｆｂ＿ｒｅｆ１を超えたときである。
【００６８】
フィードバック状態信号ｆｂ＿ｓｔａｔｅが「１」になると、オン幅セット回路３１では、マルチプレクサ回路ＭＰＸ２がマルチプレクサ回路ＭＰＸ１の出力を選択し、ダウンカウンタＤＯＷＮＣ１がスイッチング回数Ｎｓｗのカウントを行う（ステップＳ３）。最初は、ダウンカウンタＤＯＷＮＣ１が出力するゼロフラグ信号ｚｅｒｏ＿ｆｌａｇはＬレベルであるため、アンド回路ＡＮＤ１の出力はＬレベルであり、マルチプレクサ回路ＭＰＸ１はレジスタＲＥＧ１の出力を選択している。
【００６９】
次に、オン幅セット回路３１は、ダウンカウンタＤＯＷＮＣ１によるカウントによってスイッチング回数Ｎｓｗが増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐによって設定された値まで減算したかどうかを判断する（ステップＳ４）。上記の例では、増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐを「６」としたので、ダウンカウンタＤＯＷＮＣ１が「６」から減算するスイッチング回数Ｎｓｗが６回に達していない場合、ステップＳ３に戻る。
【００７０】
ダウンカウンタＤＯＷＮＣ１による減算のスイッチング回数Ｎｓｗが「６」に達して、ｚｅｒｏ＿ｆｌａｇ＝１が出力されると、オン幅セット回路３１は、Ｔｏｎ＿ｉ＋１にＴｏｎ＿ｉ＋Ｔｏｎ＿ｓｔｅｐ（ｉは正の整数）を代入する（ステップＳ５）。すなわち、このとき、マルチプレクサ回路ＭＰＸ１が加算回路ＡＤＤ１の出力を選択するので、オン幅信号Ｔｏｎは、レジスタＲＥＧ１に記憶されていたオン幅の値に対してステップ信号Ｔｏｎ＿ｓｔｅｐの値でインクリメントした値に更新される。
【００７１】
その後、オン幅セット回路３１は、インクリメントしたＴｏｎ＿ｉ＋１が最大オン幅信号Ｔｏｎ＿ｍａｘの値を超えたかどうかを判断する（ステップＳ６）。オン幅セット回路３１は、Ｔｏｎ＿ｉ＋１が最大オン幅信号Ｔｏｎ＿ｍａｘの値を超えた場合、このレジスタＲＥＧ１に記憶されていたオン幅の値に対してステップ信号Ｔｏｎ＿ｓｔｅｐの値でインクリメントした値に更新する動作は終了する。
【００７２】
ステップＳ６にて、Ｔｏｎ＿ｉ＋１が最大オン幅信号Ｔｏｎ＿ｍａｘの値を超えていない場合、ステップＳ３に戻って、オン幅セット回路３１は、ダウンカウンタＤＯＷＮＣ１によるスイッチング回数Ｎｓｗのカウントを行う。
【００７３】
このようにして、最初にオン幅セット回路３１は、開始オン幅信号Ｔｏｎ＿ｓｓをセットした後は、図７に示したように、その開始オン幅信号Ｔｏｎ＿ｓｓのオン幅でスイッチング素子Ｑａ，Ｑｂのターンオン制御を行う。このとき、スイッチング回数Ｎｓｗがカウントされていて、増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐの「６」がカウントされると、オン幅信号Ｔｏｎのオン幅は、ステップ信号Ｔｏｎ＿ｓｔｅｐの値だけインクリメントされてＴｏｎ＿１からＴｏｎ＿２になる。その後、６回のスイッチング回数Ｎｓｗをカウントするたびに、ステップ信号Ｔｏｎ＿ｓｔｅｐによるインクリメントが繰り返される。
【００７４】
なお、所定のスイッチング回数Ｎｓｗごとにオン幅を増やすようにしたのは、高速応答のスイッチング電源でも、ソフトスタートに最適なステップ信号Ｔｏｎ＿ｓｔｅｐを高精度に生成するには、クロック周波数をかなり高くしなければならないためである。
【００７５】
なお、図８に示すように、このレジスタＲＥＧ１に記憶されていたオン幅の値に対してステップ信号Ｔｏｎ＿ｓｔｅｐの値でインクリメントした値に更新する動作にかかわらず、フィードバック電圧Ｖｆｂに応じて、フィードバック状態信号ｆｂ＿ｓｔａｔｅは「０」になり、ソフトスタートは終了する。すなわち、フィードバック電圧Ｖｆｂが低下すると、フィードバック電圧Ｖｆｂに応じてターンオフ制御回路２１により出力されるターンオフ信号ｔｏがソフトスタートターンオフ信号ｔｏ＿ｓｓよりも早いタイミングで出力されるようになる。したがって、ここでは、ターンオフ制御回路２１のターンオフ信号ｔｏが優先してスイッチオン・オフ制御回路２３に入力されることになるので、これを以てソフトスタート終了とする。
【００７６】
以上のスイッチング電源の制御装置によれば、ソフトスタートにおけるオン幅の増加をスイッチング回数Ｎｓｗで制御しているため、ソフトスタート用の出力電圧検出回路が不要であり、高速応答のスイッチング電源においてもオーバシュートの抑制が可能である。
【００７７】
＜第２の実施の形態＞
図９は第２の実施の形態に係る制御装置を適用したスイッチング電源の構成例を示す回路図、図１０は第２の実施の形態に係る制御装置の構成例を示すブロック図、図１１は入力電圧に応じたランク別のパラメータ値の例を示す図、図１２はターンオフ制御回路の一構成例を示す回路図、図１３はソフトスタート制御回路の動作を示すフローチャートである。なお、図９、図１０および図１２において、図１、図２および図４に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
【００７８】
図９に示したスイッチング電源は、一方の端子が入力端子１０ｐに接続された抵抗Ｒ９を有し、抵抗Ｒ９の他方の端子は、抵抗Ｒ１０の一方の端子に接続され、抵抗Ｒ１０の他方の端子は、入力端子１０ｎに接続されている。抵抗Ｒ９と抵抗Ｒ１０との接続点は、制御装置１２ａのＢＯ端子に接続されている。他の構成については、図１のスイッチング電源と同じである。
【００７９】
抵抗Ｒ９，Ｒ１０は、分圧回路を構成し、入力電圧Ｖｉを抵抗Ｒ９と抵抗Ｒ１０との抵抗比で分圧した電圧が入力される。これにより、制御装置１２ａは、入力端子１０ｐ，１０ｎに入力される入力電圧Ｖｉの値を知ることができ、ソフトスタートを入力電圧Ｖｉの値に応じた最適値で制御することができる。
【００８０】
制御装置１２ａは、図１０に示したように、第１の実施の形態に係る制御装置１２（図２）に加え、入力電圧ランク決定回路２６を有している。この入力電圧ランク決定回路２６は、第１の実施の形態に係る制御装置１２では、あらかじめ決められた固定値であったパラメータを入力電圧Ｖｉに依存して変化するパラメータを生成するようにしている。そのため、入力電圧ランク決定回路２６は、ＢＯ端子に接続された入力端子と、最小オン幅信号Ｔｏｎ＿ｍｉｎ、最大オン幅信号Ｔｏｎ＿ｍａｘ、ステップ信号Ｔｏｎ＿ｓｔｅｐおよび増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐの出力端子とを有している。入力電圧ランク決定回路２６のこれらの出力端子は、ソフトスタート制御回路２２ａのパラメータ入力端子に接続されている。
【００８１】
入力電圧ランク決定回路２６は、図１１に示した例では、３８０Ｖ〜１００Ｖの入力電圧Ｖｉを０〜１５のランクに分けている。それぞれのランクに対して、最小オン幅信号Ｔｏｎ＿ｍｉｎ、最大オン幅信号Ｔｏｎ＿ｍａｘ、ステップ信号Ｔｏｎ＿ｓｔｅｐおよび増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐの値を設定している。このためには、入力電圧ランク決定回路２６は、たとえば、１６個の比較器と、比較器の出力信号からランク分けを決定する論理回路と、ランクごとの信号値を記憶するメモリとによって構成することができる。比較器および論理回路によって、入力電圧Ｖｉおよびランクが決定されると、それに対応するパラメータがメモリから読み出され、ソフトスタート制御回路２２ａに供給される。
【００８２】
ソフトスタート制御回路２２ａは、図１２に示したように、ＦＢ端子、ｏｎ＿ｔｒｇ端子およびｔｏ＿ｓｓ端子に加え、最小オン幅信号Ｔｏｎ＿ｍｉｎ、最大オン幅信号Ｔｏｎ＿ｍａｘ、ステップ信号Ｔｏｎ＿ｓｔｅｐおよび増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐのパラメータ入力端子を有している。最小オン幅信号Ｔｏｎ＿ｍｉｎは、オン幅セット回路３１のマルチプレクサ回路ＭＰＸ２に入力され、最大オン幅信号Ｔｏｎ＿ｍａｘは、デジタル比較器ＣＯＭＰ３に入力され、ステップ信号Ｔｏｎ＿ｓｔｅｐは、加算回路ＡＤＤ１に入力され、増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐは、ダウンカウンタＤＯＷＮＣ１に入力されている。
【００８３】
なお、ソフトスタート制御回路２２ａのオン幅セット回路３１およびオン幅カウンタ回路３２は、ソフトスタート制御回路２２（図４）と同じ構成を有しており、動作も同じである。
【００８４】
この第２の実施の形態に係る制御装置１２ａによれば、ソフトスタート制御回路２２ａは、図１３に示すフローチャートに従って動作する。まず、スイッチング電源が起動し、ソフトスタートが開始されると、入力電圧ランク決定回路２６では、入力電圧Ｖｉおよびランクが決定され、ランクに対応するパラメータを出力している。このとき、ソフトスタート制御回路２２ａでは、図１３に示したように、入力電圧Ｖｉに依存したランクに対応するパラメータを入力電圧ランク決定回路２６から取り込む（ステップＳ１１）。これにより、ダウンカウンタＤＯＷＮＣ１に増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐの値がセットされる。また、デジタル比較器ＣＯＭＰ３に最大オン幅信号Ｔｏｎ＿ｍａｘが印加され、加算回路ＡＤＤ１にステップ信号Ｔｏｎ＿ｓｔｅｐが入力され、マルチプレクサ回路ＭＰＸ２に最小オン幅信号Ｔｏｎ＿ｍｉｎが入力される。このとき、フィードバック状態信号ｆｂ＿ｓｔａｔｅがＬレベルの「０」であるので、マルチプレクサ回路ＭＰＸ２は、最小オン幅信号Ｔｏｎ＿ｍｉｎを選択してレジスタＲＥＧ１に記憶させる。
【００８５】
その後、フィードバック状態信号ｆｂ＿ｓｔａｔｅがＨレベルの「１」になると（ステップＳ１２）、マルチプレクサ回路ＭＰＸ２は、マルチプレクサ回路ＭＰＸ１の出力を選択し、ダウンカウンタＤＯＷＮＣ１がスイッチング回数Ｎｓｗのカウントを開始する（ステップＳ１３）。最初、レジスタＲＥＧ１は、最小オン幅信号Ｔｏｎ＿ｍｉｎをオン幅信号Ｔｏｎとして出力している。なお、ステップＳ１１は、フィードバック状態信号ｆｂ＿ｓｔａｔｅがＨレベルの「１」になった後（ステップＳ１２の後）に実施してもよい。
【００８６】
次に、オン幅セット回路３１は、ダウンカウンタＤＯＷＮＣ１によるカウントによってスイッチング回数Ｎｓｗが増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐによって設定された値まで減算したかどうかを判断する（ステップＳ１４）。ダウンカウンタＤＯＷＮＣ１が増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐによって設定された値まで減算していない場合、ステップＳ１３に戻り、ダウンカウンタＤＯＷＮＣ１による増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐのカウントが継続される。
【００８７】
ダウンカウンタＤＯＷＮＣ１が増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐによって設定された値まで減算すると、オン幅セット回路３１は、Ｔｏｎ＿ｉ＋１にＴｏｎ＿ｉ＋Ｔｏｎ＿ｓｔｅｐ（ｉは正の整数）を代入する（ステップＳ１５）。
【００８８】
その後、インクリメントしたＴｏｎ＿ｉ＋１が最大オン幅信号Ｔｏｎ＿ｍａｘの値を超えたかどうかが判断される（ステップＳ１６）。Ｔｏｎ＿ｉ＋１が最大オン幅信号Ｔｏｎ＿ｍａｘの値を超えていなければ、ステップＳ１３に戻って、ダウンカウンタＤＯＷＮＣ１による増加スイッチング回数信号Ｎｓｗ＿ｓｔｅｐのカウントが継続される。
【００８９】
ステップＳ１６にて、オン幅セット回路３１は、Ｔｏｎ＿ｉ＋１が最大オン幅信号Ｔｏｎ＿ｍａｘの値を超えた場合、オン幅信号Ｔｏｎは、最大オン幅信号Ｔｏｎ＿ｍａｘの値に固定され、このインクリメント動作は終了する。
【００９０】
この第２の実施の形態に係る制御装置１２ａによれば、入力電圧Ｖｉの異なるワールドワイドな高速応答の電流共振型スイッチング電源の制御装置に好適に適用することにより、起動時のオーバシュートを抑制することができる。
【００９１】
なお、第２の実施の形態に係る制御装置１２ａでは、所定の指標をスイッチング回数Ｎｓｗとしたが、この例に限られない。
【符号の説明】
【００９２】
１０ｐ，１０ｎ  入力端子
１１ｐ，１１ｎ  出力端子
１２，１２ａ  制御装置
２１  ターンオフ制御回路
２２，２２ａ  ソフトスタート制御回路
２３  スイッチオン・オフ制御回路
２４  ハイサイドドライブ回路
２５  ローサイドドライブ回路
２６  入力電圧ランク決定回路
３１  オン幅セット回路
３２  オン幅カウンタ回路
ＡＤＤ１  加算回路
ＡＮＤ１，ＡＮＤ２，ＡＮＤ３，ＡＮＤ４  アンド回路
Ｃ１  入力コンデンサ
Ｃ２，Ｃ５，Ｃ１１，Ｃａ，Ｃｂ，Ｃｏｓ，Ｃｔｄ  コンデンサ
Ｃ６  共振コンデンサ
Ｃ１０  出力コンデンサ
ＣＯＭＰ１  比較器
ＣＯＭＰ２，ＣＯＭＰ４  ヒステリシス比較器
ＣＯＭＰ３  デジタル比較器
Ｄ３，Ｄ４  ダイオード
ＤＦＦ１，ＤＦＦ２，ＤＦＦ３  Ｄフリップフロップ
ＤＯＷＮＣ１，ＤＯＷＮＣ２  ダウンカウンタ
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４，ＩＮＶ５，ＩＮＶ６  インバータ回路
Ｉｏｓ，Ｉｔｄ  定電流源
ＭＰＸ１，ＭＰＸ２  マルチプレクサ回路
ＯＲ１，ＯＲ２  オア回路
ＯＳ１，ＯＳ２  ワンショット回路
Ｐ１  一次巻線
ＰＣ１  フォトカプラ
Ｑａ，Ｑｂ  スイッチング素子
Ｒ１，Ｒ２，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０  抵抗
ＲＥＧ１  レジスタ
ＲＳＦＦ１，ＲＳＦＦ２  ＲＳフリップフロップ
Ｓ１，Ｓ２  二次巻線
ＳＲ１  シャントレギュレータ
ＳＷ１，ＳＷ２  スイッチ
Ｔ１  トランス
【図１】
2020156143.tif 000003
【図２】
2020156143.tif 000004
【図３】
2020156143.tif 000005
【図４】
2020156143.tif 000006
【図５】
2020156143.tif 000007
【図６】
2020156143.tif 000008
【図７】
2020156143.tif 000009
【図８】
2020156143.tif 000010
【図９】
2020156143.tif 000011
【図１０】
2020156143.tif 000012
【図１１】
2020156143.tif 000013
【図１２】
2020156143.tif 000014
【図１３】
2020156143.tif 000015