(57)【要約】      （修正有）【課題】電源電圧に対応する耐圧が必要な素子の種類を低減することが可能な、定電流回路を提供する。【解決手段】定電流回路１００は、第１端子が電源Ｖｄと電気的に接続され、第２端子が電流出力端子ＯＵＴと電気的に接続される出力トランジスタＱ２と、出力端子が出力トランジスタＱ２の制御端子と電気的に接続され、入力端子に負帰還をかけることにより、出力トランジスタＱ２の第１端子と第２端子との間を流れ、電流出力端子ＯＵＴから出力される出力電流を制御するオペアンプＵ２と、を有する出力部１０２を備える。オペアンプＵ２の非反転入力端子と反転入力端子とには、基準電圧Ｖｉｎ２に応じた電圧が分圧された電圧と、出力電流が流れる抵抗において発生する電圧が分圧された電圧とが、入力される。【選択図】図２
2020004018.tif 000002
【特許請求の範囲】
【請求項１】
第１端子が電源と電気的に接続され、第２端子が電流出力端子と電気的に接続される出力トランジスタと、
出力端子が前記出力トランジスタの制御端子と電気的に接続され、入力端子に負帰還をかけることにより、前記出力トランジスタの前記第１端子と前記第２端子との間を流れ、前記電流出力端子から出力される出力電流を制御するオペアンプと、
を有する出力部を備え、
前記オペアンプの非反転入力端子と反転入力端子とには、基準電圧に応じた電圧が分圧された電圧と、前記出力電流が流れる抵抗において発生する電圧が分圧された電圧とが、入力される、定電流回路。
【請求項２】
前記出力部が有する抵抗の比率は、前記基準電圧に応じて出力される前記出力電流が、オペアンプの入力端子に分圧された電圧が入力されない構成の定電流回路が前記基準電圧に応じて出力する出力電流と同一となるように、設定される、請求項１に記載の定電流回路。
【請求項３】
前記出力トランジスタの前記第２端子と基準電位点との間に設けられる放電回路を有する放電部をさらに備える、請求項１または２に記載の定電流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流回路に関する。
【背景技術】
【０００２】
オペアンプを用いた定電流回路に関する技術が、開発されている。上記技術としては、例えば下記の特許文献１に記載の技術が挙げられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４−２９９４０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
“オペアンプを用いた定電流回路の電流出力端子に接続される回路（または素子）”に対してより高い電圧を供給する場合、定電流回路に接続される電源の電圧（以下「電源電圧」と示す。）をより高くする必要がある。そのため、上記の場合、オペアンプやトランジスタ、抵抗などの定電流回路を構成する素子のうちの、電源電圧が印加される素子には、電源電圧に対応する耐圧が求められる。
【０００５】
しかしながら、電源電圧に対応する耐圧が必要となる素子の種類が増える程、定電流回路のコストが増え、また、定電流回路のサイズもより大きくなる。
【０００６】
本発明の目的とするところは、電源電圧に対応する耐圧が必要な素子の種類を低減することが可能な、新規かつ改良された定電流回路を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一の観点によれば、第１端子が電源と電気的に接続され、第２端子が電流出力端子と電気的に接続される出力トランジスタと、出力端子が上記出力トランジスタの制御端子と電気的に接続され、入力端子に負帰還をかけることにより、上記出力トランジスタの上記第１端子と上記第２端子との間を流れ、上記電流出力端子から出力される出力電流を制御するオペアンプと、を有する出力部を備え、上記オペアンプの非反転入力端子と反転入力端子とには、基準電圧に応じた電圧が分圧された電圧と、上記出力電流が流れる抵抗において発生する電圧が分圧された電圧とが、入力される、定電流回路が、提供される。
【０００８】
かかる構成では、オペアンプの入力端子に入力される電圧は、分圧によりより低電圧化されるので、オペアンプは、電源電圧に対応する耐圧を有する必要がない。したがって、かかる構成によって、電源電圧に対応する耐圧が必要な素子の種類を低減することができる。
【０００９】
また、上記出力部が有する抵抗の比率は、上記基準電圧に応じて出力される上記出力電流が、“オペアンプの入力端子に分圧された電圧が入力されない構成の定電流回路が上記基準電圧に応じて出力する出力電流”と同一となるように、設定されてもよい。
【００１０】
また、上記出力トランジスタの上記第２端子と基準電位点との間に設けられる放電回路を有する放電部をさらに備えていてもよい。
【発明の効果】
【００１１】
本発明によれば、電源電圧に対応する耐圧が必要な素子の種類を低減することができる。
【図面の簡単な説明】
【００１２】
【図１】定電流回路の構成の一例を示す説明図である。
【図２】本発明の実施形態に係る定電流回路の構成の一例を示す説明図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１４】
また、以下において、“一の構成要素と、他の構成要素とを、接続する”とは、“当該一の構成要素と当該他の構成要素とが、さらなる他の構成要素を介さずに、電気的に接続されていること”、または、“当該一の構成要素と当該他の構成要素とが、さらなる他の構成要素を介して、電気的に接続されていること”をいう。
【００１５】
［１］定電流回路の一例（比較例）
本発明の実施形態に係る定電流回路について説明する前に、定電流回路の一例を説明する。
【００１６】
［１−１］定電流回路の構成の一例
まず、定電流回路の構成の一例を説明する。図１は、定電流回路１０の構成の一例を示す説明図である。定電流回路１０は、出力部１２と、放電部１４とを備える。
【００１７】
図１に示す“Ｖｄ”は、電源電圧を示しており、電源電圧Ｖｄは、任意の電源から供給される。図１に示す“Ｖｉｎ１”は、一の基準電圧を示しており、基準電圧Ｖｉｎ１は、任意の電源から供給される。図１に示す“Ｖｉｎ２”は、他の基準電圧を示しており、基準電圧Ｖｉｎ２は、任意の電源から供給される。基準電圧Ｖｉｎ１と基準電圧Ｖｉｎ２とは、同一の電源から供給されてもよいし、異なる電源から供給されてもよい。図１に示す“ＯＵＴ”は、定電流回路１０の電流出力端子を示している。
【００１８】
図１では、電源電圧Ｖｄが、基準電圧Ｖｉｎ１および基準電圧Ｖｉｎ２それぞれよりも大きい場合を例に挙げる。つまり、定電流回路１０では、電源電圧Ｖｄに対応する耐圧を有する素子は、基準電圧Ｖｉｎ１または基準電圧Ｖｉｎ２に対応する耐圧を有する素子よりも、より高い耐圧が求められる。よって、以下では、説明の便宜上、電源電圧Ｖｄに対応する耐圧を「高耐圧」と示す。
【００１９】
また、図１では、定電流回路１０を構成するトランジスタＱ１、Ｑ２、Ｑ３がＮチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field-Effect  Transistor）である例を示している。なお、定電流回路１０を構成するトランジスタは、Ｎチャネル型のＭＯＳＦＥＴに限られない。例えば、定電流回路１０を構成するトランジスタは、Ｐチャネル型のＭＯＳＦＥＴであってもよい。また、定電流回路１０を構成するトランジスタは、例えば、ＪＦＥＴ（Junction  Field-Effect  Transistor）などの他の電界効果トランジスタ、または、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）などのバイポーラトランジスタであってもよい。
【００２０】
［１−１−１］放電部１４
放電部１４は、出力部１２を構成するトランジスタＱ２（出力トランジスタ）と基準電位点との間に設けられる放電回路を有する。トランジスタＱ２と放電部１４を構成する放電回路との間には、電流出力端子ＯＵＴが設けられる。
【００２１】
放電部１４を構成する放電回路は、トランジスタＱ１、抵抗Ｒ１、およびオペアンプＵ１で構成される。トランジスタＱ１の第１端子は、トランジスタＱ２および電流出力端子ＯＵＴと接続される。トランジスタＱ１の第２端子は、オペアンプＵ１の反転入力端子および抵抗Ｒ１に接続される。オペアンプＵ１の非反転入力端子には、基準電圧Ｖｉｎ１が入力され、オペアンプＵ１の出力端子は、トランジスタＱ１の制御端子に接続される。つまり、オペアンプＵ１の反転入力端子には、トランジスタＱ１を介して負帰還がかかる。よって、放電部１４を構成する放電回路は、オペアンプＵ１を用いた定電流回路であり、トランジスタＱ１を介して放電される電流の大きさ（電流値）は、基準電圧Ｖｉｎ１によって制御可能である。
【００２２】
なお、放電回路の構成は、図１に示す例に限られず、放電が可能な任意の回路構成であってもよい。
【００２３】
［１−１−２］出力部１２
出力部１２は、オペアンプＵ２を用いた定電流回路で構成される。出力部１２を構成する定電流回路は、トランジスタＱ２、Ｑ３、抵抗Ｒ２、Ｒ３、Ｒ４、およびオペアンプＵ２、Ｕ３を備える。
【００２４】
トランジスタＱ２の第１端子は、抵抗Ｒ２を介して電源電圧Ｖｄを供給する電源と接続され、また、オペアンプＵ２の反転入力端子と接続される。トランジスタＱ２の第２端子は、電流出力端子ＯＵＴおよびトランジスタＱ１と接続される。オペアンプＵ２の非反転入力端子には、基準電圧Ｖｉｎ２に応じた電圧Ｖ２が入力され、オペアンプＵ２の出力端子は、トランジスタＱ２の制御端子に接続される。つまり、オペアンプＵ２の反転入力端子には、トランジスタＱ２を介して負帰還がかかる。よって、トランジスタＱ２を介して電流出力端子ＯＵＴから出力される出力電流の大きさ（電流値）は、基準電圧Ｖｉｎ２によって制御可能である。
【００２５】
抵抗Ｒ３は、電源電圧Ｖｄを供給する電源と接続され、抵抗Ｒ２と並列に接続される。トランジスタＱ３の第１端子は、抵抗Ｒ３を介して電源電圧Ｖｄを供給する電源と接続され、また、オペアンプＵ２の非反転入力端子と接続される。トランジスタＱ３の第２端子は、オペアンプＵ３の反転入力端子および抵抗Ｒ４に接続される。抵抗Ｒ４は、トランジスタＱ３の第２端子と基準電位点とにそれぞれ接続される。オペアンプＵ３の非反転入力端子には、基準電圧Ｖｉｎ２が入力され、オペアンプＵ３の出力端子は、トランジスタＱ３の制御端子に接続される。つまり、オペアンプＵ３の反転入力端子には、トランジスタＱ３を介して負帰還がかかる。よって、トランジスタＱ３の第１端子と第２端子との間を流れる電流の大きさ（電流値）は、基準電圧Ｖｉｎ２によって制御可能である。
【００２６】
出力部１２を構成する定電流回路では、“基準電圧Ｖｉｎ２に応じた電圧Ｖ２”と、“トランジスタＱ２の第１端子と第２端子との間を流れる電流（図１に示す例では、トランジスタＱ２のソース電流）に応じて抵抗Ｒ２で発生する電圧Ｖ１”とを、オペアンプＵ２で直接比較することによって、電流出力端子ＯＵＴから出力される電流の大きさ（電流値）が制御される。つまり、出力部１２を構成する定電流回路では、基準電圧Ｖｉｎ２が一定に保たれることによって、電流出力端子ＯＵＴから出力される出力電流が一定に保たれる。
【００２７】
定電流回路１０は、図１に示す構成をそれぞれ有する出力部１２および放電部１４を備えることによって、基準電圧Ｖｉｎ２に応じた一定の出力電流（すなわち、定電流）を、電流出力端子ＯＵＴから出力することが可能である。
【００２８】
ここで、図１に示す定電流回路１０では、トランジスタＱ１、Ｑ２、Ｑ３、抵抗Ｒ２、Ｒ３、およびオペアンプＵ２に、電源電圧Ｖｄが印加される。よって、図１に示す定電流回路１０では、トランジスタＱ１、Ｑ２、Ｑ３、抵抗Ｒ２、Ｒ３、およびオペアンプＵ２が、高耐圧（電源電圧Ｖｄに対応する耐圧）の素子である必要がある。
【００２９】
［１−２］定電流回路の電流出力端子から出力される電流
次に、図１に示す定電流回路１０を例に挙げて、定電流回路の電流出力端子から出力される電流について、説明する。以下では、抵抗Ｒｘ（ｘは、抵抗に付された番号）の抵抗値を「Ｒｘ」と示す。以下では、抵抗Ｒｘを流れる電流を「Ｉｒｘ」（ｘは、抵抗に付された番号）と示し、抵抗Ｒｘにかかる電圧を「Ｖｒｘ」（ｘは、抵抗に付された番号）と示す。
【００３０】
基準電圧Ｖｉｎ２は、下記の数式１で表される。
【００３１】
【数１】
2020004018.tif 000003
【００３２】
図１に示す電圧Ｖ２は、下記の数式２で表される。
【００３３】
【数２】
2020004018.tif 000004
【００３４】
抵抗Ｒ３にかかる電圧Ｖｒ３は、下記の数式３で表される。
【００３５】
【数３】
2020004018.tif 000005
【００３６】
抵抗Ｒ３を流れる電流Ｉｒ３は、下記の数式４で表される。
【００３７】
【数４】
2020004018.tif 000006
【００３８】
上記数式１〜上記数式４より、電圧Ｖ２は、下記の数式５で表される。
【００３９】
【数５】
2020004018.tif 000007
【００４０】
図１に示す電圧Ｖ１は、下記の数式６で表される。
【００４１】
【数６】
2020004018.tif 000008
【００４２】
電流出力端子ＯＵＴから出力される出力電流Ｉｏｕｔは、下記の数式７で表される。
【００４３】
【数７】
2020004018.tif 000009
【００４４】
上記数式５〜上記数式７より、出力電流Ｉｏｕｔは、下記の数式８で表される。
【００４５】
【数８】
2020004018.tif 000010
【００４６】
ここで、“抵抗Ｒ３の抵抗値と抵抗Ｒ４の抵抗値とが同一である場合”、または、“抵抗Ｒ３の抵抗値と抵抗Ｒ４の抵抗値との差の絶対値が同一とみなせる程小さい場合”には、出力電流Ｉｏｕｔは、下記の数式９で表される。
【００４７】
【数９】
2020004018.tif 000011
【００４８】
上記数式９より、定電流回路１０では、電流出力端子ＯＵＴから出力される出力電流Ｉｏｕｔの大きさ（電流値）が、基準電圧Ｖｉｎ２により制御されることが分かる。つまり、定電流回路１０では、基準電圧Ｖｉｎ２が一定に保たれることによって、出力電流Ｉｏｕｔが一定に保たれる。
【００４９】
［２］本発明の実施形態に係る定電流回路
次に、本発明の実施形態に係る定電流回路について説明する。
【００５０】
［２−１］本発明の実施形態に係る定電流回路の概要
上述したように、電源電圧に対応する耐圧が必要となる素子の種類が増える程、定電流回路のコストが増え、また、定電流回路のサイズもより大きくなる。特に、オペアンプはトランジスタや抵抗よりも回路規模が大きいので、図１に示す定電流回路１０のように、オペアンプに電源電圧に対応する耐圧が求められる場合には、コストが増大する可能性が高く、また、サイズが大きくなる可能性が高い。
【００５１】
そこで、本発明の実施形態に係る定電流回路では、“オペアンプに電源電圧に対応する耐圧が求められない構成”をとることによって、図１に示す定電流回路１０よりも、電源電圧に対応する耐圧が必要な素子の種類を低減する。また、電源電圧に対応する耐圧が必要な素子の種類が低減されることによって、本発明の実施形態に係る定電流回路では、コストの増大が抑制され、サイズの小型化を図ることができる。
【００５２】
［２−２］本発明の実施形態に係る定電流回路の構成
まず、本発明の実施形態に係る定電流回路の構成の一例を説明する。図２は、本発明の実施形態に係る定電流回路１００の構成の一例を示す説明図である。定電流回路１００は、出力部１０２と、放電部１０４とを備える。
【００５３】
図２に示す“Ｖｄ”は、図１と同様に電源電圧を示している。図２に示す“Ｖｉｎ１”は、図１と同様に一の基準電圧を示しており、図２に示す“Ｖｉｎ２”は、図１と同様に他の基準電圧を示している。図２に示す“ＯＵＴ”は、定電流回路１００の電流出力端子を示している。
【００５４】
図２では、図１と同様に、電源電圧Ｖｄが、基準電圧Ｖｉｎ１および基準電圧Ｖｉｎ２それぞれよりも大きい場合を例に挙げる。つまり、定電流回路１００では、電源電圧Ｖｄに対応する耐圧を有する素子は、基準電圧Ｖｉｎ１または基準電圧Ｖｉｎ２に対応する耐圧を有する素子よりも、より高い耐圧が求められる。
【００５５】
また、図２では、定電流回路１００を構成するトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４がＮチャネル型のＭＯＳＦＥＴである例を示している。なお、定電流回路１００を構成するトランジスタは、Ｎチャネル型のＭＯＳＦＥＴに限られない。例えば、定電流回路１００を構成するトランジスタは、Ｐチャネル型のＭＯＳＦＥＴ、ＪＦＥＴなどの他の電界効果トランジスタ、あるいは、ＩＧＢＴなどのバイポーラトランジスタであってもよい。
【００５６】
［２−２−１］放電部１０４
放電部１０４は、出力部１０２を構成するトランジスタＱ２（出力トランジスタ）と基準電位点との間に設けられる放電回路を有する。トランジスタＱ２と放電部１０４を構成する放電回路との間には、電流出力端子ＯＵＴが設けられる。
【００５７】
放電部１０４を構成する放電回路は、例えば図１に示す放電部１４を構成する放電回路と同様の構成を有する。
【００５８】
［２−２−２］出力部１０２
出力部１０２は、オペアンプＵ２を用いた定電流回路で構成される。出力部１０２を構成する定電流回路は、トランジスタＱ２、Ｑ３、Ｑ４、抵抗Ｒ４、Ｒ５、Ｒ２０、Ｒ２１、Ｒ２２、Ｒ３０、Ｒ３１、Ｒ３２、およびオペアンプＵ２、Ｕ３を備える。
【００５９】
トランジスタＱ２の第１端子は、抵抗Ｒ２０を介して電源電圧Ｖｄを供給する電源と接続され、また、抵抗Ｒ２１と接続される。トランジスタＱ２の第２端子は、電流出力端子ＯＵＴおよびトランジスタＱ１と接続される。トランジスタＱ２の制御端子は、抵抗Ｒ５を介して電源電圧Ｖｄを供給する電源と接続され、また、トランジスタＱ４と接続される。
【００６０】
抵抗Ｒ２０は、電源電圧Ｖｄを供給する電源と接続され、また、抵抗Ｒ５、Ｒ３０とそれぞれ並列に接続される。また、抵抗Ｒ２０は、抵抗Ｒ２１およびトランジスタＱ２と接続される。
【００６１】
抵抗Ｒ２１は、抵抗Ｒ２０と抵抗Ｒ２２との間に直列に接続され、また、トランジスタＱ２と並列に接続される。抵抗Ｒ２２は、抵抗Ｒ２１と直列に接続され、また、基準電位点に接続される。また、抵抗Ｒ２１と抵抗Ｒ２２とは、オペアンプＵ２の反転入力端子に接続される。
【００６２】
抵抗Ｒ５は、電源電圧Ｖｄを供給する電源と接続され、抵抗Ｒ２０、Ｒ３０とそれぞれ並列に接続される。トランジスタＱ４の第１端子は、抵抗Ｒ５を介して電源電圧Ｖｄを供給する電源と接続される。トランジスタＱ４の第２端子は、基準電位点に接続される。トランジスタＱ４の制御端子は、オペアンプＵ２の出力端子に接続される。
【００６３】
抵抗Ｒ３０は、電源電圧Ｖｄを供給する電源と接続され、また、抵抗Ｒ２０、Ｒ５とそれぞれ並列に接続される。また、抵抗Ｒ３０は、抵抗Ｒ３１およびトランジスタＱ３と接続される。
【００６４】
抵抗Ｒ３１は、抵抗Ｒ３０と抵抗Ｒ３２との間に直列に接続され、また、トランジスタＱ３と並列に接続される。抵抗Ｒ３２は、抵抗Ｒ３１と直列に接続され、また、基準電位点に接続される。また、抵抗Ｒ３１と抵抗Ｒ３２とは、オペアンプＵ２の非反転入力端子に接続される。
【００６５】
トランジスタＱ３の第１端子は、抵抗Ｒ３０を介して電源電圧Ｖｄを供給する電源と接続され、また、抵抗Ｒ３１と接続される。トランジスタＱ３の第２端子は、オペアンプＵ３の反転入力端子および抵抗Ｒ４に接続される。抵抗Ｒ４は、トランジスタＱ３の第２端子と基準電位点とにそれぞれ接続される。オペアンプＵ３の非反転入力端子には、基準電圧Ｖｉｎ２が入力され、オペアンプＵ３の出力端子は、トランジスタＱ３の制御端子に接続される。つまり、オペアンプＵ３の反転入力端子には、トランジスタＱ３を介して負帰還がかかる。よって、トランジスタＱ３の第１端子と第２端子との間を流れる電流の大きさ（電流値）は、基準電圧Ｖｉｎ２によって制御可能である。
【００６６】
オペアンプＵ２の反転入力端子は、抵抗Ｒ２１および抵抗Ｒ２２と接続される。よって、オペアンプＵ２の反転入力端子には、抵抗Ｒ２１および抵抗Ｒ２２により分圧された電圧が入力される。抵抗Ｒ２１および抵抗Ｒ２２により分圧された電圧は、“出力電流が流れる抵抗において発生する電圧が分圧された電圧”の一例に該当する。
【００６７】
オペアンプＵ２の非反転入力端子は、抵抗Ｒ３１および抵抗Ｒ３２と接続される。よって、オペアンプＵ２の非反転入力端子には、抵抗Ｒ３１および抵抗Ｒ３２により分圧された電圧が入力される。抵抗Ｒ３１および抵抗Ｒ３２により分圧された電圧は、“基準電圧Ｖｉｎ２に応じた電圧が分圧された電圧”の一例に該当する。
【００６８】
オペアンプＵ２の出力端子は、トランジスタＱ４の制御端子に接続される。ここで、トランジスタＱ２の制御端子は、トランジスタＱ４と接続されているので、オペアンプＵ２の出力に基づきトランジスタＱ４の導通状態が制御されることによって、トランジスタＱ２の導通状態も制御される。つまり、オペアンプＵ２の反転入力端子には、トランジスタＱ４、Ｑ２を介して負帰還がかかる。
【００６９】
よって、トランジスタＱ２を介して電流出力端子ＯＵＴから出力される出力電流の大きさ（電流値）は、基準電圧Ｖｉｎ２によって制御可能である。
【００７０】
定電流回路１００は、図２に示す構成をそれぞれ有する出力部１０２および放電部１０４を備えることによって、基準電圧Ｖｉｎ２に応じた一定の出力電流（すなわち、定電流）を、電流出力端子ＯＵＴから出力することが可能である。
【００７１】
ここで、図２に示す定電流回路１００では、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４、抵抗Ｒ２０、Ｒ２１、Ｒ３０、Ｒ３１、Ｒ５に、電源電圧Ｖｄが印加される。よって、図２に示す定電流回路１００では、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４、抵抗Ｒ２０、Ｒ２１、Ｒ３０、Ｒ３１、Ｒ５が、高耐圧（電源電圧Ｖｄに対応する耐圧）の素子である必要がある。
【００７２】
一方、図２に示す定電流回路１００が有するオペアンプＵ２の入力端子には、“基準電圧Ｖｉｎ２に応じた電圧が分圧された電圧”と“出力電流が流れる抵抗において発生する電圧が分圧された電圧”とが入力される。つまり、図２に示すオペアンプＵ２の入力端子に入力される電圧は、図１に示すオペアンプＵ２の入力端子に入力される電圧よりも低電圧化されている。よって、図２に示す定電流回路１００では、図１に示す定電流回路１０のように、オペアンプＵ２が高耐圧（電源電圧Ｖｄに対応する耐圧）の素子である必要はない。さらに述べれば、図２に示す定電流回路１００では、“トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４、抵抗Ｒ２０、Ｒ２１、Ｒ３０、Ｒ３１、Ｒ５以外の素子”（オペアンプＵ２も当然含まれる。）は、基準電圧Ｖｉｎ１または基準電圧Ｖｉｎ２に対応する耐圧を有する素子であればよい。
【００７３】
したがって、図２に示す定電流回路１００は、図１に示す定電流回路１０よりも、電源電圧に対応する耐圧が必要な素子の種類を低減することができる。
【００７４】
ここで、図２に示す定電流回路１００では、高耐圧（電源電圧Ｖｄに対応する耐圧）の必要があるトランジスタの数および抵抗の数が、図１に示す定電流回路１０よりも増えている。しかしながら、上述したように、オペアンプは、トランジスタや抵抗よりも回路規模が大きい。よって、図２に示す定電流回路１００は、図１に示す定電流回路１０よりもコストの増大が抑制され、サイズの小型化を図ることができる。
【００７５】
なお、本発明の実施形態に係る定電流回路の構成は、図２に示す例に限られない。
【００７６】
例えば、本発明の実施形態に係る定電流回路は、図２に示す回路の等価回路であってもよい。
【００７７】
また、本発明の実施形態に係る定電流回路は、放電部１０４を備えない構成であってもよい。放電部１０４を備えない構成であっても、本発明の実施形態に係る定電流回路は、図２に示す定電流回路１００と同様の効果を奏することができる。
【００７８】
［２−３］本発明の実施形態に係る定電流回路の電流出力端子から出力される電流
次に、図２に示す定電流回路１００を例に挙げて、本発明の実施形態に係る定電流回路の電流出力端子から出力される電流について、説明する。
【００７９】
抵抗Ｒ２０にかかる電圧Ｖｒ２０、抵抗Ｒ２１にかかる電圧Ｖｒ２１、および抵抗Ｒ２２にかかる電圧Ｖｒ２２に着目すると、電源電圧Ｖｄは、下記の数式１０で表される。
【００８０】
【数１０】
2020004018.tif 000012
【００８１】
上記数式１０より、出力電流Ｉｏｕｔは、下記の数式１１で表される。
【００８２】
【数１１】
2020004018.tif 000013
【００８３】
抵抗Ｒ２２を流れる電流Ｉｒ２２は、下記の数式１２で表される。
【００８４】
【数１２】
2020004018.tif 000014
【００８５】
図２に示す電圧Ｖ２１は、下記の数式１３で表される。
【００８６】
【数１３】
2020004018.tif 000015
【００８７】
上記数式１２および上記数式１３より、抵抗Ｒ２２を流れる電流Ｉｒ２２は、下記の数式１４で表される。
【００８８】
【数１４】
2020004018.tif 000016
【００８９】
上記数式１１および上記数式１４より、出力電流Ｉｏｕｔは、下記の数式１５で表される。
【００９０】
【数１５】
2020004018.tif 000017
【００９１】
抵抗Ｒ３０にかかる電圧Ｖｒ３０、抵抗Ｒ３１にかかる電圧Ｖｒ３１、および抵抗Ｒ３２にかかる電圧Ｖｒ３２に着目すると、電源電圧Ｖｄは、下記の数式１６で表される。
【００９２】
【数１６】
2020004018.tif 000018
【００９３】
抵抗Ｒ３２にかかる電圧Ｖｒ３２は、下記の数式１７で表される。
【００９４】
【数１７】
2020004018.tif 000019
【００９５】
上記数式１７より、抵抗Ｒ３２を流れる電流Ｉｒ３２は、下記の数式１８で表される。
【００９６】
【数１８】
2020004018.tif 000020
【００９７】
基準電圧Ｖｉｎ２は、下記の数式１９で表される。
【００９８】
【数１９】
2020004018.tif 000021
【００９９】
上記数式１９より、抵抗Ｒ４を流れる電流Ｉｒ４は、下記の数式２０で表される。
【０１００】
【数２０】
2020004018.tif 000022
【０１０１】
上記数式１６、上記数式１８、および上記数式２０より、電源電圧Ｖｄは、下記の数式２１で表される。
【０１０２】
【数２１】
2020004018.tif 000023
【０１０３】
上記数式２１より、電圧Ｖ２１は、下記の数式２２で表される。
【０１０４】
【数２２】
2020004018.tif 000024
【０１０５】
上記数式１５および上記数式２２より、出力電流Ｉｏｕｔは、下記の数式２３で表される。
【０１０６】
【数２３】
2020004018.tif 000025
【０１０７】
上記数式２３を整理すると、出力電流Ｉｏｕｔは、下記の数式２４で表される。
【０１０８】
【数２４】
2020004018.tif 000026
【０１０９】
ここで、“下記の（ａ）、（ｂ）それぞれにおいて、下記の（ａ）、（ｂ）それぞれに示す抵抗値が同一である場合”、または、“下記の（ａ）、（ｂ）それぞれにおいて、下記の（ａ）、（ｂ）それぞれに示す抵抗値の差の絶対値が同一とみなせる程小さい場合”には、出力電流Ｉｏｕｔは、下記の数式２５で表される。
（ａ）Ｒ２２／（Ｒ２０＋Ｒ２１＋Ｒ２２）と、Ｒ３２／（Ｒ３０＋Ｒ３１＋Ｒ３２）
（ｂ）Ｒ３０と、Ｒ４
【０１１０】
【数２５】
2020004018.tif 000027
【０１１１】
上記数式２５は、定電流回路１０に対応する上記数式９と同様の式である。よって、上記数式２５より、定電流回路１００では、定電流回路１０と同様に、電流出力端子ＯＵＴから出力される出力電流Ｉｏｕｔの大きさ（電流値）が、基準電圧Ｖｉｎ２により制御されることが分かる。つまり、定電流回路１００では、定電流回路１０と同様に、基準電圧Ｖｉｎ２が一定に保たれることによって、出力電流Ｉｏｕｔが一定に保たれる。
【０１１２】
また、上記数式２４、上記数式２５に示すように、定電流回路１００は、上記（ａ）、（ｂ）を参照して示した条件を満たせば、定電流回路１０と同様の出力電流Ｉｏｕｔが出力される。つまり、定電流回路１００が備える出力部１０２を構成する抵抗の比率は、基準電圧Ｖｉｎ２に応じて出力される出力電流Ｉｏｕｔが、“定電流回路１０（オペアンプＵ２の入力端子に分圧された電圧が入力されない構成の定電流回路の一例）が基準電圧Ｖｉｎ２に応じて出力する出力電流Ｉｏｕｔ”と同一となるように、設定される。なお、本発明の実施形態に係る出力電流が同一とは、電流値の差が０であること、または、電流値の差がＥ（Ｅは、例えば“設計段階などおいて設定される、許容される誤差に相当する有理数”）であることを意味する。
【０１１３】
［３］本発明の実施形態に係る定電流回路が用いられることにより奏される効果の一例
本発明の実施形態に係る定電流回路が用いられることによって、例えば下記に示す効果が奏される。なお、本発明の実施形態に係る定電流回路が用いられることにより奏される効果が、下記に示す効果に限られないことは、言うまでもない。
・上述したように、本発明の実施形態に係る定電流回路では、電源電圧に対応する耐圧が必要な素子の種類が低減される。よって、より低コストで小型の半導体集積装置用の工程を利用して、本発明の実施形態に係る定電流回路を含む半導体集積装置を、製造することができる。
【０１１４】
［４］本発明の実施形態に係る定電流回路の適用例
例えば、本発明の実施形態に係る定電流回路は、圧電素子の駆動回路などの、“電源電圧に基づき定電流を出力して、定電流の供給対象の素子（または回路）を駆動させることが可能な、任意の駆動回路”に適用することができる。
【０１１５】
また、本発明の実施形態に係る定電流回路は、任意の半導体集積装置に適用されてもよい。本発明の実施形態に係る定電流回路が適用される半導体集積装置の一例を挙げると、“自動車、飛行機、船、電車などの任意の移動体”、“ＰＣ（Personal  Computer）やサーバなどのコンピュータ”、“タブレット型の装置”、“スマートフォンなどの通信装置”など、定電流を必要としうる様々な機器（またはシステム）が、挙げられる。本発明の実施形態に係る定電流回路が適用される半導体集積装置は、上記のような機器（またはシステム）に搭載可能なＩＣ（Integrated  Circuit）チップであってもよい。
【０１１６】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１１７】
１０、１００  定電流回路、１２、１０２    出力部、１４、１０４    放電部、Ｑ１、Ｑ２、Ｑ３、Ｑ４  トランジスタ、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ２０、Ｒ２１、Ｒ２２、Ｒ３０、Ｒ３１、Ｒ３２  抵抗、Ｕ１、Ｕ２、Ｕ３  オペアンプ、Ｖｄ  電源電圧、Ｖｉｎ１、Ｖｉｎ２    基準電圧
【図１】
2020004018.tif 000028
【図２】
2020004018.tif 000029