(57)【要約】【課題】各種の製品サイズ及び機能に対応して個別の製造工程を設計する必要がなく、簡単な製造工程により低コスト製造が可能であり、応用面においても柔軟性を備えて多様に変化する製品要求に適用できる電子装置等を提供する。【解決手段】本発明は電子装置及びその製造方法を開示し、その製造方法は以下を備える：基板を提供する（Ｓ０１）。少なくとも一つの薄膜トランジスタと少なくとも一つの導電配線とを含む薄膜回路を基板上に形成する（Ｓ０２）。導電配線を介して薄膜トランジスタに電気的に接続される少なくとも一つの第１の接続パッドを基板上に形成する（Ｓ０３）。第１の接続パッドに隣接し且つ第１の接続パッドに対応して設けられる少なくとも一つの第２の接続パッドを含む駆動回路板上に、基板を設ける（Ｓ０４）。導電体を介して第１の接続パッドに電気的に接続される第２の接続パッド及び第１の接続パッドの少なくとも一部分上を覆う導電体を形成する（Ｓ０５）。【選択図】図１
2020004973.tif 000002
【特許請求の範囲】
【請求項１】
電子装置であって、
対向する第１の表面と第２の表面とを有する基板と、
少なくとも一つの薄膜トランジスタと少なくとも一つの導電配線とを含み、前記基板の前記第１の表面上に設けられる薄膜回路と、
前記基板の前記第１の表面上に設けられ、前記導電配線を介して前記薄膜トランジスタに電気的に接続される少なくとも一つの第１の接続パッドと、
少なくとも一つの第２の接続パッドを含み、この上に、前記第２の表面が対向するように前記基板を設け、且つ前記第２の接続パッドは前記第１の接続パッドに隣接するとともに、前記第１の接続パッドに対応して設けられる、駆動回路板と、
前記第２の接続パッド及び前記第１の接続パッドの少なくとも一部分上を覆い、且つこれを介して前記第２の接続パッドは前記第１の接続パッドに電気的に接続される、導電体と、
を備えることを特徴とする電子装置。
【請求項２】
複数の前記基板は前記駆動回路板上にアレイ配置されており、各前記基板は複数の前記薄膜回路と複数の前記第１の接続パッドとを有しており、各前記薄膜回路は対応する複数の前記第１の接続パッドに電気的に接続され、前記駆動回路板は複数の前記第２の接続パッドを有しており、前記導電体は複数であり、各前記薄膜回路が対応するうちの一つの前記第１の接続パッドは前記駆動回路板のうちの一つの前記第２の接続パッドに、そのうちの一つの前記導電体を介して互いに電気的に接続されており、このうち、二つの隣接する前記基板にそれぞれ設けられる二つの前記薄膜回路は、二つの前記第１の接続パッド及びその対応する少なくとも一つの前記第２の接続パッド、及び二つの前記導電体を介して互いに電気的に接続されることを特徴とする請求項１に記載の電子装置。
【請求項３】
複数の前記基板は前記駆動回路板上にアレイ配置されており、各前記基板は複数の前記薄膜回路と複数の前記第１の接続パッドとを有しており、各前記薄膜回路は対応する複数の前記第１の接続パッドに電気的に接続され、前記駆動回路板は複数の前記第２の接続パッドを有しており、前記導電体は複数であり、各前記薄膜回路が対応するうちの一つの前記第１の接続パッドは前記駆動回路板のうちの一つの前記第２の接続パッドに、そのうちの一つの前記導電体を介して互いに電気的に接続されており、このうち、二つの隣接する前記基板にそれぞれ設けられる二つの前記薄膜回路は、二つの前記第１の接続パッド及びその対応する少なくとも一つの前記第２の接続パッド、及び一つの前記導電体を介して互いに電気的に接続されることを特徴とする請求項１に記載の電子装置。
【請求項４】
前記基板はハードプレート又はソフトプレートであることを特徴とする請求項１ないし３のいずれか一項に記載の電子装置。
【請求項５】
前記導電体の材料ははんだペースト、シルバーペースト、又は異方性導電性接着剤、又はそれらの組み合わせを含むことを特徴とする請求項１ないし３のいずれか一項に記載の電子装置。
【請求項６】
前記薄膜回路上を覆う保護層を更に備えることを特徴とする請求項１ないし３のいずれか一項に記載の電子装置。
【請求項７】
少なくとも一つの第３の接続パッドを更に含む前記駆動回路板上に設けられる表面実装素子を更に備えており、前記表面実装素子は前記第２の接続パッドを介して前記薄膜トランジスタに電気的に接続され、且つ前記第３の接続パッドを介して前記駆動回路板の回路に電気的に接続されることを特徴とする請求項１ないし３のいずれか一項に記載の電子装置。
【請求項８】
前記基板の前記第１の表面上に設けられ、前記導電配線を介して前記薄膜トランジスタに電気的に接続される少なくとも一つの第４の接続パッドと、
前記基板の前記第１の表面上に設けられており、前記第４の接続パッドを介して前記薄膜トランジスタに電気的に接続される一つの表面実装素子と、
を備えることを特徴とする請求項１ないし３のいずれか一項に記載の電子装置。
【請求項９】
前記基板の前記第１の表面上に設けられ、前記導電配線を介して前記薄膜トランジスタに電気的に接続される少なくとも一つの第４の接続パッドと、
前記基板の前記第１の表面上に設けられており、前記第４の接続パッドを介して前記薄膜トランジスタに電気的に接続される少なくとも一つの機能性チップと、
を備えることを特徴とする請求項１ないし３のいずれか一項に記載の電子装置。
【請求項１０】
前記薄膜回路及び前記機能性チップ上を覆う保護層を更に備えることを特徴とする請求項９に記載の電子装置。
【請求項１１】
前記表面実装素子は少なくとも一つの発光ダイオードチップ又はマイクロ発光ダイオードチップを含むパッケージであることを特徴とする請求項７又は８に記載の電子装置。
【請求項１２】
前記機能性チップは発光ダイオードチップ又はマイクロ発光ダイオードチップであることを特徴とする請求項９又は１０に記載の電子装置。
【請求項１３】
基板を提供するステップと、
少なくとも一つの薄膜トランジスタと少なくとも一つの導電配線とを含む薄膜回路を前記基板上に形成するステップと、
前記導電配線を介して前記薄膜トランジスタに電気的に接続される少なくとも一つの第１の接続パッドを基板上に形成するステップと、
前記第１の接続パッドに隣接し且つ当該第１の接続パッドに対応して設けられる少なくとも一つの第２の接続パッドを含む駆動回路板上に、基板を設けるステップと、
導電体を介して前記第１の接続パッドに電気的に接続される前記第２の接続パッド及び前記第１の接続パッドの少なくとも一部分上を覆う導電体を形成するステップから成ることを特徴とする、電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の光電装置の製造においては、いずれも基材上に複数の薄膜トランジスタを製作して薄膜トランジスタ基板を形成した後、更に薄膜トランジスタで対応する光電素子を駆動するようにしていた。有機発光ダイオード表示装置を例とすると、このような薄膜トランジスタで有機発光ダイオードの発光を駆動する手法を用いていたが、もし複数種類の異なる製品サイズ又は機能がある場合には、各々の種類の有機発光ダイオード装置の製品サイズ又は機能に対してそれぞれ対応する薄膜製造工程を設計しなければならず、しかも高価な薄膜トランジスタ製造工程や、マスク／基板／材料等を使用しなければならず、多様に変化する製品要求には不向きであり、応用面においても柔軟性がなかった。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の目的は電子装置及びその製造方法を提供することにある。本発明は、各種の製品サイズ及び機能に対してそれぞれの製造工程を設計する必要がなく、簡単な製造工程により低コストで製造可能であると共に、更に応用面においても柔軟性を備え、多様に変化する製品要求に適用することを可能にせんとする。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明に係る電子装置は、基板と、薄膜回路と、少なくとも一つの第１の接続パッドと、駆動回路板と、導電体とを備える。基板は対向する第１の表面と第２の表面とを有する。薄膜回路は、少なくとも一つの薄膜トランジスタと少なくとも一つの導電配線とを含み、基板の第１の表面上に設けられる。第１の接続パッドは、基板の第１の表面上に設けられ、導電配線を介して薄膜トランジスタに電気的に接続される。駆動回路板は、少なくとも一つの第２の接続パッドを含み、駆動回路板上に、第２の表面が対向するように基板を設け、且つ第２の接続パッドは第１の接続パッドに隣接するとともに、第１の接続パッドに対応して設けられる。導電体は、第２の接続パッド及び第１の接続パッドの少なくとも一部分上を覆い、且つ第２の接続パッドは導電体を介して第１の接続パッドに電気的に接続される。
【０００５】
一部の実施例において、複数の基板を駆動回路板上にアレイ配置し、各基板は複数の薄膜回路と複数の第１の接続パッドとを有しており、各薄膜回路は対応する複数の第１の接続パッドに電気的に接続されており、駆動回路板は複数の第２の接続パッドを有しており、導電体は複数であり、各薄膜回路が対応するうちの一つの第１の接続パッドは駆動回路板のうちの一つの第２の接続パッドに、そのうちの一つの導電体を介して互いに電気的に接続されており、二つの隣接する基板にそれぞれ設けられる二つの薄膜回路は、二つの第１の接続パッド及びその対応する少なくとも一つの第２の接続パッド、及び二つの導電体を介して互いに電気的に接続される。
【０００６】
一部の実施例において、複数の基板を駆動回路板上にアレイ配置し、各基板は複数の薄膜回路と複数の第１の接続パッドとを有しており、各薄膜回路は対応する複数の第１の接続パッドに電気的に接続されており、駆動回路板は複数の第２の接続パッドを有しており、導電体は複数であり、各薄膜回路が対応するうちの一つの第１の接続パッドは駆動回路板のうちの一つの第２の接続パッドに、そのうちの一つの導電体を介して互いに電気的に接続されており、二つの隣接する基板にそれぞれ設けられる二つの薄膜回路は、二つの第１の接続パッド及びその対応する少なくとも一つの第２の接続パッド、及び一つの導電体を介して互いに電気的に接続される。
【０００７】
一部の実施例において、基板はハードプレート又はソフトプレートである。
【０００８】
一部の実施例において、導電体の材料ははんだペースト、シルバーペースト、又は異方性導電性接着剤、又はそれらの組み合わせを含む。
【０００９】
一部の実施例において、電子装置は、薄膜回路上を覆う保護層を更に備える。
【００１０】
一部の実施例において、電子装置は、少なくとも一つの第３の接続パッドを更に含む駆動回路板上に設けられ、第２の接続パッドを介して薄膜トランジスタに電気的に接続され、且つ第３の接続パッドを介して駆動回路板の回路に電気的に接続される表面実装素子を更に備える。
【００１１】
一部の実施例において、電子装置は、少なくとも一つの第４の接続パッドと表面実装素子とを更に備える。少なくとも一つの第４の接続パッドは基板の第１の表面上に設けられ、導電配線を介して薄膜トランジスタに電気的に接続される。表面実装素子は、基板の第１の表面上に設けられており、第４の接続パッドを介して薄膜トランジスタに電気的に接続される。
【００１２】
一部の実施例において、電子装置は、少なくとも一つの第４の接続パッドと少なくとも一つの機能性チップとを更に備える。少なくとも一つの第４の接続パッドは基板の第１の表面上に設けられ、導電配線を介して薄膜トランジスタに電気的に接続される。少なくとも一つの機能性チップは基板の第１の表面上に設けられており、第４の接続パッドを介して薄膜トランジスタに電気的に接続される。
【００１３】
一部の実施例において、電子装置は、薄膜回路及び機能性チップ上を覆う保護層を更に備える。
【００１４】
一部の実施例において、表面実装素子は少なくとも一つの発光ダイオードチップ又はマイクロ発光ダイオードチップを含むパッケージである。
【００１５】
一部の実施例において、機能性チップは発光ダイオードチップ又はマイクロ発光ダイオードチップである。
【００１６】
そして、前記電子装置の製造方法において、基板を提供するステップと、少なくとも一つの薄膜トランジスタと少なくとも一つの導電配線とを含む薄膜回路を前記基板上に形成するステップと、前記導電配線を介して前記薄膜トランジスタに電気的に接続される少なくとも一つの第１の接続パッドを基板上に形成するステップと、前記第１の接続パッドに隣接し且つ当該第１の接続パッドに対応して設けられる少なくとも一つの第２の接続パッドを含む駆動回路板上に、基板を設けるステップと、導電体を介して前記第１の接続パッドに電気的に接続される前記第２の接続パッド及び前記第１の接続パッドの少なくとも一部分上を覆う導電体を形成するステップから成ることを特徴とする。
【発明の効果】
【００１７】
上記の通り、本発明の電子装置及びその製造方法では、少なくとも一つの薄膜トランジスタと少なくとも一つの導電配線とを含む薄膜回路、及び少なくとも一つの第１の接続パッドを基板上に形成するとともに、導電体によって駆動回路板の第２の接続パッド及び基板の第１の接続パッドの少なくとも一部分上を覆い、第２の接続パッドは導電体を介して第１の接続パッドに電気的に接続される設計とすることによって、本発明は、各種の製品サイズ及び機能に対してそれぞれの製造工程を設計する必要がないため、簡単な製造工程により低コストで製造可能であると共に、更に応用面における柔軟性を備え、多様に変化する製品要求に適用することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施例における電子装置の製造方法の手順ステップ概略図である。
【図２Ａ】本発明の一実施例の電子装置の製造過程を示すレイアウト概略図である。
【図２Ｂ】本発明の一実施例の基板の断面概略図である。
【図２Ｃ】本発明の一実施例の電子装置の製造過程を示すレイアウト概略図である。
【図２Ｄ】本発明の一実施例の電子装置の製造過程を示すレイアウト概略図である。
【図２Ｅ】図２Ｄ中にて、２Ｅ−２Ｅ切断線で示す断面概略図である。
【図２Ｆ】図２Ｄ中にて、２Ｆ−２Ｆ切断線で示す断面概略図である。
【図２Ｇ】図２Ｄ中にて、２Ｇ−２Ｇ切断線で示す断面概略図である。
【図２Ｈ】一実施例の駆動回路板のレイアウト概略図である。
【図２Ｉ】一実施例の表面実装素子のレイアウト概略図である。
【図２Ｊ】本発明の一実施例の電子装置のレイアウト概略図である。
【図２Ｋ】図２Ｊの実施例を示す回路概略図である。
【図３Ａ】本発明の異なる実施例の薄膜回路基板のレイアウト概略図である。
【図３Ｂ】本発明の異なる実施例の薄膜回路基板のレイアウト概略図である。
【図４Ａ】本発明の異なる実施例の電子装置のレイアウト概略図である。
【図４Ｂ】本発明の異なる実施例の電子装置のレイアウト概略図である。
【図４Ｃ】本発明の異なる実施例の電子装置のレイアウト概略図である。
【図５】本発明のさらなる一実施例の電子装置のレイアウト概略図である。
【図６】本発明のさらなる一実施例の電子装置のレイアウト概略図である。
【発明を実施するための形態】
【００１９】
以下にて関連する図面を参照して、本発明の好ましい実施例に係る電子装置及びその製造方法を説明するが、同じ構成要素には同じ符号を付して説明する。
【実施例】
【００２０】
図１は本発明の一実施例における電子装置の製造方法の手順ステップ概略図である。図１に示すように、本発明の電子装置の製造方法は以下を備えることができる：対向する第１の表面と第２の表面とを有する基板を提供する（ステップＳ０１）。少なくとも一つの薄膜トランジスタと少なくとも一つの導電配線とを含む薄膜回路を基板の第１の表面上に形成する（ステップＳ０２）。導電配線を介して薄膜トランジスタに電気的に接続される少なくとも一つの第１の接続パッドを基板の第１の表面上に形成する（ステップＳ０３）。第１の接続パッドに隣接し且つ第１の接続パッドに対応して設けられる少なくとも一つの第２の接続パッドを含む駆動回路板上に、第２の表面が対向するように基板を設ける（ステップＳ０４）。導電体を介して第１の接続パッドに電気的に接続される第２の接続パッド及び第１の接続パッドの少なくとも一部分上を覆う導電体を形成する（ステップＳ０５）。
【００２１】
一部の実施例において、基板は絶縁基板であるか、又は導電性基板に絶縁層を追加したものとすることができる。一部の実施例において、基板はハードプレート又はソフトプレートとすることができる。もし基板がソフトプレートであるとき、後々に素子を後続の製造工程を通じてソフトプレート上にスムースに形成することができるようにし、しかもこのソフトプレートを操作しやすくするために、まずソフトプレートを硬質キャリア板上に形成するとともに、その後のステップ中にて硬質キャリア板を除去する必要がある。もし基板がハードプレートである場合、この手順は必要としない。
【００２２】
図１を参照するとともに図２Ａないし図２Ｋを合わせて参照しつつ、上記各々のステップの詳細な技術内容を説明する。このうち、図２Ａ、図２Ｃ及び図２Ｄはそれぞれ本発明の一実施例の電子装置の製造過程を示すレイアウト概略図であり、図２Ｂに示すものは一実施例の基板の断面概略図であり、図２Ｅないし図２Ｇはそれぞれ図２Ｄ中にて、２Ｅ−２Ｅ切断線、２Ｆ−２Ｆ切断線及び２Ｇ−２Ｇ切断線で示す断面概略図であり、図２Ｈは一実施例の駆動回路板のレイアウト概略図であり、図２Ｉは一実施例の表面実装素子のレイアウト概略図であり、そして図２Ｋは図２Ｊの実施例を示す回路概略図である。
【００２３】
まず、図２Ａに示すように、ステップＳ０１は、対向する第１の表面Ｓ１と第２の表面Ｓ２とを有する基板２１を提供する作業を行うものである。ここで、第１の表面Ｓ１は基板２１の上面とし、第２の表面Ｓ２は下面とすることができる。基板２１の材質はガラス、樹脂、金属又はセラミックス、又は複合材質とすることができる。このうち、樹脂材質は可撓性を有するとともに、有機高分子材料を含み、有機高分子材料のガラス転移温度（Ｇｌａｓｓ Ｔｒａｎｓｉｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ、 Ｔｇ）は例えば２５０℃ないし６００℃の間とすることができ、好ましい温度範囲は例えば３００℃ないし５００℃の間とすることができる。このように高いガラス転移温度により、後続の製造工程にて（樹脂材質を含む）基板２１上に直接薄膜製造工程を行って薄膜トランジスタ及びその他の素子又は配線を形成することができる。前記した有機高分子材料は熱可塑性材料、例えばポリイミド（ＰＩ）、ポリエチレン（Ｐｏｌｙｅｔｈｙｌｅｎｅ、 ＰＥ）、ポリ塩化ビニル（Ｐｏｌｙｖｉｎｙｌｃｈｌｏｒｉｄｅ、 ＰＶＣ）、ポリスチレン（ＰＳ）、アクリル（アクリル酸、ａｃｒｙｌｉｃ）、フルオロポリマー（Ｆｌｕｏｒｏｐｏｌｙｍｅｒ）、ポリエステル繊維（ｐｏｌｙｅｓｔｅｒ）又はナイロン（ｎｙｌｏｎ）とすることができる。
【００２４】
一部の実施例において、図２Ｂを参照するに、例えばまず軟質材料（例えばＰＩ）をコーティング（又は接着）方式で硬質キャリア板４上に形成し、硬化（熱硬化又は光硬化）の後、基板２１（ソフトプレート）を形成することができる。しかも、基板２１（ソフトプレート）を駆動回路板に設置するステップＳ０４の前に、硬質キャリア板４を除去すればいい。硬質キャリア板４は例えばガラス板、セラミック板、金属板、又は石英板とすることができるが、これらに限定されない。
【００２５】
続いて、図２Ａを再度参照するに、ステップＳ０２においては、少なくとも一つの薄膜トランジスタと少なくとも一つの導電配線２２２とを有する薄膜回路２２を基板２１の第１の表面Ｓ１上に形成する作業を実行する。本実施例は基板２１上に二つの薄膜トランジスタ２２１ａ、２２１ｂ及び複数本の導電配線２２２を形成し、且つ薄膜トランジスタ２２１ａ、２２１ｂは導電配線２２２を介して互いに電気的に接続するものを例としている。ここで、例えば薄膜製造工程を用いて、基板２１上に薄膜回路２２及び導電配線２２２を形成することができる。薄膜トランジスタ２２１ａ、２２１ｂ及び導電配線２２２は基板２１上に直接形成して設けることができる。又は、薄膜トランジスタ２２１ａ、２２１ｂ及び導電配線２２２は基板２１上に間接的に形成してもよく、例えば両者の間にはバッファ層又は絶縁層を設けてもよいが、これらに限定されない。前記した薄膜製造工程は、低温ポリシリコン（ＬＴＰＳ）製造工程、アモルファスシリコン（ａ-Ｓｉ）製造工程又は金属酸化物（例えばＩＧＺＯ）半導体製造工程等を含むことができるが、本発明はこれらに限定されない。導電配線２２２の材料は金属（例えばアルミニウム、銅、銀、モリブデン、チタン）又はその合金により構成される単層又は多層構造を使用することができ、そして薄膜トランジスタ２２１ａ、２２１ｂの一部分、例えばソース又はドレインは導電配線２２２と同じ材料及び製造工程で製作することで、コストを削減することができる。一部の実施例において、導電配線２２２は直接又は間接的にその他の導電層を介して薄膜トランジスタ２２１ａ、２２１ｂに電気的に接続されることができる。又は導電配線２２２は二つの薄膜トランジスタ２２１ａ、２２１ｂの間を互いに電気的に接続する導電線としてもよい。又は、導電配線２２２は薄膜トランジスタ２２１ａ、２２１ｂとその他の素子とを電気的に接続するリード線としてもよい。そして、二本の導電配線２２２の間は絶縁層により隔離されて、短絡を回避するが、本発明はこれに限定されない。前記した導電配線２２２は通称であって、基板２１上に形成されている薄膜回路２２中に存在して導電可能な膜層又は配線であれば、いずれも導電配線２２２と呼んでも良い。一部の実施例において、導電配線２２２は走査信号を伝送する配線（走査線）又はデータ信号を伝送する配線（データ線）を含んでもよく、導電配線２２２の定義及びそれがカバーする範囲は電子装置の機能及び用途に応じて決定してもよい。
【００２６】
続いて、図２Ｃに示すように、ステップＳ０３においては、導電配線２２２を介して薄膜トランジスタ２２１ａ、２２１ｂに電気的に接続される少なくとも一つの第１の接続パッド２３を基板２１の第１の表面Ｓ１上に形成する作業を実行する。本実施例は、基板２１の第１の表面Ｓ１上に四つの第１の接続パッド２３を形成しており、この四つの第１の接続パッド２３は基板２１の縁部に位置するとともに、それぞれ導電配線２２２の一部を覆うことで、第１の接続パッド２３がそれぞれ導電配線２２２を介して薄膜トランジスタ２２１ａ、２２１ｂに電気的に接続される。第１の接続パッド２３の材料は例えば銅、銀又は金、又はそれらの組み合わせ、又はその他の適した導電材料であるが、これらに限定されない。一部の実施例において、より厚めの第１の接続パッド２３を製作するために、例えば電気めっき、プリント、又は蒸着剥離パターニング（Ｌｉｆｔ-ｏｆｆ ｐａｔｔｅｒｎｉｎｇ）製造工程方式で導電配線２２２上に第１の接続パッド２３を製作することができる。他の一部の実施例において、薄膜製造工程を用いて第１の接続パッド２３を製作してもよいが、これに限定されない。また、第１の接続パッド２３の製造工程（ステップＳ０３）と薄膜回路２２の製造工程（ステップＳ０２）とは入れ替えてもよい。言い換えるならば、先に薄膜トランジスタ２２１ａ、２２１ｂ及び導電配線２２２の製造工程を行った後、次に第１の接続パッド２３の製造工程を行うか、又は反対でもよいが、本発明では限定しない。
【００２７】
図２Ｄを参照するに、基板２１に薄膜回路２２を形成するステップＳ０２の後に、本実施例の製造方法は、更に以下を備えることができる：薄膜回路２２上を覆う保護層２４を形成することで、薄膜回路基板２を構成する。ここで、保護層２４は樹脂トランスファー成形（Ｒｅｓｉｎ Ｔｒａｎｓｆｅｒ Ｍｏｌｄｉｎｇ）又は密封接着剤ディスペンシング又はその他の適した方式で薄膜回路２２を覆うことで、水分又は異物が薄膜回路２２内に入り込みその特性が損なわれないように保護することができる。一部の実施例において、例えばＬＴＰＳ製造工程で薄膜回路２２を製作すると同時に保護層２４を形成することで、コストを削減することができる。一部の実施例において、第１の接続パッド２３を形成するステップＳ０３の後に更に保護層２４を形成してもよいが、本発明はこれに限定されない。
【００２８】
本実施例の保護層２４は第１の接続パッド２３の一部を覆っているが、第１の接続パッド２３において保護層２４で覆われていない部分は、後続にて導電体を介して対応する第２の接続パッドとの電気的な接続用とすることができる。また、保護層２４の一部は選択的に第１の接続パッド２３を覆っているか、または第１の接続パッド２３を覆っていない構成とすることができる。一部の実施例において、もし保護層２４が第１の接続パッド２３の周辺のみにあるか、またはさらに第１の接続パッド２３の周辺まで伸びるのであれば、隣接する異なる信号の第１の接続パッド２３が導電体の拡散作用による短絡を回避することができる。また、本実施例において、図２Ｅないし図２Ｇのように、基板２１上に薄膜トランジスタ２２１ａ、２２１ｂ、導電配線２２２、第１の接続パッド２３及び保護層２４を形成する以外に、薄膜回路２２は更にその他の膜層、例えば絶縁層２７、２８、及び／又はその他のバッファ層を含むことができる。
【００２９】
この後、更にステップＳ０４を実行するが、図２Ｄ及び図２Ｈに示すように、基板２１の第１の表面Ｓ１上の第１の接続パッド２３に隣接し且つ第１の接続パッド２３に対応して設けられる少なくとも一つの第２の接続パッド３１を含む駆動回路板３（図２Ｈ参照）上に、第２の表面Ｓ２が対向するように基板２１を設ける。駆動回路板３は軟質回路板又は硬質回路板とすることができるが、本発明では限定しない。ここで、基板２１の第２の表面Ｓ２を、つまり図２Ｄの薄膜回路基板２の下面を、例えば接着剤又はその他の適した方式で駆動回路板３に向いて図２Ｈの駆動回路板３上に設けることができるが、これに限定されない。図２Ｈに示すように、本実施例の駆動回路板３は四つの第２の接続パッド３１を含み、第２の接続パッド３１の材料及び製造工程は第１の接続パッド２３と同じでも、異なってもよい。しかも、第２の接続パッド３１のレイアウト位置を製作するに際して、薄膜回路基板２を駆動回路板３上に設けるときに第２の接続パッド３１をそれぞれ対応する第１の接続パッド２３に隣接させることができるように（図２Ｊ）、薄膜回路基板２の薄膜回路２２と第１の接続パッド２３のレイアウト位置を参考にしなければならない。
【００３０】
更に図２Ｈを参照するに、本実施例の駆動回路板３は二本の導電配線３２を含むことができ、三つの第２の接続パッド３１はこの二本の導電配線３２上に設けられて且つ三つの第２の接続パッド３１の一部分はこの二本の導電配線３２上を覆っているが、二つの第２の接続パッド３１のみが、それぞれ導電開口Ｈ（導電開口Ｈ内は導電材料を充填することができるが、例えば銅ペースト、これに限定されない）を通じて対応する導電配線３２と電気的に接続する。図２Ｈにおいて、一つの第２の接続パッド３１は導電配線３２上に設けられているが（一部を覆う）、導電開口がないことから、この第２の接続パッド３１とその下方の二本の導電配線３２とは電気的に接続されていない（両者は絶縁層で隔離されることができる）ことを表している。また、本実施例の駆動回路板３は、少なくとも一つの第３の接続パッド３３を更に含むことができ、第３の接続パッド３３は導電配線３２上に設けられ且つ第３の接続パッド３３の一部分は導電配線３２上を覆っているが、第３の接続パッド３３と導電配線３２とは電気的に接続されていない。
【００３１】
続いて、ステップＳ０５においては、導電体１１を介して第１の接続パッド２３に電気的に接続される第２の接続パッド３１及び隣接する第１の接続パッド２３の少なくとも一部分上を覆う導電体１１を形成する作業を実行する。図２Ｊに示すように、例えばインクジェット又はコーティング方式で第２の接続パッド３１及び第１の接続パッド２３の少なくとも一部分上を覆う導電体１１を形成して、両者を電気的に接続することができる。ここで追加説明したいのが、導電体１１が第２の接続パッド３１及び第１の接続パッド２３の少なくとも一部分上を覆う、ということは、導電体１１が第２の接続パッド３１の少なくとも一部分上及び第１の接続パッド２３の少なくとも一部分上を覆う、ということを示す。導電体１１の材料は、例えばはんだペースト、シルバーペースト、又は異方性導電性接着剤、又はそれらの組み合わせ、又はその他の適した材料を含むことができるが、これらに限定されない。本実施例の導電体１１の数量は４であり、しかも導電体１１はそれぞれ第２の接続パッド３１及び第１の接続パッド２３上に設けられ且つ導電体１１の一部分は第２の接続パッド３１及び第１の接続パッド２３上を覆うことで、第２の接続パッド３１は導電体１１を介して対応する第１の接続パッド２３に電気的に接続することができる。
【００３２】
また、図２Ｉ及び図２Ｊに示すように、本実施例の電子装置１の製造方法は、表面実装素子１２を駆動回路板３上に設ける、ことを更に備えることができる。ここで、表面実装素子１２は表面実装技術（ＳＭＴ）を用いて駆動回路板３上に設けている。表面実装素子１２はパッケージであり、且つ例えば二つの接続パッド１２１、１２２を有する二電極素子とすることができ、例えば少なくとも一つの発光ダイオード（ＬＥＤ）チップ１２３又はマイクロ発光ダイオード（μＬＥＤ）チップを含むパッケージであるが、これに限定されない。一部の実施例において、例えば加熱方式ではんだを溶かして、表面実装素子１２の二つの接続パッドをそれぞれ駆動回路板３上の第２の接続パッド３１及び第３の接続パッド３３に電気的に接続することができる。
【００３３】
まず図２Ｋを参照するに、図２Ｋは図２Ｊの電子装置１の回路概略図であって、ここで、図２Ｋは２ＴＩＣの回路構成を例としているが、しかし、異なる実施例において、その他の回路構成、例えば４Ｔ２Ｃ又は５Ｔ１Ｃとすることができるが、これらに限定されない。
【００３４】
図２Ｋにおいて、薄膜回路２２は二つの薄膜トランジスタ２２１ａ、２２１ｂと複数本の導電配線２２２を備える以外に、更にキャパシタＣを備えることができる。薄膜回路２２の素子接続関係は図２Ｋを参照することができることから、ここでは別途説明しない。本実施例の複数本の導電配線２２２は走査線ＳＬと、データ線ＤＬと、薄膜トランジスタ２２１ａ、２２１ｂを接続するリード線と、それぞれ薄膜トランジスタ２２１ａ、２２１ｂと第１の接続パッド２３とを接続するリード線とを含むことができる。したがって、走査線ＳＬが伝送する走査信号が薄膜トランジスタ２２１ａを導通させると、データ信号を順にデータ線ＤＬ及び薄膜トランジスタ２２１ａを介して薄膜トランジスタ２２１ｂのゲートに伝送して、薄膜トランジスタ２２１ｂを導通させて、電圧Ｖｄｄを薄膜トランジスタ２２１ｂを介して表面実装素子１２の発光ダイオードチップ１２３に伝送して、発光ダイオードチップ１２３が発光可能になる。
【００３５】
以上のように、本実施例において、図２Ｊ及び図２Ｋに示すように、電子装置１は基板２１と、薄膜回路２２と、複数の第１の接続パッド２３と、駆動回路板３と、複数の導電体１１とを備える。基板２１は対向する第１の表面Ｓ１と第２の表面Ｓ２とを有しており、薄膜回路２２は基板２１の第１の表面Ｓ１上に設けられるとともに、薄膜トランジスタ２２１ａ、２２１ｂ及び導電配線２２２を含む（図面の簡素化のために、図２Ｊには２２１ａ、２２１ｂ及び２２２は図示していない）。第１の接続パッド２３は基板２１の第１の表面Ｓ１上に設けられ、且つ第１の接続パッド２３は導電配線２２２を介して薄膜トランジスタ２２１ａ、２２１ｂに電気的に接続される。駆動回路板３は複数の第２の接続パッド３１を含み、且つ基板２１は第２の表面Ｓ２が対向するように駆動回路板３上に設けられ、そして各第２の接続パッド３１は対応する第１の接続パッド２３に隣接するとともに、第１の接続パッド２３に対応して設けられる。また、導電体１１は第２の接続パッド３１及び第１の接続パッド２３の少なくとも一部分上を覆うことで、第２の接続パッド３１は導電体１１を介して対応する第１の接続パッド２３に電気的に接続されることができる。
【００３６】
また、図２Ｊ及び図２Ｋに示すように、電子装置１は表面実装素子１２を更に備えており、表面実装素子１２は発光ダイオードチップ１２３と、二つの接続パッド１２１、１２２とを含むことができる。このうち、表面実装素子１２はそのうちの一つの接続パッド１２１、第２の接続パッド３１を介して薄膜回路基板２（図２Ｃ、図２Ｄ参照）の薄膜トランジスタ２２１ｂに電気的に接続され、且つ他の接続パッド１２２、第３の接続パッド３３を介して駆動回路板３に電気的に接続される。ここで、第３の接続パッド３３は電圧Ｖｓｓ（図２Ｋ参照）、例えばグランド（０Ｖ）に電気的に接続されて、駆動回路板３の駆動回路がその導電配線３２、第２の接続パッド３１、導電体１１、第１の接続パッド２３、薄膜回路２２の薄膜トランジスタ２２１ａ、２２１ｂ及び導電配線２２２を介して、対応する走査信号、データ信号を伝送するとともに、導電配線３２、第２の接続パッド３１、導電体１１、第１の接続パッド２３、第３の接続パッド３３を介して電圧Ｖｄｄ（図２Ｋ参照）又は電圧Ｖｓｓに電気的に接続されて、これにより表面実装素子１２の発光ダイオードチップ１２３が発光するように駆動する。一部の実施例において、発光ダイオードチップ１２３は例えば赤色光、又は青色光、又は緑色光、又は紫外線、又は赤外線、又はその他の波長の光線を出射することができる。
【００３７】
図３Ａ及び図３Ｂを参照するに、それぞれ本発明の異なる実施例の薄膜回路基板２ａ、２ｂのレイアウト概略図である。
【００３８】
図３Ａに示すように、本実施例の薄膜回路基板２ａと前記実施例の薄膜回路基板２の製造工程とその素子構成及び各素子の接続関係は概ね同じである。相違点は、本実施例の薄膜回路基板２ａの製造方法は更に以下を備えることができる：導電配線２２２を介して薄膜トランジスタ２２１ｂに電気的に接続される少なくとも一つの第４の接続パッド２５を基板２１の第１の表面Ｓ１上に形成することと、第４の接続パッド２５、導電配線２２２を介して薄膜トランジスタ２２１ｂに電気的に接続される表面実装素子１２ａを基板２１の第１の表面Ｓ１上に設けることと、にある。これにより、薄膜回路２２が表面実装素子１２ａの発光ダイオードチップ１２３が発光するように駆動することができる。このうち、発光ダイオードチップ１２３のカソードに接続される第６の接続パッド３５が導電配線２２２を介して例えばグランドに電気的に接続されることができる。更に言及しておくことは、表面実装素子１２ａは基板２１の第１の表面Ｓ１上の第４の接続パッド２５及び第６の接続パッド３５に電気的に接続される必要があることから、基板２１の第１の表面Ｓ１上で、表面実装素子１２ａの設置箇所は保護層２４で覆われておらず、又は、異なる実施例において、表面実装素子１２ａを設けた後、更に薄膜回路２２及び表面実装素子１２ａ上を覆う保護層２４を設けることで、薄膜回路２２及び表面実装素子１２ａを保護してもよいが、本発明では限定しない。
【００３９】
また、図３Ｂに示すように、本実施例の薄膜回路基板２ｂと前記実施例の薄膜回路基板２ａの製造工程とその素子構成及び各素子の接続関係は概ね同じである。相違点は、前記した薄膜回路基板２ａは一つの薄膜回路２２を有するのみであるが、本実施例の薄膜回路基板２ｂでは、並列配置され且つ電気的に接続される薄膜回路２２を三つ有するものを例としている、ところにある。三つの薄膜回路２２のレイアウトに応じて、本実施例の第１の接続パッド２３の数量は１０である。当然のこと、駆動回路板の導電配線、第２の接続パッド及び導電体（いずれも図示せず）もまた薄膜回路基板２ｂのレイアウトに対応して設けられる。また、本実施例の表面実装素子１２ｂは三つの発光ダイオードチップ１２３と、四つの接続パッド１２１、１２２、１２４、１２５とを備えるパッケージである。このうち、接続パッド１２１は第４の接続パッド２５上に設けられるとともに、第４の接続パッド２５を介して一つ目の薄膜回路２２の薄膜トランジスタ２２１ｂに電気的に接続されており、接続パッド１２２は第６の接続パッド３５上に設けられて第６の接続パッド３５に電気的に接続されており（第６の接続パッド３５は導電配線２２２を介して第１の接続パッド２３に、例えばグランドに電気的に接続することができる）、接続パッド１２４は他の第４の接続パッド２５上に設けられるとともに、第４の接続パッド２５を介して二つ目の薄膜回路２２の薄膜トランジスタ２２１ｂに電気的に接続されており、且つ接続パッド１２５は第５の接続パッド３４上に設けられるとともに、第５の接続パッド３４、導電配線２２２を介して三つ目の薄膜回路２２の薄膜トランジスタ２２１ｂに電気的に接続される。
【００４０】
一部の実施例において、表面実装素子１２ｂは三つのサブピクセルを含むことができ、各サブピクセルは一つの発光ダイオードチップ１２３を含み、且つ三つのサブピクセル中の三つの発光ダイオードチップ１２３はそれぞれ赤色、青色及び緑色のＬＥＤとすることができる。当然のこと、異なる実施例において、３つ未満又はそれ以上の薄膜回路２２が薄膜回路基板を構成して、対応する表面実装素子及び駆動回路板に合わせてもよいが、本発明はこれに限定されない。
【００４１】
図４Ａないし図４Ｃを参照するに、それぞれ本発明の異なる実施例の電子装置１ｃ  １ｄ、１ｅのレイアウト概略図である。
【００４２】
図４Ａに示すように、本実施例の電子装置１ｃと前記実施例の電子装置１の製造工程とその素子構成及び各素子の接続関係は概ね同じである。相違点は、電子装置１の薄膜回路基板２は一つの薄膜回路２２を有するのみであるが、本実施例の電子装置１ｃの薄膜回路基板２ｃでは、並列配置され且つ電気的に接続される薄膜回路２２を三つ有するものを例としている、ところにある。また、駆動回路板３ｃの導電配線３２もまた三つの薄膜回路２２のレイアウトに対応して設けられる。三つの薄膜回路２２のレイアウトに応じて、本実施例の第１の接続パッド２３、第２の接続パッド３１及び導電体１１の数量はいずれも１１であり、且つ互いに対応して設けられる。また、本実施例の表面実装素子１２ｃは三つの発光ダイオードチップ１２３と、四つの接続パッド１２１、１２２、１２４、１２５とを備えるパッケージである。このうち、接続パッド１２１は第２の接続パッド３１を介して一つ目の薄膜回路２２の薄膜トランジスタ２２１ｂ（図４Ａでは、指示記号は省略）に電気的に接続されており、接続パッド１２２は第３の接続パッド３３に電気的に接続されており（第３の接続パッド３３は例えばグランドに電気的に接続することができる）、接続パッド１２４は他の第２の接続パッド３１を介して二つ目の薄膜回路２２の薄膜トランジスタ２２１ｂに電気的に接続されており、且つ接続パッド１２５は第５の接続パッド３４、導電配線３２、もう一つの第２の接続パッド３１を介して三つ目の薄膜回路２２の薄膜トランジスタ２２１ｂに電気的に接続される。よって、駆動回路板３ｃの駆動回路が導電配線３２、第２の接続パッド３１、導電体１１、第１の接続パッド２３、三つの薄膜回路２２の薄膜トランジスタ２２１ａ、２２１ｂ及び導電配線２２２（図４Ａでは、指示記号は省略）を介して、表面実装素子１２ｃの対応する三つの発光ダイオードチップ１２３が発光するように駆動することができる。
【００４３】
一部の実施例において、電子装置１ｃの表面実装素子１２ｃは三つのサブピクセルを含むことができ、三つのサブピクセル中の三つの発光ダイオードチップ１２３はそれぞれ赤色、青色及び緑色のＬＥＤとし、駆動回路板３ｃに表面実装素子１２ｃ及び薄膜回路基板２ｃを設けることで、フルカラーのピクセルユニットを形成することができ、且つ駆動回路板３ｃを介して電子装置１ｃが画像を表示するように駆動することができる。当然のこと、異なる実施例において、３つ未満又はそれ以上の薄膜回路２２が薄膜回路基板を構成してもよいが、本発明はこれに限定されない。
【００４４】
また、図４Ｂに示すように、本実施例の電子装置１ｄと前記実施例の電子装置１の製造工程とその素子構成及び各素子の接続関係は概ね同じである。相違点は、本実施例の電子装置１ｄの薄膜回路基板２ｄが薄膜回路２２を備えると共に、本実施例の製造方法は更に以下を備える：第４の接続パッド２５を介して薄膜トランジスタ２２１ｂに電気的に接続される少なくとも一つの機能性チップ２６を基板２１の第１の表面Ｓ１上に設けることにより、薄膜回路２２を介して機能性チップ２６を駆動する、ところにある。ここで、機能性チップ２６は例えば発光ダイオードチップ又はマイクロ発光ダイオードチップ、又はその他の機能性の単一のチップとしてもよく、且つ例えばフリップチップ（ｆｌｉｐ ｃｈｉｐ）で基板２１の第１の表面Ｓ１上に設けることで、薄膜回路２２に電気的に接続されるが、これに限定されない。異なる実施例において、機能性チップ２６はワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）、共晶接合（ｅｕｔｅｃｔｉｃ ｂｏｎｄｉｎｇ、例えばＡｕ-Ｓｎ）、異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ, ＡＣＦ）接合、異方導電ペースト（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ, ＡＣＰ）接合、ソルダボール接合又は超音波接合等の方式で基板２１の第１の表面Ｓ１上に設けてもよいが、これらに限定されない。薄膜回路基板２ｄのレイアウトに応じて、駆動回路板（図示せず）の導電配線もまた薄膜回路基板２ｄのレイアウトに対応して設けられる。また、機能性チップ２６を設けた後、更に薄膜回路２２及び機能性チップ２６上を覆う保護層２４を形成することで、薄膜回路基板２ｄの薄膜回路２２及び機能性チップ２６が異物又は水気に汚染されてその特性が損なわれないように保護する。
【００４５】
また、図４Ｃに示すように、本実施例の電子装置１ｅと前記実施例の電子装置１ｄの製造工程とその素子構成及び各素子の接続関係は概ね同じである。相違点は、本実施例の電子装置１ｅの薄膜回路基板２ｅでは、並列配置され且つ電気的に接続される薄膜回路２２を三つ有するものを例としている、ところにある。また、駆動回路板３ｅの導電配線３２もまた三つの薄膜回路２２のレイアウトに対応して設けられる。三つの薄膜回路２２のレイアウトに応じて、本実施例の第１の接続パッド２３、第２の接続パッド３１及び導電体１１の数量はいずれも１０であり、且つ互いに対応して設けられる。また、薄膜回路２２の数量に応じて、本実施例の機能性チップ２６の数量も三つであり、且つ各機能性チップ２６はそれぞれ第４の接続パッド２５を介して対応する薄膜回路２２の薄膜トランジスタ２２１ｂに電気的に接続されることで、それぞれ薄膜回路２２の薄膜トランジスタ２２１ｂを介して対応する機能性チップ２６を駆動する。よって、駆動回路板３ｅの駆動回路がそれぞれ導電配線３２、第２の接続パッド３１、導電体１１、第１の接続パッド２３、三つの薄膜回路２２の薄膜トランジスタ２２１ａ、２２１ｂ及び導電配線２２２を介して、対応する機能性チップ２６の発光ダイオードが発光するように駆動することができる。
【００４６】
一部の実施例において、電子装置１ｅの三つの機能性チップ２６は三つのサブピクセルを表すようにそれぞれ三つの発光ダイオードチップとすることができ、三つのサブピクセル中の三つの発光ダイオードチップはそれぞれ赤色、青色及び緑色のＬＥＤチップとすることで、三つの機能性チップ２６が設けてある薄膜回路基板２ｅを駆動回路板３ｅに設けることで、フルカラーのピクセルユニットを形成することができる。当然のこと、異なる実施例において、３つ未満又はそれ以上の薄膜回路２２が薄膜回路基板２ｅを構成することで、対応する機能性チップ２６を駆動してもよいが、本発明はこれに限定されない。
【００４７】
図５及び図６を参照するに、それぞれ本発明のさらなる一実施例の電子装置１ｆ、１ｇのレイアウト概略図である。
【００４８】
図５に示すように、本実施例の電子装置１ｆと前記実施例の電子装置の製造工程とその素子構成及び各素子の接続関係は概ね同じである。相違点は、本実施例の電子装置１ｆにおいて、基板２１（図５では、指示記号は省略）に設けられる薄膜回路２２及び第１の接続パッド２３を有する複数の薄膜回路基板２ｅを駆動回路板３ｆ上にアレイ配置する、ところにある。このうち、図５の水平方向（走査線の延在方向）上にて、二つの隣接する基板２１に設けられる二つの薄膜回路２２のそれぞれが、二つの隣接する基板２１上の二つの第１の接続パッド２３及び駆動回路板３ｆ上に設けられ且つ二つの隣接する基板２１の間にあり且つ二つの第１の接続パッド２３に隣接する第２の接続パッド３１、及び第２の接続パッド３１に二つの第１の接続パッド２３を接続させる二つの導電体１１を介して互いに電気的に接続される。図５の垂直方向（データ線の延在方向）上にて、二つの隣接する基板２１に設けられる二つの薄膜回路２２のそれぞれが、二つの第１の接続パッド２３及びその対応する二つの第２の接続パッド３１、及び二つの導電体１１を介して互いに電気的に接続される。具体的には、二つの隣接する基板２１は複数の薄膜回路２２及び複数の第１の接続パッド２３を各々有しており、各薄膜回路２２は対応する一つ以上の第１の接続パッド２３に電気的に接続される。駆動回路板３ｆは複数の第２の接続パッド３１を有する。単一の薄膜回路基板２ｅまたは二つの隣接する薄膜回路基板２ｅに対しても、「少なくとも一つの第２の接続パッド３１が対応する二つの第１の接続パッド２３に隣接する」、と定義できる。具体的に言えば、電子装置は、少なくとも一つの第２の接続パッドに二つの第１の接続パッドを接続させる少なくとも一つの導電体を有する。本実施例において、電子装置１ｆは、二つの隣接する基板２１の二つの薄膜回路２２にそれぞれ対応する二つの導電体１１を相応して有しており、図５の水平方向（走査線の延在方向）上で分かるように、一つの基板２１上の薄膜回路２２はその中の一つの第１の接続パッド２３を介して、隣接する他の一つの基板２１上の薄膜回路２２の一つの第１の接続パッド２３に互いに対応し、前記した二つの第１の接続パッド２３は隣接して設けられる一つの第２の接続パッド３１に各々対応し、各第１の接続パッド２３は一つの導電体１１を介してその対応する第２の接続パッド３１に電気的に接続することができる。よって、二つの隣接する基板２１の二つの隣接する薄膜回路２２は、二つの第１の接続パッド２３、一つの第２の接続パッド３１、二つの導電体１１によって、電気的な接続が達成されることができる。ここで説明しておくべきは、本実施例は単に例示に過ぎず、駆動回路板３ｆ上で表す第２の接続パッド３１はドッグボーン形状に近い接続パッドを採用しており、ドッグボーン形状の接続パッドの両端はそれぞれ二つの第２の接続パッドと定義することができるか、またはドッグボーン形状の接続パッドは、両端の間に光を通過させない保護層（またはその他のもの）で覆っていることにより、両端のみを表して二つの可視な第２の接続パッドとされる場合、前記した二つの第１の接続パッド２３が隣接して設けられる二つの第２の接続パッド３１に各々対応し、各第１の接続パッド２３は一つの導電体１１を介してその対応する第２の接続パッド３１に電気的に接続することができるが、第２の接続パッドの形状はこれに止まらず、例えば駆動回路板３ｆで表す第２の接続パッドは単一で且つ形状を均一に選択することもできる（つまり、ドッグボーン形状ではない）。ここから分かるように、本実施例、及び本願におけるその他の実施例では、第２の接続パッド３１の数量及び構造はこれに限定されるべきではない、ということである。ここで、これら機能性チップ２６に電気的に接続されるこれら薄膜回路２２はマトリクス回路を形成するとともに、駆動回路板３ｆに電気的に接続されるとともに、駆動回路板３ｆによりマトリクス回路中のこれら機能性チップ２６を駆動することができる。本実施例の複数の薄膜回路基板２ｅは行及び列の配列を組成するマトリクス状となって、一つのアクティブマトリクス（ＡＭ）電子装置、例えばアクティブマトリクス型ＬＥＤディスプレイ、アクティブマトリクス型マイクロＬＥＤディスプレイ、又はその他の機能性のアクティブマトリクス型電子装置を形成するが、これらに限定されない。
【００４９】
一部の実施例において、複数の薄膜回路基板２ｅは駆動回路板３ｆ上に間隔を置いて設けられ（クライアントの要求に応じて、縦列、横列、又は行及び列のマトリクス状、又は多辺形又は不規則形状に配列することができる）、且つ二つの隣接する薄膜回路２２は順に第１の接続パッド２３、導電体１１、第２の接続パッド３１（及び導電配線３２）を介して互いに電気的に接続することができる。言い換えるならば、製造者は必要な駆動回路板３ｆのサイズを自ら設計して、対応する薄膜回路基板２ｅを電気的に接続することで、電子装置１ｆを完成することができる、ということである。よって、その製品の応用ニーズに応じて所望のサイズとして組み合わせることができ、応用面での柔軟性はかなり高い。
【００５０】
また、図６に示すように、本実施例の電子装置１ｇと前記実施例の電子装置１ｅの製造工程とその素子構成及び各素子の接続関係は概ね同じである。相違点は、本実施例の電子装置１ｇにおいて、図６の水平方向（走査線の延在方向）上にて、二つの隣接する基板２１（図６では、指示記号は省略）に設けられる二つの薄膜回路２２のそれぞれが、二つの第１の接続パッド２３及びその対応する第２の接続パッド３１、及び一つの導電体１１’を介して互いに電気的に接続されることで、駆動回路板３ｇによりマトリクス回路中のこれら機能性チップ２６を駆動する、ところにある。具体的には、一つの基板２１上の薄膜回路２２はその中の一つの第１の接続パッド２３を介して、他の一つの基板２１上の薄膜回路２２の一つの第１の接続パッド２３に互いに対応しており、前記した二つの第１の接続パッド２３は隣接して設けられる二つの第２の接続パッド３１に各々対応し、二つの第１の接続パッド２３は単一の導電体１１’を介して、その対応する二つの第２の接続パッド３１を同時に電気的に接続する。第２の接続パッドの態様は前記した実施例に類似しており、例えば単一の可視な第２の接続パッド、または二つの可視な第２の接続パッドである。電子装置１ｇは一つの導電体１１’のみを使用して隣接する二つの第１の接続パッド２３及び一つの第２の接続パッド３１上を覆って、二つの隣接する薄膜回路２２を電気的に接続できるため、これにより、導電体１１’を形成する工程を一回減らすことができ、しかも、二つの薄膜回路基板２ｅの間隔も狭くすることができ、同じ解像度である場合において、電子装置１ｇのサイズ及びコストを低減することができる。
【００５１】
言及すべきは、図５の電子装置１ｆ及び図６の電子装置１ｇの設計理念は上記した実施例に応用でき、つまり図２Ｊ、図３Ａ、図３Ｂ、図４Ａ及び図４Ｂの薄膜回路基板２、２ａ、２ｂ、２ｃ、２ｄ中に応用してもよく、具体的な技術内容は前記を参照できるため、ここでは別途説明しない。
【００５２】
よって、従来の薄膜トランジスタで光電素子を駆動する手法では、例えば薄膜トランジスタ基板上の薄膜トランジスタが発光ダイオードを発光させるよう駆動するとき、各々の製品のサイズ及び機能に対応するように設計を行って、高価な薄膜トランジスタ製造工程、マスク、基板及び材料を使用しなければならず、多様に変化する製品要求にはかなり不便であった。ところが本発明では、各々の種類の製品サイズ及び機能に対応して設計を行って高価な薄膜トランジスタ製造工程、マスク、基板及び材料を使用する必要がないため、簡単な製造工程により低コストで製造できるという長所と共に、応用面においても更に柔軟性を備えて、多様に変化する製品要求に適用することができる。
【００５３】
上記をまとめるに、本発明の電子装置及びその製造方法では、少なくとも一つの薄膜トランジスタと少なくとも一つの導電配線とを含む薄膜回路及び少なくとも一つの第１の接続パッドを基板上に形成するとともに、導電体で駆動回路板の少なくとも一部分の第２の接続パッド及び基板の第１の接続パッド上を覆い、少なくとも一つの第２の接続パッドは少なくとも一つ導電体を介して二つの第１の接続パッドに電気的に接続される。また、第１の接続パッド及び第２の接続パッドはいずれも同じ面に向かって設けられ、導電体は第２の接続パッドが配置されている駆動回路板から第1の接続パッドが配置されている基板まで伸びるが、逆も同様である。本発明は各々の種類の製品サイズ及び機能に対応してその製造工程を設計する必要がないため、簡単な製造工程によってコストがより低くできることに加えて、更に応用における柔軟性も備えて、多様に変化する製品要求に適用することができる。
【００５４】
上記は単に例示に過ぎず、限定するものではない。本発明の技術思想及び範囲を超えることなく、これに対して行う等価の修正又は変更のいずれも、別紙の特許請求の範囲に含まれるものである。
【産業上の利用可能性】
【００５５】
本発明が提供する電子装置は、第２の接続パッドを導電体を介して第１の接続パッドに電気的に接続する設計によって、各種サイズ及び機能設計の製品を簡単な製造工程により低コストで製造可能であると共に、更に応用面においても柔軟性を備え、多様に変化する製品要求に適用することができる。
【符号の説明】
【００５６】
１、１ｃ〜１ｇ  電子装置
１１、１１’  導電体
１２、１２ａ、１２ｂ、１２ｃ  表面実装素子        
１２１、１２２、１２４、１２５  接続パッド
１２３  発光ダイオードチップ
２、２ａ〜２ｅ  薄膜回路基板
２１    基板
２２    薄膜回路
２２１ａ、２２１ｂ  薄膜トランジスタ
２２２  導電配線
２３    第１の接続パッド
２４    保護層
２５    第４の接続パッド
２６    機能性チップ
２７、２８  絶縁層
３、３ｃ〜３ｇ  駆動回路板
３１    第２の接続パッド
３２    導電配線
３３    第３の接続パッド
３４    第５の接続パッド
３５    第６の接続パッド
４      硬質キャリア板
２Ｅ-２Ｅ、２Ｆ-２Ｆ、２Ｇ-２Ｇ  切断線
Ｃ      キャパシタ
ＤＬ    データ線
Ｈ      導電開口
Ｓ１    第１の表面
Ｓ２    第２の表面
Ｓ０１ないしＳ０５  ステップ
ＳＬ    走査線
Ｖｄｄ、Ｖｓｓ  電圧
【図１】
2020004973.tif 000003
【図２Ａ】
2020004973.tif 000004
【図２Ｂ】
2020004973.tif 000005
【図２Ｃ】
2020004973.tif 000006
【図２Ｄ】
2020004973.tif 000007
【図２Ｅ】
2020004973.tif 000008
【図２Ｆ】
2020004973.tif 000009
【図２Ｇ】
2020004973.tif 000010
【図２Ｈ】
2020004973.tif 000011
【図２Ｉ】
2020004973.tif 000012
【図２Ｊ】
2020004973.tif 000013
【図２Ｋ】
2020004973.tif 000014
【図３Ａ】
2020004973.tif 000015
【図３Ｂ】
2020004973.tif 000016
【図４Ａ】
2020004973.tif 000017
【図４Ｂ】
2020004973.tif 000018
【図４Ｃ】
2020004973.tif 000019
【図５】
2020004973.tif 000020
【図６】
2020004973.tif 000021