(57)【要約】      （修正有）【課題】整流する際の電力損失が小さい電源装置の制御回路を提供する。【解決手段】電源装置ＰＷ１は、交流が印加される入力側の一次コイルＣＬ１と、一次コイルＣＬ１の交流に対応する交流が発生する二次コイルＣＬ２とを有するトランスＴと、二次コイルＣＬ２の少なくとも一部に並列に接続された第１及び第２の出力端子と、制御回路１と、を備える。制御回路１は、二次コイルＣＬ２の第１の出力端子間に設けられ、二次コイルＣＬ２の第１の出力端子間の接続をオン／オフするスイッチング手段と、二次コイルＣＬ２の第１の出力端子間を流れる電流を検出する電流検出コイル２１を有する電流検出手段２２と、電流検出手段２２により検出された電流のピークタイミングに基づきスイッチング手段のオン／オフタイミング信号を出力するオン／オフタイミング制御手段３１と、を備える。【選択図】図１
2020089132.tif 000002
【特許請求の範囲】
【請求項１】
入力側の一次コイルと、出力側の二次コイルとを有するトランスと、
前記二次コイルの少なくとも一部に並列に接続された第１及び第２の出力端子と、
を備えた電源装置を制御する電源装置の制御回路であって、
前記二次コイル・前記第１の出力端子間に設けられ、前記二次コイル・前記第１の出力端子間の接続をオン／オフするスイッチング手段と、
前記二次コイル・前記第１の出力端子間を流れる電流を検出する電流検出コイルを有する電流検出手段と、
前記電流検出手段により検出された検出電流のピークタイミングに基づき前記スイッチング手段のオン／オフタイミング信号を出力するオン／オフタイミング制御手段と、
を備えたことを特徴とする電源装置の制御回路。
【請求項２】
請求項１に記載の電源装置の制御回路において、
前記オン／オフタイミング制御手段は、前記ピークタイミングに基づき前記検出電流の交流波形の周期を検出する周期検出手段を更に有し、前記周期検出手段により検出された周期及び前記ピークタイミングに基づき前記オン／オフタイミング信号を出力することを特徴とする電源装置の制御回路。
【請求項３】
請求項１又は２に記載の電源装置の制御回路において、
前記電流検出コイルはロゴスキーコイルであることを特徴する電源装置の制御回路。
【請求項４】
請求項３に記載の電源装置の制御回路において、
前記ロゴスキーコイルはチップ状に形成されていることを特徴する電源装置の制御回路。
【請求項５】
請求項１又は２に記載の電源装置の制御回路において、
前記電流検出コイルはカレントトランスであることを特徴する電源装置の制御回路。
【請求項６】
請求項１〜５のいずれかに記載の電源装置の制御回路において、
更に、前記スイッチング手段に並列接続された、ダイオード及び前記ダイオードに直列接続されたダイオード用スイッチを備え、
前記オン／オフタイミング制御手段は、前記スイッチング手段をオフし、前記ダイオード用スイッチをオンして、前記検出電流の前記ピークタイミングを割り出し、
前記割り出されたピークタイミングに基づき、前記ダイオード用スイッチをオフし、前記スイッチング手段をオンするオン／オフタイミング信号を出力する
ことを特徴とする電源装置の制御回路。
【請求項７】
請求項１〜６のいずれかに記載の電源装置の制御回路において、
前記オン／オフタイミング制御手段は、
補正前の前記オン／オフタイミング信号の前記オン／オフタイミングを、前記補正前のオン／オフタイミングとゼロクロスタイミングとの間になるように補正したオン／オフタイミング信号を出力する
ことを特徴とする電源装置の制御回路。
【請求項８】
請求項１〜７のいずれかに記載の電源装置の制御回路において、
前記スイッチング手段は窒化ガリウム半導体チップで構成され、前記電流検出手段及び前記オン／オフタイミング制御手段と一体的に構成されている
ことを特徴とする電源装置の制御回路。
【請求項９】
入力側の一次コイルと、出力側の二次コイルとを有するトランスと、
前記二次コイルの少なくとも一部に並列に接続された第１及び第２の出力端子と、
を備えた電源装置であって、
前記電源装置は、
前記二次コイル・前記第１の出力端子間に設けられ、前記二次コイル・前記第１の出力端子間の接続をオン／オフするスイッチング手段と、
前記二次コイル・前記第１の出力端子間を流れる電流を検出する電流検出コイルを有する電流検出手段と、
前記電流検出手段により検出された検出電流のピークタイミングに基づき前記スイッチング手段のオン／オフタイミング信号を出力するオン／オフタイミング制御手段と、を有する制御回路を備えたことを特徴とする電源装置。
【請求項１０】
入力側の一次コイルと、出力側の二次コイルとを有するトランスと、
前記二次コイルの少なくとも一部に並列に接続された第１及び第２の出力端子と、
前記二次コイル・前記第１の出力端子間に設けられたスイッチング手段と、
を有する電源装置、の制御方法であって、
前記二次コイル・前記第１の出力端子間を流れる電流を電流検出コイルにより検出する電流検出ステップと、
検出された検出電流のピークタイミングに基づきオン／オフタイミング信号を出力し、前記スイッチング手段をオン／オフするオン／オフタイミング制御ステップと、
を含むことを特徴とする電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源装置の制御回路、電源装置及び電源装置の制御方法に関する。
【背景技術】
【０００２】
従来、直流を交流にしてトランスの一次コイルに入力し、電磁誘導により生ずる二次コイルの交流を整流して、二次コイルの誘起電圧中の正電圧だけ取り出し、出力コンデンサに蓄え、出力とする電源（ＤＣ−ＤＣコンバータ等）が知られており、広く利用されている。
【０００３】
このような電源が普及するのに伴い、より電力損失の小さな電源が求められている。二次側（出力側）、特に二次側の整流での電力損失を小さくすることにより、電源全体の電力損失を小さくできる電源が求められている。
【０００４】
ここで、二次側のコイルに直列にダイオードを入れ、ダイオードへの印加電圧が順方向の場合に電流が流れ、逆方向の場合には電流が流れないようにする方法がある（特開平１１−６９８０２号公報参照）。この方法は、回路が簡単である点で優れている。
【０００５】
図１５（同公報図１に対応）を用いて同公報の発明を説明する（同公報００２２〜００２４段落参照）。
図１５に示されるように、制御回路Ｐ−ＣＯＮＴは、出力電圧Ｐ−Ｖｏｕｔを検出して駆動信号Ｐ−Ｐ１によってメインスイッチＰ−ＳＷ１のオン／オフを制御する。このメインスイッチＰ−ＳＷ１がオンとなると、入力電圧Ｐ−Ｖｉｎにより、トランスＰ−Ｔの一次巻線（コイル）Ｐ−Ｎ１に電流Ｐ−Ｉｎ１が流れる。そして、メインスイッチＰ−ＳＷ１をオフとすると、トランスＰ−Ｔの二次巻線（コイル）Ｐ−Ｎ２に誘起した電圧により、ダイオードＰ−Ｄ２を介して電流Ｐ−Ｉｄ２が流れて、平滑用コンデンサＰ−Ｃ２の充電及び負荷へ供給される。この電流を電流検出器Ｐ−ＣＤＴにより検出する。
【０００６】
電流Ｐ−Ｉｄ２が設定値を超えると、検出信号Ｐ−ｄｔは“１”となり、それによって、同期整流スイッチＰ−ＳＷ２をオンとする。従って、トランスＰ−Ｔの二次巻線Ｐ−Ｎ２に流れる電流Ｐ−Ｉｎ２は同期整流スイッチＰ−ＳＷ２を介して流れる電流Ｐ−Ｉｓｗ２となり、ダイオードＰ−Ｄ２を流れる電流Ｐ−Ｉｄ２は零となるから、ダイオードＰ−Ｄ２の順方向電圧による損失は零となる。そして、トランスＰ−Ｔに蓄積された励磁エネルギーによる電流Ｐ−Ｉｄ２が次第に減少して、設定値以下となると、検出信号Ｐ−ｄｔは“０”となり、同期整流スイッチＰ−ＳＷ２はオフとなる。
なお、Ｐ−Ｃ１は入力側コンデンサである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−６９８０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１に記載されるように（図１５参照）、二次側のダイオードＰ−Ｄ２と同期整流スイッチＰ−ＳＷ２とを並列に並べ、ダイオードＰ−Ｄ２に流れる電流が設定値を超えている時に同期整流スイッチＰ−ＳＷ２をオンさせ整流すると、ダイオードＰ−Ｄ２には各周期毎、設定値に達するまで電流が流れ、電力損失が生ずる。
【０００９】
そこで、本発明は、上記した問題を解決するためになされたものであり、整流する際の電力損失が小さい電源装置の制御回路等を提供することを目的とする。
【課題を解決するための手段】
【００１０】
［１］本発明の電源装置の制御回路は、
入力側の一次コイルと、出力側の二次コイルとを有するトランスと、
前記二次コイルの少なくとも一部に並列に接続された第１及び第２の出力端子と、
を備えた電源装置を制御する電源装置の制御回路であって、
前記二次コイル・前記第１の出力端子間に設けられ、前記二次コイル・前記第１の出力端子間の接続をオン／オフするスイッチング手段と、
前記二次コイル・前記第１の出力端子間を流れる電流を検出する電流検出コイルを有する電流検出手段と、
前記電流検出手段により検出された検出電流のピークタイミングに基づき前記スイッチング手段のオン／オフタイミング信号を出力するオン／オフタイミング制御手段と、
を備えたことを特徴とする。
【００１１】
［２］本発明の電源装置の制御回路においては、
前記オン／オフタイミング制御手段は、前記ピークタイミングに基づき前記検出電流の交流波形の周期を検出する周期検出手段を更に有し、前記周期検出手段により検出された周期及び前記ピークタイミングに基づき前記オン／オフタイミング信号を出力することが好ましい。
【００１２】
［３］本発明の電源装置の制御回路においては、
前記電流検出コイルはロゴスキーコイルであることが好ましい。
【００１３】
［４］本発明の電源装置の制御回路においては、
前記ロゴスキーコイルはチップ状に形成されていることが好ましい。
【００１４】
［５］本発明の電源装置の制御回路においては、
前記電流検出コイルはカレントトランスであることが好ましい。
【００１５】
［６］本発明の電源装置の制御回路においては、
更に、前記スイッチング手段に並列接続された、ダイオード及び前記ダイオードに直列接続されたダイオード用スイッチを備え、
前記オン／オフタイミング制御手段は、前記スイッチング手段をオフし、前記ダイオード用スイッチをオンして、前記検出電流の前記ピークタイミングを割り出し、
前記割り出されたピークタイミングに基づき、前記ダイオード用スイッチをオフし、前記スイッチング手段をオンするオン／オフタイミング信号を出力する
ことが好ましい。
【００１６】
［７］本発明の電源装置の制御回路においては、
前記オン／オフタイミング制御手段は、
補正前の前記オン／オフタイミング信号の前記オン／オフタイミングを、前記補正前のオン／オフタイミングとゼロクロスタイミングとの間になるように補正したオン／オフタイミング信号を出力する
ことが好ましい。
【００１７】
［８］本発明の電源装置の制御回路においては、
前記スイッチング手段は窒化ガリウム半導体チップで構成され、前記電流検出手段及び前記オン／オフタイミング制御手段と一体的に構成されている
ことが好ましい。
【００１８】
［９］本発明の電源装置は、
入力側の一次コイルと、出力側の二次コイルとを有するトランスと、
前記二次コイルの少なくとも一部に並列に接続された第１及び第２の出力端子と、
を備えた電源装置であって、
前記電源装置は、
前記二次コイル・前記第１の出力端子間に設けられ、前記二次コイル・前記第１の出力端子間の接続をオン／オフするスイッチング手段と、
前記二次コイル・前記第１の出力端子間を流れる電流を検出する電流検出コイルを有する電流検出手段と、
前記電流検出手段により検出された検出電流のピークタイミングに基づき前記スイッチング手段のオン／オフタイミング信号を出力するオン／オフタイミング制御手段と、を有する制御回路を備えたことを特徴とする。
【００１９】
［１０］本発明の電源装置の制御方法は、
入力側の一次コイルと、出力側の二次コイルとを有するトランスと、
前記二次コイルの少なくとも一部に並列に接続された第１及び第２の出力端子と、
前記二次コイル・前記第１の出力端子間に設けられたスイッチング手段と、
を有する電源装置、の制御方法であって、
前記二次コイル・前記第１の出力端子間を流れる電流を電流検出コイルにより検出する電流検出ステップと、
検出された検出電流のピークタイミングに基づきオン／オフタイミング信号を出力し、前記スイッチング手段をオン／オフするオン／オフタイミング制御ステップと、
を含むことを特徴とする。
【発明の効果】
【００２０】
本発明の電源装置の制御回路によれば、
二次コイル・第１の出力端子間に設けられ、二次コイル・第１の出力端子間の接続をオン／オフするスイッチング手段と、
二次コイル・第１の出力端子間を流れる電流を検出する電流検出コイルを有する電流検出手段と、を備え、
電流検出手段により検出された電流のピークタイミングに基づきスイッチング手段からオン／オフタイミング信号を出力するように構成したため、スイッチング手段を精度よくオン／オフすることができ、電力損失を小さくすることができる。
【図面の簡単な説明】
【００２１】
【図１】実施形態１に係る電源装置の制御回路（及び電源装置）を説明するための図である。
【図２】実施形態１に係る電源装置の制御回路（及び電源装置）に使用するロゴスキーコイルを説明するための図である。
【図３】実施形態１に係る電源装置の制御回路（及び電源装置）のタイミングチャートである。
【図４】実施形態１に係る電源装置の制御回路（及び電源装置）の他のタイミングチャートである。
【図５】実施形態１に係る電源装置の制御回路（及び電源装置）に用いるオン／オフタイミング制御手段を説明するための図である。
【図６】実施形態１に係る電源装置の制御回路（及び電源装置）に用いるオン／オフタイミング制御手段のハードウエア構成図である。
【図７】実施形態１に係る電源装置の制御回路（及び電源装置）でタイミングを補正する処理フローを例示する図である。
【図８】実施形態２に係る電源装置の制御回路（及び電源装置）に使用するカレントトランスを説明するための図である。
【図９】実施形態４に係る電源装置の制御回路（及び電源装置）に用いる他のオン／オフタイミング制御手段を説明するための図である。
【図１０】実施形態４に係る電源装置の制御回路（及び電源装置）でタイミングを補正する他の処理フローを例示する図である。
【図１１】実施形態５に係る電源装置の制御回路（及び電源装置）でゼロクロスタイミングの割り出しについて説明するための図である。
【図１２】実施形態６に係る電源装置の制御回路（及び電源装置）を説明するための図である。
【図１３】実施形態６に係る電源装置の制御回路（及び電源装置）のタイミングチャートを説明するための図である。
【図１４】実施形態８に係る電源装置の制御回路（及び電源装置）でのオン／オフタイミングを説明するための図である。
【図１５】従来例の説明図である。
【発明を実施するための形態】
【００２２】
以下、本発明の電源装置の制御回路等について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の構造や回路、波形等を厳密に反映したものではない。
【００２３】
［実施形態１］
電源装置の制御回路（及び電源装置）の概要
実施形態１の制御回路は、
入力側の一次コイルと、出力側の二次コイルとを有するトランスと、
前記二次コイルの少なくとも一部に並列に接続された第１及び第２の出力端子と、
を備えた電源装置、の制御回路であって、
前記二次コイル・前記第１の出力端子間に設けられ、前記二次コイル・前記第１の出力端子間の接続をオン／オフするスイッチング手段と、
前記二次コイル・前記第１の出力端子間を流れる電流を検出する電流検出コイルを有する電流検出手段と、
前記電流検出手段により検出された電流のピークタイミングに基づき前記スイッチング手段のオン／オフタイミング信号を出力するオン／オフタイミング制御手段と、
を備える。
【００２４】
ここで、「基づき」とは、土台として、則って 、 即してといった意味である。ピークタイミングを土台とするのであるが、必ずしもピークタイミングだけを土台とする意味ではない。例えば、ピークタイミングと、ピークタイミングから割り出された周期のようなものを含んでもよい。
【００２５】
図１は、実施形態１に係る電源装置の制御回路１（及び電源装置ＰＷ１）を説明するための図である。
図１は電源装置ＰＷ１全体を図示している。トランスＴは、一次コイルＣＬ１と、二次コイルＣＬ２を有する。一次コイルＣＬ１側が電源装置ＰＷ１の入力側で、二次コイルＣＬ２側が出力側である。
【００２６】
電源装置ＰＷ１の入力側には直流電圧ＶＩが入力される。
入力側（トランスＴの一次コイルＣＬ１側）には、４つの入力側トランジスタＱ１１〜Ｑ１４が設けられている。入力側トランジスタＱ１１〜Ｑ１４は、コレクタ電極Ｃ、エミッタ電極Ｅ及びゲート電極Ｇを有する絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、ＩＧＢＴ）とした。なお、コレクタ電極Ｃ・エミッタ電極Ｅ間には、アノードをエミッタ電極Ｅ側に、カソードをコレクタ電極Ｃ側に接続（所謂、逆並列接続）したダイオードＦＤを設けた。入力側トランジスタＱ１１〜Ｑ１４に逆電圧が印加された場合に還流ダイオード（フリーホイールダイオードともいう）としての役割を果たし、入力側トランジスタＱ１１〜Ｑ１４の破壊を防止しようとするためである。
４つの入力側トランジスタＱ１１〜Ｑ１４は、ゲート電極Ｇに入力される入力側タイミング信号Ｐ１１、Ｐ１２でオン／オフされ（コレクタ電極Ｃ・エミッタ電極間がオン／オフされ）、交流（矩形波）となって、直列接続された一次側コイルＣＬ１１及び一次側コンデンサＣ１１を経由して、トランスＴの一次コイルＣＬ１に入力される。
【００２７】
トランスＴの二次コイルＣＬ２に誘起された電圧は、出力側トランジスタ（スイッチング手段）Ｑ１、Ｑ２を経由して、第１の出力端子ＴＶＯ−１、第２の出力端子ＴＶＯ−２間に、出力電圧ＶＯとして出力される。
出力側トランジスタＱ１、Ｑ２は、ｎチャネルＭＯＳＦＥＴ（ｎチャネル  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）で構成した。スイッチとして使用される。
出力側トランジスタＱ１、Ｑ２は、窒化ガリウム半導体で構成した。
第１の出力端子ＴＶＯ−１・第２の出力端子ＴＶＯ−２間には、電圧を平滑化するため、出力コンデンサＣＯが設けられている。
第１、第２の出力端子ＴＶＯ−１、ＴＶＯ−２は、負荷ＲＯに接続される。
【００２８】
入力側の構成について、より詳しく説明する。
入力端子間には入力コンデンサＣ１が設けられている。
入力側トランジスタＱ１１のコレクタ電極Ｃ・入力側トランジスタＱ１３のコレクタ電極Ｃ、が接続され、入力側トランジスタＱ１２のエミッタ電極Ｅ・入力側トランジスタＱ１４のエミッタ電極Ｅ、が接続されている。
入力側トランジスタＱ１１のエミッタ電極Ｅ・入力側トランジスタＱ１２のコレクタ電極Ｃは接続されると共に、一次側コイルＣＬ１１の一方の端部に接続されている。一次側コイルＣＬ１１の他方の端部は、一次側コイルＣＬ１１に直列接続された一次側コンデンサＣ１１の一方の電極に接続されている。一次側コンデンサＣ１１の他方の電極はトランスＴの一次側コイルＣＬ１の一方の端部に接続されている。
入力側トランジスタＱ１３のエミッタ電極Ｅ・入力側トランジスタＱ１４のコレクタ電極Ｃは接続されると共に、一次側コイルＣＬ１の他方の端部に接続されている。
【００２９】
出力側の構成について、より詳しく説明する。
トランスＴの二次コイルＣＬ２は、二次コイルの一部であるＣＬ２−１とＣＬ２−２で構成されている。ＣＬ２−１とＣＬ２−２の巻き数は同じである。
二次コイルＣＬ２には交流の正弦波（電圧）が誘起される。
【００３０】
二次コイルのＣＬ２−１とＣＬ２−２とは直列接続されている。
両者の接続部は、第２の出力端子ＴＶＯ−２に接続されている。
二次コイルの一部ＣＬ２―１の、ＣＬ２−１・ＣＬ２−２接続側と反対側端部は、出力側トランジスタ（スイッチング手段）Ｑ１のソース電極Ｓに接続されている。
二次コイルの一部ＣＬ２―２の、ＣＬ２−１・ＣＬ２−２接続側と反対側端部は、出力側トランジスタ（スイッチング手段）Ｑ２のソース電極Ｓに接続されている。
出力側トランジスタＱ１のドレイン電極Ｄ、出力側トランジスタＱ２のドレイン電極Ｄ間は接続され、第１の出力端子ＴＶＯ−１に接続されている。
【００３１】
二次コイルＣＬ２−１の、ＣＬ２−１・ＣＬ２−２接続側と反対側端部と、トランジスタＱ１のソース電極Ｓ間の電路の電流を検出する電流検出コイル２１を有する電流検出手段２２が設けられている。検出された電流ＩＤ（検出電流波形）は、オン／オフタイミング制御手段３１に入力される。電流検出手段２２の詳細については後述する。
【００３２】
オン／オフタイミング制御手段３１は、電流検出手段２２により検出された電流ＩＤのピークタイミングを割り出し、ピークタイミングに基づきスイッチング手段（出力側トランジスタＱ１、Ｑ２）のゲート電極Ｇにオン／オフタイミング信号Ｐ１、Ｐ２を出力する。
ピークタイミングに基づくとしたのは、ノイズの影響を受けにくく、精度の高いタイミング検出や制御が可能となり、電力損失を低減できるからである。
スイッチング手段（出力側トランジスタＱ１、Ｑ２）は、オン／オフタイミング信号Ｐ１、Ｐ２に従って、ソース電極Ｓ・ドレイン電極Ｄ間のオン／オフ（スイッチングオン／オフ）を行う。
【００３３】
電流検出手段
電流検出手段２２は、二次コイル（ＣＬ２−１）・第１の出力端子（ＴＶＯ−１）間を流れる電流を検出する。電流検出手段２２は、電流検出コイル２１を有する。電流検出コイル２１を使用することにより、精度よく電流を検出できる。また、一般的に小型化できる。
電流検出コイル２１としては、例えばロゴスキーコイルやカレントトランスがあるが、実施形態１ではロゴスキーコイルを用いた。
【００３４】
ロゴスキーコイル（電流検出コイル２１）
「ロゴスキーコイル」とは、一次導体周辺に設置した空芯のコイルを言い、磁界の検出にコアを使用することなく電流を検出するセンサである。交流一次電流に対応した電圧がコイルの両端に誘起するが、この電圧は一次電流の微分波形になっているため、積分器を通すことで一次側の電流波形を再現できる。
【００３５】
図２は、実施形態１に係る電源装置の制御回路（及び電源装置）に使用するロゴスキーコイルを説明するための図である。
【００３６】
ロゴスキーコイルＣＬ２１は電流ＩＤが通る電路ＷＩの周りをループで囲んで構成されている。ロゴスキーコイルＣＬ２１は細いプラスチックチューブに巻かれ絶縁体で取り囲まれている。ロゴスキーコイルＣＬ２１の両端は積分回路ＩＮＴに接続されている。積分回路ＩＮＴはオペアンプＯＰＥＣ（オペアンプを積分器として使用、オペアンプ：オペレーショナル・アンプリファイアー、演算増幅器）、抵抗ＲＯＰ、コンデンサＣＯＰで構成されている。コイルの一端はオペアンプＯＰＥＣのプラス側入力部に、他端は抵抗ＲＯＰを介してマイナス側入力部に図２のように接続されている。オペアンプＯＰＥＣのマイナス側入力部と出力部は、コンデンサＣＯＰを介して接続されている。
【００３７】
電路ＷＩに図のような電流（横軸が時間、縦軸が電流の強さ）ＩＤが流れると、ロゴスキーコイルＣＬ２１に誘起電力Ｅが発生する。これが積分回路ＩＮＴで積分され電流ＩＤに比例した電圧ＶＯＰを発生させる。
これにより、電流ＩＤを測定できる。
ロゴスキーコイルを用いることにより電路に影響を与えることなく高い精度で電流を測定できる。
また、測定回路が小さくでき、制御回路乃至電源装置を小型化できる。
【００３８】
タイミングチャート
まず、入力側から説明する（図１参照）。
入力側タイミング信号Ｐ１１は、入力側トランジスタＱ１１及びＱ１４のゲート電極Ｇに入力され、入力側トランジスタＱ１１及びＱ１４の（コレクタ電極Ｃ・エミッタ電極Ｅ間の）オン／オフのタイミングを制御する。
入力側タイミング信号Ｐ１２は、入力側トランジスタＱ１２及びＱ１３のゲート電極Ｇに入力され、入力側トランジスタＱ１２及びＱ１３の（コレクタ電極Ｃ・エミッタ電極Ｅ間の）オン／オフのタイミングを制御する。
入力側タイミング信号Ｐ１１とＰ１２は、逆相の矩形波である。
【００３９】
ゲート電極Ｇに印加されるオン信号は、ゲート電圧（ゲート電極Ｇ・エミッタ電極Ｅ間の電圧）が閾値電圧以上の電圧である。
ゲート電極Ｇに印加されるオフ信号は、ゲート電圧（ゲート電極Ｇ・エミッタ電極Ｅ間の電圧）が閾値電圧未満の電圧である。
なお、トランジスタＱ１１〜Ｑ１４を、ソース電極Ｓ、ドレイン電極Ｄ及びゲート電極Ｇを有し、ゲート電極Ｇに印加する電圧でソース電極Ｓ・ドレイン電極Ｄ間のオン／オフを制御するＭＯＳＦＥＴで構成する場合、オン信号は、ゲート電極Ｇに印加されるゲート閾値電圧以上の電圧であり、トランジスタをオンさせる（スイッチをオンさせる）。
オフ信号は、ゲート電極Ｇに印加されるゲート閾値電圧未満の電圧であり、トランジスタをオフさせる（スイッチをオフさせる）。
入力側トランジスタＱ１１〜Ｑ１４、出力側トランジスタ（スイッチング手段）Ｑ１、Ｑ２で同様である。
【００４０】
図３、図４は、実施形態１に係る電源装置の制御回路（及び電源装置）のタイミングチャートを示す。
図３に示される入力側タイミング信号Ｐ１１がオン信号であるとき、入力側トランジスタＱ１１及びＱ１４はオンする。そのとき、入力側タイミング信号Ｐ１２はオフ信号であり、入力側トランジスタＱ１２及びＱ１３はオフする。
入力側タイミング信号Ｐ１１がオフ信号であるとき、入力側トランジスタＱ１１及びＱ１４はオフする。そのとき、入力側タイミング信号Ｐ１２はオン信号であり、入力側トランジスタＱ１２及びＱ１３はオンする。
【００４１】
このようにして、直流の入力電圧ＶＩは、交流となる。一次側コイルＣＬ１１及び一次側コンデンサＣ１１を介し、トランスＴの一次コイルＣＬ１に入力され、電磁誘導により、二次コイルＣＬ２から正弦波が出力される。一次コイルＣＬ１と二次コイルＣＬ２（ＣＬ２−１、ＣＬ２−２）との巻線比で電圧比が決まる。
【００４２】
出力側について説明する。
二次コイルＣＬ２は中点で第１の二次コイルＣＬ２−１と第２の二次コイルＣＬ２−２に分割されている。これにより、第１の二次コイルＣＬ２−１に電流ＩＤ（正弦波）の上に凸波形がでるときは、第２の二次コイルＣＬ２−２は下に凸波形が出て、第１の二次コイルＣＬ２−１に正弦波の下に凸波形がでるときは、第２の二次コイルＣＬ２−２に上に凸波形が出る。
二次コイルＣＬ２の１周期中の１／２の周期でコイルＣＬ２−１が正弦波の上に凸波形場合、コイルＣＬ２−２は正弦波の下に凸波形、残りの１／２の周期でコイルＣＬ２−１で正弦波の下に凸波形の正弦波が出る場合、コイルＣＬ２−２では正弦波の上に凸波形となる。
これらを合成して全波整流が可能となる。
【００４３】
図４のタイミングチャートは、電源装置の出力側（トランスＴの二次コイルＣＬ２側）の信号等のタイミングを示す。
図４のＩＤ−０（破線）は、オン／オフタイミング制御手段３１で出力側トランジスタＱ１のオン／オフが理想的に行われた場合に電流検出手段２２で検出される第１の二次コイルＣＬ２−１の電流を示す。換言すると、電力損失ゼロの場合に第１の二次コイルＣＬ２−１を流れる電流である。
タイミングｔ０１、ｔ０２、ｔ０３、ｔ０４、ｔ０５、ｔ０６、ｔ０７、ｔ０８は、理想状態で、これらのタイミングを境に電流ＩＤ−０がオン／オフとなるタイミングであり、所謂ゼロクロスタイミングである。ゼロクロス点とも言う。
【００４４】
ｔ１、ｔ３、ｔ５、ｔ７は、電流ＩＤ−０（破線）がピークとなるタイミング（ピークタイミング）である。
【００４５】
まず、オン／オフタイミング制御手段３１から、ゼロクロスタイミングｔ０１から後のタイミングｔ３１でオンとし、ゼロクロスタイミングｔ０２より前のタイミングｔ３２でオフとし、ゼロクロスタイミングｔ０３から後のタイミングｔ４１でオンとし、ゼロクロスタイミングｔ０４より前のタイミングｔ４２にオフとするオン／オフタイミング信号Ｐ１を出力側トランジスタＱ１のゲート電極Ｇに出す。
このタイミングは、入力側トランジスタＱ１１〜Ｑ１４の入力側タイミング信号Ｐ１１、Ｐ１２を基に作成できる。
【００４６】
「前」、「後」、とするのは、前と後のタイミングが逆になり、ゼロクロスタイミングｔ０１、ｔ０３より前にオンし、ｔ０２、ｔ０４より後でオフすると、出力電流の逆流等が生じてしまうからである。
また、入力側タイミング信号Ｐ１１、Ｐ１２を基にゼロクロスタイミングｔ０１、ｔ０２、ｔ０３、ｔ０４に近接したタイミングを正確に見つけるのは困難である。一次側コイルＣＬ１１、一次側コンデンサＣ１１、トランスＴ等でタイミングがずれるからである。
【００４７】
オン／オフタイミング信号Ｐ１により、出力側トランジスタ（スイッチング手段）Ｑ１がｔ１１でオン、ｔ１２でオフ、ｔ２１でオン、ｔ２２でオフすると、電流ＩＤは図４に示すように、オン期間ｔ１１〜ｔ１２、ｔ２１〜ｔ２２で正弦波となる。
【００４８】
オン／オフタイミング制御手段３１は、電流波形ＩＤの、ある値の電流値ＩＤＴのタイミングｔ３１、ｔ３２、ｔ４１、ｔ４２を検出する。
タイミングｔ３１〜ｔ３２は期間Ｔ０１が２つで形成されているから、この期間内の電流波形ＩＤのピークタイミングｔ１が検出できる。
同様に、タイミングｔ４１〜ｔ４２は期間Ｔ０１が２つで形成されているから、この期間内の電流波形ＩＤのピークタイミングｔ３が検出できる。
タイミング期間ｔ３１〜ｔ４１が１周期Ｔである。
【００４９】
以上の情報を基に、オン／オフタイミング制御手段３１は、ゼロクロスタイミングｔ５以降、補正したオン／オフタイミング信号Ｐ１、Ｐ２を出力する。
【００５０】
ピークタイミングｔ３から（３／４）・Ｔ後のゼロクロスタイミングｔ０５でオン／オフタイミングＰ１をオン信号とする。
その後、（１／４）・Ｔ後にオフ信号、（１／４）・Ｔ後にオン信号のように、オン／オフ信号を繰り返す。
オン／オフタイミング制御手段３１は、タイミングｔ０５前が補正前、ｔ０５以降が補正後のオン／オフタイミング信号Ｐ１、Ｐ２を出力する。
【００５１】
出力電圧ＶＯは、補正前にはゼロクロスタイミングとずれたタイミングｔ１１、ｔ１２、ｔ２１、ｔ２２でオン／オフ切替をしていたが、補正後は、ゼロクロスタイミングｔ０５、ｔ０６、ｔ０７、ｔ０８でオン／オフ切替をすることとなり、電力損失が低減される。
【００５２】
以上の説明は、第１の二次コイルＣＬ２−１側で説明したが、第２の二次コイルＣＬ２−２側でも同様の制御を行う。
オン／オフタイミング制御手段３１は、第１の二次コイルＣＬ２−１で電流ＩＤ波形検出から得られた電流波形ピークタイミングから、出力側トランジスタＱ２を制御するオン／オフタイミング信号Ｐ２を生成する。
オン／オフタイミング信号Ｐ２を、ｔ０５〜ｔ０６をオフ、ｔ０６〜ｔ０７をオン、ｔ０７〜ｔ０８をオフとする信号とし、出力側トランジスタＱ２をオン／オフさせる。
【００５３】
出力電圧ＶＯは図４のようになる。
正弦波の実線は、第１の二次コイルＣＬ２−１側で得られる出力電圧、破線は第２の二次コイルＣＬ２−２側で得られる出力電圧であり、これらを合わせた電圧が出力電圧となる。また、これらの出力電圧は出力コンデンサＣＯで平滑化される。説明を分かりやすくするため、図４では実際の電圧波形を誇張して描いている。
【００５４】
オン／オフタイミング制御手段
図５は、実施形態１に係る電源装置の制御回路（及び電源装置）に用いるオン／オフタイミング制御手段を説明するための図である。所謂機能ブロック図である、
【００５５】
図５に示すオン／オフタイミング制御手段３１は、ピークタイミング検出手段３１１、周期検出手段３１２、（オン／オフ）タイミング発生手段３１３を有する。
【００５６】
電流検出コイル２１を有する電流検出手段２２から検出電流ＩＤの波形情報が、オン／オフタイミング制御手段３１に入力される。ピークタイミング検出手段３１１は電流ＩＤのピークタイミングを検出する。周期検出手段３１２は電流ＩＤの周期Ｔを検出する。検出されたピークタイミング情報及び周期Ｔ情報に基づき、（オン／オフ）タイミング発生手段３１３は、補正したオン／オフタイミング信号Ｐ１、Ｐ２を発生させ、出力側トランジスタ（スイッチング手段）Ｑ１、Ｑ２のゲート電極Ｇに印加することにより、出力側トランジスタＱ１、Ｑ２をゼロクロスタイミングに沿ってオン／オフさせる。
【００５７】
図６は、実施形態１に係る電源装置の制御回路（及び電源装置）に用いるオン／オフタイミング制御手段のハードウエア構成図である。
【００５８】
オン／オフタイミング制御手段３１は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｓｅｓｓｉｎｇ  Ｕｎｉｔ、演算処理装置）、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、及び
ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を有する。ＣＰＵ、ＲＯＭ、ＲＡＭと、電流検出手段２２とはＢＵＳで接続されている。
【００５９】
ＣＰＵは、ＣＰＵに対する命令（処理）を記述したコンピュータプログラム（ソフトウエアということもある。以後、単に「プログラム」と称することもある）を読み込んで実行する。
プログラムは、予めＲＯＭやＲＡＭに格納されている。あるいは、ＢＵＳに接続されたキーボード（図示せず）やマウス（図示せず）でソフトウエアのインストールを指令することにより、ソフトウエアを格納している外部記憶装置からＢＵＳを介してソフトウエアがＲＯＭやＲＡＭにインストールされる。
【００６０】
「オン／オフタイミング制御手段」３１とは、プログラムを読み込み、オン／オフタイミングを制御する機能を実行するＣＰＵをいう。
「ピークタイミング検出手段」３１１とは、プログラムを読み込み、電流ＩＤ波形のピークタイミングを検出する機能を実行するＣＰＵをいう。
「周期検出手段」３１２とは、プログラムを読み込み、電流ＩＤ波形の周期を検出する機能を実行するＣＰＵをいう。
「（オン／オフ）タイミング発生手段」３１３とは、プログラムを読み込み、出力側トランジスタ(スイッチング手段)Ｑ１、Ｑ２をオン／オフするオン／オフタイミング信号Ｐ１、Ｐ２を発生させる機能を実行するＣＰＵをいう。
【００６１】
図７は、実施形態１に係る電源装置の制御回路（及び電源装置）でタイミングを補正する処理フローを例示する図である。
【００６２】
オン／オフタイミング制御手段３１は、電流ＩＤ波形が一定レベル（ＩＤＴ）となるタイミング（ｔ３１、ｔ３２、ｔ４１、ｔ４２）を計測してピークタイミング(ピーク位置、ｔ１、ｔ３)を割り出す（ステップＳ１１）。
ロゴスキーコイルにより検出された出力（電流ＩＤ）におけるゼロクロス開始時刻（タイミング、ｔ１１、ｔ２１）、ゼロクロス終了時刻（タイミング、ｔ１２、ｔ２２）を計測する（ステップＳ１２）。
本来のゼロクロス開始時刻（タイミング、ｔ０１、ｔ０３）、ゼロクロス終了時刻（タイミング、ｔ０２、ｔ０４）を割り出す(ステップＳ１３)。
割り出したゼロクロス開始時刻（タイミング、ｔ０５、ｔ０７）、ゼロクロス終了時刻（タイミング、ｔ０６、ｔ０８）に沿ってオン／オフタイミング信号Ｐ１、Ｐ２を補正する。
【００６３】
制御回路の構造
制御回路全体を銅板上に搭載して一体化した。制御回路が搭載する側の面には絶縁層を形成し、制御回路を搭載した。
出力側トランジスタ（スイッチング手段）Ｑ１、Ｑ２は、窒化ガリウム半導体チップ、オン／オフタイミング制御手段３１はシリコン半導体チップ、電流検出手段２２に使用するロゴスキーコイルはチップにして、全体を銅板上に搭載した。電流検出手段２２のロゴスキーコイル以外の回路もオン／オフタイミング制御手段と同じシリコン半導体チップ内に形成した。
このようにすると、制御回路１の実装を小型化できる。
【００６４】
ロゴスキーコイルをチップ状に形成し、二次コイルＣＬ２−１と出力側トランジスタＱ１との間の電路の横に配置した。ロゴスキーコイルは、絶縁体のポリイミド平板の表面と裏面に、複数の銅配線を平行に形成し、銅メッキしたスルーホールで電気的に接続することにより、螺旋状のロゴスキーコイルとし、全体をチップ化した。
【００６５】
出力側トランジスタ（スイッチング手段）Ｑ１、Ｑ２は、窒化ガリウム半導体チップで構成した。
シリコン基体（基板）Ｓｉの上にバッファ層を設け、その上に窒化ガリウム層を形成した。その上に窒化アルミニウムガリウム層（Ａｌｕｍｉｎｉｕｍ  Ｇａｌｌｉｕｍ  Ｎｉｔｒｉｄｅ）層を形成した。その上にソース電極Ｓ、ドレイン電極Ｄ、ゲート電極Ｇを形成した。これらの電極間には絶縁層を形成した。
なお、窒化ガリウム層の上部には二次元電子ガスが分布されている。窒化ガリウム半導体チップは全体として窒化ガリウム（ＧａＮ）系半導体基体となっている。
ドレイン電極Ｄ、ソース電極Ｓ、ゲート電極Ｇで半導体スイッチを構成する。
【００６６】
窒化ガリウム半導体チップを用いると、高絶縁耐圧や低導通抵抗特性、高速スイッチング性等を容易に付与することができる。大電流や高電圧のスイッチングを行う半導体制御用、パワー用としても適する。
【００６７】
オン／オフタイミング制御手段等は、主として、ＣＰＵ、ＲＯＭ及びＲＡＭを形成したシリコン半導体チップで構成した。シリコン半導体チップは、シリコンウエハを用いた半導体チップである。
シリコン半導体チップは開発されて長い年月を経ており、技術的に安定しており、集積化も容易であるため、高電圧が印加されなかったり、大電流が流れない回路には特に適する。
【００６８】
［実施形態２］
実施形態２では、実施形態１のロゴスキーコイルの代わりに、電流検出手段はカレントトランスを有し、カレントコイルを用いて電流検出を行った。
【００６９】
カレントトランス（電流検出コイル）
「カレントトランス」とは、計器用変流器であり、カレントトランスフォーマー（Ｃｕｒｒｅｎｔ  Ｔｒａｎｓｆｏｒｍｅｒ）、電流変成器ともいう。電流計測用の特殊変圧器で、変流比（一次電流と二次電流の比）が正確になるよう構成されている。電流は巻数比に逆比例する。
【００７０】
図８は、実施形態２に係る電源装置の制御回路（及び電源装置）に使用するカレントトランスを説明するための図である。リングコアに巻かれたｎ巻きの二次巻線と電流ＩＤが流れる貫通電路ＷＩの間がｎ：１の変流比をなしている。出力電流を負荷抵抗ＲＬに流し電圧ＥＯを測定することで電流値を測定する。
電路をリングコアの中心に置くことにより電流を高い精度で測定できる。
また、測定回路が小さくでき、制御回路乃至電源装置を小型化できる。
【００７１】
［実施形態３］
実施形態１では、補正前の電流ＩＤのピークタイミング（ｔ０１〜ｔ０４）に基づき、補正後（ｔ０５以降）のオン／オフタイミング信号のタイミングを決めたが、実施形態３では、補正後のピークタイミングのタイミングを、補正前の電流ＩＤのピークタイミングに基づいて決めた。
図４で、ゼロクロスタイミングｔ０５、ｔ０６は、実施形態１と同様に、ピークタイミングｔ１、ｔ３に基づいて決めた。
しかし、タイミングｔ０７、ｔ０８は、ピークタイミングｔ３、ｔ５に基づいて決めた。
以降、タイミングｔ０９、ｔ１０（図示せず）は、ピークタイミングｔ５、ｔ７に基づいて決める。オン／オフタイミング信号のオン／オフ切替タイミングを、ピークタイミング割り出し対象とする検出電流ＩＤの波形を切替タイミングに近い波形にして行った。
このようにすると、ピークタイミングのずれが蓄積されるリスクを低減でき、電力損失を低減できる。
【００７２】
［実施形態４］
実施形態４が実施形態１と異なる点は、オン／オフタイミング制御手段が、ピークタイミング検出手段と、ゼロクロスタイミング検出手段と、（オン／オフ）タイミング発生手段と、を有する構成とした。
【００７３】
図９は、実施形態４に係る電源装置の制御回路（及び電源装置）に用いるオン／オフタイミング制御手段を説明するための図である。
図１０は、タイミングを補正する処理フローを例示する図である。
【００７４】
図９に示すオン／オフタイミング制御手段３１は、ピークタイミング検出手段３１１、ゼロクロスタイミング検出手段３１４、（オン／オフ）タイミング発生手段３１５を有する。
【００７５】
電流検出コイル２１を有する電流検出手段２２から検出電流ＩＤの波形情報が、オン／オフタイミング制御手段３１に入力される。ピークタイミング検出手段３１１は電流ＩＤのピークタイミングと周期を検出する。ゼロクロスタイミング検出手段３１４は電流ＩＤのゼロクロスタイミングを検出する。検出されたゼロクロスタイミング情報に基づき、（オン／オフ）タイミング発生手段３１３は、補正したオン／オフタイミング信号Ｐ１、Ｐ２を発生させ、出力側トランジスタＱ１、Ｑ２のゲート電極Ｇに印加することにより、出力側トランジスタＱ１、Ｑ２をゼロクロスタイミングに沿ってオン／オフさせる。
【００７６】
図１０を使用して説明すると、オン／オフタイミング制御手段３１は、電流ＩＤ波形の一定レベル（ＩＤＴ）でのタイミング（ｔ３１、ｔ３２、ｔ４１、ｔ４２）を計測してピークタイミング(ピーク位置、ｔ１、ｔ３)と、周期Ｔとを割り出す（ステップＳ２１）。
ピークタイミング（ピーク位置、ｔ１、ｔ３）と周期Ｔから、ゼロクロス開始時刻（タイミング、ｔ０１、ｔ０３）、ゼロクロス終了時刻（タイミング、ｔ０２、ｔ０４）を割り出す(ステップＳ２２)。
割り出したゼロクロス開始時刻（タイミング、ｔ０５、ｔ０７）、ゼロクロス終了時刻（タイミング、ｔ０６、ｔ０８）に沿ってオン／オフタイミング信号Ｐ１、Ｐ２を補正する。
ここで、「割り出す」とは、演繹する、推理する、推定する、推論する、推定する、推断する、推論で結論づける、計算する、算出する、弾き出す、測り知る、推しはかる といった意味である。
［実施形態５］
【００７７】
図１１は、実施形態５に係る電源装置の制御回路（及び電源装置）でゼロクロスタイミングの割り出しについて説明するための図である。
【００７８】
ロゴスキーコイルやカレントトランスのような電流検出コイルを用いた電流検出手段では、そのままでは検出された電流ＩＤの基準となるレベルが分からないため、ゼロクロスタイミングがどこであるか検出できない。
しかし、図１１に示すように、電流ＩＤは、１周期期間で、基準とするレベル（破線）の上側の面積（斜線部分）と下側の面積（斜線部分）とは等しい。
この性質を用いることで、検出電流ＩＤの波形からゼロクロスタイミングを割り出すことができる。
【００７９】
この場合、オン／オフタイミング制御手段３１は、検出電流ＩＤの波形から、１周期における上側の面積と下側の面積が等しくなるレベルを計算し、そのレベルと検出電流ＩＤとの交点をゼロクロスタイミング（ｔ１１、ｔ１２、ｔ２１、ｔ２２）として割り出す。
そして、ピークタイミングｔ１、ｔ２、及び周期Ｔを割り出し、タイミングｔ０５以降は、本来のゼロクロスタイミング（ｔ０５、ｔ０６、ｔ０７、ｔ０８）でオン／オフ切替をするよう補正したオン／オフタイミング信号Ｐ１．Ｐ２を出力する。
【００８０】
［実施形態６］
実施形態６では、電源装置の制御回路が、更に、スイッチング手段に並列接続されたダイオードを有し、
オン／オフタイミング制御手段は、スイッチング手段がオフで、ダイオードの電路がオンの場合に、電流検出手段により検出された検出電流の交流波形のピークタイミングに基づき、ダイオードの電路をオフにしてスイッチング手段のオン／オフタイミング信号を出力するように構成した。
【００８１】
図１２は、実施形態６に係る電源装置の制御回路（及び電源装置）を説明するための図である。図１３は、そのタイミングチャートを説明するための図である。
図１に示す実施形態１に係る電源装置の制御回路（及び電源装置）及び図４のタイミングチャート等と共通する点は省略して説明する。
図１２中、ＰＷ２は電源装置で、２は制御回路である。
【００８２】
図１２の制御回路２では、出力側トランジスタ（スイッチング手段）Ｑ１とダイオードＤ１が並列接続されている。出力側トランジスタＱ１には電路スイッチＳＷ１３が直列に接続され、ダイオードＤ１にはダイオード用スイッチＳＷ１１が直列接続されている。
【００８３】
出力側トランジスタＱ２にはダイオードＤ２が並列接続されている。出力側トランジスタＱ２には電路スイッチＳＷ１４が直列に接続され、ダイオードＤ２にはダイオード用スイッチＳＷ１２が直列接続されている。
【００８４】
なお、ダイオード用スイッチＳＷ１１、ＳＷ１２、及び、電路スイッチＳＷ１３、ＳＷ１４は、出力側トランジスタＱ１、Ｑ２と同じトランジスタで構成した。説明を分かりやすくするため、スイッチの記号で表している。
また、電路スイッチＳＷ１３、ＳＷ１４は、出力側トランジスタ（スイッチング手段）Ｑ１、Ｑ２と重なるため、本来的には不要である。
【００８５】
ダイオード用スイッチＳＷ１１と電路スイッチＳＷ１３は、オン／オフタイミング制御手段３１からのダイオード用スイッチオン／オフ信号ＰＳＷ１でオン／オフ制御される。ダイオード用スイッチＳＷ１１と電路スイッチＳＷ１３のオン／オフは、互いに逆の関係にあり、ダイオード用スイッチＳＷ１１がオンの場合には電路スイッチＳＷ１３はオフ、ダイオード用スイッチＳＷ１１がオフの場合には電路スイッチＳＷ１３はオンとなる。
【００８６】
同様に、ダイオード用スイッチＳＷ１２と電路スイッチＳＷ１４は、オン／オフタイミング制御手段３１からのダイオード用スイッチオン／オフ信号ＰＳＷ１でオン／オフ制御される。ダイオード用スイッチＳＷ１２と電路スイッチＳＷ１４のオン／オフは、互いに逆の関係にあり、ダイオード用スイッチＳＷ１２がオンの場合には電路スイッチＳＷ１４はオフ、ダイオード用スイッチＳＷ１２がオフの場合には電路スイッチＳＷ１４はオンとなる。
【００８７】
ダイオード用スイッチオン／オフ信号ＰＳＷ１がダイオード用スイッチＳＷ１１オン、電路スイッチＳＷ１３オフ信号の場合、ダイオードＤ１の電路が導通し、出力側トランジスタＱ１の電路は遮断される。（また、ダイオードＤ２の電路が導通し、出力側トランジスタＱ１の２の電路が遮断される。）
ここでは、第１の二次コイルＣＬ２−１側について説明する。第２の二次コイルＣＬ２−２側も同様であり説明を省略する。
【００８８】
電源装置ＰＷ２をパワーオンした最初の状態で、オン／オフタイミング制御手段３１から出るダイオード用スイッチオン／オフ信号ＰＳＷ１は、ダイオード用スイッチＳＷ１１オン、電路スイッチＳＷ１３オフ（ダイオード用スイッチＳＷ１２オン、電路スイッチＳＷ１４オフ）の信号である。するとダイオードＤ１の電路（及びダイオードＤ２の電路）が導通し、出力側トランジスタＱ１の電路（及び出力側トランジスタＱ２の電路）は遮断される。この状態では、ダイオードＤ１（及びＤ２）による整流が行われる。電力損失はあってもダイオードＤ１（及びＤ２）により自動的に整流される。
【００８９】
図１３に示すように、ダイオードＤ１により、検出電流は、ゼロクロスタイミングｔ０１〜ｔ０２の区間で、ダイオードＤ１の順方向電圧降下分遅れたタイミングｔ１１でゼロから立ち上がり、ｔ１２でゼロに降下する。ゼロクロスタイミングｔ０２〜ｔ０３区間では、ダイオードＤ１は逆方向に印加されるから電流ＩＤはゼロとなる。
【００９０】
ゼロクロスタイミングｔ０３〜ｔ０４の区間で、ダイオードＤ１の順方向電圧降下分遅れたタイミングｔ２１でゼロから立ち上がり、ｔ２２でゼロに降下する。ゼロクロスタイミングｔ０４〜ｔ０５区間では、ダイオードＤ１は逆方向に印加されるから電流ＩＤはゼロとなる。
【００９１】
図５で説明したと同様に、オン／オフタイミング制御手段３１は、電流波形ＩＤの、ある値の電流値ＩＤＴのタイミングｔ３１、ｔ３２、ｔ４１、ｔ４２を検出する。
【００９２】
タイミングｔ３１〜ｔ３２は期間Ｔ０１が２つで形成されているから、この期間内の電流波形ＩＤのピークタイミングｔ１が検出できる。
同様に、タイミングｔ４１〜ｔ４２は期間Ｔ０１が２つで形成されているから、この期間内の電流波形ＩＤのピークタイミングｔ３が検出できる。
タイミング期間ｔ３１〜ｔ４１は１周期Ｔである。
【００９３】
ピークタイミングｔ３から（３／４）・Ｔ後のゼロクロスタイミングｔ０５で、オン／オフタイミング制御手段３１は、ダイオード用スイッチオン／オフ信号ＰＳＷ１を、それまでと逆にし、ダイオード用スイッチＳＷ１１オフ、電路スイッチＳＷ１３オン（及びダイオード用スイッチＳＷ１２オフ、電路スイッチＳＷ１４オン）に切り替える。
【００９４】
すると、ダイオードＤ１の電路が遮断され、出力側トランジスタＱ１の電路が導通する。（また、ダイオードＤ２の電路が遮断され、出力側トランジスタＱ２の電路が導通する。）
同時に、タイミングｔ０５でオン／オフタイミング信号Ｐ１をオンとし、ｔ０５〜（１／４）・Ｔ期間、即ちｔ０５〜ｔ０６までオンにする。すると、第１の二次コイルＣＬ２−１側から、ゼロクロスタイミングｔ０５、ｔ０６に沿った出力が出る。
【００９５】
ゼロクロスタイミングｔ０６〜ｔ０７のタイミングでは、第２の二次コイルＣＬ２−２側から、同様に、ゼロクロスタイミングｔ０６、ｔ０７に沿った出力が出る。
以後、（１／４）・Ｔ毎に、オン／オフタイミング信号Ｐ１のオン／オフ出力を切り替えることにより、ゼロクロスタイミングに沿った出力が出る。
【００９６】
このようにすると、ゼロクロスタイミングに補正する前にダイオードによる電力の損失があっても自動的に整流することができる。
［実施形態７］
【００９７】
実施形態７は、実施形態３と６とを合わせた実施形態である（図４、１２、１３参照）。
ゼロクロスタイミングｔ０５、ｔ０６は、実施形態１と同様に、ピークタイミングｔ１、ｔ３に基づいて決めた。
しかし、タイミングｔ０７、ｔ０８は、ピークタイミングｔ３、ｔ５に基づいて決めた。
以降、タイミングｔ０９、ｔ１０（図示せず）は、ピークタイミングｔ５、ｔ７に基づいて決める。オン／オフタイミング信号のオン／オフ切替タイミングを、ピークタイミング割り出し対象とする検出電流ＩＤの波形を切替タイミングに近い波形にして行った。
このようにすると、ピークタイミングのずれが蓄積されるリスクを低減でき、電力損失を低減できる。
【００９８】
［実施形態８］
実施形態８の記載の電源装置の制御回路では、オン／オフタイミング制御手段を、補正前のオン／オフタイミング信号のオン／オフタイミングを、前記補正前のオン／オフタイミングとゼロクロスタイミングとの間になるように補正したオン／オフタイミング信号を出力する構成とした。
【００９９】
図１４は、実施形態８に係る電源装置の制御回路（及び電源装置）でのオン／オフタイミングを説明するための図である。
第１の二次コイルＣＬ２−１側で説明する。
【０１００】
図４で説明したように、図１４において、検出電流ＩＤ−０（破線）は、オン／オフタイミング制御手段３１で出力側トランジスタＱ１のオン／オフが理想的に行われた場合に電流検出手段２２で検出される第１の二次コイルＣＬ２−１の電流を示すタイミングｔ０１、ｔ０２、・・ｔ０５、ｔ０６は、ゼロクロスタイミングである。
【０１０１】
補正前のタイミングを補正後もそのまま同じタイミングにすると、オン／オフタイミング制御手段３１から出力されるオン／オフタイミング信号Ｐ１のオン／オフ切替タイミングは、ゼロクロスタイミングｔ０５に対しｔ５１であるが、これをゼロクロスタイミングｔ０５と補正前のｔ５１との間のタイミングｔ５１Ｙとした。また、補正前のタイミングｔ０６に対し、ｔ５２とｔ０６との間のタイミングｔ５２Ｙとした。
オン／オフ切替タイミングをこのようにすると、オン／オフ切替タイミングがゼロクロスタイミングであると、補正前に比べて電力損失を低減でき、また、万一、逆相の出力が生じる可能性を低くすることができる。
【０１０２】
［実施形態９］
実施形態１では出力側トランジスタ（スイッチング手段）Ｑ１、Ｑ２を窒化ガリウム半導体チップで構成したが、実施形態９ではその代わりにシリコンカーバイド半導体チップを用いた。
シリコンカーバイド半導体チップは、半導体の材料としてシリコンカーバイド（ＳｉＣ）を使用した半導体チップである。シリコンカーバイドはシリコン（Ｓｉ）と炭素（Ｃ）を用いて構成される。
【０１０３】
絶縁破壊電界強度がシリコン（Ｓｉ）の約１０倍、バンドギャップがシリコンの約３倍と優れている。また、ｐ型、ｎ型の制御が広い範囲で可能である。また、シリコンの限界とされる２００℃を超える高温での動作も可能である。
【０１０４】
［実施形態１０］
実施形態１では出力側トランジスタ（スイッチング手段）Ｑ１、Ｑ２を窒化ガリウム半導体チップで構成したが、実施形態１０ではその代わりに所謂シリコン基板上に縦型構造で半導体スイッチを構成した半導体チップを用いた。
ソース電極とドレイン電極がシリコン基板の厚さ方向の両面上に形成されたチップである。
主原料がシリコン基板であるため入手しやすく、また耐圧性に優れる。
【０１０５】
以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の形態において実施することが可能であり、例えば、次のような変形も可能である。
【０１０６】
（１）出力側トランジスタ（スイッチング手段）Ｑ１、Ｑ２の双方に電流検出コイル２１を配置した電流検出手段２２を設ける。
（２）入力側トランジスタ、Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４としてＭＯＳトランジスタを用いる。
【符号の説明】
【０１０７】
Ｑ１、Ｑ２…出力側トランジスタ（スイッチング手段）、Ｓ…ソース電極、Ｄ…ドレイン電極、Ｇ…ゲート電極、Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４…入力側トランジスタ、Ｐ１、Ｐ２…オン／オフタイミング信号、Ｅ…エミッタ電極、Ｃ…コレクタ電極、Ｇ…ゲート電極、ＦＤ…ダイオード、ＶＩ…入力電圧、Ｃ１…入力コンデンサ、Ｐ１１、Ｐ１２…入力側タイミング信号、ＣＬ１１…一次側コイル、Ｃ１１…一次側コンデンサ、Ｔ…トランス、ＣＬ１…一次コイル、ＣＬ２…二次コイル、ＣＬ２−１…二次コイルの一部、ＣＬ２−２…二次コイルの一部、ＴＶＯ−１…第１の出力端子、ＴＶＯ−２…第２の出力端子、ＰＷ１、ＰＷ２…電源装置、２１…電流検出コイル、２２…電流検出手段、１、２…制御回路、３１…オン／オフタイミング制御手段、ＩＤ…電流（検出電流、検出対象の電流）、ＩＤＩ…電流検出指令信号、ＣＯ…出力コンデンサ、ＶＯ…出力電圧、ＲＯ…負荷、ＣＬ２２…コイル、ＲＬ…抵抗、ＥＯ…電圧、ＶＯＰ、Ｅ…電圧、ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６、ｔ７…ピークタイミング、ｔ０１、ｔ０２、ｔ０３、ｔ０４、ｔ０５、ｔ０６、ｔ０７、ｔ０８…ゼロクロスタイミング、ｔ１１、ｔ１２、ｔ２１、ｔ２２…抵抗、ＩＤ−０…損失ゼロの場合に一次コイルＣＬ２−１を流れる電流、ＩＤ…一次コイルＣＬ２−１を流れる電流、ＩＤＴ…一次コイルＣＬ２−１を流れる電流（一定値）、ｔ３１、ｔ３２、ｔ４１、ｔ４２…電流値がＩＤＴのタイミング、Ｔ…周期、Ｔ０１…ｔ３１〜ｔ１、ｔ１〜ｔ３２、ｔ４１〜ｔ３、ｔ３〜Ｔ４２の時間、３１１…ピークタイミング検出手段、３１２…周期検出手段、３１３…（オン／オフ）タイミング発生手段、３１４…ゼロクロスタイミング検出手段、３１５…(オン／オフ)タイミング発生手段、ＳＷ１１、ＳＷ１２…ダイオード用スイッチ、ＳＷ１３、ＳＷ１４…電路スイッチ、ＰＳＷ１、ＰＳＷ２…ダイオード用スイッチオン／オフ信号、ＴＸ…ゼロクロスタイミングｔ０１〜ＶＯ立ち上がりタイミング（ＣＬ２−１側、平滑前）又はＶＯ立下りタイミング（ＣＬ２−１側、平滑前）〜ゼロクロスタイミングｔ１２の時間間隔、ＴＸ…ゼロクロスタイミングｔ０１〜ＶＯ立ち上がりタイミング（ＣＬ２−１側、平滑前）間の時間又はＶＯ立下りタイミング（ＣＬ２−１側、平滑前）・ゼロクロスタイミングｔ１２間の時間間隔、Ｐ−ＣＯＮＴ…制御回路、Ｐ−Ｖｏｕｔ…出力電圧、Ｐ−Ｐ１…駆動信号、Ｐ−ＳＷ１…メインスイッチ、Ｐ−Ｖｉｎ…入力電圧、Ｐ−Ｔ…トランス、Ｐ−Ｎ１…一次巻線（コイル）、Ｐ−Ｉｎ１…電流、Ｐ−Ｎ２…二次巻線（コイル）、Ｐ−Ｄ２…ダイオード、Ｐ−Ｉｄ２…電流、Ｐ−Ｃ２…平滑用コンデンサ、Ｐ−ＣＤＴ…電流検出器、ｄｔ…検出信号、Ｐ−ＳＷ２…同期整流スイッチ、Ｐ−Ｉｎ２…電流、Ｐ−ＳＷ２…同期整流スイッチ、Ｐ−Ｉｓｗ２…電流、Ｐ−Ｉｄ２…電流、Ｐ−Ｃ１…入力側コンデンサ
【図１】
2020089132.tif 000003
【図２】
2020089132.tif 000004
【図３】
2020089132.tif 000005
【図４】
2020089132.tif 000006
【図５】
2020089132.tif 000007
【図６】
2020089132.tif 000008
【図７】
2020089132.tif 000009
【図８】
2020089132.tif 000010
【図９】
2020089132.tif 000011
【図１０】
2020089132.tif 000012
【図１１】
2020089132.tif 000013
【図１２】
2020089132.tif 000014
【図１３】
2020089132.tif 000015
【図１４】
2020089132.tif 000016
【図１５】
2020089132.tif 000017