(57)【要約】      （修正有）【課題】より簡単に、昇圧回路の出力電圧が高いほど低い電圧を生成する。【解決手段】電源電圧生成回路２は、昇圧回路１０と、電位生成回路６０を有している。昇圧回路１０は、高電位配線１２と、低電位配線１４と、中間配線１６と、ダイオード２６、２８と、メインスイッチング素子２２、２４と、駆動回路２２ａ、２４ａと、を有する。駆動回路は、メインスイッチング素子の信号端子に、メインスイッチング素子をオンさせるオン電位とメインスイッチング素子をオフさせるオフ電位の間で変化する制御信号を印加し、制御信号のデューティ比を変更可能である。電位生成回路は、電位制御スイッチング素子６４を備えており、電位制御スイッチング素子のデューティ比が低いほど低い電位を生成する。制御信号に基づく信号が電位制御スイッチング素子の信号端子に印加される。【選択図】図１
2020156210.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧生成回路であって、
昇圧回路と、
電位生成回路、
を有しており、
前記昇圧回路が、
高電位配線と、
低電位配線と、
中間配線と、
カソードが前記高電位配線に接続されており、アノードが前記中間配線に接続されているダイオードと、
前記中間配線と前記低電位配線の間に接続されているメインスイッチング素子と、
前記メインスイッチング素子の信号端子に、前記メインスイッチング素子をオンさせるオン電位と前記メインスイッチング素子をオフさせるオフ電位の間で変化する制御信号を印加し、前記制御信号のデューティ比を変更可能な駆動回路、
を有しており、
前記電位生成回路が、電位制御スイッチング素子を備えており、前記電位制御スイッチング素子のデューティ比が低いほど低い電位を生成し、
前記制御信号に基づく信号が前記電位制御スイッチング素子の信号端子に印加される、昇圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、電源電圧生成回路に関する。
【０００２】
特許文献１には、オペアンプの出力電圧に応じてオペアンプに供給する電源電圧を変化させることで、オペアンプの消費電力を低減することが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−３５５０５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
昇圧回路を備える電源電圧生成回路が知られている。このような電源電圧生成回路において、昇圧回路の出力電圧が高いほど低い電位を生成する電位生成回路を設け、その電位生成回路が生成した電位を電源電圧生成回路内または外部回路で利用する場合がある。このような電位生成回路は、電位制御スイッチング素子を備えており、電位制御スイッチング素子のデューティ比が低いほど低い電位を生成するように構成されている。したがって、電源電圧生成回路は、昇圧回路の出力電圧を検出するとともに検出された出力電圧が高いほどデューティ比が低くなるように信号を生成して電位制御スイッチング素子に供給する信号生成回路を有している。信号生成回路がこのような信号を生成することで、昇圧回路の出力電圧が高いほど電位生成回路で低い電位を生成することが可能となる。しかしながら、このような信号生成回路は複雑かつ大型であるので、信号生成回路を設けると電源電圧生成回路全体が大型化する。本明細書では、より簡単に、昇圧回路の出力電圧が高いほど低い電圧を生成することが可能な技術を提案する。
【課題を解決するための手段】
【０００５】
本明細書が開示する電源電圧生成回路は、昇圧回路と、電位生成回路を有している。前記昇圧回路は、高電位配線と、低電位配線と、中間配線と、ダイオードと、メインスイッチング素子と、駆動回路を有する。前記ダイオードのカソードが前記高電位配線に接続されており、前記ダイオードのアノードが前記中間配線に接続されている。前記メインスイッチング素子は、前記中間配線と前記低電位配線の間に接続されている。前記駆動回路は、前記メインスイッチング素子の信号端子に、前記メインスイッチング素子をオンさせるオン電位と前記メインスイッチング素子をオフさせるオフ電位の間で変化する制御信号を印加し、前記制御信号のデューティ比を変更可能である。前記電位生成回路は、電位制御スイッチング素子を備えており、前記電位制御スイッチング素子のデューティ比が低いほど低い電位を生成する。前記制御信号に基づく信号が前記電位制御スイッチング素子の信号端子に印加される。
【０００６】
なお、スイッチング素子の信号端子は、スイッチング素子をオン−オフするための信号が印加される端子を意味する。ゲート型スイッチング素子では信号端子はゲート端子であり、バイポーラジャンクショントランジスタでは信号端子はベース端子である。
【０００７】
この電源電圧生成回路では、メインスイッチング素子の信号端子に制御信号が印加されるとともに、制御信号のデューティ比が変更可能である。一般に昇圧回路では、メインスイッチング素子がオンする期間の比率（すなわち、制御信号のデューティ比）が高いほど、昇圧回路の出力電圧が高くなる。したがって、制御信号のデューティ比は、昇圧回路の出力電圧の大きさと相関を有する。また、この昇圧回路では、制御信号に基づく信号が電位制御スイッチング素子の信号端子に印加される。制御信号のデューティ比が昇圧回路の出力電圧の大きさと相関を有するので、制御信号に基づく信号（電位制御スイッチング素子の信号端子に印加される信号）のデューティ比と昇圧回路の出力電圧の大きさに相関を持たせることができる。このため、昇圧回路の出力電圧が高いほど電位生成回路が生成する電位が低くなるように、電位制御スイッチング素子の信号端子に印加される信号のデューティ比を制御することができる。このように、制御信号に基づく信号を電位制御スイッチング素子の信号端子に印加することで、従来よりも簡単に、昇圧回路の出力電圧が高いほど低い電位を電位生成回路で生成することができる。
【図面の簡単な説明】
【０００８】
【図１】実施例１の昇圧回路の回路図。
【図２】デューティ比が大きい場合のゲート信号Ｖｇと、そのゲート信号Ｖｇに対応する反転信号Ｖｇｒを示すグラフ。
【図３】デューティ比が小さい場合のゲート信号Ｖｇと、そのゲート信号Ｖｇに対応する反転信号Ｖｇｒを示すグラフ。
【図４】実施例２の昇圧回路の回路図。
【発明を実施するための形態】
【実施例１】
【０００９】
図１に示す実施形態の電源電圧生成回路２は、昇圧回路１０、インバータ回路８０、モニタ回路４０、及び、電位生成回路６０を有している。
【００１０】
昇圧回路１０は、高電位配線１２、低電位配線１４、中間配線１６、平滑化コンデンサ１８、リアクトル２０、ＩＧＢＴ（insulated gate bipolar transistor）２２、２４、ダイオード２６、２８、及び、バッテリ３０を有している。中間配線１６は、リアクトル２０を介してバッテリ３０の正極に接続されている。低電位配線１４は、バッテリ３０の負極に接続されている。平滑化コンデンサ１８は、バッテリ３０の正極と負極の間に接続されている。ＩＧＢＴ２２のコレクタは高電位配線１２に接続されている。ＩＧＢＴ２２のエミッタは中間配線１６に接続されている。ＩＧＢＴ２４のコレクタは中間配線１６に接続されている。ＩＧＢＴ２４のエミッタは低電位配線１４に接続されている。ダイオード２６のカソードは高電位配線１２に接続されている。ダイオード２６のアノードは中間配線１６に接続されている。ダイオード２８のカソードは中間配線１６に接続されている。ダイオード２８のアノードは低電位配線１４に接続されている。ＩＧＢＴ２２のゲートはゲート駆動回路２２ａに接続されている。ＩＧＢＴ２４のゲートはゲート駆動回路２４ａに接続されている。ゲート駆動回路２２ａ、２４ａによって、ＩＧＢＴ２２とＩＧＢＴ２４は交互にオンするように制御される。昇圧回路１０は、バッテリ３０の出力電圧ＶＬを昇圧し、高電位配線１２と低電位配線１４の間に昇圧した電圧（出力電圧ＶＨ）出力する。また、昇圧回路１０は、高電位配線１２と低電位配線１４の間の電圧を降圧し、降圧した電圧をバッテリ３０に印加することもできる。高電位配線１２と低電位配線１４には、インバータ回路８０が接続されている。インバータ回路８０は、複数のＩＧＢＴ８０ａを有している。各ＩＧＢＴ８０ａは、ゲート駆動回路８０ｂにより制御される。昇圧回路１０の出力電圧ＶＨは、インバータ回路８０に印加される。インバータ回路８０は、出力電圧ＶＨを三相交流電力に変換し、三相交流電力を負荷８２（例えば、モータ）に供給する。
【００１１】
ゲート駆動回路２４ａは、ＩＧＢＴ２４のゲートにゲート信号Ｖｇを印加する。図２に示すように、ゲート信号Ｖｇは、ゲートオン電位Ｖｏｎ（高電位）とゲートオフ電位Ｖｏｆｆ（低電位）の間で周期的に変化する信号である。ゲートオン電位Ｖｏｎは、ＩＧＢＴ２４のゲート閾値よりも高い電位である。ゲートオフ電位Ｖｏｆｆは、ＩＧＢＴ２４のゲート閾値よりも低い電位である。したがって、ゲート信号Ｖｇがゲートオン電位ＶｏｎであるときにＩＧＢＴ２４はオンし、ゲート信号Ｖｇがゲートオフ電位ＶｏｆｆであるときにＩＧＢＧ２４はオフする。ゲート駆動回路２４ａは、ゲート信号Ｖｇのデューティ比Ｄ１を変更することができる。なお、デューティ比Ｄ１は、ゲート信号Ｖｇがゲートオン電位Ｖｏｎである期間をＴｏｎとし、ゲート信号Ｖｇがゲートオフ電位Ｖｏｆｆである期間をＴｏｆｆとしたときに、Ｄ１＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）により表される値である。すなわち、デューティ比Ｄ１は、ＩＧＢＴ２４がオンしている期間の比率を表す。デューティ比Ｄ１が大きいほど、昇圧回路１０の出力電圧ＶＨが高くなる。出力電圧ＶＨは、ＶＨ＝ＶＬ／（１−Ｄ１）の関係を満たす。
【００１２】
モニタ回路４０は、出力電圧ＶＨをモニタする。モニタ回路４０は、オペアンプ４２とオペアンプ４４を有している。オペアンプ４２の反転入力端子は、抵抗Ｒ１を介して高電位配線１２に接続されている。オペアンプ４２の非反転入力端子は、抵抗Ｒ２を介して低電位配線１４に接続されている。オペアンプ４２の出力端子は、出力電圧ＶＨに対して負の相関を有する電位ＶＰ１を出力する。すなわち、出力電圧ＶＨが高いほど、オペアンプ４２の出力電位ＶＰ１は低くなる。一例では、オペアンプ４２の出力電位ＶＰ１は、０〜５Ｖの範囲で、出力電圧ＶＨが高いほど低くなるように変化する。オペアンプ４２の出力端子は、オペアンプ４４の非反転入力端子に接続されている。オペアンプ４４の反転入力端子は、オペアンプ４４の出力端子に接続されている。オペアンプ４４は、いわゆるバッファ回路（ボルテージフォロワ回路）を構成している。したがって、オペアンプ４４の出力電位ＶＰ２は、オペアンプ４２の出力電位ＶＰ１と等しい。一例では、オペアンプ４４の出力電位ＶＰ２は、０〜５Ｖの範囲で、出力電圧ＶＨが高いほど低くなるように変化する。このように、モニタ回路４０は、出力電圧ＶＨに応じて変化する電位ＶＰ２を出力する。オペアンプ４４のマイナス電源端子は、グランドに接続されていえる。オペアンプ４４のプラス電源端子４４ａは、電位生成回路６０に接続されている。
【００１３】
オペアンプ４４が正常に動作するためには、オペアンプ４４の各入出力端子（すなわち、非反転入力端子、反転入力端子、及び、出力端子）に印加される電位よりも高い電位が、プラス電源端子４４ａに印加されている必要がある。他方、プラス電源端子４４ａに印加される電位が高いと、オペアンプ４４の消費電力が高くなる。このため、オペアンプ４４の各入出力端子に印加される電位が低い場合には、プラス電源端子４４ａに印加される電位を低くすることで、オペアンプ４４の消費電力を低減することができる。電位生成回路６０は、プラス電源端子４４ａに印加される電位を適切に制御することで、オペアンプ４４の消費電力を低減する。
【００１４】
電位生成回路６０は、オペアンプ４４のプラス電源端子４４ａに供給する電位を生成する。電位生成回路６０は、反転回路６２、ＩＧＢＴ６４、及び、コンデンサ６６を有している。反転回路６２の入力端子は、ゲート駆動回路２４ａに接続されている。反転回路６２の入力端子には、ゲート駆動回路２４ａからゲート信号Ｖｇが入力される。反転回路６２は、ゲート信号Ｖｇを反転した反転信号Ｖｇｒを出力する。ＩＧＢＴ６４のゲートは、反転回路６２の出力端子に接続されている。ＩＧＢＴ６４のゲートには、反転回路６２によって反転信号Ｖｇｒが印加される。ＩＧＢＴ６４のコレクタは、電源配線６８に接続されている。電源配線６８には、電位Ｖｅが印加されている。電位Ｖｅは、オペアンプ４４の出力電位ＶＰ２の変動範囲の上限値よりも高い固定電位である。ＩＧＢＴ６４のエミッタは、出力配線６９に接続されている。出力配線６９は、オペアンプ４４のプラス電源端子４４ａに接続されている。コンデンサ６６は、出力配線６９とグランドの間に接続されている。
【００１５】
ＩＧＢＴ６４のゲートに反転信号Ｖｇｒが印加されると、ＩＧＢＴ６４が繰り返しスイッチングする。ＩＧＢＴ６４がオンすると、電源配線６８からコンデンサ６６に電流が流れ、コンデンサ６６が充電される。これによって、出力配線６９の電位Ｖｏｕｔが上昇する。つまり、出力配線６９には、電源配線６８の電位Ｖｅを降圧した電位が出力される。出力配線６９の電位Ｖｏｕｔは、ＩＧＢＴ６４がオンしている期間の比率（すなわち、デューティ比）が高いほど高くなる。すなわち、出力配線６９の電位Ｖｏｕｔは、反転信号Ｖｇｒのデューティ比Ｄ２が高いほど高くなる。より詳細には、Ｖｏｕｔ＝Ｖｅ・（１−Ｄ２）の関係が満たされる。反転信号Ｖｇｒのデューティ比Ｄ２を変更することによって、出力配線６９の電位Ｖｏｕｔを変更することができる。
【００１６】
上述したように、ゲート信号Ｖｇのデューティ比Ｄ１は変更可能である。デューティ比Ｄ１が変更されると、ゲート信号Ｖｇを反転させた反転信号Ｖｇｒのデューティ比Ｄ２も変更される。図２は、デューティ比Ｄ１が大きい場合のゲート信号Ｖｇと、その場合の反転信号Ｖｇｒを示している。図２に示すように、反転信号Ｖｇｒは、ゲート信号Ｖｇを反転させた波形の信号である。すなわち、ゲート信号Ｖｇがゲートオン電位Ｖｏｎであるときに反転信号Ｖｇｒがゲートオフ電位Ｖｏｆｆとなり、ゲート信号Ｖｇがゲートオフ電位Ｖｏｆｆであるときに反転信号Ｖｇｒはゲートオン電位Ｖｏｎとなる。図３は、デューティ比Ｄ１が小さい場合のゲート信号Ｖｇと反転信号Ｖｇｒを示している。図３に示すように、ゲート信号Ｖｇのデューティ比Ｄ１が小さくなると、反転信号Ｖｇｒのデューティ比Ｄ２が大きくなる。反転信号Ｖｇｒのデューティ比Ｄ２は、ゲート信号Ｖｇのデューティ比Ｄ１に対して、Ｄ２＝１−Ｄ１の関係を満たす。このように、ゲート信号Ｖｇのデューティ比Ｄ１が小さいほど、反転信号Ｖｇｒのデューティ比Ｄ２が大きくなる。
【００１７】
図３のようにゲート信号Ｖｇのデューティ比Ｄ１が小さい場合には、昇圧回路１０の出力電圧ＶＨが低くなる。この場合、モニタ回路４０の出力電位ＶＰ２が、高電位（上限値（例えば、５Ｖ）に近い値）となる。他方、ゲート信号Ｖｇのデューティ比Ｄ１が小さい場合には、反転信号Ｖｇｒのデューティ比Ｄ２が大きくなる。このため、電位生成回路６０の出力電位Ｖｏｕｔが高い電位（オペアンプ４４の出力電位ＶＰ２の上限値（例えば、５Ｖ）よりも高い値）となる。このため、オペアンプ４４は、正常に動作することができる。したがって、モニタ回路４０は、出力電圧ＶＨに正確に対応する電位ＶＰ２を出力することができる。
【００１８】
図２のようにゲート信号Ｖｇのデューティ比Ｄ１が大きい場合には、昇圧回路１０の出力電圧ＶＨが高くなる。この場合、モニタ回路４０の出力電位ＶＰ２が、低電位（下限値（例えば、０Ｖ）に近い値）となる。他方、ゲート信号Ｖｇのデューティ比Ｄ１が大きい場合には、反転信号Ｖｇｒのデューティ比Ｄ２が小さくなる。このため、電位生成回路６０の出力電位Ｖｏｕｔが低い電位（オペアンプ４４の出力電位ＶＰ２の下限値（例えば、０Ｖ）よりも所定量だけ高い値）となる。このように、オペアンプ４４のプラス電源端子４４ａに供給する出力電位Ｖｏｕｔを低くしても、オペアンプ４４の出力電位ＶＰ２がそれ以上に低いので、オペアンプ４４は正常に動作することができる。すなわち、モニタ回路４０は、出力電圧ＶＨに正確に対応する電位ＶＰ２を出力することができる。また、このように、出力電位Ｖｏｕｔを低い値に制御することで、オペアンプ４４の消費電力を低減することができる。
【００１９】
以上に説明したように、実施例１の電源電圧生成回路２によれば、昇圧回路１０の出力電圧ＶＨに正確に対応する出力電位ＶＰ２をモニタ回路４０で出力することできる一方で、出力電圧ＶＨが低いときにオペアンプ４４の消費電力を低減することができる。
【００２０】
なお、上述したように、反転回路６２は、ゲート信号Ｖｇを反転した反転信号Ｖｇｒを出力するものである。ゲート信号Ｖｇのデューティ比Ｄ１が高いほど出力電位Ｖｏｕｔが高くなり、ゲート信号Ｖｇのデューティ比Ｄ１が高いほど反転信号Ｖｇｒのデューティ比Ｄ２が低くなるので、出力電位Ｖｏｕｔが高いほど反転信号Ｖｇｒのデューティ比Ｄ２は低くなる。このように、反転回路６２によれば、出力電位Ｖｏｕｔが高いほどデューティ比が低くなる信号を簡単に生成することができる。なお、反転回路６２の代わりに、出力電圧ＶＨを検出し、その検出値の大きさに応じてデューティ比を変更する信号生成回路を使用することもできる。例えば、出力電圧ＶＨと相関を有する出力電位ＶＰ２を検出し、出力電位ＶＰ２が低いほどデューティ比が低くなるように信号を生成する信号生成回路を設けることもできる。このような信号生成回路でも、出力電位Ｖｏｕｔが高いほどデューティ比が低くなる信号を生成することは可能である。しかしながら、このような信号生成回路（すなわち、出力電圧ＶＨ（例えば、出力電位ＶＰ２）を検出し、その検出値の大きさに基づいてデューティ比を決定して信号を生成する回路）では、回路構成が複雑化、大型化する。これに対し、上述した反転回路６２は、ゲート信号Ｖｇを反転するだけで、出力電位Ｖｏｕｔが高いほどデューティ比が低くなる信号（すなわち、反転信号Ｖｇｒ）を生成することができる。このため、出力電位Ｖｏｕｔが高いほど低い電圧を生成する生成回路６０を簡単な構成で実現することができる。すなわち、電位生成回路６０を、簡単化、小型化することができる。したがって、電源電圧生成回路２自体を小型化することができる。
【実施例２】
【００２１】
図４は、実施例２の電源電圧生成回路を示している。実施例２の電源電圧生成回路では、電位生成回路６０の出力電位Ｖｏｕｔが、インバータ回路８０の各ＩＧＢＴ８０ａのゲート電位を制御する各ゲート駆動回路８０ｂに入力される。各ゲート駆動回路８０ｂは、ＩＧＢＴ８０ａのゲートの電位を、ゲートオン電位とゲートオフ電位の間で変化させる。ここで、各ゲート駆動回路８０ｂは、出力電位Ｖｏｕｔを、ゲートオン電位として用いる。上述したように、出力電圧ＶＨが高いほど出力電位Ｖｏｕｔは低くなる。すなわち、実施例２では、ＩＧＢＴ８０ａのゲートオン電位（すなわち、出力電位Ｖｏｕｔ）が、出力電圧ＶＨが高いほど低くなる。
【００２２】
サージや負荷短絡等の影響によって、ＩＧＢＴ８０ａに過電流が流れる場合がある。過電流が流れたときに、各ゲート駆動回路８０ｂは、ＩＧＢＴ８０ａをオフさせてＩＧＢＴ８０ａを過電流から保護する。昇圧回路１０の出力電圧ＶＨが高いほどＩＧＢＴ８０ａに高い過電流が流れやすい。このため、出力電圧ＶＨが高いほど、過電流が流れたときにＩＧＢＴ８０ａをより素早くオフさせる必要がある。オン状態においてＩＧＢＴ８０ａのゲートに印加されるゲートオン電位が低い方が、ゲート電位を短時間でゲートオフ電位まで引き下げることができるので、ＩＧＢＴ８０ａを素早くオフさせることができる。したがって、出力電圧ＶＨが高い場合（すなわち、高い過電流が流れるおそれがある場合）には、ＩＧＢＴ８０ａのゲートオン電位を低くすることで、ＩＧＢＴ８０ａを高い過電流から適切に保護することができる。他方、ＩＧＢＴ８０ａのゲートオン電位が高いほど、ＩＧＢＴ８０ａで生じる定常損失が小さくなる。したがって、出力電圧ＶＨが低い場合（すなわち、高い過電流が流れるおそれがない場合）には、ＩＧＢＴ８０ａのゲートオン電位を高くすることで、定常損失を抑制することができる。すなわち、出力電圧ＶＨが高いほどＩＧＢＴ８０ａのゲートオン電位を低くすることで、高い過電流が流れるおそれがあるときにはＩＧＢＴ８０ａを高い過電流から保護できるとともに、高い過電流が流れるおそれがないときにはＩＧＢＴ８０ａで生じる定常損失を低減することができる。上述したように、実施例２の電源電圧生成回路では、ＩＧＢＴ８０ａのゲートオン電位が、電位生成回路６０の出力電位Ｖｏｕｔである。上述したように、出力電圧ＶＨが高いほど出力電位Ｖｏｕｔは低くなる。したがって、実施例２の電源電圧生成回路によれば、高い過電流が流れるおそれがあるときにはＩＧＢＴ８０ａを高い過電流から保護できるとともに、高い過電流が流れるおそれがないときにはＩＧＢＴ８０ａで生じる定常損失を低減することができる。
【００２３】
なお、電位生成回路６０の出力電位Ｖｏｕｔを、昇圧回路１０のＩＧＢＴ２２、２４がオンするときのゲートオン電位として用いてもよい。この場合、ＩＧＢＴ２２、２４を高い過電流から保護できるとともに、ＩＧＢＴ２２、２４で生じる定常損失を低減することができる。
【００２４】
また、上述した実施例では、スイッチング素子としてＩＧＢＴが用いられていたが、ＦＥＴ（field effect transistor）やバイポーラジャンクショントランジスタ等を用いてもよい。
【００２５】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００２６】
２        ：電源電圧生成回路
１０      ：昇圧回路
１２      ：高電位配線
１４      ：低電位配線
１６      ：中間配線
１８      ：平滑化コンデンサ
２０      ：リアクトル
２２      ：ＩＧＢＴ
２４      ：ＩＧＢＴ
２６      ：ダイオード
２８      ：ダイオード
３０      ：バッテリ
４０      ：モニタ回路
４２      ：オペアンプ
４４      ：オペアンプ
４４ａ    ：プラス電源端子
６０      ：電位生成回路
６２      ：反転回路
６６      ：コンデンサ
６８      ：電源配線
６９      ：出力配線
８０      ：インバータ回路
８２      ：負荷
【図１】
2020156210.tif 000003
【図２】
2020156210.tif 000004
【図３】
2020156210.tif 000005
【図４】
2020156210.tif 000006