(57)【要約】【課題】プロセス過程で発生した欠陥を容易に検出できるＳｉＣデバイスの製造方法。【解決手段】本発明の一態様にかかるＳｉＣデバイスの製造方法は、エピタキシャル層を有するＳｉＣエピタキシャルウェハの前記エピタキシャル層にイオン注入をするイオン注入工程と、前記イオン注入工程の後に、前記ＳｉＣエピタキシャルウェハの欠陥を評価する評価工程と、を有し、前記評価工程は、前記ＳｉＣエピタキシャルウェハの表面検査をする表面検査工程と、前記ＳｉＣエピタキシャルウェハの表面に励起光を照射し、フォトルミネッセンス測定をするＰＬ検査工程と、前記表面検査で検出される表面欠陥像及び前記ＰＬ検査工程で検出されるＰＬ欠陥像から前記欠陥の程度を判定する工程と、を有する。【選択図】なし【特許請求の範囲】
【請求項１】
エピタキシャル層を有するＳｉＣエピタキシャルウェハの前記エピタキシャル層にイオン注入をするイオン注入工程と、
前記イオン注入工程の後に、前記ＳｉＣエピタキシャルウェハの欠陥を評価する評価工程と、を有し、
前記評価工程は、
前記ＳｉＣエピタキシャルウェハの表面検査をする表面検査工程と、
前記表面検査工程後に、前記表面検査で検出された欠陥を含む領域に励起光を照射し、フォトルミネッセンス測定をするＰＬ検査工程と、
前記表面検査で検出される表面欠陥像及び前記ＰＬ検査工程で検出されるＰＬ欠陥像から前記欠陥の程度を判定する判定工程と、を有するＳｉＣデバイスの製造方法。
【請求項２】
前記評価工程の後に、作製された各ＳｉＣデバイスに電圧を印加し、耐圧測定をする耐圧測定工程を有する、請求項１に記載のＳｉＣデバイスの製造方法。
【請求項３】
前記ＰＬ検査工程において、発光する発光部における輝度Ｓと、発光しない非発光部における発光強度Ｎと、の比が４．０以上の場合に、前記評価工程において評価した前記欠陥を不良と判断する、請求項１または２に記載のＳｉＣデバイスの製造方法。
【請求項４】
前記ＰＬ検査工程において、発光する発光部における輝度Ｓと、発光しない非発光部における発光強度Ｎと、の比が２．０以上の場合に、前記評価工程において評価した前記欠陥を不良と判断する、請求項１〜３のいずれかに記載のＳｉＣデバイスの製造方法。
【請求項５】
ＳｉＣエピタキシャルウェハの表面検査をする表面検査工程と、
ＳｉＣエピタキシャルウェハの表面に励起光を照射し、フォトルミネッセンス測定をするＰＬ検査工程と、
前記表面検査で検出される表面欠陥像及び前記ＰＬ検査工程で検出されるＰＬ欠陥像から欠陥の程度を判定する判定工程と、を有するＳｉＣデバイスの評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＣデバイスの製造方法および評価方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、特徴的な特性を有する。例えば、シリコン（Ｓｉ）と比べて、絶縁破壊電界は１桁大きく、バンドギャップは３倍大きく、熱伝導率は３倍程度高い。そのため、炭化珪素（ＳｉＣ）は、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
【０００３】
しかし、ＳｉＣデバイスには解決すべき多くの課題が残されている。
課題の一つとして製造プロセスの効率化があり、歩留まりの改善も課題の一つである。ＳｉＣの結晶成長技術は現在も発展途上にあるため、基板中に多くの結晶欠陥が存在する。これらの結晶欠陥がＳｉＣデバイスの特性を劣化させるデバイスキラー欠陥となり、歩留まりを阻害する大きな要因となっている。
【０００４】
結晶欠陥がＳｉＣデバイスの特性を劣化させる例として、耐圧不良や酸化膜破壊等がある。特許文献１に記載された発明は、ＳｉＣエピタキシャルウェハの欠陥部の位置を特定する工程を含む。欠陥部の位置はフォトルミネッセンス測定により特定される。欠陥部の特定されたＳｉＣエピタキシャルウェハは、素子を備え付けた後、耐圧測定が行われる。
【０００５】
特許文献１に記載された発明以外にも半導体薄膜製造の歩留まり改善を目的とした発明が行われている。特許文献２には、酸化物半導体薄膜の移動度およびストレス耐性を予測および推定する評価装置について記載されている。これらの評価は、フォトルミネッセンス測定により行われる。
【０００６】
特許文献３には、ＳｉＣバルク単結晶基板中の６Ｈ型の積層構造を含んだ欠陥領域を判別する欠陥評価方法について記載されている。この欠陥評価は、フォトルミネッセンス測定により行われる。６Ｈ型の積層構造は、電流リークを生み出す原因欠陥として知られている。
【０００７】
特許文献４には、フォトルミネッセンス測定により結晶欠陥の位置を特定する欠陥検出方法について記載されている。この欠陥検出方法では、半導体試料に励起光を照射し、半導体試料を励起光に対して走査することを特徴とする。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１６−２５２４１号公報
【特許文献２】特開２０１５−５６５８３号公報
【特許文献３】特開２０１１−２２０７４４号公報
【特許文献４】特開２０１７−１１１００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１及び２に記載にされたフォトルミネッセンス測定では、デバイスに影響を及ぼす欠陥を十分に特定することができない。例えば、傷等により酸化膜が破壊された欠陥を見出すことができない。酸化膜破壊が生じた欠陥部は、リークの原因となる。
【００１０】
また特許文献３及び４に記載のフォトルミネッセンス測定は、ＳｉＣインゴット又はＳｉＣウェハに対して行っている。したがって、ＳｉＣウェハ上にデバイスを形成する過程で生じたプロセス欠陥を特定することはできない。
【００１１】
本発明は、プロセス過程で発生した欠陥を容易に検出できるＳｉＣデバイスの製造方法を得ることを目的とする。
【課題を解決するための手段】
【００１２】
本発明者は、鋭意検討の結果、表面検査を行うことで検出される表面欠陥像と、ＰＬ検査工程で検出されるＰＬ欠陥像と、を照合することで、表面欠陥像のうち耐圧不良や酸化膜破壊に起因する欠陥と、耐圧不良や酸化膜破壊に起因しない欠陥と、を分類できることを見出した。本発明は、上記課題を解決するために以下の手段を提供する。
【００１３】
（１）第一の態様にかかるＳｉＣデバイスの製造方法は、エピタキシャル層を有するＳｉＣエピタキシャルウェハの前記エピタキシャル層にイオン注入をするイオン注入工程と、前記イオン注入工程の後に、前記ＳｉＣエピタキシャルウェハの欠陥を評価する評価工程と、を有し、前記評価工程は、前記ＳｉＣエピタキシャルウェハの表面検査をする表面検査工程と、前記表面検査工程後に、前記表面検査で検出された欠陥を含む領域に励起光を照射し、フォトルミネッセンス測定をするＰＬ検査工程と、前記表面検査で検出される表面欠陥像及び前記ＰＬ検査工程で検出されるＰＬ欠陥像から前記欠陥の程度を判定する判定工程と、を有する。
【００１４】
（２）上記態様にかかるＳｉＣデバイスの製造方法は、前記評価工程の後に、作製された各ＳｉＣデバイスに電圧を印加し、耐圧測定をする耐圧測定工程を有してもよい。
【００１５】
（３）上記態様にかかるＰＬ検査工程は、発光する発光部における輝度Ｓと、発光しない非発光部における発光強度Ｎと、の比が４．０以上の場合に、前記評価工程において評価した前記欠陥を不良と判断してもよい。
【００１６】
（４）上記の態様にかかるＰＬ検査工程は、発光する発光部における輝度Ｓと、発光しない非発光部における発光強度Ｎと、の比が２．０以上の場合に、前記評価工程において評価した前記欠陥を不良と判断してもよい。
【００１７】
（５）第２の態様にかかるＳｉＣデバイスの評価方法は、ＳｉＣエピタキシャルウェハの表面検査をする表面検査工程と、ＳｉＣエピタキシャルウェハの表面に励起光を照射し、フォトルミネッセンス測定をするＰＬ検査工程と、前記表面検査で検出される表面欠陥像及び前記ＰＬ検査工程で検出されるＰＬ欠陥像から欠陥の程度を判定する判定工程と、を有してもよい。
【発明の効果】
【００１８】
上記態様にかかるＳｉＣデバイスの製造方法によれば、ＳｉＣデバイス製造においてプロセス過程で発生した欠陥を容易に検出できる。
【図面の簡単な説明】
【００１９】
【図１】イオン注入工程前のＳｉＣウェハの表面検査像（左）と、表面検査工程時のＳｉＣエピタキシャルウェハの表面検査像（右）である。イオン注入工程後のＳｉＣエピタキシャルウェハの表面模式図である。
【図２】ＳｉＣエピタキシャルウェハ上のある位置における表面欠陥像（左）と同位置を観察したＰＬ欠陥像である。
【図３】ＳｉＣエピタキシャルウェハ上のある位置における表面欠陥像（左）と同位置を観察したＰＬ欠陥像である。
【図４】ＳｉＣエピタキシャルウェハ上のある位置における表面欠陥像（左）と同位置を観察したＰＬ欠陥像である。
【図５】ＳｉＣエピタキシャルウェハ上のある位置における表面検査像（左）と同位置を観察したＰＬ検査像である。
【図６】図２、図３、図４で観察した欠陥の存在する各デバイスのゲート・ソース間漏れ電流Ｉｇｓｓを測定した結果である。
【図７】図２、図３、図４で観察した欠陥の存在する各デバイスのドレイン遮断電流Ｉｄｓｓを測定した結果である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材質、寸法等は一例であって、本発明は、それらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００２１】
「ＳｉＣデバイスの製造方法」
本実施形態にかかるＳｉＣデバイスの製造方法は、イオン注入工程と、評価工程とを有する。以下、ＳｉＣデバイスの製造方法を具体的に説明する。
【００２２】
（ウェハ準備工程）
まずＳｉＣ基板を準備する。ＳｉＣ基板は、単結晶のＳｉＣインゴットをスライスして得られる。次いで、ＳｉＣ基板の一面にＳｉＣからなるエピタキシャル層を積層する。エピタキシャル層が積層されたＳｉＣ基板をＳｉＣエピタキシャルウェハという。
【００２３】
（イオン注入工程）
イオン注入工程では、ＳｉＣエピタキシャルウェハのエピタキシャル層にイオン注入をする。エピタキシャル層のイオン注入された部分は、ｐ型又はｎ型の半導体となる。ｐ型の場合は、不純物イオンとしてアルミニウム、ボロン等がエピタキシャル層にイオン注入される。ｎ型の場合は、不純物イオンとしてリン、窒素等がエピタキシャル層にイオン注入される。イオン注入された部分は、例えばＭＯＳＦＥＴのソース領域、ドレイン領域となる。イオン注入工程は、ＳｉＣエピタキシャルウェハの一面にパターニングを行いながら複数回に分けて行われる。
【００２４】
イオン注入工程では、結晶欠陥が導入されることがある。この結晶欠陥は、ＳｉＣデバイスの耐圧不良の原因となりえる。
【００２５】
イオン注入工程の後には、炭化膜形成工程、活性化アニール工程、酸化工程、酸化膜剥離工程が行われる。
炭化膜形成工程は以下の手順で行う。まずウェハ両面にレジストを塗布する。次いで、ウェハをハードベークする。さらに、ウェハ両面に塗布したレジスト膜をＡｒ雰囲気中で高温処理することで、炭化膜が形成される。炭化膜は、ＳｉＣエピタキシャルウェハを保護する保護膜となる。
活性化アニール工程では、ＳｉＣエピタキシャルウェハを所定の温度で加熱する。活性化アニールによりエピタキシャル層に注入された不純物が活性化され、キャリアとなる。酸化工程では、ＳｉＣウェハ両面の酸化を行う。
酸化工程は、炭化膜の除去のために行う。
酸化膜剥離工程では、形成された酸化膜を剥離する。酸化膜剥離はフッ酸処理等により形成した酸化膜を剥離する。酸化膜は、膜質が悪く、表面にパーティクルが多い。この酸化膜を剥離することで、高品質なＳｉＣエピタキシャルウェハとなる。
【００２６】
炭化膜形成工程、活性化アニール工程、酸化工程、酸化膜剥離工程におけるパーティクルの付着は、ＳｉＣデバイスの不良の原因となりえる欠陥である。
また、炭化膜形成工程において保護膜が適切に形成されない場合がある。保護膜が適切に形成されないと、ＳｉＣエピタキシャル層に傷等が生じる原因となる。傷等もＳｉＣデバイスの不良の原因となる。
【００２７】
（評価工程）
本実施形態にかかるＳｉＣデバイスの製造方法は、イオン注入工程後に評価工程を行う。評価工程は、表面検査工程と、ＰＬ検査工程と、判定工程とを有する。
【００２８】
（表面検査工程）
表面検査工程では、イオン注入工程を行った後に、ＳｉＣエピタキシャルウェハの表面の欠陥（傷）を検出する。表面検査工程は、ＳｉＣエピタキシャルウェハの表面に入射した光の反射光を計測する。表面検査工程は、光学顕微鏡や、電子顕微鏡、走査プロープ顕微鏡等を用いて行う。表面検査工程では、幅１μｍ〜１０００μｍの欠陥を検出する。このうち１０μｍ〜１ｍｍの欠陥は、欠陥の種類を表面検査工程で測定される光学検査で分類することができる。分類可能な欠陥の種類は、Ｄｏｗｎｆａｌｌ、Ｃａｒｒｏｔ、Ｌａｒｇｅ−ｐｉｔ、直線型欠陥、三角欠陥、スクラッチ、浅傷、ピット等が挙げられる。
【００２９】
図１は、イオン注入工程前のＳｉＣエピタキシャル層と、表面検査工程時におけるＳｉＣエピタキシャル層と、において同一箇所の表面を表面検査した図である。図１における左図は、イオン注入工程前のＳｉＣエピタキシャル層の表面画像である。図１における右図は、表面検査工程において測定されたＳｉＣエピタキシャル層の表面画像である。図１に示すように、イオン注入工程前には欠陥が確認されていない。つまり、この欠陥はイオン注入工程以降のプロセス起因で生じた欠陥である。
【００３０】
表面検査工程により、これらの欠陥の位置座標を特定することができる。表面検査装置を用いて、ＳｉＣエピタキシャルウェハのオリフラ部を基準に基板全面を観察し、欠陥の位置座標を特定する。
【００３１】
（ＰＬ検査工程）
ＰＬ検査工程は、イオン注入を行ったＳｉＣエピタキシャルウェハに対してＰＬ測定を実施する。ＰＬ検査工程では、フォトルミネッセンス検査装置を用いる。検査時の励起光波長は２７０ｎｍ〜３８０ｎｍであればよい。好ましくは、３１０ｎｍ〜３６５ｎｍで、さらに好ましくは３６５ｎｍである。ヘリウム‐カドミウム（Ｈｅ−Ｃｄ）レーザ（λ＝３２５ｎｍ）や水銀‐キセノン（Ｈｇ−Ｘｅ）ＵＶ（Ｕｌｔｒａ  Ｖｉｏｌｅｔ）ランプ（λ＝３１４ｎｍ）、Ｎ２レーザ（λ＝３６５ｎｍ）等を励起光として用いることができる。
【００３２】
受光波長は、４２０ｎｍ〜７５０ｎｍであることが好ましく、更に好ましくは６６０ｎｍである。受光波長は、ローパスバンドフィルタ等を用いて制御できる。ローパスバンドフィルタは、特定の波長以下の波を遮断するフィルタである。受光波長を制限することで、所定の欠陥以外に起因する発光を除去することができる。
【００３３】
本実施形態にかかるＰＬ検査工程は、表面検査工程で検出された欠陥を含む領域に対して行う。図２〜図４は、表面検査工程で検出された欠陥を含む領域に対してＰＬ検査を行った画像である。図２〜図４において左図は欠陥の表面検査像であり、右図は同じ箇所をＰＬ検査したＰＬ検査像である。
【００３４】
図２に示すＰＬ検査像は、表面検査と同じ位置に白く見える輝点が存在する。図３に示すＰＬ検査像は、図２ほどではないが、表面検査と同じ位置に薄く白く見える輝点が存在する。図４に示すＰＬ検査像は、表面検査と同じ位置には輝点が見えない。
【００３５】
一般に、ＰＬ検査で検出されるフォトルミネッセンス光は、励起光により価電子帯から伝導帯に励起された電子が、価電子帯に戻る際に生じる光である。したがって、表面欠陥が存在するからと言って発光するというものではない。そのため、図２に示すように強い発光が生じる場合もあれば、図４に示すように発光が生じない場合もある。
【００３６】
また反対に、フォトルミネッセンス光は、表面に欠陥が無い部分でも確認される。図５は、基板に対して表面検査及びＰＬ検査を行った像である。図５における左図は、表面検査画像であり、図５における右図はＰＬ検査画像である。図５の左図では表面欠陥が検出されていないにも関わらず、右図では白く靄のようにフォトルミネッセンス光が測定されている。換言すると、ＰＬ検査のみを行った場合は、図２に示すように表面欠陥に起因する発光と、図５に示すようにエピタキシャル層内部に起因する発光が測定され、これらを分離することはできない。
【００３７】
（判定工程）
判定工程では、表面検査工程で検出される欠陥像及びＰＬ検査工程で検出されるＰＬ欠陥像から欠陥の程度を判定する。
【００３８】
図２〜図４に示すように、表面検査工程で同じような欠陥が検出されていても、ＰＬ検査工程での見え方に違いがある。発明者らは、ＰＬ検査工程での見え方の違いと、ＳｉＣデバイスにおける酸化膜破壊及び耐圧不良との間における相関を見出した。
【００３９】
図６は、表面検査工程で特定された欠陥における酸化膜破壊試験結果である。図７は、表面検査工程で特定された欠陥における耐圧リーク試験結果である。図６及び図７において、ＰｉｔＡは、図２に示すようにＰＬ検査において強い発光が見られた欠陥であり、ＰｉｔＢは、図３に示すようにＰＬ検査において弱い発光が見られた欠陥であり、ＰｉｔＣは、図４に示すようにＰＬ検査において発光が見られなかった欠陥である。
【００４０】
酸化膜破壊試験及び耐圧リーク試験は、ＳｉＣデバイスとして、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）を作製して行った。生成したデバイスが、酸化膜破壊されているかはゲート・ソース間漏れ電流（Ｉｇｓｓ）を測定することで判定した。ドレイン・ソース間をショートし、ゲート・ソース間に電圧Ｖｇｓを印加した。印加した電圧は、１０Ｖと１５Ｖの２パターンを行った。
【００４１】
また、生成したデバイスが、耐圧不良であるかはドレイン遮断電流（Ｉｄｓｓ）を測定することで判定した。ゲート・ソース間をショートし、ドレイン・ソース間に電圧を印加した。印加電圧は、１０Ｖと８００Ｖの２パターンで行った。
【００４２】
図６及び図７に示すように、ＰｉｔＡは酸化膜破壊及び耐圧不良が生じた。ＰｉｔＢは、酸化膜破壊は生じなかったが、８００Ｖの電圧を印加した際に耐圧不良が生じた。ＰｉｔＣは、酸化膜破壊及び耐圧不良が生じなかった。換言すると、表面検査で特定された欠陥をＰＬ検査することで、欠陥の程度を判定することができる。ここで、酸化膜破壊を示すゲート・ソース間漏れ電流の閾値は１．０×１０−７Ａとし、耐圧不良を示すドレイン遮断電流の閾値は１．０×１０−３Ａとした。なお、これらの閾値は求められる性能に応じて適宜設定できる。
【００４３】
ここでＰＬ検査像における発光度合いの程度は、得られた測定画像から目視で分析してもよいが、厳密性を高めるために欠陥と正常部との間のコントラスト比から判定することが好ましい。またコントラスト比を用いることで、検出の自動化が可能となる。
【００４４】
図２に示すＰＬ欠陥像において、発光する発光部（ＰｉｔＡ）における輝度Ｓと、発光しない非発光部における発光強度Ｎと、の比（Ｓ／Ｎ比）は、９．００５２７である。また図３に示すＰＬ欠陥像において、発光する発光部（ＰｉｔＢ）におけるＳ／Ｎ比は、３．０７７７９である。また図４に示すＰＬ欠陥像において、発光する発光部（ＰｉｔＢ）
におけるＳ／Ｎ比は、１．６７９６５である。
【００４５】
したがって、ＰＬ検査工程において、Ｓ／Ｎ比が４．０以上の場合に欠陥を不良と判断することが好ましく２．０以上の場合に欠陥を不良と判断することがより好ましい。
Ｓ／Ｎ比が４．０以上の場合に欠陥を不良と判断すると、少なくとも酸化膜破壊を引き起こす欠陥は除去できる。またＳ／Ｎ比が２．０以上の場合に欠陥を不良と判断すると、酸化膜破壊及び耐圧不良を引き起こす欠陥を除去できる。
【００４６】
（ゲート酸化膜形成工程）
上記検査により不良箇所を特定した後に、ゲート酸化膜形成工程を行う。ゲート酸化膜形成工程では、例えば酸素を含む雰囲気中においてＳｉＣエピタキシャルウェハを所定の温度で加熱する。加熱により、エピタキシャルウェハの両面が熱酸化される。ゲート酸化膜上には、ゲート電極が形成され、ＳｉＣデバイスが得られる。
【００４７】
（耐圧測定工程）
ＳｉＣエピタキシャルウェハ上に作製した各ＳｉＣデバイスに電圧を印加して、耐圧測定をさらに行ってもよい。耐圧測定は、裏面パッド電極とソースパッド電極との間に所定の電圧を印加する。耐圧測定工程を行うことで、表面検査工程及びＰＬ検査工程では特定できなかった欠陥を測定できる。
【００４８】
上述のように、本実施形態にかかるＳｉＣデバイスの評価方法及びＳｉＣデバイスの製造方法によれば、酸化膜破壊及び耐圧不良の原因となるキラー欠陥を判定できる。フォトルミネッセンスを利用したＰＬ検査のみでは正確な判定を行うことは難しい。これに対し、本実施形態にＳｉＣデバイスの評価方法及びＳｉＣデバイスの製造方法は、表面欠陥像及びＰＬ欠陥像をそれぞれ確認することで、精度より酸化膜破壊及び耐圧不良の原因となるキラー欠陥を判定できる。
【図１】
2020013939.tif 000002
【図２】
2020013939.tif 000003
【図３】
2020013939.tif 000004
【図４】
2020013939.tif 000005
【図５】
2020013939.tif 000006
【図６】
2020013939.tif 000007
【図７】
2020013939.tif 000008