(57)【要約】【課題】より簡単な構造で、コンパクトな基板構造体を提供する。【解決手段】バスバー１１１，１１２を有する第１回路基板と、該第１回路基板から離隔配置された第２回路基板とを備え、バスバー１１１，１１２に複数のＦＥＴ１３Ａ〜１３Ｄが配置され、前記複数のＦＥＴ１３Ａ〜１３Ｄの端子がバスバー１１１，１１２と接続する基板構造体であって、バスバー１１２の一部を覆い、各ＦＥＴ１３Ａ〜１３Ｄのゲート端子１３５Ａ〜１３５Ｄと前記第２回路基板とを通電させる複数の通電線１６１Ａ〜１６１Ｄが設けられている通電線群シート１６を備え、並設される半導体素子ＦＥＴ１３Ａ〜１３Ｄは、並設方向に対して同一方向にゲート端子１３５Ａ〜１３５Ｄが配置するように設けられている。【選択図】図４
2020013897.tif 000002
【特許請求の範囲】
【請求項１】
導電片を有する第１回路基板と、該第１回路基板から離隔配置された第２回路基板とを備え、前記導電片に複数の半導体素子が配置され、前記複数の半導体素子の端子が前記導電片と接続する基板構造体であって、
前記導電片の一部を覆い、各半導体素子の特定端子と前記第２回路基板とを通電させる複数の通電線が設けられている通電線群シートを備え、
並設される半導体素子は、並設方向に対して同一方向に前記特定端子が配置するように設けられている基板構造体。
【請求項２】
前記通電線群シートは前記導電片と前記通電線とを絶縁させる絶縁フィルムを含み、
前記通電線群シートの一部は前記導電片の上に貼り付けられ、
前記通電線群シートの一部上に配置された上側半導体素子を備える請求項１に記載の基板構造体。
【請求項３】
前記通電線群シートはＦＰＣ（Flexible Printed Circuits）である請求項１又は２に記載の基板構造体。
【請求項４】
前記第１回路基板及び前記第２回路基板は対向配置されており、
前記通電線群シートは、前記第１回路基板において、前記第２回路基板との対向面に貼り付けられている請求項３に記載の基板構造体。
【請求項５】
前記半導体素子は電界効果トランジスタであり、
前記特定端子はゲートである請求項１から４の何れか一つに記載の基板構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基板構造体に関する。
【背景技術】
【０００２】
従来、比較的小さな電流を導通させる回路を構成する導電パターンが形成された基板に対して、比較的大きな電流を導通させるための回路を構成する導電片（バスバー等とも称される）が設けられた基板構造体が一般的に知られている。
【０００３】
特許文献１には、一対のバスバーと、斯かる一対のバスバー上に実装されたパワー半導体と、該パワー半導体を制御する制御部を実装した制御基板と、前記一対のバスバーの上面に設けられて前記パワー半導体の制御端子と前記制御基板とを電気的に接続するＦＰＣとを有する電気接続箱が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−２２０２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の電気接続箱においては、ＦＰＣが一対のバスバーの略全面を覆うように設けられているので、ＦＰＣが大きくなり、電気接続箱のコンパクト化が困難である。
【０００６】
また、ＦＰＣが一対のバスバーの略全面を覆っているので、パワー半導体と一対のバスバーとの電気的接続のため、パワー半導体の各端子の位置に応じてＦＰＣに切り欠きを設ける必要がある。従って、ＦＰＣの形状が複雑になる。
【０００７】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、より簡単な構造で、コンパクトな基板構造体を提供することにある。
【課題を解決するための手段】
【０００８】
本開示の一態様に係る基板構造体は、導電片を有する第１回路基板と、該第１回路基板から離隔配置された第２回路基板とを備え、前記導電片に複数の半導体素子が配置され、前記複数の半導体素子の端子が前記導電片と接続する基板構造体であって、前記導電片の一部を覆い、各半導体素子の特定端子と前記第２回路基板とを通電させる複数の通電線が設けられている通電線群シートを備え、並設される半導体素子同士は、並設方向に対して同一方向に前記特定端子が配置するように設けられている。
【発明の効果】
【０００９】
本開示の一態様によれば、より簡単な構造で、コンパクトな基板構造体を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本実施形態に係る電気装置の正面図である。
【図２】本実施形態に係る電気装置の分解図である。
【図３】本実施形態に係る電気装置の基板構造体を上方から見た平面図である。
【図４】本実施形態に係る基板構造体において、並設されたＦＥＴの付近を拡大して示す拡大図である。
【発明を実施するための形態】
【００１１】
［本発明の実施形態の説明］
最初に本開示の実施態様を列挙して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
【００１２】
（１）本開示の一態様に係る基板構造体は、導電片を有する第１回路基板と、該第１回路基板から離隔配置された第２回路基板とを備え、前記導電片に複数の半導体素子が配置され、前記複数の半導体素子の端子が前記導電片と接続する基板構造体であって、前記導電片の一部を覆い、各半導体素子の特定端子と前記第２回路基板とを通電させる複数の通電線が設けられている通電線群シートを備え、並設される半導体素子は、並設方向に対して同一方向に前記特定端子が配置するように設けられている。
【００１３】
本態様にあっては、第１回路基板の複数の半導体素子の特定端子が、斯かる第１回路基板から離隔配置された第２回路基板に、通電線群シートを介してまとめて接続されている。かつ、並設された複数の半導体素子は、並設方向に対して同一方向に前記特定端子が配置されている。
従って、通電線群シートを、並設された複数の半導体素子の前記特定端子付近にのみ設ければ良く、通電線群シートを小型化し、かつ簡単な構造にすることができる。日を入れるいては、基板構造体をコンパクト化できる。
【００１４】
（２）本開示の一態様に係る基板構造体は、前記通電線群シートは前記導電片と前記通電線とを絶縁させる絶縁フィルムを含み、前記通電線群シートの一部は前記導電片の上に貼り付けられ、前記通電線群シートの一部上に配置された上側半導体素子を備える。
【００１５】
本態様にあっては、導電片の上側であって、通電線群シートの上に上側半導体素子が配置されている。従って、導電片の上側にも他の半導体素子を実装でき、基板構造体をコンパクト化できる。
【００１６】
（３）本開示の一態様に係る基板構造体は、前記通電線群シートはＦＰＣ（Flexible Printed Circuits）である。
【００１７】
本態様にあっては、通電線群シートとしてＦＰＣを用いる。従って、回路基板の製造工程を簡素化できる。
【００１８】
（４）本開示の一態様に係る基板構造体は、前記第１回路基板及び前記第２回路基板は対向配置されており、前記通電線群シートは、前記第１回路基板において、前記第２回路基板との対向面に貼り付けられている。
【００１９】
本態様にあっては、通電線群シートが、第１回路基板において、第２回路基板との対向面に貼り付けられているので、第２回路基板までの通電線群シートの長さを短縮させることが出来る。
【００２０】
（５）本開示の一態様に係る基板構造体は、前記半導体素子は電界効果トランジスタであり、前記特定端子はゲートである。
【００２１】
本態様にあっては、第１回路基板の複数の電界効果トランジスタのゲート端子が、斯かる第１回路基板から離隔配置された第２回路基板に、通電線群シートを介してまとめて接続されている。かつ、並設された複数の電界効果トランジスタは、並設方向に対して同一方向にゲート端子が配置されている。
従って、通電線群シートを、並設された複数の電界効果トランジスタのゲート端子付近にのみ設ければ良く、通電線群シートを小型化し、かつ簡単な構造にすることができる。
【００２２】
[本発明の実施形態の詳細]
本発明をその実施形態を示す図面に基づいて具体的に説明する。本開示の実施形態に係る基板構造体を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【００２３】
以下においては、本実施形態に係る基板構造体を備えた電気装置を例に挙げて説明する。
図１は、本実施形態に係る電気装置１の正面図である。
電気装置１は、車両が備えるバッテリなどの電源と、ランプ、ワイパ等の車載電装品又はモータなどからなる負荷との間の電力供給経路に配される電気接続箱を構成する。電気装置１は、例えばＤＣ−ＤＣコンバータ、インバータなどの半導体素子として用いられる。
【００２４】
電気装置１は、基板構造体１０と、基板構造体１０を支持する支持部材２０とを備える。図２は、本実施形態に係る電気装置１の分解図である。
本実施形態では、便宜上、図１及び図２に示す前後、左右、上下の各方向により、電気装置１の「前」、「後」、「左」、「右」、「上」、「下」を定義する。以下では、このように定義される前後、左右、上下の各方向を用いて説明する。
【００２５】
基板構造体１０は、電力回路を構成するバスバー及びバスバーに実装される半導体素子１３等を有する電力回路基板３０（第１回路基板）と、電力回路基板３０のオン／オフ等を制御する制御回路基板１２（第２回路基板）とを備える。半導体素子は、電気装置１の用途に応じて適宜実装され、例えばＦＥＴ（Field Effect Transistor）などのスイッチング素子、抵抗、コイル、コンデンサ等を含む。
【００２６】
支持部材２０は、上面に基板構造体１０を支持する支持面２１１を有する基部２１と、支持面２１１とは反対側の面（下面２１２）に設けられた放熱部２２と、放熱部２２を挟んで基部２１の左右両端に設けられた複数の脚部（図示せず）とを備える。支持部材２０が備える基部２１、放熱部２２、及び前記脚部は、例えば、アルミニウム、アルミニウム合金等の金属材料を用いたダイキャストにより一体的に成形される。
【００２７】
基部２１は、適宜の厚みを有する矩形状の平板部材である。基部２１の支持面２１１には、接着、ネジ止め、ハンダ付け等の公知の方法にて、基板構造体１０が固定される。
【００２８】
放熱部２２は、基部２１の下面２１２から下方に向けて突出した複数の放熱フィン２２１を備え、基板構造体１０から発せられる熱を外部へ放熱する。複数の放熱フィン２２１は、左右方向に延びると共に、前後方向に所定間隔を隔てて並設されている。
【００２９】
図３は、本実施形態に係る電気装置１の基板構造体１０を上方から見た平面図である。図３においては、説明の便宜上、制御回路基板１２を除去した状態での基板構造体１０を示している。
【００３０】
基板構造体１０は、電力回路基板３０と、電力回路基板３０にオン／オフ信号を与える制御回路が実装された制御回路基板１２と、電力回路基板３０及び制御回路基板１２を収容する収容部１１とを備える。制御回路基板１２及び電力回路基板３０は夫々分離して設けられている。
【００３１】
電力回路基板３０は、制御回路基板１２と対向する対向面に、バスバー１１１，１１２（導電片）と、制御回路基板１２からの制御信号が入力され、入力された制御信号に基づき通電／非通電を切り替える複数の半導体スイッチング素子１３（半導体素子）とを設けてある。
【００３２】
電力回路基板３０は、バスバー１１１，１１２が同一平面に設けられている。バスバー１１１及びバスバー１１２の間には絶縁領域１１４が介在している。絶縁領域１１４は後述する通電線群シート１６によって隠れている。図３においては、絶縁領域１１４を一点鎖線で表す。
【００３３】
バスバー１１１は矩形の板状をなしており、バスバー１１１の隣り合う２つの辺付近に、絶縁領域１１４を挟んでバスバー１１２が設けられている。バスバー１１１と同様、バスバー１１２も板状をなしている。バスバー１１１及びバスバー１１２は、銅又は銅合金等の金属材料により形成された導電性板部材である。
【００３４】
絶縁領域１１４は、例えばフェノール樹脂、ガラスエポキシ樹脂などの絶縁性樹脂材料を用いたインサート成形により製造される。絶縁領域１１４は、例えば、収容部１１と一体形成されても良い。
【００３５】
半導体スイッチング素子１３は、例えば電界効果トランジスタ（ＦＥＴ）であり、より具体的には面実装タイプのパワーＭＯＳＦＥＴである。半導体スイッチング素子１３（以下、ＦＥＴ１３と称する）はバスバー１１１又はバスバー１１２の上に配置される。本実施形態においては、７つのＦＥＴ１３がバスバー１１１上に配置された場合を例に説明する。
【００３６】
即ち、図３の例では、前記７つのうち、４つのＦＥＴ１３が矩形のバスバー１１１の一長辺に沿って並設されており、残り３つのＦＥＴ１３が前記一長辺と隣り合う一短辺に沿って並設されている。換言すれば、バスバー１１１の前記一長辺に沿って並設された４つのＦＥＴ１３と、バスバー１１１の前記一短辺に沿って並設された３つのＦＥＴ１３とは互いに異なる方向に並設されている。
【００３７】
バスバー１１１はＦＥＴ１３のドレイン端子と接続するバスバーであり、バスバー１１２はＦＥＴ１３のソース端子と接続するバスバーである。以下、バスバー１１１及びバスバー１１２を夫々ドレインバスバー１１１及びソースバスバー１１２とも言う。
また、バスバー１１１，１１２の上側にはＦＥＴ１３の他に、ツェナーダイオード等の半導体素子が実装されてもよい。
【００３８】
なお、図３の例では、説明の便宜上、前記４つのＦＥＴ１３がドレインバスバー１１１の一長辺側に並設され、前記３つのＦＥＴ１３がドレインバスバー１１１の一短辺側に並設された構成について示したが、これに限定されるものではない。４つ以上のＦＥＴ１３がドレインバスバー１１１の前記一長辺側に並設され、３つ以上のＦＥＴ１３がドレインバスバー１１１の前記一短辺側に並設されても良い。
【００３９】
図４は、本実施形態に係る基板構造体１０において、並設されたＦＥＴ１３の付近を拡大して示す拡大図である。即ち、図４は、図３における破線の楕円部分を拡大した図である。
【００４０】
ソースバスバー１１２上には、通電線群シート１６が設けられている。通電線群シート１６は、ソースバスバー１１２の一部を覆い、各ＦＥＴ１３のゲート端子１３５（特定端子）と制御回路基板１２とを通電させる。通電線群シート１６はＬ字形状をなす。通電線群シート１６は、ドレインバスバー１１１の前記一長辺及び前記一短辺に沿って、絶縁領域１１４を覆うように設けられている。
【００４１】
通電線群シート１６は、各ＦＥＴ１３のゲート端子１３５と制御回路基板１２とを電気的に接続させる通電線１６１と、ドレインバスバー１１１及びソースバスバー１１２から通電線１６１を絶縁させる絶縁フィルム１６２とを有する。
【００４２】
即ち、各ＦＥＴ１３のゲート端子１３５は夫々の通電線１６１を介して制御回路基板１２と電気的に接続しており、通電線群シート１６はこれら複数の通電線１６１をまとめて有する。
例えば、通電線１６１は銅箔からなり、絶縁フィルム１６２は樹脂からなっており、絶縁フィルム１６２の内部に複数の通電線１６１が埋設されている。通電線群シート１６は、例えばＦＰＣ（Flexible Printed Circuits）であっても良い。
また、これに限るものではなく、複数の通電線１６１が絶縁フィルム１６２上に貼り付けられても良い。
【００４３】
また、通電線群シート１６は一端部に、拡張部１６３を有し、拡張部１６３が電力回路基板３０と対向配置された制御回路基板１２まで延びて、制御回路基板１２と電気的に接続している。図２においては、便宜上、通電線群シート１６が切れているように表しているが、実際にはつながっている。
【００４４】
以下、ＦＥＴ１３と、ドレインバスバー１１１、ソースバスバー１１２及び通電線群シート１６との接続関係を詳しく説明する。斯かる説明は、図４に示す、前記４つのＦＥＴ１３を例に行う。また、前記３つのＦＥＴ１３については説明を省略する。
【００４５】
ドレインバスバー１１１の前記一長辺側には、ＦＥＴ１３Ａ、ＦＥＴ１３Ｂ、ＦＥＴ１３Ｃ、ＦＥＴ１３Ｄの４つのＦＥＴ１３が、この順に、並設されている。以下、ＦＥＴ１３Ａ〜１３ＤをまとめてＦＥＴ１３とも言う。
【００４６】
ＦＥＴ１３Ａ〜１３Ｄは、ドレインバスバー１１１に固定されている。この際、ＦＥＴ１３Ａ〜１３Ｄは、その並設方向に対して同一方向にゲート端子１３５が配置するように設けられている。図３及び図４においては、ＦＥＴ１３Ａ〜１３Ｄのゲート端子１３５が全て後方向、即ちドレインバスバー１１１の外側を向くように配置されている。
【００４７】
ＦＥＴ１３Ａは、素子本体１３４Ａと、素子本体１３４Ａを挟んで相互反対側にドレイン端子１３１Ａ及び３つのソース端子１３２Ａを有する。例えば、素子本体１３４Ａに対して前方側にドレイン端子１３１Ａが設けられ、後方側にソース端子１３２Ａが設けられている。また、ＦＥＴ１３Ａはゲート端子１３５Ａを有し、例えばゲート端子１３５Ａはソース端子１３２Ａの付近に設けられている。しかし、ゲート端子１３５Ａの位置はこれに限定されるものではない。
【００４８】
ＦＥＴ１３Ａは半田付けによってドレインバスバー１１１に固定されている。更に、ＦＥＴ１３Ａのドレイン端子１３１Ａは半田接続によってドレインバスバー１１１と電気的に接続している。
【００４９】
一方、ＦＥＴ１３Ａは、ソース端子１３２Ａが後方を向くように、換言すれば、ソース端子１３２Ａがソースバスバー１１２を向くように、絶縁領域１１４に沿って配置されている。
また、ソース端子１３２Ａは、接続シート１４Ａを介して、絶縁領域１１４を挟んで隔てられたソースバスバー１１２と電気的に接続されている。即ち、接続シート１４Ａは、絶縁領域１１４を跨るように、バスバー１１１，１１２上に設けられている。
【００５０】
接続シート１４Ａはソース端子１３２Ａとソースバスバー１１２とを電気的に接続させる、線状の通電部１４１Ａ（図４中、破線にて表示）と、通電部１４１Ａをドレインバスバー１１１から絶縁させる絶縁部１４２Ａとを有する。通電部１４１Ａの一端はソース端子１３２Ａに半田接続されており、通電部１４１Ａの他端はソースバスバー１１２に半田接続されている。即ち、接続シート１４Ａの他端は半田接続部１５Ａを介してソースバスバー１１２と接続している。接続シート１４Ａは、例えばＦＰＣであっても良い。
【００５１】
ＦＥＴ１３Ａのゲート端子１３５Ａは、通電線群シート１６の通電線１６１Ａの一端と電気的に接続している。通電線１６１Ａは拡張部１６３を通って制御回路基板１２まで延び、通電線１６１Ａの他端は制御回路基板１２に電気的に接続している。
【００５２】
ＦＥＴ１３Ｂはドレイン端子１３１Ｂ、ソース端子１３２Ｂ及びゲート端子１３５Ｂを有しており、接続シート１４Ｂを介して、ソース端子１３２Ｂがソースバスバー１１２と接続している。接続シート１４Ｂは半田接続部１５Ｂにてソースバスバー１１２に半田接続されている。また、ゲート端子１３５Ｂは通電線１６１Ｂの一端と電気的に接続している。
【００５３】
ＦＥＴ１３Ｃはドレイン端子１３１Ｃ、ソース端子１３２Ｃ及びゲート端子１３５Ｃを有しており、接続シート１４Ｃを介して、ソース端子１３２Ｃがソースバスバー１１２と接続している。接続シート１４Ｃは半田接続部１５Ｃにてソースバスバー１１２に半田接続されている。また、ゲート端子１３５Ｃは通電線１６１Ｃの一端と電気的に接続している。
【００５４】
ＦＥＴ１３Ｄはドレイン端子１３１Ｄ、ソース端子１３２Ｄ及びゲート端子１３５Ｄを有しており、接続シート１４Ｄを介して、ソース端子１３２Ｄがソースバスバー１１２と接続している。接続シート１４Ｄは半田接続部１５Ｄにてソースバスバー１１２に半田接続されている。また、ゲート端子１３５Ｄは通電線１６１Ｄの一端と電気的に接続している。
【００５５】
ＦＥＴ１３Ｂ、ＦＥＴ１３Ｃ、ＦＥＴ１３Ｄの夫々とドレインバスバー１１１、ソースバスバー１１２及び通電線群シート１６との接続関係は、ＦＥＴ１３Ａと同様であり、詳しい説明を省略する。
【００５６】
通電線群シート１６は、絶縁領域１１４及びソースバスバー１１２の一部を覆うように、絶縁領域１１４に沿って設けられている。
また、通電線群シート１６においては、半田接続部１５Ａ〜１５Ｄに対応する位置に、切り欠き（図示せず）が夫々形成されている。半田接続部１５Ａ〜１５Ｄは斯かる切り欠きを介して、通電線群シート１６の下に隠れたソースバスバー１１２と接続する。
【００５７】
通電線群シート１６は、ＦＥＴ１３Ａ〜１３Ｄのゲート端子１３５Ａ〜１３５Ｄと、制御回路基板１２とを通電させる通電線１６１Ａ〜１６１Ｄをまとめて有する。具体的には、通電線群シート１６においては、フレキシブルな絶縁フィルム１６２に通電線１６１Ａ〜１６１Ｄが形成されている。
【００５８】
即ち、ＦＥＴ１３Ａ〜１３Ｄのゲート端子１３５Ａ〜１３５Ｄは、フレキシブルで可変である、通電線群シート１６を介して制御回路基板１２と電気的に接続している。
【００５９】
一方、金属材のバスバー等（以下、ゲートバスバーと言う）を用いてゲート端子１３５Ａ〜１３５Ｄと制御回路基板１２とを接続する場合、前記ゲートバスバーは制御回路基板１２及び電力回路基板３０の間に配置される。従って、前記ゲートバスバーの寸法は制御回路基板１２及び電力回路基板３０の間の間隔によって定められ、正確さが要求される。更に、前記ゲートバスバーの数が多い場合は、基板構造体１０の重量が増える。
【００６０】
これに対して、本実施形態に係る基板構造体１０においては、通電線群シート１６が全てのＦＥＴ１３に係る通電線（図３及び図４においては、通電線１６１Ａ〜１６１Ｄ）をまとめて有し、全てＦＥＴ１３のゲート端子１３５が変形自由な通電線群シート１６を介して制御回路基板１２と電気的に接続する。
【００６１】
従って、前記ゲートバスバーを用いる場合に比べ、設計の自由度が高まり、設計誤差に対応でき、かつ基板構造体１０の軽量化を図ることができる。また、制御回路基板１２及び電力回路基板３０の間の空間において、前記ゲートバスバーが存在せず、構造が簡単になり、斯かる空間を有効活用できる。
【００６２】
また、本実施形態に係る基板構造体１０においては、ＦＥＴ１３Ａ〜１３Ｄのゲート端子１３５Ａ〜１３５Ｄが全て後方向に配置されるように、ＦＥＴ１３Ａ〜１３Ｄが設けられている。即ち、全てのＦＥＴ１３におけるゲート端子１３５が絶縁領域１１４側に配置されており、全てのゲート端子１３５が通電線群シート１６に向けている。この状態にて、全てのゲート端子１３５が、通電線群シート１６の通電線１６１と夫々接続している。
【００６３】
従って、ドレインバスバー１１１を除くソースバスバー１１２上の一部にのみ通電線群シート１６を設ければよく、通電線群シート１６を簡略化できる。かつ、ドレインバスバー１１１が覆われていないので、各ＦＥＴ１３のドレイン端子１３１をドレインバスバー１１１と接続させるための切り欠きを形成する必要がなくなり、構造が簡単になる。
更に、通電線１６１の長さを極力短縮でき、通電線群シート１６を小型化することができる。よって、基板構造体１０をコンパクト化できる。
【００６４】
本実施形態に係る基板構造体１０では、電力回路基板３０における制御回路基板１２との対向面に、バスバー１１１，１１２と、７つのＦＥＴ１３とが設けられており、バスバー１１２上に、通電線群シート１６が貼り付けられている。
従って、通電線群シート１６における拡張部１６３を短縮させることができ、基板構造体１０を更にコンパクト化できる。
【００６５】
また、通電線群シート１６においては、ソースバスバー１１２に貼り付けられた部分の上に、他の半導体素子１８（以下、上側半導体素子１８と言う。）が更に実装されている。上側半導体素子１８は、絶縁フィルム１６２によって、バスバー１１１，１１２と絶縁される。上側半導体素子１８は、例えば、絶縁フィルム１６２に形成された回路パターン（図示せず）に電気的に接続され、又は、絶縁フィルム１６２に形成された所定の通電線を介して制御回路基板１２に接続されても良い。
【００６６】
このようにして、本実施形態に係る基板構造体１０においては、構成を複雑にすることなく、バスバー１１１，１１２上にも半導体素子を配置させることができるので、バスバー１１１，１１２の上側を有効に活用できる。従って、一層、基板構造体１０のコンパクト化を図ることができる。
【００６７】
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６８】
１０  基板構造体
１２  制御回路基板
１３  ＦＥＴ
１６  通電線群シート
１８  上側半導体素子
３０  電力回路基板
１１１  ドレインバスバー
１１２  ソースバスバー
１１４  絶縁領域
１３１  ドレイン端子
１３２  ソース端子
１３５  ゲート端子
１６１  通電線
１６２  絶縁フィルム
【図１】
2020013897.tif 000003
【図２】
2020013897.tif 000004
【図３】
2020013897.tif 000005
【図４】
2020013897.tif 000006