(57)【要約】【課題】高周波線路と終端抵抗間のインピーダンス不整合から生じる光変調器の高周波特性の劣化を解決する。【解決手段】半導体マッハツェンダ光変調器は、入力側引き出し線路２０〜２３と、位相変調電極線路２４〜２７と、出力側引き出し線路２８〜３１と、位相変調電極線路２４〜２７を伝搬する変調信号をそれぞれ導波路１６〜１９に印加する電極３２〜３５と、グランド線路４８〜５０とを有する。さらに、出力側引き出し線路２８〜３１の下層の基板と誘電体層との間に、少なくとも１層のｎ型半導体層またはｐ型半導体層が出力側引き出し線路２８〜３１に沿って断続的に形成されている。【選択図】  図１
2020112745.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された光導波路と、
前記基板上の少なくとも１層の誘電体層の上に形成され、一端に変調信号が入力される入力側引き出し線路と、
前記誘電体層上に前記光導波路に沿って形成され、一端が前記入力側引き出し線路の他端と接続された位相変調電極線路と、
前記誘電体層上に形成され、一端が前記位相変調電極線路の他端と接続された出力側引き出し線路と、
前記位相変調電極線路を伝搬する変調信号を前記光導波路に印加する電極とを備え、
さらに、前記出力側引き出し線路の下層または上層に、前記変調信号を減衰させる減衰材が形成されていることを特徴とする半導体マッハツェンダ光変調器。
【請求項２】
請求項１記載の半導体マッハツェンダ光変調器において、
前記減衰材は、前記出力側引き出し線路の下層に、前記出力側引き出し線路に沿って断続的に形成された少なくとも１層のｎ型半導体層またはｐ型半導体層であることを特徴とする半導体マッハツェンダ光変調器。
【請求項３】
請求項２記載の半導体マッハツェンダ光変調器において、
前記出力側引き出し線路の部分において、前記変調信号の伝播方向の前記ｎ型半導体層または前記ｐ型半導体層の個々の長さは、前記変調信号の帯域内の最大周波数の管内波長の１／４以下であり、
前記変調信号の伝播方向と垂直な方向の前記ｎ型半導体層または前記ｐ型半導体層の幅は、前記管内波長の１／４以下であり、
前記変調信号の伝播方向の前記ｎ型半導体層または前記ｐ型半導体層の間隔は、５０μｍ以下であることを特徴とする半導体マッハツェンダ光変調器。
【請求項４】
請求項２または３記載の半導体マッハツェンダ光変調器において、
前記光導波路は、２本の第１、第２のアーム導波路からなり、
前記入力側引き出し線路は、一端に変調信号が入力される第１の入力側引き出し線路と、この第１の入力側引き出し線路の隣の前記誘電体層上に形成され、一端に前記変調信号と相補な信号が入力される第２の入力側引き出し線路とからなり、
前記位相変調電極線路は、前記誘電体層上に前記第１、第２のアーム導波路に沿って形成され、一端が前記第１、第２の入力側引き出し線路の他端とそれぞれ接続された２本の第１、第２の位相変調電極線路からなり、
前記出力側引き出し線路は、一端が前記第１、第２の位相変調電極線路の他端とそれぞれ接続された２本の第１、第２の出力側引き出し線路からなり、
前記電極は、前記第１、第２の位相変調電極線路を伝搬する変調信号をそれぞれ前記第１、第２のアーム導波路に印加する２個の第１、第２の電極からなり、
さらに、前記変調信号の伝搬方向に沿って前記第１の入力側引き出し線路と前記第１の位相変調電極線路と前記第１の出力側引き出し線路との外側の前記誘電体層上に形成された第１のグランド線路と、
前記変調信号の伝搬方向に沿って前記第２の入力側引き出し線路と前記第２の位相変調電極線路と前記第２の出力側引き出し線路との外側の前記誘電体層上に形成された第２のグランド線路とを備え、
前記第１、第２の出力側引き出し線路の部分において、前記変調信号の伝播方向と垂直な方向の前記ｎ型半導体層または前記ｐ型半導体層の幅は、前記第１、第２のグランド線路間の距離以上であり、
前記第１、第２のグランド線路のそれぞれ出力側引き出し線路に近い方のエッジの下に前記ｎ型半導体層または前記ｐ型半導体層が形成されていることを特徴とする半導体マッハツェンダ光変調器。
【請求項５】
請求項２または３記載の半導体マッハツェンダ光変調器において、
前記光導波路は、２本の第１、第２のアーム導波路からなり、
前記入力側引き出し線路は、一端に変調信号が入力される第１の入力側引き出し線路と、この第１の入力側引き出し線路の隣の前記誘電体層上に形成され、一端に前記変調信号と相補な信号が入力される第２の入力側引き出し線路とからなり、
前記位相変調電極線路は、前記誘電体層上に前記第１、第２のアーム導波路に沿って形成され、一端が前記第１、第２の入力側引き出し線路の他端とそれぞれ接続された２本の第１、第２の位相変調電極線路からなり、
前記出力側引き出し線路は、一端が前記第１、第２の位相変調電極線路の他端とそれぞれ接続された２本の第１、第２の出力側引き出し線路からなり、
前記電極は、前記第１、第２の位相変調電極線路を伝搬する変調信号をそれぞれ前記第１、第２のアーム導波路に印加する２個の第１、第２の電極からなり、
前記第１、第２の出力側引き出し線路の直線部において、前記ｎ型半導体層または前記ｐ型半導体層は、前記変調信号の伝播方向と垂直な方向における前記第１、第２の出力側引き出し線路の中間点の位置と、前記変調信号の伝播方向と垂直な方向における前記ｎ型半導体層または前記ｐ型半導体層の中心点の位置とが一致するように配置され、前記中心点を通る厚さ方向の垂線に対して左右対称の断面形状を有することを特徴とする半導体マッハツェンダ光変調器。
【請求項６】
請求項２または３記載の半導体マッハツェンダ光変調器において、
前記光導波路は、２本の第１、第２のアーム導波路からなり、
前記入力側引き出し線路は、一端に変調信号が入力される第１の入力側引き出し線路と、この第１の入力側引き出し線路の隣の前記誘電体層上に形成され、一端に前記変調信号と相補な信号が入力される第２の入力側引き出し線路とからなり、
前記位相変調電極線路は、前記誘電体層上に前記第１、第２のアーム導波路に沿って形成され、一端が前記第１、第２の入力側引き出し線路の他端とそれぞれ接続された２本の第１、第２の位相変調電極線路からなり、
前記出力側引き出し線路は、一端が前記第１、第２の位相変調電極線路の他端とそれぞれ接続された２本の第１、第２の出力側引き出し線路からなり、
前記電極は、前記第１、第２の位相変調電極線路を伝搬する変調信号をそれぞれ前記第１、第２のアーム導波路に印加する２個の第１、第２の電極からなり、
前記第１、第２の出力側引き出し線路は、前記誘電体層の面内で前記第１、第２のアーム導波路の延伸方向と交差する方向に曲がり、
前記第１、第２の出力側引き出し線路の曲部において、前記ｎ型半導体層または前記ｐ型半導体層は、前記変調信号の伝播方向と垂直な方向における前記第１、第２の出力側引き出し線路の中間点に対して、前記変調信号の伝播方向と垂直な方向における前記ｎ型半導体層または前記ｐ型半導体層の中心点が前記第１、第２の出力側引き出し線路の曲部の外周側にずれるように配置されていることを特徴とする半導体マッハツェンダ光変調器。
【請求項７】
請求項２または３記載の半導体マッハツェンダ光変調器において、
前記光導波路は、２本の第１、第２のアーム導波路からなり、
前記入力側引き出し線路は、一端に変調信号が入力される第１の入力側引き出し線路と、この第１の入力側引き出し線路の隣の前記誘電体層上に形成され、一端に前記変調信号と相補な信号が入力される第２の入力側引き出し線路とからなり、
前記位相変調電極線路は、前記誘電体層上に前記第１、第２のアーム導波路に沿って形成され、一端が前記第１、第２の入力側引き出し線路の他端とそれぞれ接続された２本の第１、第２の位相変調電極線路からなり、
前記出力側引き出し線路は、一端が前記第１、第２の位相変調電極線路の他端とそれぞれ接続された２本の第１、第２の出力側引き出し線路からなり、
前記電極は、前記第１、第２の位相変調電極線路を伝搬する変調信号をそれぞれ前記第１、第２のアーム導波路に印加する２個の第１、第２の電極からなり、
前記第１、第２の出力側引き出し線路は、直下に前記ｎ型半導体層または前記ｐ型半導体層が存在する部分よりも直下に前記ｎ型半導体層または前記ｐ型半導体層が存在しない部分の方が、前記変調信号の伝播方向と垂直な方向の線路幅が広いことを特徴とする半導体マッハツェンダ光変調器。
【請求項８】
請求項２または３記載の半導体マッハツェンダ光変調器において、
前記光導波路は、２本の第１、第２のアーム導波路からなり、
前記入力側引き出し線路は、一端に変調信号が入力される第１の入力側引き出し線路と、この第１の入力側引き出し線路の隣の前記誘電体層上に形成され、一端に前記変調信号と相補な信号が入力される第２の入力側引き出し線路とからなり、
前記位相変調電極線路は、前記誘電体層上に前記第１、第２のアーム導波路に沿って形成され、一端が前記第１、第２の入力側引き出し線路の他端とそれぞれ接続された２本の第１、第２の位相変調電極線路からなり、
前記出力側引き出し線路は、一端が前記第１、第２の位相変調電極線路の他端とそれぞれ接続された２本の第１、第２の出力側引き出し線路からなり、
前記電極は、前記第１、第２の位相変調電極線路を伝搬する変調信号をそれぞれ前記第１、第２のアーム導波路に印加する２個の第１、第２の電極からなり、
さらに、前記変調信号の伝搬方向に沿って前記第１の入力側引き出し線路と前記第１の位相変調電極線路と前記第１の出力側引き出し線路との外側の前記誘電体層上に形成された第１のグランド線路と、
前記変調信号の伝搬方向に沿って前記第２の入力側引き出し線路と前記第２の位相変調電極線路と前記第２の出力側引き出し線路との外側の前記誘電体層上に形成された第２のグランド線路とを備え、
前記第１、第２の出力側引き出し線路は、前記誘電体層の面内で前記第１、第２のアーム導波路の延伸方向と交差する方向に曲がり、直線部よりも曲部の方が前記変調信号の伝播方向と垂直な方向の線路幅が狭く、
前記第１、第２のグランド線路は、前記第１、第２の出力側引き出し線路に沿って曲がり、直線部よりも曲部の方が前記第１、第２の出力側引き出し線路との線路間距離が短くなることを特徴とする半導体マッハツェンダ光変調器。
【請求項９】
請求項２または３記載の半導体マッハツェンダ光変調器において、
前記光導波路は、２本の第１、第２のアーム導波路からなり、
前記入力側引き出し線路は、一端に変調信号が入力される第１の入力側引き出し線路と、この第１の入力側引き出し線路の隣の前記誘電体層上に形成され、一端に前記変調信号と相補な信号が入力される第２の入力側引き出し線路とからなり、
前記位相変調電極線路は、前記誘電体層上に前記第１、第２のアーム導波路に沿って形成され、一端が前記第１、第２の入力側引き出し線路の他端とそれぞれ接続された２本の第１、第２の位相変調電極線路からなり、
前記出力側引き出し線路は、一端が前記第１、第２の位相変調電極線路の他端とそれぞれ接続された２本の第１、第２の出力側引き出し線路からなり、
前記電極は、前記第１、第２の位相変調電極線路を伝搬する変調信号をそれぞれ前記第１、第２のアーム導波路に印加する２個の第１、第２の電極からなり、
さらに、前記変調信号の伝搬方向に沿って前記第１の入力側引き出し線路と前記第１の位相変調電極線路と前記第１の出力側引き出し線路との外側の前記誘電体層上に形成された第１のグランド線路と、
前記変調信号の伝搬方向に沿って前記第２の入力側引き出し線路と前記第２の位相変調電極線路と前記第２の出力側引き出し線路との外側の前記誘電体層上に形成された第２のグランド線路とを備え、
前記第１、第２のグランド線路間を電気的に接続する複数のワイヤをさらに備え、
前記複数のワイヤは、前記変調信号の帯域内の最大周波数の管内波長の１／４以下の周期で設けられることを特徴とする半導体マッハツェンダ光変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気信号で光信号を変調する半導体マッハツェンダ光変調器に関するものである。
【背景技術】
【０００２】
増大する通信トラフィック需要に対応するために、高度な光変調方式に対応した高速な光変調器が求められている。特にデジタルコヒーレント技術を用いた多値光変調器は、１００Ｇｂｐｓを超える大容量トランシーバ実現に大きな役割を果たしている。これら多値光変調器では、光の振幅および位相にそれぞれ独立の信号を付加させるべく、マッハツェンダ干渉型のゼロチャープ駆動が可能なマッハツェンダ光変調器（Mach-Zehnder Modulator、以下ＭＺＭ）が並列多段に内蔵されている。
【０００３】
近年、光送信器モジュールの小型化や低駆動電圧化が課題となっており、小型で低駆動電圧化が可能な半導体ＭＺＭの研究開発が精力的に進められている。さらに、半導体ＭＺＭの研究開発においては、６４ＧＢａｕｄや１００ＧＢａｕｄといった高ボーレート化対応の動きが加速しており、変調器の広帯域化が求められている。
【０００４】
その中で、変調器のみでの特性改善のみならず、ドライバと変調器を１つのパッケージ内に集積し、ドライバと変調器の協調設計をすることで高周波特性を改善し、小型化を実現することを目指したＨＢ−ＣＤＭ（High Bandwidth Coherent Driver Modulator）の研究・開発が加速している（非特許文献１参照）。このＨＢ−ＣＤＭの構成においては、差動駆動型のドライバと集積することから、変調器自体も差動駆動型の構成であることが望ましい。
【０００５】
広帯域なＭＺＭでは、一般的に進行波型電極が使用される。進行波型電極において、変調帯域を改善するためには、以下の（I）、（II）の要素が非常に重要である。
（I）電極を伝搬するマイクロ波と導波路を伝搬する光の速度整合。
（II）電極の伝搬損失低減。
【０００６】
さらに近年盛んであるＨＢ−ＣＤＭでは、ドライバと変調器を集積するため、変調器のみならずドライバを含めた設計が非常に重要となる。特にＨＢ−ＣＤＭでは、低消費電力化を図るために、オープンコレクタ型もしくはオープンドレイン型のドライバが使用されている（非特許文献２参照）。
【０００７】
オープンコレクタ型もしくはオープンドレイン型のドライバでは、出力端が開放端となっているため、万が一変調器の高周波線路がうまく終端されておらず、高周波線路を伝って変調信号が戻ってくるとすると、ドライバと終端抵抗間で共振が発生してしまい、変調帯域の劣化や、高周波特性において周期的なうねりが発生してしまい、信号品質の劣化を招いてしまう。そのため、近年では、以下の（III）の要素の重要度が非常に増している。
（III）変調器の電極のインピーダンスとドライバや終端抵抗とのインピーダンス整合。
【０００８】
上記の（I）、（II）、（III）の３つの要素が高ボーレート化を実現する上では、非常に重要である。（I）、（II）に関しては、ドライバとの接続性やその他特性を考慮した差動容量装荷型電極構造や低損失な半導体層構造を用いるといった手法が提案されている（非特許文献３参照）。容量装荷構造は、主線路から分岐したＴ字状の電極を導波路上に形成し、位相変調を行うという設計となっている。この位相変調に寄与する電極の数および間隔と、導波路への接触長とを最適に設計することで、主線路への容量の付加量を自由に設計することができ、それによりインピーダンスおよびマイクロ波の速度を任意の値に設計できる。そのため、最適な容量の付加量を設計することで、光波とマイクロ波の速度整合を向上させることができると共に、インピーダンス整合を取れるようになり、その結果、広帯域化を実現できる。
【０００９】
一方で、（III）については、電極や導波路等の作製ばらつきや、終端抵抗の作製ばらつき、さらにはそれぞれの構造由来の高周波特性が存在する以上、６４ＧＢａｕｄや１００Ｇｂａｕｄといった高ボーレートを実現するための、広帯域な範囲（６４Ｇｂａｕｄの場合で４０ＧＨｚ程度、１００ＧＢａｕｄの場合で６０ＧＨｚ程度）において、全域でインピーダンス整合を実施することは非常に難しい。そのため、特に上記のようなオープンコレクタ型もしくはオープンドレイン型のドライバとＭＺＭとを接続した場合に、反射波の影響により、変調特性が劣化する要因となってしまっている。このように高ボーレート化が求められている現在においては、各コンポーネント間のインピーダンス不整合の影響を抑圧する手法が求められている。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】J.Ozaki，et al.，“Ultra-low Power Dissipation (<2.4 W) Coherent InP Modulator Module with CMOS Driver IC”，Mo3C.2，European Conference on Optical Communication (ECOC)，2018
【非特許文献２】N.Wolf，et al.，“Electro-Optical Co-Design to Minimize Power Consumption of a 32 GBd Optical IQ-Transmitter Using InP MZ-Modulators”，Compound Semiconductor Integrated Circuit Symposium (CSICS)，2015
【非特許文献３】Y. Ogiso，et al.，“Ultra-High Bandwidth InP IQ Modulator co-assembled with Driver IC for Beyond 100-GBd CDM”，Th4A.2，Optical Fiber Communication Conference (OFC) ，2018
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、半導体マッハツェンダ光変調器の高周波線路と終端抵抗間で発生したインピーダンス不整合による反射波による影響を抑圧し、インピーダンス不整合から生じる光変調器の高周波特性の劣化を解決することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の半導体マッハツェンダ光変調器は、基板上に形成された光導波路と、前記基板上の少なくとも１層の誘電体層の上に形成され、一端に変調信号が入力される入力側引き出し線路と、前記誘電体層上に前記光導波路に沿って形成され、一端が前記入力側引き出し線路の他端と接続された位相変調電極線路と、前記誘電体層上に形成され、一端が前記位相変調電極線路の他端と接続された出力側引き出し線路と、前記位相変調電極線路を伝搬する変調信号を前記光導波路に印加する電極とを備え、さらに、前記出力側引き出し線路の下層または上層に、前記変調信号を減衰させる減衰材が形成されていることを特徴とするものである。
また、本発明の半導体マッハツェンダ光変調器の１構成例において、前記減衰材は、前記出力側引き出し線路の下層に、前記出力側引き出し線路に沿って断続的に形成された少なくとも１層のｎ型半導体層またはｐ型半導体層である。
【００１３】
また、本発明の半導体マッハツェンダ光変調器の１構成例は、前記出力側引き出し線路の部分において、前記変調信号の伝播方向の前記ｎ型半導体層または前記ｐ型半導体層の個々の長さは、前記変調信号の帯域内の最大周波数の管内波長の１／４以下であり、前記変調信号の伝播方向と垂直な方向の前記ｎ型半導体層または前記ｐ型半導体層の幅は、前記管内波長の１／４以下であり、前記変調信号の伝播方向の前記ｎ型半導体層または前記ｐ型半導体層の間隔は、５０μｍ以下であることを特徴とするものである。
また、本発明の半導体マッハツェンダ光変調器の１構成例において、前記光導波路は、２本の第１、第２のアーム導波路からなり、前記入力側引き出し線路は、一端に変調信号が入力される第１の入力側引き出し線路と、この第１の入力側引き出し線路の隣の前記誘電体層上に形成され、一端に前記変調信号と相補な信号が入力される第２の入力側引き出し線路とからなり、前記位相変調電極線路は、前記誘電体層上に前記第１、第２のアーム導波路に沿って形成され、一端が前記第１、第２の入力側引き出し線路の他端とそれぞれ接続された２本の第１、第２の位相変調電極線路からなり、前記出力側引き出し線路は、一端が前記第１、第２の位相変調電極線路の他端とそれぞれ接続された２本の第１、第２の出力側引き出し線路からなり、前記電極は、前記第１、第２の位相変調電極線路を伝搬する変調信号をそれぞれ前記第１、第２のアーム導波路に印加する２個の第１、第２の電極からなり、さらに、前記変調信号の伝搬方向に沿って前記第１の入力側引き出し線路と前記第１の位相変調電極線路と前記第１の出力側引き出し線路との外側の前記誘電体層上に形成された第１のグランド線路と、前記変調信号の伝搬方向に沿って前記第２の入力側引き出し線路と前記第２の位相変調電極線路と前記第２の出力側引き出し線路との外側の前記誘電体層上に形成された第２のグランド線路とを備え、前記第１、第２の出力側引き出し線路の部分において、前記変調信号の伝播方向と垂直な方向の前記ｎ型半導体層または前記ｐ型半導体層の幅は、前記第１、第２のグランド線路間の距離以上であり、前記第１、第２のグランド線路のそれぞれ出力側引き出し線路に近い方のエッジの下に前記ｎ型半導体層または前記ｐ型半導体層が形成されていることを特徴とするものである。
【００１４】
また、本発明の半導体マッハツェンダ光変調器の１構成例において、前記光導波路は、２本の第１、第２のアーム導波路からなり、前記入力側引き出し線路は、一端に変調信号が入力される第１の入力側引き出し線路と、この第１の入力側引き出し線路の隣の前記誘電体層上に形成され、一端に前記変調信号と相補な信号が入力される第２の入力側引き出し線路とからなり、前記位相変調電極線路は、前記誘電体層上に前記第１、第２のアーム導波路に沿って形成され、一端が前記第１、第２の入力側引き出し線路の他端とそれぞれ接続された２本の第１、第２の位相変調電極線路からなり、前記出力側引き出し線路は、一端が前記第１、第２の位相変調電極線路の他端とそれぞれ接続された２本の第１、第２の出力側引き出し線路からなり、前記電極は、前記第１、第２の位相変調電極線路を伝搬する変調信号をそれぞれ前記第１、第２のアーム導波路に印加する２個の第１、第２の電極からなり、前記第１、第２の出力側引き出し線路の直線部において、前記ｎ型半導体層または前記ｐ型半導体層は、前記変調信号の伝播方向と垂直な方向における前記第１、第２の出力側引き出し線路の中間点の位置と、前記変調信号の伝播方向と垂直な方向における前記ｎ型半導体層または前記ｐ型半導体層の中心点の位置とが一致するように配置され、前記中心点を通る厚さ方向の垂線に対して左右対称の断面形状を有することを特徴とするものである。
【００１５】
また、本発明の半導体マッハツェンダ光変調器の１構成例において、前記光導波路は、２本の第１、第２のアーム導波路からなり、前記入力側引き出し線路は、一端に変調信号が入力される第１の入力側引き出し線路と、この第１の入力側引き出し線路の隣の前記誘電体層上に形成され、一端に前記変調信号と相補な信号が入力される第２の入力側引き出し線路とからなり、前記位相変調電極線路は、前記誘電体層上に前記第１、第２のアーム導波路に沿って形成され、一端が前記第１、第２の入力側引き出し線路の他端とそれぞれ接続された２本の第１、第２の位相変調電極線路からなり、前記出力側引き出し線路は、一端が前記第１、第２の位相変調電極線路の他端とそれぞれ接続された２本の第１、第２の出力側引き出し線路からなり、前記電極は、前記第１、第２の位相変調電極線路を伝搬する変調信号をそれぞれ前記第１、第２のアーム導波路に印加する２個の第１、第２の電極からなり、前記第１、第２の出力側引き出し線路は、前記誘電体層の面内で前記第１、第２のアーム導波路の延伸方向と交差する方向に曲がり、前記第１、第２の出力側引き出し線路の曲部において、前記ｎ型半導体層または前記ｐ型半導体層は、前記変調信号の伝播方向と垂直な方向における前記第１、第２の出力側引き出し線路の中間点に対して、前記変調信号の伝播方向と垂直な方向における前記ｎ型半導体層または前記ｐ型半導体層の中心点が前記第１、第２の出力側引き出し線路の曲部の外周側にずれるように配置されていることを特徴とするものである。
【００１６】
また、本発明の半導体マッハツェンダ光変調器の１構成例において、前記光導波路は、２本の第１、第２のアーム導波路からなり、前記入力側引き出し線路は、一端に変調信号が入力される第１の入力側引き出し線路と、この第１の入力側引き出し線路の隣の前記誘電体層上に形成され、一端に前記変調信号と相補な信号が入力される第２の入力側引き出し線路とからなり、前記位相変調電極線路は、前記誘電体層上に前記第１、第２のアーム導波路に沿って形成され、一端が前記第１、第２の入力側引き出し線路の他端とそれぞれ接続された２本の第１、第２の位相変調電極線路からなり、前記出力側引き出し線路は、一端が前記第１、第２の位相変調電極線路の他端とそれぞれ接続された２本の第１、第２の出力側引き出し線路からなり、前記電極は、前記第１、第２の位相変調電極線路を伝搬する変調信号をそれぞれ前記第１、第２のアーム導波路に印加する２個の第１、第２の電極からなり、前記第１、第２の出力側引き出し線路は、直下に前記ｎ型半導体層または前記ｐ型半導体層が存在する部分よりも直下に前記ｎ型半導体層または前記ｐ型半導体層が存在しない部分の方が、前記変調信号の伝播方向と垂直な方向の線路幅が広いことを特徴とするものである。
【００１７】
また、本発明の半導体マッハツェンダ光変調器の１構成例において、前記光導波路は、２本の第１、第２のアーム導波路からなり、前記入力側引き出し線路は、一端に変調信号が入力される第１の入力側引き出し線路と、この第１の入力側引き出し線路の隣の前記誘電体層上に形成され、一端に前記変調信号と相補な信号が入力される第２の入力側引き出し線路とからなり、前記位相変調電極線路は、前記誘電体層上に前記第１、第２のアーム導波路に沿って形成され、一端が前記第１、第２の入力側引き出し線路の他端とそれぞれ接続された２本の第１、第２の位相変調電極線路からなり、前記出力側引き出し線路は、一端が前記第１、第２の位相変調電極線路の他端とそれぞれ接続された２本の第１、第２の出力側引き出し線路からなり、前記電極は、前記第１、第２の位相変調電極線路を伝搬する変調信号をそれぞれ前記第１、第２のアーム導波路に印加する２個の第１、第２の電極からなり、さらに、前記変調信号の伝搬方向に沿って前記第１の入力側引き出し線路と前記第１の位相変調電極線路と前記第１の出力側引き出し線路との外側の前記誘電体層上に形成された第１のグランド線路と、前記変調信号の伝搬方向に沿って前記第２の入力側引き出し線路と前記第２の位相変調電極線路と前記第２の出力側引き出し線路との外側の前記誘電体層上に形成された第２のグランド線路とを備え、前記第１、第２の出力側引き出し線路は、前記誘電体層の面内で前記第１、第２のアーム導波路の延伸方向と交差する方向に曲がり、直線部よりも曲部の方が前記変調信号の伝播方向と垂直な方向の線路幅が狭く、前記第１、第２のグランド線路は、前記第１、第２の出力側引き出し線路に沿って曲がり、直線部よりも曲部の方が前記第１、第２の出力側引き出し線路との線路間距離が短くなることを特徴とするものである。
【００１８】
また、本発明の半導体マッハツェンダ光変調器の１構成例において、前記光導波路は、２本の第１、第２のアーム導波路からなり、前記入力側引き出し線路は、一端に変調信号が入力される第１の入力側引き出し線路と、この第１の入力側引き出し線路の隣の前記誘電体層上に形成され、一端に前記変調信号と相補な信号が入力される第２の入力側引き出し線路とからなり、前記位相変調電極線路は、前記誘電体層上に前記第１、第２のアーム導波路に沿って形成され、一端が前記第１、第２の入力側引き出し線路の他端とそれぞれ接続された２本の第１、第２の位相変調電極線路からなり、前記出力側引き出し線路は、一端が前記第１、第２の位相変調電極線路の他端とそれぞれ接続された２本の第１、第２の出力側引き出し線路からなり、前記電極は、前記第１、第２の位相変調電極線路を伝搬する変調信号をそれぞれ前記第１、第２のアーム導波路に印加する２個の第１、第２の電極からなり、さらに、前記変調信号の伝搬方向に沿って前記第１の入力側引き出し線路と前記第１の位相変調電極線路と前記第１の出力側引き出し線路との外側の前記誘電体層上に形成された第１のグランド線路と、前記変調信号の伝搬方向に沿って前記第２の入力側引き出し線路と前記第２の位相変調電極線路と前記第２の出力側引き出し線路との外側の前記誘電体層上に形成された第２のグランド線路とを備え、前記第１、第２のグランド線路間を電気的に接続する複数のワイヤをさらに備え、前記複数のワイヤは、前記変調信号の帯域内の最大周波数の管内波長の１／４以下の周期で設けられることを特徴とするものである。
【発明の効果】
【００１９】
本発明によれば、出力側引き出し線路の下層の基板と誘電体層との間、または出力側引き出し線路の上層に、変調信号を減衰させる減衰材を配置することにより、出力側引き出し線路と終端抵抗間で発生したインピーダンス不整合による反射波が、電極が設けられている位相変調部や、半導体マッハツェンダ光変調器に接続されているオープンコレクタ型もしくはオープンドレイン型のドライバへ戻ることを抑圧することができ、半導体マッハツェンダ光変調器の変調特性に与える影響を最小化することができる。その結果、本発明では、インピーダンス不整合から生じる位相変調特性の劣化を抑圧し、広域にわたり滑らかな変調特性を有する、高ボーレート動作が可能な優れた半導体マッハツェンダ光変調器を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の実施例に係るＩＱ変調器の構成を示す平面図である。
【図２】図２は、本発明の実施例に係るＩＱ変調器の位相変調部の断面図である。
【図３】図３は、本発明の実施例に係るＩＱ変調器の入力側引き出し線路の部分の断面図である。
【図４】図４は、本発明の実施例に係るＩＱ変調器の出力側引き出し線路の部分を拡大した平面図である。
【図５】図５は、本発明の実施例に係るＩＱ変調器の出力側引き出し線路の部分の断面図である。
【図６】図６は、本発明の実施例に係るＩＱ変調器の出力側引き出し線路の部分の断面図である。
【図７】図７は、本発明の実施例に係るＩＱ変調器の出力側引き出し線路の部分の断面図である。
【図８】図８は、本発明の実施例に係るＩＱ変調器の出力側引き出し線路の部分の断面図である。
【図９】図９は、本発明の実施例においてグランド線路間を接続するワイヤを示す平面図である。
【発明を実施するための形態】
【００２１】
［発明の原理］
ＭＺＭの設計において、ドライバと接続される入力側引き出し線路と、マッハツェンダ干渉計の導波路に沿って形成される位相変調電極線路と、終端抵抗と接続される出力側引き出し線路の３部分の電極は、広帯域化を実現するために全て、基本的に伝播損失が小さくなるようにするのが一般的であった。
【００２２】
ただし、出力側引き出し線路は、位相変調後の電極であるため、この電極の伝播損失は、基本的に位相変調を行う変調信号には影響を与えず、ＭＺＭの変調帯域の劣化には影響しない。一方で、ＭＺＭの高周波線路と終端抵抗との間でのインピーダンス不整合から生じる反射波は、ＭＺＭの変調帯域・変調特性の劣化に大きく影響する。
【００２３】
そこで、本発明では、出力側引き出し線路に意図的に伝播損失を持たせることで、ＭＺＭの線路と終端抵抗とのインピーダンス不整合による反射波が位相変調部へ戻ることを抑圧して、ＭＺＭの変調特性に与える影響を最小化し、広域にわたる優れた高周波特性を実現する。
【００２４】
以下、図面を参照して本発明の実施例について説明する。
【００２５】
［実施例］
図１は本発明の実施例に係るＩＱ変調器の構成を示す平面図である。ＩＱ変調器は、入力導波路１０と、入力導波路１０を伝搬する光を２系統に分波する１×２ＭＭＩカプラ１１と、１×２ＭＭＩカプラ１１によって分波された２つの光を導波する導波路１２，１３と、導波路１２を伝搬する光を２系統に分波する１×２ＭＭＩカプラ１４と、導波路１３を伝搬する光を２系統に分波する１×２ＭＭＩカプラ１５と、１×２ＭＭＩカプラ１４によって分波された２つの光を導波する導波路１６，１７（第１、第２のアーム導波路）と、１×２ＭＭＩカプラ１５によって分波された２つの光を導波する導波路１８，１９（第１、第２のアーム導波路）と、導波路１６，１７に同相信号（Ｉ）側の変調信号を印加するための導体からなる入力側引き出し線路２０，２１（第１、第２の入力側引き出し線路）と、導波路１８，１９に直交信号（Ｑ）側の変調信号を印加するための導体からなる入力側引き出し線路２２，２３（第１、第２の入力側引き出し線路）と、入力側引き出し線路２０，２１と接続された導体からなる位相変調電極線路２４，２５（第１、第２の位相変調電極線路）と、入力側引き出し線路２２，２３と接続された導体からなる位相変調電極線路２６，２７（第１、第２の位相変調電極線路）と、位相変調電極線路２４，２５と接続された導体からなる出力側引き出し線路２８，２９（第１、第２の出力側引き出し線路）と、位相変調電極線路２６，２７と接続された導体からなる出力側引き出し線路３０，３１（第１、第２の出力側引き出し線路）と、位相変調電極線路２４，２５から分岐するように形成され、位相変調電極線路２４，２５から供給されるＩ変調信号を導波路１６，１７に印加する導体からなる電極３２，３３（第１、第２の電極）と、位相変調電極線路２６，２７から分岐するように形成され、位相変調電極線路２６，２７から供給されるＱ変調信号を導波路１８，１９に印加する導体からなる電極３４，３５（第１、第２の電極）とを備えている。
【００２６】
さらに、ＩＱ変調器は、導波路１６〜１９を伝搬する変調された信号光の位相を調整するための導体からなる位相調整電極３６〜３９（子電極）と、導波路１６，１７を伝搬する２系統の信号光を合波する２×１ＭＭＩカプラ４０と、導波路１８，１９を伝搬する２系統の信号光を合波する２×１ＭＭＩカプラ４１と、２×１ＭＭＩカプラ４０の出力光を導波する導波路４２と、２×１ＭＭＩカプラ４１の出力光を導波する導波路４３と、導波路４２，４３を伝搬する信号光の位相を調整するための導体からなる位相調整電極４４，４５（親電極）と、導波路４２，４３を伝搬する２系統の信号光を合波する２×１ＭＭＩカプラ４６と、出力導波路４７と、入力側引き出し線路２０と位相変調電極線路２４と出力側引き出し線路２８との外側に配設された導体からなるグランド線路４８と、入力側引き出し線路２１、位相変調電極線路２５および出力側引き出し線路２９と入力側引き出し線路２２、位相変調電極線路２６および出力側引き出し線路３０との間に配設された導体からなるグランド線路４９と、入力側引き出し線路２３と位相変調電極線路２７と出力側引き出し線路３１との外側に配設された導体からなるグランド線路５０と、出力側引き出し線路２８〜３１の端部に接続された高周波終端抵抗５１〜５４とを備えている。
【００２７】
本実施例のＩＱ変調器の高周波線路は、入力側引き出し線路２０〜２３の部分と位相変調電極線路２４〜２７の部分と出力側引き出し線路２８〜３１の部分の３つの部分から形成されており、全ての部分で、インピーダンス整合の取れた差動線路構造（ＧＳＳＧ構成）となっている。仮にインピーダンス整合が取れていないとすると、高周波線路の接続箇所で信号の反射が発生してしまい、高周波特性が劣化する原因となる。
【００２８】
本実施例では、全ての部分で高周波線路が差動線路構成となっているので、エネルギー効率が高い差動入力信号（差動ドライバ）によって変調器を駆動することができる。また、本実施例では、高周波線路が差動線路構成となっているため、近年、低消費電力化の観点から用いられているオープンコレクタ型もしくはオープンドレイン型の差動ドライバとも、円滑な高周波接続を実現することができ、低消費電力性と広帯域性とを両立させることができる。
【００２９】
次に、本実施例の高周波線路パターンについて更に詳細に説明する。上記のとおり、本実施例の高周波線路パターンは、低誘電率材料からなる誘電体層上に形成された２本の信号線路と２本のグランド線路とからなるＧＳＳＧ（グランド・シグナル・シグナル・グランド）差動コプレーナ線路を基本構造としている。
【００３０】
ただし、本実施例では、Ｉ変調信号を入力とする半導体ＭＺＭとＱ変調信号を入力とする半導体ＭＺＭとを基板上に並設しており、Ｉ変調信号側の半導体ＭＺＭの高周波線路パターンとＱ変調信号側の半導体ＭＺＭの高周波線路パターンで中央のグランド線路４９を共用するようにしている。
【００３１】
入力側引き出し線路２０には、後述するＳＩ−ＩｎＰ基板上に形成された差動ドライバ（不図示）からＩ変調信号が入力され、これと相補なＩ変調信号（バーＩ）が差動ドライバから入力側引き出し線路２１に入力される。同様に、入力側引き出し線路２２には、差動ドライバからＱ変調信号が入力され、これと相補なＱ変調信号（バーＱ）が差動ドライバから入力側引き出し線路２３に入力される。
【００３２】
出力側引き出し線路２８〜３１のそれぞれの端部は、高周波終端抵抗５１〜５４によって終端されている。出力側引き出し線路２８〜３１と接続されていない方の高周波終端抵抗５１〜５４の端部は、接地されているか、あるいは任意の電位に設定されている。
グランド線路４８〜５０の一端（図１の左端部）は、差動ドライバのグランドと接続されている。
【００３３】
１×２ＭＭＩカプラ１４と導波路１６，１７と入力側引き出し線路２０，２１と位相変調電極線路２４，２５と出力側引き出し線路２８，２９と電極３２，３３と２×１ＭＭＩカプラ４０とは、Ｉ側の半導体ＭＺＭを構成している。この半導体ＭＺＭは、電極３２，３３から導波路１６，１７に印加されるＩ変調信号に応じて、導波路１６，１７を伝搬する光を位相変調する。
【００３４】
同様に、１×２ＭＭＩカプラ１５と導波路１８，１９と入力側引き出し線路２２，２３と位相変調電極線路２６，２７と出力側引き出し線路３０，３１と電極３４，３５と２×１ＭＭＩカプラ４１とは、Ｑ側の半導体ＭＺＭを構成している。この半導体ＭＺＭは、電極３４，３５から導波路１８，１９に印加されるＱ変調信号に応じて、導波路１８，１９を伝搬する光を位相変調する。
【００３５】
２×１ＭＭＩカプラ４０は導波路１６，１７を伝搬する変調された信号光を合波し、２×１ＭＭＩカプラ４１は導波路１８，１９を伝搬する変調された信号光を合波する。位相調整電極４４，４５に電圧を印加することにより、２×１ＭＭＩカプラ４０から出力されるＩ側の信号光と２×１ＭＭＩカプラ４１から出力されるＱ側の信号光の位相差が９０度になるように位相調整することが可能である。
【００３６】
２×１ＭＭＩカプラ４６は、導波路４２を伝搬するＩ側の信号光と導波路４３を伝搬するＱ側の信号光とを合波することにより、光ＩＱ変調信号を得る。こうして、本実施例では、ＩＱ変調器を実現することができる。
【００３７】
図２は本実施例のＩＱ変調器の位相変調部（電極３２〜３５と位相変調電極線路２４〜２７とがある領域）の断面図であり、図１のａ−ａ’線断面図である。位相変調部においては、誘電体層上に形成された位相変調電極線路２４〜２７から分岐した平面視Ｔ字状の電極３２〜３５を導波路１６〜１９上に形成し、導波路１６〜１９に変調信号を印加する差動容量装荷型構造となっている。
【００３８】
位相変調部の導波路１６〜１９は、ＳＩ−ＩｎＰ基板６４上に順にｎ型半導体層（例えばｎ−ＩｎＰやｎ−ＩｎＧａＡｓＰ等の四元層）６０、半導体からなる下部クラッド層６１、半導体コア層６２、上部クラッド層６３が積層された導波路構造によって形成されている。
【００３９】
入力側引き出し線路２０〜２３と位相変調電極線路２４〜２７と出力側引き出し線路２８〜３１とグランド線路４８〜５０とは、誘電体層６５の上に形成されている。高周波線路としての損失を低減するため、誘電体層６５は、例えばベンゾシクロブテン（ＢＣＢ）などの低誘電体材料から構成されることが望ましい。
【００４０】
上部クラッド層６３と下部クラッド層６１とは、どちらか一方がｎ型半導体で、他方がｐ型半導体であっても構わない。また、上部クラッド層６３と下部クラッド層６１の両方がｎ型半導体で、上部クラッド層６３と半導体コア層６２との間、もしくは下部クラッド層６１と半導体コア層６２との間に、第３のｐ型クラッド層が挿入されている構造を取ることもできる。
【００４１】
次に、本実施例の特徴的な構成について順を追って説明する。まず、位相変調電極線路２４〜２７について説明する。位相変調電極線路２４〜２７は、半導体ＭＺＭを構成する導波路１６〜１９と平行に配設される。位相変調電極線路２４〜２７とこれに接続される電極３２〜３５とは、インピーダンス整合と、マイクロ波と光波の速度整合とに優れた差動容量装荷型構造（ＧＳＳＧ構成）となっている。
【００４２】
すなわち、グランド線路４８と、Ｉ変調信号が入力される位相変調電極線路２４と、位相変調電極線路２４からＩ変調信号が供給される電極３２と、Ｉ変調信号と相補な信号（バーＩ）が入力される電極３３と、電極３３に信号を供給する位相変調電極線路２５と、グランド線路４９と、Ｑ変調信号が入力される位相変調電極線路２６と、位相変調電極線路２６からＱ変調信号が供給される電極３４と、Ｑ変調信号と相補な信号（バーＱ）が入力される電極３５と、電極３５に信号を供給する位相変調電極線路２７と、グランド線路５０とが並ぶ構成となっている。
【００４３】
主線路である位相変調電極線路２４〜２７から分岐して周期的に形成される容量装荷部の電極３２〜３５の数、間隔、長さを最適に設計することで、位相変調電極線路２４〜２７への容量の付加量を自由に設計可能なため、位相変調電極線路２４〜２７のインピーダンスと位相変調電極線路２４〜２７を伝搬するマイクロ波の速度とを任意の値に設計することができる。
【００４４】
そのため、インピーダンス整合と、マイクロ波と光波の速度整合とを同時に実現することができ、変調器の３０ＧＨｚ以上の広帯域動作を実現できる電極構成となっている。また、半導体ＭＺＭに広帯域動作をさせるためには、電極３２〜３５を進行波型電極として見なせるように設計する必要があるため、分布定数として見なせるように信号毎の電極３２〜３５の周期を、位相変調電極線路２４〜２７および電極３２〜３５を伝搬する最大周波数の変調信号の管内波長λeffの最低限１／４以下、理想的には１／８以下とする必要がある。
【００４５】
導波路１６〜１９の延伸方向に沿って各電極３２〜３５を周期的に配置するため、一般的にブラッグ周波数についても考える必要がある。ただし、本実施例では、上記の管内波長に対応する周波数よりもブラッグ周波数が高域側の周波数となるため、信号毎の電極３２〜３５の周期を管内波長λeffの１／４以下（理想的には１／８以下）とする上記の条件を満たす場合にはブラッグ周波数について考慮する必要はない。
【００４６】
次に、入力側引き出し線路２０〜２３について説明する。図３は、本実施例のＩＱ変調器の入力側引き出し線路２０〜２３の部分の断面図であり、図１のｂ−ｂ’線断面図である。図３から分かるように、導波路１０，１２，１３とＭＭＩカプラ１１，１４，１５とは、ＳＩ−ＩｎＰ基板６４上に順にｎ型半導体層６０、半導体からなる下部クラッド層６１、半導体コア層６２、上部クラッド層６３が積層された導波路構造によって形成されている。入力側引出線路では、広帯域化のためには、伝搬損失を最小化することが望ましく、そのためにはｎ型半導体層６０の幅はなるべく小さいほど望ましい。すなわち、半導体コア層６２やクラッド層と同一の幅となっていることが最も損失を最小にすることができる構造である。本図では一例として、上記図面を描画しているが、もちろんｎ型半導体層６０が半導体コア層６２やクラッド層よりも広くても構わない。ただし、その場合には伝搬損失が増加し、変調帯域が劣化してしまう。
【００４７】
上記のとおり、入力側引き出し線路２０〜２３には、差動ドライバから変調信号が入力される。そのため、差動ドライバと円滑に接続できる構造が望ましく、入力側引き出し線路２０〜２３についても位相変調電極線路２４〜２７と同様に差動線路構成とする必要がある。
【００４８】
入力側引き出し線路２０〜２３は、ＧＳＳＧ構成でもよいし、ＧＳＧＳＧ構成（ＧＳＳＧ構成に対して、更に入力側引き出し線路２０と２１の間、および入力側引き出し線路２２と２３の間にグランド線路がある構成）でもよい。一般的に位相変調部の差動容量装荷型構造がＧＳＳＧ構成であることが多く、本実施例においてもＧＳＳＧ構成を採用しているため、入力側引き出し線路２０〜２３および出力側引き出し線路２８〜３１についてもＧＳＳＧ構成の高周波線路としている。
【００４９】
入力側引き出し線路２０〜２３および出力側引き出し線路２８〜３１を、位相変調部と同じＧＳＳＧ構成としている理由は、ＧＳＧＳＧ構成からＧＳＳＧ構成への変化、またはＧＳＳＧ構成からＧＳＧＳＧ構成への変化のようにモードが変化することによる損失や特性の劣化を懸念しているためである。位相変調部がＧＳＧＳＧ構成であれば、入力側引き出し線路２０〜２３および出力側引き出し線路２８〜３１はＧＳＧＳＧ構成であることが望ましい。
【００５０】
入力側引き出し線路２０〜２３は、位相変調電極線路２４〜２７と同一直線上に形成されることが望ましい。その理由は、入力側引き出し線路２０〜２３において曲がりが生じると、差動モード特性の高周波特性が劣化したり、共振が生じたり，同相モードが発生する等し，特性が劣化する可能性があるためである。
【００５１】
また、入力側引き出し線路２０〜２３における伝播損失は、出力側引き出し線路２８〜３１の伝搬損失とは異なり、全て変調帯域（ＥＯ帯域）の劣化に直結するため、変調器の広帯域化を実現する上では、入力側引き出し線路２０〜２３における伝播損失を最小にすることが重要である。入力側引き出し線路２０〜２３の伝播損失を最小にするためには、曲がりがなく最短距離となり、伝播損失が少ないような構成が望ましい。入力側引き出し線路２０〜２３において曲がりが生じると、直線状の高周波線路に比べ、線路長が長くなって伝搬損失が増加し、さらに曲げ損失が生じるため、差動信号の高周波特性が劣化してしまう。
【００５２】
入力側引き出し線路２０〜２３の伝播損失を最小にするには、上記で述べたように、入力側引き出し線路２０〜２３と位相変調電極線路２４〜２７とを同一直線上に形成することが望ましいが、必ずしも同一直線上に形成されていなくてもよい。
【００５３】
また、本実施例では、導波路１６〜１９の延伸方向（図１左右方向）に対して、入力導波路１０の光伝搬方向（図１上下方向）および１×２ＭＭＩカプラ１１の光入出力方向（図１上下方向）が直交するように入力導波路１０と１×２ＭＭＩカプラ１１とを形成し、導波路１６〜１９の延伸方向に対して、１×２ＭＭＩカプラ１４，１５，４０，４１，４６の入出力方向（図１左右方向）が同一方向になるように１×２ＭＭＩカプラ１４，１５，４０，４１，４６を形成している。このように、本実施例では、導波路パターンをＬ字型のレイアウトとすることにより、入力側引き出し線路２０〜２３の長さを最短とすることができる。
【００５４】
このとき、入力側引き出し線路２０〜２３が導波路１２，１３と交差する部分に関しては、入力側引き出し線路２０〜２３の下に導波路構造（半導体層）が存在することになり、入力側引き出し線路２０〜２３の下に誘電体層６５がある部分と誘電率が異なる。このため、入力側引き出し線路２０〜２３を一定幅にすると、インピーダンス不整合が生じる場合があるので、誘電体層６５の上に形成されている入力側引き出し線路２０〜２３の部分に対して、導波路構造の上に形成されている入力側引き出し線路２０〜２３の幅を狭くする等の対策をとることが望ましい。
【００５５】
また、入力側引き出し線路２０〜２３が導波路１２，１３と交差する部分に関しては、入力側引き出し線路２０〜２３の下に導電体層が存在することになり、入力側引き出し線路２０〜２３の伝搬損失が増大してしまうため、入力側引き出し線路２０〜２３と導波路１２，１３の交差領域がなるべく最小になるように配置を考慮する必要がある。さらに、導電体層の面積が極力小さくなるように、導波路１２，１３を詰めて配置したり、ＭＭＩの幅を狭くしたりする等の光学的な設計も重要となる。
【００５６】
次に、出力側引き出し線路２８〜３１について説明する。図４は出力側引き出し線路２８〜３１の部分を拡大した平面図である。図５は出力側引き出し線路２８〜３１の部分の断面図であり、図４のｃ−ｃ’線断面図である。図６は出力側引き出し線路２８〜３１の部分の断面図であり、図４のｄ−ｄ’線断面図である。なお、図４では、本実施例の構成を分かり易くするため、下層のｎ型半導体層６０（減衰材）を記載している。
【００５７】
図５、図６から分かるように、出力側引き出し線路２８〜３１の部分の導波路１６〜１９は、ＳＩ−ＩｎＰ基板６４上に順に誘電体層６５、半導体からなる下部クラッド層６１、半導体コア層６２、上部クラッド層６３が積層された導波路構造によって形成されている。ただし、出力側引き出し線路２８〜３１の直下については、変調信号の伝播方向（出力側引き出し線路２８〜３１の引き回し方向）に沿って複数のｎ型半導体層６０が断続的に配設されている。
【００５８】
このように、本実施例の出力側引き出し線路２８〜３１には、下層にｎ型半導体層６０が存在する部分と存在しない部分の２つの部分がある。下層にｎ型半導体層６０が存在する部分では、ＳＩ−ＩｎＰ基板６４上に例えばｎ−ＩｎＰやｎ−ＩｎＧａＡｓＰからなるｎ型半導体層６０が形成され、ｎ型半導体層６０上に例えばＢＣＢからなる誘電体層６５が形成され、誘電体層６５上に出力側引き出し線路２８〜３１が形成されている。一方で、下層にｎ型半導体層６０が存在しない部分では、ＳＩ−ＩｎＰ基板６４上に形成された誘電体層６５上に出力側引き出し線路２８〜３１が形成されている。
【００５９】
出力側引き出し線路２８〜３１は、誘電体層６５の面（図１の紙面）内で導波路１６〜１９の延伸方向（入力側引き出し線路２０〜２３および位相変調電極線路２４〜２７の延伸方向）と交差する方向（本実施例では直交する方向）に曲がり、チップのエッジ付近まで延びる構造となっている。
【００６０】
このような構造としている理由は、出力側引き出し線路２８〜３１の端部とチップ外部の高周波終端抵抗５１〜５４のパッドとを接続するワイヤ（不図示）の長さを極力短くするためである。オフチップ終端となる場合、ワイヤが長くなるほどインダクタンスが大きくなり、インピーダンス不整合の要因となるため、なるべく短く、かつインダクタンスが小さくなるようにすることが望ましい。例えばワイヤとして、２本以上の金線を用いたり、ウエッジボンディングやリボンボンディングのような幅広でインダクタンスが低くなるものを用いたりすることが望ましい。
【００６１】
ワイヤボンディングを前提とすると、本実施例のように導波路１６〜１９の延伸方向と交差する方向に出力側引き出し線路２８〜３１を曲げて、チップのエッジ付近まで出力側引き出し線路２８〜３１が延びる構成とする必要がある。しかしながら、高周波終端抵抗５１〜５４が形成された終端基板を出力側引き出し線路２８〜３１の上にフリップチップ実装するフリップチップ終端の場合にはこの限りではない。フリップチップ終端の場合には、チップ上のどの部分でも高周波終端抵抗５１〜５４と接続することができるため、出力側引き出し線路２８〜３１を曲げる構成となっている必要はなく、直線状のパターンだけでもよい。
【００６２】
次に、本発明の特徴であるｎ型半導体層６０の効果について説明する。ｎ型半導体層６０が存在しない場合には、高周波線路の下層に導電体層がなく、つまり、理想的には、下層のグランドが存在しないような構成となっている。一方で、ｎ型半導体層６０が存在する場合には、ｎ型半導体層６０が高周波線路の下層のグランドとして働くようになるため、高周波線路はグランデッドコプレーナ線路となる。高周波線路を任意のインピーダンスで設計すると、高周波線路の幅は、下層にｎ型半導体層６０が存在しない場合に比べて、ｎ型半導体層６０が存在する場合の方が下層のグランドによる影響のために約１／２程度まで細くなる。
【００６３】
さらに、ｎ型半導体層６０は、理想的なメタルグランドに比べ、抵抗率が存在するため、ｎ型半導体層６０により高周波線路に伝搬損失が生じることとなる。仮にｎ型半導体ではなく、ｐ型半導体を適用した場合には、更に伝搬損失が増大する方向となる。
【００６４】
ただし、容量装荷型構造の構成上、下層の導電体層（ｎ型半導体層６０）を介して、変調器を駆動するためのバイアス電圧を印加する必要があり、導電体層としてｐ型半導体を選択すると、ｐ型半導体の抵抗率の高さから、電圧降下が発生してしまい、所望の電圧を広範囲にわたって供給することができなくなるため望ましくない。
【００６５】
このように出力側引き出し線路２８〜３１が形成される領域において、位相変調に寄与しない通常であれば不要であるｎ型半導体層６０を新たに設けることで、出力側引き出し線路２８〜３１の伝播損失を増大させることができる。位相変調電極線路２４〜２７および出力側引き出し線路２８〜３１以外の領域にｎ型半導体層６０を設けると、伝播損失が増えてしまい変調器の変調帯域の劣化を招く原因としかならないが、出力側引き出し線路２８〜３１は、位相変調後の高周波線路であるため、伝播損失が増大したとしても、変調器の変調帯域・変調特性の劣化には影響を及ぼさない。
【００６６】
出力側引き出し線路２８〜３１の伝播損失が増えることは、出力側引き出し線路２８〜３１と高周波終端抵抗５１〜５４間でのインピーダンス不整合が生じた場合に効果を発揮する。一般的に、出力側引き出し線路２８〜３１と高周波終端抵抗５１〜５４間で完璧に高周波信号を終端することができなかった場合には、反射波が生じ、出力側引き出し線路２８〜３１を介して、位相変調電極線路２４〜２７、さらには入力側引き出し線路２０〜２３、その先のドライバ端まで反射波が達することとなる。このような反射の影響が、本来の変調信号を劣化させる方向に働いてしまうため、変調器の変調特性の劣化を招いてしまう。
【００６７】
さらに、ドライバがオープンコレクタ型もしくはオープンドレイン型のドライバの場合には、ドライバの出力端がオープン端となるため、全反射が生じて反射波が高周波終端抵抗５１〜５４側へ戻っていくことになる。このように反射波が生じて、最終的に多重反射になると、ＥＯ（Electro-Optic）特性において、うねり（周期的な共振）・リップルが生じて、変調器の変調特性が大幅に劣化してしまう。
【００６８】
しかし、本実施例のように出力側引き出し線路２８〜３１の伝搬損失が大きい場合には、反射の影響を大幅に抑圧することができる。反射の影響を抑圧できる理由は、変調信号が位相変調電極線路２４〜２７を通り、位相変調に寄与し終わった後に、出力側引き出し線路２８〜３１の大きな損失によって弱くなれば、出力側引き出し線路２８〜３１と高周波終端抵抗５１〜５４間でインピーダンス不整合が生じたとしても、位相変調電極線路２４〜２７の方向に戻っていく信号がなくなるためである。  
【００６９】
そのため、出力側引き出し線路２８〜３１の伝播損失は可能な限り大きい方が望ましく、そのためには、出力側引き出し線路２８〜３１の下層の導電体層（減衰材）として、ｎ型半導体層とｐ型半導体層を組み合わせて使用してもよいし、ｐ型半導体層を使用してもよい。ただし、導波路部分と同様の例えばｐｉｎ構造を採用してしまうことは望ましくない。その理由は、ｉ層部分で容量性を感じてしまうためと、ｐｉｎ構造の場合、ｎ型半導体に対してバイアス電圧を印加できないため、空乏層から決まる半導体の容量値を安定的に制御できず、不安定な特性となる恐れがあるためである。
【００７０】
ｎ型半導体層６０は、先に述べたように位相変調部のバイアス電圧を印加する導電体層となるため、電圧降下が生じないように、キャリア濃度が１×１０18ｃｍ-3以上のｎ−ＩｎＧａＡｓＰやｎ−ＩｎＰから構成されることが望ましい。ｎ型半導体層６０は、１層でもよいし、例えばｎ−ＩｎＰとｎ−ＩｎＧａＡｓＰを組み合わせた２層以上の構成でもよく、厚さが０．２μｍ以上であることが望ましい。ただし、ｎ型半導体層６０が厚くなり過ぎると、その上の誘電体層６５上に配置された高周波線路とｎ型半導体層６０とが近くなり過ぎてしまうため、ｎ型半導体層６０が厚い場合には誘電体層６５を厚くしてやる必要がある。
【００７１】
例えば、インピーダンス設計の自由度を考えると、誘電体層６５の厚さは少なくとも４μｍ以上あることが望ましく、誘電体層６５の材料として例えば有機材料のポリイミドやＢＣＢ等の低誘電率材料を用いることが望ましい。誘電体層６５の厚さが４μｍ未満になると、高周波線路からｎ型半導体層６０までの距離が近くなり過ぎてしまい、所望のインピーダンスを実現するための高周波線路の幅が細くなり、作製上のばらつきに弱くなり、安定したインピーダンスの高周波線路を作製することが難しくなってしまうため望ましくない。また、誘電体層６５として、半導体層を用いても構わないが、半導体の誘電率が高いため、高周波線路の幅が細くなり過ぎてしまうので、インピーダンスの安定性を考えると望ましくない。
【００７２】
次に、ｎ型半導体層６０が存在する部分と存在しない部分のパターン設計ルールについて説明する。出力側引き出し線路２８〜３１が形成される領域全面に大面積で、ｎ型半導体層６０を設けることも１つの手段ではあるが、この場合、出力側引き出し線路２８〜３１を伝搬する変調信号がｎ型半導体層６０において共振するリスクが発生してしまう。ｎ型半導体層６０の面積が大きいほど、ｎ型半導体層６０の共振周波数も低周波側になるため、変調器の使用周波数帯域内で、共振によるリップルがＥＯ特性に生じることとなる。そのため、ｎ型半導体層６０を全面的に形成するような構成は、広帯域な変調器に適用できない。
【００７３】
まずは、高周波線路を伝搬する変調信号の帯域内の最大周波数の管内波長を考える必要があるが、ｎ型半導体層６０が存在する部分と存在しない部分の高周波線路を比較すると、実効屈折率はｎ型半導体層６０が存在する部分の方が高くなるため、ｎ型半導体層６０が存在する部分の管内波長を基本に考える。
【００７４】
本実施例では、管内波長の１／４以下の長さの範囲内に、ｎ型半導体層６０が存在しない部分が存在している。つまり、図４〜図６に示すように変調信号の伝播方向（出力側引き出し線路２８〜３１の引き回し方向）に沿って複数のｎ型半導体層６０が配設されるが、個々のｎ型半導体層６０の伝播方向の長さＬは、線路を伝搬する変調信号の帯域内の最大周波数の管内波長の１／４以下である。
【００７５】
ただし、導波路がある部分に関しては、導波路があるため、ｎ型半導体層６０を完全に分離することはできないが、導波路部分以外の部分については分離する必要がある。つまり、例えば、５０ＧＨｚまでを必要な変調信号周波数とし、実効屈折率を２．５と仮定すると、管内波長の１／４は０．６ｍｍとなり、個々のｎ型半導体層６０の伝播方向の長さＬを０．６ｍｍ以下とする必要がある。同様に、変調信号の伝播方向と垂直な方向のｎ型半導体層６０の幅Ｗ１についても管内波長の１／４以下であることが望ましい。
【００７６】
このように、ｎ型半導体層６０の長さＬと幅Ｗ１を設定することで、使用周波数帯域内でのｎ型半導体層６０の共振を回避することができる。
なお、ｎ型半導体層６０の長さＬと幅Ｗ１は、上記のとおり管内波長の１／４以下である必要があるが、理想的には１／４未満、例えば１／８以下であれば、さらに望ましい。
【００７７】
さらに、変調信号の伝播方向と垂直な方向のｎ型半導体層６０の幅Ｗ１は、管内波長の１／４以下で、かつ図４に示すようにグランド線路４８とグランド線路４９間（グランド線路４９とグランド線路５０間）の距離以上であることが望ましい。つまり、グランド線路４８〜５０の出力側引き出し線路側のエッジの下にｎ型半導体層６０が存在することになる。図４に示した出力側引き出し線路２８，２９とグランド線路４８，４９とｎ型半導体層６０のｅ−ｅ’線断面図を図７に示し、ｆ−ｆ’線断面図を図８に示す。
【００７８】
ｎ型半導体層６０の幅Ｗ１をグランド線路４８とグランド線路４９間（グランド線路４９とグランド線路５０間）の距離以上に設定する理由は、伝搬する電磁波の電界分布を考えた場合に、途中でｎ型半導体層６０がなくなるとモードが不安定になるためである。また、ｎ型半導体層６０の幅Ｗ１を上記のように設定すれば、差動モードのみならず、同相モードに関しても、伝播損失を増大させることができるためである。
【００７９】
電界の不安定性という意味では、出力側引き出し線路２８〜３１の直線部において、変調信号の伝播方向と垂直な方向（図７左右方向）における、隣接する２本の出力側引き出し線路２８と出力側引き出し線路２９の中間点Ｐ１（出力側引き出し線路３０と出力側引き出し線路３１の中間点）の位置と、伝播方向と垂直な方向における、ｎ型半導体層６０の中心点Ｐ２の位置とは一致していることが望ましい。また、ｎ型半導体層６０は、中心点Ｐ２を通る厚さ方向（図７上下方向）の垂線に対して左右対称の断面形状を有する。
【００８０】
ただし、出力側引き出し線路２８〜３１の曲部（図１の７０，７１）に関してはその限りではない。図４に示すように、出力側引き出し線路２８〜３１の曲部では、外周側にモードが広がるため、図５に示すように、隣接する２本の出力側引き出し線路２８と出力側引き出し線路２９の中間点Ｐ１（出力側引き出し線路３０と出力側引き出し線路３１の中間点）に対して、ｎ型半導体層６０の中心点Ｐ２が出力側引き出し線路２８〜３１の曲部の外周側にずれて配置されている方がよい。ｎ型半導体層６０の中心点Ｐ２を外周側にずらすことで、出力側引き出し線路２８〜３１の曲部のｎ型半導体層６０と周辺のｎ型半導体層６０とが接触してしまうことも避けられる。
【００８１】
変調信号の伝播方向のｎ型半導体層６０の間隔Ｇは、任意の間隔で構わない。ただし、ｎ型半導体層６０を分離するプロセスとして、ウエットエッチングを用いるか、ドライエッチングを用いるかにもよるが、フォト精度等も考慮して、少なくとも５μｍ以上の間隔があることが望ましい。逆に、ｎ型半導体層６０の間隔Ｇが長くなり過ぎることは、ｎ型半導体層６０の領域が少なくなることを意味しているので、プロセス上のばらつきを考えても、変調信号の伝播方向のｎ型半導体層６０の間隔Ｇは５０μｍ以下であることが望ましい。
【００８２】
また、ｎ型半導体層６０の有無により、所望のインピーダンスを実現するための高周波線路の幅が異なるため、変調信号の伝播方向と垂直な方向の出力側引き出し線路２８〜３１の幅Ｗ２については、部分ごとのインピーダンス整合を考慮し、ｎ型半導体層６０の有無により、部分ごとで幅Ｗ２を変えて最適化することが望ましい。
【００８３】
つまり、直下にｎ型半導体層６０が存在する出力側引き出し線路２８〜３１の部分で所望のインピーダンスを実現できるように出力側引き出し線路２８〜３１の幅Ｗ２を設計した場合、直下にｎ型半導体層６０が存在しない出力側引き出し線路２８〜３１の部分では、直下にｎ型半導体層６０が存在する部分よりも幅Ｗ２を広くすればよい。
【００８４】
ただし、変調信号の伝播方向のｎ型半導体層６０の間隔が十分に短く（例えば５μｍ等）、変調器の使用周波数帯域内の高周波特性に影響を与えない場合には、出力側引き出し線路２８〜３１の幅Ｗ２を一定としてもよい。図１では、出力側引き出し線路２８〜３１の幅Ｗ２が一定の例で記載している。
【００８５】
次に、出力側引き出し線路２８〜３１の曲部の構造について説明する。曲部の設計に関しても、下層にｎ型半導体層６０が存在することが効果を発揮する。例えば下層にｎ型半導体層６０が存在しない場合には、低誘電体媒質上に線路幅の太い出力側引き出し線路２８〜３１が形成されているために、その太い幅のまま出力側引き出し線路２８〜３１を曲げると、差動構成の２本の出力側引き出し線路２８と２９間、および出力側引き出し線路３０と３１間でそれぞれ信号の電気長差が生じ、大きな位相差が発生してしまう。位相差、および曲がりの非対称性から、差動線路特性が崩れ、ノイズとなる同相モードが生じる恐れがある。
【００８６】
したがって、２本の出力側引き出し線路２８と２９間（出力側引き出し線路３０と３１間）の信号の位相差を最小限にする必要があり、そのためには、出力側引き出し線路２８〜３１の幅を細くする必要がある。差動線路特性を優先し、位相差を許容範囲内に収めるために、出力側引き出し線路２８〜３１の幅を細くした場合には、完全にインピーダンス整合をしたまま線路を曲げることは難しく、どうしても僅かなりともインピーダンス不整合点が生じることとなる。
【００８７】
一方で、本実施例のように、下層にｎ型半導体層６０が存在すると、同じインピーダンスであっても、出力側引き出し線路２８〜３１の幅Ｗ２を、入力側引き出し線路２０〜２３および位相変調電極線路２４〜２７の幅よりも細くできるため、インピーダンス整合を維持したまま、出力側引き出し線路２８〜３１の曲げを実現できる。個々のｎ型半導体層６０を分離するために、ｎ型半導体層６０がない部分もあるが、上記のとおりｎ型半導体層６０の間隔Ｇを数１０μｍ程度と、十分に小さくすれば、インピーダンス不整合による影響は生じない。
【００８８】
このように、本実施例では、直線部分の出力側引き出し線路２８〜３１を所望のインピーダンスに対応する一定幅Ｗ２で形成しつつ、曲部における出力側引き出し線路２８〜３１の幅が上記一定幅Ｗ２よりも狭くなるようにしてもよい。さらに、図１の例では、出力側引き出し線路２８とグランド線路４８間の距離と、出力側引き出し線路２９とグランド線路４９間の距離と、出力側引き出し線路３０とグランド線路４９間の距離と、出力側引き出し線路３１とグランド線路５０間の距離とを常に一定としているが、曲部における出力側引き出し線路とグランド線路間の距離を、直線部分における出力側引き出し線路とグランド線路間の距離よりも短くしてもよい。
【００８９】
こうして、本実施例では、曲部において出力側引き出し線路２８〜３１の幅を狭くすることで、出力側引き出し線路２８と２９の電気長差および位相差と、出力側引き出し線路３０と３１の電気長差および位相差を十分に小さくすることができるため、同相モードおよびミックスドモードの劣化を抑制することができる。
【００９０】
さらに、出力側引き出し線路２８〜３１の曲部のエッジの軌跡として、クロソイド曲線を採用することで、さらに特性を改善することができる。クロソイド曲線を採用すれば、例えば差動反射特性（Ｓｄｄ１１）を、通常の曲線と比較して数ｄＢ程度向上させることができる。
【００９１】
また、図９に示すように、実際には、グランド線路４８〜５０間を電気的に接続するワイヤ５５，５６を設けることが望ましい。グランド線路間のワイヤ５５，５６がない場合には、グランド線路４８〜５０の電位が安定化せず、揺れてしまうため、伝搬長に依存する任意の周波数において、共振が発生してしまう。そのため、広帯域な変調器を実現することが困難になる。この共振を抑えるためには、変調信号の伝搬方向に沿って変調信号波長に対して十分に短い周期、具体的には上記の管内波長の１／４以下、可能であれば１／８以下の周期で、グランド線路４８〜５０間を結ぶワイヤ５５，５６を設けることが望ましい。
【００９２】
ワイヤ５５，５６を設けることで、入力側引き出し線路２０〜２３と位相変調電極線路２４〜２７と出力側引き出し線路２８〜３１の両側のグランド線路４８〜５０の電位が安定化し、グランド線路４８〜５０の電位の共振を抑えることができ、広帯域な変調器を実現することができる。管内波長λの１／４〜１／８よりも長い周期でワイヤ５５，５６を設けた場合には、リップルの量を低減することはできるが、グランド線路４８〜５０の電位の共振を完全には抑えることができない。
【００９３】
管内波長については、入力側引き出し線路２０〜２３、位相変調電極線路２４〜２７、出力側引き出し線路２８〜３１の各部で異なるため、全ての部分でワイヤ５５，５６の周期を同じにする必要はなく、その部分ごとに合わせたワイヤ５５，５６の周期を選択することが望ましい。
【００９４】
ワイヤ５５，５６ではなく、半導体基板（ＳＩ−ＩｎＰ基板６４）裏面に設けたグランド電極と、半導体基板を加工して作製したグランドビアとを介してグランド線路４８〜５０間を接続することで、グランド線路４８〜５０の電位を安定化することも可能である。ただし、この場合には、曲部を有する出力側引き出し線路２８〜３１において、半導体基板裏面に形成されたグランド電極の影響で、広帯域動作に必要な周波数範囲において、基板共振が発生してしまう恐れがあるため、半導体基板裏面のグランド電極を使用することは望ましくない。
【００９５】
なお、第１、第２の実施例において、変調器の導波路１６〜１９は、ＳＩ−ＩｎＰ基板６４上に、ＩｎＰからなる下部クラッド層６１、ノンドープの半導体コア層６２、ＩｎＰからなる上部クラッド層６３を順次積層した構造となっている。他の導波路１０，１２，１３，４２，４３，４７も同様である。
【００９６】
半導体コア層６２は、光導波層として機能し、例えばＩｎＧａＡｓＰやＩｎＧａＡｌＡｓなどの材料からなる。半導体コア層６２は、単一組成の四元混晶のバルク層や多重量子井戸層で構成すればよい。また、多重量子井戸層の上下に、バンドギャップが多重量子井戸層よりも大きく、かつ下部クラッド層６１および上部クラッド層６３よりもバンドギャップが小さい光閉じ込め層を形成した構造を、半導体コア層６２としてもよい。四元混晶のバルク層や多重量子井戸層のバンドギャップ波長は、使用する光波長において、電気光学効果が有効に作用し、かつ、光吸収が問題とならないように設定されている。
【００９７】
また、本発明はＩｎＰ系材料に限定されるものではなく、例えば、ＧａＡｓ基板と整合する材料系を用いても構わない。
また、第１、第２の実施例では、変調信号を減衰させる減衰材として、ｎ型半導体層またはｐ型半導体層を出力側引き出し線路２８〜３１の下層に配置しているが、これに限るものではなく、減衰材を出力側引き出し線路２８〜３１の上層（例えば出力側引き出し線路２８〜３１の直上）に配置してもよい。
【産業上の利用可能性】
【００９８】
本発明は、電気信号で光信号を変調する半導体マッハツェンダ光変調器に適用することができる。
【符号の説明】
【００９９】
１０…入力導波路、１１，１４，１５…１×２ＭＭＩカプラ、１２，１３，１６〜１９…導波路、２０〜２３…入力側引き出し線路、２４〜２７…位相変調電極線路、２８〜３１…出力側引き出し線路、３２〜３５…電極、３６〜３９，４４，４５…位相調整電極、４０，４１，４６…２×１ＭＭＩカプラ、４７…出力導波路、４８〜５０…グランド線路、５１〜５４…高周波終端抵抗、５５，５６…ワイヤ、６０…ｎ型半導体層、６１…下部クラッド層、６２…半導体コア層、６３…上部クラッド層、６４…ＳＩ−ＩｎＰ基板、６５…誘電体層。
【図１】
2020112745.tif 000003
【図２】
2020112745.tif 000004
【図３】
2020112745.tif 000005
【図４】
2020112745.tif 000006
【図５】
2020112745.tif 000007
【図６】
2020112745.tif 000008
【図７】
2020112745.tif 000009
【図８】
2020112745.tif 000010
【図９】
2020112745.tif 000011