(57)【要約】【課題】スイッチング素子の電流経路におけるサージ電圧の低減と電圧の振動抑制とが可能な半導体装置を提供する。【解決手段】半導体装置は、回路基板と、回路基板と対向して配置されるプリント基板と、回路基板に取り付けられるスイッチング素子と、プリント基板に取り付けられる回路インピーダンス低減素子と、第１導電ポストと、第２導電ポストと、第１外部接続端子と、第２外部接続端子と、を備える。スイッチング素子は、第１電極及び第２電極を有する。回路インピーダンス低減素子は、第３電極及び第４電極を有する。第１外部接続端子と第１電極との間の電流経路の長さよりも、第１外部接続端子と第３電極との間の電流経路の長さの方が短い。第２外部接続端子と第２電極との間の電流経路の長さよりも、第２外部接続端子と第４電極との間の電流経路の長さの方が短い。【選択図】図６
2020068299.tif 000002
【特許請求の範囲】
【請求項１】
回路基板と、
前記回路基板と対向して配置されるプリント基板と、
前記回路基板に取り付けられ、プラス電位側の第１電極とマイナス電位側の第２電極とを有するスイッチング素子と、
前記プリント基板に取り付けられる回路インピーダンス低減素子と、
前記回路基板と前記プリント基板とに電気的かつ機械的に接続される第１導電ポストと、
前記第１導電ポストから離れた位置に配置され、前記回路基板と前記プリント基板とに電気的かつ機械的に接続される第２導電ポストと、
前記プリント基板を貫通して前記回路基板に機械的に接続され、前記第１電極と電気的に接続される第１外部接続端子と、
前記プリント基板を貫通して前記回路基板と機械的に接続され、前記第２電極と電気的に接続される第２外部接続端子と、を備え、
前記回路インピーダンス低減素子は、
前記第１導電ポストを介して前記第１外部接続端子に電気的に接続される第３電極と、
前記第２導電ポストを介して前記第２外部接続端子に電気的に接続される第４電極と、を有し、
前記第１外部接続端子と前記第１電極との間の電流経路の長さよりも、前記第１外部接続端子と前記第３電極との間の電流経路の長さの方が短く、かつ、
前記第２外部接続端子と前記第２電極との間の電流経路の長さよりも、前記第２外部接続端子と前記第４電極との間の電流経路の長さの方が短い、
半導体装置。
【請求項２】
前記第２電極と前記プリント基板とに電気的かつ機械的に接続される第３導電ポスト、をさらに備え、
前記第４電極は前記第３導電ポストに電気的に接続される、
請求項１に記載の半導体装置。
【請求項３】
前記回路基板は、
第１回路板と、
前記第１回路板から離れた位置に設けられる第２回路板と、を有し、
前記第１回路板を介して、前記第１外部接続端子と前記第１導電ポストとが電気的に接続され、
前記第２回路板を介して、前記第２導電ポストと前記第２外部接続端子とが電気的に接続される、
請求項１又は２に記載の半導体装置。
【請求項４】
前記プリント基板は、
前記第１導電ポストに電気的かつ機械的に接続される第１導電層と、
前記第１導電層から離れた位置に設けられ、第２導電ポストに電気的かつ機械的に接続される第２導電層と、を備え、
前記第３電極は前記第１導電層に電気的かつ機械的に接続され、
前記第４電極は前記第２導電層に電気的かつ機械的に接続される、
請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記回路基板の少なくとも一部と、前記スイッチング素子と、前記プリント基板と、前記回路インピーダンス低減素子と、前記第１導電ポストと、前記第２導電ポストを覆って封止する絶縁樹脂をさらに備え、
前記第１外部接続端子と前記第２外部接続端子は、前記絶縁樹脂から突出している、
請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記スイッチング素子は、
第１スイッチング素子と、
前記第１スイッチング素子と直列に接続される第２スイッチング素子とを有する、
請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１スイッチング素子は、
おもて面に第１ソース電極と第１ゲート電極とを有し、裏面に第１裏面電極を有し、
前記第２スイッチング素子は、
おもて面に第２ソース電極と第２ゲート電極とを有し、裏面に第２裏面電極を有し、
前記第１ソース電極と前記第２裏面電極とが電気的に接続され、
前記第１裏面電極が前記第１電極であり、前記第２ソース電極が前記第２電極である、
請求項６に記載の半導体装置。
【請求項８】
前記回路インピーダンス低減素子は、コンデンサを含む、
請求項１から７のいずれか１項に記載の半導体装置。
【請求項９】
前記回路インピーダンス低減素子は、前記コンデンサに直列に接続される抵抗素子をさらに含む、
請求項８に記載の半導体装置。
【請求項１０】
前記回路インピーダンス低減素子は、前記プリント基板の外縁部の近傍に配置される、
請求項１から９のいずれか１項に記載の半導体装置。
【請求項１１】
前記プリント基板に貫通孔が設けられ、
前記貫通孔に前記回路インピーダンス低減素子が嵌め込まれる
請求項１から１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記プリント基板において、前記回路インピーダンス低減素子と前記第１外部接続端子との間に前記第１導電ポストが配置される、
請求項１から１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記プリント基板において、回路インピーダンス低減素子と前記第２外部接続端子との間に前記第２導電ポストが配置される、
請求項１から１２のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
インバータ装置、無停電電源装置、工作機械、産業用ロボット等では、その本体装置とは独立して、パワー半導体素子を搭載した半導体装置（以下、パワー半導体モジュールともいう。）が使用されている。（例えば、特許文献１、２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１４／１８５０５０号
【特許文献２】特開２０１３−２２２９５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示されたパワー半導体モジュールでは、半導体チップのゲート電極電圧の振動を抑制しているが、ドレイン−ソース間電圧の振動抑制の効果はない。特に、パワー半導体素子として、ＳｉＣ（炭化ケイ素）−ＭＯＳＦＥＴ（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）を搭載したパワー半導体モジュール（以下、ＳｉＣモジュールともいう）は、ＩＧＢＴ（ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）よりも高速にスイッチングするため、ドレイン−ソース間のサージ電圧が大きくなる傾向がある。このため、ＳｉＣモジュールでは、ドレイン−ソース間（すなわち、スイッチング素子の電流経路）におけるサージ電圧の低減と電圧の振動抑制とが望まれている。
【０００５】
本発明は上記課題に着目してなされたものであって、スイッチング素子の電流経路におけるサージ電圧の低減と電圧の振動抑制とが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の一態様に係る半導体装置は、回路基板と、回路基板と対向して配置されるプリント基板と、回路基板に取り付けられ、プラス電位側の第１電極とマイナス電位側の第２電極とを有するスイッチング素子と、プリント基板に取り付けられる回路インピーダンス低減素子と、回路基板とプリント基板とに電気的かつ機械的に接続される第１導電ポストと、第１導電ポストから離れた位置に配置され、回路基板とプリント基板とに電気的かつ機械的に接続される第２導電ポストと、プリント基板を貫通して回路基板に機械的に接続され、第１電極と電気的に接続される第１外部接続端子と、プリント基板を貫通して回路基板と機械的に接続され、第２電極と電気的に接続される第２外部接続端子と、を備える。回路インピーダンス低減素子は、第１導電ポストを介して第１外部接続端子に電気的に接続される第３電極と、第２導電ポストを介して第２外部接続端子に電気的に接続される第４電極と、を有する。第１外部接続端子と第１電極との間の電流経路の長さよりも、第１外部接続端子と第３電極との間の電流経路の長さの方が短い。かつ、第２外部接続端子と第２電極との間の電流経路の長さよりも、第２外部接続端子と第４電極との間の電流経路の長さの方が短い。
【発明の効果】
【０００７】
本発明によれば、スイッチング素子の電流経路におけるサージ電圧の低減と電圧の振動抑制とが可能な半導体装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明の実施形態１に係る半導体装置の構成例を示す平面図である。
【図２】図２は、本発明の実施形態１に係る半導体装置の構成例を示す平面図である。
【図３】図３は、本発明の実施形態１に係る半導体装置の構成例を示す平面図である。
【図４】図４は、本発明の実施形態１に係る半導体装置の構成例を示す断面図である。
【図５】図５は、本発明の実施形態１に係る半導体装置の構成例を示す断面図である。
【図６】図６は、本発明の実施形態１に係る半導体装置の構成例を示す断面図である。
【図７】図７は、本発明の実施形態１に係る半導体装置の等価回路を示す回路図である。
【図８】図８は、本発明の実施形態１に係る半導体装置の電流経路を示す図である。
【図９】図９は、本発明の実施形態２に係る半導体装置の構成例を示す平面図である。
【図１０】図１０は、本発明の実施形態２に係る半導体装置の構成例を示す断面図である。
【図１１】図１１は、本発明の実施形態２に係る半導体装置の等価回路を示す回路図である。
【図１２】図１２は、本発明の実施形態２に係る半導体装置の電流経路を示す図である。
【図１３】図１３は、本発明の実施形態３に係るプリント基板の構成例を示す断面図である。
【図１４】図１４は、本発明の実施形態３に係るプリント基板の構成例を示す断面図である。
【発明を実施するための形態】
【０００９】
以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１０】
また、以下の図面の記載では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向を用いて、方向を示す場合がある。例えば、Ｘ軸方向及びＹ軸方向は、後述する絶縁回路基板１０のおもて面１０ａに平行な方向である。Ｚ軸方向は、後述する絶縁回路基板１０の厚さ方向である。Ｚ軸方向は、Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。
【００１１】
また、以下の説明では、Ｚ軸の正方向を「上」と称し、Ｚ軸の負方向を「下」と称する場合がある。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、層及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、紙面を１８０度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。
【００１２】
また、以下の説明において、「電気的かつ機械的に接続されている」という用語は、対象物同士が直接接合により接続されている場合に限られず、ハンダや金属焼結材などの導電性の接合材を介して対象物同士が接続されている場合も含むものとする。また、「同一」とは、完全に同一の場合だけでなく、ほぼ同一の場合や、実施的に同一の場合も含む。また、「平面視」とは、おもて面１０ａの法線方向（すなわち、Ｚ軸方向）から見ることを意味する。
【００１３】
（実施形態１）
図１から図３は、本発明の実施形態１に係る半導体装置の構成例を示す平面図である。図４から図６は、本発明の実施形態１に係る半導体装置の構成例を示す断面図である。詳しく説明すると、図１は、実施形態１に係る半導体装置１が備えるプリント基板５０のおもて面５０ａ側の構成例を示す平面図である。図２は、プリント基板５０の裏面５０ｂ側の構成例を示す平面図である。図３は、半導体装置１が備える絶縁回路基板１０の構成例を示す平面図である。図４は、半導体装置１を図１及び図３に示すＡ１−Ａ２線で切断した断面図である。図５は、半導体装置１を図１及び図３に示すＢ１−Ｂ２線で切断した断面図である。図６は半導体装置１を図１及び図３に示すＣ１−Ｃ２線で切断した断面図である。
【００１４】
図１から図６に示す半導体装置１は、パワー半導体素子を搭載したパワー半導体モジュールであり、２ｉｎ１（上下アームが１パッケージ化された）モジュールである。半導体装置１は、絶縁回路基板１０と、パワー半導体素子である第１半導体チップＴｒ１と、パワー半導体素子である第２半導体チップＴｒ２と、プリント基板５０と、導電ポスト１０１、１１１から１１４、１１６、１２１から１２６と、外部接続端子１３１、１３２、１４１から１４３と、コンデンサＣと、第１還流ダイオードＳＢＤ１と、第２還流ダイオードＳＢＤ２と、絶縁樹脂８０と、を備える。パワー半導体素子は、例えばＳｉＣ−ＭＯＳＦＥＴである。また、外部接続端子１３２は、プラス電位側の外部接続端子（Ｐ端子）として用いられる。外部接続端子１４２は、マイナス電位側の外部接続端子（Ｎ端子）として用いられる。外部接続端子１４３は、出力端子（Ｏ端子）として用いられる。
【００１５】
絶縁回路基板１０は、絶縁板２１、２２と、絶縁板２１のおもて面２１ａに固定された回路板３１、３３と、絶縁板２２のおもて面２２ａに固定された回路板３２、３４、３５と、絶縁板２１、２２の裏面２１ｂ、２２ｂに固定された金属板１１とを有する。絶縁板２１、２２はセラミックなどの絶縁部材で構成されている。回路板３１から３５と、金属板１１は、銅又はアルミニウムなどで構成されている。絶縁板２１、２２は、互いに離れて配置されている。また、絶縁板２１において、回路板３１、３３は互いに離れて配置されている。絶縁板２２において、回路板３２、３４、３５は互いに離れて配置されている。
【００１６】
絶縁回路基板１０のおもて面１０ａ（回路板３１から３５が固定されている側の面）と対向する位置に、プリント基板５０が配置されている。プリント基板５０は、絶縁性の基材５１と、基材５１のおもて面５１ａ側に設けられた導電層６１から６５と、基材５１の裏面５１ｂ側に設けられた導電層７１から７５と、を有する。導電層６１から６５、７１から７５は、銅などの金属で構成されている。
例えば、導電層６１、７１は互いに同一の形状で、同一の大きさを有する。基材５１を透視した平面視で、導電層６１、７１は、互いに重なる位置に配置されている。導電層６１、７１は、プリント基板５０が有する貫通孔に挿通された導電ポスト１０１、１１３を介して互いに電気的に接続されている。
【００１７】
同様に、導電層６２、７２は互いに同一の形状で、同一の大きさを有する。基材５１を透視した平面視で、導電層６２、７２は、互いに重なる位置に配置されている。導電層６２、７２は、プリント基板５０が有する貫通孔に挿通された導電ポスト１２３から１２５を介して互いに電気的に接続されている。
導電層６３、７３は互いに同一の形状で、同一の大きさを有する。基材５１を透視した平面視で、導電層６３、７３は、互いに重なる位置に配置されている。導電層６３、７３は、プリント基板５０が有する貫通孔に挿通された導電ポスト１１１、１１２を介して互いに電気的に接続されている。
導電層６５、７５は互いに同一の形状で、同一の大きさを有する。基材５１を透視した平面視で、導電層６５、７５は、互いに重なる位置に配置されている。導電層６５、７５は、プリント基板５０が有する貫通孔に挿通された導電ポスト１２１、１２２を介して互いに電気的に接続されている。
【００１８】
第１半導体チップＴｒ１は、ワイドバンドギャップ半導体であるＳｉＣが用いられたＳｉＣ−ＭＯＳＦＥＴである。第１半導体チップＴｒ１は、おもて面にゲート電極Ｇ１およびソース電極Ｓ１を有し、裏面にドレイン電極Ｄ１を有する。第１半導体チップＴｒ１のドレイン電極Ｄ１は、導電性の接合材を介して、回路板３１に電気的かつ機械的に接続されている。また、ソース電極Ｓ１上に導電ポスト１１３が配置されている。導電ポスト１１３は、導電性の接合材を介して、ソース電極Ｓ１とプリント基板５０の導電層６１、７１とに電気的かつ機械的に接続されている。また、ゲート電極Ｇ１上に導電ポスト１１２が配置されている。導電ポスト１１２は、導電性の接合材を介して、ゲート電極Ｇ１とプリント基板５０の導電層６３、７３とに電気的かつ機械的に接続されている。第１半導体チップＴｒ１は、ゲート電極Ｇ１に印加される電圧信号に基づいて、ドレイン電極Ｄ１とソース電極Ｓ１との間を流れる電流をオン、オフする。第１半導体チップＴｒ１はスイッチング素子として用いられる。
【００１９】
同様に、第２半導体チップＴｒ２は、ワイドバンドギャップ半導体であるＳｉＣが用いられたＳｉＣ−ＭＯＳＦＥＴである。第２半導体チップＴｒ２は、おもて面にゲート電極Ｇ２およびソース電極Ｓ２を有し、裏面にドレイン電極Ｄ２を有する。第２半導体チップＴｒ２のドレイン電極Ｄ２は、導電性の接合材を介して、回路板３２に電気的かつ機械的に接続されている。また、ソース電極Ｓ２上に導電ポスト１２３が配置されている。導電ポスト１２３は、導電性の接合材を介して、ソース電極Ｓ２とプリント基板５０の導電層６２、７２とに電気的かつ機械的に接続されている。また、ゲート電極Ｇ２上に導電ポスト１２２が配置されている。導電ポスト１２２は、導電性の接合材を介して、ゲート電極Ｇ２とプリント基板５０の導電層６５、７５とに電気的かつ機械的に接続されている。第２半導体チップＴｒ２は、ゲート電極Ｇ２に印加される電圧信号に基づいて、ドレイン電極Ｄ２とソース電極Ｓ２との間を流れる電流をオン、オフする。第２半導体チップＴｒ２は、スイッチング素子として用いられる。
【００２０】
第１還流ダイオードＳＢＤ１は、ツェナーダイオードである。第１還流ダイオードＳＢＤ１は、おもて面にアノード電極Ａ１（後述の図７参照）を有し、裏面にカソード電極Ｋ１（後述の図７参照）を有する。第１還流ダイオードＳＢＤ１のアノード電極Ａ１は、導電性の接合材を介して、回路板３１に電気的かつ機械的に接続されている。第１還流ダイオードＳＢＤ１のカソード電極Ｋ１上に導電ポスト１１６が配置されている。導電ポスト１１６は、導電性の接合材を介して、第１還流ダイオードＳＢＤ１のカソード電極Ｋ１とプリント基板５０の導電層６１、７１とに電気的かつ機械的に接続されている。これにより、第１還流ダイオードＳＢＤ１は、第１半導体チップＴｒ１と並列に接続されている。
【００２１】
同様に、第２還流ダイオードＳＢＤ２は、ツェナーダイオードである。第２還流ダイオードＳＢＤ２は、おもて面にアノード電極Ａ２（後述の図７参照）を有し、裏面にカソード電極Ｋ２（後述の図７参照）を有する。第２還流ダイオードＳＢＤ２のアノード電極Ａ２は、導電性の接合材を介して、回路板３２に電気的かつ機械的に接続されている。第２還流ダイオードＳＢＤ２のカソード電極Ｋ２上に導電ポスト１２６が配置されている。導電ポスト１２６は、導電性の接合材を介して、第２還流ダイオードＳＢＤ２のカソード電極Ｋ２とプリント基板５０の導電層６２、７２とに電気的かつ機械的に接続されている。これにより、後述の図７に示すように、第２還流ダイオードＳＢＤ２は、第２半導体チップＴｒ２と並列に接続されている。
【００２２】
回路板３１上には、導電ポスト１１４と外部接続端子１３２とが配置されている。導電ポスト１１４は、導電性の接合材を介して、回路板３１とプリント基板５０の導電層６４とに電気的かつ機械的に接続されている。また、外部接続端子１３２は、導電性の接合材を介して、回路板３１と電気的かつ機械的に接続されている。外部接続端子１３２は、プリント基板５０に設けられた貫通孔に挿通されて、プリント基板５０と機械的に接続されているが、プリント基板５０と電気的には接続されていない。
【００２３】
回路板３２上には、導電ポスト１０１と外部接続端子１４３とが配置されている。導電ポスト１０１は、導電性の接合材を介して、回路板３２とプリント基板５０の導電層６１、７１とに電気的かつ機械的に接続されている。また、外部接続端子１４３は、導電性の接合材を介して、回路板３２と電気的かつ機械的に接続されている。外部接続端子１４３は、プリント基板５０に設けられた貫通孔に挿通されて、プリント基板５０と機械的に接続されているが、プリント基板５０と電気的には接続されていない。
【００２４】
回路板３３上には、導電ポスト１１１と外部接続端子１３１とが配置されている。導電ポスト１１１は、導電性の接合材を介して、回路板３３とプリント基板５０の導電層６３、７３とに電気的かつ機械的に接続されている。また、外部接続端子１３１は、導電性の接合材を介して、回路板３３と電気的かつ機械的に接続されている。外部接続端子１３１は、プリント基板５０に設けられた貫通孔に挿通されて、プリント基板５０と機械的に接続されているが、プリント基板５０と電気的には接続されていない。
【００２５】
回路板３４上には、導電ポスト１２１と外部接続端子１４１とが配置されている。導電ポスト１２１は、導電性の接合材を介して、回路板３４とプリント基板５０の導電層６５、７５とに電気的かつ機械的に接続されている。また、外部接続端子１４１は、導電性の接合材を介して、回路板３４と電気的かつ機械的に接続されている。外部接続端子１４１は、プリント基板５０に設けられた貫通孔に挿通されて、プリント基板５０と機械的に接続されているが、プリント基板５０と電気的には接続されていない。
【００２６】
回路板３５上には、導電ポスト１２４、１２５と外部接続端子１４２とが配置されている。導電ポスト１２４、１２５は、導電性の接合材を介して、回路板３５とプリント基板５０の導電層６２、７２とに電気的かつ機械的に接続されている。また、外部接続端子１４２は、導電性の接合材を介して、回路板３５と電気的かつ機械的に接続されている。外部接続端子１４２は、プリント基板５０に設けられた貫通孔に挿通されて、プリント基板５０と機械的に接続されているが、プリント基板５０と電気的には接続されていない。
【００２７】
コンデンサＣは、プリント基板５０に取り付けられている。コンデンサＣは、例えばセラミックコンデンサであり、セラミック製のコンデンサ本体ＣＢと、その両端に位置する電極ＣＥ１、ＣＥ２とを有する。電極ＣＥ１は、導電性の接合材を介して、導電層６４に電気的かつ機械的に接続されている。電極ＣＥ２は、導電性の接合材を介して、導電層６２に電気的かつ機械的に接続されている。
【００２８】
図１及び図６に示すように、プリント基板５０において、コンデンサＣと外部接続端子１３２との間には２本の導電ポスト１１４が配置されている。プリント基板５０において、コンデンサＣと外部接続端子１４２との間にも２本の導電ポスト１２４が配置されている。
【００２９】
絶縁樹脂８０は、絶縁回路基板１０のおもて面１０ａ側と、第１半導体チップＴｒ１と、第２半導体チップＴｒ２と、プリント基板５０と、コンデンサＣと、導電ポスト１０１、１１１から１１４、１１６、１２１から１２６と、とを覆って封止している。外部接続端子１３１、１３２、１４１から１４３は、絶縁樹脂８０から突出している。また、絶縁回路基板１０の金属板１１は絶縁樹脂８０から露出している。絶縁樹脂８０は、例えば熱硬化性樹脂であるエポキシ樹脂で構成されている。
【００３０】
図７は、本発明の実施形態１に係る半導体装置の等価回路を示す回路図である。図７に示すように、半導体装置１において、第１半導体チップＴｒ１と第２半導体チップＴｒ２は、互いに直列に接続されている。すなわち、第１半導体チップＴｒ１のソース電極Ｓ１と、第２半導体チップＴｒ２のドレイン電極Ｄ２とが直列に接続されている。また、互いに直列に接続された第１半導体チップＴｒ１及び第２半導体チップＴｒ２に対して、コンデンサＣが並列に接続されている。
なお、図７では、１個のコンデンサＣを図示しているが、本発明の実施形態においてコンデンサＣの個数に制限はない。例えば、図３に示したように、半導体装置１は、２個のコンデンサＣを有してもよく、２個のコンデンサは互いに並列に接続されていてもよい。
【００３１】
図７に示すように、第１半導体チップＴｒ１のドレイン電極Ｄ１と、第１還流ダイオードＳＢＤ１のカソード電極Ｋ１と、コンデンサＣの電極ＣＥ１は、外部接続端子１３２に電気的に接続している。第１半導体チップＴｒ１のゲート電極Ｇ１は、外部接続端子１３１に電気的に接続している。第１半導体チップＴｒ１のソース電極Ｓ１と、第１還流ダイオードＳＢＤ１のアノード電極Ａ１と、第２半導体チップＴｒ２のドレイン電極Ｄ２と、第２還流ダイオードＳＢＤ２のカソード電極Ｋ２は、外部接続端子１４３に電気的に接続している。第２半導体チップＴｒ２のゲート電極Ｇ２は、外部接続端子１４１に電気的に接続している。第２半導体チップＴｒ２のソース電極Ｓ２と、第２還流ダイオードＳＢＤ２のアノード電極Ａ２と、コンデンサＣの電極ＣＥ２は、外部接続端子１４２に電気的に接続している。
【００３２】
図８は、本発明の実施形態１に係る半導体装置の電流経路を示す図である。図８に示すように、半導体装置１の電流経路には、第１半導体チップＴｒ１及び第２半導体チップＴｒ２を経由する第１経路と、コンデンサＣを経由する第２経路とがある。
第１経路では、外部接続端子１３２（Ｐ端子）→回路板３１→第１半導体チップＴｒ１→導電ポスト１１３→導電層６１、７１→導電ポスト１０１→回路板３２→外部接続端子１４３、及び、外部接続端子１４３→第２半導体チップＴｒ２→導電ポスト１２３→導電層６２、７２→導電ポスト１２５→回路板３５→外部接続端子１４２（Ｎ端子）、の順で電流が流れる。
第２経路では、コンデンサＣの充放電に伴い、外部接続端子１３２（Ｐ端子）→回路板３１→導電ポスト１１４→導電層６４→コンデンサＣ→導電層６２、７２→導電ポスト１２４→回路板３５→外部接続端子１４２（Ｎ端子）、の順で電流が流れる。
【００３３】
半導体装置１では、外部接続端子１３２（Ｐ端子）から第１半導体チップＴｒ１のドレイン電極Ｄ１に至る電流経路の長さよりも、外部接続端子１３２（Ｐ端子）からコンデンサＣの電極ＣＥ１に至る電流経路の長さの方が短くなっている。例えば、図８に示すように、外部接続端子１３２（Ｐ端子）から回路板３１を経由して第１半導体チップＴｒ１のドレイン電極Ｄ１に至る電流経路の長さＬ１よりも、外部接続端子１３２（Ｐ端子）から導電ポスト１１４及び導電層６４を経由してコンデンサＣの電極ＣＥ１に至る電流経路の長さＬ２の方が短くなっている。
【００３４】
また、第２半導体チップＴｒ２のソース電極Ｓ２から外部接続端子１４２（Ｎ端子）に至る電流経路の長さよりも、コンデンサＣの電極ＣＥ２から外部接続端子１４２（Ｎ端子）に至る電流経路の長さの方が短くなっている。例えば、図８に示すように、第２半導体チップＴｒ２のソース電極Ｓ２から導電ポスト１２３、導電層６２（又は、導電層７２）、導電ポスト１２５及び回路板３５を経由して外部接続端子１４２に至る電流経路の長さＬ３よりも、コンデンサＣの電極ＣＥ２から導電層６２（又は、導電層７２）、導電ポスト１２４及び回路板３５を経由して外部接続端子１４２（Ｎ端子）に至る電流経路の長さＬ４の方が短くなっている。
【００３５】
以上説明したように、本発明の実施形態に係る半導体装置１は、回路基板（例えば、絶縁回路基板１０）と、絶縁回路基板１０と対向して配置されるプリント基板５０と、絶縁回路基板１０に取り付けられ、プラス電位側の第１電極（例えば、ドレイン電極Ｄ１）とマイナス電位側の第２電極（例えば、ソース電極Ｓ２）とを有するスイッチング素子（例えば、第１半導体チップＴｒ１及び第２半導体チップＴｒ２）と、プリント基板５０に取り付けられる回路インピーダンス低減素子（例えば、コンデンサＣ）と、絶縁回路基板１０とプリント基板５０とに電気的かつ機械的に接続される第１導電ポスト（例えば、導電ポスト１１４）と、導電ポスト１１４から離れた位置に配置され、絶縁回路基板１０とプリント基板５０とに電気的かつ機械的に接続される第２導電ポスト（例えば、導電ポスト１２４）と、プリント基板５０を貫通して絶縁回路基板１０に機械的に接続され、ドレイン電極Ｄ１と電気的に接続される第１外部接続端子（例えば、外部接続端子１３２）と、プリント基板５０を貫通して絶縁回路基板１０と機械的に接続され、ソース電極Ｓ２と電気的に接続される第２外部接続端子（例えば、外部接続端子１４２）と、を備える。
【００３６】
コンデンサＣは、導電ポスト１１４を介して外部接続端子１３２に電気的に接続される第３電極（例えば、電極ＣＥ１）と、導電ポスト１２４を介して外部接続端子１４２に電気的に接続される第４電極（例えば、電極ＣＥ２）と、を有する。外部接続端子１３２とドレイン電極Ｄ１との間の電流経路の長さＬ１よりも、外部接続端子１３２と電極ＣＥ１との間の電流経路の長さＬ２の方が短い。かつ、外部接続端子１４２とソース電極Ｓ２との間の電流経路の長さＬ３よりも、外部接続端子１４２と電極ＣＥ２との間の電流経路の長さＬ４の方が短い。
【００３７】
これによれば、コンデンサＣがスイッチング素子に並列に接続される。これにより、スイッチング素子がターンオン又はターンオフして、第１電極と第２電極との間で電圧が振動する場合でも、コンデンサが充電又は放電されることによって、電圧の振動（変動）を抑制することができ、サージ電圧（大波電圧）を低減することができる。また、Ｌ１＞Ｌ３、かつ、Ｌ２＞Ｌ４となっている。これにより、外部接続端子１３２，１４２とコンデンサＣとの間の電流経路のインダクタンスが低く抑えられ、コンデンサＣの充放電の応答性が高められている。これにより、半導体装置１は、スイッチング素子の電流経路（例えば、外部接続端子１３２、１４２間）における電圧振動の抑制効果と、サージ電圧の低減効果をさらに高めることができる。
【００３８】
また、半導体装置１は、ソース電極Ｓ２とプリント基板５０とに電気的かつ機械的に接続される第３導電ポスト（例えば、導電ポスト１２３）、を備える。電極ＣＥ２は、導電ポスト１２３に電気的に接続される。これによれば、コンデンサＣは、導電ポスト１１４、１２３を介して、スイッチング素子に並列に接続される。
【００３９】
また、絶縁回路基板１０は、第１回路板（例えば、回路板３１）と、回路板３１から離れた位置に設けられる第２回路板（回路板３２）と、を有する。回路板３１を介して、外部接続端子１３２と導電ポスト１１４とが電気的に接続される。回路板３２を介して、導電ポスト１２４と外部接続端子１４２とが電気的に接続される。これによれば、回路板３１及び導電ポスト１１４を介して、外部接続端子１３２とコンデンサＣとの間で電流が流れる。また、導電ポスト１２４及び回路板３２を介して、コンデンサＣと外部接続端子１４２との間で電流が流れる。
【００４０】
また、プリント基板５０は、導電ポスト１１４に電気的かつ機械的に接続される第１導電層（例えば、導電層６４）と、導電層６４から離れた位置に設けられ、導電ポスト１２４に電気的かつ機械的に接続される第２導電層（例えば、導電層６２、７２）と、を備える。電極ＣＥ１は導電層６４に電気的かつ機械的に接続される。電極ＣＥ２は導電層６２、７２に電気的かつ機械的に接続される。これによれば、回路板３１、導電ポスト１１４及び導電層６４を介して、外部接続端子１３２とコンデンサＣとの間で電流が流れる。また、導電層６２、７２、導電ポスト１２４及び回路板３２を介して、コンデンサＣと外部接続端子１４２との間で電流が流れる。
【００４１】
また、半導体装置１は、絶縁樹脂８０を備える。絶縁樹脂８０は、絶縁回路基板１０の少なくとも一部と、スイッチング素子と、プリント基板５０と、コンデンサＣと、導電ポスト１０１、１１１から１１４、１１６、１２１から１２６と、を覆って封止する。外部接続端子１３１、１３２、１４１から１４３は、絶縁樹脂８０から突出している。これによれば、絶縁樹脂８０によって半導体装置１の内部が封止される。また、絶縁樹脂８０によって、半導体装置１を構成する部品（例えば、絶縁回路基板１０、スイッチング素子、プリント基板５０、コンデンサＣ、導電ポスト１０１、１１１から１１４、１１６、１２１から１２６、外部接続端子１３１、１３２、１４１から１４３）が一体化される。
【００４２】
また、スイッチング素子は、第１スイッチング素子（例えば、第１半導体チップＴｒ１）と、第１半導体チップＴｒ１と直列に接続される第２スイッチング素子（第２半導体チップＴｒ２）とを有する。第１半導体チップＴｒ１は、おもて面に第１ソース電極（例えば、ソース電極Ｓ１）と第１ゲート電極（例えば、ゲート電極Ｇ１）とを有し、裏面に第１裏面電極（例えば、ドレイン電極Ｄ１）を有する。第２半導体チップＴｒ２は、おもて面に第２ソース電極（例えば、ソース電極Ｓ２）と第２ゲート電極（例えば、ゲート電極Ｇ２）とを有し、裏面に第２裏面電極（例えば、ドレイン電極Ｄ２）を有する。ソース電極Ｓ１とドレイン電極Ｄ２とが電気的に接続されている。ドレイン電極Ｄ１が第１電極であり、ソース電極Ｓ２が第２電極である。これによれば、半導体装置１として、上下アームが１パッケージ化された、２ｉｎ１モジュールを実現することができる。
【００４３】
また、コンデンサＣは、プリント基板５０の外縁部５０Ｌ（図１参照）の近傍に配置されている。これにより、半導体装置１の厚さ方向において、コンデンサＣと、第１半導体チップＴｒ１又は第２半導体チップＴｒ２とがそれぞれ重ならないようにすることができる。第１半導体チップＴｒ１及び第２半導体チップＴｒ２は電流が流れることによって発熱する傾向があり、コンデンサＣは温度が上昇すると静電容量が変化する傾向がある。しかしながら、半導体装置１では、コンデンサＣはプリント基板５０の外縁部５０Ｌの近傍に配置され、発熱源となる第１半導体チップＴｒ１及び第２半導体チップＴｒ２から遠ざけて配置されている。これにより、コンデンサＣは、静電容量の変化を抑制することができる。
【００４４】
なお、半導体装置１のＰ端子、Ｎ端子又は出力端子として使用される外部接続端子１３２、１４２、１４３も、電流が流れることによって発熱する傾向があり、発熱源となる。そのため、コンデンサＣは、外部接続端子１３２、１４２からも離れて配置されていることが好ましい。
【００４５】
また、プリント基板５０において、コンデンサＣと外部接続端子１３２との間には、導電ポスト１１４が配置されている。これにより、導電性の接合材を用いてコンデンサＣの電極ＣＥ１と導電層６４とを電気的かつ機械的に接合する際に、導電ポスト１１４は接合材が外部接続端子１３２側へ流動することを抑制することができる。接合材を介してコンデンサＣと外部接続端子１３２とが接合されることを防ぐことができる。
同様に、プリント基板５０において、コンデンサＣと外部接続端子１４２との間に導電ポスト１２４が配置されている。これにより、導電性の接合材を用いてコンデンサＣの電極ＣＥ２と導電層６２とを電気的かつ機械的に接合する際に、導電ポスト１２４は接合材が外部接続端子１４２側へ流動することを抑制することができる。接合材を介してコンデンサＣと外部接続端子１４２とが接合されることを防ぐことができる。
【００４６】
（実施形態２）
上記の実施形態１では、回路インピーダンス低減素子がコンデンサＣで構成されることを説明した。しかしながら、本発明の実施形態はこれに限定されない。回路インピーダンス低減素子は、抵抗素子を含んでいてもよい。
【００４７】
図９は、本発明の実施形態２に係る半導体装置の構成例を示す平面図である。図１０は、本発明の実施形態２に係る半導体装置の構成例を示す断面図である。図１１は、本発明の実施形態２に係る半導体装置の等価回路を示す回路図である。図１２は、本発明の実施形態２に係る半導体装置の電流経路を示す図である。詳しく説明すると、図９は、実施形態２に係る半導体装置１Ａが備えるプリント基板５０Ａのおもて面５０ａ側の構成例を示す平面図である。図１０は、半導体装置１Ａを図９に示すＤ１−Ｄ２線で切断した断面図である。なお、実施形態２に係る絶縁回路基板は、実施形態１で説明した絶縁回路基板１０と同じ構成を有するため、その図示は省略する。
【００４８】
図９及び図１０に示すように、半導体装置１Ａは、プリント基板５０Ａを備える。プリント基板５０Ａは、おもて面５０ａ側に設けられた導電層６６を有する。また、図１１に示すように、半導体装置１Ａは、回路インピーダンス低減素子として、コンデンサＣと、コンデンサＣに直列に接続される抵抗素子Ｒと、を有する。例えば、コンデンサＣの一方の電極ＣＥ１は、導電性の接合材を介して、導電層６４に電気的かつ機械的に接続されている。コンデンサＣの他方の電極ＣＥ２は、導電性の接合材を介して、導電層６６に電気的かつ機械的に接続されている。抵抗素子Ｒの一方の電極ＲＥ１は、導電性の接合材を介して、導電層６６に電気的かつ機械的に接続されている。抵抗素子Ｒの他方の電極ＲＥ２は、導電性の接合材を介して、導電層６２に電気的かつ機械的に接続されている。
【００４９】
これにより、図１２に示すように、半導体装置１Ａでは、コンデンサＣの充放電に伴い、外部接続端子１３２（Ｐ端子）→回路板３１→導電ポスト１１４→導電層６４→コンデンサＣ→導電層６５→抵抗素子Ｒ→導電層６２、７２→導電ポスト１２４→回路板３５→外部接続端子１４２（Ｎ端子）、の順で電流が流れる。半導体装置１Ａにおいても、外部接続端子１４２とソース電極Ｓ２との間の電流経路の長さＬ３よりも、外部接続端子１４２と電極ＣＥ２との間の電流経路の長さＬ４の方が短い。また、上記の長さＬ３よりも、外部接続端子１４２と抵抗素子Ｒとの間の電流経路の長さＬ５の方が短いことが好ましい。半導体装置１Ａでは、回路インピーダンス低減素子が抵抗素子Ｒを有することによって、スイッチング素子の電流経路（例えば、外部接続端子１３２、１４２間）における電圧の振動をさらに抑制することができる。
【００５０】
（実施形態３）
上記の実施形態１では、プリント基板５０のおもて面５０ａ側にコンデンサＣに配置されることを説明した。しかしながら、本発明の実施形態は、これに限定されない。本発明の実施形態において、コンデンサＣは、プリント基板に設けられた貫通孔に嵌め込むように配置されてもよい。
【００５１】
図１３及び図１４は、本発明の実施形態３に係るプリント基板の構成例を示す断面図である。図１３に示すように、実施形態３に係るプリント基板５０Ｂには、コンデンサＣをはめ込むための貫通孔Ｈ５１が設けられている。上述したように、コンデンサＣは、例えばセラミックコンデンサであり、セラミック製のコンデンサ本体ＣＢと、その両端に位置する電極ＣＥ１、ＣＥ２とを有する。貫通孔Ｈ５１の直径φは、コンデンサＣの全長ＣＬ（電極ＣＥ１の先端から電極ＣＥ２の先端までの距離）よりもやや大きい。これにより、図１３の矢印で示すように貫通孔Ｈ５１にコンデンサを嵌め込むことできる。図１４に示すように、コンデンサＣはプリント基板５０の貫通孔Ｈ５１内に配置されるため、プリント基板５０ＢとコンデンサＣとの段差ｄを小さくすることができる。これにより、絶縁樹脂８０を形成する際に、溶融樹脂（溶融状態の絶縁樹脂８０）の流動性を高めることができ、プリント基板５０ＢとコンデンサＣとの段差付近に隙間が生じることを防ぐことができる。
【００５２】
なお、実施形態３においても、コンデンサＣと、プリント基板５０は、導電性の接合材を介して電気的かつ機械的に接続されていてもよい。これにより、コンデンサＣと、プリント基板５０との接合強度及び電気的接続の信頼性を高めることができる。
【００５３】
また、図１４に示すように、プリント基板５０Ｂは、裏面側に導電層７２、７４を有してもよい。例えば、導電層７２は導電層６２と同一の形状で、同一の大きさを有する。基材５１を透視した平面視で、導電層７２は、導電層６２と互いに重なる位置に配置されている。同様に、導電層７４は導電層６４と同一の形状で、同一の大きさを有する。基材５１を透視した平面視で、導電層７４は、導電層６４と互いに重なる位置に配置されている。コンデンサＣは、貫通孔Ｈ５１に嵌め込まれることによって、導電層７２、７４とそれぞれ接続する。これによれば、導電層７２、７４がない基板と比べて、コンデンサＣとプリント基板５０とが電気的に接続する箇所が増える。このため、コンデンサＣとプリント基板５０との電気的接続の信頼性を高めることができる。
【００５４】
（その他の実施形態）
上記のように、本発明は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。
例えば、上記の実施形態では、第１半導体チップＴｒ１及び第２半導体チップＴｒ２がＳｉＣ−ＭＯＳＦＥＴであることを説明した。しかしながら、本発明の実施形態において、第１半導体チップＴｒ１及び第２半導体チップＴｒ２は、ＳｉＣ−ＭＯＳＦＥＴに限定されない。例えば、第１半導体チップＴｒ１及び第２半導体チップＴｒ２の少なくとも一方が、ＩＧＢＴであってもよい。ＩＧＢＴの場合は、ドレインをコレクタ、ソースをエミッタと読み替えてもよい。
【００５５】
また、第１半導体チップＴｒ１及び第２半導体チップＴｒ２が有するゲート絶縁膜は、シリコン酸化膜（ＳｉＯ２膜）に限定されるものではなく、他の絶縁膜であってもよい。ゲート絶縁膜には、シリコン酸窒化（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、シリコン窒化物（Ｓｉ３Ｎ４）膜、アルミニウム酸化物（Ａｌ２Ｏ３）膜も使用可能である。また、ゲート絶縁膜には、単層の絶縁膜をいくつか積層した複合膜等も使用可能である。ゲート絶縁膜としてＳｉＯ２膜以外の絶縁膜を用いたＭＯＳＦＥＴは、ＭＩＳ（ｍｅｔａｌ  ｉｎｓｕｌａｔｏｒ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴと呼んでもよい。ＭＩＳＦＥＴは、ＭＯＳトランジスタを含む、より包括的な絶縁ゲート型トランジスタを意味する。
【符号の説明】
【００５６】
１、１Ａ  半導体装置
１０  絶縁回路基板
１０ａ、２１ａ、２２ａ、５０ａ、５１ａ  おもて面
２１ｂ、２２ｂ、５０ｂ、５１ｂ  裏面
１１  金属板
２１、２２  絶縁板
２２  絶縁板
３１、３２、３３、３４３５  回路板
５０、５０Ａ、５０Ｂ  プリント基板
５０Ｌ  外縁部
５１  基材
６１、６２、６３、６４、６５、６６、７１、７２、７３、７４、７５  導電層
８０  絶縁樹脂
１０１、１１１、１１２、１１３、１１４、１１６、１２１、１２２、１２３、１２４、１２５、１２６  導電ポスト
１３１、１３２、１４１、１４２、１４３  外部接続端子
Ａ１、Ａ２  アノード電極
Ｃ  コンデンサ
ＣＢ  コンデンサ本体
ＣＥ１、ＣＥ２  電極
ＣＬ  全長
ｄ  段差
Ｄ１、Ｄ２  ドレイン電極
Ｇ１、Ｇ２  ゲート電極
Ｈ５１  貫通孔
Ｋ１、Ｋ２  カソード電極
Ｋ２  カソード電極
Ｒ  抵抗素子
ＲＥ１、ＲＥ２  電極
Ｓ１、Ｓ２  ソース電極
ＳＢＤ１  第１還流ダイオード
ＳＢＤ２  第２還流ダイオード
Ｔｒ１  第１半導体チップ
Ｔｒ２  第２半導体チップ
【図１】
2020068299.tif 000003
【図２】
2020068299.tif 000004
【図３】
2020068299.tif 000005
【図４】
2020068299.tif 000006
【図５】
2020068299.tif 000007
【図６】
2020068299.tif 000008
【図７】
2020068299.tif 000009
【図８】
2020068299.tif 000010
【図９】
2020068299.tif 000011
【図１０】
2020068299.tif 000012
【図１１】
2020068299.tif 000013
【図１２】
2020068299.tif 000014
【図１３】
2020068299.tif 000015
【図１４】
2020068299.tif 000016
【手続補正書】
【提出日】令和1年10月18日(2019.10.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
絶縁回路基板１０のおもて面１０ａ（回路板３１から３５が固定されている側の面）と対向する位置に、プリント基板５０が配置されている。プリント基板５０は、絶縁性の基材５１と、基材５１のおもて面５１ａ側に設けられた導電層６１から６５と、基材５１の裏面５１ｂ側に設けられた導電層７１から７５と、を有する。導電層６１から６５、７１から７５は、銅などの金属で構成されている。
例えば、導電層６１、７１は互いに同一の形状で、同一の大きさを有する。基材５１を透視した平面視で、導電層６１、７１は、互いに重なる位置に配置されている。導電層６１、７１は、プリント基板５０が有する貫通孔に挿通された導電ポスト１０１、１１３、１１６を介して互いに電気的に接続されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
同様に、導電層６２、７２は互いに同一の形状で、同一の大きさを有する。基材５１を透視した平面視で、導電層６２、７２は、互いに重なる位置に配置されている。導電層６２、７２は、プリント基板５０が有する貫通孔に挿通された導電ポスト１２３から１２６を介して互いに電気的に接続されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
第１還流ダイオードＳＢＤ１は、ツェナーダイオードである。第１還流ダイオードＳＢＤ１は、おもて面にアノード電極Ａｎ１（後述の図７参照）を有し、裏面にカソード電極Ｃａ１（後述の図７参照）を有する。第１還流ダイオードＳＢＤ１のカソード電極Ｃａ１は、導電性の接合材を介して、回路板３１に電気的かつ機械的に接続されている。第１還流ダイオードＳＢＤ１のアノード電極Ａｎ１上に導電ポスト１１６が配置されている。導電ポスト１１６は、導電性の接合材を介して、第１還流ダイオードＳＢＤ１のアノード電極Ａｎ１とプリント基板５０の導電層６１、７１とに電気的かつ機械的に接続されている。これにより、第１還流ダイオードＳＢＤ１は、第１半導体チップＴｒ１と並列に接続されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
同様に、第２還流ダイオードＳＢＤ２は、ツェナーダイオードである。第２還流ダイオードＳＢＤ２は、おもて面にアノード電極Ａｎ２（後述の図７参照）を有し、裏面にカソード電極Ｃａ２（後述の図７参照）を有する。第２還流ダイオードＳＢＤ２のカソード電極Ｃａ２は、導電性の接合材を介して、回路板３２に電気的かつ機械的に接続されている。第２還流ダイオードＳＢＤ２のアノード電極Ａｎ２上に導電ポスト１２６が配置されている。導電ポスト１２６は、導電性の接合材を介して、第２還流ダイオードＳＢＤ２のアノード電極Ａｎ２とプリント基板５０の導電層６２、７２とに電気的かつ機械的に接続されている。これにより、後述の図７に示すように、第２還流ダイオードＳＢＤ２は、第２半導体チップＴｒ２と並列に接続されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
図７は、本発明の実施形態１に係る半導体装置の等価回路を示す回路図である。図７に示すように、半導体装置１において、第１半導体チップＴｒ１と第２半導体チップＴｒ２は、互いに直列に接続されている。すなわち、第１半導体チップＴｒ１のソース電極Ｓ１と、第２半導体チップＴｒ２のドレイン電極Ｄ２とが直列に接続されている。また、互いに直列に接続された第１半導体チップＴｒ１及び第２半導体チップＴｒ２に対して、コンデンサＣが並列に接続されている。
なお、図７では、１個のコンデンサＣを図示しているが、本発明の実施形態においてコンデンサＣの個数に制限はない。例えば、図１に示したように、半導体装置１は、２個のコンデンサＣを有してもよく、２個のコンデンサは互いに並列に接続されていてもよい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
図７に示すように、第１半導体チップＴｒ１のドレイン電極Ｄ１と、第１還流ダイオードＳＢＤ１のカソード電極Ｃａ１と、コンデンサＣの電極ＣＥ１は、外部接続端子１３２に電気的に接続している。第１半導体チップＴｒ１のゲート電極Ｇ１は、外部接続端子１３１に電気的に接続している。第１半導体チップＴｒ１のソース電極Ｓ１と、第１還流ダイオードＳＢＤ１のアノード電極Ａｎ１と、第２半導体チップＴｒ２のドレイン電極Ｄ２と、第２還流ダイオードＳＢＤ２のカソード電極Ｃａ２は、外部接続端子１４３に電気的に接続している。第２半導体チップＴｒ２のゲート電極Ｇ２は、外部接続端子１４１に電気的に接続している。第２半導体チップＴｒ２のソース電極Ｓ２と、第２還流ダイオードＳＢＤ２のアノード電極Ａｎ２と、コンデンサＣの電極ＣＥ２は、外部接続端子１４２に電気的に接続している。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
半導体装置１では、外部接続端子１３２（Ｐ端子）から第１半導体チップＴｒ１のドレイン電極Ｄ１に至る電流経路の長さよりも、外部接続端子１３２（Ｐ端子）からコンデンサＣの電極ＣＥ１に至る電流経路の長さの方が短くなっている。例えば、図６、８に示すように、外部接続端子１３２（Ｐ端子）から回路板３１を経由して第１半導体チップＴｒ１のドレイン電極Ｄ１に至る電流経路の長さＬ１よりも、外部接続端子１３２（Ｐ端子）から導電ポスト１１４及び導電層６４を経由してコンデンサＣの電極ＣＥ１に至る電流経路の長さＬ２の方が短くなっている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
また、第２半導体チップＴｒ２のソース電極Ｓ２から外部接続端子１４２（Ｎ端子）に至る電流経路の長さよりも、コンデンサＣの電極ＣＥ２から外部接続端子１４２（Ｎ端子）に至る電流経路の長さの方が短くなっている。例えば、図６、８に示すように、第２半導体チップＴｒ２のソース電極Ｓ２から導電ポスト１２３、導電層６２（又は、導電層７２）、導電ポスト１２５及び回路板３５を経由して外部接続端子１４２に至る電流経路の長さＬ３よりも、コンデンサＣの電極ＣＥ２から導電層６２（又は、導電層７２）、導電ポスト１２４及び回路板３５を経由して外部接続端子１４２（Ｎ端子）に至る電流経路の長さＬ４の方が短くなっている。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
これにより、図１２に示すように、半導体装置１Ａでは、コンデンサＣの充放電に伴い、外部接続端子１３２（Ｐ端子）→回路板３１→導電ポスト１１４→導電層６４→コンデンサＣ→導電層６６→抵抗素子Ｒ→導電層６２、７２→導電ポスト１２４→回路板３５→外部接続端子１４２（Ｎ端子）、の順で電流が流れる。図１０、１２に示すように、半導体装置１Ａにおいても、外部接続端子１４２とソース電極Ｓ２との間の電流経路の長さＬ３よりも、外部接続端子１４２と電極ＣＥ２との間の電流経路の長さＬ４の方が短い。また、上記の長さＬ３よりも、外部接続端子１４２と抵抗素子Ｒとの間の電流経路の長さＬ５の方が短いことが好ましい。半導体装置１Ａでは、回路インピーダンス低減素子が抵抗素子Ｒを有することによって、スイッチング素子の電流経路（例えば、外部接続端子１３２、１４２間）における電圧の振動をさらに抑制することができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
図１３及び図１４は、本発明の実施形態３に係るプリント基板の構成例を示す断面図である。図１３に示すように、実施形態３に係るプリント基板５０Ｂには、コンデンサＣをはめ込むための貫通孔Ｈ５１が設けられている。上述したように、コンデンサＣは、例えばセラミックコンデンサであり、セラミック製のコンデンサ本体ＣＢと、その両端に位置する電極ＣＥ１、ＣＥ２とを有する。貫通孔Ｈ５１の直径φは、コンデンサＣの全長ＣＬ（電極ＣＥ１の先端から電極ＣＥ２の先端までの距離）よりもやや大きい。これにより、図１３の矢印で示すように貫通孔Ｈ５１にコンデンサを嵌め込むことできる。図１４に示すように、コンデンサＣはプリント基板５０Ｂの貫通孔Ｈ５１内に配置されるため、プリント基板５０ＢとコンデンサＣとの段差ｄを小さくすることができる。これにより、絶縁樹脂８０を形成する際に、溶融樹脂（溶融状態の絶縁樹脂８０）の流動性を高めることができ、プリント基板５０ＢとコンデンサＣとの段差付近に隙間が生じることを防ぐことができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
なお、実施形態３においても、コンデンサＣと、プリント基板５０Ｂは、導電性の接合材を介して電気的かつ機械的に接続されていてもよい。これにより、コンデンサＣと、プリント基板５０Ｂとの接合強度及び電気的接続の信頼性を高めることができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
また、図１４に示すように、プリント基板５０Ｂは、裏面側に導電層７２、７４を有してもよい。例えば、導電層７２は導電層６２と同一の形状で、同一の大きさを有する。基材５１を透視した平面視で、導電層７２は、導電層６２と互いに重なる位置に配置されている。同様に、導電層７４は導電層６４と同一の形状で、同一の大きさを有する。基材５１を透視した平面視で、導電層７４は、導電層６４と互いに重なる位置に配置されている。コンデンサＣは、貫通孔Ｈ５１に嵌め込まれることによって、導電層７２、７４とそれぞれ接続する。これによれば、導電層７２、７４がない基板と比べて、コンデンサＣとプリント基板５０Ｂとが電気的に接続する箇所が増える。このため、コンデンサＣとプリント基板５０Ｂとの電気的接続の信頼性を高めることができる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
１、１Ａ  半導体装置
１０  絶縁回路基板
１０ａ、２１ａ、２２ａ、５０ａ、５１ａ  おもて面
２１ｂ、２２ｂ、５０ｂ、５１ｂ  裏面
１１  金属板
２１、２２  絶縁板
２２  絶縁板
３１、３２、３３、３４３５  回路板
５０、５０Ａ、５０Ｂ  プリント基板
５０Ｌ  外縁部
５１  基材
６１、６２、６３、６４、６５、６６、７１、７２、７３、７４、７５  導電層
８０  絶縁樹脂
１０１、１１１、１１２、１１３、１１４、１１６、１２１、１２２、１２３、１２４、１２５、１２６  導電ポスト
１３１、１３２、１４１、１４２、１４３  外部接続端子
Ａｎ１、Ａｎ２  アノード電極
Ｃ  コンデンサ
ＣＢ  コンデンサ本体
ＣＥ１、ＣＥ２  電極
ＣＬ  全長
ｄ  段差
Ｄ１、Ｄ２  ドレイン電極
Ｇ１、Ｇ２  ゲート電極
Ｈ５１  貫通孔
Ｃａ１、Ｃａ２  カソード電極Ｒ  抵抗素子
ＲＥ１、ＲＥ２  電極
Ｓ１、Ｓ２  ソース電極
ＳＢＤ１  第１還流ダイオード
ＳＢＤ２  第２還流ダイオード
Ｔｒ１  第１半導体チップ
Ｔｒ２  第２半導体チップ
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2020068299.tif 000017
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2020068299.tif 000018
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2020068299.tif 000019
【手続補正１７】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2020068299.tif 000020
【手続補正１８】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2020068299.tif 000021
【手続補正１９】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
2020068299.tif 000022
【手続補正２０】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正の内容】
【図１１】
2020068299.tif 000023
【手続補正２１】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正の内容】
【図１２】
2020068299.tif 000024