(57)【要約】【課題】  電気的特性及び熱的特性が向上された半導体パッケージを提供する。【解決手段】本発明によれば、半導体パッケージを提供することができる。実施形態によれば、半導体パッケージは第１基板と、前記第１基板上に実装された第１半導体チップと、前記第１半導体チップ上に配置され、再配線パターンを含むインターポーザチップと、前記インターポーザチップ上に提供された第１パッドと、前記インターポーザチップ上に提供され、前記第１パッドと離隔された第２パッドと、前記第２パッド及び前記第１基板と電気的に連結されるボンディングワイヤと、を含むことができる。前記第２パッドは前記再配線パターンを通じて前記第１パッドと電気的に連結され、前記インターポーザチップは前記第１半導体チップよりさらに大きい平面積を有することができる。【選択図】      図１Ｂ
2020013996.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板上に実装された第１半導体チップと、
前記第１半導体チップ上に配置され、再配線パターンを含むインターポーザチップと、
前記インターポーザチップ上に提供された第１パッドと、
前記インターポーザチップ上に提供され、前記第１パッドと離隔された第２パッドと、
前記第２パッド及び前記第１基板と電気的に連結されるボンディングワイヤと、を含み、
前記第２パッドは、前記再配線パターンを通じて前記第１パッドと電気的に連結され、
前記インターポーザチップは、前記第１半導体チップよりさらに大きい平面積を有する半導体パッケージ。
【請求項２】
前記インターポーザチップは、印刷回路基板よりさらに大きい熱伝導率を有する、及び／又は前記第１半導体チップの上面を完全に覆う、請求項１に記載の半導体パッケージ。
【請求項３】
前記第１パッド上に提供されたソルダボール、及び／又は前記第１基板及び前記インターポーザチップ上のモールディング膜をさらに含み、前記モールディング膜は、前記第２パッドを覆い、前記第１パッドを露出させる、請求項１に記載の半導体パッケージ。
【請求項４】
前記第１基板上に提供され、前記ボンディングワイヤと接続する基板パッドをさらに含み、
前記第１パッドは、複数提供され、
前記基板パッドは、複数提供され、
前記第１パッドのピッチは、前記基板パッドのピッチよりさらに大きい、請求項１に記載の半導体パッケージ。
【請求項５】
前記インターポーザチップ上に配置される上部パッケージと、
前記上部パッケージ及び前記第１パッドの間に介在された連結構造体と、をさらに含み、
前記上部パッケージは、前記連結構造体を通じて第１パッドと電気的に連結される、請求項１に記載の半導体パッケージ。
【請求項６】
前記上部パッケージは、
第２基板と、
前記第２基板上に実装された第２半導体チップと、
前記第２基板の上面上に提供され、前記第２半導体チップと電気的に連結される上部パッドと、
前記第２基板の下面に提供され、前記上部パッドと電気的に連結される下部パッドと、を含み、
前記下部パッドのピッチは、前記上部パッドのピッチより大きい、請求項５に記載の半導体パッケージ。
【請求項７】
前記第２半導体チップは、複数のメモリチップを含む、請求項６に記載の半導体パッケージ。
【請求項８】
前記第１パッドは、平面視で前記第１半導体チップと重畳される、請求項１に記載の半導体パッケージ。
【請求項９】
第１基板と、
前記第１基板上に実装された第１半導体チップと、
前記第１半導体チップ上に配置され、前記第１半導体チップより大きい平面積を有するダミーチップと、
前記ダミーチップの上面上に提供された再配線層と、
前記再配線層上に提供されたソルダパッドと、
前記再配線層上に提供され、前記再配線層を通じて前記ソルダパッドの中の少なくとも１つと電気的に連結されるボンディングワイヤパッドと、
前記第１基板上に提供され、前記再配線層及び前記ボンディングワイヤパッドを覆うモールディング膜と、を含み、
前記モールディング膜は、前記ソルダパッドを露出させるオープニングを有する半導体パッケージ。
【請求項１０】
平面視で、前記ソルダパッドの中の少なくとも１つは、前記第１半導体チップと重畳され、
前記ソルダパッドの中の他の１つは、前記第１半導体チップと離隔される、請求項９に記載の半導体パッケージ。
【請求項１１】
前記第１基板の上面上に提供された基板パッドと、
前記基板パッドの中のいずれか１つ及び前記ボンディングワイヤパッドと接続するボンディングワイヤと、をさらに含み、
前記ソルダパッドのピッチは、前記基板パッドのピッチよりさらに大きい、請求項９に記載の半導体パッケージ。
【請求項１２】
上部パッケージと、
前記上部パッケージ及び前記ソルダパッドの間に提供された連結構造体と、をさらに含み、
前記上部パッケージは、前記連結構造体を通じて前記再配線層と電気的に連結される、請求項９に記載の半導体パッケージ。
【請求項１３】
前記モールディング膜及び前記上部パッケージの間にギャップが提供される、請求項１２に記載の半導体パッケージ。
【請求項１４】
基板パッドを有する第１基板と、
前記第１基板上に実装された第１半導体チップと、
前記第１半導体チップ上に提供され、再配線パターンを含むインターポーザチップと、
前記インターポーザチップの上面上に提供されるソルダボールと、
前記インターポーザチップの前記上面上に提供され、前記基板パッドと接続するボンディングワイヤと、を含み、
前記ソルダボールは、前記再配線パターンを通じて前記ボンディングワイヤと電気的に連結され、
前記インターポーザチップは、前記第１半導体チップよりさらに大きい幅（ｗｉｄｔｈ）を有する、半導体パッケージ。
【請求項１５】
平面視で前記第１半導体チップの上面は、前記インターポーザチップと完全に重畳され、及び／又は前記第１半導体チップの活性面は、前記第１基板に向いている、請求項１４に記載の半導体パッケージ。
【請求項１６】
前記第１半導体チップ及び前記インターポーザチップの間に提供された接着層をさらに含み、前記接着層は、０．２Ｗ／ｍＫ乃至１０Ｗ／ｍＫの熱伝導率を有する、及び／又は
前記インターポーザチップは、３０Ｗ／ｍＫ乃至２０００Ｗ／ｍＫの熱伝導率を有する、請求項１４に記載の半導体パッケージ。
【請求項１７】
前記インターポーザチップと前記ソルダボールとの間に提供された第１パッドと、
前記インターポーザチップの上面上に提供され、前記ボンディングワイヤと接続する第２パッドと、
前記インターポーザチップ上に提供されたモールディング膜と、をさらに含み、
前記モールディング膜は、前記第２パッドを覆い、前記ソルダボールを露出させる、請求項１４に記載の半導体パッケージ。
【請求項１８】
絶縁層、第１基板パッド、及び第２基板パッドを含み、前記第１基板パッド及び前記第２基板パッドが前記絶縁層の上面上に提供され、導電物質を含む第１基板と、
前記第１基板上に実装され、前記第１基板パッドと接続する第１半導体チップと、
前記第１半導体チップ上の配線パターンを含む再配線層を含むインターポーザと、
前記インターポーザ上に配置され、導電物質を含む複数の第１パッドと、
前記インターポーザ上に提供され、導電物質を含み、前記第１パッドの外側に横に離隔された複数の第２パッドと、
前記第２パッド上で前記第２パッドと各々電気的に連結されるボンディングワイヤと、
前記第１基板上に配置され、前記インターポーザ、前記第１半導体チップ、及び前記ボンディングワイヤを密封するモールディング膜と、を含み、
前記第２パッドは、前記第１パッドと前記インターポーザの前記再配線層の前記配線パターンによって電気的に連結され、
前記モールディング膜は、内部に複数のオープニングを有し、前記オープニングは、前記第１パッドを開放させる半導体パッケージ。
【請求項１９】
前記インターポーザは、３０Ｗ／ｍＫ乃至２０００Ｗ／ｍＫの熱伝導率を有する、請求項１８に記載の半導体パッケージ。
【請求項２０】
前記第１パッドは、前記インターポーザの一側と隣接して配置され、
前記第２パッドは、前記インターポーザの前記一側と隣接して配置され、
前記第１パッドは、前記一側と並べた方向に互いに離隔され、第１ピッチを有し、
前記第２パッドは、前記一側と並べた方向に離隔され、第２ピッチを有し、
前記第１ピッチは、前記第２ピッチよりさらに大きい、請求項１８に記載の半導体パッケージ。
【請求項２１】
前記モールディング膜上の第２半導体チップと、
前記インターポーザ上で、前記第２半導体チップと前記第１パッドとの間に介在され、前記第１パッドと接触する複数の連結部と、を含み、
前記第２半導体チップは、前記再配線層と前記複数の連結部を通じて電気的に連結される、請求項１８に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージに係り、より具体的にインターポーザチップを含む半導体パッケージに係る。
【背景技術】
【０００２】
半導体パッケージは集積回路チップを電子製品に使用するのに適合した形態に具現化したものである。通常、半導体パッケージは印刷回路基板ＰＣＢ上に半導体チップを実装し、ボンディングワイヤ又はバンプを利用してこれら半導体チップを電気的に連結することが一般的である。電子産業の発達によって半導体パッケージの電気的特性及び動作信頼性を向上させるための多様な研究が進められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第９，８３１，２１４号公報
【特許文献２】米国特許公開第２０１６／０３２９２６２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、電気的特性及び熱的特性が向上された半導体パッケージを提供することである。
【課題を解決するための手段】
【０００５】
本発明は半導体パッケージに係る。本発明の概念に係る半導体パッケージは、第１基板と、前記第１基板上に実装された第１半導体チップと、前記第１半導体チップ上に配置され、再配線パターンを含むインターポーザチップと、前記インターポーザチップ上に提供された第１パッドと、前記インターポーザチップ上に提供され、前記第１パッドと離隔された第２パッドと、前記第２パッド及び前記第１基板と電気的に連結されるボンディングワイヤと、を含むことができる。前記第２パッドは前記再配線パターンを通じて前記第１パッドと電気的に連結され、前記インターポーザチップは前記第１半導体チップよりさらに大きい平面積を有することができる。
【０００６】
本発明の概念に係る半導体パッケージは第１基板と、前記第１基板上に実装された第１半導体チップと、前記第１半導体チップ上に配置され、前記第１半導体チップより大きい平面積を有するダミーチップと、前記ダミーチップの上面上に提供された再配線層と、前記再配線層上に提供されたソルダパッドと、前記再配線層上に提供され、前記再配線層を通じて前記ソルダパッドの中の少なくとも１つと電気的に連結されるボンディングワイヤパッドと、前記第１基板上に提供され、前記再配線層及び前記ボンディングワイヤパッドを覆うモールディング膜と、を含むことができる。前記モールディング膜は前記ソルダパッドを露出させるオープニングを有することができる。
【０００７】
本発明の概念に係る半導体パッケージは基板パッドを有する第１基板と、前記第１基板上に実装された第１半導体チップと、前記第１半導体チップ上に提供され、再配線パターンを含むインターポーザチップと、前記インターポーザチップの上面上に提供されるソルダボールと、前記インターポーザチップの前記上面上に提供され、前記基板パッドと接続するボンディングワイヤと、を含むことができる。前記ソルダボールは前記再配線パターンを通じて前記ボンディングワイヤと電気的に連結され、前記インターポーザチップは前記第１半導体チップよりさらに大きい幅（ｗｉｄｔｈ）を有することができる。
【発明の効果】
【０００８】
本発明によれば、インターポーザチップは高い熱伝導率を有しており、第１半導体チップで発生した熱をインターポーザチップを通じて外部へ速く放出することができる。したがって、第１半導体チップの熱的特性及び動作信頼性を向上させることができる。
【０００９】
インターポーザチップを提供することによって、第１パッド及び連結構造体をより自由に配置することができる。したがって、第１パッド及び連結構造体を下部パッドと容易に整列させることができる。連結構造体が第１パッド及び下部パッドと容易に接続することができる。
【図面の簡単な説明】
【００１０】
【図１Ａ】実施形態に係る第１パッケージを示した平面図である。
【図１Ｂ】図１ＡのI−II線に沿って切断した断面である。
【図１Ｃ】図１ＢのIII領域を拡大示した図面である。
【図１Ｄ】実施形態に係るオープニング及び第１パッドを説明するための図面である。
【図１Ｅ】実施形態に係るオープニング及び第１パッドを説明するための図面である。
【図１Ｆ】実施形態に係るオープニング及び第１パッドを説明するための図面である。
【図１Ｇ】実施形態に係るオープニング及び第１パッドを説明するための図面である。
【図１Ｈ】実施形態に係るオープニング及び第１パッドを説明するための図面である。
【図２Ａ】実施形態に係る第２パッケージを示した平面図である。
【図２Ｂ】図２ＡのI’−II’線に沿って切断した断面である。
【図３Ａ】実施形態に係る半導体パッケージを示した平面図である。
【図３Ｂ】図３ＡのI”−II”線に沿って切断した断面である。
【図３Ｃ】実施形態に係る半導体パッケージの製造方法を説明するための図面である。
【図３Ｄ】実施形態に係る連結構造体を説明するための図面である。
【図３Ｅ】実施形態に係る連結構造体を説明するための図面である。
【図３Ｆ】実施形態に係る連結構造体を説明するための図面である。
【図４Ａ】実施形態に係る第２パッケージを示した平面図である。
【図４Ｂ】図４Ａの第２パッケージの第２基板と第２半導体チップとの間の電気的連結を説明するための図面である。
【図５Ａ】実施形態に係る半導体パッケージを示した平面図である。
【図５Ｂ】図５ＡのI”−II”線に沿って切断した断面である。
【図６Ａ】実施形態に係る第２パッケージを示した平面図である。
【図６Ｂ】図６Ａの第２パッケージの第２基板と第２半導体チップとの間の電気的連結を説明するための図面である。
【図７】実施形態に係る第１パッケージを示した平面図である。
【図８】実施形態に係る第２パッケージを示した平面図である。
【図９Ａ】実施形態に係る半導体パッケージを示した平面図である。
【図９Ｂ】図９ＡのI”−II”線に沿って切断した断面である。
【図１０Ａ】実施形態に係る半導体パッケージを示した平面図である。
【図１０Ｂ】図９ＡのI”−II”線に沿って切断した断面である。
【図１１】実施形態に係る半導体パッケージを示した断面図である。
【発明を実施するための形態】
【００１１】
本明細書で、全体にわたって同一な参照符号は同一な構成要素を指称することができる。以下、実施形態に係る半導体パッケージを説明する。
【００１２】
図１Ａは実施形態に係る第１パッケージを示した平面図である。図１Ｂは図１ＡのI−II線に沿って切断した断面である。図１Ｃは図１ＢのIII領域を拡大示した図面である。
【００１３】
図１Ａ、図１Ｂ、及び図１Ｃを参照すれば、第１パッケージ１０は、第１基板１００、第１半導体チップ２００、インターポーザチップ３００、ボンディングワイヤ５２０、及び第１モールディング膜３９０を含む。印刷回路基板又は再配線層が第１基板１００として使用される。基板パッド１２１、１２２が第１基板１００の上面上に提供される。基板パッド１２１、１２２は第１基板パッド１２１及び第２基板パッド１２２を含む。第２基板パッド１２２は第１基板パッド１２１より第１基板１００のエッジ領域に隣接する。第１及び第２基板パッド１２１、１２２は配線１３０を通じて外部端子１１０と電気的に連結される。以下の図面で第１基板１００内の実線は配線１３０を模式的に示したものである。“第１基板１００と電気的に連結される”とは内部配線１３０と電気的に連結されることを意味する。外部端子１１０が第１基板１００の下面上に提供される。外部端子１１０はソルダボールを含む。外部端子１１０は外部装置と接続する。基板パッド１２１、１２２、外部端子１１０、及び配線１３０は、金属のような導電性物質を含む。
【００１４】
第１半導体チップ２００が第１基板１００上にフリップチップ実装される。第１半導体チップ２００はロジックチップ又はアプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ、ＡＰ）である。第１半導体チップ２００はシステム−オン−チップ（ｓｙｓｔｅｍ  ｏｎ  ｃｈｉｐ）である。第１半導体チップ２００は内部に集積回路を含み、この集積回路はロジック回路、メモリ回路、又はこれらの組合せを含む。第１チップパッド２１０が第１半導体チップ２００の下面上に提供される。第１半導体チップ２００の下面は第１基板１００に向いている。第１チップパッド２１０は第１半導体チップ２００の集積回路と電気的に連結される。したがって、第１半導体チップ２００の下面は活性面として機能する。第１半導体チップ２００の上面２００ａは非活性面である。本明細書で“第１パッド４１０と電気的に連結される”とは第１半導体チップ２００と電気的に連結されることを意味する。“第１半導体チップ２００と電気的に連結される”とは第１半導体チップ２００の集積回路と電気的に連結されることを意味する。
【００１５】
連結端子２２０が、第１基板１００及び第１半導体チップ２００の間に介在されて、第１基板パッド１２１及び第１チップパッド２１０と電気的に連結される。連結端子２２０はソルダ、バンプ、及びピラーの中の少なくとも１つを含む。連結端子２２０は金属のような導電性物質を含む。アンダーフィル膜２９０が第１基板１００及び第１半導体チップ２００の間のギャップに提供されて、連結端子２２０を密封する。アンダーフィル膜２９０は絶縁性ポリマーを含む。
【００１６】
他の例として、第１半導体チップ２００は熱圧着ボンディング（ｔｈｅｒｍｏ  ｃｏｍｐｒｅｓｓｉｏｎ  ｂｏｎｄｉｎｇ）方法によって第１基板１００上に実装され得る。この場合、第１半導体チップ２００は第１基板１００と直接物理的に接触し、第１チップパッド２１０は第１基板パッド１２１と直接結合する。
【００１７】
インターポーザチップ３００が第１半導体チップ２００上に配置される。インターポーザチップ３００はベース基板３１０及び再配線層３３０を含む。インターポーザチップ３００は集積回路及びトランジスタを含まなくともよい。ベース基板３１０はダミーチップである。半導体基板がベース基板３１０として使用され得る。この半導体基板はシリコン、シリコンゲルマニウム、及び／又はシリコンカーバイドを含むことができる。ベース基板３１０は互いに対向する上面及び下面を有する。ベース基板３１０の下面は第１半導体チップ２００に向いている。インターポーザチップ３００は、ベース基板３１０を含んでおり、比較的高い熱伝導率を有する。インターポーザチップ３００は印刷回路基板より高い熱伝導率を有する。例えば、インターポーザチップ３００は約３０Ｗ／ｍＫ以上、詳細には３０Ｗ／ｍＫ乃至２０００Ｗ／ｍＫの熱伝導率を有する。第１半導体チップ２００が動作する時、第１半導体チップ２００で熱が発生する。矢印で示したように、第１半導体チップ２００で発生した熱はインターポーザチップ３００を通じて外部へ速く放出される。したがって、第１半導体チップ２００の熱的特性及び動作信頼性を向上させることができる。
【００１８】
第１半導体チップ２００の性能が向上するほど、第１半導体チップ２００で発生する熱が増加される。実施形態によれば、インターポーザチップ３００が放熱機能を有するので、高性能の半導体チップが第１半導体チップ２００として使用される。
【００１９】
図１Ａのように、インターポーザチップ３００の平面積は第１半導体チップ２００の平面積より大きい。例えば、インターポーザチップ３００の長さＬ２は第１半導体チップ２００の長さＬ１と同一であるか、或いはさらに大きく、インターポーザチップ３００の幅Ｗ２は第１半導体チップ２００の幅Ｗ１と同一であるか、或いはさらに大きい。したがって、インターポーザチップ３００は第１半導体チップ２００の上面２００ａを完全に覆う。第１半導体チップ２００の上面２００ａがインターポーザチップ３００と完全に重畳されるので、第１半導体チップ２００で発生した熱はインターポーザチップ３００にさらに速く伝達される。インターポーザチップ３００が第１半導体チップ２００より大きい平面積を有しており、インターポーザチップ３００のエッジ部分の少なくとも一部は第１半導体チップ２００と重畳されなくともよい。インターポーザチップ３００は比較的薄い厚さを有しており、第１パッケージ１０が小型化される。
【００２０】
接着層３８０が第１半導体チップ２００及びインターポーザチップ３００の間に提供される。インターポーザチップ３００は接着層３８０によって第１半導体チップ２００に付着される。接着層３８０はインターポーザチップ３００のエッジ部分の下面にさらに延びる。接着層３８０は絶縁性ポリマー及び粒子を含む。粒子は絶縁性ポリマー内に分散される。粒子は熱伝導性物質を含む。例えば、粒子は接着層３８０より高い熱伝導率を有する。一例として、粒子は金属を含むが、これに制限されるものではない。粒子によって接着層３８０は比較的高い熱伝導率を有する。例えば、接着層３８０の熱伝導率は０．２Ｗ／ｍＫ以上、詳細には０．２Ｗ／ｍＫ乃至１０Ｗ／ｍＫである。したがって、第１半導体チップ２００で発生した熱は接着層３８０を通じてインターポーザチップ３００により速く伝達され得る。
【００２１】
再配線層３３０はベース基板３１０の上面上に提供される。再配線層３３０は絶縁層３３１及び再配線パターン３３３を含む。絶縁層３３１は絶縁性ポリマー又はシリコン含有絶縁物質を含む。絶縁性ポリマーは、例えば感光性ポリイミド（ｐｈｏｔｏｓｅｎｓｉｔｉｖｅ  ｐｏｌｙｉｍｉｄｅ、ＰＳＰＩ）、ポリベンゾオキサゾール（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ、ＰＢＯ）、フェノール系ポリマー（ｐｈｅｎｏｌｉｃ  ｐｏｌｙｍｅｒ）、及びｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ系ポリマー（ＢＣＢ）の中の少なくとも１つを含む。シリコン含有絶縁物質はシリコン酸化物、シリコン窒化物、シリコン酸化窒化物、及び／又はテトラエチルオルトシリケート（Ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ、ＴＥＯＳ）を含むことができる。絶縁層３３１は複数の積層された絶縁層３３１を含む。絶縁層３３１の数は多様に変形され得る。
【００２２】
再配線パターン３３３はビア部分及び配線部分を含む。再配線パターン３３３のビア部分は絶縁層３３１の中のいずれか１つを貫通する。再配線パターン３３３の配線部分は絶縁層３３１の中のいずれか１つの一面上に提供される。再配線パターン３３３の配線部分はビア部分と連結される。本明細書で、“再配線層３３０と電気的に連結される”とは再配線パターン３３３と電気的に連結されることを意味する。再配線パターン３３３は銅のような金属を含む。再配線パターン３３３は複数提供される。
【００２３】
第１パッド４１０及び第２パッド４２０がインターポーザチップ３００上に提供される。例えば、第１パッド４１０及び第２パッド４２０は絶縁層３３１の中で最上部層上に提供される。図１Ａのように、第１パッド４１０は第１ピッチＰ１を有する。第１ピッチＰ１は第２基板パッド１２２のピッチＰ２より大きい。第１パッド４１０は、例えばアルミニウムのような金属を含む。
【００２４】
第１ソルダボール５１１が第１パッド４１０上に各々提供される。第１半導体チップ２００は第１ソルダボール５１１を通じて外部の半導体チップ又は外部のパッケージと電気的に連結される。第１ソルダボール５１１は錫、銀、ビスマス、又はこれらの合金のような導電性物質を含むことができる。第１ソルダボール５１１のピッチは第１ピッチＰ１と同一又は類似である。他の例として、第１ソルダボール５１１は省略され得る。
【００２５】
第２パッド４２０は第１パッド４１０よりインターポーザチップ３００の側面に隣接して配置される。第２パッド４２０は再配線パターン３３３を通じて第１パッド４１０の中の少なくとも１つと電気的に連結される。第２パッド４２０は第１パッド４１０と単一工程によって形成される。導電層が再配線層３３０上に形成される。この導電層がパターニングされて第１パッド４１０及び第２パッド４２０を形成する。この場合、第２パッド４２０は、第１パッド４１０と同一な物質を含み、第１パッド４１０と実質的に同一な厚さを有する。例えば、第２パッド４２０はアルミニウムを含む。他の例として、第２パッド４２０は第１パッド４１０とは別の工程によって形成され得る。この場合、第２パッド４２０は第１パッド４１０と異なる物質を含むことができる。例えば、第２パッド４２０はニッケル、銅、アルミニウム、ソルダ物質、及び／又はこれらの合金の中の少なくとも１つを含む。ソルダ物質は錫、銀、ビスマス、又はこれらの合金を含むことができる。
【００２６】
実施形態によれば、インターポーザチップ３００が第１半導体チップ２００より大きい平面積を有しており、第１パッド４１０及び第２パッド４２０がより自由に配置され得る。
【００２７】
ボンディングワイヤ５２０がインターポーザチップ３００上に提供される。ボンディングワイヤ５２０は第２パッド４２０及び第２基板パッド１２２と接続する。第２パッド４２０はボンディングワイヤ５２０を通じて内部配線１３０と電気的に連結される。インターポーザチップ３００が第１半導体チップ２００よりさらに平面積を有するので、ボンディングワイヤ５２０は第１半導体チップ２００と離隔される。したがって、ボンディングワイヤ５２０は第１基板１００と良好に電気的に連結される。ボンディングワイヤ５２０は金又は銅のような金属を含む。ボンディングワイヤ５２０は複数提供される。
【００２８】
第１モールディング膜３９０が第１基板１００及びインターポーザチップ３００上に提供される。第１モールディング膜３９０は、ボンディングワイヤ５２０及び第２パッド４２０を覆って、ボンディングワイヤ５２０及び第２パッド４２０を保護する。例えば、第２パッド４２０は外部の不純物（例えば、水分又は空気）によって損傷されない。第１モールディング膜３９０はオープニング３９５を有する。オープニング３９５はドリル加工工程によって形成される。図１Ｃのように、オープニング３９５は第１パッド４１０の上面を各々露出させる。オープニング３９５は第１パッド４１０の側面を覆う。オープニング３９５が形成された後、第１ソルダボール５１１がオープニング３９５によって露出された第１パッド４１０上に各々形成される。第１ソルダボール５１１の最上部面は第１モールディング膜３９０の最上部面より高いレベルに配置される。
【００２９】
第１モールディング膜３９０は、再配線層３３０を覆って再配線パターン３３３を保護する。例えば、第１モールディング膜３９０は外部の不純物による再配線パターン３３３の損傷（例えば、腐蝕）を防止することができる。第１モールディング膜３９０は第１基板１００の上面とインターポーザチップ３００のエッジ部分の下面との間のギャップを満たす。第１モールディング膜３９０はエポキシ系モールディングコンパウンド（ＥＭＣ）のような絶縁性ポリマーを含む。
【００３０】
図１Ｄ乃至図１Ｈは各々実施形態に係るオープニング及び第１パッドを説明するための図面であって、図１ＢのIII領域を拡大示した図面に対応される。以下、先に説明したことと重複する内容は省略する。図１Ｄ乃至図１Ｈの説明において、単数のオープニング及び単数の第１パッドに関して記述する。
【００３１】
図１Ｄを参照すれば、オープニング３９５は第１パッド４１０の上面を完全に露出させる。オープニング３９５は第１パッド４１０の側面を露出させる。第１ソルダボール５１１が第１パッド４１０の露出された上面上に提供される。第１ソルダボール５１１はオープニング３９５の側壁と離隔される。
【００３２】
図１Ｅを参照すれば、オープニング３９５は第１パッド４１０の上面の一部を露出させる。オープニング３９５は第１パッド４１０の上面の他の一部及び第１パッド４１０の側面を覆う。例えば、オープニング３９５は第１パッド４１０の上面のエッジ部分を覆う。第１ソルダボール５１１は、第１パッド４１０の上面上に提供され、オープニング３９５を満たす。第１ソルダボール５１１はオープニング３９５の側壁と接触する。
【００３３】
図１Ｆ及び図１Ｇを参照すれば、第１ソルダボール５１１が第１パッド４１０の上面上に提供される。オープニング３９５は第１ソルダボール５１１の一部を露出させる。第１モールディング膜３９０は第１ソルダボール５１１の他の一部及び第１パッド４１０の側面を覆う。図１Ｆのように第１ソルダボール５１１の最上部面は第１モールディング膜３９０の最上部面と同一であるか、或いはさらに高いレベルに配置される。図１Ｇのように第１ソルダ５１１の最上部面は第１モールディング膜３９０の最上部面より低いレベルに配置される。
【００３４】
図１Ｈを参照すれば、オープニング３９５は第１パッド４１０の上面を露出させる。別のソルダボールが第１パッド４１０の上面上に提供されなくともよい。
【００３５】
図２Ａは実施形態に係る第２パッケージを示した平面図である。図２Ｂは図２ＡのI’−II’線に沿って切断した断面である。以下、先に説明したことと重複する内容は省略する。
【００３６】
図２Ａ及び図２Ｂを参照すれば、第２パッケージ２０は、第２基板６００、第２半導体チップ７００、及び第２モールディング膜８００を含む。印刷回路基板又は再配線層が第２基板６００として使用される。上部パッド６２０が第２基板６００の上面上に提供される。上部パッド６２０は銅、アルミニウム、及び／又はニッケルのような金属を含む。上部パッド６２０は複数提供される。
【００３７】
第２半導体チップ７００が第２基板６００上に実装される。第２半導体チップ７００はメモリチップである。第２半導体チップ７００は第２基板６００のセンター領域に配置される。接着フィルム７８０が第２基板６００及び第２半導体チップ７００の間に介在される。接着フィルム７８０は絶縁性樹脂を含む。第２チップパッド７１０が、第２半導体チップ７００の上面上に提供されて、第２半導体チップ７００の集積回路と電気的に連結される。本明細書で“第２半導体チップ７００と電気的に連結される”とは第２半導体チップ７００の集積回路と電気的に連結されることを意味する。また、“第２チップパッド７１０と電気的に連結される”とは第２半導体チップ７００と電気的に連結されることを意味する。第２チップパッド７１０は複数提供される。
【００３８】
連結部７２０が第２半導体チップ７００の上面上に提供される。連結部７２０は第２チップパッド７１０及び上部パッド６２０と接続する。連結部７２０はボンディングワイヤ５２０である。連結部７２０は金属のような導電性物質を含む。第２半導体チップ７００は連結部７２０を通じて第２基板６００と電気的に連結される。“第２基板６００と電気的に連結される”とは第２基板６００内の内部配線６３０と電気的に連結されることを意味する。
【００３９】
第２モールディング膜８００が、第２基板６００上に提供されて、第２半導体チップ７００を覆う。第２モールディング膜８００は連結部７２０を密封する。第２モールディング膜８００はエポキシ系モールディングコンパウンドのような絶縁性ポリマーを含む。
【００４０】
実施形態によれば、上部パッド６２０の配置は第２半導体チップ７００の配置によって決定される。例えば、上部パッド６２０は第２半導体チップ７００と離隔される。上部パッド６２０は、平面視で第２基板６００のエッジ領域に配置される。上部パッド６２０は複数提供される。下部パッド６１０が第２基板６００の下面上に配置される。下部パッド６１０は第２基板６００内の内部配線１３０を通じて上部パッド６２０と各々電気的に連結される。以下の図面で第２基板６００内の実線は内部配線６３０を模式的に示したものである。内部配線６３０及び下部パッド６１０は金属を含む。図２Ａのように、下部パッド６１０は第２ピッチＰ１０を有する。下部パッド６１０の第２ピッチＰ１０及び下部パッド６１０のサイズは規格化することができる。例えば、第２ピッチＰ１０はＪＥＤＥＣ標準規格を満たす。第２ピッチＰ１０は調節されるのが困難である。第２ピッチＰ１０は上部パッド６２０のピッチＰ２０より大きい。下部パッド６１０の各々のサイズは上部パッド６２０の各々のサイズより大きい。下部パッド６１０は上部パッド６２０と整列されなくともよい。
【００４１】
第２ソルダボール５１２が、下部パッド６１０上に各々提供されて、下部パッド６１０と接続する。第２ソルダボール５１２は錫、銀、ビスマス、又はこれらの合金のような導電性物質を含むことができる。第２ソルダボール５１２のピッチは第２ピッチＰ１０と同一又は類似である。
【００４２】
図３Ａは実施形態に係る半導体パッケージを示した平面図である。図３Ｂは図３ＡのI”−II”線に沿って切断した断面である。図３Ｃは実施形態に係る半導体パッケージの製造方法を説明するための図面である。以下、先に説明したことと重複する内容は省略する。以下、複数の第２基板パッドに対して記述する。
【００４３】
図２Ａ、図３Ａ、及び図３Ｂを参照すれば、半導体パッケージＰＫＧ１は第１パッケージ１０及び第２パッケージ２０を含む。第１パッケージ１０は先に図１Ａ及び図１Ｂで説明した第１パッケージ１０と同一である。第２パッケージ２０は先に図２Ａ及び図２Ｂで説明した第２パッケージ２０と同一である。第２パッケージ２０が第１パッケージ１０上に提供される。第２パッケージ２０は連結構造体５１０を通じて第１パッケージ１０と電気的に連結される。以下、半導体パッケージＰＫＧ１の製造方法及び連結構造体５１０の形成方法に関して説明する。
【００４４】
図３Ｃを参照すれば、第２ソルダボール５１２が第１ソルダボール５１１と各々整列されるように、第２パッケージ２０が第１パッケージ１０上に配置される。以後、リフロ工程が遂行され得る。リフロ工程は第１ソルダボール５１１及び第２ソルダボール５１２の熱処理によって進行される。リフロ工程によって、互いに対応される位置の第１ソルダボール５１１及び第２ソルダボール５１２がソルダリングされて、連結構造体５１０を形成する。以下、連結構造体５１０に関してより詳細に説明する。
【００４５】
図３Ｄ乃至図３Ｆは各々実施形態に係る連結構造体を説明するための図面であって、図３ＢのIII’領域を拡大示した図面に対応する。以下、先に説明したことと重複する内容は省略する。図３Ｄ乃至図３Ｆの説明において、単数のオープニング、単数の第１パッド、及び単数の連結構造体に関して記述する。
【００４６】
図３Ｄ及び図３Ｅを参照すれば、連結構造体５１０が第１オープニング３９５内に提供される。連結構造体５１０はオープニング３９５の側壁と物理的に接触する。連結構造体５１０の上部５１２Ａは下部５１１Ａと連結される。連結構造体５１０の上部５１２Ａは図３Ｃのいずれか１つの第２ソルダボール５１２から形成される。図３Ｄのように、第１パッド４１０の上面での連結構造体５１０の幅は連結構造体５１０の最小幅より大きい。この場合、連結構造体５１０の下部５１１Ａは図１Ｆ又は図１Ｇの第１ソルダボール５１１から形成される。図３Ｅのように、第１パッド４１０の上面での連結構造体５１０の幅は連結構造体５１０の最小幅に該当する。この場合、連結構造体５１０の下部５１１Ａは図１Ｃ又は図１Ｅの第１ソルダボール５１１を使用して形成される。又は、連結構造体５１０の形成は図１Ｈの第１パッド４１０上に図３Ｃのいずれか１つの第２ソルダボール５１２を接続させることを含む。
【００４７】
図３Ｄを参照すれば、連結構造体５１０は第１モールディング膜３９０と離隔される。例えば、連結構造体５１０は第１オープニング３９５の側壁と接触しなくともよい。連結構造体５１０の下部５１１Ａは図１Ｄの第１ソルダボール５１１から形成される。連結構造体５１０の上部５１２Ａは図３Ｃのいずれか１つの第２ソルダボール５１２から形成される。連結構造体５１０の上部５１２Ａは下部５１１Ａと連結される。
【００４８】
再び図２Ａ、図３Ａ、図３Ｂ、及び図３Ｃを参照すれば、連結構造体５１０の各々はソルダボール、バンプ、及びピラーの中の少なくとも１つを含む。図３Ａのように連結構造体５１０は、平面視で対応する第１パッド４１０及び下部パッド６１０と各々重畳される。連結構造体５１０のピッチは第１パッド４１０の第１ピッチＰ１及び下部パッド６１０の第２ピッチＰ１０と実質的に同一である。インターポーザチップ３００は、第２半導体チップ７００と第１半導体チップ２００との間又は第２半導体チップ７００と外部端子１１０との間の電気的インターフェイスルーティングとして機能する。第２半導体チップ７００は、連結構造体５１０、第１パッド４１０、再配線パターン３３３、第２パッド４２０、及びボンディングワイヤ５２０を通じて第１半導体チップ２００又は外部端子１１０と電気的に連結される。
【００４９】
第１パッド４１０、インターポーザチップ３００、及びボンディングワイヤ５２０が省略される場合、連結構造体５１０は第２基板パッド１２２及び下部パッド６１０と各々直接接続する。この時、第２基板パッド１２２が第１半導体チップ２００と離隔されるので、第２基板パッド１２２は第１基板１００のエッジ領域に配置される。第２ピッチＰ１０は比較的大きい。例えば、第２ピッチ（図２Ａ及び図３ＡでＰ１０）は第２基板パッド１２２のピッチ（図１ＡでＰ２）より大きい。したがって、連結構造体５１０が第２基板パッド１２２及び下部パッド６１０と直接接続するのが困難である。実施形態によれば、インターポーザチップ３００、第１パッド４１０、第２パッド４２０、及びボンディングワイヤ５２０が提供されるので、第１パッド４１０及び連結構造体５１０の配置を調節するのが容易である。第１パッド４１０の配置が調節されて、第１パッド４１０を下部パッド６１０と整列させることができる。第１パッド４１０の第１ピッチＰ１は第２ピッチＰ１０と実質的に同一である。したがって、連結構造体５１０が第１パッド４１０及び下部パッド６１０と良好に接続することができる。
【００５０】
第２半導体チップ７００は高性能を有することが要求される。第２半導体チップ７００は複数の第２チップパッド７１０を有する。第２半導体チップ７００の記憶容量／又は及び記憶速度が向上されるほど、第２チップパッド７１０の数が増加される。したがって、連結部７２０の数、上部パッド６２０の数、及び下部パッド６１０の数が増加され得る。第２ピッチＰ１０の規格化によって下部パッド６１０の数が増加するほど、下部パッド６１０がさらに分散される。インターポーザチップ３００を提供することによって、第１パッド４１０及び連結構造体５１０は、下部パッド６１０と対応される位置に容易に配置され得る。したがって、第２半導体チップ７００の性能が増加しても、第２半導体チップ７００は、連結構造体５１０、第１パッド４１０、及び再配線パターン３３３を通じて第１半導体チップ２００又は外部端子１１０と容易に電気的に連結され得る。
【００５１】
実施形態によれば、インターポーザチップ３００は比較的大きい平面積を有する。インターポーザチップ３００の平面積が増加するほど、第１パッド４１０がさらに自由に配置され得る。したがって、連結構造体５１０の配置がさらに自由に設計され得る。例えば、第１パッド４１０の一部及び連結構造体５１０の一部は、平面視で第１半導体チップ２００と重畳される。第１パッド４１０の他の一部及び連結構造体５１０の他の一部は、平面視で第１半導体チップ２００と重畳されなくともよい。
【００５２】
第１パッケージ１０及び第２パッケージ２０の間にギャップが提供される。例えば、第１モールディング膜３９０は第２基板６００と離隔されて、ギャップが第１モールディング膜３９０の上面及び第２基板６００の下面の間に提供され得る。ギャップは空気のような気体によって占有され、外部と連結される。
【００５３】
図４Ａは実施形態に係る第２パッケージを示した平面図である。図４Ｂは図４Ａの第２パッケージの第２基板と第２半導体チップとの間の電気的連結を説明するための図面である。図５Ａは実施形態に係る半導体パッケージを示した平面図である。図５Ｂは図５ＡのI”−II”線に沿って切断した断面である。以下、先に説明したことと重複する内容は省略する。
【００５４】
図４Ａ、図４Ｂ、図５Ａ、及び図５Ｂを参照すれば、半導体パッケージＰＫＧ２は第１パッケージ１０及び第２パッケージ２０’を含む。第１パッケージ１０は先に図１Ａ及び図１Ｂで説明した第１パッケージ１０と同一である。
【００５５】
第２半導体パッケージ２０’は、第２基板６００、第２半導体チップ７００、及び第２モールディング膜８００を含む。第２半導体チップ７００は複数提供される。第２半導体チップ７００の各々は互いに対向する第１側面７００ｃ及び第２側面７００ｄを有する。図４Ａ及び図４Ｂのように、各第２半導体チップ７００の第１側面７００ｃは第２半導体チップ７００の中の他の１つに向いている。各第２半導体チップ７００の第２側面７００ｄは他の第２半導体チップ７００に向いていなくともよい。第２半導体チップ７００の第２側面７００ｄは第１側面７００ｃより第２基板６００のエッジ領域に隣接する。第２チップパッド７１０が第２半導体チップ７００の上面上に提供される。図４Ｂのように、第２チップパッド７１０は第２半導体チップ７００の第２側面７００ｄに隣接する。図４Ｂ及び図５Ｂのように、連結部７２０が第２チップパッド７１０及び上部パッド６２０と接続する。上部パッド６２０は第２半導体チップ７００と離隔される。上部パッド６２０はそれと連結される第２半導体チップ７００の第２側面７００ｄと隣接する。図４Ａのように、上部パッド６２０は内部配線６３０を通じて下部パッド６１０と接続する。第２半導体チップ７００が複数提供されることによって、下部パッド６１０の総数が増加される。第２ピッチＰ１０は規格化することができる。第２ピッチＰ１０は上部パッド６２０のピッチＰ２０より大きい。下部パッド６１０は、平面視で分散されて配置される。
【００５６】
インターポーザチップ３００が提供されることによって、連結構造体５１０がより自由に配置され得る。図５Ａのように、下部パッド６１０が分散されても、第１パッド４１０は下部パッド６１０と容易に整列され得る。したがって、連結構造体５１０は第１パッド４１０及び下部パッド６１０と各々接続することができる。第２半導体チップ７００は、連結構造体５１０、第１パッド４１０、再配線パターン３３３、及びボンディングワイヤ５２０を通じて第１半導体チップ２００又は外部端子１１０と電気的に連結される。
【００５７】
第２半導体チップ７００の間の電気的連結関係は多様に変形され得る。以下、一実施形態に係る第２半導体チップ７００の電気的連結に対して説明する。
【００５８】
第２半導体チップ７００は第１サブ半導体チップ７０１及び第２サブ半導体チップ７０２を含む。第１サブ半導体チップ７０１は互いに隣接しなくともよい。図４Ｂのように、第１チップ連結パッド６４１が第２基板６００の上面上にさらに提供され得る。第１チップ連結パッド６４１は内部配線６３０を通じて互いに電気的に連結される。第１チップ連結パッド６４１は下部パッド６１０と電気的に分離される。図４Ａのように、連結部７２０は第２チップパッド７１０及び第１チップ連結パッド６４１と接続する。第１サブ半導体チップ７０１は第１チップ連結パッド６４１を通じて互いに電気的に連結される。したがって、第１サブ半導体チップ７０１は物理的に分離されているが、標準規格で定義された１つの半導体チップの機能を遂行することができる。この標準規格はＪＥＤＥＣ標準規格である。
【００５９】
第２サブ半導体チップ７０２は互いに隣接しなくともよい。第２チップ連結パッド６４２が第２基板６００の上面上にさらに提供される。図４Ｂのように、第２サブ半導体チップ７０２は連結部７２０を通じて第２チップ連結パッド６４２と接続する。図４Ａのように、第２チップ連結パッド６４２は内部配線６３０を通じて互いに電気的に連結される。したがって、第２サブ半導体チップ７０２は互いに電気的に連結される。第２サブ半導体チップ７０２は物理的に分離されているが、標準規格で定義された１つの半導体チップの機能を遂行することができる。第２チップ連結パッド６４２は下部パッド６１０及び第１チップ連結パッド６４１と電気的に分離される。
【００６０】
他の例として、第１チップ連結パッド６４１は第２チップ連結パッド６４２と連結され、第１サブ半導体チップ７０１及び第２サブ半導体チップ７０２は１つの半導体チップの機能を遂行することができる。その他の例として、第１チップ連結パッド６４１は省略され、第１サブ半導体チップ７０１の各々は１つの半導体チップとして機能することができる。その他の例として、第２チップ連結パッド６４２は省略され、第２サブ半導体チップ７０２の各々は１つの半導体チップとして機能することができる。
【００６１】
図６Ａは実施形態に係る第２パッケージを示した平面図である。図６Ｂは図６Ａの第２パッケージの第２基板と第２半導体チップとの間の電気的連結を説明するための図面である。以下、先に説明したことと重複する内容は省略する。
【００６２】
図６Ａ、及び図６Ｂを参照すれば、第２パッケージ２０”は、第２基板６００、第２半導体チップ７００、及び第２モールディング膜８００を含む。第２半導体チップ７００は先に図４Ａ、図４Ｂ、図５Ａ、及び図５Ｂで説明したことと実質的に同一である。但し、第２チップパッド７１０は各第２半導体チップ７００の上面上で第１側面７００ｃに隣接する。上部パッド６２０の中の少なくとも一部は第２基板６００のセンター領域と重畳される。第１チップ連結パッド６４１及び第２チップ連結パッド６４２が第２基板６００の上面上にさらに提供される。
【００６３】
上部パッド６２０及び第２チップパッド７１０の平面的配置は図４Ａ乃至図６Ｂの図示に制限されるものではなく、多様に変形され得る。例えば、第２チップパッド７１０は各第２半導体チップ７００の第１側面７００ｃに隣接して提供された第１サブチップパッド及び第２側面７００ｄに隣接して提供された第２サブチップパッドを含むことができる。他の例として、第２チップパッド７１０は第２半導体チップ７００の第３側面に隣接して提供された第３サブチップパッドをさらに含むことができる。第２半導体チップ７００の第３側面は第１側面７００ｃ及び第２側面７００ｄと隣接する。
【００６４】
図７は実施形態に係る第１パッケージを示した平面図である。図８は実施形態に係る第２パッケージを示した平面図である。図９Ａは実施形態に係る半導体パッケージを示した平面図である。図９Ｂは図９ＡのI”−II”線に沿って切断した断面であって、図７のI−II及び図８のI’−II’に沿って切断した断面に対応する。以下、先に説明したことと重複する内容は省略する。
【００６５】
図７、図８、図９Ａ、及び図９Ｂを参照すれば、半導体パッケージＰＫＧ３は第１パッケージ１０’及び第２パッケージ２０’’’を含む。第１パッケージは先に図１Ａ乃至図１Ｃで説明したことと実質的に同一である。但し、図７のように第１パッド４１０の中の少なくとも一部は、平面視で第１基板１００のセンター領域と重畳される。各第１パッド４１０は、再配線パターン３３３、第２パッド４２０、及びボンディングワイヤ５２０を通じて第２基板パッド１２２の中のいずれか１つと電気的に連結される。第１ピッチＰ１は第２基板パッド１２２のピッチＰ２より大きい。
【００６６】
図７及び図９Ｂのように、上部パッド６２０は第２半導体チップ７００と離隔される。上部パッド６２０は、平面視で第２基板６００のエッジ領域に配置される。上部パッド６２０は内部配線６３０を通じて下部パッド６１０と電気的に連結される。下部パッド６１０は、平面視で分散配置される。下部パッド６１０は第２基板６００のセンター領域のみならず、エッジ領域に提供され得る。第２ピッチＰ１０は上部パッド６２０のピッチＰ２０よりさらに大きい。
【００６７】
図９Ａ及び図９Ｂのように、連結構造体５１０が第１パッド４１０及び下部パッド６１０の間に各々提供される。連結構造体５１０のピッチは第１ピッチＰ１及び第２ピッチＰ１０と実質的に同一である。連結構造体５１０が第１パッド４１０及び下部パッド６１０と各々接続する。
【００６８】
図１０Ａは実施形態に係る半導体パッケージを示した平面図である。図１０Ｂは図１０ＡのI”−II”線に沿って切断した断面である。以下、先に説明したことと重複する内容は省略する。
【００６９】
図１０Ａ及び図１０Ｂを参照すれば、半導体パッケージＰＫＧ４は第１パッケージ１０’’及び第２パッケージ２０’’’を含む。第１パッケージ１０’’は先に図１Ａ乃至図１Ｃで説明したことと同一又は類似である。但し、第１パッド４１０は、平面視で第１半導体チップ２００と重畳されなくともよい。第２パッケージ２０’’’は先に図７及び図９Ｂで説明したことと実質的に同一である。例えば、下部パッド６１０は第２基板６００のエッジ領域に提供される。下部パッド６１０の第２ピッチＰ１０は上部パッド６２０のピッチＰ２０よりさらに大きい。連結構造体５１０は第１パッド４１０及び下部パッド６１０と各々接続する。図１０Ａのように、連結構造体５１０は下部パッド６１０及び第１パッド４１０と各々平面視で重畳される。連結構造体５１０は、平面視で第１半導体チップ２００と重畳されなくともよい。
【００７０】
図１１は実施形態に係る半導体パッケージを示した断面図である。以下、先に説明したことと重複する内容は省略する。
【００７１】
図１１を参照すれば、半導体パッケージＰＫＧ５は第１パッケージ１０及び第２半導体チップ７００を含む。第１パッケージ１０は先に図１Ａ乃至図１Ｃで説明したことと実質的に同一である。第２半導体チップ７００の下面は活性面として機能することができる。例えば、第２チップパッド７１０は第２半導体チップ７００の下面上に提供され得る。連結構造体５１０が第１パッド４１０及び第２チップパッド７１０の間に各々提供されて、第１パッド４１０及び第２チップパッド７１０と接続する。
【００７２】
他の例として、第２半導体チップ７００が図６Ａ及び図６Ｂで説明した第２パッケージ２０’上に実装されて、半導体パッケージＰＫＧ４が製造され得る。
【００７３】
以上の発明の詳細な説明は開示された実施状態に本発明を制限しようとする意図がなく、本発明の要旨を逸脱しない範囲内で多様な他の組合せ、変更及び環境で使用することができる。添付された請求の範囲は他の実施状態も含むこととして解析しなければならない。
【符号の説明】
【００７４】
１０    第１パッケージ
１００  第１基板
１１０  外部端子
１２１、１２２  基板パッド
１３０  配線
２００  第１半導体チップ
２１０  第１チップパッド
２２０  連結端子
３００  インターポーザチップ
３１０  ベース基板
３３０  再配線層
３３１  絶縁層
３３３  再配線パターン
３９０  第１モールディング膜
３９５  オープニング
４１０  第１パッド
４２０  第２パッド
５１１  第１ソルダボール
５２０  ボンディングワイヤ
【図１Ａ】
2020013996.tif 000003
【図１Ｂ】
2020013996.tif 000004
【図１Ｃ】
2020013996.tif 000005
【図１Ｄ】
2020013996.tif 000006
【図１Ｅ】
2020013996.tif 000007
【図１Ｆ】
2020013996.tif 000008
【図１Ｇ】
2020013996.tif 000009
【図１Ｈ】
2020013996.tif 000010
【図２Ａ】
2020013996.tif 000011
【図２Ｂ】
2020013996.tif 000012
【図３Ａ】
2020013996.tif 000013
【図３Ｂ】
2020013996.tif 000014
【図３Ｃ】
2020013996.tif 000015
【図３Ｄ】
2020013996.tif 000016
【図３Ｅ】
2020013996.tif 000017
【図３Ｆ】
2020013996.tif 000018
【図４Ａ】
2020013996.tif 000019
【図４Ｂ】
2020013996.tif 000020
【図５Ａ】
2020013996.tif 000021
【図５Ｂ】
2020013996.tif 000022
【図６Ａ】
2020013996.tif 000023
【図６Ｂ】
2020013996.tif 000024
【図７】
2020013996.tif 000025
【図８】
2020013996.tif 000026
【図９Ａ】
2020013996.tif 000027
【図９Ｂ】
2020013996.tif 000028
【図１０Ａ】
2020013996.tif 000029
【図１０Ｂ】
2020013996.tif 000030
【図１１】
2020013996.tif 000031