(57)【要約】【課題】電源系統にスイッチ素子を複数設けた構成であっても、起動時間を短縮しつつ故障診断を行うことができる画像形成装置を提供する。【解決手段】画像形成装置は、電源基板２００から供給される＋２４Ｖ電源電圧を＋２４Ｖ＿Ａ電圧、＋２４Ｖ＿Ｂ電圧、＋２４Ｖ＿Ｃ電圧に分配して負荷を駆動するドライバ基板２３０と、ドライバ基板２３０の動作を制御するエンジン制御基板２２０と、を備える。ドライバ基板２３０は、ＦＥＴ２３２により＋２４Ｖ＿Ａ電圧の供給／遮断を行う。ＦＥＴ２３３、２３４は、＋２４Ｖ＿Ａ電圧が供給される。エンジン制御基板２２０は、画像形成装置の起動時にＦＥＴ２３２の故障診断を行い、負荷に異常が生じたときにＦＥＴ２３３、２３４の故障診断を行う。【選択図】図２
2020112779.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を生成する電源回路を有する電源基板と、
前記電源基板から供給される前記電源電圧が複数に分配され、分配された電源電圧毎に電源供給と遮断を行うスイッチ素子を有し、複数に分配した電源電圧により画像を形成するための複数の負荷を駆動するドライバ回路を有するドライバ基板と、
前記ドライバ基板の動作を制御するエンジン制御基板と、を備え、
前記複数のスイッチ素子は、前記電源基板から前記電源電圧が印加される第１スイッチ素子と、前記第１スイッチ素子から出力される電源電圧が分配されて印加される第２スイッチ素子とを含み、
前記エンジン制御基板は、画像形成装置が起動するときに前記第１スイッチ素子の故障診断を行い、前記複数の負荷のいずれかに異常が生じたときに前記第２スイッチ素子の故障診断を行うことを特徴とする、
画像形成装置。
【請求項２】
前記エンジン制御基板は、前記画像形成装置が起動するときに、前記第１スイッチ素子を導通させ、前記第１スイッチ素子から出力される電源電圧の電圧値に基づいて前記第１スイッチ素子が導通状態にならないオープン故障であるか否かを判定することを特徴とする、
請求項１記載の画像形成装置。
【請求項３】
前記エンジン制御基板は、前記画像形成装置が起動するときに、前記第１スイッチ素子を遮断させ、前記第１スイッチ素子から出力される電源電圧の電圧値に基づいて前記第１スイッチ素子が遮断状態にならないショート故障であるか否かを判定することを特徴とする、
請求項１又は２記載の画像形成装置。
【請求項４】
前記エンジン制御基板は、前記画像形成装置が起動するときに、前記第１スイッチ素子を導通させ、かつ前記第２スイッチ素子を遮断させて、前記第２スイッチ素子から出力される電源電圧の電圧値に基づいて前記第２スイッチ素子が故障であるか否かを判定することを特徴とする、
請求項１〜３のいずれか１項記載の画像形成装置。
【請求項５】
前記第１スイッチ素子及び前記第２スイッチ素子のいずれかが故障しているか否かを表す情報を記憶するメモリをさらに備えており、
前記エンジン制御基板は、前記画像形成装置が起動するときに前記第１スイッチ素子がオープン故障であると判定されず、且つ前記メモリに故障を表す情報が記憶されている場合に、前記第１スイッチ素子及び前記第２スイッチ素子がショート故障であるか否かの判定を行うことを特徴とする、
請求項３又は４記載の画像形成装置。
【請求項６】
前記エンジン制御基板は、前記画像形成装置が起動するときに、前記第１スイッチ素子及び前記第２スイッチ素子が故障していなければ、前記第１スイッチ素子及び前記第２スイッチ素子を導通させて前記画像形成装置の起動処理を行うことを特徴とする、
請求項１〜５のいずれか１項記載の画像形成装置。
【請求項７】
前記エンジン制御基板は、前記負荷が画像の形成を行っているときに前記負荷の動作の異常を検知すると、前記第２スイッチ素子を導通させ、前記第２スイッチ素子から出力される電源電圧の電圧値に基づいて前記第２スイッチ素子がオープン故障であるか否かを判定することを特徴とする、
請求項１〜６のいずれか１項記載の画像形成装置。
【請求項８】
前記エンジン制御基板は、前記画像形成装置の電源がオフされるときに、前記第１スイッチ素子を導通させ、かつ前記第２スイッチ素子を遮断させて、前記第２スイッチ素子から出力される電源電圧の電圧値に基づいて前記第２スイッチ素子がショート故障であるか否かを判定することを特徴とする、
請求項１〜７のいずれか１項記載の画像形成装置。
【請求項９】
前記エンジン制御基板は、前記画像形成装置の電源がオフされるときに、前記第１スイッチ素子を遮断させ、前記第１スイッチ素子から出力される電源電圧の電圧値に基づいて前記第１スイッチ素子がショート故障であるか否かを判定することを特徴とする、
請求項１〜８のいずれか１項記載の画像形成装置。
【請求項１０】
前記第１スイッチ素子及び前記第２スイッチ素子のいずれかが故障しているか否かを表す情報を記憶するメモリをさらに備えており、
前記エンジン制御基板は、前記画像形成装置の電源がオフされるときに、前記第１スイッチ素子及び前記第２スイッチ素子のいずれかが故障していれば、前記メモリに故障していることを表す情報を記憶することを特徴とする、
請求項１〜９のいずれか１項記載の画像形成装置。
【請求項１１】
前記第１スイッチ素子及び前記第２スイッチ素子のいずれかが故障しているか否かを表す情報を記憶するメモリをさらに備えており、
前記エンジン制御基板は、前記画像形成装置の電源がオフされるときに、前記第１スイッチ素子及び前記第２スイッチ素子が正常であれば、前記メモリに故障していないことを表す情報を記憶することを特徴とする、
請求項１〜９のいずれか１項記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複写機、プリンタ等の画像形成装置において、動作の異常が発生したときに異常の原因となった故障箇所を特定する技術に関する。
【背景技術】
【０００２】
画像形成装置は、装置の安全性の向上のために、起動時に電源や電源の供給／遮断を切り替えるスイッチ素子の故障診断を行う。スイッチ素子には、ＦＥＴ（Field Effect Transistor）が用いられることが多いため、以下、スイッチ素子をＦＥＴとして説明する。ＦＥＴは、画像形成装置内の各部への電源電圧の供給を制御するために、各部への電源系統毎に複数設けられる。画像形成装置は、各ＦＥＴのオン／オフを制御して、各電源系統への電源電圧の供給が正常に行われていることを確認する故障診断を行う。具体的には、画像形成装置は、起動時に、ＦＥＴの入力部に電源電圧が供給されているか、ＦＥＴのオン時にＦＥＴの出力部に所定の電圧が出力されているか、ＦＥＴのオフ時にＦＥＴの出力部への電源電圧が遮断されているか、によりＦＥＴの故障診断を行う。画像形成装置は、動作中にも電源回路及び負荷の動作状態を監視しており、動作状態に異常が生じた場合に故障診断を行って、故障箇所を特定している。
【０００３】
画像形成装置は、一般的に、２種類以上の電源電圧を使用して、内部の構成部品を駆動する。例えば、画像形成装置の動作を制御するコントローラは、マイクロプロセッサや信号処理を行うＩＣ（Integrated Circuit）等から構成されており、電源電圧として低電圧（例えば３．３［Ｖ］）を必要とする。感光ドラムや給紙機構を駆動するモータ等は、電源電圧としてより高い電圧（例えば２４［Ｖ］）を必要とする。画像形成装置は、コントローラへは常に電源を供給する。しかし、画像形成装置は、待機電力の削減のために、感光ドラムや給紙機構等の画像形成を行うための構成部品に対しては、待機時に電源電圧を遮断する。
【０００４】
特許文献１は、異常発生箇所の特定と最適な電力遮断とを行う電源装置を開示する。この電源装置は、電源回路及び負荷に、漏電、電圧、電流異常、温度異常等を検出する動作検出部を備える。電源装置は、動作検出部が異常を検出した場合に、異常判定処理を実行する。異常判定処理では、電源装置、電源回路、負荷への電圧の供給を切り替えることで、異常の発生原因となった故障箇所が特定される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２８２８９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
画像形成装置は、紙詰まり等の異常発生時に、ユーザにより詰まったシートが取り除かれる。その際には、構成部品への電源電圧の供給が遮断される。そのために、画像形成装置は、シートを取り除く際に開放される前ドアの開閉に連動して開閉するインターロックスイッチを備える。また、画像形成装置は、感光ドラムや給紙機構等の画像形成を行うための構成部品のそれぞれに対して、別の電源系統により電源電圧を供給する。画像形成装置は、待機時に電源電圧を電源系統毎に遮断できるように、各電源系統にＦＥＴを備える。このような構成では、故障特定のために、起動時にすべてのＦＥＴのオン／オフを制御して故障診断を行うと、起動に要する時間（起動時間）が長くなってしまう。
【０００７】
本発明は、上記課題に鑑みてなされたものであり、電源系統にスイッチ素子を複数設けた構成であっても、起動時間を短縮しつつ故障診断を行うことができる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の画像形成装置は、
電源電圧を生成する電源回路を有する電源基板と、前記電源基板から供給される前記電源電圧が複数に分配され、分配された電源電圧毎に電源供給と遮断を行うスイッチ素子を有し、複数に分配した電源電圧により画像を形成するための複数の負荷を駆動するドライバ回路を有するドライバ基板と、前記ドライバ基板の動作を制御するエンジン制御基板と、を備え、前記複数のスイッチ素子は、前記電源基板から前記電源電圧が印加される第１スイッチ素子と、前記第１スイッチ素子から出力される電源電圧が分配されて印加される第２スイッチ素子とを含み、前記エンジン制御基板は、前記画像形成装置の起動時に前記第１スイッチ素子の故障診断を行い、前記複数の負荷のいずれかに異常が生じたときに前記第２スイッチ素子の故障診断を行うことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、電源系統にスイッチ素子を複数設けた構成であっても、起動時に第１スイッチ素子のみの故障診断を行うことで、起動時間を短縮しつつ故障診断を行うことが可能となる。
【図面の簡単な説明】
【００１０】
【図１】画像形成装置の構成図。
【図２】制御系統の説明図。
【図３】画像形成処理を表すフローチャート。
【図４】故障箇所の特定処理を表すフローチャート。
【図５】操作部に表示される故障箇所の例示図。
【図６】ＦＥＴの故障特定処理を表すフローチャート。
【図７】ＦＥＴの故障特定処理を表すフローチャート。
【図８】ＦＥＴの故障特定処理を表すフローチャート。
【図９】ＦＥＴの故障特定処理を表すフローチャート。
【図１０】ＦＥＴの故障特定処理を表すフローチャート。
【発明を実施するための形態】
【００１１】
本発明の画像形成装置について、図面を参照しながら説明する。
【００１２】
（画像形成装置）
図１は、本実施形態の画像形成装置の構成図である。画像形成装置１は、画像読取部２、画像形成部３、及び操作部１０００を備えている。画像読取部２は、原稿Ｄから画像を読み取る。画像形成部３は、シートＳに画像を形成する。操作部１０００は、キーやタッチパネル等の入力装置と、ディスプレイ等の出力装置とを備えるユーザインタフェースである。画像形成装置１は、画像読取部２で読み取った原稿画像を画像形成部３によりシートＳに形成する複写機能を備える。
【００１３】
画像読取部２は、上部に、透明ガラス板からなる原稿台４及び原稿圧着板５が設けられる。原稿台４は、原稿Ｄが、画像面を下向きにして所定の位置に載置される。原稿圧着板５は、原稿台４に載置された原稿Ｄを押圧固定する。原稿台４の下側には、原稿Ｄを照明するランプ６と、画像処理ユニット７と、照明した原稿Ｄからの反射光を画像処理ユニット７に導くための反射ミラー８、９、１０からなる光学系と、が設けられている。ランプ６及び反射ミラー８、９、１０は所定の速度で移動して原稿Ｄを走査する。画像処理ユニット７は、受光する原稿Ｄからの反射光に基づいて原稿画像を表す画像データを生成する。
【００１４】
画像形成部３は、画像形成を行うために、感光ドラム１１、帯電ローラ１２、ロータリ現像ユニット１３、中間転写ベルト１４、転写ローラ１５、クリーナ１６、レーザユニット１７、及び定着器１９等の構成部品を備えている。感光ドラム１１は、ドラム形状の感光体であり、帯電ローラ１２により表面が一様に帯電される。レーザユニット１７は、画像読取部２から画像データを取得し、この画像データに応じて発光制御されたレーザ光を、表面が帯電された感光ドラム１１に照射する。これにより感光ドラムの表面に画像データに応じた静電潜像が形成される。
【００１５】
ロータリ現像ユニット１３は、感光ドラム１１の表面に形成された静電潜像にマゼンタ（Ｍ）、シアン（Ｃ）、イエロー（Ｙ）、ブラック（Ｋ）の各色のトナーを付着させて、感光ドラム１１の表面にトナー像を形成する。ロータリ現像ユニット１３は、回転現像方式の現像器である。ロータリ現像ユニット１３は、現像器１３Ｋ、現像器１３Ｙ、現像器１３Ｍ、及び現像器１３Ｃを有し、モータ（ロータリモータ）により回転される。現像器１３Ｋは、ブラックのトナーによる現像を行う。現像器１３Ｙは、イエローのトナーによる現像を行う。現像器１３Ｍは、マゼンタのトナーによる現像を行う。現像器１３Ｃは、シアンのトナーによる現像を行う。
感光ドラム１１上にモノクロのトナー像を形成する場合、ロータリ現像ユニット１３は、感光ドラム１１に近接する現像位置に現像器１３Ｋを回転移動させて現像を行う。フルカラーのトナー像を形成する場合、ロータリ現像ユニット１３は、回転して、現像位置に各現像器１３Ｙ、１３Ｍ、１３Ｃ、１３Ｋを順に配置させ、順次各色のトナーによる現像を行う。
【００１６】
ロータリ現像ユニット１３によって感光ドラム１１に形成されたトナー像は、転写体である中間転写ベルト１４に転写される。転写後に感光ドラム１１に残留するトナーは、クリーナ１６により除去される。フルカラーのトナー像を形成する場合、トナー像は、一色ずつ感光ドラム１１から中間転写ベルト１４に重畳転写される。つまりイエロー、マゼンタ、シアン、ブラックの順に、一色ずつ中間転写ベルト１４にトナー像が転写される。クリーナ１６は、転写の度に感光ドラム１１に残留するトナーを除去する。このように、一色ずつ順にトナー像が転写されることで、中間転写ベルト１４にフルカラーのトナー像が形成される。
【００１７】
中間転写ベルト１４に転写されたトナー像は、転写ローラ１５によりシートＳに転写される。シートＳは、用紙カセット１８又は手差しトレイ５０から転写ローラ１５へ給送される。画像形成装置１は、シートＳを搬送経路に給送するためのローラ等の給送機構を備える。
【００１８】
定着器１９は、シートＳの搬送方向で転写ローラ１５の下流側に設けられる。定着器１９は、シートＳに、転写されたトナー像を定着させる。トナー像が定着されたシートＳは、定着器１９から排出ローラ対２１を介して画像形成装置１の機外に排出される。
【００１９】
画像形成装置１は、筐体の内部にある感光ドラム１１やロータリ現像ユニット１３等の構成部品にアクセスするために、開閉可能な前ドア２２を備える。画像形成装置１内の上記の各構成部品の修理や点検、消耗品の交換の際には、前ドア２２が開放される。画像形成装置１は、前ドア２２の開閉を検知するための前ドア開閉センサ８０１を備える。
【００２０】
画像形成装置１は、各用紙カセット１８の開閉を検知するための用紙カセット開閉センサ２０５及び用紙カセット１８内のシートＳのサイズを検知する不図示の用紙サイズ検知センサを備える。用紙カセット１８が閉じられると、用紙カセット開閉センサ２０５がこれを検知する。用紙サイズ検知センサは、用紙カセット１８が閉じられたことを用紙カセット開閉センサ２０５が検知すると、この検知結果に基づいて自動的にシートＳのサイズを検知する。
【００２１】
画像形成装置１は、手差しトレイ５０上のシートＳの有無を検知する手差し用紙センサ２０１を備える。手差し用紙センサ２０１が手差しトレイ５０にシートＳが載置されたことを検知すると、画像形成装置１は、載置されたシートＳのサイズ設定をユーザに促す画面を操作部１０００に表示する。ユーザが画面の指示に従ってシートサイズを設定することで、画像形成装置１は、手差しトレイ５０上のシートＳのサイズを認識することができる。
なお、画像形成装置１の構成は、上述した構成に限らず、例えば、複数の色成分に対応して、複数の感光ドラムが転写ベルトの移動方向に沿って設けられる周知の構成の画像形成装置であってもよい。
【００２２】
（制御系統）
図２は、画像形成装置１の動作を制御する制御系統の説明図である。制御系統は、電源基板２００、コントローラ基板２１０、エンジン制御基板２２０、及びドライバ基板２３０の４種類の基板を備える。
【００２３】
電源基板２００は、外部の商用電源から供給される電力から２種類の電源電圧（本実施形態では＋１２［Ｖ］、＋２４［Ｖ］）を生成する電源回路を有し、生成した２種類の電源電圧を出力する。＋１２［Ｖ］の電源電圧（以下、「＋１２Ｖ電源電圧」という。）は、コントローラ基板２１０及びエンジン制御基板２２０へ供給される。＋２４［Ｖ］の電源電圧（以下、「＋２４Ｖ電源電圧」という。）は、ドライバ基板２３０へ供給される。
【００２４】
コントローラ基板２１０は、ＤＣＤＣコンバータ２１１、ＣＰＵ（Central Processing Unit）２１２、及びＮＷ通信部２１３を備える。ＤＣＤＣコンバータ２１１は、電源基板２００から供給される＋１２Ｖ電源電圧を＋３．３［Ｖ］の電圧に変圧する。ＤＣＤＣコンバータ２１１で生成された＋３．３［Ｖ］の電圧は、ＣＰＵ２１２を含むコントローラ基板２１０内部及び外部の構成部品の動作に用いられる。ＣＰＵ２１２は、ＲＯＭ（Read Only Memory）２１４及びＲＡＭ（Random Access Memory）２１５が接続される。ＣＰＵ２１２は、ＲＯＭ２１４に格納されたコンピュータプログラムを実行することで、エンジン制御基板２２０の動作を制御する。その際、ＲＡＭ２１５は、ワークメモリとして用いられる。ＮＷ通信部２１３は、ＬＡＮ（Local Area Network）等の通信回線を介したコールセンタ等の外部装置との通信を制御する通信インタフェースである。ＣＰＵ２１２は、ＮＷ通信部２１３を介して外部装置との間で通信を行う。ＣＰＵ２１２は、操作部１０００に接続される。ＣＰＵ２１２は、操作部１０００にメッセージ等を表示させる。また、ＣＰＵ２１２は、操作部１０００から指示等の入力を受け付ける。
【００２５】
エンジン制御基板２２０は、ＤＣＤＣコンバータ２２１、ＣＰＵ２２２、ＲＯＭ２２３、及びＲＡＭ２２４を備える。ＤＣＤＣコンバータ２２１は、電源基板２００から供給される＋１２Ｖ電源電圧を＋３．３［Ｖ］の電圧に変圧する。ＤＣＤＣコンバータ２２１で生成された＋３．３［Ｖ］の電圧は、ＣＰＵ２２２及びドライバ基板２３０の動作に用いられる。ＣＰＵ２２２は、ＲＯＭ２２３に格納されたコンピュータプログラムを実行することで、各構成部品の動作を制御して、画像形成に関する様々な制御シーケンスを行う。その際、ＲＡＭ２２４は、ワークメモリとして用いられ、一時的又は恒久的に保存することが必要な書き換え可能なデータを格納する。ＣＰＵ２２２は、ドライバ基板２３０の動作を制御する。ＲＡＭ２２４は、異常の発生時にその異常に関する情報を記憶する。
【００２６】
ドライバ基板２３０は、電源基板２００から供給される＋２４Ｖ電源電圧を複数の電源系統（本実施形態では３つ）に分配しているために、ＦＥＴ２３２、２３３、２３４が設けられている。ドライバ基板２３０は、負荷の制御を行うＡＳＩＣ（Application Specific Integrated Circuit）２３１を備える。また、ドライバ基板２３０は、モータ駆動部２３６、２３８、検知部２３７、第１高電圧駆動部２４０、第２高電圧駆動部２３９、及びヒューズＦＵＳＥ１〜ＦＵＳＥ４を備える。モータ駆動部２３６、２３８、第１高電圧駆動部２４０、及び第２高電圧駆動部２３９は、本実施形態のドライバ回路である。
【００２７】
ＦＥＴ２３２、２３３、２３４は、スイッチ素子であり、電源基板２００から供給される＋２４Ｖ電源電圧を各電源系統への供給と遮断を切り替える。ＦＥＴ２３２、２３４、２３５は、多段構成になっており、電源基板２００から見てＦＥＴ２３２を一段目とし、その後段にＦＥＴ２３４、２３５が設けられる。ＦＥＴ２３２、２３４、２３５は、分配される電源電圧毎に設けられる。
【００２８】
具体的には、ＦＥＴ２３２は、導通状態では、＋２４Ｖ電源電圧が印加されて電源電圧としての＋２４Ｖ＿Ａ電圧を出力する。ＦＥＴ２３３は、導通状態では、＋２４Ｖ＿Ａ電圧が印加されて電源電圧としての＋２４Ｖ＿Ｂ電圧を出力する。ＦＥＴ２３４は、導通状態では、＋２４Ｖ＿Ａ電圧が印加されて電源電圧としての＋２４Ｖ＿Ｃ電圧を出力する。なお、ＦＥＴ２３２とＦＥＴ２３４との間には、インターロックスイッチ（ＩＬ−ＳＷ）２３５が設けられる。ＩＬ−ＳＷ２３５は、画像形成装置１に設けられる前ドア２２が開放されたときに、即座にＦＥＴ２３２からＦＥＴ２３４への＋２４Ｖ＿Ａ電圧の供給を遮断する。
【００２９】
電源基板２００から電圧が正常に供給されているか否かを判定できるように、＋２４Ｖ電源電圧はＡＳＩＣ２３１の定格範囲に収まるように分圧される。分圧された＋２４Ｖ電源電圧は＋２４Ｖ電源検知信号としてＡＳＩＣ２３１のアナログポートに入力される。ＦＥＴ２３２から＋２４Ｖ＿Ａ電圧が正常に出力されているか否かを判定できるように、＋２４Ｖ＿Ａ電圧はＡＳＩＣ２３１の定格範囲に収まるように分圧される。分圧された＋２４Ｖ＿Ａ電圧は＋２４Ｖ＿Ａ電源検知信号としてＡＳＩＣ２３１のアナログポートに入力される。ＦＥＴ２３３から＋２４Ｖ＿Ｂ電圧が正常に出力されているか否かを判定できるように、＋２４Ｖ＿Ｂ電圧はＡＳＩＣ２３１の定格範囲に収まるように分圧される。分圧された＋２４Ｖ＿Ｂ電圧は＋２４Ｖ＿Ｂ電源検知信号としてＡＳＩＣ２３１のアナログポートに入力される。ＦＥＴ２３４から＋２４Ｖ＿Ｃ電圧が正常に出力されているか否かを判定できるように、＋２４Ｖ＿Ｃ電圧はＡＳＩＣ２３１の定格範囲に収まるように分圧される。分圧された＋２４Ｖ＿Ｃ電圧は＋２４Ｖ＿Ｃ電源検知信号としてＡＳＩＣ２３１のアナログポートに入力される。なお、＋２４Ｖ電源電圧が正常に供給されているか否かを判定するための構成は、これに限らない。例えば、＋２４Ｖ電源電圧をトランジスタ等の検知回路によりデジタル値に変換して、ＡＳＩＣ２３１のデジタルポートに入力するようにしてもよい。
【００３０】
ドライバ基板２３０には、上述の通り、第１高電圧駆動部２４０、第２高電圧駆動部２３９、及び所定数のモータ駆動部２３６、２３８が実装される。モータ駆動部２３６、２３８は、ロータリ現像ユニット１３を回転させるモータ、シート搬送に用いられるモータ等の駆動するための  第１高電圧駆動部２４０は静電潜像形成のための高電圧を生成する第１高電圧発生部２４０１を駆動する。第２高電圧駆動部２３９は中間転写ベルト１４上のトナー像をシートＳに転写するための高電圧を発生する第２高電圧発生部２３９１を駆動する。
【００３１】
＋２４Ｖ＿Ａ電圧は、定着器１９の定着ローラ対を回転させる定着モータ２３６１を駆動するためのモータ駆動部２３６に、ヒューズＦＵＳＥ１を介して供給される。＋２４Ｖ＿Ｂ電圧は、レーザユニット１７内部に設けられる負荷であるポリゴンモータ２３８１を駆動するためのモータ駆動部２３８に、ヒューズＦＵＳＥ２を介して供給される。また＋２４Ｖ＿Ｂ電圧は、第１高電圧駆動部２４０に、ヒューズＦＵＳＥ４を介して供給される。＋２４Ｖ＿Ｃ電圧は、第２高電圧駆動部２３９に、ヒューズＦＵＳＥ３を介して供給される。なお、画像形成装置１には、静電潜像をトナーで現像するための高電圧を発生する高圧発生部及びその駆動のための駆動部や上述したモータ以外の複数のモータ及びそれらの駆動部も設けられているが、図２では省略されている。
【００３２】
ヒューズＦＵＳＥ１〜ＦＵＳＥ４は、ドライバ基板２３０に接続された負荷が原因で＋２４Ｖ電源電圧の電源系統に異常が発生した場合に、上流の電源基板２００まで故障を拡大させないように保護するために設けられる保護素子である。ドライバ基板２３０は、その他にも、図１で述べたシートサイズを検知するためのセンサや、シートの有無を検知するためのセンサの検知結果を取得するための所定数の検知部が実装される。図２の例では、ドライバ基板２３０は、検知部２３７を介して回転検知センサ２３７１の検知結果を取得できるようになっている。回転検知センサ２３７１は、レーザユニット１７に内蔵された不図示のポリゴンミラーの回転を検知する。ポリゴンミラーは、ポリゴンモータ２３８１により回転駆動される。
【００３３】
ドライバ基板２３０の各ＦＥＴ２３２、２３３、２３４のオン／オフの制御は、エンジン制御基板２２０のＣＰＵ２２２により行われる。ＦＥＴ２３２は、ＣＰＵ２２２から送信されるＲＭＴ＿Ａ信号によりオン／オフが制御される。ＦＥＴ２３２は、ＲＭＴ＿Ａ信号により、オンされることで＋２４Ｖ＿Ａ電圧を出力し、オフされることで＋２４Ｖ＿Ａ電圧の出力を遮断する。ＦＥＴ２３３、２３４は、ＣＰＵ２２２から送信されるＲＭＴ＿ＢＣ信号或いはメイン電源スイッチ（不図示）によりオン／オフが制御される。ＦＥＴ２３３は、ＲＭＴ＿ＢＣ信号或いはメイン電源スイッチにより、オンされることで＋２４Ｖ＿Ｂ電圧を出力し、オフされることで＋２４Ｖ＿Ｂ電圧の出力を遮断する。ＦＥＴ２３４は、ＲＭＴ＿ＢＣ信号或いはメイン電源スイッチにより、オンされることで＋２４Ｖ＿Ｃ電圧を出力し、オフされることで＋２４Ｖ＿Ｃ電圧の出力を遮断する。
【００３４】
＋２４Ｖ電源電圧が３系統の電源系統に分配される理由は、２つある。１つは、画像形成装置１の動作状態に合わせて必要な負荷以外への電源電圧の供給を遮断して、消費電力を抑制するためである。もう１つは、電源オフ時や異常発生時に電源を遮断する場合に、各負荷に、その特性に応じた動作を行わせるためである。
【００３５】
例えば、＋２４Ｖ＿Ａ電圧で動作される定着モータ２３６１は、正回転では定着ローラ対の回転駆動に用いられるが、逆回転では定着ローラ対の当接や離間の制御に用いられる。定着ローラ対が長時間当接したまま放置される場合、定着ローラ対に変形が生じ、画像にスジが発生することがある。そのためにモータ駆動部２３６は、電源オフ時に即座に動作を停止せず、離間動作により定着ローラ対を離間させた後に停止するようになっている。
【００３６】
＋２４Ｖ＿Ｂ電圧及び＋２４Ｖ＿Ｃ電圧で動作される負荷は、電源オフ時に即座に動作を停止するようになっている。＋２４Ｖ＿Ｂ電圧で動作されるポリゴンモータ２３８１は、制御異常等により停止しなくなった場合に、メイン電源スイッチの操作により即座に動作を停止させる必要がある。そのためにポリゴンモータ２３８１は、電源オフ時に即座に＋２４Ｖ＿Ｂ電圧の供給が遮断される。同様に、＋２４Ｖ＿Ｂ電圧で動作される第１高電圧発生部２４０１は、制御異常等が発生した場合には、メイン電源スイッチの操作により即座に出力を停止させる必要がある。そのために第１高電圧発生部２４０１は、電源オフ時に即座に＋２４Ｖ＿Ｂ電圧の供給が遮断される。＋２４Ｖ＿Ｃ電圧で動作される第２高電圧発生部２３９１を駆動する第２高電圧駆動部２３９は、紙詰まり等でシートＳを取り除く際に、前ドア２２が開放されることで即座に、ＩＬ−ＳＷ２３５により＋２４Ｖ＿Ｃ電圧の供給が遮断される。
【００３７】
ＡＳＩＣ２３１は、モータ駆動部２３６を制御することにより定着モータ２３６１を駆動制御する。ＡＳＩＣ２３１は、モータ駆動部２３８を制御することによりポリゴンモータ２３８１を駆動制御する。ポリゴンモータ２３８１により回転駆動されるポリゴンミラーの回転は、回転検知センサ２３７１により検知される。ＡＳＩＣ２３１は、回転検知センサ２３７１による検知結果を、検知部２３７を介して取得する。ＡＳＩＣ２３１は、第２高電圧駆動部２３９を制御することにより第２高電圧発生部２３９１を駆動制御する。第２高電圧発生部２３９１は、これによりトナー像転写のための高電圧の出力が制御される。
【００３８】
ＡＳＩＣ２３１は、エンジン制御基板２２０のＣＰＵ２２２からの指示により、各負荷を駆動するタイミングを制御する。エンジン制御基板２２０のＣＰＵ２２２は、ＡＳＩＣ２３１が取得する信号の状態を監視する。エンジン制御基板２２０のＣＰＵ２２２は、コントローラ基板２１０のＣＰＵ２１２と通信して、ＣＰＵ２１２と協働で制御系統の動作を制御する。
【００３９】
コントローラ基板２１０のＣＰＵ２１２は、操作部１０００や通信回線を介してユーザによる画像形成の開始指示を取得すると、エンジン制御基板２２０のＣＰＵ２２２に画像形成の開始指示があったことを通知する。画像形成の開始指示を受信したエンジン制御基板２２０のＣＰＵ２２２は、ドライバ基板２３０の動作を制御してシートＳへの画像形成を行う。
【００４０】
エンジン制御基板２２０のＣＰＵ２２２は、ドライバ基板２３０で検知された異常に関する情報をＲＡＭ２２４に保存する。また、ＣＰＵ２２２は、コントローラ基板２１０のＣＰＵ２１２に異常の発生を通知する。コントローラ基板２１０のＣＰＵ２１２は、異常の発生が通知されると、操作部１０００等によりユーザやサービスマンに異常の発生を報知する。また、ＣＰＵ２１２は、ＮＷ通信部２１３により通信回線を介してコールセンタへ異常の発生を報知する。このように、画像形成装置１の設置場所にいるユーザやサービスマンの他に、コールセンタにいるサービスマンに対して、異常の発生が報知される。
【００４１】
（画像形成処理）
図３は、画像形成装置１による画像形成時の処理（画像形成処理）を表すフローチャートである。コントローラ基板２１０のＣＰＵ２１２は、操作部１０００や通信回線を介して画像形成の開始指示を取得するまで待機状態にある（Ｓ９００：N）。画像形成開始の指示を受け付けると（Ｓ９００：Y）、ＣＰＵ２１２は、エンジン制御基板２２０のＣＰＵ２２２に画像形成動作の実行を指示する。エンジン制御基板２２０のＣＰＵ２２２は、この指示に応じて画像形成動作を開始する。ドライバ基板２３０のＡＳＩＣ２３１は、画像形成動作が終了するまでの間、各構成部品の異常によるエラーの発生を監視する（Ｓ９０１：N、９０４：N）。ここでは、ＡＳＩＣ２３１は、画像形成装置１内に設けられる各種センサの検知結果により負荷のエラーの発生を監視する。画像形成動作が終了すると（Ｓ９０４：Y）、ＣＰＵ２１２は図３に示す画像形成処理を終了する。
【００４２】
画像形成動作中に負荷の動作のエラーが発生した場合（Ｓ９０１：Y）、ＡＳＩＣ２３１は、エンジン制御基板２２０のＣＰＵ２２２に異常の発生を通知する。本実施形態では、ポリゴンモータ２３８１を回転させる制御を開始した後に、所定時間経過しても回転検知センサ２３７１がポリゴンミラーの回転を検知しない場合に、異常（エラー）の発生が検知される。エンジン制御基板２２０のＣＰＵ２２２は、ＡＳＩＣ２３１から異常の発生の通知を取得すると、画像形成動作を中止する（Ｓ９０２）。エンジン制御基板２２０のＣＰＵ２２２は、異常の原因となった故障箇所の特定処理を行う（Ｓ９０３）。故障箇所の特定処理が終了すると、ＣＰＵ２１２は画像形成処理を終了する。その他にも、画像形成装置１の起動時の前多回転動作（準備動作）時等に異常が発生して故障箇所の特定処理が行われる場合もあるが、ここではその説明は省略する。
【００４３】
（故障特定処理）
図４は、図３のＳ９０３の故障箇所の特定処理を表すフローチャートである。この処理は、＋２４Ｖ＿Ｂ電圧が供給される負荷の動作に異常が発生した場合の故障箇所の特定処理を表す。この処理は、負荷の動作の異常が検知された際に、＋２４＿Ｖ電源電圧の電源系統における異常の有無を判定し、異常が有る場合に該異常の原因となった故障箇所を特定する処理である。本実施形態では、負荷であるポリゴンモータ２３８１の動作の異常（エラー）に応じて、この処理が実行される場合について説明する。
【００４４】
エンジン制御基板２２０のＣＰＵ２２２は、ドライバ基板２３０のＡＳＩＣ２３１を用いて＋２４Ｖ＿Ｂ電圧の電圧値と所定の第１閾値ｔｈ１とを比較する（Ｓ３００）。ここでは、第１閾値ｔｈ１を１８［Ｖ］とする。＋２４Ｖ＿Ｂ電圧の電圧値が第１閾値ｔｈ１以上である場合（Ｓ３００：Y）、ＣＰＵ２２２は、＋２４Ｖ電源電圧の電源系統が正常であると判定する（Ｓ３０４）。この場合、ＣＰＵ２２２は、該電源系統が接続されて動作する負荷に異常の原因があると判定し、故障した負荷を特定する負荷故障特定処理を実行する（Ｓ３０５）。負荷故障特定処理の詳細な説明は省略する。
【００４５】
＋２４Ｖ＿Ｂ電圧の電圧値が第１閾値ｔｈ１未満である場合（Ｓ３００：N）、ＣＰＵ２２２は、＋２４Ｖ電源電圧の電源系統に異常の原因があると判定する。ＣＰＵ２２２は、ＡＳＩＣ２３１を用いて＋２４Ｖ電源電圧の電圧値と所定の第２閾値ｔｈ２とを比較する（Ｓ３０１）。ここでは、第２閾値ｔｈ２を第１閾値ｔｈ１と同じ１８［Ｖ］とする。
【００４６】
＋２４Ｖ電源電圧の電圧値が第２閾値ｔｈ２以上である場合（Ｓ３０１：Y）、ＣＰＵ２２２は、電源基板２００から＋２４Ｖ電源電圧が正常に供給されていると判定する。これによりＣＰＵ２２２は、＋２４Ｖ電源電圧の電源系統において異常の原因がドライバ基板２３０に実装されるＦＥＴ２３３から出力される＋２４Ｖ＿Ｂ電圧であると判定する。そのためにＣＰＵ２２２は、ドライバ基板２３０が異常の原因となった故障箇所であると判定する（Ｓ３０３）。
【００４７】
＋２４Ｖ電源電圧の電圧値が第２閾値ｔｈ２未満である場合（Ｓ３０１：N）、ＣＰＵ２２２は、電源基板２００から＋２４Ｖ電源電圧が正常に供給されていないと判定する。これによりＣＰＵ２２２は、＋２４Ｖ電源電圧の電源系統において異常の原因が電源基板２００から出力される＋２４Ｖ電源電圧であると判定する。そのためにＣＰＵ２２２は、電源基板２００が異常の原因となった故障箇所であると判定する（Ｓ３０２）。
【００４８】
ＣＰＵ２２２は、Ｓ３０２、Ｓ３０３、Ｓ３０５のいずれかの処理により判定した故障箇所をコントローラ基板２１０のＣＰＵ２１２に通知する。ＣＰＵ２１２は、該通知に応じて、故障箇所を報知する（Ｓ３０６）。ＣＰＵ２１２は、例えば故障箇所を操作部１０００に表示することで報知する。図５は、操作部１０００に表示される故障箇所の例示図である。図５は、電源基板２００が故障した場合の表示を例示し、電源基板２００の交換を促すメッセージを表示する。また、ＣＰＵ２１２は、ＮＷ通信部２１３により通信回線を介してサポートセンサへ故障箇所を報知する。故障箇所の報知により、故障箇所の特定処理が終了する。
【００４９】
以上の処理において、第１閾値ｔｈ１と第２閾値ｔｈ２との関係は、以下のようになる。「ｔｈ１
＜ ｔｈ２」の場合、例えば、電源基板２００から供給される電源電圧（＋２４Ｖ電源電圧）の範囲が第１閾値ｔｈ１〜第２閾値ｔｈ２であれば、Ｓ３０１の処理で＋２４Ｖ電源電圧が第２閾値ｔｈ２未満になる。そのために、電源基板２００の電源供給が異常の原因であると判定されなければならない。しかし、それ以前に行われるＳ３００の処理で＋２４Ｖ＿Ｂ電圧が第１閾値ｔｈ１以上であると判定され、電源系統が正常であると誤診断される可能性がある。そのために第１閾値ｔｈ１と第２閾値ｔｈ２との関係は、第１閾値ｔｈ１が第２閾値ｔｈ２以上（ｔｈ２≦ｔｈ１）であることが好ましい。また、図２の構成において、電源の状態をトランジスタ等の検知回路で検知する場合も、第１閾値ｔｈ１及び第２閾値ｔｈ２の関係が上記の関係となるように設計することが好ましい。
【００５０】
（ＦＥＴの故障特定処理）
図６、図７、図８は、ドライバ基板２３０のＦＥＴ２３２、２３３、２３４の故障特定処理を表すフローチャートである。この処理は、画像形成装置１の電源オン時（起動時）、動作中、電源オフ時（停止時）の各状態における装置の安全性を確保するために行われる。
【００５１】
図６は、画像形成装置１の電源がオンされるときの処理である。この処理は、メイン電源スイッチが操作されて画像形成装置１が電源オンになることで実行される。
エンジン制御基板２２０のＣＰＵ２２２は、画像形成装置１の電源がオンになると、各ＦＥＴ２３２、２３３、２３４をオン（導通状態）するためのＲＭＴ＿Ａ信号及びＲＭＴ＿ＢＣ信号を出力する（Ｓ４００）。ＣＰＵ２２２は、ＦＥＴ２３２、２３３、２３４の切り替えのために所定時間待機（例えば３００ミリ秒待機）した後に、ＡＳＩＣ２３１により、ＦＥＴ２３２から＋２４Ｖ＿Ａ電圧が出力されているか否かを判定する（Ｓ４０１）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ａ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ａ電圧が出力されているか否かを判定する。＋２４Ｖ＿Ａ電圧が出力されていない場合（Ｓ４０１：N）、ＣＰＵ２２２は、ＦＥＴ２３２がオンになるように制御されているにもかかわらず＋２４Ｖ＿Ａ電圧が出力されないために、ＦＥＴ２３２がオープン故障していると判定して処理を終了する（Ｓ４０２）。
【００５２】
＋２４Ｖ＿Ａ電圧が出力されている場合（Ｓ４０１：Y）、ＣＰＵ２２２は、ＦＥＴ故障フラグを確認する（Ｓ４０３）。ＦＥＴ故障フラグは、エンジン制御基板２２０のＲＡＭ２２４に保存されており、ＣＰＵ２２２により参照される。ＦＥＴ故障フラグは、ＦＥＴ２３２、２３３、２３４のいずれかが故障しているか否かを表す情報であり、ＦＥＴ２３２、２３３、２３４のいずれかが故障していればオン状態になる。なお、故障フラグはＦＥＴ毎に個別に設けられてもよい。ＦＥＴ故障フラグは、装置の安全性を高めるために、工場出荷時の初期値がオン（ＦＥＴが故障している状態）であることが好適である。初めて画像形成装置１が起動された後は、故障が検出されなければ、ＦＥＴ故障フラグはオフされる。ＦＥＴ故障フラグがオフの場合（Ｓ４０３：OFF）、ＣＰＵ２２２は、画像形成装置１の起動処理を行う。これにより画像形成装置１は、メイン電源スイッチの操作に応じて高速に起動することになる。
【００５３】
ＦＥＴ故障フラグがオンである場合（Ｓ４０３：ON）、ＣＰＵ２２２は、各ＦＥＴ２３２、２３３、２３４をオフ（遮断状態）するためのＲＭＴ＿Ａ信号及びＲＭＴ＿ＢＣ信号を出力する（Ｓ４０４）。ＣＰＵ２２２は、ＦＥＴ２３２、２３３、２３４の切り替えのために所定時間待機（例えば５００ミリ秒待機）した後に、ＡＳＩＣ２３１により、ＦＥＴ２３２から＋２４Ｖ＿Ａ電圧が出力されているか否かを判定する（Ｓ４０５）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ａ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ａ電圧が出力されているか否かを判定する。＋２４Ｖ＿Ａ電圧が出力されている場合（Ｓ４０５：Y）、ＣＰＵ２２２は、ＦＥＴ２３２がオフになるように制御されているにもかかわらず＋２４Ｖ＿Ａ電圧が出力されているために、ＦＥＴ２３２がショート故障していると判定して処理を終了する（Ｓ４１１）。
【００５４】
＋２４Ｖ＿Ａ電圧が出力されていない場合（Ｓ４０５：N）、ＣＰＵ２２２は、ＦＥＴ２３２が正常に動作していると判定する。この場合、ＣＰＵ２２２は、ＦＥＴ２３３、２３４の前段に設けられるＦＥＴ２３２をオンするためのＲＭＴ＿Ａ信号を出力する（Ｓ４０６）。これにより、ＦＥＴ２３２からＦＥＴ２３３、２３４に＋２４Ｖ＿Ａ電圧が供給される。ＣＰＵ２２２は、ＦＥＴ２３２の切り替えのために所定時間待機（例えば３００ミリ秒待機）した後に、ＡＳＩＣ２３１により、ＦＥＴ２３３から＋２４Ｖ＿Ｂ電圧が出力されているか否かを判定する（Ｓ４０７）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ｂ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ｂ電圧が出力されているか否かを判定する。＋２４Ｖ＿Ｂ電圧が出力されている場合（Ｓ４０７：Y）、ＣＰＵ２２２は、ＦＥＴ２３３がオフになるように制御されているにもかかわらず＋２４Ｖ＿Ｂ電圧が出力されているために、ＦＥＴ２３３がショート故障していると判定して処理を終了する（Ｓ４１１）。
【００５５】
＋２４Ｖ＿Ｂ電圧が出力されていない場合（Ｓ４０７：N）、ＣＰＵ２２２は、ＦＥＴ２３３が正常に動作していると判定する。この場合、ＣＰＵ２２２は、ＡＳＩＣ２３１により、ＦＥＴ２３４から＋２４Ｖ＿Ｃ電圧が出力されているか否かを判定する（Ｓ４０８）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ｃ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ｃ電圧が出力されているか否かを判定する。＋２４Ｖ＿Ｃ電圧が出力されている場合（Ｓ４０８：Y）、ＣＰＵ２２２は、ＦＥＴ２３４がオフになるように制御されているにもかかわらず＋２４Ｖ＿Ｃ電圧が出力されているために、ＦＥＴ２３４がショート故障していると判定して処理を終了する（Ｓ４１１）。
【００５６】
＋２４Ｖ＿Ｃ電圧が出力されていない場合（Ｓ４０８：N）、ＣＰＵ２２２は、ＦＥＴ２３４が正常に動作していると判定する。この場合、ＣＰＵ２２２は、ＦＥＴ２３２の後段に設けられるＦＥＴ２３３、２３４をオンするためのＲＭＴ＿ＢＣ信号を出力する（Ｓ４０９）。これによりすべてのＦＥＴ２３２、２３３、２３４がオンになり、＋２４Ｖ＿Ａ電圧、＋２４Ｖ＿Ｂ電圧、及び＋２４Ｖ＿Ｃ電圧がそれぞれの電源系統を介して、対応する負荷へ供給開始される。ＣＰＵ２２２は、ＦＥＴ２３３、２３４の切り替えのために所定時間待機（例えば３００ミリ秒待機）した後に、ＦＥＴ故障フラグをクリアする（Ｓ４１０）。即ち、ＣＰＵ２２２は、ＲＡＭ２２４に保存されるＦＥＴ故障フラグのデータをオフに書き換える。ＣＰＵ２２２は、ＦＥＴ故障フラグの書き換え後に画像形成装置１の起動処理を行う。
【００５７】
以上のような起動時の処理では、ＣＰＵ２２２は、Ｓ４０２の処理やＳ４１１の処理でＦＥＴの故障を判定すると、図４のＳ３０６と同様に故障箇所を報知する。これによりユーザやサポートセンタに故障したＦＥＴが報知される。画像形成装置１は、故障したＦＥＴが交換（ドライバ基板２３０が交換）されるまでは、メイン電源スイッチがオン／オフされても故障を検知する。画像形成装置１は、故障したＦＥＴが交換されると、Ｓ４００以降の処理を再度行い、ＦＥＴに故障がなければ起動処理を行う。
【００５８】
図７は、画像形成装置１の動作中の処理である。この処理は、図４の故障箇所の特定処理でドライバ基板２３０が故障していると判定された場合（Ｓ３０３）に行われる。ＦＥＴ２３２、２３３、２３４は、すべてオンである。
【００５９】
エンジン制御基板２２０のＣＰＵ２２２は、画像形成装置１が起動処理を完了して画像形成の準備が整った状態（Ready状態）のときに（Ｓ４２０）、ドライバ基板２３０が故障していると判定されると、この処理を開始する。ＣＰＵ２２２は、ＡＳＩＣ２３１により、ＦＥＴ２３３から＋２４Ｖ＿Ｂ電圧が出力されているか否かを判定する（Ｓ４２１）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ｂ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ｂ電圧が出力されているか否かを判定する。＋２４Ｖ＿Ｂ電圧が出力されていない場合（Ｓ４２１：N）、ＣＰＵ２２２は、ＦＥＴ２３３がオンになるように制御されているにもかかわらず＋２４Ｖ＿Ｂ電圧が出力されていないために、ＦＥＴ２３３がオープン故障していると判定する。この場合、ＣＰＵ２２２は、第１高電圧駆動部２４０により駆動されて静電潜像形成のための高電圧を生成する第１高電圧発生部２４０１にエラーが発生していると判定する（Ｓ４２２）。ＣＰＵ２２２は、図４のＳ３０６と同様に第１高電圧発生部２４０１の故障を報知する。これによりユーザやサポートセンタに第１高電圧発生部２４０１が故障していることが報知される。サービスマンは、この報知に応じて第１高電圧発生部２４０１の基板を交換することになる。
【００６０】
＋２４Ｖ＿Ｂ電圧が出力されている場合（Ｓ４２１：N）、ＣＰＵ２２２は、ＡＳＩＣ２３１により、ＦＥＴ２３４から＋２４Ｖ＿Ｃ電圧が出力されているか否かを判定する（Ｓ４２３）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ｃ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ｃ電圧が出力されているか否かを判定する。＋２４Ｖ＿Ｃ電圧が出力されている場合（Ｓ４２３：Y）、ＣＰＵ２２２は、ＦＥＴ２３３、２３４の電源系統が正常であると判定して、この処理を終了する。
【００６１】
＋２４Ｖ＿Ｃ電圧が出力されていない場合（Ｓ４２３：N）、ＣＰＵ２２２は、前ドア２２が開放されていると判定する（Ｓ４２４）。これは、ＦＥＴ２３４が起動時の処理で正常に動作していることが確認された上で、＋２４Ｖ＿Ｃ電圧が出力されていないために、ＦＥＴ２３４に＋２４Ｖ＿Ａ電圧が供給されていないと推定されるためである。前ドア２２が開放されていると判定した場合、ＣＰＵ２２２は、コントローラ基板２１０のＣＰＵ２１２により操作部１０００に前ドア２２を閉じることを促す指示を表示する。前ドア２２の開閉は、前ドア開閉センサ８０１により検知される。ＣＰＵ２２２は、前ドア開閉センサ８０１の検知結果により、前ドア２２が所定時間経過（本実施形態では１０分）しても開放されたままであるか否かを確認する（Ｓ４２５、Ｓ４２７）。前ドア２２が所定時間経過する前に閉じられた場合（Ｓ４２５：N、Ｓ４２７：Y）、ＣＰＵ２２２は、この処理を終了する。
【００６２】
前ドア２２が所定時間経過しても開放されたままである場合（Ｓ４２５：Y）、ＣＰＵ２２２は、ＩＬ−ＳＷ２３５が故障していると判定する（Ｓ４２６）。また、このときＣＰＵ２２２は、ＦＥＴ２３４がオンに制御されているにもかかわらず＋２４Ｖ＿Ｃ電圧が出力されていないために、ＦＥＴ２３４がオープン故障していると判定する。ＣＰＵ２２２は、図４のＳ３０６と同様にＩＬ−ＳＷ２３５の故障を報知する。これによりユーザやサポートセンタにＩＬ−ＳＷ２３５が故障していることが報知される。サービスマンは、この報知に応じてＩＬ−ＳＷ２３５の基板を交換することになる。
【００６３】
図８は、画像形成装置１の電源がオフされるときの処理である。この処理は、ユーザによりメイン電源スイッチが操作されて電源オフになるときや、画像形成の指示等が所定時間以上入力されずにスリープモード（省電力モード）に移行する際に行われる。
【００６４】
エンジン制御基板２２０のＣＰＵ２２２は、電源オフ時或いはスリープモード移行時に、ＦＥＴ２３２の後段のＦＥＴ２３３、２３４をオフするためのＲＭＴ＿ＢＣ信号を出力する（Ｓ４３０、Ｓ４３１）。ＣＰＵ２２２は、ＦＥＴ２３３、２３４の切り替えのために所定時間待機（例えば３００ミリ秒待機）した後に、ＡＳＩＣ２３１により、ＦＥＴ２３３から＋２４Ｖ＿Ｂ電圧が出力されているか否かを判定する（Ｓ４３２）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ｂ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ｂ電圧が出力されているか否かを判定する。
【００６５】
＋２４Ｖ＿Ｂ電圧が出力されている場合（Ｓ４３２：Y）、ＣＰＵ２２２は、ＦＥＴ２３３がオフになるように制御されているにもかかわらず＋２４Ｖ＿Ｂ電圧が出力されているために、ＦＥＴ２３３がショート故障していると判定する。この場合、ＣＰＵ２２２は、ＦＥＴ故障フラグをオンに設定する（Ｓ４３６）。即ち、ＣＰＵ２２２は、ＲＡＭ２２４に保存されるＦＥＴ故障フラグを、故障していることを表すオンに書き換える。ＣＰＵ２２２は、ＦＥＴ故障フラグの書き換え後に画像形成装置１の終了処理或いはスリープ移行処理を行う。
【００６６】
＋２４Ｖ＿Ｂ電圧が出力されていない場合（Ｓ４３２：N）、ＣＰＵ２２２は、ＡＳＩＣ２３１により、ＦＥＴ２３４から＋２４Ｖ＿Ｃ電圧が出力されているか否かを判定する（Ｓ４３３）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ｃ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ｃ電圧が出力されているか否かを判定する。＋２４Ｖ＿Ｃ電圧が出力されている場合（Ｓ４３３：Y）、ＣＰＵ２２２は、ＦＥＴ２３４がオフになるように制御されているにもかかわらず＋２４Ｖ＿Ｃ電圧が出力されているために、ＦＥＴ２３４がショート故障していると判定する。この場合、ＣＰＵ２２２は、ＦＥＴ故障フラグをオンに設定する（Ｓ４３６）。即ち、ＣＰＵ２２２は、ＲＡＭ２２４に保存されるＦＥＴ故障フラグを、故障していることを表すオンに書き換える。ＣＰＵ２２２は、ＦＥＴ故障フラグの書き換え後に画像形成装置１の終了処理或いはスリープ移行処理を行う。
【００６７】
＋２４Ｖ＿Ｃ電圧が出力されていない場合（Ｓ４３３：N）、ＣＰＵ２２２は、ＦＥＴ２３３、２３４の前段のＦＥＴ２３２をオフするためのＲＭＴ＿Ａ信号を出力する（Ｓ４３４）。これにより、ＦＥＴ２３２からＦＥＴ２３３、２３４への＋２４Ｖ＿Ａ電圧の供給が遮断される。ＣＰＵ２２２は、ＦＥＴ２３２の切り替えのために所定時間待機（例えば５００ミリ秒待機）した後に、ＡＳＩＣ２３１により、ＦＥＴ２３２から＋２４Ｖ＿Ａ電圧が出力されているか否かを判定する（Ｓ４３５）。ＡＳＩＣ２３１は、＋２４Ｖ＿Ａ電圧の電圧値が所定の閾値電圧ｔｈ以上であるか否かにより、＋２４Ｖ＿Ａ電圧が出力されているか否かを判定する。
【００６８】
＋２４Ｖ＿Ａ電圧が出力されている場合（Ｓ４３５：Y）、ＣＰＵ２２２は、ＦＥＴ２３２がオフになるように制御されているにもかかわらず＋２４Ｖ＿Ａ電圧が出力されているために、ＦＥＴ２３２がショート故障していると判定する。この場合、ＣＰＵ２２２は、ＦＥＴ故障フラグをオンに設定する（Ｓ４３６）。即ち、ＣＰＵ２２２は、ＲＡＭ２２４に保存されるＦＥＴ故障フラグを、故障していることを表すオンに書き換える。ＣＰＵ２２２は、ＦＥＴ故障フラグの書き換え後に画像形成装置１の終了処理或いはスリープ移行処理を行う。＋２４Ｖ＿Ａ電圧が出力されていない場合（Ｓ４３５：N）、ＣＰＵ２２２は、すべてのＦＥＴ２３２、２３３、２３４が正常に動作していると判定して、画像形成装置１の終了処理或いはスリープ移行処理を行う。
【００６９】
（ＦＥＴの故障特定処理の別の例）
図９、図１０は、ドライバ基板２３０のＦＥＴ２３２、２３３、２３４の別の故障特定処理を表すフローチャートである。この処理は、画像形成装置１の電源オン時（起動時）、電源オフ時（停止時）の各状態時に装置の安全性を確保するために行われる。画像形成装置１の動作中の処理は、図７の処理と同様である。
【００７０】
図９は、電源オン時の処理である。この処理は、ユーザにより画像形成装置１のメイン電源スイッチが操作されて電源オンになることで実行される。
図６のＳ４００、４０１の処理と同様に、エンジン制御基板２２０のＣＰＵ２２２は、各ＦＥＴ２３２、２３３、２３４をオンして、ＦＥＴ２３２から＋２４Ｖ＿Ａ電圧が正常に出力されているか否かを判定する（Ｓ５００、Ｓ５０１）。ＣＰＵ２２２は、＋２４Ｖ＿Ａ電圧が正常に出力されていない場合（Ｓ５０１：N）、図６のＳ４０２の処理と同様に、ＦＥＴ２３２がオープン故障していると判定して処理を終了する（Ｓ５０２）。
【００７１】
＋２４Ｖ＿Ａ電圧が正常に出力されている場合（Ｓ５０１：Y）、ＣＰＵ２２２は、ＦＥＴ故障フラグを確認する（Ｓ５０３）。ＦＥＴ故障フラグがオフの場合（Ｓ５０３：OFF）、ＣＰＵ２２２は、ＦＥＴ故障フラグをオンにする（Ｓ５１０）。即ち、ＣＰＵ２２２は、ＲＡＭ２２４に保存されるＦＥＴ故障フラグをオンに書き換える。なお、この時点でＦＥＴ故障フラグがオンになっても、電源オフ時までに各ＦＥＴの故障が検知されなければ、電源オフ時にＦＥＴ故障フラグがオフになる。ＦＥＴ故障フラグを書き換えたＣＰＵ２２２は、画像形成装置１の起動処理を行う。
【００７２】
ＦＥＴ故障フラグがオンである場合（Ｓ５０３：ON）、ＣＰＵ２２２は、図６のＳ４０４〜Ｓ４０９、Ｓ４１１と同様の処理により、各ＦＥＴ２３２、２３３、２３４のショート故障の判定を行う（Ｓ５０４〜Ｓ５０９、Ｓ５１１）。ＣＰＵ２２２は、Ｓ５０９の処理によりＦＥＴ２３２の後段に設けられるＦＥＴ２３３、２３４をオンし、所定時間待機（例えば３００ミリ秒待機）した後に、画像形成装置１の起動処理を行う。この処理では、図６の処理のようにＦＥＴ故障フラグはクリアされず、オンに設定される。
【００７３】
以上のような起動時の処理では、ＣＰＵ２２２は、Ｓ５０１の処理でＦＥＴ故障フラグがオフの場合、Ｓ５０４〜Ｓ５０９の処理を実行しない。従って、画像形成装置１は、起動時に２段目のＦＥＴ２３３，２３４の診断を行う必要がなくなり、メイン電源スイッチの操作に応じて高速に起動することになる。一方、Ｓ５０２の処理やＳ５１１の処理でＦＥＴの故障を判定すると、図４のＳ３０６と同様に故障箇所を報知する。これによりユーザやサポートセンタに故障したＦＥＴが報知される。画像形成装置１は、故障したＦＥＴが交換（ドライバ基板２３０が交換）されるまでは、メイン電源スイッチがオン／オフされても故障を検知する。画像形成装置１は、故障したＦＥＴが交換されると、Ｓ４００以降の処理を再度行い、ＦＥＴに故障がなければ起動処理を行う。
【００７４】
図１０は、画像形成装置１の電源オフ時の処理である。この処理は、図８の処理と同様に、ユーザによりメイン電源スイッチが操作されて電源オフになるときや、画像形成の指示等が所定時間以上入力されずにスリープモードに移行する際に行われる。
【００７５】
エンジン制御基板２２０のＣＰＵ２２２は、図８のＳ４３０〜Ｓ４３２の処理と同様に、電源オフ時或いはスリープモード移行時に、ＦＥＴ２３３、２３４をオフにして、＋２４Ｖ＿Ｂ電圧が出力されているか否かを判定する（Ｓ５３０〜Ｓ５３２）。＋２４Ｖ＿Ｂ電圧が出力されている場合（Ｓ５３２：Y）、ＣＰＵ２２２は、ＦＥＴ２３３がショート故障していると判定して、画像形成装置１の終了処理或いはスリープ移行処理を行う。
【００７６】
＋２４Ｖ＿Ｂ電圧が出力されていない場合（Ｓ５３２：N）、ＣＰＵ２２２は、図８のＳ４３３の処理と同様に、ＦＥＴ２３４から＋２４Ｖ＿Ｃ電圧が出力されているか否かを判定する（Ｓ５３３）。＋２４Ｖ＿Ｃ電圧が出力されている場合（Ｓ５３３：Y）、ＣＰＵ２２２は、ＦＥＴ２３４がショート故障していると判定して、画像形成装置１の終了処理或いはスリープ移行処理を行う。
【００７７】
＋２４Ｖ＿Ｃ電圧が出力されていない場合（Ｓ５３３：N）、ＣＰＵ２２２は、図６のＳ４３４、Ｓ４３５の処理と同様に、ＦＥＴ２３２をオフにして、＋２４Ｖ＿Ａ電圧が出力されているか否かを判定する（Ｓ５３４、Ｓ５３５）。＋２４Ｖ＿Ａ電圧が出力されている場合（Ｓ５３５：Y）、ＣＰＵ２２２は、ＦＥＴ２３２がショート故障していると判定して、画像形成装置１の終了処理或いはスリープ移行処理を行う。
【００７８】
＋２４Ｖ＿Ａ電圧が出力されていない場合（Ｓ５３５：N）、ＣＰＵ２２２は、ＦＥＴ故障フラグをクリアする（Ｓ５３６）。即ち、ＣＰＵ２２２は、ＲＡＭ２２４に保存されるＦＥＴ故障フラグを、故障していないことを表すオフに書き換える。ＣＰＵ２２２は、ＦＥＴ故障フラグの書き換え後に画像形成装置１の終了処理或いはスリープ移行処理を行う。
【００７９】
以上のように、画像形成装置１に異常が発生した場合、画像形成装置１は、その異常の原因が電源系統であるか否かを判定する。電源系統に異常の原因がある場合、画像形成装置１は、該異常の原因となる故障している電源系統の構成部品を特定する。そのためにサービスマンによる部品交換の作業時間が低減される。
【００８０】
また、本実施形態の画像形成装置１は、＋２４Ｖ電源電圧が複数の電源系統に分配され、各分配先に複数のＦＥＴ（スイッチ素子）が接続される構成である。このような構成では、画像形成装置１は、複数の電源系統のそれぞれが対応する負荷に電源電圧を供給する。各負荷への電源電圧の供給は、複数のスイッチ素子により、電源系統毎に独立して制御される。画像形成装置１は、各電源系統の大元である一段目のスイッチ素子のオープン故障の診断を起動時に行う。他のスイッチ素子のオープン故障の診断は、ドライバ基板２３０に接続される負荷に異常が発生したときに行われる故障診断処理により行われる。このようにスイッチ素子の故障診断を行うことで、画像形成装置１の起動時間の短縮と、故障箇所の特定とを両立して実現することができる。
【図１】
2020112779.tif 000003
【図２】
2020112779.tif 000004
【図３】
2020112779.tif 000005
【図４】
2020112779.tif 000006
【図５】
2020112779.tif 000007
【図６】
2020112779.tif 000008
【図７】
2020112779.tif 000009
【図８】
2020112779.tif 000010
【図９】
2020112779.tif 000011
【図１０】
2020112779.tif 000012