(57)【要約】      （修正有）【課題】駆動回路の素子耐圧がより低い部品を選定でき、電源効率を改善することもできる電源回路を提供する。【解決手段】電源回路１０は、交流電源５、整流回路６、ＤＣ‐ＤＣコンバータ回路１２、駆動回路３およびＰＷＭ制御部１１を具備する。交流電源５は、１つの相がフレームＧＮＤに接続される。整流回路６は、交流電源５からの電流を整流する。ＤＣ‐ＤＣコンバータ回路１２は、コンデンサ４Ａ、４Ｂ、インダクタＬ１および第１〜４のスイッチング素子ＳＷ１〜ＳＷ４を有し、整流回路６からの出力電圧を変換する。駆動回路３は、ＤＣ‐ＤＣコンバータ回路１２からの出力電圧により駆動される。ＰＷＭ制御部１１は、第１〜４のスイッチング素子ＳＷ１〜ＳＷ４をＰＷＭ制御する。第２のスイッチング素子ＳＷ２がフレームＧＮＤと接続されている。第４のスイッチング素子ＳＷ４が整流回路６のマイナス側と接続されている。【選択図】図１
2020068626.tif 000002
【特許請求の範囲】
【請求項１】
１つの相がフレームＧＮＤに接続された交流電源と、
前記交流電源からの電流を整流する整流回路と、
前記整流回路からの出力電圧を変換するＤＣ‐ＤＣコンバータ回路と、
前記ＤＣ‐ＤＣコンバータ回路からの出力電圧により駆動される駆動回路と、
第１〜４のスイッチング素子をＰＷＭ制御するＰＷＭ制御部と
を具備し、
前記ＤＣ‐ＤＣコンバータ回路は、
回路自体の入力側のプラス側とマイナス側との間に並列に配置された第１のコンデンサと、回路自体の出力側のプラス側とマイナス側との間に並列に配置された第２のコンデンサと、
前記第１と第２のコンデンサの間に、フルブリッジを構成するように配置された前記第１〜４のスイッチング素子と、
前記第１のスイッチング素子と前記第２のスイッチング素子との間に一端が、そして、前記第３のスイッチング素子と前記第４のスイッチング素子との間に他端が接続された、インダクタと
を有し、
前記第１および４のスイッチング素子は、互いに直列接続され、前記第１のコンデンサに対して並列接続され、前記第２および３のスイッチング素子は、互いに直列接続され、前記第２のコンデンサに対して並列接続され、
前記第２のスイッチング素子が前記フレームＧＮＤと接続され、
前記第４のスイッチング素子が前記整流回路のマイナス側と接続されている
電源回路。
【請求項２】
請求項１に記載の電源回路であって、
前記整流回路からの出力電圧が前記ＤＣ‐ＤＣコンバータ回路の出力電圧を超えた場合に、前記ＰＷＭ制御部は、
前記第１および第３のスイッチング素子がＯＮで、かつ、前記第２および第４のスイッチング素子がＯＦＦである第１スイッチング状態と、
前記第１および第４のスイッチング素子がＯＦＦで、かつ、前記第２および第３のスイッチング素子がＯＮである第２スイッチング状態とを、所定のデューティ比で切り替える
電源回路。
【請求項３】
請求項１に記載の電源回路であって、
前記第２および第３のスイッチング素子の代わりに、第１および第２のダイオードがそれぞれ備えられている
電源回路。
【請求項４】
回路自体の入力側のプラス側とマイナス側との間に並列に配置された第１のコンデンサと、回路自体の出力側のプラス側とマイナス側との間に並列に配置された第２のコンデンサと、
前記第１と第２のコンデンサの間に、フルブリッジを構成するように配置された第１〜４のスイッチング素子と、
前記第１のスイッチング素子と前記第２のスイッチング素子との間に一端が、そして、前記第３のスイッチング素子と前記第４のスイッチング素子との間に他端が接続された、インダクタと
を具備し、
前記第１および４のスイッチング素子は、互いに直列接続され、前記第１のコンデンサに対して並列接続され、前記第２および３のスイッチング素子は、互いに直列接続され、前記第２のコンデンサに対して並列接続され、
前記第２のスイッチング素子が前記フレームＧＮＤと接続され、
前記第４のスイッチング素子が、回路自体の入力側のマイナス側と接続されている
ＤＣ‐ＤＣコンバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ‐ＤＣコンバータ回路を備え、ＡＣ‐ＤＣ変換を行う電源回路に関する。
【背景技術】
【０００２】
入力電源としての直流電圧を、異なる直流電圧へ変換する方法として、装置サイズやコストを考慮してトランスを使用しない昇降圧型デジタル電源（ＤＣ‐ＤＣコンバータ回路）が、一般的に用いられている（例えば特許文献１）。
ＤＣ‐ＤＣコンバータ回路を含めた全体装置のフレームＧＮＤが短絡故障した場合、他の装置への波及故障を防止するために、ＤＣ‐ＤＣコンバータ回路の下流（後段）にある駆動回路の素子耐圧がＤＣ‐ＤＣコンバータ回路の出力電圧より高い部品を選定する必要がある。
【０００３】
このような装置において、入力電源として交流電圧を用いた場合、下流の駆動回路の駆動素子の耐圧は、ＤＣ‐ＤＣコンバータ回路の出力電圧だけでなく、ＤＣ‐ＤＣコンバータ回路の入力電圧も考慮する必要がある。なぜならば、入力の交流電圧にはマイナス側に負の電圧が現れ、その負の電圧がＤＣ‐ＤＣコンバータ回路の出力電圧の基準値となるからである。
また、ＤＣ‐ＤＣコンバータ回路の出力電流が少ない場合に、その出力電流が逆流して電源回路の電源効率が悪化することもある。これに伴い、排熱対策が必要となることもあるため、装置サイズに影響を及ぼす。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２５４５１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の安全性を満たすために、駆動回路の駆動素子の耐電圧を確保しなければならず、それに付随する素子耐圧のある部品（装置全体）のサイズやコストの懸念があり、これらを改善する要望があった。また、上記の電源効率を改善する要望もあった。
【０００６】
以上のような事情に鑑み、本発明の目的は、駆動回路の素子耐圧を下げ、かつ、電源効率をより向上させることができる電源回路を提供することにある。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、本発明の一形態に係る電源回路は、交流電源、整流回路、ＤＣ‐ＤＣコンバータ回路、駆動回路、およびＰＷＭ制御部を具備する。
上記交流電源は、１つの相がフレームＧＮＤに接続される。上記整流回路は、上記交流電源からの電流を整流する。上記ＤＣ‐ＤＣコンバータ回路は、コンデンサ、インダクタおよび第１〜４のスイッチング素子を有し、上記整流回路からの出力電圧を変換する。
上記駆動回路は、上記ＤＣ‐ＤＣコンバータ回路からの出力電圧により駆動される。上記ＰＷＭ制御部は、上記第１〜４のスイッチング素子をＰＷＭ制御する。
上記ＤＣ‐ＤＣコンバータ回路は、第１のコンデンサと、第２のコンデンサと、第１〜４のスイッチング素子と、インダクタとを有する。
上記第１のコンデンサは、回路自体の入力側のプラス側とマイナス側との間に並列に配置される。上記第２のコンデンサは、回路自体の出力側のプラス側とマイナス側との間に並列に配置される。
上記第１〜４のスイッチング素子は、上記第１と第２のコンデンサの間に、フルブリッジを構成するように配置される。
上記インダクタは、上記第１のスイッチング素子と上記第２のスイッチング素子との間に一端が、そして、上記第３のスイッチング素子と上記第４のスイッチング素子との間に他端が接続される。
上記第１および４のスイッチング素子は、互いに直列接続され、上記第１のコンデンサに対して並列接続され、上記第２および３のスイッチング素子は、互いに直列接続され、上記第２のコンデンサに対して並列接続される。
上記第２のスイッチング素子は、上記フレームＧＮＤと接続されている。上記第４のスイッチング素子は、上記整流回路のマイナス側と接続されている。
【０００８】
本発明の一形態に係る電源回路において、上記整流回路からの出力電圧が上記ＤＣ‐ＤＣコンバータ回路の出力電圧を超えた場合に、上記ＰＷＭ制御部は、
上記第１および第３のスイッチング素子がＯＮで、かつ、上記第２および第４のスイッチング素子がＯＦＦである第１スイッチング状態と、
上記第１および第４のスイッチング素子がＯＦＦで、かつ、上記第２および第３のスイッチング素子がＯＮである第２スイッチング状態とを、所定のデューティ比で切り替えしてもよい。
【０００９】
本発明の一形態に係る電源回路において、上記第２および第３のスイッチング素子の代わりに、第１および第２のダイオードがそれぞれ備えられてもよい。
【００１０】
上記の課題を解決するために、本発明の一形態に係るＤＣ‐ＤＣコンバータ回路は、第１のコンデンサと、第２のコンデンサと、第１〜４のスイッチング素子と、インダクタとを有する。
上記第１のコンデンサは、回路自体の入力側のプラス側とマイナス側との間に並列に配置される。上記第２のコンデンサは、回路自体の出力側のプラス側とマイナス側との間に並列に配置される。
上記第１〜４のスイッチング素子は、上記第１と第２のコンデンサの間に、フルブリッジを構成するように配置される。
上記インダクタは、上記第１のスイッチング素子と上記第２のスイッチング素子との間に一端が、そして、上記第３のスイッチング素子と上記第４のスイッチング素子との間に他端が接続される。
上記第１および４のスイッチング素子は、互いに直列接続され、上記第１のコンデンサに対して並列接続され、上記第２および３のスイッチング素子は、互いに直列接続され、上記第２のコンデンサに対して並列接続される。
上記第２のスイッチング素子は、上記フレームＧＮＤと接続されている。上記第４のスイッチング素子は、回路自体の入力側のマイナス側と接続されている。
【発明の効果】
【００１１】
以上のように、本発明によれば、駆動回路の素子耐圧がより低い部品を選定できるので全体装置の小型化が可能となり、また電源効率を改善することもできる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る電源回路の構成を示した回路図である。
【図２】本発明の一実施形態に係る電源回路の構成においてシミュレーションを行って得られたグラフ図である。
【図３】図１の回路構成において第２および第３のスイッチング素子の代わりに、第１および第２のダイオードがそれぞれ備えられた代替回路図である。
【図４】従来型の直流電源回路の構成を示した回路図である。
【図５】図３の回路図における、ＰＷＭ制御の電圧指令信号を示したグラフ図である。
【図６】従来型の直流電源回路の構成においてシミュレーションを行って得られたグラフ図である。
【図７】従来型の交流電源回路の構成を示した回路図である。
【図８】図６の回路図における、ＰＷＭ制御の電圧指令信号を示したグラフ図である。
【図９】従来型の交流電源回路の構成においてシミュレーションを行って得られたグラフ図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００１４】
＜従来型の電源回路（直流電源入力）＞
図４は、従来型の電源回路２０の構成を示した回路図である。
【００１５】
この従来型の電源回路２０は、（入力）電圧Ａ（Ｖ）の直流電源１と、電圧Ａ（Ｖ）を受けて電圧Ｂ（Ｖ）を出力するＤＣ‐ＤＣコンバータ回路２と、電圧Ｂ（Ｖ）を受ける駆動回路３とを含む。
直流電源１は、マイナス側がフレームＧＮＤ（ＦＧ）に接続されており、出力する電圧Ａ（Ｖ）は、例えば４００〜８００Ｖである。
【００１６】
ＤＣ‐ＤＣコンバータ回路２は、２つのハーフブリッジで構成された、いわゆるフルブリッジ型の回路であり、入力電圧Ａ（Ｖ）を、電圧Ｂ（Ｖ）（例えば２００〜４００Ｖ）に減圧する（昇圧してもよい）。
ＤＣ‐ＤＣコンバータ回路２は、回路自体の入力側のプラス側とマイナス側との間に並列に配置された第１のコンデンサ４Ａと、回路自体の出力側のプラス側とマイナス側との間に並列に配置された第２のコンデンサ４Ｂとを有する。
【００１７】
第１および２のコンデンサ４Ａ、４Ｂ間には、フルブリッジを構成するための第１〜４のスイッチング素子ＳＷ１〜４（具体的にはＭＯＳＦＥＴ、バイポーラトランジスタ等）がさらに配置されている。
第１および２のスイッチング素子ＳＷ１、２は、互いに直列接続され、第１のコンデンサ４Ａに対して並列接続されている。第３および４のスイッチング素子ＳＷ３、４は、互いに直列接続され、第２のコンデンサ４Ｂに対して並列接続されている。
【００１８】
第１のスイッチング素子ＳＷ１と第２のスイッチング素子ＳＷ２との間に一端が、そして、第３のスイッチング素子ＳＷ３と第４のスイッチング素子ＳＷ４との間に他端が接続された、インダクタＬ１がさらに配置されている。
ここで、第２および４のスイッチング素子ＳＷ２、４の一端と、第１および２のコンデンサ４Ａ、４Ｂのマイナス側の一端とに、フレームＧＮＤ（ＦＧ）が接続され、各々が等しい電位にある。
【００１９】
駆動回路３には、ＤＣ‐ＤＣコンバータ回路２からの出力電圧Ｂ（Ｖ）を受ける複数の駆動素子ＳＷ５〜１０が配置される。これに限定されないが例えば、絶縁ゲートバイポーラトランジスタ、シリコンカーバイドを含むＦＥＴ、ショットキーバリアダイオード等が、駆動素子ＳＷ５〜１０として用いられる。
これらの駆動素子ＳＷ５〜１０は、ＳＷ５、６と７，８と９、１０で直列接続された２つの駆動素子の３組が、駆動回路３自体の入力電圧（Ｂ（Ｖ））に対して並列接続される。
【００２０】
そして、その３組の直列接続された２つの駆動素子の各々の間に、三相モータＵ，Ｖ，Ｗのそれぞれの端子が接続される。
【００２１】
電源回路２０は、図示しないが例えば、第１〜４のスイッチング素子ＳＷ１〜４のスイッチング動作を制御するためのＰＷＭ制御部およびパワー回路が接続されてもよい。ＰＷＭ制御部は具体的には、ＩＣ、マイコン、ＣＰＵ等である。
【００２２】
パワー回路は例えば、ＰＷＭ回路、ゲート・ドライブ回路、スイッチング出力回路などで構成される。ここで、パワー回路は、ＰＷＭによる電圧指令信号（目標値、図５参照）とＤＣ‐ＤＣコンバータ回路の出力電圧Ｂ（Ｖ）（実測値）とを比較して、ＰＩＤ制御を行い、第１〜４のスイッチング素子ＳＷ１〜４をＯＮ／ＯＦＦ制御する制御信号を出力する。
【００２３】
以下の第１および２のスイッチング状態を、電圧指令信号として所定の時間幅(デューティ)で周期的に切り替えるように、ＰＷＭ制御部は、第１〜４のスイッチング素子ＳＷ１〜４をＯＮ／ＯＦＦ制御する。
【００２４】
（第１のスイッチング状態、目標値０（Ｖ））
このスイッチング状態では、第１および第４のスイッチング素子ＳＷ１，４がＯＮで、かつ、第２および第３のスイッチング素子ＳＷ２，３がＯＦＦとなる。
この状態において、直流電源１からインダクタＬ１にエネルギが蓄えられる。
【００２５】
（第２のスイッチング状態、目標値Ｂ（Ｖ））
このスイッチング状態では、第１および第４のスイッチング素子ＳＷ１，４がＯＦＦで、かつ、第２および第３のスイッチング素子ＳＷ２，３がＯＮとなる。
この状態において、インダクタＬ１に蓄えられたエネルギが、第２のコンデンサ４Ｂおよび駆動回路３へ移動する。
【００２６】
これらの第１および２のスイッチング状態において、インダクタＬ１へ／インダクタＬ１から流れる電流Ｉの向きは、通常図４の左側から右側となるが、第２のコンデンサ４Ｂおよび駆動回路３へ流しうる負荷電流が少ない場合、電流Ｉの向きが逆になることがある。逆流した場合、電源効率が下がってしまう。
【００２７】
上記の第１のスイッチング状態と第２のスイッチング状態とを切り替えるように、ＰＷＭ制御部は、第１〜４のスイッチング素子ＳＷ１〜４のオンの時間幅(デューティ)を周期的に変化させる。これにより、（入力）電圧Ａ（Ｖ）が、異なる電圧Ｂ（Ｖ）に変換される。
【００２８】
電圧Ａ（Ｖ）とＢ（Ｖ）との比は、この第１のスイッチング状態と第２のスイッチング状態との間のデューティ比（例えば所定のデューティ比として５０％）、および、駆動回路３へ流しうる負荷電流で決定される。このデューティ比および負荷電流のそれぞれは、ＰＷＭ制御部および直流電源１により調整可能である。
ここで、駆動回路３の駆動素子ＳＷ５〜１０は、フレームＧＮＤを考慮してＢ（Ｖ）以上の耐電圧が必要とされる。
【００２９】
図６は、図４の従来型の電源回路２０の構成において、図５のＰＷＭによる電圧指令信号を目標値としたシミュレーションを行って得られたグラフ図である。図５、６の横軸は電圧の位相、そして縦軸は電圧値である。
【００３０】
図６の点線は、ＤＣ‐ＤＣコンバータ回路２への入力電圧のプラス側を見た波形である。電圧Ａ（Ｖ）が、電圧の位相に関係なく、ＤＣ‐ＤＣコンバータ回路２の入力プラス側に印加されていることが分かる。
【００３１】
図６の１点鎖線は、ＤＣ‐ＤＣコンバータ回路２への入力電圧のマイナス側を見た波形である。ＤＣ‐ＤＣコンバータ回路２の入力マイナス側が、電圧の位相に関係なく、常に０（Ｖ）（フレームＧＮＤ）であることが分かる。
【００３２】
図６の実線は、ＤＣ‐ＤＣコンバータ回路２からの出力電圧のプラス側を見た波形である。電圧Ｂ（Ｖ）が、電圧の位相に関係なく一定で、ＤＣ‐ＤＣコンバータ回路２から出力されていることが分かる。
ここで、ＤＣ‐ＤＣコンバータ回路２の入力および出力電圧のマイナス側は、フレームＧＮＤ（０（Ｖ））で共通なので、ＤＣ‐ＤＣコンバータ回路２のプラス側およびマイナス側を考慮した出力電圧は、実線Ｂ（Ｖ）と０（Ｖ）との差となる。
【００３３】
なお、第２のスイッチング素子ＳＷ２の一端と、第２のコンデンサ４Ｂのマイナス側の一端とが、フレームＧＮＤ（ＦＧ）に接続されないような直流電源回路（図示せず）も存在する。この場合、駆動回路３への入力電圧のマイナス側の電位が不定となるため、ＥＭＩ（Electro Magnetic Interface）の問題が生じる。
【００３４】
＜従来型の電源回路（交流電源入力）＞
図７は、従来型の電源回路２０'の構成を示した回路図である。
【００３５】
図７の従来型の電源回路２０'は、商用電源50Hzおよび60Hz程度の正弦波入力の交流電源を使用したものであり、それ以外は、図４の従来型の電源回路２０と同様の構成およびＰＷＭ制御方法であるので、説明の簡単のため、交流電源部のみを以下に記載する。
【００３６】
従来型の電源回路２０'は、直流電源１の代わりに、交流電源５、および、その交流電源５からの交流電圧を整流する整流回路６が用いられる。交流電源５は例えば、Ｒ，Ｓ，Ｔ相から成る三相交流電源であり、Ｙ、Δ、Ｖ結線のいずれでもよい。ここで、交流電源５のＳ相は、フレームＧＮＤ（ＦＧ）に接続される。
また、整流回路６は、例えばダイオードモジュールを用いた三相半波整流回路である。
【００３７】
図９は、図７の従来型の電源回路２０'の構成において、図８のＰＷＭによる電圧指令信号を目標値としたシミュレーションを行って得られたグラフ図である。図８、９の横軸は電圧の位相、そして縦軸は電圧値である。
【００３８】
図９の点線は、ＤＣ‐ＤＣコンバータ回路２への入力電圧のプラス側を見た波形である。整流回路６によってＲ、Ｔ相が半波整流された電圧Ａ（Ｖ）が、ＤＣ‐ＤＣコンバータ回路２の入力プラス側に印加されていることが分かる。
【００３９】
図９の１点鎖線は、０（Ｖ）（フレームＧＮＤ）である。
図９の２点鎖線は、ＤＣ‐ＤＣコンバータ回路２への入力電圧のマイナス側を見た波形である。整流回路６によってＲ、Ｔ相が半波整流された電圧Ａ（Ｖ）が、ＤＣ‐ＤＣコンバータ回路２の入力マイナス側にも印加されていることが分かる。
【００４０】
図９の実線は、ＤＣ‐ＤＣコンバータ回路２からの出力電圧のプラス側を見た波形である。デューティ比100％で電圧Ｂ（Ｖ）の（頭打ちされた）波型の電圧が、ＤＣ‐ＤＣコンバータ回路２から出力されていることが分かる。
【００４１】
ここで、ＤＣ‐ＤＣコンバータ回路２への入力電圧のマイナス側には負の電圧が現れている。０（Ｖ）（フレームＧＮＤ）ではなく、より電位の低いほうの、この負の電圧パターンが、ＤＣ‐ＤＣコンバータ回路２の出力電圧の基準（マイナス側）となる。
したがって、ＤＣ‐ＤＣコンバータ回路２のプラス側およびマイナス側を考慮した出力電圧は、２点鎖線（Ａ（Ｖ））と実線（Ｂ（Ｖ））との差となる。
【００４２】
そのため、交流電源５を入力電圧として用いた場合、従来型の電源回路２０'では、フレームＧＮＤを考慮に入れることができなくなるため、後段（下流）にある駆動回路３の駆動素子ＳＷ５〜１０が、直流電源１を用いた場合より高い耐電圧性のあるものが必要とされる。
つまり、ＤＣ‐ＤＣコンバータ回路２により、入力電圧Ａ（Ｖ）が出力電圧Ｂ（Ｖ）へ変換されるが、この場合、駆動素子ＳＷ５〜１０は、（グランドに相当する）｜Ａ｜（Ｖ）以上の耐電圧性のあるものが（電源回路２０'の安全性を確保するためには）必要となる。
【００４３】
＜本実施形態の電源回路（交流電源入力）＞
図１は、本発明の一実施形態に係る電源回路１０の構成を示した回路図である。本実施形態の電源回路１０は、交流電源５と、整流回路６と、ＤＣ−ＤＣコンバータ回路１２と、駆動回路３と、ＰＷＭ制御部１１とを備える。
【００４４】
ＤＣ−ＤＣコンバータ回路１２は、第２および第４のスイッチング素子ＳＷ２、４が異なる電位にあり、第２のスイッチング素子ＳＷ２がフレームＧＮＤと接続される点で、図７の従来型の電源回路２０'におけるＤＣ−ＤＣコンバータ回路２と構成が異なる。また、ＰＷＭ制御方法においては、インダクタＬ１の電流Ｉの逆流防止を行う制御が、上記のＰＷＭ制御方法に加えて行われる。
したがって説明の簡単のため、それらの変更された構成および制御方法のみを以下に記載する。
【００４５】
本実施形態のＤＣ−ＤＣコンバータ回路１２は、第２のスイッチング素子ＳＷ２の一端と、第２のコンデンサ４Ｂのマイナス側の一端とが、Ｓ相のフレームＧＮＤ（ＦＧ）に接続されている。そして、第４のスイッチング素子ＳＷ４の一端と、第１のコンデンサ４Ａのマイナス側の一端とが、整流回路６の出力電圧のマイナス側に接続されている。
【００４６】
換言すると、第１および４のスイッチング素子ＳＷ１、４は、互いに直列接続され、第１のコンデンサ４Ａに対して並列接続され、第２および３のスイッチング素子ＳＷ２、３は、互いに直列接続され、第２のコンデンサ４Ｂに対して並列接続される。
そして、第２および第４のスイッチング素子ＳＷ２、４が異なる電位にあり、第２のスイッチング素子ＳＷ２がフレームＧＮＤと接続されている。
【００４７】
この回路構成により、上述した第２のスイッチング状態において、ＤＣ‐ＤＣコンバータ回路１２の出力電圧の基準（マイナス側）が、整流回路６の出力電圧のマイナス側（負の電圧パターンＡ（Ｖ））でなく、０（Ｖ）（フレームＧＮＤ）で一定に落ち着くようになる。
【００４８】
上記の第１および２のスイッチング状態を所定の時間幅(デューティ)で周期的に切り替えるＰＷＭ制御が行なわれるうえで、インダクタＬ１の電流Ｉの向きが逆になった場合、ＰＷＭ制御部１１は、第２のスイッチング素子ＳＷ２のみをＯＦＦして、電流Ｉの逆流を防止する。
若しくはその代わりに、ＰＷＭ制御部１１は、第３のスイッチング素子ＳＷ３のみをＯＦＦするか、または、第２および３のスイッチング素子ＳＷ２、３をＯＦＦしてもよい。
【００４９】
この逆流防止制御の代わりに、第３のスイッチング素子ＳＷ３の下流にダイオードが配置されてもよい。
【００５０】
図２は、図１の本発明の一実施形態に係る電源回路１０の構成において、図５のＰＷＭによる電圧指令信号を目標値としたシミュレーションを行って得られたグラフ図である。図２の横軸は電圧の位相、そして縦軸は電圧値である。
【００５１】
図２の点線は、ＤＣ‐ＤＣコンバータ回路１２への入力電圧のプラス側を見た波形である。整流回路６によってＲ、Ｔ相が半波整流された電圧Ａ（Ｖ）が、ＤＣ‐ＤＣコンバータ回路２の入力プラス側に印加されていることが分かる。
【００５２】
図２の１点鎖線は、０（Ｖ）（フレームＧＮＤ）である。
図２の２点鎖線は、ＤＣ‐ＤＣコンバータ回路１２への入力電圧のマイナス側を見た波形である。整流回路６によってＲ、Ｔ相が半波整流された電圧Ａ（Ｖ）が、ＤＣ‐ＤＣコンバータ回路１２の入力マイナス側にも印加されていることが分かる。
【００５３】
図２の実線は、ＤＣ‐ＤＣコンバータ回路１２からの出力電圧のプラス側を見た波形である。電圧Ｂ（Ｖ）が、電圧の位相に関係なく一定で、ＤＣ‐ＤＣコンバータ回路２から出力されていることが分かる。
【００５４】
ここで、ＤＣ‐ＤＣコンバータ回路１２の出力電圧のマイナス側は、整流回路６からの出力電圧のマイナス側に接続されずに（落ち込まずに）フレームＧＮＤ（０（Ｖ））と接続されている。したがって、ＤＣ‐ＤＣコンバータ回路１２のプラス側およびマイナス側を考慮した出力電圧は、実線Ｂ（Ｖ）と０（Ｖ）との差となる。
【００５５】
これにより、本実施形態の電源回路１０では、交流電源５を入力電圧として用いた場合においても、ＤＣ‐ＤＣコンバータ回路１２の出力電圧のマイナス側を、フレームＧＮＤ（０Ｖ）にすることができる。そのため、後段（下流）にある駆動回路３の駆動素子ＳＷ５〜１０が、従来型の電源回路２０'を用いた場合より耐電圧性の低いもの、より小型なもので済ませることができる。
つまり、ＤＣ‐ＤＣコンバータ回路１２により、入力電圧Ａ（Ｖ）が出力電圧Ｂ（Ｖ）へ変換されるが、この場合、駆動素子ＳＷ５〜１０は、｜Ｂ｜（Ｖ）以上の耐電圧性のあるものが（電源回路２０'の安全性を確保するためには）必要となる。
【００５６】
また、ＤＣ‐ＤＣコンバータ回路１２への入力電圧のプラス側（図２の点線Ａ（Ｖ））が、ＤＣ‐ＤＣコンバータ回路１２からの出力電圧のプラス側（図２の実線Ｂ（Ｖ））を超えた場合に、後述するＤＣ‐ＤＣコンバータ回路１２のスイッチング制御を行う。
【００５７】
以下の第３および４のスイッチング状態（第１および第２スイッチング状態）を所定の時間幅(デューティ)で周期的に切り替えるように、ＰＷＭ制御部１１は、第１〜４のスイッチング素子ＳＷ１〜４のＯＮ／ＯＦＦを制御する。
【００５８】
（第３のスイッチング状態）
このスイッチング状態では、第１および第３のスイッチング素子ＳＷ１，３がＯＮで、かつ、第２および第４のスイッチング素子ＳＷ２，４がＯＦＦとなる。
【００５９】
（第４のスイッチング状態）
このスイッチング状態では、第１および第４のスイッチング素子ＳＷ１，４がＯＦＦで、かつ、第２および第３のスイッチング素子ＳＷ２，３がＯＮとなる。
この状態は、上述した第２のスイッチング状態と同一の状態であり、インダクタＬ１に蓄えられた電荷が、第２のコンデンサ４Ｂおよび駆動回路３へ移動する。ここで第２のコンデンサ４Ｂは、インダクタＬ１から駆動回路３へ流れる電流が所望より足りないときに、この電流を補償するように駆動回路３へ電流を流すように機能する。
【００６０】
これら第３および４のスイッチング状態においては、交流電源５やインダクタＬ１から駆動回路３側へ一方向（Ｉ）に電流が流れるのみの回路構成になり、逆流することがなくなる。したがって駆動回路３に電流がより供給されるようになるので、電源回路１０の電源効率が向上する。
【００６１】
ここで、第２および第３のスイッチング素子ＳＷ２、３の代わりに、第１および第２のダイオードＤ１、２（図３参照）がそれぞれ備えられても、同様の電源効率の向上が見込める。この場合は当然のことながら、第１〜第４のすべてのスイッチング状態において、第１および第４のスイッチング素子ＳＷ１、４のスイッチング制御のみで済む。
【００６２】
上述したように、本実施形態は、第２および第４のスイッチング素子ＳＷ２、４を異なる電位にし、第２のスイッチング素子ＳＷ２をフレームＧＮＤに接続する。これより、ＤＣ‐ＤＣコンバータ回路２の出力電圧のマイナス側が、フレームＧＮＤ（０Ｖ）になり、この出力電圧に対する駆動回路３の駆動素子ＳＷ５〜１０の必要耐電圧が、Ａ（Ｖ）からＢ（Ｖ）に縮小される。
そのため、駆動回路３の駆動素子ＳＷ５〜１０として、より耐電圧性の低いものが選定可能になり、全体装置が小型化されることができる。駆動素子ＳＷ５〜１０の耐電圧が下げられることで、その駆動回路３周辺の部品の耐電圧要求仕様も下げることが可能になる。
【００６３】
さらに本実施形態は、ＤＣ‐ＤＣコンバータ回路１２において、第１〜第４のスイッチング状態を切り替えるスイッチング制御を行うか、または、第２および第３のスイッチング素子ＳＷ２、３の代わりに、第１および第２のダイオードをそれぞれ備える。
これにより、ＤＣ‐ＤＣコンバータ回路の出力電流が少ない場合に、インダクタＬ１を流れる電流Ｉが逆流せず、駆動回路３に電流がより供給されるようになるので、電源回路１０の電源効率が向上する。したがって、電源回路の電源効率の悪化による排熱対策が不要になり、全体装置の小型化が可能となる。
【符号の説明】
【００６４】
３・・・・駆動回路
４Ａ・・・・第１のコンデンサ
４Ｂ・・・第２のコンデンサ
５・・・・交流電源
６・・・・整流回路
１０・・・電源回路
１１・・・ＰＷＭ制御部
１２・・・・ＤＣ‐ＤＣコンバータ回路
ＦＧ・・・フレームＧＮＤ
Ｋ１・・・インダクタ
ＳＷ１〜ＳＷ１０・・・スイッチング素子
【図１】
2020068626.tif 000003
【図２】
2020068626.tif 000004
【図３】
2020068626.tif 000005
【図４】
2020068626.tif 000006
【図５】
2020068626.tif 000007
【図６】
2020068626.tif 000008
【図７】
2020068626.tif 000009
【図８】
2020068626.tif 000010
【図９】
2020068626.tif 000011