(57)【要約】【課題】  電気試験項目に対応させた配線の接続変更は長時間を必要とする。また、接続変更の作業スペースを必要とするため試験装置が大型になるという課題があった。【解決手段】  本発明の電気素子試験装置は、試験する電気素子の素子端子２２６と接続する接続構造体２１８を有する。接続構造体２１８の一端には素子端子２２６と接触する接続金具２３２を有し、接続構造体２１８の表面にはピートパイプ２２３が取り付けられている。接続構造体２１８は、隔壁２１７に形成された開口部２１６に差し込むことにより、試験をする電気素子１１７の素子端子２２６と電気的に接続が取られる。【選択図】図１
2020204609.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子と第２の端子を有する電気素子を試験する電気素子試験装置であって、
第３の端子と第４の端子を有し、第１の電流を発生する電流電源装置と、
前記第３の端子と電気的に接続された第１の接続構造体と、
前記第４の端子と電気的に接続された第２の接続構造体と、
前記第１の接続構造体に形成または配置された第１のヒートパイプと、
前記第２の接続構造体に形成または配置された第２のヒートパイプを具備し、
前記第１の接続構造体の一方が前記第１の端子と脱着可能なように電気的接続され、
前記第２の接続構造体の一方が前記第２の端子と脱着可能なように電気的接続されていることを特徴とする電気素子試験装置。
【請求項２】
第１の端子と第２の端子を有する電気素子を試験する電気素子試験装置であって、
第３の端子と第４の端子を有し、第１の電流を発生する電流電源装置と、
前記第３の端子と電気的に接続された第１の接続構造体と、
前記第４の端子と電気的に接続された第２の接続構造体と、
前記第１の接続構造体に形成または配置された第１のヒートパイプと、
前記第２の接続構造体に形成または配置された第２のヒートパイプを具備し、
前記電気素子と配置する第１の領域と、第１の領域外の第２の領域間に隔壁が形成または配置され、
前記第１の接続構造体の一方が前記第１の端子と脱着可能なように電気的接続され、
前記第２の接続構造体の一方が前記第２の端子と脱着可能なように電気的接続され、
前記第１の接続構造体および第２の接続構造体は、前記第１の領域と第２の領域にまたがって配置されていることを特徴とする電気素子試験装置。
【請求項３】
第１の接続部材と、第２の接続部材と、スイッチング回路を更に具備し、
前記第１の接続構造体に前記第１の接続部材が電気的に接続され、
前記第２の接続構造体に前記第２の接続部材が電気的に接続され、
前記スイッチング回路は、第１の接続部と第２の接続部を有し、
前記第１の接続部材が、前記第１の接続部と電気的に接続され、
前記第２の接続部材が、前記第２の接続部と電気的に接続されていることを特徴とする請求項１または請求項２記載の電気素子試験装置。
【請求項４】
前記第１の領域にドライエアが注入されることを特徴とする請求項２記載の電気素子試験装置。
【請求項５】
複数の電気素子と、前記電気素子数に対応するスイッチング回路を有し、
前記複数の電気素子は、順次オンされるように制御されることを特徴とする請求項１または請求項２記載の電気素子試験装置。
【請求項６】
前記接続構造体に凹部が形成または構成され、前記凹部に前記ヒートパイプが配置され、
前記ヒートパイプの線膨張係数が前記接続構造体の線膨張係数よりも大きいことを特徴とする請求項１または請求項２記載の電気素子試験装置。
【請求項７】
第１の端子と第２の端子と第３の端子を有する電気素子の試験方法であって、
前記第１の端子に、ヒートパイプが形成または配置された第１の接続構造体を電気的に接続し、
前記第２の端子に、ヒートパイプが形成または配置された第２の接続構造体を電気的に接続し、
前記第３の端子に前記電気素子を動作または非動作とする信号を印加することにより、前記第１の端子と前記第２の端子に所定電流を流すことを特徴とする電気素子の試験方法。
【請求項８】
第１の接続部と第２の接続部と有するスイッチング回路を更に具備し、
前記第１の接続構造体に前記第１の接続部が電気的に接続され、
前記第２の接続構造体に前記第２の接続部が電気的に接続されていることを特徴とする請求項７記載の電気素子試験装置。
【請求項９】
複数の電気素子と、前記電気素子数に対応するスイッチ回路を有し、
前記複数の電気素子は、順次オンされるように制御されることを特徴とする請求項７記載の電気素子の試験方法。
【請求項１０】
電気素子はダイオードを有し、
前記ダイオードに定電流を印加し、
前記定電流を印加時の、前記ダイオードの端子電圧を取得することを特徴とする請求項７記載の電気素子の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＣ、ＩＧＢＴ、ＭＯＳ−ＦＥＴ、Ｇａｎ−ＦＥＴ、バイポーラトランジスタ等の半導体素子のパワーサイクル試験を行う電気素子試験装置、電気素子の試験方法等に関するものである。
【０００２】
半導体素子の使用環境での故障モードに近いストレスを効率よく再現でき、高い信頼性でパワー半導体素子等の評価を行うことができる半導体素子試験装置および半導体素子の試験方法を提供する。
【背景技術】
【０００３】
パワー半導体素子の寿命には、パワー半導体素子自体の発熱に起因した熱疲労現象による寿命と、パワー半導体素子の外部環境の温度変化に起因した熱疲労現象による寿命とがある。また、パワー半導体素子のゲート絶縁膜への印加電圧による電圧疲労による寿命等がある。
【０００４】
一般的に、パワー半導体素子の寿命試験は、半導体素子に通電オンオフを繰り返すことが行われている。たとえば、半導体素子のトランジスタのエミッタ端子（ソース端子）、コレクタ端子（ドレイン端子）等に印加電圧および電流を設定し、ゲート端子に周期的なオンオフ信号（動作／非動作信号）を印加して試験が行われる。
【０００５】
試験時に半導体素子に印加する電流は数百アンペアと大きく、発熱、電圧降下をさけるため低抵抗の配線を必要とする。試験電流が大きいため、半導体素子と配線に接続部を低抵抗に接続する必要がある。また、試験も多くの種類があり、試験の種類に対応させて配線の接続を変更する必要がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−１３８４８８
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の半導体素子試験装置では、トランジスタ１１７をオンオフ動作させるとともに、定電流Ｉｄをトランジスタのチャンネルに流すことにより、パワー半導体素子（トランジスタ等）の試験を実施している。
【０００８】
半導体素子試験装置（パワーサイクル試験装置）で実施する試験項目は多種多様であり、試験項目に対応させて、トランジスタ１１７との接続を変更する必要がある。
【０００９】
定電流Ｉｄは数百Ａ以上の電流であることが多く、前記電流を流す接続配線２１１、電源配線２１２は太い線材を使用する必要がある。また、半導体素子端子に大きな電流Ｉｄが流れる。半導体素子端子と接続配線間に接触抵抗があると、接触部が発熱し、半導体素子が破壊するという課題がある。
【００１０】
試験項目に対応させるための太い線材の配線の接続変更は、長時間を必要とし、また、配線の接続変更のための作業スペースを必要とするため、試験装置が大きくなるという課題がある。
【課題を解決するための手段】
【００１１】
本発明の半導体素子試験装置は、試験する半導体素子の素子端子２２６と接続する接続構造体２１８を有する。接続構造体２１８の一端には素子端子２２６と接触する接触部２２０を有し、接続構造体２１８の表面にはピートパイプ２２３が取り付けられている。接続構造体２１８は、隔壁２１７に形成された開口部２１６差し込むことにより、また／あるいは支持台３２３の溝に接続構造体に差し込むことにより、試験をする半導体素子１１７の素子端子２２６と電気的に接続が取られる。
【００１２】
本発明の半導体素子試験装置は、試験をするトランジスタ１１７を配置する半導体素子試験装置内の箇所（スペース）と、前記トランジスタ１１７の試験電流の発生、制御信号の発生、試験結果の取得をする回路基板の配置箇所とを分離している。分離のための隔壁を設けている。
【００１３】
前記試験をするトランジスタと回路基板との接続は、隔壁２１４に設けた開口部２１６を介して、フォークプラグ２０５（接続プラグ２０５）を挿入し、前記接続プラグ２０５と回路基板に有する導体板とを接触させることにより行う。
【発明の効果】
【００１４】
試験をするトランジスタ１１７の素子端子２２６と接続構造体２１８との接続部には接触抵抗があるため、大電流が流れると接触部が発熱する。本発明は、接続構造体２１８にヒートパイプ２２３が配置されているため、発熱した熱を効率よく熱伝導して逃がすことができる。素子端子２２６と接続構造体２１８は隔壁２１７の開口部２１６等から差し込む構造であるため、試験するトランジスタ１１７との脱着が容易であり、試験をするトランジスタ１１７との接続変更を短時間で行うことができる。
【００１５】
トランジスタ１１７を配置する半導体素子試験装置内の箇所（スペース）と、前記トランジスタ１１７の試験電流の発生、制御信号の発生、試験結果の取得をする回路基板の配置箇所を分離する隔壁２１４を設けている。隔壁２１４に設けた開口部２１６を介して、接続プラグ２０５を挿入し、前記接続プラグ２０５と回路基板に有する導体板２０４とを接続する。試験項目ごとの接続配線２１１の接続作業が不要であり、配線の接続変更のための作業スペースを必要とせず、半導体素子試験装置を小型化することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の電気素子試験装置の説明図である。
【図２】本発明の電気素子試験装置と電気素子との接続方法の説明図である。
【図３】本発明の電気素子試験装置の接続部の説明図である。
【図４】本発明の電気素子試験装置の接続部の説明図である。
【図５】本発明の電気素子試験装置の接続部の説明図である。
【図６】本発明の電気素子試験装置の接続部の説明図である。
【図７】本発明の電気素子試験装置と電気素子との接続方法の説明図である。
【図８】本発明の電気素子試験装置の構成図である。
【図９】本発明の電気素子試験装置の説明図である。
【図１０】本発明の電気素子試験装置の説明図である。
【図１１】本発明の電気素子試験装置の説明図である。
【図１２】電気素子の構造図および等価回路図である。
【図１３】電気素子の構造図および等価回路図である。
【図１４】本発明の電気素子試験装置の説明図である。
【図１５】本発明の電気素子試験装置と電気素子との接続方法の説明図である。
【図１６】本発明の接続構造体の構成図および説明図である。
【図１７】本発明の接続構造体の構成図および説明図である。
【図１８】本発明の接続構造体の構成図および説明図である。
【図１９】本発明の接続構造体の構成図および説明図である。
【図２０】本発明の接続構造体の構成図および説明図である。
【図２１】本発明の接続構造体の構成図および説明図である。
【図２２】本発明の接続構造体の構成図および説明図である。
【図２３】本発明の電気素子試験装置の接続部の説明図である。
【図２４】本発明の電気素子試験装置の接続部の説明図である。
【図２５】本発明の電気素子試験装置の説明図である。
【図２６】本発明の電気素子試験装置の構成図である。
【図２７】本発明の電気素子試験装置の説明図である。
【図２８】本発明の電気素子試験装置の説明図である。
【図２９】本発明の第１の実施例における電気素子試験装置の動作の説明図である。
【図３０】本発明の第１の実施例における電気素子試験装置の動作の説明図である。
【図３１】本発明の第１の実施例における電気素子試験装置の動作の説明図である。
【図３２】本発明の第１の実施例における電気素子試験装置の動作の説明図である。
【図３３】本発明の第１の実施例における電気素子試験装置の動作の説明図である。
【図３４】本発明の第２の実施例における電気素子試験装置の動作の説明図である。
【図３５】本発明の第３の実施例における電気素子試験装置の動作の説明図である。
【図３６】本発明の第４の実施例における電気素子試験装置の動作の説明図である。
【図３７】本発明の第４の実施例における電気素子試験装置の動作の説明図である。
【図３８】パワー半導体素子の説明図である。
【発明を実施するための形態】
【００１７】
以下、添付した図面を参照して、本発明の実施の形態に係るパワーサイクル試験等の電気素子試験装置および電気素子の試験方法を説明する。
【００１８】
明細書で記載する実施形態では、パワー半導体素子のうち、ＩＧＢＴを例にとって説明する。本発明はＩＧＢＴに限定されるものではなく、ＳｉＣ、ＭＯＳＦＥＴ、ＪＦＥＴ、トランジスタ等の各種のパワー半導体素子に適用することができる。また、トランジスタだけに適用されるものではなく、ダイオード等の２端子素子にも本発明は適用できる。
【００１９】
また、パワー半導体素子に限定されるものではなく、低電力用の半導体素子、信号制御用の半導体素子、抵抗素子、コンデンサ、コイル、水晶発振子、サーミスタ等の電子素子にも本発明は適用できることは言うまでもない。
【００２０】
発明を実施するための形態を説明するための各図面において、同一の機能を有する要素には同一の符号を付し、説明を省略する場合がある。また、本発明の実施例は、それぞれの実施例を組み合わせることができる。
【００２１】
図８は本発明のパワーサイクル試験装置（半導体素子試験装置）の構成図である。パワーサイクル試験装置は、チラー（冷却・加温装置）１３６と、加熱冷却プレート１３４、加熱冷却プレート１３４とチラー１３６間を循環する循環水パイプ１３５を有する。加熱冷却プレート１３４には、試験する半導体素子としてのトランジスタ１１７が積載されている。
試験をするトランジスタ１１７の温度情報Ｔｊが所定値となるように、電流Ｉｄ、ゲート電圧Ｖｇｓ、電圧Ｖｃｅを変化させて試験の条件を設定する。
【００２２】
温度情報Ｔｊが変化すると、トランジスタ１１７が劣化あるいは特性が変化していると判断し、トランジスタ１１７の試験を停止、あるいは制御方法を変更する。
【００２３】
なお、トランジスタ１１７に流す、あるいは印加する電流は定電流Ｉｄとして説明をするが、本発明はこれに限定するものではない。Ｉｄは所定周期あるいは所定時間等で変化する電流であってもよいことは言うまでもない。また、電流に限定するものではなく、電圧でもよい。
【００２４】
温度情報Ｔｊの変化で、トランジスタ１１７の特性変化を判定あるいは判定する。また、電圧Ｖｃｅが所定電圧になる時間、トランジスタ１１７の破壊までの時間等からトランジスタ１１７の特性変化、信頼性、寿命を評価する。
【００２５】
本発明の半導体の試験方法において、トランジスタ１１７の劣化あるいは特性変化にあわせて外部条件を変える。たとえば、トランジスタ１１７が発熱した場合は水温を下げる。水温を下げると、トランジスタ１１７に流れる電流を少なくすると、トランジスタ１１７の劣化、特性変化が進まず、結果、トランジスタ１１７の寿命が延びる。したがって、所定設定条件に対するトランジスタ１１７の寿命、信頼性特性を定量的に測定、判断することができる。
【００２６】
チラー１３６の循環水を加温または冷却することにより、トランジスタ１１７の温度を規定値あるいは所定値に維持する。また、試験条件に対応してトランジスタ等の温度を周期的に変化させ、また、一定に冷却し、また、加熱する。試験トランジスタの温度情報Ｔｊを測定し、測定した温度情報Ｔｊを一定値に維持するように、チラー１３６を制御する。
【００２７】
チラーは水や熱媒体の液温を管理しながら循環させることで、機器等の温度を一定に保つことができるように構成している。主に冷却に用いる場合が多いが、冷やすだけでなく温めることもできる。様々な温度の制御を実施できるように構成している。
【００２８】
制御ラック１３１には、トランジスタ１１７に試験電流、試験電圧を供給する電源装置１３２と、トランジスタ１１７を制御あるいは試験条件を設定する制御回路１３３を有している。
【００２９】
制御回路１３３には、トランジスタ１１７の温度情報Ｔｊが入力され、温度情報Ｔｊに基づいてチラー１３６を制御する。あるいは、温度情報Ｔｊを所定値にするように、チラー１３６を制御する。
【００３０】
なお、本明細書では循環水として説明するが、水に限定されるものではない。エチレングリコール、グリセリン、フロン等でも良いし、強制空冷であってもよい。チラー１３６は循環水パイプ１３５内の液体を、たとえば水温マイナス１℃からプラス１００℃までの範囲で制御して試験ユニットの加熱冷却プレート１３４に供給する。加熱冷却プレート１３４は十分に大きな熱容量を持っている。
【００３１】
上記実施形態では加熱冷却プレート１３４を使用したが、加熱プレートと冷却プレートを別体とし、加熱冷却プレート以外の熱源・冷熱源を用いて加熱・冷却するものであってもよい。
【００３２】
図１１は本発明の第１の実施例における半導体素子試験装置（たとえば、パワートランジスタを試験するパワーサイクル試験装置）の構成図である。また、図２９は半導体素子試験装置の等価回路図あるいは説明図である。
【００３３】
電源装置１３２は電流電源回路１２１とスイッチ回路１２２を有する。電流電源回路１２１は、トランジスタ１１７を試験するための大電流の定電流Ｉｄを出力する。電流電源回路１２１は、コントロール回路基板１１１（コントローラ１１１）からの制御信号に同期させて電力（電流、電圧）を供給すると共に、供給された電力を用いて前記負荷を設定された定電流または定電圧で駆動する。また、電流電源回路１２１は、出力する最大電圧値を設定することができる。
【００３４】
スイッチ回路１２２（ＳＷａ）は、電流電源回路１２１が出力する定電流の供給をオン（供給）オフ（遮断）させる。スイッチ回路１２２はコントロール回路基板（コントローラ）１１１からの信号に基づき、オン(定電流を出力)またはオフ（定電流を遮断）に設定または制御される。通常、スイッチ回路１２２は試験開始前にオンされ、半導体素子の試験中は常時、オン状態に維持される。
【００３５】
図１１において、１台の電流電源回路１２１を図示している。電流電源回路１２１は１台に限定されるものではない。たとえば、本発明の半導体素子試験装置において、２台以上の電流電源回路１２１を保有させてもよい。電流電源回路１２１の台数が増加するほど、多種多様な電流波形Ｉｄを発生させることができる。
【００３６】
本発明の実施例において、電源装置１３２は電流を出力する電流電源回路１２１を有するとして説明するが、電流電源回路１２１は定電流を出力するものに限定されるものではない。
【００３７】
たとえば、電流電源回路１２１に最大電圧を設定できるものを使用する。一定の条件で、設定された最大電圧において、所定の定電流を出力できるように機能させることが例示される。また、定電流を出力する場合に、出力端子電圧を所定の最大電圧を設定できるように構成されることが例示される。本発明の半導体素子試験装置において、電流電源回路１２１は、定電流のみ出力する装置ではなく、電圧、電流を出力できる電源装置であってもよいことは言うまでもない。
【００３８】
図１１等の実施例において、電流電源回路１２１で電流Ｉｄを発生させるとして説明するが、電流Ｉｄは、トランジスタ１１７のオン抵抗の状態に応じて、印加電圧を調整することによっても実現できる。したがって、本発明の半導体素子試験装置において、電流を出力する電流電源回路１２１に限定するものではなく、電圧出力の電源装置で構成しても良いことはいうまでもない。
【００３９】
電流Ｉｄは、トランジスタ１１７のゲート電圧の電圧値の制御によっても実現できる。本明細書では、電流電源回路１２１の制御によって、トランジスタ１１７に所定の電流を印加するとして説明する。しかし、これに限定するものはなく、トランジスタ１１７のゲート端子ｇの電圧、トランジスタ１１７のコレクタ端子ｃの電圧を調整あるいは制御してもよいことは言うまでもない。
【００４０】
本発明の第１の半導体素子の試験方法の実施例では、説明を容易にするため、定電流Ｉｄは電流電源回路１２１が発生するとしている。トランジスタ１１７に流す電流Ｉｄは電流電源回路１２１を動作させることにより供給する。電流電源回路１２１はコントロール回路基板（コントローラ）１１１からの信号によりオン／オフ制御される。デバイス制御回路基板２０９はコントロール回路基板（コントローラ）１１１によりタイミング制御される。
【００４１】
トランジスタ１１７のエミッタ端子ｅは接地（グランド）されている（接地ラインと接続されている）。トランジスタ１１７のゲート端子ｇには、ゲートドライバ回路１１３が接続されている。
【００４２】
サンプル接続回路２０３内には、ゲートドライバ回路１１３、可変抵抗回路１２５、定電流回路１１８、オペアンプ（バッファ回路）１１６が配置または形成されている。サンプル接続回路２０３は、試験を行うトランジスタ１１７に近い位置に配置できるように、デバイス制御回路基板２０９から分離されて配置されている。
【００４３】
サンプル接続回路２０３は、試験する各トランジスタ１１７に１つのサンプル接続回路２０３を設けることが好ましいが、これに限定するものではなく、複数のトランジスタ１１７に対して、複数の信号回路を含む１つのサンプル接続回路２０３を配置してもよい。
【００４４】
サンプル接続回路２０３は、コネクタ２０２の接続ピン２０６でトランジスタ１１７と接続されている。ゲートドライバ回路１１３とトランジスタ１１７のゲート端子ｇ間は、３０ｍｍ以下の短距離となるように配置されている。ゲートドライバ回路１１３とトランジスタ１１７のゲート端子ｇ間が長いとゲート端子ｇにノイズ等が重畳され、トランジスタ１１７が誤動作してトランジスタ１１７の破壊に直結する。
【００４５】
図９に図示するように、デバイス制御回路基板２０９は半導体素子試験装置の筐体２１０のＢ室に配置される。筐体２１０は半導体試験装置の電源装置１３２、駆動回路、加熱冷却プレート１３４が組み込まれたフレームあるいは装置本体である。サンプル接続回路２０３は、試験するトランジスタ１１７に近い位置に配置するため、半導体素子試験装置の筐体２１０のＣ１室に配置される。サンプル接続回路２０３は筐体２１０の側面に配置されたコネクタ２０８と接続される。コネクタ２０８の接続ピン２０６に接続された配線は、Ｂ室のデバイス制御回路基板２０９と接続されている。
【００４６】
筐体２１０は箱状のものだけでなく、たとえば部屋であってもよい。部屋の中に電流電源回路１２１が配置されるイメージである。隔壁２１４、隔壁２１５、隔壁２１７は部屋の壁であってもよい。
【００４７】
図９に図示するように、試験をする半導体素子１１７（トランジスタ等）はＣ１室に配置される。トランジスタ１１７等は、加熱冷却プレート１３４に密着して配置・固定される。
必要に応じて、図１５に図示するように、トランジスタ１１７等は、加熱冷却プレート１３４ａと加熱冷却プレート１３４ｂに挟持されて固定される。
【００４８】
以上のように、本発明は、筐体２１０がＣ１室等の複数の領域に区分されている。Ｃ１室には、ドライエア（乾燥気体、露点温度が低い気体）が注入されるように構成されている。Ｃ１室は空気圧力がかかり、Ｃ１室に注入されたエアは、開口部２１６等を介して排出される。
【００４９】
図１、図９等に図示するように、接続構造体２１８は、Ｃ２室から隔壁２１７の開口部２１６から差し込まれる。接続構造体２１８を差し込むことにより、トランジスタ１１７の素子端子２２６と接続構造体２１８とが電気的に接続が取られ、トランジスタ１１７に定電流（試験電流）Ｉｄを印加できるようになる。また、図２３、図２４に図示するように、接続構造体２１８は、支持台３２３の溝に配置され、トランジスタ１１７の素子端子２２６に差し込まれる。接続構造体２１８を差し込むことにより、トランジスタ１１７の素子端子２２６と接続構造体２１８とが電気的に接続が取られる。
【００５０】
隔壁２１７は、静電シールド、接続構造体２１８の保持としての機能がある。別途、静電シールド機能構成物、接続構造体２１８の固定あるいは保持台を配置または構成する場合は、隔壁２１７を省略することができることは言うまでもない。
また、隔壁２１７がない場合、接続構造体２１８にトランジスタ１１７の素子端子２２６を位置決めして固定してもよいことはよいことは言うまでもない。
【００５１】
隔壁（隔壁２１４、隔壁２１５、隔壁２１７）は、各室（Ｃ１室、Ｃ２室、Ａ室、Ｂ室）を分離する機能と、外気が流入しないようにする機能がある。特に、Ｃ１室は、低温状態の試験で結露することがあるため、Ｃ１室にはドライエアを流入させる。Ｃ１室に流入したドライエアは、開口部２１６から他の室に排出される。しかし、開口部２１６の開口が大きいと、大量のドライエアが必要になる。したがって、開口部２１６は、接続部材としてのフォークプラグ２０５、接続構造体２１８が丁度、挿入されるサイズにすることが好ましい。
【００５２】
接続構造体２１８に他端には、固定ネジ２２１が取り付けられ、接続配線２１１が接続構造体２１８に接続されている。接続配線２１１の他端には接続部材としてのフォークプラグ２０５が取り付けられている。
接続構造体２１８は、銅あるいは銅合金で形成され、表面が銀またはニッケルでめっきされている。
【００５３】
固定ネジ２２１はネジに限定されるものではなく、接続構造体２１８に接続配線２１１を電気的に接続できるものであればいずれのものでもよい。また、固定ネジ２２１はバネ（図示せず）で押圧により接触できるものであっても良いことは言うまでもない。
【００５４】
サンプル接続回路２０３はコネクタ２０８の接続ピン２０６によりデバイス制御回路基板２０９と接続されている。サンプル接続回路２０３は試験する各トランジスタ１１７に対応して個別に配置され、サンプル接続回路２０３は容易に取り外しが可能なように構成されている。
コネクタ２０８、コネクタ２１３はコネクタに限定されるものではなく、配線を電気的に接続、非接続にできるものであれば、いずれのものであってもよい。
【００５５】
図３は本発明の半導体素子試験装置における接続構造体２１８の説明図である。図３（ａ）は裏面を模式的に図示した図であり、図３（ｂ）は側面を模式的に図示した図である。
【００５６】
接続構造体２１８の表面の凹部２３４には、ヒートパイプ２２３が密着されている。接続構造体２１８の表面とヒートパイプ間に熱伝導性グリス、放熱用シリコーンオイルコンパウンドを塗付してもよい。
【００５７】
本発明の接続構造体２１８は、接続金具部２３３側面にヒートパイプ２２３が配置されている。ヒートパイプ金具２３１と接続金具部２３３とは一体化されることが好ましい。接続金具部２３３と素子端子２２６が電気的に接触し、半導体素子１１７等に試験電流が供給される。
【００５８】
接続金具２３２は素子端子２２６と接触して、接続金具部２３３と接続金具２３２間に素子端子２２６を挟持する。接続金具２３２は金属等の導電物であることは要求されない。接続金具２３２側に試験電流が流れないように構成することが好ましい。
【００５９】
本発明の接続構造体２１８には、凹部２３４が形成され、凹部２３４にヒートパイプ２２３がはめ込むように形成されている。接続構造体２１８のヒートパイプ金具２３１の線膨張率は、ヒートパイプ２２３パイプの線膨張率よりも小さい材料が採用されている。
【００６０】
接続構造体２１８の素子端子２２６との接続部は、発熱し接続構造体２１８は加熱される。したがって、ヒートパイプ２２３およびヒートパイプ金具２３１が加熱される。加熱により、ヒートパイプ２２３およびヒートパイプ金具２３１が膨張する。
【００６１】
本発明は、接続構造体２１８のヒートパイプ金具２３１の線膨張率は、ヒートパイプ２２３パイプの線膨張率よりも小さい材料が採用、あるいは、接続構造体２１８のヒートパイプ２２３パイプの線膨張率はヒートパイプ金具２３１の線膨張率よりも大きい材料が採用されている。ヒートパイプ２２３材料が凹部２３４内で膨張が大きくなりヒートパイプ２２３が凹部２３４により、より強固に、嵌め込まれる。したがって、ヒートパイプ２２３がはずれることがない。
【００６２】
ヒートパイプ金具２３１の材料として、銅（線膨張率１６．８）、黄銅（線膨張率１９）、鉄（線膨張率１２．１）、ステンレス（ＳＵＳ３０４）（線膨張率１７．３）が例示される。ヒートパイプ２２３の材料としてヒートパイプ金具２３１より線膨張率が大きい材料、たとえば、アルミニウム（線膨張率２３）、錫（線膨張率２６．９）、鉛（線膨張率２９．１）が例示される。中でも、ヒートパイプ金具２３１の材料として、銅（線膨張率１６．８）、ヒートパイプ２２３の材料として、アルミニウム（線膨張率２３）を採用することが好ましい。
【００６３】
温度の上昇に対応して長さが変化する割合を線膨張率（線膨張係数）と言う。また、同様に体積の変化する割合を体積膨張率と言う。線膨張率をα、体積膨張率をβとすると、β≒３αの関係がある。熱膨張率は、温度の上昇によって物体の長さ・体積が膨張（熱膨張）する割合を、温度当たりで示したものである。熱膨張係数とも呼ばれる。
【００６４】
本発明は、接続構造体２１８のヒートパイプ金具２３１の線膨張率は、ヒートパイプ２２３パイプの線膨張率よりも小さい材料が採用、あるいは、接続構造体２１８のヒートパイプ２２３パイプの線膨張率はヒートパイプ金具２３１の線膨張率よりも大きい材料が採用することが好ましいとしたが、線膨張率を熱膨張係数、体積膨張率に置き換えてもよいことはいうまでもない。
【００６５】
凹部２３４はヒートパイプ金具２３１に形成されている。凹部２３４にはめ込むようにヒートパイプ２２３が配置されている。凹部にヒートパイプ２２３を配置することによりヒートパイプ２２３が損傷するリスクが低下する。
【００６６】
ヒートパイプ金具２３１は、電気伝導性があり、熱伝導性のよい金属で構成される。金属して銅、銀が例示される。その他、金属以外のカーボン等を採用することもできる。
【００６７】
熱伝導性グリスは、窒化ホウ素(ボロン)を配合したものを使用することが好ましい。放熱用シリコーンオイルコンパウンドは、シリコーンオイルを基油にアルミナ等熱伝導性のよい粉末を配合したものを使用することが好ましい。
ヒートパイプ２２３とは、密閉容器内に少量の液体（作動液）を真空密封し、内壁に毛細管構造（ウイック）を備えたものである。
【００６８】
ヒートパイプの一部が加熱されると加熱部で作動液が蒸発（蒸発潜熱の吸収）し、低温部に蒸気が高速（音速）で移動する。蒸気が低温部で凝縮（蒸発潜熱の放出）し、凝縮した作動液がウイックの毛細管現象で加熱部に還流する。以上の相変化が外力なしに連続的に繰り返されることによって、瞬時に熱が移動することにより、半導体素子の端子部で発熱した熱を高速にかつ効率よく伝熱することができる。
【００６９】
ヒートパイプ２２３は、コンテナ（銅パイプ）を複数本配列することにより、構成されている。コンテナの内部は高度な減圧状態であり、ウィック（毛細管構造）と適量の作動液（純水等）を有している。
作動液として、純水の他、メタノール（メチルアルコール）、アセトン、ナトリウム、水銀、フロン系冷媒、アンモニアを使用してもよい。
ウイック材には、アルミニウム、銅、ステンレス、焼結合金，金網，発泡メタル、セラミック等が用いられる。
【００７０】
接続構造体２１８は金属に限定されるものではない。たとえば、セラミック、グラファイト、グラファイトと銅またはアルミニウムの複合材料等の非金属物質で構成してもよいことは言うまでもない。接続構造体２１８に直接に電流を通電する構成の場合は、接続構造体２１８は、銅等の金属材料で構成する。接続構造体２１８の表面は、銀、ニッケル等でめっきすることが好ましい。
【００７１】
図３に図示するように、接続構造体２１８は、主としてヒートパイプ金具２３１、接続金具２３２、接続金具部２３３からなる。接続金具２３２と接続金具部２３３間に半導体素子の素子端子２２６が差し込まれる。
【００７２】
図１２は試験をする半導体素子１１７の説明図である。半導体素子１１７としてトランジスタを例示している。トランジスタ１１７は大電流を印加するＰ端子（トランジスタ１１７のコレクタ端子）と大電流を印加するＮ端子（トランジスタ１１７のエミッタ端子）を有する。エミッタ端子とコレクタ端子間にはダイオードＤｉが形成または付加されている。Ｐ端子とＮ端子に試験電流Ｉｄを印加する。
【００７３】
トランジスタ１１７には、コレクタ端子ｃ、ゲート端子ｇ、エミッタ端子ｅが配置されている。ゲート端子ｇには、トランジスタ１１７をオンオフさせる信号Ｖｇｓを印加する。エミッタ端子ｅとコレクタ端子ｃには、定電流回路１１８からダイオードＤｉに定電流Ｉｃを流す。
【００７４】
接続金具２３２と接続金具部２３３間には、接点部２２５ａ、接点部２２５ｂが配置されている。  接点部２２５として、白金、金、銀、タングステン、銅、ニッケル、またはそれらを組合せた合金が用いられる。また、銀−酸化物接点材料（Ａｇ＋ＺｎＯ、Ａｇ＋ＳｎＯ２、Ａｇ＋ＳｎＯ２  Ｉｎ２Ｏ３、Ａｇ＋、Ａｇ＋ＳｎＯ２  Ｓｎ２Ｂｉ２Ｏ７）を用いることも好ましい。
【００７５】
一例として、接続金具部２３３はヒートパイプ金具２３１と一体化されている。接続金具２３２は接続金具部２３３に固定ネジ２２４ｂで固定される。固定ネジ２２４ｂを締め付けることにより半導体素子の素子端子２２６を固定する。ヒートパイプ金具２３１の左端には接続配線２１１が固定ネジ２２１で固定される。
【００７６】
図１５は素子端子２２６を接続構造体２１８に接続した状態の説明図である。接点部２２５ａと接点部２２５ｂ間に素子端子２２６が挟持されている。接続金具２３２は固定ネジ２２４ｂにより素子端子２２６と固定される。
【００７７】
トランジスタ１１７は加熱冷却プレート１３４ａに固定され、さらに加熱冷却プレート１３４ｂで狭持される。トランジスタ１１７は加熱冷却プレート１３４により試験温度に適切に維持される。凹部２３４内にヒートパイプ２２３が取り付けられている。
【００７８】
接続構造体２１８から素子端子２２６に試験の定電流Ｉｄが印加される。定電流Ｉｄは数百アンペア（Ａ）と大きい。素子端子２２６は小さく、接点部２２５と素子端子２２６とは接触抵抗がある。そのため、大電流が素子端子２２６に流れると接点部２２５で発熱する。
【００７９】
発熱は試験をするトランジスタ１１７に伝導し、トランジスタ１１７を過熱する。過熱によりトランジスタ１１７が劣化あるいは素子端子２２６が焼損する可能性がある。したがって、接点部２２５での発熱を速やかに放熱する必要がある。
【００８０】
本発明の接続構造体２１８はヒートパイプ２２３を有している。接点部２２５での発熱は、ヒートパイプ２２３で伝熱される。したがって、接点部２２５の熱は速やかに接点部２２５から除去される。
【００８１】
Ｃ１室とＣ２室間には隔壁２１７が配置されている。図１４に図示するように、隔壁２１７には開口部２１６が形成されている。開口部２１６ａ１に接続構造体２１８ａ１が挿入され、開口部２１６ｂ１に接続構造体２１８ｂ１が挿入される。開口部２１６ａ２に接続構造体２１８ａ２が挿入され、開口部２１６ｂ２に接続構造体２１８ｂ２が挿入される。開口部２１６ａｎに接続構造体２１８ａｎが挿入され、開口部２１６ｂｎに接続構造体２１８ｂｎが挿入される。
【００８２】
たとえば、図３６の半導体素子試験装置では、接続構造体２１８ａ１の接続金具２３２と接続金具部２３３間に試験をするトランジスタ１１７Ｑ１のＰ端子が挟持されて電気的に接続される。また、接続構造体２１８ｂ１の接続金具２３２と接続金具部２３３間に試験をするトランジスタ１１７Ｑ１のＮ端子が挟持されて電気的に接続される。
【００８３】
同様に、接続構造体２１８ａ２の接続金具２３２と接続金具部２３３間に試験をするトランジスタ１１７Ｑ２のＰ端子が挟持されて電気的に接続される。また、接続構造体２１８ｂ２の接続金具２３２と接続金具部２３３間に試験をするトランジスタ１１７Ｑ２のＮ端子が挟持されて電気的に接続される。
【００８４】
同様に、接続構造体２１８ａｎの接続金具２３２と接続金具部２３３間に試験をするトランジスタ１１７ＱｎのＰ端子が挟持されて電気的に接続される。また、接続構造体２１８ｂｎの接続金具２３２と接続金具部２３３間に試験をするトランジスタ１１７ＱｎのＮ端子が挟持されて電気的に接続される。
【００８５】
隔壁２１７には電磁シールド板、静電シールド板、あるいは電磁シールド網、静電シールド網等が配置され、電源装置１３２、Ｂ室の駆動回路系からのノイズが遮蔽され、ノイズはＣ１室には印加されない。また、トランジスタ１１７のオンオフにより発生するノイズが、Ｂ室の駆動回路系には印加されない。
【００８６】
図１は、トランジスタ１１７と接続構造体２１８の接続状態を説明する説明図である。トランジスタ１１７は加熱冷却プレート１３４ａに密着して固定される。固定はバネ（図示せず）により行われる。密着は、熱伝導性グリス、放熱用シリコーンオイルコンパウンドを塗付してもよい。必要に応じて、図１５に図示するように、トランジスタ１１７の上側にも加熱冷却プレート１３４ｂが配置され、トランジスタ１１７を所定の温度条件に設定できるようにする。
【００８７】
トランジスタ１１７の端子（エミッタ端子ｅ、ゲート端子ｇ、コレクタ端子ｃ）には、コネクタ２０２が接続される。コネクタ２０２には信号配線２２２が引き出される。信号配線２２２に、トランジスタ１１７のゲート端子ｇに印加する制御信号Ｖｇｓ、定電流回路１１８からの定電流Ｉｃが印加される。
【００８８】
接続構造体２１８ａは隔壁２１７の開口部２１６ａにＣ２室側から挿入される。接続構造体２１８ｂも同様に隔壁２１７の開口部２１６ｂにＣ２室側から挿入される。接続構造体２１８を挿入すると、接続金具２３２と接続金具部２３３間に素子端子２２６が挟まる。この状態で、固定ネジ２２４ｂを締めることによりトランジスタ１１７の素子端子２２６と接続構造体２１８とが電気的接続される。
【００８９】
試験を行うトランジスタ１１７は加熱冷却プレート１３４に密着させて固定させる必要があるため、容易に取り外すことが難しい。トランジスタ１１７の取り付け作業は、最初に試験を行う複数個のトランジスタ１１７を加熱冷却プレート１３４に固定する。次に、最初に試験を行うトランジスタ１１７を選択して接続構造体２１８を素子端子２２６に取り付ける。
【００９０】
選択するトランジスタ１１７は、選択するトランジスタ１１７が位置する開口部２１６にＣ２室側から接続構造体２１８を挿入して素子端子２２６と電気的接続を行う。
【００９１】
トランジスタ１１７との電気的接続は、接続構造体２１８を挿入する位置を選択するだけであるので容易である。また、接続構造体２１８に接続された接続配線２１１の印加信号を変更することにより、トランジスタ１１７の試験条件、試験内容を容易に変更することができる。
【００９２】
素子端子２２６は、接点部２２５ａと接点部２２５ｂにより圧力をかけて挟持される。接続構造体２１８の一端には接続配線２１１が接続され、接続配線２１１から定電流Ｉｄがトランジスタ１１７に印加される。接続構造体２１８の裏面側にはヒートパイプ２２３が配置されている。
【００９３】
素子端子２２６には、数百アンペア（Ａ）の電流が流れる。接点部２２５にわずかな抵抗があっても、数百アンペア（Ａ）の電流により、大きな熱が発生し、素子端子２２６部を過熱する。過熱されるとトランジスタ１１７をも過熱することになり、過熱によりトランジスタ１１７が劣化あるいは破壊する。
【００９４】
本発明は、接点部２２５で発生した熱はヒートパイプ２２３により接続構造体２１８の接続配線２１１側に伝熱される。したがって、接点部２２５が過熱されることはない。接続構造体２１８の下側には冷却ファン２２７が配置され、ヒートパイプ２２３の熱を放熱させる。
図２は本発明の半導体試験装置における半導体素子１１７と接続構造体２１８との接続方法を説明する説明図である。
【００９５】
Ｃ１室とＣ２室間に隔壁２１７が設けられている。隔壁２１７に図１４に図示するように、試験するトランジスタ１１７等の位置に対応して開口部２１６が形成されている。隔壁２１７の開口部２１６と接続構造体２１８の固定台（図示せず）により、接続構造体２１８は水平あるいは安定に位置決めされ、固定される。
【００９６】
図２（ａ）に図示するように、試験をするトランジスタ１１７は、加熱冷却プレート１３４ａに密着されて位置決めされ、また、固定される。トランジスタ１１７と加熱冷却プレート１３４ａ間は熱伝導性グリス、放熱用シリコーンオイルコンパウンドが塗付されている。
【００９７】
トランジスタ１１７の端子（エミッタ端子ｅ、ゲート端子ｇ、コレクタ端子ｃ）には脱着可能なコネクタ２０２が接続される。コネクタ２０２には信号配線２２２が接続され、信号配線２２２はサンプル接続回路２０３に接続されている。
【００９８】
サンプル接続回路２０３とコネクタ２０２間の信号配線２２２は極力短くなるように形成する。信号配線２２２が長いと信号配線２２２にノイズが重畳され、トランジスタ１１７が誤動作する。たとえば、トランジスタ１１７のゲート端子ｇにノイズが重畳されると、トランジスタ１１７がオンし、トランジスタ１１７が破壊する可能性がある。信号配線２２２はツイスト配線とするか、同軸ケーブルのようにシールドがある配線を使用する。
【００９９】
図９に図示するようにコネクタ２０８は筐体２１０の側面に設けられたものであり、コネクタ２０８とＢ室に配置されたデバイス制御回路基板２０９とは信号配線２３５により接続されている。デバイス制御回路基板２０９から、ゲートドライバ回路１１３、ゲート信号制御回路１１２、温度測定回路１１５、可変抵抗回路１２５、オペアンプ回路１１６の制御信号あるいは出力信号が入出力される。
【０１００】
図２（ｂ）に図示するように、開口部２１６ａに接続構造体２１８ａが挿入される。接続構造体２１８ａは、開口部２１６ａに挿入されることにより、接続構造体２１８ａの先端の接続金具２３２と接続金具部２３３間にトランジスタ１１７の素子端子２２６ａが挟持される。接続構造体２１８ａと素子端子２２６ａの連結後、固定ネジ２２４ｂ１を締め付けることにより、接点部２２５と素子端子２２６が良好な電気的接続を実現できる。
【０１０１】
同様に、開口部２１６ｂに接続構造体２１８ｂが挿入される。接続構造体２１８ｂは、開口部２１６ｂに挿入されることにより、接続構造体２１８ｂの先端の接続金具２３２と接続金具部２３３間にトランジスタ１１７の素子端子２２６ｂが挟持される。接続構造体２１８ｂと素子端子２２６ｂの連結後、固定ネジ２２４ｂ２を締め付けることにより、接点部２２５と素子端子２２６が良好な電気的接続が実現できる。
【０１０２】
接続構造体２１８の裏面には、ヒートパイプ２２３の熱を除去するための冷却ファン２２７が配置される。冷却ファン２２７は素子端子２２６、ヒートパイプ２２３の過熱状況に応じて回転速度が制御される。
【０１０３】
図３の実施例では、接続構造体２１８のヒートパイプ金具２３１の凹部２３４に、ヒートパイプ２２３を取り付けるとした。しかし、本発明はこれに限定するものではない。
【０１０４】
たとえば、図４に図示するように、接続構造体２１８を構成してもよい。図４において、図４（ａ）は接続構造体２１８の裏面（下面）を模試的に図示したものであり、図４（ａ）は接続構造体２１８の表面（上面）を模試的に図示したものである。
【０１０５】
図４において、凹面２３４ａにヒートパイプ２２３ａが配置されている。ヒートパイプ２２３ａは、接続金具部２３３部まで形成または配置されている。接続金具部２３３部まで形成または配置することにより、素子端子２２６の発熱をより効率よく伝熱することができる。
【０１０６】
図４（ｂ）に図示するように、凹面２３４ｂにヒートパイプ２２３ｂが配置されている。ヒートパイプ２２３を接続構造体２１８の両面に配置することにより、より素子端子２２６の発熱をより効率よく伝熱することができる。
【０１０７】
図３の実施例等は、冷却ファン２２７でヒートパイプ２２３等を冷却するとしたが、本発明はこれに限定するものではない。たとえば、図５に図示するように、ヒートパイプ２２３に密着するように、放熱フィン２２８を形成または配置してもよい。ヒートパイプ２２３内を伝熱する熱が効率よく放熱フィン２２８に伝熱され、よりヒートパイプ２２３の伝熱、放熱効果が高まる。
【０１０８】
図５の放熱フィン２２８は開口部２１６部に該当する箇所には形成あるいは配置されていない。接続構造体２１８はＣ２室からＣ１室側に開口部２１６を介して挿入される。開口部２１６はＣ１室の密閉性を保つため、開口部２１６は接続構造体２１８の断面積＋αのサイズの開口部となっている。したがって、放熱フィン２２８が接続構造体２１８に形成または配置されていると、開口部２１６に挿入できない。そのため、隔壁２１７を基準としてトランジスタ１１７の素子端子２２６と接続される側には放熱フィン２２８は形成または配置されていない。
【０１０９】
また、図６に図示するように、接続構造体２１８内に、循環水パイプ１３５を形成または配置し、接続構造体２１８を冷却してもよい。循環水パイプ内を流れる冷媒により接続構造体２１８が冷却されて、ヒートパイプ２２３内の伝熱が効率よく接続構造体２１８に伝達される。したがって、素子端子２２６で発生した熱が効率よく放熱される。
【０１１０】
図１２のトランジスタ１１７（半導体素子１１７）は、素子端子２２６が素子端子２２６ａ（Ｐ）と素子端子２２６ｂ（Ｎ）の２端子であった。しかし、図１３に図示するように、トランジスタ１１７の素子端子２２６が素子端子２２６ａ（Ｐ）、素子端子２２６ｂ（Ｎ）と素子端子２２６ｃの３端子のものもある。本発明の半導体素子試験装置および半導体素子の試験方法は、多種多様な半導体素子１１７を試験することができる。
【０１１１】
図１３の半導体素子１１７はトランジスタ１１７ｍとトランジスタ１１７ｓの２つのトランジスタが１つのパッケージに配置されているものである。トランジスタ１１７ｓのコレクタ端子ｃが素子端子２２６ａに接続される。トランジスタ１１７ｓのエミッタ端子ｅとトランジスタ１１７ｍのコレクタ端子ｃが接続され、中点が素子端子２２６ｃに接続されている。トランジスタ１１７ｍのエミッタ端子ｅが素子端子２２６ｂに接続されている。
【０１１２】
トランジスタ１１７ｍには、エミッタ端子ｅ１、ゲート端子ｇ１、コレクタ端子ｃ１が接続されている。トランジスタ１１７ｓには、エミッタ端子ｅ２、ゲート端子ｇ２、コレクタ端子ｃ２が接続されている。
【０１１３】
図７は、３つの素子端子２２６（素子端子２２６ａ（Ｐ）、素子端子２２６ｂ（Ｎ）、素子端子２２６ｃ（Ｏ））を有するトランジスタ１１７（半導体素子１１７）と接続構造体２１８との接続状態を図示した説明図である。
【０１１４】
図７において、接続構造体２１８ａと素子端子２２６ａとの接続、接続構造体２１８ｂと素子端子２２６ｂとの接続は、図１、図２で説明した内容と同様であるので説明を省略する。
【０１１５】
図７において、接続構造体２１８ａにはヒートパイプ２２３ａが、接続構造体２１８ｂにはヒートパイプ２２３ｂが形成または配置されているのに対し、接続構造体２１８ｃには、ヒートパイプ２２３が形成または配置されていない。接続構造体２１８ｃは素子端子２２６ｃに接続されている。トランジスタ１１７の素子端子２２６ｃ（Ｏ）には大きな電流が流れない。したがって、素子端子２２６ｃが過熱されることはない。接続構造体２１８ｃにはヒートパイプ２２３を形成する必要がない。接続構造体２１８ｃを他の接続構造体２１８（接続構造体２１８ａ、接続構造体２１８ｂ）よりも細く形成することにおり、接続構造体２１８とトランジスタ１１７の素子端子２２６との接続が容易になる。また、トランジスタ１１７を配置するスペースが狭くても良いため、加熱冷却プレート１３４に搭載できるトランジスタ１１７の数を多くすることができる。
【０１１６】
なお、接続構造体２１８ｃにヒートパイプ２２３を形成または配置してもよいことは言うまでもない。他の事項等については、図１、図２の実施例と同様あるいは類似であるので説明を省略する。
【０１１７】
図１５の実施例では、素子端子２２６は接点部２２５ａと接点部２２５ｂに挟持されて、電気的接続がとられる。トランジスタ１１７の素子端子２２６に供給される電流は、接続金具部２３３に主として流れるが、接続金具２３２から素子端子２２６に流れる電流がある。
接続金具２３２に流れる電流は、固定ネジ２２４ｂ  −＞  接続金具２３２  −＞  接点部２２５ｂ  −＞  素子端子２２６に流れる。
素子端子２２６に流れる電流は数百Ａと大きい場合があり、固定ネジ２２４ｂ部等で接続抵抗が高いと発熱し、発熱部が焼損する。
【０１１８】
本明細書、図面では接続金具２３２のように、導電性のある金具であるように表現しているが、接続金具２３２は導電性のある金属であることは要求されない。樹脂材料等で構成してもよいことは言うまでもない。
図１６は、本発明の他の実施例における接続構造体２１８と素子端子２２６との接続方法、接続構造を説明する説明図である。
【０１１９】
押圧具取付け板３１３と接続金具部２３３間に素子端子２２６を挟持させる構成である。押圧具取付け板３１３には押圧具３１１ａ、押圧具３１１ｂが取り付けられている。押圧具３１１は、たとえば、金属からなる板バネが例示される。なお、押圧具３１１は、シリコン樹脂材料等の非導電物で形成してもよい。押圧具取付け板３１３に押圧具３１１がはめ込まれている。押圧具３１１の表面は粗面化し、素子端子２２６を適切に押圧できるように構成することが好ましい。
【０１２０】
押圧具３１１と接続金具部２３３の平面間に素子端子２２６が挟持される。押圧具３１１の押圧により、素子端子２２６と接続金具部２３３とが電気的に接続される。押圧具３１１は導電性であることは要求されない。
【０１２１】
接続金具部２３３はヒートパイプ金具２３１とは一体化されて構成することが好ましい。接続金具２３２は接続金具部２３３に固定ネジ２２４ｂで固定される。固定ネジ２２４ｂを締め付けること、あるいは配置することにより半導体素子の素子端子２２６を固定する。ヒートパイプ金具２３１の左端には接続配線２１１が固定ネジ２２１で固定される。
接続金具部２３３は、ネジ穴２３８ｂ１、ネジ穴２３８ｂ２に挿入されたネジ２２４ｂにより、接続金具２３２と接続して固定される。
【０１２２】
ネジ２２４はリン青銅、ステンレス等の金属材料が例示されるが、これに限定されるものではない。樹脂材料等の非導電性材料で作製してもよい。その他、スポンジ等のように緩衝材の構成であってもよい。
【０１２３】
押圧具取付け板３１３は、両端に凸部２５１が形成され、接続金具２３２は両端に溝部２５２が形成されている。押圧具取付け板３１３の凸部２５１は、接続金具２３２の溝部２５２にはめ込まれる。押圧具取付け板３１３の凸部２５１と、接続金具２３２の溝部２５２とは電気的に接触するように構成されている。
【０１２４】
図１８は、図１６の押圧取り付け板３１３の説明図および構成図である。図１８（ａ）は、押圧取り付け板３１３の側面図であり、図１８（ｂ）は押圧取り付け板３１３を裏面から見た底面図である。
【０１２５】
図１８（ｂ）に図示するように、押圧取り付け板３１３を裏面には、複数の押圧具３１１ａ、複数の押圧具３１１ｂがマトリックス状に配置されている。また、図１８（ａ）に図示するように、押圧具３１１が押圧取り付け板３１３にはめ込まれている。
【０１２６】
押圧取り付け板３１３には位置決めネジ穴２４０が形成され、位置決め固定ネジ２３７が位置決めネジ穴２４０に挿入される。また、押圧取り付け板３１３にはバネ穴２３９が形成され、バネ２３６がバネ穴２３９に挿入される
図１６の実施例は、バネ（圧力金具）２３６で、押圧具３１１と素子端子２２６間に適正な圧力が印加され、良好な電気的接続が維持される。
【０１２７】
図１６の実施例では、バネ（圧力金具）２３６は接点部２２５のバネ穴２３９に挿入されている。バネ（圧力金具）２３６、接点部２２５、接続金具２３２が導電材料で構成されている場合、素子端子２２６  −＞  接点部２２５  −＞  バネ（圧力金具）２３６  −＞  接続金具２３２に電気が流れる場合がある。この場合、バネ（圧力金具）２３６の抵抗値が大きい場合、バネ（圧力金具）２３６に電流が流れ、バネが発熱して焼損する場合がある。
【０１２８】
押圧具３１１を非導電性の材料で構成し、押圧具取付け板３１３に電流が流れないように構成すれば、前述の電流経路は発生せず、バネ（圧力金具）２３６が焼損することはない。
【０１２９】
図１７は、本発明の他の実施例における接続構造体２１８の説明図および構成図である。  図１７の本発明の実施例では、バネ穴３１２は、絶縁板３１２に形成されている。押圧具３１１が素子端子２２６と接触し、バネ２３６が押圧具取付け板３１３を押圧する。押圧具取付け板３１３の上側には絶縁板３１２が配置され、押圧具取付け板３１３とバネ２３６間を絶縁する。絶縁板３１２にバネ穴２３９が形成され、バネ穴２３９にバネ２３６が挿入されている。
【０１３０】
図１７に図示するように、押圧具３１１が素子端子２２６と接触し、バネ２３６が押圧具取付け板３１３を押圧する。押圧具取付け板３１３の上側には絶縁板３１２が配置され、押圧具取付け板３１３とバネ２３６間を絶縁する。絶縁板３１２にバネ穴２３９が形成され、バネ穴２３９にバネ２３６が挿入されている。他の構成は、図１６と同様であるので説明を省略する。
【０１３１】
図１９は図１７の接続構造体２１８の押圧具取付け板３１３、絶縁板３１２部の説明図である。図１９（ａ）は、押圧具取付け板３１３部を側面から見た図である。図１９（ｂ）は、図１９（ａ）のＡ側から見た押圧具取付け板３１３部の側面図である。
【０１３２】
押圧具取付け板３１３に押圧具３１１ａ、押圧具３１１ｂが配置および挿入されている。図１９の実施例では、絶縁板３１２、凸部２５１が絶縁物で構成され、バネ穴３１２は、絶縁板３１２に形成されている。したがって、バネ穴３１２は絶縁されているため、接続金具２３２には電流経路が発生しない。
【０１３３】
絶縁板３１２は絶縁物で構成されているため、押圧具取付け板３１３が金属のように導電物であっても、バネ（圧力金具）２３６には電流が流れない。したがって、素子端子２２６  −＞  接点部２２５  −＞  バネ（圧力金具）２３６  −＞  接続金具２３２の電流経路は発生しない。
なお、絶縁板３１２は絶縁フィルム、絶縁膜もしくは空気等の絶縁気体等であってもよい。また、押圧具取付け板３１３を非導電性材料で構成してもよい。
【０１３４】
図１７の実施例は、絶縁板３１２で絶縁する構成であった。本発明における絶縁効果は、図１７のように、絶縁板３１２を用いる構成に限定されない。たとえば、図２０に図示する構成が例示される。
【０１３５】
図２０は、接続金具２３２のネジ穴２３８ｂの周囲に樹脂材料等で構成した絶縁部３１５を配置した構成である。図２２は、図２０の接続金具２３２を裏面から見た構成図である。図２２に図示するように、ネジ穴２３８ｂの周囲が絶縁部３１５を取り囲みネジを絶縁できるように構成している。なお、固定ネジ２２４ｂを絶縁物で形成したものを使用してもよい。
【０１３６】
ネジ穴２３８ｂの周囲が絶縁部３１５で絶縁されているため、固定ネジ２２４ｂには電流が流れない。したがって、素子端子２２６  −＞  接点部２２５  −＞  バネ（圧力金具）２３６  −＞  接続金具２３２の電流経路は発生せず、バネ（圧力金具）２３６が焼損することはない。
以上のように、本発明は押圧を印加するバネ２３６側に、絶縁板３１２を配置し、電流が押圧具取付け板３１３、接点部２２５側に流れないように構成する。
【０１３７】
電流が流れると、バネ２３６等の押圧部品、固定ネジ２２４ｂに流れ、バネ２３６、固定ネジ２２４ｂが焼損する。素子端子２２６には、バネ２３６等の電気的高抵抗部が少ない接続金具部２３３側を介して電流を供給する。
【０１３８】
図１６、図１７、図２０は押圧具３１１を有する接続構造体２１８の実施例であった。本発明はこれに限定するものではなく、たとえば、図２１の構成であってもよい。
【０１３９】
図２１は、接点部２２５と接続金具部２３３間で、素子端子２２６を挟持する構成である。接点部２２５の表面を粗面化することにより、素子端子２２６を均一に圧力印加できる。接点部２２５は絶縁材料で構成することにより、接続金具２３２には電流経路が発生しないようにすることができる。
【０１４０】
接続金具２３２側に、電流経路が発生しないようにすることは、固定ネジ２２４ｂ、接続金具２３２を絶縁物で構成することによっても実現できることは言うまでもない。
【０１４１】
本発明の電気素子試験装置では、図１、図１４等で図示して説明したように、開口部２１６に接続構造体２１８を挿入することにより、接続構造体２１８の一端と半導体素子１１７の素子端子２２６と接続をとる。本発明はこれに限定されるものではない。たとえば、図２３、図２４に図示した構成が例示される。
【０１４２】
図２３は、本発明の電気素子試験装置の接続構造体２１８部を正面から見た説明図である。図２４は、本発明の電気素子試験装置の接続構造体２１８部を上側から見た説明図である。冷却ファン２２７が側面に配置され、ファンにより接続構造体２１８のヒートパイプ２２３が冷却される。
【０１４３】
図２３は、加熱冷却器３２２を、紙面上を上側とし、紙面下を下側として図示している。一例として、加熱冷却器３２２は、２つの電気素子挿入穴３２４があり、電気素子挿入穴３２４に電気素子１１７が加熱冷却器３２２に密着して挿入されている。
電気素子１１７の素子端子２２６ａには、接続構造体２１８ａが接続され、電気素子１１７の素子端子２２６ｂには、接続構造体２１８ｂが接続される。
【０１４４】
加熱冷却器３２２には循環水パイプ１３５が取り付けられ、循環水が循環水パイプ１３５ａから流入され、加熱冷却器３２２内を循環して、循環水パイプ１３５ｂから排出される。循環水により電気素子１１７は所定温度に維持される。
【０１４５】
接続構造体２１８は支持台３２３のスライド溝３２５に配置され、接続構造体２１８をスライド溝３２５に沿ってスライドさせて、接続構造体２１８の接続金具２３２と接続金具部２３３が素子端子２２６と電気的に接続される。
【０１４６】
図２５はフォークプラグ２０５およびフォークプラグ２０５と導体板２０４の接続（接触）状態を図示している。スイッチ回路基板２０１には２枚の導体板２０４が取り付けられている。スイッチ回路基板２０１は全面アース層（図示せず）を有し、全面アース層と導体板２０４とは熱的に接続されている。導体板２０４の熱は、前記全面アース層を介して放熱される。導体板２０４とスイッチ回路基板２０１はネジ止めされる。
【０１４７】
なお、本明細書、図面において導体板２０４として説明するが、板に限定されるものではなく、棒状のものであってもよい。フォークプラグ２０５等の構造物と接合できるものであればいずれの形状等であってもよい。たとえば、ソケット、コネクタ等の構造物であってもよい。また、導体板２０４をフォークプラグ形状とし、フォークプラグ２０５と前記フォークプラグとを接続してもよい。
【０１４８】
また、フォークプラグ２０５は隔壁２１４等の空間を分離する構成物あるいは構造に接続物であるフォークプラグ２０５を挿入するとして説明するが、これに限定するものではない。たとえば、導体板２０４ｂにフォークプラグ２０５ｃを接続し、フォークプラグ２０５ｃを隔壁２１４から挿入して、トランジスタ１１７のエミッタ端子ｅと電気的に接続を取ってもよい。
【０１４９】
隔壁２１４、隔壁２１５は空間あるは領域を区分あるいは分離するものであればいずれのものであっても良い。壁状、板状、メッシュ状、フィルム状、箔状等、多種多様な構成あるいは構造が該当する。
【０１５０】
フォークプラグ２０５は、導体板２０４等の対象物に圧入、圧接、挿入、圧着、挟持、嵌合等により電気的に接続ができる構成、構造、形態、形式、方法のいずれのものであっても良い。
【０１５１】
スイッチ回路１２４は、２枚の導体板に接続されている。図３０に図示するようにスイッチ回路１２４がＭＯＳトランジスタの場合は、ドレイン端子とソース端子が異なる導体板２０４に接続される。スイッチ回路１２４はバイポーラトランジスタの場合は、コレクタ端子とエミッタ端子が異なる導体板２０４に接続される。スイッチ回路１２４がオン（導通）することにより、２つの導体板２０４が電気的に接続される。スイッチ回路１２４として、ＩＧＢＴも使用できる。
【０１５２】
スイッチ回路１２４はスイッチ回路基板２０１に実装されている。スイッチ回路１２４は導体板２０４（金属板、導電板）に接続されている。導体板２０４は、一例として厚み５ｍｍ、幅５０ｍｍの銅からなる板である。長さは、回路基板幅＋フォークプラグ２０５を接続する幅を有している。
【０１５３】
フォークプラグ２０５と導体板２０４とは機械的（メカニカル）に嵌合させることにより電気的に接続を実現する。フォークプラグ２０５のＵ字部は、導体板２０４に差し込まれる際、わずかにＵ字部が広がり、良好にフォークプラグ２０５と導体板２０４が接合される。良好に接合あるいは嵌合されることにより接続部の電気抵抗は極めて小さくなり、接続部に大きな電流が流れる場合であっても、発熱あるいは電圧降下は発生しない。
【０１５４】
フォークプラグ２０５には接続ボルト２１９が取り付けられている。接続ボルト２１９に接続配線２１１が接続される。図２５（ａ）のＡＡ’での断面を図２５（ｂ）に示す。導体板２０４とフォークプラグ２０５とは、フォークプラグ２０５に形成された接触部２２０ａ、接触部２２０ｂで接触される。接触部２２０の表面は銀メッキが施されている。接触部２２０はリン青銅、ニッケル合金で構成されている。
なお、接続ボルト２１９はボルトに限定されるものではなく、フォークプラグ２０５と線材が電気的に接続できるものであれば、いずれのものでもよい。
導体板２０４の表面は少なくともフォークプラグ２０５と接触する部分には銀メッキが施されている。
【０１５５】
図１０は、本発明の半導体素子試験装置の構成図である。隔壁２１７の開口部２１６ａに接続構造体２１８ａが挿入され、隔壁２１７の開口部２１６ｂに接続構造体２１８ｂが挿入されている。
【０１５６】
なお、図２３、図２４に図示して説明したように、支持台３２３のスライド溝３２５に接続構造体２１８をスライドさせて半導体素子１１７の素子端子２２６と接続してもよいことは言うまでもない。
【０１５７】
接続構造体２１８ａはトランジスタ１１７の素子端子２２６ａと連結され、接続構造体２１８ｂはトランジスタ１１７の素子端子２２６ｂと連結されている。加熱冷却プレート１３４には循環水パイプ１３５が組み込まれている。
【０１５８】
トランジスタ１１７の端子にはコネクタ２０２が接続され、コネクタ２０２に接続された信号配線２２２はサンプル接続回路２０３に接続される。サンプル接続回路２０３の信号配線２３５はコネクタ２０８を介して、デバイス制御回路基板２０９に接続されている。
【０１５９】
フォークプラグ２０５と導体板２０４とは、図１０等に図示するように、隔壁２１４の開口部２１６からフォークプラグ２０５を差し入れることにより接触される。接触時は、フォークプラグ２０５のＵ部が導体板２０４により広げられ、強固に接触される。
【０１６０】
図９に本発明の半導体素子試験装置の各構成部材の配置図を示す。半導体素子試験装置の筐体２１０は、３つの部分に分離されている。筐体の下部は、Ａ室とＢ室に分離されている。Ａ室には電源装置１３２が配置される。Ａ室とＢ室とは隔壁２１５で分離されている。
【０１６１】
各室は、シールドされている。電源装置１３２、スイッチ回路基板２０１、トランジスタ１１７は動作／非動作を繰り返すことにより大きなノイズを発生する。ノイズにより、回路基板等が誤動作することからシールドにより誤動作を防止する。シールドは、導通を有する板、金属板、金属フィルムを各室の周りに配置して実現する。
【０１６２】
Ｃ１室には、図８に示す加熱冷却プレート１３４、循環水パイプ１３５等が配置され、加熱冷却プレート１３４上に試験をするトランジスタ１１７が配置される。
【０１６３】
Ｃ１室とＡ室、Ｂ室間には隔壁２１４が形成されている。Ｃ１室の加熱冷却プレートの周囲には漏水センサ（図示せず）が配置されている。循環水（冷却媒体）等が漏れると漏水センサが働き、半導体素子試験装置を停止または警報を発するように構成されている。
【０１６４】
また、加熱冷却プレートの周囲には、排水用の溝が形成され、加熱冷却プレートから循環水（冷却媒体）が漏れると排水用の溝に、循環水（冷却媒体）が流れ込み、半導体素子試験装置外に排出されるように構成されている。
以上のように、隔壁２１４は循環水パイプ１３５が損傷しても、下側のＡ室、Ｂ室に循環水（冷却媒体）等が漏れないように構成されている。
【０１６５】
電源装置１３２が配置されたＡ室と、駆動回路系が配置されたＢ室間には隔壁２１５が形成されている。隔壁２１４、隔壁２１５、隔壁２１７には静電シールド板が配置され、電源装置１３２のノイズが遮蔽され、ノイズはＢ室の駆動回路系には印加されない。
【０１６６】
本発明の実施例では、Ｃ２室からフォークプラグ２０５を差し込み、Ｂ室の導体板２０４と接続するとして説明する。上側から下側にフォークプラグ２０５を押し込みする動作は容易である。しかし、本発明はこれに限定するものではない。たとえば、Ｃ２室に導体板２０４が配置され、Ｂ室からフォークプラグ２０５を挿入して、電気的に接続してもよい。
また、Ｃ２室から接続構造体２１８を差し込み、半導体素子１１７の素子端子２２６と接続構造体２１８とを接続する。
【０１６７】
図９等に図示するように、接続構造体２１８をＣ２室からＣ１室に挿入し、トランジスタ１１７の素子端子２２６と電気的に接続する。また、フォークプラグ２０５をＣ２室からＢ室に挿入して、フォークプラグ２０５と導体板２０４とを電気的に接続する。トランジスタ１１７は加熱冷却プレート１３４に固定され、スイッチ回路基板２０１はマザー基板２０７位置で固定されている。接続構造体２１８とフォークプラグ２０５は接続配線２１１で電気的に接続されている。
【０１６８】
接続構造体２１８で開口部２１６の位置を選択し、試験を行うトランジスタ１１７を選択することができる。フォークプラグ２０５を挿入する開口部を選択することにより、容易に制御するスイッチ回路基板２０１を選択し、試験方法、試験条件を変更することができる。したがって、本発明は、接続構造体２１８およびフォークプラグ２０５を用いていることにより、容易にトランジスタ１１７を選択、また、試験方法等の変更を短時間で実施できる。
【０１６９】
なお、隔壁２１４、隔壁２１５、隔壁２１７とは、壁状の構造物、板状の構造物、フィルム状の物、メッシュ状の物、金網状の物等が例示される。一例としてフェノール樹脂（フェノール樹脂、フェノール-ホルムアルデヒド樹脂、石炭酸樹脂）が例示される。隔壁とは、半導体素子試験装置の第１の部分と第２の部分とを分離するものであればどのような物でもよい。
【０１７０】
図２６に図示するように、マザー基板２０７にコネクタ２１３が取り付けられている。マザー基板２０７のコネクタにコントロール回路基板１１１、デバイス制御回路基板２０９、スイッチ回路基板２０１が取り付けられる。試験するトランジスタ１１７の個数に応じて準備するスイッチ回路基板２０１はマザー基板２０７に取り付けるスイッチ回路基板２０１の枚数を変更することにより容易に実現できる。
【０１７１】
マザー基板２０７には、温度情報Ｔｊ、電圧Ｖｉ、可変抵抗回路１２５の制御信号、定電流回路１１８の制御信号等が伝送される。また、各回路の電源配線、グランド配線が形成され、コネクタ２１３を介して各回路基板に供給されている。
導体板２０４は、スイッチ回路基板２０１からはみ出るように配置されている。このはみ出た部分にフォークプラグ２０５が接続される。
【０１７２】
フォークプラグ２０５ａはスイッチ回路基板２０１ａの導体板２０４ａと接続される。電源配線２１２は隔壁２１５の開口部２１６を介して、スイッチ回路基板２０１ａと接続される。フォークプラグ２０５ｄはスイッチ回路基板２０１ｂの導体板２０４ｃと接続される。電源配線２１２は隔壁２１５の開口部２１６を介して、スイッチ回路基板２０１ｂと接続される。フォークプラグ２０５ｂはスイッチ回路基板２０１ａの導体板２０４ｂと接続される。電源配線２１２は隔壁２１５の開口部２１６を介して、スイッチ回路基板２０１ａと接続される。
【０１７３】
図１１等に図示するように、スイッチ回路基板２０１ｂの導体板２０４ｄと導体板２０４ｃ間にはスイッチ回路１２４ａが配置され、導体板２０４ｄと導体板２０４ｃ間を短絡する。短絡することにより、電流電源回路１２１ａが出力する電流Ｉａが試験電流Ｉｄとしてトランジスタ１１７に供給される。
【０１７４】
スイッチ回路基板２０１ａの導体板２０４ａと導体板２０４ｂ間にはスイッチ回路１２４ｂが配置され、スイッチ回路１２４ｂがオンすることにより、導体板２０４ａと導体板２０４ｂ間を短絡する。短絡することにより、電流電源回路１２１ａが出力する電流Ｉａが放電電流Ｉｍとしてグランドに流れ、トランジスタ１１７のチャンネル間が短絡される。チェンネル間が短絡されることにより、トランジスタ１１７に過電圧、過電流が印加されることはない。
【０１７５】
導体板２０４にはフォークプラグ２０５が接続される。導体板２０４ｂには、フォークプラグ２０５ｃが接続される。導体板２０４ａにはフォークプラグ２０５ｂが接続される。また、導体板２０４ｄには、フォークプラグ２０５ｅが接続される。導体板２０４ｃにはフォークプラグ２０５ｄが接続される。
【０１７６】
図２５はフォークプラグ２０５の構成図である。図２５（ａ）はスイッチ回路基板２０１に取り付けられた導体板２０４とフォークプラグ２０５とが結合された状態を示している。図２５（ｂ）は図２５（ａ）のＡＡ’線での断面を矢印方向から見たときの、導体板２０４とフォークプラグ２０５の結合状態を示している。
【０１７７】
フォークプラグ２０５の材質はアルミニウム等の金属で構成されている。また、表面は下地をニッケル処理したうえに銀メッキが施されている。フォークフラグ２０５はネジ溝が形成されており、接続ボルト２１９で接続配線２１１がフォークプラグ２０５に取り付けができるように構成されている。
【０１７８】
凸状の接触部２２０はリン青銅、銅合金で構成されている。また、接触部２２０の表面は銀メッキが施されている。フォークプラグ２０５の導体板２０４への挿入力は４０以上６０Ｎ以下になるように構成されている。
【０１７９】
接触部２２０として、白金、金、銀、タングステン、銅、ニッケル、またはそれらを組合せた合金が用いられる。また、銀−酸化物接点材料（Ａｇ＋ＺｎＯ、Ａｇ＋ＳｎＯ２、Ａｇ＋ＳｎＯ２  Ｉｎ２Ｏ３、Ａｇ＋、Ａｇ＋ＳｎＯ２  Ｓｎ２Ｂｉ２Ｏ７）を用いることも好ましい。
【０１８０】
図２６では、２枚のスイッチ回路基板２０１を図示しているが、試験をするトランジスタ１１７数によりスイッチ回路基板２０１は２枚以上を必要とし、スイッチ回路基板２０１はマザー基板２０７のコネクタ２１３と接続される。
【０１８１】
図１０に図示するように、フォークプラグ２０５ｃは、Ｃ２室とＢ室間に設けられた隔壁２１４の開口部２１６から差し込まれ、導体板２０４ｂとフォークプラグ２０５ｃが接続される。Ｃ１室には試験するトランジスタ１１７、加熱冷却プレート１３４が配置され、Ｂ室にはトランジスタ１１７の試験のための駆動回路等が配置されている。Ｃ１室、Ｃ２室とＢ室とは隔壁２１４で分離されているため、加熱冷却プレート１３４から冷媒液がもれたとしてもＢ室に漏れることはない。なお、加熱冷却プレート１３４の周辺には漏水センサ（図示せず）が配置されている。また、冷却液が流出した場合、冷却液を試験装置外に排出する溝が形成されている。
隔壁２１４には静電シールド板が配置され、トランジスタ１１７から発生したノイズにより、Ｂ室の駆動回路系が誤動作しないように構成されている。
【０１８２】
試験するトランジスタ１１７に流す電流は数百アンペアと大きいため、使用する接続配線２１１の太さも太い。そのため、接続配線２１１の摺動性がなく、また、接続配線２１１が硬く、接続配線２１１の接続変更が容易でない。
【０１８３】
本発明の半導体素子試験装置では、Ｃ２室から挿入されたフォークプラグ２０５により、スイッチ回路基板２０１に接続できる。したがって、トランジスタ１１７の試験条件により使用するスイッチ回路基板２０１との接続変更は、接続配線２１１の結線変更する必要がなく、フォークプラグ２０５を挿入する開口部２１６位置の変更だけでよい。また、スイッチ回路基板２０１は、マザー基板２０７に接続するコネクタ２１３の位置の変更だけでよい。
【０１８４】
図９、図１１、図２９、図３０等に図示するように、トランジスタ１１７に接続された接続配線２１１ｂはフォークプラグ２０５ｃに接続されている。トランジスタ１１７に接続された接続配線２１１ａはフォークプラグ２０５ｅに接続されている。
【０１８５】
試験をするトランジスタ１１７を複数であっても、スイッチ回路基板２０１ａは１基板であっても用途として充足する。電流電源回路１２１ａの出力電流ＩａをＩｍとしてグランドラインに流せば良いからである。
【０１８６】
スイッチ回路基板２０１ｂは試験するトランジスタ１１７の数が必要である。たとえば、試験するトランジスタ１１７が１２個であれば、スイッチ回路基板２０１ｂは１２枚準備することが好ましい。スイッチ回路基板２０１ａとスイッチ回路基板２０１ｂは同一の仕様とすることがコスト的にも有利である。
【０１８７】
スイッチ回路基板２０１には、スイッチ回路１２４としてのトランジスタ等を複数実装する。スイッチ回路１２４の個数が多いほど、２枚の導体板２０４間を短絡するインピーダンスが小さくなる。スイッチ回路１２４ｂのオン抵抗は、試験するトランジスタ１１７のオン抵抗よりも小さくなるように、スイッチ回路基板２０１ａに実装するスイッチ回路１２４ｂの個数を決定する。
【０１８８】
図２７、図２８は、隔壁２１４の開口部２１６にフォークプラグ２０５を挿入した状態を図示したものである。図２７は隔壁２１４の表面から見た図であり、図２８は隔壁２１４の裏面から見た図である。
【０１８９】
図２７の導体板２０４ｂには、一例として、フォークプラグ２０５ｂと複数のフォークプラグ２０５ｃ（フォークプラグ２０５ｃ１〜フォークプラグ２０５ｃ５）が接続されている。導体板２０４ｄ１にはフォークプラグ２０５ｅ１、導体板２０４ｄ２にはフォークプラグ２０５ｅ２、導体板２０４ｄ３にはフォークプラグ２０５ｅ３、導体板２０４ｄ４にはフォークプラグ２０５ｅ４、導体板２０４ｄ５にはフォークプラグ２０５ｅ５が接続されている。
【０１９０】
フォークプラグ２０５ｃとフォークプラグ２０５ｅ間にはそれぞれ試験するトランジスタ１１７が接続されている。試験するトランジスタ１１７の個数分のスイッチ回路基板２０１ｂがマザー基板２０７に実装される。開口部２１６はスイッチ回路基板２０１の導体板２０４位置に対応して形成されている。
【０１９１】
なお、図示していないが、スイッチ回路基板２０１のスイッチ回路１２４がオンオフすることにより大きなノイズが発生する。この対策として、スイッチ回路基板２０１間に金属板を配置し、金属板をアース接地している。
【０１９２】
各図面では、スイッチ回路１２４はスイッチ回路基板２０１に１個を図示している。しかし、実際には導体板２０４間には、複数のスイッチ回路１２４が配置されている。スイッチ回路基板２０１に複数のスイッチ回路１２４を配置することにより導体板２０４間（たとえば、導体板２０４ｃと導体板２０４ｅ間）を低抵抗で短絡することができる。
【０１９３】
スイッチ回路１２４の発熱は導体板２０４に放熱される。また、スイッチ回路１２４には放熱板が取り付けられている。スイッチ回路１２４のグランド端子はスイッチ回路基板２０１のグランドに接続され、グランドの銅箔を介しても放熱される。
【０１９４】
図９に図示するように、スイッチ回路基板２０１には、２つの導体板２０４が取り付けられ、２つの導体板２０４を短絡するようにスイッチ回路１２４が配置されている。また、図２９は第１の実施例における本発明の半導体素子試験装置の等価回路図である。
【０１９５】
図９、図１０、図１１等に図示するように、スイッチ回路基板２０１ａには導体板２０４ａ、導体板２０４ｂが取り付けられている。導体板２０４ａは、フォークプラグ２０５ａと接続されている。フォークプラグ２０５ａは電流電源回路１２１ａの出力端子と接続されている。導体板２０４ｂはフォークプラグ２０５ｂと接続されている。フォークプラグ２０５ｂは電流電源回路１２１ａのグランド端子と接続されている。
【０１９６】
スイッチ回路１２４ｂがオンすると電流電源回路１２１ａの出力端子間が短絡され、短絡電流Ｉｍが流れる。そのため、電流電源回路１２１ａの出力電流はトランジスタ１１７には供給されない。スイッチ回路１２４ｂがオープンの時に、電流電源回路１２１ａの出力電流Ｉａがトランジスタ１１７に供給される。
【０１９７】
スイッチ回路基板２０１ｂには導体板２０４ｃ、導体板２０４ｄが取り付けられている。導体板２０４ｃは、フォークプラグ２０５ｄと接続されている。フォークプラグ２０５ｄは電流電源回路１２１ａの出力端子と接続されている。導体板２０４ｄはフォークプラグ２０５ｅと接続されている。フォークプラグ２０５ｅは試験を行うトランジスタ１１７のコレクタ端子と接続されている。
【０１９８】
図９、図１０、図２７、図２８等に図示するように、フォークプラグ２０５ｅは隔壁２１４に開口された開口部２１６に差し込まれ、導体板２０４ｄと結合されている。また、フォークプラグ２０５ｃは隔壁２１４に開口された開口部２１６に差し込まれ、導体板２０４ｄと結合される。
【０１９９】
スイッチ回路基板２０１ｂにはスイッチ回路１２４ａが配置され、スイッチ回路１２４ａがオンすると電流電源回路１２１ａからの出力電流Ｉａがトランジスタ１１７に流す試験電流Ｉｄとして、トランジスタ１１７に供給される。
【０２００】
スイッチ回路基板２０１ｂは筐体２１０のＢ室に配置されているが、Ｃ２室から隔壁２１４の開口部２１６から差し込まれたフォークプラグ２０５により、スイッチ回路基板２０１ｂと試験を行うトランジスタ１１７が電気的に接続される。
【０２０１】
図９、図１０、図２７、図２８等に図示すように、フォークプラグ２０５と導体板２０４とが接続される。図１０において、スイッチ回路基板２０１は平行して配置されているように図示している。実際にはスイッチ回路基板２０１は基板ラックに並行した挿入されて配列されている。基板ラックの側面にはマザー基板が配置され、各回路基板への制御信号は、マザー基板から印加される。
以下、本発明の半導体素子の試験方法について説明をする。図２９、図３０、図３１は第１の実施例における本発明の半導体素子の試験方法の説明図である。
【０２０２】
定電流回路１１８はトランジスタ１１７のダイオードＤｉに定電流Ｉｃを供給する。オペアンプ回路１１６はダイオードＤｉの端子電圧Ｖｉをバッファリングして出力する。端子電圧Ｖｉは温度測定回路１１５に印加され、温度測定回路１１５は端子電圧Ｖｉからトランジスタ１１７の温度情報Ｔｊを求め、コントローラ１１１に転送する。温度情報はデバイス制御回路基板２０９のコネクタ２１３からマザー基板２０７に出力され、コントロール回路基板１１１に送られる（図２６等参照）。
【０２０３】
ゲートドライバ回路１１３からは、設定された周波数、かつ、設定されたオン電圧時間でトランジスタ１１７のゲートをオンさせるオン電圧Ｖｇが出力される。一例として、図３１（ａ）に図示するように、トランジスタ１１７のオンオフ周期はｔｃｙｃｌｅであり、オン時間はｔｏｎ、オフ時間はｔｏｆｆである。
【０２０４】
図３１（ａ）のオン信号電圧Ｖｇｓに基づいて、トランジスタ１１７はオンオフ制御される。ゲートドライバ回路１１３はゲート信号制御回路１１２で制御される。
電流電源回路１２１ａは定電流Ｉａを出力し、定電流Ｉａがトランジスタ１１７のＩｄとして供給される。
【０２０５】
ゲートドライバ回路１１３から出力されるＶｇｓ信号電圧により、トランジスタ１１７はオンオフ動作し、トランジスタ１１７がオンしている期間にトランジスタ１１７のチャンネル間に電流Ｉｄが流れる。
【０２０６】
ゲートドライバ回路１１３は、内部に可変抵抗回路１２５を有している。可変抵抗回路１２５の値は、０（Ω）から５００（Ω）間で、所定値に、あるいはステップ的に設定できるように構成されている。ゲート端子ｇの波形を観察しながら、コントロール回路基板（コントローラ）１１１からの制御信号により可変抵抗回路１２５の値を設定してもよい。
【０２０７】
トランジスタ１１７のゲート端子ｇとエミッタ端子ｅまたは、コレクタ端子ｃ間に抵抗Ｒ（図示せず）を配置してもよい。抵抗Ｒの値を調整することにより、ゲート信号の立ち上がりおよび立ち下がり電圧波形の傾斜角度を調整できる。
【０２０８】
可変抵抗回路１２５の値が大きい場合は、トランジスタ１１７のゲート端子に印加するトランジスタ１１７のゲート信号の立ち上がり／立ち下がり波形の傾斜が緩やかになる。
【０２０９】
一方、可変抵抗回路１２５の抵抗値が小さい場合は、ゲート信号の立ち上がり／立ち下がり波形の傾斜が急峻になる。可変抵抗回路１２５の値を変更あるいは所定値に設定することにより、トランジスタ１１７のオン時間を調整できる。
【０２１０】
ゲートドライバ回路１１３は、トランジスタ１１７のゲート端子ｇに印加するゲート電圧において、立ち上がり波形の傾斜（立ち上がり時間Ｔｒ）と立ち下がり波形の傾斜（立ち下がり時間Ｔｄ）を設定できる。立ち上がり時間Ｔｒと立ち下がり時間Ｔｄを別々に調整することによりトランジスタ１１７のオン時間等を任意に調整できる。
【０２１１】
可変抵抗回路１２５の抵抗値は、コントロール回路基板（コントローラ）１１１により設定する。設定は、一定値であることに限定されない。ゲートドライバ回路１１３の立ち上がり波形の傾斜（立ち上がり時間Ｔｒ）と立ち下がり波形の傾斜（立ち下がり時間Ｔｄ）を変化させてもよい。ゲート信号の立ち上がり時の抵抗値と、立ち下がり時の抵抗値とを変化させてもよい。また、リアルタイムに抵抗値を可変制御してもよい。可変抵抗回路１２５を可変制御することにより、トランジスタ１１７のオン時間が安定する。
【０２１２】
ゲート信号の立ち上がり時の抵抗値を小さくすると、トランジスタ１１７のゲート端子に印加されるオン電圧の波形が急峻になり、高速にトランジスタ１１７がオンする。ゲート信号の立ち上がり時の抵抗値を大きくすると、トランジスタ１１７のゲート端子に印加されるオン電圧の波形が緩やかになり、緩やかにトランジスタ１１７がオンする。
【０２１３】
ゲート信号の立ち下がり時の抵抗値を小さくすると、トランジスタ１１７のゲート端子に印加されるオン電圧の波形が急峻になり、高速にトランジスタ１１７がオフする。ゲート信号の立ち下がり時の抵抗値を大きくすると、トランジスタ１１７のゲート端子に印加されるオン電圧の波形が緩やかになり、緩やかにトランジスタ１１７がオフする。
【０２１４】
以上のように、トランジスタ１１７のゲート端子に接続された可変抵抗回路の値、あるいはゲートドライバ回路１１３の立ち上がり時間／立ち下がり時間を制御あるいは調整または設定することができる。したがって、ゲートドライバ回路１１３の機能として、トランジスタ１１７に発生させる突入電流Ｉｓ、サージ電圧Ｖｓを変化あるいは変更することができる。
【０２１５】
トランジスタ１１７の動作は、トランジスタ１１７のゲート端子のオン電圧の制御だけでなく、電流電源回路１２１がトランジスタ１１７に供給する定電流Ｉｄあるいは電圧Ｖｍの値を変化あるいは設定できることは言うまでもない。
【０２１６】
ゲートドライバ回路１１３の可変抵抗回路１２５はコントロール回路基板（コントローラ）１１１により制御される。図３１に図示するゲートドライバ回路１１３が出力するゲート信号の周期時間ｔｃｙｃｌｅ、オン時間ｔｏｎあるいはオフ時間ｔｏｆｆはゲート信号制御回路１１２が制御し、ゲート信号がトランジスタ１１７のゲート端子に印加される。また、ゲート信号制御回路１１２はコントロール回路基板（コントローラ）１１１により制御される。
【０２１７】
図１１、図２９、図３０等において、ゲートドライバ回路１１３の可変抵抗回路１２５の抵抗値は、可変としたがこれに限定するものではない。たとえば、可変抵抗回路１２５を外付け抵抗とし、抵抗をコネクタ（図示せず）等によりトランジスタ１１７のゲート端子に接続してもよいことは言うまでもない。
接続する抵抗の値は、トランジスタ１１７のゲート端子の波形、チャンネル電流Ｉｄの波形を観察して設定する。
【０２１８】
図１１、図２９、図３０等において、トランジスタ１１７のコレクタ端子ｃとエミッタ端子ｅ間には定電流回路１１８が接続されている。定電流回路１１８は、所定の定電流Ｉｃを流す。定電流Ｉｃはトランジスタ１１７の温度をモニターするためである。
【０２１９】
なお、ＩＧＢＴを例示して本明細書は説明するため、トランジスタ１１７の端子はゲート端子ｇ、コレクタ端子ｃ、エミッタ端子ｅである。ＭＯＳトランジスタ１１７の場合は、トランジスタ１１７の端子はゲート端子ｇ、ドレイン端子ｄ、ソース端子ｓとなる。
【０２２０】
トランジスタ１１７には、ボディダイオードあるいはチャンネルダイオードＤｉが形成されている。なお、ダイオードＤｉはトランジスタ１１７が形成された半導体チップに実装された別の半導体チップのダイオードであってもよい。
【０２２１】
ダイオードＤｉは、トランジスタ１１７の形成時に副次的に形成されるダイオード（寄生ダイオード）を利用してもよい。寄生ダイオードはトランジスタ１１７の層構造により副次的に形成される。ダイオードＤｉは、構造上、トランジスタ１１７のチャンネル部の近傍に形成される。
【０２２２】
ダイオードＤｉは、トランジスタ１１７を動作させている時には動作しないものであれば、いずれの素子でもよい。たとえば、ダイオードに限定されるものではなく、トランジスタをダイオード接続して使用しても良いことはいうまでもない。
【０２２３】
また、ダイオード等の半導体に限定されるものではなく、抵抗等のデバイスでもよい。抵抗等のデバイスに定電流Ｉｃを印加することにより、抵抗の端子電圧を測定する。この電圧を電圧Ｖｉとして測定する。
【０２２４】
以上のように、温度を取得する素子は、半導体等のデバイスだけでなく、抵抗等のデバイスでもよい。つまり、電流を流すことにより電圧値を取得できるデバイス、あるいは電圧を印加することにより電流値を取得できるデバイスであればいずれのデバイスでも適用できる。
【０２２５】
ダイオードＤｉはトランジスタ１１７の発熱により抵抗値が変化する。ダイオードＤｉに定電流Ｉｃを流すと、ダイオードＤｉの抵抗値の変化に比例してダイオードＤｉの端子間の電圧が変化する。端子間の電圧をモニターあるいは測定すれば、トランジスタ１１７の温度、または温度の変化を知ることができる。
トランジスタ１１７の温度をダイオードＤｉの電圧からモニターするためには、温度係数を予め取得しておく必要がある。
【０２２６】
温度係数は、トランジスタ１１７を恒温槽で所定温度に設定し、ダイオードＤｉに定電流Ｉｃを流して、ダイオードＤｉの端子電圧を測定する。前記所定温度を変化させ、かつダイオードＤｉの端子電圧を測定することにより、温度に対するダイオードの端子電圧を取得できる。したがって、温度に対するダイオードＤｉの端子電圧からトランジスタ１１７の温度係数Ｋを求めることができる。
【０２２７】
温度係数Ｋは、トランジスタ１１７の各生産ロットで異なる場合があるが、一般的には生産ロットで一定の値を示す。したがって、各生産ロットで、試験を行うトランジスタ１１７を抜き取り、温度係数Ｋを求めておけば他のトランジスタ１１７の温度係数Ｋにも使用できる。
【０２２８】
精度よく温度係数Ｋを取得するには、同じロットでも、各トランジスタ１１７の温度係数Ｋを個別に測定して試験をする。温度係数Ｋの測定は、恒温槽の使用に限定されない。たとえば、トランジスタ１１７を実装したヒートシンクに流す水温を変えて温度係数Ｋを取得する。
【０２２９】
試験時は、トランジスタ１１７に間欠的に、試験電流Ｉｄを印加する。試験電流Ｉｄをオフした直後あるいは、オフした後、短時間の所定時間の経過後、定電流回路１１８から、温度測定用の定電流Ｉｃを流す。
【０２３０】
定電流Ｉｃでトランジスタ１１７が発熱することを防止するため、あるいは定電流Ｉｃの影響がないようにするため、定電流Ｉｃはトランジスタ１１７のチャンネルに流す定電流Ｉｄよりも十分に小さい電流値にする。定電流Ｉｄは、温度測定に影響を与える発熱しない程度の電流を流す。
【０２３１】
具体的には、定電流Ｉｃは試験時にトランジスタ１１７に流す電流Ｉｄの１／１０００以下に設定する。好ましくは、トランジスタ１１７に流す電流Ｉｃは電流Ｉｄの１×１０６の１以上１×１０４の１以下にする。定電流Ｉｃは０．１ｍＡ以上１００ｍＡ以下にする。
【０２３２】
チャンネル電流Ｉｄを変化させ、ダイオードＤｉ電圧（トランジスタ１１７のコレクタ−エミッタ端子間電圧）を測定して、温度係数Ｋを求める。求められた温度係数Ｋは、温度測定回路１１５に記憶させる。
【０２３３】
温度を測定する時、ダイオードＤｉがトランジスタ１１７と同一チップ内に形成されている場合、ゲート電圧Ｖｇｓによって飽和電圧のＶｎ電圧が変化する場合がある。ゲート電圧Ｖｇｓはゼロ（０）電圧または負電圧（マイナス電圧）とすることが好ましい。
【０２３４】
図８に示すように、温度情報Ｔｊに基づいて、コントロール回路基板（コントローラ）１１１はチラー１３６を制御する。チラー１３６は循環水（循環溶液）の温度を調整し、加熱冷却プレート１３４の温度を調整する。
【０２３５】
以上の実施例では、予め、温度係数Ｋを求めるとしたが、本発明の半導体試験方法はこれに限定するものではない。なお、温度係数とダイオード端子電圧等からトランジスタ１１７の温度情報Ｔｊを求める。
トランジスタ１１７と加熱冷却プレート１３４に密着して配置し、加熱冷却プレート１３４の温度が、トランジスタ１１７と略一致するように構成する。
【０２３６】
コントロール回路基板（コントローラ）１１１はチラー１３６を制御して、加熱冷却プレート１３４の温度を所定温度にし、トランジスタ１１７に定電流Ｉｃを印加して、ダイオードＤｉの端子電圧を測定する。
【０２３７】
測定結果から、温度係数Ｋを求める。加熱冷却プレート１３４の温度は、複数の温度に設定し、それぞれの温度での温度係数Ｋを求め、結果からより温度係数の値の精度を向上させる。
【０２３８】
温度係数Ｋは、トランジスタ１１７を加熱冷却プレート１３４で所定温度にし、ダイオードＤｉに定電流Ｉｃを流して、端子電圧を測定する。前記所定温度を変化させ、かつダイオードＤｉの端子電圧を測定することにより、温度に対するダイオードＤｉの端子電圧を取得できる。したがって、温度に対するダイオードＤｉの端子電圧からトランジスタ１１７の温度係数Ｋを求めることができる。
【０２３９】
トランジスタ１１７の試験時は、定電流Ｉｃは、チャンネル電流Ｉｄが流れていない時にダイオードＤｉに流す。つまり、トランジスタ１１７がオンしていない時に、定電流Ｉｃを流してダイオードＤｉの端子間電圧を測定する。
【０２４０】
オペアンプ回路（バッファ回路）１１６は、ダイオードＤｉの端子電圧Ｖｉ（端子ｃ−端子ｅ）を出力する。なお、オペアンプ回路１１６は、オペアンプ素子から構成されるものに限定されない。入力インピーダンスが高く、出力インピーダンスが低いものであればいずれのものでもよい。
温度測定回路１１５は保持されている温度係数Ｋと電圧Ｖｉから、試験を実施しているトランジスタ１１７の温度情報Ｔｊを求める。
【０２４１】
求められた温度情報Ｔｊはコントロール回路基板（コントローラ）１１１に送られる。コントロール回路基板（コントローラ）１１１は、温度情報Ｔｊが所定設定値以上のなった場合、トランジスタ１１７が所定のストレス状態、あるいは劣化状態となったと判断し、試験の制御変更あるいは試験の停止等を行う。
【０２４２】
試験でトランジスタが劣化する箇所は主として、トランジスタ１１７内の接合部であることが多い。半導体そのものが劣化することはなく、トランジスタ１１７の接合部（ボンディング、ダイボンド等）が劣化し、接合部の抵抗値が高くなる。抵抗値が高くなることにより、電圧Ｖｃｅが高くなり、発熱してトランジスタ１１７の温度が上昇する。
【０２４３】
半導体が劣化する場合は、トランジスタ１１７のゲート酸化膜（絶縁膜）の劣化である場合が多い。ゲート酸化膜の劣化が発生した場合は、酸化膜（絶縁膜）の短絡状態になり、電圧Ｖｃｅは下がる。または、トランジスタ１１７がオフ状態となり、トランジスタ１１７には電流は流れず、電圧Ｖｃｅは電源電圧の最大値まで上昇する。
【０２４４】
温度情報Ｔｊは、試験開始時は、最低温度Ｔ１から最高温度Ｔ２の間を変化する。試験によりトランジスタ１１７にストレスがかかると、トランジスタ１１７のＶｃｅ電圧が変化し、通常は温度情報Ｔｊが高くなる方向に変化する。
したがって、図３２（ｃ）に図示するように、最低温度は、温度Ｔ１より上昇し、最高温度は温度情報Ｔｍ（Ｔｊｍａｘ）に近づく。
本発明の半導体の試験方法では、試験の終了は下記のいずれかの条件で停止する。
・温度情報Ｔｊが所定範囲内から外れた場合。
・チャンネル電圧Ｖｃｅが所定の電圧範囲から外れた場合。
・熱抵抗が所定の範囲内から外れた場合。
【０２４５】
図１１、図２９、図３０等の実施例において、スイッチ回路Ｓｓａ１２４ａ、スイッチ回路Ｓａｂ１２４ｂはスイッチ回路の記号を使用している。スイッチ回路Ｓｓａ１２４ａ、スイッチ回路Ｓａｂ１２４ｂは、クローズ（オン）した時の抵抗（オン抵抗）が小さいものであれば、いずれの素子でもスイッチ回路として使用できる。たとえば、トランジスタ、メカニカルリレー、ホトトランジスタ、ホトダイオードスイッチ等が例示される。
【０２４６】
図３０は本発明の第１の実施例における半導体素子試験装置の等価回路図である。本実施例では、スイッチ回路Ｓｓａ、スイッチ回路Ｓａｂは、図３０に図示するようにパワーＭＯＳＦＥＴ１２４を使用している。パワーＭＯＳＦＥＴはチャンネル間の電圧（Ｖｓｄ）が小さい。
【０２４７】
なお、スイッチ回路として、パワーＭＯＳＦＥＴ以外のものを採用してもよい。スイッチ回路Ｓｓａ、スイッチ回路ＳａｂはパワーＭＯＳＦＥＴだけでなく、パワートランジスタ等であっても良いことはいうまもない。その他、電磁リレー、電磁スイッチ等も例示される。
【０２４８】
パワーＭＯＳＦＥＴ１２４ｂのオン時のチャネル電圧（Ｖｓｄｂ）は、パワーＭＯＳＦＥＴ１２４ａのオン時のチャネル電圧（Ｖｓｄａ）以下となるものを選定する。つまり、パワーＭＯＳＦＥＴ１２４ｂのオン時のチャネル電圧（Ｖｓｄｂ）は、パワーＭＯＳＦＥＴ１２４ａのオン時のチャネル電圧（Ｖｓｄａ）よりも小さくなるようにする。スイッチ回路１２４ｂがオンした時、完全に電流電源回路１２１ａの端子間を短絡して、電流Ｉｍを安定して流すためである。
以上の事項は、スイッチ回路１２４がパワートランジスタ等の場合も同様である。パワートランジスタ１２４の場合は、チャンネル電圧はＶｃｅとなる。
スイッチ回路１２４ａがオンすることにより、電流電源回路１２１ａが出力する電流Ｉａが試験電流Ｉｄとしてトランジスタ１１７に供給できるようになる。
【０２４９】
図３１は、第１の実施例における本発明の半導体素子の試験方法の説明図である。図３１においてＶｇｓは、試験をするトランジスタ１１７のゲート端子に印加するゲート信号である。Ｉｄは試験時にトランジスタ１１７に流す電流である。説明を容易にするため、トランジスタ１１７がオン時に定電流Ｉａを流すとしている。
【０２５０】
図３１（ｃ）Ｓｔ１はダイオードＤｉに電流Ｉｃを流すタイミング信号であり、Ｓｔ１がＨレベルの時、トランジスタ１１７のダイオードＤｉに電流が流れる。オペアンプ回路１１６はダイオードＤｉの端子間電圧を取得し、温度測定回路１１５は端子間電圧を温度情報Ｔｊに変換する。温度情報Ｔｊはコントロール回路基板（コントローラ）１１１に送られ、コントロール回路基板（コントローラ）１１１は温度情報Ｔｊにしたがってトランジスタ１１７（半導体素子１１７）の試験を実施する。
【０２５１】
Ｉｄは試験を行うトランジスタ１１７に流れる電流であり、電流電源回路１２１が出力する電流である。Ｓｔ１、Ｓｔ２は温度測定用のダイオードに測定用電流を流す時間あるいは温度の測定時間である。
図３１（ｅ）Ｓｓａはスイッチ回路１２４ａのオンオフ信号、図３１（ｆ）Ｓａｂはスイッチ回路１２４ｂのオンオフ信号である。
【０２５２】
図３１（ｇ）Ｖｃｅはトランジスタ１１７のｃ端子の電圧（トランジスタ１１７のチャンネル電圧）、温度情報Ｔｊは測定されたトランジスタ１１７の温度変化を示す。
【０２５３】
図３１（ａ）に図示するように、ゲートドライバ回路１１３からゲート信号Ｖｇｓがトランジスタ１１７のゲート端子ｇに印加される。ゲート信号Ｖｇｓは周期時間ｔｃｙｃｌｅ、オン時間ｔｏｎである。周期時間ｔｃｙｃｌｅ、オン時間ｔｏｎはゲート信号制御回路１１２で任意の値に設定することができる。また、オン電圧Ｖｇも任意の電圧に設定することができる。
【０２５４】
図３１（ｄ）Ｓｔ２は図３４に示す実施例において、ダイオードＤｓａ、ダイオードＤｓｂに電流Ｉｃを流すタイミング信号である。Ｓｔ２がＨレベルの時、トランジスタ１１７のダイオードＤｓａまたはＤｓｂに電流が流れる。トランジスタ１１７と独立したデバイス（ダイオード）に定電流Ｉｃを流して温度情報Ｔｊを取得する場合である。
【０２５５】
オペアンプ回路１１６はダイオードＤｓａまたはＤｓｂの端子間電圧を取得し、温度測定回路１１５は端子間電圧を温度情報Ｔｊに変換する。温度情報Ｔｊはコントロール回路基板（コントローラ）１１１に送られ、コントロール回路基板（コントローラ）１１１は温度情報Ｔｊに基づいてトランジスタ１１７の試験を実施する。なお、Ｓｔ２に関連する事項は、図３４等で説明する。
【０２５６】
理解を容易にするため、測定された温度情報Ｔｊは図３１（ｈ）で示すように、Ｔ１からＴ２の間を変化するとして説明する。温度情報Ｔｊはトランジスタ１１７に通電されることにより高くなり、通電する電流が停止すると低下する。また、温度情報Ｔｊはトランジスタ１１７の特性変化にともなって変化する。
【０２５７】
図３１（ｅ）Ｓｓａはスイッチ回路Ｓｓａのオンオフ制御信号のタイミングを示す。ＳｓａがＶｏｎになるとスイッチ回路Ｓｓａがクローズ（オン）する。０の場合は、スイッチ回路Ｓｓａがオープン（オフ）になり、電流あるいは電圧の印加が遮断される。
【０２５８】
図３１（ｆ）Ｓｓｂはスイッチ回路Ｓｓｂのオンオフ制御信号のタイミングを示す。ＳｓｂがＶｏｎになるとスイッチ回路Ｓｓｂがクローズ（オン）する。０の場合は、スイッチ回路Ｓｓｂがオープン（オフ）になる。
【０２５９】
図３１（ｇ）Ｖｃｅはトランジスタ１１７のチャンネル電圧（エミッタ端子とコレクタ端子間の電圧）である。トランジスタ１１７のオンオフにともなって、サージ電圧、ザージ電流が発生し、また、トランジスタ１１７のオン抵抗の変化にともないＶｃｅ波形が時間的に複雑に変化する。また、ダイオードＤｉに電流Ｉｃが流れることにより、トランジスタ１１７のＶｃｅ波形は変化する。
【０２６０】
本明細書、図面では、説明を容易にするため、あるいは作図を容易にするため、トランジスタ１１７がオンの時は電圧Ｖｎになるとし、トランジスタがオフの時は電圧Ｖｅになるとして説明をする。
ゲート信号は、周期ｔｃｙｃｌｅ、オン時間ｔｏｎ、オフ時間ｔｏｆｆで試験をするトランジスタ１１７のゲート端子に印加される。
【０２６１】
ゲート信号Ｖｇｓはトランジスタ１１７がＮチャンネルの場合は、グランド（接地）電圧０（Ｖ）がオフ電圧であり、Ｖｇがオン電圧である。トランジスタ１１７がＰチャンネルの場合は、オン電圧の電位とオフ電圧の電位を変更する。
【０２６２】
トランジスタ１１７をオンする前のｔｎ２期間は、オフ電圧よりもマイナス側のＶｔ電圧にする。また、トランジスタ１１７をオフ後のｔｎ１期間は、オフ電圧よりもマイナス側のＶｔ電圧にする。
Ｖｔ電圧は、０（Ｖ）よりも低く、−４（Ｖ）よりも高い電圧である。したがって、Ｖｔとは、−４（Ｖ）以上かつ０（Ｖ）よりも低い電圧である。
【０２６３】
なお、トランジスタ１１７がＳｉＣの場合はオフ電圧をＶｔ電圧とし、ＩＧＢＴの場合は、オフ電圧を０（Ｖ）とする。以上のように、試験するトランジスタ１１７の種類に応じて、トランジスタ１１７に供給するオフ電圧を変更できるように本発明の半導体素子試験装置を構成している。
【０２６４】
Ｖｔ電圧が印加されている時に、Ｓｔ１（Ｓｔ２）をＨレベルにしてトランジスタ１１７の温度を測定する。Ｖｔ電圧を印加している期間にダイオードＤｉに定電流Ｉｃを流す。また、Ｓｔ１（Ｓｔ２）のＨレベルに期間には定電流Ｉｃを流す。
【０２６５】
トランジスタ１１７のゲート端子にＶｔ電圧が印加されることにより、トランジスタ１１７のオフ状態が安定し、温度情報Ｔｊの測定を安定して実施することができる。また、温度情報Ｔｊの測定時にノイズが乗りにくく、温度情報Ｔｊの測定精度が向上する。
【０２６６】
トランジスタ１１７のゲート端子にＶｔ電圧を印加することにより、トランジスタ１１７のリーク電流が減少し、Ｖｉ電圧の測定精度が向上、また測定が安定する。
【０２６７】
ゲート信号Ｖｇｓは、ｔｎ１、ｔｎ２の時間にＶｔ電圧にされる。一例としてｔｎ１、ｔｎ２の時間は、０．２ｍ秒以上２ｍ秒以下の時間である。トランジスタ１１７は０（Ｖ）でオフする。
【０２６８】
したがって、トランジスタ１１７のゲート端子ｇには、Ｖｇ、０（Ｖ）、Ｖｔの３電圧を印加する。Ｖｔを印加している期間に、トランジスタのダイオードＤｉに電流を流して温度情報Ｔｊを測定する。
【０２６９】
ダイオードＤｉに定電流Ｉｃを流すときには、スイッチ回路Ｓｓａをオフして、電流電源回路１２１ａからの電流がトランジスタ１１７に印加されないように制御する。
【０２７０】
ダイオードＤｉに定電流Ｉｃを流すことにより、ダイオードＤｉの端子電圧を取得し、オペアンプ回路１１６は端子電圧に対応するＶｉ電圧を出力する。Ｖｉ電圧は温度測定回路１１５に入力され、温度測定回路１１５はトランジスタ１１７の温度に対応する温度情報Ｔｊを求める。
【０２７１】
温度情報Ｔｊはコントロール回路基板（コントローラ）１１１に転送され、コントロール回路基板（コントローラ）１１１は温度情報Ｔｊに基づいてトランジスタ１１７の試験の継続、停止、条件変更等、トランジスタ１１７（半導体素子１１７）の試験を制御する。
【０２７２】
図３１（ｅ）Ｓｓａはスイッチ回路１２４ａのオンオフ制御するタイミング信号である。図３１（ｆ）Ｓｓｂはスイッチ回路１２４ｂのオンオフ制御するタイミング信号である。
【０２７３】
スイッチ回路１２４ａは、トランジスタ１１７のＶｇｓ信号がＶｇになってから、ｔｍ２時間遅れてオンする。ｔｍ２時間はコントロール回路基板（コントローラ）１１１により変更設定できるように構成されている。
【０２７４】
スイッチ回路１２４ａがオンする前のｔｂ２時間前にスイッチ回路１２４ｂがオンする。スイッチ回路１２４ａがオンしてからｔｂ１時間後までスイッチ回路１２４ｂのオン状態は維持される。ｔｂ２時間、ｔｂ１時間は独立して変更設定できるように構成されている。
特に、ｔｂ１の設定は重要である。ｔｂ１の時間は、トランジスタ１１７のＶｃｅ電圧の波形を観察して、適正に設定あるいは変更する。
【０２７５】
スイッチ回路１２４ａは、トランジスタ１１７のＶｇｓ信号がＶｔになるｔｍ１時間前にオフする。ｔｍ１時間はコントロール回路基板（コントローラ）１１１により変更設定できるように構成されている。
【０２７６】
スイッチ回路１２４ａがオフする前のｔａ２時間前にスイッチ回路１２４ｂがオンする。スイッチ回路１２４ａがオフしてからｔａ１時間後までスイッチ回路１２４ｂのオン状態は維持される。ｔａ２時間、ｔａ１時間は独立して変更設定できるように構成されている。
特に、ｔａ１の設定は重要である。ｔａ１の時間は、トランジスタ１１７のＶｃｅ電圧の波形を観察あるいは測定して、適正に設定あるいは変更する。
【０２７７】
スイッチ回路Ｓｓｂがオンすることにより、電流電源回路１２１ａの出力端子がグランド（接地ライン）と短絡し、電荷が放電される。電荷が放電されることにより電流電源回路１２１ａの端子電圧は０（Ｖ）（グランド電圧）となる。また、電流電源回路１２１ａが出力する電流Ｉａを、電流Ｉｍとして接地（グランド）へ流す。したがって、電流Ｉａはトランジスタ１１７に印加されることはなく、また、トランジスタ１１７のコレクタ電圧が上昇することはない。
【０２７８】
ｔｂ２時間は、電流電源回路１２１ａの出力電圧が０（Ｖ）あるいは０（Ｖ）近傍になる時間、あるいは、電流電源回路１２１ａの出力電圧の方が、トランジスタ１１７のコレクタ電圧よりも低くなる時間を観察あるいは測定して設定する。
【０２７９】
上記の電圧の関係が所定値になった時刻（ｔｂ２経過後）で、スイッチ回路１２４ａをオンさせて、電流電源回路１２１ａからの電流Ｉａ（＝Ｉｄ）を印加する。しかし、このときは、スイッチ回路１２４ｂがオンしているため、電流電源回路１２１ａからの電流Ｉａ（＝Ｉｄ）は、スイッチ回路１２４ｂを介して電流Ｉｍとしてグランド（接地ライン）に流れる。したがって、トランジスタ１１７には定電流Ｉｄは流れない。
スイッチ回路１２４ａがオンしてから、ｔｂ１時間経過後、スイッチ回路１２４ｂがオフし、試験電流Ｉｄがトランジスタ１１７に供給される。
試験電流Ｉｄは、図３１のように、スイッチ回路１２４ａに同期して、トランジスタ１１７に供給される。
【０２８０】
以上のようにスイッチ回路１２４ａ、１２４ｂを動作させることにより、トランジスタ１１７にはサージ電圧Ｖｓあるいは突入電流Ｉｓが印加されない。または、サージ電圧Ｖｓあるいは突入電流Ｉｓが抑制され、良好なトランジスタ１１７の試験を実施することができる。
【０２８１】
トランジスタ１１７への試験電流Ｉｄの停止時は、スイッチ回路１２４ａのオフさせるｔａ２前にスイッチ回路１２４ｂをオンさせる。スイッチ回路Ｓｓｂを介して、電流電源回路１２１ａが出力する定電流Ｉａは電流Ｉｍとしてグランドに流れ、トランジスタ１１７には供給されない。
【０２８２】
ｔａ２時間は、電流電源回路１２１ａの出力電圧が０（Ｖ）あるいは０（Ｖ）近傍になる時間、あるいは、電流電源回路１２１ａの出力電圧の方が、トランジスタ１１７のコレクタ電圧よりも低くなる時間を観察して設定する。
【０２８３】
上記の電圧の関係が所定値になった時刻（ｔａ２経過後）で、スイッチ回路１２４ａをオフさせる。スイッチ回路１２４ａがオフしてから、ｔａ１時間経過後、スイッチ回路１２４ｂがオフされる。
【０２８４】
以上のようにスイッチ回路１２４ａ、１２４ｂを以上のように動作あるいは制御することにより、トランジスタ１１７にはサージ電圧Ｖｓあるいは突入電流Ｉｓが印加されない。または、サージ電圧Ｖｓあるいは突入電流Ｉｓが抑制され、良好なトランジスタ１１７の試験を実施することができる。
【０２８５】
トランジスタ１１７に定電流Ｉｄが供給されることにより、温度情報Ｔｊは上昇する。トランジスタ１１７への定電流Ｉｄが停止することにより、温度情報Ｔｊは下降する。温度情報ＴｊはＴ１とＴ２間を変動する。試験によりトランジスタ１１７の特性が変動すると温度情報Ｔｊは徐々に上昇する。
一定値の電流Ｉｄをトランジスタ１１７に印加するには、電流電源回路１２１ａを動作させ、トランジスタ１１７に電流Ｉｄ（＝Ｉａ）を印加する。
【０２８６】
図１１、図２９、図３０、図３２、図３４、図３５等に図示するように、ゲートドライバ回路１１３の可変抵抗回路１２５の抵抗値も設定することができる。抵抗値を大きくすることにより、ゲート信号Ｖｇｓの立ち上がり／立ち下がり波形は、図３２（ａ）の点線あるいは一点鎖線のように変化させることができる。
【０２８７】
ゲート信号Ｖｇｓの変化あるいは設定により、トランジスタ１１７に流れる電流Ｉｄも図３２（ｂ）に図示するように、点線あるいは一点鎖線のように変化させることができる。
電流Ｉｄの立ち上り波形、立ち下り波形を変化させることにより、サージ電圧あるいは突入電流を調整あるいは抑制することができる。
【０２８８】
温度情報Ｔｊは図３２（ｃ）に図示するように、試験によりトランジスタ１１７の特性が変化するにともなって、実線から点線、点線から一点鎖線に変化する。温度情報ＴｊがＴｍのレベルに達した時に試験を停止する。あるいは、温度情報Ｔｊの変化割合が所定値になったときに試験と停止する。また、試験条件を変更する。
【０２８９】
図３３に図示するように、スイッチ回路Ｓｓａ（スイッチ回路１２４ａ）がオフ状態の時に、Ｓｔ１信号をＨにして、温度情報Ｔｊを測定する。Ｓｔ１信号は、ゲート信号がＶｔの時に、Ｈレベルにする。ｔｎ２期間で、ｔｃ２の期間にＨレベルにして、温度情報Ｔｊを測定する。ｔｎ１期間で、ｔｃ１の期間に温度情報Ｔｊを測定する。
【０２９０】
ｔｃ２の期間に測定した温度情報Ｔｊは、トランジスタ１１７が冷却された時点の温度情報Ｔｊとなる。ｔｃ１期間に測定した温度情報Ｔｊは、トランジスタ１１７に電流Ｉｄを停止した直後の温度情報Ｔｊとなる。
試験の停止、条件変更、制御の変更等は、ｔｃ２の期間に測定した温度情報Ｔｊと、ｔｃ１期間に測定した温度情報Ｔｊで判断する。
【０２９１】
ｔｃ１期間に測定した温度情報Ｔｊがｔｃ２の期間に測定した温度情報Ｔｊに比較して変化率が大きい場合、ｔｃ１期間に測定した温度情報Ｔｊがｔｃ２の期間に測定した温度情報Ｔｊとの絶対値の差が大きい場合等、測定値温度情報Ｔｊに対応して、試験を制御、変更する。
【０２９２】
また、ｔｃ２の期間に測定した温度情報Ｔｊが標準値と所定値異なっていると場合、トランジスタ１１７の接続状態、試験装置に問題があるかを判定し「試験を開始せず」の判断等を行う。
ｔｃ２あるいはｔｃ１期間に、Ｖｉを複数回測定し、Ｖｉに対する温度情報Ｔｊを求める。
【０２９３】
図３４の実施例は、本発明の第２の実施例における半導体素子試験装置である。図３４におけるトランジスタ１１７は、温度測定用のダイオードＤｓ（ダイオードＤｓａ、ダイオードＤｓｂ）を別途設けている。なお、ダイオードＤｓは、トランジスタ１１７と同一プロセスで形成される。
【０２９４】
図３４の実施例では、図３１（ｄ）のＳｔ２信号のタイミングで温度情報Ｔｊを測定する。スイッチ回路Ｓｓａ（スイッチ回路１２４ａ）がオフ状態の時に、Ｓｔ２信号をＨにして、温度情報Ｔｊを測定する。ｔｎ２期間で、ｔｃ２の期間にＨレベルにして、温度情報Ｔｊを測定する。ｔｃ１の期間は、ｔｏｎの期間、ｔｎ1の期間にいずれの期間に温度情報Ｔｊを測定してもよい。ｔｃ２の期間に測定した温度情報Ｔｊと、ｔｃ１期間に測定した温度情報Ｔｊは、平均を取り、温度情報Ｔｊを求める。
【０２９５】
なお、ｔｃ２あるいはｔｃ１期間に、Ｖｉを複数回測定し、Ｖｉに対する温度情報Ｔｊを求める。図３１の他の信号あるいはスイッチ回路の動作は、図１１等で説明した実施例と同一あるいは同様である。
以上の実施例は、トランジスタ１１７に付加する、あるいは形成されたダイオードで温度情報Ｔｊを測定する実施例であった。
図３４の実施例では、トランジスタ１１７にトランジスタとは接続されていない（独立した）ダイオードＤｓが形成された実施例である。
【０２９６】
ダイオードＤｓａは定電流Ｉｃを流す向きに形成されている。ダイオードＤｓｂは定電流Ｉｃ’を流す向きに形成されている。定電流回路１１８（Ｐｃ）は定電流Ｉｃおよび定電流Ｉｃ’を発生する。
【０２９７】
ダイオードＤｓａ、ダイオードＤｓｂは温度測定用のダイオードである。ダイオードＤｓａ、ダイオードＤｓｂの構造は、図１１等のダイオードＤｉと類似あるいは同一である。
【０２９８】
ダイオードＤｉがトランジスタ１１７の端子（端子ｃ、端子ｅ）と接続されているのに対して、ダイオードＤｓａ、ダイオードＤｓｂはトランジスタ１１７の端子とは接続されておらず、独立した端子に接続されている点、ダイオードＤｉは図３１（ｃ）のＳｔ１のタイミングで温度情報Ｔｊが測定されるのに対し、ダイオードＤｓａ、ダイオードＤｓｂは図３１（ｄ）Ｓｔ２のタイミングで温度情報Ｔｊが測定される点以外は、同一動作あるいは同一構成である。
【０２９９】
図３４の実施例では、ダイオードＤｓが定電流Ｉｄを流す経路から分離されている。トランジスタ１１７に電流Ｉｄを流している状態でもダイオードに定電流Ｉｃを流すことができる。したがって、温度情報Ｔｊを測定する時間を自由に設定することができる。図３１（ｄ）に図示するように、ｔｃ１、ｔｃ２の位置を設定することができる。
【０３００】
ただし、ｔｃ２にあっては、図３１（ｄ）に示すように、ゲート信号がＶｔの期間に配置あるいは設定する。ｔｃ２の期間で測定する温度情報Ｔｊは、トランジスタ１１７が動作前の値として使用する。ｔｃ１の期間は、トランジスタ１１７の定電流Ｉｄを停止する直前が好ましい。なお、定電流Ｉｄの停止した直後でもよい。直前、直後とは１ｍ秒以内の時間とすることが好ましい。
図３１（ｄ）のＳｔ２はダイオードＤｓ（Ｄｓａ、Ｄｓｂ）の電流Ｉｃ（または電流Ｉｃ’）を流すタイミング信号である。
【０３０１】
Ｓｔ２がＨレベルの時、トランジスタ１１７のダイオードＤｓ（Ｄｓａ、Ｄｓｂ）に電流が流れる。オペアンプ回路１１６はダイオードＤｓの端子間電圧を取得し、温度測定回路１１５は端子間電圧を温度情報Ｔｊに変換する。
【０３０２】
温度情報Ｔｊはコントロール回路基板（コントローラ）１１１に送られ、コントロール回路基板（コントローラ）１１１は温度情報Ｔｊにしたがってトランジスタ１１７の試験を実施あるいは停止あるいは制御を変更する。
【０３０３】
Ｓｔ２がＨレベルの時に、定電流回路１１８は定電流Ｉｃを流し、定電流ＩｃはダイオードＤｓａに流れる。また、定電流回路１１８は定電流Ｉｃ’を流し、定電流Ｉｃ’はダイオードＤｓｂに流れる。
【０３０４】
定電流Ｉｃと定電流Ｉｃ’は同一の大きさの電流である。ただし、ダイオードＤｓａとダイオードＤｓｂの閾値電圧が異なる場合、ダイオードＤｓａとダイオードＤｓｂの特性が異なる場合等は、定電流Ｉｃと定電流Ｉｃ’の大きさを異ならせることが好ましい。
【０３０５】
オペアンプ回路１１６はダイオードＤｓａまたはＤｓｂの端子間電圧を取得し、温度測定回路１１５は端子間電圧を温度情報Ｔｊに変換する。温度情報Ｔｊはコントロール回路基板（コントローラ）１１１に送られ、コントロール回路基板（コントローラ）１１１は温度情報Ｔｊに基づいてトランジスタ１１７の試験を実施する。
【０３０６】
定電流Ｉｃを流して求めたＴｊと、定電流Ｉｃ’を流して求めた温度情報Ｔｊとは、平均値をとる、あるいは重みづけ処理を行い、１つの温度情報Ｔｊの値とする。この温度情報Ｔｊを用いて、コントロール回路基板（コントローラ）１１１はトランジスタ１１７の試験を実施あるいは停止あるいは制御を変更する。
他の事項は、本明細書、図面で説明した事項あるいは内容と同一あるいは類似であるので説明を省略する。
【０３０７】
本発明はその要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。本明細書および図面に記載した事項あるいは内容は、相互に組み合わせることができることは言うまでもない。
【０３０８】
図３５は本発明の第３の実施例における半導体素子試験装置の説明図である。図１１との差異は、ダイオード接続されたトランジスタ１１７ｓが試験を行うトランジスタ１１７ｍに流す電流Ｉｄの経路に配置されている点である。他の箇所は同一であるので説明を省略する。
【０３０９】
トランジスタ１１７ｓは一例として、試験を実施するトランジスタ１１７ｍと同一の仕様のトランジスタである。トランジスタ１１７ｓのゲート端子ｇ２とエミッタ端子ｅ２は接続され、トランジスタ１１７ｓは等価的にダイオードとみなせる。トランジスタ１１７ｓのゲート端子ｇ２とエミッタ端子ｅ２は素子端子２２６のＯ端子に接続される。トランジスタ１１７ｓのコレクタ端子ｃ２は素子端子２２６のＰ端子と接続される。
【０３１０】
トランジスタ１１７ｓの端子（ゲート端子ｇ２、エミッタ端子ｅ２、コレクタ端子ｃ２）は図７に図示するように、コネクタ２０２ｂと接続され、コネクタ２０２ｂは信号配線２２２ｂにより、サンプル接続回路２０３に接続されている。トランジスタ１１７ｓの端子（ゲート端子ｇ２、エミッタ端子ｅ２、コレクタ端子ｃ２）の結線は、サンプル接続回路２０３内で実施される。
【０３１１】
スイッチ回路１２４ｂがオンすると電流Ｉｍが流れ、電流電源回路１２１ａの電荷を放電する。あるいは、電流電源回路１２１ａが出力する電流Ｉａはスイッチ回路１２４ｂを介して、グランドに流す。
【０３１２】
試験をするトランジスタ１１７ｍに突入電流Ｉｓが流れるとトランジスタ１１７ｍを突入電流Ｉｓあるいはサージ電圧Ｖｓの発生によって、トランジスタ１１７ｍが破壊する。突入電流Ｉｓあるいはサージ電圧Ｖｓの発生することを防止するため、スイッチ回路１２４ａ、１２４ｂのオンオフ制御、オンオフ順序を制御する。
【０３１３】
周期ｔｃｙｃｌｅを速くして、トランジスタ１１７ｍの試験を実施する場合、スイッチ回路１２４ａ、スイッチ回路１２４ｂのオンオフを高速に実施する必要がある。この場合、スイッチ回路１２４のオンオフタイミングにより、突入電流Ｉｓあるいはサージ電圧Ｖｓが発生する場合がある。
【０３１４】
トランジスタ１１７のコレクタ端子の電圧Ｖｍの電圧が、電流電源装置の出力部の電圧Ｖｐよりも高ければ、電流は電流Ｉｍとしてグランドに向かって流れ、トランジスタ１１７ｍには流れないか、わずかとなる。
【０３１５】
Ｖｍ  ＞  Ｖｐの関係を作るため、図３５に示す実施例では、ダイオード接続したトランジスタ１１７ｓを電流Ｉｄの経路に配置している。トランジスタ１１７ｓに電流が流れる場合、トランジスタ１１７ｓのチャンネル電圧分だけ、電圧Ｖｍに積み上がる状態になる。したがって、電圧Ｖｐは、電圧Ｖｍより低い状態となり、トランジスタ１１７ｍに突入電流は印加されなくなる。トランジスタ１１７ｍが突入電流Ｉｓあるいはサージ電圧Ｖｓで破壊することはない。
【０３１６】
図３６は、本発明の第４の実施例における半導体素子試験装置の説明図である。図３６において、電流電源回路１２１に並列して、試験を行う複数のトランジスタ１１７（トランジスタ１１７Ｑ１〜トランジスタ１１７Ｑｎ）が接続されている。
【０３１７】
第４の実施例では、１枚のスイッチ回路基板２０１ａと、ｎ枚のスイッチ回路基板２０１ｂ（スイッチ回路基板２０１ｂ１〜スイッチ回路基板２０１ｂｎ）を有している。同時あるいは順次に試験するトランジスタ１１７Ｑはｎ個（トランジスタ１１７Ｑ１〜トランジスタ１１７Ｑｎ）である。
【０３１８】
トランジスタＱ１のコレクタ端子は、フォークプラグ２０５ｅ１と接続され、トランジスタＱ１のエミッタ端子は、フォークプラグ２０５ｃ１と接続されている。
【０３１９】
トランジスタＱ２のコレクタ端子は、フォークプラグ２０５ｅ２と接続され、トランジスタＱ２のエミッタ端子は、フォークプラグ２０５ｃ２と接続されている。
【０３２０】
トランジスタＱ３のコレクタ端子は、フォークプラグ２０５ｅ３と接続され、トランジスタＱ３のエミッタ端子は、フォークプラグ２０５ｃ３と接続されている。
【０３２１】
以下同様で、トランジスタＱｎのコレクタ端子は、フォークプラグ２０５ｅｎと接続され、トランジスタＱｎのエミッタ端子は、フォークプラグ２０５ｃｎと接続されている。
【０３２２】
定電流回路１１８の電流Ｉｃは、スイッチ回路Ｓｓａ１がオンすることにより、トランジスタ１１７Ｑ１のダイオードＤｓに供給される。ダイオードＤｓの端子電圧は、オペアンプ（バッファ）１１６に印加され、オペアンプ回路１１６からＶｉ１電圧として出力される。
【０３２３】
定電流回路１１８の電流Ｉｃは、スイッチ回路Ｓｓａ２がオンすることにより、トランジスタ１１７Ｑ２のダイオードＤｓに供給される。ダイオードＤｓの端子電圧は、オペアンプ（バッファ）１１６に印加され、オペアンプ回路１１６からＶｉ２電圧として出力される。
【０３２４】
同様に、定電流回路１１８の電流Ｉｃは、スイッチ回路Ｓｓａｎがオンすることにより、トランジスタ１１７ＱｎのダイオードＤｓに供給される。ダイオードＤｓの端子電圧は、オペアンプ（バッファ）１１６に印加され、オペアンプ回路１１６からＶｉｎ電圧として出力される。
電圧Ｖｉ１から電圧Ｖｉｎはセレクタ１２７で１つの電圧が選択され、Ｖｉとして出力されて温度測定回路１１５に入力される。
【０３２５】
温度測定回路１１５は温度情報Ｔｊを求めて、コントロール回路基板１１１に出力する。なお、図３６の実施例において、定電流回路１１８は１つとしたがこれに限定するものではない。各トランジスタ１１７Ｑに定電流回路１１８を配置してもよい。また、各トランジスタ１１７Ｑに温度測定回路１１５を形成または配置してもよい。
電圧データＶｉ、温度情報Ｔｊはマザー基板２０７の配線を介して、コントロール回路基板１１１に送られる。
【０３２６】
トランジスタ１１７Ｑ１の素子端子２２６（Ｐ端子）は接続構造体２１８ａ１と接続されている。トランジスタ１１７Ｑ１の素子端子２２６（Ｎ端子）は接続構造体２１８ｂ１と接続されている。
【０３２７】
トランジスタ１１７Ｑ２の素子端子２２６（Ｐ端子）は接続構造体２１８ａ２と接続されている。トランジスタ１１７Ｑ２の素子端子２２６（Ｎ端子）は接続構造体２１８ｂ２と接続されている。
【０３２８】
以下、同様に、トランジスタ１１７Ｑｎの素子端子２２６（Ｐ端子）は接続構造体２１８ａｎと接続されている。トランジスタ１１７Ｑｎの素子端子２２６（Ｎ端子）は接続構造体２１８ｂｎと接続されている。なお、ｎは１以上の正数である。
接続構造体２１８は隔壁２１７に設けられた開口部２１６から挿入される。接続構造体２１８の挿入は、Ｃ２室からＣ１室方向に実施される。
【０３２９】
フォークプラグ２０５は、Ｃ２室側から隔壁２１４に形成された開口部２１６を介してＢ室に差し込まれる。フォークプラグ２０５は差し込まれることによりスイッチ回路基板２０１の導体板２０４と接続される。フォークプラグ２０５を差し込む開口部２１６位置により、スイッチ回路基板２０１を選択できる。
【０３３０】
マザー基板２０７のコネクタ２１３に接続するスイッチ回路基板２０１位置を変更することによりフォークプラグ２０５で選択するスイッチ回路基板２０１を選択することができる。
【０３３１】
スイッチ回路基板２０１には導体板２０４が２枚配置されている。２枚の導体板２０４のうち、Ｃ２室に近い側の導体板２０４とフォークプラグ２０５とが接続（接触）されるように、導体板２０４が配置される。
【０３３２】
本発明の実施例において、フォークプラグ２０５と導体板２０４とを接触させて電気的に接続するとしたが、これに限定するものではない。機構的な動作により電気的に接続状態と、非接続状態とを変更できるものであればいずれでもよい。また、接続した状態を安定的に維持できるものであればいずれの構成であってもよい。
【０３３３】
たとえば、フォークプラグ２０５のかわりに、ロータリーコネクタ、ロータリージョイント、大電流コネクタ等であってもよい。導体板２０４の代わりに、ロータリーコネクタ、ロータリージョイント、大電流コネクタであってもよいし、円筒状の導体棒、角型の導体棒、くし型の導体板等であってもよい。
【０３３４】
なお、本明細書、図面において導体板２０４として説明するが、板に限定されるものではなく、棒状のものであってもよい。フォークプラグ２０５等の構造物と接合できるものであればいずれの形状等であってもよい。たとえば、ソケット、コネクタ等の構造物であってもよい。また、導体板２０４をフォークプラグ形状とし、フォークプラグ２０５と前記フォークプラグとを接続してもよい。
【０３３５】
図３７は、図３６の動作を説明する本発明の実施例における半導体素子の試験方法の説明図である。トランジスタ１１７Ｑ（トランジスタ１１７Ｑ１〜トランジスタ１１７Ｑｎ）が同時にオンさせて半導体試験を実施することは可能である。この場合、トランジスタ１１７Ｑ（トランジスタ１１７Ｑ１〜トランジスタ１１７Ｑｎ）のすべてに定電流Ｉｄを流す必要がある。したがって、電流電源回路１２１ａには、トランジスタ１１７Ｑがｎ個あれば、Ｉｄ×ｎ（ｎは１以上の正数）の電流を出力できる必要がある。したがって、大容量の電流電源回路１２１ａが必要となる。
【０３３６】
トランジスタ１１７Ｑを順次オンさせて、定電流Ｉｄをトランジスタ１１７Ｑに印加して試験を実施すれば、電流電源回路１２１ａが出力する定電流はＩｄでよい。図３７は、トランジスタ１１７Ｑを順次オンさせて試験を実施する半導体素子試験装置の試験方法の実施例である。半導体素子は、定電流Ｉｄをオンオフさせる回数で変化する。
【０３３７】
したがって、図３７のように半導体素子（トランジスタ１１７Ｑ等）を順次オンさせることによる試験をすることにより、効率よく試験を実施でき、また、電流電源回路１２１ａの最大出力電流容量を小さくすることができる。
【０３３８】
図３７において、オンさせるトランジスタ１１７Ｑは１個として説明するが、これに限定するものではない。たとえば、複数個のトランジスタ１１７Ｑを同時にオンさせてもよい。この場合、電流電源回路１２１ａが出力する定電流の最大値は、オンさせるトランジスタ１１７Ｑの個数×Ｉｄとなる。
【０３３９】
また、本発明の実施例において電流電源回路１２１ａは１台と図示しているが、これに限定するものではない。電流電源回路１２１ａは、別途、電流電源回路１２１ｂを設置してもよい。また、２台以上の電流電源回路１２１を設置してもよい。電流電源回路１２１を複数台、設置することより、トランジスタ１１７に流す電流Ｉｄをさまざまな波形とすることができる。
以上の事項は、本発明の実施例においても同様である。
【０３４０】
図３７（ａ）に図示するように、スイッチ回路Ｓｔ１（１５１ｓ１）〜スイッチ回路Ｓｔｎ（１５１ｓｎ）がオンすることにより、トランジスタ１１７に定電流Ｉｄ１〜定電流Ｉｄｎが流れる。たとえば、定電流Ｉｄの印加時間はｔｏｎであり、定電流Ｉｄ１と定電流Ｉｄ２とは時間ｔｃｙｃｌｅの間隔で順次、トランジスタ１１７に印加される。トランジスタ１１７はオンすることにより、トランジスタ１１７Ｑのチャンネル電圧が順次、変化する（図３７（ｃ））。
【０３４１】
したがって、たとえば、定電流Ｉｄ１と定電流Ｉｄ２とは時間的に重なりがない。そのため、電流電源回路１２１の出力容量は、１つのトランジスタ１１７Ｑの試験に必要とする出力容量でよい。
【０３４２】
定電流Ｉｄ（Ｉｄ１〜Ｉｄｎ）は重ならないように制御する。また、好ましくは定電流Ｉｄ（Ｉｄ１〜Ｉｄｎ）のそれぞれの電流Ｉｄ間は、１μ秒以上の間隔をあけることが好ましい。なお、各トランジスタ１１７Ｑに対しては、図３１で説明した駆動方法、制御方法を実施する。
【０３４３】
各トランジスタ１１７Ｑに供給する定電流Ｉｃは、スイッチ回路Ｓｓａ（Ｓｓａ１〜Ｓｓａｎ）を順次オンさせて、各トランジスタ１１７ＱのダイオードＤｓに供給する。
【０３４４】
ダイオードＤｓの端子電圧に対応する電圧Ｖｉ（Ｖｉ１〜Ｖｉｎ）はスイッチ回路Ｓｓａ（Ｓｓａ１〜Ｓｓａｎ）に同期して、セレクタ１２７によって選択される。たとえば、トランジスタ１１７Ｑ１に電流Ｉｃが供給されている時は、セレクタ１２７はトランジスタ１１７Ｑ１のダイオードＤｓの端子電圧を選択する。トランジスタ１１７Ｑ３に電流Ｉｃが供給されている時は、セレクタ１２７はトランジスタ１１７Ｑ３のダイオードＤｓの端子電圧を選択する。選択された電圧Ｖｉが温度測定回路１１５に供給される。
他の構成、動作は他の実施例で説明している構成、動作と同様であるので説明を省略する。
本発明の実施例において、トランジスタ１１７は、ＩＧＢＴを例示して説明したが、これに限定するものではない。
【０３４５】
たとえば、ＮチャンネルのＪＦＥＴ（図３８（ａ））、ＰチャンネルのＪＦＥＴ（図３８（ｂ））、ＮチャンネルのＭＯＳＦＥＴ（図３８（ｃ））、ＰチャンネルのＭＯＳＦＥＴ（図３８（ｄ））、ＮチャンネルのバイポーラＦＥＴ（図３８（ｅ））、ＰチャンネルのバイポーラＦＥＴ（図３８（ｆ））であっても良いことは言うまでもない。
【０３４６】
また、３端子のデバイスに限定されるものではなく、図３８（ｇ）に図示するダイオード等の２端子素子であってもよい。２端子素子では、ゲート信号Ｖｇｓは必要がない。電流電源回路１２１で定電流Ｉｄを流して試験することにより、本発明の半導体素子試験装置、半導体素子の試験方法を適用できることは言うまでもない。
【０３４７】
また、トランジスタ、ダイオードに限定されるものではなく、サイリスタ、トライアック等の他の半導体素子、バリスタ、ダイアック、あるいは、トランジスタ、ダイオード抵抗等が混載あるいは集積されたモジュールも、本発明の半導体素子試験装置、半導体素子の試験方法を適用できることは言うまでもない。
【０３４８】
以上、本明細書において、実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
本明細書および図面に記載した事項あるいは内容は、相互に組み合わせることができることは言うまでもない。
【０３４９】
たとえば、図３０で示すスイッチ回路１２４ａ、スイッチ回路１２４ｂは、他の実施例にも適用できる。たとえば、図３６、図３７の構成あるいは動作は、図３４、図３５等の他の実施例にも適用できることは言うまでもない。
【産業上の利用可能性】
【０３５０】
本発明は、トランジスタ等の半導体素子の試験内容、半導体素子の同時試験数に応じて、容易に接続変更でき、試験時に発生するノイズ対策を良好に実現できる半導体素子試験装置および半導体試験方法を提供できる。
【符号の説明】
【０３５１】
１１１  コントロール回路基板（コントローラ）
１１２  ゲート信号制御回路
１１３  ゲートドライバ回路
１１５  温度測定回路
１１６  オペアンプ（バッファアンプ）
１１７  パワートランジスタ
１１８  定電流回路
１２１  電流電源回路
１２２  スイッチ回路
１２４  スイッチ回路
１２５  可変抵抗回路
１２６  可変抵抗回路
１２７  セレクタ
１２８  電流検出回路
１２９  電圧検出回路
１３０  定電流設定回路
１３１  制御ラック
１３２  電源装置
１３３  制御回路
１３４  加熱冷却プレート
１３５  循環水パイプ
１３６  チラー
１３７  短絡回路
１３８  絶縁型ＤＣＤＣコンバータ回路
２０１  スイッチ回路基板
２０２  コネクタ
２０３  サンプル接続回路
２０４  導体板
２０５  フォークプラグ
２０６  接続ピン
２０７  マザー基板
２０８  コネクタ
２０９  デバイス制御回路基板
２１０  筐体
２１１  接続配線
２１２  電源配線
２１３  コネクタ
２１４  隔壁
２１５  隔壁
２１６  開口部
２１８  接続構造体
２１９  接続ボルト
２２０  接触部
２２１  固定ネジ
２２２  信号配線
２２３  ヒートパイプ
２２４  固定ネジ
２２５  接点部
２２６  素子端子
２２７  冷却ファン
２２８  放熱フィン
２３１  ヒートパイプ金具
２３２  接続金具
２３３  接続金具部
２３４  凹部
２３６  バネ（圧力金具）
２３７  位置固定ネジ
２３８  ネジ穴
２３９  バネ穴
２４０  位置決めネジ穴
２４１  フォークプラグ挿入板
２５１  凸部
２５２  溝部
３０１  試験回路モジュール
３０２  電圧選択回路
３１１  押圧具
３１２  絶縁板
３１３  押圧具取付け板
３１５  絶縁部
３２２  加熱冷却器
３２３  支持台
３２４  電気素子挿入穴
３２５  スライド溝
【図１】
2020204609.tif 000003
【図２】
2020204609.tif 000004
【図３】
2020204609.tif 000005
【図４】
2020204609.tif 000006
【図５】
2020204609.tif 000007
【図６】
2020204609.tif 000008
【図７】
2020204609.tif 000009
【図８】
2020204609.tif 000010
【図９】
2020204609.tif 000011
【図１０】
2020204609.tif 000012
【図１１】
2020204609.tif 000013
【図１２】
2020204609.tif 000014
【図１３】
2020204609.tif 000015
【図１４】
2020204609.tif 000016
【図１５】
2020204609.tif 000017
【図１６】
2020204609.tif 000018
【図１７】
2020204609.tif 000019
【図１８】
2020204609.tif 000020
【図１９】
2020204609.tif 000021
【図２０】
2020204609.tif 000022
【図２１】
2020204609.tif 000023
【図２２】
2020204609.tif 000024
【図２３】
2020204609.tif 000025
【図２４】
2020204609.tif 000026
【図２５】
2020204609.tif 000027
【図２６】
2020204609.tif 000028
【図２７】
2020204609.tif 000029
【図２８】
2020204609.tif 000030
【図２９】
2020204609.tif 000031
【図３０】
2020204609.tif 000032
【図３１】
2020204609.tif 000033
【図３２】
2020204609.tif 000034
【図３３】
2020204609.tif 000035
【図３４】
2020204609.tif 000036
【図３５】
2020204609.tif 000037
【図３６】
2020204609.tif 000038
【図３７】
2020204609.tif 000039
【図３８】
2020204609.tif 000040