(57)【要約】【課題】可撓性を有する表示装置の信頼性を向上させること。【解決手段】表示装置は、可撓性を有する基板と、前記基板の第１面の上に設けられた複数の画素を含む表示部と、前記基板を貫通して配置される第１貫通配線と、前記表示部に対して前記第１貫通配線より遠い側において、前記基板を貫通して配置される第２貫通配線と、を備え、前記基板は、前記第１貫通配線と前記第２貫通配線との間に湾曲部を有し、前記第１貫通配線と前記第２貫通配線とは、前記湾曲部を経由しないで電気的に接続される。【選択図】図５
2020112647.tif 000002
【特許請求の範囲】
【請求項１】
可撓性を有する基板と、
前記基板の第１面の上に設けられた複数の画素を含む表示部と、
前記基板を貫通して配置される第１貫通配線と、
前記表示部に対して前記第１貫通配線より遠い側において、前記基板を貫通して配置される第２貫通配線と、
を備え、
前記基板は、前記第１貫通配線と前記第２貫通配線との間に湾曲部を有し、
前記第１貫通配線と前記第２貫通配線とは、前記湾曲部を経由しないで電気的に接続される、表示装置。
【請求項２】
前記第１貫通配線と前記第２貫通配線とは、平面視において重畳し、前記基板を貫通する方向において互いに電気的に接続される、請求項１に記載の表示装置。
【請求項３】
前記第１貫通配線及び前記第２貫通配線は、それぞれ前記第１面とは反対側の第２面の側の端部同士が互いに向かい合って電気的に接続される、請求項２に記載の表示装置。
【請求項４】
前記基板は、前記第１貫通配線を有する第１領域、前記第２貫通配線を有する第２領域及び前記湾曲部を有する第３領域を有し、
前記第１領域と前記第２領域との間に、スペーサ部材が配置される、請求項１乃至３のいずれか一項に記載の表示装置。
【請求項５】
前記第１貫通配線と前記第２貫通配線とは、前記スペーサ部材を貫通して配置される第３貫通配線を介して電気的に接続される、請求項４に記載の表示装置。
【請求項６】
前記第２貫通配線は、前記基板の前記第１面の上に設けられた端子部と電気的に接続され、
平面視において、前記端子部は、前記第２貫通配線とは重畳しない、請求項１乃至５のいずれか一項に記載の表示装置。
【請求項７】
前記第２貫通配線は、前記端子部に接続された電子部品と電気的に接続される、請求項６に記載の表示装置。
【請求項８】
支持基板の上に樹脂層を形成し、
前記樹脂層に第１貫通孔及び第２貫通孔を形成し、
前記第１貫通孔の内側に第１貫通配線を形成すると共に、前記第２貫通孔の内側に第２貫通配線を形成し、
前記樹脂層の第１面の上に、複数の半導体素子を含む表示回路を形成し、
前記支持基板から前記樹脂層を剥離した後、前記樹脂層を前記第１貫通配線と前記第２貫通配線との間で湾曲させて、前記第１貫通配線と前記第２貫通配線とを電気的に接続することを含む、表示装置の製造方法。
【請求項９】
前記表示回路を形成する過程で、当該表示回路と前記第１貫通配線とを電気的に接続する、請求項８に記載の表示装置の製造方法。
【請求項１０】
支持基板の上に樹脂層を形成し、
前記樹脂層の第１面の上に、複数の半導体素子を含む表示回路を形成し、
前記樹脂層に第１貫通孔及び第２貫通孔を形成し、
前記第１貫通孔の内側に第１貫通配線を形成すると共に、前記第２貫通孔の内側に第２貫通配線を形成し、
前記支持基板から前記樹脂層を剥離した後、前記樹脂層を前記第１貫通配線と前記第２貫通配線との間で湾曲させて、前記第１貫通配線と前記第２貫通配線とを電気的に接続することを含む、表示装置の製造方法。
【請求項１１】
さらに、前記表示回路を形成した後、前記表示回路の上に複数の発光素子を形成し、前記複数の発光素子を覆う封止層を形成することを含み、
前記封止層を形成した後、前記第１貫通孔、前記第２貫通孔、前記第１貫通配線及び前記第２貫通配線の形成を行い、前記表示回路と前記第１貫通配線とを電気的に接続する、請求項１０に記載の表示装置の製造方法。
【請求項１２】
前記支持基板から前記樹脂層を剥離した後、前記樹脂層の前記第１面とは反対側の第２面上にスペーサ部材を配置して、前記第１貫通配線と前記スペーサ部材を貫通して配置される第３貫通配線とを電気的に接続し、
前記樹脂層を前記第１貫通配線と前記第２貫通配線との間で湾曲させて、前記第２貫通配線と前記第３貫通配線とを電気的に接続する、請求項８乃至１１のいずれか一項に記載の表示装置の製造方法。
【請求項１３】
前記樹脂層の前記第１面の上に、前記第２貫通配線に電気的に接続される電子部品を配置することを含む、請求項８乃至１２のいずれか一項に記載の表示装置の製造方法。
【請求項１４】
前記電子部品は、前記樹脂層の前記第１面の上に設けられた端子部を介して前記第２貫通配線に電気的に接続される、請求項１３に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一実施形態は、可撓性を有する表示装置に関する。
【背景技術】
【０００２】
近年、樹脂材料で構成されたフィルム基板の上に表示回路を配置した表示装置の開発が進められている。フィルム基板は、可撓性を有する。そのため、フィルム基板を用いた表示装置も折り曲げることが可能である。この性質を利用して表示装置の端部を湾曲させ、表示部の周辺部分を狭くする技術が注目されている。例えば、特許文献１には、表示部と、該表示部に接続される端子部との間で表示装置を湾曲させ、表示部の裏側に端子部を折り畳む技術が開示されている。特許文献１に記載された技術によれば、端子部に配置されるＣＯＦ（Ｃｈｉｐ  ｏｎ  Ｆｉｌｍ）などの電子部品が表示部の裏側に配置されるため、表示装置を格納する筐体の縁部分（フレーム又はベゼルとも呼ばれる）を狭くすることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１６／０１７２４２８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された技術では、表示部と端子部とを接続する配線が、湾曲部において基板に沿って折り曲げられる。そのため、折り曲げられた配線に大きな応力がかかり、クラックを発生したり断線したりするといった不具合が起こる場合があった。このような不具合は、表示装置に必要な信号が届かなくなって画像が表示されないといった問題を発生する虞があった。
【０００５】
本発明一実施形態の課題の一つは、可撓性を有する表示装置の信頼性を向上させることにある。
【課題を解決するための手段】
【０００６】
本発明の一実施形態における表示装置は、可撓性を有する基板と、前記基板の第１面上に設けられた複数の画素を含む表示部と、前記基板を貫通して配置される第１貫通配線と、前記表示部に対して前記第１貫通配線より遠い側において、前記基板を貫通して配置される第２貫通配線と、を備え、前記基板は、前記第１貫通配線と前記第２貫通配線との間に湾曲部を有し、前記第１貫通配線と前記第２貫通配線とは、前記湾曲部を経由しないで電気的に接続される。
【０００７】
本発明の一実施形態における表示装置の製造方法は、支持基板の上に樹脂層を形成し、前記樹脂層に第１貫通孔及び第２貫通孔を形成し、前記第１貫通孔の内側に第１貫通配線を形成すると共に、前記第２貫通孔の内側に第２貫通配線を形成し、前記樹脂層の第１面の上に、複数の半導体素子を含む表示回路を形成し、前記支持基板から前記樹脂層を剥離した後、前記樹脂層を前記第１貫通配線と前記第２貫通配線との間で湾曲させて、前記第１貫通配線と前記第２貫通配線とを電気的に接続することを含む。
【０００８】
本発明の一実施形態における表示装置の製造方法は、支持基板の上に樹脂層を形成し、前記樹脂層の第１面の上に、複数の半導体素子を含む表示回路を形成し、前記樹脂層に第１貫通孔及び第２貫通孔を形成し、前記第１貫通孔の内側に第１貫通配線を形成すると共に、前記第２貫通孔の内側に第２貫通配線を形成し、前記支持基板から前記樹脂層を剥離した後、前記樹脂層を前記第１貫通配線と前記第２貫通配線との間で湾曲させて、前記第１貫通配線と前記第２貫通配線とを電気的に接続することを含む。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態の表示装置の構成を示す平面図である。
【図２】第１実施形態の表示装置における各画素に配置される画素回路の構成を示す図である。
【図３】第１実施形態の表示装置における画素の構成を示す断面図である。
【図４】第１実施形態の表示装置における折り曲げ前の構成を示す断面図である。
【図５】第１実施形態の表示装置における折り曲げ後の構成を示す断面図である。
【図６】第１実施形態の表示装置における貫通配線の接続部分を拡大した断面図である。
【図７】第１実施形態の表示装置の変形例における貫通配線の接続部分を拡大した断面図である。
【図８】第１実施形態の表示装置における貫通配線の構成を示す図である。
【図９】第１実施形態の表示装置の変形例における貫通配線の構成を示す図である。
【図１０】第１実施形態の表示装置の製造方法を示す図である。
【図１１】第１実施形態の表示装置の製造方法の変形例を示す図である。
【図１２】第２実施形態の表示装置の製造方法を示す図である。
【図１３】第２実施形態の表示装置の製造方法を示す図である。
【図１４】第２実施形態の表示装置の製造方法の変形例を示す図である。
【図１５】第２実施形態の表示装置の製造方法の変形例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図面において、既出の図面に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
【００１１】
本明細書および特許請求の範囲において、「上」及び「下」とは、基板における表示素子が形成される側の面（第１面）を基準とした相対的な位置関係を指す。例えば、本明細書では、基板の表面から表示素子（例えば発光素子）に向かう方向を「上」と言い、その逆の方向を「下」と定義する。また、本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
【００１２】
基板上に形成された薄膜を加工して、複数の薄膜パターンを形成した場合、これら複数の薄膜パターンは、異なる機能又は役割を有することがある。しかしながら、これら複数の薄膜パターンは、同一の工程で形成された薄膜によって構成されるものであり、同一の材料又は同一の層構造で構成される。したがって、これら複数の薄膜パターンは、同一の層に存在しているものと定義する。例えば、複数の配線が同一層の配線である場合、これらの配線は、同一の工程で薄膜を加工して形成された配線であり、積層構造及び構成材料が同一である。
【００１３】
（第１実施形態）
＜表示装置の構成＞
本発明の第１実施形態の表示装置１００について、図１乃至図１０を参照して説明する。本実施形態では、表示装置１００として有機ＥＬ表示装置を例示する。
【００１４】
図１は、第１実施形態の表示装置１００の構成を示す平面図である。図１は、複数の画素１０を含む表示部１０２を平面視した場合における概略図を示している。本明細書等では、表示装置１００を画面（表示部１０２）の正面から垂直に見た様子を「平面視」と呼ぶ。ただし、図１は、説明の便宜上、表示装置１００を折り曲げていない状態を示している。実際には、表示装置１００は、端部が折り曲げられている。具体的な構成については後述する。
【００１５】
図１に示されるように、本実施形態の表示装置１００は、可撓性を有する基板１０１、基板１０１の第１面（表面）上に設けられた表示部１０２、ゲート駆動回路１０３、第１貫通配線１０４、第２貫通配線１０５、駆動回路用ＩＣチップ１０６、センサ用ＩＣチップ１０７、端子部１０８、フレキシブルプリント回路基板１０９、タッチセンサ１１０を含む。ただし、駆動回路用ＩＣチップ１０６、センサ用ＩＣチップ１０７、及びタッチセンサ１１０は、表示装置１００に必須の構成ではなく、省略することも可能である。
【００１６】
可撓性を有する基板１０１は、樹脂材料で構成された基板である。このような樹脂基板は、例えば、支持基板上の所定の厚さで樹脂層を形成した後、支持基板を剥離することにより形成することができる。本実施形態では、基板１０１を構成する樹脂材料としてポリイミドを用いるが、他の樹脂材料を用いてもよい。基板１０１が有する面のうち、表示素子（本実施形態では、発光素子）が形成される側の面を「第１面」と定義する。また、基板１０１が有する面のうち、第１面とは反対側の面を「第２面」と定義する。すなわち、基板１０１の表面が第１面であり、裏面が第２面である。
【００１７】
表示部１０２は、アレイ状に配置された複数の画素１０、第１方向（Ｄ１方向）に沿う複数の走査信号線１１、第１方向に沿う複数の電源信号線１２、及び第１方向と交差する第２方向（Ｄ２方向）に沿う複数のデータ信号線１３含む。複数の画素１０のそれぞれは、内部に画素回路１０ａを備えている。各画素１０の画素回路１０ａは、それぞれ走査信号線１１、電源信号線１２、及びデータ信号線１３に接続される。
【００１８】
＜画素回路の構成＞
図２は、第１実施形態の表示装置１００における各画素に配置される画素回路１０ａの構成を示す図である。１つの画素回路１０ａは、基本的な回路素子として、選択トランジスタ１５、駆動トランジスタ１６、及び保持容量１７を含む。また、各画素回路１０ａには、発光素子２０が接続される。本実施形態では、発光素子２０として、有機ＥＬ素子を用いる。選択トランジスタ１５及び駆動トランジスタ１６は、具体的には、薄膜トランジスタ等の半導体素子で構成される。保持容量１７は、一対の金属薄膜と、該一対の金属薄膜の間に配置された絶縁層で構成される。駆動トランジスタ１６等の具体的な構造については後述する。
【００１９】
図２に示されるように、選択トランジスタ１５のソースには、データ信号線１３が接続される。選択トランジスタ１５のゲートには、走査信号線１１が接続される。選択トランジスタ１５のドレインには、駆動トランジスタ１６のゲート及び保持容量１７を構成する第１電極１７ａが接続される。なお、ソースとドレインは、データ信号線１３に入力される信号に応じて役割が入れ替わる。また、駆動トランジスタ１６のドレインには電源信号線１２が接続される。駆動トランジスタ１６のソースには、保持容量１７を構成する第２電極１７ｂと、発光素子２０のアノードが接続される。発光素子２０のカソードは、電源信号線１２に与えられた電位よりも低い電位に保持される。
【００２０】
図１に示される画素回路１０ａでは、データ信号線１３に与えられたデータ信号が選択トランジスタ１５のオン／オフ動作により駆動トランジスタ１６のゲート及び保持容量１７に書き込まれる。そして、発光期間において、駆動トランジスタ１６は、ゲートに与えられた電位に応じた電流を流し、発光素子２０を発光させる。このように、図１に示される画素回路１０ａでは、データ信号線１３に与えられたデータ信号に応じて駆動トランジスタ１６の動作を制御することにより、発光素子２０の発光制御を行うことができる。
【００２１】
本実施形態では、選択トランジスタ１５をｐチャネル型の薄膜トランジスタで構成し、駆動トランジスタ１６をｎチャネル型の薄膜トランジスタで構成する。もちろん、画素回路１０ａの構成は、図２に示した例に限られるものではない。
【００２２】
以上のように、本実施形態の表示部１０２は、複数の発光素子２０の発光を制御するための回路（以下「表示回路」という。）として、アレイ状に配置された複数の画素回路１０ａと、該複数の画素回路１０ａに信号を伝達するための複数の信号線（走査信号線１１、電源信号線１２及びデータ信号線１３）とを含む。
【００２３】
タッチセンサ１１０は、表示部１０２の上に配置される。図１では、説明の便宜上、タッチセンサ１１０の一部のみを図示している。タッチセンサ１１０は、第１方向にストライプ状に配列される複数の第１センサ電極１１１及び第２方向にストライプ状に配列される複数の第２センサ電極１１２を含む。第１センサ電極１１１と第２センサ電極１１２は、その役割に応じて、送信電極（Ｔｘ）又は受信電極（Ｒｘ）とも呼ばれる。
【００２４】
第１センサ電極１１１と第２センサ電極１１２は互いに離間しており、これらの電極の間は容量結合している。このとき、人の指等がタッチセンサ１１０に触れる（タッチする）と、第１センサ電極１１１と第２センサ電極１１２との間の容量結合の値が変化する。タッチセンサ１１０は、容量結合の値の変化を読み取ることにより、指等の触れた位置を決定することができる。このようなセンシング方式は、投影型静電容量方式と呼ばれる。
【００２５】
なお、本実施形態において、第１センサ電極１１１と第２センサ電極１１２は、同じ金属材料で構成されており、同一層に存在する。したがって、第１センサ電極１１１と第２センサ電極１１２が交差する部分では、隣接して配置される２つの第１センサ電極１１１を接続配線１１３で電気的に接続している。
【００２６】
第１貫通配線１０４は、基板１０１の第１面（表面ともいう。）から第２面（第１面とは反対側の面。裏面ともいう。）にかけて貫通して配置される。図１に示されるように、第１貫通配線１０４は、ゲート駆動回路１０３、データ信号線１３、第１センサ電極１１１及び第２センサ電極１１２と電気的に接続される。なお、以下の説明において、第１貫通配線１０４のうち、ゲート駆動回路１０３又はデータ信号線１３に電気的に接続されるものを第１貫通配線１０４ａと呼ぶ。これに対し、第１貫通配線１０４のうち、第１センサ電極１１１又は第２センサ電極１１２に電気的に接続されるものを第１貫通配線１０４ｂと呼ぶ。
【００２７】
第２貫通配線１０５は、第１貫通配線１０４と同様に、基板１０１の第１面から第２面にかけて貫通して配置される。図１に示されるように、第２貫通配線１０５は、駆動回路用ＩＣチップ１０６及びセンサ用ＩＣチップ１０７と電気的に接続される。なお、以下の説明において、第２貫通配線１０５のうち、駆動回路用ＩＣチップ１０６に電気的に接続されるものを第２貫通配線１０５ａと呼ぶ。これに対し、第２貫通配線１０５のうち、センサ用ＩＣチップ１０７に電気的に接続されるものを第２貫通配線１０５ｂと呼ぶ。
【００２８】
本実施形態の表示装置１００は、第１貫通配線１０４と第２貫通配線１０５が、基板１０１を湾曲させることにより電気的に接続されている。具体的には、平面視において第１貫通配線１０４と第２貫通配線１０５が重畳するように、第１貫通配線１０４と第２貫通配線１０５の間の領域が湾曲している。本明細書中では、基板１０１のうち、湾曲させた部分を「湾曲部」と呼ぶ。図１に示されるように、基板１０１は、第１貫通配線を有する第１領域１０１ａ、第２貫通配線１０５を有する第２領域１０１ｂ、及び第１領域１０１ａと第２領域１０１ｂとに挟まれた第３領域１０１ｃに区分される。この場合、第３領域１０１ｃが湾曲部に相当する。
【００２９】
本実施形態において、第１貫通配線１０４及び第２貫通配線１０５は、銅又は銅を含む合金を材料とする導電体（ビア）である。しかし、これに限らず、第１貫通配線１０４及び第２貫通配線１０５を構成する材料は、ビアとして機能し得る如何なる材料を用いてもよい。
【００３０】
駆動回路用ＩＣチップ１０６及びセンサ用ＩＣチップ１０７は、基板１０１上に設けられた端子部１０８に電気的に接続される。端子部１０８には、図示しない異方性導電膜等を用いてフレキシブルプリント回路基板１０９が接続される。フレキシブルプリント回路基板１０９を介して、外部回路（図示せず）から各種信号が表示装置１００に伝達される。なお、本実施形態では、基板１０１上に直接的に駆動回路用ＩＣチップ１０６及びセンサ用ＩＣチップ１０７を実装する例を示したが、これに限られるものではない。例えば、フレキシブルプリント回路基板１０９を構成する樹脂基板上に駆動用ＩＣチップ１０６及びセンサ用ＩＣチップ１０７を実装してもよい。
【００３１】
＜画素構造の構成＞
ここで、画素１０の具体的な構成について図３を用いて説明する。図３は、第１実施形態の表示装置１００における画素１０の構成を示す断面図である。図３において、基板１０１上には、下地層１４を介して選択トランジスタ１５及び駆動トランジスタ１６が設けられている。本実施形態では、基板１０１として樹脂基板を用いる。例えば、樹脂基板としては、ポリイミド基板又はアクリル基板を用いることができる。下地層１４としては、酸化シリコン膜、窒化シリコン膜、又は酸化窒化シリコン膜などの無機絶縁膜を用いる。
【００３２】
図３に示される選択トランジスタ１５及び駆動トランジスタ１６は、いわゆるトップゲート型の薄膜トランジスタである。しかし、これに限らず、どのような構造の薄膜トランジスタを設けてもよい。選択トランジスタ１５は、画素１０にデータ信号を伝達するスイッチング素子として機能する。図２に示されるように、選択トランジスタ１５は、データ信号線１３と保持容量１７との間に設けられる。実際には、選択トランジスタ１５の一方のノード（例えば、ソース）がデータ信号線１３に接続され、他方のノード（例えば、ドレイン）が駆動トランジスタ１６のゲート及び保持容量１７に接続される。駆動トランジスタ１６は、発光素子２０に対して電流を供給する機能を有する。図２に示されるように、駆動トランジスタ１６は、電源信号線１２と発光素子２０との間に設けられる。
【００３３】
駆動トランジスタ１６は、半導体層３１、ゲート絶縁層３２及びゲート電極３３を基本構造として有する。ゲート電極３３の上には、酸化シリコンで構成される絶縁層３４ａ、窒化シリコンで構成される絶縁層３４ｂ及び酸化シリコンで構成される絶縁層３４ｃが積層されている。絶縁層３４ｃの上には、配線３５ａ及び３５ｂが設けられる。配線３５ａ及び３５ｂは、絶縁層３４ａ〜３４ｃに設けられたコンタクトホールを介して半導体層３１に接続される。配線３５ａ及び配線３５ｂは、データ信号線１３と同時に形成された、ソース配線又はドレイン配線である。本実施形態において、データ信号線１３、配線３５ａ及び配線３５ｂは、二層のチタン層の間にアルミニウム層を挟んだ積層構造となっている。なお、選択トランジスタ１５の積層構造は、駆動トランジスタ１６の積層構造と同じであるため、ここでの説明は省略する。
【００３４】
保持容量１７は、選択トランジスタ１５及び駆動トランジスタ１６を構成する複数の層を利用して形成される。具体的には、駆動トランジスタ１６の半導体層３１の一部を一方の電極とし、ゲート電極３３と同時に形成された容量電極３６を他方の電極として構成される。すなわち、ゲート電極３３と容量電極３６は、同一層に存在する。ただし、保持容量５５の構造は、これに限られるものではない。このとき、図２及び図３に示されるように、保持容量１７の一方の電極である容量電極３６（図２における第１電極１７ａに対応する）は、配線３５ｃを介して選択トランジスタ１５に接続される。保持容量１７の他方の電極である半導体層３１の一部（図２における第２電極１７ｂに対応する）は、駆動トランジスタ１６に接続される。
【００３５】
選択トランジスタ１５及び駆動トランジスタ１６の上には、平坦化層３７が設けられる。平坦化層３７は、アクリル、ポリイミドなどの樹脂材料を含む絶縁層で構成される。平坦化層３７は、選択トランジスタ１５及び駆動トランジスタ１６の形状に起因する起伏を平坦化する機能を有する。
【００３６】
平坦化層３７の上には。酸化物導電層３８ａ及び３８ｂが設けられる。本実施形態では、酸化物導電層３８ａ及び３８ｂとして、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｉｘｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｉｘｄｅ）、ＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｉｘｄｅ）等の金属酸化物材料で構成される薄膜をパターン化したものを用いる。しかし、これに限らず、他の酸化物導電膜を用いてもよい。酸化物導電層３８ａ及び３８ｂは、平坦化層３７に設けられたコンタクトホールを介して駆動トランジスタ１６に接続される。酸化物導電層３８ａ及び３８ｂの上には、絶縁層３９が設けられる。本実施形態では、絶縁層３９として、窒化シリコン層を用いる。ただし、窒化シリコン層に限らず、酸化シリコン層又は酸化窒化シリコン層を用いてもよい。
【００３７】
絶縁層３９の上には、画素電極４０が設けられる。画素電極４０は、絶縁層３９に設けられたコンタクトホールを介して酸化物導電層３８ａに接続される。すなわち、画素電極４０は、酸化物導電層３８ａを介して駆動トランジスタ１６に接続される。画素電極４０は、発光素子２０の陽極（アノード電極）としても機能する。
【００３８】
本実施形態では、画素電極４０として、酸化物導電層で銀を含む層を挟んだ積層構造の導電層を用いる。具体的には、画素電極４０は、ＩＺＯ層、銀層及びＩＺＯ層で構成される。ただし、ＩＺＯ層に代えてＩＴＯ層を用いることも可能である。発光素子２０から発した光が上方に出射するように構成するためには、画素電極４０は、反射性を有する導電層を含むことが望ましい。そのため、本実施形態では、画素電極４０の一部に、反射率の高い銀又は銀合金を含む金属材料で構成された層を用いる。
【００３９】
画素電極４０の一部は、有機材料で構成されるバンク４１に覆われている。具体的には、バンク４１は、画素電極４０の端部を覆うと共に、画素電極４０の上面の一部を露出させる開口部４２を有している。露出した画素電極４０の上面の一部（すなわち、画素電極４０の上面のうち、開口部４２の内側に位置する領域）が、画素１０の実質的な発光領域となる。つまり、バンク４１は、画素１０の発光領域を画定する役割を持つ。バンク４１を構成する有機材料としては、アクリル又はポリイミド等の樹脂材料を用いることができるが、これに限られるものではない。
【００４０】
本実施形態では、バンク４１の上にスペーサ４３を設けている。スペーサ４３は、バンクと同一材料で構成されていてもよいし、別の材料で構成されていてもよい。スペーサ４３は、発光層４４を蒸着装置を用いて形成する際に、蒸着マスク（図示せず）とバンク４１との間に間隙を設けるために用いられる。勿論、スペーサ４３は、必要に応じて設ければよく、省略することも可能である。
【００４１】
画素電極４０の上面のうちバンク４１に重畳しない領域（すなわち、開口部４２の内側の領域）には、発光層４４が設けられる。発光層４４は、例えば赤色、青色、緑色のいずれかに発光する有機ＥＬ材料を用いることができる。なお、図３では、発光層４４のみを図示しているが、その他に、電子注入層、電子輸送層、電子ブロッキング層、正孔注入層、正孔輸送層及び／又は正孔ブロッキング層を設けることもできる。その際、電子注入層、電子輸送層、電子ブロッキング層、正孔注入層、正孔輸送層、正孔ブロッキング層といった機能層については、複数の画素にわたって設けられていてもよい。
【００４２】
発光層４４の上には、１族元素又は２族元素を含む導電層で構成される共通電極４５が設けられる。このような導電層としては、例えばマグネシウム（Ｍｇ）膜、リチウム（Ｌｉ）膜などを用いることができる。本実施形態では、２族元素を含む導電層として、マグネシウムと銀の合金であるＭｇＡｇ層を用いる。共通電極４５は、発光素子２０の陰極（カソード電極）として機能する。なお、図３では、共通電極４５は画素１０ごとに設けられているように見えるが、実際には、複数の画素１０にわたって設けられている。
【００４３】
発光層４４からの出射光を上面側、つまり共通電極４５側に取り出すトップエミッション型の表示装置とする場合、共通電極４５には光に対する透過性が要求される。共通電極４５として前述の１族元素又は２族元素を含む導電層を用いる場合、光に対する透過性を付与するために、共通電極４５の膜厚を出射光が透過する程度に薄くする。具体的には、共通電極４５の膜厚を１０ｎｍ以上３０ｎｍ以下とすることで光に対する透過性を付与することができる。
【００４４】
上述の画素電極４０、発光層４４及び共通電極４５によって発光素子２０が構成される。図２に示されるように、発光素子２０は、駆動トランジスタ１６に対して直列に接続されている。
【００４５】
共通電極４５の上（つまり、発光素子２０の上）には、封止層４６が設けられる。本実施形態の封止層４６は、下方から順に、無機材料で構成される第１封止層４６ａ、有機材料で構成される第２封止層４６ｂ及び無機材料で構成される第３封止層４６ｃの三層で構成されている。封止層４６は、外部からの水分等の侵入を防ぎ、発光層４４及び共通電極４５の劣化を防ぐ役割を果たす。
【００４６】
本実施形態では、第１封止層４６ａ及び第３封止層４６ｃとして、窒化シリコン層を用いる。しかし、これに限らず、窒化シリコン層に代えて酸化シリコン層や酸化窒化シリコン層を用いてもよい。つまり、第１封止層４６ａとしては、無機絶縁層を用いることができる。無機絶縁層としては、特に窒化シリコンを含む絶縁層を用いることが好ましい。
【００４７】
また、本実施形態では、第２封止層４６ｂとして、樹脂材料で構成された有機絶縁層を用いる。本実施形態では、第２封止層４６ｂとして樹脂材料で構成される有機絶縁層を用いることにより、バンク４１及びスペーサ４３により形成された起伏を平坦化することができる。第１封止層４６ａは、膜厚が１μｍ前後であるため、バンク４１又はスペーサ４３の傾斜面に沿って形成される。これに対し、第２封止層４６ｂは、１０μｍ前後の膜厚で形成されるため、バンク４１又はスペーサ４３による段差を埋めることが可能である。したがって、第２封止層４６ｂとして有機絶縁層を用いることにより、第１封止層４６ａの上面に生じた凹凸よりも、第２封止層４６ｂの上面に生じた凹凸を小さくすることができる。
【００４８】
本実施形態の表示装置１００は、さらに封止層４６の上にタッチセンサ１１０を備える。図１に示されるように、タッチセンサ１１０は、第１センサ電極１１１、第２センサ電極１１２及び接続配線１１３を含む。図３において、封止層４６の上には、接続配線１１３が設けられている。接続配線１１３は、窒化シリコンで構成される絶縁層４７で覆われている。絶縁層４７の上には、第２センサ電極１１２が設けられている。第１センサ電極１１１は、図３には図示されていないが、第２センサ電極１１２と略直交する方向に延在している。
【００４９】
タッチセンサ１１０の上には、保護層４８が設けられている。本実施形態では、保護層４８として樹脂材料で構成される層を用いているが、これに限られるものではない。例えば、接着剤を用いて保護フィルムを接着したり、カバーガラスを接着したりしてもよい。
【００５０】
＜貫通配線の構成＞
次に、第１貫通配線１０４と第２貫通配線１０５の接続構造について説明する。本実施形態の表示装置１００は、表示部１０２、ゲート駆動回路１０３及びタッチセンサ１１０が、第１貫通配線１０４及び第２貫通配線１０５を介して、駆動用ＩＣチップ１０６及びセンサ用ＩＣチップ１０７に電気的に接続されている。
【００５１】
図４は、第１実施形態の表示装置１００における折り曲げ前の構成を示す断面図である。図４は、図１に示される表示装置１００と同じ状態（すなわち、基板１０１を伸ばした状態）の構成を示している。ただし、説明の便宜上、図４に示すスペーサ部材１２０の図示を省略している。これに対し、図５は、第１実施形態の表示装置１００における折り曲げ後の構成を示す断面図である。本実施形態における表示装置１００は、実際には、図５に示される構造を備えている。なお、図４及び図５において、図３を用いて説明した構造と共通する部分については同じ符号を付して説明を省略する。
【００５２】
まず、図１及び図３を参照して説明する。図３において、第１貫通配線１０４ａ、第１貫通配線１０４ｂ、第２貫通配線１０５ａ及び第２貫通配線１０５ｂは、基板１０１を貫通して配置されている。例えば、第１貫通配線１０４ａ、第１貫通配線１０４ｂ、第２貫通配線１０５ａ及び第２貫通配線１０５ｂは、樹脂材料で構成された基板１０１に貫通孔を設け、その貫通孔の内部に金属材料を充填することにより形成することができる。
【００５３】
図１及び図３に示されるように、第１貫通配線１０４ａは、表示回路３００から延長されるデータ信号線１３に電気的に接続される。なお、本実施形態では、データ信号線の端部が第１貫通配線１０４ａと重畳することによりランド電極として機能する。「ランド電極」とは、貫通配線と他の配線との電気的な接続を確保するための端子電極である。ただし、この例に限らず、第１貫通配線１０４ａの上に、データ信号線１３とは別にランド電極を配置し、ランド電極と表示回路３００とを配線で接続する構成としてもよい。なお、上述の例では、データ信号線１３がランド電極を兼ねているため、ランド電極の構造は、二層のチタン層の間にアルミニウム層を挟んだ積層構造となっている。ただし、ランド電極の構成は、この例に限られるものではない。
【００５４】
ここで、図３では表示回路３００の具体的な構成を省略しているが、表示回路３００の具体的な構成については、図１及び図２を用いて説明したとおりである。すなわち、表示回路３００は、複数の画素回路１０ａ、走査信号線１１、電源信号線１２及びデータ信号線１３を含む回路である。なお、図１に示されるように、第１貫通配線１０４ａは、ゲート駆動回路１０３にも電気的に接続される。
【００５５】
第１貫通配線１０４ｂは、接続配線１１１ａを介して、第１センサ電極１１１に電気的に接続される。また、図１に示されるように、第１貫通配線１０４ｂは、接続配線１１２ａを介して第２センサ電極１１２にも電気的に接続される。すなわち、第１貫通配線１０４ｂは、接続配線１１１ａ及び１１２ａを介してタッチセンサ１１０に電気的に接続される。なお、本実施形態では、第１センサ電極１１１及び第２センサ電極１１２の一部を延長させて接続配線１１１ａ及び接続配線１１２ａとして用いる例を示している。しかし、これに限らず、第１センサ電極１１１又は第２センサ電極１１２に接続する別の配線として、接続配線１１１ａ及び１１２ａを設けてもよい。
【００５６】
第２貫通配線１０５ａは、接続配線１０６ａを介して駆動用ＩＣチップ１０６に電気的に接続される。第２貫通配線１０５ｂは、接続配線１０７ａを介してセンサ用ＩＣチップ１０７に電気的に接続される。本実施形態では、接続配線１０６ａ及び接続配線１０７ａを接続配線１１１ａと同時に形成する例を示しているが、これに限られるものではない。また、図３では、接続配線１０７ａの端部が端子部１０８を構成し、端子部１０８にフレキシブルプリント回路基板１０９が接続される。しかし、駆動用ＩＣチップ１０６及びセンサ用ＩＣチップ１０７とフレキシブルプリント回路基板１０９との間の電気的接続は、接続配線１０６ａ及び接続配線１０７ａとは別の配線を用いてもよい。
【００５７】
なお、本実施形態では、第２貫通配線１０５ａと駆動用ＩＣチップ１０６とを接続配線１０６ａで接続する例を示したが、第２貫通配線１０５ａ上のランド電極１１５ａに対して直接的に駆動用ＩＣチップ１０６を実装してもよい。同様に、第２貫通配線１０５ｂとセンサ用ＩＣチップ１０７との接続についても、ランド電極１１５ｂに対して直接的にセンサ用ＩＣチップ１０７を実装してもよい。
【００５８】
次に、図５を用いて表示装置１００を折り曲げた後の構成について説明する。本実施形態の表示装置１００は、図４における第３領域１０１ｃを湾曲させ、第２面（裏面）同士を対向させるように基板１０１を折り曲げて構成される。その際、本実施形態の表示装置１００は、第１領域１０１ａと第２領域１０１ｂとの間にスペーサ部材１２０が配置される。
【００５９】
スペーサ部材１２０は、スペーサ部材１２０を貫通して配置される第３貫通配線１２１ａ及び１２１ｂを有する。そのため、第１貫通配線１０４ａと第２貫通配線１０５ａとは、第３貫通配線１２１ａを介して電気的に接続される。同様に、第１貫通配線１０４ｂと第２貫通配線１０５ｂとは、第３貫通配線１２１ｂを介して電気的に接続される。なお、以下の説明において、第３貫通配線１２１ａ及び１２１ｂを分ける必要がない場合は、第３貫通配線１２１と呼ぶ場合がある。
【００６０】
スペーサ部材１２０は、例えば、ガラス基板、セラミック基板、又は、ポリイミド樹脂、アクリル樹脂もしくはエポキシ樹脂で構成される樹脂基板を用いることができる。ただし、応力の発生を極力抑えるために、基板１０１を構成する材料の熱膨張率に近い熱膨張率を有する材料を用いることが好ましい。
【００６１】
以上のように、本実施形態では、表示装置１００が湾曲部（第３領域１０１ｃに相当する部分）を有し、第１貫通配線１０４と第２貫通配線１０５が、基板１０１の湾曲部を経由しないで、電気的に接続される。つまり、表示回路３００又はタッチセンサ１１０は、基板１０１の湾曲部を経由しないで、駆動用ＩＣチップ１０６又はセンサ用ＩＣチップ１０７に電気的に接続される。これにより、基板１０１の湾曲部において、応力の影響を受けた配線がクラックを発生したり断線したりするといった不具合を防止することができる。その結果、可撓性を有する表示装置１００の信頼性を向上させることができる。
【００６２】
ここで、第１貫通配線１０４、第２貫通配線１０５及び第３貫通配線１２１の接続構造の例について説明する。図６は、第１実施形態の表示装置１００における貫通配線の接続部分を拡大した断面図である。
【００６３】
図６に示されるように、基板１０１に配置された第１貫通配線１０４ａの両端には、ランド電極１１４ａ及び１１６ａが接続される。また、第１貫通配線１０４ｂの両端には、ランド電極１１４ｂ及び１１６ｂが接続される。同様に、基板１０１に配置された第２貫通配線１０５ａの両端には、ランド電極１１５ａ及び１１７ａが接続される。また、第２貫通配線１０５ｂの両端には、ランド電極１１５ｂ及び１１７ｂが接続される。さらに、スペーサ部材１２０に配置された第３貫通配線１２１ａの両端には、ランド電極１１８ａ及び１１９ａが接続される。また、第３貫通配線１２１ｂの両端には、ランド電極１１８ｂ及び１１９ｂが接続される。
【００６４】
このとき、図６に示す例では、ランド電極１１６ａとランド電極１１８ａは、直接的に接続される。例えば、ランド電極１１６ａ及びランド電極１１８ａに熱及び圧力を加えながら圧着することにより、ランド電極１１６ａの表面とランド電極１１８ａの表面とを結合させてもよい。このとき、あらかじめランド電極１１６ａの表面とランド電極１１８ａの表面にプラズマ処理を行って活性化させておくことが好ましい。さらに、ランド電極１１６ａの表面とランド電極１１８ａの表面に薄くはんだ層を設けてもよい。同様に、ランド電極１１６ｂとランド電極１１８ｂとの間、ランド電極１１７ａとランド電極１１９ａとの間、及びランド電極１１７ｂとランド電極１１９ｂとの間も直接的に接続される。
【００６５】
このように、本実施形態では、ランド電極同士が直接的に接続されるため、基板１０１とスペーサ部材１２０との隙間を小さくすることができる。実際には、基板１０１が柔軟な樹脂材料を用いて構成されているため、基板１０１とスペーサ部材１２０との間には、実質的に隙間が生じない。したがって、本実施形態によれば、表示装置１００の厚みの増加を抑えることができ、薄くコンパクトな表示装置１００を実現することができる。
【００６６】
なお、本実施形態における貫通配線の接続構造は、図６に示した例に限られるものではない。例えば、各ランド電極同士を接着剤を介して間接的に接続することも可能である。図７は、第１実施形態の表示装置１００の変形例における貫通配線の接続部分を拡大した断面図である。具体的には、図７は、各ランド電極をはんだボール又は異方性導電膜等の接着剤を用いて間接的に接続した例である。
【００６７】
図７に示されるように、第１貫通配線１０４ａのランド電極１１６ａと第３貫通配線１２１ａのランド電極１１８ａとの間には、導電体１３１ａが設けられている。導電体１３１ａは、例えば、はんだボール又は異方性導電膜である。第１貫通配線１０４ｂのランド電極１１６ｂと第３貫通配線１２１ｂのランド電極１１８ｂとの間にも、導電体１３１ｂが設けられる。同様に、第２貫通配線１０５ａのランド電極１１７ａと第３貫通配線１２１ａのランド電極１１９ａとの間にも導電体１３２ａが設けられている。第２貫通配線１０５ｂのランド電極１１７ｂと第３貫通配線１２１ｂのランド電極１１９ｂとの間にも、導電体１３２ｂが設けられている。
【００６８】
上述の各貫通配線は、いずれもランド電極を介して他の貫通配線又は他の接続配線と電気的に接続される。ランド電極は、他の配線等との接点として用いることもできるし、配線の一部として用いることも可能である。ここで、本実施形態の表示装置１００における貫通配線及びランド電極の構成の一例について図８及び図９を用いて説明する。
【００６９】
図８は、第１実施形態の表示装置１００における第１貫通配線１０４ａの構成の一例を示す図である。図８（Ａ）は、第１貫通配線１０４ａを側方から見た断面図である。図８（Ｂ）は、第１貫通配線１０４ａを上方から見た平面図である。図８（Ａ）及び図８（Ｂ）に示されるように、第１貫通配線１０４ａの上端に接続されたランド電極１１４ａは、図１に示したデータ信号線１３の一部として用いられている。逆に言えば、データ信号線１３の一部がランド電極１１４ａを兼ねている。図８（Ａ）に示されるように、ランド電極１１４ａは、基板１０１の第１面１０１−１の上に配置される。また、ランド電極１１６ａは、基板１０１の第２面１０１−２の上に配置される。
【００７０】
本実施形態において、第１貫通配線１０４ａは、銅又は銅を含む合金を材料とする導電体（ビア）である。また、ランド電極１１４ａ及びランド電極１１６ａは、二層のチタン層の間にアルミニウム層を挟んだ積層構造を有する導電層である。第１貫通配線１０４ａは、基板１０１に貫通孔１４１を形成した後、貫通孔１４１の内側を銅又は銅を含む合金で充填することにより形成することができる。つまり、図８（Ａ）及び図８（Ｂ）に示す例では、第１貫通配線１０４ａは、基板１０１の貫通孔１４１の内部に配置され、上端がランド電極１１４に接続され、下端がランド電極１１６ａに接続されている。
【００７１】
ランド電極１１４ａ及びランド電極１１６ａの直径は、第１貫通配線１０４ａの直径よりも１０〜２０％大きくすることが好ましい。ランド電極１１４ａ及びランド電極１１６ａの直径を第１貫通配線１０４ａの直径よりも大きくすることにより、基板１０１を湾曲させてスペーサ部材１２０と貼り合せる際の設計マージンを確保することができる。
【００７２】
次に、図９は、第１実施形態の表示装置１００の変形例における貫通配線の構成の一例を示す図である。図９（Ａ）は、第１貫通配線１０４ａ−１を側方から見た断面図である。図９（Ｂ）は、第１貫通配線１０４ａ−１を上方から見た平面図である。図９（Ａ）及び図９（Ｂ）に示されるように、第１貫通配線１０４ａ−１は、図１に示したデータ信号線１３の一部として用いられている。つまり、データ信号線１３の一部が第１貫通配線１０４ａ−１を兼ねている。
【００７３】
図９に示す例では、データ信号線１３を兼ねる第１貫通配線１０４ａ−１が、基板１０１の第１面１０１−１及び貫通孔１４１の内壁に設けられている。また、第１貫通配線１０４ａ−１は、貫通孔１４１の下端においてランド電極１１６ａと接続されている。さらに、本実施形態では、貫通孔１４１の内側が、銅又は銅を含む合金で構成された導電層１４２で充填されている。ただし、貫通孔１４１の内側を導電層１４２で充填することは必須の構成ではない。例えば、貫通孔１４１の内側は、樹脂材料で充填されていてもよい。また、貫通孔１４１の内側は、窒素ガス又は希ガスで充填されていてもよいし、真空に保持されていてもよい。貫通孔１４１の内側を窒素ガス又は希ガスで充填したり真空に保持する場合、窒素ガス中、希ガス中又は真空中でめっき処理を行い、貫通孔１４１の上端を塞げばよい。
【００７４】
なお、図９に示す構造とする場合、まず基板１０１の第２面１０１−２にランド電極１１６ａを形成し、その後、ランド電極１１６ａの一部を露出するように基板１０１に対して貫通孔１４１を形成する。貫通孔１４１を形成したら、例えばスパッタ法により第１貫通配線１０４ａ−１を形成する。その後、電解めっき等の方法により、貫通孔１４１の内側に導電層１４２を形成すればよい。
【００７５】
＜表示装置の製造方法＞
次に、第１実施形態の表示装置１００の製造方法について説明する。図１０（Ａ）〜図１０（Ｃ）は、第１実施形態の表示装置１００の製造方法を示す図である。
【００７６】
まず、図１０（Ａ）に示されるように、支持基板２０１の上に樹脂層２０２を形成する。本実施形態では、支持基板２０１としてガラス基板を用いる。また、本実施形態では、樹脂層２０２としてポリイミドで構成される層を形成する。樹脂層２０２を形成したら、樹脂層２０２に第１貫通孔２０３及び第２貫通孔２０４を形成する。第１貫通孔２０３及び第２貫通孔２０４は、樹脂層２０２を硬化させた後、フォトリソグラフィを用いて形成すればよい。しかし、この例に限らず、樹脂層２０２を構成する材料として、感光性ポリイミドを用い、樹脂層２０２の形成と同時に第１貫通孔２０３及び第２貫通孔２０４を形成してもよい。
【００７７】
次に、図１０（Ｂ）に示されるように、第１貫通孔２０３及び第２貫通孔２０４の内側に、それぞれ、ペースト状の導電性材料を埋め込み、第１貫通配線１０４及び第２貫通配線１０５を形成する。本実施形態では、スズ（Ｓｎ）、銀（Ａｇ）及び銅（Ｃｕ）を含む合金材料で構成されるペーストを用いて第１貫通孔２０３及び第２貫通孔２０４の内側を充填し、第１貫通配線１０４及び第２貫通配線１０５を形成する。第１貫通配線１０４及び第２貫通配線１０５を形成したら、それぞれの上端に、ランド電極１１４及び１１５を形成する。なお、図１０（Ｂ）では、第１貫通配線１０４の上にランド電極１１４を形成する例を示したが、表示回路３００から延在する配線を直接第１貫通配線１０４に接続する場合は、ランド電極１１４を省略してもよい。
【００７８】
次に、図１０（Ｃ）に示されるように、基板１０１の第１面の上に複数の半導体素子（選択トランジスタ１５及び駆動トランジスタ１６）を含む表示回路３００を形成する。表示回路３００の具体的な構成は、図３を用いて説明したとおりである。表示回路３００は、公知の薄膜形成プロセス及びフォトリソグラフィを用いて形成することができるため、ここでの詳細な説明は省略する。本実施形態では、表示回路３００を形成する過程で、表示回路３００と第１貫通配線１０４とを電気的に接続する。具体的には、表示回路３００に含まれるデータ信号線１３を、ランド電極１１４に至るまで延在させて接続することにより、表示回路３００と第１貫通配線１０４とを電気的に接続している。
【００７９】
以上のように、本実施形態では、まず樹脂層２０２（図３に示す基板１０１に相当する）に対して第１貫通配線１０４及び第２貫通配線１０５を形成した後に、樹脂層２０２の上に表示回路３００を形成する。ただし、第１貫通配線１０４及び第２貫通配線１０５の形成方法は、図１０（Ｂ）に示した例に限られない。例えば、Ｓｎ−Ａｇ−Ｃｕ合金の貫通孔への充填に代えて、めっき処理を用いて第１貫通配線１０４及び第２貫通配線１０５を形成することも可能である。
【００８０】
図１１（Ａ）〜図１１（Ｃ）は、第１実施形態の表示装置１００の製造方法の変形例を示す図である。図１１（Ａ）に示されるように、本変形例では、支持基板２０１の上に、めっき処理のためのシード層２０６を形成する。具体的には、まず支持基板２０１の上に剥離層２０５を形成する。剥離層２０５としては樹脂材料で構成される層を用いればよい。剥離層２０５を形成した後、剥離層２０５の上にシード層２０６を形成する。本実施形態では、シード層２０６として銅を含む層を形成する。シード層２０６を形成した後、シード層２０６の上に樹脂層２０２を形成し、第１貫通孔２０３及び第２貫通孔２０４を形成する。
【００８１】
次に、図１１（Ｂ）に示されるように、めっき処理により第１貫通配線１０４及び第２貫通配線１０５を形成する。本実施形態では、硫酸銅を用いた電解めっき処理により第１貫通配線１０４及び第２貫通配線１０５を形成する。しかし、この例に限らず、どのような金属材料で第１貫通配線１０４及び第２貫通配線１０５を形成してもよい。また、めっき処理以外の方法で第１貫通配線１０４及び第２貫通配線１０５を形成してもよい。
【００８２】
次に、図１１（Ｃ）に示されるように、樹脂層２０２の上に、選択トランジスタ１５及び駆動トランジスタ１６を含む表示回路３００を形成する。その際、表示回路３００から延在するデータ信号線１３を第１貫通配線１０４の上のランド電極１１４に接続する。これにより、表示回路３００と第１貫通配線１０４とが電気的に接続される。
【００８３】
本実施形態の場合、最終的に支持基板２０１を完成した表示装置１００から剥離する。具体的には、支持基板２０１の裏面側からレーザー光を照射して剥離層２０５を変性させ、支持基板２０１とシード層２０６とを分離する。支持基板２０１をシード層２０６から剥離した後、シード層２０６をエッチング等により除去する。なお、シード層２０６は、すべて除去してもよいし、一部を残して除去してもよい。例えば、シード層２０６を除去して第１貫通配線１０４及び第２貫通配線１０５の端部を露出させた後、第１貫通配線１０４及び第２貫通配線１０５に接続されるランド電極（例えば、図６に示すランド電極１１６ａ及びランド電極１１７ａ）を形成してもよい。また、シード層２０６をフォトリソグラフィにより加工して樹脂層２０２の第２面上に残し、第１貫通配線１０４及び第２貫通配線１０５に接続されるランド電極として用いてもよい。
【００８４】
（第２実施形態）
本実施形態では、表示装置１００の製造方法を第１実施形態とは異なる例とした場合について説明する。なお、本実施形態では、第１実施形態の表示装置１００と共通する部分には、同一の符号を付して説明を省略する。
【００８５】
図１２（Ａ）、図１２（Ｂ）、図１３（Ａ）及び図１３（Ｂ）は、第２実施形態の表示装置１００の製造方法を示す図である。まず、図１２（Ａ）に示されるように、支持基板２０１の上に樹脂層２０２を形成する。樹脂層２０２を形成したら、樹脂層２０２の上に表示回路３００を形成する。表示回路３００の具体的な構成については、図３を用いて説明したとおりである。また、表示回路３００を形成する際、データ信号線１３を、後に第１貫通配線１０４が形成される領域の近傍まで延在させておく。
【００８６】
表示回路３００を形成した後、表示回路３００に起因する凹凸を平坦化層３７により平坦化し、その上に発光素子２０（図３参照）を形成する。発光素子２０を形成した後、発光素子２０及び表示回路３００を覆うように封止層４６を形成する。図１２（Ａ）には、前述の過程で積層された各絶縁層が示されている。具体的には、図１２（Ａ）に示す状態では、表示回路３００及びデータ信号線１３の上に、平坦化層３７、絶縁層３９、バンク４１、第１封止層４６ａ、第２封止層４６ｂ及び第３封止層４６ｃが形成されている。
【００８７】
図１２（Ａ）に示す状態が得られたら、次に、図１２（Ｂ）に示されるように、樹脂層２０２に第１貫通孔２０３ａ及び２０３ｂ、並びに第２貫通孔２０４ａ及び２０４ｂを形成する。すなわち、本実施形態では、樹脂層２０２の上に表示回路３００及び発光素子２０を形成して封止層４６で保護した後、樹脂層２０２に対して貫通孔を形成する。本実施形態では、フォトリソグラフィにより樹脂層２０２に対して各貫通孔を形成する。
【００８８】
樹脂層２０２に対して第１貫通孔２０３ａ及び２０３ｂ並びに第２貫通孔２０４ａ及び２０４ｂを形成したら、図１３（Ａ）に示されるように、第１実施形態と同様のプロセスにより、第１貫通配線１０４ａ及び１０４ｂ並びに第２貫通配線１０５ａ及び１０５ｂを形成する。さらに、各貫通配線の上に、それぞれランド電極１１４ａ、１１４ｂ、１１５ａ及び１１５ｂを形成する。このとき、本実施形態では、ランド電極１１４ａとデータ信号線１３とを電気的に接続する。これにより、表示回路３００と第１貫通配線１０４ａとが電気的に接続される。
【００８９】
次に、図１３（Ｂ）に示されるように、封止層４６の上に、接続配線１１３を形成する。接続配線１１３は、図１を用いて説明したように、隣接して配置された第１センサ電極１１１を電気的に接続するための配線である。接続配線１１３を形成した後、絶縁層４７を形成する。絶縁層４７は、ランド電極１１４ｂ、１１５ａ及び１１５ｂの一部を露出させるように開口部を有する。
【００９０】
絶縁層４７に開口部を形成した後、第２センサ電極１１２を形成する。このとき、図１３（Ｂ）では図示されないが、第１センサ電極１１１も形成される。本実施形態では、第２センサ電極１１２の一部を延長させて接続配線１１２ａとして用いる。具体的には、接続配線１１２ａは、封止層４６の上からランド電極１１４ｂに至るまで延長され、第２センサ電極１１２と第１貫通配線１０４ｂとを電気的に接続する。
【００９１】
以上説明したように、本実施形態では、樹脂層２０２の上に表示回路３００及び発光素子２０を形成し、それらを封止層４６で覆った後に、樹脂層２０２に対して第１貫通配線１０４及び第２貫通配線１０５を形成する。ただし、この例に限らず、表示回路３００を形成した時点で第１貫通配線１０４及び第２貫通配線１０５を形成することも可能である。
【００９２】
図１４（Ａ）、図１４（Ｂ）、図１４（Ｃ）、図１５（Ａ）及び図１５（Ｂ）は、第２実施形態の表示装置１００の製造方法の変形例を示す図である。まず、図１４（Ａ）に示されるように、支持基板２０１の上に樹脂層２０２を形成する。樹脂層２０２を形成したら、樹脂層２０２の上に表示回路３００を形成する。表示回路３００の具体的な構成については、図３を用いて説明したとおりである。また、表示回路３００を形成する際、データ信号線１３を、後に第１貫通配線１０４が形成される領域の近傍まで延在させておく。
【００９３】
表示回路３００を形成した後、図１４（Ｂ）に示されるように、樹脂層２０２に第１貫通孔２０３及び第２貫通孔２０４を形成する。樹脂層２０２に対して第１貫通孔２０３及び第２貫通孔２０４を形成したら、図１４（Ｃ）に示されるように、第１実施形態と同様のプロセスにより、第１貫通配線１０４及び第２貫通配線１０５を形成する。さらに、第１貫通配線１０４及び第２貫通配線１０５の上に、それぞれランド電極１１４及び１１５を形成する。
【００９４】
次に、図１５（Ａ）に示されるように、表示回路３００を覆う平坦化層３７を形成する。平坦化層３７を形成した後、平坦化層３７に駆動トランジスタ１６に到達するコンタクトホール３７ａ及び３７ｂを形成する。
【００９５】
コンタクトホール３７ａ及び３７ｂを形成した後、図１５（Ｂ）に示されるように、駆動トランジスタ１６に電気的に接続される酸化物導電層３８ａ及び３８ｂを形成する。このとき、酸化物導電層３８ａ及び３８ｂと同時に、接続配線２０７及び２０８を形成する。すなわち、酸化物導電層３８ａ及び３８ｂと接続配線２０７及び２０８は、同一材料で構成された同一層の導電層と言える。本実施形態では、酸化物導電層３８ａ及び３８ｂ並びに接続配線２０７及び２０８をＩＴＯターゲットのスパッタにより形成するが、これに限られるものではない。
【００９６】
接続配線２０７は、データ信号線１３とランド電極１１４とを電気的に接続する。これにより、表示回路３００と第１貫通配線１０４とが電気的に接続される。接続配線２０８は、ランド電極１１５に接続される。つまり、接続配線２０８は、第２貫通配線１０５に電気的にされた接続配線１０６ａ（図１参照）に相当する。したがって、表示装置１００を折り曲げることにより第１貫通配線１０４と第２貫通配線１０５とが電気的に接続されると、表示回路３００と接続配線２０８が電気的に接続される。接続配線２０８の端部は、図１に示されるように端子部１０８として機能する。
【００９７】
以上のように、本実施形態の表示装置１００は、表示回路３００を形成した時点で第１貫通配線１０４及び第２貫通配線１０５を形成してもよい。第１貫通配線１０４及び第２貫通配線１０５を形成した後は、第１実施形態と同様のプロセスにより、発光素子２０及びタッチセンサ１１０を形成すればよい。
【００９８】
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【００９９】
また、上述した各実施形態では、表示装置として有機ＥＬ表示装置を例示して説明したが、これに限らず、他の表示装置（例えば、液晶表示装置または電気泳動表示装置）に対しても適用することができる。
【０１００】
さらに、上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【０１０１】
１０…画素、１０ａ…画素回路、１１…走査信号線、１２…電源信号線、１３…データ信号線、１４…下地層、１５…選択トランジスタ、１６…駆動トランジスタ、１７…保持容量、１７ａ…第１電極、１７ｂ…第２電極、２０…発光素子、３１…半導体層、３２…ゲート絶縁層、３３…ゲート電極、３４ａ…絶縁層、３４ｂ…絶縁層、３４ｃ…絶縁層、３５ａ〜３５ｃ…配線、３６…容量電極、３７…平坦化層、３７ａ…コンタクトホール、３８ａ…酸化物導電層、３９…絶縁層、４０…画素電極、４１…バンク、４２…開口部、４３…スペーサ、４４…発光層、４５…共通電極、４６…封止層、４６ａ…第１封止層、４６ｂ…第２封止層、４６ｃ…第３封止層、４７…絶縁層、４８…保護層、５５…保持容量、１００…表示装置、１０１…基板、１０１−１…第１面、１０１−２…第２面、１０１ａ…第１領域、１０１ｂ…第２領域、１０１ｃ…第３領域、１０２…表示部、１０３…ゲート駆動回路、１０４…第１貫通配線、１０４ａ…第１貫通配線、１０４ａ−１…第１貫通配線、１０４ｂ…第１貫通配線、１０５…第２貫通配線、１０５ａ…第２貫通配線、１０５ｂ…第２貫通配線、１０６…駆動用ＩＣチップ、１０６ａ…接続配線、１０７…センサ用ＩＣチップ、１０７ａ…接続配線、１０８…端子部、１０９…フレキシブルプリント回路基板、１１０…タッチセンサ、１１１…第１センサ電極、１１１ａ…接続配線、１１２…第２センサ電極、１１２ａ…接続配線、１１３…接続配線、１１４、１１４ａ、１１４ｂ、１１５、１１５ａ、１１５ｂ、１１６ａ、１１６ｂ、１１７ａ、１１７ｂ、１１８ａ、１１８ｂ、１１９ａ、１１９ｂ…ランド電極、１２０…スペーサ部材、１２１…第３貫通配線、１２１ａ…第３貫通配線、１２１ｂ…第３貫通配線、１３１ａ、１３１ｂ、１３２ａ、１３２ｂ…導電体、１４１…貫通孔、１４２…導電層、２０１…支持基板、２０２…樹脂層、２０３…第１貫通孔、２０３ａ…第１貫通孔、２０４…第２貫通孔、２０４ａ…第２貫通孔、２０５…剥離層、２０６…シード層、２０７…接続配線、２０８…接続配線、３００…表示回路
【図１】
2020112647.tif 000003
【図２】
2020112647.tif 000004
【図３】
2020112647.tif 000005
【図４】
2020112647.tif 000006
【図５】
2020112647.tif 000007
【図６】
2020112647.tif 000008
【図７】
2020112647.tif 000009
【図８】
2020112647.tif 000010
【図９】
2020112647.tif 000011
【図１０】
2020112647.tif 000012
【図１１】
2020112647.tif 000013
【図１２】
2020112647.tif 000014
【図１３】
2020112647.tif 000015
【図１４】
2020112647.tif 000016
【図１５】
2020112647.tif 000017