(57)【要約】【課題】ロッド状積層体を含む発光素子の製造方法で、一部のロッド状積層体を除去しやすくする方法を提供する。【解決手段】本発明の実施形態にかかる製造方法は、基板に第１導電型半導体層を形成するステップと、第１導電型半導体層の表面に、複数の開口を有する絶縁膜及び前記開口から露出した第１導電型半導体層の表面に複数の第１導電型半導体のロッドを形成するステップと、ロッドの外周を覆う発光層を形成するステップと、発光層の外周を覆う第２導電型半導体層を形成するステップと、前記ロッド、前記発光層及び前記第２導電型半導体層を含む複数のロッド状積層体のうちの一部を覆うフォトレジストパターンを形成するステップと、前記フォトレジストパターンに覆われなかった領域の前記絶縁膜を除去するステップと、前記フォトレジストパターンに覆われなかった領域の前記ロッド状積層体を除去するステップと、をこの順で含む。【選択図】図１
2020068263.tif 000002
【特許請求の範囲】
【請求項１】
基板に第１導電型半導体層を形成するステップと、
前記第１導電型半導体層の表面に、複数の開口を有する絶縁膜及び複数の第１導電型半導体のロッドを形成するステップであって、前記ロッドは前記開口から露出した前記第１導電型半導体層の表面に形成されている、絶縁膜及びロッドを形成するステップと、
前記ロッドの外周を覆う発光層を形成するステップと、
前記発光層の外周を覆う第２導電型半導体層を形成するステップと、を含み、
これらのステップによって、前記ロッド、前記発光層及び前記第２導電型半導体層を含むロッド状積層体が複数形成される発光素子の製造方法であって、
複数の前記ロッド状積層体のうちの一部を覆うフォトレジストパターンを形成するステップと、
前記フォトレジストパターンに覆われなかった領域の前記絶縁膜を除去するステップと、
前記フォトレジストパターンに覆われなかった領域の前記ロッド状積層体を除去するステップと、
をこの順で含むことを特徴とする発光素子の製造方法。
【請求項２】
請求項１に記載の発光素子の製造方法であって、
前記絶縁膜及びロッドを形成するステップにおいて、前記第１導電型半導体層の表面に前記絶縁膜を形成し、その後、前記開口から露出した前記第１導電型半導体層の表面に前記ロッドを形成する
ことを特徴とする発光素子の製造方法。
【請求項３】
請求項１または２に記載の発光素子の製造方法であって、
前記第２導電型半導体層を形成するステップの後、前記フォトレジストパターンを形成するステップの前に、複数の前記ロッド状積層体を覆う導電膜を形成するステップを有し、
前記絶縁膜を除去するステップにおいて、前記フォトレジストパターンに覆われなかった領域の前記導電膜も除去する
ことを特徴とする発光素子の製造方法。
【請求項４】
請求項１から３のいずれか一項に記載の発光素子の製造方法であって、
前記ロッド状積層体が除去されたロッド無し領域は、第１領域と第２領域に分けられ、
前記第２領域において露出した第１導電型半導体層の表面から、残存する複数の前記ロッド状積層体の一部の上方にかけて、絶縁性の保護膜を形成するステップと、
前記第１領域において露出した前記第１導電型半導体層の表面に、前記第１導電型半導体層と電気的に接続する第１電極を形成すると共に、前記第２導電型半導体層と電気的に接続し前記第２領域の前記保護膜の表面の一部に延びる第２電極を形成するステップと、
を含むことを特徴とする発光素子の製造方法。
【請求項５】
請求項１から４のいずれか一項に記載の発光素子の製造方法であって、
前記絶縁膜の前記開口は、上面視において、円形である
ことを特徴とする発光素子の製造方法。
【請求項６】
請求項１から５のいずれか一項に記載の発光素子の製造方法であって、
前記第１導電型半導体層を形成するステップにおいて、形成された前記第１導電型半導体層は第１導電型の窒化物半導体層であり、その表面は（０００−１）面である
ことを特徴とする発光素子の製造方法。
【請求項７】
請求項１から６のいずれか一項に記載の発光素子の製造方法であって、
前記ロッド状積層体を除去するステップにおいて、超音波を用いて前記ロッド状積層体を除去する、又は、ウェットエッチングによって前記ロッド状積層体を除去する、又は、ウェットエッチングを行った後に超音波を用いて前記ロッド状積層体を除去する
ことを特徴とする発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の製造方法に関する。
【背景技術】
【０００２】
本技術分野の背景技術として、特開２０１６−２５３５７号公報（特許文献１）がある。当該公報には、３次元ナノ発光構造物を含む半導体発光素子及びその製造方法が記載されている。その製造方法としては、基板１０１上にベース層１２０を形成し、更に複数の開口部を有するマスク層１３０及びモールド層１３５を形成する。その複数の開口部に第１導電型半導体コア１４２を形成した後、モールド層１３５を除去して、第１導電型半導体コア１４２上に活性層１４４及び第２導電型半導体層１４６を形成する。これによって、複数のロッド状のナノ発光構造物１４０が得られる。その後、一部のナノ発光構造物１４０を除去して、その領域に第２電極１８０と第１電極１７０を形成する（当該公報の［００５７］〜［００９９］参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−２５３５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
なお、同じ基板に形成された複数のロッド状発光構造物を幾つかの発光領域に区分けする場合もある。その場合、領域区分けの境界線にあるロッド状発光構造物を除去することもある。
【０００５】
このように、複数のロッド状構造物を形成した後に一部のロッド状構造物を除去してその除去面に電極を形成する手法であれば、例えば形成不良のロッド状構造物を除去して電極形成面とするなど、形成されたロッド状構造物の品質に応じて電極形成位置を決定することができる。また、複数のロッド状構造物を形成するためのマスクの開口のうち外縁部に位置する開口においてはロッド状構造物の形成不良が生じることがある。このため、電極形成予定位置に開口を設けずロッド状構造物を形成しない手法であれば、電極形成面の近傍のロッド状構造物に形成不良が生じることがあるが、ロッド状構造物形成後に一部のロッド状構造物を除去して電極を形成する手法であればこのような問題は生じ難い。
【０００６】
しかしながら、特許文献１に記載の方法では、ロッド状構造物を形成するためのマスク層を残したままロッド状構造物を除去している。この場合、マスク層の開口の中にロッド状構造物の一部が残存する可能性がある。ロッド状構造物の一部が残存した場合、その残存ロッドの上面と側面、及びロッド以外の表面とでそれぞれ異なる面状態となるため、それらの上に形成する電極の膜質がそれぞれ異なる状態となり得る。これにより、半導体と電極とのコンタクト性が悪化することが懸念される。また、残存したロッド状構造物の一部を除去する場合には、追加の工程が必要となり製造プロセスの時間が増大する。
【０００７】
本発明は、電極形成面におけるロッド状構造物をより確実に除去することが可能な発光素子の製造方法を提供する。
【課題を解決するための手段】
【０００８】
前記した課題を解決するために、本発明の実施形態にかかる発光素子の製造方法は、基板に第１導電型半導体層を形成するステップと、前記第１導電型半導体層の表面に、複数の開口を有する絶縁膜及び複数の第１導電型半導体のロッドを形成するステップであって、前記ロッドは前記開口から露出した前記第１導電型半導体層の表面に形成されている、絶縁膜及びロッドを形成するステップと、前記ロッドの外周を覆う発光層を形成するステップと、前記発光層の外周を覆う第２導電型半導体層を形成するステップと、を含み、これらのステップによって、前記ロッド、前記発光層及び前記第２導電型半導体層を含むロッド状積層体が複数形成される発光素子の製造方法であって、複数の前記ロッド状積層体のうちの一部を覆うフォトレジストパターンを形成するステップと、前記フォトレジストパターンに覆われなかった領域の前記絶縁膜を除去するステップと、前記フォトレジストパターンに覆われなかった領域の前記ロッド状積層体を除去するステップと、をこの順で含む。
【発明の効果】
【０００９】
本発明の実施形態にかかる製造方法によれば、電極形成面におけるロッド状積層体をより確実に除去することができる。
【図面の簡単な説明】
【００１０】
【図１】一実施形態を概略的に示すフローチャートである。
【図２】一実施形態における第１導電型半導体層を形成するステップが完了した後の生産物を概略的に示す断面図である。
【図３】一実施形態における絶縁膜を形成するステップが完了した後の生産物を概略的に示す断面図である。
【図４】一実施形態におけるロッドを形成するステップが完了した後の生産物を概略的に示す断面図である。
【図５】図４の一部の拡大図である。
【図６】一実施形態における発光層を形成するステップが完了した後の生産物を概略的に示す断面図である。
【図７】一実施形態における第２導電型半導体層を形成するステップが完了した後の生産物を概略的に示す断面図である。
【図８】一実施形態における導電膜を形成するステップが完了した後の生産物を概略的に示す断面図である。
【図９】一実施形態におけるフォトレジストパターンを形成するステップが完了した後の生産物を概略的に示す断面図である。
【図１０】一実施形態における絶縁膜を除去するステップが完了した後の生産物を概略的に示す断面図である。
【図１１】一実施形態におけるロッド状積層体を除去するステップが完了した後の生産物を概略的に示す断面図である。
【図１２】一実施形態における保護膜を形成するステップが完了した後の生産物を概略的に示す断面図である。
【図１３】一実施形態における第１電極と第２電極を形成するステップが完了した後の生産物を概略的に示す断面図である。
【発明を実施するための形態】
【００１１】
以下、図面に基づき発明の実施の形態を説明する。
【００１２】
図１は一実施形態を概略的に示すフローチャートである。本実施形態の製造方法は、第１導電型半導体層を形成するステップＳ１０２と、絶縁膜及びロッドを形成するステップＳ１０３と、発光層を形成するステップＳ１０８と、第２導電型半導体層を形成するステップＳ１１０と、導電膜を形成するステップＳ１１２と、フォトレジストパターンを形成するステップＳ１１４と、絶縁膜を除去するステップＳ１１６と、ロッド状積層体を除去するステップＳ１１８と、保護膜を形成するステップＳ１２０と、第１電極及び第２電極を形成するステップＳ１２２と、を含む。本実施形態において、「ｎ型」を「第１導電型」とし、「ｐ型」を「第２導電型」とする。
【００１３】
図２は第１導電型半導体層を形成するステップＳ１０２が完了した後の生産物を概略的に示す断面図である。ステップＳ１０２においては、基板１０２の主面の一つである主面１０２ａを成長面として、その主面１０２ａにバッファ層１０４を形成した後、バッファ層１０４にｎ型半導体層１０６を形成する。基板１０２としては、例えば、サファイア（Ａｌ2Ｏ3）基板、ＳｉＣ基板、窒化物半導体基板などが利用できる。バッファ層１０４としては、例えばＧａＮやＡｌＮなどの窒化物半導体が利用できる。ｎ型半導体層１０６としては、例えばｎ型ＧａＮ系半導体などのｎ型窒化物半導体が利用できる。本実施形態においては、基板１０２としてサファイア基板、バッファ層１０４としてＧａＮ層、ｎ型半導体層１０６としてｎ型ＧａＮ層をそれぞれ用いた例を説明する。本実施形態において、各半導体層を形成するための反応装置としては、例えばＭＯＣＶＤ装置を用いることができる。
【００１４】
ミラー指数が（０００１）となるサファイア基板の結晶面を成長面である主面１０２ａとするのが好ましい。ここでいう「（０００１）面」は、（０００１）面に対してわずかに傾斜した面も含む。具体的には、（０００１）面に対し０．５°以上２．０°以下のオフ角をもつ面を成長面とするのが好ましい。
【００１５】
基板１０２にバッファ層１０４を形成する前に、基板１０２を前処理するのが好ましい。まず、基板１０２を反応装置内で加熱して、主面１０２ａを加熱処理（サーマルクリーニング）する。加熱温度としては９００〜１２００℃が挙げられ、加熱時間としては約２〜１５分が挙げられる。この加熱処理により、基板１０２の主面１０２ａを清浄化することができる。
【００１６】
その後、反応装置にＮＨ3ガスを導入して、基板１０２の主面１０２ａを窒化する。窒化処理は、例えば、処理温度を９００〜１１００℃にして、１〜３０分の処理時間で行うことができる。このような窒化処理によって、主面１０２ａに成長する窒化物半導体の表面を（０００−１）面とすることができる。
【００１７】
窒化処理後の基板１０２の主面１０２ａにバッファ層１０４を成長させる。例えば、基板１０２の温度を５５０℃とし、原料ガスを供給してＧａＮからなるバッファ層１０４を形成することができる。この場合、ガリウムの原料ガスとしてはトリメチルガリウム（ＴＭＧ）又はトリエチルガリウム（ＴＥＧ）が利用でき、窒素の原料ガスとしてはＮＨ3が利用できる。バッファ層１０４の厚さは例えば約２０ｎｍ程度とする。バッファ層１０４として非晶質のＧａＮを形成し、その後に熱処理を行ってもよい。熱処理温度は１０００℃以上、熱処理時間は数分〜１時間程度、熱処理時の雰囲気は窒素ガス又は窒素ガスとＮＨ3ガスの混合ガスとするのが好ましい。
【００１８】
更に、バッファ層１０４に、ｎ型半導体層１０６としてｎ型ＧａＮ層を形成する。ｎ型ＧａＮ層としては、例えばＳｉが添加されたＧａＮ層を形成することができる。上述の原料ガスにシランガスを追加して、Ｓｉが添加されたＧａＮ層を形成することができる。図２は基板１０２に順次バッファ層１０４及びｎ型半導体層１０６を積層した状態を概略的に示す。基板１０２としてＧａＮ基板を用いる場合など、バッファ層１０４を設けなくてもｎ型半導体層１０６が形成可能である場合は、バッファ層１０４を設けないで、基板１０２に直接ｎ型半導体層１０６を形成してもよい。また、ｎ型半導体層１０６を形成する前に、アンドープの半導体層など別の層を配置してもよい。上述したように、基板１０２を窒化処理することによって、その表面（主面１０２ａ）に成長するｎ型半導体層１０６の表面を（０００−１）面にすることができる。
【００１９】
絶縁膜及びロッドを形成するステップＳ１０３は、更に絶縁膜を形成するステップＳ１０４とロッドを形成するステップＳ１０６に分けることができる。
【００２０】
図３は絶縁膜を形成するステップＳ１０４が完了した後の生産物を概略的に示す断面図である。ステップＳ１０４において、ｎ型半導体層１０６の主面の一つである上面に、複数の開口１０８ａを有する絶縁膜１０８を形成する。絶縁膜１０８は後続のステップにおいてマスクとなる。絶縁膜１０８に利用できるものとしては、ＳｉＯ2、ＳｉＮ等が例示できる。絶縁膜１０８は、その厚さ方向（図３における上下方向）に貫通した複数の開口１０８ａを備えている。開口１０８ａから、ｎ型半導体層１０６の上面が露出している。開口１０８ａは、例えばフォトリソグラフィ技術により形成することができる。
【００２１】
開口１０８ａは、上面視において、円形、楕円形、多角形などの形状を有することができる。後述するように、絶縁膜１０８から露出したｎ型半導体層１０６の上面に上方向が［０００−１］方向であるウルツ鉱構造の窒化物半導体を成長させる場合には、ｍ面を側面とする六角柱状の半導体ロッドが成長する。このため、開口１０８ａは六角柱状の半導体ロッドが成長しやすい形状が好ましく、具体的には上面視において円形または正六角形の形状を有することが好ましい。正六角形の場合は各辺が半導体ロッドのｍ面と一致するように高精度の位置合わせが必要であり、一方、円形の場合はそのような位置合わせは不要である。なお、後述する他の理由もあり、円形の開口１０８ａがより好ましい。
【００２２】
本明細書において、前記した「上面」の「上」のように、構成要素の方位、位置等を表すときに使う「上」、「下」などの表現は、基本的に図面における構成要素間の相対的な方位、位置等を表すものであり、特に断らない限り絶対的な位置を示すことを意図したものではない。例えば、上述したｎ型半導体層１０６の「上面」は、バッファ層１０４と接していないｎ型半導体層１０６の主面を表すものであるが、図３においては上方に向いた面なので、便宜上「上面」と記載したものである。
【００２３】
図４はロッドを形成するステップ１０６が完了した後の生産物を概略的に示す断面図である。図５は図４の一部の拡大図である。ステップＳ１０６において、絶縁膜１０８の複数の開口１０８ａから露出したｎ型半導体層１０６の上面に、複数のｎ型半導体のロッド１１２（第１導電型半導体のロッド）を形成する。ロッド１１２として、例えば、ｎ型半導体層１０６と同じｎ型ＧａＮ結晶を形成することを例示して説明する。ロッド１１２は、基板１０２の温度を例えば９００〜１１００℃とし、原料ガスを供給して成長させることができる。この場合、ｎ型半導体層１０６と同様に、ガリウムの原料ガスとしてはＴＭＧ又はＴＥＧが利用でき、窒素の原料ガスとしてはＮＨ3が利用でき、ｎ型不純物の原料ガスとしてはシランガスが利用できる。絶縁膜１０８がＧａＮ系半導体の成長を阻害するので、ＧａＮ結晶は開口１０８ａから露出したｎ型半導体層１０６の上面から成長して、縦方向に伸びた半導体ロッドを形成することができる。ロッド１１２の高さは、原料ガスの供給時間により制御することができる。
【００２４】
サファイアの基板１０２の窒化された表面を成長面とした場合、成長するＧａＮ系結晶の主な成長方向は［０００−１］方向となる。そこで、ロッド１１２の主な成長方向もＧａＮ結晶の［０００−１］方向となる。即ち、ロッド１１２のｎ型半導体層１０６から上方に向う方向が、ＧａＮ結晶の［０００−１］方向になる。ＧａＮ系結晶はウルツ鉱型（六方晶系）結晶構造を有する。ロッド１１２は、［０００−１］方向に成長すると、六角柱状に成長する傾向がある。そのため、開口１０８ａの形状が円形であっても、ロッド１１２は円柱状ではなく、六角柱状になる傾向がある。このとき、ロッド１１２の側面は、ＧａＮ系結晶のｍ面になる。
【００２５】
したがって、開口１０８ａの形状が円形である場合には、開口１０８ａ内から成長したロッド１１２は、開口１０８ａより高くなると、六角柱状になる方向に成長するため、図５に示すように、その横幅Ｄが開口１０８ａの直径ｄより大きくなる。その結果、ロッド１１２の根元部１１２ａが最も細い部分となる。一方、ＧａＮ系半導体の成長方向を［０００−１］方向にすると、成長方向が［０００１］方向である場合と比較して、ＧａＮ系半導体のマイグレーションが抑制されて、横方向の成長が起こりにくくなる。そのため、ロッド１１２は、太さが大きく増えることなく、上方向に成長する。結果として、比較的均一な太さのロッド１１２が得られる。なお、開口１０８ａの径が大きいと、それに合わせてロッド１１２の太さも太くなる。よって、ロッド１１２の太さは、開口１０８ａの径によって制御することができる。
【００２６】
図６は発光層を形成するステップＳ１０８が完了した後の生産物を概略的に示す断面図である。ステップＳ１０８において、ロッド１１２の外周を覆うように発光層１１４を形成する。即ち、ロッド１１２の頂部だけでなく、その側面にも発光層１１４を形成する。発光層１１４は、多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ−Ｑｕａｎｔｕｍ  Ｗｅｌｌ）構造を有するものであってよい。発光層１１４としては、窒化物半導体を用いることができる。発光層１１４は、例えば、複数のＧａＮ障壁層と複数のＩｎＧａＮ井戸層が交互に積層されることによって構成されることができる。発光層１１４の形成条件を調節することによって、様々な波長の光が発光できる発光層１１４を形成することができる。例えば、青色光を発する発光層を形成する場合、基板１０２の温度を８００〜９００℃程度とし、原料ガスを供給して形成することができる。原料としては、例えば、ガリウム源としてはＴＭＧ又はＴＥＧを、窒素源としてはＮＨ3を、インジウム源としてはトリメチルインジウム（ＴＭＩ）を利用することができる。
【００２７】
図７は第２導電型半導体層を形成するステップＳ１１０が完了した後の生産物を概略的に示す断面図である。ステップＳ１１０において、発光層１１４の外周を覆うようにｐ型半導体層１１６を形成する。ｐ型半導体層１１６は、ｐ型ＧａＮ系半導体などのｐ型窒化物半導体であってよい。ｐ型半導体層１１６は、ｐ型ＧａＮ層又はｐ型ＡｌＧａＮ層のｐ型不純物濃度を変えながら複数回積層して形成してもよい。
【００２８】
ｐ型半導体層１１６は、例えば、基板１０２の温度を８００〜９００℃とし、原料を供給して形成することができる。ガリウム源となる原料としてはＴＭＧ又はＴＥＧが利用でき、窒素源となる原料としてはＮＨ3が利用できる。なお、ｐ型不純物としてＭｇを添加する場合には、原料としては、例えばＣｐ2Ｍｇ（ビスシクロペンタジエニルマグネシウム）が利用できる。
【００２９】
図７に示したように、ｐ型半導体層１１６を形成することによって、ロッド１１２、発光層１１４及びｐ型半導体層１１６を含むロッド状積層体１１０が出来上がる。ロッド状積層体１１０は、本実施形態の発光素子の発光部となる。
【００３０】
ロッド１１２の側面に発光層１１４及びｐ型半導体層１１６を成長させるとき、隣接するロッド１１２の間隔は、発光層１１４及びｐ型半導体層１１６の成長速度に影響を与えることがある。ここでいう「ロッド１１２の間隔」とは、絶縁膜１０８（図３参照）の上面視において、ロッド１１２が形成される開口１０８ａの中心の間隔をいう。なお、「ロッド状積層体１１０の間隔」も同じことを指す。複数のロッド１１２を実質的に一定の間隔で配置すれば、それらの側面に形成される発光層１１４及びｐ型半導体層１１６の成長速度を実質的に一定とすることができる。例えば、ステップＳ１０４によって形成された絶縁膜１０８（図３参照）の上面視において、開口１０８ａを正三角格子状に配列することによって、ステップＳ１０６において形成されるロッド１１２の間隔を実質的に一定にすることができる。さらには、上面視において開口１０８ａの中心同士を結ぶ方向が、ロッド１１２を構成するＧａＮ系結晶のｍ軸方向となる方向、すなわちサファイアの基板１０２のａ軸方向であることが好ましい。これによって、正三角格子状に配列された六角柱状のロッド１１２は、隣接する同士の側面が実質的に平行に向かい合うことができる。この場合、各ロッド１１２の各側面に形成される発光層１１４及びｐ型半導体層１１６の成長速度を実質的に一定とすることができ、各ロッド１１２に形成される発光層１１４及びｐ型半導体層１１６の膜厚を均一に近づけることができる。
【００３１】
なお、隣接するロッド１１２の間隔は、発光層１１４におけるＩｎＧａＮ井戸層のＩｎの取り込み量にも影響を及ぼす。ＩｎＧａＮ井戸層を形成するとき、Ｉｎ原料ガスの流量を同じにした場合、ロッド１１２の間隔が広ければ広いほど、ＩｎＧａＮ井戸層に取り込まれるＩｎの量が多くなる。ＩｎＧａＮ井戸層におけるＩｎの比率が高ければ高いほど、ＩｎＧａＮ井戸層が放つ光の波長は長波長側にシフトする。したがって、ロッド１１２の間隔を調整することによって、異なる波長の光を発光するロッド状積層体１１０を形成することができる。例えば、ロッド１１２の間隔が広い群と、狭い群と、その間の群とを１つの基板１０２に形成することで、同じ基板１０２において赤色発光と緑色発光と青色発光の三種類のロッド状積層体１１０を形成することができる。
【００３２】
例えば、ロッド状積層体１１０のｎ型半導体層１０６の主面と平行な方向における断面の平均径を５０ｎｍ〜１０μｍにして、隣接するロッド状積層体１１０の間隔を７５ｎｍ〜２００μｍの範囲で調整することによって、望む波長の光を放つロッド状積層体１１０を形成することができる。ここでいう「径」とは、ロッド状積層体１１０の断面における最大の幅の寸法をいう。なお、「平均径」とは、隣接する１０本のロッドの径の平均値をいう。また、近接するロッド状積層体１１０間は、その外周面に後述する導電膜１２０が形成できる程度に離間させる。具体的には、近接するロッド状積層体１１０の外周間の最短距離は、２５ｎｍ〜１９０μｍの範囲で調整することができる。また、ロッド状積層体１１０の高さは、１〜１００μｍとすることができる。
【００３３】
図８は導電膜を形成するステップＳ１１２が完了した後の生産物を概略的に示す断面図である。ステップＳ１１２において、複数のロッド状積層体１１０を覆う導電膜１２０を形成する。導電膜１２０としては、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、ＺｎＯ、ＩｎＧａＺｎＯ4などの導電性酸化物膜、又はＡｇ膜が例示できる。なお、導電膜１２０は、単層膜でも多層膜でもよい。
【００３４】
本実施形態においては、導電膜１２０としてＩＴＯ膜を形成する場合を例示して説明する。上方へ光を取り出す場合には、ＩＴＯ膜のようにロッド状積層体１１０の発光に対して透光性を有する材料を導電膜１２０として用いることが有利である。導電膜１２０は、レジストパターンを設けずに、例えばスパッタリング法によって形成する。その結果、図８に示したように、形成された導電膜１２０は、ロッド状積層体１１０の外周を覆うだけでなく、絶縁膜１０８の上面も連続して覆うことになる。ｐ型半導体層１１６がｐ型窒化物半導体層である場合は、ｎ型窒化物半導体層よりも比較的高抵抗であるため、このように導電膜１２０がロッド状積層体１１０の全外周を覆うことが好ましい。これによって、ロッド状積層体１１０の外周にあるｐ型半導体層１１６の全体に電流を流すことができ、ロッド状積層体１１０の全外周から発光させることができる。
【００３５】
このように、次のフォトレジストパターンを形成するステップＳ１１４の前に、導電膜１２０を形成することが好ましい。これにより、フォトレジストパターンを除去するための現像液からｐ型半導体層１１６を保護することができる。特に、ｐ型半導体層１１６がｐ型窒化物半導体層である場合は、通常ｐ型不純物の濃度が高く結晶性があまり良くないので、フォトリソ工程で使用される現像液によってエッチングされやすい傾向がある。ステップＳ１１４の前にｐ型半導体層１１６を覆う導電膜１２０を形成すると、フォトリソ工程において導電膜１２０がｐ型半導体層１１６を守ることができる。
【００３６】
図９はフォトレジストパターンを形成するステップＳ１１４が完了した後の生産物を概略的に示す断面図である。ステップＳ１１４において、複数のロッド状積層体１１０のうちの一部を覆うレジストパターン１３０を形成する。レジストパターン１３０は、ステップＳ１１８で除去する予定のロッド状積層体１１０を露出させて、他の部分を覆う。ステップＳ１１８で除去する予定のロッド状積層体１１０とは、電極形成予定領域に存在しているロッド状積層体１１０であり、レジストパターン１３０に覆われる他の部分とは、発光素子の発光領域として機能させる部分である。
【００３７】
図１０は絶縁膜を除去するステップＳ１１６が完了した後の生産物を概略的に示す断面図である。ステップＳ１１６において、エッチングによって、レジストパターン１３０に覆われなかった領域の導電膜１２０及び絶縁膜１０８を除去する。図１０に示すように、絶縁膜１０８を除去することによって、ロッド状積層体１１０の細い根元部１１２ａが露わになる。
【００３８】
図１１はロッド状積層体を除去するステップＳ１１８が完了した後の生産物を概略的に示す断面図である。ステップＳ１１８において、レジストパターン１３０に覆われなかった領域のロッド状積層体１１０を除去する。除去する方法としては、例えば、水中で超音波を用いてロッド状積層体１１０を機械的に除去することができる。本実施形態は、ロッド状積層体１１０を除去する前に絶縁膜１０８を除去するので、ロッド状積層体１１０の細い根元部１１２ａが露わになり、ロッド状積層体１１０の除去が行いやすい。このため、ロッド状積層体を除去した後に絶縁膜を除去する従来の方法に比べて、ロッド状積層体１１０を根元からよりきれいに除去することが可能である。また、本実施形態のように絶縁膜１０８の開口からロッド１１２を成長させる方法であれば、絶縁膜１０８に囲まれたロッド１１２の根元の部分はそれより上の部分と比べて径が細い。このため、絶縁膜１０８を除去して径が細い根元の部分を露出させ、その後にロッド状積層体１１０を除去することにより、ロッド状積層体１１０を除去する時間を短縮することができる。
【００３９】
ロッド状積層体１１０を除去する方法として、まずウェットエッチングを行って、その後に超音波を用いてロッド状積層体１１０を除去してもよい。ロッド１１２がｍ面を側面とする六角柱状であると、その側面がウェットエッチングされにくいが、開口１０８ａを円形にすると、根元部１１２ａの側面が円柱面になるので、ウェットエッチングがされやすくなる。そこで、まずウェットエッチングすると、根元部１１２ａが更に細くなり、その後に超音波を使うと、ロッド状積層体１１０を除去する時間を更に短縮することができる。ウェットエッチングは、例えば、水酸化テトラメチルアンモニウム（TMAH）を用いて行うことができる。なお、本実施形態において、ロッド状積層体１１０の細い根元部１１２ａが露わになったので、ウェットエッチングによってロッド状積層体１１０を除去しても、従来の方法より短時間で除去することができる。
【００４０】
また、第１導電型半導体層が第１導電型の窒化物半導体層であってその表面が（０００−１）面である場合には、その表面が（０００１）面である場合と比較して、TMAH等のウェットエッチング液によってエッチングされ易い。このような（０００−１）面に対して長時間のウェットエッチングを行うと表面が不規則な凹凸面となることがあり、この場合に電極とのコンタクト性の悪化が懸念される。このため、第１導電型半導体層が第１導電型の窒化物半導体層であってその表面が（０００−１）面である場合には、ロッド状積層体１１０の除去にウェットエッチングを使用しないか、あるいは、ウェットエッチングと超音波処理を併用することが好ましいと考えられる。
【００４１】
上述したように、本実施形態の方法によっては、従来方法よりロッド状積層体１１０を根元からきれいに除去できる。それにしても、ロッド状積層体１１０を除去した後のｎ型半導体層１０６の表面には、多少凹凸が形成されることがある。そのようなｎ型半導体層１０６の表面についてより高い平坦性を求める場合、ロッド状積層体１１０を除去した後、エッチングによってｎ型半導体層１０６の表面について平坦化処理を行ってもよい。このエッチングとしては、例えば反応性イオンエッチング（ＲＩＥ）が挙げられる。図１１は、エッチングによって平坦化処理を行った状態を概略的に示す。ロッド状積層体１１０が除去されたｎ型半導体層１０６の表面のロッド無し領域は、図１１において「Ａ」で示した第１領域と「Ｂ」で示した第２領域に分けられる。
【００４２】
図１２は保護膜を形成するステップＳ１２０が完了した後の生産物を概略的に示す断面図である。ステップＳ１２０において、レジストパターン１３０を除去して、第２領域Ｂにおいて露出したｎ型半導体層１０６の表面から、残存する複数のロッド状積層体１１０の一部の上方にかけて、絶縁性の保護膜１４０を形成する。本実施形態では、ロッド積層体１１０の外周に導電膜１２０が形成されているので、実質的には、第２領域Ｂにおいて露出したｎ型半導体層１０６の表面から、残存する複数のロッド状積層体１１０の一部の外周にある導電膜１２０にかけて、絶縁性の保護膜１４０を形成することになる。
【００４３】
保護膜１４０は、ロッド状積層体１１０の発光に対して透光性を有する絶縁体によって構成することができる。例えば、ＳｉＯ2、ＳｉＮ、Ａｌ2Ｏ3などが例示できる。このように、残存する複数のロッド状積層体１１０の周辺に露出したｎ型半導体層１０６の表面と導電膜１２０との間に、絶縁性の保護膜１４０を形成することが好ましい。これにより、ｎ型半導体層１０６と導電膜１２０とがゴミの付着などによって電気的に繋がる可能性を低減することができる。
【００４４】
図１３は第１電極と第２電極を形成するステップ１２２が完了した後の生産物を概略的に示す断面図である。ステップ１２２において、第１領域Ａにおいて露出したｎ型半導体層１０６の表面に、ｎ型半導体層１０６と電気的に接続する第１電極１５０を形成すると共に、ｐ型半導体層１１６と電気的に接続し第２領域Ｂの保護膜１４０の表面の一部に延びる第２電極１６０を形成する。ここでいう「ｐ型半導体層１１６と電気的に接続」とは、本実施形態のように導電膜１２０が設けられた場合には、導電膜１２０を介してｐ型半導体層１１６と電気的に接続する形態も含む。
【００４５】
第１電極１５０及び第２電極１６０の材料としては、例えば、Ａｇ、Ａｌ、Ｎｉ、Ｒｈ、Ａｕ、Ｃｕ、Ｔｉ、Ｐｔ、Ｐｄ、Ｍｏ、Ｃｒ、Ｗなどの単体金属又はこれらの金属を主成分とする合金を好適に用いることができる。例えば、Ｔｉ及びＡｕを順次積層して電極材料層を形成することができる。第１電極１５０及び第２電極１６０は、それぞれ形成してもよいが、同じ材料を用いて同時に形成することが好ましい。同時形成によって製造プロセスを短縮することができる。
【００４６】
第１電極１５０及び第２電極１６０の形成は、例えば、まず第１電極１５０及び第２電極１６０を形成する予定の位置を露出させて、他の部分を覆うレジストパターンを形成する。次に、蒸着法又はスパッタリング法などの方法によって、第１電極１５０及び第２電極１６０になりうる電極材料層を形成する。その後、リフトオフによって、レジストパターン及びレジストパターンの上に形成された電極材料層を除去すれば、図１３に示したように、第１電極１５０及び第２電極１６０が形成でき、発光素子が出来上がる。
【００４７】
前述したように、本実施形態は、ロッド状積層体１１０を除去する前に絶縁膜１０８を除去したので、ロッド状積層体１１０の根元部１１２ａが露わになり、ロッド状積層体１１０の除去が行いやすくなった。そこで、ロッド状積層体を除去した後に絶縁膜を除去する従来の方法に比べて、ロッド状積層体１１０を根元からよりきれいに除去でき、ロッド状積層体１１０をより確実に除去することができる。
【００４８】
以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態の記載の範囲に限定されるものではない。上記実施の形態に、多様な変更または改良を加えることができることは当業者にとって明らかである。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることは、特許請求の範囲の記載から明らかである。例えば、上述の実施形態において、「ｎ型」を「第１導電型」とし、「ｐ型」を「第２導電型」としたが、逆に「ｐ型」を「第１導電型」とし、「ｎ型」を「第２導電型」としてもよい。なお、ｐ型半導体層１１６として、抵抗率の比較的低い半導体材料を用いる場合、又は、ロッド状積層体１１０の全表面が発光することを求めない場合は、導電膜１２０を設けなくてもよい。また、上述の実施形態では絶縁膜を形成した後にロッドを形成したが、形成順序は逆でもよい。例えば、ｎ型半導体層を成長し、その表面にドット状のマスクを複数形成してエッチングを行うことでマスクに対応した形状のロッドを複数形成し、その複数のロッドの周囲に露出したｎ型半導体層の表面に絶縁膜を形成してもよい。
【００４９】
上記実施形態は本発明を分かりやすく説明するために詳細に説明したものであるが、本発明は必ずしも説明した全ての構成を備えるものに限定されるものではない。なお、各実施形態の構成の一部について、他の構成によって置換することも可能であり、それを削除することも可能である。
【符号の説明】
【００５０】
１０２  基板
１０２ａ  主面
１０４  バッファ層
１０６  ｎ型半導体層
１０８  絶縁膜
１０８ａ  開口
１１０  ロッド状積層体
１１２  ロッド
１１２ａ  根元部
１１４  発光層
１１６  ｐ型半導体層
１２０  導電膜
１３０  レジストパターン
１４０  保護膜
１５０  第１電極
１６０  第２電極
【図１】
2020068263.tif 000003
【図２】
2020068263.tif 000004
【図３】
2020068263.tif 000005
【図４】
2020068263.tif 000006
【図５】
2020068263.tif 000007
【図６】
2020068263.tif 000008
【図７】
2020068263.tif 000009
【図８】
2020068263.tif 000010
【図９】
2020068263.tif 000011
【図１０】
2020068263.tif 000012
【図１１】
2020068263.tif 000013
【図１２】
2020068263.tif 000014
【図１３】
2020068263.tif 000015