(57)【要約】【課題】複雑な制御を必要とせずに、簡易な構成で効率よく電力変換を行う。【解決手段】電力変換装置は、交流の入力電圧が印加される第１入力端子及び第２入力端子と、第１入力端子及び第２入力端子の間に直列接続され、入力電圧を分圧した分圧入力電圧を電気的に絶縁した状態で全波整流電圧（分圧入力電圧の絶対値に比例した電圧）にそれぞれ変換する複数のＡＣ−ＤＣコンバータと、複数のＡＣ−ＤＣコンバータで変換された全波整流電圧のそれぞれが共通して出力される第１出力端子及び第２出力端子と、を備える。【選択図】図１
2020068559.tif 000002
【特許請求の範囲】
【請求項１】
交流の入力電圧が印加される第１入力端子及び第２入力端子と、
前記第１入力端子及び前記第２入力端子の間に直列接続され、前記入力電圧を分圧した分圧入力電圧を電気的に絶縁した状態で全波整流電圧にそれぞれ変換する複数のＡＣ−ＤＣコンバータと、
前記複数のＡＣ−ＤＣコンバータで変換された前記全波整流電圧のそれぞれが共通して出力される第１出力端子及び第２出力端子と、を備える、電力変換装置。
【請求項２】
前記複数のＡＣ−ＤＣコンバータは、前記入力電圧の周波数に同期させて、前記分圧入力電圧を前記全波整流電圧に変換する、請求項１に記載の電力変換装置。
【請求項３】
前記複数のＡＣ−ＤＣコンバータのそれぞれは、
前記分圧入力電圧が印加される第１ノード及び第２ノードの間にカスコード接続される複数のスイッチング素子と、
前記入力電圧の極性に応じて、前記複数のスイッチング素子をオン又はオフする制御回路と、を有する、請求項１又は２に記載の電力変換装置。
【請求項４】
前記複数のＡＣ−ＤＣコンバータのそれぞれは、
前記分圧入力電圧を分圧全波整流電圧に変換するダイオードブリッジ回路と、
前記分圧全波整流電圧が印加される第１ノード及び第２ノードの間にカスコード接続される複数のスイッチング素子と、
所定のデューティ比で前記複数のスイッチング素子をオン又はオフする制御回路と、を有する、請求項１又は２に記載の電力変換装置。
【請求項５】
前記複数のＡＣ−ＤＣコンバータのそれぞれは、
前記入力電圧の周波数に同期して、前記入力電圧の周波数よりも速い周波数で共振する共振回路を有する一次側回路と、
前記一次側回路とは電気的に絶縁されており、前記全波整流電圧を出力する二次側回路と、
前記一次側回路から前記二次側回路に、電気的に絶縁した状態で電力変換を行うトランスと、を有する、請求項１乃至４のいずれか一項に記載の電力変換装置。
【請求項６】
前記第１出力端子及び前記第２出力端子に接続され、前記全波整流電圧を直流電圧に変換するＤＣ−ＤＣコンバータを備える、請求項１乃至５のいずれか一項に記載の電力変換装置。
【請求項７】
前記第１出力端子及び前記第２出力端子に接続され、前記全波整流電圧を交流電圧に変換するＤＣ−ＡＣインバータを備える、請求項１乃至５のいずれか一項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力変換装置に関する。
【背景技術】
【０００２】
ＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータ等のセル回路を複数個直列接続したマルチセル回路に入力電圧を印加して電力変換を行う電力変換装置が提案されている。この種の電力変換装置では、各セル回路ごとに各セル回路の出力電圧や出力電流を制御するスレーブコントローラを設けるとともに、マルチセル回路内の全セル回路の動作を安定化させるマスタコントローラを設けるのが一般的である。マスタコントローラは、各スレーブコントローラと連携しながら、各セル回路を制御しなければならず、制御が複雑になる。また、マスタコントローラを設けると、部品点数が増える上に、マスタコントローラと全セル回路とを繋ぐ配線が必要となり、配線数も増え、消費電力の増大を招き、小型化も困難になる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−２７７７９号公報
【特許文献２】特開２０１７−７７１１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一態様は、複雑な制御を必要とせずに、簡易な構成で効率よく電力変換を行うことができる電力変換装置を提供するものである。
【課題を解決するための手段】
【０００５】
本実施形態によれば、交流の入力電圧が印加される第１入力端子及び第２入力端子と、
前記第１入力端子及び前記第２入力端子の間に直列接続され、前記入力電圧を分圧した分圧入力電圧を電気的に絶縁した状態で全波整流電圧にそれぞれ変換する複数のＡＣ−ＤＣコンバータと、
前記複数のＡＣ−ＤＣコンバータで変換された前記全波整流電圧のそれぞれが共通して出力される第１出力端子及び第２出力端子と、を備える、電力変換装置が提供される。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態による電力変換装置の回路図。
【図２】（ａ）は入力電圧と分圧入力電圧の電圧波形、図２（ｂ）は全波整流電圧の電圧波形、（ｃ）はＤＣ−ＤＣコンバータの出力電圧の電圧波形を示す図。
【図３Ａ】分圧入力電圧が正極性の場合に各ＡＣ−ＤＣコンバータ内を流れる電流の向きを矢印で示した図。
【図３Ｂ】分圧入力電圧が正極性の場合の第１〜第４トランジスタのオン／オフタイミングと各ＡＣ−ＤＣコンバータ内のインダクタ４の電流波形を示す波形図。
【図４】分圧入力電圧が正極性の場合の各ＡＣ−ＤＣコンバータ内のインダクタ４の電流波形が変化する様子を示す波形図。
【図５Ａ】分圧入力電圧が負極性の場合に各ＡＣ−ＤＣコンバータ２内を流れる電流の向きを矢印で示した図。
【図５Ｂ】分圧入力電圧が負極性の場合の第１〜第４トランジスタのオン／オフタイミングと各ＡＣ−ＤＣコンバータ内のインダクタ４の電流波形を示す図。
【図６】分圧入力電圧が負極性の場合の各ＡＣ−ＤＣコンバータ内のインダクタ４の電流波形ｗ５が変化する様子を示す波形図。
【図７】図１の電力変換装置のシミュレーション結果を示す波形図。
【図８】図１の電力変換装置内の第１出力端子及び第２出力端子にＤＣ−ＤＣコンバータを接続した例を示す図。
【図９】電力変換装置内にＤＣ−ＡＣインバータを設けた例を示す図。
【図１０】第２の実施形態による電力変換装置の回路図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、情報処理装置内の特徴的な構成および動作を主に説明するが、情報処理装置には以下の説明で省略した構成および動作が存在しうる。
【０００８】
（第１の実施形態）
図１は第１の実施形態による電力変換装置１の回路図である。図１の電力変換装置１は、第１入力端子Ｉｎ１及び第２入力端子Ｉｎ２と、複数のＡＣ−ＤＣコンバータ２と、第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２とを備えている。
【０００９】
第１入力端子Ｉｎ１及び第２入力端子Ｉｎ２には、交流の入力電圧Ｖinが印加される。より詳細には、第１入力端子Ｉｎ１及び第２入力端子Ｉｎ２の一方の電圧を基準として、他方に入力電圧Ｖinが印加される。例えば、第１入力端子Ｉｎ１及び第２入力端子Ｉｎ２の一方は、基準となる接地電位に設定される。
【００１０】
複数のＡＣ−ＤＣコンバータ２の各々の入力端子は、第１入力端子Ｉｎ１及び第２入力端子Ｉｎ２の間に直列接続されている。このため、各ＡＣ−ＤＣコンバータ２には、入力電圧Ｖinを分圧した分圧入力電圧Ｖdinが印加される。各ＡＣ−ＤＣコンバータ２は、分圧入力電圧Ｖdinを電気的に絶縁した状態で全波整流電圧Ｖr（Ｖr＝Ｋ×｜Ｖdin｜、ＫはＡＣ−ＤＣコンバータ２の回路構成や接続数およびＡＣ−ＤＣコンバータ２を構成するトランス３の巻き線比などに依存する定数）に変換する。各ＡＣ−ＤＣコンバータ２で変換された全波整流電圧Ｖrは、共通の第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２から出力される。すなわち、複数のＡＣ−ＤＣコンバータ２の各々の出力端子は、第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２に並列接続されている。図２（ａ）は入力電圧Ｖinと分圧入力電圧Ｖdinの電圧波形、図２（ｂ）は全波整流電圧Ｖrの電圧波形を示している。入力電圧Ｖinと分圧入力電圧Ｖdinの周波数は同じであり、全波整流電圧Ｖrは、直流成分と、入力電圧Ｖinと分圧入力電圧Ｖdinの２倍の周波数を主に含む。
【００１１】
このように、図１の電力変換装置１は、直列入力で、並列出力の複数のＡＣ−ＤＣコンバータ２を備えている。複数のＡＣ−ＤＣコンバータ２はマルチセル回路を構成し、各ＡＣ−ＤＣコンバータ２はセル回路を構成している。電力変換装置１内のＡＣ−ＤＣコンバータ２の接続段数は問わない。入力電圧Ｖinの電圧振幅やＡＣ−ＤＣコンバータ２内のスイッチング素子の耐圧等を考慮に入れて、ＡＣ−ＤＣコンバータ２の接続段数を決定すればよい。
【００１２】
入力電圧Ｖinの電圧振幅と全波整流電圧Ｖrの電圧振幅は特に問わない。例えば、１００Ｖや２００Ｖの商用交流電圧を入力電圧Ｖinとしてもよい。全波整流電圧Ｖrも、ＡＣ−ＤＣコンバータ２の電圧変換比を変えることで、任意の電圧振幅にすることができる。
【００１３】
各ＡＣ−ＤＣコンバータ２の内部構成は特に問わないが、一例として図１のＡＣ−ＤＣコンバータ２の内部構成を説明する。図１の各ＡＣ−ＤＣコンバータ２は、第１キャパシタＣ１と、第１〜第４トランジスタＱ１〜Ｑ４と、トランス３と、インダクタ４と、第２キャパシタＣ２と、ダイオードブリッジ回路５と、第３キャパシタＣ３と、ローカルコントローラ（制御回路）６と、を有する。
【００１４】
第１〜第４トランジスタＱ１〜Ｑ４は、分圧入力電圧Ｖdinが印加される第１ノードｎ１及び第２ノードｎ２の間にカスコード接続されている。第１〜第４トランジスタＱ１〜Ｑ４は、例えばｎ型のパワーＭＯＳＦＥＴである。第１〜第４トランジスタＱ１〜Ｑ４のそれぞれには、ドレインとソース間にダイオード７が並列接続されている。第１〜第４トランジスタＱ１〜Ｑ４のゲート電圧は、ローカルコントローラ６により制御される。ダイオード７はパワーＭＯＳＦＥＴのボディダイオードを用いてもよい。
【００１５】
第２トランジスタＱ２と第３トランジスタＱ３の接続経路には、インダクタ４の一端が接続されている。インダクタ４の他端は、トランス３の一次側コイル３ａの一端に接続されている。トランス３の一次側コイル３ａの他端には、第２キャパシタＣ２の一端が接続されている。第２キャパシタＣ２の他端は第２ノードｎ２に接続されている。
【００１６】
トランス３は、電気的に絶縁された状態で磁気結合する一次側コイル３ａと二次側コイル３ｂを有する。よって、第１ノードｎ１及び第２ノードｎ２から一次側コイル３ａまでの一次側回路と、二次側コイル３ｂから第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２までの二次側回路とは、電気的に絶縁している。トランス３の二次側コイル３ｂには、第１〜第４ダイオードＤ１〜Ｄ４を有するダイオードブリッジ回路５が接続されている。ダイオードブリッジ回路５の出力端は、第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２に接続されている。また、第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２間には、第３キャパシタＣ３が接続されている。
【００１７】
ローカルコントローラ６は、分圧入力電圧Ｖdinの極性に応じて、第１〜第４トランジスタＱ１〜Ｑ４をオンまたはオフする。より具体的には、ローカルコントローラ６は、分圧入力電圧Ｖdinが正極性の場合には、第２トランジスタＱ２と第４トランジスタＱ４を常にオンし、第１トランジスタＱ１と第３トランジスタＱ３を一定の時比率（例えば０．５）かつ相補的にオンとオフを繰り返すスイッチング動作を行う。また、ローカルコントローラ６は、分圧入力電圧Ｖdinが負極性の場合には、第１トランジスタＱ１と第３トランジスタＱ３を常にオンし、第２トランジスタＱ２と第４トランジスタＱ４を一定の時比率（例えば０．５）かつ相補的にオンとオフを繰り返すスイッチング動作を行う。ローカルコントローラ６は、ローカルコントローラ６が接続されたＡＣ−ＤＣコンバータ２の第１〜第４トランジスタＱ１〜Ｑ４をオン／オフするために用い、他のＡＣ−ＤＣコンバータ２に接続されたローカルコントローラとの同期や情報のやり取りは必要としない。
【００１８】
本実施形態による電力変換装置１は、各ＡＣ−ＤＣコンバータ２がローカルコントローラ６を有するものの、複数のＡＣ−ＤＣコンバータ２を全体的に制御するマスタコントローラを備えていない。これは、直列接続された複数のＡＣ−ＤＣコンバータ２は、第１〜第４トランジスタＱ１〜Ｑ４を一定の時比率でオン／オフし、ＡＣ−ＤＣコンバータ２の入出力電圧が全波整流波形あるいはＶr＝Ｋ×｜Ｖdin｜となる場合、全体的な制御を行わなくても、各ＡＣ−ＤＣコンバータ２の入力電圧と出力電流が平衡する動作を自動的に行う性質があるためである。仮に、従来技術のように、マスタコントローラを設けて、各ＡＣ−ＤＣコンバータ２を全体的に制御すると、その影響で、各スレーブコントローラは制御を変えざるを得ず、また、その影響で、再びマスタコントローラが制御を変えるといった動作を繰り返すことになり、制御が複雑化して、各ＡＣ−ＤＣコンバータ２の動作が不安定になるおそれがある。
【００１９】
本実施形態における各ローカルコントローラ６は、入力電圧Ｖdinが正極性か負極性かによって、第１〜第４トランジスタＱ１〜Ｑ４のオンとオフを一定の時比率で切り替えるだけの簡易な制御を行っており、これ以外の、例えば電圧や電流をある指令値に追従させるために時比率を変化させる、などの制御は何も行わない。これにより、直列接続された各ＡＣ−ＤＣコンバータ２の入力電圧と出力電流は自動的に平衡し、結果として各ＡＣ−ＤＣコンバータ２の動作が安定化する。また、各ＡＣ−ＤＣコンバータ２から出力される全波整流電圧Ｖrの電圧振幅、周波数及び位相を一致させることができる。
【００２０】
図３Ａは分圧入力電圧Ｖdinが正極性の場合に各ＡＣ−ＤＣコンバータ２内を流れる電流の向きを矢印で示した図であり、図３Ｂは分圧入力電圧Ｖdinが正極性の場合の第１〜第４トランジスタＱ１〜Ｑ４のオン／オフタイミングと各ＡＣ−ＤＣコンバータ２内の共振回路の電流波形ｗ５を示す波形図である。図３Ｂは、第１〜第４トランジスタＱ１〜Ｑ４のスイッチング周波数を５００ｋＨｚとした場合の約１１μｓの期間内の波形図を示しているが、図３Ｂの波形図は分圧入力電圧Ｖdinが正の期間（例えば、分圧入力電圧Ｖdinの周波数が５０Ｈｚであれば１０ｍｓの間）継続される。
【００２１】
分圧入力電圧Ｖdinが正極性の場合、ローカルコントローラ６は、第２トランジスタＱ２と第４トランジスタＱ４は常にオンとし、第１トランジスタＱ１と第３トランジスタＱ３は一定の時比率（時比率は０以上０．５以下、例えば０．５）かつ相補的にオンとオフを繰り返すスイッチング動作を行う。よって、図３Ａに示すように、第１トランジスタＱ１がオンの場合は第１ノードｎ１→第１トランジスタＱ１のドレイン−ソース間→第２トランジスタＱ２のソース―ドレイン間および並列接続されたダイオード７→インダクタ４→トランス３の一次側コイル３ａおよび二次側コイル３ｂとダイオードブリッジ５と第３キャパシタＣ３を含む直流出力回路→第２キャパシタＣ２→第２ノードｎ２の向きに電流が流れる。第３トランジスタＱ３がオンの場合はインダクタ４→第３トランジスタＱ３→第４トランジスタＱ４のソース―ドレイン間およびダイオード７→第２キャパシタＣ２→トランス３の一次側コイル３ａおよび二次側コイル３ｂとダイオードブリッジ５と第３キャパシタＣ３を含む直流出力回路の向きに電流が流れる。また、第１トランジスタＱ１と第３トランジスタＱ３がそれぞれオン状態の時は、いずれもインダクタ４と第２キャパシタＣ２を含む共振回路が構成され、この共振回路にはインダクタ４のインダクタンスと第２キャパシタＣ２の容量とで定まる共振周波数で共振する電流が流れる。共振周波数で共振する電流の極性が反転するタイミングで第１トランジスタＱ１と第３トランジスタＱ３のスイッチング動作を行うか、あるいは第１トランジスタＱ１と第３トランジスタＱ３のスイッチング周波数に一致するようにインダクタ４のインダクタンスと第２キャパシタＣ２の容量を決定する。この共振周波数は、入力電圧Ｖinの周波数よりも速い周波数になるように、インダクタ４のインダクタンスと第２キャパシタＣ２の容量とが調整される。
【００２２】
図３Ａでは、分圧入力電圧Ｖdinが正極性、かつ第１トランジスタＱ１がオン、かつ第３トランジスタＱ３がオフの場合の電流経路を実線矢印で示し、分圧入力電圧Ｖdinが正極性、かつ第１トランジスタＱ１がオフ、かつ第３トランジスタＱ３がオンの場合の電流経路を破線矢印で示している。図示のように、第１トランジスタＱ１と第２トランジスタＱ３が相補的にオン／オフすることで、インダクタ４と第２キャパシタＣ２を含む共振回路を流れる電流の向きが変化し、これにより、トランス３の二次側コイル３ｂを流れる電流の向きも変化するが、ダイオードブリッジ回路５があるために、ＡＣ−ＤＣコンバータ２の出力電圧Ｖrの極性は変化しない。
【００２３】
また、トランス３の一次側コイル３ａと二次側コイル３ｂの巻き方向が逆方向であるとすると、第３トランジスタＱ３のドレイン端子と第４トランジスタＱ４のドレイン端子の間に印加される電圧が正の場合、第２ダイオードＤ２→二次側コイル３ｂ→第３ダイオードＤ３の向きに誘導電流が生じる。第３トランジスタＱ３のドレイン端子と第４トランジスタＱ４のドレイン端子の間に印加される電圧がゼロの場合、第４ダイオードＤ４→二次側コイル３ｂ→第１ダイオードＤ１の向きに誘導電流が生じる。
【００２４】
図４は分圧入力電圧Ｖdinが正極性の場合の各ＡＣ−ＤＣコンバータ２内のインダクタ４の電流波形ｗ５が変化する様子を示す波形図である。図４に示すように、分圧入力電圧Ｖdinが正極性の間は、第１トランジスタＱ１と第３トランジスタＱ３を一定の時比率で相補的にオン／オフすることにより分圧入力電圧Ｖｄｉｎの振幅に比例した振幅を持つ共振電流がインダクタ４を流れる。
【００２５】
図５Ａは分圧入力電圧Ｖdinが負極性の場合に各ＡＣ−ＤＣコンバータ２内を流れる電流の向きを矢印で示した図であり、図５Ｂは分圧入力電圧Ｖdinが負極性の場合の第１〜第４トランジスタＱ１〜Ｑ４のオン／オフタイミングと各ＡＣ−ＤＣコンバータ２内の共振回路の電流波形ｗ５を示す図である。図５Ｂは、第１〜第４トランジスタＱ１〜Ｑ４のスイッチング周波数を５００ｋＨｚとした場合の約１１μｓの期間内の波形図を示しているが、図５Ｂの波形図は分圧入力電圧Ｖdinが負の期間（例えば、分圧入力電圧Ｖdinの周波数が５０Ｈｚであれば１０ｍｓの間）継続される。分圧入力電圧Ｖdinが負極性の場合、ローカルコントローラ６は、図５Ａのように第１トランジスタＱ１と第３トランジスタＱ３は常にオンとし、第２トランジスタＱ２と第４トランジスタＱ４は一定の時比率（例えば０．５）かつ相補的にオンとオフを繰り返すスイッチング動作を行う。よって、図５Ｂに示すように、第２トランジスタＱ２がオンの場合は第２ノードｎ２→第２キャパシタＣ２→トランス３の一次側コイル３ａおよび二次側コイル３ｂとダイオードブリッジ５と第３キャパシタＣ３を含む直流出力回路→インダクタ４→第２トランジスタＱ２のドレイン−ソース間→第１トランジスタＱ１のソース―ドレイン間および第１トランジスタＱ１のドレイン−ソース間に並列接続されたダイオード７→第１ノードｎ１の向きに電流が流れる。第４トランジスタＱ４がオンの場合はインダクタ４→トランス３の一次側コイル３ａおよび二次側コイル３ｂとダイオードブリッジ５と第３キャパシタＣ３を含む直流出力回路→第２キャパシタＣ２→第４トランジスタＱ４→第３トランジスタＱ３のソース―ドレイン間および第３トランジスタＱ３のドレイン―ソース間に接続されたダイオード７の向きに電流が流れる。また、第２トランジスタＱ２と第４トランジスタＱ４がそれぞれオン状態の時は、いずれも第２キャパシタＣ２とインダクタ４を含む共振回路が構成され、この共振回路にはインダクタ４のインダクタンスと第２キャパシタＣ２の容量とで定まる共振周波数で共振する電流が流れる。
【００２６】
図５Ａでは、分圧入力電圧Ｖdinが負極性、かつ第２トランジスタＱ２がオン、かつ第４トランジスタＱ４がオフの場合の電流経路を実線矢印で示し、分圧入力電圧Ｖdinが負極性、かつ第２トランジスタＱ２がオフ、かつ第４トランジスタＱ４がオンの場合の電流経路を破線矢印で示している。図示のように、第１トランジスタＱ１と第２トランジスタＱ３が相補的にオン／オフすることで、インダクタ４と第２キャパシタＣ２を含む共振回路を流れる電流の向きが変化し、これにより、トランス３の二次側コイル３ｂを流れる電流の向きも変化するが、ダイオードブリッジ回路５があるために、ＡＣ−ＤＣコンバータ２の出力電圧Ｖrの極性は変化しない。
【００２７】
図６は分圧入力電圧Ｖdinが負極性の場合の各ＡＣ−ＤＣコンバータ２内のインダクタ４の電流波形ｗ５が変化する様子を示す波形図である。図６に示すように、分圧入力電圧Ｖdinが負極性の間は、第２トランジスタＱ２と第４トランジスタＱ４を一定の時比率で相補的にオン／オフすることにより分圧入力電圧Ｖｄｉｎの振幅に比例した振幅を持つ共振電流がインダクタ４を流れる。
【００２８】
図７は図１の電力変換装置１のシミュレーション結果を示す波形図である。図７のシミュレーションでは、第１入力端子Ｉｎ１及び第２入力端子Ｉｎ２間に３つのＡＣ−ＤＣコンバータ２を接続した例を示している。
【００２９】
図７の波形ｗ１は５０ＨｚでＡＣ１００Ｖの入力電圧Ｖinの波形である。波形ｗ２は各ＡＣ−ＤＣコンバータ２に印加される分圧入力電圧Ｖdinの波形である。波形ｗ３は全波整流電圧Ｖrの波形である。波形ｗ４は、各ＡＣ−ＤＣコンバータ２内の共振回路を流れる電流波形である。波形ｗ５は、波形ｗ４の枠ｗ６内を時間軸方向に拡大した波形である。図示のように、共振回路は、入力電圧Ｖinの周波数よりもはるかに速い共振周波数（例えば５００ｋＨｚ程度）で共振動作を行う。共振回路の共振周波数は、インダクタ４のインダクタンスと第２キャパシタＣ２の容量とで調整可能である。
【００３０】
図７のシミュレーション結果からわかるように、図１の電力変換装置１は、波形ｗ１に示す入力電圧Ｖinの周波数に同期させて、波形ｗ３に示す全波整流電圧Ｖrを出力する。全波整流電圧Ｖrのピーク位置の位相は、入力電圧Ｖinのピーク位置の位相に合致している。また、波形ｗ２に示す分圧入力電圧Ｖdinは、入力電圧Ｖinの約１／３の電圧振幅になっている。さらに、波形ｗ３に示す全波整流電圧Ｖrの電圧振幅は、分圧入力電圧Ｖdinの約１／２になっている。これは、４つのカスコード接続された第１〜第４トランジスタＱ１〜Ｑ４が中点である第２トランジスタＱ２と第３トランジスタＱ３の接続ノードとノードｎ２間に出力する電圧がＶdinと０であるのに対し、第２コンデンサＣ２を介してトランス３の一次側コイル３aに加わる電圧を−Ｖdin／２と＋Ｖdin／２とするためである。
【００３１】
図１の電力変換装置１における第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２から出力される全波整流電圧Ｖrは、直流電圧にＶinの偶数次数高調波を含むため、高調波の少ないほぼ一定値となる直流電圧の供給を受けることを前提とした各種の電気機器を駆動することはできない。ただし、白熱電球等の一部の電気機器については、全波整流電圧Ｖrで駆動することも可能である。
【００３２】
図８は図１の電力変換装置１内の第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２にＤＣ−ＤＣコンバータ１０を接続した例を示す図である。図８のＤＣ−ＤＣコンバータ１０は、全波整流電圧Ｖrの電圧振幅を平準化して、直流電圧を生成する。実際には、図８のＤＣ−ＤＣコンバータ１０の出力電圧Ｖoutは、図２（ｃ）のように、若干のリップル成分を含む直流電圧になる場合もありうる。出力電圧Ｖoutのリップル成分は、第４コンデンサＣ４を大きくすることにより小さくすることが可能である。
【００３３】
ＤＣ−ＤＣコンバータ１０の内部構成は特に問わないが、一例として図８の構成を説明する。図８のＤＣ−ＤＣコンバータ１０は、インダクタ１１と、第５トランジスタＱ５と、ダイオード１２と、電解コンデンサＣ４と、ローカルコントローラ１３とを有する。インダクタ１１の一端は、第１出力端子Ｏｕｔ１に接続されている。インダクタ１１の他端は、ダイオード１２のアノードと、第５トランジスタＱ５のドレインに接続されている。第５トランジスタＱ５のソースは第２出力端子Ｏｕｔ２に接続されている。ダイオード１２のカソードは、第３出力端子Ｏｕｔ３と電解コンデンサＣ４の一端に接続されている。電解コンデンサＣ４の他端は、第２出力端子Ｏｕｔ２と第４出力端子Ｏｕｔ４に接続されている。なお、電解コンデンサＣ４の代わりに極性のないコンデンサを接続してもよい。
【００３４】
第５トランジスタＱ５のオン／オフは、ローカルコントローラ１３により制御される。ローカルコントローラ１３は、第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２間の出力電圧Ｖrと、ＤＣ−ＤＣコンバータ１０の出力電圧Ｖoutとに応じて、第５トランジスタＱ５のゲート電圧を制御する。
【００３５】
なお、図１の電力変換装置１における第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２に接続される回路は、必ずしも図８のようなＤＣ−ＤＣコンバータ１０に限られない。例えば、図９に示すように、ＤＣ−ＡＣインバータを接続してもよい。図９の電力変換装置１は、ＡＣ−ＤＣコンバータ２とＤＣ−ＡＣインバータ１４を組み合わせて、ＡＣ−ＡＣコンバータを構成している。
【００３６】
図１、図８又は図９の電力変換装置１の少なくとも一部は、一つ又は複数の半導体ＩＣで構成することができる。例えば、各ＡＣ−ＤＣコンバータ２を別個の半導体ＩＣで構成してもよい。また、トランス３は、半導体ＩＣに外付けしてもよいし、半導体ＩＣ内に内蔵してもよい。内蔵する場合、対向する２つの半導体層のそれぞれに渦巻き状の導電パターンを形成して磁気結合させればよい。
【００３７】
このように、第１の実施形態による電力変換装置１は、入力電圧Ｖinが印加される第１入力端子Ｉｎ１と第２入力端子Ｉｎ２間に複数のＡＣ−ＤＣコンバータ２を直列接続し、複数のＡＣ−ＤＣコンバータ２それぞれの出力端子を第１出力端子Ｏｕｔ１と第２出力端子Ｏｕｔ２に並列接続した構成をとり、各ＡＣ−ＤＣコンバータ２内にローカルコントローラ６を設けて各ＡＣ−ＤＣコンバータ２内の第１〜第４トランジスタＱ１〜Ｑ４をオン又はオフするタイミングを制御するものの、複数のＡＣ−ＤＣコンバータ２を全体的に制御するマスタコントローラを省略している。各ＡＣ−ＤＣコンバータ２の入力電圧Ｖｄｉｎと出力電流は、マスタコントローラなしで、自動的に平衡した動作を行うため、従来よりも簡易な制御で、複数のＡＣ−ＤＣコンバータを安定して動作させることができる。また、従来よりも部品点数と配線数を減らせるため、部品コストと消費電力を削減でき、かつ小型化も実現できる。
【００３８】
（第２の実施形態）
第２の実施形態は、各ＡＣ−ＤＣコンバータ２をより簡略化したものである。
【００３９】
図１０は第２の実施形態による電力変換装置１の回路図である。図１０の電力変換装置１は、図１と同様に、第１入力端子Ｉｎ１及び第２入力端子Ｉｎ２の間に、複数のＡＣ−ＤＣコンバータ２を直列接続しており、各ＡＣ−ＤＣコンバータ２の出力電圧を並列接続し、共通の第１出力端子Ｏｕｔ１及び第２出力端子Ｏｕｔ２から出力する。図１０の各ＡＣ−ＤＣコンバータ２の内部構成は、図１のＡＣ−ＤＣコンバータ２の内部構成とは異なっている。
【００４０】
図１０における各ＡＣ−ＤＣコンバータ２は、ダイオードブリッジ回路１５と、第１キャパシタＣ１と、第１トランジスタＱ１と、第２トランジスタＱ２と、インダクタ４と、第２キャパシタＣ２と、トランス３と、ダイオードブリッジ回路５と、第３キャパシタＣ３と、ローカルコントローラ６とを備えている。
【００４１】
ダイオードブリッジ回路１５には、分圧入力電圧Ｖdinが印加される。第５〜第８ダイオードＤ５〜Ｄ８を有するダイオードブリッジ回路１５は、分圧入力電圧Ｖdinを第１全波整流電圧に変換する。この第１全波整流電圧は、第１ノードｎ１及び第２ノードｎ２間に印加される。第１ノードｎ１及び第２ノードｎ２間には、第１キャパシタＣ１が接続されるとともに、第１トランジスタＱ１と第２トランジスタＱ２がカスコード接続されている。第１トランジスタＱ１と第２トランジスタＱ２の接続経路にはインダクタ４の一端が接続されている。インダクタ４、トランス３の一次側コイル３ａ、第２キャパシタＣ２の接続関係は、図１と同様である。第２キャパシタＣ２の一端は、第２トランジスタＱ２のソースに接続されている。
【００４２】
このように、図１０の各ＡＣ−ＤＣコンバータ２は、図１よりも２個少ない第１及び第２トランジスタＱ１，Ｑ２を有する。図１０のローカルコントローラ６は、例えばデューティ比を５０％（時比率を０．５）として、第１トランジスタＱ１と第２トランジスタＱ２を交互にオンする。ローカルコントローラ６は、入力電圧Ｖinの正負の極性や位相とは無関係に第１トランジスタＱ１と第２トランジスタＱ２を交互にオン／オフすればよい。図１のローカルコントローラ６は、入力電圧Ｖinが正極性か負極性かによって、第１〜第４トランジスタＱ１〜Ｑ４をオンまたはオフしていたが、図１０のローカルコントローラ６は、図１のローカルコントローラ６の制御よりも簡易な制御で、第１トランジスタＱ１と第２トランジスタＱ２のオン／オフを制御できる。
【００４３】
ローカルコントローラ６は、第１トランジスタＱ１と第２トランジスタＱ２を一定の時比率（例えば０．５）でオンとオフを繰り返すスイッチング動作を行う。分圧入力電圧Ｖdinが正極性の場合、第１トランジスタＱ１がオンの間は、第１ノードｎ１→第１トランジスタＱ１のドレイン−ソース間→インダクタ４→トランス３の一次側コイル３ａおよび二次側コイル３ｂとダイオードブリッジ５と第３キャパシタＣ３を含む直流出力回路→第２キャパシタＣ２→第２ノードｎ２の向きに電流が流れる。また、第２トランジスタＱ２がオンの間は、インダクタ４→第２トランジスタＱ２のドレイン−ソース間→第２キャパシタＣ２→トランス３の一次側コイル３ａおよび二次側コイル３ｂとダイオードブリッジ５と第３キャパシタＣ３を含む直流出力回路の向きに電流が流れる。インダクタ４と第２キャパシタＣ２を含む共振回路が所定の共振周波数で共振動作を行うことから、第１トランジスタＱ１と第２トランジスタＱ２は、インダクタ４のインダクタンスと第２キャパシタＣ２の容量とで定まる共振周波数に等しい周波数でスイッチング動作する。
【００４４】
一方、図１０の各ＡＣ−ＤＣコンバータ２は、ダイオードブリッジ回路１５の整流動作により、分圧入力電圧Ｖｄｉｎが負極性の場合も分圧入力電圧Ｖｄｉｎが正極性の場合と同様の回路動作を行う。第１トランジスタＱ１がオンの間は、第１ノードｎ１→第１トランジスタＱ１のドレイン−ソース間→インダクタ４→一次側コイル３ａおよび二次側コイル３ｂとダイオードブリッジ５と第３キャパシタＣ３を含む直流出力回路→第２キャパシタＣ２→第２ノードｎ２の向きに電流が流れる。また、第２トランジスタＱ２がオンの間は、第２キャパシタＣ２→トランス３の一次側コイル３ａおよび二次側コイル３ｂとダイオードブリッジ５と第３キャパシタＣ３を含む直流出力回路→インダクタ４→第２トランジスタＱ２のドレイン−ソース間の向きに電流が流れる。
【００４５】
このように、第２の実施形態による各ＡＣ−ＤＣコンバータ２は、図１のＡＣ−ＤＣコンバータ２と比べて、ダイオードブリッジ回路１５が新たに追加になるものの、スイッチング用のトランジスタを２個削減できるとともに、分圧入力電圧Ｖｄｉｎの極性を判断する必要がないことからローカルコントローラ６の制御を簡略化できる。これにより、各ＡＣ−ＤＣコンバータ２の内部構成を図１よりも簡略化でき、小型化と低消費電力化を実現でき、部品コストも削減できる。
【００４６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４７】
１  電力変換装置、２  ＡＣ−ＤＣコンバータ、３  トランス、４  インダクタ、５  ダイオードブリッジ回路、６  ローカルコントローラ、７  ダイオード、１０  ＤＣ−ＤＣコンバータ、１１  インダクタ、１２  ダイオード、１３  ローカルコントローラ、１４  ＤＣ−ＡＣインバータ、１５  ダイオードブリッジ回路
【図１】
2020068559.tif 000003
【図２】
2020068559.tif 000004
【図３Ａ】
2020068559.tif 000005
【図３Ｂ】
2020068559.tif 000006
【図４】
2020068559.tif 000007
【図５Ａ】
2020068559.tif 000008
【図５Ｂ】
2020068559.tif 000009
【図６】
2020068559.tif 000010
【図７】
2020068559.tif 000011
【図８】
2020068559.tif 000012
【図９】
2020068559.tif 000013
【図１０】
2020068559.tif 000014