(57)【要約】【課題】本発明は、半導体素子を制御する制御信号の遅延を防止しつつ大型化を抑制することができる電力変換装置を提供することを目的とする。【解決手段】電力変換装置１は、少なくとも１つのパワー半導体素子を有する複数の半導体セル１１ｕａ〜１１ｗｄと、半導体セルを制御する制御信号を複数の半導体セルごとに波長の異なる光信号ＬＳ１〜ＬＳ４８に変換する制御装置１２と、制御装置１２から出力された波長の異なる光信号を集約して波長多重光信号を生成する光合分波器１３と、パワー半導体素子よりも少ない個数に構成されて光合分波器１３から出力された波長多重光信号Ｌｗｍ１を伝送する光ファイバケーブル１５と、複数の半導体セルに接続されて光ファイバケーブル１５で伝送された波長多重光信号を光信号に一括で分割する光合分波器１４とを備えている。【選択図】図１
2020068597.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのパワー半導体素子を有する複数の半導体セルと、
前記半導体セルを制御する制御信号を前記複数の半導体セルごとに波長の異なる光信号に変換する制御装置と、
前記制御装置から出力された前記波長の異なる光信号を集約して波長多重光信号を生成する光集約部と、
前記パワー半導体素子よりも少ない個数に構成されて前記光集約部から出力された前記波長多重光信号を伝送する光伝送路と、
前記複数の半導体セルに接続されて前記光伝送路で伝送された前記波長多重光信号を前記光信号に一括で分割する光分割部と
を備える電力変換装置。
【請求項２】
前記半導体セルは、前記光分割部から入力される前記光信号を変換した前記制御信号に基づいて前記パワー半導体素子を駆動する駆動装置を有する
請求項１に記載の電力変換装置。
【請求項３】
前記半導体セルは、前記パワー半導体素子に電源を供給する電源部を有する
請求項１又は２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を備えた電力変換装置に関する。
【背景技術】
【０００２】
近年、電力系統に連系する電力変換装置の需要が増している。電力系統に連系する電力変換装置においては、電力変換装置に設けられた制御装置及びパワー半導体素子を電気的に絶縁するために、パワー半導体素子を制御する制御信号を送受信するための信号線として光ファイバケーブルが用いられることが多い。
【０００３】
また近年、電力系統に連系する電力変換装置に適したモジュラーマルチレベル変換器（Ｍｏｄｕｌａｒ  Ｍｕｌｔｉｌｅｖｅｌ  Ｃａｓｃａｄｅ  Ｃｏｎｖｅｒｔｅｒ：ＭＭＣ）が開発されている（例えば、特許文献１及び非特許文献１）。特許文献１には、スイッチング素子を制御する制御信号を送受信する光ファイバケーブルをデイジーチェーン接続した構成を有するＭＭＣが開示されている。非特許文献１には、直列接続された複数のインバータセルを有するＭＭＣが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１１／０１０５７５号
【非特許文献】
【０００５】
【非特許文献１】電力系統用新方式自励交直変換器調査専門委員会、「電力系統用新方式自励交直変換器の技術動向〜モジュラーマルチレベル変換器（ＭＭＣ）を中心として〜」２０１６年４月、電気学会技術報告書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載された発明は、制御信号を時分割多重することによって、光ファイバケーブルの本数を削減している。時分割多重により、スイッチング素子は制御信号を順次受信する。しかしながら、１本の光ファイバケーブルに載せる情報量が増加することに伴い、通信フレームが長大化し、制御信号の遅延が発生するという問題が生じる。
【０００７】
また、電力変換装置が連系される電力系統が高圧であるほど、ＭＭＣに用いられるパワー半導体素子（スイッチング素子）の数も増加する。パワー半導体素子の個数が増加すると、パワー半導体素子に送信される制御信号の信号数も増加する。このため、当該制御信号を送受信するために必要となる光ファイバケーブルの本数が増加し、電力変換装置が大型化してしまうという問題が生じる。
【０００８】
本発明の目的は、半導体素子を制御する制御信号の遅延を防止しつつ大型化を抑制することができる電力変換装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の一態様による電力変換装置は、少なくとも１つのパワー半導体素子を有する複数の半導体セルと、前記半導体セルを制御する制御信号を前記複数の半導体セルごとに波長の異なる光信号に変換する制御装置と、前記制御装置から出力された前記波長の異なる光信号を集約して波長多重光信号を生成する光集約部と、前記パワー半導体素子よりも少ない個数に構成されて前記光集約部から出力された前記波長多重光信号を伝送する光伝送路と、前記複数の半導体セルに接続されて前記光伝送路で伝送された前記波長多重光信号を前記光信号に一括で分割する光分割部とを備える。
【発明の効果】
【００１０】
本発明の一態様によれば、半導体素子を制御する制御信号の遅延を防止しつつ大型化を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態による電力変換装置１が用いられる電力制御システムの概略構成を示すブロック図である。
【図２】本発明の一実施形態による電力変換装置１に備えられた半導体セル１１ｕａの概略構成を示す回路ブロック図である。
【図３】本発明の一実施形態による電力変換装置１に備えられた制御装置１２の概略構成を示すブロック図である。
【発明を実施するための形態】
【００１２】
本発明の一実施形態による電力変換装置について図１から図３を用いて説明する。本実施形態による電力変換装置について、電力系統に連係することができる三相モジュラーマルチレベル変換器（以下、「モジュラーマルチレベル変換器」を「ＭＭＣ」と略記する場合がある）を例にとって説明する。
【００１３】
（電力制御システム）
本実施形態による電力変換装置が用いられる電力制御システムについて図１を用いて説明する。
図１に示すように、電力制御システムＰＳは、三相電力系統２と、三相電力系統２から供給される電力を電源として動作する負荷装置３と、三相電力系統２に連係する電力変換装置１とを備えている。三相電力系統２は、三相の交流電力を生成する三相交流電源２１と、三相交流電源２１で生成された電力が供給されるケーブル２２とを有している。ケーブル２２は、三相交流電源２１で生成されたＵ相の交流電力が供給されるＵ相ケーブル２２１と、三相交流電源２１で生成されたＶ相の交流電力が供給されるＶ相ケーブル２２２と、三相交流電源２１で生成されたＷ相の交流電力が供給されるＷ相ケーブル２２３とを有している。
【００１４】
負荷装置３は、ケーブル２２に接続されている。負荷装置３は、例えばアーク炉などの変動負荷である。このため、負荷装置３は、負荷の変動によって三相電力系統２のケーブル２２に供給される電圧に周期的変動を生じさせ、三相電力系統２が三相不平衡状態になる原因となる。
【００１５】
図１に示すように、電力変換装置１は、少なくとも１つのパワー半導体素子（図１では不図示）を有する複数（本実施形態では１２個）の半導体セル１１ｕａ〜１１ｗｄを備えている。詳細は後述するが、半導体セル１１ｕａ〜１１ｗｄはそれぞれ、パワー半導体素子として、４個の絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）を有している。半導体セル１１ｕａ〜１１ｗｄの詳細な構成については後述する。また、電力変換装置１は、半導体セル１１ｕａ〜１１ｗｄを制御する制御信号ＣＳ１〜ＣＳ４８を複数の半導体セル１１ｕａ〜１１ｗｄごとに波長の異なる光信号ＬＳ１〜ＬＳ４８に変換する制御装置１２を備えている。また、電力変換装置１は、制御装置１２から出力された波長λ１〜λ４８の異なる光信号ＬＳ１〜ＬＳ４８を集約して波長多重光信号Ｌｗｍ１を生成する光合分波器１３（光集約部の一例）を備えている。また、電力変換装置１は、半導体セル１１ｕａ〜１１ｗｄに設けられたパワー半導体素子よりも少ない個数（本実施形態では１本）に構成されて光合分波器１３から出力された波長多重光信号Ｌｗｍ１を伝送する光ファイバケーブル１５（光伝送路の一例）を備えている。さらに、電力変換装置１は、複数の半導体セル１１ｕａ〜１１ｗｄに接続されて光ファイバケーブル１５で伝送された波長多重光信号Ｌｗｍ１を光信号ＬＳ１〜ＬＳ４８に一括で分割する光合分波器１４（光分割部の一例）を備えている。
【００１６】
図１に示すように、複数の半導体セル１１ｕａ〜１１ｗｄのうちの半導体セル１１ｕａ、半導体セル１１ｕｂ、半導体セル１１ｕｃ及び半導体セル１１ｕｄは、互いに直列に接続されている。さらに、半導体セル１１ｕａ、半導体セル１１ｕｂ、半導体セル１１ｕｃ及び半導体セル１１ｕｄは、リアクトル１１ｕＬと直列に接続されている。半導体セル１１ｕａ、半導体セル１１ｕｂ、半導体セル１１ｕｃ及び半導体セル１１ｕｄ並びにリアクトル１１ｕＬによってＵ相クラスタ１１ｕが構成されている。
【００１７】
複数の半導体セル１１ｕａ〜１１ｗｄのうちの半導体セル１１ｖａ、半導体セル１１ｖｂ、半導体セル１１ｖｃ及び半導体セル１１ｖｄは、互いに直列に接続されている。さらに、半導体セル１１ｖａ、半導体セル１１ｖｂ、半導体セル１１ｖｃ及び半導体セル１１ｖｄは、リアクトル１１ｖＬと直列に接続されている。半導体セル１１ｖａ、半導体セル１１ｖｂ、半導体セル１１ｖｃ及び半導体セル１１ｖｄ並びにリアクトル１１ｖＬによってＶ相クラスタ１１ｖが構成されている。
【００１８】
複数の半導体セル１１ｕａ〜１１ｗｄのうちの半導体セル１１ｗａ、半導体セル１１ｗｂ、半導体セル１１ｗｃ及び半導体セル１１ｗｄは、互いに直列に接続されている。さらに、半導体セル１１ｗａ、半導体セル１１ｗｂ、半導体セル１１ｗｃ及び半導体セル１１ｗｄは、リアクトル１１ｗＬと直列に接続されている。半導体セル１１ｗａ、半導体セル１１ｗｂ、半導体セル１１ｗｃ及び半導体セル１１ｗｄ並びにリアクトル１１ｗＬによってＷ相クラスタ１１ｗが構成されている。
【００１９】
このように、電力変換装置１は、Ｕ相クラスタ１１ｕ、Ｖ相クラスタ１１ｖ及びＷ相クラスタ１１ｗを有するクラスタ部１１を備えている。クラスタ部１１は、三相電力系統２のケーブル２２に連係されている。
【００２０】
Ｕ相クラスタ１１ｕの一端はＵ相ケーブル２２１に接続され、Ｖ相クラスタ１１ｖの一端はＶ相ケーブル２２２に接続され、Ｗ相クラスタ１１ｗの一端はＷ相ケーブル２２３に接続されている。Ｕ相クラスタ１１ｕの他端、Ｖ相クラスタ１１ｖの他端及びＷ相クラスタ１１ｗの他端は、互いに接続されている。このように、Ｕ相クラスタ１１ｕ、Ｖ相クラスタ１１ｖ及びＷ相クラスタ１１ｗは、Ｙ結線（スター結線）された状態で三相電力系統２に接続されている。Ｕ相クラスタ１１ｕの電圧、Ｖ相クラスタ１１ｖの電圧及びＷ相クラスタ１１ｗの電圧は、それぞれ異なる電圧値となる。このため、電力変換装置１は、リアクトル１１ｕＬ、リアクトル１１ｖＬ及びリアクトル１１ｗＬを設けることによって、三相電力系統２が三相平衡状態にある場合にＵ相クラスタ１１ｕ、Ｖ相クラスタ１１ｖ及びＷ相クラスタ１１ｗのそれぞれの間に電流が流れるのを防止するようになっている。
【００２１】
電力変換装置１は、半導体セル１１ｕａ〜１１ｗｄと光合分波器１４との間を接続する光ファイバケーブル群１６を備えている。光ファイバケーブル群１６は、半導体セル１１ｕａ〜１１ｗｄのそれぞれに設けられたＩＧＢＴ１１１ａ〜１１４ａ（図１では不図示）の総数（本実施形態では４８個）と同じ本数の光ファイバケーブル１６ｕａ−１〜１６ｗｄ−４を有している。
【００２２】
図１に示すように、電力変換装置１は、三相電力系統２及びクラスタ部１１から入力される各種電圧ＶＳ及び各種電流ＩＳを光信号に変換する第一光リンク部１８を備えている。また、電力変換装置１は、光合分波器１４と光合分波器１３との間に設けられた光ファイバケーブル１７を備えている。光ファイバケーブル１７は、光合分波器１４から出力される波長多重光信号Ｌｗｍ２を光合分波器１３に送信するために設けられている。波長多重光信号Ｌｗｍ２は、光合分波器１３が第一光リンク部１８から出力された光信号を合波して生成した信号である。光ファイバケーブル１７で送信された波長多重光信号Ｌｗｍ２は、光合分波器１３で各種光信号ＬＶ，ＬＩに分波され制御装置１２に入力される。
【００２３】
制御装置１２は、半導体セル１１ｕａ〜１１ｗｄを制御するための複数の制御信号ＣＳ１〜ＣＳ４８を生成する制御信号生成部１２１と、制御信号生成部１２１で生成された複数の制御信号ＣＳ１〜ＣＳ４８を異なる波長の光信号ＬＳ１〜ＬＳ４８にそれぞれ変換する第一光リンク部１２２とを有している。さらに、制御装置１２は、光合分波器１３から入力される各種光信号ＬＶ及び各種光信号ＬＩを各種電圧ＶＳ及び各種電流ＩＳに変換する第二光リンク部１２３を有している。
【００２４】
制御装置１２は、三相電力系統２が三相平衡状態にある場合には、Ｕ相電圧、Ｖ相電圧及びＷ相電圧と位相差が９０度となるＵ相無効電流、Ｖ相無効電流及びＷ相無効電流をＵ相クラスタ１１ｕ、Ｖ相クラスタ１１ｖ及びＷ相クラスタ１１ｗに流すように半導体セル１１ｕａ〜１１ｗｄを制御するようになっている。また、制御装置１２は、例えば負荷装置３から流出する逆相電流によって三相電力系統２に不平衡な電圧降下が発生して三相電力系統２が三相不平衡状態になった場合には、当該逆相電流と逆位相の逆相電流をクラスタ部１１から三相電力系統２に出力するように半導体セル１１ｕａ〜１１ｗｄを制御するようになっている。また、制御装置１２は、クラスタ部１１から三相電力系統２に逆相電流を出力する際に、半導体セル１１ｕａ〜１１ｗｄのそれぞれに設けられたコンデンサ（詳細は後述）の電圧が一定範囲内に収まるように制御するようになっている。
【００２５】
詳細な説明は省略するが、制御信号生成部１２１は、第二光リンク部１２３から入力される各種電圧ＶＳ及び各種電流ＩＳを用いて半導体セル１１ｕａ〜１１ｗｄのそれぞれを制御する制御信号ＣＳ１〜ＣＳ４８を生成する。各種電圧ＶＳには、三相電力系統２のＵ相電圧、Ｖ相電圧及びＷ相電圧と、三相電力系統２のＵ相とＶ相の線間電圧、Ｖ相とＷ相の線間電圧及びＷ相とＵ相の線間電圧とが含まれる。また、各種電圧ＶＳには、Ｕ相クラスタ１１ｕの出力電圧、Ｖ相クラスタ１１ｖの出力電圧及びＷ相クラスタ１１ｗの出力電圧が含まれる。また、各種電圧ＶＳには、半導体セル１１ｕａ〜１１ｗｄのそれぞれの出力電圧と、半導体セル１１ｕａ〜１１ｗｄのそれぞれに設けられたコンデンサの直流電圧とが含まれる。一方、各種電流ＩＳには、三相電力系統２からＵ相クラスタ１１ｕ、Ｖ相クラスタ１１ｖ及びＷ相クラスタ１１ｗのそれぞれに流入するクラスタ流入電流と、Ｕ相クラスタ１１ｕ、Ｖ相クラスタ１１ｖ及びＷ相クラスタ１１ｗのそれぞれに流れるクラスタ電流とが含まれる。
【００２６】
制御信号生成部１２１は、各種電圧ＶＳに含まれるこれらの電圧及び各種電流ＩＳに含まれるこれらの電流に基づいて、半導体セル１１ｕａ〜１１ｗｄのそれぞれのパワー半導体素子のオン状態及びオフ状態を制御するための制御信号ＣＳ１〜ＣＳ４８を生成する。これにより、電力変換装置１は、三相電力系統２の三相平衡状態又は三相非平衡状態に応じて、三相電力系統２とクラスタ部１１との間が上述の状態を維持又は調整することができる。
【００２７】
光合分波器１３は、制御装置１２に設けられた第一光リンク部１２２から入力される異なる波長の複数の光信号ＬＳ１〜ＬＳ４８を合波して生成した波長多重光信号Ｌｗｍ１を光ファイバケーブル１５に出力するように構成されている。また、光合分波器１３は、光ファイバケーブル１７から入力される波長多重光信号Ｌｗｍ２を各種光信号ＬＶ及び各種光信号ＬＩに分波するように構成されている。各種光信号ＬＶには、上述の各種電圧ＶＳに含まれるそれぞれの電圧に対応する光信号が必要に応じて含まれている。各種電圧ＶＳに含まれるそれぞれの電圧に対応する光信号は、互いに異なる波長の光信号である。また、各種光信号ＬＩには、上述の各種電流ＩＳに含まれるそれぞれの電流に対応する光信号が必要に応じて含まれている。各種電流ＩＳに含まれるそれぞれの電流に対応する光信号は、互いに異なる波長の光信号である。さらに、各種光信号ＬＶに含まれるそれぞれの光信号と、各種光信号ＬＩに含まれるそれぞれの光信号は、互いに異なる波長の光信号である。光合分波器１３は、例えばアレー導波路回折格子（Ａｒｒａｙｅｄ  Ｗａｖｅｇｕｉｄｅ  Ｇｒａｔｉｎｇｓ：ＡＷＧ）で構成されている。光合分波器１３は、制御装置１２から入力される光信号ＬＳ１〜ＬＳ４８を合波する光合波領域（図１では不図示）と、光ファイバケーブル１７から入力される各種光信号ＬＶ，ＬＩを分波する光分波領域（図１では不図示）とを有している。
【００２８】
光合分波器１４は、光ファイバケーブル１５から入力される波長多重光信号Ｌｗｍ１を光信号ＬＳ１〜ＬＳ４８に分波するように構成されている。さらに、光合分波器１４は、分波した光信号ＬＳ１〜ＬＳ４８を半導体セル１１ｕａ〜１１ｗｄに接続された光ファイバケーブル群１６を構成する特定の光ファイバケーブル１６ｕａ−１〜１６ｗｄ−４に出力するようになっている。
【００２９】
また、光合分波器１４は、第一光リンク部１８から入力される各種光信号ＬＶ，ＬＩを合波して生成した波長多重光信号Ｌｗｍ２を光ファイバケーブル１５に出力するように構成されている。光合分波器１４は、第一光リンク部１８で生成された各種光信号ＬＶ，ＬＩが光伝送路群（例えば光ファイバケーブル群）を介して入力されるように構成されていてもよい。光合分波器１４は、例えばアレー導波路回折格子で構成されている。光合分波器１４は、光ファイバケーブル１５から入力される波長多重光信号Ｌｗｍ１を分波する光分波領域（不図示）と、第一光リンク部１８から入力される各種光信号ＬＶ，ＬＩを合波する光合波領域（不図示）とを有している。
【００３０】
（半導体セルの概略構成）
次に、半導体セル１１ｕａ〜１１ｗｄの概略構成について図１を参照しつつ図２を用いて説明する。半導体セル１１ｕａ〜１１ｗｄは、互いに同じ構成を有し同じ機能を発揮するようになっている。このため、半導体セル１１ｕａ〜１１ｗｄの概略構成について、半導体セル１１ｕａを例にとって説明する。
【００３１】
図２に示すように、半導体セル１１ｕａは、４個の半導体モジュール１１１〜１１４で構成されたフルブリッジ回路１１０を有している。半導体セル１１ｕａは、ＩＧＢＴ（パワー半導体素子の一例）１１１ａ〜１１４ａ（詳細は後述）に電源を供給するコンデンサ（電源部の一例）１１５を有している。コンデンサ１１５は、フルブリッジ回路１１０に並列に接続されている。半導体セル１１ｕａは、光合分波器１４（図１参照）から入力される光信号ＬＳ１〜ＬＳ４を変換した制御信号ＣＳ１〜ＣＳ４に基づいてＩＧＢＴ１１１ａ〜１１４ａを駆動する駆動装置１１６を有している。
【００３２】
フルブリッジ回路１１０に設けられた半導体モジュール１１１及び半導体モジュール１１３は直列に接続されている。フルブリッジ回路１１０に設けられた半導体モジュール１１２及び半導体モジュール１１４は直列に接続されている。コンデンサ１１５は、直列接続された半導体モジュール１１１及び半導体モジュール１１３並びに直列接続された半導体モジュール１１２及び半導体モジュール１１４と並列に接続されている。
【００３３】
半導体モジュール１１１は、ＩＧＢＴ１１１ａと、ＩＧＢＴ１１１ａに逆並列接続された還流用ダイオード１１１ｂとを有している。ＩＧＢＴ１１１ａのコレクタ端子Ｃには、還流用ダイオード１１１ｂのカソード端子が接続されている。ＩＧＢＴ１１１ａのエミッタ端子Ｅには、還流用ダイオード１１１ｂのアノード端子が接続されている。ＩＧＢＴ１１１ａのゲート端子Ｇは、第二光リンク部１１６ａに設けられたアンプ部ＡＰ１（詳細は後述）の出力端子に接続されている。
【００３４】
半導体モジュール１１２は、ＩＧＢＴ１１２ａと、ＩＧＢＴ１１２ａに逆並列接続された還流用ダイオード１１２ｂとを有している。半導体モジュール１１３は、ＩＧＢＴ１１３ａと、ＩＧＢＴ１１３ａに逆並列接続された還流用ダイオード１１３ｂとを有している。半導体モジュール１１４は、ＩＧＢＴ１１４ａと、ＩＧＢＴ１１４ａに逆並列接続された還流用ダイオード１１４ｂとを有している。
【００３５】
ＩＧＢＴ１１２ａのコレクタ端子Ｃは、還流用ダイオード１１２ｂのカソード端子、ＩＧＢＴ１１１ａのコレクタ端子Ｃ及び還流用ダイオード１１１ｂのカソード端子に接続されている。ＩＧＢＴ１１２ａのエミッタ端子Ｅは、還流用ダイオード１１２ｂのアノード端子、ＩＧＢＴ１１４ａのコレクタ端子Ｃ及び還流用ダイオード１１４ｂのカソード端子に接続されている。ＩＧＢＴ１１２ａのゲート端子Ｇは、第二光リンク部１１６ａに設けられたアンプ部ＡＰ２（詳細は後述）の出力端子に接続されている。
【００３６】
ＩＧＢＴ１１３ａのコレクタ端子Ｃは、還流用ダイオード１１３ｂのカソード端子、ＩＧＢＴ１１１ａのエミッタ端子Ｅ及び還流用ダイオード１１１ｂのアノード端子に接続されている。ＩＧＢＴ１１３ａのエミッタ端子Ｅは、還流用ダイオード１１３ｂのアノード端子、ＩＧＢＴ１１４ａのエミッタ端子Ｅ及び還流用ダイオード１１４ｂのアノード端子に接続されている。ＩＧＢＴ１１３ａのゲート端子Ｇは、第二光リンク部１１６ａに設けられたアンプ部ＡＰ３（詳細は後述）の出力端子に接続されている。ＩＧＢＴ１１４ａのゲート端子Ｇは、第二光リンク部１１６ａに設けられたアンプ部ＡＰ４（詳細は後述）の出力端子に接続されている。
【００３７】
コンデンサ１１５の一方の電極は、ＩＧＢＴ１１１ａのコレクタ端子Ｃ、還流用ダイオード１１１ｂのカソード端子、ＩＧＢＴ１１２ａのコレクタ端子Ｃ及び還流用ダイオード１１２ｂのカソード端子に接続されている。コンデンサ１１５の他方の電極は、ＩＧＢＴ１１３ａのエミッタ端子Ｅ、還流用ダイオード１１３ｂのアノード端子、ＩＧＢＴ１１４ａのエミッタ端子Ｅ及び還流用ダイオード１１４ｂのアノード端子に接続されている。
【００３８】
半導体モジュール１１１及び半導体モジュール１１３の接続部Ｘは、リアクトル１１ｕＬを介して三相電力系統２のＵ相ケーブル２２１に接続されている。接続部Ｘは、ＩＧＢＴ１１１ａのエミッタ端子Ｅ及び還流用ダイオード１１１ｂのアノード端子と、ＩＧＢＴ１１３ａのコレクタ端子Ｃ及び還流用ダイオード１１３ｂのカソード端子とが接続された部分である。
【００３９】
半導体モジュール１１２及び半導体モジュール１１４の接続部Ｙは、半導体セル１１ｕｂ（図１参照）に設けられた半導体モジュール１１１及び半導体モジュール１１３の接続部Ｘ（不図示）に接続されている。接続部Ｙは、ＩＧＢＴ１１２ａのエミッタ端子Ｅ及び還流用ダイオード１１２ｂのアノード端子と、ＩＧＢＴ１１４ａのコレクタ端子Ｃ及び還流用ダイオード１１４ｂのカソード端子とが接続された部分である。
【００４０】
図示は省略するが、半導体セル１１ｕｂに設けられた半導体モジュール１１２及び半導体モジュール１１４の接続部Ｙは、半導体セル１１ｕｃ（図１参照）に設けられた半導体モジュール１１１及び半導体モジュール１１３の接続部Ｘに接続されている。半導体セル１１ｕｃに設けられた半導体モジュール１１２及び半導体モジュール１１４の接続部Ｙは、半導体セル１１ｕｄ（図１参照）に設けられた半導体モジュール１１１及び半導体モジュール１１３の接続部Ｘに接続されている。
【００４１】
また、図示は省略するが、半導体セル１１ｖａ（図１参照）に設けられた半導体モジュール１１１及び半導体モジュール１１３の接続部Ｘは、リアクトル１１ｖＬ（図１参照）を介して三相電力系統２のＶ相ケーブル２２２に接続されている。半導体セル１１ｖａに設けられた半導体モジュール１１２及び半導体モジュール１１４の接続部Ｙは、半導体セル１１ｖｂ（図１参照）に設けられた半導体モジュール１１１及び半導体モジュール１１３の接続部Ｘ（不図示）に接続されている。半導体セル１１ｖｂに設けられた半導体モジュール１１２及び半導体モジュール１１４の接続部Ｙは、半導体セル１１ｖｃ（図１参照）に設けられた半導体モジュール１１１及び半導体モジュール１１３の接続部Ｘに接続されている。半導体セル１１ｖｃに設けられた半導体モジュール１１２及び半導体モジュール１１４の接続部Ｙは、半導体セル１１ｖｄ（図１参照）に設けられた半導体モジュール１１１及び半導体モジュール１１３の接続部Ｘに接続されている。
【００４２】
また、図示は省略するが、半導体セル１１ｗａ（図１参照）に設けられた半導体モジュール１１１及び半導体モジュール１１３の接続部Ｘは、リアクトル１１ｗＬ（図１参照）を介して三相電力系統２のＷ相ケーブル２２３（図１参照）に接続されている。半導体セル１１ｗａに設けられた半導体モジュール１１２及び半導体モジュール１１４の接続部Ｙは、半導体セル１１ｗｂ（図１参照）に設けられた半導体モジュール１１１及び半導体モジュール１１３の接続部Ｘ（不図示）に接続されている。半導体セル１１ｗｂに設けられた半導体モジュール１１２及び半導体モジュール１１４の接続部Ｙは、半導体セル１１ｗｃ（図１参照）に設けられた半導体モジュール１１１及び半導体モジュール１１３の接続部Ｘに接続されている。半導体セル１１ｗｃに設けられた半導体モジュール１１２及び半導体モジュール１１４の接続部Ｙは、半導体セル１１ｗｄ（図１参照）に設けられた半導体モジュール１１１及び半導体モジュール１１３の接続部Ｘに接続されている。
【００４３】
半導体セル１１ｕｄに設けられた半導体モジュール１１２及び半導体モジュール１１４の接続部Ｙと、半導体セル１１ｖｄに設けられた半導体モジュール１１２及び半導体モジュール１１４の接続部Ｙと、及び半導体セル１１ｗｄに設けられた半導体モジュール１１２及び半導体モジュール１１４の接続部Ｙとは、互いに接続されている。
【００４４】
駆動装置１１６は、光ファイバケーブル群１６（図１参照）の一部を構成する光ファイバケーブル１６ｕａ−１〜１６ｕａ−４から出力される光信号ＬＳ１〜ＬＳ４が入力する第二光リンク部１１６ａを有している。第二光リンク部１１６ａは、光信号ＬＳ１〜ＬＳ４を光電変換し、ＩＧＢＴ１１１ａ〜１１４ａを制御するための制御信号ＣＳ１〜ＣＳ４を生成するようになっている。
【００４５】
より具体的には、第二光リンク部１１６ａは、光ファイバケーブル１６ｕａ−１から出力される光信号ＬＳ１を受光可能に設けられた光電変換素子ＰＤ１と、光電変換素子ＰＤ１で光電変換された電気信号が入力されるアンプ部ＡＰ１とを有している。光電変換素子ＰＤ１は例えばフォトダイオードで構成されている。アンプ部ＡＰ１の出力端子は、ＩＧＢＴ１１１ａのゲート端子Ｇに接続されている。アンプ部ＡＰ１の基準電位端子は、ＩＧＢＴ１１１ａのエミッタ端子Ｅ及び還流用ダイオード１１１ｂのアノード端子に接続されている。
【００４６】
アンプ部ＡＰ１は、光電変換素子ＰＤ１から出力される電気信号の電圧レベルをＩＧＢＴ１１１ａが動作可能な電圧レベルに変換し、ＩＧＢＴ１１１ａのゲート端子Ｇに出力するようになっている。アンプ部ＡＰ１は、制御装置１２から高レベルの制御信号ＣＳ１が出力された場合には、ＩＧＢＴ１１１ａがオン状態となる電圧レベルの制御信号ＣＳ１を出力する。一方、アンプ部ＡＰ１は、制御装置１２から低レベルの制御信号ＣＳ１が出力された場合には、ＩＧＢＴ１１１ａがオフ状態となる電圧レベルの制御信号ＣＳ１を出力する。上述のとおり、アンプ部ＡＰ１の出力端子がＩＧＢＴ１１１ａのゲート端子に接続され、アンプ部ＡＰ１の基準電位端子がＩＧＢＴ１１１ａのエミッタ端子Ｅに接続されている。このため、アンプ部ＡＰ１は、ＩＧＢＴ１１１ａのゲートエミッタ間に、電圧レベルが高レベル又は低レベルの制御信号ＣＳ１を印加できる。
【００４７】
第二光リンク部１１６ａは、光ファイバケーブル１６ｕａ−２から出力される光信号ＬＳ２を受光可能に設けられた光電変換素子ＰＤ２と、光電変換素子ＰＤ２で光電変換された電気信号が入力されるアンプ部ＡＰ２とを有している。光電変換素子ＰＤ２は例えばフォトダイオードで構成されている。アンプ部ＡＰ２の出力端子は、ＩＧＢＴ１１２ａのゲート端子Ｇに接続されている。アンプ部ＡＰ２の基準電位端子は、ＩＧＢＴ１１２ａのエミッタ端子Ｅ及び還流用ダイオード１１２ｂのアノード端子に接続されている。
【００４８】
アンプ部ＡＰ２は、光電変換素子ＰＤ２から出力される電気信号の電圧レベルをＩＧＢＴ１１２ａが動作可能な電圧レベルに変換し、ＩＧＢＴ１１２ａのゲート端子Ｇに出力するようになっている。アンプ部ＡＰ２は、制御装置１２から高レベルの制御信号ＣＳ２が出力された場合には、ＩＧＢＴ１１２ａがオン状態となる電圧レベルの制御信号ＣＳ２を出力する。一方、アンプ部ＡＰ２は、制御装置１２から低レベルの制御信号ＣＳ２が出力された場合には、ＩＧＢＴ１１２ａがオフ状態となる電圧レベルの制御信号ＣＳ２を出力する。上述のとおり、アンプ部ＡＰ２の出力端子がＩＧＢＴ１１２ａのゲート端子に接続され、アンプ部ＡＰ２の基準電位端子がＩＧＢＴ１１２ａのエミッタ端子Ｅに接続されている。このため、アンプ部ＡＰ２は、ＩＧＢＴ１１２ａのゲートエミッタ間に、電圧レベルが高レベル又は低レベルの制御信号ＣＳ２を印加できる。
【００４９】
第二光リンク部１１６ａは、光ファイバケーブル１６ｕａ−３から出力される光信号ＬＳ３を受光可能に設けられた光電変換素子ＰＤ３と、光電変換素子ＰＤ３で光電変換された電気信号が入力されるアンプ部ＡＰ３とを有している。光電変換素子ＰＤ３は例えばフォトダイオードで構成されている。アンプ部ＡＰ３の出力端子は、ＩＧＢＴ１１３ａのゲート端子Ｇに接続されている。アンプ部ＡＰ３の基準電位端子は、ＩＧＢＴ１１３ａのエミッタ端子Ｅ及び還流用ダイオード１１３ｂのアノード端子に接続されている。
【００５０】
アンプ部ＡＰ３は、光電変換素子ＰＤ３から出力される電気信号の電圧レベルをＩＧＢＴ１１３ａが動作可能な電圧レベルに変換し、ＩＧＢＴ１１３ａのゲート端子Ｇに出力するようになっている。アンプ部ＡＰ３は、制御装置１２から高レベルの制御信号ＣＳ３が出力された場合には、ＩＧＢＴ１１３ａがオン状態となる電圧レベルの制御信号ＣＳ３を出力する。一方、アンプ部ＡＰ３は、制御装置１２から低レベルの制御信号ＣＳ３が出力された場合には、ＩＧＢＴ１１３ａがオフ状態となる電圧レベルの制御信号ＣＳ３を出力する。上述のとおり、アンプ部ＡＰ３の出力端子がＩＧＢＴ１１３ａのゲート端子に接続され、アンプ部ＡＰ３の基準電位端子がＩＧＢＴ１１３ａのエミッタ端子Ｅに接続されている。このため、アンプ部ＡＰ３は、ＩＧＢＴ１１３ａのゲートエミッタ間に、電圧レベルが高レベル又は低レベルの制御信号ＣＳ３を印加できる。
【００５１】
第二光リンク部１１６ａは、光ファイバケーブル１６ｕａ−４から出力される光信号ＬＳ４を受光可能に設けられた光電変換素子ＰＤ４と、光電変換素子ＰＤ４で光電変換された電気信号が入力されるアンプ部ＡＰ４とを有している。光電変換素子ＰＤ４は例えばフォトダイオードで構成されている。アンプ部ＡＰ４の出力端子は、ＩＧＢＴ１１４ａのゲート端子Ｇに接続されている。アンプ部ＡＰ４の基準電位端子は、ＩＧＢＴ１１４ａのエミッタ端子Ｅ及び還流用ダイオード１１４ｂのアノード端子に接続されている。
【００５２】
アンプ部ＡＰ４は、光電変換素子ＰＤ４から出力される電気信号の電圧レベルをＩＧＢＴ１１４ａが動作可能な電圧レベルに変換し、ＩＧＢＴ１１４ａのゲート端子Ｇに出力するようになっている。アンプ部ＡＰ４は、制御装置１２から高レベルの制御信号ＣＳ４が出力された場合には、ＩＧＢＴ１１４ａがオン状態となる電圧レベルの制御信号ＣＳ４を出力する。一方、アンプ部ＡＰ４は、制御装置１２から低レベルの制御信号ＣＳ４が出力された場合には、ＩＧＢＴ１１４ａがオフ状態となる電圧レベルの制御信号ＣＳ４を出力する。上述のとおり、アンプ部ＡＰ４の出力端子がＩＧＢＴ１１４ａのゲート端子に接続され、アンプ部ＡＰ４の基準電位端子がＩＧＢＴ１１４ａのエミッタ端子Ｅに接続されている。このため、アンプ部ＡＰ４は、ＩＧＢＴ１１４ａのゲートエミッタ間に、電圧レベルが高レベル又は低レベルの制御信号ＣＳ４を印加できる。
【００５３】
図示は省略するが、半導体セル１１ｕｂ〜１１ｗｄは、半導体セル１１ｕａと同一の構成を有し同一の機能を発揮する駆動装置１１６を有している。このため、半導体セル１１ｕｂは、光ファイバケーブル群１６の一部を構成する光ファイバケーブル１６ｕｂ−１〜１６ｕｂ−４（図１参照）から出力される光信号ＬＳ５〜ＬＳ８を光電変換し、半導体セル１１ｕｂに設けられたＩＧＢＴ１１１ａ〜１１４ａに制御信号ＣＳ５〜ＣＳ８を出力できる。半導体セル１１ｕｃは、光ファイバケーブル群１６の一部を構成する光ファイバケーブル１６ｕｃ−１〜１６ｕｃ−４（図１参照）から出力される光信号ＬＳ９〜ＬＳ１２を光電変換し、半導体セル１１ｕｃに設けられたＩＧＢＴ１１１ａ〜１１４ａに制御信号ＣＳ９〜ＣＳ１２を出力できる。半導体セル１１ｕｄは、光ファイバケーブル群１６の一部を構成する光ファイバケーブル１６ｕｄ−１〜１６ｕｄ−４（図１参照）から出力される光信号ＬＳ１３〜ＬＳ１６を光電変換し、半導体セル１１ｕｄに設けられたＩＧＢＴ１１１ａ〜１１４ａに制御信号ＣＳ１３〜ＣＳ１６を出力できる。
【００５４】
半導体セル１１ｖａは、光ファイバケーブル群１６の一部を構成する光ファイバケーブル１６ｖａ−１〜１６ｖａ−４（図１参照）から出力される光信号ＬＳ１７〜ＬＳ２０を光電変換し、半導体セル１１ｖａに設けられたＩＧＢＴ１１１ａ〜１１４ａに制御信号ＣＳ１７〜ＣＳ２０を出力できる。半導体セル１１ｖｂは、光ファイバケーブル群１６の一部を構成する光ファイバケーブル１６ｖｂ−１〜１６ｖｂ−４（図１参照）から出力される光信号ＬＳ２１〜ＬＳ２４を光電変換し、半導体セル１１ｖｂに設けられたＩＧＢＴ１１１ａ〜１１４ａに制御信号ＣＳ２１〜ＣＳ２４を出力できる。半導体セル１１ｖｃは、光ファイバケーブル群１６の一部を構成する光ファイバケーブル１６ｖｃ−１〜１６ｖｃ−４（図１参照）から出力される光信号ＬＳ２５〜ＬＳ２８を光電変換し、半導体セル１１ｖｃに設けられたＩＧＢＴ１１１ａ〜１１４ａに制御信号ＣＳ２５〜ＣＳ２８を出力できる。半導体セル１１ｖｄは、光ファイバケーブル群１６の一部を構成する光ファイバケーブル１６ｖｄ−１〜１６ｖｄ−４（図１参照）から出力される光信号ＬＳ２９〜ＬＳ３２を光電変換し、半導体セル１１ｖｄに設けられたＩＧＢＴ１１１ａ〜１１４ａに制御信号ＣＳ２９〜ＣＳ３２を出力できる。
【００５５】
半導体セル１１ｗａは、光ファイバケーブル群１６の一部を構成する光ファイバケーブル１６ｗａ−１〜１６ｗａ−４（図１参照）から出力される光信号ＬＳ３３〜ＬＳ３６を光電変換し、半導体セル１１ｗａに設けられたＩＧＢＴ１１１ａ〜１１４ａに制御信号ＣＳ３３〜ＣＳ３６を出力できる。半導体セル１１ｗｂは、光ファイバケーブル群１６の一部を構成する光ファイバケーブル１６ｗｂ−１〜１６ｗｂ−４（図１参照）から出力される光信号ＬＳ３７〜ＬＳ４０を光電変換し、半導体セル１１ｗｂに設けられたＩＧＢＴ１１１ａ〜１１４ａに制御信号ＣＳ３７〜ＣＳ４０を出力できる。半導体セル１１ｗｃは、光ファイバケーブル群１６の一部を構成する光ファイバケーブル１６ｗｃ−１〜１６ｗｃ−４（図１参照）から出力される光信号ＬＳ４１〜ＬＳ４４を光電変換し、半導体セル１１ｗｃに設けられたＩＧＢＴ１１１ａ〜１１４ａに制御信号ＣＳ４１〜ＣＳ４４を出力できる。半導体セル１１ｗｄは、光ファイバケーブル群１６の一部を構成する光ファイバケーブル１６ｗｄ−１〜１６ｗｄ−４（図１参照）から出力される光信号ＬＳ４５〜ＬＳ４８を光電変換し、半導体セル１１ｗｄに設けられたＩＧＢＴ１１１ａ〜１１４ａに制御信号ＣＳ４１〜ＣＳ４４を出力できる。
【００５６】
フルブリッジ回路１１０の接続部Ｘ及び接続部Ｙの電位差が半導体セル１１ｕａ〜１１ｗｄのそれぞれの出力電圧となる。コンデンサ１１５に印加されている直流電圧をＶｃ（一方の電極の電位が他方の電極の電位よりも高い）とする。ＩＧＢＴ１１１ａ，１１４ａがオン状態かつＩＧＢＴ１１２ａ，１１３ａがオフ状態の場合、半導体セル１１ｕａ〜１１ｗｄのそれぞれの出力電圧は＋Ｖｃとなる。また、ＩＧＢＴ１１１ａ，１１４ａがオフ状態かつＩＧＢＴ１１２ａ，１１３ａがオン状態の場合、半導体セル１１ｕａ〜１１ｗｄのそれぞれの出力電圧は−Ｖｃとなる。さらに、ＩＧＢＴ１１１ａ，１１２ａがオフ状態かつＩＧＢＴ１１３ａ，１１４ａがオン状態の場合、半導体セル１１ｕａ〜１１ｗｄのそれぞれの出力電圧は０となる。したがって、半導体セル１１ｕａ〜１１ｕｄのそれぞれの出力電圧を調整することにより、Ｕ相クラスタ１１ｕの出力電圧を＋４Ｖｃから−４Ｖｃの間で段階的に変更できる。同様に、半導体セル１１ｖａ〜１１ｖｄのそれぞれの出力電圧を調整することにより、Ｖ相クラスタ１１ｖの出力電圧を＋４Ｖｃから−４Ｖｃの間で段階的に変更できる。同様に、半導体セル１１ｗａ〜１１ｗｄのそれぞれの出力電圧を調整することにより、Ｗ相クラスタ１１ｗの出力電圧を＋４Ｖｃから−４Ｖｃの間で段階的に変更できる。
【００５７】
ここで、ＩＧＢＴ１１１ａ，１１４ａがオン状態かつＩＧＢＴ１１２ａ，１１３ａがオフ状態の場合を正電圧出力状態、ＩＧＢＴ１１１ａ，１１４ａがオフ状態かつＩＧＢＴ１１２ａ，１１３ａがオン状態の場合を負電圧出力状態、及びＩＧＢＴ１１１ａ，１１２ａがオフ状態かつＩＧＢＴ１１３ａ，１１４ａがオン状態の場合を零電圧出力状態と称することにする。半導体セル１１ｕａ〜１１ｕｄの全ての出力電圧が０の場合に、例えば、半導体セル１１ｕｄ、半導体セル１１ｕｃ、半導体セル１１ｕｂ及び半導体セル１１ｕａをこの順に所定のタイミングで零電圧出力状態から正電圧出力状態に変更したとする。そうすると、Ｕ相クラスタ１１ｕの出力電圧は、当該所定のタイミングで０、＋１Ｖｃ、＋２Ｖｃ、＋３Ｖｃ及び＋４Ｖｃに段階的に増加する。また、半導体セル１１ｕａ〜１１ｕｄの全ての出力電圧が＋Ｖｃの場合に、例えば、半導体セル１１ｕａ、半導体セル１１ｕｂ、半導体セル１１ｕｃ及び半導体セル１１ｕｄをこの順に所定のタイミングで正電圧出力状態から零電圧出力状態に変更したとする。そうすると、Ｕ相クラスタ１１ｕの出力電圧は、当該所定のタイミングで＋４Ｖｃ、＋３Ｖｃ、＋２Ｖｃ、＋１Ｖｃ及び０に段階的に減少する。また、半導体セル１１ｕａ〜１１ｕｄの全ての出力電圧が０の場合に、例えば、半導体セル１１ｕｄ、半導体セル１１ｕｃ、半導体セル１１ｕｂ及び半導体セル１１ｕａをこの順に所定のタイミングで零電圧出力状態から負電圧出力状態に変更したとする。そうすると、Ｕ相クラスタ１１ｕの出力電圧は、当該所定のタイミングで０、−１Ｖｃ、−２Ｖｃ、−３Ｖｃ及び−４Ｖｃに段階的に減少する。また、半導体セル１１ｕａ〜１１ｕｄの全ての出力電圧が−Ｖｃの場合に、例えば、半導体セル１１ｕａ、半導体セル１１ｕｂ、半導体セル１１ｕｃ及び半導体セル１１ｕｄをこの順に所定のタイミングで負電圧出力状態から零電圧出力状態に変更したとする。そうすると、Ｕ相クラスタ１１ｕの出力電圧は、当該所定のタイミングで−４Ｖｃ、−３Ｖｃ、−２Ｖｃ、−１Ｖｃ及び０に段階的に減少する。
【００５８】
このように、半導体セル１１ｕａ〜１１ｕｄを所定の順序で動作させることにより、Ｕ相クラスタ１１ｕの出力電圧の信号波形は正弦波になる。半導体セル１１ｖａ〜１１ｖｄ及び半導体セル１１ｗａ〜１１ｗｄのＩＢＧＴ１１１ａ〜１１４ａも同様に、上述のように所定の順序で動作せることにより、Ｖ相クラスタ１１ｖ及びＷ相クラスタ１１ｗのそれぞれの出力電圧の信号波形は正弦波になる。
【００５９】
また、半導体セル１１ｕａ〜１１ｕｄのそれぞれを正電圧出力状態、負電圧出力状態及び零電圧出力状態のうちの一の状態から他の状態に切り替えるタイミングと、正電圧出力状態、負電圧出力状態及び零電圧出力状態のいずれかの状態で維持する期間を適宜調整することにより、Ｕ相クラスタ１１ｕの出力電圧の周期や位相を変更できる。半導体セル１１ｖａ〜１１ｖｄ及び半導体セル１１ｗａ〜１１ｗｄも同様に、Ｖ相クラスタ１１ｖ及びＷ相クラスタ１１ｗのそれぞれの出力電圧の周期や位相を変更できる。
【００６０】
さらに、正電圧出力状態、負電圧出力状態及び零電圧出力状態の切り替えタイミング及び維持期間の少なくとも一方を半導体セル１１ｕａ〜１１ｕｄ、半導体セル１１ｖａ〜１１ｖｄ及び半導体セル１１ｗａ〜１１ｗｄの間で異ならせることにより、Ｕ相クラスタ１１ｕ、Ｖ相クラスタ１１ｖ及びＷ相クラスタ１１ｗのそれぞれの出力電圧の周期や位相差を変更することができる。
【００６１】
また、ＩＧＢＴ１１１ａ〜１１４ａの全てをオフ状態にすることにより、三相電力系統２からコンデンサ１１５にクラスタ流入電流を流したり、三相電力系統２にコンデンサ１１５から電流を流出したりすることができる。このため、コンデンサ１１５が電圧変動した場合に、ＩＧＢＴ１１１ａ〜１１４ａのオン／オフ状態を制御してコンデンサ１１５と三相電力系統２との間で電流を流出入させることにより、コンデンサ１１５に印加される直流電圧を所定範囲に維持できる。
【００６２】
このように、電力変換装置１は、半導体セル１１ｕａ〜１１ｗｄのそれぞれに設けられたＩＧＢＴ１１１ａ〜１１４ａのオン／オフ状態を独立して制御して半導体セルの出力電圧やクラスタ部の出力電圧の電圧レベル、周期及び位相を調整できる。このため、電力変換装置１は、三相電力系統２が三相平衡状態にある場合には、Ｕ相電圧、Ｖ相電圧及びＷ相電圧と位相差が９０度となるＵ相無効電流、Ｖ相無効電流及びＷ相無効電流をＵ相クラスタ１１ｕ、Ｖ相クラスタ１１ｖ及びＷ相クラスタ１１ｗに流すことができる。また、電力変換装置１は、三相電力系統２が三相不平衡状態になった場合には、負荷装置３から流出する逆相電流と逆位相の逆相電流をクラスタ部１１から三相電力系統２に出力して三相電力系統２を平衡状態に復帰させるようにクラスタ部１１を制御することができる。
【００６３】
（制御装置）
次に、制御装置１２の概略構成について図１及び図２を参照しつつ図３を用いて説明する。図３では、理解を容易にするため、光合分波器１３及び光ファイバケーブル１５，１７が併せて図示されている。なお、光合分波器１３は、構成要素が概念的に図示されている。
【００６４】
図３に示すように、制御装置１２は、制御信号ＣＳ１〜ＣＳ４８を生成する制御信号生成部１２１と、制御信号ＣＳ１〜ＣＳ４８を光信号ＬＳ１〜ＬＳ４８に変換する第一光リンク部１２２とを有している。さらに、制御装置１２は、光合分波器１３から入力される各種光信号ＬＶ，ＬＩを各種電圧ＶＳ及び各種電流ＩＳに変換する第二光リンク部１２３を有している。
【００６５】
制御信号生成部１２１は、第二光リンク部１２３から入力される各種電圧ＶＳ及び各種電流ＩＳを用いて、電圧レベルが高レベル又は低レベルの制御信号ＣＳ１〜ＣＳ４８を生成する。制御信号生成部１２１は、生成した制御信号ＣＳ１〜ＣＳ４８を第一光リンク部１２２に出力する。
【００６６】
第一光リンク部１２２は、光ファイバケーブル群１６（図１参照）を構成する光ファイバケーブル１６ｕａ−１〜１６ｗｄ−４と同数（本実施形態では４８個）の発光素子及びスイッチを有している。より具体的には、第一光リンク部１２２は、制御信号生成部１２１から入力される制御信号ＣＳ１〜ＣＳ４８によってオン状態（閉状態）又はオフ状態（開状態）が制御されるスイッチＳＷ１〜ＳＷ４８を有している。また、第一光リンク部１２２は、スイッチＳＷ１〜ＳＷ４８によって発光状態又は非発光状態が制御される発光素子ＬＥ１〜ＬＥ４８を有している。なお、図３では、スイッチＳＷ１〜ＳＷ４８のうち、５個のスイッチＳＷ１〜ＳＷ４，ＳＷ４８が図示され、残余の４３個のスイッチＳＷ５〜ＳＷ４７の図示は省略されている。また、図３では、発光素子ＬＥ１〜ＬＥ４８のうち、５個の発光素子ＬＥ１〜ＬＥ４，ＬＥ４８が図示され、残余の４３個の発光素子ＬＥ５〜ＬＥ４７の図示は省略されている。
【００６７】
発光素子ＬＥ１から発光素子ＬＥ４８は、例えば発光ダイオード（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＬＥＤ）で構成されている。発光素子ＬＥ１から発光素子ＬＥ４８は、互いに異なる波長の光を発光するようになっている。このため、発光素子ＬＥ１から発光素子ＬＥ４８の発光光である光信号ＬＳ１から光信号ＬＳ４８は、互いに異なる波長の光となる。
【００６８】
発光素子ＬＥ１及びスイッチＳＷ１は、電源及びグランド間で直列に接続されている。このため、スイッチＳＷ１がオン状態になると、発光素子ＬＥ１には、電源からグランドに向かう電流が流れる。これにより、発光素子ＬＥ１は、波長λ１の光信号ＬＳ１を光合分波器１３に出力する。一方、スイッチＳＷ１がオフ状態になると、発光素子ＬＥ１には、電源からグランドに向かう電流が流れない。これにより、発光素子ＬＥ１は、発光しないので、波長λ１の光信号ＬＳ１を光合分波器１３に出力しない。
【００６９】
発光素子ＬＥ２及びスイッチＳＷ２は、電源及びグランド間で直列に接続されている。このため、発光素子ＬＥ２は、スイッチＳＷ２がオン状態になると、波長λ２の光信号ＬＳ２を光合分波器１３に出力する。一方、発光素子ＬＥ２は、スイッチＳＷ２がオフ状態になると発光しないので、波長λ２の光信号ＬＳ２を光合分波器１３に出力しない。
【００７０】
発光素子ＬＥ３及びスイッチＳＷ３は、電源及びグランド間で直列に接続されている。また、発光素子ＬＥ４及びスイッチＳＷ４は、電源及びグランド間で直列に接続されている。また、発光素子ＬＥ４８及びスイッチＳＷ４８は、電源及びグランド間で直列に接続されている。このため、発光素子ＬＥ３，ＬＥ４，ＬＥ４８は、発光素子ＬＥ１，ＬＥ２と同様に、スイッチＳＷ３，ＳＷ４，ＳＷ４８がオン状態になると、波長λ３，λ４，λ４８の光信号ＬＳ３，ＬＳ４，ＬＳ４８を光合分波器１３にそれぞれ出力する。一方、発光素子ＬＥ３，ＬＥ４，ＬＥ４８は、発光素子ＬＥ１，ＬＥ２と同様に、スイッチＳＷ３，ＳＷ４，ＳＷ４８がオフ状態になると発光しないので、波長λ３，λ４，λ４８の光信号ＬＳ３，ＬＳ４，ＬＳ４８を光合分波器１３にそれぞれ出力しない。
【００７１】
図示は省略するが、発光素子ＬＥ５から発光素子ＬＥ４７及びスイッチＳＷ５からスイッチＳＷ４７はそれぞれ、電源及びグランド間で直列に接続されている。発光素子ＬＥ５から発光素子ＬＥ４７は、スイッチＳＷ５からスイッチＳＷ４７のオン／オフ状態に応じて、スイッチＳＷ１と同様に動作し、波長λ５の光信号ＬＳ５から波長λ４７の光信号ＬＳ４７を光合分波器１３に出力したり出力しなかったりする。
【００７２】
本実施形態では、制御装置１２は、制御信号生成部１２１から出力される制御信号ＣＳ１〜ＣＳ４８の電圧レベルが高レベルの場合に、スイッチＳＷ１〜ＳＷ４８がオン状態になって発光素子ＬＥ１〜ＬＥ４８が発光するように構成されている。また、制御装置１２は、制御信号生成部１２１から出力される制御信号ＣＳ１〜ＣＳ４８の電圧レベルが低レベルの場合に、スイッチＳＷ１〜ＳＷ４８がオフ状態になるように構成されている。このため、本実施形態では、スイッチＳＷ１〜ＳＷ４８のオン／オフ状態を制御する制御信号が半導体セル１１ｕａ〜１１ｗｄのそれぞれに設けられたＩＧＢＴ１１１ａ〜１１４ａを制御する制御信号となる。
【００７３】
制御装置１２に設けられた第二光リンク部１２３は、光合分波器１３から出力される各種光信号ＬＶを受光可能に設けられた光電変換素子ＰＤＶと、光電変換素子ＰＤＶで光電変換された電気信号が入力されるアンプ部ＡＰＶとを有している。また、第二光リンク部１２３は、光合分波器１３から出力される各種光信号ＬＩを受光可能に設けられた光電変換素子ＰＤＩと、光電変換素子ＰＤＩで光電変換された電気信号が入力されるアンプ部ＡＰＩとを有している。光電変換素子ＰＤＶ，ＰＤＩは例えばフォトダイオードで構成されている。図３では、光電変換素子ＰＤＶ及びアンプ部ＡＰＶ並びに光電変換素子ＰＤＩ及びアンプ部ＡＰＩは、それぞれ１セットのみ図示されている。しかしながら、上述のとおり、各種光信号ＬＶ及び各種光信号ＬＩは、複数の光信号で構成されている。このため、光電変換素子ＰＤＶ及びアンプ部ＡＰＶ並びに光電変換素子ＰＤＩ及びアンプ部ＡＰＩは、各種光信号ＬＶ及び各種光信号ＬＩを構成する複数の光信号の個数分だけ第二光リンク部１２３に設けられている。
【００７４】
アンプ部ＡＰＶは、光電変換素子ＰＤＶから出力される電気信号の電圧レベルを制御信号生成部１２１で処理可能な電圧レベルに変換し、制御信号生成部１２１に出力するようになっている。同様に、アンプ部ＡＰＩは、光電変換素子ＰＤＩから出力される電気信号の電圧レベルを制御信号生成部１２１で処理可能な電圧レベルに変換し、制御信号生成部１２１に出力するようになっている。
【００７５】
図３に示すように、光合分波器１３は、第一光リンク部１２２から出力される光信号ＬＳ１〜ＬＳ４８を集約、すなわち合波する光合波領域１３１を有している。また、光合分波器１３は、光ファイバケーブル１７から入力される波長多重光信号Ｌｗｍ２を分割、すなわち分波する光分波領域１３２を有している。
【００７６】
光合波領域１３１は、光信号ＬＳ１〜ＬＳ４８が入力される入力側導波路領域１３１ｂを有している。また、光合波領域１３１は、入力側導波路領域１３１ｂを通った光信号ＬＳ１〜ＬＳ４８が入力されるアレー導波路領域１３１ａを有している。さらに、光合波領域１３１は、アレー導波路領域１３１ａから出力された光信号ＬＳ１〜ＬＳ４８が集光する出力側導波路領域１３１ｃを有している。入力側導波路領域１３１ｂは、第一光リンク部１２２に設けられた発光素子ＬＥ１〜ＬＥ４８から出力される光信号ＬＳ１〜ＬＳ４８が１対１の関係で入力可能に設けられた複数（本実施形態では４８個）の光導波路を有している。また、入力側導波路領域１３１ｂは、当該光導波路に接続されたスラブ導波路（不図示）を有している。アレー導波路領域１３１ａは、第一光リンク部１２２に設けられた発光素子ＬＥ１〜ＬＥ４８と同数（本実施形態では４８個）の光導波路を有している。当該光導波路は、互いに異なる長さに形成されている。
【００７７】
光合波領域１３１に入力された光信号ＬＳ１〜ＬＳ４８は、入力側導波路領域１３１ｂに設けられたスラブ導波路（不図示）内で回折により広がって同位相でアレー導波路領域１３１ａに出力される。アレー導波路領域１３１ａに入力された光信号ＬＳ１〜ＬＳ４８は、アレー導波路領域１３１ａを構成する光導波路の長さに応じて位相差が与えられた状態で出力側導波路領域１３１ｃに出力される。出力側導波路領域１３１ｃに入力された光信号ＬＳ１〜ＬＳ４８は、出力側導波路領域１３１ｃに設けられたスラブ導波路（不図示）で互いに干渉して集光し、波長多重光信号Ｌｗｍ１として光ファイバケーブル１５に出力される。
【００７８】
光分波領域１３２は、光ファイバケーブル１７から出力される波長多重光信号Ｌｗｍ２が入力される入力側導波路領域１３２ｃを有している。また、光分波領域１３２は、入力側導波路領域１３２ｃを伝送した波長多重光信号Ｌｗｍ２が入力されるアレー導波路領域１３２ａを有している。さらに、光分波領域１３２は、アレー導波路領域１３２ａから出力された波長多重光信号Ｌｗｍ２が分散する出力側導波路領域１３２ｂを有している。アレー導波路領域１３２ａは、互いに異なる長さに形成されている。出力側導波路領域１３２ｂは、アレー導波路領域１３２ａから出力された波長多重光信号Ｌｗｍ２が伝搬するスラブ導波路と、当該スラブ導波路から出力された波長多重光信号Ｌｗｍ２が分散して生成された各種光信号ＬＶ，ＬＩが伝搬する複数の光導波路とを有している。出力側導波路領域１３２ｂは、第二光リンク部１２３に設けられた光電変換素子ＰＤＶ，ＰＤＩと同数の光導波路を有している。出力側導波路領域１３２ｂに設けられた当該同数の光導波路は、各種光信号ＬＶ，ＬＩを構成する複数の光信号が１対１の関係で光電変換素子ＰＤＶ，ＰＤＩに入力可能に配置されている。
【００７９】
光分波領域１３２に入力された波長多重光信号Ｌｗｍ２は、入力側導波路領域１３２ｃに設けられたスラブ導波路内で回折により広がって同位相でアレー導波路領域１３２ａに出力される。アレー導波路領域１３２ａに入力された波長多重光信号Ｌｗｍ２は、アレー導波路領域１３２ａを構成する複数の光導波路の長さに応じて位相差が与えられた状態で出力側導波路領域１３２ｂに出力される。当該複数の導波路から出力側導波路領域１３２ｂに入力された波長多重光信号Ｌｗｍ２は、出力側導波路領域１３２ｂに設けられたスラブ導波路で互いに干渉して集光する。波長多重光信号Ｌｗｍ２には、アレー導波路領域１３２ａで与えられた位相差によって分散が生じるため、波長多重光信号Ｌｗｍ２に含まれる各種光信号ＬＶ，ＬＩを構成する複数の光信号の波長に応じて、出力側導波路領域１３２ｂに設けられた複数の光導波路に１対１の関係で入力される。当該複数の光導波路を伝搬した各種光信号ＬＶ，ＬＩを構成する複数の光信号は、当該複数の光導波路に１対１の関係で配置された光電変換素子ＰＤＶ，ＰＤＩに出力される。
【００８０】
図示は省略するが、光合分波器１４は、光合分波器１３とほぼ同様の構成を有している。光合分波器１４は、光ファイバケーブル１５から入力された波長多重光信号Ｌｗｍ１が入力される光分波領域を有している。当該光分波領域は、光合分波器１３に設けられた光分波領域１３２とほぼ同様の構成を有している。このため、光合分波器１４に設けられた光分波領域は、入力される波長多重光信号Ｌｗｍ１を光信号ＬＳ１〜ＬＳ４８に一括して分波して光ファイバケーブル群１６に出力することができる。
【００８１】
また、光合分波器１４は、第一光リンク部１８から入力される各種光信号ＬＶ，ＬＩを波長多重光信号Ｌｗｍ２に合波する光合波領域を有している。当該光合波領域は、光合分波器１３に設けられた光合波領域１３１とほぼ同様の構成を有している。このため、光合分波器１４に設けられた光合波領域は、入力される各種光信号ＬＶ，ＬＩを合波して生成した波長多重光信号Ｌｗｍ２を光ファイバケーブル１７に出力できる。
【００８２】
光合分波器１４で生成された光信号ＬＳ１〜ＬＳ４８が光合分波器１４の光分波領域に設けられた複数の光導波路のうちのいずれから出力されるのかは、光信号ＬＳ１〜ＬＳ４８のそれぞれの波長λ１〜λ４８と、光合分波器１４に設けられたアレー導波路領域の構成とによって決定される。このため、光合分波器１４の光分波領域を構成する複数の光導波路のうち、波長λ１の光信号ＬＳ１が出力される光導波路に対応させて光ファイバケーブル１６ｕａ−１が配置される。これにより、光信号ＬＳ１を光電変換して得られる制御信号ＣＳ１を半導体セル１１ｕａのＩＧＢＴ１１１ａのゲート端子Ｇに入力できる。同様に、光合分波器１４の光分波領域を構成する複数の光導波路のうち、波長λ２〜λ４８の光信号ＬＳ２〜ＬＳ４８が出力される光導波路に対応させて光ファイバケーブル１６ｕａ−２〜１６ｗｄ−４は配置される。これにより、光信号ＬＳ２〜ＬＳ４８を光電変換して得られる制御信号ＣＳ２〜ＣＳ４８を半導体セル１１ｕａのＩＧＢＴ１１２ａから半導体セル１１ｗｄのＩＧＢＴ１１４ａのゲート端子Ｇにそれぞれ入力できる。その結果、電力変換装置１は、所望の動作を実行し、三相電力系統２との間で所定の電圧や電流を授受することができる。
【００８３】
以上説明したように、本実施形態による電力変換装置１は、半導体セル１１ｕａ〜１１ｗｄのそれぞれに設けられたＩＧＢＴ１１１ａ〜１１４ｄよりも少ない個数（本実施形態では１本）に構成されて光合分波器１３から出力された波長多重光信号Ｌｗｍ１を伝送する光ファイバケーブル１５を備えている。
【００８４】
これにより、電力変換装置１は、ＩＧＢＴ１１１ａ〜１１４ｄを制御するための制御信号ＣＳ１〜ＣＳ４８を送受信するための光ファイバケーブルの個数を削減できる。その結果、電力変換装置１は、当該光ファイバケーブルの個数の削減によって大型化を抑制することができる。さらに、電力変換装置１は、当該光ファイバケーブルの個数の削減によって当該光ファイバケーブルの引き回しが容易になるので、設計自由度の向上を図ることができる。
【００８５】
ところで、特許文献１に記載された発明は、制御信号用の光ファイバケーブルをデイジーチェーン接続した構成を有している。このため、特許文献１に記載された発明は、パワー半導体素子に制御信号が順次入力されるため、当該パワー半導体素子の動作に遅延が生じる。例えば、当該制御信号の遅延を防止するために、ＭＭＣごとに異なる遅延時間を補償するための制御手段を備えなければならないという問題が生じる。つまり、電力変換装置において、パワー半導体素子を制御する制御信号の遅延と、大型化の問題とは、トレードオフの関係にある。
【００８６】
これに対し、電力変換装置１は、複数の半導体セル１１ｕａ〜１１ｗｄに接続されて光ファイバケーブル１５で伝送された波長多重光信号Ｌｗｍ１を光信号ＬＳ１〜ＬＳ４８に一括で分割する光合分波器１４を備えている。
【００８７】
これにより、電力変換装置１は、複数の半導体セル１１ｕａ〜１１ｗｄのそれぞれに設けられたＩＧＢＴ１１１ａ〜１１４ａにほぼ同時に制御信号ＣＳ１〜ＣＳ４８を入力できる。これにより、電力変換装置１は、半導体セル１１ｕａ〜１１ｗｄのそれぞれに設けられたＩＧＢＴ１１１ａ〜１１４ａの間に遅延を生じさせずに動作させることができる。その結果、電力変換装置１は、制御信号ＣＳ１〜ＣＳ４８の遅延の防止と大型化の抑制を両立できる。
【００８８】
さらに、電力変換装置１は、半導体セル１１ｕａ〜１１ｗｄのそれぞれに設けられたＩＧＢＴ１１１ａ〜１１４ａの間に遅延を生じさせずに動作させることができるので、三相電力系統２が平衡状態である場合に安定して動作することができる。また、電力変換装置１は、三相電力系統２が不平衡状態になった場合、全てのＩＧＢＴ１１１ａ〜１１４ａを所望のタイミングでオン／オフ制御できるので、三相電力系統２を早期に平衡状態に復帰させることができる。
【００８９】
さらに、電力変換装置１は、光合分波器１３，１４を備えることにより、時分割多重ではなく波長分割多重を用いるように構成されている。これにより、電力変換装置１は、通信フレームの長大化による遅延が発生することを防止できる。
【００９０】
上述のとおり、電力変換装置１は、光ファイバケーブルで伝送された波長多重光信号を複数の光信号に一括で分割することができる。これにより、電力変換装置１は、半導体セルの個数が増加しても、全てのパワー半導体素子を所望のタイミングでオン／オフ状態することができる。このため、電力変換装置１は、１つのクラスタ部に設けられる半導体セルの個数を増加させて最大定格電圧の向上を図ることができる。
【００９１】
電力変換装置１は、各種電圧ＶＳ及び各種電流ＩＳを光電変換した各種光信号ＬＶ及び各種光信号ＬＩを光ファイバケーブル１７によって光合分波器１３に送信するようになっている。このため、電力変換装置１は、クラスタ部１１と制御装置１２との間を光ファイバケーブルによって接続することができる。その結果、電力変換装置１は、クラスタ部１１と制御装置１２との間の電気的絶縁を図ることができる。
【００９２】
本発明は、上記実施形態に限らず種々の変形が可能である。
上記実施形態による電力変換装置１は、半導体セル１１ｕａ〜１１ｗｄに設けられたＩＧＢＴ１１１ａ〜１１４ａの総数と同数の制御信号ＣＳ１〜ＣＳ４８を生成する制御装置１２を備えているが、本発明はこれに限られない。例えば、電力変換装置１に設けられた制御装置１２は、半導体セルの総数と同数の制御信号を生成するように構成されていてもよい。この場合、半導体セル１１ｕａ〜１１ｗｄのそれぞれに設けられた駆動装置１１６は、光合分波器１４から光ファイバケーブルを介して入力される光信号を用いて、ＩＧＢＴ１１１ａ〜１１４ａの制御タイミングを計算する計算機能を有していてもよい。また、この場合、制御装置１２は、ＩＧＢＴ１１１ａ〜１１４ａの制御タイミングに関する情報を含む光信号も併せて光合分波器１３に出力するように構成されていてもよい。
【００９３】
当該構成を備える電力変換装置１は、光ファイバケーブル群１６を構成する光ファイバケーブルの個数の削減を図ることができる。これにより、当該構成を備える電力変換装置１は、上記実施形態による電力変換装置１と比較して、より大型化を抑制することができる。
【００９４】
上記実施形態では、電力変換装置としてＭＭＣを例にとって説明したが、本発明はこれに限られない。本発明は、電力変換装置として、例えばインバータやコンバータにも適用することができる。
【００９５】
上記実施形態による電力変換装置１は、各種電圧ＶＳ及び各種電流ＩＳを電光変換した各種光信号ＬＶ，ＬＩを制御装置１２に光ファイバケーブル１７を用いて送信するように構成されているが、本発明はこれに限られない。電力変換装置１は、例えば各種電圧ＶＳ及び各種電流ＩＳを電気信号のまま制御装置１２に送信するように構成されていてもよい。この場合、光合分波器１３には、各種光信号ＬＶ，ＬＩが入力されない。これにより、光合分波器１３は、光分波領域１３２を有していなくてもよい。このため、電力変換装置１は、光合分波器１３に代えて、光合波領域１３１を有する光合波器を備えていてもよい。さらにこの場合、光合分波器１４には、各種電圧ＶＳ及び各種電流ＩＳが入力されない。これにより、光合分波器１４は、光合波領域を有していなくてもよい。このため、電力変換装置１は、光合分波器１４に代えて、光分波領域を有する光分波器を備えていてもよい。
【００９６】
上記実施形態による電力変換装置１は、アレー導波路回折格子で構成された光合分波器１３，１４を備えているが、本発明はこれに限られない。電力変換装置１は、例えば、誘電体多層膜又はファイバグレーティングで構成された光合分波器を備えていてもよい。
【００９７】
上記実施形態による電力変換装置１は、パワー半導体素子としてＩＧＢＴを備えているが、本発明はこれに限られない。電力変換装置１は、パワー半導体素子として、例えば、ゲートターンオフサイリスタ（Ｇａｔｅ  Ｔｕｒｎ−Ｏｆｆ  ｔｈｙｒｉｓｔｏｒ：ＧＴＯ）、集積化ゲート転流型サイリスタ（Ｉｎｔｅｇｒａｔｅｄ  Ｇａｔｅ  Ｃｏｍｍｕｔａｔｅｄ  Ｔｕｒｎ−ｏｆｆ  ｔｈｙｒｉｓｔｏｒ：ＧＣＴ）、又はＭＯＳ型電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの自己消弧型のスイッチング素子を備えていてもよい。
【００９８】
本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
【符号の説明】
【００９９】
１  電力変換装置
２  三相電力系統
３  負荷装置
１１  クラスタ部
１１ｕ  Ｕ相クラスタ
１１ｕａ〜１１ｕｄ，１１ｖａ〜１１ｖｄ，１１ｗａ〜１１ｗｄ  半導体セル
１１ｕＬ，１１ｖＬ，１１ｗＬ  リアクトル
１１ｖ  Ｖ相クラスタ
１１ｗ  Ｗ相クラスタ
１２  制御装置
１３，１４  光合分波器
１５，１６ｕａ−１〜１６ｕａ−４，１６ｕｂ−１〜１６ｕｂ−４，１６ｕｃ−１〜１６ｕｃ−４，１６ｕｄ−１〜１６ｕｄ−４，１６ｖａ−１〜１６ｖａ−４，１６ｖｂ−１〜１６ｖｂ−４，１６ｖｃ−１〜１６ｖｃ−４，１６ｖｄ−１〜１６ｖｄ−４，１６ｗａ−１〜１６ｗａ−４，１６ｗｂ−１〜１６ｗｂ−４，１６ｗｃ−１〜１６ｗｃ−４，１６ｗｄ−１〜１６ｗｄ−４，１７  光ファイバケーブル
１６  光ファイバケーブル群
１８，１２２  第一光リンク部
２１  三相交流電源
２２  ケーブル
１１０  フルブリッジ回路
１１１，１１２，１１３，１１４  半導体モジュール
１１１ｂ，１１２ｂ，１１３ｂ，１１４ｂ  還流用ダイオード
１１５  コンデンサ
１１６  駆動装置
１１６ａ，１２３  第二光リンク部
１２１  制御信号生成部
１３１  光合波領域
１３１ａ，１３２ａ  アレー導波路領域
１３１ｂ，１３２ｃ  入力側導波路領域
１３１ｃ，１３２ｂ  出力側導波路領域
２２１  Ｕ相ケーブル
２２２  Ｖ相ケーブル
２２３  Ｗ相ケーブル
ＡＰ１，ＡＰ２，ＡＰ３，ＡＰ４，ＡＰＩ，ＡＰＶ  アンプ部
Ｃ  コレクタ端子
ＣＳ１〜ＣＳ４８  制御信号
Ｅ  エミッタ端子
Ｇ  ゲート端子
ＩＳ  各種電流
ＬＥ１，ＬＥ２，ＬＥ３，ＬＥ４，ＬＥ５，ＬＥ４７，ＬＥ４８  発光素子
ＬＩ  各種光信号
ＬＳ１〜ＬＳ４８  光信号
ＬＶ  各種光信号
Ｌｗｍ１，Ｌｗｍ２  波長多重光信号
ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４，ＰＤＩ，ＰＤＶ  光電変換素子
ＰＳ  電力制御システム
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５，ＳＷ４７，ＳＷ４８  スイッチ
ＶＳ  各種電圧
Ｘ、Ｙ  接続部
λ１，λ２，λ３，λ４，λ５，λ４７，λ４８  波長
【図１】
2020068597.tif 000003
【図２】
2020068597.tif 000004
【図３】
2020068597.tif 000005