(57)【要約】【課題】半導体装置の性能を向上させる。【解決手段】半導体装置の製造方法は、複数の外部端子ＥＴを含み、封止体ＢＤからダイパッドＤＰを露出した被検査体を準備する工程、複数の端子ＴＡが埋め込まれたベースＢＳと、複数のプローブＰＲを備えるグランドユニットＧＵとを含むソケットＳＫを準備する工程、複数の外部端子ＥＴに複数の端子ＴＡを当接させ、ダイパッドＤＰに複数のプローブＰＲを当接させた状態で電気的試験をする工程、を有する。そして、ベースＢＳは、絶縁体で構成され、複数の端子間は、互いに電気的に分離されており、グランドユニットＧＵは、金属材料で構成され、複数のプローブＰＲは、互いに電気的に接続されている。【選択図】図６
2020112398.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体チップと、前記半導体チップを搭載したダイパッドと、前記半導体チップと電気的に接続された複数の外部端子と、前記半導体チップを封止した封止体と、を含む被検査体を準備する工程、
（ｂ）複数の端子と、前記複数の端子の各々の一部分が埋め込まれたベースと、前記ベースに設けられた第１開口内に配置され、複数のプローブを備えるグランドユニットと、を含むソケットを準備する工程、
（ｃ）前記複数の外部端子に前記複数の端子を当接させ、前記ダイパッドに前記複数のプローブを当接させた状態で前記被検査体の電気的試験をする工程、
を有し、
前記ベースは、第１絶縁体で構成され、前記複数の端子間は、互いに電気的に分離されており、
前記グランドユニットは、第１金属材料で構成され、前記複数のプローブは、互いに電気的に接続されている、半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第１金属材料は、アルミニウム、銅または銅合金からなる、半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記第１絶縁体は、ポリエーテルエーテルケトン樹脂またはポリアミドイミド樹脂からなる、半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
前記複数のプローブの各々は、第１プランジャーと、第２プランジャーと、前記第１プランジャーと前記第２プランジャーとの間に配置されたバネ部と、前記第１プランジャーの一部分、前記第２プランジャーの一部分、および、前記バネ部を覆うバレルと、を含む、半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記バレルは、第２金属材料で構成されている、半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法において、
前記ソケットは、複数の第１導体層と第２導体層とを含むテスト基板上に搭載されており、
前記複数の端子の各々は、前記複数の第１導体層の各々に電気的に接続されており、
前記複数のプローブは、前記第２導体層に電気的に接続されている、半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
さらに、
前記グランドユニットと前記テスト基板との間に、第１放熱シートが配置されている、半導体装置の製造方法。
【請求項８】
請求項６に記載の半導体装置の製造方法において、
さらに、
前記グランドユニットと前記ダイパッドとの間に、第２放熱シートが配置されている、半導体装置の製造方法。
【請求項９】
請求項６に記載の半導体装置の製造方法において、
前記グランドユニットと前記テスト基板との間にはアダプタソケットが配置されており、
前記アダプタソケットは、前記複数の端子の各々が挿入された複数の第１ソケットピンと、前記複数のプローブの各々が挿入された複数の第２ソケットピンと、を含む、半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記アダプタソケットは、第２絶縁体で構成されており、
前記アダプタソケットには、前記第２ソケットピンの周囲を囲むように、第３金属材料で構成された放熱体が埋め込まれている、半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法において、
前記第３金属材料は、アルミニウム、銅または銅合金からなる、半導体装置の製造方法。
【請求項１２】
半導体チップと、前記半導体チップを搭載したダイパッドと、前記半導体チップと電気的に接続された複数の外部端子と、前記半導体チップを封止した封止体と、を含む被検査体の電気的試験を実施するためのソケットであって、
その各々が、前記複数の外部端子の各々に当接される複数の端子と、
前記複数の端子の各々の一部分が埋め込まれたベースと、
前記ベースに設けられた開口内に配置されたグランドユニットと、
前記グランドユニットに埋め込まれ、前記ダイパッドに当接される複数のプローブと、を備え、
前記ベースは、絶縁体で構成され、前記複数の端子間は、互いに電気的に分離されており、
前記グランドユニットは、第１金属材料で構成され、前記複数のプローブは、互いに電気的に接続されている、ソケット。
【請求項１３】
請求項１２に記載のソケットにおいて、
前記第１金属材料は、アルミニウム、銅または銅合金からなる、ソケット。
【請求項１４】
請求項１３に記載のソケットにおいて、
前記絶縁体は、ポリエーテルエーテルケトン樹脂またはポリアミドイミド樹脂からなる、ソケット。
【請求項１５】
請求項１３に記載のソケットにおいて、
前記複数のプローブの各々は、第１プランジャーと、第２プランジャーと、前記第１プランジャーと前記第２プランジャーとの間に配置されたバネ部と、前記第１プランジャーの一部分、前記第２プランジャーの一部分、および、前記バネ部を覆うバレルと、を含む、ソケット。
【請求項１６】
請求項１５に記載のソケットにおいて、
前記バレルは、第２金属材料で構成されている、ソケット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法およびソケットに関し、特に、電気的試験をともなう半導体装置の製造方法およびそれに用いるソケットに関するものである。
【背景技術】
【０００２】
特開２０１１−３８９３０号公報（特許文献１）には、コンタクトカード内の多層配線により、電源またはグランドを共通化することで、拡張基板とコンタクトカード内の電極とを接続する弾性ピンの本数を低減する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−３８９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本願発明者は、半導体チップを搭載したダイパッドを封止体から露出させたＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）型半導体装置、および、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄ  Ｐａｃｋａｇｅ）型半導体装置の電気的試験について検討している。
【０００５】
例えば、ダイパッドを封止体から露出させたＱＦＰ型半導体装置の電気的試験に用いるソケットは、テスト基板上に配置されている。そして、ソケットは、ＱＦＰの複数のリードに当接する複数の端子と、ダイパッドに当接するプローブとを備えており、両者は、「ベース」と呼ばれる絶縁体からなる基板に埋め込まれている。プローブには、ダイパッドとテスト基板との電気的接続を取るための比較的細いプローブ（例えば、直径０．６ｍｍ）と、半導体チップの熱をテスト基板側に放熱するための比較的太いプローブ（例えば、直径３ｍｍ）とが有り、電気的試験で求められる電流量およびその際の半導体チップの温度等を考慮して、それらの一方または両方がソケットに組み込まれる。
【０００６】
電気的試験において、半導体装置に供給する電流の大電流化が進むと、接触安定性の観点から、ダイパッドに当接する細いプローブの本数を増加する必要がある。また、半導体チップの発熱量が増加するため、太いプローブの当接も必要となる。しかしながら、半導体装置の小型化に伴い、ダイパッドも小型化するため、細いプローブの本数の増加、または、太いプローブの当接が困難となる。
【０００７】
半導体装置の大電流化または小型化に対応する為に、半導体装置の電気的試験において、プローブの電流容量の増加および放熱特性の向上が求められている。つまり、高性能の半導体装置の提供が求められている。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態である半導体装置の製造方法は、複数の外部端子を含み、封止体からダイパッドを露出した被検査体を準備する工程、複数の端子が埋め込まれたベースと、複数のプローブを備えるグランドユニットとを含むソケットを準備する工程、複数の外部端子に複数の端子を当接させ、ダイパッドに複数のプローブを当接させた状態で電気的試験をする工程、を有する。そして、ベースは、絶縁体で構成され、複数の端子間は、互いに電気的に分離されており、グランドユニットは、金属材料で構成され、複数のプローブは、互いに電気的に接続されている。
【発明の効果】
【００１０】
上記一実施の形態によれば、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本実施の形態の半導体装置の平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】本実施の形態の半導体装置の製造方法を示す工程フロー図である。
【図４】本実施の形態の試験装置の概略図である。
【図５】本実施の形態の電気的試験に用いるソケットの斜視図である。
【図６】本実施の形態の半導体装置の電気的試験工程を示す断面図である。
【図７】本実施の形態のプローブの断面図である。
【図８】比較例における電流経路を示すプローブの断面図である。
【図９】本実施の形態の電流経路を示すプローブの断面図である。
【図１０】本実施の形態の効果を説明する図面である。
【図１１】変形例１である半導体装置の電気的試験工程を示す断面図である。
【図１２】変形例２である半導体装置の電気的試験工程を示す断面図である。
【図１３】変形例３である半導体装置の電気的試験工程を示す断面図である。
【図１４】変形例４である半導体装置の断面図である。
【発明を実施するための形態】
【００１２】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１３】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、アルミニウム、銅といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれアルミニウム、銅を主要な成分とする部材を含むものとする。
【００１４】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００１５】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１６】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
【００１７】
（実施の形態）
＜半導体装置＞
まず、本実施の形態の半導体装置の構成について、図１および図２を用いて説明する。図１は本実施の形態の半導体装置の平面図、図２は図１のＡ−Ａ線に沿う断面図である。
【００１８】
図１に示すように、半導体装置ＳＤは、平面視において、略四角形の封止体ＢＤと複数本の外部端子ＥＴとを有する。本実施の形態では、外部端子ＥＴは、リードである。封止体ＢＤは、平面視において、４つの辺を有し、各辺に直交する方向に延在するように複数本の外部端子ＥＴが封止体ＢＤから突出している。封止体ＢＤの中央部には、ダイパッドＤＰおよび半導体チップＳＣが配置されている。例えば、半導体チップＳＣのＸ方向およびＹ方向におけるサイズは、ダイパッドＤＰのＸ方向およびＹ方向におけるサイズに比べて小さく、半導体チップＳＣはダイパッドＤＰ上に搭載されている。なお、Ｘ方向とＹ方向とは互いに直交する方向である。この半導体装置ＳＤは、ＱＦＰ型半導体装置である。
【００１９】
図２に示すように、半導体装置ＳＤは、半導体チップＳＣ、ダイパッドＤＰ、複数の外部端子ＥＴ、複数のワイヤＷＲおよび封止体ＢＤを含む。ダイパッドＤＰは、主面（第１面）ＤＰａと、主面ＤＰａと反対側の裏面（第２面）ＤＰｂとを有し、半導体チップＳＣは、ダイパッドＤＰの主面ＤＰａ上に搭載されている。
【００２０】
図１および図２に示すように、複数の外部端子ＥＴは、ダイパッドＤＰおよび半導体チップＳＣの周囲に配置されており、ワイヤＷＲを介して半導体チップＳＣに接続されている。封止体ＢＤは、半導体チップＳＣ、ダイパッドＤＰ、ワイヤＷＲおよび外部端子ＥＴを封止しているが、ダイパッドＤＰの裏面ＤＰｂ、および、外部端子ＥＴの一部分は、封止体ＢＤから露出している。封止体ＢＤは、主面（第１面）ＢＤａと、主面ＢＤａと反対側の裏面（第２面）ＢＤｂとを含み、ダイパッドＤＰは封止体ＢＤの裏面ＢＤｂに露出している。
【００２１】
ここで、半導体チップＳＣは、例えば、単結晶シリコンからなり、外部端子ＥＴおよびダイパッドＤＰは、銅（Ｃｕ）材または４２アロイ材等の金属材料からなり、ワイヤＷＲは、例えば、金（Ａｕ）または銅（Ｃｕ）等の金属線からなり、封止体ＢＤは、例えば、エポキシ樹脂等の絶縁体からなる。
【００２２】
図示していないが、半導体チップＳＣには、電源用パッド電極、ＧＮＤ（グランド）用パッド電極、信号入力用パッド電極、および、信号出力用パッド電極等が設けられており、これらのパッド電極は、ワイヤＷＲを介して外部端子ＥＴに接続されている。従って、複数の外部端子ＥＴには、電源用、ＧＮＤ（グランド）用、信号入力用および信号出力用の外部端子ＥＴが含まれている。電源用の外部端子ＥＴおよびＧＮＤ（グランド）用の外部端子ＥＴは、半導体装置ＳＤに電源電位および基準電位を供給するために用いられる。信号入力用の外部端子ＥＴは、半導体装置ＳＤに外部から信号を入力するため、信号出力用の外部端子ＥＴは、半導体装置ＳＤから外部へ信号を出力するために用いられる。なお、本実施の形態では、ダイパッドＤＰは、少なくとも、ＧＮＤ（グランド）用の外部端子ＥＴまたはＧＮＤ（グランド）用パッド電極に電気的に接続されている。つまり、ダイパッドＤＰにも基準電位が供給される。
【００２３】
＜半導体装置の製造方法＞
図３は、本実施の形態の半導体装置の製造方法を示す工程フロー図、図４は、本実施の形態の試験装置の概略図、図５は、本実施の形態の電気的試験に用いるソケットの斜視図、図６は、本実施の形態の半導体装置の電気的試験工程を示す断面図である。さらに、図７は、本実施の形態のプローブの断面図、図８は、比較例における電流経路を示すプローブの断面図、図９は、本実施の形態の電流経路を示すプローブの断面図、図１０は、本実施の形態の効果を説明する図面である。
【００２４】
図３に示すように、本実施の形態の半導体装置ＳＤの製造方法は、被検査体準備工程（Ｓ１）、ソケット準備工程（Ｓ２）および電気的試験工程（Ｓ３）を含む。被検査体は、電気的試験を実施する前の半導体装置ＳＤであり、図１および図２に示す構造と同様である。被検査体をソケットＳＫにセットし、図４に示す試験装置を用いて、半導体装置ＳＤの電気的試験を実施する。
【００２５】
図４に示すように、テスター（試験装置）ＴＳは、半導体装置ＳＤをセットするソケットＳＫ、ソケットＳＫを介して半導体装置ＳＤと電気的に接続されるテスト基板ＴＢ、およびテスト基板ＴＢと電気的に接続されるテストヘッドＴＨを備える。テストヘッドＴＨには、半導体装置ＳＤとの間で信号電流の入出力を行うテスト回路が形成されており、テスト基板ＴＢおよびソケットＳＫを介して半導体装置ＳＤと電気的に接続されている。また、本実施の形態では、テストヘッドＴＨの隣には制御部ＣＵが配置され、制御部ＣＵはテストヘッドＴＨと電気的に接続されている。制御部ＣＵには、電気的試験工程を制御する制御回路が形成される。ただし、制御回路の形成場所は図４に示す態様には限定されず、例えば、変形例としてテストヘッドＴＨの内部に制御回路を形成することができる。
【００２６】
図５に示すように、ソケットＳＫは、ベースＢＳとカバーＣＶとを有する。そして、図４に示すように、ソケットＳＫは、テスト基板ＴＢ上に搭載されており、例えば、ネジ止め固定されている。
【００２７】
ベースＢＳには、フローティングガイドＦＧと、複数の端子ＴＡと、グランドユニットＧＵとが設けられている。フローティングガイドＦＧは、被検査体搭載部である。複数の端子ＴＡは、フローティングガイドＦＧの周囲に環状に配置されている。また、フローティングガイドＦＧには、その中央部に開口ＯＰ１が設けられており、開口ＯＰ１内には、複数のプローブＰＲが埋め込まれたグランドユニットＧＵが配置されている。
【００２８】
ソケットＳＫに半導体装置ＳＤをセットし、カバーＣＶを閉めて、ベースＢＳにクランプすると、封止体ＢＤが搭載されたフローティングガイドＦＧが下降し、複数の外部端子ＥＴは、複数の端子ＴＡに当接され、ダイパッドＤＰは、グランドユニットＧＵに設けられたプローブＰＲに当接される。そして、図６に示す状態で、半導体装置ＳＤに対する電気的試験を実施する。ただし、図６は、図５のＢ−Ｂ線に沿う断面図であり、半導体装置ＳＤがセットされた状態を示すが、カバーＣＶを省略している。
【００２９】
図６に示すように、複数の導体層ＣＬを有するテスト基板ＴＢ上に、半導体装置ＳＤがセットされたソケットＳＫが配置されている。ソケットＳＫのベースＢＳには複数の開口ＯＰ２が設けられており、開口ＯＰ２には、端子ＴＡの一部分が挿入されており、端子ＴＡは、テスト基板ＴＢに設けられた導体層ＣＬに当接し、電気的に接続されている。本実施の形態では、「板バネ」と呼ばれる端子ＴＡを使用しているが、「スプリングコネクタピン」と呼ばれる端子ＴＡを用いてもよい。
【００３０】
ベースＢＳの中央部には、厚さ方向において、ベースＢＳを貫通する開口ＯＰ１が設けられており、開口ＯＰ１内には、複数のプローブＰＲが埋め込まれたグランドユニットＧＵが配置されている。また、グランドユニットＧＵ上には、バネ部ＳＰ１を介して、開口ＯＰ３を有するフローティングガイドＦＧが設けられている。グランドユニットＧＵの一部分は、フローティングガイドＦＧに設けられた開口ＯＰ３内に配置されており、フローティングガイドＦＧが、ベースＢＳまたはテスト基板ＴＢ側に沈み込むと、グランドユニットＧＵから突出したプローブＰＲの一端がダイパッドＤＰに当接され、電気的に接続される。また、プローブＰＲの他端は、テスト基板ＴＢに設けられた導体層ＣＬに当接し、電気的に接続されている。
【００３１】
本実施の形態のソケットＳＫでは、複数のプローブＰＲが埋め込まれたグランドユニットＧＵが、複数の端子ＴＡが埋め込まれたベースＢＳと別体となっている。また、複数のプローブＰＲが埋め込まれたグランドユニットＧＵは、金属材料からなる導体で構成されており、複数の端子ＴＡが埋め込まれたベースＢＳは、絶縁体からなる。つまり、グランドユニットＧＵに埋め込まれた複数のプローブＰＲは、グランドユニットＧＵを介して互いに導通している。一方、複数の端子ＴＡ間は、互いに絶縁分離されている。
【００３２】
ここで、グランドユニットＧＵを構成する金属材料は、例えば、アルミニウム、銅または銅合金等からなる。一方、ベースＢＳを構成する絶縁体は、ポリエーテルエーテルケトン樹脂またはポリアミドイミド樹脂からなる。また、フローティングガイドＦＧは、例えば、ベースＢＳと同様の絶縁体で構成されている。
【００３３】
図７に示すように、プローブＰＲは、第１プランジャーＰＬ１、第２プランジャーＰＬ２、バネ部ＳＰ２およびバレルＢＡを含む。プローブＰＲは、「スプリングコネクタピン」と呼ばれるものである。第１プランジャーＰＬ１と第２プランジャーＰＬ２との間にバネ部ＳＰ２が挟まれており、第１プランジャーＰＬ１、第２プランジャーＰＬ２およびバネ部ＳＰ２は、筒状のバレルＢＡ内に収納されている。そして、バレルＢＡの両端から第１プランジャーＰＬ１の一部分および第２プランジャーＰＬ２の一部分が、それぞれ突出している。第１プランジャーＰＬ１および第２プランジャーＰＬ２とバレルＢＡとの隙間は殆どなく、第１プランジャーＰＬ１および第２プランジャーＰＬ２とバレルＢＡとは、複数箇所で接触しており、電気的に接続されている。
【００３４】
さらに、プローブＰＲは、グランドユニットＧＵに設けられた開口ＯＰ４内に埋め込まれており、グランドユニットＧＵの主面（第１面）ＧＵａから第１プランジャーＰＬ１の一部分が突出し、裏面（第２面）ＧＵｂから第２プランジャーＰＬ２の一部分が突出している。そして、第１プランジャーＰＬ１の一端はダイパッドＤＰに当接され、他端はバネ部ＳＰ２に当接されている。また、第２プランジャーＰＬ２の一端はテスト基板ＴＢの導体層ＣＬに当接され、他端はバネ部ＳＰ２に当接されている。グランドユニットＧＵは、２枚の金属板を密着、固定して形成されており、中央部の線は、２枚の金属板の合せ面を示している。
【００３５】
ここで、第１プランジャーＰＬ１、第２プランジャーＰＬ２、バネ部ＳＰ２およびバレルＢＡは、いずれも金属材料で構成されている。そして、前述のとおり、本実施の形態では、グランドユニットＧＵも金属材料で構成されている。第１プランジャーＰＬ１および第２プランジャーＰＬ２は、例えば、真鍮またはベリリウム銅等で構成され、バネ部ＳＰ２は、ステンレス等で構成され、バレルＢＡは、真鍮等で構成されている。
【００３６】
また、グランドユニットＧＵに設けられた断面が円形の開口ＯＰ４の直径φ１は、プローブＰＲのバレルＢＡの直径φ２よりも僅かに大きいが、開口ＯＰ４内でのプローブＰＲの傾きを低減するために、両者はほぼ等しく形成されている。つまり、開口ＯＰ４内において、バレルＢＡは、グランドユニットＧＵと複数箇所で接触し、電気的に接続されている。
【００３７】
図８は、比較例におけるダイパッドＤＰとテスト基板ＴＢとの間の電流経路を示している。比較例では、グランドユニットＧＵが絶縁体で構成されている。つまり、ダイパッドＤＰとテスト基板ＴＢに形成された導体層ＣＬとの間の電流経路は、電流経路ＩａおよびＩｂとなる。電流経路Ｉａは、第１プランジャーＰＬ１／バレルＢＡ／第２プランジャーＰＬ２からなり、電流経路Ｉｂは、第１プランジャーＰＬ１／バネ部ＳＰ２／第２プランジャーＰＬ２からなる。バレルＢＡの電気抵抗率は、バネ部ＳＰ２の電気抵抗率よりも格段に低く設定されているため、電流経路Ｉａの電流量は、電流経路Ｉｂの電流量に比べて大きい。つまり、ダイパッドＤＰとテスト基板ＴＢとの間の電流経路は、電流経路Ｉｂに比べ電流経路Ｉａが主となる。
【００３８】
図９は、本実施の形態のダイパッドＤＰとテスト基板ＴＢとの間の電流経路を示している。図９では、隣接する２本のプローブＰＲ１およびＰＲ２を示している。本実施の形態では、グランドユニットＧＵが金属材料で構成されているため、上記の電流経路ＩａおよびＩｂ以外に電流経路Ｉｃが発生する。電流経路Ｉｃは、グランドユニットＧＵを介して２つのプローブＰＲ１およびＰＲ２間を流れる電流を示している。つまり、電流経路Ｉｃは、例えば、プローブＰＲ１の第１プランジャーＰＬ１／プローブＰＲ１のバレルＢＡ／グランドユニットＧＵ／プローブＰＲ２のバレルＢＡ／プローブＰＲ２の第２プランジャーＰＬ２からなる。
【００３９】
なお、グランドユニットＧＵを構成する金属材料の電気抵抗率は、プローブＰＲ１およびＰＲ２のバネ部ＳＰ２の電気抵抗率よりも低いため、ダイパッドＤＰとテスト基板ＴＢとの間の電流経路は、電流経路Ｉｂに比べ電流経路ＩａおよびＩｃが主となる。
【００４０】
つまり、本実施の形態によれば、ダイパッドＤＰとテスト基板ＴＢとの間に流すことのできる電流容量を増加することができる。
【００４１】
また、ダイパッドＤＰとテスト基板ＴＢとの間に電流を流した際に、プローブＰＲで発生する熱を、グランドユニットＧＵを介してテスト基板ＴＢ側に放熱することができ、プローブＰＲの温度上昇を低減することができる。比較例の場合、プローブＰＲの電流容量は、バネ部ＳＰ２の耐熱温度で決まるが、本実施の形態によれば、プローブＰＲの温度上昇を低減することができるため、ダイパッドＤＰとテスト基板ＴＢとの間に流すことのできる電流量を増加することができる。
【００４２】
図１０は、ダイパッドＤＰとテスト基板ＴＢとの間に流した電流量と、第１プランジャーＰＬ１および第２プランジャーＰＬ２の上昇温度（室温を３０℃と設定）との関係を示している。図１０において、実線が本実施の形態の構造、破線が比較例の構造であり、○印は第１プランジャーＰＬ１の温度、□印は第２プランジャーＰＬ２の温度を示している。
【００４３】
第１プランジャーＰＬ１に着目すると、上昇温度１２０℃近辺で、比較例の電流量５アンペア（Ａ）を、本実施の形態では、電流量６．５アンペア（Ａ）に上昇させることができる。つまり、本実施の形態によれば、ダイパッドＤＰとテスト基板ＴＢとの間に流す電流量を、比較例に対して１．３倍に増加することができる。
【００４４】
＜変形例１＞
図１１は、変形例１である半導体装置の電気的試験工程を示す断面図である。図１１に示すように、グランドユニットＧＵとダイパッドＤＰとの間、または、グランドユニットＧＵとテスト基板ＴＢの導体層ＣＬとの間に放熱シートＲＳを介在させることができる。なお、放熱シートＲＳは、グランドユニットＧＵとダイパッドＤＰとの間、および、グランドユニットＧＵとテスト基板ＴＢの導体層ＣＬとの間に設けてもよい。
【００４５】
このような構造によれば、プローブＰＲで発生する熱を、グランドユニットＧＵを介してテスト基板ＴＢ側または半導体装置ＳＤ側に放熱することができ、プローブＰＲの温度上昇を低減することができる。放熱シートＲＳとは、熱伝導性に優れたシートであり、シリコーン、アクリル、ポリオレフィン等の樹脂に金属フィラーを配合したものである。
【００４６】
＜変形例２＞
図１２は、変形例２である半導体装置の電気的試験工程を示す断面図である。図１２に示すように、テスト基板ＴＢとソケットＳＫとの間に、アダプタソケットＡＳが介在している。アダプタソケットＡＳおよびテスト基板ＴＢには、複数のソケットピンＳＫＰが設けられており、ソケットピンＳＫＰは、テスト基板ＴＢに設けられた導体層ＣＬ１に接続されている。そして、ソケットＳＫの端子ＴＡおよびプローブＰＲは、ソケットピンＳＫＰに挿入されることで、テスト基板ＴＢに設けられた導体層ＣＬ１と電気的に接続されている。ソケットピンＳＫＰを設けたことで、端子ＴＡおよびプローブＰＲと、テスト基板ＴＢの導体層ＣＬ１との接続抵抗を低減することができる。
【００４７】
＜変形例３＞
図１３は、変形例３である半導体装置の電気的試験工程を示す断面図である。変形例３は、変形例２の改良に相当する。図１３に示すように、アダプタソケットＡＳには、放熱体ＨＳが埋め込まれており、放熱体ＨＳは、グランドユニットＧＵとテスト基板ＴＢとに接触している。アダプタソケットＡＳに設けられた放熱体ＨＳにより、プローブＰＲで発生した熱を、グランドユニットＧＵおよび放熱体ＨＳを介して、効率的にテスト基板ＴＢに放熱することができる。従って、プローブＰＲの温度上昇を低減しながら、ダイパッドＤＰとテスト基板ＴＢとの間に流す電流量を増加することができる。因みに、放熱体ＨＳは、例えば、アルミニウムまたは銅等の金属材料で構成される。
【００４８】
＜変形例４＞
図１４は、変形例４である半導体装置の断面図である。半導体装置ＳＤ１はＱＦＮ型半導体装置とすることができる。半導体装置ＳＤ１では、封止体ＢＤの裏面ＢＤｂにおいて、複数の外部端子ＥＴ、および、ダイパッドＤＰが露出している。その他の構造は、上記実施の形態の半導体装置ＳＤと同様である。
【００４９】
そして、半導体装置ＳＤ１の電気的試験は、図６で説明したように、ソケットＳＫの端子ＴＡが外部端子ＥＴに当接され、プローブＰＲがダイパッドＤＰに当接された状態で実施される。
【００５０】
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００５１】
ＡＳ  アダプタソケット
ＢＡ  バレル
ＢＤ  封止体
ＢＤａ  主面（第１面）
ＢＤｂ  裏面（第２面）
ＢＳ  ベース
ＣＬ、ＣＬ１  導体層
ＣＵ  制御部
ＣＶ  カバー
ＤＰ  ダイパッド
ＤＰａ  主面（第１面）
ＤＰｂ  裏面（第２面）
ＥＴ  外部端子
ＦＧ  フローティングガイド
ＧＵ  グランドユニット
ＧＵａ  主面（第１面）
ＧＵｂ  裏面（第２面）
ＨＳ  放熱体
Ｉａ、Ｉｂ、Ｉｃ  電流経路
ＯＰ１、ＯＰ２、ＯＰ３、ＯＰ４  開口
ＰＬ１  第１プランジャー
ＰＬ２  第２プランジャー
ＰＲ、ＰＲ１、ＰＲ２  プローブ（プローブピン）
ＲＳ  放熱シート
ＳＣ  半導体チップ
ＳＤ、ＳＤ１  半導体装置
ＳＫ  ソケット
ＳＫＰ  ソケットピン
ＳＰ１、ＳＰ２  バネ部
ＴＡ  端子
ＴＢ  テスト基板
ＴＨ  テストヘッド
ＴＳ  テスター（試験装置）
ＷＲ  ワイヤ
【図１】
2020112398.tif 000003
【図２】
2020112398.tif 000004
【図３】
2020112398.tif 000005
【図４】
2020112398.tif 000006
【図５】
2020112398.tif 000007
【図６】
2020112398.tif 000008
【図７】
2020112398.tif 000009
【図８】
2020112398.tif 000010
【図９】
2020112398.tif 000011
【図１０】
2020112398.tif 000012
【図１１】
2020112398.tif 000013
【図１２】
2020112398.tif 000014
【図１３】
2020112398.tif 000015
【図１４】
2020112398.tif 000016