(57)【要約】【課題】広いボー・レート・レンジに渡って、所望のデータ波形に障害を付加する。【解決手段】試験測定装置１００には、信号源があり、これは、障害１１４を出力する障害生成部１１６と、波形合成部１０４とを有する。波形合成部１０４は、合成される入力デジタル信号１０２を受けると共に、障害１１４を受け、入力デジタル信号１０２と障害１１４とに基づいて合成デジタル信号を合成する。また、試験測定装置１００には、ＤＡＣ基準クロック信号と合成デジタル信号を受けて、アナログ信号を出力する固定サンプル・レートのＤＡＣ１０６もある。【選択図】図１
2020112553.tif 000002
【特許請求の範囲】
【請求項１】
障害を出力するように構成された障害生成部と、
合成される入力デジタル信号を受け、
障害を受け、
上記入力デジタル信号と上記障害に基づいて合成デジタル信号を合成する
ように構成された波形合成部と、
クロック信号と上記合成デジタル信号を受けて、アナログ信号を出力するように構成された固定サンプル・レートのデジタル・アナログ・コンバータと
を具える信号源を有する試験測定装置。
【請求項２】
波形合成部が、
上記障害と基準クロックを受け、上記障害及び上記基準クロックに基づいて遷移イベント信号を出力するように構成された波形シンボル・クロック生成部と、
上記遷移イベント信号及び上記入力信号を受け、上記デジタル・アナログ・コンバータの上記固定サンプル・レートで上記合成デジタル信号を出力するように構成された波形合成補間部と
を有する請求項１の試験測定装置。
【請求項３】
上記遷移イベント信号は、遷移イベントのタイミングを示し、上記遷移イベントのタイミングは、上記障害に基づいて進められるか又は遅延される請求項２の試験測定装置。
【請求項４】
上記波形合成部が、
上記合成デジタル信号を出力するように構成された波形生成部と、
上記障害を受けて、該障害に基づいて上記クロック信号をジッタ・クロック信号として出力するように構成されたアナログ位相調整部と、
上記合成デジタル信号を格納し、上記クロック信号に応じて、上記合成デジタル信号の一部を出力するように構成されたバッファと
を有する請求項１から３のいずれかの試験測定装置。
【請求項５】
合成される入力デジタル信号を受ける処理と、
障害を生成する処置と、
上記入力デジタル信号と上記障害に基づいて合成デジタル信号を合成する処理と、
上記合成デジタル信号を、固定サンプル・レートのデジタル・アナログ・コンバータによって、上記障害を有するアナログ信号に変換する処理と
を具える波形合成方法。
【請求項６】
上記合成デジタル信号を合成する処理が、
上記障害及び基準クロックに基づいて遷移イベント信号を生成する処理と、
上記デジタル・アナログ・コンバータの上記固定サンプル・レートで上記障害を有する上記合成デジタル信号を生成する処理と
を有する請求項５の波形合成方法。
【請求項７】
上記遷移イベント信号は、遷移イベントのタイミングを示し、上記遷移イベントのタイミングは、上記障害に基づいて進められるか又は遅延される請求項６の波形合成方法。
【請求項８】
上記合成デジタル信号を合成する処理が、
上記合成デジタル信号をバッファに格納し、上記障害に基づいて上記合成デジタル信号を上記デジタル・アナログ・コンバータに出力する処理と、
アナログ位相調整部によってジッタ・クロック信号を生成する処理と、
上記ジッタ・クロック信号を上記デジタル・アナログ・コンバータに伝送する処理と
を有する請求項５から７のいずれかの波形合成方法。
【請求項９】
試験測定装置の１つ以上のプロセッサによって実行されると、上記試験測定装置に請求項５から８のいずれかの方法を実行させる命令を含むコンピュータ・プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験測定装置において、ジッタ及びその他のタイミング関連の障害を有する波形を合成するためのシステム及び方法に関する。
【背景技術】
【０００２】
多くの通信規格では、被試験デバイス（ＤＵＴ）が、指定されたマージンを伴う全ての性能試験に適合しているかどうかを判断するための一連のストレス試験シナリオの概要を示している。例えば、任意波形又は関数生成装置やビット・エラー・レート・テスタ（ＢＥＲＴ）のような信号源を有する試験測定装置は、受け取った信号に応答してＤＵＴの性能マージンを測定するためのストレス試験用の波形を生成するために使用できる。
【０００３】
通信規格は、所望のデータ波形に加えられるジッタ障害を要求することがあり、これには、ランダム、有界（bounded：限定）／非有界（unbounded：非限定）、正弦波、高／低周波ジッタ、クロック・ワンダーなど、多くの形式がある。このことから、信号源を有する試験測定装置は、所定の通信規格で指定された属性を持つジッタ障害を挿入する能力を有する必要がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−２０６２０１号公報
【非特許文献】
【０００５】
【非特許文献１】「デジタル-アナログ変換回路」の記事、Wikipedia（日本語版）、［オンライン］、［２０１９年１２月１３日検索］、インターネット<https://ja.wikipedia.org/wiki/デジタル-アナログ変換回路>
【非特許文献２】「任意波形ジェネレータ」の紹介サイト、テクトロニクス、［online］、［２０１９年１２月２５日検索］、インターネット<https://jp.tek.com/arbitrary-waveform-generator-0>
【非特許文献３】「ビット・エラー・レート・テスタ」の紹介サイト、テクトロニクス、［online］、［２０１９年１２月２７日検索］、インターネット<https://jp.tek.com/bit-error-rate-tester-1>
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、従来の試験測定装置は、多くの場合、複数の規格を効果的にカバーするのに十分なボー・レート・レンジや柔軟な障害生成能力を持っていない。
【０００７】
本発明の実施形態は、これら及び他の従来技術の欠陥に取り組むものである。
【課題を解決するための手段】
【０００８】
本発明の実施形態は、非線形性、ジッタ、ノイズ、クロストーク、シンボル間干渉（ＩＳＩ）、チャンネル周波数応答などのような障害を、所望データ波形に加えて合成でき、障害のあるデータ波形に基づいて、レシーバ（受信器）であるＤＵＴが、許容範囲にあるビット・エラー・レート（ＢＥＲ）で、所望データ波形を適切に記録するのに必要となるマージンを求めることができる。本発明の実施形態は、以下で詳細に説明するように、デジタル信号処理（ＤＳＰ）又はアナログ的手段のいずれかを利用して、信号源ＤＡＣのサンプル・クロックをリアルタイムに変調することによって、ジッタ又はスペクトラム拡散クロックなどの障害を所望データ波形に付加できる。
【０００９】
本願に開示される実施形態は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）又は特定用途向け集積回路（ＡＳＩＣ）などのリアルタイムＤＳＰハードウェアで実装するか、又は、波形の複製／補間を事前に行って、信号源の波形パターン・メモリにロードし、これをＤＡＣのサンプル・レートでリアルタイムの出力波形を生成するのに使用する場合では、事前の演算によって実施できる。
【００１０】
本発明の実施形態の態様、特徴及び効果は、添付の図面を参照した以下の実施形態の説明から明らかになるであろう。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明のいくつかの実施形態による波形合成部を有する試験測定装置のブロック図である。
【図２】図２は、本発明のいくつかの実施形態による波形合成部の例のブロック図である。
【図３】図３は、本発明のいくつかの実施形態による波形合成部の例のブロック図である。
【図４】図４は、本発明のいくつかの実施形態による試験測定装置のブロック図である。
【発明を実施するための形態】
【００１２】
図１は、本発明のいくつかの実施形態による波形合成部（波形シンセサイザ）を有する試験測定装置１００のブロック図である。入力波形１０２、ｘ[ｎ]は、生成される出力波形シンボル値のデジタル表現であり、これは、合成される（被合成）波形のボー・レート（Ｆs, symbol）でサンプリングされても良い。入力波形１０２は、波形合成部１０４が受けても良く、これは、ＤＡＣ１０６のサンプル・レート（Ｆs, DAC）に従って波形ｙ［ｍ］を合成する。
【００１３】
ＤＡＣ１０６は、合成波形ｙ[ｍ]を受けて、アナログ信号に変換する。ＤＡＣ１０６は、また、試験測定装置の別のコンポーネントから基準クロック１０８を受信してもよい。いくつかの実施形態では、合成波形がＤＡＣ１０６によってアナログ信号に変換された後、このアナログ波形は、アナログのローパス・フィルタによってフィルタ処理されてもよい。このアナログ・ローパス・フィルタは、ＤＡＣ１０６の出力信号の第１ナイキスト・ゾーンより上の信号成分を除去するために使用できる。これは、もっと高次のナイキスト・ゾーンに渡って第１ナイキスト・ゾーンの波形スペクトルのsin(πf)/(πf)の複製が生じるという、もっと高次のナイキスト・ゾーンにおける従来のＤＡＣのゼロ次ホールド効果を除去できる。アナログ波形は、ポートに出力されても良く、ポートは、ケーブルを通して被試験デバイスに接続されても良い。
【００１４】
ＤＡＣ１０６のサンプル・レート（Ｆs, DAC）が波形ボー・レート（Ｆs, symbol）の整数倍という実施形態又は状況では、ＤＡＣ１０６のゼロ次ホールド応答が、合成される（被合成）波形に対してコヒーレントであり、また、ノン・リターン・トゥ・ゼロ（ＮＲＺ）やパルス振幅変調（ＰＡＭ）のような、シンボル期間全体に渡ってシンボル値が一定に保持される波形シグナリング方法による出力波形中のシンボルの遷移を補強できるため、アナログ・ローパス・フィルタを除去するか又はバイパスし、ＤＡＣ１０６からの出力信号をポートに直接送っても良い。
【００１５】
障害（impairment）１１４が、波形合成部１０４に送られても良く、これは、ＤＡＣ１０６に送られる前の合成波形ｙ[ｍ]に加えられる。障害１１４は、上述のように、ポートに接続されるＤＵＴを試験するために使用されても良い。つまり、ＤＵＴが、障害のある波形を受け、ＤＵＴが意図したデータ波形（ｘ[ｎ]）を適切にリカバリ（回復）するかどうかを判定する試験が行える。障害１１４は、以下で詳細に説明するように、ジッタ、スペクトラム拡散クロック（ＳＳＣ：spread spectrum clocking）障害、その他のタイミング又は位相の障害であっても良い。障害１１４は、障害生成部１１６によってもたらされても良く、障害生成部１１６は、試験規格で必要とされる多数の異なる障害を記憶するメモリであるか、又は、メモリに記憶された試験規格に基づくか若しくはユーザ入力から受けた障害に基づいて障害を発生できるプロセッサであっても良い。
【００１６】
いくつかの実施形態では、障害生成部１１６は、ユーザによって供給される入力信号（図示せず）を受けてもよい。この入力信号は、障害１１４を生成するために障害生成部１１６によって使用されても良い。いくつかの実施形態では、障害１１４は、受けた入力信号であり、別の実施形態では、障害１１４は、この入力信号を用いて生成される。
【００１７】
波形合成部１０４は、多数の異なる方法で波形を合成でき、これら方法としては、限定するものではないが、断片的な複製（fractional replication）と線形エッジ補間、断片的な複製とエッジへのゼロ挿入、高いオーバーサンプル・レートまでデータ・サンプルを複製し、次いで非整数（fractional）間引きフィルタを使う断片的な複製、エッジ補間用に予め算出したルックアップ・テーブルを用いる断片的な複製、などがある。
【００１８】
例としてダイレクト線形補間手法を使用すると、ＤＡＣの入力サンプルであるｙ[ｍ]は、数式（１）、（２）及び（３）を使用して、入力波形１０２であるｘ[ｎ]から計算できる。
【００１９】
【数１】
2020112553.tif 000003
【００２０】
μ[ｍ]＝ｍ／ｒ−ｎ[ｍ]        （２）
【００２１】
ｙ[ｍ]＝（１−μ[ｍ]）・ｘ[ｎ[ｍ]]＋μ[ｍ]・ｘ[ｎ[ｍ]＋１]      （３）
【００２２】
このとき、ｒ＝（Ｆs, DAC）／（Ｆs, symbol）。即ち、ｒは、ＤＡＣ１０６の出力サンプル・レートと入力波形１０２のボー・レートの比である。上記の式に従って、μ[ｍ]の値は、ＤＡＣ１０６の各サンプル期間についてダイナミックに変動し、波形ボー・レート（Fs,Symbol）とＤＡＣ１０６の出力サンプル・レート（Fs, DAC）の間の、望ましい非整数（fractional）リサンプリング・レートを実現する。よって、変数μ[ｍ]は、連続するｘ[ｎ]とｘ[ｎ＋1]の入力シンボル間の遷移が生じたときについて、シンボルのエッジ遷移の配置を反映すると共に、ＤＡＣ１０６の出力サンプル・レートに対してサブ・サンプル分解能を有する。波形ｙ[ｍ]のエッジは、ｘ[ｎ＋１]がｘ[ｎ]と等しくない場合にのみ発生する。μ[ｍ]の値を、式（２）で計算された定格値（nominal value）から変更すると、定格上、リサンプリングされた出力データ波形に対して、エッジ遷移が時間的に早いか又は後にシフトする。出力波形のエッジ位置のこの変調は、最終的に位相変調又はジッタ挿入になり、これは、μ'[ｍ]に関する数式（４）で示される。
【００２３】
μ'[ｍ]＝ｍ/ｒ−ｎ[ｍ]+jit[ｎ[ｍ]]+ssc[ｎ[ｍ]]      （４）
【００２４】
ここで、jit[ｎ]は、特定のシンボル遷移のジッタ位相変調量に対応し、ssc[ｎ]は、特定のシンボル遷移に関して出力波形中でスペクトラム拡散クロック（ＳＳＣ）をエミュレートした位相変調に対応する。他のタイミング及び位相障害も、同様の方法で数式（４）に加えてもよい。
【００２５】
ジッタ、ＳＳＣ、その他のタイミング又は位相障害は、この位相変調を追加する前であれば、シンボルの遷移が通常生じたであろうサンプル期間に比較して、このシンボル遷移のエッジを、ＤＡＣ１０６の異なる出力サンプル期間に移動させることがある。このため、出力シンボル遷移位置の補正は、数式（５）と（６）に示すように、有益なことがある。
【００２６】
μ[ｍ]＝μ'[ｍ]ｍｏｄ１      （５）
【００２７】
ｅ[ｍ]＝μ'[ｍ]−μ[ｍ]      （６）
【００２８】
ここでｅ[ｍ]は、ジッタ、ＳＳＣ、その他の位相変調によって、μ'[ｍ]が、ゼロ未満になるか又は１以上になる場合、即ち、連続する入力サンプル期間の間でラップする（wrap：別の期間に移る）場合を扱うために、線形補間処理で使用される入力サンプル１０２を調整する整数の入力サンプル・インデックス補正値を定めている。
【００２９】
入力サンプル・インデックスを補正して得られる波形ｙ[ｍ]は、数式（７）で示される。
【００３０】
ｙ[ｍ]＝(1−μ[ｍ])・ｘ[ｎ[ｍ]＋ｅ[ｍ]]＋μ[ｍ]・ｘ[ｎ[ｍ]＋ｅ[ｍ]＋1]    (7)
【００３１】
図２は、ジッタ、ＳＳＣ、その他のタイミング又は位相障害を用いて合成波形ｙ[ｍ]を変更する別の例示的な実施形態を示す。波形合成部２０２には、例えば、波形シンボル・クロック生成部２０４と波形合成補間部２０６があってもよい。また、波形シンボル・クロック生成部２０４は、試験測定装置１００の別のコンポーネントからＤＡＣ基準クロック１０８を受けるのに加えて、障害１１４も受けても良い。この障害は、例えば、障害生成部１１６からもたらされてもよい。
【００３２】
波形シンボル・クロック生成部２０４は、波形合成補間部２０６にシンボル遷移イベント及びシンボル遷移サブ・サンプル位相を出力する。波形合成補間部２０６は、更に、入力信号１０２、ｘ[ｎ]も受ける。波形合成エッジ補間部２０６は、デジタル信号ｙ[ｍ]を出力し、これは、ＤＡＣ１０６によってアナログ信号に変換される。図２の実施形態には、更に、図１と同様に、ポートに出力される前のアナログ信号をフィルタ処理するアナログ・フィルタがあっても良い。
【００３３】
波形シンボル・クロック生成部２０４は、ＤＡＣ基準クロック１０８と障害１１４に基づいて、シンボル遷移イベント及びシンボル遷移サブ・サンプル位相を出力する。即ち、シンボル遷移イベント及びシンボル遷移サブ・サンプル位相は、障害１１４に基づいて変更されることがある。波形合成補間部２０６は、ＤＳＰ非整数（fractional）補間又は複製操作を用いて、ボー・レートの入力波形１０２、ｘ[ｎ]を、ＤＡＣ１０６のサンプル・レートの出力波形ｙ[ｍ]に変換できる。シンボル遷移時間位相変調は、ＤＡＣ１０６のサンプル期間に対して、整数及び非整数（fractional）の両方のサンプル期間の位相変調成分を含むことができる。このため、位相変調レンジは、ジッタ、ＳＳＣ、その他のタイミング又は位相障害が適用される前の通常のシンボル遷移時間に比較して、ＤＡＣ１０６の複数のサンプル期間にまで広がる。
【００３４】
図１及び２の実施形態は、出力波形ｙ[ｍ]の値をＤＳＰで操作することにより、ボー・レートの入力波形中のシンボル値間の遷移のタイミングを進めたり遅らせて、位相変調を適用する。一方、図３は、生成された波形に障害を挿入するためのアナログ的操作に関する例示的な実施形態である。
【００３５】
図１及び図２と同様に、入力波形１０２は、波形合成部３０２が受けて、ＤＡＣ１０６に出力される。ＤＡＣ１０６の出力信号は、更に、ポートに出力される前に、アナログ・フィルタによってフィルタ処理されても良い。ポートは、被試験デバイスに接続されてもよい。
【００３６】
波形合成部３０２には、波形生成部３０４があっても良く、これは、上述した動作のいずれかを用いて、ＤＡＣ１０６サンプル・レートで出力波形ｙ[ｍ]を生成しても良い。この上述した動作としては、限定するものではないが、断片的な複製（fractional replication）と線形エッジ補間、断片的な複製とエッジへのゼロ挿入、高いオーバーサンプル・レートまでデータ・サンプルを複製し、次いで非整数（fractional）間引きフィルタを使う断片的な複製、エッジ補間用に予め算出したルックアップ・テーブルを用いる断片的な複製、などがある。
【００３７】
波形合成部３０２は、障害生成部３０６から障害１１４を受けるが、障害生成部３０６は、この例示的な実施形態では、所定の出力サンプルに挿入されるジッタ、ＳＳＣ、その他のタイミング又は位相障害に関する位相変調量を指定するデジタル・コードワードを出力する。デジタル・コードワードは、例えば、ジッタ、ＳＳＣ、その他のタイミング又は位相障害の生成動作に由来するものでも良く、この障害生成動作は、所望の試験に規定された形式のジッタ、ＳＳＣ、その他のタイミング又は位相障害を生成する。例えば、ユーザが正弦波ジッタ耐性試験を行いたい場合、障害生成部３０６は数値制御発振器（ＮＣＯ）であってもよい。上述したように、いくつかの実施形態では、メモリが、異なる試験に必要な多数の異なる形式のジッタ又はＳＳＣを記憶していても良く、障害生成部３０６は、ユーザによって選択された試験の種類に基づいて、これらのコードワードを生成しても良い。他の実施形態では、ユーザが、試験測定装置のユーザ・インタフェースを通して、使用される特定の形式の障害を入力しても良く、障害生成部３０６は、この情報に基づいて、デジタル・コードワードを出力する。障害生成部３０６によって出力されるコードワードは、入力波形１０２の各シンボル周期について更新されても良い。
【００３８】
デジタル・コードワードは、アナログ位相調整部３０８に送られるが、これは、例えば、位相補間器（ＰＩ：phase interpolator）又はアナログ遅延線（ADL：analog delay line）であってもよい。図３に示す先入れ先出し（ＦＩＦＯ：first in, first out）バッファ３１０のようなバッファ３１０は、アナログ位相調整部３０８及び波形生成部３０４から出力信号を受ける。バッファ３１０により、波形生成部３０４は、一定のクロック・レートで動作可能となる。また、バッファ３１０は、ジッタ、ＳＳＣ、その他のタイミング又は位相障害の位相変調によって、次の入力サンプル値が、この位相変調が加えられなければ生じる場合に比較して、１サンプル期間だけ早く又は遅くＤＡＣ１０６のシンボル値にマッピングされるという展開が生じるというような、連続したサンプル期間の間で位相変調がラップするという状況をうまく処理できる。また、アナログ位相調整部３０８からの出力信号は、ジッタ・クロック信号としてＤＡＣ１０６に送られ、ＤＡＣ１０６は、図１及び２に示すような固定レートの基準クロック信号は受けない。
【００３９】
バッファ３１０が満杯に近くなり、そして、ＤＡＣ１０６のサンプル期間中のダイナミックな変化に対応できる適切なサンプルの十分なバッファがたまるまで、ＤＡＣ１０６による出力波形の生成開始を遅らせる場合には、バッファ３１０への入力データの流れを抑制するためにフロー制御を利用しても良い。バッファ３１０への入力データの流れを抑制することで、位相変調されたＤＡＣ１０６の有効出力サンプル・レートと同調してクロック・レートが連続的に変化するのとは対照的に、ＤＡＣ１０６に信号を供給するデジタル供給パス３１２が固定レートのクロックで実装される必要がある場合に、ＤＡＣ１０６の出力サンプル・レートのダイナミックな変化を統制（regulate）できる。このような場合、バッファ３１０に信号を供給するデジタル・データ・パス３１２は、ＤＡＣ１０６の瞬間的にはあり得る最高の出力サンプル・レートよりも、速く動作しても良い。
【００４０】
もしアナログ位相調整部３０８に位相補間器を使用する場合、アナログ位相調整部３０８は、（ＤＡＣ１０６に対して）１個の出力サンプル期間の範囲まで回転して、グリッジなしに、繰り越すことができる。もしアナログ位相調整部３０８にアナログ遅延線を使用する場合、出力サンプル期間の全レンジもサポートできるが、これは、複数のアナログ遅延素子の連結、即ち、複数のインバータ、複数の受動遅延線などが連続する回路（chain：チェーン）を用いて行うことになろう。
【００４１】
図４は、波形合成部４０２とＤＡＣ１０６を有する例示的な試験測定装置４００を示す。波形合成部４０２は、上述した波形合成部１０４、２０２及び３０２のいずれであってもよい。試験測定装置４００は、例えば、任意波形生成装置、任意関数生成装置、ビット・エラー・レート・テスタ（ＢＥＲＴ）又は信号源を出力する任意の試験測定装置であっても良い。
【００４２】
試験測定装置４００には、１つ又は複数のポート４０４があり、これは、電気的又は光学的な信号伝達媒体であっても良い。ポート４０４には、レシーバ、トランスミッタやトランシーバが含まれても良く、加えて、可能性としては、電光（e/o）変換器や光電（o/e）変換器が含まれることもある。ポート４０４は、ＤＡＣ１０６を介して波形合成部４０２に結合される。波形合成部４０２は、１つ又は複数のプロセッサ４０６に接続される。図示しやすいように、図４では、１つのプロセッサのみが示されているが、当業者には理解できるように、単一のプロセッサ４０６ではなく、様々なタイプの複数のプロセッサ４０６を組み合わせて使用してもよい。いくつかの実施形態では、波形合成部４０２は、１つ以上のプロセッサ４０６の一部であってもよい。
【００４３】
１つ以上のプロセッサ４０６は、メモリ４０８からの命令を実行するように構成されても良く、そのような命令によって示される任意の方法や関連するステップを実行しても良い。メモリ４０８は、プロセッサのキャッシュ、ランダム・アクセス・メモリ（RAM）、読み取り専用メモリ（ROM）、ソリッド・ステート・メモリ、ハード・ディスク・ドライブ、又はその他のメモリ・タイプとして実装されても良い。メモリ４０８は、データ、コンピュータ・プログラム・プロダクト、その他の命令を記憶するための媒体として機能する。例えば、１つ以上のプロセッサ４０６は、波形合成部４０２に、デジタル信号を出力しても良く、これは、ポート４０４を通して被試験デバイスに上述のようなアナログ信号として出力される。
【００４４】
ユーザ入力部４１０は、１つ以上のプロセッサ４０６に結合される。ユーザ入力部４１０には、キーボード、マウス、トラックボール、タッチスクリーンや、その他の表示部４１２上でのＧＵＩを使用してユーザが利用できる操作手段があっても良い。表示部４１２は、デジタル画面、陰極線管ベースのディスプレイ、又は波形、測定値及び他のデータをユーザに表示するその他のモニターであってもよい。試験測定装置４００の複数のコンポーネントは、試験測定装置４００内に統合されて描かれているが、当業者であれば、これらの部品のいずれかが試験測定装置４００の外部に存在し、従来の方法（例えば、有線や無線の通信媒体やメカニズム）で試験測定装置４００に結合されても良いことが理解できよう。例えば、いくつかの実施形態では、表示部４１２は、試験測定装置４００から遠隔にあっても良い。
【００４５】
本発明の態様は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ及び専用ハードウェア・コントローラ等を意図する。本発明の態様は、１つ又は複数のコンピュータ（モニタリング・モジュールを含む）その他のデバイスによって実行される、１つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。概して、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、ＲＡＭなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、ＦＰＧＡなどのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造を使用して、本発明の１つ以上の態様をより効果的に実施することができ、そのようなデータ構造は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。
【００４６】
開示された態様は、場合によっては、ハードウェア、ファームウェア、ソフトウェア又はそれらの任意の組み合わせで実現されても良い。開示された態様は、１つ以上のプロセッサによって読み取られ、実行され得る１つ又は複数のコンピュータ可読媒体によって運搬されるか又は記憶される命令として実現されても良い。そのような命令は、コンピュータ・プログラム・プロダクトと呼ぶことができる。本願で説明するコンピュータ可読媒体は、コンピューティング装置によってアクセス可能な任意の媒体を意味する。限定するものではないが、一例としては、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含むことができる。
【００４７】
コンピュータ記憶媒体は、コンピュータ読み取り可能な情報を記憶するために使用することができる任意の媒体を意味する。限定するものではないが、例としては、コンピュータ記憶媒体としては、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリやその他のメモリ技術、コンパクト・ディスク読み出し専用メモリ（ＣＤ-ＲＯＭ）、ＤＶＤ（Digital Video Disc）やその他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置やその他の磁気記憶装置、及び任意の技術で実装された任意の他の揮発性又は不揮発性の取り外し可能又は取り外し不能の媒体を含んでいても良い。コンピュータ記憶媒体としては、信号そのもの及び信号伝送の一時的な形態は排除される。
【００４８】
通信媒体は、コンピュータ可読情報の通信に利用できる任意の媒体を意味する。限定するものではないが、例としては、通信媒体には、電気、光、無線周波数（ＲＦ）、赤外線、音又はその他の形式の信号の通信に適した同軸ケーブル、光ファイバ・ケーブル、空気又は任意の他の媒体を含むことができる。
【００４９】
実施例
以下では、本願で開示される技術の理解に有益な実施例が提示される。この技術の実施形態は、以下で記述する実施例の１つ以上及び任意の組み合わせを含んでいても良い。
【００５０】
実施例１は、信号源を有する試験測定装置であって、障害を出力するように構成された障害生成部と、合成される（被合成）入力デジタル信号を受けると共に障害を受け、上記入力デジタル信号と上記障害に基づいて合成デジタル信号を合成するように構成された波形合成部と、クロック信号と上記合成デジタル信号を受けて、アナログ信号を出力するように構成された固定サンプル・レートのデジタル・アナログ・コンバータとを具えている。
【００５１】
実施例２は、実施例１の試験測定装置であって、波形合成部が、障害と基準クロックを受け、上記障害及び上記基準クロックに基づいて遷移イベント信号を出力するように構成された波形シンボル・クロック生成部と、上記遷移イベント信号及び上記入力信号を受け、上記デジタル・アナログ・コンバータの上記固定サンプル・レートで上記合成デジタル信号を出力するように構成された波形合成補間部とを有している。
【００５２】
実施例３は、実施例２の試験測定装置であって、このとき、上記遷移イベント信号は、遷移イベントのタイミングを示し、上記遷移イベントのタイミングは、上記障害に基づいて進められるか又は遅延される。
【００５３】
実施例４は、実施例１〜３のいずれかのうちの１つの試験測定装置であって、このとき、上記波形合成部が、上記合成デジタル信号を出力するように構成された波形生成部と、上記障害を受けて、該障害に基づいて上記クロック信号をジッタ・クロック信号（jittered clock signal：ジッタのあるクロック信号）として出力するように構成されたアナログ位相調整部と、上記合成デジタル信号を格納し、上記クロック信号に応じて、上記合成デジタル信号の一部を出力するように構成されたバッファとを有している。
【００５４】
実施例５は、実施例４の試験測定装置であって、このとき、上記アナログ位相調整部は、位相補間器である。
【００５５】
実施例６は、実施例４の試験測定装置であって、このとき、上記アナログ位相調整部は、アナログ遅延線を含む。
【００５６】
実施例７は、実施例４〜６のいずれか１つの試験測定装置であって、このとき、上記バッファは、先入れ先出しバッファである。
【００５７】
実施例８は、実施例１〜７のいずれかの試験測定装置であって、このとき、障害には、ジッタ又はスペクトラム拡散クロック障害の少なくとも１つが含まれる。
【００５８】
実施例９は、実施例１〜８のいずれかの試験測定装置であって、このとき、上記障害によって、上記合成デジタル信号のサンプルが異なるサンプル期間に生じた場合に、上記波形合成部が、上記合成デジタル波形を補正するように更に構成される。
【００５９】
実施例１０は、波形を合成する方法であって、合成される（被合成）入力デジタル信号を受ける処理と、障害を生成する処置と、上記入力デジタル信号と上記障害に基づいて合成デジタル信号を合成する処理と、上記合成デジタル信号を、固定サンプル・レートのデジタル・アナログ・コンバータによって、障害を有するアナログ信号に変換する処理とを具えている。
【００６０】
実施例１１は、実施例１０の方法であって、上記合成デジタル信号を合成する処理が、上記障害及び基準クロックに基づいて遷移イベント信号を生成する処理と、上記デジタル・アナログ・コンバータの上記固定サンプル・レートで上記障害を有する上記合成デジタル信号を生成する処理とを有している。
【００６１】
実施例１２は、実施例１１の方法であって、上記遷移イベント信号は、遷移イベントのタイミングを示し、上記遷移イベントのタイミングは、上記障害に基づいて進められるか又は遅延される。
【００６２】
実施例１３は、実施例１０〜１２のいずれかの方法であって、上記合成デジタル信号を合成する処理が、上記合成デジタル信号をバッファに格納し、上記障害に基づいて上記合成デジタル信号を上記デジタル・アナログ・コンバータに出力する処理と、アナログ位相調整部によってジッタ・クロック信号を生成する処理と、上記ジッタ・クロック信号を上記デジタル・アナログ・コンバータに伝送する処理とを有している。
【００６３】
実施例１４は、実施例１３の方法であって、このとき、上記アナログ位相調整部は、位相補間器である。
【００６４】
実施例１５は、実施例１３の方法であって、このとき、上記アナログ位相調整部は、アナログ遅延線を含む。
【００６５】
実施例１６は、実施例１３〜１６のいずれかの方法であって、このとき、バッファは、先入れ先出しバッファである。
【００６６】
実施例１７は、実施例１０〜１６のいずれかのうちの方法であって、このとき、上記障害が、ジッタ又はスペクトラム拡散クロック障害の少なくとも１つを含む。
【００６７】
実施例１８は、実施例１０〜１７のいずれかの方法であって、上記障害によって、上記合成デジタル信号のサンプルが異なるサンプル期間にある場合には、上記合成デジタル波形を補正する処理を更に具えている。
【００６８】
実施例１９は、１つ以上のコンピュータ可読記憶メディアであって、試験測定装置の１つ以上のプロセッサによって実行されると、上記試験測定装置に、合成される（被合成）デジタル信号を生成させ、障害を生成させ、上記入力デジタル信号と上記障害に基づいて合成デジタル信号を合成させ、該合成デジタル信号を固定サンプル・レートのデジタル・アナログ・コンバータによって障害を有するアナログ信号に変換させる命令を含む１つ以上のコンピュータ可読記憶メディア。
【００６９】
実施例２０は、実施例１９の１つ以上のコンピュータ可読記憶媒体であって、合成デジタル信号を合成する処理が、上記障害と基準クロックに基づいて遷移イベント信号を生成する処理と、上記デジタル・アナログ・コンバータの上記固定サンプル・レートで上記障害を有する上記合成デジタル信号を生成する処理とを有している。
【００７０】
開示された主題の上述のバージョンは、記述したか又は当業者には明らかであろう多くの効果を有する。それでも、開示された装置、システム又は方法のすべてのバージョンにおいて、これらの効果又は特徴のすべてが要求されるわけではない。
【００７１】
加えて、本願の記述は、特定の特徴に言及している。本明細書における開示には、これらの特定の特徴の全ての可能な組み合わせが含まれると理解すべきである。ある特定の特徴が特定の態様又は実施例の状況において開示される場合、その特徴は、可能である限り、他の態様及び実施例の状況においても利用できる。
【００７２】
また、本願において、２つ以上の定義されたステップ又は工程を有する方法に言及する場合、これら定義されたステップ又は工程は、状況的にそれらの可能性を排除しない限り、任意の順序で又は同時に実行しても良い。
【００７３】
説明の都合上、本発明の具体的な実施例を図示し、説明してきたが、本発明の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本発明は、添付の特許請求の範囲を除いて限定されるべきではない。
【符号の説明】
【００７４】
１００  試験測定装置
１０２  入力波形
１０４  波形合成部
１０６  ＤＡＣ
１０８  ＤＡＣ基準クロック
１１４  障害
１１６  障害生成部
２０２  波形合成部
２０４  波形シンボル・クロック生成部
２０６  波形合成補間部
３０２  波形合成部
３０４  波形生成部
３０６  障害生成部
３０８  アナログ位相調整部
３１０  バッファ
３１２  デジタル・データ・パス
４００  試験測定装置械
４０２  波形合成部
４０４  ポート
４０６  プロセッサ
４０８  メモリ
４１０  ユーザー入力部
４１２  表示部
【図１】
2020112553.tif 000004
【図２】
2020112553.tif 000005
【図３】
2020112553.tif 000006
【図４】
2020112553.tif 000007
【外国語明細書】
2020112553000001.pdf