(57)【要約】【課題】起動回路のオン、オフ状態にかかわらずブラウンアウト検出機能を有効にすることができる電源制御用ＩＣを提供する。【解決手段】起動回路とブラウンアウト検出回路を備えたスイッチング電源制御用半導体装置において、起動回路は、電源端子の電圧を入力とするヒステリシスコンパレータと、該コンパレータの出力に基づいて起動スイッチをオン、オフ制御する起動制御回路と、比較する電圧を用いずに内部回路を動作させるための信号を生成する動作開始回路とを備え、ブラウンアウト検出回路は、電流流入端子の電圧を分圧した電圧からブラウンアウト状態の発生を検出するコンパレータと、該コンパレータの出力と動作開始回路の出力を入力としブラウンアウト状態が一定時間継続したことを計時するタイマ回路と、タイマ回路の出力に基づいて出力を停止させる出力停止回路とを備えるようにした。【選択図】図３
2020068579.tif 000002
【特許請求の範囲】
【請求項１】
補助巻線を備え交流電圧を整流して得られる電圧が一次側巻線に印加されるトランスの前記補助巻線に誘起された電圧を外付けのコンデンサで平滑した電圧が入力される電源端子と、前記交流電圧を整流して得られる電圧が抵抗を介して入力される電流流入端子と、該電流流入端子と前記電源端子との間に接続されたスイッチ手段を介して前記電源端子へ電流を流して前記コンデンサを充電する起動回路と、前記電流流入端子に接続されブラウンアウトの検出を行うブラウンアウト検出回路と、を備え、前記トランスの一次側巻線と直列に接続されるスイッチング素子の制御信号を生成するスイッチング電源制御用半導体装置であって、
前記起動回路は、
前記電源端子の電圧を入力とし第１のしきい値と該第１のしきい値よりも低い第２のしきい値とを有する第１コンパレータと、
前記第１コンパレータの出力に基づいて前記スイッチ手段をオン、オフ制御する起動制御回路と、
比較する電圧を用いずに前記電源端子の電圧が前記第１しきい値よりも高い所定の電圧以上になったことを検知して内部回路を動作させるための信号を生成する動作開始回路と、を備え、
前記ブラウンアウト検出回路は、
前記電流流入端子の電圧を分圧する分圧手段と、
前記分圧手段により分圧された電圧と所定の電圧とを比較してブラウンアウト状態の発生を検出するためのヒステリシス特性を有する第２コンパレータと、
前記第２コンパレータの出力と前記動作開始回路の出力を入力とし、前記ブラウンアウト状態の発生が一定時間継続したことを計時するタイマ回路と、
前記タイマ回路の出力に基づいてスイッチング制御信号の出力を停止させる出力停止回路と、
を備えることを特徴とするスイッチング電源制御用半導体装置。
【請求項２】
前記起動回路は、前記電源端子の電圧が前記第２しきい値よりも低い所定の電圧以下になったことを検知して前記内部回路の動作を停止させるための信号を生成する動作停止回路を備えることを特徴とする請求項１に記載のスイッチング電源制御用半導体装置。
【請求項３】
前記電源端子の電圧に基づいて前記起動回路および前記ブラウンアウト検出回路を構成する回路の電源電圧を生成する第１内部電源回路と、
前記電源端子の電圧に基づいて前記内部回路の電源電圧を生成する第２内部電源回路と、
を備え、前記動作停止回路の信号によって前記第２内部電源回路の動作が停止されることで前記内部回路の動作が停止されるように構成されていることを特徴とする請求項２に記載のスイッチング電源制御用半導体装置。
【請求項４】
前記出力停止回路は、
前記電流流入端子へ電圧が印加された直後はスイッチング制御信号の出力を停止させる第１状態の信号を出力し、
前記電流流入端子の電圧が上昇して、前記分圧手段により分圧された電圧が前記所定の電圧を越えた際に、前記第２コンパレータの出力に基づいて前記第１状態とは異なる第２状態の信号を出力するように構成されていることを特徴とする請求項１〜３のいずれかに記載のスイッチング電源制御用半導体装置。
【請求項５】
前記動作開始回路は、
前記電源端子と定電位点との間に直列に接続された第１抵抗および逆方向ツェナーダイオードと、前記抵抗および前記逆方向ツェナーダイオードと並列に接続された直列形態の第１トランジスタ、第２トランジスタおよび第２抵抗と、を備え、
前記第１トランジスタはダイオード接続とされ、前記第２トランジスタの制御端子は前記抵抗と前記逆方向ツェナーダイオードとの接続ノードに接続され、前記第２トランジスタと第２抵抗との接続ノードから前記内部回路を動作させる信号が取り出されることを特徴とする請求項１〜４のいずれかに記載のスイッチング電源制御用半導体装置。
【請求項６】
前記動作開始回路は、
前記前記第１トランジスタと並列に接続された第３トランジスタと、前記電源端子と定電位点との間に直列に接続された定電流源および第４トランジスタと、を備え、
前記第３トランジスタの制御端子は前記定電流源と前記第４トランジスタとの接続ノードに接続され、
前記第４トランジスタの制御端子は前記第２トランジスタと第２抵抗との接続ノードに接続されていることを特徴とする請求項５に記載のスイッチング電源制御用半導体装置。
【請求項７】
請求項１〜６のいずれかに記載のスイッチング電源制御用半導体装置と、補助巻線を備え交流電圧を整流して得られる電圧が一次側巻線に印加されるトランスと、前記一次側巻線に接続されたスイッチング素子とを備え、前記スイッチング電源制御用半導体装置を用いて前記スイッチング素子を制御することを特徴とするＡＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御用半導体装置に関し、特に電圧変換用トランスを備えたスイッチング電源装置を構成する一次側の制御用半導体装置およびそれを用いたＡＣ−ＤＣコンバータに利用して有効な技術に関する。
【背景技術】
【０００２】
直流電源装置には、交流電源を整流するダイオード・ブリッジ回路と、該回路で整流された直流電圧を降圧して所望の電位の直流電圧に変換するＤＣ−ＤＣコンバータなどで構成された絶縁型ＡＣ−ＤＣコンバータがある。かかるＡＣ−ＤＣコンバータとしては、例えば電圧変換用トランスの一次側巻線と直列に接続されたスイッチング素子をＰＷＭ（パルス幅変調）制御方式やＰＦＭ（パルス周波数変調）制御方式等でオン、オフ駆動して一次側巻線に流れる電流を制御し、二次側巻線に誘起される電圧を制御するようにしたスイッチング電源装置が知られている。
【０００３】
また、スイッチング制御方式のＡＣ−ＤＣコンバータにおいては、補助巻線を備えたトランスを使用し、一次側巻線に間欠的に電流を流した際に補助巻線に誘起される電圧を整流、平滑した電圧を、電源制御回路（ＩＣ）に電源電圧として供給し、ＩＣ内部には内部回路に適したレベルの動作電圧を生成する内部電源回路を内蔵するように構成しているものがある（特許文献１参照）。
また、スイッチング電源装置を構成する電源制御用半導体装置には、ＡＣ入力電圧が一定時間以上継続して所定電圧以下に低下するブラウンアウト状態を検出してスイッチング制御を停止するブラウンアウト検出機能を有するように構成しているものがある（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−０８２８３１号公報
【特許文献２】特許第５３４３３９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献２に開示されているスイッチング電源制御用半導体装置にあっては、起動回路とブラウンアウト状態の発生を検出するコンパレータを備え、起動回路をオフ状態に制御してブラウンアウトの検出を行うことで、起動回路への電流流入端子とブラウンアウト検出のための電圧検出端子を共通化するように構成されている。そのため、ブラウンアウト検出機能を有効にしたい場合には起動回路をオフ状態にしている。これは、入力交流電源ラインから電流流入端子までのインピーダンスの影響を受けることなくブラウンアウトを検出できるようにするためである。
【０００６】
つまり、プラグ挿入時等の電源投入直後においては起動回路がオンすることによって比較的大きな流入電流が流れるが、電流流入端子（高圧起動端子）には外付けの抵抗（制限抵抗）が接続されているので、起動回路への電流流入端子（高圧起動端子）をブラウンアウト検出のための電圧検出端子として利用すると、ＡＣ入力端子と電流流入端子との間に接続される外付け抵抗（制限抵抗）の影響で、起動スイッチがオンして電流が流れた際に電流流入端子が交流電源（ＡＣ）に対し電圧ドロップし、本来検出したい交流電圧値より低くなってしまい、外付け抵抗の抵抗値によっては電流流入端子の電圧がブラウンアウトレベルとなり誤ってブラウンアウトであると判定してしまうおそれがある。
【０００７】
本発明の目的とするところは、起動回路のオン、オフ状態にかかわらずブラウンアウト検出機能を有効にするとともに、交流電源投入時や過負荷保護動作からの復帰等における再起動時、ブラウンアウトからブラウンインへの変化による再起動時においては、ブラウンアウト検出機能を無効にして誤動作を防止することができるスイッチング電源制御用半導体装置を提供することにある。
本発明の他の目的は、電圧比較するための参照電圧を必要とするコンパレータ（電圧比較回路）を用いることなく入力電圧の立ち上がりを検出して速やかに内部回路の動作を開始させることができるスイッチング電源制御用半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため本発明は、
補助巻線を備え交流電圧を整流して得られる電圧が一次側巻線に印加されるトランスの前記補助巻線に誘起された電圧を外付けのコンデンサで平滑した電圧が入力される電源端子と、前記交流電圧を整流して得られる電圧が抵抗を介して入力される電流流入端子と、該電流流入端子と前記電源端子との間に接続されたスイッチ手段を介して前記電源端子へ電流を流して前記コンデンサを充電する起動回路と、前記電流流入端子に接続されブラウンアウトの検出を行うブラウンアウト検出回路と、を備え、前記トランスの一次側巻線と直列に接続されるスイッチング素子の制御信号を生成するスイッチング電源制御用半導体装置において、
前記起動回路は、
前記電源端子の電圧を入力とし第１のしきい値と該第１のしきい値よりも低い第２のしきい値とを有する第１コンパレータと、
前記第１コンパレータの出力に基づいて前記スイッチ手段をオン、オフ制御する起動制御回路と、
比較する電圧を用いずに前記電源端子の電圧が前記第１しきい値よりも高い所定の電圧以上になったことを検知して内部回路を動作させるための信号を生成する動作開始回路と、を備え、
前記ブラウンアウト検出回路は、
前記電流流入端子の電圧を分圧する分圧手段と、
前記分圧手段により分圧された電圧と所定の電圧とを比較してブラウンアウト状態の発生を検出するためのヒステリシス特性を有する第２コンパレータと、
前記第２コンパレータの出力と前記動作開始回路の出力を入力とし、前記ブラウンアウト状態の発生が一定時間継続したことを計時するタイマ回路と、
前記タイマ回路の出力に基づいてスイッチング制御信号の出力を停止させる出力停止回路と、を備えるようにした。
【０００９】
上記のような構成を有するスイッチング電源制御用半導体装置によれば、電源端子の電圧が、起動回路（起動スイッチ）をオン、オフ制御する起動制御回路の入力を与える第１コンパレータの第２しきい値よりも高い所定の電圧以上になったことを検知して内部回路を動作させるための信号を生成する動作開始回路を備えているので、起動回路のオン、オフ状態にかかわらずつまり起動回路をオフすることなく、ブラウンアウト検出回路による検出機能を有効にしてブラウンアウト状態を検出することができる。なお、ここで、内部回路とは、起動回路、ブラウンアウト検出回路および内部電源回路以外の回路を意味する。
また、ブラウンアウトを検出するための第２コンパレータの出力と動作開始回路の出力を入力とし、ブラウンアウト状態の発生が一定時間継続したことを計時するタイマ回路と、当該タイマ回路の出力に基づいてスイッチング制御信号の出力を停止させる出力停止回路を備えるため、ＡＣ電源投入直後に誤ってブラウンアウト検出機能が有効になって誤動作するのを回避することができる。
さらに、動作開始回路に参照電圧を必要とするコンパレータを用いることなく入力電圧の立ち上がりを検出して速やかに回路の動作を開始させることができる。
【００１０】
ここで、望ましくは、前記起動回路は、前記電源端子の電圧が前記第２しきい値よりも低い所定の電圧以下になったことを検知して前記内部回路の動作を停止させるための信号を生成する動作停止回路を備えるように構成する。
かかる構成によれば、電源端子の電圧が第１コンパレータの第２しきい値よりも低い所定の電圧以下になって内部回路の動作が停止される状態においても、ブラウンアウト状態が一定時間継続したことを計時するためのタイマ回路など所定の回路の動作を有効にすることができる。
【００１１】
さらに、望ましくは、前記電源端子の電圧に基づいて前記起動回路および前記ブラウンアウト検出回路を構成する回路の電源電圧を生成する第１内部電源回路と、
前記電源端子の電圧に基づいて前記内部回路の電源電圧を生成する第２内部電源回路と、
を備え、前記動作停止回路の信号によって前記第２内部電源回路の動作が停止されることで前記内部回路の動作が停止されるように構成する。
かかる構成によれば、起動回路およびブラウンアウト検出回路を構成する回路の電源電圧を生成する第１内部電源回路（レギュレータ）と、内部回路の電源電圧を生成する第２内部電源回路（レギュレータ）とを備え、内部回路の動作が停止される状態においては第２内部電源回路の動作も停止されるため、電源端子の電圧が低下した際に第２内部電源回路で消費される電流もなくしトータルの消費電流を減少させることができる。
【００１２】
また、望ましくは、前記出力停止回路は、
前記電流流入端子へ電圧が印加された直後はスイッチング制御信号の出力を停止させる第１状態の信号を出力し、
前記電流流入端子の電圧が上昇して、前記分圧手段により分圧された電圧が前記所定の電圧を越えた際に、前記第２コンパレータの出力に基づいて前記第１状態とは異なる第２状態の信号を出力するように構成する。
かかる構成によれば、低ＡＣ入力状態でＡＣ電源が投入つまりブラウンアウト状態でＶＤＤ端子電圧が起動回路によりＩＣの動作開始電圧に到達し、電源制御用ＩＣが起動する場合でも、スイッチング素子の駆動パルスが出力されないようにすることかできる。
【００１３】
また、望ましくは、前記動作開始回路は、
前記電源端子と定電位点との間に直列に接続された第１抵抗および逆方向ツェナーダイオードと、前記抵抗および前記逆方向ツェナーダイオードと並列に接続された直列形態の第１トランジスタ、第２トランジスタおよび第２抵抗と、を備え、
前記第１トランジスタはダイオード接続とされ、前記第２トランジスタの制御端子は前記抵抗と前記逆方向ツェナーダイオードとの接続ノードに接続され、前記第２トランジスタと第２抵抗との接続ノードから前記内部回路を動作させる信号が取り出されるように構成する。
かかる構成によれば、一般的な構成のコンパレータよりも少ない素子数で、電源端子の電圧が所定の電圧以上になったことを検知して信号を生成する動作開始回路を実現することができる。
【００１４】
さらに、望ましくは、前記動作開始回路は、
前記前記第１トランジスタと並列に接続された第３トランジスタと、前記電源端子と定電位点との間に直列に接続された定電流源および第４トランジスタと、を備え、
前記第３トランジスタの制御端子は前記定電流源と前記第４トランジスタとの接続ノードに接続され、
前記第４トランジスタの制御端子は前記第２トランジスタと第２抵抗との接続ノードに接続されているように構成する。
かかる構成によれば、正帰還によって出力信号である動作開始信号の立ち上がりを急峻にして、起動回路の制御開始の遅れを少なくすることができる。
【発明の効果】
【００１５】
本発明によれば、電圧変換用のトランスを備え一次側巻線に流れる電流をオン、オフして出力を制御するスイッチング電源装置を構成する制御用半導体装置において、起動回路のオン、オフ状態にかかわらずブラウンアウト検出機能を有効にする有効にするすることができる。また、交流電源投入時や過負荷保護動作からの復帰等における再起動時、ブラウンアウトからブラウンインへの変化による再起動時においては、ブラウンアウト検出機能を無効にして誤動作を防止することができる。さらに、本発明によれば、参照電圧を必要とするコンパレータを用いることなく入力電圧の立ち上がりを検出して速やかに回路の動作を開始させることができるという効果がある。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る絶縁型直流電源装置としてのＡＣ−ＤＣコンバータの一実施形態を示す回路構成図である。
【図２】図１のＡＣ−ＤＣコンバータにおけるトランスの一次側スイッチング電源制御回路（電源制御用ＩＣ）の構成例を示す回路構成図である。
【図３】実施例の電源制御用ＩＣを構成する起動回路およびブラウンアウト検出回路の構成例を示す回路構成図である。
【図４】ブラウンアウト検出回路を構成するタイマ＆検出信号生成回路の具体例を示す回路構成図である。
【図５】ブラウンアウト機能を備えた実施例の電源制御用ＩＣにおけるＡＣ入力が比較的高い状態（ブラウンイン）からの起動で通常のスイッチング制御動作をし、途中でブラウンアウト状態が発生してしばらく継続し、再びＡＣ入力が充分に高い状態（ブラウンイン）に遷移した場合における動作タイミングを示すタイミングチャートである。
【図６】ブラウンアウト機能を備えた実施例の電源制御用ＩＣにおけるＡＣ入力が比較的低い状態（ブラウンアウト）からの起動し、ブラウンアウト状態を検出してしばらく継続し、その後ＡＣ入力が充分に高い状態（ブラウンイン）に遷移した場合における動作タイミングを示すタイミングチャートである。
【図７】起動回路を構成する動作開始回路の具体例を示す回路図である。
【図８】ＶＤＤ端子の電位の変化と動作開始回路の出力の変化を示す波形図である。
【図９】図３の実施例のブラウンアウト検出回路の変形例を示す回路構成図である。
【図１０】ブラウンアウト検出回路の第２実施例を示す回路構成図である。
【図１１】第２実施例のブラウンアウト検出回路を構成するタイマリセット制御回路の構成例を示す回路構成図である。
【図１２】第２実施例のブラウンアウト検出回路を構成する識別制御回路の構成例を示す回路構成図である。
【図１３】第２実施例のブラウンアウト検出回路を構成するピークホールド回路およびディスチャージ制御回路の構成例を示す回路構成図である。
【図１４】ＡＣ入力のレベルに応じて発生するブラウンアウト検出用のコンパレータとプラグ抜け検出用のコンパレータの出力状態の４つのパターンを示す波形図である。
【図１５】通常のスイッチング制御動作をしている途中でブラウンアウト状態が発生してしばらく継続し、再びＡＣ入力が充分に高い状態へ遷移した後における第２実施例の電源制御用ＩＣの動作タイミングを示すタイミングチャートである。
【発明を実施するための形態】
【００１７】
以下、本発明の好適な実施形態を図面に基づいて説明する。
図１は、本発明に係るスイッチング電源制御用半導体装置を適用した絶縁型直流電源装置としてのＡＣ−ＤＣコンバータの一実施形態を示す回路構成図である。
この実施形態のＡＣ−ＤＣコンバータは、ノーマルモードノイズを減衰するためにＡＣ端子間に接続されたＸコンデンサＣｘと、コモンモードコイルなどからなるノイズ遮断用のフィルタ１１と、交流電圧（ＡＣ）を整流するダイオード・ブリッジ回路１２と、整流後の電圧を平滑する平滑用コンデンサＣ１と、一次側巻線Ｎｐと二次側巻線Ｎｓおよび補助巻線Ｎｂとを有する電圧変換用のトランスＴ１を有する。
【００１８】
また、ＡＣ−ＤＣコンバータは、トランスＴ１の一次側巻線Ｎｐと直列に接続されたＮチャンネルＭＯＳＦＥＴからなるスイッチングトランジスタＳＷと、該スイッチングトランジスタＳＷを駆動するスイッチング電源制御用半導体装置１３を有する。この実施形態では、スイッチング電源制御用半導体装置１３は、単結晶シリコンのような１個の半導体チップ上に半導体集積回路（以下、電源制御用ＩＣと称する）として形成されている。
上記トランスＴ１の二次側には、二次側巻線Ｎｓと直列に接続された整流用ダイオードＤ２と、このダイオードＤ２のカソード端子と二次側巻線Ｎｓの他方の端子との間に接続された平滑用コンデンサＣ２とが設けられ、一次側巻線Ｎｐに間欠的に電流を流すことで二次側巻線Ｎｓに誘起される交流電圧を整流し平滑することによって、一次側巻線Ｎｐと二次側巻線Ｎｓとの巻線比に応じた直流電圧Ｖoutを出力する。
【００１９】
さらに、トランスＴ１の二次側には、一次側のスイッチング動作で生じたスイッチングリップル・ノイズ等を遮断するためのフィルタを構成するコイルＬ３およびコンデンサＣ３が設けられているとともに、出力電圧Ｖoutを検出するための検出回路１４と、該検出回路１４に接続され検出電圧に応じた信号を電源制御用ＩＣ１３へ伝達するフォトカプラの発光側素子としてのフォトダイオード１５ａが設けられている。そして、一次側には、上記電源制御用ＩＣ１３のフィードバック端子ＦＢと接地点との間に接続され上記検出回路１４からの信号を受信する受光側素子としてのフォトトランジスタ１５ｂが設けられている。
【００２０】
また、この実施形態のＡＣ−ＤＣコンバータの一次側には、上記補助巻線Ｎｂと直列に接続された整流用ダイオードＤ０と、このダイオードＤ０のカソード端子と接地点ＧＮＤとの間に接続された平滑用コンデンサＣ０とからなる整流平滑回路が設けられ、該整流平滑回路で整流、平滑された電圧が上記電源制御用ＩＣ１３の電源電圧端子ＶＤＤに印加されている。
一方、電源制御用ＩＣ１３には、ダイオード・ブリッジ回路１２で整流される前の電圧がダイオードＤ11，Ｄ12および抵抗Ｒ１を介して印加される高圧入力起動端子ＨＶが設けられており、電源投入時（プラグがコンセントに差し込まれた直後）は、この高圧入力起動端子ＨＶからの電圧で動作することができるように構成されている。
【００２１】
さらに、本実施形態においては、スイッチングトランジスタＳＷのソース端子と接地点ＧＮＤとの間に電流検出用の抵抗Ｒｓが接続されているとともに、スイッチングトランジスタＳＷと電流検出用抵抗ＲｓとのノードＮ１と電源制御用ＩＣ１３の電流検出端子ＣＳとの間に抵抗Ｒ２が接続されている。さらに、電源制御用ＩＣ１３の電流検出端子ＣＳと接地点との間にはコンデンサＣ４が接続され、抵抗Ｒ２とコンデンサＣ４によりローパスフィルタが構成されている。
【００２２】
次に、図２を用いて、上記電源制御用ＩＣ１３の具体的な構成例について説明する。
図２に示すように、本実施例の電源制御用ＩＣ１３は、フィードバック端子ＦＢの電圧ＶFBに応じた周波数で発振する発振回路３１と、該発振回路３１で生成された発振信号φｃに基づいて一次側スイッチングトランジスタＳＷをオンさせるタイミングを与えるクロック信号ＣＫを生成するワンショットパルス生成回路のような回路からなるクロック生成回路３２と、クロック信号ＣＫによってセットされるＲＳ・フリップフロップ３３と、該フリップフロップ３３の出力に応じてスイッチングトランジスタＳＷの駆動パルスＧＡＴＥを生成するドライバ（駆動回路）３４を備える。
【００２３】
また、電源制御用ＩＣ１３は、電流検出端子ＣＳに入力されている電圧Ｖcsを増幅するアンプ３５と、該アンプ３５により増幅された電位Ｖcs’と過電流状態の監視のための比較電圧（スレッシホールド電圧）Ｖocpとを比較する電圧比較回路としてのコンパレータ３６ａと、フィードバック端子ＦＢの電圧ＶFBに基づいて所定の波形の電圧RAMPを生成する波形生成回路３７と、前記アンプ３５により増幅された電位Ｖcs’と波形生成回路３７により生成された波形RAMPとを比較するコンパレータ３６ｂと、コンパレータ３６ａと３６ｂの出力の論理和をとるＯＲゲートＧ１を備える。
【００２４】
上記ＯＲゲートＧ１の出力ＲＳが上記フリップフロップ３３のリセット端子に入力されることで、スイッチングトランジスタＳＷをオフさせるタイミングを与えるように構成されている。なお、フィードバック端子ＦＢと内部電源電圧端子と間にはプルアップ抵抗もしくは定電流源が設けられており、フォトトランジスタ１５ｂに流れる電流は該抵抗によって電圧に変換される。
【００２５】
また、本実施例の電源制御用ＩＣ１３は、フィードバック端子ＦＢの電圧ＶFBに応じて前記発振回路３１の発振周波数すなわちスイッチング周波数を、所定の特性に従って変化させる周波数制御回路３８を備える。図示しないが、発振回路３１は、周波数制御回路３８からの電圧に応じた電流を流す電流源を備え、該電流源が流す電流の大きさによって発振周波数が変化するオシレータによって構成することができる。
なお、電源制御用ＩＣ１３には、上記クロック生成回路３２から出力されるクロック信号ＣＫに基づいて、駆動パルスＧＡＴＥのデューティ（Ｔon／Ｔcycle）が予め規定された最大値（例えば８５％〜９０％）を超えないように制限をかけるための最大デューティリセット信号を生成するデューティ制限回路を設けても良い。
【００２６】
さらに、本実施例の電源制御用ＩＣ１３には、高圧入力起動端子ＨＶと電源電圧端子ＶＤＤとの間に接続された起動スイッチＳ０と、高圧入力起動端子ＨＶに前記抵抗Ｒ１を介して電圧が入力されると、起動スイッチＳ０をオンさせてＩＣを起動させる起動回路（スタート回路）４０と、ブラウンアウト状態を検出してスイッチング制御を停止させるためのブラウンアウト検出回路５０と、電源電圧端子ＶＤＤの電圧に基づいて内部回路の動作に必要な内部電源電圧を生成する内部電源回路６０が設けられている。
【００２７】
図３には、図２の電源制御用ＩＣにおける起動回路４０およびブラウンアウト検出回路５０の構成例と内部電源回路６０を構成する２つのレギュレータが示されている。
図３に示すように、内部電源回路６０は、基準電圧ＶREFを生成する基準電圧回路６１と、起動回路４０およびブラウンアウト検出回路５０の電源電圧を生成するレギュレータ６２、内部回路（図２に示す回路ブロック３１〜３８）の電源電圧を生成するレギュレータ６３とを備えている。このうち、レギュレータ６２は、電源電圧端子ＶＤＤの電圧が当該レギュレータの特性で決まる所定の電圧以上であれば動作を続け、レギュレータ６３は電源電圧端子ＶＤＤの電圧が所定の電圧以上であっても制御信号によって動作停止可能に構成されている。
【００２８】
図３に示すように、高圧入力起動端子ＨＶと電源電圧端子ＶＤＤとの間の起動スイッチＳ０を制御するための起動制御回路４１と、電源電圧端子ＶＤＤと接地点との間に直列に接続された抵抗Ｒ３，Ｒ４からなる分圧回路４２と、分圧された電圧と参照電圧Ｖref1とを入力としヒステリシス特性を有するコンパレータ４３を備える。なお、起動スイッチＳ０は、ノーマリーオンの高耐圧のデプレッション型ＮチャンネルＭＯＳトランジスタにより構成されている。
高圧入力起動端子ＨＶと電源電圧端子ＶＤＤの電圧はコンセントへのプラグの差込み前は０Ｖであり、プラグの差込みで高圧入力起動端子ＨＶに電圧が印加されるとノーマリーオンの起動スイッチＳ０を通して、高圧入力起動端子ＨＶから電源電圧端子ＶＤＤへ向かって電流が流れ、ＶＤＤ端子に外付けされているコンデンサＣ０（図１）が充電され、ＶＤＤ端子の電圧が徐々に上昇する。従って、高圧入力起動端子ＨＶは電流流入端子として機能することとなる。
【００２９】
起動制御回路４１は、ＶＤＤ端子が例えば２１Ｖのような所定の電圧に達すると起動スイッチＳ０をオフさせる。そして、ＶＤＤ端子が例えば２１Ｖのような所定の電圧に達するとレギュレータ６３が動作して、内部回路によるスイッチングトランジスタＳＷのスイッチング制御が開始される。一方、ＶＤＤ端子がレギュレータ６２の動作停止電圧（例えばＶＤＤ＝６．５Ｖ）まで低下した場合は、起動スイッチＳ０がオンにされて、再びＶＤＤ端子の電圧が２１Ｖになるまで上昇する。
また、起動制御回路４１は、保護機能またはブラウンアウト検出機能が作動してトランジスタＳＷのスイッチング制御が停止される際、ＶＤＤ端子電圧をある一定範囲内で制御するために、起動スイッチＳ０を制御する。具体的には、コンパレータ４３の出力に基づいて、ＶＤＤ端子の電圧が例えば１２Ｖまで低下すると起動スイッチＳ０をオンさせて高圧入力起動端子ＨＶから電源電圧端子ＶＤＤへ向かって電流を流し、ＶＤＤ端子の電圧が例えば１３Ｖまで上昇すると起動スイッチＳ０をオフさせて高圧入力起動端子ＨＶからの電流を遮断する制御を実行するように構成されている。
【００３０】
また、起動回路４０は、電源電圧端子ＶＤＤの電圧を常時監視していてＶＤＤが例えば19.6Ｖのような電圧に達すると内部回路の電源電圧を生成するレギュレータ６３を起動して内部回路の動作を開始させる信号を生成する動作開始回路４４と、電源電圧端子ＶＤＤと接地点との間に直列に接続された抵抗Ｒ５，Ｒ６からなる分圧回路４５と、分圧された電圧と参照電圧Ｖref2とを比較してＶＤＤが例えば６．５Ｖまで下がると、内部電源電圧を生成するレギュレータ６３を停止させて内部回路の動作を停止させるコンパレータ（電圧比較回路）からなる動作停止回路４６を備える。
【００３１】
動作開始回路４４の出力信号がＲＳフリップフロップ（ＲＳ１）４７のセット端子に入力される一方、上記動作停止回路４６の出力信号がＯＲゲートＧ２を介してＲＳフリップフロップ４７のリセット端子に入力され、フリップフロップ４７の出力信号が内部回路の電源電圧を生成するレギュレータ６３の動作制御信号として供給されるように構成されている。
なお、上記起動制御回路４１は、例えば起動スイッチＳ０のゲート端子とＶＤＤ端子との間に接続された抵抗、Ｓ０のゲート端子と接地点との間に逆方向接続されたツェナーダイオード、該ツェナーダイオードと並列に接続されたＭＯＳトランジスタ、コンパレータ４３や動作開始回路４４、動作停止回路４６からの信号、ブラウンアウト検出回路５０からの信号ＢＯＳ，ＢＯＥを入力としてＭＯＳトランジスタをオン、オフさせるロジック回路などによって構成することができる。
【００３２】
ブラウンアウト検出回路５０は、高圧入力起動端子ＨＶと接地点との間に直列に接続された高耐圧の抵抗Ｒ７，Ｒ８からなる分圧回路５１と、該分圧回路５１によって分圧された電圧と参照電圧Ｖref3とを比較してＨＶの電圧が例えばＡＣ入力のピーク値の２/３程度の電圧あるいは１００Ｖ未満に設定したしきい値まで下がったことを検出するためのヒステリシス特性を有するコンパレータ５２と、該コンパレータ５２の出力を反転するインバータＩＮＶの出力信号によって動作されるＲＳフリップフロップ（ＲＳ２）５３を備える。そして、このフリップフロップ５３の反転出力ＱＢが、スイッチング素子ＳＷの駆動パルスの出力を停止させる出力停止信号ＧＳＣとしてドライバ３４（図２）へ供給されるように構成されている。これにより、低ＡＣ入力状態でＡＣ電源が投入されつまりブラウンアウト状態で電源制御用ＩＣが起動し、その状態で起動回路４０によってＶＤＤ端子がＩＣ動作開始電圧に到達した場合は、スイッチング素子ＳＷの駆動パルスＧＡＴＥが出力されないようにすることかできる。
【００３３】
また、ブラウンアウト検出回路５０は、ブラウンアウトの検出から所定の遅延時間（例えば６０ｍｓ）を計時し、検出信号を生成するタイマ＆検出信号生成回路５４と、該タイマ＆検出信号生成回路５４の出力信号の立下りエッジを検出するエッジ検出回路５５を備えているとともに、タイマ＆検出信号生成回路５４の出力信号が上記ＲＳフリップフロップ５３のリセット端子に入力されるように構成されている。
タイマ＆検出信号生成回路５４は、図４に示すように、上記コンパレータ５２の出力信号と動作開始回路４４の出力（動作開始信号）によりセットされるフリップフロップ４７の出力信号とを入力とするＡＮＤゲートＧ３（図３）の出力の立上りと立下りのエッジを検出する立上りエッジ検出回路ＵＥＤおよび立下りエッジ検出回路ＤＥＤと、これらの回路の出力の論理和をとるＯＲゲートＧ７と、上記エッジ検出回路５５の出力ＢＯＥを反転するインバータＩＮＶ２と、該インバータＩＮＶ２の出力と上記ＯＲゲートＧ７の出力の論理積をとるＡＮＤゲートＧ１０と、ブラウンアウトの検出用の遅延時間を計時する検出遅延タイマＴＩＭとを備える。
【００３４】
さらに、タイマ＆検出信号生成回路５４は、上記検出遅延タイマＴＩＭの出力とＡＮＤゲートＧ３の出力とを入力とするＡＮＤゲートＧ２０と、該ＡＮＤゲートＧ２０の出力とＡＮＤゲートＧ３の出力をインバータＩＮＶ４で反転した信号とによってセット／リセットされるＲＳフリップフロップＦＦ３を備え、フリップフロップＦＦ３の出力がブラウンアウト検出信号ＢＯＳとして出力されるように構成されている。
上記構成を有するタイマ＆検出信号生成回路５４は、上記ＡＮＤゲートＧ３の出力信号に基づいて検出遅延タイマＴＩＭの計時動作が開始され、ブラウンアウトの検出から所定の遅延時間（例えば６０ｍｓ）が経過すると検出遅延タイマＴＩＭの出力信号によってフリップフロップＦＦ３がセットされ、その出力ＢＯＳがハイレベルに変化するによって上記ＲＳフリップフロップ５３がリセットされる。従って、ブラウンアウト状態が所定時間継続した場合に駆動パルスの出力停止信号ＧＳＣが出力されるようになる。なお、検出遅延タイマＴＩＭは、レギュレータ６２を電源とするリングオシレータ等で構成される発振器の信号によって計時動作するように構成される。
【００３５】
さらに、ブラウンアウトの検出による出力停止後に、高圧入力起動端子ＨＶの電圧が上昇してコンパレータ５２の出力信号が反転すると、インバータＩＮＶによってＲＳフリップフロップ５３がセットされ、出力停止信号ＧＳＣがロウレベルに変化して出力停止状態が解除される。また、コンパレータ５２の出力信号の反転によりＡＮＤゲートＧ３の出力がロウレベルに変化して、その立下りが立下りエッジ検出回路ＤＥＤによって検出されてＡＮＤゲートＧ１０の出力がロウレベルに変化し、それによって検出遅延タイマＴＩＭの出力がロウレベルに変化して、その立下りエッジを検出するエッジ検出回路５５からブラウンアウト終了信号（パルス）が出力される。
このブラウンアウト終了信号（パルス）は上記ＯＲゲートＧ２を介してＲＳフリップフロップ４７をリセットさせるように構成されている。また、このときも検出遅延タイマＴＩＭがリセットされる。
【００３６】
図５には、電源投入直後からＡＣ入力が充分に高い状態（ブラウンイン）で電源制御用ＩＣ１３が起動されスイッチング制御動作を開始した後、ＡＣ入力が下がってブラウンアウト状態をしばらく継続してから、再びＡＣ入力が充分に高い状態へ遷移した場合における電源制御用ＩＣ１３内の各部の電圧波形が示されている。図５において、１番上のＡＣは交流入力波形、次のＨＶは高圧入力起動端子ＨＶの電圧ＶHVの波形、ＶＤＤは電源電圧端子ＶＤＤの電圧変化を表わしている。図５に示されているように、電源投入直後は起動スイッチ（Ｓ０）がオン状態にされる。
【００３７】
図５においては、電源投入直後からＡＣ入力が充分に高いため、高圧入力起動端子ＨＶの電圧ＶHVがブラウンアウト検出回路５０の検出レベルを越えたタイミングｔ１で、コンパレータ（Brownout Comp）５２の出力がロウレベルに変化し、ＡＣ入力の変動に応じてハイ／ロウの変化を繰り返し始める。また、電源投入直後は電源電圧端子ＶＤＤの電圧は徐々に高くなって行き、19.6Ｖを越えると、動作開始回路４４の出力によってフリップフロップ４７がセットされてその出力RS1_Qがハイレベルに変化してレギュレータ６３が動作を開始し（タイミングｔ２）、内部回路に電源電圧が供給されて動作を開始するようになる。これにより、スイッチング素子ＳＷの駆動パルスＧＡＴＥが出力されるようになる。また、起動スイッチＳ０はオフされる。
【００３８】
その後、タイミングｔ３で、ＡＣ入力がブラウンアウトの検出レベルよりも下がったとすると、検出遅延タイマＴＩＭの計時時間Ｔｄだけ遅延したタイミングｔ４でタイマ＆検出信号生成回路５４のフリップフロップＦＦ３の出力信号（Brownout）がハイレベルに変化してフリップフロップ５３がリセットされ、出力停止信号ＧＳＣがハイレベルに変化してスイッチング素子ＳＷの駆動パルスの出力が停止されるとともに、内部回路のレギュレータ６３の動作が停止する。また、ブラウンアウト状態では、起動回路４０によって起動スイッチＳ０のオン／オフが繰り返されるラッチ制御が実施される（期間Ｔ１）。
また、その後、ＡＣ入力が上昇してブラウンインの検出レベルよりも高くなると、コンパレータ（Brownout Comp）５２の出力がロウレベルに変化し（タイミングｔ５）、フリップフロップ５３がセットされてその反転出力である出力停止信号ＧＳＣがロウレベルに変化し、ブラウンアウト状態による出力停止状態は解除される。その後、ＶＤＤ端子の電圧がＩＣの動作開始電圧まで到達すると、スイッチング素子ＳＷの駆動パルスＧＡＴＥが出力されるようになる（タイミングｔ６）。
【００３９】
上記のように、本実施例のブラウンアウト検出回路５０に含まれるコンパレータ５２は、交流電源を投入した起動直後においても動作可能である。起動直後は起動スイッチＳ０がオンし、交流電源からＶＤＤ端子に接続されている容量とＩＣの内部回路に向かって電流が流れるので、高電圧入力端子ＨＶに接続されている外付け抵抗の影響により、抵抗値や入力される電圧レベルによっては交流電源がブラウンイン状態であっても、ＨＶ端子に入力される電圧はブラウンアウト状態になることがある。本実施例では、誤検出防止のため、動作開始信号とコンパレータ５２の出力信号の論理積をとるＡＮＤゲートＧ３を設け、該ＡＮＤゲートＧ３の出力によって遅延時間（継続時間）Ｔｄを計時する検出遅延タイマＴＩＭを有効化している。
【００４０】
図６には、電源投入直後からＡＣ入力が低い状態（ブラウンアウト状態）がしばらく継続してから、ＡＣ入力が充分に高い状態へ遷移した場合における電源制御用ＩＣ１３内の各部の電圧波形が示されている。
図６においては、電源投入直後から起動スイッチＳ０がオン状態にされて電源電圧端子ＶＤＤの電圧は徐々に高くなってレギュレータ６２が動作すると、ブラウンアウト検出回路５０が動作するが、ＡＣ入力が低いためコンパレータ（Brownout Comp）５２の出力がハイレベルとなり、出力停止信号ＧＳＣがハイレベルに変化して駆動パルスＧＡＴＥの出力を停止させる（タイミングｔ11）。
【００４１】
また、起動スイッチＳ０のオンによって電源電圧端子ＶＤＤの電圧がさらに高くなって19.6Ｖを越えると、動作開始回路４４の出力によってフリップフロップ４７がセットされてその出力RS1_Qがハイレベルに変化してＡＮＤゲートＧ３の出力がハイレベルに変化する（タイミングｔ12）。すると、これにより、タイマ＆検出信号生成回路５４の検出遅延タイマＴＩＭが計時動作を開始して所定の遅延時間Ｔｄ後にその出力信号（Brownout）がハイレベルに変化するが（タイミングｔ13）、そのとき既に出力停止信号ＧＳＣがハイレベルになっているため、駆動パルスＧＡＴＥの出力停止状態が継続される。
その後、ＡＣ入力が上昇してブラウンインの検出レベルよりも高くなると、コンパレータ（Brownout Comp）５２の出力がロウレベルに変化し（タイミングｔ14）、フリップフロップ５３がセットされてその反転出力である出力停止信号ＧＳＣがロウレベルに変化する。そして、起動スイッチＳ０がオンし電源電圧端子ＶＤＤが動作開始電圧に到達すると、スイッチング素子ＳＷの駆動パルスＧＡＴＥが出力されるようになる（タイミングｔ15）。
【００４２】
図７には、図３の起動制御回路４１を構成する動作開始回路４４の具体的な回路例が示されている。本実施例の動作開始回路４４は、監視対象の電圧と比較する参照電圧を必要とするコンパレータとは異なり、参照電圧を用いることなく監視対象が所定の電圧以上になったことを検出可能に構成された回路である。
図７に示す動作開始回路４４は、電源電圧端子ＶＤＤと接地点との間に直列に接続された抵抗Ｒ１１および逆方向ツェナーダイオードＤｚと、抵抗Ｒ１１および逆方向ツェナーダイオードＤｚと並列に接続された直列形態のＭＯＳトランジスタＭ１，Ｍ２および抵抗Ｒ１２と、ＭＯＳトランジスタＭ１と並列に接続されたＭＯＳトランジスタＭ３と、電源電圧端子ＶＤＤと接地点との間に直列に接続された定電流源ＣＣおよびＭＯＳトランジスタＭ４を備える。
【００４３】
ＭＯＳトランジスタＭ１〜Ｍ４のうちＭ１〜Ｍ３はＰチャンネルＭＯＳトランジスタ、ＭＯＳトランジスタＭ４はＮチャンネルＭＯＳトランジスタである。ツェナーダイオードＤｚには、逆方向電圧Ｖｚが例えば１８Ｖに設定されたものが使用される。ＭＯＳトランジスタＭ１〜Ｍ４には、しきい値電圧Ｖthが例えば０.８Ｖに設定されたものが使用される。
上記ＭＯＳトランジスタＭ１はゲート端子とドレイン端子が結合されたダイオード接続とされ、上記ＭＯＳトランジスタＭ２のゲート端子は抵抗Ｒ１１とツェナーダイオードＤｚとの接続ノードＮ１に接続されている。また、ＭＯＳトランジスタＭ３はゲート端子が定電流源ＣＣとＭＯＳトランジスタＭ４との接続ノードＮ３に接続され、ＭＯＳトランジスタＭ４のゲート端子はＭＯＳトランジスタＭ２と抵抗Ｒ１２との接続ノードＮ２に接続されている。
【００４４】
この実施例の動作開始回路４４は、ＭＯＳトランジスタＭ１のソース・ドレイン間電圧がしきい値電圧Ｖth（＝０.８Ｖ）以上であるとＭＯＳトランジスタＭ１にドレイン電流が流れ、ＭＯＳトランジスタＭ２はソース電位がノードＮ１の電位よりもＶth（＝０.８Ｖ）以上高いとドレイン電流が流れる。そのため、電源電圧端子ＶＤＤが１９.６Ｖ（＝Ｖｚ＋２Ｖth）まで上昇すると、ＭＯＳトランジスタＭ１，Ｍ２および抵抗Ｒ１２に電流が流れ始め、接続ノードＮ２の電位が接地電位から所定の電位まで上昇する。
【００４５】
また、接続ノードＮ２がＭＯＳトランジスタＭ４のしきい値電圧まで上昇するとＭＯＳトランジスタＭ４がオンし、接続ノードＮ３が接地電位まで低下するので、ＭＯＳトランジスタＭ３がオンする。そして、ＭＯＳトランジスタＭ３がオンすると、ＭＯＳトランジスタＭ２のソース電位は直ちにＶＤＤ電圧になるので、ＭＯＳトランジスタＭ２は完全にオン状態になり、接続ノードＮ２もＶＤＤ電圧に追従するようになる。
定電流源ＣＣとＭＯＳトランジスタＭ３，Ｍ４がない場合には、ＭＯＳトランジスタＭ２のしきい値電圧を超え、ドレイン電流が流れ始め徐々にオンするが、ＭＯＳトランジスタＭ２のソース電圧を直ちにＶＤＤ電圧にする手段を有していないので、ＭＯＳトランジスタＭ２は完全にオン状態にはならない。その結果、端子ＶＤＤの電位が図８（Ａ）のように上昇した際に、接続ノードＮ２の電位は図８（Ｂ）のように緩やかに上昇する。
【００４６】
これに対し、本実施例の動作開始回路のように、定電流源ＣＣとＭＯＳトランジスタＭ４が接続されていると、接続ノードＮ２の電位は図８（Ｃ）のように急峻に立ち上がるようになる。
なお、接続ノードＮ２の電位が図８（Ｂ）のように緩やかに上昇してしまうと、接続ノードＮ２に接続される後段のロジック回路に貫通電流が流れてしまい、ＩＣの諸特性に影響を及ぼしてしまう。
上記のような動作開始回路を使用することで、立ち上がりに時間を要する基準電圧回路を使用するコンパレータを使用する場合に比べて、コンパレータより構成素子数が少なくてすみ且つバンドギャップやレギュレータ等の基準電圧が無くても動作可能である。
【００４７】
図９には、図３に示すブラウンアウト検出回路５０の変形例が示されている。この変形例は、ＡＮＤゲートＧ３をインバータＩＮＶとフリップフロップ５３との間に介在させるとともに、ブラウンアウト検出用のコンパレータ５２としてイネーブル端子付きの回路を使用して、レギュレータ６３を制御する信号を出力するフリップフロップ４７の出力をコンパレータ５２へイネーブル信号ＥＮとして供給するようにしたものである。このような構成のブラウンアウト検出回路であっても、図３に示されているブラウンアウト検出回路と同様な動作を行うことができる。
【００４８】
図１０には、本発明に係る電源制御用ＩＣの第２の実施例が示されている。この実施例においては、高圧入力起動端子ＨＶと接地点との間に、起動スイッチＳ０と直列形態となるように接続された抵抗ＲｄおよびスイッチＳｄとからなる放電手段が設けられている。また、ブラウンアウト検出回路５０は、本来のブラウンアウト検出機能の他に、プラグ抜け検出機能を有するように構成されている。なお、紙面の都合上、放電手段（Ｒｄ，Ｓｄ）は起動回路４０内に示されているが、起動回路４０とは別の機能回路として構成されていても良い。放電用のスイッチＳｄは、例えば中耐圧のエンハンスメント型ＭＯＳトランジスタで構成することができる。
【００４９】
図１０に示すように、高圧入力起動端子ＨＶの電圧を分圧する分圧回路５１によって分圧された電圧のピーク値を保持するピークホールド回路５６Ａと、ピークホールド回路５６Ａの出力端子と接地点との間に接続された抵抗Ｒ９，Ｒ１０により分圧された電圧と分圧回路５１によって分圧された電圧とを比較するコンパレータ５６Ｂを備えている。また、該コンパレータ５６Ｂの出力と前記コンパレータ５２およびＡＮＤゲートＧ３の出力信号を入力とするタイマリセット制御回路５７と、タイマ回路５４’の後段に設けられた識別制御回路５８と、コンパレータ５６Ｂの出力とタイマ回路５４’の出力と識別制御回路５８の出力に基づいてピークホールド回路５６Ａの構成素子の一つである容量をディスチャージするためのディスチャージ信号を生成するディスチャージ制御回路５９を備える。
ＡＣ入力が急峻に変化したような場合に、ピークホールド回路５６Ａは、変化前より低下した変化後のピーク電圧に速やかに追従することができないが、ディスチャージ信号を生成することにより、ピークホールド容量をディスチャージすることができるという利点がある。
【００５０】
本実施例では、タイマ回路５４’は、ブラウンアウトの検出やプラグ抜けの検出から所定の遅延時間およびピークホールド回路５６Ａをディスチャージするための信号の遅延時間を計時可能にされている。そして、タイマ回路５４’によって、分圧回路５１で分圧された電圧Ｖn0がピークホールド回路５６Ａに保持されている電圧Ｖｐを比例縮小した電圧ＶTHを下回らない時間を計時することで、プラグ抜けを判定するように識別制御回路５８が構成される。具体的には、識別制御回路５８は、Ｖn0がＶTHを下回らない時間が例えば３０ｍｓ継続するとプラグ抜けであると判定し、Ｘコンデンサの放電信号を出力する。なお、プラグ抜けの判定のためのしきい値レベルであるＶTHは、ＡＣ入力が充分に高い通常動作時にはブラウンアウト検出レベルよりも高い値になるように設定される。
【００５１】
また、上記コンパレータ５２の出力信号と起動回路４０を構成するフリップフロップ４７の出力信号とを入力とするＡＮＤゲートＧ３の出力信号によってタイマ回路５４’の計時動作が開始され、ブラウンアウトの検出から所定の遅延時間（例えば６０ｍｓ）が経過すると、タイマ回路５４’の出力信号に基づいて識別制御回路５８はブラウンアウト状態であると判定し、ブラウンアウト検出信号ＢＯＳを出力し、この信号によってＲＳフリップフロップ５３がリセットされ、駆動パルスの出力停止信号ＧＳＣが出力される。
【００５２】
さらに、ブラウンアウトの検出による出力停止後に、高圧入力起動端子ＨＶの電圧が上昇してコンパレータ５２の出力信号が反転すると、インバータＩＮＶによってＲＳフリップフロップ５３がセットされ、出力停止信号ＧＳＣがロウレベルに変化して出力停止状態が解除される。また、コンパレータ５２の出力信号の反転によりＡＮＤゲートＧ３の出力がロウレベルに変化して識別制御回路５８から出力されるブラウンアウト検出信号ＢＯＳがロウレベルに変化し、その立下りエッジを検出するエッジ検出回路５５からブラウンアウト終了信号（パルス）ＢＯＥが出力される。
【００５３】
図１１には図１０のブラウンアウト＆プラグ抜け検出回路５０を構成するタイマリセット制御回路５７の具体的な回路例が、図１２には識別制御回路５８の具体的な回路例が、図１３にはピークホールド回路５６Ａおよびディスチャージ制御回路５９の具体的な回路例が示されている。
このうちタイマリセット制御回路５７は、図１１に示すように、プラグ抜け検出用のコンパレータ５６Ｂの出力CMP1とＡＮＤゲートＧ３の出力とを入力とするＯＲゲートＧ４と、コンパレータ５６Ｂの出力CMP1とブラウンアウト検出用のコンパレータ５２の出力CMP2と識別制御回路５８から出力されるブラウンアウト検出信号ＢＯＳとを入力とするＮＡＮＤゲートＧ５と、該ＮＡＮＤゲートＧ５の出力と上記ＯＲゲートＧ４の出力とを入力とするＡＮＤゲートＧ６と、ＡＮＤゲートＧ６の出力の立上りエッジを検出する立上りエッジ検出回路ＵＥＤと、ＡＮＤゲートＧ６の出力の立下りエッジを検出する立下りエッジ検出回路ＤＥＤを備える。
【００５４】
さらに、タイマリセット制御回路５７は、上記立上りエッジ検出回路ＵＥＤの出力と立下りエッジ検出回路ＤＥＤの出力とを入力とするＮＯＲゲートＧ７と、識別制御回路５８から出力されるＸコンデンサ放電信号ＸＣＤとタイマ回路５４’から出力されるプラグ抜け検出遅延時間Ｔd2のタイムアウト信号ＴＭ２とを入力とするＡＮＤゲートＧ８と、該ＡＮＤゲートＧ８の出力と上記ＮＯＲゲートＧ７の出力とを入力とするＯＲゲートＧ９と、識別制御回路５８から出力されるブラウンアウト終了信号ＢＯＥをインバータＩＮＶ２で反転した信号とを入力とするＡＮＤゲートＧ１０とを備え、ＡＮＤゲートＧ１０の出力がリセット信号ＲＳＴとしてタイマ回路５４’へ供給される。
【００５５】
図１２に示すように、識別制御回路５８は、プラグ抜け検出用のコンパレータ５６Ｂの出力CMP1とブラウンアウト検出用のコンパレータ５２の出力CMP2とを入力とするＡＮＤゲートＧ１１と、該ＡＮＤゲートＧ１１の出力をクロック信号としてタイマリセット制御回路５７の出力であるリセット信号ＲＳＴを取り込むＤ型フリップフロップＦＦ１と、ピークホールド回路のディスチャージ遅延時間Ｔd1のタイムアウト信号ＴＭ１とブラウンアウト検出遅延時間Ｔd3のタイムアウト信号ＴＭ３とを入力とするＡＮＤゲートＧ１２と、該ＡＮＤゲートＧ１２の出力とリセット信号ＲＳＴをインバータＩＮＶ３で反転した信号とを入力とするＯＲゲートＧ１３を備える。
【００５６】
また、識別制御回路５８は、上記Ｄ型フリップフロップＦＦ１の出力とディスチャージ制御回路５９の出力信号dischargeとを入力とするＯＲゲートＧ１４と、該ＯＲゲートＧ１４の出力と上記ＯＲゲートＧ１３の出力によってセット／リセットされるＲＳフリップフロップＦＦ２と、該フリップフロップＦＦ２の反転出力プラグ抜け検出遅延時間Ｔd2のタイムアウト信号ＴＭ２とを入力とするＡＮＤゲートＧ１５を備え、ＡＮＤゲートＧ１５の出力がＸコンデンサの放電信号ＸＣＤとして出力される。
さらに、識別制御回路５８は、ブラウンアウト検出遅延時間Ｔd3のタイムアウト信号ＴＭ３とＡＮＤゲートＧ３（図１０）の出力とを入力とするＡＮＤゲートＧ２０と、該ＡＮＤゲートＧ２０の出力とＡＮＤゲートＧ３の出力をインバータＩＮＶ４で反転した信号とによってセット／リセットされるＲＳフリップフロップＦＦ３を備え、フリップフロップＦＦ３の出力がブラウンアウト検出信号ＢＯＳとして出力される。
【００５７】
図１３に示すように、ディスチャージ制御回路５９は、ピークホールド回路のディスチャージ遅延時間Ｔd1のタイムアウト信号ＴＭ１とプラグ抜け検出用のコンパレータ５６Ｂの出力CMP1をインバータＩＮＶ５で反転した信号とによってセット／リセットされるＲＳフリップフロップＦＦ4と、ピークホールド回路のディスチャージ遅延時間Ｔd1のタイムアウト信号ＴＭ１の立上りエッジを検出する立上りエッジ検出回路ＵＥＤ２と、立上りエッジ検出回路ＵＥＤ２の出力とＲＳフリップフロップＦＦ４とを入力とするＡＮＤゲートＧ１６を備える。
また、ディスチャージ制御回路５９は、ＲＳフリップフロップＦＦ４の反転出力とブラウンアウト検出信号ＢＯＳとを入力とするＡＮＤゲートＧ１７と、該ＡＮＤゲートＧ１７の出力とブラウンアウト終了信号ＢＯＥによってセット／リセットされるＲＳフリップフロップＦＦ５と、ＲＳフリップフロップＦＦ５の反転出力と上記ＡＮＤゲートＧ１６の出力を入力とするＡＮＤゲートＧ１８を備え、該ＡＮＤゲートＧ１８の出力がディスチャージ制御回路５９の出力信号dischargeとしてピークホールド回路５６Ａへ出力される。
【００５８】
ピークホールド回路５６Ａは、図１３に示すように、分圧回路５１のノードにアノード端子が接続されるダイオードＤ４と、該ダイオードＤ４のカソード端子と接地点との間に接続された容量素子Ｃ４と、ダイオードＤ４と容量素子Ｃ４との接続ノードに入力端子が接続されたボルテージフォロワからなるバッファＢＦＦ４と、容量素子Ｃ４と並列に接続された放電スイッチＳ４とにより構成されている。放電スイッチＳ４がディスチャージ制御回路５９の出力信号dischargeによってオンされることで容量素子Ｃ４の電荷がディスチャージされる。ディスチャージ制御回路５９からのディスチャージ信号は、タイマ回路５４’がリセットされてから所定時間（例えば１５ｍｓ）経過するとハイレベルに変化して放電スイッチＳ４をオンさせるように設定される。
【００５９】
上記のように、ブラウンアウト検出遅延時間とプラグ抜け検出遅延時間とディスチャージ遅延時間が、共通のタイマ回路５４’で計時されるように構成されていることによって、別々にタイマ回路を構成する場合に比べて回路の専有面積を低減しＩＣのチップサイズを小さくすることができる。また、ブラウンアウト検出遅延時間とプラグ抜け検出遅延時間とディスチャージ遅延時間のそれぞれが、６０ｍｓ,３０ｍｓ,１５ｍｓのように、倍数の関係に設定されることで、タイマ回路５４’が複数のフリップフロップを縦続接続してなる分周回路で構成する場合、３０ｍｓの計時信号は６０ｍｓの計時信号の半分の段数から取り出し、１５ｍｓの計時信号は６０ｍｓの計時信号の１／４の段数から取り出すようにすればよいので、信号の生成が容易になるという利点がある。
【００６０】
また、タイマリセット制御回路５７および識別制御回路５８を設けているのは、ＡＣ入力のレベルに応じて、プラグ抜け検出用のコンパレータ５６Ｂ（Plugout Comp）の出力ＣＭＰ1とブラウンアウト検出用のコンパレータ５２（Brownout Comp）の出力ＣＭＰ2の状態が、図１４（Ａ）〜（Ｄ）に示すような４つに場合分けされ、それぞれの状態を把握していないと、上記３種類の遅延時間を共通のタイマ回路で計時する場合にタイマをリセットするタイミングの設定が困難になるためである。具体的には、例えばブラウンアウトを検出している間にディスチャージ遅延時間の計時を開始するためにタイマ回路５４’がリセットされてしまうと、ブラウンアウト検出遅延時間の計時が中断されてしまうので、そのような動作は回避する必要がある。
図１０に示されているブラウンアウト＆プラグ抜け検出回路５０においては、上記のような４つの状態を把握してそれぞれの状態に応じてタイマ回路５４’をリセットすることで、ブラウンアウト状態とプラグ抜け状態を正確に検出することができるようになっている。
【００６１】
図１５には、ＡＣ入力が充分に高い状態で電源制御用ＩＣ１３がスイッチング制御動作をしている途中でＡＣ入力が下がってブラウンアウト状態をしばらく継続してから、再びＡＣ入力が充分に高い状態へ遷移しプラグ抜け（Plugout）が発生した場合における電源制御用ＩＣ１３内の各部の電圧波形が示されている。図１５において、ｔ１はＡＣ入力が低下してブラウンアウト状態に入ったタイミング、ｔ２はピークホールド容量のディスチャージタイミング、ｔ３はＡＣ入力が上昇してブラウンアウト状態から抜けたタイミング、ｔ４はプラグ抜けが発生したタイミングである。
図１５から分かるように、タイマ回路５４’のリセットパルスは、タイマリセット制御回路５７のＡＮＤゲートＧ６（図１１）の出力に同期して生成され、結果としてコンパレータ５６Ｂの出力に同期することとなる。しかも、より正確に各種タイマ時間を計測するため、コンパレータ５６Ｂの出力の立上りエッジと立下りエッジのそれぞれでリセットパルスが生成されるようになっている。タイマ回路５４’はリセットパルスが入る度に０から計時動作を開始するように構成されている。
【００６２】
また、図１５から分かるように、ＡＣ入力が低下してブラウンアウト状態に入ったタイミングｔ１からブラウンアウト検出信号がハイレベル変化するタイミングｔ３までの期間Ｔ１と、プラグ抜けが発生したタイミングｔ５からＸコンデンサ放電信号がハイレベルに変化するタイミングｔ６までの期間Ｔ２においては、タイマ回路５４’のリセットパルスは生成されない。これによって、タイマ回路５４’は、タイミングｔ１からブラウンアウト検出のための遅延時間Ｔd3を計時し、タイミングｔ５からプラグ抜け検出のための遅延時間Ｔd2を計時し、それぞれ対応する信号を変化させることができるようになっている。また、ブラウンアウト状態に入ったタイミングｔ１から、ピークホールド回路５６Ａのディスチャージの遅延時間Ｔd1を経過したタイミングｔ２で、ピークホールド容量のディスチャージ信号（パルス）dischargeが出力される。
【００６３】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態（図１０）では、タイマ回路５４の後段の識別制御回路５８から出力されるＸコンデンサの放電信号ＸＣＤで直接放電用スイッチＳｄを制御しているが、図１０に破線で示すようにＸコンデンサの放電信号ＸＣＤを起動制御回路４１へ入れ、起動制御回路４１のロジックで生成した制御信号で放電用スイッチＳｄを制御するように構成しても良い。また、前記実施形態では、トランスの一次側巻線に間欠的に電流を流すスイッチングトランジスタＳＷを、電源制御用ＩＣ１３とは別個の素子としているが、このスイッチングトランジスタＳＷを電源制御用ＩＣ１３に取り込んで、１つの半導体集積回路として構成してもよい。
【００６４】
さらに、前記実施形態では、本発明をフライバック方式のＡＣ−ＤＣコンバータを構成する電源制御用ＩＣに適用した場合について説明したが、本発明はフォワード型や疑似共振型のＡＣ−ＤＣコンバータさらには一次側で取得した情報のみで二次側の出力電圧の制御を行うＰＳＲ(Primary Side Regulation)方式のＡＣ−ＤＣコンバータを構成する電源制御用ＩＣにも適用することができる。
【符号の説明】
【００６５】
１１…フィルタ、１２…ダイオード・ブリッジ回路（整流回路）、１３…スイッチング電源制御用半導体装置（電源制御用ＩＣ）、１４…二次側検出回路（検出用ＩＣ）、１５ａ…フォトカプラの発光側ダイオード、１５ｂ…フォトカプラの受光側トランジスタ、３１…発振回路、３２…クロック生成回路、３４…ドライバ（駆動回路）、３５…アンプ（非反転増幅回路）、３６ａ…過電流検出用コンパレータ（過電流検出回路）、３６ｂ…電圧／電流制御用コンパレータ（電圧／電流制御回路）、３７…波形生成回路、３８…周波数制御回路、４０…起動回路、４１…起動制御回路、４２…分圧回路、４３…コンパレータ、４４…動作開始回路、４５…分圧回路、４６…コンパレータ（動作停止回路）、５０…ブラウンアウト検出回路、５１…分圧回路、５２…コンパレータ（電圧比較回路）、５４…タイマ＆検出信号生成回路、５４’…タイマ回路、Ｓ０…起動スイッチ、ＨＶ…高圧入力起動端子、ＶＤＤ…電源電圧端子（電源端子）
【図１】
2020068579.tif 000003
【図２】
2020068579.tif 000004
【図３】
2020068579.tif 000005
【図４】
2020068579.tif 000006
【図５】
2020068579.tif 000007
【図６】
2020068579.tif 000008
【図７】
2020068579.tif 000009
【図８】
2020068579.tif 000010
【図９】
2020068579.tif 000011
【図１０】
2020068579.tif 000012
【図１１】
2020068579.tif 000013
【図１２】
2020068579.tif 000014
【図１３】
2020068579.tif 000015
【図１４】
2020068579.tif 000016
【図１５】
2020068579.tif 000017