(57)【要約】【課題】他の部品と厚みが異なる半導体デバイスの表裏面への電気的接続を容易に行うことができる半導体モジュールを提供する。【解決手段】本発明の一形態に係る半導体モジュールは、ベース基板と、第１の半導体部品と、第２の半導体部品とを具備する。ベース基板は、第１の実装領域と第２の実装領域とを含む実装面を有する第１の誘電体フィルムと、電極層とを有する。第１の半導体部品は、第１の実装領域に搭載される。第２の半導体部品は、第２の実装領域に搭載される。第２の半導体部品は、縦型パワー半導体素子と、導電性のシムと、配線基板とを有する。縦型パワー半導体素子は、電極層に接続される第１の端子を含む第１の面と、第１の端子と電気的に接続可能な第２の端子とを含む第２の面とを有する。シムは、電極層に接続される。配線基板は、シムと第２の端子とを電気的に接続する。【選択図】図１
2020013877.tif 000002
【特許請求の範囲】
【請求項１】
第１の実装領域と第２の実装領域とを含む実装面を有する第１の誘電体フィルムと、電極層とを有するベース基板と、
前記第１の実装領域に搭載された第１の半導体部品と、
前記電極層に接続される第１の端子を含む第１の面と第２の端子を含む第２の面とを有する縦型パワー半導体素子と、前記電極層に接続される導電性のシムと、前記シムと前記第２の端子とを電気的に接続する配線基板と、を有し、前記第２の実装領域に搭載された第２の半導体部品と
を具備する半導体モジュール。
【請求項２】
請求項１に記載の半導体モジュールであって、
前記配線基板は、前記縦型パワー半導体素子と前記シムとを支持する第２の誘電体フィルムと、前記誘電体フィルムに設けられ前記シムと前記第２の端子との間を接続する配線層とを有する
半導体モジュール。
【請求項３】
請求項２に記載の半導体モジュールであって、
前記配線層は、前記縦型パワー半導体素子と前記シムとにそれぞれ接続され前記第２の誘電体フィルムを貫通する複数のビアと、前記複数のビアを相互に接続し前記第２の誘電体フィルム上に配置された金属層と、を有する
半導体モジュール。
【請求項４】
請求項２に記載の半導体モジュールであって、
前記配線層は、前記縦型半導体素子と前記シムとにそれぞれ接続された複数の端子部と、前記複数の端子部と前記第２の誘電体フィルムとの間に配置された金属層と、を有する
半導体モジュール。
【請求項５】
請求項２〜４のいずれか１つに記載の半導体モジュールであって、
前記シムは、前記第２の誘電体フィルムに支持され前記縦型パワー半導体素子の周囲に配置された複数のシムを含み、
前記複数のシムのうち少なくとも１つが前記電極層と前記第２の端子との間を電気的に接続する
半導体モジュール
【請求項６】
請求項２〜５のいずれか１つに記載の半導体モジュールであって、
前記第１の誘電体フィルムおよび前記第２の誘電体フィルムは、ポリイミドフィルムである
半導体モジュール。
【請求項７】
請求項１〜６のいずれか１つに記載の半導体モジュールであって、
前記縦型パワー半導体素子は、前記電極層に接続され前記第１の端子と前記第２の端子との間の電気的接続を制御する第３の端子をさらに有する
半導体モジュール。
【請求項８】
請求項１〜７のいずれか１つに記載の半導体モジュールであって、
前記第２の半導体部品は、前記縦型パワー半導体素子と、前記シムと、前記配線基板とを封止するパッケージ本体を有するパッケージ部品である
半導体モジュール。
【請求項９】
請求項１〜８のいずれか１つに記載の半導体モジュールであって、
前記第１の実装領域および前記第２の実装領域の少なくとも一方を封止する封止層をさらに具備する
半導体モジュール。
【請求項１０】
請求項１〜９のいずれか１つに記載の半導体モジュールであって、
前記実装面に配置され、前記第１の実装領域と前記第２の実装領域とを区画する隔壁部材をさらに具備する
半導体モジュール。
【請求項１１】
請求項９または１０に記載の半導体モジュールであって、
前記封止層は、前記第１の実装領域を被覆する第１の封止部と、前記第２の実装領域を被覆する第２の封止部とを有する
半導体モジュール。
【請求項１２】
請求項１〜１１のいずれか１つに記載の半導体モジュールであって、
前記誘電体フィルムは、前記実装面とは反対側の電極形成面をさらに有し、
前記電極層は、前記電極形成面に設けられ、前記第１の誘電体フィルムを介して前記第１の半導体部品および前記第２の半導体部品に電気的に接続される
半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型パワー半導体デバイスを含む半導体モジュールに関する。
【背景技術】
【０００２】
近年、ＰＯＬ（Power Over Lay）と称される表面実装集積型パワーモジュールが知られている。この種の半導体モジュールは、典型的には、ポリイミド等の誘電体フィルム、誘電体フィルムの一方の面に搭載されたパワー系半導体素子や受動部品等の回路部品、上記誘電体フィルムの他方の面に配置された電極層、回路部品を被覆する封止層等を備える。
【０００３】
上記半導体モジュールによれば、回路部品が誘電体フィルムを介して電極層に電気的に接続されるため、部品の高集積化、配線長の短縮化を図れるとともに、絶縁耐圧を確保しつつ薄型化及び小型化が図れるパワー系半導体モジュールを実現することができる。さらに、電極形状の設計自由度が高く、大電流の通電を制御するパワー系半導体素子における電極端子を任意の形状、大きさに形成することが可能である。
【０００４】
例えば特許文献１には、複数の半導体デバイスがポリイミド層からなる第１および第２の誘電体層の間に埋め込み材料で一様に封止された半導体デバイスパッケージが開示されている。第１の誘電体層および第２の誘電体層には、半導体部品の表裏面に電気的に接続される金属インターコネクトが形成されており、これによりパッケージ構造内に電気的および熱的接続部／経路部を設けるようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−１７０８５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の構成では、厚みが異なる複数の半導体デバイスを第１の誘電体層の上に配置すると、薄い方の半導体デバイスと第２の誘電体層との間に隙間が発生するため、スペーサ等を用いて各半導体デバイスの厚みを合わせる必要がある。一方、上記隙間を埋め込み材料で充填し、その充填領域にビアを形成しようとすると、工数の増大と工程の複雑化が問題となる。
【０００７】
以上のような事情に鑑み、本発明の目的は、他の部品と厚みが異なる半導体デバイスの表裏面への電気的接続を容易に行うことができる半導体モジュールを提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の一形態に係る半導体モジュールは、ベース基板と、第１の半導体部品と、第２の半導体部品とを具備する。
前記ベース基板は、第１の実装領域と第２の実装領域とを含む実装面を有する第１の誘電体フィルムと、電極層とを有する。
前記第１の半導体部品は、前記第１の実装領域に搭載される。
前記第２の半導体部品は、前記第２の実装領域に搭載される。前記第２の半導体部品は、縦型パワー半導体素子と、導電性のシムと、配線基板とを有する。前記縦型パワー半導体素子は、前記電極層に接続される第１の端子を含む第１の面と、第２の端子を含む第２の面とを有する。前記シムは、前記電極層に接続される。前記配線基板は、前記シムと前記第２の端子とを電気的に接続する。
【０００９】
上記半導体モジュールにおいて、第２の半導体部品は、導電性のシムと配線基板を介して縦型パワー半導体素子の第１および第２の端子を電極層に電気的に接続する。これにより、第２の半導体部品が第１の半導体部品と厚みが異なる場合においても、第１の端子および第２の端子に対する電気的接続を容易に行うことができる。
【００１０】
前記配線基板は、前記縦型パワー半導体素子と前記シムとを支持する第２の誘電体フィルムと、前記誘電体フィルムに設けられ前記シムと前記第２の端子との間を接続する配線層とを有してもよい。
【００１１】
前記シムは、前記第２の誘電体フィルムに支持され前記縦型パワー半導体素子の周囲に配置された複数のシムを含んでもよい。この場合、前記複数のシムのうち少なくとも１つが前記電極層と前記第２の端子との間を電気的に接続するように構成されてもよい。
【００１２】
前記第１の誘電体フィルムおよび前記第２の誘電体フィルムは、ポリイミドフィルムであってもよい。
【００１３】
前記縦型パワー半導体素子は、第３の端子をさらに有してもよい。前記第３の端子は、前記電極層に接続され前記第１の端子と前記第２の端子との間の電気的接続を制御する。
【００１４】
前記第２の半導体部品は、前記縦型パワー半導体素子と、前記シムと、前記配線基板とを封止するパッケージ本体を有するパッケージ部品であってもよい。
【００１５】
前記半導体モジュールは、前記第１の実装領域および前記第２の実装領域の少なくとも一方を封止する封止層をさらに具備してもよい。
【００１６】
前記半導体モジュールは、隔壁部材をさらに具備してもよい。前記隔壁部材は、前記実装面に配置され、前記第１の実装領域と前記第２の実装領域とを区画する。
【００１７】
前記封止層は、前記第１の実装領域を被覆する第１の封止部と、前記第２の実装領域を被覆する第２の封止部とを有してもよい。
【００１８】
前記誘電体フィルムは、前記実装面とは反対側の電極形成面をさらに有してもよい。前記電極層は、前記電極形成面に設けられ、前記第１の誘電体フィルムを介して前記第１の半導体部品および前記第２の半導体部品に電気的に接続される。
【発明の効果】
【００１９】
以上述べたように、本発明によれば、他の部品と厚みが異なる半導体デバイスの表裏面への電気的接続を容易に行うことができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態に係る半導体モジュールの構成を示す概略断面図である。
【図２】図１に示す半導体モジュールの概略平面図である。
【図３】上記半導体モジュールにおける第２の半導体部品の内部構造の構成例を示す模式図である。
【図４】比較例に係る半導体モジュールの構成を示す概略断面図である。
【図５】本発明の第２の実施形態に係る半導体モジュールの構成を示す概略断面図である。
【図６】本発明の第３の実施形態に係る半導体モジュールの構成を示す概略断面図である。
【図７】図６に示す半導体モジュールの概略平面図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照しながら、本発明の実施形態を説明する。
【００２２】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る半導体モジュール１００の構成を示す概略断面図、図２は、半導体モジュール１００の概略平面図である。図においてＸ軸、Ｙ軸およびＺ軸は相互に直交する３軸方向を示しており、Ｚ軸は、半導体モジュール１００の厚み（高さ）方向に相当する。
【００２３】
本実施形態の半導体モジュール１００は、第１の半導体部品１０と、第２の半導体部品２０と、これらを支持するベース基板３０とを備える。
【００２４】
ベース基板３０は、誘電体フィルム３１（第１の誘電体フィルム）を有する。誘電体フィルム３１は、可撓性を有する所定厚みの電気絶縁性樹脂材料で構成される。本実施形態において誘電体フィルム３１は、厚みが２５μｍのポリイミドフィルムで構成される。ポリイミドは、加工性、絶縁耐圧特性、耐薬品性等の観点から非常に有利である。
【００２５】
これに限られず、誘電体フィルム３１の厚みは、材料の誘電率や要求される絶縁耐圧の大きさ等に応じて適宜設定可能であり、例えば、２０μｍ以上５０μｍ程度以下の範囲で適宜選択される。誘電体材料もポリイミドに限られず、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリスルフォン、液晶ポリマ等の適宜の材料が採用可能である。
【００２６】
誘電体フィルム３１の形状も特に限定されず、典型的には矩形状に形成される（図２参照）。誘電体フィルム３１の平面の大きさは、第１の半導体部品１０および第２の半導体部品２０を搭載できる大きさであれば特に限定されず、例えば、Ｘ軸方向およびＹ軸方向に平行な辺の長さがそれぞれ１０ｍｍ以上５００ｍｍ以下の長さを有する。
【００２７】
誘電体フィルム３１は、第１の半導体部品１０および第２の半導体部品２０が搭載される実装面３１ａと、その反対側の電極形成面３１ｂとを有する。実装面３１ａは、第１の半導体部品１０が搭載される第１の実装領域ａ１と、第２の半導体部品２０が搭載される第２の実装領域ａ２とを有する。実装面３１ａに搭載される部品は、第１の半導体部品１０および第２の半導体部品２０に限られず、これらを駆動する制御ＩＣやコンデンサ等の受動部品などが含まれてもよい。以下、実装面３１ａに搭載される各部品を回路部品とも総称する。
【００２８】
実装面３１ａには接着層３３を介して第１の半導体部品１０および第２の半導体部品２０を含む複数の回路部品が搭載されており、電極形成面３１ｂには誘電体フィルム３１を介して上記回路部品と電気的に接続される電極層３２が配置されている。
【００２９】
接着層３３は、実装面３１ａに塗布された液状または流動性のある接着剤あるいはフィルム状の接着シートである。接着層３３の種類は特に限定されず、エポキシ系、アクリル系等の適宜の絶縁性樹脂材料で構成される。接着層３３の厚みは特に限定されず、例えば、１５μｍである。更には、駆動時の温度上昇を考慮し、耐熱性が高いものが好ましい。なお、接着層３３は、実装面３１ａの全面に設けられてもよいし、回路部品の実装エリアに選択的に設けられてもよい。
【００３０】
電極層３２は、誘電体フィルム３１における電極形成面３１ｂ上に配置され、典型的には、Ｃｕ（銅）等を主体とした金属めっき層で構成される。電極層３２は、誘電体フィルム３１を介して上記回路部品と電気的に接続される層間接続部としてのビアＶを有する。
【００３１】
電極層３２の形成に際しては、まず、誘電体フィルム３１の実装面３１ａ上に搭載された各回路部品（第１の半導体部品１０、第２の半導体部品２０）の電極端子に向けて電極形成面３１ｂ側からレーザ光が照射される。これにより、誘電体フィルム３１および接着層３３が穿設され、各電極端子が電極形成面３１ｂ側へ露出する。続いて、スパッタ法により、シード層となる導体層が電極形成面３１ｂに形成された後、電解めっき法により所定厚みの銅めっき層が形成される。これにより、回路部品と接続されるビアＶを含む電極層３２が形成される。
【００３２】
シード層となる導体層の形成には、スパッタ法に限られず、無電解めっき法が採用されてもよい。電極層３２の厚み（電極形成面３１ｂからの厚み）は特に限定されず、例えば、５０μｍ以上１００μｍ程度以下である。これにより、電極層３２の電流特性と生産性とを確保することができる。また、電極層３２を厚くすればするほど大電流に対応でき、放熱性も向上する。したがって、回路部品から発生する熱のヒートシンクとして、また、放熱電極として電極層３２を機能させることができる。
【００３３】
なお、電極層３２がＣｕめっきで構成される場合、表面には、酸化防止の被膜が少なくとも一層設けられるのが好ましい。被膜としては、例えば、Ｎｉ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕなどが挙げられる。電極層３２は、はんだ等の接合材を介して、マザーボード５０に搭載される外部端子として機能する。
【００３４】
電極層３２の形成に用いられるめっき法には、誘電体フィルム３１の全体にめっき層を形成した後、必要部位を残して除去するサブストラクティブ法のほか、誘電体フィルム３１に形成しためっきレジストを介して必要部位のみを選択的にめっきするアディティブ法（サブアディティブ法）が採用可能である。ここでは前者が採用されており、電極層３２は、フォトリソグラフィ技術を用いて所定形状の複数の電極部３２Ｅにパターニングされる。
【００３５】
第１の半導体部品１０は、実装面３１ａの第１の実装領域ａ１に搭載され、接着層３３に保持される。第１の半導体部品１０は、典型的には、ＩＣ部品で構成される。第１の半導体部品１０は、ベアチップ部品でもよいしパッケージ部品でもよい。第１の半導体部品１０の能動面（実装面３１ａに対向する面）には、電極層３２のビアＶに接続される複数の電極パッドＰが配置される。
【００３６】
第１の半導体部品１０の非能動面（能動面とは反対側の面）には、放熱用のヒートシンクがはんだ等の接合材を介して接合されていてもよい。このヒートシンクは、導電材料、例えばＣｕやＡｌを主材料とし、金属板であっても、またはメッキやスパッタによる厚い金属または合金被膜でも良い。またセラミック基板にＣｕが貼り合わされた、ＤＢＣ（ＤＢＡ）と称する基板を上記非能動面に貼り合せて放熱させても良い。
【００３７】
第２の半導体部品２０は、実装面３１ａの第２の実装領域ａ２に搭載され、接着層３３に保持される。第２の半導体部品２０は、縦型パワー半導体素子２１と、導電性のシム２２と、配線基板２３とを有する。
【００３８】
縦型パワー半導体素子２１（以下、単に半導体素子ともいう）は、素子の厚み方向に電流を流す大電流用のパワートランジスタであるが、これに限られず、パワーダイオードなどの他のパワー系半導体デバイスであってもよい。パワートランジスタには、Ｓｉ、ＳｉＣ、ＧａＮなどからなるバイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴなどを含む。第２の半導体部品２０は、ベアチップ部品でもよいしパッケージ部品でもよい。
【００３９】
半導体素子２１は、実装面３１ａに対向する第１の面２１ａと、その反対側の第２の面２１ｂとを有する。第１の面２１ａは、電極層３２に接続される第１の端子Ｓを含み、第２の面２１ｂは、第１の端子Ｓと電気的に接続可能な第２の端子Ｄとを含む。第１の面２１ａはさらに、第１の端子Ｓと第２の端子Ｄとの間の電気的接続を制御する第３の端子Ｇをさらに有する。
【００４０】
ここで、第１の端子Ｓおよび第２の端子Ｄは、大電流が流れ出る、または流れ入る通電端子であり、それぞれソース端子およびドレイン端子に相当し、第２の端子Ｄは、半導体素子２１の第２の面２１ｂに複数配置されている。第３の端子Ｇは、制御端子としてのゲート端子に相当し、電極層３２のうちゲート端子用の電極部に電気的に接続される。第２の端子Ｄは、配線基板２３、シム２２および電極層３２を介して第１の半導体部品１０の複数の電極パッドＰの一部と電気的に接続される。
【００４１】
シム２２は、典型的には、Ｃｕ等の電気良導体で構成された金属ブロックで構成される。
シム２２は、半導体素子２１の周囲に配置され、一端が実装面３１ａの所定のビアＶに接続され、他端が配線基板２３の配線層２３ｗに接続される。シム２２は、半導体素子２１と同一またはほぼ同一の厚みで形成される。これにより、配線基板２３を大きく変形させることなく、シム２２と半導体素子２１との間の電気的な接続が可能となる。
【００４２】
シム２２の表面は、Ｓｎ、Ｎｉ、Ａｇなどの金属被膜（めっき）で被覆される。当該被膜は、シム２２の表面全域に形成されるが、これに限られず、実装面３１ａのビアＶおよび配線基板２３の配線層２３ｗに接続される２つの面だけに形成されてもよい。この場合、両面に被膜を形成したＣｕ板をダイシング加工することで、被膜付きのシム２２を作製することができる。
【００４３】
配線基板２３は、誘電体フィルム２３ｆ（第２の誘電体フィルム）と配線層２３ｗとの積層構造を有する。
【００４４】
誘電体フィルム２３ｆは、ベース基板３０を構成する誘電体フィルム３１と同様に、可撓性を有する所定厚みの電気絶縁性樹脂材料で構成される。本実施形態において誘電体フィルム２３ｆは、厚みが２５μｍのポリイミドフィルムで構成される。ポリイミドは、加工性、絶縁耐圧特性、耐薬品性等の観点から非常に有利である。
【００４５】
これに限られず、誘電体フィルム２３ｆの厚みは、材料の誘電率や要求される絶縁耐圧の大きさ等に応じて適宜設定可能であり、例えば、２０μｍ以上５０μｍ程度以下の範囲で適宜選択される。誘電体材料もポリイミドに限られず、例えば、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリスルフォン、液晶ポリマ等の適宜の材料が採用可能である。
【００４６】
誘電体フィルム２３ｆの形状も特に限定されず、典型的には矩形状に形成される。誘電体フィルム２３ｆの平面の大きさは、半導体素子２１の第２の面２１ｂとシム２２との間の良好な電気的接続を確保できる大きさであれば特に限定されない。例えば、誘電体フィルム２３ｆは、第２の端子Ｄとシム２２との間を部分的に接続する短冊状フィルムであってもよいし、第２の面２１ｂの全域とシム２２との間を包括的に接続する幅広フィルムであってもよい。
【００４７】
誘電体フィルム２３ｆは、接着層２５を介して半導体素子２１を保持する。接着層３３は、誘電体フィルム２３ｆに塗布された液状または流動性のある接着剤あるいはフィルム状の接着シートである。接着層２５の種類は特に限定されず、エポキシ系、アクリル系等の適宜の絶縁性樹脂材料で構成される。接着層２５の厚みは特に限定されず、例えば、１５μｍである。更には、駆動時の温度上昇を考慮し、耐熱性が高いものが好ましい。なお、接着層２５は、誘電体フィルム２３ｆの全面に設けられてもよいし、半導体素子２１の実装エリアに選択的に設けられてもよい。
【００４８】
配線層２３ｗは、誘電体フィルム２３ｆに設けられ、シム２２と半導体素子２１の第２の端子Ｄとの間を電気的に接続する。本実施形態において配線層２３ｗは、複数のビアｗ１と、金属層ｗ２とを有する。複数のビアｗ１は、半導体素子２１とシム２２とにそれぞれ接続され、誘電体フィルム２３ｆを貫通する。金属層ｗ２は、誘電体フィルム２３ｆの接着層２５側とは反対側の主面に設けられ、複数のビアｗ１を相互に接続する。
【００４９】
配線層２３ｗは、電極層３２の形成方法と同様な手法で形成可能である。誘電体フィルム２３ｆの接着層２５上に搭載された半導体素子２１の第２の端子Ｄに向けて誘電体フィルム２３ｆの接着層２５側とは反対の面側からレーザ光が照射される。これにより、誘電体フィルム２３ｆおよび接着層２５が穿設され、第２の端子Ｄが露出する。続いて、スパッタ法により、シード層となる導体層が誘電体フィルム２３ｆの上記反対の面に形成された後、電解めっき法により所定厚みの銅めっき層が形成される。これにより、半導体素子２１と接続されるビアｗ１を含む金属層ｗ２が形成される。金属層ｗ２の厚みは特に限定されず、厚みが大きいほど半導体素子２１の放熱効果を高めるヒートシンクとしての機能を向上させることができる。
【００５０】
誘電体フィルム２３ｆにビアｗ１および金属層ｗ２からなる配線層２３ｗが形成されることにより、半導体素子２１の第２の端子Ｄを配線層２３ｗおよびシム２２を介して電極層３２へ電気的に接続することが可能となる。また、半導体素子２１は、ベース基板３０側の電極層３２と配線基板２３側の金属層ｗ２との間に挟まれるため、これら電極層３２および金属層ｗ２を比較的厚めに形成することで、半導体素子２１の放熱性を飛躍的に高めて半導体素子２１を安定に駆動させることができる。
【００５１】
シム２２は、配線基板２３に支持される。シム２２は、単数でもよいし、複数でもよい。シム２２の形状も特に限定されず、角柱状、円柱状などの柱状のブロック体でもよいし、少なくとも一軸方向に連続した長手状、Ｌ字状あるいは環状のブロック体などであってもよい。
【００５２】
図３（ａ）〜（ｇ）は、シム２２の形態の幾つかの例を示す実装面側の概略平面図である。
（ａ）は、半導体素子２１の一辺に沿って長手状のシム２２が配置された例を示し、（ｂ）および（ｃ）は、半導体素子２１の一辺側に１つ又は２つの柱状のシム２２がそれぞれ配置された例を示す。（ｄ）および（ｅ）は、半導体素子２１の隣接する２辺にＬ字状のシム２２あるいは複数の柱状のシム２２がそれぞれ配置された例を示し、（ｆ）および（ｇ）は、半導体素子２１の周囲に矩形環状のシム２２あるいは複数の柱状のシム２２がそれぞれ配置された例を示している。なお各図において符号２４は、パッケージ本体（後述）である。
【００５３】
シム２２は、Ｃｕなどの金属ブロックで構成されているため、電極としての機能のほか、半導体素子２１からの熱を吸収するヒートシンクとしての機能をも有する。この場合、図３（ｃ）、（ｅ）および（ｇ）においては複数のシム２２が配置された例を示しているが、これら複数のシム２２のうち少なくとも１つが電極層３２と第２の端子Ｄとの間を電気的に接続するように配線層２３ｗが形成されていてもよい。この場合、第２の端子Ｄに接続されていないシム２２は、ダミー端子として機能する。
【００５４】
第２の半導体部品２０は、パッケージ本体２４をさらに有してもよい。これにより、半導体部品２０のハンドリング性が高められ、ベース基板３０への実装性および半導体素子２１の封止性を高めることができる。この場合、放熱性の観点から、金属層２３ｗあるいはシム２２が外側に露出するようにパッケージ本体２４が形成されてもよい。
【００５５】
第２の半導体部品２０は、図１に示すように、第１の半導体部品１０よりも大きな厚みで構成されるが、これに限られず、第１の半導体部品１０よりも小さな厚みであってもよいし、第１の半導体部品１０と同一の厚みであってもよい。また、第２の半導体部品２０の平面形状及び大きさも特に限定されず、図２に示すように、第１の半導体部品１０と同一の形状および大きさに形成されてもよいし、第１の半導体部品１０と異なる形状で、第１の半導体部品１０よりも大きなサイズで形成されてもよいし、小さなサイズで形成されてもよい。
【００５６】
半導体モジュール１００は、第１の実装領域ａ１および第２の実装領域ａ２の少なくとも一方を封止する封止層４０をさらに備える。本実施形態において封止層４０は、第１の実装領域ａ１および第２の実装領域ａ２を含む実装面３１ａの全域に封止層４０が設けられる。
【００５７】
封止層４０は、典型的には、エポキシ系の合成樹脂材料で構成され、水分等を含む外気が第１の半導体部品１０および第２の半導体部品２０に接することを防止する。本実施形態では、封止層４０の厚みは、第１の半導体部品１０の厚みよりも大きく、第２の半導体部品２０の厚みと同じかそれよりも小さい厚みで形成される。これにより、第１の半導体部品１０に関してはオーバーモールドの形態で封止層４０が形成されるとともに、第２の半導体部品２０に関しては金属層ｗ２を外部へ露出させて放熱性を半導体素子２１の放熱性を高めることができる。
【００５８】
これに限られず、封止層４０は、第１の半導体部品１０の上面が露出する厚みで形成されてもよい（エクスポーズドモールド）。この場合、露出した第１の半導体部品１０の上面は、ヒートシンクの接合領域等として用いることで、第１の半導体部品１０の放熱性を高めることができる。さらに上述の例に限られず、封止層４０は、第１の半導体部品１０および第２の半導体部品２０の双方を被覆できる厚みで形成されてもよい。
【００５９】
以上のように構成される本実施形態の半導体モジュール１００において、第２の半導体部品２０は、導電性のシム２２と配線基板２３を介して半導体素子２１の第１および第２の端子Ｓ２，Ｄ２を電極層３２に電気的に接続する。これにより、第２の半導体部品２０が第１の半導体部品１０と厚みが異なる場合においても、第１の端子Ｓ２および第２の端子Ｄ２に対する電気的接続を容易に行うことができる。
【００６０】
例えば図４に概略的に示すように、２つの半導体デバイスＳＤ１，ＳＤ２を第１の誘電体フィルムＦ１および第２の誘電体フィルムＦ２により挟み込んだ半導体モジュール１においては、半導体デバイスＳＤ２が縦型パワー半導体素子である場合、第２の誘電体フィルムＦ２には、半導体デバイスＳＤ２の上面の端子部にビアＶ１を介して引き出すための配線層ＥＬ２と、配線層ＥＬ２を第１の誘電体フィルムＦ１上の電極層ＥＬ１に接続するための層間ビアＶ２が設けられる。このとき、半導体デバイスＳＤ２が半導体デバイスＳＤ１よりも薄いと、半導体デバイスＳＤ２と第２の誘電体フィルムＦ２との間に隙間が発生するため、半導体デバイスＳＤ２の上面の端子部と第２の誘電体フィルムＦ２との間にスペーサ（シムＳＨ）を配置して半導体デバイスＳＤ１との厚みを合わせる必要がある。このため、当該構造の半導体モジュール１においては、半導体デバイスＳＤ１，ＳＤ２の厚みが異なると、電極層ＥＬ１に対する配線の形成工数の増大と工程の複雑化が問題となる。
【００６１】
これに対して本実施形態の半導体モジュール１００において、第２の半導体部品２０は、縦型パワー半導体素子２１の第２の端子Ｄをベース基板３０の実装面３１ａに電気的に接続するシム２２および配線基板２３を有するため、第１の半導体部品１０の厚みと異なる場合においても第２の半導体部品２０の各端子の電気的接続が容易となる。
【００６２】
さらに、上記構成の第２の半導体部品２０をあらかじめ準備しておくことで、当該第２の半導体部品２０を第１の半導体部品１０とともにベース基板３０へ実装するだけで半導体モジュール１００を製造することができるため、モジュール全体の構成の簡素化と製造工数の大幅な削減が可能となるとともに、実装後の配線の形成工程が不要となるため歩留りの向上を図ることができる。
【００６３】
さらに本実施形態によれば、第２の半導体部品２０が金属層ｗ２を含む配線基板２３を備えているため、ベース基板３０上に搭載された発熱性の半導体素子２１を電極層３２と金属層ｗ２とにより挟み込むことができ、半導体素子２１の放熱性の向上と外部応力や熱応力に対する半導体素子２１の耐変形性を高めて、半導体素子２１の安定した駆動を確保することができる。
【００６４】
＜第２の実施形態＞
図５は、本発明の第２の実施形態に係る半導体モジュール２００の構成を示す概略断面図である。以下、第１の実施形態と異なる構成について主に説明し、第１の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
【００６５】
本実施形態の半導体モジュール２００は、第２の半導体部品２２０の構成が第１の実施形態と異なる。すなわち、本実施形態における第２の半導体部品２２０は、配線層２３ｗを誘電体フィルム２３ｆと半導体素子２１との間に配置された金属層ｗ２で構成することで、ビアを介さずに配線層２３ｗを直接半導体素子２１の第２の端子Ｄ（ドレイン端子）に接続している。これにより、金属層ｗ２を半導体素子２１により近接させることができるため、半導体素子２１の放熱性を高めることができる。
【００６６】
＜第３の実施形態＞
図６は、本発明の第３の実施形態に係る半導体モジュール３００の構成を示す概略断面図、図７はその概略平面図である。以下、第１の実施形態と異なる構成について主に説明し、第１の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
【００６７】
本実施形態の半導体モジュール３００は、第１の実施形態と同様に、第１の半導体部品１０と、第２の半導体部品２０と、ベース基板３０とを備える。本実施形態では、半導体モジュール３００が隔壁部材６０を備える点で、第１の実施形態と異なる。
【００６８】
隔壁部材６０は、ベース基板３０の実装面３１ａに配置され、第１の実装領域ａ１と第２の実装領域ａ２とを区画する。図７に示すように、隔壁部材６０は、第１の半導体部品１０を収容する第１の開口部６０ａと、第２の半導体部品２０を収容する第２の開口部６０ｂとを有する矩形の枠体で構成される。隔壁部材６０は、接着層３３によって実装面３１ａに支持される。第１および第２の開口部６０ａ，６０ｂのいずれか一方に封止部が選択的に設けられてもよいし、第１の開口部６０ａの内部には第１の封止部４１が、第２の開口部６０ｂの内部には第２の封止部４２がそれぞれ設けられてもよい。あるいは、第１および第２の開口部６０ａ，６０ｂは、封止部で充填されておらず、空間部を形成してもよい。
【００６９】
例えば、Ｓｉ，ＧａＮ，ＳｉＣ、Ｇａ２Ｏ３、ダイヤモンドなどの半導体材料で構成されたパワー系半導体デバイスにおいては、封止層を構成する樹脂の硬化収縮応力を受けて素子特性が劣化し、目的とするモジュール特性を確保することができない場合がある。その一方で、封止層を省略し、あるいは、封止層を軟質の樹脂材料で構成すると、ベース基板３０の反りを抑制することができない。
【００７０】
そこで本実施形態では、枠状の隔壁部材６０を実装面３１ａに搭載することにより、隔壁部材６０の剛性を利用してベース基板３０の反りや変形を抑制する。これにより、封止部を設けない場合でも、隔壁部材６０により、ベース基板３０の反りや変形を効果的に抑制することができる。
【００７１】
隔壁部材６０を構成する材料は、第１の実装領域ａ１の反りを抑制できる程度のリジッド性を有する材料であれば特に限定されず、導電体でもよいし、非導電体であってもよい。導電体としては、典型的には金属材料で構成され、これにより回路部品（本実施形態では特に、パワー系の第２の半導体部品２０）の放熱パスを形成することができる。金属材料は特に限定されず、Ｃｕ（銅）のような熱伝導度が高く、熱膨張係数が小さい材料が好ましい。隔壁部材６０として、Ｗ（タングステン）やＭｏ（モリブデン）等の高硬度あるいは高融点金属あるいはＣｕ−Ｗ、Ｃｕ−Ｍｏなどの合金材料が採用されてもよく、これにより所望とする剛性を容易に確保することができる。一方、非導電体としては、アルミナ、シリカまたは窒化ボロン等のセラミックス材料が好適である。
【００７２】
隔壁部材６０の形状は矩形に限られず、円形や楕円形の枠状であってもよい。また、隔壁部材６０は枠状に限られず、直線状のものや、Ｌ字型、十字型などの適宜の形状が採用可能である。隔壁部材６０がモジュールの側面から露出するように構成されることで、放熱性に優れた半導体モジュールを構成することができる。
【００７３】
第１の封止部４１には、汎用のエポキシ系の合成樹脂材料を用いることができる。一方、第２の封止部４２には、第１の封止部４１よりも軟質（低弾性率）の樹脂材料エポキシ系の合成樹脂材料よりも軟質の絶縁性樹脂材料、例えば、シリコーン樹脂、比較的低応力のエポキシ樹脂などが用いられてもよい。これにより、パワー系半導体デバイスである半導体素子２１が樹脂の硬化収縮応力を受けて素子特性が劣化することを防止することができる。第２の封止部４２を構成する樹脂材料のヤング率は、例えば、室温で０．０１ＭＰａ以下のゲル状の材料、あるいは、Ｔｇが室温付近の材料を用いることができる。
【００７４】
以上のように本実施形態の半導体モジュール３００においても、上述の第１の実施形態と同様の得ることができる。本実施形態によれば、ベース基板３０の反りを抑制しつつ、封止樹脂の応力に起因する半導体部品１０，２０の素子特性の劣化を抑えることができる。
【００７５】
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
【００７６】
例えば以上の実施形態では、ベース基板３０上に第１および第２の半導体部品１０，２０が搭載された半導体モジュール１００，２００を例に挙げて説明したが、搭載部品はこれらに限られず、制御用にＩＣ部品やコンデンサ等の受動部品も混載されてもよい。
【００７７】
また、以上の第３の実施形態では、隔壁部材６０として第１及び第２の実装領域を囲う共通の枠状部材で構成されたが、それぞれ別個の枠状部材が用いられてもよい。
【符号の説明】
【００７８】
１０…第１の半導体部品
２０，２２０…第２の半導体部品
２１…縦型パワー半導体素子
２１ａ…第１の面
２１ｂ…第２の面
２２…シム
２３…配線基板
２３ｆ…誘電体フィルム
２３ｗ…配線層
３０…ベース基板
３１，２３ｆ…誘電体フィルム
３１ａ…実装面
３１ｂ…電極形成面
３２…電極層
３３…接着層
４０…封止層
４１…第１の封止部
４２…第２の封止部
６０…隔壁部材
１００，２００，３００…半導体モジュール
ａ１…第１の実装領域
ａ２…第２の実装領域
【図１】
2020013877.tif 000003
【図２】
2020013877.tif 000004
【図３】
2020013877.tif 000005
【図４】
2020013877.tif 000006
【図５】
2020013877.tif 000007
【図６】
2020013877.tif 000008
【図７】
2020013877.tif 000009