(57)【要約】      （修正有）【課題】クロック回路と、発振器コントローラーと、発振器とを備える発振周波数制御システムを提供する。【解決手段】発振周波数制御システムであるデジタル集積回路２０は、電源管理回路３８と、ウェイク回路と、発振器２６と、発振器コントローラー２８と、を備える。電源管理回路３８及び発振器２６を停止することでクロック回路をスリープさせる。ウェイク回路は、発振器コントローラー２８を断続的に起動させるために発振器２６を断続的に起動し、クロック回路がスリープしている時に、出力周波数が発振器を２６を制御することで目標周波数に収束されるように動作する。クロック回路は、発振器コントローラー２８に入力される出力用クロック信号を出力する。発振器コントローラー２８は、出力用クロック信号の出力周波数に応じて発振器２６を制御する。【選択図】図１
2020068531.tif 000002
【特許請求の範囲】
【請求項１】
クロック回路と、
出力用クロック信号の出力周波数に応じて発振器を制御するように構成される発振器コントローラーと、
前記クロック回路をクロックするために、前記発振器コントローラーに入力される前記出力用クロック信号を出力するように構成される発振器と、
前記発振器を停止することで前記クロック回路をスリープさせるように構成される電源管理回路と、
前記クロック回路がスリープしている間、前記発振器コントローラは前記発振器を制御することにより前記出力周波数を断続的に目標周波数に収束させるために、前記発振器を断続的に起動するように構成されるウェイク回路と、を備えることを特徴とする発振周波数制御システム。
【請求項２】
前記目標周波数は、基準クロック信号の基準周波数の所定の倍数であることを特徴とする請求項１に記載の発振周波数制御システム。
【請求項３】
前記クロック回路は中央処理ユニートを含むことを特徴とする請求項１に記載の発振周波数制御システム。
【請求項４】
前記電源管理回路は、前記発振器コントローラーをスリープさせることにより前記発振器を停止するように構成され、前記ウェイク回路は、前記発振器コントローラーをウェイクすることにより前記発振器を起動するように構成されることを特徴とする請求項１に記載の発振周波数制御システム。
【請求項５】
前記ウェイク回路はカウンタを含み、前記カウンタは、前記発振器コントローラーが所定のスリープ持続時間をスリープした後、所定のウェイク持続時間にわたって前記発振器コントローラーを周期的にウェイクするように構成されることを特徴とする請求項４に記載の発振周波数制御システム。
【請求項６】
前記カウンタは更に、前記発振器コントローラーにスリープ信号を出力することにより、前記所定のウェイク持続時間の後に前記発振器コントローラーを周期的にスリープさせるように構成され、
前記発振器コントローラーは更に、
前記目標周波数から第１の所定の閾値を超えて外れる前記出力周波数に応じて、前記カウンタが前記スリープ信号を出力することを禁止し、前記発振器コントローラーにウェイク持続が前記所定のウェイク持続時間より大きい延長されたウェイク持続時間を維持させる、および
前記延長されたウェイク持続時間の後に、前記目標周波数から第２の所定の閾値を未満の外れる前記出力周波数に応じて、前記カウンタに前記スリープ信号を出力させるために使用されることを特徴とする請求項５に記載の発振周波数制御システム。
【請求項７】
前記電源管理回路はさらに、
前記発振器コントローラーをスリープさせるときに前記カウンタを起動する、および
前記発振器コントローラーをウェイクして、前記発振器コントローラーをウェイクするときに前記カウンタを停止するために使用されることを特徴とする請求項５に記載の発振周波数制御システム。
【請求項８】
前記所定のスリープ持続時間および前記所定のウェイク持続時間を決定する１つ又は複数の構成パラメータを記憶するように構成される１つ又は複数の構成レジスタをさらに備え、
前記カウンタは、前記構成レジスタから前記構成パラメータを読み取るように構成されることを特徴とする請求項５に記載の発振周波数制御システム。
【請求項９】
前記構成レジスタはさらに、少なくとも１つの他のパラメータを記憶するように構成され、前記少なくとも１つの他のパラメータは、別のスリープ持続時間および別のウェイク持続時間からなる持続時間のグループから選択された少なくとも１つの他の持続時間を決定し、
前記発振器コントローラーはさらに、前記出力用クロック信号の前記出力周波数に応じて、前記カウンタに前記少なくとも１つの構成パラメータではなく前記少なくとも１つの他のパラメータを読み取らせるように構成されることを特徴とする請求項８に記載の発振周波数制御システム。
【請求項１０】
環境温度の変化を感知するように構成されるセンサーをさらに備え、
前記構成レジスタはさらに、少なくとも１つの他のパラメータを記憶するように構成され、前記少なくとも１つの他のパラメータは、別のスリープ持続時間および別のウェイク持続時間からなる持続時間のグループから選択された少なくとも１つの他の持続時間を決定し、
前記センサーは、感知された前記環境温度の変化に応じて、前記カウンタに前記少なくとも１つの構成パラメータではなく前記少なくとも１つの他のパラメータを読み取らせるように構成されることを特徴とする請求項８に記載の発振周波数制御システム。
【請求項１１】
前記ウェイク回路は、センサーを備え、
前記センサーは、環境温度の変化を検知し、および
検知された前記環境温度の変化に応じて、前記発振器を起動するように構成されることを特徴とする請求項１に記載の発振周波数制御システム。
【請求項１２】
前記発振器は第１の発振器であり、
前記センサーは、
温度に敏感な周波数を有する発振信号を出力するように構成された第２の発振器と、前記温度に敏感な周波数の現在の値を前記温度に敏感な周波数の以前の値と比較することにより前記環境温度の変化を感知するように構成された周波数コンパレータと、を含むことを特徴とする請求項１１に記載の発振周波数制御システム。
【請求項１３】
発振器を使用して、クロック回路をクロックするために、発振器コントローラーに入力される出力用クロック信号を出力することと、
前記発振器コントローラーを使用して、前記出力用クロック信号の出力周波数に応じて発振器を制御することと、
電源管理回路を使用して、発振器を停止することでクロック回路をスリープさせることと、
発振器を断続的に起動して、前記クロック回路がスリープしている間、発振器コントローラは発振器を制御することにより出力周波数を断続的に目標周波数に収束させることと、を備えることを特徴とする発振周波数制御方法。
【請求項１４】
前記目標周波数は、基準クロック信号の基準周波数の所定の倍数であることを特徴とする請求項１３に記載の発振周波数制御方法。
【請求項１５】
前記クロック回路は中央処理ユニートを含むことを特徴とする請求項１３に記載の発振周波数制御方法。
【請求項１６】
前記発振器を停止することは、前記発振器コントローラーをスリープさせることで前記発振器を停止ことを含み、前記発振器を起動することは、前記発振器コントローラーをウェイクすることで前記発振器を起動することを含むことを特徴とする請求項１３に記載の発振周波数制御方法。
【請求項１７】
前記発振器コントローラーをウェイクすることは、前記発振器コントローラーが所定のスリープ持続時間をスリープした後に、カウンタを使用して所定のウェイク持続時間にわたって前記発振器コントローラーを周期的にウェイクすることを含むことを特徴とする請求項１６に記載の発振周波数制御方法。
【請求項１８】
前記カウンタを使用して、前記発振器コントローラーにスリープ信号を出力することにより、前記所定のウェイク持続時間の後に前記発振器コントローラーを周期的にスリープさせることと、
前記発振器コントローラーを使用して、第１の所定の閾値を超えて前記目標周波数から外れる前記出力周波数に応じて、前記カウンタが前記スリープ信号を出力することを禁止して、前記発振器コントローラーにウェイクの状態を維持させる延長されたウェイク持続時間が前記所定のウェイク持続時間より大きくなることと、
前記延長されたウェイク時間の後に、前記発振器コントローラーを使用して、前記目標周波数から第２の所定の閾値を未満の外れる前記出力周波数に応じて、前記カウンターに前記スリープ信号を出力させることと、をさらに備えることを特徴とする請求項１７に記載の発振周波数制御方法。
【請求項１９】
前記電源管理回路を使用して、前記発振器コントローラーがスリープする時に、前記カウンタを起動するすることと、
前記電源管理回路を使用して、前記発振器コントローラーをウェイクし、かつ前記発振器コントローラーをウェイクする時に前記カウンターを停止することと、をさらに備えることを特徴とする請求項１７に記載の発振周波数制御方法。
【請求項２０】
１つ又は複数の構成レジスタに前記所定のスリープ持続時間および前記所定のウェイク持続時間を決定する１つ又は複数の構成パラメータを記憶することと、
前記カウンターを使用して、前記構成レジスタから前記構成パラメータを読み取ることと、をさらに備えることを特徴とする請求項１７に記載の発振周波数制御方法。
【請求項２１】
前記構成レジスタに少なくとも１つの別のパラメータを記憶し、前記パラメータは、別のスリープ持続時間および別のウェイク持続時間からなる持続時間のグループから選択された少なくとも１つの他の持続時間を決定することと、
発振器コントローラーを使用して、出力用クロック信号の出力周波数に応じて、カウンタに少なくとも１つの構成パラメータではなく少なくとも１つの他のパラメータを読み取らせることと、をさらに備えることを特徴とする請求項２０に記載の発振周波数制御方法。
【請求項２２】
前記構成レジスタに、少なくとも１つの他のパラメータを記憶し、前記パラメータは、別のスリープ持続時間および別のウェイク持続時間からなる持続時間のグループから選択された少なくとも１つの他の持続時間を決定することと、
センサーを使用して、環境温度の変化を感知して、検知された前記環境温度の変化に応じて、前記カウンタに前記少なくとも１つの構成パラメータではなく少なくとも１つの他のパラメータを読み取らせることと、をさらに備えることを特徴とする請求項２０に記載の発振周波数制御方法。
【請求項２３】
前記発振器を起動することは、
環境温度の変化を感知することと、
検知された前記環境温度の変化に応じて、前記発振器を起動することと、を備えることを特徴とする請求項１３に記載の発振周波数制御方法。
【請求項２４】
前記発振器は第１の発振器であり、
前記環境温度の変化を感知することは、
第２の発振器を使用して、温度に敏感な周波数を有する発振信号を出力することと、
前記温度に敏感な周波数の現在の値を前記温度に敏感な周波数の以前の値と比較することにより前記環境温度の変化を感知することと、を備えることを特徴とする請求項２３に記載の発振周波数制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路の領域に関し、特にデジタル回路に関するものである。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
【特許文献１】米国特許第５,４３８,３００号は、複数のリングに配置された多数の論理ゲートを有するリング発振器を備える周波数逓倍器を記載した。制御入力により、個々の論理ゲートをを選択してリングに接続したり、又は逆にリングから除去したりことができる。追加の論理ゲートが除去されると、リングに残っている論理ゲートにより印加された組み合わせの遅延が減少し、発振器の周波数が増加する。並列に接続された一組のトライステートインバータなどの可変遅延素子は、２つの論理ゲートの間に接続される。発振器は、可変遅延素子により挿入された遅延を制御することによって、微調整される。周波数逓倍器は、周波数コンパレータも備える。基準周波数はＫ分周ユニットを通過し、リング発振器の出力はＮ分周ユニットを通過し、かつＮはＫより大きい。リング発振器から追加の論理ゲートを徐々に除去し、可変遅延素子により印加された遅延を増加することによって、周波数逓倍器を微調整する。粗調整と微調整の終わりに、周波数逓倍器は、基準周波数にＮ/Ｋを掛けた値に近似する周波数にロックされる。周波数逓倍器が周波数にフックされないと、電力を消費しないアイドル状態になる。
【課題を解決するための手段】
【０００３】
本発明のいくつかの実施例にかかる発振周波数制御システムは、クロック回路と、発振器コントローラーと、発振器とを備え、前記発振器は、前記クロック回路をクロックし、前記発振器コントローラーに入力される出力用クロック信号を出力するように構成される。前記発振器コントローラーは、前記出力用クロック信号の出力周波数に応じて前記発振器を制御するように構成される。前記発振周波数制御システムは更に、前記発振器を停止することで前記クロック回路をスリープさせるように構成された電源管理回路と、ウェイク回路とを備え、当該ウェイク回路は、前記発振器コントローラーを断続的に起動させるために前記発振器を断続的に起動し、前記クロック回路がスリープしている時に、前記出力周波数が前記発振器を制御することで目標周波数に収束されるように構成される。
【０００４】
いくつかの実施例において、目標周波数は、基準クロック信号の基準周波数の所定の倍数である。
【０００５】
いくつかの実施例において、クロック回路は中央処理ユニート（ＣＰＵ）を含む。
【０００６】
いくつかの実施例において、電源管理回路は、発振器コントローラーをスリープさせることにより発振器を停止するように構成され、ウェイク回路は、発振器コントローラーをウェイクすることにより発振器を起動するように構成される。
【０００７】
いくつかの実施例において、ウェイク回路はカウンタを含み、当該カウンタは、発振器コントローラーが所定のスリープ持続時間をスリープした後、所定のウェイク持続時間にわたって発振器コントローラーを周期的にウェイクするように構成される。
【０００８】
いくつかの実施例において、カウンタは更に、発振器コントローラーにスリープ信号を出力することにより、所定のウェイク持続時間の後に発振器コントローラーを周期的にスリープさせるように構成され、発振器コントローラーは更に、目標周波数から第１の所定の閾値を超えて外れる出力周波数に応じて、カウンタがスリープ信号を出力することを禁止し、発振器コントローラーにウェイク持続が所定のウェイク持続時間より大きい延長されたウェイク持続時間を維持させ、延長されたウェイク持続時間の後に、目標周波数から第２の所定の閾値を未満の外れる出力周波数に応じて、カウンタにスリープ信号を出力させる。
【０００９】
いくつかの実施例において、電源管理回路は、発振器コントローラーをスリープさせるときにカウンタを起動し、発振器コントローラーをウェイクして、発振器コントローラーをウェイクするときにカウンタを停止するようにさらに構成される。
【００１０】
いくつかの実施例において、発振周波数制御システムはさらに、１つ又は複数の構成レジスタを備え、当該構成レジスタは、所定のスリープ持続時間および所定のウェイク持続時間を決定する１つ又は複数の構成パラメータを記憶するように構成され、カウンタは、構成レジスタから構成パラメータを読み取るように構成される。
【００１１】
いくつかの実施例において、構成レジスタは、さらに少なくとも１つの他のパラメータを記憶するように構成され、当該少なくとも１つの他のパラメータは、別のスリープ持続時間および別のウェイク持続時間からなる持続時間のグループから選択された少なくとも１つの他の持続時間を決定する、発振器コントローラーはさらに、出力用クロック信号の出力周波数に応じて、カウンタに少なくとも１つの構成パラメータではなく少なくとも１つの他のパラメータを読み取らせるように構成される。
【００１２】
いくつかの実施例において、前記発振周波数制御システムはさらに、環境温度の変化を感知するように構成されたセンサーを備え、構成レジスタはさらに、少なくとも１つの他のパラメータを記憶するように構成され、当該少なくとも１つの他のパラメータは、別のスリープ持続時間および別のウェイク持続時間からなる持続時間のグループから選択された少なくとも１つの他の持続時間を決定する、センサーは、感知された環境温度の変化に応じて、カウンタに少なくとも１つの構成パラメータではなく少なくとも１つの他のパラメータを読み取らせるように構成される。
【００１３】
いくつかの実施例において、ウェイク回路は、センサーを備え、当該センサーは、環境温度の変化を検知し、検知された環境温度の変化に応じて、発振器を起動するように構成される。
【００１４】
いくつかの実施例において、発振器は第１の発振器であり、センサーは、温度に敏感な周波数を有する発振信号を出力するように構成された第２の発振器と、温度に敏感な周波数の現在の値を温度に敏感な周波数の以前の値と比較することにより環境温度の変化を感知するように構成された周波数コンパレータと、を含む。
【００１５】
本発明のいくつかの実施例にかかる発振周波数制御方法は、発振器を使用して、クロック回路をクロックするの発振器コントローラーに入力される出力用クロック信号を出力することと、発振器コントローラーを使用して、出力用クロック信号の出力周波数に応じて発振器を制御することとを備え、当該発振周波数制御方法は更に、電源管理回路を使用して、発振器を停止することでクロック回路をスリープさせることと、発振器を断続的に起動して、発振器コントローラーを断続的に作動させ、クロック回路がスリープしている時に、発振器を制御することで出力周波数を目標周波数に収束されることとを備える。
【図面の簡単な説明】
【００１６】
【図１】図１は本発明のいくつかの実施例にかかる集積回路を示す図である。
【図２】図２は本発明のいくつかの実施例にかかる図１の集積回路の状態を示す図である。
【図３】図３は本発明のいくつかの実施例にかかる図１の集積回路の状態遷移の例示的なシーケンスを示す図である。
【発明を実施するための形態】
【００１７】
特許請求の範囲を含む本願の記載において、回路は、指定された機能を実行する時に「起動（ｅｎａｂｌｅ）」と呼ばれ、指定された機能を実行しない時に「停止（ｄｉｓａｂｌｅ）」と呼ばれる。例えば、クロックされない又は論理的に停止される。一部のタイプの回路に対して、特に指定された機能を実行するときに回路が大量の電力を消費する場合、本願では、前記回路を起動するときに「ウェイク」と呼び、停止するときに「アイドル」又は「スリープ」と呼ぶ。
【００１８】
本発明の実施例は、中央処理ユニート（ＣＰＵ）および/または他のデジタル回路をクロックするための周波数逓倍器（ＦＭＵＬ）を提供する。ＦＭＵＬは、電流制御発振器（ＣＣＯ）および発振器コントローラーを含む。ＣＣＯに制御ワードを持続的に出力することにより、発振器コントローラーはＣＣＯを駆動して、ＣＰＵをクロックする出力用クロック信号を出力する。
【００１９】
より具体的には、ＦＭＵＬは、フィードバック制御ループを実装する、これにより、ＣＣＯからの出力用クロック信号が発振器コントローラーにフィードバックされる。このフィードバックに基づいて、発振器コントローラーは、出力用クロック信号の出力周波数ｆ２が特定の目標周波数から大きくはずれないように、必要に応じて制御ワードを持続的に調整する。例えば、発振器コントローラーは、特定の基準周波数ｆ１を持つ基準クロック信号を受信し、ｆ２が目標周波数（Ｎ/Ｋ）*ｆ１に等しいまたはほぼ等しくなるようにＣＣＯを制御する。また、Ｎ/Ｋは事前に定義された乗算係数である。
【００２０】
ＦＭＵＬがウェイクされると、上記フィードバック制御ループを中断することなく実行して、制御ワードを修正することにより出力周波数の偏差を直ちに修正することができる。ただし、ＣＰＵがアイドル状態の場合でも、ＦＭＵＬを連続的に実行すると、大量の電力が消費される場合がある。一方、ＣＰＵがアイドル状態になるとＦＭＵＬをアイドリングし、よって、制御ループを中断すると、出力周波数は、ＦＭＵＬがウェイクされる時に目標周波数から大幅に外れる可能性がある。例えば、ＦＭＣＯがスリープする時のＣＣＯの温度変化。その結果、発振器コントローラーは、ＣＣＯを調整するために大量の時間が必要だ、即ち、出力周波数を目標周波数に収束させる。
【００２１】
上記の課題を解決するために、本発明の実施例は、ＣＰＵがスリープするのほとんどの時間にＦＭＵＬをスリープさせるが、短い時間間隔で断続的にＦＭＵＬをウェイクすることができる。これらの短いウェイクの間隔期間で、ＣＣＯからの出力用クロック信号は、ＣＰＵに入力されないが、発振器コントローラーにフィードバックされるため、発振器コントローラーはＣＣＯを調整できる。従って、ＦＭＵＬの消費電力は制限されるが、ＦＭＵＬの出力周波数は、目標周波数から大幅に外れることがない。
【００２２】
通常、ＣＰＵがアイドル状態になる時、ＦＭＵＬの状態はカウンタに制御され、カウンタは発振器コントローラーに周期的なウェイク及びスリープ信号を出力する。通常、カウンタは、ＦＭＵＬの各周期的なウェイク間隔及びスリープ間隔の持続時間を決定するパラメータを１つ又は複数の構成レジスタから読み取る。また、センサーが環境温度の著しい変化を感知するたびに、ＦＭＵＬは温度変化のセンサーにウェイクされる。
【００２３】
いくつかの実施例では、前記構成レジスタは、複数の異なるパラメータのセットを記憶する。このような実施例では、感知された温度の変化に応じて、カウンタが使用されるパラメータは温度変化のセンサーにより変更されてもよい。従って、例えば、大きな温度の変化に応じて、温度変化のセンサーは、ＦＭＵＬにより長い周期的なウェイク間隔及び/又はより短い周期的なスリープ間隔を持たせることができる。また、検出された出力周波数及び目標周波数の偏差に応じて、発振器コントローラー自体は、カウンタが使用されるパラメータを変更できる。従って、例えば、大きな偏差に応じて、発振器コントローラーは、ＦＭＵＬにより長い周期的なウェイク間隔及び/又はより短い周期的なスリープ間隔を持たせることができる。
【００２４】
まず、図１を参照する、図１は本発明のいくつかの実施例にかかるデジタル集積回路（ＩＣ）２０を示す図である。前記デジタル集積回路（ＩＣ）２０は、例えば、特定用途向け集積回路（ＡＳＩＣ）又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）などのものである。
【００２５】
デジタル集積回路（ＩＣ）２０は、中央処理ユニート（ＣＰＵ）２２及び中央処理ユニート（ＣＰＵ）２２をクロックする出力用クロック（ＯＣ）信号２４を出力するＣＣＯ２６などの発振器を含む。いくつかの実施例において、デジタル集積回路２０は、ラップトップ又はデスクトップコンピュータなどのコンピュータのマザーボードにインストールされ、中央処理ユニート２２は、マザーボードの様々な機能を管理する。例えば、中央処理ユニート２２は、例えばキーボードを含む１つ又は複数の外部インターフェースからの入力を処理してもよい（このような実施例において、集積回路２０はコンピュータマイクロコントローラと呼ばれてもよい、或いは、コンピュータマイクロコントローラを具現化すると言われる）。或いは、デジタル集積回路２０は、他の適切な場所（例えば、家電機器内）にインストールされてもよい、及び/又は中央処理ユニート２２は、その他の適切な機能を実行することもできる。デジタル集積回路２０は、相補型金属酸化物半導体（ＣＭＯＳ）のプロセス又は当技術分野で知られている他の適切な製造プロセスで構成できる。
【００２６】
デジタル集積回路２０は、発振器コントローラー２８をさらに備える。発振器コントローラー２８は、ＣＣＯ２６内で生成される電流の量により変化されるＯＣ信号２４の周波数ｆ２を制御する。例えば、発振器コントローラー２８は、ＣＣＯに「制御ワード」３２と呼ばれるマルチビット信号を出力することで周波数ｆ２を制御し、当該制御ワード３２は、ＣＣＯ２６内で生成される電流の量を制御する。発振器コントローラーは、周波数ｆ２を特定の目標周波数に可能な限り近接するために、必要に応じて制御ワード３２を連続的に修正してもよい。この機能を促進するために、ＯＣ信号２４が発振器コントローラーにフィードバックされる。
【００２７】
通常、ＣＣＯの目標周波数は、基準クロック（ＲＣ）信号３６の周波数ｆ１の所定の倍数Ｎ/Ｋであり、発振器コントローラは基準クロック（ＲＥＦ ＣＬＯＣＫ）３４から連続的に受信する（このような実施例では、発振器コントローラーとＣＣＯは、ＦＭＵＬの関連するコンポーネントと呼ばれてもよい）。また、発振器コントローラは、２つの分周器と周波数コンパレータとを備え、発振器コントローラは、当該周波数コンパレータを使用して周波数ｆ２と目標周波数（Ｎ/Ｋ）*ｆ１とを比較する。例えば、発振器コントローラは、１つの分周器を使用してｆ２をＮで除算し、もう１つの分周器を使用してｆ１をＫで除算し、周波数コンパレータを使用して２つの結果量を互いに比較する。２つの量が互いに等しくない場合、発振器コントローラーは、制御ワードを変更して、ｆ２を増減することができる。或いは、発振器コントローラは、他の適切なロジックを使用できる。そのためには、適切な回路を使用して、ＣＣＯの出力周波数を制御する。
【００２８】
通常、制御ワード３２に加えて、発振器コントローラ２８は、ＣＣＯ２６にシングルビットイネーブル信号３０を出力する。イネーブル信号３０がハイ（ＨＩＧＨ）の場合、ＣＣＯを起動する。そうでない場合、ＣＣＯが停止され、よって、ＣＰＵはクロックされない。また、発振器コントローラがウェイクされる時には、イネーブル信号が高く、発振器コントローラがアイドル状態になる時には、イネーブル信号が低い。従って、以下の説明で想定するように、発振器コントローラをアイドル状態にすることでＣＣＯを停止し、発振器コントローラをウェイクすることでＣＣＯを起動する。
【００２９】
デジタル集積回路２０は、中央処理ユニート２２の状態を制御する電源管理（ＰＯＷＥＲ ＭＧＭＴ）回路３８をさらに備える。通常、電源管理回路３８は、ＣＣＯ２６がＯＣ信号２４の出力を停止するように、ＣＣＯを停止することで中央処理ユニート２２にスリープさせる。また、電源管理回路は、発振器コントローラにスリープパルス４１を出力することによりＣＣＯを停止し、スリープパルス４１は、イネーブル信号３０を低くするために、発振器コントローラにスリープさせる。逆に、ＣＰＵをウェイクするために、電源管理回路３８は、ウェイクパルス４０を発振器コントローラに出力して、発振器コントローラをウェイクする。図１に示すように、スリープパルス４１とウェイクパルス４０とが異なるラインで送信される。
【００３０】
通常、電源管理回路は、ＣＰＵをＣＰＵから受信したＣＰＵスリープ要求（ＣＰＵ  ＳＲ）信号４２に応じてスリープさせる。ＣＰＵは、任意の適切な要因に応じてＣＰＵ  ＳＲ信号４２を生成してもよい。例えば、デジタル集積回路２０はコンピュータマイクロコントローラを含む実施例に対して、ＣＰＵは、所定の持続時間にわたって外部インターフェースから受信された入力がないことに応答してＳＲ信号４２を生成してもよい。ＣＰＵをスリープさせた後、電源管理回路は、所定の持続時間の後、ＣＰＵをウェイクしてもよい、又は他の適切な要因に応じる。例えば、電源管理回路は外部インターフェイス（キーボードなど）に接続されてもよい、かつインターフェイスから入力を受信するたびに、ＣＰＵをウェイクすることができる。
【００３１】
以上のように、ＣＰＵがスリープする時に、発振器コントローラとＣＣＯとが中断せずに停止され、周波数ｆ２が目標周波数から大幅に外れる可能性がある。従って、デジタル集積回路２０は、ＣＰＵがスリープしている間に断続的に発振器コントローラとＣＣＯとを起動するように構成されたウェイク回路をさらに含む。発振器コントローラとＣＣＯとが起動される時に、発振器コントローラは、上記のようにＣＣＯを制御することにより、周波数ｆ２を目標周波数に収束させる。
【００３２】
通常、ウェイク回路は、カウンタ４４を含む、当該カウンタ４４は、発振器コントローラが所定のスリープ持続時間をスリープした後、所定のウェイク持続時間にわたって発振器コントローラ（従って、ＣＣＯを起動する）を周期的にウェイクするように構成される。カウンタ４４は、本明細書で説明する機能を実現するように構成された他の回路および特定の周期で振動するクロックを含む。
【００３３】
いくつかの実施例において、発振器コントローラを周期的にウェイクするために、カウンタ４４は、周期的なウェイクパルス４６を発振器コントローラに出力する。逆に、各周期的なウェイク持続時間の後に発振器コントローラをアイドル状態にするために、カウンタは周期的なスリープパルス４７を発振器コントローラに出力する。通常、図１に示すように、ウェイクパルス４６とスリープパルス４７とが異なるラインで送信される。また、発振器コントローラの周期的なウェイク持続時間は、発振器コントローラの周期的なスリープ持続時間よりも短い、例えば、１％おりも短い。例えば、スリープ持続時間は２００〜１０００ｍｓであってもよいが、ウェイク持続時間は０．１〜０．５ｍｓだけである。
【００３４】
通常、カウンタ４４は、ＣＰＵがウェイクする時に発振器コントローラをスリープさせないために、カウンタの状態は電源管理回路によって制御される。特に、電源管理回路がＣＰＵをウェイクするたびに、電源管理回路もカウンターを停止する。逆に、電源管理回路がＣＰＵをスリープさせると、電源管理回路はカウンタを起動する。例えば、この機能は、１ビット（ｏｎｅ-ｂｉｔ）のカウンター制御（ＣＯＵＮＴＥＲ  ＣＴＲＬ）信号５２を使用して実現できる、スリープパルス４１が発振器コントローラに伝われるたびに、当該カウンター制御信号５２がハイに切り替えられ、かつウェイクパルス４０が発振器コントローラに伝われるたびに、当該信号がロー（ＬＯＷ）に切り替えられる。
【００３５】
通常、電源管理回路３８は、カウンタがＣＰＵをウェイクさせないようにする。電源管理回路は、１ビットのウェイク/スリープ状態信号５４を出力することで当該機能を実現でき、当該ウェイク/スリープ状態信号５４は、中央処理ユニート２２へのＯＣ信号２４の入力を制御する。
【００３６】
例えば、ウェイク/スリープ状態信号５４は、ＯＣ信号２４と共にＡＮＤゲート５６に入力されてもよい、ＡＮＤゲート５６は、ＯＣ＿Ａ信号２４ａを出力する。ウェイク/スリープ状態信号５４が高くなる場合、ＯＣ信号２４はＡＮＤゲート５６により、ＯＣ＿Ａ信号２４ａをＯＣ信号２４と等しくする、よって、中央処理ユニート２２がクロックされる。さもなければ、ＯＣ信号２４が発振器コントローラー２８にフィードバックされるが、ＯＣ信号がＣＰＵにフィードバックされない、即ち、ＯＣ＿Ａ信号２４ａはローであるので、ＣＰＵはクロックされない。従って、ウェイクパルス４０が発振器コントローラに伝われるたびに、ウェイク/スリープ状態信号５４はハイに切り替えることができ、かつスリープパルス４１が発振器コントローラに伝われるたびに、ウェイク/スリープ状態信号５４はローに切り替える。従って、ウェイク/スリープ状態信号５４はカウンター制御信号５２の否定であってもよい。
【００３７】
通常、１つ又は複数の構成レジスタ（ＣＯＮＦＩＧ ＲＥＧＩＳＴＥＲＳ）４８は、発振器コントローラの周期的なスリープ持続時間及びウェイク持続時間を決定する１つ又は複数の構成パラメータ（ＰＡＲＡＭＳ）５０を記憶する。カウンタは、構成レジスタ４８から構成パラメータ５０を読み取り、これらのパラメータに応じて、指定された持続時間により発振器コントローラをウェイクする。
【００３８】
例えば、構成レジスタ４８は、ウェイク持続時間を決定する第１の数のカウンタサイクルＮ１と、スリープ持続時間を決定する第２の数のカウンタサイクルＮ２とを記憶してもよい。これらのパラメーターの読み取りに応じて、各周期的なウェイクパルスに続くカウンターは、発振器コントローラーに周期的なスリープパルスを送信する前にＮ１カウンターサイクルを待機し、次の周期的なウェイクパルスを発振器コントローラーに送信する前にＮ２カウンターサイクルを待機してもよい。
【００３９】
図２は本発明のいくつかの実施例にかかるデジタル集積回路２０の状態を示す図である。図３は本発明のいくつかの実施例にかかるデジタル集積回路２０の状態遷移の例示的なシーケンスを示す図である。便宜上、図２と図３では、ＣＣＯと発振器コントローラーとをまとめてＦＭＵＬと呼ぶ。
【００４０】
図２に示すように、デジタル集積回路２０は通常、ウェイク状態５８と、スリープ状態６０及びＦＭＵＬのウェイク状態６２を含む３つの異なる状態を有する。ウェイク状態５８の期間に、カウンタは、ＦＭＵＬ及びＣＰＵがそれぞれウェイクされる時に停止される。スリープ状態６０の期間に、カウンタは、ＦＭＵＬ及びＣＰＵがそれぞれアイドルになる時に起動される。ＦＭＵＬのウェイク状態６２の期間に、カウンタが起動され、ＦＭＵＬがウェイクされ及びＣＰＵがアイドルになる。図１を参照して説明したように、ウェイクパルス４０はデジタル集積回路２０をウェイク状態５８に遷移させ、スリープパルス４１はデジタル集積回路２０をウェイク状態からスリープ状態６０に遷移させる。さらに、スリープ状態６０とＦＭＵＬのウェイク状態６２との遷移は、周期的なウェイクパルス４６及び周期的なスリープパルス４７により実現される。
【００４１】
以下は、図３に示される状態遷移の例示的なシーケンスの説明である。図３のタイムラインでは、時間（以下は、「ｔ」で示される）はカウンタ４４のサイクルを単位としてマークされる。例えば、カウンタの六つのサイクルの後に発生するイベントは、ｔ＝ ６で発生すると説明される。
【００４２】
説明しやすいために、図３には、六つのカウンターサイクルの周期的なスリープ持続時間および三つのカウンターサイクルの周期的なウェイク持続時間を想定している。しかしながら、強調するのは、実際には、カウンターのサイクルの長さは通常小さい、例えば５μsより小さい、各スリープ又はウェイク持続時間におけるカウンターサイクルの数を図３における想定される数よりもはるかに多くさせる。また、以上のように、ウェイク持続時間とスリープ持続時間との比率は通常、図３における想定される比率よりもはるかに小さい。
【００４３】
まず、ｔ＝ ０の時に、電源管理回路は、ＦＭＵＬにスリープパルスを送信し、カウンター制御信号５２をハイに切り替えて、ＩＣをウェイク状態からスリープ状態に遷移させる。特に、スリープパルスは発振器コントローラを停止して、イネーブル信号３０をローに低下させるので、ＯＣ信号２４とＯＣ＿Ａ信号２４ａとがそれぞれローになって、ＣＰＵをスリープ状態にさせる、カウンター制御信号はカウンターを起動する。電源管理回路はさらに、ウェイク/スリープ状態信号５４をローに切り替える。
【００４４】
次に、六つのカウンタサイクルに続いて、カウンターは、周期的なウェイクパルスをＦＭＵＬに送信して、ＩＣをＦＭＵＬのウェイク状態に遷移させる。この状態の間、イネーブル信号は高いため、ＯＣ信号２４は周波数ｆ２で発振する。必要に応じて、周波数ｆ２を調整して、目標周波数に収束するようにしてもよい。しかしながら、ウェイク/スリープ状態信号５４はロー、ＯＣ＿Ａ信号がローに維持されるため、ＣＰＵはスリープし続ける。
【００４５】
三つのカウンターサイクル後、カウンターは、ＦＭＵＬに周期的なスリープパルスを送信して、ＩＣをスリープ状態に戻させる。電源管理回路からのウェイクパルスによってｔ＝１３の時に前記スリープ期間を中断して、ＩＣをウェイク状態に遷移させる。ｔ＝１８時の別のスリープパルスは、ＩＣをスリープ状態に戻させる。六つのカウンターサイクル後、別の周期的なウェイク信号は、ＩＣをＦＭＵＬのウェイク状態に遷移させる。最後に、ｔ＝２６の時に、別のウェイクパルスは、ＩＣをウェイク状態に戻させる。
【００４６】
再び図１を参照する。
【００４７】
いくつかの実施例において、構成レジスタ４８は、１つ又は複数の構成パラメータの複数の異なる値を記憶する。言い換えれば、構成レジスタは、発振器コントローラの異なるスリープ持続時間を決定する複数のパラメータ、及び/又は発振器コントローラの異なるウェイク持続時間を決定する複数のパラメータを記憶してもよい。このような実施例では、ＯＣ信号２４の周波数ｆ２に応じて、発振器コントローラー２８は、カウンタ４４に第１の変更設定（ＣＨＧ＿ＳＥＴＴＩＮＧ）信号６４を出力することができる、よって、カウンターは、レジスタから読み取られる少なくとも１つのパラメータを変更する。
【００４８】
例えば、構成レジスタは、パラメーターのデフォルトセット｛Ｎ１＿ａ，Ｎ２＿ａ｝及びパラメーターの修正セット｛Ｎ１＿ｂ，Ｎ２＿ｂ｝を含む２つのパラメーターセットを記憶できる。前記パラメーターのデフォルトセット｛Ｎ１＿ａ，Ｎ２＿ａ｝は、Ｎ１＿ａカウンターサイクルの周期的なウェイク持続時間及びＮ２＿ａカウンターサイクルの周期的なスリープ持続時間に対応する。前記パラメーターの修正セット｛Ｎ１＿ｂ，Ｎ２＿ｂ｝は、Ｎ１＿ｂカウンターサイクルの周期的なウェイク持続時間及びＮ２＿ｂカウンターサイクルの周期的なスリープ持続時間に対応する。また、Ｎ１＿ｂ＞Ｎ１＿ａ及び/又はＮ２＿ｂ＜Ｎ２＿ａ。デフォルトでは、カウンターはパラメーターのデフォルトセットを使用できる。しかしながら、１つのウェイク期間のいずれかの時点で、発振器コントローラは、周波数ｆ２が所定の閾値を超えて目標周波数から外れることを確認した場合、発振器コントローラは、カウンターにパラメーターの修正セットを使用させる。続いて、発振器コントローラは、偏差が少なくとも閾値期間（例えば、０．５〜２秒）にわたって所定の閾値よりも小さいことを確認し、それに応じて、カウンタをパラメーターのデフォルトセットに戻すことができる。
【００４９】
いくつかの実施例において、発振器コントローラは、偏差を周波数ｆ２と目標周波数との絶対差を目標周波数で割った値として計算し、閾値は目標周波数の０．５％から１％などの目標周波数の適切なパーセンテージとして定義される。
【００５０】
また、第１の所定の閾値（例えば、目標周波数の０．７５％〜１．２５％）を超えて目標周波数から外れる出力周波数に応じて、発振器コントローラは、カウンタがスリープパルス４７を出力することを禁止できる。発振器コントローラをウェイク状態に維持させるように、構成レジスタから読み取られた所定のウェイク持続時間より、延長されたウェイク持続時間のほうが大きい。その後、出力周波数が目標周波数から第２の所定の閾値（例えば、目標周波数の０．０５％〜０．１５％）未満だけ外れることに応じて、発振器コントローラーは、カウンターにスリープパルス４７を出力させる。このような実施例において、発振器コントローラのウェイク持続時間が変化するため、スリープパルス４７及びウェイクパルス４６は必ずしも周期的ではない。
【００５１】
例えば、特定のウェイク期間中に、発振器コントローラは上記のように、出力周波数と目標周波数との偏差を計算できる。偏差が第１の閾値よりも大きい場合、発振器コントローラは、適切な第１の変更設定（ｃｈａｎｇｅ＿ｓｅｔｔｉｎｇ）信号６４を出力することにより、カウンタを超修正設定に切り替えてもよい。先ず発振器コントローラからそうする要求を受信しない限り、カウンタはスリープパルスを出力しない。その後、偏差が第２の閾値よりも小さいことを確認すると、発振器コントローラはスリープ要求パルス６５を出力してもよい。スリープ要求パルス６５に応じて、カウンタは、スリープパルス４７を出力して、発振器コントローラをスリープさせてもよい。従って、ウェイク期間の持続時間及び任意の数の後続のウェイク期間の持続時間は、出力周波数を目標周波数に収束するのに必要な時間まで延長できる。
【００５２】
偏差が少なくとも閾値期間（例えば、０．５〜２秒）にわたって第１の閾値よりも小さいことを確認すると、発振器コントローラは、適切な変更設定信号を出力することにより、カウンタを超修正設定から離れさせることができる。
【００５３】
カウンタを超修正設定に切り替える代わりに、発振器コントローラはアドホックベースで周期的なスリープパルスを抑制できる。言い換えると、偏差が第１の閾値を超える各ウェイク期間中、発振器コントローラは、例えば適切なスリープパルス禁止信号（図示せず）をカウンタに出力することによりスリープパルス４７を禁止し、その結果、ウェイク期間は、周波数ｆ２の収束に必要な限り延長される。
【００５４】
通常、任意の適切な数のカウンター設定を定義できる。各設定は、ｆ２と目標周波数との間の偏差の値の異なるそれぞれの範囲に対応する。いくつかの実施例では、図１および上記の説明で想定されているように、発振器コントローラは、偏差を計算した後、ルックアップテーブルで対応する設定を検索する、例えば、別のレジスタに記憶し、設定を送信する。第１の変更設定信号６４を使用してカウンタに設定する。第１の変更設定信号６４は、信号が各設定を指定することができるように、任意の適切な数のビットを含んでもよい。他の実施例において、発振器コントローラは偏差をカウンターに伝えて、カウンターは対応する設定を検索する。
【００５５】
例えば、カウンターを上記デフォルト、修正及び超修正の三つの設定と定義でき、各設定はそれぞれ第１の変更設定信号６４の異なる２ビット値により指定される。ｆ２と目標周波数との絶対差が第１の閾値を超える場合、超修正設定を使用できる。それ以外の場合、絶対差が第２の閾値を超える場合、修正設定を使用できる。それ以外の場合、デフォルト設定を使用できる。純粋に例示的な例として、第１の閾値は目標周波数の０．７５％と１．２５％の間であり、第２の閾値は目標周波数の０．５％と１％の間であってもよい。
【００５６】
いくつかの実施例では、カウンタは、いかなる設定でも所定のウェイク持続時間を使用しない。逆に、カウンタは、スリープ要求パルス６５のみに応じてスリープパルス４７を出力する。
【００５７】
通常、周波数ｆ２が目標周波数から外れる主な原因は、環境温度の変化であり、かつＣＣＯ２６の温度に影響する。従って、いくつかの実施例において、デジタル集積回路２０は、センサー６６を備え、当該センサー６６は、回路の環境温度の変化を感知し、それに応じてカウンタ４４の設定を変更するように構成される。また、センサ６６は、カウンタを超修正設定で動作させ、及び/又はカウンタ４４が構成レジスタから読み取られるパラメータを変更することができる。例えば、センサーは所定の閾値を超える温度の上昇または低下を感知した場合、センサーは、カウンターにより長いウェイク持続時間及び/又はより低いスリープ持続時間を読み取らせる。その後、環境温度が安定した後、センサーはカウンターを以前のパラメーターに戻すことができる。
【００５８】
いくつかの実施例では、センサー６６は、例えば電流制御発振器又は抵抗コンデンサ（ＲＣ）発振器を有する第２の発振器６８と、周波数コンパレータ及び１つ又は複数のレジスタを有するセンサコントローラ７２とを備える。第２の発振器６８は、温度に敏感な周波数ｆ３を有する発振（ＯＳＣ）信号７０を連続的に出力し、センサコントローラ７２は、周波数コンパレータを使用して、周波数ｆ３を追跡することにより環境温度の変化を認識する。
【００５９】
例えば、センサコントローラ７２は、周期的に（例えば、毎秒１〜５回）周波数ｆ３の現在の値をサンプリングし、当該値を周波数ｆ３のセンサコントローラのレジスタに記憶された周波数ｆ３の以前の値（例えば、最新のサンプリング値）と比較する。いくつかの実施例では、センサコントローラは、周波数ｆ３の移動の平均値を計算し、移動の平均値を以前の移動の平均値と比較する。二つの値の絶対差又はパーセンテージ差が特定の所定の閾値を超える場合、センサコントローラは、第２の変更設定信号７４をカウンタ４４に出力して、カウンターの設定をより正確な設定に変更する。その後、周波数ｆ３が安定した（即ち、絶対差又はパーセンテージ差が閾値より小さい）ことを認識すると、センサコントローラは、カウンターに別の変更設定信号を出力して、カウンターの設定をより少ない修正設定に変更する。
【００６０】
純粋に説明のための例として、上記のように定義された三つのカウンターの設定を想定し、かつ対応する１秒の期間において周波数ｆ３の変化を計算すると想定して、周波数ｆ３の変化が小さい場合には、センサコントローラ７２はカウンターをデフォルト設定で動作させることができる。周波数ｆ３の変化が１％から２％の間にある場合、カウンターは修正設定で動作し、周波数ｆ３の変化が２％を超える場合、カウンターは超修正設定で動作する。
【００６１】
第２の変更設定信号７４により指定された設定が第１の変更設定信号６４により指定された設定と衝突した場合、カウンタは通常、より正確な設定を使用する。例えば、第２の変更設定信号は修正設定を指定するが、第１の変更設定信号は超修正設定を指定すると、カウンターは通常、超修正設定を選択する。
【００６２】
また、留意するのは、ＣＣＯ２６とは反対的に、第２の発振器６８はより少ない電力を消費するため、第２の発振器を連続的に動作させることは比較的安価である。例えば、第２の発振器６８は、ＣＣＯ２６よりも精度が低くてもよく、及び/又は周波数ｆ３は周波数ｆ２よりも低くてもよく、それにより、第２の発振器６８はより少ない電力を消費する。それにもかかわらず、周波数ｆ３は通常、周波数ｆ２と同様に温度の影響を受けるため、検出された周波数ｆ３の変化は、周波数ｆ２の予想される変化のプロキシとして機能する。
【００６３】
いくつかの実施例では、センサー６６は、より大きい感知された温度の変化に応じて、発振器コントローラーをウェイクするように構成される。例えば、センサコントローラ７２は発振器コントローラーに連続的にウェイク信号７６を出力してもよい、通常、当該ウェイク信号７６はローであるが、より大きい感知された温度の変化に応じてハイに切り替える。ウェイク信号７６がローである時に、発振器コントローラー２８は上記のように、カウンタ４４から受信した周期的な（および／または非周期的な）ウェイクおよびスリープパルスに従って機能する。一方、ウェイク信号７６がハイである時に、たとえカウンタ４４からスリープパルスを受信しても、発振器コントローラー２８はスリープ状態のままである。
【００６４】
そのような実施例では、発振器コントローラ２８は通常、スリープに入る直前に（例えば、電源管理回路またはカウンタから受信したスリープパルスに応じて）スリープ通知（ＳＮ）パルス７７をセンサコントローラ７２に出力する。スリープ通知パルス７７の受信に応じて、センサコントローラ７２は、そのレジスタに、ベースライン周波数値として指定された周波数ｆ３の最新のサンプリング値を記憶する。その後、センサコントローラは、周波数ｆ３の各サンプリング値をベースライン値と比較する。２つの値の間の絶対差又はパーセンテージ差が特定の所定の閾値を超える場合、センサコントローラ７２は、ウェイク信号７６をハイに切り替える。その後、発振器コントローラは、電源管理回路から次のスリープパルスを受信するまで、ウェイク状態に維持される。このスリープパルスを受信すると、発振器コントローラは、センサコントローラに別のスリープ通知パルスを送信する。それに応じて、センサコントローラは、ウェイク信号７６をローに切り替え、新たなベースライン値を記憶する。
【００６５】
いくつかの実施例では、ウェイク信号７６は、第２の変更設定信号７４と並行して使用されてもよい。例えば、センサコントローラ７２は、各周波数サンプルを最新のサンプルと比較する同時に、ベースライン周波数値とも比較することができる。後者との比較（ベースライン周波数値との比較）が周波数ｆ３の十分に高い変化を認識と、上記のように、ウェイク信号７６がハイに切り替える。そうでなければ、ウェイク信号７６がローに維持される。ただし、必要に応じて、前者との比較（最新のサンプルとの比較）に基づいてカウンター設定を変更する。
【００６６】
他の実施例では、センサー６６は、第２の変更設定信号７４を出力せず、ウェイク信号７６のみを出力する。そのような実施例では、デジタル集積回路２０は、必ずしもカウンタ４４を備える必要はない、即ち、ＦＭＵＬのウェイク状態は、センサー６６のみによりトリガされてもよい。
【００６７】
第２の発振器６８及びセンサコントローラ７２の代わりに、センサー６６は、環境温度を直接的に測定する熱ダイオードまたはサーミスタなどの他の適切な部品を備えてもよい。上記のように、異なるカウンター設定に対応するいくつかの温度変化の範囲を定義できる。従って、純粋に説明のための例として、１秒の期間において温度変化が１℃未満の場合はデフォルト設定に対応し、１℃から２℃の間の変化は修正設定に対応し、２℃を超える変化は超修正設定に対応してもよい。また、センサー６６は、スリープ通知パルス７７に応じて基準温度を記憶し、次に現在の温度を基準温度と比較することに応じて、ウェイク信号７６を切り替えて、発振器コントローラをウェイクする。
【００６８】
本発明の範囲は、図１に示される回路の構成及び構造に対する他の任意の適切な修正を含む。例えば、ＣＣＯ２６の代わりに、デジタル集積回路２０は、リング発振器などの他の適切なタイプの発振器を備えてもよい。また、発振器の出力周波数が発振器のリングの長さに決定され、当該発振器のリングの長さは発振器コントローラー２８に制御される（または「調整される」）。別の例として、中央処理ユニート２２の代わりに、デジタル集積回路２０は、ＯＣ信号２４によりクロックされる他のデジタル回路を備えてもよい、例えば、デジタル-アナログ（Ｄ/Ａ）コンバータは、デジタルオーディオをアナログオーディオに変換することができる。
【００６９】
本発明の範囲は、デジタル集積回路２０の様々な部品が互いに信号を送る方法に対する任意の適切な修正をさらに含む。例えば、発振器コントローラー２８の状態は、電源管理回路及び/又はカウンタが出力する連続信号により制御され、又は上記ウェイク及びスリープパルスにおける１つ又は複数の出力に制御されてもよい。別の例として、特定の信号がハイときに実現される機能は、信号がローであるときに実現されてもよく、逆もまた同様である。
【００７０】
通常は、本明細書で説明する回路の各部品は、本明細書で説明する機能を実行するように構成された互いに接続された部品の任意の適切な配置を含んでもよい。これらの部品は、例えば、抵抗、トランジスタ、コンデンサ、インダクタ、および/またはダイオードを含み、これらは適切なワイヤおよび/またはトレースを使用して互いに接続できる。
【００７１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７２】
２０…デジタル集積回路
２２…中央処理ユニート
２４…ＯＣ信号
２４ａ…ＯＣ＿Ａ信号
２６…ＣＣＯ
２８…発振器コントローラー
３０…イネーブル信号
３２…制御ワード
３４…基準クロック
３６…基準クロック（ＲＣ）信号
３８…電源管理回路
４０、４６…ウェイクパルス
４１、４７…スリープパルス
４２…ＣＰＵスリープ要求（ＣＰＵ  ＳＲ）信号
４４…カウンタ
４８…構成レジスタ
５０…構成パラメータ
５２…カウンター制御信号
５４…ウェイク/スリープ状態信号
５６…ＡＮＤゲート
５８…ウェイク状態
６０…スリープ状態
６２…ＦＭＵＬのウェイク状態
６４…第１の変更設定信号
６５…スリープ要求パルス
６６…センサー
６８…第２の発振器
７０…発振信号
７２…センサコントローラ
７４…第２の変更設定信号
７６…ウェイク信号
７７…スリープ通知パルス
【図１】
2020068531.tif 000003
【図２】
2020068531.tif 000004
【図３】
2020068531.tif 000005
【外国語明細書】
2020068531000001.pdf
2020068531000002.pdf
2020068531000003.pdf
2020068531000004.pdf