(57)【要約】【課題】誘電体層及び内部電極の厚さを減少させながらも、隣接した２つの内部電極によるショート発生率を減少させ、製品の容量及び信頼性を向上させることができる積層型キャパシタを提供する。【解決手段】本発明は、複数の誘電体層、及び上記誘電体層を挟んで交互に配置される複数の第１及び第２内部電極を含むキャパシタ本体と、上記第１及び第２内部電極とそれぞれ電気的に連結される第１及び第２外部電極と、上記キャパシタ本体内で、上記誘電体層と上記第１内部電極との界面にショットキー（Ｓｃｈｏｔｔｋｙ）接合される第１ショットキー層と、上記キャパシタ本体内で、上記誘電体層と上記第２内部電極との界面にショットキー（Ｓｃｈｏｔｔｋｙ）接合される第２ショットキー層と、を含み、上記第１及び第２ショットキー層の仕事関数値が、上記第１及び第２内部電極の仕事関数値より高い、積層型キャパシタを提供する。【選択図】図３
2020013972.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層、及び前記誘電体層を挟んで交互に配置される複数の第１内部電極及び第２内部電極を含むキャパシタ本体と、
前記第１内部電極及び第２内部電極とそれぞれ電気的に連結される第１及び第２外部電極と、
前記キャパシタ本体内で、前記誘電体層と前記第１内部電極との界面にショットキー（Ｓｃｈｏｔｔｋｙ）接合される第１ショットキー層と、
前記キャパシタ本体内で、前記誘電体層と前記第２内部電極との界面にショットキー接合される第２ショットキー層と、を含み、
前記第１ショットキー層及び第２ショットキー層の仕事関数値が、前記第１内部電極及び第２内部電極の仕事関数値より高い、積層型キャパシタ。
【請求項２】
前記第１ショットキー層が、誘電体層の積層方向に互いに対向する前記第１内部電極の両面のうち一面に形成され、
前記第２ショットキー層が、誘電体層の積層方向に互いに対向する前記第２内部電極の両面のうち一面に形成される、請求項１に記載の積層型キャパシタ。
【請求項３】
前記キャパシタ本体は、誘電体層、第１内部電極、第１ショットキー層、誘電体層、第２内部電極、第２ショットキー層の積層構造が繰り返される、請求項１または２に記載の積層型キャパシタ。
【請求項４】
前記キャパシタ本体は、誘電体層、第１ショットキー層、第１内部電極、誘電体層、第２ショットキー層、第２内部電極の積層構造が繰り返される、請求項１または２に記載の積層型キャパシタ。
【請求項５】
前記第１ショットキー層が、接合された第１内部電極の一面全体を覆い、
前記第２ショットキー層が、接合された第２内部電極の一面全体を覆う、請求項２から４のいずれか一項に記載の積層型キャパシタ。
【請求項６】
前記第１ショットキー層は、誘電体層の積層方向に互いに対向する前記第１内部電極の両面にそれぞれ一層ずつ形成され、
前記第２ショットキー層は、誘電体層の積層方向に互いに対向する前記第２内部電極の両面にそれぞれ一層ずつ形成される、請求項１に記載の積層型キャパシタ。
【請求項７】
前記第１ショットキー層が、前記第１内部電極の互いに対向する両面全体をそれぞれ覆い、
前記第２ショットキー層が、前記第２内部電極の互いに対向する両面全体をそれぞれ覆う、請求項６に記載の積層型キャパシタ。
【請求項８】
前記キャパシタ本体は、誘電体層、第１ショットキー層、第１内部電極、第１ショットキー層、誘電体層、第２ショットキー層、第２内部電極、第２ショットキー層の積層構造が繰り返される、請求項１に記載の積層型キャパシタ。
【請求項９】
前記第１ショットキー層及び第２ショットキー層が絶縁性半導体層である、請求項１から８のいずれか一項に記載の積層型キャパシタ。
【請求項１０】
前記絶縁性半導体層が、二硫化モリブデン（ＭｏＳ２）、酸化モリブデン（ＭｏＯｘ）、セレン化タングステン（ＷＳｅ２）、テルル化カドミウム（ＣｄＴｅ）、硫化カドミウム（ＣｄＳ）のうち少なくとも１つを含む、請求項９に記載の積層型キャパシタ。
【請求項１１】
前記誘電体層がチタン酸バリウム（ＢａＴｉＯ３）を含む、請求項１から１０のいずれか一項に記載の積層型キャパシタ。
【請求項１２】
前記第１内部電極及び第２内部電極が、白金（Ｐｔ）、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金、ニッケル（Ｎｉ）、及び銅（Ｃｕ）のうち１つ以上を含む、請求項１から１１のいずれか一項に記載の積層型キャパシタ。
【請求項１３】
前記第１ショットキー層及び第２ショットキー層のサイズが、前記第１内部電極及び第２内部電極の上面または下面のサイズ以上である、請求項１から１２のいずれか一項に記載の積層型キャパシタ。
【請求項１４】
前記キャパシタ本体は、互いに対向する第１及び第２面、第１及び第２面と連結されて互いに対向する第３及び第４面、第１及び第２面と連結され、第３及び第４面と連結され、且つ互いに対向する第５及び第６面を含み、前記第１内部電極及び第２内部電極の一端が、第３及び第４面にそれぞれ露出する、請求項１から１３のいずれか一項に記載の積層型キャパシタ。
【請求項１５】
前記第１ショットキー層及び第２ショットキー層が、前記キャパシタ本体の第３及び第４面にそれぞれ露出する、請求項１４に記載の積層型キャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型キャパシタに関する。
【背景技術】
【０００２】
汎用受動部品として用いられる積層型キャパシタは、誘電体層、内部電極、及び外部電極を含む。
【０００３】
高容量を必要とする最近の積層型キャパシタには、同一サイズで容量を高めるために、誘電体層と内部電極の薄層化、及び誘電体粒子の微粒化などが適用されている。
【０００４】
例えば、上記積層型キャパシタの容量を高めるために、誘電体層及び内部電極を数百層まで積層しており、最近のハイエンド（ｈｉｇｈ−ｅｎｄ）製品の場合、１μｍ以下の厚さの誘電体層を用いた高集積により大容量化を実現している。
【０００５】
しかし、このように誘電体層の薄層化及び微粒化が進むにつれ、絶縁抵抗もともに増加するようになる。
【０００６】
そのため、隣接した２つの内部電極が焼成後に互いに接触してしまうショート発生率が増加し、積層型キャパシタの信頼性が低下するという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３９４０１７６号公報
【特許文献２】韓国特許第１０−０９３８５５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、誘電体層及び内部電極の厚さを減少させながらも、隣接した２つの内部電極によるショート発生率を減少させ、製品の容量及び信頼性を向上させることができる積層型キャパシタを提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一側面は、複数の誘電体層、及び上記誘電体層を挟んで交互に配置される複数の第１及び第２内部電極を含むキャパシタ本体と、上記第１及び第２内部電極とそれぞれ電気的に連結される第１及び第２外部電極と、上記キャパシタ本体内で、上記誘電体層と上記第１内部電極との界面にショットキー（Ｓｃｈｏｔｔｋｙ）接合される第１ショットキー層と、上記キャパシタ本体内で、上記誘電体層と上記第２内部電極との界面にショットキー（Ｓｃｈｏｔｔｋｙ）接合される第２ショットキー層と、を含み、上記第１及び第２ショットキー層の仕事関数値が、上記第１及び第２内部電極の仕事関数値より高い、積層型キャパシタを提供する。
【００１０】
本発明の一実施形態において、上記第１ショットキー層は、誘電体層の積層方向に互いに対向する上記第１内部電極の両面のうち一面に形成されることができ、上記第２ショットキー層は、誘電体層の積層方向に互いに対向する上記第２内部電極の両面のうち一面に形成されることができる。
【００１１】
本発明の一実施形態において、上記キャパシタ本体は、誘電体層、第１内部電極、第１ショットキー層、誘電体層、第２内部電極、第２ショットキー層の積層構造が繰り返されることができる。
【００１２】
本発明の一実施形態において、上記キャパシタ本体は、誘電体層、第１ショットキー層、第１内部電極、誘電体層、第２ショットキー層、第２内部電極の積層構造が繰り返されることができる。
【００１３】
本発明の一実施形態において、上記第１ショットキー層は、接合された第１内部電極の一面全体を覆うことができ、上記第２ショットキー層は、接合された第２内部電極の一面全体を覆うことができる。
【００１４】
本発明の一実施形態において、上記第１ショットキー層は、誘電体層の積層方向に互いに対向する上記第１内部電極の両面にそれぞれ一層ずつ形成されることができ、上記第２ショットキー層は、誘電体層の積層方向に互いに対向する上記第２内部電極の両面にそれぞれ一層ずつ形成されることができる。
【００１５】
本発明の一実施形態において、上記第１ショットキー層は、上記第１内部電極の互いに対向する両面全体をそれぞれ覆うことができ、上記第２ショットキー層は、上記第２内部電極の互いに対向する両面全体をそれぞれ覆うことができる。
【００１６】
本発明の一実施形態において、上記キャパシタ本体は、誘電体層、第１ショットキー層、第１内部電極、第１ショットキー層、誘電体層、第２ショットキー層、第２内部電極、第２ショットキー層の積層構造が繰り返されることができる。
【００１７】
本発明の一実施形態において、上記第１及び第２ショットキー層は絶縁性半導体層であることができる。
【００１８】
本発明の一実施形態において、上記絶縁性半導体層は、二硫化モリブデン（ＭｏＳ２）、酸化モリブデン（ＭｏＯｘ）、セレン化タングステン（ＷＳｅ２）、テルル化カドミウム（ＣｄＴｅ）、硫化カドミウム（ＣｄＳ）のうち少なくとも１つを含むことができる。
【００１９】
本発明の一実施形態において、上記誘電体層はチタン酸バリウム（ＢａＴｉＯ３）を含むことができる。
【００２０】
本発明の一実施形態において、上記第１及び第２内部電極は、白金（Ｐｔ）、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金、ニッケル（Ｎｉ）、及び銅（Ｃｕ）のうち１つ以上を含むことができる。
【００２１】
本発明の一実施形態において、上記第１及び第２ショットキー層のサイズは、上記第１及び第２内部電極の上面または下面のサイズ以上であることができる。
【００２２】
本発明の一実施形態において、上記キャパシタ本体は、互いに対向する第１及び第２面、第１及び第２面と連結されて互いに対向する第３及び第４面、第１及び第２面と連結され、第３及び第４面と連結され、且つ互いに対向する第５及び第６面を含み、上記第１及び第２内部電極の一端が、第３及び第４面にそれぞれ露出することができる。
【００２３】
本発明の一実施形態において、上記第１及び第２ショットキー層は、上記キャパシタ本体の第３及び第４面にそれぞれ露出することができる。
【発明の効果】
【００２４】
本発明の一実施形態によると、誘電体層と内部電極との間に、内部電極の仕事関数値より高い仕事関数値を有するショットキー層がショットキー（Ｓｃｈｏｔｔｋｙ）接合されることで、誘電体層及び内部電極の厚さを減少させながらも、隣接した２つの内部電極によるショート発生率を減少させ、積層型キャパシタの容量及び信頼性を向上させることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態による積層型キャパシタを概略的に示した斜視図である。
【図２】（ａ）及び（ｂ）は、上下面にショットキー層が接合された第１及び第２内部電極をそれぞれ示した平面図である。
【図３】図１の一部を切開して示した斜視図である。
【図４】図３のＡ部分を拡大して示した断面図である。
【図５】従来の積層型キャパシタにおける誘電体層と内部電極の間のエネルギーバンドダイヤグラム（Ｂａｎｄ  ｄｉａｇｒａｍ）である。
【図６】本発明の一実施形態による積層型キャパシタにおける誘電体層、ショットキー層、及び内部電極の間のエネルギーバンドダイヤグラム（Ｂａｎｄ  ｄｉａｇｒａｍ）である。
【図７】本発明の他の実施形態による積層型キャパシタの一部を切開して示した斜視図である。
【図８】図７のＢ部分を拡大して示した断面図である。
【発明を実施するための形態】
【００２６】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
【００２７】
また、各実施形態の図面で示された同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。
【００２８】
さらに、明細書全体において、ある構成要素を「含む」というのは、特に異なる趣旨の説明がされていない限り、他の構成要素を除外する趣旨ではなく、他の構成要素をさらに含むことができるということを意味する。
【００２９】
以下、本発明の実施形態を明確に説明するためにキャパシタ本体１１０の方向を定義すると、図面に表示されたＸ、Ｙ、及びＺはそれぞれ、キャパシタ本体１１０の長さ方向、幅方向、及び厚さ方向を示す。また、本実施形態において、Ｚ方向は、誘電体層が積層される積層方向と同一の概念で用いられることができる。
【００３０】
図１は本発明の一実施形態による積層型キャパシタを概略的に示した斜視図であり、図２の（ａ）及び（ｂ）は、上下側にショットキー層が接合された第１及び第２内部電極をそれぞれ示した平面図であり、図３は図１の一部を切開して示した斜視図であり、図４は図３のＡ部分を拡大して示した断面図である。
【００３１】
図１から図４を参照すると、本実施形態による積層型キャパシタ１００は、キャパシタ本体１１０と、第１及び第２外部電極１３１、１３２と、を含む。そして、キャパシタ本体１１０は、内部電極の仕事関数値より高い仕事関数値を有する第１及び第２ショットキー層１４１、１４２を含む。
【００３２】
キャパシタ本体１１０は複数の誘電体層１１１をＺ方向に積層してから焼成したものであって、キャパシタ本体１１０の互いに隣接する誘電体層１１１の間の境界は、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いずには確認が困難な程度に一体化されていることができる。
【００３３】
この際、キャパシタ本体１１０は略六面体形状であることができるが、本発明がこれに限定されるものではない。また、キャパシタ本体１１０の形状、寸法、及び誘電体層１１１の積層数が本実施形態の図面に示されたものに限定されるものではない。
【００３４】
本実施形態では、説明の便宜のために、キャパシタ本体１１０のＺ方向に互いに対向する両面を第１及び第２面１、２、第１及び第２面１、２と連結されてＸ方向に互いに対向する両面を第３及び第４面３、４、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、且つＹ方向に互いに対向する両面を第５及び第６面５、６と定義する。また、本実施形態において、積層型キャパシタ１００の実装面はキャパシタ本体１１０の第１面１であることができる。
【００３５】
誘電体層１１１は高誘電率のセラミック材料を含み、例えば、チタン酸バリウム（ＢａＴｉＯ３）系またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系セラミック粉末などを含むことができるが、十分な静電容量が得られるものであれば、本発明がこれに限定されるものではない。
【００３６】
また、誘電体層１１１には、上記セラミック粉末とともに、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などがさらに添加されることができる。
【００３７】
上記セラミック添加剤としては、例えば、遷移金属酸化物または遷移金属炭化物、希土類元素、マグネシウム（Ｍｇ）、またはアルミニウム（Ａｌ）などが用いられることができる。
【００３８】
このようなキャパシタ本体１１０は、キャパシタの容量形成に寄与する部分としての活性領域と、上下マージン部として上記活性領域のＺ方向において上下部にそれぞれ形成される上部及び下部カバー１１２、１１３と、を含むことができる。
【００３９】
上部及び下部カバー１１２、１１３は、内部電極を含んでいないことを除き、誘電体層１１１と同一の材料及び構成を有することができる。
【００４０】
このような上部及び下部カバー１１２、１１３は、単一誘電体層または２つ以上の誘電体層を、上記活性領域の上下面にそれぞれＺ方向に積層することで形成することができ、基本的には物理的または化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する役割を果たすことができる。
【００４１】
第１及び第２内部電極１２１、１２２は互いに異なる極性が印加される電極であって、誘電体層１１１を挟んでＺ方向に沿って交互に配置され、一端がキャパシタ本体１１０の第３及び第４面３、４にそれぞれ露出することができる。
【００４２】
この際、第１及び第２内部電極１２１、１２２は、その間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。
【００４３】
このようにキャパシタ本体１１０の第３及び第４面に交互に露出する第１及び第２内部電極１２１、１２２の端部は、後述のキャパシタ本体１１０の第３及び第４面に配置される第１及び第２外部電極１３１、１３２とそれぞれ接続されて電気的に連結されることができる。
【００４４】
上記のような構成により、第１及び第２外部電極１３１、１３２に所定の電圧を印加すると、第１及び第２内部電極１２１、１２２の間に電荷が蓄積される。
【００４５】
この際、積層型キャパシタ１００の静電容量は、活性領域においてＺ方向に沿って第１及び第２内部電極１２１、１２２が互いに重なる領域の面積と比例する。
【００４６】
また、第１及び第２内部電極１２１、１２２を形成する材料は特に制限されず、例えば、白金（Ｐｔ）、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金などの貴金属材料、及びニッケル（Ｎｉ）及び銅（Ｃｕ）のうち１つ以上の物質からなる導電性ペーストを用いて形成されることができる。
【００４７】
この際、上記導電性ペーストの印刷方法としては、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。
【００４８】
第１ショットキー層１４１は、キャパシタ本体１１０内で誘電体層１１１と第１内部電極１２１との界面にショットキー（Ｓｃｈｏｔｔｋｙ）接合される。
【００４９】
本実施形態では、２つの第１ショットキー層１４１が、Ｚ方向に互いに対向する第１内部電極１２１の上下面をそれぞれ覆う形態を有することができる。
【００５０】
この際、それぞれの第１ショットキー層１４１のサイズは、第１内部電極１２１の上面全体または下面全体を覆うように、第１内部電極１２１の上面または下面のサイズとほぼ同じか、第１内部電極１２１の上面または下面のサイズより大きく形成されることができる。
【００５１】
このような第１ショットキー層１４１は、一端部がキャパシタ本体１１０の第３面３に露出し、第１外部電極１３１の第１接続部１３１ａと接触することができる。
【００５２】
第２ショットキー層１４２は、キャパシタ本体１１０内で誘電体層１１１と第２内部電極１２２との界面にショットキー接合される。
【００５３】
本実施形態では、２つの第２ショットキー層１４２が、Ｚ方向に互いに対向する第２内部電極１２２の上下面をそれぞれ覆う形態を有することができる。
【００５４】
この際、それぞれの第２ショットキー層１４２のサイズは、第２内部電極１２２の上面全体または下面全体を覆うように、第２内部電極１２２の上面または下面のサイズとほぼ同じか、第２内部電極１２２の上面または下面のサイズより大きく形成されることができる。
【００５５】
このような第２ショットキー層１４２は、一端部がキャパシタ本体１１０の第４面４に露出し、第２外部電極１３２の第２接続部１３２ａと接触することができる。
【００５６】
また、第１及び第２ショットキー層１４１、１４２は、絶縁特性を有し、第１及び第２内部電極１２１、１２２に含まれる金属より高い仕事関数値を有する物質で形成され、例えば、絶縁性半導体層で形成されることができる。
【００５７】
上記絶縁性半導体層は、例えば、二硫化モリブデン（ＭｏＳ２）、酸化モリブデン（ＭｏＯｘ）、セレン化タングステン（ＷＳｅ２）、テルル化カドミウム（ＣｄＴｅ）、硫化カドミウム（ＣｄＳ）のうち少なくとも１つを用いて形成されることができるが、本発明がこれに限定されるものではない。
【００５８】
この際、上記ＭｏＳ２の仕事関数値は５．３８ｅＶ、ＭｏＯｘの仕事関数値は６．８ｅＶ以下、ＷＳｅ２の仕事関数値は５．２７ｅＶ以下、ＣｄＴｅの仕事関数値は５．６５ｅＶ以下、ＣｄＳの仕事関数値は５．８７ｅＶ以下と、何れも内部電極に含まれる金属の仕事関数値より高い値を有する。
【００５９】
また、第１及び第２ショットキー層１４１、１４２は、プラズマを用いたスパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、電子ビーム蒸着法（Ｅ−ｂｅａｍ  ｅｖａｐｏｒａｔｉｏｎ）、熱蒸着法（Ｔｈｅｒｍａｌ  ｅｖａｐｏｒａｔｉｏｎ）、レーザー分子線エピタキシ法（Ｌ−ＭＢＥ、Ｌａｓｅｒ  Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、パルスレーザー堆積法（ＰＬＤ、Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）などの方法により、誘電体層１１１と第１または第２内部電極１２１、１２２との間に挿入されることができる。
【００６０】
本実施形態のキャパシタ本体１１０は、誘電体層１１１、第１ショットキー層１４１、第１内部電極１２１、第１ショットキー層１４１、誘電体層１１１、第２ショットキー層１４２、第２内部電極１２２、第２ショットキー層１４２の積層構造が繰り返される構造により形成されることができる。
【００６１】
第１及び第２外部電極１３１、１３２には互いに異なる極性の電圧が提供され、キャパシタ本体１１０の第３及び第４面３、４に配置される。そして、第１及び第２内部電極１２１、１２２の露出部分とそれぞれ接続されて電気的に連結されることができる。
【００６２】
この際、第１及び第２外部電極１３１、１３２は、必要に応じて、キャパシタ本体１１０の第３及び第４面３、４に形成される導電層と、上記導電層上に形成されるめっき層と、を含むことができる。
【００６３】
上記めっき層は、ニッケル（Ｎｉ）めっき層と、上記ニッケル（Ｎｉ）めっき層上に形成されるスズ（Ｓｎ）めっき層と、を含むことができる。
【００６４】
第１外部電極１３１は、第１接続部１３１ａと、第１バンド部１３１ｂと、を含むことができる。
【００６５】
第１接続部１３１ａは、キャパシタ本体１１０の第３面３に形成されて第１内部電極１２１と接続される部分であり、第１バンド部１３１ｂは、第１接続部１３１ａからキャパシタ本体１１０の第１面１の一部まで延びる部分である。
【００６６】
この際、第１バンド部１３１ｂは、固着強度の向上などのために、キャパシタ本体１１０の第５及び第６面５、６の一部及び第２面２の一部までさらに延びることができる。
【００６７】
第２外部電極１３２は、第２接続部１３２ａと、第２バンド部１３２ｂと、を含むことができる。
【００６８】
第２接続部１３２ａは、キャパシタ本体１１０の第４面４に形成されて第２内部電極１２２と接続される部分であり、第２バンド部１３２ｂは、第２接続部１３２ａからキャパシタ本体１１０の第１面１の一部まで延びる部分である。
【００６９】
この際、第２バンド部１３２ｂは、固着強度の向上などのために、キャパシタ本体１１０の第５及び第６面５、６の一部及び第２面２の一部までさらに延びることができる。
【００７０】
従来の積層型キャパシタは、内部電極の金属成分が、誘電体層の仕事関数（Ｗｏｒｋ  ｆｕｎｃｔｉｏｎ）より高い仕事関数値を有する。
【００７１】
例えば、誘電体層のＢａＴｉＯ３の仕事関数値は４．８０ｅＶであり、内部電極に含まれ得るＮｉは５．２０ｅＶ、Ｃｕは４．８２ｅＶ、Ｐｄは５．４１ｅＶ、Ｐｔは５．５３ｅＶの仕事関数値をそれぞれ有する。
【００７２】
図５のバンドダイヤグラム（Ｂａｎｄ  ｄｉａｇｒａｍ）は、一例として内部電極がニッケルを含む場合である。
【００７３】
ここで、ＥＶＡＣは真空準位（Ｖａｃｕｕｍ  ｌｅｖｅｌ）であり、ＥＦはフェルミ準位（Ｆｅｒｍｉ  ｌｅｖｅｌ）であり、ＥＣは伝導帯（Ｃｏｎｄｕｃｔｉｏｎ  ｂａｎｄ）であり、ＥＶは価電子帯（Ｖａｌｅｎｃｅ  ｂａｎｄ）であり、ＥＧはバンドギャップ（Ｂａｎｄ  ｇａｐ）を意味する。
【００７４】
図５を参照すると、誘電体層に、相対的に高い仕事関数値を有する内部電極を接合すると、ＥＦ間の平衡を維持するために、誘電体層の界面でバンドの曲がりが発生する。この時に発生するバンドの曲がりをショットキー（Ｓｃｈｏｔｔｋｙ）接合と表現する。
【００７５】
そして、この界面のショットキー接合部位（Ｓｃｈｏｔｔｋｙ  ｂａｒｒｉｅｒ）には、電荷を蓄積し得るエネルギー空間が存在する。
【００７６】
積層型キャパシタが作動すると、誘電体の内部に発生する電場による分極（Ｐｏｌａｒｉｚａｔｉｏｎ）によって電荷がショットキー接合部位に蓄積される。
【００７７】
したがって、積層型キャパシタの電荷蓄積率を向上させることにより、積層型キャパシタの容量をある程度向上させることができる。
【００７８】
しかし、従来の積層型キャパシタは、誘電体層の薄層化及び微粒化によって誘電体層の内部抵抗が低くなるため、相対的に絶縁特性の確保に問題が発生し得る。
【００７９】
本発明の一実施形態による積層型キャパシタは、誘電体層と内部電極との界面を制御することで、積層型キャパシタの絶縁特性を向上させることができる。
【００８０】
そのために、キャパシタ本体内で、誘電体層と内部電極との接合部に、高い仕事関数値を有する半導体物質を含むショットキー層を配置している。
【００８１】
図６のバンドダイヤグラムは、本発明の一実施形態としてショットキー層がＭｏＳ２を含む場合である。
【００８２】
図６を参照すると、ＭｏＳ２は、内部電極のニッケル（Ｎｉ）より高い仕事関数値（ＦＭＳ）である５．３８ｅＶを有する。これにより、誘電体層の界面でバンドの曲がりを増加させ、上述のようなショットキー接合の効果を極大化させることができる。
【００８３】
このように極大化されたショットキー接合部位は、従来の内部電極のみを用いる積層型キャパシタに比べて相対的により多くの電荷を蓄積することにより、積層型キャパシタの静電容量を向上させることができる。
【００８４】
また、ショットキー層に用いられるＭｏＳ２などの物質は絶縁特性に優れるため、焼成後のキャパシタ本体内で隣接した２つの内部電極間の絶縁性を向上させることができる。
【００８５】
したがって、誘電体層及び内部電極の厚さを従来の積層型キャパシタよりさらに減少させても、隣接した２つの内部電極の接触によるショート発生率を減少させることができる。
【００８６】
このような構造は、主にＩＴ用に用いられる小型積層型キャパシタはいうまでもなく、主に産業及び電装用に用いられる大型積層型キャパシタすべてに適用可能である。
【００８７】
また、ショットキー層は、キャパシタ本体内で内部電極が隣接した部位への電場及び劣化の集中現象を抑えることができる。これにより、積層型キャパシタの誘電損失を低減させ、長期使用時における信頼性を確保するとともに、温度安全性の向上を期待することができる。ここで、温度安全性とは、温度によって誘電率が変化する現象を意味する。
【００８８】
図７は本発明の他の実施形態による積層型キャパシタの一部を切開して示した斜視図であり、図８は図７のＢ部分を拡大して示した断面図である。
【００８９】
図７及び図８を参照すると、本発明の他の実施形態による積層型キャパシタは、第１及び第２ショットキー層１４１、１４２が、キャパシタ本体１１０'内でＺ方向に第１及び第２内部電極１２１、１２２の互いに対向する両面のうち一面にのみ形成されることができる。
【００９０】
図８を参照すると、キャパシタ本体１１０'は、Ｚ方向に、上から誘電体層１１１、第１内部電極１２１、第１ショットキー層１４１、誘電体層１１１、第２内部電極１２２、第２ショットキー層１４２の積層構造が繰り返さることにより形成されることができる。
【００９１】
しかし、本発明はこれに限定されるものではなく、例えば、キャパシタ本体は、誘電体層、第１ショットキー層、第１内部電極、誘電体層、第２ショットキー層、第２内部電極の積層構造が繰り返されて形成されるようにしてもよい。
【００９２】
この際、第１ショットキー層１４１は、接合された第１内部電極１２１の一面全体を覆うように形成されることができ、第２ショットキー層１４２は、接合された第２内部電極１２２の一面全体を覆うように形成されることができる。
【００９３】
図３及び図４に示されたキャパシタ本体の構造は、ショットキー層が内部電極の両面に接合されることで、内部電極間の絶縁性は増加するが、キャパシタ本体の製造工程が煩雑となり、製造工程における効率が低下し得る。
【００９４】
反対に、図７及び図８に示されたキャパシタ本体の構造は、ショットキー層が内部電極の一面にのみ接合されることで、誘電体層、内部電極、及びショットキー層の積層工程が相対的に容易であり、これによって内部電極間の絶縁性は一部低下するが、キャパシタ本体を製造する工程における効率は向上することができる。
【００９５】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００９６】
１００  積層型キャパシタ
１１０、１１０'  キャパシタ本体
１１１  誘電体層
１１２、１１３  カバー
１２１、１２２  第１及び第２内部電極
１３１、１３２  第１及び第２外部電極
１４１、１４２  第１及び第２ショットキー層
【図１】
2020013972.tif 000003
【図２】
2020013972.tif 000004
【図３】
2020013972.tif 000005
【図４】
2020013972.tif 000006
【図５】
2020013972.tif 000007
【図６】
2020013972.tif 000008
【図７】
2020013972.tif 000009
【図８】
2020013972.tif 000010