(57)【要約】【課題】多ピン化やピンが高密度化された半導体パッケージの搭載に有利な技術を提供する。【解決手段】半導体チップが収容された半導体パッケージであって、半導体パッケージは、配線板と対向させる対向面を備え、対向面に、１つ以上の第１の端子と、第１の端子に接続された１つ以上の第１の配線パターンと、が配され、半導体パッケージが配線板に実装される場合、第１の配線パターンが、対向面に対する正射影において配線板のうち半導体パッケージに対向する面に配された第２の配線パターンと交差し、かつ、第２の配線パターンと電気的に絶縁されている。【選択図】図１
2020068298.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが収容された半導体パッケージであって、
前記半導体パッケージは、配線板と対向させる対向面を備え、
前記対向面に、１つ以上の第１の端子と、前記第１の端子に接続された１つ以上の第１の配線パターンと、が配され、
前記半導体パッケージが前記配線板に実装される場合、前記第１の配線パターンが、前記対向面に対する正射影において前記配線板のうち前記半導体パッケージに対向する面に配された第２の配線パターンと交差し、かつ、前記第２の配線パターンと電気的に絶縁されていることを特徴とする半導体パッケージ。
【請求項２】
前記第１の端子が、前記半導体チップと電気的に絶縁されていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記半導体パッケージは、前記半導体チップと電気的に接続された複数の第２の端子と、前記複数の第２の端子の何れかに接続された１つ以上の第３の配線パターンと、をさらに備え、
前記半導体パッケージが前記配線板に実装される際、前記第３の配線パターンが、前記対向面に対する正射影において前記第２の配線パターンと交差しないことを特徴とする請求項１または２に記載の半導体パッケージ。
【請求項４】
前記第３の配線パターンが、前記対向面とは反対の側の上面を通過する配線パターンを含み、
前記第３の配線パターンのうち前記上面を通過する配線パターンは、前記上面に配された部分のうち少なくとも一部において、当該配線パターンの幅が他の部分よりも広くなることを特徴とする請求項３に記載の半導体パッケージ。
【請求項５】
半導体チップが収容された半導体パッケージであって、
前記半導体パッケージは、配線板と対向させる対向面を備え、
前記対向面に、１つ以上の第１の端子と、前記半導体チップと電気的に接続された複数の第２の端子と、前記第１の端子と前記複数の第２の端子のうち何れかとを接続するための１つ以上の第１の配線パターンと、が配され、
前記第１の端子が、前記第１の配線パターンを介さずに前記半導体チップと電気的に接続されないことを特徴とする半導体パッケージ。
【請求項６】
前記第１の配線パターンが、前記対向面とは反対の側の上面を通過する配線パターンを含み、
前記第１の配線パターンのうち前記上面を通過する配線パターンは、前記上面に配された部分のうち少なくとも一部において、当該配線パターンの幅が他の部分よりも広くなることを特徴とする請求項５に記載の半導体パッケージ。
【請求項７】
前記半導体パッケージが、前記対向面とは反対の側の上面に配された第３の端子と、前記複数の第２の端子のうち何れかと前記第３の端子とを電気的に接続する第４の配線パターンと、をさらに備えることを特徴とする請求項３乃至６の何れか１項に記載の半導体パッケージ。
【請求項８】
前記第３の端子が、前記第１の端子よりも大きいことを特徴とする請求項７に記載の半導体パッケージ。
【請求項９】
前記第１の端子のそれぞれの前記対向面からの厚さと、前記第１の配線パターンの前記対向面からの厚さと、が同じ厚さであることを特徴とする請求項１乃至８の何れか１項に記載の半導体パッケージ。
【請求項１０】
配線板と、前記配線板に実装された請求項１乃至９の何れか１項に記載の半導体パッケージと、を有することを特徴とする実装基板。
【請求項１１】
請求項１０に記載の実装基板を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ、実装基板および電子機器に関する。
【背景技術】
【０００２】
半導体パッケージの多ピン化やピンの高密度化に伴って、多ピン化やピンが高密度化された半導体パッケージ（高密度パッケージと呼ぶ場合がある。）を搭載する配線板の配線密度が高まり、高密度パッケージの直下やその周辺において配線スペースの確保が難しくなってきている。特許文献１には、半導体パッケージのパッケージ表面にパッケージ表面配線を形成することが示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１０１１８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
高密度パッケージの搭載に伴う配線板の配線スペースの確保に対して、配線パターンの設計コストの増加や配線板のさらなる多層化など製造コストの増加を抑制する必要がある。特許文献１に示される構成において、パッケージ表面配線は半導体パッケージの外縁でのみ配線板と接続可能であり、配線板の配線パターンの設計の自由度が制限されうる。
【０００５】
本発明は、多ピン化やピンが高密度化された半導体パッケージの搭載に有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題に鑑みて、本発明の実施形態に係る半導体パッケージは、半導体チップが収容された半導体パッケージであって、半導体パッケージは、配線板と対向させる対向面を備え、対向面に、１つ以上の第１の端子と、第１の端子に接続された１つ以上の第１の配線パターンと、が配され、半導体パッケージが配線板に実装される場合、第１の配線パターンが、対向面に対する正射影において配線板のうち半導体パッケージに対向する面に配された第２の配線パターンと交差し、かつ、第２の配線パターンと電気的に絶縁されていることを特徴とする。
【発明の効果】
【０００７】
上記手段によって、多ピン化やピンが高密度化された半導体パッケージの搭載に有利な技術が提供される。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る半導体パッケージの構成例を示す図。
【図２】本発明の実施形態に係る半導体パッケージの構成例を示す図。
【図３】本発明の実施形態に係る半導体パッケージの構成例を示す図。
【図４】本発明の実施形態に係る半導体パッケージの構成例を示す図。
【発明を実施するための形態】
【０００９】
以下、本発明に係る半導体パッケージの具体的な実施形態を、添付図面を参照して説明する。各図は、構造ないし構成を説明する目的で記載された模式図に過ぎず、図示された各部材の寸法は必ずしも現実のものを反映するものではない。また、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
【００１０】
図１（ａ）〜４（ｃ）を参照して、本発明の実施形態による半導体パッケージについて説明する。図１（ａ）、１（ｂ）は、本実施形態の半導体パッケージ１００が配線板２００に実装された実装基板２５０の構成例を示す図である。
【００１１】
半導体パッケージ１００には、図１（ａ）、１（ｂ）に示されるように、半導体パッケージ１００の内部に半導体チップ１５０が収容されている。また、半導体パッケージ１００は、配線板２００と対向させる対向面１０１を備える。半導体パッケージ１００の対向面１０１には、１つ以上の端子１１１と、端子１１１に接続された１つ以上の配線パターン１２１と、が配される。
【００１２】
端子１１１は、半導体パッケージ１００が配線板２００に実装される前において、半導体チップ１５０と電気的に絶縁されている端子でありうる。換言すると、端子１１１は、半導体パッケージ１００の対向面１０１を貫通する導体などを介して、半導体パッケージ１００の内部に収容された半導体チップ１５０と電気的に接続されていない端子でありうる。また、端子１１１は、半導体パッケージ１００が配線板に実装された場合、何れかの配線パターンを介して半導体チップ１５０と接続されていてもよいし、接続されていなくてもよい。
【００１３】
配線パターン１２１は、図１（ａ）、１（ｂ）に示されるように、半導体パッケージ１００が配線板２００に実装される場合、対向面１０１に対する正射影において配線板２００のうち半導体パッケージ１００に対向する面２０１に配された配線パターン２２２と交差する。換言すると、対向面１０１に対する正射影において、配線パターン１２１と配線パターン２２２とは、部分的に重なっている。また、配線パターン１２１は、配線パターン２２２とは電気的に絶縁されている。ここで、半導体パッケージ１００が配線板２００に実装される場合とは、図１（ａ）、１（ｂ）に示されるように、１枚の配線板２００の面２０１の上に半導体パッケージ１００を実装することに限られることはない。例えば、半導体パッケージ１００が実装された配線板２００に、さらに別の配線板を積層させた多層構成の基板のように、半導体パッケージ１００が多層構成の基板に内蔵されている場合のことであってもよい。
【００１４】
ここで、図１（ａ）、１（ｂ）に示されるように、配線パターン１２１は、端子１１１同士を電気的に接続する配線パターンであってもよい。さらに、端子１１１は、配線板２００のうち半導体パッケージ１００に対向する面２０１に配された端子２１１と接続されていてもよい。つまり、配線パターン１２１は、配線板２００の面２０１に配された配線パターン２２１同士を、配線板２００の面２０１に配された配線パターン２２２を跨ぐように接続していてもよい。これによって、配線パターン２２１と配線パターン２２２とを配線板２００の別の層を用いて交差させる必要がなくなる。配線板２００の配線スペースの確保に余裕が生じ、配線パターンの設計の自由度が向上し、配線板２００のさらなる多層化を抑制することができる。
【００１５】
図１（ａ）に示されるように、配線パターン１２１は、半導体パッケージ１００の対向面１０１の外縁よりも内側に配されていてもよい。また、図１（ｂ）に示されるように、配線パターン１２１は、対向面１０１とは反対の側の半導体パッケージ１００の上面１０２を通過していてもよい。図１（ａ）には、半導体パッケージ１００の対向面１０１に配された配線パターン１２１のみが、図１（ｂ）には、半導体パッケージ１００の上面１０２を通過する配線パターン１２１のみが、それぞれ示されている。しかしながら、これに限られることはなく、１つの半導体パッケージ１００に、対向面１０１の外縁よりも内側に配された配線パターン１２１と、上面１０２を通過する配線パターン１２１と、が配されていてもよい。
【００１６】
また、図１（ｂ）に示されるように、配線パターン１２１のうち上面１０２を通過する配線パターン１２１ａは、上面１０２に配された部分のうち少なくとも一部において、当該配線パターンの幅が他の部分よりも広くなっていてもよい。半導体パッケージ１００が配線板２００に実装された際、配線パターン１２１ａが、端子１１１、２１１を介して、実装基板２５０のグランド端子に接続されていてもよい。これによって、配線パターン１２１ａは、半導体パッケージ１００に収容される半導体チップ１５０から出力される、または、半導体チップ１５０に入射するノイズに対するシールド層として機能してもよい。
【００１７】
また、半導体パッケージ１００に、図２（ａ）に示されるように、対向面１０１に、１つ以上の端子１１３と、半導体チップ１５０と電気的に接続された端子１１２と、端子１１３と端子１１２とを接続するための配線パターン１２２と、が配されていてもよい。ここで、端子１１２は、半導体パッケージ１００の対向面１０１を貫通する導体などを介して、半導体パッケージ１００の内部に収容された半導体チップ１５０と電気的に接続された端子である。一方、端子１１３は、半導体パッケージ１００が配線板２００に実装される前において、配線パターン１２２を介さずに半導体チップ１５０と電気的に接続されない端子である。配線パターン１２２は、配線パターン１２２ａのように、配線板２００の面２０１に配された配線パターン２２２と交差していてもよいし、配線パターン１２２ｂのように配線パターン２２２と交差していなくてもよい。つまり、配線パターン１２２は、配線板２００の面２０１に配される配線パターン２２２と部分的に重なっていてもよいし、重なっていなくてもよい。また、配線パターン１２２は、半導体パッケージ１００が配線板２００に実装された際、配線パターン２２２とは電気的に絶縁されていてもよい。ここで、端子１１１、１１２、１１３は、配線板２００に設けられた端子２１１などと接続することを意図した端子でありうる。また、例えば、端子１１１、１１２、１１３は、配線パターン１２１、１２２、１２３の端部などにおいて、配線パターン１２１、１２２、１２３よりも幅が広くなっている部分でありうる。
【００１８】
配線パターン１２２は、図２（ａ）に示されるように、半導体パッケージ１００の対向面１０１の外縁よりも内側に配されていてもよい。また、配線パターン１２２は、図２（ｂ）に示されるように、半導体パッケージ１００の対向面１０１とは反対の側の上面１０２を通過する配線パターンを含んでいてもよい。
【００１９】
また、半導体パッケージ１００に、図２（ｂ）に示されるように、半導体パッケージ１００が配線パターン１２２に実装される前から半導体チップ１５０と接続された端子１１２同士を接続する配線パターン１２３が配されていてもよい。配線パターン１２３は、図２（ｂ）に示されるように、対向面１０１の外縁よりも内側に配されていてもよいし、後述するが、上面１０２を通過する配線パターンであってもよい。
【００２０】
図２（ａ）、２（ｂ）に示されるように、半導体パッケージ１００に配線パターン１２２、１２３を配する。これによって、高密度化された半導体パッケージの搭載に伴う配線板の配線スペースの確保に対して、配線スペースの確保に余裕が生じ、配線パターンの設計の自由度を向上させることが可能となる。
【００２１】
半導体パッケージに配される端子１１１、１１２、１１３、配線パターン１２１、１２２、１２３の他の配置例について図３〜４（ｃ）を用いて、さらに説明する。図３に示される半導体パッケージ３００は、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージの例を示している。また、図４（ａ）〜４（ｃ）に示される半導体パッケージ４００は、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏ  ｌｅａｄ  ｐａｃｋａｇｅ）の例を示している。上述の図１（ａ）、１（ｂ）には、端子１１１と配線パターン１２１とが配される半導体パッケージ１００を、図２（ａ）、２（ｂ）には、端子１１２、１１３と配線パターン１２２、１２３とが配される半導体パッケージ１００をそれぞれ示した。しかし、これに限られることはなく、１つの半導体パッケージに端子１１１、１１２、１１３と配線パターン１２１、１２２、１２３が、それぞれ組み合わされて配されていてもよい。
【００２２】
図３に示されるように、半導体パッケージ３００の配線板と対向させる対向面１０１には、半導体チップ１５０と電気的に絶縁された１つ以上の端子１１１、半導体チップ１５０と電気的に接続された複数の端子１１２が配される。また、対向面１０１には、配線パターン１２２を介して半導体チップ１５０と電気的に接続される１つ以上の端子１１３が配される。端子１１２は、ＢＧＡパッケージにおいて、半導体パッケージ３００の対向面１０１を貫通する導体によって構成される端子である。
【００２３】
端子１１１同士を接続する配線パターン１２１は、図３に示される配線パターン１２１ｂのように、直線的な配線パターンであってもよい。また、配線パターン１２１は、図３に示される配線パターン１２１ｃのように、信号遅延などを考慮し、電気的な配線長を揃えるためのミアンダパターンを備えていてもよい。広い配線スペースが必要なミアンダパターンが、半導体パッケージ１００に配されることによって、配線板２００の配線スペースに余裕が生じうる。
【００２４】
複数の端子１１２のうち何れかと端子１１３とを接続するための配線パターン１２２は、対向面１０１に対する正射影において、図３に示されるように、複数の端子１１２のうち最も外縁に配された端子よりも内側に配された配線パターン１２２ｃ、１２２ｄを含む。配線パターン１２２は、配線パターン１２２ｄのようにミアンダパターンを備えていてもよい。また、配線パターン１２２は、対向面１０１に対する正射影において、図３に示されるように、複数の端子１１２のうち最も外縁に配された端子と対向面１０１の外縁との間に配された部分を有する配線パターン１２２ｅ、１２２ｆを含む。ここで、最も外縁に配された端子１１２と対向面１０１の外縁との間の領域とは、複数の端子１１２のうち最も外縁の端子のそれぞれ対向面１０１の中心から最も離れた点を結ぶ線と対向面１０１の外縁との間の領域のことでありうる。
【００２５】
端子１１２同士を接続する配線パターン１２３において、図３に示される配線パターン１２３ａのように、少なくとも一部において、当該配線パターンの幅が他の部分よりも広くなっていてもよい。例えば、配線パターン１２３ａは、半導体パッケージ３００に収容された半導体チップ１５０で発生する熱を放熱するために配される。このため、対向面１０１に対する正射影における配線パターン１２３ａの面積は、端子１１１〜１１３のそれぞれの面積の例えば１０倍以上、さらに２０倍以上の面積を有していてもよい。ここで、端子１１１〜１１３のそれぞれの面積とは、対向面１０１に対する正射影において、端子１１１〜１１３のそれぞれの面積の平均値であってもよいし、端子１１１〜１１３のうち最も大きい端子の面積であってもよい。また、配線パターン１２３ａが、複数の端子１１２のうちグランド端子に接続されていてもよい。これによって、配線パターン１２３ａは、半導体パッケージ３００に収容される半導体チップから出力される、または、半導体チップに入射するノイズに対するシールド層として機能してもよい。
【００２６】
図３には示されていないが、配線パターン１２１、１２３が、複数の端子１１２のうち最も外縁に配された端子と対向面１０１の外縁との間に配された部分を有していてもよい。また、配線パターン１２１、１２２が、少なくとも一部において、当該配線パターンの幅が他の部分よりも広くなっていてもよい。さらに、配線パターン１２３がミアンダパターンを備えていてもよい。
【００２７】
このように、配線板２００に搭載される半導体パッケージ３００が、配線パターン１２１〜１２３を配する。これによって、半導体パッケージ３００が多ピン化・高密度化した場合であっても、配線板２００の配線スペースの確保に余裕が生じ、配線パターンの設計の自由度が向上し、配線板２００のさらなる多層化を抑制することができる。また、配線板２００の端子と接続するための端子１１１、１１３は、半導体パッケージ１００の対向面１０１において、半導体チップ１５０と接続された端子１１２が配されている場所を除く広い範囲に配置できる。このため、特許文献１に示される構造よりも配線板２００の配線パターンの設計の自由度が向上する。上述したように、対向面１０１に対する正射影において、配線パターン１２１〜１２３と、配線板２００の面２０１に配された配線パターン２２２とが、重なる部分を含んでいてもよい。これによって、配線板２００の２層の導電層を使用し、それぞれの導電体パターン３０１を交差させなくてはならない部分を抑制することができ、配線スペースの確保や配線板２００の多層化を抑制しやすくなる。
【００２８】
ここで、配線パターン１２１〜１２３は、端子１１１、１１３を形成する際に同時に形成されてもよい。このため、端子１１１、１１３は、配線パターン１２１〜１２３と同じ材料で形成されてもよい。また、端子１１１、１１３の対向面１０１からの厚さと、配線パターン１２１〜１２３の対向面１０１からの厚さと、が同じ厚さとなってもよい。
【００２９】
次いで、図４（ａ）〜４（ｃ）に示されるＱＦＮの半導体パッケージ４００に配される端子１１１〜１１３、配線パターン１２１〜１２３について説明する。半導体パッケージ４００において、半導体パッケージ４００の対向面１０１だけでなく、対向面１０１と反対の側の上面１０２、対向面１０１と上面１０２との間の側面１０３にも配線パターン１２２、１２３が形成されている。図４（ａ）〜（ｃ）において、端子１１１および配線パターン１２１は省略されているが、上述と同様に端子１１１および配線パターン１２１が配されてもよい。
【００３０】
配線パターン１２３は、図４（ａ）、４（ｂ）に示される配線パターン１２３ｂのように、端子１１２から半導体パッケージ１００の対向面１０１から上面１０２まで、側面１０３を介して延在していてもよい。図４（ａ）に示されるように、配線パターン１２３ａは、２つ以上の端子１１２を互いに接続していてもよい。また、図４（ａ）に示されるように、配線パターン１２３ａの上面１０２に配された少なくとも一部において、当該配線パターンの幅が他の部分よりも広くなっていてもよい。例えば、配線パターン１２３ｂは、半導体パッケージ４００に収容された半導体チップ１５０で発生する熱を放熱するために配される。このため、配線パターン１２３ｂの面積は、対向面１０１に対する正射影において、端子１１１〜１１３のそれぞれの面積の例えば、１０倍以上、さらに２０倍以上、さらに５０倍以上の面積を有していてもよい。ここで、端子１１１〜１１３のそれぞれの面積とは、対向面１０１に対する正射影において、端子１１１〜１１３のそれぞれの面積の平均値であってもよいし、端子１１１〜１１３のうち最も大きい端子の面積であってもよい。配線パターン１２３ｂの配線幅が広がる部分は、半導体パッケージ４００の上面１０２に配される。このため、上述の半導体パッケージ３００の対向面１０１に配される配線パターン１２３ａよりも、効率的に放熱することが可能となる。また、配線パターン１２３ｂが、複数の端子１１２のうちグランド端子に接続されていてもよい。これによって、配線パターン１２３ｂは、半導体パッケージ４００に収容される半導体チップ１５０から出力される、または、半導体チップ１５０に入射するノイズに対するシールド層として機能してもよい。
【００３１】
さらに、半導体パッケージ４００が、対向面１０１とは反対の側の上面１０２に配された端子１１４と、複数の端子１１２のうち何れかと端子１１４とを電気的に接続する配線パターン１２４と、をさらに備えていてもよい。端子１１４は、例えば半導体パッケージ４００に搭載された半導体チップ１５０の動作などをチェックする際、プローブを接触させるために用いてもよい。半導体パッケージ４００の上面１０２に端子１１４を配することによって、配線板２００に半導体チップ１５０の動作をチェックするための端子を配する必要がなくなる。
【００３２】
また、端子１１４の面積は、端子１１１〜１１３のそれぞれの面積よりも大きくてもよい。ここで、端子１１１〜１１３のそれぞれの面積とは、対向面１０１に対する正射影において、端子１１１〜１１３のそれぞれの面積の平均値であってもよいし、端子１１１〜１１３のうち最も大きい端子の面積であってもよい。端子１１４を大きくすることによって、半導体チップ１５０の動作をチェックするユーザが、プローブを接触させやすくなる。また、半導体パッケージ４００に収容された半導体チップ１５０で発生する熱を放熱することも可能となる。
【００３３】
配線パターン１２４、端子１１４は、めっきや印刷によって同時に形成されてもよい。このため、配線パターン１２４、端子１１４は、互いに同じ材料で形成されてもよい。また、配線パターン１２４、端子１１４の上面１０２からの厚さが、それぞれ同じ厚さとなってもよい。また、配線パターン１２４、端子１１４が、配線パターン１２１〜１２３などと同じ材料で形成されていてもよいし、同じ厚さとなるように形成されていてもよい。
【００３４】
また、配線パターン１２３は、図４（ｃ）に示される配線パターン１２３ｃのように、半導体パッケージ４００の対向面１０１の外縁よりも内側に配されていてもよい。半導体パッケージ４００は、図４（ｃ）に示されるように、対向面１０１の外縁よりも内側に配された配線パターン１２２を備えていてもよい。配線パターン１２２は、配線パターン１２２ｇのようにミアンダパターンを備えていてもよい。
【００３５】
半導体パッケージ４００においても、上述の半導体パッケージ１００、３００と同様に、半導体パッケージ４００が多ピン化・高密度化した場合であっても、配線板２００の配線スペースの確保に余裕が生じ、配線パターンの設計の自由度を向上させることができる。
【００３６】
図１（ａ）〜２（ｂ）に示されるように、半導体パッケージ１００、３００、４００は、配線板２００の面２０１の上に実装される。また、端子１１１〜１１３は、配線板２００のうち半導体パッケージ１００、３００、４００に対向する面２０１に配された端子２１１と適宜、接続される。配線板２００は、リジット配線板であってもよいし、フレキシブル配線板であってもよい。
【００３７】
また、半導体パッケージ１００、３００、４００と、配線板２００の面２０１との間に、さらに別の端子や配線パターンを設けてもよい。配線板２００の面２０１に設けられた配線パターン２２１、２２２が、この半導体パッケージ１００、３００、４００と配線板２００の面２０１との間に配された端子や配線パターンを経由して半導体パッケージ１００、３００、４００の内部に収容された半導体チップ１５０と接続してもよい。また、この半導体パッケージ１００、３００、４００と配線板２００の面２０１との間に配された端子や配線パターンが、配線板２００の面２０１に設けられた配線パターン２２１、２２２と交差してもよい。
【００３８】
半導体パッケージ１００、３００、４００が実装された配線板２００を含む実装基板２５０は、カメラやディスプレイ、パソコン、プリンタ、イメージセンサなど様々な電子機器に組み付けられてもよい。本実施形態に示す半導体パッケージ１００、３００、４００によって、配線板２００の配線パターンの設計の自由度が向上し、設計コストや製造コストを抑制することが可能となる。結果として、半導体パッケージ１００、３００、４００が搭載された配線板２００を備える実装基板２５０が組み付けられた電子機器において、配線板２００の設計の自由度が向上することによる性能の向上や製造コストの抑制が実現する。
【００３９】
以上、本発明に係る実施形態および実施例を示したが、本発明はこれらの実施形態および実施例に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態は適宜変更、組み合わせが可能である。例えば、上述では、半導体パッケージの例としてＢＧＡパッケージやＱＦＮの例を示したが、これに限られることはない。例えば、半導体チップ１５０と接続される端子（端子１１２）が、半導体パッケージの側面１０３に配されるＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）など、各種のパッケージに本発明は適用することができる。また、本明細書に記載された個々の用語は、本発明を説明する目的で用いられたものに過ぎず、本発明は、その用語の厳密な意味に限定されるものでないことは言うまでもなく、その均等物をも含みうる。
【符号の説明】
【００４０】
１００，３００，４００：半導体パッケージ、１１１〜１１４：端子、１２１〜１２４：配線パターン
【図１】
2020068298.tif 000003
【図２】
2020068298.tif 000004
【図３】
2020068298.tif 000005
【図４】
2020068298.tif 000006