(57)【要約】【課題】強いキャンセル磁界を発生させることが可能な補償コイルと静電保護素子を備えた小型の磁気センサを提供する。【解決手段】磁気センサ１０は、磁気検出素子が形成されたチップ２００と、磁気検出素子に印加される磁界をキャンセルする補償コイルＣ及び磁気検出素子に接続されたバリスタＶＲが集積されたチップ１００とを備え、これらが積層された構成を有している。このように、補償コイルＣとバリスタＶＲを１つのチップ１００に集積していることから、部品点数の増加を最小限に抑えつつ、強いキャンセル磁界を発生させることが可能となる。これにより、大電流を測定可能な電流センサへの適用が可能となる。【選択図】図２
2020112410.tif 000002
【特許請求の範囲】
【請求項１】
磁気検出素子と、
前記磁気検出素子に印加される磁界をキャンセルする補償コイル及び前記磁気検出素子に接続された静電保護素子が集積された第１のチップと、を備えることを特徴とする磁気センサ。
【請求項２】
前記磁気検出素子は第２のチップに形成されており、前記第１及び第２のチップが積層されていることを特徴とする請求項１に記載の磁気センサ。
【請求項３】
前記静電保護素子は、前記磁気検出素子に対して並列に接続されたバリスタであることを特徴とする請求項１又は２に記載の磁気センサ。
【請求項４】
前記第１のチップは、セラミック材料からなる複数の絶縁層と複数の導体層が交互に積層された多層配線構造を有することを特徴とする請求項３に記載の磁気センサ。
【請求項５】
前記複数の導体層は、第１及び第２の導体層を含み、
前記複数の絶縁層は、前記第１の導体層と前記第２の導体層の間に位置する第１の絶縁層を含み、
前記バリスタは、前記第１の導体層に形成された第１の電極パターンと、前記第２の導体層に形成された第２の電極パターンを含み、
前記補償コイルは、前記第１の導体層に形成され前記第１の電極パターンの外周に位置する第１のコイルパターンと、前記第２の導体層に形成され前記第２の電極パターンの外周に位置する第２のコイルパターンと、前記第１の絶縁層を貫通して設けられ前記第１のコイルパターンと前記第２のコイルパターンを接続するビア導体とを含む、請求項４に記載の磁気センサ。
【請求項６】
測定対象となる電流が流れるバスバーと、
前記バスバーに流れる前記電流によって生じる磁界の磁路となる磁気コアと、
前記磁気コアに設けられた磁気ギャップ内に配置された請求項１乃至５のいずれか一項に記載の磁気センサと、を備えることを特徴とする電流センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は磁気センサ及びこれを備える電流センサに関し、特に、補償コイルを備えるクローズドループ型の磁気センサ及びこれを備える電流センサに関する。
【背景技術】
【０００２】
磁気センサを用いた電流センサとしては、特許文献１に記載された電流センサが知られている。特許文献１に記載された電流センサは、計測対象電流が流れるバスバーと、バスバーからの磁束を受ける磁気センサと、バスバーからの磁束を打ち消すための補償コイルを備えている。特許文献１に記載された電流センサは、磁束を打ち消すための補償コイルを備えていることから、いわゆるクローズドループ制御を行うことが可能となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２７６４２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載された磁気センサは、補償コイルが大型であることから、装置全体のサイズが大きくなるという問題があった。装置全体のサイズを小型化する方法としては、センサチップに磁気検出素子と補償コイルを集積する方法が知られている。この方法は、検出対象となる磁界が微弱である場合には有効であるものの、電流センサに使用する磁気センサのように、強い磁界に晒される磁気センサにおいては現実的ではない。これは、補償コイルによって十分なキャンセル磁界を発生させるためには、補償コイルのターン数を多くするとともに、補償コイルに流れる補償電流の電流量を大きくする必要があるのに対し、磁気検出素子が形成されるセンサチップは、一般にシリコンなどの基板が用いられることから、ターン数の確保が困難であるだけでなく、大きな補償電流を流すことができないからである。
【０００５】
また、磁気検出素子はサージ電圧に弱いため、非常に高い信頼性が求められる用途においては、静電保護素子を用いて磁気検出素子を保護する必要がある。しかしながら、静電保護素子を別部品として追加すると部品点数が増加するため、コストが増加するだけでなく、装置全体がさらに大型化するという問題があった。
【０００６】
したがって、本発明は、強いキャンセル磁界を発生させることが可能な補償コイルと静電保護素子を備えた小型の磁気センサ及びこれを備える電流センサを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明による磁気センサは、磁気検出素子と、磁気検出素子に印加される磁界をキャンセルする補償コイル及び磁気検出素子に接続された静電保護素子が集積された第１のチップとを備えることを特徴とする。
【０００８】
また、本発明による電流センサは、測定対象となる電流が流れるバスバーと、バスバーに流れる電流によって生じる磁界の磁路となる磁気コアと、磁気コアに設けられた磁気ギャップ内に配置された上記の磁気センサとを備えることを特徴とする。
【０００９】
本発明によれば、補償コイルと静電保護素子を第１のチップに集積していることから、部品点数の増加を最小限に抑えつつ、強いキャンセル磁界を発生させることが可能となる。これにより、大電流を測定可能な電流センサへの適用が可能となる。
【００１０】
本発明において、磁気検出素子は第２のチップに形成されており、第１及び第２のチップが積層されていても構わない。これによれば、第１のチップと第２のチップを異なる材料によって構成することが可能となる。
【００１１】
本発明において、静電保護素子は、磁気検出素子に対して並列に接続されたバリスタであっても構わない。これによれば、サージ電圧が発生した際にはバリスタに電流が流れることから、磁気検出素子をサージ電圧から保護することが可能となる。
【００１２】
本発明において、第１のチップは、セラミック材料からなる複数の絶縁層と複数の導体層が交互に積層された多層配線構造を有するものであっても構わない。これによれば、補償コイルのターン数を十分に確保することができるとともに、補償コイルに大きな補償電流を流すことが可能となる。
【００１３】
この場合、複数の導体層は第１及び第２の導体層を含み、複数の絶縁層は第１の導体層と第２の導体層の間に位置する第１の絶縁層を含み、バリスタは、第１の導体層に形成された第１の電極パターンと、第２の導体層に形成された第２の電極パターンを含み、補償コイルは、第１の導体層に形成され第１の電極パターンの外周に位置する第１のコイルパターンと、第２の導体層に形成され第２の電極パターンの外周に位置する第２のコイルパターンと、第１の絶縁層を貫通して設けられ第１のコイルパターンと第２のコイルパターンを接続するビア導体とを含むものであっても構わない。これによれば、補償コイルを構成するコイルパターンとバリスタを構成する電極パターンが同じ導体層に形成されることから、第１のチップを小型化することが可能となる。
【発明の効果】
【００１４】
このように、本発明によれば、強いキャンセル磁界を発生させることが可能な補償コイルと静電保護素子を備えた小型の磁気センサ及びこれを備える電流センサを提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の好ましい実施形態による磁気センサ１０の外観を示す略斜視図である。
【図２】図２は、磁気センサ１０の略分解斜視図である。
【図３】図３は、絶縁層１１０の裏面に形成された導体パターンの形状を示す略平面図である。
【図４】図４は、絶縁層１２０の表面に形成された導体パターンの形状を示す略平面図である。
【図５】図５は、絶縁層１３０の表面に形成された導体パターンの形状を示す略平面図である。
【図６】図６は、絶縁層１４０の表面に形成された導体パターンの形状を示す略平面図である。
【図７】図７は、絶縁層１５０の表面に形成された導体パターンの形状を示す略平面図である。
【図８】図８は、絶縁層１６０の表面に形成された導体パターンの形状を示す略平面図である。
【図９】図９は、絶縁層１７０の表面に形成された導体パターンの形状を示す略平面図である。
【図１０】図１０は、絶縁層１８０の表面に形成された導体パターンの形状を示す略平面図である。
【図１１】図１１は、絶縁層１９０の表面に形成された導体パターンの形状を示す略平面図である。
【図１２】図１２は、第２のチップ２００の裏面に設けられた端子電極２０１，２０２の形状を示す略平面図である。
【図１３】図１３は、磁気センサ１０の等価回路図である。
【図１４】図１４は、磁気センサ１０に接続する外部回路の構成を説明するための回路図である。
【図１５】図１５（ａ）は、本実施形態による磁気センサ１０を用いた電流センサ２０の構成を説明するための模式図であり、図１５（ｂ）は、図１５（ａ）に示す領域Ｂの模式的な拡大図である。
【図１６】図１６（ａ）〜（ｃ）は、いくつかの変形例による磁気センサ１１〜１３の構成を説明するための模式図である。
【図１７】図１７は、２つの磁気検出素子Ｒ１，Ｒ２を用いた磁気センサ１４の等価回路図である。
【図１８】図１８は、２つの磁気検出素子Ｒ１，Ｒ２を用いた変形例による磁気センサ１４ａの等価回路図である。
【図１９】図１９は、磁気センサ１４に接続する外部回路の構成を説明するための回路図である。
【図２０】図２０は、４つの磁気検出素子Ｒ１〜Ｒ４を用いた磁気センサ１５の等価回路図である。
【図２１】図２１は、４つの磁気検出素子Ｒ１〜Ｒ４を用いた変形例による磁気センサ１５ａの等価回路図である。
【図２２】図２２は、磁気センサ１５に接続する外部回路の構成を説明するための回路図である。
【図２３】図２３（ａ）〜（ｄ）は、平面スパイラル状の補償コイルＣの形状を示す略平面図である。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
【００１７】
図１は、本発明の好ましい実施形態による磁気センサ１０の外観を示す略斜視図である。また、図２は、磁気センサ１０の略分解斜視図である。
【００１８】
図１及び図２に示すように、本実施形態による磁気センサ１０は、第１のチップ１００と第２のチップ２００が積層された構成を有している。第１のチップ１００の裏面には端子電極３０１，３０２，３１１，３１２が設けられており、実使用時においては、回路基板に設けられたランドパターンに端子電極３０１，３０２，３１１，３１２が接続される。端子電極３０１，３０２，３１１，３１２は、第１のチップ１００の裏面のみならず、第１のチップ１００の側面にも連続的に設けられている。第１のチップ１００と第２のチップ２００は、後述するハンダ３０を介して電気的及び機械的に接続されている。
【００１９】
第１のチップ１００は、補償コイルＣとバリスタＶＲが集積されたチップであり、酸化亜鉛（ＺｎＯ）を主成分としたセラミック材料からなる複数の絶縁層と、ニッケル、銅、金、パラジウム、アルミニウムなどの金属材料からなる複数の導体層が交互に積層された多層配線構造を有している。一方、第２のチップ２００は、磁気検出素子Ｒが形成されたチップであり、シリコンなどからなる基板の表面に磁気検出素子Ｒが形成された構造を有している。このように、本実施形態による磁気センサ１０は、２つのチップ１００，２００が積層された構成を有していることから、これらチップを互いに異なる最適な材料によって構成することが可能である。
【００２０】
図２に示すように、本実施形態においては、第１のチップ１００が９層の絶縁層１１０，１２０，１３０，１４０，１５０，１６０，１７０，１８０，１９０を有している。絶縁層１１０の裏面に形成された導体パターンの形状は図３に示されており、絶縁層１２０，１３０，１４０，１５０，１６０，１７０，１８０，１９０の表面に形成された導体パターンの形状は、それぞれ図４〜図１１に示されている。
【００２１】
図３に示すように、絶縁層１１０の裏面には、端子電極３０１，３０２，３１１，３１２が形成されている。図４に示すように、絶縁層１２０の表面には、導体パターン１２１〜１２４、電極パターン１２５及びコイルパターン１２６が形成されている。導体パターン１２１，１２３は、第１のチップ１００の側面に設けられた端子電極３１１に接続され、導体パターン１２２，１２４は、第１のチップ１００の側面に設けられた端子電極３１２に接続される。また、コイルパターン１２６の一端１２６ａは、第１のチップ１００の側面に設けられた端子電極３０１に接続される。
【００２２】
図５に示すように、絶縁層１３０の表面には、導体パターン１３１〜１３４、電極パターン１３５及びコイルパターン１３６が形成されている。導体パターン１３１，１３３は、第１のチップ１００の側面に設けられた端子電極３１１に接続され、導体パターン１３２，１３４は、第１のチップ１００の側面に設けられた端子電極３１２に接続される。また、コイルパターン１３６の一端１３６ａは、絶縁層１３０を貫通して設けられたビア導体を介して、コイルパターン１２６の他端１２６ｂに接続されている。
【００２３】
図６に示すように、絶縁層１４０の表面には、導体パターン１４１〜１４４、電極パターン１４５及びコイルパターン１４６が形成されている。導体パターン１４１，１４３は、第１のチップ１００の側面に設けられた端子電極３１１に接続され、導体パターン１４２，１４４は、第１のチップ１００の側面に設けられた端子電極３１２に接続される。また、コイルパターン１４６の一端１４６ａは、絶縁層１４０を貫通して設けられたビア導体を介して、コイルパターン１３６の他端１３６ｂに接続されている。
【００２４】
図７に示すように、絶縁層１５０の表面には、導体パターン１５１〜１５４、電極パターン１５５及びコイルパターン１５６が形成されている。導体パターン１５１，１５３は、第１のチップ１００の側面に設けられた端子電極３１１に接続され、導体パターン１５２，１５４は、第１のチップ１００の側面に設けられた端子電極３１２に接続される。また、コイルパターン１５６の一端１５６ａは、絶縁層１５０を貫通して設けられたビア導体を介して、コイルパターン１４６の他端１４６ｂに接続されている。
【００２５】
図８に示すように、絶縁層１６０の表面には、導体パターン１６１〜１６４、電極パターン１６５及びコイルパターン１６６が形成されている。導体パターン１６１，１６３は、第１のチップ１００の側面に設けられた端子電極３１１に接続され、導体パターン１６２，１６４は、第１のチップ１００の側面に設けられた端子電極３１２に接続される。また、コイルパターン１６６の一端１６６ａは、絶縁層１６０を貫通して設けられたビア導体を介して、コイルパターン１５６の他端１５６ｂに接続されている。
【００２６】
図９に示すように、絶縁層１７０の表面には、導体パターン１７１〜１７４、電極パターン１７５及びコイルパターン１７６が形成されている。導体パターン１７１，１７３は、第１のチップ１００の側面に設けられた端子電極３１１に接続され、導体パターン１７２，１７４は、第１のチップ１００の側面に設けられた端子電極３１２に接続される。また、コイルパターン１７６の一端１７６ａは、絶縁層１７０を貫通して設けられたビア導体を介して、コイルパターン１６６の他端１６６ｂに接続されている。
【００２７】
図１０に示すように、絶縁層１８０の表面には、導体パターン１８１〜１８４、電極パターン１８５及びコイルパターン１８６が形成されている。導体パターン１８１，１８３は、第１のチップ１００の側面に設けられた端子電極３１１に接続され、導体パターン１８２，１８４は、第１のチップ１００の側面に設けられた端子電極３１２に接続される。また、コイルパターン１８６の一端１８６ａは、絶縁層１８０を貫通して設けられたビア導体を介して、コイルパターン１７６の他端１７６ｂに接続されている。さらに、コイルパターン１８６の他端１８６ｂは、第１のチップ１００の側面に設けられた端子電極３０２に接続される。
【００２８】
図２には、上下のコイルパターンを相互に接続するビア導体Ｖの一部が図示されている。
【００２９】
これにより、端子電極３０１と端子電極３０２の間には、コイルパターン１２６，１３６，１４６，１５６，１６６，１７６，１８６からなる補償コイルＣが形成されることになる。本実施形態においては、磁気検出素子Ｒが形成されたシリコン基板上ではなく、シリコン基板とは別のセラミック基板上に補償コイルＣを形成していることから、補償コイルＣのターン数を十分に確保することが可能となる。しかも、セラミック基板上に形成するコイルパターンは、スクリーン印刷法などの厚膜工程を用いて形成することができるため、シリコン基板上に薄膜工程を用いてコイルパターンを形成する場合と比べて、より多くの補償電流を流すことが可能となる。
【００３０】
また、端子電極３１１は、絶縁層１９０の表面に形成された端子電極１９１に接続され、端子電極３１２は、絶縁層１９０の表面に形成された端子電極１９２に接続される。これにより、端子電極３１１（１９１）と端子電極３１２（１９２）の間には、電極パターン１２５，１４５，１６５，１８５を一方の電極とし、電極パターン１３５，１５５，１７５を他方の電極とするバリスタＶＲが形成されることになる。第１のチップ１００を構成する各絶縁層は、上述の通り酸化亜鉛（ＺｎＯ）を主成分としたセラミック材料からなり、Ａｌ２Ｏ３、ＳｉＯ２、Ｔａ２Ｏ５、Ｂｉ２Ｏ５、ＭｎＯ、ＮｉＯ、ＣｏＯ、ＦｅＯ、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２などからなるフィラーが含まれていても構わない。また、第１のチップ１００を構成する各絶縁層の材料として、Ｎｂ２Ｏ５膜や、ＺｎＯ、ＳｉＣ、ＢａＴｉＯ、Ｓｉ、ＳｒＴｉＯなどを含む酸化膜を用いても構わない。
【００３１】
そして、第１のチップ１００の端子電極１９１，１９２は、図１２に示す第２のチップ２００の裏面に設けられた端子電極２０１，２０２にそれぞれ接続される。端子電極１９１と端子電極２０１の接続、並びに、端子電極１９２と端子電極２０２の接続は、ハンダを介して行うことができる。図１２に示すように、第２のチップ２００は、端子電極２０１，２０２間に接続された磁気検出素子Ｒを有している。磁気検出素子Ｒの種類については特に限定されず、ホール素子や磁気抵抗素子を用いることができる。
【００３２】
このように、本実施形態による磁気センサ１０は、補償コイルＣとバリスタＶＲを第１のチップ１００に集積するとともに、磁気検出素子Ｒが形成された第２のチップ２００と第１のチップ１００に積層していることから、部品点数の増加を抑えつつ、補償コイルＣによって強いキャンセル磁界を発生させることが可能となる。
【００３３】
図１３は、本実施形態による磁気センサ１０の等価回路図である。
【００３４】
図１３に示すように、本実施形態による磁気センサ１０は、端子電極３０１と端子電極３０２の間に補償コイルＣが接続され、端子電極３１１と端子電極３１２の間に磁気検出素子ＲとバリスタＶＲが並列に接続された構成を有する。バリスタＶＲは、磁気検出素子Ｒに対して並列に接続されているため、端子電極３１１と端子電極３１２の間にサージ電圧が加わった場合、バリスタＶＲの抵抗値が急激に低下し、バリスタＶＲを介してサージ電圧がバイパスされる。これにより、磁気検出素子Ｒをサージ電圧から保護することが可能となる。また、第２のチップ２００に設けられた磁気検出素子Ｒは、平面視で第１のチップ１００に設けられた補償コイルＣの内径部と重なっており、これにより、補償コイルＣに補償電流を流すと、これにより発生するキャンセル磁界が磁気検出素子Ｒに印加される。
【００３５】
図１４は、磁気センサ１０に接続する外部回路の構成を説明するための回路図である。
【００３６】
図１４に示すように、実使用時においては、磁気センサ１０の端子電極３０１，３１１をそれぞれ外部回路に接続し、端子電極３０２，３１２を接地する。外部回路は、抵抗４０１，４０３とアンプ４０２，４０４を有している。抵抗４０１は、電源Ｖｃｃと端子電極３１１の間に接続され、抵抗４０１に印加される電圧はアンプ４０２によって増幅される。アンプ４０２の出力端子は、抵抗４０３を介して端子電極３０１に供給される。抵抗４０３に印加される電圧はアンプ４０４によって増幅され、これにより出力信号Ｖｏｕｔが生成される。
【００３７】
かかる構成により、第２のチップ２００に設けられた磁気検出素子Ｒに外部から磁界が加わり、これによって磁気検出素子Ｒの抵抗値が変化すると、抵抗４０１に流れる電流が変化する。これにより、アンプ４０２から出力される補償電流Ｆが変化する。補償電流Ｆが補償コイルＣに流れることによって生じるキャンセル磁界は、外部から磁気検出素子Ｒに加わる磁界を打ち消すよう作用する。つまり、補償電流Ｆの電流量は、外部から磁気検出素子Ｒに加わる磁界に比例する。そして、補償電流Ｆは抵抗４０３によって電流電圧変換され、変換された電圧がアンプ４０４によって増幅されることにより、出力信号Ｖｏｕｔが生成される。
【００３８】
図１５（ａ）は、本実施形態による磁気センサ１０を用いた電流センサ２０の構成を説明するための模式図である。また、図１５（ｂ）は、図１５（ａ）に示す領域Ｂの模式的な拡大図である。
【００３９】
図１５（ａ）に示す電流センサ２０は、測定対象となる電流Ｉが流れるバスバー５０１と、バスバー５０１の周囲に配置された磁気コア５０２と、磁気コア５０２に設けられた磁気ギャップＧ内に配置された磁気センサ１０によって構成されている。磁気コア５０２は、バスバー５０１に流れる電流Ｉによって生じる磁界φの磁路となる部材であり、フェライトなどの高透磁率材料によって構成されている。そして、図１５（ａ）に示す電流センサ２０においては、磁気コア５０２に設けられた磁気ギャップＧ内に磁気センサ１０が配置されていることから、磁気ギャップＧを通過する磁界φが磁気センサ１０に印加され、これによりバスバー５０１を流れる電流Ｉを測定することができる。
【００４０】
そして、模式的な拡大図である図１５（ｂ）に示すように、磁気センサ１０の平面サイズは磁気ギャップＧの平面サイズよりも小さい。このため、磁気センサ１０には磁気ギャップＧを通過する全ての磁界φが印加されるのではなく、磁気ギャップＧを通過する一部の磁界φのみが印加されることから、磁気検出素子Ｒが飽和しにくいだけでなく、補償コイルＣに流す補償電流Ｆの電流量も抑えられる。これにより、本実施形態による電流センサ２０は、低消費電力であり、且つ、大電流の測定を行うことが可能となる。
【００４１】
図１６（ａ）〜（ｃ）は、いくつかの変形例による磁気センサ１１〜１３の構成を説明するための模式図である。
【００４２】
図１〜図１２を用いて説明した磁気センサ１０においては、第１のチップ１００を構成する各導体層に、補償コイルＣを構成するコイルパターンとバリスタＶＲを構成する電極パターンの両方が形成されているが、補償コイルＣとバリスタＶＲを第１のチップ１００内において互いに異なる導体層に形成しても構わない。例えば、図１６（ａ）に示す磁気センサ１１は、バリスタＶＲが形成されたバリスタ層が下層に位置し、補償コイルＣが形成されたコイル層が上層に位置しており、図１６（ｂ）に示す磁気センサ１２は、補償コイルＣが形成されたコイル層が下層に位置し、バリスタＶＲが形成されたバリスタ層が上層に位置している。また、図１６（ｃ）に示す磁気センサ１３は、バリスタＶＲが形成された複数のバリスタ層と補償コイルＣが形成された複数のコイル層が交互に積層された構成を有している。これらの変形例が例示するように、本発明において、第１のチップ１００内における補償コイルＣとバリスタＶＲのレイアウトについては任意であり、特に限定されるものではない。また、いずれも変形例においても、第１のチップ１００と第２のチップ２００は、ハンダ３０を介して接続されている。
【００４３】
図１７は、２つの磁気検出素子Ｒ１，Ｒ２を用いた磁気センサ１４の等価回路図である。
【００４４】
図１７に示す磁気センサ１４は、第２のチップ２００に２つの磁気検出素子Ｒ１，Ｒ２が含まれており、これらが端子電極３２１，３２２の間に直列に接続された構成を有している。そして、第１のチップ１００には、バリスタＶＲ１，ＶＲ２と補償コイルＣ１，Ｃ２が設けられている。バリスタＶＲ１は磁気検出素子Ｒ１に対して並列に接続され、バリスタＶＲ２は磁気検出素子Ｒ２に対して並列に接続されている。補償コイルＣ１は磁気検出素子Ｒ１に印加される外部磁界をキャンセルするものであり、補償コイルＣ２は磁気検出素子Ｒ２に印加される外部磁界をキャンセルするものである。そして、磁気検出素子Ｒ１と磁気検出素子Ｒ２との接続点は、端子電極３２３に接続される。尚、図１８に示す変形例による磁気センサ１４ａのように、１つのバリスタＶＲを磁気検出素子Ｒ１，Ｒ２に対して並列に接続しても構わない。また、図示しないが、補償コイルＣ１，Ｃ２についても、磁気検出素子Ｒ１，Ｒ２に対して個別に割り当てる必要はなく、１個の補償コイルＣを磁気検出素子Ｒ１，Ｒ２に対して共通に割り当てても構わない。
【００４５】
そして、外部磁界による磁気検出素子Ｒ１，Ｒ２の抵抗値の変化が互いに逆となるよう第２のチップ２００を構成すれば、磁気検出素子Ｒ１，Ｒ２はハーフブリッジ回路を構成することになり、より高い検出感度を得ることが可能となる。
【００４６】
図１９は、磁気センサ１４に接続する外部回路の構成を説明するための回路図である。
【００４７】
図１９に示すように、実使用時においては、磁気センサ１４の端子電極３０１，３２３をそれぞれ外部回路に接続し、端子電極３２１を電源Ｖｃｃに接続し、端子電極３０２，３２２を接地する。外部回路は、アンプ４０５，４０７と抵抗４０６を有している。アンプ４０５の入力端子は磁気センサ１４の端子電極３２３に接続され、アンプ４０５の出力端子は抵抗４０６を介して磁気センサ１４の端子電極３０１に接続される。抵抗４０６に印加される電圧はアンプ４０７によって増幅され、これにより出力信号Ｖｏｕｔが生成される。
【００４８】
かかる構成により、第２のチップ２００に設けられた磁気検出素子Ｒ１，Ｒ２に外部から磁界が加わり、これによって磁気検出素子Ｒ１，Ｒ２の抵抗値が変化すると、アンプ４０５の出力電圧が変化することから、抵抗４０６に流れる補償電流Ｆが変化する。補償電流Ｆが補償コイルＣ１，Ｃ２に流れることによって生じるキャンセル磁界は、外部から磁気検出素子Ｒ１，Ｒ２に加わる磁界を打ち消すよう作用する。補償電流Ｆは、抵抗４０６によって電流電圧変換され、変換された電圧がアンプ４０７によって増幅されることにより、出力信号Ｖｏｕｔが生成される。
【００４９】
このように、ハーフブリッジ接続された２つの磁気検出素子Ｒ１，Ｒ２を第２のチップ２００に形成すれば、より高い検出感度を得ることが可能となる。
【００５０】
図２０は、４つの磁気検出素子Ｒ１〜Ｒ４を用いた磁気センサ１５の等価回路図である。
【００５１】
図２０に示す磁気センサ１４は、第２のチップ２００に４つの磁気検出素子Ｒ１〜Ｒ４が含まれており、このうち、磁気検出素子Ｒ１，Ｒ２が端子電極３３１，３３２の間に直列に接続され、磁気検出素子Ｒ３，Ｒ４が端子電極３３１，３３２の間に直列に接続された構成を有している。そして、第１のチップ１００には、バリスタＶＲ１〜ＶＲ４と補償コイルＣ１〜Ｃ４が設けられている。バリスタＶＲ１〜ＶＲ４は、磁気検出素子Ｒ１〜Ｒ４に対してそれぞれ並列に接続されている。補償コイルＣ１〜Ｃ４は、それぞれ磁気検出素子Ｒ１〜Ｒ４に印加される外部磁界をキャンセルするものである。そして、磁気検出素子Ｒ１と磁気検出素子Ｒ２との接続点は端子電極３３３に接続され、磁気検出素子Ｒ３と磁気検出素子Ｒ４との接続点は端子電極３３４に接続される。尚、図２１に示す変形例による磁気センサ１５ａのように、１つのバリスタＶＲを端子電極３３１，３３２間に接続しても構わない。また、図示しないが、補償コイルＣ１〜Ｃ４についても、磁気検出素子Ｒ１〜Ｒ４に対して個別に割り当てる必要はなく、１個の補償コイルＣを磁気検出素子Ｒ１〜Ｒ４に対して共通に割り当てても構わない。
【００５２】
そして、外部磁界による磁気検出素子Ｒ１，Ｒ４の抵抗値の変化と磁気検出素子Ｒ２，Ｒ３の抵抗値の変化が互いに逆となるよう第２のチップ２００を構成すれば、磁気検出素子Ｒ１〜Ｒ４はフルフブリッジ回路を構成することになり、より高い検出感度を得ることが可能となる。
【００５３】
図２２は、磁気センサ１５に接続する外部回路の構成を説明するための回路図である。
【００５４】
図２２に示すように、実使用時においては、磁気センサ１５の端子電極３０１，３３３，３３４をそれぞれ外部回路に接続し、端子電極３３１を電源Ｖｃｃに接続し、端子電極３０２，３３２を接地する。外部回路は、アンプ４０７，４０８と抵抗４０６を有している。アンプ４０８は差動アンプであり、一方の入力端子（＋）は磁気センサ１５の端子電極３３３に接続され、他方の入力端子（−）は磁気センサ１５の端子電極３３４に接続される。アンプ４０８の出力端子は、抵抗４０６を介して磁気センサ１４の端子電極３０１に接続される。抵抗４０６に印加される電圧はアンプ４０７によって増幅され、これにより出力信号Ｖｏｕｔが生成される。
【００５５】
かかる構成により、第２のチップ２００に設けられた磁気検出素子Ｒ１〜Ｒ４に外部から磁界が加わり、これによって磁気検出素子Ｒ１〜Ｒ４の抵抗値が変化すると、アンプ４０８の出力電圧が変化することから、抵抗４０６に流れる補償電流Ｆが変化する。補償電流Ｆが補償コイルＣ１〜Ｃ４に流れることによって生じるキャンセル磁界は、外部から磁気検出素子Ｒ１〜Ｒ４に加わる磁界を打ち消すよう作用する。補償電流Ｆは、抵抗４０６によって電流電圧変換され、変換された電圧がアンプ４０７によって増幅されることにより、出力信号Ｖｏｕｔが生成される。
【００５６】
このように、フルブリッジ接続された４つの磁気検出素子Ｒ１〜Ｒ４を第２のチップ２００に形成すれば、より高い検出感度を得ることが可能となる。
【００５７】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００５８】
例えば、図２に示す例では、第１のチップ１００に設けられた複数の導体層を用いて補償コイルＣをヘリカル状に形成しているが、補償コイルＣは平面スパイラル状であっても構わない。平面スパイラル状の補償コイルＣを用いる場合、補償コイルＣの形状は、図２３（ａ）に示すように四角形であっても構わないし、図２３（ｂ）に示すように円形であっても構わないし、図２３（ｃ）に示すように八角形であっても構わないし、図２３（ｄ）に示すように六角形であっても構わない。また、平面スパイラル状の補償コイルＣを複数個重ねることによって、ターン数をより増加させても構わない。
【００５９】
また、上記実施形態では静電保護素子としてバリスタを用いているが、本発明がこれに限定されるものではなく、他の静電保護素子、例えばツェナーダイオードを用いても構わない。
【符号の説明】
【００６０】
１０〜１５，１４ａ，１５ａ    磁気センサ
２０    電流センサ
３０    ハンダ
１００    第１のチップ
１１０，１２０，１３０，１４０，１５０，１６０，１７０，１８０，１９０    絶縁層
１２１〜１２５，１３１〜１３５，１４１〜１４５，１５１〜１５５，１６１〜１６５，１７１〜１７５，１８１〜１８５    導体パターン
１２６，１３６，１４６，１５６，１６６，１７６，１８６    コイルパターン
１２６ａ，１３６ａ，１４６ａ，１５６ａ，１６６ａ，１７６ａ，１８６ａ    コイルパターンの一端
１２６ｂ，１３６ｂ，１４６ｂ，１５６ｂ，１６６ｂ，１７６ｂ，１８６ｂ    コイルパターンの他端
１９１，１９２    端子電極
２００    第２のチップ
２０１，２０２，３１１，３１２，３２１〜３２３，３３１〜３３４    端子電極
４０１，４０３，４０６    抵抗
４０２，４０４，４０５，４０７，４０８    アンプ
５０１    バスバー
５０２    磁気コア
Ｃ，Ｃ１〜Ｃ４    補償コイル
Ｆ    補償電流
Ｇ    磁気ギャップ
Ｉ    電流
Ｒ，Ｒ１〜Ｒ４    磁気検出素子
Ｖ    ビア導体
ＶＲ，ＶＲ１〜ＶＲ４    バリスタ
φ    磁界
【図１】
2020112410.tif 000003
【図２】
2020112410.tif 000004
【図３】
2020112410.tif 000005
【図４】
2020112410.tif 000006
【図５】
2020112410.tif 000007
【図６】
2020112410.tif 000008
【図７】
2020112410.tif 000009
【図８】
2020112410.tif 000010
【図９】
2020112410.tif 000011
【図１０】
2020112410.tif 000012
【図１１】
2020112410.tif 000013
【図１２】
2020112410.tif 000014
【図１３】
2020112410.tif 000015
【図１４】
2020112410.tif 000016
【図１５】
2020112410.tif 000017
【図１６】
2020112410.tif 000018
【図１７】
2020112410.tif 000019
【図１８】
2020112410.tif 000020
【図１９】
2020112410.tif 000021
【図２０】
2020112410.tif 000022
【図２１】
2020112410.tif 000023
【図２２】
2020112410.tif 000024
【図２３】
2020112410.tif 000025