(57)【要約】【課題】製造プロセスを簡素化して工程削減を達成する信頼性の高い光デバイスを実現する。【解決手段】光デバイスは、発光素子２０と、電子回路チップ３０と、発光素子２０及び電子回路チップ３０が実装される基板１と、基板１の発光素子２０の第１実装面に形成された第１電極２と、基板１の電子回路チップ３０の第２実装面に形成された第２電極１８とを備えており、第１電極２と第２電極１８とが同一構造とされている。【選択図】図１
2020068286.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
電子回路チップと、
前記発光素子及び前記電子回路チップが実装される基板と、
前記基板の前記発光素子の第１実装面に形成された第１電極と、
前記基板の前記電子回路チップの第２実装面に形成された第２電極と
を備えており、
前記第１電極と前記第２電極とが同一構造とされていることを特徴とする光デバイス。
【請求項２】
前記第１電極と前記第２電極とが同一の材料からなることを特徴とする請求項１に記載の光デバイス。
【請求項３】
前記第１電極と前記第２電極とが同一の厚みであることを特徴とする請求項１又は２に記載の光デバイス。
【請求項４】
前記第１電極及び前記第２電極は、共に複数の導電膜が積層されてなることを特徴とする請求項１〜３のいずれか１項に記載の光デバイス。
【請求項５】
前記第１電極及び前記第２電極は、少なくとも最表面が金膜であることを特徴とする請求項１〜４のいずれか１項に記載の光デバイス。
【請求項６】
前記発光素子と前記第１電極との間に第１ハンダ層が、前記電子回路チップと前記第２電極との間に第２ハンダ層がそれぞれ設けられていることを特徴とする請求項１〜５のいずれか１項に記載の光デバイス。
【請求項７】
前記第１実装面下に、前記発光素子と光結合する光導波路が設けられていることを特徴とする請求項１〜６のいずれか１項に記載の光デバイス。
【請求項８】
前記基板は、前記基板の底面を基準として、前記第１実装面が前記第２実装面よりも高い位置に形成されていることを特徴とする請求項７に記載の光デバイス。
【請求項９】
前記発光素子の一端と前記光導波路の一端とが位置整合していることを特徴とする請求項８に記載の光デバイス。
【請求項１０】
前記基板は、前記第１実装面と前記第２実装面とが同一の平坦面とされていることを特徴とする請求項７に記載の光デバイス。
【請求項１１】
前記発光素子と前記光導波路との間に反射鏡が設けられていることを特徴とする請求項１０に記載の光デバイス。
【請求項１２】
前記発光素子の光出射側端面に反射膜が設けられていることを特徴とする請求項１０に記載の光デバイス。
【請求項１３】
基板の第１実装面に第１電極を、前記基板の第２実装面に前記第１電極と同一構造の第２電極を同時に形成する工程と、
前記第１実装面に前記第１電極を介して発光素子を、前記第２実装面に前記第２電極を介して電子回路チップをそれぞれ実装する工程と
を備えることを特徴とする光デバイスの製造方法。
【請求項１４】
前記第１電極と前記第２電極とが同一の材料からなることを特徴とする請求項１３に記載の光デバイスの製造方法。
【請求項１５】
前記第１電極と前記第２電極とが同一の厚みであることを特徴とする請求項１３又は１４に記載の光デバイスの製造方法。
【請求項１６】
前記第１電極及び前記第２電極は、共に複数の導電膜が積層されてなることを特徴とする請求項１３〜１５のいずれか１項に記載の光デバイスの製造方法。
【請求項１７】
前記第１電極及び前記第２電極は、少なくとも最表面が金膜であることを特徴とする請求項１３〜１６のいずれか１項に記載の光デバイスの製造方法。
【請求項１８】
前記発光素子と前記第１電極との間に第１ハンダ層を、前記電子回路チップと前記第２電極との間に第２ハンダ層をそれぞれ設けることを特徴とする請求項１３〜１７のいずれか１項に記載の光デバイスの製造方法。
【請求項１９】
前記第１実装面下に、前記発光素子と光結合する光導波路を設けることを特徴とする請求項１３〜１８のいずれか１項に記載の光デバイスの製造方法。
【請求項２０】
前記基板の底面を基準として、前記第１実装面が前記第２実装面よりも高い位置となるように、前記基板に段差を形成することを特徴とする請求項１９に記載の光デバイスの製造方法。
【請求項２１】
前記発光素子の一端と前記光導波路の一端とを位置整合させることを特徴とする請求項２０に記載の光デバイスの製造方法。
【請求項２２】
前記基板は、前記第１実装面と前記第２実装面とが同一の平坦面とされることを特徴とする請求項１９に記載の光デバイスの製造方法。
【請求項２３】
前記発光素子と前記光導波路との間に反射鏡を設けることを特徴とする請求項２２に記載の光デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光デバイス及びその製造方法に関するものである。
【背景技術】
【０００２】
光デバイスにおいては、加工技術の優位性や産業上の波及効果、微細化の要請等の理由から、シリコン基板上に光機能素子を形成するシリコンフォトニクスの開発が進められており、シリコン基板上に光変調器や受光器を配置する光集積素子の検討が行われている。シリコンそのものには発光機構がないため、信号光を生成するには外部からの光入力が必要となる。その手法の一つとして、シリコン光導波路側にスポットサイズ光変換器を設け、外部光源として例えば半導体レーザ（Laser Diode：ＬＤ）を用意し、フリップチップ実装によりＬＤ及びシリコン光導波路を光結合させるハイブリッド集積方式が考えられている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】T. Shimizu, N. Hatori, M. Okano, M. Ishizaka, T. Yamamoto, Y. Urino, M. Mori, T. Nakamura, Y. Arakawa,"High Density Hybrid Integrated Light Source with a Laser Diode Array on a Silicon Optical Waveguide Platform for Inter-Chip Optical Interconnection,"In Digest of the 8th IEEE International Conference on Group IV Photonics, London 2011, ThB5.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ハイブリッド集積方式を採用した光デバイスを開発する場合、光集積素子の光変調器や受光器を駆動させるための電子回路（ＩＣ）チップが必要となる。このような光デバイスでは、ＩＣチップもＬＤと同様に実装することを要する。ＩＣチップが接続される電極としては、従前よりＩＣチップの接続に用いられているものが使用されると考えられる。この電極は、ＬＤの接続に用いられると考えられる電極とは異なる構造のものである。
【０００５】
ＬＤ及びＩＣチップを実装した光デバイスを実現しようとすれば、各々を実装するために相異なる電極を要することから、製造プロセスが複雑化して工程増を招く。またこの場合、相異なる２種の電極による応力差に起因して基板に歪みが発生し、光デバイスとしての信頼性が損なわれるという問題がある。
【０００６】
本発明は、製造プロセスを簡素化して工程削減を達成する信頼性の高い光デバイス及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
一つの態様では、光デバイスは、発光素子と、電子回路チップと、前記発光素子及び前記電子回路チップが実装される基板と、前記基板の前記発光素子の第１実装面に形成された第１電極と、前記基板の前記電子回路チップの第２実装面に形成された第２電極とを備えており、前記第１電極と前記第２電極とが同一構造とされている。
【０００８】
一つの態様では、光デバイスの製造方法は、基板の第１実装面に第１電極を、前記基板の第２実装面に前記第１電極と同一構造の第２電極を同時に形成する工程と、前記第１実装面に前記第１電極を介して発光素子を、前記第２実装面に前記第２電極を介して電子回路チップをそれぞれ実装する工程とを備える。
【発明の効果】
【０００９】
一つの側面では、製造プロセスを簡素化して工程削減を達成する信頼性の高い光デバイスが実現する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態による光デバイスの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態による光デバイスの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態による光デバイスの製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、第１の実施形態による光デバイスの製造方法を工程順に示す概略断面図である。
【図５】第１の実施形態による光デバイスに実装されるＬＤの構成を示す概略断面図である。
【図６】第１の実施形態による光デバイスに実装されるＩＣチップの構成を示す概略断面図である。
【図７】第１の実施形態の変形例による光デバイスの主要工程を示す概略断面図である。
【図８】図７に引き続き、第１の実施形態の変形例による光デバイスの主要工程を示す概略断面図である。
【図９】図８に引き続き、第１の実施形態の変形例による光デバイスの主要工程を示す概略断面図である。
【図１０】第２の実施形態による光デバイスの製造方法を工程順に示す概略断面図である。
【図１１】図１０に引き続き、第２の実施形態による光デバイスの製造方法を工程順に示す概略断面図である。
【図１２】図１１に引き続き、第２の実施形態による光デバイスの製造方法を工程順に示す概略断面図である。
【図１３】図１２に引き続き、第２の実施形態による光デバイスの製造方法を工程順に示す概略断面図である。
【図１４】第２の実施形態の変形例１による光デバイスの主要工程を示す概略断面図である。
【図１５】図１４に引き続き、第２の実施形態の変形例１による光デバイスの主要工程を示す概略断面図である。
【図１６】図１５に引き続き、第２の実施形態の変形例１による光デバイスの主要工程を示す概略断面図である。
【図１７】図１６に引き続き、第２の実施形態の変形例１による光デバイスの主要工程を示す概略断面図である。
【図１８】第２の実施形態の変形例２による光デバイスの概略断面図である。
【発明を実施するための形態】
【００１１】
以下、光デバイスの諸実施形態について、図面を参照しながら詳細に説明する。
【００１２】
［第１の実施形態］
本実施形態では、光デバイスの構成について、その製造方法と共に説明する。図１〜図４は、第１の実施形態による光デバイスの製造方法を工程順に示す概略断面図である。
【００１３】
先ず、図１（ａ）に示すように、基板、ここではＳＯＩ基板１を用意する。
ＳＯＩ基板１は、シリコン基板１ａ上にＳｉＯ2のＢＯＸ層１ｂを介してシリコンのＳＯＩ層１ｃが設けられている。
【００１４】
続いて、図１（ｂ）に示すように、光導波路１１、シリコン酸化膜１２、Ａｌ層１３、及びシリコン窒化膜１４を順次形成する。
詳細には、先ず、ＳＯＩ基板１のＳＯＩ層１ｃをリソグラフィー及びエッチングにより加工し、光導波路１１を形成する。光導波路１１には、光導波路のみならず、マッハツェンダ型変調器等の光変調器やフォトディテクタ等の受光器等の機能素子が含まれる。
【００１５】
次に、ＣＶＤ法等により光導波路１１を覆うシリコン酸化膜１２を形成する。シリコン酸化膜１２の加工、スパッタ法等によるＡｌの形成、及びＡｌの加工を行い、電極形状のＡｌ層１３を形成する。ＣＶＤ法等によりＡｌ層１３を覆うＳｉＮを堆積し、シリコン窒化膜１４を形成する。
【００１６】
続いて、図１（ｃ）に示すように、第１実装領域１０Ａ及び第２実装領域１０Ｂを形成する。
詳細には、シリコン基板１ａ、ＢＯＸ層１ｂ、シリコン酸化膜１２、及びシリコン窒化膜１４の半導体レーザの実装領域となる部位をリソグラフィー及びエッチングにより加工する。これによりＳＯＩ基板１に段差が形成され、下段側が第１実装領域１０Ａ（図中、右側の部位）、第１実装領域１０Ａに隣接する上段側が第２実装領域１０Ｂ（図中、左側の部位）となる。即ち、シリコン基板１ａの底面を基準として、第１実装面１０Ａが第２実装面１０Ｂよりも高い位置に形成される。第１実装領域１０Ａの第１実装面には半導体レーザ（ＬＤ）が実装され、第２実装領域１０Ｂの第２実装面には電子回路（ＩＣ）チップが実装される。第１実装領域１０Ａには、ＬＤが当接する台座部１０Ａａ及びＬＤの実装の際に位置合せをするためのアライメント部１０Ａｂが形成される。
【００１７】
続いて、図２（ａ）に示すように、保護膜１５を形成する。
詳細には、全面を覆うように、例えばＣＶＤ法によりシリコン酸化膜を２００ｎｍ程度の厚みに堆積する。これにより、保護膜１５が形成される。第２実装領域１０Ｂにおいて、シリコン窒化膜１４及び保護膜１５を加工し、Ａｌ層１３の表面の一部を露出する開口１０Ｂａを形成する。
【００１８】
続いて、図２（ｂ）に示すように、電極形成用のレジストマスク１６を形成する。
詳細には、全面にレジストを塗布し、レジストをリソグラフィーで加工する。これにより、第１実装領域１０Ａに開口１６ａ、第２実装領域１０Ｂに開口１６ｂを有するレジストマスク１６が形成される。レジストマスク１６では、開口１６ａが台座部１０Ａａの近傍部位を、開口１６ｂが開口１０Ｂａを含む部位を露出する。
【００１９】
続いて、図２（ｃ）に示すように、全面に電極材料１７を堆積する。
詳細には、蒸着法により、開口１６ａ，１６ｂ内を含むレジストマスク１６の全面に所定の電極材料１７、ここではＴｉ（下層）／Ｐｔ（中間層）／Ａｕ（上層）の多層構成で例えば１００ｎｍ程度／１００ｎｍ程度／５００ｎｍ程度の各膜厚に堆積する。
【００２０】
続いて、図３（ａ）に示すように、同一構成のＬＤ用電極２及びＵＢＭ層１８を同時形成する。
詳細には、リフトオフにより、レジストマスク１６及びこれに付着した電極材料１７を除去する。以上により、同一構造（同一の材料、同一の層構成、及び同一の厚み）の半導体レーザ（Laser Diode：ＬＤ）用電極２及びバンプ下冶金（Under Bump Metallurgy：ＵＢＭ）層１８が同時形成される。即ちＬＤ用電極２及びＵＢＭ層１８は、同一材料で略同一膜厚の複数の導電膜が積層されてなる構造体とされている。ＬＤ用電極２は第１実装領域１０Ａの第１実装面に、ＵＢＭ層１８は第２実装領域１０Ｂの第２実装面にそれぞれ形成される。第２実装領域１０Ｂでは、Ａｌ層１３及び開口１０Ｂａを介してＡｌ層１３と接続されたＵＢＭ層１８により、ＩＣ用電極３が構成される。ＬＤ用電極２及びＵＢＭ層１８の電極材料１７は、最表面が接続信頼性に優れたＡｕであることが望ましく、本実施形態では下層が密着層であるＴｉ、中間層がバリア層であるＰｔであり、最表面がＡｕとされている。
【００２１】
従前より、ＩＣチップを基板上に搭載する場合、そのＵＢＭ層の材料としては、Ｎｉ（下層）／Ａｕ（上層）が用いられている。一方、ＬＤ用電極の材料としては、Ｔｉ（下層）／Ｐｔ（中間層）／Ａｕ（上層）が望ましいと考えられる。本実施形態のように、同一基板上にＬＤ及びＩＣチップを実装する場合、ＬＤ用電極及びＵＢＭ層の各材料として上記のように相異なるものを用いた場合、製造プロセスが複雑化して工程増を招く。また、相異なる材料でＬＤ用電極及びＵＢＭ層を形成したことにより、光デバイスに電極材料の相違による応力差に起因した歪みが発生して信頼性が損なわれる虞がある。特に、本実施形態のように基板に段差を形成する場合に応力差に起因した歪みが顕著となり、信頼性の確保が困難となる。
【００２２】
本実施形態では、同一基板上にＬＤ及びＩＣチップを実装するに際して、ＬＤ用電極２及びＵＢＭ層１８を同一構造として同時形成する。これにより、製造プロセスが簡略化されて工程が削減され、電極材料の相違による応力差を生ぜしめることなく基板に段差を形成する場合でも高い信頼性を得ることができる。
【００２３】
続いて、図３（ｂ）に示すように、ＬＤ用電極２上に第１ハンダ層４を形成する。
詳細には、ＬＤ用電極２の表面の一部を開口するレジストマスクを形成し、開口内を含むレジストマスクの全面に所定のハンダ材料、ここではＡｕＳｎを堆積する。リフトオフにより、レジストマスク及びこれに付着したハンダ材料を除去する。以上により、ＬＤ用電極２上にＡｕＳｎの第１ハンダ層４が形成される。第１ハンダ層４の表面と、台座部１０Ａａ上の保護膜１５の表面及びアライメント部１０Ａｂ上の保護膜１５の表面とは、同一平面とされている。
【００２４】
図５は、本実施形態による光デバイスに実装されるＬＤの構成を示す概略断面図である。
このＬＤ２０は光源であり、ＧａＡｓ等の基板２１上に光導波路２２が設けられ、光導波路２２の両端面に必要により反射膜又は無反射膜（不図示）が設けられ、上下に一対の電極（不図示）が設けられている。
光導波路２２は、いわゆるリッジ型の光導波路であり、例えばＡｌＧａＡｓの下部クラッド層２３とその上方の例えばＧａＩｎＰの上部クラッド層２５との間に例えばＩｎＧａＡｓやＩｎＡｓ等の活性層２４が挟持されている。上部クラッド層２５内には、活性層２４の上方に、単一波長の光を出射させるための回折格子（不図示）が設けられる場合がある。
【００２５】
図６は、本実施形態による光デバイスに実装されるＩＣチップの構成を示す概略断面図である。
このＩＣチップ３０は、光導波路１１の具体的構成である光変調器や受光器を駆動させるためのＩＣを備えている。ＩＣチップ３０の表面には、例えばＮｉ（下層）／Ａｕ（上層）からなる外部接続用の電極２６が形成されており、電極２６の表面には例えばＳｕＡｇの第２ハンダ層５が付与されている。
【００２６】
図３（ｂ）に続いて、図４に示すように、第１実装領域１０ＡにＬＤ２０を、第２実装領域１０ＢにＩＣチップ３０をそれぞれ実装する。
詳細には、第１実装領域１０Ａの保護膜１５を介した台座部１０Ａａ上に、アライメント部１０Ａｂを参照してＬＤ２０の活性層２４の一端を光導波路１１の一端と対向して位置整合するように、ＬＤ２０を実装する。ＬＤ２０は、保護膜１５を介した台座部１０Ａａ上に当接して第１ハンダ層４で接続され、活性層２４の一端が光導波路１１の一端と位置整合し、活性層２４と光導波路１１とが光結合する。ＳＯＩ基板１には段差が形成され、第１実装領域１０Ａが第２実装領域１０Ｂに対して下段とされている。そのため、ＬＤ２０の活性層２４の一端と光導波路１１の一端とが正確に位置合せされた状態に、ＬＤ２０を容易に実装することができる。ＬＤ２０は、ＬＤ用電極２との接続に適した第１ハンダ層４により、第１実装領域１０Ａに確実に実装される。
【００２７】
第２実装領域１０ＢのＵＢＭ層１８に、ＩＣチップ３０の第２ハンダ層５を突合せて接続し、ＩＣチップ３０を実装する。ＩＣチップ３０は、ＵＢＭ層１８との接続に適した第２ハンダ層５により、第２実装領域１０Ｂに確実に実装される。
以上により、本実施形態による光デバイスが形成される。
【００２８】
以上説明したように、本実施形態によれば、同一基板にＬＤ２０及びＩＣチップ３０が実装された光デバイスであって、製造プロセスを簡素化して工程削減を達成する信頼性の高い光デバイスが実現する。
【００２９】
（変形例）
以下、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様に、光デバイスの構成について、その製造方法と共に説明するが、ＬＤ及びＩＣチップが接続される電極の形成方法が異なる点で第１の実施形態と相違する。図７〜図９は、第１の実施形態の変形例による光デバイスの主要工程を示す概略断面図である。第１の実施形態と対応する構成部材については、同符号を付する。
【００３０】
先ず、第１の実施形態と同様に、図１（ａ）〜図２（ａ）の各工程を実行する。保護膜１５及び開口１０Ｂａが形成された様子を図７（ａ）に示す。
【００３１】
続いて、図７（ｂ）に示すように、メッキシード層３１を形成する。
詳細には、開口１０Ｂａ内を含む全面を覆うように、例えば蒸着法によりＴｉ（下層）／Ｃｕ（上層）を堆積する。Ｔｉが密着膜であり、Ｃｕがシード膜である。以上によりメッキシード層３１が形成される。
【００３２】
続いて、図７（ｃ）に示すように、電極形成用のレジストマスク３２を形成する。
詳細には、全面にレジストを塗布し、レジストをリソグラフィーで加工する。これにより、第１実装領域１０Ａに開口３２ａ、第２実装領域１０Ｂに開口３２ｂを有するレジストマスク３２が形成される。レジストマスク３２では、開口３２ａが台座部１０Ａａの近傍部位を、開口３２ｂが開口１０Ｂａを含む部位を露出する。
【００３３】
続いて、図８（ａ）に示すように、電極材料３３を堆積する。
詳細には、電界メッキ法により、開口３２ａ，３２ｂ内で露出するメッキシード層３１上に所定の電極材料３３、ここではＮｉ（下層）／Ａｕ（上層）の多層構成で例えば１ｎｍ程度／１５０ｎｍ程度の各膜厚に堆積する。
【００３４】
続いて、図８（ｂ）に示すように、同一構成のＬＤ用電極６及びＵＢＭ層３４を同時形成する。
詳細には、レジストマスク３２及びその下のメッキシード層３１を除去する。以上により、同一構造（同一の材料、同一の層構成、及び同一の厚み）のＬＤ用電極６及びＵＢＭ層３４が同時形成される。即ちＬＤ用電極６及びＵＢＭ層３４は、同一材料で略同一膜厚の複数の導電膜が積層されてなる構造体とされている。ＬＤ用電極６は第１実装領域１０Ａの第１実装面に、ＵＢＭ層３４は第２実装領域１０Ｂの第２実装面にそれぞれ形成される。第２実装領域１０Ｂでは、Ａｌ層１３及び開口１０Ｂａを介してＡｌ層１３と接続されたＵＢＭ層３４により、ＩＣ用電極７が構成される。ＬＤ用電極６及びＵＢＭ層３４の電極材料３３は、最表面が接続信頼性に優れたＡｕであることが望ましく、本例では下層が密着層であるＮｉであり、最表面がＡｕとされている。
【００３５】
従前より、ＩＣチップを基板上に搭載する場合、そのＵＢＭ層の材料としては、Ｎｉ（下層）／Ａｕ（上層）が用いられている。一方、ＬＤ用電極の材料としては、Ｔｉ（下層）／Ｐｔ（中間層）／Ａｕ（上層）が考えられる。本例のように、同一基板上にＬＤ及びＩＣチップを実装する場合、ＬＤ用電極及びＵＢＭ層の各材料として上記のように相異なるものを用いた場合、製造プロセスが複雑化して工程増を招く。また、相異なる材料でＬＤ用電極及びＵＢＭ層を形成したことにより、光デバイスに電極材料の相違による応力差に起因した歪みが発生して信頼性が損なわれる虞がある。特に、本例のように基板に段差を形成する場合に応力差に起因した歪みが顕著となり、信頼性の確保が困難となる。
【００３６】
本例では、同一基板上にＬＤ及びＩＣチップを実装するに際して、ＬＤ用電極６及びＵＢＭ層３４を同一構造として同時形成する。これにより、製造プロセスが簡略化されて工程が削減され、電極材料の相違による応力差を生ぜしめることなく基板に段差を形成する場合でも高い信頼性を得ることができる。
【００３７】
続いて、図９（ａ）に示すように、ＬＤ用電極６上に第１ハンダ層４を形成する。
詳細には、ＬＤ用電極６の表面の一部を開口するレジストマスクを形成し、開口内を含むレジストマスクの全面に所定のハンダ材料、ここではＡｕＳｎを堆積する。リフトオフにより、レジストマスク及びこれに付着したハンダ材料を除去する。以上により、ＬＤ用電極６上にＡｕＳｎの第１ハンダ層４が形成される。第１ハンダ層４の表面と、台座部１０Ａａ上の保護膜１５の表面及びアライメント部１０Ａｂ上の保護膜１５の表面とは、同一平面とされている。
【００３８】
続いて、図９（ｂ）に示すように、第１実装領域１０ＡにＬＤ２０を、第２実装領域１０ＢにＩＣチップ３０をそれぞれ実装する。
詳細には、第１実装領域１０Ａの保護膜１５を介した台座部１０Ａａ上に、アライメント部１０Ａｂを参照してＬＤ２０の活性層２４の一端を光導波路１１の一端と対向して位置整合するように、ＬＤ２０を実装する。ＬＤ２０は、保護膜１５を介した台座部１０Ａａ上に当接して第１ハンダ層４で接続され、活性層２４の一端が光導波路１１の一端と位置整合し、活性層２４と光導波路１１とが光結合する。ＳＯＩ基板１には段差が形成され、第１実装領域１０Ａが第２実装領域１０Ｂに対して下段とされている。そのため、ＬＤ２０の活性層２４の一端と光導波路１１の一端とが正確に位置合せされた状態に、ＬＤ２０を容易に実装することができる。ＬＤ２０は、ＬＤ用電極６との接続に適した第１ハンダ層４により、第１実装領域１０Ａに確実に実装される。
【００３９】
第２実装領域１０ＢのＵＢＭ層３４に、ＩＣチップ３０の第２ハンダ層５を突合せて接続し、ＩＣチップ３０を実装する。ＩＣチップ３０は、ＵＢＭ層３４との接続に適した第２ハンダ層５により、第２実装領域１０Ｂに確実に実装される。
以上により、本例による光デバイスが形成される。
【００４０】
以上説明したように、本例によれば、同一基板にＬＤ２０及びＩＣチップ３０が実装された光デバイスであって、製造プロセスを簡素化して工程削減を達成する信頼性の高い光デバイスが実現する。
【００４１】
［第２の実施形態］
本実施形態では、第１の実施形態と同様に、光デバイスの構成について、その製造方法と共に説明するが、第１実装領域と第２実装領域とが平坦面とされる点で第１の実施形態と相違する。図１０〜図１３は、第２の実施形態による光デバイスの製造方法を工程順に示す概略断面図である。第１の実施形態と対応する構成部材については、同符号を付する。
【００４２】
先ず、図１０（ａ）に示すように、光導波路４１、シリコン酸化膜１２、Ａｌ層１３、及びシリコン窒化膜１４を順次形成する。
詳細には、先ず、ＳＯＩ基板のＳＯＩ層１ｃをリソグラフィー及びエッチングにより加工し、光導波路４１を形成する。光導波路４１の先端部には、光結合するためのグレーティングカプラ４１ａが形成されている。光導波路４１には、光導波路のみならず、マッハツェンダ型変調器等の光変調器やフォトディテクタ等の受光器等の機能素子が含まれる。
【００４３】
次に、ＣＶＤ法等により光導波路４１を覆うシリコン酸化膜１２を形成する。シリコン酸化膜１２の加工、スパッタ法等によるＡｌの形成、及びＡｌの加工を行い、電極形状のＡｌ層１３を形成する。ＣＶＤ法等によりＡｌ層１３を覆うＳｉＮを堆積し、シリコン窒化膜１４を形成する。
【００４４】
本実施形態では、光導波路４１及びＡｌ層１３を有しない領域（図中、右側の部位）が第１実装領域４０Ａ、光導波路４１及びＡｌ層１３を有する領域（図中、左側の部位）が第２実装領域４０Ｂとなる。第１の実施形態とは異なり、ＳＯＩ基板１に段差を形成することなく、第１実装領域４０Ａと第２実装領域４０Ｂとが同一の平坦面とされる。
【００４５】
続いて、図１０（ｂ）に示すように、保護膜１５を形成する。
詳細には、全面を覆うように、例えばＣＶＤ法によりシリコン酸化膜を２００ｎｍ程度の厚みに堆積する。これにより、保護膜１５が形成される。第２実装領域４０Ｂにおいて、シリコン窒化膜１４及び保護膜１５を加工し、Ａｌ層１３の表面の一部を露出する開口４０Ｂａを形成する。
【００４６】
続いて、図１０（ｃ）に示すように、電極形成用のレジストマスク４２を形成する。
詳細には、全面にレジストを塗布し、レジストをリソグラフィーで加工する。これにより、第１実装領域４０Ａに開口４２ａ、第２実装領域４０Ｂに開口４２ｂを有するレジストマスク４２が形成される。レジストマスク４２では、開口４２ａが所定部位を、開口４２ｂが開口４０Ｂａを含む部位を露出する。
【００４７】
続いて、図１１（ａ）に示すように、全面に電極材料４３を堆積する。
詳細には、蒸着法により、開口４２ａ，４２ｂ内を含むレジストマスク４２の全面に所定の電極材料４３、ここではＴｉ（下層）／Ｐｔ（中間層）／Ａｕ（上層）の多層構成で例えば１００ｎｍ程度／１００ｎｍ程度／５００ｎｍ程度の各膜厚に堆積する。
【００４８】
続いて、図１１（ｂ）に示すように、同一構成のＬＤ用電極８及びＵＢＭ層４４を同時形成する。
詳細には、リフトオフにより、レジストマスク４２及びこれに付着した電極材料４３を除去する。以上により、同一構造（同一の材料、同一の層構成、及び同一の厚み）のＬＤ用電極８及びＵＢＭ層４４が同時形成される。即ちＬＤ用電極８及びＵＢＭ層４４は、同一材料で略同一膜厚の複数の導電膜が積層されてなる構造体とされている。ＬＤ用電極８は第１実装領域４０Ａの第１実装面に、ＵＢＭ層４４は第２実装領域４０Ｂの第２実装面にそれぞれ形成される。第２実装領域４０Ｂでは、Ａｌ層１３及び開口４０Ｂａを介してＡｌ層１３と接続されたＵＢＭ層４４により、ＩＣ用電極９が構成される。ＬＤ用電極８及びＵＢＭ層４４の電極材料４３は、最表面が接続信頼性に優れたＡｕであることが望ましく、本実施形態では下層が密着層であるＴｉ、中間層がバリア層であるＰｔであり、最表面がＡｕとされている。
【００４９】
従前より、ＩＣチップを基板上に搭載する場合、そのＵＢＭ層の材料としては、Ｎｉ（下層）／Ａｕ（上層）が用いられている。一方、ＬＤ用電極の材料としては、Ｔｉ（下層）／Ｐｔ（中間層）／Ａｕ（上層）が望ましいと考えられる。本実施形態のように、同一基板上にＬＤ及びＩＣチップを実装する場合、ＬＤ用電極及びＵＢＭ層の各材料として上記のように相異なるものを用いた場合、製造プロセスが複雑化して工程増を招く。また、相異なる材料でＬＤ用電極及びＵＢＭ層を形成したことにより、光デバイスに電極材料の相違による応力差に起因した歪みが発生して信頼性が損なわれる虞がある。
【００５０】
本実施形態では、同一基板上にＬＤ及びＩＣチップを実装するに際して、ＬＤ用電極８及びＵＢＭ層４４を同一構造として同時形成する。これにより、製造プロセスが簡略化されて工程が削減され、電極材料の相違による応力差を生ぜしめることなく高い信頼性を得ることができる。特に、本実施形態では、ＳＯＩ基板１に段差を形成することなく、第１実装領域４０Ａと第２実装領域４０Ｂとが同一の平坦面とされることから、光デバイスにおける歪みが更に緩和され、高信頼性が実現する。
【００５１】
続いて、図１２（ａ）に示すように、ＬＤ用電極８上に第１ハンダ層４を形成する。
詳細には、ＬＤ用電極８の表面の一部を開口するレジストマスクを形成し、開口内を含むレジストマスクの全面に所定のハンダ材料、ここではＡｕＳｎを堆積する。リフトオフにより、レジストマスク及びこれに付着したハンダ材料を除去する。以上により、ＬＤ用電極８上にＡｕＳｎの第１ハンダ層４が形成される。
【００５２】
続いて、図１２（ｂ）に示すように、反射鏡（ミラー）４５を設ける。
詳細には、保護膜１５上における第２実装領域４０Ｂの第１実装領域４０Ａとの境界部位に、反射面が後に実装するＬＤ２０の光出射側端面と対向するように例えばシリコンからなるミラー４５を設ける。
【００５３】
続いて、図１３に示すように、第１実装領域４０ＡにＬＤ２０を、第２実装領域４０ＢにＩＣチップ３０をそれぞれ実装する。
詳細には、第１実装領域４０Ａの第１ハンダ層４上にＬＤ２０を接続して実装する。ＬＤ２０は、その光出射側端面がミラー４５の反射面と対向するように配置され、ミラー４５を介して活性層２４の一端が光導波路４１の一端（のグレーティングカプラ４１ａ）と光結合する。ミラー４５を設けることにより、第１実装領域４０Ａが第２実装領域４０Ｂと同一の平坦面にある場合でも、ＬＤ２０と光導波路４１との光結合を容易且つ確実に得ることができる。ＬＤ２０は、ＬＤ用電極８との接続に適した第１ハンダ層４により、第１実装領域４０Ａに確実に実装される。
【００５４】
第２実装領域４０ＢのＵＢＭ層４４に、ＩＣチップ３０の第２ハンダ層５を突合せて接続し、ＩＣチップ３０を実装する。ＩＣチップ３０は、ＵＢＭ層４４との接続に適した第２ハンダ層５により、第２実装領域４０Ｂに確実に実装される。
以上により、本実施形態による光デバイスが形成される。
【００５５】
以上説明したように、本実施形態によれば、同一基板にＬＤ２０及びＩＣチップ３０が実装された光デバイスであって、製造プロセスを簡素化して工程削減を達成する信頼性の高い光デバイスが実現する。
【００５６】
（変形例１）
以下、第２の実施形態の変形例１について説明する。本例では、第２の実施形態と同様に、光デバイスの構成について、その製造方法と共に説明するが、ＬＤ及びＩＣチップが接続される電極の形成方法が異なる点で第２の実施形態と相違する。図１４〜図１７は、第２の実施形態の変形例１による光デバイスの主要工程を示す概略断面図である。第２の実施形態と対応する構成部材については、同符号を付する。
【００５７】
先ず、第２の実施形態と同様に、図１０（ａ）〜図１０（ｂ）の各工程を実行する。保護膜１５及び開口４０Ｂａが形成された様子を図１４（ａ）に示す。
【００５８】
続いて、図１４（ｂ）に示すように、メッキシード層５１を形成する。
詳細には、開口４０Ｂａ内を含む全面を覆うように、例えば蒸着法によりＴｉ（下層）／Ｃｕ（上層）を堆積する。Ｔｉが密着膜であり、Ｃｕがシード膜である。以上によりメッキシード層５１が形成される。
【００５９】
続いて、図１４（ｃ）に示すように、電極形成用のレジストマスク５２を形成する。
詳細には、全面にレジストを塗布し、レジストをリソグラフィーで加工する。これにより、第１実装領域４０Ａに開口５２ａ、第２実装領域４０Ｂに開口５２ｂを有するレジストマスク５２が形成される。レジストマスク５２では、開口５２ａが所定部位を、開口５２ｂが開口４０Ｂａを含む部位を露出する。
【００６０】
続いて、図１５（ａ）に示すように、電極材料５３を堆積する。
詳細には、電界メッキ法により、開口５２ａ，５２ｂ内で露出するメッキシード層５１上に所定の電極材料５３、ここではＮｉ（下層）／Ａｕ（上層）の多層構成で例えば１ｎｍ程度／１５０ｎｍ程度の各膜厚に堆積する。
【００６１】
続いて、図１５（ｂ）に示すように、同一構成のＬＤ用電極５０及びＵＢＭ層５４を同時形成する。
詳細には、レジストマスク５２及びその下のメッキシード層５１を除去する。以上により、同一構造（同一の材料、同一の層構成、及び同一の厚み）のＬＤ用電極５０及びＵＢＭ層５４が同時形成される。即ちＬＤ用電極５０及びＵＢＭ層５４は、同一材料で略同一膜厚の複数の導電膜が積層されてなる構造体とされている。ＬＤ用電極５０は第１実装領域４０Ａの第１実装面に、ＵＢＭ層５４は第２実装領域４０Ｂの第２実装面にそれぞれ形成される。第２実装領域４０Ｂでは、Ａｌ層１３及び開口４０Ｂａを介してＡｌ層１３と接続されたＵＢＭ層５４により、ＩＣ用電極６０が構成される。ＬＤ用電極５０及びＵＢＭ層５４の電極材料５３は、最表面が接続信頼性に優れたＡｕであることが望ましく、本例では下層が密着層であるＮｉであり、最表面がＡｕとされている。
【００６２】
従前より、ＩＣチップを基板上に搭載する場合、そのＵＢＭ層の材料としては、Ｎｉ（下層）／Ａｕ（上層）が用いられている。一方、ＬＤ用電極の材料としては、Ｔｉ（下層）／Ｐｔ（中間層）／Ａｕ（上層）が考えられる。本例のように、同一基板上にＬＤ及びＩＣチップを実装する場合、ＬＤ用電極及びＵＢＭ層の各材料として上記のように相異なるものを用いた場合、製造プロセスが複雑化して工程増を招く。また、相異なる材料でＬＤ用電極及びＵＢＭ層を形成したことにより、光デバイスに電極材料の相違による応力差に起因した歪みが発生して信頼性が損なわれる虞がある。
【００６３】
本例では、同一基板上にＬＤ及びＩＣチップを実装するに際して、ＬＤ用電極５０及びＵＢＭ層５４を同一構造として同時形成する。これにより、製造プロセスが簡略化されて工程が削減され、電極材料の相違による応力差を生ぜしめることなく高い信頼性を得ることができる。特に、本例では、ＳＯＩ基板１に段差を形成することなく、第１実装領域４０Ａと第２実装領域４０Ｂとが同一の平坦面とされることから、光デバイスにおける歪みが更に緩和され、高信頼性が実現する。
【００６４】
続いて、図１６（ａ）に示すように、ＬＤ用電極５０上に第１ハンダ層４を形成する。
詳細には、ＬＤ用電極５０の表面の一部を開口するレジストマスクを形成し、開口内を含むレジストマスクの全面に所定のハンダ材料、ここではＡｕＳｎを堆積する。リフトオフにより、レジストマスク及びこれに付着したハンダ材料を除去する。以上により、ＬＤ用電極８上にＡｕＳｎの第１ハンダ層４が形成される。
【００６５】
続いて、図１６（ｂ）に示すように、ミラー４５を設ける。
詳細には、保護膜１５上における第２実装領域４０Ｂの第１実装領域４０Ａとの境界部位に、反射面が後に実装するＬＤ２０の光出射側端面と対向するように例えばシリコンからなるミラー４５を設ける。
【００６６】
続いて、図１７に示すように、第１実装領域４０ＡにＬＤ２０を、第２実装領域４０ＢにＩＣチップ３０をそれぞれ実装する。
詳細には、第１実装領域４０Ａの第１ハンダ層４上にＬＤ２０を接続して実装する。ＬＤ２０は、その光出射側端面がミラー４５の反射面と対向するように配置され、ミラー４５を介して活性層２４の一端が光導波路４１の一端（のグレーティングカプラ４１ａ）と光結合する。ミラー４５を設けることにより、第１実装領域４０Ａが第２実装領域４０Ｂと同一の平坦面にある場合でも、ＬＤ２０と光導波路４１との光結合を容易且つ確実に得ることができる。ＬＤ２０は、ＬＤ用電極５０との接続に適した第１ハンダ層４により、第１実装領域４０Ａに確実に実装される。
【００６７】
第２実装領域４０ＢのＵＢＭ層５４に、ＩＣチップ３０の第２ハンダ層５を突合せて接続し、ＩＣチップ３０を実装する。ＩＣチップ３０は、ＵＢＭ層５４との接続に適した第２ハンダ層５により、第２実装領域４０Ｂに確実に実装される。
以上により、本例による光デバイスが形成される。
【００６８】
以上説明したように、本例によれば、同一基板にＬＤ２０及びＩＣチップ３０が実装された光デバイスであって、製造プロセスを簡素化して工程削減を達成する信頼性の高い光デバイスが実現する。
【００６９】
（変形例２）
第２の実施形態及び変形例１では、ＬＤ２０の光出射側端面と対向するミラー４５を設ける場合を開示したが、ミラー４５を設けない場合も考えられる。図１８は、第２の実施形態の変形例２による光デバイスの概略断面図である。
【００７０】
本例による光デバイスにおいては、ＬＤ２０は、その光出射側端面が垂直方向から傾いた傾斜面とされ、光出射側端面に反射膜２７が形成されている。これにより、ＬＤ２０の出射光は反射膜２７で反射し、光導波路４１の一端（のグレーティングカプラ４１ａ）に入射する。このように、ＬＤ２０は、活性層２４の一端が光導波路４１の一端と光結合する。
【００７１】
本例では、同一基板上にＬＤ及びＩＣチップを実装するに際して、ＬＤ用電極５０及びＵＢＭ層５４を同一構造として同時形成する。これにより、製造プロセスが簡略化されて工程が削減され、電極材料の相違による応力差を生ぜしめることなく高い信頼性を得ることができる。特に、ＳＯＩ基板１に段差を形成することなく、第１実装領域４０Ａと第２実装領域４０Ｂとが同一の平坦面とされることから、光デバイスにおける歪みが更に緩和され、高信頼性が実現する。更には、ミラー４５が不要であることから、必要な部品数を減らして簡素な構成とすることができる。
【００７２】
以上説明したように、本例によれば、同一基板にＬＤ２０及びＩＣチップ３０が実装された光デバイスであって、製造プロセスを簡素化して工程削減を達成する信頼性の高い光デバイスが実現する。
【００７３】
なお、第１及び第２の実施形態及び諸変形例では、光デバイスに実装する発光素子としてＬＤを例示したが、これに限定されるものではなく、例えば発光ダイオードを用いても良い。また、光デバイスに半導体光増幅器(ＳＯＡ)等を実装する場合にも適用することができる。
本実施形態による光デバイスは、例えばボード間、チップ間、チップ内等の基板上光配線を用いた光インターコネクトや、光ファイバを用いた光ファイバ通信等に用いることができる。
【００７４】
以下、光デバイス及びその製造方法の諸態様を付記としてまとめて記載する。
【００７５】
（付記１）発光素子と、
電子回路チップと、
前記発光素子及び前記電子回路チップが実装される基板と、
前記基板の前記発光素子の第１実装面に形成された第１電極と、
前記基板の前記電子回路チップの第２実装面に形成された第２電極と
を備えており、
前記第１電極と前記第２電極とが同一構造とされていることを特徴とする光デバイス。
【００７６】
（付記２）前記第１電極と前記第２電極とが同一の材料からなることを特徴とする付記１に記載の光デバイス。
【００７７】
（付記３）
前記第１電極と前記第２電極とが同一の厚みであることを特徴とする付記１又は２に記載の光デバイス。
【００７８】
（付記４）前記第１電極及び前記第２電極は、共に複数の導電膜が積層されてなることを特徴とする付記１〜３のいずれか１項に記載の光デバイス。
【００７９】
（付記５）前記第１電極及び前記第２電極は、少なくとも最表面が金膜であることを特徴とする付記１〜４のいずれか１項に記載の光デバイス。
【００８０】
（付記６）前記発光素子と前記第１電極との間に第１ハンダ層が、前記電子回路チップと前記第２電極との間に第２ハンダ層がそれぞれ設けられていることを特徴とする付記１〜５のいずれか１項に記載の光デバイス。
【００８１】
（付記７）前記第１実装面下に、前記発光素子と光結合する光導波路が設けられていることを特徴とする付記１〜６のいずれか１項に記載の光デバイス。
【００８２】
（付記８）前記基板は、前記基板の底面を基準として、前記第１実装面が前記第２実装面よりも高い位置に形成されていることを特徴とする付記７に記載の光デバイス。
【００８３】
（付記９）前記発光素子の一端と前記光導波路の一端とが位置整合していることを特徴とする付記８に記載の光デバイス。
【００８４】
（付記１０）前記基板は、前記第１実装面と前記第２実装面とが同一の平坦面とされていることを特徴とする付記７に記載の光デバイス。
【００８５】
（付記１１）前記発光素子と前記光導波路との間に反射鏡が設けられていることを特徴とする付記１０に記載の光デバイス。
【００８６】
（付記１２）前記発光素子の光出射側端面に反射膜が設けられていることを特徴とする付記１０に記載の光デバイス。
【００８７】
（付記１３）基板の第１実装面に第１電極を、前記基板の第２実装面に前記第１電極と同一構造の第２電極を同時に形成する工程と、
前記第１実装面に前記第１電極を介して発光素子を、前記第２実装面に前記第２電極を介して電子回路チップをそれぞれ実装する工程と
を備えたことを特徴とする光デバイスの製造方法。
【００８８】
（付記１４）前記第１電極と前記第２電極とが同一の材料からなることを特徴とする付記１３に記載の光デバイスの製造方法。
【００８９】
（付記１５）
前記第１電極と前記第２電極とが同一の厚みであることを特徴とする付記１３又は１４に記載の光デバイスの製造方法。
【００９０】
（付記１６）前記第１電極及び前記第２電極は、共に複数の導電膜が積層されてなることを特徴とする付記１３〜１５のいずれか１項に記載の光デバイスの製造方法。
【００９１】
（付記１７）前記第１電極及び前記第２電極は、少なくとも最表面が金膜であることを特徴とする付記１３〜１６のいずれか１項に記載の光デバイスの製造方法。
【００９２】
（付記１８）前記発光素子と前記第１電極との間に第１ハンダ層を、前記電子回路チップと前記第２電極との間に第２ハンダ層をそれぞれ設けることを特徴とする付記１３〜１７のいずれか１項に記載の光デバイスの製造方法。
【００９３】
（付記１９）前記第１実装面下に、前記発光素子と光結合する光導波路を設けることを特徴とする付記１３〜１８のいずれか１項に記載の光デバイスの製造方法。
【００９４】
（付記２０）前記基板の底面を基準として、前記第１実装面が前記第２実装面よりも高い位置となるように、前記基板に段差を形成することを特徴とする付記１９に記載の光デバイスの製造方法。
【００９５】
（付記２１）前記発光素子の一端と前記光導波路の一端とを位置整合させることを特徴とする付記２０に記載の光デバイスの製造方法。
【００９６】
（付記２２）前記基板は、前記第１実装面と前記第２実装面とが同一の平坦面とされることを特徴とする付記１９に記載の光デバイスの製造方法。
【００９７】
（付記２３）前記発光素子と前記光導波路との間に反射鏡を設けることを特徴とする付記２２に記載の光デバイスの製造方法。
【００９８】
（付記２４）前記第１電極及び前記第２電極を蒸着法により形成することを特徴とする付記１３〜２３のいずれか１項に記載の光デバイスの製造方法。
【００９９】
（付記２５）前記第１電極及び前記第２電極をメッキ法により形成することを特徴とする付記１３〜２３のいずれか１項に記載の光デバイスの製造方法。
【符号の説明】
【０１００】
１  ＳＯＩ基板
１ａ  シリコン基板
１ｂ  ＢＯＸ層
１ｃ  ＳＯＩ層
２，６，８，５０  ＬＤ用電極
３，７，９，６０  ＩＣ用電極
４  第１ハンダ層
５  第２ハンダ層
１０Ａ，４０Ａ  第１実装領域
１０Ｂ，４０Ｂ  第２実装領域
１０Ａａ  台座部
１０Ａｂ  アライメント部
１０Ｂａ，１６ａ，１６ｂ，３２ａ，３２ｂ，４０Ｂａ，４２ａ，４２ｂ，５２ａ，５２ｂ  開口
１１，２２，４１  光導波路
１２  シリコン酸化膜
１３  Ａｌ層
１４  シリコン窒化膜
１５  保護膜
１６，３２，４２，５２  レジストマスク
１７，３３，４３，５３  電極材料
１８，３４，４４，５４  ＵＢＭ層
２０  ＬＤ
２１  基板
２３  下部クラッド層
２４  活性層
２５  上部クラッド層
２６  電極
２７  反射膜
３０  ＩＣチップ
３１，５１  メッキシード層
４１ａ  グレーティングカプラ
４５  ミラー
【図１】
2020068286.tif 000003
【図２】
2020068286.tif 000004
【図３】
2020068286.tif 000005
【図４】
2020068286.tif 000006
【図５】
2020068286.tif 000007
【図６】
2020068286.tif 000008
【図７】
2020068286.tif 000009
【図８】
2020068286.tif 000010
【図９】
2020068286.tif 000011
【図１０】
2020068286.tif 000012
【図１１】
2020068286.tif 000013
【図１２】
2020068286.tif 000014
【図１３】
2020068286.tif 000015
【図１４】
2020068286.tif 000016
【図１５】
2020068286.tif 000017
【図１６】
2020068286.tif 000018
【図１７】
2020068286.tif 000019
【図１８】
2020068286.tif 000020