(57)【要約】【課題】高耐圧、低逆方向飽和電流、高いオン電流などの電気特性を有する半導体装置を提供することである。なかでも、非線形素子より構成されるパワーダイオード及び整流器を提供することである。【解決手段】第１の電極と、第１の電極を覆うゲート絶縁層と、ゲート絶縁層と接して且つ第１の電極と重畳する酸化物半導体層と、酸化物半導体層の端部を覆う一対の第２の電極と、一対の第２の電極及び酸化物半導体層を覆う絶縁層と、絶縁層に接して且つ一対の第２の電極の間に設けられる第３の電極と、を有し、一対の第２の電極は酸化物半導体層の端面に接する半導体装置である。【選択図】図１
2020068386.tif 000002
【特許請求の範囲】
【請求項１】
基板上の第１の電極と、
前記第１の電極上のゲート絶縁層と、
前記ゲート絶縁層を介して、前記第１の電極と重なる領域を有する、酸化物半導体層と、
前記酸化物半導体層と接する領域を有し、ＩｎとＺｎとを有する第１の層と、
前記第１の層と接する領域を有するソース電極と、
前記酸化物半導体層と接する領域を有し、ＩｎとＺｎとを有する第２の層と、
前記第２の層と接する領域を有するドレイン電極と、
前記ソース電極上及び前記ドレイン電極上の絶縁層と、
前記絶縁層上の第２の電極と、を有し、
前記第２の電極は、前記酸化物半導体層と重なる領域を有し、
前記第２の電極は、前記ソース電極と重なる領域を有し、
前記第２の電極は、前記ドレイン電極と重なる領域を有し、
前記第１の層は、前記ソース電極の端部から延在した領域を有し、
前記第２の層は、前記ドレイン電極の端部から延在した領域を有し、
チャネル長方向の断面視において、前記基板の上面と前記第１の層の側面とがなす角度は、３０度以下であり、
チャネル長方向の断面視において、前記基板の上面と前記第２の層の側面とがなす角度は、３０度以下であり、
前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎとを有し、
前記第１の層は、前記酸化物半導体層と組成が異なり、
前記第２の層は、前記酸化物半導体層と組成が異なる、半導体装置。
【請求項２】
基板上の第１の電極と、
前記第１の電極上のゲート絶縁層と、
前記ゲート絶縁層を介して、前記第１の電極と重なる領域を有する、酸化物半導体層と、
前記酸化物半導体層と接する領域を有し、Ｉｎ−Ｚｎ系金属酸化物を有する第１の層と、
前記第１の層と接する領域を有するソース電極と、
前記酸化物半導体層と接する領域を有し、Ｉｎ−Ｚｎ系金属酸化物を有する第２の層と、
前記第２の層と接する領域を有するドレイン電極と、
前記ソース電極上及び前記ドレイン電極上の絶縁層と、
前記絶縁層上の第２の電極と、を有し、
前記第１の電極は、前記酸化物半導体層と重なる領域を有し、
前記第２の電極は、前記酸化物半導体層と重なる領域を有し、
前記第２の電極は、前記ソース電極と重なる領域を有し、
前記第２の電極は、前記ドレイン電極と重なる領域を有し、
前記第１の層は、前記ソース電極の端部から延在した領域を有し、
前記第２の層は、前記ドレイン電極の端部から延在した領域を有し、
チャネル長方向の断面視において、前記基板の上面と前記第１の層の側面とがなす角度は、３０度以下であり、
チャネル長方向の断面視において、前記基板の上面と前記第２の層の側面とがなす角度は、３０度以下であり、
前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎとを有し、
前記第１の層は、前記酸化物半導体層と組成が異なり、
前記第２の層は、前記酸化物半導体層と組成が異なる、半導体装置。
【請求項３】
請求項１または請求項２において、
前記酸化物半導体層は、前記酸化物半導体層の上面に垂直な方向に沿うようにｃ軸配向した領域を有する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示する本発明の技術分野は、酸化物半導体を用いた半導体装置に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。本明細書中において、トランジスタは非線形素子に含まれるものであり、
該非線形素子は半導体装置であり、該非線形素子を含む電気光学装置、半導体回路及び電
子機器についても全て半導体装置に含まれる。
【背景技術】
【０００３】
フラットパネルディスプレイに代表される表示装置（例えば、液晶表示装置や発光表示
装置）に含まれているトランジスタは、ガラス基板上にて、アモルファスシリコンや多結
晶シリコンなどのシリコン半導体によって構成されているものが多い。
【０００４】
そのシリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる
技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半
導体と呼ぶことにする。
【０００５】
酸化物半導体としては、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などの
一元系金属酸化物や、ホモロガス化合物であるＩｎ−Ｇａ−Ｚｎ系金属酸化物がある。そ
して、表示装置における画素のスイッチング素子などに、該金属酸化物を用いて作製した
トランジスタを適用する技術が、既に特許文献１及び特許文献２で開示されている。
【０００６】
シリコン半導体用いた半導体装置としては、金属及び酸化絶縁膜を用いる電界効果トラ
ンジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｉｌｉｃｏｎ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒ
ａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）、接合型電界効果トランジスタ（Ｊｕｎｃｔｉｏｎ  
Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔａｏｒ：ＪＦＥＴ）及びショットキーバリ
アダイオードなど、大電力用途向けの半導体装置がある。
【０００７】
なかでも、シリコン系の半導体材料である炭化珪素（ＳｉＣ）は、逆方向飽和電流が低
く耐圧特性に優れたショットキーバリアダイオードに用いられている（特許文献３参照）
。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２０００−１３３８１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
大電力用途向けの半導体装置には、高耐圧、低逆方向飽和電流、及び高いオン電流など
様々な電気特性が必要とされるが、実際に該電気特性を有する半導体装置を作製するには
非常に多くの問題がある。
【００１０】
例えば、炭化珪素は、良質な結晶を得ることが困難であることや、半導体装置を作製す
るときのプロセス温度が高いなどの問題を有している。例えば、炭化珪素に不純物領域を
形成するにはイオン注入法が用いられるが、イオン注入により誘起された結晶欠陥の回復
には１５００℃以上の熱処理が必要となる。
【００１１】
また、炭素が含まれていることにより、熱酸化により良質な絶縁層を作製することがで
きないという問題がある。そして、炭化珪素は化学的にも極めて安定であるため、通常の
ウェットエッチングが困難であるという問題を抱えている。
【００１２】
さらに、大電力用途向けの半導体装置は、大電流を流すことで発熱するため、放熱性に
ついて考慮された構造が求められる。
【００１３】
そこで上記課題を鑑み、本発明は高耐圧、低逆方向飽和電流、高いオン電流などの電気
特性を有する半導体装置を提供することを課題の一とする。なかでも、非線形素子より構
成されるパワーダイオード及び整流器を提供することを課題の一とする。
【課題を解決するための手段】
【００１４】
本発明の一態様は、第１の電極と、第１の電極を覆うゲート絶縁層と、第１の電極と重
畳して且つゲート絶縁層と接する酸化物半導体層と、酸化物半導体層の端部を覆う一対の
第２の電極と、一対の第２の電極及び酸化物半導体層を覆う絶縁層と、絶縁層に接して且
つ一対の第２の電極の間に設けられる第３の電極と、を有し、一対の第２の電極は酸化物
半導体層の端面に接する半導体装置である。
【００１５】
なお、本明細書中において、酸化物半導体層の端面とは、該酸化物半導体層のゲート絶
縁層側の面を下面とした場合における上面および側面を含む。つまり、一対の第２の電極
は、チャネル形成領域及びゲート絶縁層と接している領域以外の酸化物半導体層に接する
ことになる。それゆえ、一対の第２の電極がヒートシンクとなり、チャネル形成領域であ
る酸化物半導体層に電流が流れる際に発生する熱を外部へと放散することができる。
【００１６】
本発明の別の一態様は、上記半導体装置において、一対の第２の電極と酸化物半導体層
とのコンタクト抵抗を低減するため、ｎ＋層がゲート絶縁層及び酸化物半導体層の端部と
一対の第２の電極との間に接して設けられる半導体装置である。
【００１７】
酸化物半導体は、空乏層が非常に厚いために、上記半導体装置において、酸化物半導体
層の厚さを厚くすることで、高いオン電流を得ることができる。つまり、本発明の別の一
態様は、上記半導体装置において、酸化物半導体層の厚さを０．１μｍ以上５０μｍ以下
、好ましくは０．５μｍ以上２０μｍ以下である半導体装置である。
【００１８】
上記酸化物半導体層は、結晶性酸化物半導体層としてもよい。このようにすることで、
可視光や紫外光を照射されることで電気的特性が変化してしまうことを抑制し、信頼性の
高い半導体装置とすることができる。さらに、該結晶性酸化物半導体層は、単結晶構造で
はなく、非晶質構造でもない構造であり、ｃ軸配向を有した結晶（Ｃ  Ａｘｉｓ  Ａｌｉ
ｇｎｅｄ  Ｃｒｙｓｔａｌ；  ＣＡＡＣとも呼ぶ）を含む酸化物を有する。なお、該結晶
性酸化物半導体層は、一部に結晶粒界を有している。つまり、本発明の別の一態様は、上
記半導体装置において、酸化物半導体層は結晶性酸化物半導体層であって、該結晶性酸化
物半導体層は表面に平行なａ−ｂ面を有し、前記表面に対して垂直方向にｃ軸配向をして
いる半導体装置である。
【００１９】
本発明の別の一態様は、上記半導体装置において、結晶性酸化物半導体層に亜鉛及びイ
ンジウムの一方又は双方を含む半導体装置である。
【００２０】
さらに、本発明の別の一態様は、上記半導体装置において、第１の電極はゲート電極と
し、一対の第２の電極はソース電極及びドレイン電極とし、第３の電極はバックゲート電
極として機能する半導体装置である。
【００２１】
上記半導体装置として、複数の非線形素子が順方向に直列接続されているパワーダイオ
ードがある。つまり、本発明の別の一態様は、第１の電極と、第１の電極を覆うゲート絶
縁層と、第１の電極と重畳して且つゲート絶縁層と接する酸化物半導体層と、酸化物半導
体層に接する一対の第２の電極と、一対の第２の電極及び酸化物半導体層を覆う絶縁層と
、絶縁層に接して且つ一対の第２の電極の間に設けられる第３の電極と、を有し、一対の
第２の電極は酸化物半導体層の端面に接し、一対の第２の電極の一方がゲート絶縁層を介
して第１の電極と接している非線形素子を複数有し、非線形素子が順方向に直列接続され
ているパワーダイオードである。
【００２２】
また、上記半導体装置として、上記構成を有する２つの非線形素子からなる整流器があ
る。つまり、本発明の別の一態様は、第１の電極と、第１の電極を覆うゲート絶縁層と、
第１の電極と重畳して且つゲート絶縁層と接する酸化物半導体層と、酸化物半導体層に接
する一対の第２の電極と、一対の第２の電極及び酸化物半導体層を覆う絶縁層と、絶縁層
に接して且つ一対の第２の電極の間に設けられる第３の電極と、を有し、一対の第２の電
極は酸化物半導体層の端面に接し、一対の第２の電極の一方がゲート絶縁層を介して第１
の電極と接している第１の非線形素子と第２の非線形素子を有し、第１の非線形素子のア
ノードは低電位側の基準電位に接続され、第１の非線形素子のカソードは入力部と第２の
非線形素子のアノードに接続され、第２の非線形素子のカソードは出力部に接続されてい
る整流器である。
【００２３】
さらに、上記半導体装置として、上記構成を有する４つの非線形素子からなる整流器が
ある。つまり、本発明の別の一態様は、第１の電極と、第１の電極を覆うゲート絶縁層と
、第１の電極と重畳して且つゲート絶縁層と接する酸化物半導体層と、酸化物半導体層に
接する一対の第２の電極と、一対の第２の電極及び酸化物半導体層を覆う絶縁層と、絶縁
層に接して且つ一対の第２の電極の間に設けられる第３の電極と、を有し、一対の第２の
電極は酸化物半導体層の端面に接し、一対の第２の電極の一方がゲート絶縁層を介して第
１の電極と接している第１の非線形素子乃至第４の非線形素子を有し、第１の非線形素子
のアノードは低電位側の基準電位に接続され、カソードは第１の入力部に接続され、第２
の非線形素子のアノードは第１の入力部に接続され、カソードは出力部に接続され、第３
の非線形素子のアノードは第２の入力部に接続され、カソードは出力部に接続され、第４
の非線形素子のアノードは低電位側の基準電位に接続され、カソードは第２の入力部に接
続されている整流器である。
【発明の効果】
【００２４】
従来よりも高耐圧、低逆方向飽和電流などの特性を有し、高いオン電流を得ることが可
能である半導体装置を提供できる。また、発熱による劣化を抑制可能な半導体装置を提供
できる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一態様である非線形素子を説明する平面図及び断面図である。
【図２】本発明の一態様である非線形素子の作製方法を説明する平面図である。
【図３】本発明の一態様である非線形素子の作製方法を説明する断面図である。
【図４】本発明の一態様である非線形素子を説明する平面図及び断面図である。
【図５】本発明の一態様である非線形素子の作製方法を説明する断面図である。
【図６】本発明の一態様である非線形素子を説明する断面図である。
【図７】二次元結晶を説明する図である。
【図８】本発明の一態様である非線形素子の作製方法を説明する断面図である。
【図９】本発明の一態様である非線形素子を説明する断面図である。
【図１０】本発明の一態様であるパワーダイオード及び整流器を説明する図である。
【図１１】本発明の一態様であるダイオードを説明する平面図及び断面図である。
【図１２】本発明の一態様を作製する製造装置の上面図の一例である。
【図１３】計算に用いる非線形素子の構造を説明する断面図である。
【図１４】図１３に示す非線形素子におけるドレイン電流の計算結果を示す図である。
【図１５】比較例として計算に用いる非線形素子の構造を説明する断面図である。
【図１６】比較例として計算に用いる非線形素子の構造を説明する断面図である。
【図１７】比較例として計算に用いる非線形素子の構造を説明する断面図である。
【図１８】図１３及び図１５乃至図１７の非線形素子におけるドレイン電流の計算結果を示す図である。
【発明を実施するための形態】
【００２６】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発
明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面
を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通し
て用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さな
い場合がある。なお、各図面において示す各構成の、大きさ、層の厚さ、又は領域は、明
瞭化のために誇張されて表記している場合がある。従って、必ずしもそのスケールに限定
されない。
【００２７】
トランジスタを構成する各層（又は電極）の積み重なりを表現する際に、上層端部より
はみ出している下層端部を、便宜上、トランジスタの平面図には図示しない場合がある。
【００２８】
ＡとＢとが接続されている、と記載する場合は、ＡとＢとが電気的に接続されている場
合と、ＡとＢとが直接接続されている場合とを含むものとする。ここで、Ａ、Ｂは、対象
物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００２９】
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場
の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
【００３０】
「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合など
には入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」
の用語は、入れ替えて用いることができるものとする。
【００３１】
オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流
れる電流（ドレイン電流）をいう。例えば、ｎ型のトランジスタの場合には、ゲート電圧
がトランジスタのしきい値電圧よりも高いときに流れるドレイン電流である。そして、オ
フ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる
電流（ドレイン電流）をいう。例えば、ｎ型のトランジスタの場合には、ゲート電圧がト
ランジスタのしきい値電圧よりも低いときに流れるドレイン電流である。また、オンオフ
比とは、オン電流とオフ電流の比率である。
【００３２】
また、本明細書では、ｎチャネル型トランジスタにおいて、しきい値電圧の値が正であ
るトランジスタをノーマリオフのトランジスタと定義する。ｐチャネル型トランジスタに
おいて、しきい値電圧の値が負であるトランジスタをノーマリオフのトランジスタと定義
する。また、ｎチャネル型トランジスタにおいて、しきい値電圧の値が負であるトランジ
スタをノーマリーオンのトランジスタと定義する。ｐチャネル型トランジスタにおいて、
しきい値電圧の値が正であるトランジスタをノーマリーオンのトランジスタと定義する。
【００３３】
（実施の形態１）
本実施の形態では、本発明の一態様である非線形素子の構造及び作製方法について、図
１乃至図３を用いて説明する。なお、本実施の形態では、トランジスタを例に説明する。
【００３４】
図１（Ａ）は、トランジスタ１００の平面図であり、図１（Ｂ）は、トランジスタ１０
０のＡ−Ｂ間における断面図である。図１（Ｃ）は、トランジスタ１００のＣ−Ｄ間にお
ける断面図である。なお、図１（Ａ）において、下地絶縁層１０２、ゲート絶縁層１０５
及び絶縁層１１１は、便宜上、図示していない。また、図１（Ａ）において、ゲート電極
として機能する第１の電極１０３を含む配線１０４と、チャネル形成領域となる酸化物半
導体層１０７と、ソース電極及びドレイン電極として機能する一対の第２の電極１０９ａ
、１０９ｂを含む配線１１０と、一対の第２の電極１０９ａ、１０９ｂの間に設けられ、
絶縁層１１１を介して酸化物半導体層１０７と重畳し、バックゲート電極となる第３の電
極１１３を含む配線１１４が図示されている。ここでは第１の電極１０３は配線１０４と
、一対の第２の電極１０９ａ、１０９ｂは配線１１０と、第３の電極１１３は配線１１４
と、それぞれ一体となっているが、電極と配線は別々に形成され、電気的に接続されてい
る構成であってもよい。
【００３５】
本実施の形態では、第１の電極１０３はゲート電極として、一対の第２の電極１０９ａ
、１０９ｂはソース電極及びドレイン電極として、第３の電極１１３はバックゲート電極
として機能するが、これに限定されず、第１の電極１０３、一対の第２の電極１０９ａ、
１０９ｂ、及び第３の電極１１３は、それぞれゲート電極、ソース電極、ドレイン電極、
及びバックゲート電極のいずれかとして機能する。
【００３６】
図１（Ｂ）より、トランジスタ１００は、ゲート電極及びバックゲート電極を有するデ
ュアルゲート型のトランジスタであり、基板１０１上に、下地絶縁層１０２、第１の電極
１０３、ゲート絶縁層１０５、酸化物半導体層１０７、一対の第２の電極１０９ａ、１０
９ｂ、絶縁層１１１、第３の電極１１３が設けられている。
【００３７】
第１の電極１０３は下地絶縁層１０２に接して設けられる。ゲート絶縁層１０５は第１
の電極１０３を覆って設けられる。酸化物半導体層１０７はゲート絶縁層１０５に接して
且つ第１の電極１０３と重畳して設けられる。一対の第２の電極１０９ａ、１０９ｂは酸
化物半導体層１０７の端部を覆って設けられる。絶縁層１１１は酸化物半導体層１０７の
一部及び一対の第２の電極１０９ａ、１０９ｂを覆って設けられる。第３の電極１１３は
絶縁層１１１上に接して且つ一対の第２の電極１０９ａ、１０９ｂの間に設けられる。
【００３８】
また、一対の第２の電極１０９ａ、１０９ｂは、酸化物半導体層１０７の端部を覆って
設けられていることから、一対の第２の電極１０９ａ、１０９ｂは、酸化物半導体層１０
７の端面に接している。それゆえ、酸化物半導体層１０７と接する領域において、一対の
第２の電極１０９ａ、１０９ｂの電極幅は、酸化物半導体層１０７に形成されるチャネル
幅よりも広くなる（図１（Ａ）参照）。
【００３９】
さらに、図１（Ｃ）より、一対の第２の電極１０９ａ、１０９ｂは、酸化物半導体層１
０７の端面に接していることから、一対の第２の電極１０９ａ、１０９ｂはヒートシンク
となり、酸化物半導体層１０７に高いオン電流が流れる際に発生する熱を外部へと放散す
ることができる。結果として、発熱によるトランジスタ１００の劣化を抑制することがで
きる。
【００４０】
また、トランジスタ１００において、第１の電極１０３の電極幅は酸化物半導体層１０
７のチャネル長方向の幅より広く、第３の電極１１３は絶縁層１１１を介して酸化物半導
体層１０７に重畳し、且つ第３の電極１１３の電極幅は少なくともチャネル長以上である
。
【００４１】
従って、一対の第２の電極１０９ａ、１０９ｂによって覆われていない酸化物半導体層
１０７の端部は、ゲート絶縁層１０５及び絶縁層１１１を介して第１の電極１０３及び第
３の電極１１３に覆われる。つまり、酸化物半導体層１０７の全ての端部は、第１の電極
１０３、一対の第２の電極１０９ａ、１０９ｂ及び第３の電極１１３に覆われる。
【００４２】
ゲート絶縁層１０５及び絶縁層１１１を介する場合でも、酸化物半導体層１０７の端部
を覆うことで、ヒートシンクとなり得る。そのため、トランジスタ１００は、酸化物半導
体層１０７に高いオン電流が流れる際に発生する熱を効果的に外部へと放散することがで
き、発熱によるトランジスタ１００の劣化を抑制することができる。
【００４３】
基板１０１は、フュージョン法やフロート法で作製される無アルカリガラス基板、後の
加熱処理に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ス
テンレスなどの金属基板の表面に絶縁膜を設けた基板や、半導体基板の表面に絶縁膜を設
けた基板を適用しても良い。
【００４４】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以
上のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、
アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられてい
る。酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な
耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いるこ
とが好ましい。
【００４５】
なお、上記ガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。
【００４６】
基板１０１と第１の電極１０３の間に設けられる下地絶縁層１０２は、基板１０１から
の不純物元素の拡散を防止する他に、トランジスタの作製工程におけるエッチング工程に
よって、基板１０１がエッチングされることを防ぐ。そのため、下地絶縁層１０２の厚さ
に限定はないが、下地絶縁層の厚さは５０ｎｍ以上とすることが好ましい。なお、下地絶
縁層１０２は、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒
化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコンなどの酸化絶縁物又は窒化絶
縁物を単層構造又はこれらの積層構造として用いる。なかでも、窒化アルミニウム、窒化
酸化アルミニウム及び窒化シリコンは、熱伝導率の高いため、下地絶縁層１０２に用いる
ことで、放熱性を良好にすることができる。さらに、ＬｉやＮａなどのアルカリ金属は、
後述する酸化物半導体層１０７にとって不純物であるため、その含有量を少なくすること
が好ましく、基板１０１にアルカリ金属などの不純物を含むガラス基板を用いる場合、該
アルカリ金属の侵入防止のため、窒化シリコン、窒化アルミニウムなど窒化絶縁物を用い
て形成することが好ましい。
【００４７】
ゲート電極となる第１の電極１０３は、モリブデン、チタン、タンタル、タングステン
、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分
とする合金材料を用いて形成することができる。また、第１の電極１０３は、単層構造又
は二層以上の積層構造とすることができる。例えば、シリコンを含むアルミニウム膜の単
層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜
を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さ
らにその上にチタン膜を形成する三層構造などが挙げられる。
【００４８】
第１の電極１０３の厚さは、特に限定はなく、上記列挙した材料で形成される導電膜の
電気抵抗や、導電膜の形成にかかる時間を考慮し、適宜決めることができる。
【００４９】
ゲート絶縁層１０５は、酸化物半導体層１０７に接するため高品質化が要求される。な
ぜなら、酸化物半導体層１０７は、不純物を除去することによりｉ型化又は実質的にｉ型
化された酸化物半導体層（水素濃度が低減され、酸素が供給された酸化物半導体層）であ
るため、界面準位、界面電荷に対して極めて敏感であり、ゲート絶縁層１０５との界面は
重要だからである。
【００５０】
ゲート絶縁層１０５は、上記列挙した酸化絶縁物で形成することができる。ゲート絶縁
層１０５は、酸化物半導体層１０７と接する部分において酸素を含むことが好ましく、特
にゲート絶縁層１０５中に化学量論比を超える量の酸素を含むことが好ましい。例えば、
化学量論比を超える量の酸素を含む酸化シリコン（ＳｉＯ２＋α（ただし、α＞０）とす
る）でゲート絶縁層１０５を形成すればよい。ゲート絶縁層１０５を該酸化シリコンで形
成することによって、トランジスタ１００の作製工程で行われる加熱処理時に、ゲート絶
縁層１０５に含まれる酸素の一部を酸化物半導体層１０７に供給することができ、トラン
ジスタ１００の電気特性を良好にすることができる。
【００５１】
さらに、ゲート絶縁層１０５は、単層構造としてもよいし、積層構造としてもよい。ま
た、ゲート絶縁層１０５の厚さを厚くすることで、ゲートリーク電流を低減することがで
きる。例えば、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘ
Ｏｙｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（
ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、
などのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。なお、ゲート絶
縁層の膜厚は、５０ｎｍ以上５００ｎｍ以下とするとよい。
【００５２】
酸化物半導体層１０７として、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系金属
酸化物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ系
金属酸化物、Ｉｎ−Ａｌ−Ｚｎ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ａｌ−Ｇ
ａ−Ｚｎ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｚｎ系金属酸化物
、Ｉｎ−Ｌａ−Ｚｎ系金属酸化物、Ｉｎ−Ｃｅ−Ｚｎ系金属酸化物、Ｉｎ−Ｐｒ−Ｚｎ系
金属酸化物、Ｉｎ−Ｎｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｅ
ｕ−Ｚｎ系金属酸化物、Ｉｎ−Ｇｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｔｂ−Ｚｎ系金属酸化物
、Ｉｎ−Ｄｙ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｏ−Ｚｎ系金属酸化物、Ｉｎ−Ｅｒ−Ｚｎ系
金属酸化物、Ｉｎ−Ｔｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｙｂ−Ｚｎ系金属酸化物、Ｉｎ−Ｌ
ｕ−Ｚｎ系金属酸化物や、二元系金属酸化物であるＩｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｚｎ
系金属酸化物、Ａｌ−Ｚｎ系金属酸化物、Ｚｎ−Ｍｇ系金属酸化物、Ｓｎ−Ｍｇ系金属酸
化物、Ｉｎ−Ｍｇ系金属酸化物、Ｉｎ−Ｇａ系金属酸化物や、インジウム、スズ又は亜鉛
などを含む一元系金属酸化物を用いて形成することができる。なお、後述する結晶性酸化
物半導体の作製を考慮し、チャネル領域となる酸化物半導体層１０７は、上記に示した亜
鉛を含む金属酸化物、又は亜鉛及びインジウムを含む金属酸化物であることが好ましい。
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物とは、インジウム（Ｉｎ）、ガリウム（
Ｇａ）、亜鉛（Ｚｎ）を有する酸化物という意味であり、その組成比は特に問わない。ま
た、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
【００５３】
さらに、酸化物半導体層１０７は、水素などの不純物が十分に除去され、且つ酸素が十
分に供給されたものであることが好ましい。具体的には、酸化物半導体層１０７の水素濃
度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ
３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、酸化物半導
体層１０７中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉ
ｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定される値である。また、酸化物半導
体層１０７は、酸素が十分に供給されることによって、エネルギーギャップ中の酸素欠損
に起因する欠陥準位が低減される。したがって、酸化物半導体層１０７は、水素等のドナ
ーに起因するキャリア密度が１×１０１０ｃｍ−３以上１×１０１３ｃｍ−３以下となる
。このように、酸化物半導体層１０７に、ｉ型化（真性化）又は実質的にｉ型化された酸
化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ１００を得ること
ができる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）
あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ま
しくは１０ｚＡ以下となる。
【００５４】
また、ＬｉやＮａなどのアルカリ金属は、含有量を少なくすることが好ましく、酸化物
半導体層１０７中のアルカリ金属元素の濃度は、２×１０１６ｃｍ−３以下、好ましくは
、１×１０１５ｃｍ−３以下にすることが好ましい。さらに、アルカリ土類金属も不純物
であるため、含有量を少なくすることが好ましい。以下に理由を示す。酸化物半導体は不
純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナ
トリウム（Ｎａ）のようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使え
ると指摘されている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス
開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３．）
。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成する元素で
はないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない
場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体層に接す
る絶縁膜が酸化物である場合、該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化
物半導体層内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、
その結合中に割り込む。その結果、例えば、しきい値電圧がマイナス方向にシフトするこ
とによってゲート電極に電圧が印加されていない状態（Ｖｇ＝０）でもドレイン電流が流
れるノーマリーオン化、及び電界効果移動度の低下等の、電気特性の劣化が起こり、加え
て、電気特性のばらつきも生じる。この不純物によりもたらされる電気特性の劣化と、電
気特性のばらつきは、酸化物半導体層中の水素濃度が十分に低い場合において顕著に現れ
る。
【００５５】
Ｉｎ−Ｇａ−Ｚｎ系金属酸化物は、無電界時の抵抗が十分に高く、オフ電流を十分に小
さくすることが可能であり、また、電界効果移動度も高いため、本発明の一態様のトラン
ジスタに用いる半導体材料として、好適である。
【００５６】
トランジスタ１００のように、シリコン半導体をチャネル形成領域に用いるより、酸化
物半導体を用いる方が形成される空乏層は厚くなる。したがって、チャネル領域は、酸化
物半導体の深さ方向にも形成されるため厚くなる。さらに、酸化物半導体の厚さに応じて
多くのキャリアを流すことが可能になることから、結果として高いオン電流を得ることが
できる。
【００５７】
また、トランジスタ１００のドレイン耐圧は酸化物半導体層１０７の膜厚に依存するた
め、ドレイン耐圧を高くするためには、酸化物半導体層１０７の厚さは厚い方が好ましく
、所望のドレイン耐圧に見合う厚さを選択すればよい。
【００５８】
したがって、酸化物半導体層１０７の厚さは、オン電流及びドレイン耐圧の電気特性を
考慮して、０．１μｍ以上５０μｍ以下、好ましくは０．５μｍ以上２０μｍ以下とする
ことがよい。
【００５９】
ここで、酸化物半導体を用いたトランジスタのドレイン耐圧について説明する。
【００６０】
半導体中の電界があるしきい値に達すると、衝突イオン化が生じ、空乏層内で高電界に
より加速されたキャリアが結晶格子に衝突し、電子と正孔の対を生成する。さらに電界が
高くなると、衝突イオン化により発生した電子と正孔の対もさらに電界によって加速され
、衝突イオン化を繰り返し、電流が指数関数的に増加するアバランシェ降伏が生じる。衝
突イオン化は、キャリア（電子、正孔）が半導体のバンドギャップ以上の運動エネルギー
を有することにより発生する。衝突イオン化の起こりやすさを示す衝突イオン化係数とバ
ンドギャップには相関があり、バンドギャップが大きいほど衝突イオン化が小さくなる傾
向が知られている。
【００６１】
酸化物半導体のバンドギャップは、約３．１５ｅＶ程度であり、シリコンのバンドギャ
ップの約１．１２ｅＶ程度に比べて大きいため、アバランシェ降伏が起こりにくい。この
ため、酸化物半導体を用いたトランジスタはドレイン耐圧が高くなり、高電界が印加され
てもオン電流の指数関数的急上昇が生じにくい。
【００６２】
次に、酸化物半導体を用いたトランジスタのホットキャリア劣化について説明する。
【００６３】
ホットキャリア劣化とは、高速に加速された電子がチャネル中のドレイン近傍でゲート
絶縁膜中に注入されて固定電荷となることや、ゲート絶縁膜界面にトラップ準位を形成す
ることにより、しきい電圧の変動やゲートリーク等のトランジスタ特性の劣化が生じるこ
とであり、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入（ＣＨ
Ｅ注入）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。
【００６４】
シリコン半導体はバンドギャップが狭いため、アバランシェ降伏によって雪崩的に電子
が発生しやすく、ゲート絶縁膜への障壁を越えられるほど高速に加速される電子数が増加
する。しかしながら、本実施の形態で示す酸化物半導体は、バンドギャップが広いため、
アバランシェ降伏が生じにくく、シリコン半導体と比べてホットキャリア劣化の耐性が高
い。以上より、酸化物半導体を用いたトランジスタは高いドレイン耐圧を有するといえ、
絶縁ゲート型電界効果トランジスタ（Ｉｎｓｕｌａｔｅｄ−Ｇａｔｅ  Ｆｉｅｌｄ−Ｅｆ
ｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ（ＩＧＦＥＴ））、接合型電界効果トランジスタ及びシ
ョットキーバリアダイオードなど、大電力用途の半導体装置に好適である。
【００６５】
一対の第２の電極１０９ａ、１０９ｂは、第１の電極１０３の説明で列挙した材料を用
いて形成することができる。電極の厚さ及び構造は、第１の電極１０３の説明をもとに適
宜選択すればよい。なお、一対の第２の電極１０９ａ、１０９ｂは、酸化物半導体層１０
７にオン電流が流れる際に発生する熱を外部へ放散するヒートシンクとして機能するため
、熱を伝熱しやすい金属材料又は合金材料で形成することが好ましい。
【００６６】
絶縁層１１１は、ゲート絶縁層１０５の説明で列挙した酸化絶縁物で形成することがで
きる。絶縁層１１１も酸化物半導体層１０７と接するため、酸化物半導体層１０７と接す
る部分において酸素を含むことが好ましく、特に化学量論比を超える量の酸素を含む酸化
シリコン（ＳｉＯ２＋α（ただし、α＞０）とする）で形成することが好ましい。絶縁層
１１１を該酸化シリコンで形成することによって、トランジスタ１００の作製工程で行わ
れる加熱処理時に、絶縁層１１１に含まれる酸素の一部を酸化物半導体層１０７に供給す
ることができ、トランジスタ１００の電気特性を良好にすることができる。また、絶縁層
１１１にゲート絶縁層１０５で説明したｈｉｇｈ−ｋ材料を用いてもよい。さらに、絶縁
層１１１は、単層構造としてもよいし、積層構造としてもよい。また、絶縁層１１１の厚
さを厚くすることで、バックゲート側においてのゲートリーク電流を低減することができ
る。絶縁層１１１の膜厚は、５０ｎｍ以上５００ｎｍ以下とするとよい。
【００６７】
バックゲート電極となる第３の電極１１３は、第１の電極１０３の説明で列挙した材料
を用いて形成することができ、第３の電極１１３の厚さ及び構造については、第１の電極
１０３の説明をもとに適宜選択すればよい。
【００６８】
信頼性の観点において、酸化物半導体を用いたトランジスタは、可視光及び紫外光の照
射、熱や電界がかかることで、電気特性が変化する。該電気特性の変化には、例えば、ゲ
ート電極に電圧が印加されていない状態（Ｖｇ＝０）でもドレイン電流が流れるノーマリ
ーオン化がある。電子が多数キャリアであるｎチャネル型トランジスタの場合、ドレイン
電流における電子は、空乏層が形成される領域を流れる。そのため、該トランジスタにお
いて、電子が流れる領域は、一対の第２の電極１０９ａ、１０９ｂ及び絶縁層１１１が設
けられている酸化物半導体層１０７の上面近傍の領域を含む。それゆえ、酸化物半導体層
１０７と接する絶縁層１１１（特に、酸化物半導体層１０７と接する絶縁層１１１の下面
近傍の領域）に正孔（ホール）が誘起され、時間と共にノーマリーオン化すると考えられ
る。そこで、本実施の形態で説明するトランジスタは、第３の電極１１３を有するデュア
ルゲート型であるため、第３の電極１１３に電圧を任意に印加することができ、しきい値
電圧（Ｖｔｈ）を制御することでき、ノーマリーオン化を抑制することができる。
【００６９】
また、本実施の形態で説明するトランジスタはデュアルゲート型であることから、第３
の電極１１３に電圧を印加することができ、酸化物半導体層１０７を厚く形成した場合で
も効率よくチャネルを形成することができ、高いオン電流を得ることができる。
【００７０】
ここで、第３の電極１１３の形状について、図２を用いて説明する。
【００７１】
図２（Ａ）に示す第３の電極１１３は、図１（Ａ）で示した第３の電極１１３の形状と
同じである。第３の電極１１３は、第１の電極１０３と平行且つ絶縁層１１１を介して一
対の第２の電極１０９ａ、１０９ｂと重畳する構成である。この場合、第３の電極１１３
に印加する電圧と、第１の電極１０３に印加する電圧を、それぞれ任意に制御することが
可能である。
【００７２】
また、図２（Ｂ）に示す第３の電極１１３は、第１の電極１０３と平行であるが、一対
の第２の電極１０９ａ、１０９ｂと重畳しない構成である。この構成においても、第３の
電極１１３に印加する電圧と、第１の電極１０３に印加する電圧を、それぞれ任意に制御
することが可能である。
【００７３】
さらに、図２（Ｃ）に示す第３の電極１１３は、第１の電極１０３に接続させることが
できる。即ち、ゲート絶縁層１０５及び絶縁層１１１に形成した開口部１５０において、
第１の電極１０３及び第３の電極１１３が接続する構成である。この構成では、第３の電
極１１３に印加される電圧と、第１の電極１０３に印加される電圧は等しい。
【００７４】
また、図２（Ｄ）に示すように、第３の電極１１３は、第１の電極１０３と接続せず、
フローティングとなる構成としてもよい。
【００７５】
さらに、図２（Ｃ）及び図２（Ｄ）に示した構成において、第３の電極１１３は絶縁層
１１１を介して一対の第２の電極１０９ａ、１０９ｂと重畳する構成であってもよい。
【００７６】
トランジスタ１００において、図１には図示していないが、絶縁層１１１及び第３の電
極１１３上に保護絶縁層を設ける構成であってもよい。
【００７７】
次に、トランジスタ１００の作製方法について図３を用いて説明する。
【００７８】
基板１０１の上に下地絶縁層１０２を形成する。本工程を行うことで、ガラス基板の不
純物が作製するトランジスタに混入することを防ぐことができる。
【００７９】
下地絶縁層１０２は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができ
る。本実施の形態では、シリコンターゲットを用いてスパッタリング法により酸化シリコ
ン膜を形成する。なお、下地絶縁層１０２を形成した後、下地絶縁層１０２中の水分及び
水素を除くために基板１０１を加熱処理してもよい。
【００８０】
次いで、下地絶縁層１０２上に第１の電極１０３を形成する。なお、第１の電極１０３
を形成する工程は、配線１０４（図１（Ａ）参照）の形成工程を兼ねている。第１の電極
１０３は、基板１０１上に導電膜をスパッタリング法、真空蒸着法、又はＣＶＤ法で形成
し、該導電膜上に第１のフォトリソグラフィ工程によりレジストマスクを形成し、該レジ
ストマスクを用いて導電膜をエッチングして、形成することができる。又は、フォトリソ
グラフィ工程を用いず、印刷法、インクジェット法でレジストマスクを形成することで、
第１の電極１０３を形成する工程数を削減することができる。なお、第１の電極１０３の
端部をテーパ形状とすると、後に形成されるゲート絶縁層１０５の被覆性が向上するため
好ましい。なお、レジストマスクを後退させつつエッチングすることでテーパ形状とする
ことができる。
【００８１】
本実施の形態では、厚さ１５０ｎｍの導電膜（例えば、タングステン膜）をスパッタリ
ング法で形成し、第１のフォトリソグラフィ工程で形成したレジストマスクを用いてエッ
チングし、第１の電極１０３を形成する。なお、本明細書において明記されていない場合
でも、レジストマスク用いるエッチング工程には、該レジストマスクを除去する工程も含
まれているものとする。
【００８２】
次いで、第１の電極１０３を覆うゲート絶縁層１０５を形成する。ゲート絶縁層１０５
は、後に形成される酸化物半導体層１０７と接するため、高品質化が要求される。高品質
なゲート絶縁層１０５と接することで酸化物半導体層１０７とゲート絶縁層１０５の界面
準位が低減し、界面特性を良好にすることができ、結果として完成したトランジスタ１０
０の電気特性を良好にすることができるからである。
【００８３】
ゲート絶縁層１０５は、下地絶縁層１０２の説明で列挙した方法で形成することができ
る。本実施の形態では、ゲート絶縁層１０５として、化学量論比を超える量の酸素を含む
酸化シリコン（ＳｉＯ２＋α（ただし、α＞０）とする）を形成する。なお、形成する酸
化シリコンの厚さは２００ｎｍとする。
【００８４】
スパッタリング法により上記酸化シリコンを形成する場合には、ターゲットとしてシリ
コンターゲット又は石英ターゲットを用い、スパッタリングガスとして酸素、又は、酸素
及びアルゴンの混合ガスを用いて行う。この際、処理室内に残留する水素、水、水酸基又
は水素化物などを除去しつつゲート絶縁層１０５を形成することが好ましい。処理室内に
残留する水素、水、水酸基又は水素化物などを除去するためには、吸着型の真空ポンプを
用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライオポンプ、イオン
ポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段として
は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用
いて排気した処理室では、水素、水、水酸基又は水素化物などが排気されるため、該処理
室でゲート絶縁層１０５を形成すると、ゲート絶縁層１０５に含まれる水素、水、水酸基
又は水素化物の濃度を低減できる。
【００８５】
また、ゲート絶縁層１０５を形成する際に用いるスパッタリングガスは、水素、水、水
酸基又は水素化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度にまで除去された高純
度ガスを用いることが好ましい。
【００８６】
本実施の形態では、基板１０１を処理室へ搬送し、水素、水、水酸基又は水素化物など
が除去された高純度酸素を含むスパッタリングガスを導入し、シリコンターゲットを用い
て、基板１０１にゲート絶縁層１０５として、上記酸化シリコンを形成する。なお、基板
１０１を加熱しながら、ゲート絶縁層１０５を形成してもよい。
【００８７】
また、ゲート絶縁層１０５を積層構造で形成する場合、例えば、上記酸化シリコンと基
板１０１との間に窒化シリコンを形成すればよい。該窒化シリコンはシリコンターゲット
を用いて、水素、水、水酸基又は水素化物などが除去された高純度の窒素を含むスパッタ
リングガスを用いて形成する。さらに、上記酸化シリコン膜と同様に、処理室内に残留す
る水素、水、水酸基又は水素化物などを除去しつつ該窒化シリコン膜を形成することが好
ましい。
【００８８】
ゲート絶縁層１０５として窒化シリコン及び酸化シリコンを積層する場合、同じ処理室
で、共通のシリコンターゲットを用いて、窒化シリコンと酸化シリコンを形成することが
できる。その場合、先に窒素を含むスパッタリングガスを導入して、処理室内に装着され
たシリコンターゲットを用いて窒化シリコンを形成し、次に酸素を含むスパッタリングガ
スに切り替えて、同じシリコンターゲットを用いて酸化シリコンを形成する。この方法に
より、大気に曝露せずに窒化シリコン及び酸化シリコンを連続して形成することができる
ため、窒化シリコン表面に水素、水、水酸基又は水素化物などが吸着されることを防止す
ることができる。
【００８９】
また、ゲート絶縁層１０５を形成する前、処理室の内壁や、ターゲット表面やターゲッ
ト材料中に残存している水素、水、水酸基又は水素化物を除去するためにプリヒート処理
を行うことが好ましい。プリヒート処理を終えたら、基板１０１又は該処理室を冷却した
後、大気にふれることなくゲート絶縁層１０５を形成する。この場合、ターゲット冷却液
は、水ではなく油脂等を用いるとよい。
【００９０】
また、ゲート絶縁層１０５をＣＶＤ法で形成する際は、例えば、μ波（例えば、周波数
２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより形成することで、緻密で絶縁耐圧
の高い高品質なゲート絶縁層を形成できる。また、高密度プラズマＣＶＤにより得られた
ゲート絶縁層は、一定の厚さで形成できるため、段差被覆性に優れている。また、高密度
プラズマＣＶＤにより得られるゲート絶縁層は、厚さを精密に制御することができる。
【００９１】
次いで、ゲート絶縁層１０５を介して第１の電極１０３と重畳するように酸化物半導体
膜１０６を形成する。酸化物半導体膜１０６は、ゲート絶縁層１０５上にスパッタリング
法、分子線エピタキシー法、原子層堆積法、パルスレーザー蒸着法、塗布法、又は印刷法
等により形成できる。
【００９２】
本実施の形態では、スパッタリング法により酸化物半導体膜１０６を形成する。酸化物
半導体膜１０６は、減圧状態に保持された処理室内に基板を保持し、処理室内に残留する
水分を除去しつつ、水素、水、水酸基又は水素化物などが除去されたスパッタリングガス
を導入し、金属酸化物をターゲットとしてゲート絶縁層１０５上に酸化物半導体膜１０６
を形成する。処理室内に残留する水素、水、水酸基又は水素化物などを除去するには、ゲ
ート絶縁層１０５を形成する際と同様にすればよい。これにより、水素、水、水酸基又は
水素化物など（より好ましくは炭素原子を含む化合物も）などの不純物が処理室から排気
されるため、酸化物半導体膜１０６に含まれる該不純物の濃度を低減できる。また、基板
１０１を加熱しながら酸化物半導体膜１０６を形成してもよい。
【００９３】
酸化物半導体膜１０６をスパッタリング法で作製するためのターゲットは、少なくとも
亜鉛を含む金属酸化物ターゲット、又は、少なくとも亜鉛を含み且つインジウムを含む金
属酸化物ターゲットを用いることができる。本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ系金属
酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用
いて、厚さ５００ｎｍの酸化物半導体膜１０６を成膜する。また、金属酸化物ターゲット
の他の例としては、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成
比を有するターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］の組成比を有す
るターゲット、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の組成比を有するターゲット
などがある。また、列挙した金属酸化物ターゲットにおいて、ＳｉＯ２を２重量％以上１
０重量％以下で含んでいてもよい。なお、金属酸化物ターゲットの充填率は９０％以上１
００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ター
ゲットを用いて形成した酸化物半導体膜は緻密な膜となる。
【００９４】
酸化物半導体膜１０６は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又
は希ガス（代表的にはアルゴン）及び酸素雰囲気下で形成する。酸化物半導体膜１０６を
形成する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が
、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【００９５】
形成条件の一例は、基板１０１とターゲットの間との距離を１７０ｍｍ、基板温度２５
０℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷである。
【００９６】
また、酸化物半導体膜１０６に水素がなるべく含まれないようにするために、前処理と
して、ゲート絶縁層１０５までの形成工程を経た基板１０１を予備加熱し、基板１０１に
吸着されていた水素、水、水酸基又は水素化物などの不純物を脱離し排気することが好ま
しい。なお、予備加熱時はクライオポンプで排気することが好ましい。なお、この予備加
熱の処理は省略してもよい。またこの予備加熱は、第１の電極１０３を形成する前の基板
１０１に行ってもよいし、後に形成する酸化物半導体層１０７を形成した後の基板１０１
に行ってもよい。
【００９７】
なお、酸化物半導体膜１０６をスパッタリング法により形成する前に、アルゴンガスを
導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層１０５の表面に付着して
いるゴミや酸化膜を除去することで、ゲート絶縁層１０５と酸化物半導体膜１０６との界
面における抵抗を低減することができるため好ましい。逆スパッタとは、アルゴン雰囲気
下で基板にＲＦ電源を用いて電圧を印加し基板近傍にプラズマを形成して表面を改質する
方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、
アルゴン雰囲気に酸素、水素、亜酸化窒素などを加えた雰囲気で行ってもよい。アルゴン
雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【００９８】
ここまでの工程で得られた構成を図３（Ａ）に示す。
【００９９】
次いで、第２のフォトリソグラフィ工程により形成したレジストマスクを用いて酸化物
半導体膜１０６をエッチングして、第１の島状の酸化物半導体層を形成する。
【０１００】
第１の島状の酸化物半導体層を形成する工程について説明する。第１の島状の酸化物半
導体層は、第２のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチ
ングすることで形成される。第２のフォトリソグラフィ工程は、第１のフォトリソグラフ
ィ工程と同様である。
【０１０１】
酸化物半導体膜１０６のエッチングは、ドライエッチングでもウェットエッチングでも
よい。さらには、これらを組み合わせて用いてもよい。ウェットエッチングするエッチン
グ液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素
水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴ
Ｏ０７Ｎ（関東化学社製）を用いてもよい。
【０１０２】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によ
って除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料
を再利用してもよい。当該エッチング後の廃液に含まれるインジウムなどの材料を回収し
て再利用することにより、資源を有効活用し低コスト化することができる。
【０１０３】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例
えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（Ｃ
Ｃｌ４）など）が好ましい。
【０１０４】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（Ｓ
Ｆ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢ
ｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガス
を添加したガス、などを用いることができる。
【０１０５】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃ
ｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘
導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングで
きるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加
される電力量、基板側の電極温度など）を適宜調節する。
【０１０６】
次いで、得られた第１の島状の酸化物半導体層に対して第１の加熱処理を行い、酸化物
半導体層１２６を形成する。
【０１０７】
第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板１
０１の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、
第１の島状の酸化物半導体層に対して窒素、希ガスなどの不活性ガス雰囲気下において４
５０℃において１時間の加熱処理を行う。その後、大気に触れさせないようにすることで
、水素、水、水酸基又は水素化物などが酸化物半導体層１２６に再侵入することを防ぐ。
この結果、水素濃度が低減された酸化物半導体層１２６を得ることができる。即ち、第１
の加熱処理によって第１の島状の酸化物半導体層の脱水化及び脱水素化の少なくとも一方
を行うことができる。
【０１０８】
さらに、第１の加熱処理には、脱水化及び脱水素化の他に、ゲート絶縁層１０５に酸素
が含まれる場合、該酸素の一部が第１の島状の酸化物半導体層との界面又はその近傍に拡
散させる処理も兼ねる。この処理の結果、酸素欠損が低減した酸化物半導体層１２６が得
られる。
【０１０９】
なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴンなどの希ガ
スに、水素、水、水酸基又は水素化物などが含まれないことが好ましい。又は、加熱処理
装置に導入する窒素、又はヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９
９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度
を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１１０】
第１の加熱処理に用いる加熱処理装置は特に限られず、抵抗発熱体などの発熱体からの
熱伝導又は熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気
炉や、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ
（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲ
ンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧
ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、
被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装
置である。
【０１１１】
また、第１の加熱処理は、第１の島状の酸化物半導体層を形成する前、すなわち酸化物
半導体膜１０６に行っても良い。その場合には、第１の加熱処理後に、加熱装置から基板
を取り出し、第２のフォトリソグラフィ工程及びエッチング工程を行う。
【０１１２】
ここまでの工程で得られた構成を図３（Ｂ）に示す。
【０１１３】
次いで、ゲート絶縁層１０５及び酸化物半導体層１２６上に、一対の第２の電極１０９
ａ、１０９ｂに加工される導電膜を形成する。その後、該導電膜を第３のフォトリソグラ
フィ工程により形成したレジストマスクを用いてエッチングし、一対の第２の電極１０９
ａ、１０９ｂを形成する。一対の第２の電極１０９ａ、１０９ｂの形成方法は、第１の電
極１０３の形成方法と同様とすればよい。本実施の形態では、チタンを用いてスパッタリ
ング法により厚さ１５０ｎｍの導電膜を形成する。なお、一対の第２の電極１０９ａ、１
０９ｂを形成する工程は、配線１１０（図１（Ａ）参照）の形成工程を兼ねている。
【０１１４】
ここまでの工程で得られた構成を図３（Ｃ）に示す。
【０１１５】
次に、一対の第２の電極１０９ａ、１０９ｂ及び酸化物半導体層１２６の一部に接して
、絶縁層１１１を形成する。絶縁層１１１の形成方法は、ゲート絶縁層１０５の形成方法
と同様とすればよい。本実施の形態では、絶縁層１１１をスパッタリング法により酸化シ
リコンで形成する。なお、絶縁層１１１の厚さは２００ｎｍとする。その後、第１の加熱
処理とは加熱温度が異なる第２の加熱処理を行う。第２の加熱処理によって、ゲート絶縁
層１０５及び絶縁層１１１に含まれる酸素の一部が酸化物半導体層１２６に供給され、酸
化物半導体層１０７が形成される。第２の加熱処理は、加熱温度が高いほど、光照射又は
ＢＴストレスが与えられることによって生じるしきい値電圧の変化量が小さくなる。しか
し、該加熱温度を３２０℃より高くするとオン特性の低下が生じる。従って、第２の加熱
処理の条件は、不活性雰囲気、酸素雰囲気、酸素と窒素の混合雰囲気下で、２００℃以上
４００℃、好ましくは２５０℃以上３２０℃以下とする。また、この加熱処理の加熱時間
は１分以上２４時間以下とする。なお、第２の加熱処理は、後に形成する第３の電極１１
３を形成した後に行ってもよい。さらに、水分の侵入防止や、アルカリ金属の侵入防止の
ため、絶縁層１１１上に窒化シリコンを形成してもよい。ＬｉやＮａなどのアルカリ金属
は、不純物であるため含有量を少なくすることが好ましく、酸化物半導体層１０７中に２
×１０１６ｃｍ−３以下、好ましくは、１×１０１５ｃｍ−３以下とする。さらに、アル
カリ土類金属も不純物であるため、含有量を少なくすることが好ましい。なお、後述する
第３の電極１１３を形成した後に、保護絶縁層として窒化シリコンを形成してもよい。そ
の場合は、保護絶縁層に開口部を設けて、第１の電極１０３、一対の第２の電極１０９ａ
、１０９ｂ及び第３の電極１１３と電気的に接続される導電膜を形成するなどの工程など
適宜行う。
【０１１６】
次に、絶縁層１１１に接して、且つ酸化物半導体層１０７のチャネル形成領域と重畳す
るようにして第３の電極１１３を形成する。絶縁層１１１上に導電膜を形成し、その後、
該導電膜に第４のフォトリソグラフィ工程により形成したレジストマスクを用いてエッチ
ングし、第３の電極１１３を形成する。第３の電極１１３の形成方法は、第１の電極１０
３の形成方法と同様とすればよい。本実施の形態では、モリブデンを用いてスパッタリン
グ法により、厚さ１５０ｎｍの導電膜を形成する。なお、第３の電極１１３を形成する工
程は、配線１１４（図１（Ａ）参照）の形成工程を兼ねている。
【０１１７】
ここまでの工程で得られた構成を図３（Ｄ）に示す。
【０１１８】
以上より、高耐圧、低逆方向飽和電流、高いオン電流を得ることが可能である非線形素
子を得ることができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組
み合わせて実施することが可能である。
【０１１９】
（実施の形態２）
本実施の形態では、実施の形態１で示した非線形素子と構成が一部異なる非線形素子に
ついて説明する。なお、本実施の形態においてもトランジスタを例に説明する。
【０１２０】
図４（Ａ）は、トランジスタ２００の平面図であり、図４（Ｂ）は、トランジスタ２０
０のＥ−Ｆ間における断面図である。図４（Ｃ）は、トランジスタ２００のＧ−Ｈ間にお
ける断面図である。なお、トランジスタ２００はトランジスタ１００の変形例であるため
、図４において、図１と同一の箇所には同じ符号を用い、同じ符号の詳細については省略
する。
【０１２１】
図４（Ｂ）より、トランジスタ２００は、デュアルゲート型のトランジスタであり、基
板１０１上に、下地絶縁層１０２、第１の電極１０３、ゲート絶縁層１０５、酸化物半導
体層１０７、ｎ＋層１１７ａ、１１７ｂ、一対の第２の電極１０９ａ、１０９ｂ、絶縁層
１１１、第３の電極１１３が設けられている。
【０１２２】
第１の電極１０３は下地絶縁層１０２に接して設けられる。ゲート絶縁層１０５は第１
の電極１０３を覆って設けられる。酸化物半導体層１０７はゲート絶縁層１０５に接して
且つ第１の電極１０３と重畳して設けられる。ｎ＋層１１７ａ、１１７ｂはゲート絶縁層
１０５及び酸化物半導体層１０７の端部を覆って設けられる。一対の第２の電極１０９ａ
、１０９ｂはｎ＋層１１７ａ、１１７ｂ上、且つ酸化物半導体層１０７の端部を覆って設
けられる。絶縁層１１１は酸化物半導体層１０７の一部及び一対の第２の電極１０９ａ、
１０９ｂを覆って設けられる。第３の電極１１３は絶縁層１１１上に接して且つ一対の第
２の電極１０９ａ、１０９ｂの間に設けられる。
【０１２３】
酸化物半導体層１０７と一対の第２の電極１０９ａ、１０９ｂとの間にｎ＋層１１７ａ
、１１７ｂを形成することによって、酸化物半導体層１０７と一対の第２の電極１０９ａ
、１０９ｂの接触抵抗を低減することができるため、高いオン電流を得ることができる。
また、ｎ＋層１１７ａ、１１７ｂを形成することによって、寄生抵抗の低減、さらにはＢ
Ｔ試験におけるマイナスゲート・ストレスを与えた前後のオン電流の変化量（Ｉｏｎ劣化
）を抑制することができる。
【０１２４】
さらに、図１（Ｃ）は一対の第２の電極１０９ａ、１０９ｂの一方のみを図示している
が、ｎ＋層１１７ａ、１１７ｂは、一対の第２の電極１０９ａ、１０９ｂをマスクとして
エッチング工程を行うために、一対の第２の電極１０９ａ、１０９ｂから端部がはみ出す
ように加工される。したがって、トランジスタ２００のチャネル長は、ｎ＋層１１７ａ、
１１７ｂの間隔によって決定される。また、一対の第２の電極１０９ａ、１０９ｂは、ｎ
＋層１１７ａ、１１７ｂを介して酸化物半導体層１０７の端面と対向しているが、ｎ＋層
１１７ａ、１１７ｂは極端に厚く形成されるわけではなく、酸化物半導体層１０７に発生
する熱の伝達を遮らないため、実施の形態１と同様に、ヒートシンクとなる。その結果、
酸化物半導体層１０７に高いオン電流が流れる際に発生する熱を外部へと放散することが
でき、発熱によるトランジスタ２００の劣化を抑制することができる。
【０１２５】
以下、トランジスタ２００を作製する工程を説明する。トランジスタ２００を作製する
工程は、ｎ＋層１１７ａ、１１７ｂを設ける工程以外、トランジスタ１００の作製工程と
同一である。従って、図３（Ａ）、図３（Ｂ）及び図５を参照して説明する。
【０１２６】
実施の形態１に示した作製工程に従って（図３（Ａ）の構成を経て）、図３（Ｂ）の構
成を得る。
【０１２７】
次いで、ゲート絶縁層１０５及び酸化物半導体層１０７の上に、Ｉｎ−Ｚｎ系金属酸化
物、Ｉｎ−Ｓｎ系金属酸化物、インジウム又はスズを含む一元系金属酸化物を用い、ｎ＋
層１１７ａ、１１７ｂとなる膜１１５を１ｎｍ以上２００ｎｍ以下の厚さで形成する。膜
１１５の形成方法は、酸化物半導体層１０７の形成方法と同様とすればよい。また、ｎ＋
層として上記の材料にＳｉＯ２を含ませてもよい。本実施の形態では、ＳｉＯ２を含むＩ
ｎ−Ｓｎ系金属酸化物膜を１００ｎｍの厚さで形成する。
【０１２８】
次いで、ｎ＋層となる膜１１５の上に一対の第２の電極１０９ａ、１０９ｂを形成する
ための導電膜１０８を形成する（図５（Ａ）参照）。該導電膜を加工して、一対の第２の
電極１０９ａ、１０９ｂを形成する。なお、一対の第２の電極１０９ａ、１０９ｂを形成
する工程は、配線１１０（図４（Ａ）参照）の形成工程を兼ねている。
【０１２９】
次いで、一対の第２の電極１０９ａ、１０９ｂをマスクとして、膜１１５を加工してｎ
＋層１１７ａ、１１７ｂを形成する。該加工により、ｎ＋層１１７ａ、１１７ｂは一対の
第２の電極１０９ａ、１０９ｂから端部がはみ出るようにして形成される（図５（Ｂ）参
照）。従って、トランジスタ２００のチャネル長は、ｎ＋層１１７ａ、１１７ｂの間隔に
よって決定される。一方、実施の形態１に示すトランジスタ１００のチャネル長は、一対
の第２の電極１０９ａ、１０９ｂの間隔によって決定される。なお、ｎ＋層１１７ａ、１
１７ｂの端部のテーパ角（ｎ＋層１１７ａ、１１７ｂの側面が基板１０１の平面となす角
）は、３０度以下とするのがよい。
【０１３０】
以降の工程は、実施の形態１と同一であり、酸化物半導体層１０７の一部及び一対の第
２の電極１０９ａ、１０９ｂを覆う絶縁層１１１を形成する。さらに、絶縁層１１１に接
して、且つ酸化物半導体層１０７のチャネル形成領域と重畳するようにして第３の電極１
１３を形成する（図５（Ｃ）参照）。各工程の詳細は実施の形態１と同様である。
【０１３１】
以上より、高耐圧、低逆方向飽和電流、高いオン電流を得ることが可能である非線形素
子を得ることができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組
み合わせて実施することが可能である。
【０１３２】
（実施の形態３）
本実施の形態では、実施の形態１で示した非線形素子と構成が一部異なる非線形素子に
ついて説明する。なお、本実施の形態においてもトランジスタを例に説明する。
【０１３３】
本実施の形態で示すトランジスタ３００は、実施の形態１で示したトランジスタ１００
の酸化物半導体層１０７が、第１の結晶性酸化物半導体層１０７ａ及び第２の結晶性酸化
物半導体層１０７ｂからなる結晶性酸化物半導体積層１２０に置き換わったトランジスタ
である。つまり、トランジスタ３００の平面構造は、トランジスタ１００の平面構造と同
じであるため、トランジスタ３００の平面図は、図１（Ａ）を参照できる。図６（Ａ）は
、トランジスタ３００のＡ−Ｂ間における断面図である。図６（Ｂ）は、トランジスタ３
００のＣ−Ｄ間における断面図である。なお、トランジスタ３００はトランジスタ１００
の変形例であるため、図６において、図１と同一の箇所には同じ符号を用い、同じ符号の
詳細ついては省略する。
【０１３４】
図６（Ａ）より、トランジスタ３００は、デュアルゲート型のトランジスタであり、基
板１０１上に、下地絶縁層１０２、第１の電極１０３、ゲート絶縁層１０５、結晶性酸化
物半導体積層１２０、一対の第２の電極１０９ａ、１０９ｂ、絶縁層１１１、第３の電極
１１３が設けられている。
【０１３５】
第１の電極１０３は下地絶縁層１０２に接して設けられる。ゲート絶縁層１０５は第１
の電極１０３を覆って設けられる。結晶性酸化物半導体積層１２０はゲート絶縁層１０５
に接して且つ第１の電極１０３と重畳して設けられる。一対の第２の電極１０９ａ、１０
９ｂは結晶性酸化物半導体積層１２０の端部を覆って設けられる。絶縁層１１１は結晶性
酸化物半導体積層１２０の一部及び一対の第２の電極１０９ａ、１０９ｂを覆って設けら
れる。第３の電極１１３は絶縁層１１１上に接して且つ一対の第２の電極１０９ａ、１０
９ｂの間に設けられる。
【０１３６】
また、一対の第２の電極１０９ａ、１０９ｂは、結晶性酸化物半導体積層１２０の端部
を覆って設けられていることから、一対の第２の電極１０９ａ、１０９ｂは、結晶性酸化
物半導体積層１２０の端面に接している。それゆえ、少なくとも結晶性酸化物半導体積層
１２０と接する領域において、一対の第２の電極１０９ａ、１０９ｂの電極幅は、結晶性
酸化物半導体積層１２０に形成されるチャネル幅よりも広くなる（図１（Ａ）参照）。
【０１３７】
さらに、図６（Ｂ）は一対の第２の電極１０９ａ、１０９ｂの一方のみを図示している
が、一対の第２の電極１０９ａ、１０９ｂが結晶性酸化物半導体積層１２０の端面に接し
ていることから、一対の第２の電極１０９ａ、１０９ｂは、他の実施の形態と同様に、ヒ
ートシンクとなり、結晶性酸化物半導体積層１２０に高いオン電流が流れる際に発生する
熱を外部へと放散することができる。結果として、発熱によるトランジスタ３００の劣化
を抑制することができる。
【０１３８】
ここで、結晶性酸化物半導体積層１２０について説明する。結晶性酸化物半導体積層１
２０は、第１の結晶性酸化物半導体層１０７ａ及び第２の結晶性酸化物半導体層１０７ｂ
の積層構造である。
【０１３９】
第１の結晶性酸化物半導体層１０７ａはｃ軸配向を有している。また、第２の結晶性酸
化物半導体層１０７ｂもｃ軸配向を有している。ただし、第１の結晶性酸化物半導体層１
０７ａ及び第２の結晶性酸化物半導体層１０７ｂは、単結晶構造ではなく、非晶質構造で
もない構造であり、ｃ軸配向を有した結晶（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔ
ａｌ；  ＣＡＡＣとも呼ぶ）を含む酸化物を有する。
【０１４０】
ＣＡＡＣを含む酸化物とは、結晶がｃ軸配向し、且つａｂ面、表面又は界面の方向から
見て三角形状又は六角形状の原子配列を有し、ｃ軸においては、金属原子が層状に配列し
、又は金属原子と酸素原子が層状に配列し、ａｂ面（あるいは表面又は界面）においては
、ａ軸又はｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物をいう。
【０１４１】
広義には、ＣＡＡＣを含む酸化物とは、非単結晶であって、そのａｂ面に垂直な方向か
ら見て、三角形若しくは六角形、又は正三角形若しくは正六角形の原子配列を有し、且つ
ｃ軸に垂直な方向から見て、金属原子が層状に配列した相、又は金属原子と酸素原子が層
状に配列した相を含む酸化物をいう。
【０１４２】
また、ＣＡＡＣは結晶化した領域（結晶領域）を含むが、一つの結晶領域と他の結晶領
域の境界を明確に判別できなくてもよい。つまり、第１の結晶性酸化物半導体層１０７ａ
及び第２の結晶性酸化物半導体層１０７ｂは、一部に結晶粒界を有している。
【０１４３】
また、ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されていてもよい。ま
た、ＣＡＡＣを構成する個々の結晶領域のｃ軸は一定の方向（例えば、ＣＡＡＣを支持す
る基板面又はＣＡＡＣの表面、膜面若しくは界面などに垂直な方向）に揃えられていても
よい。又は、ＣＡＡＣを構成する個々の結晶領域のａｂ面の法線は一定の方向（例えば、
基板面、表面、膜面若しくは界面などに垂直な方向）であってもよい。
【０１４４】
なお、ＣＡＡＣは、その組成などに応じて、導体であってもよいし、半導体であっても
よいし、絶縁体であってもよい。また、ＣＡＡＣは、その組成などに応じて、可視光に対
して透明であってもよいし、不透明であってもよい。
【０１４５】
このようなＣＡＡＣの例として、膜状に形成され、膜表面、基板面、又は界面に垂直な
方向から観察すると三角形又は六角形の原子配列が確認され、且つその膜の断面に金属原
子又は金属原子と酸素原子（あるいは窒素原子）の層状配列が観察される結晶などを挙げ
ることができる。
【０１４６】
第１の結晶性酸化物半導体層１０７ａ及び第２の結晶性酸化物半導体層１０７ｂは、少
なくとも亜鉛を含む金属酸化物、又は少なくとも亜鉛及びインジウムを含む金属酸化物で
あることが好ましい。例えば、実施の形態１で列挙した金属酸化物のうち、四元系金属酸
化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系金属酸化物や、三元系金属酸化物であるＩｎ−Ｇａ
−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ系金属酸化物、
Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ系金
属酸化物や、二元系金属酸化物であるＩｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｚｎ系金属酸化物
、Ａｌ−Ｚｎ系金属酸化物や、Ｚｎを含む一元系金属酸化物などを用いて形成することが
できる。
【０１４７】
第１の結晶性酸化物半導体層１０７ａの形成は、スパッタリング法を用い、そのスパッ
タリング法で形成するときの基板温度は２００℃以上４００℃以下とし、形成後に第１の
加熱処理（４００℃以上７５０℃以下）を行うことで得ることができる。
【０１４８】
ここで、ＣＡＡＣの結晶構造の一例について説明する。第１の加熱処理の温度にもよる
が、第１の加熱処理によって、膜表面から結晶化が起こり、膜の表面から内部に向かって
結晶成長し、ｃ軸配向した結晶が得られる。第１の加熱処理によって、亜鉛と酸素が膜表
面に多く集まり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結
晶（図７（Ａ）に平面模式図を示す）が最表面に１層又は複数層形成され、これが膜厚方
向に成長して重なり積層となる。図７（Ａ）において、白丸が亜鉛原子であり、黒丸が酸
素原子を示している。加熱処理の温度を上げると表面から内部、そして内部から底部と結
晶成長が進行する。また、図７（Ｂ）に二次元結晶が結晶成長して積層された一例として
二次元結晶の６層の積層を模式的に示す。
【０１４９】
ゲート絶縁層１０５中に酸素が含まれる場合、第１の加熱処理によって、該酸素一部が
第１の結晶性酸化物半導体層１０７ａとの界面又はその近傍に拡散し、第１の結晶性酸化
物半導体層１０７ａの酸素欠損を低減する。従って、ゲート絶縁層１０５としては、膜中
（バルク中）、又は第１の結晶性酸化物半導体層１０７ａとゲート絶縁層１０５の界面、
には少なくとも化学量論比を超える量の酸素が含まれることが好ましい。
【０１５０】
第２の結晶性酸化物半導体層１０７ｂの形成は、スパッタリング法を用い、その成膜時
における基板温度は２００℃以上４００℃以下とする。形成時における基板温度を２００
℃以上４００℃以下とすることにより、第１の結晶性酸化物半導体層１０７ａの表面上に
接して形成される酸化物半導体層にプリカーサの整列が起き、所謂、秩序性を持たせるこ
とができる。そして、形成後に第２の加熱処理（４００℃以上７５０℃以下）を行うこと
が好ましい。第２の加熱処理は、窒素雰囲気下、酸素雰囲気下、又は窒素と酸素の混合雰
囲気下で行うことにより、第２の結晶性酸化物半導体層１０７ｂの高密度化及び酸素欠損
の減少を図ることができる。第２の加熱処理によって、第１の結晶性酸化物半導体層１０
７ａを核として膜厚方向、即ち底部から内部に結晶成長が進行して第２の結晶性酸化物半
導体層１０７ｂが形成される。
【０１５１】
トランジスタ１００と同様に、トランジスタ３００においても結晶性酸化物半導体積層
１２０は厚いほうが、ソース電極及びドレイン電極間で大電流を確保することができる。
【０１５２】
さらに、トランジスタ３００のドレイン耐圧は結晶性酸化物半導体積層１２０の厚さに
依存するため、ドレイン耐圧を高くするためには、厚い方が好ましく、所望のドレイン耐
圧に見合う厚さを選択すればよい。
【０１５３】
故に、オン電流量及びドレイン耐圧を考慮して、結晶性酸化物半導体積層１２０の厚さ
は、０．１μｍ以上５０μｍ以下、好ましくは０．５μｍ以上２０μｍ以下とすることが
良い。
【０１５４】
また、結晶性酸化物半導体積層１２０をチャネル形成領域とするトランジスタ３００は
、界面に沿った方向において、秩序化が進んでいる。したがって、トランジスタ３００に
おいては、結晶性酸化物半導体積層１２０の界面に沿ってキャリアが流れる場合、つまり
、ａ−ｂ面に対して略平行にキャリアが流れる場合、その流れに対して、結晶性酸化物半
導体積層１２０は妨げにならない。したがって、光照射又はＢＴストレスが与えられても
、トランジスタ３００の電気特性の劣化は抑制される。
【０１５５】
なお、第１の結晶性酸化物半導体層１０７ａ上に第２の結晶性酸化物半導体層１０７ｂ
を形成する２層構造に限定されず、第２の結晶性酸化物半導体層１０７ｂの形成後に第３
の結晶性酸化物半導体層を形成するプロセスと加熱処理のプロセスを繰り返し行って、３
層以上の積層構造としてもよい。
【０１５６】
以下、トランジスタ３００を作製する工程を説明する。トランジスタ３００を作製する
工程は、結晶性酸化物半導体積層１２０の作製工程以外、トランジスタ１００の作製工程
と同一である。従って、図８を用いて説明する。
【０１５７】
実施の形態１に示した作製工程に従って、ゲート絶縁層１０５までを形成し、図８（Ａ
）に示す構成を得る。
【０１５８】
次いで、ゲート絶縁層１０５上に第１の酸化物半導体膜を形成する。形成する酸化物半
導体膜の厚さは、第２の結晶性酸化物半導体層１０７ｂとなる第２の酸化物半導体膜より
薄くする。
【０１５９】
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１
７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ
、アルゴンのみ、又はアルゴン及び酸素雰囲気下で厚さ１００ｎｍの第１の酸化物半導体
膜を形成する。
【０１６０】
次いで、基板を配置するチャンバー雰囲気を窒素、又は乾燥空気とし、第１の加熱処理
を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下とする。また、第１の加熱
処理の加熱時間は１分以上２４時間以下とする。第１の加熱処理によって第１の結晶性酸
化物半導体膜を形成する（図８（Ｂ）参照）。第１の加熱処理の詳細は、実施の形態１で
説明したので、ここでは省略する。
【０１６１】
次いで、第１の結晶性酸化物半導体膜上に、第１の結晶性酸化物半導体膜よりも厚い第
２の酸化物半導体膜を形成する。
【０１６２】
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１
７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ
、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚４００ｎｍの第２の酸化物半導体
膜を形成する。
【０１６３】
次いで、基板を配置するチャンバー雰囲気を窒素、又は乾燥空気とし、第２の加熱処理
を行う。第２の加熱処理の温度は、４００℃以上７５０℃以下とする。また、第２の加熱
処理の加熱時間は１分以上２４時間以下とする。第２の加熱処理によって第２の結晶性酸
化物半導体膜を形成する（図８（Ｃ）参照）。第２の結晶性酸化物半導体膜を形成する第
２の加熱処理の詳細は実施の形態１の記載と同様である。なお、図では第１の結晶性酸化
物半導体膜と第２の結晶性酸化物半導体膜の界面を点線で示し、酸化物半導体積層と説明
しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するため
に図示している。
【０１６４】
第１及び第２の加熱処理を７５０℃よりも高い温度で加熱処理を行うと、ガラス基板の
収縮により、形成した酸化物半導体膜にクラック（厚さ方向に伸びるクラック）が形成さ
れやすい。したがって、第１の加熱処理及び第２の加熱処理の温度や、スパッタリング法
で酸化物半導体膜を形成する際の基板温度を７５０℃以下、好ましくは４５０℃以下とす
ることで、大面積のガラス基板上に信頼性の高いトランジスタを作製することができる。
【０１６５】
また、ゲート絶縁層１０５の形成から第２の加熱処理までの工程を大気に触れることな
く連続的に行うことが好ましい。例えば、図１２に上面図を示す製造装置を用いればよい
。図１２に示す製造装置は、枚葉式マルチチャンバー設備であり、３つのスパッタリング
装置１０ａ、１０ｂ、１０ｃや、被処理基板を収容するカセットポート１４を３つ有する
基板供給室１１や、ロードロック室１２ａ、１２ｂや、搬送室１３や、基板加熱室１５な
どを有している。なお、基板供給室１１及び搬送室１３には、被処理基板を搬送するため
の搬送ロボットがそれぞれ配置されている。スパッタリング装置１０ａ、１０ｂ、１０ｃ
、搬送室１３、及び基板加熱室１５は、水素及び水分をほとんど含まない雰囲気（不活性
雰囲気、減圧雰囲気、乾燥空気雰囲気など）下に制御することが好ましく、例えば、水分
については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気とする。図
１２の製造装置を用いた作製工程の手順の一例は、まず、基板供給室１１から被処理基板
を搬送し、ロードロック室１２ａと搬送室１３を経て基板加熱室１５に移動させ、基板加
熱室１５で被処理基板に付着している水分を真空ベークなどで除去し、その後、搬送室１
３を経てスパッタリング装置１０ｃに被処理基板を移動させ、スパッタリング装置１０ｃ
内でゲート絶縁層１０５を形成する。そして、大気に触れることなく、搬送室１３を経て
スパッタリング装置１０ａに被処理基板を移動させ、スパッタ装置１０ａ内で第１の酸化
物半導体膜を形成する。そして、大気に触れることなく、搬送室１３を経て基板加熱室１
５に被処理基板を移動させ、第１の加熱処理を行う。そして、大気に触れることなく、搬
送室１３を経てスパッタリング装置１０ｂに被処理基板を移動させ、スパッタリング装置
１０ｂ内で第２の酸化物半導体膜を形成する。そして、大気に触れることなく、搬送室１
３を経て基板加熱室１５に被処理基板を移動させ、第２の加熱処理を行う。このように、
図１２の製造装置を用いることによって大気に触れることなく、トランジスタの作製工程
を進めることができる。また、図１２の製造装置のスパッタリング装置は、スパッタリン
グターゲットを変更することで大気に触れることのない作製工程を実現でき、例えば、予
めゲート絶縁層１０５を形成した基板をカセットポート１４に設置し、第１の酸化物半導
体膜の形成から第２の加熱処理を行う工程までを大気に触れずに進めて第１の結晶性酸化
物半導体膜と第２の結晶性酸化物半導体膜を形成した後、大気に触れることなく、スパッ
タ装置１０ｃ内で金属ターゲットを用いて一対の第２の電極１０９ａ、１０９ｂを形成す
るための導電膜を第２の結晶性酸化物半導体膜上に形成することもできる。
【０１６６】
次いで、第１の結晶性酸化物半導体膜と第２の結晶性酸化物半導体膜からなる結晶性酸
化物半導体積層を加工して、第１の結晶性酸化物半導体層１０７ａ及び第２の結晶性酸化
物半導体層１０７ｂが積層された結晶性酸化物半導体積層１２０を形成する（図８（Ｄ）
参照）。
【０１６７】
結晶性酸化物半導体積層の加工は、所望の形状のマスクを結晶性酸化物半導体積層上に
形成した後、該マスクを用いて該結晶性酸化物半導体積層をエッチングする。上述のマス
クは、フォトリソグラフィなどの方法を用いて形成することができる。又は、インクジェ
ット法などの方法を用いてマスクを形成してもよい。
【０１６８】
なお、結晶性酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチ
ングでもよい。もちろん、これらを組み合わせて用いてもよい。ドライエッチング及びウ
ェットエッチングの詳細は実施の形態１の記載と同様である。
【０１６９】
以降の工程は、実施の形態１と同一であり、一対の第２の電極１０９ａ、１０９ｂを形
成し、結晶性酸化物半導体積層１２０の一部及び一対の第２の電極１０９ａ、１０９ｂを
覆う絶縁層１１１を形成する。さらに、絶縁層１１１に接して、且つ結晶性酸化物半導体
積層１２０のチャネル形成領域と重畳するようにして第３の電極１１３を形成する（図６
（Ａ）参照）。各工程の詳細は実施の形態１の記載と同様である。なお、一対の第２の電
極１０９ａ、１０９ｂを形成する工程は、配線１１０（図１（Ａ）参照）の形成を兼ねて
おり、第３の電極１１３を形成する工程は、配線１１４（図１（Ａ）参照）の形成工程を
兼ねている。
【０１７０】
以上より、高耐圧、低逆方向飽和電流、高いオン電流を得ることが可能である非線形素
子を得ることができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組
み合わせて実施することが可能である。
【０１７１】
（実施の形態４）
本実施の形態では、上記実施の形態で示した非線形素子と構成が一部異なる非線形素子
について説明する。なお、本実施の形態においてもトランジスタを例に説明する。
【０１７２】
本実施の形態で示すトランジスタ４００は、実施の形態２で示したトランジスタ２００
の酸化物半導体層１０７が、第１の結晶性酸化物半導体層１０７ａ及び第２の結晶性酸化
物半導体層１０７ｂからなる結晶性酸化物半導体積層１２０に置き換わったトランジスタ
である。つまり、トランジスタ４００の平面構造は、トランジスタ２００の平面構造と同
じであるため、トランジスタ４００の平面図は、図４（Ａ）を参照できる。図９（Ａ）は
、トランジスタ４００のＥ−Ｆ間における断面図である（図４（Ａ）参照）。図９（Ｂ）
は、トランジスタ４００のＧ−Ｈ間における断面図である（図４（Ａ）参照）。なお、図
９において、図１と同一の箇所には同じ符号を用いて詳細ついては省略する。
【０１７３】
図９（Ｂ）より、トランジスタ４００は、デュアルゲート型のトランジスタであり、基
板１０１上に、下地絶縁層１０２、第１の電極１０３、ゲート絶縁層１０５、結晶性酸化
物半導体積層１２０、ｎ＋層１１７ａ、１１７ｂ、一対の第２の電極１０９ａ、１０９ｂ
、絶縁層１１１、第３の電極１１３が設けられている。
【０１７４】
第１の電極１０３は下地絶縁層１０２に接して設けられる。ゲート絶縁層１０５は第１
の電極１０３を覆って設けられる。結晶性酸化物半導体積層１２０はゲート絶縁層１０５
に接して且つ第１の電極１０３と重畳して設けられる。ｎ＋層１１７ａ、１１７ｂはゲー
ト絶縁層１０５及び結晶性酸化物半導体積層１２０の端部を覆って設けられる。一対の第
２の電極１０９ａ、１０９ｂは結晶性酸化物半導体積層１２０の端部及びｎ＋層１１７ａ
、１１７ｂの端部を覆って設けられる。絶縁層１１１は結晶性酸化物半導体積層１２０の
一部及び一対の第２の電極１０９ａ、１０９ｂを覆って設けられる。第３の電極１１３は
絶縁層１１１上に接して且つ一対の第２の電極１０９ａ、１０９ｂの間に設けられる。
【０１７５】
結晶性酸化物半導体積層１２０と一対の第２の電極１０９ａ、１０９ｂとの間にｎ＋層
１１７ａ、１１７ａを形成することによって、結晶性酸化物半導体積層１２０と一対の第
２の電極１０９ａ、１０９ｂの接触抵抗を低減することができるため、高いオン電流を得
ることができる。また、ｎ＋層１１７ａ、１１７ｂを形成することによって、寄生抵抗の
低減、さらにはＢＴ試験におけるマイナスゲート・ストレスを与えた前後のオン電流の変
化量（Ｉｏｎ劣化）を抑制することができる。
【０１７６】
さらに、図１（Ｃ）は一対の第２の電極１０９ａ、１０９ｂの一方のみを図示している
が、ｎ＋層１１７ａ、１１７ｂは、一対の第２の電極１０９ａ、１０９ｂをマスクとして
エッチング工程を行うために、一対の第２の電極１０９ａ、１０９ｂから端部がはみ出す
ようになり、トランジスタ４００のチャネル長は、ｎ＋層１１７ａ、１１７ｂの間隔によ
って決定される。また、一対の第２の電極１０９ａ、１０９ｂは、ｎ＋層１１７ａ、１１
７ｂを介して結晶性酸化物半導体積層１２０と対向しているが、ｎ＋層１１７ａ、１１７
ｂは極端に厚く形成されるわけではなく、結晶性酸化物半導体積層１２０に発生する熱の
伝達を遮らないため、他の実施の形態と同様に、ヒートシンクとなる。その結果、結晶性
酸化物半導体積層１２０に高いオン電流が流れる際に発生する熱を外部へと放散すること
ができ、発熱によるトランジスタ４００の劣化を抑制することができる。
【０１７７】
結晶性酸化物半導体積層１２０は、第１の結晶性酸化物半導体層１０７ａ及び第２の結
晶性酸化物半導体層１０７ｂの積層構造である。第１の結晶性酸化物半導体層１０７ａ及
び第２の結晶性酸化物半導体層１０７ｂの詳細は、実施の形態３の記載と同様である。本
実施の形態に示すトランジスタ４００において、第１の結晶性酸化物半導体層１０７ａ、
及び第２の結晶性酸化物半導体層１０７ｂは、少なくとも一部が結晶化してｃ軸配向を有
しており、結晶性酸化物半導体積層１２０は、ゲート絶縁層との界面に沿った方向におい
て、秩序化が進んでいる。したがって、その界面に沿ってキャリアが流れる場合、その流
れに対して、結晶酸化物半導体積層１２０は妨げともならない。したがって、光照射又は
ＢＴストレスが与えられても、トランジスタ４００の電気特性の劣化は抑制される。
【０１７８】
以下、トランジスタ４００を作製する工程を説明する。トランジスタ４００を作製する
工程は、結晶性酸化物半導体積層１２０の作製工程以外、トランジスタ２００の作製工程
と同一である。従って、図５及び図８を参照して説明する。
【０１７９】
実施の形態１及び実施の形態３に示した作製工程に従って、結晶性酸化物半導体積層１
２０までを形成して図８（Ｄ）に示す構成を得る。
【０１８０】
次いで、ゲート絶縁層１０５及び結晶性酸化物半導体積層１２０の上に、Ｉｎ−Ｚｎ系
金属酸化物、Ｉｎ−Ｓｎ系金属酸化物、インジウム又はスズを含む一元系金属酸化物の材
料を用い、ｎ＋層１１７ａ、１１７ｂとなる膜１１５を１ｎｍ以上２００ｎｍ以下の厚さ
で形成する。膜１１５の形成方法は、実施の形態２の記載と同様である。また、ｎ＋層と
して上記の材料にＳｉＯ２を含ませてもよい。本実施の形態では、ＳｉＯ２を含むＩｎ−
Ｓｎ系金属酸化物を１００ｎｍの厚さで形成する。
【０１８１】
次いで、ｎ＋層となる膜１１５の上に一対の第２の電極１０９ａ、１０９ｂを形成する
ための導電膜を形成する（図５（Ａ）参照）。該導電膜を加工して、一対の第２の電極１
０９ａ、１０９ｂを形成する。なお、一対の第２の電極１０９ａ、１０９ｂを形成する工
程は、配線１１０（図４（Ａ）参照）の形成工程を兼ねている。
【０１８２】
次いで、一対の第２の電極１０９ａ、１０９ｂをマスクとして、膜１１５を加工して、
ｎ＋層１１７ａ、１１７ｂを形成する。該加工により、ｎ＋層１１７ａ、１１７ｂは一対
の第２の電極１０９ａ、１０９ｂから端部がはみ出るようにして形成される（図５（Ｂ）
参照）。従って、トランジスタ４００のチャネル長は、ｎ＋層１１７ａ、１１７ｂの間隔
によって決定される。また、実施の形態３に示すトランジスタ３００のチャネル長は、一
対の第２の電極１０９ａ、１０９ｂの間隔によって決定される。なお、ｎ＋層１１７ａ、
１１７ｂの端部のテーパ角（ｎ＋層１１７ａ、１１７ｂの側面が基板１０１の平面となす
角）は、３０度以下とするのがよい。
【０１８３】
以降の工程は、実施の形態２と同一であり、結晶酸化物半導体積層１２０の一部及び一
対の第２の電極１０９ａ、１０９ｂを覆う絶縁層１１１を形成する。さらに、絶縁層１１
１に接して、且つ結晶酸化物半導体積層１２０のチャネル形成領域と重畳するようにして
第３の電極１１３を形成する（図９（Ａ）参照）。なお、第３の電極１１３を形成する工
程は、配線１１４（図４（Ａ）参照）の形成工程を兼ねており、各工程の詳細は実施の形
態２と同様である。
【０１８４】
以上より、高耐圧、低逆方向飽和電流、高いオン電流を得ることが可能である非線形素
子を得ることができる。なお、本実施の形態は、他の実施の形態に記載した構成と適宜組
み合わせて実施することが可能である。
【０１８５】
（実施の形態５）
本実施の形態では、非線形素子のオン電流についての計算結果を説明する。なお、計算
は、簡略化した非線形素子の構造について行っている。また、計算にはｓｙｎｏｐｓｙｓ
社製のｓｅｎｔａｕｒｕｓ  ｄｅｖｉｃｅを用いている。
【０１８６】
始めに、ゲート電圧の変化に対するドレイン電流の変化を計算した結果について説明す
る。
【０１８７】
図１３（Ａ）は、実施の形態２で説明したトランジスタ２００において、チャネル長方
向の断面構造（図４（Ａ）のＥ−Ｆ間における断面構造）を、簡略化した図である（構造
１とする）。図１３（Ｂ）は、図４（Ａ）のＧ−Ｈ間における断面構造を簡略化した図で
ある。図１３（Ｃ）は、トランジスタ２００のチャネル形成領域において、Ｅ−Ｆ間に垂
直な方向の断面構造を簡略化した図である。なお、図１３において、図４に対応している
箇所の符号は、図４と同一の符号を用いている。
【０１８８】
図１３に示す構造におけるオン電流の計算結果に反映されるパラメータは以下のとおり
である。
１．チャネル長Ｌ１：１０μｍ
２．一対の第２の電極１０９ａ、１０９ｂの長さＬ２：５μｍ
３．酸化物半導体層１０７の厚さＴｏｓ：１０μｍ
４．ゲート絶縁層１０５の厚さＴＧ及び絶縁層１１１の厚さＴＢＧ：０．２μｍ
５．チャネル幅Ｗ１：１００μｍ
６．一対の第２の電極１０９ａ、１０９ｂの幅Ｗ２：５μｍ
７．第１の電極１０３に用いるタングステンの仕事関数φＭ：４．９ｅＶ
８．一対の第２の電極１０９ａ、１０９ｂに用いるチタンの仕事関数φＭ：４．０ｅＶ
９．第３の電極１１３に用いるモリブデンの仕事関数φＭ：４．８ｅＶ
１０．酸化物半導体層１０７に用いるＩｎ−Ｇａ−Ｚｎ系金属酸化物のバンドギャップＥ
ｇ：３．１５ｅＶ、電子親和力χ：４．３ｅＶ、比誘電率：１５、電子移動度：１０ｃｍ
２／Ｖｓ
１１．ゲート絶縁層１０５に用いる酸化窒化シリコンの比誘電率：４．１
１２．絶縁層１１１に用いる酸化シリコンの比誘電率：３．８
【０１８９】
なお、第１の電極１０３、一対の第２の電極１０９ａ、１０９ｂ、第３の電極１１３及
びｎ＋層１１７ａ、１１７ｂは、各々の厚さに関わらず、同電位とみなして計算している
ため、これらの厚さは計算結果に反映されないものとする。
【０１９０】
図１４は、ドレイン電圧は１５Ｖとし、ゲート電圧を０Ｖから２０Ｖまで変化させたと
きのドレイン電流（Ｉｄ）を計算した結果である。図１４からわかるように、酸化物半導
体層１０７の端部がｎ＋層１１７ａ、１１７ｂ及び一対の第２の電極１０９ａ、１０９ｂ
で覆われている構造の非線形素子は、高いオン電流を得ることができる。
【０１９１】
次に、構造１において、ドレイン電圧の変化に対するドレイン電流の変化を計算した結
果について説明する。比較例は、下記の構造２乃至構造４としている。
【０１９２】
構造２は、トランジスタ２００において、一対の第２の電極１０９ａ、１０９ｂ、ｎ＋
層１１７ａ、１１７ｂ及び第３の電極１１３は、酸化物半導体層１０７の側面に接しない
構造（図１５参照）とした。構造２において、図１５（Ａ）は、図１３（Ａ）と同じよう
に簡略化した図である。図１５（Ｂ）は、図１３（Ｂ）と同じように簡略化した図である
。図１５（Ｃ）は、図１３（Ｃ）と同じように簡略化した図である。
【０１９３】
構造３は、一対の第２の電極１０９ａ、１０９ｂ、ｎ＋層１１７ａ、１１７ｂは、酸化
物半導体層１０７の側面に接するが、第３の電極１１３は、酸化物半導体層１０７の側面
に接しない構造（図１６参照）とした。構造３において、図１６（Ａ）は、図１３（Ａ）
と同じように簡略化した図である。図１６（Ｂ）は、図１３（Ｂ）と同じように簡略化し
た図である。図１６（Ｃ）は、図１３（Ｃ）と同じように簡略化した図である。
【０１９４】
構造４は、一対の第２の電極１０９ａ、１０９ｂ、ｎ＋層１１７ａ、１１７ｂは、酸化
物半導体層１０７の側面に接しないが、第３の電極１１３は、酸化物半導体層１０７の側
面に接する構造（図１７参照）とする。構造４において、図１７（Ａ）は、図１３（Ａ）
と同じように簡略化した図である。図１７（Ｂ）は、図１３（Ｂ）と同じように簡略化し
た図である。図１７（Ｃ）は、図１３（Ｃ）と同じように簡略化した図である。
【０１９５】
構造２乃至構造４において、計算結果に反映されるパラメータは、構造１におけるパラ
メータと同じである。さらに、第１の電極１０３、一対の第２の電極１０９ａ、１０９ｂ
、第３の電極１１３及びｎ＋層１１７ａ、１１７ｂは、各々の厚さに関わらず、同電位と
みなして計算しているため、これらの厚さは計算結果に反映されないものとする。
【０１９６】
構造１乃至構造４におけるオン電流の計算結果を、図１８に示す。図１８は、ゲート電
圧（Ｖｇ）を１０Ｖとして、ドレイン電圧（Ｖｄ）を０Ｖから２０Ｖまで変化させたとき
の各ドレイン電圧に対応するドレイン電流（Ｉｄ）を計算した結果である。
【０１９７】
図１８に示すように、構造１のドレイン電流は、構造２乃至構造４に比べて、高いドレ
イン電流を得られることがわかる。つまり、構造１のように、一対の第２の電極１０９ａ
、１０９ｂ、ｎ＋層１１７ａ、１１７ｂ及び第３の電極１１３が、酸化物半導体層１０７
の側面に接する構造とすることで、チャネル形成領域である酸化物半導体層１０７に効率
良くキャリアを注入することができ、高いオン電流を得ることができ、大電流用途向けの
非線形素子に好適である。
【０１９８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
【０１９９】
（実施の形態６）
本実施の形態では、本発明の一態様である非線形素子を用いたパワーダイオード及び整
流器の一例について、図１０及び図１１を用いて説明する。
【０２００】
図１０（Ａ−１）は、本発明の一態様であるパワーダイオードの一構成例を示す。図１
０（Ａ−１）に示すパワーダイオードは、複数のダイオードが直列接続されたものである
。
【０２０１】
図１０（Ｂ−１）は、本発明の一態様である整流器の一構成例を示す。図１０（Ｂ−１
）に示す整流器は、２つのダイオードにより構成された半波整流器である。第１のダイオ
ードのアノードは低電位側の基準電位（好ましくは接地電位）に接続され、第１のダイオ
ードのカソードは入力部と第２のダイオードのアノードに接続され、第２のダイオードの
カソードは出力部に接続されている。
【０２０２】
図１０（Ｃ−１）は、本発明の一態様である整流器の一構成例を示す。図１０（Ｃ−１
）に示す整流器は、４つのダイオードにより構成された全波整流器である。該４つのダイ
オードのうち、左上に配するダイオードを基準として時計回りに、それぞれ第１のダイオ
ード乃至第４のダイオードとする。第１のダイオードのアノード及び第４のダイオードの
アノードは低電位側の基準電位（好ましくは接地電位）に接続されている。第１のダイオ
ードのカソード及び第２のダイオードのアノードは「第１の入力部」に接続されている。
第３のダイオードのアノード及び第４のダイオードのカソードは「第２の入力部」に接続
されている。第２のダイオードのカソード及び第３のダイオードのカソードは「出力部」
に接続されている。
【０２０３】
パワーダイオード、半波整流器及び全波整流器に用いるダイオードは、先の実施の形態
で説明した非線形素子のソース電極又はドレイン電極として機能する一対の第２の電極１
０９ａ、１０９ｂの一方を、ゲート電極として機能する第１の電極１０３に電気的に接続
させた（ダイオード接続させた）非線形素子を用いることができる（図１１参照）。この
とき、先の実施の形態で説明した非線形素子をｎ型の非線形素子とする場合、ダイオード
接続させた電極をアノードとし、ダイオード接続されていない電極をカソードとする。
【０２０４】
図１１（Ａ）は、ダイオード接続された非線形素子の平面図である。図１１（Ｂ）は、
図１１（Ａ）のＩ−Ｊ間における断面図である。図１１（Ｂ）より、一対の第２の電極１
０９ａ、１０９ｂを含む配線１１０が、開口部１５０を介して第１の電極１０３を含む配
線１０４と電気的に接続されている。なお、本実施の形態では、実施の形態１で説明した
トランジスタ１００を用いて説明したが、実施の形態２乃至実施の形態４で説明したトラ
ンジスタでも、同様にダイオード接続させることができる。
【０２０５】
図１０（Ａ−１）のパワーダイオードは、ダイオード接続されたトランジスタを用いて
図１０（Ａ−２）に示す構成とすることができる。図１０（Ｂ−１）の半波整流器は、ダ
イオード接続されたトランジスタを用いて図１０（Ｂ−２）に示す構成とすることができ
る。図１０（Ｃ−１）全波整流器は、ダイオード接続されたトランジスタを用いて図１０
（Ｃ−２）に示す構成とすることができる。
【０２０６】
図１０（Ａ−２）において、パワーダイオードを構成するトランジスタは、デュアルゲ
ート型であるため第３の電極１１３（配線１１４も含む）が設けられている（図１１参照
）。制御信号Ｇ１乃至Ｇ５が与えられる第３の電極１１３のそれぞれは、ダイオード接続
された各々のトランジスタのしきい値電圧を制御する。図１０（Ｂ−２）及び図１０（Ｃ
−２）においても同様に、各々のトランジスタには第３の電極１１３が設けられているた
め、ダイオード接続された各々のトランジスタは制御信号Ｇ１乃至Ｇ４によって、しきい
値電圧を制御することができる。例えば、先の実施の形態で説明したように信頼性の観点
において、酸化物半導体を用いたトランジスタは、可視光及び紫外光の照射、熱や電界が
かかることで電気特性が変化する。その例としてノーマリーオン化がある。また、半波整
流器及び全波整流器をｎ型トランジスタで構成した場合、該ｎ型トランジスタがノーマリ
ーオン化すると、半波整流器及び全波整流器は、逆バイアスが印加された状態でも、電流
が流れてしまうことになり、正常な整流作用が得られなくなる。そこで、半波整流器及び
全波整流器を構成するトランジスタのバックゲート電極として機能する第３の電極１１３
に負電位を印加することで、ノーマリーオン化を抑制でき、逆方向の電流を低減させ、良
好な整流作用を得ることができる。
【０２０７】
なお、本実施の形態では、パワーダイオード及び整流器を構成するトランジスタの第３
の電極１１３は、個々のトランジスタに対して１対１の関係で制御信号を送る形態として
いるが、個々の第３の電極１１３を電気的に一つに接続して、パワーダイオード及び整流
器を構成する個々のトランジスタに同じ制御信号を送る形態としてもよい。また、図中に
おいて、パワーダイオード及び整流器を構成するトランジスタには、酸化物半導体層を有
するトランジスタであることを明記するため、トランジスタを示す回路記号の近傍に「Ｏ
Ｓ」と表記する。
【０２０８】
また、本実施の形態で説明したパワーダイオード及び整流器を構成するトランジスタは
、酸化物半導体を用いることができるため、先の実施の形態から、該パワーダイオード及
び該整流器はドレイン耐圧に優れ、且つ高いドレイン電流を得ることが可能である。
【０２０９】
以上より、高耐圧、低逆方向飽和電流などの特性を有し、高いオン電流を得ることが可
能である非線形素子を有する半導体装置を得ることができる。なお、本実施の形態は、他
の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【０２１０】
１０ａ    スパッタ装置
１０ｂ    スパッタ装置
１０ｃ    スパッタ装置
１１      基板供給室
１２ａ    ロードロック室
１２ｂ    ロードロック室
１３      搬送室
１４      カセットポート
１５      基板加熱室
１００    トランジスタ
１０１    基板
１０２    下地絶縁層
１０３    第１の電極
１０４    配線
１０５    ゲート絶縁層
１０６    酸化物半導体膜
１０７    酸化物半導体層
１０７ａ  結晶性酸化物半導体層
１０７ｂ  結晶性酸化物半導体層
１０８    導電膜
１０９ａ  第２の電極
１０９ｂ  第２の電極
１１０    配線
１１１    絶縁層
１１３    第３の電極
１１４    配線
１１５    膜
１１７ａ  ｎ＋層
１１７ｂ  ｎ＋層
１１８    導電膜
１２６    酸化物半導体層
１５０    開口部
２００    トランジスタ
３００    トランジスタ
４００    トランジスタ
【図１】
2020068386.tif 000003
【図２】
2020068386.tif 000004
【図３】
2020068386.tif 000005
【図４】
2020068386.tif 000006
【図５】
2020068386.tif 000007
【図６】
2020068386.tif 000008
【図７】
2020068386.tif 000009
【図８】
2020068386.tif 000010
【図９】
2020068386.tif 000011
【図１０】
2020068386.tif 000012
【図１１】
2020068386.tif 000013
【図１２】
2020068386.tif 000014
【図１３】
2020068386.tif 000015
【図１４】
2020068386.tif 000016
【図１５】
2020068386.tif 000017
【図１６】
2020068386.tif 000018
【図１７】
2020068386.tif 000019
【図１８】
2020068386.tif 000020