(57)【要約】【課題】入力信号が過大になった場合の保護動作を高速にし、保護動作後の入力信号を精度よく測定できる保護回路を提供する。【解決手段】入力信号が入力される入力部と、当該入力部と、受信回路および終端器のいずれか一方との電気的な接続を制御信号に応じて切り換える切換部と、検波回路が検出した電圧レベルが基準レベルを超えたことに応じて、第１信号を出力する第１信号発生回路と、第１信号発生回路から第１信号が出力されたことに応じて第２信号を出力する第２信号発生回路と、第１信号および第２信号の少なくとも一方が出力されている場合に、入力部および終端器を電気的に接続させるための制御信号を生成する制御信号生成部とを備える保護回路を提供する。【選択図】図１
2020182019.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を受信する受信回路を保護する保護回路であって、
前記入力信号が入力される入力部と、
前記入力部と、前記受信回路および終端器のいずれか一方との電気的な接続を制御信号に応じて切り換える切換部と、
前記入力信号の電圧レベルを検出する検波回路と、
前記検波回路が検出した電圧レベルが基準レベルを超えたことに応じて、予め定められた第１期間に第１信号を出力する第１信号発生回路と、
前記第１信号発生回路から前記第１信号が出力されたことに応じて第２信号を出力し、前記検波回路が検出した電圧レベルが前記基準レベル以下になったことに応じて第２信号の出力を停止する第２信号発生回路と、
前記第１信号および前記第２信号が出力されていない場合に、前記入力部および前記受信回路を電気的に接続させ、前記第１信号および前記第２信号の少なくとも一方が出力されている場合に、前記入力部および前記終端器を電気的に接続させるための前記制御信号を生成する制御信号生成部と
を備える保護回路。
【請求項２】
前記第１信号発生回路は、前記第１信号を出力するタイミングから、前記第２信号発生回路が前記第２信号を出力するタイミングよりも遅いタイミングまでの期間を前記第１期間として、前記第１信号を出力する、請求項１に記載の保護回路。
【請求項３】
前記検波回路は、
前記切換部および前記受信回路の間に伝送される前記入力信号の電圧レベルを検出する第１検波回路と、
前記切換部および前記終端器の間に伝送される前記入力信号の電圧レベルを検出する第２検波回路と
を有し、
前記第１信号発生回路は、前記第１検波回路の検出結果を前記検波回路が検出した電圧レベルとし、
前記第２信号発生回路は、前記第２検波回路の検出結果を前記検波回路が検出した電圧レベルとする、
請求項１または２に記載の保護回路。
【請求項４】
前記第１信号発生回路は、前記第１信号としてハイレベル信号を出力し、前記第１信号を出力しない場合にロウレベル信号を出力し、
前記第２信号発生回路は、前記第２信号としてハイレベル信号を出力し、前記第２信号を出力しない場合にロウレベル信号を出力し、
前記制御信号生成部は、前記第１信号発生回路から出力される前記第１信号と、前記第２信号発生回路から出力される前記第２信号との論理和を示す信号を出力する論理回路を有する、
請求項１から３のいずれか一項に記載の保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信回路を保護する保護回路に関する。
【背景技術】
【０００２】
従来、信号を受信する受信回路の前段に接続され、当該信号の電圧レベルが過大となった場合に、過大となった信号がそのまま受信回路に入力されることを防止する保護回路が知られている（例えば、特許文献１および２を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２６０８３１号公報
【特許文献２】特開２００３−１９８４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の保護回路は、例えば、制御回路等が設けられており、受信回路に入力する信号の電圧レベルが過大になると、当該信号を終端器または減衰器等に入力させるように切り換えていた。しかしながら、このような制御回路は、信号の電圧レベルを測定するＡＤ変換器の変換動作および制御動作等に処理時間がかかるので、電圧レベルが過大になってから保護回路が動作するまでには遅延が生じていた。また、保護回路が動作して回路を切り換えると、信号の電圧レベルを正確に測定できなくなってしまうこともあり、この場合、当該信号の電圧レベルが正常な動作に戻ったか否かを正確に把握することが困難であった。
【０００５】
そこで、本発明はこれらの点に鑑みてなされたものであり、入力信号が過大になった場合の保護動作を高速にし、保護動作後の入力信号を精度よく測定できる保護回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の態様においては、入力信号を受信する受信回路を保護する保護回路であって、前記入力信号が入力される入力部と、前記入力部と、前記受信回路および終端器のいずれか一方との電気的な接続を制御信号に応じて切り換える切換部と、前記入力信号の電圧レベルを検出する検波回路と、前記検波回路が検出した電圧レベルが基準レベルを超えたことに応じて、予め定められた第１期間に第１信号を出力する第１信号発生回路と、前記第１信号発生回路から前記第１信号が出力されたことに応じて第２信号を出力し、前記検波回路が検出した電圧レベルが前記基準レベル以下になったことに応じて第２信号の出力を停止する第２信号発生回路と、前記第１信号および前記第２信号が出力されていない場合に、前記入力部および前記受信回路を電気的に接続させ、前記第１信号および前記第２信号の少なくとも一方が出力されている場合に、前記入力部および前記終端器を電気的に接続させるための前記制御信号を生成する制御信号生成部とを備える保護回路を提供する。
【０００７】
前記第１信号発生回路は、前記第１信号を出力するタイミングから、前記第２信号発生回路が前記第２信号を出力するタイミングよりも遅いタイミングまでの期間を前記第１期間として、前記第１信号を出力してもよい。
【０００８】
前記検波回路は、前記切換部および前記受信回路の間に伝送される前記入力信号の電圧レベルを検出する第１検波回路と、前記切換部および前記終端器の間に伝送される前記入力信号の電圧レベルを検出する第２検波回路とを有し、前記第１信号発生回路は、前記第１検波回路の検出結果を前記検波回路が検出した電圧レベルとし、前記第２信号発生回路は、前記第２検波回路の検出結果を前記検波回路が検出した電圧レベルとしてもよい。
【０００９】
前記第１信号発生回路は、前記第１信号としてハイレベル信号を出力し、前記第１信号を出力しない場合にロウレベル信号を出力し、前記第２信号発生回路は、前記第２信号としてハイレベル信号を出力し、前記第２信号を出力しない場合にロウレベル信号を出力し、前記制御信号生成部は、前記第１信号発生回路から出力される前記第１信号と、前記第２信号発生回路から出力される前記第２信号との論理和を示す信号を出力する論理回路を有してもよい。
【発明の効果】
【００１０】
本発明によれば、保護回路において、入力信号が過大になった場合の保護動作を高速にし、保護動作後の入力信号を精度よく測定できるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る保護回路１の構成例を示す。
【図２】本実施形態に係る保護回路１の各部の信号波形の一例を示す。
【発明を実施するための形態】
【００１２】
＜保護回路１の構成例＞
図１は、本実施形態に係る保護回路１の構成例を示す。保護回路１は、入力信号を受信する受信回路２の前段に接続され、過大な電圧レベルの入力信号が受信回路２に入力されることを防止して当該受信回路２を保護する。図１は、増幅器３で増幅された入力信号が受信回路２に入力される例を示す。保護回路１は、入力部１０と、終端器１１と、切換部１２と、第１分配器１３と、第２分配器１４と、検波回路１５と、第１信号発生回路１６と、第１ＡＤ変換器１７と、第２信号発生回路１８と、制御信号生成部１９と、第２ＡＤ変換器２０とを備える。
【００１３】
入力部１０は、入力信号が入力される。入力信号は、受信回路２に入力される信号である。入力信号は、受信回路２の許容する電圧レベルを超える程度に過大な電圧レベルを含むことがある。終端器１１は、伝送線の端部に設けられており、反射を低減させつつ、入力する信号のエネルギーを消費させる。終端器１１は、例えば、抵抗を有し、入力された信号を減衰させる。
【００１４】
切換部１２は、入力部１０と、受信回路２および終端器１１のいずれか一方との電気的な接続を制御信号に応じて切り換える。切換部１２は、制御信号に応じて、受信回路２および終端器１１のいずれか一方に入力信号を供給するように切り換える。切換部１２は、例えば、１入力２出力のスイッチ素子を有する。本実施形態の保護回路１は、入力信号が過大な電圧レベルを含む場合、入力部１０を終端器１１に接続するように切り換えて、受信回路２を保護する。
【００１５】
第１分配器１３は、切換部１２から出力された入力信号を、増幅器３および検波回路１５に分配する。第２分配器１４は、切換部１２から出力された入力信号を、終端器１１および検波回路１５に分配する。切換部１２によって入力信号が増幅器３および終端器１１のいずれに供給されても、第１分配器１３および第２分配器１４によって、当該入力信号の一部は、検波回路１５に供給される。
【００１６】
検波回路１５は、入力信号の電圧レベルを検出する。検波回路１５は、第１検波回路２１および第２検波回路２２を有する。第１検波回路２１は、第１分配器１３から出力された信号を検波し、検波した信号を電圧に変換する。第１検波回路２１は、切換部１２および受信回路２の間に伝送される入力信号の電圧レベルを検出する。即ち、第１検波回路２１は、切換部１２における入力信号の出力先が増幅器３である場合に、入力信号から変換された電圧を第１信号発生回路１６に供給する。
【００１７】
第２検波回路２２は、第２分配器１４から出力された信号を検波し、検波した信号を電圧に変換する。第２検波回路２２は、切換部１２および終端器１１の間に伝送される入力信号の電圧レベルを検出する。即ち、第２検波回路２２は、切換部１２における入力信号の出力先が終端器１１である場合に、入力信号から変換された電圧を第１ＡＤ変換器１７を介して第２信号発生回路１８に供給する。第１ＡＤ変換器１７は、第２検波回路２２から出力される信号の電圧値（アナログ値）をデジタル信号に変換して第２信号発生回路１８に出力する。
【００１８】
第１信号発生回路１６は、検波回路１５が検出した電圧レベルが基準レベルを超えたことに応じて、予め定められた第１期間に第１信号を出力する。検波回路１５が検出した電圧レベルは、例えば、第１検波回路２１が検波した結果を電圧に変換した場合の電圧レベルである。即ち、第１信号発生回路１６は、増幅器３に供給される入力信号の電圧レベルが基準レベルを超えたことに応じて、第１信号を出力する。第１信号発生回路１６は、ＤＡ変換器２３、コンパレータ２４、およびパルス発生回路２５を有する。
【００１９】
ＤＡ変換器２３は、入力されるデジタル信号をアナログ信号の電圧値に変換して出力する。図１は、第２信号発生回路１８から供給された基準レベルを示すデジタル信号に基づいてＤＡ変換器２３が出力するアナログ信号の電圧値を基準電圧とする例を示しているが、これに代えて、基準電圧は外部から供給されてもよい。ここで、基準電圧の電圧値は、入力信号の電圧レベルが過大な電圧レベルであることを示す閾値である。例えば、基準電圧の電圧値は、入力信号の電圧レベルが過大ではない範囲の上限値となった場合に、第１検波回路２１から出力される電圧と略同一の電圧である。
【００２０】
コンパレータ２４は、第１検波回路２１から出力された電圧の電圧値と、基準電圧の電圧値とを比較する。コンパレータ２４は、比較結果をパルス発生回路２５に供給する。コンパレータ２４は、例えば、第１検波回路２１から出力された電圧の電圧値が基準電圧の電圧値以下の場合に、ロウレベル信号をパルス発生回路２５に出力する。また、コンパレータ２４は、第１検波回路２１から出力された電圧の電圧値が基準電圧の電圧値を超えている場合に、ハイレベル信号をパルス発生回路２５に出力する。
【００２１】
パルス発生回路２５は、コンパレータ２４から出力される信号に基づいて、予め定められた第１期間に第１信号を出力する。パルス発生回路２５は、例えば、コンパレータ２４から出力される信号がロウレベル信号からハイレベル信号に切り換わったことに応じて、第１信号を出力する。パルス発生回路２５は、例えば、第１信号としてハイレベル信号を出力し、第１信号を出力しない場合にロウレベル信号を出力する。パルス発生回路２５は、一例として、パルス幅が第１期間に相当するパルス信号を第１信号として出力する。パルス発生回路２５は、第１信号を第２信号発生回路１８および制御信号生成部１９に供給する。
【００２２】
第２信号発生回路１８は、第１信号発生回路１６から第１信号が出力されたことに応じて第２信号を出力する。第２信号発生回路１８は、例えば、パルス発生回路２５から第１信号を受け取ったことに応じて、第２信号を制御信号生成部１９に供給する。また、第２信号発生回路１８は、検波回路１５が検出した電圧レベルが基準レベル以下になったことに応じて第２信号の出力を停止する。検波回路１５が検出した電圧レベルは、例えば、第２検波回路２２の検出結果である。
【００２３】
第２信号発生回路１８は、例えば、第２信号としてハイレベル信号を出力し、前記第２信号を出力しない場合にロウレベル信号を出力する。この場合、第２信号発生回路１８は、パルス発生回路２５から第１信号が出力されると、ハイレベル信号を制御信号生成部１９に出力する。第２信号発生回路１８は、当該ハイレベル信号を出力した後に、第１ＡＤ変換器１７から供給されたデジタル信号が示す電圧レベルが基準レベル以下となったか否かを判定する。
【００２４】
第２信号発生回路１８は、当該デジタル信号の電圧レベルが基準レベルを超えていると判定している間、ハイレベル信号を継続して出力する。第２信号発生回路１８は、当該デジタル信号の電圧レベルが基準レベル以下になったことを判定すると、ロウレベル信号を制御信号生成部１９に出力する。なお、基準レベルは、例えば、第２信号発生回路１８がＤＡ変換器２３に供給するデジタル信号と略同一のデジタル信号である。第２信号発生回路１８は、例えば、ＦＰＧＡ（Field-Programmable Gate Array）等のデジタル回路を有する。
【００２５】
制御信号生成部１９は、第１信号および第２信号に基づき、切換部１２に供給する制御信号を生成する。制御信号生成部１９は、論理回路２６および切換制御回路２７を有する。
【００２６】
論理回路２６は、第１信号発生回路１６から出力される第１信号と、第２信号発生回路１８から出力される第２信号との論理和を示す信号を出力する。論理回路２６は、例えば、第１信号および第２信号の少なくともいずれかがハイレベル信号である場合に、ハイレベル信号を切換制御回路２７に出力する。また、論理回路２６は、第１信号および第２信号のいずれもロウレベル信号である場合に、ロウレベル信号を切換制御回路２７に出力する。
【００２７】
切換制御回路２７は、論理回路２６から受け取る論理和を示す信号に基づいて、切換部１２を制御する制御信号を生成して、当該切換部１２に出力する。切換制御回路２７は、例えば、論理回路２６からロウレベル信号が出力されると、入力信号を受信回路２に供給させるための第１制御信号を生成して、切換部１２に出力する。この場合、切換部１２は、第１制御信号に応じて、入力部１０を受信回路２側に接続する。
【００２８】
また、切換制御回路２７は、論理回路２６からハイレベル信号が出力されると、入力信号を終端器１１に供給させるための第２制御信号を生成して、切換部１２に出力する。この場合、切換部１２は、第２制御信号に応じて、入力部１０を終端器１１側に接続する。
【００２９】
以上のように、制御信号生成部１９は、第１信号および前記第２信号が出力されていない場合に、入力部１０および受信回路２を電気的に接続させるための制御信号を生成して、切換部１２に供給する。また、制御信号生成部１９は、第１信号および第２信号の少なくとも一方が出力されている場合に、入力部１０および終端器１１を電気的に接続させるための制御信号を生成して、切換部１２に供給する。
【００３０】
第２ＡＤ変換器２０は、第１検波回路２１から出力される信号の電圧値（アナログ値）をデジタル信号に変換して第２信号発生回路１８に出力する。これにより、第２信号発生回路１８は、受信回路２に供給している入力信号の信号レベルを監視することができる。また、第２信号発生回路１８は、第２ＡＤ変換器２０から受け取った信号の信号レベルが基準レベルを超えている場合に、第２信号を発生させてもよい。
【００３１】
＜保護回路１の各部の信号波形の一例＞
図２は、本実施形態に係る保護回路１の各部の信号波形の一例を示す。図２は、横軸が時間を示し、縦軸が信号の電圧レベルを示す。また、図２は、時刻Ｔ１において電圧レベルが過大な電圧レベルとなり、時刻Ｔ４において電圧レベルが正常な電圧レベルに戻る入力信号が、保護回路１に入力された場合の各部の信号波形の例を示す。
【００３２】
即ち、時刻Ｔ１において、入力信号の電圧レベルが過入力のレベルを超えることになる。この場合、第１検波回路２１が検出する電圧レベルは、時刻Ｔ１に基準レベルを超える。
【００３３】
コンパレータ２４は、時刻Ｔ１において、第１検波回路２１が検出した電圧レベルが基準レベルを超えたことに応じて、ハイレベル信号をパルス発生回路２５に出力する。パルス発生回路２５は、コンパレータ２４からハイレベル信号を受け取ったことに応じて、第１信号を第２信号発生回路１８および論理回路２６に出力する。
【００３４】
論理回路２６は、パルス発生回路２５から第１信号を受け取ったことに応じて、切換制御回路２７にハイレベル信号を出力する。切換制御回路２７は、ハイレベル信号を受け取ったことに応じて、切換部１２に、入力信号を終端器１１に出力させるための第２制御信号を出力する。
【００３５】
切換部１２は、第２制御信号を受け取ったことに応じて、入力信号の出力先を受信回路２側の第１分配器１３から終端器１１側の第２分配器１４に切り換える。以上のように、保護回路１は、検波回路１５が検出した電圧レベルが基準レベルを超えたことに応じて、第１信号発生回路１６が第１信号を発生させて、入力部１０および終端器１１を電気的に接続させる。ここで、第１信号発生回路１６は、ＡＤ変換器およびデジタル回路等を用いないので、デジタル信号処理等で生じる遅延なしに第１信号を発生できる。したがって、保護回路１は、入力信号の電圧レベルが基準レベルを超えたことを検出した時刻Ｔ１から遅延をほとんど発生させずに、入力部１０を終端器１１側へと切り換えることができる。
【００３６】
このように、切換部１２が入力信号の出力先を終端器１１側に切り換えるので、第１検波回路２１において検出される電圧レベルが低下し、当該電圧レベルが基準レベルを下回る。その一方、第２検波回路２２において検出される電圧レベルは、基準レベルを超えることになる。第１検波回路２１が出力する検出信号の電圧レベルが基準レベルを下回った時刻をＴ２とすると、コンパレータ２４は、時刻Ｔ２において、ロウレベル信号をパルス発生回路２５に出力する。パルス発生回路２５は、パルス幅が第１期間に相当するパルス信号を第１信号として出力するので、第１期間が経過する前にコンパレータ２４からロウレベル信号を受け取っても、第１信号の出力を継続する。
【００３７】
第２信号発生回路１８は、パルス発生回路２５から第１信号（ハイレベル信号）を受けとると、第２信号を論理回路２６に出力する。ここで、第２信号発生回路１８は、デジタル信号処理を行うことから、処理に遅延が発生する。したがって、第２信号発生回路１８は、第１信号が入力されたタイミングよりも遅いタイミングの時刻Ｔ３に、第２信号を出力することになる。
【００３８】
ここで、第１信号発生回路１６は、第１信号を出力するタイミングから、第２信号発生回路１８が第２信号を出力するタイミングよりも遅いタイミングまでの期間を第１期間として、第１信号を出力する。これにより、論理回路２６には、時刻Ｔ３において、第１信号および第２信号が入力されることになる。また、第１期間が経過すると、第１信号発生回路１６は、第１信号の出力を停止するが、論理回路２６には、第２信号が継続して入力される。したがって、論理回路２６は、第１信号が入力してから、第２信号が入力されるまで、継続してハイレベル信号を切換制御回路２７に出力する。
【００３９】
その後、第２信号発生回路１８は、時刻Ｔ４に、第１ＡＤ変換器１７から出力されるデジタル信号が示す電圧レベルが基準レベルを超えていないと判定し、ロウレベル信号を論理回路２６に出力する。これにより、論理回路２６には、第１信号発生回路１６および第２信号発生回路１８からロウレベル信号が入力されることになる。したがって、論理回路２６は、切換制御回路２７への出力をハイレベル信号からロウレベル信号に切り換える。
【００４０】
これにより、切換制御回路２７は、ロウレベル信号を受け取ったことに応じて、切換部１２に、入力信号を受信回路２側に出力させるための第１制御信号を出力する。切換部１２は、第１制御信号を受け取ったことに応じて、入力信号の出力先を終端器１１側の第２分配器１４から受信回路２側の第１分配器１３に切り換える。以上により、受信回路２には、時刻Ｔ４が経過してから、過入力レベルを超えていない入力信号が入力される。
【００４１】
以上のとおり、本実施形態に係る保護回路１において、第１信号発生回路１６は、入力信号の電圧レベルが基準レベルを超えたことを検出すると、デジタル回路を介さずに第１信号を出力する。また、第２信号発生回路１８は、第１信号発生回路１６から第１信号が出力されると、デジタル回路を介して第２信号を出力する。そして、第１信号発生回路１６は、第２信号が出力されるタイミングよりも遅いタイミングまで第１信号を出力する。
【００４２】
このようにすることで、保護回路１は、過大な電圧レベルの入力信号を検出した場合、第１信号を用いて直ちに切換部１２の接続を切り換えて、当該入力信号が受信回路２に入力されることを防止する。また、保護回路１は、入力信号の電圧レベルが過大な電圧レベルから正常な電圧レベルに戻った場合、第２信号を用いて切換部１２の接続を切り換えて、正常な電圧レベルの入力信号を受信回路２に容易に入力させる。したがって、保護回路１は、入力信号の電圧レベルが過大となった期間は当該入力信号を終端器１１で終端させて、受信回路２を確実に保護することができる。
【００４３】
また、保護回路１は、正常な電圧レベルの入力信号が受信回路２に入力している状態において、当該入力信号の電圧レベルを第２ＡＤ変換器２０の出力から観測できる。この場合、保護回路１は、入力信号の正常電圧レベル範囲内における電圧レベルの変動、電圧レベルの低下等を監視することができる。
【００４４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、装置の全部又は一部は、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を併せ持つ。
【符号の説明】
【００４５】
１  保護回路
２  受信回路
３  増幅器
１０  入力部
１１  終端器
１２  切換部
１３  第１分配器
１４  第２分配器
１５  検波回路
１６  第１信号発生回路
１７  第１ＡＤ変換器
１８  第２信号発生回路
１９  制御信号生成部
２０  第２ＡＤ変換器
２１  第１検波回路
２２  第２検波回路
２３  ＤＡ変換器
２４  コンパレータ
２５  パルス発生回路
２６  論理回路
２７  切換制御回路
【図１】
2020182019.tif 000003
【図２】
2020182019.tif 000004