(57)【要約】【課題】プラズマの状態の微小な変化を検知する。【解決手段】プラズマ処理装置ＰＴＤ１は、チャンバ１０と、チャンバ１０の内部に設けられた静電チャックとを有する。チャンバ１０には、静電チャックから離間するように、プラズマの電位を検知するためのプローブＰＬが取り付けられている。プローブＰＬは、棒状の導電性部材ＣＰと、導電性部材ＣＰを覆う円筒状の誘電性部材ＤＰとを有する。このようなプローブＰＬによって、チャンバ１０の内部に生成されているプラズマの状態の微小な変化を検知できる。【選択図】図２
2020187948.tif 000002
【特許請求の範囲】
【請求項１】
チャンバと、
前記チャンバの内部に設けられた静電チャックと、
を有し、
前記静電チャックから離間するように、プラズマの電位を検知するためのプローブが前記チャンバに取り付けられ、
前記プローブは、棒状の第１導電性部材と、前記第１導電性部材を覆う円筒状の第１誘電性部材とを有する、プラズマ処理装置。
【請求項２】
請求項１記載のプラズマ処理装置において、
前記チャンバの一部には、前記チャンバの内壁から前記チャンバの外壁まで貫通する孔が設けられ、
前記プローブは、前記孔の内部に設けられている、プラズマ処理装置。
【請求項３】
請求項２記載のプラズマ処理装置において、
前記第１誘電性部材の第１端面と前記チャンバの前記内壁とは、面一であり、
前記第１導電性部材の第２端面は、前記第１誘電性部材に覆われ、且つ、前記第１誘電性部材の前記第１端面よりも前記チャンバの前記内壁から離れている、プラズマ処理装置。
【請求項４】
請求項３記載のプラズマ処理装置において、
前記第１誘電性部材の前記第１端面の位置と、前記チャンバの前記内壁の位置とは、２ｍｍの範囲内で一致している、プラズマ処理装置。
【請求項５】
請求項４記載のプラズマ処理装置において、
前記第１誘電性部材の前記第１端面から前記第１導電性部材の前記第２端面までの長さは、１ｍｍ以上、３ｍｍ以下である、プラズマ処理装置。
【請求項６】
請求項１記載のプラズマ処理装置において、
前記第１導電性部材は、金属材料からなり、
前記第１誘電性部材は、アルミナセラミック、ガラス、セラミックまたは樹脂材料からなる、プラズマ処理装置。
【請求項７】
請求項１記載のプラズマ処理装置において、
前記プラズマ処理装置は、平行平板型またはＩＣＰ方式型である、プラズマ処理装置。
【請求項８】
請求項１記載のプラズマ処理装置において、
前記チャンバの外部において、前記プローブに電気的に接続された計測器、および、前記計測器に電気的に接続された診断装置を更に有する、プラズマ処理装置。
【請求項９】
請求項８記載のプラズマ処理装置において、
前記チャンバの外部において、前記プローブと前記計測器との間に設けられたコネクタを更に有し、
前記コネクタは、第２導電性部材、前記第２導電性部材を覆う金属部材、および、前記第１導電性部材と前記金属部材との間に設けられた絶縁部材を有し、
前記第１導電性部材は、前記第２導電性部材を介して、前記計測器に電気的に接続されている、プラズマ処理装置。
【請求項１０】
請求項８記載のプラズマ処理装置を用いた検査方法において、
前記チャンバの内部に前記プラズマを生成するステップと、
前記プローブにおいて、前記プラズマの電位を検知するステップと、
前記計測器において、前記プローブで検知された電位を、出力電圧の波形に変換するステップと、
前記診断装置において、前記出力電圧の波形を基に、前記出力電圧の最大値から前記出力電圧の最小値までの値を振幅値として算出するステップと、
前記診断装置において、前記振幅値が、予め設定された閾値内であるか否かを判定するステップと、
前記診断装置において、前記振幅値が閾値外である場合、前記プラズマの状態が異常であると判定し、前記振幅値が閾値内である場合、前記プラズマの状態が正常であると判定するステップと、
を含む、検査方法。
【請求項１１】
請求項８記載のプラズマ処理装置を用いた半導体装置の製造方法において、
（ａ）ＣＶＤ法を用いた第１成膜処理によって、半導体基板上に第１絶縁膜を形成する工程、
（ｂ）前記第１絶縁膜上に、前記第１絶縁膜の一部を開口する開口部を有するレジストパターンを形成する工程、
（ｃ）前記レジストパターンをマスクとしてドライエッチング処理を行うことで、前記第１絶縁膜および前記半導体基板をエッチングし、前記半導体基板に溝を形成する工程、
（ｄ）前記（ｃ）工程後、前記レジストパターンを除去する工程、
（ｅ）前記（ｄ）工程後、前記溝の内部を埋め込むように、ＣＶＤ法を用いた第２成膜処理によって、前記第１絶縁膜上に第２絶縁膜を形成する工程、
（ｆ）前記溝の内部に前記第２絶縁膜が残されるように、前記溝の外部の前記第２絶縁膜を除去することで、前記溝および前記第２絶縁膜を含む素子分離部を形成する工程、
（ｇ）前記（ｆ）工程後、前記第１絶縁膜を除去する工程、
を有し、
前記（ａ）工程における前記第１成膜処理、前記（ｃ）工程における前記ドライエッチング処理、または、前記（ｅ）工程における前記第２成膜処理のうち少なくとも一つは、前記プラズマ処理装置の前記静電チャック上に前記半導体基板が搭載された状態で行われる、半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、
前記プラズマ処理装置はＩＣＰ方式型の装置であり、
前記（ｅ）工程は、前記プラズマ処理装置を用いて行われ、
前記（ｅ）工程における前記第２成膜処理は、
前記チャンバの内部に、前記第２絶縁膜を形成するための前記プラズマを生成するステップと、
前記プローブにおいて、前記プラズマの電位を検知するステップと、
前記計測器において、前記プローブで検知された電位を、出力電圧の波形に変換するステップと、
前記診断装置において、前記出力電圧の波形を基に、前記出力電圧の最大値から前記出力電圧の最小値までの値を振幅値として算出するステップと、
前記診断装置において、前記振幅値が、予め設定された閾値内であるか否かを判定するステップと、
前記診断装置において、前記振幅値が閾値外である場合、前記プラズマの状態が異常であると判定し、前記振幅値が閾値内である場合、前記プラズマの状態が正常であると判定するステップと、
を含み、
前記プラズマの状態が異常であると判定された場合、前記第２成膜処理は中断され、前記プラズマの状態が正常であると判定された場合、前記第２絶縁膜の形成後、前記（ｆ）工程が行われる、半導体装置の製造方法。
【請求項１３】
請求項１１記載の半導体装置の製造方法において、
前記プラズマ処理装置は平行平板型の装置であり、
前記（ｃ）工程は、前記プラズマ処理装置を用いて行われ、
前記（ｃ）工程における前記ドライエッチング処理は、
前記チャンバの内部に、前記溝を形成するための前記プラズマを生成するステップと、
前記プローブにおいて、前記プラズマの電位を検知するステップと、
前記計測器において、前記プローブで検知された電位を、出力電圧の波形に変換するステップと、
前記診断装置において、前記出力電圧の波形を基に、前記出力電圧の最大値から前記出力電圧の最小値までの値を振幅値として算出するステップと、
前記診断装置において、前記振幅値が、予め設定された閾値内であるか否かを判定するステップと、
前記診断装置において、前記振幅値が閾値外である場合、前記プラズマの状態が異常であると判定し、前記振幅値が閾値内である場合、前記プラズマの状態が正常であると判定するステップと、
を含み、
前記プラズマの状態が異常であると判定された場合、前記ドライエッチング処理は中断され、前記プラズマの状態が正常であると判定された場合、前記溝の形成後、前記（ｄ）工程が行われる、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ処理装置、プラズマ処理装置を用いた検査方法、および、プラズマ処理装置を用いた半導体装置の製造方法に関し、例えばプラズマの電位を検知するためのプローブを備えたプラズマ処理装置に好適に利用できるものである。
【背景技術】
【０００２】
半導体装置の製造方法において、例えばＣＶＤ（Chemical Vapor Deposition）、ドライエッチングまたはスパッタリングなどのようなプラズマ処理が用いられている。このようなプラズマ処理においては、歩留りの良い製品を製造するため、プラズマ処理装置の状態を一定に保持することによって、安定したプラズマを供給し、プロセスの精度を一定に保持することが重要である。実製品の量産では、複数のプラズマ処理装置が用いられるので、各プロセスで用いられるプラズマ処理装置の状態だけでなく、同じプロセスに用いられるプラズマ処理装置の状態が、ばらつかないようにする必要がある。
【０００３】
一方で、プラズマ処理装置の経時変化、各プラズマ処理装置間で状態のばらつき、または、プラズマ処理装置の状態の異常を常時監視し、且つ、検知するためには、各プロセスで行われるプラズマの状態を、直接的、且つ、定量的に常時監視し、異常を検知する方法が必要である。例えば、下記の特許文献１〜３には、そのような方法を行う技術が開示されている。
【０００４】
特許文献１には、チャンバの窓に設置された発光分光器によって、プラズマの発光強度をモニタする技術が開示されている。
【０００５】
特許文献２には、電極とマッチングボックスと間に後付けされたセンサによって、プラズマのＶｐｐ電圧、Ｖｄｃ電圧およびインピーダンスをモニタする技術が開示されている。
【０００６】
特許文献３には、プラズマのインピーダンス整合を行うためのマッチングボックスに備えられた可変コンデンサの制御電圧をモニタする技術が開示されている。
【０００７】
これらのモニタ方法では、処理中のプラズマ状態が正常な場合、モニタの値は一定の範囲を安定的に推移するが、プラズマ状態が異常な場合、モニタの値が一定の範囲を外れるため、そのプラズマ処理は異常と判定される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−２８２５４２号公報
【特許文献２】特開２０１７−５９６４０号公報
【特許文献３】特開２００７−２１４２５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
製品異常の原因となる微小な異常放電、および、静電チャック（ＥＳＣ：Electric Static Chuck）のデチャック不良などの不具合が発生した際、プラズマ状態の変化は小さい。そのため、上記の背景技術では、プラズマ状態の微小な変化を検知できない場合が多い。そうすると、プラズマ処理装置を用いて製造される半導体基板には、不良の原因が内在している可能性があるので、半導体装置の信頼性が低下する恐れがある。
【００１０】
また、センサをプラズマ処理装置に後付けする方法は、各装置におけるＲＦ給電回路の構造に合わせた改造工事が必要であり、各装置のＲＦ給電回路の構造上、その改造工事自体も難しく、導入コストが高くなるという問題がある。
【００１１】
特に、ＨＤＰ（High Density Plasma）−ＣＶＤ装置などのようなＩＣＰ（Induction Coupled Plasma）方式のプラズマ処理装置では、その構造が平行平板型のプラズマ処理装置と異なるため、プラズマに直結した物理量であるＶｐｐ電圧およびＶｄｃ電圧などをモニタすることができない。そのため、ＩＣＰ方式型のプラズマ処理装置では、プラズマの状態を直接的に監視するための有効な手段が望まれる。
【００１２】
その他の課題および新規な特徴は、本明細書の記述および添付図面から明らかになる。
【課題を解決するための手段】
【００１３】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
一実施の形態であるプラズマ処理装置は、チャンバと、チャンバの内部に設けられた静電チャックとを有する。ここで、静電チャックから離間するように、プラズマの電位を検知するためのプローブがチャンバに取り付けられ、プローブは、棒状の第１導電性部材と、第１導電性部材を覆う円筒状の第１誘電性部材とを有する。
【発明の効果】
【００１５】
一実施の形態によれば、プラズマの状態の微小な変化を検知できるプラズマ処理装置を提供できる。また、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１６】
【図１】実施の形態１におけるプラズマ処理装置を示す模式図である。
【図２】実施の形態１におけるプラズマ処理装置の一部を拡大した模式図である。
【図３】変形例におけるプラズマ処理装置の一部を拡大した模式図である。
【図４Ａ】本願発明者らによる測定データである。
【図４Ｂ】本願発明者らによる測定データである。
【図５Ａ】本願発明者らによる測定データである。
【図５Ｂ】本願発明者らによる測定データである。
【図６】本願発明者らによる測定データである。
【図７Ａ】本願発明者らによる測定データである。
【図７Ｂ】本願発明者らによる測定データである。
【図８Ａ】本願発明者らによる測定データである。
【図８Ｂ】本願発明者らによる測定データである。
【図９】実施の形態２におけるプラズマ処理装置を示す模式図である。
【図１０】実施の形態３におけるプラズマの状態の検査方法を示すフロー図である。
【図１１】実施の形態４における半導体装置の製造工程を示す断面図である。
【図１２】図１１に続く半導体装置の製造工程を示す断面図である。
【図１３】図１２に続く半導体装置の製造工程を示す断面図である。
【図１４】図１３に続く半導体装置の製造工程を示す断面図である。
【図１５】図１４に続く半導体装置の製造工程を示す断面図である。
【図１６】図１５に続く半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【００１７】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１８】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１９】
また、実施の形態で用いられる図面では、図面を見易くするために、断面図であってもハッチングが省略される場合もあるし、平面図であってもハッチングが付される場合もある。
【００２０】
（実施の形態１）
以下、図面を参照しながら実施の形態１におけるプラズマ処理装置ＰＴＤ１について詳細に説明する。図１は、プラズマ処理装置ＰＴＤ１の模式図である。実施の形態１におけるプラズマ処理装置ＰＴＤ１は、平行平板型のプラズマ処理装置であり、例えばドライエッチング装置として用いられる。
【００２１】
プラズマ処理装置ＰＴＤ１は、プラズマ生成用の高周波電源１、マッチングボックス２、ガスプレート３、ガスライン４、静電チャック５、バイアス用の高周波電源６、バイアス用のマッチングボックス７、静電チャック用の直流電源８、排気ライン９およびチャンバ１０を備える。また、プラズマ処理装置ＰＴＤ１は、プラズマの電位を検知するためのプローブＰＬ、電圧プローブ１１、計測器１２および診断装置１３を更に備える。
【００２２】
高周波電源１は、例えば２７．１２ＭＨｚの高周波電力を出力するための電源である。
高周波電源１には、インピーダンスの整合を図るためのマッチングボックス２が接続され、マッチングボックス２はガスプレート３に接続されている。ガスプレート３は、マッチングボックス２を介して高周波電源１に電気的に接続され、プラズマを生成するための上部電極となる。チャンバ１０の上部にはガスライン４が設けられ、ガスライン４からチャンバ１０の内部へプロセスガスを供給する部分に、ガスプレート３が設けられている。
【００２３】
チャンバ１０の内部には、プラズマ処理の対象物を搭載するための静電チャック５が設けられている。ここでは、そのような対象物として、シリコンのような半導体からなる半導体基板（ウェハ）ＳＵＢを例示している。
【００２４】
静電チャック５は、インピーダンスの整合を図るためのバイアス用のマッチングボックス７を介して、バイアス用の高周波電源６に電気的に接続されている。また、静電チャック５は、半導体基板ＳＵＢを電気的に吸着および固定するための直流電源８にも電気的に接続されている。高周波電源６は、例えば８００ｋＨｚの高周波電力を出力するための電源であり、直流電源８は、最大２０００Ｖの直流電圧を出力するための電源である。
【００２５】
静電チャック５は、半導体基板ＳＵＢにバイアス電圧を印加するための下部電極となる。プラズマ処理中において、静電チャック５とガスプレート３との間にプラズマが生成される。また、プラズマ処理中において、静電チャック５は、半導体基板ＳＵＢを電気的に吸着および固定するためのステージとしての機能も備える。
【００２６】
ガスプレート３および静電チャック５は、絶縁部材によってチャンバ１０と電気的に絶縁されている。なお、チャンバ１０はアース電位に固定されている。また、チャンバ１０の下部には、チャンバ１０の内部のガスを排気するための排気ライン９が設けられている。
【００２７】
実施の形態１における平行平板型のプラズマ処理装置ＰＴＤ１を用いたプラズマ処理では、ガスライン４を介して、チャンバ１０の内部にプラズマ生成用のガスが供給され、マッチングボックス２を介して、高周波電源１からガスプレート３に高周波電力が供給される。そして、チャンバ１０の内部において、上部電極であるガスプレート３と、下部電極である静電チャック５との間のギャップでプラズマが生成される。生成されたプラズマによってガスが分解し、静電チャック５上に設置されている半導体基板ＳＵＢがエッチングされる。具体的には、半導体基板ＳＵＢ、または、半導体基板ＳＵＢ上に形成されている絶縁膜あるいは導電性膜などがエッチングされる。
【００２８】
プローブＰＬは、静電チャック５から物理的に離間するように、チャンバ１０に取り付けられている。プローブＰＬは、チャンバ１０の外部において、電圧プローブ１１に電気的に接続され、電圧プローブ１１を介して計測器１２に電気的に接続されている。また、プローブＰＬと計測器１２との間には、電圧増幅器は設けられていない。また、プローブＰＬから計測器１２へ流れる電流が発生しない場合には、電圧プローブ１１は必須ではない。
【００２９】
プラズマ放電中に導電性部材ＣＰで検知された電位は、チャンバ１０のボディ基準（電位的にはアース電位）ではなく、計測器１２の筐体基準によって、計測器１２において電圧信号として出力される。計測器１２では、その電圧信号が測定され、出力電圧の波形が生成される。
【００３０】
診断装置１３は、チャンバ１０の外部において、計測器１２に電気的に接続されている。診断装置１３では、計測器１２で生成された出力電圧の波形が取り込まれ、この波形を基にして、プラズマの状態が正常であるか異常であるかの判定が行われる。
【００３１】
＜プローブＰＬの構造＞
図２は、プラズマ処理装置ＰＴＤ１の一部（図１に示される破線で囲まれた箇所）を拡大した模式図であり、プローブＰＬ周辺の詳細な断面構造を示している。なお、図２に示される真空側（プラズマ側）はチャンバ１０の内部側を意味し、大気側はチャンバ１０の外部側を意味する。また、以下で説明するチャンバ１０の内壁（内壁面）１０ａとは真空側の壁であり、チャンバ１０の外壁（外壁面）１０ｂとは大気側の壁である。
【００３２】
チャンバ１０の一部には、内壁１０ａから外壁１０ｂまで貫通するように、孔ＴＨが設けられている。プローブＰＬは、孔ＴＨの内部に設けられ、棒状の導電性部材ＣＰと、導電性部材ＣＰを覆う円筒状の誘電性部材ＤＰとを有している。このため、導電性部材ＣＰはチャンバ１０から絶縁されている。
【００３３】
なお、図２では、プローブＰＬとチャンバ１０との間に空間が存在している場合が図示されているが、上記空間はプローブＰＬの出力電圧にほぼ影響しない。このため、上記空間は設けられていなくともよい。すなわち、誘電性部材ＤＰとチャンバ１０とが直接接していてもよい。また、上記空間が存在している場合、プラズマ放電中に、上記空間にプラズマによる反応生成物が堆積する場合もあり得る。しかし、導電性部材ＣＰは誘電性部材ＤＰに覆われており、上記反応生成物と導電性部材ＣＰとは直接接しないので、上記反応生成物は、プローブＰＬの出力電圧にほぼ影響しない。
【００３４】
プローブＰＬは、金属材料からなるフランジＦＬによってチャンバ１０に固定され、フランジＦＬには、電圧プローブ１１に接続するためのコネクタＣＮが設けられている。チャンバ１０の外壁１０ｂ側において、誘電性部材ＤＰから延長された導電性部材ＣＰは、コネクタＣＮによって覆われ、図１に示される電圧プローブ１１を介して計測器１２に電気的に接続される。すなわち、実施の形態１においては、コネクタＣＮの芯は、誘電性部材ＤＰから露出した導電性部材ＣＰである。
【００３５】
なお、誘電性部材ＤＰおよびフランジＦＬは、真空中におけるシール性を確保するため、熱による焼成などによって一体化されていることが好ましい。また、同様の理由で、フランジＦＬおよびコネクタＣＮは、一つの金属材料から削り出されることで、一体化していることが好ましい。
【００３６】
棒状の導電性部材ＣＰの直径は０．５〜１．５ｍｍ以下であり、導電性部材ＣＰの長さは１００ｍｍ以上であることが好ましい。また、導電性部材ＣＰは、金属材料からなり、例えば銅、アルミニウム、金または銀を主体する材料であることが好ましい。特に、導電性部材ＣＰを構成する材料は、銅であることが好ましい。これは、導電性部材ＣＰの抵抗値が小さくなり過ぎたり、大き過ぎたりした場合、プラズマ処理中の出力電圧が小さくなり、ノイズとの区別が付かない恐れがあるからである。仮にそうなった場合、計測器１２でモニタするために電圧増幅器が必要となり、システムの導入コストも高くなる恐れがある。
【００３７】
なお、仮に電圧増幅器を使用する場合には、導電性部材ＣＰの直径および長さは、上記範囲外でなくてもよいが、その場合には、余分に改造コストが増加する。また、導電性部材ＣＰの表面が経時変化するのを防止するため、導電性部材ＣＰの表面にメッキが施されていてもよい。
【００３８】
円筒状の誘電性部材ＤＰの直径は６ｍｍ以下であることが好ましい。これは、上記直径が６ｍｍ以上である場合、誘電性部材ＤＰの容量が小さくなり、プラズマ処理中の出力電圧が小さくなったり、出力電圧の波形が歪んだり、ノイズとの区別が付かない恐れがあるからである。そうすると、上述のように電圧増幅器が必要となり、システムの導入コストも高くなる恐れがある。
【００３９】
また、誘電性部材ＤＰは、各種のプラズマに対して耐性のある材料からなることが好ましい。そのような材料として、例えばアルミナセラミックまたはガラスが好ましいが、上記材料は、セラミックでもよいし、ポリイミドまたはポリカーボネイトなどの樹脂材料でもよい。
【００４０】
導電性部材ＣＰの端面（端部）は、プラズマに直接晒されないように、誘電性部材ＤＰの内部に封止されている。誘電性部材ＤＰの端面（端部）から導電性部材ＣＰの端面までの長さは、１ｍｍ以上、３ｍｍ以下であることが好ましい。これは、上記長さが１ｍｍよりも短い場合、プラズマ処理中において、導電性部材ＣＰにデポ膜が付着する、または、導電性部材ＣＰがエッチングされた場合、電圧の変化の影響が無視できなくなるためである。なお、導電性部材ＣＰの端面が誘電性部材ＤＰから露出されていても、出力電圧をモニタすること自体は可能である。
【００４１】
一方で、上記長さが３ｍｍより長い場合、誘電性部材ＤＰの容量が小さくなり、プラズマ処理中の出力電圧が小さくなったり、出力電圧の波形が歪んだり、ノイズとの区別が付かない恐れがある。
【００４２】
また、チャンバ１０の内部の近くに位置するプローブＰＬの端面は、チャンバ１０の内壁１０ａとほぼ面一になるように設置され、チャンバ１０の内部において露出している。具体的には、誘電性部材ＤＰの端面は、チャンバ１０の内壁１０ａとほぼ面一になるように設けられ、導電性部材ＣＰの端面は、誘電性部材ＤＰの端面よりもチャンバ１０の内壁１０ａから離れるように、内壁１０ａと外壁１０ｂとの間に位置している。
【００４３】
なお、実施の形態１における「面一」とは、プローブＰＬの端面（誘電性部材ＤＰの端面）が、チャンバ１０の内壁１０ａから２ｍｍ以下の範囲で、突出または後退している場合も含まれる。言い換えれば、プローブＰＬの端面（誘電性部材ＤＰの端面）の位置と、チャンバ１０の内壁１０ａの位置とは、２ｍｍの範囲内で一致している。また、このような場合には、導電性部材ＣＰの端面の位置も上記突出または上記後退に連動しており、誘電性部材ＤＰの端面から導電性部材ＣＰの端面までの長さは、１ｍｍ以上、３ｍｍ以下に保たれている。
【００４４】
プローブＰＬの端面がチャンバ１０の内壁１０ａから真空側へ突出し過ぎた場合、一般的に知られているラングミューアプローブのように、測定対象のプラズマへの外乱の影響が無視できなくなる。一方で、プローブＰＬの端面がチャンバ１０の内壁１０ａから後退し過ぎた位置にある場合、プラズマ処理中の出力電圧が小さくなり、ノイズとの区別が付かない恐れがある。
【００４５】
＜プローブＰＬの変形例＞
図３は、図２で説明したプローブＰＬの変形例の構造を示している。図３におけるプローブＰＬは、図２におけるプローブＰＬとほぼ同じ構成であるが、コネクタＣＮの周辺に関連する構成が異なっている。
【００４６】
図２では、コネクタＣＮの芯は、誘電性部材ＤＰから延長された導電性部材ＣＰであった。図３に示される変形例では、一般的な市販のコネクタＣＮａが用意され、コネクタＣＮａは、プローブＰＬと計測器１２との間に設けられている。このようなコネクタＣＮａは、コネクタＣＮａの芯となる導電性部材ＣＰａ、導電性部材ＣＰａを覆う金属部材ＭＰ、および、導電性部材ＣＰａと金属部材ＭＰとの間に設けられた絶縁部材ＩＰを有する。詳細に図示はしていないが、金属部材ＭＰは、ネジなどによってフランジＦＬに取り付けられている。
【００４７】
プローブＰＬの導電性部材ＣＰは、半田などによってコネクタＣＮａの導電性部材ＣＰａに接続され、図１に示される電圧プローブ１１に電気的に接続される。すなわち、導電性部材ＣＰは、導電性部材ＣＰａおよび電圧プローブ１１を介して、計測器１２に電気的に接続されている。また、導電性部材ＣＰａを構成する材料は、導電性部材ＣＰと同じ金属材料であってもよいし、導電性部材ＣＰと異なる金属材料であってもよい。
【００４８】
変形例におけるコネクタＣＮａを用いることで、プローブＰＬを計測器１２に電気的に接続させるための構成を簡易化し、プローブＰＬをチャンバ１０に取り付ける際の開発コストを抑制することができる。なお、変形例における他の構成については、図１および図２で説明した構成と同様である。
【００４９】
＜プラズマ処理装置ＰＴＤ１（プローブＰＬ）の主な効果＞
図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６、図７Ａ、図７Ｂ、図８Ａおよび図８Ｂは、プラズマ処理中にプローブＰＬを用いて、本願発明者らが各項目について測定を行った測定データを示している。
【００５０】
図４Ａおよび図４Ｂは、プラズマ処理中において、プローブＰＬによって検出された出力電圧と、プラズマ処理時間との関係を示し、それぞれ、１０ＧＳ／ｓｅｃおよび１００Ｓ／ｓｅｃにおける測定事例である。なお、本願における単位Ｓ／ｓｅｃ（sample per sec.）は、「データをサンプリングするスピードであるサンプル・レート」を意味する。また、ここでは、上部電極であるガスプレート３に印加される高周波電力は、例えば周波数２７．１２ＭＨｚである。
【００５１】
基本的に、プラズマ放電時の出力電圧は、図４Ａに示されるように、ノイズ、歪みおよびオフセットのない正弦波であり、その周波数は、プラズマ生成時に印加される高周波電力の周波数と同じである。
【００５２】
また、実施の形態１におけるプローブＰＬを用いれば、プラズマ処理装置ＰＴＤ１に電圧増幅器が備えられていなくとも、計測器１２によって、波形の振幅値Ｖｐ−ｐを十分に測定および記録することができる。なお、振幅値Ｖｐ−ｐは、波形の最大値Ｖｍａｘから波形の最小値Ｖｍｉｎまでの値である。
【００５３】
また、図４Ｂにおける１００Ｓ／ｓｅｃのような低速の場合では、出力電圧の波形は乱れているが、振幅値Ｖｐ−ｐは図４Ａにおける１０ＧＳ／ｓｅｃのような高速の場合と変わらない。従って、実施の形態１におけるプローブＰＬおよび計測器１２を用いることで、安価な手段で、出力電圧のモニタを十分に行うことができる。
【００５４】
図５Ａは、プラズマ処理中においてプラズマ処理装置で検出されたＶｐｐ電圧と、チャンバ１０の内部の圧力との関係を示し、図５Ｂは、プラズマ処理中においてプラズマ処理装置で検出されたＶｄｃ電圧と、チャンバ１０の内部の圧力との関係を示している。なお、プラズマのＶｐｐ電圧およびＶｄｃ電圧は、平行平板型のプラズマ処理装置において測定可能な、プラズマの状態を表す代表的な物理量である。例えば、一般的な平行平板型のプラズマ処理装置においては、マッチングボックス７の周辺に、Ｖｐｐ電圧およびＶｄｃ電圧を測定するためのセンサが取り付けられている。
【００５５】
また、図５Ａおよび図５Ｂにおける測定は、実施の形態１におけるプローブＰＬが、プラズマに外乱を及ぼしているか否かを評価するために行われている。従って、チャンバ１０にプローブＰＬが取り付けられている場合、および、チャンバ１０にプローブＰＬが取り付けられていない場合において、それぞれ同じ処理条件でチャンバ１０の内部の圧力のみを変化させることで、上記測定が行われている。
【００５６】
圧力を変化させた範囲内では、プラズマのＶｐｐ電圧は圧力に比例して減少し、Ｖｄｃ電圧は圧力に比例して増加している。また、チャンバ１０にプローブＰＬが取り付けられた場合と、取り付けられていない場合とを比較すると、何れの測定結果でも顕著な差がなく、実施の形態１におけるプラズマプローブがプラズマに外乱を与えていないことが分かる。
【００５７】
図６は、プラズマ処理中における振幅値Ｖｐ−ｐとチャンバ１０の内部の圧力との関係を示している。圧力を変化させた範囲内では、振幅値Ｖｐ−ｐは圧力に比例して増加している。この結果から、実施の形態１におけるプローブＰＬを用いて測定した振幅値Ｖｐ−ｐは、プラズマ状態に対応しているということが分かる。
【００５８】
図７Ａは、プラズマ処理中における振幅値Ｖｐ−ｐとＶｐｐ電圧との関係を示し、図７Ｂは、プラズマ処理中における振幅値Ｖｐ−ｐとＶｄｃ電圧との関係を示している。図７Ａおよび図７Ｂでは、Ｖｐｐ電圧およびＶｄｃ電圧に対して、同一条件下において同時に測定された振幅値Ｖｐ−ｐが、それぞれ示されている。
【００５９】
図７Ａにおける点線は、振幅値Ｖｐ−ｐおよびプラズマのＶｐｐ電圧を１次線形近似した結果である。測定結果は点線上に綺麗に沿っており、その相関係数はＲ２＝０．９９８１であるので、強い相関があることが分かる。
【００６０】
同様に、図７Ｂにおける点線は、振幅値Ｖｐ−ｐおよびプラズマのＶｄｃ電圧を１次線形近似した結果である。図７Ｂにおいても、測定結果は点線上に綺麗に沿っており、その相関係数はＲ２＝０．９９８３８であるので、強い相関があることが分かる。
【００６１】
なお、図７Ａおよび図７Ｂにおける１次線形近似式は、実施の形態１におけるプローブＰＬの構成によって決定される式である。例えば、Ｖｐｐ電圧およびＶｄｃ電圧が未知の装置において、実施の形態１におけるプローブＰＬを用いて、その出力電圧を測定し、振幅値Ｖｐ−ｐを算出することで、この１次線形近似式から上記未知の装置におけるＶｐｐ電圧およびＶｄｃ電圧を推定することもできる。
【００６２】
上述のように、Ｖｐｐ電圧およびＶｄｃ電圧は、平行平板型のプラズマ処理装置において測定可能な、プラズマの状態を表す代表的な物理量であるので、実施の形態１におけるプローブＰＬを用いて得られた振幅値Ｖｐ−ｐも、プラズマの状態を表す物理量であると判断できる。
【００６３】
従って、プローブＰＬによって、プラズマの状態を表す物理量を測定することができ、プラズマの状態を直接監視することができる。すなわち、実施の形態１におけるプローブＰＬを備えたプラズマ処理装置ＰＴＤ１によって、放電中のプラズマの状態に直結した電気的な物理量をモニタすることができる。
【００６４】
図８Ａおよび図８Ｂは、プラズマ処理中においてプローブＰＬによって検出された出力電圧と、プラズマ処理時間との関係を示し、１０ＧＳ／ｓｅｃにおける測定事例である。図８Ａには、プラズマ放電が正常である場合の波形が示されており、図８Ｂには、プラズマ放電が異常である場合の波形が示されている。
【００６５】
図８Ａおよび図８Ｂにおける測定の目的は、半導体基板ＳＵＢ上に微小な金属片などを設置することで、故意に異常放電を発生させ、実施の形態１におけるプローブＰＬを用いて異常放電を検知できるか否かを判定することである。ここでは、上部電極であるガスプレート３に微小な金属片を設置し、ガスプレート３に例えば周波数２７．１２ＭＨｚの高周波電力を印加し、プラズマ放電させた場合の出力電圧の波形をモニタしている。
【００６６】
図８Ａに示される波形は、図４Ａに示される波形と同様に、ノイズ、歪みおよびオフセットのない正弦波である。また、振幅値Ｖｐ−ｐは約２Ｖである。一方、図８Ｂに示される波形は、ノイズなどが重畳したように乱れており、それに伴って、振幅値Ｖｐ−ｐが約３．５Ｖまで増大している。なお、このような異常波形は、１００Ｓ／ｓｅｃにおける測定事例でも検知された。
【００６７】
このように、実施の形態１におけるプローブＰＬを用いることで、プラズマ処理中における異常放電を検知できることが分かった。
【００６８】
以上のように、実施の形態１におけるプローブＰＬは、出力電圧の波形から振幅値Ｖｐ−ｐをモニタでき、瞬間的なレベルの増大を検知することで、背景技術では検知することが難しかった異常放電を検知することができる。すなわち、製品異常の原因となる微小な異常放電、および、静電チャックのデチャック不良などの不具合が発生した際、プラズマ状態の変化は非常に小さいが、プローブＰＬを備えたプラズマ処理装置ＰＴＤ１を用いることで、プラズマ状態の微小な変化を検知することができる。
【００６９】
また、実施の形態１におけるプローブＰＬは、チャンバ１０の構造に依存せず、簡単な改造工事によって後付けでき、その導入コストも低く抑えることができる。
【００７０】
（実施の形態２）
以下に、実施の形態２におけるプラズマ処理装置ＰＴＤ２を、図９を用いて説明する。なお、以下では、実施の形態２と実施の形態１との相違点を主に説明する。プラズマ処理装置ＰＴＤ２は、平行平板型のプラズマ処理装置とは放電方式の異なるＩＣＰ方式型のプラズマ処理装置であり、例えばＨＤＰ−ＣＶＤ装置である。
【００７１】
実施の形態２におけるプラズマ処理装置ＰＴＤ２の構造は、実施の形態１におけるプラズマ処理装置ＰＴＤ１の構造と概ね同じであるが、プラズマ処理装置ＰＴＤ１とはチャンバ１０の上部の構造が異なっている。
【００７２】
チャンバ１０の上部には、チャンバ１０の内部に所定のガスを送り込むためのガスライン４が設けられている。更に、チャンバ１０の上部には、チャンバ１０の一部としてセラミック板１４が設けられており、セラミック板１４上に複数の誘導コイル１５が設けられている。誘導コイル１５の一端は、マッチングボックス２を介して高周波電源１に電気的に接続され、誘導コイル１５の他端は、複数の金属部材などを介して、電気的にアース電位となっているチャンバ１０に接続されている。
【００７３】
実施の形態２におけるＩＣＰ方式型のプラズマ処理装置ＰＴＤ２を用いたプラズマ処理では、ガスライン４を介して、チャンバ１０の内部にプラズマ生成用のガスが供給され、マッチングボックス２を介して、高周波電源１から誘導コイル１５に高周波電力が供給される。そして、チャンバの内部において、セラミック板１４と、下部電極である静電チャック５との間のギャップでプラズマが生成される。生成されたプラズマによってガスが分解し、静電チャック５上に設置されている半導体基板ＳＵＢ上に、絶縁膜または導電性膜が成膜される。
【００７４】
なお、プラズマ処理装置ＰＴＤ２を用いて、このような成膜処理ではなく、半導体基板ＳＵＢ、または、半導体基板ＳＵＢ上に形成されている絶縁膜あるいは導電性膜などがエッチングされるドライエッチング処理を行うこともできる。
【００７５】
一般的に、ＩＣＰ方式型のプラズマ処理装置では、平行平板型のプラズマ処理装置と比較して、その構造およびプラズマの生成原理が異なっている。このため、平行平板型のプラズマ処理装置において可能であった、プラズマのＶｐｐ電圧およびＶｄｃ電圧の測定を行うことができないので、ＩＣＰ方式型のプラズマ処理装置では、プラズマの状態を直接監視することができない。
【００７６】
しかしながら、プローブＰＬを、実施の形態１と同じようにチャンバ１０に設けることで、実施の形態２においても、プラズマ処理中にプラズマの出力電圧を測定および監視することができ、プラズマの状態の微小な変化も検知することができ、その導入コストも低く抑えることができる。
【００７７】
（実施の形態３）
実施の形態３では、実施の形態１におけるプラズマ処理装置ＰＴＤ１、または、実施の形態２におけるプラズマ処理装置ＰＴＤ２を用いたプラズマ処理中のプラズマの状態を検査する方法を、図１０に示されるフロー図を用いて説明する。
【００７８】
＜ステップＳ１＞
まず、ガスライン４を介して、チャンバ１０の内部にプラズマ生成用のガスが供給される。次に、高周波電源１、高周波電源６および直流電源８などの各電源のスイッチがオンとなり、チャンバ１０の内部にプラズマが生成され、プラズマ処理が開始される。
【００７９】
＜ステップＳ２＞
次に、チャンバ１０に設けられたプローブＰＬにおいて、プラズマの電位が検知される。検知された電位は、電圧プローブ１１を介して計測器１２へ電気信号として送信され、上記電気信号は、計測器１２において出力電圧の波形へ変換される。計測器１２は、プローブＰＬからの電圧出力を、例えば１０ｍｓｅｃ毎に計測する。
【００８０】
＜ステップＳ３＞
次に、診断装置１３において、出力電圧の波形を基に、出力電圧の最大値Ｖｍａｘから出力電圧の最小値Ｖｍｉｎまでの値が振幅値Ｖｐ−ｐとして算出される。診断装置１３は、高周波電源１および高周波電源６がオンとなり、プラズマ処理が開始されるタイミングで電圧データ（アナログデータ）の取り込みを開始し、最大値Ｖｍａｘおよび最小値Ｖｍｉｎから、例えば１ｓｅｃ毎に振幅値Ｖｐ−ｐを算出する。
【００８１】
＜ステップＳ４＞
次に、診断装置１３において、振幅値Ｖｐ−ｐが、予め設定された閾値内であるか否かが判定される。
【００８２】
振幅値Ｖｐ−ｐが閾値内である場合、プラズマの状態が正常であると判定される。ここで、規定時間前であればプラズマ処理が継続され、ステップＳ２へ戻ってデータの監視が継続される。規定時間後であれば、高周波電源がオフとなり、プラズマ処理が終了するタイミングで電圧データの取り込みが終了する。
【００８３】
一方で、振幅値Ｖｐ−ｐが閾値外である場合、プラズマの状態が異常であると判定され、プラズマ処理が停止され、診断装置１３からエラーが発報される。
【００８４】
閾値は、平行平板型のプラズマ処理装置におけるＶｐｐ電圧およびＶｄｃ電圧に対するプロセスのマージンなどから、現状設定している設定値を参考にすることで設定される。例えば、閾値の上限は正常値Ｘの＋１０％に設定され、閾値の下限は正常値Ｘ−１０％に設定される。すなわち、ここでは閾値の範囲は、０．９Ｘ≦振幅値Ｖｐ−ｐ≦１．１Ｘに設定されている。
【００８５】
また、図８Ａおよび図８Ｂにおいて説明したように、異常時における出力電圧の波形は、正常時における波形と比較して増大するので、振幅値Ｖｐ−ｐは、上述した閾値の上限を外れ、プラズマ状態の異常として検知される。
【００８６】
以上の検査工程によって、プラズマ処理中のプラズマの状態が検査される。検査終了後、次のウェハなどに対して新たにプラズマ処理を行う場合は、ステップＳ１から再び検査が行われる。
【００８７】
（実施の形態４）
実施の形態４では、実施の形態１におけるプラズマ処理装置ＰＴＤ１、または、実施の形態２におけるプラズマ処理装置ＰＴＤ２を用いたプラズマ処理の一例として、半導体装置の製造方法を説明する。以下に図１１〜図１６を用いて、そのような半導体装置の製造方法の一部として、半導体基板ＳＵＢに素子分離部ＳＴＩを形成する工程について説明する。
【００８８】
まず、図１１に示されるように、熱酸化処理によって、半導体基板ＳＵＢ上に例えば酸化シリコンからなる絶縁膜ＰＡＤを形成する。次に、ＣＶＤ法を用いた成膜処理によって、絶縁膜ＰＡＤ上に例えば窒化シリコンからなる絶縁膜ＨＭを、ハードマスクとして形成する。次に、絶縁膜ＨＭ上に、絶縁膜ＨＭの一部を開口する開口部を有するレジストパターンＲＰを形成する。
【００８９】
図１１における成膜処理には、例えば実施の形態２におけるプラズマ処理装置ＰＴＤ２が使用され、この成膜処理は、実施の形態３で説明した検査方法を半導体装置の製造方法の一部として含む。すなわち、成膜処理中に上記検査方法が実施された結果、プラズマの状態が異常であると判定された場合、成膜処理は中断され、プラズマの状態が正常であると判定された場合、絶縁膜ＨＭの形成後、以降の製造工程が行われる。
【００９０】
次に、図１２に示されるように、レジストパターンＲＰをマスクとしてドライエッチング処理を行うことで、絶縁膜ＨＭ、絶縁膜ＰＡＤおよび半導体基板ＳＵＢを順次エッチングする。これにより、半導体基板ＳＵＢに選択的に溝ＴＲが形成される。その後、レジストパターンＲＰをアッシング処理などによって除去する。
【００９１】
図１２におけるドライエッチング処理には、例えば実施の形態１におけるプラズマ処理装置ＰＴＤ１が使用され、ドライエッチング処理は、実施の形態３で説明した検査方法を半導体装置の製造方法の一部として含む。すなわち、ドライエッチング処理中に上記検査方法が実施された結果、プラズマの状態が異常であると判定された場合、ドライエッチング処理は中断され、プラズマの状態が正常であると判定された場合、溝ＴＲの形成後、以降の製造工程が行われる。
【００９２】
例えば、溝ＴＲの形成するためのドライエッチング処理時に、絶縁膜ＨＭ上に導電性を示す異物があると、異物がエッチングマスクとして機能し、溝ＴＲの形状が不完全になる恐れがある。実施の形態１におけるプラズマ処理装置ＰＴＤ１を用いることで、そのような異物の検知が可能となる。
【００９３】
次に、図１３に示されるように、熱酸化処理によって、溝ＴＲの内部に例えば酸化シリコンからなる絶縁膜ＩＦａを形成する。
【００９４】
次に、図１４に示されるように、ＣＶＤ法の一種であるＨＤＰ−ＣＶＤ法を用いた成膜処理によって、溝ＴＲの内部を埋め込むように、絶縁膜ＩＦａ上および絶縁膜ＨＭ上に例えば酸化シリコンからなる絶縁膜ＩＦｂを形成する。その後、半導体基板ＳＵＢに対して熱処理を施すことで、絶縁膜ＩＦａおよび絶縁膜ＩＦｂを焼き締めする。これにより絶縁膜ＩＦａおよび絶縁膜ＩＦｂは一体化するので、以降ではこれらの絶縁膜を纏めて絶縁膜ＩＦとして説明する。
【００９５】
図１４における成膜処理には、例えば実施の形態２におけるプラズマ処理装置ＰＴＤ２が使用され、成膜処理は、実施の形態３で説明した検査方法を半導体装置の製造方法の一部として含む。すなわち、成膜処理中に上記検査方法が実施された結果、プラズマの状態が異常であると判定された場合、成膜処理は中断され、プラズマの状態が正常であると判定された場合、絶縁膜ＩＦｂの形成後、以降の製造工程が行われる。
【００９６】
例えば、絶縁膜ＩＦｂの成膜処理時にプラズマ状態が異常であった場合、絶縁膜ＩＦｂの膜質が劣化する、または、溝ＴＲの内部への埋め込み不良が発生するなどの問題が発生する恐れがある。そうすると、半導体基板ＳＵＢにおける電気的な素子分離が不完全になり、半導体装置の信頼性が発生する。また、異常放電が起こった場合には、半導体基板ＳＵＢが損傷する、発生した異物が絶縁膜ＩＦｂの内部へ混入する、または、溝ＴＲの内部への埋め込みが阻害されるなどの問題が発生する恐れもある。
【００９７】
次に、図１５に示されるように、溝ＴＲの内部に絶縁膜ＩＦが残されるように、絶縁膜ＨＭをハードマスク（研磨ストッパ）として、例えばＣＭＰ（Chemical Mechanical Polishing）法を用いた研磨処理を行うことで、溝ＴＲの外部に形成されていた絶縁膜ＩＦ（絶縁膜ＩＦｂ）を除去する。これにより、溝ＴＲの内部に絶縁膜ＩＦが埋め込まれる。以上により、溝ＴＲと、溝ＴＲの内部に埋め込まれた絶縁膜ＩＦとを含む素子分離部ＳＴＩが形成される。
【００９８】
次に、図１６に示されるように、ウェットエッチング処理などによって、溝ＴＲの外部に形成されていた絶縁膜ＨＭおよび絶縁膜ＰＡＤを除去する。
【００９９】
以上のように、上述の各工程に、実施の形態１におけるプラズマ処理装置ＰＴＤ１および実施の形態２におけるプラズマ処理装置ＰＴＤ２を使用することで、製造工程における歩留まりを向上させることができ、半導体装置の信頼性を向上させることができる。
【０１００】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１０１】
例えば、実施の形態１では平行平板板型のプラズマ処理装置ＰＴＤ１について説明し、実施の形態２ではＩＣＰ方式型のプラズマ処理装置ＰＴＤ２について説明したが、ＥＣＲ（Electron Cyclotron Resonance）方式型のプラズマ処理装置またはスパッタリング装置であっても、本願と同様の効果を得ることができる。
【０１０２】
また、実施の形態４では、ドライエッチング処理および成膜処理に関して、半導体基板ＵＳＢに素子分離部ＳＴＩを形成する工程について説明したが、他の製造工程においてもプラズマ処理装置ＰＴＤ１またはプラズマ処理装置ＰＴＤ２を用いることで、製造工程における歩留まりを向上させることができる。
【０１０３】
例えば、上記ドライエッチング処理は、層間絶縁膜に溝を形成する工程、多結晶シリコン膜をパターニングしてゲート電極を形成する工程、または、アルミニウム膜をパターニングして配線を形成する工程などに適用できる。例えば、上記成膜処理は、層間絶縁膜を成膜する工程、ゲート電極となる導電性膜を形成する工程、配線となる導電性膜を形成する工程などに適用できる。
【符号の説明】
【０１０４】
１    高周波電源
２    マッチングボックス
３    ガスプレート
４    ガスライン
５    静電チャック（ステージ）
６    高周波電源
７    マッチングボックス
８    直流電源
９    排気ライン
１０    チャンバ
１０ａ    内壁（内壁面）
１０ｂ    外壁（外壁面）
１１    電圧プローブ
１２    計測器
１３    診断装置
１４    セラミック板
１５    誘導コイル
ＣＮ、ＣＮａ    コネクタ
ＣＰ、ＣＰａ    導電性部材
ＤＰ    誘電性部材
ＦＬ    フランジ
ＨＭ    絶縁膜
ＩＦ、ＩＦａ、ＩＦｂ    絶縁膜
ＩＰ    絶縁部材
ＭＰ    金属部材
ＰＡＤ    絶縁膜
ＰＬ    プローブ
ＰＴＤ１、ＰＴＤ２    プラズマ処理装置
ＲＰ    レジストパターン
ＳＴＩ    素子分離部
ＳＵＢ    半導体基板（ウェハ）
ＴＨ    孔
ＴＲ    溝
【図１】
2020187948.tif 000003
【図２】
2020187948.tif 000004
【図３】
2020187948.tif 000005
【図４Ａ】
2020187948.tif 000006
【図４Ｂ】
2020187948.tif 000007
【図５Ａ】
2020187948.tif 000008
【図５Ｂ】
2020187948.tif 000009
【図６】
2020187948.tif 000010
【図７Ａ】
2020187948.tif 000011
【図７Ｂ】
2020187948.tif 000012
【図８Ａ】
2020187948.tif 000013
【図８Ｂ】
2020187948.tif 000014
【図９】
2020187948.tif 000015
【図１０】
2020187948.tif 000016
【図１１】
2020187948.tif 000017
【図１２】
2020187948.tif 000018
【図１３】
2020187948.tif 000019
【図１４】
2020187948.tif 000020
【図１５】
2020187948.tif 000021
【図１６】
2020187948.tif 000022