(57)【要約】【課題】安定して駆動する電源回路および電子機器を提供する。【解決手段】電源回路１０は、発電素子１２で発電された電力を所定の電圧に変換し、負荷Ｒｘに給電するための回路である。電源回路１０は、整流回路１４、第１コンデンサＣ１、第１制御回路ＩＣ１、第１ツェナーダイオードＤ１、スイッチ回路１６、インダクタＬ１、第２コンデンサＣ２、および第２制御回路ＩＣ２を備える。第１制御回路ＩＣ１と第１ツェナーダイオードＤ１が直列接続され、かつ第１コンデンサＣ１と並列接続されている。第１ツェナーダイオードＤ１は第１コンデンサＣ１の端子電圧が第２所定値になるとブレークダウンして、オンになる。第１制御回路ＩＣ１における第３スイッチング素子Ｑ３の出力に抵抗Ｒａが接続されている。第１制御回路ＩＣ１と並列、具体的には第１制御回路ＩＣ１の入力と基準電位の間にコンデンサＣａが接続されている。【選択図】図１
2020072564.tif 000002
【特許請求の範囲】
【請求項１】
発電素子の出力を負荷に印加するための電源回路であって、
前記発電素子から出力される電力を蓄電する第１コンデンサと、
前記第１コンデンサに接続されたスイッチ回路と、
前記第１コンデンサの端子電圧を検知し、該第１コンデンサの端子電圧が第１所定値になるとスイッチ回路をオンにする信号を出力する第１制御回路と、
前記第１コンデンサにカソードが接続され、第１制御回路にアノードが接続され、第１コンデンサの端子電圧が前記第１所定値よりも低い第２所定値になるとオンになる第１ツェナーダイオードと、
前記第1制御回路に並列接続されたコンデンサまたは該第１制御回路のスイッチ回路をオンにする信号を出力する端子に接続された抵抗の少なくとも１つと、
を備えた電源回路。
【請求項２】
発電素子の出力を負荷に印加するための電源回路であって、
前記発電素子から出力される電力を蓄電する第１コンデンサと、
前記第１コンデンサに接続されたスイッチ回路と、
前記第１コンデンサの端子電圧を検知し、該第１コンデンサの端子電圧が第１所定値になるとスイッチ回路をオンにする信号を出力する第１制御回路と、
前記第１コンデンサにアノードが接続され、第１制御回路にカソードが接続され、第１コンデンサの端子電圧が前記第１所定値よりも低い第２所定値になるとオンになる第１ツェナーダイオードと、
前記第1制御回路に並列接続されたコンデンサまたは該第１制御回路のスイッチ回路をオンにする信号を出力する端子に接続された抵抗の少なくとも１つと、
を備えた電源回路。
【請求項３】
発電素子の出力を負荷に印加するための請求項１の電源回路および請求項２の電源回路を備えたことを特徴とする電源回路。
【請求項４】
請求項１から３のいずれかの電源回路と、
前記電源回路の出力を受ける負荷と、
を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微小電力を発電する発電素子の出力を所望の電圧に変換して負荷に供給する電源回路および電子機器に関するものである。
【背景技術】
【０００２】
従来、環境発電素子の中でその出力電圧がピークで数１０Ｖ〜数１００Ｖ、その出力インピーダンスが数ＭΩ以上、およびその出力電力が数１０μＷ程度のような発電素子が知られている。その発電素子で発電された電力を所望の電圧に変換する電源回路が下記の特許文献１に開示されている。
【０００３】
図２０に示す特許文献１の電源回路１００の動作は下記のようになっている。（１）発電素子１２で発電されると、第1コンデンサＣ１に蓄電される。（２）第１コンデンサＣ１の端子電圧が第２所定電圧Ｖ２になれば第１ツェナーダイオードＤ１がブレークダウンし、第１制御回路ＩＣ１に電力が供給される。（３）第１コンデンサＣ１の端子電圧が第１所定電圧Ｖ１になれば、第１制御回路ＩＣ１から第３スイッチング素子Ｑ３に信号を入力し、第３スイッチング素子Ｑ３をオンにする。（４）第３スイッチング素子Ｑ３がオンになると第２ツェナーダイオードＤ２がブレークダウンし、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２がオンになる。（５）第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２がオンになると、第１コンデンサＣ１に蓄電された電力がインダクタＬ１に供給され、磁気エネルギーとして蓄電される。（６）第１コンデンサＣ１からインダクタＬ１に電力が供給され、第１コンデンサＣ１の端子電圧が下がる。その端子電圧が第１所定電圧Ｖ１以下になると、第１制御回路ＩＣ１から第３スイッチング素子Ｑ３への信号が停止される。第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２もオフになる。（７）インダクタＬ１への電力供給が停止されると、インダクタＬ１の逆起電力が生じ、フライホイールダイオードＤ５とインダクタＬ１を介して負荷Ｒｘに電力が供給される。上記（１）〜（７）を繰り返しながら負荷Ｒｘに電力供給する。
【０００４】
ここで第１コンデンサＣ１の両端電圧をＶＣ１、第１ツェナーダイオードＤ１の両端電圧をＶｄ、第１制御回路ＩＣ１の両端電圧をＶＩＣとする（図２１）。ＶＣ１＝Ｖｄ＋ＶＩＣとなる。次に、第１ツェナーダイオードＤ１に流れる電流をＩｄ、第１制御回路ＩＣ１に流れる電流をＩｉｃ、第３スイッチング素子Ｑ３のゲート・ソース間に流れる電流をＩｆｅｔとする。Ｉｄ＝Ｉｉｃ＋Ｉｆｅｔになる。なお第３スイッチング素子Ｑ３のゲート・ソース間に流れる電流は抵抗Ｒ４とＦＥＴである第３スイッチング素子Ｑ３の入力容量Ｃｉｓに流れる電流が含まれる。
【０００５】
第１制御回路ＩＣ１が第３スイッチング素子Ｑ３をオンにするときのＶＩＣをＶｏｎ（＝Ｖ１−Ｖ２）、第１制御回路ＩＣ１が第３スイッチング素子Ｑ３をオフにするときのＶＩＣをＶｏｆｆ（＜Ｖｏｎ）とする。図２２に示すように、第１コンデンサＣ１が充電されて第２所定電圧Ｖ２になると、第１ツェナーダイオードＤ１がブレークダウンし、その後、第１制御回路ＩＣ１の両端電圧が上昇する。第１コンデンサＣ１の両端電圧が第１所定電圧Ｖ１になると、第１制御回路ＩＣ１の電圧がＶｏｎになり、第１制御回路ＩＣ１が第３スイッチング素子Ｑ３をオンにする。その時、第１制御回路ＩＣ１から第３スイッチング素子Ｑ３の入力容量Ｃｉｓに突入電流が生じ、Ｉｆｅｔが増加する。Ｉｆｅｔが増加することでＩｄが大きくなる。ツェナーダイオードの実際の逆方向電圧特性（定電圧特性）は多少の傾きを有しており、完璧に一定電圧ではない。この逆方向電圧特性の傾きに応じてＩｄが増加するとＶｄも高くなる（図２２のＴ１）。そしてＶｄが高くなることでＶＩＣが低下する。第１制御回路ＩＣ１がヒステリシスを有しており、Ｖｏｎ＞Ｖｏｆｆとなっている。ＶｏｎとＶｏｆｆの差はたとえば約０．１Ｖであるが、ＶＩＣの低下が小さくてＶＩＣ＞Ｖｏｆｆの状態を保てれば、第１制御回路ＩＣ１はスイッチング素子Ｑ３をオンにする信号を入力したままであり、上述したような回路動作が可能である。
【０００６】
しかし、上記突入電流によってＶｄが大きくなりすぎると、ＶＩＣ＜Ｖｏｆｆとなるおそれがある。図２３に示すように、第１制御回路ＩＣ１からスイッチング素子Ｑ３に出力される信号が短くなり（Ｔｍ＞Ｔｎ）、図２２と比較して第３スイッチング素子Ｑ３が途中で停止する。第３スイッチング素子Ｑ３の停止により、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２も停止する。予期せぬスイッチング素子Ｑ１、Ｑ２、Ｑ３の停止であり、第1コンデンサＣ１の充電電圧は特許文献１に開示されるようにならず、図２４のように不規則な充電電圧になる。電源回路１００の動作が不安定になり、負荷Ｒｘへの電力供給が不安定となり、電源回路１００の変換効率が低下する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第５９９０３５２号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、安定して駆動する電源回路および電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、発電素子の出力を所望の電圧に変換して負荷に電力を効率よく供給するための電源回路およびその電源回路を使用した電子機器である。電源回路は、発電素子から出力される電力を蓄電する第１コンデンサと、第１コンデンサに接続されたスイッチ回路と、第１コンデンサの端子電圧を検知し、第１コンデンサの端子電圧が第１所定値になるとスイッチ回路をオンにする信号を出力する第１制御回路と、第１コンデンサと第１制御回路の間に接続され、第１コンデンサの端子電圧が第１所定値よりも低い第２所定値になるとオンになる第１ツェナーダイオードと、第1制御回路に並列接続されたコンデンサまたはスイッチ回路をオンにする信号を出力する端子に接続された抵抗の少なくとも１つを備える。第１所定値は第１コンデンサへの充電効率が高い近辺の電圧である。
【００１０】
発電素子で発電された電力は第１コンデンサで蓄電される。第１コンデンサの端子電圧が第２所定値になると第１ツェナーダイオードがブレークダウンしてオンになり、第１制御回路に電力供給される。第１コンデンサの端子電圧が第１所定値になれば、第１制御回路がスイッチ回路をオンにする。
【発明の効果】
【００１１】
本発明によると、第1制御回路の入力と基準電位の間に並列接続されたコンデンサまたはスイッチ回路をオンにする信号を出力する端子に接続された抵抗を備える。これにより、スイッチ回路をオンにするときにツェナーダイオードに流れる電流の増加を小さくすることができる。その結果、第１制御回路の電圧の下がり方が小さくなり、第１制御回路の駆動が安定して継続できる。負荷への電力供給が安定される。
【図面の簡単な説明】
【００１２】
【図１】本発明の電源回路の回路図である。
【図２】発電素子、整流回路および第１コンデンサのみの回路図である。
【図３】発電素子の起電力のグラフの一例である。
【図４】第１コンデンサの充電効率と充電電圧の関係を示すグラフである。
【図５】第１コンデンサと並列抵抗を接続した回路図である。
【図６】スイッチングの状態を示すタイミングチャートである。
【図７】第１コンデンサの充電電圧の時間変化を示すグラフであり、（ａ）は第１ツェナーダイオードが有り、（ｂ）は第１ツェナーダイオードが無い場合のグラフである。
【図８】第２スイッチング素子のスイッチングの状態を示す図である。
【図９】負荷に供給する電圧と時間との関係を示すグラフである。
【図１０】本願の電源回路における電圧と電流を示す図である。
【図１１】第２ツェナーダイオードを抵抗とコンデンサの並列回路に変更した電源回路の回路図である。
【図１２】第３スイッチング素子にトランジスタを使用した電源回路の回路図である。
【図１３】第４スイッチング素子を第３スイッチング素子に接続した電源回路の回路図である。
【図１４】第２ツェナーダイオードを省略した電源回路の回路図である。
【図１５】図１の電源回路において正負を逆転させた電源回路の回路図である。
【図１６】正負を逆転した場合に第３および第７スイッチング素子にトランジスタを使用した電源回路の回路図である。
【図１７】正負を逆転させた場合に第４スイッチング素子を第３スイッチング素子に接続した電源回路の回路図である。
【図１８】第３スイッチング素子と第２ツェナーダイオードなしで第１および第２スイッチング素子をオンにする電源回路の回路図である。
【図１９】正負の両方の電源回路を備えた電源回路を示す回路図であり、（ａ）は１つの負荷に電力を供給する回路図であり、（ｂ）は２つの負荷に電力を供給する回路図である。
【図２０】従来の電源回路の回路図である。
【図２１】従来の電源回路における電圧と電流を示す図である。
【図２２】正常動作時の従来の電源回路の第１ツェナーダイオードと第１制御回路の電圧を示すグラフである。
【図２３】不安定動作時の従来の電源回路の第１ツェナーダイオードと第１制御回路の電圧を示すグラフである。
【図２４】不安定動作時の従来の電源回路の第１コンデンサの充電電圧の時間変化を示すグラフである。
【発明を実施するための形態】
【００１３】
本発明の電源回路および電子機器について図面を使用して説明する。複数の実施形態を示すが、同じ素子または同じ機能の回路について同一の符号を付して、説明を省略する場合がある。
【００１４】
[実施形態１]
図１に示す本発明の電源回路１０は、発電素子１２で発電された電力を所定の電圧に変換し、負荷Ｒｘに給電するための回路である。電源回路１０は、整流回路１４、第１コンデンサＣ１、第１制御回路ＩＣ１、第１ツェナーダイオードＤ１、スイッチ回路１６、インダクタＬ１、フライホイールダイオードＤ５、第２コンデンサＣ２、および第２制御回路ＩＣ２を備える。電源回路１０はチョッパ型のＤＣ／ＤＣコンバータである。
【００１５】
発電素子１２は、発電源Ｇとして振動発電素子や圧電素子が挙げられ、出力インピーダンスＲ１は高くなっている。たとえば、発電素子１２の出力は数１０Ｖ〜数１００Ｖの交流電圧、出力インピーダンスＲ１は数ＭΩ以上である。
【００１６】
整流回路１４はダイオードを使用した全波整流回路である。整流回路１４によって発電素子から出力された交流電圧を整流する。なお、整流回路１４は半波整流回路を使用しても良い。発電素子１２から出力される電圧が直流の場合は整流回路１４を省略しても良い。
【００１７】
第１コンデンサＣ１は整流回路１４と並列接続されている。第１コンデンサＣ１は、整流回路１４で整流された電力を蓄電する。
【００１８】
ここで、図２のように発電素子１２、整流回路１４および第１コンデンサＣ１のみの回路を考える。一例として発電源Ｇの起電力のパターンが図３の正弦波のような場合、第１コンデンサＣ１の充電電圧（端子電圧）と充電効率の関係は図４のようになる。図４は一例であり、発電源Ｇの起電力パターン（直流電圧、交流電圧やその値の変化等）によって異なる。したがって、第１コンデンサＣ１の充電電圧が最大充電効率になるように、発電源Ｇの起電力に合わせて第１コンデンサＣ１の維持すべき最大充電効率の電圧Ｖｍを決定する。たとえば、発電源Ｇの起電力が図３の正弦波のような場合、最大充電電圧の約４１％付近の電圧で最大充電効率を得られることができる。この最大充電効率の電圧Ｖｍを維持しながら電圧変換することで効率の良い電源回路１０を構成することができる。
【００１９】
図５のように第１コンデンサＣ１と並列に抵抗Ｒ０を接続した場合、発電源Ｇで発電された電力が抵抗Ｒ０で消費されるため、第１コンデンサＣ１の充電効率が低くなる。なお、抵抗Ｒ０は電源回路１０において第１コンデンサＣ１を除いた構成部品（図１において第１コンデンサＣ１よりも右側部分）を負荷に見立てたものである。本願では電源回路１０の充電効率が低下しないように、電源回路１０で不要に電力を消費しないようにしており、以下に説明する。
【００２０】
図１のように、電源回路１０では第１制御回路ＩＣ１と第１ツェナーダイオードＤ１が直列接続され、かつ第１コンデンサＣ１と並列接続されている。第１制御回路ＩＣ１は第１コンデンサＣ１の端子電圧が図４のように最大充電効率の電圧Ｖｍ付近の第１所定値Ｖ１になるとスイッチ回路１６を駆動させる回路である。第１制御回路ＩＣ１はＩＣ（Integrated Circuit）を使用する。
【００２１】
第１ツェナーダイオードＤ１は第１コンデンサＣ１の端子電圧が第２所定値Ｖ２になるとブレークダウンしてオンになる。第１ツェナーダイオードＤ１のアノードは第１制御回路ＩＣ１に接続されており、カソードは第１コンデンサＣ１に接続されている。図６に示すように、第１ツェナーダイオードＤ１がオンになると、第１制御回路ＩＣ１に電力を供給できる。第１ツェナーダイオードＤ１は１つに限定されず、複数のツェナーダイオードを直列接続し、第２所定値Ｖ２でブレークダウンするようにしても良い。
【００２２】
上述した第２所定値Ｖ２は第１所定値Ｖ１よりも低い。第１コンデンサＣ１の端子電圧が第２所定値Ｖ２になると第１ツェナーダイオードＤ１がオンになり、第１制御回路ＩＣ１に電力が供給される。第２所定値Ｖ２になるまで第１制御回路ＩＣ１は停止しており、消費電力が低減できる。
【００２３】
第１所定値Ｖ１と第２所定値Ｖ２が大きく異なると第１制御回路ＩＣ１が駆動する時間が長くなり、消費電力が大きくなる。そのため、第１所定値Ｖ１と第２所定値Ｖ２は大きく異ならない方が良く、たとえば１〜３Ｖ程度の差になるようにする。
【００２４】
第２所定値Ｖ２になるまで第１制御回路ＩＣ１が停止しているため、第１コンデンサＣ１は効率よく充電される。図７（ａ）に示すように、第１ツェナーダイオードＤ１が無い場合（図７（ｂ））に比べて本願は単位時間当たりの充電回数を多くできる。そのため効率よく第１コンデンサＣ１に蓄電した電荷を第２コンデンサＣ２に移動して蓄電できる。
【００２５】
図７（ａ）において第２所定値Ｖ２の前後で第１コンデンサＣ１の充電スピードが異なっている。これは第１制御回路ＩＣ１での電力消費とコンデンサＣａへの充電の違いによるものである。第２所定値Ｖ２未満の時は第１制御回路ＩＣ１で電力が消費されたり、コンデンサＣａの充電に使用されたりしていないため、充電スピードが速い。第２所定値Ｖ２になった後には第１制御回路ＩＣ１が駆動してコンデンサＣａにも充電されおり、第１コンデンサＣ１の充電スピードが遅くなる。この時の充電スピードは、図７（ｂ）の第１ツェナーダイオードＤ１が無いときと同じである。
【００２６】
また後述するように第１および第２スイッチング素子Ｑ１，Ｑ２がオフになった後に第１コンデンサＣ１の充電が開始されるときの端子電圧をＶｘとする。図４と図７（ａ）に示すように第１所定値Ｖ１と端子電圧Ｖｘの間に最大充電効率の電圧Ｖｍがある。第１所定値Ｖ１と端子電圧Ｖｘは最大充電効率の電圧Ｖｍの付近の電圧であり、たとえば第１所定値Ｖ１と端子電圧Ｖｘは最大充電効率の電圧Ｖｍに対して数Ｖから十数Ｖの差である。最大充電効率の電圧Ｖｍとその付近の電圧を利用して第１コンデンサＣ１を充電しており、発電素子１２で発電された電力の利用効率が良い。
【００２７】
図６に示すように、第１コンデンサＣ１の充電電圧が第１所定値Ｖ１になると、第１制御回路ＩＣ１はスイッチ回路１６をオンさせる信号を出力する。第１所定値Ｖ１が第２所定値Ｖ２よりも高いため、第１所定値Ｖ１になった時に第１制御回路ＩＣ１は駆動しており、第１制御回路ＩＣ１は上記の信号を出力できる。
【００２８】
第１制御回路ＩＣ１に印加される電圧は、第１コンデンサＣ１の充電電圧から第１ツェナーダイオードＤ１のブレークダウン電圧を引いた値である。第１制御回路ＩＣ１に印加される電圧＝第１所定値Ｖ１−第２所定値Ｖ２になった時に、第１制御回路ＩＣ１はスイッチ回路１６をオンさせる信号を出力するように構成する。
【００２９】
図６に示すように、第１制御回路ＩＣ１の出力信号はオンになった瞬間にオフになろうとする。これは、第１コンデンサＣ１に充電された電力がインダクタＬ１に供給された瞬間に、第１コンデンサＣ１の電荷がスイッチ回路１６およびインダクタＬ１を通して第２コンデンサＣ２に移動し、第１コンデンサＣ１の電荷が放電され、第１コンデンサＣ１の端子電圧は第１所定値Ｖ１よりも低くなるためである。第１制御回路ＩＣ１がヒステリシスを有する回路（ＩＣ）を使用すれば、オフになるまでにわずかな時間が生じ、このわずかな時間によってスイッチ回路１６をオンにすることができる。
【００３０】
スイッチ回路１６は第１コンデンサＣ１の端子電圧が第１所定値Ｖ１になるとオンになる回路である。スイッチ回路１６は、第１コンデンサＣ１とインダクタＬ１の間にある第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２、第１制御回路ＩＣ１によってオン・オフされる第３スイッチング素子Ｑ３、第１および第２スイッチング素子Ｑ１、Ｑ２と第３スイッチング素子Ｑ３の間に接続された第２ツェナーダイオードＤ２を備える。
【００３１】
第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２はｐチャネルのＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）である。第１スイッチング素子Ｑ１のドレインが第１コンデンサＣ１に接続され、第２スイッチング素子Ｑ２のドレインがインダクタＬ１に接続されている。また、２つのスイッチング素子Ｑ１、Ｑ２はソース同士が接続されている。第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２はボディダイオードを備えている。
【００３２】
第１スイッチング素子Ｑ１のゲート・ソース間に抵抗Ｒ２が接続されている。抵抗Ｒ２によってゲートへの入力を安定させことができる。
【００３３】
第２スイッチング素子Ｑ２のゲート・ソース間にｎｐｎ型のトランジスタＴ１が接続されている。また、トランジスタＴ１のコレクタ・ベース間に抵抗Ｒ３が接続されている。第１および第２スイッチング素子Ｑ１、Ｑ２がオンになった後に第１コンデンサＣ１の電圧が降下し、第１制御回路ＩＣ１の出力信号がオフし、第３スイッチング素子Ｑ３がオフした後、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２がオフし、再び充電が開始される時の第１コンデンサＣ１の端子電圧Ｖｘがこの抵抗Ｒ３によって決定される（図７（ａ））。この抵抗Ｒ３の抵抗値を大きくすると第１コンデンサＣ１の端子電圧Ｖｘが大きく落ち、小さくすると端子電圧Ｖｘの落ち方が小さい。そこで最大充電効率の電圧Ｖｍが第１所定値Ｖ１と端子電圧Ｖｘの間に入り、第２コンデンサＣ２への充電効率が最大となるように抵抗Ｒ３の値を決めるのが望ましい。
【００３４】
第３スイッチング素子Ｑ３はｎチャネルのＭＯＳＦＥＴである。周知のＭＯＳＦＥＴと同様に第３スイッチング素子Ｑ３はボディダイオード（図示省略）を備えている。第３スイッチング素子Ｑ３はゲートが第１制御回路ＩＣ１の出力に接続されている。第３スイッチング素子Ｑ３は第１制御回路ＩＣ１から出力された信号によってオン・オフの制御がされる。第３スイッチング素子Ｑ３のゲート・ソース間に抵抗Ｒ４が接続さている。この抵抗Ｒ４によってゲートへの入力を安定させる。
【００３５】
第２ツェナーダイオードＤ２は１つに限定されず、必要に応じて複数のツェナーダイオードを直列接続しても良い。第２ツェナーダイオードＤ２のアノードが第３スイッチング素子Ｑ３のドレインに接続されている。第２ツェナーダイオードＤ２のカソードは、ダイオードＤ３、Ｄ４を介して第１および第２スイッチング素子Ｑ１、Ｑ２のゲートに接続されている。
【００３６】
第３スイッチング素子Ｑ３がオンになると、第２ツェナーダイオードＤ２がオンになり、第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２がオンになる。第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２がオンになる電圧を確保できるように第２ツェナーダイオードＤ２のブレークダウン電圧を設定する。そのため、第１所定値Ｖ１から第２ツェナーダイオードＤ２のブレークダウン電圧を引いた値が第１および第２スイッチング素子Ｑ１、Ｑ２のオン電圧よりも大きくなるようにする。
【００３７】
周知の回路では第２スイッチング素子Ｑ２のゲートには抵抗を接続するが、本願では第２ツェナーダイオードＤ２が接続されている。図８に示すように、第２スイッチング素子Ｑ２がオンになる際のスピードは、実線ｘ１で示した本願と点線ｘ２で示した従来とで異なる。本願は従来の回路よりもスイッチングのスピードが速く、図８の領域Ｘの分だけ消費電力の損失を改善できる。
【００３８】
周知のＭＯＳＦＥＴと同様に第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２はボディダイオード（寄生ダイオード）を備えている。発電素子１２の発電量が少なくなり、第1コンデンサＣ１の電圧が第２コンデンサＣ２の電圧よりも低くなると、インダクタＬ１と第２スイッチング素子Ｑ２のボディダイオード経由で逆流しようとする。この逆流を第１スイッチング素子Ｑ１のボディダイオードが阻止する。また、第１スイッチング素子Ｑ１の代わりにダイオードを使用することも考えられるが、ダイオードの電圧降下はＭＯＳＦＥＴがオンになった時の電圧降下よりも大きく、消費電力が大きくなるため、好ましくない。
【００３９】
第２スイッチング素子Ｑ２がオフになる際に、第２スイッチング素子Ｑ２のゲートに帯電したゲート電荷を放電する必要がある。このゲート電荷の放電が速いと第２スイッチング素子Ｑ２は短時間でオフになる。本願では第２スイッチング素子Ｑ２がオフになる際に、抵抗Ｒ３を介してトランジスタＴ１がオンになり、トランジスタＴ１でゲート電荷を強制的に放電することができる。図８に示すように実線ｙ１で示した本願と点線ｙ２で示したトランジスタＴ１無しでは第２スイッチング素子Ｑ２のオフになるスピードが異なる。本願は第２スイッチング素子Ｑ２がオフになる時間が速く、図８の領域Ｙの分だけ電力消費の損失を改善できる。
【００４０】
第１スイッチング素子Ｑ１にはトランジスタＴ１が接続されていない。これは第２スイッチング素子Ｑ２がオフになれば、第１スイッチング素子Ｑ１は次のオンになるときにまでにオフになっていれば良いからであり、第１スイッチング素子Ｑ１を第２スイッチング素子Ｑ２のように急速にオフにする必要が無い。第１スイッチング素子Ｑ１は抵抗Ｒ２を介してゲート電荷が放電される。
【００４１】
第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２のゲートにダイオードＤ３、Ｄ４のアノードが接続され、かつダイオードＤ３、Ｄ４のカソード同士が接続されている。第２スイッチング素子Ｑ２のゲート電荷がトランジスタＴ１で放電されるとき、第１スイッチング素子Ｑ１のゲート電荷はトランジスタＴ１で放電されない。第２スイッチング素子Ｑ２のゲート電荷を放電する際、第１スイッチング素子Ｑ１のゲート電荷に影響されず、高速で放電できる。
【００４２】
インダクタＬ１はスイッチ回路１６がオンになった時に第１コンデンサＣ１に充電された電力を磁気エネルギーとして蓄える。インダクタＬ１とアースの間にフライホイールダイオードＤ５が接続されており、スイッチ回路１６がオフになるとインダクタＬ１が電流を保とうとして逆起電力が発生し、フライホイールダイオードＤ５を介して第２コンデンサＣ２と負荷Ｒｘに電流が流れる。フライホイールダイオードＤ５はショットキーバリアダイオードを使用することができ、通常のダイオードに比べて電圧降下を低くすることができる。
【００４３】
インダクタＬ１に接続された第２コンデンサＣ２は電解コンデンサ、セラミックコンデンサ、フィルムコンデンサなどの種々のコンデンサを使用することができる。第２コンデンサＣ２によって発電素子１２が発電した電力を蓄電し、出力を平滑することができる。
【００４４】
第２制御回路ＩＣ２は負荷Ｒｘへの接続端子１８に接続されており、負荷Ｒｘに供給する電圧を監視する回路である。第２制御回路ＩＣ２は下記のような動作をするＩＣを使用する。第２制御回路ＩＣ２に第４スイッチング素子Ｑ４が接続されており、図９のように負荷Ｒｘに供給する電圧が第３所定値Ｖ３になれば、第４スイッチング素子Ｑ４をオンにする信号を出力する。
【００４５】
第２制御回路ＩＣ２はヒステリシスを有する回路を使用する。そのため、第４スイッチング素子Ｑ４をオンにする信号を出力した後、負荷Ｒｘの両端電圧は第３所定値Ｖ３よりも低下するが、負荷Ｒｘの両端電圧が第４所定値Ｖ４まで低下すると、上記出力信号の出力が停止する。負荷Ｒｘの両端電圧が第４所定値Ｖ４になると、第４スイッチング素子Ｑ４はオフになる。負荷Ｒｘの両端電圧がＶ３になってからＶ４になるまでの間、第４スイッチング素子Ｑ４をオンにできる。
【００４６】
第４スイッチング素子Ｑ４はｎチャネルのＭＯＳＦＥＴが使用できる。周知のＭＯＳＦＥＴと同様に第４スイッチング素子Ｑ４はボディダイオード（図示省略）を備えている。第４スイッチング素子Ｑ４のゲートが第２制御回路ＩＣ２の出力に接続されている。第４スイッチング素子Ｑ４のドレインは第１制御回路ＩＣ１の入力に接続され、ソースはアースに接続されている。第４スイッチング素子Ｑ４のゲート・ソース間には抵抗Ｒ５が接続されており、ゲートへの入力を安定させている。
【００４７】
第４スイッチング素子Ｑ４がオンになるとアース電位が第１制御回路ＩＣ１に入力される。第１コンデンサＣ１の端子電圧は第２所定値Ｖ２以上にはならず第１制御回路ＩＣ１には電力が供給されない。そのため第１制御回路ＩＣ１は動作しない。負荷Ｒｘへの供給電圧が第３所定値Ｖ３になっていれば第１制御回路ＩＣ１が動作せず、負荷Ｒｘの両端に過電圧がかからない。また、第１制御回路ＩＣ１の入力がアースにつながるが、発電素子１２の出力インピーダンスＲ１が高いため、電源回路１０を破損することは無い。第３所定値Ｖ３は負荷Ｒｘの駆動電圧であり、第３所定値Ｖ３よりも高い電圧になることを防止する。
【００４８】
ここで、第３スイッチング素子Ｑ３がオンになった時の突入電流の対策について説明する。本願は、第１制御回路ＩＣ１におけるスイッチング回路１６（第３スイッチング素子Ｑ３）への出力に抵抗Ｒａが接続されている。さらに、第１制御回路ＩＣ１と並列、具体的には第１制御回路ＩＣ１の入力と基準電位（グランドレベル）の間にコンデンサＣａが接続されている。
【００４９】
従来技術で説明したように、第１コンデンサＣ１の両端電圧をＶＣ１、第１ツェナーダイオードＤ１の両端電圧をＶｄ、第１制御回路ＩＣ１の両端電圧をＶＩＣとする。ＶＣ１＝Ｖｄ＋ＶＩＣとなる（図１０）。そして、第１ツェナーダイオードＤ１に流れる電流をＩｄ、第１制御回路ＩＣ１に流れる電流をＩｉｃ、第１制御回路ＩＣ１から第３スイッチング素子Ｑ３のゲート・ソース間に流れる電流（突入電流）をＩｆｅｔ'とする。コンデンサＣａから第１制御回路ＩＣ１に向けて流れる電流をＩｃとする。コンデンサＣａが充電され、その後、第１制御回路ＩＣ１がオンになって第３スイッチング素子Ｑ３をオンにするときにＩｃが流れる。Ｉｄ＝Ｉｉｃ＋Ｉｆｅｔ'−Ｉｃになる。Ｉｆｅｔ'は抵抗Ｒａがあるため、従来技術で説明したＩｆｅｔよりも小さい。また、コンデンサＣａからの電流Ｉｃもスイッチング素子Ｑ３のゲート・ソース間に流れる。本願のＩｄの増加は従来技術で説明したよりも小さくなっている。このように第３スイッチング素子Ｑ３がオンしたときのＩｄの増加が小さいため、従来技術よりもＶｄが高くならず、ＶＩＣの低下が小さくなる。第１制御回路ＩＣ１がヒステリシス（Ｖｏｎ＞Ｖｏｆｆ）を有しており、ＶＩＣの低下が小さくなることでＶＩＣ＞Ｖｏｆｆの状態を維持でき、従来技術で説明したような第１制御回路ＩＣ１の不安定な動作を防止できる。
【００５０】
第１制御回路ＩＣ１に並列、具体的には第１制御回路ＩＣ１の入力と基準電位の間に接続されているツェナーダイオードＤ６は第１制御回路ＩＣ１を保護する回路である。ツェナーダイオードＤ６のアノードがアースに接続され、カソードが第１制御回路ＩＣ１の入力に接続されている。ツェナーダイオードＤ６のオン電圧（ブレークダウン電圧）は第１所定値Ｖ１−第２所定値Ｖ２の電圧より高く、第１制御回路ＩＣ１の耐電圧よりも少し低い。こうすることでコンデンサＣ１の端子電圧が所定値Ｖ１以上になっても、ツェナーダイオードＤ６が第１制御回路ＩＣ１の耐電圧を越える前にオンになり、第１制御回路ＩＣ１に過電圧が印加されるのを防止できる。このときコンデンサＣ１の端子電圧は、ツェナーダイオードＤ１のオン電圧（ブレークダウン電圧）とツェナーダイオードＤ６のオン電圧（ブレークダウン電圧）を足した値以下になる。
【００５１】
また、第３スイッチング素子Ｑ３のソース・ドレイン間に接続されているツェナーダイオードＤ７は第３スイッチング素子Ｑ３の耐電圧よりも低い電圧でブレークダウンする。第３スイッチング素子Ｑ３がオンになっていないときに、第１コンデンサＣ１から電圧がかかりすぎた時に第３スイッチング素子Ｑ３を保護する。
【００５２】
第２制御回路ＩＣ２の入力とアースの間にツェナーダイオードを接続してもよい。そのツェナーダイオードのオン電圧（ブレークダウン電圧）は、第３所定値Ｖ３より高く第２制御回路ＩＣ２の耐電圧よりも少し低くすることで、第２制御回路ＩＣ２に過電圧が印加されるのを防止する。
【００５３】
なお、第１制御回路ＩＣ１および第２制御回路ＩＣ２はＩＣに限定されず、説明した動作の回路であれば、他の回路に置き換えることが可能である。
【００５４】
電源回路１０および負荷Ｒｘによって電子機器を構成する。電子機器は、発電素子１２で発電された電力を電源回路１０で所定の電圧に変換し、負荷Ｒｘを駆動させるのに使用するものであれば任意である。たとえば負荷Ｒｘが表示回路（液晶ディスプレイなどを含む）であれば、電子機器は表示装置になる。さらに電子機器は、発電素子１２を備えたものであっても良い。
【００５５】
次に、電源回路１０の動作について説明する。（１）発電素子１２が発電すると、その出力は整流回路１４で整流され、第１コンデンサＣ１に蓄電される。発電素子１２が振動発電素子であれば、発電素子１２が振動することで一例として図３に示すような波形で発電する。
【００５６】
（２）第１コンデンサＣ１の端子電圧が第２所定値Ｖ２になれば第１ツェナーダイオードＤ１がブレークダウンし、第１制御回路ＩＣ１に給電が開始される。このとき、コンデンサＣａにも充電が開始される。
【００５７】
（３）第１コンデンサＣ１の端子電圧が第１コンデンサＣ１への最大充電効率の電圧Ｖｍ付近の電圧である第１所定値Ｖ１になり、第１制御回路ＩＣ１の両端電圧ＶＩＣがＶｏｎになれば、第１制御回路ＩＣ１から第３スイッチング素子Ｑ３をオンにする信号が出力され、第３スイッチング素子Ｑ３がオンになる。
【００５８】
このとき、抵抗Ｒａによって第３スイッチング素子Ｑ３への突入電流が低減され、抵抗ＲａとコンデンサＣａによって第１ツェナーダイオードＤ１に流れる電流Ｉｄの増加が抑制される。このことで第１制御回路ＩＣ１の電圧ＶＩＣの低下を小さくでき、下記（６）までＶＩＣ＞Ｖｏｆｆの状態を維持できる。第１制御回路ＩＣ１の駆動が安定して継続される。
【００５９】
（４）第３スイッチング素子Ｑ３がオンになると第２ツェナーダイオードＤ２がブレークダウンし、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２が同時にオンになる。
【００６０】
（５）第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２がオンになると、第１コンデンサＣ１に蓄電された電力がインダクタＬ１に供給され、磁気エネルギーとして蓄えられる。
【００６１】
（６）第１コンデンサＣ１からインダクタＬ１に電力が供給されることで、第１コンデンサＣ１の端子電圧が低下し、第１制御回路ＩＣ１で検出される第１コンデンサＣ１の端子電圧が第１所定値Ｖ１を下回る。さらに第１制御回路ＩＣ１の両端電圧ＶＩＣがＶｏｆｆを下回ると、第１制御回路ＩＣ１は第３スイッチング素子Ｑ３をオンにする信号を停止する。第３スイッチング素子Ｑ３がオフになり、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２がオフになる。第２スイッチング素子Ｑ２にトランジスタＴ１が接続されており、トランジスタＴ１がオンして第２スイッチング素子Ｑ２のゲート電荷が急速に放電されて高速に第２スイッチング素子Ｑ２をオフにすることができる。
【００６２】
（７）第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２がオフになると第１コンデンサＣ１からインダクタＬ１に電力供給がされず、インダクタＬ１に逆起電力が生じる。この逆起電力によって、フライホイールダイオードＤ５とインダクタＬ１を介して負荷Ｒｘに電力が供給される。
【００６３】
上記（１）〜（７）の工程を繰り返すことで、負荷Ｒｘに電力を供給する。
【００６４】
上記（１）〜（７）の工程を繰り返している間、第２制御回路ＩＣ２は負荷Ｒｘへの電圧を検出する。その電圧が、負荷Ｒｘへ供給する第３所定値Ｖ３になっていれば、第４スイッチング素子Ｑ４をオンにする。第１制御回路ＩＣ１に入力される電圧がアース電位になり、第１制御回路ＩＣ１が停止する。そのため、上記（１）〜（７）の工程が停止する。また、負荷Ｒｘの電圧が低下して第４所定値Ｖ４以下になれば、第２制御回路ＩＣ２は第４スイッチング素子Ｑ４をオフにし、再び上記（１）〜（７）を繰り返す。
【００６５】
以上のように、本発明は第１制御回路ＩＣ１が不安定になることを防止できるため、電源回路１０は安定して駆動する。そのため、負荷Ｒｘへの電力供給も安定する。
【００６６】
[実施形態２]
実施形態１はコンデンサＣａと抵抗Ｒａの両方を備えているが、第１制御回路ＩＣ１のヒステリシス特性や第１ツェナーダイオードＤ１の電圧電流特性によっては、コンデンサＣａと抵抗Ｒａのいずれか一方の素子のみを備えた電源回路であってもよい。
【００６７】
[実施形態３]
図１１の電源回路２０のように、第２ツェナーダイオードＤ２に代えて抵抗Ｒ６とコンデンサＣ３の並列回路であっても良い。コンデンサＣ３はスピードアップコンデンサとして機能する。従来の第２スイッチング素子Ｑ２のゲートに抵抗だけを接続した回路に比べて損失が小さい。図８の領域Ｘの消費電力の損失を改善できる効果が有る。この抵抗Ｒ６とコンデンサＣ３の並列回路は他の回路にも適用することができる。
【００６８】
[実施形態４]
図１２の電源回路２２のように、第３スイッチング素子Ｑ３にトランジスタを使用しても良い。図１２の第３スイッチング素子Ｑ３はｎｐｎトランジスタである。第１制御回路ＩＣ１の出力が第３スイッチング素子Ｑ３のベースに抵抗Ｒ７を介して接続されているが、抵抗Ｒ７と並列にコンデンサＣ４を接続しても良い。コンデンサＣ４はスピードアップコンデンサとして機能する。コンデンサＣ４と抵抗Ｒａが直列接続されている。また、第３スイッチング素子Ｑ３のトランジスタのベースとエミッタ間に抵抗Ｒ４が接続されている。抵抗Ｒ４によってベースへの入力を安定させることができる。なお、図１１の電源回路２０について、図１２の電源回路２２の第３スイッチング素子Ｑ３やコンデンサＣ４や抵抗Ｒ７を使用しても良い。
【００６９】
さらに、上記の各電源回路１０、２０、２２は、第４スイッチング素子Ｑ４をＭＯＳＦＥＴからトランジスタに変更することができる。その場合、トランジスタはｎｐｎトランジスタであり、トランジスタのエミッタをアースに接続し、ベースを第２制御回路ＩＣ２の出力に抵抗を介して接続し、コレクタを第１制御回路ＩＣ１の入力に接続されるようにする。またベース・エミッタ間に抵抗を接続する。ベース・エミッタ間に接続した抵抗によってベースへの入力を安定させることができる。ベースへの信号の入力によって、アース電位が第１制御回路ＩＣ１に入力されるようにする。
【００７０】
[実施形態５]
図１３の電源回路２４のように、第３スイッチング素子Ｑ３がトランジスタである場合に、スイッチング素子Ｑ４のドレインを第３スイッチング素子Ｑ３のベースに接続しても良い。第２制御回路ＩＣ２が第３所定値Ｖ３を検出すれば、第４スイッチング素子Ｑ４をオンにする信号を出力する。第４スイッチング素子Ｑ４がオンになることで、第１制御回路ＩＣ１から第３スイッチング素子Ｑ３をオンにする信号を出力しても、第３スイッチング素子Ｑ３のベースはアース電位のままであり、第３スイッチング素子Ｑ３がオンならない。上記説明と同様に、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２がオンしないため、負荷Ｒｘの電圧は所定値Ｖ３以下におさえることができる。
【００７１】
電源回路２４の第４スイッチング素子Ｑ４をトランジスタに変更した場合、ｎｐｎトランジスタを使用でき、トランジスタのエミッタをアースに接続し、ベースを第２制御回路ＩＣ２の出力に抵抗を介して接続し、コレクタを第３スイッチング素子Ｑ３のベースに接続する。また、ベース・エミッタ間に抵抗を接続する。ベース・エミッタ間に接続した抵抗によってベースへの入力を安定させることができる。ベースへの信号入力によって、アース電位が第３スイッチング素子Ｑ３のベースに入力されるようにする。電源回路２３は第２ツェナーダイオードＤ２に代えて図１１の電源回路２０のように抵抗Ｒ６とコンデンサＣ３の並列回路を使用しても良い。
【００７２】
[実施形態６]
図１４に示すように、第２ツェナーダイオードＤ２を省略した電源回路２６であってもよい。第３スイッチング素子Ｑ３のドレインに接続された抵抗Ｒｂは第1スイッチング素子Ｑ１と第２スイッチング素子Ｑ２の入力容量への突入電流を防止するための抵抗である。なお、電源回路２６は上記実施形態の電源回路１０、２０、２２、２４に対して第1制御回路ＩＣ１と第１ツェナーダイオードＤ１の位置が逆になっており、第１ツェナーダイオードＤ１のアノードが第１コンデンサＣ１に接続され、カソードが第１制御回路ＩＣ１に接続されている。この構成であっても、第１コンデンサＣ１の端子電圧がＶ２になれば第１ツェナーダイオードＤ１がブレークダウンし、第１コンデンサＣ１の端子電圧がＶ１になれば第１制御回路ＩＣ１がスイッチング回路１６（第３スイッチング素子Ｑ３）をオンにする信号を発する。
【００７３】
また、第４スイッチング素子Ｑ４がオンしたときに、直接第１制御回路ＩＣ１に基準電位（グランドレベル）を入力するのではなく、図１４の電源回路２６のように、スイッチング素子Ｑ５を駆動させて基準電位を入力してもよい。第４スイッチング素子Ｑ４のドレインに第５スイッチング素子Ｑ５のゲートが接続されている。第５スイッチング素子Ｑ５はｐチャネルのＭＯＳＦＥＴである。第４スイッチング素子Ｑ４がオンになると、第５スイッチング素子Ｑ５がオンになる。第５スイッチング素子Ｑ５がオンになると第１ツェナーダイオードＤ１を介して基準電位が第１制御回路ＩＣ１に入力される。なお、第５スイッチング素子Ｑ５のソース・ゲート間にある抵抗Ｒ８は、スイッチング素子Ｑ５のゲートへの入力を安定させるための抵抗である。第４スイッチング素子Ｑ４のドレインと第５スイッチング素子Ｑ５のゲートの間に、第５スイッチング素子Ｑ５のオン電圧を調整するための抵抗を必要に応じて接続してもよい。
【００７４】
[実施形態７]
上記の実施形態の回路の正負を逆転させた回路であってもよい。図１５の電源回路２８のように、第１ツェナーダイオードＤ１のアノードを第１コンデンサＣ１に接続し、カソードを第１制御回路ＩＣ１に接続する。コンデンサＣａは第１制御回路ＩＣ１と並列接続されている。また、正負が逆転しており、第３スイッチング素子Ｑ３はｎチャネルであるため、上記実施形態のままであると第２ツェナーダイオードＤ２のカソードと基準電位が接続できない。そのため、ｐチャネルのＭＯＳＦＥＴである第７スイッチング素子Ｑ７を設け、そのゲートを第３スイッチング素子Ｑ３のドレインと接続し、ソースを基準電位と接続し、ドレインを第２ツェナーダイオードＤ２のカソードと接続している。第７スイッチング素子Ｑ７のソース・ゲート間の抵抗Ｒ１０は第７スイッチング素子Ｑ７のゲートへの入力を安定させるための抵抗である。第３スイッチング素子Ｑ３のドレインと第７スイッチング素子Ｑ７のゲートの間にある抵抗Ｒｂは第７スイッチング素子Ｑ７をオンにしたときに流れる突入電流を低減するためのものである。すなわち、第１制御回路ＩＣ１が第３スイッチング素子Ｑ３をオンにして、その後に第７スイッチング素子Ｑ７がオンになるが、それぞれのスイッチング素子Ｑ３、Ｑ７がオンになるときの突入電流を抵抗Ｒａ、Ｒｂで低減させている。実施形態１で説明したように、第１制御回路ＩＣ１に流れる電流ＶＩＣの低下が小さくなる。第１制御回路ＩＣ１がヒステリシスを有しており、ＶＩＣの低下が小さくなることで、従来技術で説明したような第１制御回路ＩＣ１の不安定な駆動を防止できる。なお、第1制御回路ＩＣ１の設計を変更し、第３スイッチング素子Ｑ３を省略し、第７スイッチング素子Ｑ７に直接信号を入力できるようにしてもよい。
【００７５】
また、図１１の電源回路２０と同様に、図１５の電源回路２８の第２ツェナーダイオードＤ２を抵抗Ｒ６とコンデンサＣ３の並列回路に変更してもよい。
【００７６】
[実施形態８]
実施形態４と同様に、図１５の電源回路２８において、第３スイッチング素子Ｑ３と第７スイッチング素子Ｑ７をトランジスタに変更した電源回路３０であってもよい（図１６）。第３スイッチング素子Ｑ３はｎｐｎトランジスタであり、第７スイッチング素子Ｑ７はｐｎｐトランジスタである。第７スイッチング素子Ｑ７のベースに抵抗Ｒ１１を介して接続されているが、抵抗Ｒ１１と並列にコンデンサＣ５を接続しても良い。コンデンサＣ５はスピードアップコンデンサとして機能する。コンデンサＣ５と抵抗Ｒｂが直列接続されている。
【００７７】
[実施形態９]
電源回路２４と同様に、スイッチング素子Ｑ４のドレインを第３スイッチング素子Ｑ３のベースに接続した電源回路３２であってもよい（図１７）。ただし、電源回路３２は電源回路２４に対して正負が逆になっているため、２つのスイッチング素子Ｑ５、Ｑ５'を介して第４スイッチング素子Ｑ４のドレインが第３スイッチング素子Ｑ３のベースに入力されるようにする。
【００７８】
[実施形態１０]
図１８の電源回路３４のようにスイッチ回路１６の中で第３スイッチング素子Ｑ３と第２ツェナーダイオードＤ２を省略してもよい。第１制御回路ＩＣ１から第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２を直接オン・オフする。
【００７９】
また、第４スイッチング素子Ｑ４がオンしたときに、第１制御回路ＩＣ１に直接基準電位（グランドレベル）を入力するのではなく、複数のスイッチング素子を駆動させて基準電位を入力してもよい。図１８の電源回路３４のように、第４スイッチング素子Ｑ４のドレインに接続された第５スイッチング素子Ｑ５、その第５スイッチング素子Ｑ５のドレインに接続された第６スイッチング素子Ｑ６を備える。第５スイッチング素子Ｑ５はｐチャネルのＭＯＳＦＥＴであり、第６スイッチング素子Ｑ６はｎチャネルのＭＯＳＦＥＴである。第４スイッチング素子Ｑ４がオンになると、第５スイッチング素子Ｑ５がオンになり、続いて第６スイッチング素子Ｑ６がオンになる。第６スイッチング素子Ｑ６がオンになると第１ツェナーダイオードＤ１を介して基準電位が第１制御回路ＩＣ１に入力される。なお、第５スイッチング素子Ｑ５のソース・ゲート間にある抵抗Ｒ８、第６スイッチング素子Ｑ６のソース・ゲート間にある抵抗Ｒ９は、スイッチング素子Ｑ５、Ｑ６のゲートへの入力を安定させるための抵抗である。第５スイッチング素子Ｑ５のドレインと第６スイッチング素子Ｑ６のゲート間に抵抗Ｒ９のオン電圧を調整するための抵抗を必要に応じて接続してもよい。
【００８０】
なお、上記実施形態において説明したように、各電源回路１０、２０、２２、２４、２６、２８、３０、３２、３４は、正負の極性を入れ替えるように適宜構成を変更できるものである。
【００８１】
[実施形態１１]
上記の実施形態では正と負の電源回路を別個に説明したが、図１９（ａ）のように正負両方を備えた電源回路３６であってもよい。電源回路３６は、正の電源回路１０、２０、２２、２４、２６と負の電源回路２８、３０、３２、３４を備え、それらの出力端子間に負荷Ｒｘ'が接続されている。電源回路１０、２０、２２、２４、２６、２８、３０、３２、３４の整流回路１４を半波整流するダイオード１４'に変更し、それ以外は上述した電源回路１０、２０、２２、２４、２６、２８、３０、３２、３４と同じである。負荷Ｒｘ'には正負両方の電圧が印加されるため、オペアンプまたはコンパレータなどの正負両方の電圧で駆動される素子とその周辺回路が負荷Ｒｘ'として挙げられる。正の電源回路１０、２０、２２、２４、２６と負の電源回路２８、３０、３２、３４の基準電位（グランド）は図１９（ａ）のように共通にしてもよい。
【００８２】
また、図１９（ｂ）の電源回路３８のように、正の電源回路１０、２０、２２、２４、２６と負の電源回路２８、３０、３２、３４の両方を備えているが、各電源回路１０、２０、２２、２４、２６、２８、３０、３２、３４に負荷Ｒｘを接続してもよい。
【００８３】
なお、従来技術で説明した電源回路１００は正の電源回路であり、安定して動作する場合、電源回路３６、３８に電源回路１００を使用することも可能である。
【００８４】
その他、本発明は、その主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。
【符号の説明】
【００８５】
１０、２０、２２、２４、２６、２８、３０、３２、３４、３６、３８：電源回路
１２：発電素子
１４：整流回路
１６：スイッチ回路
１８：負荷への接続端子
Ｇ：発電源
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ８'、Ｒ９、Ｒ１０、Ｒ１１、Ｒａ、Ｒｂ：抵抗
Ｒｘ、Ｒｘ'：負荷
Ｒｏ：抵抗（Ｃ１を除いた構成部品の負荷）
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃａ：コンデンサ
ＩＣ１、ＩＣ２：制御回路
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ５'、Ｑ６、Ｑ７：スイッチング素子
Ｄ１、Ｄ２、Ｄ６、Ｄ７：ツェナーダイオード
Ｄ３、Ｄ４、Ｄ５：ダイオード
Ｌ１：インダクタ
Ｔ１：トランジスタ
【図１】
2020072564.tif 000003
【図２】
2020072564.tif 000004
【図３】
2020072564.tif 000005
【図４】
2020072564.tif 000006
【図５】
2020072564.tif 000007
【図６】
2020072564.tif 000008
【図７】
2020072564.tif 000009
【図８】
2020072564.tif 000010
【図９】
2020072564.tif 000011
【図１０】
2020072564.tif 000012
【図１１】
2020072564.tif 000013
【図１２】
2020072564.tif 000014
【図１３】
2020072564.tif 000015
【図１４】
2020072564.tif 000016
【図１５】
2020072564.tif 000017
【図１６】
2020072564.tif 000018
【図１７】
2020072564.tif 000019
【図１８】
2020072564.tif 000020
【図１９】
2020072564.tif 000021
【図２０】
2020072564.tif 000022
【図２１】
2020072564.tif 000023
【図２２】
2020072564.tif 000024
【図２３】
2020072564.tif 000025
【図２４】
2020072564.tif 000026