(57)【要約】      （修正有）【課題】フレームレートの向上が可能になるアナログデジタル変換を持つ撮像装置を提供する。【解決手段】垂直走査部２０２は、画素２００の配列を１行ずつ選択し、選択した行の画素２００のリセット動作や読み出し動作を制御する。画素制御線２２１は、画素２００の行毎に共通に接続される。垂直走査部２０２は、画素制御線２２１を介して、行単位で画素２００に制御信号を伝達する。列信号線２３１は、画素２００の列毎に共通に接続される。各列の画素２００は、画素制御線２２１により選択された場合には、画素信号をそれぞれ対応する列信号線２３１に出力する。列信号処理部２０３は、それぞれ対応する列信号線２３１毎に設けられる。各列の列信号処理部２０３は、各列の列信号線２３１を通して、行単位の画素信号を入力し、画素信号をアナログからデジタルに変換する。【選択図】図２
2020072288.tif 000002
【特許請求の範囲】
【請求項１】
光を電荷に変換する光電変換手段を含む画素と、
第１の変化率で変化する第１の参照信号と前記第１の変化率とは異なる第２の変化率で変化する第２の参照信号を生成する生成手段と、
前記画素の出力信号をアナログからデジタルに変換するアナログデジタル変換手段とを有し、
第１の期間では、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と判定信号とを比較し、
前記第１の期間の開始時から第１の時間後の第２の期間では、前記生成手段は、前記第２の参照信号を生成し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より大きい場合、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第１のデジタル値を生成し、
前記第１の期間の開始時から前記第１の時間より長い第２の時間後の第３の期間では、前記生成手段は、前記第１の参照信号を生成し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が判定信号より小さい場合、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第２のデジタル値を生成することを特徴とする撮像装置。
【請求項２】
前記生成手段は、前記第１の期間では第１の信号線を介して前記アナログデジタル変換手段に前記判定信号を出力し、前記第２の期間では、第２の信号線を介して前記アナログデジタル変換手段に前記第２の参照信号を出力し、前記第３の期間では、前記第１の信号線を介して前記アナログデジタル変換手段に前記第１の参照信号を出力することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１の参照信号と前記第２の参照信号は、相互に変化方向が同じであることを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記第３の期間における前記第１の参照信号の発生期間は、前記第２の期間における前記第２の参照信号の発生期間と同じ長さであることを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記第３の期間における前記第１の参照信号の発生期間は、前記第２の期間における前記第２の参照信号の発生期間より短いことを特徴とする請求項３に記載の撮像装置。
【請求項６】
前記第３の期間における前記第１の参照信号の発生終了時刻は、前記第２の期間における前記第２の参照信号の発生終了時刻と同じであることを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記第１の期間より前の第４の期間では、前記生成手段は、前記第１の信号線を介して前記アナログデジタル変換手段に前記第１の参照信号を出力し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第３のデジタル値を生成し、
第５の期間では、前記生成手段は、前記第２の信号線を介して前記アナログデジタル変換手段に前記第２の参照信号を出力し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第４のデジタル値を生成することを特徴とする請求項３に記載の撮像装置。
【請求項８】
前記生成手段は、前記第４の期間では、前記第１の信号線を介して前記アナログデジタル変換手段に前記第１の参照信号を出力し、その後、前記第１の信号線のレベルを前記第１の参照信号の開始レベルに戻すことを特徴とする請求項７に記載の撮像装置。
【請求項９】
前記生成手段は、前記第４の期間では、前記第１の信号線を介して前記アナログデジタル変換手段に前記第１の参照信号を出力し、その後、前記第１の参照信号の終了レベルを維持することを特徴とする請求項７に記載の撮像装置。
【請求項１０】
前記アナログデジタル変換手段は、
前記第２の期間では、前記第２の参照信号の発生開始から前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第２の参照信号との大小関係が逆転するまでカウントし、
前記第３の期間では、前記第１の参照信号の発生開始から前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第１の参照信号との大小関係が逆転するまでカウントし、
前記第４の期間では、前記第１の参照信号の発生開始から前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号との大小関係が逆転するまでカウントし、
前記第５の期間では、前記第２の参照信号の発生開始から前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号との大小関係が逆転するまでカウントすることを特徴とする請求項７〜９のいずれか１項に記載の撮像装置。
【請求項１１】
前記第２の変化率は、前記第１の変化率の第１の係数倍であり、
前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より小さい場合には、前記第２のデジタル値と前記第３のデジタル値との差分を演算し、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より大きい場合には、前記第１のデジタル値と前記第４のデジタル値との差分に対して前記第１の係数倍した値を演算する演算手段をさらに有することを特徴とする請求項７〜１０のいずれか１項に記載の撮像装置。
【請求項１２】
前記第１の参照信号と前記第２の参照信号は、相互に変化方向が逆であることを特徴とする請求項２に記載の撮像装置。
【請求項１３】
前記第３の期間では、前記第１の参照信号は、前記第１の変化率で第１のレベルから前記第１のレベルより大きい第２のレベルに変化し、
前記第２の期間では、前記第２の参照信号は、前記第２の変化率で前記第２のレベルより大きい第３のレベルから前記第１のレベルに変化することを特徴とする請求項１２に記載の撮像装置。
【請求項１４】
前記第３の期間では、前記第１の参照信号は、前記第１の変化率で第１のレベルから前記第１のレベルより大きい第２のレベルに変化し、
前記第２の期間では、前記第２の参照信号は、前記第２の変化率で前記第２のレベルより大きい第３のレベルから第４のレベルに変化し、
前記第４のレベルは、前記第１のレベルより大きくかつ前記第２のレベル以下であることを特徴とする請求項１２に記載の撮像装置。
【請求項１５】
第４の期間では、前記生成手段は、前記第２の参照信号を生成し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第３のデジタル値を生成し、
第５の期間では、前記生成手段は、前記第１の参照信号を生成し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第４のデジタル値を生成し、
前記第４の期間における前記第２の参照信号の発生期間は、前記第５の期間における前記第１の参照信号の発生期間と一部が重なり、
前記第４の期間における前記第２の参照信号の発生終了時刻は、前記第５の期間における前記第１の参照信号の発生終了時刻より早いことを特徴とする請求項１２に記載の撮像装置。
【請求項１６】
前記第５の期間では、前記第１の参照信号は、前記第１の変化率で第１のレベルから前記第１のレベルより大きい第５のレベルに変化し、
前記第４の期間では、前記第２の参照信号は、前記第２の変化率で前記第５のレベルより大きい第３のレベルから前記第１のレベルに変化することを特徴とする請求項１５に記載の撮像装置。
【請求項１７】
前記第３の期間では、前記第１の参照信号は、前記第１の変化率で第１のレベルから前記第１のレベルより大きい第２のレベルに変化し、
前記第２の期間では、前記第２の参照信号は、前記第２の変化率で前記第２のレベルより大きい第３のレベルから前記第４のレベルに変化し、
前記第４のレベルは、前記第１のレベルより大きくかつ前記第２のレベル以下であり、
前記第５の期間では、前記第１の参照信号は、前記第１の変化率で第１のレベルから前記第１のレベルより大きい第５のレベルに変化し、
前記第４の期間では、前記第２の参照信号は、前記第２の変化率で前記第２のレベルより大きい第６のレベルから前記第１のレベルに変化し、
前記第６のレベルは、前記第１のレベルより大きくかつ前記第３のレベルより小さいことを特徴とする請求項１５に記載の撮像装置。
【請求項１８】
前記第５の期間は、前記第１の期間の前の期間であり、
前記生成手段は、前記第５の期間では、前記第１の参照信号を生成し、その後、前記第１の参照信号の終了レベルを前記判定信号として維持することを特徴とする請求項１５〜１７のいずれか１項に記載の撮像装置。
【請求項１９】
前記第２の変化率は、前記第１の変化率の第１の係数倍であり、
前記判定信号のレベルは、前記第１のレベルと前記第３のレベルの差を第１の係数倍で除算したレベルであることを特徴とする請求項１６または１７に記載の撮像装置。
【請求項２０】
前記判定信号のレベルは、前記第１の参照信号と前記第２の参照信号を同時に発生させた場合の前記第１の参照信号と前記第２の参照信号が交わるレベルであることを特徴とする請求項１２〜１８のいずれか１項に記載の撮像装置。
【請求項２１】
前記アナログデジタル変換手段は、
前記第２の期間では、前記第２の参照信号の発生開始から前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第２の参照信号との大小関係が逆転するまでダウンカウントし、
前記第３の期間では、前記第１の参照信号の発生開始から前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第１の参照信号との大小関係が逆転するまでアップカウントし、
前記第５の期間では、前記第１の参照信号の発生開始から前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号との大小関係が逆転するまでアップカウントし、
前記第４の期間では、前記第４の期間における前記第２の参照信号と前記第５の期間における前記第１の参照信号との大小関係が逆転してから、前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号との大小関係が逆転するまでダウンカウントすることを特徴とする請求項１５〜１９のいずれか１項に記載の撮像装置。
【請求項２２】
前記第２の変化率は、前記第１の変化率の第１の係数倍であり、
前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より小さい場合には、前記第２のデジタル値と前記第４のデジタル値との差分を演算し、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より大きい場合には、前記第１のデジタル値と前記第３のデジタル値との差分に対して前記第１の係数倍した値を演算する演算手段をさらに有することを特徴とする請求項１５〜１９、２１のいずれか１項に記載の撮像装置。
【請求項２３】
前記生成手段は、
第１の撮像条件では、前記第３の期間における前記第１の参照信号の発生期間が、前記第２の期間における前記第２の参照信号の発生期間と同じ長さになるように、前記第１の参照信号と前記第２の参照信号を生成し、
第２の撮像条件では、前記第３の期間における前記第１の参照信号の発生期間が、前記第２の期間における前記第２の参照信号の発生期間より短くなるように、前記第１の参照信号と前記第２の参照信号を生成することを特徴とする請求項１〜２２のいずれか１項に記載の撮像装置。
【請求項２４】
前記生成手段は、温度に応じて、前記第１の期間における前記判定信号の発生終了から前記第３の期間における前記第１の参照信号の発生開始までの期間を変えることを特徴とする請求項１〜２３のいずれか１項に記載の撮像装置。
【請求項２５】
光を電荷に変換する光電変換手段を含む画素と、
第１の変化率で変化する第１の参照信号と前記第１の変化率とは異なる第２の変化率で変化する第２の参照信号を生成する生成手段と、
前記画素の出力信号をアナログからデジタルに変換するアナログデジタル変換手段とを有し、
前記第１の参照信号と前記第２の参照信号は、相互に変化方向が逆であり、
第１の期間では、前記生成手段は、前記第２の参照信号を生成し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第１のデジタル値を生成し、
第２の期間では、前記生成手段は、前記第１の参照信号を生成し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第２のデジタル値を生成し、
前記第１の期間における前記第２の参照信号の発生期間は、前記第２の期間における前記第１の参照信号の発生期間と一部が重なり、
前記第１の期間における前記第２の参照信号の発生終了時刻は、前記第２の期間における前記第１の参照信号の発生終了時刻より早いことを特徴とする撮像装置。
【請求項２６】
光を電荷に変換する光電変換手段を含む画素と、
第１の変化率で変化する第１の参照信号と前記第１の変化率とは異なる第２の変化率で変化する第２の参照信号を生成する生成手段と、
前記画素の出力信号をアナログからデジタルに変換するアナログデジタル変換手段とを有し、
前記第１の参照信号と前記第２の参照信号は、相互に変化方向が逆であり、
第１の期間では、前記生成手段は、前記第２の参照信号を生成し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第１のデジタル値を生成し、
第２の期間では、前記生成手段は、前記第１の参照信号を生成し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第２のデジタル値を生成し、
前記アナログデジタル変換手段は、
前記第２の期間では、前記第１の参照信号の発生開始から前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号との大小関係が逆転するまでカウントし、
前記第１の期間では、前記第１の期間における前記第２の参照信号と前記第２の期間における前記第１の参照信号との交点から、前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号との大小関係が逆転するまでカウントすることを特徴とする撮像装置。
【請求項２７】
光を電荷に変換する光電変換手段を含む画素と、
第１の変化率で変化する第１の参照信号と前記第１の変化率より大きい第２の変化率で変化する第２の参照信号と判定信号とを生成する生成手段と、
前記画素の出力信号をアナログからデジタルに変換するアナログデジタル変換手段とを有し、
第１の期間では、前記生成手段は、第１の信号線を介して前記アナログデジタル変換手段に前記第１の参照信号を出力し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第１のデジタル値を生成し、
第２の期間では、前記生成手段は、第２の信号線を介して前記アナログデジタル変換手段に前記第２の参照信号を出力し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第２のデジタル値を生成し、
前記第１の期間の後の第３の期間では、前記生成手段は、前記第１の信号線を介して前記アナログデジタル変換手段に前記判定信号を出力し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と判定信号とを比較し、
前記第３の期間の後の第４の期間では、前記生成手段は、前記第２の参照信号を生成し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より大きい場合、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第３のデジタル値を生成し、
前記第３の期間の後の第５の期間では、前記生成手段は、前記第１の参照信号を生成し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が判定信号より小さい場合、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第４のデジタル値を生成し、
前記生成手段は、前記第１の期間では、前記第１の信号線を介して前記アナログデジタル変換手段に前記第１の参照信号を出力し、その後、前記第１の参照信号の終了レベルを維持することを特徴とする撮像装置。
【請求項２８】
光を電荷に変換する光電変換手段を含む画素と、
第１の変化率で変化する第１の参照信号と前記第１の変化率とは異なる第２の変化率で変化する第２の参照信号を生成する生成手段と、
前記画素の出力信号をアナログからデジタルに変換するアナログデジタル変換手段とを有し、
第１の期間では、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と判定信号とを比較し、
前記第１の期間の後の第２の期間では、前記生成手段は、前記第２の参照信号を生成し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より大きい場合、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第１のデジタル値を生成し、
前記第１の期間の後の第３の期間では、前記生成手段は、前記第１の参照信号を生成し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が判定信号より小さい場合、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第２のデジタル値を生成し、
前記生成手段は、温度に応じて、前記第１の期間における前記判定信号の発生終了から前記第３の期間における前記第１の参照信号の発生開始までの期間を変えることを特徴とする撮像装置。
【請求項２９】
光を電荷に変換する光電変換手段を含む画素と、
第１の変化率で変化する第１の参照信号と前記第１の変化率とは異なる第２の変化率で変化する第２の参照信号を生成する生成手段と、
前記画素の出力信号をアナログからデジタルに変換するアナログデジタル変換手段とを有する撮像装置の制御方法であって、
第１の期間では、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と判定信号とを比較し、
前記第１の期間の開始時から第１の時間後の第２の期間では、前記生成手段は、前記第２の参照信号を生成し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より大きい場合、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第１のデジタル値を生成し、
前記第１の期間の開始時から前記第１の時間より長い第２の時間後の第３の期間では、前記生成手段は、前記第１の参照信号を生成し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が判定信号より小さい場合、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第２のデジタル値を生成することを特徴とする撮像装置の制御方法。
【請求項３０】
光を電荷に変換する光電変換手段を含む画素と、
第１の変化率で変化する第１の参照信号と前記第１の変化率とは異なる第２の変化率で変化する第２の参照信号を生成する生成手段と、
前記画素の出力信号をアナログからデジタルに変換するアナログデジタル変換手段とを有する撮像装置の制御方法であって、
前記第１の参照信号と前記第２の参照信号は、相互に変化方向が逆であり、
第１の期間では、前記生成手段は、前記第２の参照信号を生成し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第１のデジタル値を生成し、
第２の期間では、前記生成手段は、前記第１の参照信号を生成し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第２のデジタル値を生成し、
前記第１の期間における前記第２の参照信号の発生期間は、前記第２の期間における前記第１の参照信号の発生期間と一部が重なり、
前記第１の期間における前記第２の参照信号の発生終了時刻は、前記第２の期間における前記第１の参照信号の発生終了時刻より早いことを特徴とする撮像装置の制御方法。
【請求項３１】
光を電荷に変換する光電変換手段を含む画素と、
第１の変化率で変化する第１の参照信号と前記第１の変化率とは異なる第２の変化率で変化する第２の参照信号を生成する生成手段と、
前記画素の出力信号をアナログからデジタルに変換するアナログデジタル変換手段とを有する撮像装置の制御方法であって、
前記第１の参照信号と前記第２の参照信号は、相互に変化方向が逆であり、
第１の期間では、前記生成手段は、前記第２の参照信号を生成し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第１のデジタル値を生成し、
第２の期間では、前記生成手段は、前記第１の参照信号を生成し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第２のデジタル値を生成し、
前記アナログデジタル変換手段は、
前記第２の期間では、前記第１の参照信号の発生開始から前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号との大小関係が逆転するまでカウントし、
前記第１の期間では、前記第１の期間における前記第２の参照信号と前記第２の期間における前記第１の参照信号との交点から、前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号との大小関係が逆転するまでカウントすることを特徴とする撮像装置の制御方法。
【請求項３２】
光を電荷に変換する光電変換手段を含む画素と、
第１の変化率で変化する第１の参照信号と前記第１の変化率より大きい第２の変化率で変化する第２の参照信号と判定信号とを生成する生成手段と、
前記画素の出力信号をアナログからデジタルに変換するアナログデジタル変換手段とを有する撮像装置の制御方法であって、
第１の期間では、前記生成手段は、第１の信号線を介して前記アナログデジタル変換手段に前記第１の参照信号を出力し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第１のデジタル値を生成し、
第２の期間では、前記生成手段は、第２の信号線を介して前記アナログデジタル変換手段に前記第２の参照信号を出力し、前記アナログデジタル変換手段は、前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第２のデジタル値を生成し、
前記第１の期間の後の第３の期間では、前記生成手段は、前記第１の信号線を介して前記アナログデジタル変換手段に前記判定信号を出力し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と判定信号とを比較し、
前記第３の期間の後の第４の期間では、前記生成手段は、前記第２の参照信号を生成し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より大きい場合、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第３のデジタル値を生成し、
前記第３の期間の後の第５の期間では、前記生成手段は、前記第１の参照信号を生成し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が判定信号より小さい場合、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第４のデジタル値を生成し、
前記生成手段は、前記第１の期間では、前記第１の信号線を介して前記アナログデジタル変換手段に前記第１の参照信号を出力し、その後、前記第１の参照信号の終了レベルを維持することを特徴とする撮像装置の制御方法。
【請求項３３】
光を電荷に変換する光電変換手段を含む画素と、
第１の変化率で変化する第１の参照信号と前記第１の変化率とは異なる第２の変化率で変化する第２の参照信号を生成する生成手段と、
前記画素の出力信号をアナログからデジタルに変換するアナログデジタル変換手段とを有する撮像装置の制御方法であって、
第１の期間では、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と判定信号とを比較し、
前記第１の期間の後の第２の期間では、前記生成手段は、前記第２の参照信号を生成し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より大きい場合、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第１のデジタル値を生成し、
前記第１の期間の後の第３の期間では、前記生成手段は、前記第１の参照信号を生成し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が判定信号より小さい場合、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第２のデジタル値を生成し、
前記生成手段は、温度に応じて、前記第１の期間における前記判定信号の発生終了から前記第３の期間における前記第１の参照信号の発生開始までの期間を変えることを特徴とする撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置および撮像装置の制御方法に関する。
【背景技術】
【０００２】
撮像素子を用いて撮像し、撮像画像をデジタルデータとして保存することができる撮像装置が知られている。撮像素子としては、ＸＹアドレス方式で各画素信号を読み出すＣＭＯＳ（Complementary Metal Oxide Semiconductor）型イメージセンサ（以下ＣＭＯＳセンサという）がある。ＣＭＯＳセンサの画素回路は、フォトダイオードの電荷をソースフォロワ回路によって信号線の電位に変換して出力する。ＣＭＯＳセンサは、画素の選択を行単位で順次行い、選択行における各列の画素信号をアナログデジタル（ＡＤ）変換し、画像信号として出力する。
【０００３】
ＣＭＯＳセンサに設けられるスロープ型ＡＤ変換回路は、画像信号とランプ波状の参照信号を比較する比較器とカウンタを有し、カウンタは、比較器の比較結果に応じてカウントすることで、画素信号をアナログからデジタルに変換する。また、低照度部の画素信号には変化率の小さい参照信号を用いたアナログデジタル変換を実施し、高照度部の画素信号には変化率が大きい参照信号を用いたアナログデジタル変換を実施する（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１６４２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、変化率の小さい参照信号と変化率が大きい参照信号の両方を用いると、アナログデジタル変換時間が長くなり、フレームレートが低下する課題がある。
【０００６】
本発明の目的は、広いダイナミックレンジと高い解像精度を実現しつつ、フレームレートを向上させたアナログデジタル変換を行うことができる撮像装置および撮像装置の制御方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の撮像装置は、光を電荷に変換する光電変換手段を含む画素と、第１の変化率で変化する第１の参照信号と前記第１の変化率とは異なる第２の変化率で変化する第２の参照信号を生成する生成手段と、前記画素の出力信号をアナログからデジタルに変換するアナログデジタル変換手段とを有し、第１の期間では、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と判定信号とを比較し、前記第１の期間の開始時から第１の時間後の第２の期間では、前記生成手段は、前記第２の参照信号を生成し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より大きい場合、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第２の参照信号とを比較し、カウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第１のデジタル値を生成し、前記第１の期間の開始時から前記第１の時間より長い第２の時間後の第３の期間では、前記生成手段は、前記第１の参照信号を生成し、前記アナログデジタル変換手段は、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が判定信号より小さい場合、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第１の参照信号とを比較し、カウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第２のデジタル値を生成する。
【発明の効果】
【０００８】
本発明によれば、広いダイナミックレンジと高い解像精度を実現しつつ、フレームレートを向上させたアナログデジタル変換を行うことができる。
【図面の簡単な説明】
【０００９】
【図１】撮像システムの構成例を示す図である。
【図２】撮像素子の構成例を示す図である。
【図３】画素の構成例を示す図である。
【図４】列信号処理部の構成例を示す図である。
【図５】列信号処理部の制御方法を示すタイミングチャートである。
【図６】列信号処理部の制御方法を示すタイミングチャートである。
【図７】列信号処理部の制御方法を示すタイミングチャートである。
【図８】撮像素子の基板の構成例を示す図である。
【図９】列信号処理部の制御方法を示すタイミングチャートである。
【図１０】列信号処理部の制御方法を示すタイミングチャートである。
【図１１】レベル演算部の構成例を示す図である。
【図１２】カウンタ回路の構成例を示す図である。
【図１３】撮像素子の撮像動作を説明する図である。
【図１４】列信号処理部の制御方法を示すタイミングチャートである。
【図１５】列信号処理部の構成例を示す図である。
【図１６】列信号処理部の制御方法を示すタイミングチャートである。
【図１７】列信号処理部の制御方法を示すタイミングチャートである。
【図１８】列信号処理部の制御方法を示すタイミングチャートである。
【図１９】列信号処理部の制御方法を示すタイミングチャートである。
【図２０】列信号処理部の制御方法を示すタイミングチャートである。
【図２１】撮像システムの制御方法を示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下に説明する実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施形態に限定されるものではない。
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態による撮像システム１０の構成例を示す図である。撮像システム１０は、光学系１１と、撮像素子１２と、信号処理部１３と、圧縮伸張部１４と、同期制御部１５と、操作部１６と、画像表示部１７と、画像記録部１８とを有する。
【００１２】
光学系１１は、レンズ、レンズ駆動機構、メカニカルシャッタ機構、および絞り機構などを有する。光学系１１の可動部は、同期制御部１５からの制御信号に基づいて駆動される。
【００１３】
撮像素子１２は、例えばＸＹアドレス方式のＣＭＯＳセンサであり、同期制御部１５からの制御信号により撮像動作を実施する撮像装置である。そして、撮像素子１２は、アナログデジタル変換回路により画像信号をアナログからデジタルに変換し、デジタルの画像信号を信号処理部１３に出力する。撮像素子１２の詳細については、後述する。
【００１４】
信号処理部１３は、同期制御部１５の制御の下で、撮像素子１２から入力されるデジタルの画像信号に対して、信号処理、ＡＦ（Auto Focus）およびＡＥ（Auto Exposure）等の制御情報の検出を実施する。そして、信号処理部１３は、信号処理された画像信号や制御情報を同期制御部１５に出力する。
【００１５】
圧縮伸張部１４は、同期制御部１５の制御の下で、画像信号の圧縮符号化処理を実施したり、静止画像の符号化データの伸張復号化処理を実施する。また、圧縮伸張部１４は、動画像の圧縮符号化／伸張復号化処理を実施してもよい。
【００１６】
同期制御部１５は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、およびＲＡＭ（Random Access Memory）などを有するマイクロコントローラである。同期制御部１５は、ＲＯＭなどに記憶されたプログラムを実行することにより、この撮像システム１０の各部を統括的に制御する。
【００１７】
操作部１６は、例えばシャッタレリーズボタンなどの各種操作部材を有し、ユーザによる入力操作に応じた制御信号を同期制御部１５に出力する。画像表示部１７は、画像信号をＬＣＤ（Liquid Crystal Display）などの表示デバイスに供給して画像を表示させる。画像記録部１８は、例えば、可搬型の記録媒体に対して、圧縮符号化された画像データファイルを記憶する。
【００１８】
次に、撮像システム１０の動作について説明する。静止画像の撮像前には、撮像素子１２は、画像信号を信号処理部１３に順次供給する。信号処理部１３は、撮像素子１２からの画像信号に対して信号処理を施し、カメラスルー画像の信号として、同期制御部１５を通じて画像表示部１７に供給する。画像表示部１７は、カメラスルー画像を表示し、ユーザは表示画像を見て画角合わせを行うことが可能となる。
【００１９】
この状態で、操作部１６のシャッタレリーズボタンが押下されると、撮像素子１２は、同期制御部１５の制御により、１フレーム分の画像信号を信号処理部１３に出力する。信号処理部１３は、１フレーム分の画像信号に信号処理を施し、処理後の画像信号を圧縮伸張部１４に供給する。圧縮伸張部１４は、入力された画像信号を圧縮符号化することにより符号化データを生成し、その生成した符号化データを同期制御部１５を通じて画像記録部１８に供給する。画像記録部１８は、符号化データを静止画像のデータファイルとして記録する。
【００２０】
次に、画像記録部１８に記録された静止画像のデータファイルを再生する処理を説明する。同期制御部１５は、操作部１６からの操作入力に応じて、選択されたデータファイルを画像記録部１８から読み出し、データファイルを圧縮伸張部１４に供給する。圧縮伸張部１４は、データファイルに対して伸張復号化処理を行うことにより画像信号を生成し、画像信号を同期制御部１５を介して画像表示部１７に供給する。画像表示部１７は、静止画像を表示する。
【００２１】
次に、動画像を記録する処理を説明する。撮像素子１２は、動画像の画像信号を信号処理部１３に出力する。信号処理部１３は、動画像の画像信号を処理して圧縮伸張部１４に出力する。圧縮伸張部１４は、動画像の画像信号に対して圧縮符号化処理を施し、動画像の符号化データを生成して画像記録部１８に出力する。画像記録部１８は、動画像の符号化データを動画像のデータファイルとして記録する。
【００２２】
次に、画像記録部１８に記録された動画像のデータファイルを再生する処理を説明する。同期制御部１５は、操作部１６からの操作入力に応じて、選択された動画像のデータファイルを画像記録部１８から読み出し、動画像のデータファイルを圧縮伸張部１４に供給する。圧縮伸張部１４は、動画像のデータファイルに対して伸張復号化処理を行うことにより動画像の画像信号を生成し、動画像の画像信号を同期制御部１５を介して画像表示部１７に供給する。画像表示部１７は、動画像を表示する。
【００２３】
図２は、図１の撮像素子１２の構成例を示す図である。撮像素子１２は、画素領域２０１と、垂直走査部２０２と、複数の列信号処理部２０３と、水平走査部２０７と、出力部２０９と、タイミング部２１１とを有する。
【００２４】
画素領域２０１は、２次元行列状に配列された複数の画素２００を有する。複数の画素２００の各々は、Ｐ１１〜Ｐ８６で示すように、水平方向および垂直方向に行列状に配列されている。１行目の画素２００は、Ｐ１１〜Ｐ１６で表される。８行目の画素２００は、Ｐ８１〜Ｐ８６で表される。図２では、６×８配列（８行６列）の画素２００の例を説明するが、画素２００は、この数に限定されるものではない。複数の画素２００は、奇数行にはＲ（赤）フィルタとＧ（緑）フィルタが交互に配置され、偶数行にはＧ（緑）フィルタとＢ（青）フィルタが交互に配置される２×２配列の色フィルタを有する。
【００２５】
垂直走査部２０２は、画素２００の配列を１行ずつ選択し、選択した行の画素２００のリセット動作や読み出し動作を制御する。画素制御線２２１は、画素２００の行毎に共通に接続される。垂直走査部２０２は、画素制御線２２１を介して、行単位で、画素２００に制御信号を伝達する。
【００２６】
列信号線２３１は、画素２００の列毎に共通に接続される。各列の画素２００は、画素制御線２２１により選択された場合には、画素信号をそれぞれ対応する列信号線２３１に出力する。
【００２７】
列信号処理部２０３は、それぞれ対応する列信号線２３１毎に設けられる。各列の列信号処理部２０３は、各列の列信号線２３１を通して、行単位の画素信号を入力し、画素信号をアナログからデジタルに変換する。
【００２８】
水平走査部２０７は、各列の列選択線２５１を介して、各列の列信号処理部２０３を順次選択する。各列の列信号処理部２０３は、選択された場合には、記憶されているデジタルの画素信号を、出力線２６１を介して出力部２０９に出力する。出力部２０９は、行単位のデジタルの画素信号を信号処理部１３へ出力する。
【００２９】
タイミング部２１１は、同期制御部１５からの制御信号に基づいて、撮像素子１２の各部の動作に必要な各種のクロック信号や制御信号などを出力する。制御線２７１、２８１および２８５は、それぞれ、垂直走査部２０２、列信号処理部２０３および水平走査部２０７に対して、タイミング部２１１からクロック信号や制御信号などを出力するための制御線である。
【００３０】
図３は、図２の画素２００の構成例を示す回路図である。画素２００は、画素制御線２２１と列信号線２３１に接続される。画素制御線２２１は、リセット制御線ｐＲ、転送制御線ｐＴ、および選択線ｐＳＥＬを有する。画素制御線２２１は、垂直走査部２０２に接続され、各行の画素２００に共通して接続され、同一行の画素２００を同時に制御する。列信号線２３１は、負荷トランジスタＴｌｏｄに接続され、各列の画素２００に共通して接続される。
【００３１】
画素２００は、光電変換素子Ｄ１と、転送トランジスタＴ１と、フローティングディフュージョン容量（ＦＤ容量）Ｃｆｄと、リセットトランジスタＴ２と、増幅トランジスタＴｄｒｖと、選択トランジスタＴ３とを有する。
【００３２】
光電変換素子Ｄ１は、光を電荷に変換すると共に、変換された電荷を蓄積するフォトダイオードである。光電変換素子Ｄ１は、ＰＮ接合のＰ側が接地され、Ｎ側が転送トランジスタＴ１のソースに接続されている。
【００３３】
転送トランジスタ（転送スイッチ）Ｔ１は、ゲートが転送制御線ｐＴに接続され、ドレインがＦＤ容量Ｃｆｄのノード３０１に接続され、光電変換素子Ｄ１の電荷をＦＤ容量Ｃｆｄに転送する。ＦＤ容量Ｃｆｄは、ノード３０１と接地ノードとの間に接続され、光電変換素子Ｄ１から転送された電荷を蓄積し、電荷を電圧に変換する。
【００３４】
リセットトランジスタ（リセットスイッチ）Ｔ２は、ゲートがリセット制御線ｐＲに接続され、ドレインが電源電圧Ｖｄｄのノードに接続され、ソースがＦＤ容量Ｃｆｄのノード３０１に接続され、ノード３０１の電位を電源電圧Ｖｄｄにリセットする。
【００３５】
増幅トランジスタ（増幅部）Ｔｄｒｖは、画素内アンプを構成するトランジスタであり、ゲートがＦＤ容量Ｃｆｄのノード３０１に接続され、ドレインが電源電圧Ｖｄｄのノードに接続され、ソースが選択トランジスタＴ３のドレインに接続される。増幅トランジスタＴｄｒｖは、ＦＤ容量Ｃｆｄのノード３０１の電圧に応じた電圧を出力する。
【００３６】
選択トランジスタ（選択スイッチ）Ｔ３は、ゲートが選択線ｐＳＥＬに接続され、ソースが列信号線２３１に接続され、増幅トランジスタＴｄｒｖの出力信号を画素２００の出力信号として、列信号線２３１に出力する。
【００３７】
負荷トランジスタＴｌｏｄは、ソースとゲートが接地ノードに接続され、ドレインが列信号線２３１に接続されている。負荷トランジスタＴｌｏｄは、列信号線２３１毎に設けられる。負荷トランジスタＴｌｏｄは、増幅トランジスタＴｄｒｖとともに、画素内アンプとなるソースフォロア回路を構成している。通常、画素２００の信号を出力する時は、負荷トランジスタＴｌｏｄをゲート接地の定電流源として動作させる。
【００３８】
増幅トランジスタＴｄｒｖおよび負荷トランジスタＴｌｏｄ以外のトランジスタは、スイッチとして働き、ゲートに接続されている制御線がハイレベルの時に導通（オン）し、ローレベルの時に遮断（オフ）する。
【００３９】
図４は、図２の列信号処理部２０３の構成例を示す図である。列信号処理部２０３は、スイッチ回路４０１と、比較器４０２と、カウンタ回路４０３と、ラッチ回路４０４と、演算回路４０５とを有する。
【００４０】
図２のタイミング部２１１は、ランプ波信号線Ｖｒｍｐ１に対して、図５の時間と共に変化するランプ波の参照信号Ｇ１または判定信号Ｖｊｄを出力する。また、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ４に対して、図５の時間と共に変化するランプ波の参照信号Ｇ４を出力する。
【００４１】
比較器４０２の第１の入力端子は、列信号線２３１に接続される。スイッチ回路４０１は、スイッチ制御線ｐＳｗＲおよびｐＳｗＣの信号に応じて、ランプ波信号線Ｖｒｍｐ１またはＶｒｍｐ４を比較器４０２の第２の入力端子に接続する。
【００４２】
比較器４０２は、列信号線２３１の信号Ｖｓｉｇ（図５）とスイッチ回路４０１の出力信号とを比較し、比較結果信号をカウンタ回路４０３およびスイッチ制御線ｐＳｗＣに出力する。比較器４０２は、列信号線２３１の信号Ｖｓｉｇとスイッチ回路４０１の出力信号の大小関係が逆転した時に、比較結果信号をハイレベルからローレベルに反転させる。
【００４３】
タイミング部２１１は、カウンタ制御線ｐＣＮＴにクロック信号を供給する。カウンタ回路４０３は、カウンタ制御線ｐＣＮＴから供給されるクロック信号を基に、比較器４０２の比較の結果に応じてカウントを行う。カウンタ回路４０３は、参照信号Ｇ１またはＧ４のレベル変化開始に合わせてカウント動作を開始し、比較器４０２からの比較結果信号が反転すると、その時のカウント値を出力する。このときのカウント値は、列信号線２３１のアナログ信号Ｖｓｉｇをデジタルに変換した値である。ラッチ回路４０４は、カウンタ回路４０３が出力するカウント値を一時的に保持するとともに、ラッチ制御線ｐＬＴＣの信号に応じて、保持しているカウント値を出力する。
【００４４】
演算回路４０５は、演算制御線ｐＣＡＬの信号に応じて、ラッチ回路４０４が出力するカウント値を画素２００のデジタル信号として記憶するとともに、後述する信号処理を実施する。また、演算回路４０５は、列選択線２５１の信号に応じて、記憶している画素２００のデジタル信号を、出力線２６１に出力する。
【００４５】
上記の比較器４０２、カウンタ回路４０３およびラッチ回路４０４は、アナログデジタル変換回路を構成する。制御線２８１は、ランプ波信号線Ｖｒｍｐ１，Ｖｒｍｐ４、スイッチ制御線ｐＳｗＲ、カウンタ制御線ｐＣＮＴ、ラッチ制御線ｐＬＴＣおよび演算制御線ｐＣＡＬを有する。
【００４６】
図５は、基本技術による列信号処理部２０３の制御方法を示すタイミングチャートである。信号Ｖｓｉｇは、列信号線２３１の画素信号である。信号Ｖｒｍｐは、スイッチ回路４０１が比較器４０２の第２の入力端子に出力する信号である。比較器４０２は、信号ＶｓｉｇおよびＶｒｍｐを比較する。図５では、Ｖ方向は、信号ＶｓｉｇおよびＶｒｍｐの電位を表し、ｔ方向は、時間経過を表している。
【００４７】
画素信号Ｖｓｉｇは、画素２００のリセット解除に基づくＮ信号Ｖｎと、画素２００の光電変換に基づくＳ信号ＶｓｉｇＬ，ＶｓｉｇＨを有する。Ｓ信号ＶｓｉｇＬは、光電変換素子Ｄ１により変換された電荷に基づく低照度時の画素２００の出力信号である。Ｓ信号ＶｓｉｇＨは、光電変換素子Ｄ１により変換された電荷に基づく高照度時の画素２００の出力信号である。
【００４８】
信号Ｖｒｍｐは、参照信号Ｇ１，Ｇ４と、判定信号Ｖｊｄとを有する。参照信号Ｇ１は、第１の変化率（傾き）で変化する。参照信号Ｇ４は、第２の変化率で変化する。第２の変化率は、第１の変化率とは異なり、例えば、第１の変化率の４倍（係数倍）である。参照信号Ｇ１と参照信号Ｇ４は、相互に変化方向が同じである。ランプ波信号線Ｖｒｍｐ１には、参照信号Ｇ１と判定信号Ｖｊｄが供給される。ランプ波信号線Ｖｒｍｐ４には、参照信号Ｇ４が供給される。
【００４９】
以下、列信号処理部２０３の制御方法を説明する。光電変換素子Ｄ１は、光電変換により光を電荷に変換して蓄積する。まず、スイッチ回路４０１は、スイッチ制御線ｐＳｗＲによるタイミング部２１１からの制御により、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。
【００５０】
期間ｔ１の前では、リセットトランジスタＴ２は、ＦＤ容量Ｃｆｄのノード３０１をリセットする。期間ｔ１以降では、リセットトランジスタＴ２は、ＦＤ容量Ｃｆｄのノード３０１のリセットを解除する。すると、画素２００は、リセット解除に基づくＮ信号Ｖｎを列信号線２３１に出力する。Ｎ信号Ｖｎは、画素２００のリセット解除に基づく画素２００の出力信号である。
【００５１】
期間ｔ２では、タイミング部２１１は、参照信号Ｇ１を生成し、ランプ波信号線Ｖｒｍｐ１を介して、参照信号Ｇ１を比較器４０２の第２の入力端子に出力し、その後、ランプ波信号線Ｖｒｍｐ１のレベルを参照信号Ｇ１の開始レベルに戻す。カウンタ回路４０３は、タイミング部２１１の制御により、参照信号Ｇ１の発生開始時に、カウント値のカウントを開始する。比較器４０２は、Ｎ信号Ｖｎと参照信号Ｇ１を比較し、Ｎ信号Ｖｎと参照信号Ｇ１との大小関係が逆転すると、比較結果信号をハイレベルからローレベルに反転させる。
【００５２】
カウンタ回路４０３は、比較器４０２の比較結果信号が反転すると、カウント値のカウントを終了し、そのカウント値ｃｎ１をラッチ回路４０４に出力する。カウンタ回路４０３は、期間ｔｎ１で、カウントを行い、カウント値ｃｎ１をラッチ回路４０４に出力する。ラッチ回路４０４は、カウント値ｃｎ１を演算回路４０５に出力する。演算回路４０５は、カウント値ｃｎ１を記憶する。カウント値ｃｎ１は、参照信号Ｇ１を用いて、Ｎ信号Ｖｎをアナログからデジタルに変換したデジタル値として生成される。
【００５３】
次に、スイッチ回路４０１は、スイッチ制御線ｐＳｗＲによるタイミング部２１１からの制御により、ランプ波信号線Ｖｒｍｐ４を比較器４０２の第２の入力端子に接続する。期間ｔ３では、タイミング部２１１は、参照信号Ｇ４を生成し、ランプ波信号線Ｖｒｍｐ４を介して、参照信号Ｇ４を比較器４０２の第２の入力端子に出力する。カウンタ回路４０３は、タイミング部２１１の制御により、参照信号Ｇ４の発生開始時に、カウント値のカウントを開始する。比較器４０２は、Ｎ信号Ｖｎと参照信号Ｇ４を比較し、Ｎ信号Ｖｎと参照信号Ｇ４との大小関係が逆転すると、比較結果信号をハイレベルからローレベルに反転させる。
【００５４】
カウンタ回路４０３は、比較器４０２の比較結果信号が反転すると、カウント値のカウントを終了し、そのカウント値ｃｎ４をラッチ回路４０４に出力する。カウンタ回路４０３は、期間ｔｎ４で、カウントを行い、カウント値ｃｎ４をラッチ回路４０４に出力する。ラッチ回路４０４は、カウント値ｃｎ４を演算回路４０５に出力する。演算回路４０５は、カウント値ｃｎ４を記憶する。カウント値ｃｎ４は、参照信号Ｇ４を用いて、Ｎ信号Ｖｎをアナログからデジタルに変換したデジタル値として生成される。
【００５５】
期間ｔ４の開始時では、転送トランジスタＴ１は、光電変換素子Ｄ１により変換された電荷をＦＤ容量Ｃｆｄに転送する。すると、画素２００は、光電変換素子Ｄ１の光電変換に基づくＳ信号ＶｓｉｇＬまたはＶｓｉｇＨを列信号線２３１に出力する。Ｓ信号ＶｓｉｇＬは、低照度時の画素信号である。Ｓ信号ＶｓｉｇＨは、高照度時の画素信号である。スイッチ回路４０１は、スイッチ制御線ｐＳｗＲによるタイミング部２１１からの制御により、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。
【００５６】
まず、低照度時の場合の期間ｔ４〜ｔ７の処理を説明する。低照度時には、画素２００は、Ｓ信号ＶｓｉｇＬを出力する。期間ｔ６では、タイミング部２１１は、一定レベルの判定信号Ｖｊｄを比較器４０２の第２の入力端子に出力する。比較器４０２は、Ｓ信号ＶｓｉｇＬが判定信号Ｖｊｄより小さいので、スイッチ制御線ｐＳｗＣにローレベルを出力する。
【００５７】
期間ｔ７では、タイミング部２１１は、参照信号Ｇ１およびＧ４のレベルを変化させ、参照信号Ｇ１をランプ波信号線Ｖｒｍｐ１に出力し、参照信号Ｇ４をランプ波信号線Ｖｒｍｐ４に出力する。スイッチ回路４０１は、スイッチ制御線ｐＳｗＣがローレベルであるので、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。カウンタ回路４０３は、タイミング部２１１の制御により、参照信号Ｇ１のレベル変化の開始時に、カウント値のカウントを開始する。比較器４０２は、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１を比較し、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１との大小関係が逆転すると、比較結果信号をハイレベルからローレベルに反転させる。
【００５８】
カウンタ回路４０３は、比較器４０２の比較結果信号が反転すると、カウント値のカウントを終了し、そのカウント値ｃｓ１をラッチ回路４０４に出力する。カウンタ回路４０３は、期間ｔｓ１で、カウントを行い、カウント値ｃｓ１をラッチ回路４０４に出力する。ラッチ回路４０４は、カウント値ｃｓ１を演算回路４０５に出力する。演算回路４０５は、カウント値ｃｓ１を記憶する。カウント値ｃｓ１は、参照信号Ｇ１を用いて、Ｓ信号ＶｓｉｇＬをアナログからデジタルに変換したデジタル値である。そして、演算回路４０５は、カウント値ｃｓ１からカウント値ｃｎ１を減算した減算結果を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【００５９】
次に、高照度時の場合の期間ｔ４〜ｔ７の処理を説明する。高照度時には、画素２００は、Ｓ信号ＶｓｉｇＨを出力する。期間ｔ６では、タイミング部２１１は、一定レベルの判定信号Ｖｊｄを比較器４０２の第２の入力端子に出力する。比較器４０２は、Ｓ信号ＶｓｉｇＨが判定信号Ｖｊｄより大きいので、スイッチ制御線ｐＳｗＣにハイレベルを出力する。
【００６０】
期間ｔ７では、タイミング部２１１は、参照信号Ｇ１およびＧ４のレベルを変化させ、参照信号Ｇ１をランプ波信号線Ｖｒｍｐ１に出力し、参照信号Ｇ４をランプ波信号線Ｖｒｍｐ４に出力する。スイッチ回路４０１は、スイッチ制御線ｐＳｗＣがハイレベルであるので、ランプ波信号線Ｖｒｍｐ４を比較器４０２の第２の入力端子に接続する。カウンタ回路４０３は、タイミング部２１１の制御により、参照信号Ｇ４のレベル変化の開始時に、カウント値のカウントを開始する。比較器４０２は、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４を比較し、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４との大小関係が逆転すると、比較結果信号をハイレベルからローレベルに反転させる。
【００６１】
カウンタ回路４０３は、比較器４０２の比較結果信号が反転すると、カウント値のカウントを終了し、そのカウント値ｃｓ４をラッチ回路４０４に出力する。カウンタ回路４０３は、期間ｔｓ４で、カウントを行い、カウント値ｃｓ４をラッチ回路４０４に出力する。ラッチ回路４０４は、カウント値ｃｓ４を演算回路４０５に出力する。演算回路４０５は、カウント値ｃｓ４を記憶する。カウント値ｃｓ４は、参照信号Ｇ４を用いて、Ｓ信号ＶｓｉｇＨをアナログからデジタルに変換したデジタル値である。そして、演算回路４０５は、カウント値ｃｓ４からカウント値ｃｎ４を減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。参照信号Ｇ４の変化率は参照信号Ｇ１の変化率の４倍であるため、演算回路４０５は、上記の４倍の演算を行う。
【００６２】
上記の処理により、列信号処理部２０３は、画素２００の画素信号をアナログからデジタルに変換することができる。なお、比較器４０２は、信号Ｖｒｍｐのレベルが変化する期間ｔ５において、Ｓ信号と信号Ｖｒｍｐを比較し、Ｓ信号のレベルを判定してもよい。
【００６３】
次に、図５の制御方法の課題について説明する。図５では、説明の簡単のため、参照信号Ｇ１およびＧ４等は、レベル変化期間終了後すぐにレベル変化開始前の初期レベルに戻っている。しかしながら、実際の回路動作においては、急峻な電圧変化に対して、必要な電流の増減が追いつかないことがある。例えば、参照信号Ｇ１，Ｇ４の変化率に最適化された電流電圧の時定数を持つ回路では、それより急峻なレベル変化に対して、しばしば波形がなまるという現象が発生する。そこで、参照信号Ｇ１およびＧ４は、レベル変化開始前の初期レベル（初期電圧）に戻るための復帰期間が必要になる。
【００６４】
図６（ａ）は、図５に対して、参照信号Ｇ１およびＧ４になまりが発生した場合のタイミングチャートである。図６（ａ）の参照信号Ｇ１およびＧ４は、図５の参照信号Ｇ１およびＧ４に対してなまりが発生している。図６（ｂ）は、ランプ波信号線Ｖｒｍｐ１の信号の波形を示す図である。図６（ｃ）は、ランプ波信号線Ｖｒｍｐ４の信号の波形を示す図である。図６（ｄ）は、図６（ａ）の信号Ｖｓｉｇの波形を示す図である。
【００６５】
期間ｔ７の後、期間ｔ９では、リセットトランジスタＴ２は、オンし、ＦＤ容量Ｃｆｄをリセットする。すると、画素信号Ｖｓｉｇは、リセットされる。その後、期間ｔ１０、ｔ１１およびｔ１２では、それぞれ、次の行について、上記の期間ｔ１、ｔ２およびｔ３と同じ動作が行われる。期間ＴｈｄＡは、ある行の信号をアナログデジタルデジタル変換する期間となる。
【００６６】
図６（ｂ）では、参照信号Ｇ１および判定信号Ｖｊｄの発生期間後の波形のなまりｄｕｌｌ１を表す。図６（ｃ）では、参照信号Ｇ４の発生期間後の波形のなまりｄｕｌｌ４を表す。期間ｔ７の参照信号Ｇ４は、期間ｔ７の参照信号Ｇ１の４倍のレベルまで上昇するので、波形のなまりｄｕｌｌ４が初期レベルに戻るまでの期間が長くなる。そのため、図６（ｄ）では、Ｎ信号Ｖｎの発生期間が長くなってしまう。これにより、期間ｔ７の参照信号Ｇ４の波形のなまりｄｕｌｌ４が、フレームレートの低下の要因となっていることがわかる。
【００６７】
次に、上記の課題を解決するための手段について説明する。図６（ｂ）では、タイミング部２１１は、判定信号Ｖｊｄのなまりｄｕｌｌ１が初期レベルに低下した後でなければ、参照信号Ｇ１を発生させることができない。このため、期間ｔ７では、参照信号Ｇ１と参照信号Ｇ４を同時かつ同じ期間発生させた場合、参照信号Ｇ４の波形のなまりｄｕｌｌ４が次の行の動作に影響を与えてしまう。
【００６８】
これに対して、期間ｔ３では、参照信号Ｇ４の発生レベルは小さく、参照信号Ｇ４のなまりｄｕｌｌ４が初期レベルに戻る期間が短い。そこで、図６（ｃ）のランプ波信号線Ｖｒｍｐ４では、期間ｔ３の参照信号Ｇ４の発生後、判定信号Ｖｊｄの発生期間直後であっても、期間ｔ７の参照信号Ｇ４を発生させることが可能であることがわかる。
【００６９】
図７は、本実施形態による列信号処理部２０３の制御方法を示すタイミングチャートである。参照信号Ｇ１およびＧ４等には、なまりが発生している。以下、図７が図６（ａ）と異なる点を説明する。期間ｔ１〜ｔ６では、列信号処理部２０３は、図５および図６（ａ）の期間ｔ１〜ｔ６と同じ処理を行う。
【００７０】
期間ｔ６の直後、期間ｔ８では、タイミング部２１１は、判定信号Ｖｊｄのなまりｄｕｌｌ１が初期レベルに低下するまで待たずに、参照信号Ｇ４を生成する。期間ｔ８の開始時刻は、期間ｔ７の開始時刻より早い。参照信号Ｇ４の発生期間ｔ８は、参照Ｇ１の発生期間ｔ７と同じ長さである。Ｓ信号ＶｓｉｇＨは、判定期間ｔ６の前に安定しているので、列信号処理部２０３は、期間ｔ８で、参照信号Ｇ４を用いたアナログデジタル変換を開始してもよい。
【００７１】
期間ｔ６では、比較器４０２は、画素信号（Ｓ信号）Ｖｓｉｇと判定信号Ｖｊｄとを比較する。期間ｔ６の直後、比較器４０２の比較結果にかかわらず、スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ４を比較器４０２の第２の入力端子に接続する。タイミング部２１１は、ランプ波信号線Ｖｒｍｐ４を介して、参照信号Ｇ４を比較器４０２の第２の入力端子に出力する。ランプ波信号線Ｖｒｍｐ４が比較器４０２に接続された時点で、比較器４０２の出力信号が反転していても、参照信号Ｇ４の開始レベルが、判定信号Ｖｊｄの一定レベルより小さいので、比較器４０２の出力信号の反転状態は解除される。
【００７２】
比較器４０２は、画素信号Ｖｓｉｇが判定信号Ｖｊｄより大きい場合には、スイッチ制御線ｐＳｗＣにハイレベルを出力する。その場合、カウンタ回路４０３は、タイミング部２１１の制御により、参照信号Ｇ４の発生開始時に、カウント値のカウントを開始する。比較器４０２は、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４の比較を継続し、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４との大小関係が逆転すると、比較結果信号をハイレベルからローレベルに反転させる。
【００７３】
カウンタ回路４０３は、比較器４０２の比較結果信号が反転すると、カウント値のカウントを終了し、そのカウント値ｃｓ４をラッチ回路４０４に出力する。カウンタ回路４０３は、期間ｔｓ４で、カウントを行い、カウント値ｃｓ４をラッチ回路４０４に出力する。ラッチ回路４０４は、カウント値ｃｓ４を演算回路４０５に出力する。演算回路４０５は、カウント値ｃｓ４を記憶する。そして、演算回路４０５は、カウント値ｃｓ４からカウント値ｃｎ４を減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。すなわち、演算回路４０５は、カウント値ｃｓ４とカウント値ｃｎ４との差分に対して４倍した値を演算し、その演算結果を画素２００の画素値として出力する。
【００７４】
比較器４０２は、画素信号Ｖｓｉｇが判定信号Ｖｊｄより小さい場合には、スイッチ制御線ｐＳｗＣにローレベルを出力する。その場合、スイッチ回路４０１は、期間ｔ７の開始時までに、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続し、カウンタ回路４０３は、リセットまたはプリセットを行い、ラッチ回路４０４は、リセットする。
【００７５】
期間ｔ７では、タイミング部２１１は、参照信号Ｇ１を生成し、ランプ波信号線Ｖｒｍｐ１を介して比較器４０２の第２の入力端子に参照信号Ｇ１を出力する。期間ｔ７の前において、参照信号Ｇ４がＳ信号ＶｓｉｇＬより大きくなり、比較器４０２の出力信号が反転した場合でも、参照信号Ｇ１の開始レベルが、Ｓ信号ＶｓｉｇＬより小さいので、期間ｔ７の開始時には、比較器４０２の出力信号の反転状態が解除される。カウンタ回路４０３は、タイミング部２１１の制御により、参照信号Ｇ１の発生開始時に、カウント値のカウントを開始する。比較器４０２は、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１を比較し、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１との大小関係が逆転すると、比較結果信号をハイレベルからローレベルに反転させる。
【００７６】
カウンタ回路４０３は、比較器４０２の比較結果信号が反転すると、カウント値のカウントを終了し、そのカウント値ｃｓ１をラッチ回路４０４に出力する。カウンタ回路４０３は、期間ｔｓ１で、カウントを行い、カウント値ｃｓ１をラッチ回路４０４に出力する。ラッチ回路４０４は、カウント値ｃｓ１を演算回路４０５に出力する。演算回路４０５は、カウント値ｃｓ１を記憶する。そして、演算回路４０５は、カウント値ｃｓ１からカウント値ｃｎ１を減算した減算結果を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。すなわち、演算回路４０５は、カウント値ｃｓ１とカウント値ｃｎ１との差分を演算し、その演算結果を画素２００の画素値として出力する。
【００７７】
上記では、判定期間ｔ６の直後に、列信号処理部２０３は、参照信号Ｇ４を用いたアナログデジタル変換を開始したが、これに限定されない。期間ｔ６の比較器４０２の比較後の列信号処理部２０３内の回路設定時間が短い場合には、期間ｔ６内で上記の設定が終了する。その場合、スイッチ回路４０１は、期間ｔ６の直後に、比較器４０２の出力信号に応じて、ランプ波信号線Ｖｒｍｐ１およびＶｒｍｐ４のいずれかを比較器４０２に接続してもよい。列信号処理部２０３内の回路設定は、カウンタ回路４０３のリセットまたはプリセット、ラッチ回路４０４のリセット等である。期間ｔ８は、期間ｔ６の開始時から第１の時間後の期間である。期間ｔ７は、期間ｔ６の開始時から第１の時間より長い第２の時間後の期間である。
【００７８】
その後、期間ｔ９では、図６（ａ）と同様に、リセットトランジスタＴ２は、オンし、ＦＤ容量Ｃｆｄをリセットし、画素信号Ｖｓｉｇは、リセットされる。その後、期間ｔ１０、ｔ１１およびｔ１２では、それぞれ、次の行について、上記の期間ｔ１、ｔ２およびｔ３と同じ動作が行われる。
【００７９】
図７の期間ｔ８の参照信号Ｇ４は、図６（ａ）の期間ｔ７の参照信号Ｇ４に対して、期間ΔｔＧ４だけ早く生成される。そのため、図７のアナログデジタル変換期間ＴｈｄＢは、次式のように、図６（ａ）のアナログデジタル変換期間ＴｈｄＡに対して、期間ΔｔＧ４だけ短くなることがわかる。
ＴｈｄＢ＝ＴｈｄＡ−ΔｔＧ４
【００８０】
図８（ａ）および（ｂ）は、撮像素子１２の基板の構成例を示す図である。図８（ａ）は、画素基板８０１と回路基板８０２を別々に構成した撮像素子１２を示す図である。撮像素子１２は、分離した画素基板８０１と回路基板８０２を有する。例えば、画素基板８０１は、図２の画素領域２０１を有し、回路基板８０２は、図２の垂直走査部２０２、列信号処理部２０３、水平走査部２０７、およびタイミング部２１１を有する。
【００８１】
ただし、画素２００に対して適切な電圧を供給する垂直走査部２０２内のドライバ部、列信号処理部２０３内のアナログ信号の比較を行う比較器４０２以前の回路は、画素基板８０１に配置してもよい。これにより、アナログ信号を扱う画素基板８０１とデジタル信号を扱う回路基板８０２を分けることで、それぞれ最適な回路設計とプロセス設計が可能となる。この場合、演算回路４０５は、回路基板８０２に配置される。
【００８２】
図８（ｂ）は、画素基板８０１と回路基板８０２を重ね合わせて積層構造とした撮像素子１２を示す図である。撮像素子１２は、積層された画素基板８０１と回路基板８０２を有する。これにより、信号伝達時間の低減や実装面積の削減といった効果を得ることができる。
【００８３】
以上説明したように、判定期間ｔ６の後かつ期間ｔ７の前の期間ｔ８の開始時に、列信号処理部２０３は、参照信号Ｇ４を用いたアナログデジタル変換を開始する。これにより、参照信号Ｇ４の波形のなまりｄｕｌｌ４による次の行の動作への影響を避けることができる。また、広いダイナミックレンジと高い解像精度のアナログデジタル変換が可能となるとともに、フレームレートを向上させることができる。
【００８４】
本実施形態では、参照信号Ｇ４の変化率が参照信号Ｇ１の４倍である場合を例にして説明したが、その他の倍率でもよい。例えば、参照信号Ｇ４の変化率が参照信号Ｇ１の変化率の２倍である場合、列信号処理部２０３は、参照信号Ｇ１を用いて、画素信号Ｖｓｉｇのダイナミックレンジの下部の１／２をアナログデジタル変換することになる。その時は、判定信号Ｖｊｄは、画素信号Ｖｓｉｇのダイナミックレンジの１／２のレベルに設定し、参照信号Ｇ１およびＧ４は、１：１の割合で分担してアナログデジタル変換することになる。
【００８５】
（第２の実施形態）
図９は、本発明の第２の実施形態の基本技術による列信号処理部２０３の制御方法を示すタイミングチャートである。図９では、参照信号Ｇ１およびＧ４等になまりがない場合を示す。本実施形態は、第１の実施形態に対して、撮像システム１０の基本的な構成と動作及び撮像素子１２の基本的な構成と動作が同様である。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００８６】
画素信号Ｖｓｉｇは、図５の画素信号Ｖｓｉｇと同じである。すなわち、画素２００が画素信号Ｖｓｉｇを出力する動作は、第１の実施形態と同じである。図９では、ランプ波信号線Ｖｒｍｐ１およびＶｒｍｐ４の信号波形を示す。
【００８７】
ランプ波信号線Ｖｒｍｐ１には、タイミング部２１１により、参照信号Ｇ１と判定信号Ｖｊｄが供給される。ランプ波信号線Ｖｒｍｐ４には、タイミング部２１１により、参照信号Ｇ４が供給される。参照信号Ｇ１は、第１の実施形態と同じく、第１の初期レベルから徐々に上昇する三角波である。参照信号Ｇ４は、第２の初期レベルから徐々に下降する三角波である。第２の初期レベルは、画素信号Ｖｓｉｇの振幅に対して十分大きいレベルである。参照信号Ｇ１と参照信号Ｇ４は、相互に変化方向が逆である。
【００８８】
期間ｔ２およびｔ７では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１の参照信号Ｇ１とランプ波信号線Ｖｒｍｐ４の参照信号Ｇ４を同時に発生させる。参照信号Ｇ１と参照信号Ｇ４の発生期間は、同じである。本実施形態では、参照信号Ｇ４の変化率の絶対値が参照信号Ｇ１の変化率の絶対値の４倍である例を説明する。
【００８９】
期間ｔ２では、スイッチ回路４０１は、スイッチ制御線ｐＳｗＲの制御により、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１を介して、参照信号Ｇ１を比較器４０２に出力する。比較器４０２は、Ｎ信号Ｖｎと参照信号Ｇ１を比較し、Ｎ信号Ｖｎと参照信号Ｇ１の大小関係が逆転すると、出力信号が反転する。カウンタ回路４０３は、比較器４０２の出力信号が反転するまでの期間ｔｎ１において、カウント値ｃｎ１をカウントする。演算回路４０５は、カウント値ｃｎ１を記憶する。期間ｔ２は、期間ｔ７と同じ長さである。期間ｔ２の終了後、タイミング部２１１は、参照信号Ｇ１の期間ｔ２の終了時のレベルを判定信号Ｖｊｄとして維持する。
【００９０】
期間ｔｎ１の後かつ参照信号Ｇ１およびＧ４の交点の前では、スイッチ回路４０１は、スイッチ制御線ｐＳｗＲの制御により、ランプ波信号線Ｖｒｍｐ４を比較器４０２の第２の入力端子に接続する。タイミング部２１１は、ランプ波信号線Ｖｒｍｐ４を介して、参照信号Ｇ４を比較器４０２に出力する。比較器４０２は、Ｎ信号Ｖｎと参照信号Ｇ４を比較し、Ｎ信号Ｖｎと参照信号Ｇ４の大小関係が逆転すると、出力信号が反転する。カウンタ回路４０３は、期間ｔｎ４のカウント値ｃｎ４をカウントする。その詳細は、後述する。演算回路４０５は、カウント値ｃｎ４を記憶する。
【００９１】
期間ｔ２の後、タイミング部２１１は、参照信号Ｇ４を第２の初期レベルに戻す。期間ｔ４の開始時では、転送トランジスタＴ１は、光電変換素子Ｄ１により変換された電荷をＦＤ容量Ｃｆｄに転送する。すると、画素２００は、光電変換素子Ｄ１の光電変換に基づくＳ信号ＶｓｉｇＬまたはＶｓｉｇＨを列信号線２３１に出力する。期間ｔ６の開始時には、スイッチ回路４０１は、スイッチ制御線ｐＳｗＲの制御により、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。
【００９２】
タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１を介して、判定信号Ｖｊｄを比較器４０２に出力する。期間ｔ６では、比較器４０２は、Ｓ信号ＶｓｉｇＬまたはＶｓｉｇＨと判定信号Ｖｊｄとを比較する。期間ｔ６の後、タイミング部２１１は、判定信号Ｖｊｄを第１の初期レベルに戻す。期間ｔ７では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１の参照信号Ｇ１とランプ波信号線Ｖｒｍｐ４の参照信号Ｇ４を生成する。
【００９３】
まず、低照度時の場合の期間ｔ６およびｔ７の処理を説明する。低照度時には、画素２００は、Ｓ信号ＶｓｉｇＬを出力する。期間ｔ６では、比較器４０２は、Ｓ信号ＶｓｉｇＬが判定信号Ｖｊｄより小さいので、スイッチ制御線ｐＳｗＣにローレベルを出力する。期間ｔ７では、スイッチ回路４０１は、スイッチ制御線ｐＳｗＣがローレベルであるので、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。カウンタ回路４０３は、タイミング部２１１の制御により、参照信号Ｇ１のレベル変化の開始時に、カウント値のカウントを開始する。比較器４０２は、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１を比較し、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１との大小関係が逆転すると、比較結果信号をハイレベルからローレベルに反転させる。
【００９４】
カウンタ回路４０３は、比較器４０２の比較結果信号が反転すると、カウント値のカウントを終了し、そのカウント値ｃｓ１をラッチ回路４０４に出力する。カウンタ回路４０３は、期間ｔｓ１で、カウントを行い、カウント値ｃｓ１をラッチ回路４０４に出力する。ラッチ回路４０４は、カウント値ｃｓ１を演算回路４０５に出力する。演算回路４０５は、カウント値ｃｓ１を記憶する。そして、演算回路４０５は、カウント値ｃｓ１からカウント値ｃｎ１を減算した減算結果を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【００９５】
次に、高照度時の場合の期間ｔ６およびｔ７の処理を説明する。高照度時には、画素２００は、Ｓ信号ＶｓｉｇＨを出力する。期間ｔ６では、比較器４０２は、Ｓ信号ＶｓｉｇＨが判定信号Ｖｊｄより大きいので、スイッチ制御線ｐＳｗＣにハイレベルを出力する。期間ｔ７では、スイッチ回路４０１は、スイッチ制御線ｐＳｗＣがハイレベルであるので、ランプ波信号線Ｖｒｍｐ４を比較器４０２の第２の入力端子に接続する。比較器４０２は、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４を比較し、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４との大小関係が逆転すると、比較結果信号をハイレベルからローレベルに反転させる。
【００９６】
カウンタ回路４０３は、期間ｔｓ４のカウント値ｃｓ４をラッチ回路４０４に出力する。その詳細は、後述する。ラッチ回路４０４は、カウント値ｃｓ４を演算回路４０５に出力する。演算回路４０５は、カウント値ｃｓ４を記憶する。そして、演算回路４０５は、カウント値ｃｓ４からカウント値ｃｎ４を減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【００９７】
図１０（ａ）は、図９に対して、参照信号Ｇ１およびＧ４等になまりが発生した場合のタイミングチャートである。図１０（ａ）の参照信号Ｇ１およびＧ４等は、図９の参照信号Ｇ１およびＧ４等に対してなまりが発生している。図１０（ｂ）は、ランプ波信号線Ｖｒｍｐ１の信号の波形を示す図である。図１０（ｃ）は、ランプ波信号線Ｖｒｍｐ４の信号の波形を示す図である。図１０（ｄ）は、図１０（ａ）の信号Ｖｓｉｇの波形を示す図である。以下、図１０（ａ）が図９と異なる点を説明する。
【００９８】
期間ｔ７の後、期間ｔ９では、リセットトランジスタＴ２は、オンし、ＦＤ容量Ｃｆｄをリセットする。すると、画素信号Ｖｓｉｇは、リセットされる。その後、期間ｔ１０およびｔ１１では、それぞれ、次の行について、上記の期間ｔ１およびｔ２と同じ動作が行われる。期間ＴｈｄＡは、ある行の信号をアナログデジタルデジタル変換する期間となる。
【００９９】
図１０（ｂ）では、参照信号Ｇ１および判定信号Ｖｊｄの発生期間後の波形のなまりｄｕｌｌ１を表す。図１０（ｃ）では、参照信号Ｇ４の発生期間後の波形のなまりｄｕｌｌ４を表す。参照信号Ｇ４は、参照信号Ｇ１の４倍のレベルまで上昇するので、波形のなまりｄｕｌｌ４が第２の初期レベルに戻るまでの期間が長くなる。そのため、図１０（ｄ）では、Ｎ信号Ｖｎの発生期間が長くなってしまう。これにより、期間ｔ７の参照信号Ｇ４の波形のなまりｄｕｌｌ４が、フレームレートの低下の要因となっていることがわかる。
【０１００】
図１１は、本実施形態によるレベル演算部２０３ｄの構成例を示す図である。レベル演算部２０３ｄは、図２のタイミング部２１１内に設けられる。レベル演算部２０３ｄは、比較器４０２ｄ、カウンタ回路４０３ｄ、ラッチ回路４０４ｄおよび演算回路４０５ｄを有する。比較器４０２ｄ、カウンタ回路４０３ｄ、ラッチ回路４０４ｄおよび演算回路４０５ｄは、それぞれ、図４の比較器４０２、カウンタ回路４０３、ラッチ回路４０４および演算回路４０５と同様の動作をする。
【０１０１】
比較器４０２ｄは、ランプ波信号線Ｖｒｍｐ１の参照信号Ｇ１とランプ波信号線Ｖｒｍｐ４の参照信号Ｇ４を比較し、図９の参照信号Ｇ１およびＧ４の交点において、出力信号が反転する。カウンタ回路４０３ｄは、カウンタ制御線ｐＣＮＴｄのクロック信号を基にカウント値をカウントし、比較器４０２ｄの出力信号が反転すると、カウント値のカウントを終了する。
【０１０２】
ラッチ回路４０４ｄは、ラッチ制御線ｐＬＴＣｄに接続され、カウンタ回路４０３ｄが出力するカウント値を一時的に保持する。これにより、レベル演算部２０３ｄは、図９の参照信号Ｇ１およびＧ４の交点のカウント値を検出することができる。演算回路４０５ｄは、演算制御線ｐＣＡＬｄに接続され、ラッチ回路４０４ｄが出力するカウント値を記憶するとともに、後述する演算処理を実施する。また、演算回路４０５ｄは、記憶しているカウント値や演算後のカウント値を、制御線ＤＣａｌｄに出力する。
【０１０３】
制御線２８１ｄは、ランプ波信号線Ｖｒｍｐ１、Ｖｒｍｐ４、カウンタ制御線ｐＣＮＴｄ、ラッチ制御線ｐＬＴＣｄおよび演算制御線ｐＣＡＬｄを有する。そして、制御線２８１ｄの各線は、制御線２８１の対応する各線に接続される。すなわち、制御線２８１ｄは、制御線２８１と共通の線である。制御線ＤＣａｌｄは、図４のカウンタ制御線ｐＣＮＴに接続される。演算回路４０５ｄのカウント値や演算後のカウント値は、図４のカウンタ回路４０３に出力される。
【０１０４】
次に、Ｎ信号Ｖｎのアナログデジタル変換に用いるプリセット値ｐｒ４ｎおよびＳ信号ＶｓｉｇＨのアナログデジタル変換に用いるプリセット値ｐｒ４ｓの求め方を説明する。まず、カウンタ回路４０３ｄがリセットされる。次に、タイミング部２１１は、図９の参照信号Ｇ１およびＧ４を同時に発生させるとともに、カウンタ回路４０３ｄにクロック信号を供給し、カウント回路４０３ｄは、カウントを開始する。比較器４０２ｄは、参照信号Ｇ１およびＧ４の交点において、出力信号が反転する。
【０１０５】
カウンタ回路４０３ｄは、比較器４０２ｄの出力信号が反転すると、参照信号Ｇ１およびＧ４の交点のカウント値を出力する。ラッチ回路４０４ｄは、参照信号Ｇ１およびＧ４の交点のカウント値を保持し、ラッチ制御線ｐＬＴＣｄの制御により出力する。これにより、レベル演算部２０３ｄは、参照信号Ｇ１およびＧ４の交点のカウント値を検出することができる。
【０１０６】
このとき、参照信号Ｇ１の発生開始から参照信号Ｇ１およびＧ４の交点までのカウント値ｃｐ１と、参照信号Ｇ４の発生開始から参照信号Ｇ１およびＧ４の交点までのカウント値ｃｐ４とは同じ値になる。演算回路４０５ｄは、カウント値ｃｐ１を４で除算して、ランプＧ４によるリセット信号ＶｎのＡＤ変換に用いるプリセット値ｐｒ４ｎとして記憶する。プリセット値ｐｒ４ｎは、図９の参照信号Ｇ４が参照信号Ｇ１との交点から第１の初期レベルまで変化するまでの期間のカウント値に相当する。カウンタ回路４０３が２進数で動作している場合、上記の４での除算は、カウント値ｃｐ１を下位方向へ２ビットシフトすることにより実現できる。
【０１０７】
また、演算回路４０５ｄは、上記のカウント値ｃｐ１を４で除算し、その除算結果に上記のカウント値ｃｐ４を加算した値を、プリセット値ｐｒ４ｓとして記憶する。すなわち、演算回路４０５ｄは、図９の参照信号Ｇ４が第２の初期レベルから参照信号Ｇ１との交点まで変化する期間のカウント値と、参照信号Ｇ４が参照信号Ｇ１との交点から第１の初期レベルまで変化するまでの期間のカウント値とを加算する。プリセット値ｐｒ４ｓは、参照信号Ｇ４が第２の初期レベルから第１の初期レベルまで変化する期間のカウント値に相当する。プリセット値ｐｒ４ｓは、参照信号Ｇ４を用いたＳ信号ＶｓｉｇＨのアナログデジタル変換に用いられる。
【０１０８】
図１２は、本実施形態による列信号処理部２０３のカウンタ回路４０３の構成例を示す図である。カウンタ回路４０３は、カウントＣ回路５０１、メモリ制御回路５０２、ｎ４メモリ５０３およびｓ４メモリ５０４を有し、カウンタ制御線ｐＣＮＴに接続される。カウントＣ回路５０１は、比較器４０２およびラッチ回路４０４に接続される。
【０１０９】
カウントＣ回路５０１は、通常のカウンタ回路の動作を実施する。すなわち、カウントＣ回路５０１は、参照信号Ｇ１またはＧ４のレベル変化開始に合わせてカウント動作を開始し、比較器４０２の出力信号が反転すると、その時のカウント値をラッチ回路４０４に出力する。また、カウントＣ回路５０１は、カウンタ制御線ｐＣＮＴの制御により、カウント動作の開始と停止、カウントのアップダウンの選択、カウントを開始するカウント値のプリセットを実施する。
【０１１０】
メモリ制御回路５０２は、カウンタ制御線ｐＣＮＴの制御により、ｎ４メモリ５０３およびｓ４メモリ５０４に対する書き込みと読み出し、カウントＣ回路５０１からのカウント値の取得、カウントＣ回路５０１へのカウントプリセット値の出力を制御する。また、メモリ制御回路５０２は、カウント値を演算することができる。
【０１１１】
ｎ４メモリ５０３は、プリセット値ｐｒ４ｎを記憶する。プリセット値ｐｒ４ｎは、参照信号Ｇ４を用いたＮ信号Ｖｎのアナログデジタル変換に用いられる。ｓ４メモリ５０４は、プリセット値ｐｒ４ｓを記憶する。プリセット値ｐｒ４ｓは、参照信号Ｇ４を用いたＳ信号ＶｓｉｇＨのアナログデジタル変換に用いられる。プリセット値ｐｒ４ｎおよびｐｒ４ｓは、図１１の演算回路４０５ｄで演算され、カウンタ制御線ｐＣＮＴを介して、カウンタ回路４０３に供給される。
【０１１２】
次に、カウントＣ回路５０１のプリセットについて説明する。説明を簡単化するため、カウントＣ回路５０１のカウンタのビット数が２進数（Ｂ）の４ビットであり、カウント方向がアップ方向である場合を説明する。
【０１１３】
カウントＣ回路５０１をリセットした状態では、カウントＣ回路５０１のカウント値は、上位ビットから下位ビットに向けて、Ｂ００００と表現できる。この値Ｂ００００を１０進数（Ｄ）の２桁で表現するとＤ００となる。ここで、カウントＣ回路５０１のクロック信号が１、２、３、４と進んだ場合、カウントＣ回路５０１のカウント値は、Ｂ０００１、Ｂ００１０、Ｂ００１１、Ｂ０１００、すなわち、Ｄ０１、Ｄ０２、Ｄ０３、Ｄ０４となる。
【０１１４】
次に、カウントＣ回路５０１のプリセット値ｐｒをＢ００１１、すなわち、Ｄ０３に設定する。カウントＣ回路５０１のクロック信号が１、２、３、４と進んだ場合、カウントＣ回路５０１のカウント値は、Ｂ０１００、Ｂ０１０１、Ｂ０１１０、Ｂ０１１１、すなわち、Ｄ０４、Ｄ０５、Ｄ０６、Ｄ０７となる。これは、カウント値として３ビット分だけ加算オフセットを持たせたことに相当する。
【０１１５】
次に、カウントＣ回路５０１のプリセット値ｐｒをＢ１１０１、すなわち、Ｄ１３に設定する。カウントＣ回路５０１のクロック信号が１、２、３、４と進んだ場合、カウントＣ回路５０１のカウント値は、Ｂ１１１０、Ｂ１１１１、Ｂ００００、Ｂ０００１、すなわち、Ｄ１４、Ｄ１５、Ｄ００、Ｄ０１となる。ただし、カウントＣ回路５０１のカウンタの動作として、Ｂ１１１１の次は、Ｂ００００に移行するものとする。これは、カウント値として３ビット分だけ減算オフセットを持たせたことに相当する。
【０１１６】
これに対して、カウントＣ回路５０１のカウント方向をダウン方向とし、プリセット値ｐｒをＢ１０００、すなわち、Ｄ０８に設定した場合について説明する。カウントＣ回路５０１のクロック信号が１、２、３、４と進んだ場合、カウントＣ回路５０１のカウント値は、Ｂ０１１１、Ｂ０１１０、Ｂ０１０１、Ｂ０１００、すなわち、Ｄ０７、Ｄ０６、Ｄ０５、Ｄ０４となる。この動作は、第２の初期レベルが大きい参照信号Ｇ４を用いたダウンカウントや、参照信号Ｇ１を用いたアップカウントと参照信号Ｇ４を用いたダウンカウントを組み合わせた場合に利用される。
【０１１７】
図１３は、本実施形態による撮像素子１２の撮像動作を説明するための図であり、撮像素子１２の画素領域２０１の画素信号を読み出す場合の撮像信号の配置と水平同期信号ＨＤおよび垂直同期信号ＶＤの対応を示している。垂直同期信号ＶＤにより、垂直ブランキング期間ＶＢＬＫが始まり、それに続き、撮像期間が始まる。撮像期間では、撮像素子１２は、画素信号の読み出しを実施する。そして、撮像素子１２は、水平同期信号ＨＤにより、１行毎の読み出しを実施する。
【０１１８】
まず、垂直ブランキング期間ＶＢＬＫの１水平期間では、図１１のレベル演算部２０３ｄは、上記の方法で、プリセット値ｐｒ４ｎおよびｐｒ４ｓを求める。なお、レベル演算部２０３ｄは、垂直ブランキング期間ＶＢＬＫの複数の水平期間において、複数のプリセット値ｐｒ４ｎおよびｐｒ４ｓを求め、プリセット値ｐｒ４ｎおよびｐｒ４ｓの平均値を求めてもよい。図１２のカウンタ回路４０３は、垂直ブランキング期間ＶＢＬＫ中に、ｎ４メモリ５０３およびｓ４メモリ５０４にプリセット値ｐｒ４ｎおよびｐｒ４ｓをそれぞれ記憶させる。その後、撮像期間の水平同期信号ＨＤが開始されると、列信号処理部２０３は、図１０（ａ）の動作を１行毎に実施する。
【０１１９】
次に、図９および図１０（ａ）の期間ｔ２における参照信号Ｇ４を用いたＮ信号Ｖｎのアナログデジタル変換について説明する。期間ｔ２では、図１１の比較器４０２ｄは、参照信号Ｇ１およびＧ４を比較し、参照信号Ｇ１およびＧ４の大小関係が逆転すると、出力信号が反転する。カウンタ回路４０３ｄは、比較器４０２ｄの出力信号を、カウンタ制御線ｐＣＮＴｄおよびｐＣＮＴを介して、カウンタ回路４０３に出力する。
【０１２０】
カウンタ回路４０３は、参照信号Ｇ１およびＧ４の大小関係が逆転すると、ｎ４メモリ５０３が記憶しているプリセット値ｐｒ４ｎをカウントＣ回路５０１のカウント値に設定するとともに、カウントＣ回路５０１のカウント方向をダウン方向に設定する。なお、カウンタ回路４０３の上記の設定は、参照信号Ｇ１を用いたＮ信号Ｖｎのアナログデジタル変換後であれば、比較器４０２ｄの出力信号の反転を待たなくてもよい。カウントＣ回路５０１は、参照信号Ｇ１およびＧ４の大小関係が逆転すると、クロック信号を基に、カウント値ｐｒ４ｎのダウンカウントを開始する。
【０１２１】
同時に、スイッチ回路４０１は、スイッチ制御線ｐＳｗＲの制御により、ランプ波信号線Ｖｒｍｐ４を比較器４０２に接続する。比較器４０２は、Ｎ信号Ｖｎと参照信号Ｇ４を比較し、Ｎ信号Ｖｎと参照信号Ｇ４の大小関係が逆転すると、出力信号がローレベルからハイレベルに反転する。カウントＣ回路５０１は、比較器４０２の出力信号が反転すると、その時点のカウント値ｃｎ４を出力する。カウントＣ回路５０１は、参照信号Ｇ４が参照信号Ｇ１との交点からＮ信号Ｖｎとの交点まで変化する期間で、カウント値ｐｒ４ｎをダウンカウントし、カウント値ｃｎ４を出力する。カウント値ｃｎ４は、期間ｔｎ４のアップカウント値に相当する。期間ｔｎ４は、参照信号Ｇ４がＮ信号Ｖｎとの交点から第１の初期レベルまで変化する期間である。演算回路４０５は、カウント値ｃｎ４を記憶する。
【０１２２】
その後、期間ｔ６の開始時までに、カウンタ回路４０３は、カウントＣ回路５０１のカウント値をリセットし（０に設定し）、カウント方向をアップ方向に変更し、スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。
【０１２３】
次に、図９および図１０（ａ）の期間ｔ７における参照信号Ｇ４を用いたＳ信号ＶｓｉｇＨのアナログデジタル変換について説明する。期間ｔ６では、比較器４０２は、Ｓ信号ＶｓｉｇＨが判定信号Ｖｊｄより大きいので、スイッチ制御線ｐＳｗＣにハイレベルを出力する。その場合、カウンタ回路４０３は、ｓ４メモリ５０４が記憶しているプリセット値ｐｒ４ｓをカウントＣ回路５０１のカウント値に設定するとともに、カウント方向をダウン方向に設定する。スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ４を比較器４０２の第２の入力端子に接続する。プリセット値ｐｒ４ｓは、参照信号Ｇ４が第２の初期レベルから第１の初期レベルまで変化する期間のアップカウント値である。
【０１２４】
比較器４０２は、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４を比較し、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４の大小関係が逆転すると、出力信号がローレベルからハイレベルに反転する。カウントＣ回路５０１は、比較器４０２の出力信号が反転すると、その時点のカウント値ｃｓ４を出力する。カウントＣ回路５０１は、参照信号Ｇ４が第２の初期レベルからＳ信号ＶｓｉｇＨとの交点まで変化する期間で、カウント値ｐｒ４ｓをダウンカウントし、カウント値ｃｓ４を出力する。カウント値ｃｓ４は、期間ｔｓ４のアップカウント値に相当する。期間ｔｓ４は、参照信号Ｇ４がＳ信号ＶｓｉｇＨとの交点から第１の初期レベルまで変化する期間である。演算回路４０５は、カウント値ｃｓ４を記憶する。そして、演算回路４０５は、カウント値ｃｓ４からカウント値ｃｎ４を減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【０１２５】
期間ｔ７の後、カウンタ回路４０３は、カウントＣ回路５０１をリセットし（０に設定し）、カウント方向をアップ方向に変更する。スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。撮像素子１２は、上記の動作を撮像期間に渡って、水平期間毎に実施して、画素領域２０１の画素信号の読み出しを完了させる。
【０１２６】
次に、上記の図１０（ａ）の課題を解決するための手段について説明する。図１０（ｂ）のランプ波信号線Ｖｒｍｐ１では、判定信号Ｖｊｄの発生期間後のなまりｄｕｌｌ１が第１の初期レベルに戻った後でなければ、参照信号Ｇ１を発生させることができない。このため、図１０（ａ）の期間ｔ７では、参照信号Ｇ１と参照信号Ｇ４を同時かつ同じ期間に発生させた場合、参照信号Ｇ４の波形のなまりｄｕｌｌ４が次の行の動作に影響を与えてしまう。
【０１２７】
また、期間ｔ２では、参照信号Ｇ４は、期間ｔ７の参照信号Ｇ４と同じ期間に渡って発生させられる。このため、期間ｔ２の参照信号Ｇ４の波形のなまりｄｕｌｌ４が第２の初期レベルに戻るまでの期間が長くなり、判定信号Ｖｊｄの発生期間直後に期間ｔ７の参照信号Ｇ４を発生させることができない。
【０１２８】
また、期間ｔ２で、参照信号Ｇ１と参照信号Ｇ４を同時かつ同じ期間に発生させた場合、期間ｔｎ１の終了時から期間ｔｎ４の開始時までの間が広く空いてしまうことになる。
【０１２９】
そこで、期間ｔ２と期間ｔ７の両方において、参照信号Ｇ４を参照信号Ｇ１より早く発生させる。これにより、判定信号Ｖｊｄの発生期間直後に、期間ｔ７の参照信号Ｇ４を発生させることが可能であることがわかる。
【０１３０】
また、期間ｔ２の参照信号Ｇ１と参照信号Ｇ４の交点のレベルが、Ｎ信号Ｖｎより大きくなるように設定可能であれば、期間ｔｎ１から期間ｔｎ４までの間をさらに短縮させることが可能である。そのため、期間ｔ２の参照信号Ｇ１を、期間ｔ２の参照信号Ｇ４より後に発生させることが可能であることがわかる。
【０１３１】
また、上昇する参照信号Ｇ１と下降する参照信号Ｇ４を用いてアナログデジタル変換する場合においては、第１の初期レベルと第２の初期レベルが、温度や電源の揺らぎなどで、変動する可能性がある。そこで、図１１のレベル演算部２０３ｄは、上記の方法で、参照信号Ｇ１およびＧ４の交点に基づいて、プリセット値ｐｒ４ｎおよびｐｒ４ｎを求めておく必要がある。
【０１３２】
図１４は、本実施形態による列信号処理部２０３の制御方法を示すタイミングチャートである。以下、図１４が図１０（ａ）と異なる点を説明する。列信号処理部２０３の初期設定として、スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続し、カウンタ回路４０３は、カウントＣ回路５０１のカウント値を０（ゼロ）に設定し、カウント方向をアップ方向に設定する。また、水平期間の開始毎に、列信号処理部２０３は、初期設定に戻す。
【０１３３】
垂直ブランキング期間ＶＢＬＫの１水平期間において、図１４に示すように、タイミング部２１１は、期間ｔ３で参照信号Ｇ４を発生させ、期間ｔ２で参照信号Ｇ１を発生させる。期間ｔ３は、期間ｔ２と同じ長さである。期間ｔ３の開始時刻は、期間ｔ２の開始時刻より早い。期間ｔ３の一部は、期間ｔ２の一部と重複している。また、タイミング部２１１は、期間ｔ２の開始時に、カウンタ回路４０３ｄへのクロック信号のパルス発生を開始する。
【０１３４】
カウンタ回路４０３ｄは、期間ｔ２の開始時に、クロック信号を基にカウント値のカウントを開始する。比較器４０２ｄは、参照信号Ｇ１と参照信号Ｇ４を比較し、参照信号Ｇ１と参照信号Ｇ４の大小関係が逆転すると、出力信号が反転する。カウンタ回路４０３ｄは、比較器４０２ｄの出力信号が反転すると、その時点のカウント値ｃｐ１を出力する。カウント値ｃｐ１は、参照信号Ｇ１が第１の初期レベルから参照信号Ｇ４との交点まで変化する期間のカウント値である。演算回路４０５は、カウント値ｃｐ１を記憶する。
【０１３５】
垂直ブランキング期間ＶＢＬＫの次の１水平期間において、図１４に示すように、タイミング部２１１は、期間ｔ３で参照信号Ｇ４を発生させ、期間ｔ２で参照信号Ｇ１を発生させる。また、タイミング部２１１は、期間ｔ３の開始時に、カウンタ回路４０３ｄへのクロック信号のパルス発生を開始する。
【０１３６】
カウンタ回路４０３ｄは、期間ｔ３の開始時に、クロック信号を基にカウント値のカウントを開始する。比較器４０２ｄは、参照信号Ｇ１と参照信号Ｇ４を比較し、参照信号Ｇ１と参照信号Ｇ４の大小関係が逆転すると、出力信号が反転する。カウンタ回路４０３ｄは、比較器４０２ｄの出力信号が反転すると、その時点のカウント値ｃｐ４を出力する。カウント値ｃｐ４は、参照信号Ｇ４が第２の初期レベルから参照信号Ｇ１との交点まで変化する期間のカウント値である。演算回路４０５は、カウント値ｃｐ４を記憶する。
【０１３７】
その後、演算回路４０５ｄは、カウント値ｃｐ１を４で除算して、その除算結果をプリセット値ｐｒ４ｎとして記憶する。プリセット値ｐｒ４ｎは、参照信号Ｇ４が参照信号Ｇ１との交点から第１の初期レベルまで変化するまでの期間のカウント値に相当する。プリセット値ｐｒ４ｎは、参照信号Ｇ４を用いたＮ信号Ｖｎのアナログデジタル変換に用いられる。
【０１３８】
また、演算回路４０５ｄは、カウント値ｃｐ１を４で除算して、その除算結果にカウント値ｃｐ４を加算した値を、プリセット値ｐｒ４ｓとして記憶する。すなわち、演算回路４０５ｄは、参照信号Ｇ４が第２の初期レベルから参照信号Ｇ１との交点まで変化する期間のカウント値と、参照信号Ｇ４が参照信号Ｇ１との交点から第１の初期レベルまで変化するまでの期間のカウント値とを加算する。プリセット値ｐｒ４ｓは、参照信号Ｇ４が第２の初期レベルから第１の初期レベルまで変化する期間のカウント値に相当する。プリセット値ｐｒ４ｓは、参照信号Ｇ４を用いたＳ信号ＶｓｉｇＨのアナログデジタル変換に用いられる。
【０１３９】
垂直ブランキング期間ＶＢＬＫ中に、カウンタ回路４０２は、演算回路４０５ｄのプリセット値ｐｒ４ｎをｎ４メモリ５０３に記憶させ、演算回路４０５ｄのプリセット値ｐｒ４ｓをｓ４メモリ５０４に記憶させる。その後、撮像期間の水平同期信号ＨＤが開始されると、図１４の列信号処理部２０３の動作が１行毎に実施される。スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続し、カウンタ回路４０３は、カウントＣ回路５０１のカウント値を０（ゼロ）に設定し、カウント方向をアップ方向に設定する。
【０１４０】
期間ｔ３では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ４の参照信号Ｇ４のレベルを第２の初期レベルから第１の初期レベルに向けて変化させることにより、参照信号Ｇ４を生成する。期間ｔ１の前では、リセットトランジスタＴ２は、ＦＤ容量Ｃｆｄのノード３０１をリセットする。期間ｔ１以降では、リセットトランジスタＴ２は、ＦＤ容量Ｃｆｄのノード３０１のリセットを解除する。すると、画素２００は、リセット解除に基づくＮ信号Ｖｎを列信号線２３１に出力する。
【０１４１】
次に、期間ｔ２では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１の参照信号Ｇ１のレベルを第１の初期レベルから判定信号Ｖｊｄのレベルに向けて変化させることにより、参照信号Ｇ１を生成する。期間ｔ２の参照信号Ｇ１の発生開始時に、カウントＣ回路５０１は、カウント値のアップカウントを開始する。比較器４０２は、Ｎ信号Ｖｎと参照信号Ｇ１を比較し、Ｎ信号Ｖｎと参照信号Ｇ１の大小関係が逆転すると、出力信号が反転する。
【０１４２】
カウントＣ回路５０１は、比較器４０２の出力信号が反転するまでの期間ｔｎ１において、カウント値をアップカウントし、カウント値ｃｎｔを出力する。演算回路４０５は、カウント値ｃｎ１を記憶する。期間ｔ２は、期間ｔ７と同じ長さである。期間ｔ２の終了後、タイミング部２１１は、参照信号Ｇ１の期間ｔ２の終了時のレベルを判定信号Ｖｊｄとして維持する。
【０１４３】
期間ｔ２では、参照信号Ｇ１は、参照信号Ｇ１の開始レベルから参照信号Ｇ１の開始レベルより大きい判定信号Ｖｊｄのレベルに変化する。期間ｔ３では、参照信号Ｇ４は、参照信号Ｇ４の開始レベルから参照信号Ｇ４の開始レベルより小さい参照信号Ｇ４の終了レベルに変化する。参照信号Ｇ４の終了レベルは、参照信号Ｇ１の開始レベルと同じである。判定信号Ｖｊｄのレベルは、参照信号Ｇ４の開始レベルより小さい。参照信号Ｇ４の発生期間ｔ３は、参照信号Ｇ１の発生期間ｔ２と一部が重なる。
【０１４４】
期間ｔ３の参照信号Ｇ４の発生終了時刻は、期間ｔ２の参照信号Ｇ１の発生終了時刻より早い。期間ｔ２は、期間ｔ６の前の期間である。タイミング部２１１は、期間ｔ２では、参照信号Ｇ１を生成し、その後、参照信号Ｇ１の終了レベルを判定信号Ｖｊｄとして維持する。
【０１４５】
期間ｔ２では、図１１の比較器４０２ｄは、参照信号Ｇ１およびＧ４を比較し、参照信号Ｇ１およびＧ４の大小関係が逆転すると、出力信号が反転する。カウンタ回路４０３ｄは、比較器４０２ｄの出力信号を、カウンタ制御線ｐＣＮＴｄおよびｐＣＮＴを介して、カウンタ回路４０３に出力する。
【０１４６】
カウンタ回路４０３は、参照信号Ｇ１およびＧ４の大小関係が逆転すると、ｎ４メモリ５０３が記憶しているプリセット値ｐｒ４ｎをカウントＣ回路５０１のカウント値に設定するとともに、カウントＣ回路５０１のカウント方向をダウン方向に設定する。カウントＣ回路５０１は、参照信号Ｇ１およびＧ４の大小関係が逆転すると、クロック信号を基に、カウント値ｐｒ４ｎのダウンカウントを開始する。
【０１４７】
同時に、スイッチ回路４０１は、スイッチ制御線ｐＳｗＲの制御により、ランプ波信号線Ｖｒｍｐ４を比較器４０２に接続する。比較器４０２は、Ｎ信号Ｖｎと参照信号Ｇ４を比較し、Ｎ信号Ｖｎと参照信号Ｇ４の大小関係が逆転すると、出力信号がローレベルからハイレベルに反転する。カウントＣ回路５０１は、比較器４０２の出力信号が反転するまで、カウント値をダウンカウントし、カウント値ｃｎ４を出力する。
【０１４８】
カウントＣ回路５０１は、参照信号Ｇ４が参照信号Ｇ１との交点からＮ信号Ｖｎとの交点まで変化する期間で、カウント値ｐｒ４ｎをダウンカウントし、カウント値ｃｎ４を出力する。カウント値ｃｎ４は、期間ｔｎ４のアップカウント値に相当する。期間ｔｎ４は、参照信号Ｇ４がＮ信号Ｖｎとの交点から第１の初期レベルまで変化する期間である。演算回路４０５は、カウント値ｃｎ４を記憶する。
【０１４９】
その後、期間ｔ６の開始時までに、カウンタ回路４０３は、カウントＣ回路５０１のカウント値をリセットし（０に設定し）、カウント方向をアップ方向に変更し、スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。
【０１５０】
期間ｔ３の後、期間ｔ２の途中の期間ｔ４の開始時では、転送トランジスタＴ１は、光電変換素子Ｄ１により変換された電荷をＦＤ容量Ｃｆｄに転送する。すると、画素２００は、光電変換素子Ｄ１の光電変換に基づくＳ信号ＶｓｉｇＬまたはＶｓｉｇＨを列信号線２３１に出力する。
【０１５１】
期間ｔ３の参照信号Ｇ４は、期間ｔ２の参照信号Ｇ１より早く生成されている。そのため、期間ｔ３の参照信号Ｇ４のなまりｄｕｌｌ４は、判定信号Ｖｊｄの発生期間終了前に、第２の初期レベルに戻っている。そこで、期間ｔ６の後、判定信号Ｖｊｄのなまりｄｕｌｌ１が第１の初期レベルに戻るのを待たずに、期間ｔ８が開始する。期間ｔ８では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ４の参照信号Ｇ４のレベルを第２の初期レベルから第１の初期レベルに向けて変化させることにより、参照信号Ｇ４を生成する。
【０１５２】
Ｓ信号ＶｓｉｇＨは、期間ｔ６の前に安定しているので、期間ｔ８の開始時に、参照信号Ｇ４を用いたＳ信号ＶｓｉｇＨのアナログデジタル変換を開始してもよい。期間ｔ７では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１の参照信号Ｇ１のレベルを第１の初期レベルから判定信号Ｖｊｄのレベルに向けて変化させることにより、参照信号Ｇ１を生成する。
【０１５３】
期間ｔ７では、参照信号Ｇ１は、参照信号Ｇ１の開始レベルから参照信号Ｇ１の開始レベルより大きい参照信号Ｇ１の終了レベルに変化する。期間ｔ８では、参照信号Ｇ４は、参照信号Ｇ４の開始レベルから参照信号Ｇ４の開始レベルより小さい参照信号Ｇ４の終了レベルに変化する。参照信号Ｇ４の終了レベルは、参照信号Ｇ１の開始レベルと同じである。参照信号Ｇ１の終了レベルは、参照信号Ｇ４の開始レベルより小さい。
【０１５４】
次に、高照度時の場合の期間ｔ６およびｔ８の処理を説明する。高照度時には、画素２００は、Ｓ信号ＶｓｉｇＨを出力する。期間ｔ６では、比較器４０２は、Ｓ信号ＶｓｉｇＨが判定信号Ｖｊｄより大きいので、スイッチ制御線ｐＳｗＣにハイレベルを出力する。その場合、カウンタ回路４０３は、ｓ４メモリ５０４が記憶しているプリセット値ｐｒ４ｓをカウントＣ回路５０１のカウント値に設定するとともに、カウント方向をダウン方向に設定する。
【０１５５】
スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ４を比較器４０２の第２の入力端子に接続する。プリセット値ｐｒ４ｓは、参照信号Ｇ４が第２の初期レベルから第１の初期レベルまで変化する期間のアップカウント値である。期間ｔ８の参照信号Ｇ４の発生開始時に、カウントＣ回路５０１は、カウント値のダウンカウントを開始する。
【０１５６】
比較器４０２は、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４を比較し、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４の大小関係が逆転すると、出力信号がローレベルからハイレベルに反転する。カウントＣ回路５０１は、比較器４０２の出力信号が反転するまで、カウント値をダウンカウントし、カウント値ｃｓ４を出力する。カウントＣ回路５０１は、参照信号Ｇ４が第２の初期レベルからＳ信号ＶｓｉｇＨとの交点まで変化する期間で、カウント値ｐｒ４ｓをダウンカウントし、カウント値ｃｓ４を出力する。カウント値ｃｓ４は、期間ｔｓ４のアップカウント値に相当する。
【０１５７】
期間ｔｓ４は、参照信号Ｇ４がＳ信号ＶｓｉｇＨとの交点から第１の初期レベルまで変化する期間である。演算回路４０５は、カウント値ｃｓ４を記憶する。そして、演算回路４０５は、カウント値ｃｓ４からカウント値ｃｎ４を減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【０１５８】
期間ｔ７の後、カウンタ回路４０３は、カウントＣ回路５０１をリセットし（０に設定し）、カウント方向をアップ方向に変更する。スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。
【０１５９】
次に、低照度時の場合の期間ｔ６およびｔ７の処理を説明する。低照度時には、画素２００は、Ｓ信号ＶｓｉｇＬを出力する。期間ｔ６では、比較器４０２は、Ｓ信号ＶｓｉｇＬが判定信号Ｖｊｄより小さいので、スイッチ制御線ｐＳｗＣにローレベルを出力する。その場合、カウンタ回路４０３は、カウントＣ回路５０１のカウント値を０に設定するとともに、カウント方向をアップ方向に設定する。
【０１６０】
スイッチ回路４０１は、スイッチ制御線ｐＳｗＣがローレベルであるので、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。カウンタ回路４０３は、タイミング部２１１の制御により、期間ｔ７の参照信号Ｇ１の発生開始時に、カウント値のアップカウントを開始する。比較器４０２は、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１を比較し、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１との大小関係が逆転すると、比較結果信号をハイレベルからローレベルに反転させる。
【０１６１】
カウンタ回路４０３は、比較器４０２の比較結果信号が反転するまで、カウント値をアップカウントし、カウント値ｃｓ１をラッチ回路４０４に出力する。カウンタ回路４０３は、期間ｔｓ１で、カウントを行い、カウント値ｃｓ１をラッチ回路４０４に出力する。ラッチ回路４０４は、カウント値ｃｓ１を演算回路４０５に出力する。演算回路４０５は、カウント値ｃｓ１を記憶する。そして、演算回路４０５は、カウント値ｃｓ１からカウント値ｃｎ１を減算した減算結果を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【０１６２】
期間ｔ７の後、期間ｔ９では、リセットトランジスタＴ２は、オンし、ＦＤ容量Ｃｆｄをリセットする。すると、画素信号Ｖｓｉｇは、リセットされる。その後、期間ｔ１０およびｔ１１では、それぞれ、次の行について、上記の期間ｔ１およびｔ２と同じ動作が行われる。この動作を撮像期間に渡って、水平期間毎に実施して、画素領域２０１の画素信号の読み出しを完了させる。
【０１６３】
期間ＴｈｄＢは、ある行の信号をアナログデジタルデジタル変換する期間となる。期間ｔ８の参照信号Ｇ４は、図１０（ａ）の期間ｔ７の参照信号Ｇ４に対して、期間ΔｔＧ４だけ早く生成される。そのため、アナログデジタル変換期間ＴｈｄＢは、期間ΔｔＧ４だけ短くすることができる。
【０１６４】
また、期間ｔ３の参照信号Ｇ４は、図１０（ａ）の期間ｔ２の参照信号Ｇ４に対して、期間ΔｔＧ１だけ早く生成される。そのため、アナログデジタル変換期間ＴｈｄＢは、期間ΔｔＧ１だけ短くすることができる。
【０１６５】
したがって、アナログデジタル変換期間ＴｈｄＢは、次式のように、図１０（ａ）のアナログデジタル変換期間ＴｈｄＡに対して、期間ΔｔＧ１およびΔｔＧ４だけ短くなる。
ＴｈｄＢ＝ＴｈｄＡ−ΔｔＧ１−ΔｔＧ４
【０１６６】
以上説明したように、撮像素子１２は、期間ｔ６直後の期間ｔ８で、参照信号Ｇ４を用いたＳ信号ＶｓｉｇＨのアナログデジタル変換が開始可能となる。これにより、参照信号Ｇ４の波形のなまりｄｕｌｌ４による次の行の動作への影響を避けることが可能となる。また、参照信号Ｇ１を用いたアナログデジタル変換期間ｔｎ１から参照信号Ｇ４を用いたアナログデジタル変換期間ｔｎ４までの間を短縮させることができる。撮像素子１２は、広いダイナミックレンジと高い解像精度のアナログデジタル変換が可能となるとともに、フレームレートを向上させたアナログデジタル変換を実現することができる。なお、本実施形態では、参照信号Ｇ４の変化率が参照信号Ｇ１の変化率の４倍である例を説明したが、その他の倍率を用いても同様である。
【０１６７】
（第３の実施形態）
図１５は、本発明の第３の実施形態による列信号処理部２０３の構成例を示す図である。本実施形態は、第２の実施形態に対して、同様の動作を行う。以下、本実施形態が第１の実施形態と異なる点を説明する。図１５の列信号処理部２０３は、２系統の図４の列信号処理部２０３のアナログデジタル変換回路を有する。
【０１６８】
図１５の列信号処理部２０３は、比較器４０２，４１２、カウンタ回路４０３、４１３、ラッチ回路４０４，４１４および演算回路４０５を有する。比較器４１２は、比較器４０２と同様の動作を行う。カウンタ回路４１３は、カウンタ回路４０３と同様の動作を行う。ラッチ回路４１４は、ラッチ回路４０４と同様の動作を行う。制御線２８１は、ランプ波信号線Ｖｒｍｐ１，Ｖｒｍｐ４、カウンタ制御線ｐＣＮＴ、ラッチ制御線ｐＬＴＣおよび演算制御線ｐＣＡＬを有する。
【０１６９】
比較器４０２は、列信号線２３１の信号Ｖｓｉｇとランプ波信号線Ｖｒｍｐ１の信号を比較し、比較結果信号をカウンタ回路４０３に出力する。比較器４１２は、列信号線２３１の信号Ｖｓｉｇとランプ波信号線Ｖｒｍｐ４の信号を比較し、比較結果信号をカウンタ回路４１３に出力する。
【０１７０】
また、比較器４０２は、イネーブル制御線ｐＣＥＮを介して、カウンタ動作の可否を選択するイネーブル信号をカウンタ回路４０３に出力する。インバータ４０９は、イネーブル制御線ｐＣＥＮのイネーブル信号の論理反転信号をカウンタ回路４１３に出力する。カウンタ回路４０３および４１３は、入力されるイネーブル信号がハイレベルの時には動作可能状態となり、入力されるイネーブル信号がローレベルの時には停止状態となる。
【０１７１】
比較器４０２は、イネーブル制御線ｐＣＥＮに対して、期間ｔ６において、Ｓ信号が判定信号Ｖｊｄより小さい場合には、ハイレベルを出力し、Ｓ信号が判定信号Ｖｊｄより大きい場合には、ローレベルを出力する。インバータ４０９により、カウンタ回路４０３および４１３を排他的に停止させることで、消費電力の削減が可能となる。また、カウンタ回路４１３のみ、図１２のメモリ制御回路５０２、ｎ４メモリ５０３およびｓ４メモリ５０４を有する。
【０１７２】
カウンタ回路４０３は、ランプ波信号線Ｖｒｍｐ１が接続されるため、初期設定時には、カウントＣ回路５０１をリセット（０に設定）し、カウント方向をアップ方向に設定すればよい。同様に、カウンタ回路４１３は、ランプ波信号線Ｖｒｍｐ４が接続されるため、初期設定時には、カウントＣ回路５０１のカウント値にプリセット値ｐｒ４ｓを設定し、カウント方向をダウン方向に設定すればよい。
【０１７３】
垂直ブランキング期間ＶＢＬＫの水平期間では、レベル演算部２０３ｄは、第２の実施形態と同様に、プリセット値ｐｒ４ｓのみを求める。カウンタ回路４１３は、プリセット値ｐｒ４ｓをｎ４メモリ５０３およびｓ４メモリ５０４に記憶させる。なお、ｎ４メモリ５０３およびｓ４メモリ５０４は、同じプリセット値ｐｒ４ｓを記憶するため、どちらか一方のみ備えていればよい。
【０１７４】
撮像期間の水平期間では、撮像素子１２は、図１４と同様の動作を行う。以下、本実施形態が第２の実施形態と異なる点を説明する。カウンタ回路４０３は、カウント値に０を設定する。カウンタ回路４０３は、カウント値にプリセット値ｐｒ４ｓを設定する。
【０１７５】
期間ｔ２の開始時に、カウンタ回路４０３は、初期値が０のカウント値のアップカウントを開始する。比較器４０２は、Ｎ信号Ｖｎと参照信号Ｇ１を比較し、Ｎ信号Ｖｎと参照信号Ｇ１の大小関係が逆転すると、出力信号が反転する。カウンタ回路４０３は、比較器４０２の出力信号が反転すると、その時点のカウント値を期間ｔｎ１のカウントｃｎ１として出力する。演算回路４０５は、カウント値ｃｎ１を記憶する。
【０１７６】
期間ｔ３の開始時に、カウンタ回路４１３は、プリセット値がｐｒ４ｓのカウント値のダウンカウントを開始する。比較器４１２は、Ｎ信号Ｖｎと参照信号Ｇ４を比較し、Ｎ信号Ｖｎと参照信号Ｇ４の大小関係が逆転すると、出力信号が反転する。カウンタ回路４１３は、比較器４１２の出力信号が反転すると、その時点のカウント値を期間ｔｎ４のカウントｃｎ４として出力する。演算回路４０５は、カウント値ｃｎ４を記憶する。
【０１７７】
期間ｔ７では、比較器４０２は、列信号線２３１のＳ信号とランプ波信号線Ｖｒｍｐ１の判定信号Ｖｊｄを比較し、その比較結果信号をイネーブル制御線ｐＣＥＮに出力する。比較器４０２は、Ｓ信号が判定信号Ｖｊｄより大きい場合には、ハイレベルをイネーブル制御線ｐＣＥＮに出力し、Ｓ信号が判定信号Ｖｊｄより小さい場合には、ローレベルをイネーブル制御線ｐＣＥＮに出力する。
【０１７８】
イネーブル制御線ｐＣＥＮにハイレベルが出力された場合、カウンタ回路４０３は、カウント値に０を設定する。期間ｔ７の開始時に、カウンタ回路４０３は、初期値が０のカウント値のアップカウントを開始する。比較器４０２は、Ｓ信号ＶｓｉｎＬと参照信号Ｇ１を比較し、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１の大小関係が逆転すると、出力信号が反転する。
【０１７９】
カウンタ回路４０３は、比較器４０２の出力信号が反転すると、その時点のカウント値を期間ｔｓ１のカウントｃｓ１として出力する。演算回路４０５は、カウント値ｃｓ１を記憶する。そして、演算回路４０５は、カウント値ｃｓ１からカウント値ｃｎ１を減算した減算結果を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【０１８０】
イネーブル制御線ｐＣＥＮにハイレベルが出力された場合、カウンタ回路４１３は、カウント値にプリセット値ｐｒ４ｓを設定する。期間ｔ８の開始時に、カウンタ回路４１３は、初期値がプリセット値ｐｒ４ｓのカウント値のダウンカウントを開始する。比較器４１２は、Ｓ信号ＶｓｉｎＨと参照信号Ｇ４を比較し、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４の大小関係が逆転すると、出力信号が反転する。
【０１８１】
カウンタ回路４１３は、比較器４１２の出力信号が反転すると、その時点のカウント値を期間ｔｓ４のカウントｃｓ４として出力する。演算回路４０５は、カウント値ｃｓ４を記憶する。そして、演算回路４０５は、カウント値ｃｓ４からカウント値ｃｎ４を減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【０１８２】
（第４の実施形態）
図１６は、本発明の第４の実施形態の基本技術による列信号処理部２０３の制御方法を示すタイミングチャートである。参照信号Ｇ１およびＧ４等には、なまりが発生している。本実施形態は、第２の実施形態に対して、撮像システム１０の基本的な構成と動作及び撮像素子１２の基本的な構成と動作が同様である。以下、本実施形態が第２の実施形態と異なる点を説明する。
【０１８３】
図１６が図１０（ａ）と異なる点を説明する。図１０（ａ）では、期間ｔ２の参照信号Ｇ１は、期間ｔ２に渡って発生された後、そのレベルを判定信号Ｖｊｄとして維持する。これに対して、図１６では、期間ｔ２の参照信号Ｇ１は、参照信号Ｇ１と参照信号Ｇ４との交点のレベルを判定電圧Ｖｊｄとして維持する。列信号処理部２０３は、画素信号Ｖｓｉｇが上記の交点のレベルより小さい場合には、参照信号Ｇ１を用いて画素信号Ｖｓｉｇをアナログデジタル変換する。また、列信号処理部２０３は、画素信号Ｖｓｉｇが上記の交点のレベルより大きい場合には、参照信号Ｇ４を用いて画素信号Ｖｓｉｇをアナログデジタル変換する。
【０１８４】
この場合、カウンタ回路４０３は、参照信号Ｇ１およびＧ４ともに、期間ｔ２の開始時から参照信号Ｇ１と参照信号Ｇ４との交点までの期間をカウント期間とすることができる。これにより、図１６の画素信号Ｖｓｉｇのアナログデジタル変換期間ＴｈｄＡは、図１０（ａ）のアナログデジタル変換期間ＴｈｄＡよりも短くすることができる。その他の図１６の動作は、図１０（ａ）と同様であるので、詳細な説明は省略する。期間ＴｈｄＡは、ある行のＮ信号Ｖｎの読み出しから次の行のＮ信号Ｖｎの読み出しまでの期間であり、ある行のアナログデジタル変換期間である。
【０１８５】
本実施形態でも、参照信号Ｇ１およびＧ４は、それぞれ、第１の初期レベルおよび第２の初期レベルに戻る期間が必要となることが明らかである。このため、図１６の期間ｔ７においても、参照信号Ｇ１と参照信号Ｇ４を同時かつ同じ期間で発生させた場合、参照信号Ｇ４の波形のなまりｄｕｌｌ４が次の行の動作に悪影響を与えてしまう。また、期間ｔ２においても、参照信号Ｇ１と参照信号Ｇ４を同時かつ同じ期間で発生させた場合、期間ｔｎ１終了時から期間ｔｎ４の開始時までの間が広く空いてしまう。以下、その課題を解決するための実施形態を説明する。
【０１８６】
図１７（ａ）は、本実施形態による列信号処理部２０３の制御方法を示すタイミングチャートである。図１７（ｂ）は、ランプ波信号線Ｖｒｍｐ１の信号の波形を示す図である。図１７（ｃ）は、ランプ波信号線Ｖｒｍｐ４の信号の波形を示す図である。図１７（ｄ）は、図１７（ａ）の信号Ｖｓｉｇの波形を示す図である。以下、図１７（ａ）が図１６と異なる点を説明する。期間ｔ３の参照信号Ｇ４は、期間ｔ２の参照信号Ｇ１より早く発生させる。また、期間ｔ８の参照信号Ｇ４は、期間ｔ７の参照信号Ｇ１より早く発生させる。
【０１８７】
図１７（ｂ）のランプ波信号線Ｖｒｍｐ１では、参照信号Ｇ１および判定信号Ｖｊｄの発生期間後の波形のなまりをｄｕｌｌ１として示す。図１７（ｃ）のランプ波信号線Ｖｒｍｐ４では、参照信号Ｇ４の発生期間後の波形のなまりをｄｕｌｌ４として示す。参照信号Ｇ４は、参照信号Ｇ１の４倍の振幅が必要となるため、波形のなまりｄｕｌｌ４が第２の初期レベルに戻る期間も長くなる。
【０１８８】
次に、撮像素子１２の動作を説明する。列信号処理部２０３の初期設定として、スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続し、カウンタ回路４０３は、カウントＣ回路５０１のカウント値を０（ゼロ）に設定し、カウント方向をアップ方向に設定する。水平期間の開始毎に、列信号処理部２０３は、初期設定に戻る。
【０１８９】
垂直ブランキング期間ＶＢＬＫでは、レベル演算部２０３ｄは、第２の実施形態（図１４）と同様に、プリセット値ｐｒ４ｎおよびｐｒ４ｓを求める。そして、垂直ブランキング期間中に、カウンタ回路４０３は、プリセット値ｐｒ４ｎをｎ４メモリ５０３に記憶させ、プリセット値ｐｒ４ｓをｓ４メモリ５０４に記憶させる。その後、撮像期間の水平同期信号ＨＤが開始されると、列信号処理部２０３は、図１７（ａ）の動作を１行毎に実施する。
【０１９０】
期間ｔ３では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ４の参照信号Ｇ４のレベルを第２の初期レベルから第１の初期レベルに向けて変化させることにより、参照信号Ｇ４を生成する。期間ｔ１の前では、リセットトランジスタＴ２は、ＦＤ容量Ｃｆｄのノード３０１をリセットする。期間ｔ１以降では、リセットトランジスタＴ２は、ＦＤ容量Ｃｆｄのノード３０１のリセットを解除する。すると、画素２００は、リセット解除に基づくＮ信号Ｖｎを列信号線２３１に出力する。
【０１９１】
次に、期間ｔ２では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１の参照信号Ｇ１のレベルを第１の初期レベルから判定信号Ｖｊｄのレベルに向けて変化させることにより、参照信号Ｇ１を生成する。期間ｔ２の開始時には、カウントＣ回路５０１は、カウント値のアップカウントを開始する。比較器４０２は、Ｎ信号Ｖｎと参照信号Ｇ１を比較し、Ｎ信号Ｖｎと参照信号Ｇ１の大小関係が逆転すると、出力信号が反転する。
【０１９２】
カウントＣ回路５０１は、比較器４０２の出力信号が反転すると、その時点のカウント値を期間ｔｎ１のカウント値ｃｎ１として出力する。演算回路４０５は、カウント値ｃｎ１を記憶する。期間ｔ２の終了後、タイミング部２１１は、参照信号Ｇ１の期間ｔ２の終了時のレベルを判定信号Ｖｊｄとして維持する。判定信号Ｖｊｄのレベルは、図１６と同様に、参照信号Ｇ１と参照信号Ｇ４を同時に発生させた場合の参照信号Ｇ１と参照信号Ｇ４が交わるレベルである。
【０１９３】
期間ｔ２では、参照信号Ｇ１は、参照信号Ｇ１の開始レベルから参照信号Ｇ１の開始レベルより大きい判定信号Ｖｊｄのレベルに変化する。期間ｔ３では、参照信号Ｇ４は、参照信号Ｇ４の開始レベルから参照信号Ｇ４の開始レベルより小さい参照信号Ｇ４の終了レベルに変化する。参照信号Ｇ４の終了レベルは、参照信号Ｇ１の開始レベルと同じである。判定信号Ｖｊｄのレベルは、参照信号Ｇ４の開始レベルより小さい。
【０１９４】
期間ｔ２では、図１１の比較器４０２ｄは、参照信号Ｇ１およびＧ４を比較し、参照信号Ｇ１およびＧ４の大小関係が逆転すると、出力信号が反転する。カウンタ回路４０３ｄは、比較器４０２ｄの出力信号を、カウンタ制御線ｐＣＮＴｄおよびｐＣＮＴを介して、カウンタ回路４０３に出力する。
【０１９５】
カウンタ回路４０３は、参照信号Ｇ１およびＧ４の大小関係が逆転すると、ｎ４メモリ５０３が記憶しているプリセット値ｐｒ４ｎをカウントＣ回路５０１のカウント値に設定するとともに、カウントＣ回路５０１のカウント方向をダウン方向に設定する。カウントＣ回路５０１は、参照信号Ｇ１およびＧ４の大小関係が逆転すると、クロック信号を基に、カウント値ｐｒ４ｎのダウンカウントを開始する。
【０１９６】
同時に、スイッチ回路４０１は、スイッチ制御線ｐＳｗＲの制御により、ランプ波信号線Ｖｒｍｐ４を比較器４０２に接続する。比較器４０２は、Ｎ信号Ｖｎと参照信号Ｇ４を比較し、Ｎ信号Ｖｎと参照信号Ｇ４の大小関係が逆転すると、出力信号がローレベルからハイレベルに反転する。カウントＣ回路５０１は、比較器４０２の出力信号が反転すると、その時点のカウント値ｃｎ４を出力する。カウント値ｃｎ４は、期間ｔｎ４のアップカウント値に相当する。演算回路４０５は、カウント値ｃｎ４を記憶する。
【０１９７】
その後、期間ｔ６の開始時までに、カウンタ回路４０３は、カウントＣ回路５０１のカウント値をリセットし（０に設定し）、カウント方向をアップ方向に変更し、スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。
【０１９８】
期間ｔ２の後、期間ｔ４の開始時では、転送トランジスタＴ１は、光電変換素子Ｄ１により変換された電荷をＦＤ容量Ｃｆｄに転送する。すると、画素２００は、光電変換素子Ｄ１の光電変換に基づくＳ信号ＶｓｉｇＬまたはＶｓｉｇＨを列信号線２３１に出力する。
【０１９９】
期間ｔ３の参照信号Ｇ４は、期間ｔ２の参照信号Ｇ１より早く生成されている。そのため、期間ｔ３の参照信号Ｇ４のなまりｄｕｌｌ４は、判定信号Ｖｊｄの発生期間終了前に、第２の初期レベルに戻っている。そこで、期間ｔ６の後、判定信号Ｖｊｄのなまりｄｕｌｌ１が第１の初期レベルに戻るのを待たずに、期間ｔ８が開始する。期間ｔ８では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ４の参照信号Ｇ４のレベルを第２の初期レベルから判定信号Ｖｊｄより低いレベルに向けて変化させることにより、参照信号Ｇ４を生成する。
【０２００】
Ｓ信号ＶｓｉｇＨは、期間ｔ６の前に安定しているので、期間ｔ８の開始時に、参照信号Ｇ４を用いたＳ信号ＶｓｉｇＨのアナログデジタル変換を開始してもよい。期間ｔ７では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１の参照信号Ｇ１のレベルを第１の初期レベルから判定信号Ｖｊｄより大きいレベルに向けて変化させることにより、参照信号Ｇ１を生成する。
【０２０１】
期間ｔ７では、参照信号Ｇ１は、参照信号Ｇ１の開始レベルから参照信号Ｇ１の開始レベルより大きい参照信号Ｇ１の終了レベルに変化する。期間ｔ８では、参照信号Ｇ４は、参照信号Ｇ４の開始レベルから、判定信号Ｖｊｄのレベル以下かつ参照信号Ｇ１の開始レベルより大きいレベルに変化する。参照信号Ｇ１の終了レベルは、参照信号Ｇ４の開始レベルより小さい。参照信号Ｇ１の終了レベルは、判定信号Ｖｊｄ以上かつ参照信号Ｇ４の開始レベルより低い。
【０２０２】
次に、高照度時の場合の期間ｔ６およびｔ８の処理を説明する。高照度時には、画素２００は、Ｓ信号ＶｓｉｇＨを出力する。期間ｔ６では、比較器４０２は、Ｓ信号ＶｓｉｇＨが判定信号Ｖｊｄより大きいので、スイッチ制御線ｐＳｗＣにハイレベルを出力する。その場合、カウンタ回路４０３は、ｓ４メモリ５０４が記憶しているプリセット値ｐｒ４ｓをカウントＣ回路５０１のカウント値に設定するとともに、カウント方向をダウン方向に設定する。
【０２０３】
スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ４を比較器４０２の第２の入力端子に接続する。プリセット値ｐｒ４ｓは、参照信号Ｇ４が第２の初期レベルから第１の初期レベルまで変化する期間のアップカウント値である。期間ｔ８の開始時では、カウントＣ回路５０１は、カウント値のダウンカウントを開始する。
【０２０４】
比較器４０２は、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４を比較し、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４の大小関係が逆転すると、出力信号がローレベルからハイレベルに反転する。カウントＣ回路５０１は、比較器４０２の出力信号が反転すると、その時点のカウント値を期間ｔｓ４のカウント値ｃｓ４として出力する。演算回路４０５は、カウント値ｃｓ４を記憶する。そして、演算回路４０５は、カウント値ｃｓ４からカウント値ｃｎ４を減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【０２０５】
期間ｔ７の後、カウンタ回路４０３は、カウントＣ回路５０１をリセットし（０に設定し）、カウント方向をアップ方向に変更する。スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。期間ｔ８の終了時、参照信号Ｇ４は、判定信号Ｖｊｄより若干小さいレベルまで低下した後、第２の初期レベルに戻る。
【０２０６】
次に、低照度時の場合の期間ｔ６およびｔ７の処理を説明する。低照度時には、画素２００は、Ｓ信号ＶｓｉｇＬを出力する。期間ｔ６では、比較器４０２は、Ｓ信号ＶｓｉｇＬが判定信号Ｖｊｄより小さいので、スイッチ制御線ｐＳｗＣにローレベルを出力する。その場合、カウンタ回路４０３は、カウントＣ回路５０１のカウント値を０に設定するとともに、カウント方向をアップ方向に設定する。スイッチ回路４０１は、スイッチ制御線ｐＳｗＣがローレベルであるので、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。
【０２０７】
カウンタ回路４０３は、タイミング部２１１の制御により、期間ｔ７の参照信号Ｇ１のレベル変化の開始時に、カウント値のアップカウントを開始する。比較器４０２は、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１を比較し、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１との大小関係が逆転すると、比較結果信号をハイレベルからローレベルに反転させる。
【０２０８】
カウンタ回路４０３は、比較器４０２の比較結果信号が反転すると、その時点のカウント値を期間ｔｓ１のカウント値ｃｓ１として出力する。演算回路４０５は、カウント値ｃｓ１を記憶する。そして、演算回路４０５は、カウント値ｃｓ１からカウント値ｃｎ１を減算した減算結果を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。期間ｔ７の終了時、参照信号Ｇ１は、判定信号Ｖｊｄより若干大きいレベルになった後、第１の初期レベルに戻る。
【０２０９】
期間ｔ７の後、期間ｔ９では、リセットトランジスタＴ２は、オンし、ＦＤ容量Ｃｆｄをリセットする。すると、画素信号Ｖｓｉｇは、リセットされる。その後、期間ｔ１０〜ｔ１２では、それぞれ、次の行について、上記の期間ｔ１〜ｔ３と同じ動作が行われる。この動作を撮像期間に渡って、水平期間毎に実施して、画素領域２０１の画素信号の読み出しを完了させる。
【０２１０】
期間ＴｈｄＢは、ある行の信号をアナログデジタルデジタル変換する期間となる。期間ｔ８の参照信号Ｇ４は、図１６の期間ｔ７の参照信号Ｇ４に対して、期間ΔｔＧ４だけ早く生成される。そのため、アナログデジタル変換期間ＴｈｄＢは、期間ΔｔＧ４だけ短くすることができる。
【０２１１】
また、期間ｔ３の参照信号Ｇ４は、図１６の期間ｔ２の参照信号Ｇ４に対して、期間ΔｔＧ１だけ早く生成される。そのため、アナログデジタル変換期間ＴｈｄＢは、期間ΔｔＧ１だけ短くすることができる。
【０２１２】
したがって、アナログデジタル変換期間ＴｈｄＢは、次式のように、図１６のアナログデジタル変換期間ＴｈｄＡに対して、期間ΔｔＧ１およびΔｔＧ４だけ短くなる。
ＴｈｄＢ＝ＴｈｄＡ−ΔｔＧ１−ΔｔＧ４
【０２１３】
さらに、図１７（ａ）の判定信号Ｖｊｄのレベルを、図１６の参照信号Ｇ１と参照信号Ｇ４との交点のレベルに設定することで、期間ｔ２およびｔ７を短縮することができる。これにより、アナログデジタル変換期間ＴｈｄＢを短縮することができる。また、本実施形態は、第２の実施形態と同様の効果を得ることができる。なお、本実施形態は、第３の実施形態に適用することもできる。
【０２１４】
（第５の実施形態）
図１８（ａ）は、本発明の第５の実施形態による列信号処理部２０３の制御方法を示すタイミングチャートである。図１８（ｂ）は、ランプ波信号線Ｖｒｍｐ１の信号の波形を示す図である。図１８（ｃ）は、ランプ波信号線Ｖｒｍｐ４の信号の波形を示す図である。図１８（ｄ）は、図１８（ａ）の信号Ｖｓｉｇの波形を示す図である。
【０２１５】
本実施形態は、第４の実施形態に対して、撮像システム１０の基本的な構成と動作及び撮像素子１２の基本的な構成と動作が同様である。以下、本実施形態が第４の実施形態と異なる点を説明する。
【０２１６】
第４の実施形態（図１７（ａ））では、参照信号Ｇ４は、第２の初期レベルからレベル変化が開始され、発生期間終了後には、第２の初期レベルに戻る。水平動作期間ＴｈｄＢは、期間ｔ３およびｔ８のそれぞれの参照信号Ｇ４のレベル変化期間と、期間ｔ３およびｔ８の後のそれぞれの参照信号Ｇ４のなまりｄｕｌｌ４が第２の初期レベルに戻る期間とにより占められている。これにより、図１４および図１７（ａ）において、Ｎ信号Ｖｎの時間Δｔｎだけ余分な待ち時間が発生している。
【０２１７】
そこで、本実施形態（図１８（ａ））の期間ｔ２では、参照信号Ｇ４は、第２の初期レベルより小さい第３の初期レベルから第１の初期レベルに向けてレベルが変換する。これにより、余分な待ち時間Δｔｎを削減する。
【０２１８】
期間ｔ３の終了時では、参照信号Ｇ４は、第２の初期レベルに戻る期間が必要になる。期間ｔ８の終了時では、参照信号Ｇ４は、第３の初期レベルに戻る期間が必要になる。このため、本実施形態でも、判定期間ｔ６直後に参照信号Ｇ４のレベル変化を開始させる。これにより、期間ｔ８の終了時の参照信号Ｇ４の波形のなまりｄｕｌｌ４による次の行の動作への悪影響を避けることができる。
【０２１９】
期間ｔ３の参照信号Ｇ４の終了時刻は、期間ｔ２の参照信号Ｇ１の終了時刻より早い。これにより、参照信号Ｇ１を用いたカウント期間ｔｎ１から参照信号Ｇ４を用いたカウント期間ｔｎ４までの間を短縮させることができる。
【０２２０】
図１８（ａ）〜（ｄ）が図１７（ａ）〜（ｄ）と異なる点を説明する。期間ｔ８の参照信号Ｇ４は、期間ｔ７の参照信号Ｇ１より早く生成される。また、期間ｔ３の参照信号Ｇ４は、期間ｔ２の参照信号Ｇ１より先に終了している。
【０２２１】
図１８（ｂ）のランプ波信号線Ｖｒｍｐ１では、参照信号Ｇ１は、期間ｔ２に発生させられ、期間ｔ２終了時のレベルを判定信号Ｖｊｄとして維持する。図１８（ｃ）のランプ波信号線Ｖｒｍｐ４では、参照信号Ｇ４は、期間ｔ３において、第３の初期レベルから第２の初期レベルに向けてレベル変化する。期間ｔ３の参照信号Ｇ４は、期間ｔ２の参照信号Ｇ１より早く終了する。
【０２２２】
期間ｔ３の参照信号Ｇ４の開始レベルは、第３の初期レベルであり、第２の初期レベルより小さい。時刻ｔ３の開始時刻は、図１７（ａ）において、期間ｔ３の参照信号が第３の初期レベルになる時刻と同じである。図１８（ａ）の時刻ｔ３の参照信号Ｇ４は、図１６の時刻ｔ３の参照信号Ｇ４より早く発生している。
【０２２３】
次に、図１３の撮像期間の動作を説明する。列信号処理部２０３の初期設定として、スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続し、カウンタ回路４０３は、カウントＣ回路５０１のカウント値を０（ゼロ）に設定し、カウント方向をアップ方向に設定する。水平期間の開始毎に、列信号処理部２０３は、初期設定に戻る。
【０２２４】
次に、撮像素子１２の動作を説明する。列信号処理部２０３の初期設定として、スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続し、カウンタ回路４０３は、カウントＣ回路５０１のカウント値を０（ゼロ）に設定し、カウント方向をアップ方向に設定する。水平期間の開始毎に、列信号処理部２０３は、初期設定に戻る。
【０２２５】
垂直ブランキング期間ＶＢＬＫでは、レベル演算部２０３ｄは、第３の初期レベルを設定しない第２の実施形態（図１４）と同様に、プリセット値ｐｒ４ｎおよびｐｒ４ｓを求める。そして、垂直ブランキング期間中に、カウンタ回路４０３は、プリセット値ｐｒ４ｎをｎ４メモリ５０３に記憶させ、プリセット値ｐｒ４ｓをｓ４メモリ５０４に記憶させる。その後、撮像期間の水平同期信号ＨＤが開始されると、列信号処理部２０３は、図１８（ａ）の動作を１行毎に実施する。
【０２２６】
期間ｔ３の前では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ４の参照信号Ｇ４のレベルを第３の初期レベルに維持する。期間ｔ３では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ４の参照信号Ｇ４のレベルを第３の初期レベルから第１の初期レベルに向けて変化させることにより、参照信号Ｇ４を生成する。期間ｔ３の終了時では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ４の参照信号Ｇ４のレベルを第１の初期レベルから第２の初期レベルに戻す。
【０２２７】
期間ｔ１の前では、リセットトランジスタＴ２は、ＦＤ容量Ｃｆｄのノード３０１をリセットする。期間ｔ１以降では、リセットトランジスタＴ２は、ＦＤ容量Ｃｆｄのノード３０１のリセットを解除する。すると、画素２００は、リセット解除に基づくＮ信号Ｖｎを列信号線２３１に出力する。
【０２２８】
次に、期間ｔ２では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１の参照信号Ｇ１のレベルを第１の初期レベルから判定信号Ｖｊｄのレベルに向けて変化させることにより、参照信号Ｇ１を生成する。期間ｔ２の開始時には、カウントＣ回路５０１は、カウント値のアップカウントを開始する。比較器４０２は、Ｎ信号Ｖｎと参照信号Ｇ１を比較し、Ｎ信号Ｖｎと参照信号Ｇ１の大小関係が逆転すると、出力信号が反転する。
【０２２９】
カウントＣ回路５０１は、比較器４０２の出力信号が反転すると、その時点のカウント値を期間ｔｎ１のカウント値ｃｎ１として出力する。演算回路４０５は、カウント値ｃｎ１を記憶する。期間ｔ２の終了後、タイミング部２１１は、参照信号Ｇ１の期間ｔ２の終了時のレベルを判定信号Ｖｊｄとして維持する。
【０２３０】
期間ｔ２では、参照信号Ｇ１は、第１の初期レベルから第１の初期レベルより大きい判定信号Ｖｊｄのレベルに変化する。期間ｔ３では、参照信号Ｇ４は、第３の初期レベルから第１の初期レベルに変化する。第３の初期レベルは、第１の初期レベルより大きくかつ第２の初期レベルより小さい。
【０２３１】
期間ｔ２では、図１１の比較器４０２ｄは、参照信号Ｇ１およびＧ４を比較し、参照信号Ｇ１およびＧ４の大小関係が逆転すると、出力信号が反転する。カウンタ回路４０３ｄは、比較器４０２ｄの出力信号を、カウンタ制御線ｐＣＮＴｄおよびｐＣＮＴを介して、カウンタ回路４０３に出力する。
【０２３２】
カウンタ回路４０３は、参照信号Ｇ１およびＧ４の大小関係が逆転すると、ｎ４メモリ５０３が記憶しているプリセット値ｐｒ４ｎをカウントＣ回路５０１のカウント値に設定するとともに、カウントＣ回路５０１のカウント方向をダウン方向に設定する。カウントＣ回路５０１は、参照信号Ｇ１およびＧ４の大小関係が逆転すると、クロック信号を基に、カウント値ｐｒ４ｎのダウンカウントを開始する。
【０２３３】
同時に、スイッチ回路４０１は、スイッチ制御線ｐＳｗＲの制御により、ランプ波信号線Ｖｒｍｐ４を比較器４０２に接続する。比較器４０２は、Ｎ信号Ｖｎと参照信号Ｇ４を比較し、Ｎ信号Ｖｎと参照信号Ｇ４の大小関係が逆転すると、出力信号がローレベルからハイレベルに反転する。カウントＣ回路５０１は、比較器４０２の出力信号が反転すると、その時点のカウント値ｃｎ４を出力する。カウント値ｃｎ４は、期間ｔｎ４のアップカウント値に相当する。演算回路４０５は、カウント値ｃｎ４を記憶する。
【０２３４】
その後、期間ｔ６の開始時までに、カウンタ回路４０３は、カウントＣ回路５０１のカウント値をリセットし（０に設定し）、カウント方向をアップ方向に変更し、スイッチ回路４０１は、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。
【０２３５】
その後、撮像素子１２は、期間ｔ４〜ｔ１２の処理を行う。期間ｔ４〜ｔ１２の処理は、図１７（ａ）の期間ｔ４〜ｔ１２の処理と同様である。ただし、期間ｔ８の終了時では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ４の参照信号Ｇ４のレベルを第３の初期レベルに戻す。
【０２３６】
期間ＴｈｄＢは、ある行の信号をアナログデジタルデジタル変換する期間となる。期間ｔ８の参照信号Ｇ４は、図１６の期間ｔ７の参照信号Ｇ４に対して、期間ΔｔＧ４だけ早く生成される。そのため、アナログデジタル変換期間ＴｈｄＢは、期間ΔｔＧ４だけ短くすることができる。
【０２３７】
また、期間ｔ３の参照信号Ｇ４は、図１６の期間ｔ２の参照信号Ｇ４に対して、期間ΔｔＧ１だけ早く生成される。そのため、アナログデジタル変換期間ＴｈｄＢは、期間ΔｔＧ１だけ短くすることができる。
【０２３８】
さらに、期間ｔ３の参照信号Ｇ４は、第３の初期レベルから変化を開始する。そのため、アナログデジタル変換期間ＴｈｄＢは、期間Δｔｎだけ短くすることができる。
【０２３９】
したがって、アナログデジタル変換期間ＴｈｄＢは、次式のように、図１６のアナログデジタル変換期間ＴｈｄＡに対して、期間ΔｔＧ１、ΔｔＧ４およびΔｔｎだけ短くなる。
ＴｈｄＢ＝ＴｈｄＡ−ΔｔＧ１−ΔｔＧ４−Δｔｎ
【０２４０】
本実施形態は、第４の実施形態と同様の効果を得ることができる。なお、本実施形態は、第２および第３の実施形態に適用することもできる。
【０２４１】
上記では、レベル演算部２０３ｄは、垂直ブランキング期間ＶＢＬＫに、参照信号Ｇ４を基にプリセット値ｐｒ４ｎを求めている。撮像期間の期間ｔ３では、レベル演算部２０３ｄは、第３の初期レベルから開始する参照信号Ｇ４と参照信号Ｇ１を比較する。このため、第３の初期レベルは、温度や電源の揺らぎなどで、変動している可能性がある。そこで、垂直ブランキング期間ＶＢＬＫにおいて、レベル演算部２０３ｄは、参照信号Ｇ１および第３の初期レベルから開始する参照信号Ｇ４の交点に基づいてプリセット値ｐｒ４ｎを求めてもよい。これにより、より正確なプリセット値ｐｒ４ｎを求めることができるので、画質の向上が期待できる。
【０２４２】
あるいは、撮像期間の期間３において、レベル演算部２０３ｄは、参照信号Ｇ１および第３の初期レベルから開始する参照信号Ｇ４の交点の比較結果を出力する。列信号処理部２０３は、レベル演算部２０３ｄの比較結果を基に、プリセット値ｐｒ４ｎを求めてもよい。例えば、カウントＣ回路５０１は、レベル演算部２０３ｄの比較結果を基に、参照信号Ｇ１およびＧ４の交点までのカウント値をメモリ制御回路５０２に出力する。メモリ制御回路５０２は、そのカウント値を４で除算して、プリセット値ｐｒ４ｎとして、カウントＣ回路５０１のカウント値にプリセットする。
【０２４３】
そして、スイッチ回路４０１は、スイッチ制御線ｐＳｗＲの制御により、ランプ波信号線Ｖｒｍｐ４を比較器４０２に接続する。その後、カウントＣ回路５０１は、第３の初期レベルから開始した参照信号Ｇ４とＮ信号Ｖｎとの交点までダウンカウントすることで、期間ｔｎ４のカウント値ｃｎ４を得ることができる。これにより、垂直ブランキング期間ＶＢＬＫ以後の変動に対しても、より正確なプリセット値ｐｒ４ｎを求めることができるので、画質の向上が期待できる。
【０２４４】
（第６の実施形態）
図１９（ａ）は、本発明の第６の実施形態による列信号処理部２０３の制御方法を示すタイミングチャートである。図１９（ｂ）は、ランプ波信号線Ｖｒｍｐ１の信号の波形を示す図である。図１９（ｃ）は、ランプ波信号線Ｖｒｍｐ４の信号の波形を示す図である。図１９（ｄ）は、図１９（ａ）の信号Ｖｓｉｇの波形を示す図である。
【０２４５】
本実施形態は、第１の実施形態に対して、撮像システム１０の基本的な構成と動作及び撮像素子１２の基本的な構成と動作が同様である。以下、本実施形態が第１の実施形態と異なる点を説明する。
【０２４６】
図６（ｂ）のランプ波信号線Ｖｒｍｐ１では、判定信号Ｖｊｄの発生期間後のなまりｄｕｌｌ１が第１の初期レベルに戻った後でなければ、参照信号Ｇ１を発生させることができない。このため、図６（ａ）の動作において、期間ｔ７で、参照信号Ｇ１と参照信号Ｇ４を同時かつ同じ期間で発生させた場合、参照信号Ｇ４の波形のなまりｄｕｌｌ４が次の行の動作に影響を与えてしまう。
【０２４７】
これに対して、図６（ｃ）のランプ波信号線Ｖｒｍｐ４では、期間ｔ３の参照信号Ｇ４の発生レベルが小さく、期間ｔ３の参照信号Ｇ４のなまりｄｕｌｌ４が第１の初期レベルに戻る期間が短い。そこで、判定信号Ｖｊｄの発生期間直後であっても、参照信号Ｇ４を発生させることが可能である。
【０２４８】
また、図６（ａ）の動作においては、期間ｔ２の参照信号Ｇ１のなまりｄｕｌｌ１が第１の初期レベルに戻った後に、期間ｔ３の参照信号Ｇ４を発生させている。これに対して、図９で説明したように、期間ｔ２の終了時、参照信号Ｇ１のレベルを維持することで、参照信号Ｇ１のなまりｄｕｌｌ１が第１の初期レベルに戻るのを待たずに、参照信号Ｇ４を発生させることが可能である。
【０２４９】
以下、図１９（ａ）〜（ｄ）が図６（ａ）〜（ｄ）と異なる点を説明する。まず、期間ｔ１では、画素２００は、リセット解除に基づくＮ信号Ｖｎを列信号線２３１に出力する。次に、期間ｔ２では、タイミング部２１１は、参照信号Ｇ１のレベルを変化させる。期間ｔ２では、列信号処理部２０３は、図６（ａ）の期間ｔ２の処理と同様の処理を行い、期間ｔｎ１のカウント値ｃｎ１を得る。
【０２５０】
期間ｔ２では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１を介して比較器４０２に参照信号Ｇ１を出力し、その後、参照信号Ｇ１の終了レベルを維持する。これにより、撮像素子１２は、期間ｔ２の直後に、期間ｔ３の処理を開始することができる。期間Δｔｎｄは、図６（ａ）の期間ｔ２の終了時から期間ｔ３の開始時までの期間である。図１９（ａ）のアナログデジタル変換期間ＴｈｄＢは、図６（ａ）のアナログデジタル変換期間ＴｈｄＡに対して、期間Δｔｎｄ分短縮することができる。
【０２５１】
期間ｔ２の後、期間ｔ３では、列信号処理部２０３は、図６（ａ）の期間ｔ３の処理と同様の処理を行い、期間ｔｎ４のカウント値ｃｎ４を得る。期間ｔ４では、撮像素子１２は、図６（ａ）の期間ｔ４の処理と同様の処理を行う。
【０２５２】
期間ｔ４の後、期間ｔ５では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１のレベルを期間ｔ２の終了時のレベルから判定信号Ｖｊｄのレベルに向けて変化させる。ランプ波信号線Ｖｒｍｐ１のレベルは、第１の初期レベルからではなく、期間ｔ２の終了時のレベルから変化を開始するので、期間ｔ５は、図６（ａ）の期間ｔ５より短縮することができる。
【０２５３】
判定信号Ｖｊｄのレベルは、図６（ａ）の判定信号Ｖｊｄのレベルより小さい。期間ｔ６では、列信号処理部２０３は、図６（ａ）の期間ｔ６と同様の処理を行う。期間ｔ６の終了時では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１の判定信号Ｖｊｄを第１の初期レベルに戻す。
【０２５４】
期間ｔ６の直後、判定信号Ｖｊｄが第１の初期レベルに戻るのを待たずに、期間ｔ８では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ４の参照信号Ｇ４のレベルを第１の初期レベルから変化させる。Ｓ信号ＶｓｉｇＨは、判定期間ｔ６の前に安定しているので、列信号処理部２０３は、期間ｔ８で、参照信号Ｇ４を用いたアナログデジタル変換を開始してもよい。
【０２５５】
期間ｔ８の開始時の後、ランプ波信号線Ｖｒｍｐ１のレベルが第１の初期レベルに戻ると、期間ｔ７では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１の参照信号Ｇ１を第１の初期レベルから変化させる。参照信号Ｇ１の発生期間ｔ７は、参照信号Ｇ４の発生期間ｔ８より短い。期間ｔ７の参照信号Ｇ１の発生終了時刻は、期間ｔ８の参照Ｇ４の発生終了時刻と同じである。期間ｔ７およびｔ８の終了時では、タイミング部２１１は、参照信号Ｇ１およびＧ４を第１の初期レベルに戻す。
【０２５６】
期間ｔ８では、列信号処理部２０３は、図６（ａ）の期間ｔ７の参照信号Ｇ８の処理と同様の処理を行い、期間ｔｓ４のカウント値ｃｓ４を得る。演算回路４０５は、カウント値ｃｓ４からカウント値ｃｎ４を減算し、その減算結果を４倍した値を、画素２００の画素値として出力する。
【０２５７】
期間ｔ７では、列信号処理部２０３は、図６（ａ）の期間ｔ７の参照信号Ｇ１の処理と同様の処理を行い、期間ｔｓ１のカウント値ｃｓ１を得る。演算回路４０５は、カウント値ｃｓ１からカウント値ｃｎ１を減算した減算結果を、画素２００の画素値として出力する。
【０２５８】
期間ｔ９では、撮像素子１２は、図６（ａ）の期間ｔ９の処理と同様の処理を行う。その後、期間ｔ１０、ｔ１１およびｔ１２では、それぞれ、次の行について、上記の期間ｔ１、ｔ２およびｔ３と同じ動作が行われる。
【０２５９】
なお、期間ｔ８では、比較器４０２は、判定信号Ｖｊｄ以上のＳ信号ＶｓｉｇＨと参照信号Ｇ４を比較する。そのため、期間ｔ８の参照信号Ｇ４は、参照信号Ｇ４のレベルが判定信号Ｖｊｄを超えない範囲であれば、期間ｔ６の終了時より前に、レベル変化を開始してもよい。
【０２６０】
期間ＴｈｄＢは、ある行の信号をアナログデジタルデジタル変換する期間となる。期間ｔ２以降では、参照信号Ｇ１は、期間ｔ２の終了時の参照信号Ｇ１のレベルを維持する。これにより、期間ｔ２の直後に、期間ｔ３では、参照信号Ｇ４がレベル変化を開始する。そのため、アナログデジタル変換期間ＴｈｄＢは、図６のアナログデジタル変換期間ＴｈｄＡに対して、参照信号Ｇ１が第１の初期レベルに戻る期間Δｔｎｄ分短くすることができる。
【０２６１】
また、期間ｔ６の直後に、期間ｔ８では、参照信号Ｇ４がレベル変化を開始するので、その参照信号Ｇ４のなまりｄｕｌｌ４が第１の初期レベルに戻る時刻が早くなる。そのため、アナログデジタル変換期間ＴｈｄＢは、図６のアナログデジタル変換期間ＴｈｄＡに対して、期間ΔｔＧ４およびΔｔｎ分短くすることができる。
【０２６２】
また、判定信号Ｖｊｄのレベルは、図６（ａ）の判定信号Ｖｊｄのレベルより小さく、時刻ｔ７の終了時刻が時刻ｔ８の終了時刻が同じになるので、期間ｔ７は、図６（ａ）の期間ｔ７より短くなる。そのため、アナログデジタル変換期間ＴｈｄＢは、図６のアナログデジタル変換期間ＴｈｄＡに対して、期間ΔｔＧ１ｒ分短くすることができる。
【０２６３】
また、期間ｔ２以降では、参照信号Ｇ１は、期間ｔ２の終了時の参照信号Ｇ１のレベルを維持する。これにより、期間ｔ２の直後に期間ｔ３が開始し、期間ｔ７の開始時刻は、図６（ａ）の期間ｔ７の開始時刻より早くなる。そのため、アナログデジタル変換期間ＴｈｄＢは、図６のアナログデジタル変換期間ＴｈｄＡに対して、期間ΔｔＧ１分短くすることができる。
【０２６４】
これらの短くなった期間の重なりを除いても、アナログデジタル変換期間ＴｈｄＢは、次式のように、図６の水平動作期間ＴｈｄＡに対して、期間ΔｔｈｄＡだけ短くなる。
ＴｈｄＢ＝ＴｈｄＡ−ΔｔｈｄＡ
【０２６５】
ここで、参照信号Ｇ４の変化率が参照信号Ｇ１の変化率の４倍である場合、図６（ａ）のように、参照信号Ｇ１と参照信号Ｇ４の発生期間ｔ７が同じ場合には、参照信号Ｇ１は、画素信号Ｖｓｉｇのダイナミックレンジの下１／４をアナログデジタル変換する。これは、判定信号Ｖｊｄのレベルを境に、画素信号Ｖｓｉｇを１：３の割合で分担してアナログデジタル変換していることになる。判定信号Ｖｊｄのレベルは、第１の初期レベルと第２の初期レベルの差を４倍（係数倍）で除算したレベルである。
【０２６６】
これに対して、図１９（ａ）の場合、参照信号Ｇ１の発生期間ｔ７は、参照信号Ｇ４の発生期間ｔ８に対して、２／３となっている。そのため、参照信号Ｇ１は、画素信号Ｖｓｉｇのダイナミックレンジの下１／４の２／３倍、すなわち下１／６をアナログデジタル変換することになる。そこで、判定信号Ｖｊｄは、画素信号Ｖｓｉｇのダイナミックレンジの下１／６のレベルに設定する必要があるため、Ｓ信号ＶｓｉｇＬの解像精度の高い領域が狭くなっている。図９（ａ）の場合、判定信号Ｖｊｄのレベルを境に、画素信号Ｖｓｉｇは、１：５で分割されることになる。
【０２６７】
これを避けるためには、期間ΔｔＧ１およびΔｔＧ１ｒの短縮をやめて、図６（ａ）と同じレベルの判定信号Ｖｊｄに設定するとともに、参照信号Ｇ１の発生期間ｔ７を参照信号Ｇ４の発生期間ｔ８と同じにすればよい。この場合、判定期間ｔ６以降は、図７と同じになる。すなわち、撮像素子１２は、信号解像度精度と読み出し時間との関係を示す駆動モードや撮像条件に応じて、図７の制御方法または図１９（ａ）の制御方法を選択することができる。
【０２６８】
以上のように、列信号処理部２０３は、判定期間ｔ６直後に、期間ｔ８で、参照信号Ｇ４を用いたアナログデジタル変換を行うことできるので、その参照信号Ｇ４の波形のなまりｄｕｌｌ４による次の行の動作への悪影響を避けることができる。また、列信号処理部２０３は、参照信号Ｇ１の発生期間ｔ２と参照信号Ｇ４の発生期間ｔ３の間を短縮させることができる。
【０２６９】
また、参照信号Ｇ１の発生期間ｔ７は、参照信号Ｇ４の発生期間ｔ８内に収まっており、参照信号Ｇ１の発生期間Ｇ７は、図６（ａ）の参照信号Ｇ１の発生期間ｔ７より短縮することができる。また、判定信号Ｖｊｄのレベルは、図６（ａ）の判定信号Ｖｊｄのレベルより小さい。参照信号Ｇ１と参照信号Ｇ４は、画素信号Ｖｓｉｇのアナログデジタル変換割合を変更することで、さらに参照信号の発生期間ｔ７を短縮することができる。また、本実施形態は、第１の実施形態と同様の効果を得ることができる。
【０２７０】
本実施形態では、参照信号Ｇ４の変化率が参照信号Ｇ１の４倍である場合を例にして説明したが、その他の倍率を用いても同様である。例えば、参照信号Ｇ４の変化率が参照信号Ｇ１の変化率の２倍である場合、参照信号Ｇ１は、画素信号Ｖｓｉｇのダイナミックレンジの下１／２の２／３倍、すなわち下１／３をアナログデジタル変換することになる。その場合、判定信号Ｖｊｄのレベルは、画素信号Ｖｓｉｇのダイナミックレンジの下１／３のレベルに設定される。参照信号Ｇ１およびＧ４は、１：２の割合で分担してアナログデジタル変換することになる。なお、本実施形態は、図１５の構成を適用することもできる。
【０２７１】
（第７の実施形態）
図２０を参照して、本発明の第７の実施形態について説明する。本実施形態は、撮像システム１０の基本的な構成と動作および撮像素子１２の基本的な構成と動作が、第６の実施形態と同様である。
【０２７２】
第１〜第６の実施形態では、２種類の変化率を持つ参照信号Ｇ１およびＧ４を用いたアナログデジタル変換を行う。これにより、広いダイナミックレンジと高い解像精度のアナログデジタル変換が可能となるとともに、フレームレートを向上させることができる。第６の実施形態は、第１の実施形態に対して、フレームレート向上の観点では効果がある。しかし、判定信号Ｖｊｄは、画素信号Ｖｓｉｇのダイナミックレンジの１／６のレベルに設定されるため、参照信号Ｇ１を用いてアナログデジタル変換する高解像精度のＳ信号ＶｓｉｇＬの領域が狭くなる。
【０２７３】
また、図１９（ａ）の判定信号Ｖｊｄの波形のなまりｄｕｌｌ１は、撮像素子１２の温度によって変化する。撮像素子１２の温度が高温になるほど、判定信号Ｖｊｄの波形のなまりｄｕｌｌ１が大きくなる。そのため、判定信号Ｖｊｄの波形のなまりｄｕｌｌ１が第１の初期レベルに戻る時刻と参照信号Ｇ１の発生期間ｔ７の開始時刻との間のマージンが少ない場合がある。その場合、判定信号Ｖｊｄの波形のなまりｄｕｌｌ１が第１の初期レベルに戻る前に、期間ｔ７の参照信号Ｇ１のレベル変化が開始する。本実施形態は、温度に応じて、判定信号Ｖｊｄの波形のなまりｄｕｌｌ１１の影響を抑えることで、フレームレートを落とすことなく、画質の劣化を抑制する。
【０２７４】
図２０（ａ）および（ｂ）は、本実施形態によるランプ波信号線Ｖｒｍｐ１の信号波形例を示す図である。以下、図２０（ａ）および（ｂ）が図１９（ｂ）と異なる点を説明する。撮像素子１２は、サーミスタ等により、撮像素子１２の温度Ｋを検出する。そして、撮像素子１２は、撮像素子１２の温度Ｋが閾値Ｘ以下の場合には、図２０（ａ）の動作を行い、撮像素子１２の温度Ｋが閾値Ｘより高い場合には、図２０（ｂ）の動作を行う。
【０２７５】
図２０（ａ）の動作は、図１９（ｂ）の動作と同じである。撮像素子１２は、撮像素子１２の温度Ｋが閾値Ｘ以下の場合には、第６の実施形態（図１９（ｂ））と同じ動作を行う。閾値Ｘは、同期制御部１５内のＲＯＭにあらかじめ設計値として設定しておくことが可能である。
【０２７６】
撮像素子１２は、撮像素子１２の温度Ｋが閾値Ｘより高い場合には、同期制御部１５の制御により、図２０（ｂ）に示すように、参照信号Ｇ１の発生期間ｔ７の開始時刻を、図２０（ａ）の期間ｔ７の開始時刻より、期間Δｔ７遅らせる。これにより、判定信号Ｖｊｄの波形のなまりｄｕｌｌ１の影響を受けないように、参照信号Ｇ１の発生期間ｔ７を開始させることができる。
【０２７７】
さらに、撮像素子１２は、図２０（ｂ）に示すように、判定信号Ｖｊｄのレベルを、図２０（ａ）の判定信号Ｖｊｄのレベルより、ΔＶｊｄ小さくする。これにより、期間ｔ７の終了時刻の参照信号Ｇ１のレベルは、図２０（ａ）の期間ｔ７の終了時刻の参照信号Ｇ１のレベルよりΔＶｊｄ小さくなる。図２０（ｂ）の期間ｔ７は、図２０（ａ）の期間ｔ７より短くなる。図２０（ｂ）の期間ｔ７の終了時刻は、図２０（ａ）の期間ｔ７の終了時刻と同じになる。これにより、フレームレートを落とすことなく、判定信号Ｖｊｄの波形のなまりｄｕｌｌ１の影響を抑えることが可能となる。
【０２７８】
図２１は、本実施形態による撮像システム１０の制御方法を示すフローチャートである。撮像素子１２は、第１の駆動モードと第２の駆動モードを選択可能である。第１の駆動モードは、高いフレームレートが優先される駆動モードであり、例えば、動画記録、ライブビュー、ＡＦ（オートフォーカス）の駆動モードである。第２の駆動モードは、フレームレートよりも画質が優先される駆動モードであり、例えば、静止画の駆動モードである。
【０２７９】
撮像素子１２は、動画記録やライブビュー時など、連続して画素信号を読み出す動作を行うと、温度が上昇しやすい。そのため、撮像素子１２は、動画撮影時の撮像素子１２の温度Ｋに応じて、判定信号Ｖｊｄの波形のなまりＤｕｌｌ１の影響を小さくする。
【０２８０】
ステップＳ１００では、同期制御部１５は、操作部１６の電源釦がユーザによりオンにされると、ステップＳ１０１に進む。ステップＳ１０１では、同期制御部１５は、各種の初期設定を行う。次に、ステップＳ１０２では、同期制御部１５は、操作部１６の操作に応じて、第１の駆動モードまたは第２の駆動モードを選択する。
【０２８１】
ステップＳ１０３では、同期制御部１５は、第２の駆動モードが選択された場合には、ステップＳ１０４に進み、第１の駆動モードが選択された場合には、ステップＳ１０５に進む。
【０２８２】
ステップＳ１０５では、同期制御部１５は、撮像素子１２の温度Ｋを検出する。そして、撮像素子１２の温度Ｋが閾値Ｘ以下である場合には、ステップＳ１０６に進み、撮像素子１２の温度Ｋが閾値Ｘより高い場合には、ステップＳ１０７に進む。
【０２８３】
ステップＳ１０４では、撮像素子１２は、第１の実施形態（図７）の動作Ｒｅａｄ１を行い、ステップＳ１０８に進む。ステップＳ１０６では、撮像素子１２は、第６の実施形態（図１９（ａ））の動作Ｒｅａｄ６を行い、ステップＳ１０８に進む。ステップＳ１０７では、撮像素子１２は、本実施形態の図２０（ｂ）の動作Ｒｅａｄ７を行い、ステップＳ１０８に進む。動作Ｒｅａｄ７により、判定信号Ｖｊｄの波形のなまりＤｕｌｌ１の影響を低減することができる。
【０２８４】
ステップＳ１０８では、同期制御部１５は、操作部１６の電源釦がユーザによりオフにされたか否かを判定する。同期制御部１５は、電源釦がオフにされていない場合には、ステップＳ１０２に戻り、上記の処理を繰り返す。また、同期制御部１５は、電源釦がオフにされた場合には、図２１のフローチャートの処理を終了する。
【０２８５】
以上のように、撮像システム１０は、撮像条件（駆動モードおよび温度Ｋ）に応じて、第１の実施形態の動作Ｒｅａｄ１、第６の実施形態の動作Ｒｅａｄ６または第７の実施形態の動作Ｒｅａｄ７を行う。これにより、撮像システム１０は、設計自由度が増し、駆動モードに応じた画質またはフレームレートの最適化が可能となる。また、タイミング部２１１は、図２０（ａ）および（ｂ）のように、温度Ｋに応じて、期間ｔ６における判定信号Ｖｊｄの発生終了から期間ｔ７における参照信号Ｇ１の発生開始までの期間を変える。これにより、温度Ｋの変化に応じて生じる画質の劣化を抑えつつフレームレートを保つことが可能となる。すなわち、撮像システム１０は、撮像条件に応じて、非同期に、参照信号Ｇ１の発生期間ｔ７と参照信号Ｇ４の発生期間ｔ８の開始位置を制御することで、画質の劣化を抑えつつフレームレートを向上させることが可能となる。
【０２８６】
撮像システム１０は、駆動モードに応じて、動作Ｒｅａｄ１、Ｒｅａｄ６またはＲｅａｄ７を変える場合を説明したが、それに限るものではない。例えば、撮像システム１０は、静止画記録時の蓄積時間、または連写モード等の様々な撮像条件に応じて、動作Ｒｅａｄ１、Ｒｅａｄ６またはＲｅａｄ７を変えてもよい。ステップＳ１０３では、同期制御部１５は、連写モードが選択された場合に、ステップＳ１０５に進んでもよい。
【０２８７】
第１〜第７の実施形態によれば、２種類の変化率を持つ参照信号Ｇ１およびＧ４を用いて、広いダイナミックレンジ、高い解像精度、およびフレームレートを向上させたアナログデジタル変換を行うことができる。これにより、撮像画像の動画速度や連写速度の向上を実現できる。
【０２８８】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。撮像素子１２は、デジタルカメラ、ビデオカメラの他、スマートフォン、タブレット、工業用カメラ、医療用カメラ、車載カメラ等に適用可能である。
【符号の説明】
【０２８９】
１２  撮像素子、２００  画素、２０３  列信号処理部、２１１  タイミング部、４０２  比較器、４０３  カウンタ回路、４０４  ラッチ回路、４０５  演算回路
【図１】
2020072288.tif 000003
【図２】
2020072288.tif 000004
【図３】
2020072288.tif 000005
【図４】
2020072288.tif 000006
【図５】
2020072288.tif 000007
【図６】
2020072288.tif 000008
【図７】
2020072288.tif 000009
【図８】
2020072288.tif 000010
【図９】
2020072288.tif 000011
【図１０】
2020072288.tif 000012
【図１１】
2020072288.tif 000013
【図１２】
2020072288.tif 000014
【図１３】
2020072288.tif 000015
【図１４】
2020072288.tif 000016
【図１５】
2020072288.tif 000017
【図１６】
2020072288.tif 000018
【図１７】
2020072288.tif 000019
【図１８】
2020072288.tif 000020
【図１９】
2020072288.tif 000021
【図２０】
2020072288.tif 000022
【図２１】
2020072288.tif 000023