(57)【要約】【課題】開口エリアの探索を比較的短時間で行うことが可能な半導体装置を提供することにある。【解決手段】論理回路領域は、第１方向に沿って設けられた複数のＮ型ウエルおよび複数のＰ型ウエルと、前記第１方向と交差する第２方向に沿って配置され、前記複数のＮ型ウエルに第１参照電位を供給し、前記複数のＰ型ウエルに第２参照電位を供給する複数の給電セルと、を含む。前記複数の給電セルの各々は、対応するＮ型ウエルに形成されたＮ型不純物導入層と、対応するＰ型ウエルに形成されたＰ型不純物導入層と、を含む。前記複数の給電セルは、複数の第１給電セルと、複数の第２給電セルと、を含む。前記複数の第１給電セルの各々の前記Ｎ型不純物導入層および前記Ｐ型不純物導入層のレイアウトパターンは、平面視において、前記複数の第２給電セルの各々の前記Ｎ型不純物導入層および前記Ｐ型不純物導入層のレイアウトパターンと異なる。【選択図】図１４
2020072224.tif 000002
【特許請求の範囲】
【請求項１】
複数の論理回路が形成された論理回路領域を有する半導体チップを有し、
前記論理回路領域は、
第１方向に沿って設けられた複数のＮ型ウエルと、
前記第１方向に沿って設けられ、前記複数のＮ型ウエルの間に配置された複数のＰ型ウエルと、
前記第１方向と交差する第２方向に沿って配置され、前記複数のＮ型ウエルに第１参照電位を供給し、前記複数のＰ型ウエルに第２参照電位を供給する複数の給電セルと、を含み、
前記複数の給電セルの各々は、対応するＮ型ウエルに形成されたＮ型不純物導入層と、対応するＰ型ウエルに形成されたＰ型不純物導入層と、を含み、
前記複数の給電セルは、複数の第１給電セルと、複数の第２給電セルと、を含み、
前記複数の第１給電セルの各々の前記Ｎ型不純物導入層および前記Ｐ型不純物導入層のレイアウトパターンは、平面視において、前記複数の第２給電セルの各々の前記Ｎ型不純物導入層および前記Ｐ型不純物導入層のレイアウトパターンと異なる、半導体装置。
【請求項２】
請求項１において、
前記複数の第１給電セルと前記複数の第２給電セルとは、Ｎ個（Ｎは、Ｎ≧２の自然数）の第１給電セルに対して１つの第２給電セルが配置されるように、前記第２方向に沿って配置される、半導体装置。
【請求項３】
請求項１において、
前記複数の第１給電セルと前記複数の第２給電セルとは、Ｎ個（Ｎは、Ｎ≧３の自然数）の第１給電セルに対してＮ個の第２給電セルが配置されるように、前記第２方向に沿って配置される、半導体装置。
【請求項４】
請求項１において、
前記複数の給電セルの周囲には、回路動作に直接関係しないセルの複数が配置される、半導体装置。
【請求項５】
請求項４において、
回路動作に直接関係しないセルは、スペアセルである、半導体装置。
【請求項６】
請求項４において、
回路動作に直接関係しないセルは、前記給電セルである、半導体装置。
【請求項７】
請求項１において、
前記論理回路領域は、さらに、
前記第１方向に沿って設けられた複数の電源ラインと、
前記第１方向に沿って設けられ、前記複数の電源ラインの間に配置された複数の接地ラインと、を含み、
前記Ｎ型不純物導入層は、対応する電源ラインに接続され、
前記Ｐ型不純物導入層は、対応する接地ラインに接続される、半導体装置。
【請求項８】
請求項１において、
前記複数の給電セルは、複数の第３給電セルと、複数の第４給電セルと、を含み、
前記複数の第３給電セルと前記複数の第４給電セルとは、前記複数の第１給電セルと前記複数の第２給電セルとが前記第２方向に沿って配置される位置と異なる位置において、前記第２方向に沿って配置され、
前記複数の第３給電セルの各々の前記Ｎ型不純物導入層および前記Ｐ型不純物導入層のレイアウトパターンは、平面視において、前記複数の第４給電セルの各々の前記Ｎ型不純物導入層および前記Ｐ型不純物導入層のレイアウトパターンと異なる、半導体装置。
【請求項９】
請求項１において、
前記複数の給電セルは、複数の第３給電セルと、複数の第４給電セルと、を含み、
前記複数の第３給電セルおよび前記複数の第４給電セルは、前記複数の第１給電セルと前記複数の第２給電セルと共に、前記第２方向に沿って配置され、
前記複数の第３給電セルの各々の前記Ｎ型不純物導入層および前記Ｐ型不純物導入層のレイアウトパターンは、平面視において、前記複数の第１給電セルの各々の前記Ｎ型不純物導入層および前記Ｐ型不純物導入層のレイアウトパターンと異なり、
前記複数の第４給電セルの各々の前記Ｎ型不純物導入層および前記Ｐ型不純物導入層のレイアウトパターンは、平面視において、前記複数の第１給電セルの各々の前記Ｎ型不純物導入層および前記Ｐ型不純物導入層のレイアウトパターンと同じである、半導体装置。
【請求項１０】
複数の論理回路が形成された論理回路領域を有する半導体チップを有し、
前記論理回路領域は、
回路動作に直接関係しないセルの複数が形成された複数の領域を含み、
前記複数の領域は、前記論理回路領域の内部に、一定の間隔で配置される、
半導体装置。
【請求項１１】
請求項１０において、
前記回路動作に直接関係しないセルは、スペアセルである、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置に関し、特に、回路修正のための座標の特定に利用可能な不純物導入層のレイアウトパターンを有する半導体装置に適用可能である。
【背景技術】
【０００２】
半導体装置の論理修正の方法として、集束イオンビーム（ＦＩＢ：Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）による回路修正が知られている。ＦＩＢによる回路修正を行う場合、半導体チップ上の加工箇所の特定が必要になる。ＦＩＢ加工は、半導体チップの裏面から行われることが多く、その手順は、まず加工箇所を含むエリアを半導体チップの裏面より研磨し、次に加工箇所の近傍に位置合わせ用の開口エリアを開口する。開口エリア内の不純物導入層の形状を計算機上の設計データ（ＣＡＤデータ）と比較することで、半導体チップ上の座標を特定する。特定した座標を基準として、その近傍に存在する加工箇所のＦＩＢ加工を行う。
【０００３】
特許文献１（特開２０１１−２９４０５号）は、メモリセルの不良解析を行うため、メモリセルの位置識別マークを備える半導体集積回路を提案している。特許文献１の位置識別マークは、メタル配線層や絶縁層を剥離した場合においても、半導体基板上におけるメモリセル等の物理的な位置を容易に確認できるように、基板電位供給用パターンの側面部（辺側）に、凹凸形状を設けて形成される。基板電位供給用パターンは、半導体基板に電位を供給する拡散層を用いて形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２９４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＦＩＢによる回路修正では、位置合わせ用の開口エリア内の半導体素子は破壊されるため、動作する回路が存在しない箇所を選ぶ必要がある。また、座標を特定するために、不純物導入層のレイアウトパターンの形状に特徴のある箇所であることが必要になる。この条件に合致する開口エリアの探索に多大な時間を要していた。
【０００６】
本開示の課題は、開口エリアの探索を比較的短時間で行うことが可能な半導体装置を提供することにある。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００９】
すなわち、半導体装置は、複数の論理回路が形成された論理回路領域を有する半導体チップを有する。前記論理回路領域は、第１方向に沿って設けられた複数のＮ型ウエルと、前記第１方向に沿って設けられ、前記複数のＮ型ウエルの間に配置された複数のＰ型ウエルと、前記第１方向と交差する第２方向に沿って配置され、前記複数のＮ型ウエルに第１基準電位を供給し、前記複数のＰ型ウエルに第２基準電位を供給する複数の給電セルと、を含む。前記複数の給電セルの各々は、対応するＮ型ウエルに形成されたＮ型不純物導入層（ＮＰ）と、対応するＰ型ウエルに形成されたＰ型不純物導入層と、を含む。前記複数の給電セルは、複数の第１給電セルと、複数の第２給電セルと、を含む。前記複数の第１給電セルの各々の前記Ｎ型不純物導入層および前記Ｐ型不純物導入層のレイアウトパターンは、平面視において、前記複数の第２給電セルの各々の前記Ｎ型不純物導入層および前記Ｐ型不純物導入層のレイアウトパターンと異なる。
【発明の効果】
【００１０】
上記半導体装置によれば、開口エリアの探索を比較的短時間で行うことが可能である。
【図面の簡単な説明】
【００１１】
【図１】集束イオンビームによる回路修正方法を説明する図である。
【図２】集束イオンビームによる回路修正方法の手順を説明する図である。
【図３】複数の容量セルの不純物導入層のレイアウトパターンのＣＡＤデータを示す図である。
【図４】スペアセルを含むエリアの不純物導入層のレイアウトパターンのＣＡＤデータを示す図である。
【図５】実施例１に係る半導体装置の構成例を示す上面図である。
【図６】論理回路領域の構成例を示す拡大図である。
【図７】論理回路領域の他の構成例を示す拡大図である。
【図８】ウエル給電セルの概略的な構成を示す断面図である。
【図９】第１ウエル給電セルＷＴＣ１のレイアウト構成を示す平面図である。
【図１０】第２ウエル給電セルＷＴＣ２のレイアウト構成を示す平面図である。
【図１１】第３ウエル給電セルＷＴＣ１１のレイアウト構成を示す平面図である。
【図１２】第４ウエル給電セルＷＴＣ２１のレイアウト構成を示す平面図である。
【図１３】セルＦＣＣの不純物導入層のレイアウト構成を示す平面図である。
【図１４】Ｎ型ウエルＮＷとＰ型ウエルＰＷへのウエル給電セルからの給電構造を説明する平面図である。
【図１５】論理回路領域におけるウエル給電セルの配置と、ＦＩＢの加工エリアの関係を説明する図である。
【図１６】実施例１に係る開口エリアの周辺の不純物導入層の形状のＣＡＤデータを示す図である。
【図１７】比較例に係る開口エリアの周辺の不純物導入層の形状のＣＡＤデータを示す図である。
【図１８】ウエル給電セルの配置方法を示す図である。
【図１９】変形例１に係る論理回路領域の構成例を示す拡大図である。
【図２０】変形例２に係る開口エリアの周辺の不純物導入層の形状のＣＡＤデータを示す図である。
【図２１】実施例２に係る開口エリアの周辺の不純物導入層の形状のＣＡＤデータを示す図である。
【図２２】ウエル給電セルの周辺にスペアセルを配置する配置方法を示す図である。
【図２３】実施例３に係る開口エリアの周辺の不純物導入層の形状のＣＡＤデータを示す図である。
【図２４】ウエル給電セルの周辺にウエル給電セルを配置する配置方法を示す図である。
【図２５】実施例４に係る半導体装置の構成例を示す上面図である。
【図２６】スペアセル配置領域の不純物導入層の形状のＣＡＤデータを示す図である。
【図２７】スペアセル配置領域の配置方法を示す図である。
【発明を実施するための形態】
【００１２】
以下、実施形態、実施例、変形例および比較例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
【００１３】
まず、図面を用いて、集束イオンビーム（ＦＩＢ：Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）による回路修正の方法を説明する。図１は、ＦＩＢによる回路修正方法を説明する図である。図２は、ＦＩＢによる回路修正方法の手順を説明する図である。
【００１４】
図１は、半導体チップ１０の論理回路領域２の一部を、半導体チップ１０の裏面側から見た場合の図を示している。論理回路領域２の一部には、ＦＩＢによる論理修正を必要とする部分（以下、加工箇所）２１が存在するものとする。
【００１５】
ＦＩＢによる回路修正を行う準備として、図２に示すステップＳ２１〜Ｓ２３が行われ、その後、ステップＳ２４に示すように、ＦＩＢ加工が行われる。
【００１６】
ステップＳ２１：まず、半導体チップ１０上の加工箇所２１を特定するため、加工箇所２１を含む加工エリア２３を半導体チップ１０の裏面１０Ｂより研磨する。
【００１７】
ステップＳ２２：次に、加工箇所２１の近傍の加工エリア２３内において、半導体チップ１０の裏面１０Ｂから、位置合わせ用の開口エリア２５を開口する。開口エリア２５は、拡散層（不純物導入層）に特徴的な形状を持つエリアを選定する。なお、開口エリア２５の部分の半導体素子は破壊される。
【００１８】
ステップＳ２３：次に、開口エリア２５内の拡散層の形状（レイアウトパターン）を、計算機上において、拡散層の形状（レイアウトパターン）に関する設計データ（ＣＡＤデータ）と比較することで、半導体チップ１０上の座標（ｘ，ｙ）を特定する。
【００１９】
ステップＳ２４：そして、特定した座標（ｘ，ｙ）を基準として、その近傍に存在する加工箇所２１のＦＩＢ加工を実施する。
【００２０】
図１を参照し、開口エリア２５は、一辺の長さ（Ｌ１）が、たとえば、３μｍの四角形形状である。また、加工箇所２１は、Ｘ方向において、開口エリア２５の左辺からの距離Ｌ２、Ｙ方向において、距離Ｌ３に存在するとした場合において、距離Ｌ２および距離Ｌ３は、８０μｍ以下（Ｌ２，Ｌ３＜８０μｍ）であることが望ましい。
【００２１】
開口エリア２５は、動作する回路が存在しない箇所を選択する必要がある。このような箇所は、たとえば、容量素子を形成するための容量セルの複数が配置された箇所である。図３は、複数の容量セルＣＰＣの不純物導入層のレイアウトパターンのＣＡＤデータを示す図である。図３に示すように、不純物導入層のレイアウトパターンは、その形状が均一となっており、座標の特定ができないという課題があった。
【００２２】
そのため、たとえば、複数の容量セルの中に、不純物導入層の形状が均一でないスペアセルＳＰＣを含むエリアを探索し、スペアセルＳＰＣの不純物導入層の形状を目印として、座標の特定を行うことが考えられる。図４は、スペアセルＳＰＣを含むエリアの不純物導入層のレイアウトパターンのＣＡＤデータを示す図である。スペアセルＳＰＣの不純物導入層のレイアウトパターンは、容量セルの不純物導入層のレイアウトパターンと異なるため、座標の特定の目印として利用することができる。しかしながら、スペアセルＳＰＣはランダムに存在するため、この条件に合致するエリアの探索に多大な時間を要してしまうといった課題があった。
【００２３】
（実施態様）
実施態様では、回路動作に影響を与えず破壊することが可能で、かつ拡散層（不純物導入層）に特徴的な形状を持つレイアウト構造（形状）を、あらかじめ規則的に、半導体チップ（１０）内に配置する。そして、この拡散層（不純物導入層）に特徴的な形状を持つレイアウト構造を目印として利用し、半導体チップ（１０）の座標の特定を行う。
【００２４】
実施態様によれば、回路動作に影響を与えることなく破壊が可能な目印が、半導体チップ（１０）内に規則的に存在することになる。そのため、位置合わせ用の開口エリア（２５）の開口位置の探索を、短時間で、かつ、容易に行うことができる。
【００２５】
また、半導体チップ（１０）の座標の特定に利用できる特徴的なレイアウト構造があらかじめ半導体チップ（１０）に配置されているため、開口エリア（２５）内での座標の特定を確実に行うことができる。したがって、ＦＩＢ加工の成功確率を向上させることができる。
【実施例１】
【００２６】
実施例１では、回路動作に影響を与えず破壊することが可能で、かつ拡散層（不純物導入層）に特徴的な形状を持つレイアウト構造（形状、レイアウトパターン）として、規則的に配置されるウエル給電セルＷＴＣを利用する場合について説明する。
【００２７】
図５は、半導体装置の構成例を示す上面図である。
【００２８】
半導体装置１００は、単結晶シリコンの様な矩形形状の半導体チップ１０の主面に、公知のＣＭＯＳ半導体製造方法を用いて形成されている。半導体装置１００は、たとえば、入出力回路領域１と、論理回路領域２と、メモリ回路領域３と、アナログ回路領域４と、を含む。
【００２９】
入出力回路領域１は、複数の入力回路および複数の出力回路が配置された領域であり、半導体チップ１０の周囲に設けられる。入力回路は、半導体チップ１０の外部から供給された入力信号を、半導体チップ１０の内部へ入力する。出力回路は、半導体チップ１０の内部から供給された出力信号を、半導体チップ１０の外部へ出力する。
【００３０】
論理回路領域２は、複数の論理回路が配置された領域である。複数の論理回路は、たとえば、中央処理装置（ＣＰＵ）を構成する。
【００３１】
メモリ回路領域３は、たとえば、ランダムアクセスメモリ（ＲＡＭ）の様な揮発性メモリ、フラッシュメモリ、リードオンリーメモリの様な不揮発メモリなどが配置された領域である。揮発性メモリは、たとえば、ＣＰＵの一次記憶領域として利用される。不揮発メモリは、たとえば、ＣＰＵの動作プログラムや動作プログラムによって参照される参照データなどの記憶領域として利用される。
【００３２】
アナログ回路領域４は、たとえば、アナログデジタル変換回路（ＡＤＣ）、デジタルアナログ変換回路（ＤＡＣ）などが配置される領域であり、入出力回路領域１を除いたところの半導体チップ１０の周囲に設けられる。アナログデジタル変換回路（ＡＤＣ）は、たとえば、半導体チップ１０の外部に設けられたアナログセンサからのアナログ信号を受け、そのアナログ信号をデジタル信号に変換してＣＰＵへ供給する。デジタルアナログ変換回路（ＤＡＣ）は、たとえば、ＣＰＵから供給されたデジタル信号を受け、そのデジタル信号をアナログ信号に変換して、半導体チップ１０の外部に設けられたアナログ電子部品へ供給する。
【００３３】
論理回路領域２およびメモリ回路領域３は、入出力回路領域１とアナログ回路領域４とに囲まれた半導体チップ１０の中央部分に配置される。
【００３４】
図６は、論理回路領域の構成例を示す拡大図である。図７は、論理回路領域の他の構成例を示す拡大図である。図６、図７に示す様に、論理回路領域２は、Ｘ方向（第１方向）に延在し、Ｘ方向と交差するＹ方向（第２方向）に並走して設けられた複数の電源ラインＶＤＤと、Ｘ方向に延在し、Ｙ方向に並走して設けられた複数の接地ラインＶＳＳと、を有する。複数の電源ラインＶＤＤと複数の接地ラインＶＳＳとは、２本の電源ラインの間に、１本の接地ラインＶＳＳが配置されるように、交互に配置されている。複数の電源ラインＶＤＤと複数の接地ラインＶＳＳとは、たとえば、銅（Ｃｕ）やアルミニューム（Ａｌ）などの金属層によって形成されている。接地ラインＶＳＳには、接地電位の様な第１参照電位が供給される。電源ラインＶＤＤには、第１参照電位と異なる、電源電位の様な第２参照電位が供給される。第１参照電位（ＶＳＳ）は、たとえば、０Ｖのような電圧であり、第２参照電位（ＶＤＤ）は、たとえば、２Ｖの様な電圧である。
【００３５】
１本の電源ラインＶＤＤと一本の接地ラインＶＳＳとの間に設けられた半導体チップ１０の領域２０の各々には、主に、スタンダードセル（ＳＴＤセル）と呼ばれる単位セルの複数が配置されている。論理回路領域２は、Ｘ方向に沿って行状に設けられた領域２０が、Ｙ方向に複数設けられ、各領域２０に、複数のＳＴＤセルが配置されることで、構成される。ＳＴＤセルは、たとえば、論理回路を構成する複数の論理セルＬＧＣと、Ｎ型ウエルおよびＰ型ウエルへの給電を行う複数のウエル給電セルＷＴＣと、容量を構成する容量セル（ＣＡＣ）と、これらのセル（ＬＧＣ，ＷＴＣ，ＣＡＣ）の間を埋めるフィラーセル（ＦＩＣ）と、を有する。図６において、容量セル（ＣＡＣ）とフィラーセル（ＦＩＣ）とをまとめて、セルＦＣＣとして描かれている。
【００３６】
これらのセル（ＬＧＣ，ＷＴＣ，ＦＣＣ）の内、ウエル給電セルＷＴＣおよびセルＦＣＣは、回路動作に直接関係しないため、破壊することが可能である。また、図６、図７に図示されないが、複数の論理セルＬＧＣの一部分には、予備の論理セルＬＧＣとしてスペアセルＳＰＣが挿入される場合がある。スペアセルＳＰＣは、たとえば、論理回路の論理を修正する場合などに利用される。スペアセルＳＰＣも、回路動作に直接関係しないため、破壊することが可能である。
【００３７】
図６に示す様に、ウエル給電セルＷＴＣは、Ｙ方向に沿って第１列ＣＷ１において、上から数えて、１番目の領域２０、３番目の領域２０、５番目の領域２０のように、奇数番目の領域２０に、規則的に配置される。また、ウエル給電セルＷＴＣは、Ｙ方向に沿って設けられた第２列ＣＷ２において、上から数えて、２番目の領域２０、４番目の領域２０、６番目の領域２０のように、偶数番目の領域２０に、規則的に配置される。つまり、第１列ＣＷ１または第２列ＣＷ２において、ウエル給電セルＷＴＣは、１つ飛ばしに規則的に配置されている。
【００３８】
一方、図７では、ウエル給電セルＷＴＣが、第１列ＣＷ１および第２列ＣＷ２において、各領域２０に、連続して規則的に配置されている。
【００３９】
図８は、ウエル給電セルの概略的な構成を示す断面図である。ウエル給電セルＷＴＣは、領域２０に形成され、Ｐ型ウエルＰＷに形成されたＰ型不純物導入層ＰＰと、Ｎ型ウエルＮＷに形成されたＮ型不純物導入層ＮＰと、を有する。Ｐ型ウエルＰＷは、Ｐ型不純物（ｐ）が導入されたウエル領域である。Ｐ型不純物導入層ＰＰは、Ｐ型ウエルＰＷのＰ型不純物の濃度と比較して、高濃度のＰ型不純物（ｐ＋）が導入された領域である。Ｎ型ウエルＮＷは、Ｎ型不純物（ｎ）が導入されたウエル領域である。Ｎ型不純物導入層ＮＰは、Ｎ型ウエルＮＷのＮ型不純物の濃度と比較して、高濃度のＮ型不純物（ｎ＋）が導入された領域である。Ｐ型不純物導入層ＰＰは接地ラインＶＳＳに接続され、接地電位がＰ型ウエルＰＷに供給される。Ｐ型ウエルＰＷには、領域２０において、論理セルＬＧＣのＮチャネルＭＯＳＦＥＴが形成されるので、ＮチャネルＭＯＳＦＥＴのチャネル領域は接地ラインＶＳＳから接地電位を供給されることになる。一方、Ｎ型不純物導入層ＮＰは電源ラインＶＤＤに接続され、接地電位がＮ型ウエルＮＷに供給される。Ｎ型ウエルＮＷには、領域２０において、論理セルＬＧＣのＰチャネルＭＯＳＦＥＴが形成されるので、ＰチャネルＭＯＳＦＥＴのチャネル領域は電源ラインＶＤＤから電源電位を供給されることになる。
【００４０】
次に、ウエル給電セルＷＴＣの平面視におけるレイアウト構成を、図９〜図１２を用いて説明する。ウエル給電セルＷＴＣは、そのレイアウトによって、第１ウエル給電セルＷＴＣ１、第２ウエル給電セルＷＴＣ２、第３ウエル給電セルＷＴＣ１１、第４ウエル給電セルＷＴＣ２１を有する。図９は第１ウエル給電セルＷＴＣ１のレイアウト構成を示す平面図であり、図１０は、第２ウエル給電セルＷＴＣ２のレイアウト構成を示す平面図である。図１１は第３ウエル給電セルＷＴＣ１１のレイアウト構成を示す平面図であり、図１２は第４ウエル給電セルＷＴＣ２１のレイアウト構成を示す平面図である。
【００４１】
図９に示す様に、第１ウエル給電セルＷＴＣ１は、Ｙ方向において、電源ラインＶＤＤが上側に配置され、接地ラインＶＳＳが下側に配置された構成であり、電源ラインＶＤＤと接地ラインＶＳＳとの間に、Ｎ型ウエルＮＷとＰ型ウエルＰＷとが配置される。Ｎ型不純物導入層ＮＰは、Ｐ型不純物導入層ＰＰに対して、右上に配置される。第１ウエル給電セルＷＴＣ１のＮ型不純物導入層ＮＰとＰ型不純物導入層ＰＰとを、半導体チップの裏側から見た場合の図は、第１パターンＷＴＣ１Ｃで示す様なレイアウトパターンになる。第１ウエル給電セルＷＴＣ１は、たとえば、図６の第１列ＣＷ１に配置されるウエル給電セルＷＴＣに利用できる。
【００４２】
図１０に示す様に、第２ウエル給電セルＷＴＣ２は、Ｙ方向において、接地ラインＶＳＳが上側に配置され、電源ラインＶＤＤが下側に配置された構成であり、接地ラインＶＳＳと電源ラインＶＤＤとの間に、Ｐ型ウエルＰＷとＮ型ウエルＮＷとが配置される。Ｎ型不純物導入層ＮＰは、Ｐ型不純物導入層ＰＰに対して、右下に配置される。第２ウエル給電セルＷＴＣ２のＮ型不純物導入層ＮＰとＰ型不純物導入層ＰＰとを、半導体チップの裏側から見た場合の図は、第１ウエル給電セルＷＴＣ１と異なり、第２パターンＷＴＣ２Ｃで示す様なレイアウトパターンになる。第２ウエル給電セルＷＴＣ２は、たとえば、図６の第２列ＣＷ２に配置されるウエル給電セルＷＴＣに利用できる。
【００４３】
図１１に示す様に、第３ウエル給電セルＷＴＣ１１は、Ｙ方向において、電源ラインＶＤＤが上側に配置され、接地ラインＶＳＳが下側に配置された構成であり、電源ラインＶＤＤと接地ラインＶＳＳとの間に、Ｎ型ウエルＮＷとＰ型ウエルＰＷとが配置される。Ｎ型不純物導入層ＮＰは、Ｐ型不純物導入層ＰＰに対して、左上に配置される。第１ウエル給電セルＷＴＣ１のＮ型不純物導入層ＮＰとＰ型不純物導入層ＰＰとを、半導体チップの裏側から見た場合の図は、第２パターンＷＴＣ２Ｃで示す様なレイアウトパターンになる。第３ウエル給電セルＷＴＣ１１は、たとえば、図６の第１列ＣＷ１に配置されるウエル給電セルＷＴＣに利用できる。
【００４４】
図１２に示す様に、第４ウエル給電セルＷＴＣ２１は、Ｙ方向において、接地ラインＶＳＳが上側に配置され、電源ラインＶＤＤが下側に配置された構成であり、接地ラインＶＳＳと電源ラインＶＤＤとの間に、Ｐ型ウエルＰＷとＮ型ウエルＮＷとが配置される。Ｎ型不純物導入層ＮＰは、Ｐ型不純物導入層ＰＰに対して、左下に配置される。第４ウエル給電セルＷＴＣ２１のＮ型不純物導入層ＮＰとＰ型不純物導入層ＰＰとを、半導体チップの裏側から見た場合の図は、第１パターンＷＴＣ１Ｃで示す様なレイアウトパターンになる。第４ウエル給電セルＷＴＣ２１は、たとえば、図６の第２列ＣＷ２に配置されるウエル給電セルＷＴＣに利用できる。
【００４５】
つまり、第１ウエル給電セルＷＴＣ１および第４ウエル給電セルＷＴＣ２１の第１パターンＷＴＣ１Ｃは、第２ウエル給電セルＷＴＣ２および第３ウエル給電セルＷＴＣ１１の第２パターンＷＴＣ２Ｃと異なっており、第２パターンＷＴＣ２Ｃは第１パターンＷＴＣ１ＣをＹ方向に反転させたパターン、または、Ｘ方向に反転させたパターンになっている。
【００４６】
実施例１では、第１パターンＷＴＣ１Ｃと第２パターンＷＴＣ２Ｃとのレイアウトパターンの違いに基づいて、位置合わせ用の開口エリア（２５）の開口位置の探索を行う。また、開口エリア（２５）内において、第１パターンＷＴＣ１Ｃと第２パターンＷＴＣ２Ｃとのレイアウトパターンの違いに基づいて、半導体チップ１０上の座標の特定が行われる。
【００４７】
図１３は、セルＦＣＣの不純物導入層のレイアウト構成を示す平面図である。セルＦＣＣは、容量セル（ＣＡＣ）またはフィラーセル（ＦＩＣ）であり、容量セル（ＣＡＣ）とフィラーセル（ＦＩＣ）とは、同様な不純物導入層（ＮＰ、ＰＰ）のレイアウトパターンを有する。
【００４８】
図１３に示されるように、セルＦＣＣは、電源ラインＶＤＤと接地ラインＶＳＳとの間に配置されたＮ型ウエルＮＷおよびＰ型ウエルＰＷと、Ｎ型ウエルＮＷ内に形成されたＮ型不純物導入層ＮＰと、Ｐ型ウエルＰＷ内に形成されたＰ型不純物導入層ＰＰと、を有する。Ｎ型不純物導入層ＮＰおよびＰ型不純物導入層ＰＰは、ともに、Ｘ方向に沿って、直線的に延在して配置される。
【００４９】
つまり、Ｎ型不純物導入層ＮＰおよびＰ型不純物導入層ＰＰは、一様であり、特徴的な不純物導入層の形状ではない。したがって、容量セル（ＣＡＣ）またはフィラーセル（ＦＩＣ）の不純物導入層のレイアウトパターンは、その形状が均一となっており、座標の特定に利用するには不向きである。
【００５０】
図１４は、Ｎ型ウエルＮＷとＰ型ウエルＰＷへのウエル給電セルからの給電構造を説明する平面図である。図１４は、図６の論理回路領域の構成例を簡素化して示している。
【００５１】
図１４に示す様に、ウエル給電セルＷＴＣ（ＷＴＣ１，ＷＴＣ１１，ＷＴＣ２，ＷＴＣ２１）は、論理回路領域２内に一定の間隔で配置されている。第１列ＣＷ１には、２つの第１ウエル給電セルＷＴＣ１と、１つの第３ウエル給電セルＷＴＣ１１が配置される。また、第２列ＣＷ２には、２つの第２ウエル給電セルＷＴＣ２と、１つの第４ウエル給電セルＷＴＣ２１が配置される。論理セルＬＧＣ以外の箇所に配置されたセル（ＷＴＣ１，ＷＴＣ２、ＷＴＣ１１，ＷＴＣ２１，ＦＣＣ）は、回路動作に直接関係ない部分であり、破壊が可能である。
【００５２】
図１４に示す様に、Ｎ型ウエルＮＷには、Ｎ型不純物導入層ＮＰから第２参照電位（ＶＤＤ）が供給される。また、Ｐ型ウエルＰＷには、Ｐ型不純物導入層ＰＰから第１参照電位（ＶＳＳ）が供給される。１つのＮ型ウエルＮＷおよび１つのＰ型ウエルＰＷには、複数のウエル給電セルＷＴＣから給電が行われている。例えば、第２ウエル給電セルＷＴＣ２（Ｔ２）を破壊した場合でも、論理セルＬＧＣ（Ｆ１）,（Ｆ２）のＮ型ウエルＮＷおよびＰ型ウエルＰＷへは、第１ウエル給電セルＷＴＣ１（Ｔ１）,（Ｔ３）より、第２参照電位（ＶＤＤ）および第１参照電位（ＶＳＳ）の給電が行われる。
【００５３】
図１５は、論理回路領域におけるウエル給電セルの配置と、ＦＩＢの加工エリアの関係を説明する図である。ウエル給電セルＷＴＣの形成された複数の列ＣＷ０〜ＣＷ５は、論理回路領域２において、Ｘ方向または水平方向に、一定の間隔Ｌで存在する。加工エリア２３のサイズをＭｘＭとした場合、通常、その間隔Ｌは、ＦＩＢの加工エリア２３の一辺（Ｍ）より狭い（Ｌ＜Ｍ）。そのため、ウエル給電セルの形成された列が、ＦＩＢの加工エリア２３内に必ず存在することになる。図１５では、２列（ＣＷ１、ＣＷ２）が加工エリア２３の内部に存在する。したがって、加工エリア２３内には、複数のウエル給電セルＷＴＣが存在することになる。
【００５４】
前述のように、加工エリア２３の内部には、半導体チップ１０の裏面から、位置合わせ用の開口エリア２５を開口する。開口エリア２５の部分の半導体素子は破壊されるため、開口エリア２５は、動作する回路が存在しない箇所を選択する必要がある。開口エリア２５を開口する際、不純物導入層に特徴的な形状を持つエリアとして、ウエル給電セルＷＴＣの不純物導入層の形状（レイアウトパターン）が利用される。たとえば、図１４において、第１ウエル給電セルＷＴＣ１と第３ウエル給電セルＷＴＣ１１とでは、不純物導入層の形状が異なるので、第３ウエル給電セルＷＴＣ１１の不純物導入層の形状を目印として、開口エリア２５を開口する。あるいは、図１４において、第２ウエル給電セルＷＴＣ２と第４ウエル給電セルＷＴＣ２１とでは、不純物導入層の形状が異なるので、第４ウエル給電セルＷＴＣ２１の不純物導入層の形状を目印として、開口エリア２５を開口する。開口エリア２５は、一辺の長さが、たとえば、３μｍの四角形形状である。
【００５５】
そして、開口エリア２５内の第３ウエル給電セルＷＴＣ１１（または、第４ウエル給電セルＷＴＣ２１）の不純物導入層の形状（レイアウトパターン）を、計算機上において、不純物導入層の形状（レイアウトパターン）に関する設計データ（ＣＡＤデータ）と比較する。これにより、半導体チップ１０上の座標（ｘ，ｙ）を特定する。そして、特定した座標（ｘ，ｙ）を基準として、その近傍に存在する加工箇所２１のＦＩＢ加工を実施する。
【００５６】
なお、一辺（Ｍ）の値を（間隔Ｌ＋ウエル給電セルＷＴＣのＸ方向の幅）のような値に調整することにより、加工エリア２３の内部に、ウエル給電セルの形成された列が１列のみ存在するようにしてもよい。
【００５７】
図１６は、実施例１に係る開口エリアの周辺の不純物導入層の形状のＣＡＤデータを示す図である。図１７は、比較例に係る開口エリアの周辺の不純物導入層の形状のＣＡＤデータを示す図である。
【００５８】
図１６において、開口エリア２５の周辺の不純物導入層の形状のＣＡＤデータは、図１４の第１列ＣＷ１におけるウエル給電セルＷＴＣ（ＷＴＣ１，ＷＴＣ１１）の不純物導入層の形状に対応する設計データ（ＣＡＤデータ）である。このＣＡＤデータは、半導体チップ１０の裏面から見た場合の不純物導入層の形状が示されている。図１６では、２つの第１ウエル給電セルＷＴＣ１に対して１つの第３ウエル給電セルＷＴＣ１１が配置されるように、６つのウエル給電セルＷＴＣが第１列ＣＷ１に設けられた場合のＣＡＤデータである。
【００５９】
図１６に示すＣＡＤデータには、第１ウエル給電セルＷＴＣ１に対応する４つの第１パターンＷＴＣ１Ｃと、第３ウエル給電セルＷＴＣ１１に対応する２つの第２パターンＷＴＣ２Ｃと、が含まれる。第２パターンＷＴＣ２Ｃの不純物導入層の形状を目印として、開口エリア２５を開口する。開口エリア２５の内部には、３個のウエル給電セルＷＴＣが含まれ、３個のウエル給電セルＷＴＣの内、２個のウエル給電セルＷＴＣは第１パターンＷＴＣ１Ｃを有する第１ウエル給電セルＷＴＣ１であり、他の１個のウエル給電セルＷＴＣは第２パターンＷＴＣ２Ｃを有する第３ウエル給電セルＷＴＣ１１である。つまり、複数の第１ウエル給電セルＷＴＣ１と複数の第３ウエル給電セルＷＴＣ１１とは、Ｎ個（Ｎは、Ｎ≧２の自然数）の第１ウエル給電セルＷＴＣ１に対して１つの第３ウエル給電セルＷＴＣ１１が配置されるように、Ｙ方向に沿って配置される。
【００６０】
開口エリア２５の内部において、３個のウエル給電セルＷＴＣに１個の割合で、不純物導入層の形状がＹ方向に反転された不純物導入層の形状を有している。
【００６１】
つまり、ウエル給電セルＷＴＣの不純物導入層の形状が規則的にＹ方向に反転され、開口エリア２５の内部において、反転された不純物導入層の形状が特徴的なパターンとなっている。この特徴的な不純物導入層の形状を目印として、開口エリア２５の開口位置の探索を、短時間で、かつ、容易に行うことができる。
【００６２】
また、開口エリア２５内の特徴的なパターンと計算機上のＣＡＤデータとを照合することにより、半導体チップ１０上での座標の特定を精度よく行うことができる。位置合わせ用の開口エリア２５は複数設けることも可能である。
【００６３】
比較例を示す図１７は、第１パターンＷＴＣ１Ｃを有する６個の第１ウエル給電セルＷＴＣ１が第１列ＣＷ１に設けられた場合のＣＡＤデータである。開口エリア２５の内部のウエル給電セルＷＴＣの不純物導入層の形状に特徴が無い。そのため、開口エリア２５を開口する際、ＳＴＤセルのＹ方向の高さ程度の加工精度を期待することができるが、これ以上の精度で座標の特定を行うことはできない。
【００６４】
図１８は、ウエル給電セルの配置方法を示す図である。
【００６５】
ステップＳ３１：論理回路領域２内に、複数の列状に、複数のウエル給電セルＷＴＣを挿入する。たとえば、図１６において、第１列ＣＷ１に、第１ウエル給電セルＷＴＣ１を挿入し、第２列ＣＷ２に、第２ウエル給電セルＷＴＣ２を挿入する。
【００６６】
ステップＳ３２：列状に配置された複数のウエル給電セルＷＴＣにおいて、一定間隔でＹ方向に不純物導入層の形状を反転させる。たとえば、図１６において、第１列ＣＷ１に配置された複数の第１ウエル給電セルＷＴＣ１において、一定間隔で、第１ウエル給電セルＷＴＣ１を第３ウエル給電セルＷＴＣ１１へ置換する。また、第２列ＣＷ２に配置された複数の第２ウエル給電セルＷＴＣ２において、一定間隔で、第２ウエル給電セルＷＴＣ２を第４ウエル給電セルＷＴＣ２１へ置換する。ここで、一定間隔とは、たとえば、３個に１個の割合で、第３ウエル給電セルＷＴＣ１１または第４ウエル給電セルＷＴＣ２１を配置することを意味している。また、「Ｙ方向に不純物導入層の形状を反転させる」とは、不純物導入層の導電型を変更することではなく、不純物導入層の配置位置を変更する意味である。つまり、図９に示す第１ウエル給電セルＷＴＣ１のＮ型不純物導入層ＮＰおよびＰ型不純物導入層ＰＰの配置位置を、図１１に示す第３ウエル給電セルＷＴＣ１１のＮ型不純物導入層ＮＰおよびＰ型不純物導入層ＰＰの配置位置へ変更することである。あるいは、図１０に示す第２ウエル給電セルＷＴＣ２のＮ型不純物導入層ＮＰおよびＰ型不純物導入層ＰＰの配置位置を、図１２に示す第４ウエル給電セルＷＴＣ２１のＮ型不純物導入層ＮＰおよびＰ型不純物導入層ＰＰの配置位置へ変更することである。
【００６７】
実施例１によれば、以下の効果を得ることができる。
【００６８】
１）回路動作に影響を与えることなく破壊が可能な目印が、半導体チップ（１０）内に規則的に存在することになる。そのため、位置合わせ用の開口エリア（２５）の開口位置の探索を、短時間で、かつ、容易に行うことができる。
【００６９】
２）半導体チップ（１０）の座標の特定に利用できる特徴的なレイアウト構造があらかじめ半導体チップ（１０）に配置されているため、開口エリア（２５）内での半導体チップ１０上の座標の特定を確実に行うことができる。したがって、ＦＩＢ加工の成功確率を向上させることができる。
【００７０】
（変形例）
以下いくつかの変形例を説明する。
【００７１】
（変形例１）
図１９は、変形例１に係る論理回路領域の構成例を示す拡大図である。図１９が図１４と異なる点は、図１９では、ウエル給電セルＷＴＣが、第１列ＣＷ１および第２列ＣＷ２において、連続して規則的に配置されている点である。他の構成は、図１４と同じであるので、説明は省略する。
【００７２】
第１列ＣＷ１には、上から順に、第１ウエル給電セルＷＴＣ１、第４ウエル給電セルＷＴＣ２１、第３ウエル給電セルＷＴＣ１１、第４ウエル給電セルＷＴＣ２１、第１ウエル給電セルＷＴＣ１、第２ウエル給電セルＷＴＣ２が配置される。第１列ＣＷ１では、第３ウエル給電セルＷＴＣ１１および第２ウエル給電セルＷＴＣ２のＮ型不純物導入層ＮＰとＰ型不純物導入層ＰＰとが、特徴的な不純物導入層の形状となっている。
【００７３】
また、第２列ＣＷ２には、上から順に、第３ウエル給電セルＷＴＣ１１，第２ウエル給電セルＷＴＣ２，第１ウエル給電セルＷＴＣ１，第２ウエル給電セルＷＴＣ２、第３ウエル給電セルＷＴＣ１１、第４ウエル給電セルＷＴＣ２１が配置される。
【００７４】
第２列ＣＷ２では、第１ウエル給電セルＷＴＣ１および第４ウエル給電セルＷＴＣ２１のＮ型不純物導入層ＮＰとＰ型不純物導入層ＰＰとが、特徴的な不純物導入層の形状となっている。
【００７５】
したがって、これらに特徴的な不純物導入層の形状を目印として、位置合わせ用の開口エリア（２５）の開口位置の探索を、短時間で、かつ、容易に行うことができる。また、開口エリア（２５）内での半導体チップ１０上の座標の特定を確実に行うことができる。
【００７６】
（変形例２）
図２０は、変形例２に係る開口エリアの周辺の不純物導入層の形状のＣＡＤデータを示す図である。図２０が図１６と異なる点は、図２０では、第１ウエル給電セルＷＴＣ１（または、第４ウエル給電セルＷＴＣ２１）に対応する３つの第１パターンＷＴＣ１Ｃと、第３ウエル給電セルＷＴＣ１１（または、第２ウエル給電セルＷＴＣ２）に対応する３つの第２パターンＷＴＣ２Ｃとが、上から順に、交互に配置されている点である。なお、一番下側に配置される第１パターンＷＴＣ１Ｃは２つのみが記載されている。つまり、複数の第１ウエル給電セルＷＴＣ１（または、第４ウエル給電セルＷＴＣ２１）と複数の第３ウエル給電セルＷＴＣ１１（または、第２ウエル給電セルＷＴＣ２）とは、Ｎ個（Ｎは、Ｎ≧３の自然数）の第１ウエル給電セルＷＴＣ１（または、第４ウエル給電セルＷＴＣ２１）に対してＮ個の第３ウエル給電セルＷＴＣ１１が配置されるように、Ｙ方向に沿って、交互に配置される。他の構成は、図１６と同じであるので、説明は省略する。
【００７７】
図１６では、３個のウエル給電セルＷＴＣに１個の割合で、不純物導入層の形状がＹ方向に反転された不純物導入層の形状を有するように配置されたが、それに限定されない。図２０に示す様に、３つの第１パターンＷＴＣ１Ｃと３つの第２パターンＷＴＣ２Ｃとを交互に配置し、開口エリア２５の内部に、少なくとも１つの特徴的な不純物導入層の形状が含まれる様にすればよい。
【００７８】
変形例２においても、実施態様および実施例１と同様な効果を得ることが可能である。
【実施例２】
【００７９】
実施例１では、開口エリア２５の開口位置の探索のために利用される目印の箇所の候補を増やすことができる。しかし、開口エリア２５に回路動作を行う論理セルＬＧＣの様なスタンダードセル（ＳＴＤ）が含まれている場合、開口エリア２５の開口を行うことができないという課題が残る。
【００８０】
これを解決するため、実施例２では、複数のスペアセルＳＰＣが、複数のウエル給電セルＷＴＣの周辺に集中的に配置される。つまり、複数のウエル給電セルＷＴＣの各々の周囲が複数のスペアセルＳＰＣによって囲まれている。スペアセルＳＰＣは、回路動作に影響を与えることが無く、かつ、マスク改定時に使用されるセルであり、開口エリア２５の開口の際に、破壊することが可能である。スペアセルＳＰＣは、回路動作に直接関係しない単位セルである。
【００８１】
図２１は、実施例２に係る開口エリアの周辺の不純物導入層の形状のＣＡＤデータを示す図である。図２１には、４つのウエル給電セルＷＴＣが列状に配置されており、その周辺（周囲）に、複数のスペアセルＳＰＣが配置されたスペアセル領域ＳＰＣＡが設けられている。この例では、上から順に、第１パターンＷＴＣ１Ｃ、２つの第２パターンＷＴＣ２Ｃ、第１パターンＷＴＣ１Ｃが配置されている。第１パターンＷＴＣ１Ｃは、第１ウエル給電セルＷＴＣ１（または、第４ウエル給電セルＷＴＣ２１）に対応する。第２パターンＷＴＣ２Ｃは、第３ウエル給電セルＷＴＣ１１（または、第２ウエル給電セルＷＴＣ２）に対応する。
【００８２】
図２２は、ウエル給電セルの周辺にスペアセルを配置する配置方法を示す図である。図２２では、図１８で説明した配置方法（ステップＳ３１、Ｓ３２）に、さらに、ステップＳ３３が追加される。
【００８３】
ステップＳ３３では、ウエル給電セルＷＴＣの周囲に、複数のスペアセルＳＰＣを配置する。これにより、４つのウエル給電セルＷＴＣの周囲に、複数のスペアセルＳＰＣの配置されたスペアセル領域ＳＰＣＡが設けられる。
【００８４】
実施例２によれば、実施例１と比較して、位置合わせ用の開口エリア２５の開口位置の候補を増やすことができる。これにより、ＦＩＢ加工の成功確率をより向上させることができる。
【実施例３】
【００８５】
実施例２では、回路動作に直接関係せず、破壊可能なセルとしてスペアセルＳＰＣを選択し、複数のスペアセルＳＰＣを複数のウエル給電セルＷＴＣの周辺に集中的に配置した例を示した。実施例３では、回路動作に直接関係せず、破壊可能なセルとしてウエル給電セルＷＴＣを選択する。そして、破壊可能なウエル給電セルＷＴＣを開口エリア２５の開口範囲に隙間なく配置する。開口エリア２５の開口範囲の中に、開口エリア２５の開口位置の目印となるユニークな不純物導入層の形状が存在するように、複数のウエル給電セルＷＴＣの配置を行う。
【００８６】
図２３は、実施例３に係る開口エリアの周辺の不純物導入層の形状のＣＡＤデータを示す図である。この例では、２つの第１パターンＷＴＣ１Ｃが目印となるユニークな不純物導入層の形状を有するパターンであり、２つの第１パターンＷＴＣ１Ｃの周囲を囲む様に複数の第２パターンＷＴＣ２Ｃが配置されている。第１パターンＷＴＣ１Ｃは、第１ウエル給電セルＷＴＣ１（または、第４ウエル給電セルＷＴＣ２１）に対応する。第２パターンＷＴＣ２Ｃは、第２ウエル給電セルＷＴＣ２（または、第３ウエル給電セルＷＴＣ１１）に対応する。第１パターンＷＴＣ１Ｃおよび第２パターンＷＴＣ２Ｃを有する複数のウエル給電セルＷＴＣ（ＷＴＣ１、ＷＴＣ１１、ＷＴＣ２、ＷＴＣ２１）は、開口エリア２５の開口範囲に隙間なく配置される。
【００８７】
図２４は、ウエル給電セルの周辺にウエル給電セルを配置する配置方法を示す図である。図２４では、図２２で説明したステップＳ３３が、ステップＳ３４に変更される。
【００８８】
ステップＳ３４では、ウエル給電セルＷＴＣ１(ＷＴＣ２１）の周囲に、ウエル給電セルＷＴＣ２（ＷＴＣ１１）を配置する。これにより、２つの第１パターンＷＴＣ１Ｃを有する第１ウエル給電セルＷＴＣ１（または、第４ウエル給電セルＷＴＣ２１）の周囲を囲む様に、第２パターンＷＴＣ２Ｃを有する複数の第２ウエル給電セルＷＴＣ２（または、第３ウエル給電セルＷＴＣ１１）が配置される。
【００８９】
実施例３によれば、実施例２と同様に、実施例１と比較して、位置合わせ用の開口エリア２５の開口位置の候補を増やすことができる。これにより、ＦＩＢ加工の成功確率をより向上させることができる。
【実施例４】
【００９０】
実施例３では、開口エリア２５内に、破壊可能な複数のウエル給電セルＷＴＣを隙間なく配置していた。実施例４では、開口エリア２５内に、破壊可能な複数のスペアセルＳＰＣを隙間なく配置する。また、複数のスペアセルＳＰＣがまとめて配置される複数のスペアセル配置領域５を、論理回路領域２の内部に一定間隔で設ける。そして、スペアセル配置領域５を位置合わせ用の開口エリア２５として用いる。
【００９１】
図２５は、実施例４に係る半導体装置の構成例を示す上面図である。図２５が図５と異なる点は、図２５において、複数のスペアセル配置領域５が論理回路領域２の内部に、一定の間隔で設けられている点である。複数のスペアセル配置領域５の各々には、破壊可能な複数のスペアセルＳＰＣが配置されている。他の構成は、図５と同様であり、説明は省略する。
【００９２】
図２６は、スペアセル配置領域５の不純物導入層の形状のＣＡＤデータを示す図である。図２６に示す様に、開口エリア２５内に、破壊可能な複数のスペアセルＳＰＣが隙間なく配置される。
【００９３】
図２７は、スペアセル配置領域５の配置方法を示す図である。
【００９４】
ステップＳ４１：論理回路領域２の内部において、一定間隔で、スペアセル配置領域５が配置されるように、スペアセル配置領域５の配置位置を定義する。
【００９５】
ステップＳ４２：スペアセル配置領域５の配置位置内に、複数のスペアセルを配置する。
【００９６】
実施例４によれば、破壊可能な領域５が論理回路領域２の内部に一定間隔おきに存在することになる。また、隙間なく配置されたスペアセルＳＰＣはユニークな不純物導入層の形状をもつため、ＦＩＢ加工時において、加工箇所２１の位置決めを精度よく行うことができる。FIB加工の成功確率を向上させることができる。
【００９７】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
【００９８】
実施例１と実施例２とを組み合わせることが可能である。また、実施例１と実施例３とを組み合わせることが可能である。また、実施例１と実施例４とを組み合わせることが可能である。また、実施例１から実施例４は、矛盾のない範囲において、相互に、組み合わせることが可能である。
【符号の説明】
【００９９】
１：入出力領域
２：論理回路領域
３：メモリ回路領域
４：アナログ回路領域
５：スペアセル配置領域
１０：半導体チップ
１００：半導体装置
ＬＧＣ：論理セル
ＷＴＣ：ウエル給電セル
【図１】
2020072224.tif 000003
【図２】
2020072224.tif 000004
【図３】
2020072224.tif 000005
【図４】
2020072224.tif 000006
【図５】
2020072224.tif 000007
【図６】
2020072224.tif 000008
【図７】
2020072224.tif 000009
【図８】
2020072224.tif 000010
【図９】
2020072224.tif 000011
【図１０】
2020072224.tif 000012
【図１１】
2020072224.tif 000013
【図１２】
2020072224.tif 000014
【図１３】
2020072224.tif 000015
【図１４】
2020072224.tif 000016
【図１５】
2020072224.tif 000017
【図１６】
2020072224.tif 000018
【図１７】
2020072224.tif 000019
【図１８】
2020072224.tif 000020
【図１９】
2020072224.tif 000021
【図２０】
2020072224.tif 000022
【図２１】
2020072224.tif 000023
【図２２】
2020072224.tif 000024
【図２３】
2020072224.tif 000025
【図２４】
2020072224.tif 000026
【図２５】
2020072224.tif 000027
【図２６】
2020072224.tif 000028
【図２７】
2020072224.tif 000029