(57)【要約】【課題】制御回路と駆動回路とを接続する配線数を削減でき、かつ良好な画質が得られる液滴吐出装置及び画像形成方法を提供する。【解決手段】液滴吐出装置は、ノズルに対応する駆動素子をＮ個有するヘッドと、電源回路２１〜２５と、電源選択情報に従って各駆動素子に接続する電源回路を選択するＮ個の電源回路セレクタ、及び波形信号選択情報に従って各駆動素子に出力する波形信号を選択するＮ個の波形信号セレクタを備え、波形信号に従って駆動素子の駆動を行う駆動回路２７と、画像データに基づいて駆動素子毎に、前記電源選択情報及び波形信号選択情報を決定し、これらを一つの信号線３３を介して駆動回路２７にシリアル伝送する制御回路５１とを備える。制御回路５１は、前記電源選択情報を駆動回路２７へ伝送した後、前記画像データの受信が終了するまでの間に、前記電源選択情報を駆動回路２７へ再送する。【選択図】図３
2020055152.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ個のノズルにそれぞれ対応する駆動素子をＮ個有するヘッドと、
複数の電源回路と、
前記複数の電源回路の中から、Ｎ個の電源選択情報に従って各駆動素子に接続する電源回路を選択する、Ｎ個の電源回路セレクタ、及び
Ｎ個の波形信号選択情報に従って各駆動素子に出力する波形信号を選択する、Ｎ個の波形信号セレクタを備え、選択した前記波形信号に従ってＮ個の駆動素子の駆動を行う駆動回路と、
画素毎に形成するドットサイズを指定する複数のドットサイズデータで構成された画像データを受信し、
前記画像データに基づいて、前記駆動素子毎に、前記電源選択情報及び前記波形信号選択情報を決定し、
決定した前記電源選択情報及び前記波形信号選択情報を一つの信号線を介して前記駆動回路にシリアル伝送する制御回路と
を備え、
前記制御回路は、
前記電源選択情報を前記駆動回路へ伝送した後、
前記画像データの受信が終了するまでの間に、前記電源選択情報を前記駆動回路へ再送する、液滴吐出装置。
【請求項２】
前記ヘッドを走査方向に往復移動させるキャリッジを備え、
前記制御回路は、前記キャリッジの移動方向が反転したときに再送する、請求項１に記載の液滴吐出装置。
【請求項３】
前記制御回路は、前記画像データとして、１ライン分の画素がないデータを受信したときに再送する、請求項１に記載の液滴吐出装置。
【請求項４】
前記制御回路は、異常を検知したときに再送する、請求項１に記載の液滴吐出装置。
【請求項５】
前記異常は、前記波形信号選択情報に基づいて推定される各電源回路の電圧又は電流値と、実測した各電源回路の電圧又は電流値とに基づいて検知される、請求項４に記載の液滴吐出装置。
【請求項６】
前記信号線の電圧を検出する検出する検出回路を備え、
前記異常は、前記検出回路が検出した電圧に基づいて検知される、請求項４に記載の液滴吐出装置。
【請求項７】
画素毎に形成するドットサイズを指定する複数のドットサイズデータで構成された画像データを受信し、
Ｎ個のノズルにそれぞれ対応するＮ個の駆動素子毎に、各駆動素子に接続する電源回路を夫々選択するＮ個の電源選択情報を決定し、
前記駆動素子を駆動する駆動回路へ前記電源選択情報をシリアル伝送し、
該電源選択情報に基づいて各駆動素子を電源回路に接続し、
前記画像データに基づいて、前記駆動素子毎に、各駆動素子に出力する波形信号を選択するＮ個の波形信号選択情報を決定し、
前記波形信号選択情報を前記駆動回路にシリアル伝送し、
各駆動素子に出力する波形信号を選択し、
前記画像データの受信が終了するまでの間に、前記電源選択情報を前記駆動回路へ再送し、
画像を形成する画像形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、ノズルから液体、例えばインクを吐出する液滴吐出装置及び画像形成方法に関する。
【背景技術】
【０００２】
従来、複数のノズルからインクを吐出する液滴吐出装置が開示されている。液滴吐出装置は、各ノズルに対応する各圧電素子に駆動信号を供給するか否かを規定する吐出データと、各圧電素子に供給する駆動信号の種類を規定するＣＯＭ選択データとを記憶する描画データメモリを備える。
【０００３】
ＣＯＭ選択データは、駆動電圧の波高値及び波形を含む。描画データメモリからＣＯＭ選択回路にＣＯＭ選択データが送られ、各圧電素子を駆動する為の電圧の波高値及び波形が選択される。また描画データメモリからスイッチング回路に吐出データが送られ、スイッチング回路は、吐出データに基づいて、所定の圧電素子に駆動信号を供給する。駆動信号を供給された圧電素子は、選択された電圧の波高値及び波形によって、駆動される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１９７５１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
描画データメモリと、ＣＯＭ選択回路及びスイッチング回路とは、複数の配線によって接続されており、回路の構成が複雑になっている。
本願発明者は、回路の構成を簡素化するために、描画データメモリと、ＣＯＭ選択回路及びスイッチング回路とを、例えば１つの配線によって接続することを考えた。この場合、１つの配線を介して、ＣＯＭ選択データ及び吐出データが送られることになる。ＣＯＭ選択データ又は吐出データをＣＯＭ選択回路又はスイッチング回路に入力するために、ＣＯＭ選択データ及び吐出データのヘッダ部分にいずれのデータであるかを識別する識別データを付与させる。しかし、静電気等のノイズによって識別データの内容が変わってしまうと、適切なデータがスイッチング回路に入力されない虞がある。この場合、画素毎に指定するドットのサイズに対応して液滴がノズルから吐出されず、画質が悪くなることがある。
【０００６】
本開示は斯かる事情に鑑みてなされたものであり、制御回路と駆動回路とを接続する配線数を削減でき、かつ良好な画質が得られる液滴吐出装置及び画像形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示に係る液滴吐出装置は、Ｎ個のノズルにそれぞれ対応する駆動素子をＮ個有するヘッドと、複数の電源回路と、前記複数の電源回路の中から、Ｎ個の電源選択情報に従って各駆動素子に接続する電源回路を選択する、Ｎ個の電源回路セレクタ、及びＮ個の波形信号選択情報に従って各駆動素子に出力する波形信号を選択する、Ｎ個の波形信号セレクタを備え、選択した前記波形信号に従ってＮ個の駆動素子の駆動を行う駆動回路と、画素毎に形成するドットサイズを指定する複数のドットサイズデータで構成された画像データを受信し、前記画像データに基づいて、前記駆動素子毎に、前記電源選択情報及び前記波形信号選択情報を決定し、決定した前記電源選択情報及び前記波形信号選択情報を一つの信号線を介して前記駆動回路にシリアル伝送する制御回路とを備え、前記制御回路は、前記電源選択情報を前記駆動回路へ伝送した後、前記画像データの受信が終了するまでの間に、前記電源選択情報を前記駆動回路へ再送する。
【発明の効果】
【０００８】
本開示に係る液滴吐出装置にあっては、制御回路は、Ｎ個の波形信号選択情報及びＮ個の電源選択情報を一つの信号線を介して駆動回路にシリアル伝送するので、制御回路と駆動回路とを接続する配線数を削減することができる。
そして、印刷中に、駆動素子に接続する電源回路を選択する電源選択情報を再送するので、ノイズ等が生じて駆動素子が異なる電源回路に接続されている場合に、適切な電源回路に接続し直すことができ、良好な画質が得られる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係る印刷装置を示す平面図である。
【図２】インクジェットヘッドをノズル面側から見た場合の要部構成の一例を示す平面図である。
【図３】ヘッドユニットが備える基板と、基板と接続されたフレキシブル回路基板との構成の一例を示すブロック図である。
【図４】ドライバＩＣが備える回路構成の一例を示すブロック図である。
【図５】制御線に伝送される電源情報信号及び波形情報信号を示す概念図である。
【図６】ヘッドユニットが備える駆動信号生成回路の構成の一例を示す回路図である。
【図７】ＦＰＧＡによる電源情報送信処理を示すフローチャートである。
【図８】ＦＰＧＡによる変形例１の電源情報送信処理を示すフローチャートである。
【図９】ＦＰＧＡによる変形例２の電源情報送信処理を示すフローチャートである。
【図１０】実施の形態２に係る印刷装置を示す概略斜視図である。
【図１１】ＦＰＧＡによる電源情報送信処理を示すフローチャートである。
【発明を実施するための形態】
【００１０】
実施の形態１．
以下本発明を実施の形態１に係る印刷装置１を示す図面に基づいて説明する。図１は、印刷装置１を示す平面図である。印刷装置１は、例えば、インクジェットプリンタである。なお、図１に示すように、便宜上、本明細書において、前後左右それぞれの方向を矢印で示す方向として説明する。印刷装置１は筐体２を備える。
【００１１】
筐体２には、プラテン３、４個のインクジェットヘッド４、及び搬送ローラ５、６などが備えられている。なお、インクジェットヘッド４、搬送ローラ５、６の数は図１の例に限定されない。
【００１２】
また、筐体２には、複数のヘッド保持部８が取り付けられている。複数のヘッド保持部８は、プラテン３の上方で、且つ、二つの搬送ローラ５、６の間の位置において、前後方向に沿って並設されている。ヘッド保持部８によって、インクジェットヘッド４がそれぞれ保持される。
【００１３】
プラテン３上には、印刷装置１で用いる記録媒体１００が載置される。搬送ローラ５、６は、プラテン３の前後方向の両端部に配置され、記録媒体１００は、搬送ローラ５、６が回転することによって、前後方向（搬送方向）に沿って搬送される。
【００１４】
インクジェットヘッド４は、平面視において外形が矩形状をなす。インクジェットヘッド４は、記録媒体１００が搬送される搬送方向（前後方向）が短手となり、搬送方向と直交する方向（左右方向）が長手となるように配置されている。インクジェットヘッド４は、インクジェットヘッドのノズル面がプラテン３に対向するように配置されている。４つの各インクジェットヘッド４は、前後方向に沿って搬送ローラ５、６間に並んでいる。
【００１５】
４つのインクジェットヘッド４はそれぞれ、例えば、シアン、マゼンタ、イエロー、ブラックに対応する。
【００１６】
インクジェットヘッド４は、複数の液滴吐出装置としてのヘッドユニット１１を備える。また、ヘッドユニット１１は、後述の基板５０、後述のフレキシブル回路基板６０を備える。基板５０には、フレキシブル回路基板６０が接続される。すなわち、基板５０とフレキシブル回路基板６０とは、それぞれ一つのヘッドユニット１１に対応して一つ設けられる。例えば、印刷装置１が４個のインクジェットヘッド４を備え、各インクジェットヘッド４が９個のヘッドユニット１１を備える場合、印刷装置１は、３６個のヘッドユニット１１を備えるので、基板５０は３６個となり、基板５０と接続されたフレキシブル回路基板６０も３６個となる。
【００１７】
印刷装置１は制御部（不図示）を有し、制御部はモータ（不図示）を作動させて、搬送ローラ５、６の動作を制御して、記録媒体１００の搬送を行う。外部装置９（例えばパーソナルコンピュータ）は、印刷指示の信号や印刷する画像のラスターデータ（画像データ）等を後述の基板５０へ送信する。外部装置９は、ユーザの操作を受け付ける受付部としても機能する。印刷装置１は、記録媒体１００の搬送中に各インクジェットヘッド４のヘッドユニット１１から、記録媒体１００に向けてインクを吐出させる。
【００１８】
図２は本実施の形態のインクジェットヘッド４をノズル面側から見た場合の要部構成の一例を示す平面図である。ヘッドユニット１１は、前後方向に２列で配置されている。前側の列８２では、左右方向に沿って４個のヘッドユニット１１が配置され、後側の列８１では、左右方向に沿って５個のヘッドユニット１１が配置されている。ヘッドユニット１１のノズル面（ノズルプレートの下面）には、ｎ個のノズルの吐出口（開口）１１ａが設けられている。また、ヘッドユニット１１にはノズルの吐出口１１ａと同数（つまり、ｎ個）の駆動素子１１１（後述）が設けられている。なお、ノズルの吐出口１１ａは、便宜上模式的に表しており、実際の配置及び個数とは異なる。また、図２の例では、インクジェットヘッド４が、９個のヘッドユニット１１を備える構成であるが、ヘッドユニット１１の数は９個に限定されない。各ヘッドユニット１１は、後述の基板５０、フレキシブル回路基板６０などを備える。
【００１９】
図３は本実施の形態のヘッドユニット１１が備える基板５０と、基板５０と接続されたフレキシブル回路基板６０との構成の一例を示すブロック図である。図３では、一つの基板５０と一つのフレキシブル回路基板６０とを図示する。
【００２０】
基板５０は、コントローラとしてのＦＰＧＡ５１、ＥＥＰＲＯＭなどの不揮発性メモリ５２、外部装置９から受信したラスターデータを一時的に格納するＤＲＡＭ５３、Ｄ／Ａコンバータ２０、電源回路２１、電源回路２２、電源回路２３、電源回路２４、電源回路２５、電源回路２６などを備える。また、フレキシブル回路基板６０は、ＥＥＰＲＯＭなどの不揮発性メモリ６２、ドライバＩＣ２７などを備える。なお、ＦＰＧＡ５１に代えてＣＰＵ（Central Processing Unit ）又はＭＰＵ（Microprocessor Unit ）などの制御用のＩＣを使用してもよい。
【００２１】
ＦＰＧＡ５１は、電源回路２１〜電源回路２６の出力電圧を設定する設定信号をＤ／Ａコンバータ２０へ出力する。Ｄ／Ａコンバータ２０は、ＦＰＧＡ５１が出力するデジタルの設定信号をアナログの設定信号に変換して電源回路２１〜電源回路２６に出力する。
【００２２】
電源回路２１〜電源回路２６は、例えば、ＦＥＴ、インダクタ、抵抗、電解コンデンサ等の複数の電子部品で構成されるＤＣ／ＤＣコンバータとすることができる。各電源回路２１〜２６は、設定信号で指定された、出力電圧をドライバＩＣ２７に出力する。
【００２３】
電源回路２１〜２５は、配線ＶＤＤ１〜ＶＤＤ５を介してドライバＩＣ２７と接続されている。電源回路２６は配線ＨＶＤＤを介してドライバＩＣ２７と接続されている。なお、電源回路２６は、後述の駆動素子１１１と配線ＶＣＯＭを介して接続されている。配線ＨＶＤＤと配線ＶＣＯＭは、電源回路２６から引き出された配線が、経路の途中で２つの配線に分岐したものである。
【００２４】
電源回路２１〜電源回路２６は、ドライバＩＣ２７の内部に形成された駆動信号生成回路３０（１）〜駆動信号生成回路３０（ｎ）（ｎは２以上の自然数であり、例えば、ヘッドユニット１１が有する駆動素子１１１の数に等しい）にそれぞれ接続されている。ドライバＩＣ２７の詳細は後述する。
【００２５】
電源回路２１〜電源回路２５は、通常使用する電源回路である。また、電源回路２６は、特別仕様の電源回路である。電源回路２６は、駆動素子１１１のＶＣＯＭ用電源電圧として併用すること、あるいは後述のＰＭＯＳトランジスタ３１１〜３１５のＨＶＤＤ（ハイサイド側バッグゲート電圧）として使用することができる。電源回路２１〜電源回路２５の電圧の大小関係は、例えば、電源回路２１の電圧＜電源回路２２の電圧＜電源回路２３の電圧＜電源回路２４の電圧＜電源回路２５の電圧である。
電源回路２１〜電源回路２５には、それぞれ電圧センサＶ及び電流センサＩが接続されている。なお、電源回路２１〜電源回路２５には、電圧センサＶ及び電流センサＩのいずれかを接続することにしてもよい。
【００２６】
ドライバＩＣ２７は、１本の制御線３３を介してＦＰＧＡ５１と接続されている。また、ドライバＩＣ２７はｎ本の信号線３４（１）〜（ｎ）を介して、ｎ個の駆動素子１１１とそれぞれ接続されている。各信号線３４は、駆動素子の個別電極と接続されている。また、ドライバＩＣ２７はグランド線である配線ＧＮＤと接続されている。
【００２７】
制御線３３には、ドライバＩＣ２７が有する後述のｎ個の電源回路セレクタ９０（１）〜（ｎ）を制御するための電源情報信号と、後述のｎ個の波形信号セレクタ９１（１）〜（ｎ）を制御するための波形情報信号とが伝送される。電源情報信号には、ｎ個の電源選択情報としてｎ個の電源番号に関する情報の信号が含まれる。また、波形情報信号には、ｎ個の波形信号選択情報としてｎ個の波形番号に関する情報の信号が含まれる。また、ＦＰＧＡ５１は、ｎ個の電源選択情報に従ってｎ個の電源回路セレクタ９０（１）〜（ｎ）を制御し、ｎ個の波形信号選択情報に従ってｎ個の波形信号セレクタ９１（１）〜（ｎ）を制御することで、各信号線３４に出力する駆動信号を生成するための電源回路及び波形信号を選択する。
制御線３３には、電圧を検出する電圧検出回路３６が接続されている。
【００２８】
また、ドライバＩＣ２７は、制御線３１を介してＦＰＧＡ５１と接続されている。ドライバＩＣ２７は、後述する波形信号（０）〜（６）を生成する波形信号生成回路２００を備えている。波形信号生成回路２００は、制御線３１を介して受信する制御信号に従って、波形信号（０）〜（６）の波形信号を生成する。なお、制御線３１は複数本備えられており、波形信号生成回路２００は複数本の制御線３１から受信する複数種類の制御信号に従って、波形信号（０）〜（６）を生成するものであってもよい。
【００２９】
図４は、ドライバＩＣ２７が備える回路構成の一例を示すブロック図である。図５は、制御線３３に伝送される電源情報信号及び波形情報信号を示す概念図である。
図４に示すように、ドライバＩＣ２７は波形信号生成回路２００を備える。波形信号生成回路２００は、制御線３１から受信した制御信号に従って、互いに異なる７つの波形信号（０）〜（６）の波形信号を生成する。波形信号（０）〜（６）は、駆動信号生成回路３０が備えるトランジスタを制御するパルス信号である。各波形信号（０）〜（６）は、互いにパルスの幅またはパルスの数などが異なっている。波形信号生成回路により生成された各波形信号（０）〜（６）は、それぞれｎ個の電源回路セレクタ９０（１）〜（ｎ）に供給される。
【００３０】
図４に示すように、ドライバＩＣ２７は、ｎ個の識別回路９２（１）〜９２（ｎ）を備える。ｎ個の識別回路９２（１）〜９２（ｎ）は、ｎ個の電源回路セレクタ９０（１）〜（ｎ）にそれぞれ接続されている。またｎ個の識別回路９２（１）〜９２（ｎ）は、ｎ個の波形信号セレクタ９１（１）〜（ｎ）にそれぞれ接続されている。ｎ個の波形信号セレクタ９１（１）〜（ｎ）は、ｎ個の電源回路セレクタ９０（１）〜（ｎ）にそれぞれ接続されている。ｎ個の電源回路セレクタ９０（１）〜（ｎ）は、ｎ個の駆動信号生成回路３０（１）〜駆動信号生成回路３０（ｎ）にそれぞれ接続されている。ＦＰＧＡ５１からの１本の制御線３３は分岐し、ｎ個の識別回路９２（１）〜９２（ｎ）に接続されている。
【００３１】
ｎ個の電源回路セレクタ９０（１）〜（ｎ）は、ｎ個の駆動素子１１１に対応して設けられている。ｎ個の波形信号セレクタ９１（１）〜（ｎ）は、ｎ個の駆動素子１１１に対応して設けられている。各電源回路セレクタ９０及び各波形信号セレクタ９１は、ドライバＩＣ２７の内部に形成された複数のＦＥＴなどから構成されるハードウェアの構成要素である。
【００３２】
ドライバＩＣ２７は、同様の構成をノズルの数と同じ数のｎ個分備えているので、以下では、代表して、電源回路セレクタ９０（１）と、波形信号セレクタ９１（１）と、信号線３４（１）との間に備えられた回路構成について説明する。電源回路セレクタ９０（１）及び波形信号セレクタ９１（１）の間から分岐した制御線ＳＢ（１）は、駆動信号生成回路３０（１）に接続されている。
【００３３】
電源回路セレクタ９０（１）と駆動信号生成回路３０（１）とは、５本の制御線Ｓ１（１）、Ｓ２（１）、Ｓ３（１）、Ｓ４（１）、及びＳ５（１）で接続されている。電源回路セレクタ９０（１）は、電源情報信号に従って、５本の制御線Ｓ１（１）、Ｓ２（１）、Ｓ３（１）、Ｓ４（１）、及びＳ５（１）の中から選択されるいずれか一つの制御線を、波形信号セレクタ９１（１）と接続する。５本の制御線Ｓ１（１）、Ｓ２（１）、Ｓ３（１）、Ｓ４（１）、及びＳ５（１）は、５個の電源回路２１〜２５にそれぞれ対応する。
【００３４】
また、駆動信号生成回路３０（１）には、上述の配線ＶＤＤ１〜５と接続される５つの配線と、配線ＨＶＤＤと接続される配線と、配線ＧＮＤと接続される配線とが接続されている。
【００３５】
ｎ個の各電源回路セレクタ９０（１）〜（ｎ）は、５個の電源回路２１〜２５のいずれかを選択することができる。ｎ個の各波形信号セレクタ９１（１）〜（ｎ）に、７個の波形信号（０）〜波形信号（６）全てが入力されている。各波形信号セレクタ９１（１）〜（ｎ）は、７個の波形信号（０）〜波形信号（６）のいずれかを選択することができる。
【００３６】
図５に示すように、制御線３３には、電源情報信号又は波形情報信号がシリアル伝送される。電源情報信号は、識別情報と、ｎ個の電源番号を指定するための情報である電源選択情報とを有する。また、波形情報信号は、識別情報と、ｎ個の波形番号を指定するための情報である波形信号選択情報とを有する。
【００３７】
識別情報は、電源情報信号であるのか、波形情報信号であるのかを識別するための情報である。例えば、識別回路９２（１）〜（ｎ）は、識別情報がハイレベルを示す場合、電源情報信号であると判定し、識別情報がローレベルを示す場合、波形情報信号であると判定する。
【００３８】
電源情報信号に含まれる電源番号は、電源回路２１〜２５のいずれかを識別する番号であって、電源選択情報の一例である。本実施例では、電源番号１〜５はそれぞれ電源回路２１〜２５を示す。ＦＰＧＡ５１は、外部装置９から吐出開始命令を受信したとき、電源情報信号をドライバＩＣ２７に送る。識別回路９２（１）〜（ｎ）は電源番号を確認し、電源回路セレクタ９０（１）〜（ｎ）に、電源回路２１〜２５のいずれかを選択させる。
【００３９】
波形情報信号に含まれる波形番号は、７個の波形信号（０）〜波形信号（６）のいずれかを識別する番号であって、波形信号選択情報の一例である。ＦＰＧＡ５１は、電源情報信号をドライバＩＣ２７に送った後、画像データを波形信号選択情報に変換し、波形情報信号をドライバＩＣ２７に送る。識別回路９２（１）〜（ｎ）は、波形番号を確認し、波形信号セレクタ９１（１）〜（ｎ）に、波形信号（０）〜波形信号（６）のいずれかを選択させる。なお波形信号（０）は、不吐出時に使用する波形である。
【００４０】
不揮発性メモリ５２には、各ドットサイズデータに対応する波形番号と電源番号との組み合わせの関係を示すデータが記憶されている。ドットサイズデータは、画素ごとに形成するドットのサイズを指定するデータである。１個の画素は１個の駆動素子１１１に対応する。外部装置９から受信した画像データは各駆動素子１１１に対応する複数のドットサイズデータを含む。駆動素子１１１の駆動によって、後述するように吐出口１１ａからドットサイズデータに対応する液滴量のインクが吐出される。
【００４１】
図６は、ドライバＩＣ２７が備える駆動信号生成回路３０（１）の構成の一例を示す回路図である。なお、駆動信号生成回路３０（１）〜（ｎ）は、同様の構成をなすので、図６では、駆動信号生成回路３０（１）について説明する。駆動信号生成回路３０（１）は、５つのＰＭＯＳ(P-type Metal Oxide Semiconductor)トランジスタ３１１〜３１５（図５では、２つのみ図示）、一つのＮＭＯＳ(N-type Metal Oxide Semiconductor)トランジスタ３２、抵抗３５などを備える。駆動信号生成回路３０（１）は、信号線３４（１）を介して、駆動素子１１１の個別電極と接続されている。
【００４２】
本実施の形態の駆動素子１１１は、特開２０１５−２４５３１（特願２０１３−１５４３５７）の図５に開示されているような圧電素子である。駆動素子１１１は、個別電極と第１の定電位電極との間に挟まれる第１活性部と、個別電極と第２の定電位電極との間に挟まれる第２活性部とを備える圧電素子である。このため、駆動素子１１１は、キャパシタ１１１ｂと、キャパシタ１１１ｂ′とを備える。
【００４３】
信号線３４（１）には、５つのＰＭＯＳトランジスタ３１１〜３１５の５つのソース端子３１１ａ〜３１５ａが接続されている。ＮＭＯＳトランジスタ３２のソース端子３２ａは、グランドに接続されている。なお、図６においては、ＰＭＯＳトランジスタ３１２〜３１４の図示を省略している。
【００４４】
また、ＰＭＯＳトランジスタ３１１〜３１５のゲート端子３１１ｃ〜３１５ｃにはそれぞれ、制御線Ｓ１（１）〜Ｓ５（１）が接続されている。また、ＮＭＯＳトランジスタ３２のゲート端子３２ｃには、制御線ＳＢ（１）が接続されている。
【００４５】
また、ＰＭＯＳトランジスタ３１１〜３１５は、配線ＶＤＤ１〜ＶＤＤ５を介して電源回路２１〜２５と接続されている。
【００４６】
また、５つのＰＭＯＳトランジスタ３１１〜３１５のドレイン端子３１１ｂ〜３１５ｂは、抵抗３５の一端に接続されている。また、ＮＭＯＳトランジスタ３２のドレイン端子３２ｂは、抵抗３５の一端に接続されている。抵抗３５の他端は、駆動素子１１１の個別電極（キャパシタ１１１ｂ′の他端及びキャパシタ１１１ｂの一端）に接続されている。駆動素子１１１の第１の定電位電極（キャパシタ１１１ｂ′の一端）はＶＣＯＭに接続され、駆動素子１１１の第２の定電位電極（キャパシタ１１１ｂの他端）はグラウンドに接続されている。
【００４７】
波形信号セレクタ９１（１）から、ハイレベル（「Ｈ」）の信号が電源回路セレクタ９０（１）に出力されると、電源回路セレクタ９０（１）で選択された信号線と接続されたＰＭＯＳトランジスタ３１１〜３１５のいずれか一つのＰＭＯＳトランジスタはオン状態となる。電源回路２１〜２５のいずれか一つから供給される電圧によってキャパシタ１１１ｂが充電され、キャパシタ１１１ｂ′が放電される。一方、波形信号セレクタ９１（１）から、ローレベル（「Ｌ」）の信号が電源回路セレクタ９０（１）に出力されると、ＮＭＯＳトランジスタ３２はオン状態となり、電源回路２１〜２５のうちのいずれか一つから出力される電圧によってキャパシタ１１１ｂ′が充電され、キャパシタ１１１ｂが放電される。キャパシタ１１１ｂ、１１１ｂ′が交互に充電及び放電を行うことによって、駆動素子１１１は変形し、ノズルの吐出口１１ａからインクが吐出される。
【００４８】
すなわち、信号線３４（１）には駆動素子１１１を駆動する駆動信号が出力される。電源回路セレクタ９０（１）が、接続する制御線を５つの制御線Ｓ１（１）〜Ｓ５（１）のうちからいずれか一つを選択することで、駆動信号を生成する電源回路を５つの電源回路２１〜２５の中から選択することができる。
【００４９】
以下、本実施の形態のヘッドユニット１１の動作について説明する。
ヘッドユニット１１のＦＰＧＡ５１は、外部装置９から吐出開始命令を受信したとき、電源情報信号をドライバＩＣ２７に送る。ＦＰＧＡ５１は、例えば各ノズルの吐出口１１ａから均一に液滴を吐出できるように、各駆動素子１１１に接続する電源回路を選択する。ドライバＩＣ２７は、電源選択情報に従って、電源回路セレクタ９０により、各駆動素子１１１を電源選択情報で指定されたいずれかの電源回路に接続する。
その後、ＦＰＧＡ５１は、外部装置９から画像データを受信すると、画像データを波形信号選択情報に変換し、波形信号選択情報をドライバＩＣ２７に送る。ドライバＩＣ２７は、波形信号選択情報に従って、波形信号セレクタ９１により、駆動素子１１１毎に波形信号選択情報で指定されたいずれかの波形信号を選択する。
【００５０】
波形信号セレクタ９１にて選択された波形信号は、電源回路セレクタ９０にて選択された電源回路によって、所定の電圧を印加され、駆動信号生成回路３０に入力される。駆動素子１１１は、入力された波形信号によって定められるパルス幅やパルス数、及び選択された電源回路の出力電圧によって定められる波高値の駆動信号に基づいて駆動され、ノズルの吐出口１１ａから、ドットサイズデータに対応した液滴量のインクが吐出され、記録媒体１００に画像が形成される。
ＦＰＧＡ５１は、画像データを受信し続けるので、ＦＰＧＡ５１は、一度、電源情報信号を送った後は、ドライバＩＣ２７に、波形信号情報を送り続けることになる。
【００５１】
電源情報と波形情報とは同じフォーマットである。
ドライバＩＣ２７が波形信号選択情報を保持している状態で、静電気等のノイズが発生し、識別情報がローレベルからハイレベルになったとき、本来は、波形信号選択情報としての意味を有していた情報が、電源選択情報とされる場合がある。この場合、ドライバＩＣ２７は、各駆動素子１１１を、当初の電源選択情報で選択された電源回路とは異なる電源回路に接続する。ＦＰＧＡ５１は、電源選択情報を、画像データを受信している間には送らないため、各駆動素子１１１が不適切な電源回路に接続され、各ノズルから吐出される液滴が当初設定した大きさとは異なる大きさとなり、画質が悪化する。
【００５２】
そこで、電源情報信号を、印刷中に再送する。
電源情報信号の再送は、例えば画像データとして、１ライン分の画素がないデータを受信した場合、異常を検知した場合等に行う。
１ラインとは、記録媒体１００の搬送方向に直交する方向に並ぶ、先頭画素から最終画素までの画素群をいう。１ライン分の画素がない空白データを受信した場合、印刷画像に影響を与えることなく、電源情報信号を送ることができる。
異常は、波形信号選択情報に基づいて推定される各電源回路の電圧又は電流値と、電圧センサＶ又は電流センサＩにより実測した各電源回路の電圧又は電流値とに基づいて検知する。また、異常は、制御線３３に接続した電圧検出回路３６により検出した電圧に基づいて検知してもよい。
【００５３】
図７は、ＦＰＧＡ５１による電源情報送信処理を示すフローチャートである。
ＦＰＧＡ５１は、以下の電源情報送信処理を適宜の間隔で行う。
ＦＰＧＡ５１は、外部装置９から吐出開始命令を受信したか否かを判定する（Ｓ１）。ＦＰＧＡ５１は吐出開始命令を受信していないと判定した場合（Ｓ１：ＮＯ）、電源情報送信処理を終了する。
ＦＰＧＡ５１は吐出開始命令を受信したと判定した場合（Ｓ１：ＹＥＳ）、ドライバＩＣ２７に電源情報信号を送信し、電源選択情報を送る（Ｓ２）。ドライバＩＣ２７は、電源選択情報に従って、電源回路セレクタ９０により、各駆動素子１１１をそれぞれ指定された電源回路に接続する。
【００５４】
ＦＰＧＡ５１は、外部装置９から画像データを受信する（Ｓ３）。
ＦＰＧＡ５１は画像データに従って、駆動素子１１１毎に波形信号を決定し、波形情報信号をドライバＩＣ２７に送信し、波形信号選択情報を送る（Ｓ４）。ドライバＩＣ２７は、波形信号選択情報に従って、波形信号セレクタ９１により、駆動素子１１１毎に波形を選択し、選択された波形に従って、駆動素子１１１を駆動する。これにより各駆動素子１１１に対応した各ノズルの吐出口１１ａからインクが吐出される。
【００５５】
ＦＰＧＡ５１は、空白データ（１ライン分の画素がないデータ）を受信したか否かを判定する（Ｓ５）。ＦＰＧＡ５１は空白データを受信したと判定した場合（Ｓ５：ＹＥＳ）、処理をＳ２へ戻す。
【００５６】
ＦＰＧＡ５１は空白データを受信していないと判定した場合（Ｓ５：ＮＯ）、画像データの受信が終了したか否かを判定する（Ｓ６）。ＦＰＧＡ５１は、複数のライン分につき空白データを受信した場合、又は印刷終了データを受信した場合等に、画像データの受信が終了したと判定する。
ＦＰＧＡ５１は画像データの受信が終了していないと判定した場合（Ｓ６：ＮＯ）、処理をＳ３へ戻す。
ＦＰＧＡ５１は画像データの受信が終了したと判定した場合（Ｓ６：ＹＥＳ）、電源情報送信処理を終了する。
【００５７】
空白データを受信した場合、印刷画像に影響を与えることなく、ドライバＩＣ２７に電源情報信号を再送することができる。
そして、当初の電源選択情報により選択された電源回路に駆動素子１１１を接続することができるので、各ノズルの吐出口１１ａから吐出される液滴が画像データに基づき設定したドットサイズとなり、良好な画質が得られる。
【００５８】
（変形例１）
図８は、ＦＰＧＡ５１２による変形例１の電源情報送信処理を示すフローチャートである。
ＦＰＧＡ５１は、以下の電源情報送信処理を適宜の間隔で行う。
ＦＰＧＡ５１は、外部装置９から吐出開始命令を受信したか否かを判定する（Ｓ１１）。ＦＰＧＡ５１は吐出開始命令を受信していないと判定した場合（Ｓ１１：ＮＯ）、電源情報送信処理を終了する。
ＦＰＧＡ５１は吐出開始命令を受信したと判定した場合（Ｓ１１：ＹＥＳ）、ドライバＩＣ２７に電源情報信号を送信し、電源選択情報を送る（Ｓ１２）。ドライバＩＣ２７は、電源選択情報に従って、電源回路セレクタ９０により、各駆動素子１１１をそれぞれ指定された電源回路に接続する。
【００５９】
ＦＰＧＡ５１は、外部装置９から画像データを受信する（Ｓ１３）。
ＦＰＧＡ５１は画像データに従って、駆動素子１１１毎に波形信号を決定し、波形情報信号をドライバＩＣ２７に送信し、波形信号選択情報を送る（Ｓ１４）。ドライバＩＣ２７は、波形信号選択情報に従って、波形信号セレクタ９１により、駆動素子１１１毎に波形を選択し、選択された波形に従って、駆動素子１１１を駆動する。これにより各駆動素子１１１に対応した各ノズルの吐出口１１ａからインクが吐出される。
【００６０】
ＦＰＧＡ５１は、電源選択情報及び波形信号選択情報に従って、各電源回路の電圧又は電流値を推定する（Ｓ１５）。
ＦＰＧＡ５１は、各電源回路の電圧又は電流値を電圧センサＶ又は電流センサＩにより取得する（Ｓ１６）。
【００６１】
ＦＰＧＡ５１は、電圧又は電流値の推定値と実測値との差の絶対値が閾値ａ以下であるか否かを判定する（Ｓ１７）。電圧の前記絶対値がａ以上である場合、複数の電源回路のうち、特定の電源回路に集中して複数の駆動素子１１１が接続されていることになり、異常が発生していることが検知される。また、各電源回路の推定の電流低下量と実測の電流低下量との差の絶対値がａ以上である場合も、同様に異常が発生していることが検知される。
ＦＰＧＡ５１は、前記絶対値がａ以下でないと判定した場合（Ｓ１７：ＮＯ）、処理をＳ１２へ戻す。
【００６２】
ＦＰＧＡ５１は、前記絶対値がａ以下であると判定した場合（Ｓ１７：ＹＥＳ）、画像データの受信が終了したか否かを判定する（Ｓ１８）。ＦＰＧＡ５１は画像データの受信が終了していないと判定した場合（Ｓ１８：ＮＯ）、処理をＳ１３へ戻す。
ＦＰＧＡ５１は画像データの受信が終了したと判定した場合（Ｓ１８：ＹＥＳ）、電源情報送信処理を終了する。
【００６３】
変形例１の場合、異常を検知した場合、即時に電源選択情報を再送するので、画質の悪化を直ちに抑制することができる。
電源選択情報の再送により、当初の電源選択情報により選択された電源回路に駆動素子１１１を接続することができるので、各ノズルの吐出口１１ａから吐出される液滴が画像データに基づき設定したドットサイズとなり、以後、良好な画質が得られる。
【００６４】
（変形例２）
図９は、ＦＰＧＡ５１２による変形例２の電源情報送信処理を示すフローチャートである。
ＦＰＧＡ５１は、以下の電源情報送信処理を適宜の間隔で行う。
ＦＰＧＡ５１は、外部装置９から吐出開始命令を受信したか否かを判定する（Ｓ２１）。ＦＰＧＡ５１は吐出開始命令を受信していないと判定した場合（Ｓ２１：ＮＯ）、電源情報送信処理を終了する。
ＦＰＧＡ５１は吐出開始命令を受信したと判定した場合（Ｓ２１：ＹＥＳ）、ドライバＩＣ２７に電源情報信号を送信し、電源選択情報を送る（Ｓ２２）。ドライバＩＣ２７は、電源選択情報に従って、電源回路セレクタ９０により、各駆動素子１１１をそれぞれ指定された電源回路に接続する。
【００６５】
ＦＰＧＡ５１は、外部装置９から画像データを受信する（Ｓ２３）。
ＦＰＧＡ５１は画像データに従って、駆動素子１１１毎に波形信号を決定し、波形情報信号をドライバＩＣ２７に送信し、波形信号選択情報を送る（Ｓ２４）。ドライバＩＣ２７は、波形信号選択情報に従って、波形信号セレクタ９１により、駆動素子１１１毎に波形を選択し、選択された波形に従って、駆動素子１１１を駆動する。これにより、各駆動素子１１１に対応した各ノズルの吐出口１１ａからインクが吐出される。
【００６６】
ＦＰＧＡ５１は、電圧検出回路３６が検出した制御線３３の電圧が閾値ｂ以下であるか否かを判定する（Ｓ２５）。ノイズの一例として、静電気が発生した場合、制御線３３の電圧が高くなる。電圧が閾値ｂ以下であるか否かを判定することにより、異常を検知できる。
ＦＰＧＡ５１は電圧が閾値ｂ以下でないと判定した場合（Ｓ２５：ＮＯ）、処理をＳ２２へ戻す。
ＦＰＧＡ５１は電圧が閾値ｂ以下であると判定した場合（Ｓ２５：ＹＥＳ）、画像データの受信が終了したか否かを判定する（Ｓ２６）。ＦＰＧＡ５１は画像データの受信が終了していないと判定した場合（Ｓ２６：ＮＯ）、処理をＳ２３へ戻す。
ＦＰＧＡ５１は画像データの受信が終了したと判定した場合（Ｓ２６：ＹＥＳ）、電源情報送信処理を終了する。
【００６７】
変形例２の場合、異常を検知した場合、即時に電源選択情報を再送するので、画質の悪化を直ちに抑制することができる。
電源選択情報の再送により、当初の電源選択情報により選択された電源回路に駆動素子１１１を接続することができるので、各ノズルの吐出口１１ａから吐出される液滴が画像データに基づき設定したドットサイズとなり、以後、良好な画質が得られる。
【００６８】
実施の形態２．
以下、実施の形態２に係る印刷装置１について説明する。図１０は、印刷装置１を示す概略斜視図である。実施の形態２に係る印刷装置１は、記録媒体１００の移動方向に交差する方向（走査方向、図１０における左方向及び右方向に沿う方向）に、インクジェットヘッドが移動するスキャン方式の印刷装置である。インクジェットヘッドが移動すること以外は、実施の形態１に係る印刷装置１と同様の構成を有する。
【００６９】
図１０に示すように、印刷装置１は、キャリッジ１４と、インクジェットヘッド１６と、記録媒体１００を搬送させる図示しない搬送機構と、キャリッジ１４を案内するガイドレール１９と、キャリッジ１４を移動させる図示しない移動機構とを備えている。インクジェットヘッド１６は、キャリッジ１４に設けられている。移動機構は、ベルトと、モータと、該モータの回転角度及び回転方向を検出するエンコーダ１５とを備える。キャリッジ１４は、ベルトを介してモータと接続されている。モータを駆動させると、キャリッジ１４がガイドレール１９に沿って走査方向に移動する。ＦＰＧＡ５１には、エンコーダ１５から出力されるパルス信号が入力される。ＦＰＧＡ５１は、エンコーダ１５からのパルス信号に基づいて、モータの回転速度及び回転量を算出し、モータを制御する。エンコーダ１５は２相のパルス信号を出力する構成となっており、ＦＰＧＡ５１は、この２相のパルス信号のオンオフの順番に応じて、キャリッジ１４の移動方向を判定する。
【００７０】
インクジェットヘッド１６は、複数のインクタンク１７と、複数のヘッドユニット１８とを有している。ヘッドユニット１８は、インクを記録媒体１００に対して吐出する。印刷装置１は複数の色のインクを利用するようになっており、夫々の色についてインクタンク１７及びヘッドユニット１８が備えられている。例えば、印刷装置１は、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）及びブラック（Ｋ）の４色のインクを利用し、インクジェットヘッド１６は４個のインクタンク１７及び４個のヘッドユニット１８を有している。インクジェットヘッド１６の左側から順に、ブラック（Ｋ）のインクタンク１７、イエロー（Ｙ）のインクタンク１７、シアン（Ｃ）のインクタンク１７、及びマゼンタ（Ｍ）のインクタンク１７が配置されている。インクタンク１７とヘッドユニット１８とは１対１に対応しており、インクタンク１７からは対応するヘッドユニット１８へインクが供給される。ヘッドユニット１８は、実施の形態１と同様に、ノズル面を有し、該ノズル面には、複数のノズルの吐出口１１ａが設けられている。各駆動素子１１１は、各吐出口１１ａに対応する。
【００７１】
不揮発性メモリ５２には、各ドットサイズデータに対応する波形番号と電源番号との組み合わせの関係を示すデータが記憶されている。ドットサイズデータは、画素ごとに形成するドットのサイズを指定するデータである。１個の画素は１個の駆動素子１１１に対応する。外部装置９から受信した画像データは各駆動素子１１１に対応する複数のドットサイズデータを含む。駆動素子１１１の駆動によって、吐出口１１ａからドットサイズデータに対応する量のインクが吐出される。
【００７２】
以下、本実施の形態のヘッドユニット１８の動作について説明する。
ヘッドユニット１８のＦＰＧＡ５１は、外部装置９から吐出開始命令を受信したとき、電源情報信号をドライバＩＣ２７に送る。ＦＰＧＡ５１は、例えば各ノズルの吐出口１１ａから均一に液滴を吐出できるように、各駆動素子１１１に接続する電源回路を選択する。ドライバＩＣ２７は、電源選択情報に従って、電源回路セレクタ９０により、各駆動素子１１１を電源選択情報で指定されたいずれかの電源回路に接続する。
その後、ＦＰＧＡ５１は、外部装置９から画像データを受信すると、画像データを波形信号選択情報に変換し、波形信号選択情報をドライバＩＣ２７に送る。ドライバＩＣ２７は、波形信号選択情報に従って、波形信号セレクタ９１により、駆動素子１１１毎に波形信号選択情報で指定されたいずれかの波形を選択する。
波形信号セレクタ９１にて選択された波形信号は、電源回路セレクタ９０にて選択された電源回路によって、所定の電圧を印加され、駆動信号生成回路３０に入力される。駆動素子１１１は、入力された波形信号によって定められるパルス幅やパルス数、及び選択された電源回路の出力電圧によって定められる波高値の駆動信号に基づいて駆動され、ノズルの吐出口１１ａから、ドットサイズデータに対応した液滴量のインクが吐出され、記録媒体１００に画像が形成される。
ＦＰＧＡ５１は、画像データを受信し続けるので、ＦＰＧＡ５１は、一度、電源情報信号を送った後は、ドライバＩＣ２７に、波形信号情報を送り続ける。
【００７３】
ドライバＩＣ２７が波形信号選択情報を保持している状態で、静電気等のノイズが発生し、識別情報がローレベルからハイレベルになったとき、波形信号選択情報の内容が、電源選択情報の内容とされる場合がある。この場合、ドライバＩＣ２７は、各駆動素子１１１を、当初の電源選択情報で選択された電源回路とは異なる電源回路に接続してしまう。ＦＰＧＡ５１は、電源選択情報を、画像データを受信している間は送らないため、各駆動素子１１１が不適切な電源回路に接続され、各ノズルから吐出される液滴が当初設定した大きさとは異なる大きさとなり、画質が悪化する。
【００７４】
そこで、ＦＰＧＡ５１は、電源情報信号を印刷中に再送する。
図１１は、ＦＰＧＡ５１２による電源情報送信処理を示すフローチャートである。
ＦＰＧＡ５１は、以下の電源情報送信処理を適宜の間隔で行う。
ＦＰＧＡ５１は、外部装置９から吐出開始命令を受信したか否かを判定する（Ｓ３１）。ＦＰＧＡ５１は吐出開始命令を受信していないと判定した場合（Ｓ３１：ＮＯ）、電源情報送信処理を終了する。
ＦＰＧＡ５１は吐出開始命令を受信したと判定した場合（Ｓ３１：ＹＥＳ）、ドライバＩＣ２７に電源情報信号を送信し、電源選択情報を送る（Ｓ３２）。ドライバＩＣ２７は、電源選択情報に従って、電源回路セレクタ９０により、各駆動素子１１１をそれぞれ指定された電源回路に接続する。
【００７５】
ＦＰＧＡ５１は、外部装置９から画像データを受信する（Ｓ３３）。
ＦＰＧＡ５１は画像データに従って、駆動素子１１１毎に波形信号を決定し、波形情報信号をドライバＩＣ２７に送信し、波形信号選択情報を送る（Ｓ３４）。ドライバＩＣ２７は、波形信号選択情報に従って、波形信号セレクタ９１により、駆動素子１１１毎に波形を選択し、選択された波形に従って、駆動素子１１１を駆動する。これにより、各駆動素子１１１に対応した各ノズルの吐出口１１ａからインクが吐出される。
【００７６】
ＦＰＧＡ５１は、キャリッジ１４の移動方向が反転したか否かを判定する（Ｓ３５）。ＦＰＧＡ５１は、２相のパルス信号のオンオフの順番に応じて、キャリッジ１４の移動方向を判定する。また、ＦＰＧＡ５１は、パルス信号の数の積算値により、キャリッジ１４が記録媒体１００の端部の外側にあるか否かを判定し、キャリッジ１４の移動方向が反転したか否かを判定することにしてもよい。
ＦＰＧＡ５１はキャリッジ１４の移動方向が反転したと判定した場合（Ｓ３５：ＹＥＳ）、処理をＳ３２へ戻す。
ＦＰＧＡ５１はキャリッジ１４の移動方向が反転していないと判定した場合（Ｓ３５：ＮＯ）、画像データの受信が終了したか否かを判定する（Ｓ３６）。ＦＰＧＡ５１は画像データの受信が終了していないと判定した場合（Ｓ３６：ＮＯ）、処理をＳ３３へ戻す。
ＦＰＧＡ５１は画像データの受信が終了したと判定した場合（Ｓ３６：ＹＥＳ）、電源情報送信処理を終了する。
【００７７】
キャリッジ１４が反転する場合、インクの吐出が休止するので、このタイミングで電源選択情報を再送することにより、印刷に影響を与えることなく、当初の電源選択情報で選択された電源回路に駆動素子１１１を接続することができる。従って、各ノズルの吐出口１１ａから吐出される液滴が画像データに基づき設定したドットサイズとなり、良好な画質が得られる。
【００７８】
本実施の形態においても、実施の形態１と同様に、空白のデータを受信したとき、電圧センサＶ又は電流センサＩにより電源回路の接続の異常を検知したとき、及び電圧検出回路３６により制御線３３におけるノイズの発生等の異常を検知したとき、電源選択情報を再送することにしてもよい。
【００７９】
今回開示した実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。各実施例にて記載されている技術的特徴は互いに組み合わせることができ、本発明の範囲は、特許請求の範囲内での全ての変更及び特許請求の範囲と均等の範囲が含まれることが意図される。
【符号の説明】
【００８０】
１１、１８  ヘッドユニット（ヘッド）
１１ａ  吐出口
１４  キャリッジ
２１〜２６  電源回路
２７  ドライバＩＣ（駆動回路）
３３  制御線（信号線）
３６  電圧検出回路
５１  ＦＰＧＡ（制御回路）
Ｖ  電圧センサ
Ｉ  電流センサ
【図１】
2020055152.tif 000003
【図２】
2020055152.tif 000004
【図３】
2020055152.tif 000005
【図４】
2020055152.tif 000006
【図５】
2020055152.tif 000007
【図６】
2020055152.tif 000008
【図７】
2020055152.tif 000009
【図８】
2020055152.tif 000010
【図９】
2020055152.tif 000011
【図１０】
2020055152.tif 000012
【図１１】
2020055152.tif 000013