(57)【要約】【課題】集積回路素子に内蔵されるインダクターのＱ値が悪化するおそれを低減することが可能な発振器を提供すること。【解決手段】振動片及び前記振動片を収容する振動片用容器を含む振動子と、インダクターを含む集積回路素子と、不導体のスペーサー部材と、を備え、前記振動子と前記集積回路素子とは積層されており、前記振動子は金属部材を有し、前記スペーサー部材は、前記振動子と前記集積回路素子との間に設けられている、発振器。【選択図】図４
2020072279.tif 000002
【特許請求の範囲】
【請求項１】
振動片及び前記振動片を収容する振動片用容器を含む振動子と、
インダクターを含む集積回路素子と、
不導体のスペーサー部材と、を備え、
前記振動子と前記集積回路素子とは積層されており、
前記振動子は金属部材を有し、
前記スペーサー部材は、前記振動子と前記集積回路素子との間に設けられている、発振器。
【請求項２】
前記スペーサー部材の厚さは、前記インダクターの外径の１／２以上である、請求項１に記載の発振器。
【請求項３】
前記振動片用容器は、
前記振動片が収容される凹部が設けられた基体と、
前記金属部材である蓋体と、を含み、
前記振動子は、前記蓋体が前記集積回路素子に向かい合うように、前記スペーサー部材に搭載されている、請求項１又は２に記載の発振器。
【請求項４】
振動片及び前記振動片を収容する振動片用容器を含む振動子と、
インダクターを含む集積回路素子と、
導体のスペーサー部材と、を備え、
前記振動子と前記集積回路素子とは積層されており、
前記振動子は金属部材を有し、
前記スペーサー部材は、前記振動子と前記集積回路素子との間に設けられ、前記振動子と前記集積回路素子とを電気的に接続し、
平面視で、前記スペーサー部材と前記インダクターとが重なっていない、発振器。
【請求項５】
前記集積回路素子は、前記インダクターの周囲に設けられたガードリングを含み、
平面視で、前記スペーサー部材は前記ガードリングと重なっていない、請求項４に記載の発振器。
【請求項６】
前記振動片用容器は、
前記振動片が収容される凹部が設けられた基体と、
前記金属部材である蓋体と、を含み、
前記振動子は、前記基体が前記集積回路素子に向かい合うように、前記スペーサー部材を介して前記集積回路素子に搭載されている、請求項４又は５に記載の発振器。
【請求項７】
平面視で、前記インダクターと前記金属部材とが重なっている、請求項１乃至６のいずれか一項に記載の発振器。
【請求項８】
前記スペーサー部材の厚さは、１ミリメートル以下である、請求項１乃至７のいずれか一項に記載の発振器。
【請求項９】
請求項１乃至８のいずれか１項に記載の発振器を備えた、電子機器。
【請求項１０】
請求項１乃至８のいずれか１項に記載の発振器を備えた、移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器、電子機器及び移動体に関する。
【背景技術】
【０００２】
水晶振動子等の振動子を発振させて所望の周波数の信号を出力する発振器は、様々な電子機器やシステムに広く使用されている。小型化の要求を満たすため、振動子と振動子を発振させるための集積回路素子（ＩＣ：Integrated Circuit）とが積層された発振器が知られている。例えば、特許文献１には、水晶振動子と半導体素子が基板上に積層された半導体モジュールが開示されている。この半導体モジュールでは、インダクター等の電子部品は水晶振動子及び半導体素子とは別体として基板上に搭載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１０４８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、振動子とＩＣとが積層された発振器において、さらなる小型化のためにインダクターをＩＣに内蔵する構成とした場合、新たな問題が発生することが本願発明者により見出された。すなわち、インダクターに流れる電流によって発生する磁界が水晶振動子の一部を構成している金属部材によって遮られ、当該金属部材内に渦電流が発生し、その結果、インダクターのＱ値が悪化し、回路要素としての機能が劣化してしまうおそれがあることが分かった。
【課題を解決するための手段】
【０００５】
本発明に係る発振器の一態様は、
振動片及び前記振動片を収容する振動片用容器を含む振動子と、
インダクターを含む集積回路素子と、
不導体のスペーサー部材と、を備え、
前記振動子と前記集積回路素子とは積層されており、
前記振動子は金属部材を有し、
前記スペーサー部材は、前記振動子と前記集積回路素子との間に設けられている。
【０００６】
前記発振器の一態様において、
前記スペーサー部材の厚さは、前記インダクターの外径の１／２以上であってもよい。
【０００７】
前記発振器の一態様において、
前記振動片用容器は、
前記振動片が収容される凹部が設けられた基体と、
前記金属部材である蓋体と、を含み、
前記振動子は、前記蓋体が前記集積回路素子に向かい合うように、前記スペーサー部材に搭載されていてもよい。
【０００８】
本発明に係る発振器の一態様は、
振動片及び前記振動片を収容する振動片用容器を含む振動子と、
インダクターを含む集積回路素子と、
導体のスペーサー部材と、を備え、
前記振動子と前記集積回路素子とは積層されており、
前記振動子は金属部材を有し、
前記スペーサー部材は、前記振動子と前記集積回路素子との間に設けられ、前記振動子と前記集積回路素子とを電気的に接続し、
平面視で、前記スペーサー部材と前記インダクターとが重なっていない。
【０００９】
前記発振器の一態様において、
前記集積回路素子は、前記インダクターの周囲に設けられたガードリングを含み、
平面視で、前記スペーサー部材は前記ガードリングと重なっていなくてもよい。
【００１０】
前記発振器の一態様において、
前記振動片用容器は、
前記振動片が収容される凹部が設けられた基体と、
前記金属部材である蓋体と、を含み、
前記振動子は、前記基体が前記集積回路素子に向かい合うように、前記スペーサー部材を介して前記集積回路素子に搭載されていてもよい。
【００１１】
前記発振器の一態様において、
平面視で、前記インダクターと前記金属部材とが重なっていてもよい。
【００１２】
前記発振器の一態様において、
前記スペーサー部材の厚さは、１ミリメートル以下であってもよい。
【００１３】
本発明に係る電子機器の一態様は、
前記発振器の一態様を備えている。
【００１４】
本発明に係る移動体の一態様は、
前記発振器の一態様を備えている。
【図面の簡単な説明】
【００１５】
【図１】本実施形態の発振器の機能ブロック図。
【図２】電圧制御発振器の構成例を示す図。
【図３】本実施形態の発振器の斜視図。
【図４】第１実施形態の発振器の側面図。
【図５】第１実施形態の発振器における集積回路素子の内部配置の一例を示す図。
【図６】集積回路素子、スペーサー部材及び振動子を発振器の側面から視た図。
【図７】比較例の発振器において発振信号の位相雑音を示す図。
【図８】第１実施形態の発振器において発振信号の位相雑音を示す図。
【図９】第２実施形態の発振器の側面図。
【図１０】第２実施形態の発振器における集積回路素子の内部配置の一例を示す図。
【図１１】本実施形態の電子機器の機能ブロック図。
【図１２】本実施形態の電子機器の外観の一例を示す図。
【図１３】本実施形態の移動体の一例を示す図。
【発明を実施するための形態】
【００１６】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００１７】
１．発振器
１−１．第１実施形態
［発振器の機能構成］
図１は本実施形態の発振器１の機能ブロック図である。図１に示すように、本実施形態の発振器１は、集積回路素子１０と振動子２０とを含む。
【００１８】
振動子２０としては、例えば、水晶振動子、ＳＡＷ（Surface Acoustic Wave）共振素子、その他の圧電振動素子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などを用いることができる。
【００１９】
本実施形態では、集積回路素子１０は、発振用回路１１、制御回路１２、電圧レギュレーター１３、ＰＬＬ回路１４及び出力回路１６を含む。なお、集積回路素子１０は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
【００２０】
電圧レギュレーター１３は、ＶＤＤ端子を介して供給される電源電圧に基づいて、ＶＳＳ端子を介して供給されるグラウンド電圧を基準とする所定の電圧を生成する。電圧レギュレーター１３が生成した電圧は、発振用回路１１及びＰＬＬ回路１４の電源電圧となる。
【００２１】
発振用回路１１は、ＸＧ端子は介して振動子２０の一端と接続され、ＸＤ端子を介して振動子２０の他端と接続されている。発振用回路１１は、ＸＧ端子を介して入力される振動子２０の出力信号を増幅し、増幅した信号を、ＸＤ端子を介して振動子２０にフィードバックすることで、振動子２０を発振させる。例えば、振動子２０と発振用回路１１により構成される発振回路は、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々のタイプの発振回路であってもよい。
【００２２】
ＰＬＬ回路１４は、発振用回路１１から出力される発振信号に位相同期され、当該発振信号の周波数を逓倍して分周した発振信号を生成して出力する。ＰＬＬ回路１４の逓倍数や分周比は制御信号ＰＬＬＣＴＲＬによって設定される。
【００２３】
本実施形態では、ＰＬＬ回路１４は、フラクショナルＮ−ＰＬＬ回路である。具体的には、ＰＬＬ回路１４は、位相比較器１４１、チャージポンプ１４２、ローパスフィルター１４３、電圧制御発振器１４４、分周回路１４５及び分周回路１４６を含む。
【００２４】
位相比較器１４１は、発振用回路１１が出力する発振信号と分周回路１４５が出力する発振信号の位相差を比較し、比較結果をパルス電圧として出力する。
【００２５】
チャージポンプ１４２は、位相比較器１４１が出力するパルス電圧を電流に変換し、ローパスフィルター１４３は、チャージポンプ１４２が出力する電流を平滑化して電圧に変換する。
【００２６】
電圧制御発振器１４４は、ローパスフィルター１４３の出力電圧に応じて周波数が変化する発振信号を出力する。本実施形態では、電圧制御発振器１４４は、インダクターと可変容量素子とを用いて構成されるＬＣ発振回路によって実現される。
【００２７】
分周回路１４５は、制御信号ＰＬＬＣＴＲＬによって設定された分周比で、電圧制御発振器１４４が出力する発振信号を整数分周した発振信号を出力する。本実施形態では、分周回路１４５の分周比は、整数値Ｎの付近の範囲の複数の整数値に時系列に変化し、その時間平均値はＮ＋Ｆ／Ｍとなる。したがって、発振用回路１１から出力される発振信号の位相と分周回路１４５から出力される発振信号の位相が同期した定常状態では、電圧制御発振器１４４から出力される発振信号の周波数ｆＶＣＯと発振用回路１１から出力される
発振信号の周波数ｆＯＳＣとは式（１）の関係を満たす。
【００２８】
【数１】
2020072279.tif 000003
【００２９】
分周回路１４６は、制御信号ＰＬＬＣＴＲＬによって設定された分周比で、電圧制御発振器１４４が出力する発振信号を整数分周した発振信号を出力する。
【００３０】
出力回路１６は、ＰＬＬ回路１４から出力される発振信号に基づく信号を出力する。具体的には、出力回路１６には、発振用回路１１から出力される発振信号が入力されるとともに、ＰＬＬ回路１４の分周回路１４６から出力される発振信号が入力される。そして、出力回路１６は、入力された２種類の発振信号から１つの発振信号を選択して分周した発振信号を生成し、生成した発振信号を、選択された出力形式で出力する。出力回路１６における発振信号や出力形式の選択及び分周比の設定は、制御信号ＯＵＴＣＴＲＬに応じて行われる。
【００３１】
本実施形態では、出力回路１６は、分周回路１６１と出力バッファー１６２とを含む。
【００３２】
分周回路１６１は、制御信号ＯＵＴＣＴＲＬに応じて、発振用回路１１から出力される発振信号及びＰＬＬ回路１４の分周回路１４６から出力される発振信号のうちのいずれか１つを選択し、選択した発振信号を、制御信号ＯＵＴＣＴＲＬによって設定された分周比で分周した発振信号を出力する。
【００３３】
出力バッファー１６２は、ＶＤＤＯ端子を介して供給される電源電圧に基づいて、分周回路１６１から出力される発振信号を、制御信号ＯＵＴＣＴＲＬによって選択された出力形式の発振信号に変換し、ＯＵＴ端子及びＯＵＴＢ端子の少なくとも一方を介して集積回路素子１０の外部に出力する。例えば、出力バッファー１６２は、出力形式としてＰＥＣＬ（Positive Emitter Coupled Logic）出力、ＬＶＤＳ（Low Voltage Differential Signaling）出力、ＨＣＳＬ（High-Speed Current Steering Logic）出力等の差動出力が選択された場合はＯＵＴ端子及びＯＵＴＢ端子を介して差動の発振信号を出力しする。また、出力バッファー１６２は、出力形式としてＣＭＯＳ（Complementary Metal Oxide Semiconductor）出力等のシングルエンド出力が選択された場合はＯＵＴ端子又はＯＵＴＢ端子を介してシングルエンドの発振信号を出力する。なお、出力バッファー１６２は、制御信号ＯＵＴＣＴＲＬに応じて、発振信号を出力するか発振信号の出力を停止するかが制御される。
【００３４】
制御回路１２は、上述した制御信号ＰＬＬＣＴＲＬ及び制御信号ＯＵＴＣＴＲＬを生成する。具体的には、制御回路１２は、不図示のＩ２Ｃ（Inter-Integrated Circuit）バス対応のインターフェース回路と記憶回路を有しており、不図示の外部装置からＳＣＬ端子を介して入力されるシリアルクロック信号に同期してＳＤＡ端子を介して入力されるシリアルデータ信号を受け取り、受け取ったシリアルデータに従って各種のデータを記憶回路に記憶する。そして、制御回路１２は、記憶回路に記憶された各種のデータに基づいて、制御信号ＰＬＬＣＴＲＬ及び制御信号ＯＵＴＣＴＲＬを生成する。なお、制御回路１２が有するインターフェース回路は、Ｉ２Ｃバス対応のインターフェース回路に限らず、例えば、ＳＰＩ（Serial Peripheral Interface）バス対応のインターフェース回路等であってもよい。
【００３５】
図２は、電圧制御発振器１４４の構成例を示す図である。図２に示す電圧制御発振器１４４は、電流源３１、インダクター３２，３３、可変容量素子である可変容量ダイオード
３４，３５及びＮチャネル型ＭＯＳトランジスター３６，３７を含む。そして、電圧制御発振器１４４は、Ｎチャネル型ＭＯＳトランジスター３６，３７によって構成される発振段により生成される発振信号を、例えば差動信号ＯＵＴ＋，ＯＵＴ−として出力する。可変容量ダイオード３４のアノードと可変容量ダイオード３５のアノードとが接続されているノードＮ１にローパスフィルター１４３の出力電圧が印加され、ノードＮ１の電圧に応じて可変容量ダイオード３４，３５の容量値が変化する。電圧制御発振器１４４から出力される発振信号の周波数は、インダクター３２，３３のインダクタンス値と可変容量ダイオード３４，３５の容量値によって決まる。
【００３６】
以上のように構成された本実施形態の発振器１は、振動子２０から出力される発振信号に基づいて設定に応じた複数種類の周波数の発振信号を生成して出力するものであり、クロック信号生成装置として利用可能である。
【００３７】
［発振器の構造］
図３及び図４は、第１実施形態の発振器１の構造の一例を示す図である。図３は発振器１の斜視図であり、図４は発振器１の側面図である。図４では、便宜上、モールド樹脂４や振動子２０の容器等を透視した状態で図示されている。
【００３８】
図３及び図４に示すように、第１実施形態の発振器１は、集積回路素子１０及び振動子２０がモールド樹脂４によって封止された構造、例えば、ＱＦＮ（Quad Flat Non lead package）パッケージ構造であり、全体として低背の直方体形状である。発振器１の各側面には複数の金属の電極２が設けられている。各電極２は、発振器１の底面の周辺部にも露出している。
【００３９】
図４に示すように、集積回路素子１０は、金属の台座３の上に搭載されており、集積回路素子１０と台座３とは接着材４１によって固着されている。台座３の底面は発振器１の底面に露出している。この台座３は、例えば、接地される。
【００４０】
図４に示すように、振動子２０は、振動片２１及び振動片２１を収容する振動片用容器２２を含む。振動片用容器２２は、振動片２１が収容される凹部が設けられた基体２３と、金属部材である蓋体２４と、基体２３と蓋体２４とを接合するシームリング２５とを含む。基体２３の部材は、例えばセラミックである。蓋体２４の部材は、例えばコバールである。
【００４１】
振動片２１は、薄板状の部材であり、その両面にそれぞれ金属の励振電極２１ａ，２１ｂが設けられている。振動片２１は、基体２３に設けられている金属の電極２７と導電性接着材２８によって固着されており、励振電極２１ａ，２１ｂを含む振動片２１の形状や質量に応じた所望の周波数で発振する。振動片２１の材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。また、振動片２１の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
【００４２】
図４に示すように、集積回路素子１０の上面には、集積回路素子１０の内部回路を保護するためのコーティング部材６０が塗布されている。コーティング部材６０の材料は、例えば、ポリイミドである。そして、集積回路素子１０の上面には、コーティング部材６０を挟んで不導体のスペーサー部材７０が設けられている。スペーサー部材７０の材料は、例えば、ポリイミド等の合成樹脂であってもよい。スペーサー部材７０は、例えば、ポリイミド等の合成樹脂を材料とするテープが積層されたものであってもよいし、ポリイミド等の合成樹脂をスピンコーティングして形成されたものであってもよい。
【００４３】
スペーサー部材７０は、振動子２０と集積回路素子１０との間に設けられている。具体的には、振動子２０は、スペーサー部材７０の上面に搭載されており、振動子２０の蓋体２４とスペーサー部材７０とは接着材４２によって固着されている。すなわち、振動子２０は、蓋体２４が集積回路素子１０に向かい合うように、スペーサー部材７０に搭載されている。
【００４４】
図４に示すように、振動子２０の振動片用容器２２の外面、すなわち基体２３の外面には、複数の電極２６が設けられている。このうち２つの電極２６は、基体２３に設けられた不図示の配線により、振動片２１の励振電極２１ａ，２１ｂとそれぞれ電気的に接続されている。
【００４５】
１つの電極２６は、金等を材料とするワイヤー５１により、集積回路素子１０の上面に設けられたＸＧ端子として機能するパッドとボンディングされている。他の１つの電極２６は、不図示の他のワイヤー５１により、集積回路素子１０の上面に設けられたＸＤ端子として機能するパッドとボンディングされている。
【００４６】
集積回路素子１０の上面に設けられた他の一部のパッドは、それぞれ、金等を材料とするワイヤー５２により、各電極２とボンディングされている。また、集積回路素子１０の上面に設けられたＶＳＳ端子として機能するパッドは、金等を材料とするワイヤー５３により、台座３とボンディングされている。
【００４７】
このように、本実施形態の発振器１は、振動子２０と集積回路素子１０とが積層されており、小型化が実現されている。
【００４８】
［集積回路素子の内部配置］
図５は、第１実施形態の発振器１における集積回路素子１０の内部配置の一例を示す図であり、発振器１を上面から視たときの集積回路素子１０の平面図である。図５には、集積回路素子１０が有する各回路及び一部の端子として機能するパッドの配置が図示されている。また、図５において、振動子２０が破線で図示されている。なお、図５において、「ＯＳＣ」は発振用回路１１であり、「Ｃｏｎｔｒｏｌ  Ｌｏｇｉｃ」は制御回路１２であり、「ＶＲＥＧ」は電圧レギュレーター１３である。また、「ＰＦＤ」は位相比較器１４１であり、「ＣＰ」はチャージポンプ１４２であり、「ＬＰＦ」はローパスフィルター１４３であり、「ＶＣＯ」は電圧制御発振器１４４であり、「ＯＤＩＶ１」は分周回路１４６である。また、「ＯＤＩＶ２」は分周回路１６１であり、「ＯＢＵＦ」は出力バッファー１６２である。
【００４９】
図５に示すように、集積回路素子１０は、平面視で、４つの辺１０ａ，１０ｂ，１０ｃ，１０ｄを有する矩形状である。
【００５０】
発振器１あるいは集積回路素子１０の平面視で、発振用回路１１は、集積回路素子１０の辺１０ａの近くに配置されている。そして、ＸＧ端子として機能するパッドは、集積回路素子１０の辺１０ａに沿って設けられている。同様に、ＸＤ端子として機能するパッドは、集積回路素子１０の辺１０ａに沿って設けられている。したがって、本実施形態の発振器１によれば、発振用回路１１においてＸＧ端子から入力された信号に基づいて生成された発振信号は、短い配線を伝播してＸＤ端子から出力されるので、ノイズの影響を受けにくい。
【００５１】
発振器１あるいは集積回路素子１０の平面視で、電圧レギュレーター１３は、発振用回路１１とＰＬＬ回路１４との間に配置されている。また、制御回路１２は、発振用回路１
１とＰＬＬ回路１４との間に配置されている。
【００５２】
また、発振器１あるいは集積回路素子１０の平面視で、ＰＬＬ回路１４は、発振用回路１１と出力回路１６との間に配置されている。
【００５３】
また、発振器１あるいは集積回路素子１０の平面視で、出力回路１６は、集積回路素子１０の辺１０ａと対向する辺１０ｃの近くに配置されている。そして、ＯＵＴ端子又はＯＵＴＢ端子として機能し、出力回路１６と電気的に接続されるパッドは、辺１０ｃに沿って設けられている。
【００５４】
発振用回路１１によって生成された発振信号は、ＰＬＬ回路１４に伝播し、さらに出力回路１６に伝播し、当該発振信号に基づく信号がＯＵＴ端子及びＯＵＴＢ端子から出力される。したがって、本実施形態の発振器１では、このような信号の流れに整合させて各回路及び各パッドを図５のような配置とすることで、辺１０ａから辺１０ｃに向かう概ね一方向に各種の信号が流れることになり、当該各種の信号が伝播する各配線が短くなるため、他の信号とのクロストーク等により各信号に重畳されるノイズが低減される。さらに、各配線が短くなるため、配線領域が全体として小さくなるので、集積回路素子１０の面積が低減される。
【００５５】
また、本実施形態では、ＰＬＬ回路１４の電圧制御発振器１４４に含まれるインダクター３２，３３は、辺１０ｂの近くに設けられている。インダクター３２，３３の周囲には一定電圧、例えばグラウンド電圧となるガードリング５０が設けられている。そして、発振器１の平面視で、破線で示される振動子２０は、インダクター３２，３３と重なっている。すなわち、インダクター３２，３３と、振動子２０が有する金属部材である蓋体２４や励振電極２１ａ，２１ｂとが重なっている。
【００５６】
したがって、振動子２０と集積回路素子１０との距離が小さいと、インダクター３２，３３に流れる電流によって発生する磁界が、振動子２０の金属部材によって遮られ、当該金属部材に渦電流が発生する。その結果、インダクター３２，３３のＱ値が悪化し、回路要素としての機能が劣化してしまう。
【００５７】
これに対して、本実施形態では、振動子２０と集積回路素子１０との間にスペーサー部材７０が設けられているので、スペーサー部材７０の厚さ分、振動子２０と集積回路素子１０とが離れている。したがって、インダクター３２，３３に流れる電流によって発生する磁界が、振動子２０の金属部材によって遮られにくく、当該金属部材に渦電流が発生しにくい。その結果、インダクター３２，３３のＱ値の悪化が低減され、回路要素としての機能が劣化してしまうおそれが低減される。
【００５８】
図６は、図４に示した集積回路素子１０、スペーサー部材７０及び振動子２０を発振器１の側面から視た図であり、便宜上、集積回路素子１０の内部のインダクター３２も図示されている。図６において、インダクター３２の右側には手前から奥へと電流が流れ、この電流により時計周りの磁界Ｍ１が発生している。また、インダクター３２の左側には奥から手前へと電流が流れ、この電流により反時計周りの磁界Ｍ２が発生している。
【００５９】
インダクター３２の巻き数が大きいほど発生する磁界Ｍ１，Ｍ２が大きくなり、また、インダクター３２の外径Ｌ１が大きくなる。すなわち、インダクター３２の外径Ｌ１と磁界Ｍ１，Ｍ２の大きさには相関があり、インダクター３２の外径Ｌ１が大きいほど磁界Ｍ１，Ｍ２が大きくなる。したがって、磁界Ｍ１，Ｍ２によるインダクター３２，３３のＱ値の悪化を低減するためには、スペーサー部材７０の厚さＬ２を大きくして振動子２０と集積回路素子１０との距離を大きくすることが好ましい。インダクター３３についても同
様のことが言える。なお、インダクター３２，３３の外径Ｌ１は、例えば、インダクター３２，３３の輪郭が矩形である場合は当該矩形の最長の辺の長さであり、インダクター３２，３３の輪郭が楕円である場合は当該楕円の長軸の長さである。
【００６０】
図７に、スペーサー部材７０が無く、かつ、振動子２０の蓋体２４が上側になるように、集積回路素子１０の上面に振動子２０が搭載された比較例の発振器において発振信号の位相雑音を実線で示す。また、図８に、インダクター３２，３３の外径Ｌ１が３４０μｍであり、かつ、スペーサー部材７０の厚さが２００μｍである場合の発振器１において発振信号の位相雑音を実線で示す。図７及び図８において、横軸は周波数であり、縦軸は位相雑音の大きさである。なお、図７及び図８において、破線は、集積回路素子１０の上面に振動子２０が搭載されていない場合の発振信号の位相雑音、すなわち、理想的な位相雑音を示す。
【００６１】
比較例の発振器では蓋体２４とインダクター３２，３３との距離は大きいが、励振電極２１ａ，２１ｂとインダクター３２，３３との距離が小さいため、図７に示すように、比較例の発振器の位相雑音は理想の位相雑音よりも悪化している。
【００６２】
これに対して、図８に示すように、本実施形態の発振器１の位相雑音は理想の位相雑音とほとんど差がない。図８に示す結果より、インダクター３２，３３の外径Ｌ１が３４００μｍであり、かつ、スペーサー部材７０の厚さが１７０μｍである発振器１の位相雑音は、理想の位相雑音と同程度であるか、最悪でも比較例の発振器の位相雑音よりも良いと考えられる。一般化すると、本実施形態の発振器１において、振動子２０の金属部材によって遮られる磁界Ｍ１，Ｍ２を十分に小さくするためには、スペーサー部材７０の厚さＬ２は、インダクター３２，３３の外径Ｌ１の１／２以上であることが好ましい。ただし、スペーサー部材７０の厚さＬ２が大きいほど発振器１の高さが大きくなり、ＱＦＮ等のパッケージのサイズの制約を満たさない場合もあり得るので、スペーサー部材７０の厚さＬ２は１ミリメートル以下であることが好ましい。
【００６３】
［本実施形態の作用効果］
以上に説明した第１実施形態の発振器１では、振動子２０と集積回路素子１０とが積層されており、振動子２０と集積回路素子１０との間に不導体のスペーサー部材７０が設けられている。具体的には、振動子２０は、蓋体２４が集積回路素子１０に向かい合うように、スペーサー部材７０に搭載されている。そのため、スペーサー部材７０の厚さの分、振動子２０が有する金属部材である蓋体２４と集積回路素子１０が有するインダクター３２，３３との距離が大きくなる。その結果、発振器１の平面視で蓋体２４とインダクター３２，３３とが重なっていても、インダクター３２，３３に流れる電流によって発生する磁界が、蓋体２４によって遮られにくく、蓋体２４に渦電流が発生しにくい。したがって、第１実施形態の発振器１によれば、インダクター３２，３３のＱ値の悪化が低減され、回路要素としての機能が劣化してしまうおそれが低減される。特に、スペーサー部材７０の厚さをインダクター３２，３３の外径の１／２以上とすることで、インダクター３２，３３のＱ値の悪化が大きく低減される。
【００６４】
また、第１実施形態の発振器１では、発振器１の平面視で振動子２０の金属部材とインダクター３２，３３とが重なるように配置してもよいので、集積回路素子１０の面積を小さくすることが可能である。したがって、第１実施形態によれば、発振器１の小型化が実現可能である。
【００６５】
また、第１実施形態の発振器１では、発振用回路１１の出力信号がＰＬＬ回路１４へと伝播し、ＰＬＬ回路１４から出力される発振信号が出力回路１６へと伝播する。すなわち、振動子２０の１つの電極２６からＸＧ端子として機能するパッドを介して集積回路素子
１０に入力された信号は、辺１０ａから辺１０ｃに向かって伝播し、ＯＵＴ端子あるいはＯＵＴＢ端子として機能する各パッドを介して出力される。そして、集積回路素子１０において、このような各種の信号の流れに整合させるように、ＰＬＬ回路１４が発振用回路１１と出力回路１６との間に配置されており、各種の信号が伝播する各配線が短くなる。したがって、第１実施形態の発振器１によれば、各配線の寄生容量が低減され、他の信号とのクロストーク等により各信号に重畳されるノイズが低減される。さらに、各配線が短くなるため、配線領域が全体として小さくなるので、集積回路素子１０の面積が低減される。
【００６６】
また、第１実施形態によれば、振動子２０の基体２３の外面に設けられた２つの電極２６と集積回路素子１０に設けられたＸＧ端子として機能するパッド及びＸＤ端子として機能するパッドとをそれぞれワイヤーボンディングによって接続することが可能であるため、発振器１の実装が容易である。
【００６７】
１−２．第２実施形態
以下、第２実施形態の発振器１について、第１実施形態と装用の構成要素には同じ符号を付し、第１実施形態と重複する説明は省略又は簡略し、主に第１実施形態と異なる内容について説明する。
【００６８】
第２実施形態の発振器１の機能ブロック図は図１と同様であるため、その図示及び説明を省略する。また、第２実施形態の発振器１の斜視図は図３と同様であるため、その図示及び説明を省略する。
【００６９】
図９は、第２実施形態の発振器１の側面図である。図９では、便宜上、モールド樹脂４や振動子２０の容器等を透視した状態で図示されている。図９に示すように、第２実施形態の発振器１は、第１実施形態と同様、集積回路素子１０及び振動子２０がモールド樹脂４によって封止された構造、例えば、ＱＦＮパッケージ構造であり、全体として低背の直方体形状である。発振器１の各側面には複数の金属の電極２が設けられている。各電極２は、発振器１の底面の周辺部にも露出している。
【００７０】
また、第１実施形態と同様、集積回路素子１０は、金属の台座３の上に搭載されており、集積回路素子１０と台座３とは接着材４１によって固着されている。台座３の底面は発振器１の底面に露出しているこの台座３は、例えば、接地される。
【００７１】
また、第１実施形態と同様、振動子２０は、振動片２１及び振動片２１を収容する振動片用容器２２を含む。また、振動片用容器２２は、振動片２１が収容される凹部が設けられた基体２３と、金属部材である蓋体２４と、基体２３と蓋体２４とを接合するシームリング２５とを含む。
【００７２】
また、第１実施形態と同様、振動片２１は、薄板状の部材であり、その両面にそれぞれ金属の励振電極２１ａ，２１ｂが設けられている。振動片２１は、基体２３に設けられている金属の電極２７と導電性接着材２８によって固着されており、励振電極２１ａ，２１ｂを含む振動片２１の形状や質量に応じた所望の周波数で発振する。振動子２０の振動片用容器２２の外面、すなわち基体２３の外面には、複数の電極２６が設けられている。このうち２つの電極２６は、基体２３に設けられた不図示の配線により、振動片２１の励振電極２１ａ，２１ｂとそれぞれ電気的に接続されている。
【００７３】
また、第１実施形態と同様、集積回路素子１０の上面には、集積回路素子１０の内部回路を保護するためのコーティング部材６０が塗布されている。
【００７４】
第２実施形態の発振器１では、第１実施形態とは異なり、集積回路素子１０の上面には、コーティング部材６０を挟んで導体のスペーサー部材８０が複数設けられている。スペーサー部材８０の材料は、例えば、各種の金属や合金等であってもよい。
【００７５】
スペーサー部材８０は、振動子２０と集積回路素子１０との間に設けられ、振動子２０と集積回路素子１０とを電気的に接続する。具体的には、振動子２０は、複数のスペーサー部材８０の上面に搭載されており、振動子２０の基体２３の外面に設けられた複数の電極２６と複数のスペーサー部材８０とがそれぞれ接合されている。すなわち、振動子２０は、基体２３が集積回路素子１０に向かい合うように、スペーサー部材８０に搭載されている。スペーサー部材８０は、例えば、金バンプやはんだボールであってもよい。
【００７６】
１つの電極２６は、スペーサー部材８０の１つにより、集積回路素子１０の上面に設けられたＸＧ端子として機能するパッドと接合される。また、他の１つの電極２６は、スペーサー部材８０の他の１つにより、集積回路素子１０の上面に設けられたＸＤ端子として機能するパッドと接合される。
【００７７】
集積回路素子１０の上面に設けられた他の一部のパッドは、それぞれ、金等を材料とするワイヤー５２により、各電極２とボンディングされている。また、集積回路素子１０の上面に設けられたＶＳＳ端子として機能するパッドは、金等を材料とするワイヤー５３により、台座３とボンディングされている。
【００７８】
このように、本実施形態の発振器１は、振動子２０と集積回路素子１０とが積層されており、小型化が実現されている。
【００７９】
図１０は、第２実施形態の発振器１における集積回路素子１０の内部配置の一例を示す図であり、発振器１を上面から視たときの集積回路素子１０の平面図である。図１０には、集積回路素子１０が有する各回路及び一部の端子として機能するパッドの配置が図示されている。また、図１０において、振動子２０が破線で図示されている。なお、図１０において、図５と同じ構成要素には同じ符号が付されている。図１０に示すように、集積回路素子１０において各回路の配置は、図５と同じであるため、その説明を省略する。
【００８０】
図１０に示すように、発振器１の平面視で、破線で示される振動子２０は、インダクター３２，３３と重なっている。すなわち、インダクター３２，３３と、振動子２０が有する金属部材である蓋体２４や励振電極２１ａ，２１ｂとが重なっている。
【００８１】
したがって、振動子２０と集積回路素子１０との距離が小さいと、インダクター３２，３３に流れる電流によって発生する磁界が、振動子２０の金属部材によって遮られ、当該金属部材に渦電流が発生する。その結果、インダクター３２，３３のＱ値が悪化し、回路要素としての機能が劣化してしまう。
【００８２】
これに対して、本実施形態では、振動子２０と集積回路素子１０との間にスペーサー部材８０が設けられているので、スペーサー部材８０の厚さ分、振動子２０と集積回路素子１０とが離れている。したがって、インダクター３２，３３に流れる電流によって発生する磁界が、振動子２０の金属部材によって遮られにくく、当該金属部材に渦電流が発生しにくい。その結果、インダクター３２，３３のＱ値の悪化が低減され、回路要素としての機能が劣化してしまうおそれが低減される。
【００８３】
さらに、発振器１の平面視で、スペーサー部材８０とインダクター３２，３３とが重なっていない。さらに、発振器１の平面視で、スペーサー部材８０は、インダクター３２，３３の周囲に設けられた一定電圧のガードリング５０と重なっていない。すなわち、スペ
ーサー部材８０とインダクター３２，３３との距離が大きい。したがって、インダクター３２，３３に流れる電流によって発生する磁界が、導体のスペーサー部材８０によって遮られにくく、スペーサー部材８０に渦電流が発生しにくい。その結果、インダクター３２，３３のＱ値の悪化が低減され、回路要素としての機能が劣化してしまうおそれが低減される。
【００８４】
なお、インダクター３２，３３を流れる電流により発生する磁界によるインダクター３２，３３のＱ値の悪化をより低減するためには、スペーサー部材８０の厚さを大きくして振動子２０と集積回路素子１０との距離を大きくすることが好ましい。ただし、スペーサー部材８０の厚さが大きいほど発振器１の高さが大きくなり、ＱＦＮ等のパッケージのサイズの制約を満たさない場合もあり得るので、スペーサー部材８０の厚さＬ２は１ミリメートル以下であることが好ましい。
【００８５】
以上に説明した第２実施形態の発振器１では、振動子２０と集積回路素子１０とが積層されており、振動子２０と集積回路素子１０との間に導体のスペーサー部材８０が設けられている。具体的には、振動子２０は、基体２３が集積回路素子１０に向かい合うように、スペーサー部材８０を介して集積回路素子１０に搭載されている。そのため、スペーサー部材８０の厚さの分、振動子２０が有する金属部材と集積回路素子１０が有するインダクター３２，３３との距離が大きくなる。その結果、発振器１の平面視で振動子２０の金属部材とインダクター３２，３３とが重なっていても、インダクター３２，３３に流れる電流によって発生する磁界が、当該金属部材によって遮られにくく、当該金属部材に渦電流が発生しにくい。また、発振器１の平面視で、スペーサー部材８０とインダクター３２，３３が重なっておらず、さらに、スペーサー部材８０はインダクター３２，３３の周囲に設けられたガードリング５０とも重なっていないため、スペーサー部材８０とインダクター３２，３３との距離も大きくなっている。その結果、インダクター３２，３３に流れる電流によって発生する磁界が、導体であるスペーサー部材８０によって遮られにくく、スペーサー部材８０に渦電流が発生しにくい。したがって、第２実施形態の発振器１によれば、インダクター３２，３３のＱ値の悪化が低減され、回路要素としての機能が劣化してしまうおそれが低減される。
【００８６】
また、第２実施形態の発振器１では、発振器１の平面視で振動子２０の金属部材とインダクター３２，３３とが重なるように配置してもよいので、集積回路素子１０の面積を小さくすることが可能である。また、導体であるスペーサー部材８０が、振動子２０と集積回路素子１０との距離を確保する部材として機能するだけでなく、振動子２０と集積回路素子１０とを電気的に接続する部材としても機能するので、スペーサー部材８０のために振動子２０や集積回路素子１０の面積を大きくする必要がない。したがって、第２実施形態によれば、発振器１の小型化が実現可能である。
【００８７】
また、第２実施形態の発振器１では、第１実施形態の発振器１と同様、集積回路素子１０において、各種の信号の流れに整合させるように各回路が配置されており、各種の信号が伝播する各配線が短くなる。したがって、第２実施形態の発振器１によれば、各配線の寄生容量が低減され、他の信号とのクロストーク等により各信号に重畳されるノイズが低減される。さらに、各配線が短くなるため、配線領域が全体として小さくなるので、集積回路素子１０の面積が低減される。
【００８８】
また、第２実施形態によれば、振動子２０の基体２３の外面に設けられた２つの電極２６と集積回路素子１０に設けられたＸＧ端子として機能するパッド及びＸＤ端子として機能するパッドとを導体であるスペーサー部材８０によって接続することが可能であるため、発振器１の実装が容易である。
【００８９】
１−３．変形例
例えば、上記の第１実施形態の発振器１では、集積回路素子１０は、インダクターを含むＰＬＬ回路を１つ有しているが、ＰＬＬ回路を２つ以上有していて、発振器１の平面視で、少なくとも１つのインダクターが、振動子２０が有する金属部材と重なっているものであってもよい。また、上記の第２実施形態の発振器１では、集積回路素子１０は、インダクターを含むＰＬＬ回路を１つ有しているが、ＰＬＬ回路を２つ以上有していて、発振器１の平面視で、少なくとも１つのインダクターが、振動子２０が有する金属部材と重なっており、かつ、すべてのインダクターがスペーサー部材８０と重なっていないものであってもよい。
【００９０】
また、例えば、上記の第１実施形態及び第２実施形態の発振器１では、集積回路素子１０のＰＬＬ回路１４において、インダクター３２，３３がＬＣ発振器の一部を構成しているが、ＰＬＬ回路においてインダクターがＬＣフィルターやＬＲフィルターの一部を構成するものであってもよい。
【００９１】
また、例えば、上記の第１実施形態及び第２実施形態の発振器１では、振動子２０は、蓋体２４が金属部材であるが、金属部材の蓋体２４を有していなくてもよい。例えば、発振器１は、シリコンで構成された基体及びガラスで構成された蓋体によって振動片が収容された構造の発振器や、ともに水晶で構成された基体及び蓋体によって振動片が収容された構造の発振器等であってもよい。これらの構造の発振器１においても、スペーサー部材を設けることにより、各インダクターが、例えば、振動片に設けられた電極と重ならないように配置されることにより、各インダクターのＱ値の悪化が低減される。
【００９２】
また、例えば、上記の第１実施形態及び第２実施形態の発振器１では、振動子２０が有する金属部材がインダクターと重なっているが、金属以外の導電性を有する部材で構成された蓋体や振動片の電極等がインダクターと重なっていてもよい。導電性の部材であれば渦電流が発生し得るが、スペーサー部材を設けることにより、当該導電性の部材とインダクターとが重なっていても、当該導電性の部材内に渦電流が発生しにくくなり、インダクターのＱ値の悪化が低減される。
【００９３】
２．電子機器
図１１は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。また、図１２は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
【００９４】
本実施形態の電子機器３００は、発振器３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図１１の構成要素の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
【００９５】
発振器３１０は、集積回路素子３１２と振動子３１３とを備えている。集積回路素子３１２は、振動子３１３を発振させて発振信号を発生させる。この発振信号は発振器３１０の外部端子からＣＰＵ３２０に出力される。集積回路素子３１２は、不図示のＰＬＬ回路を有しており、振動子３１３から出力される発振信号の周波数を当該ＰＬＬ回路により変換し、ＣＰＵ３２０からの設定に応じた周波数の発振信号を出力する。
【００９６】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器３１０から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う処理部である。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外
部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。
【００９７】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【００９８】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶する記憶部である。
【００９９】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する記憶部である。
【０１００】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【０１０１】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。
【０１０２】
発振器３１０として例えば上述した各実施形態の発振器１を適用することにより、集積回路素子３１２に内蔵されるインダクターのＱ値が悪化することにより回路要素としての機能が劣化するおそれを低減することが可能であるので、信頼性の高い電子機器を実現することができる。
【０１０３】
このような電子機器３００としては種々の電子機器が考えられ、例えば、モバイル型、ラップトップ型、タブレット型などのパーソナルコンピューター、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェットプリンターなどのインクジェット式吐出装置、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡等の医療機器、魚群探知機、各種測定機器、車両、航空機、船舶等の計器類、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、歩行者自立航法（ＰＤＲ：Pedestrian Dead Reckoning）装置等が挙げられる。
【０１０４】
本実施形態の電子機器３００の一例として、上述した発振器３１０を基準信号源として用いて、例えば、端末と有線または無線で通信を行う端末基地局用装置等として機能する伝送装置が挙げられる。発振器３１０として、例えば上述した各実施形態の発振器１を適用することにより、例えば通信基地局などに利用可能な、周波数精度の高い、高性能、高信頼性を所望される電子機器３００を従来よりも低コストで実現することも可能である。
【０１０５】
また、本実施形態の電子機器３００の他の一例として、通信部３６０が外部クロック信号を受信し、ＣＰＵ３２０が、当該外部クロック信号と発振器３１０の出力信号とに基づいて、発振器３１０の周波数を制御する周波数制御部と、を含む、通信装置であってもよい。この通信装置は、例えば、ストレータム３などの基幹系ネットワーク機器やフェムトセルに使用される通信機器であってもよい。
【０１０６】
３．移動体
図１３は、本実施形態の移動体の一例を示す図である。図１３に示す移動体４００は、発振器４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１３の構成要素の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
【０１０７】
発振器４１０は、不図示の集積回路素子と振動子とを備えており、集積回路素子は振動子を発振させて発振信号を発生させる。この発振信号は発振器４１０の外部端子からコントローラー４２０，４３０，４４０に出力され、例えばクロック信号として用いられる。集積回路素子は、不図示のＰＬＬ回路を有しており、振動子から出力される発振信号の周波数を当該ＰＬＬ回路により変換し、設定に応じた周波数の発振信号を出力する。
【０１０８】
バッテリー４５０は、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。
【０１０９】
発振器４１０として例えば上述した各実施形態の発振器１を適用することにより、発振器４１０の集積回路素子に内蔵されるインダクターのＱ値が悪化することにより回路要素としての機能が劣化するおそれを低減することが可能であるので、信頼性の高い移動体を実現することができる。
【０１１０】
このような移動体４００としては種々の移動体が考えられ、例えば、電気自動車等の自動車、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１１１】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１１２】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１１３】
本発明は、実施の形態で説明した構成と実質的に同一の構成、例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１１４】
１…発振器、２…電極、３…台座、４…モールド樹脂、１０…集積回路素子、１０ａ，１０ｂ，１０ｃ，１０ｄ…辺、１１…発振用回路、１２…制御回路、１３…電圧レギュレーター、１４…ＰＬＬ回路、１６…出力回路、２０…振動子、２１…振動片、２２…振動片用容器、２３…基体、２４…蓋体、２５…シームリング、２６…電極、２７…電極、２８…導電性接着材、３１…電流源、３２…インダクター、３３…インダクター、３４…可変容量ダイオード、３５…可変容量ダイオード、３６…Ｎチャネル型ＭＯＳトランジスター、３７…Ｎチャネル型ＭＯＳトランジスター、４１…接着材、４２…接着材、５０…ガードリング、５１…ワイヤー、５２…ワイヤー、５３…ワイヤー、６０…コーティング部材
、７０…スペーサー部材、８０…スペーサー部材、１４１…位相比較器、１４２…チャージポンプ、１４３…ローパスフィルター、１４４…電圧制御発振器、１４５…分周回路、１４６…分周回路、１６１…分周回路、１６２…出力バッファー、３００…電子機器、３１０…発振器、３１２…集積回路素子、３１３…振動子、３２０…ＣＰＵ、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、４００…移動体、４１０…発振器、４２０，４３０，４４０…コントローラー、４５０…バッテリー、４６０…バックアップ用バッテリー
【図１】
2020072279.tif 000004
【図２】
2020072279.tif 000005
【図３】
2020072279.tif 000006
【図４】
2020072279.tif 000007
【図５】
2020072279.tif 000008
【図６】
2020072279.tif 000009
【図７】
2020072279.tif 000010
【図８】
2020072279.tif 000011
【図９】
2020072279.tif 000012
【図１０】
2020072279.tif 000013
【図１１】
2020072279.tif 000014
【図１２】
2020072279.tif 000015
【図１３】
2020072279.tif 000016