(57)【要約】【課題】静電型トランスデューサをサージ電圧から保護すること。【解決手段】制御回路は、振動、音又は圧力を発生させ、振動、音又は圧力を検出することができる静電型トランスデューサを過電圧から保護する制御回路であって、出力制御信号と、予め定められた閾値を比較し、出力信号を出力するコンパレータと、出力信号と、静電型トランスデューサに印加する電圧のオンとオフとを制御する停止信号に基づいて、静電型トランスデューサに印加する電圧を制御する電圧制御回路と、を備える。【選択図】図２
2020182039.tif 000002
【特許請求の範囲】
【請求項１】
振動、音又は圧力を発生させ、振動、音又は圧力を検出することができる静電型トランスデューサを過電圧から保護する制御回路であって、
出力制御信号と、予め定められた閾値を比較し、出力信号を出力するコンパレータと、
前記出力信号と、前記静電型トランスデューサに印加する電圧のオンとオフとを制御する停止信号に基づいて、前記静電型トランスデューサに印加する電圧を制御する電圧制御回路と、
を備える、制御回路。
【請求項２】
前記電圧制御回路は、前記停止信号が解除された後、前記出力制御信号の位相がゼロ位相近傍になった時点で前記静電型トランスデューサに印加する電圧をオンとする、
請求項１に記載の制御回路。
【請求項３】
前記電圧制御回路は、第１端子に前記停止信号が入力され、第２端子に前記出力信号が入力されるフリップフロップを備える、
請求項１または２に記載の制御回路。
【請求項４】
前記フリップフロップは、前記出力制御信号が、予め定められた前記閾値未満の場合に、前記静電型トランスデューサに印加する電圧をオンとする信号を出力する、
請求項３に記載の制御回路。
【請求項５】
前記出力制御信号は、コンピュータから出力される、
請求項１から４のいずれか１項に記載の制御回路。
【請求項６】
請求項１から５のいずれか１項に記載の制御回路と、
前記制御回路に接続され、前記静電型トランスデューサに電圧を印加する電圧出力回路と、
を備える、制御装置。
【請求項７】
インバータを更に含む、
請求項６に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御回路および制御装置に関する。
【背景技術】
【０００２】
特許文献１には、振動又は音を発生することができ、振動又は音を検出することができる、静電型トランスデューサが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１８３８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
静電型トランスデューサには、等価直列抵抗が無視できない抵抗値を持つものがある。静電型トランスデューサを駆動するには、等価直列抵抗を介して等価容量の充放電を行う必要がある。この場合、充放電電流が等価直列抵抗を流れる際の電圧降下によりサージ電圧が発生し、設定電圧以上の電圧が静電型トランスデューサに印加されてしまう可能性がある。特に、起動時や、保護機能により一旦停止してから復帰した際に、出力電圧の最大値に対して大きなサージ電圧が印加されてしまう可能性がある。設定以上の電圧が静電型トランスデューサ印加されると、破損したり、寿命が低下したりするおそれがある。そのため、静電型トランスデューサをサージ電圧から保護する技術が望まれている。
【０００５】
本発明は、静電型トランスデューサをサージ電圧から保護することのできる制御回路および制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の制御回路は、振動、音又は圧力を発生させ、振動、音又は圧力を検出することができる静電型トランスデューサを過電圧から保護する制御回路であって、出力制御信号と、予め定められた閾値を比較し、出力信号を出力するコンパレータと、前記出力信号と、前記静電型トランスデューサに印加する電圧のオンとオフとを制御する停止信号に基づいて、前記静電型トランスデューサに印加する電圧を制御する電圧制御回路と、を備える。
【０００７】
また、制御回路において、前記電圧制御回路は、前記停止信号が解除された後、前記出力制御信号の位相がゼロ位相近傍になった時点で前記静電型トランスデューサに印加する電圧をオンとする。
【０００８】
また、制御回路において、前記電圧制御回路は、第１端子に前記停止信号が入力され、第２端子に前記出力信号が入力されるフリップフロップを備える。
【０００９】
また、制御回路において、前記フリップフロップは、前記出力制御信号が、予め定められた前記閾値未満の場合に、前記静電型トランスデューサに印加する電圧をオンとする信号を出力する。
【００１０】
また、制御回路において、前記出力制御信号は、コンピュータから出力される。
【００１１】
本発明の一態様の制御装置は、本発明の一態様の制御回路と、前記制御回路に接続され、前記静電型トランスデューサに電圧を印加する電圧出力回路と、を備える。
【００１２】
また、制御装置において、インバータを更に含む。
【発明の効果】
【００１３】
本発明によれば、静電型トランスデューサをサージ電圧から保護することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の実施形態に係る制御システムの構成の一例を示す図である。
【図２】図２は、本発明の実施形態に係る制御システムのドライバの詳細構成の一例を示す図である。
【図３】図３は、本発明の実施形態に係る制御回路の動作を説明するための図である。
【図４】図４は、本発明の実施形態に係る制御回路の処理の流れの一例を示すフローチャートである。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照して、本発明に係る実施形態を詳細に説明する。なお、この実施形態により本発明が限定されるものではなく、また、実施形態が複数ある場合には、各実施形態を組み合わせて構成するものも含む。
【００１６】
（第１実施形態）
図１と、図２とを用いて、本発明の第１実施形態に係る制御システムの構成について説明する。図１は、本発明の第１実施形態の制御システムの構成の一例を示す図である。図２は、本発明の第１実施形態の制御システムのドライバの詳細構成の一例を示す図である。
【００１７】
図１に示すように、制御システム１は、ドライバ（制御装置）２と、マイクロコンピュータ３と、直流電源４と、静電型トランスデューサ５とを含む。
【００１８】
ドライバ２は、マイクロコンピュータ３の出力制御信号出力回路３１からの出力制御信号に従って、静電型トランスデューサ５を駆動する。ドライバ２は、直流電源４から受けた電力を変換して、変換後の電力を静電型トランスデューサ５に印加する。
【００１９】
静電型トランスデューサ５は、特許文献１記載の静電型トランスデューサが例示されるが、本開示はこれに限定されない。静電型トランスデューサ５は、静電型アクチュエータ又は静電型圧力検出素子と称してもよい。静電型トランスデューサ５は、直列接続された抵抗２１及びコンデンサ２２と、コンデンサ２２に並列接続された抵抗２３と、の等価回路で表される。静電型トランスデューサ５は、高電圧（例えば、４１０Ｖ）が印加されると、コンデンサ２２の両電極間の間隔が変化することで、振動、音又は圧力を発生することができる。静電型トランスデューサ５は、振動、音又は圧力が印加されると、コンデンサ２２の両電極間の間隔が変化することで、静電容量が変化し、振動、音又は圧力を検出することができる。
【００２０】
図２を参照して、本発明の第１実施形態に係るドライバ２について説明する。ドライバ２は、電圧出力回路６と、制御回路７とを備える。
【００２１】
電圧出力回路６は、フライバック型のコンバータとするが、本開示はこれに限定されない。電圧出力回路６は、フォワード型のコンバータであってもよいし、インバータであってもよい。
【００２２】
制御回路７は、マイクロコンピュータ３の制御下で、電圧出力回路６を制御する。電圧出力回路６は、制御回路７の制御下で、直流電源４の電力を変換して、変換後の電力を静電型トランスデューサ５に印加する。
【００２３】
直流電源４の電圧は、１２Ｖが例示されるが、本開示はこれに限定されない。電圧出力回路６が静電型トランスデューサ５に印加する電圧は、０Ｖから４１０Ｖの間で正弦波状に変化する電圧とするが、本開示はこれに限定されない。
【００２４】
制御回路７は、静電型トランスデューサ５に振動、音又は圧力を発生させる場合に、電圧出力回路６を動作させる。
【００２５】
制御回路７は、静電型トランスデューサ５に振動、音又は圧力を検出させる場合に、電圧出力回路６を停止させる。
【００２６】
制御回路７は、ドライバＩＣ（Integrated  Circuit：半導体集積回路）とするが、本開示はこれに限定されない。
【００２７】
（電圧出力回路の構成）
電圧出力回路６は、トランス１１と、ダイオード１２及び１４と、Ｎチャネル型のトランジスタ１３及び１５と、抵抗１６及び１７と、分圧回路１８と、を含む。
【００２８】
分圧回路１８は、静電型トランスデューサ５の電圧を分圧した分圧電圧Ｓ４を、制御回路７に出力する。分圧回路１８は、静電型トランスデューサ５の電圧を４１０分の１に分圧することが例示されるが、本開示はこれに限定されない。
【００２９】
第１実施の形態では、電圧出力回路６がフライバック型のコンバータであるので、トランス１１の１次巻線１１ａと、２次巻線１１ｂとは、逆極性に巻かれている。
【００３０】
電圧出力回路６は、回生型であり、１次側回路と２次側回路とが対称になっている。電圧出力回路６は、回生型としたが、本開示はこれに限定されない。
【００３１】
電圧出力回路６は、回生型とすることで、静電型トランスデューサ５側の電力を直流電源４側に回生できるので、電力損失を抑制できる。
【００３２】
トランス１１の１次巻線１１ａの一端は、直流電源４の高電位側の端子に、電気的に接続されている。ダイオード１２のアノードは、直流電源４の低電位側の端子に、電気的に接続されている。直流電源４の低電位側の端子は、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。
【００３３】
ダイオード１２のカソードは、トランス１１の１次巻線１１ａの他端に、電気的に接続されている。トランジスタ１３のドレイン−ソース経路は、ダイオード１２に、電気的に並列接続されている。トランジスタ１３のゲートには、抵抗１６を介して、第１スイッチング信号Ｓ２が制御回路７から入力される。
【００３４】
トランス１１の２次巻線１１ｂの一端は、静電型トランスデューサ５の一端に、電気的に接続されている。ダイオード１４のアノードは、静電型トランスデューサ５の他端に、電気的に接続されている。静電型トランスデューサ５の他端は、基準電位に電気的に接続されている。
【００３５】
ダイオード１４のカソードは、トランス１１の２次巻線１１ｂの他端に、電気的に接続されている。トランジスタ１５のドレイン−ソース経路は、ダイオード１４に、電気的に並列接続されている。トランジスタ１５のゲートには、抵抗１７を介して、第２スイッチング信号Ｓ３が制御回路７から入力される。
【００３６】
制御回路７は、静電型トランスデューサ５の電圧を上昇させる場合（例えば、０Ｖから４１０Ｖへと正弦波状に上昇させる場合）には、ＰＷＭ（Pulse  Width  Modulation）の第１スイッチング信号Ｓ２をトランジスタ１３のゲートに出力し、トランジスタ１３をスイッチング動作させる。
【００３７】
トランジスタ１３がオン状態の期間に、トランス１１の１次巻線１１ａ側にエネルギーが蓄積される。トランジスタ１３がオフ状態の期間に、トランス１１の２次巻線１１ｂから、エネルギーが放出される。２次巻線１１ｂから放出されたエネルギーは、ダイオード１４で整流され、静電型トランスデューサ５に入力される。
【００３８】
制御回路７は、静電型トランスデューサ５の電圧を下降させる場合（例えば、４１０Ｖから０Ｖへと正弦波状に下降させる場合）には、ＰＷＭの第２スイッチング信号Ｓ３をトランジスタ１５のゲートに出力し、トランジスタ１５をスイッチング動作させる。
【００３９】
トランジスタ１５がオン状態の期間に、トランス１１の２次巻線１１ｂ側にエネルギーが蓄積される。トランジスタ１５がオフ状態の期間に、トランス１１の１次巻線１１ａから、エネルギーが放出される。１次巻線１１ａから放出されたエネルギーは、ダイオード１２で整流され、直流電源４に入力される。
【００４０】
コンデンサ１０は、静電型トランスデューサ５に電気的に並列に接続されている。コンデンサ１０は、静電型トランスデューサ５に印加される電圧を平滑化する。
【００４１】
（制御回路の構成）
制御回路７は、電圧制御回路８と、コンパレータ４１と、エラーアンプ４２と、閾値電源４３とを含む。
【００４２】
電圧制御回路８は、フリップフロップ５１と、保護機能部５２と、スイッチング信号出力部５３と、バッファ５４と、バッファ５５とを含む。
【００４３】
コンパレータ４１の反転入力端子には、閾値電源４３が接続されている。コンパレータ４１の反転入力端子には、予め定められた閾値電圧が入力される。
【００４４】
コンパレータ４１の非反転入力端子には、マイクロコンピュータ３の出力制御信号出力回路３１が接続されている。このため、コンパレータ４１の非反転入力端子には、出力制御信号出力回路３１から出力制御信号Ｓ１が入力される。出力制御信号Ｓ１は、例えば０Ｖから１Ｖの間で正弦波状に変化する電圧とするが、本開示はこれに限定されない。
【００４５】
コンパレータ４１は、閾値電圧と、出力制御信号Ｓ１とを比較する。コンパレータ４１は、出力制御信号Ｓ１が閾値電圧を超えている場合には、ハイレベルの出力信号を出力する。コンパレータ４１は、出力制御信号Ｓ１が閾値電圧を下回っている場合に、ローレベルの出力信号を出力する。コンパレータ４１から出力された出力信号は、フリップフロップ５１の第１端子に入力される。第１端子はＳ端子であるものとして説明するが、本発明はこれに限定されない。
【００４６】
エラーアンプ４２の非反転入力端子には、マイクロコンピュータ３の出力制御信号出力回路３１が接続されている。エラーアンプ４２の非反転入力端子には、出力制御信号出力回路３１から出力制御信号Ｓ１が入力される。
【００４７】
エラーアンプ４２の反転入力端子には、分圧回路１８が接続されている。エラーアンプ４２の反転入力端子には、分圧回路１８から分圧電圧Ｓ４が入力される。
【００４８】
エラーアンプ４２は、出力制御信号Ｓ１と分圧電圧Ｓ４との差分に応じた信号を、スイッチング信号出力部５３に出力する。例えば、エラーアンプ４２は、出力制御信号Ｓ１と分圧電圧Ｓ４との差分を増幅して、スイッチング信号出力部５３に出力する。
【００４９】
保護機能部５２は、制御回路の各種保護機能を表している。例えば、ＵＶＬＯ（Under  Voltage  Lock  Out：低電圧誤動作防止機能）、過熱保護、過電圧保護、過負荷保護等である。これらの保護機能が働いた時に保護機能部５２は、静電型トランスデューサ５へ印加する電圧のオンとオフとを切り換える停止信号を出力する。保護機能部５２は、フリップフロップ５１の第２端子およびスイッチング信号出力部５３と接続されている。第２端子はＲ端子であるものとして説明するが、本発明はこれに限定されない。保護機能部５２は、フリップフロップ５１のＲ端子およびスイッチング信号出力部５３に停止信号を出力する。
【００５０】
フリップフロップ５１は、コンパレータ４１からの出力信号と、保護機能部５２からの停止信号とのレベルに応じた検出制御信号をスイッチング信号出力部５３に出力する。
【００５１】
フリップフロップ５１のＳ端子には、コンパレータ４１から出力信号が入力される。フリップフロップ５１は、コンパレータ４１からの出力信号がローレベルの場合にセットされ、ハイレベルの検出制御信号をスイッチング信号出力部５３に出力する。
【００５２】
フリップフロップ５１のＲ端子には、保護機能部５２から停止信号が入力される。フリップフロップ５１は、保護機能部５２からの停止信号がローレベルの場合にリセットされ、ローレベルの検出制御信号をスイッチング信号出力部５３に出力する。
【００５３】
スイッチング信号出力部５３は、ＰＷＭの第１スイッチング信号Ｓ２を、バッファ５４及び抵抗１６を介して、トランジスタ１３のゲートに出力する。スイッチング信号出力部５３は、ＰＷＭの第２スイッチング信号Ｓ５を、バッファ５５及び抵抗１７を介して、トランジスタ１５のゲートに出力する。
【００５４】
スイッチング信号出力部５３は、保護機能部５２からの停止信号又はフリップフロップ５１からの検出信号がローレベルの時は、第１スイッチング信号Ｓ２および第２スイッチング信号Ｓ３を電圧出力回路６に出力しない。これにより、保護機能部５２により保護機能が働き、停止信号を出力した後、停止信号が解除してもフリップフロップ５１からの検出信号がローレベルの間は、電圧出力回路６の停止を維持する。その結果、静電型トランスデューサ５に印加される電圧がオフの状態を維持する。具体的には、保護機能部５２が停止信号を解除しても、スイッチング信号出力部５３には、出力制御信号Ｓ１が閾値電圧を超えていた場合に、ローレベルの検出信号が入力される。すなわち、スイッチング信号出力部５３は、出力制御信号Ｓ１が閾値を超えていた場合に電圧出力回路６の停止を維持する。
【００５５】
スイッチング信号出力部５３は、保護機能部５２が停止信号を解除してから出力制御信号Ｓ１が閾値電圧以下となり停止信号とフリップフロップ５１からの検出制御信号の両方がハイレベルのとなった時にエラーアンプ４２の出力信号に基づき、第１スイッチング信号Ｓ２を電圧出力回路６に出力し、電圧出力回路６を動作させる。例えば、出力制御信号出力回路３１が、出力制御信号Ｓ１として、１２ｍＶ（＝５Ｖ／４１０）のパルス信号をエラーアンプ４２に出力するとする。この場合、電圧出力回路６は、５Ｖのパルス信号を静電型トランスデューサ５に印加できる。これにより、静電型トランスデューサ５に印加される電圧がオンとなる。
【００５６】
（制御回路の動作）
図３を用いて、制御回路７の動作について説明する。図３は、制御回路７の動作を説明するための図である。図３において、「Ｈ」は信号のレベルがハイレベルであることを意味し、「Ｌ」は信号のレベルがローレベルであることを意味している。
【００５７】
図３には、マイクロコンピュータ３の出力制御信号出力回路３１からの出力制御信号の波形と、保護機能部５２からの停止信号の波形と、電圧出力回路６の出力電圧の波形が示されている。
【００５８】
図３に示すように、時点ｔ０から時点ｔ１の間は、停止信号がローレベルである。すなわち、時点ｔ０から時点ｔ１の間は、制御回路７が電圧出力回路６を停止させているので、電圧出力回路６から電圧は出力されていない。
【００５９】
時点ｔ１において、停止信号はハイレベルとなる。図３に示すように、本実施形態では、停止信号がハイレベルであっても、時点ｔ１においては出力制御信号の位相が高い状態であるため電圧出力回路６は停止したままである。これは、時点ｔ１においては、出力制御信号の値が閾値を上回っているため、フリップフロップ５１のＳ端子にはローレベルの出力信号が入力されず、スイッチング信号出力部５３にはローレベルの検出信号が入力されるためである。この場合、スイッチング信号出力部５３は、電圧出力回路６を動作させるための第１スイッチング信号Ｓ２を出力しない。そのため、電圧出力回路６は動作しない。
【００６０】
一方、停止信号が解除された後、出力制御信号がゼロ位相の近傍の時点ｔ２に近づくと、電圧出力回路６は電圧を出力する。これは、時点ｔ２においては、出力制御信号の値が閾値を下回っているため、フリップフロップ５１のＳ端子にはローレベルの出力信号が入力され、スイッチング信号出力部５３にはハイレベルの検出信号が入力されるためである。この場合、スイッチング信号出力部５３は、電圧出力回路６を動作させるための第１スイッチング信号Ｓ２を出力するので、電圧出力回路６が動作する。
【００６１】
出力電圧はサイン波形なので、出力電圧のピーク付近では傾斜が緩くなるためサージ電圧は抑制され、静電型トランスデューサ５に印加されるサージ電圧は比較的小さい。
【００６２】
一方で、電圧出力回路６の起動時や、電圧出力回路６を保護機能により停止した後の復帰時（時点ｔ１）においては、出力電圧は急峻にピーク電圧まで上昇するため出力電流も大きくなる。すなわち、出力電流と、サージ電圧が大きいまま、出力電圧が最大電圧となるので、静電型トランスデューサ５には過大な電圧が印加される。特に、出力制御信号Ｓ１の出力のタイミングと、電圧出力回路６の起動や復帰のタイミングとが同期していない場合に問題となる。
【００６３】
図３に示すように、本実施形態では、時点ｔ１の時点では、保護機能は解除されているが、出力制御信号Ｓ１の位相がハイレベルなので、ゼロ位相（ローレベル）近傍、すなわち出力電圧が低いレベルになるまで、電圧出力回路６を停止させている。これにより、本実施形態は、出力電圧を最大にするタイミングで電圧出力回路６が起動又は復帰した場合であっても、出力制御信号Ｓ１がゼロ位相近傍になるまで電圧出力回路６は停止したままなので、静電型トランスデューサ５に過大な電圧が印加されてしまうことを防止できる。
【００６４】
（制御回路の処理）
図４を用いて、制御回路７の処理の流れについて説明する。図４は、制御回路７の処理の流れの一例を示すフローチャートである。図４は、電圧出力回路６を停止させた後、電圧出力回路６を動作させる際の制御回路７の処理の流れを示している。
【００６５】
まず、制御回路７は、電圧出力回路６を動作させるために、保護機能を解除する（ステップＳ１０１）。具体的には、保護機能部５２が、ハイレベルの停止信号をフリップフロップ５１のＲ端子と、スイッチング信号出力部５３とに出力する。そして、制御回路７は、ステップＳ１０２に進む。
【００６６】
次に、制御回路７は、マイクロコンピュータ３の出力制御信号出力回路３１からの出力制御信号が閾値以下であるか否かを判定する（ステップＳ１０２）。具体的には、制御回路７は、コンパレータ４１によって、出力制御信号が閾値以下であるか否かを判定する。出力制御信号が閾値以下であると判定された場合（ステップＳ１０２のＹｅｓ）、制御回路７は、ステップＳ１０３に進む。出力制御信号が閾値を超えていると判定された場合（ステップＳ１０２のＮｏ）、制御回路７は、ステップＳ１０２の処理を繰り返す。
【００６７】
そして、制御回路７は、電圧出力回路６を動作させる（ステップＳ１０３）。具体的には、制御回路７は、スイッチング信号出力部５３から第１スイッチング信号Ｓ２を出力することで、電圧出力回路６を動作させる。そして、図４の処理は終了する。
【００６８】
上述のとおり、本実施形態は、保護機能部５２が何らかの異常を検出し停止信号を出力し、その後、保護機能を解除する時に電圧出力回路６をすぐには復帰させないで、出力制御信号Ｓ１がゼロ位相付近などの電圧の低いレベルになったときに、電圧出力回路６を復帰させる。その結果、本実施形態は、電圧出力回路６の起動時や、保護停止後の再起動時に、静電型トランスデューサ５に対し、サージ電圧に起因する過電圧が印加されるのを抑制することができる。
【００６９】
以上、本発明の実施形態を説明したが、これら実施形態の内容により実施形態が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。
【符号の説明】
【００７０】
１  制御システム
２  ドライバ
３  マイクロコンピュータ
４  直流電源
５  静電型トランスデューサ
６  電圧出力回路
７  制御回路
８  電圧制御回路
１０  コンデンサ
３１  出力制御信号出力回路
４１  コンパレータ
４２  エラーアンプ
４３  閾値電源
５１  フリップフロップ
５２  保護機能部
５３  スイッチング信号出力部
５４，５５  バッファ
【図１】
2020182039.tif 000003
【図２】
2020182039.tif 000004
【図３】
2020182039.tif 000005
【図４】
2020182039.tif 000006