(57)【要約】【課題】従来よりも高速な通信に対応できるエネルギー制限回路を実現することを目的とする。【解決手段】本発明のエネルギー制限回路は、シリアル信号をパラレル信号に変換するシリアル／パラレル変換回路と、前記パラレル信号をシリアル信号に変換するパラレル／シリアル変換回路と、前記シリアル／パラレル変換回路および前記パラレル／シリアル変換回路の間に接続され、前記パラレル信号に対してエネルギー制限を行う制限回路と、を備えたことを特徴とする。【選択図】図２
2020182042.tif 000002
【特許請求の範囲】
【請求項１】
シリアル信号をパラレル信号に変換するシリアル／パラレル変換回路と、
前記パラレル信号をシリアル信号に変換するパラレル／シリアル変換回路と、
前記シリアル／パラレル変換回路および前記パラレル／シリアル変換回路の間に接続され、前記パラレル信号に対してエネルギー制限を行う制限回路と、
を備えたエネルギー制限回路。
【請求項２】
前記シリアル／パラレル変換回路および前記パラレル／シリアル変換回路の間に、前記シリアル信号の通信速度に対応する３以上の複数の信号線を有し、
前記制限回路は、前記複数の信号線のそれぞれのパラレル信号に対してエネルギー制限を行なう、
請求項１に記載のエネルギー制限回路。
【請求項３】
前記シリアル／パラレル変換回路および前記パラレル／シリアル変換回路に対し、それぞれ第１クロック信号および第２クロック信号を入力する発振器を備え、
前記制限回路は、前記第１クロック信号または前記第２クロック信号のいずれか一方に対してエネルギー制限を行ない、
前記第１クロック信号または前記第２クロック信号の他方に対して前記制限回路の遅延特性に対応した遅延回路を備えた、
請求項１または請求項２に記載のエネルギー制限回路。
【請求項４】
前記制限回路は、
抵抗と、
オペアンプにより前記抵抗に流れる電流を検出して、前記抵抗に流れる電流を所定値以下に制限する電流制限回路と、
を備えた、
請求項１乃至請求項３のいずれか１項に記載のエネルギー制限回路。
【請求項５】
前記制限回路は、遅延特性を構成するキャパシタンス成分および抵抗成分を備え、
さらに、前記キャパシタンス成分および前記抵抗成分を分離する分離回路を備える、
請求項１乃至請求項４のいずれか１項に記載のエネルギー制限回路。
【請求項６】
請求項１乃至請求項５のいずれか１項に記載のエネルギー制限回路を備えた、
安全保持器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過度な電流および電圧を制限するエネルギー制限回路および該エネルギー制限を備えた安全保持器に関する。
【背景技術】
【０００２】
例えば、特許文献１には、本質安全防爆用バリアとして、ツェナーダイオードにより電圧を制限し、抵抗により電流を低減するバリア回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭５５−０３３２９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ツェナーダイオードおよび抵抗を用いたバリア回路は、単純で省スペースであり、安価な構成を実現することができる。しかし、この様なバリア回路は、ツェナーダイオードおよび抵抗による遅延特性を有する。したがって、高速な通信に対応することが困難である。
【０００５】
そこで、この発明は、従来よりも高速な通信に対応できるエネルギー制限回路を実現することを目的とする。
【課題を解決するための手段】
【０００６】
本発明のエネルギー制限回路は、シリアル信号をパラレル信号に変換するシリアル／パラレル変換回路と、前記パラレル信号をシリアル信号に変換するパラレル／シリアル変換回路と、前記シリアル／パラレル変換回路および前記パラレル／シリアル変換回路の間に接続され、前記パラレル信号に対してエネルギー制限を行う制限回路と、を備えたことを特徴とする。
【０００７】
この様に、本発明のエネルギー制限回路は、シリアル信号を複数のパラレル信号に変換し、個々のパラレル信号に対してエネルギー制限を行なう。これにより、個々のパラレル信号は、元のシリアル信号よりも通信速度が抑えられているため、エネルギー制限回路の遅延特性の影響を低減することができる。したがって、エネルギー制限回路は、より高速な通信に対応することができる。
【０００８】
なお、前記シリアル／パラレル変換回路および前記パラレル／シリアル変換回路の間に、前記シリアル信号の通信速度に対応する３以上の複数の信号線を有し、前記制限回路は、前記複数の信号線のそれぞれのパラレル信号に対してエネルギー制限を行なうことが好ましい。
【０００９】
パラレル信号の数が増えれば増えるほど、個々のパラレル信号の通信速度をより抑えることができる。したがって、エネルギー制限回路は、より高速な通信に対応することができる。
【００１０】
なお、シリアル／パラレル変換回路およびパラレル／シリアル変換回路に対し、それぞれ第１クロック信号および第２クロック信号を入力する発振器を備える場合、制限回路は、前記第１クロック信号または前記第２クロック信号のいずれか一方に対してエネルギー制限を行ない、前記第１クロック信号または前記第２クロック信号の他方に対して前記制限回路の遅延特性に対応した遅延回路を備えることが好ましい。
【００１１】
この様に、クロック信号に対してエネルギー制限を行なう場合、制限回路の遅延特性によりクロック信号も遅延するが、他方のクロック信号に遅延回路を備えることで、シリアル／パラレル変換回路およびパラレル／シリアル変換回路に対するクロック信号のずれを抑えることができる。
【００１２】
なお、前記制限回路は、抵抗と、オペアンプにより前記抵抗に流れる電流を検出して、前記抵抗に流れる電流を所定値以下に制限する電流制限回路と、を備えていてもよい。
【００１３】
電流制限回路は、過電流が流れようとする場合に、例えば、グランドに接続されたサイリスタをオペアンプにより作動させ、抵抗に流れる電流を所定値以下に制限する。これにより、制限回路は、抵抗値の小さい抵抗を用いた場合でも電流を制限することができ、かつ抵抗値を小さくすることで遅延特性を軽減することができるため、高速の通信にも対応することができる。
【００１４】
また、制限回路は、遅延特性を構成するキャパシタンス成分および抵抗成分を備え、さらに、前記キャパシタンス成分および前記抵抗成分を分離する分離回路を備えることにより、遅延特性を低減し、高速の通信に対応してもよい。
【００１５】
なお、エネルギー制限回路は、安全保持器（本安関連機器）を構成してもよい。
【発明の効果】
【００１６】
この発明によれば、従来よりも高速な通信に対応できるエネルギー制限回路を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】本質安全防爆システムの構成を示すブロック図である。
【図２】バリア１の主要構成を示すブロック図である。
【図３】制限回路１３の構成を示す回路図である。
【図４】変形例に係る第２制限回路１３０Ｂの構成を示す回路図である。
【発明を実施するための形態】
【００１８】
図１は、本質安全防爆システムの構成を示すブロック図である。本質安全防爆システムは、バリア１、通信機器２、および通信機器３を備えている。バリア１は、安全保持器の一例である。バリア１および通信機器２は、非危険場所に設置され、通信機器３は、可燃性ガス等の雰囲気下である危険場所に設置される。本実施形態では、一例として、通信機器３は、本質安全防爆構造に対応した本安機器である。バリア１は、危険場所側に対する電流および電圧等の電気的エネルギーを制限することで、危険場所において可燃性ガスに対する点火を防止するための本安関連機器（安全保持器）である。ただし、本発明のエネルギー制限回路および安全保持器は、本質安全防爆構造の通信機器に限らず、他の機器にも適用することができる。
【００１９】
図２は、バリア１の主要構成を示すブロック図である。バリア１は、コネクタ１１、変換回路１２、制限回路１３、変換回路１４、コネクタ１５、ＣＲローパスフィルタ５０、および発振器９０を備えている。
【００２０】
コネクタ１１およびコネクタ１５は、例えばイーサネット（登録商標）規格の通信用インタフェースである。本実施形態のコネクタ１１およびコネクタ１５は、１００ＢＡＳＥ−ＴＸ（１００Ｍｂｐｓ）の通信規格に対応する。変換回路１２および変換回路１４は、本発明のシリアル／パラレル変換回路またはパラレル／シリアル変換回路の一例である。
【００２１】
変換回路１２は、コネクタ１１から受信したシリアル信号をパラレル信号に変換し、制限回路１３に出力する。これにより、変換回路１２は、本発明のシリアル／パラレル変換回路として機能する。また、変換回路１２は、制限回路１３から受信したパラレル信号をシリアル信号に変換し、コネクタ１１に出力する。これにより、変換回路１２は、本発明のパラレル／シリアル変換回路としても機能する。
【００２２】
変換回路１４は、コネクタ１５から受信したシリアル信号をパラレル信号に変換し、制限回路１３に出力する。これにより、変換回路１４も、本発明のシリアル／パラレル変換回路として機能する。また、変換回路１４は、制限回路１３から受信したパラレル信号をシリアル信号に変換し、コネクタ１５に出力する。これにより、変換回路１４も、本発明のパラレル／シリアル変換回路として機能する。
【００２３】
発振器９０は、変換回路１２および変換回路１４にクロック信号を出力する。この例では、発振器９０は、変換回路１２に第１クロック信号を出力し、変換回路１４に第２クロック信号を出力する。第１クロック信号は、ＣＲローパスフィルタ５０を介して変換回路１２に出力される。第２クロック信号は、制限回路１３を介して変換回路１４に出力される。
【００２４】
図３は、制限回路１３の構成を示す回路図（一部はブロック図）である。図３に示す変換回路１２、制限回路１３、および変換回路１４により本発明のエネルギー制限回路が構成される。制限回路１３は、第１制限回路１３０Ａ、第２制限回路１３０Ｂ、および第３制限回路１３０Ｃを備えている。
【００２５】
第１制限回路１３０Ａは、変換回路１２から変換回路１４に送信されるパラレル信号の各信号線に挿入される。第２制限回路１３０Ｂは、変換回路１４から変換回路１２に送信されるパラレル信号の各信号線に挿入される。第３制限回路１３０Ｃは、発振器９０から変換回路１４に送信される第２クロック信号の信号線に挿入される。
【００２６】
第１制限回路１３０Ａおよび第２制限回路１３０Ｂは、変換回路１２および変換回路１４の間を送受信するパラレル信号の信号線のそれぞれに接続され、エネルギー制限を行なう。変換回路１４はコネクタ１５を経由して、危険場所に設置される通信機器３に接続される。したがって、制限回路１３は、通信機器３に接続される通信用の信号線およびクロック用の信号線の全てに対してエネルギー制限を行なう。
【００２７】
第１制限回路１３０Ａは、ヒューズ１３１、定電圧回路１３２、および抵抗１３３を備えている。また、第３制限回路１３０Ｃも、ヒューズ１３１、定電圧回路１３２、および抵抗１３３を備えている。第２制限回路１３０Ｂは、ヒューズ１３１、定電圧回路１３２、および抵抗１３５に加えて、電流制限回路１３４を備えている。
【００２８】
ヒューズ１３１は、過電流が流れようとしたときに切断し、定電圧回路１３２を保護する。定電圧回路１３２は、複数のツェナーダイオードにより構成される。定電圧回路１３２は、過電圧が生じた場合に、この過電圧をグランドに放電することで、通信機器３側に印加される電圧を本質安全防爆構造における基準値以下に制限する。本実施形態では、定電圧回路１３２におけるツェナーダイオードの並列数は２つであり、本質安全防爆構造におけるカテゴリーｉｂに対応する。ツェナーダイオードの並列数は３以上であってもよい。並列数が３であれば、カテゴリーｉａに対応する。また、定電圧回路１３２におけるツェナーダイオードの直列数は、本実施形態では、３つであり、定電圧回路１３２は、合計で６つのツェナーダイオードを含む。ただし、ツェナーダイオードの数は、この例に限らない。ツェナーダイオードの数は、目的とする電圧制限の値と遅延特性とに応じて適宜調整される。
【００２９】
抵抗１３３は、電流を制限する回路の一例である。制限回路１３は、抵抗１３３により本質安全防爆構造における基準値以下に電流を制限する。
【００３０】
ヒューズ１３１は、所定の抵抗成分を有する。定電圧回路１３２は、所定のキャパシタンス成分を有する。したがって、第１制限回路１３０Ａおよび第３制限回路１３０Ｃは、変換回路１４に送信する信号に対して、それぞれヒューズ１３１および定電圧回路１３２によるローパスフィルタ特性を有する。また、第２制限回路１３０Ｂは、変換回路１２に送信する信号に対して、抵抗１３５および定電圧回路１３２によるローパスフィルタ特性を有する。
【００３１】
通信機器２および通信機器３は、例えば、イーサネット（登録商標）規格の１００ＢＡＳＥ−ＴＸ（１００Ｍｂｐｓ）の通信規格に対応する。したがって、通信機器２および通信機器３で送受信されるシリアル信号は、１００Ｍｂｐｓの通信速度を有する。通信速度が速くなり、周波数が高くなるほど上記ローパスフィルタ特性による遅延の影響が大きくなる。本実施形態のバリア１は、変換回路１２および変換回路１４により、シリアル信号を複数のパラレル信号に変換して、複数のパラレル信号のそれぞれに対してエネルギー制限を行なうことで、高速の通信速度に対応する。
【００３２】
一例として、変換回路１２および変換回路１４は、１００Ｍｂｐｓのシリアル信号を、送受信各４本ずつの２５ＭＨｚのクロックで駆動されるパラレル信号に変換する。この様に、変換回路１２および変換回路１４が１００Ｍｂｐｓのシリアル信号を２５ＭＨｚのクロックで駆動されるパラレル信号に低速化することで、制限回路１３のローパスフィルタ特性による遅延の影響は小さくなる。よって、バリア１は、通信機器２および通信機器３の間の通信速度を下げずにエネルギー制限を行なうことができる。
【００３３】
また、定電圧回路１３２のキャパシタンス成分を小さくすれば、遅延特性は低減される。したがって、バリア１は、定電圧回路１３２を構成する個々のツェナーダイオードにキャパシタンス成分の比較的小さいものを適用することで遅延特性を低減する。また、ツェナーダイオードの直列数を増やすことでも、定電圧回路１３２としてのキャパシタンス成分が小さくなり、遅延特性は低減される。そこで、本実施形態では、ツェナーダイオードの直列数を複数（この例では３つ）として遅延特性を低減している。一方で、定電圧回路１３２としてのキャパシタンス成分を小さくすると、定電圧回路１３２としての制限電圧値が高くなる。制限電圧値が高くなることにより、制限回路１３は、本質安全防爆構造の規格を満たすために、抵抗１３３の抵抗値を大きくして電流値を制限する必要がある。したがって、抵抗１３３の抵抗値は、比較的大きいものとなる。
【００３４】
一例として、本実施形態の第１制限回路１３０Ａでは、ヒューズ１３１の抵抗値は約１０Ωであり、抵抗１３３の抵抗値は約１５０Ωである。これにより、制限回路１３は、高速の通信に対応しながらも、本質安全防爆構造における基準値以下にエネルギー制限を行なう。
【００３５】
一方、第２制限回路１３０Ｂは、変換回路１４から変換回路１２に送信されるパラレル信号の信号線に挿入されている。したがって、第２制限回路１３０Ｂは、抵抗１３５および定電圧回路１３２によるローパスフィルタ特性を有する。仮に、抵抗１３５の抵抗値を抵抗１３３と同じ約１５０Ω程度に大きくした場合、ヒューズ１３１の抵抗値約１０Ωよりも非常に大きな抵抗値を持つため、２５ＭＨｚのクロックで駆動される低速化されたパラレル信号であっても遅延特性の影響が大きくなる。
【００３６】
そこで、第２制限回路１３０Ｂは、電流制限回路１３４により、抵抗１３５に流れる電流を所定値以下に制限する。電流制限回路１３４は、例えば不図示のオペアンプにより抵抗１３５に流れる電流を検出する。オペアンプは、抵抗１３５に流れる電流が一定値に達した場合に作動し、抵抗１３５の後段（変換回路１４側）に接続された不図示のサイリスタを作動させる。サイリスタは、グランドに接続されている。したがって、サイリスタが作動すると、電流は、グランドに流れる。この様にして、電流制限回路１３４は、抵抗１３５に流れる電流を所定値以下に制限する。これにより、第２制限回路１３０Ｂは、抵抗１３５の抵抗値をヒューズ１３１と同程度の抵抗値である１０Ω程度とすることができる。したがって、制限回路１３は、変換回路１４から変換回路１２に送信される信号についても、高速の通信に対応しながらも、本質安全防爆構造における基準値以下にエネルギー制限を行なう。なお、図示はしていないが、電流制限回路１３４は、本質安全防爆構造におけるカテゴリーｉａに対応する場合、３つ設けられている。電流制限回路１３４は、カテゴリーｉｂに対応する場合、２つ設けられている。
【００３７】
第３制限回路１３０Ｃは、第１制限回路１３０Ａと同じ構成を有する。発振器９０は、２５ＭＨｚの第１クロック信号および第２クロック信号を出力する。変換回路１２および変換回路１４は、それぞれ２５ＭＨｚの第１クロック信号および第２クロック信号に基づいて、ビットデータを処理する。上述の様に、第３制限回路１３０Ｃは、ヒューズ１３１の抵抗成分と定電圧回路１３２のキャパシタンス成分により、ローパスフィルタ特性を有する。第２クロック信号は、当該ローパスフィルタ特性により遅延される。このままの状態では、第１クロック信号および第２クロック信号は、当該ローパスフィルタ特性により位相がずれることになる。
【００３８】
そこで、ＣＲローパスフィルタ５０は、上記ローパスフィルタ特性に対応する遅延特性で第１クロック信号を遅延させる。これにより、バリア１は、第１クロック信号および第２クロック信号の位相のずれを無くし、変換回路１２および変換回路１４の動作を同期させる。なお、第１クロック信号を遅延させる構成は、信号を遅延させるものであれば、バッファ等、どの様な構成であってもよい。
【００３９】
なお、本実施形態の説明は、すべての点で例示であって、本発明の技術的範囲を制限するものではない。本発明の技術的範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の技術的範囲には、特許請求の範囲と均等の意味及び技術的範囲内でのすべての変更が含まれることが意図される。
【００４０】
例えば、図４は、変形例に係る第２制限回路１３０Ｂの構成を示す回路図である。図４の第２制限回路１３０Ｂは、抵抗値の低い抵抗１３５に代えて、比較的抵抗値の高い抵抗１３３を備える。また、第２制限回路１３０Ｂは、定電圧回路１３２および抵抗１３３の間に、バッファ７０を備える。バッファ７０は、分離回路の一例である。
【００４１】
図３の例では、電流制限回路１３４により、抵抗１３５に流れる電流を所定値以下に制限することで、抵抗１３５の抵抗値を下げ、遅延特性を低減することができた。
【００４２】
一方で、変形例に係る第２制限回路１３０Ｂは、抵抗値の高い抵抗１３３により、電流を制限する。バッファ７０は、抵抗１３３側から入力された信号をそのままの形で出力する。定電圧回路１３２および抵抗１３３の間にバッファ７０を挿入することにより、定電圧回路１３２のキャパシタンス成分および抵抗１３３の抵抗成分が分離される。したがって、変形例に係る第２制限回路１３０Ｂは、比較的抵抗値の高い抵抗１３３を用いた場合でも、２５ＭＨｚのクロックにより駆動される高周波数の信号に対応することができる。なお、分離回路は、バッファに限らず、例えばインバータ、複数の論理回路を組み合わせた回路（例えばインバータ２個を直列に接続した回路）、オペアンプやコンパレータを用いたドライブ回路、またはトランジスタやＦＥＴを用いたドライブ回路等であってもよい。
【００４３】
また、本実施形態では、送受信各４本ずつの信号線を用いて、１００Ｍｂｐｓのシリアル信号を２５ＭＨｚのクロックで駆動されるパラレル信号に変換することで通信速度を維持する例を示したが、信号線の数はこの例に限らない。例えば、信号線が送信のみ、または受信のみである場合、信号線が１０本であれば、通信速度を１／１０に低減することができる。信号線の数は、目的とする通信速度と、制限回路の遅延特性とに応じて適宜設定する。
【００４４】
また、本発明のエネルギー制限回路および安全保持器は、イーサネット（登録商標）規格に対応する通信機器に適用する例に限らない。本発明のエネルギー制限回路および安全保持器は、その他のどの様な通信規格に適用することもできる。また、本発明のエネルギー制限回路および安全保持器は、通信機器に接続される例に限らず、他の汎用機器に接続されてもよい。
【符号の説明】
【００４５】
１…バリア（安全保持器）
２…通信機器
３…通信機器
１１…コネクタ
１２…変換回路
１３…制限回路
１４…変換回路
１５…コネクタ
５０…ＣＲローパスフィルタ（遅延回路）
７０…バッファ（分離回路）
９０…発振器
１３０Ａ…第１制限回路
１３０Ｂ…第２制限回路
１３０Ｃ…第３制限回路
１３１…ヒューズ
１３２…定電圧回路
１３３…抵抗
１３４…電流制限回路
１３５…抵抗
【図１】
2020182042.tif 000003
【図２】
2020182042.tif 000004
【図３】
2020182042.tif 000005
【図４】
2020182042.tif 000006