(57)【要約】【課題】ブラシレスモータの停止音を抑制する。【解決手段】ブラシレスモータの制御装置１０は、複数のスイッチング素子２０をオンオフして相補通電方式で複数相のステータコイル７に通電する。制御回路１２は、停止指令を受けた場合に、ロータ３の回転数が規定回転数未満又はデューティ比が規定デューティ比未満であるか否かを判定する判定部４０と、ロータ３の回転数が規定回転数以上又はデューティ比が規定デューティ比以上であると判定部４０で判定された場合に、デューティ比を減少させる減速制御部４２と、ロータ３の回転数が規定回転数未満又はデューティ比が規定デューティ比未満であると判定部４０で判定された場合に、通電回路１４の複数のスイッチング素子２０をオフにさせる通電停止制御部４４とを有する。【選択図】図１
2020182291.tif 000002
【特許請求の範囲】
【請求項１】
速度指令に応じたデューティ比を有するデューティ信号を出力する制御回路と、
複数相のステータコイルに接続された複数のスイッチング素子を有し、前記デューティ信号に基づいて前記複数のスイッチング素子をオンオフして相補通電方式で前記複数相のステータコイルに通電する通電回路と、
を備え、
前記制御回路は、
停止指令を受けた場合に、ロータの回転数が規定回転数未満又は前記デューティ比が規定デューティ比未満であるか否かを判定する判定部と、
前記ロータの回転数が前記規定回転数以上又は前記デューティ比が前記規定デューティ比以上であると前記判定部で判定された場合に、前記デューティ比を減少させる減速制御部と、
前記ロータの回転数が規定回転数未満又は前記デューティ比が規定デューティ比未満であると前記判定部で判定された場合に、前記複数のスイッチング素子をオフにさせる通電停止制御部と、
を有する、
ブラシレスモータの制御装置。
【請求項２】
速度指令に応じたデューティ比を有するデューティ信号を出力するコンピュータを有する制御回路と、
複数相のステータコイルに接続された複数のスイッチング素子を有し、前記デューティ信号に基づいて前記複数のスイッチング素子をオンオフして相補通電方式で前記複数相のステータコイルに通電する通電回路と、
を備えるブラシレスモータの制御装置に適用されるプログラムであって、
停止指令を受けた場合に、ロータの回転数が規定回転数未満又は前記デューティ比が規定デューティ比未満であるか否かを判定する判定ステップと、
前記ロータの回転数が前記規定回転数以上又は前記デューティ比が前記規定デューティ比以上であると前記判定ステップで判定された場合に、前記デューティ比を減少させる減速制御ステップと、
前記ロータの回転数が規定回転数未満又は前記デューティ比が規定デューティ比未満であると前記判定ステップで判定された場合に、前記複数のスイッチング素子をオフにさせる通電停止制御ステップと、
を前記コンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブラシレスモータの制御装置及びプログラムに関する。
【背景技術】
【０００２】
ブラシレスモータの制御装置としては、次のものが公知である（例えば、特許文献１、２参照）。すなわち、公知のブラシレスモータの制御装置は、速度指令に応じたデューティ比を有するデューティ信号を出力する制御回路と、複数相のステータコイルに接続された複数のスイッチング素子を有し、デューティ信号に基づいて複数のスイッチング素子をオンオフして相補通電方式で複数相のステータコイルに通電する通電回路とを備える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−３０３８５号公報
【特許文献２】特開平７−３０７４３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記ブラシレスモータの制御装置では、停止指令を受けた場合、ロータの回転数をＲＡＭＰ制御するために、デューティ信号のデューティ比を徐々に下げてロータを減速させる。しかしながら、相補通電方式では、デューティ信号のデューティ比が０％になると、全相のステータコイルがデューティ比５０％で通電された状態になり、所謂ショートブレーキが発生して停止に伴う停止音（ブレーキングノイズ）が生じるという問題がある。
【０００５】
本発明は、上記課題に鑑みてなされたものであって、ブラシレスモータの停止音を抑制できるブラシレスモータの制御装置及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載のブラシレスモータの制御装置は、速度指令に応じたデューティ比を有するデューティ信号を出力する制御回路と、複数相のステータコイルに接続された複数のスイッチング素子を有し、前記デューティ信号に基づいて前記複数のスイッチング素子をオンオフして相補通電方式で前記複数相のステータコイルに通電する通電回路と、を備え、前記制御回路は、停止指令を受けた場合に、ロータの回転数が規定回転数未満又は前記デューティ比が規定デューティ比未満であるか否かを判定する判定部と、前記ロータの回転数が前記規定回転数以上又は前記デューティ比が前記規定デューティ比以上であると前記判定部で判定された場合に、前記デューティ比を減少させる減速制御部と、前記ロータの回転数が規定回転数未満又は前記デューティ比が規定デューティ比未満であると前記判定部で判定された場合に、前記複数のスイッチング素子をオフにさせる通電停止制御部と、を有する。
【０００７】
このブラシレスモータ制御装置によれば、停止指令を受けた場合には、ロータの回転数が規定回転数未満又はデューティ比が規定デューティ比未満であるか否かが判定部で判定される。ここで、ロータの回転数が規定回転数以上又はデューティ比が規定デューティ比以上であると判定部で判定された場合には、減速制御部によってデューティ比が減少される。以上の動作が繰り返されると、ロータの回転数が徐々に減少する。
【０００８】
そして、ロータの回転数が規定回転数未満又はデューティ比が規定デューティ比未満であると判定部で判定された場合には、通電停止制御部によって複数のスイッチング素子がオフにされる。したがって、ショートブレーキが発生する前に全相のステータコイルへの通電が停止される。これにより、ロータが惰性で回転し徐々に減速してから停止するので、停止音が発生することを抑制できる。
【０００９】
請求項２に記載のプログラムは、速度指令に応じたデューティ比を有するデューティ信号を出力する制御回路と、複数相のステータコイルに接続された複数のスイッチング素子を有し、前記デューティ信号に基づいて前記複数のスイッチング素子をオンオフして相補通電方式で前記複数相のステータコイルに通電する通電回路と、を備えるブラシレスモータの制御装置に適用されるプログラムであって、停止指令を受けた場合に、ロータの回転数が規定回転数未満又は前記デューティ比が規定デューティ比未満であるか否かを判定する判定ステップと、前記ロータの回転数が前記規定回転数以上又は前記デューティ比が前記規定デューティ比以上であると前記判定ステップで判定された場合に、前記デューティ比を減少させる減速制御ステップと、前記ロータの回転数が規定回転数未満又は前記デューティ比が規定デューティ比未満であると前記判定ステップで判定された場合に、前記複数のスイッチング素子をオフにさせる通電停止制御ステップと、をコンピュータに実行させるためのプログラムである。
【００１０】
このプログラムによれば、停止指令を受けた場合には、ロータの回転数が規定回転数未満又はデューティ比が規定デューティ比未満であるか否かが判定ステップで判定される。ここで、ロータの回転数が規定回転数以上又はデューティ比が規定デューティ比以上であると判定ステップで判定された場合には、減速制御ステップによってデューティ比が減少される。以上の動作が繰り返されると、ロータの回転数が徐々に減少する。
【００１１】
そして、ロータの回転数が規定回転数未満又はデューティ比が規定デューティ比未満であると判定ステップで判定された場合には、通電停止制御ステップによって複数のスイッチング素子がオフにされる。したがって、ショートブレーキが発生する前に全相のステータコイルへの通電が停止される。これにより、ロータが惰性で回転し徐々に減速してから停止するので、停止音が発生することを抑制できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係るブラシレスモータの制御装置を用いたブラシレスモータ装置の構成を概略的に示す図である。
【図２】図１のＣＰＵの第一動作例を示すフローチャートである。
【図３】図１のＣＰＵの第二動作例を示すフローチャートである。
【図４】実機にてデューティ比を０％にしてショートブレーキを発生させた場合の測定結果の一例（比較例）を示す図である。
【図５】実機にて条件を変えてショートブレーキが発生し始める回転数を測定した結果の一例（比較例）を示す図である。
【図６】ＲＡＭＰ制御を行ってショートブレーキを発生させた場合の各波形の測定結果の一例（比較例）を示す図である。
【図７】ＲＡＭＰ制御を行ってショートブレーキを発生させた場合の各波形と音圧の測定結果の一例（比較例）を示す図である。
【図８】ＲＡＭＰ制御を行ってデューティ比が０％になる直前で全相のステータコイルへの通電を停止させた場合の各波形と音圧の測定結果の一例（本実施例）を示す図である。
【発明を実施するための形態】
【００１３】
はじめに、本発明の一実施形態に係るブラシレスモータの制御装置が用いられたブラシレスモータ装置の構成について説明する。
【００１４】
図１には、本実施形態に係るブラシレスモータの制御装置１０を用いたブラシレスモータ装置１の構成が概略的に示されている。ブラシレスモータ装置１は、例えば、車載用のブロワモータとして使用される。このブラシレスモータ装置１は、ブラシレスモータ２と、ブラシレスモータの制御装置１０（以降、制御装置１０と略称する）とを備える。
【００１５】
ブラシレスモータ２は、ロータ３と、ステータ４と、ホール素子５とを備える。ロータ３は、複数（一例として、六個）の磁極を有するロータマグネット６を備えており、ステータ４は、Ｕ相、Ｖ相、Ｗ相からなる複数相のステータコイル７を備える。複数相のステータコイル７が通電されると、ステータ４に回転磁界が形成され、この回転磁界によりロータマグネット６に吸引及び反発力が作用することでロータ３が回転する。
【００１６】
ホール素子５は、ロータ３の回転数を検出するものであり、ロータマグネット６と対向して配置されている。このホール素子５は、ロータマグネット６のＮ極と対向すると、Ｈレベルの検出信号を出力し、ロータマグネット６のＳ極と対向すると、Ｌレベルの検出信号を出力する。
【００１７】
制御装置１０は、例えば、モータ制御用のＥＣＵ（Electrical Control Unit）であり、制御回路１２と、通電回路１４とを備える。通電回路１４は、プリドライバ１６と、三相インバータ１８とを有する。制御回路１２は、外部ＥＣＵ８及びホール素子５と接続されており、プリドライバ１６は、制御回路１２及び三相インバータ１８と接続されている。
【００１８】
制御回路１２は、外部ＥＣＵ８から速度指令を受けた場合に、外部ＥＣＵ８からの速度指令及びホール素子５からの検出信号に応じたデューティ比を算出し、このデューティ比を有するＰＷＭ（Pulse Width Modulation）信号であるデューティ信号をプリドライバ１６に出力する機能を有する。
【００１９】
プリドライバ１６は、制御回路１２から出力されたデューティ信号に基づいてＰＷＭ信号である駆動信号を生成し、この駆動信号を三相インバータ１８に出力する機能を有する。
【００２０】
三相インバータ１８は、複数相のステータコイル７に接続された複数のスイッチング素子２０を有する。この複数のスイッチング素子２０は、ブリッジ回路を形成している。つまり、Ｕ相、Ｖ相、Ｗ相の上アームとして配置されたスイッチング素子２０は、電源９のプラス極に接続され、Ｕ相、Ｖ相、Ｗ相の下アームとして配置されたスイッチング素子２０は、電源９のマイナス極に接続されている。Ｕ相のスイッチング素子２０間、Ｖ相のスイッチング素子２０間、Ｗ相のスイッチング素子２０間は、各相のステータコイル７と接続されている。
【００２１】
そして、プリドライバ１６から駆動信号が出力されると、複数のスイッチング素子２０がオンオフされ、電源９から複数相のステータコイル７に電力が供給され、複数相のステータコイル７が通電される。本実施形態において、複数相のステータコイル７は、相補通電方式で通電される。
【００２２】
制御回路１２は、例えば、マイクロコンピュータである。この制御回路１２は、具体的には、ＣＰＵ３０（Central Processing Unit）、ＲＯＭ３２（Read Only Memory）、及びＲＡＭ３４（Random Access Memory）を有する。ＲＯＭ３２には、プログラム３６が記憶されている。ＣＰＵ３０は、中央演算処理ユニット（コンピュータ）であり、ＲＯＭ３２に記憶されているプログラム３６を読み出し、このプログラム３６をＲＡＭ３４に展開して実行する。
【００２３】
この制御回路１２は、外部ＥＣＵ８から停止指令を受けた場合に機能する構成として、判定部４０と、減速制御部４２と、通電停止制御部４４とを有する。この判定部４０、減速制御部４２、及び通電停止制御部４４は、ＣＰＵ３０がプログラム３６を実行することにより実現される。
【００２４】
すなわち、判定部４０は、ＣＰＵ３０がプログラム３６（後述するステップＳ１又はステップＳ１１）を実行することにより実現される。この判定部４０は、外部ＥＣＵ８から停止指令を受けた場合に、ロータ３の回転数が規定回転数未満又はデューティ比が規定デューティ比未満であるか否かを判定する機能を有する。判定部４０によって実行されるステップＳ１又はステップＳ１１は、判定ステップに相当する。
【００２５】
減速制御部４２は、ＣＰＵ３０がプログラム３６（後述するステップＳ２又はステップＳ１２）を実行することにより実現される。この減速制御部４２は、ロータ３の回転数が規定回転数以上又はデューティ比が規定デューティ比以上であると判定部４０で判定された場合に、デューティ比を減少させる機能を有する。減速制御部４２によって実行されるステップＳ２又はステップＳ１２は、減速制御ステップに相当する。
【００２６】
通電停止制御部４４は、ＣＰＵ３０がプログラム３６（後述するステップＳ３又はステップＳ１３）を実行することにより実現される。この通電停止制御部４４は、ロータ３の回転数が規定回転数未満又はデューティ比が規定デューティ比未満であると判定部４０で判定された場合に、複数のスイッチング素子２０をオフにさせる機能を有する。通電停止制御部４４によって実行されるステップＳ３又はステップＳ１３は、通電停止制御ステップに相当する。
【００２７】
次に、ＣＰＵ３０の動作について説明する。
【００２８】
ＣＰＵ３０は、以下の第一動作例又は第二動作例のように動作する。図２には、ＣＰＵ３０の第一動作例における処理の流れが示されており、図３には、ＣＰＵ３０の第二動作例における処理の流れが示されている。ＣＰＵ３０は、外部ＥＣＵ８からの停止指令を受けると、図２に示される処理又は図３に示される処理を開始する。以下、第一動作例及び第二動作例を順に説明する。
【００２９】
（第一動作例：図２参照）
ステップＳ１では、ＣＰＵ３０（判定部４０）が、ホール素子５から出力された検出信号に基づいて、ロータ３の回転数が規定回転数未満であるか否かを判定する。ＣＰＵ３０は、ロータ３の回転数が規定回転数未満ではないと判定した場合には、ステップＳ２に移行する。
【００３０】
ステップＳ２では、ＣＰＵ３０（減速制御部４２）が、デューティ信号のデューティ比を減少させる。デューティ信号のデューティ比が減少すると、これに伴い、ロータ３の回転数が減少する。ＣＰＵ３０は、ロータ３の回転数が規定回転数未満であると判定するまで、以上の動作を繰り返す。これにより、デューティ比が徐々に減少すると共にロータ３の回転数が徐々に減少する。つまり、停止指令を受けた場合には、ロータ３の回転数をＲＡＭＰ制御するために、デューティ信号のデューティ比を徐々に下げてロータ３を減速させる。
【００３１】
ここで、相補通電方式では、デューティ信号のデューティ比が０％になると、全相のステータコイル７がデューティ比５０％で通電された状態になり、所謂ショートブレーキが発生して停止音が生じるという問題がある。
【００３２】
そこで、上述の規定回転数は、ショートブレーキが発生するタイミングよりも前の回転数に設定される。ショートブレーキが発生するタイミングは、実機で確認することができる。上述の規定回転数は、例えば、ショートブレーキが発生し始める回転数＋１００ｒｐｍに設定される。そして、ＣＰＵ３０は、ロータ３の回転数が規定回転数未満であると判定した場合には、ステップＳ３に移行する。
【００３３】
ステップＳ３では、ＣＰＵ３０（通電停止制御部４４）が、プリドライバ１６に通電停止信号を出力する。プリドライバ１６に通電停止信号が出力されると、プリドライバ１６が複数のスイッチング素子２０をオフにする。このときには、ショートブレーキが発生する前に全相のステータコイル７への通電が停止される。したがって、ロータ３が惰性で回転し徐々に減速してから停止するので、停止音が発生することが抑制される。
【００３４】
（第二動作例：図３参照）
ステップＳ１１では、ＣＰＵ３０（判定部４０）が、デューティ信号のデューティ比が規定デューティ比未満であるか否かを判定する。ＣＰＵ３０は、デューティ比が規定デューティ比未満ではないと判定した場合には、ステップＳ１２に移行する。
【００３５】
ステップＳ１２では、ＣＰＵ３０（減速制御部４２）が、デューティ信号のデューティ比を減少させる。デューティ信号のデューティ比が減少すると、これに伴い、ロータ３の回転数が減少する。ＣＰＵ３０は、デューティ比が規定デューティ比未満であると判定するまで、以上の動作を繰り返す。これにより、デューティ比が徐々に減少すると共にロータ３の回転数が徐々に減少する。つまり、停止指令を受けた場合には、ロータ３の回転数をＲＡＭＰ制御するために、デューティ信号のデューティ比を徐々に下げてロータ３を減速させる。
【００３６】
ここで、相補通電方式では、デューティ信号のデューティ比が０％になると、全相のステータコイル７がデューティ比５０％で通電された状態になり、所謂ショートブレーキが発生して停止音が生じるという問題がある。そこで、上述の規定デューティ比は、０％の直前であるデューティ比に設定される。上述の規定デューティ比は、例えば、５％に設定される。そして、ＣＰＵ３０は、デューティ比が規定デューティ比未満であると判定した場合には、ステップＳ１３に移行する。
【００３７】
ステップＳ１３では、ＣＰＵ３０（通電停止制御部４４）が、プリドライバ１６に通電停止信号を出力する。プリドライバ１６に通電停止信号が出力されると、プリドライバ１６が複数のスイッチング素子２０をオフにする。このときには、ショートブレーキが発生する前に全相のステータコイル７への通電が停止される。したがって、ロータ３が惰性で回転し徐々に減速してから停止するので、停止音が発生することが抑制される。
【００３８】
次に、本実施形態の作用及び効果について説明する。
【００３９】
以上詳述した通り、本実施形態に係る制御装置１０によれば、停止指令を受けた場合には、ロータ３の回転数が規定回転数未満又はデューティ比が規定デューティ比未満であるか否かが判定部４０で判定される。ここで、ロータ３の回転数が規定回転数以上又はデューティ比が規定デューティ比以上であると判定部４０で判定された場合には、減速制御部４２によってデューティ比が減少される。以上の動作が繰り返されると、ロータ３の回転数が徐々に減少する。
【００４０】
そして、ロータ３の回転数が規定回転数未満又はデューティ比が規定デューティ比未満であると判定部４０で判定された場合には、通電停止制御部４４によって複数のスイッチング素子２０がオフにされる。したがって、ショートブレーキが発生する前に全相のステータコイル７への通電が停止される。これにより、ロータ３が惰性で回転し徐々に減速してから停止するので、停止音が発生することを抑制できる。
【００４１】
しかも、ＲＡＭＰ制御の設定を変更しても、全部のスイッチング素子２０がオフになるタイミングが同じであるので、ロータ３の停止時間を揃えることができる。
【００４２】
また、ＲＡＭＰ制御の設定によって、全部のスイッチング素子２０がオフになるタイミングを変更することができるので、停止音が発生する直前のタイミングまでＲＡＭＰ制御を行うことができる。
【００４３】
さらに、プログラム３６の設定を変更するだけで停止音の発生を抑制できるので、他の製品への流用が容易である。
【００４４】
次に、本実施形態の実施例について説明する。
【００４５】
先ず、デューティ比を０％にしてショートブレーキを発生させる比較例について説明する。図４は、実機にてデューティ比を０％にしてショートブレーキを発生させた場合の測定結果の一例を示す図である。図４に示されるように、相補通電方式では、デューティ信号のデューティ比が０％になると、全相のステータコイルがデューティ比５０％で通電された状態になり、所謂ショートブレーキが発生して停止に伴う停止音が生じる。図４に示される例では、一例として、ショートブレーキが発生し始める回転数が８００ｒｐｍとなっている。図５には、実機にて条件を変えてショートブレーキが発生し始める回転数を測定した結果の一例が示されている。
【００４６】
図６（Ａ）には、９００ｒｐｍ／ｓでＲＡＭＰ制御を行ってショートブレーキを発生させた場合の各波形の測定結果の一例が示されており、図６（Ｂ）には、１５００ｒｐｍ／ｓでＲＡＭＰ制御を行ってショートブレーキを発生させた場合の各波形の測定結果の一例が示されている。図６（Ａ）に示されるように、９００ｒｐｍ／ｓでＲＡＭＰ制御を行った場合には、１０００ｒｐｍでショートブレーキが発生し始めている。一方、図６（Ｂ）に示されるように、１５００ｒｐｍ／ｓでＲＡＭＰ制御を行った場合には、１４００ｒｐｍでショートブレーキが発生し始めている。
【００４７】
図７には、１５００ｒｐｍ／ｓでＲＡＭＰ制御を行ってショートブレーキを発生させた場合の各波形と音圧の測定結果の一例が示されている。図７に示される例では、１４００ｒｐｍで相電流の振幅が大きくなり始め、８５０ｒｐｍで相電流の振幅が最大となっている。また、１４００ｒｐｍで音圧の振幅が大きくなり、８０３ｒｐｍで音圧の振幅が最大となっている。
【００４８】
続いて、本実施形態の実施例について説明する。図８には、１５００ｒｐｍ／ｓでＲＡＭＰ制御を行ってデューティ比が０％になる直前で全相のステータコイルへの通電を停止させた場合の各波形と音圧の測定結果の一例が示されている。図８に示される例では、一例として、１５００ｒｐｍで全相のステータコイルへの通電を停止させている。これにより、８０３ｒｐｍでの音圧の振幅が抑えられ、停止音が発生することが抑制されている。
【００４９】
次に、本実施形態の変形例について説明する。
【００５０】
上記実施形態において、制御装置１０は、ハードウェア構成として、マイクロコンピュータである制御回路１２を有する。そして、制御回路１２における判定部４０等の各機能部は、ＣＰＵ３０がプログラム３６を実行することにより実現される。
【００５１】
しかしながら、制御回路１２における判定部４０等の各機能部は、例えば、ＦＰＧＡ（Field-Programmable Gate Array）等のように、製造後に回路構成を変更可能なＰＬＤ（Programmable Logic Device）によって実現されてもよい。
【００５２】
また、制御回路１２における判定部４０等の各機能部は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）等のように、特定の処理を実行させるために専用に設計された専用電気回路によって実現されてもよい。
【００５３】
以上、本発明の一実施形態について説明したが、本発明は、上記に限定されるものでなく、上記以外にも、その主旨を逸脱しない範囲内において種々変形して実施可能であることは勿論である。
【符号の説明】
【００５４】
１…ブラシレスモータ装置、２…ブラシレスモータ、３…ロータ、４…ステータ、５…ホール素子、６…ロータマグネット、７…ステータコイル、８…外部ＥＣＵ、９…電源、１０…制御装置、１２…制御回路、１４…通電回路、１６…プリドライバ、１８…三相インバータ、２０…スイッチング素子、３０…ＣＰＵ（コンピュータ）、３２…ＲＯＭ、３４…ＲＡＭ、３６…プログラム、４０…判定部、４２…減速制御部、４４…通電停止制御部
【図１】
2020182291.tif 000003
【図２】
2020182291.tif 000004
【図３】
2020182291.tif 000005
【図４】
2020182291.tif 000006
【図５】
2020182291.tif 000007
【図６】
2020182291.tif 000008
【図７】
2020182291.tif 000009
【図８】
2020182291.tif 000010