(57)【要約】【課題】ＳｉＣ−ＭＯＳＦＥＴにおいて高耐圧、大電流が可能で低オン電圧、低スイッチング損失、低ノイズを実現する半導体装置を提供する。【解決手段】高チャネル移動度を有するSi-MOSFETと高バルク移動度を有するＳｉＣからなるドリフト層を組み合わせたＳｉＣ−ＭＯＳＦＥＴとする。ドリフト層を形成した第一導電型のＳｉＣウェハと第二導電型のＳｉウェハを接合させてトレンチゲートをSiCの一部まで掘り、MOSFETを作製し、該SiCに隣接した該Si領域に第二導電型ブロック領域をもうけたことを特徴とするMOSFET。【選択図】図１
2020072244.tif 000002
【特許請求の範囲】
【請求項１】
裏面側からドレイン電極、第一導電型の第一のドレイン拡散層及び当該拡散層より濃度の低い第一導電型の第二のドレイン拡散層をこの順に有する第一導電型のＳｉＣ基板の上部に第二導電型のＳｉ基板が直接接合し、該第二導電型Ｓｉ基板の表面側から当該Si/SiC接合界面より深いSiC層内部まで溝を掘り該Si基板-該Si/SiC界面-該SiC基板にわたる側面に酸化膜及び電極を設け、当該Si基板上部に第一導電型のソース拡散層と第二導電型基板拡散層を有するＭＯＳ構造が形成されている事を特徴とした事を特徴としたパワー半導体素子。
【請求項２】
前記、第一導電型のＳｉＣ基板の上部に第二導電型のＳｉ基板を直接接合させる方法が表面活性化接合技術である事を特徴とした請求項１に記載のパワー半導体素子。
【請求項３】
前記ＭＯＳ構造におけるゲート電極の形状がトレンチゲート型であり、該トレンチゲートの先端部は第一導電型のSiCドリフト層部内に0.5ミクロンメータ以上深くに位置する事を特徴とした請求項１に記載のパワー半導体素子。
【請求項４】
前記ＭＯＳ構造におけるゲート電極の形状がトレンチゲート型であり、該トレンチゲートの先端部角に最低0.05um、最大でゲート幅の半分の曲率半径の丸みを持たせる事を特徴とした請求項１に記載のパワー半導体素子。
【請求項５】
チャンネル幅を稼ぐために複数のトレンチゲートが平行に設けられ、ゲート間に挟まれた第二の導電型のSi基板の水平方向の幅が2ミクロンメータ以下である事を特徴とした請求項1に記載のパワー半導体素子。
【請求項６】
前記第二導電型Ｓｉ基板において、該第一導電型SiC界面に接合した底辺部に該第二導電型Ｓｉ基板よりも高い濃度の第二導電型ブロック拡散領域を形成する事を特徴とした請求項１に記載のパワー半導体素子。
【請求項７】
前記第二導電型Ｓｉ基板において、該第一導電型SiC界面に接合した該第二導電型Ｓｉ基板全体が単位立方センチ当たり１０の17乗を超える濃度の第二導電型領域とする事を特徴とした請求項１に記載のパワー半導体素子。
【請求項８】
前記第二導電型Si基板及び第一導電型SiCドリフト層の一部内に形成されたトレンチゲートの底部の該酸化膜の厚みを、該側面の酸化膜よりも厚くする事を特徴とした請求項１に記載のパワー半導体素子。
【請求項９】
前記第二の導電型のSi基板が直接接合している第一の導電型の基板材料としてSiC以外のワイドバンドギャップ材料であるGaN、Ga2O3、及びダイヤモンドを用いた事を特徴とした請求項１に記載のパワー半導体素子。
【請求項１０】
第二の導電型の第一の半導体基板表面に第二導電型領域を形成し、該第一の半導体基板と第一導電型の第二の半導体基板上に形成された第一導電型エピタキシャル半導体層に対してそれぞれの表面にイオン或いはAr中性原子ビームを照射し、自然酸化膜を除去し活性化させ、該第一の半導体基板表面と該第二のエピタキシャル半導体層表面を相対して直接接合により合体させた後、該第一の半導体基板を0.5umから1.2umまでの厚さまで研磨する事を特徴としたパワー半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力用スイッチング素子等に適したMOS型トランジスタ素子とその製造方法。
【背景技術】
【０００２】
電力用半導体デバイスの分野では、従来SiによるIGBTやMOSFET等のパワースイッチが多用されてきたが、脱炭素社会に向けたエネルギー効率化目標に対して、それらの性能は限界に近づいていると言われている。一方、近年ワイドバンドギャップと言われる新結晶素材による代替技術の発展が期待されているが、性能、コスト、及び信頼性面において技術的課題が多く量産が容易ではないため、その改善が強く望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許5,506,421号
【特許文献２】米国特許5,396,085号
【特許文献３】米国特許5,323,040号
【特許文献４】米国特許5,614,749号
【特許文献５】特許第5,610,492号
【特許文献６】特開2013-243333
【非特許文献】
【０００４】
【非特許文献１】”Lateral n-channel inversion mode 4H-SiC MOSFETs”, S.Sridenvan et.al. IEEE Electron Device Letters, ( Volume: 19, Issue: 7, July 1998 )
【非特許文献２】Determination of intrinsic phonon-limited mobility and carrier transport property extraction of 4H-SiC MOSFET, Noguchi, et.al. 9.3.1 IEDM17, pp219-222. (2017)
【非特許文献３】”1800V Bipolar mode MOSFETs: a first application of Silicon wafer Direct Bonding (SDB) technique to a power device”, A. Nakagawa,IEDM86, 5.6, pp122-125
【非特許文献４】“創エネ・省エネデバイスを目指す異種半導体材料の貼り合わせ”, 重川直輝、J. Vac. Soc. Jpn. Vol. 60, No.11, (2017) 421-427.
【非特許文献５】"Impact Ionization in Silicon: A REVIEW AND UPDATE" W. MAES, et.al. Solid State Electronics Vol.33, No.6 pp705-718, 1990
【発明の概要】
【発明が解決しようとする課題】
【０００５】
パワートランジスタとして主流となっているのはシリコン材料（以下Siと呼ぶ ）によるIGBTとMOSFETである。IGBTはバイポーラ型素子であるため、キャリヤの伝導度変調作用により、Ｐ型コレクタ層上の低濃度Ｎ型ドリフト層の低抵抗化が可能となり、高耐圧且つ大電流が実現できる。ところがターンオフ動作の際に、高水準注入された電子とホールは再結合によるキャリヤ消滅時間を要し、立下りに時間を要する為スイッチング動作が遅くなるのでターンオフ損失が増大する。これに対してSiによるMOSFET（以下Si-MOSFETと呼ぶ）はユニポーラ型素子なので高濃度ドレイン拡散層上の低濃度ドレイン拡散層（以下ドリフト層）においては再結合速度が問題にならないのでターンオフ損失が低くなるという利点がある。しかし高電圧向けに耐圧を上げようとドリフト層を厚くした場合、オン状態の時に抵抗が高くなり、オン電圧が上がってしまいエネルギー損失が増大するという欠点があり高電圧向け用途には不向きである。図３(1)に従来例のSi-MOSFETの断面図を示す。
【０００６】
上記のようなSiデバイスの技術限界から、近年ワイドバンドギャップ半導体が代替可能な次世代パワー半導体材料として期待されている。中でもシリコンカーバイド (以下SiC）と窒化ガリウム (以下GaN)は、いずれもバンドギャップがSiの3倍程度あり、絶縁耐圧も約10倍程度高い、一方移動度はSiと同等である。このような利点から高電圧向け用途においてもウェハを薄くして使用することが出来、オン抵抗を下げられるので高電圧且つ高速動作が可能になる。更に高温動作が可能で、熱伝導率が高く放熱性に優れるので冷却が容易で、高速かつ大電力用途のパワー半導体素子材料として大いに期待されている。しかし、ＳｉＣはウェハコストが高いこと、及びＳｉと比較しウェハプロセスにおいて高温の熱処理工程が必要になること等が製造上の課題とされている。
【０００７】
SiC結晶により作製されたMOSFET（以下、従来のSiC-MOSFETと呼ぶ）は研究が開始されてから（非特許文献１）長い期間が経過したが、ゲート熱酸化膜界面の品質に起因する伝導電子の低チャネル移動度（Siに比べ約2桁小さい）の問題の原因は未だ十分解明されていない。その原因はゲート絶縁膜とＳｉＣとの界面での欠陥（界面準位密度）が多いために、チャネル移動度が低くなってしまう事が原因であると推測されている（非特許文献２）。すなわちＳｉＣのバルク結晶中の電子移動度は800-1000 cm/v・secであるにもかかわらず、MOSFETにおける表面チャネル移動度は10 cm/v・sec (Si面)と極めて低いことが知られている。
【０００８】
そのため、デバイス動作においては基板ドレイン拡散層上に形成されるSiCドリフト層の抵抗が十分低いのにもかかわらず、MOSFETのチャネル抵抗があまりにも高いという深刻な問題に陥っている。その結果、オン電圧が上昇してエネルギー損失を増大させてしまい、ＳｉＣの長所を十分生かすことができていない。図３(2)は従来例のSiC-MOSFETの断面図である。ここではゲート酸化膜下の界面準位７１によりチャネル電子伝導が阻害される為に電流利得が小さくなってしまう。又、トレンチ型の縦型SiC-MOSFET構造（特許文献１）においては、駆動能力を上げようとゲート酸化膜を薄くしても、SiC熱酸化膜の品質が劣化しやすく耐圧が低い為、ゲートの底面隅部７３での絶縁破壊不良が頻繁に起こる。このような欠陥の多いSiC界面状態や熱酸化膜質を改善させる手段として、様々なアニール方法等が試みられてきたものの、劣化の根本原因は十分解明されていない。そのために基本原理からの界面状態の理解についての抜本的な見直しが必要とされている。(非特許文献２）このような状況において本願発明の解決すべき課題は、オン動作損失が少なく、且つ高耐圧化が可能なＳｉＣ結晶を用いたMOSFETを実現することである。
【０００９】
従来例における課題を解決するために、特許文献２においてはSiC上にSi-MOSFETを積層した構造が考案された。図11に当該公知例の断面図を示す。当該構造においてはメサ型のSi-MOSFETについてサイドウォールゲート５０を用いたもので、トレンチ底にSiCのSchottky接合ゲート６２を設けたMESFETを能動負荷としたものである。この構造はSi-MOSFETによりチャネル抵抗を下げるとともに、ドリフト層に抵抗の低いSiC基板４８を用いる事で素子全体のオン抵抗を下げる事を意図しているものと思われる。Si中での許容電界強度（0.33MV/cm）はSiCの1/10程度しかないので、SiC中の高電界(>1MV/cm)から一桁以上減衰させないとアバランシェ降伏を起こしてしまうが、当該メサ型Si底辺にはＮ＋層57が形成されている為にオフ状態においては該SiCドリフト層からの強い電界により逆にSi電位を上昇させてしまう。しかし当該特許では電界を減衰させるためにメサ幅（チャネル幅）を可能な限り狭く狭チャネル効果による電位降下によりSiへの電界の進入を抑制できると説明しているが、高密度のＮ型空間電荷による大幅な電位上昇が起こるので緩和に逆行し効果は望めない。
【００１０】
一方、当該特許ではオン状態では図11のサイドウォ―ル型トレンチゲート50の下端がSiとSiCによるヘテロ接合位置５６よりも上方にある為、SiC領域の表面電位にはトレンチゲートからの電界効果が及ばず電子は伝導帯段差を乗り越えられずにチャネル伝導を妨げてしまう。しかしながら当該特許の構造においてはトレンチ底面と側面にMESFETを構成する為にショットキー電極５２を形成しなくてはならず、当該電極上部端を当該SiC/Si界面に出来るだけ近づける必要がある事から、物理的にサイドウォールゲート下端の位置をヘテロ接合位置より下げる事は不可能である。
【課題を解決するための手段】
【００１１】
本願発明においては高いチャネル移動度を持つSi-MOSFETに対し高いバルク移動度を持つＳｉＣからなるドリフト層を積層する事で、高い性能を達成できる新たなデバイス構造と、その製造方法を考案し、上記既存デバイスの持つ課題を解決した。以下に具体的な解決手段を以下に列挙する。
【００１２】
本願発明に係るパワー半導体素子は、底面側からドレイン電極、第一導電型の拡散層及び第一導電型のドリフト層をこの順に有する第一導電型のＳｉＣ基板と、その上に第二導電型のＳｉ基板が直接接合される。Si表面側から当該Si基板及びSiC基板の一部までに及ぶ溝（リセス溝）を掘り、ゲート酸化膜を介して多結晶Siを埋込み、トレンチゲートが形成される。ここで当該ゲートの底面位置はSiCとSiの接合位置よりも下方になるものとする。一方、第二導電型のSi基板において水平方向のトレンチゲート間の底辺付近に該Si基板よりも高濃度の第二導電型の不純物領域（以下ブロック層）を形成し、第二導電型Ｓｉ基板の表面側上部にはゲート電極配線、及びソース電極配線を有するＭＯＳＦＥＴが作製される事を特徴とする。
【００１３】
好適にはトレンチゲートの下端位置は第一導電型SiCのドリフト層と第二導電型Si基板のヘテロ接合位置よりも0.5um以上深くすることで、オン状態においてはSiCドリフト層のMOS界面に電界効果を及ぼし、伝導電子がSi/SiC伝導帯ヘテロ接合のエネルギー段差を容易に乗り越えるようにして円滑にドレイン電流を流すことができる。一方オフ状態においては逆バイアス状態となる為、第一導電型SiCドリフト層からの高電界を第二導電型Si基板において減衰させなくてはならないが、該SiCドリフト層とSi基板界面をトレンチゲート間の奥方向に配置する事で電界の壁となり、Si中への電界の進入を緩和する事が出来る。更に、トレンチゲート底部の隅の角が尖っていては電界集中により絶縁破壊が起こる恐れがあるので、角部を丸めておく必要がある。例えば0.05um以上の曲率半径であれば良い。これは電界強度がゲートの曲率半径に反比例するからであり、出来ればゲート幅半分の曲率である事が望ましい。
【００１４】
本願発明に係るパワー半導体素子においては、前記オフ状態において第二導電型Ｓｉ基板での電界を更に大幅に緩和させなくてはならない。好適には、トレンチゲート間で生じる狭チャネル効果により、Si内の電位分布が空間的変調を受け低下し、電界強度を弱めるように間隔を狭く設定する事は有効である。それに加えて第二導電型Ｓｉ基板の底部に第二導電型ブロック領域を設ける事によりSiへの電界の進入を一層阻止できる方策を考案した。当該ブロック層を設ける事で、オフ状態に空乏層幅を制限出来るので、過度にトレンチゲート間隔のみを狭くする事に依存する必要はなくなる。更にオン状態おいても当該ブロック層がチャネル表面電位を決定し実質的なチャネル長を決定するので当該Si基板の厚みに依存せずに安定した電流を供給する事が可能になる。以上本願発明においては、該トレンチのSiCリセス溝、ゲート間狭チャネル効果及びブロック層形成の導入によりオン状態及びオフ状態において安定的に高い性能を達成することが実現できる。
【００１５】
本願発明に係るパワー半導体素子の製造方法は、第一導電型のドリフト層を形成したＳｉＣウェハと第二導電型のＳｉウェハを表面活性化接合技術（非特許文献３，４）により合体させた後、研磨して薄膜化した後、該Si側からトレンチ溝を掘り、該Si基板及び該SiC基板の一部（リセス溝）まで削る。その後、ゲート酸化膜を成膜させた後、多結晶シリコンで該トレンチに埋込みゲート電極を形成する。トレンチゲート間の第二導電型Si基板底部には第二導電型ブロック層が形成されており、ソース領域及び基板との電気的接合の為の第一、及び第二導電型拡散層、及び該拡散層に接する電極を形成することを特徴とするMOSFETである。
【発明の効果】
【００１６】
本願発明のデバイス構造、及びこれに好適な製造方法により、損失が少なく高耐圧化が可能なMOSFETを考案した。オン状態動作において、即ち解決が必要であったＳｉＣの酸化膜界面の欠陥によるチャネル移動度劣化の問題を、Si結晶を用いたMOSチャネルに転換することで回避することが可能になる。特に該SiC/Siヘテロ接合部分に対しトレンチゲートをSiC（リセス溝）側に十分オーバーラップさせる事でオン状態において電子が伝導帯エネルギー段差を乗り越え易くして大きなドレイン電流を取り出す事が可能になる。そして、第二導電型ブロック層を同型Si基板底部に設ける事で実質的なチャネル長が決定されるので、該基板厚さが多少バラついても常に安定した電流を流す事ができる。この構造によりソースからドレインに至るSi及びSiC全導電領域に渡って高い伝導度が安定的に維持でき、低いオン電圧を達成することができる。そして入力にはSi-MOSFET構造を採用しているので、ゲート入力パルス振幅が従来のSiC-MOSFETより低くできるので発振雑音や輻射も低減できる。
【００１７】
他方、オフ状態における従来のSi-MOSFETでは高耐圧化についてはドリフト層を厚くする以外に方策が無かったが、特に本願発明においてはドリフト層にＳiＣを用いているため性能の大幅な向上が可能になる。該SiCのドリフト層からの強い電界がSi領域に進入する事を防ぐための方策として、トレンチゲート間を狭くする事により生じる狭チャネル効果作用、そして該狭チャネル効果を増強する、Si面領域に形成した第二導電型ブロック層の形成によりSi中への電界の進入が効果的に阻止できる。更に該トレンチゲートをSiC領域（リセス溝）まで形成させる事も該第二導電型Si基板への電界進入の抑制に有効である。これらの方策を適正に組み合わせる事により低いオン抵抗の実現と高電圧オフ状態でのSi基板中でのアバランシェ降伏が抑止でき、従来のSi-MOSFET、Si-IGBT、及びSiC-MOSFETでは実現できなかった高い素子性能が達成されるものである。
【図面の簡単な説明】
【００１８】
【図１】本願発明に係るデバイスの断面構造図である。
【図２】本願発明のエネルギーバンド図(1)オン動作状態、及び(2)オフ動作状態を示す。
【図３】従来例の説明図。 (1)は従来例のSi-MOSFET断面図、及び(2)は従来例のSiC-MOSFETの断面図
【図４】本願発明におけるチャネル幅の差異a),b)とｐ型ブロック層形成の有無b),c)による電位分布の変調効果の概略図である。
【図５】本願発明における、ゲート間で生じる狭チャネル効果によるゲート間中央位置での電界分布とゲート間中央位置でのSi表層部のＰ型ブロック拡散層有無の電界分布についてのデバイスシミュレーション結果である。
【図６】本願発明の製造方法を説明するための要部工程図(1)及び(2)である。
【図７】同じく、本願発明に係る製造方法を説明するための要部工程図(3)及び(4)である。
【図８】同じく、本願発明の製造方法を説明するための要部工程図(5)及び(6)である。
【図９】同じく、本願発明の製造方法を説明するための要部工程図(7)及び(8)である。
【図１０】本願発明の他の実施例におけるデバイス構造。(1)全体ｐ型Si層を高い濃度にした場合の断面図(2)トレンチゲート直下酸化膜の厚さを、側面より厚くした場合の断面図
【図１１】特許文献１における公知例の素子断面図
【発明を実施するための形態】
【００１９】
本願発明においてはMOSFET部分をSiで構成し、ドリフト層部分をSiCにより構成された新たなパワーＭＯＳＦＥＴ構造、及びその製造方法としてSiウェハ、及びSiCウェハを直接接合する方法により一体化させる事ができる製造プロセス工程について考案したものである。
【実施例】
【００２０】
第一の実施例について図１、図2を用いて以下に詳細に説明する。図１は、本発明に係るMOSFETの断面構造図である。図中の符号９は第二導電型、例えばｐ型の拡散層、１０は第一導電型、例えばｎ型ソース拡散層である。以下第一の導電型はn型とし、第二導電型はｐ型とするが逆も可である。１１はゲート電極、１２はソース電極、13 はp型のSiバルク領域、14は ｐ型基板より高濃度のｐ型基板でブロック領域と記載、16は n型のＳｉＣからなるドリフト領域、17は n型のＳｉＣにおけるドレイン拡散層、18 はドレイン電極、１９はパッシベーション膜である。従来のＳｉＣ-MOSFETとは異なり、MOSFET領域内にあるｐ型ブロック領域１４、ｎ型ソース拡散層１０、ｐ型拡散層９及びｐ型バルク層１３はSi基板内において構成され、ｎ型ドレイン１７とｎ型ドリフト層１６はＳｉＣ基板内において構成されている。図示するように、ゲート多結晶Ｓｉ23のトレンチ方向の深さはSi/ＳｉＣ界面１５よりも深い該SiC内部領域に及ぶ。尚ゲートは多結晶Siないし、金属で形成されるが、以下ではゲート多結晶Siと記載する。ｐ型Si基板内のｐ型ブロック層14の位置は、該SiCドリフト層と該Si基板の界面15近傍に形成される。ここでゲート多結晶Ｓｉ23の底を該ヘテロ接合にオーバーラップを持たせる事で、該ドリフト領域にゲート電界及びチャネル電流路が遮断されないように配慮している。なお、本実施例では、 これは後述する製造法により、MOSFET部に相当する部分のソース１０及ゲート電極１１の下部においてチャネル領域を形成するｐ型バルク層１３をSi基板に、他方ｎ型ドリフト領域１６とｎ型ドレイン１７をＳｉＣ基板にそれぞれ形成し、p型Si基板とｎ型のＳｉＣドリフト層１６が互いに対向するように直接接合させる。
【００２１】
このように作製した接合について、エネルギーバンドの観点から、本MOSFETの動作について説明する。図２のa）は図１に図示した破線部Ａにおけるオン状態のエネルギーバンド図であり、オン状態のSi/SiCヘテロ界面１５におけるドリフト層への電子注入機構を図解したものである。ここに示すようにオン状態における該エネルギーバンド図においては伝導帯端のエネルギー状態はSiCが0.5eVだけＳｉよりも高いので、伝導電子にとっては障壁となり、MOS構造においてはゲート電界により該Si基板中の自由電子はSiCのエネルギー伝導帯端まで充満する。伝導電子がこのエネルギー障壁を乗り越えさせるには該SiC（リセス溝）内のMOS構造においてトレンチゲート２３から電界を及ぼしSiC表面電位を上昇させれば、電子は容易にＳｉＣの該エネルギー障壁を乗り越えられｎ型ドリフト層１６に電子は注入される事ができる。一方、Ｐ型ブロック層１４ではチャネル電位が低くなるのでこの領域の電界効果により電流は制御されるので実質的なチャネル長と見做せる。そうするとドレイン電流は当該基板の厚さに依存せず常に安定することになる。
【００２２】
一方、図２b)にはオフ状態のエネルギーバンド図を示す。ここでは逆バイアス状態となっているのでｐ型のSi基板に対してSiCドリフト層から電界が進入し、Si中の許容レベル(0.33MV/cm)を越えた電界強度が発生した場合にはSi中でインパクトイオン化を生じアバランシェ降伏を起こす懸念がある。それに対する第一の方策としてｐ型Si内の狭チャネル効果がある。これは2つのゲート間のｐ型基板の幅を狭くし、接地電位にあるゲート電極端による空間エッジ効果により電位分布を変調させる事でSiへの電界の進入を抑止できるものである。より電界を抑制させるにはSi領域の幅を半導体微細化限界まで狭くする必要がある。図4-a)はチャネル幅が広い場合、b)は狭い場合における電位分布がチャネル幅の違いにより空間的変調を受ける様の概略図を示す。
【００２３】
一方。第二の方策としてSiCドリフト層からの電界進入に対してSi基板底面領域にSi基板よりも濃度が高いp型のブロック拡散層3を形成する事でSi領域への電界の進入を効果的に阻止する事ができる。図４のb),c)にブロック層の有無についてその差異を示す。
【００２４】
これら2つの電界緩和法の効果を予測する為にオフ状態について深さ方向の電界分布を図5a),b)に示した。ここでトレンチゲート２３を0V、ドレイン電極１８に１０００Ｖを印加してSiCドリフト層は10umとした。図５のa)は第一の実施例において、第一の方策である狭チャネル効果を調べる為にゲート間隔Wを4.2um（破線）から1.2um（実線）に縮めた場合Si/SiC界面付近のSi中1um当たりの平均電界の変化を示す。ここで電界は狭チャネル(W=1.2um)で大幅に低減されている事がわかる。これは空間エッジ効果によりSiCからの電界が変調されポテンシャルの低下させている事に他ならない。又、図５b)には第二の方策であるSi面でのp型ブロック領域３の有無についての結果を示す。ブロック層が存在する場合（実線）に電界強度が更に低減されている事は明らかである。
【００２５】
更に付け加えると図２のＢに示されるゲートとドレイン層のオーバーラップ領域（リセス溝）を設ける事は、オフ状態での過度なSi中への電界の進入を阻止するためにも効果的である。これは該トレンチゲートが障壁となりヘテロ接合まで電界が及びにくいからである。このように当該ゲート間の狭チャネル効果、ｐ型ブロック層の効果及びヘテロ接合へのゲートオーバーラップ効果の組み合わせによりSi中に進入する電界は1umの深さについての平均値が0.2MV/cmを下回っており、電離増倍係数が0.1程度と十分アバランシェ降伏が起きないレベルまで低下している事は非特許文献７の電離定数の電界依存性より明らかである。
【００２６】
本発明における第二の実施例について以下に詳述する。第二の実施例は、該SiCと該Si両ウェハを直接接合することにより一体化した後に形成されたMOSFETの製造方法に関するものである。
【００２７】
好適には、ウェハの直接接合はこれまでもパワー半導体の製造で使われてきたものであるが（例えば、非特許文献３）、このような異なった半導体ウェハどうしを直接接合する方法として、表面に中性原子ビームを照射し、自然酸化膜を除去し、さらに表面層をアモルファス化させ圧着することにより結晶の完全性を保持した表面活性化接合技術（Surface Activated Bonding:以下ＳＡＢ）による強固な接合方法が実現しており、ヘテロ接合デバイスが実現している（非特許文献４）。なお、アモルファス化した部分は圧着後ポストアニールにより再結晶化し連続した結晶界面が得られる。非特許文献5にｎ+-Si:n-4H-SiCの接合例とアニールにより改善されたダイオード特性が示されている。さらに、ウェハ接合面に存在した界面準位はSAB接合後のアニール処理により大幅に改善されている。
【００２８】
図６乃至図９を用い、本発明に係る製造方法の一例について以下に詳述する。図６(1)の工程では、第1のp型Siウェハの表面にｐ型例えばBoronのイオン注入により該ブロック層１４を形成する。一方、第2のSiCウェハはドレイン拡散層となるN+SiCウェハ基板１７上に、エピ成長によるSiCドリフト層を成長させたものである。そして図６(2)では第一のSiウェハと第二のSiCウェハ対してそれぞれイオンやAr等の中性原子ビームを照射し、自然酸化膜を除去し活性化させた後、SAB法により合体させる。
【００２９】
図７の(3)においてはＰ型Siウェハの裏面について約1umの厚さまで研磨しCMP（Chemical Mechanical Polishing）法により平坦化する。そして(4)ではハードマスク２１を形成し、ｐ型Si基板13とｎ型SiCドリフト層１６の一部をRIE等でエッチングする。SiCのエッチング深さ（リセス溝）は0.5um程度が好ましい。又、トレンチの隅については例えば0.05um以上であれば
最大ゲート幅半分の曲率半径までの丸みを与える事が酸化膜中の電界緩和の観点から望ましい。そして図８の(5)の工程でゲート酸化膜25を形成し、(6)の工程でトレンチ内に多結晶Siを成長させ、Si表面までCMPで研磨、平坦化する。図９の(6)の工程では高濃度ｎ型拡散層１０や高濃度ｐ型拡散層９を大電流イオン注入で打ち込み、それぞれソース電極12、基板電極12用のそれぞれの不純物拡散層を形成する。(8)では絶縁膜被覆１９と配線コンタクト工程を経て11,12の配線電極を形成する。
【００３０】
更に図1０においては、別の2つの実施例について説明する。(1)は該Ｐ型基板13全体をブロック領域１４と同濃度とするものである。該Si基板の厚さが極めて薄い場合には全体に一様な濃度としてもかまわない。(2)はトレンチゲート直下の酸化膜の厚さを側面の酸化膜よりも厚くするものである。ドリフト層の抵抗を下げる為にはＮ型SiCドリフト層のドナー濃度を高くしなくてはならないが、ドリフト層内電界及びゲート酸化膜の電界は上昇する。そこで当該ゲートの底面の酸化膜２９を側面の酸化膜２５よりも厚くすると電界が緩和され、酸化膜の絶縁破壊を起こりにくくする。
【産業上の利用可能性】
【００３１】
本発明により大電力、高効率、低ノイズのパワー半導体が実現し、社会インフラにおける総電力使用量の低減に貢献し、地球温暖化等の環境問題の改善にも資するものである。
【符号の説明】
【００３２】
９  基板P+拡散層、  10 n+拡散層、  11 ゲート電極、  12 ソース電極、  13 p型Siバルク領域、  14 p型ブロック層領域、  15 Si/ＳｉＣ界面、  16 n型ＳｉＣドリフト領域、  17 n型ＳｉＣドレイン拡散層、  18 ドレイン電極、  19 絶縁保護膜、22 トレンチ、  23 多結晶Ｓｉ、  25 ゲート酸化膜、  27 電位分布等高線、  28  ｐ型基板底部N型領域の形成  ２９  トレンチゲート底面酸化膜  A バンド図領域、  B  特許文献１のトレンチゲート側面のSiCオーバーラップ領域  30  従来例SiC-MOSFETのn型ソース拡散層、  ３１  従来例SiC-MOSFETのゲート電極、  ３２  従来例SiC-MOSFETのゲート電極、  ３３  従来例SiC-MOSFETのp型SiC領域、  ３６  従来例Si-MOSFETのN型ドリフト領域、  ３７  従来例Si-MOSFETのn型ドレイン拡散領域、  ３８ 従来例Si-MOSFETのドレイン電極、３９  従来例SiC-MOSFETの絶縁保護膜、４２  特許文献１の公知例におけるデバイス断面図、  ４８  同公知例におけるSiC基板、  ４９  同公知例におけるサイドウォールゲート、  ５０  同公知例におけるサイドウォールゲート、  ５２  同公知例における電ソース電極、  ５４  同公知例におけるドレイン電極、  ５６’  同公知例におけるn型層SiCドリフト層とn型Si層界面、  ５７  同公知例におけるn型層SiのMESFET拡散層、  ５８  同公知例におけるn型Siソース拡散層、  ５９  同公知例におけるn型層Siのドレイン拡散層、  ６０  同公知例におけるｐ型Si基板、  ６１  同公知例におけるゲート酸化膜  ６２  同公知例におけるショットキー接合電極    71 従来例SiC-MOSFETの界面準位、7２ 従来例SiC-MOSFETのドレイン拡散層  73 従来例SiC-MOSFETのトレンチ隅ゲート酸化膜
【図１】
2020072244.tif 000003
【図２】
2020072244.tif 000004
【図３】
2020072244.tif 000005
【図４】
2020072244.tif 000006
【図５】
2020072244.tif 000007
【図６】
2020072244.tif 000008
【図７】
2020072244.tif 000009
【図８】
2020072244.tif 000010
【図９】
2020072244.tif 000011
【図１０】
2020072244.tif 000012
【図１１】
2020072244.tif 000013