(57)【要約】【課題】最小限のオーバヘッドを有する自己安定化光出力位相を有する飛行時間（ＴｏＦ）送信機を提供する。【解決手段】送信機は、レーザパルスの位相および幅がマスタＴｏＦ受信機によって制御され得るという点で、スレーブとして機能するか、または、レーザ制御パルスが同じチップもしくはコンパニオンチップ上で生成されるマスタとして機能することができる。ＴｏＦ送信機が、スレーブとして機能し、かつレーザパルス制御信号を受信すると、本開示の技術は、受信経路およびプリドライバ回路を遅延ロックループ（ＤＬＬ）の一部に変換することができる。【選択図】図１
2020187124.tif 000002
【特許請求の範囲】
【請求項１】
遅延ロックループ（ＤＬＬ）を有する飛行時間（ＴｏＦ）送信機回路であって、
コアドライバ回路を有し、受信機回路に結合され、基準信号に応答して光出力信号を生成するようにレーザダイオードをトリガするように構成されたレーザドライバ回路と、
前記レーザドライバ回路のノードからの前記光出力信号を表す電気フィードバック信号を受信するように構成されたＤＬＬ回路であって、前記フィードバック信号の位相に対して、前記基準信号の位相をロックするように構成されたＤＬＬ回路と、
を備える、ＴｏＦ送信機回路。
【請求項２】
前記ＤＬＬ回路が、
位相検出回路と、
チャージポンプ回路と、を含む、請求項１に記載のＴｏＦ送信機回路。
【請求項３】
前記基準信号が、レーザパルス制御信号を含む、請求項１に記載のＴｏＦ送信機回路。
【請求項４】
前記基準信号が、タイミング発生器信号を含む、請求項１に記載のＴｏＦ送信機回路。
【請求項５】
前記基準信号が、パルス信号である、請求項１に記載のＴｏＦ送信機回路。
【請求項６】
前記基準信号が、レーザパルス制御信号を含み、前記回路が、
前記レーザパルス制御信号を受信するように構成された受信機回路をさらに備える、請求項１に記載のＴｏＦ送信機回路。
【請求項７】
前記受信機回路が低電圧差動信号受信機またはＣＭＯＳ受信機である、請求項６に記載のＴｏＦ送信機回路。
【請求項８】
前記レーザドライバ回路が、プリドライバ回路および前記コアドライバ回路を含む、請求項１に記載のＴｏＦ送信機回路。
【請求項９】
前記コアドライバ回路が、単一のＮ型またはＰ型の電界効果トランジスタ（ＦＥＴ）を含み、前記レーザドライバ回路の前記ノードが、前記ＦＥＴのドレイン端子またはゲート端子を含む、請求項８に記載のＴｏＦ送信機回路。
【請求項１０】
前記コアドライバ回路が、第１のＮ型またはＰ型の電界効果トランジスタ（ＦＥＴ）を含み、前記コアドライバ回路が第２のＮ型またはＰ型のＦＥＴを有するレプリカ回路をさらに含み、前記レーザドライバ回路の前記ノードが、前記レプリカ回路における前記ＦＥＴのドレイン端子またはゲート端子を含む、請求項８に記載のＴｏＦ送信機回路。
【請求項１１】
前記コアドライバ回路が、Ｎ型またはＰ型の電界効果トランジスタ（ＦＥＴ）の差動対を含み、前記レーザドライバ回路の前記ノードが、前記ＦＥＴのドレイン端子またはゲート端子を含む、請求項８に記載のＴｏＦ送信機回路。
【請求項１２】
前記コアドライバ回路が、ＦＥＴの前記差動対のソース端子に結合された電流源をさらに含む、請求項１１に記載のＴｏＦ送信機回路。
【請求項１３】
前記ＤＬＬ回路の内部または外部のいずれかに位置付けられた少なくとも１つのレプリカ回路をさらに備える、請求項１に記載のＴｏＦ送信機回路。
【請求項１４】
飛行時間（ＴｏＦ）送信機を動作させる方法であって、
基準信号に応答して光出力信号を生成するようにレーザダイオードをトリガすることと、
遅延ロックループを使用して、レーザドライバ回路のノードからの前記光出力信号を表す電気フィードバック信号の位相を前記基準信号の位相に対してロックすることと、
を含む、方法。
【請求項１５】
前記光出力信号を表す前記フィードバック信号の前記位相を前記基準信号の前記位相に対してロックすることが、
前記フィードバック信号の立ち上がりエッジと立ち下がりエッジの両方を、前記基準信号の立ち上がりエッジと立ち下がりエッジにそれぞれ位置合わせすること、含む、請求項１４に記載の方法。
【請求項１６】
前記基準信号が、レーザパルス制御信号を含む、請求項１４に記載の方法。
【請求項１７】
遅延ロックループ（ＤＬＬ）を有する飛行時間（ＴｏＦ）送信機回路であって、
基準信号に応答して光出力信号を生成するようにレーザダイオードをトリガする手段と、
基準信号の位相を、前記トリガする手段のノードからの前記光出力信号を表す電気フィードバック信号の位相に対してロックする手段と、
を備える、ＴｏＦ送信機回路。
【請求項１８】
レーザパルス制御信号に応答して光出力信号を生成するようにレーザダイオードをトリガする手段が、１つ以上のＮ型またはＰ型の電界効果トランジスタ（ＦＥＴ）を有するコアドライバを含み、前記電気フィードバック信号が、前記ＦＥＴのうちの１つのドレイン端子またはゲート端子によって提供される、請求項１７に記載のＴｏＦ送信機回路。
【請求項１９】
前記基準信号が、レーザパルス制御信号またはタイミング発生器信号を含む、請求項１７に記載のＴｏＦ送信機回路。
【請求項２０】
前記フィードバック信号を受信するための前記手段の内部または外部のいずれかに位置付けられた少なくとも１つのレプリカ回路をさらに備える、請求項１７に記載のＴｏＦ送信機回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、限定するものではないが、光検出および測距（ＬＩＤＡＲ）を提供するシステムに関連する。
【背景技術】
【０００２】
飛行時間（ＴｏＦ）は、拡張現実、マシンビジョン、顔認識、例えば、顔ＩＤ、工業オートメーション、および自動運転を含む広範囲の用途を見出し、深度画像のための重要な技術である。ＴｏＦセンサは、送信機および受信機を含む。概念的に、ＴｏＦセンサは、送信機が光パルスを送出したときにタイマを始動させ、物体からの反射パルスが受信されたときにタイマを停止させる。パルスが往復するのにかかる時間および光の速度に基づいて、この物体の深度または距離情報は、式
【０００３】
【数１】
2020187124.tif 000003
【０００４】
に従って計算することができ、ここで、ｄは、システムから被照明物体までの距離を表すことができ、ｔは、往復移動時間、例えば、ｔＲＥＣＥＩＶＥ−ｔＥＭＩＴを表すことができ、ｃは、光の速度を表すことができる。
【発明の概要】
【課題を解決するための手段】
【０００５】
本開示は、とりわけ、最小のオーバヘッドを有する自己安定化光出力位相を有するＴｏＦ送信機を対象とし、送信機は、レーザパルスの位相および幅がマスタＴｏＦ受信機によって制御されることができるという点でスレーブとして機能するか、またはレーザ制御パルスが同じチップまたはコンパニオンチップ上で生成されるマスタとして機能することができる。ＴｏＦ送信機がスレーブとして機能し、かつレーザパルス制御信号を受信すると、本開示の技術は、受信経路およびプリドライバ回路を遅延ロックループ（ＤＬＬ）の一部に変換することができる。
【０００６】
いくつかの態様では、本開示は遅延ロックループ（ＤＬＬ）を有する飛行時間（ＴｏＦ）送信機回路を対象とし、ＴｏＦ送信機回路は、コアドライバ回路を有し、受信機回路に結合され、基準信号に応答して光出力信号を生成するようにレーザダイオードをトリガするように構成されたレーザドライバ回路と、レーザドライバ回路のノードからの光出力信号を表す電気フィードバック信号を受信するように構成されたＤＬＬ回路と、を備え、ＤＬＬ回路は、フィードバック信号の位相に対して、基準信号の位相をロックするように構成される。
【０００７】
いくつかの態様では、本開示は、飛行時間（ＴｏＦ）送信機を動作させる方法を対象とし、方法は、基準信号に応答して光出力信号を生成するようにレーザダイオードをトリガすることと、遅延ロックループを使用して、レーザドライバ回路のノードからの光出力信号を表す電気フィードバック信号の位相を基準信号の位相に対してロックすることと、を含む。
【０００８】
いくつかの態様では、本開示は遅延ロックループ（ＤＬＬ）を有する飛行時間（ＴｏＦ）送信回路を対象とし、ＴｏＦ送信回路は、基準信号に応答して光出力信号を生成するようにレーザダイオードをトリガする手段と、基準信号の位相を、トリガする手段のノードからの光出力信号を表す電気フィードバック信号の位相に対してロックする手段と、を備える。
【０００９】
この概要は、本特許出願の主題の概要を提供することを意図している。本発明の排他的または網羅的な説明を提供することを意図するものではない。詳細な説明は、本特許出願に関するさらなる情報を提供するために含まれている。
【００１０】
図面において、必ずしも縮尺通りに描かれていないが、同様の数字は、異なる図面において同様の構成要素を記述する場合がある。異なる文字の添字を有する同様の数字は、同様の構成要素の異なる例を表す場合がある。図面は、限定ではなく例として、本文書に記載された様々な実施形態を一般的に示す。
【図面の簡単な説明】
【００１１】
【図１】ＴｏＦセンサの例のブロック図である。
【図２】レーザパルス制御パルスおよび光出力パルスのタイミング図の例を示す。
【図３】低電圧差動信号入力を有するＴｏＦ送信機の例を示す。
【図４】レーザパルス制御パルスおよび光出力パルスのタイミング図の別の例を示す。
【図５】本開示の様々な技術による、その信号チェーンにおいてＤＬＬを使用するＴｏＦ送信機の例を示す。
【図６】レーザパルス制御パルスおよび光出力パルスのタイミング図の別の例を示す。
【図７】光受信経路の光感知回路の例である。
【図８】本開示の様々な技術を実施するために使用することができる、レプリカ経路を含むコアレーザドライバの例である。
【図９】本開示の様々な技術を実施するために使用することができる、差動対コアレーザドライバの例である。
【図１０】本開示の様々な技術を実施するために使用することができる、電流源ベースのコアレーザドライバの例である。
【図１１】本開示の様々な技術による、ＤＬＬおよび任意のレプリカ回路を使用するＴｏＦ送信機の例を示す。
【図１２】本開示の様々な技術による、ＤＬＬを使用するＴｏＦ送信機の別の例を示す。
【発明を実施するための形態】
【００１２】
図１は、ＴｏＦセンサの例のブロック図である。ＴｏＦセンサ１００は、送信機回路１０２および受信機回路１０４を含むことができる。ＴｏＦ送信機は、とりわけ、レーザダイオード１０６およびレーザドライバ１０８を含むことができる。レーザダイオード１０６は、その表面から垂直方向に光ビームを放射する半導体ベースのレーザダイオードである垂直共振器面発光レーザ（ＶＣＳＥＬ）、または端面から光ビームを放射する端面エミッタであることができる。以下の図３に示すように、レーザドライバ１０８は、プリドライバ、およびレーザダイオードをトリガしてオンおよびオフにしたり、異なるバイアス条件を切り替えて光出力信号を生成したりできる１つ以上のパワー電界効果トランジスタ（ＦＥＴ）を含むことができる。
【００１３】
受信機１０４は、とりわけ、物体から反射して戻された光信号を受信し、かつ変換するために、センサアレイおよびアナログ−デジタル変換（ＡＤＣ）回路を含むことができる。受信機１０４は、送信機１０８によって受信可能なレーザパルス制御信号１１０を出力することができる。このようにして、受信機１０４は、送信機１０２の光出力タイミングを制御する際のマスタとして機能することができる。
【００１４】
図２は、レーザパルス制御パルスおよび光出力パルスのタイミング図の例を示す。理論的には、図１のレーザダイオード１０６の光出力１１２は、図２に示すように、レーザパルス制御信号１１０のわずかに遅延されたバージョンであることができる。レーザパルス入力および光出力の立ち上がりエッジおよび立ち下がりエッジの両方の間の相対的な位相安定性はＴｏＦシステムの深度精度を決定できる。固定遅延Δｄは、ＴｏＦシステムの深度計算を行う際に、較正によって除去することができる。
【００１５】
図３は、低電圧差動信号入力を有するＴｏＦ送信機の例を示す。ＴｏＦ送信機２００は、図１のＴｏＦ送信機回路１０２の例であり、かつレーザパルス制御信号ＩＮＰおよびＩＮＭ、例えば、図１および図２のレーザパルス制御信号１１０を受信するように受信機回路２０２を含めることができる。受信機２０２は、レベルシフタおよび／またはバッファ回路２０６に結合された差動信号終端（ＤＦ−ＳＥ）変換回路２０４を含むことができる。送信機２００は、コアレーザドライバ回路２１２、例えば、Ｎ型またはＰ型ＦＥＴに結合されたプリドライバ回路２１０を有するレーザドライバ回路２０８を含むことができる。これに限定されるものではないが、窒化ガリウム（ＧａＮ）トランジスタなどの他のパワートランジスタを使用することができることに留意されたい。
【００１６】
光出力が公称５０％のデューティサイクルを有する連続波（ＣＷ）ＴｏＦセンサの場合、光出力の周波数は数十メガヘルツから数百メガヘルツの範囲とすることができる。低電圧差動信号（ＬＶＤＳ）インタフェースは、レーザパルス制御入力とレーザドライバ回路２０８との間に含まれることができる。
【００１７】
図４は、レーザパルス制御パルスおよび光出力パルスのタイミング図の別の例を示す。図３に示す実装形態では、図４の矢印で示すように、光出力パルスは、レーザパルス制御入力に対して安定しなくなることがある。不安定性は、プロセス、電圧、および温度（ＰＶＴ）ならびに経年変化の影響に対する図３のＬＶＤＳ受信機回路２０２およびレーザドライバ回路２０８の遅延変動によるものであることができる。
【００１８】
ＣＷ  ＴｏＦシステムでは、送信機光出力の位相不安定性は、深度情報を導出するために、ＣＷ  ＴｏＦが位相復調に依存するため、深度誤差を直接もたらすことがある。同様に、位相安定性は、深度の精度が各光パルスの積分された光子の数、および受信機のシャッター信号に対する相対的な位相の安定性に関連する、パルスＴｏＦシステムにとって重要であり得る。例として、わずか６．７ピコ秒（ｐｓ）の位相誤差は、式
【００１９】
【数２】
2020187124.tif 000004
【００２０】
から導かれる１ミリメートル（ｍｍ）の深度誤差をもたらす可能性がある。ＴｏＦ送信機の設計中に光出力の位相不安定性に対処しない場合、ＴｏＦシステムは複雑でコストのかかる較正を実行して、ＰＶＴと経年変化の影響を軽減する必要がある場合がある。
【００２１】
いくつかのアプローチでは、ＴｏＦ送信機は、プログラム可能な光出力パルス幅を生成する際のマスタとして機能することができる。ＴｏＦ送信機は、光出力パルスを安定化するために、２つの追加の位相ロックループ（ＰＬＬ）およびレプリカ回路を導入することができるこのアプローチを使用すると、出力位相の不安定性を低減することができる。ただし、このアプローチの有効性はレプリカ回路のマッチングによって制限される可能性があり、かつ２つの追加のＰＬＬのためにかなりの面積と電力のオーバヘッドという代償を払うことになる。
【００２２】
本開示は、最小のオーバヘッドを有する自己安定化光出力位相を有するＴｏＦ送信機について記載し、送信機は、レーザパルスの位相および幅がマスタＴｏＦ受信器によって制御され得るという点でスレーブとして機能するか、またはレーザ制御パルスが同じチップまたはコンパニオンチップ上で生成されるマスタとして機能することができる。図３に示すように、ＴｏＦ送信機がスレーブとして機能し、かつＬＶＤＳを使用してレーザパルス制御信号を受信すると、本開示の技術は、図５に示すように、図３の受信経路およびプリドライバ回路を遅延ロックループ（ＤＬＬ）の一部に変換することができる。
【００２３】
図５は、本開示の様々な技術による、その信号チェーンにおいてＤＬＬを使用するＴｏＦ送信機の例を示す。ＴｏＦ送信機３００は、レーザパルス制御信号ＩＮＰおよびＩＮＭ、例えば、図１および図２のレーザパルス制御信号、を受信するための受信機回路３０２を含むことができる受信機３０２は、差動信号終端（ＤＦ−ＳＥ）変換回路３０４ならびにレベルシフタおよび／またはバッファ回路３０６を含むことができる。送信機３００は、コアレーザドライバ回路ＭＮ１、例えば、単一のＮ型またはＰ型ＦＥＴ、に結合されたプリドライバ回路３１０を有するレーザドライバ回路３０８を含むことができる。記載された技術を使用して、ＴｏＦ送信機３００は、基準信号の位相をフィードバック信号の位相に対してロックすることによって、自己安定化光出力位相を生成するように構成されたＤＬＬ回路を含むことができる。
【００２４】
図５に示すように、ＤＬＬ回路は、ＤＦ−ＳＥ回路３０４の出力に結合された位相検出回路３１２と、位相検出回路３１２の出力に結合されたチャージポンプ回路３１４と、チャージポンプ回路３１４の出力に結合されたレベルシフタおよび／またはバッファ回路３０６とを含むことができる。ＤＬＬ回路はさらに、レーザドライバ回路３０８のプリドライバ回路３１０を含むことができる。
【００２５】
いくつかの例示的な実装形態では、位相補正のためのデジタル技術を使用することができる。例えば、チャージポンプ回路を有するアナログＤＬＬの代わりにデジタルＤＬＬ技術を使用することができる。
【００２６】
いくつかの例示的な実装形態では、レベルシフタおよび／またはバッファ回路３０６は、ＰＶＴによってトリガされるどの遅延変動でも補償するように遅延調整可能であることができる。加えてまたは代替的に、レーザドライバ回路３０８のプリドライバ回路３１０は、ＰＶＴによってトリガされるどの遅延変動でも補償するように遅延調整可能であることができる。例えば、チャージポンプ回路３１４は、フィードバックループのＤＣゲインを非常に高くすることができ、フィードバック信号を入力信号と位置合わせするのを助けることができる。
【００２７】
図５に示すように、選択されたフィードバック信号３１８を位相検出器３１２に印加するために負のフィードバックループ３１６を含めることができ、位相検出器３１２は、選択されたフィードバック信号を基準入力信号と揃えることができる。選択されたフィードバック信号は、電気プロキシまたは光出力信号の表現とすることができる。負のフィードバックループ３１６を使用して、フィードバック信号３１８の位相、例えば、プロキシまたは光出力信号の表現を基準入力信号の位相に対してロックすることができる。いくつかの例示的な実装形態では、基準入力信号は、レーザパルス制御信号を含むことができる（例えば、ＩＮＰ、ＩＮＭ）。他の例示的な実装形態では、基準入力信号は、タイミング発生器信号を含むことができる。例えば、図５に示すように、タイミング発生器回路３２０は、受信機回路を介さずに、ＤＬＬ回路によって提供される遅延ロックループに直接基準入力信号を供給することができる。
【００２８】
いくつかの例示的な構成では、フィードバック信号３１８は、図５に示すように、レーザスイッチＭＮ１（ノード１）のドレインまたはレーザスイッチＭＮ１（ノード２）のゲートのような、レーザスイッチのノードからの電気信号であることができる。これら２つの信号のいずれも、レーザダイオードＬＤからの光出力信号のためのプロキシとすることができる。いくつかの例示的な構成では、フィードバック信号３１８は、図７に示す光受信経路からの出力電圧ＶＯＵＴであることができる。
【００２９】
これらの技術を使用して、例えば、ノード１またはノード２からの（または出力電圧ＶＯＵＴからの）信号の立ち上がりエッジは、位相検出器回路３１２に印加される基準入力信号の立ち上がりエッジと位置合わせされることができる。このようにして、フィードバック信号３１８の立ち上がりエッジおよび立ち下がりエッジの両方を、基準入力信号の立ち上がりエッジおよび立ち下がりエッジと各々位置合わせされることができる。位相検出器回路３１２に印加される基準入力信号は、受信機３０２に印加されるレーザパルス制御信号のシングルエンド信号であり、基準信号とすることができる。
【００３０】
エッジが揃っていない場合、位相検出器３１２は、フィードバックループを補正するための信号を出力することができる。これに応答して、レベルシフタおよび／またはバッファ回路３０６およびプリドライバ回路３１０のいずれかまたは両方の遅延を調整して、入力信号の立ち上がりエッジを、ノード１またはノード２からの（または出力電圧ＶＯＵＴからの）信号の立ち上がりエッジと位置合わせされるように調整することができる。エッジが揃っている場合、位相検出器３１２の出力は平均でゼロになり、かつフィードバックループ３１８はレベルシフタおよび／またはバッファ回路３０６ならびにプリドライバ回路３１０の予め設定された遅延で安定することができる。
【００３１】
図５に示す例示的な構成では、マルチプレクサ回路３２２は、両方のフィードバック信号を受信することができ、制御信号ＳＥＬは、２つのフィードバック信号のどちらを使用するかを選択することができる。制御信号は、例えば、ハードコードすることができ、またはユーザーが選択することができる。２つのフィードバック信号が示されているが、本開示は、２つのフィードバック信号に限定されない。他の構成では、２つ未満のフィードバック信号、または２つ以上のフィードバック信号、例えば、Ｎ個のフィードバック信号を使用することができる。
【００３２】
図６は、レーザパルス制御パルスおよび光出力パルスのタイミング図の別の例を示す。図５に示す実装形態をＤＬＬで使用することにより、光出力パルスは、レーザパルス制御入力または他の基準信号に対して位置合わせ、かつロックされることができる。
【００３３】
図７は、光受信経路の光感知回路の例である。光感知回路４００は、フォトダイオード４０２および増幅器４０４を含むことができる。トランスインピーダンスアンプ（ＴＩＡ）として示されているが、他の実装形態では、入力フォトダイオード電流を増幅するか、または電流エッジを検出するために閉ループ増幅器を使用する必要はない。フォトダイオード４０２に入射する反射光は、ＴＩＡ４０４によって出力電圧ＶＯＵＴに変換される電流を生成することができる。上記のように、いくつかの例示的な構成では、図５のフィードバック信号は、光受信経路からの出力電圧ＶＯＵＴとすることができる。
【００３４】
図５に示すような、コアレーザドライバのための単一スイッチの実装形態に加えて、コアレーザドライバの他の例を、図８および図９に示す。
【００３５】
図８は、本開示の様々な技術を実施するために使用することができるレプリカ経路を含むコアレーザドライバの例である。図８のレーザドライバ回路５００は、レーザダイオードＬＤに結合された第１のスイッチＭＮ１、例えば、単一のＮ型またはＰ型ＦＥＴを含むことができる。さらに、レーザドライバ回路５００は、負荷Ｚ、例えば、抵抗負荷またはダイオードに結合された第２のスイッチＭＮ２、例えば、Ｎ型またはＰ型ＦＥＴを含むレプリカ経路を含むことができる。第１および第２のスイッチＭＮ１、ＭＮ２は、それぞれの制御ノード、例えば、ゲート端子に印加される同じ制御信号５０２によって制御されることができるノード１信号、例えば、ＭＮ１のドレイン電圧、またはノード２信号、例えば、ＭＮ１のゲート電圧のどちらかは、ＤＬＬのためのフィードバック信号として機能することができる。
【００３６】
第１のスイッチＭＮ１がオンになると、レーザダイオードＬＤの応答は予測できず、ノード１にいくらかのリンギングをトリガする可能性がある。しかし、負荷Ｚを有するレプリカ経路は、負荷Ｚの応答が予測可能であるため、リンギングを被ることはない。
【００３７】
フィードバック経路のノード３信号、例えば、ＭＮ２のドレイン電圧は、ＤＬＬのためのフィードバック信号として機能することができ、第２のスイッチＭＮ２は、第１のスイッチＭＮ１と同期してスイッチングする。レプリカ経路はリンギングを被らないので、レプリカ経路のノード３信号を使用することにより、フィードバック信号の整合性を改善することができる。ノード１−３信号のいずれも、図５に示すフィードバック信号として用いることができる。
【００３８】
図９は、本開示の様々な技術を実施するために使用することができる差動対コアレーザドライバの例である。図９の差動対レーザドライバ回路６００は、レーザダイオードＬＤに結合された第１のスイッチＭＮ１、例えば、単一のＮ型またはＰ型ＦＥＴを含むことができる。さらに、レーザドライバ回路６００は、例えば、抵抗負荷またはダイオードのような負荷Ｚに結合された単一のＮ型またはＰ型ＦＥＴのような第２のスイッチＭＮ２を含む相補的な経路を含むことができ、第１および第２のスイッチＭＮ１、ＭＮ２は差動対を形成する。一方のスイッチがオンであるとき、他方のスイッチがオフであるように、第１のスイッチＭＮ１は、制御ノード、例えば、ゲート端子に印加される制御信号６０２Ａによって制御可能であり、かつ第２のスイッチＭＮ２は、相補的な制御信号６０２Ｂによって制御可能である。第１のスイッチＭＮ１と第２のスイッチＭＮ２の両方のソースは、接地に結合されることができる。ノード１信号、例えば、ＭＮ１のドレイン電圧、またはノード２信号、例えば、ＭＮ１のゲート電圧のどちらかは、ＤＬＬのためのフィードバック信号として機能することができる。
【００３９】
差動コアレーザドライバ６００は、共有電源および／または接地ノードに関連するどのインダクタンスでもプリチャージすることができる。第１のスイッチＭＮ１は、インダクタンスをプリチャージすることで、より早くオンにすることができる。ノード３信号、例えば、ＭＮ２のドレイン電圧、またはノード４信号、例えば、ＭＮ２のゲート電圧のどちらかは、ＤＬＬのためのフィードバック信号として機能することができる。したがって、ノード１−４信号のいずれも、図９に示すフィードバック信号として用いることができる。
【００４０】
図１０は、本開示の様々な技術を実施するために使用することができる電流源ベースのコアレーザドライバの例である。図１０の電流源ベースのレーザドライバ回路７００は、負荷Ｚ、例えば、抵抗負荷またはダイオードに結合された第１のスイッチＭＮ１、例えば、Ｎ型またはＰ型ＦＥＴを含むことができる。さらに、レーザドライバ回路７００は、レーザダイオードＬＤに結合された第２のスイッチＭＮ２、例えば、Ｎ型またはＰ型ＦＥＴを含むことができる。第１および第２のスイッチＭＮ１、ＭＮ２は、差動動作可能である。スイッチＭＮ１およびＭＮ２のソース端子は互いに結合され、テール電流源７０２に結合されることができる。
【００４１】
一方のスイッチがオンであるとき、他方のスイッチがオフであるように、第１のスイッチＭＮ１は、制御ノード、例えばゲート端子に印加される制御信号７０４Ａによって制御可能であり、かつ第２のスイッチＭＮ２は、相補的な制御信号７０４Ｂによって制御可能である。
【００４２】
ノード１信号、例えば、ＭＮ１のドレイン電圧、またはノード２信号、例えば、ＭＮ１のゲート電圧のどちらかは、ＤＬＬのためのフィードバック信号として機能することができる。そして、ノード３信号、例えば、ＭＮ２のドレイン電圧、またはノード４信号、例えば、ＭＮ２のゲート電圧のどちらかは、ＤＬＬのためのフィードバック信号として機能することができる。したがって、ノード１−４信号のいずれも、図５に示すフィードバック信号として用いることができる。
【００４３】
電源を電流源７０２で分離することにより、回路７００は、改善されたコモンモード除去を提供することができる。さらに、電流源７０２は、回路７００の電流レベルを有利に規定することができる。
【００４４】
図５に示す回路では、ＤＦ−ＳＥ回路３０４はループの外側にある。したがって、ＤＦ−ＳＥ回路３０４に関連する遅延変動は、ＤＬＬ回路によって形成される遅延ロックループによって補償されない。同様に、図７の光受信回路からのフィードバック信号を図５のＤＬＬを実施するために用いる場合、トランスインピーダンスアンプ（ＴＩＡ）４０４の遅延変動はループ外である。さらに、ＴｏＦ受信機側からのレーザパルス制御信号の遅延変動も深度誤差の原因となる可能性がある。レプリカ回路を使用することにより、これらの残りの遅延変動は、以下の図１１に示すように、第１の順序に相殺することができる。レプリカ回路は、回路のコピーまたは縮尺版とすることができる。
【００４５】
図１１は、本開示の様々な技術による、ＤＬＬおよび任意のレプリカ回路を使用するＴｏＦ送信機８００の例を示す。図５の構成要素と同様の図１１の構成要素は、同様の参照番号でラベル付けされており、簡潔にするために、再度説明しない。
【００４６】
図１１のＤＬＬ回路は、ＤＦ−ＳＥ変換ブロック３０４に続いて、受信経路の入力側に位相検出回路３１２およびチャージポンプ回路３１４を含むことができる。ＤＬＬ回路は、レベルシフタおよび／またはバッファ回路３０６ならびにレーザドライバ回路３０８のプリドライバ回路３１０をさらに含むことができる。
【００４７】
図１１に見られるように、回路８００は、ＤＦ−ＳＥ回路３０４と位相検出器回路３１２との間に結合された任意の光フィードバックＴＩＡレプリカ回路８０２を含むことができ、この位相検出器回路３１２は、図７の光受信回路からのフィードバック信号を使用する構成における任意の遅延変動を相殺するための遅延を加えることができる。図７の光受信回路からのフィードバック信号を使用しない構成の場合、存在する場合には、光フィードバックＴＩＡレプリカ回路をバイパスすることができる（図示せず）。任意の光フィードバックＴＩＡレプリカ回路８０２は、ＤＬＬ回路の外部にあると考えることができる。
【００４８】
必要に応じて、ＤＦ−ＳＥ回路３０４に関連する遅延変動を考慮するために、図１１の回路は、フィードバックループ３１６内に位置付けられたＤＦ−ＳＥレプリカ回路８０４を含むことができ、したがって、ＤＬＬ回路の内部にあると見なすことができる。
【００４９】
必要に応じて、ＴｏＦ受信機、例えば、図１の受信機１０４、からのレーザパルス制御信号の遅延変動を考慮するために、回路８００は、受信機クロック遅延レプリカ回路８０６を含むことができ、したがってＤＬＬ回路の内部にあると見なすことができる。
【００５０】
１つ以上の任意のレプリカ回路を追加することにより、レーザダイオードの光出力のプロキシと考えることができる入力信号およびフィードバック信号を揃えることができる。
【００５１】
この技術は、ＴｏＦ送信機にＬＶＤＳレシーバを使用して上で説明されたが、必ずしもそれを使用する必要はない。むしろ、いくつかの例示的な実装形態では、相補型金属酸化膜半導体（ＣＭＯＳ）受信機を有するＴｏＦ送信機を使用することができる。
【００５２】
図１２は、本開示の様々な技術による、ＤＬＬを使用するＴｏＦ送信機９００の別の例を示す。図５の構成要素と同様の図１２の構成要素は、同様の参照番号でラベル付けされており、簡潔にするために、再度説明しない。図１２のＤＬＬ回路は、任意のＤＦ−ＳＥ変換ブロック３０４に続いて、受信経路の入力側に位相検出回路３１２およびチャージポンプ回路３１４を含むことができる。ＤＬＬ回路は、レベルシフタおよび／またはバッファ回路３０６ならびにレーザドライバ回路３０８のプリドライバ回路３１０をさらに含むことができる。
【００５３】
送信機回路９００は、ＬＶＤＳ受信機回路の代わりにＣＭＯＳ受信機回路９０２を含むことができる。レーザドライバ３０８は、コアレーザドライバ回路ＭＮ１、例えば、Ｎ型またはＰ型ＦＥＴに結合されたプリドライバ回路３１０を含むことができる。記載された技術を使用して、ＴｏＦ送信機９００は、自己安定化光出力位相を含むことができる。受信機９０２の入力は、任意の差動信号終端（ＤＦ−ＳＥ）変換回路３０４によって示すように、シングルエンドまたは差動のどちらでもよい。
【００５４】
注釈
本明細書に記載されている非限定的な態様または例のそれぞれは、それ自体で成り立つ場合もあれば、または様々な順列で組み合わされるか、もしくは１つ以上の他の例と組み合わせる場合もある。
【００５５】
上記の詳細な説明は、詳細な説明の一部を形成する添付図面の参照を含む。図面は、実例として、本発明を実施することができる特定の実施形態を示す。これらの実施形態は、本明細書では「例」とも呼ばれる。そのような例は、図示または記載されたものに加えて要素を含むことができる。しかし、本発明者らは、図示または記載された要素のみが提供される例も想到する。さらに、本発明者らはまた、特定の例（またはその１つ以上の態様）に関して、または本明細書に示されたまたは記載された他の例（またはその１つ以上の態様）に関してのいずれかで示されたまたは記載されたそれらの要素（またはその１つ以上の態様）の任意の組合せまたは順列を使用する例も想到する。
【００５６】
この文書と参照により組み込まれる任意の文書との間に不整合な使用法がある場合には、この文書における使用法が制御する。
【００５７】
この文書では、「ａ」または「ａｎ」という用語は、特許文書で一般的であるように、「少なくとも１つ」または「１つ以上」の他の例または使用法とは関係なく、１つまたは１つ以上を含むように使用される。この文書では、「または」という用語は、特に指定のない限り、「ＡまたはＢ」が「ＡであるがＢではない」、「ＢであるがＡではない」、および「ＡおよびＢ」を含むように、非排他的な「または」を指すために使用される。この文書では、「含む」および「で」という用語は、「備える」および「そこで」というそれぞれの用語の平易な英語の同等語として使用される。また、以下の特許請求の範囲において、「含む」および「備える」という用語は制限のないものであり、すなわち、請求項でそのような用語の後に列挙されたものに加えて、要素を含むシステム、装置、物品、組成物、製剤、またはプロセスは、依然としてその請求項の範囲内にあると考えられる。さらに、以下の請求項では、「第１」、「第２」、および「第３」などの用語、は単にラベルとして使用され、その対象に数値的な要件を課すことを意図するものではない。
【００５８】
本明細書に記載される方法の例は、少なくとも部分的に機械またはコンピュータに実装することができる。いくつかの例は、上記の例の方法を実行するために電子デバイスを構成するように動作可能な命令でコード化されたコンピュータ可読媒体または機械可読媒体を含むことができる。そのような方法の実施は、マイクロコード、アセンブリ言語コード、高水準の言語コードなどのコードを含むことができる。そのようなコードは、様々な方法を実行するためのコンピュータ可読命令を含むことができる。コードは、コンピュータプログラム製品の一部を形成することができる。さらに、一例では、コードは、実行中または他の時点などで、１つ以上の揮発性、非一時的または不揮発性の有形のコンピュータ可読媒体に有形に記憶することができる。これらの有形のコンピュータ可読媒体の例は、ハードディスク、リムーバブル磁気ディスク、リムーバブル光ディスク（例えば、コンパクトディスクおよびデジタルビデオディスク）、磁気カセット、メモリカードまたはスティック、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）などを含むが、これらに限定されない。
【００５９】
上記の説明は例示的なものであり、限定的なものではない。例えば、上記の例（またはその１つ以上の態様）を互いに組み合わせて使用することができる。当業者であれば、上記の説明を検討することにより、他の実施形態を使用することができる。要約は、読者が技術的開示の性質を迅速に確認することを可能にするために、３７Ｃ．Ｆ．Ｒ§１．７２（ｂ）に準拠して提供される。要約は、特許請求の範囲または意味を解釈または限定するために使用されないということを理解した上で提出される。また、上記の発明を実施するための形態では、開示を簡素化するために、さまざまな特徴をグループ化してまとめることができるこれは、特許請求されていない開示された特徴がいずれかの請求項に不可欠であることを意図するものとして解釈されるべきではない。むしろ、発明の主題は、特定の開示された実施形態のすべての特徴にない場合がある。したがって、以下の特許請求の範囲は、例または実施形態として詳細な説明に組み込まれ、各請求項は別個の実施形態としてそれ自体で成り立ち、かつそのような実施形態は、様々な組み合わせまたは順列で互いに組み合わせることができることが考えられる。本発明の範囲は、添付の特許請求の範囲を参照して、そのような特許請求の範囲が権利を与えられる均等物の全範囲とともに決定されるべきである。
【符号の説明】
【００６０】
１００  ＴｏＦセンサ
１０２  送信機回路
１０４  受信機回路
１０６  レーザダイオード
１０８  レーザドライバ
１１２  光出力
【図１】
2020187124.tif 000005
【図２】
2020187124.tif 000006
【図３】
2020187124.tif 000007
【図４】
2020187124.tif 000008
【図５】
2020187124.tif 000009
【図６】
2020187124.tif 000010
【図７】
2020187124.tif 000011
【図８】
2020187124.tif 000012
【図９】
2020187124.tif 000013
【図１０】
2020187124.tif 000014
【図１１】
2020187124.tif 000015
【図１２】
2020187124.tif 000016
【外国語明細書】
2020187124000001.pdf