(57)【要約】【課題】大きな耐電圧を有するトランジスタの使用を不要とし、大きな信号強度と広い周波数帯域と高い線形性とを両立させる。【解決手段】線形増幅器は、入力された差動信号を増幅するプリアンプ１と、プリアンプ１の出力信号を増幅するポストアンプ２と、ポストアンプ２の出力信号の振幅を検出して、検出した振幅に応じた電圧Ｖｄｔを出力する振幅検出器３と、振幅検出器３の出力電圧Ｖｄｔが参照電圧Ｖｒｅｆ以下の場合、プリアンプ１のテール電流を一定値とし、振幅検出器３の出力電圧Ｖｄｔが参照電圧Ｖｒｅｆより大きい場合、テール電流を減らして振幅検出器３の出力電圧Ｖｄｔと参照電圧Ｖｒｅｆとが等しくなるように、プリアンプ１のテール電流源１０を制御する比較器４とを備える。【選択図】  図１
2020072321.tif 000002
【特許請求の範囲】
【請求項１】
入力された電気信号を増幅するプリアンプと、
このプリアンプの出力信号を増幅するポストアンプと、
このポストアンプの出力信号の振幅を検出して、検出した振幅に応じた電圧を出力する振幅検出器と、
この振幅検出器の出力電圧が参照電圧以下の場合、前記プリアンプのテール電流を一定値とし、前記振幅検出器の出力電圧が前記参照電圧より大きい場合、前記テール電流を減らして前記振幅検出器の出力電圧と前記参照電圧とが等しくなるように、前記プリアンプのテール電流源を制御する比較器とを備えることを特徴とする線形増幅器。
【請求項２】
請求項１記載の線形増幅器において、
前記プリアンプのテール電流源は、
エミッタ接地またはソース接地され、コレクタ端子またはドレイン端子が前記プリアンプの増幅トランジスタに接続された第１のトランジスタと、
ゲート端子が前記比較器の出力端子に接続され、ドレイン端子とソース端子のうちの一方に一定のバイアス電圧が入力され、ドレイン端子とソース端子のうちの他方が前記第１のトランジスタのベース端子またはゲート端子に接続された第２のトランジスタとから構成されることを特徴とする線形増幅器。
【請求項３】
請求項１記載の線形増幅器において、
前記プリアンプのテール電流源は、
ベース端子またはゲート端子に一定のバイアス電圧が入力され、コレクタ端子またはドレイン端子が前記プリアンプの増幅トランジスタに接続された第１のトランジスタと、
ゲート端子が前記比較器の出力端子に接続され、ドレイン端子とソース端子のうちの一方が前記第１のトランジスタのエミッタ端子またはソース端子に接続され、ドレイン端子とソース端子のうちの他方が接地された第２のトランジスタとから構成されることを特徴とする線形増幅器。
【請求項４】
請求項１乃至３のいずれか１項に記載の線形増幅器において、
前記比較器は、反転入力端子に前記振幅検出器の出力電圧が入力され、非反転入力端子に前記参照電圧が入力されたオペアンプから構成されることを特徴とする線形増幅器。
【請求項５】
請求項１乃至３のいずれか１項に記載の線形増幅器において、
前記比較器は、
非反転入力端子に前記参照電圧が入力されたオペアンプと、
一端が前記振幅検出器の出力端子に接続され、他端が前記オペアンプの反転入力端子に接続された抵抗と、
一端が前記オペアンプの反転入力端子に接続され、他端が前記オペアンプの出力端子に接続された容量とから構成されることを特徴とする線形増幅器。
【請求項６】
請求項１乃至５のいずれか１項に記載の線形増幅器において、
前記ポストアンプは、カスコード型の差動アンプであることを特徴とする線形増幅器。
【請求項７】
請求項１乃至６のいずれか１項に記載の線形増幅器において、
前記プリアンプは、
ベース端子またはゲート端子に差動信号が入力され、増幅した差動信号をコレクタ端子またはドレイン端子から出力する差動構成の増幅トランジスタと、
電源電圧と前記差動構成の増幅トランジスタのコレクタ端子またはドレイン端子との間に設けられた２つの負荷抵抗と、
前記差動構成の増幅トランジスタに電流を供給する前記テール電流源とを少なくとも備えることを特徴とする線形増幅器。
【請求項８】
請求項７記載の線形増幅器において、
前記プリアンプの出力の直流電圧動作点が一定になるように、前記プリアンプの負荷抵抗から電流を引き抜くオートオフセット電圧コントロール回路をさらに備えることを特徴とする線形増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気信号を線形増幅して出力する線形増幅器の回路構成に係り、特に増幅器の耐圧限界に近い大きな出力信号強度まで高い線形性を維持することが可能な線形増幅器に関するものである。
【背景技術】
【０００２】
例えば光通信用の送信器に用いられる変調器ドライバ回路は、光送信器内の光変調器を駆動するために用いられ、送信する電気信号の振幅強度を光変調器の駆動が可能なレベルまで増幅する役割を果たす。一般的に変調器ドライバ回路は、光信号のシグナル−ノイズ比（Ｓ／Ｎ比）、シンボルレート、および多値度を高めるために、その出力信号に大きな信号強度、広い周波数帯域、および高い線形性を有することが望まれる。
【０００３】
従来の変調器ドライバの回路例を図１４（Ａ）に示し、変調器ドライバの入力振幅に対する出力振幅の応答例を図１４（Ｂ）に示す。図１４（Ａ）に示すように、変調器ドライバはポストアンプ１００からなる。
このような変調器ドライバにおいては、一般的に出力振幅が小さな領域では線形性が高く、リミット出力に近づくと非線形性が急激に強くなる。したがって、高い線形性を有した出力信号を得るためには、リミット出力よりも信号出力を下げた領域を用いる。例えば高い線形性を保つためにリミット出力の約７０％の出力振幅領域で動作させる例が報告されている（非特許文献１参照）。
【０００４】
上記のように、必要な線形信号強度を担保するために、１．４倍程度（≒１００／７０）大きなリミット出力が可能な回路が必要である。大きな信号出力が可能な回路を実現するためには、より高い耐電圧を有するトランジスタが必要となるが、一般的にトランジスタの耐電圧性能と最大動作周波数性能とはトレードオフの関係が有るため、大きな信号強度と広い周波数帯域と高い線形性とを両立させることが可能な回路の実現が難しいという課題があった。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】M.Nagatani et al.，“A 3-Vppd 730-mW Linear Driver IC Using InP HBT for Advanced Optical Modulations”，2013 IEEE Compound Semiconductor Integrated Circuit Symposium
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記課題を解決するためになされたもので、大きな耐電圧を有するトランジスタの使用を不要とし、大きな信号強度と広い周波数帯域と高い線形性とを両立させることができる線形増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の線形増幅器は、入力された電気信号を増幅するプリアンプと、このプリアンプの出力信号を増幅するポストアンプと、このポストアンプの出力信号の振幅を検出して、検出した振幅に応じた電圧を出力する振幅検出器と、この振幅検出器の出力電圧が参照電圧以下の場合、前記プリアンプのテール電流を一定値とし、前記振幅検出器の出力電圧が前記参照電圧より大きい場合、前記テール電流を減らして前記振幅検出器の出力電圧と前記参照電圧とが等しくなるように、前記プリアンプのテール電流源を制御する比較器とを備えることを特徴とするものである。
【０００８】
また、本発明の線形増幅器の１構成例において、前記プリアンプのテール電流源は、エミッタ接地またはソース接地され、コレクタ端子またはドレイン端子が前記プリアンプの増幅トランジスタに接続された第１のトランジスタと、ゲート端子が前記比較器の出力端子に接続され、ドレイン端子とソース端子のうちの一方に一定のバイアス電圧が入力され、ドレイン端子とソース端子のうちの他方が前記第１のトランジスタのベース端子またはゲート端子に接続された第２のトランジスタとから構成されることを特徴とするものである。
また、本発明の線形増幅器の１構成例において、前記プリアンプのテール電流源は、ベース端子またはゲート端子に一定のバイアス電圧が入力され、コレクタ端子またはドレイン端子が前記プリアンプの増幅トランジスタに接続された第１のトランジスタと、ゲート端子が前記比較器の出力端子に接続され、ドレイン端子とソース端子のうちの一方が前記第１のトランジスタのエミッタ端子またはソース端子に接続され、ドレイン端子とソース端子のうちの他方が接地された第２のトランジスタとから構成されることを特徴とするものである。
【０００９】
また、本発明の線形増幅器の１構成例において、前記比較器は、反転入力端子に前記振幅検出器の出力電圧が入力され、非反転入力端子に前記参照電圧が入力されたオペアンプから構成されることを特徴とするものである。
また、本発明の線形増幅器の１構成例において、前記比較器は、非反転入力端子に前記参照電圧が入力されたオペアンプと、一端が前記振幅検出器の出力端子に接続され、他端が前記オペアンプの反転入力端子に接続された抵抗と、一端が前記オペアンプの反転入力端子に接続され、他端が前記オペアンプの出力端子に接続された容量とから構成されることを特徴とするものである。
【００１０】
また、本発明の線形増幅器の１構成例において、前記ポストアンプは、カスコード型の差動アンプであることを特徴とするものである。
また、本発明の線形増幅器の１構成例において、前記プリアンプは、ベース端子またはゲート端子に差動信号が入力され、増幅した差動信号をコレクタ端子またはドレイン端子から出力する差動構成の増幅トランジスタと、電源電圧と前記差動構成の増幅トランジスタのコレクタ端子またはドレイン端子との間に設けられた２つの負荷抵抗と、前記差動構成の増幅トランジスタに電流を供給する前記テール電流源とを少なくとも備えることを特徴とするものである。
また、本発明の線形増幅器の１構成例は、前記プリアンプの出力の直流電圧動作点が一定になるように、前記プリアンプの負荷抵抗から電流を引き抜くオートオフセット電圧コントロール回路をさらに備えることを特徴とするものである。
【発明の効果】
【００１１】
本発明によれば、振幅検出器と比較器とを設けることにより、線形増幅器においてリミット出力までを考慮した大きな耐電圧を有するトランジスタの使用を不要とし、大きな信号強度と広い周波数帯域と高い線形性とを両立させることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の第１の実施例に係る線形増幅器の構成例を示すブロック図である。
【図２】図２は、本発明の第１の実施例に係る線形増幅器の比較器およびテール電流源の構成例を示す図である。
【図３】図３は、本発明の第１の実施例に係る線形増幅器の比較器およびテール電流源の別の構成例を示す図である。
【図４】図４は、本発明の第１の実施例に係る線形増幅器のプリアンプの構成例を示す回路図である。
【図５】図５は、本発明の第１の実施例に係る線形増幅器のポストアンプの構成例を示す回路図である。
【図６】図６は、本発明の第１の実施例に係る線形増幅器の振幅検出器の構成例を示す回路図である。
【図７】図７は、本発明の第２の実施例に係る線形増幅器の構成例を示すブロック図である。
【図８】図８は、本発明の第２の実施例に係る線形増幅器の別の構成例を示すブロック図である。
【図９】図９は、本発明の第２の実施例に係る線形増幅器および従来の線形増幅器の入力振幅に対する出力振幅の特性を回路シミュレーションにより計算した結果を示す図である。
【図１０】図１０は、本発明の第２の実施例に係る線形増幅器および従来の線形増幅器の出力振幅に対する全高調波歪の特性を回路シミュレーションにより計算した結果を示す図である。
【図１１】図１１は、本発明の第３の実施例に係る線形増幅器の構成例を示すブロック図である。
【図１２】図１２は、本発明の第３の実施例に係る線形増幅器のプリアンプとＡＯＣ回路の構成例を示す回路図である。
【図１３】図１３は、本発明の第３の実施例に係る線形増幅器のポストアンプの別の構成例を示す回路図である。
【図１４】図１４は、従来の変調器ドライバの回路例と変調器ドライバの入力振幅に対する出力振幅の応答例とを示す図である。
【発明を実施するための形態】
【００１３】
［第１の実施例］
以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例に係る線形増幅器の構成例を示すブロック図である。線形増幅器は、図示しない光変調器を駆動するための電気信号（差動信号）を増幅するプリアンプ１と、プリアンプ１の出力信号を増幅するポストアンプ２と、ポストアンプ２の出力信号の振幅を検出して、検出した振幅に応じた電圧を出力する振幅検出器３と、振幅検出器３の出力電圧が参照電圧以下の場合、プリアンプ１のテール電流を一定値とし、振幅検出器３の出力電圧が参照電圧より大きい場合、テール電流を減らして振幅検出器３の出力電圧と参照電圧とが等しくなるように、プリアンプ１のテール電流源１０を制御する比較器４とを備えている。
【００１４】
本実施例では、振幅検出器３は、ポストアンプ２の出力振幅を検出する。比較器４は、振幅検出器３から出力された検出電圧Ｖｄｔを参照電圧Ｖｒｅｆと比較し、Ｖｄｔ＞Ｖｒｅｆ、すなわち検出電圧Ｖｄｔが参照電圧Ｖｒｅｆより大きい場合、プリアンプ１に流れる電流を低減して、Ｖｄｔ≒Ｖｒｅｆ、すなわち検出電圧Ｖｄｔと参照電圧Ｖｒｅｆとが概ね等しくなるように、テール電流源１０を制御する。
【００１５】
比較器４およびテール電流源１０の具体的な構成例を図２、図３に示す。図２、図３の例では、比較器４としてオペアンプＡ４０を用いている。また、図２の例では、テール電流源１０を、コレクタ端子がプリアンプ１の増幅トランジスタ（不図示）に接続され、エミッタ端子が接地されたバイポーラトランジスタ（以下、トランジスタとする）Ｑ１００と、ゲート端子が比較器４の出力端子に接続され、ドレイン端子とソース端子のうちの一方に一定のバイアス電圧Ｖｂｉａｓ１０が入力され、ドレイン端子とソース端子のうちの他方がトランジスタＱ１００のベース端子に接続された電界効果トランジスタ（以下、ＦＥＴとする）Ｑ１０１とから構成している。
【００１６】
一方、図３の例では、テール電流源１０を、ベース端子に一定のバイアス電圧Ｖｂｉａｓ１０が入力され、コレクタ端子がプリアンプ１の増幅トランジスタ（不図示）に接続されたトランジスタＱ１０２と、ゲート端子が比較器４の出力端子に接続され、ドレイン端子とソース端子のうちの一方がトランジスタＱ１０２のエミッタ端子に接続され、ドレイン端子とソース端子のうちの他方が接地されたＦＥＴＱ１０３とから構成している。
【００１７】
振幅検出器３としては、ポストアンプ２の出力振幅が増加すれば出力電圧Ｖｄｔが増加するタイプの振幅検出器３であれば良い。振幅検出器３の検出電圧Ｖｄｔが参照電圧Ｖｒｅｆよりも小さくなるような振幅の差動信号がポストアンプ２から出力されている場合、比較器４からはＨｉｇｈ電圧（最大出力電圧）が常に出力され、ＦＥＴＱ１０１，Ｑ１０３のドレイン−ソース間の抵抗値は小さな値となり、プリアンプ１に流れる電流が大きい状態が維持される。
【００１８】
一方で、プリアンプ１に入力される差動信号の振幅が増加し、振幅検出器３の出力電圧Ｖｄｔが参照電圧Ｖｒｅｆを超えると、比較器４の出力電圧が低下し、プリアンプ１を流れる電流が減少する。そのため、プリアンプ１の利得が低下し、ポストアンプ２の出力振幅は低下する。ここで、比較器４を構成するオペアンプＡ４０の利得が充分大きければ、Ｖｄｔ≒Ｖｒｅｆとなるまでポストアンプ２の出力振幅は低下する。
【００１９】
すなわち、本実施例の線形増幅器では、振幅検出器３の出力電圧Ｖｄｔが参照電圧Ｖｒｅｆ以下となるような出力振幅範囲では、オペアンプＡ４０からはＨｉｇｈ電圧が出力され続け、プリアンプ１には予め定められた一定の電流が流れ続け、プリアンプ１およびポストアンプ２は一定の利得Ａを有する増幅器として機能する。この場合、プリアンプ１に入力される差動信号の入力振幅をＶｉｎ、ポストアンプ２から出力される差動信号の出力振幅をＶｏｕｔとすると、Ｖｉｎ×Ａ≒Ｖｏｕｔが成り立つ。
【００２０】
ここで、振幅検出器３からの出力電圧Ｖｄｔが参照電圧Ｖｒｅｆと同程度になるときの出力振幅ＶｏｕｔをＶｏｕｔ＿ｌｉｍｉｔと定める。Ｖｉｎ×Ａ＞Ｖｏｕｔ＿ｌｉｍｉｔとなる差動信号がプリアンプ１に入力されると、プリアンプ１を流れる電流が減少し、ポストアンプ２から出力される差動信号の振幅はＶｏｕｔ＿ｌｉｍｉｔ程度に維持される。
【００２１】
Ｖｏｕｔ＿ｌｉｍｉｔがポストアンプ２で必要な線形性が保てる出力振幅程度になるように参照電圧Ｖｒｅｆの値を設定することで、本実施例の線形増幅器では、ポストアンプ２において、図１４（Ｂ）に示したリミット出力までの動作を想定する必要が無くなる。したがって、本実施例では、出力振幅がＶｏｕｔ＿ｌｉｍｉｔ以下のときにポストアンプ２の各トランジスタが耐電圧の範囲内で動作するように設計すれば良く、例えばポストアンプ２において回路構成やトランジスタパラメタ、材料が同じ条件化において、従来よりも大きな線形出力強度を実現できる。
【００２２】
図４は本実施例のプリアンプ１の構成例を示す回路図、図５は本実施例のポストアンプ２の構成例を示す回路図である。プリアンプ１は、ベース端子に一定のバイアス電圧Ｖｂｉａｓ１１（Ｖｂｉａｓ１１＞Ｖｂｉａｓ１０）が入力されたトランジスタＱ１０，Ｑ１１と、ベース端子が線形増幅器の信号入力端子ＩＮＰ，ＩＮＮ（プリアンプ１の信号入力端子）に接続され、コレクタ端子がトランジスタＱ１０，Ｑ１１のエミッタ端子に接続された増幅トランジスタＱ１２，Ｑ１３と、コレクタ端子がトランジスタＱ１２，Ｑ１３のエミッタ端子に接続されたトランジスタＱ１４，Ｑ１５と、ゲート端子が比較器４の出力端子に接続され、ドレイン端子に一定のバイアス電圧Ｖｂｉａｓ１０が入力され、ソース端子がトランジスタＱ１４，Ｑ１５のベース端子に接続されたＦＥＴＱ１６と、ベース端子がトランジスタＱ１１，Ｑ１０のコレクタ端子に接続され、エミッタ端子がプリアンプ１の信号出力端子ＯＵＴＰ１，ＯＵＴＮ１に接続されたトランジスタＱ１７，１８と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ１０，Ｑ１１のコレクタ端子に接続された抵抗Ｒ１０，Ｒ１１（負荷抵抗）と、一端がトランジスタＱ１２のエミッタ端子およびトランジスタＱ１４のコレクタ端子に接続され、他端がトランジスタＱ１３のエミッタ端子およびトランジスタＱ１５のコレクタ端子に接続された抵抗Ｒ１２と、一端がトランジスタＱ１４，Ｑ１５のエミッタ端子に接続され、他端が接地された抵抗Ｒ１３，Ｒ１４と、一端がトランジスタＱ１７，Ｑ１８のエミッタ端子に接続され、他端が接地された電流源ＩＳ１０，ＩＳ１１とから構成される。
【００２３】
トランジスタＱ１４，Ｑ１５とＦＥＴ１６と抵抗Ｒ１３，Ｒ１４とは、テール電流源１０を構成している。トランジスタＱ１４，Ｑ１５は図２のトランジスタＱ１００に相当し、ＦＥＴ１６は図２のＦＥＴＱ１０１に相当する。
【００２４】
なお、Ｑ１６を取り除いて、トランジスタＱ１４，Ｑ１５のベース端子にバイアス電圧Ｖｂｉａｓ１０を入力し、抵抗Ｒ１３，Ｒ１４の代わりにトランジスタＱ１４，Ｑ１５のエミッタ端子と接地電圧との間に、図３に示したＦＥＴＱ１０３を設けるようにしてもよい。
【００２５】
ポストアンプ２は、ベース端子に一定のバイアス電圧Ｖｂｉａｓ２０が入力され、コレクタ端子が線形増幅器の信号出力端子ＯＵＴＰ，ＯＵＴＮ（ポストアンプ２の信号出力端子）に接続されたトランジスタＱ２０，Ｑ２１と、ベース端子がポストアンプ２の信号入力端子ＩＮＰ２，ＩＮＮ２に接続され、コレクタ端子がトランジスタＱ２０，Ｑ２１のエミッタ端子に接続された増幅トランジスタＱ２２，Ｑ２３と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ２０，Ｑ２１のコレクタ端子に接続された抵抗Ｒ２０，Ｒ２１と、一端がトランジスタＱ２２のエミッタ端子に接続され、他端がトランジスタＱ２３のエミッタ端子に接続された抵抗Ｒ２２と、一端がトランジスタＱ２２，Ｑ２３のエミッタ端子に接続され、他端が接地された電流源ＩＳ２０，ＩＳ２１とから構成される。
【００２６】
プリアンプ１はテール電流源１０を備えたカスコード型の差動アンプであり、同様にポストアンプ２はテール電流源（電流源ＩＳ２０，ＩＳ２１）を備えたカスコード型の差動アンプである。プリアンプ１については、出力信号の直流動作点をポストアンプ２の信号入力端子ＩＮＰ２，ＩＮＮ２で許容できる電圧範囲に落とすためのエミッタフォロワ（トランジスタＱ１７，Ｑ１８と電流源ＩＳ１０，ＩＳ１１）を備えている。
【００２７】
プリアンプ１、ポストアンプ２でそれぞれ信号増幅を行うため、回路内で最も大きな振幅の信号を扱うのはポストアンプ２の信号出力端子ＯＵＴＰ，ＯＵＴＮである。そのため、それらの端子ＯＵＴＰ，ＯＵＴＮに接続されるトランジスタＱ２０，Ｑ２１の耐電圧が、大きな信号振幅を出力させる上での律速要因となる。また、高速動作向けのバイポーラトランジスタでは、一般的にコレクタ−エミッタ間の耐電圧がコレクタ−ベース間の耐電圧やエミッタ−ベース間の耐電圧より小さくなる。
【００２８】
単に出力信号の振幅を低減させるためであれば、比較器４の出力によって制御する電流源をポストアンプ２の電流源としても良いが、ポストアンプ２の電流源の電流値を低下させると、ポストアンプ２の信号出力端子ＯＵＴＰ，ＯＵＴＮの直流動作点が高くなり、トランジスタＱ２０，Ｑ２１のコレクタ電位が上昇する。トランジスタＱ２０，Ｑ２１のエミッタ端子電位は、ベース端子に印加される電位から閾値とオーバードライブ電圧の分だけ低下した電位となる。このため、ポストアンプ２の電流源の電流が減ることによって、僅かにエミッタ端子電位は上昇するものの、実際はコレクタ電位の上昇分が支配的であるために、トランジスタＱ２０，Ｑ２１のコレクタ−エミッタ間電圧は上昇する方向、すなわちトランジスタＱ２０，Ｑ２１の耐電圧を超えてしまう方向に変動する。
【００２９】
本実施例では、ポストアンプ２の信号出力端子ＯＵＴＰ，ＯＵＴＮの直流動作点を一定に保ちながら出力振幅を抑制することが重要であり、そのためにプリアンプ１のテール電流源１０を制御している。なお、本実施例では、ポストアンプ２の直前に接続されるプリアンプ１のテール電流源１０を制御する例について説明しているが、更にプリアンプ１の前段にもアンプが備わる場合、その前段アンプの電流源を比較器４の出力で制御することも可能である。
【００３０】
また、電流源を制御する以外にもプリアンプの利得を低下させる回路機構は存在するが、その多くがプリアンプ内の信号線のどこかにトランジスタ等の素子を余分に接続することが必要であり、このような素子の寄生容量成分によってアンプ全体の信号通過帯域が劣化する。
【００３１】
本実施例のように、プリアンプ１のテール電流源１０を構成するトランジスタ（Ｑ１４，Ｑ１５，Ｑ１００，Ｑ１０２）のベース端子あるいはエミッタ端子に可変抵抗の役割をなすＦＥＴ（Ｑ１６，Ｑ１０１，Ｑ１０３）を挿入する方法であれば、図２〜図４のいずれの例であっても信号が通過する配線ではなく、直流のバイアス電位やＧＮＤ電位を与える端子にＦＥＴを追加していることになるため、追加したＦＥＴの寄生容量成分によって、線形増幅器全体の信号通過帯域が劣化することはない。
【００３２】
また、図４や図５の例では、カスコード型の差動アンプの例を示したが、本実施例ではプリアンプ１に、比較器４出力によって制御されるテール電流源が備わっていれば良く、図４や図５の例に限らず、通常の差動アンプなどの回路にも本発明を適用できることは明らかである。
【００３３】
図６に、差動信号の振幅を検出する振幅検出器３の一例を示す。振幅検出器３は、ベース端子が振幅検出器３の信号入力端子ＩＮＰ３，ＩＮＮ３（線形増幅器の信号出力端子ＯＵＴＰ，ＯＵＴＮ）に接続され、コレクタ端子が電源電圧ＶＣＣに接続されたトランジスタＱ３０，Ｑ３１と、コレクタ端子が電源電圧ＶＣＣに接続されたトランジスタＱ３２，Ｑ３３と、オペアンプＡ３０と、一端が信号入力端子ＩＮＰ３に接続され、他端がトランジスタＱ３２，Ｑ３３のベース端子に接続された抵抗Ｒ３０と、一端が信号入力端子ＩＮＮ３に接続され、他端がトランジスタＱ３２，Ｑ３３のベース端子に接続された抵抗Ｒ３１と、一端がトランジスタＱ３０，Ｑ３１のエミッタ端子に接続され、他端が電源電圧ＶＥＥ（接地電圧）に接続された抵抗Ｒ３２と、一端がトランジスタＱ３２，Ｑ３３のエミッタ端子に接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ３３と、一端がトランジスタＱ３０，Ｑ３１のエミッタ端子に接続され、他端がオペアンプＡ３０の反転入力端子に接続された抵抗Ｒ３４と、一端がトランジスタＱ３２，Ｑ３３のエミッタ端子に接続され、他端がオペアンプＡ３０の非反転入力端子に接続された抵抗Ｒ３５と、一端がオペアンプＡ３０の反転入力端子に接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ３６と、一端がオペアンプＡ３０の非反転入力端子に接続され、他端がオペアンプＡ３０の出力端子に接続された抵抗Ｒ３７と、一端がトランジスタＱ３０，Ｑ３１のエミッタ端子に接続され、他端が電源電圧ＶＥＥに接続された容量Ｃ３０とから構成される。
【００３４】
図６では、トランジスタＱ３０〜Ｑ３３を全て同じサイズに設定し、抵抗Ｒ３０，Ｒ３１を同じ抵抗値に設定し、Ｒ３２，Ｒ３３を同じ抵抗値に設定する。トランジスタＱ３０，３１のエミッタ端子の接続点であるＸ端子には、トランジスタＱ３０，Ｑ３１と抵抗Ｒ３２と容量Ｃ３０とによって、信号入力端子ＩＮＰ３，ＩＮＮ３に入力された差動信号をピークホールドした信号が出力される。
【００３５】
一方、信号入力端子ＩＮＰ３，ＩＮＮ３に入力された差動信号の平均電圧が抵抗Ｒ３０，Ｒ３１によって検出される。そして、トランジスタＱ３２，３３のエミッタ端子の接続点であるＹ端子には、トランジスタＱ３２，Ｑ３３と抵抗Ｒ３３とによって、前記平均電圧の直流動作点を端子Ｘと揃えた信号が出力される。
【００３６】
振幅検出器３の出力電圧Ｖｄｔは、端子Ｘと端子Ｙの差信号を、オペアンプＡ３０および抵抗Ｒ３４〜Ｒ３７によって構成される差動増幅器によって所望の利得で増幅した電圧である。図６に示す回路例では、信号入力端子ＩＮＰ３，ＩＮＮ３に入力される信号の差動振幅が大きいほど、高い出力電圧Ｖｄｔが出力され、信号入力端子ＩＮＰ３，ＩＮＮ３に入力される信号の差動振幅がゼロの場合には、端子Ｘ，Ｙが同電位となるため、低い出力電圧Ｖｄｔが出力される。
【００３７】
したがって、ポストアンプ２の出力信号の振幅Ｖｏｕｔ（＝振幅検出器３の入力信号の振幅）が増加すれば出力電圧Ｖｄｔが増加するタイプの振幅検出器３が実現できる。
なお、本実施例では、図６で示した回路例の動作を説明したが、前述したとおりポストアンプ２の出力信号の振幅Ｖｏｕｔが増加すれば出力電圧Ｖｄｔが増加するタイプの振幅検出器３であれば良く、振幅検出器３の構成は図６に示す例に限らない。
【００３８】
また、本実施例の説明では、電流源や差動増幅用のトランジスタを全てバイポーラトランジスタとした例で説明したが、ＦＥＴを用いた回路でも同様の効果が得られることは明らかである。
【００３９】
［第２の実施例］
次に、本発明の第２の実施例について説明する。図７は本実施例に係る線形増幅器の構成例を示すブロック図、図８は本実施例に係る線形増幅器の別の構成例を示すブロック図であり、図１〜図３と同一の構成には同一の符号を付してある。
本実施例と第１の実施例との違いは、振幅検出器３の出力端子と比較器４ａの入力端子（オペアンプＡ４０の反転入力端子）との間に直列に抵抗Ｒ４０を挿入し、オペアンプＡ４０の反転入力端子と出力端子との間に容量Ｃ４０を追加して、比較器４ａをいわゆる積分器で構成している点である。
【００４０】
本発明では、ポストアンプ２の出力信号の振幅を検出する過程や、プリアンプ１の電流値を変化させてからポストアンプ２の出力信号の振幅が実際に変化するまでの過程に一定の遅延時間が発生する。第１の実施例の比較器４を構成するオペアンプＡ４０の応答速度が上記遅延時間の総和に比べて速い場合、振幅検出器３の出力電圧Ｖｄｔが参照電圧Ｖｒｅｆを超えたことを比較器４が検知してから実際に振幅検出器３の出力電圧Ｖｄｔが参照電圧Ｖｒｅｆよりも低い値になるまでの間、比較器４の出力を下げ続けてしまい、その結果プリアンプ１の電流やポストアンプ２の出力振幅Ｖｏｕｔが過度に低下してしまう。
【００４１】
その後、振幅検出器３の出力電圧Ｖｄｔが参照電圧Ｖｒｅｆより低くなったことを比較器４が検知し、比較器４の出力が上がるものの、振幅検出器３の出力電圧Ｖｄｔが参照電圧Ｖｒｅｆより低くなったことを比較器４が検知してから実際に振幅検出器３の出力電圧Ｖｄｔが参照電圧Ｖｒｅｆに到達するまでの間、比較器４の出力を上げ続けてしまい、プリアンプ１の電流やポストアンプ２の出力振幅Ｖｏｕｔが過度に上昇してしまう現象が発生する。そして、出力振幅Ｖｏｕｔの過度の低下と過度の上昇とが交互に発生して、線形増幅器の動作が不安定な状態に陥ってしまう危険性がある。このような不安定な状態に陥ると、過度に出力振幅Ｖｏｕｔが上昇してしまう時間の間、ポストアンプ２の信号出力端子ＯＵＴＰ，ＯＵＴＮに接続されるトランジスタＱ２０，Ｑ２１等が耐電圧を超えてしまう恐れがあるため、本発明の効果が充分に得られない可能性も生じる。
【００４２】
このため、本発明では、比較器の応答速度を、ポストアンプ２の出力信号の振幅を検出する過程や、プリアンプ１の電流値を変化させてからポストアンプ２の出力信号の振幅が実際に変化するまでの過程に費やされる遅延時間よりも低速に設定することが望ましい。
【００４３】
本実施例の積分器で構成される比較器４ａは、オペアンプＡ４０のミラー効果により容量Ｃ４０をオペアンプＡ４０の利得倍した容量値と、抵抗Ｒ４０とから構成されるローパスフィルタの特性を有するため、小型かつ低速で動作する比較器を実現することが可能であり、線形増幅器をより安定的に動作させることが可能となる。
【００４４】
図７に示した本実施例の線形増幅器および従来の線形増幅器の入力振幅Ｖｉｎに対する出力振幅Ｖｏｕｔの特性を回路シミュレーションにより計算した結果を図９に示し、出力振幅Ｖｏｕｔに対するＴＨＤ（全高調波歪）の特性を回路シミュレーションにより計算した結果を図１０に示す。図９の２００は従来の線形増幅器の入力振幅Ｖｉｎに対する出力振幅Ｖｏｕｔの特性を示し、２０１は本実施例の線形増幅器の入力振幅Ｖｉｎに対する出力振幅Ｖｏｕｔの特性を示している。また、図１０の２０２は従来の線形増幅器の出力振幅Ｖｏｕｔに対するＴＨＤの特性を示し、２０３は本実施例の線形増幅器の出力振幅Ｖｏｕｔに対するＴＨＤの特性を示している。
【００４５】
ここでは、プリアンプ１とポストアンプ２と振幅検出器３と比較器４ａとを構成する各トランジスタのパラメタとして、９０ｎｍ世代のＳｉＧｅ  ＢｉＣＭＯＳプロセスのパラメタを使用し、信号入力端子ＩＮＰ，ＩＮＮに入力する差動信号として差動振幅１５０ｍＶｐｐ〜８５０ｍＶｐｐの１ＧＨｚ正弦波信号を用いた。参照電圧Ｖｒｅｆは、ポストアンプ２の出力振幅Ｖｏｕｔが２．２５Ｖｐｐのときの振幅検出器３の出力電圧Ｖｄｔに合わせて印加した。
【００４６】
なお、従来の線形増幅器については、図７の構成から比較器４ａとＦＥＴＱ１０１とを取り除き、プリアンプ１の電流源を構成するトランジスタＱ１００のベース端子に直接バイアス電圧Ｖｂｉａｓ１０を印加し、ポストアンプ２のリミット出力が２．２５Ｖｐｐ程度になるようにポストアンプ２の電流値を調整した以外は、本実施例で提案した回路と同じ回路構成およびパラメタを用いた。
【００４７】
図９より、本実施例の線形増幅器は、出力振幅Ｖｏｕｔの上限値を従来の線形増幅器と同程度に維持しながら、従来の線形増幅器よりも広範囲で線形動作（出力振幅Ｖｏｕｔが入力振幅Ｖｉｎに概ね比例）していることが確認できる。また、図１０より、本実施例の線形増幅器は、１ＧＨｚの正弦波応答について従来の線形増幅器よりもＴＨＤが広い範囲で優れており、例えば出力振幅Ｖｏｕｔが２．２Ｖｐｐの点で比較すると、従来の線形増幅器ではＴＨＤ≒９％であるのに対し、本実施例ではＴＨＤ≒２．３％であり、約４倍優れた線形性を実現できていることが分かる。
【００４８】
［第３の実施例］
次に、本発明の第３の実施例について説明する。図１１は本実施例に係る線形増幅器の構成例を示すブロック図であり、図１〜図３、図７、図８と同一の構成には同一の符号を付してある。
本実施例と第１、第２の実施例との違いは、プリアンプ１の出力の直流電圧動作点が一定になるように、プリアンプ１の負荷抵抗から電流を引き抜くオートオフセット電圧コントロール回路（Automatic Offset Control、以下ＡＯＣとする）回路５を備える点である。
【００４９】
前述したとおり、本発明では、ポストアンプ２の出力振幅Ｖｏｕｔが所望の値以上に大きくなることを避けるためにプリアンプ１の電流を減らす方法を提案している。プリアンプ１を一般的な差動アンプで構成した場合、プリアンプ１の電流値が減ると、その出力端子の直流電圧動作点が変化する。例えば図４に示したプリアンプ１の場合、テール電流源１０の電流値を減らすと、プリアンプ１の信号出力端子ＯＵＴＰ１，ＯＵＴＮ１の直流電圧動作点が上昇する。
【００５０】
図５に示したポストアンプ２を想定する場合、トランジスタＱ２２，Ｑ２３においてベース−コレクタ間のＰＮ接合がＯＮ状態に入り、大電流が流れるレベルまで、プリアンプ１の信号出力端子ＯＵＴＰ１，ＯＵＴＮ１（ポストアンプ２の信号入力端子ＩＮＰ２，ＩＮＮ２））の直流動作点が上昇してしまうと、トランジスタＱ２２，Ｑ２３のベース端子を破壊してしまう恐れがある。
【００５１】
本実施例では、プリアンプ１の出力の直流電圧動作変動を抑制するＡＯＣ回路５を備えることで、プリアンプ１の電流を減らした場合においてもプリアンプ１の出力の直流電圧動作点を一定に保つことができ、直流電圧動作点の上昇によってポストアンプ２のトランジスタＱ２２，Ｑ２３が破壊される可能性を低減することができる。
【００５２】
本実施例のプリアンプ１とＡＯＣ回路５の回路例を図１２に示す。プリアンプ１は、ベース端子が線形増幅器の信号入力端子ＩＮＰ，ＩＮＮ（プリアンプ１の信号入力端子）に接続された増幅トランジスタＱ１２，Ｑ１３と、コレクタ端子がトランジスタＱ１２，Ｑ１３のエミッタ端子に接続されたトランジスタＱ１４，Ｑ１５と、ゲート端子が比較器４の出力端子に接続され、ドレイン端子にバイアス電圧Ｖｂｉａｓ１０が入力され、ソース端子がトランジスタＱ１４，Ｑ１５のベース端子に接続されたＦＥＴＱ１６と、ベース端子がトランジスタＱ１３，Ｑ１２のコレクタ端子に接続され、エミッタ端子がプリアンプ１の信号出力端子ＯＵＴＰ１，ＯＵＴＮ１に接続されたトランジスタＱ１７，１８と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ１２，Ｑ１３のコレクタ端子に接続された抵抗Ｒ１０，Ｒ１１と、一端がトランジスタＱ１２のエミッタ端子およびトランジスタＱ１４のコレクタ端子に接続され、他端がトランジスタＱ１３のエミッタ端子およびトランジスタＱ１５のコレクタ端子に接続された抵抗Ｒ１２と、一端がトランジスタＱ１４，Ｑ１５のエミッタ端子に接続され、他端が接地された抵抗Ｒ１３，Ｒ１４と、一端がトランジスタＱ１７，Ｑ１８のエミッタ端子に接続され、他端が接地された電流源ＩＳ１０，ＩＳ１１とから構成される。
【００５３】
なお、図１２の例では、図４のトランジスタＱ１０，Ｑ１１を省いた構成を示しているが、図４と同様にトランジスタＱ１０，Ｑ１１を設けるようにしてもよい。また、第１、第２の実施例において、図１２に示した構成のプリアンプ１を用いてもよい。
【００５４】
ＡＯＣ回路５は、反転入力端子に参照電圧Ｖｒｅｆ２が入力されたオペアンプＡ５０と、ベース端子がオペアンプＡ５０の出力端子に接続され、コレクタ端子がトランジスタＱ１３のコレクタ端子およびトランジスタＱ１７のベース端子に接続されたトランジスタＱ５０と、ベース端子がオペアンプＡ５０の出力端子に接続され、コレクタ端子がトランジスタＱ１２のコレクタ端子およびトランジスタＱ１８のベース端子に接続されたトランジスタＱ５１と、一端がプリアンプ１の信号出力端子ＯＵＴＰ１に接続された抵抗Ｒ５０と、一端がプリアンプ１の信号出力端子ＯＵＴＮ１に接続された抵抗Ｒ５１と、一端が抵抗Ｒ５０，Ｒ５１の他端に接続され、他端がオペアンプＡ５０の非反転入力端子に接続された抵抗Ｒ５２と、一端がオペアンプＡ５０の非反転入力端子に接続され、他端がオペアンプＡ５０の出力端子に接続された容量Ｃ５０とから構成される。
【００５５】
本実施例では、プリアンプ１の信号出力端子ＯＵＴＰ１，ＯＵＴＮ１間に備わる抵抗Ｒ５０，Ｒ５１によって抽出されたプリアンプ１の出力のコモンモード電位と、参照電圧Ｖｒｅｆ２とをオペアンプＡ５０に入力し、オペアンプＡ５０の出力をトランジスタＱ５０，Ｑ５１のベース端子に接続する。このような構成により、プリアンプ１の出力のコモンモード電位と参照電圧Ｖｒｅｆ２とが概ね等しくなるようにトランジスタＱ５０，Ｑ５１に流れる電流値が制御される。
【００５６】
こうして、本実施例では、プリアンプ１を構成する差動アンプに流れる電流が増減し、プリアンプ１の利得の増減が生じた際にも、プリアンプ１の信号出力端子ＯＵＴＰ１，ＯＵＴＮ１のコモンモード電位を常に一定に維持することができる。
【００５７】
また、本実施例のようにプリアンプ１の信号出力端子ＯＵＴＰ１，ＯＵＴＮ１の直流動作点が一定に維持できることによって、例えば図１３に示すようなテール電流源が無い差動アンプをポストアンプ２として用いてもよい。図１３に示すポストアンプ２は、図５に示した回路において電流源ＩＳ２０，ＩＳ２１の代わりに、抵抗Ｒ２３，Ｒ２４を設けたものである。
【００５８】
本実施例によれば、プリアンプ１を構成する差動アンプに流れる電流が増減し、プリアンプ１の利得の増減が生じた際にも、ポストアンプ２を構成するトランジスタＱ２２，Ｑ２３に流れる直流電流を一定に保つことができる。図１３の構成では、テール電流源が不要になる分、図５に示したポストアンプ２の構成よりも、電源電圧ＶＣＣを低い値に設定し易く、結果として低電力動作が実現し易いという利点もある。
なお、本実施例では、第２の実施例にＡＯＣ回路５を適用した例で説明しているが、第１の実施例にＡＯＣ回路５を適用してもよい。
【００５９】
また、第１の実施例で説明したとおり、第１〜第３の実施例では、バイポーラトランジスタをＦＥＴに置き換えてもよい。この場合には、第１〜第３の実施例で説明したベース端子をゲート端子に置き換え、エミッタ端子をソース端子に置き換え、コレクタ端子をドレイン端子に置き換えるようにすればよい。
【産業上の利用可能性】
【００６０】
本発明は、増幅器に適用することができる。
【符号の説明】
【００６１】
１…プリアンプ、２…ポストアンプ、３…振幅検出器、４，４ａ…比較器、５…ＡＯＣ回路、１０…テール電流源、Ａ３０，Ａ４０，Ａ５０…オペアンプ、Ｑ１０〜Ｑ１８，Ｑ２０〜Ｑ２３，Ｑ３０〜Ｑ３３，Ｑ５０，Ｑ５１，Ｑ１００〜Ｑ１０３…トランジスタ、Ｒ１０〜Ｒ１４，Ｒ２０〜Ｒ２４，Ｒ３０〜Ｒ３７，Ｒ４０，Ｒ５０〜Ｒ５２…抵抗、Ｃ３０，Ｃ４０，Ｃ５０…容量、ＩＳ１０，ＩＳ１１，ＩＳ２０，ＩＳ２１…電流源。
【図１】
2020072321.tif 000003
【図２】
2020072321.tif 000004
【図３】
2020072321.tif 000005
【図４】
2020072321.tif 000006
【図５】
2020072321.tif 000007
【図６】
2020072321.tif 000008
【図７】
2020072321.tif 000009
【図８】
2020072321.tif 000010
【図９】
2020072321.tif 000011
【図１０】
2020072321.tif 000012
【図１１】
2020072321.tif 000013
【図１２】
2020072321.tif 000014
【図１３】
2020072321.tif 000015
【図１４】
2020072321.tif 000016