(57)【要約】【課題】静電型トランスデューサを所定の値以上の直流電圧から保護すること。【解決手段】制御回路は、振動、音又は圧力を発生させ、振動、音又は圧力を検出することができる静電型トランスデューサを過電圧から保護する制御回路であって、静電型トランスデューサに振動、音又は圧力を発生させるための駆動電圧が予め定められた閾値電圧以上となった場合に、駆動電圧が閾値電圧以上となった継続時間を測定し、継続時間が所定の第１継続時間となった場合にパルス信号を出力するタイマ回路部と、パルス信号を受けた場合に、静電型トランスデューサへの駆動電圧の印加を停止させる駆動電圧停止信号を出力し、駆動電圧停止信号が出力されている場合は、所定の第１周期毎に駆動電圧が閾値電圧以上であるか否かを判定し、駆動電圧が閾値電圧未満であった場合は駆動電圧停止信号の出力を止め、静電型トランスデューサへ駆動電圧を印加する電圧出力回路制御部と、を備える。【選択図】図２
2020182168.tif 000002
【特許請求の範囲】
【請求項１】
振動、音又は圧力を発生させ、振動、音又は圧力を検出することができる静電型トランスデューサを過電圧から保護する制御回路であって、
前記静電型トランスデューサに振動、音又は圧力を発生させるための駆動電圧が予め定められた閾値電圧以上となった場合に、前記駆動電圧が前記閾値電圧以上となった継続時間を測定し、継続時間が所定の第１継続時間となった場合にパルス信号を出力するタイマ回路部と、
前記パルス信号を受けた場合に、前記静電型トランスデューサへの前記駆動電圧の印加を停止させる駆動電圧停止信号を出力し、前記駆動電圧停止信号が出力されている場合は、所定の第１周期毎に前記駆動電圧が前記閾値電圧以上であるか否かを判定し、前記駆動電圧が前記閾値電圧未満であった場合は前記駆動電圧停止信号の出力を止め、前記静電型トランスデューサへ前記駆動電圧を印加する電圧出力回路制御部と、
を備える、制御回路。
【請求項２】
前記タイマ回路部は、
前記駆動電圧と、前記閾値電圧を比較するコンパレータと、
前記コンパレータの出力信号が第１レベルの場合にカウントを開始し、前記出力信号が第２レベルとなった場合にカウントを停止するタイマ部と、
前記出力信号が第１レベルである継続時間が前記第１継続時間となった場合に、前記パルス信号を出力するパルス信号出力部と、を有する、
請求項１に記載の制御回路。
【請求項３】
前記タイマ部は、
前記駆動電圧停止信号が出力されている場合は、前記コンパレータの出力信号が第１レベル、第２レベルに関わらずカウントを継続し、所定の第１周期毎に前記パルス信号を出力し、
前記電圧出力回路制御部は、
前記パルス信号が出力される毎に前記コンパレータの出力信号が第１レベルか第２レベルであるかを判定し、前記コンパレータの出力信号が第１レベルであった場合は前記駆動電圧停止信号の出力及びカウントを継続し、前記コンパレータの出力信号が第２レベルであった場合は、前記駆動電圧停止信号を止めると共に、カウントを停止する機能を有する、
請求項２に記載の制御回路。
【請求項４】
前記電圧出力回路制御部は、
前記出力信号が第１レベルであり、かつ前記パルス信号が出力された場合にセットまたはリセットされ、前記出力信号が第２レベルであり、かつ前記パルス信号が出力された場合にリセットまたはセットされるフリップフロップと、
前記フリップフロップから出力される前記駆動電圧停止信号に基づいて、前記静電型トランスデューサへの前記駆動電圧の印加を停止させるスイッチング信号出力部と、を有し、
前記タイマ部は、前記フリップフロップがリセットまたはセットされた場合、カウントを停止する、
請求項２または３に記載の制御回路。
【請求項５】
前記フリップフロップは、セットまたはリセットされた場合に、前記パルス信号が出力されるまでの継続時間である第１継続時間を、第１継続時間よりも長い第２継続時間に切り替えるための制御信号を前記タイマ部に出力する、
請求項４に記載の制御回路。
【請求項６】
請求項１から５のいずれか１項に記載の制御回路と、
前記制御回路に接続され、前記静電型トランスデューサに電圧を印加する電圧出力回路と、
を備える、制御装置。
【請求項７】
インバータを更に含む、
請求項６に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御回路および制御装置に関する。
【背景技術】
【０００２】
特許文献１には、振動又は音を発生することができ、振動又は音を検出することができる、静電型トランスデューサが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１８３８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
静電容量型のアクチュエータ機能を併せ持つスマートラバーアクチュエータなどにおいて、負荷を過渡的な過電圧から保護するためにパルスバイパルス方式の過電圧保護回路が設けられている。ここで、アクチュエータには、直流電圧ではなく、サイン波や三角波の電圧が入力される。そのため、電圧が過電圧保護回路の保護をかける閾値に達していない場合でも、高い直流電圧が負荷に印加される場合には、保護を掛けることが好ましい。
【０００５】
本発明は、静電型トランスデューサを所定の値以上の直流電圧から保護することのできる制御回路および制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の制御回路は、振動、音又は圧力を発生させ、振動、音又は圧力を検出することができる静電型トランスデューサを過電圧から保護する制御回路であって、前記静電型トランスデューサに振動、音又は圧力を発生させるための駆動電圧が予め定められた閾値電圧以上となった場合に、前記駆動電圧が前記閾値電圧以上となった継続時間を測定し、継続時間が所定の第１継続時間となった場合にパルス信号を出力するタイマ回路部と、前記パルス信号を受けた場合に、前記静電型トランスデューサへの前記駆動電圧の印加を停止させる駆動電圧停止信号を出力し、前記駆動電圧停止信号が出力されている場合は、所定の第１周期毎に前記駆動電圧が前記閾値電圧以上であるか否かを判定し、前記駆動電圧が前記閾値電圧未満であった場合は前記駆動電圧停止信号の出力を止め、前記静電型トランスデューサへ前記駆動電圧を印加する電圧出力回路制御部と、を備える。
【０００７】
また、制御回路において、前記タイマ回路部は、前記駆動電圧と、前記閾値電圧を比較するコンパレータと、前記コンパレータの出力信号が第１レベルの場合にカウントを開始し、前記出力信号が第２レベルとなった場合にカウントを停止するタイマ部と、前記出力信号が第１レベルである継続時間が前記第１継続時間となった場合に、前記パルス信号を出力するパルス信号出力部と、を有する。
【０００８】
また、制御回路において、前記タイマ部は、前記駆動電圧停止信号が出力されている場合は、前記コンパレータの出力信号が第１レベル、第２レベルに関わらずカウントを継続し、所定の第１周期毎に前記パルス信号を出力し、前記電圧出力回路制御部は、前記パルス信号が出力される毎に前記コンパレータの出力信号が第１レベルか第２レベルであるかを判定し、前記コンパレータの出力信号が第１レベルであった場合は前記駆動電圧停止信号の出力及びカウントを継続し、前記コンパレータの出力信号が第２レベルであった場合は、前記駆動停止信号を止めると共に、カウントを停止する機能を有する。
【０００９】
また、制御回路において、前記電圧出力回路制御部は、前記出力信号が第１レベルであり、かつ前記パルス信号が出力された場合にセットまたはリセットされ、前記出力信号が第２レベルであり、かつ前記パルス信号が出力された場合にリセットまたはセットされるフリップフロップと、前記フリップフロップから出力される前記駆動電圧停止信号に基づいて、前記静電型トランスデューサへの前記駆動電圧の印加を停止させるスイッチング信号出力部と、を有し、前記タイマ部は、前記フリップフロップがリセットまたはセットされた場合、カウントを停止する。
【００１０】
また、前記フリップフロップは、セットまたはリセットされた場合に、前記パルス信号が出力されるまでの継続時間である第１継続時間を、第１継続時間よりも長い第２継続時間に切り替えるための制御信号を前記タイマ部に出力する。
【００１１】
本発明の一態様の制御装置は、本発明の一態様の制御回路と、前記制御回路に接続され、前記静電型トランスデューサに電圧を印加する電圧出力回路と、を備える。
【００１２】
また、制御装置において、インバータを更に含む。
【発明の効果】
【００１３】
本発明によれば、静電型トランスデューサを所定の値以上の直流電圧から保護することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の第１実施形態の制御システムの構成の一例を示す図である。
【図２】図２は、本発明の第１実施形態の制御システムのドライバの詳細構成の一例を示す図である。
【図３】図３は、本発明の第１実施形態の制御システムにおける各箇所の電圧波形を示す図である。
【図４】図４は、本発明の第１実施形態に係る制御回路が電圧出力回路の動作を停止・復帰させる処理の流れの一例を示すフローチャートである。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照して、本発明に係る実施形態を詳細に説明する。なお、この実施形態により本発明が限定されるものではなく、また、実施形態が複数ある場合には、各実施形態を組み合わせて構成するものも含む。
【００１６】
（第１実施形態）
図１と、図２とを用いて、本発明の第１実施形態に係る制御システムの構成について説明する。図１は、本発明の第１実施形態の制御システムの構成の一例を示す図である。図２は、本発明の第１実施形態の制御システムのドライバの詳細構成の一例を示す図である。
【００１７】
図１に示すように、制御システム１は、ドライバ（制御装置）２と、マイクロコンピュータ３と、直流電源４と、静電型トランスデューサ５とを含む。
【００１８】
ドライバ２は、マイクロコンピュータ３の出力制御信号出力回路３１からの制御信号に従って、静電型トランスデューサ５を駆動する。ドライバ２は、直流電源４から受けた電力を変換して、変換後の電力を静電型トランスデューサ５に印加する。
【００１９】
静電型トランスデューサ５は、特許文献１記載の静電型トランスデューサが例示されるが、本開示はこれに限定されない。静電型トランスデューサ５は、静電型アクチュエータ又は静電型圧力検出素子と称してもよい。静電型トランスデューサ５は、直列接続された抵抗２１及びコンデンサ２２と、コンデンサ２２に並列接続された抵抗２３と、の等価回路で表される。静電型トランスデューサ５は、高電圧（例えば、４１０Ｖ）が印加されると、コンデンサ２２の両電極間の間隔が変化することで、振動、音又は圧力を発生することができる。静電型トランスデューサ５は、振動、音又は圧力が印加されると、コンデンサ２２の両電極間の間隔が変化することで、静電容量が変化し、振動、音又は圧力を検出することができる。
【００２０】
図２を参照して、本発明の第１実施形態に係るドライバ２について説明する。ドライバ２は、電圧出力回路６と、制御回路７とを備える。
【００２１】
電圧出力回路６は、フライバック型のコンバータとするが、本開示はこれに限定されない。電圧出力回路６は、フォワード型のコンバータであってもよいし、インバータであってもよい。
【００２２】
制御回路７は、マイクロコンピュータ３の制御下で、電圧出力回路６を制御する。電圧出力回路６は、制御回路７の制御下で、直流電源４の電力を変換して、変換後の電力を静電型トランスデューサ５に印加する。
【００２３】
直流電源４の電圧は、１２Ｖが例示されるが、本開示はこれに限定されない。電圧出力回路６が静電型トランスデューサ５に印加する電圧は、０Ｖから４１０Ｖの間で正弦波状に変化する電圧とするが、本開示はこれに限定されない。
【００２４】
制御回路７は、静電型トランスデューサ５に振動、音又は圧力を発生させる場合に、電圧出力回路６を動作させる。
【００２５】
制御回路７は、静電型トランスデューサ５に振動、音又は圧力を検出させる場合に、電圧出力回路６を停止させる。
【００２６】
制御回路７は、ドライバＩＣ（Integrated  Circuit：半導体集積回路）とするが、本開示はこれに限定されない。
【００２７】
（電圧出力回路の構成）
電圧出力回路６は、トランス１１と、ダイオード１２及び１４と、Ｎチャネル型のトランジスタ１３及び１５と、抵抗１６及び１７と、分圧回路１８と、を含む。
【００２８】
分圧回路１８は、静電型トランスデューサ５の電圧を分圧した分圧電圧Ｓ４を、制御回路７に出力する。分圧回路１８は、静電型トランスデューサ５の電圧を４１０分の１に分圧することが例示されるが、本開示はこれに限定されない。
【００２９】
第１実施形態では、電圧出力回路６がフライバック型のコンバータであるので、トランス１１の１次巻線１１ａと、２次巻線１１ｂとは、逆極性に巻かれている。
【００３０】
電圧出力回路６は、回生型であり、１次側回路と２次側回路とが対称になっている。電圧出力回路６は、回生型としたが、本開示はこれに限定されない。
【００３１】
電圧出力回路６は、回生型とすることで、静電型トランスデューサ５側の電力を直流電源４側に回生できるので、電力損失を抑制できる。
【００３２】
トランス１１の１次巻線１１ａの一端は、直流電源４の高電位側の端子に、電気的に接続されている。ダイオード１２のアノードは、直流電源４の低電位側の端子に、電気的に接続されている。直流電源４の低電位側の端子は、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。
【００３３】
ダイオード１２のカソードは、トランス１１の１次巻線１１ａの他端に、電気的に接続されている。トランジスタ１３のドレイン−ソース経路は、ダイオード１２に、電気的に並列接続されている。トランジスタ１３のゲートには、抵抗１６を介して、第１スイッチング信号Ｓ２が制御回路７から入力される。
【００３４】
トランス１１の２次巻線１１ｂの一端は、静電型トランスデューサ５の一端に、電気的に接続されている。ダイオード１４のアノードは、静電型トランスデューサ５の他端に、電気的に接続されている。静電型トランスデューサ５の他端は、基準電位に電気的に接続されている。
【００３５】
ダイオード１４のカソードは、トランス１１の２次巻線１１ｂの他端に、電気的に接続されている。トランジスタ１５のドレイン−ソース経路は、ダイオード１４に、電気的に並列接続されている。トランジスタ１５のゲートには、抵抗１７を介して、第２スイッチング信号Ｓ３が制御回路７から入力される。
【００３６】
制御回路７は、静電型トランスデューサ５の電圧を上昇させる場合（例えば、０Ｖから４１０Ｖへと正弦波状に上昇させる場合）には、ＰＷＭ（Pulse  Width  Modulation）の第１スイッチング信号Ｓ２をトランジスタ１３のゲートに出力し、トランジスタ１３をスイッチング動作させる。
【００３７】
トランジスタ１３がオン状態の期間に、トランス１１の１次巻線１１ａ側にエネルギーが蓄積される。トランジスタ１３がオフ状態の期間に、トランス１１の２次巻線１１ｂから、エネルギーが放出される。２次巻線１１ｂから放出されたエネルギーは、ダイオード１４で整流され、静電型トランスデューサ５に入力される。
【００３８】
制御回路７は、静電型トランスデューサ５の電圧を下降させる場合（例えば、４１０Ｖから０Ｖへと正弦波状に下降させる場合）には、ＰＷＭの第２スイッチング信号Ｓ３をトランジスタ１５のゲートに出力し、トランジスタ１５をスイッチング動作させる。
【００３９】
トランジスタ１５がオン状態の期間に、トランス１１の２次巻線１１ｂ側にエネルギーが蓄積される。トランジスタ１５がオフ状態の期間に、トランス１１の１次巻線１１ａから、エネルギーが放出される。１次巻線１１ａから放出されたエネルギーは、ダイオード１２で整流され、直流電源４に入力される。
【００４０】
コンデンサ１０は、静電型トランスデューサ５に電気的に並列に接続されている。コンデンサ１０は、静電型トランスデューサ５に印加される電圧を平滑化する。
【００４１】
（制御回路の構成）
制御回路７は、タイマ回路部８と、電圧出力回路制御部９とを備える。
【００４２】
タイマ回路部８は、コンパレータ４１と、タイマ閾値電源４２と、ＮＯＲゲート４３と、タイマ部４４と、タイマ用コンデンサ４５と、ワンショットパルス回路４６と、ＮＯＴゲート４７とを備える。
【００４３】
コンパレータ４１の非反転入力端子には、分圧回路１８が接続されている。コンパレータ４１の非反転入力端子には、分圧回路１８から分圧電圧Ｓ４が入力される。
【００４４】
コンパレータ４１の反転入力端子には、タイマ閾値電源４２が接続されている。コンパレータ４１の反転入力端子には、タイマ閾値電源４２から予め定められた所定のタイマ閾値電圧が入力される。タイマ閾値電圧は、過渡的過電圧とみなす閾値電圧よりも低い電圧である。タイマ閾値電圧は、電圧出力回路６の仕様上の最大出力電圧（例えば、４１０Ｖ）と、過渡的過電圧とみなす閾値電圧（例えば、４５０Ｖ）との間に設定される。タイマ閾値電圧は、静電型トランスデューサ５に印加する電圧が０Ｖから４１０Ｖである場合には、例えば４２０Ｖから４３０Ｖである。具体的には、タイマ閾値電源４２は、分圧回路１８の分圧比に応じて４２０Ｖから４３０Ｖを分圧した電圧をタイマ閾値電圧としてコンパレータ４１の反転入力端子に入力する。
【００４５】
コンパレータ４１は、分圧電圧Ｓ４と、閾値電圧とを比較する。すなわち、コンパレータ４１は、静電型トランスデューサ５に直流過電圧とみなす閾値より高い電圧が印加されているか否かを判定する。コンパレータ４１は、分圧電圧Ｓ４が閾値電圧を上回っていた場合に、ハイレベルの出力信号をＮＯＲゲート４３に出力する。
【００４６】
ＮＯＲゲート４３の一方の入力端子は、コンパレータ４１の出力端子と接続されている。ＮＯＲゲート４３の他方の入力端子は、フリップフロップ５８のＱ端子と接続されている。ＮＯＲゲート４３は、コンパレータ４１と、フリップフロップ５８との両方からローレベルの出力信号が入力された場合にハイレベルの出力信号をタイマ部４４のＴ端子に出力する。ＮＯＲゲート４３は、コンパレータ４１と、フリップフロップ５８との少なくとも一方からハイレベルの出力信号が入力された場合には、ローレベルの出力信号をタイマ部４４のＴ端子に出力する。
【００４７】
タイマ部４４は、コンパレータ４１から第１レベルの信号が出力された場合にはカウントを開始し、コンパレータ４１が第１レベルの信号を出力している継続時間を計測する。タイマ部４４は、コンパレータ４１から第２レベルの信号が出力された場合にはカウントを停止する。本実施形態では、第１レベルがハイレベルであり、第２レベルがローレベルであるものとして説明するが、本発明はこれに限定されない。
【００４８】
タイマ部４４は、ＮＯＲゲート４３からローレベルの出力信号が入力された場合に、カウントを開始する。すなわち、タイマ部４４は、静電型トランスデューサ５に過電圧が印加されている継続時間を計測する。具体的には、タイマ部４４のＣ端子には定電流源に接続されたタイマ用コンデンサ４５が接続されている。タイマ部４４のＴ端子にローレベルの出力信号が入力されると、タイマ用コンデンサ４５は充電を開始した後、充電と放電とを周期的に繰り返す。タイマ部４４は、例えばタイマ用コンデンサ４５の充電と放電の１周期分の時間に基づいて、時間を計測する。
【００４９】
過電圧が印加されている継続時間をタイマ部４４が計測中に、分圧電圧Ｓ４が閾値電圧を下回った場合、コンパレータ４１はＮＯＲゲート４３にローレベルの出力信号を出力する。この場合、ＮＯＲゲート４３は、コンパレータ４１とフリップフロップ５８との両方からローレベルの出力信号が入力されるので、タイマ部４４のＴ端子にハイレベルの出力信号を入力する。タイマ部４４は、Ｔ端子にハイレベルの出力信号が入力されると、カウントをリセットする。その後、分圧電圧Ｓ４が閾値電圧を再び超えた場合には、タイマ部４４は、再びカウントを開始する。
【００５０】
ワンショットパルス回路４６の入力端子は、タイマ部４４の出力端子と接続されている。ワンショットパルス回路４６は、静電型トランスデューサ５に過電圧が印加されている時間が所定時間を超えた場合に、所定の時間幅のパルス信号をＡＮＤゲート５４に出力する。
【００５１】
ＮＯＴゲート４７は、ＮＯＲゲート４３の出力端子と、ＡＮＤゲート５４の入力端子との間に配置されている。ＮＯＴゲート４７は、ＮＯＲゲート４３から出力されたハイレベルまたはローレベルの出力信号を反転させて、ＡＮＤゲート５４に出力する。
【００５２】
電圧出力回路制御部９は、コンパレータ５１と、閾値電源５２と、エラーアンプ５３と、ＡＮＤゲート５４と、ＮＡＮＤゲート５５と、３端子ＮＡＮＤゲート５６と、ＮＯＴゲート５７と、フリップフロップ５８と、スイッチング信号出力部５９と、バッファ６０と、バッファ６１とを備える。
【００５３】
コンパレータ５１の反転入力端子には、閾値電源５２が接続されている。コンパレータ５１の反転入力端子には、閾値電源５２から予め定められた所定の閾値電圧が入力される。所定の閾値電圧は、静電型トランスデューサ５に印加される電圧が、過渡的過電圧とみなす電圧値である。具体的には、静電型トランスデューサ５に印加する電圧が０Ｖから４１０Ｖである場合には、例えば４５０Ｖである。
【００５４】
コンパレータ５１は、分圧電圧Ｓ４と、閾値電圧とを比較する。すなわち、コンパレータ５１は、静電型トランスデューサ５に過渡的過電圧が印加されているか否かを判定する。コンパレータ５１は、分圧電圧Ｓ４が閾値電圧を上回っていた場合に、ハイレベルの出力信号をスイッチング信号出力部５９に出力する。コンパレータ５１は、ハイレベルの出力信号をスイッチング信号出力部５９に出力することで、電圧出力回路６の動作を停止させる。すなわち、コンパレータ５１と、閾値電源５２とは、パルスバイパルス方式の過電圧保護機能として機能する。
【００５５】
エラーアンプ５３の非反転入力端子には、マイクロコンピュータ３の出力制御信号出力回路３１が接続されている。エラーアンプ５３の非反転入力端子には、出力制御信号出力回路３１から出力制御信号Ｓ１が入力される。
【００５６】
エラーアンプ５３の反転入力端子には、分圧回路１８が接続されている。エラーアンプ５３の反転入力端子には、分圧回路１８から分圧電圧Ｓ４が入力される。
【００５７】
エラーアンプ５３は、出力制御信号Ｓ１と分圧電圧Ｓ４との差分に応じた信号を、スイッチング信号出力部５９に出力する。例えば、エラーアンプ５３は、出力制御信号Ｓ１と分圧電圧Ｓ４との差分を増幅して、スイッチング信号出力部５９に出力する。
【００５８】
ＡＮＤゲート５４の一方の入力端子には、ワンショットパルス回路４６の出力端子が接続され、他方の入力端子には、ＮＯＴゲート４７の出力端子が接続される。ＡＮＤゲート５４は、ワンショットパルス回路４６の出力信号と、ＮＯＴゲート４７の出力信号との両方がハイレベルである場合に、ハイレベルの出力信号をＮＡＮＤゲート５５と、３端子ＮＡＮＤゲート５６とに出力する。ＡＮＤゲート５４は、ワンショットパルス回路４６の出力信号と、ＮＯＴゲート４７の出力信号との少なくとも一方がローレベルである場合に、ローレベルの出力信号をＮＡＮＤゲート５５と、３端子ＮＡＮＤゲート５６とに出力する。
【００５９】
ＮＡＮＤゲート５５の一方の入力端子には、コンパレータ４１の出力端子が接続され、他方の入力端子には、ＡＮＤゲート５４の出力端子が接続されている。ＮＡＮＤゲート５５は、コンパレータ４１の出力信号と、ＡＮＤゲート５４の出力信号との両方がハイレベルである場合にローレベルの出力信号をフリップフロップ５８のＳ端子に出力する。ＮＡＮＤゲート５５は、コンパレータ４１の出力信号と、ＡＮＤゲート５４の出力信号との少なくとも一方がローレベルである場合にハイレベルの出力信号をフリップフロップ５８のＳ端子に出力する。
【００６０】
３端子ＮＡＮＤゲート５６の１つ目の入力端子には、ＮＯＴゲート５７を介して、コンパレータ４１の出力端子が接続されている。すなわち、３端子ＮＡＮＤゲート５６の１つ目の入力端子には、ＮＯＴゲート５７を介して、コンパレータ４１の出力信号が入力される。３端子ＮＡＮＤゲート５６の２つ目の入力端子には、ＡＮＤゲート５４の出力端子が接続されている。３端子ＮＡＮＤゲート５６の３つ目の入力端子には、フリップフロップ５８のＱ端子が接続されている。３端子ＮＡＮＤゲート５６は、ＮＯＴゲート５７の出力信号と、ＡＮＤゲート５４の出力信号と、フリップフロップ５８のＱ端子からの出力信号との全てがハイレベルである場合にローレベルの出力信号をフリップフロップ５８のＲ端子に出力する。３端子ＮＡＮＤゲート５６は、ＮＯＴゲート５７の出力信号と、ＡＮＤゲート５４の出力信号と、フリップフロップ５８のＱ端子からの出力信号との少なくとも一方がローレベルである場合にハイレベルの出力信号をフリップフロップ５８のＲ端子に出力する。
【００６１】
フリップフロップ５８のＳ端子には、ＮＡＮＤゲート５５の出力端子が接続されている。フリップフロップ５８のＲ端子には、３端子ＮＡＮＤゲート５６の出力端子が接続されている。フリップフロップ５８のＱ端子は、スイッチング信号出力部５９に接続されている。フリップフロップ５８のＱバー端子は、タイマ部４４に接続されている。
【００６２】
フリップフロップ５８は、ＮＡＮＤゲート５５の出力信号がローレベルの場合にセットされ、ハイレベルの検出制御信号をスイッチング信号出力部５９に出力する。フリップフロップ５８が出力するハイレベルの検出制御信号は、駆動電圧停止信号とも呼ばれる。また、フリップフロップ５８は、Ｓ端子の入力信号がハイレベルの場合にセットされるものであってもよい。この場合は、ＮＡＮＤゲート５５は、ＡＮＤゲートに置き換えられ、そのＡＮＤゲートの出力信号がハイレベルの場合にセットされる。
【００６３】
フリップフロップ５８は、３端子ＮＡＮＤゲート５６の出力信号がローレベルの場合にリセットされ、ローレベルの検出制御信号をスイッチング信号出力部５９に出力する。
【００６４】
フリップフロップ５８は、Ｒ端子の入力信号がハイレベルの場合にリセットされるものであってもよい。この場合、３端子ＮＡＮＤゲート５６は、ＡＮＤゲートに置き換えられ、そのＡＮＤゲートの出力信号がハイレベルの場合にリセットされる。
【００６５】
フリップフロップ５８は、スイッチング信号出力部５９に出力する検出制御信号の反転信号であるタイマ制御信号をタイマ部４４に出力する。具体的には、フリップフロップ５８は、セットされた場合には、ローレベルのタイマ制御信号をタイマ部４４に出力する。フリップフロップ５８は、リセットされた場合には、ハイレベルのタイマ制御信号をタイマ部４４に出力する。フリップフロップ５８は、ローレベルのタイマ制御信号をタイマ部４４に出力することで、通常タイマからロングタイマに切り替える。フリップフロップ５８は、ハイレベルのタイマ制御信号をタイマ部４４に出力することで、ロングタイマから通常タイマに切り替える。
【００６６】
スイッチング信号出力部５９は、コンパレータ５１からハイレベルの出力信号が入力された場合、第１スイッチング信号Ｓ２および第２スイッチング信号Ｓ３を出力せずに、電圧出力回路６の動作を停止させる。また、スイッチング信号出力部５９は、フリップフロップ５８からハイレベルの検出信号が入力された場合にも、第１スイッチング信号Ｓ２および第２スイッチング信号Ｓ３を出力せずに、電圧出力回路６の動作を停止させる。
【００６７】
（制御回路の動作）
次に、図２と、図３とを用いて、制御回路の動作について説明する。図３は、制御システム１における各箇所の電圧波形を示す図である。
【００６８】
図３において、ＶＡはコンパレータ４１の出力信号、ＶＢはＮＯＲゲート４３の出力信号、ＶＴはタイマ用コンデンサ４５の出力信号、ＶＣはタイマ部４４の出力信号、ＶＤはＡＮＤゲート５４の出力信号、ＶＥはＮＡＮＤゲート５５の出力信号、ＶＦは３端子ＮＡＮＤゲート５６の出力信号、ＶＧはフリップフロップ５８の出力信号のレベルを示している。また、図３において、「Ｈ」はハイレベル、「Ｌ」はローレベルであることを意味している。
【００６９】
（電圧出力回路の停止処理）
まず、静電型トランスデューサ５に過電圧が所定時間印加された場合に、電圧出力回路６の動作を停止させる処理について説明する。
【００７０】
時点ｔ１において、静電型トランスデューサ５に過電圧が印加されたとする。この場合、コンパレータ４１はハイレベルの出力信号をＮＯＲゲート４３に出力する。ＮＯＲゲート４３は、コンパレータ４１からハイレベルの出力信号が入力されているので、ローレベルレベルの出力信号をタイマ部４４のＴ端子に入力する。これにより、タイマ部４４は、タイマ用コンデンサ４５によりタイマのカウントを開始し、静電型トランスデューサ５に過電圧が印加されている時間を計測する。
【００７１】
時点ｔ２において、静電型トランスデューサ５に印加されている電圧が、閾値電圧を下回ったとする。この場合、時点ｔ１から時点ｔ２までの時間Ｔ１は所定の時間に達していないため、タイマ部４４はカウントをリセットし、時間の計測をリセットする。
【００７２】
時点ｔ３において、静電型トランスデューサ５に過電圧が再び印加されたとする。この場合、タイマ部４４は、静電型トランスデューサ５に時点ｔ３から時点ｔ４までの時間Ｔ２が、第１継続時間となったとする。第１継続時間とは、タイマ用コンデンサ４５が充電と放電との１周期分の時間である通常タイマ周期Ｐ１である。第１継続時間が経過すると、ワンショットパルス回路４６は、所定の時間幅のパルス信号をＡＮＤゲート５４に出力する。すなわち、第１継続時間は、ワンショットパルス回路４６からパルス信号が出力される時間である。具体的には、ワンショットパルス回路４６は、第１継続時間が経過するたびに、パルス信号を周期的に出力する。
【００７３】
時点ｔ４において、ＡＮＤゲート５４は、一方の入力端子にはパルス信号が入力される。この際、ＮＯＲゲート４３の出力信号はローレベルであるが、出力信号はＮＯＴゲート４７を介して、ＡＮＤゲート５４の他方の入力端子に入力される。そのため、ＡＮＤゲート５４の他方の入力端子にも、ハイレベルの出力信号が入力される。この場合、ＡＮＤゲート５４は、ハイレベルの出力信号をＮＡＮＤゲート５５と、３端子ＮＡＮＤゲート５６とに出力する。
【００７４】
時点ｔ４において、ＮＡＮＤゲート５５の一方の入力端子には、ＡＮＤゲート５４からハイレベルの出力信号が入力される。ＮＡＮＤゲート５５の他方の入力端子には、コンパレータ４１からハイレベルの出力信号が入力される。これにより、ＮＡＮＤゲート５５は、ローレベルの出力信号をフリップフロップ５８のＳ端子に出力する。
【００７５】
時点ｔ４において、フリップフロップ５８のＳ端子には、ＮＡＮＤゲート５５からローレベルの出力信号が入力される。フリップフロップ５８は、Ｓ端子にローレベルの出力信号が入力されるとセットされ、ハイレベルの検出制御信号をスイッチング信号出力部５９に出力する。上述したように、スイッチング信号出力部５９は、ハイレベルの検出制御信号が入力されると、電圧出力回路６を停止させる。
【００７６】
また、フリップフロップ５８は、セットされると、タイマ部４４を制御するためのタイマ制御信号を、タイマ部４４に出力する。タイマ制御信号は、検出制御信号の反転信号である。すなわち、フリップフロップ５８は、ローレベルのタイマ制御信号をタイマ部４４に出力する。
【００７７】
タイマ部４４は、ローレベルのタイマ制御信号が入力されると、タイマのカウント時間を通常よりも長いロングタイマに切り替える。具体的には、タイマ部４４は、タイマ用コンデンサ４５の電流を少なくし、タイマ用コンデンサ４５の充電と放電との１周期分の時間を長くする。図３のＶＴに示すように、通常タイマ周期Ｐ１からロングタイマ周期Ｐ２のように、１周期分の時間を長くする。ロングタイマ周期Ｐ２は、第２継続時間とも呼ばれる。タイマ部４４は、ロングタイマに切り替わっているときには、コンパレータ４１がローレベルの信号を出力したとしても、カウントを停止しないで、時間の計測を継続する。このため、ワンショットパルス回路４６は、電圧出力回路６が復帰するまでの間、ロングタイマ周期Ｐ２の１周期のタイミングでパルス信号を出力する。これにより、静電型トランスデューサ５への過電圧の保護機能の精度が向上する。本実施形態では、静電型トランスデューサ５に印加されている電圧が閾値電圧以上の間は、電圧出力回路６を停止したままにする。
【００７８】
（電圧出力回路の復帰処理）
次に、電圧出力回路６を停止した後、電圧出力回路６の動作を復帰させる処理について説明する。
【００７９】
コンパレータ４１は、分圧電圧Ｓ４がタイマ閾値電圧を下回った時点ｔ５において、ローレベルの出力信号をＮＡＮＤゲート５５に出力する。この場合、ＮＡＮＤゲート５５は、ハイレベルの出力信号をフリップフロップ５８のＳ端子に出力する。そのため、フリップフロップ５８は、セットされない。
【００８０】
また、コンパレータ４１は、ローレベルの出力信号を、ＮＯＴゲート５７を介して３端子ＮＡＮＤゲート５６の１つ目の入力端子に入力する。すなわち、３端子ＮＡＮＤゲート５６の１つ目の入力端子には、ハイレベルの出力信号が入力される。
【００８１】
また、コンパレータ４１は、ローレベルの出力信号を、ＮＯＲゲート４３に入力する。フリップフロップ５８は、ハイレベルの出力信号をＮＯＲゲート４３に入力する。この場合、ＮＯＲゲート４３は、ローレベルの出力信号をタイマ部４４のＴ端子に出力する。これにより、コンパレータ４１がローレベルを出力してもカウントを停止しないで、時間の計測を継続する。
【００８２】
タイマ部４４は、ロングタイマ周期Ｐ２に基づいて、時間を計測しているので、ワンショットパルス回路４６は、ロングタイマ周期Ｐ２のタイミングでパルス信号をＡＮＤゲート５４に出力する。図３に示す例では、ワンショットパルス回路４６は、時点ｔ６のタイミングでパルス信号をＡＮＤゲート５４に出力する。
【００８３】
ＡＮＤゲート５４の一方の入力端子には、ハイレベルの出力信号が入力される。ＡＮＤゲート５４の他方の入力端子には、コンパレータ４１が出力したローレベルの出力信号がＮＯＴゲート４７を介して入力される。すなわち、ＡＮＤゲート５４の他方の入力端子には、ハイレベルの出力信号が入力される。これにより、ＡＮＤゲート５４は、ハイレベルの出力信号をＮＡＮＤゲート５５と３端子ＮＡＮＤゲート５６の２つ目の入力端子に出力する。
【００８４】
フリップフロップ５８は、３端子ＮＡＮＤゲート５６の３つ目の入力端子にハイレベルの出力信号を出力する。
【００８５】
３端子ＮＡＮＤゲート５６は、１つ目の入力端子にハイレベルの出力信号が入力され、２つ目の入力端子にハイレベルの出力信号が入力され、３つ目の入力端子にハイレベルの出力信号が入力されるので、フリップフロップ５８のＲ端子にローレベルの出力信号が入力される。これにより、フリップフロップ５８は、リセットされ、ローレベルの検出制御信号をスイッチング信号出力部５９に出力する。この場合、フリップフロップ５８は、ハイレベルのタイマ制御信号をタイマ部４４に出力する。
【００８６】
スイッチング信号出力部５９は、ローレベルの検出制御信号が入力された場合には、第１スイッチング信号Ｓ２または第２スイッチング信号Ｓ３を電圧出力回路６に出力し、電圧出力回路６の動作を復帰させる。第１スイッチング信号Ｓ２は、バッファ６０を介して、電圧出力回路６に入力される。第２スイッチング信号Ｓ３は、バッファ６１を介して、電圧出力回路６に入力される。具体的には、図３に示す例では、時点ｔ６のタイミングで、電圧出力回路６は復帰する。すなわち、本実施形態において、電圧出力回路６は、静電型トランスデューサ５に過電圧が印加されなくなった直後に復帰するのではなく、静電型トランスデューサ５に過電圧が印加されなくなってから所定期間経過後に復帰する。
【００８７】
タイマ部４４は、ハイレベルのタイマ制御信号が入力された場合には、ロングタイマを通常タイマに切り替える。図３に示す例では、タイマ部４４は、時点ｔ６のタイミングでロングタイマ周期Ｐ２から通常タイマ周期Ｐ１に切り替える。具体的には、タイマ部４４は、ローレベルのタイマ制御信号が入力された後、ハイレベルのタイマ制御信号が入力されると、ワンショットパルス回路４６からパルス信号が出力されるまでの時間を、ロングタイマ周期Ｐ２から通常タイマ周期Ｐ１に戻し、カウントを停止する。
【００８８】
（電圧出力回路の停止・復帰処理の流れ）
図４を用いて、制御回路７が電圧出力回路６の動作を停止・復帰させる処理について説明する。図４は、制御回路７が電圧出力回路６の動作を停止・復帰させる処理の流れの一例を示すフローチャートである。
【００８９】
まず、制御回路７は、静電型トランスデューサ５に過電圧が印加されているか否かを判定する（ステップＳ１０１）。静電型トランスデューサ５に過電圧が印加されていると判定された場合（ステップＳ１０１のＹｅｓ）、ステップＳ１０２、Ｓ１０３に進む。静電型トランスデューサ５に過電圧が印加されていないと判定された場合（ステップＳ１０１のＮｏ）、ステップＳ１０１に戻る。
【００９０】
制御回路７は、静電型トランスデューサ５に過電圧が印加された時間を計測する（ステップＳ１０２）。そして、ステップＳ１０３に進む。
【００９１】
制御回路７は、ステップＳ１０３で静電型トランスデューサ５に過電圧が所定時間印加されたか否かを判定する（ステップＳ１０３）。静電型トランスデューサ５に過電圧が所定時間印加されたと判定された場合（ステップＳ１０３のＹｅｓ）、ステップＳ１０４に進む。静電型トランスデューサ５に過電圧が所定時間印加されなかったと判定した場合（ステップＳ１０３のＮｏ）、ステップＳ１０１に戻る。
【００９２】
制御回路７は、タイマ部４４をロングタイムに切り替えて、電圧出力回路６を停止させる（ステップＳ１０４）。そして、ステップ１０５に進む。
【００９３】
制御回路７は、ワンショットパルス回路４６からパルス信号が出力されたか否かを判定する（ステップＳ１０５）。ワンショットパルス回路４６からパルス信号が出力されたと判定された場合（ステップＳ１０５のＹｅｓ）、ステップＳ１０６に進む。ワンショットパルス回路４６からパルス信号が出力されていないと判定された場合（ステップＳ１０５のＮｏ）、ステップＳ１０５に戻る。
【００９４】
制御回路７は、静電型トランスデューサ５に印加されている過電圧が解除されたと判定されたか否かを判定する（ステップＳ１０６）。静電型トランスデューサ５に印加されている過電圧が解除されたと判定された場合（ステップＳ１０６のＹｅｓ）、ステップＳ１０７に進む。静電型トランスデューサ５に印加されている過電圧が解除されていないと判定された場合（ステップＳ１０６のＮｏ）、ステップＳ１０５に戻る。
【００９５】
制御回路７は、タイマ部４４を通常タイマに切り替えて、電圧出力回路６を動作させる（ステップＳ１０７）。そして、ステップＳ１０１に戻る。
【００９６】
上述のとおり、本実施形態は、静電型トランスデューサ５の仕様上の出力最大電圧と、過電圧とみなされる閾値電圧との間のタイマ閾値電圧が所定時間印加されている場合にも静電型トランスデューサ５を保護することができる。これにより、本実施形態は、ドライバ２の異常動作などで高い直流電圧が静電型トランスデューサ５に印加され続けることを抑制することができる。
【００９７】
以上、本発明の実施形態を説明したが、これら実施形態の内容により実施形態が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。
【符号の説明】
【００９８】
１  制御システム
２  ドライバ
３  マイクロコンピュータ
４  直流電源
５  静電型トランスデューサ
６  電圧出力回路
７  制御回路
８  タイマ回路部
９  電圧出力回路制御部
１０  コンデンサ
３１  出力制御信号出力回路
４１，５１  コンパレータ
４２  タイマ閾値電源
４４  タイマ部
４５  タイマ用コンデンサ
４６  ワンショットパルス回路
５２  閾値電源
５３  エラーアンプ
５８  フリップフロップ
５９  スイッチング信号出力部
６０，６１  バッファ
【図１】
2020182168.tif 000003
【図２】
2020182168.tif 000004
【図３】
2020182168.tif 000005
【図４】
2020182168.tif 000006