(57)【要約】【課題】可変容量素子のＣＶ特性の線形性のばらつきを低減させることができる発振器を提供すること。【解決手段】振動子と、前記振動子の負荷容量となる可変容量素子を有し、前記振動子を発振させる発振回路と、前記振動子の直列抵抗値に基づく第１の情報が記憶される記憶回路と、前記第１の情報に応じた大きさのバイアス電流を生成し、前記バイアス電流を前記発振回路に供給するバイアス電流生成回路と、を含む、発振器。【選択図】図３
2020072324.tif 000002
【特許請求の範囲】
【請求項１】
振動子と、
前記振動子の負荷容量となる可変容量素子を有し、前記振動子を発振させる発振回路と、
前記振動子の直列抵抗値に基づく第１の情報が記憶される記憶回路と、
前記第１の情報に応じた大きさのバイアス電流を生成し、前記バイアス電流を前記発振回路に供給するバイアス電流生成回路と、を含む、発振器。
【請求項２】
前記第１の情報は、互いに異なる複数の抵抗値範囲のうちの前記振動子の直列抵抗値が含まれる抵抗値範囲を示す情報である、請求項１に記載の発振器。
【請求項３】
前記記憶回路には、前記発振器の目標周波数に基づく第２の情報が記憶され、
前記バイアス電流生成回路は、
前記第１の情報及び前記第２の情報に応じた大きさの前記バイアス電流を生成する、請求項１又は２に記載の発振器。
【請求項４】
前記発振回路は、前記振動子の負荷容量となる可変容量回路を含み、
前記可変容量回路の容量値は、前記第２の情報に応じた大きさに設定される、請求項３に記載の発振器。
【請求項５】
前記第２の情報は、互いに異なる複数の周波数範囲のうちの前記目標周波数が含まれる周波数範囲を示す情報である、請求項３又は４に記載の発振器。
【請求項６】
前記第１の情報及び前記第２の情報に応じた大きさのバイアス電圧を生成し、前記バイアス電圧を前記可変容量素子の一端に供給するバイアス電圧生成回路を含む、請求項３乃至５のいずれか一項に記載の発振器。
【請求項７】
請求項１乃至６のいずれか１項に記載の発振器を備えた、電子機器。
【請求項８】
請求項１乃至６のいずれか１項に記載の発振器を備えた、移動体。
【請求項９】
振動子と、前記振動子の負荷容量となる可変容量素子を有し、前記振動子を発振させる発振回路、第１の情報が記憶される記憶回路、及び前記第１の情報に応じた大きさのバイアス電流を生成し、前記バイアス電流を前記発振回路に供給するバイアス電流生成回路を有する集積回路とを接続する工程と、
前記振動子と前記集積回路とが接続された状態で前記振動子の直列抵抗値を測定する工程と、
測定した前記直列抵抗値に基づく情報を前記第１の情報として前記記憶回路に記憶させる工程と、を含む、発振器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器、電子機器、移動体及び発振器の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、閾値が異なる複数のＭＯＳ型可変容量素子を含み、制御電圧変化に対する周波数変化の直線性を確保して周波数可変幅を広げることができる発振器が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１０４０７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、例えば、特許文献１の発振器を量産する場合、発振器に含まれる振動子のＣＩ（Crystal Impedance）値に応じた発振振幅のばらつきにより、可変容量素子の制御電圧範囲において、可変容量素子のＣＶ特性の線形性にばらつきが生じるおそれがある。
【課題を解決するための手段】
【０００５】
本発明に係る発振器の一態様は、
振動子と、
前記振動子の負荷容量となる可変容量素子を有し、前記振動子を発振させる発振回路と、
前記振動子の直列抵抗値に基づく第１の情報が記憶される記憶回路と、
前記第１の情報に応じた大きさのバイアス電流を生成し、前記バイアス電流を前記発振回路に供給するバイアス電流生成回路と、を含む。
【０００６】
前記発振器の一態様において、
前記第１の情報は、互いに異なる複数の抵抗値範囲のうちの前記振動子の直列抵抗値が含まれる抵抗値範囲を示す情報であってもよい。
【０００７】
前記発振器の一態様において、
前記記憶回路には、前記発振器の目標周波数に基づく第２の情報が記憶され、
前記バイアス電流生成回路は、
前記第１の情報及び前記第２の情報に応じた大きさの前記バイアス電流を生成してもよい。
【０００８】
前記発振器の一態様において、
前記発振回路は、前記振動子の負荷容量となる可変容量回路を含み、
前記可変容量回路の容量値は、前記第２の情報に応じた大きさに設定されてもよい。
【０００９】
前記発振器の一態様において、
前記第２の情報は、互いに異なる複数の周波数範囲のうちの前記目標周波数が含まれる周波数範囲を示す情報であってもよい。
【００１０】
前記発振器の一態様は、
前記第１の情報及び前記第２の情報に応じた大きさのバイアス電圧を生成し、前記バイアス電圧を前記可変容量素子の一端に供給するバイアス電圧生成回路を含んでもよい。
【００１１】
本発明に係る電子機器の一態様は、
前記発振器の一態様を備えている。
【００１２】
本発明に係る移動体の一態様は、
前記発振器の一態様を備えている。
【００１３】
本発明に係る発振器の製造方法の一態様は、
振動子と、前記振動子の負荷容量となる可変容量素子を有し、前記振動子を発振させる発振回路、第１の情報が記憶される記憶回路、及び前記第１の情報に応じた大きさのバイアス電流を生成し、前記バイアス電流を前記発振回路に供給するバイアス電流生成回路を有する集積回路とを接続する工程と、
前記振動子と前記集積回路とが接続された状態で前記振動子の直列抵抗値を測定する工程と、
測定した前記直列抵抗値に基づく情報を前記第１の情報として前記記憶回路に記憶させる工程と、を含む。
【図面の簡単な説明】
【００１４】
【図１】本実施形態の発振器の斜視図。
【図２】本実施形態の発振器の断面図。
【図３】第１実施形態の発振器の機能ブロック図。
【図４】デコーダー及びバイアス電流生成回路の構成例を示す図。
【図５】第１実施形態の発振器の製造方法の手順の一例を示す図。
【図６】振動子の等価回路を示す図。
【図７】第２実施形態の発振器の機能ブロック図。
【図８】目標周波数と可変容量回路の容量値との関係の一例を示す図。
【図９】目標周波数と周波数感度との関係の一例を示す図。
【図１０】第２実施形態の発振器の製造方法の手順の一例を示す図。
【図１１】第３実施形態の発振器における第１の情報の一例を示す図。
【図１２】第３実施形態の発振器における第２の情報の一例を示す図。
【図１３】第４実施形態の発振器の機能ブロック図。
【図１４】第５実施形態の発振器の機能ブロック図。
【図１５】比較例の発振器における周波数感度特性の一例を示す図。
【図１６】第５実施形態の発振器における周波数感度特性の一例を示す図。
【図１７】比較例の発振器における周波数感度特性の他の一例を示す図。
【図１８】第５実施形態の発振器における周波数感度特性の他の一例を示す図。
【図１９】本実施形態の電子機器の機能ブロック図。
【図２０】本実施形態の電子機器の外観の一例を示す図。
【図２１】本実施形態の移動体の一例を示す図。
【発明を実施するための形態】
【００１５】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００１６】
１．発振器
１−１．第１実施形態
図１及び図２は、本実施形態の発振器１の構造の一例を示す図である。図１は、発振器
１の斜視図であり、図２は、図１のＡ−Ａ断面図である。
【００１７】
図１及び図２に示すように、発振器１は、集積回路２、振動子３、パッケージ４、リッド５及び複数の外部端子６を含む。本実施形態では、振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカット水晶振動子や音叉型水晶振動子等である。
【００１８】
パッケージ４は、集積回路２と振動子３とを同一空間内に収容する。具体的には、パッケージ４には、凹部が設けられており、リッド５で凹部を覆うことによって収容室７となる。パッケージ４の内部又は凹部の表面には、集積回路２の２つの端子、具体的には、後述する図３の端子Ｐ４及び端子Ｐ５と、振動子３の２つの励振電極３ａ，３ｂとをそれぞれ電気的に接続するための不図示の配線が設けられている。また、パッケージ４の内部又は凹部の表面には、集積回路２の各端子とパッケージ４の底面に設けられた各外部端子６とを電気的に接続するための不図示の配線が設けられている。なお、パッケージ４は、集積回路２と振動子３とを同一空間内に収容する構成には限られない。例えば、集積回路２がパッケージの基板の一方の面に搭載され、振動子３が他方の面に搭載される、いわゆるＨ型のパッケージであってもよい。
【００１９】
振動子３は、その表面及び裏面にそれぞれ金属の励振電極３ａ，３ｂを有しており、励振電極３ａ，３ｂを含む振動子３の形状や質量に応じた所望の周波数で発振する。
【００２０】
図３は第１実施形態の発振器１の機能ブロック図である。図３に示すように、本実施形態の発振器１は、集積回路２と振動子３とを含む。集積回路２は、端子Ｐ１〜Ｐ７を有している。端子Ｐ１〜Ｐ７は、図２に示した発振器１の複数の外部端子６である端子Ｔ１〜Ｔ７とそれぞれ電気的に接続されている。端子Ｐ４は振動子３の一端と接続され、端子Ｐ５は振動子３の他端と接続されている。
【００２１】
本実施形態では、集積回路２は、発振回路１０、バイアス電流生成回路２０、出力バッファー３０、容量制御回路４０、インターフェース回路５０、記憶回路６０、デコーダー７０及びレギュレーター８０を含む。なお、集積回路２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
【００２２】
発振回路１０は、端子Ｐ４及び端子Ｐ５を介して振動子３と電気的に接続され、振動子３を発振させる回路である。図３の例では、発振回路１０は、ＮＰＮ型のバイポーラトランジスター１１、抵抗１２、コンデンサー１３，１４、バラクター等の可変容量素子１５，１６及び抵抗１７，１８を有する。
【００２３】
バイポーラトランジスター１１は、ベースが端子Ｐ５と電気的に接続され、コレクターが端子Ｐ４と電気的に接続され、エミッターが接地されている。バイポーラトランジスター１１のコレクターにはバイアス電流Ｉｂｉａｓが供給される。抵抗１２は、バイポーラトランジスター１１のベースとコレクターとの間に接続されている。コンデンサー１３は、バイポーラトランジスター１１のコレクターと可変容量素子１５の一端との間に接続されている。コンデンサー１４は、バイポーラトランジスター１１のベースと可変容量素子１６の一端との間に接続されている。可変容量素子１５の他端及び可変容量素子１６の他端は接地されている。可変容量素子１５の一端には、容量制御回路４０から出力される制御電圧Ｖ１が抵抗１７を介して印加される。可変容量素子１６の一端には、容量制御回路４０から出力される制御電圧Ｖ２が抵抗１８を介して印加される。そして、バイポーラトランジスター１１のコレクターに生じる発振信号が発振回路１０の出力信号となる。
【００２４】
このように構成されている発振回路１０は、バイポーラトランジスター１１が、バイアス電流Ｉｂｉａｓによって、端子Ｐ５から入力される振動子３の出力信号を増幅し、増幅
した信号を、端子Ｐ４を介して振動子３に供給する。可変容量素子１５，１６は、コンデンサー１３，１４とともに振動子３の負荷容量となり、その容量値に応じて発振信号の周波数が変化する。
【００２５】
発振回路１０が出力する発振信号は出力バッファー３０に入力される。出力バッファー３０の出力信号は端子Ｐ３及び端子Ｔ３を介して発振器１の外部に出力される。
【００２６】
容量制御回路４０は、可変容量素子１５，１６の容量値をそれぞれ制御する制御電圧Ｖ１，Ｖ２を出力する。例えば、容量制御回路４０は、記憶回路６０に記憶されている、振動子３の周波数温度特性に応じた温度補償データに基づいて、発振信号の周波数温度特性を補正するための温度補償電圧を生成し、制御電圧Ｖ１，Ｖ２として出力する温度補償回路であってもよい。また、例えば、容量制御回路４０は、発振器１の端子から入力される信号に基づいて、発振信号の周波数を可変に制御するための制御電圧Ｖ１，Ｖ２を出力する周波数制御回路であってもよい。
【００２７】
本実施形態の発振器１では、可変容量素子１５，１６の各一端はそれぞれコンデンサー１３，１４を介して振動子３と接続されているため、可変容量素子１５，１６の各一端には制御電圧Ｖ１，Ｖ２とともに発振信号も印加される。そのため、発振信号も可変容量素子１５，１６の各容量値を変化させることになり、制御電圧Ｖ１，Ｖ２に対する可変容量素子１５，１６の各容量値を示すＣＶ特性の線形性が発振信号の振幅の影響を受ける。一方、振動子３の小型化を追求すると、振動子３の製造ばらつきによるＣＩ値のばらつきが大きくなる。そして、バイアス電流Ｉｂｉａｓが一定であると仮定すると、振動子３のＣＩ値が大きいほど発振信号の振幅が大きくなる。その結果、発振器１を量産した場合、可変容量素子１５，１６のＣＶ特性の線形性にばらつきが生じることになる。そこで、本実施形態では、以下に説明するように、個々の発振器１において、振動子３のＣＩ値に応じてバイアス電流Ｉｂｉａｓの大きさを調整し、発振信号の振幅を所望の大きさに近づけることで、複数の発振器１の間での可変容量素子１５，１６のＣＶ特性の線形性のばらつきを低減させる。
【００２８】
インターフェース回路５０は、端子Ｔ６及び端子Ｐ６を介して発振器１の外部装置からクロック信号が入力され、端子Ｔ７及び端子Ｐ７を介して外部装置に対して各種のデータを送受信する。インターフェース回路５０は、発振器１の外部装置と通信を行い、外部装置からの要求に応じて、記憶回路６０に対する各種の情報の書き込みや読み出しを行う。インターフェース回路５０は、例えば、Ｉ２Ｃ（Inter-Integrated Circuit）バスのインターフェース回路であってもよいし、ＳＰＩ（Serial Peripheral Interface）バスのインターフェース回路であってもよい。
【００２９】
記憶回路６０は、各種の情報を記憶する回路であり、例えば、レジスターと、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Silicon）型メモリーやＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等の不揮発性メモリーとを含む。発振器１の製造工程において記憶回路６０の不揮発性メモリーに各種の情報が記憶される。そして、発振器１に電源が投入されると、記憶回路６０の不揮発性メモリーに記憶されている各種の情報はレジスターに転送され、レジスターに保存された各種の情報が適宜各回路に供給される。本実施形態では、記憶回路６０の不揮発性メモリーには、少なくとも振動子３の直列抵抗値であるＣＩ値に基づく第１の情報が記憶されている。第１の情報は、例えば、ＣＩ値に対応づけられた２進数のデジタルデータである。
【００３０】
デコーダー７０は、記憶回路６０に記憶されている第１の情報をデコードし、バイアス電流生成回路２０を制御する制御信号を出力する。
【００３１】
バイアス電流生成回路２０は、デコーダー７０が出力する制御信号に応じた大きさのバイアス電流Ｉｂｉａｓを生成する。すなわち、バイアス電流生成回路２０は、振動子３のＣＩ値に基づく第１の情報に応じた大きさのバイアス電流Ｉｂｉａｓを生成し、バイアス電流Ｉｂｉａｓを発振回路１０に供給する。具体的には、バイアス電流生成回路２０は、ＣＩ値が大きいほど大きなバイアス電流Ｉｂｉａｓを生成する。換言すれば、デコーダー７０は、ＣＩ値が大きいほどバイアス電流Ｉｂｉａｓが大きくなるようにバイアス電流生成回路２０を制御する。
【００３２】
レギュレーター８０は、端子Ｔ１及び端子Ｐ１を介して外部から供給される電源電圧に基づいて一定の電圧ＶＲＥＧを生成し、バイアス電流生成回路２０に供給する。
【００３３】
図４は、デコーダー７０及びバイアス電流生成回路２０の構成例を示す図である。図４の例では、記憶回路６０に記憶され、デコーダー７０に入力される第１の情報は３ビットデータＤ０，Ｄ１，Ｄ２であり、デコーダー７０は３ビットの制御信号Ｃ０，Ｃ１，Ｃ２を出力するが、デコーダー７０の入力データのビット数やデコーダー７０が出力する制御信号のビット数はこれに限られるものではない。
【００３４】
図４の例では、デコーダー７０は、ＮＯＴ回路７１，７２，７３及び３入力のＡＮＤ回路７４，７５，７６を含む。３ビットデータＤ０，Ｄ１，Ｄ２が“１００”の場合、ＮＯＴ回路７１，７２，７３の入力信号はそれぞれハイレベル、ローレベル、ローレベルであり、ＡＮＤ回路７４の出力信号はローレベルであり、ＡＮＤ回路７５，７６の出力信号はともにハイレベルである。また、３ビットデータＤ０，Ｄ１，Ｄ２が“０１０”の場合、ＮＯＴ回路７１，７２，７３の入力信号がそれぞれローレベル、ハイレベル、ローレベルのとき、ＡＮＤ回路７５の出力信号はローレベルであり、ＡＮＤ回路７４，７６の出力信号はともにハイレベルである。また、３ビットデータＤ０，Ｄ１，Ｄ２が“１１０”の場合、ＮＯＴ回路７１，７２，７３の入力信号がそれぞれハイレベル、ハイレベル、ローレベルのとき、ＡＮＤ回路７６の出力信号はローレベルであり、ＡＮＤ回路７４，７５の出力信号はともにハイレベルである。そして、ＡＮＤ回路７４，７５，７６の出力信号は３ビットの制御信号Ｃ０，Ｃ１，Ｃ２としてバイアス電流生成回路２０に供給される。
【００３５】
図４の例では、バイアス電流生成回路２０は、一定電流Ｉ０を流す定電流源２１及びＰＭＯＳトランジスター２２，２３，２４，２５，２６，２７，２８を含む。制御信号Ｃ０がローレベルであり、制御信号Ｃ１，Ｃ２がともにハイレベルであるとき、ＰＭＯＳトランジスター２６がオン、ＰＭＯＳトランジスター２７，２８がともにオフになる。その結果、定電流源２１及びＰＭＯＳトランジスター２２，２３によるカレントミラー回路が構成され、ＰＭＯＳトランジスター２２のサイズに対するＰＭＯＳトランジスター２３のサイズの比をα１とすると、α１×Ｉ０とほぼ等しい大きさのバイアス電流Ｉｂｉａｓが生成される。また、制御信号Ｃ１がローレベルであり、制御信号Ｃ０，Ｃ２がともにハイレベルであるとき、ＰＭＯＳトランジスター２７がオン、ＰＭＯＳトランジスター２６，２８がともにオフになる。その結果、定電流源２１及びＰＭＯＳトランジスター２２，２４によるカレントミラー回路が構成され、ＰＭＯＳトランジスター２２のサイズに対するＰＭＯＳトランジスター２４のサイズの比をα２とすると、α２×Ｉ０とほぼ等しい大きさのバイアス電流Ｉｂｉａｓが生成される。また、制御信号Ｃ２がローレベルであり、制御信号Ｃ０，Ｃ１がともにハイレベルであるとき、ＰＭＯＳトランジスター２８がオン、ＰＭＯＳトランジスター２６，２７がともにオフになる。その結果、定電流源２１及びＰＭＯＳトランジスター２２，２５によるカレントミラー回路が構成され、ＰＭＯＳトランジスター２２のサイズに対するＰＭＯＳトランジスター２５のサイズの比をα３とすると、α３×Ｉ０とほぼ等しい大きさのバイアス電流Ｉｂｉａｓが生成される。
【００３６】
例えば、α１＝１、α２＝１．１、α３＝１．２の場合、３ビットデータＤ０，Ｄ１，
Ｄ２が“１００”のときはバイアス電流ＩｂｉａｓがＩ０とほぼ等しくなり、３ビットデータＤ０，Ｄ１，Ｄ２が“０１０”のときはバイアス電流ＩｂｉａｓがＩ０の１．１倍とほぼ等しくなり、３ビットデータＤ０，Ｄ１，Ｄ２が“１１０”のときはバイアス電流ＩｂｉａｓがＩ０の１．２倍とほぼ等しくなる。このように、振動子３のＣＩ値に基づく第１の情報に応じて、バイアス電流Ｉｂｉａｓの大きさが変化する。
【００３７】
図５は、第１実施形態の発振器１の製造方法の手順の一例を示す図である。本実施形態の発振器１の製造方法は、図５に示す工程Ｓ１０〜Ｓ７０を含む。ただし、本実施形態の発振器１の製造方法は、適宜、工程Ｓ１０〜Ｓ７０の一部の順番が入れ替わり、一部が省略又は変更され、あるいは、他の工程が追加されてもよい。なお、図５に示す製造方法は、集積回路２の容量制御回路４０が温度補償回路である場合の例である。
【００３８】
図５に示すように、本実施形態では、まず、製造装置が、パッケージ４に集積回路２を搭載し（工程Ｓ１０）、パッケージ４に振動子３を搭載し（工程Ｓ２０）、パッケージ４を封止する（工程Ｓ３０）。この工程Ｓ１０、工程Ｓ２０及び工程Ｓ３０が終了した後、集積回路２に電源を投入すると、集積回路２の端子Ｐ１〜Ｐ７とパッケージ４の底面に設けられた外部端子６である端子Ｔ１〜Ｔ７とがそれぞれ電気的に接続され、集積回路２の端子Ｐ４，Ｐ５と振動子３の両端とがそれぞれ電気的に接続された状態となる。すなわち、工程Ｓ１０、工程Ｓ２０及び工程Ｓ３０は、振動子３と集積回路２とを接続する工程に相当する。
【００３９】
次に、インピーダンスアナライザー等の測定装置が、振動子３の等価定数の値を測定する（工程Ｓ４０）。図６は、水晶振動子である振動子３の等価回路を示す図であり、振動子３の等価定数としては、直列インダクタンスＬ１、直列容量Ｃ１、直列抵抗Ｒ１及び並列容量Ｃ０が挙げられる。このうち、直列抵抗Ｒ１の値がＣＩ値に相当し、工程Ｓ３０では、測定装置は、端子Ｔ４，Ｔ５と接続し、振動子３と集積回路２とが接続された状態で少なくとも直列抵抗Ｒ１の値を測定する。
【００４０】
次に、検査装置が、工程Ｓ４０で測定した等価定数の値に基づく情報を記憶回路６０に書き込む（工程Ｓ５０）。工程Ｓ５０では、検査装置は、端子Ｔ６，Ｔ７と接続し、少なくとも測定した直列抵抗Ｒ１の値に基づく情報をＣＩ値に基づく第１の情報として記憶回路６０に記憶させる。
【００４１】
次に、検査装置が、温度補償データを作成する（工程Ｓ６０）。工程Ｓ６０では、検査装置は、端子Ｔ３と接続し、複数の温度で発振信号の周波数を測定し、測定結果に基づいて、所望の温度範囲において発振信号の周波数を目標周波数に近づけるための温度補償データを作成する。なお、検査装置は、温度補償データの作成に、工程Ｓ４０で測定した等価定数の値を用いてもよい。
【００４２】
最後に、検査装置が、工程Ｓ６０で作成した温度補償データを記憶回路６０に書き込む（工程Ｓ７０）。工程Ｓ７０では、検査装置は、端子Ｔ６，Ｔ７と接続し、温度補償データを記憶回路６０に記憶させる。温度補償回路である容量制御回路４０は、不図示の温度センサーの出力値及び記憶回路６０に記憶されている温度補償データに基づいて、温度補償電圧である制御電圧Ｖ１，Ｖ２を出力し、発振信号の温度補償が行われる。
【００４３】
以上に説明した第１実施形態の発振器１では、電源が投入されると、バイアス電流生成回路２０が、記憶回路６０に記憶されている振動子３のＣＩ値に基づく第１の情報に応じた大きさのバイアス電流Ｉｂｉａｓを生成し、バイアス電流Ｉｂｉａｓを発振回路１０に供給する。したがって、第１実施形態によれば、個々の発振器１が、振動子３のＣＩ値に応じてバイアス電流Ｉｂｉａｓを最適値に調整し、発振信号の振幅を所望の大きさに近づ
けることができるので、複数の発振器１の間での可変容量素子１５，１６のＣＶ特性の線形性のばらつきを低減させることができる。
【００４４】
また、第１実施形態の発振器１によれば、電源投入時に、振動子３のＣＩ値に応じてバイアス電流Ｉｂｉａｓを最適値に調整することができるので、安定した起動が実現されるとともに、ＣＩ値がばらつく範囲の最大値に合わせた大きなバイアス電流Ｉｂｉａｓで発振回路１０を発振させる必要がないので、無駄な消費電流が低減される。また、振動子３のＣＩ値のばらつきに対して、発振器１毎にバイアス電流Ｉｂｉａｓを最適値に設定することができるので、振動子３が発振しないなどの不具合が生じる可能性が低減され、発振器１の製造の歩留りを向上させることができる。
【００４５】
また、第１実施形態の発振器１によれば、記憶回路６０に記憶されている振動子３のＣＩ値に基づく第１の情報に応じてバイアス電流Ｉｂｉａｓが自動的に調整されて発振信号の振幅が所望の値に近づくので、発振器１の製造工程において、発振信号の振幅を検査する工程やバイアス電流Ｉｂｉａｓを調整する工程を省くことができる。
【００４６】
また、図６に示した本実施形態の発振器１の製造方法では、集積回路２及び振動子３がパッケージ４に搭載された後に振動子３の等価定数の値を測定し、測定した等価定数の値に基づく情報を記憶回路６０に書き込む。したがって、本実施形態の発振器１の製造方法によれば、振動子３の等価定数の値を測定した後に集積回路２及び振動子３をパッケージ４に搭載する方法と比較して、等価定数の値に基づく情報を振動子３にマーキングし、あるいは、等価定数の値に基づく情報を振動子３のＩＤと対応づけてコンピューターに登録する必要がないので、手間やコストを低減することができる。
【００４７】
１−２．第２実施形態
第１実施形態の発振器１では、振動子３のＣＩ値に応じてバイアス電流Ｉｂｉａｓを調整するが、発振器１の目標周波数が高いほど発振信号の振幅が小さくなるので、目標周波数に応じて可変容量素子１５，１６のＣＶ特性の線形性が変化してしまう。そこで、本実施形態では、個々の発振器１において、振動子３のＣＩ値及び発振器１の目標周波数に応じてバイアス電流Ｉｂｉａｓの大きさを調整し、発振信号の振幅を所望の大きさに近づけることで、複数の発振器１の間での可変容量素子１５，１６のＣＶ特性の線形性のばらつきを低減させる。
【００４８】
以下、第２実施形態の発振器１について、第１実施形態と同様の構成については同じ符号を付し、第１実施形態と同様の説明は省略又は簡略し、主として第１実施形態と異なる内容について説明する。
【００４９】
図７は第２実施形態の発振器１の機能ブロック図である。図７に示すように、第２実施形態の発振器１は、図３に示した第１実施形態の発振器１に対して、集積回路２が、デコーダー７０に代えて、第１デコーダー９０及び第２デコーダー９２を含み、かつ、発振回路１０が可変容量回路１００，１１０をさらに含む点が異なる。また、第２実施形態の発振器１は、第１実施形態の発振器１に対して、記憶回路６０に記憶される情報が異なる。
【００５０】
第２実施形態の発振器１では、記憶回路６０の不揮発性メモリーには、振動子３の直列抵抗値であるＣＩ（crystal impedance）値に基づく第１の情報に加えて、発振器１の目標周波数に基づく第２の情報が記憶されている。第２の情報は、例えば、発振器１の目標周波数に対応づけられた２進数のデジタルデータである。
【００５１】
第１デコーダー９０は、記憶回路６０に記憶されている第１の情報及び第２の情報をデコードし、バイアス電流生成回路２０を制御する制御信号を出力する。
【００５２】
バイアス電流生成回路２０は、第１デコーダー９０が出力する制御信号に応じた大きさのバイアス電流Ｉｂｉａｓを生成する。すなわち、バイアス電流生成回路２０は、振動子３のＣＩ値に基づく第１の情報及び発振器１の目標周波数に基づく第２の情報に応じた大きさのバイアス電流Ｉｂｉａｓを生成し、バイアス電流Ｉｂｉａｓを発振回路１０に供給する。具体的には、バイアス電流生成回路２０は、ＣＩ値が大きいほど大きなバイアス電流Ｉｂｉａｓを生成する。換言すれば、第１デコーダー９０は、ＣＩ値が大きいほどバイアス電流Ｉｂｉａｓが大きくなるようにバイアス電流生成回路２０を制御する。また、バイアス電流生成回路２０は、発振器１の目標周波数が高いほど大きなバイアス電流Ｉｂｉａｓを生成する。換言すれば、第１デコーダー９０は、目標周波数が高いほどバイアス電流Ｉｂｉａｓが大きくなるようにバイアス電流生成回路２０を制御する。
【００５３】
第２デコーダー９２は、記憶回路６０に記憶されている第２の情報をデコードし、可変容量回路１００を制御する第１制御信号及び可変容量回路１１０を制御する第２制御信号を出力する。
【００５４】
可変容量回路１００は、第１制御信号に応じて容量値が変化する回路であり、端子Ｐ４とグラウンドとの間に電気的に接続され、振動子３の負荷容量となる。図７の例では、可変容量回路１００は、第１制御信号に応じて開閉が制御される複数のスイッチ１０２と、複数のスイッチ１０２の各々と直列に接続される複数のコンデンサー１０４とを含む可変容量アレイである。そして、可変容量回路１００は、第１制御信号に応じて各スイッチ１０２の開閉が制御されることで端子Ｐ４とグラウンドとの間に接続されるコンデンサー１０４が選択され、選択されたコンデンサー１０４の合成容量値が可変容量回路１００の容量値となる。
【００５５】
可変容量回路１１０は、第２制御信号に応じて容量値が変化する回路であり、端子Ｐ５とグラウンドとの間に電気的に接続され、振動子３の負荷容量となる。図７の例では、可変容量回路１１０は、第２制御信号に応じて開閉が制御される複数のスイッチ１１２と、複数のスイッチ１１２の各々と直列に接続される複数のコンデンサー１１４とを含む可変容量アレイである。そして、可変容量回路１１０は、第２制御信号に応じて各スイッチ１１２の開閉が制御されることで端子Ｐ５とグラウンドとの間に接続されるコンデンサー１１４が選択され、選択されたコンデンサー１１４の合成容量値が可変容量回路１１０の容量値となる。
【００５６】
発振回路１０が出力する発振信号の周波数は、可変容量素子１５，１６の容量値及び可変容量回路１１０，１１０の容量値に応じて変化する。そして、振動子３の負荷容量に対する周波数変化量として定義される周波数感度は、発振器１の目標周波数が高いほど大きくなる傾向がある。目標周波数によって周波数感度が変わるものと仮定すると、目標周波数によって制御電圧Ｖ１，Ｖ２を変える必要があり、容量制御回路４０の構成が複雑になってしまう。そこで、本実施形態では、目標周波数によらず周波数感度が一定に近づくように、目標周波数に応じて可変容量回路１００，１１０の容量値を調整する。具体的には、第２デコーダー９２は、第２の情報に基づいて、発振器１の目標周波数が高いほど容量値が大きくなるように可変容量回路１００，１１０を制御する。これにより、可変容量回路１００，１１０の容量値は、第２の情報に応じた大きさに設定される。
【００５７】
図８は、目標周波数と設定される可変容量回路１００，１１０の容量値との関係の一例を示す図である。また、図９は、図８に示す関係が満たされる場合における目標周波数と周波数感度との関係の一例を示す図である。図８及び図９の例では、目標周波数の増加に対して可変容量回路１００，１１０の容量値を線形に増加させることで、目標周波数によらず周波数感度が一定に近づいている。
【００５８】
図１０は、第２実施形態の発振器１の製造方法の手順の一例を示す図である。図１０において、図５と同様の工程には同じ符号を付している。本実施形態の発振器１の製造方法は、図１０に示す工程Ｓ１０〜Ｓ７０を含む。ただし、本実施形態の発振器１の製造方法は、適宜、工程Ｓ１０〜Ｓ７０の一部の順番が入れ替わり、一部が省略又は変更され、あるいは、他の工程が追加されてもよい。なお、図１０に示す製造方法は、集積回路２の容量制御回路４０が温度補償回路である場合の例である。
【００５９】
図１０に示すように、第２実施形態では、第１実施形態と同様に、工程Ｓ１０〜工程Ｓ５０が行われる。
【００６０】
次に、検査装置が、発振器１の目標周波数に基づく情報を記憶回路６０に書き込む（工程Ｓ５２）。工程Ｓ５２では、検査装置は、端子Ｔ６，Ｔ７と接続し、目標周波数に基づく情報を第２の情報として記憶回路６０に記憶させる。
【００６１】
最後に、第１実施形態と同様に、工程Ｓ６０及び工程Ｓ７０が行われる。
【００６２】
以上に説明した第２実施形態の発振器１では、電源が投入されると、バイアス電流生成回路２０が、記憶回路６０に記憶されている振動子３のＣＩ値に基づく第１の情報及び発振器１の目標周波数に基づく第２の情報に応じた大きさのバイアス電流Ｉｂｉａｓを生成し、バイアス電流Ｉｂｉａｓを発振回路１０に供給する。したがって、第２実施形態によれば、個々の発振器１が、振動子３のＣＩ値及び発振器１の目標周波数に応じてバイアス電流Ｉｂｉａｓを最適値に調整し、発振信号の振幅を所望の大きさに近づけることができるので、複数の発振器１の間での可変容量素子１５，１６のＣＶ特性の線形性のばらつきを低減させることができる。
【００６３】
また、第２実施形態の発振器１では、電源が投入されると、可変容量回路１００，１１０の容量値が、記憶回路６０に記憶されている発振器１の目標周波数に基づく第２の情報に応じた容量値に設定される。したがって、第２実施形態の発振器１によれば、目標周波数によらずに周波数感度が一定に近づくので、目標周波数に応じて容量制御回路４０の動作を変更する必要がない。
【００６４】
その他、第２実施形態の発振器１によれば、第１実施形態の発振器１と同様の効果が得られる。
【００６５】
１−３．第３実施形態
以下、第３実施形態の発振器１について、第１実施形態又は第２実施形態と同様の構成については同じ符号を付し、第１実施形態又は第２実施形態と同様の説明は省略又は簡略し、主として第１実施形態及び第２実施形態と異なる内容について説明する。
【００６６】
第３実施形態の発振器１の機能ブロック図は、図７に示した第２実施形態の発振器１の機能ブロック図と同様であるため、図示を省略する。第３実施形態の発振器１では、記憶回路６０に記憶される第１の情報及び第２の情報の形態が第２実施形態の発振器１と異なる。
【００６７】
第３実施形態の発振器１では、振動子３のＣＩ値に基づく第１の情報は、互いに異なる複数の抵抗値範囲のうちの振動子３のＣＩ値が含まれる抵抗値範囲を示す情報である。図１１は、第３実施形態の発振器１における第１の情報の一例を示す図である。図１１の例では、１０Ω毎に複数の抵抗値範囲が設定され、各抵抗値範囲に対してＣＩ値ランクが割り当てられ、第１の情報はＣＩ値ランクを２進数で表現したデータとなっている。例えば
、振動子３のＣＩ値が１０Ω以上２０Ω未満の抵抗値範囲に含まれる場合、ＣＩ値ランクは０であり、第２の情報はデータ“００００”である。
【００６８】
また、第３実施形態の発振器１では、発振器１の目標周波数に基づく第２の情報は、互いに異なる複数の周波数範囲のうちの発振器１の目標周波数が含まれる周波数範囲を示す情報である。図１２は、第３実施形態の発振器１における第２の情報の一例を示す図である。図１２の例では、１０ＭＨｚ毎に複数の周波数範囲が設定され、各周波数範囲に対して周波数ランクが割り当てられ、第２の情報は周波数ランクを２進数で表現したデータとなっている。例えば、発振器１の目標周波数が１０ＭＨｚ以上２０ＭＨｚ未満の周波数範囲に含まれる場合、周波数ランクは０であり、第２の情報はデータ“００００”である。
【００６９】
第３実施形態の発振器１におけるその他の構成は第２実施形態と同様である。第３実施形態の発振器１では、バイアス電流Ｉｂｉａｓは、振動子３のＣＩ値が含まれる抵抗値範囲及び発振器１の目標周波数が含まれる周波数範囲に応じて設定される。したがって、各抵抗値範囲や各周波数範囲が大きいほど、複数のＣＩ値の間でのバイアス電流Ｉｂｉａｓとその最適値との差のばらつきが大きくなり、複数の発振器１の間での可変容量素子１５，１６のＣＶ特性の線形性のばらつきが大きくなってしまう。そのため、各抵抗値範囲や各周波数範囲の大きさは適切に設定されることが望ましい。
【００７０】
以上に説明した第３実施形態の発振器１によれば、第２実施形態の発振器１と同様の効果が得られる。さらに、第３実施形態の発振器１によれば、第２実施形態の発振器１と比較して、第１の情報及び第２の情報のサイズが小さくなるので、記憶回路６０の記憶容量を小さくすることができる。
【００７１】
１−４．第４実施形態
以下、第４実施形態の発振器１について、第１実施形態〜第３実施形態と同様の構成については同じ符号を付し、第１実施形態〜第３実施形態と同様の説明は省略又は簡略し、主として第１実施形態〜第３実施形態と異なる内容について説明する。
【００７２】
図１３は、第４実施形態の発振器１の機能ブロック図である。図１３に示すように、第４実施形態の発振器１は、第３実施形態の発振器１に対して、集積回路２が、第１デコーダー９０に代えて、ＤＳＰ９６を含む点が異なる。
【００７３】
ＤＳＰ９６は、記憶回路６０に記憶されている第１の情報及び第２の情報に基づく演算を行い、バイアス電流生成回路２０を制御する制御データを出力する。例えば、第１の情報及び第２の情報がそれぞれ図１１及び図１２に示したように設定される場合、ＤＳＰ９６は、下記の演算式（１）を用いて制御データの値ＤＣを求めることができる。演算式（１）において、ＲＣＩは第１の情報に対応するＣＩ値ランクであり、Ｒｆｒｅｑは第２の情報に対応する周波数ランクである。
【００７４】
【数１】
2020072324.tif 000003
【００７５】
なお、ＤＳＰ９６が用いる演算式は係数や定数が書き換え可能であってもよい。また、第２デコーダー９２をＤＳＰに置き換えてもよい。
【００７６】
以上に説明した第３実施形態の発振器１と同様の効果が得られる。さらに、第４実施形態によれば、ＤＳＰ９６で用いられる演算式の係数や定数を書き換え可能にすることにより、演算式を自在に変更することが可能となるので、汎用性の高い発振器１を実現するこ
とができる。
【００７７】
１−５．第５実施形態
以下、第５実施形態の発振器１について、第１実施形態〜第４実施形態と同様の構成については同じ符号を付し、第１実施形態〜第４実施形態と同様の説明は省略又は簡略し、主として第１実施形態〜第４実施形態と異なる内容について説明する。
【００７８】
図１４は第５実施形態の発振器１の機能ブロック図である。図１４に示すように、第５実施形態の発振器１は、第３実施形態の発振器１に対して、集積回路２が、容量制御回路４０に代えて容量制御回路４２を含み、かつ、第３デコーダー９４及びバイアス電圧生成回路１２０をさらに含み、発振回路１０がコンデンサー１３０及び抵抗１４０をさらに含む点が異なる。
【００７９】
コンデンサー１３０は、可変容量素子１５，１６の各他端とグラウンドとの間に接続されている。可変容量素子１５の一端にはバイアス電圧生成回路１２０から出力されるバイアス電圧ＶＡが抵抗１７を介して印加され、可変容量素子１６の一端にはバイアス電圧生成回路１２０から出力されるバイアス電圧ＶＢが抵抗１８を介して印加される。また、可変容量素子１５，１６の各他端には、容量制御回路４２から出力される制御電圧Ｖ３が抵抗１４０を介して印加される。
【００８０】
容量制御回路４２は、可変容量素子１５，１６の容量値を制御する制御電圧Ｖ３を出力する。例えば、容量制御回路４２は、記憶回路６０に記憶されている、振動子３の周波数温度特性に応じた温度補償データに基づいて、発振信号の周波数温度特性を補正するための温度補償電圧を生成し、制御電圧Ｖ３として出力する温度補償回路であってもよい。また、例えば、容量制御回路４２は、発振器１の端子から入力される信号に基づいて、発振信号の周波数を可変に制御するための制御電圧Ｖ３を出力する周波数制御回路であってもよい。
【００８１】
第３デコーダー９４は、記憶回路６０に記憶されている第１の情報及び第２の情報をデコードし、バイアス電圧生成回路１２０を制御する制御信号を出力する。
【００８２】
バイアス電圧生成回路１２０は、第３デコーダー９４が出力する制御信号に応じた大きさのバイアス電圧ＶＡ，ＶＢを生成する。すなわち、バイアス電圧生成回路１２０は、振動子３のＣＩ値に基づく第１の情報及び発振器１の目標周波数に基づく第２の情報に応じた大きさのバイアス電圧ＶＡ，ＶＢを生成し、バイアス電圧ＶＡ，ＶＢを可変容量素子１５、１６の各一端に供給する。具体的には、バイアス電圧生成回路１２０は、制御電圧Ｖ３による制御電圧範囲において周波数感度を一定に近づけるようにバイアス電圧ＶＡ，ＶＢを生成する。換言すれば、第３デコーダー９４は、周波数感度を一定に近づけるようにバイアス電圧生成回路１２０を制御する。
【００８３】
例えば、バイアス電圧生成回路１２０は、ＣＩ値が大きいほどバイアス電圧ＶＡ，ＶＢの電圧差が小さくなるように、バイアス電圧ＶＡ，ＶＢを生成してもよい。また、バイアス電圧生成回路１２０は、発振器１の目標周波数が高いほどバイアス電圧ＶＡ，ＶＢの電圧差が小さくなるように、バイアス電圧ＶＡ，ＶＢを生成してもよい。
【００８４】
図１５は、バイアス電圧生成回路１２０が存在しない比較例の発振器における周波数感度特性の一例を示す図である。また、図１６は、第５実施形態の発振器１における周波数感度特性の一例を示す図である。なお、図１５及び図１６は、振動子３のＣＩ値が比較的大きい場合、あるいは、発振器１の目標周波数が比較的高い場合の例である。図１５に示すように、比較例の発振器では、バイアス電圧ＶＡ，ＶＢの各電圧値はＶＡ０，ＶＢ０で
あり、制御電圧範囲ΔＶにおいて周波数感度は一定になっておらず差が大きい。これに対して、本実施形態の発振器１では、バイアス電圧ＶＡ，ＶＢの各電圧値はＶＡ１，ＶＢ１であり、バイアス電圧ＶＡ，ＶＢの電圧差ＶＢ１−ＶＡ１が、比較例の発振器におけるバイアス電圧ＶＡ，ＶＢの電圧差ＶＢ０−ＶＡ０よりも小さくなっており、制御電圧範囲ΔＶにおいて周波数感度が一定に近づいている。
【００８５】
図１７は、バイアス電圧生成回路１２０が存在しない比較例の発振器における周波数感度特性の他の一例を示す図である。また、図１８は、第５実施形態の発振器１における周波数感度特性の他の一例を示す図である。なお、図１７及び図１８は、振動子３のＣＩ値が比較的小さい場合、あるいは、発振器１の目標周波数が比較的低い場合の例である。図１７に示すように、比較例の発振器では、バイアス電圧ＶＡ，ＶＢの各電圧値はＶＡ０，ＶＢ０であり、制御電圧範囲ΔＶにおいて周波数感度は一定になっておらず差が大きい。これに対して、本実施形態の発振器１では、バイアス電圧ＶＡ，ＶＢの各電圧値はＶＡ２，ＶＢ２であり、バイアス電圧ＶＡ，ＶＢの電圧差ＶＢ２−ＶＡ２が、比較例の発振器におけるバイアス電圧ＶＡ，ＶＢの電圧差ＶＢ０−ＶＡ０よりも大きくなっており、制御電圧範囲ΔＶにおいて周波数感度が一定に近づいている。
【００８６】
なお、第５実施形態の発振器１において、第４実施形態の発振器１のように、第１デコーダー９０、第２デコーダー９２及び第３デコーダー９４をそれぞれＤＳＰに置き換えてもよい。
【００８７】
第５実施形態の発振器１によれば、第３実施形態の発振器１と同様の効果が得られる。さらに、第５実施形態の発振器１では、電源が投入されると、バイアス電圧生成回路１２０が、記憶回路６０に記憶されている振動子３のＣＩ値に基づく第１の情報及び発振器１の目標周波数に基づく第２の情報に応じた大きさのバイアス電圧ＶＡ，ＶＢを生成し、バイアス電圧ＶＡ，ＶＢを可変容量素子１５，１６にそれぞれ供給する。したがって、第５実施形態の発振器１によれば、振動子３のＣＩ値及び発振器１の目標周波数に応じてバイアス電圧ＶＡ，ＶＢを最適値に調整することができるので、制御電圧範囲において周波数感度を一定に近づけることができる。
【００８８】
２．電子機器
図１９は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。また、図２０は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
【００８９】
本実施形態の電子機器３００は、発振器３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図１９の構成要素の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
【００９０】
発振器３１０は、集積回路３１２と振動子３１３とを備えている。集積回路３１２は、振動子３１３を発振させて発振信号を発生させる。この発振信号は発振器３１０の外部端子からＣＰＵ３２０に出力される。
【００９１】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器３１０から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う処理部である。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。
【００９２】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【００９３】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶する記憶部である。
【００９４】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する記憶部である。
【００９５】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【００９６】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。
【００９７】
発振器３１０として例えば上述した各実施形態の発振器１を適用することにより、可変容量素子のＣＶ特性の線形性のばらつきを低減させることができるので、信頼性の高い電子機器を実現することができる。
【００９８】
このような電子機器３００としては種々の電子機器が考えられ、例えば、モバイル型、ラップトップ型、タブレット型などのパーソナルコンピューター、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェットプリンターなどのインクジェット式吐出装置、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡等の医療機器、魚群探知機、各種測定機器、車両、航空機、船舶等の計器類、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、歩行者自立航法（ＰＤＲ：Pedestrian Dead Reckoning）装置等が挙げられる。
【００９９】
本実施形態の電子機器３００の一例として、上述した発振器３１０を基準信号源として用いて、例えば、端末と有線または無線で通信を行う端末基地局用装置等として機能する伝送装置が挙げられる。発振器３１０として、例えば上述した各実施形態の発振器１を適用することにより、例えば通信基地局などに利用可能な、周波数精度の高い、高性能、高信頼性を所望される電子機器３００を従来よりも低コストで実現することも可能である。
【０１００】
また、本実施形態の電子機器３００の他の一例として、通信部３６０が外部クロック信号を受信し、ＣＰＵ３２０が、当該外部クロック信号と発振器３１０の出力信号とに基づいて、発振器３１０の周波数を制御する周波数制御部と、を含む、通信装置であってもよい。この通信装置は、例えば、ストレータム３などの基幹系ネットワーク機器やフェムトセルに使用される通信機器であってもよい。
【０１０１】
３．移動体
図２１は、本実施形態の移動体の一例を示す図である。図２１に示す移動体４００は、
発振器４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図２１の構成要素の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
【０１０２】
発振器４１０は、不図示の集積回路と振動子とを備えており、集積回路は振動子を発振させて発振信号を発生させる。この発振信号は発振器４１０の外部端子からコントローラー４２０，４３０，４４０に出力され、例えばクロック信号として用いられる。
【０１０３】
バッテリー４５０は、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。
【０１０４】
発振器４１０として例えば上述した各実施形態の発振器１を適用することにより、可変容量素子のＣＶ特性の線形性のばらつきを低減させることができるので、信頼性の高い移動体を実現することができる。
【０１０５】
このような移動体４００としては種々の移動体が考えられ、例えば、電気自動車等の自動車、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１０６】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１０７】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１０８】
本発明は、実施の形態で説明した構成と実質的に同一の構成、例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１０９】
１…発振器、２…集積回路、３…振動子、３ａ…励振電極、３ｂ…励振電極、４…パッケージ、５…リッド、６…外部端子、７…収容室、１０…発振回路、１１…バイポーラトランジスター、１２…抵抗、１３…コンデンサー、１４…コンデンサー、１５…可変容量素子、１６…可変容量素子、１７…抵抗、１８…抵抗、２０…バイアス電流生成回路、２１…定電流源、２２…ＰＭＯＳトランジスター、２３…ＰＭＯＳトランジスター、２４…ＰＭＯＳトランジスター、２５…ＰＭＯＳトランジスター、２６…ＰＭＯＳトランジスター、２７…ＰＭＯＳトランジスター、２８…ＰＭＯＳトランジスター、３０…出力バッファー、４０…容量制御回路、４２…容量制御回路、５０…インターフェース回路、６０…記憶回路、７０…デコーダー、７１…ＮＯＴ回路、７２…ＮＯＴ回路、７３…ＮＯＴ回路、７４…ＡＮＤ回路、７５…ＡＮＤ回路、７６…ＡＮＤ回路、８０…レギュレーター、９０…第１デコーダー、９２…第２デコーダー、９４…第３デコーダー、９６…ＤＳＰ、１００…可変容量回路、１０２…スイッチ、１０４…コンデンサー、１１０…可変容量回路、１１２…スイッチ、１１４…コンデンサー、１２０…バイアス電圧生成回路、１３０…コンデンサー、１４０…抵抗、３００…電子機器、３１０…発振器、３１２…集積回路、３
１３…振動子、３２０…ＣＰＵ、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、４００…移動体、４１０…発振器、４２０，４３０，４４０…コントローラー、４５０…バッテリー、４６０…バックアップ用バッテリー
【図１】
2020072324.tif 000004
【図２】
2020072324.tif 000005
【図３】
2020072324.tif 000006
【図４】
2020072324.tif 000007
【図５】
2020072324.tif 000008
【図６】
2020072324.tif 000009
【図７】
2020072324.tif 000010
【図８】
2020072324.tif 000011
【図９】
2020072324.tif 000012
【図１０】
2020072324.tif 000013
【図１１】
2020072324.tif 000014
【図１２】
2020072324.tif 000015
【図１３】
2020072324.tif 000016
【図１４】
2020072324.tif 000017
【図１５】
2020072324.tif 000018
【図１６】
2020072324.tif 000019
【図１７】
2020072324.tif 000020
【図１８】
2020072324.tif 000021
【図１９】
2020072324.tif 000022
【図２０】
2020072324.tif 000023
【図２１】
2020072324.tif 000024