(57)【要約】【課題】  ＣＩＳが短焦点距離である特性に起因した画像ムラの低減。【解決手段】  画像読み取り装置において、主走査方向に複数の領域に分割した各領域に対し、ゲイン補正係数を演算するゲイン補正係数演算手段と、分割した各領域の隣接領域で猟奇ゲイン補正係数を線形補間する線形補間手段と、シェーディング補正手段により処理された画像データに対し、ゲイン補正係数演算手段並びに線形補間手段により演算された主走査方向の画素ごとのゲイン補正係数によりゲイン補正処理を行う。【選択図】図２
2020072358.tif 000002
【特許請求の範囲】
【請求項１】
原稿を搬送する搬送手段と、
搬送される原稿を読み取る読取手段と、
前記読取手段の出力信号に対してシェーディング補正するシェーディング補正手段と、
前記搬送手段により搬送される原稿の搬送方向と直角する方向に、１以上の複数の領域に分割した各領域に対し、ゲイン補正係数を演算するゲイン補正係数演算手段と、
前記ゲイン補正係数演算手段は、前記分割した各領域の隣接領域でゲイン補正係数を線形補間する線形補間手段と、を有し、
前記シェーディング補正手段により処理された画像データに対し、前記ゲイン補正係数演算手段並びに線形補間手段により演算された主走査方向の画素ごとのゲイン補正係数によりゲイン補正処理を行うことを特徴とする画像読取装置。
【請求項２】
読取手段はＣＩＳ（Ｃｏｎｔａｃｔ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）であり、前記ゲイン補正係数演算手段により分割する主走査方向の領域幅は、ＳＬＡ（セルフォックレンズアレイ）の各セルフォックレンズが読取対象とする画素幅よりも、小さいことを特徴とする請求項１に記載の画像読取装置。
【請求項３】
搬送される原稿の第１面を読み取り、可動な読取開口部を有する第１読取手段と、搬送される原稿の第２面を読み取り、固定の第２読取手段を有することを特徴とする請求項１に記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像読み取り装置における読み取りムラ補正技術に関する。
【背景技術】
【０００２】
複写機やマルチファンクションプリンタの原稿読み取り装置の原稿読み取りにおいて、両面読取が可能な画像読取装置が従来から広く使用されている。
【０００３】
両面読取型読取装置には、大きく分類して２つの読取方法がある。１個の読取手段を有し、画像読取位置に原稿を搬送することにより原稿の第１面を読み取った後に、原稿の表裏を反転して再度原稿を画像読取位置に搬送することにより、読取手段で第２面の画像を読み取る方法（以降では、「反転両面読み取り」という）と、原稿の第１面を読み取る第１読取手段及び第２面を読み取る第２読取手段を有し、原稿を１回搬送することにより、原稿の両面の画像を読み取る方法（以降では、「両面同時読み取り」という）である。
【０００４】
両面同時読み取りは一回の原稿搬送で、ほぼ同時に両面読取ができるため、高速の読取が可能であるとともに原稿搬送機構が簡単になるために、故障が少なく、低コストである等の利点を有する。
【０００５】
ところで、画像読取手段として、ＣＣＤ（Ｃｈａｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサやＣＩＳ（Ｃｏｎｔａｃｔ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）などが用いられる。
【０００６】
原稿読み取り用の光源として、白色のＬＥＤを原稿に照射し、その拡散光を読取ユニットであるＣＩＳセンサ内の受光素子に入射させることで原稿の読取を行う。
【０００７】
原稿を照明する光源や読取光学系による画像データへの影響を補正するために白色基準部材を用いたシェーディング補正が行われるが、両面同時読み取りを行う画像読取装置では、第１読取手段及び第２読取手段それぞれのために白色基準部材が設けられることが多い。
【０００８】
第１読取手段は、可動な読取開口部を有するので、白色基準部材を設けるために位置的な制約が緩く、白色基準部材の設置に問題はないことが多い一方で、第２読取手段の読取開口部は固定であるために、白色基準部材を設けることが困難となる課題がある。
【０００９】
特に、第２読取手段としてＣＩＳ等の密着型ラインセンサを用いる場合には、原稿搬送装置内の狭い空間にＣＩＳが設置されるために、可動とすることが困難であり固定して設置される。このように固定設置される第２読取手段に対してシェーディング補正のための白色基準部材を設けることは困難であり、該部材を設けることにより、原稿を安定して搬送することが困難になる、装置が大型になる等の問題が生ずる。
【００１０】
特許文献１に記載の発明では、両面同時読み取りの画像読取装置における第２読取手段ＣＩＳのための白色基準部材を設けることなく、シェーディング補正のための第２白基準データは、第２読取手段が第２白色基準部材の濃度を読み取ることにより得られた初期白基準データと、第２読取手段が原稿を読み取ることにより得られた地肌データとから演算により作成する方法が開示されている。
【００１１】
また、特許文献２に記載の発明では、原稿の両面を読み取り可能な画像読取装置において、原稿の各面をそれぞれ読み取る読取部に白色基準部材を設置することなく、第１読取部と第２読取部が搬送経路に沿って逆側に配置されていることを利用して、第１光源が発光された時に第２受光素子が出力する読取画像信号を取得した場合には、変換係数を用いて、当該取得した読取画像信号を、第１光源が発光された時に第１受光素子が出力する読取画像信号に変換することができ、シェーディング補正データを生成する方法が開示されている。
【００１２】
しかしながら、特許文献１の記載の発明では、地肌部を選ぶ際に、原稿の一様な濃度を有する部分を選んだとしても、当該部分の濃度を十分に一定とすることはできないため、原稿の地肌部を読み取った読取画像信号には原稿の地肌部における反射率のバラツキの特性が反映されてしまい、生成されたシェーディング補正データを用いても精度よくシェーディング補正することができずに画像ムラとして出現する。
【００１３】
また、特許文献２に記載の発明では、互いに対向する読取部の光源を利用して演算した補正係数をシェーディング補正係数の演算に使用するため、各読取部の光源の経時的な分光特性や光量の変化は吸収できず、精度よくシェーディング補正ができずに画像ムラとして出現してくる。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００４−２０７７９０号公報
【特許文献２】特許第５３０４８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
画像ムラを発生させる要因としては、上述したような読み取り部の白基準板などの基準部材を設置することが出来ない、あるいは、代替的な手法により暫定的なシェーディング補正係数を算出することだけが原因なのではなく、特に、装置の小型化を図るためにＣＩＳを読取部として用いた際には、ＣＩＳが短焦点距離である特性に起因した画像ムラが顕在化することがある。
【００１６】
通常、白色基準部材読み取りによりシェーディング補正用のデータを取得する位置と、原稿を搬送して読み取る位置とは、数ｍｍ程度の読取深度の差異として現れるが、この読取深度の差異は、シェーディング補正データの取得位置及び、読取位置における光量の分布特性に影響を与える。
【００１７】
その結果として、生成したシェーディング補正データによるシェーディング補正によっても、読取位置においては、均一な読み取り特性が担保されず、画像ムラとして出現するのである。
【００１８】
図１５に、上記の現象が発生するイメージ図を示す。図１５において、ＳＬはセルフォック（登録商標）レンズ、Ｌｏは受光センサまでの距離、Ｌｉは原稿読取位置、Ｌｓはシェーディング補正データ取得位置を示す。
【００１９】
前述の通り、ＳＬを用いた等倍光学系においては、Ｌｏ＝Ｌｉとなる位置が、最もピントが合った状態であり、Ｌｏ＝Ｌｉの関係が崩れていくと、急速にピントが合わなくなるという特性を持っている。
【００２０】
ＳＬ（セルフォックレンズ）は、一般に円柱体の構造を採るため、Ｌｏ＝Ｌｉの位置における光量分布特性と、Ｌｓの位置における光量分布特性は大きく異なってくるため、シェーディング補正データ取得位置Ｌｓにおいて取得したデータに基づいて演算したシェーディング補正係数は、原稿読み取り位置Ｌｉの位置における読取画像に対して用いても、ピントのずれた補正がかかり、画像ムラの原因となる。
【００２１】
そこで、本発明は、シェーディング補正用データ取得位置に対する原稿読み取り位置のゲイン補正係数を所定画素単位で演算し、当該ゲイン補正係数は、予め装置内に記憶しておくことができ、白基準部材の読み取りにより原稿読取ごとに取得するシェーディング補正用データから演算したシェーディング補正係数に対して、当該ゲイン補正係数により再補正することで読取深度の差異による影響を軽減することを目的とする。
【課題を解決するための手段】
【００２２】
上記の目的を達成するために、請求項１に記載の画像読取装置は、
原稿を搬送する搬送手段と、搬送される原稿を読み取る読取手段と、前記読取手段の出力信号に対してシェーディング補正するシェーディング補正手段と、前記搬送手段により搬送される原稿の搬送方向と直角する方向（以降では「主走査方向」という）に、１以上の複数の領域に分割した各領域に対し、ゲイン補正係数を演算するゲイン補正係数演算手段と、前記ゲイン補正係数演算手段は、前記分割した各領域の隣接領域でゲイン補正係数を線形補間する線形補間手段と、を有し、前記シェーディング補正手段により処理された画像データに対し、前記ゲイン補正係数演算手段並びに線形補間手段により演算された主走査方向の画素ごとのゲイン補正係数によりゲイン補正処理を行うことを特徴とする。
【００２３】
また、請求項２に記載の画像読取装置は、請求項１に記載の画像読取装置において、
読取手段はＣＩＳ（Ｃｏｎｔａｃｔ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）であり、前記ゲイン補正係数演算手段により分割する主走査方向の領域幅は、ＳＬＡ（セルフォックレンズアレイ）の各セルフォックレンズが読取時に対象とする画素領域幅よりも、小さいことを特徴とする。
【００２４】
さらに、請求項３に記載の画像読取装置は、請求項１に記載の画像読取装置において、
搬送される原稿の第１面を読み取り、可動な読取開口部を有する第１読取手段と、搬送される原稿の第２面を読み取り、固定の第２読取手段を有することを特徴とする。
【発明の効果】
【００２５】
本発明に係る画像読取装置によれば、原稿を読み取る読取部に白基準板などの基準部材を設置し、シェーディング補正をするために白色基準部材、あるいは、読取部を可動式にすることに伴う原稿の安定搬送の困難性や読取装置の大型化を防止するとともに、精度高いシェーディング補正による良好な画像を取得することができる。
【図面の簡単な説明】
【００２６】
【図１】原稿搬送読み取り装置１００の内部構成を示す断面図である。
【図２】原稿読み取り装置の画像処理部の構成を示すブロック図である。
【図３】シェーディング補正部２２２の構成を示すブロック図である。
【図４】シェーディング補正部２２２の黒ＳＨＤ補正処理制御フローチャートである。
【図５】シェーディング補正部２２２の白ＳＨＤ補正処理制御フローチャートである。
【図６】シェーディング補正係数演算部の構成を示すブロック図である
【図７】ゲイン補正係数演算部の構成を示すブロック図である
【図８】ゲイン補正係数演算部のデータサンプリング制御フローチャートである。
【図９】ゲイン補正係数演算部のゲイン補正係数演算制御フローチャートである。
【図１０】本発明に係る工程検査時の制御フローチャートである。
【図１１】本発明に係る画像読み取り時の制御フローチャートである。
【図１２】ゲイン補正係数演算時のデータサンプリング範囲のイメージ図である。
【図１３】データサンプリング制御の動作タイミングのイメージ図である。
【図１４】ゲイン補正係数演算制御の動作タイミングのイメージ図である。
【図１５】ＣＩＳのＳＬＡにおける読取深度による光量分布の差異を示す図である。
【発明を実施するための形態】
【００２７】
以下、本発明を実施するための形態について、図面を参照しながら詳細に説明する。
【００２８】
・読取装置構成全体、読取制御フローの説明
図１は自動原稿搬送機構を搭載した原稿搬送読み取り装置１００の内部構成を示す断面図である。原稿トレイ１０１に原稿１０２を積載する。原稿トレイ１０１の上方には、給紙ローラ１０３が設けられている。給紙ローラ１０３は、分離搬送ローラ１０４と同一の不図示のモータにより回転することで、原稿を給紙する。給紙ローラ１０３は、通常、ホームポジションである上方の位置に退避しており、給紙動作が開始されると下降して原稿１０２の上面に当接する。給紙ローラ１０３は、図示しないアームに軸支されており、アームが揺動することにより上下に移動する。
【００２９】
分離搬送従動ローラ１０５は、分離搬送ローラ１０４の対向側に配置されており、分離搬送ローラ１０４側に押圧されている。分離搬送従動ローラ１０５は、分離搬送ローラ１０４より僅かに摩擦が少ないゴム材等から形成されており、分離搬送ローラ１０４と協働して、給紙ローラ１０３によって給紙される原稿１０２を１枚ずつ分離して給紙する。レジストローラ１０６及びレジスト従動ローラ１０７は、前記分離して給紙された原稿の先端を揃えるものであり、静止したレジストローラ１０６及びレジスト従動ローラ１０７のニップ部に向けて原稿の先端を突き当て、原稿にループを生じさせてその先端を揃える。リードローラ１０８及びリード従動ローラ１０９は、原稿を流し読みガラス１１０に向けて搬送する。流し読みガラス１１０の対向側には、白板基準部材１１１が配置されている。１２７は白色基準板である。各画素の白色基準を補正する（以下、シェーディング補正）ために必要なシェーディング補正係数の生成は前記白色基準板１２７を読み取ることで行う。
【００３０】
原稿１０２が流し読みガラス１１０を通過する際、表面読取部１１２によって原稿１０２の表面の画像を読み取る。表面読取部１１２では、原稿１０２が流し読みガラス１１０を通過する際に、白色ＬＥＤ１１３及び１１４を発光させ、原稿１０２の表面を照明する。そして、前記ＬＥＤ１１３及び１１４によって照明された原稿１０２表面の拡散光をセルフォックレンズアレイ（ＳＬＡ）１１５によってＣＩＳセンサ１１５に集光する。ＣＩＳセンサ１１５では不図示の受光素子で入射された光を光電変換し、入射された光量に応じた電気信号を出力する。
【００３１】
原稿１０２の表面の読取が終了すると、リード排出ローラ１１６及びリード排出従動ローラ１１７は原稿１０２を裏面読取部１２０及び裏面読取用の流し読みガラス１２１へ向けて搬送する。この時、原稿１０２を裏面読取部１２０へ向けてすくい上げるための、ジャンプ台１２２が配置されている。裏面読取用の流し読みガラス１２１の対向側にはプラテンローラ１２４が配置されている。この白板基準部材１２４は白色であり、裏面のシェーディング係数を生成するための白色基準板の役割も果たす。
【００３２】
原稿１０２が前記裏面読取用の流し読みガラス１２１を通過する際、裏面読取部１２０によって、原稿１０２の裏面の画像を読み取る。なお、裏面読取部１２０の構成は表面読取部１１２と同じ構成であるため、説明を省略する。
【００３３】
原稿１０２の裏面の読取が終了すると、排紙ローラ１２５は原稿１０２を排紙トレイ１２６に排出する。
【００３４】
・画像読み取り部の構成説明
図２は原稿搬送読み取り装置１００の制御部の構成ブロック図である。
【００３５】
ＣＰＵ２０１は、不揮発性メモリ２０２に格納された制御プログラムを読出し、原稿搬送読み取り装置１００全体の制御を行う。
【００３６】
操作部２０３は、カラーコピーやモノクロコピー、両面コピーといったコピーモードなどの設定をユーザーが入力するユーザーインターフェースである。
【００３７】
モータードライバ回路２０４は、原稿搬送読み取り装置１００内の各種ローラを回転させるための駆動源となるモータ２０５を動作させる。モータードライバ回路２０４は、ＣＰＵ２０１からのタイミング信号を受け、モータ２０５を回転制御させるための励磁電流を供給する。なお、本図面ではモータ及びモータードライバは１対のみ記載し、その他のモータ及びモータードライバ回路については省略する。
【００３８】
ＬＥＤドライバ回路２１２は、ＣＰＵ２０１からのタイミング信号を受け、白色ＬＥＤ１１３及び１１４を発光させるための電流を供給する。
【００３９】
ＡＦＥ（Ａｎａｌｏｇ  Ｆｒｏｎｔ  Ｅｎｄ）２１０は、ＣＩＳセンサ１１５から出力されるアナログ電圧信号に対し、サンプルホールド処理、オフセット処理、ゲイン処理といったアナログ処理をし、アナログ処理された電圧信号をデジタルデータ（以下、読取データ）に変換するためのＩＣである。
【００４０】
ここでは表面読取部１１２内の動作として説明したが、裏面読取部１２０内も同様の動作をするため、詳細は省略する。
【００４１】
画像処理部２１４では、まず、ＡＦＥ２１０及び２１１から出力される画像読取データを周波数乗り換え部２２０に入力される。ＡＦＥ２１０を駆動するＣＬＫと画像処理部２１４が動作するＣＬＫは、非同期で周波数が異なるため、画像処理部２１４内部のＣＬＫに乗り換えるためである。
【００４２】
データ並び替え部２２１は、前記周波数乗り換え部２２１によって同期化されたデータを画像処理部２１４内部で決定される画像フォーマットに順序を並び替える。
【００４３】
シェーディング補正部２２２は、前記データ並び替え部２２１によって並び替えられたＲＧＢの画像データに対して、シェーディング補正係数の生成及びシェーディング補正処理、ゲイン補正等の画像処理を行う。
【００４４】
ＳＲＡＭ２２３は、データ並び替え部２２１やシェーディング補正部２２２、図示しない各種画像処理回路において、一時的に保持が必要となる演算データ等を格納するために用いられる。
【００４５】
・シェーディング補正に関する説明
読取センサの画素毎の読み取り輝度ばらつきを補正する画像処理であり、暗部と明部のシェーディング補正が存在する。以降では、暗部シェーディング補正を黒ＳＨＤ補正、明部シェーディング補正を白ＳＨＤ補正という。
【００４６】
図３はシェーディング補正部２２２の内部構成ブロック図である。図３においては、データ並び替え部２２１から入力されるデータをｉ＿ｄａｔａ［９：０］、画像同期タイミングを示す信号をｉ＿ｈｓｙｎｃｘ、画像有効範囲を示す信号をｉ＿ｈｅｎｂｘとし、シェーディング補正部２２２から出力されるデータをｏ＿ｄａｔａ［９：０］、画像同期タイミング信号をｏ＿ｈｓｙｎｃｘ、画像有効範囲を示す信号をｏ＿ｈｅｎｂｘと表記している。
また、画像同期ＣＬＫをｖｃｌｋ、リセット信号をｒｓｔｘとし、黒ＳＨＤ補正部３０１、白ＳＨＤ補正部３０２、ゲイン補正部３０３に供給している。
【００４７】
・黒ＳＨＤ補正の概要
まず、黒ＳＨＤ補正部３０１で行われる画像処理について説明する。
【００４８】
ＣＣＤやＣＩＳなどの読取センサ出力をＡ／Ｄ変換したデータは、暗部（輝度が低い領域）においては、読取センサの画素毎にばらついたオフセット値を持つ。
【００４９】
そこで、実際に読み取ったデータを、光源ＯＦＦ時の読取データを黒基準データとし、入力信号レベルのダイナミックレンジの下限側のオフセット処理を行う。
以下、黒ＳＨＤ補正について、図４及び図６を参照しながら説明する。
【００５０】
・黒ＳＨＤ補正係数の算出フロー
図４は、黒ＳＨＤ補正のための補正係数を演算するフローである。また、図６は、黒ＳＨＤ補正及び白ＳＨＤ補正の補正係数を演算する回路ブロック図である。以下の各シーケンス制御は、図６のシーケンス制御部６０２により、各回路の動作制御を行うことにより実現される。
【００５１】
ステップＳ４０１では、黒ＳＨＤ補正部３０１の動作に必要な設定を行い、ステップＳ４０２ではＳ４０１で設定されたライン数のデータをサンプリング加算する。このデータサンプリング処理は、図６のデータサンプリング演算部６０１にて行われる。
【００５２】
データサンプリング演算部６０１では、シェーディング補正部２２２から入力されるデータをサンプリングし、そのデータはＳＲＡＭ制御部６０２により、ＳＲＡＭ２２３にデータを格納される。また、データサンプリング演算部６０１では、ＳＲＡＭ２２３から読み出したデータを、シェーディング補正部２２２から入力されたデータに対して加算することもできる。その加算データは、ＳＲＡＭ制御部６０２により、ＳＲＡＭ２２３に再度格納される。
【００５３】
ステップＳ４０３では、Ｓ４０２で加算されたデータをＳ４０１で設定されたライン数で除算（ビットシフト）することで、平均化が実行される。この平均化処理は、データサンプリング加算部６０１により行われる。つまり、ＳＲＡＭ２２３から読み出したデータに対して所定量のビットシフトを行うことで実現する。この演算後のデータは、ＳＲＡＭ制御部６０２により、ＳＲＡＭ２２３に再度格納されることは、上記と同様である。
【００５４】
ステップＳ４０４では、黒ＳＨＤ補正係数の演算処理を実行する。黒ＳＨＤ補正係数は、暗部のオフセット値となる。
【００５５】
レジスタＲｅｇ＿ＤＡＲＫ＿ＴＲＧ（この設定はＲＧＢ個別で持つことができる）とＳ４０３でＳＲＡＭに格納したデータ（各画素の黒データ値の平均値）から、次式（１）に基づき各画素について黒オフセット値を算出する。
【００５６】
ＢＬＫ＿ＲＡＭ＿ＤＡＴＡ［ｘ］＝ＳＲＡＭ＿ＤＡＴＡ［ｘ］−Ｒｅｇ＿ＤＡＲＫ＿ＴＲＧ  …（１）
ここで、ｘは主走査位置を示す。
【００５７】
レジスタＲｅｇ＿ＤＡＲＫ＿ＴＲＧの設定値で、符号を示すｂｉｔ＝０（プラス）の場合、減算前にＳＲＡＭのデータが黒ターゲット値以下である場合には「０」にクリップし、減算後にＳＲＡＭに格納する値が２５５以上となる場合は「２５５」でクリップする。
【００５８】
なお、（１）式で演算される前段階で、ＳＲＡＭデータ（ＳＲＡＭ＿ＤＡＴＡ）を０ｘ３ＦＦでクリップする処理が実施されている。
また、レジスタＲｅｇ＿ＤＡＲＫ＿ＴＲＧの設定値で符号を示すｂｉｔ＝１（マイナス）の場合、（１）式で減算となっている箇所は、結果としては加算演算となり、この場合にはＳＲＡＭのデータと黒ターゲット値との比較は行われない。
【００５９】
これらの演算は、減算処理部６０４により行われる。
【００６０】
本ステップＳ４０４における計算結果は、例えば８ｂｉｔデータとしてＳＲＡＭ制御部６０６を介してＳＲＡＭ２２３に格納されることとなる。
【００６１】
・黒ＳＨＤ補正処理
この演算処理は、黒ＳＨＤ補正部３０１にて行われる。
【００６２】
黒ＳＨＤ補正係数算出後、次式（２）に基づき、入力画像データＩ＿ＤＡＴＡ［ｘ］よりＳＲＡＭに保存されているデータＢＬＫ＿ＲＡＭ＿ＤＡＴＡ［ｘ］を全主走査画素ごとに減算することで、黒ＳＨＤ補正を実行した出力データＯ＿ＤＡＴＡ［ｘ］を得る。
【００６３】
Ｏ＿ＤＡＴＡ［ｘ］＝Ｉ＿ＤＡＴＡ［ｘ］−ＢＬＫ＿ＲＡＭ＿ＤＡＴＡ［ｘ］  …（２）
・白ＳＨＤ補正の概要
次に、白ＳＨＤ補正について説明する。
【００６４】
読取センサの出力データの明部（輝度が高い領域）においては、読取センサの画素毎の特性ムラ、セルフォックレンズアレイによる光量ムラ、ＬＥＤなどの光源による主走査方向の配光ムラなど、主走査方向の読み取りには信号ムラ成分が多く含まれる。
【００６５】
そこで、実際に読み取ったデータを、白基準となる白色板の読取データを白基準データとして、入力信号レベルのダイナミックレンジの上限側を決定し、黒シェーディング補正と同時に実行することで、入力信号を所定のダイナミックレンジのデータに変換する処理を行う。
【００６６】
以下、白ＳＨＤ補正について、図５及び図６を参照しながら説明する。
【００６７】
・白ＳＨＤ補正係数の演算
図５は、白ＳＨＤ補正のための補正係数を演算するフローである。
【００６８】
ステップＳ５０１〜Ｓ５０３は、前述の黒ＳＨＤ補正係数の算出フローと同様であるため、また、図６のシーケンス制御部６０３が、各回路の動作フローを制御する点は、黒ＳＨＤ補正の場合と同様であるため、詳細は省略する。
【００６９】
なお、ステップＳ５０２において、データサンプリング加算は、入力データに対して上記式（２）での演算を実行した後のデータに対して行われる。
【００７０】
ステップＳ５０３では、ステップＳ５０２でサンプリング加算したデータの平均化処理を行う。
【００７１】
これらの加算及び平均化処理は、図６のデータサンプリング演算部６０１にて行われ、ＳＲＡＭ制御部６０６によりＳＲＡＭ２３３にその演算結果が格納される。
【００７２】
ステップＳ５０４では、白ＳＨＤ補正係数の演算処理を実行する。白ＳＨＤ補正係数は、ゲイン値となる。
【００７３】
レジスタＲｅｇ＿ＳＨＤ＿ＴＲＧとステップＳ６０３により演算した各画素の白板データ値の平均値でＳＲＡＭに格納されているデータから、次式（３）に基づき各画素について白ＳＨＤ補正係数を計算する。
【００７４】
ＷＨＴ＿ＲＡＭ＿ＤＡＴＡ［ｘ］＝Ｒｅｇ＿ＳＨＤ＿ＴＲＧ／ＳＲＡＭ＿ＤＡＴＡ［ｘ］
…（３）
なお、レジスタＲｅｇ＿ＳＨＤ＿ＴＲＧ＝０及び、ＳＲＡＭデータＳＲＡＭ＿ＤＡＴＡ［ｘ］＝０となる場合には、ＳＲＡＭ＿ＤＡＴＡ［ｘ］＝１として強制的に０を０で除算することを回避している。
【００７５】
これらの演算は、除算処理部６０５により行われる。
【００７６】
また、（３）式で演算される前段階で、ＳＲＡＭデータ（ＳＲＡＭ＿ＤＡＴＡ）を０ｘ３ＦＦでクリップする処理が実施されている。
【００７７】
除算後にＷＨＴ＿ＲＡＭ＿ＤＡＴＡの値が０ｘＦＦＦを超える場合には、０ｘＦＦＦにクリップする。
【００７８】
本ステップにおける計算結果は、整数部３ｂｉｔ及び小数部９ｂｉｔの合計１２ｂｉｔデータとしてＳＲＡＭ制御部６０７によりＳＲＡＭ２２３に格納される。
【００７９】
・白ＳＨＤ補正処理
この演算処理は、白ＳＨＤ補正部３０２にて行われる。
【００８０】
白ＳＨＤ補正係数算出後、次式（４）に基づき、黒ＳＨＤ補正部３０１から入力される画像データＩ＿ＤＡＴＡ［ｘ］にＳＲＡＭに保存されているデータＷＨＴ＿ＲＡＭ＿ＤＡＴＡ［ｘ］を全主走査画素ごとに乗算することで、白シェーディング補正を実行した出力データＯ＿ＤＡＴＡ［ｘ］を得る。
【００８１】
Ｏ＿ＤＡＴＡ［ｘ］＝Ｉ＿ＤＡＴＡ［ｘ］×ＷＨＴ＿ＲＡＭ＿ＤＡＴＡ［ｘ］  …（４）
・シェーディング補正処理における課題
以上のように、黒ＳＨＤ補正及び白ＳＨＤ補正の画像処理を行うことで、読取部のＣＩＳ１１５やＬＥＤ１１３、１１４の光量ムラ等の読み取りに影響する変動要因を除去した良好な画像を得ることができるが、前述の通り、読取部にＣＩＳを採用した場合、白色基準部材読み取りによりシェーディング補正用のデータを取得する位置と、原稿を搬送して読み取る位置との差異により、上記のフローに従い生成したシェーディング補正係数では、精度の高い補正ができない。
【００８２】
・ゲイン補正に関する説明
上記課題を解決するための方法として、本実施例においては、白色基準部材位置に対する、原稿搬送読取位置におけるシェーディング補正係数の補正係数（以降では、「ゲイン補正係数」という）を採用する。
【００８３】
ただし、シェーディング補正と同様に画素ごとにゲイン補正を行う構成とすると、補正精度は向上するが、ゲイン補正係数を保管するＳＲＡＭ２２３の容量を大幅に増加させる必要があり、ＳＲＡＭ容量増に伴い回路規模が増加し、結果的に製品単価を上げる要因となってしまう。
【００８４】
そこで、本実施例では、ＣＩＳのＳＬＡ起因の読取ムラの補正に必要な範囲で補正の分解能を決定することとし、ゲイン補正係数の演算は、所定画素単位のブロックとして演算子、そのブロック間は線形で補間することで、ブロック間の段差に影響されない、スムーズな補正ができる構成を提示することとする。
【００８５】
以降の説明では、ブロック幅＝３２画素とするが、本発明の実施に際し、３２画素幅に限定する必要はなく、より分解能を高めた１６画素幅、８画素幅を選択することもできる。
【００８６】
なお、以下の処理は、前述の黒ＳＨＤ補正、及び白ＳＨＤ補正が実施されていることを前提として行われる。
【００８７】
・ゲイン補正係数演算部の概要説明
図７に、ゲイン補正係数演算部のブロック図構成を示す。
【００８８】
図７において、シーケンス制御部７０２はゲイン補正係数演算部７００の全体のシーケンス制御を行う。データサンプリング部７０１は、ＳＲＡＭ２２３に格納されている画像データを読出し、サンプリング処理を行うブロックである。ＳＲＡＭ制御部７０３及び７０４は、データサンプリング部７０２でサンプリングしたデータをＳＲＡＭ２２３に格納する、あるいは、読み出す制御を行う。
【００８９】
補正係数演算部７０５は、ＳＲＡＭ２２３に格納されたデータを読み出し、除算演算を行う。その演算結果は、ゲイン補正係数としてＳＲＡＭ制御部７０６を介してＳＲＡＭ２２３に格納される。
【００９０】
線形補間部７０７は、補正係数演算部７０５で所定の画素単位で演算されたゲイン補正係数を画素ごとの補正係数にするための線形補間演算を行う。その線形補間演算のために、ＳＲＡＭ制御部７０６に対して、ＳＲＡＭ２２３に格納されたデータの読出し要求も行う。
【００９１】
線形補間部７０７で線形補間されたゲイン補正係数は、シェーディング補正部２２２内のゲイン補正部３０３へと渡される。
【００９２】
・白板基準部材の読取データサンプリング
図８の白板基準部材データのサンプリング処理フローチャートについて説明する。
【００９３】
ステップＳ８０１でゲイン補正係数演算のための所定の設定を行った後に、ステップＳ８０２で、副走査方向のサンプリング加算処理が行われる。
【００９４】
副走査方向のラインサンプリング加算は、レジスタＲｅｇ＿ＳＭＰＬＩＮＥの設定により１〜６４ラインの範囲で加算することができ、主走査方向全画素に対してラインサンプリング加算がされる。
【００９５】
続いて、ステップＳ８０３において、ライン平均処理が行われる。
【００９６】
なお、サンプリングライン数を増加させると、白板基準部材読み取り時に要する時間も増加するが、ライン平均処理後には読み取りのランダムノイズを低減する効果がある。
【００９７】
ここまでの処理は、前述のＳＨＤ補正係数演算と同様に、図６のデータサンプリング演算部６０１及びＳＲＡＭ制御部６０２を使用して行われる。
【００９８】
ステップＳ８０４における主走査方向サンプリングは、図１２に示すように主走査方向に分割して実施する。図１２において、ｈｅｎｂｘが主走査方向の画像有効範囲であり、領域分割の開始位置はレジスタｒｅｇ＿ＳＭＰ＿ＳＴＡＲＴ、サンプリングするブロックの個数はレジスタｒｅｇ＿ＳＭＰ＿ＮＵＭ、副走査方向のラインサンプリング数はレジスタＲｅｇ＿ＳＭＰＬＩＮＥ、主走査方向の分割単位はレジスタｒｅｇ＿ＷＩＤＴＨにより設定され、副走査方向のサンプリング開始位置はｃａｌｃ＿ｓｔａｒｔで示されている。
【００９９】
なお、各ブロックにはレジスタｒｅｇ＿ＳＭＰ＿ＳＴＡＲＴの位置から０番目、１番目、…、Ｎ番目という形で、サンプリング番号が付される。
【０１００】
また、サンプリングエリアは、主走査方向の分割単位レジスタｒｅｇ＿ＷＩＤＴＨにより決定される、各ブロックにおけるデータサンプリング領域を示している。このデータサンプリング領域内において、主走査方向にデータを加算する処理を行う。
【０１０１】
前述の通り、本実施例ではブロック幅＝３２画素を選択したものとして、以下の説明をする。
【０１０２】
ステップＳ８０５では、ステップＳ８０４でサンプリング加算したデータに対し、指定されたブロック幅の分割単位である３２画素幅を１つのブロックとして、ブロック全体の平均値を当該ブロックの平均値とする。
【０１０３】
これら各ブロックの平均値データは、１０ｂｉｔデータとして、ＳＲＡＭ２２３に格納される。
【０１０４】
以上の処理は、図７のデータサンプリング部７０１及びＳＲＡＭ制御部７０３により行われる。
【０１０５】
ここで、図１３にサンプリング動作時のタイミングのイメージを示す。
【０１０６】
領域分割の開始位置はレジスタｒｅｇ＿ＳＭＰ＿ＳＴＡＲＴで指定し、サンプリングするブロックの個数は、レジスタｒｅｇ＿ＳＭＰ＿ＮＵＭで指定する。図１３ではＮ個の指定がされた例として記載しているが、実際の使用例として、７２００画素幅とすると、Ｎ＝２２４である。
【０１０７】
画像有効範囲ｈｅｎｂｘの有効範囲において、サンプリング開始タイミングはｓｍｐ＿ｔｒｇ、サンプリング範囲はｓｍｐ＿ｆｌｇにより表され、各ブロックの画素位置をカウントするｓｍｐ＿ｃｎｔのカウント値によりサンプリング加算する範囲が決定される。各ブロックの先頭から開始され、３２画素分のサンプリング加算をブロック単位で行う。
各ブロックで加算したデータは、サンプリングされたデータ数に応じて、除算（ビットシフト）が行われ、各ブロックの平均値データとなる。
【０１０８】
・ゲイン補正係数の算出
図９にゲイン補正係数の演算フローチャートを示す。
【０１０９】
ステップＳ９０１で関連する初期設定をし、ステップＳ９０２で演算開始トリガを生成し、ＳＲＡＭ２２３へのデータリードを開始する。
【０１１０】
ステップＳ９０３では、Ｓ９０２でＳＲＡＭ２２３から読み出した、初期ブロック平均データ及びＪＯＢ中ブロック平均データから除算演算し、演算結果をゲイン補正係数としてＳＲＡＭ２２３へと格納する。
【０１１１】
以上の処理は、図７の補正係数演算部７０５及びＳＲＡＭ制御部７０３〜７０５により行われる。
【０１１２】
ここで、初期ブロック平均データとは、ゲイン補正係数の除算演算の被除数となるデータであり、例えば、製品出荷時に取得したデータを不揮発性のメモリに格納しておき、画像読み取り前にＳＲＡＭ２２３に展開しておくことができる。
【０１１３】
一方、ＪＯＢ中ブロック平均データとは、原稿読み取り直前、あるいは、原稿読み取り中の紙間に白板基準部材の画像をサンプリングして取得したデータであり、前述の白板基準部材データサンプリングフローに従い、ＳＲＡＭ２２３に格納されているデータである。
【０１１４】
なお、読取動作開始前の白板基準部材の読取輝度をＩＮＩ＿ＤＡＴＡとし、読取動作中の白板基準部材の読取輝度をＪＯＢ＿ＤＡＴＡとしてゲイン補正係数を求める方法を採ることもできる。
【０１１５】
ゲイン補正係数ＲＡＴＩＯ＿ＤＡＴＡ［ａ］は次式（５）に基づき、初期ブロック平均データＩＮＩ＿ＤＡＴＡ［ａ］とＪＯＢ中ブロック平均データＪＯＢ＿ＤＡＴＡ［ａ］を除算することで得られる。
【０１１６】
ＲＡＴＩＯ＿ＤＡＴＡ［ａ］＝ＩＮＩ＿ＤＡＴＡ［ａ］÷ＪＯＢ＿ＤＡＴＡ［ａ］
…（５）
ここで、ａはブロックのサンプル番号である。
【０１１７】
・補正係数の線形補間
演算後の補正係数データに対して、次式（６）で示すように画素毎の補正係数に重み付けを線形的に変えていくことで、ブロック間に段差のない画像を得ることが出来る。
【０１１８】
ＣＯＲＲＥＣＴ＿ＤＡＴＡ［ｘ］＝ＲＡＴＩＯ＿ＤＡＴＡ［ａ］＋（ＲＡＴＩＯ＿ＤＡＴＡ［ａ＋１］−ＲＡＴＩＯ＿ＤＡＴＡ［ａ］）×（ｘ−Ｂ×ａ）／Ｂ  …（６）
ここで、ｘは主走査位置、ａはブロックのサンプルの番号、Ｂはブロックの画素幅を表している。
【０１１９】
式（６）で、“（ＲＡＴＩＯ＿ＤＡＴＡ［ａ＋１］−ＲＡＴＩＯ＿ＤＡＴＡ［ａ］）”は、隣接するブロック間の補正係数の差分を示している。
【０１２０】
（ｘ−Ｂ×ａ）／Ｂは、隣接するブロック間の補正係数の差分に対して、ブロック画素数Ｂで除算したものを１つの単位として、主走査位置ｘが進むにつれて加算する量を増加させる線形補間を行う処理を示している。
【０１２１】
例として、式（６）でブロック画素幅Ｂ＝３２とした場合を説明する。この場合、
ＣＯＲＲＥＣＴ＿ＤＡＴＡ［ｘ］＝ＲＡＴＩＯ＿ＤＡＴＡ［ａ］＋（ＲＡＴＩＯ＿ＤＡＴＡ［ａ＋１］−ＲＡＴＩＯ＿ＤＡＴＡ［ａ］）×（ｘ−３２×ａ）／３２
となる。
【０１２２】
ブロック境界においては、ｘ−３２ａ＝０となり、ＲＡＴＩＯ＿ＤＡＴＡ［ａ］のみ右辺に残る。つまり、補正係数の線形補間はされていない状態となる。
【０１２３】
ブロック途中においては、ｘ−３２ａ＞０となり、隣接するブロック間の補正係数の差分を
３２分割したものを、主走査位置ｘが進むにつれて加算する量を増加させている。つまり、補正係数の線形補間を行っている状態である。
【０１２４】
なお、１つ目のサンプル点以前の画素は線形補間を行わず、１つ目の補正値を用いる。また、最終のサンプル点以後の画素は線形補間を行わず最後の補正値を用いる。
【０１２５】
ここで、図１４に線形補間動作のイメージを示す。
【０１２６】
図１４において、画像有効範囲ｈｅｎｂｘの有効範囲内に置いて、トリガ信号ｐｌｔ＿ｔｒｇは、各ブロックの特定の主走査位置に到達することで出力される。具体的には、ブロック幅が３２画素の時には、ブロック画素カウンタｐｉｘ＿ｃｎｔが１６画素目に到達したタイミングであり、線形補間開始のタイミングを示している。
【０１２７】
このトリガ信号を受けて、イネーブル信号ｐｌｔ＿ｅｎｂ及びカウンタｐｌｔ＿ｃｎｔが動作を開始する。
【０１２８】
ブロック幅が３２画素の場合、カウンタｐｌｔ＿ｃｎｔは３２画素幅を計測する。つまり、線形補間演算を実施する範囲を示しており、このカウンタｐｌｔ＿ｃｎｔが動作中にはイネーブル信号ｐｌｔ＿ｅｎｂがイネーブルとなる。
【０１２９】
Ｃｏｒｒｅｃｔ＿ｄａｔａは線形補間係数のイメージを示しており、ブロック０、１、…に該当するそれぞれの補正係数が０、１、…と表示しており、補正係数の線形補間が実施されているものは、０＿１、１＿２、２＿３、…と示している。
【０１３０】
なお、先頭ブロックの左端及び最終ブロックの右端においては、線形補間処理は見かけ上実施されない。「見かけ上」というのは、内部においては線形補間処理を実施しているが、左端位置においては、補正係数が「ブロック０」のものを、また、右端位置においては、補正係数が「ブロックＮ」のものを使用する。したがって、補正処理は実施されるが、補正係数の線形補間はされないことになる。
【０１３１】
また、画像有効範囲ｈｅｎｂｘがイネーブルの範囲内であっても、ゲイン補正処理用のデータサンプリング開始位置を指定するレジスタｒｅｇ＿ＳＭＰ＿ＳＴＡＲＴの設定値に主走査方向カウンタｈｃｎｔのカウント値が到達するまではブロック０における補正係数が反映され、最終ブロックＮの範囲を超えた領域まで画像有効範囲ｈｅｎｂｘがイネーブルであれば、最終ブロックＮにおける補正係数が反映される。
【０１３２】
・工程検査時における制御フロー
図１０は、本発明に係る工程検査時の制御フローチャートである。
【０１３３】
工程検査段階で、原稿搬送読取位置におけるシェーディング補正係数のゲイン補正係数の除算演算の被除数となるデータを取得し、不揮発性のメモリに格納しておく。そして、画像読み取り前にＳＲＡＭ２２３に展開し、ゲイン補正係数の演算を行う。
【０１３４】
このような制御フローを採用することで、ゲイン補正係数の生成のために、白色基準部材を可動式にするなど、従来課題となっていた構成が必要なくなる。
【０１３５】
ステップＳ１００１では、画像処理部２１４に対する設定やＣＰＵ２０１によるモータ制御などにより原稿を搬送し、画像読み取りに必要な制御を行う。
【０１３６】
ステップＳ１００２で、シェーディング補正部２２２により、ＳＨＤ補正を行う。
【０１３７】
ステップＳ１００３で、ＳＨＤ位置における白色基準部材のデータを取得する。
【０１３８】
ステップＳ１００４では、読取位置における白色基準部材のデータを取得する。
【０１３９】
ステップＳ１００５で、ステップＳ１００３及びステップＳ１００４で取得したデータから、ゲイン補正係数を演算する。
【０１４０】
ステップＳ１００６で、ステップＳ１００５で演算したゲイン補正係数を反映した状態でテスト用画像を読み取り、ステップＳ１００７でその効果確認を行う。
【０１４１】
ステップＳ１００７で、画像問題がないと判断されれば、ステップＳ１００４で取得した読取位置における白色基準部材のデータ及びステップＳ１００５で演算したゲイン補正係数を、不揮発性のメモリに格納し、本工程は終了する。
【０１４２】
一方、ステップＳ１００７で画像問題があると判断された場合には、ステップＳ１００３のデータ取得から本工程をやり直すこととなる。
【０１４３】
・画像読み取り時の制御フロー
前述のフローに従って取得し不揮発性のメモリに格納した読取位置における白色基準部材のデータ及びゲイン補正係数を、画像読み取り時にどのように使用するのかを示したのが、図１１のフローである。
【０１４４】
図１１は、本発明に係る画像読み取り時の制御フローチャートである。
【０１４５】
ステップＳ１１０１では、ステップＳ１００１と同様に、原稿の搬送や画像読み取りに必要な制御を行う。
【０１４６】
ステップＳ１１０２で、シェーディング補正部２２２により、ＳＨＤ補正を行う。
【０１４７】
ステップＳ１１０３で、ゲイン補正部３０３によるゲイン補正処理を行う。この際に使用するのは、図１０のステップＳ１００５で演算し不揮発性メモリに格納していたゲイン補正係数である。
【０１４８】
ステップＳ１１０４では、シェーディング補正位置における白色基準部材のデータを取得する。
【０１４９】
ステップＳ１１０５で、図１０のステップＳ１００４で取得し不揮発性メモリに格納していた読取位置における白色基準部材のデータ及びステップＳ１００４で取得したデータから、ゲイン補正係数を再演算する。
【０１５０】
ステップＳ１１０６で、ステップＳ１１０５で演算したゲイン補正係数を反映した状態で画像を読み取る。
【０１５１】
ステップＳ１１０７では、次原稿の読み取りが必要かどうかを判断し、必要と判断されれば、ステップＳ１１０４のデータ取得工程からフローを繰り返すこととなる。
【０１５２】
一方、ステップＳ１１０７で、全ての原稿の読み取りが終了したと判断された場合には、本工程は終了する。
【０１５３】
なお、このステップＳ１１０５で演算したゲイン補正係数は、このステップＳ１１０７の判断終了段階で、不揮発性メモリに格納し直す。
【０１５４】
以上の制御フローを実施することにより、シェーディング補正をするために白色基準部材、あるいは、読取部を可動式にすることに伴う原稿の安定搬送の困難性や読取装置の大型化を防止し、精度高くシェーディング補正を行い良好な画像を取得することができる。
【符号の説明】
【０１５５】
１００  原稿搬送読み取り装置、１０２  原稿、１０７  搬送手段、
１１２  読取手段、２２２  シェーディング補正手段、
７００  ゲイン補正係数演算手段、７０７  線形補間手段
【図１】
2020072358.tif 000003
【図２】
2020072358.tif 000004
【図３】
2020072358.tif 000005
【図４】
2020072358.tif 000006
【図５】
2020072358.tif 000007
【図６】
2020072358.tif 000008
【図７】
2020072358.tif 000009
【図８】
2020072358.tif 000010
【図９】
2020072358.tif 000011
【図１０】
2020072358.tif 000012
【図１１】
2020072358.tif 000013
【図１２】
2020072358.tif 000014
【図１３】
2020072358.tif 000015
【図１４】
2020072358.tif 000016
【図１５】
2020072358.tif 000017