(57)【要約】【課題】微細回路形成可能なガラス回路基板を提供する。【解決手段】ガラス回路基板は、ガラス基板両面を貫通する貫通穴とスルーホールとガラス基板両面に形成された金属回路とを有し第一絶縁樹脂で充填被覆され第一絶縁樹脂は金属回路の上面から５〜３０μｍの厚さで熱硬化性樹脂、無機フィラーを含み、無機フィラーは平均粒径０．４μｍ以上、最大粒径５μｍ以下、充填量６０ｗｔ％以上、２５℃からガラス転移温度までの平均線熱膨張係数が２５ｐｐｍ以下である。第一絶縁樹脂上にビアホールと金属回路とが形成され、第一絶縁樹脂に１以上の第二絶縁樹脂の層が積層され、第二絶縁樹脂の各層上にビアホールおよび金属回路が形成され、第二絶縁樹脂の層は下層の金属回路の上面から５〜３０μｍの厚さであり、熱硬化性樹脂、無機フィラーを含み、無機フィラーは平均フィラー径０．２μｍ以下、最大フィラー径２μｍ以下、充填量が６５ｗｔ％以下である。【選択図】図２Ｍ
2020182006.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板両面を貫通形成する貫通穴と、少なくとも前記貫通穴内壁を被覆する円筒状中空の金属層よりなるスルーホールと、前記ガラス基板両面に形成された金属回路とを有するガラス回路基板であって、
両面に形成された前記金属回路の一部は前記スルーホールと接続され、表裏が電気的に導通され、
少なくとも前記スルーホール中空部と前記ガラス回路基板両面とが同一の第一絶縁樹脂で充填被覆され、前記ガラス回路基板両面に積層された前記第一絶縁樹脂の厚さが、前記金属回路の上面から５μｍ以上３０μｍ以下の範囲であって、
前記第一絶縁樹脂は、熱硬化性樹脂、無機フィラーを含み、前記無機フィラーの平均粒径０．４μｍ以上、最大粒径５μｍ以下、無機フィラー充填量が６０ｗｔ％以上、２５℃からガラス転移温度以下までの平均線熱膨張係数が２５ｐｐｍ以下であり、
前記第一絶縁樹脂上にビアホールおよび金属回路が形成され、
前記第一絶縁樹脂に１以上の第二絶縁樹脂の層が積層され、前記第二絶縁樹脂の各層上にビアホールおよび金属回路が形成されており、前記第二絶縁樹脂の厚さが、その下層の前記金属回路の上面から５μｍ以上３０μｍ以下の範囲であって、
前記第二絶縁樹脂は、熱硬化性樹脂、無機フィラーを含み、前記無機フィラーの平均フィラー径が０．２μｍ以下、最大フィラー径が２μｍ以下、無機フィラー充填量が６５ｗｔ％以下であることを特徴とする、ガラス回路基板。
【請求項２】
前記ガラス基板の厚さが、５０μｍ以上１０００μｍ以下であることを特徴とする、請求項１に記載のガラス回路基板。
【請求項３】
前記ガラス材料の線膨張係数が、３ｐｐｍ／℃以上９ｐｐｍ／℃以下であることを特徴とする、請求項１に記載のガラス回路基板。
【請求項４】
前記第一絶縁樹脂、前記第二絶縁樹脂の少なくとも片方が、エポキシ樹脂またはシアネート樹脂またはそれらの組み合わせからなることを特徴とする、請求項１に記載のガラス回路基板。
【請求項５】
前記第一絶縁樹脂、前記第二絶縁樹脂の少なくとも片方に含まれる無機フィラーが、球状シリカであることを特徴とする、請求項１に記載のガラス回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はガラスを基体とする多層回路基板、特に半導体パッケージ基板、インターポーザー、光学素子用基板に対し、回路の微細化、寸法安定性向上と信頼性向上に関する。
【背景技術】
【０００２】
近年における電子機器の小型化・高機能化の要求に対応するため、半導体装置において複数の半導体チップを積層した積層マルチチップパッケージが開発されている。積層マルチチップパッケージは複数の半導体チップを積み重ねてひとつのパッケージとするため小型化、高集積化に適しており、ＤＲＡＭなどのメモリー製品を中心に商品化されている。しかし従来の積層マルチチップパッケージは積層する各チップとパッケージ基板とをワイヤボンディングで接続していたため各チップから引き出せる端子の数が少なく、また積層するチップが増えるとワイヤループのためのスペース確保やパッケージ基板のワイヤボンディングパッドの確保が難しくなり、多数のチップを積層することが困難になるという問題があった。
【０００３】
それに対し最近では図１Ａに示すような、シリコン貫通ビア（ＴＳＶ；Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ）を使ったチップ積層技術が開発されている。ＴＳＶはシリコン基板に設けた貫通電極であり、積層したチップ間及びチップとパッケージ基板間に対して、ＴＳＶを用いて電気的に接続することができる。図１ＡはロジックチップとメモリーチップをＴＳＶにより３次元積層した積層マルチチップパッケージ（３Ｄパッケージとも呼ばれる）の例である。この例では４枚のメモリチップ１０１を積層した場合を示している。各メモリーチップ１０１間及びロジックチップ１０５とパッケージ基板１０４の間はＴＳＶ１０２を介して導通されており、バンプ１０３により接続されている。バンプ１０３は、はんだまたは銅などの金属で形成される。このようなＴＳＶを使ったチップ積層技術により、従来使用していたワイヤが必要なくなることから積層するチップの枚数を容易に増やすことが可能となり、さらにチップ間及びチップとパッケージ基板間の接続距離が短縮され高速信号の伝達にも有利となる。さらに従来のワイヤボンディング用のワイヤは直径が２０〜３０μｍであったのに対し、ＴＳＶは直径１０μｍ以下で形成することが可能であることからより多くの端子を引き出すことが可能となり、大容量通信も可能となるなど多くのメリットがある。
【０００４】
しかしＴＳＶ付き半導体チップの製造には多くの工程が必要とされ、そのため製造に時間およびコストがかかることが問題となっている。さらにロジックチップにＴＳＶを形成する図１Ａ記載の３Ｄパッケージの場合、メモリーチップとロジックチップとを同ピッチのＴＳＶで接続するので、ロジックチップ、メモリーチップの各メーカー間でのＴＳＶバンプピッチの統一規格を設ける必要がある。この場合ロジックチップの設計的制約が生じ、設計コストがかかる問題が生じる。さらに３Ｄパッケージの場合、ロジックチップ、メモリーチップメーカーでそれぞれ製造されたチップを組み立てメーカーで接合し、さらに半導体パッケージ基板に搭載する必要がある。半導体パッケージまで組み立てた後に不具合発生が判明した場合、組み立てメーカーでの不具合か、あるいは何れかのチップメーカーの製造上の不具合かが明確化できないという品質保証や製造責任等の問題も多く、普及の障害になっている。
【０００５】
以上のことから、比較的ＴＳＶ積層が容易なＤＲＡＭメモリーの３次元チップと、ロジックチップとを半導体パッケージ基板上で横置きして実装した、図１Ｂに示すマルチチップパッケージが最も現実的と考えられている（いわゆる２．５Ｄパッケージ）。３Ｄパッケージにおいてはメモリーとロジック間の信号配線は、微小なＴＳＶにより接続されるが、２．５Ｄパッケージの場合、複数の半導体チップ間の信号線接続を半導体パッケージ基板上で平面接続することが必要となる。よって半導体パッケージ基板側には必然的に配線本数が著しく多く必要となることから、微細・多層化の要求が一段と厳しくなってきており、本用途ではＬ／Ｓ＝５／５μｍ以下の微細配線形成技術とビア径３０μｍ以下の層間接続が必要とされる。そこで、２．５Ｄパッケージでは、図１Ｂに示すように、３次元積層メモリーとロジックチップとを微細接続可能な、半導体プロセスで製造されたシリコンインターポーザー１０６上に実装し、さらに半導体チップが搭載されたシリコンインターポーザー１０６を半導体パッケージ基板１０４上に実装する方法が提案されている（特許文献１〜４参照）。
【０００６】
しかしながら、シリコンインターポーザーはウエハープロセスで製造されるので、ウエハよりも大型パネルサイズで製造されている半導体パッケージ基板と比較すると製造コストが高いという問題を生じる。さらにシリコンインターポーザーにおいてはＴＳＶ形成のプロセスコストが高いという問題があった。またシリコンは半導体であるため、配線回路を形成するためには、シリコン表面に酸化膜を形成して絶縁化した上に回路配線を形成することが必要である。よってシリコンインターポーザー上に形成された配線回路の伝送特性は、絶縁体であるガラス基板、あるいはガラスエポキシ基板上に形成された回路と比較すると悪くなるという問題があった。
【０００７】
そこでシリコン以外の材料をコア層にもつインターポーザーとしてガラスインターポーザーが着目されつつあり研究開発が活発化してきている。コア層にガラスを用いる利点として、種々の厚さやサイズが充実しており限定されないこと、安価であること、平滑性、平坦性に優れることより、Ｌ／Ｓ＝５／５μｍ以下の微細配線形成性に有利なこと、線熱膨張係数（ＣＴＥ）がシリコンと同様３ｐｐｍ前後であり、実装安定性、寸法安定性に優れかつ高弾性であること、化学的安定性に優れること、高い絶縁性と伝送特性などが上げられる。さらにその光学的透明性より撮像素子等の光学素子用途としても着目されつつある。さらにガラス基板への貫通穴形成技術も発展してきており、放電加工やレーザー加工により、ガラス厚３００μｍであっても直径５０μｍ以上１００μｍ以下の微細な貫通穴加工も可能となってきている。
【０００８】
ここでガラスインターポーザーを例として主なガラスを基体とする回路基板の製造方法について簡単に説明する。本例では半導体パッケージ基板と同等にビルトアップ工法によって製造する方法を示す。先ずは基体となるガラス基板を準備する。ガラス基板に放電加工あるいはレーザー加工等公知方法を用いて、貫通穴を形成する。続いてガラス上に無電解めっきあるいはスパッタ法、蒸着法、ＣＶＤ法等の公知方法によってガラス表面および貫通穴内表面に１μｍ以下の薄い金属層を形成して導電化処理を行う。
【０００９】
続く工程では複数経路が考えられる。第１の方法においては、薄い金属層全体に通電して電解めっきを行うことで、両面表層およびスルーホール内に金属を充填するいわゆるスルーホールフィリングが考えられる。この方法では、スルーホール直上にビアを形成でき、省スペース化が図れる利点があるが、直径５０μｍから１００μｍであるスルーホール内をすべて電解めっきで充填する場合、両表面金属厚は少なくとも２５μｍ〜５０μｍと厚くなる。この場合、表面金属上にフォトレストパターンをフォトリソグラフィーにより形成した後に、不要な金属層部分をエッチング除去するサブトラクティブ工法によって配線形成するが、本方法では厚い金属層に対してインターポーザーで要求される微細回路を形成することが不可能となってしまう。さらに、ガラス厚みと穴径のアスペクト比等貫通穴形状にもよるが、スルーホール内を完全に電解めっき層で充填することは困難で、特にアスペクト比が２以上となる場合、スルーホール内にボイドやシームを内包してしまい信頼性が低下する問題があった。
【００１０】
第２の方法では、同様に薄い金属層全体に通電して電解めっきを行うことで、表層両面およびスルーホール内をめっきするが、スルーホールが充填される前にめっきを完了した後に、表面金属上にフォトレストをパターニングして不要な金属層をエッチング除去することで回路形成する方法である。本発明者が検討した結果、本方法においても、Ｌ／Ｓ＝２０／２０μｍ程度で微細化限界となり、インターポーザー用途で要求される微細回路を形成することが不可能であった。プリント配線板の公知製造方法である穴埋め印刷、研磨、蓋めっき、サブトラクティブ法による配線形成でも同様にＬ／Ｓ＝５／５μｍ以下の微細配線形成は困難を極めていた。
【００１１】
第３の方法は、薄い金属層上にレジスト層を形成し、スルーホール部と配線部上のレジストを除去するようにパターニングした後に、電解めっきによって配線とスルーホールを同時に形成・増膜し、レジスト剥離後に薄い金属層をエッチング除去するセミアディティブ工法によって形成する方法である。本方法によれば、インターポーザーに要求されるＬ／Ｓ＝５／５μｍ以下の微細配線形成が可能となる。さらに後の工程で表層回路上両面にビルトアップ樹脂を真空ラミネーターにて加熱・加圧形成することで表層絶縁層形成と、中空のスルーホール内へのビルトアップ樹脂充填保護を同時に行うことが出来るため効率がよい方法である。
【００１２】
しかしながら上述の第３の方法を行う場合、使用する樹脂によっては真空ラミネート法による充填であっても、スルーホール内部までビルドアップ樹脂を充填ですることができずにエアボイドを内包してしまう結果、半導体装置組み立て工程たとえばマスリフロー等の熱履歴によって、内包したボイドが破裂することによって、回路基板の信頼性を確保できないという問題が生じていた。
【００１３】
さらに流動性が悪い樹脂の場合、スルーホール周辺の樹脂厚が薄くなり、スルーホール直上で凹みを生じることが問題となっていた。流動性が良好な樹脂であって、平坦にラミネートできた場合であっても、スルーホール部分上はスルーホールの無いガラス平面部上と比較して樹脂厚が厚くなるため、樹脂の硬化収縮が大きい場合、スルーホール直上で凹みを生じる不具合を生じていた。以上よりスルーホール直上の樹脂は５μｍ程度の凹みを生じてしまい、平坦性が確保できないため微細回路が形成できないという慢性的な問題が生じていた。
【００１４】
さらにガラス回路直上に形成する樹脂の線熱膨張係数が大きい場合、後の工程での熱履歴が加わることによってガラス基板と絶縁樹脂層との線熱膨張係数の違いに起因する応力が蓄積するために、ガラスコア基板を個片化するダイシング工程において、ガラス厚み内で平面方向へ剥離するように破断する背ワレ現象が起こりやすくなるという問題を生じていた。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００１−１０２４７９号公報
【特許文献２】特開２００２−３７３９６２号公報
【特許文献３】特開２００２−２６１２０４号公報
【特許文献４】特開２０００−３３２１６８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、長期信頼性を確保しつつ絶縁樹脂層の平坦性を確保することによって微細回路形成可能にし、さらに微細多層回路形成が容易なガラスを基体とする配線基板およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の一局面は、ガラス基板両面を貫通形成する貫通穴と、少なくとも貫通穴内壁を被覆する円筒状中空の金属層よりなるスルーホールと、ガラス基板両面に形成された金属回路とを有するガラス回路基板であって、両面に形成された金属回路の一部はスルーホールと接続され、表裏が電気的に導通され、少なくともスルーホール中空部とガラス回路基板両面とが同一の第一絶縁樹脂で充填被覆され、ガラス回路基板両面に積層された第一絶縁樹脂層の厚さが、金属回路の上面から５μｍ以上３０μｍ以下の範囲であって、第一絶縁樹脂は、熱硬化性樹脂、無機フィラーを含み、無機フィラーの平均粒径０．４μｍ以上、最大粒径５μｍ以下、無機フィラー充填量が６０ｗｔ％以上、２５℃からガラス転移温度以下までの平均線熱膨張係数が２５ｐｐｍ以下であり、第一絶縁樹脂上にビアホールおよび金属回路が形成され、第一絶縁樹脂に１以上の第二絶縁樹脂の層が積層され、第二絶縁樹脂の各層上にビアホールおよび金属回路が形成されており、第二絶縁樹脂層の厚さが、その下層の金属回路の上面から５μｍ以上３０μｍ以下の範囲であって、第二絶縁樹脂は、熱硬化性樹脂、無機フィラーを含み、無機フィラーの平均フィラー径が０．２μｍ以下、最大フィラー径が２μｍ以下、無機フィラー充填量が６５ｗｔ％以下であることを特徴とする、ガラス回路基板である。
【発明の効果】
【００１８】
本発明によれば、貫通スルーホールおよびガラス両面に金属回路が形成されているガラスコア基板に、スルーホール内部への充填性がよい第１絶縁樹脂をガラスコア基板両面にラミネートすることによって、スルーホール内に発生するボイドを効果的に抑制することが出来るので、長期接続信頼性を有するガラスコア基板を提供することが出来る。さらに本発明によれば、第１絶縁樹脂は無機フィラーの充填量が多いので、スルーホール内部に充填される絶縁樹脂の硬化収縮量を抑制することが可能となり、スルーホール直上における硬化収縮に起因する凹みを抑制することで樹脂表面の平坦性を確保することができる。よって、微細回路形成が容易なガラス回路基板およびその製造方法を提供できる。さらに第１絶縁樹脂上にはさらに微細配線、小径ビア加工が容易な第２の絶縁樹脂を用いることによって微細多層配線層を有するガラス回路基板を提供できる。
【図面の簡単な説明】
【００１９】
【図１Ａ】従来の積層マルチマルチチップパッケージ（３Ｄパッケージ）の模式図
【図１Ｂ】従来の積層マルチマルチチップパッケージ（インターポーザーを介した２．５Ｄパッケージ）の模式図
【図２Ａ】本発明の一実施形態におけるガラス回路基板の製造工程を示す模式図
【図２Ｂ】本発明の一実施形態におけるガラス回路基板の製造工程を示す模式図
【図２Ｃ】本発明の一実施形態におけるガラス回路基板の製造工程を示す模式図
【図２Ｄ】本発明の一実施形態におけるガラス回路基板の製造工程を示す模式図
【図２Ｅ】本発明の一実施形態におけるガラス回路基板の製造工程を示す模式図
【図２Ｆ】本発明の一実施形態におけるガラス回路基板の製造工程を示す模式図
【図２Ｇ】本発明の一実施形態におけるガラス回路基板の製造工程を示す模式図
【図２Ｈ】本発明の一実施形態におけるガラス回路基板の製造工程を示す模式図
【図２Ｉ】本発明の一実施形態におけるガラス回路基板の製造工程を示す模式図
【図２Ｊ】本発明の一実施形態におけるガラス回路基板の製造工程を示す模式図
【図２Ｋ】本発明の一実施形態におけるガラス回路基板の製造工程を示す模式図
【図２Ｌ】本発明の一実施形態におけるガラス回路基板の製造工程を示す模式図
【図２Ｍ】本発明の一実施形態におけるガラス回路基板の製造工程を示す模式図
【発明を実施するための形態】
【００２０】
以下本発明の一実施形態について、断面図である図面２Ａ〜２Ｍを参照して詳細説明する。本実施形態は本発明の実施形態の一例であって、以下の説明によって本発明のガラスコア基板を限定するものではない。
【００２１】
先ずは図２Ａ記載の貫通穴２０２が形成されたガラスコア２０１を準備する。ガラスコア２０１はガラス材料に対して公知方法で貫通穴２０２を設けて形成出来る。ガラス材料は、本発明を限定するものではないが、ＳｉＯ２を主成分とする。ガラス材料は、３〜４ｐｐｍ／℃の線膨張率を有する低膨張ガラス、８〜９ｐｐｍ／℃の線膨張率を有するソーダガラスなどを用いることができる。ガラス材料の線膨張率は、製造方法の変更、またはＮａなどの金属成分の添加により３〜９ｐｐｍ／℃の範囲内で調整することができる。線膨張係数（ＣＴＥ）は、ガラスに関するＪＩＳ  Ｒ３１０２：１９９５またはプラスチックに関するＪＩＳ  Ｋ７１９７：２０１２にしたがって、熱機械分析（ＴＭＡ）により測定することができる。ガラス基板は５０μｍ〜１０００μｍの範囲の厚さを有することが望ましい。より望ましくは１００μｍ以上、５００μｍ以下が望ましい。５０μｍ以下である場合、製造工程中において取り扱いが困難となる。１０００μｍ以上である場合、直径１００μｍ以下、ピッチ２００μｍ以下の微細な貫通穴加工が困難となる。
【００２２】
貫通穴加工として公知方法としては、レーザー加工、放電加工、感光性レジスト材料を用いる場合ではサンドブラスト加工、ドライエッチング、フッ化水素酸等によるケミカルエッチング加工が挙げられる。さらに感光性ガラスを用いてもガラスコアを作成することが可能である。好ましくはレーザー加工、放電加工が簡便でスループットが良いことから望ましい。用いることができるレーザーは、ＣＯ２レーザー、ＵＶレーザー、ピコ秒レーザー、フェムト秒レーザーなどから選択することができる。
【００２３】
続いて、図２Ｂに記載するように、ガラスコア基板２０１のスルーホール内壁および表面に導電層２０３を形成する。導電層２０３の形成は、ガラスコア基板２０１上に密着層（不図示）の導入後に実施してもよい。密着層とは、ガラス表面と導電層２０３との密着性を改善するために導入されるもので、本発明を限定するものではないが、一例としては酸化スズ、酸化インジウム、酸化亜鉛、ニッケル−リン（Ｎｉ−Ｐ）、クロム、酸化クロム、窒化アルミニウム、窒化銅、酸化アルミニウム、タンタル、チタンおよび銅からなる群から選択される１つまたは複数から選択することができる。より好ましくはチタン、クロムより選択されることが望ましい。密着層の厚みは本発明を限定するものではないが、０．０１μｍ以上１μｍ以下であることが望ましい。密着層は、たとえば、スパッタ法、無電解めっき法、ＣＶＤ法、蒸着法などの当該技術において知られている任意の技術を用いて形成することができる。
【００２４】
導電層２０３は電気的に接続安定性の高い材料であることが望ましい。用いることができる材料は、たとえば、銅、銀、金、ニッケル、白金、パラジウム、ルテニウムおよびスズからなる群から選択される金属、およびスズ−銀、スズ−銀−銅、スズ−銅、スズ−ビスマス、およびスズ−鉛からなる群から選択される合金を含む。好ましくは銅あるいはニッケルであることが望ましい。導電層の厚みは本発明を限定するものではないが、０．０１μｍ以上１μｍ以下であることが望ましい。導電層の形成法は、たとえば、スパッタ法、無電解めっき法、ＣＶＤ法、蒸着法等より選択することが出来る。
【００２５】
続いて、図２Ｃに記載するように導電層２０３が形成されているガラスコア基板上にレジストパターン２０４を形成する。レジストは液状ポジレジスト、液状ネガレジスト、ドライフィルムレジストより選択することができる。液状レジストの塗布方法であれば、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗装、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、ドクターコートより選定できる。ドライフィルムレジストであれば、ロールラミネーターによりレジスト層を形成することができる。導電層両表面にレジスト層を形成した後に、所望のパターンをフォトリソグラフィー法によってガラスコア基板上に形成する。レジストパターンは後の電解めっき層が形成される部分が露出するように位置あわせの上パターニングする。レジスト層の厚みであるが、後工程の電解めっき厚にも依存するが、好ましくは３μｍ以上、２５μｍ以下であることがのぞましい。３μｍより薄い場合電解めっきを３μｍ以上に増膜できなくなり、回路の接続信頼性が低下する可能性がある。２５μｍより厚くなる場合、Ｌ/Ｓ＝５/５μｍ以下の微細配線を形成することが困難となる。
【００２６】
続いて図２Ｄに記載するように、導電層を利用して電解めっきによって電解めっき回路層２０５を形成する。電解めっきによってスルーホール内壁２０６および回路部分の金属層を増膜することができる。電解めっきを行うことができる金属としては、銅、ニッケル、錫、金、銀、はんだ等より選択することが出来る。望ましくは銅、ニッケルであることが簡便かつ安価であるため望ましい。電解めっきの厚さであるが、１μｍ以上、２０μｍ以下であることが望ましい。電解めっき層が１μｍ以下である場合、回路の接続信頼性を維持できない可能性がある。２０μｍより厚い場合、厚み２０μｍ以上のレジストパターンを形成することが困難であるので微細回路を形成することができない。
【００２７】
続いて図２Ｄ記載の電解めっき後に不要となったフォトレジスト２０４を剥離後に、導電層２０３をエッチング除去することで回路として分離することで、図２Ｅに記載するように両面に回路層２０５が形成されたガラスコア基板が得られる。
【００２８】
図２Ｆに記載するように、ガラスコア基板両面に第一絶縁樹脂層２０７を形成し、スルーホール部の穴埋めも行う。第一絶縁樹脂層の厚みはガラスコア基板両面に形成された回路層２０５上面からの厚み（Ｔ１）が５μｍ以上３０μｍ以下の厚みになるように調整する。５μｍ未満となる場合、層間の絶縁性を確保することが困難となる。３０μｍより大きい場合、３０μｍ以下の微小なビアホールを形成することが困難となる。絶縁樹脂の形成方法は本発明では限定されないが、支持体フィルム上に形成された第一絶縁樹脂層を真空ラミネーターで熱圧着して形成する方法が一般的かつ簡便で生産性が良いため望ましい。ラミネート後に熱硬化させることによって第一絶縁樹脂層を形成することが出来る。支持体フィルムの剥離は熱硬化前あるいは熱硬化後であっても良く適宜行う。
【００２９】
本発明における第一絶縁樹脂は、熱硬化性樹脂、無機フィラーから構成されている。熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、シアネート樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリベンゾオキサゾール樹脂、シクロオレフィン樹脂およびこれらの変性物が挙げられる。これら樹脂は単独であっても組み合わせで用いてもよい。より好ましくはエポキシ樹脂、シアネート樹脂が一般的であることから望ましい。
【００３０】
本発明における第一絶縁樹脂の無機フィラーは、ガラス、シリカ、アルミナ等の酸化物、水酸化カルシウムのような水酸化物、炭酸カルシウムのような炭酸塩、硫酸バリウムのような硫酸塩、タルク、マイカ、ワラストナイト等珪酸塩などが挙げられるが、好ましくは球状シリカであることが望ましい。その理由として粒径のそろった球状のものが得られやすいために粒径制御が容易なこと、シランカップリング処理などの表面処理が可能であるためである。
【００３１】
第一絶縁樹脂は、無機フィラーの平均粒径０．４μｍ以上、最大フィラー径５μｍ以下、無機フィラー充填量が６０ｗｔ％以上であることが好ましい。無機フィラーの平均粒径はレーザー回折粒度分布測定装置（日機装株式会社製マイクロトラック  ＭＴ  ３３００ＥＸ）によって測定された値である。本発明者が研究を重ねた結果、スルーホール内への樹脂充填・埋め込み性、硬化収縮、３０μｍ以下の小径ビア加工性は無機フィラー径および分布、無機フィラーの充填量によるところが大きいことが判明し本発明に至った。無機フィラーの平均粒径は樹脂充填性および小径ビア加工性、フィラー充填量に影響する。０．４μｍ未満になる場合、真空熱ラミネート時に粘度が十分に下がりきらないために流動性が確保できず、スルーホール内部へのエアボイドが発生する確率が高くなることがわかった。さらに本発明による最大粒径は５μｍ以下である。最大粒径が５μｍより大きい場合、３０μｍ以下の微細なビアホールを加工する場合に形状が悪く、所定の大きさで加工することが困難となるために最大フィラー径は５μｍ以下である必要がある。フィラー充填量を大きくする場合、単一粒子径の無機フィラーでは細密充填困難であるため実現不可能である。よって平均粒径が０．４μｍ以上、最大粒子径が５μｍ以下の粒度分布が好適である。
【００３２】
また、樹脂の硬化収縮量は無機フィラー充填量で効果的に制御できることが判明し発明に至った。本発明による第一絶縁樹脂の無機フィラー充填量は６０ｗｔ％以上である。６０Ｗｔ％未満である場合硬化収縮による影響が大きく、スルーホール直上部２０８は硬化収縮による凹みが５μｍを超える部分が発生してしまう。絶縁樹脂表面にＬ／Ｓ＝５／５μｍ以下の微細配線を歩留まり良く製造できなくなる。さらにフィラー充填量が６０ｗｔ％未満となる場合、第一絶縁樹脂層の線熱膨張係数（ＣＴＥ）が十分低減できなくなる。本発明による第一絶縁樹脂は、２５℃からガラス転移温度以下の線熱膨張係数（ＣＴＥ）が２５ｐｐｍ以下となるように調整する。線熱膨張係数を２５ｐｐｍ以下に調整とすることで、回路を個片化するときに、ガラス厚み内平面方向へ剥離するように破断する背ワレ不良を抑制することが可能となる。線熱膨張係数は、プラスチックに関するＪＩＳ  Ｋ７１９７：２０１２にしたがって、熱機械分析（ＴＭＡ）により測定することができる。
【００３３】
続いて図２Ｇに記載するように、公知方法でビアホール２０９を形成する。ここで形成するビアホール径は５０μｍ以下であることが望ましい。より好ましくは３０μｍ以下であることが高密度配線を形成できるため望ましい。ビアホール形成はレーザー加工機であることが望ましい。レーザー加工機はＣＯ２レーザー、ＵＶレーザー、ピコ秒レーザー、フェムト秒レーザーなどから選択することができる。より好ましくはＵＶレーザーであることがビアホールの小径加工に有利であることから望ましい。公知のレーザー加工によりビアホール形成後、レーザー加工後のスミアを公知のデスミア処理を行うことで除去することが望ましい。
【００３４】
続いて図２Ｈ記載のように第一絶縁樹脂およびビアホール内部への導電層２０３を形成する。導電層は無電解めっき、スパッタ、ＣＶＤ法、蒸着法から選択される方法によって形成することが出来る。たとえば無電解めっきであれば無電解銅めっき、無電解ニッケルめっきより選択することが出来る。好ましくは無電解銅めっきであることが望ましい。スパッタ、ＣＶＤあるいは蒸着法であれば、銅、銀、金、チタン、ニッケル、白金、パラジウム、クロム等より選択することが出来る。これらは組み合わせて用いても良いし単独で用いても良い。より好ましくは銅、ニッケル、チタン、クロムであることが樹脂との密着性が良いことから望ましい。導電層の総厚は２μｍ以下であることが望ましい。より好ましくは１μｍ以下であることが、微細配線形成に有利なことから望ましい。
【００３５】
図２Ｉの工程は先の図２Ｃの工程と同様に導電層２０３上にレジストパターン２０４を形成する工程である。レジストは先と同様に液状ポジレジスト、液状ネガレジスト、ドライフィルムレジストより選択することができる。レジスト層の形成方法であるが、先に説明した方法と同方法を用いることが出来る。導電層両表面にレジスト層を形成した後に、フォトリソグラフィー法によりパターン形成する。レジスト層の厚みは先と同様３μｍ以上、２５μｍ以下であることがのぞましい。３μｍより薄い場合電解めっきを３μｍ以上に増膜できなくなり、回路の接続信頼性が低下する可能性がある。２５μｍより厚くなる場合、Ｌ／Ｓ＝５／５μｍ以下の微細配線を形成することが困難となる。
【００３６】
続いて図２Ｊに記載する断面図は、先の説明と同様に図２Ｉの導電層２０３上にレジストパターン２０４を形成した後に、電解めっきを行い、レジスト層を剥離除去した後に導電層２０３をエッチング除去した基板の模式図である。本発明における第一絶縁樹脂では、スルーホール直上部２０８であっても５μｍ以上の凹みを生じることがないため、Ｌ／Ｓ＝５／５μｍ以下の微細配線であっても歩留まり良く製造することが可能となる。
【００３７】
本発明によれば図２Ｋに記載するように、第一絶縁樹脂層２０７上に形成された回路層２０５上に第二絶縁樹脂層２１０を形成する。第二絶縁樹脂層の厚さは回路層２０５上面からの厚み（Ｔ２）が５μｍ以上３０μｍ以下の厚みになるように調整する。５μｍ以下となる場合、層間の絶縁性を確保することが困難となる。３０μｍ以上となる場合、３０μｍ以下の微小なビアホールを形成することが困難となる。絶縁樹脂の形成方法は本発明では限定されないが、支持体フィルム上に形成された第一絶縁樹脂層を真空ラミネーターで熱圧着して形成する方法が一般的かつ簡便で生産性が良いため望ましい。ラミネート後に熱硬化させることによって第一絶縁樹脂層を形成することが出来る。支持体フィルムの剥離は熱硬化前あるいは熱硬化後であっても良く適宜行う。
【００３８】
本発明における第二絶縁樹脂は、熱硬化性樹脂、無機フィラーから構成されている。熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、シアネート樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリベンゾオキサゾール樹脂、シクロオレフィン樹脂およびこれらの変性物が挙げられる。これら樹脂は単独であっても組み合わせで用いてもよい。より好ましくはエポキシ樹脂、シアネート樹脂が一般的であることから望ましい。
【００３９】
本発明における第二絶縁樹脂の無機フィラーは、ガラス、シリカ、アルミナ等の酸化物、水酸化カルシウムのような水酸化物、炭酸カルシウムのような炭酸塩、硫酸バリウムのような硫酸塩、タルク、マイカ、ワラストナイト等珪酸塩などが挙げられるが、好ましくは球状シリカであることが望ましい。その理由として粒径のそろった球状のものが得られやすいために粒径制御が容易なこと、シランカップリング処理などの表面処理が可能であるためである。
【００４０】
第二絶縁樹脂は、平均フィラー径が０．２μｍ以下、最大フィラー径が２μｍ以下、無機フィラー充填量が６５ｗｔ％以下であることが好ましい。本発明者が研究を重ねた結果、第一絶縁樹脂層ではスルーホール内部への充填性特性が重要だが第二絶縁樹脂層では不要であり、微小ビア形成性、微細配線形成性に特化してより高密度な配線形成を可能にすることを目的に検討を加えた。その結果、Ｌ／Ｓ＝５／５μｍ以下、さらに好ましくはＬ／Ｓ＝３／３μｍ以下の微細配線形成性、ビア径３０μｍ以下、さらに好ましくは２０μｍ以下の小径ビアホールの形成においては、平均フィラー径が０．２μｍ以下、最大フィラー径が２μｍ以下であると微細回路の形成性が良好であることを見出し本発明に至った。平均フィラー径が０．２μｍより大きい場合、２０μｍ以下のビア加工形状が悪化する結果となる。さらに０．２μｍより大きい場合、スミア後の樹脂表面の凹凸が大きくＬ／Ｓ＝３／３μｍ以下の微細配線形成が歩留まり良く製造できない結果となる。最大フィラー径が２μｍより大きい場合、微細配線間のスペース部分への樹脂充填性が悪化し、膨れの原因となる。本発明による無機フィラーの平均粒径はレーザー回折粒度分布測定装置によって測定された値である。
【００４１】
さらにフィラー充填量が６５ｗｔ％より大きい場合、レーザービア加工後のデスミア処理において、樹脂表面にフィラーが露出してしまい、後工程における導電層との密着性が悪化するために配線のハガレを生じてしまい、細線形成性が悪くなることが判明した。よってフィラー充填量は６５ｗｔ％以下であることが望ましい。以上より、平均フィラー径が０．２μｍ以下、最大フィラー径が２μｍ以下、無機フィラー充填量が６５ｗｔ％以下であることが第二絶縁樹脂として好適である。
【００４２】
図２Ｋ記載の第二絶縁樹脂層２１０形成以降の工程は、先に説明した図２Ｇ〜２Ｊと同工程を繰り返すことで第二絶縁樹脂層２１０上に配線層２０５を形成することが出来る（図２Ｌ）。第二絶縁樹脂層２１０、第二絶縁樹脂層上の回路層厚は、第一絶縁樹脂層２０７および第一絶縁樹脂層上の回路層と同等であっても良いがより好ましくは薄くしても良い。ビアホール径も第一絶縁樹脂層と同等であっても良いがより好ましくは小径にしても良い。図２Ｍに第二絶縁樹脂層２１０形成と配線層形成をさらに２回繰り返すことで、ガラスを基体とする多層回路基板を作成した模式図を記載する。
【実施例】
【００４３】
（ガラスコア基板の作成）
本発明の実施例および比較例として、図２Ａ〜２Ｍに示す工程によって、４−２−４構造のガラス回路基板を製造した。厚さ０．３ｍｍのガラス基板に、公知技術であるＣＯ２レーザーにて穴径１００μｍの貫通スルーホールを形成し、５００℃でアニールすることによって加工歪を除去した（図２Ａ）。続いて、図２Ｂ記載のようにチタン層０．０５μｍ、銅層０．５μｍをスパッタ処理することで、導電層２０３を形成した。続いて、１０μｍ厚のドライフィルムレジストを両面形成後、最小線幅Ｌ／Ｓ＝５／５μｍが描画されたフォトマスクを用いて両面パターニング後、１％炭酸ソーダで現像処理することによって、パターニングされたガラス基板を得た（図２Ｃ）。さらに電解めっきを７μｍ厚で行い（図２Ｄ）、レジスト剥離後に硫酸−過酸化水素よりなるエッチング液にて導電層の銅層、水酸化カリウム−過酸化水素混合エッチャントでチタン層を除去することで、ガラス上に回路が形成された基板（図２Ｅ）を得た。
【００４４】
（第一絶縁樹脂層形成と回路形成）
続いて厚さ１２μｍの第一絶縁樹脂として、表１記載の実施例１〜２、比較例１〜３の内容の樹脂を真空ラミネートすることで第一絶縁樹脂層２０７を形成した（図２Ｆ）。第一絶縁樹脂の回路層２０５上の厚みは１０μｍであった。続いてＵＶ−ＹＡＧレーザーにてビア径２５μｍのビアホールを形成し、アルカリ性熱過マンガン酸溶液にてデスミア処理を行った（図２Ｇ）。デスミア処理後チタン層０．０４μｍ、銅層０．３μｍで導電層２０３をスパッタ法にて両面形成した（図２Ｈ）。さらに両面に７μｍ厚のドライフィルムレジストを形成しパターニングすることで両面に最小線幅Ｌ／Ｓ＝３／３μｍのレジストパターンが形成された基板を得た（図２Ｉ）。電解めっきを５μｍ厚で行いレジスト剥離、チタン、銅層をエッチング除去することで第一絶縁樹脂上に回路が形成されたガラス基板を得た（図２Ｊ）。
【００４５】
（第二絶縁樹脂層形成と回路形成の繰り返しによる多層回路形成）
続いて厚さ１０μｍの第二絶縁樹脂として、表１記載の実施例１〜２、比較例１〜３の第二樹脂を真空ラミネートすることで第二絶縁樹脂層２１０を形成した。第二絶縁樹脂の回路層２０５上の厚みは７μｍであった。以降の工程は図２Ｇ〜２Ｊと同様に行う。続いてＵＶ−ＹＡＧレーザーにてビア径１５μｍのビアホールを形成し、アルカリ性熱過マンガン酸溶液にてデスミア処理を行った。デスミア処理後チタン層０．０４μｍ、銅層０．２μｍで導電層をスパッタ法にて両面形成した。さらに両面に５μｍで液状ポジレジストを形成しパターニングすることで両面にレジストパターンが形成された基板を得た。電解めっきを４μｍ厚で行いレジスト剥離、チタン、銅層をエッチング除去することで第２絶縁樹脂上に最小線幅Ｌ／Ｓ＝２／２μｍの回路が形成されたガラス多層回路基板を得た（図２Ｌ）。さらに第二絶縁樹脂層形成と回路形成を同方法にて繰り返すことによって４−２−４構造のガラスを基体とする多層回路基板が得られた（図２Ｍ）。
【００４６】
本発明の実施例および比較例によるガラスコア基板の第一絶縁樹脂層および第二絶縁樹脂層の構成を表１に記載する。
【００４７】
【表１】
2020182006.tif 000003
【００４８】
本発明の実施例および比較例に対して以下の試験を行った。
（試験項目１）リフロー耐熱性試験結果
前処理として１２５℃、２４時間の脱湿ベーク後、３０℃、６０％ＲＨ、１９２Ｈ保持後、２６０℃ピークリフローを３回行った。さらにリフローを２０回行った。本試験によってスルーホールボイドを検出することが出来る。
（試験項目２）第一絶縁層上の配線形成後のＡＯＩ検査結果
第一絶縁樹脂上スルーホール直上の凹みに起因するＬ／Ｓ＝５／５μｍ部分の解像不良、配線形成不良。および小径ビア形成不良に起因する不良発生。
（試験項目３）ダイシング工程後の背ワレの発生
（試験項目４）第二絶縁樹脂上の配線形成後のＡＯＩ検査結果
第二絶縁樹脂上での配線形成性、小径ビア加工性を確認した。
【００４９】
以下の表２に試験結果を示す。良好な結果を○で示し、そうでない結果を×で示す。
【００５０】
【表２】
2020182006.tif 000004
【００５１】
実施例１および２においては、スルーホール内のボイドの発生無く埋め込み性は良好であった。さらにフィラーの平均粒径および最大粒径および充填量も本発明による第一絶縁樹脂層の範囲内で調整した結果、小径ビア加工性、配線形成性、スルーホール直上の凹みも問題なく製造できた。さらに第二絶縁樹脂上であっても、本発明による範囲内での制御の結果、微細配線のハガレ、小径ビア加工性も問題なく製造できた。また、ダイシング個片化工程であってもガラス層内で割れることなく問題なくダイシングできた。
【００５２】
比較例１は、平均粒径および最大粒径が大きい比較例である。リフロー耐性試験では結果は良いものの、フィラーの平均粒径が大きく、試験項目２におけるＡＯＩ試験において、小径ビア形成不良と回路のハガレが多数確認された。さらに第二絶縁樹脂層上では、平均粒径、最大粒径が大きく、ビア加工不良および配線ハガレが多く発生した。さらに第一絶縁樹脂層の線熱膨張係数が大きいためか、ダイシング時の背ワレが発生し製造することが出来なかった。
【００５３】
比較例２は、第一絶縁樹脂の平均粒径および最大粒径は本発明による調整範囲内であるが、充填量が５０％と少ない水準である。本結果ではリフロー耐性試験は問題ないものの、第一絶縁樹脂層上のスルーホール直上の凹みに起因する配線形成不良が確認された。本結果はフィラー充填量が少ないために硬化収縮の影響が現れた結果と示唆される。さらにフィラー充填量が少ないためにダイシング後の背ワレ不良が発生する。第二絶縁樹脂上層ではフィラー径が大きく、小径ビア加工不良および細線形成不良が多く観測され製造することが困難であった。
【００５４】
比較例３は、平均フィラー径および充填量が本発明範囲よりも小さい水準である。この場合、リフロー耐性試験においてボイドが確認できるが、これは平均フィラー径が小さいために溶融粘土が高くなった結果が示唆される。さらにスルーホール直上の凹みに起因する配線形成不良が確認された。これはフィラーの充填量が規定より少ないためと考えられる。さらにダイシング後の工程で背ワレが確認された。第二絶縁樹脂層においては、回路ハガレが多く観測され歩留まり良く製造することが困難であった。
【００５５】
以上のように、本発明によれば、貫通スルーホールおよびガラス両面に金属回路が形成されているガラスコア基板に、スルーホール内部への充填性がよい第１絶縁樹脂をガラスコア基板両面にラミネートすることによって、スルーホール内に発生するボイドを効果的に抑制することが出来るので、長期接続信頼性を有するガラスコア基板を提供することが出来る。さらに本発明によれば、第１絶縁樹脂は無機フィラーの充填量が多いので、スルーホール内部に充填される絶縁樹脂の硬化収縮量を抑制することが可能となり、スルーホール直上における硬化収縮に起因する凹みを抑制することで樹脂表面の平坦性を確保することができる。よって、微細回路形成が容易なガラス回路基板およびその製造方法を提供できる。さらに第１絶縁樹脂上にはさらに微細配線、小径ビア加工が容易な第２の絶縁樹脂を用いることによって微細多層配線層を有するガラス回路基板を提供できる。
【産業上の利用可能性】
【００５６】
本発明は、高信頼性で高密度多層配線を有するガラスコア半導体パッケージ基板、インターポーザー、光学素子用基板等に有用である。
【符号の説明】
【００５７】
１０１    メモリチップ
１０２    ＴＳＶ；Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ
１０３    バンプ
１０４    パッケージ基板
１０５    ロジックチップ
１０６    シリコンインターポーザー
２０１    ガラスコア基板
２０２    スルーホール
２０３    導電層
２０４    レジスト層（パターン）
２０５    回路層
２０６    導電化された中空のスルーホール
２０７    第一絶縁樹脂層
２０８    スルーホール直上の第一絶縁樹脂層表面
２０９    ビアホール
２１０    第二絶縁樹脂層
【図１Ａ】
2020182006.tif 000005
【図１Ｂ】
2020182006.tif 000006
【図２Ａ】
2020182006.tif 000007
【図２Ｂ】
2020182006.tif 000008
【図２Ｃ】
2020182006.tif 000009
【図２Ｄ】
2020182006.tif 000010
【図２Ｅ】
2020182006.tif 000011
【図２Ｆ】
2020182006.tif 000012
【図２Ｇ】
2020182006.tif 000013
【図２Ｈ】
2020182006.tif 000014
【図２Ｉ】
2020182006.tif 000015
【図２Ｊ】
2020182006.tif 000016
【図２Ｋ】
2020182006.tif 000017
【図２Ｌ】
2020182006.tif 000018
【図２Ｍ】
2020182006.tif 000019