(57)【要約】      （修正有）【課題】外部電源を用いることなく、光強度が増加しても吸収飽和が生じにくくし、反射戻り光を確実に抑制できるようにする。【解決手段】光半導体素子を、光導波路１と、光導波路１に接続された光吸収領域２と、光吸収領域を挟んで両側に設けられた第１導電型領域３及び第２導電型領域４と、第１導電型領域と第２導電型領域が短絡されるように、第１導電型領域及び第２導電型領域に接続された導体５とを備えるものとする。導体５は、少なくとも第１導電型領域３に接続された部分と第２導電型領域４に接続された部分が同電位になっており、光吸収領域２に電界が印加されるようになっている。このため、光吸収領域２と、第１導電型領域３及び第２導電型領域４と、導体５とによって、光終端器６が構成される。【選択図】図３
2020187315.tif 000002
【特許請求の範囲】
【請求項１】
光導波路と、
前記光導波路に接続された光吸収領域と、
前記光吸収領域を挟んで両側に設けられた第１導電型領域及び第２導電型領域と、
前記第１導電型領域と前記第２導電型領域が短絡されるように、前記第１導電型領域及び前記第２導電型領域に接続された導体とを備えることを特徴とする光半導体素子。
【請求項２】
前記導体は、少なくとも前記第１導電型領域に接続された部分と前記第２導電型領域に接続された部分が同電位になっており、前記光吸収領域に電界が印加されることを特徴とする、請求項１に記載の光半導体素子。
【請求項３】
前記光吸収領域と、前記第１導電型領域及び前記第２導電型領域と、前記導体とによって、光終端器が構成されることを特徴とする、請求項１又は２に記載の光半導体素子。
【請求項４】
前記導体は、金属であることを特徴とする、請求項１〜３のいずれか１項に記載の光半導体素子。
【請求項５】
前記第１導電型領域は、ｐ型不純物がドーピングされたｐ型半導体領域であり、
前記光吸収領域は、非導電性の真性半導体領域であり、
前記第２導電型領域は、ｎ型不純物がドーピングされたｎ型半導体領域であり、
ＰＩＮダイオード構造になっていることを特徴とする、請求項１〜４のいずれか１項に記載の光半導体素子。
【請求項６】
前記光導波路は、使用する光の光子エネルギーよりもバンドギャップが大きい第１半導体層によって構成され、
前記光吸収領域は、使用する光の光子エネルギーよりもバンドギャップが小さい第２半導体層によって構成されることを特徴とする、請求項１〜４のいずれか１項に記載の光半導体素子。
【請求項７】
前記光吸収領域は、前記第２半導体層の真性半導体領域によって構成され、
前記第１導電型領域は、前記第１半導体層のｐ型不純物がドーピングされたｐ型半導体領域によって構成され、
前記第２導電型領域は、前記第１半導体層のｎ型不純物がドーピングされたｎ型半導体領域によって構成されることを特徴とする、請求項６に記載の光半導体素子。
【請求項８】
前記光吸収領域は、前記第２半導体層の真性半導体領域によって構成され、
前記第１導電型領域は、前記第２半導体層のｐ型不純物がドーピングされたｐ型半導体領域によって構成され、
前記第２導電型領域は、前記第２半導体層のｎ型不純物がドーピングされたｎ型半導体領域によって構成されることを特徴とする、請求項６に記載の光半導体素子。
【請求項９】
前記光吸収領域は、前記第２半導体層の真性半導体領域によって構成され、
前記第１導電型領域は、前記第１半導体層のｐ型不純物がドーピングされたｐ型半導体領域によって構成され、
前記第２導電型領域は、前記第２半導体層のｎ型不純物がドーピングされたｎ型半導体領域によって構成されることを特徴とする、請求項６に記載の光半導体素子。
【請求項１０】
前記ｐ型半導体領域は、前記導体に接続される領域にそれ以外の領域よりも不純物濃度が高い高不純物濃度領域を含むことを特徴とする、請求項７〜９のいずれか１項に記載の光半導体素子。
【請求項１１】
前記ｎ型半導体領域は、前記導体に接続される領域にそれ以外の領域よりも不純物濃度が高い高不純物濃度領域を含むことを特徴とする、請求項１０に記載の光半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体素子に関する。
【背景技術】
【０００２】
例えば光集積回路などに用いられる光半導体素子に光終端器を設ける場合がある。
従来、光終端器としては、導波路端を光軸に対して傾斜させて、反射戻り光が導波路へ再結合することを防ぐ構造がある（例えば図６９、図７０参照）。
また、導波路端に光吸収領域を設け、光吸収によって反射を防ぐ構造もある（例えば図７１、図７２参照）。
【０００３】
さらに、光吸収領域を備える受光器を光終端器として用いる構造もある（例えば図７３、図７４参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２０００９１号公報
【特許文献２】特開２０１３−２２８４６６号公報
【特許文献３】特開２００７−１３９８８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、例えば図６９、図７０に示すような斜め端面を用いる構造では、完全に反射戻り光を防ぐことができず、光終端器としての性能は甚だ不十分である。
また、例えば図７１、図７２に示すような光吸収領域を用いる構造では、光吸収によって発生した電子・正孔対は電界等によってドリフトすることなく局所に留まり続けるため、比較的容易に吸収飽和を起こしてしまう。
【０００６】
このため、光強度が増加した場合に十分に光が吸収し切れずに残存した光が反射し、光終端器としての特性を損なってしまう。
この場合、飽和が起こる光強度を上げる手段として、ＰＩＮダイオード構造を利用することが考えられる。
しかしながら、この場合も、光起電力効果によってＰ型半導体領域とＮ型半導体領域の間に電位差が発生し、空乏層の電界強度を低下させるため、やはり光強度の増加と共に吸収飽和が発生することが避けられない。
【０００７】
さらに、外部から電界を印加することで光吸収によって発生した電子・正孔対を分離させるために、例えば図７３、図７４に示すような受光器を光終端器として用いる構造を採用することも考えられる。
しかしながら、この場合、外部電源が必要であり、例えば外部電源を設置するコストや外部電源から電力を供給するコストが必要となるため、好ましくない。
【０００８】
本発明は、外部電源を用いることなく、光強度が増加しても吸収飽和が生じにくくし、反射戻り光を確実に抑制できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
１つの態様では、光半導体素子は、光導波路と、光導波路に接続された光吸収領域と、光吸収領域を挟んで両側に設けられた第１導電型領域及び第２導電型領域と、第１導電型領域と第２導電型領域が短絡されるように、第１導電型領域及び第２導電型領域に接続された導体とを備える。
【発明の効果】
【００１０】
１つの側面として、外部電源を用いることなく、光強度が増加しても吸収飽和が生じにくくし、反射戻り光を確実に抑制できるという効果を有する。
【図面の簡単な説明】
【００１１】
【図１】本実施形態にかかる光半導体素子におけるエネルギーバンド図である。
【図２】従来構造におけるエネルギーバンド図である。
【図３】本実施形態にかかる光半導体素子の第１構造（第１半導体層に両極性の導電性領域を設ける場合）の一例の構成を示す断面図である。
【図４】本実施形態にかかる光半導体素子の第１構造（第１半導体層に両極性の導電性領域を設ける場合）の一例の構成を示す平面図（上面図）である。
【図５】本実施形態にかかる光半導体素子の第１構造（第１半導体層に両極性の導電性領域を設ける場合）の他の例の構成を示す断面図である。
【図６】本実施形態にかかる光半導体素子の第１構造（第１半導体層に両極性の導電性領域を設ける場合）の他の例の構成を示す平面図（上面図）である。
【図７】本実施形態にかかる光半導体素子の第１構造（第１半導体層に両極性の導電性領域を設ける場合）の他の例の構成を示す断面図である。
【図８】本実施形態にかかる光半導体素子の第１構造（第１半導体層に両極性の導電性領域を設ける場合）の他の例の構成を示す平面図（上面図）である。
【図９】本実施形態にかかる光半導体素子の第１構造（第１半導体層に両極性の導電性領域を設ける場合）の他の例の構成を示す断面図である。
【図１０】本実施形態にかかる光半導体素子の第１構造（第１半導体層に両極性の導電性領域を設ける場合）の他の例の構成を示す平面図（上面図）である。
【図１１】本実施形態にかかる光半導体素子の第１構造（第１半導体層に両極性の導電性領域を設ける場合）の他の例の構成を示す断面図である。
【図１２】本実施形態にかかる光半導体素子の第１構造（第１半導体層に両極性の導電性領域を設ける場合）の他の例の構成を示す平面図（上面図）である。
【図１３】本実施形態にかかる光半導体素子の第１構造（第１半導体層に両極性の導電性領域を設ける場合）の一の例及び他の例におけるエネルギーバンド図であって、図３、図５、図７、図９、図１１中、Ｘ−Ｘ′線に沿った経路におけるエネルギーバンド図である。
【図１４】本実施形態にかかる光半導体素子の第２構造（第２半導体層に両極性の導電性領域を設ける場合）の一例の構成を示す断面図である。
【図１５】本実施形態にかかる光半導体素子の第２構造（第２半導体層に両極性の導電性領域を設ける場合）の一例の構成を示す平面図（上面図）である。
【図１６】本実施形態にかかる光半導体素子の第２構造（第２半導体層に両極性の導電性領域を設ける場合）の他の例の構成を示す断面図である。
【図１７】本実施形態にかかる光半導体素子の第２構造（第２半導体層に両極性の導電性領域を設ける場合）の他の例の構成を示す平面図（上面図）である。
【図１８】本実施形態にかかる光半導体素子の第２構造（第２半導体層に両極性の導電性領域を設ける場合）の一の例及び他の例におけるエネルギーバンド図であって、図１４、図１６中、Ｘ−Ｘ′線に沿った経路におけるエネルギーバンド図である。
【図１９】本実施形態にかかる光半導体素子の第３構造（第１及び第２半導体層の各々に別極性の導電性領域を設ける場合）の一例の構成を示す断面図である。
【図２０】本実施形態にかかる光半導体素子の第３構造（第１及び第２半導体層の各々に別極性の導電性領域を設ける場合）の一例の構成を示す平面図（上面図）である。
【図２１】本実施形態にかかる光半導体素子の第３構造（第１及び第２半導体層の各々に別極性の導電性領域を設ける場合）の他の例の構成を示す断面図である。
【図２２】本実施形態にかかる光半導体素子の第３構造（第１及び第２半導体層の各々に別極性の導電性領域を設ける場合）の他の例の構成を示す平面図（上面図）である。
【図２３】本実施形態にかかる光半導体素子の第３構造（第１及び第２半導体層の各々に別極性の導電性領域を設ける場合）の他の例の構成を示す断面図である。
【図２４】本実施形態にかかる光半導体素子の第３構造（第１及び第２半導体層の各々に別極性の導電性領域を設ける場合）の他の例の構成を示す平面図（上面図）である。
【図２５】本実施形態にかかる光半導体素子の第３構造（第１及び第２半導体層の各々に別極性の導電性領域を設ける場合）の一の例及び他の例におけるエネルギーバンド図であって、図１９、図２１、図２３中、Ｘ−Ｘ′線に沿った経路におけるエネルギーバンド図である。
【図２６】本実施形態にかかる光半導体素子の具体的な一の構成例を説明するための断面図である。
【図２７】本実施形態にかかる光半導体素子の具体的な一の構成例を説明するための平面図（上面図）である。
【図２８】本実施形態にかかる光半導体素子の具体的な一の構成例を説明するための平面図（上面図）である。
【図２９】本実施形態にかかる光半導体素子の具体的な一の構成例を説明するための平面図（上面図）である。
【図３０】本実施形態にかかる光半導体素子の具体的な一の構成例を説明するための平面図（上面図）である。
【図３１】本実施形態にかかる光半導体素子の具体的な一の構成例を説明するための平面図（上面図）である。
【図３２】本実施形態にかかる光半導体素子の具体的な一の構成例を説明するための平面図（上面図）である。
【図３３】本実施形態にかかる光半導体素子の具体的な一の構成例を説明するための平面図（上面図）である。
【図３４】本実施形態にかかる光半導体素子の具体的な一の構成例を説明するための平面図（上面図）である。
【図３５】本実施形態にかかる光半導体素子の具体的な一の構成例を説明するための平面図（上面図）である。
【図３６】本実施形態にかかる光半導体素子の具体的な一の構成例を説明するための平面図（上面図）である。
【図３７】本実施形態にかかる光半導体素子の具体的な一の構成例を説明するための平面図（上面図）である。
【図３８】本実施形態にかかる光半導体素子の具体的な一の構成例を説明するための平面図（上面図）である。
【図３９】本実施形態にかかる光半導体素子の具体的な一の構成例を説明するための平面図（上面図）である。
【図４０】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための断面図である。
【図４１】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図４２】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図４３】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図４４】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図４５】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図４６】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図４７】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図４８】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図４９】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図５０】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図５１】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図５２】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図５３】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図５４】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための断面図である。
【図５５】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図５６】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図５７】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図５８】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図５９】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図６０】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図６１】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図６２】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図６３】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図６４】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図６５】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図６６】本実施形態にかかる光半導体素子の具体的な他の構成例を説明するための平面図（上面図）である。
【図６７】従来の光終端構造であって端面が導波方向に垂直な場合の構成を示す平面図（上面図）である。
【図６８】従来の光終端構造であって端面が導波方向に垂直な場合の構成を示す斜視図である。
【図６９】従来の光終端構造であって端面を導波方向に対して傾けた場合の構成を示す平面図（上面図）である。
【図７０】従来の光終端構造であって端面を導波方向に対して傾けた場合の構成を示す斜視図である。
【図７１】従来の光終端構造であって光吸収領域を設けた場合の構成を示す平面図（上面図）である。
【図７２】従来の光終端構造であって光吸収領域を設けた場合の構成を示す斜視図である。
【図７３】従来の光終端構造であって受光器を設けた場合の構成を示す平面図（上面図）である。
【図７４】従来の光終端構造であって受光器を設けた場合の構成を示す断面図であって、図７３のＡ−Ａ′線に沿う断面図である。
【図７５】従来構造におけるビルトインの状態のエネルギーバンド図及び光入力下の状態のエネルギーバンド図である。
【発明を実施するための形態】
【００１２】
以下、図面により、本発明の実施の形態にかかる光半導体素子について、図１〜図７５を参照しながら説明する。
本実施形態にかかる光半導体素子は、例えば集積光回路内で用いられる光終端器（ターミネータ）に利用される。
本光半導体素子は、図３〜図１２、図１４〜図１７、図１９〜図２４に示すように、光導波路１と、光導波路１に接続された光吸収領域２と、光吸収領域２を挟んで両側に設けられた第１導電型領域３及び第２導電型領域４と、第１導電型領域３と第２導電型領域４が短絡されるように、第１導電型領域３及び第２導電型領域４に接続された導体５とを備える。なお、導電型領域を導電性領域ともいう。
【００１３】
ここでは、導体５は、少なくとも第１導電型領域３に接続された部分と第２導電型領域４に接続された部分が同電位になっており、光吸収領域２に電界が印加されるようになっている。
つまり、導体５は、第１導電型領域３及び第２導電型領域４のそれぞれにオーミック接合されており、導体５の第１導電型領域３に接続された部分と第２導電型領域４に接続された部分とが同電位になっており（即ち、第１導電型領域３と第２導電型領域４とが同電位になっており）、光吸収領域２に電界が印加されるようになっている。
【００１４】
また、光吸収領域２と、第１導電型領域３及び第２導電型領域４と、導体５とによって、光終端器６が構成されることが好ましい。
ここで、導体５は、第１導電型領域３から第２導電型領域４まで延びる一体型の導体であることが好ましい。
なお、導体５は、一つでなく、複数であっても良い。例えば、導体５は、第１導電型領域３に接続された第１導体と、第２導電型領域４に接続された第２導体と、これらの第１導体と第２導体を接続する第３導体とからなるものとしても良い。つまり、複数の導体を用い、これらが直接接合されるようにしても良い。
【００１５】
また、例えば、第１導電型領域３から第２導電型領域４まで延びる一体型の導体を複数個所に設けても良い。
また、導体５は第１導電型領域３及び第２導電型領域４に接続されていれば良く、導体５がこれらの領域３、４に接する箇所は最低２箇所必要であるが、３箇所以上であっても良い（例えば図７、図８、図２１、図２２参照）。
【００１６】
また、導体５は、金属（例えば金属膜）であることが好ましい。
本実施形態では、第１導電型領域３は、ｐ型不純物がドーピングされたｐ型半導体領域であり、光吸収領域２は、非導電性の真性半導体領域であり、第２導電型領域４は、ｎ型不純物がドーピングされたｎ型半導体領域であり、ＰＩＮダイオード構造になっている。
また、本実施形態では、光導波路１は、使用する光の光子エネルギーよりもバンドギャップが大きい第１半導体層１Ｘ（例えばＳｉ層）によって構成され、光吸収領域２は、使用する光の光子エネルギーよりもバンドギャップが小さい第２半導体層２Ｘ（例えばＧｅ層）によって構成される。
【００１７】
そして、本実施形態では、図３〜図１２に示すように、光吸収領域２は、第２半導体層２Ｘの真性半導体領域（例えばｉ−Ｇｅ）２Ａによって構成され、第１導電型領域３は、第１半導体層１Ｘのｐ型不純物がドーピングされたｐ型半導体領域（例えばｐ−Ｓｉ）３Ａによって構成され、第２導電型領域４は、第１半導体層１Ｘのｎ型不純物がドーピングされたｎ型半導体領域（例えばｎ−Ｓｉ）４Ａによって構成される。なお、これを第１構造という。
【００１８】
ここでは、この構造は、Ｓｉ基板（半導体基板）７上に設けられており、ＳｉＯ２層（絶縁層）８で覆われている。
この場合、第２半導体層２Ｘの空乏層領域がｐ／ｎ極性領域間に電気的に挟まれて、空乏層で発生した電子・正孔対が分離してそれぞれの極性領域に伝播できる経路を持つようになる。そして、このような経路に沿ったエネルギーバンド図は、図１３に示すようになる。
【００１９】
ここで、第２半導体層２Ｘの真性半導体領域２Ａは、第２半導体層２Ｘの少なくとも一部の領域であって、不純物濃度が小さい領域である。
また、第１半導体層１Ｘに、正負極性の異なる導電性の領域３Ａ、４Ａ（第１導電型領域３及び第２導電型領域４）が設けられ、電気的にこれらの導電性領域３Ａ、４Ａに挟まれた（両極性領域の間に直列に接続された）形の非導電性領域（非導電性の真性半導体領域２Ａ）が第２半導体層２Ｘに設けられて、ＰＩＮダイオード構造（ｐｉｎ型ダイオードの層構造）になっている。
【００２０】
ここでは、極性の異なる導電性領域３Ａ、４Ａは第１半導体層１Ｘのみに設けられており、第２半導体層２Ｘの全体が非極性領域（非導電性領域）２Ａになっている。
そして、上述のような構成を採用し、ＰＩＮ構造のＰ／Ｎ両極性領域３Ａ、４Ａ（３、４）を導体５で短絡することによって、図１に示すように、Ｐ／Ｎ両極性領域間の電位差の発生を防ぐことができる。
【００２１】
つまり、上述のような構成を採用することで、光吸収領域２である空乏層で発生した電子・正孔対は短絡された導体５に運ばれ、導体５内で対消滅する。
これにより、光起電力効果による電界強度の低下は抑制され、光強度が増したとしても電子・正孔対は空間的に分離され続ける。この結果、バンド間遷移が起こり得る空の準位が供給され続けて吸収係数の低下が起こりにくくなり、光強度の大きな状態においても、光終端器６としての特性が維持されることになる。
【００２２】
また、外部から電力を供給することなく、光吸収領域２に電界を印加することができるため、光吸収領域２で発生したフォトキャリアはドリフトによって両極性領域３Ａ、４Ａ（３、４）へと速やかに運ばれ、キャリアの局所的な溜まりこみを生じない。このため、吸収飽和が生じにくく、反射戻り光をほぼ完全に抑制することが可能となる。
このように、導体５が同電位となるように短絡されているため、外部から導体５間（第１導電型領域３と第２導電型領域４の間）の電位差を制御する機構を設けずに、光吸収領域２としての第２半導体層２Ｘの真性半導体領域２Ａに電界が印加されるようにすることができ、第１半導体層１Ｘから入射される光が第２半導体層２Ｘに導かれ、光終端器６として用いることができる。
【００２３】
なお、第１導電型領域３及び第２導電型領域４は、例えば図３、図４、図９〜図１２に示すように、光吸収領域２を挟んで水平方向の両側に設けられていても良いし、例えば図５〜図８に示すように、光吸収領域２を挟んで垂直方向の両側に設けられていても良い。
また、例えば図９、図１０に示すように、ｐ型半導体領域３Ａは、導体５に接続される領域にそれ以外の領域よりも不純物濃度が高い高不純物濃度領域３ＡＸを含み、ｎ型半導体領域４は、導体５に接続される領域にそれ以外の領域よりも不純物濃度が高い高不純物濃度領域４ＡＸを含むものとするのが好ましい。
【００２４】
この場合、これらの高不純物濃度領域３ＡＸ、４ＡＸに導体５が接続されることになる。例えば、これらの高不純物濃度領域３ＡＸ、４ＡＸが接続されるように、これらの高不純物濃度領域３ＡＸ、４ＡＸ上に導体５（例えば金属膜）を設けるのが好ましい。
このように、各極性の導電性領域３Ａ、４Ａは、複数の異なる不純物濃度を有する領域から成っていても良く、望ましくは導体５と接する領域で特に不純物濃度が高くなり、導体５との界面のオーミック接合における抵抗（コンタクト抵抗）が低くなるように形成するのが好ましい。
【００２５】
また、例えば図３〜図１０に示すように、第２半導体層２Ｘは、第１半導体層１Ｘ上に設けられていても良いし、例えば図１１、図１２に示すように、第１半導体層１Ｘは、リセス１Ｙを備え、第２半導体層２Ｘは、リセス１Ｙに設けられていても良い。
そして、第１半導体層１Ｘは、リセス１Ｙを備え、第２半導体層２Ｘは、リセス１Ｙに設けられている場合、第２半導体層２Ｘが設けられる領域の第１半導体層１Ｘ（光導波路１）の厚さは、その他の領域の第１半導体層１Ｘの厚さに比べて薄くなる。
【００２６】
このように、第１半導体層１Ｘと第２半導体層２Ｘの物理的な位置関係としては、光導波路１として作用する第１半導体層１Ｘに装荷される形で第２半導体層２Ｘを設け、光がエバネッセント結合によって伝播する形態をとっても良いし（例えば図３〜図１０参照）、第１半導体層１Ｘの一部にリセス（窪み）１Ｙを形成し、第２半導体層２Ｘをリセス１Ｙ内に設けて、光がバット結合によって入射される形態をとっても良い（例えば図１１、図１２参照）。
【００２７】
ところで、半導体の層構造や導体の接合構造等については、上述の構成に限られるものではなく、例えば図１４〜図１７に示すように、光吸収領域２は、第２半導体層２Ｘの真性半導体領域（例えばｉ−Ｇｅ）２Ａによって構成され、第１導電型領域３は、第２半導体層２Ｘのｐ型不純物がドーピングされたｐ型半導体領域（例えばｐ−Ｇｅ）２Ｂによって構成され、第２導電型領域４は、第２半導体層２Ｘのｎ型不純物がドーピングされたｎ型半導体領域（例えばｎ−Ｇｅ）２Ｃによって構成されるようにしても良い。なお、これを第２構造という。
【００２８】
この場合も、第２半導体層２Ｘの空乏層領域がｐ／ｎ極性領域間に電気的に挟まれて、空乏層で発生した電子・正孔対が分離してそれぞれの極性領域に伝播できる経路を持つようになる。そして、このような経路に沿ったエネルギーバンド図は、図１８に示すようになる。
また、第２半導体層２Ｘに、正負極性の異なる導電性の領域２Ｂ、２Ｃ（第１導電型領域３及び第２導電型領域４）が設けられ、電気的にこれらの導電性領域２Ｂ、２Ｃに挟まれた（両極性領域の間に直列に接続された）形の非導電性領域（非導電性の真性半導体領域２Ａ）が第２半導体層２Ｘに設けられて、ＰＩＮダイオード構造（ｐｉｎ型ダイオードの層構造）になる。
【００２９】
ここでは、極性の異なる導電性領域２Ｂ、２Ｃ、及び、非極性領域（非導電性領域）２Ａが、すべて第２半導体層２Ｘに設けられている。
また、第１導電型領域３及び第２導電型領域４は、例えば図１４〜図１７に示すように、光吸収領域２を挟んで水平方向の両側に設けられている。
この場合も、導体５は、第１導電型領域３及び第２導電型領域４のそれぞれにオーミック接合され、導体５の第１導電型領域３に接続された部分と第２導電型領域４に接続された部分とが同電位になり（即ち、第１導電型領域３と第２導電型領域４とが同電位になり）、光吸収領域２に電界が印加されるようになっている。そして、上述の第１構造の場合と同様の作用、効果が得られる。
【００３０】
なお、例えば図１６、図１７に示すように、ｐ型半導体領域２Ｂは、導体５に接続される領域にそれ以外の領域よりも不純物濃度が高い高不純物濃度領域２ＢＸを含み、ｎ型半導体領域２Ｃは、導体５に接続される領域にそれ以外の領域よりも不純物濃度が高い高不純物濃度領域２ＣＸを含むものとするのが好ましい。
この場合、これらの高不純物濃度領域２ＢＸ、２ＣＸに導体５が接続されることになる。例えば、これらの高不純物濃度領域２ＢＸ、２ＣＸが接続されるように、これらの高不純物濃度領域２ＢＸ、２ＣＸ上に導体５（例えば金属膜）を設けるのが好ましい。
【００３１】
このように、各極性の導電性領域２Ｂ、２Ｃは、複数の異なる不純物濃度を有する領域から成っていても良く、望ましくは導体５と接する領域で特に不純物濃度が高くなり、導体５との界面のオーミック接合における抵抗（コンタクト抵抗）が低くなるように形成するのが好ましい。
また、ここでは、例えば図１４〜図１７に示すように、第２半導体層２Ｘは、第１半導体層１Ｘ上に設けられており、光導波路１として作用する第１半導体層１Ｘに装荷される形で第２半導体層２Ｘが設けられており、光がエバネッセント結合によって伝播する形態となっているが、第１半導体層にリセスを形成して第２半導体層に光がバット結合によって入射される形態をとっても良い。
【００３２】
ところで、例えば図１９〜図２４に示すように、光吸収領域２は、第２半導体層２Ｘの真性半導体領域（例えばｉ−Ｇｅ）２Ａによって構成され、第１導電型領域３は、第１半導体層１Ｘのｐ型不純物がドーピングされたｐ型半導体領域（例えばｐ−Ｓｉ）３Ａによって構成され、第２導電型領域４は、第２半導体層２Ｘのｎ型不純物がドーピングされたｎ型半導体領域（例えばｎ−Ｇｅ）２Ｃによって構成されるようにしても良い。なお、これを第３構造という。
【００３３】
この場合も、第２半導体層２Ｘの空乏層領域がｐ／ｎ極性領域間に電気的に挟まれて、空乏層で発生した電子・正孔対が分離してそれぞれの極性領域に伝播できる経路を持つようになる。そして、このような経路に沿ったエネルギーバンド図は、図２５に示すようになる。
また、第１半導体層１Ｘ及び第２半導体層２Ｘに、正負極性の異なる導電性の領域３Ａ、２Ｃ（第１導電型領域３及び第２導電型領域４）が設けられ、電気的にこれらの導電性領域３Ａ、２Ｃに挟まれた（両極性領域の間に直列に接続された）形の非導電性領域（非導電性の真性半導体領域２Ａ）が第２半導体層２Ｘに設けられて、ＰＩＮダイオード構造（ｐｉｎ型ダイオードの層構造）になる。
【００３４】
ここでは、極性の異なる導電性領域３Ａ、２Ｃは第１半導体層１Ｘ及び第２半導体層２Ｘのそれぞれに設けられており、第２半導体層２Ｘに非極性領域（非導電性領域）２Ａが設けられている。
また、第１導電型領域３及び第２導電型領域４は、例えば図１９〜図２４に示すように、光吸収領域２を挟んで垂直方向の両側に設けられていても良い。
【００３５】
この場合も、導体５は、第１導電型領域３及び第２導電型領域４のそれぞれにオーミック接合され、導体５の第１導電型領域３に接続された部分と第２導電型領域４に接続された部分とが同電位になり（即ち、第１導電型領域３と第２導電型領域４とが同電位になり）、光吸収領域２に電界が印加されるようになっている。そして、上述の第１構造の場合と同様の作用、効果が得られる。
【００３６】
また、導体５は第１導電型領域３及び第２導電型領域４に接続されていれば良く、導体５がこれらの領域に接する箇所は最低２箇所必要であるが、３箇所以上であっても良い（例えば図２１参照）。
なお、例えば図２３、図２４に示すように、ｐ型半導体領域３Ａは、導体５に接続される領域にそれ以外の領域よりも不純物濃度が高い高不純物濃度領域３ＡＸを含むものとするのが好ましい。
【００３７】
この場合、これらの高不純物濃度領域３ＡＸに導体５が接続されることになる。例えば、これらの高不純物濃度領域３ＡＸが接続されるように、これらの高不純物濃度領域３ＡＸ上に導体５（例えば金属膜）を設けるのが好ましい。
このように、各極性の導電性領域３Ａは、複数の異なる不純物濃度を有する領域から成っていても良く、望ましくは導体５と接する領域で特に不純物濃度が高くなり、導体５との界面のオーミック接合における抵抗（コンタクト抵抗）が低くなるように形成するのが好ましい。
【００３８】
また、ここでは、例えば図１９〜図２４に示すように、第２半導体層２Ｘは、第１半導体層１Ｘ上に設けられており、光導波路１として作用する第１半導体層１Ｘに装荷される形で第２半導体層２Ｘを設けられており、光がエバネッセント結合によって伝播する形態をとっているが、第１半導体層にリセスを形成して第２半導体層に光がバット結合によって入射される形態をとっても良い。
【００３９】
ところで、上述の実施形態（具体的には第１構造、第２構造、第３構造；例えば図３〜図２５参照）では、Si-Photonicsの分野で一般的に用いられる半導体材料であるＳｉを第１半導体層１Ｘ、Ｇｅを第２半導体層２Ｘとして用いた場合を例に挙げて示しているが、材料はこれに限られるものではなく、第１半導体層１Ｘは、所望の光に対して比較的透明であって光導波路１として用いるのに適していて、第２半導体層２Ｘは、バンドギャップが小さく所望の光をバンド間遷移により吸収できる材料という組み合わせであれば良い。
【００４０】
例えば、第１半導体層１Ｘは、Ｓｉからなり、第２半導体層２Ｘは、Ｓｉ（ｘ）Ｇｅ（１−ｘ）（０≦ｘ＜１）からなるものとすれば良い。
また、例えば、第１半導体層１Ｘは、Ｓｉからなり、第２半導体層２Ｘは、Ｇｅ（１−ｘ）Ｓｎ（ｘ）（０≦ｘ＜１）からなるものとしても良い。
また、上述の実施形態（具体的には第１構造、第２構造、第３構造；例えば図３〜図２５参照）では、光導波路１は、光吸収領域２への光入射領域に導波路幅が変化するテーパ構造１Ｚを備える。ここでは、第１半導体層１Ｘで構成された光導波路１が、第２半導体層２Ｘで構成されるメサ近傍において導波路幅が変化するテーパ構造１Ｚを有する。
【００４１】
ところで、上述の実施形態（具体的には第１構造、第２構造、第３構造；例えば図３〜図２５参照）のような構成を採用しているのは、以下の理由による。
小型、低電力で大容量な光送受信器を実現するために、電子回路との親和性が高いＳｉ基板上に光部品を構成するSi-Photonicsと呼ばれる分野の研究・開発が活発になっている。
【００４２】
Si-Photonicsの大きな利点は、ＣＭＯＳ製造に用いられる高精細プロセス技術を生かして、多数の要素デバイスから構成される大規模な光集積回路を容易に製造できる点にある。
このような光集積回路内、例えばデータセンター向けトランシーバ用光回路内には、発光素子(レーザ)、分岐された光路間の干渉を利用した光変調器、光強度制御を目的として光導波路から一部光を分岐して光強度をモニタする受光器など、外部に対する光入出力機構などが集積され、これらの部品間が多数の光分岐で接続されている。
【００４３】
そして、分岐された光路の一部は、要素デバイスへと導かれることなく終端する必要が生じる場合がある。
例えば、以下のような場合である。
集積型光送信機において、通常は集積回路外へ送信する光信号を内部に戻して自己診断を行なう内部ループバックと呼ばれる機能がある。
【００４４】
回路外に送信する場合には光ファイバ等への結合損によって光強度が劣化するが、内部ループバックの際に同じ条件を模すために一部の光を分岐させて捨てる必要があり、このような場合に光終端器が使用される。
集積回路内のレーザは反射戻り光によって不安定化し易いため、光終端器には極限まで光反射を抑制する性能が要求される。
【００４５】
ところで、光終端器の従来技術としては、導波路端を光軸に対して傾斜させて、反射戻り光が導波路へ再結合することを防ぐ方法がある（例えば図６９、図７０参照）。
導波路端が光の導波方向に対して垂直に途切れる場合（例えば図６７、図６８参照）に比べ、端面での反射光が導波方向に対して角度を持つため、再結合しにくくなり、簡便に形成できる光終端器として用いられる。
【００４６】
また、導波路端に光吸収領域を接続し、光吸収によって反射を防ぐ方法もある（例えば図７１、図７２参照）。
さらに、これを発展させ、光吸収領域を受光器に加工して光終端器として用いる方法もある（例えば図７３、図７４参照）。
なお、図７３、図７４では、一般的な受光器の例としてＰＩＮ型半導体に逆バイアスを印加する構造を示している。
【００４７】
しかしながら、上述の図６９、図７０に示したような斜め端面を用いる構造は簡便に形成できる利点はあるが、この単純な構造では完全に戻り光を防げるわけではない。例えば数％程度の反射発生を防ぐことはできず、このため、光源の安定性を損ねるため、光終端器としての性能は甚だ不十分である。
また、図７１、図７２に示したような光吸収領域を用いる構造では、光吸収機構として半導体のバンド間遷移を用いる場合、光吸収係数は始状態の満たされた電子の（価電子帯の）状態密度と終状態の空の電子の（伝導帯の）状態密度に比例する。
【００４８】
電界が印加されない半導体材料においては、光吸収によって発生した電子・正孔対は電界等によってドリフトすることなく局所に留まり続けるため、価電子帯の正孔が増加（即ち、満たされた電子が減少）し、伝導帯の電子が増加（即ち、空の電子が減少）した状態が引き起こされ、吸収係数が低下する。つまり、比較的容易に吸収飽和を起こしてしまう。
【００４９】
このため、光強度が増加した場合に十分に光が吸収し切れずに残存した光が反射し、光終端器としての特性を損なってしまう。
このような吸収飽和の発生を完全に防ぐことはできないが、飽和が起こる光強度を上げる手段として、ＰＩＮダイオード構造を利用する方法がある。
ＰＩＮダイオード構造では、多数キャリアの拡散によってビルトインポテンシャルが発生し、空乏層に電界が印加されるため、光吸収によって発生した電子・正孔対が空間的に分離される。このため、上述の吸収係数の低下が起こりにくくなる（例えば図７５の左側のビルトインの状態参照）。
【００５０】
しかしながら、このような構造でも、光起電力効果によってＰ／Ｎ両極性領域間に電位差が発生し、空乏層の電界強度を低下させるため、やはり光強度の増加と共に吸収飽和が発生することが避けられない（例えば図７５の右側の光入力下の状態参照）。
さらに、飽和光強度を増加して実用上問題のない機能を持たせるには、外部から電界を印加することで、光吸収によって発生した電子・正孔対を分離させることが有効であり、その手段として、図７３、図７４に示したような受光器構造を光終端器として用いることができる。
【００５１】
ただし、この場合には、外部電源が必要であり、外部電源を設置するコスト、外部電源から電力を供給するコストが必要となる。
例えば、データセンター向けトランシーバを初めとした送受信機には低コスト性や低消費電力特性が要求されるため、光終端器のために余計な電気回路を構成する費用や、光終端器のために余計な電力消費が発生することは避けなければならない。
【００５２】
なお、光吸収機構としては、上述の半導体バンド間遷移の他にも色々と考えられる。
ただし、Si-Photonicsの利点であるＣＭＯＳ製造プロセスとの親和性を生かすには、材料としては半導体を用いることが望ましい。
半導体内の光吸収機構としては、バンド間遷移の他に、ａ）バンド−不純物準位間遷移、ｂ）不純物準位間遷移、ｃ）励起子吸収、ｄ）自由キャリア吸収などがある。
【００５３】
しかし、ａ）、ｂ）、ｃ）は、いずれも吸収波長帯が狭く特定の波長の光にしか適用できないことに加え、バンド間吸収に比べて更に吸収飽和を起こし易いため、光終端器として用いるのは不適当である。
また、ｄ）についても、一般的にバンド間吸収に比べて吸収係数がかなり小さく、十分な光吸収を起こすには大面積を必要とするため、小型化が要求される集積素子内の部品としては不適当である。
【００５４】
そこで、外部電源を用いることなく（即ち、外部から電力を供給することなく）、光強度が増加しても吸収飽和が生じにくくし、反射戻り光を確実に抑制できるようにすべく、上述の実施形態及び変形例のような構成を採用している。
そして、上述の実施形態及び変形例のような構成を採用することで、以下のような作用、効果が得られる。
【００５５】
上述のように、従来構造のうち、外部電界を印加しない状態で半導体のバンド間遷移を利用した場合、容易に吸収飽和が発生するということが課題である。
単に光吸収領域を設けるだけの構造に比べて飽和し難いＰＩＮダイオード構造であっても、光起電力によって空乏層の電界強度が低下して吸収飽和が比較的低い強度で発生してしまう（例えば図２参照）。
【００５６】
これに対し、上述の実施形態（具体的には第１構造、第２構造、第３構造；例えば図３〜図２５参照）のような構成を採用し、ＰＩＮ構造のＰ／Ｎ両極性領域を導体で短絡することによって、Ｐ／Ｎ両極性領域間の電位差の発生を防ぐことができる（例えば図１参照）。
つまり、上述の実施形態（具体的には第１構造、第２構造、第３構造；例えば図３〜図２５参照）のような構成を採用することで、光吸収領域２である空乏層で発生した電子・正孔対は短絡された導体に運ばれ、導体５内で対消滅する。
【００５７】
これにより、光起電力効果による電界強度の低下は抑制され、光強度が増したとしても電子・正孔対は空間的に分離され続ける。
この結果、バンド間遷移が起こり得る空の準位が供給され続けて吸収係数の低下が起こりにくくなり、光強度の大きな状態においても、光終端器６としての特性が維持されることになる。
【００５８】
また、外部から電力を供給することなく、光吸収領域２に電界を印加することができるため、光吸収領域２で発生したフォトキャリアはドリフトによって両極性領域３、４へと速やかに運ばれ、キャリアの局所的な溜まりこみを生じない。このため、吸収飽和が生じにくく、反射戻り光をほぼ完全に抑制することが可能となる。
また、上述の実施形態（具体的には第１構造、第２構造、第３構造；例えば図３〜図２５参照）のような構成では、空乏層の電界強度を維持するために外部の電源を必要としない。
【００５９】
このため、光終端器６の機能に対して余分な電子回路を必要とせず、製造コストの面で有利である。また、電力供給が必要でないため、消費電力の観点からも優れている。
特に、上述の実施形態（具体的には第１構造、第２構造、第３構造；例えば図３〜図２５参照）のものは、光集積素子内の光終端を実現するものであり、集積素子内の光導波路１に接続する形態を前提としている。
【００６０】
このため、光導波路１となる第１半導体層１Ｘと、バンド間遷移によって光を吸収する第２半導体層２Ｘとから構成される。
ここで、第１半導体層１Ｘを構成する第１半導体は光を透過し、第２半導体層２Ｘを構成する第２半導体は光を吸収する性質を持つことが重要であり、第１半導体層１Ｘのバンドギャップは使用する波長の光子エネルギーよりも大きく、第２半導体層２Ｘのバンドギャップは使用する波長の光子エネルギーよりも小さいことが望ましい。
【００６１】
この場合、第１半導体層１Ｘから第２半導体層２Ｘへと光が導入されるように構成される。
また、上述の実施形態（具体的には第１構造、第２構造、第３構造；例えば図３〜図２５参照）では、ＰＩＮダイオード型の構造を有する。
この場合、第２半導体層２Ｘの光吸収領域２にはｉ型領域２Ａ（真性半導体領域；非導電性領域；空乏領域）が含まれるようにする。
【００６２】
そして、ｐ型領域（ｐ型半導体領域；第１導電型領域）及びｎ型領域（ｎ型半導体領域；第２導電型領域）の配置にはいくつか考えられ、ｐ／ｎ両極性とも第１半導体層１Ｘに設けても良いし（例えば図３〜図１２参照）、両極性とも第２半導体層２Ｘに設けても良いし（例えば図１４〜図１７参照）、各極性が第１、第２半導体層１Ｘ、２Ｘに別個に設けられても良い（例えば図１９〜図２４参照）。
【００６３】
いずれの場合も、第２半導体層２Ｘの空乏層領域がｐ／ｎ極性領域間に電気的に挟まれて、空乏層で発生した電子・正孔対が分離してそれぞれの極性領域に伝播できる経路を持つように設ければ良い。
ここで、図１３、図１８、図２５は、このような経路に沿ったエネルギーバンド図をそれぞれの場合に対して示している。
【００６４】
また、例えば図９、図１０、図１６、図１７、図２３、図２４に示すように、ｐ／ｎ極性の導電性領域は、複数の異なる不純物濃度を有する領域から成っていても良く、望ましくは導体５と接する領域で特に不純物濃度が高くなるように形成され、導体５との界面のオーミック接合における抵抗（コンタクト抵抗）が低くなるようにするのが望ましい。
特に、例えば図９、図１０、図２３、図２４に示すように、第１半導体層１Ｘと第２半導体層２Ｘの界面が導電性領域（不純物半導体領域）の場合に、不純物濃度が高すぎると結晶欠陥が増加して信頼性等の観点で好ましくない場合があるため、導体５との界面のみ不純物濃度を高くすることが望ましい場合がある。
【００６５】
また、例えば図３〜図１０、図１４〜図１７、図１９〜図２４に示すように、第１半導体層１Ｘに第２半導体層２Ｘが装荷された構造をとっても良いし、例えば図１１、図１２に示すように、第１半導体層１Ｘに窪み（リセス）１Ｙを設けて、その窪み１Ｙに第２半導体層２Ｘを埋め込む構造をとっても良い。
前者は、第１半導体層１Ｘで形成される光導波路１からの入射光がエバネッセント光結合によって徐々に第２半導体層２Ｘへと伝播して吸収される構造である。後者は、バット結合によって、直接、第２半導体層２Ｘへ光が結合する構造であり、より短い構造で光を吸収可能であるという利点を持つ。
【００６６】
以下、図２６〜図６６を参照しながら、具体的な構成例について説明する。
ここでは、データセンター向けトランシーバ用途に用いるＳｉ基板上光集積回路の一部に本発明の構造を適用する場合を例に挙げて説明する。
まず、一の構成例について、図２６〜図３９を参照しながら説明する。
ここでは、図９、図１０に示すような構造（第１構造）の光半導体素子を作製する場合を例に挙げて説明する。
【００６７】
例えば、図２６に示すように、Ｓｉ基板７上にＳｉＯ２層（ＢＯＸ層と呼ばれる）８Ｘが形成され、さらにその上部に薄いＳｉ層１Ｘが形成されたＳＯＩ（Si on Insulator）基板９が用いられる。
ここでは、ＳＯＩ基板９を構成するＳｉ基板７の厚さは例えば約７５０μｍ、ＳｉＯ２層８Ｘの厚さは例えば約２μｍ、上部のＳｉ層（ＳＯＩ層）１Ｘの厚さは例えば約２５０ｎｍである。
【００６８】
以降、簡便化のため、一部を除いて、Ｓｉ基板７は図示を省略して示している。また、光集積回路には、変調器や受光器等で本構造以外にもドーピングなどの工程を必要とする構造もあるが、ここでは、そのような工程も省略している。
まず、図２７に示すように、例えばＥＢ（Electron Beam）リソグラフィーとＩＣＰ（Inductive Coupled Plasma）ドライエッチングによって、上部のＳｉ層（第１半導体層）１Ｘを加工して、所望の導波路形状（光導波路）を得る。
【００６９】
ここでは、図２８の上面図に示すように、入射光をＧｅ吸収層２Ｘ（Ｇｅ層；第２半導体層；光吸収領域２）へと導くＳｉ導波路１が形成される。つまり、導波モードを広げるＳｉモード変換部（光入射領域に設けられた導波路幅が変化するテーパ構造１Ｚ）と、その後にＧｅ層２Ｘで構成されるメサ（Ｇｅメサ）を形成してＰＤ構造を設ける幅広のＳｉ台座部１Ｓとを含むＳｉ導波路１が形成される。
【００７０】
次に、図２８に示すように、全面に例えばフォトリソグラフィーによってレジストマスク１０を形成した上でイオン注入を行ない、Ｓｉ台座部１Ｓの一部にｐ型の導電性を持たせて、ｐ型領域３Ａ（ｐ型半導体領域；第１導電型領域３）を形成する。
例えば、Ｂ（ボロン）イオンを注入し、不純物濃度が約２Ｅ１８［ｃｍ−３］となるようにする。
【００７１】
その後、図２９に示すように、レジストを除去し、再度、例えばフォトリソグラフィーによってレジストマスク１１を形成して、Ｓｉ台座部１Ｓの別の一部にｐ＋型の導電性を持たせて、ｐ＋型領域３ＡＸ（高不純物濃度領域）を形成する。
例えば、Ｂイオンを注入し、不純物濃度が約１Ｅ１９［ｃｍ−３］となるようにする。
同様に、レジストマスク形成とイオン注入を繰り返し、図３０に示すように、ｎ型領域４Ａ（ｎ型半導体領域；第２導電型領域４）及びｎ＋型領域４ＡＸ（高不純物濃度領域）を形成する。
【００７２】
ここで、ｎ型領域形成時には、例えば、Ｐ（燐）イオンを注入し、不純物濃度を約２Ｅ１８［ｃｍ−３］とし、ｎ＋型領域形成時には、同じくＰ（燐）イオンを注入し、不純物濃度を１Ｅ１９［ｃｍ−３］とする。
なお、図３０は、これらの工程後にレジストを除去した状態の上面図である。
その後、図３１に示すように、ＳｉＯ２膜８Ｙを例えばＣＶＤ法によって約２０ｎｍの厚さで全面に成膜し、注入した不純物を活性化するためのアニールを行なう。
【００７３】
例えば、約１０００℃の雰囲気に約１分程度置くことでドーパントが活性化される。
次いで、例えばフォトリソグラフィーによってレジストマスク１２を形成する。
次に、図３２に示すように、このマスク１２を用いてドライエッチングによってＳｉＯ２膜８Ｙをパターン化してＧｅ選択成長用のマスクを形成する。この場合、ＳｉＯ２膜８Ｙで覆われていない部分のみにＧｅ層が成膜される。
【００７４】
なお、理解を容易にするためマスクとなるＳｉＯ２膜は半透明で図示している。
次に、図３３に示すように、前工程で用意した基板上に、例えばＬＰ−ＣＶＤ法によって、Ｇｅ層２Ｘを成長してメサ形状を形成する。
ここで、Ｇｅ層厚は約３００ｎｍとする。Ｇｅメサの寸法は、例えば全長約３０μｍ、全幅約２μｍとする。
【００７５】
次に、図３４に示すように、例えばＣＶＤ法によって全面にＳｉＯ２膜８Ｚを成膜し、図３５に示すように、例えばフォトリソグラフィーによってレジストマスク１３を形成し、これを用いてドライエッチングによってＳｉＯ２膜８Ｚを加工（整形）して、図３６に示すように、Ｓｉ層１Ｘに形成されたｐ＋型領域３ＡＸ及びｎ＋型領域４ＡＸ（ｐ／ｎ両極性領域）上にメタルコンタクトを形成する領域だけが露出するようなコンタクトホール１４、１５を形成する。
【００７６】
続いて、図３７に示すように、例えばスパッタリング法によってＡｌ膜５Ｘを成膜した後、図３８に示すように、例えばフォトリソグラフィーによってＡｌ膜５Ｘを残す領域のみにレジストマスク１６を形成し、図３９に示すように、例えばドライエッチングによってＡｌ膜５Ｘを加工（整形）して、ｐ／ｎ両極性領域３ＡＸ、４ＡＸ上のコンタクトホール１４、１５内及びこれらを繋ぐ形にＡｌ膜５（金属膜；第１導電型領域３と第２導電型領域４が短絡されるように第１導電型領域３から第２導電型領域４まで延びる導体５）を形成する。なお、Ａｌ膜をＡｌ電極ともいう。
【００７７】
このようにして、図９、図１０に示すような構造（第１構造）の光半導体素子を作製することができる。
なお、上述の工程中、図２８〜図３０の工程において、４回のイオン注入の代わりに、２回のｐ型及びｎ型イオン注入のみを行なうように変更し、後は上述と全く同じ工程で、図３、図４に示すような構造（第１構造）の光半導体素子を作製することができる。
【００７８】
また、上述の工程中、図３２の工程の後、ＳｉＯ２膜８Ｙをマスクとして、ＳＯＩ層１Ｘを例えば深さ約１００ｎｍだけエッチングしてリセス１Ｙを形成し、その状態で例えばＬＰ−ＣＶＤ法によってＧｅ層２Ｘを成長してリセス１Ｙ内にメサ形状を形成し、後は上述の図３４〜図３９と同じ工程を実施することで、図１１、図１２に示すような構造（第１構造）の光半導体素子を作製することができる。
【００７９】
次に、他の構成例について、図４０〜図５３を参照しながら説明する。
ここでは、図２１、図２２に示すような構造と図２３、図２４に示すような構造とを組み合わせた構造（第３構造）の光半導体素子を作製する場合を例に挙げて説明する。
まず、加工前の基板断面及びＳＯＩ層の加工については、図４０、図４１に示すように、上述の一の構成例の場合（図２６、図２７参照）における説明と同様である。
【００８０】
次に、図４２に示すように、全面に例えばフォトリソグラフィーによってレジストマスク１７を形成した上でイオン注入を行ない、Ｓｉ台座部１Ｓの一部にｐ型の導電性を持たせて、ｐ型領域３Ａ（ｐ型半導体領域；第１導電型領域３）を形成する。
例えば、Ｂ（ボロン）イオンを注入し、不純物濃度が約２Ｅ１８［ｃｍ−３］となるようにする。
【００８１】
その後、図４３に示すように、レジストを除去し、再度、例えばフォトリソグラフィーによってレジストマスク１８を形成して、Ｓｉ台座部１Ｓの別の一部にｐ＋型の導電性を持たせて、ｐ＋型領域３ＡＸ（高不純物濃度領域）を形成する。
例えば、Ｂイオンを注入し、不純物濃度が約１Ｅ１９［ｃｍ−３］となるようにする。
この工程後にレジストを除去した状態の上面図が図４４である。
【００８２】
その後、図４５に示すように、ＳｉＯ２膜８Ｙを例えばＣＶＤ法によって約２０ｎｍの厚さで全面に成膜し、注入した不純物を活性化するためのアニールを行なう。
例えば、約１０００℃の雰囲気に約１分程度置くことでドーパントが活性化される。
次いで、例えばフォトリソグラフィーによってレジストマスク１９を形成する。
次に、図４６に示すように、このマスク１９を用いてドライエッチングによってＳｉＯ２膜８Ｙをパターン化してＧｅ選択成長用のマスクを形成する。この場合、ＳｉＯ２膜８Ｙで覆われていない部分のみにＧｅ層２Ｘが成膜される。
【００８３】
なお、理解を容易にするためマスクとなるＳｉＯ２膜８Ｙは半透明で図示している。
次に、図４７に示すように、前工程で用意した基板上に、例えばＬＰ−ＣＶＤ法によって、Ｇｅ層２Ｘを成長してメサ形状を形成する。
ここで、Ｇｅ層厚は約３００ｎｍとする。Ｇｅメサの寸法は、例えば全長約３０μｍ、全幅約５μｍとする。
【００８４】
次に、図４８に示すように、例えばＣＶＤ法によって全面にＳｉＯ２膜８Ｚを成膜し、例えばフォトリソグラフィーによってレジストマスク（図示せず）を形成した上でイオン注入を行ない、Ｇｅメサ２Ｘの一部にｎ型の導電性を持たせて、ｎ型領域２Ｃ（ｎ型半導体領域；第２導電型領域４）を形成する。
例えば、Ｐ（燐）イオンを注入し、不純物濃度が約１Ｅ１９［ｃｍ−３］となるようにする。
【００８５】
その後、フォトレジストを除去し、Ｇｅメサに注入した不純物を活性化するアニールを行なう。
例えば、約６００℃の雰囲気に約１０秒程度置くことでドーパントが活性化される。
次に、図４９に示すように、例えばフォトリソグラフィーによってレジストマスク２０を形成し、これを用いてドライエッチングによってＳｉＯ２膜８Ｚを加工（整形）して、図５０に示すように、Ｓｉ層１Ｘに形成されたｐ＋型領域３ＡＸ及びＧｅメサ２Ｘに形成されたｎ型領域２Ｃ（ｐ／ｎ両極性領域）上にメタルコンタクトを形成する領域だけが露出するようなコンタクトホール２１〜２３を形成する。
【００８６】
続いて、図５１に示すように、例えばスパッタリング法によってＡｌ膜５Ｘを成膜した後、図５２に示すように、例えばフォトリソグラフィーによってＡｌ膜５Ｘを残す領域のみにレジストマスク２４を形成し、図５３に示すように、例えばドライエッチングによってＡｌ膜５Ｘを加工（整形）して、ｐ／ｎ両極性領域３ＡＸ、２Ｃ上のコンタクトホール２１〜２３内及びこれらを繋ぐ形にＡｌ膜５（金属膜；第１導電型領域３と第２導電型領域４が短絡されるように第１導電型領域３から第２導電型領域４まで延びる導体５）を形成する。なお、Ａｌ膜をＡｌ電極ともいう。
【００８７】
このようにして、図２１、図２２に示すような構造と図２３、図２４に示すような構造とを組み合わせた構造（第３構造）の光半導体素子を作製することができる。
なお、上述の工程において、図４３の工程を省略し、後は上述と同様の工程を実施することで、図２１、図２２に示すような構造（第３構造）の光半導体素子を作製することができる。
【００８８】
また、上述の工程において、図４３、図４９、図５０、図５２、図５３の工程で、ｐ＋型領域３ＡＸ及びこれに繋がるＡｌ膜５を片側のみとすることで、図２３、図２４に示すような構造（第３構造）の光半導体素子を作製することができる。
また、上述の工程において、図４３の工程を省略し、図４９、図５０、図５２、図５３の工程で、Ａｌ膜５を片側のみとすることで、図１９、図２０に示すような構造（第３構造）の光半導体素子を作製することができる。
【００８９】
また、上述の工程において、図４３の工程を省略し、図４７の工程に続いて、例えばＬＰ−ＣＶＤ法によってＧｅ層２Ｘ上にＳｉ層（第１半導体層）を被せる形で成長し、後は上述と同様の工程を実施することで、図７、図８に示すような構造（第１構造）の光半導体素子を作製することができる。
また、上述の工程において、図４３の工程を省略し、図４７の工程に続いて、例えばＬＰ−ＣＶＤ法によってＧｅ層２Ｘ上にＳｉ層を被せる形で成長し、図４９、図５０、図５２、図５３の工程で、Ａｌ膜５を片側のみとすることで、図５、図６に示すような構造（第１構造）の光半導体素子を作製することができる。
【００９０】
次に、他の構成例について、図５４〜図６６を参照しながら説明する。    
ここでは、図１６、図１７に示すような構造（第２構造）の光半導体素子を作製する場合を例に挙げて説明する。
まず、加工前の基板断面及びＳＯＩ層の加工については、図５４、図５５に示すように、上述の一の構成例の場合（図２６、図２７参照）における説明と同様である。
【００９１】
次に、図５６に示すように、ＳｉＯ２膜８Ｙを例えばＣＶＤ法によって約２０ｎｍの厚さで全面に成膜する。
次いで、例えばフォトリソグラフィーによってレジストマスク２５を形成する。
次に、図５７に示すように、このマスク２５を用いてドライエッチングによってＳｉＯ２膜８Ｙをパターン化してＧｅ選択成長用のマスクを形成する。この場合、ＳｉＯ２膜８Ｙで覆われていない部分のみにＧｅ層が成膜される。
【００９２】
なお、理解を容易にするためマスクとなるＳｉＯ２膜は半透明で図示している。
次に、図５８に示すように、前工程で用意した基板上に、例えばＬＰ−ＣＶＤ法によって、Ｇｅ層２Ｘを成長してメサ形状を形成する。
ここで、Ｇｅ層厚は約３００ｎｍとする。Ｇｅメサの寸法は、例えば全長約３０μｍ、全幅約１０μｍとする。
【００９３】
次に、図５９に示すように、例えばフォトリソグラフィーによって全面にレジストマスク２６を形成した上でイオン注入を行ない、Ｇｅメサ２Ｘの一部にｐ型の導電性を持たせて、ｐ型領域２Ｂ（ｐ型半導体領域；第１導電型領域３）を形成する。
例えば、Ｂ（ボロン）イオンを注入し、不純物濃度が約２Ｅ１８［ｃｍ−３］となるようにする。
【００９４】
その後、レジストを除去し、再度、図６０に示すように、例えばフォトリソグラフィーによってレジストマスク２７を形成して、Ｇｅメサ２Ｘのｐ型領域２Ｂの一部にｐ＋型の導電性を持たせて、ｐ＋型領域２ＢＸ（高不純物濃度領域）を形成する。
例えば、Ｂイオンを注入し、不純物濃度が約１Ｅ１９［ｃｍ−３］となるようにする。
同様に、レジストマスク形成とイオン注入を繰り返し、図６１に示すように、ｎ型領域２Ｃ（ｎ型半導体領域；第２導電型領域４）及びｎ＋型領域２ＣＸ（高不純物濃度領域）を形成する。
【００９５】
ここで、ｎ型領域形成時には、例えば、Ｐ（燐）イオンを注入し、不純物濃度を約２Ｅ１８［ｃｍ−３］とし、ｎ＋型領域形成時には、同じくＰ（燐）イオンを注入し、不純物濃度を１Ｅ１９［ｃｍ−３］とする。
なお、図６１は、これらの工程後にレジストを除去した状態の上面図である。
その後、注入した不純物を活性化するためのアニールを行なう。
【００９６】
例えば、約６００℃の雰囲気に約１０秒程度置くことでドーパントが活性化される。
次に、図６２に示すように、例えばＣＶＤ法によって全面にＳｉＯ２膜８Ｚを成膜し、例えばフォトリソグラフィーによってレジストマスク２８を形成し、これを用いてドライエッチングによってＳｉＯ２膜８Ｚを加工（整形）して、図６３に示すように、Ｇｅメサ２Ｘに形成されたｐ＋型領域２ＢＸ及びｎ＋型領域２ＣＸ（ｐ／ｎ両極性領域）上にメタルコンタクトを形成する領域だけが露出するようなコンタクトホール２９、３０を形成する。
【００９７】
続いて、図６４に示すように、例えばスパッタリング法によってＡｌ膜５Ｘを成膜した後、図６５に示すように、例えばフォトリソグラフィーによってＡｌ膜５Ｘを残す領域のみにレジストマスク３１を形成し、図６６に示すように、例えばドライエッチングによってＡｌ膜５Ｘを加工（整形）して、ｐ／ｎ両極性領域２ＢＸ、２ＣＸ上のコンタクトホール２９、３０内及びこれらを繋ぐ形にＡｌ膜５Ｘ（金属膜；第１導電型領域３と第２導電型領域４が短絡されるように第１導電型領域３から第２導電型領域４まで延びる導体５）を形成する。なお、Ａｌ膜をＡｌ電極ともいう。
【００９８】
このようにして、図１６、図１７に示すような構造（第２構造）の光半導体素子を作製することができる。
なお、上述の工程中、図５９〜図６１の工程において、４回のイオン注入の代わりに、２回のｐ型及びｎ型イオン注入のみを行なうように変更すれば、後は上述と全く同じ工程によって、図１４、図１５に示すような構造（第２構造）の光半導体素子を作製することができる。
【００９９】
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
光導波路と、
前記光導波路に接続された光吸収領域と、
前記光吸収領域を挟んで両側に設けられた第１導電型領域及び第２導電型領域と、
前記第１導電型領域と前記第２導電型領域が短絡されるように、前記第１導電型領域及び前記第２導電型領域に接続された導体とを備えることを特徴とする光半導体素子。
【０１００】
（付記２）
前記導体は、少なくとも前記第１導電型領域に接続された部分と前記第２導電型領域に接続された部分が同電位になっており、前記光吸収領域に電界が印加されることを特徴とする、付記１に記載の光半導体素子。
（付記３）
前記光吸収領域と、前記第１導電型領域及び前記第２導電型領域と、前記導体とによって、光終端器が構成されることを特徴とする、付記１又は２に記載の光半導体素子。
【０１０１】
（付記４）
前記導体は、金属であることを特徴とする、付記１〜３のいずれか１項に記載の光半導体素子。
（付記５）
前記第１導電型領域は、ｐ型不純物がドーピングされたｐ型半導体領域であり、
前記光吸収領域は、非導電性の真性半導体領域であり、
前記第２導電型領域は、ｎ型不純物がドーピングされたｎ型半導体領域であり、
ＰＩＮダイオード構造になっていることを特徴とする、付記１〜４のいずれか１項に記載の光半導体素子。
【０１０２】
（付記６）
前記光導波路は、使用する光の光子エネルギーよりもバンドギャップが大きい第１半導体層によって構成され、
前記光吸収領域は、使用する光の光子エネルギーよりもバンドギャップが小さい第２半導体層によって構成されることを特徴とする、付記１〜４のいずれか１項に記載の光半導体素子。
【０１０３】
（付記７）
前記光吸収領域は、前記第２半導体層の真性半導体領域によって構成され、
前記第１導電型領域は、前記第１半導体層のｐ型不純物がドーピングされたｐ型半導体領域によって構成され、
前記第２導電型領域は、前記第１半導体層のｎ型不純物がドーピングされたｎ型半導体領域によって構成されることを特徴とする、付記６に記載の光半導体素子。
【０１０４】
（付記８）
前記第１導電型領域及び前記第２導電型領域は、前記光吸収領域を挟んで水平方向の両側に設けられていることを特徴とする、付記７に記載の光半導体素子。
（付記９）
前記第１導電型領域及び前記第２導電型領域は、前記光吸収領域を挟んで垂直方向の両側に設けられていることを特徴とする、付記７に記載の光半導体素子。
【０１０５】
（付記１０）
前記光吸収領域は、前記第２半導体層の真性半導体領域によって構成され、
前記第１導電型領域は、前記第２半導体層のｐ型不純物がドーピングされたｐ型半導体領域によって構成され、
前記第２導電型領域は、前記第２半導体層のｎ型不純物がドーピングされたｎ型半導体領域によって構成されることを特徴とする、付記６に記載の光半導体素子。
【０１０６】
（付記１１）
前記光吸収領域は、前記第２半導体層の真性半導体領域によって構成され、
前記第１導電型領域は、前記第１半導体層のｐ型不純物がドーピングされたｐ型半導体領域によって構成され、
前記第２導電型領域は、前記第２半導体層のｎ型不純物がドーピングされたｎ型半導体領域によって構成されることを特徴とする、付記６に記載の光半導体素子。
【０１０７】
（付記１２）
前記ｐ型半導体領域は、前記導体に接続される領域にそれ以外の領域よりも不純物濃度が高い高不純物濃度領域を含むことを特徴とする、付記７〜１１のいずれか１項に記載の光半導体素子。
（付記１３）
前記ｎ型半導体領域は、前記導体に接続される領域にそれ以外の領域よりも不純物濃度が高い高不純物濃度領域を含むことを特徴とする、付記１２に記載の光半導体素子。
【０１０８】
（付記１４）
前記第２半導体層は、前記第１半導体層上に設けられていることを特徴とする、付記７〜１３のいずれか１項に記載の光半導体素子。
（付記１５）
前記第１半導体層は、リセスを備え、
前記第２半導体層は、前記リセスに設けられていることを特徴とする、付記７〜１３のいずれか１項に記載の光半導体素子。
【０１０９】
（付記１６）
前記第１半導体層は、Ｓｉからなり、
前記第２半導体層は、Ｓｉ（ｘ）Ｇｅ（１−ｘ）（０≦ｘ＜１）からなることを特徴とする、付記６〜１５のいずれか１項に記載の光半導体素子。
（付記１７）
前記第１半導体層は、Ｓｉからなり、
前記第２半導体層は、Ｇｅ（１−ｘ）Ｓｎ（ｘ）（０≦ｘ＜１）からなることを特徴とする、付記６〜１５のいずれか１項に記載の光半導体素子。
【０１１０】
（付記１８）
前記光導波路は、前記光吸収領域への光入射領域に導波路幅が変化するテーパ構造を備えることを特徴とする、付記１〜１７のいずれか１項に記載の光半導体素子。
【符号の説明】
【０１１１】
１  光導波路
１Ｘ  第１半導体層（Ｓｉ層）
１Ｙ  リセス
１Ｚ  テーパ構造
１Ｓ  Ｓｉ台座部
２  光吸収領域
２Ｘ  第２半導体層（Ｇｅ層；Ｇｅメサ）
２Ａ  真性半導体領域
２Ｂ  ｐ型半導体領域（ｐ型領域）
２ＢＸ  高不純物濃度領域
２Ｃ  ｎ型半導体領域（ｎ型領域）
２ＣＸ  高不純物濃度領域
３  第１導電型領域
３Ａ  ｐ型半導体領域
３ＡＸ  高不純物濃度領域（ｐ＋型領域）
４  第２導電型領域
４Ａ  ｎ型半導体領域
４ＡＸ  高不純物濃度領域（ｎ＋型領域）
５  導体（Ａｌ膜）
５Ｘ  Ａｌ膜
６  光終端器
７  Ｓｉ基板（半導体基板）
８  ＳｉＯ２膜（絶縁膜）
８Ｘ  ＳｉＯ２層（ＢＯＸ層）
８Ｙ  ＳｉＯ２膜
８Ｚ  ＳｉＯ２膜
９  ＳＯＩ基板
１０〜１３  レジストマスク
１４、１５  コンタクトホール
１６〜２０  レジストマスク
２１〜２３  コンタクトホール
２４〜２８  レジストマスク
２９、３０  コンタクトホール
３１  レジストマスク
【図１】
2020187315.tif 000003
【図２】
2020187315.tif 000004
【図３】
2020187315.tif 000005
【図４】
2020187315.tif 000006
【図５】
2020187315.tif 000007
【図６】
2020187315.tif 000008
【図７】
2020187315.tif 000009
【図８】
2020187315.tif 000010
【図９】
2020187315.tif 000011
【図１０】
2020187315.tif 000012
【図１１】
2020187315.tif 000013
【図１２】
2020187315.tif 000014
【図１３】
2020187315.tif 000015
【図１４】
2020187315.tif 000016
【図１５】
2020187315.tif 000017
【図１６】
2020187315.tif 000018
【図１７】
2020187315.tif 000019
【図１８】
2020187315.tif 000020
【図１９】
2020187315.tif 000021
【図２０】
2020187315.tif 000022
【図２１】
2020187315.tif 000023
【図２２】
2020187315.tif 000024
【図２３】
2020187315.tif 000025
【図２４】
2020187315.tif 000026
【図２５】
2020187315.tif 000027
【図２６】
2020187315.tif 000028
【図２７】
2020187315.tif 000029
【図２８】
2020187315.tif 000030
【図２９】
2020187315.tif 000031
【図３０】
2020187315.tif 000032
【図３１】
2020187315.tif 000033
【図３２】
2020187315.tif 000034
【図３３】
2020187315.tif 000035
【図３４】
2020187315.tif 000036
【図３５】
2020187315.tif 000037
【図３６】
2020187315.tif 000038
【図３７】
2020187315.tif 000039
【図３８】
2020187315.tif 000040
【図３９】
2020187315.tif 000041
【図４０】
2020187315.tif 000042
【図４１】
2020187315.tif 000043
【図４２】
2020187315.tif 000044
【図４３】
2020187315.tif 000045
【図４４】
2020187315.tif 000046
【図４５】
2020187315.tif 000047
【図４６】
2020187315.tif 000048
【図４７】
2020187315.tif 000049
【図４８】
2020187315.tif 000050
【図４９】
2020187315.tif 000051
【図５０】
2020187315.tif 000052
【図５１】
2020187315.tif 000053
【図５２】
2020187315.tif 000054
【図５３】
2020187315.tif 000055
【図５４】
2020187315.tif 000056
【図５５】
2020187315.tif 000057
【図５６】
2020187315.tif 000058
【図５７】
2020187315.tif 000059
【図５８】
2020187315.tif 000060
【図５９】
2020187315.tif 000061
【図６０】
2020187315.tif 000062
【図６１】
2020187315.tif 000063
【図６２】
2020187315.tif 000064
【図６３】
2020187315.tif 000065
【図６４】
2020187315.tif 000066
【図６５】
2020187315.tif 000067
【図６６】
2020187315.tif 000068
【図６７】
2020187315.tif 000069
【図６８】
2020187315.tif 000070
【図６９】
2020187315.tif 000071
【図７０】
2020187315.tif 000072
【図７１】
2020187315.tif 000073
【図７２】
2020187315.tif 000074
【図７３】
2020187315.tif 000075
【図７４】
2020187315.tif 000076
【図７５】
2020187315.tif 000077