(57)【要約】 【課題】  低コストで高調波の少ない小型な電力変換装置を提供する。【解決手段】  実施形態による多直列単位変換器クラスタは、第１スイッチ素子と、第１スイッチ素子のソースにドレインが接続した第２スイッチ素子と、第１スイッチ素子のドレインと第２スイッチング素子のソースとの間に接続したコンデンサと、をそれぞれ備えた第１および第２単位変換器と、一方のコンデンサと他方の第１スイッチ素子のドレインとの間にて、又は、一方のコンデンサと他方の第２スイッチ素子のソースとの間にて、第１および第２単位変換器を接続する経路に設けられたバランススイッチ素子と、を備え、第１単位変換器が第１スイッチ素子と第２スイッチ素子との間において第２単位変換器と接続され、第１および第２単位変換器の一方はコンデンサの電圧を検出する電圧検出器を備え、バランススイッチ素子のゲート信号は、第１および前記第２単位変換器のゲート信号のいずれかと共通である。【選択図】図１
2020182366.tif 000002
【特許請求の範囲】
【請求項１】
Ｎが正の整数であるとき、第１Ｎスイッチング素子と、前記第１Ｎスイッチング素子のソースにドレインが接続した第２Ｎスイッチング素子と、前記第１Ｎスイッチング素子のドレインと前記第２Ｎスイッチング素子のソースとの間に接続した第Ｎコンデンサと、を備えた第Ｎ単位変換器と、
前記Ｎがｎであるとき、第ｎ単位変換器の第ｎコンデンサと第（ｎ＋１）単位変換器の第１ｎ＋１スイッチング素子のドレインとの間および前記第（ｎ＋１）単位変換器の第（ｎ＋１）コンデンサと前記第ｎ単位変換器の第１ｎスイッチング素子のドレインとの間を接続する経路、又は、前記第ｎ単位変換器の前記第ｎコンデンサと前記第（ｎ＋１）単位変換器の第２ｎ＋１スイッチング素子のソースの間および前記第（ｎ＋１）単位変換器の前記第（ｎ＋１）コンデンサと前記第ｎ単位変換器の第２ｎスイッチング素子のソースとの間を接続する経路に設けられた第１ｎバランススイッチング素子を備えたバランス回路と、を備え、
第ｎ単位変換器は、前記第１ｎスイッチング素子のソースと前記第２ｎスイッチング素子のドレインとの間において前記第（ｎ＋１）単位変換器と電気的に接続され、
前記第ｎ単位変換器と前記第（ｎ＋１）単位変換器との少なくとも１つは、前記コンデンサの電圧を検出する電圧検出器を備え、
前記第１ｎバランススイッチング素子のゲート信号は、前記第１ｎスイッチング素子、前記第２ｎスイッチング素子、前記第１ｎ＋１スイッチング素子、および、前記第２ｎ＋１スイッチング素子のゲート信号のいずれかと共通であることを特徴とする多直列単位変換器クラスタ。
【請求項２】
前記ｎは２以上であって、
前記第（ｎ＋１）単位変換器が前記第（ｎ＋１）コンデンサと前記第１ｎ＋１スイッチング素子のドレインとの間にて前記第ｎ単位変換器と接続されるとき、前記第１ｎ＋１スイッチング素子のソースと前記第２ｎ＋１スイッチング素子のドレインとの間は、単位変換器第（ｎ＋２）の第（ｎ＋２）コンデンサと第１ｎ＋２スイッチング素子のドレインとの間に電気的に接続され、
前記第（ｎ＋１）単位変換器が前記第（ｎ＋１）コンデンサと前記第２ｎ＋１スイッチング素子のソースとの間にて前記第ｎ単位変換器と接続されるとき、前記第１ｎ＋１スイッチング素子のソースと前記第２ｎ＋１スイッチング素子のドレインとの間は、前記第（ｎ＋２）単位変換器の前記第（ｎ＋２）コンデンサと第２ｎ＋２スイッチング素子のソースとの間にて電気的に接続されることを特徴とする請求項１記載の多直列単位変換器クラスタ。
【請求項３】
前記第１ｎスイッチング素子のソースと前記第２ｎスイッチング素子のドレインとの間と、前記第２ｎ＋１スイッチング素子のソースとが電気的に接続されるとき、前記第１ｎバランススイッチング素子は、前記第ｎコンデンサと前記第１ｎ＋１スイッチング素子のドレインの間および前記第（ｎ＋１）コンデンサと前記第１ｎスイッチング素子のドレインとの間を電気的に接続する経路に設けられ、前記１ｎバランススイッチング素子のゲート信号は、前記第２ｎスイッチング素子のゲート信号と共通であり、
前記第１ｎスイッチング素子のソースと前記第２ｎスイッチング素子のドレインとの間と、前記第１ｎ＋１スイッチング素子のドレインとが電気的に接続されるとき、前記１ｎバランススイッチング素子は、前記第ｎコンデンサと第２ｎ＋１スイッチング素子のソースの間および前記第（ｎ＋１）コンデンサと第２ｎスイッチング素子のソースとの間を接続する経路に設けられ、前記１ｎバランススイッチング素子のゲート信号は、前記第１ｎスイッチング素子のゲート信号と共通であることを特徴とする請求項１記載の多直列単位変換器クラスタ。
【請求項４】
前記第Ｎ単位変換器は、前記第１Ｎスイッチング素子のドレインにドレインが接続した第３Ｎスイッチング素子と、前記第３Ｎスイッチング素子のソースにドレインが接続し前記第２Ｎスイッチング素子のソースにソースが接続した第４Ｎスイッチング素子と、を更に備え、
前記第ｎ単位変換器は、前記第１ｎスイッチング素子のソースと前記第２ｎスイッチング素子のドレインとの間において、前記第（ｎ＋１）単位変換器の前記第３ｎ＋１スイッチング素子のソースと前記第４ｎ＋１スイッチング素子のドレインとの間に電気的に接続し、
前記バランス回路は、前記第１ｎバランススイッチング素子と逆接続された第２ｎバランススイッチング素子を備え、
前記第１ｎバランススイッチング素子および前記第２ｎバランススイッチング素子のゲート信号は、第１ｎ乃至第４ｎスイッチング素子および前記第１ｎ＋１乃至前記第４ｎ＋１スイッチング素子のいずれかのゲート信号と共通であることを特徴とする請求項１記載の多直列単位変換器クラスタ。
【請求項５】
前記第１ｎバランススイッチング素子および前記第２ｎバランススイッチング素子が、前記第１ｎスイッチング素子のドレインおよび前記第３ｎスイッチング素子のドレインと前記第（ｎ＋１）コンデンサとの間および前記第１ｎ＋１スイッチング素子のドレインおよび前記第３ｎ＋１スイッチング素子のドレインと前記第ｎコンデンサとの間を電気的に接続する経路に設けられるとき、前記第１ｎバランススイッチング素子のゲート信号は、前記第４ｎ＋１スイッチング素子のゲート信号と共通であり、前記第２ｎバランススイッチング素子のゲート信号は、前記第２ｎスイッチング素子のゲート信号と共通であり、
前記第１ｎバランススイッチング素子および前記第２ｎバランススイッチング素子が、前記第２ｎスイッチング素子のソースおよび前記第４ｎスイッチング素子のソースと前記第（ｎ＋１）コンデンサとの間および前記第２ｎ＋１スイッチング素子のソースおよび前記第４ｎ＋１スイッチング素子のソースと前記第ｎコンデンサとの間を電気的に接続する経路に設けられるとき、前記第１ｎバランススイッチング素子のゲート信号は、前記第３ｎ＋１スイッチング素子のゲート信号と共通であり、前記第２ｎバランススイッチング素子のゲート信号は、前記第１ｎスイッチング素子のゲート信号と共通であることを特徴とする請求項４記載の多直列単位変換器クラスタ。
【請求項６】
前記第Ｎ単位変換器は、前記第Ｎコンデンサの電圧を用いて電源電圧を生成する第Ｎ電源回路と、第１Ｎ絶縁回路を介して前記第Ｎ電源回路と接続され前記第１Ｎスイッチング素子を駆動する第１Ｎ駆動回路と、前記第Ｎ電源回路と電気的に接続され前記第２Ｎスイッチング素子を駆動する第２Ｎ駆動回路と、を備え、
前記第１ｎスイッチング素子のソースと前記第２ｎスイッチング素子のドレインとの間と、前記第２ｎ＋１スイッチング素子のソースとが電気的に接続されるとき、前記バランス回路は、前記第（ｎ＋１）単位変換器の第（ｎ＋１）電源回路と第２ｎ絶縁回路を介して接続され前記第１ｎバランススイッチング素子を駆動する第ｎバランススイッチ駆動回路を備え、
前記第１ｎスイッチング素子のソースと前記第２ｎスイッチング素子のドレインとの間と、前記第１ｎ＋１スイッチング素子のドレインとが電気的に接続されるとき、前記バランス回路は、前記第（ｎ＋１）電源回路と電気的に接続され前記第１ｎバランススイッチング素子を駆動する第ｎバランススイッチ駆動回路を備えることを特徴とする請求項１記載の多直列単位変換器クラスタ。
【請求項７】
前記第Ｎ単位変換器は、前記第Ｎコンデンサの電圧を用いて電源電圧を生成する第Ｎ電源回路と、前記第１Ｎ絶縁回路を介して前記第Ｎ電源回路と接続され前記第１Ｎスイッチング素子および前記第３Ｎスイッチング素子を駆動する第１Ｎ駆動回路と、前記第Ｎ電源回路と電気的に接続され前記第２Ｎスイッチング素子および前記第４Ｎスイッチング素子を駆動する第２Ｎ駆動回路と、を備え、
前記第１ｎバランススイッチング素子および前記第２ｎバランススイッチング素子が、前記第１ｎスイッチング素子のドレインおよび前記第３ｎスイッチング素子のドレインと前記第（ｎ＋１）コンデンサとの間および前記第１ｎ＋１スイッチング素子のドレインおよび前記第３ｎ＋１スイッチング素子のドレインと前記第ｎコンデンサとの間を電気的に接続する経路に設けられるとき、前記バランス回路は、第２ｎ絶縁回路を介して前記第ｎ電源回路と接続され前記第１ｎバランススイッチング素子を駆動する第１ｎバランススイッチ駆動回路と、第３ｎ絶縁回路を介して第ｎ電源回路と接続され前記第２ｎバランススイッチング素子を駆動する第２ｎバランススイッチ駆動回路と、を備え、
前記第１ｎバランススイッチング素子および前記第２ｎバランススイッチング素子が、前記第２ｎスイッチング素子のソースおよび前記第４ｎスイッチング素子のソースと前記第（ｎ＋１）コンデンサとの間、および、前記第２ｎ＋１スイッチング素子のソースおよび前記第４ｎ＋１スイッチング素子のソースと前記第ｎコンデンサとの間を電気的に接続する経路に設けられるとき、前記バランス回路は、前記第（ｎ＋１）電源回路と電気的に接続され前記第１ｎバランススイッチング素子を駆動する第１ｎバランススイッチ駆動回路と、前記第ｎ電源回路と電気的に接続され前記第２ｎバランススイッチング素子を駆動する第２ｎバランススイッチ駆動回路を備えることを特徴とする請求項３記載の多直列単位変換器クラスタ。
【請求項８】
前記第１Ｎスイッチング素子、前記第２Ｎスイッチング素子、および、前記第１Ｎバランススイッチング素子がＩＧＢＴ又はＩＥＧＴであるとき、前記ソースはエミッタと読み替え、前記ドレインはコレクタと読み替える請求項１乃至請求項３のいずれか１項記載の多直列単位変換器クラスタ。
【請求項９】
前記第１Ｎスイッチング素子、前記第２Ｎスイッチング素子、前記第３Ｎスイッチング素子、前記第４Ｎスイッチング素子、前記第１Ｎバランススイッチング素子、および、前記第２Ｎバランススイッチング素子がＩＧＢＴ又はＩＥＧＴであるとき、前記ソースはエミッタと読み替え、前記ドレインはコレクタと読み替える請求項４又は請求項７記載の多直列単位変換器クラスタ。
【請求項１０】
直流正端子と交流端子との間に接続された上アーム、および、直流負端子と前記交流端子との間に接続された下アームを備えた電力変換装置であって、
前記上アーム若しくは前記下アームは請求項１乃至請求項９のいずれか１項記載の多直列単位変換器クラスタを備えることを特徴とする電力変換装置。
【請求項１１】
Ｕ相、Ｖ相、および、Ｗ相の交流端子それぞれに接続された請求項１乃至請求項９のいずれか１項記載の多直列単位変換器クラスタが、デルタ結線若しくはスター結線されていることを特徴とする無効電力補償装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、多直列単位変換器クラスタ、電力変換装置および無効電力補償装置に関する。
【背景技術】
【０００２】
交流電力を直流電力、または、直流電力を交流電力に変換する電力変換装置として、例えば３相２レベル変換器が用いられている。３相２レベル変換器は、６つの半導体スイッチング素子を用いて構成することができ、小型化および低コスト化を図ることが出来る。
【０００３】
一方、３相２レベル変換器の出力電圧波形は、入力直流電圧をＶｄｃとしたとき、相ごとに、ＰＷＭ（パルス幅変調）により＋Ｖｄｃ／２と−Ｖｄｃ／２との２値を切替えた擬似的な交流波形となる。このため、３相２レベル変換器の出力電圧波形は、半導体スイッチング素子のスイッチングに起因する高調波電圧を含んでいる。
【０００４】
３相２レベル変換器の出力端にリアクトルやコンデンサで構成されるフィルタを挿入することにより、スイッチングに起因する高調波成分を低減する方法が提案されている。しかしながら、電力系統に流れ出す高調波成分を、他の機器に悪影響を及ぼさないレベルまで低減させるためには、大きな容量のフィルタを用いる必要があり、電力変換装置のコスト上昇と、重量増加を招いていた。
【０００５】
また、上記フィルタを小型化することを目的に、半導体スイッチング素子のスイッチングを高周波化することが検討されている。しかしながら、半導体スイッチング素子のスイッチング周波数を高くすると、スイッチングに伴うエネルギー損失が増大し、電力ロスが大きくなるのみならず、電力変換器の冷却性能を上げる必要が生じる。例えば屋外等で冷却ファンの設置が困難な環境で電力変換器を使用するときには、冷却部が大型化することとなる。
【０００６】
これに対し、モジュラー・マルチレベル変換器のように、単位変換器を多段接続し、電力系統、配電系統電圧と同等な高電圧を変換できる電力変換器の研究開発も進められている。モジュラー・マルチレベル変換器が実用化されると、多レベル化することにより出力電圧・電流波形がより正弦波に近づくため、高調波フィルタが不要になるメリットを享受することができる。さらに、各単位変換器のスイッチングタイミングをずらすことにより、同程度の高調波成分を含む出力電圧・電流を、より低周波のスイッチング周波数で実現することができ、スイッチング損失を低減することも可能になる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１７−２１２８２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
モジュラー・マルチレベル変換器を構成する単位変換器は、それぞれコンデンサを有し、すべてのコンデンサ電圧を適切な電圧に制御する必要がある。そのため、単位変換器ごとに設けられた電圧検出器によってコンデンサ電圧を検出し、その検出信号をフィードバックして各単位変換器のゲート信号を微調整するよう制御していた。したがって、制御回路は、単位変換器の数だけフィードバック制御を実行する必要があり、高調波を低減するために単位変換器の数を増やすと、電圧検出器の増大や制御回路の複雑化、演算量増大による演算周期の低下を招いていた。さらに、コンデンサ電圧を制御するためにゲート信号を微調整した結果、高調波の増大も招いていた。
【０００９】
本発明の実施形態は、上記事情を鑑みて成されたものであって、低コストで高調波の少ない小型な多直列単位変換器クラスタ、電力変換装置および無効電力補償装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
実施形態による多直列単位変換器クラスタは、Ｎが正の整数であるとき、第１Ｎスイッチング素子と、前記第１Ｎスイッチング素子のソースにドレインが接続した第２Ｎスイッチング素子と、前記第１Ｎスイッチング素子のドレインと前記第２Ｎスイッチング素子のソースとの間に接続した第Ｎコンデンサと、を備えた第Ｎ単位変換器と、前記Ｎがｎであるとき、第ｎ単位変換器の第ｎコンデンサと第（ｎ＋１）単位変換器の第１ｎ＋１スイッチング素子のドレインとの間および前記第（ｎ＋１）単位変換器の第（ｎ＋１）コンデンサと前記第ｎ単位変換器の第１ｎスイッチング素子のドレインとの間を接続する経路、又は、前記第ｎ単位変換器の前記第ｎコンデンサと前記第（ｎ＋１）単位変換器の第２ｎ＋１スイッチング素子のソースの間および前記第（ｎ＋１）単位変換器の前記第（ｎ＋１）コンデンサと前記第ｎ単位変換器の第２ｎスイッチング素子のソースとの間を接続する経路に設けられた第１ｎバランススイッチング素子を備えたバランス回路と、を備え、第ｎ単位変換器は、前記第１ｎスイッチング素子のソースと前記第２ｎスイッチング素子のドレインとの間において前記第（ｎ＋１）単位変換器と電気的に接続され、前記第ｎ単位変換器と前記第（ｎ＋１）単位変換器との少なくとも１つは、前記コンデンサの電圧を検出する電圧検出器を備え、前記バランススイッチング素子のゲート信号は、前記第１ｎスイッチング素子、前記第２ｎスイッチング素子、前記第１ｎ＋１スイッチング素子、および、前記第２ｎ＋１スイッチング素子のゲート信号のいずれかと共通である。
【図面の簡単な説明】
【００１１】
【図１】図１は、第１実施形態の電力変換装置の一構成例を概略的に示す図である。
【図２】図２は、図１に示す電力変換装置のアームの一構成例を概略的に示す図である。
【図３】図３は、図２に示すアームの動作の一例について説明するための図である。
【図４】図４は、一実施形態の電力変換装置のバランス回路のバランススイッチがオンする期間と時定数との関係の例を説明するための図である。
【図５】図５は、図１に示す電力変換装置の制御回路の一構成例を説明するためのブロック図である。
【図６】図６は、第１実施形態の電力変換装置の変形例を概略的に示す図である。
【図７】図７は、第１実施形態の電力変換装置の変形例を概略的に示す図である。
【図８】図８は、第２実施形態の電力変換装置のアームの一構成例を概略的に示す図である。
【図９】図９は、図６に示すアームの動作の一例について説明するための図である。
【図１０】図１０は、第３実施形態の電力変換装置の一構成例を概略的に示す図である。
【図１１】図１１は、第３実施形態の電力変換装置の制御回路の一構成例を概略的に示すブロック図である。
【図１２】図１２は、第４実施形態の無効電力補償装置の一構成例を概略的に示す図である。
【図１３】図１３は、図１２に示す無効電力補償装置の各相アームの一構成例を概略的に示す図である。
【図１４】図１４は、図１３に示すアームの動作の一例について説明するための図である。
【図１５】図１５は、図１２に示す無効電力補償装置の制御回路の一構成例を説明するためのブロック図である。
【図１６】図１６は、図１５に示す無効電力補償装置の制御回路の遅延回路の一構成例を説明するためのブロック図である。
【図１７】図１７は、図１５および図１６に示す無効電力補償装置の制御回路の動作の一例を説明するための図である。
【図１８】図１８は、図１２に示す無効電力補償装置の制御回路の他の構成例を説明するためのブロック図である。
【図１９】図１９は、図１８に示す無効電力補償装置の制御回路の動作の一例を説明するための図である。
【図２０】図２０は、第５実施形態の無効電力補償装置のアームの一構成例を概略的に示す図である。
【図２１】図２１は、図２０に示すアームの動作の一例について説明するための図である。
【図２２】図２２は、実施形態の無効電力補償装置の他の構成例を概略的に示す図である。
【図２３】図２３は、図１に示す電力変換装置のアームの他の構成例を概略的に示す図である。
【発明を実施するための形態】
【００１２】
以下、実施形態の電力変換装置について、図面を参照して詳細に説明する。
図１は、第１実施形態の電力変換装置の一構成例を概略的に示す図である。
本実施形態の電力変換装置２０は、三相の交流電源（若しくは交流負荷）１０と図示しない直流電源（若しくは直流負荷）との間に接続されている。交流電源１０は例えば商用電源である。直流電源は、例えば、太陽光発電システムや、ＵＰＳ（Uninterruptible Power Supply：無停電電源装置）のような直流電源や、バッテリや、他の電力変換装置等である。
【００１３】
電力変換装置２０は、交流端子ＵＴ、ＶＴ、ＷＴと、直流正端子ＰＴと、直流負端子ＭＴと、制御回路ＣＴＲと、Ｕ相正側アーム３０Ｕと、Ｕ相負側アーム３０Ｘと、Ｖ相正側アーム３０Ｖと、Ｖ相負側アーム３０Ｙと、Ｗ相正側アーム３０Ｗと、Ｗ相負側アーム３０Ｚと、リアクトルＬＵ〜ＬＺと、を備えている。
【００１４】
交流端子ＵＴ、ＶＴ、ＷＴは、３相交流電源１０と電気的に接続される。直流正端子ＰＴと直流負端子ＭＴとは、図示しない直流電源と電気的に接続される。
【００１５】
Ｕ相正側アーム３０Ｕの一端（低電位側端）は、リアクトルＬＵを介して交流端子ＵＴと電気的に接続されている。Ｕ相正側アーム３０Ｕの他端（高電位側端）は、直流正端子ＰＴと電気的に接続されている。
Ｕ相負側アーム３０Ｘの一端（高電位側端）は、リアクトルＬＸを介して交流端子ＵＴと電気的に接続されている。Ｕ相負側アーム３０Ｘの他端（低電位側端）は、直流負端子ＭＴと電気的に接続されている。
【００１６】
Ｖ相正側アーム３０Ｖの一端（低電位側端）は、リアクトルＬＶを介して交流端子ＶＴと電気的に接続されている。Ｖ相正側アーム３０Ｖの他端（高電位側端）は、直流正端子ＰＴと電気的に接続されている。
Ｖ相負側アーム３０Ｙの一端（高電位側端）は、リアクトルＬＹを介して交流端子ＶＴと電気的に接続されている。Ｖ相負側アーム３０Ｙの他端（低電位側端）は、直流負端子ＭＴと電気的に接続されている。
【００１７】
Ｗ相正側アーム３０Ｗの一端（低電位側端）は、リアクトルＬＷを介して交流端子ＷＴと電気的に接続されている。Ｗ相正側アーム３０Ｗの他端（高電位側端）は、直流正端子ＰＴと電気的に接続されている。
Ｗ相負側アーム３０Ｚの一端（高電位側端）は、リアクトルＬＸＺを介して交流端子ＷＴと電気的に接続されている。Ｗ相負側アーム３０Ｚの他端（低電位側端）は、直流負端子ＭＴと電気的に接続されている。
【００１８】
制御回路ＣＴＲは、外部から供給された指令値および電力変換装置２０にて検出された各種検出値に基づいて、電力変換装置２０の動作を制御する。制御回路ＣＴＲは、例えば、ＦＰＧＡ（Field Programmable Gate Array）であってもよく、ＣＰＵ（central processing unit）やＭＰＵ（micro processing unit）などのプロセッサを少なくとも１つと、プロセッサにより実行されるプログラムが格納されたメモリと、を備えた演算装置であってもよい。
【００１９】
図２は、図１に示す電力変換装置のアームの一構成例を概略的に示す図である。
ここでは、一例として、ＵＶＷ各相の１つの正側アーム若しくは１つの負側アームの構成を示し、アーム（多直列単位変換器クラスタ）３０としてその構成を説明する。
【００２０】
アーム３０は、３つの単位変換器３１−３３と、バランス回路Ｂ１２、Ｂ２３と、を備えている。
Ｎが正の整数であるとき、第Ｎ単位変換器は、第１Ｎスイッチング素子Ｑ１ｐと、第１Ｎスイッチング素子Ｑ１ｐのソース（Ｓ）にドレイン（Ｄ）が接続した第２Ｎスイッチング素子Ｑ１ｎと、第１Ｎスイッチング素子Ｑ１ｐのドレイン（Ｄ）と第２Ｎスイッチング素子Ｑ１ｎのソース（Ｓ）との間に接続した第ＮコンデンサＣと、を備えている。
Ｎがｎであるとき、第ｎ単位変換器は、第１ｎスイッチング素子Ｑ１ｐのソースと前記第２ｎスイッチング素子Ｑ１ｎのドレインとの間において第（ｎ＋１）単位変換器と電気的に接続されている。
図２では、Ｎ≦３であるときの単位変換器クラスタの構成の一例を示し、単位変換器３３が第１単位変換器、単位変換器３２が第２単位変換器、単位変換器３１が第３単位変換器に相当する。
単位変換器３１−３３は、直流正端子ＰＴ若しくは直流負端子ＭＴと、交流端子ＵＴ、ＶＴ、ＷＴとの間において直列に接続されている。正アームにおいて、単位変換器３１の一端（高電位側端）は、直流正端子ＰＴと電気的に接続され、他端（低電位側端）は単位変換器３２の一端（高電位側端）と電気的に接続される。単位変換器３３の一端（高電位側端）は単位変換器３２の他端（低電位側端）と電気的に接続され、単位変換器３３の他端（低電位側端）はリアクトルＬＵ、ＬＸ、ＬＺのいずれかを介して交流端子ＵＴ、ＶＴ、ＷＴのいずれかと電気的に接続される。
負アームにおいて、単位変換器３１の一端（高電位側端）は、リアクトルＬＸ、ＬＹ、ＬＺのいずれかを介して、交流端子ＵＴ、ＶＴ、ＷＴのいずれかと電気的に接続され、他端（低電位側端）は単位変換器３２の一端（高電位側端）と電気的に接続される。単位変換器３３の一端（高電位側端）は単位変換器３２の他端（低電位側端）と電気的に接続され、単位変換器３３の他端（低電位側端）は直流負端子ＭＴと電気的に接続される。
【００２１】
単位変換器３１は、スイッチング素子（第１スイッチング素子）Ｑ１ｐと、スイッチング素子（第２スイッチング素子）Ｑ１ｎと、コンデンサＣ１と、コンデンサＣ１の電圧を検出する電圧検出器ＳＶと、駆動回路（第１駆動回路）ＤＶ１ｐと、駆動回路（第２駆動回路）ＤＶ１ｎと、絶縁回路（第１絶縁回路）３１１と、電源回路３３１と、を備えている。
【００２２】
スイッチング素子Ｑ１ｐとスイッチング素子Ｑ１ｎとは直列に接続し、スイッチング素子Ｑ１ｐとスイッチング素子Ｑ１ｎとの間において、直流正端子ＰＴ若しくは直流負端子ＭＴと電気的に接続され、スイッチング素子Ｑ１ｎのソースにて単位変換器３２と電気的に接続されている。
【００２３】
スイッチング素子Ｑ１ｐ、Ｑ１ｎは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）、又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。スイッチング素子Ｑ１ｐ，Ｑ１ｎは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。スイッチング素子Ｑ１ｐ、Ｑ１ｎは、駆動回路ＤＶ１ｐ、ＤＶ１ｎからの駆動信号によりその動作を制御される。
なお、スイッチング素子Ｑ１ｐ、Ｑ１ｎとして、ＩＧＢＴやＩＥＧＴを採用する場合には、スイッチング素子Ｑ１ｐ、Ｑ１ｎのソースをエミッタと読み替え、スイッチング素子Ｑ１ｐ、Ｑ１ｎのドレインをコレクタとして読み替える。
【００２４】
コンデンサＣ１の一端（高電位側端）はスイッチング素子Ｑ１ｐのドレインと電気的に接続し、コンデンサＣ１の他端（低電位側端）はスイッチング素子Ｑ１ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ１ｐのソース（低電位側端）はスイッチング素子Ｑ１ｎのドレインと電気的に接続している。
【００２５】
電圧検出器ＳＶは、コンデンサＣ１の電圧を検出し、検出した電圧の値（若しくは電圧に相当する値）を制御回路ＣＴＲへ出力する。
電源回路３３１は、コンデンサＣ１の電圧を用いて電源を生成する。電源回路３３１は、絶縁回路３１１、駆動回路ＤＶｎ、および、バランス回路Ｂ１２へ電源を供給している。なお、本実施形態では、電源回路３３１はコンデンサＣ１の電圧を用いて電源を生成しているが、例えば外部から電源回路３３１に電源が供給されてもよく、電源回路自体が外部に設けられてもよい。
【００２６】
絶縁回路３１１は、電源回路３３１と駆動回路ＤＶ１ｐとを絶縁している。電源回路３３１と駆動回路ＤＶ１ｐとは異なる基準電位にて動作する。絶縁回路３１１は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ１ｐは、絶縁回路３１１を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ１ｐを駆動する。
駆動回路ＤＶ１ｎは、電源回路３３１から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ１ｎを駆動する。
【００２７】
単位変換器３２および単位変換器３３は、電圧検出器ＳＶを備えない点以外は上述の単位変換器３１と同様の構成である。
すなわち、単位変換器３２は、スイッチング素子（第１スイッチング素子）Ｑ２ｐと、スイッチング素子（第２スイッチング素子）Ｑ２ｎと、コンデンサＣ２と、駆動回路（第１駆動回路）ＤＶ２ｐと、駆動回路（第２駆動回路）ＤＶ２ｎと、絶縁回路（第１絶縁回路）３１２と、電源回路３３２と、を備えている。
なお、単位変換器３１−３３それぞれは、電圧検出器ＳＶとは別に、コンデンサＣ１−Ｃ３の電圧と閾値とを比較して過電圧を検出する回路（図示せず）を備えるため、単位変換器３２−３３にて電圧検出器を省略しても安全性は担保される。
【００２８】
スイッチング素子Ｑ２ｐとスイッチング素子Ｑ２ｎとは直列に接続し、単位変換器（第１単位変換器）３２のスイッチング素子Ｑ２ｐとスイッチング素子Ｑ２ｎとの間において、単位変換器（第２単位変換器）３１のスイッチング素子Ｑ１ｎのドレインおよびコンデンサＣ１のソースと電気的に接続されている。スイッチング素子Ｑ２ｎのソースは単位変換器３３と電気的に接続されている。
【００２９】
スイッチング素子Ｑ２ｐ、Ｑ２ｎは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）、又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。スイッチング素子Ｑ２ｐ、Ｑ２ｎは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。スイッチング素子Ｑ２ｐ、Ｑ２ｎは、駆動回路ＤＶ１ｐ、ＤＶ１ｎからの駆動信号によりその動作を制御される。
なお、スイッチング素子Ｑ２ｐ、Ｑ２ｎとして、ＩＧＢＴやＩＥＧＴを採用する場合には、スイッチング素子Ｑ２ｐ、Ｑ２ｎのソースをエミッタと読み替え、スイッチング素子Ｑ２ｐ、Ｑ２ｎのドレインをコレクタとして読み替える。
【００３０】
コンデンサＣ２の一端（高電位側端）はスイッチング素子Ｑ２ｐのドレインと電気的に接続し、コンデンサＣ２の他端（低電位側端）はスイッチング素子Ｑ２ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ２ｐのソースはスイッチング素子Ｑ２ｎのドレインと電気的に接続している。
【００３１】
電源回路３３２は、コンデンサＣ２の電圧を用いて電源を生成する。電源回路３３２は、絶縁回路３１２、駆動回路ＤＶ２ｎ、および、バランス回路Ｂ２３へ電源を供給している。なお、本実施形態では、電源回路３３２はコンデンサＣ２の電圧を用いて電源を生成しているが、例えば外部から電源回路３３２に電源が供給されてもよく、電源回路自体が外部に設けられてもよい。
【００３２】
絶縁回路３１２は、電源回路３３２と駆動回路ＤＶ２ｐとを絶縁している。電源回路３３２と駆動回路ＤＶ２ｐとは異なる基準電位にて動作する。絶縁回路３１２は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ２ｐは、絶縁回路３１２を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ２ｐを駆動する。
駆動回路ＤＶ２ｎは、電源回路３３２から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ２ｎを駆動する。
【００３３】
単位変換器３３は、スイッチング素子（第１スイッチング素子）Ｑ３ｐと、スイッチング素子（第２スイッチング素子）Ｑ３ｎと、コンデンサＣ３と、駆動回路（第１駆動回路）ＤＶ３ｐと、駆動回路（第２駆動回路）ＤＶ３ｎと、絶縁回路（第１絶縁回路）３１３と、電源回路３３３と、を備えている。
スイッチング素子Ｑ３ｐとスイッチング素子Ｑ３ｎとは直列に接続し、単位変換器（第１単位変換器）３３のスイッチング素子Ｑ３ｐとスイッチング素子Ｑ３ｎとの間において、単位変換器（第２単位変換器）３２のスイッチング素子Ｑ２ｎのソースおよびコンデンサＣ２の他端（低電位側端）と電気的に接続されている。スイッチング素子Ｑ３ｎのソースは、交流端子ＵＴ、ＶＴ、ＷＴのいずれかと電気的に接続されている。
【００３４】
スイッチング素子Ｑ３ｐ、Ｑ３ｎは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）、又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。スイッチング素子Ｑ３ｐ、Ｑ３ｎは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。スイッチング素子Ｑ３ｐ、Ｑ３ｎは、駆動回路ＤＶ１ｐ、ＤＶ１ｎからの駆動信号によりその動作を制御される。
なお、スイッチング素子Ｑ３ｐ、Ｑ３ｎとして、ＩＧＢＴやＩＥＧＴを採用する場合には、スイッチング素子Ｑ３ｐ、Ｑ３ｎのソースをエミッタと読み替え、スイッチング素子Ｑ３ｐ、Ｑ３ｎのドレインをコレクタとして読み替える。
【００３５】
コンデンサＣ３の一端（高電位側端）はスイッチング素子Ｑ３ｐのドレインと電気的に接続し、コンデンサＣ３の他端（低電位側端）はスイッチング素子Ｑ３ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ３ｐのソースはスイッチング素子Ｑ３ｎのドレインと電気的に接続している。
【００３６】
電源回路３３３は、コンデンサＣ３の電圧を用いて電源を生成する。電源回路３３３は、絶縁回路３１３および駆動回路ＤＶ３ｎへ電源を供給している。なお、本実施形態では、電源回路３３３はコンデンサＣ３の電圧を用いて電源を生成しているが、例えば外部から電源回路３３３に電源が供給されてもよく、電源回路自体が外部に設けられてもよい。
【００３７】
絶縁回路３１３は、電源回路３３３と駆動回路ＤＶ３ｐとを絶縁している。電源回路３３３と駆動回路ＤＶ３ｐとは異なる基準電位にて動作する。絶縁回路３１３は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ３ｐは、絶縁回路３１３を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ３ｐを駆動する。
駆動回路ＤＶ３ｎは、電源回路３３３から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ３ｎを駆動する。
【００３８】
バランス回路Ｂ１２は、バランススイッチング素子Ｑ１２ｂと、駆動回路（バランススイッチ駆動回路）ＤＶ１２ｂと、絶縁回路（第２絶縁回路）３２１と、を備えている。
バランススイッチング素子Ｑ１２ｂは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）、ＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）、又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。バランススイッチング素子Ｑ１２ｂは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。
なお、バランススイッチング素子Ｑ１２ｂとして、ＩＧＢＴやＩＥＧＴを採用する場合には、バランススイッチング素子Ｑ１２ｂのソースをエミッタと読み替え、バランススイッチング素子Ｑ１２ｂのドレインをコレクタとして読み替える。
【００３９】
バランススイッチング素子Ｑ１２ｂのドレインは、単位変換器３１のコンデンサＣ１の一端（高電位側端）および第１スイッチング素子Ｑ１ｐのドレインと電気的に接続している。バランススイッチング素子Ｑ１２ｂのソースは、単位変換器３２のコンデンサＣ２の一端（高電位側端）および第１スイッチング素子Ｑ１ｐのドレインと電気的に接続している。
すなわち、バランススイッチング素子Ｑ１２ｂは、コンデンサと第１スイッチング素子のドレインとの間にて、単位変換器（第１単位変換器）３２と単位変換器（第２単位変換器）３１とを電気的に接続する経路に設けられている。
したがって、バランススイッチング素子Ｑ１２ｂがオンされる（導通する）と、コンデンサＣ１の一端（高電位側端）とコンデンサＣ２の一端（高電位側端）とが電気的に接続される。
【００４０】
絶縁回路３２１は、電源回路３３１と駆動回路ＤＶ１２ｂとを絶縁している。電源回路３３１と駆動回路ＤＶ１２ｂとは異なる基準電位にて動作する。絶縁回路３２１は、たとえば、ブートストラップ回路である。  駆動回路ＤＶ１２ｂは、絶縁回路３２１を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ１２ｂを駆動する。
【００４１】
本実施形態では、バランススイッチング素子Ｑ１２ｂのゲート信号は、単位変換器３２のスイッチング素子Ｑ２ｎと共通である。すなわち駆動回路ＤＶ１２ｂに入力されるゲート信号と、駆動回路ＤＶ２ｎに入力されるゲート信号とは共通である。したがって、スイッチング素子Ｑ２ｎとバランススイッチング素子Ｑ１２ｂとは同じタイミングで導通し（オンとなり）、コンデンサＣ１とコンデンサＣ２とが並列に接続される。このことにより、コンデンサＣ１とコンデンサＣ２との電圧が略等しくなる。
【００４２】
バランス回路Ｂ２３は、バランススイッチング素子Ｑ２３ｂと、駆動回路（バランススイッチ駆動回路）ＤＶ２３ｂと、絶縁回路（第２絶縁回路）３２２と、を備えている。
バランススイッチング素子Ｑ２３ｂは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）、又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。バランススイッチング素子Ｑ２３ｂは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。
なお、バランススイッチング素子Ｑ２３ｂとして、ＩＧＢＴやＩＥＧＴを採用する場合には、バランススイッチング素子Ｑ２３ｂのソースをエミッタと読み替え、バランススイッチング素子Ｑ２３ｂのドレインをコレクタとして読み替える。
【００４３】
バランススイッチング素子Ｑ２３ｂのドレインは、単位変換器３２のコンデンサＣ２の一端（高電位側端）および第１スイッチング素子Ｑ２ｐのドレインと電気的に接続している。バランススイッチング素子Ｑ２３ｂのソースは、単位変換器３３のコンデンサＣ３の一端（高電位側端）および第１スイッチング素子Ｑ３ｐのドレインと電気的に接続している。
すなわち、バランススイッチング素子Ｑ２３ｂは、コンデンサと第１スイッチング素子のドレインとの間にて、単位変換器（第１単位変換器）３３と単位変換器（第２単位変換器）３２とを電気的に接続する経路に設けられている。
したがって、バランススイッチング素子Ｑ２３ｂがオンされる（導通する）と、コンデンサＣ２の一端（高電位側端）とコンデンサＣ３の一端（高電位側端）とが電気的に接続される。
【００４４】
絶縁回路３２２は、電源回路３３２と駆動回路ＤＶ２３ｂとを絶縁している。電源回路３３２と駆動回路ＤＶ２３ｂとは異なる基準電位にて動作する。絶縁回路３２２は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ２３ｂは、絶縁回路３２２を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ２３ｂを駆動する。
【００４５】
本実施形態では、バランススイッチング素子Ｑ２３ｂのゲート信号は、単位変換器３３のスイッチング素子Ｑ３ｎと共通である。すなわち駆動回路ＤＶ２３ｂに入力されるゲート信号と、駆動回路ＤＶ３ｎに入力されるゲート信号とは共通である。したがって、スイッチング素子Ｑ３ｎとバランススイッチング素子Ｑ２３ｂとは同じタイミングで導通し（オンとなり）、コンデンサＣ２とコンデンサＣ３とが並列に接続される。このことにより、コンデンサＣ２とコンデンサＣ３との電圧が略等しくなる。
【００４６】
図３は、図２に示すアームの動作の一例について説明するための図である。
ここでは、例えばコンデンサＣ１−Ｃ３の電圧をＶｃとしたときに、交流端子ＵＴ、ＶＴ、ＷＴの出力電圧Ｖｏｕｔが電圧Ｖｃの３倍、２倍、１倍およびゼロとなるときの、単位変換器３１−３３のスイッチング素子Ｑ１ｐ−Ｑ３ｎおよびバランス回路Ｂ１２、Ｂ２３のスイッチング素子Ｑ１２ｂ、Ｑ２３ｂの導通状態を示している。図３において、「１」はスイッチング素子が導通している状態（オン状態）を示し、「０」はスイッチング素子が導通していない状態（オフ状態）を示している。
【００４７】
例えば、出力電圧が電圧Ｖｃの３倍となるときには、スイッチング素子Ｑ１ｐがオン、スイッチング素子Ｑ１ｎがオフ、スイッチング素子Ｑ２ｐがオン、スイッチング素子Ｑ２ｎがオフ、スイッチング素子Ｑ３ｐがオン、スイッチング素子Ｑ３ｎがオフとなる。このとき、スイッチング素子Ｑ１２ｂはオフ、バランススイッチング素子Ｑ２３ｂはオフとなり、コンデンサＣ１−Ｃ３は互いに接続されていない状態である。
【００４８】
例えば、出力電圧が電圧Ｖｃの２倍となるときには、スイッチング素子Ｑ１ｐがオフ、スイッチング素子Ｑ１ｎがオン、スイッチング素子Ｑ２ｐがオン、スイッチング素子Ｑ２ｎがオフ、スイッチング素子Ｑ３ｐがオン、スイッチング素子Ｑ３ｎがオフとなる。このとき、スイッチング素子Ｑ１２ｂはオフ、バランススイッチング素子Ｑ２３ｂはオフとなり、コンデンサＣ１−Ｃ３は互いに接続されていない状態である。
【００４９】
例えば、出力電圧が電圧Ｖｃの１倍となるときには、スイッチング素子Ｑ１ｐがオフ、スイッチング素子Ｑ１ｎがオン、スイッチング素子Ｑ２ｐがオフ、スイッチング素子Ｑ２ｎがオン、スイッチング素子Ｑ３ｐがオン、スイッチング素子Ｑ３ｎがオフとなる。このとき、スイッチング素子Ｑ１２ｂはオン、バランススイッチング素子Ｑ２３ｂはオフとなり、コンデンサＣ１とコンデンサＣ２とが並列に接続された状態となり、コンデンサＣ３は他のコンデンサＣ１、Ｃ２と互いに接続されていない状態である。
【００５０】
例えば、出力電圧がゼロとなるときには、スイッチング素子Ｑ１ｐがオフ、スイッチング素子Ｑ１ｎがオン、スイッチング素子Ｑ２ｐがオフ、スイッチング素子Ｑ２ｎがオン、スイッチング素子Ｑ３ｐがオフ、スイッチング素子Ｑ３ｎがオンとなる。このとき、スイッチング素子Ｑ１２ｂはオン、バランススイッチング素子Ｑ２３ｂはオンとなり、コンデンサＣ１とコンデンサＣ２とコンデンサＣ３とが並列に接続された状態となる。
【００５１】
上記のように、アーム３０の出力が切り替わると、コンデンサＣ１−Ｃ３の接続状態も切り替わるため、電力変換装置が通常の動作を行うと同時にコンデンサＣ１−Ｃ３の電圧を均等化することができる。したがって、コンデンサＣ１−Ｃ３のいずれかの電圧を取得することによりコンデンサＣ１−Ｃ３の電圧値の制御を行うことができ、コンデンサＣ１−Ｃ３それぞれの電圧を検出する電圧検出器を設けて、コンデンサＣ１−Ｃ３の電圧を等しくするための特別な制御を行う必要がなくなる。
【００５２】
図４は、一実施形態の電力変換装置のバランス回路のバランススイッチがオンする期間と時定数との関係の例を説明するための図である。
ここでは、例えばバランススイッチング素子Ｑ１２ｂがオンする期間（オン期間）をＴｏｎとし、オン期間Ｔｏｎと、単位変換器のコンデンサが並列接続された回路内の総抵抗と、単位変換器のコンデンサの総容量とに起因する時定数τとの関係によるバランス電流の変化の例を示している。
【００５３】
例えば、オン期間Ｔｏｎよりも時定数τが小さいときには、バランススイッチング素子Ｑ１２ｂがオンしたときに大きなバランス電流（並列に接続されたコンデンサ間に流れる電流）が流れることとなり、オン期間Ｔｏｎよりも時定数τが大きくなるとバランススイッチング素子Ｑ１２ｂがオンしているときのバランス電流の変化が小さくなる。
【００５４】
例えば、回路に大きな電流が流れ、過大な損失が発生するなど、回路を構成する素子の不具合の原因となるため、バランススイッチング素子Ｑ１２ｂ、Ｑ２３ｂがオンされる期間Ｔｏｎは時定数τよりも小さいこと（Ｔｏｎ＜τ）が望ましい。これにより、単位変換器３１−３３の故障を回避することができる。
【００５５】
図５は、図１に示す電力変換装置の制御回路の一構成例を説明するためのブロック図である。ここでは、各相の正側アームと負側アームとが、それぞれＮ段の単位変換器を備えているときの制御回路ＣＴＲの一構成例を概略的に示している。
【００５６】
制御回路ＣＴＲは、コンデンサ電圧平均値制御部４１と、コンデンサ電圧バランス制御部４２と、電流制御部４３と、減算器４４Ｕ〜４４Ｗと、加算器４５Ｘ〜４５Ｚと、ＰＷＭ処理部４６Ｕ〜４６Ｗ、４６Ｘ〜４６Ｚと、を備えている。
【００５７】
コンデンサ電圧平均値制御部４１は、外部から供給されたセルコンデンサ電圧指令値と、各相アーム３０の単位変換器３１−３３の少なくともいずれか１つにて検出されたコンデンサ電圧値（若しくは電圧相当値）と、を受信する。コンデンサ電圧平均値制御部４１は、受信したコンデンサ電圧値の平均値を算出し、算出した平均値とセルコンデンサ電圧指令値との差がゼロとなる制御量を出力する。なお、コンデンサ電圧平均値制御部４１は、例えば比例制御回路又は比例積分制御回路を備えていてもよい。
【００５８】
コンデンサ電圧バランス制御部４２は、各相アーム３０の単位変換器３１−３３の少なくともいずれか１つにて検出されたコンデンサ電圧値（若しくは電圧相当値）を受信し、受信した６つのコンデンサ電圧値が略等しくなるように制御量を出力する。例えば、受信した６つのコンデンサ電圧値の平均値を算出し、平均値とそれぞれのコンデンサ電圧値との差がゼロとなるように制御量を算出してもよい。また、６つのコンデンサ電圧値のいずれかの値と他のコンデンサ電圧値との差がゼロとなるように制御量を算出してもよい。なお、コンデンサ電圧バランス制御部４２は、例えば比例制御回路又は比例積分制御回路を備えていてもよい。
【００５９】
電流制御部４３は、例えば、系統電圧値と、無効電力指令値と、有効電力指令値とを外部から受信し、コンデンサ電圧平均値制御部４１から出力された制御量と、を受信する。電流制御部４３は、系統電圧値およびコンデンサ電圧平均値制御部４１からの制御量を用いて、入力された無効電力指令値と有効電力指令値とを実現するように各相の制御量を演算して出力する。
【００６０】
減算器４４Ｕは、コンデンサ電圧バランス制御部４２から出力された制御量から、電流制御部４３から出力されたＵ相の制御量を引いた差を演算して、演算結果をＵ相正側アームの電圧指令値として出力する。
減算器４４Ｖは、コンデンサ電圧バランス制御部４２から出力された制御量から、電流制御部４３から出力されたＶ相の制御量を引いた差を演算して、演算結果をＶ相正側アームの電圧指令値として出力する。
減算器４４Ｗは、コンデンサ電圧バランス制御部４２から出力された制御量から、電流制御部４３から出力されたＷ相の制御量を引いた差を演算して、演算結果をＷ相正側アームの電圧指令値として出力する。
【００６１】
加算器４５Ｘは、コンデンサ電圧バランス制御部４２から出力された制御量と、電流制御部４３から出力されたＵ相の制御量とを足した和を演算して、演算結果をＵ相負側アームの電圧指令値として出力する。
加算器４５Ｙは、コンデンサ電圧バランス制御部４２から出力された制御量と、電流制御部４３から出力されたＶ相の制御量とを足した和を演算して、演算結果をＶ相負側アームの電圧指令値として出力する。
加算器４５Ｚは、コンデンサ電圧バランス制御部４２から出力された制御量と、電流制御部４３から出力されたＷ相の制御量とを足した和を演算して、演算結果をＷ相負側アームの電圧指令値として出力する。
【００６２】
ＰＷＭ処理部４６Ｕは、減算器４４ＵからＵ相正側アームの電圧指令値を受信し、Ｕ相正側アームのＮ段の単位変換器それぞれのスイッチング素子のゲート信号を生成して出力する。ＰＷＭ処理部４６Ｕは、例えばＮ段の単位変換器のそれぞれに対応するキャリア波を用いて、電圧指令値とキャリア波の値とを比較することによりゲート信号を生成することができる。たとえば、位相シフトＰＷＭを適用すればよい。
【００６３】
ＰＷＭ処理部４６Ｖは、減算器４４ＶからＶ相正側アームの電圧指令値を受信し、Ｖ相正側アームのＮ段の単位変換器それぞれのスイッチング素子のゲート信号を生成して出力する。ＰＷＭ処理部４６Ｖは、例えばＮ段の単位変換器のそれぞれに対応するキャリア波を用いて、電圧指令値とキャリア波の値とを比較することによりゲート信号を生成することができる。
【００６４】
ＰＷＭ処理部４６Ｗは、減算器４４ＷからＷ相正側アームの電圧指令値を受信し、Ｗ相正側アームのＮ段の単位変換器それぞれのスイッチング素子のゲート信号を生成して出力する。ＰＷＭ処理部４６Ｗは、例えばＮ段の単位変換器のそれぞれに対応するキャリア波を用いて、電圧指令値とキャリア波の値とを比較することによりゲート信号を生成することができる。
【００６５】
ＰＷＭ処理部４６Ｘは、加算器４５ＸからＵ相負側アームの電圧指令値を受信し、Ｕ相負側アームのＮ段の単位変換器それぞれのスイッチング素子のゲート信号を生成して出力する。ＰＷＭ処理部４６Ｘは、例えばＮ段の単位変換器のそれぞれに対応するキャリア波を用いて、電圧指令値とキャリア波の値とを比較することによりゲート信号を生成することができる。
【００６６】
ＰＷＭ処理部４６Ｙは、加算器４５ＹからＶ相負側アームの電圧指令値を受信し、Ｖ相負側アームのＮ段の単位変換器それぞれのスイッチング素子のゲート信号を生成して出力する。ＰＷＭ処理部４６Ｙは、例えばＮ段の単位変換器のそれぞれに対応するキャリア波を用いて、電圧指令値とキャリア波の値とを比較することによりゲート信号を生成することができる。
【００６７】
ＰＷＭ処理部４６Ｚは、加算器４５ＺからＷ相負側アームの電圧指令値を受信し、Ｗ相負側アームのＮ段の単位変換器それぞれのスイッチング素子のゲート信号を生成して出力する。ＰＷＭ処理部４６Ｚは、例えばＮ段の単位変換器のそれぞれに対応するキャリア波を用いて、電圧指令値とキャリア波の値とを比較することによりゲート信号を生成することができる。
制御回路ＣＴＲから出力されたゲート信号は、対応する単位変換器のスイッチング素子およびバランススイッチング素子を駆動する駆動回路に入力される。
【００６８】
上記本実施形態の電力変換装置２０によれば、各アーム３０がバランス回路Ｂ１２、Ｂ２３を備え、各アーム３０においてバランス回路Ｂ１２、Ｂ２３のバランススイッチング素子を単位変換器のスイッチング素子と同期して動作させることにより、アーム３０にて単位変換器のコンデンサの容量を均等化させることが可能である。この構成により、電力変換装置２０に含まれる単位変換器のコンデンサの電圧をすべて検出し、個々の電圧を制御する必要がなくなり、単位変換器ごとにコンデンサの電圧を検出する検出器が不要となるとともに、制御回路ＣＴＲでの演算量を軽減することができる。すなわち、本実施形態によれば、低コストで高調波の少ない小型な多直列単位変換器クラスタおよび電力変換装置を提供することができる。
【００６９】
図６は、第１実施形態の電力変換装置の変形例を概略的に示す図である。
この例では、バランス回路Ｂ１２、Ｂ２３がバランススイッチング素子Ｑ１２ｂ、Ｑ２３ｂと直列に接続された抵抗器Ｒ１２、Ｒ２３を備えている。
【００７０】
バランススイッチング素子Ｑ１２ｂとスイッチング素子Ｑ２ｎとが導通すると、コンデンサＣ１とコンデンサＣ２とが抵抗器Ｒ１２を介して並列に接続される。
バランススイッチング素子Ｑ２３ｂとスイッチング素子Ｑ３ｎとが導通すると、コンデンサＣ２とコンデンサＣ３とが抵抗器Ｒ２３を介して並列に接続される。
【００７１】
上記のようにバランス回路Ｂ１２、Ｂ２３が抵抗器Ｒ１２、Ｒ２３を備える場合であっても、上述の第１実施形態と同様の効果を得ることができる。
【００７２】
図７は、第１実施形態の電力変換装置の変形例を概略的に示す図である。
この例では、バランス回路Ｂ１２、Ｂ２３がバランススイッチング素子Ｑ１２ｂ、Ｑ２３ｂと直列に接続されたリアクトルＬ１２、Ｌ２３を備えている。
【００７３】
バランススイッチング素子Ｑ１２ｂとスイッチング素子Ｑ２ｎとが導通すると、コンデンサＣ１とコンデンサＣ２とがリアクトルＬ１２を介して並列に接続される。
バランススイッチング素子Ｑ２３ｂとスイッチング素子Ｑ３ｎとが導通すると、コンデンサＣ２とコンデンサＣ３とがリアクトルＬ２３を介して並列に接続される。
【００７４】
上記のようにバランス回路Ｂ１２、Ｂ２３がリアクトルＬ１２、Ｌ２３を備える場合であっても、上述の第１実施形態と同様の効果を得ることができる。
【００７５】
次に、第２実施形態の電力変換装置について図面を参照して詳細に説明する。
なお、以下の説明において、上述の第１実施形態と同様の構成については、同一の符号を付して説明を省略する。
【００７６】
図８は、第２実施形態の電力変換装置のアームの一構成例を概略的に示す図である。
本実施形態の電力変換装置２０は、単位変換器３１−３３およびバランス回路Ｂ１２、Ｂ２３の構成が上述の第１実施形態と異なっている。
図８では、Ｎ≦３であるときの単位変換器クラスタの構成の一例を示し、単位変換器３１が第１単位変換器、単位変換器３２が第２単位変換器、単位変換器３３が第３単位変換器に相当する。
【００７７】
単位変換器３１−３３は、直流正端子ＰＴ若しくは直流負端子ＭＴと、交流端子ＵＴ、ＶＴ、ＷＴとの間において直列に接続されている。単位変換器３１の一端（高電位側端）は、直流正端子ＰＴ若しくは直流負端子ＭＴと電気的に接続され、単位変換器３１の他端（低電位側端）は単位変換器３２の一端（高電位側端）と電気的に接続される。単位変換器３３の一端（高電位側端）は単位変換器３２の他端（低電位側端）と電気的に接続され、単位変換器３３の他端（低電位側端）は交流端子のいずれかと電気的に接続される。
【００７８】
単位変換器３１は、スイッチング素子Ｑ１ｐ、Ｑ１ｎと、コンデンサＣ１と、コンデンサＣ１の電圧を検出する電圧検出器ＳＶと、駆動回路ＤＶ１ｐ、ＤＶ１ｎと、絶縁回路３１１と、電源回路３３１と、を備えている。
【００７９】
スイッチング素子Ｑ１ｐとスイッチング素子Ｑ１ｎとは直列に接続し、単位変換器（第１単位変換器）３１のスイッチング素子Ｑ１ｐとスイッチング素子Ｑ１ｎとの間において、単位変換器（第２単位変換器）３２と電気的に接続され、スイッチング素子Ｑ１ｐのドレインにて直流正端子ＰＴ又は直流負端子ＭＴと電気的に接続されている。スイッチング素子Ｑ１ｐ、Ｑ１ｎは、駆動回路ＤＶ１ｐ、ＤＶ１ｎからの駆動信号によりその動作を制御される。
【００８０】
コンデンサＣ１の一端（高電位側端）はスイッチング素子Ｑ１ｐのドレインと電気的に接続し、コンデンサＣ１の他端（低電位側端）はスイッチング素子Ｑ１ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ１ｐのソースはスイッチング素子Ｑ１ｎのドレインと電気的に接続している。
【００８１】
電圧検出器ＳＶは、コンデンサＣ１の電圧を検出し、検出した電圧の値（若しくは電圧に相当する値）を制御回路ＣＴＲへ出力する。
電源回路３３１は、コンデンサＣ１の電圧を用いて電源を生成する。電源回路３３１は、絶縁回路３１１および駆動回路ＤＶｎへ電源を供給する。
【００８２】
絶縁回路３１１は、電源回路３３１と駆動回路ＤＶ１ｐとを絶縁している。電源回路３３１と駆動回路ＤＶ１ｐとは異なる基準電位にて動作する。絶縁回路３１１は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ１ｐは、絶縁回路３１１を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ１ｐを駆動する。
駆動回路ＤＶ１ｎは、電源回路３３１から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ１ｎを駆動する。
【００８３】
単位変換器３２は、スイッチング素子Ｑ２ｐ、Ｑ２ｎと、コンデンサＣ２と、駆動回路ＤＶ２ｐ、ＤＶ２ｎと、絶縁回路３１２と、電源回路３３２と、を備えている。
スイッチング素子Ｑ２ｐとスイッチング素子Ｑ２ｎとは直列に接続している。スイッチング素子Ｑ２ｐのドレインは、単位変換器３１のスイッチング素子Ｑ１ｐのソースとスイッチング素子Ｑ１ｎのドレインとに電気的に接続している。スイッチング素子Ｑ２ｐのソースとスイッチング素子Ｑ２ｎのドレインとにおいて、単位変換器３３のスイッチング素子Ｑ３のドレインおよびコンデンサＣ３の一端（高電位側端）と電気的に接続されている。スイッチング素子Ｑ２ｐ、Ｑ２ｎは、駆動回路ＤＶ２ｐ、ＤＶ２ｎからの駆動信号によりその動作を制御される。
【００８４】
コンデンサＣ２の一端（高電位側端）はスイッチング素子Ｑ２ｐのドレインと電気的に接続し、コンデンサＣ２の他端（低電位側端）はスイッチング素子Ｑ２ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ２ｐのソースはスイッチング素子Ｑ２ｎのドレインと電気的に接続している。
【００８５】
電源回路３３２は、コンデンサＣ２の電圧を用いて電源を生成する。電源回路３３２は、絶縁回路３１２、駆動回路ＤＶ２ｎ、および、バランス回路Ｂ１２へ電源を供給する。
絶縁回路３１２は、電源回路３３２と駆動回路ＤＶ２ｐとを絶縁している。電源回路３３２と駆動回路ＤＶ２ｐとは異なる基準電位にて動作する。絶縁回路３１２は、たとえば、ブートストラップ回路である。
【００８６】
駆動回路ＤＶ２ｐは、絶縁回路３１２を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ２ｐを駆動する。
駆動回路ＤＶ２ｎは、電源回路３３２から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ２ｎを駆動する。
【００８７】
単位変換器３３は、スイッチング素子Ｑ３ｐ、Ｑ３ｎと、コンデンサＣ３と、駆動回路ＤＶ３ｐ、ＤＶ３ｎと、絶縁回路３１３と、電源回路３３３と、を備えている。
スイッチング素子Ｑ３ｐとスイッチング素子Ｑ３ｎとは直列に接続し、スイッチング素子Ｑ３ｐのソースとスイッチング素子Ｑ３ｎのドレインとにおいて、交流端子ＵＴ、ＶＴ、ＷＴのいずれかと電気的に接続されている。スイッチング素子Ｑ３ｐのドレインは、単位変換器３２と電気的に接続されている。スイッチング素子Ｑ３ｐ、Ｑ３ｎは、駆動回路ＤＶ３ｐ、ＤＶ３ｎからの駆動信号によりその動作を制御される。
【００８８】
コンデンサＣ３の一端（高電位側端）はスイッチング素子Ｑ３ｐのドレインと電気的に接続し、コンデンサＣ３の他端（低電位側端）はスイッチング素子Ｑ３ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ３ｐのソースはスイッチング素子Ｑ３ｎのドレインと電気的に接続している。
【００８９】
電源回路３３３は、コンデンサＣ３の電圧を用いて電源を生成する。電源回路３３３は、絶縁回路３１３、駆動回路ＤＶ３ｎ、および、バランス回路Ｂ２３へ電源を供給する。
絶縁回路３１３は、電源回路３３３と駆動回路ＤＶ３ｐとを絶縁している。電源回路３３３と駆動回路ＤＶ３ｐとは異なる基準電位にて動作する。絶縁回路３１３は、たとえば、ブートストラップ回路である。
【００９０】
駆動回路ＤＶ３ｐは、絶縁回路３１３を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ３ｐを駆動する。
駆動回路ＤＶ３ｎは、電源回路３３３から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ３ｎを駆動する。
【００９１】
バランス回路Ｂ１２は、バランススイッチング素子Ｑ１２ｂと、駆動回路ＤＶ１２ｂと、を備えている。
バランススイッチング素子Ｑ１２ｂのドレインは、単位変換器３１のコンデンサＣ１の他端（低電位側端）および第２スイッチング素子Ｑ１ｎのソースと電気的に接続している。バランススイッチング素子Ｑ１２ｂのソースは、単位変換器３２のコンデンサＣ２の他端（低電位側端）および第２スイッチング素子Ｑ２ｎのソースと電気的に接続している。
すなわち、バランススイッチング素子Ｑ２３ｂは、コンデンサと第２スイッチング素子のソースとの間にて、単位変換器（第１単位変換器）３１と単位変換器（第２単位変換器）３２とを電気的に接続する経路に設けられている。  
【００９２】
駆動回路ＤＶ１２ｂは、電源回路３３２から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ１２ｂを駆動する。なお、本実施形態では、バランススイッチング素子Ｑ１２ｂは、電源回路３３２と基準とする電圧が同じである。すなわち、スイッチング素子Ｑ１２ｂのソース（ＩＧＢＴの場合はエミッタ）と電源回路３３２との基準電位は、それぞれコンデンサＣ２のＮ側（低電位側）電位に接続されている。したがって、電源回路３３２から駆動回路ＤＶ１２ｂへ電源を供給する際に、駆動回路ＤＶ１２ｂの前段に絶縁回路を介在させる必要がない。
【００９３】
本実施形態では、バランススイッチング素子Ｑ１２ｂのゲート信号は、単位変換器３１のスイッチング素子Ｑ１ｐと共通である。すなわち駆動回路ＤＶ１２ｂに入力されるゲート信号と、駆動回路ＤＶ１ｐに入力されるゲート信号とは共通である。したがって、スイッチング素子Ｑ１ｐとバランススイッチング素子Ｑ１２ｂとは同じタイミングで導通し（オンとなり）し、コンデンサＣ１とコンデンサＣ２とが並列に接続される。このことにより、コンデンサＣ１とコンデンサＣ２との電圧が略等しくなる。
【００９４】
バランス回路Ｂ２３は、バランススイッチング素子Ｑ２３ｂと、駆動回路ＤＶ２３ｂと、を備えている。
バランススイッチング素子Ｑ２３ｂのドレインは、単位変換器３２のコンデンサＣ２の他端（低電位側端）および第２スイッチング素子Ｑ２ｎのソースと電気的に接続している。バランススイッチング素子Ｑ２３ｂのソースは、単位変換器３３のコンデンサＣ３の他端（低電位側端）および第２スイッチング素子Ｑ３ｎのソースと電気的に接続している。
すなわち、バランススイッチング素子Ｑ２３ｂは、コンデンサと第２スイッチング素子のソースとの間にて、単位変換器（第１単位変換器）３２と単位変換器（第２単位変換器）３３とを電気的に接続する経路に設けられている。
【００９５】
駆動回路ＤＶ２３ｂは、電源回路３３３から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ２３ｂを駆動する。なお、本実施形態では、バランススイッチング素子Ｑ２３ｂは、電源回路３３３と基準とする電圧が同じである。したがって、電源回路３３３から駆動回路ＤＶ２３ｂへ電源を供給する際に、駆動回路ＤＶ２３ｂの前段に絶縁回路を介在させる必要がない。
【００９６】
本実施形態では、バランススイッチング素子Ｑ２３ｂのゲート信号は、単位変換器３２のスイッチング素子Ｑ２ｐと共通である。すなわち駆動回路ＤＶ２３ｂに入力されるゲート信号と、駆動回路ＤＶ２ｐに入力されるゲート信号とは共通である。したがって、スイッチング素子Ｑ２ｐとバランススイッチング素子Ｑ２３ｂとは同じタイミングで導通し（オンとなり）、コンデンサＣ２とコンデンサＣ３とが並列に接続される。このことにより、コンデンサＣ２の電圧とコンデンサＣ３の電圧とが略等しくなる。
【００９７】
図９は、図８に示すアームの動作の一例について説明するための図である。
ここでは、例えばコンデンサＣ１−Ｃ３の電圧をＶｃとしたときに、交流端子ＵＴ、ＶＴ、ＷＴの出力電圧Ｖｏｕｔが電圧Ｖｃの３倍、２倍、１倍およびゼロとなるときの、単位変換器３１−３３のスイッチング素子Ｑ１ｐ−Ｑ３ｎおよびバランス回路Ｂ１２、Ｂ２３のスイッチング素子Ｑ１２ｂ、Ｑ２３ｂの導通状態を示している。図８において、「１」はスイッチング素子が導通している状態（オン状態）を示し、「０」はスイッチング素子が導通していない状態（オフ状態）を示している。
【００９８】
例えば、出力電圧が電圧Ｖｃの３倍となるときには、スイッチング素子Ｑ１ｐがオフ、スイッチング素子Ｑ１ｎがオン、スイッチング素子Ｑ２ｐがオフ、スイッチング素子Ｑ２ｎがオン、スイッチング素子Ｑ３ｐがオフ、スイッチング素子Ｑ３ｎがオンとなる。このとき、スイッチング素子Ｑ１２ｂはオフ、バランススイッチング素子Ｑ２３ｂはオフとなり、コンデンサＣ１−Ｃ３は互いに接続されていない状態である。
【００９９】
例えば、出力電圧が電圧Ｖｃの２倍となるときには、スイッチング素子Ｑ１ｐがオン、スイッチング素子Ｑ１ｎがオフ、スイッチング素子Ｑ２ｐがオフ、スイッチング素子Ｑ２ｎがオン、スイッチング素子Ｑ３ｐがオフ、スイッチング素子Ｑ３ｎがオンとなる。このとき、スイッチング素子Ｑ１２ｂはオン、バランススイッチング素子Ｑ２３ｂはオフとなり、コンデンサＣ１とコンデンサＣ２とが並列に接続され、コンデンサＣ３は他のコンデンサＣ１、Ｃ２と互いに接続されていない状態である。
【０１００】
例えば、出力電圧が電圧Ｖｃの１倍となるときには、スイッチング素子Ｑ１ｐがオン、スイッチング素子Ｑ１ｎがオフ、スイッチング素子Ｑ２ｐがオン、スイッチング素子Ｑ２ｎがオフ、スイッチング素子Ｑ３ｐがオフ、スイッチング素子Ｑ３ｎがオンとなる。このとき、スイッチング素子Ｑ１２ｂはオン、バランススイッチング素子Ｑ２３ｂはオンとなり、コンデンサＣ１−Ｃ３が並列に接続された状態である。
【０１０１】
例えば、出力電圧がゼロとなるときには、スイッチング素子Ｑ１ｐがオン、スイッチング素子Ｑ１ｎがオフ、スイッチング素子Ｑ２ｐがオン、スイッチング素子Ｑ２ｎがオフ、スイッチング素子Ｑ３ｐがオン、スイッチング素子Ｑ３ｎがオフとなる。このとき、スイッチング素子Ｑ１２ｂはオン、バランススイッチング素子Ｑ２３ｂはオンとなり、コンデンサＣ１−Ｃ３が並列に接続された状態となる。
【０１０２】
上記のように、アーム３０の出力が切り替わると、コンデンサＣ１−Ｃ３の接続状態も切り替わるため、電力変換装置が通常の動作を行うと同時にコンデンサＣ１−Ｃ３の電圧を均等化することができる。したがって、コンデンサＣ１−Ｃ３のいずれかの電圧を取得することによりコンデンサＣ１−Ｃ３の電圧値の制御を行うことができ、コンデンサＣ１−Ｃ３それぞれの電圧を検出する電圧検出器を設けて、コンデンサＣ１−Ｃ３の電圧を等しくするための特別な制御を行う必要がなくなる。
【０１０３】
上述の構成以外は本実施形態の電力変換装置２０は上述の第１実施形態と同様である。すなわち、本実施形態の電力変換装置２０によれば、各アーム３０がバランス回路Ｂ１２、Ｂ２３を備え、各アーム３０においてバランス回路Ｂ１２、Ｂ２３のバランススイッチング素子を単位変換器のスイッチング素子と同期して動作させることにより、アーム３０にて単位変換器のコンデンサの容量を均等化させることが可能である。この構成により、電力変換装置２０に含まれる単位変換器のコンデンサの電圧をすべて検出し、個々の電圧を制御する必要がなくなり、単位変換器ごとにコンデンサの電圧を検出する検出器が不要となるとともに、制御回路ＣＴＲでの演算量を軽減することができる。
【０１０４】
さらに本実施形態の電力変換装置２０は、バランス回路Ｂ１２、Ｂ２３の絶縁回路が不要となり、上述の第１実施形態よりもさらに少ない構成要素にて実現することが可能である。
すなわち、本実施形態によれば、低コストで高調波の少ない小型な多直列単位変換器クラスタおよび電力変換装置を提供することができる。
【０１０５】
次に、第３実施形態の電力変換装置について図面を参照して詳細に説明する。
図１０は、第３実施形態の電力変換装置の一構成例を概略的に示す図である。
本実施形態の電力変換装置２０は、中性点クランプ形モジュラー・マルチレベル変換器（以下、ＮＰＣ−ＭＭＣ（Neutral Point Clamped Modular Multilevel Converter）という。）である。
【０１０６】
本実施形態の電力変換装置２０は、直流正端子ＰＴと、直流負端子ＭＴと、交流端子ＵＴ、ＶＴ、ＷＴと、を備え、交流電源１０（又は交流負荷）と直流電源（又は直流負荷）との間に接続可能である。
【０１０７】
電力変換装置２０は、第１コンデンサＣＡと、第２コンデンサＣＢと、第１スイッチングレグＬ１Ｕ、Ｌ１Ｖ、Ｌ１Ｗと、第２スイッチングレグＬ２Ｕ、Ｌ２Ｖ、Ｌ２Ｗと、正側アーム３０Ｕ、３０Ｖ、３０Ｗと、負側アーム３０Ｘ、３０Ｙ、３０Ｚと、バッファリアクトルＬＵ、ＬＶ、ＬＷ、ＬＸ、ＬＹ、ＬＺと、計器用変圧器２２と、制御装置ＣＴＲと、を備えている。
【０１０８】
第１コンデンサＣＡと第２コンデンサＣＢとは、直流正端子ＰＴと直流負端子ＭＴとの間において、直列に接続されている。第１コンデンサＣＡは、直流正端子ＰＴと一端（高電位側端）にて電気的に接続している。第２コンデンサＣＢは、第１コンデンサＣＡの他端（低電位側端）と直流負端子ＭＴとの間に電気的に接続している。第１コンデンサＣＡと第２コンデンサとの間は中性点電位となる。
【０１０９】
第１スイッチングレグＬ１Ｕ、Ｌ１Ｖ、Ｌ１Ｗは、第１コンデンサＣＡと並列に接続している。第２スイッチングレグＬ２Ｕ、Ｌ２Ｖ、Ｌ２Ｗは、第２コンデンサＣＢと並列に接続している。
【０１１０】
なお、本実施形態の電力変換装置２０では、第１コンデンサＣＡと第２コンデンサＣＢとは、三相に共有されているが、三相それぞれに２つのコンデンサが並列接続されていてもよい。
【０１１１】
第１スイッチングレグＬ１Ｕ、Ｌ１Ｖ、Ｌ１Ｗのそれぞれは、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗと、第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗと、第１出力端子Ｏ１Ｕ、Ｏ１Ｖ、Ｏ１Ｗと、を備えている。
【０１１２】
なお、以下の説明において、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗおよび第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗは、ＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）であるものとして説明する。第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗおよび第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗは、例えばＩＥＧＴ（injection Enhanced Gate transistor）の自己消弧型のスイッチング素子と、ＩＥＧＴに逆並列接続された還流ダイオードとを備えていてもよい。自己消弧型のスイッチング素子は、例えば、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。例えば、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗおよび第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２ＷとしてＩＧＢＴを採用する場合には、以下の説明におけるドレインはコレクタであり、ソースはエミッタであるものとして読み替えることができる。
【０１１３】
第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗは、直流正端子ＰＴとドレインにて電気的に接続する。第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗは、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗのソースとドレインにて電気的に接続し、第１コンデンサＣＡと第２コンデンサＣＢとの間に電気的に接続した中性点とソースにて電気的に接続する。第１出力端子Ｏ１Ｕ、Ｏ１Ｖ、Ｏ１Ｗは、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗと第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗとの間に設けられる。
【０１１４】
第２スイッチングレグＬ２Ｕ、Ｌ２Ｖ、Ｌ２Ｗのそれぞれは、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗと、第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗと、第２出力端子Ｏ２Ｕ、Ｏ２Ｖ、Ｏ２Ｗと、を備えている。
【０１１５】
なお、以下の説明において、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗおよび第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗは、ＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）であるものとして説明する。第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗおよび第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗは、例えばＩＥＧＴ（injection Enhanced Gate transistor）の自己消弧型のスイッチング素子と、ＩＥＧＴに逆並列接続された還流ダイオードとを備えていてもよい。自己消弧型のスイッチング素子は、例えば、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。例えば、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗおよび第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４ＷとしてＩＧＢＴを採用する場合には、以下の説明におけるドレインはコレクタであり、ソースはエミッタであるものとして読み替えることができる。
【０１１６】
第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗは、中性点とドレインにて電気的に接続する。第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗは、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗのソースとドレインにて電気的に接続し、直流負端子ＭＴとソースにて電気的に接続する。第２出力端子Ｏ２Ｕ、Ｏ２Ｖ、Ｏ２Ｗは、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗと第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗとの間に設けられる。
【０１１７】
第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗと、第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗとは、直流正端子ＰＴと中性点電位との間において、直列に接続されている。すなわち、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗと、第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗとは第１コンデンサＣＡと並列に接続されている。
【０１１８】
第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗと、第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗとは、直流負端子ＭＴと中性点電位との間において、直列に接続されている。すなわち、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗと、第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗとは第２コンデンサＣＢと並列に接続されている。
【０１１９】
第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗと、第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗと、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗと、第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗとは、例えば、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子等の自己消弧型素子である。
【０１２０】
正側アーム３０Ｕ、３０Ｖ、３０Ｗと負側アーム３０Ｘ、３０Ｙ、３０Ｚとのそれぞれは、直列に接続された複数の単位変換器と、バランス回路と、を備えている。本実施形態では、正側アーム３０Ｕ、３０Ｖ、３０Ｗと負側アーム３０Ｘ、３０Ｙ、３０Ｚとの構成を、上述の第１および第２実施形態の電力変換装置２０におけるアーム３０の構成とすることにより構成される。なお、上述の第１実施形態および第２実施形態では、アーム３０は、直流端子ＰＴ、ＭＴと交流端子ＵＴ、ＶＴ、ＷＴとの間に接続されていたが、本実施形態ではアーム３０は、出力端子Ｏ１Ｕ、Ｏ１Ｖ、Ｏ１Ｗ、Ｏ２Ｕ、Ｏ２Ｖ、Ｏ２Ｗと交流端子ＴＵ、ＴＶ、ＴＷとの間に接続される。
【０１２１】
例えば、正側アーム３０Ｕ、３０Ｖ、３０Ｗは、交流電源１０と接続される交流端子ＴＵ、ＴＶ、ＴＷと第１出力端子Ｏ１Ｕ、Ｏ１Ｖ、Ｏ１Ｗとの間に直列に接続した複数の単位変換器３１−３３と、バランス回路Ｂ１２、Ｂ２３と、を含む。負側アーム３０Ｘ、３０Ｙ、３０Ｚは、交流端子ＴＵ、ＴＶ、ＴＷと第２出力端子Ｏ２Ｕ、Ｏ２Ｖ、Ｏ２Ｗとの間に直列に接続した複数の単位変換器３１−３３と、バランス回路Ｂ１２、Ｂ２３と、を含む。
【０１２２】
なお、図１０に示す電力変換装置２０の例では、正側アーム３０Ｕ、３０Ｖ、３０Ｗと負側アーム３０Ｘ、３０Ｙ、３０Ｚとは、バッファリアクトルＬＵ、ＬＶ、ＬＷ、ＬＸ、ＬＹ、ＬＺを介して交流端子ＵＴ、ＶＴ、ＷＴと電気的に接続しているが、例えば、結合リアクトルや変圧器を介して接続してもよく、直接接続してもよい。
【０１２３】
計器用変圧器２２は、交流負荷１０と電力変換装置２０との間を接続する交流ラインの交流電圧を制御回路ＣＴＲで利用可能な電圧に変換して、制御回路ＣＴＲへ出力する。
【０１２４】
制御回路ＣＴＲは、外部から供給される指令値にしたがって、電力変換装置２０の出力電力が所定の値となるように、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗと、第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗと、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗと、第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗと、正側アーム３０Ｕ、３０Ｖ、３０Ｗと、負側アーム３０Ｘ、３０Ｙ、３０Ｚと、の動作を制御する。
【０１２５】
制御回路ＣＴＲは、例えば、ＣＰＵ（central processing unit）やＭＰＵ（micro processing unit）などのプロセッサを少なくとも１つと、プロセッサにより実行されるプログラムが記録されるメモリと、を備え、ソフトウエアにより動作するように構成されてもよい。
【０１２６】
図１１は、第３実施形態の電力変換装置の制御回路の一構成例を概略的に示すブロック図である。
ここでは、説明のために、１つの相（例えばＵ相）の正側アームと負側アームとのゲート信号およびスイッチング素子Ｓ１〜Ｓ４のゲート信号を生成するブロックのみを示している。
【０１２７】
制御回路ＣＴＲは、コンデンサ電圧平均値制御部４１と、コンデンサ電圧バランス制御部４２と、電流制御部４３と、コンパレータＣＯＭと、乗算器Ｍ１と、加算器ＡＤ１、ＡＤ２と、切替器ＳＰ、ＳＮと、ＰＷＭ処理部４６Ｕ、４６Ｘと、を備えている。また、制御回路ＣＴＲは、第１コンデンサＣ１および第２コンデンサＣ２の電圧を検出する検出器を備えていてもよい。また、制御回路ＣＴＲは、外部の検出器にて検出された第１コンデンサＣ１、第２コンデンサＣ２の電圧値（又は電圧相当値）を取得するよう構成されてもよい。
【０１２８】
コンデンサ電圧平均値制御部４１は、例えば、セルコンデンサ電圧指令値と、セルコンデンサ電圧平均値との差がゼロとなるように制御する比例制御回路又は比例積分制御回路である。
【０１２９】
コンデンサ電圧バランス制御部４２は、すべてのセルコンデンサＣＡの電圧Ｖｃを一致させる、つまりバランスさせる操作量を出力する。コンデンサ電圧バランス制御部４２は、例えば、アーム３０から供給されたコンデンサ電圧のそれぞれと、コンデンサ電圧平均値との差がゼロとなるように制御量を出力する比例制御回路又は比例積分制御回路である。また、コンデンサ電圧バランス制御部４２は、例えば、正側アーム３０Ｕの１つのコンデンサと、負側アーム３０Ｘの１つのコンデンサとの差をゼロとする制御量を出力する比例制御回路又は比例積分制御回路であってもよい。
【０１３０】
電流制御部４３は、例えば、系統電圧値と、無効電力指令値と、有効電力指令値とを外部から受信し、コンデンサ電圧平均値制御部４１から出力された制御量を受信し、これらの値に基づいて、無効電力指令値と有効電力指令値とを実現する制御量（電圧指令値）を演算して出力する。
【０１３１】
電流制御部４３の出力値は、コンパレータＣＯＭと、乗算器Ｍ１と、切替器ＳＮの一方の入力端と、加算器ＡＤ２とに入力される。
【０１３２】
コンパレータＣＯＭは、電流制御部４３から出力された制御量と基準電位とを比較して、第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗと、第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗと、第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗと、第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗとのゲート信号を出力する。
【０１３３】
すなわち、コンパレータＣＯＭは、電流制御部４３から出力された制御量が正である（基準電圧より大きい）ときに第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗおよび第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗをオンし、電流制御部４３から出力された制御量が負である（基準電圧より小さい）ときに第１スイッチング素子Ｓ１Ｕ、Ｓ１Ｖ、Ｓ１Ｗおよび第３スイッチング素子Ｓ３Ｕ、Ｓ３Ｖ、Ｓ３Ｗをオフするゲート信号を出力する。
【０１３４】
また、コンパレータＣＯＭは、電流制御部４３から出力された制御量が負である（基準電圧より小さい）ときに第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗおよび第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗをオンし、電流制御部４３から出力された制御量が正である（基準電圧より大きい）ときに第２スイッチング素子Ｓ２Ｕ、Ｓ２Ｖ、Ｓ２Ｗおよび第４スイッチング素子Ｓ４Ｕ、Ｓ４Ｖ、Ｓ４Ｗをオフするゲート信号を出力する。
【０１３５】
乗算器Ｍ１は、電流制御部４３から入力された制御量に−１を乗じた値を、加算器ＡＤ１および切替器ＳＰの一方の入力端へ出力する。
加算器ＡＤ１は、乗算器Ｍ１から入力された値とコンデンサ電圧バランス制御部４２から入力された値とを加算して切替器ＳＰの他方の入力端へ出力する。
加算器ＡＤ２は、電流制御部４３から入力された値と、コンデンサ電圧バランス制御部４２から入力された値とを加算して、切替器ＳＮの他方の入力端へ出力する。
【０１３６】
切替器ＳＰ、ＳＮは、コンパレータＣＯＭの出力値が切り替わるタイミングと同期して、出力値が切り替わるように構成されている。
【０１３７】
例えば、切替器ＳＰは、電流制御部４３から出力された制御量が正である（基準電圧より大きい）とき、出力値（正側アームの電圧指令値）が、加算器ＡＤ１の出力値となり、電流制御部４３から出力された制御量が負である（基準電圧より小さい）とき、出力値（正側アームの電圧指令値）が、乗算器Ｍ１の出力値となるように切り替わる。
【０１３８】
また、切替器ＳＮは、電流制御部４３から出力された制御量が正である（基準電圧より大きい）とき、出力値（負側アームの電圧指令値）が、電流制御部４３の出力値となり、電流制御部４３から出力された制御量が負である（基準電圧より小さい）とき、出力値（負側アームの電圧指令値）が、加算器ＡＤ２の出力値となるように切り替わる。
【０１３９】
ＰＷＭ処理部４６Ｕは、切替器ＳＰから入力された値を電圧指令値として、電圧指令値とキャリア波とを比較して、Ｕ相正側アーム３０Ｕの単位変換器３１−３３のスイッチング素子のゲート信号を生成し、出力する。
【０１４０】
ＰＷＭ処理部４６Ｘは、切替器ＳＮから入力された値を電圧指令値として、電圧指令値とキャリア波とを比較して、負側アーム３０Ｘの単位変換器３１−３３のスイッチング素子のゲート信号を生成し、出力する。
【０１４１】
なお、ＰＷＭ処理部４６Ｕ、４６Ｘのぞれぞれは、複数の単位変換器３１−３３のそれぞれに対応するキャリア波を用いて、単位変換器３１−３３のそれぞれに対応するゲート信号を生成することができる。
【０１４２】
上記本実施形態の電力変換装置２０において、上述の第１実施形態および第２実施形態と同様に、各アーム３０がバランス回路Ｂ１２、Ｂ２３を備え、各アーム３０においてバランス回路Ｂ１２、Ｂ２３のバランススイッチング素子を単位変換器のスイッチング素子と同期して動作させることにより、アーム３０にて単位変換器のコンデンサの容量を均等化させることが可能である。この構成により、電力変換装置２０に含まれる単位変換器のコンデンサの電圧をすべて検出し、個々の電圧を制御する必要がなくなり、単位変換器ごとにコンデンサの電圧を検出する検出器が不要となるとともに、制御回路ＣＴＲでの演算量を軽減することができる。
すなわち、本実施形態によれば、低コストで高調波の少ない小型な多直列単位変換器クラスタおよび電力変換装置を提供することができる。
【０１４３】
次に、第４実施形態の無効電力補償装置について図面を参照して詳細に説明する。
図１２は、第４実施形態の無効電力補償装置の一構成例を概略的に示す図である。
本実施形態の無効電力補償装置２２は、交流端子ＵＴ、ＶＴ、ＷＴと、Ｕ相アーム５０Ｕと、Ｖ相アーム５０Ｖと、Ｗ相アーム５０Ｗと、制御回路ＣＴＲと、バッファリアクトルＬＵ、ＬＶ、ＬＷと、を備えている。
【０１４４】
Ｕ相アーム５０Ｕは、一端がバッファリアクトルＬＵを介して交流端子ＵＴと電気的に接続している。Ｖ相アーム５０Ｖは、一端がバッファリアクトルＬＶを介して交流端子ＶＴと電気的に接続している。Ｗ相アーム５０Ｗは、一端がバッファリアクトルＬＷを介して交流端子ＷＴと電気的に接続している。Ｕ相アーム５０Ｕ、Ｖ相アーム５０Ｖ、および、Ｗ相アーム５０Ｗの他端は互いに電気的に接続されている。
【０１４５】
Ｕ相アーム５０Ｕ、Ｖ相アーム５０Ｖ、および、Ｗ相アーム５０Ｗは、それぞれ、単位変換器５１−５３と、バランス回路Ｂ１２、Ｂ２３と、を備えている。
【０１４６】
図１３は、図１２に示す無効電力補償装置の各相アームの一構成例を概略的に示す図である。
ここでは、Ｕ相アーム５０ＵとＶ相アーム５０ＶとＷ相アーム５０Ｗとの共通の構成をアーム５０として説明する。アーム５０は、単位変換器５１−５３と、バランス回路Ｂ１２、Ｂ２３と、を備えている。
Ｎが正の整数であるとき、第Ｎ単位変換器は、第１Ｎスイッチング素子のドレインにドレインが接続した第３Ｎスイッチング素子と、第３Ｎスイッチング素子のソースにドレインが接続し第２Ｎスイッチング素子のソースにソースが接続した第４Ｎスイッチング素子と、を更に備えている。
図１３では、Ｎ≦３であるときの単位変換器クラスタの構成の一例を示し、例えば、単位変換器５３が第１単位変換器、単位変換器５２が第２単位変換器、単位変換器５１が第３単位変換器に相当する。
【０１４７】
単位変換器５１は、スイッチング素子（第１スイッチング素子）Ｑ１１ｐと、スイッチング素子（第２スイッチング素子）Ｑ１１ｎと、スイッチング素子（第３スイッチング素子）Ｑ１２ｐと、スイッチング素子（第４スイッチング素子）Ｑ１２ｎと、コンデンサＣ１と、電圧検出器ＳＶと、絶縁回路（第１絶縁回路）５１１と、電源回路５３１と、駆動回路（第１駆動回路）ＤＶ１ｐと、駆動回路（第２駆動回路）ＤＶ１ｎと、を備えている。
【０１４８】
スイッチング素子Ｑ１１ｐ、Ｑ１１ｎ、Ｑ１２ｐ、Ｑ１２ｎは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）、又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。スイッチング素子Ｑ１１ｐ、Ｑ１１ｎ、Ｑ１２ｐ、Ｑ１２ｎは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。
なお、スイッチング素子Ｑ１１ｐ、Ｑ１１ｎ、Ｑ１２ｐ、Ｑ１２ｎとして、ＩＧＢＴやＩＥＧＴを採用する場合には、スイッチング素子Ｑ１１ｐ、Ｑ１１ｎ、Ｑ１２ｐ、Ｑ１２ｎのソースをエミッタと読み替え、スイッチング素子Ｑ１１ｐ、Ｑ１１ｎ、Ｑ１２ｐ、Ｑ１２ｎのドレインをコレクタとして読み替える。
【０１４９】
スイッチング素子Ｑ１１ｐとスイッチング素子Ｑ１１ｎとは直列に接続し、スイッチング素子Ｑ１１ｐとスイッチング素子Ｑ１１ｎとの間において交流端子ＵＴ、ＶＴ、ＷＴのいずれかと電気的に接続されている。
【０１５０】
スイッチング素子Ｑ１２ｐとスイッチング素子Ｑ１２ｎとは直列に接続し、スイッチング素子Ｑ１２ｐとスイッチング素子Ｑ１２ｎとの間において単位変換器５２と電気的に接続されている。
【０１５１】
コンデンサＣ１の一端は、スイッチング素子Ｑ１１ｐのドレインおよびスイッチング素子Ｑ１２ｐのドレインと電気的に接続し、コンデンサＣ１の他端はスイッチング素子Ｑ１１ｎのソースおよびスイッチング素子Ｑ１２ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ１１ｐのソースはスイッチング素子Ｑ１１ｎのドレインと電気的に接続し、スイッチング素子Ｑ１２ｐのソースはスイッチング素子Ｑ１２ｎのドレインと電気的に接続している。
【０１５２】
電圧検出器ＳＶは、コンデンサＣ１の電圧を検出し、検出した電圧の値（若しくは電圧に相当する値）を制御回路ＣＴＲへ出力する。
電源回路５３１は、コンデンサＣ１の電圧を用いて電源を生成する。電源回路５３１は、絶縁回路５１１および駆動回路ＤＶ１ｎへ電源を供給している。
【０１５３】
絶縁回路５１１は、電源回路５３１と駆動回路ＤＶ１ｐとを絶縁している。電源回路５３１と駆動回路ＤＶ１ｐとは異なる基準電位にて動作する。絶縁回路５３１は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ１ｐは、絶縁回路５１１を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ１１ｐ、Ｑ１２ｐを駆動する。
駆動回路ＤＶ１ｎは、電源回路５３１から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ１１ｎ、Ｑ１２ｎを駆動する。
【０１５４】
単位変換器５２、５３は、電圧検出器ＳＶを備えない点以外は単位変換器５１と同様の構成である。
単位変換器５２は、スイッチング素子（第１スイッチング素子）Ｑ２１ｐと、スイッチング素子（第２スイッチング素子）Ｑ２１ｎと、スイッチング素子（第３スイッチング素子）Ｑ２２ｐと、スイッチング素子（第４スイッチング素子）Ｑ２２ｎと、コンデンサＣ２と、絶縁回路（第１絶縁回路）５１２と、電源回路５３２と、駆動回路（第１駆動回路）ＤＶ２ｐと、駆動回路（第２駆動回路）ＤＶ２ｎと、を備えている。
【０１５５】
スイッチング素子Ｑ２１ｐとスイッチング素子Ｑ２１ｎとは直列に接続し、単位変換器（第１単位変換器）５２のスイッチング素子Ｑ２１ｐとスイッチング素子Ｑ２１ｎとの間において、単位変換器（第２単位変換器）５１のスイッチング素子Ｑ１２ｐとスイッチング素子Ｑ１２ｎとの間に電気的に接続されている。
【０１５６】
スイッチング素子Ｑ２２ｐとスイッチング素子Ｑ２２ｎとは直列に接続し、単位変換器（第２単位変換器）５２のスイッチング素子Ｑ２２ｐとスイッチング素子Ｑ２２ｎとの間において単位変換器（第１単位変換器）５３のスイッチング素子Ｑ３１ｐとスイッチング素子Ｑ３１ｎとの間にと電気的に接続されている。
【０１５７】
コンデンサＣ２の一端は、スイッチング素子Ｑ２１ｐのドレインおよびスイッチング素子Ｑ２２ｐのドレインと電気的に接続し、コンデンサＣ２の他端はスイッチング素子Ｑ２１ｎのソースおよびスイッチング素子Ｑ２２ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ２１ｐのソースはスイッチング素子Ｑ２１ｎのドレインと電気的に接続し、スイッチング素子Ｑ２２ｐのソースはスイッチング素子Ｑ２２ｎのドレインと電気的に接続している。
【０１５８】
電源回路５３２は、コンデンサＣ２の電圧を用いて電源を生成する。電源回路５３２は、絶縁回路５１２および駆動回路ＤＶ２ｎへ電源を供給している。
絶縁回路５１２は、電源回路５３２と駆動回路ＤＶ２ｐとを絶縁している。電源回路５３２と駆動回路ＤＶ２ｐとは異なる基準電位にて動作する。絶縁回路５１２は、たとえば、ブートストラップ回路である。
【０１５９】
駆動回路ＤＶ２ｐは、絶縁回路５１２を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ２１ｐ、Ｑ２２ｐを駆動する。
駆動回路ＤＶ２ｎは、電源回路５３２から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ２１ｎ、Ｑ２２ｎを駆動する。
【０１６０】
単位変換器５３は、スイッチング素子（第１スイッチング素子）Ｑ３１ｐと、スイッチング素子（第２スイッチング素子）Ｑ３１ｎと、スイッチング素子（第３スイッチング素子）Ｑ３２ｐと、スイッチング素子（第４スイッチング素子）Ｑ３２ｎと、コンデンサＣ３と、絶縁回路（第１絶縁回路）５１３と、電源回路５３３と、駆動回路（第１駆動回路）ＤＶ３ｐと、駆動回路（第２駆動回路）ＤＶ３ｎと、を備えている。
【０１６１】
スイッチング素子Ｑ３１ｐとスイッチング素子Ｑ３１ｎとは直列に接続し、スイッチング素子Ｑ３１ｐとスイッチング素子Ｑ３１ｎとの間において、単位変換器５２のスイッチング素子Ｑ２２ｐとスイッチング素子Ｑ２２ｎとの間に電気的に接続されている。
【０１６２】
スイッチング素子Ｑ３２ｐとスイッチング素子Ｑ３２ｎとは直列に接続し、スイッチング素子Ｑ３２ｐとスイッチング素子Ｑ３２ｎとの間において、他のアームの単位変換器５３と電気的に接続されている。
【０１６３】
コンデンサＣ３の一端は、スイッチング素子Ｑ３１ｐのドレインおよびスイッチング素子Ｑ３２ｐのドレインと電気的に接続し、コンデンサＣ３の他端はスイッチング素子Ｑ３１ｎのソースおよびスイッチング素子Ｑ３２ｎのソースと電気的に接続している。なお、スイッチング素子Ｑ３１ｐのソースはスイッチング素子Ｑ３１ｎのドレインと電気的に接続し、スイッチング素子Ｑ３２ｐのソースはスイッチング素子Ｑ３２ｎのドレインと電気的に接続している。
【０１６４】
電源回路５３３は、コンデンサＣ３の電圧を用いて電源を生成する。電源回路５３３は、絶縁回路５１３および駆動回路ＤＶ３ｎへ電源を供給している。
絶縁回路５１３は、電源回路５３３と駆動回路ＤＶ３ｐとを絶縁している。電源回路５３３と駆動回路ＤＶ３ｐとは異なる基準電位にて動作する。絶縁回路５１３は、たとえば、ブートストラップ回路である。
【０１６５】
駆動回路ＤＶ３ｐは、絶縁回路５１３を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ３１ｐ、Ｑ３２ｐを駆動する。
駆動回路ＤＶ３ｎは、電源回路５３３から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、スイッチング素子Ｑ２３ｎ、Ｑ２３ｎを駆動する。
【０１６６】
バランス回路Ｂ１２は、バランススイッチング素子Ｑ１２１ｂと、バランススイッチング素子（第２バランススイッチング素子）Ｑ１２２ｂと、駆動回路（バランススイッチ駆動回路）ＤＶ１２１ｂ、ＤＶ１２２ｂと、絶縁回路（第３絶縁回路）５２１１、５２１２と、を備えている。
バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。
なお、バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂとして、ＩＧＢＴやＩＥＧＴを採用する場合には、バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂのソースをエミッタと読み替え、バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂのドレインをコレクタとして読み替える。
【０１６７】
バランススイッチング素子Ｑ１２１ｂとバランススイッチング素子Ｑ１２２ｂとは、ソースとドレインとの位置が互いに逆になるように配置され、例えばドレイン同士が電気的に接続されている。
バランススイッチング素子Ｑ１２１ｂの一端（ソース）は、単位変換器５１のコンデンサＣ１の一端およびスイッチング素子Ｑ１１ｐ、Ｑ１２ｐのドレインと電気的に接続している。バランススイッチング素子Ｑ１２１ｂの他端（ドレイン）は、バランススイッチング素子Ｑ１２２ｂの一端（ドレイン）と電気的に接続されている。バランススイッチング素子Ｑ１２２ｂの他端（ソース）は、単位変換器５２のコンデンサＣ２の一端およびスイッチング素子Ｑ２１ｐ、Ｑ２２ｐのドレインと電気的に接続している。
すなわち、バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂは、第１スイッチング素子のドレインおよび第３スイッチング素子のドレインとコンデンサとの間にて、単位変換器（第１単位変換器）５２と単位変換器（第２単位変換器）５１とを電気的に接続する経路に設けられている。
したがって、バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂがオンされる（導通する）と、コンデンサＣ１の一端とコンデンサＣ２の一端とが電気的に接続される。
【０１６８】
なお、バランススイッチング素子Ｑ１２１ｂは、ソースが単位変換器５１のコンデンサＣ１の一端側、ドレインが単位変換器５２のコンデンサＣ２の一端側となる向きに配置されていればよい。バランススイッチング素子Ｑ１２２ｂは、ソースが単位変換器５２のコンデンサＣ２の一端側、ドレインが単位変換器５１のコンデンサＣ１の一端側となる向きに配置されていればよい。すなわち、バランススイッチング素子Ｑ１２１ｂは、ソースとドレインとの配置がバランススイッチング素子Ｑ１２２ｂと逆となるように配置されていればよく、コンデンサＣ１とコンデンサＣ２との間において、バランススイッチング素子Ｑ１２１ｂとバランススイッチング素子Ｑ１２２ｂとが配置される順序は図１３と逆であっても構わない。
【０１６９】
絶縁回路５２１１は、電源回路５３１と駆動回路ＤＶ１２１ｂとを絶縁している。電源回路５３１と駆動回路ＤＶ１２１ｂとは異なる基準電位にて動作する。絶縁回路５２１１は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ１２１ｂは、絶縁回路５２１１を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ１２１ｂを駆動する。
【０１７０】
絶縁回路５２１２は、電源回路５３２と駆動回路ＤＶ１２２ｂとを絶縁している。電源回路５３２と駆動回路ＤＶ１２２ｂとは異なる基準電位にて動作する。絶縁回路５２１２は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ１２２ｂは、絶縁回路５２１２を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ１２２ｂを駆動する。
【０１７１】
本実施形態では、バランススイッチング素子Ｑ１２１ｂのゲート信号は、単位変換器５１のスイッチング素子Ｑ１２ｎのゲート信号と共通である。バランススイッチング素子Ｑ１２２ｂのゲート信号は、単位変換器５２のスイッチング素子Ｑ２１ｎのゲート信号と共通である。したがって、スイッチング素子Ｑ１２ｎとバランススイッチング素子Ｑ１２１ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ２１ｎとバランススイッチング素子Ｑ１２２ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ１２ｎとスイッチング素子Ｑ２１ｎとの両方が導通するタイミングでコンデンサＣ１とコンデンサＣ２とが並列に接続される。このことにより、コンデンサＣ１の電圧とコンデンサＣ２の電圧とが略等しくなる。
【０１７２】
バランス回路Ｂ２３は、バランススイッチング素子Ｑ２３１ｂと、バランススイッチング素子（第２バランススイッチング素子）Ｑ２３２ｂと、駆動回路（バランススイッチ駆動回路）ＤＶ２３１ｂ、ＤＶ２３２ｂと、絶縁回路（第３絶縁回路）５２２１、５２２２と、を備えている。
バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。
なお、バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂとして、ＩＧＢＴやＩＥＧＴを採用する場合には、バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂのソースをエミッタと読み替え、バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂのドレインをコレクタとして読み替える。
【０１７３】
バランススイッチング素子Ｑ２３１ｂとバランススイッチング素子Ｑ２３２ｂとは、ソースとドレインとの位置が互いに逆となるように配置され、例えばドレイン同士が接続されている。
バランススイッチング素子Ｑ２３１ｂの一端（ソース）は、単位変換器５２のコンデンサＣ２の一端およびスイッチング素子Ｑ２１ｐ、Ｑ２２ｐのドレインと電気的に接続している。バランススイッチング素子Ｑ２３１ｂの他端（ドレイン）は、バランススイッチング素子Ｑ２３２ｂの一端（ドレイン）と電気的に接続されている。バランススイッチング素子Ｑ２３２ｂの他端（ソース）は、単位変換器５３のコンデンサＣ３の一端およびスイッチング素子Ｑ３１ｐ、Ｑ３２Ｐのドレインと電気的に接続している。
すなわち、バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂは、第１スイッチング素子のドレインおよび第３スイッチング素子のドレインとコンデンサとの間にて、単位変換器（第１単位変換器）５３と単位変換器（第２単位変換器）５２とを電気的に接続する経路に設けられている。
【０１７４】
したがって、バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂがオンされる（導通する）と、コンデンサＣ２の一端とコンデンサＣ２の一端とが電気的に接続される。
【０１７５】
なお、バランススイッチング素子Ｑ２３１ｂは、ソースが単位変換器５２のコンデンサＣ２の一端側、ドレインが単位変換器５３のコンデンサＣ３の一端側となる向きに配置されていればよい。バランススイッチング素子Ｑ２３２ｂは、ソースが単位変換器５３のコンデンサＣ３の一端側、ドレインが単位変換器５２のコンデンサＣ２の一端側となる向きに配置されていればよい。すなわち、バランススイッチング素子Ｑ２３１ｂは、ソースとドレインとの配置がバランススイッチング素子Ｑ２３２ｂと逆となるように配置されていればよく、コンデンサＣ２とコンデンサＣ３との間において、バランススイッチング素子Ｑ２３１ｂとバランススイッチング素子Ｑ２３２ｂとが配置される順序は図１３と逆であっても構わない。
【０１７６】
絶縁回路５２２１は、電源回路５３２と駆動回路ＤＶ２３１ｂとを絶縁している。電源回路５３２と駆動回路ＤＶ２３１ｂとは異なる基準電位にて動作する。絶縁回路５２２１は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ２３１ｂは、絶縁回路５２２１を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ２３１ｂを駆動する。
【０１７７】
絶縁回路５２２２は、電源回路５３３と駆動回路ＤＶ２３２ｂとを絶縁している。電源回路５３３と駆動回路ＤＶ２３２ｂとは異なる基準電位にて動作する。絶縁回路５２２２は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ２３２ｂは、絶縁回路５２２２を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ２３２ｂを駆動する。
【０１７８】
本実施形態では、バランススイッチング素子Ｑ２３１ｂのゲート信号は、単位変換器５２のスイッチング素子Ｑ２２ｎのゲート信号と共通である。バランススイッチング素子Ｑ２３２ｂのゲート信号は、単位変換器５３のスイッチング素子Ｑ３１ｎのゲート信号と共通である。したがって、スイッチング素子Ｑ２２ｎとバランススイッチング素子Ｑ２３１ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ３１ｎとバランススイッチング素子Ｑ２３２ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ２２ｎとスイッチング素子Ｑ３１ｎとの両方が導通するタイミングでコンデンサＣ２とコンデンサＣ３とが並列に接続される。このことにより、コンデンサＣ２とコンデンサＣ３との電圧が略等しくなる。
【０１７９】
図１４は、図１３に示すアームの動作の一例について説明するための図である。
ここでは、例えばコンデンサＣ１−Ｃ３の電圧をＶｃとしたときに、交流端子ＵＴ、ＶＴ、ＷＴの出力電圧Ｖｏｕｔが電圧Ｖｃの３倍、２倍、１倍、−１倍、−２倍、−３倍、およびゼロとなるときの、単位変換器５１−５３のスイッチング素子Ｑ１１ｐ−Ｑ３２ｎおよびバランス回路Ｂ１２、Ｂ２３のバランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂ、Ｑ２３１ｂ、Ｑ２３２ｂの導通状態を示している。図１３において、「１」はスイッチング素子が導通している状態（オン状態）を示し、「０」はスイッチング素子が導通していない状態（オフ状態）を示している。
【０１８０】
例えば、出力電圧が電圧Ｖｃの３倍となるときには、スイッチング素子Ｑ１１ｐがオン、スイッチング素子Ｑ１１ｎがオフ、スイッチング素子Ｑ１２ｐがオフ、スイッチング素子Ｑ１２ｎがオン、スイッチング素子Ｑ２１ｐがオン、スイッチング素子Ｑ２１ｎがオフ、スイッチング素子Ｑ２２ｐがオフ、スイッチング素子Ｑ２２ｎがオン、スイッチング素子Ｑ３１ｐがオン、スイッチング素子Ｑ３１ｎがオフ、スイッチング素子Ｑ３２ｐがオフ、スイッチング素子Ｑ３２ｎがオン、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオフ、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオフとなり、コンデンサＣ１−Ｃ３は互いに接続されていない状態となる。
【０１８１】
例えば、出力電圧が電圧Ｖｃの２倍となるときには、スイッチング素子Ｑ１１ｐがオフ、スイッチング素子Ｑ１１ｎがオン、スイッチング素子Ｑ１２ｐがオフ、スイッチング素子Ｑ１２ｎがオン、スイッチング素子Ｑ２１ｐがオン、スイッチング素子Ｑ２１ｎがオフ、スイッチング素子Ｑ２２ｐがオフ、スイッチング素子Ｑ２２ｎがオン、スイッチング素子Ｑ３１ｐがオン、スイッチング素子Ｑ３１ｎがオフ、スイッチング素子Ｑ３２ｐがオフ、スイッチング素子Ｑ３２ｎがオン、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオフ、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオフとなり、コンデンサＣ１−Ｃ３は互いに並列に接続されていない状態となる。
【０１８２】
例えば、出力電圧が電圧Ｖｃの１倍となるときには、スイッチング素子Ｑ１１ｐがオフ、スイッチング素子Ｑ１１ｎがオン、スイッチング素子Ｑ１２ｐがオフ、スイッチング素子Ｑ１２ｎがオン、スイッチング素子Ｑ２１ｐがオフ、スイッチング素子Ｑ２１ｎがオン、スイッチング素子Ｑ２２ｐがオフ、スイッチング素子Ｑ２２ｎがオン、スイッチング素子Ｑ３１ｐがオン、スイッチング素子Ｑ３１ｎがオフ、スイッチング素子Ｑ３２ｐがオフ、スイッチング素子Ｑ３２ｎがオン、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオフとなり、コンデンサＣ１とコンデンサＣ２とが並列に接続され、コンデンサＣ３は他のコンデンサと並列に接続されていない状態となる。
【０１８３】
例えば、出力電圧がゼロとなるときには、スイッチング素子Ｑ１１ｐがオフ、スイッチング素子Ｑ１１ｎがオン、スイッチング素子Ｑ１２ｐがオフ、スイッチング素子Ｑ１２ｎがオン、スイッチング素子Ｑ２１ｐがオフ、スイッチング素子Ｑ２１ｎがオン、スイッチング素子Ｑ２２ｐがオフ、スイッチング素子Ｑ２２ｎがオン、スイッチング素子Ｑ３１ｐがオフ、スイッチング素子Ｑ３１ｎがオン、スイッチング素子Ｑ３２ｐがオフ、スイッチング素子Ｑ３２ｎがオン、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１−Ｃ３が互いに並列に接続された状態となる。
【０１８４】
例えば、出力電圧が電圧Ｖｃの−１倍となるときには、スイッチング素子Ｑ１１ｐがオフ、スイッチング素子Ｑ１１ｎがオン、スイッチング素子Ｑ１２ｐがオフ、スイッチング素子Ｑ１２ｎがオン、スイッチング素子Ｑ２１ｐがオフ、スイッチング素子Ｑ２１ｎがオン、スイッチング素子Ｑ２２ｐがオフ、スイッチング素子Ｑ２２ｎがオン、スイッチング素子Ｑ３１ｐがオフ、スイッチング素子Ｑ３１ｎがオン、スイッチング素子Ｑ３２ｐがオン、スイッチング素子Ｑ３２ｎがオフ、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１−Ｃ３が互いに並列に接続された状態となる。
【０１８５】
例えば、出力電圧が電圧Ｖｃの−２倍となるときには、スイッチング素子Ｑ１１ｐがオフ、スイッチング素子Ｑ１１ｎがオン、スイッチング素子Ｑ１２ｐがオフ、スイッチング素子Ｑ１２ｎがオン、スイッチング素子Ｑ２１ｐがオフ、スイッチング素子Ｑ２１ｎがオン、スイッチング素子Ｑ２２ｐがオン、スイッチング素子Ｑ２２ｎがオフ、スイッチング素子Ｑ３１ｐがオフ、スイッチング素子Ｑ３１ｎがオン、スイッチング素子Ｑ３２ｐがオン、スイッチング素子Ｑ３２ｎがオフ、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオフ、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１とコンデンサＣ２とが並列に接続され、コンデンサＣ３は他のコンデンサと並列に接続されていない状態となる。
【０１８６】
例えば、出力電圧が電圧Ｖｃの−３倍となるときには、スイッチング素子Ｑ１１ｐがオフ、スイッチング素子Ｑ１１ｎがオン、スイッチング素子Ｑ１２ｐがオン、スイッチング素子Ｑ１２ｎがオフ、スイッチング素子Ｑ２１ｐがオフ、スイッチング素子Ｑ２１ｎがオン、スイッチング素子Ｑ２２ｐがオン、スイッチング素子Ｑ２２ｎがオフ、スイッチング素子Ｑ３１ｐがオフ、スイッチング素子Ｑ３１ｎがオン、スイッチング素子Ｑ３２ｐがオン、スイッチング素子Ｑ３２ｎがオフ、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオフ、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオフ、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１−Ｃ３は互いに並列に接続されていない状態となる。
【０１８７】
上記のように、アーム５０の出力が切り替わると、コンデンサＣ１−Ｃ３の接続状態も切り替わるため、電力変換装置が通常の動作を行うと同時にコンデンサＣ１−Ｃ３の電圧を均等化することができる。したがって、コンデンサＣ１−Ｃ３のいずれかの電圧を取得することによりコンデンサＣ１−Ｃ３の電圧値の制御を行うことができ、コンデンサＣ１−Ｃ３それぞれの電圧を検出する電圧検出器を設けて、コンデンサＣ１−Ｃ３の電圧を等しくするための特別な制御を行う必要がなくなる。
【０１８８】
図１５は、図１２に示す無効電力補償装置の制御回路の一構成例を説明するためのブロック図である。
図１６は、図１５に示す無効電力補償装置の制御回路の遅延回路の一構成例を説明するためのブロック図である。
【０１８９】
ここでは、各相のアームがＮ段の単位変換器を備えている例について、各単位変換器の１つのスイッチング素子のゲート信号を生成する回路の構成例を示している。
制御回路ＣＴＲは、コンデンサ電圧平均値制御部４１と、コンデンサ電圧バランス制御部４２と、電流制御部４３と、加算器４５Ｕ〜４５Ｗと、ＰＷＭ処理部４６Ｕ〜４６Ｗと、遅延回路４７Ｕ〜４７Ｗと、を備えている。
【０１９０】
コンデンサ電圧平均値制御部４１は、外部から供給されたセルコンデンサ電圧指令値と、各相アーム５０の単位変換器５１−５３の少なくともいずれか１つにて検出されたコンデンサ電圧値（若しくは電圧相当値）と、を受信する。コンデンサ電圧平均値制御部４１は、受信したコンデンサ電圧値の平均値を算出し、算出した平均値とセルコンデンサ電圧指令値との差がゼロとなる制御量を出力する。なお、コンデンサ電圧平均値制御部４１は、例えば比例制御回路又は比例積分制御回路を備えていてもよい。
【０１９１】
コンデンサ電圧バランス制御部４２は、各相アーム５０の単位変換器５１−５３の少なくともいずれか１つにて検出されたコンデンサ電圧値（若しくは電圧相当値）を受信し、受信した３つのコンデンサ電圧値が略等しくなるように制御量を出力する。例えば、受信した３つのコンデンサ電圧値の平均値を算出し、平均値とそれぞれのコンデンサ電圧値との差がゼロとなるように制御量を算出してもよい。また、３つのコンデンサ電圧値のいずれかの値と他のコンデンサ電圧値との差がゼロとなるように制御量を算出してもよい。なお、コンデンサ電圧バランス制御部４２は、例えば比例制御回路又は比例積分制御回路を備えていてもよい。
【０１９２】
電流制御部４３は、例えば、系統電圧値と、無効電力指令値とを外部から受信し、コンデンサ電圧平均値制御部４１から出力された制御量と、を受信する。電流制御部４３は、系統電圧値およびコンデンサ電圧平均値制御部４１からの制御量を用いて、入力された無効電力指令値を実現するように各相の制御量を演算して出力する。
【０１９３】
加算器４５Ｕは、コンデンサ電圧バランス制御部４２から出力された制御量と、電流制御部４３から出力されたＵ相の制御量とを足した和を演算して、演算結果をＵ相アームの電圧指令値として出力する。
加算器４５Ｖは、コンデンサ電圧バランス制御部４２から出力された制御量と、電流制御部４３から出力されたＶ相の制御量とを足した和を演算して、演算結果をＶ相アームの電圧指令値として出力する。
加算器４５Ｗは、コンデンサ電圧バランス制御部４２から出力された制御量と、電流制御部４３から出力されたＷ相の制御量とを足した和を演算して、演算結果をＷ相アームの電圧指令値として出力する。
【０１９４】
ＰＷＭ処理部４６Ｕは、加算器４５ＵからＵ相アームの電圧指令値を受信し、例えばキャリア波と電圧指令値とを比較して、Ｕ相アームの一つの単位変換器のスイッチング素子のゲート信号を生成して出力する。
ＰＷＭ処理部４６Ｖは、加算器４５ＶからＶ相アームの電圧指令値を受信し、例えばキャリア波と電圧指令値とを比較して、Ｖ相アームの一つの単位変換器のスイッチング素子のゲート信号を生成して出力する。
ＰＷＭ処理部４６Ｗは、加算器４５ＷからＷ相アームの電圧指令値を受信し、例えばキャリア波と電圧指令値とを比較して、Ｗ相アームの一つの単位変換器のスイッチング素子のゲート信号を生成して出力する。
【０１９５】
遅延回路４７Ｕは、ＰＷＭ処理部４６Ｕから出力された一つの単位変換器のスイッチング素子へのゲート信号を遅延させて、Ｕ相アームの他の単位変換器のスイッチング素子へのゲート信号を生成し、Ｕ相アームのすべての単位変換器のスイッチング素子に対応するゲート信号を出力する。遅延回路４７Ｕは、（Ｎ−１）の遅延回路ＤＬＹを備え、（Ｎ−１）の遅延回路ＤＬＹによる遅延時間は互いに異なっている。
【０１９６】
遅延回路４７Ｖは、ＰＷＭ処理部４６Ｖから出力された一つの単位変換器のスイッチング素子へのゲート信号を遅延させて、Ｖ相アームの他の単位変換器のスイッチング素子へのゲート信号を生成し、Ｖ相アームのすべての単位変換器のスイッチング素子に対応するゲート信号を出力する。遅延回路４７Ｖは、（Ｎ−１）の遅延回路ＤＬＹを備え、（Ｎ−１）の遅延回路ＤＬＹによる遅延時間は互いに異なっている。
【０１９７】
遅延回路４７Ｗは、ＰＷＭ処理部４６Ｗから出力された一つの単位変換器のスイッチング素子へのゲート信号を遅延させて、Ｗ相アームの他の単位変換器のスイッチング素子へのゲート信号を生成し、Ｗ相アームのすべての単位変換器のスイッチング素子に対応するゲート信号を出力する。遅延回路４７Ｗは、（Ｎ−１）の遅延回路ＤＬＹを備え、（Ｎ−１）の遅延回路ＤＬＹによる遅延時間は互いに異なっている。
【０１９８】
図１７は、図１５および図１６に示す無効電力補償装置の制御回路の動作の一例を説明するための図である。
例えば、ＰＷＭ処理部４６Ｕは、キャリア波と電圧指令値とを比較して、第１ゲート信号を生成して出力する。第１ゲート信号は、例えばスイッチング素子Ｑ１１ｐのゲート信号である。
【０１９９】
遅延回路４７Ｕは、ＰＷＭ処理部４６Ｕから第１ゲート信号を受信する。遅延回路４７Ｕは遅延時間の異なる２つの遅延回路ＤＬＹを備え、入力された第１ゲート信号を用いて２つの遅延回路ＤＬＹにより第２ゲート信号と第３ゲート信号とを生成する。第２ゲート信号は、例えばスイッチング素子Ｑ２１ｐのゲート信号である。第３ゲート信号は、例えばスイッチング素子Ｑ３１ｐのゲート信号である。
【０２００】
遅延回路４７Ｕは、第１ゲート信号と第２ゲート信号と第３ゲート信号とをＵ相アームの単位変換器５１−５３に供給する。
なお、スイッチング素子Ｑ１１ｎのゲート信号は、第１ゲート信号を反転させた信号である。スイッチング素子Ｑ１２ｐのゲート信号は、電圧指令値を反転させてキャリア波と比較することにより生成することができる。スイッチング素子Ｑ１２ｎのゲート信号は、スイッチング素子Ｑ１２ｐのゲート信号を反転させた信号である。
【０２０１】
他の単位変換器５２、５３についても、上記と同様にすべてのスイッチング素子のゲート信号を生成することが可能である。制御回路ＣＴＲから出力されたゲート信号は、対応する単位変換器のスイッチング素子およびバランススイッチング素子を駆動する駆動回路に入力される。
【０２０２】
上記のように、各アーム５０の複数の単位変換器のスイッチング素子がスイッチングするタイミングをずらすことにより、スイッチング周波数を低くすることができ、出力電圧における高調波の含有量を低く抑えることができる。
【０２０３】
上記本実施形態の無効電力補償装置２１によれば、各アーム５０がバランス回路Ｂ１２、Ｂ２３を備え、各アーム５０においてバランス回路Ｂ１２、Ｂ２３のバランススイッチング素子を単位変換器のスイッチング素子と同期して動作させることにより、アーム５０にて単位変換器のコンデンサの容量を均等化させることが可能である。この構成により、無効電力補償装置２１に含まれる単位変換器のコンデンサの電圧をすべて検出し、個々の電圧を制御する必要がなくなり、単位変換器ごとにコンデンサの電圧を検出する検出器が不要となるとともに、制御回路ＣＴＲでの演算量を軽減することができる。すなわち、本実施形態によれば、低コストで高調波の少ない小型な多直列単位変換器クラスタおよび無効電力補償装置を提供することができる。
【０２０４】
次に、上述の第４実施形態の無効電力補償装置の変形例について説明する。
図１８は、図１２に示す無効電力補償装置の制御回路の他の構成例を説明するためのブロック図である。
ここでは、各相のアームがＮ段の単位変換器を備えている例について、各単位変換器の１つのスイッチング素子のゲート信号を生成する回路の構成例を示している。
【０２０５】
この例では、制御回路ＣＴＲは遅延回路４７Ｕ、４７Ｖ、４７Ｗを備えず、ＰＷＭ処理部４６Ｕ、４６Ｖ、４６ＷがＮのキャリア波を用いて各相アーム５０のＮ段の単位変換器５１−５３へのゲート信号を生成する点以外は上述の第４実施形態と同様の構成である。
【０２０６】
図１９は、図１８に示す無効電力補償装置の制御回路の動作の一例を説明するための図である。
例えば、ＰＷＭ処理部４６Ｕは、第１キャリア波、第２キャリア波、および、第３キャリア波それぞれと電圧指令値とを比較して、第１ゲート信号と第２ゲート信号と、第３ゲート信号とを生成して出力する。第１キャリア波、第２キャリア波、および、第３キャリア波は、例えば互いに１２０°位相がずれた波形である。
【０２０７】
第１ゲート信号は、第１キャリア波と電圧指令値とを比較することにより生成され、例えばスイッチング素子Ｑ１１ｐのゲート信号である。第２ゲート信号は、第２キャリア波と電圧指令値とを比較することにより生成され、例えばスイッチング素子Ｑ２１ｐのゲート信号である。第３ゲート信号は、第３キャリア波と電圧指令値とを比較することにより生成され、例えばスイッチング素子Ｑ３１ｐのゲート信号である。
【０２０８】
ＰＷＭ処理部４６Ｕは、第１ゲート信号と第２ゲート信号と第３ゲート信号とをＵ相アームの単位変換器５１−５３に供給する。
なお、スイッチング素子Ｑ１１ｎのゲート信号は、第１ゲート信号を反転させた信号である。スイッチング素子Ｑ１２ｐのゲート信号は、電圧指令値を反転させて第１キャリア波と比較することにより生成することができる。スイッチング素子Ｑ１２ｎのゲート信号は、スイッチング素子Ｑ１２ｐのゲート信号を反転させた信号である。
他の単位変換器５２、５３についても、上記と同様にすべてのスイッチング素子のゲート信号を生成することが可能である。
【０２０９】
制御回路ＣＴＲから出力されたゲート信号は、対応する単位変換器のスイッチング素子およびバランススイッチング素子を駆動する駆動回路に入力される。
制御回路ＣＴＲが上記のように遅延回路４７Ｕ、４７Ｖ、４７Ｗを備えない構成であっても、上述の第４実施形態と同様の効果を得ることができる。
【０２１０】
図２０は、第５実施形態の無効電力補償装置のアームの一構成例を概略的に示す図である。図２０では、Ｎ≦３であるときの単位変換器クラスタの構成の一例を示し、例えば、単位変換器５３が第１単位変換器、単位変換器５２が第２単位変換器、単位変換器５１が第３単位変換器に相当する。
本実施形態の無効電力補償装置は、各相アーム５０Ｕ、５０Ｖ、５０Ｗのバランス回路Ｂ１２、Ｂ２３の構成が上述の第４実施形態と異なっている。ここでは、Ｕ相アーム５０ＵとＶ相アーム５０ＶとＷ相アーム５０Ｗとの共通の構成をアーム５０として説明する。
また、以下の説明において、上述の第４実施形態と同様の構成については、同一の符号を付して説明を省略する。
【０２１１】
バランス回路Ｂ１２は、バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂと、駆動回路ＤＶ１２１ｂ、ＤＶ１２２ｂと、を備えている。
バランススイッチング素子Ｑ１２１ｂの一端（ソース）は、単位変換器５１のコンデンサＣ１の他端およびスイッチング素子Ｑ１１ｎ、Ｑ１２ｎのソースと電気的に接続している。バランススイッチング素子Ｑ１２１ｂの他端（ドレイン）は、バランススイッチング素子Ｑ１２２ｂの一端（ドレイン）と電気的に接続されている。バランススイッチング素子Ｑ１２２ｂの他端（ソース）は、単位変換器５２のコンデンサＣ２の他端およびスイッチング素子Ｑ２１ｎ、Ｑ２２ｎのソースと電気的に接続している。
バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂは、第２スイッチング素子のソースおよび第４スイッチング素子のソースとコンデンサとの間にて、単位変換器５２と単位変換器５１とを電気的に接続する経路に設けられている。
したがって、バランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂがオンされる（導通する）と、コンデンサＣ１の他端とコンデンサＣ２の他端とが電気的に接続される。
【０２１２】
なお、バランススイッチング素子Ｑ１２１ｂは、ソースが単位変換器５１のコンデンサＣ１の他端側、ドレインが単位変換器５２のコンデンサＣ２の他端側となる向きに配置されていればよい。バランススイッチング素子Ｑ１２２ｂは、ソースが単位変換器５２のコンデンサＣ２の他端側、ドレインが単位変換器５１のコンデンサＣ１の他端側となる向きに配置されていればよい。すなわち、バランススイッチング素子Ｑ１２１ｂは、ソースとドレインとの配置がバランススイッチング素子Ｑ１２２ｂと逆となるように配置されていればよく、コンデンサＣ１とコンデンサＣ２との間において、バランススイッチング素子Ｑ１２１ｂとバランススイッチング素子Ｑ１２２ｂとが配置される順序は図２０と逆であっても構わない。
【０２１３】
駆動回路ＤＶ１２１ｂは、電源回路５３１から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ１２１ｂを駆動する。なお、本実施形態では、バランススイッチング素子Ｑ１２１ｂは、電源回路５３１と基準とする電圧が同じである。したがって、電源回路５３１から駆動回路ＤＶ１２１ｂへ電源を供給する際に、駆動回路ＤＶ１２１ｂの前段に絶縁回路を介在させる必要がない。
【０２１４】
駆動回路ＤＶ１２２ｂは、電源回路５３２から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ１２２ｂを駆動する。なお、本実施形態では、バランススイッチング素子Ｑ１２２ｂは、電源回路５３２と基準とする電圧が同じである。したがって、電源回路５３２から駆動回路ＤＶ１２２ｂへ電源を供給する際に、駆動回路ＤＶ１２２ｂの前段に絶縁回路を介在させる必要がない。
【０２１５】
本実施形態では、バランススイッチング素子Ｑ１２１ｂのゲート信号は、単位変換器５２のスイッチング素子Ｑ２１ｐのゲート信号と共通である。バランススイッチング素子Ｑ１２２ｂのゲート信号は、単位変換器５２のスイッチング素子Ｑ１２ｐのゲート信号と共通である。したがって、スイッチング素子Ｑ２１ｐとバランススイッチング素子Ｑ１２１ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ１２ｐとバランススイッチング素子Ｑ１２２ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ２１ｐとスイッチング素子Ｑ１２ｐとの両方が導通するタイミングでコンデンサＣ１とコンデンサＣ２とが並列に接続される。このことにより、コンデンサＣ１とコンデンサＣ２との電圧が略等しくなる。
【０２１６】
バランス回路Ｂ２３は、バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂと、駆動回路ＤＶ２３１ｂ、ＤＶ２３２ｂと、を備えている。
バランススイッチング素子Ｑ２３１ｂの一端（ソース）は、単位変換器５２のコンデンサＣ２の他端およびスイッチング素子Ｑ２１ｎ、Ｑ２２ｎのソースと電気的に接続している。バランススイッチング素子Ｑ２３１ｂの他端（ドレイン）は、バランススイッチング素子Ｑ２３２ｂの一端（ドレイン）と電気的に接続されている。バランススイッチング素子Ｑ２３２ｂの他端（ソース）は、単位変換器５３のコンデンサＣ３の他端およびスイッチング素子Ｑ３１ｎ、Ｑ３２ｎのソースと電気的に接続している。
バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂは、第２スイッチング素子のソースおよび第４スイッチング素子のソースとコンデンサとの間にて、単位変換器（第１単位変換器）５３と単位変換器（第２単位変換器）５２とを電気的に接続する経路に設けられている。
したがって、バランススイッチング素子Ｑ２３１ｂ、Ｑ２３２ｂがオンされる（導通する）と、コンデンサＣ２の他端とコンデンサＣ３の他端とが電気的に接続される。
【０２１７】
なお、バランススイッチング素子Ｑ２３１ｂは、ソースが単位変換器５２のコンデンサＣ２の他端側、ドレインが単位変換器５３のコンデンサＣ３の他端側となる向きに配置されていればよい。バランススイッチング素子Ｑ２３２ｂは、ソースが単位変換器５３のコンデンサＣ３の他端側、ドレインが単位変換器５２のコンデンサＣ２の他端側となる向きに配置されていればよい。すなわち、バランススイッチング素子Ｑ２３１ｂは、ソースとドレインとの配置がバランススイッチング素子Ｑ２３２ｂと逆となるように配置されていればよく、コンデンサＣ２とコンデンサＣ３との間において、バランススイッチング素子Ｑ２３１ｂとバランススイッチング素子Ｑ２３２ｂとが配置される順序は図２０と逆であっても構わない。
【０２１８】
駆動回路ＤＶ２３１ｂは、電源回路５３２から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ２３１ｂを駆動する。なお、本実施形態では、バランススイッチング素子Ｑ２３１ｂは、電源回路５３２と基準とする電圧が同じである。したがって、電源回路５３２から駆動回路ＤＶ２３１ｂへ電源を供給する際に、駆動回路ＤＶ２３１ｂの前段に絶縁回路を介在させる必要がない。
【０２１９】
駆動回路ＤＶ２３２ｂは、電源回路５３３から電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ２３２ｂを駆動する。なお、本実施形態では、バランススイッチング素子Ｑ２３２ｂは、電源回路５３３と基準とする電圧が同じである。したがって、電源回路５３３から駆動回路ＤＶ２３２ｂへ電源を供給する際に、駆動回路ＤＶ２３２ｂの前段に絶縁回路を介在させる必要がない。
【０２２０】
本実施形態では、バランススイッチング素子Ｑ２３１ｂのゲート信号は、単位変換器５３のスイッチング素子Ｑ３１ｐのゲート信号と共通である。バランススイッチング素子Ｑ２３２ｂのゲート信号は、単位変換器５２のスイッチング素子Ｑ２２ｐのゲート信号と共通である。したがって、スイッチング素子Ｑ３１ｐとバランススイッチング素子Ｑ２３１ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ２２ｐとバランススイッチング素子Ｑ２３２ｂとは同じタイミングで導通し（オンとなり）、スイッチング素子Ｑ３１ｐとスイッチング素子Ｑ２２ｐと両方が導通するタイミングでコンデンサＣ２とコンデンサＣ３とが並列に接続される。このことにより、コンデンサＣ２とコンデンサＣ３との電圧が略等しくなる。
【０２２１】
図２１は、図２０に示すアームの動作の一例について説明するための図である。
ここでは、例えばコンデンサＣ１−Ｃ３の電圧をＶｃとしたときに、交流端子ＵＴ、ＶＴ、ＷＴの出力電圧Ｖｏｕｔが電圧Ｖｃの３倍、２倍、１倍、−１倍、−２倍、−３倍、およびゼロとなるときの、単位変換器５１−５３のスイッチング素子Ｑ１１ｐ−Ｑ３２ｎおよびバランス回路Ｂ１２、Ｂ２３のバランススイッチング素子Ｑ１２１ｂ、Ｑ１２２ｂ、Ｑ２３１ｂ、Ｑ２３２ｂの導通状態を示している。図１３において、「１」はスイッチング素子が導通している状態（オン状態）を示し、「０」はスイッチング素子が導通していない状態（オフ状態）を示している。
【０２２２】
例えば、出力電圧が電圧Ｖｃの３倍となるときには、スイッチング素子Ｑ１１ｐがオン、スイッチング素子Ｑ１１ｎがオフ、スイッチング素子Ｑ１２ｐがオフ、スイッチング素子Ｑ１２ｎがオン、スイッチング素子Ｑ２１ｐがオン、スイッチング素子Ｑ２１ｎがオフ、スイッチング素子Ｑ２２ｐがオフ、スイッチング素子Ｑ２２ｎがオン、スイッチング素子Ｑ３１ｐがオン、スイッチング素子Ｑ３１ｎがオフ、スイッチング素子Ｑ３２ｐがオフ、スイッチング素子Ｑ３２ｎがオン、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオフ、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオフとなり、コンデンサＣ１−Ｃ３は互いに並列に接続されていない状態となる。
【０２２３】
例えば、出力電圧が電圧Ｖｃの２倍となるときには、スイッチング素子Ｑ１１ｐがオン、スイッチング素子Ｑ１１ｎがオフ、スイッチング素子Ｑ１２ｐがオン、スイッチング素子Ｑ１２ｎがオフ、スイッチング素子Ｑ２１ｐがオン、スイッチング素子Ｑ２１ｎがオフ、スイッチング素子Ｑ２２ｐがオフ、スイッチング素子Ｑ２２ｎがオン、スイッチング素子Ｑ３１ｐがオン、スイッチング素子Ｑ３１ｎがオフ、スイッチング素子Ｑ３２ｐがオフ、スイッチング素子Ｑ３２ｎがオン、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオフとなり、コンデンサＣ１とコンデンサＣ２とが並列に接続され、コンデンサＣ３は他のコンデンサと並列に接続されていない状態となる。
【０２２４】
例えば、出力電圧が電圧Ｖｃの１倍となるときには、スイッチング素子Ｑ１１ｐがオン、スイッチング素子Ｑ１１ｎがオフ、スイッチング素子Ｑ１２ｐがオン、スイッチング素子Ｑ１２ｎがオフ、スイッチング素子Ｑ２１ｐがオン、スイッチング素子Ｑ２１ｎがオフ、スイッチング素子Ｑ２２ｐがオン、スイッチング素子Ｑ２２ｎがオフ、スイッチング素子Ｑ３１ｐがオン、スイッチング素子Ｑ３１ｎがオフ、スイッチング素子Ｑ３２ｐがオフ、スイッチング素子Ｑ３２ｎがオン、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１−Ｃ３が互いに並列に接続された状態となる。
【０２２５】
例えば、出力電圧がゼロとなるときには、スイッチング素子Ｑ１１ｐがオン、スイッチング素子Ｑ１１ｎがオフ、スイッチング素子Ｑ１２ｐがオン、スイッチング素子Ｑ１２ｎがオフ、スイッチング素子Ｑ２１ｐがオン、スイッチング素子Ｑ２１ｎがオフ、スイッチング素子Ｑ２２ｐがオン、スイッチング素子Ｑ２２ｎがオフ、スイッチング素子Ｑ３１ｐがオン、スイッチング素子Ｑ３１ｎがオフ、スイッチング素子Ｑ３２ｐがオン、スイッチング素子Ｑ３２ｎがオフ、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオン、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１−Ｃ３が互いに並列に接続された状態となる。
【０２２６】
例えば、出力電圧が電圧Ｖｃの−１倍となるときには、スイッチング素子Ｑ１１ｐがオン、スイッチング素子Ｑ１１ｎがオフ、スイッチング素子Ｑ１２ｐがオン、スイッチング素子Ｑ１２ｎがオフ、スイッチング素子Ｑ２１ｐがオン、スイッチング素子Ｑ２１ｎがオフ、スイッチング素子Ｑ２２ｐがオン、スイッチング素子Ｑ２２ｎがオフ、スイッチング素子Ｑ３１ｐがオフ、スイッチング素子Ｑ３１ｎがオン、スイッチング素子Ｑ３２ｐがオン、スイッチング素子Ｑ３２ｎがオフ、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオン、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオフ、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１とコンデンサＣ２とが並列に接続され、コンデンサＣ３は他のコンデンサと並列に接続されていない状態となる。
【０２２７】
例えば、出力電圧が電圧Ｖｃの−２倍となるときには、スイッチング素子Ｑ１１ｐがオン、スイッチング素子Ｑ１１ｎがオフ、スイッチング素子Ｑ１２ｐがオン、スイッチング素子Ｑ１２ｎがオフ、スイッチング素子Ｑ２１ｐがオフ、スイッチング素子Ｑ２１ｎがオン、スイッチング素子Ｑ２２ｐがオン、スイッチング素子Ｑ２２ｎがオフ、スイッチング素子Ｑ３１ｐがオフ、スイッチング素子Ｑ３１ｎがオン、スイッチング素子Ｑ３２ｐがオン、スイッチング素子Ｑ３２ｎがオフ、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオフ、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオフ、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１−Ｃ３は互いに並列に接続されていない状態となる。
【０２２８】
例えば、出力電圧が電圧Ｖｃの−３倍となるときには、スイッチング素子Ｑ１１ｐがオフ、スイッチング素子Ｑ１１ｎがオン、スイッチング素子Ｑ１２ｐがオン、スイッチング素子Ｑ１２ｎがオフ、スイッチング素子Ｑ２１ｐがオフ、スイッチング素子Ｑ２１ｎがオン、スイッチング素子Ｑ２２ｐがオン、スイッチング素子Ｑ２２ｎがオフ、スイッチング素子Ｑ３１ｐがオフ、スイッチング素子Ｑ３１ｎがオン、スイッチング素子Ｑ３２ｐがオン、スイッチング素子Ｑ３２ｎがオフ、となる。このとき、バランススイッチング素子Ｑ１２１ｂはオフ、スイッチング素子Ｑ１２２ｂはオン、スイッチング素子Ｑ２３１ｂはオフ、バランススイッチング素子Ｑ２３２ｂはオンとなり、コンデンサＣ１−Ｃ３は互いに並列に接続されていない状態となる。
【０２２９】
上記のように、アーム５０の出力が切り替わると、コンデンサＣ１−Ｃ３の接続状態も切り替わるため、電力変換装置が通常の動作を行うと同時にコンデンサＣ１−Ｃ３の電圧を均等化することができる。したがって、コンデンサＣ１−Ｃ３のいずれかの電圧を取得することによりコンデンサＣ１−Ｃ３の電圧値の制御を行うことができ、コンデンサＣ１−Ｃ３それぞれの電圧を検出する電圧検出器を設けて、コンデンサＣ１−Ｃ３の電圧を等しくするための特別な制御を行う必要がなくなる。
【０２３０】
すなわち、上記本実施形態の無効電力補償装置２１によれば、各アーム５０がバランス回路Ｂ１２、Ｂ２３を備え、各アーム５０においてバランス回路Ｂ１２、Ｂ２３のバランススイッチング素子を単位変換器のスイッチング素子と同期して動作させることにより、アーム５０にて単位変換器のコンデンサの容量を均等化させることが可能である。この構成により、無効電力補償装置２１に含まれる単位変換器のコンデンサの電圧をすべて検出し、個々の電圧を制御する必要がなくなり、単位変換器ごとにコンデンサの電圧を検出する検出器が不要となるとともに、制御回路ＣＴＲでの演算量を軽減することができる。
【０２３１】
さらに本実施形態の無効電力補償装置２１は、バランス回路Ｂ１２、Ｂ２３の絶縁回路が不要となり、上述の第４実施形態よりもさらに少ない構成要素にて実現することが可能である。
すなわち、本実施形態によれば、低コストで高調波の少ない小型な多直列単位変換器クラスタおよび無効電力補償装置を提供することができる。
【０２３２】
図２２は、実施形態の無効電力補償装置の他の構成例を概略的に示す図である。
上記第４および第５実施形態では、Ｕ相アーム５０ＵとＶ相アーム５０ＶとＷ相アーム５０Ｗとが、それぞれ、単位変換器５３にて互いに電気的に接続されている無効電力補償装置の構成について説明したが、無効電力補償装置の構成は上記に限定されるものではない。
【０２３３】
図２２に示す例では、Ｕ相アーム５０Ｕの単位変換器５３は、バッファリアクトルＬＶを介してＶ相アーム５０Ｖの単位変換器５１と電気的に接続されている。Ｖ相アーム５０Ｖの単位変換器５３は、バッファリアクトルＬＷを介してＷ相アーム５０Ｗの単位変換器５１と電気的に接続されている。Ｗ相アーム５０Ｗの単位変換器５３は、バッファリアクトルＬＵを介してＵ相アーム５０Ｕの単位変換器５１と電気的に接続されている。
【０２３４】
上記構成の無効電力補償装置２１であっても、上述の第４および第５実施形態のアーム５０と同様の構成を備えることにより、第４および第５実施形態の無効電力補償装置と同様の効果を得ることができる。
【０２３５】
図２３は、図１に示す電力変換装置のアームの他の構成例を概略的に示す図である。
上述の複数の実施形態では、アーム３０（若しくはアーム５０）に含まれる全ての単位変換器のコンデンサの電圧を略等しくする構成について説明したが、アーム３０（若しくはアーム５０）は、例えば図２３に示すように、少なくとも２つの単位変換器のコンデンサの電圧を等しくする構成を備えていれば良い。
図２３では、単位変換器３１−３４と、バランス回路Ｂ１２、Ｂ３４と、電圧検出器（図示せず）と、を備えたアーム３０の一構成例を示している。
複数の単位変換器３１−３４のそれぞれは、電圧検出器ＳＶ以外は図２に示す単位変換器３１−３３のそれぞれと同様の構成である。また、バランス回路Ｂ１２は、図２に示すバランス回路Ｂ１２と同様の構成である。
【０２３６】
バランス回路Ｂ３４は、バランススイッチング素子Ｑ３４ｂと、駆動回路（バランススイッチ駆動回路）ＤＶ３４ｂと、絶縁回路（第２絶縁回路）３２３と、を備えている。
バランススイッチング素子Ｑ３４ｂは、例えばＭＯＳＦＥＴ（metal-oxide semiconductor field-effect transistor）等の自己消弧型のスイッチング素子を備えている。自己消弧型のスイッチング素子は、例えば、ＩＥＧＴ（injection Enhanced Gate transistor）、ＧＴＯ（gate turn-off thyristor）、ＧＴＯ（gate turn-off thyristor）、ＧＣＴ（gate communicated turn-off thyristor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）等、素子のオン（導通状態）とオフ（非導通状態）とを電気的に制御可能なスイッチング素子を採用することが可能である。バランススイッチング素子Ｑ３４ｂは、必要に応じて、スイッチング素子に逆並列接続された還流ダイオードを備えてもよい。
なお、バランススイッチング素子Ｑ３４ｂとして、ＩＧＢＴやＩＥＧＴを採用する場合には、バランススイッチング素子Ｑ３４ｂのソースをエミッタと読み替え、バランススイッチング素子Ｑ３４ｂのドレインをコレクタとして読み替える。
【０２３７】
バランススイッチング素子Ｑ３４ｂの一端（ドレイン）は、単位変換器３３のコンデンサＣ３の一端と電気的に接続している。バランススイッチング素子Ｑ３４ｂの他端（ソース）は、単位変換器３４のコンデンサＣ４の一端と電気的に接続している。したがって、バランススイッチング素子Ｑ３４ｂがオンされる（導通する）と、コンデンサＣ３の一端とコンデンサＣ４の一端とが電気的に接続される。
【０２３８】
絶縁回路３２３は、電源回路３３３と駆動回路ＤＶ３４ｂとを絶縁している。電源回路３３３と駆動回路ＤＶ３４ｂとは異なる基準電位にて動作する。絶縁回路３２３は、たとえば、ブートストラップ回路である。
駆動回路ＤＶ３４ｂは、絶縁回路３２３を介して電源電圧が供給されることにより動作し、制御回路ＣＴＲから供給されるゲート信号に基づいて、バランススイッチング素子Ｑ３４ｂを駆動する。
【０２３９】
本実施形態では、バランススイッチング素子Ｑ３４ｂのゲート信号は、単位変換器３４のスイッチング素子Ｑ４ｎと共通である。すなわち駆動回路ＤＶ３４ｂに入力されるゲート信号と、駆動回路ＤＶ４ｎに入力されるゲート信号とは共通である。したがって、スイッチング素子Ｑ４ｎとバランススイッチング素子Ｑ３４ｂとは同じタイミングで導通し（オンとなり）、コンデンサＣ３とコンデンサＣ４とが並列に接続される。このことにより、コンデンサＣ３の電圧とコンデンサＣ４の電圧とが略等しくなる。
【０２４０】
上記のように、図２３に示す例では、単位変換器３１のコンデンサＣ１の電圧と単位変換器３２のコンデンサＣ２の電圧とは、バランス回路Ｂ１２により略等しくなる。単位変換器３３のコンデンサＣ３の電圧と単位変換器３４のコンデンサＣ４の電圧とは、バランス回路Ｂ３４により略等しくなる。
電圧検出器は、コンデンサＣ１とコンデンサＣ２とのいずれか一方の電圧と、コンデンサＣ３とコンデンサＣ４とのいずれか一方の電圧とを検出するように設けられ、検出した値を制御回路ＣＴＲへ供給する。
【０２４１】
なお、この例では、バランス回路Ｂ１２、Ｂ３４により接続された複数の単位変換器は同期して動作させる。すなわち、単位変換器３１のスイッチング素子Ｑ１ｐと、単位変換器３２のスイッチング素子Ｑ２ｐとは、同じゲート信号により駆動される。同様に、単位変換器３１のスイッチング素子Ｑ１ｎと、単位変換器３２のスイッチング素子Ｑ２ｎとは、同じゲート信号により駆動される。単位変換器３３のスイッチング素子Ｑ３ｐと、単位変換器３４のスイッチング素子Ｑ４ｐとは、同じゲート信号により駆動される。同様に、単位変換器３３のスイッチング素子Ｑ３ｎと、単位変換器３４のスイッチング素子Ｑ４ｎとは、同じゲート信号により駆動される。上記のように複数の単位変換器３１−３４を駆動することにより、例えば図２３に示すアームにより、０Ｖ、２Ｖｃ、４Ｖｃの出力電圧を出力することができる。
【０２４２】
同じゲート信号で複数の単位変換器３１、３２を駆動すると、微妙なバラツキにより、コンデンサＣ１の電圧とコンデンサＣ２の電圧とのアンバランスが発生するが、バランス回路Ｂ１２により解消することができる。複数の単位変換器３３、３４についても同様に、バランス回路Ｂ３４によりコンデンサＣ３、Ｃ４の電圧のアンバランスを解消することができる。
【０２４３】
これにより、たとえば、１つのアームに含まれる単位変換器の数が増えた場合に、ゲート信号が増えることを防ぎ、制御回路ＣＴＲおよび周辺の構成を簡素化することが可能となる。
制御回路ＣＴＲは、複数のアーム３０Ｕ−３０Ｚそれぞれから、少なくとも２つのコンデンサの電圧値（若しくは電圧相当値）を受信し、受信した１２の電圧値（若しくは電圧相当値）に基づいて、複数のアーム３０Ｕ−３０Ｚに含まれるコンデンサの値が等しくなるように制御量を演算することができる。したがって、図２３に示すアームを備えた電力変換装置又は無効電力補償装置によれば、上述の複数の実施形態と同様の効果を得ることができる。
【０２４４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０２４５】
１０…交流電源（又は交流負荷）、２０…電力変換装置、２１…無効電力補償装置、２２…計器用変圧器、３０…アーム、３０Ｕ…Ｕ相正側アーム、３０Ｕ…正側アーム、３０Ｖ…Ｖ相正側アーム、３０Ｗ…Ｗ相正側アーム、３０Ｘ…Ｕ相負側アーム、３０Ｙ…Ｖ相負側アーム、３０Ｚ…Ｗ相負側アーム、３１−３３…単位変換器、４１…コンデンサ電圧平均値制御部、４２…コンデンサ電圧バランス制御部、４３…電流制御部、４４Ｕ〜４４Ｗ…減算器、４５Ｕ〜４５Ｗ…加算器、４５Ｘ〜４５Ｚ…加算器、４６Ｕ〜４６Ｗ…ＰＷＭ処理部、４６Ｘ〜４６Ｚ…ＰＷＭ処理部、４７Ｕ〜４７Ｗ…遅延回路、５０…アーム、５０Ｕ…Ｕ相アーム、５０Ｖ…Ｖ相アーム、５０Ｗ…Ｗ相アーム、５１−５３…単位変換器、３１１−３１３、３２１、３２２、５１１−５１３、５２１、５２２…絶縁回路、３３１−３３３、５３１−５３３…電源回路、ＡＤ１、ＡＤ２…加算器、Ｂ１２、Ｂ２３…バランス回路、Ｃ１−Ｃ３…コンデンサ、ＤＶ１２ｂ、ＤＶ１ｎ、ＤＶ１ｐ、ＤＶ２３ｂ、ＤＶ２ｎ、ＤＶ２ｐ、ＤＶ３ｎ、ＤＶ３ｐ…駆動回路、Ｍ１…乗算器、Ｑ１ｐ−Ｑ４ｎ、Ｑ１１ｐ−Ｑ３２ｎ…スイッチング素子、Ｑ１２ｂ、Ｑ２３ｂ、Ｑ１２１ｂ、Ｑ１２２ｂ、Ｑ２３１ｂ、Ｑ２３２ｂ…バランススイッチング素子。
【図１】
2020182366.tif 000003
【図２】
2020182366.tif 000004
【図３】
2020182366.tif 000005
【図４】
2020182366.tif 000006
【図５】
2020182366.tif 000007
【図６】
2020182366.tif 000008
【図７】
2020182366.tif 000009
【図８】
2020182366.tif 000010
【図９】
2020182366.tif 000011
【図１０】
2020182366.tif 000012
【図１１】
2020182366.tif 000013
【図１２】
2020182366.tif 000014
【図１３】
2020182366.tif 000015
【図１４】
2020182366.tif 000016
【図１５】
2020182366.tif 000017
【図１６】
2020182366.tif 000018
【図１７】
2020182366.tif 000019
【図１８】
2020182366.tif 000020
【図１９】
2020182366.tif 000021
【図２０】
2020182366.tif 000022
【図２１】
2020182366.tif 000023
【図２２】
2020182366.tif 000024
【図２３】
2020182366.tif 000025