(57)【要約】【課題】オーバーシュートおよびアンダーシュートを更に効果的に抑制することができる電力変換装置の駆動制御装置を提供する。【解決手段】電力変換装置の駆動制御装置は、ＤＣ−ＤＣコンバータ部から負荷への電流をＰＷＭ制御により制御するものである。駆動制御装置のゲイン演算部４３は、負荷への出力電圧ｅOと目標電圧Ｎｒとの偏差Ｎerrorの絶対値に定数Ｋerrorを乗算し、バイアス値ＫC1を加算して、第１ゲインＫP1を算出する第１演算部４３１と、負荷への出力の傾きＮdevをべき乗したものに、定数Ｋdevを乗算し、バイアス値ＫC2を加算して、第２ゲインＫP2として算出する第２演算部４３２と、第１ゲインＫP1と第２ゲインＫP2とを加算してゲイン調整値ＫP0として出力する加算部４３３と、ゲイン調整値ＫPに基づいて負荷への出力と目標電圧との偏差を是正するＰＷＭ制御を行うＰＩＤ制御部４４とを備えている。【選択図】図３
2020182263.tif 000002
【特許請求の範囲】
【請求項１】
負荷への電流をゲイン制御する電力変換装置の駆動制御装置において、
前記負荷への出力と目標値との偏差を第１ゲインとして算出する第１演算部と、
前記負荷への出力の傾きをべき乗して第２ゲインとして算出する第２演算部と、
前記第１ゲインと前記第２ゲインとを加算してゲイン調整値として出力する加算部と、
前記ゲイン調整値に基づいて前記負荷への出力と目標値との偏差を是正する前記ゲイン制御を行うフィードバック制御部とを備えた電力変換装置の駆動制御装置。
【請求項２】
前記フィードバック制御部は、前記ゲイン調整値を比例ゲインとした比例制御のみ、または、比例制御に、積分制御または微分制御のいずれか一方または両方を組合せたものである請求項１記載の電力変換装置の駆動制御装置。
【請求項３】
前記第１演算部は、前記負荷への出力と目標値との偏差を算出する偏差演算部と、前記偏差演算部からの偏差の絶対値を算出する第１絶対値演算部と、第１絶対値演算部からの出力に定数を乗算したものにバイアス値を加算して前記第１ゲインを算出する第１ゲイン演算部とを備えた請求項１または２記載の電力変換装置の駆動制御装置。
【請求項４】
前記第２演算部は、出力を記憶して、前回の出力を出力するバッファ部と、出力と前回の出力との差を求め、傾きを算出する傾き演算部と、前記傾き演算部からの傾きの絶対値を算出する第２絶対値演算部と、前記第２絶対値演算部からの出力をべき乗して定数を乗算したものに、バイアス値を加算して、前記第２ゲインを算出する第２ゲイン演算部とを備えた請求項１から３のいずれかの項に記載の電力変換装置の駆動制御装置。
【請求項５】
前記加算部からの前記ゲイン調整値が所定の閾値以上であれば、前記ゲイン調整値をそのまま前記フィードバック制御部へ出力し、前記閾値未満であれば、前記ゲイン調整値を、ゲインを抑制するための定数を前記フィードバック制御部へ出力するゲイン抑制部を備えた請求項１から４のいずれかの項に記載の電力変換装置の駆動制御装置。
【請求項６】
前記第１演算部による偏差と、前記第２演算部による傾きとの乗算による符号が、プラス符号であれば、前記ゲイン調整値をそのまま前記フィードバック制御部へ出力し、前記符号がマイナス符号であれば、前記ゲイン調整値を、ゲインを抑制するための定数を前記フィードバック制御部へ出力するゲイン抑制部を備えた請求項１から５のいずれかの項に記載の電力変換装置の駆動制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置の駆動回路のオン／オフを制御する電力変換装置の駆動制御装置に関するものである。
【背景技術】
【０００２】
電力変換装置の一例のスイッチング電源では、駆動回路によるオン／オフの時間比率により出力電力が制御される。駆動回路によるオン／オフは、出力電圧が目的電圧となるよう駆動制御装置によるフィードバック制御により行われる。駆動回路によるオン／オフにより出力電圧は、過渡期にオーバーシュートやアンダーシュートが発生し、徐々に減衰する振幅を繰り返しながら目的電圧へと収束する。従って、このオーバーシュートやアンダーシュート、リンギングなどを抑えることが重要である。
【０００３】
このような駆動回路のオン／オフ制御について、特許文献１に記載されたものが知られている。
特許文献１に記載の電力変換装置の制御回路および制御方法は、オーバーシュートまたはアンダーシュートの期間中に経時減衰するオーバーシュートまたはアンダーシュートの抑制量を付加することで、短時間内にオーバーシュートまたはアンダーシュートを抑制して出力を基準値に近づけるというものである。
具体的には、出力がオーバーシュートしたときには、出力のフィードバック制御量に、オーバーシュートしている期間において定義される経時減衰抑制量を含むオーバーシュート抑制量を付加し、出力がアンダーシュートしたときには、出力のフィードバック制御量に、アンダーシュートしている期間において定義される経時減衰制御量を含むアンダーシュート抑制量を付加する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５４０１７２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
オーバーシュートおよびアンダーシュートは、速やかな抑制により目標値に収束できることが望ましいが、特許文献１に記載の電力変換装置の制御回路および制御方法では、サンプリング周期を乗算する時間関数により経時減衰抑制量を算出し、スイッチのオン時間を算出しているため、応答に時間が掛かるおそれがある。
従って、オーバーシュートおよびアンダーシュートの抑制について、更なる改良が望まれている。
【０００６】
そこで本発明は、オーバーシュートおよびアンダーシュートを更に効果的に抑制することができる電力変換装置の駆動制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、負荷への電流を制御する電力変換装置の駆動制御装置において、前記負荷への出力と目標値との偏差を第１ゲインとして算出する第１演算部と、前記負荷への出力の傾きをべき乗して第２ゲインとして算出する第２演算部と、前記第１ゲインと前記第２ゲインとを加算してゲイン調整値として出力する加算部と、前記ゲイン調整値に基づいて前記負荷への出力と目標値との偏差を是正する前記ゲインを行うフィードバック制御部とを備えたことを特徴とする。
【０００８】
本発明の電力変換装置の駆動制御装置によれば、第１演算部が負荷への出力と目標値との偏差を第１ゲインとして算出する。また、第２演算部が負荷への出力の傾きをべき乗して第２ゲインとして算出する。そして、加算部が第１ゲインと第２ゲインとを加算したゲイン調整値に基づいて、フィードバック制御部が、負荷への出力と目標値との偏差を是正するゲイン制御を行う。そのため、過渡応答の最初は出力の傾きによる第２ゲインにより抑制でき、その後は偏差による第１ゲインにより抑制できる。従って、オーバーシュートおよびアンダーシュートを抑えることができ、素早く収束させることができる。
【０００９】
前記フィードバック制御部は、前記ゲイン調整値を比例ゲインとした比例制御のみ、または、比例制御に、積分制御または微分制御のいずれか一方または両方を組合せたものとすると、フィードバック制御部を乗算と加算の簡単な処理で実現することができる。
【００１０】
前記第１演算部は、前記負荷への出力と目標値との偏差を算出する偏差演算部と、前記偏差演算部からの偏差の絶対値を算出する第１絶対値演算部と、第１絶対値演算部からの出力に定数を乗算したものにバイアス値を加算して前記第１ゲインを算出する第１ゲイン演算部とを備えたものとすることができる。
偏差演算部と、第１絶対値演算部と、第１ゲイン演算部とを備えた第１演算部とすることにより、出力と目標値との偏差を第１ゲインとして出力することができる。
【００１１】
前記第２演算部は、出力を記憶して、前回の出力を出力するバッファ部と、出力と前回の出力との差を求め、傾きを算出する傾き演算部と、前記傾き演算部からの傾きの絶対値を算出する第２絶対値演算部と、前記第２絶対値演算部からの出力をべき乗して定数を乗算したものに、バイアス値を加算して、前記第２ゲインを算出する第２ゲイン演算部とを備えたものとすることができる。
バッファ部と、傾き演算部と、第２絶対値演算部と、第２ゲイン演算部とを備えた第２演算部とすることにより、出力の傾きを第２ゲインとして出力することができる。
【００１２】
前記加算部からの前記ゲイン調整値が所定の閾値以上であれば、前記ゲイン調整値をそのまま前記フィードバック制御部へ出力し、前記閾値未満であれば、前記ゲイン調整値を、ゲインを抑制するための定数を前記フィードバック制御部へ出力するゲイン抑制部を備えることができる。
ゲイン調整値が閾値以上であれば、大きい偏差を是正することができ、ゲイン調整値が閾値未満であれば、大きなゲインで収束に悪影響を与えることが回避できる。
【００１３】
前記第１演算部による偏差と、前記第２演算部による傾きとの乗算による符号が、プラス符号であれば、前記ゲイン調整値をそのまま前記フィードバック制御部へ出力し、前記符号がマイナス符号であれば、前記ゲイン調整値を、ゲインを抑制するための定数を前記フィードバック制御部へ出力するゲイン抑制部を備えることができる。
出力が目標値から遠ざかる方向に変化している期間では、偏差と傾きの乗算がプラス符号となるため、ゲイン調整値をそのままフィードバック制御部へ出力することで、アンダーシュートの立ち下がりや、オーバーシュートの立ち上がりを、大きく抑制することができる。
また、出力が目標値に向かうように変化している期間では、マイナス符号となるため、ゲイン調整値を、ゲインを抑制するための定数とすることで、過補償によるアンダーシュートやオーバーシュートを引き起こすことが防止できる。
【発明の効果】
【００１４】
本発明の電力変換装置の駆動制御装置によれば、オーバーシュートおよびアンダーシュートを抑えることができ、素早く収束させることができるので、更に効果的に抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態に係る電力変換装置の構成を説明するための図である。
【図２】図１に示す駆動制御装置の構成を説明するための図である。
【図３】図２に示す駆動制御装置のゲイン演算部の構成を説明するための図である。
【図４】図２に示す駆動制御装置の動作を説明するためのフローチャートである。
【図５】目標電圧からプラス方向およびマイナス方向に電圧閾値が設定されたことを説明するための図である。
【図６】オーバーシュートと立ち上がりまたは立ち下がり、アンダーシュートの立ち下がりまたは立ち上がりによって、ゲイン調整値を切り替えることを説明するための図である。
【図７】第１のシミュレーションの結果を示す波形図であり、ゲインの調整を行わないときの過渡特性をシミュレーションした波形図である。
【図８】第２のシミュレーションとして、出力電圧の偏差に対して第１ゲインを調整した場合をシミュレーションした結果を示す波形図であり、（Ａ）はＫerrorと１としたときの波形図、（Ｂ）はＫerrorが１０であるときの波形図である。
【図９】第２のシミュレーションとして、出力電圧の偏差に対して第１ゲインを調整した場合をシミュレーションした結果を示す波形図であり、（Ａ）はＫerrorと２０としたときの波形図、（Ｂ）はＫerrorが３０であるときの波形図である。
【図１０】第３のシミュレーションとして、出力電圧の傾きに対して第２ゲインを調整した場合をシミュレーションした結果を示す波形図であり、（Ａ）はＫdevと１としたときの波形図、（Ｂ）はＫdevが１０であるときの波形図である。
【図１１】第３のシミュレーションとして、出力電圧の傾きに対して第２ゲインを調整した場合をシミュレーションした結果を示す波形図であり、（Ａ）はＫdevと２０としたときの波形図、（Ｂ）はＫdevが４０であるときの波形図である。
【図１２】第４のシミュレーションとして、出力電圧の偏差と傾きと対して第１ゲインと第２ゲインとを組み合わせて調整した場合をシミュレーションした結果を示す波形図であり、Ｋerrorが１０で、Ｋdevが２０としたときの波形図である。
【発明を実施するための形態】
【００１６】
（実施の形態）
本発明の実施の形態に係る電力変換装置を図面に基づいて説明する。
図１に示す電力変換装置１は、ＤＣ−ＤＣコンバータ部２と、駆動部３と、駆動制御装置４とを備えている。
【００１７】
ＤＣ−ＤＣコンバータ部２は、直流電圧を変圧して供給する電圧変換装置であり、本実施の形態では、降圧型コンバータとしている。ＤＣ−ＤＣコンバータ部２は、直流電源Ｂからの電源線Ｌ１とグランド線Ｌ２とが入力端子Ｔ１１，Ｔ１２に接続され、出力端子Ｔ２１，Ｔ２２に負荷Ｒが接続されている。
ＤＣ−ＤＣコンバータ部２は、スイッチング素子Ｔｒと、リアクトルＬと、フライホイールダイオードＤと、キャパシタＣとを備えている。
【００１８】
スイッチング素子Ｔｒは、負荷Ｒへの電流を通過させたり遮断させたりするトランジスタである。本実施の形態では、スイッチング素子Ｔｒはｎ型ＦＥＴとしている。
スイッチング素子Ｔｒは、ドレインが電源線Ｌ１に接続されていると共に、駆動部３に接続されている。
【００１９】
ダイオードＤは、電源線Ｌ１とグランド線Ｌ２との間に接続されている。
リアクトルＬは、電源線Ｌ１に直列に挿入されている。リアクトルＬの一端は、スイッチング素子Ｔｒのソースに接続されていると共に、ダイオードＤのカソードに接続されている。リアクトルＬの他端は、キャパシタＣと負荷Ｒに接続されている。
キャパシタＣは、電源線Ｌ１とグランド線Ｌ２との間に接続されている。
【００２０】
駆動部３は、駆動制御装置４からのＰＷＭ制御のための信号ＳPWMに基づいて、スイッチング素子Ｔｒにオン／オフを指示する信号を駆動するものである。
【００２１】
図２に示すように、駆動制御装置４は、前置増幅部４１と、ＡＤコンバータ部４２と、ゲイン演算部４３と、ＰＩＤ制御部４４と、ＰＷＭ信号生成部４５とを備えている。
前置増幅部４１は、ＤＣ−ＤＣコンバータ部２の出力電圧ｅo（負荷電圧）を増幅すると共に、ローパスフィルタにより標本化定理を満たすように高周波成分を遮断する。
ＡＤコンバータ部４２は、アナログ信号（アナログ値）をデジタル信号（デジタル値）に変換する。本実施の形態では、ＡＤコンバータ部４２は、例えば、１２ビットのデジタル値に変換している。
【００２２】
ゲイン演算部４３は、目標電圧Ｎｒと出力電圧ｅoとの偏差の絶対値と、出力電圧ｅoの変化分の絶対値とを加算して、ゲイン調整値として出力する。
ＰＩＤ制御部４４は、ゲイン調整値に基づいて負荷Ｒへの出力（出力電圧ｅo）と目標値（目標電圧Ｎｒ）との偏差を是正するゲイン制御を行うフィードバック制御部として機能するものである。
ＰＷＭ信号生成部４５は、ＰＩＤ制御部４４からのスイッチング信号ＮTonに基づいてゲイン制御をＰＷＭ制御により行うための信号ＳPWMを駆動部３へ出力する。
【００２３】
ここで、ゲイン演算部４３について、図３に基づいて詳細に説明する。
図３に示すゲイン演算部４３は、負荷Ｒへの出力（出力電圧ｅo）と目標値（目標電圧Ｎｒ）との偏差の絶対値を演算する第１演算部４３１と、負荷Ｒへの出力（出力電圧ｅo）の傾きの絶対値を演算する第２演算部４３２と、加算部４３３と、ゲイン抑制部４３４とを備えている。
【００２４】
第１演算部４３１は、偏差演算部４３ａと、第１絶対値演算部４３ｂと、第１ゲイン演算部４３ｃとを備えている。
【００２５】
偏差演算部４３ａは、ＡＤコンバータ部４２からの出力電圧ｅO［ｎ］（デジタル値）を入力して目標電圧Ｎｒとの偏差を求め、偏差Ｎerrorを出力する。
第１絶対値演算部４３ｂは、偏差演算部４３ａからの偏差Ｎerrorの絶対値｜Ｎerror｜を算出する。
第１ゲイン演算部４３ｃは、第１絶対値演算部４３ｂからの出力｜Ｎerror｜に定数Ｋerrorを乗算したものに、バイアス値ＫC1を加算して、第１ゲインＫP1を算出する。
【００２６】
第２演算部４３２は、バッファ部４３ｄと、傾き演算部４３ｅと、第２絶対値演算部４３ｆと、第２ゲイン演算部４３ｇとを備えている。
バッファ部４３ｄは、出力電圧ｅO［ｎ］を記憶して、前回の出力電圧ｅO［ｎ−１］を出力する。
傾き演算部４３ｅは、出力電圧ｅo［ｎ］と前回の出力電圧ｅo［ｎ−１］との差を求め、傾きＮdevを出力する。
第２絶対値演算部４３ｆは、傾き演算部４３ｅからの傾きＮdevの絶対値｜Ｎdev｜を算出する。
第２ゲイン演算部４３ｇは、第２絶対値演算部４３ｆからの出力｜Ｎdev｜を、べき乗数Ｍによるべき乗して定数Ｋdevを乗算したものに、バイアス値ＫC2を加算して、第２ゲインＫP2を算出する。本実施の形態では、Ｎdevの絶対値（｜Ｎdev｜）を自乗している。
【００２７】
加算部４３３は、第１ゲイン演算部４３ｃからの第１ゲインＫP1と、第２ゲイン演算部４３ｇからの第２ゲインＫP2と、バイアス値ＫCとを加算して、ゲイン調整値ＫP0を算出する。
ゲイン抑制部４３４は、偏差の絶対値｜Ｎerror｜と閾値電圧値の絶対値｜Ｖth｜とを比較し、その結果に基づいてゲイン調整値ＫPを設定して、ＰＩＤ制御部４４に出力する。
【００２８】
ここで、電圧閾値Ｖthは、例えば、目標電圧Ｎｒの１％とすることができるが、負荷Ｒが要求する電圧精度に応じて適宜決定することができる。
電圧閾値Ｖthは、｜Ｎerror｜が増加して第１値とした｜Ｖth｜以上となると、第１値とした｜Ｖth｜から小さい第２値とすることができる。また、｜Ｎerror｜が減少して第３値とした｜Ｖth｜未満となると、第３値とした｜Ｖth｜から大きい第４値とすることができる。この第１値から第４値は、第１値と第４値は同じ値とすることができ、第２値と第３値を同じ値とすることができる。
【００２９】
このように｜Ｖth｜の値を｜Ｎerror｜の増加または減少に応じて変えることで、ゲイン抑制部４３４にヒステリシス特性を持たせることができ、｜Ｎerror｜が｜Ｖth｜付近で揺らぐように変化したときに、ゲイン調整値ＫPが振動することを抑止することができる。
【００３０】
以上のように構成された本発明の実施の形態に係る電力変換装置１の動作を、図４に示すフローチャートの流れに従って説明する。
まず、図２に示す前置増幅部４１が負荷Ｒへの出力電圧ｅOを検出すると増幅して、ＡＤコンバータ部４２へ出力する（ステップＳ１０）。
図２および図３に示すＡＤコンバータ部４２は、前置増幅部４１により増幅された出力電圧ｅOをデジタル値であるｅO［ｎ］へ変換して、ゲイン演算部４３と、ＰＩＤ制御部４４へ出力する。
【００３１】
まず、図３に示す偏差演算部４３ａが、目標電圧Ｎｒから出力電圧ｅO［ｎ］を引き偏差Ｎerrorを算出する。また、傾き演算部４３ｅでは、バッファ部４３ｄから前回の出力電圧ｅO［ｎ−１］を読み出し、出力電圧ｅO［ｎ］からの差から、変化分となる傾きＮdevを算出する。（ステップＳ２０）。
次に、第１絶対値演算部４３ｂが、偏差Ｎerrorの絶対値｜Ｎerror｜を算出する。
また、第２絶対値演算部４３ｆが、Ｎdevの絶対値｜Ｎdev｜を算出する（ステップＳ３０）。
【００３２】
次に、ゲイン抑制部４３４が、偏差の絶対値である｜Ｎerror｜が所定の電圧閾値の絶対値｜Ｖth｜以上であるか否かを判断する（ステップＳ４０）。
【００３３】
｜Ｎerror｜が所定の電圧閾値の絶対値｜Ｖth｜未満であるときには、ゲイン抑制部４３４は、ゲインを抑制するための定数Ｋpminをゲイン調整値ＫPとする（ステップＳ５０）。定数Ｋpminは、例えば１とすることができる。
【００３４】
図２および図３に示すように、ＰＩＤ制御部４４は、比例ゲインであるゲイン調整値ＫPに基づいてＰＩＤ制御（Ｐ制御）をＫP（Ｎｒ−ｅO［ｎ］）に従って行い、偏差を是正するためのスイッチング信号ＮTonを出力する（ステップＳ６０）。
【００３５】
一方、ステップＳ４０にて、偏差の絶対値である｜Ｎerror｜が所定の電圧閾値の絶対値｜Ｖth｜以上であると判定された場合には、ゲイン抑制部４３４は、Ｎdev×Ｎerrorが０未満であるか否かを判定する（ステップＳ７０）。
Ｎdev×Ｎerrorが０以上である場合には、ゲイン抑制部４３４は、ステップＳ５０へ移行して、ゲイン調整値ＫP0より小さい値となる定数であり、ゲインを抑制するための定数Ｋpminをゲイン調整値ＫPとする。
【００３６】
ステップＳ７０にて、Ｎdev×Ｎerrorが０未満であると判定された場合には、第１ゲイン演算部４３ｃが第１ゲインＫP1を算出し、第２ゲイン演算部４３ｇが、第２ゲインＫP2を算出する（ステップＳ８０）。
具体的には、第１ゲイン演算部４３ｃは、偏差Ｎerrorの絶対値｜Ｎerror｜に定数Ｋerrorを乗算し、バイアス値ＫC1を加算することで、第１ゲインＫP1を算出する。
また、第２ゲイン演算部４３ｇは、傾きＮdevの絶対値｜Ｎdev｜をべき乗して定数Ｋdevを乗算し、バイアス値ＫC2を加算することで、第２ゲインＫP2を算出する。
【００３７】
第１ゲインＫP1が算出され、第２ゲインＫP2が算出されると、加算部４３３が、第１ゲインＫP1と、第２ゲインＫP2と、バイアス値ＫCとを加算して、ゲイン調整値ＫP0を出力する（ステップＳ９０）。
【００３８】
そして、ゲイン抑制部４３４は、ＰＩＤ制御部４４へのゲイン調整値ＫPとしてゲイン調整値ＫP0を出力して、ステップＳ６０へ移行する（ステップＳ１００）。
【００３９】
そして、ＰＷＭ信号生成部４５は、スイッチング信号ＮTonに基づいてＰＷＭ制御のための信号ＳPWMを駆動部３へ出力する。駆動部３は、信号ＳPWMを増幅して、スイッチング素子Ｔｒをオンまたはオフすることで、負荷Ｒへの電流を通過させたり、遮断させたりする。
【００４０】
ここで、ゲイン抑制部４３４によるゲインの抑制について、図面に基づいて詳細に説明する。
まず、出力電圧ｅOが過渡状態であるか否かによって、ゲイン調整値Ｋpを切り替えている点について説明する。
図５に示すように、出力電圧ｅOが過渡状態であるか否かを判断するために目標電圧Ｅo*からプラス方向およびマイナス方向にＶthの幅を持たせて電圧閾値が設定される。
図４に示すように、ステップＳ４０にて、偏差の絶対値である｜Ｎerror｜が所定の電圧閾値の絶対値｜Ｖth｜以上であるか否かを判定している。
そして、｜Ｎerror｜が｜Ｖth｜未満であれば、ゲイン抑制部４３４は、ステップＳ５０にて、定数Ｋpminをゲイン調整値ＫPとしている。
また、｜Ｎerror｜が｜Ｖth｜以上であれば、ＮdevとＮerrorとの符号にもよるが、ゲイン抑制部４３４は、ステップＳ１００にてＫP0をゲイン調整値ＫPとしている。
【００４１】
従って、出力電圧ｅOが電圧閾値Ｖthを超えると過渡状態と見なし、系が不安定条件になっても構わないので、大きなゲイン（ＫP0→ＫP）の調整を行うことで、大きく是正することができる。
出力電圧ｅOが過渡状態でない定常状態では、小さいゲイン（Ｋpmin→ＫP）の調整を行うことで、大きなゲインによる調整で、収束に悪影響を与えることを抑えることができ、出力平滑キャパシタを小さい容量とすることができるので、小型化を図ることができる。
また、出力平滑キャパシタが小さいと過渡時の振動の周波数も高くなり、時定数は逆に小さくなるため、速く収束させることができる。
【００４２】
次に、オーバーシュートと立ち上がりまたは立ち下がり、アンダーシュートの立ち下がりまたは立ち上がりによって、ゲイン調整値Ｋpを切り替えている点について説明する。
図６に示すように、出力電圧ｅOが、アンダーシュートにより、目標電圧Ｅo*から、マイナス方向に遠ざかるように変化しているＴ１期間では、偏差Ｎerrorはマイナス符号となり、傾きＮdevもマイナス符号となる。
Ｔ１期間から目標電圧Ｅo*に向かうように変化するＴ２期間では、偏差Ｎerrorはマイナス符号となり、傾きＮdevはプラス符号となる。
Ｔ２期間から目標電圧Ｅo*を超えて、プラス方向に遠ざかるように変化しているＴ３期間では、偏差Ｎerrorはプラス符号となり、傾きＮdevはマイナス符号となる。
Ｔ３期間から目標電圧Ｅo*に向かうように変化するＴ４期間では、偏差Ｎerrorはプラス符号となり、傾きＮdevはマイナス符号となる。
【００４３】
従って、出力電圧ｅOが目標電圧Ｅo*から遠ざかる方向に変化している期間（Ｔ１期間，Ｔ３期間）では、偏差Ｎerrorと傾きＮdevの乗算は、プラス符号となる。
従って、ステップＳ１００にて、ゲイン調整値ＫP0をゲイン調整値ＫPとすることで、アンダーシュートの立ち下がりや、オーバーシュートの立ち上がりを、大きく抑制することができる。
反対に、目標電圧Ｅo*に向かうように変化している期間（Ｔ２期間，Ｔ４期間）では、偏差Ｎerrorと傾きＮdevの乗算は、マイナス符号となる。
従って、ステップＳ６０にて、ゲイン調整値ＫPを定数Ｋpminとすることで、ＫP0より十分に小さい値とすることができるので、過補償によるアンダーシュートやオーバーシュートを引き起こすことが防止できる。
【００４４】
（シミュレーションの実施）
図１から図３に示す電力変換装置について、シミュレーションによって、オーバーシュートおよびアンダーシュートなどの過渡特性を確認する。
なお、ＤＣ−ＤＣコンバータ部２のリアクトルＬを１８９μＨ、キャパシタＣを１０００μＦ、負荷Ｒのステップ変化を２５Ωから５Ωとした。
また、ＰＩＤ制御のゲインとして、Ｉ制御によるゲインＫI＝０．０１、Ｄ制御によるゲインＫD＝１とする。更に、ＫC1＝ＫC2＝１、Ｍ＝２に設定して、シミュレーションを行う。なお、これらのパラメータは、実際の回路では負荷に応じて適時決定することができる。例えば、ＫP1またはＫP2が０にならなければ、ＫC1,ＫC2は０でもよい。
【００４５】
（第１のシミュレーション）
まず、第１のシミュレーションとして、ゲインの調整を行わないときの過渡特性をシミュレーションした。
ＰＩＤ制御のゲインは、ゲインの調整を行わないため、ＫP＝１である。結果を図７に示す。
図７に示す波形では、ｅOのアンダーシュートおよび収束時間はそれぞれ約５％および約４．５ｍｓであり、ｉLのオーバーシュートは６０％であった。
【００４６】
（第２のシミュレーション）
次に、第２のシミュレーションとして、第１ゲイン演算部４３ｃが演算するＫP1＝Ｋerror｜Ｎerror｜＋ＫC1に従って、ゲインの調整を行った場合の過渡特性をシミュレーションした。シミュレーション結果を図８および図９に示す。
図８および図９に示す波形では、全体的に振動的な応答へと変化しており、偏差の絶対値の係数Ｋerrorが１（図８（Ａ）参照）または１０（図８（Ｂ）参照）の場合では、ｅOのアンダーシュートが抑制され、収束が速くなっている。しかし、その分ｉLのオーバーシュートが大きくなっている。
【００４７】
また、ＫPの変化を見るとｅOの偏差に応じてゲインが調整されていることがわかる。これに応じてＮTonの変化も、ゲイン調整しない場合と比較して、急激な立ち上がりとなっている。Ｋerrorが２０（図９（Ａ）参照）または３０（図９（Ｂ）参照）のときは、Ｋerrorが大きすぎるので、系の安定性が徐々に損なわれ、収束が遅れたり、そもそも収束しなかったりしている。
この第２のシミュレーションではｅOの波形で比較した場合、Ｋerrorが１０のときが最も良好な過渡特性が得られ、ｅOのアンダーシュートおよび収束時間はそれぞれ約１％および約１ｍｓであった。
【００４８】
（第３のシミュレーション）
次に、第３のシミュレーションとして、第２ゲイン演算部４３ｇが演算するＫP2＝Ｋdev｜Ｎdev｜2＋ＫC2に従ってゲインの調整を行った場合の過渡特性をシミュレーションした。シミュレーション結果を図１０および図１１に示す。
図１０および図１１に示すように、全体的に波形の振動が抑えられるような傾向にあり、ｅOの収束は逆に緩やかになった。しかし、Ｋdevを十分に大きくすると高速な応答を得られたが、ｅOがほぼ収束している状態での僅かなｅOの傾きに対して大きくゲインが変わってしまうため、振動が残っているのがわかる。
【００４９】
また、過渡状態に入った直後はｅOの傾きが急なので、かなり大きなＫPとなり、それに伴ってＮTonも急激に変化している。これによってｅOのアンダーシュートは抑制されているが、その分ｉLのオーバーシュートが大きくなっており、急峻なピーク電流が現れている。それ以降、ｅOの収束まで傾きは緩やかになるため、過渡状態の初期ほどのＮTonの変化はなく、応答の改善はそれほど期待できない。過渡状態における初期の改善の観点で見ると、Ｋdevが２０（図１１（Ａ）参照）である場合に、ｅOのアンダーシュートを抑制しつつ、ｉLのオーバーシュートを避けることができている。
【００５０】
（第４のシミュレーション）
最後に、第４のシミュレーションとして、第２シミュレーションでのｅOの偏差によるＫP1の調整（図８および図９参照）と、第３シミュレーションでのｅOの傾きによるＫP2の調整（図１０および図１１参照）とを組み合わせて、シミュレーションした。
【００５１】
偏差と傾きとの組み合わせによるため、ゲイン調整の式は、ＫP0＝ＫP1＋ＫP2＋ＫC、ＫP1＝Ｋerror｜Ｎerror｜、ＫP2＝Ｋdev｜Ｎdev｜M＋ＫCで表される。
このように、ＫP1およびＫP2を足し合わせて最終的なＫP0の値（ＫPの値）を決定しており、これまでと同様にｅOが目標値に収束したときに、ＫPが１となるように定数ＫCを１に設定している。
シミュレーション結果を、図１２に示す。図１２では、Ｋerror＝１０およびＫdev＝２０としたときの過渡特性を示している。
【００５２】
まず、第２のシミュレーションである、ｅOの偏差に対してＫPを調整した場合では、図８および図９に示されるように、アンダーシュートまたはオーバーシュートが発生した後のリンギングに対して大きな影響を与えていることがわかる。
また、第３のシミュレーションである、ｅOの傾きに対してＫPを調整した場合では、図１０および図１１に示されるように、アンダーシュートまたはオーバーシュートに対して大きな影響を与えていることがわかる。
【００５３】
従って、ｅOの偏差および傾きに対してＫPを調整した場合では、図１２に示す過渡特性の波形からも判るように、過渡応答の最初はｅOの傾きによる調整が支配的であり、その後はｅOの偏差による調整が支配的になっている。
このとき、傾きによる調整は、図３に示す第２ゲイン演算部４３ｇが、｜Ｎdev｜をべき乗しているため、傾きによる第２ゲインは傾きが大きければ大きいほど指数的に抑制の度合いを高めることができる。
その結果、ｅOのアンダーシュートは抑えられ、振動的な応答にはなっているものの素早く収束させることができている。ｅｏのアンダーシュートおよび収束時間はそれぞれ約１％および約１ｍｓで、ｉLのオーバーシュートは８０％であった。
第４のシミュレーションでは、このように良好な結果を得られており、ゲイン調整として、偏差と傾きとを組み合わせ、電圧関数とすることにより、過渡特性の改善に非常に有効であると言える。
【００５４】
本実施の形態では、電力変換装置１としてＤＣ−ＤＣコンバータを例に説明したが、ＡＣ−ＤＣコンバータやＤＣ−ＡＣインバータでもよい。
電力変換装置１は、ＰＷＭ信号生成部４５からの信号ＳPWMによりＰＷＭ制御を行っているが、シリーズ方式により制御するようにしてもよい。
フィードバック制御部としてＰＩＤ制御を行うＰＩＤ制御部４４としているが、Ｐ制御（比例制御）のみとしたり、Ｐ制御にＩ制御（積分制御）またはＤ制御（微分制御）のいずれかを組み合わせたものとしたりしてもよい。
また、ＰＩＤ制御部４４は、フィードバック制御部はデジタルフィルタを採用してもよい。
更に、本実施の形態では、ＤＣ−ＤＣコンバータ部２からの出力電圧に基づいてゲイン調整値を算出していたが、出力電流、電力、インピーダンスに基づいて偏差や傾きを求めるようにしてもよい。この場合、目標値は目標電流、目標電力、目標インピーダンスとなる。
【産業上の利用可能性】
【００５５】
本発明の電力変換装置の駆動制御装置は、直流や交流、小電流から大電流まで、様々な負荷に電源を供給する装置に好適である。
【符号の説明】
【００５６】
１  電力変換装置
２  ＤＣ−ＤＣコンバータ部
３  駆動部
４  駆動制御装置
４１  前置増幅部
４２  ＡＤコンバータ部
４３  ゲイン演算部
４３１  第１演算部
４３２  第２演算部
４３３  加算部
４３４  ゲイン抑制部
４３ａ  偏差演算部
４３ｂ  第１絶対値演算部
４３ｃ  第１ゲイン演算部
４３ｄ  バッファ部
４３ｅ  傾き演算部
４３ｆ  第２絶対値演算部
４３ｇ  第２ゲイン演算部
４４  ＰＩＤ制御部
４５  ＰＷＭ信号生成部
Ｂ  直流電源
Ｔｒ  スイッチング素子
Ｌ  リアクトル
Ｄ  ダイオード
Ｃ  キャパシタ
Ｒ  負荷
Ｌ１  電源線
Ｌ２  グランド線
Ｔ１１，Ｔ１２  入力端子
Ｔ２１，Ｔ２２  出力端子
【図１】
2020182263.tif 000003
【図２】
2020182263.tif 000004
【図３】
2020182263.tif 000005
【図４】
2020182263.tif 000006
【図５】
2020182263.tif 000007
【図６】
2020182263.tif 000008
【図７】
2020182263.tif 000009
【図８】
2020182263.tif 000010
【図９】
2020182263.tif 000011
【図１０】
2020182263.tif 000012
【図１１】
2020182263.tif 000013
【図１２】
2020182263.tif 000014