(57)【要約】  【課題】周波数ドリフトが大きい高周波領域での位相同期のアンロック検出とその復帰を行うことができる位相同期回路と位相同期の制御方法を提供する。  【解決手段】本発明の一態様の位相同期回路１００は、出力信号の位相同期のアンロックの検出と復帰を行うための制御回路１を含む。制御回路１は、出力信号ＯＵＴ１を２つの出力信号ＯＵＴ３、ＯＵＴ４に分配する第１分配器１０と、第１分配器１０の出力信号の一方ＯＵＴ３を遅延させる遅延線１２と、第１分配器１０の出力信号の他方ＯＵＴ４と遅延線１２によって遅延された出力信号との位相差に応じた電圧Ｓ１を出力する第１位相比較器１４と、第１位相比較器１４の出力を受けて出力信号の位相同期のアンロックの検出とその復帰のための制御信号を出力する論理回路１６と、を含む。【選択図】図１
2020182084.tif 000002
【特許請求の範囲】
【請求項１】
出力信号の位相同期のアンロックの検出と復帰を行うための制御回路を含む位相同期回路であって、
前記制御回路は、
前記出力信号を２つの出力信号に分配する第１分配器と、
前記第１分配器の出力信号の一方を遅延させる遅延線と、
前記第１分配器の出力信号の他方と前記遅延線によって遅延された出力信号との位相差に応じた電圧を出力する第１位相比較器と、
前記第１位相比較器の出力を受けて前記出力信号の位相同期のアンロックの検出とその復帰のための制御信号を出力する論理回路と、を含む位相同期回路。
【請求項２】
発振器と、
前記発振器の出力信号を２つの出力信号に分配しその一方を前記第１分配器へ出力する
第２分配器と、
前記第２分配器の出力信号の他方と基準信号との位相差に応じた電圧を出力する第２位相比較器と、
前記第２位相比較器の出力を受けて前記出力信号の位相同期のための制御信号を前記発振器へ出力するループフィルタと、をさらに含む請求項１に記載の位相同期回路。
【請求項３】
前記ループフィルタは、前記第２位相比較器の出力を比例及び積分制御する機能を有し、前記論理回路は、前記位相同期のアンロックの検出に応じて前記ループフィルタへ積分制御をオフするための論理信号を出力する、請求項２に記載の位相同期回路。
【請求項４】
前記論理回路は、前記位相同期のアンロックの検出を前記第１位相比較器の出力電圧がキャプチャーレンジに対応する所定の電圧幅に入っているか否かで判断する、請求項２または３に記載の位相同期回路。
【請求項５】
前記遅延線は遅延量に応じて長さが設定される同軸ケーブルを含む、請求項１〜４のいずれか１項に記載の位相同期回路。
【請求項６】
位相同期回路の制御方法であって、
位相同期回路の出力信号を２つに分配するステップと、
分配後の一方の出力信号を遅延線によって遅延させるステップと、
分配後の他方の出力信号と遅延後の一方の出力信号との位相差に応じた電圧を生成するステップと、
生成された電圧がキャプチャーレンジに対応する所定の電圧幅に入っているか否かで出力信号の位相同期のアンロックの有無を検出するステップと、を含む制御方法。
【請求項７】
前記遅延線は遅延量に応じて長さが設定される同軸ケーブルを含む、請求項６に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相同期回路に関し、より具体的には、位相同期のアンロックを検出し復帰させるための制御回路を含む位相同期回路に関する。
【背景技術】
【０００２】
従来から位相同期のアンロックを検出する方法は数多く存在する。その従来の方法の多くは、ロックしたい信号と基準信号との位相差の検出または周波数のカウントによってアンロックの有無を判定している。
【０００３】
特許文献１は、ＰＬＬ回路におけるアンロック信号検出方法を開示する。そのアンロック信号検出方法では、予め定められた周期でサンプリングし、アンロックであればカウンタでカウントアップし、予め定められた周期回数でカウントアップした値と予め定められたしきい値を制御部で比較し、カウントアップした値が予め定められたしきい値を超えている場合にアラーム信号を出力する。
【０００４】
特許文献２は、ＰＬＬのアンロック状態を検出するアンロック検出回路を開示する。そのアンロック検出回路では、ＰＬＬへの基準信号、ＰＬＬからのフィードバック信号を一定のデューティ比のパルスに１対のデューティ調整回路でそれぞれ調整し、基準信号とフィードバック信号の位相誤差がデューティ調整後の基準信号、デューティ調整後のフィードバック信号のパルス幅より大きい場合にはアンロック信号として出力するようにして、デューティ調整回路への外部制御信号により、任意の感度でアンロック検出を可能にする。
【０００５】
特許文献１、２などで開示される従来のＰＬＬの位相同期は、発振器の周波数が安定しているＲＦ領域（例えば数十ＫＨｚ〜数百ＧＨｚ）の位相同期に関するものがほとんどであり、例えばレーザーのような周波数ドリフトが大きい高周波な領域（例えば数十〜数百ＴＨｚ）での位相同期のアンロック検出とその復帰を行うものではない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１０４０１２
【特許文献２】特開２００７−２４３７３６
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、周波数ドリフトが大きい高周波領域での位相同期のアンロック検出とその復帰を行うことができる位相同期回路と位相同期の制御方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一態様の位相同期回路は、出力信号の位相同期のアンロックの検出と復帰を行うための制御回路を含む。その制御回路は、出力信号を２つの出力信号に分配する第１分配器と、第１分配器の出力信号の一方を遅延させる遅延線と、第１分配器の出力信号の他方と遅延線によって遅延された出力信号との位相差に応じた電圧を出力する第１位相比較器と、第１位相比較器の出力を受けて出力信号の位相同期のアンロックの検出とその復帰のための制御信号を出力する論理回路と、を含む。
【０００９】
本発明の一態様の位相同期回路の制御方法は、位相同期回路の出力信号を２つに分配するステップと、分配後の一方の出力信号を遅延線によって遅延させるステップと、分配後の他方の出力信号と遅延後の一方の出力信号との位相差に応じた電圧を生成するステップと、生成された電圧がキャプチャーレンジに対応する所定の電圧幅に入っているか否かで出力信号の位相同期のアンロックの有無を検出するステップと、を含む。
【発明の効果】
【００１０】
本発明の位相同期回路は、以下の効果を奏することができる。
（ａ）制御回路中に分配器と遅延線と位相比較器を含むことにより位相同期のアンロックの検出が可能であるので、比較的簡単かつ低コストである。
（ｂ）制御回路中に論理回路を含むことによりアンロック検出だけでなく、キャプチャーレンジに戻して自動復帰させる機構を持たせることができる。
（ｃ）出力信号の位相ではなく、周波数（より正確には周波数に対応した電圧）を検出してアンロック検出を行うため、別の周波数に誤ってロックしてしまうことを防ぐことができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態の位相同期回路の構成を示す図である。
【図２】本発明の一実施形態の周波数ｆと位相差に応じた信号（電圧）Ｓ１との関係を示す図である。
【図３】本発明の一実施形態の位相同期回路の制御方法のフローを示す図である。
【図４】本発明の一実施形態の位相差に応じた信号（電圧）Ｓ１とダイナミックレンジの広いアクチュエータへの制御信号Ｓ３の時間変化を示す図である。
【発明を実施するための形態】
【００１２】
図面を参照しながら本発明の実施形態について説明する。図１は、本発明の一実施形態の位相同期回路の構成を示す図である。位相同期回路１００は、いわゆる周波数の負帰還回路を構成する位相比較器２２とループフィルタ２４と発振器２６に加えて以下の構成を含む。すなわち、発振器２６の出力をフィードバックした出力信号ＯＵＴを分配する分配器（パワースプリッタ、以下単にスプリッタとも記す）２０と、スプリッタ２０で分配された出力信号ＯＵＴ１を入力とする、出力信号ＯＵＴの位相同期のアンロックの検出と復帰を行うための制御回路１（破線囲み部）とを含む。
【００１３】
負帰還回路を構成する位相比較器２２とループフィルタ２４と発振器２６では、最初に分配器２０によって分配された出力信号の一方ＯＵＴ２を受けた位相比較器２２が基準信号との位相差を比較し、その位相差に応じた電圧を信号Ｓ４としてループフィルタ２４へ出力する。ループフィルタ２４は、位相比較器２２からの信号Ｓ４を比例及び積分制御（処理）する機能を有する。その比例及び積分制御する機能（処理）は、制御回路１内の後述する論理回路１６によって積分制御をオフし比例制御のみに切り替えることができる。ループフィルタ２４は、比例及び積分制御（処理）後の信号を制御信号Ｓ５として発振器２６へ出力する。発振器２６の速いアクチュエータＡはその制御信号Ｓ５を受けて発振周波数を変化させる。
【００１４】
発振器２６は、速いアクチュエータＡ（以下、単にアクチュエータＡとも呼ぶ）と、ダイナミックレンジの広いアクチュエータＢ（以下、単にアクチュエータＢとも呼ぶ）を備えている。速いアクチュエータで言う「速い」とは、周波数の制御スピードが速いことを意味し、例えばキャプチャーレンジ内のような比較的小さな周波数の範囲（ずれ）を素早く調整できる機能を意味する。ダイナミックレンジの広いアクチュエータで言う「ダイナミックレンジの広い」とは、比較的大きな周波数のずれを調整できる範囲を意味し、例えばキャプチャーレンジを大きくはずれた場合に周波数をキャプチャーレンジ内に戻す機能を意味する。なお、キャプチャーレンジは、位相同期をロック状態に戻す（引き込む）ことが可能な周波数幅を意味し、位相同期のアンロックの有無を判断する基準となる周波数幅である。
【００１５】
発振器２６としては、例えば電圧制御発振器（ＶＣＯ）や外部共振器型半導体レーザー（ＥＣＬＤ）が挙げられる。ＶＣＯの場合、アクチュエータＡは水晶発振器への印加電圧が該当し、アクチュエータＢは水晶発振器の温度が該当する。ＥＣＬＤの場合、アクチュエータＡは使用する半導体レーザーの注入電流が該当し、アクチュエータＢは外部共振器長を変化させるピエゾ素子の印可電圧が該当する。ＶＣＯやＥＣＬＤでのアクチュエータＡ、Ｂの制御は、ループフィルタ２４または論理回路１６からの制御信号Ｓ５、Ｓ３によって上記した印可電圧、温度、あるいは注入電流を変化させることにより行われる。
【００１６】
制御回路１は、スプリッタ１０と、遅延線１２と、位相比較器（ミキサ）１４と、論理回路１６を含む。スプリッタ１０は、スプリッタ２０と同様なパワースプリッタである。スプリッタ１０は、スプリッタ２０で分配された出力信号ＯＵＴ１を受けて、さらに２つの出力信号ＯＵＴ３、ＯＵＴ４に分配する。遅延線１２は分配された出力信号の一方ＯＵＴ３を遅延させる。遅延線１２は、均一な特性インピーダンスをもつケーブルを使用することができる。その遅延量（遅延時間）はケーブルの長さに応じて設定することができる。ケーブルは例えば同軸ケーブルを用いることができる。同軸ケーブルは例えば１ｍあたり約５ｎｓの遅延時間を持つ。
【００１７】
位相比較器１４は、スプリッタ１０の出力信号の他方ＯＵＴ４と遅延線１２によって遅延された出力信号ＯＵＴ３との位相差に応じた出力Ｓ１（電圧Ｖ）を出力する。電圧Ｖは、
Ｖ ∝ ｃｏｓ（２πｆｔ）
で変化する。ｆは信号の周波数、ｔは遅延時間である。ｔが一定の時、Ｖはｆに依存して変化するため、出力信号の周波数ｆを電圧Ｖに変換したことになる。
【００１８】
論理回路１６は、例えばＦＰＧＡ（field-programmable gate array）で構成することができる。論理回路１６は、位相比較器１４の出力Ｓ１を受けて発振器２６の出力信号ＯＵＴの位相同期のアンロックの検出を行う。位相同期のアンロックの検出は、位相比較器１４の出力Ｓ１の電圧がキャプチャーレンジに対応する所定の電圧幅に入っているか否かで判断する。なお、以下の説明では、「出力信号の周波数がキャプチャーレンジに入っているか否か」と記す場合があるが同様な意味で用いている。
【００１９】
図２は、本発明の一実施形態の周波数ｆ（Ｈｚ）と位相差に応じた出力（電圧）Ｓ１（Ｖ）との関係を示す図である。出力（電圧）Ｓ１（Ｖ）のキャプチャーレンジの周波数幅に対応する電圧幅ΔＶは、図２に示すように予め設定される。論理回路１６は、電圧Ｓ１（Ｖ）が所定の電圧幅ΔＶに入っていない場合に位相同期がアンロックロックしていると判断する。
【００２０】
論理回路１６は、位相同期のアンロックを検出した場合、その復帰のための制御信号を出力する。具体的には、論理回路１６は、ループフィルタ２４へ積分制御をオフするための論理信号Ｓ２を出力する。ループフィルタ２４は、位相比較器２２から出力される信号Ｓ４に対して比例制御のみを行って制御信号Ｓ５として発振器２６のアクチュエータＡへ出力する。論理回路１６は、同時に発振器２６のアクチュエータＢへアンロックを復帰させるための制御信号Ｓ３を出力する。
【００２１】
発振器２６において、制御信号Ｓ３を受けたアクチュエータＢは、強制的に出力信号ＯＵＴの周波数がキャプチャーレンジに入るように周波数を変化させる。出力信号ＯＵＴは逐次フィードバックされてスプリッタ１０で分配された後に制御回路１に入力される。論理回路１６において上述したキャプチャーレンジに入っているか否かが判断される。出力信号ＯＵＴの周波数がキャプチャーレンジに入ると、ループフィルタ２４の比例制御のみが有効になっているため、その制御信号Ｓ５を受けるアクチュエータＡによってすぐに基準信号の周波数に引き込まれる。その後、論理回路１６は、ループフィルタ２４へ積分制御をオンするための論理信号Ｓ２を出力し、ループフィルタ２４の比例及び積分制御を再開させる。
【００２２】
出力信号ＯＵＴの周波数がキャプチャーレンジ内に入った場合、より正確には、位相比較器１４の出力Ｓ１の電圧がキャプチャーレンジに対応する所定の電圧幅に入っている場合、出力信号ＯＵＴの位相同期は、図１の負帰還回路を構成する位相比較器２２とループフィルタ２４と発振器２６を用いて以下のように行われる。分配された出力信号の一方ＯＵＴ２を受けた位相比較器２２が基準信号との位相差を比較し、その位相差に応じた電圧（誤差信号）を信号Ｓ４としてループフィルタ２４へ出力する。ループフィルタ２４は、その誤差信号の電圧がゼロになるように比例積分制御を行い、その制御信号Ｓ５を発振器２６のアクチュエータＡへ出力する。アクチュエータＡは、発振器２６の周波数の調整を行う。
【００２３】
発振器２６が外部共振器型半導体レーザー（ＥＣＬＤ）の場合、一般的に室温、気圧などの影響でゆっくりと周波数がドリフトし、アクチュエータＡだけではダイナミックレンジを超えてロックが落ちることが多い。そこで、論理回路１６はループフィルタ２４からドリフト補正のための信号Ｓ６を受けて、アクチュエータＢへ制御信号Ｓ３を出力する。アクチュエータＢは、アクチュエータＡへの制御信号Ｓ５の電圧が一定値になるように、発振器２６の発振周波数の調整を行う。発振器２６が電圧制御発振器（ＶＣＯ）の場合、位相同期にはアクチュエータＢは必ずしも必要ではないが、位相同期の自動復帰には必要になる。
【００２４】
次に、図３を参照しながら本発明の一実施形態の位相同期回路の制御方法のフローについて説明する。下記の説明においては図１の一実施形態の位相同期回路１００を用いた場合の例も記載している。
【００２５】
ステップＳ１０において、発振器の出力信号を２つに分配する。図１の位相同期回路１００では、スプリッタ２０で２つに分配された発振器２６の出力信号ＯＵＴ１、２をさらにスプリッタ１０で２つの出力信号ＯＵＴ３、ＯＵＴ４に分配することが該当する。
【００２６】
ステップＳ１１において、分配後の一方の出力信号を遅延線で遅延させる。図１の位相同期回路１００では、スプリッタ１０で分配後の出力信号ＯＵＴ３を遅延線１２で遅延させることが該当する。遅延線１２及びその遅延量（遅延時間）の例については上述したように、例えば同軸ケーブルを用いて、その長さによって遅延時間を設定することができる。
【００２７】
ステップＳ１２において、分配後の他方の出力信号と遅延後の一方の出力信号との位相差に応じた電圧Ｖ１を生成する。図１の位相同期回路１００では、位相比較器１４が出力信号４と遅延後の出力信号ＯＵＴ３との位相差に応じた電圧Ｖ１の信号Ｓ１を出力することが該当する。
【００２８】
ステップＳ１３において、電圧Ｖ１がキャプチャーレンジに対応する所定の電圧幅に入っているか否かを検知する。図１の位相同期回路１００では、論理回路１６が位相比較器１４から受けた信号Ｓ１の電圧Ｖ１がキャプチャーレンジに対応する所定の電圧幅に入っているか否かを検知する。所定の電圧幅は例えば上述した図２の電圧幅ΔＶが該当する。
【００２９】
ステップＳ１４において、ステップＳ１３の判断がＮｏの場合、すなわち電圧Ｖ１がキャプチャーレンジに対応する所定の電圧幅に入っていない場合、位相同期がアンロックであると判断しループフィルタの積分制御をオフする。図１の位相同期回路１００では、論理回路１６がループフィルタ２４へ積分制御をオフするための論理信号Ｓ２を出力する。ループフィルタ２４は、論理信号Ｓ２を受けて積分制御をオフして、入力する信号Ｓ４の比例制御のみを行う。
【００３０】
ステップＳ１５において、ダイナミックレンジの広いアクチュエータで発振器の発振周波数を制御する。図１の位相同期回路１００では、論理回路１６は、発振器２６のアクチュエータＢへアンロックを復帰させるための制御信号Ｓ３を出力する。発振器２６において、制御信号Ｓ３を受けたアクチュエータＢは、強制的に出力信号ＯＵＴの周波数がキャプチャーレンジに入るように周波数を変化させる。
【００３１】
ステップ１５の後にステップＳ１０へ戻りステップＳ１０以降がさらに実行される。ステップＳ１３において、電圧Ｖ１がキャプチャーレンジに対応する所定の電圧幅に入っていると検知された場合、ステップＳ１７において、発振器の出力信号と基準信号の位相差に応じた電圧Ｖ２を生成する。図１の位相同期回路１００では、分配された出力信号の一方ＯＵＴ２を受けた位相比較器２２が基準信号との位相差を比較し、その位相差に応じた電圧Ｖ２の信号Ｓ４としてループフィルタ２４へ出力する。
【００３２】
ステップＳ１８において、ループフィルタが電圧Ｖ２に応じた比例積分制御を行う。図１の位相同期回路１００では、ループフィルタ２４は信号Ｓ４の電圧Ｖ２がゼロになるように比例積分制御を行い、その制御信号Ｓ５を発振器２６のアクチュエータＡへ出力する。
【００３３】
ステップＳ１９において、速いアクチュエータで発振器の発振周波数を制御する。図１の位相同期回路１００では、制御信号Ｓ５を受けたアクチュエータＡは、発振器２６の周波数の調整を行う。制御信号Ｓ５に基づく発振周波数の制御により出力信号の周波数が基準信号の周波数に引き込まれる。
【００３４】
ステップＳ１８の実行において、ステップＳ１４でのループフィルタの積分制御のオフ状態が維持されている場合は、ループフィルタ２４は信号Ｓ４の電圧Ｖ２がゼロになるように比例制御のみを行い、その制御信号Ｓ５を発振器２６のアクチュエータＡへ出力する。制御信号Ｓ５に基づく発振周波数の制御により出力信号の周波数が基準信号の周波数に引き込まれる。その後、ステップ１６のループフィルタの積分制御のオンが実行される。図１の位相同期回路１００では、論理回路１６がループフィルタ２４へ積分制御をオンするための論理信号Ｓ２を出力する。ループフィルタ２４は、論理信号Ｓ２を受けて積分制御をオンして、入力する信号Ｓ４の比例積分制御を行う状態に復帰する。
【００３５】
ステップＳ２０において、ダイナミックレンジの広いアクチュエータで発振器の発振周波数を制御する。ステップＳ２０での制御は、発振器が外部共振器型半導体レーザー（ＥＣＬＤ）の場合に実行される。その理由は、既に上述した通りである。図１の位相同期回路１００では、論理回路１６は、発振器２６のアクチュエータＢへ制御信号Ｓ３を出力する。発振器２６において、制御信号Ｓ３を受けたアクチュエータＢは、アクチュエータＡへの制御信号Ｓ５の電圧が一定値になるように、発振器２６の発振周波数の調整を行う。
【実施例】
【００３６】
本発明の位相同期回路を用いて外部共振器型半導体レーザー（ＥＣＬＤ）の位相同期のアンロックの検出および復帰の実験を行った。実験では、基準となるマスターレーザーとして、ＵＬＥ（Ultra Low Expansion）光共振器に安定化したＮｄ：ＹＡＧレーザー（１０６４ｎｍ）を基準とした光周波数コムを用いた。光周波数コムの１１５６ｎｍの成分を、非線形素子を用いた２次高調波発生により５７８ｎｍに波長変換した。制御対象となるスレーブレーザーとしてＥＣＬＤ（１１５６ｎｍ）を用い、２次高調波発生により５７８ｎｍに波長変換した。５７８ｎｍの光周波数コムとＥＣＬＤのそれぞれの出力光を重ね合わせ、光検出器でビート信号を検出した。ＥＣＬＤの発振周波数の位相同期を、ビート信号の周波数を基準信号の３０ＭＨｚに対して位相同期を行うことにより実行した。
【００３７】
図４は、その際の本発明の一実施形態の位相差に応じた信号（電圧）Ｓ１とダイナミックレンジの広いアクチュエータへの制御信号Ｓ３の時間変化を測定した図である。ダイナミックレンジの広いアクチュエータは、外部共振器長を変化させるピエゾ素子への印可電圧である。図４では、Ａで示す０．６〜０．７秒の間で５７８ｎｍの２次高調波の光周波数コムを遮断して強制的にアンロック状態を作っている。０．６秒から制御信号Ｓ３による外部共振器長の制御が始まり、１秒の時刻では信号Ｓ１がキャプチャーレンジに相当する電圧幅ΔＶ（０．２２〜０．３２Ｖ）に入って、位相同期のアンロックが解消しロック状態になっていることがわかる。
【００３８】
本実験によって、ＥＣＬＤの発振周波数の位相同期を１日以上無人で持続することができた。ＲＦ領域で使われる水晶発振器と違い、光領域の発振器であるレーザーには脆弱性があり、従来の方法では位相同期の長期間の持続は困難であった。本発明の方法は、これまで容易でなかったレーザーの発振周波数の位相同期の長期持続を確認することができた。
【００３９】
本発明の実施形態について、図を参照しながら説明をした。しかし、本発明はこれらの実施形態に限られるものではない。さらに、本発明はその趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良、修正、変形を加えた態様で実施できるものである。
【産業上の利用可能性】
【００４０】
本発明の位相同期回路は、レーザー、高周波半導体、コンピュータ、あるいは無線通信等の技術分野で発振器の位相同期のアンロックの検出及び復帰を行うために利用することができる。
【符号の説明】
【００４１】
１  制御回路
１０  第１分配器（スプリッタ）
１２  遅延線
１４  第１位相比較器（ミキサ）
１６  論理回路
２０  第２分配器（スプリッタ）
２２  第２位相比較器（ミキサ）
２４  ループフィルタ
２６  発振器
１００  位相同期回路
【図１】
2020182084.tif 000003
【図２】
2020182084.tif 000004
【図３】
2020182084.tif 000005
【図４】
2020182084.tif 000006