(57)【要約】【課題】優れた高周波特性を得ながらオフリーク電流を低減することができる化合物半導体装置、高周波増幅器及び電源装置を提供する。【解決手段】化合物半導体装置１００において、窒化物半導体積層構造１９０は、第１の格子定数を備えた第１の窒化物半導体層１２０と、第１の格子定数よりも大きい第２の格子定数を備えた第２の窒化物半導体層１３０と、平面視で第２の窒化物半導体層を間に挟むように、第１の窒化物半導体層上に形成された第３の窒化物半導体層１６０ｓ及び第４の窒化物半導体層１６０ｄと、を有する。第３の窒化物半導体層の第３の格子定数及び第４の窒化物半導体層の第４の格子定数は、厚さ方向で第１の窒化物半導体層との界面に近づくほど第１の格子定数に近くなる。ゲート電極１ｇは第２の窒化物半導体層の上方に形成され、ソース電極１ｓは第３の窒化物半導体層上に形成され、ドレイン電極１ｄは第４の窒化物半導体層上に形成されている。【選択図】図１Ａ
2020072218.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体積層構造と、
前記窒化物半導体積層構造の上方に形成されたソース電極、ゲート電極及びドレイン電極と、
を有し、
前記窒化物半導体積層構造は、
第１の格子定数を備えた、窒化アルミニウム又は窒化アルミニウムガリウムの第１の窒化物半導体層と、
前記第１の窒化物半導体層の上方に形成され、前記第１の格子定数よりも大きい第２の格子定数を備えた、窒化ガリウム又は窒化アルミニウムガリウムの第２の窒化物半導体層と、
平面視で前記第２の窒化物半導体層を間に挟むように、前記第１の窒化物半導体層上に形成された、ｎ型窒化ガリウムの第３の窒化物半導体層及び第４の窒化物半導体層と、
を有し、
前記第３の窒化物半導体層の第３の格子定数及び前記第４の窒化物半導体層の第４の格子定数は、厚さ方向で前記第１の窒化物半導体層との界面に近づくほど前記第１の格子定数に近くなり、
前記ゲート電極は、前記第２の窒化物半導体層の上方に形成され、
前記ソース電極は、前記第３の窒化物半導体層上に形成され、
前記ドレイン電極は、前記第４の窒化物半導体層上に形成されていることを特徴とする化合物半導体装置。
【請求項２】
前記第１の窒化物半導体層が窒化アルミニウム層であり、
前記第２の窒化物半導体層が窒化ガリウム層であることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記窒化物半導体積層構造は、前記第２の窒化物半導体層上に形成された、窒化アルミニウム、窒化アルミニウムガリウム又は窒化インジウムアルミニウムガリウムの第５の窒化物半導体層を有し、
前記第５の窒化物半導体層のバンドギャップは、前記第２の窒化物半導体層のバンドギャップよりも大きいことを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記第５の窒化物半導体層が窒化アルミニウム層であることを特徴とする請求項３に記載の化合物半導体装置。
【請求項５】
前記第３の窒化物半導体層及び前記第４の窒化物半導体層は、ｎ型不純物として、シリコン、ゲルマニウム若しくは酸素又はこれらの任意の組み合わせを含むことを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置。
【請求項６】
前記第３の窒化物半導体層及び前記第４の窒化物半導体層内において、厚さ方向で前記第１の窒化物半導体層との界面に近づくほど、シリコンの濃度が高くなり、ゲルマニウム若しくは酸素又はこれらの両方の濃度が低くなることを特徴とする請求項５に記載の化合物半導体装置。
【請求項７】
請求項１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする高周波増幅器。
【請求項８】
請求項１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置、高周波増幅器及び電源装置に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有している。このため、これらの特性を利用して窒化物半導体を高耐圧及び高出力の半導体デバイスに適用することについて種々の検討が行われている。例えば、窒化物半導体の一種であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。このため、ＧａＮは、高い破壊電界強度を有しており、高電圧動作及び高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（high  electron  mobility  transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系ＨＥＭＴでは、ＧａＮを電子走行層（チャネル層）、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。そして、この歪みにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴは、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイス等として期待されている。
【０００４】
このような高い破壊電界強度を有するＧａＮを用いたＧａＮ系ＨＥＭＴは高周波で動作するトランジスタとしても有望である。特に高周波用途においては、金属のソース電極及びドレイン電極と窒化物半導体層との間の界面における接触抵抗の低減が重要である。そこで、接触抵抗の低減のために、ソース電極及びドレイン電極の直下において、予め、キャリア供給層をドライエッチング等によって除去し、その部分に高濃度のドナー不純物がドープされた低抵抗のＧａＮ層を電子走行層と接するように形成しておく技術が提案されている。この技術によれば、ソース電極及びドレイン電極が、バンドギャップが大きいＡｌＧａＮの電子供給層ではなく低抵抗のＧａＮ層と接触するため、接触抵抗を低減することができる。
【０００５】
高周波特性の向上には、接触抵抗の低減だけでなく、ゲート長の短縮も有効である。しかしながら、ゲート長を短縮すると、オフリーク電流が流れやすくなる。オフリーク電流の上昇は、耐圧の低下につながる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００７−５３８４０２号公報
【特許文献２】特開２０１６−１１５９３１号公報
【特許文献３】特開２００６−１３４９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本開示の目的は、優れた高周波特性を得ながらオフリーク電流を低減することができる化合物半導体装置、高周波増幅器及び電源装置を提供することにある。
【課題を解決するための手段】
【０００８】
本開示の一形態によれば、窒化物半導体積層構造と、前記窒化物半導体積層構造の上方に形成されたソース電極、ゲート電極及びドレイン電極と、を有し、前記窒化物半導体積層構造は、第１の格子定数を備えた、窒化アルミニウム又は窒化アルミニウムガリウムの第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に形成され、前記第１の格子定数よりも大きい第２の格子定数を備えた、窒化ガリウム又は窒化アルミニウムガリウムの第２の窒化物半導体層と、平面視で前記第２の窒化物半導体層を間に挟むように、前記第１の窒化物半導体層上に形成された、ｎ型窒化ガリウムの第３の窒化物半導体層及び第４の窒化物半導体層と、を有し、前記第３の窒化物半導体層の第３の格子定数及び前記第４の窒化物半導体層の第４の格子定数は、厚さ方向で前記第１の窒化物半導体層との界面に近づくほど前記第１の格子定数に近くなり、前記ゲート電極は、前記第２の窒化物半導体層の上方に形成され、前記ソース電極は、前記第３の窒化物半導体層上に形成され、前記ドレイン電極は、前記第４の窒化物半導体層上に形成されている化合物半導体装置が提供される。
【発明の効果】
【０００９】
本開示によれば、優れた高周波特性を得ながらオフリーク電流を低減することができる。
【図面の簡単な説明】
【００１０】
【図１Ａ】第１の実施形態に係る化合物半導体装置を示す断面図である。
【図１Ｂ】ｎ型ＧａＮ層の格子定数の分布を示す図である。
【図２Ａ】第１の実施形態に係る化合物半導体装置の製造方法を示す断面図（その１）である。
【図２Ｂ】第１の実施形態に係る化合物半導体装置の製造方法を示す断面図（その２）である。
【図２Ｃ】第１の実施形態に係る化合物半導体装置の製造方法を示す断面図（その３）である。
【図２Ｄ】第１の実施形態に係る化合物半導体装置の製造方法を示す断面図（その４）である。
【図３Ａ】第２の実施形態に係る化合物半導体装置を示す断面図である。
【図３Ｂ】ｎ型ＧａＮ層のドナー不純物の濃度の分布を示す図である。
【図４Ａ】第２の実施形態に係る化合物半導体装置の製造方法を示す断面図（その１）である。
【図４Ｂ】第２の実施形態に係る化合物半導体装置の製造方法を示す断面図（その２）である。
【図４Ｃ】第２の実施形態に係る化合物半導体装置の製造方法を示す断面図（その３）である。
【図４Ｄ】第２の実施形態に係る化合物半導体装置の製造方法を示す断面図（その４）である。
【図５】ドレイン電圧とドレイン電流との関係を示す図である。
【図６】第３の実施形態に係る化合物半導体装置を示す断面図である。
【図７】第４の実施形態に係る化合物半導体装置を示す断面図である。
【図８】第５の実施形態に係る化合物半導体装置を示す断面図である。
【図９】第６の実施形態に係る化合物半導体装置を示す断面図である。
【図１０】第７の実施形態に係るディスクリートパッケージを示す図である。
【図１１】第８の実施形態に係るＰＦＣ回路を示す結線図である。
【図１２】第９の実施形態に係る電源装置を示す結線図である。
【図１３】第１０の実施形態に係る増幅器を示す結線図である。
【発明を実施するための形態】
【００１１】
ＧａＮ系ＨＥＭＴにおけるオフリーク電流を低減する技術の一つとして、ＧａＮの電子走行層を薄く形成し、その下に、窒化アルミニウム（ＡｌＮ）のバックバリア層を設けることが考えられる。しかしながら、この技術を、上記の接触抵抗を低減するために低抵抗のＧａＮ層（再成長層）を用いる技術と組み合わせる場合、電子供給層を除去するためのエッチングを薄い電子走行層内で停止させることが困難である。エッチングをバックバリア層内で停止させた場合、再成長層は、ＧａＮの電子走行層ではなく、ＡｌＮのバックバリア層から成長することとなる。この場合、ＡｌＮとＧａＮとの間に大きな格子定数差があるため、再成長層の結晶性が低下しやすく、再成長層の表面が荒れやすい。この結果、再成長層を用いているにも拘わらず、十分に低い接触抵抗が得られない。
【００１２】
本発明者らは、優れた高周波特性を得ながらオフリーク電流を低減するために、再成長層を用いる技術とバックバリア層を用いる技術とを適切に組み合わせるべく鋭意検討を行った。この結果、以下のような実施形態に想到した。
【００１３】
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
【００１４】
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置に関する。図１Ａは、第１の実施形態に係る化合物半導体装置を示す断面図である。
【００１５】
第１の実施形態に係る化合物半導体装置１００は、図１Ａに示すように、窒化物半導体積層構造１９０と、窒化物半導体積層構造１９０の上方に形成されたソース電極１ｓ、ゲート電極１ｇ及びドレイン電極１ｄと、を有する。窒化物半導体積層構造１９０は、第１の格子定数を備えた、窒化アルミニウム（ＡｌＮ）又は窒化アルミニウムガリウム（ＡｌＧａＮ）のバックバリア層１２０を有する。窒化物半導体積層構造１９０は、更に、バックバリア層１２０の上方に形成され、第１の格子定数よりも大きい第２の格子定数を備えた、窒化ガリウム（ＧａＮ）又はＡｌＧａＮの電子走行層１３０を有する。窒化物半導体積層構造１９０は、更に、平面視で電子走行層１３０を間に挟むように、バックバリア層１２０上に形成された、ドナー不純物を含むｎ型ＧａＮ層１６０ｓ及びｎ型ＧａＮ層１６０ｄを有する。窒化物半導体積層構造１９０は、更に、電子走行層１３０の上方に形成された、ＡｌＧａＮ又は窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）の電子供給層１５０を有する。電子供給層１５０のバンドギャップが電子走行層１３０のバンドギャップより大きく、電子走行層１３０の表面近傍に、二次元電子ガス（two-dimensional  electron  gas：２ＤＥＧ）が生成している。バックバリア層１２０は第１の窒化物半導体層の一例であり、電子走行層１３０は第２の窒化物半導体層の一例であり、電子供給層１５０は第６の窒化物半導体層の一例である。ｎ型ＧａＮ層１６０ｓは第３の窒化物半導体層の一例であり、ｎ型ＧａＮ層１６０ｄは第４の窒化物半導体層の一例である。
【００１６】
例えば、電子走行層１３０の下面はバックバリア層１２０の上面と接しており、バックバリア層１２０と電子走行層１３０との界面は、バックバリア層１２０とｎ型ＧａＮ層１６０ｓとの界面及びバックバリア層１２０とｎ型ＧａＮ層１６０ｄとの界面よりも上方に位置する。
【００１７】
図１Ｂは、ｎ型ＧａＮ層１６０ｓ及び１６０ｄの格子定数の分布を示す図である。図１Ｂの横軸は格子定数を示し、縦軸は厚さ方向でのバックバリア層１２０との界面からの距離を示す。ここでは、ｎ型ＧａＮ層１６０ｓ及び１６０ｄの厚さをｔとしている。
【００１８】
ｎ型ＧａＮ層１６０ｓ及び１６０ｄはドナー不純物を含んでいるため、これらの格子定数はドナー不純物の種類及び濃度に依存する。そして、本実施形態では、図１Ｂに示すように、ｎ型ＧａＮ層１６０ｓの格子定数（第３の格子定数）及びｎ型ＧａＮ層１６０ｄの格子定数（第４の格子定数）は、厚さ方向でバックバリア層１２０との界面に近づくほどバックバリア層１２０の格子定数（第１の格子定数）に近くなる。例えば、ｎ型ＧａＮ層１６０ｓ及び１６０ｄの格子定数は、それらの下面（バックバリア層１２０との界面）にてＡＢであり、それらの上面にてＡＴであり、下面から上面に近づくほど格子定数が大きくなっている。例えば、上面での格子定数ＡＴは、ｎ型ＧａＮ層１６０ｓ及び１６０ｄ内で最もＧａＮの格子定数に近い。また、ＧａＮの格子定数はＡｌＮ又はＡｌＧａＮの格子定数よりも大きい。このため、ｎ型ＧａＮ層１６０ｓ及び１６０ｄの下面での格子定数ＡＢはＡｌＮ又はＡｌＧａＮのバックバリア層１２０の格子定数よりも大きい。
【００１９】
そして、ゲート電極１ｇが電子供給層１５０の上方に形成され、ソース電極１ｓがｎ型ＧａＮ層１６０ｓ上に形成され、ドレイン電極１ｄがｎ型ＧａＮ層１６０ｄ上に形成されている。
【００２０】
このように構成された化合物半導体装置１００では、ソース電極１ｓと窒化物半導体積層構造１９０との間の接触抵抗が低く、ドレイン電極１ｄと窒化物半導体積層構造１９０との間の接触抵抗が低い。ソース電極１ｓがｎ型ＧａＮ層１６０ｓ上に形成され、ドレイン電極１ｄがｎ型ＧａＮ層１６０ｄ上に形成されているからである。このため、低抵抗のオーミック接触を実現できる。また、電子走行層１３０の下方にＡｌＮ又はＡｌＧａＮのバックバリア層１２０が設けられているため、ゲート電極１ｇのゲート長を短縮してもオフリーク電流が流れにくい。
【００２１】
更に、ｎ型ＧａＮ層１６０ｓ及び１６０ｄの格子定数は、厚さ方向でバックバリア層１２０との界面に近づくほどバックバリア層１２０の格子定数に近くなる。つまり、ｎ型ＧａＮ層１６０ｓ及び１６０ｄ内でのバックバリア層１２０との格子定数差は、厚さ方向でこれらの界面にて最も小さくなっている。従って、格子定数差に起因するｎ型ＧａＮ層１６０ｓ及び１６０ｄ内の歪はバックバリア層１２０に近づくほど小さくなっている。このため、ｎ型ＧａＮ層１６０ｓ及び１６０ｄの結晶性は良好であり、その上面の平坦度も良好である。
【００２２】
従って、化合物半導体装置１００によれば、優れた高周波特性を得ながらオフリーク電流を低減することができる。
【００２３】
次に、第１の実施形態に係る化合物半導体装置１００の製造方法について説明する。図２Ａ〜図２Ｄは、第１の実施形態に係る化合物半導体装置の製造方法を示す断面図である。
【００２４】
先ず、図２Ａに示すように、バックバリア層１２０、電子走行層１３０及び電子供給層１５０を含む窒化物半導体積層構造１９０を形成する。この結果、電子走行層１３０の表面近傍に、２ＤＥＧが生成する。
【００２５】
次いで、図２Ｂに示すように、ソース電極１ｓの下方になる領域及びドレイン電極１ｄの下方になる領域のそれぞれにおいて、電子供給層１５０、電子走行層１３０及びバックバリア層１２０の表層部をドライエッチングにより除去する。この結果、窒化物半導体積層構造１９０にバックバリア層１２０を露出するソース用のリセス１８０ｓ及びドレイン用のリセス１８０ｄが形成される。
【００２６】
その後、図２Ｃに示すように、ドナー不純物を含むｎ型ＧａＮ層１６０ｓをリセス１８０ｓ内に形成し、ドナー不純物を含むｎ型ＧａＮ層１６０ｄをリセス１８０ｄ内に形成する。このとき、ドナー不純物の種類及び濃度を調整することで、図１Ｂに示す格子定数の分布を得る。ｎ型ＧａＮ層１６０ｓ及び１６０ｄも窒化物半導体積層構造１９０に含まれる。
【００２７】
続いて、図２Ｄに示すように、ｎ型ＧａＮ層１６０ｓ上にソース電極１ｓを形成し、ｎ型ＧａＮ層１６０ｄ上にドレイン電極１ｄを形成する。更に、ソース電極１ｓ及びドレイン電極１ｄの間において、電子供給層１５０上にゲート電極１ｇを形成する。
【００２８】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置１００を完成させる。
【００２９】
本実施形態では、リセス１８０ｓ及び１８０ｄの形成に際して、電子供給層１５０及び電子走行層１３０だけでなく、バックバリア層１２０の表層部もドライエッチングにより除去する。一つのウェハに複数のＧａＮ系ＨＥＭＴを形成する場合、電子走行層１３０内でドライエッチングを停止させようとしても、エッチングの停止点をウェハの面内で揃えることは困難である。このため、エッチング後の電子走行層１３０の厚さに十分な面内均一性を得にくい。エッチング後の電子走行層１３０の厚さは接触抵抗に影響を及ぼすため、接触抵抗の面内均一性も低下する。これに対し、本実施形態のようにバックバリア層１２０の表層部もドライエッチングにより除去する場合は、エッチングの停止点にばらつきが生じても、接触抵抗には影響が及びにくい。従って、接触抵抗の面内均一性を安定させることができる。
【００３０】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置に関する。図３Ａは、第２の実施形態に係る化合物半導体装置を示す断面図である。
【００３１】
第２の実施形態に係る化合物半導体装置２００は、図３Ａに示すように、基板２１０と、基板２１０の上方に形成された窒化物半導体積層構造２９０と、窒化物半導体積層構造２９０の上方に形成されたソース電極１ｓ、ゲート電極１ｇ及びドレイン電極１ｄと、を有する。基板２１０は、例えばＡｌＮ基板である。窒化物半導体積層構造２９０は、第１の格子定数を備えた、ＡｌＮ又はＡｌＧａＮのバックバリア層２２０を有する。バックバリア層２２０の厚さは、例えば４００ｎｍ〜６００ｎｍである。窒化物半導体積層構造２９０は、更に、バックバリア層２２０の上方に形成され、第１の格子定数よりも大きい第２の格子定数を備えた、ＧａＮ又はＡｌＧａＮの電子走行層２３０を有する。電子走行層２３０の厚さは、例えば１０ｎｍ〜３０ｎｍである。窒化物半導体積層構造２９０は、更に、電子走行層２３０上に形成された、ＡｌＮ、ＡｌＧａＮ又はＩｎＡｌＧａＮのスペーサ層２４０を有する。窒化物半導体積層構造２９０は、更に、スペーサ層２４０の上方に形成された、ＡｌＧａＮ又はＩｎＡｌＧａＮの電子供給層２５０を有する。スペーサ層２４０及び電子供給層２５０のバンドギャップが電子走行層２３０のバンドギャップより大きく、電子走行層２３０の表面近傍に、二次元電子ガスが生成している。バックバリア層２２０は第１の窒化物半導体層の一例であり、電子走行層２３０は第２の窒化物半導体層の一例であり、スペーサ層２４０は第５の窒化物半導体層の一例であり、電子供給層２５０は第６の窒化物半導体層の一例である。
【００３２】
ソース電極１ｓの下方の領域及びドレイン電極１ｄの下方の領域のそれぞれにおいて、電子供給層２５０、スペーサ層２４０、電子走行層２３０及びバックバリア層２２０の表層部にソース用のリセス２８０ｓ及びドレイン用のリセス２８０ｄが形成されている。リセス２８０ｓ内にドナー不純物を含むｎ型ＧａＮ層２６０ｓが形成され、リセス２８０ｄ内にドナー不純物を含むｎ型ＧａＮ層２６０ｄが形成されている。ｎ型ＧａＮ層２６０ｓ及びｎ型ＧａＮ層２６０ｄは、平面視で電子走行層２３０、スペーサ層２４０及び電子供給層２５０を間に挟むように、バックバリア層２２０上に形成されている。ｎ型ＧａＮ層２６０ｓは第３の窒化物半導体層の一例であり、ｎ型ＧａＮ層２６０ｄは第４の窒化物半導体層の一例である。
【００３３】
例えば、電子走行層２３０の下面はバックバリア層２２０の上面と接しており、バックバリア層２２０と電子走行層２３０との界面は、バックバリア層２２０とｎ型ＧａＮ層２６０ｓとの界面及びバックバリア層２２０とｎ型ＧａＮ層２６０ｄとの界面よりも上方に位置する。
【００３４】
図３Ｂは、ｎ型ＧａＮ層２６０ｓ及び２６０ｄのドナー不純物の濃度の分布を示す図である。図３Ｂの横軸はドナー不純物の濃度を示し、縦軸は厚さ方向でのバックバリア層２２０との界面からの距離を示す。ここでは、ｎ型ＧａＮ層２６０ｓ及び２６０ｄの厚さをｔとしている。
【００３５】
本実施形態において、ｎ型ＧａＮ層２６０ｓ及び２６０ｄはドナー不純物として、シリコン（Ｓｉ）及びゲルマニウム（Ｇｅ）を含有する。そして、図３Ｂに示すように、Ｓｉ濃度は、下面（バックバリア層２２０との界面）において最も高く、界面から離間するほど低くなっている。例えば、下面近傍におけるＳｉ濃度は１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３程度である。一方、図３Ｂに示すように、Ｇｅ濃度は、上面（バックバリア層２２０との界面）において最も高く、界面に近づくほど低くなっている。例えば、上面近傍におけるＧｅ濃度は１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３程度である。例えば、ｎ型ＧａＮ層２６０ｓ及び２６０ｄの下面近傍にはＧｅが含まれず、上面近傍にはＳｉが含まれない。このように、厚さ方向でバックバリア層２２０との界面に近づくほど、Ｓｉ濃度が高くなり、Ｇｅ濃度が低くなっている。
【００３６】
Ｓｉはドナー不純物として機能する。また、Ｓｉの原子半径（１１１ｐｍ）はＧａの原子半径（１３５ｐｍ）の８２％程度であり、ＳｉはＧａＮに添加されてＧａＮの格子定数を小さくする機能を有する。従って、Ｓｉ濃度が高いほど、ＡｌＮ又はＡｌＧａＮのバックバリア層２２０との間の格子定数差を小さくすることができる。その一方で、ＳｉはＧａＮを大きく歪ませるため、厚さ方向の全体にわたってＳｉ濃度が高い場合には、良好な結晶性が得られないおそれがある。
【００３７】
Ｇｅはドナー不純物として機能する。また、Ｇｅの原子半径（１２２ｐｍ）はＧａの原子半径の９０％程度であり、ＧｅはＧａＮに添加されてもＳｉほどはＧａＮの格子定数に影響を及ぼさない。従って、Ｇｅ濃度が高いほど、ＧａＮの歪を抑えながら電極との間の接触抵抗を低減することができる。
【００３８】
従って、本実施形態では、第１の実施形態のｎ型ＧａＮ層１６０ｓ及び１６０ｄと同様に、ｎ型ＧａＮ層２６０ｓ及びｎ型ＧａＮ層２６０ｄの格子定数は、厚さ方向でバックバリア層２２０との界面に近づくほどバックバリア層２２０の格子定数に近くなっている。例えば、ｎ型ＧａＮ層２６０ｓ及び２６０ｄの格子定数は、それらの下面から上面に近づくほど大きくなっている。例えば、上面での格子定数は、ｎ型ＧａＮ層２６０ｓ及び２６０ｄ内で最もＧａＮの格子定数に近い。
【００３９】
そして、ゲート電極１ｇが電子供給層２５０の上方に形成され、ソース電極１ｓがｎ型ＧａＮ層２６０ｓ上に形成され、ドレイン電極１ｄがｎ型ＧａＮ層２６０ｄ上に形成されている。
【００４０】
このように構成された化合物半導体装置２００では、ソース電極１ｓと窒化物半導体積層構造２９０との間の接触抵抗が低く、ドレイン電極１ｄと窒化物半導体積層構造２９０との間の接触抵抗が低い。ソース電極１ｓがｎ型ＧａＮ層２６０ｓ上に形成され、ドレイン電極１ｄがｎ型ＧａＮ層２６０ｄ上に形成されているからである。このため、低抵抗のオーミック接触を実現できる。また、電子走行層２３０の下方にＡｌＮ又はＡｌＧａＮのバックバリア層２２０が設けられているため、ゲート電極１ｇのゲート長を短縮してもオフリーク電流が流れにくい。
【００４１】
更に、ｎ型ＧａＮ層２６０ｓ及び２６０ｄ中のＳｉ及びＧｅの濃度分布が適切であり、ｎ型ＧａＮ層２６０ｓ及び２６０ｄの格子定数は、厚さ方向でバックバリア層２２０との界面に近づくほどバックバリア層２２０の格子定数に近くなっている。つまり、ｎ型ＧａＮ層２６０ｓ及び２６０ｄ内でのバックバリア層２２０との格子定数差は、厚さ方向でこれらの界面にて最も小さくなっている。従って、格子定数差に起因するｎ型ＧａＮ層２６０ｓ及び２６０ｄ内の歪はバックバリア層２２０に近づくほど小さくなっている。このため、ｎ型ＧａＮ層２６０ｓ及び２６０ｄの結晶性は良好であり、その上面の平坦度も良好である。
【００４２】
従って、化合物半導体装置２００によれば、優れた高周波特性を得ながらオフリーク電流を低減することができる。
【００４３】
次に、第２の実施形態に係る化合物半導体装置２００の製造方法について説明する。図４Ａ〜図４Ｄは、第２の実施形態に係る化合物半導体装置の製造方法を示す断面図である。
【００４４】
先ず、図４Ａに示すように、ＡｌＮの基板２１０上に、ＡｌＮのバックバリア層２２０、ＧａＮの電子走行層２３０、ＡｌＮのスペーサ層２４０及びＡｌＧａＮ又はＩｎＧａＮの電子供給層２５０を含む窒化物半導体積層構造２９０を形成する。窒化物半導体積層構造２９０は、例えば有機金属気相成長（metal  organic  chemical  vapor  deposition：ＭＯＣＶＤ）法及び分子線エピタキシー（molecular  beam  epitaxy：ＭＢＥ）法等の結晶成長法により形成することができる。この結果、電子走行層２３０の表面近傍に、二次元電子ガス（two-dimensional  electron  gas：２ＤＥＧ）が生成する。
【００４５】
ＭＯＣＶＤ法により窒化物半導体積層構造２９０を形成する場合、例えば、Ａｌ源であるトリメチルアルミニウム（ＴＭＡ）ガス、Ｇａ源であるトリメチルガリウム（ＴＭＧ）ガス、及びＮ源であるアンモニア（ＮＨ３）ガスの混合ガスを用いる。このとき、成長させる窒化物半導体層の組成に応じて、トリメチルアルミニウムガス及びトリメチルガリウムガスの供給の有無及び流量を適宜設定する。各窒化物半導体層に共通の原料であるアンモニアガスの流量は、例えば１００ｃｃｍ〜１０ＬＭ程度とする。また、例えば、成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度、成長温度は１０００℃〜１２００℃程度とする。ＡｌＮ層（バックバリア層２２０、スペーサ層２４０）の成長温度は１４００℃程度としてもよい。ＧａＮの電子走行層２３０の形成に際しては、例えば、成長温度を低めにすることで電子走行層２３０の表面を平坦にしやすい。スペーサ層２４０又は電子供給層２５０としてＩｎＡｌＧａＮ層を形成する場合、混合ガスにＩｎ源としてトリメチルインジウム（ＴＭＩ）ガスを加える。
【００４６】
窒化物半導体積層構造２９０の形成後に、素子領域を画定する素子分離領域を形成する。素子分離領域の形成では、例えば、素子分離領域を形成する予定の領域を露出するフォトレジストのパターンを窒化物半導体積層構造２９０上に形成し、このパターンをマスクとしてＡｒ等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。
【００４７】
次いで、図４Ｂに示すように、ソース電極１ｓの下方になる領域及びドレイン電極１ｄの下方になる領域のそれぞれにおいて、電子供給層２５０、スペーサ層２４０、電子走行層２３０及びバックバリア層２２０の表層部を除去する。この除去は、例えば、レジストマスクを用いたドライエッチングにより行うことができる。この結果、窒化物半導体積層構造２９０にバックバリア層２２０を露出するソース用のリセス２８０ｓ及びドレイン用のリセス２８０ｄが形成される。
【００４８】
その後、図４Ｃに示すように、ドナー不純物としてＳｉ及びＧｅを含むｎ型ＧａＮ層２６０ｓをリセス２８０ｓ内に形成し、ドナー不純物としてＳｉ及びＧｅを含むｎ型ＧａＮ層２６０ｄをリセス２８０ｄ内に形成する。ｎ型ＧａＮ層２６０ｓ及び２６０ｄは、例えばＭＯＣＶＤ法及びＭＢＥ法等の結晶成長法により形成することができる。ＭＯＣＶＤ法によりｎ型ＧａＮ層２６０ｓ及び２６０ｄを形成する場合、例えば、Ｓｉ源としてのモノシラン（ＳｉＨ４）ガス及びＧｅ源としてのモノゲルマン（ＧｅＨ４）ガスを、トリメチルガリウムガス及びアンモニアガスの混合ガスに加える。そして、ｎ型ＧａＮ層２６０ｓ及び２６０ｄの成長に連れて、モノシランガスの流量は減少させ、モノゲルマンガスの流量は増加させる。このようにして、図３Ｂに示す不純物濃度の分布を得る。ｎ型ＧａＮ層２６０ｓ及び２６０ｄも窒化物半導体積層構造２９０に含まれる。
【００４９】
続いて、図４Ｄに示すように、ｎ型ＧａＮ層２６０ｓ上にソース電極１ｓを形成し、ｎ型ＧａＮ層２６０ｄ上にドレイン電極１ｄを形成する。ソース電極１ｓ及びドレイン電極１ｄは、例えばリフトオフ法により形成することができる。すなわち、ソース電極１ｓを形成する予定の領域及びドレイン電極１ｄを形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが１００ｎｍ程度のＴｉ膜を形成し、その上に厚さが３００ｎｍ程度のＡｌ膜を形成する。次いで、例えば、Ｎ２の雰囲気中にて４００℃〜１０００℃（例えば６００℃）で熱処理（例えば急速加熱処理（rapid  thermal  annealing：ＲＴＡ））を行い、オーミック接触を得る。更に、ソース電極１ｓ及びドレイン電極１ｄの間において、電子供給層２５０上にゲート電極１ｇを形成する。ゲート電極１ｇは、例えばリフトオフ法により形成することができる。すなわち、ゲート電極１ｇを形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが５０ｎｍ程度のＮｉ膜を形成し、その上に厚さが３００ｎｍ程度のＡｕ膜を形成する。
【００５０】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置２００を完成させる。
【００５１】
本実施形態では、リセス２８０ｓ及び２８０ｄの形成に際して、電子供給層２５０、スペーサ層２４０及び電子走行層２３０だけでなく、バックバリア層２２０の表層部もドライエッチングにより除去する。このため、第１の実施形態と同様に、接触抵抗の面内均一性を安定させることができる。
【００５２】
ｎ型ＧａＮ層２６０ｓ及び２６０ｄの形成では、ｎ型ＧａＮ層２６０ｓ及び２６０ｄの成長に連れて、モノシランガスの流量は減少させ、モノゲルマンガスの流量は増加させるため、格子定数差に起因する歪の発生を抑制しながら、十分な濃度でドナー不純物をドーピングできる。従って、化合物半導体装置２００において、優れた高周波特性を得ながらオフリーク電流を低減することができる。
【００５３】
なお、ｎ型ＧａＮ層２６０ｓ及び２６０ｄに含まれるドナー不純物のうち、Ｇｅの全部又は一部に代えて酸素（Ｏ）を用いてもよい。Ｏは、例えば、ｔ−ブチルアルコールを用いてｎ型ＧａＮ層２６０ｓ及び２６０ｄに含有させることができる。一酸化炭素（ＣＯ）又は二酸化炭素（ＣＯ２）を用いてｎ型ＧａＮ層２６０ｓ及び２６０ｄに含有させることもできる。
【００５４】
ここで、接触抵抗の低減により得られる効果について説明する。一般に、ＧａＮ系ＨＥＭＴの相互コンダクタンスｇｍは下記の式１で表される。式１において、ｇｍ０は真性相互コンダクタンスであり、ＲＳはソース抵抗である。
【００５５】
【数１】
2020072218.tif 000003
【００５６】
式１からわかるように、接触抵抗が低いほど、ソース抵抗ＲＳが低いので、相互コンダクタンスｇｍが大きくなる。
【００５７】
また、遮断周波数ｆＴは下記の式２で表される。式２において、ＣＧＳはゲートとソースとの間の容量であり、ＣＧＤはゲートとドレインとの間の容量である。
【００５８】
【数２】
2020072218.tif 000004
【００５９】
式２からわかるように、相互コンダクタンスｇｍが大きいほど、遮断周波数ｆＴが大きくなる。
【００６０】
また、最大発振周波数ｆｍａｘは下記の式３で表される。式３において、ＲＧはゲート抵抗であり、Ｒｉはチャネル抵抗であり、ｇｄはドレインコンダクタンスである。
【００６１】
【数３】
2020072218.tif 000005
【００６２】
式３からわかるように、遮断周波数ｆＴが大きいほど、また、ソース抵抗ＲＳが低いほど、最大発振周波数ｆｍａｘが大きくなる。
【００６３】
このように、ソース電極１ｓにおける接触抵抗の低減により、最大発振周波数ｆｍａｘを向上することができる。
【００６４】
また、ドレイン電極１ｄにおける接触抵抗の低減により、ドレイン電流を増加させることができる。図５は、ドレイン電圧とドレイン電流との関係を示す図である。図５の横軸はドレイン電圧Ｖｄを示し、縦軸はドレイン電流Ｉｄを示す。図５に示すように、第２の実施形態によれば、参考例より極めて大きなドレイン電流Ｉｄを得ることができる。ここで、参考例は、リセス２８０ｓ及び２８０ｄ並びにｎ型ＧａＮ層２６０ｓ及び２６０ｄが形成されず、ソース電極１ｓ及びドレイン電極１ｄが電子供給層２５０と接触する構造を有する。
【００６５】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置に関する。図６は、第３の実施形態に係る化合物半導体装置を示す断面図である。
【００６６】
第３の実施形態に係る化合物半導体装置３００は、図６に示すように、基板３１０と、基板３１０の上方に形成された窒化物半導体積層構造３９０と、窒化物半導体積層構造３９０の上方に形成されたソース電極１ｓ、ゲート電極１ｇ及びドレイン電極１ｄと、を有する。基板３１０は、例えば、Ｓｉ基板、ＳｉＣ基板、サファイア基板又はＧａＮ基板等である。窒化物半導体積層構造３９０は、第２の実施形態と同様に、バックバリア層２２０、電子走行層２３０、スペーサ層２４０、電子供給層２５０、ｎ型ＧａＮ層２６０ｓ及びｎ型ＧａＮ層２６０ｄを含む。窒化物半導体積層構造３９０は、更に、基板３１０とバックバリア層２２０との間にＡｌＮ層３７０を含む。
【００６７】
このような第３の実施形態によれば、ＡｌＮ層３７０が形成されているため、ＡｌＮ基板とは異なる基板３１０を用いても、結晶性が良好なバックバリア層２２０が得られる。そして、第２の実施形態と同様の効果を得ることができる。また、種々の要請に応じて、多様な基板３１０を用いることができる。例えば、Ｓｉ基板を用いる場合には、コストを低減することができる。
【００６８】
ＡｌＮ層３７０は、他の窒化物半導体積層と同様に、ＭＯＣＶＤ法及びＭＢＥ法等の結晶成長法により形成することができる。
【００６９】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置に関する。図７は、第４の実施形態に係る化合物半導体装置を示す断面図である。
【００７０】
第４の実施形態に係る化合物半導体装置４００は、図７に示すように、基板２１０と、基板２１０の上方に形成された窒化物半導体積層構造４９０と、窒化物半導体積層構造４９０の上方に形成されたソース電極１ｓ、ゲート電極１ｇ及びドレイン電極１ｄと、を有する。窒化物半導体積層構造４９０は、第２の実施形態と同様に、バックバリア層２２０、電子走行層２３０、スペーサ層２４０、電子供給層２５０、ｎ型ＧａＮ層２６０ｓ及びｎ型ＧａＮ層２６０ｄを含む。窒化物半導体積層構造４９０は、更に、バックバリア層２２０と電子走行層２３０との間にバッファ層４７０を含む。バッファ層４７０は、例えば、下面から上面に近づくほどＡｌ組成が低くなるＡｌＧａＮ層である。このとき、例えば、バッファ層４７０の下面の組成はＡｌＮであり、バッファ層４７０の上面の組成はＧａＮである。Ａｌ組成は連続的に変化していてもよく、段階的に変化していてもよい。バッファ層４７０は第１の窒化物半導体層に含まれる。
【００７１】
このような第４の実施形態によっても第２の実施形態と同様の効果を得ることができる。また、バッファ層４７０が形成されているため、バックバリア層２２０と電子走行層２３０との間に大きな格子定数差があっても、結晶性が良好な電子走行層２３０を形成しやすい。
【００７２】
バッファ層４７０は、他の窒化物半導体積層と同様に、ＭＯＣＶＤ法及びＭＢＥ法等の結晶成長法により形成することができる。
【００７３】
リセス２８０ｓ及び２８０ｄは第２の実施形態と同様にバックバリア層２２０まで達していてもよい。リセス２８０ｓ及び２８０ｄが厚さ方向でバッファ層４７０の途中まで形成され、バッファ層４７０の一部がｎ型ＧａＮ層２６０ｓ及び２６０ｄとの間に残っていてもよい。この場合、例えば、第１の窒化物半導体層の一部であるバッファ層４７０の電子走行層２３０と接する部分におけるＧａ濃度は、バッファ層４７０の厚さ方向でｎ型ＧａＮ層２６０ｓと接する部分におけるＧａ濃度及びｎ型ＧａＮ層２６０ｄと接する部分におけるＧａ濃度よりも高い。
【００７４】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置に関する。図８は、第５の実施形態に係る化合物半導体装置を示す断面図である。
【００７５】
第５の実施形態に係る化合物半導体装置５００は、図８に示すように、基板２１０と、基板２１０の上方に形成された窒化物半導体積層構造５９０と、窒化物半導体積層構造５９０の上方に形成されたソース電極１ｓ、ゲート電極１ｇ及びドレイン電極１ｄと、を有する。窒化物半導体積層構造５９０は、バックバリア層２２０、電子走行層２３０、スペーサ層２４０、電子供給層２５０、ｎ型ＧａＮ層５６０ｓ及びｎ型ＧａＮ層５６０ｄを含む。平面視で、ｎ型ＧａＮ層５６０ｓのゲート電極１ｇ側の端部がソース電極１ｓのゲート電極１ｇ側の端部よりもゲート電極１ｇに近く位置し、ｎ型ＧａＮ層５６０ｄのゲート電極１ｇ側の端部がドレイン電極１ｄのゲート電極１ｇ側の端部よりもゲート電極１ｇに近く位置する。
【００７６】
このような第５の実施形態によっても第２の実施形態と同様の効果を得ることができる。また、平面視で、ｎ型ＧａＮ層５６０ｓ及びｎ型ＧａＮ層５６０ｄがゲート電極１ｇに近く位置するため、チャネル抵抗を低減することができる。
【００７７】
例えば、リセス２８０ｓ及び２８０ｄを形成する際に用いるレジストマスクのパターンを変更することで、ｎ型ＧａＮ層２６０ｓ及び２６０ｄと同様にして、ｎ型ＧａＮ層５６０ｓ及び５６０ｄを形成することができる。
【００７８】
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置に関する。図９は、第６の実施形態に係る化合物半導体装置を示す断面図である。
【００７９】
第６の実施形態に係る化合物半導体装置６００は、図９に示すように、基板２１０と、基板２１０の上方に形成された窒化物半導体積層構造２９０と、窒化物半導体積層構造２９０の上方に形成されたソース電極１ｓ、ゲート電極１ｇ及びドレイン電極１ｄと、を有する。化合物半導体装置６００は、更に、ソース電極１ｓとドレイン電極１ｄとの間で窒化物半導体積層構造２９０上に形成された絶縁膜６７０を有し、ゲート電極１ｇは絶縁膜６７０上に形成されている。絶縁膜６７０は、例えば酸化アルミニウム又は窒化シリコン膜である。
【００８０】
このような第６の実施形態によっても第２の実施形態と同様の効果を得ることができる。また、絶縁膜６７０が形成されているため、耐圧をより向上することができる。
【００８１】
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図１０は、第７の実施形態に係るディスクリートパッケージを示す図である。
【００８２】
第７の実施形態では、図１０に示すように、第１〜第６の実施形態のいずれかと同様の構造を備えた化合物半導体装置１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１ｄが接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１ｓに接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１ｇに接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及び化合物半導体装置１２１０等がモールド樹脂１２３１によりパッケージングされている。
【００８３】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、化合物半導体装置１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【００８４】
（第８の実施形態）
次に、第８の実施形態について説明する。第８の実施形態は、ＨＥＭＴを備えたＰＦＣ（Power  Factor  Correction）回路に関する。図１１は、第８の実施形態に係るＰＦＣ回路を示す結線図である。
【００８５】
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１〜第６の実施形態のいずれかと同様の構造を備えた化合物半導体装置が用いられている。
【００８６】
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
【００８７】
（第９の実施形態）
次に、第９の実施形態について説明する。第９の実施形態は、サーバ電源に好適な、ＨＥＭＴを備えた電源装置に関する。図１２は、第９の実施形態に係る電源装置を示す結線図である。
【００８８】
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
【００８９】
一次側回路１２６１には、第８の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
【００９０】
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
【００９１】
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１〜第６の実施形態のいずれかと同様の構造を備えた化合物半導体装置が用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
【００９２】
（第１０の実施形態）
次に、第１０の実施形態について説明する。第１０の実施形態は、ＨＥＭＴを備えた増幅器に関する。図１３は、第１０の実施形態に係る増幅器を示す結線図である。
【００９３】
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
【００９４】
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１〜第６の実施形態のいずれかと同様の構造を備えた化合物半導体装置を備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。高周波増幅器は、例えば、携帯電話基地局用送受信装置、レーダー装置及びマイクロ波発生装置に用いることができる。
【００９５】
以下、本開示の諸態様を付記としてまとめて記載する。
【００９６】
（付記１）
窒化物半導体積層構造と、
前記窒化物半導体積層構造の上方に形成されたソース電極、ゲート電極及びドレイン電極と、
を有し、
前記窒化物半導体積層構造は、
第１の格子定数を備えた、窒化アルミニウム又は窒化アルミニウムガリウムの第１の窒化物半導体層と、
前記第１の窒化物半導体層の上方に形成され、前記第１の格子定数よりも大きい第２の格子定数を備えた、窒化ガリウム又は窒化アルミニウムガリウムの第２の窒化物半導体層と、
平面視で前記第２の窒化物半導体層を間に挟むように、前記第１の窒化物半導体層上に形成された、ｎ型窒化ガリウムの第３の窒化物半導体層及び第４の窒化物半導体層と、
を有し、
前記第３の窒化物半導体層の第３の格子定数及び前記第４の窒化物半導体層の第４の格子定数は、厚さ方向で前記第１の窒化物半導体層との界面に近づくほど前記第１の格子定数に近くなり、
前記ゲート電極は、前記第２の窒化物半導体層の上方に形成され、
前記ソース電極は、前記第３の窒化物半導体層上に形成され、
前記ドレイン電極は、前記第４の窒化物半導体層上に形成されていることを特徴とする化合物半導体装置。
（付記２）
前記第１の窒化物半導体層が窒化アルミニウム層であり、
前記第２の窒化物半導体層が窒化ガリウム層であることを特徴とする付記１に記載の化合物半導体装置。
（付記３）
前記窒化物半導体積層構造は、前記第２の窒化物半導体層上に形成された、窒化アルミニウム、窒化アルミニウムガリウム又は窒化インジウムアルミニウムガリウムの第５の窒化物半導体層を有し、
前記第５の窒化物半導体層のバンドギャップは、前記第２の窒化物半導体層のバンドギャップよりも大きいことを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）
前記第５の窒化物半導体層が窒化アルミニウム層であることを特徴とする付記３に記載の化合物半導体装置。
（付記５）
前記窒化物半導体積層構造は、前記第２の窒化物半導体層の上方に形成された第６の窒化物半導体層を有し、
前記第６の窒化物半導体層のバンドギャップは、前記第２の窒化物半導体層のバンドギャップよりも大きいことを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
（付記６）
前記第３の窒化物半導体層及び前記第４の窒化物半導体層は、ｎ型不純物として、シリコン、ゲルマニウム若しくは酸素又はこれらの任意の組み合わせを含むことを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。
（付記７）
前記第３の窒化物半導体層及び前記第４の窒化物半導体層内において、厚さ方向で前記第１の窒化物半導体層との界面に近づくほど、シリコンの濃度が高くなり、ゲルマニウム若しくは酸素又はこれらの両方の濃度が低くなることを特徴とする付記６に記載の化合物半導体装置。
（付記８）
前記第２の窒化物半導体層の厚さは、１０ｎｍ以上３０ｎｍ以下であることを特徴とする付記１乃至７のいずれか１項に記載の化合物半導体装置。
（付記９）
前記第２の窒化物半導体層の下面は前記第１の窒化物半導体層の上面と接しており、
前記第１の窒化物半導体層と前記第２の窒化物半導体層との界面は、前記第１の窒化物半導体層と前記第３の窒化物半導体層との界面及び前記第１の窒化物半導体層と前記第４の窒化物半導体層との界面よりも上方に位置することを特徴とする付記１乃至８のいずれか１項に記載の化合物半導体装置。
（付記１０）
前記第１の窒化物半導体層の前記第２の窒化物半導体層と接する部分におけるガリウムの濃度は、
前記第１の窒化物半導体層の前記第３の窒化物半導体層と接する部分におけるガリウムの濃度及び前記第１の窒化物半導体層の前記第４の窒化物半導体層と接する部分におけるガリウムの濃度よりも高いことを特徴とする付記９に記載の化合物半導体装置。
（付記１１）
付記１乃至１０のいずれか１項に記載の化合物半導体装置を有することを特徴とする高周波増幅器。
（付記１２）
付記１乃至１０のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【符号の説明】
【００９７】
１ｓ：ソース電極
１ｄ：ドレイン電極
１ｇ：ゲート電極
１００、２００、３００、４００、５００、６００：化合物半導体装置
１２０、２２０：バックバリア層
１３０、２３０：電子走行層
１５０、２５０：電子供給層
１６０ｓ、１６０ｄ、２６０ｓ、２６０ｄ：ｎ型ＧａＮ層
１９０、２９０、３９０、４９０、５９０：窒化物半導体積層構造
２４０：スペーサ層
【図１Ａ】
2020072218.tif 000006
【図１Ｂ】
2020072218.tif 000007
【図２Ａ】
2020072218.tif 000008
【図２Ｂ】
2020072218.tif 000009
【図２Ｃ】
2020072218.tif 000010
【図２Ｄ】
2020072218.tif 000011
【図３Ａ】
2020072218.tif 000012
【図３Ｂ】
2020072218.tif 000013
【図４Ａ】
2020072218.tif 000014
【図４Ｂ】
2020072218.tif 000015
【図４Ｃ】
2020072218.tif 000016
【図４Ｄ】
2020072218.tif 000017
【図５】
2020072218.tif 000018
【図６】
2020072218.tif 000019
【図７】
2020072218.tif 000020
【図８】
2020072218.tif 000021
【図９】
2020072218.tif 000022
【図１０】
2020072218.tif 000023
【図１１】
2020072218.tif 000024
【図１２】
2020072218.tif 000025
【図１３】
2020072218.tif 000026