(57)【要約】【課題】高多層のキャパシタ回路内蔵多層プリント配線板の製造において、ドリル加工でスルーホール形成用の貫通孔を形成したときに、キャパシタ誘電体層にクラックが発生しないキャパシタ層形成材等の提供を目的とする。【解決手段】この目的を達成するため、多層プリント配線板の内層に銅層／キャパシタ誘電体層／銅層の内蔵キャパシタ回路を形成するために用いる銅張積層板であって、当該キャパシタ誘電体層は樹脂層／樹脂フィルム層の層構成を備えるものであり、当該樹脂フィルムの厚さ方向のナノインデンテーション法で測定して得られる複合弾性率Ｅｒが６．１ＧＰａ未満であることを特徴とする内蔵キャパシタ層形成用銅張積層板等を用いた。【選択図】図１
2020021961.tif 000002
【特許請求の範囲】
【請求項１】
多層プリント配線板の層内に銅層／キャパシタ誘電体層／銅層の層構成の内蔵キャパシタ回路を含む内蔵キャパシタ層を形成するための銅張積層板であって、
当該キャパシタ誘電体層は樹脂層／樹脂フィルム層の層構成を備えるものであり、当該樹脂フィルムの厚さ方向のナノインデンテーション法で測定して得られる複合弾性率Ｅｒが６．１ＧＰａ未満であることを特徴とする内蔵キャパシタ層形成用銅張積層板。
【請求項２】
前記銅層は、厚さ１８μｍ〜１０５μｍである請求項１に記載の内蔵キャパシタ層形成用銅張積層板。
【請求項３】
前記キャパシタ誘電体層は、厚さ３０μｍ以下である請求項１又は請求項２に記載の内蔵キャパシタ層形成用銅張積層板。
【請求項４】
前記樹脂フィルム層は、厚さ０．５μｍ以上２５μｍ以下であり、且つ前記樹脂層は厚さ０．１μｍ以上１０μｍ以下である請求項１〜請求項３のいずれか一項に記載の内蔵キャパシタ層形成用銅張積層板。
【請求項５】
前記樹脂フィルムは、エポキシ、ポリイミド、ポリアミド、ポリアミドイミド、ポリフェニレンエーテル、シアネート、ポリオレフィン、液晶ポリマー、及びジンジオタクチックポリスチレンから選ばれる少なくとも一種の樹脂からなる請求項１〜請求項４のいずれか一項に記載の内蔵キャパシタ層形成用銅張積層板。
【請求項６】
ドリル加工により形成したスルーホールと、内蔵キャパシタ回路を含む内蔵キャパシタ層とを備える多層プリント配線板であって、
当該内蔵キャパシタ回路を構成するキャパシタ誘電体層が樹脂層／樹脂フィルム層の層構成を備えるものであり、当該樹脂フィルムの厚さ方向のナノインデンテーション法で測定して得られる複合弾性率Ｅｒが６．１ＧＰａ未満であることを特徴とするキャパシタ回路内蔵多層プリント配線板。
【請求項７】
前記キャパシタ誘電体層の両面に配置する電極回路は、厚さ１８μｍ〜１０５μｍの銅層である請求項６に記載のキャパシタ回路内蔵多層プリント配線板。
【請求項８】
前記キャパシタ誘電体層は、厚さ３０μｍ以下である請求項６又は請求項７に記載のキャパシタ回路内蔵多層プリント配線板。
【請求項９】
前記樹脂フィルムは、エポキシ、ポリイミド、ポリアミド、ポリアミドイミド、ポリフェニレンエーテル、シアネート、ポリオレフィン、液晶ポリマー、及びジンジオタクチックポリスチレンから選ばれる少なくとも一種の樹脂からなる請求項６〜請求項８のいずれか一項に記載のキャパシタ回路内蔵多層プリント配線板。
【請求項１０】
前記キャパシタ回路内蔵多層プリント配線板は、トータル厚さが１．８ｍｍ以上で、且つ、８層以上である請求項６〜請求項９のいずれか一項に記載のキャパシタ回路内蔵多層プリント配線板。
【請求項１１】
内蔵キャパシタ層形成用銅張積層板を用いたキャパシタ回路内蔵多層プリント配線板の製造方法であって、
以下の工程を含むことを特徴とするキャパシタ回路内蔵多層プリント配線板の製造方法。
多層積層体の製造工程：  樹脂層／樹脂フィルム層の層構成を備え且つ当該樹脂フィルムの厚さ方向のナノインデンテーション法で測定して得られる複合弾性率Ｅｒが６．１ＧＰａ未満であるキャパシタ誘電体層の表面にキャパシタ回路を備えるキャパシタ回路付積層板を準備し、この両面に絶縁層構成材を介して、２層以上のプリント配線板を必要枚数積層して所望の層数の多層積層体を得る。
孔明け加工工程：  当該多層積層体に対して、ドリル加工により、必要な箇所にスルーホール形成用の貫通孔の形成を行う。
仕上げ加工工程：  当該スルーホール形成用の貫通孔の形成を行った後、デスミア処理によるスミア除去、層間導通形成、めっき処理等の必要な加工を施し、外層回路の形成を行いキャパシタ回路内蔵多層プリント配線板を得る。
【請求項１２】
前記多層積層体の製造工程において、前記キャパシタ回路付積層板の両面に、絶縁層構成材を介して、２層以上のプリント配線板を必要枚数積層して得る多層積層体の層数が８層以上である請求項１１に記載のキャパシタ回路内蔵多層プリント配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本件出願は、内蔵キャパシタ層形成用銅張積層板、キャパシタ回路内蔵多層プリント配線板及びキャパシタ回路内蔵多層プリント配線板の製造方法に関する。
【背景技術】
【０００２】
近年、多層プリント配線板において、デバイスの信号伝達速度の高速化、デバイスの作動電源の安定供給、省電力化、ノイズの発生軽減等を考慮しつつ、電源グランド層として使用したときの、均一なパワーディストリビューションを形成し、ノイズの発生を抑えるため、キャパシタ回路を内層部に含むキャパシタ回路内蔵多層プリント配線板が使用されている。特に、このようなキャパシタ回路内蔵多層プリント配線板は、インフラストラクチャー用通信装置、ネットワークサーバー、スーパーコンピュータ等に用いられ、ＬＳＩの配線密度の向上及び搭載するチップの大型化に対応している。
【０００３】
このキャパシタ回路内蔵多層プリント配線板に関する技術として、例えば、特許文献１には、多層プリント配線板の内層に、「導電性フォイル／誘電性シート／導電性フォイル」いう層構成のキャパシタ回路（内蔵キャパシタ回路）を備えたキャパシタ回路内蔵多層プリント配線板（特許文献１では、「容量性印刷配線基板」という用語で表示している。）が開示されている。
【０００４】
この特許文献１に開示の方法で製造されるキャパシタ回路内蔵多層プリント配線板を上述のインフラストラクチャー用通信装置、ネットワークサーバー、スーパーコンピュータ等で使用すると、電源回路の電圧を下げることはできるが、大電流を流す必要性が生じる。このような大電流を流すには、電源回路からの発熱を避けるため、回路の電気抵抗を下げる必要があり、回路の導体を厚くする等の対応が必要になる。そのため、電源回路・接地回路の形成には、厚い銅層を使用することで、回路の断面積を広くして、電気抵抗を低くする設計が行われる。
【０００５】
上述の特許文献１に開示のキャパシタ回路内蔵多層プリント配線板のキャパシタ回路の形成には、「銅層／キャパシタ誘電体層／銅層」の層構成を備える両面銅張積層板を使用することが好ましい。そして、この特許文献１に開示のキャパシタ回路内蔵多層プリント配線板の内蔵キャパシタ回路の形成に適したものとして、特許文献２に開示された両面銅張積層板を用いることが好ましい。
【０００６】
この特許文献２には、「銅箔面間に電圧を印加した場合にも短絡することなく優れた耐電圧性を示し、しかも、回路形成エッチング時のシャワーリング圧により、破壊されない絶縁層を備えたキャパシター層形成用の両面銅張積層板を提供する。」ことを目的として、「両面の外層に導電体である銅箔層が配され、銅箔層間に誘電体となる樹脂層が狭持されたキャパシター層形成用の両面銅張積層板において、樹脂層は、その層構成が熱硬化性樹脂層／耐熱性フィルム層／熱硬化性樹脂層である三層の構造を備え、且つ、トータル厚さが２５μｍ以下であり、当該熱硬化性樹脂層はエポキシ系樹脂材で構成され、当該耐熱性フィルム層は、ヤング率が３００ｋｇ／ｍｍ２以上、引張り強さ２０ｋｇ／ｍｍ２以上、引張り伸び率５％以上の常態特性を備え、両面に位置する熱硬化性樹脂層を構成する熱硬化性樹脂の成形温度よりも高い軟化温度を持ち、且つ、比誘電率２．５以上の樹脂材で構成することを特徴とする両面銅張積層板。」が開示されている。
【０００７】
一般的に、キャパシタ回路の電気容量は、誘電層の誘電率が高いほど、誘電層の厚さが薄いほど高くなる。従って、誘電層を可能な限り薄くしたいのは当然であるが、誘電層を過剰に薄くしたとき、キャパシタ回路の上部電極と下部電極との間で、耐電圧が低下し、ショートを起こすという問題がある。特許文献２に開示の両面銅張積層板は、耐熱性を備えた高強度のフィルムを誘電層の中間に配置している。このように誘電層の中間にフィルムが存在すると、最終的に得られる薄い誘電層を備えるキャパシタ回路の上部電極と下部電極との接触を確実に防止でき、良好な絶縁耐力を保証することができるようになる。よって、特許文献１に開示の発明において、特許文献２に開示の両面銅張積層板を使用することが好適といえる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第２７３８５９０号公報
【特許文献２】特開２００３−３９５９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述のインフラストラクチャー用通信装置、ネットワークサーバー、スーパーコンピュータ等で使用するキャパシタ回路内蔵多層プリント配線板は、一般的に複雑な回路設計が要求される。特に、キャパシタ回路内蔵多層プリント配線板のＢＧＡ実装部分に相当する領域において、密集して存在する殆どのスルーホールが、電源回路及び接地回路との電気的導通を持たないクリアランスホールとして設計される傾向がある。
【００１０】
このような使用状況の中で、特許文献２に開示の両面銅張積層板を特許文献１に開示のキャパシタ回路内蔵多層プリント配線板の製造に用いて、キャパシタ回路内蔵多層プリント配線板を製造し、ドリル加工でスルーホール形成用の貫通孔を形成した場合、キャパシタ誘電体層にクラックが発生するという問題が生じていた。このドリル加工時にキャパシタ誘電体層にクラックが発生するという問題は、キャパシタ回路内蔵多層プリント配線板の高多層化が進行するほど発生しやすくなる傾向がある。また、同様の問題は、キャパシタ回路を構成する銅層が厚くなるほど発生しやすくなる傾向がある。
【００１１】
図６は、ドリル加工でスルーホール形成用の貫通孔を形成し、銅めっきをしてスルーホールＴＨを形成したキャパシタ回路内蔵多層プリント配線板（２６層）のスルーホール断面を含む断面写真である。そして、この図６の中の矩形領域Ａに、クラックＦＣが発生したキャパシタ誘電体層２が確認できる。そして、この矩形領域Ａを拡大したのが図７である。この図面から理解できるように、キャパシタ誘電体層２に大きなクラックＦＣが確認できる。このようなクラックがキャパシタ誘電体層２に発生すると、予定する誘電率を得ることができず、良好なスルーホールめっきができなくなり、ショートの原因となる場合がある。更に、その後のプリント配線板製造プロセスのソルダリング等で高温が付加されるとクラック内のガス膨張により、デラミネーション等の不具合が発生する可能性があるため好ましくない。
【００１２】
よって、高多層化したキャパシタ回路内蔵多層プリント配線板の製造において、ドリル加工でスルーホール形成用の貫通孔を形成したときに、キャパシタ誘電体層にクラックが発生しないことが望まれてきた。
【課題を解決するための手段】
【００１３】
そこで、本件発明者等が鋭意研究した結果、以下に述べる「内蔵キャパシタ層形成用銅張積層板」、「キャパシタ回路内蔵多層プリント配線板」及び「キャパシタ回路内蔵多層プリント配線板の製造方法」を用いると、ドリル加工でスルーホール形成用の貫通孔を形成したときに、高多層化したキャパシタ回路内蔵多層プリント配線板のキャパシタ誘電体層でのクラック発生を防止できることに想到した。以下、本件出願に係る発明の概要を述べる。
【００１４】
＜内蔵キャパシタ層形成用銅張積層板＞
本件出願に係る内蔵キャパシタ層形成用銅張積層板は、多層プリント配線板の層内に銅層／キャパシタ誘電体層／銅層の層構成の内蔵キャパシタ回路を含む内蔵キャパシタ層を形成するための銅張積層板であって、当該キャパシタ誘電体層は樹脂層／樹脂フィルム層の層構成を備えるものであり、当該樹脂フィルムの厚さ方向のナノインデンテーション法で測定して得られる複合弾性率Ｅｒが６．１ＧＰａ未満であることを特徴とする。
【００１５】
＜キャパシタ回路内蔵多層プリント配線板＞
本件出願に係るキャパシタ回路内蔵多層プリント配線板は、ドリル加工により形成したスルーホールと、内蔵キャパシタ回路を含む内蔵キャパシタ層とを備える多層プリント配線板であって、当該内蔵キャパシタ回路を構成するキャパシタ誘電体層が樹脂層／樹脂フィルム層の層構成を備えるものであり、当該樹脂フィルムの厚さ方向のナノインデンテーション法で測定して得られる複合弾性率Ｅｒが６．１ＧＰａ未満であることを特徴とする。
【００１６】
＜キャパシタ回路内蔵多層プリント配線板の製造方法＞
本件出願に係るキャパシタ回路内蔵多層プリント配線板の製造方法は、以下の工程を含むことを特徴とする。
【００１７】
多層積層体の製造工程：  樹脂層／樹脂フィルム層の層構成を備え且つ当該樹脂フィルムの厚さ方向のナノインデンテーション法で測定して得られる複合弾性率Ｅｒが６．１ＧＰａ未満であるキャパシタ誘電体層の表面にキャパシタ回路を備えるキャパシタ回路付積層板を準備し、この両面に絶縁層構成材を介して、２層以上のプリント配線板を必要枚数積層して所望の層数の多層積層体を得る。
孔明け加工工程：  当該多層積層体に対して、ドリル加工により、必要な箇所にスルーホール形成用の貫通孔の形成を行う。
仕上げ加工工程：  当該スルーホール形成用の貫通孔の形成を行った後、デスミア処理によるスミア除去、層間導通形成、めっき処理等の必要な加工を施し、外層回路の形成を行いキャパシタ回路内蔵多層プリント配線板を得る。
【発明の効果】
【００１８】
本件出願に係る内蔵キャパシタ層形成用銅張積層板は、キャパシタ誘電体層を構成する樹脂フィルムの厚さ方向のナノインデンテーション法で測定して得られる複合弾性率Ｅｒを６．１ＧＰａ未満としている。この内蔵キャパシタ層形成用銅張積層板を用いて製造したキャパシタ回路内蔵多層プリント配線板の内蔵キャパシタ層は、ドリル加工でスルーホール形成用の貫通孔を形成しても、キャパシタ誘電体層にクラックが発生することを防止できる。従って、本件出願に係る内蔵キャパシタ層形成用銅張積層板を用いて得られるキャパシタ回路内蔵多層プリント配線板は、キャパシタ誘電体層に損傷のない良好なキャパシタ回路を備えるため、安定したキャパシタ特性を発揮できる。
【００１９】
また、ドリル加工によりスルーホール形成用の貫通孔を形成する際のキャパシタ誘電体層のクラックは、８層以上のキャパシタ回路内蔵多層プリント配線板において発生しやすい。しかし、本件出願に係るキャパシタ回路内蔵多層プリント配線板の製造方法を用いることで、ドリル加工でスルーホール形成用の貫通孔を形成した８層以上のキャパシタ回路内蔵多層プリント配線板であっても、クラックが発生しないキャパシタ誘電体層を備えることができるようになる。
【図面の簡単な説明】
【００２０】
【図１】本件出願に係る内蔵キャパシタ層形成用銅張積層板の断面模式図である。
【図２】本件出願に係る内蔵キャパシタ層形成用銅張積層板に回路形成することにより得られるキャパシタ回路付積層板の模式断面図である。
【図３】本件出願に係るキャパシタ回路内蔵多層プリント配線板の製造プロセスを説明するための模式断面図である。
【図４】本件出願に係るキャパシタ回路内蔵多層プリント配線板の製造プロセスを説明するための模式断面図である。
【図５】本件出願に係るキャパシタ回路内蔵多層プリント配線板の製造プロセスを説明するための模式断面図である。
【図６】ドリル加工で形成したスルーホールを備えるキャパシタ回路内蔵多層プリント配線板（２６層）を金属顕微鏡で観察した断面写真（５０倍）である。
【図７】図６のキャパシタ回路内蔵多層プリント配線板のキャパシタ誘電体層に発生したクラックを、金属顕微鏡で拡大観察した断面写真（１００倍、５００倍）である。
【発明を実施するための形態】
【００２１】
本件出願に係る実施の形態を述べる前に、本件出願に係る発明者等が考えた当該クラック発生のメカニズムに関する所見を述べる。一般的に、多層プリント配線板の積層時に使用する絶縁層構成材は、ガラスクロス、ガラス不織布、樹脂製繊維クロス、樹脂製繊維不織布等の骨格材に熱硬化性樹脂等を含浸させたプリプレグが使用される。このプリプレグが加熱冷却されて硬化したとき、ガラスクロスのガラス密度が高いほど熱膨張係数が小さくなる傾向がある。ところが、上述のキャパシタ回路内蔵多層プリント配線板のＢＧＡ実装部分のクリアランスホール付近は、多層化する積層の際にプリプレグから流れ出した樹脂のみで埋設される。係る場合において、例えば、厚さ７０μｍ以上の銅層を使用して電源回路・接地回路の形成が行われ、且つ、３層以上の電源回路層・接地回路層を含むキャパシタ回路内蔵多層プリント配線板を製造すると、クリアランスホール付近の樹脂分が非常に高くなる。
【００２２】
この結果、積層によって絶縁層構成材の樹脂成分が硬化した後、上述の骨格材の存在しないクリアランスホール付近では、流入した樹脂が硬化する際の収縮により、キャパシタ回路内蔵多層プリント配線板の厚さ方向の歪みが非常に大きくなる。厚さ方向の歪みが大きくなると、ドリル加工の際に、ドリルの押し込みによって、厚さ方向の歪みが最も蓄積しやすいキャパシタ回路内蔵多層プリント配線板の中央部近傍に存在するキャパシタ誘電体層にクラックが発生しやすくなると考えた。そこで、キャパシタ回路内蔵多層プリント配線板の厚さ方向の歪みに着目し、当該厚さ方向に歪みが生じても、ドリルの刃先の押し込みによってキャパシタ誘電体層にクラックが発生しない条件に関して鋭意研究を行った結果、本件出願に係る発明に想到した。
【００２３】
以下、本件出願に係る実施の形態を「内蔵キャパシタ層形成用銅張積層板の形態」、「キャパシタ回路内蔵多層プリント配線板の形態」及び「キャパシタ回路内蔵多層プリント配線板の製造方法の形態」に分けて説明する。
【００２４】
＜内蔵キャパシタ層形成用銅張積層板の形態＞
本件出願に係る内蔵キャパシタ層形成用銅張積層板は、多層プリント配線板の内層に「銅層／キャパシタ誘電体層／銅層」の層構成を備える内蔵キャパシタ回路を形成するために用いる銅張積層板である。この銅張積層板は、図１に示すように、キャパシタ誘電体層２の両面に銅層３を備える。従って、この内蔵キャパシタ層形成用銅張積層板を用いて製造される内蔵キャパシタ回路も、「銅層／キャパシタ誘電体層／銅層」の層構成を備える。以下、項目毎に説明する。なお、本件出願における図面において、模式断面に示すキャパシタ誘電体層２、銅層３、樹脂フィルムＦ等の各層の厚さに関しては、現実の厚さのイメージを反映させたものではないことを明記しておく。
【００２５】
キャパシタ誘電体層：  本件出願に係る内蔵キャパシタ層形成用銅張積層板の当該キャパシタ誘電体層は少なくとも樹脂フィルムを構成材料として含むものであり、当該樹脂フィルムの厚さ方向のナノインデンテーション法で測定して得られる複合弾性率Ｅｒが６．１ＧＰａ未満であることを特徴とする。ここで「キャパシタ誘電体層は樹脂フィルムを含む」とは、キャパシタ誘電体層２が、「樹脂層４／樹脂フィルム層Ｆ」とした２層構成を採用することを意味している。キャパシタ誘電体層に樹脂フィルムＦが存在すると、キャパシタ誘電体層の両面にある銅層同士の表面が接触して回路ショートを引き起こす可能性を完全に排除できる。
【００２６】
２層構成のキャパシタ誘電体層２の場合、樹脂フィルム層Ｆが上述の複合弾性率を満たす必要がある。樹脂フィルム層Ｆが上述の複合弾性率を満たさなければ、本件出願の種々の目的が達成できないからである。当該樹脂フィルムの厚さ方向の複合弾性率Ｅｒが６．１ＧＰａ以上になると、キャパシタ回路内蔵多層プリント配線板を製造する過程において、スルーホール形成用の貫通孔をドリル加工で形成する際に、当該キャパシタ誘電体層にクラックが発生しやすくなり、クラックが発生すると誘電層としての機能が損なわれる。即ち、当該樹脂フィルムの厚さ方向の複合弾性率Ｅｒが６．１ＧＰａ未満の場合には、プリント配線板を製造する過程に施すドリル加工時のドリルの押し込みにより生じる剪断応力を緩和して吸収することで、キャパシタ誘電体層のクラック発生を防止できる。ここで、当該樹脂フィルムの厚さ方向の複合弾性率Ｅｒの下限値を特に限定していないが、銅張積層板としての必用な剛性・強度等を考慮すると０．１ＧＰａ程度である。
【００２７】
なお、本件出願における樹脂フィルムの複合弾性率は、ナノインデンテ−ション法で測定した。このナノインデンテ−ション法は、測定対象である樹脂フィルムをステージに固定し、連続剛性測定を５回行う。そして、その測定データを解析し、ポアソン比を０．３と仮定して樹脂フィルムの複合弾性率を得た。この測定には、ＭＴＭ  Ｓｙｓｔｅｍｓ製の装置名Ｎａｎｏ  Ｉｎｄｅｎｔｅｒ  ＸＰを用い、使用圧子には三角錘形圧子であるＢｅｒｋｏｖｉｃｈを用いている。
【００２８】
樹脂フィルムとしては、上述の複合弾性率を満たし、誘電特性に優れた樹脂成分を用いることができ、特段の限定は無い。例えば、樹脂フィルムに適した「誘電特性に優れた樹脂成分」として、エポキシ、ポリイミド、ポリアミド、ポリアミドイミド、ポリフェニレンエーテル、シアネート、ポリオレフィン、液晶ポリマー、ジンジオタクチックポリスチレン等の使用が可能である。更に具体的にいえば、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリビニルカルバゾール、ポリフェニレンサルファイド、ポリアミド、芳香族ポリアミド、ポリアミドイミド、ポリエーテルサルフォン、ポリエーテルニトリル、ポリエーテルエーテルケトン、ポリイミド等を用いることが好ましい。
【００２９】
そして、キャパシタ誘電体層２は、厚さ３０μｍ以下が好ましい。キャパシタとして考えたときの電気容量は、キャパシタ誘電体層の厚さに反比例するものである。そのため、キャパシタ誘電体層の厚さが薄いほど、電気容量は大きく、蓄電量も大きなものとなる。蓄電した電気は、電源用電力の一部として用いられ、省電力化に繋がるものとなる。そこで、キャパシタ誘電体層２の厚さは、製品設計、回路設計の段階で決められるものであり、市場における要求レベルを考慮して３０μｍ以下としている。また、キャパシタ誘電体層２の両面に配置する銅層同士がショートしない厚さである限り、キャパシタ誘電体層２の厚さの下限に限定はないが、０．５μｍ以上が好ましく、より確実に上述のショートを防止するためには、５μｍ以上がより好ましい。しかし、本件出願にいうキャパシタ誘電体層に発生するクラックは、キャパシタ誘電体層の厚さが厚いほど、発生しやすい傾向がある。従って、本件発明に係る技術思想は、キャパシタ誘電体層の厚さが１２μｍ〜３０μｍのものを対象とするときに、特にクラック発生を防止する効果が得られる。
【００３０】
また、キャパシタ誘電体層２は、比誘電率を大きくし、キャパシタ回路の電気容量の増大を図るため、キャパシタ回路の設計品質に応じて、キャパシタ誘電体層２を構成する樹脂フィルムに誘電体フィラーを含有させることもできる。上述の樹脂フィルムのマトリクス中に、「誘電体フィラー」として、チタン酸バリウム系セラミック、チタン酸鉛系セラミック、チタン酸カルシウム系セラミック、チタン酸マグネシウム系セラミック、チタン酸ビスマス系セラミック、チタン酸ストロンチウム系セラミック、ジルコン酸鉛系セラミック等のペロブスカイト系の誘電体フィラーを分散含有させることが好ましい。
【００３１】
次に、樹脂層４は、銅層３と樹脂フィルム層Ｆとの良好な密着性が確保できれば特段の限定は無いが、樹脂層４に用いる樹脂成分としては、エポキシ、ポリイミド、ポリアミド、ポリアミドイミド等の樹脂成分を用いることが好ましい。そして、樹脂層４にポリイミドを用いる場合には、熱可塑性のポリイミド樹脂の使用が好適である。銅層３と樹脂フィルム層Ｆとの良好な密着性を確保することを前提として、これらの樹脂成分を適宜用い、その組成を調整すればよい。更に、キャパシタ回路の設計品質に応じて、樹脂層に、上述と同様の「誘電体フィラー」を含有させることもできる。
【００３２】
ここで、キャパシタ誘電体層２が「樹脂層４／樹脂フィルム層Ｆ」の層構成を備える場合の各層の厚さについて述べる。通常は樹脂フィルム層Ｆの厚さが、樹脂層４の厚さよりも厚くなるように設計する。ここで使用する「樹脂フィルム層Ｆ」は、厚さ０．５μｍ〜２５μｍの樹脂フィルムを使用することが好ましく、より好ましくは厚さ２μｍ〜２０μｍである。そして、このときの樹脂層４は厚さ０．１μｍ〜１０μｍが好ましく、より好ましくは厚さ２μｍ〜７μｍである。
【００３３】
以上に述べてきた層構成が「樹脂層４／樹脂フィルム層Ｆ」のキャパシタ誘電体層２を備える内蔵キャパシタ層形成用銅張積層板は、２枚の樹脂付銅箔の樹脂面同士を対向させた状態で、その樹脂面間に樹脂フィルムを配置して積層することで得ることができる。また、１枚の樹脂付銅箔の樹脂層の表面に樹脂フィルム層を形成して得ることもできる。
【００３４】
銅層：  本件出願に係る内蔵キャパシタ層形成用銅張積層板１の銅層３は、「銅箔で構成された銅層」、「銅箔と銅めっき層とで構成された銅層」、「キャパシタ誘電体層上にシード層を設けてめっき法で形成した銅層」等の概念が含まれるものである。
【００３５】
この銅層３は、電源回路・接地回路を形成することができる限り、厚さに関する特段の限定はないが、実用的観点から、厚さ１８μｍ〜１０５μｍであることが好ましい。この銅層３の厚さを１８μｍ以上とすることで、電気抵抗の上昇による発熱量の少ない電源回路・接地回路の形成が可能となる。そして、本件出願にいうキャパシタ誘電体層に発生するクラックは、内蔵キャパシタ層形成用銅張積層板に使用する銅層が厚くなるほど発生しやすい傾向にある。従って、本件出願に係る内蔵キャパシタ層形成用銅張積層板１の場合、厚さが３５μｍ以上の銅層３を使用したものであっても、キャパシタ誘電体層２の樹脂フィルムの厚さ方向の複合弾性率Ｅｒを６．１ＧＰａ未満とすることで、クラック発生を防止する効果が得られる。更に、当該銅層３の厚さが７０μｍ以上になると、クラック発生率がより高くなるが、このような厚さの銅層３を使用した内蔵キャパシタ層形成用銅張積層板１においても、キャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率Ｅｒを６．１ＧＰａ未満とすることで、クラック発生を防止する効果が得られる。また、当該銅層３の厚さが１０５μｍを超えても、特段の問題はない。しかしながら、１０５μｍを超える厚さの銅層で、電源回路・接地回路を形成することに対する特段の市場要求が無く、資源の無駄使いとなる。
【００３６】
この内蔵キャパシタ層形成用銅張積層板１の銅層３は、キャパシタ回路の上部電極と下部電極とを形成するために用いるものである。即ち、図２に示すように、銅層３を用いて回路形成し、キャパシタ回路の上部電極ＥＵ（＝銅層３）と下部電極ＥＬ（＝銅層３）とを形成し、この上部電極ＥＵと下部電極ＥＬとの間にキャパシタ誘電体層２を介在させたキャパシタ回路を形成してキャパシタ回路付積層板１０となる。従って、このキャパシタ回路は、「銅層／キャパシタ誘電体層／銅層」の層構成を備えるが、この層構成を「上部電極ＥＵ／キャパシタ誘電体層２／下部電極ＥＬ」と称することも可能であり、本件出願は必要に応じてこの表現を用いる。
【００３７】
＜キャパシタ回路内蔵多層プリント配線板の形態＞
本件出願に係るキャパシタ回路内蔵多層プリント配線板は、ドリル加工により形成したスルーホールと内蔵キャパシタ層とを備えるキャパシタ回路内蔵多層プリント配線板であって、当該内蔵キャパシタ層を構成するキャパシタ誘電体層が樹脂層／樹脂フィルム層の層構成を備えるものであり、当該樹脂フィルムの厚さ方向のナノインデンテーション法で測定して得られる複合弾性率Ｅｒが６．１ＧＰａ未満であることを特徴とする。ここで、「内蔵キャパシタ層を構成するキャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率」、「本件出願に係るキャパシタ回路内蔵多層プリント配線板の前記内蔵キャパシタ層の厚さ」、「内蔵キャパシタ層を構成するキャパシタ誘電体層の樹脂層／樹脂フィルム層の層構成」、「キャパシタ回路を構成する内蔵キャパシタ層の両面に配置する電極回路の厚さ」の各項目に関しては、上述の本件出願に係る内蔵キャパシタ層形成用銅張積層板において述べたと同様の理由及び根拠が適用できる。よって、これらの項目に関する重複した説明を避けるため、ここでの説明は省略する。以下、上述の本件出願に係る内蔵キャパシタ層形成用銅張積層板において述べていない項目に関してのみ述べる。
【００３８】
本件出願に係るキャパシタ回路内蔵多層プリント配線板は、トータル厚さが１．８ｍｍ以上で、且つ、８層以上のものを対象とすることが好ましい。ここでいう「トータル厚さ」とは、ドリル加工を施す対象のキャパシタ回路内蔵多層プリント配線板の板厚のことである。このトータル厚さが１．８ｍｍを超えると、プリント配線板の製造過程において、ドリル加工でスルーホール形成用の貫通孔を形成する際にキャパシタ誘電体層のクラックが発生しやすくなる。また、ここで８層以上のキャパシタ回路内蔵多層プリント配線板を対象としているが、キャパシタ回路内蔵多層プリント配線板の層数が多くなるほど、キャパシタ誘電体層にクラックが発生しやすくなる傾向がある。特に、電源回路層・接地回路層を含むクリアランスホール付近の樹脂分が高くなった１６層以上のキャパシタ回路内蔵多層プリント配線板になると、よりクラックが発生しやすくなり、２０層以上になると、更にクラックが発生しやすくなる傾向がある。従って、本件出願に係る発明は、これらの層数のキャパシタ回路内蔵多層プリント配線板を対象とすることが好ましい。なお、念のために明記しておくが、「８層」、「１６層」等と称する場合は、導体層の層数を示している。以上のことから理解できるように、８層以上の多層化がなされ、トータル厚さが１．８ｍｍ以上、且つ、上述の要件を満たす本件出願に係るキャパシタ回路内蔵多層プリント配線板は、ドリル加工でスルーホール形成用の貫通孔が形成されていても、樹脂分が高い電源回路層・接地回路層を含むクリアランスホール付近のキャパシタ誘電体層のクラック発生を防止できる。
【００３９】
＜キャパシタ回路内蔵多層プリント配線板の製造方法の形態＞
本件出願に係るキャパシタ回路内蔵多層プリント配線板の製造方法は、以下の工程を含むことを特徴とする。以下、工程毎に説明する。
【００４０】
多層積層体の製造工程：  この工程では、まず、図２に示すようなキャパシタ誘電体層の表面にキャパシタ回路を備えるキャパシタ回路付積層板を準備する。このときのキャパシタ誘電体層は、樹脂層／樹脂フィルム層の層構成を備え、当該樹脂フィルムの厚さ方向のナノインデンテーション法で測定して得られる複合弾性率Ｅｒが６．１ＧＰａ未満である。このキャパシタ回路付積層板は、キャパシタ誘電体層の一面側にキャパシタ回路の上部電極として用いる銅層を備え、キャパシタ誘電体層の他面側にキャパシタ回路の下部電極として用いる銅層を備えるものであり、次のような方法で製造することが可能である。
【００４１】
このキャパシタ回路付積層板は、サブトラクティブ法で製造できる。かかる場合には、例えば多層プリント配線板の内層に銅層／キャパシタ誘電体層／銅層の層構成の内蔵キャパシタ回路を形成するために用いる銅張積層板であって、厚さ方向の複合弾性率Ｅｒが６．１ＧＰａ未満の樹脂フィルムを構成材料として含むキャパシタ誘電体層の両面に銅層を備える内蔵キャパシタ層形成用銅張積層板１を準備する。この内蔵キャパシタ層形成用銅張積層板１の模式断面図が、図１に示すものである。そして、当該内蔵キャパシタ層形成用銅張積層板１の両面に、「上部電極ＥＵ／キャパシタ誘電体層２／下部電極ＥＬ」の層構成を備えるキャパシタ回路を形成し、図２に示すキャパシタ回路付積層板１０を得ることができる。
【００４２】
また、このキャパシタ回路付積層板１０は、銅箔を用いたセミアディティブ法でも製造できる。かかる場合には、例えばキャリア箔付極薄銅箔を積層した内蔵キャパシタ層形成用銅張積層板１を準備し、その表面からキャリア箔を除去して露出させた極薄銅箔層の表面にキャパシタ回路の形状に応じたパターンめっきを行い、その後、回路間に露出した極薄銅箔層をフラッシュエッチングで除去して、上述の層構成を備えるキャパシタ回路を形成することができる。
【００４３】
更に、このキャパシタ回路付積層板１０は、セミアディティブ法でも製造できる。かかる場合には、例えばキャパシタ誘電体層の表面にシード層を設け、このシード層上に回路形状に応じたパターンめっきを行う。その後、回路間に露出したシード層をフラッシュエッチングで除去して、上述の層構成を備えるキャパシタ回路を形成することもできる。
【００４４】
以上のようにして得られたキャパシタ回路付積層板を用いて、この両面に絶縁層構成材５を介して、２層以上のプリント配線板を必要枚数積層して所望の層数の多層積層体を得る。即ち、一例を示せば、図３に示すように、絶縁層構成材５（ＰＰ０）を介して、２枚のキャパシタ回路付積層板１０（ここでは、図２に示すキャパシタ回路付積層板を用いている。）を配置し、それぞれの当該キャパシタ回路付積層板１０の外側に絶縁層構成材５（ＰＰ１〜ＰＰｎ）と、２層以上のプリント配線板ＰＷＢ１〜ＰＷＢｎとを交互に積層し、最後に絶縁層構成材５（ＰＰｎ＋１）と、最外層の銅層３を形成するための銅箔７を配置して、これらを一括積層して、図４に示す多層積層体２０を得る。
【００４５】
このとき、図３に示すように、キャパシタ回路付積層板１０の表面に、絶縁層構成材５（ＰＰ１〜ＰＰｎ）と、２層以上のプリント配線板ＰＷＢ１〜ＰＷＢｎとを一括積層することで多層積層体を得ることができる。また、当該キャパシタ回路付積層板１０の表面に、絶縁層構成材５を介して、２層以上のプリント配線板ＰＷＢ１〜ＰＷＢｎを積層することを、順次繰り返して行い、多層積層体を得ることもできる。このような多層化プロセスにおいて、２層以上のプリント配線板ＰＷＢ１〜ＰＷＢｎを使用することで、例えば２０層を超える高多層化が要求されても、迅速に目的の層数の多層積層体２０を製造することができる。そして、絶縁層構成材５には、プリプレグ、樹脂シート等を用い、プリント配線板の絶縁層として使用できるものであれば、特段の限定は無い。また、この積層に用いる２層以上のプリント配線板ＰＷＢ１〜ＰＷＢｎは、いかなる製造方法を用いて得られるものでもよい。例えば、当該多層プリント配線板ＰＷＢ１〜ＰＷＢｎの製造において、銅層及び絶縁層構成材としてプリント配線板製造に用いることのできる限り、いかなるものを用いてもよい。また、ビアホール等の層間導通手段の形成、各種めっきを施す等してもよい。
【００４６】
孔明け加工工程：  この工程では、以上のようにして得られた多層積層体２０に対して、図５に示すように、ドリル加工により、必要な箇所にスルーホール形成用の貫通孔６の形成を行う。このときのドリル加工条件に関しては、通常のプリント配線板の孔明け加工に使用される条件として、ドリル回転数が６００００ｒｐｍ〜２０００００ｒｐｍ、ドリル押し込み速度が０．５ｍ／ｍｉｎ〜６．０ｍ／ｍｉｎが一般的に用いられる。
【００４７】
仕上げ加工工程：  上述のスルーホール形成用の貫通孔６の形成を行った後は、スルーホールの内壁面への銅めっき層形成、スルーホール内への導電性ペーストの充填等でスルーホールの層間導通を確保する必要がある。その他、ドリル加工によるスルーホール形成用の貫通孔６の内壁面に生じるスミアを除去するデスミア処理（過マンガン酸塩水溶液を用いるウエットエッチング、プラズマエッチング等）、その他めっき処理等を任意に施し、外層回路の形成を行い、キャパシタ回路内蔵多層プリント配線板（図示を省略）を得ることができる。
【産業上の利用可能性】
【００４８】
本件出願に係る内蔵キャパシタ層形成用銅張積層板は、キャパシタ誘電体層を構成する樹脂フィルムの厚さ方向の複合弾性率Ｅｒ等を適正な範囲とすることで、プリント配線板製造プロセスにおけるスルーホール形成用の貫通孔を形成する際のドリル加工時に、キャパシタ誘電体層にクラックが発生することを効果的に防止できる。従って、設計通りのキャパシタ特性を備えるキャパシタ回路内蔵多層プリント配線板の提供が可能となる。また、キャパシタ回路内蔵多層プリント配線板の製造方法は、従来の生産方法に何ら変更を加えることなく使用できるため、余分な設備投資を必要とせず好ましい。
【符号の説明】
【００４９】
１    内蔵キャパシタ層形成用銅張積層板
２    キャパシタ誘電体層
３    銅層
４    樹脂層
５    絶縁層構成材
６    スルーホール形成用の貫通孔
７    銅箔
１０  キャパシタ回路付積層板
２０  多層積層体
Ｆ    樹脂フィルム
ＥＵ    上部電極
ＥＬ    下部電極
ＰＷＢ１〜ＰＷＢｎ  ２層以上の多層プリント配線板
【図１】
2020021961.tif 000003
【図２】
2020021961.tif 000004
【図３】
2020021961.tif 000005
【図４】
2020021961.tif 000006
【図５】
2020021961.tif 000007
【図６】
2020021961.tif 000008
【図７】
2020021961.tif 000009