(57)【要約】【課題】外形寸法の増大を抑制しつつ、絶縁耐圧を向上できるようにしたリードフレーム、半導体装置及び半導体装置の製造方法を提供する。【解決手段】リードフレームは、ダイパッド部と、第１リード部と、第２リード部と、ダイパッド部の角部近傍からダイパッド部の外側へ延在する延在部と、を備える。第１リード部は、第１端子部と、第１端子部よりもダイパッド部に近い側に位置し、第１端子部と電気的に接続する第１リードポスト部と、を有する。第２リード部は、第２端子部と、第１端子部と第２端子部との間に位置する第３端子部と、第２端子部及び第３端子部よりもダイパッド部に近い側に位置し、第２端子部及び第３端子部と電気的に接続する第２リードポスト部と、を有する。第１リードポスト部、第２リードポスト部及び延在部は、ダイパッド部の面方向における第１方向と交差する第２方向に並んでいる。【選択図】図１
2020087998.tif 000002
【特許請求の範囲】
【請求項１】
おもて面を有するダイパッド部と、
前記ダイパッド部から離れて配置され、前記ダイパッド部のおもて面に平行な第１方向に延在する第１リード部と、
前記ダイパッド部及び前記第１リード部から離れて配置され、前記第１方向に延在する第２リード部と、
前記ダイパッド部のおもて面に平行な方向において、前記ダイパッド部の角部近傍から前記ダイパッド部の外側へ延在する延在部と、を備え、
前記第１リード部は、
第１端子部と、
前記第１端子部よりも前記ダイパッド部に近い側に位置し、前記第１端子部と電気的に接続する第１リードポスト部と、を有し、
前記第２リード部は、
第２端子部と、
前記第１端子部と前記第２端子部との間に位置する第３端子部と、
前記第２端子部及び前記第３端子部よりも前記ダイパッド部に近い側に位置し、前記第２端子部及び前記第３端子部と電気的に接続する第２リードポスト部と、を有し、
前記第１リードポスト部、前記第２リードポスト部及び前記延在部は、前記ダイパッド部のおもて面に平行な第２方向に並んでおり、
前記第２方向は前記第１方向と交差する
リードフレーム。
【請求項２】
前記リードフレームは、第２方向に並びかつ隣り合う第１要素および第２要素を含み、
前記第１要素および第２要素はそれぞれ、
前記ダイパッド部、前記第１リード部、前記第２リード部及び前記延在部、を備え、
前記第１要素の前記延在部は、前記第２要素の前記第２リードポスト部に接続している
請求項１に記載のリードフレーム。
【請求項３】
リードフレームと、
第１面と前記第１面の反対側に位置する第２面とを有し、前記第１面側に第１電極及び第２電極を有し、前記第２面側に第３電極を有する半導体チップと、を備え、
前記リードフレームは、
おもて面を有し、前記おもて面側に前記半導体チップが取り付けられて、前記第３電極と電気的に接続されるダイパッド部と、
前記ダイパッド部から離れて配置され、前記ダイパッド部のおもて面に平行な第１方向に延在する第１リード部と、
前記ダイパッド部及び前記第１リード部から離れて配置され、前記第１方向に延在する第２リード部と、
前記ダイパッド部のおもて面に平行な方向において、前記ダイパッド部の角部近傍から前記ダイパッド部の外側へ延在する第１延在部と、を備え、
前記第１リード部は、
第１端子部と、
前記第１端子部よりも前記ダイパッド部に近い側に位置し、前記第１端子部と電気的に接続する第１リードポスト部と、を有し、
前記第２リード部は、
第２端子部と、
前記第１端子部と前記第２端子部との間に位置する第３端子部と、
前記第２端子部及び前記第３端子部よりも前記ダイパッド部に近い側に位置し、前記第２端子部及び前記第３端子部と電気的に接続する第２リードポスト部と、を有し、
前記第１リードポスト部、前記第２リードポスト部及び前記第１延在部は、前記ダイパッド部のおもて面に平行な第２方向に並んでおり、
前記第２方向は前記第１方向と交差する
半導体装置。
【請求項４】
前記第１電極と前記第１リードポスト部とを電気的に接続する第１ワイヤーと、
前記第２電極と前記第２リードポスト部とを電気的に接続する第２ワイヤーと、
前記半導体チップ、前記第１リードポスト部、前記第２リードポスト部、前記第１ワイヤー及び前記第２ワイヤーを覆って封止する封止樹脂と、をさらに備え、
前記ダイパッド部の一方の面の反対側に位置する他方の面は、前記封止樹脂から露出している
請求項３に記載の半導体装置。
【請求項５】
前記第１端子部と前記第３端子部との間の距離をＬ１とし、
前記第２端子部と前記第３端子部との間の距離をＬ２とし、
前記ダイパッド部の他方の面であって前記封止樹脂から露出している部分から、前記第１端子部、前記第２端子部又は前記第３端子部までの最短距離をＬ３としたとき、
Ｌ３＞Ｌ１、且つＬ３＞Ｌ２、が成り立つ
請求項４に記載の半導体装置。
【請求項６】
前記第１延在部は、前記封止樹脂で覆われて封止されている
請求項４又は５に記載の半導体装置。
【請求項７】
前記第１延在部は、前記封止樹脂から露出しており、
前記第１端子部と前記第３端子部との間の距離をＬ１とし、
前記第２端子部と前記第３端子部との間の距離をＬ２とし、
前記封止樹脂の外縁部に沿う距離であって、前記第１延在部から前記第１端子部までの最短距離をＬ４としたとき、
Ｌ４＞Ｌ１、且つＬ４＞Ｌ２、が成り立つ
請求項４又は５に記載の半導体装置。
【請求項８】
前記第２方向において、前記第２リードポスト部が、前記第１リードポスト部と隣り合う一方の外縁部および前記一方の外縁部の反対側に位置する他方の外縁部と、前記他方の外縁部から前記第２リードポスト部の外側へ延在する第２延在部と、をさらに備え、
前記第１リードポスト部、前記第２リードポスト部、前記第１延在部及び前記第２延在部は、前記第２方向に並んでいる
請求項４から７のいずれか１項に記載の半導体装置。
【請求項９】
前記第１延在部の端面および前記第２延在部の端面が互いに、前記ダイパッド部のおもて面と直交する任意の面に対し対称に配置されている
請求項８記載の半導体装置。
【請求項１０】
前記第２延在部は、前記封止樹脂で覆われて封止されている
請求項８又は９に記載の半導体装置。
【請求項１１】
前記第２延在部は、前記封止樹脂から露出しており、
前記第１端子部と前記第３端子部との間の距離をＬ１とし、
前記第２端子部と前記第３端子部との間の距離をＬ２とし、
前記封止樹脂の外縁部に沿う距離であって、前記第２延在部から前記第２端子部又は前記第３端子部までの最短距離をＬ５としたとき、
Ｌ５＞Ｌ１、且つＬ５＞Ｌ２、が成り立つ
請求項８に記載の半導体装置。
【請求項１２】
リードフレームを用意する工程であって、
おもて面を有するダイパッド部と、
前記ダイパッド部から離れて配置され、前記ダイパッド部のおもて面に平行な第１方向に延在する第１リード部と、
前記ダイパッド部及び前記第１リード部から離れて配置され、前記第１方向に延在する第２リード部と、
前記ダイパッド部のおもて面に平行な方向において、前記ダイパッド部の角部近傍から前記ダイパッド部の外側へ延在する延在部と、を備え、
前記第１リード部は、
第１端子部と、
前記第１端子部よりも前記ダイパッド部に近い側に位置し、前記第１端子部と電気的に接続する第１リードポスト部と、を有し、
前記第２リード部は、
第２端子部と、
前記第１端子部と前記第２端子部との間に位置する第３端子部と、
前記第２端子部及び前記第３端子部よりも前記ダイパッド部に近い側に位置し、前記第２端子部及び前記第３端子部と電気的に接続する第２リードポスト部と、を有し、
前記第１リードポスト部、前記第２リードポスト部及び前記延在部は、前記ダイパッド部のおもて面に平行な第２方向に並んでおり、前記第２方向は前記第１方向と交差する
工程と、
第１面側に第１電極及び第２電極を有し、前記第１面の反対側に位置する第２面側に第３電極を有する半導体チップを用意する工程と、
前記半導体チップの前記第２面側を前記ダイパッド部のおもて面側に取り付けて、前記第３電極と前記ダイパッド部とを電気的に接続する工程と、
前記第１電極と前記第１リードポスト部とを第１ワイヤーを用いて電気的に接続する工程と、
前記第２電極と前記第２リードポスト部とを第２ワイヤーを用いて電気的に接続する工程と、
前記半導体チップ、前記第１リードポスト部、前記第２リードポスト部、前記第１ワイヤー及び前記第２ワイヤーを封止樹脂で覆って封止する工程と、を備え、
前記封止する工程では、前記ダイパッド部のおもて面側を前記封止樹脂で覆い、且つ、前記ダイパッド部のおもて面の反対側に位置する裏面は前記封止樹脂から露出させる
半導体装置の製造方法。
【請求項１３】
前記封止する工程の後で、前記延在部であって前記封止樹脂から露出している部分を切断する工程、をさらに備える
請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記封止する工程の前に、前記延在部を切断する工程、をさらに備え、
前記封止する工程では、前記延在部のうちの前記ダイパッド部側に残された部分を前記封止樹脂で覆う、
請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１５】
前記リードフレームは、第２方向に並びかつ隣り合う第１要素および第２要素を含み、
前記第１要素および第２要素はそれぞれ、
前記ダイパッド部、前記第１リード部、前記第２リード部及び前記延在部、を備え、
前記第１要素の前記延在部は、前記第２要素の前記第２リードポスト部に接続している
請求項１２から１４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リードフレーム、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、ワイドバンドギャップ半導体に代表されるように、高耐圧で高性能な半導体チップが製造可能となり、高耐圧のディスクリート半導体製品が増えている。これに伴い、パッケージの絶縁耐圧が重要視されている（例えば、特許文献１、２参照）。また、電力変換回路の効率向上および製品の小型化のため、半導体製品には低オン抵抗かつ小型パッケージが求められている。
【０００３】
図１７及び図１８は、従来例に係る半導体装置の製造方法を示す平面図である。図１９は、従来例に係る半導体装置の構成例を示す平面図である。図２０は、従来例に係る半導体装置の構成例を示す背面図である。
【０００４】
図１７に示すように、従来例に係るリードフレーム３０１は、複数の要素３１０Ａ、３１０Ｂ、３１０Ｃを含む。複数の要素３１０Ａ、３１０Ｂ、３１０Ｃは、それぞれが１つの半導体装置３００となる部位である。複数の要素３１０Ａ、３１０Ｂ、３１０Ｃは、Ｘ軸方向に並びかつ隣り合っている。以下、複数の要素３１０Ａ、３１０Ｂ、３１０Ｃを区別して説明する必要がないときは、これらを要素３１０という。図示しないが、Ｙ軸方向においても、複数の要素は並びかつ隣り合っている。
【０００５】
各要素３１０は、半導体チップ３０２が取り付けられるダイパッド部３１９と、３本の端子部３１１、３１２、３１３と、を有する。端子部３１１、３１２、３１３は、それぞれＹ軸方向に延在している。また、端子部３１１、３１２、３１３は、この順でＸ軸方向に並んで配置されている。端子部３１２は、ダイパッド部３１９に接続している。
【０００６】
各要素３１０は、第１リードポスト部３１４と、第２リードポスト部３１５とを有する。第１リードポスト部３１４は、ダイパッド部３１９と端子部３１１との間に位置し、端子部３１１に接続している。第２リードポスト部３１５は、ダイパッド部３１９と端子部３１３との間に位置し、端子部３１３に接続している。ダイパッド部３１９、第１リードポスト部３１４及び第２リードポスト部３１５は、互いに離れている。
【０００７】
リードフレーム３０１において、端子部３１２はダイパッド部３１９に接続している。ダイパッド部３１９と端子部３１２は、互いに支え合う。また、支え部３１６は、Ｘ軸方向において、端子部３１１、３１２、３１３と、リードフレームの枠体３３０とに接続している。これにより、端子部３１１、３１２、３１３は、互いに支え合うと共に、枠体３３０に支えられる構造となっている。
【０００８】
従来例に係る半導体装置３００は、例えばダイボンディング装置、ワイヤーボンディング装置、モールディング装置など、種々の装置を用いて製造される。以下、これらの装置を製造装置という。
【０００９】
図１７に示すように、ダイボンディング工程にて、製造装置は、リードフレーム３０１のダイパッド部３１９上に半導体チップ３０２を搭載する。これにより、半導体チップ３０２の裏面側に位置するドレイン電極は、ダイパッド部３１９を介して端子部３１２と電気的に接続される。端子部３１２が、半導体装置３００のドレイン端子部Ｄとなる。以下、端子部３１２をドレイン端子部ともいう。
【００１０】
次に、ワイヤーボンディング工程にて、製造装置は、半導体チップ３０２のおもて面側に位置するゲート電極に第１ワイヤー３３１の一端を接合し、第１リードポスト部３１４に第１ワイヤー３３１の他端を接合して、ゲート電極と第１リードポスト部３１４とを電気的に接続する。これにより、第１リードポスト部３１４に接続する端子部３１１が半導体装置３００のゲート端子部Ｇとなる。以下、端子部３１１をゲート端子部ともいう。
【００１１】
また、製造装置は、半導体チップ３０２のおもて面側に位置するソース電極に第２ワイヤー３３２の一端を接合し、第２リードポスト部３１５に第２ワイヤー３３２の他端を接合して、ソース電極と第２リードポスト部３１５とを電気的に接続する。これにより、第２リードポスト部３１５に接続する端子部３１３が半導体装置３００のソース端子部Ｓとなる。以下、端子部３１３をソース端子部ともいう。
【００１２】
次に、図１８に示すように、モールド工程にて、製造装置は、トランスファーモールド技術を用いて封止樹脂３０４を成型する。次に、リードカット工程にて、製造装置は、リードフレーム３０１から各要素３１０を切り出す。リードカット工程では、支え部３１６が切断される。次に、フォーミング工程にて、製造装置は、ゲート端子部３１１及びソース端子部３１３を成形して最終製品と同一形状に加工する。これにより、半導体装置３００が完成する。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０１６−１３４４９２号公報
【特許文献２】特開２０１１−１２９８７５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ＭＯＳＦＥＴ等の半導体チップにおいてゲートとソース間の絶縁耐圧は、３０Ｖ程度で設計されていることが多い。ドレイン耐圧が３０Ｖ以上で設計されている場合、半導体装置３００に印加される電圧のうちで最も高い電圧は、ドレイン電圧となる。また、封止樹脂３０４の絶縁耐圧は、空気の絶縁耐圧に対して非常に高い。このため、パッケージの絶縁耐圧は、封止樹脂３０４から露出しているゲート端子部３１１とドレイン端子部３１２との間の距離Ｌ１１、又は、封止樹脂３０４から露出しているドレイン端子部３１２とソース端子部３１３との間の距離Ｌ１２によって決まる。半導体装置３００において、パッケージの絶縁耐圧を向上させるためには、距離Ｌ１１、Ｌ１２を拡大することが有効である。
【００１５】
しかしながら、半導体装置３００のドレイン端子部３１２は、ゲート端子部３１１とソース端子部３１３との間にある。このため、ゲート端子部３１１とドレイン端子部３１２との間の距離Ｌ１１や、ドレイン端子部３１２とソース端子部３１３との間の距離Ｌ１２を拡大するように、半導体装置３００を設計変更すると、半導体装置３００の外形寸法が増大してしまう。
【００１６】
半導体装置の外形寸法が増大すると、外形寸法が所定の規格から外れて、半導体装置は汎用性を失う可能性がある。また、半導体装置の外形寸法が増大すると、半導体装置が実装される側である回路基板の設計を変更する必要が生じる可能性もある。さらに、半導体装置の外形寸法が増大すると、製造工程を変更する必要が生じて、半導体装置の生産性が低下したり、製造コストが増加したりする可能性もある。
【００１７】
本発明は上記課題に着目してなされたものであって、外形寸法の増大を抑制しつつ、絶縁耐圧を向上できるようにしたリードフレーム、半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の一態様に係るリードフレームは、おもて面を有するダイパッド部と、ダイパッド部から離れて配置され、ダイパッド部のおもて面に平行な第１方向に延在する第１リード部と、ダイパッド部及び第１リード部から離れて配置され、第１方向に延在する第２リード部と、ダイパッド部のおもて面に平行な方向において、ダイパッド部の角部近傍からダイパッド部の外側へ延在する延在部と、を備える。第１リード部は、第１端子部と、第１端子部よりもダイパッド部に近い側に位置し、第１端子部と電気的に接続する第１リードポスト部と、を有する。第２リード部は、第２端子部と、第１端子部と第２端子部との間に位置する第３端子部と、第２端子部及び第３端子部よりもダイパッド部に近い側に位置し、第２端子部及び第３端子部と電気的に接続する第２リードポスト部と、を有する。第１リードポスト部、第２リードポスト部及び延在部は、ダイパッド部のおもて面に平行な第２方向に並んでいる。第２方向は第１方向と交差する。
【００１９】
本発明の一態様に係る半導体装置は、リードフレームと、第１面と第１面の反対側に位置する第２面とを有し、第１面側に第１電極及び第２電極を有し、第２面側に第３電極を有する半導体チップと、を備える。リードフレームは、おもて面を有し、おもて面側に半導体チップが取り付けられて、第３電極と電気的に接続されるダイパッド部と、ダイパッド部から離れて配置され、ダイパッド部のおもて面に平行な第１方向に延在する第１リード部と、ダイパッド部及び第１リード部から離れて配置され、第１方向に延在する第２リード部と、ダイパッド部のおもて面に平行な方向において、ダイパッド部の角部近傍からダイパッド部の外側へ延在する第１延在部と、を備える。第１リード部は、第１端子部と、第１端子部よりもダイパッド部に近い側に位置し、第１端子部と電気的に接続する第１リードポスト部と、を有する。第２リード部は、第２端子部と、第１端子部と第２端子部との間に位置する第３端子部と、第２端子部及び第３端子部よりもダイパッド部に近い側に位置し、第２端子部及び第３端子部と電気的に接続する第２リードポスト部と、を有する。第１リードポスト部、第２リードポスト部及び第１延在部は、ダイパッド部のおもて面に平行な第２方向に並んでいる。第２方向は第１方向と交差する。
【００２０】
本発明の一態様に係る半導体装置の製造方法は、リードフレームを用意する工程を備える。リードフレームは、おもて面を有するダイパッド部と、ダイパッド部から離れて配置され、ダイパッド部のおもて面に平行な第１方向に延在する第１リード部と、ダイパッド部及び第１リード部から離れて配置され、第１方向に延在する第２リード部と、ダイパッド部のおもて面に平行な方向において、ダイパッド部の角部近傍からダイパッド部の外側へ延在する延在部と、を備える。第１リード部は、第１端子部と、第１端子部よりもダイパッド部に近い側に位置し、第１端子部と電気的に接続する第１リードポスト部と、を有する。第２リード部は、第２端子部と、第１端子部と第２端子部との間に位置する第３端子部と、第２端子部及び第３端子部よりもダイパッド部に近い側に位置し、第２端子部及び第３端子部と電気的に接続する第２リードポスト部と、を有する。第１リードポスト部、第２リードポスト部及び延在部は、ダイパッド部のおもて面に平行な第２方向に並んでいる。第２方向は第１方向と交差する。また、本発明の一態様に係る半導体装置の製造方法は、さらに、第１面側に第１電極及び第２電極を有し、第１面の反対側に位置する第２面側に第３電極を有する半導体チップを用意する工程と、半導体チップの第２面側をダイパッド部のおもて面側に取り付けて、第３電極とダイパッド部とを電気的に接続する工程と、第１電極と第１リードポスト部とを第１ワイヤーを用いて電気的に接続する工程と、第２電極と第２リードポスト部とを第２ワイヤーを用いて電気的に接続する工程と、半導体チップ、第１リードポスト部、第２リードポスト部、第１ワイヤー及び第２ワイヤーを封止樹脂で覆って封止する工程と、を備える。封止する工程では、ダイパッド部のおもて面側を封止樹脂で覆い、且つ、ダイパッド部のおもて面の反対側に位置する裏面は封止樹脂から露出させる。
【発明の効果】
【００２１】
本発明によれば、外形寸法の増大を抑制しつつ、絶縁耐圧を向上できるようにしたリードフレーム、半導体装置及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の実施形態１に係るリードフレームの構成例を示す平面図である。
【図２】図２は、図１に示す平面図をＡ１−Ａ２線で切断した断面図である。
【図３】図３は、本発明の実施形態１に係るリードフレームの１要素を拡大して示す平面図である。
【図４】図４は、本発明の実施形態１に係る半導体装置の製造方法を示す平面図である。
【図５】図５は、図４の一部を拡大して示す平面図である。
【図６】図６は、図５に示す平面図をＡ３−Ａ４線で切断した断面図である。
【図７】図７は、本発明の実施形態１に係る半導体装置の製造方法を示す平面図である。
【図８】図８は、本発明の実施形態１に係る半導体装置の構成例を示す正面図である。
【図９】図９は、本発明の実施形態１に係る半導体装置の構成例を示す背面図である。
【図１０】図１０は、図８に示す正面図をＡ５−Ａ６線で切断した断面図である。
【図１１】図１１は、本発明の実施形態１に係る半導体装置の内部の構成例を示す正面図である。
【図１２】図１２は、本発明の実施形態２に係る半導体装置の構成例を示す正面図である。
【図１３】図１３は、本発明の実施形態２に係る半導体装置の構成例を示す背面図である。
【図１４】図１４は、本発明の実施形態２に係る半導体装置の内部の構成例を示す正面図である。
【図１５】図１５は、本発明の実施形態２に係る半導体装置の製造方法を示す平面図である。
【図１６】図１６は、本発明の実施形態２に係る半導体装置の製造方法を示す平面図である。
【図１７】図１７は、従来例に係る半導体装置の製造方法を示す平面図である。
【図１８】図１８は、従来例に係る半導体装置の製造方法を示す平面図である。
【図１９】図１９は、従来例に係る半導体装置の構成例を示す平面図である。
【図２０】図２０は、従来例に係る半導体装置の構成例を示す背面図である。
【発明を実施するための形態】
【００２３】
以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００２４】
また、以下の図面の記載では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向を用いて、方向を示す場合がある。例えば、Ｘ軸方向及びＹ軸方向は、後述するダイパッド部１９のおもて面１９ａに平行な方向である。Ｚ軸方向は、後述するダイパッド部１９の厚さ方向である。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。ＸＹＺ軸は右手系をなす。
【００２５】
また、以下の説明では、Ｚ軸の正方向を「上」と称し、Ｚ軸の負方向を「下」と称する場合がある。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、層及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、紙面を１８０度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。また、「平面視」とは、Ｚ軸（例えば、ダイパッド部１９のおもて面１９ａの法線方向）から見ることを意味する。
【００２６】
（実施形態１）
図１は、本発明の実施形態１に係るリードフレームの構成例を示す平面図である。図２は、図１に示す平面図をＡ１−Ａ２線で切断した断面図である。図３は、本発明の実施形態１に係るリードフレームの１要素を拡大して示す平面図である。
【００２７】
図１に示すように、実施形態１に係るリードフレーム１は、複数の要素１０Ａ、１０Ｂ、１０Ｃを含む。複数の要素１０Ａ、１０Ｂ、１０Ｃは、それぞれが１つの半導体装置１００（後述の図８から図１１参照）となる部位である。複数の要素１０Ａ、１０Ｂ、１０Ｃは、Ｘ軸方向に並びかつ隣り合っている。以下、複数の要素１０Ａ、１０Ｂ、１０Ｃを区別して説明する必要がないときは、これらを要素１０という。リードフレーム１は、４以上の要素１０を含んでもよい。図示しないが、Ｙ軸方向においても、複数の要素は並びかつ隣り合っている。また、リードフレーム１は、複数の要素１０を外側から一括りに囲むように配置された枠体１０１を備える。複数の要素１０のうち、Ｘ軸方向において枠体１０１と隣り合う要素１０は、延在部１５を介して枠体１０１に接続されている。
【００２８】
各要素１０は、第１リード部１１と、第２リード部１２と、連結部１４と、延在部１５と、半導体チップ２（後述の図４参照）が取り付けられるダイパッド部１９と、を有する。図２に示すように、ダイパッド部１９は、おもて面１９ａと、おもて面１９ａの反対側に位置する裏面１９ｂとを有する。ダイパッド部１９のおもて面（主面）１９ａは、半導体チップ２が搭載される領域である。また、ダイパッド部１９の裏面（主面）１９ｂは、半導体装置１００のドレイン端子部となる領域である。ダイパッド部１９のおもて面１９ａと裏面１９ｂは、それぞれＸ軸方向及びＹ軸方向に平行である。ダイパッド部１９の平面視による形状は、矩形である。ダイパッド部１９は、Ｘ軸方向に平行で互いに向かい合う一対の辺１９Ｌ１、１９Ｌ２と、Ｙ軸方向に平行で互いに向かい合う一対の辺１９Ｌ３、１９Ｌ４とで画定される形状を有する。
【００２９】
図１から図３に示すように、第１リード部１１と、第２リード部１２は、ダイパッド部１９から離れて配置されている。第１リード部１１と、第２リード部１２は、それぞれＹ軸方向に延在している。
【００３０】
第１リード部１１は、第１リードポスト部１１０と、第１端子部１１１とを有する。第１リードポスト部１１０は、第１ワイヤー３１（後述の図４参照）の一端が接合される領域である。第１リードポスト部１１０は、第１端子部１１１よりもダイパッド部１９に近い側に位置し、第１端子部１１１と電気的に接続している。例えば、第１リードポスト部１１０と第１端子部１１１は一体に形成されている。
【００３１】
第２リード部１２は、第２リードポスト部１２０と、第２端子部１２１と、第３端子部１２２とを有する。第２リードポスト部１２０は、第２ワイヤー３２（後述の図４参照）の一端が接合される領域である。第２リードポスト部１２０は、第２端子部１２１及び第３端子部１２２よりもダイパッド部１９に近い側に位置する。第２リードポスト部１２０は、第２端子部１２１及び第３端子部１２２と電気的に接続している。例えば、第２リードポスト部１２０と、第２端子部１２１及び第３端子部１２２は、一体に形成されている。各要素１０において、Ｘ軸方向における第１端子部１１１と第２端子部１２１との間に第３端子部１２２が位置する。
【００３２】
連結部１４は、要素１０内において、第１端子部１１１、第３端子部１２２及び第２端子部１２１をＸ軸方向で連結している。また、連結部１４は、Ｘ軸方向で隣り合う要素１０間において、第１端子部１１１と第２端子部１２１とを連結している。例えば、連結部１４は、要素１０Ａの第２端子部１２１と、要素１０ＡとＸ軸方向で隣り合う要素１０Ｂの第１端子部１１１とを連結している。連結部１４は、要素１０Ｂの第２端子部１２１と、要素１０ＢとＸ軸方向で隣り合う要素１０Ｃの第１端子部１１１とを連結している。また、連結部１４は、枠体１０１と、枠体１０１とＸ軸方向で隣り合う第１端子部１１１又は第２端子部１２１とを連結している。例えば、連結部１４は、枠体１０１と、枠体１０１とＸ軸方向で隣り合う要素１０Ａの第１端子部１１１とを連結している。また、連結部１４は、枠体１０１と、枠体１０１とＸ軸方向で隣り合う要素１０Ｃの第２端子部１２１とを連結している。連結部１４は、第１端子部１１１、第２端子部１２１及び第３端子部１２２と一体に形成されている。
【００３３】
延在部１５は、ダイパッド部１９の角部近傍１９１からダイパッド部１９の外側へ延在している。角部近傍１９１とは、ダイパッド部１９の外縁部を構成する辺１９Ｌ１と辺１９Ｌ３とが接続する箇所と、その近傍の領域のことである。
【００３４】
延在部１５は、ダイパッド部１９の角部近傍１９１に接続している第１延在部１５１と、第２リードポスト部１２０に接続している第２延在部１５２とを含む。Ｘ軸方向で隣り合う要素１０間において、第１延在部１５１と第２延在部１５２とが互いに接続している。例えば、要素１０Ａの第２延在部１５２と要素１０Ｂの第１延在部１５１とが互いに接続している。また、要素１０Ｂの第２延在部１５２と要素１０Ｃの第１延在部１５１とが互いに接続している。また、枠体１０１とＸ軸方向で隣り合う要素１０Ａの第１延在部１５１は、枠体１０１に接続している。枠体１０１とＸ軸方向で隣り合う要素１０Ｃの第２延在部１５２は、枠体１０１に接続している。
【００３５】
図１及び図３に示すように、延在部１５、第１リード部１１と、第２リード部１２は、Ｘ軸方向に沿って（例えば、ダイパッド部１０９の辺１９Ｌ１に沿って）、この順に配置されている。図２に示すように、ダイパッド部１９の厚さＴ１は、第２リード部１２の厚さＴ２よりも厚い（Ｔ１＞Ｔ２）。また、ダイパッド部１９の厚さＴ１は、第１リード部１１、連結部１４及び延在部１５のそれぞれの厚さよりも厚い。例えば、第１リード部１１、連結部１４及び延在部１５のそれぞれの厚さは、第２リード部１２の厚さと同じである。リードフレーム１は、例えば、銅（Ｃｕ）、Ｃｕを主成分とするＣｕ合金、アルミニウム（Ａｌ）又はＡｌを主成分とするＡｌ合金で構成されている。
【００３６】
次に、図１に示したリードフレーム１を用いて半導体装置を製造する方法を説明する。図４は、本発明の実施形態１に係る半導体装置の製造方法を示す平面図である。図５は、図４の一部を拡大して示す平面図である。図６は、図５に示す平面図をＡ３−Ａ４線で切断した断面図である。図７は、本発明の実施形態１に係る半導体装置の製造方法を示す平面図である。半導体装置１００は、例えばダイボンディング装置、ワイヤーボンディング装置、モールディング装置など、種々の製造装置を用いて製造される。
【００３７】
図４から図６に示すように、ダイボンディング工程にて、製造装置は、ダイパッド部１９のおもて面１９ａに半導体チップ２を搭載する。半導体チップ２は、例えばパワーＭＯＳＦＥＴ（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）であり、おもて面２ａと、おもて面２ａの反対側に位置する裏面２ｂとを有する。半導体チップ２は、おもて面２ａ側にゲート電極２２及びソース電極２３を有し、裏面２ｂ側にドレイン電極２４を有する。例えば、図６に示すように、半導体チップ２は、シリコン（Ｓｉ）等の半導体からなる基材２１と、基材２１のおもて面２１ａ側に位置するゲート電極２２及びソース電極２３と、基材２１の裏面２１ｂ側に位置するドレイン電極２４とを有する。また、半導体チップ２は、基材２１のおもて面２１ａ側に設けられた絶縁性の保護膜２５を有する。ゲート電極２２及びソース電極２３は、保護膜２５から露出している。
【００３８】
ダイボンディング工程では、半導体チップ２の裏面２ｂ側に位置するドレイン電極２４は、はんだ等の導電性接合材を介して、ダイパッド部１９のおもて面１９ａに接合される。この接合により、ドレイン電極２４とダイパッド部１９とが電気的に接続される。ダイパッド部１９の裏面１９ｂが、半導体装置１００のドレイン端子部Ｄとなる。
【００３９】
次に、ワイヤーボンディング工程にて、製造装置は、半導体チップ２のおもて面２ａ側に位置するゲート電極２２に第１ワイヤー３１の一端を接合し、第１リードポスト部１１０に第１ワイヤー３１の他端を接合して、ゲート電極２２と第１リードポスト部１１０とを電気的に接続する。第１リードポスト部１１０に接続された第１端子部１１１が、半導体装置１００のゲート端子部Ｇとなる。
【００４０】
また、製造装置は、半導体チップ２のおもて面２ａ側に位置するソース電極２３に第２ワイヤー３２の一端を接合し、第２リードポスト部１２０に第２ワイヤー３２の他端を接合して、ソース電極２３と第２リードポスト部１２０とを電気的に接続する。第２リードポスト部１２０に接続された第２端子部１２１及び第３端子部１２２が、半導体装置１００のソース端子部Ｓとなる。
【００４１】
図５に示すように、第１リードポスト部１１０よりも第２リードポスト部１２０の方が、Ｘ軸方向における長さが長く、面積が大きい。これにより、第２リードポスト部１２０に、径が太いワイヤーを本数多く接合することができる。例えば、図１７に示した従来例と比べて、第２ワイヤー３２の径を太くすることができ、本数も増やすことができる。従来例では第２リードポスト部に第２ワイヤー３２を２本接合しているのに対して、この例では、第２ワイヤー３２を３本接合することができる。第２ワイヤー３２とソース電極２３との総接合面積が大きくなることにより、電気抵抗の低減が図られている。これは、半導体装置１００のパッケージ抵抗の低減に寄与する。
【００４２】
次に、図７に示すように、モールド工程にて、製造装置は封止樹脂４を成型する。製造装置は、トランスファーモールド技術を用いて封止樹脂４を成型する。例えば、製造装置は、下金型と上金型とで囲まれるキャビティ内に溶融した樹脂を注入し、注入した樹脂をキャビティ内で硬化させて、封止樹脂４を成型する。封止樹脂４は、例えばエポキシ樹脂で構成される。
【００４３】
次に、リードカット工程にて、製造装置は、リードフレーム１から各要素１０を切り出す。リードカット工程では、製造装置は、連結部１４と延在部１５とを切断する。延在部１５は切断されて、第１延在部１５１と第２延在部１５２とに分離される。また、リードカット工程では、製造装置は、第３端子部１２２を切断して、第３端子部１２２のＹ軸方向の長さを第２端子部のＹ軸方向の長さよりも短くする。例えば、第３端子部１２２のうち、封止樹脂４から露出している部分の多くが除去されるように、第３端子部１２２は封止樹脂４の外縁部近傍で切断される。
【００４４】
次に、フォーミング工程にて、製造装置は、第１端子部１１１及び第２端子部１２１を成形して最終製品と同一形状に加工する。これにより、半導体装置１００が完成する。
【００４５】
図８は、本発明の実施形態１に係る半導体装置の構成例を示す正面図である。図９は、本発明の実施形態１に係る半導体装置の構成例を示す背面図である。図１０は、図８に示す正面図をＡ５−Ａ６線で切断した断面図である。図１１は、本発明の実施形態１に係る半導体装置の内部の構成例を示す正面図である。図１１は、封止樹脂４を透視して示している。
【００４６】
図８に示すように、半導体チップ２を搭載するダイパッド部１９のおもて面１９ａ側は、封止樹脂４で覆われて封止されている。また、図９に示すように、ダイパッド部１９の裏面１９ｂ側は、封止樹脂４から露出している。上述したように、ダイパッド部１９の裏面１９ｂのうち、封止樹脂４から露出している部分が、半導体装置１００のドレイン端子部Ｄとして機能する。図１０に示すように、ダイパッド部１９の裏面１９ｂ（すなわち、ドレイン端子部Ｄ）は、封止樹脂４の裏面４ｂと面一またはほぼ面一となっている。または、ダイパッド部１９の裏面１９ｂ（ドレイン端子部Ｄ）は、封止樹脂４の裏面４ｂからやや突き出ていてもよい。これにより、ダイパッド部１９の裏面１９ｂ（ドレイン端子部Ｄ）を、回路基板に表面実装することが容易となる。
【００４７】
また、図８及び図９に示すように、第１端子部１１１、第２端子部１２１及び第３端子部１２２は、封止樹脂４からそれぞれ露出している。上述したように、第１端子部１１１は、半導体チップ２のゲート電極２２と電気的に接続しており、ゲート端子部Ｇとして機能する。第２端子部１２１及び第３端子部１２２は、半導体チップ２のソース電極と電気的に接続しており、ソース端子部Ｓとして機能する。
【００４８】
半導体装置１００では、パッケージの絶縁耐圧を向上させるために、端子部間の距離の大小が規定されている。例えば、第１端子部１１１と第３端子部１２２との間の距離をＬ１とし、第２端子部１２１と第３端子部１２２との間の距離をＬ２とする。また、ダイパッド部１９部の裏面１９ｂであって封止樹脂４から露出している部分から、第１端子部１１１、第２端子部１２１又は第３端子部１２２までの最短距離をＬ３とする。半導体装置１００において、最短距離Ｌ３は、距離Ｌ１、距離Ｌ２のいずれよりも長く、Ｌ３＞Ｌ１、且つＬ３＞Ｌ２の関係を満たすことが好ましい。
【００４９】
半導体装置１００は、例えば３０Ｖ以上のドレイン耐圧を有するパワーＭＯＳＦＥＴである。半導体装置１００に印加される電圧のうち、ドレイン端子部Ｄに印加されるドレイン電圧が最も高い電圧となっている。また、封止樹脂４はエポキシ樹脂等で構成されている。封止樹脂４の絶縁耐圧は、空気の絶縁耐圧に対して非常に高い。このため、パッケージの絶縁耐圧は、封止樹脂４から露出しているドレイン端子部Ｄと、他の端子部との間の距離で決まる。半導体装置１００では、上記の最短距離Ｌ３がパッケージの絶縁耐圧を決定する。
【００５０】
半導体装置１００では、Ｌ１、Ｌ２およびＬ３がＬ３＞Ｌ１、且つＬ３＞Ｌ２の関係を満たし、ドレイン端子部Ｄとゲート端子部Ｇ（または、ソース端子部Ｓ）との間の距離が、ゲート端子部Ｇとソース端子部Ｓとの間の距離や、一対のソース端子部Ｓ間の距離よりも長くてよい。この関係により、パッケージの絶縁耐圧を高めることができる。
【００５１】
また、図８、図９及び図１１に示すように、第１延在部１５１及び第２延在部１５２は、それぞれ封止樹脂４から露出している。第１延在部１５１はダイパッド部１９に接続しており、ドレイン端子部Ｄと同じ電位を有する。第２延在部１５２は第２リードポスト部１２０に接続しており、ソース端子部Ｓと同じ電位を有する。このため、最短距離Ｌ３だけでなく、最短距離Ｌ４も半導体装置１００のパッケージの絶縁耐圧に影響する。最短距離Ｌ４は、封止樹脂４の外縁部に沿う距離であって、第１延在部１５１から第１端子部１１１までの最短距離である。半導体装置１００では、Ｌ１、Ｌ２およびＬ４がＬ４＞Ｌ１、且つＬ４＞Ｌ２の関係を満たすことが好ましい。ドレイン電位を有する第１延在部１５１とゲート端子部Ｇ（または、ソース端子部Ｓ）との間の距離は、ゲート端子部Ｇとソース端子部Ｓとの間の距離や、一対のソース端子部Ｓ間の距離よりも長くてよい。この関係により、半導体装置１００のパッケージの絶縁耐圧を高めることができる。
【００５２】
以上説明したように、本発明の実施形態１に係るリードフレーム１は、ダイパッド部１９と、ダイパッド部１９から離れて配置され、ダイパッド部１９の面方向（例えば、おもて面１９ａに平行な方向）における第１方向（例えば、Ｙ軸方向）に延在する第１リード部１１と、ダイパッド部１９及び第１リード部１１から離れて配置され、Ｙ軸方向に延在する第２リード部１２と、ダイパッド部１９の面方向において、ダイパッド部１９の角部近傍１９１からダイパッド部１９の外側へ延在する延在部１５と、を備える。
【００５３】
第１リード部１１は、第１端子部１１１と、第１端子部１１１よりもダイパッド部１９に近い側に位置し、第１端子部１１１と電気的に接続する第１リードポスト部１１０と、を有する。第２リード部１２は、第２端子部１２１と、第１端子部１１１と第２端子部１２１との間に位置する第３端子部１２２と、第２端子部１２１及び第３端子部１２２よりもダイパッド部１９に近い側に位置し、第２端子部１２１及び第３端子部１２２と電気的に接続する第２リードポスト部１２０と、を有する。第１リードポスト部１１０、第２リードポスト部１２０及び延在部１５は、ダイパッド部１９の面方向におけるＹ軸方向と交差する第２方向（例えば、Ｙ軸方向と直交するＸ軸方向）に並んでいる。
【００５４】
この配置によれば、半導体チップ２のゲート電極に第１ワイヤー３１の一端が接合され、第１リードポスト部１１０に第１ワイヤー３１の他端が接合されることによって、第１リードポスト部１１０に接続する第１端子部１１１がゲート端子部Ｇとなる。また、半導体チップ２のソース電極２３に第２ワイヤー３２の一端が接合され、第２リードポスト部１２０に第２ワイヤー３２の他端が接合されることによって、第２リードポスト部１２０に接続する第２端子部１２１及び第３端子部１２２がソース端子部Ｓとなる。また、ダイパッド部１９に半導体チップ２のドレイン電極２４が接合されることによって、ダイパッド部１９の裏面１９ｂがドレイン端子部Ｄとなる。
【００５５】
Ｘ軸方向において、ゲート端子部Ｇとソース端子部Ｓは隣り合う。また、Ｙ軸方向において、ドレイン端子部Ｄとゲート端子部Ｇは、第１リードポスト部１１０を介して隣り合う。Ｙ軸方向において、ドレイン端子部Ｄとソース端子部Ｓは、第２リードポスト部１２０を介して隣り合う。これにより、ゲート端子部Ｇ−ソース端子部Ｓ間の距離Ｌ１や、ソース端子部Ｓ−ソース端子部Ｓ間の距離Ｌ２に関係なく、ドレイン端子部Ｄ−ゲート端子部Ｇ（又は、ソース端子部Ｓ）間の最短距離Ｌ３を長くすることができる。これにより、リードフレーム１は、リードフレーム１を用いた半導体装置の外形寸法の増大を抑制しつつ、パッケージの絶縁耐圧を向上させることができる。
【００５６】
例えば、第１端子部１１１と第３端子部１２２との間の距離Ｌ１は、従来例の距離Ｌ１１（図１９、図２０参照）と同じ長さであってもよい。また、第２端子部１２１と第３端子部１２２との間の距離Ｌ２は、従来例の距離Ｌ１２（図１９、図２０参照）と同じ長さであってもよい。つまり、Ｌ１＝Ｌ１１、かつＬ２＝Ｌ１２であってもよい。これを満たす場合でも、実施形態１の最短距離Ｌ３を長くすることができ、Ｌ３＞Ｌ１（＝Ｌ１１）、且つＬ３＞Ｌ２（＝Ｌ１２）とすることができる。
【００５７】
また、リードフレーム１は、Ｘ軸方向に並びかつ隣り合う第１要素（例えば、要素１０Ａ）および第２要素（例えば、要素１０Ｂ）を含む。要素１０Ａ、１０Ｂはそれぞれ、ダイパッド部１９、第１リード部１１、第２リード部１２及び延在部１５、を備える。要素１０Ａの延在部１５は、要素１０Ｂの第２リードポスト部１２０に接続している。この構造によれば、１つのリードフレーム１から複数の半導体装置１００を製造することができる。
【００５８】
本発明の実施形態１に係る半導体装置１００は、リードフレーム１と、第１面（例えば、おもて面２ａ）とおもて面２ａの反対側に位置する裏面２ｂとを有し、おもて面２ａ側に第１電極（例えば、ゲート電極２２）及び第２電極（例えば、ソース電極２３）を有し、裏面２ｂ側に第３電極（例えば、ドレイン電極２４）を有する半導体チップ２と、を備える。リードフレーム１は、一方の面（例えば、おもて面１９ａ）側に半導体チップ２が取り付けられて、ドレイン電極２４と電気的に接続されるダイパッド部１９と、ダイパッド部１９から離れて配置され、ダイパッド部１９の面方向におけるＹ軸方向に延在する第１リード部１１と、ダイパッド部１９及び第１リード部１１から離れて配置され、Ｙ軸方向に延在する第２リード部１２と、ダイパッド部１９の面方向において、ダイパッド部１９の角部近傍１９１からダイパッド部１９の外側へ延在する第１延在部１５１と、を備える。第１リード部１１は、第１端子部１１１と、第１端子部１１１よりもダイパッド部１９に近い側に位置し、第１端子部１１１と電気的に接続する第１リードポスト部１１０と、を有する。第２リード部１２は、第２端子部１２１と、第１端子部１１１と第２端子部１２１との間に位置する第３端子部１２２と、第２端子部１２１及び第３端子部１２２よりもダイパッド部１９に近い側に位置し、第２端子部１２１及び第３端子部１２２と電気的に接続する第２リードポスト部１２０と、を有する。第１リードポスト部１１０、第２リードポスト部１２０及び第１延在部１５１は、ダイパッド部１９の面方向におけるＹ軸方向と直交するＸ軸方向に並んでいる。
【００５９】
この構造によれば、半導体チップ２のゲート電極に第１ワイヤー３１の一端が接合され、第１リードポスト部１１０に第１ワイヤー３１の他端が接合されることによって、第１リードポスト部１１０に接続する第１端子部１１１がゲート端子部Ｇとなる。また、半導体チップ２のソース電極２３に第２ワイヤー３２の一端が接合され、第２リードポスト部１２０に第２ワイヤー３２の他端が接合されることによって、第２リードポスト部１２０に接続する第２端子部１２１及び第３端子部１２２がソース端子部Ｓとなる。また、ダイパッド部１９に半導体チップ２のドレイン電極２４が接合されることによって、ダイパッド部１９の裏面１９ｂがドレイン端子部Ｄとなる。
【００６０】
Ｘ軸方向において、ゲート端子部Ｇとソース端子部Ｓは隣り合う。また、Ｙ軸方向において、ドレイン端子部Ｄとゲート端子部Ｇは、第１リードポスト部１１０を介して隣り合う。Ｙ軸方向において、ドレイン端子部Ｄとソース端子部Ｓは、第２リードポスト部１２０を介して隣り合う。この配置により、ゲート端子部Ｇ−ソース端子部Ｓ間の距離Ｌ１や、ソース端子部Ｓ−ソース端子部Ｓ間の距離Ｌ２に関係なく、ドレイン端子部Ｄ−ゲート端子部Ｇ（又は、ソース端子部Ｓ）間の最短距離Ｌ３を長くすることができる。この距離Ｌ３により、半導体装置１００は、外形寸法の増大を抑制しつつ、パッケージの絶縁耐圧を向上させることができる。
【００６１】
また、半導体装置１００は、ゲート電極２２と第１リードポスト部１１０とを電気的に接続する第１ワイヤー３１と、ソース電極２３と第２リードポスト部１２０とを電気的に接続する第２ワイヤー３２と、半導体チップ２、第１リードポスト部１１０、第２リードポスト部１２０、第１ワイヤー３１及び第２ワイヤー３２を覆って封止する封止樹脂４と、をさらに備える。ダイパッド部１９のおもて面１９ａの反対側に位置する他方の面（例えば、裏面１９ｂ）は、封止樹脂４から露出している。この接続によれば、第２端子部１２１及び第３端子部１２２がソース端子部Ｓとなる。また、ダイパッド部１９の裏面１９ｂがドレイン端子部Ｄとなる。
【００６２】
また、第１端子部１１１と第３端子部１２２との間の距離をＬ１とする。第２端子部１２１と第３端子部１２２との間の距離をＬ２とする。ダイパッド部１９の裏面１９ｂであって封止樹脂４から露出している部分から、第１端子部１１１、第２端子部１２１又は第３端子部１２２までの最短距離をＬ３とする。Ｌ１、Ｌ２およびＬ３はＬ３＞Ｌ１、且つＬ３＞Ｌ２、の関係を満たしてよい。この関係が成り立つとき、最短距離Ｌ３が半導体装置１００のパッケージの絶縁耐圧を決定し、長い最短距離Ｌ３はパッケージの絶縁耐圧を向上できる。
【００６３】
また、第１延在部１５１は、封止樹脂４から露出している。第１端子部１１１と第３端子部１２２との間の距離をＬ１とする。第２端子部１２１と第３端子部１２２との間の距離をＬ２とする。封止樹脂４の外縁部に沿う距離であって、第１延在部１５１から第１端子部１１１までの最短距離をＬ４とする。Ｌ１、Ｌ２およびＬ４は、Ｌ４＞Ｌ１、且つＬ４＞Ｌ２、の関係を満たしてよい。第１延在部１５１はドレイン電位を有する。この関係が成り立つとき、最短距離Ｌ４が半導体装置１００のパッケージの絶縁耐圧を決定し、長い最短距離Ｌ４はパッケージの絶縁耐圧を向上できる。
【００６４】
また、Ｘ軸方向において、第２リードポスト部１２０が、第１リードポスト部１１０と隣り合う一方の外縁部１２０Ｌ１および一方の外縁部の反対側に位置する他方の外縁部１２０Ｌ２と、他方の外縁部１２０Ｌ２から第２リードポスト部１２０の外側へ延在する第２延在部１５２と、をさらに備える。第１リードポスト部１１０、第２リードポスト部１２０、第１延在部１５１及び第２延在部１５２は、Ｘ軸方向に並んでいる。
【００６５】
また、第１延在部１５１の端面および第２延在部１５２の端面が互いに、ダイパッド部１９の面方向と直交する任意の面（例えば、Ｙ軸とＺ軸とに平行なＹ−Ｚ平面）に対し対称に配置されている。
【００６６】
また、第２延在部１５２は、封止樹脂４から露出している。第１端子部１１１と第３端子部１２２との間の距離をＬ１とする。第２端子部１２１と第３端子部１２２との間の距離をＬ２とする。封止樹脂４の外縁部に沿う距離であって、第２延在部１５２から第２端子部１２１又は第３端子部１２２までの最短距離をＬ５とする。Ｌ１、Ｌ２およびＬ５はＬ５＞Ｌ１、且つＬ５＞Ｌ２、の関係を満たしてよい。
【００６７】
本発明の実施形態１に係る半導体装置１００の製造方法は、リードフレーム１を用意する工程と、半導体チップ２を用意する工程と、半導体チップ２の裏面２ｂ側をダイパッド部１９のおもて面１９ａ側に取り付けて、ドレイン電極２４とダイパッド部１９とを電気的に接続する工程と、ゲート電極２２と第１リードポスト部１１０とを第１ワイヤー３１を用いて電気的に接続する工程と、ソース電極２３と第２リードポスト部１２０とを第２ワイヤー３２を用いて電気的に接続する工程と、半導体チップ２、第１リードポスト部１１０、第２リードポスト部１２０、第１ワイヤー３１及び第２ワイヤー３２を封止樹脂４で覆って封止する工程と、を備える。封止する工程では、ダイパッド部１９のおもて面１９ａ側を封止樹脂４で覆い、且つ、ダイパッド部１９の裏面１９ｂは封止樹脂４から露出させる。これによれば、外形寸法の増大を抑制しつつ、絶縁耐圧を向上できるようにした半導体装置を製造することができる。
【００６８】
また、半導体装置１００の製造方法は、上記の封止する工程の後で、延在部１５であって封止樹脂４から露出している部分を切断する工程、をさらに備える。これによれば、リードフレーム１と、リードフレーム１に取り付けられた半導体チップ２と、リードフレーム１と半導体チップ２とを電気的に接続する第１ワイヤー３１及び第２ワイヤー３２とを封止樹脂４で互いに固定した状態で、延在部１５を切断することができる。これにより、延在部１５を切断する際の振動が原因で第１ワイヤー３１及び第２ワイヤー３２にルーズコンタクトまたは断線等が生じる可能性を低減することができる。
【００６９】
（実施形態２）
上記の実施形態１では、第１延在部１５１及び第２延在部１５２が封止樹脂４から露出していることを説明した。しかしながら、本発明の実施形態はこれに限定されない。本発明の実施形態において、第１延在部１５１及び第２延在部１５２の少なくとも一方は、封止樹脂４で完全に覆われていてもよい。すなわち、第１延在部１５１及び第２延在部１５２の少なくとも一方は、封止樹脂４から露出していなくてもよい。
【００７０】
図１２は、本発明の実施形態２に係る半導体装置の構成例を示す正面図である。図１３は、本発明の実施形態２に係る半導体装置の構成例を示す背面図である。図１４は、本発明の実施形態２に係る半導体装置の内部の構成例を示す正面図である。
いる。
【００７１】
図１２及び図１４に示すように、本発明の実施形態２に係る半導体装置１００Ａにおいても、半導体チップ２を搭載するダイパッド部１９のおもて面１９ａ側は、封止樹脂４で覆われて封止されている。また、図１３に示すように、ダイパッド部１９の裏面１９ｂ側は、封止樹脂４から露出している。半導体装置１００Ａにおいても、ダイパッド部１９の裏面１９ｂは、ドレイン端子部として機能する。また、図１２から図１４に示すように、第１端子部１１１、第２端子部１２１及び第３端子部１２２は、封止樹脂４からそれぞれ露出している。第１端子部１１１はゲート端子部Ｇとして機能する。第２端子部１２１及び第３端子部１２２は、ソース端子部Ｓとして機能する。
【００７２】
半導体装置１００Ａでは、第１延在部１５１及び第２延在部１５２は、封止樹脂４で覆われている。このため、実施形態１で説明した最短距離Ｌ４（図８、図９参照）は、実施形態２では存在しない。実施形態２では、ダイパッド部１９部の裏面１９ｂであって封止樹脂４から露出している部分から、第１端子部１１１、第２端子部１２１又は第３端子部１２２までの最短距離Ｌ３が、半導体装置１００Ａのパッケージの絶縁耐圧を決定する。
【００７３】
半導体装置１００Ａにおいても、Ｌ１、Ｌ２およびＬ３はＬ３＞Ｌ１、且つＬ３＞Ｌ２の関係を満たしてよい。ドレイン端子部Ｄとゲート端子部Ｇ（または、ソース端子部Ｓ）との間の距離は、ゲート端子部Ｇとソース端子部Ｓとの間の距離や、一対のソース端子部Ｓ間の距離よりも長い。これにより、半導体装置１００Ａのパッケージの絶縁耐圧が高められている。
【００７４】
次に、半導体装置１００Ａを製造する方法を説明する。図１５及び図１６は、本発明の実施形態２に係る半導体装置の製造方法を示す平面図である。半導体装置１００Ａは、例えばダイボンディング装置、ワイヤーボンディング装置、モールディング装置など、種々の製造装置を用いて製造される。
【００７５】
図１５において、ワイヤーボンディングの工程までは、実施形態１で説明した半導体装置１００の製造方法と同じである。すなわち、半導体装置１００と同様に、半導体装置１００Ａの製造方法においても、図１から図３に示したリードフレーム１が用意される。ダイボンディング工程では、製造装置は、リードフレーム１のダイパッド部１９のおもて面１９ａに半導体チップ２を搭載する。これにより、半導体チップ２のドレイン電極２４はダイパッド部１９に電気的に接続される。ダイパッド部１９の裏面１９ｂが、半導体装置１００Ａのドレイン端子部Ｄとなる。
【００７６】
次に、ワイヤーボンディング工程にて、製造装置は、半導体チップ２のゲート電極２２に第１ワイヤー３１の一端を接合し、第１リードポスト部１１０に第１ワイヤー３１の他端を接合して、ゲート電極２２と第１リードポスト部１１０とを電気的に接続する。これにより、第１リードポスト部１１０に接続する第１端子部１１１が、半導体装置１００Ａのゲート端子部Ｇとなる。また、製造装置は、半導体チップ２のソース電極２３に第２ワイヤー３２の一端を接合し、第２リードポスト部１２０に第２ワイヤー３２の他端を接合して、ソース電極２３と第２リードポスト部１２０とを電気的に接続する。これにより、第２リードポスト部１２０に接続する第２端子部１２１及び第３端子部１２２が、半導体装置１００Ａのソース端子部Ｓとなる。
【００７７】
半導体装置１００Ａの製造方法は、封止樹脂を成型する前に延在部１５を切断する工程を有する。延在部１５を切断する工程において、製造装置は、第１ワイヤー３１及び第２ワイヤー３２が取り付けられたリードフレーム１を金型に配置する。そして、製造装置は、金型に配置されたリードフレーム１の延在部１５を所定位置ＣＬ１、ＣＬ２で切断する。これにより、延在部１５は、第１延在部１５１と第２延在部と１５２とに分離される。なお、延在部１５の切断に際し、リードフレーム１は金型に固定されていることが好ましい。特に、ダイパッド部１９と、第１リードポスト部１１０及び第２リードポスト部１２０が金型に対して位置ずれしないように、リードフレーム１が下金型に固定されていることが好ましい。これにより、延在部１５を切断する際の振動が原因で第１ワイヤー３１及び第２ワイヤー３２にルーズコンタクトまたは断線等が生じる可能性を低減することができる。
【００７８】
また、延在部１５の切断に用いる金型は、モールド工程で用いる金型であってもよい。
これによれば、製造装置は、延在部１５が切断されたリードフレーム１を金型から移動させずに、モールド工程を開始することができる。また、モールド工程で用いる下金型又は上金型の一方に、延在部１５を切断するための刃が設けられていてもよい。これによれば、製造装置は、下金型と上金型とでリードフレーム１を動かないように挟持しつつ、リードフレーム１の延在部１５を下金型又は上金型に設けられた刃で切断することができる。
【００７９】
次に、図１６に示すように、モールド工程にて、製造装置は封止樹脂４を成型する。製造装置は、トランスファーモールド技術を用いて封止樹脂４を成型する。例えば、製造装置は、延在部１５が切断されたリードフレーム１を下金型に固定したまま、下金型と上金型とで囲まれるキャビティ内に溶融した樹脂を注入し、注入した樹脂をキャビティ内で硬化させて、封止樹脂４を成型する。これにより、第１延在部１５１と第２延在部１５２とを完全に覆って封止する封止樹脂４が成型される。
【００８０】
次に、リードカット工程にて、製造装置は、リードフレーム１から各要素１０を切り出す。リードカット工程では、製造装置は、連結部１４を切断する。リードカット工程において、延在部１５は既に切断されており、第１延在部１５１と第２延在部１５２は封止樹脂４で完全に覆われている。また、リードカット工程では、製造装置は、第３端子部１２２を切断して、第３端子部１２２のＹ軸方向の長さを第２端子部のＹ軸方向の長さよりも短くする。次に、フォーミング工程にて、製造装置は、第１端子部１１１及び第２端子部１２１を成形して最終製品と同一形状に加工する。これにより、半導体装置１００Ａが完成する。
【００８１】
本発明の実施形態２に係る半導体装置１００Ａによれば、半導体装置１００と同様に、第１端子部１１１がゲート端子部Ｇとなり、第２端子部１２１及び第３端子部１２２がソース端子部Ｓとなり、ダイパッド部１９の裏面１９ｂがドレイン端子部Ｄとなる。Ｘ軸方向において、ゲート端子部Ｇとソース端子部Ｓは隣り合う。また、Ｙ軸方向において、ドレイン端子部Ｄとゲート端子部Ｇは、第１リードポスト部１１０を介して隣り合う。Ｙ軸方向において、ドレイン端子部Ｄとソース端子部Ｓは、第２リードポスト部１２０を介して隣り合う。これにより、ゲート端子部Ｇ−ソース端子部Ｓ間の距離Ｌ１や、ソース端子部Ｓ−ソース端子部Ｓ間の距離Ｌ２に関係なく、ドレイン端子部Ｄ−ゲート端子部Ｇ（又は、ソース端子部Ｓ）間の最短距離Ｌ３を長くすることができる。これにより、半導体装置１００Ａは、外形寸法の増大を抑制しつつ、パッケージの絶縁耐圧を向上させることができる。
【００８２】
また、半導体装置１００Ａにおいて、第１延在部１５１は、封止樹脂４で覆われて封止されている。これによれば、第１延在部１５１は、半導体装置１００Ａのパッケージの絶縁耐圧に影響しない。ダイパッド部１９の裏面１９ｂであって封止樹脂４から露出している部分から、第１端子部１１１、第２端子部１２１又は第３端子部１２２までの最短距離Ｌ３が、半導体装置１００Ａのパッケージの絶縁耐圧に影響する。また、例えば、複数の半導体装置１００Ａが互いに隣り合って実装される場合に、一方の半導体装置１００Ａの第１延在部１５１が隣り合う他方の半導体装置１００Ａと接触することを防ぐことができる。これにより、第１延在部１５１を介して半導体装置１００Ａ同士が互いに影響し合うことを防ぐことができる。
【００８３】
また、半導体装置１００Ａにおいて、第２延在部１５２は、封止樹脂４で覆われて封止されている。これによれば、例えば、複数の半導体装置１００Ａが互いに隣り合って実装される場合に、一方の半導体装置１００Ａの第２延在部１５２が隣り合う他方の半導体装置１００Ａと接触することを防ぐことができる。これにより、第２延在部１５２を介して半導体装置１００Ａ同士が互いに影響し合うことを防ぐことができる。
【００８４】
また、半導体装置１００Ａの製造方法は、半導体チップ２、第１リードポスト部１１０、第２リードポスト部１２０、第１ワイヤー３１及び第２ワイヤー３２を封止樹脂４で覆って封止する工程の前に、延在部１５を切断する工程、を備える。これによれば、第１延在部１５１と第２延在部１５２を封止樹脂４で完全に覆うことができる。
【００８５】
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。
【００８６】
例えば、上記の実施形態では、半導体チップ２がパワーＭＯＳＦＥＴであることを説明したが、半導体チップはＩＧＢＴ（ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ）であってもよい。ＩＧＢＴの場合は、ドレインをコレクタ、ソースをエミッタと読み替えてもよい。
【００８７】
また、半導体チップ２のゲート絶縁膜は、シリコン酸化膜（ＳｉＯ２膜）に限定されるものではなく、他の絶縁膜であってもよい。ゲート絶縁膜には、シリコン酸窒化（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、シリコン窒化物（Ｓｉ３Ｎ４）膜、アルミニウム酸化物（Ａｌ２Ｏ３）膜も使用可能である。また、ゲート絶縁膜には、単層の絶縁膜をいくつか積層した複合膜等も使用可能である。ゲート絶縁膜としてＳｉＯ２膜以外の絶縁膜を用いたＭＯＳＦＥＴは、ＭＩＳ（ｍｅｔａｌ  ｉｎｓｕｌａｔｏｒ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴと呼んでもよい。ＭＩＳＦＥＴは、ＭＯＳＦＥＴを含む、より包括的な絶縁ゲート型トランジスタを意味する。
【符号の説明】
【００８８】
１、３０１  リードフレーム
２、３０２  半導体チップ
２ａ、４ａ、１９ａ  ２１ａ  おもて面
２ｂ、４ｂ、２１ｂ  裏面
４、３０４  封止樹脂
４ｃ  外縁部
１０、１０Ａ、１０Ｂ、１０Ｃ、３１０、３１０Ａ、３１０Ｂ、３１０Ｃ  要素
１１  第１リード部
１２  第２リード部
１４  連結部
１５  延在部
１９、３１９  ダイパッド部
１９ｂ  裏面（ドレイン端子部Ｄ）
１９Ｌ１、１９Ｌ２、１９Ｌ３、１９Ｌ４  辺
２１  基材
２２  ゲート電極
２３  ソース電極
２４  ドレイン電極
２５  保護膜
３１、３３１  第１ワイヤー
３２、３３２  第２ワイヤー
１００、１００Ａ、３００  半導体装置
１０１、３３０  枠体
１０９  ダイパッド部
１１０  第１リードポスト部
１１１  第１端子部（ゲート端子部Ｇ）
１２０  第２リードポスト部
１２０Ｌ１、１２０Ｌ２  外縁部
１２１  第２端子部（ソース端子部Ｓ）
１２２  第３端子部（ソース端子部Ｓ）
１５１  第１延在部
１５２  第２延在部
１９１  角部近傍
３１１  端子部（ゲート端子部Ｇ）
３１２  端子部（ドレイン端子部Ｄ）
３１３  端子部（ソース端子部Ｓ）
３１４  第１リードポスト部
３１５  第２リードポスト部
３１６  支え部
３１９  ダイパッド部
３３０  枠体
Ｌ１、Ｌ２、Ｌ１１、Ｌ１２  距離
Ｌ３、Ｌ４  最短距離
Ｌ４  最短距離
【図１】
2020087998.tif 000003
【図２】
2020087998.tif 000004
【図３】
2020087998.tif 000005
【図４】
2020087998.tif 000006
【図５】
2020087998.tif 000007
【図６】
2020087998.tif 000008
【図７】
2020087998.tif 000009
【図８】
2020087998.tif 000010
【図９】
2020087998.tif 000011
【図１０】
2020087998.tif 000012
【図１１】
2020087998.tif 000013
【図１２】
2020087998.tif 000014
【図１３】
2020087998.tif 000015
【図１４】
2020087998.tif 000016
【図１５】
2020087998.tif 000017
【図１６】
2020087998.tif 000018
【図１７】
2020087998.tif 000019
【図１８】
2020087998.tif 000020
【図１９】
2020087998.tif 000021
【図２０】
2020087998.tif 000022