(57)【要約】【課題】表示装置における焼き付きを抑制し、かつ、高速に動作させるのに有利な技術を提供する。【解決手段】行列状に配された複数の画素を備える画素アレイと、画素アレイの行を選択する走査回路と、複数の画素のうち走査回路によって選択された行に配された画素に映像信号を供給する信号出力回路と、を含む表示装置であって、表示装置は、画素アレイのうち一端の側の開始行から開始行よりも他端の側の終了行までに配された画素を用いて画像の表示を行い、走査回路は、開始行を指定する開始指定回路と、終了行を指定する終了指定回路と、シフトレジスタ回路と、を含み、シフトレジスタ回路は、１つの画像を表示するための１つのフレーム期間において、映像信号を書き込むための選択を開始行から開始し、開始行から終了行までの行を順に選択する。【選択図】図３
2020076863.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配された複数の画素を備える画素アレイと、
前記画素アレイの行を選択する走査回路と、
前記複数の画素のうち前記走査回路によって選択された行に配された画素に映像信号を供給する信号出力回路と、を含む表示装置であって、
前記表示装置は、前記画素アレイのうち一端の側の開始行から前記開始行よりも他端の側の終了行までに配された画素を用いて画像の表示を行い、
前記走査回路は、前記開始行を指定する開始指定回路と、前記終了行を指定する終了指定回路と、シフトレジスタ回路と、を含み、
前記シフトレジスタ回路は、１つの画像を表示するための１つのフレーム期間において、映像信号を書き込むための選択を前記開始行から開始し、前記開始行から前記終了行までの行を順に選択することを特徴とする表示装置。
【請求項２】
前記開始指定回路は、画像の表示を開始してからの時間の経過、表示される画像の切替え、画像の表示の開始または終了、および、前記表示装置の電源のオンまたはオフのうち少なくとも１つに応じて前記開始行の位置をシフトさせることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記シフトレジスタ回路は、前記画素アレイのそれぞれの行に対応して配された複数の単位回路を含み、
前記開始指定回路は、前記複数の単位回路のうち１つの単位回路に前記開始行を指定するための信号を送信し、
前記シフトレジスタ回路は、前記複数の単位回路のうち前記開始行を指定するための信号を受信した単位回路に接続された行を前記開始行とすることを特徴とする請求項１または２に記載の表示装置。
【請求項４】
前記複数の単位回路のそれぞれは、Ｄフリップフロップとマルチプレクサとを含み、
前記複数の単位回路のうちｎ行目の単位回路のマルチプレクサの信号出力端子は、前記ｎ行目の単位回路のＤフリップフロップの信号入力端子に接続され、
前記ｎ行目の単位回路のＤフリップフロップの信号出力端子は、前記ｎ行目の前記他端の側に隣接する行の単位回路のマルチプレクサの信号入力端子に接続され、
前記複数の単位回路のうち前記開始行となる行に接続された単位回路のマルチプレクサの制御端子に前記開始指定回路から前記開始行を指定するための信号が入力されることによって、当該行から映像信号を書き込むための選択が開始されることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記開始指定回路は、
前記複数の単位回路のうち少なくとも２つの単位回路に前記開始行を指定するための信号を送信可能に構成され、
画像の表示を行う際、前記少なくとも２つの単位回路のうち１つの単位回路に前記開始行を指定するための信号を送信し、
前記少なくとも２つの単位回路は、前記画素アレイのうち前記一端の側の端部に配された連続する少なくとも２つの行に接続されていることを特徴とする請求項３または４に記載の表示装置。
【請求項６】
前記走査回路は、前記複数の画素のそれぞれの発光または非発光を制御するための発光制御回路をさらに含み、
前記発光制御回路は、前記複数の画素のうち前記開始行と前記終了行との間に配されない画素のそれぞれが非発光状態となるように制御することを特徴とする請求項１乃至５の何れか１項に記載の表示装置。
【請求項７】
前記発光制御回路は、前記画素アレイのうち前記一端の側の端部に配された連続する少なくとも２つの行に接続された第１制御回路と、前記画素アレイのうち前記他端の側の端部に配された連続する少なくとも２つの行に接続された第２制御回路と、を含み、
前記第１制御回路は、
前記開始指定回路から前記開始行を指定するための信号を受信可能に構成され、
前記第１制御回路に接続された行のうち前記開始行よりも前記一端の側に配された行を非発光状態になるように制御し、
前記第１制御回路に接続された行のうち前記開始行と前記開始行よりも前記他端の側に配された行とを発光状態になるように制御し、
前記第２制御回路は、
前記終了指定回路から前記終了行を指定するための信号を受信可能に構成され、
前記第２制御回路に接続された行のうち前記終了行よりも前記他端の側に配された行を非発光状態になるように制御し、
前記第２制御回路に接続された行のうち前記終了行と前記終了行よりも前記一端の側に配された行とを発光状態になるように制御することを特徴とする請求項６に記載の表示装置。
【請求項８】
前記発光制御回路は、前記画素アレイのうち前記少なくとも２つの単位回路に接続された行に接続された第１制御回路と、前記画素アレイのうち前記他端の側の端部に配された連続する少なくとも２つの行に接続された第２制御回路と、を含み、
前記第１制御回路は、
前記開始指定回路から前記開始行を指定するための信号を受信可能に構成され、
前記第１制御回路に接続された行のうち前記開始行よりも前記一端の側に配された行を非発光状態になるように制御し、
前記第１制御回路に接続された行のうち前記開始行と前記開始行よりも前記他端の側に配された行とを発光状態になるように制御し、
前記第２制御回路は、
前記終了指定回路から前記終了行を指定するための信号を受信可能に構成され、
前記第２制御回路に接続された行のうち前記終了行よりも前記他端の側に配された行を非発光状態になるように制御し、
前記第２制御回路に接続された行のうち前記終了行と前記終了行よりも前記一端の側に配された行とを発光状態になるように制御することを特徴とする請求項５に従属する請求項６に記載の表示装置。
【請求項９】
前記発光制御回路は、前記第１制御回路および前記第２制御回路に接続された行の間に配された行を発光状態になるように制御することを特徴とする請求項７または８に記載の表示装置。
【請求項１０】
前記表示装置は、前記画素アレイのうち連続する一部の行を用いて画像を表示することを特徴とする請求項１乃至９の何れか１項に記載の表示装置。
【請求項１１】
前記画素アレイのうち前記開始行となる行が、前記画素アレイのうち前記一端の側の端部に配された行とは異なる行を含むことを特徴とする請求項１乃至１０の何れか１項に記載の表示装置。
【請求項１２】
前記画素アレイのうち前記終了行となる行が、前記画素アレイのうち前記他端の側の端部に配された行とは異なる行を含むことを特徴とする請求項１乃至１１の何れか１項に記載の表示装置。
【請求項１３】
請求項１乃至１２の何れか１項に記載の表示装置と、
前記表示装置の駆動を制御する制御部と、
を含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および電子機器に関する。
【背景技術】
【０００２】
表示装置において、同じ文字や画像などの表示を長時間にわたり行った場合、同じ表示を行った領域の発光特性が変化してしまい、他の画像を表示している間においても僅かに周囲との間で輝度差が生じる「焼き付き」現象が知られている。特許文献１、２には、焼き付きを抑制するために、表示される画像の位置を時間経過などに応じてシフトさせることが示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１４８５５８号公報
【特許文献２】特開２００９−１６３１７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１、２に示される表示装置では、１つの画像を表示する１つの走査期間において、画像を表示するための映像信号を入力するタイミングをシフトさせることによって、表示する画像の位置をシフトさせている。このため、それぞれの走査期間において、映像信号を入力する期間よりも長い時間が必要となり、表示装置の動作速度の向上が難しい。
【０００５】
本発明は、表示装置における焼き付きを抑制し、かつ、高速に動作させるのに有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題に鑑みて、本発明の実施形態に係る表示装置は、行列状に配された複数の画素を備える画素アレイと、画素アレイの行を選択する走査回路と、複数の画素のうち走査回路によって選択された行に配された画素に映像信号を供給する信号出力回路と、を含む表示装置であって、表示装置は、画素アレイのうち一端の側の開始行から開始行よりも他端の側の終了行までに配された画素を用いて画像の表示を行い、走査回路は、開始行を指定する開始指定回路と、終了行を指定する終了指定回路と、シフトレジスタ回路と、を含み、シフトレジスタ回路は、１つの画像を表示するための１つのフレーム期間において、映像信号を書き込むための選択を開始行から開始し、開始行から終了行までの行を順に選択することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、表示装置における焼き付きを抑制し、かつ、高速に動作させるのに有利な技術を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る表示装置の構成例を示す図。
【図２】図１の表示装置の画像の表示位置のシフトを説明する図。
【図３】図１の表示装置の走査回路の構成例を示す図。
【図４】図１の表示装置の動作例を示すタイミング図。
【図５】図１の表示装置の動作例を示すタイミング図。
【図６】図１の表示装置の動作例を示すタイミング図。
【図７】図３の走査回路のシフトレジスタ回路の構成例を示す回路図。
【図８】図３の走査回路の発光制御回路の構成例を示す回路図。
【図９】図１の表示装置を用いたカメラの構成例を示すブロック図。
【発明を実施するための形態】
【０００９】
以下、本発明に係る記録装置の具体的な実施形態を、添付図面を参照して説明する。以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
【００１０】
図１〜８を参照して、本発明の実施形態における表示装置の構成について説明する。図１は、本発明の表示装置１の構成の概略を示す図である。表示装置１は、画素アレイ１０、走査回路２０、信号出力回路３０、制御回路４０を含む。
【００１１】
画素アレイ１０は、行列状に配された複数の画素１１を備える。本明細書において、説明を分かりやすくするために、画素アレイ１０が２０列×２０行の画素１１を備えるものとして説明する。しかしながら、画素アレイ１０に配される画素１１の数はこれに限られることはない。
【００１２】
画素１１には、画素アレイ１０の行ごとに共通に設けられた走査線１２が接続される。本明細書において、図１の横方向を行方向、縦方向を列方向と呼ぶ場合がある。走査回路２０は、制御回路４０によって制御され、それぞれの走査線１２に走査信号ＶＳ（１）〜ＶＳ（２０）を出力する。ここで、ＶＳ（ｎ）はｎ行目の走査信号を表している。走査信号ＶＳ（１）〜ＶＳ（２０）によって、画素１１は行ごとに書き込み制御および発光制御される。走査回路２０は、垂直走査回路とも呼ばれうる。
【００１３】
また、画素１１には、列ごとに共通に設けられた信号線１３が接続される。信号出力回路３０は、制御回路４０によって制御され、信号線１３に映像信号ＤＡＴＡ（１）〜ＤＡＴＡ（２０）を出力する。ここで、ＤＡＴＡ（ｍ）はｍ列目の映像信号を表している。走査回路２０が画素アレイの行を選択することによって画素１１が書き込み状態となり、選択された行に配された画素１１に信号出力回路３０から映像信号ＤＡＴＡ（１）〜ＤＡＴＡ（２０）が供給される。さらに、走査回路２０からの制御によって画素１１が発光状態となるように制御されたとき、画素１１は、書き込まれた信号に基づいて発光する。
【００１４】
表示装置１は、焼き付き現象を抑制するために、走査回路２０を制御回路４０から制御することによって、画像を表示する位置をシフトさせる機能を有する。図２（ａ）〜２（ｃ）は、画像を表示する位置のシフトについて説明する図である。
【００１５】
制御回路４０は、後述するクロック信号ＶＣＫ、スタートパルス信号ＶＳＴ、リセット信号ＶＲＥＳなどの各種信号を用いて、走査回路２０および信号出力回路３０を制御する。
【００１６】
本実施形態において、表示装置１は、画素アレイ１０のうち連続する一部の行を用いて画像を表示する。２０行×２０列の画素アレイ１０を持つ表示装置１において、例えば、２０列×１６行の画像を表示するための映像信号が入力されたとする。入力された映像信号が、画素アレイ１０の所定の２０列×１６行の画素１１に供給され、画像が表示される。ここで、画像が表示される領域を表示領域と呼ぶ。表示領域が、例えば、画素アレイ１０のうち３行目〜１８行目である場合を図２（ａ）に示す。この表示領域を基準、すなわちシフト±０行として、−２行および＋２行、画像の表示領域をシフトさせた場合を、それぞれ図２（ｂ）および図２（ｃ）に示す。−２行の表示領域のシフトを行った場合、画像は１行目〜１６行目に表示される。一方、＋２行の表示領域のシフトを行った場合、画像は５行目〜２０行目に表示される。つまり、図２（ａ）、２（ｃ）のように、画素アレイ１０のうち画像の表示が開始される開始行となる行が、画素アレイ１０のうち１行目の側（一端の側）の端部に配された行とは異なる行であってもよい。また、図２（ａ）、２（ｂ）のように、画素アレイ１０のうち画像の表示を終了する終了行となる行が、画素アレイ１０のうち２０行目の側（他端の側）の端部に配された行とは異なる行であってもよい。
【００１７】
このように、特定の画素１１に常に同じ画像が出力されないように表示領域をずらすことによって、画素アレイ１０における焼き付きを低減する。ここで、表示領域のシフトの説明として、シフト量を±０行を基準とし−２行および＋２行と設定することを説明した。以降においても、一例として、上述したシフト量を前提に説明するが、シフト量や表示領域の大きさはこれに限られることはない。表示領域の行数は、画素アレイの行数よりも１行以上少なければよい。また、シフト量は、例えば、±１行であってもよいし、また、画素アレイの行数と表示領域の行数とによって適宜設定すればよい。
【００１８】
図３は、走査回路２０の構成例を示す図である。走査回路２０は、開始指定回路２１、終了指定回路２２、シフトレジスタ回路２３、発光制御回路２４を含む。開始指定回路２１は、選択信号ＶＳＥＬ（１）〜ＶＳＥＬ（５）によって、画素アレイ１０のうち画像を表示する表示領域の開始行を指定する。また、終了指定回路２２は、選択信号ＶＳＥＬ（１６）〜ＶＳＥＬ（２０）によって、画素アレイ１０のうち画像を表示する表示領域の終了行を指定する。シフトレジスタ回路２３は、選択された開始行から映像信号を書き込むための走査を行うために、信号ＶＳＲ（１）〜ＶＳＲ（２０）を出力する。発光制御回路２４は、信号ＶＳＲ（１）〜ＶＳＲ（２０）に基づいて、開始行から終了行までを走査する走査信号ＶＳ（１）〜ＶＳ（２０）を出力する。これによって、表示装置１は、画素アレイ１０のうち１行目の側（一端の側）の開始行から開始行よりも２０行目の側（他端の側）の終了行までに配された画素１１を用いて画像の表示を行う。ここで、ＶＳＥＬ（ｎ）はｎ行目に対応する選択信号、ＶＳＲ（ｎ）はｎ行目に対応する信号を表している。
【００１９】
図４〜６は、走査回路２０の動作のタイミング図である。図４は、シフト±０行の場合、つまり表示領域が、画素アレイ１０のうち３行目〜１８行目である場合のタイミング図を示す。
【００２０】
まず、時刻ｔ０において、制御回路４０から転送されるリセット信号ＶＲＥＳがＨレベルとなり、シフトレジスタ回路２３の出力ＶＳＲ（１）〜ＶＳＲ（２０）がＬレベルにリセットされる。続いて、リセット信号ＶＲＥＳがＬレベルに戻った後の時刻ｔ１から、周期的な１６クロックのクロック信号ＶＣＬＫが、制御回路４０から転送される。クロック信号ＶＣＬＫの１クロック目が入力される時刻ｔ１から１６クロック目が入力される時刻ｔ２までの期間において、画素アレイ１０に１６行分の映像信号が画素１１に供給される。
【００２１】
クロック信号ＶＣＬＫの時刻ｔ１における１クロック目が入力されたとき、クロック信号ＶＣＬＫの立ち上がりを包含するようにスタートパルス信号ＶＳＴが、制御回路４０から転送される。このとき、シフトレジスタ回路２３は、クロック信号ＶＣＬＫに同期して、開始指定回路２１が指定する３行目の信号ＶＳＲ（３）のみをＨレベルとする。発光制御回路２４は、信号ＶＳＲ（３）に基づいて、画素１１を書き込み状態にする書き込み信号を、走査信号ＶＳ（３）に出力する。これによって、シフトレジスタ回路２３は、映像信号を書き込むための選択を表示領域の開始行から開始する。その結果、３行目に配された画素１１には、映像信号が各列の信号線１３を介して信号出力回路３０から供給される。
【００２２】
続いて、クロック信号ＶＣＬＫの時刻ｔ１から２クロック目が入力されると、シフトレジスタ回路２３は、クロック信号ＶＣＬＫの立ち上がりに同期して、出力信号を信号ＶＳＲ（３）から信号ＶＳＲ（４）へとシフトする。発光制御回路２４は、１クロック目と同様に、信号ＶＳＲ（４）に基づいて走査信号ＶＳ（４）に出力し、４行目の画素１１がそれぞれ選択され、映像信号が書き込まれる。また、このとき、３行目の走査信号ＶＳ（３）には画素１１を発光状態にするための発光信号が出力され、３行目の画素１１が書き込まれた映像信号に基づいた輝度で発光する。
【００２３】
以降、３クロック目から１６クロック目まで同様の動作を繰り返す。つまり、シフトレジスタ回路２３は、１つの画像を表示するための１つのフレーム期間（時刻ｔ０〜時刻ｔ２）において、映像信号を書き込むための選択を開始行から開始し、開始行から終了行までの行を順に選択し、それぞれ映像信号を書き込む。
【００２４】
１６ＣＬＫ目が入力され、走査信号ＶＳ（１８）によって１８行目の画素１１が選択され映像信号の書き込みがすむと、時刻ｔ２で次のフレーム期間へと移る。２フレーム目へ移ると、走査回路２０は、時刻ｔ０から時刻ｔ２までの動作を繰り返す。また、発光制御回路２４は、それぞれ映像信号が書き込まれた行ごとに画素１１を発光状態にするための発光信号を走査信号ＶＳ（３）〜ＶＳ（１８）を介して出力する。発光信号は、次のフレーム期間において、それぞれの行が映像信号を書き込むために選択されるまで、出力され続ける。
【００２５】
また、発光制御回路２４は、表示領域外にあたる画素１１に対して、走査信号ＶＳ（１）、（２）、（１９）、（２０）を介して画素１１を非発光状態にする非発光信号を出力する。つまり、発光制御回路２４は、複数の画素１１のうち開始行と終了行との間に配されない画素のそれぞれが非発光状態となるように制御する。このように、発光制御回路２４は、複数の画素１１のそれぞれの発光または非発光を制御する。また、画素１１は、発光制御回路２４によって発光または非発光の状態を制御される自発光の発光素子を備えうる。画素１１は、発光素子として、例えば、有機ＥＬ（エレクトロルミネセンス）素子を備えていてもよい。
【００２６】
本実施形態において、１つの画像を表示するための１フレーム期間において、走査回路２０は、画像を表示する表示領域の行のみを選択し、映像信号を書き込む。このため、特許文献１、２のように画素アレイ１０のすべての行を順に選択しながら、信号出力回路３０から映像信号を出力するタイミングを調整する場合と比較して、映像信号を書き込む時間を短くすることが可能となる。つまり、本実施形態において、シフトレジスタ回路２３の１フレーム期間（時刻ｔ０〜時刻ｔ２）は、映像信号の入力期間（時刻ｔ１〜時刻ｔ２）と同等となる。
【００２７】
図５は、図２（ｂ）に示す画像シフト−２行の場合、つまり表示領域が、画素アレイ１０のうち１行目〜１６行目である場合のタイミング図を示す。図４のタイミング図とは、映像信号を書き込みために選択される行および発光信号が出力される行が異なる。クロック信号ＶＣＬＫの１クロック目が入力されると、信号ＶＳＲ（１）はＨレベルとなり、走査信号ＶＳ（１）を介して、画素アレイ１０のうち１行目が開始行として選択され、１行目の画素１１に映像信号が書き込まれる。以降、順次走査され、１６クロック目が入力されると、信号ＶＳＲ（１６）はＨレベルとなり、画素アレイ１０のうち１６行目に配された画素１１に映像信号が書き込まれる。また、発光制御回路２４は、表示領域外にあたる走査信号ＶＳ（１７）〜（２０）に非発光信号を出力する。
【００２８】
図６は、図２（ｃ）に示す画像シフト＋２行の場合、つまり表示領域が、画素アレイ１０のうち５行目〜２０行目である場合のタイミング図を示す。図４、５のタイミング図とは、映像信号を書き込みために選択される行および発光信号が出力される行が異なる。クロック信号ＶＣＬＫの１クロック目が入力されると、信号ＶＳＲ（５）はＨレベルとなり、走査信号ＶＳ（５）を介して、画素アレイ１０のうち５行目が開始行として選択され、５行目の画素１１に映像信号が書き込まれる。以降、順次走査され、１６クロック目が入力されると、信号ＶＳＲ（２０）はＨレベルとなり、画素アレイ１０のうち２０行目に配された画素１１に映像信号が書き込まれる。また、発光制御回路２４は、表示領域外にあたる走査信号ＶＳ（１）〜（４）に非発光信号を出力する。
【００２９】
上述した構成によって、画素を表示する位置のシフト量を何れに設定にしても、走査回路２０のシフトレジスタ回路２３は、映像信号の入力期間のみ順に走査するだけで画像を表示することができる。そのため、シフトレジスタ回路２３の１フレーム期間（時刻ｔ０〜時刻ｔ２）は映像信号を書き込む期間（時刻ｔ１〜時刻ｔ２）と同等にすることが可能となる。これによって、画像を表示する位置をシフトさせることによって焼き付きを抑制し、かつ、１つのフレーム期間を短縮し、高速動作可能な表示装置１を実現することができる。
【００３０】
焼き付きを抑制するための画像を表示する表示領域のシフトは、適当なタイミングで行えばよい。例えば、制御回路４０からの制御によって、開始指定回路２１は、画像の表示を開始してからの時間の経過に応じて、開始行の位置をシフトさせることによって、画像を表示する表示領域をシフトさせてもよい。この場合、制御回路４０は、内部にタイマーを備えていてもよいし、制御回路４０とは別に、表示装置１内にタイマーが配されていてもよい。また、例えば、開始指定回路２１は、表示される画像の切替えや画像の表示の開始または終了に応じて、開始行の位置をシフトさせることによって、画像を表示する表示領域をシフトさせてもよい。さらに、例えば、開始指定回路２１は、表示装置１の電源のオンまたはオフに応じて、開始行の位置をシフトさせることによって、画像を表示する表示領域をシフトさせてもよい。制御回路４０は、これらのうち１つを用いて、画像の位置をシフトさせてもよいし、複数を組み合わせて画像の位置をシフトさせてもよい。例えば、タイマーを動作させながら、所定の時間に達する前に画像が切り替わった場合、制御回路４０は、開始指定回路２１に開始行の位置をシフトさせてもよい。
【００３１】
次いで、図７を用いて、シフトレジスタ回路２３の詳細について説明する。図７は、表示装置１の走査回路２０が備えるシフトレジスタ回路２３の構成例を示す回路図である。
【００３２】
本実施形態において、シフトレジスタ回路２３は、画素アレイ１０のそれぞれの行に対応して配された複数のシフトレジスタ単位回路２３１（単位回路）を含む。シフトレジスタ単位回路２３１は、Ｄフリップフロップ２３３とマルチプレクサ２３２とを含む。それぞれのシフトレジスタ単位回路２３１に配されたＤフリップフロップ２３３には、クロック入力端子にクロック信号ＶＣＬＫ、リセット入力端子にリセット信号ＶＲＥＳがそれぞれ制御回路４０から入力される。ｎ行目のシフトレジスタ単位回路２３１のＤフリップフロップ２３３の信号出力端子は、ｎ行目の２０行目の側に隣接する行（ｎ＋１行）のシフトレジスタ単位回路２３１のマルチプレクサ２３２の信号入力端子に接続され、信号ＶＳＲ（ｎ）を出力する。また、ｎ行目のシフトレジスタ単位回路２３１のマルチプレクサ２３２の信号出力端子は、同じｎ行目のシフトレジスタ単位回路２３１のＤフリップフロップ２３３の信号入力端子に接続される。また、ｎ行目のマルチプレクサ２３２の入力には、スタート信号ＶＳＴとｎ行目の１行目の側に隣接する行（ｎ−１行）の信号ＶＳＲ（ｎ−１）が接続される。但し、画素アレイ１０の１行目のマルチプレクサ２３２には、スタート信号ＶＳＴとＬレベル信号が入力される。
【００３３】
マルチプレクサ２３２は制御端子を備える。マルチプレクサ２３２は、この制御端子がＨレベルであればスタート信号ＶＳＴを選択し、Ｌレベルであれば他方を選択する。本実施形態において、開始行となる１行目〜５行目のマルチプレクサ２３２の制御端子には、開始指定回路２１から開始行を指定するための選択信号ＶＳＥＬ（１）〜ＶＳＥＬ（５）が入力される。一方、本実施形態において、開始行にならない６行目〜２０行目のマルチプレクサ２３２の制御端子には、Ｌレベルが入力される。したがって、６行目以降のＤフリップフロップ２３３の入力には、常にＶＳＲ（ｎ−１）が接続される。
【００３４】
ここで、開始指定回路２１は、画像を表示する表示領域の開始行にあたる行の選択信号ＶＳＥＬ（ｎ）のみをＨレベルとする。換言すると、開始指定回路２１は、複数のシフトレジスタ単位回路２３１のうち１つのシフトレジスタ単位回路２３１のマルチプレクサ２３２に開始行を指定するための信号（選択信号ＶＳＥＬ（ｎ）に供給されるＨレベルの信号）を送信する。例えば、３行目が開始行である場合、選択信号ＶＳＥＬ（３）をＨレベル、選択信号ＶＳＥＬ（１）、ＶＳＥＬ（２）、ＶＳＥＬ（４）、ＶＳＥＬ（５）をＬレベルとする。次いで、クロック信号ＶＣＬＫ、スタート信号ＶＳＴ、リセット信号ＶＲＥＳが入力されると、シフトレジスタ回路２３は、表示領域の開始行から映像信号を書き込むための行の選択を開始することができる。つまり、シフトレジスタ回路２３は、複数のシフトレジスタ単位回路２３１のうち開始行を指定するための信号を受信したシフトレジスタ単位回路２３１に接続された行を開始行とする。
【００３５】
本実施形態において、開始指定回路２１は、開始行となる１行目〜５行目に接続されたシフトレジスタ単位回路２３１に開始行を指定するための信号を送信するが、これに限られることはない。画素アレイ１０や表示する画像の構成に応じて、適宜、接続を決定すればよい。画像を表示する表示領域をシフトさせるために、開始指定回路２１は、複数のシフトレジスタ単位回路２３１のうち少なくとも２つのシフトレジスタ単位回路２３１に開始行を指定するための信号を送信可能に構成されればよい。また、少なくとも２つのシフトレジスタ単位回路２３１は、画素アレイ１０のうち１行目の側の端部に配された連続する少なくとも２つの行に接続されうる。画像の表示を行う際、開始指定回路２１が、少なくとも２つのシフトレジスタ単位回路２３１のうち１つのシフトレジスタ単位回路２３１に開始行を指定するための信号を送信することによって、画像を表示する位置をシフトさせることが可能となる。
【００３６】
次に、図８を用いて、発光制御回路２４の詳細について説明する。図８は、表示装置１の走査回路２０が備える発光制御回路２４の構成例を示す回路図である。
【００３７】
発光制御回路２４は、本実施形態において画像を表示する表示領域の開始行となる０行目〜５行目に接続された開始行側の制御回路２４１と、終了行となる１６行目〜２０行目に接続された終了行側の制御回路２４２と、を含む。制御回路２４１は、上述のシフトレジスタ単位回路２３１のうち開始指定回路２１から開始行を指定するための信号が送信されるシフトレジスタ単位回路２３１に接続された行に接続される。また、発光制御回路２４は、画素アレイ１０のそれぞれの行に接続された選択回路２４３を含む。
【００３８】
選択回路２４３は、２つの制御端子および１つの出力端子を備える。２つの制御端子のうち第１制御端子には、各行に対応する信号ＶＳＲ（１）〜ＶＳＲ（２０）が入力される。２つの制御端子のうち第２制御端子には、行によって異なる信号が入力される。本実施形態において表示領域の開始行となる０行目〜５行目に接続される選択回路２４３の第２制御端子には、制御回路２４１の出力信号が入力される。また、本実施形態において表示領域の終了行となる１６行目〜２０行目に接続される選択回路２４３の第２制御端子には、制御回路２４２の出力信号が入力される。制御回路２４１および制御回路２４２に接続された行の間に配された、表示領域の開始行にも終了行にもならない６行目〜１５行目に接続される選択回路２４３の第２制御端子には、Ｈレベルが入力される。また、選択回路２４３の出力端子からは、走査信号ＶＳ（ｎ）が出力される。
【００３９】
選択回路２４３は、第２制御端子にＬレベルが入力されると、走査信号ＶＳ（ｎ）として非発光信号を出力する。一方、第２制御端子にＨレベルが入力されると、第１制御端子がＨレベルのとき書き込み信号を出力し、第１制御端子がＬレベルのとき発光信号を出力する。
【００４０】
ここで、制御回路２４１と制御回路２４２とは、それぞれ開始指定回路２１と終了指定回路２２とに制御される。開始指定回路２１は、選択信号ＶＳＥＬ（０）〜（５）を出力し、開始行にあたる選択信号ＶＳＥＬ（ｎ）をＨレベルとする。終了指定回路２２も同様に、選択信号ＶＳＥＬ（１６）〜（２０）を出力し、終了行にあたる選択信号ＶＳＥＬ（ｎ）をＨレベルとする。制御回路２４１は、開始行にＨレベルが入力されると、開始行より後段の行にＨレベルを出力する。たとえば、開始行が３行目であるとき、１〜２行目にＬレベル、３〜５行目にＨレベルを出力する。また、制御回路２４２は、終了行にＨレベルが入力されると、終了行より前段の行にＨレベルを出力する。たとえば、終了行が１８行目であるとき、１６〜１８行目にＨレベル、１９〜２０行目にＬレベルを出力する。
【００４１】
この結果、選択回路２４３のうち、表示領域内に配された第２制御端子にＨレベルが入力され、表示領域外に配された第２制御端子にＬレベルが入力される。このため、表示領域となる行に配された画素１１は、信号ＶＳＲ（ｎ）に基づいて順次書き込み制御および発光制御することができる。また、表示領域外の画素１１は非発光制御することができる。
【００４２】
つまり、制御回路２４１は、開始指定回路２１から開始行を指定するための信号を受信可能に構成され、制御回路２４１に接続された行のうち開始行よりも１行目の側に配された行を非発光状態になるように制御する。また、制御回路２４１は、制御回路２４１に接続された行のうち開始行と開始行よりも２０行目の側に配された行とを発光状態になるように制御する。一方、制御回路２４２は、終了指定回路２２から終了行を指定するための信号を受信可能に構成され、制御回路２４２に接続された行のうち終了行よりも２０行目の側に配された行を非発光状態になるように制御する。また、制御回路２４２は、制御回路２４２に接続された行のうち終了行と終了行よりも１行目の側に配された行とを発光状態になるように制御する。
【００４３】
上述した制御回路２４１、２４２を実現する回路例として、図８に示すＯＲゲートを用いた回路構成が考えられる。制御回路２４１では、ｎ行目のＯＲゲート入力に、ｎ−１行目のＯＲゲート出力とｎ行目の選択信号ＶＳＥＬ（ｎ）を入力している。但し、１行目のＯＲゲートには、Ｌレベル入力と選択信号ＶＳＥＬ（１）を入力している。また、制御回路２４２では、ｎ行目のＯＲゲート入力に、ｎ＋１行目のＯＲゲート出力とｎ行目の選択信号ＶＳＥＬ（ｎ）を入力している。但し、２０行目のＯＲゲートには、Ｌレベル入力と選択信号ＶＳＥＬ（１）を入力している。ここで記載した回路は一例であり、同機能を実現する回路であれば、どのような回路を用いてもよい。
【００４４】
また、本実施形態において、制御回路２４１は、開始行となる１行目〜５行目に接続されるが、これに限られることはない。画素アレイ１０や表示する画像の構成に応じて、適宜、接続を決定すればよい。画像を表示する表示領域をシフトさせるために、制御回路２４１は、画素アレイ１０のうち１行目の側の端部に配された連続する少なくとも２つの行に接続されればよい。また、制御回路２４２は、画素アレイ１０のうち２０行目の側の端部に配された連続する少なくとも２つの行に接続されればよい。このとき、制御回路２４１が接続される行は、開始指定回路２１から開始行を指定するための信号を受信するシフトレジスタ単位回路２３１に接続された行に接続されうる。
【００４５】
以上、本発明に係る実施形態を示したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態は適宜変更、組み合わせが可能である。
【００４６】
以上のような表示装置１は、種々の電子機器に組み込まれうる。そのような電子機器としては、例えば、カメラ、コンピュータ、携帯端末、車載表示装置などを挙げることができる。電子機器は、例えば、表示装置１と、表示装置１の駆動を制御する制御部とを含みうる。
【００４７】
ここでは、上述の表示装置１をデジタルカメラの表示部に適用した実施形態について図９を用いて説明する。レンズ部９０１は被写体の光学像を撮像素子９０５に結像させる撮像光学系であり、フォーカスレンズや変倍レンズ、絞りなどを有している。レンズ部９０１におけるフォーカスレンズ位置、変倍レンズ位置、絞りの開口径などの駆動はレンズ駆動装置９０２を通じて制御部９０９によって制御される。
【００４８】
メカニカルシャッタ９０３はレンズ部９０１と撮像素子９０５との間に配置され、駆動はシャッタ駆動装置９０４を通じて制御部９０９によって制御される。撮像素子９０５は複数の画素によってレンズ部９０１で結像された光学像を画像信号に変換する。信号処理部９０６は撮像素子９０５から出力される画像信号にＡ／Ｄ変換、デモザイク処理、ホワイトバランス調整処理、符号化処理などを行う。
【００４９】
タイミング発生部９０７は撮像素子９０５および信号処理部９０６に、各種タイミング信号を出力する。制御部９０９は、例えばメモリ（ＲＯＭ、ＲＡＭ）とマイクロプロセッサ（ＣＰＵ）を有し、ＲＯＭに記憶されたプログラムをＲＡＭにロードしてＣＰＵが実行して各部を制御することによって、デジタルカメラの各種機能を実現する。制御部９０９が実現する機能には、自動焦点検出（ＡＦ）や自動露出制御（ＡＥ）が含まれる。
【００５０】
メモリ部９０８は制御部９０９や信号処理部９０６が画像データを一時的に記憶したり、作業領域として用いたりする。媒体Ｉ／Ｆ部９１０は例えば着脱可能なメモリカードである記録媒体９１１を読み書きするためのインタフェースである。表示部９１２は、撮影した画像やデジタルカメラの各種情報を表示する。表示部９１２には、上述の表示装置１が適用できる。表示部９１２としてデジタルカメラに搭載された表示装置１は、制御部９０９によって駆動され、画像や各種情報を表示する。操作部９１３は電源スイッチ、レリーズボタン、メニューボタンなど、ユーザがデジタルカメラに指示や設定を行うためのユーザインタフェースである。
【００５１】
次いで、撮影時のデジタルカメラの動作について説明する。電源がオンされると、撮影スタンバイ状態となる。制御部９０９は、表示部９１２（表示装置１）に画像や各種情報を表示させるための表示処理を開始する。このとき、例えば、デジタルカメラの各種設定を行うための画面は、同じ文字やパターンなどが同じ位置に長い時間にわたって表示されやすい。このため、これらの文字やパターンなどが焼き付いてしまう場合がある。そこで、上述のように画像が表示される位置をシフトさせることによって、焼き付きを抑制できる。また、例えば、電子ビューファインダなどにおいて、撮像素子９０５で得た画像のほかに、撮影条件や電池の残量などの情報を表示する場合がある。これらの情報は、文字やパターンなどが同じ位置に長い時間にわたって表示されやすい。このため、例えば、撮像素子９０５で得た画像は画素アレイ１０の所定の領域に常に表示し、撮影条件などの情報の表示を、上述のようにシフトさせてもよい。
【００５２】
撮影スタンバイ状態において撮影準備指示（例えば操作部９１３のレリーズボタンの半押し）が入力されると、制御部９０９は焦点検出処理を開始する。そして、制御部９０９は得られたデフォーカス量と方向とから、レンズ部９０１のフォーカスレンズの移動量および移動方向を求め、レンズ駆動装置９０２を通じてフォーカスレンズを駆動し、撮像光学系の焦点を調節する。駆動後、必要に応じてコントラスト評価値に基づく焦点検出をさらに行ってフォーカスレンズ位置を微調整してもよい。
【００５３】
その後、撮影開始指示（例えばレリーズボタンの全押し）が入力されると、制御部９０９は記録用の撮影動作を実行し、得られた画像データを信号処理部９０６で処理し、メモリ部９０８に記憶する。そして、制御部９０９はメモリ部９０８に記憶した画像データを、媒体制御Ｉ／Ｆ部９１０を通じて記録媒体９１１に記録する。また、このとき制御部９０９は、撮影した画像を表示するように、表示部９１２（表示装置１）を駆動してもよい。また、制御部９０９は、図示しない外部Ｉ／Ｆ部から画像データをコンピュータなどの外部装置に出力してもよい。
【符号の説明】
【００５４】
１：表示装置、１０：画素アレイ、１１画素、２０：走査回路、２１：開始指定回路、２２：終了指定回路、２３：シフトレジスタ回路、３０：信号出力回路
【図１】
2020076863.tif 000003
【図２】
2020076863.tif 000004
【図３】
2020076863.tif 000005
【図４】
2020076863.tif 000006
【図５】
2020076863.tif 000007
【図６】
2020076863.tif 000008
【図７】
2020076863.tif 000009
【図８】
2020076863.tif 000010
【図９】
2020076863.tif 000011