(57)【要約】【課題】充填絶縁膜に含まれる水素の水素量の変動に起因した絶縁ゲートの閾値変動を抑える技術を提供する。【解決手段】半導体装置は、半導体基板と、前記半導体基板の一方の主面の溝内に充填されており、水素を含む充填絶縁膜と、前記充填絶縁膜上に設けられている表面水素遮断膜と、前記充填絶縁膜上に設けられているゲート電極と、を備えており、前記表面水素遮断膜は、前記半導体基板の前記一方の主面に直交する方向から見たときに、前記ゲート電極の全範囲と重複するように配置されている。【選択図】図１
2020021882.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の一方の主面の溝内に充填されており、水素を含む充填絶縁膜と、
前記充填絶縁膜上に設けられている表面水素遮断膜と、
前記充填絶縁膜上に設けられているゲート電極と、を備えており、
前記表面水素遮断膜は、前記半導体基板の前記一方の主面に直交する方向から見たときに、前記ゲート電極の全範囲と重複するように配置されている、半導体装置。
【請求項２】
前記表面水素遮断膜は、
前記充填絶縁膜と前記ゲート電極の間に設けられている第１表面水素遮断膜と、
前記ゲート電極上に設けられている第２表面水素遮断膜と、を有する、請求項１に記載の半導体装置。
【請求項３】
前記第１表面水素遮断膜は、前記半導体基板の前記一方の主面に直交する方向から見たときに、前記充填絶縁膜の全範囲と重複するように配置されている、請求項２に記載の半導体装置。
【請求項４】
前記第２表面水素遮断膜は、前記半導体基板の前記一方の主面に直交する方向から見たときに、前記充填絶縁膜の全範囲と重複するように配置されている、請求項２又は請求項３に記載の半導体装置。
【請求項５】
前記表面水素遮断膜が、窒化膜である、請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記表面水素遮断膜が、窒化シリコン膜である、請求項５に記載の半導体装置。
【請求項７】
前記充填絶縁体は、ＳＴＩ構造である、請求項１〜６のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
高いゲート電圧で駆動する半導体装置が必要とされることがある。このような半導体装置を具現化するために、膜厚の厚いゲート絶縁膜を採用する技術が知られている。特許文献１及び特許文献２は、膜厚の厚いゲート絶縁膜として、ＳＴＩ（Shallow Trench Isolation）構造を利用する技術を開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１６５８９４号公報
【特許文献２】特開２０１６−０５８５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このようなゲート絶縁膜は、半導体基板の一方の主面に溝を形成した後に、その溝内に絶縁膜を充填することで形成される。溝内に絶縁膜を充填するために、ＣＶＤ（Chemical Vapor Deposition）技術が用いられる。
【０００５】
ＣＶＤ技術を利用して充填される絶縁膜には、原料ガスに由来した水素が含まれている。絶縁膜に含まれる水素は、半導体装置を製造する工程中に外方拡散によって絶縁膜から抜けることがある。外方拡散によって絶縁膜から抜ける水素量は、半導体装置の製造バラツキに応じて大きく変動する。絶縁ゲートの閾値電圧は、絶縁膜に含まれる水素量の影響を受けることから、絶縁膜に含まれる水素が外方拡散によって絶縁膜から抜けると、絶縁ゲートの閾値電圧が変動してしまう。このような絶縁ゲートの閾値電圧の変動を抑える技術が必要とされている。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体装置の一実施形態は、半導体基板と、前記半導体基板の一方の主面の溝内に充填されており、水素を含む充填絶縁膜と、前記充填絶縁膜上に設けられている表面水素遮断膜と、前記充填絶縁膜上に設けられているゲート電極と、を備えることができる。前記表面水素遮断膜は、前記半導体基板の前記一方の主面に直交する方向から見たときに、前記ゲート電極の全範囲と重複するように配置されている。前記半導体基板の材料には、シリコン（Ｓｉ）、化合物半導体（ＳｉＣ，ＧａＮ等）、酸化物半導体（ＺｎＯ，ＴｉＯ2，ＳｎＯ2等）、ダイヤモンド（Ｃ）等、種々の材料を用いることができる。前記充填絶縁膜は、ＳＴＩ（Shallow Trench Isolation）構造であってもよい。前記表面水素遮断膜の材料には、水素に対する拡散係数が十分に小さい材料が用いられ、水素の通過を抑えることができる材料が用いられる。前記表面水素遮断膜の材料には、水素に対する拡散係数が前記充填絶縁膜のうちの水素を含む部分の膜の拡散係数よりも小さい材料が用いられる。前記表面水素遮断膜は、例えば窒化膜であってもよく、典型的には窒化シリコン膜であってもよい。この例に代えて、前記表面水素遮断膜の材料は、窒化アモルファスシリコンであってもよい。上記実施形態の半導体装置では、前記表面水素遮断膜が設けられていることにより、前記充填絶縁膜に含まれる水素が外方拡散によって前記充填絶縁膜から抜けることが抑えられる。これにより、上記実施形態の半導体装置では、前記充填絶縁膜に含まれる水素量の変動が抑えられ、絶縁ゲートの閾値電圧の変動が抑えられる。
【０００７】
上記実施形態の半導体装置では、前記表面水素遮断膜が、前記充填絶縁膜と前記ゲート電極の間に設けられている第１表面水素遮断膜と、前記ゲート電極上に設けられている第２表面水素遮断膜と、を有していてもよい。前記第１表面水素遮断膜と前記第２表面水素遮断膜の双方が設けられていることにより、前記充填絶縁膜に含まれる水素が外方拡散によって前記充填絶縁膜から抜けることがより確実に抑えられる。
【０００８】
上記実施形態の半導体装置では、前記第１表面水素遮断膜が、前記半導体基板の前記一方の主面に直交する方向から見たときに、前記充填絶縁膜の全範囲と重複する位置に配置されていてもよい。また、前記第２表面水素遮断膜も、前記半導体基板の前記一方の主面に直交する方向から見たときに、前記充填絶縁膜の全範囲と重複する位置に配置されていてもよい。このような形態によると、前記充填絶縁膜に含まれる水素が外方拡散によって前記充填絶縁膜から抜けることがより確実に抑えられる。
【図面の簡単な説明】
【０００９】
【図１】半導体装置の要部断面図を模式的に示す。
【図２Ａ】半導体装置の製造過程の要部断面図を模式的に示す。
【図２Ｂ】半導体装置の製造過程の要部断面図を模式的に示す。
【図２Ｃ】半導体装置の製造過程の要部断面図を模式的に示す。
【図２Ｄ】半導体装置の製造過程の要部断面図を模式的に示す。
【図２Ｅ】半導体装置の製造過程の要部断面図を模式的に示す。
【図２Ｆ】半導体装置の製造過程の要部断面図を模式的に示す。
【図３】変形例の半導体装置の要部断面図を模式的に示す。
【図４】変形例の半導体装置の要部断面図を模式的に示す。
【発明を実施するための形態】
【００１０】
図１に示されるように、半導体装置１は、ＬＤＭＯＳ（Lateral Diffusion MOSFET）と称される種類の半導体装置であり、半導体基板１０、ドレイン電極２２、ソース電極２４、ゲート電極２６、充填絶縁膜３０、表面水素遮断膜４０及び層間絶縁膜５０を備えている。
【００１１】
半導体基板１０は、シリコン単結晶であり、ドレイン領域１１、ドリフト領域１２、低濃度領域１３、ボディ領域１４及びソース領域１５を有している。
【００１２】
ドレイン領域１１は、ｎ++型の高濃度ドレイン領域１１ａとｎ型の低濃度ドレイン領域１１ｂを含んでいる。高濃度ドレイン領域１１ａは、充填絶縁膜３０の側面に接するとともに半導体基板１０の表面に露出するように設けられている。高濃度ドレイン領域１１ａは、半導体基板１０の表面上に設けられているドレイン電極２２にオーミック接触している。低濃度ドレイン領域１１ｂは、高濃度ドレイン領域１１ａを取り囲んでおり、充填絶縁膜３０の側面及び底面に接しており、高濃度ドレイン領域１１ａとドリフト領域１２の間に設けられている。
【００１３】
ドリフト領域１２は、ドレイン領域１１よりも不純物濃度が薄く、低濃度領域１３よりも不純物濃度が濃いｎ型の領域である。ドリフト領域１２は、充填絶縁膜３０の底面に接するように設けられている。
【００１４】
低濃度領域１３は、半導体基板１０内に各種半導体領域を形成した残部である。この例では、ドリフト領域１２とボディ領域１４の間に低濃度領域１３が介在して設けられているが、ドリフト領域１２とボディ領域１４が直接的に接していてもよい。
【００１５】
ボディ領域１４は、ｐ型の領域であり、ソース領域１５を取り囲んでおり、充填絶縁膜３０の底面に接するように設けられている。ボディ領域１４のうちの充填絶縁膜３０の底面に接する部分を特に、チャネル領域ＣＨという。チャネル領域ＣＨは、ドリフト領域１２とソース領域１５の間に配置されており、この例ではさらに、低濃度領域１３とソース領域１５の間に配置されている。チャネル領域ＣＨは、半導体基板１０の表面に直交する方向から見たときに（以下、「平面視したときに」という）、ゲート電極２６の存在範囲内に含まれており、ゲート電極２６の少なくとも一部の範囲と重複するように配置されている。チャネル領域ＣＨは、ゲート電極２６にゲートオン電圧が印加されたときに、反転チャネルが形成される領域である。
【００１６】
ソース領域１５は、ｎ++型の高濃度ソース領域１５ａとｎ+型の低濃度ソース領域１５ｂを含んでいる。高濃度ソース領域１５ａは、充填絶縁膜３０の側面に接するとともに半導体基板１０の表面に露出するように設けられている。高濃度ソース領域１５ａは、半導体基板１０の表面上に設けられているソース電極２４にオーミック接触している。低濃度ソース領域１５ｂは、高濃度ソース領域１５ａを取り囲んでおり、充填絶縁膜３０の側面及び底面に接しており、高濃度ソース領域１５ａとボディ領域１４の間に設けられている。低濃度ソース領域１５ｂが充填絶縁膜３０の底面に接する部分は、平面視したときに、ゲート電極２６の少なくとも一部の範囲と重複するように配置されている。
【００１７】
充填絶縁膜３０は、ドレイン電極２２とソース電極２４の間に配置されており、半導体基板１０の表面に形成されたシャロートレンチＳＴ内に充填して設けられている。充填絶縁膜３０は、熱酸化膜３２、埋込み水素遮断膜３４及び埋込み絶縁膜３６を有している。充填絶縁膜３０は、ゲート電極２６とチャネル領域ＣＨの間に設けられており、絶縁ゲートのゲート絶縁膜として機能する。図示省略するが、充填絶縁膜３０は、半導体基板１０の他の領域に形成された素子間にも設けられており、素子分離用のＳＴＩ構造としても機能する。
【００１８】
熱酸化膜３２は、シャロートレンチＳＴの内壁を被覆しており、シャロートレンチＳＴの内壁を熱酸化することで形成される。熱酸化膜３２は、シャロートレンチＳＴを形成するときのエッチングダメージを低減するために形成されている。
【００１９】
埋込み水素遮断膜３４は、熱酸化膜３２と埋込み絶縁膜３６の間に設けられている。埋込み水素遮断膜３４は、平面視したときに、チャネル領域ＣＨの全範囲と重複するように配置されている。より好ましくは、埋込み水素遮断膜３４は、平面視したときに、ゲート電極２６の全範囲と重複するように配置されている。この例では、埋込み水素遮断膜３４は、埋込み絶縁膜３６の側面及び底面の全範囲を被覆して設けられており、埋込み絶縁膜３６とシャロートレンチＳＴの内壁の間の全範囲に介在している。埋込み水素遮断膜３４の材料は、水素に対する拡散係数が埋込み絶縁膜３６よりも小さい材料であり、この例では、窒化シリコン膜が用いられている。埋込み水素遮断膜３４は、例えばＣＶＤ技術を利用して成膜される。
【００２０】
埋込み絶縁膜３６は、埋込み水素遮断膜３４の表面上に設けられている。埋込み絶縁膜３６は、例えばＣＶＤ技術を利用して成膜される。
【００２１】
表面水素遮断膜４０は、第１表面水素遮断膜４２及び第２表面水素遮断膜４４を有している。第１表面水素遮断膜４２は、充填絶縁膜３０上であって、充填絶縁膜３０とゲート電極２６の間に設けられている。第２表面水素遮断膜４４は、充填絶縁膜３０上であって、ゲート電極２６の表面を覆うように設けられている。
【００２２】
第１表面水素遮断膜４２は、平面視したときに、ゲート電極２６の全範囲と重複するように配置されている。この例では、第１表面水素遮断膜４２は、充填絶縁膜３０の表面の全範囲を被覆するように設けられている。このように、第１表面水素遮断膜４２と埋込み水素遮断膜３４によって、埋込み絶縁膜３６の周囲が完全に取り囲まれている。第１表面水素遮断膜４２の材料は、水素に対する拡散係数が埋込み絶縁膜３６よりも小さい材料であり、この例では、窒化シリコン膜が用いられている。第１表面水素遮断膜４２は、例えばＣＶＤ技術を利用して成膜される。
【００２３】
第２表面水素遮断膜４４は、平面視したときに、ゲート電極２６の全範囲と重複するように配置されている。この例では、第２表面水素遮断膜４４は、ゲート電極２６の表面に加えて、充填絶縁膜３０の表面の全範囲に対向して被覆するように設けられている。第２表面水素遮断膜４４の材料は、水素に対する拡散係数が埋込み絶縁膜３６よりも小さい材料であり、この例では、窒化シリコン膜が用いられている。第２表面水素遮断膜４４は、例えばＣＶＤ技術を利用して成膜される。
【００２４】
層間絶縁膜５０は、半導体基板１０上を被覆している。図示省略するが、層間絶縁膜５０内には、各電極に接続される配線が配設されている。
【００２５】
半導体装置１は、ドレイン電極２２が高電圧側端子に接続され、ソース電極２４が低電圧（例えば接地電圧）側端子に接続されて用いられる。この状態でゲート電極２６に閾値電圧以上の電圧（オン電圧）が印加されると、ボディ領域１４のチャネル領域ＣＨに反転チャネルが形成され、この反転チャネルを介してドレイン電極２２とソース電極２４が導通する。一方、ゲート電極２６に閾値電圧を下回る電圧（例えば接地電圧）が印加されると、ボディ領域１４のチャネル領域ＣＨの反転チャネルが消失し、ドレイン電極２２とソース電極２４の間が絶縁される。このように、半導体装置１は、スイッチング素子として動作する。
【００２６】
充填絶縁膜３０の埋込み絶縁膜３６は、ＣＶＤ技術を利用して成膜される。原料ガスにシラン系ガス（例えばモノシランガス）が用いられることから、埋込み絶縁膜３６内に水素が残留する。ここで、埋込み水素遮断膜３４及び表面水素遮断膜４０が設けられていない場合を想定する。この場合、埋込み絶縁膜３６に含まれる水素は、半導体装置を製造する工程中において、ボディ領域１４のチャネル領域ＣＨに移動し、チャネル領域ＣＨの表面においてＳｉダングリングボンドに結合してＳｉ−Ｈ結合を形成することが考えられる。これにより、チャネル領域ＣＨの界面準位が変動し、絶縁ゲートの閾値電圧が変動する。あるいは、埋込み絶縁膜３６に含まれる水素は、半導体装置を製造する工程中において、外方拡散によって埋込み絶縁膜３６から抜けることが考えられる。一方、半導体装置を製造する工程中において、外気から埋込み絶縁膜３６内に水素が侵入することが考えられる。このように、埋込み絶縁膜３６に含まれる水素量が変動し、絶縁ゲートの閾値電圧が変動する。このような閾値電圧の変動は、製造バラツキに敏感であり、製造バラツキに依存する。
【００２７】
半導体装置１では、埋込み絶縁膜３６とチャネル領域ＣＨの間に埋込み水素遮断膜３４が設けられている。このため、埋込み絶縁膜３６に含まれる水素がチャネル領域ＣＨに移動することが抑えられることから、チャネル領域ＣＨの表面においてＳｉ−Ｈ結合を形成することが抑えられる。これにより、半導体装置１では、製造バラツキに抗してチャネル領域ＣＨの表面準位が安定しており、絶縁ゲートの閾値電圧の変動が抑えられる。なお、埋込み水素遮断膜３４は、少なくとも埋込み絶縁膜３６とチャネル領域ＣＨの間に設けられていればよいが、この例のように、埋込み絶縁膜３６の底面全体に設けられていると、埋込み絶縁膜３６に含まれる水素がチャネル領域ＣＨに移動することを確実に抑えられる。
【００２８】
また、半導体装置１では、埋込み絶縁膜３６上に表面水素遮断膜４０が設けられている。このため、埋込み絶縁膜３６に含まれる水素が外方拡散によって埋込み絶縁膜３６から抜けること、さらに、外気から埋込み絶縁膜３６内に水素が侵入することが抑えられる。これにより、半導体装置１では、製造バラツキに抗して埋込み絶縁膜３６に含まれる水素量が安定しており、絶縁ゲートの閾値電圧の変動が抑えられる。なお、この例では、表面水素遮断膜４０が第１表面水素遮断膜４２と第２表面水素遮断膜４４の組合せで構成されている。第１表面水素遮断膜４２と第２表面水素遮断膜４４のうちの少なくとも一方が設けられていれば、埋込み絶縁膜３６に含まれる水素が外方拡散によって埋込み絶縁膜３６から抜けること、さらに、外気から埋込み絶縁膜３６内に水素が侵入することが抑えられる。また、少なくともゲート電極２６の下方の埋込み絶縁膜３６内の水素量が安定すれば良いことから、表面水素遮断膜４０は、平面視したときに、少なくともゲート電極２６の全範囲と重複する位置に配置されていればよい。この例のように、表面水素遮断膜４０が充填絶縁膜３０の全範囲を覆うように設けられていると、埋込み絶縁膜３６内の水素量がより確実に安定することができる。
【００２９】
次に、図２Ａ〜図２Ｆを参照し、半導体装置１の製造方法を説明する。まず、図２Ａに示されるように、半導体基板１０を準備する。次に、リソグラフィー技術を利用して、開口を有するマスク（図示省略）を半導体基板１０の表面上に形成し、その開口から露出する半導体基板１０の表層部をドライエッチングし、シャロートレンチＳＴを形成する。
【００３０】
次に、図２Ｂに示されるように、半導体基板１０の表面（シャロートレンチＳＴの内壁を含む）を熱酸化し、熱酸化膜３２を成膜する。次に、ＣＶＤ技術を利用して、熱酸化膜３２の表面上に埋込み水素遮断膜３４を成膜する。原料ガスには、ＳｉＨ4−Ｎ2、ＳｉＨ4−ＮＨ3、ＳｉＨ4―ＮＨ3―Ｎ2が用いられる。次に、ＣＶＤ技術を利用して、埋込み水素遮断膜３４の表面上に埋込み絶縁膜３６を成膜する。原料ガスには、モノシランが用いられる。
【００３１】
次に、図２Ｃに示されるように、半導体基板１０上に成膜された埋込み絶縁膜３６を研磨し、半導体基板１０の表面を平坦化する。この例では、半導体基板１０の表面が露出するまで平坦化しているが、必要に応じて、半導体基板１０の表面上に熱酸化膜３２が残存してもよく、熱酸化膜３２と埋込み水素遮断膜３４の双方が残存してもよい。
【００３２】
次に、図２Ｄに示されるように、ＣＶＤ技術を利用して、半導体基板１０と充填絶縁膜３０の表面上に第１表面水素遮断膜４２を成膜する。原料ガスには、ＳｉＨ4−Ｎ2、ＳｉＨ4−ＮＨ3、ＳｉＨ4―ＮＨ3―Ｎ2が用いられる。
【００３３】
次に、図２Ｅに示されるように、充填絶縁膜３０上であって、第１表面水素遮断膜４２の表面上の一部にゲート電極２６を形成する。ゲート電極２６は、不純物を高濃度に含むポリシリコンである。ゲート電極２６を形成した後に、熱酸化処理を実施し、ゲート電極２６の表面に熱酸化膜を成膜してもよい。
【００３４】
次に、図２Ｆに示されるように、ＣＶＤ技術を利用して、ゲート電極２６の表面上と第１表面水素遮断膜４２の表面上に第２表面水素遮断膜４４を成膜する。原料ガスには、ＳｉＨ4−Ｎ2、ＳｉＨ4−ＮＨ3、ＳｉＨ4―ＮＨ3―Ｎ2が用いられる。
【００３５】
最後に、イオン注入技術を利用して半導体基板１０内に各種半導体領域を形成することにより、図１に示す半導体装置１が完成する。
【００３６】
図３に、変形例の半導体装置２を示す。この半導体装置２は、図１の半導体装置１と対比すると、第１表面水素遮断膜４２が設けられていないことを特徴とする。この半導体装置２でも、埋込み絶縁膜３６上に第２表面水素遮断膜４４が設けられているので、埋込み絶縁膜３６に含まれる水素が外方拡散によって埋込み絶縁膜３６から抜けること、さらに、外気から埋込み絶縁膜３６内に水素が侵入することが抑えられる。これにより、半導体装置２でも、製造バラツキに抗して埋込み絶縁膜３６に含まれる水素量が安定しており、絶縁ゲートの閾値電圧の変動が抑えられる。また、この半導体装置２でも、埋込み水素遮断膜３４が設けられているので、埋込み絶縁膜３６に含まれる水素がチャネル領域ＣＨに移動することが抑えられている。これにより、半導体装置２でも、製造バラツキに抗してチャネル領域ＣＨの表面準位が安定しており、絶縁ゲートの閾値電圧の変動が抑えられる。
【００３７】
図４に、変形例の半導体装置３を示す。この半導体装置３は、図１の半導体装置１と対比すると、埋込み水素遮断膜３４が設けられていないこと、さらに、第１表面水素遮断膜４２が設けられていないことを特徴とする。この半導体装置３でも、埋込み絶縁膜３６上に第２表面水素遮断膜４４が設けられているので、埋込み絶縁膜３６に含まれる水素が外方拡散によって埋込み絶縁膜３６から抜けること、さらに、外気から埋込み絶縁膜３６内に水素が侵入することが抑えられる。これにより、半導体装置３でも、製造バラツキに抗して埋込み絶縁膜３６に含まれる水素量が安定しており、絶縁ゲートの閾値電圧の変動が抑えられる。
【００３８】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３９】
１：半導体装置、  １０：半導体基板、  １１：ドレイン領域、  １１ａ：高濃度ドレイン領域、  １１ｂ：低濃度ドレイン領域、  １２：ドリフト領域、  １３：低濃度領域、  １４：ボディ領域、  １５：ソース領域、  １５ａ：高濃度ソース領域、  １５ｂ：低濃度ソース領域、  ２２：ドレイン電極、  ２４：ソース電極、  ２６：ゲート電極、  ３０：充填絶縁膜、  ３２：熱酸化膜、  ３４：埋込み水素遮断膜、  ３６：埋込み絶縁膜、  ４０：表面水素遮断膜、  ４２：第１表面水素遮断膜、  ４４：第２表面水素遮断膜、  ５０：層間絶縁膜
【図１】
2020021882.tif 000003
【図２Ａ】
2020021882.tif 000004
【図２Ｂ】
2020021882.tif 000005
【図２Ｃ】
2020021882.tif 000006
【図２Ｄ】
2020021882.tif 000007
【図２Ｅ】
2020021882.tif 000008
【図２Ｆ】
2020021882.tif 000009
【図３】
2020021882.tif 000010
【図４】
2020021882.tif 000011
【手続補正書】
【提出日】令和1年6月5日(2019.6.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の一方の主面の溝内に充填されており、水素を含む充填絶縁膜と、
前記充填絶縁膜上に設けられている表面水素遮断膜と、
前記充填絶縁膜上に設けられているゲート電極と、を備えており、
前記表面水素遮断膜は、前記半導体基板の前記一方の主面に直交する方向から見たときに、前記ゲート電極の全範囲と重複するように配置されている、半導体装置。
【請求項２】
前記表面水素遮断膜は、前記ゲート電極上に設けられており、前記半導体基板の前記一方の主面に直交する方向から見たときに、前記充填絶縁膜の全範囲と重複するように配置されている、請求項１に記載の半導体装置。
【請求項３】
前記表面水素遮断膜は、
前記充填絶縁膜と前記ゲート電極の間に設けられている第１表面水素遮断膜と、
前記ゲート電極上に設けられている第２表面水素遮断膜と、を有する、請求項１に記載の半導体装置。
【請求項４】
前記第１表面水素遮断膜は、前記半導体基板の前記一方の主面に直交する方向から見たときに、前記充填絶縁膜の全範囲と重複するように配置されている、請求項３に記載の半導体装置。
【請求項５】
前記第２表面水素遮断膜は、前記半導体基板の前記一方の主面に直交する方向から見たときに、前記充填絶縁膜の全範囲と重複するように配置されている、請求項３又は請求項４に記載の半導体装置。
【請求項６】
前記表面水素遮断膜が、窒化膜である、請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記表面水素遮断膜が、窒化シリコン膜である、請求項６に記載の半導体装置。
【請求項８】
前記充填絶縁体は、ＳＴＩ構造である、請求項１〜７のいずれか一項に記載の半導体装置。