(57)【要約】      （修正有）【課題】自己整合ゲートエッジ及びローカルインターコネクト構造並びに自己整合ゲートエッジ及びローカルインターコネクト構造を製造する方法を提供する。【解決手段】半導体構造又はデバイス８００は、基板８０２の上方に配置され、かつ、第１の方向に長さを有する半導体フィン８０４、８０５を含む。複数のゲート構造８０８は、半導体フィンの上に配置され、第１の方向と直交する第２の方向に、第２の端部と向かい合う第１の端部を有する。自己整合ゲートエッジ分離構造８２０の対は、半導体フィンを中央とする。ゲートエッジ分離構造の対のうち第１のゲートエッジ分離構造は、ゲート構造の第１の端部に直接隣接して配置され、ゲートエッジ分離構造の対のうち第２のゲートエッジ分離構造は、ゲート構造の第２の端部に直接隣接して配置される。【選択図】図８Ａ
2020021950.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に配置され、第１の方向に長さを有する第１の半導体フィンと、
前記第１の半導体フィンの上に配置された第１のゲート構造であって、前記第１の方向と直交する第２の方向に、第２の端部と向かい合う第１の端部を有する前記第１のゲート構造と、
前記第１の半導体フィンを中央とするゲートエッジ分離構造の対と、
前記第１のゲート構造の両側で、前記第１の半導体フィンの中に配置されたソース領域及びドレイン領域と、
前記ソース領域の上に配置された第１のトレンチコンタクト及び前記ドレイン領域の上に配置された第２のトレンチコンタクトと
を備え、
前記ゲートエッジ分離構造の対のうち第１のゲートエッジ分離構造は、前記第１のゲート構造の前記第１の端部に直接隣接して配置され、前記ゲートエッジ分離構造の対のうち第２のゲートエッジ分離構造は、前記第１のゲート構造の前記第２の端部に直接隣接して配置され、
前記第１のトレンチコンタクト及び前記第２のトレンチコンタクトのそれぞれは、前記第２の方向に、第２の端部と向かい合う第１の端部を有し、
前記ゲートエッジ分離構造の対のうち前記第１のゲートエッジ分離構造は、前記第１のトレンチコンタクトの前記第１の端部、及び前記第２のトレンチコンタクトの前記第１の端部に直接隣接して配置され、前記ゲートエッジ分離構造の対のうち前記第２のゲートエッジ分離構造は、前記第１のトレンチコンタクトの前記第２の端部、及び前記第２のトレンチコンタクトの前記第２の端部に直接隣接して配置される
半導体構造。
【請求項２】
前記基板の上方に配置され、前記第１の方向に長さを有する第２の半導体フィンであって、前記第１の半導体フィンから離間した前記第２の半導体フィンと、
前記第２の半導体フィンの上に配置された第２のゲート構造であって、前記第２の方向に、第２の端部と向かい合う第１の端部を有する前記第２のゲート構造と、
前記第２のゲート構造の前記第２の端部に直接隣接して配置された第３のゲートエッジ分離構造と、
をさらに備え、
前記ゲートエッジ分離構造の対のうち前記第２のゲートエッジ分離構造は、前記第２のゲート構造の前記第１の端部に直接隣接して配置され、
前記第３のゲートエッジ分離構造と前記ゲートエッジ分離構造の対のうち前記第２のゲートエッジ分離構造とは、前記第２の半導体フィンを中央とする、
請求項１に記載の半導体構造。
【請求項３】
前記第１のゲート構造及び前記第２のゲート構造の上方に配置され、かつ前記第１のゲート構造及び前記第２のゲート構造を電気的連結する、ローカルインターコネクトをさらに備える、
請求項２に記載の半導体構造。
【請求項４】
前記ローカルインターコネクトは、前記ゲートエッジ分離構造の対、及び前記第３のゲートエッジ分離構造と自己整合される、
請求項３に記載の半導体構造。
【請求項５】
前記第１のゲート構造はＮ型ゲート構造であり、前記第２のゲート構造はＰ型ゲート構造である、
請求項２に記載の半導体構造。
【請求項６】
前記第１のゲート構造は、高誘電率ゲート絶縁体層及びメタルゲート電極を有する、
請求項１から５の何れか一項に記載の半導体構造。
【請求項７】
前記ゲートエッジ分離構造の対は、酸化シリコン、窒化シリコン、炭化シリコン、及びこれらの組み合わせから成る群から選択された材料を有する、
請求項１から６の何れか一項に記載の半導体構造。
【請求項８】
基板の上方に配置され、長さを有する半導体フィンと、
前記半導体フィンの前記長さに配置された、交互に並ぶソース／ドレイン領域及びチャネル領域であって、それぞれのソース／ドレイン領域は前記半導体フィンの上に配置された関連トレンチコンタクトを有し、及びそれぞれのチャネル領域は前記半導体フィンの上に配置された関連ゲート構造を有する、前記交互に並ぶソース／ドレイン領域及びチャネル領域と、
複数のゲートエッジ分離構造であって、隣接したトレンチコンタクト及びゲート構造は、前記複数のゲートエッジ分離構造のうち１つのゲートエッジ分離構造によって分離される、前記複数のゲートエッジ分離構造と、
複数の前記ゲート構造のうち１つの上方、かつ前記複数のゲートエッジ分離構造のうちの一対の間に配置された、ゲートローカルインターコネクトと、
前記ゲートローカルインターコネクト上に配置された絶縁体キャップと
を備え、
前記絶縁体キャップは、前記複数のゲートエッジ分離構造のうちの前記一対の間に配置される、
半導体構造。
【請求項９】
複数の前記トレンチコンタクトのうち１つの上方、かつ前記複数のゲートエッジ分離構造のうちの第２の対の間に配置されたトレンチコンタクトローカルインターコネクトをさらに備える、
請求項８に記載の半導体構造。
【請求項１０】
前記トレンチコンタクトローカルインターコネクト上に配置された絶縁体キャップをさらに備え、
前記絶縁体キャップは、前記複数のゲートエッジ分離構造のうちの前記第２の対の間に配置される、
請求項９に記載の半導体構造。
【請求項１１】
それぞれのゲート構造は、高誘電率ゲート絶縁体層及びメタルゲート電極を有する、
請求項８から１０の何れか一項に記載の半導体構造。
【請求項１２】
前記複数のゲートエッジ分離構造のそれぞれは、酸化シリコン、窒化シリコン、炭化シリコン、及びこれらの組み合わせから成る群から選択された材料を有する、
請求項８から１１の何れか一項に記載の半導体構造。
【請求項１３】
基板の上方に配置され、長さを有する半導体フィンと、
前記半導体フィンの前記長さに配置された、交互に並ぶソース／ドレイン領域及びチャネル領域であって、それぞれのソース／ドレイン領域は前記半導体フィンの上に配置された関連トレンチコンタクトを有し、及びそれぞれのチャネル領域は前記半導体フィンの上に配置された関連ゲート構造を有する、前記交互に並ぶソース／ドレイン領域及びチャネル領域と、
複数のゲートエッジ分離構造であって、隣接したトレンチコンタクト及びゲート構造は、前記複数のゲートエッジ分離構造のうち１つのゲートエッジ分離構造によって分離される、前記複数のゲートエッジ分離構造と、
複数の前記トレンチコンタクトのうち１つの上方、かつ前記複数のゲートエッジ分離構造のうちの一対の間に配置された、トレンチコンタクトローカルインターコネクトと、
を備える、
半導体構造。
【請求項１４】
前記トレンチコンタクトローカルインターコネクト上に配置された絶縁体キャップをさらに備え、
前記絶縁体キャップは、前記複数のゲートエッジ分離構造のうちの前記一対の間に配置される、
請求項１３に記載の半導体構造。
【請求項１５】
それぞれのゲート構造は、高誘電率ゲート絶縁体層及びメタルゲート電極を有する、
請求項１３又は１４に記載の半導体構造。
【請求項１６】
前記複数のゲートエッジ分離構造のそれぞれは、酸化シリコン、窒化シリコン、炭化シリコン、及びこれらの組み合わせから成る群から選択された材料を有する、
請求項１３から１５の何れか一項に記載の半導体構造。
【請求項１７】
半導体構造を製造する方法であって、前記方法は、
基板の上方に、平行な第１の半導体フィン及び第２の半導体フィンを形成する段階と、
前記第１の半導体フィン及び前記第２の半導体フィンのそれぞれの複数の側壁に隣接して、複数のダミースペーサを形成する段階と、
前記第１の半導体フィン及び前記第２の半導体フィンの前記複数のダミースペーサの間に分離構造を形成する段階と、
前記複数のダミースペーサを除去する段階と、
前記第１の半導体フィンの上に第１のリプレースメントゲート構造を、前記第２の半導体フィンの上に第２のリプレースメントゲート構造を形成する段階と、
前記第１の半導体フィンの上にトレンチコンタクトの第１の対を、前記第２の半導体フィンの上にトレンチコンタクトの第２の対を形成する段階と
を備え、
前記第１の半導体フィンの前記複数のダミースペーサは、前記第２の半導体フィンの前記複数のダミースペーサと一体的にならず、
前記第１のリプレースメントゲート構造及び前記第２のリプレースメントゲート構造は前記分離構造に直接隣接し、かつ前記分離構造によって互いから分離され、
トレンチコンタクトの前記第１の対及びトレンチコンタクトの前記第２の対は、前記分離構造に直接隣接し、前記分離構造によって互いから分離される、
方法。
【請求項１８】
分離構造を形成する段階の後、かつ前記複数のダミースペーサを除去する段階の前に、前記第１の半導体フィン及び前記第２の半導体フィンをリセスする段階をさらに備える、
請求項１７に記載の方法。
【請求項１９】
前記複数のダミースペーサを形成する段階は、多結晶シリコン層を形成してエッチングする段階を有する、
請求項１７または１８に記載の方法。
【請求項２０】
前記分離構造を形成する段階は、酸化シリコン、窒化シリコン、炭化シリコン、及びこれらの組み合わせから成る群から選択された材料を堆積して平坦化する段階を有する、
請求項１７から１９の何れか一項に記載の方法。
【請求項２１】
前記第１のリプレースメントゲート構造及び前記第２のリプレースメントゲート構造の一方または両方を形成する段階は、高誘電率ゲート絶縁体層及びメタルゲート電極を形成する段階を有する、
請求項１７から２０の何れか一項に記載の方法。
【請求項２２】
前記第１のリプレースメントゲート構造及び前記第２のリプレースメントゲート構造の上方にローカルインターコネクトを形成し、前記第１のリプレースメントゲート構造及び前記第２のリプレースメントゲート構造を電気的に連結する段階をさらに備える、
請求項１７から２１の何れか一項に記載の方法。
【請求項２３】
シリコンを含み、第１の方向に沿って最長寸法を有する第１のフィンと、
シリコンを含み、前記第１の方向に沿って最長寸法を有する第２のフィンと、
前記第１のフィンと前記第２のフィンとの間の分離材料と、
前記第１のフィンの上の第１のゲート構造であって、前記第１のゲート構造は、前記第１の方向に直交する第２の方向に沿って最長寸法を有し、前記第１のゲート構造は、第１のゲート絶縁体層と第１のゲート電極とを有する、第１のゲート構造と、
前記第２のフィンの上の第２のゲート構造であって、前記第２のゲート構造は、前記第２の方向に沿って最長寸法を有し、前記第２のゲート構造は、前記第２の方向に沿って前記第１のゲート構造と不連続であり、前記第２のゲート構造は、前記第２の方向に沿って、前記第１のゲート構造のエッジに向いたエッジを有し、前記第２のゲート構造は、第２のゲート絶縁体層と第２のゲート電極とを有する、第２のゲート構造と、
前記第２の方向に沿って、前記第１のゲート構造の前記エッジと前記第２のゲート構造の前記エッジとの間に接触して配置されたゲートエッジ分離構造であって、前記分離材料の上に配置された、ゲートエッジ分離構造と、
前記第１の方向に沿って、前記第１のおよび第２のゲート構造に横方向に隣接する絶縁体材料であって、前記絶縁体材料は、前記第１の方向に沿って前記ゲートエッジ分離構造に横方向に隣接して配置され、前記絶縁体材料は、前記ゲートエッジ分離構造から分離している、絶縁体材料と、を備える、
集積回路構造。
【請求項２４】
前記ゲートエッジ分離構造は、シリコンと窒素とを含む、
請求項２３に記載の集積回路構造。
【請求項２５】
前記絶縁体材料は、前記ゲートエッジ分離構造と接触している、
請求項２３または２４に記載の集積回路構造。
【請求項２６】
前記ゲートエッジ分離構造は、前記第１のゲート構造のゲート絶縁体層および前記第２のゲート構造のゲート絶縁体層と接触している、
請求項２３から２５のいずれか１項に記載の集積回路構造。
【請求項２７】
前記ゲートエッジ分離構造は、前記第１のゲート構造のメタルゲート電極層および前記第２のゲート構造のメタルゲート電極層と接触している、
請求項２６に記載の集積回路構造。
【請求項２８】
前記第１のゲート構造の前記ゲート絶縁体層は、高誘電率絶縁体材料を含み、前記第２のゲート構造の前記ゲート絶縁体層は、高誘電率絶縁体材料を含む、
請求項２６または２７に記載の集積回路構造。
【請求項２９】
前記ゲートエッジ分離構造は、前記第１のゲート構造の高さより高く、前記第２のゲート構造の高さより高い高さを有する
請求項２３から２８のいずれか１項に記載の集積回路構造。
【請求項３０】
前記第１のゲート構造の一部分の上であって、前記ゲートエッジ分離構造の一部分の上であって、前記第２のゲート構造の一部分の上に配置されるローカルインターコネクトをさらに備える、
請求項２９に記載の集積回路構造。
【請求項３１】
前記ローカルインターコネクトは、前記第１のゲート構造を前記第２のゲート構造に電気的に結合する、
請求項３０に記載の集積回路構造。
【請求項３２】
前記第１のゲート構造の上の前記ローカルインターコネクトの一部分上に配置されるが、前記第２のゲート構造の上の前記ローカルインターコネクトの一部分上には配置されない、ゲートコンタクトをさらに備える、
請求項３０または３１に記載の集積回路構造。
【請求項３３】
シリコンを含み、第１の方向に沿って最長寸法を有する第１のフィンを形成する段階と、シリコンを含み、前記第１の方向に沿って最長寸法を有する第２のフィンを形成する段階と、
前記第１のフィンと前記第２のフィンとの間に分離材料を形成する段階と、
前記第１のフィンの上の第１のゲート構造を形成する段階であって、前記第１のゲート構造は、前記第１の方向に直交する第２の方向に沿って最長寸法を有し、前記第１のゲート構造は、第１のゲート絶縁体層と第１のゲート電極とを有する、段階と、
前記第２のフィンの上の第２のゲート構造を形成する段階であって、前記第２のゲート構造は、前記第２の方向に沿って最長寸法を有し、前記第２のゲート構造は、前記第２の方向に沿って前記第１のゲート構造と不連続であり、前記第２のゲート構造は、前記第２の方向に沿って、前記第１のゲート構造のエッジに向いたエッジを有し、前記第２のゲート構造は、第２のゲート絶縁体層と第２のゲート電極とを有する、段階と、
前記第２の方向に沿って、前記第１のゲート構造の前記エッジと前記第２のゲート構造の前記エッジとの間に接触して配置されたゲートエッジ分離構造を形成する段階であって、前記ゲートエッジ分離構造は、前記分離材料の上に配置される、段階と、
前記第１の方向に沿って、前記第１のおよび第２のゲート構造と横方向に隣接する絶縁体材料を形成する段階であって、前記絶縁体材料は、前記第１の方向に沿って前記ゲートエッジ分離構造と横方向に隣接して配置され、前記絶縁体材料は、前記ゲートエッジ分離構造から分離している、段階と、を備える、
集積回路構造の製造方法。
【請求項３４】
前記ゲートエッジ分離構造は、シリコンと窒素とを含む、
請求項３３に記載の集積回路構造の製造方法。
【請求項３５】
前記絶縁体材料は、前記ゲートエッジ分離構造と接触している、
請求項３３または３４に記載の集積回路構造の製造方法。
【請求項３６】
前記ゲートエッジ分離構造は、前記第１のゲート構造のゲート絶縁体層および前記第２のゲート構造のゲート絶縁体層と接触している、
請求項３３から３５のいずれか１項に記載の集積回路構造の製造方法。
【請求項３７】
前記ゲートエッジ分離構造は、前記第１のゲート構造のメタルゲート電極層および前記第２のゲート構造のメタルゲート電極層と接触している、
請求項３６に記載の集積回路構造の製造方法。
【請求項３８】
前記第１のゲート構造の前記ゲート絶縁体層は、高誘電率絶縁体材料を含み、前記第２のゲート構造の前記ゲート絶縁体層は、高誘電率絶縁体材料を含む、
請求項３６または３７に記載の集積回路構造の製造方法。
【請求項３９】
前記ゲートエッジ分離構造は、前記第１のゲート構造の高さより高く、前記第２のゲート構造の高さより高い高さを有する
請求項３３から３８のいずれか１項に記載の集積回路構造の製造方法。
【請求項４０】
前記第１のゲート構造の一部分の上であって、前記ゲートエッジ分離構造の一部分の上であって、前記第２のゲート構造の一部分の上に配置されるローカルインターコネクトを形成する段階をさらに備える、
請求項３９に記載の集積回路構造の製造方法。
【請求項４１】
前記ローカルインターコネクトは、前記第１のゲート構造を前記第２のゲート構造に電気的に結合する、
請求項４０に記載の集積回路構造の製造方法。
【請求項４２】
前記第１のゲート構造の上の前記ローカルインターコネクトの一部分上に配置されるが、前記第２のゲート構造の上の前記ローカルインターコネクトの一部分上には配置されない、ゲートコンタクトを形成する段階をさらに備える、
請求項４０または４１に記載の集積回路構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の複数の実施形態は半導体デバイス及び加工の分野に関し、具体的には、自己整合ゲートエッジ及びローカルインターコネクト構造、並びに自己整合ゲートエッジ及びローカルインターコネクト構造を製造する方法に関する。
【背景技術】
【０００２】
過去数十年の間、集積回路における構造のスケーリングは、常に成長する半導体産業を後押しする原動力であった。ますます微細な構造へとスケーリングすることは、半導体チップの限られた面積上で機能ユニットの密度増大を可能にする。例えば、トランジスタ寸法を縮小することにより、数が増加したメモリ又はロジックデバイスをチップ上に組み込みことが可能となり、収容力を増大させた製品の製造をもたらす。しかしながら、さらに多くの収容力を目指すには問題が無いわけではない。各デバイスの性能を最適化する必要性は、ますます重要になっている。
【０００３】
集積回路デバイスの製造において、トライゲートトランジスタなどのマルチゲートトランジスタは、デバイス寸法が縮小を続けるにつれて、より広く用いられるようになった。従来のプロセスにおいて、トライゲートトランジスタは概して、バルクシリコン基板又はシリコン・オン・インシュレータ基板のいずれかに製造される。いくつかの例において、バルクシリコン基板が、そのより低いコストに起因して、また複雑でないトライゲート製造プロセスを可能にするという理由で好ましい。
【０００４】
しかしながら、マルチゲートトランジスタのスケーリングは、何も考えずにできるものではなかった。超小型電子回路のこれらの基本構成単位の寸法が縮小され、かつ所定の領域に製造される非常に多くの基本構成単位が増大するにつれて、これらの構成単位をパターニングするのに使用されるリソグラフィプロセスに対する制約は手に負えないものになった。具体的には、半導体スタックにパターニングされる構造の最小寸法（限界寸法）と、そのような構造の間の間隔との間には、トレードオフが存在し得る。
【図面の簡単な説明】
【０００５】
【図１】エンドツーエンド間隔を含む複数のフィンベースの半導体デバイスを含む、レイアウトの平面図を示す。
【０００６】
【図２Ａ】従来のｆｉｎＦＥＴ又はトライゲートプロセスの製造手法において重要な処理工程の断面図を示す。
【図２Ｂ】従来のｆｉｎＦＥＴ又はトライゲートプロセスの製造手法において重要な処理工程の断面図を示す。
【図２Ｃ】従来のｆｉｎＦＥＴ又はトライゲートプロセスの製造手法において重要な処理工程の断面図を示す。
【図２Ｄ】従来のｆｉｎＦＥＴ又はトライゲートプロセスの製造手法において重要な処理工程の断面図を示す。
【０００７】
【図３Ａ】本発明の一実施形態に従って、ｆｉｎＦＥＴ又はトライゲートデバイスのための、自己整合ゲートエッジプロセスの製造手法において重要な処理工程の断面図を示す。
【図３Ｂ】本発明の一実施形態に従って、ｆｉｎＦＥＴ又はトライゲートデバイスのための、自己整合ゲートエッジプロセスの製造手法において重要な処理工程の断面図を示す。
【図３Ｃ】本発明の一実施形態に従って、ｆｉｎＦＥＴ又はトライゲートデバイスのための、自己整合ゲートエッジプロセスの製造手法において重要な処理工程の断面図を示す。
【図３Ｄ】本発明の一実施形態に従って、ｆｉｎＦＥＴ又はトライゲートデバイスのための、自己整合ゲートエッジプロセスの製造手法において重要な処理工程の断面図を示す。
【０００８】
【図４Ａ】本発明の別の実施形態に従って、ｆｉｎＦＥＴ又はトライゲートデバイスのための、別の自己整合ゲートエッジプロセスの製造手法における、処理工程の断面図及び対応する上面図を示す。
【図４Ｂ】本発明の別の実施形態に従って、ｆｉｎＦＥＴ又はトライゲートデバイスのための、別の自己整合ゲートエッジプロセスの製造手法における、処理工程の断面図及び対応する上面図を示す。
【図４Ｃ】本発明の別の実施形態に従って、ｆｉｎＦＥＴ又はトライゲートデバイスのための、別の自己整合ゲートエッジプロセスの製造手法における、処理工程の断面図及び対応する上面図を示す。
【図４Ｄ】本発明の別の実施形態に従って、ｆｉｎＦＥＴ又はトライゲートデバイスのための、別の自己整合ゲートエッジプロセスの製造手法における、処理工程の断面図及び対応する上面図を示す。
【図４Ｅ】本発明の別の実施形態に従って、ｆｉｎＦＥＴ又はトライゲートデバイスのための、別の自己整合ゲートエッジプロセスの製造手法における、処理工程の断面図及び対応する上面図を示す。
【図４Ｆ】本発明の別の実施形態に従って、ｆｉｎＦＥＴ又はトライゲートデバイスのための、別の自己整合ゲートエッジプロセスの製造手法における、処理工程の断面図及び対応する上面図を示す。
【図４Ｇ】本発明の別の実施形態に従って、ｆｉｎＦＥＴ又はトライゲートデバイスのための、別の自己整合ゲートエッジプロセスの製造手法における、処理工程の断面図及び対応する上面図を示す。
【０００９】
【図５Ａ】本発明の１つの実施形態に従って、ピッチ分割でパターニングされたローカルインターコネクト（ＬＩ）と共に自己整合ゲート／トレンチコンタクトエンドキャップ（ＳＡＧＥ）を有する半導体デバイスの一部分の断面図を示す。
【００１０】
【図５Ｂ】本発明の別の実施形態に従って、自己整合ローカルインターコネクト（ＳＡＧＥＬＩ）と共に自己整合ゲート／トレンチコンタクトエンドキャップ（ＳＡＧＥ）を有する半導体デバイスの一部分の断面図を示す。
【００１１】
【図６Ａ】本発明の一実施形態に従って、自己整合ゲートエンドキャップの製造における様々な工程の斜めから見た３次元断面図を示す。
【図６Ｂ】本発明の一実施形態に従って、自己整合ゲートエンドキャップの製造における様々な工程の斜めから見た３次元断面図を示す。
【図６Ｃ】本発明の一実施形態に従って、自己整合ゲートエンドキャップの製造における様々な工程の斜めから見た３次元断面図を示す。
【図６Ｄ】本発明の一実施形態に従って、自己整合ゲートエンドキャップの製造における様々な工程の斜めから見た３次元断面図を示す。
【図６Ｅ】本発明の一実施形態に従って、自己整合ゲートエンドキャップの製造における様々な工程の斜めから見た３次元断面図を示す。
【図６Ｆ】本発明の一実施形態に従って、自己整合ゲートエンドキャップの製造における様々な工程の斜めから見た３次元断面図を示す。
【図６Ｇ】本発明の一実施形態に従って、自己整合ゲートエンドキャップの製造における様々な工程の斜めから見た３次元断面図を示す。
【図６Ｈ】本発明の一実施形態に従って、自己整合ゲートエンドキャップの製造における様々な工程の斜めから見た３次元断面図を示す。
【００１２】
【図７Ａ】本発明の一実施形態に従って、ローカルインターコネクト製造用の基礎を提供するための様々な構造的オプションの斜めから見た３次元断面図を示す。
【図７Ｂ】本発明の一実施形態に従って、ローカルインターコネクト製造用の基礎を提供するための様々な構造的オプションの斜めから見た３次元断面図を示す。
【図７Ｃ】本発明の一実施形態に従って、ローカルインターコネクト製造用の基礎を提供するための様々な構造的オプションの斜めから見た３次元断面図を示す。
【図７Ｄ】本発明の一実施形態に従って、ローカルインターコネクト製造用の基礎を提供するための様々な構造的オプションの斜めから見た３次元断面図を示す。
【００１３】
【図８Ａ】本発明の一実施形態に従って、自己整合ゲートエッジ分離を有する非プレーナ型半導体デバイスの断面図を示す。
【００１４】
【図８Ｂ】本発明の一実施形態に従って、図８Ａの半導体デバイスのａ−ａ'軸に沿った作られた平面図を示す。
【００１５】
【図９】本発明の１つの実装によるコンピューティングデバイスを示す。
【発明を実施するための形態】
【００１６】
自己整合ゲートエッジ及びローカルインターコネクト構造、並びに、自己整合ゲートエッジ及びローカルインターコネクト構造を製造する方法が説明される。以下の記載において、本発明の複数の実施形態の十分な理解を提供すべく、具体的な統合及び材料形態など、多数の具体的な詳細が説明される。これらの具体的な詳細が無くとも本発明の複数の実施形態が実施され得ることは、当業者には明らかであろう。他の複数の例において、集積回路設計レイアウトなどのよく知られた特徴は、本発明の複数の実施形態を不必要に不明瞭としないように、詳細には説明されていない。さらに、複数の図面に示される様々な実施形態は例示的に表現したものであって、必ずしも原寸に比例して描かれてはいないことが理解されるべきである。
【００１７】
本発明の１又は複数の実施形態は、複数の半導体構造又はデバイスの複数のゲート電極のうち１又は複数のゲートエッジ構造（例えば、複数のゲート分離領域として）を有する複数の半導体構造又はデバイスに関する。１又は複数の実施形態は、そのようなゲート電極構造のためのローカルインターコネクトの製造に関する。更に、自己整合方式でゲートエッジ分離構造を製造する複数の方法、及び／又は、ローカルインターコネクトを製造する複数の方法も説明される。１又は複数の実施形態において、自己整合ゲートエッジ構造及び／又はローカルインターコネクトは、相補型金属酸化物半導体（ＣＭＯＳ）デバイスに基づいたロジックトランジスタ用に製造される。
【００１８】
状況を説明すると、ゲートエンドキャップ領域及びトレンチコンタクト（ＴＣＮ）エンドキャップ領域のスケーリングは、トランジスタレイアウト面積及び密度の向上に対して重要な寄与因子である。ゲートエンドキャップ領域及びＴＣＮエンドキャップ領域は、半導体デバイスの拡散領域／フィンからはみ出したゲート及びＴＣＮを指す。一例として、図１は、エンドツーエンド間隔を含むフィンベースの半導体デバイスを含むレイアウト１００の平面図を示す。図１を参照すると、第１の半導体デバイス１０２及び第２の半導体デバイス１０４は、それぞれ、半導体フィン１０６及び１０８に基づいている。各デバイス１０２及び１０４は、それぞれ、ゲート電極１１０または１１２を有している。更に、各デバイス１０２及び１０４は、それぞれフィン１０６及び１０８のソース及びドレイン領域において、それぞれトレンチコンタクト（ＴＣＮ）１１４及び１１６を有している。ゲート電極１１０及び１１２、並びに、ＴＣＮ１１４及び１１６は、それぞれエンドキャップ領域を有し、エンドキャップ領域は、それぞれ対応するフィン１０６及び１０８から離れて配置されている。
【００１９】
改めて図１を参照すると、通常、ゲートエンドキャップ及びＴＣＮエンドキャップの寸法は、最悪ケースのマスクの位置合わせずれでもロバストなトランジスタ動作を保証すべく、マスクの位置合わせ誤差分の余裕を含む必要があり、その結果、エンドツーエンド間隔１１８が残る。従って、トランジスタレイアウト密度の向上に欠かせない別の重要な設計ルールは、互いに向き合う２つの隣接したエンドキャップの間の間隔である。しかしながら、「エンドキャップ×２＋エンドツーエンド間隔」というパラメータは、新たな技術のためのスケーリング要件を満たすべく、リソグラフィパターニングを用いてスケーリングするのがますます難しくなっている。具体的には、マスクの位置合わせ誤差を考慮するのに必要とされる付加的なエンドキャップ長は、ＴＣＮとゲート電極との間の重なり合いの長さがより長くなることに起因して、ゲート静電容量の値も増加させ、それによって、製品の動的エネルギー消費を増やして性能を劣化させる。従来の複数の解決法は、エンドキャップの寸法及びエンドキャップ間の間隔の両方の縮小を可能にすべく、位置合わせ余裕度の改善とパターニング又は解像度の向上に重点が置かれていた。
【００２０】
本発明の一実施形態に従って、マスクの位置合わせを何ら考慮する必要もなく、半導体フィンからはみ出た自己整合ゲートエンドキャップ及びＴＣＮのために提供するアプローチが説明される。１つのそのような実施形態において、半導体フィンのエッジ上に使い捨てのスペーサが製造され、これがゲートエンドキャップ及びコンタクトのはみ出し寸法を決定する。スペーサで画定されたエンドキャッププロセスは、ゲートエンドキャップ領域及びＴＣＮエンドキャップ領域が、半導体フィンに対して自己整合されることを可能とし、従って、マスクの位置合わせずれに対処する余分なエンドキャップ長を必要としない。さらに、本明細書で説明されるアプローチは、ゲートエンドキャップ及びＴＣＮエンドキャップ／はみ出し寸法は固定されたままなので、リソグラフィパターニングを以前に必要とされた段階において必要とせず、電気的パラメータのデバイス間バラツキの改善（すなわち、減少）をもたらす。
【００２１】
対照比較を提供すべく、図２Ａ〜図２Ｄは、従来のｆｉｎＦＥＴ又はトライゲートプロセスの製造手法において重要な複数の処理工程の断面図を示す。これに対して、図３Ａ〜図３Ｄは、本発明の一実施形態に従った、ｆｉｎＦＥＴ又はトライゲートデバイスの自己整合ゲートエッジプロセスの製造手法において重要な複数の処理工程の断面図を示す。
【００２２】
図２Ａおよび図３Ａを参照すると、バルク単結晶シリコン基板などのバルク半導体基板２００または３００が提供され、その中にエッチングされた複数のフィン２０２又は３０２をそれぞれ有している。一実施形態において、複数のフィンは、バルク基板２００又は３００の中に直接形成され、そのためバルク基板２００又は３００と一体的に形成されている。基板２００または３００内で、複数のシャロートレンチ分離構造が複数のフィンの間に形成され得ることが、理解されるべきである。図３Ａを参照すると、窒化シリコンのハードマスク層などのハードマスク層３０４と、二酸化シリコン層などのパッド酸化膜層３０６とが、複数のフィン３０２を形成するパターニングの後に、複数のフィン３０２の上に残っている。一方、図２Ａを参照すると、そのようなハードマスク層及びパッド酸化膜層は除去されている。
【００２３】
図２Ｂを参照すると、複数の半導体フィン２０２の複数の露出面上にダミー又は恒久的なゲート絶縁体層２１０が形成され、その結果として生じる構造の上にダミーゲート層２１２が形成されている。一方、図３Ｂを参照すると、複数の半導体フィン３０２の複数の露出面上にダミー又は恒久的なゲート絶縁体層３１０が形成され、その結果として生じる構造に隣接して複数のダミースペーサ３１２が形成されている。
【００２４】
図２Ｃを参照すると、ゲートエンドキャップをカットするパターニングが実行され、結果として生じるパターニングされたダミーゲート端部２１６において、複数の分離領域２１４が形成される。従来のプロセス手法では、矢印のついた領域２１８によって図示されるように、ゲートマスクの位置合わせずれを考慮すべく、より大きいゲートエンドキャップが製造されなければならない。一方、図３Ｃを参照すると、図３Ｂの構造の上に分離層を提供することによって、例えば、堆積及び平坦化によって、複数の自己整合分離領域３１４が形成される。１つのそのような実施形態において、自己整合ゲートエンドキャッププロセスは、図２Ｃ及び図３Ｃにおいて比較されるように、マスクの位置合わせ用の余分なスペースを必要としない。
【００２５】
図２Ｄを参照すると、図２Ｃのダミーゲート電極２１２は、恒久的な複数のゲート電極に置換される。ダミーゲート絶縁体層を使用する場合には、そのようなダミーゲート絶縁体層も、このプロセスにおいて恒久的なゲート絶縁体層によって置換され得る。示された具体例において、第１の半導体フィン２０２Ａの上にＮ型ゲート電極２２０を提供し、第２の半導体フィン２０２Ｂの上にＰ型ゲート電極２２２を提供すべく、デュアルメタルゲートリプレースメントプロセスが実行される。Ｎ型ゲート電極２２０及びＰ型ゲート電極２２２は、複数のゲートエッジ分離構造２１４の間に形成されるが、両方のゲート電極が接触するところにＰ／Ｎ接合２２４を形成する。Ｐ／Ｎ接合２２４の正確な位置は、矢印のついた領域２２６によって図示されるように、位置合わせずれに応じて変わり得る。
【００２６】
一方、図３Ｄを参照すると、ハードマスク層３０４及びパッド酸化膜層３０６が除去され、図３Ｃの複数のダミースペーサ３１４が恒久的な複数のゲート電極に置換される。ダミーゲート絶縁体層を使用する場合には、そのようなダミーゲート絶縁体層も、このプロセスにおいて恒久的なゲート絶縁体層によって置換され得る。示された具体例において、第１の半導体フィン３０２Ａの上にＮ型ゲート電極３２０を提供し、第２の半導体フィン３０２Ｂの上にＰ型ゲート電極３２２を提供すべく、デュアルメタルゲートリプレースメントプロセスが実行される。Ｎ型ゲート電極３２０及びＰ型ゲート電極３２２は、複数のゲートエッジ分離構造３１４の間に形成され、またそれらによって分離されてもいる。
【００２７】
改めて図２Ｄを参照すると、Ｎ型ゲート電極２２０とＰ型ゲート電極２２２とを接触させて、Ｐ／Ｎ接合２２４の周囲に導電経路を提供すべく、ローカルインターコネクト２４０が製造され得る。同様に、図３Ｄを参照すると、Ｎ型ゲート電極３２０とＰ型ゲート電極３２２とを接触させて、そこの間に介在する分離構造３１４の上に導電経路を提供すべく、ローカルインターコネクト３４０が製造され得る。図２Ｄ及び図３Ｄの両方を参照すると、ハードマスク２４２又は３４２が、それぞれローカルインターコネクト２４０又は３４０上に形成され得る。
【００２８】
別の態様において、ハードマスク及びパッド酸化膜層は、ダミースペーサ及び複数の自己整合ゲートエッジ分離構造の製造プロセス全体にわたり、パターニングされた複数のフィンの上に保持されないことがある。そのため、複数のダミースペーサの高さに対して複数の半導体フィンの高さは、別の方法で差異化される必要があり得る。一例として、図４Ａ〜図４Ｇは、本発明の別の実施形態に従った、ｆｉｎＦＥＴ又はトライゲートデバイスのための別の自己整合ゲートエッジプロセスの製造手法における、複数の処理工程の断面図及び対応する上面図を示す。
【００２９】
図４Ａを参照すると、バルク単結晶シリコン基板などのバルク半導体基板４００が提供され、その中にエッチングされた複数のフィン４０２を有している。一実施形態において、複数のフィン４０２は、バルク基板４００の中に直接形成され、そのためバルク基板４００と一体的に形成されている。基板４００内で、複数のシャロートレンチ分離構造が複数のフィンの間に形成され得ることが、理解されるべきである。１つの実施形態において、図４Ａに図示されるように、ハードマスク層及びパッド酸化膜層など、複数のフィン４０２をパターニングすることによる複数のアーティファクトは除去されている。
【００３０】
図４Ｂを参照すると、複数のフィン４０２の複数の側壁に沿って、複数のダミースペーサ４０４が形成される。一実施形態において、最終的に複数のフィン４０２の表面を露出させる堆積及びエッチングプロセスによって、複数のダミースペーサ４０４が形成される。複数のフィン４０２は、複数のダミースペーサ４０４を形成する前に、例えば、ダミーゲート絶縁体層の堆積又は成長によって保護されてもよいことが理解されるべきである。１つの実施形態において、複数のフィン４０２は二酸化シリコン層で保護された複数のシリコンフィンであり、複数のダミースペーサは窒化シリコン又は同様の材料で製造される。しかしながら、別の実施形態において、複数のフィン４０２は、この段階で保護されていない。
【００３１】
図４Ｃを参照すると、図４Ｂの構造の複数の開口領域に、複数の分離構造４０６が形成されている。一実施形態において、図４Ｂの構造の上に絶縁体膜を堆積し、次にそれを（例えば、化学機械研磨により）平坦化することによって、複数の分離領域４０６が形成される。特定の実施形態において、複数の分離構造は、限定されないが、酸化シリコン、窒化シリコン、炭化シリコン、又はこれらの組み合わせなどの材料で構成される。
【００３２】
図４Ｄを参照すると、複数のフィン４０２は、複数の分離構造４０６の高さに対して、また複数のダミースペーサ４０４の高さに対してリセスされている。一実施形態において、リセスは、選択エッチングプロセスを用いることによって実行される。１つのそのような実施形態において、複数のフィン４０２上に最初に形成された保護膜層が、複数のフィン４０２をリセスする前又はリセスする間に除去される。
【００３３】
図４Ｅを参照すると、図４Ｄの構造から、複数のダミースペーサ４０４が除去される。一実施形態において、除去は選択エッチングプロセスを用いることによって実行される。１つのそのような実施形態において、複数の分離構造４０６は酸化シリコンで構成され、複数のフィン４０２はシリコンで構成され、選択的に除去された複数のダミースペーサは窒化シリコンで構成される。
【００３４】
図４Ｆを参照すると、複数のダミースペーサ４０４が除去された位置に、そしてリセスされた複数のフィン４０２の表面に沿って、ゲート電極スタック４０８が形成される。一実施形態において、ゲート電極スタック４０８は、高誘電率のゲート絶縁体層などのコンフォーマルなゲート絶縁体層４１０と、メタルゲート電極４１２とを含む。図４Ｆの断面図は、図４Ｆの上面図のａ−ａ'軸に沿って作られている。しかしながら、上面図は、複数のフィン４０２の全体を示すべく、構造の中に幾分深く入って作られていることが、理解されるべきである。実際には、上面図において、メタルゲート材料４１２は複数のフィン４０２を覆うであろう。
【００３５】
図４Ｇを参照すると、複数のゲート電極スタック４０８に隣接し、リセスされた複数のフィン４０２の表面に沿って、複数のトレンチコンタクト４１４が形成される。一実施形態において、複数のトレンチコンタクト４１４は、複数のフィン４０２内のソース及びドレイン領域と接触させるためのものであり、複数の絶縁体スペーサ４１６によって複数のゲート電極スタック４０８から分離されている。図４Ｇの断面図は、図４Ｇの上面図のｂ−ｂ'軸に沿って作られている。しかしながら、上面図は、複数のフィン４０２の全体を示すべく、構造の中に幾分深く入って作られていることが、理解されるべきである。実際には、上面図において、トレンチコンタクト４１４は複数のフィン４０２を覆っている。
【００３６】
別の態様において、改めて図３Ｄを参照すると、一実施形態において、上記の複数のアプローチのうち１又は複数は、隣接するゲート電極及びＴＣＮ電極を連結すべく、ゲート及びトレンチコンタクト（ＴＣＮ）の上方に付加的なローカルインターコネクト層（ＬＩ）を必要とする。１つのそのような実施形態において、そのようなローカルインターコネクトは、コンタクト−ゲート間（ＣＴＧ）の短絡を引き起こすことなく、ゲート及びＴＣＮに重なる必要がある。そのため、ローカルインターコネクトの製造は、十分なＣＴＧ短絡マージンを有して、ゲートピッチの１／２で複数のラインをパターニングするとともに、ロバストなＬＩ−ＴＣＮ間コンタクトを維持することが必要になり得る。したがって、ＬＩとゲート又はＴＣＮとの間の位置合わせは、別の難しいパターニングの問題である。そのため、本発明の一実施形態に従って、上記の懸念に対処すべく、マスクの位置合わせを何ら考慮する必要もなくゲート及びＴＣＮに自己整合する複数のローカルインターコネクトラインの製造手法が提供される。本アプローチは、ダミーゲート及びハードマスクを含み、自己整合ゲートエンドキャップの上方に延在する、より高いスタックに沿ったスペーサの製造を伴う。１つのそのような実施形態において、複数のスペーサは、ゲート及びコンタクトを分離する、連続的な複数の自己整合壁として機能する。対照的なエッチング特性を持つ２つの付加的な絶縁体材料が、ゲート−ＬＩ（ＬＩＧ）間及びＴＣＮ−ＬＩ（ＬＩＴ）間の領域を選択的に開口することを可能にさせるハードマスクとして使用され得る。
【００３７】
一例として、図５Ａは、本発明の１つの実施形態に従って、ピッチ分割でパターニングされたローカルインターコネクト（ＬＩ）を伴う自己整合ゲート／トレンチコンタクトエンドキャップ（ＳＡＧＥ）を有する半導体デバイスの一部分の断面図を示す。一方、図５Ｂは、本発明の別の実施形態に従って、自己整合ローカルインターコネクト（ＳＡＧＥＬＩ）を伴う自己整合ゲート／トレンチコンタクトエンドキャップ（ＳＡＧＥ）を有する半導体デバイスの一部分の断面図を示す。
【００３８】
図５Ａを参照すると、半導体デバイス５００Ａは半導体フィン５０２を含む。複数の低い自己整合分離構造５０４は、交互に並ぶゲート５０６及びトレンチコンタクト５０８の領域を分離する。複数の上部分離構造５１０は、交互に並ぶトレンチコンタクトローカルインターコネクト５１２及びゲートローカルインターコネクト５１４を分離する。図５Ａに示されるように、トレンチコンタクトローカルインターコネクト５１２及びゲートローカルインターコネクト５１４は、位置合わせずれに適応すべく、ピッチ分割パターニングによって形成される。図５Ａに図示されるように、複数の絶縁体キャップは、トレンチコンタクトローカルインターコネクト５１２及びゲートローカルインターコネクト５１４上に形成され得ることも、理解されるべきである。
【００３９】
図５Ｂを参照すると、半導体デバイス５００Ｂは半導体フィン５５２を含む。複数の高い自己整合分離構造５５４は、交互に並ぶゲート５５６及びトレンチコンタクト５５８の領域を分離する。同一の複数の分離構造５５４も、交互に並ぶトレンチコンタクトローカルインターコネクト５６２及びゲートローカルインターコネクト５６４を分離する。トレンチコンタクトローカルインターコネクト５６２及びゲートローカルインターコネクト５６４は、図５Ａの場合に必要とされたような付加的なリソグラフィ作業を用いることなく形成される。図５Ｂに図示されるように、複数の絶縁体キャップは、トレンチコンタクトローカルインターコネクト５６２及びゲートローカルインターコネクト５６４上に形成され得ることが理解されるべきである。一実施形態において、トレンチコンタクトローカルインターコネクト５１２及びゲートローカルインターコネクト５１４は、異なる段階で製造され、それぞれを形成するプロセスは、トレンチコンタクトローカルインターコネクト５１２及びゲートローカルインターコネクト５１４の実際の恒久的な材料と置換する前に、プレースホルダとしてのプラグ／ハードマスク層の使用をうまく利用していることも理解されるべきである。さらに、図５Ｂでは全ての位置がゲートローカルインターコネクト又はトレンチコンタクトローカルインターコネクトを有するとして示されているが、全ての位置がローカルインターコネクトのために選択される必要はない。選択されない複数の位置において、絶縁体プラグ又はハードマスクは残り得る（すなわち、特定の複数の位置において、除去のために選択されない）。
【００４０】
本発明の一実施形態に従って、例示的な複数のアプローチとして、図６Ａ〜図６Ｈは、複数の自己整合ゲートエンドキャップの製造における様々な工程の斜めから見た３次元断面図を示す。本発明の一実施形態に従って、図７Ａ〜図７Ｄは、ローカルインターコネクト製造の基礎を提供するための様々な構造的オプションの、斜めから見た３次元断面図を示す。
【００４１】
図６Ａを参照すると、複数の半導体フィン６０２が、単結晶シリコン基板などの基板６００をパターニングすることによって形成され、パターニングは、ピッチ２分割パターニング又はピッチ４分割パターニングを含む。さらに、フィン６０２をパターニングする間に、保護膜層６０４、ダミーゲート層６０６（多結晶シリコン層など）、及びハードマスク層６０８がパターニングされる。
【００４２】
図６Ｂを参照すると、図６Ａの構造の上に、シャロートレンチ分離（ＳＴＩ）層６１０が形成される。一実施形態において、ＳＴＩ層６１０は二酸化シリコン層を含み、化学気相成長（ＣＶＤ）、そして次に化学機械平坦化（ＣＭＰ）によって形成される。１つの実施形態において、図６Ｂに示されるように、ＳＴＩ構造はライナー絶縁体層６１２を含む。
【００４３】
図６Ｃを参照すると、図６ＢのＳＴＩ層６１０はＳＴＩ構造６１４（ライナー絶縁体層を含み得る）を形成すべくリセスされ、その結果として生じる構造上にダミーゲート絶縁体層６１６が形成される。１つのそのような実施形態において、ダミーゲート絶縁体層６１６は堆積によって形成され、図示されるように、ＳＴＩ構造６１４上にさらに堆積される。さらに、これも図示されているが、ハードマスク層６０８は除去され得る。
【００４４】
図６Ｄを参照すると、図６Ｃの構造の複数の突起部の複数の側壁に沿って、複数のスペーサ６１８が形成される。一実施形態において、複数のスペーサ６１８は、堆積プロセス、そして次に異方性エッチングプロセスによって形成される。１つのそのような実施形態において、複数のスペーサは、堆積された多結晶シリコンで構成されている。特定の複数のフィン６０２の間の間隔に応じて、スペーサ６１８は、他の全てのスペーサから分離していることもあれば、別のスペーサと一体的になっていることもある。一例として、部分６２０Ａは分離したスペーサ６１８Ａを有し、これに対して部分６２０Ｂは連続したスペーサ６１８Ｂの対を含む。従って、図６Ａ〜図６Ｄを一括して参照すると、ｆｉｎＦＥＴの「帽子（Ｈａｔ）」及びダミーゲートポリは、標準的なピッチ分割フィンパターニングプロセスを用いてパターニングされ、スペーサは、パターニングされた複数のフィン−ポリピラーの両側に形成される。
【００４５】
図６Ｅを参照すると、複数のトランジスタ分離を形成すべく、図６Ｄの複数のスペーサ６１８の間の複数の間隙は絶縁体材料層６２２で充填される。一実施形態において、絶縁体材料は窒化シリコン材料で構成される。
【００４６】
図６Ｆを参照すると、絶縁体材料層６２２は（例えば、ＣＭＰにより）平坦化されて、ダミーゲート層６０６及び対応する複数のスペーサ６１８を露出させる。一実施形態において、ダミーゲート層６０６及び対応する複数のスペーサ６１８は両方とも、多結晶シリコンで構成される。このプロセスは、自己整合エンドキャップ分離壁６２４を形成する。
【００４７】
図６Ｇを参照すると、図６Ｈの構造上に、第２のダミー層及びハードマスクのスタック、又は高いハードマスクだけが、堆積され、そしてピッチ分割ゲートパターニングを用いてパターニングされる（両方の場合とも、図６Ｇにおいて部材６２６として示されている）。一実施形態において、ダミー層及びハードマスクのスタックが使用される場合には、ダミー層は多結晶シリコンで構成される。
【００４８】
図６Ｈを参照すると、ハードマスク層６２６、分離壁６２４、及びｆｉｎＦＥＴの「帽子（Ｈａｔ）」６１６（例えば、ダミーゲート絶縁体層から残っている）に対して選択的な異方性エッチングが実行されて、パターニングされた複数のラインと結果として生じる複数のエンドキャップ分離ケージ６２８との間に、真っすぐに伸びた形状を提供する。示されていないが、ゲートスペーサ形成、Ｎ型又はＰ型のソース・ドレイン形成、及びゲート電極置換（例えば、高誘電率／メタルゲートで）の後に、複数のトレンチコンタクトを提供すべく、導電性材料が複数のエンドキャップ分離ケージ６２８の中に形成される。複数の分離壁が十分な高さである場合には、自己整合された複数のローカルインターコネクトラインが製造され得る。その複数の例が、図７Ｃ及び図７Ｄに関連して以下に説明される。
【００４９】
初期比較を提供すべく、図７Ａは、自己整合ゲートエッジ分離のない基本構造７００Ａの斜めから見た３次元断面図を示す。図７Ａを参照すると、複数のフィン７０２Ａは、ダミーゲート層７０４Ａと、その上にパターニングされた対応するハードマスク７０６Ａとを有する。次の複数のローカルインターコネクトの製造において、ピッチ分割パターニング方式が用いられる必要があるであろう。
【００５０】
図７Ｂは、自己整合ゲートエッジ分離を有する基本構造７００Ｂの斜めから見た３次元断面図を示す。図７Ｂを参照すると、複数のフィン７０２Ｂは、ダミーゲート層７０４Ｂと、その上にパターニングされた対応するハードマスク７０６Ｂとを有する。複数の自己整合ゲートエッジ分離構造７０８Ｂは、複数のフィン７０２Ｂの様々なグループの間に形成される。しかしながら、ハードマスク７０６Ｂは、複数の自己整合ゲートエッジ分離構造７０８Ｂと比較すると比較的低い。そのため、次の複数のローカルインターコネクトの製造において、ピッチ分割パターニング方式が用いられる必要があるであろう。
【００５１】
図７Ｃは、自己整合ゲートエッジ分離を有する基本構造７００Ｃの斜めから見た３次元断面図を示す。図７Ｃを参照すると、複数のフィン７０２Ｃは、ダミーゲート層７０４Ｃと、対応する第２のダミー層７０５Ｃと、その上にパターニングされた対応するハードマスク７０６Ｃとを有する。複数の自己整合ゲートエッジ分離構造７０８Ｃは、複数のフィン７０２Ｃの様々なグループの間に形成される。第２のダミー層７０５Ｃと合わせたハードマスク７０６Ｃの高さは、自己整合ゲートエッジ分離構造７０８Ｃと比較すると比較的高い。そのため、次のローカルインターコネクトの製造において、自己整合ローカルインターコネクト手法が用いられ得る。
【００５２】
図７Ｄは、自己整合ゲートエッジ分離を有する基本構造７００Ｄの斜めから見た３次元断面図を示す。図７Ｄを参照すると、複数のフィン７０２Ｄは、ダミーゲート層７０４Ｄと、その上にパターニングされた対応する高いハードマスク７０６Ｄとを有する。複数の自己整合ゲートエッジ分離構造７０８Ｄは、複数のフィン７０２Ｄの様々なグループの間に形成される。高いハードマスク７０６Ｄの高さは、複数の自己整合ゲートエッジ分離構造７０８Ｄと比較すると比較的高い。そのため、次のローカルインターコネクトの製造において、自己整合ローカルインターコネクト手法が用いられ得る。
【００５３】
より一般的には、本明細書で説明される１又は複数の実施形態は、面積をスケーリングする、容量を減少させる、及び／又は、ゲートカットのマスクなどの様々な重要なフロントエンドのマスクを削除するための手段を提供する。１つのそのような実施形態において、最小トランジスタの幅は、本明細書で説明される複数のアプローチのうち１又は複数を実装することによって、最大３０％まで縮小され得る。トランジスタ寸法をより小さくすると、ゲートとＴＣＮとの間の容量、及び他の複数の寄生容量を減少させる。複数のエンドキャップ、コンタクト、及びローカルインターコネクトラインを形成するのに、余分なマスク工程は必要とされないので、標準的なプロセスにおいてそのような複数の構造に必要とされる多くのマスクが省かれる。
【００５４】
より具体的には、上述された１又は複数の実施形態の複数の主要な特徴は、次の３つの事項のうち１又は複数を含み得る。（１）ゲートエンドキャップは、フィンエッジから分離エッジまでの距離である。この距離はスペーサ幅によって画定され、全てのトランジスタで同一寸法である。エンドキャップを画定するのにリソグラフィパターニングは何ら必要とされないので、エンドキャップにおいてマスクの位置合わせを考慮する必要はない。（２）フィンからのＴＣＮのはみ出しはスペーサ幅によって決定され、マスクの位置合わせによって影響を及ぼされることもない。（３）複数のローカルインターコネクトラインは、トランジスタの分離壁の上方にある複数のゲートパターニングラインを利用することにより、ゲート及びＴＣＮに対して自己整合され、一度に選択的に開口され得る３つの別個のハードマスクを形成する。複数の実施形態は、７ｎｍノードの世代に適用可能であり、例えば、トランジスタレイアウト密度及びゲート静電容量を向上させ（動的エネルギーおよび性能の向上）、マスクの合計枚数を減少させ得る。
【００５５】
上記の例示的加工手法の結果として生じる複数の構造は、ＰＭＯＳ及びＮＭＯＳデバイス製造などのデバイス製造を完成させるべく、次の複数の加工作業に同一又は類似の形態で使用され得ることが理解されるべきである。完成したデバイスの一例として、図８Ａ及び図８Ｂは、本発明の一実施形態に従って、また図３Ｄに関連して説明された構造上に製造することとして、自己整合ゲートエッジ分離を有する非プレーナ型半導体デバイスの、それぞれ断面図及び平面図（断面図のａ−ａ'軸に沿って作られている）を示す。
【００５６】
図８Ａを参照すると、半導体構造又はデバイス８００は、基板８０２で形成され、分離領域８０６内に形成された非プレーナ型アクティブ領域（例えば、突き出たフィン部分８０４、及びサブフィン領域８０５を含むフィン構造）を含む。複数のゲート構造８０８が、非プレーナ型アクティブ領域の複数の突起部８０４の上、並びに、分離領域８０６の一部の上に配置される。示されるように、複数のゲート構造８０８は、ゲート電極８５０及びゲート絶縁体層８５２を含む。１つの実施形態において、示されないが、複数のゲート構造８０８は絶縁体キャップ層も含み得る。複数のゲート構造８０８は、自己整合ゲートエッジ分離構造８２０によって分離される。ローカルインターコネクト８５４は、隣接する複数のゲート構造８０８を連結する。ゲートコンタクト８１４及び上に重なるゲートコンタクトビア８１６は、上に重なるメタルインターコネクト８６０と共にこの透視図からも見られ、これら全ては層間絶縁体スタック又は層８７０に配置される。図８Ａの透視図からも見られるように、１つの実施形態において、ゲートコンタクト８１４は複数の非プレーナ型アクティブ領域の上に配置される。図８Ａにも図示されるように、複数の突き出たフィン部分８０４のドーピングプロファイルと複数のサブフィン領域８０５との間に、境界８８０が存在するが、他の複数の実施形態は、これらの領域の間のドーピングプロファイルにそのような境界を含まない。
【００５７】
図８Ｂを参照すると、複数のゲート構造８０８が、複数の突き出たフィン部分８０４の上に配置され、複数の自己整合ゲートエッジ分離構造８２０によって分離されるように示されている。複数の突き出たフィン部分８０４の、ソース及びドレイン領域８０４Ａ及び８０４Ｂがこの透視図に示されるが、これらの領域は複数のトレンチコンタクト構造と重なり合うことが理解されるべきである。１つの実施形態において、ソース及びドレイン領域８０４Ａおよび８０４Ｂは、複数の突き出たフィン部分８０４の元の材料のドープされた部分である。別の実施形態において、複数の突き出たフィン部分８０４の材料は除去されて、例えばエピタキシャル成長によって、別の半導体材料に置換される。いずれの場合でも、ソース及びドレイン領域８０４Ａ及び８０４Ｂは、絶縁体層８０６の高さより下に、すなわちサブフィン領域８０５内に延在し得る。
【００５８】
一実施形態において、半導体構造又はデバイス８００は、限定されないが、ｆｉｎＦＥＴ又はトライゲートデバイスなどの非プレーナ型デバイスである。そのような一実施形態において、対応する半導体のチャネル領域は３次元物体で構成されるか、又は３次元物体に形成される。１つのそのような実施形態において、複数のゲート構造８０８は、３次元物体の少なくとも最上面及び側壁の対を取り囲む。
【００５９】
基板８０２は、製造プロセスに耐え得る、かつ電荷が移動し得る半導体材料で構成され得る。一実施形態において、基板８０２は、アクティブ領域８０４を形成すべく、限定されないが、リン、ヒ素、ホウ素、又はこれらの組み合わせなどの電荷担体でドープされた結晶シリコン、シリコン／ゲルマニウム、又はゲルマニウム層で構成されたバルク基板である。１つの実施形態において、バルク基板８０２のシリコン原子濃度は９７％より高い。別の実施形態において、バルク基板８０２は、別個の結晶基板の上に成長されたエピタキシャル層で構成される。例えば、ホウ素をドープされたバルクシリコン単結晶基板の上に成長されたシリコンエピタキシャル層である。バルク基板８０２は、代わりにＩＩＩ−Ｖ族材料で構成されてよい。一実施形態において、バルク基板８０２は、限定されないが、窒化ガリウム、ガリウムリン、ガリウムヒ素、インジウムリン、インジウムアンチモン、インジウムガリウムヒ素、アルミニウムガリウムヒ素、インジウムガリウムリン、又はこれらの組み合わせなどのＩＩＩ−Ｖ族材料で構成される。１つの実施形態において、バルク基板８０２はＩＩＩ−Ｖ族材料で構成され、電荷担体ドーパント不純物原子は、限定されないが、炭素、シリコン、ゲルマニウム、酸素、硫黄、セレン、又はテルルなどである。
【００６０】
分離領域８０６は、最終的には、下にあるバルク基板から恒久的なゲート構造の複数の部分を電気的に分離するか、又はこれらの分離に寄与する、あるいはフィンの複数のアクティブ領域を分離するなど、下にあるバルク基板内に形成されたアクティブ領域を分離する好適な材料で構成され得る。例えば、１つの実施形態において、分離領域８０６は、限定されないが、二酸化シリコン、酸窒化シリコン、窒化シリコン、又は炭素ドープ窒化シリコンなどの絶縁体材料で構成される。
【００６１】
複数の自己整合ゲートエッジ分離構造８２０は、最終的には恒久的な複数のゲート構造の部分を互いから電気的に分離するか、又はこれらの分離に寄与する好適な材料で構成され得る。例えば、１つの実施形態において、分離領域８０６は、限定されないが、二酸化シリコン、酸窒化シリコン、窒化シリコン、又は炭素ドープ窒化シリコンなどの絶縁体材料で構成される。
【００６２】
複数のゲート構造８０８は、ゲート絶縁体層８５２及びゲート電極層８５０を含むゲート電極スタックで構成され得る。一実施形態において、ゲート電極スタックのゲート電極はメタルゲートで構成され、ゲート絶縁体層は高誘電率材料で構成される。例えば、１つの実施形態において、ゲート絶縁体層は、限定されないが、酸化ハフニウム、酸窒化ハフニウム、ケイ酸ハフニウム、酸化ランタン、酸化ジルコニウム、ケイ酸ジルコニウム、酸化タンタル、チタン酸バリウムストロンチウム、チタン酸バリウム、チタン酸ストロンチウム、酸化イットリウム、酸化アルミニウム、タンタル酸鉛スカンジウム、亜鉛ニオブ酸鉛、又はこれらの組み合わせなどの材料で構成される。さらに、ゲート絶縁体層の一部は、基板８０２のいくらかの最上層から形成された自然酸化物の層を含み得る。一実施形態において、ゲート絶縁体層は、上の高誘電率部分と半導体材料の酸化物で構成される下の部分とで構成される。１つの実施形態において、ゲート絶縁体層は、酸化ハフニウムの上部と、二酸化シリコン又は酸窒化シリコンの下部とで構成される。
【００６３】
１つの実施形態において、ゲート電極は、限定されないが、金属窒化物、金属炭化物、金属ケイ化物、金属アルミニウム化物、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、ルテニウム、パラジウム、プラチナ、コバルト、ニッケル、又は導電性金属酸化物などの金属層で構成される。特定の実施形態において、ゲート電極は、金属の仕事関数を設定する層の上方に形成された仕事関数を設定しない充填材料で構成される。
【００６４】
複数のゲート電極スタックと関連した複数のスペーサは、最終的には、複数の自己整合コンタクトなどの隣接する複数の導電性コンタクトから恒久的なゲート構造を電気的に分離するか、又はこの分離に寄与する好適な材料で構成され得る。例えば、１つの実施形態において、複数のスペーサは、限定されないが、二酸化シリコン、酸窒化シリコン、窒化シリコン、又は炭素ドープ窒化シリコンなどの絶縁体材料で構成される。
【００６５】
ローカルインターコネクト８５４、ゲートコンタクト８１４、上にあるゲートコンタクトビア８１６は、導電性材料で構成され得る。一実施形態において、複数のコンタクト又は複数のビアのうち１又は複数は、金属種で構成される。金属種は、タングステン、ニッケル、コバルトなどの純粋な金属であってよく、あるいは金属間合金又は金属半導体合金（例えば、シリサイド材料など）などの合金であってもよい。ハードマスク層は、ゲートコンタクト８１４がその上に配置されない位置において、ローカルインターコネクト８５４上に配置され得ることが理解されるべきである。さらに、ローカルインターコネクト８５４は、リソグラフィパターニングによって製造され得るか、又は他の実施形態では、自己整合ゲートエッジ分離構造８２０のより高さがある構造に沿うように、自己整合インターコネクト構造として製造され得る。
【００６６】
一実施形態において（示されないが）、構造８００を提供することは、既存のゲートパターンと実質的に完全に位置合わせされたコンタクトパターンの形成を含むが、非常に厳しい位置合わせ余裕度を伴うリソグラフィ工程の使用を削除する。１つのそのような実施形態において、このアプローチは、本質的に高選択性のウェットエッチング（例えば、従来実施されたドライエッチング又はプラズマエッチングに対して）の使用を可能にして、複数のコンタクト開口部を生成する。一実施形態において、コンタクトパターンは、コンタクトプラグのリソグラフィ作業との組み合わせにおいて、既存のゲートパターンを利用することによって形成される。１つのそのような実施形態において、本アプローチは、従来の複数のアプローチに使用されるような、コンタクトパターンを生成するための別のきわどいリソグラフィ作業の必要性の排除を可能にする。一実施形態において、トレンチコンタクトグリッドは別個にパターニングされるのではなく、むしろ複数のポリ（ゲート）ラインの間に形成される。例えば、１つのそのような実施形態において、トレンチコンタクトグリッドは、ゲート格子パターニング後だが、ゲート格子カット前に形成される。
【００６７】
さらに、複数のゲート構造８０８は、リプレースメントゲートプロセスによって製造され得る。そのような手法において、ポリシリコン又は窒化シリコンピラー材料などのダミーゲート材料は、除去されて恒久的なゲート電極材料と置換され得る。１つのそのような実施形態において、恒久的なゲート絶縁体層も、初期の加工から存続しているのとは異なり、このプロセスにおいて形成される。一実施形態において、複数のダミーゲートは、ドライエッチングプロセス又はウェットエッチングプロセスによって除去される。１つの実施形態において、ダミーゲートは、多結晶シリコン又は非晶質シリコンで構成され、ＳＦ６の使用を含むドライエッチングプロセスを用いて除去される。別の実施形態において、複数のダミーゲートは、多結晶シリコン又は非晶質シリコンで構成され、含水ＮＨ４ＯＨ又は水酸化テトラメチルアンモニウムの使用を含むウェットエッチングプロセスを用いて除去される。１つの実施形態において、複数のダミーゲートは窒化シリコンで構成され、含水リン酸を含むウェットエッチングを用いて除去される。
【００６８】
一実施形態において、本明細書で説明された１又は複数のアプローチは、構造８００に到達すべく、ダミー／リプレースメントコンタクトプロセスと組み合わせて、ダミー／リプレースメントゲートプロセスを実質的に意図している。１つのそのような実施形態において、恒久的なゲートスタックの少なくとも一部の高温アニールを可能にすべく、リプレースメントコンタクトプロセスは、リプレースメントゲートプロセスの後に実行される。例えば、そのような特定の一実施形態において、恒久的な複数のゲート構造のうち少なくとも一部のアニールは、例えばゲート絶縁体層が形成された後に、約６００℃より高い温度で実行される。アニールは、恒久的な複数のコンタクトの形成前に実行される。
【００６９】
改めて図８Ａを参照すると、一実施形態において、半導体デバイスは、アクティブ領域の上に形成されたゲート電極の複数の部分と接触する複数のコンタクト構造を有する。概して、ゲートのアクティブ部分の上、かつトレンチコンタクトビアと同一の層に、ゲートコンタクト構造（ビアなど）を形成する前に（例えば、それを形成することに加えて）、本発明の１又は複数の実施形態は最初に、ゲート整合トレンチコンタクトプロセスを用いることを含む。そのようなプロセスは、半導体構造の製造、例えば集積回路の製造のための複数のトレンチコンタクト構造を形成すべく、実装され得る。一実施形態において、トレンチコンタクトパターンは、既存のゲートパターンと整合するように形成される。一方、従来の複数のアプローチでは、通常、選択性コンタクトエッチングと組み合わせた、既存のゲートパターンに対するリソグラフィコンタクトパターンの厳しい位置合わせを伴った付加的なリソグラフィプロセスを含む。例えば、従来プロセスでは、別個のコンタクト構造のパターニングと共に、ポリ（ゲート）グリッドのパターニングを含み得る。
【００７０】
図９は、本発明の１つの実装による、コンピューティングデバイス９００を示す。コンピューティングデバイス９００は、ボード９０２を収容する。ボード９０２は、限定されないが、プロセッサ９０４と少なくとも１つの通信チップ９０６とを含む、複数のコンポーネントを含み得る。プロセッサ９０４は、物理的かつ電気的にボード９０２に連結される。いくつかの実施例において、少なくとも１つの通信チップ９０６も、物理的かつ電気的にボード９０２に連結される。更なる複数の実施例において、通信チップ９０６はプロセッサ９０４の一部である。
【００７１】
その複数の用途に応じて、コンピューティングデバイス９００は、物理的かつ電気的にボード９０２に連結されても、されなくてもよい複数の他のコンポーネントを含んでよい。これらの他のコンポーネントは、限定されないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、出力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、及び、大容量記憶装置（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）など）を含む。
【００７２】
通信チップ９０６は、コンピューティングデバイス９００との間でデータを転送するための無線通信を可能にする。「無線」という用語およびその複数の派生語は、非固体の媒体を介して、変調された電磁放射を使用することによってデータを通信し得る複数の回路、デバイス、システム、方法、技術、通信チャネルなどを説明するのに用いられ得る。この用語は、複数の関連デバイスに有線がいっさい含まれていないことを示唆するものではないが、いくつかの実施形態においてはそうではないこともあり得る。通信チップ９０６は、限定されないが、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリー）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリー）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生物、並びに、３Ｇ、４Ｇ、５Ｇ及び以降に指定された任意の他の複数の無線プロトコルを含む複数の無線規格または無線プロトコルのいずれかを実装し得る。コンピューティングデバイス９００は、複数の通信チップ９０６を含み得る。例えば、第１の通信チップ９０６は、Ｗｉ−Ｆｉ（登録商標）及びＢｌｕｅｔｏｏｔｈ（登録商標）などの複数の近距離無線通信に専用化されてもよく、第２の通信チップ９０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ−ＤＯおよびその他などの複数の長距離無線通信に専用化されてもよい。
【００７３】
コンピューティングデバイス９００のプロセッサ９０４は、プロセッサ９０４内にパッケージ化された集積回路ダイを含む。本発明のいくつかの実施例において、プロセッサの集積回路ダイは、本発明の複数の実施例に従って構築された複数のＭＯＳ−ＦＥＴトランジスタなどの１又は複数のデバイスを含む。「プロセッサ」という用語は、複数のレジスタ及び／又はメモリからの電子データを処理して、当該電子データを複数のレジスタ及び／又はメモリに格納され得る他の電子データに変換する、任意のデバイス又はデバイスの一部分を指し得る。
【００７４】
通信チップ９０６も、通信チップ９０６内にパッケージ化された集積回路ダイを含む。本発明の別の実施例に従うと、通信チップの集積回路ダイは、本発明の複数の実施例に従って構築された複数のＭＯＳ−ＦＥＴトランジスタなどの１又は複数のデバイスを含む。
【００７５】
更なる複数の実施例において、コンピューティングデバイス９００内に収容された別のコンポーネントは、本発明の複数の実施例に従って構築された複数のＭＯＳ−ＦＥＴトランジスタなどの１又は複数のデバイスを含む集積回路ダイを含み得る。
【００７６】
様々な実施例において、コンピューティングデバイス９００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット、デジタルカメラ、携帯音楽プレイヤ、又はデジタルビデオレコーダであってよい。更なる複数の実施例において、コンピューティングデバイス９００は、データを処理する任意の他の電子デバイスであってもよい。
【００７７】
従って、本発明の複数の実施形態は、自己整合ゲートエッジ及びローカルインターコネクト構造、並びに、自己整合ゲートエッジ及びローカルインターコネクト構造を製造する方法を含む。
【００７８】
一実施形態において、半導体構造は、基板の上方に配置され、かつ第１の方向に長さを有する半導体フィンを含む。ゲート構造は、半導体フィンの上に配置され、第１の方向と直交する第２の方向に、第２の端部と向かい合う第１の端部を有する。ゲートエッジ分離構造の対は、半導体フィンを中央とする。ゲートエッジ分離構造の対のうち第１のゲートエッジ分離構造は、ゲート構造の第１の端部に直接隣接して配置され、ゲートエッジ分離構造の対のうち第２のゲートエッジ分離構造は、ゲート構造の第２の端部に直接隣接して配置される。
【００７９】
１つの実施形態において、半導体構造は、ゲート構造の両側の半導体フィン中に配置されたソース及びドレイン領域をさらに含む。第１のトレンチコンタクトはソース領域の上に配置され、第２のトレンチコンタクトはドレイン領域の上に配置される。第１のトレンチコンタクト及び第２のトレンチコンタクトのそれぞれは、第２の方向に第２の端部と向かい合う第１の端部を有する。ゲートエッジ分離構造の対のうち第１のゲートエッジ分離構造は、第１のトレンチコンタクトの第１の端部及び第２のトレンチコンタクトの第１の端部に直接隣接して配置される。ゲートエッジ分離構造の対のうち第２のゲートエッジ分離構造は、第１のトレンチコンタクトの第２の端部及び第２のトレンチコンタクトの第２の端部に直接隣接して配置される。
【００８０】
１つの実施形態において、半導体構造は、基板の上方に配置され、かつ第１の方向に長さを有する第２の半導体フィンをさらに含み、第２の半導体フィンは第１の半導体フィンから離間している。第２のゲート構造は第２の半導体フィンの上に配置され、第２のゲート構造は第２の方向に第２の端部と向かい合う第１の端部を有する。ゲートエッジ分離構造の対のうち第２のゲートエッジ分離構造は、第２のゲート構造の第１の端部に直接隣接して配置される。第３のゲートエッジ分離構造は、第２のゲート構造の第２の端部に直接隣接して配置される。第３のゲートエッジ分離構造及びゲートエッジ分離構造の対のうち第２のゲートエッジ分離構造は、第２の半導体フィンを中央とする。
【００８１】
１つの実施形態において、半導体構造は、第１及び第２のゲート構造の上方に配置され、かつこれらを電気的に連結するローカルインターコネクトをさらに含む。
【００８２】
１つの実施形態において、ローカルインターコネクトは、ゲートエッジ分離構造の対及び第３のゲートエッジ分離構造と自己整合される。
【００８３】
１つの実施形態において、ゲート構造はＮ型ゲート構造であり、第２のゲート構造はＰ型ゲート構造である。
【００８４】
１つの実施形態において、ゲート構造は、高誘電率ゲート絶縁体層及びメタルゲート電極を含む。
【００８５】
１つの実施形態において、ゲートエッジ分離構造の対は、限定されないが、酸化シリコン、窒化シリコン、炭化シリコン、又はこれらの組み合わせなどの材料で構成される。
【００８６】
一実施形態において、半導体構造は、基板の上方に配置され、かつ長さを有する半導体フィンを含む。交互に並ぶソース／ドレイン領域及びチャネル領域は、半導体フィンの長さの中に配置され、それぞれのソース／ドレイン領域は、半導体フィンの上に配置された関連トレンチコンタクトを有し、それぞれのチャネル領域は、半導体フィンの上に配置された関連ゲート構造を有する。半導体構造は、複数のゲートエッジ分離構造も含む。隣接するトレンチコンタクト及びゲート構造は、複数のゲートエッジ分離構造のうち１つのゲートエッジ分離構造によって分離される。ゲートローカルインターコネクトは、複数のゲート構造のうち１つの上方、かつ複数のゲートエッジ分離構造の対の間に配置される。
【００８７】
１つの実施形態において、半導体構造は、ゲートローカルインターコネクト上に配置された絶縁体キャップをさらに含み、絶縁体キャップは、複数のゲートエッジ分離構造の対の間に配置される。
【００８８】
１つの実施形態において、半導体構造は、複数のトレンチコンタクトのうち１つの上方、かつ複数のゲートエッジ分離構造の第２の対の間に配置されたトレンチコンタクトローカルインターコネクトをさらに含む。
【００８９】
１つの実施形態において、半導体構造は、トレンチコンタクトローカルインターコネクト上に配置された絶縁体キャップをさらに含み、絶縁体キャップは複数のゲートエッジ分離構造の第２の対の間に配置される。
【００９０】
１つの実施形態において、それぞれのゲート構造は、高誘電率ゲート絶縁体層及びメタルゲート電極を含む。
【００９１】
１つの実施形態において、複数のゲートエッジ分離構造のそれぞれは、限定されないが、酸化シリコン、窒化シリコン、炭化シリコン、又はこれらの組み合わせなどの材料で構成される。
【００９２】
一実施形態において、半導体構造は、基板の上方に配置され、かつ長さを有する半導体フィンを含む。交互に並ぶソース／ドレイン領域及びチャネル領域は、半導体フィンの長さの中に配置され、それぞれのソース／ドレイン領域は、半導体フィンの上に配置された関連トレンチコンタクトを有し、それぞれのチャネル領域は、半導体フィンの上に配置された関連ゲート構造を有する。半導体構造は、複数のゲートエッジ分離構造も含む。隣接するトレンチコンタクト及びゲート構造は、複数のゲートエッジ分離構造のうち１つのゲートエッジ分離構造によって分離される。トレンチコンタクトローカルインターコネクトは、複数のトレンチコンタクトのうち１つの上方、かつ複数のゲートエッジ分離構造の対の間に配置される。
【００９３】
１つの実施形態において、半導体構造は、トレンチコンタクトローカルインターコネクト上に配置され絶縁体キャップをさらに含み、絶縁体キャップは、複数のゲートエッジ分離構造の対の間に配置される。
【００９４】
１つの実施形態において、それぞれゲート構造は、高誘電率ゲート絶縁体層及びメタルゲート電極を含む。
【００９５】
１つの実施形態において、複数のゲートエッジ分離構造のそれぞれは、限定されないが、酸化シリコン、窒化シリコン、炭化シリコン、又はこれらの組み合わせなどの材料で構成される。
【００９６】
一実施形態において、半導体構造を製造する方法は、基板の上方に、第１及び第２の平行な半導体フィンを形成する段階を含む。本方法は、第１及び第２の半導体フィンのそれぞれの側壁に隣接する複数のダミースペーサを形成する段階も含む。第１の半導体フィンの複数のダミースペーサは、第２の半導体フィンの複数のダミースペーサと一体的にならない。本方法は、第１及び第２の半導体フィンの複数のダミースペーサの間に分離構造を形成する段階も含む。本方法は、複数のダミースペーサを除去する段階も含む。本方法は、第１の半導体フィンの上に第１のリプレースメントゲート構造を、第２の半導体フィンの上に第２のリプレースメントゲート構造を形成する段階も含み、第１及び第２のゲート構造は、分離構造に直接隣接し、かつ分離構造によって互いから分離される。
【００９７】
１つの実施形態において、本方法は、第１の半導体フィンの上にトレンチコンタクトの第１の対を、第２の半導体フィンの上にトレンチコンタクトの第２の対を形成する段階も含む。トレンチコンタクトの第１及び第２の対は、分離構造に直接隣接し、かつ分離構造によって互いから分離される。
【００９８】
１つの実施形態において、本方法は、分離構造を形成する段階の後、かつ複数のダミースペーサを除去する段階の前に、第１及び第２の半導体フィンをリセスする段階も含む。
【００９９】
１つの実施形態において、複数のダミースペーサを形成する段階は、多結晶シリコン層を形成してエッチングする段階を含む。
【０１００】
１つの実施形態において、分離構造を形成する段階は、限定されないが、酸化シリコン、窒化シリコン、炭化シリコン、又はこれらの組み合わせなどの材料を堆積して平坦化する段階を含む。
【０１０１】
１つの実施形態において、第１及び第２のリプレースメントゲート構造の一方または両方を形成する段階は、高誘電率ゲート絶縁体層及びメタルゲート電極を形成する段階を含む。
【０１０２】
１つの実施形態において、本方法は、第１及び第２のリプレースメントゲート構造の上方に、第１及び第２のリプレースメントゲート構造を電気的連結するローカルインターコネクトを形成する段階も含む。
【図１】
2020021950.tif 000003
【図２Ａ】
2020021950.tif 000004
【図２Ｂ】
2020021950.tif 000005
【図２Ｃ】
2020021950.tif 000006
【図２Ｄ】
2020021950.tif 000007
【図３Ａ】
2020021950.tif 000008
【図３Ｂ】
2020021950.tif 000009
【図３Ｃ】
2020021950.tif 000010
【図３Ｄ】
2020021950.tif 000011
【図４Ａ】
2020021950.tif 000012
【図４Ｂ】
2020021950.tif 000013
【図４Ｃ】
2020021950.tif 000014
【図４Ｄ】
2020021950.tif 000015
【図４Ｅ】
2020021950.tif 000016
【図４Ｆ】
2020021950.tif 000017
【図４Ｇ】
2020021950.tif 000018
【図５Ａ】
2020021950.tif 000019
【図５Ｂ】
2020021950.tif 000020
【図６Ａ】
2020021950.tif 000021
【図６Ｂ】
2020021950.tif 000022
【図６Ｃ】
2020021950.tif 000023
【図６Ｄ】
2020021950.tif 000024
【図６Ｅ】
2020021950.tif 000025
【図６Ｆ】
2020021950.tif 000026
【図６Ｇ】
2020021950.tif 000027
【図６Ｈ】
2020021950.tif 000028
【図７Ａ】
2020021950.tif 000029
【図７Ｂ】
2020021950.tif 000030
【図７Ｃ】
2020021950.tif 000031
【図７Ｄ】
2020021950.tif 000032
【図８Ａ】
2020021950.tif 000033
【図８Ｂ】
2020021950.tif 000034
【図９】
2020021950.tif 000035
【手続補正書】
【提出日】令和1年11月5日(2019.11.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板の上方に配置され、第１の方向に長さを有する第１の半導体フィンと、
前記第１の半導体フィンの上に配置された第１のゲート構造であって、前記第１の方向と直交する第２の方向に、第２の端部と向かい合う第１の端部を有する前記第１のゲート構造と、
第１および第２のゲートエッジ分離構造であって、前記第１のゲートエッジ分離構造が、前記第２のゲートエッジ分離構造が前記第１の半導体フィンの第２側面から離間されるのと同じだけ前記第１の半導体フィンの第１側面から離間される、前記第１および第２のゲートエッジ分離構造と、
第２および第３の半導体フィンの間に中間のゲートエッジ分離構造を有さず、前記基板の上方に配置された第２および第３の半導体フィンであって、前記２および第３の半導体フィンが前記第１の方向に長さを有し、前記第２のゲートエッジ分離構造は、前記第１の半導体フィンの前記第２側面および前記第２のゲートエッジ分離構造に近接する前記第２の半導体フィンの側面から同じだけ離間される、前記第２および第３の半導体フィンと、
前記第２および第３の半導体フィンの上に配置され、前記第２の方向に第２の端部と向かい合う第１の端部を有する、第２のゲート構造と、
第３のゲートエッジ分離構造であって、前記第２のゲートエッジ分離構造が、前記第２のゲートエッジ分離構造に近接する前記第２の半導体フィンの前記側面から離間されるのと同じだけ前記第３の半導体フィンの側面から離間される、第３のゲートエッジ分離構造と、
を備える、集積回路構造。
【請求項２】
前記第１のゲートエッジ分離構造が、前記第１のゲート構造の前記第１の端部に直接隣接して配置され、前記第２のゲートエッジ分離構造が、前記第１のゲート構造の前記第２の端部に直接隣接して配置される、請求項１に記載の集積回路構造。
【請求項３】
前記第２のゲートエッジ分離構造が、前記第２のゲート構造の前記第１の端部に直接隣接して配置され、前記第３のゲートエッジ分離構造が、前記第２のゲート構造の前記第２の端部に直接隣接して配置される、請求項２に記載の集積回路構造。
【請求項４】
前記第１のゲート構造および前記第２のゲート構造は、高誘電率ゲート絶縁体層およびメタルゲート電極を備える、請求項１に記載の集積回路構造。
【請求項５】
前記第１、第２および第３の半導体フィンに配置されたソース領域またはドレイン領域を更に備える、請求項１に記載の集積回路構造。
【請求項６】
前記第１のゲート構造および前記第２のゲート構造の上方に配置され、前記第１のゲート構造および前記第２のゲート構造を電気的に連結するローカルインターコネクトを更に備える、請求項１に記載の集積回路構造。
【請求項７】
前記ローカルインターコネクトは、前記第１、第２および第３のゲートエッジ分離構造と自己整合される、請求項６に記載の集積回路構造。
【請求項８】
前記第１のゲート構造は、Ｎ型ゲート構造であり、前記第２のゲート構造は、Ｐ型ゲート構造である、請求項1に記載の集積回路構造。
【請求項９】
前記第１のゲート構造は、Ｐ型ゲート構造であり、前記第２のゲート構造は、Ｎ型ゲート構造である、請求項1に記載の集積回路構造。
【請求項１０】
前記第１のゲート構造は、Ｎ型ゲート構造であり、前記第２のゲート構造は、Ｎ型ゲート構造である、請求項1に記載の集積回路構造。
【請求項１１】
前記第１のゲート構造は、Ｐ型ゲート構造であり、前記第２のゲート構造は、Ｐ型ゲート構造である、請求項1に記載の集積回路構造。
【請求項１２】
前記第１、第２および第３のゲートエッジ分離構造が、酸化シリコン、窒化シリコン、炭化シリコン、及びこれらの組み合わせから成る群から選択された材料を備える、請求項１に記載の集積回路構造。
【請求項１３】
ボードと、
前記ボードに連結されたコンポーネントと
を備えるコンピューティングデバイスであって、
集積回路構造を有する前記コンポーネントが、
基板の上方に配置され、第１の方向に長さを有する第１の半導体フィンと、
前記第１の半導体フィンの上に配置された第１のゲート構造であって、前記第１の方向と直交する第２の方向に、第２の端部と向かい合う第１の端部を有する前記第１のゲート構造と、
第１および第２のゲートエッジ分離構造であって、前記第１のゲートエッジ分離構造が、前記第２のゲートエッジ分離構造が前記第１の半導体フィンの第２側面から離間されるのと同じだけ前記第１の半導体フィンの第１側面から離間される、前記第１および第２のゲートエッジ分離構造と、
第２および第３の半導体フィンの間に中間のゲートエッジ分離構造を有さず、前記基板の上方に配置された第２および第３の半導体フィンであって、前記２および第３の半導体フィンが前記第１の方向に長さを有し、前記第２のゲートエッジ分離構造は、前記第１の半導体フィンの前記第２側面および前記第２のゲートエッジ分離構造に近接した前記第２の半導体フィンの側面から同じだけ離間される、前記第２および第３の半導体フィンと、
前記第２および第３の半導体フィンの上に配置され、前記第２の方向に第２の端部と向かい合う第１の端部を有する、第２のゲート構造と、
第３のゲートエッジ分離構造であって、前記第２のゲートエッジ分離構造が、前記第２のゲートエッジ分離構造に近接する前記第２の半導体フィンの前記側面から離間されるのと同じだけ前記第３の半導体フィンの側面から離間される、第３のゲートエッジ分離構造と、
を備える、コンピューティングデバイス。
【請求項１４】
前記ボードに連結されたメモリを更に備える、請求項１３に記載のコンピューティングデバイス。
【請求項１５】
前記ボードに連結された通信チップを更に備える、請求項１３に記載のコンピューティングデバイス。
【請求項１６】
前記ボードに連結されたカメラを更に備える、請求項１３に記載のコンピューティングデバイス。
【請求項１７】
前記ボードに連結されたバッテリを更に備える、請求項１３に記載のコンピューティングデバイス。
【請求項１８】
前記ボードに連結されたアンテナを更に備える、請求項１３に記載のコンピューティングデバイス。
【請求項１９】
前記コンポーネントは、パッケージ化された集積回路ダイである、請求項１３に記載のコンピューティングデバイス。
【請求項２０】
前記コンピューティングデバイスは、携帯電話、ラップトップ、デスクトップコンピュータ、サーバおよびセットトップボックスから成る群から選択される、請求項１３に記載のコンピューティングデバイス。