(57)【要約】【課題】プロセッサの応答速度を向上することができ、ノイズによる誤動作を抑制することができ、これらの効果を発揮することができる信号の種類に対する制約を少なくすることができるデジタル信号処理回路を提供する。【解決手段】入力電圧が信号であるか否かが判定され、タスクが実行される。タスクは、ホールドポイント以前又はそれより前にある第１の部分、及びホールドポイントより後にある第２の部分を備える。ホールドポイントは、入力電圧が誤入力である場合に誤動作が発生するポイントより前にある。入力電圧のエッジが入力されるのに連動して第１の部分の実行が開始され、第１の部分の実行が終了した場合に第１の部分の実行の結果が保持される。入力電圧が信号であると判定されていない状態で入力電圧が条件を満たすと判定された場合に、第１の部分の実行を中止すること、及び第１の部分の実行の結果をリセットすることの少なくとも一方が指令される。【選択図】図１
2020021359.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧が信号であるか否かを判定する判定部と、
プロセッサに内蔵され、前記入力電圧が誤入力である場合に誤動作が発生するポイントより前にあるホールドポイント以前又は前記ホールドポイントより前にある、タスクの第１の部分の実行を、前記入力電圧のエッジが入力されるのに連動して開始する第１の実行部と、
前記プロセッサに内蔵され、前記第１の実行部が前記第１の部分の実行を終了した場合に前記第１の部分の実行の結果を保持する保持部と、
前記プロセッサに内蔵され、前記入力電圧が前記信号であると前記判定部により判定された後に前記第１の部分の実行の結果を引き継いで前記ホールドポイントより後にある、前記タスクの第２の部分の実行を開始する第２の実行部と、
前記入力電圧が前記信号であると前記判定部により判定されていない状態で前記入力電圧が条件を満たすと判定された場合に、前記第１の部分の実行を中止することを前記第１の実行部に指令すること、及び前記第１の部分の実行の結果をリセットすることを前記保持部に指令することの少なくとも一方を行う管理部と、
を備えるデジタル信号処理回路。
【請求項２】
前記管理部は、
前記入力電圧が前記条件を満たすか否かを判定し、
前記入力電圧が前記信号であると前記判定部により判定されていない状態で前記入力電圧が前記条件を満たすと判定した場合に、前記第１の実行部が前記第１の部分を実行しているときは、前記第１の部分の実行を中止することを前記第１の実行部に指令し、前記第１の実行部が前記第１の部分の実行を終了しているときは、前記第１の部分の実行の結果をリセットすることを前記保持部に指令する
請求項１のデジタル信号処理回路。
【請求項３】
前記管理部は、
前記入力電圧が前記信号であると前記判定部により判定され前記第１の実行部が前記第１の部分の実行を終了した場合に、前記第２の部分の実行を開始することを前記第２の実行部に指令し、
前記入力電圧が前記条件を満たすか否かを判定し、
前記入力電圧が前記信号であると前記判定部により判定されていない状態で前記入力電圧が前記条件を満たすと判定した場合に、前記第１の実行部が前記第１の部分の実行を終了しているときは、前記第１の部分の実行の結果をリセットすることを前記保持部に指令する
請求項１のデジタル信号処理回路。
【請求項４】
前記判定部及び前記管理部が一体化される
請求項１のデジタル信号処理回路。
【請求項５】
前記判定部は、前記入力電圧が前記条件を満たすか否かをさらに判定し、
前記管理部は、前記入力電圧が前記条件を満たすと前記判定部により判定された場合に、前記第１の実行部が前記第１の部分を実行しているときは、前記第１の部分の実行を中止することを前記第１の実行部に指令し、前記第１の実行部が前記第１の部分の実行を終了しているときは、前記第１の部分の実行の結果をリセットすることを前記保持部に指令する
請求項１のデジタル信号処理回路。
【請求項６】
前記判定部は、前記入力電圧のエッジが入力されてから第１の時間が経過するまで前記入力電圧が閾値以上である状態が継続した場合に前記入力電圧が前記信号であると判定し、
前記条件は、前記入力電圧のエッジが入力されてから第２の時間が経過するまでの間に前記入力電圧が前記閾値より低くなるという条件である
請求項１から５までのいずれかのデジタル信号処理回路。
【請求項７】
前記判定部は、前記入力電圧のエッジが入力されてから第１の時間が経過するまで前記入力電圧が閾値以上である状態が継続した場合に前記入力電圧が前記信号であると判定し、
前記条件は、前記入力電圧のエッジが入力されてから第２の時間が経過したにもかかわらず前記入力電圧が前記信号であると前記判定部により判定されていないという条件である
請求項１から３までのいずれかのデジタル信号処理回路。
【請求項８】
前記ホールドポイントは、ユーザーが可変に設定することができるポイントである
請求項１から７までのいずれかのデジタル信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号処理回路に関する。
【背景技術】
【０００２】
スイッチ、センサー等の信号源から到来した信号がプログラマブルロジックコントローラ（ＰＬＣ）等の制御装置に入力される場合は、一般的には、信号が入力インターフェース回路を経由して制御装置に入力される。
【０００３】
しかし、制御装置が工場内等の劣悪なノイズ環境下に設置された場合は、制御装置がノイズにより誤動作することが多い。
【０００４】
制御装置がノイズにより誤動作することを抑制するためには、制御装置に入力される入力電圧からノイズをフィルタにより除去することが有効である。フィルタには、コンデンサ、ラインフィルタ等を備えるハードウェアフィルタ、及びソフトウェアフィルタがある。
【０００５】
しかし、フィルタによりノイズを除去した場合には、入力電圧に対する制御装置の応答速度も低下する。この応答速度の低下は、当該制御装置のタクトタイムの短縮のボトルネックになる。
【０００６】
特許文献１に記載された技術においては、デジタル信号が入力ポートに入力される（段落００１６）。また、入力ポートに入力されたデジタル信号のレベル変化から割り込みが検知され、割り込み要求の通知が行われ、割り込み要求の通知があった場合に割り込み処理が開始される（段落００１６）。また、入力ポートに入力されたデジタル信号のノイズの有無が判定され、割り込み処理の開始から完了までの間に行われるノイズの有無の判定の結果がノイズ無しの場合に割り込み処理により生成されたデータが出力される（段落００１７）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１８３３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述したように、制御装置がノイズにより誤動作することを抑制するためには、制御装置に入力される入力電圧からノイズをフィルタにより除去することが有効である。しかし、フィルタによりノイズを除去した場合には、入力電圧に対する制御装置の応答速度も低下する。
【０００９】
また、特許文献１に記載された技術は、信号の種類が割り込み要求に限られるという問題を有する。
【００１０】
本発明は、これらの問題に鑑みてなされた。本発明が解決しようとする課題は、プロセッサの応答速度を向上することができ、ノイズによる誤動作を抑制することができ、これらの効果を発揮することができる信号の種類に対する制約が少ないデジタル信号処理回路を提供することである。
【課題を解決するための手段】
【００１１】
デジタル信号処理回路は、判定部、第１の実行部、保持部、第２の実行部及び管理部を備える。第１の実行部、保持部及び第２の実行部は、プロセッサに内蔵される。
【００１２】
判定部は、入力電圧が信号であるか否かを判定する。
【００１３】
タスクは、第１の部分及び第２の部分を備える。第１の部分は、ホールドポイント以前又はホールドポイントより前にある。第２の部分は、ホールドポイントより後にある。ホールドポイントは、入力電圧が誤入力である場合に誤動作が発生するポイントより前にある。
【００１４】
第１の実行部は、入力電圧のエッジが入力されるのに連動して第１の部分の実行を開始する。
【００１５】
保持部は、第１の実行部が第１の部分の実行を終了した場合に第１の部分の実行の結果を保持する。
【００１６】
第２の実行部は、入力電圧が信号であると判定部により判定された後に第１の部分の実行の結果を引き継いで第２の部分の実行を開始する。
【００１７】
管理部は、入力電圧が信号であると判定部により判定されていない状態で入力電圧が条件を満たすと判定された場合に、第１の部分の実行を中止することを前記第１の実行部に指令すること、及び第１の部分の実行の結果をリセットすることを前記保持部に指令することの少なくとも一方を行う。
【発明の効果】
【００１８】
本発明においては、入力電圧が信号であるか否かが判定される前に、入力電圧のエッジが入力されるのに連動してタスクの実行が開始される。このため、プロセッサの応答速度を向上することができる。
【００１９】
また、本発明においては、入力電圧が信号であると判定されない場合に、誤動作が発生するポイントを含むタスクの第２の部分の実行が開始されず、必要に応じて、タスクの第１の部分の実行が中止されるか、又はタスクの第１の部分の実行の結果がリセットされる。このため、ノイズによる誤動作を抑制することができる。
【００２０】
また、本発明においては、これらの効果を発揮することができる信号の種類に対する制約を少なくすることができる。
【００２１】
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００２２】
【図１】実施の形態１のデジタル信号処理回路を図示するブロック図である。
【図２】実施の形態２のデジタル信号処理回路を図示するブロック図である。
【図３】実施の形態３のデジタル信号処理回路を図示するブロック図である。
【図４】実施の形態４のデジタル信号処理回路を図示するブロック図である。
【発明を実施するための形態】
【００２３】
１  実施の形態１
図１は、実施の形態１のデジタル信号処理回路を図示するブロック図である。
【００２４】
図１に図示されるデジタル信号処理回路１００ａは、入力電圧判定部１１０及びプロセッサ１１２を備える。入力電圧判定部１１０は、プロセッサ１１２に外付けされる。入力電圧判定部１１０がプロセッサ１１２に内蔵されてもよい。デジタル信号処理回路１００ａがこれらの要素と異なる要素を備えてもよい。
【００２５】
入力電圧判定部１１０は、入力電圧１２０が信号であるか否かを判定する判定部として動作する。
【００２６】
入力電圧判定部１１０は、ポート１４０及び１４２を備える。
【００２７】
ポート１４０には、入力電圧１２０が入力される。入力される入力電圧１２０は、生産装置、設備装置等に取り付けられたセンサー等の信号源から到来した信号である場合もあるし、ノイズ源から到来したノイズである場合もある。ポート１４２からは、信号確定フラグ１２２が出力される。
【００２８】
入力電圧判定部１１０は、入力電圧１２０のエッジ１２４がポート１４０に入力されたことを検出する。検出されるエッジ１２４は、立ち上がりのエッジ及び立ち下がりのエッジのいずれであってもよい。
【００２９】
入力電圧判定部１１０は、入力電圧１２０のエッジ１２４が入力されてから第１の時間が経過するまで入力電圧１２０が閾値以上である状態が継続した場合に、入力電圧１２０が信号であると判定する。また、入力電圧判定部１１０は、入力電圧１２０が信号であると判定した場合に、信号確定フラグ１２２を生成する。
【００３０】
入力電圧１２０のエッジ１２４が入力されてから第１の時間が経過するまで入力電圧１２０が閾値以上である状態が継続したか否かの判定は、ハードウェアフィルタ及びソフトウェアフィルタのいずれを用いて行われてもよい。ハードウェアフィルタは、コンデンサ、抵抗等の素子を備え時定数を有する回路である。ソフトウェアフィルタを用いて判定が行われる場合は、集積回路が用いられる。用いられる集積回路は、入力電圧１２０を監視し、入力電圧１２０のエッジ１２４を検出した後に入力電圧１２０が閾値以上である状態が継続している時間を計測し、計測した時間が第１の時間に達した場合に信号確定フラグ１２２を生成する。
【００３１】
生成された信号確定フラグ１２２は、ポート１４２から出力される。
【００３２】
第１の時間が、ユーザーが可変に設定することができる時間であってもよい。
【００３３】
プロセッサ１１２は、中央処理装置（ＣＰＵ）、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、デジタル信号処理プロセッサ（ＤＳＰ）、システム大規模集積回路（ＬＳＩ）、特定用途向け集積回路（ＡＳＩＣ）等の処理回路である。
【００３４】
プロセッサ１１２は、タスク実行部１７０及びタスク管理部１７２を備える。タスク実行部１７０及びタスク管理部１７２は、プロセッサ１１２に内蔵される。タスク管理部１７２が、プロセッサ１１２に外付けされてもよい。
【００３５】
タスク実行部１７０は、タスク１８０を実行する実行部として動作する。実行されるタスク１８０は、第１の部分１９０及び第２の部分１９２を備える。第１の部分１９０は、ホールドポイント２００以前にある。第２の部分１９２は、ホールドポイント２００より後にある。ホールドポイント２００は、タスク１８０の第１の部分１９０の最後のポイントである。したがって、タスク１８０のうちの既に実行された部分がホールドポイント２００に到達したときに、タスク１８０の第１の部分１９０の実行が終了する。
【００３６】
ホールドポイント２００は、入力電圧１２０がノイズ等の誤入力である場合に誤動作が発生するポイントの前にあり、望ましくは当該ポイントの直前にある。当該ポイントは、タスク実行部１７０の外部に対して情報が出力されるポイントであり、例えばタスク実行部１７０の内部において信号出力指令が発行されるポイント、タスク実行部１７０が他のシステムに対して実行指令を発行するポイント等である。ホールドポイント２００が、ユーザーが可変に設定することができるポイントであってもよい。
【００３７】
タスク実行部１７０は、タスク実行部１７０に対して指令が発行された場合に、指令されたことを実行する。
【００３８】
プロセッサ１１２は、ポート１４４及び１４６を備える。ポート１４４には、入力電圧１２０が入力される。ポート１４６には、信号確定フラグ１２２が入力される。プロセッサ１１２は、入力電圧１２０のエッジ１２４がポート１４４に入力されたこと、及び信号確定フラグ１２２がポート１４６に入力されたことを検出する。
【００３９】
プロセッサ１１２は、入力電圧１２０のエッジ１２４が入力された場合に、すぐに、タスク実行指令１２６をタスク実行部１７０に対して発行する。プロセッサ１１２は、タスク実行指令１２６をタスク実行部１７０に対して発行することにより、タスク１８０の第１の部分１９０の実行を開始することをタスク実行部１７０に指令する。また、プロセッサ１１２は、入力電圧１２０のエッジ１２４が入力された場合に、すぐに、入力電圧１２０のエッジ１２４をタスク管理部１７２に入力する。
【００４０】
プロセッサ１１２は、信号確定フラグ１２２が入力された場合に、タスク処理継続指令１２８をタスク実行部１７０に対して発行する。プロセッサ１１２は、タスク処理継続指令１２８をタスク実行部１７０に対して発行することにより、タスク１８０の第１の部分１９０の実行を終了した後にタスク１８０の第２の部分１９２を実行してタスク１８０の実行を継続することをタスク実行部１７０に指令する。また、プロセッサ１１２は、信号確定フラグ１２２が入力された場合に、信号確定フラグ１２２をタスク管理部１７２に入力する。
【００４１】
タスク実行部１７０は、第１の実行部、保持部及び第２の実行部として機能する。
【００４２】
第１の実行部は、タスク実行指令１２６が発行された場合に、すぐに、タスク１８０の第１の部分１９０の実行を開始する。これにより、第１の実行部は、入力電圧１２０のエッジ１２４がプロセッサ１１２に入力されるのに連動してタスク１８０の第１の部分１９０の実行を開始する。
【００４３】
保持部は、タスク１８０の第１の部分１９０の実行が終了した場合に、タスク１８０の第１の部分１９０の実行の結果を保持する。
【００４４】
第２の実行部は、タスク１８０の第１の部分１９０の実行が終了した際にタスク処理継続指令１２８が既に発行されている場合は、タスク１８０の第１の部分１９０の実行の結果を引き継いでタスク１８０の第２の部分１９２を実行する。また、第１の実行部は、タスク１８０の第１の部分１９０の実行が終了した際にタスク処理継続指令１２８が未だ発行されていない場合は、ホールドポイント２００においてタスク１８０の実行を停止する。また、第２の実行部は、タスク１８０の第１の部分１９０の実行が終了した後にタスク処理継続指令１２８が発行された場合は、タスク処理継続指令１２８が発行されたときからタスク１８０の実行を再開し、タスク１８０の第１の部分１９０の実行の結果を引き継いでタスク１８０の第２の部分１９２を実行する。これにより、第２の実行部は、入力電圧判定部１１０により入力電圧１２０が信号であると判定された後にタスク１８０の第１の部分１９０の実行の結果を引き継いでタスク１８０の第２の部分１９２の実行を開始する。
【００４５】
タスクが３個以上の部分に分割され、３個以上の部分に含まれる第１の部分と第２の部分との間にホールドポイントが設けられても良い。この場合は、タスク１８０の第１の部分１９０は、ホールドポイントより前にある。
【００４６】
タスク管理部１７２は、ポート１４８、１５０、１５２及び１５４を備える。ポート１４８には、入力電圧１２０のエッジ１２４が入力される。ポート１５０には、信号確定フラグ１２２が入力される。ポート１５２からは、タスク処理中止指令１３０が出力される。ポート１５４からは、リセット指令１３２が出力される。タスク管理部１７２は、入力電圧１２０のエッジ１２４がポート１４８に入力されたこと、及び信号確定フラグ１２２がポート１５０に入力されたことを検出する。
【００４７】
タスク管理部１７２は、指令をタスク実行部１７０に発行する管理部として動作する。指令の発行は、入力された入力電圧１２０のエッジ１２４及び信号確定フラグ１２２に基づいて行われる。発行される指令の種類は、タスク実行部１７０によるタスク１８０の実行状態に応じて変化する。
【００４８】
タスク管理部１７２は、タイマー２１０を備える。
【００４９】
タスク管理部１７２は、入力電圧１２０のエッジ１２４が入力された際に、タイマー２１０に時間の計測を開始させる。
【００５０】
タスク管理部１７２は、タイマー２１０が時間の計測を開始してから第２の時間が経過するまでの間に入力電圧１２０が閾値より低くなった場合に、タイマー２１０による時間の計測をリセットし、指令をタスク実行部１７０に対して発行する。
【００５１】
また、タスク管理部１７２は、タイマー２１０が時間の計測を開始してから第２の時間が経過したにもかかわらず信号確定フラグ１２２が入力されていない場合に、指令をタスク実行部１７０に対して発行する。
【００５２】
発行される指令は、第１の実行部がタスク１８０の第１の部分１９０を実行している場合は、タスク処理中止指令１３０であり、第１の実行部がタスク１８０の第１の部分１９０の実行を終了している場合は、リセット指令１３２である。タスク管理部１７２は、タスク処理中止指令１３０を第１の実行部に対して発行することにより、タスク１８０の第１の部分１９０の実行を中止することを第１の実行部に指令する。また、タスク管理部１７２は、リセット指令１３２を保持部に対して発行することにより、タスク１８０の第１の部分１９０の実行の結果をリセットすることを保持部に指令する。
【００５３】
第２の時間は、第１の時間と同じ時間、又は第１の時間より長い時間である。第２の時間は、例えば、信号確定フラグ１２２がポート１４２からポート１４６に伝達されるのに要する遅延時間の最大値を第１の時間に付加した時間である。第２の時間が、動作に不整合が生じない範囲内においてユーザーが可変に設定することができる時間であってもよい。
【００５４】
第１の実行部は、タスク処理継続指令１２８が発行されていない状態でタスク処理中止指令１３０が発行された場合は、タスク１８０の第１の部分１９０の実行を中止する。また、保持部は、タスク処理継続指令１２８が発行されていない状態でリセット指令１３２が発行された場合は、タスク１８０の第１の部分１９０の実行の結果をリセットする。
【００５５】
これらにより、タスク管理部１７２は、入力電圧１２０が下述する条件を満たすか否かを判定し、入力電圧判定部１１０により入力電圧１２０が信号であると判定されていない状態で入力電圧１２０が下述する条件を満たすと判定した場合に、下述することを第１の実行部又は保持部に指令する。満たされるべき条件は、入力電圧１２０のエッジ１２４が入力されてから第２の時間が経過するまでの間に入力電圧１２０が閾値より低くなるという条件、及び入力電圧１２０のエッジ１２４が入力されてから第２の時間が経過したにもかかわらず入力電圧判定部１１０により入力電圧１２０が信号であると判定されていないという条件の少なくとも一方である。これらの条件が、これらの条件と異なる条件に置き換えられてもよい。指令されることは、タスク１８０の第１の部分１９０の実行を中止すること、及びタスク１８０の第１の部分１９０の実行の結果をリセットすることの少なくとも一方である。指令されることは、第１の実行部がタスク１８０の第１の部分１９０を実行している場合は、タスク１８０の第１の部分１９０の実行を中止することであり、第１の実行部がタスク１８０の第１の部分１９０の実行を終了している場合は、タスク１８０の第１の部分１９０の実行の結果をリセットすることである。
【００５６】
入力電圧１２０のエッジ１２４が入力されてからタスク１８０のうちの既に実行された部分がホールドポイント２００に到達するまでの時間は、制御プログラムのサイズ等に依存し、ＰＬＣに入力される信号が通過する入力インターフェース回路に実装されるノイズフィルタの遅延時間と同程度になる場合もあるし、当該遅延時間より長くなる場合もある。当該遅延時間は、１μｓ以上７０ｍｓ程度である。しかし、当該時間を当該遅延時間と同程度にした場合は、デジタル信号処理回路１００ａを機能安全に関する装置に組み込むことが可能になる。ただし、デジタル信号処理回路１００ａが機能安全に関する装置と異なる装置に組み込まれてもよい。
【００５７】
デジタル信号処理回路１００ａにおいては、入力電圧１２０が信号であるか否かが判定される前に、入力電圧１２０のエッジ１２４が入力されるのに連動してタスク１８０の実行が開始される。このため、プロセッサ１１２の応答速度を向上することができる。
【００５８】
また、デジタル信号処理回路１００ａにおいては、入力電圧１２０が信号であると判定されない場合に、誤動作が発生するポイントを含むタスク１８０の第２の部分１９２の実行が開始されず、タスク１８０の第１の部分１９０の実行が中止されるか、又はタスク１８０の第１の部分１９０の実行の結果がリセットされる。このため、ノイズによる誤動作を抑制することができる。
【００５９】
また、デジタル信号処理回路１００ａにおいては、これらの効果を発揮することができる信号の種類に対する制約を少なくすることができる。
【００６０】
２  実施の形態２
図２は、実施の形態２のデジタル信号処理回路を図示するブロック図である。
【００６１】
図２に図示される実施の形態２のデジタル信号処理回路１００ｂは、図１に図示される実施の形態１のデジタル信号処理回路１００ａと下記の点で相違する。
【００６２】
第１に、デジタル信号処理回路１００ａにおいては、プロセッサ１１２が、信号確定フラグ１２２が入力された場合に、タスク処理継続指令１２８をタスク実行部１７０に対して発行する。これに対して、デジタル信号処理回路１００ｂにおいては、プロセッサ１１２が、信号確定フラグ１２２が入力された場合に、信号確定フラグ１２２をタスク管理部１７２に入力する。また、タスク実行部１７０が、タスク１８０の第１の部分１９０の実行が終了した場合に、ホールドポイント到達信号１３４をタスク管理部１７２に入力する。また、タスク管理部１７２が、信号確定フラグ１２２及びホールドポイント到達信号１３４の両方が入力された場合に、タスク処理継続指令１２８をタスク実行部１７０に対して発行する。これにより、タスク管理部１７２は、入力電圧判定部１１０により入力電圧１２０が信号であると判定され、タスク実行部１７０がタスク１８０の第１の部分１９０の実行を終了した場合に、タスク１８０の第２の部分１９２の実行を開始することをタスク実行部１７０に指令する。
【００６３】
第２に、デジタル信号処理回路１００ａにおいては、タスク処理中止指令１３０がタスク実行部１７０に対して発行される。これに対して、デジタル信号処理回路１００ｂにおいては、タスク処理中止指令１３０がタスク実行部１７０に対して発行されない。
【００６４】
以下では、上記の相違に関連するデジタル信号処理回路１００ｂの構成が説明される。説明されない構成については、デジタル信号処理回路１００ａにおいて採用された構成がデジタル信号処理回路１００ｂにおいても採用される。
【００６５】
タスク管理部１７２は、ポート１５０、１５８及び１６０を備える。ポート１５０には、信号確定フラグ１２２が入力される。ポート１５８には、ホールドポイント到達信号１３４が入力される。ポート１６０からは、タスク処理継続指令１２８が出力される。タスク管理部１７２は、信号確定フラグ１２２がポート１５０に入力されたこと、及びホールドポイント到達信号１３４がポート１５８に入力されたことを検出する。
【００６６】
タスク実行部１７０は、第１の実行部、保持部及び第２の実行部として機能する。
【００６７】
タスク管理部１７２は、タイマー２１０が時間の計測を開始してから第２の時間が経過するまでの間に入力電圧１２０が閾値より低くなった場合に、第１の実行部がタスク１８０の第１の部分１９０の実行を終了しているときは、リセット指令１３２を保持部に対して発行する。また、タスク管理部１７２は、タイマー２１０が時間の計測を開始してから第２の時間が経過したにもかかわらず信号確定フラグ１２２が入力されていない場合に、第１の実行部がタスク１８０の第１の部分１９０の実行を終了しているときは、リセット指令１３２を保持部に対して発行する。このため、タスク管理部１７２は、入力電圧１２０が下述する条件を満たすか否かを判定し、入力電圧判定部１１０により入力電圧１２０が信号であると判定されていない状態で入力電圧１２０が下述する条件を満たすと判定した場合に、下述することを保持部に指令する。満たされるべき条件は、入力電圧１２０のエッジ１２４が入力されてから第２の時間が経過するまでの間に入力電圧１２０が閾値より低くなるという条件、及び入力電圧１２０のエッジ１２４が入力されてから第２の時間が経過したにもかかわらず入力電圧判定部１１０により入力電圧１２０が信号であると判定されていないという条件の少なくとも一方である。指令されることは、タスク１８０の第１の部分１９０の実行の結果をリセットすることである。
【００６８】
デジタル信号処理回路１００ｂにおいても、デジタル信号処理回路１００ａと同様に、プロセッサ１１２の応答速度を向上することができ、ノイズによる誤動作を抑制することができ、これらの効果を発揮することができる信号の種類に対する制約を少なくすることができる。
【００６９】
また、デジタル信号処理回路１００ｂにおいては、タスク管理部１７２が、タスク１８０の実行状態を監視する必要がなく、タスク処理中止指令１３０を発行する必要がない。これにより、タスク管理部１７２を簡素化することができる。
【００７０】
３  実施の形態３
図３は、実施の形態３のデジタル信号処理回路を図示するブロック図である。
【００７１】
図３に図示される実施の形態３のデジタル信号処理回路１００ｃは、図１に図示される実施の形態１のデジタル信号処理回路１００ａと下記の点で相違する。
【００７２】
第１に、デジタル信号処理回路１００ａにおいては、互いに分離された入力電圧判定部１１０及びタスク管理部１７２が設けられ、入力電圧判定部１１０がプロセッサ１１２に外付けされ、タスク管理部１７２がプロセッサ１１２に内蔵される。これに対して、デジタル信号処理回路１００ｃにおいては、入力電圧判定部１１０及びタスク管理部１７２が一体化された入力電圧判定／タスク管理部１７４が設けられ、入力電圧判定／タスク管理部１７４がプロセッサ１１２に内蔵される。入力電圧判定／タスク管理部１７４がプロセッサ１１２に外付けされてもよい。
【００７３】
第２に、デジタル信号処理回路１００ａにおいては、タイマー２１０が時間の計測を開始してから第２の時間が経過するまでの間に入力電圧１２０が閾値より低くなった場合、及びタイマー２１０が時間の計測を開始してから第２の時間が経過したにもかかわらず信号確定フラグ１２２が入力されていない場合の少なくとも一方の場合に、指令がタスク実行部１７０に対して発行される。これに対して、デジタル信号処理回路１００ｃにおいては、タイマー２１０が時間の計測を開始してから第２の時間が経過するまでの間に入力電圧１２０が閾値より低くなった場合に、指令がタスク実行部１７０に対して発行される。
【００７４】
以下では、上記の相違に関連するデジタル信号処理回路１００ｃの構成が説明される。説明されない構成については、デジタル信号処理回路１００ａにおいて採用された構成がデジタル信号処理回路１００ｃにおいても採用される。
【００７５】
入力電圧判定／タスク管理部１７４は、ポート１４０、１４２、１５２及び１５４を備える。ポート１４０には、入力電圧１２０のエッジ１２４が入力される。ポート１４２からは、タスク処理継続指令１２８が出力される。ポート１５２からは、タスク処理中止指令１３０が出力される。ポート１５４からは、リセット指令１３２が出力される。入力電圧判定／タスク管理部１７４は、入力電圧１２０のエッジ１２４がポート１４０に入力されたことを検出する。
【００７６】
タスク実行部１７０は、第１の実行部、保持部及び第２の実行部として機能する。
【００７７】
入力電圧判定／タスク管理部１７４は、入力電圧１２０のエッジ１２４が入力されてから第１の時間が経過するまで入力電圧１２０が閾値以上である状態が継続した場合に、入力電圧１２０が信号であると判定する。また、入力電圧判定／タスク管理部１７４は、入力電圧１２０が信号であると判定した場合に、信号確定フラグ１２２を生成する。生成された信号確定フラグ１２２は、ポート１４２から出力され、第２の実行部に対して発行されるタスク処理継続指令１２８となる。これにより、第２の実行部は、入力電圧判定／タスク管理部１７４により入力電圧１２０が信号であると判定された後に、タスク１８０の第１の部分１９０の実行の結果を引き継いでタスク１８０の第２の部分１９２の実行を開始する。
【００７８】
入力電圧判定／タスク管理部１７４は、タイマー２１０が時間の計測を開始してから第２の時間が経過するまでの間に入力電圧１２０が閾値より低くなった場合に、タイマー２１０による時間の計測をリセットし、ノイズ確定フラグ１３６を生成する。生成されたノイズ確定フラグ１３６は、第１の実行部がタスク１８０の第１の部分１９０を実行している場合は、ポート１５２から出力され、第１の実行部に対して発行されるタスク処理中止指令１３０となる。生成されたノイズ確定フラグ１３６は、第１の実行部がタスク１８０の第１の部分１９０の実行を終了している場合は、ポート１５４から出力され、保持部に対して発行されるリセット指令１３２となる。
【００７９】
これにより、入力電圧判定／タスク管理部１７４は、入力電圧１２０が下述する条件を満たすか否かを判定し、入力電圧判定部１１０により入力電圧１２０が信号であると判定されていない状態で入力電圧１２０が下述する条件を満たすと判定した場合に、下述することを第１の実行部又は保持部に指令する。満たされるべき条件は、入力電圧１２０のエッジ１２４が入力されてから第２の時間が経過するまでの間に入力電圧１２０が閾値より低くなるという条件である。指令されることは、タスク１８０の第１の部分１９０の実行を中止すること、及びタスク１８０の第１の部分１９０の実行の結果をリセットすることの少なくとも一方である。指令されることは、第１の実行部がタスク１８０の第１の部分１９０を実行している場合は、タスク１８０の第１の部分１９０の実行を中止することであり、第１の実行部がタスク１８０の第１の部分１９０の実行を終了している場合は、タスク１８０の第１の部分１９０の実行の結果をリセットすることである。
【００８０】
デジタル信号処理回路１００ｃにおいても、デジタル信号処理回路１００ａと同様に、プロセッサ１１２の応答速度を向上することができ、ノイズによる誤動作を抑制することができ、これらの効果を発揮することができる信号の種類に対する制約を少なくすることができる。
【００８１】
４  実施の形態４
図４は、実施の形態４のデジタル信号処理回路を図示するブロック図である。
【００８２】
図４に図示される実施の形態４のデジタル信号処理回路１００ｄは、図１に図示される実施の形態１のデジタル信号処理回路１００ａと下記の点で相違する。
【００８３】
デジタル信号処理回路１００ａにおいては、タスク管理部１７２が、タイマー２１０が時間の計測を開始してから第２の時間が経過するまでの間に入力電圧１２０が閾値より低くなった場合、及びタイマー２１０が時間の計測を開始してから第２の時間が経過したにもかかわらず信号確定フラグ１２２が入力されていない場合の少なくとも一方の場合に、指令をタスク実行部１７０に対して発行する。これに対して、デジタル信号処理回路１００ｄにおいては、入力電圧判定部１１０が、タイマー２１０が時間の計測を開始してから第２の時間が経過するまでの間に入力電圧１２０が閾値より低くなった場合に、ノイズ確定フラグ１３６を生成する。また、タスク管理部１７２が、ノイズ確定フラグ１３６が生成された場合に、指令をタスク実行部１７０に対して発行する。
【００８４】
以下では、上記の相違に関連するデジタル信号処理回路１００ｄの構成が説明される。説明されない構成については、デジタル信号処理回路１００ａにおいて採用された構成がデジタル信号処理回路１００ｄにおいても採用される。
【００８５】
入力電圧判定部１１０は、ポート１６２を備える。ポート１６２からは、ノイズ確定フラグ１３６が出力される。
【００８６】
タスク管理部１７２は、ポート１６４、１５２及び１５４を備える。ポート１６４には、ノイズ確定フラグ１３６が入力される。ポート１５２からは、タスク処理中止指令１３０が出力される。ポート１５４からは、リセット指令１３２が出力される。タスク管理部１７２は、ノイズ確定フラグ１３６がポート１６４に入力されたことを検出する。
【００８７】
タスク実行部１７０は、第１の実行部、保持部及び第２の実行部として機能する。
【００８８】
タスク管理部１７２は、ノイズ確定フラグ１３６が入力された場合に、第１の実行部がタスク１８０の第１の部分１９０を実行しているときは、タスク処理中止指令１３０を第１の実行部に対して発行し、第１の実行部がタスク１８０の第１の部分１９０の実行を終了しているときは、リセット指令１３２を保持部に対して発行する。これにより、入力電圧判定部１１０が、入力電圧１２０が下述する条件を満たすか否かを判定し、タスク管理部１７２が、入力電圧１２０が下述する条件を満たすと入力電圧判定部１１０により判定された場合に、下述することを第１の実行部又は保持部に指令する。満たされるべき条件は、入力電圧１２０のエッジ１２４が入力されてから第２の時間が経過するまでの間に入力電圧１２０が閾値より低くなるという条件である。指令されることは、タスク１８０の第１の部分１９０の実行を中止すること、及びタスク１８０の第１の部分１９０の実行の結果をリセットすることの少なくとも一方である。指令されることは、タスク実行部１７０の第１の実行部がタスク１８０の第１の部分１９０を実行している場合は、タスク１８０の第１の部分１９０の実行を中止することであり、第１の実行部がタスク１８０の第１の部分１９０の実行を終了している場合は、タスク１８０の第１の部分１９０の実行の結果をリセットすることである。
【００８９】
デジタル信号処理回路１００ｄにおいても、デジタル信号処理回路１００ａと同様に、プロセッサ１１２の応答速度を向上することができ、ノイズによる誤動作を抑制することができ、これらの効果を発揮することができる信号の種類に対する制約を少なくすることができる。
【００９０】
また、デジタル信号処理回路１００ｄにおいては、タスク管理部１７２が、入力電圧１２０のエッジ１２４が入力されたことを検出する必要がなく、入力電圧１２０のエッジ１２４が入力されてから経過した時間をタイマー２１０に計測させる必要がなく、タスク処理継続指令１２８を発行する必要がない。これにより、タスク管理部１７２を簡素化することができる。
【００９１】
５  変形例
実施の形態１から４までのデジタル信号処理回路１００ａ，１００ｂ，１００ｃ及び１００ｄの説明においては、説明を簡単にするために、ひとつの入力電圧１２０がプロセッサ１１２に入力されるとした。しかし、複数の入力電圧１２０がプロセッサ１１２に入力されてもよい。
【００９２】
第１の変形例においては、複数の入力電圧１２０がプロセッサ１１２に入力され、複数の入力電圧１２０にそれぞれ対応する複数の入力電圧判定部１１０が設けられ、複数の入力電圧１２０にそれぞれ対応する複数のタスク管理部１７２が設けられる。
【００９３】
第２の変形例においては、複数の入力電圧１２０がプロセッサ１１２に入力され、複数の入力電圧１２０に対応するひとつの入力電圧判定部１１０が設けられ、複数の入力電圧１２０に対応するひとつのタスク管理部１７２が設けられる。ただし、ひとつの入力電圧判定部１１０及びひとつのタスク管理部１７２は、複数の入力電圧１２０を互いに独立して扱う。
【００９４】
第１の変形例及び第２の変形例が混在してもよい。
【００９５】
複数の入力電圧１２０がプロセッサ１１２に入力され、入力電圧１２０のエッジ１２４が入力されるのに連動して開始されるタスク１８０の最初の処理を入力電圧１２０のエッジ１２４が検出された時刻をメモリに格納する処理にすることにより、略同時に入力される複数の信号の間の時間偏差を精密に測定することができる。
【００９６】
なお、ハードウェアフィルタによりノイズが除去される場合は、ハードウェアフィルタに備えられる素子の定数のばらつきにより測定される時間偏差に誤差が生じたり、ハードウェアフィルタにおける信号の伝達の遅延によりリアルタイム性の低下が生じたりする。また、ソフトウェアフィルタによりノイズが除去される場合は、ソフトウェアフィルタによる信号の伝達の遅延によりリアルタイム性の低下が生じる。しかし、上述した第１の変形例及び第２の変形例においては、これらのハードウェアフィルタ及びソフトウェアフィルタを省略することができ、これらの問題を解消することができる。
【００９７】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【００９８】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００９９】
１００ａ，１００ｂ，１００ｃ，１００ｄ  デジタル信号処理回路、１１０  入力電圧判定部、１１２  プロセッサ、１７０  タスク実行部、１７２  タスク管理部、１７４  入力電圧判定／タスク管理部、１８０  タスク、１９０  第１の部分、１９２  第２の部分、２００  ホールドポイント。
【図１】
2020021359.tif 000003
【図２】
2020021359.tif 000004
【図３】
2020021359.tif 000005
【図４】
2020021359.tif 000006