(57)【要約】【課題】半導体スイッチ素子へのサージ電圧を抑制する直流遮断装置を提供する。【解決手段】実施形態に係る直流遮断装置は、半導体スイッチ回路と、前記半導体スイッチ回路に並列に接続され、前記半導体スイッチ回路が遮断したときの電流を転流するスナバ回路と、第１配線を介して、前記半導体スイッチ回路に並列に接続された第１アレスタと、前記第１配線とは異なる第２配線を介して、前記第１アレスタに並列に接続されるとともに、前記第１配線および前記第２配線を介して、前記半導体スイッチ回路に接続された第２アレスタと、を備える。【選択図】図１
2020087775.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチ回路と、
前記半導体スイッチ回路に並列に接続され、前記半導体スイッチ回路が遮断したときの電流を転流するスナバ回路と、
第１配線を介して、前記半導体スイッチ回路に並列に接続された第１アレスタと、
前記第１配線とは異なる第２配線を介して、前記第１アレスタに並列に接続されるとともに、前記第１配線および前記第２配線を介して、前記半導体スイッチ回路に並列に接続された第２アレスタと、
を備えた直流遮断装置。
【請求項２】
前記第１アレスタの外形寸法は、前記第２アレスタの外形寸法よりも小形である請求項１記載の直流遮断装置。
【請求項３】
前記第１アレスタの制限電圧は、前記第２アレスタの制限電圧よりも低い請求項１または２に記載の直流遮断装置。
【請求項４】
前記第１アレスタおよび前記第２アレスタは、酸化亜鉛の焼結体を含む非直線性抵抗素子をそれぞれ含む請求項３記載の直流遮断装置。
【請求項５】
前記第１アレスタおよび前記第２アレスタは、それぞれ並列に接続された複数の前記非直線性抵抗素子を含み、
前記第１アレスタの前記非直線性素子の並列数は、前記第２アレスタの前記非直線性素子の並列数よりも少ない請求項４記載の直流遮断装置。
【請求項６】
前記第１アレスタの制限電圧比は、前記第２アレスタの制限電圧比よりも大きい請求項４または５に記載の直流遮断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、直流遮断装置に関する。
【背景技術】
【０００２】
直流遮断装置は、直流では交流のようにゼロクロスしないため、遮断時のエネルギーの処理をどのようにするか、さまざま方式が検討され、提案されている（たとえば特許文献１等）。
【０００３】
多くの直流遮断装置では、遮断時のエネルギーを適切に転流し、処理することとしている。半導体素子からなるスイッチ回路によって遮断されたエネルギーをスナバ回路で吸収し、遮断エネルギーの余剰分をアレスタのようなサージ防護回路で吸収する直流遮断装置がある。
【０００４】
直流送電を含む直流電力系統向けの直流遮断装置では、系統事故時の遮断エネルギーが大きく、単一のアレスタで遮断エネルギーを吸収することが困難なため、複数個のアレスタを並列接続して用いることがある。
【０００５】
遮断エネルギーに応じて、アレスタ等の部品の外形サイズは大きくなり、互いの配線が長くなる。配線に生ずる寄生インダクタンスによって、スイッチ回路からスナバ回路に流れる電流や、スナバ回路からアレスタに流れる電流が制限され、スイッチ回路の両端に高いサージ電圧が印加されることが問題となる。
【０００６】
このようなスイッチ回路へのサージ電圧を抑制するためには、スイッチ回路と、スナバ回路との配線の長さを短くするとともに、スイッチ回路とアレスタとの配線の長さも短くして寄生インダクタンスを小さくする必要がある。しかし、アレスタを複数個配置するとなると、スイッチ回路とスナバ回路の配線長を最短にすることと、スイッチ回路と、すべてのアレスタとの間の配線を最短とすることを両立するのは困難となる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１６−１２７０２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
実施形態は、スイッチ回路へのサージ電圧を抑制する直流遮断装置を提供する。
【課題を解決するための手段】
【０００９】
実施形態に係る直流遮断装置は、半導体スイッチ回路と、前記半導体スイッチ回路に並列に接続され、前記半導体スイッチ回路が遮断したときの電流を転流するスナバ回路と、第１配線を介して、前記半導体スイッチ回路に並列に接続された第１アレスタと、前記第１配線とは異なる第２配線を介して、前記第１アレスタに並列に接続されるとともに、前記第１配線および前記第２配線を介して、前記半導体スイッチ回路に並列に接続された第２アレスタと、を備える。
【発明の効果】
【００１０】
本実施形態では、半導体スイッチ素子へのサージ電圧を抑制する直流遮断装置が実現される。
【図面の簡単な説明】
【００１１】
【図１】実施形態に係る直流遮断装置を例示する回路図である。
【図２】図２（ａ）は、実施形態の直流遮断装置を例示するブロック図である。図２（ｂ）は、図２（ａ）の直流遮断装置を備えた直流送電システムを例示するブロック図である。
【図３】図３（ａ）および図３（ｂ）は、図１の直流遮断装置の各要素を実体的に例示した模式的な配線図である。
【図４】図４（ａ）は、比較例の直流遮断装置を例示する回路図である。図４（ｂ）は、図４（ａ）の直流遮断装置の各要素を実体的に例示した模式的な配線図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
【００１３】
図１は、実施形態に係る直流遮断装置を例示する回路図である。
図１に示すように、実施形態の直流遮断装置１０は、遮断回路２０を備える。直流遮断装置１０は、端子１１ａ〜１１ｃを有しており、端子１１ａ，１１ｂに遮断すべき直流配線が接続される。端子１１ｃには、直流配線に流れる電流値のデータが入力され、直流遮断装置１０は、電流値があらかじめ設定されたしきい値以上となった場合に、遮断動作を開始する。直流遮断装置１０は、直流配線に流れる電流がしきい値よりも小さい場合には、回路を閉じて、直流電流を流す。
【００１４】
遮断回路２０は、半導体スイッチ回路２１と、スナバ回路２３と、複数のアレスタ２６〜２９と、を含む。半導体スイッチ回路２１は、端子２２ａ，２２ｂを有する。半導体スイッチ回路２１は、端子２２ａを介して、直流遮断装置１０の端子１１ａに接続され、端子２２ｂを介して、直流遮断装置１０の端子１１ｂに接続されている。
【００１５】
スナバ回路２３は、半導体スイッチ回路２１に並列に接続されている。なお、詳細には、後述するように、半導体スイッチ回路２１では、複数個の半導体スイッチ素子が直列に接続され、半導体スイッチ素子ごとに並列に接続されたスナバ回路が設けられている。半導体スイッチ素子の直列数は、半導体スイッチ素子の耐圧と直流遮断装置１０が設けられる直流回路の直流電圧に応じて決定される。
【００１６】
アレスタ２６〜２９は、並列に接続されている。並列に接続されたアレスタ２６〜２９は、半導体スイッチ回路２１に並列に接続されている。
【００１７】
アレスタ２６〜２９では、電流を流して電圧の上昇を制限する制限電圧は、半導体スイッチ回路２１およびスナバ回路２３の耐圧よりも低い値に設定されている。アレスタ２６〜２９の制限電圧は、同一の電流値において、たとえばすべて同一の値を有する。アレスタ２６〜２９の制限電圧は、同一の値に限らず、異なる値であってもよい。
【００１８】
アレスタ（第１アレスタ）２６は、他のアレスタ（第２アレスタ）２７〜２９よりも半導体スイッチ回路２１の近傍に配置されている。アレスタ２６は、配線３１ａおよび配線３１ｂ（第１配線）を介して、半導体スイッチ回路２１の一方の端子２２ａおよび他方の端子２２ｂに接続されている。
【００１９】
アレスタ２６と、アレスタ２７〜２９とでは、外形寸法が異なっている。好ましくは、アレスタ２６は、アレスタ２７〜２９よりも小形の外形寸法を有している。アレスタ２６の外形寸法をより小さいものとすることによって、アレスタ２６を半導体スイッチ回路２１のよい近傍に配置することができる。
【００２０】
アレスタ２７〜２９は、この例では、すべて同じ外形サイズを有している。アレスタ２７ａは、配線３２ａ，３２ｂを介して他のアレスタ２８，２９に接続されている。アレスタ２８は、配線３３ａ，３３ｂを介して他のアレスタ２７，２９に接続されている。アレスタ２９は、配線３４ａ，３４ｂを介して他のアレスタ２７，２８に接続されている。
【００２１】
アレスタ２６は、配線３５ａ，３５ｂを介して、他のアレスタ２７〜２９に接続されている。したがって、小形のアレスタ２６は、配線３１ａ，３１ｂで半導体スイッチ回路２１に接続され、他のアレスタ２７〜２９は、それぞれの自己の配線に加えて、配線３１ａ，３１ｂおよび配線（第２配線）３５ａ，３５ｂを介して、半導体スイッチ回路２１に接続されている。
【００２２】
図では、各配線に破線でインダクタンスの回路図記号が示されている。破線のインダクタンスの記号は、各配線の長さに応じて発生する寄生インダクタンスであることを表している。アレスタ２６と半導体スイッチ回路２１との間の配線の長さは、他のアレスタ２７〜２９と半導体スイッチ回路２１との間の配線の長さに比べて短い。そのため、アレスタ２６と半導体スイッチ回路２１との間の配線３１ａ，３１ｂによる寄生インダクタンスを他の配線による寄生インダクタンスよりも低い値とすることができる。
【００２３】
スナバ回路２３は、半導体スイッチ回路２１の近傍に設けられており、したがって、十分に短い配線長で接続されている。この図では、スナバ回路２３の両端の配線３６ａ，３６ｂのみが描かれているが、半導体スイッチ回路２１を構成する各半導体スイッチへの配線も短い配線長となる。
【００２４】
アレスタ２６と他のアレスタ２７〜２９とは、好ましくは、近接して配置され、互いを接続する配線長は短く寄生インダクタンスも小さく設定される。これによって、アレスタ２６で吸収した遮断エネルギーの余剰分は、遮断電流として他のアレスタ２７〜２９に容易に転流される。
【００２５】
アレスタ２６〜２９の制限電圧を異ならせる場合には、半導体スイッチ回路２１との配線長が短く、寄生インダクタンスが小さく設定されているアレスタ２６の制限電圧を他のアレスタ２７〜２９の制限電圧よりも低く設定することができる。このように設定することによって、より確実に遮断電流をアレスタ２６に最初に転流することができる。
【００２６】
アレスタ２６の制限電圧を他のアレスタ２７〜２９の制限電圧よりも低く設定する場合には、好ましくは、アレスタ２６の制限電圧比を他のアレスタ２７〜２９よりも大きく設定する。これによって、確実にアレスタ２６に遮断電流を転流した後、他のアレスタ２７〜２９に余剰の遮断電流を円滑に転流することができる。アレスタの制限電圧比とは、異なる電流値における制限電圧の比であり、制限電圧比は、大電流時の制限電圧／小電流時の制限電圧と定義される。
【００２７】
図２（ａ）は、実施形態の直流遮断装置を例示するブロック図である。図２（ｂ）は、図２（ａ）の直流遮断装置を備えた直流送電システムを例示するブロック図である。
図２（ａ）には、より具体的な直流遮断装置１０の構成例が示されている。図２（ａ）に示すように、実施形態の直流遮断装置１０は、遮断回路２０のほか、主スイッチ回路４０と、機械遮断器５０と、制御部６０と、をさらに備える。
【００２８】
主スイッチ回路４０および機械遮断器５０は、直列に接続されている。主スイッチ回路４０および機械遮断器５０の直列回路は、端子１１ａ，１１ｂ間に接続されている。
【００２９】
主スイッチ回路４０は、たとえばＩＧＢＴ等の自己消弧型の半導体素子である。主スイッチ回路４０は、通常には導通しており、直流配線において短絡事故等を生じた場合には、遮断される。なお、主スイッチ回路４０は、この例のように遮断後には、遮断電流は、遮断回路２０に流れ、両端に高電圧が印加されないので、多くの場合には、直列数は１つとされる。
【００３０】
機械遮断器５０は、通常には閉じており、直流配線において短絡事故等を生じた場合には、遮断電流が半導体スイッチ回路２１に転流された後に開放される。
【００３１】
遮断回路２０は、主スイッチ回路４０および機械遮断器５０の直列回路に並列に接続されている。遮断回路２０の半導体スイッチ回路２１は、通常には導通している。半導体スイッチ回路２１は、直流配線２において短絡事故等を生じた場合に、遮断される。主スイッチ回路４０が遮断されたときには、両端に直流回路１ａ，１ｂが入出力する直流電圧に加えて、アーク放電による電圧が印加される。そのため、上述したように、半導体スイッチ回路２１を構成する半導体スイッチは、多数個が直列接続されている。
【００３２】
図２（ｂ）に示すように、直流遮断装置１０は、直流回路１ａ，１ｂの間の直流配線２に直列に接続されて用いられる。直流回路１ａ，１ｂは、たとえば電力系統等の交流電圧を直流電圧に変換する交直電力変換器や、太陽光発電パネル、蓄電池等の直流電源等である。直流回路１ａ，１ｂは、直流電源で動作する直流負荷を含んでもよい。直流配線２は、たとえば直流送電線である。直流配線２には、電流検出器３が設けられており、直流遮断装置１０は、電流検出器３によって検出された電流値Ｉｓを入力して、電流値Ｉｓがあらかじめ設定されたしきい値以上の場合に、遮断動作を開始する。
【００３３】
制御部６０において、電流値Ｉｓがしきい値以上であると判定した場合には、まず遮断信号Ｓ１を生成して、主スイッチ回路４０を遮断する。主スイッチ回路４０が遮断されたことによって、遮断電流は、半導体スイッチ回路２１に転流される。
【００３４】
その後、制御部６０は、遮断信号Ｓ２を生成して、機械遮断器５０を遮断する。機械遮断器５０が遮断された後に制御部６０は、遮断信号Ｓ３を生成して、遮断回路２０の半導体スイッチ回路２１を遮断する。
【００３５】
なお、実施形態の直流遮断装置１０は、半導体スイッチ回路２１を備えていればよく、上述の図２（ａ）の構成例に限られない。また、直流遮断装置が電流検出器を含んでいてもよいし、直流遮断装置が制御部を含まず、たとえば、交直電力変換器を制御する制御装置によって、遮断制御を行うようにしてもよい。
【００３６】
図３（ａ）および図３（ｂ）は、図１の直流遮断装置の各要素を実体的に例示した模式的な配線図である。
図３（ａ）は、遮断回路２０の正面図であり、図３（ｂ）は、遮断回路２０の平面図である。
図３（ａ）に示すように、遮断回路２０では、基板３０上に、コンデンサ２４ａ〜２４ｄおよびダイオード２５ａ〜２５ｄを含むスナバ回路、半導体スイッチ回路２１およびアレスタ２６〜２９が設けられている。基板３０は、絶縁性の材料で形成された板状の部材である。
【００３７】
遮断回路２０の実体的な配置を説明するために、ＸＹＺの三次元座標を用いることがある。Ｘ軸およびＹ軸は、基板３０が設けられる面に平行な面を含むように設定される。Ｘ軸は、コンデンサ２４ａ〜２４ｄ、ダイオード２５ａ〜２５ｄ、半導体スイッチ回路２１およびアレスタ２６〜２９が配列された方向に沿って設定されている。Ｙ軸は、Ｘ軸に直交する軸であり、Ｙ軸に沿って、半導体スイッチ回路２１の半導体スイッチ２１ａ〜２１ｄが直列に接続されて配置されている。
【００３８】
半導体スイッチ回路２１の各半導体スイッチ２１ａ〜２１ｄは、たとえば圧接型の半導体素子であり、パッケージの円形の圧接電極の面がＸ軸に平行に、パッケージの円形の中心軸がＹ軸に平行になるように配置されている。各半導体スイッチ２１ａ〜２１ｄは、各電極間にたとえばヒートシンクを挟んで、直列接続され、Ｙ軸方向に延伸するスタックとして、基板３０上に配置されている。
【００３９】
半導体スイッチ２１ａ〜２１ｄは、好ましくは、自己消弧型の半導体素子である。たとえば、半導体スイッチ２１ａ〜２１ｄは、ＩＧＢＴやＭＯＳＦＥＴ等である。
【００４０】
アレスタ２６〜２９は、円筒形状の外形を有しており、円筒が延伸する方向がＹ軸方向とほぼ平行するように配置されている。アレスタ２６〜２９は、Ｘ軸方向に沿って、この例では、基板上に２個配置され、配置された２個のアレスタ２８，２９の上方（Ｚ軸の正方向）にさらに２個のアレスタ２６，２７が配置されている。
【００４１】
好ましくは、アレスタ２６〜２９は、無接点型である。無接点型のアレスタ２６〜２９は、たとえば、ＺｎＯの焼結体を含むＺｎＯサージアブソーバ（ＺｎＯ素子）である。
【００４２】
ＺｎＯ素子によるアレスタ２６〜２９では、円盤形状を有するＺｎＯ素子をその円形面が平行かつ円形面の中心をそろえて、重ねて配列されたものが円筒状のケースに収納されている。アレスタ２６〜２９のそれぞれのケース内には、すべて同一の直径および厚さを有する同一特性のＺｎＯ素子が収納されている。ケース内のＺｎＯ素子は、電気的には並列に接続されている。つまり、ＺｎＯ素子の並列数が多いものほど、円筒形状の高さが高くなり、吸収できる遮断エネルギーも大きい。この例では、半導体スイッチ回路２１にもっとも近接して配置されたアレスタ２６は、他のアレスタ２７〜２９よりもＺｎＯ素子の並列数が少ない分、小形形状とすることができる。
【００４３】
各アレスタ２６〜２９の制限電圧は、ほぼ等しく設定されている。また、各アレスタ２６〜２９の制限電圧比もほぼ等しく設定されている。ここで、アレスタの制限電圧は、内蔵されるＺｎＯ素子の制限電圧であり、あらかじめ設定された電流値におけるＺｎＯ素子の両端電極間の電圧である。ＺｎＯ素子は、制限電圧において電流特性を有しており、電流が大きいほど制限電圧は高くなる。アレスタ２６〜２９の制限電圧比は、内蔵されるＺｎＯ素子の制限電圧比であり、ＺｎＯ素子の制限電圧比とは、あらかじめ設定された異なる電流値におけるＺｎＯ素子の制限電圧の比である。制限電圧比を設定する電流値は、たとえば数ｍＡ程度の小電流および数ｋＡの大電流に設定されており、制限電圧比は、大電流時の制限電圧／小電流時の制限電圧と定義される。
【００４４】
ＺｎＯ素子の制限電圧を異ならせることによって、すべてのアレスタ２６〜２９において等しい場合に限らず、異なる制限電圧とすることができる。たとえば、半導体スイッチ回路２１にもっとも近接して配置されるアレスタ２６のＺｎＯ素子の制限電圧を、他のアレスタ２７〜２９の制限電圧よりも低く設定することによって、より確実にアレスタ２６によって、電圧吸収することができるようになる。
【００４５】
アレスタ２６のＺｎＯ素子の並列数を他のアレスタ２７〜２９のＺｎＯ素子の並列数よりも少なく設定することによって、アレスタ２６の制限電圧比を他のアレスタ２７〜２９の制限電圧比よりも大きくすることができる。アレスタ２６の制限電圧比を、他のアレスタ２７〜２９の制限電圧比よりも大きく設定することによって、アレスタ２６による電圧吸収を確実にすることができる。
【００４６】
図３（ｂ）に示すように、スナバ回路２３は、コンデンサ２４ａ〜２４ｄとダイオード２５ａ〜２５ｄとを含む。コンデンサ２４ａおよびダイオード２５ａの組は、半導体スイッチ２１ａに接続されている。コンデンサ２４ｂおよびダイオード２５ｂの組は、半導体スイッチ２１ｂに接続されている。コンデンサ２４ｃおよびダイオード２５ｃの組は、半導体スイッチ２１ｃに接続されている。コンデンサ２４ｄおよびダイオード２５ｄの組は、半導体スイッチ２１ｄに接続されている。
【００４７】
この例では、コンデンサ２４ａおよびダイオード２５ａは、直列に接続され、半導体スイッチ２１ａのコレクタ−エミッタ間の電圧上昇を抑制するように接続されている。より具体的には、コンデンサ２４ａの一方の端子にダイオード２５ａのカソード端子が接続されており、ダイオード２５ａのアノード端子が半導体スイッチ２１ａのコレクタ端子に接続され、コンデンサ２４ａの他方の端子が半導体スイッチ２１ａのエミッタ端子に接続されている。コンデンサ２４ｂ〜２４ｄおよびダイオード２５ｂ〜２５ｄの各組も、半導体スイッチ２１ｂ〜２１ｄと同様に接続されている。
【００４８】
コンデンサ２４ａ〜２４ｄは、この例では、直方体形状の外形を有しており、Ｙ軸方向に沿って配置されている。ダイオード２５ａ〜２５ｄも、Ｙ軸方向に沿って配置されている。コンデンサ２４ａおよびダイオード２５ａの組は、半導体スイッチ２１ａに近接して配置され、同様に、コンデンサ２４ｂ〜２４ｄおよびダイオード２５ｂ〜２５ｄの各組も、半導体スイッチ２１ｂ〜２１ｄにそれぞれ近接するように配置されている。
【００４９】
図３（ｂ）には、各回路素子同士の配線に引き回しの様子が模式的だが実体的に表されている。スナバ回路２３のコンデンサ２４ａおよびダイオード２５ａの組は、半導体スイッチ２１ａに近接して配置され、配線も短く設定されている。そのため、半導体スイッチ２１ａ、ダイオード２５ａおよびコンデンサ２４ａによって形成される電流のループＬ１の長さおよび面積を小さくすることができ、ループＬ１に流れる電流の寄生インダクタンスによる影響を小さくすることができる。半導体スイッチ２１ａが遮断したときには、スナバ回路２３に十分な遮断電流が転流される。スナバ回路２３の他のコンデンサ２４ｂ〜２４ｄおよびダイオード２５ｂ〜２５ｄの組についても同様に、十分な遮断電流を転流することができる。したがって、半導体スイッチ２１ａ〜２１ｄのコレクタ−エミッタ間に過大なサージ電圧が印加されるおそれが少なくなる。
【００５０】
アレスタ２６は、半導体スイッチ回路２１にもっとも近接して配置され、短い配線３１ａ，３１ｂによって半導体スイッチ回路２１の双方の端子２２ａ，２２ｂに接続されている。このため、アレスタ２６、半導体スイッチ回路２１および配線３１ａ，３１ｂによって形成される電流のループＬ２は、他のアレスタ２７〜２９と半導体スイッチ回路２１およびそれぞれの配線によって形成される電流のループよりも小さくすることができる。したがって、ループＬ２に流れる電流の配線３１ａ，３１ｂによる寄生インダクタンスの影響を小さくすることができる。そのため、半導体スイッチから転流される電流を十分に流すことができ、半導体スイッチ回路２１に印加される電圧は、抑制される。
【００５１】
実施形態の直流遮断装置１０の効果について、比較例の直流遮断装置と比較しつつ説明する。
図４（ａ）は、比較例の直流遮断装置を例示する回路図である。図４（ｂ）は、図４（ａ）の直流遮断装置の各要素を実体的に例示した模式的な配線図である。
図４（ａ）に示すように、比較例の直流遮断装置１１０は、遮断回路１２０を有している。直流遮断装置１１０は、端子１１１ａ，１１１ｂを介して、直流配線に直列に接続され、直流配線に流れる電流値のデータを端子１１１ｃを介して入力する。遮断回路１２０の構成は、実施形態の場合と同様であるが、アレスタの構成および配置が相違している。
【００５２】
アレスタ１２６〜１２９は、すべて同じ外形寸法を有し、同じ特性を有している。アレスタ１２６は、配線１３１ａ，１３１ｂを介して、半導体スイッチ回路２１の端子２２ａ，２２ｂにそれぞれ接続されている。アレスタ１２７は、配線１３２ａ，１３２ｂを介して、半導体スイッチ回路２１の端子２２ａ，２２ｂにそれぞれ接続されている。アレスタ１２８は、配線１３３ａ，１３３ｂを介して、半導体スイッチ回路２１の端子２２ａ，２２ｂにそれぞれ接続されている。アレスタ１２９は、配線１３４ａ，１３４ｂを介して、半導体スイッチ回路２１の端子２２ａ，２２ｂにそれぞれ接続されている。
【００５３】
図４（ｂ）に示すように、アレスタ１２６〜１２９からのそれぞれの配線の長さは、半導体スイッチ回路２１の周囲を取り巻くようにアレスタ１２６〜１２９を配置することによって、ほぼ等しい長さとし、配線長を短くすることができる。図に示したように、配線１３３ａ，１３３ｂ、アレスタ１２７および半導体スイッチ回路２１からなる電流のループＬ２’は、配線長、ループの面積とも比較的小さくすることができる。
【００５４】
しかし、スナバ回路２３は、アレスタ１２６〜１２９に比べて相対的に離れた位置に配置せざるを得ず、各ダイオード２５ａ〜２５ｄのアノード端子から半導体スイッチ２１ａ〜２１ｄのコレクタ端子への配線１３６ａ，１３６ｂが相対的に長くなる。
【００５５】
半導体スイッチ、ダイオード、コンデンサからなる経路Ｌ１’が長くなり、寄生インダクタンスが相対的に大きくなる。そのため、遮断電流がスナバ回路２３に転流されるときの電流が制限され、半導体スイッチの両端に過大なサージ電圧が印加され得る。
【００５６】
本実施形態の直流遮断装置１０では、スナバ回路２３を半導体スイッチ回路２１の近傍に配置し、並列に接続されるアレスタのうち少なくとも１つを半導体スイッチ回路２１の近傍に配置する。これによって、スナバ回路２３と半導体スイッチ回路２１との間の経路を最短にしつつ、アレスタと半導体スイッチ回路２１との間の経路も最短にすることができる。そのため、半導体スイッチ回路２１が遮断され、遮断電流がスナバ回路２３に容易に転流することができる。スナバ回路２３への転流によって電圧が上昇しアレスタの降伏電圧を超えたときに、余剰の遮断エネルギーによる電流は、最近傍のアレスタに流れ、つづいて、他のアレスタに転流される。したがって、半導体スイッチ回路２１には過大な電圧が印加されることなく、遮断電流が転流されることができる。
【００５７】
半導体スイッチ回路２１の最近傍に配置するアレスタは、初期の遮断エネルギーを吸収できればよいので、他のアレスタよりもエネルギー容量の小さい小形のものを用いることができる。そのため、遮断回路２０を小形形状とすることができ、直流遮断装置１０全体の外形サイズを削減することが可能になる。
【００５８】
半導体スイッチ回路２１の最近傍に配置するアレスタは、他のアレスタよりも若干低い降伏電圧を有するものとすることができる。最近傍のアレスタの降伏電圧を他のアレスタよりも低く選定することによって、確実に初期の遮断電流を転流させることができる。あるいは、最近傍に配置するアレスタと端アレスタの降伏電圧をそろえた場合であっても、最近傍のアレスタについて降伏後の電圧の電流に対する動作抵抗を他のアレスタよりも大きく選定することによって、同様の効果を得ることができる。
【００５９】
以上説明した実施形態によれば、半導体スイッチ素子へのサージ電圧を抑制する直流遮断装置を実現することができる。
【００６０】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００６１】
１ａ，１ｂ  直流回路、２  直流配線、３  電流検出器、１０  直流遮断装置、２０  遮断回路、２１  半導体スイッチ回路、２３  スナバ回路、２４ａ〜２４ｄ  コンデンサ、２５ａ〜２５ｄ  ダイオード、２６〜２９  アレスタ、３０  基板、３１ａ〜３６ｂ  配線、４０  主スイッチ回路、５０  機械遮断器、６０  制御部
【図１】
2020087775.tif 000003
【図２】
2020087775.tif 000004
【図３】
2020087775.tif 000005
【図４】
2020087775.tif 000006