(57)【要約】【課題】ソース電極およびドレイン電極と、保護層もしくはゲート絶縁体層の密着性に優れ、接触抵抗を小さくすることが可能なトランジスタアレイ基板を提供する。【解決手段】基板上に少なくともゲート電極と、ゲート絶縁体層と、ソース電極と、ドレイン電極と、ドレイン電極に接続される画素電極と、ソース電極およびドレイン電極を接続する半導体層と、半導体層を覆う保護層とを有し、ソース電極およびドレイン電極は、金属膜と、金属膜上の金属粒子とを有し、金属粒子の粒子径の範囲が１０ｎｍから２００ｎｍであることを特徴とする、薄膜トランジスタ。【選択図】図１
2020021884.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくともゲート電極と、ソース電極と、ドレイン電極と、前記ドレイン電極に接続される画素電極と、前記ソース電極および前記ドレイン電極を接続する半導体層と、前記半導体層を覆い、前記ソース電極および前記ドレイン電極と接する保護層とを有し、
前記ソース電極および前記ドレイン電極は、金属膜と、前記金属膜上の金属粒子とを有し、
前記金属粒子の粒子径の範囲が１０ｎｍから２００ｎｍであることを特徴とする、薄膜トランジスタ。
【請求項２】
前記ソース電極および前記ドレイン電極の表面粗さ（Ｒａ）の範囲が５ｎｍから１５０ｎｍであることを特徴とする、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ソース電極および前記ドレイン電極の空隙率の範囲が１０％から８０％であることを特徴とする、請求項１または請求項２に記載の薄膜トランジスタ。
【請求項４】
前記金属粒子が、銀、金、白金、パラジウム、銅のいずれかであることを特徴とする、請求項１から請求項３のいずれかに記載の薄膜トランジスタ。
【請求項５】
前記金属膜が、モリブデンまたはモリブデンの合金であることを特徴とする請求項１から請求項４のいずれかに記載の薄膜トランジスタ。
【請求項６】
前記半導体層が有機半導体であることを特徴とする、請求項１から請求項５のいずれかに記載の薄膜トランジスタ。
【請求項７】
請求項１から請求項６のいずれかに記載の薄膜トランジスタ上に、層間絶縁体層を更に有し、前記層間絶縁体層の前記画素電極に対応した部位に開口部を有することを特徴とする、画像表示装置用基板。
【請求項８】
前記層間絶縁体層上に上部画素電極を更に有し、前記層間絶縁体層の前記画素電極に対応した部位に設けられた前記開口部を介して前記画素電極と前記上部画素電極が接続されていることを特徴とする、請求項７に記載の画像表示装置用基板。
【請求項９】
請求項７または請求項８のいずれかに記載の画像表示装置用基板と、前記画像表示装置用基板の前記画素電極に対応した電極を備えたもう一方の基板との間に表示媒体を有することを特徴とする、画像表示装置。
【請求項１０】
基板上に少なくともゲート電極と、ソース電極と、ドレイン電極と、前記ドレイン電極に接続される画素電極と、前記ソース電極および前記ドレイン電極を接続する半導体層と、前記半導体層を覆い、前記ソース電極および前記ドレイン電極と接する保護層とを形成する薄膜トランジスタの製造方法であって、
前記ソース電極および前記ドレイン電極を形成する工程が、
金属膜を形成する工程と、
前記金属膜上に金属粒子を形成する工程とを含むことを特徴とする、薄膜トランジスタの製造方法。
【請求項１１】
請求項１０に記載の製造方法により製造した前記薄膜トランジスタ上に層間絶縁体層を形成する工程と、
前記層間絶縁体層の前記画素電極に対応した部位に開口部を形成する工程を含むことを特徴とする、画像表示装置用基板の製造方法。
【請求項１２】
前記層間絶縁体層の前記画素電極に対応した部位に開口部を介して前記画素電極に接続される上部画素電極を形成する工程を更に含むことを特徴とする、請求項１１に記載の画像表示装置用基板の製造方法。
【請求項１３】
請求項１１または請求項１２の製造方法により製造した前記画像表示装置用基板と、前記画像表示装置用基板の前記画素電極に対応する電極を備えたもう一方の基板との間に表示媒体を形成する工程を含むことを特徴とする、画像表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、画像表示装置用基板および画像表示装置、並びに、これらの製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタにおいて、ソース電極およびドレイン電極として仕事関数の高い金属を選択すると、半導体層へのキャリア注入が容易になる。仕事関数の高い金は電極材料として広く使用されてきたが、コストが高いという問題がある。
【０００３】
例えば、特許文献１には、第１金属を含む電極上に第２金属の層を形成することで、コストを下げながらも、半導体層へのキャリア注入が容易にできることが示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２０１３−５３４７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、半導体層を保護するためには、ボトムゲート・ボトムコンタクト型ではソース電極およびドレイン電極と、半導体層を保護するための保護層との密着性が重要であり、トップゲート・ボトムコンタクト型ではソース電極およびドレイン電極とゲート絶縁体層との密着性が重要である。これらの密着性が不十分な場合、トランジスタの特性を長期間維持することができない。また、半導体層とソース電極およびドレイン電極との接触抵抗が大きいと、良好なトランジスタ特性を得ることができない。
【０００６】
本発明は上記課題を鑑みてなされたものであり、ソース電極およびドレイン電極と、保護層もしくはゲート絶縁体層の密着性に優れ、接触抵抗を小さくすることが可能なトランジスタアレイ基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決する手段として、本発明は基板上に少なくともゲート電極と、ソース電極と、ドレイン電極と、ドレイン電極に接続される画素電極と、ソース電極およびドレイン電極を接続する半導体層と、半導体層を覆い、前記ソース電極および前記ドレイン電極と接する保護層とを有し、
ソース電極およびドレイン電極は、金属膜と、金属膜上の金属粒子とを有し、
金属粒子の粒子径の範囲が１０ｎｍから２００ｎｍであることを特徴とする、薄膜トランジスタである。
【０００８】
また、ソース電極およびドレイン電極の表面粗さ（Ｒａ）の範囲が５ｎｍから１５０ｎｍであることを特徴とする、薄膜トランジスタである。
【０００９】
また、ソース電極およびドレイン電極の空隙率の範囲が１０％から８０％であることを特徴とする、薄膜トランジスタである。
【００１０】
また、金属粒子が、銀、金、白金、パラジウム、銅のいずれかであることを特徴とする、薄膜トランジスタである。
【００１１】
また、金属膜が、モリブデンまたはモリブデンの合金であることを特徴とする薄膜トランジスタである。
【００１２】
また、半導体層が有機半導体であることを特徴とする薄膜トランジスタである。
【００１３】
また、薄膜トランジスタ上に、層間絶縁体層を更に有し、層間絶縁体層の画素電極に対応した部位に開口部を有することを特徴とする、画像表示装置用基板である。
【００１４】
また、薄膜トランジスタ上に、層間絶縁体層に上部画素電極を更に有し、層間絶縁体層の画素電極に対応した部位に設けられた開口部を介して画素電極と上部画素電極が接続されていることを特徴とする画像表示装置用基板である。
【００１５】
また、画像表示装置用基板と、画像表示装置用基板の画素電極に対応した電極を備えたもう一方の基板との間に表示媒体を有することを特徴とする、画像表示装置である。
【００１６】
また、基板上に少なくともゲート電極と、ソース電極と、ドレイン電極と、ドレイン電極に接続される画素電極と、ソース電極およびドレイン電極を接続する半導体層と、半導体層を覆い、前記ソース電極および前記ドレイン電極と接する保護層とを形成する薄膜トランジスタの製造方法であって、ソース電極およびドレイン電極を形成する工程が、金属膜を形成する工程と、金属膜上に金属粒子を形成する工程とを含むことを特徴とする、薄膜トランジスタの製造方法である。
【００１７】
また、薄膜トランジスタ上に、層間絶縁体層を形成する工程と、層間絶縁体層の画素電極に対応した部位に開口部を形成する工程を含むことを特徴とする、画像表示装置用基板の製造方法である。
【００１８】
また、層間絶縁体層の画素電極に対応した部位に開口部を介して画素電極に接続される上部画素電極を形成する工程を含むことを特徴とする画像表示装置用基板の製造方法である。
【００１９】
また、画像表示装置用基板と、画像表示装置用基板の画素電極に対応する電極を備えたもう一方の基板との間に表示媒体を形成する工程を含むことを特徴とする、画像表示装置の製造方法である。
【発明の効果】
【００２０】
本発明によれば、ソース電極およびドレイン電極と、保護層もしくはゲート絶縁体層の密着性に優れ、安定したトランジスタ特性を長期間に渡り得ることが可能となる。また、接触抵抗を小さくすることが可能となる。
【図面の簡単な説明】
【００２１】
【図１】（ａ）は本発明の薄膜トランジスタの製造途中の一例を模式的に示した平面図である。（ｂ）は（ａ）のＡ−Ａ’断面図である。
【図２】（ａ）は本発明の画像表示装置用基板の一例を模式的に示した平面図である。（ｂ）は（ａ）のＢ−Ｂ’断面図である。
【図３】（ａ）は本発明の画像表示装置用基板の一例を模式的に示した平面図である。（ｂ）は（ａ）のＣ−Ｃ’断面図である。
【図４】（ａ）は本発明の薄膜トランジスタの製造途中の一例を模式的に示した平面図である。（ｂ）は（ａ）のＤ−Ｄ’断面図である。
【図５】（ａ）は従来の薄膜トランジスタの製造途中の一例を模式的に示した平面図である。（ｂ）は（ａ）のＥ−Ｅ’断面図である。
【発明を実施するための形態】
【００２２】
本発明の実施形態について、以下に図面を用いて詳細に説明する。
【００２３】
＜第１の実施形態＞
本発明の第一の実施形態について図１から図４を用いて説明する。
【００２４】
図１は、本発明の半導体トランジスタアレイ基板の製造途中の一例を模式的に示した平面図および断面図を示している。図１（ａ）に示すように、平面配置的に見て、ソース配線４’はゲート配線２’に直交している。
【００２５】
ソース電極４とドレイン電極５は、薄膜トランジスタのチャネル部１４となる一定間隔のスリットを形成するように対向して形成されている。なお、ソース電極４−１とドレイン電極５−１の間のスリットは、マトリクス状に配置された薄膜トランジスタアレイの周期に対応して形成されている。
【００２６】
図１（ｂ）は、図１（ａ）のＡ−Ａ’断面図である。図１（ｂ）に示したように、基板１上に、ゲート電極２およびゲート配線２’が形成され、その上がゲート絶縁体層３で覆われている。更にゲート絶縁体層３上に、ソース電極４−１およびソース配線４’とドレイン電極５−１および画素電極６が形成されている。ソース電極４−１およびドレイン電極５−１のそれぞれは、ゲート絶縁体層３上に形成された金属膜７と、金属膜７の表面に設けられた金属粒子８とを備える。金属膜７上の金属粒子８の粒子径の範囲は、１０ｎｍから２００ｎｍである。また、ソース電極４−１およびドレイン電極５−１の表面粗さ（算術平均粗さＲａ）の範囲は、５ｎｍから１５０ｎｍである。更にソース電極４−１およびドレイン電極５−１の空隙率の範囲は、１０％から８０％である。ソース電極４−１およびドレイン電極５−１の間のゲート絶縁体層３上と、ソース電極４−１と、ドレイン電極５−１のそれぞれに接するように半導体層９が形成されている。更に、金属粒子８が設けられたソース電極４−１の表面からドレイン電極５−１の表面にかけて、半導体層９を覆う保護層１０が形成されている。
【００２７】
金属粒子８の粒子径が１０ｎｍ未満の場合、保護層１０および層間絶縁体層１１と、ソース電極４−１およびドレイン電極５−１との間の密着性が小さいことから、はがれが生じ易い。一方、表面粗さが２００ｎｍより大きい場合、積層する保護層１０および後述する層間絶縁体層１１による被覆性が低下する。
【００２８】
ソース電極４−１およびドレイン電極５−１の表面粗さＲａが５ｎｍ未満の場合、保護層１０および層間絶縁体層１１と、ソース電極４−１およびドレイン電極５−１との間の密着性が小さいことから、はがれが生じ易い。一方、ソース電極４−１およびドレイン電極５−１の表面粗さが１５０ｎｍより大きい場合、保護層１０および層間絶縁体層１１によるソース電極４−１およびドレイン電極５−１の被覆性が低下する。
【００２９】
ソース電極４−１およびドレイン電極５−１の空隙率が１０％未満の場合、可撓性のフィルム基板上に積層した金属配線を曲率半径５ｍｍ以下で曲げ変形させることで亀裂が発生する。一方、空隙率が８０％より大きい場合、ソース電極４−１および前記ドレイン電極５−１の導電率が低下する。
【００３０】
保護層１０が金属粒子８と接するように形成されることで、ソース電極４−１およびドレイン電極５−１と保護層１０との密着性が向上し、半導体層９に対する大気などの外部からの影響を遮断することができ、長期間に渡りトランジスタ特性を維持することが可能になる。また、半導体層９と金属粒子８が接することで、半導体層９とソース電極４−１およびドレイン電極５−１との接触抵抗を小さくすることが可能になる。
【００３１】
図２（ａ）は本発明の画像表示装置用基板の一例を模式的に示した平面図である。図２（ｂ）は（ａ）のＢ−Ｂ’断面図である。図２（ａ）および（ｂ）に示すように、保護層１０まで形成した薄膜トランジスタ（図１）上に層間絶縁体層１１を形成する。この時、画素電極６上の層間絶縁体層１１は開口部１２を有する。この場合、層間絶縁体層１１の開口部１２が有効な画素領域となる。あるいは、後述する上部画素電極１３を層間絶縁体層１１上にさらに形成し、上部画素電極１３が画素電極６と接続されることにより、上部画素電極１３が有効な画素領域となる。
【００３２】
図３（ａ）は、図２の層間絶縁体層１１上に、上部画素電極１３を形成した状態の一例を示す概略平面図である。上部画素電極１３は、図３（ｂ）に示すように、層間絶縁体層１１の開口部１２を介して、画素電極６と上部画素電極１３を接続される。なお、前述した画像表示装置用基板と、画像表示装置用基板の画素電極６または上部画素電極１３に対向した電極を備えたもう一方の基板との間に表示媒体を有することで、画像表示装置として機能する。
【００３３】
＜第２の実施形態＞
図４は、本発明の半導体トランジスタアレイ基板の製造途中の一例を模式的に示した平面図および断面図を示している。図４に示す半導体トランジスタは、トップゲート・ボトムコンタクト型の薄膜トランジスタである。図４（ａ）に示すように、平面配置的に見て、ソース配線４’はゲート配線２’に直交している。
【００３４】
ソース電極４とドレイン電極５は、薄膜トランジスタのチャネル部１４となる一定間隔のスリットを形成するように対向して形成されている。なお、ソース電極４−２とドレイン電極５−２のスリットは、マトリクス状に配置された薄膜トランジスタアレイの周期に対応して形成されている。
【００３５】
図４（ａ）のＤ−Ｄ’断面図を図４（ｂ）に示したように、基板１上に、ソース電極４−２およびソース配線４’とドレイン電極５−２および画素電極６が形成されている。ソース電極４−２およびドレイン電極５−２のそれぞれは、ゲート絶縁体層３上に形成された金属膜７と、金属膜７の表面に設けられた金属粒子８とを備える。第１の実施形態と同様に、金属粒子８の粒子径の範囲は、１０ｎｍから２００ｎｍである。また、ソース電極４−２およびドレイン電極５−２の表面粗さ（算術平均粗さＲａ）の範囲は、５ｎｍから１５０ｎｍである。更にソース電極４−２およびドレイン電極５−２の空隙率の範囲は、１０％から８０％である。ソース電極４−２とドレイン電極５−２との間の基板１上に、ソース電極４−２およびドレイン電極５−２に隙間なく接するように半導体層９が形成され、金属粒子８と半導体層９上にゲート絶縁体層３が形成されており、ゲート絶縁体層３は保護層１０としての機能を有する。
【００３６】
ゲート絶縁膜層３が金属粒子８と接するように形成されることで、ソース電極４−２およびドレイン電極５−２とゲート絶縁体層３との密着性が向上し、大気などの外部からの影響を遮断することができ、長期間に渡りトランジスタ特性を維持することが可能になる。また、半導体層９と金属粒子８が接することで、半導体層９とソース電極４−２およびドレイン電極５−２との接触抵抗を小さくすることが可能になる。
【００３７】
図５は、従来の半導体トランジスタアレイ基板の製造途中の一例を模式的に示した平面図および断面図を示している。図５（ａ）に示すように、平面配置的に見て、ソース配線４’はゲート配線２’に直交している。ソース電極４とドレイン電極５は薄膜トランジスタのチャネル部１４となる一定間隔のスリットを形成するように対向して形成されている。なお、ソース電極４−３とドレイン電極５−３のスリット部は、マトリクス状に配置された薄膜トランジスタアレイの周期に対応して形成されている。
【００３８】
図５（ａ）のＥ−Ｅ’断面図を図５（ｂ）に示したように、基板１上に、ゲート電極２およびゲート配線２’が形成され、その上がゲート絶縁体層３で覆われている。更に前記ゲート絶縁体層３上に、ソース電極４−３およびソース配線４’とドレイン電極５−３および画素電極６が形成されている。ソース電極４−３およびドレイン電極５−３として、金属膜７が形成されている。チャネル部１４に半導体層９が形成され、金属膜７と半導体層９上に保護層１０が形成されている。
【００３９】
保護層１０が金属膜７と接するように形成されることで、ソース電極４−３およびドレイン電極５−３と保護層１０との密着性が低いことから、はがれが生じ易く、半導体層９が大気などの外部からの影響を受け、長期間の保管により特性が劣化してしまう。また、半導体層９と金属膜７との密着性が低いために、半導体層９とソース電極４−３およびドレイン電極５−３との接触抵抗が高くなってしまう。
【００４０】
尚、本発明の実施形態において基板１に用いる材料は特に限定されるものではないが、一般に用いられる材料として、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどがある。しかしながら、フレキシブル化や各プロセス温度などを考慮すると、基板としてＰＥＮやポリイミドなどを用いることが望ましい。
【００４１】
本発明の実施形態において、ゲート電極２、ゲート配線２’の電極材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料として、例えば、金、白金、ニッケル、インジウム錫酸化物などの金属、あるいは酸化物の薄膜もしくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液もしくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどを挙げることができる。ゲート電極２、ゲート配線２’を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、オフセット印刷、ディスペンサを用いる方法などがある。
【００４２】
本発明の実施形態において、ゲート絶縁体層３として用いられる材料は特に限定されるものではないが、一般に用いられる材料として、例えば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがあり、熱による硬化や光による硬化により形成する方法がある。
【００４３】
本発明の実施形態において、ソース電極４およびドレイン電極５の金属膜７として用いられる材料は、モリブデンおよびモリブデンの合金のいずれかである。
【００４４】
本発明の実施形態において、ソース電極４およびドレイン電極５の金属膜７上の形成される金属粒子８として用いられる材料は、銀、金、白金、パラジウム、銅のいずれかである。
【００４５】
本発明の実施形態において、ソース配線４’および画素電極６として用いられる材料は、ソース配線４’および画素電極６がソース電極４およびドレイン電極５と同層に形成されているため、ソース電極４およびドレイン電極５と同じ材料であるモリブデンおよびモリブデンの合金のいずれかが好ましいが、その限りではない。
【００４６】
本発明の実施形態において、半導体層９の半導体材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料として、例えば、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。半導体層８を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサを用いる方法などがある。
【００４７】
本発明の実施形態において、保護層１０の材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料として、例えば、フッ素系樹脂やポリビニルアルコールなどが挙げられるが、これらに限定されるものではない。また、保護層１０には必要に応じて遮光性を付与することも出来る。保護層１０を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサを用いる方法などがある。
【００４８】
本発明の実施形態において、層間絶縁体層１１としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等が使用可能である。層間絶縁体層１１の形成方法としては、スクリーン印刷が好適であるが、感光性の層間絶縁体層を形成後、露光・現像によって形成してもよい。
【００４９】
本発明の実施形態において、上部画素電極１３としては、アルミニウム、クロム、金、銀、ニッケル、銅等の金属や、ＩＴＯ等の透明導電膜等が使用可能である。上部画素電極１３の形成方法としては、蒸着、スパッタ等の成膜後にフォトリソ、エッチングする等の方法が可能であるが、銀インク、ニッケルインク、銅インク等をスクリーン印刷する方が好ましい。
【００５０】
なお、図には示していないが、ゲート電極２およびゲート配線２’と同じ層に、キャパシタ電極およびキャパシタ配線を有していてもよい。キャパシタ電極がゲート絶縁体層３をはさんで画素電極６と重なってストレージキャパシタとなる。ストレージキャパシタは、画素の電位を保つ働きがある。
【実施例】
【００５１】
以下に本発明の実施例について具体的に説明するが、本発明はこれに限定されるものではない。
［薄膜トランジスタの作製］
【００５２】
＜実施例１＞
図１に示した通り、ゲート電極２およびゲート配線２’とゲート絶縁体層３が形成された基板１上に、ソース電極４−１とソース配線４’とドレイン電極５−１および画素電極６を形成した。ソース電極４−１とドレイン電極５−１として金属膜７上に金属粒子８を形成した。塗布法にて複数のトランジスタにわたってソース電極４−１とドレイン電極５−１およびチャネル部１４上に半導体層９を形成した。次いで塗布法にて複数のトランジスタ上の金属粒子８から半導体層９上にわたって保護層１０を形成した。
【００５３】
具体的には、以下の工程を経て、ボトムゲート・ボトムコンタクト型の薄膜トランジスタを作成した。まず、基板１の材料として、ポリエチレンナフタレート（ＰＥＮ）、厚さ１２５μｍを用いた。
【００５４】
次に、ゲート電極２およびゲート配線２’の材料として、ナノ銀とポリエチレングリコール＃２００との重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを転写印刷法によりＰＥＮ基板１上に印刷し、１８０ ℃で１時間ベークしてゲート電極２およびゲート配線２’を形成した。
【００５５】
次に、ゲート絶縁体層３の材料として、ポリビニルフェノールをシクロヘキサノンに１０重量％溶解させた溶液を用いた。ゲート絶縁体層３形成用の溶液をダイコータ法により塗布し、１８０ ℃で１時間乾燥させてゲート絶縁体層３を形成した。
【００５６】
次に、ソース電極４−１およびドレイン電極５−１の金属膜７と、ソース配線４’および画素電極６とを、材料としてモリブデンを用いてスパッタ法により形成した。
【００５７】
次に、平均粒子径１０ｎｍの金粒子を含有する溶液に金属膜７を浸漬させることにより、金属膜７上に金属粒子８を形成した。
【００５８】
次に、半導体層９の材料として、フルオレン−ビチオフェンコポリマー（Ｆ８Ｔ２）をテトラリンで１．０重量％になるように溶解した溶液を用いた。半導体層は、塗布法を用いて複数のトランジスタのソース電極４−１とドレイン電極５−１と間のチャネル部１４となる部分に塗布し、１００℃で１時間乾燥させることにより形成した。
【００５９】
次に、保護層１０の材料としてポリビニルアルコールを純水に５重量％で溶解させたインキを用い、金属粒子８と半導体層９上に塗布法を用いて保護層１０を形成した。
【００６０】
＜実施例２＞
金属膜７上に金属粒子８として、平均粒子径５０ｎｍの金粒子を形成した点以外は実施例１と同様とした。
【００６１】
＜実施例３＞
金属膜７上に金属粒子８として、平均粒子径１００ｎｍの金粒子を形成した点以外は実施例１と同様とした。
【００６２】
＜実施例４＞
金属膜７上に金属粒子８として、平均粒子径２００ｎｍの金粒子を形成した点以外は実施例１と同様とした。
【００６３】
＜比較例１＞
金属膜７上に金属粒子８として、平均粒子径３００ｎｍの金粒子を形成した点以外は実施例１と同様とした。
【００６４】
＜比較例２＞
金属膜７上に金属粒子８として、平均粒子径５ｎｍの金粒子を形成した点以外は実施例１と同様とした。
【００６５】
＜比較例３＞
金属粒子８を形成しない点以外は実施例１と同様とした。
【００６６】
＜実施例５＞
ソース電極４−１およびドレイン電極５−１の表面粗さ（Ｒａ）が５ｎｍとなるように、金属膜７上に金属粒子８として金粒子を形成した点以外は実施例１と同様とした。
【００６７】
＜実施例６＞
ソース電極４−１およびドレイン電極５−１の表面粗さ（Ｒａ）が５０ｎｍとなるように、金属膜７上に金属粒子８として金粒子を形成した点以外は実施例１と同様とした。
【００６８】
＜実施例７＞
ソース電極４−１およびドレイン電極５−１の表面粗さ（Ｒａ）が１５０ｎｍとなるように、金属膜７上に金属粒子８として金粒子を形成した点以外は実施例１と同様とした。
【００６９】
＜比較例４＞
ソース電極４−１およびドレイン電極５−１の表面粗さ（Ｒａ）が２００ｎｍとなるように、金属膜７上に金属粒子８として金粒子を形成した点以外は実施例１と同様とした。
【００７０】
＜比較例５＞
ソース電極４−１およびドレイン電極５−１の表面粗さ（Ｒａ）が２ｎｍとなるように、金属膜７上に金属粒子８として金粒子を形成した点以外は実施例１と同様とした。
【００７１】
＜実施例８＞
ソース電極４−１およびドレイン電極５−１の空隙率が１０％となるように、金属膜７上に金属粒子８として金粒子を形成した点以外は実施例１と同様とした。
【００７２】
＜実施例９＞
ソース電極４−１およびドレイン電極５−１の空隙率が５０％となるように、金属膜７上に金属粒子８として金粒子を形成した点以外は実施例１と同様とした。
【００７３】
＜実施例１０＞
ソース電極４−１およびドレイン電極５−１の空隙率が８０％となるように、金属膜７上に金属粒子８として金粒子を形成した点以外は実施例１と同様とした。
【００７４】
＜比較例６＞
ソース電極４−１およびドレイン電極５−１の空隙率が９０％となるように、金属膜７上に金属粒子８として金粒子を形成した点以外は実施例１と同様とした。
【００７５】
＜比較例７＞
ソース電極４−１およびドレイン電極５−１の空隙率が５％となるように、金属膜７上に金属粒子８として金粒子を形成した点以外は実施例１と同様とした。
【００７６】
なお、金属粒子の粒径および表面粗さは、（株）日立ハイテクサイエンス製の走査型プローブ顕微鏡（ＡＦＭ５４００Ｌ）を用いて測定した。具体的には、走査型プローブ顕微鏡で取得した３次元データをパーソナルコンピュータに取り込んで画像解析することにより、３次元的な粒度分布測定を行った。３次元デジタルデータにおける任意断面形状の測定および、断面の任意の２点間の水平距離・垂直距離を測定することで、金属粒子の粒径および表面粗さを評価することができる。
【００７７】
（金属平均粒子径）
ＡＦＭ５４００Ｌの画像解析により算出した。取得した画像から金属粒子２０個を任意に選び、金属粒子の長軸、短軸の長さを算出した。長軸、短軸の長さの差が１０％以内であれば、各金属粒子における長い方の長さの平均値を粒子径として採用した。長軸、短軸の長さの差が１０％を超えている場合、球相当径を算出し、それを粒子径とした。
【００７８】
（表面粗さ（Ｒａ））
ＡＦＭ５４００Ｌの画像解析により測定した。
【００７９】
（金属粒子の空隙率）
空隙率は、日立ハイテクノロジーズ社製の集束イオンビーム加工装置（ＮＢ５０００）を用いて断面を出した後、走査型電子顕微鏡（ＳＥＭ）観察を行い、面積から算出した。金属粒子が存在する、ドレイン電極、ソース電極の任意断面形状を測定することで、金属粒子断面積と空隙断面積それぞれ算出をすることができ、空隙率を見積もることが可能である。具体的には、電子顕微鏡視野にある上記の任断面形状を２値化する。例えば、金属粒子径を黒、金属粒子のない部分を白とし、それぞれの面積を算出する。金属粒子のない部分（２値化で白となる部分）の面積を、顕微鏡視野中の断面形状全体の面積で割ることで、金属粒子の空隙率とする。
空隙率（％）＝金属粒子のない部分の面積／顕微鏡視野全体の面積×１００
【００８０】
［評価方法］
（接触抵抗測定）
薄膜トランジスタの接触抵抗を測定し、
１０６Ωｃｍ以下であるものを◎、
１０6Ωｃｍ超〜１０7Ωｃｍ以下であるものを○、
１０7Ωｃｍより大きいものを△、
として評価した。
【００８１】
（経時変化評価）
作製した薄膜トランジスタの作製直後のオン電流と、１ヶ月大気中保管した後のオン電流を比較し、維持率が
９０％超〜１００％であるものを◎、
８０％超〜９０％以下であるものを○、
６０％超〜８０％以下であるものを△、
０〜６０％以下であるものを×、
として評価した。ここにおける維持率は、薄膜トランジスタの作成直後のオン電流を１００％としたときに、作製直後のオン電流に対して、１ヶ月大気中保管した後のオン電流がどの程度維持されているかを表している。
【００８２】
（動的屈曲試験）
作製した薄膜トランジスタの曲率半径５ｍｍで１万回の耐屈曲試験を行い、オン電流の維持率が
９０％超〜１００％であるものを◎、
８０％超〜９０％以下であるものを○、
０〜８０％以下であるものを×、
として評価した。ここにおける維持率は、薄膜トランジスタの耐屈曲試験前のオン電流を１００％としたときに、耐屈曲試験前のオン電流に対して、耐屈曲試験後のオン電流がどの程度維持されているかを表している。
【００８３】
（総合評価）
◎を３点、○を２点、△を１点、×を０点として、総合点により評価した。
【００８４】
［評価結果］
表１に実施例１〜４及び比較例１〜３の評価結果を示す。
【００８５】
【表１】
2020021884.tif 000003
表２に実施例５〜７及び比較例４〜５の評価結果を示す。
【００８６】
【表２】
2020021884.tif 000004
表３に実施例８〜１０及び比較例６〜７の評価結果を示す。
【００８７】
【表３】
2020021884.tif 000005
【００８８】
金粒子の平均粒子径が１０ｎｍから２００ｎｍの範囲である実施例１〜４の薄膜トランジスタ、金粒子の表面粗さ（Ｒａ）が５ｎｍから１５０ｎｍの範囲である実施例５〜７の薄膜トランジスタ、金粒子の空隙率が１０％から８０％の範囲である実施例８〜１０の薄膜トランジスタでは、△や×がなく、総合点が７以上という結果になった。一方で、金粒子の平均粒子径が１０ｎｍ未満である比較例２、金粒子の平均粒子径が２００ｎｍより大きい比較例１、金属粒子が形成されていない比較例３に示す薄膜トランジスタ、金粒子の表面粗さ（Ｒａ）が５ｎｍ未満である比較例５、金粒子の表面粗さ（Ｒａ）が１５０ｎｍより大きい比較例４、金粒子の空隙率が１０％未満である比較例７、金粒子の空隙率が８０％より大きい比較例６の薄膜トランジスタでは、評価結果が△や×の項目があり、総合点が４以下という結果になった。
【符号の説明】
【００８９】
１    基板
２    ゲート電極
２’    ゲート配線
３    ゲート絶縁体層
４    ソース電極
４’    ソース配線
５    ドレイン電極
６    画素電極
７    金属膜
８    金属粒子膜
９    半導体層
１０    保護層
１１    層間絶縁体層
１２    層間絶縁体層の開口部
１３    上部画素電極
１４    チャネル部
【図１】
2020021884.tif 000006
【図２】
2020021884.tif 000007
【図３】
2020021884.tif 000008
【図４】
2020021884.tif 000009
【図５】
2020021884.tif 000010