(57)【要約】【課題】電気抵抗を低減することができる発光素子及びその製造方法を提供する。【解決手段】発光素子１００は、基板１０１上に形成された第１のｎ型半導体層１０２と、第１のｎ型半導体層１０２上の一部に形成されたトンネル接合層１０３と、第１のｎ型半導体層１０２上に形成され、トンネル接合層１０３を被覆するｐ型半導体層１０４と、ｐ型半導体層１０４上に形成された活性層１０５と、活性層１０５上に形成された第２のｎ型半導体層１０６と、を備える。【選択図】図１
2020021883.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された第１のｎ型半導体層と、
前記第１のｎ型半導体層上の一部に形成されたトンネル接合層と、
前記第１のｎ型半導体層上に形成され、前記トンネル接合層を被覆するｐ型半導体層と、
前記ｐ型半導体層上に形成された活性層と、
前記活性層上に形成された第２のｎ型半導体層と、
を備えることを特徴とする発光素子。
【請求項２】
前記トンネル接合層を含む前記基板に平行な面内で、
前記トンネル接合層の屈折率よりも前記ｐ型半導体層の屈折率の方が小さいことを特徴とする請求項１に記載の発光素子。
【請求項３】
前記トンネル接合層と前記活性層との間の距離が１２０ｎｍ以下であることを特徴とする請求項１又は２に記載の発光素子。
【請求項４】
前記ｐ型半導体層は、
前記トンネル接合層に接し、第１の屈折率を有する第１の層と、
前記第１の層上に形成され、前記第１の屈折率より低い第２の屈折率を有する第２の層と、
を備え、
前記ｐ型半導体層の実効屈折率は、平面視で前記トンネル接合層と重なり合う第１の領域において、平面視で前記トンネル接合層から離間した第２の領域よりも大きいことを特徴とする請求項１乃至３のいずれか１項に記載の発光素子。
【請求項５】
前記トンネル接合層の上方において、前記活性層と前記第２のｎ型半導体層とが前記基板に平行な面内で隣り合い、平面視で前記トンネル接合層と前記第２のｎ型半導体層との間に前記活性層が位置し、
前記活性層の屈折率は、前記ｐ型半導体層の屈折率及び前記第２のｎ型半導体層の屈折率より高いことを特徴とする請求項１乃至４のいずれか１項に記載の発光素子。
【請求項６】
前記活性層と前記ｐ型半導体層の間にＩｎを含む層を備えることを特徴とする請求項１乃至５のいずれか１項に記載の発光素子。
【請求項７】
前記第１のｎ型半導体層が第１の多層膜反射鏡を含み、
前記第２のｎ型半導体層が第２の多層膜反射鏡を含むことを特徴とする請求項１乃至６のいずれか１項に記載の発光素子。
【請求項８】
基板上に第１のｎ型半導体層を形成する工程と、
前記第１のｎ型半導体層上の一部分にトンネル接合層を形成する工程と、
前記第１のｎ型半導体層上に、前記トンネル接合層を被覆するｐ型半導体層を形成する工程と、
前記ｐ型半導体層上に活性層を形成する工程と、
前記活性層上に第２のｎ型半導体層を形成する工程と、
を備えることを特徴とする発光素子の製造方法。
【請求項９】
前記ｐ型半導体層を形成する工程及び前記活性層を形成する工程において、前記トンネル接合層に由来する凸形状を残して前記ｐ型半導体層及び前記活性層を形成することを特徴とする請求項８に記載の発光素子の製造方法。
【請求項１０】
前記ｐ型半導体層を形成する工程の温度が、前記活性層を形成する工程の温度より１００℃以上高いことを特徴とする請求項８又は９に記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子及びその製造方法に関する。
【背景技術】
【０００２】
端面発光レーザや面発光レーザでは、効率的に光を増幅するために、電流を狭い領域に絞り反転分布を起こし、そこに光を閉じ込めて増幅させる。例えば、ウェハ表面側のｐ型半導体層にリッジを形成した構造や、ｐ型半導体層中の電流を流さない領域に屈折率の低いｎ型半導体層を埋め込んだ構造がある。ＧａＡｓ系材料ではＡｌ（Ｇａ）Ａｓを酸化させた酸化狭窄構造などがある。
【０００３】
電流を狭い領域に絞る構造は電流狭窄構造とよばれ、電流狭窄構造は一般にｐ型半導体層に形成される。ｐ型半導体層はｎ型半導体層と比べて電気抵抗が高いため、ｐ型半導体層に電流狭窄構造を形成することで、電流狭窄構造から活性層に注入されるまでの間にキャリアが基板面内方向に広がるのを抑えることができる。しかし、ｐ型半導体層での抵抗の大きさが発光素子の特性に大きく影響することがあり、特に、窒化物半導体を用いた発光素子にて顕著である。例えば、ｐ−ＧａＮの電気抵抗はｎ−ＧａＮの電気抵抗の２〜３桁も高く、発光素子の特性への影響が大きい。
【０００４】
特許文献１には、電流狭窄構造にトンネル接合を利用した窒化物半導体発光素子が開示されている。トンネル接合とはｐ型不純物及びｎ型不純物を高濃度に添加したｐｎ接合で、従来のｐｎ接合と比べてｐ型半導体とｎ型半導体の界面近傍に形成される空乏層が非常に薄くなる。ｐｎ接合間に逆バイアスを印加するとキャリアが空乏層を通り抜け、ｎ型半導体からｐ型半導体へ電流を流すことができる。特許文献１には、ｐ型半導体層の上部の一部分にトンネル接合が形成された素子が記載されている。この窒化物半導体発光素子には、トンネル接合によって電流が流れる部分と、空乏層の厚いｐｎ接合で電流が流れない部分とが含まれている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の窒化物半導体発光素子によっても電気抵抗を十分に低減することはできない。
【０００６】
本発明は、電気抵抗を低減することができる発光素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
開示の技術の一態様によれば、発光素子は、基板上に形成された第１のｎ型半導体層と、前記第１のｎ型半導体層上の一部に形成されたトンネル接合層と、前記第１のｎ型半導体層上に形成され、前記トンネル接合層を被覆するｐ型半導体層と、前記ｐ型半導体層上に形成された活性層と、前記活性層上に形成された第２のｎ型半導体層と、を備える。
【発明の効果】
【０００８】
開示の技術によれば、電気抵抗を低減することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る発光素子を示す断面図である。
【図２Ａ】第１の実施形態に係る発光素子の製造方法の第１例を示す断面図（その１）である。
【図２Ｂ】第１の実施形態に係る発光素子の製造方法の第１例を示す断面図（その２）である。
【図３Ａ】第１の実施形態に係る発光素子の製造方法の第２例を示す断面図（その１）である。
【図３Ｂ】第１の実施形態に係る発光素子の製造方法の第２例を示す断面図（その２）である。
【図４】第２の実施形態に係る発光素子を示す断面図である。
【図５Ａ】第２の実施形態に係る発光素子の製造方法を示す断面図（その１）である。
【図５Ｂ】第２の実施形態に係る発光素子の製造方法を示す断面図（その２）である。
【図６】第３の実施形態に係る発光素子を示す断面図である。
【図７Ａ】第３の実施形態に係る発光素子の製造方法を示す断面図（その１）である。
【図７Ｂ】第３の実施形態に係る発光素子の製造方法を示す断面図（その２）である。
【図８】第４の実施形態に係る発光素子を示す断面図である。
【図９Ａ】第４の実施形態に係る発光素子の製造方法を示す断面図（その１）である。
【図９Ｂ】第４の実施形態に係る発光素子の製造方法を示す断面図（その２）である。
【図９Ｃ】第４の実施形態に係る発光素子の製造方法を示す断面図（その３）である。
【図９Ｄ】第４の実施形態に係る発光素子の製造方法を示す断面図（その４）である。
【図１０】第５の実施形態に係る発光素子を示す断面図である。
【図１１Ａ】第５の実施形態に係る発光素子の製造方法を示す断面図（その１）である。
【図１１Ｂ】第５の実施形態に係る発光素子の製造方法を示す断面図（その２）である。
【図１１Ｃ】第５の実施形態に係る発光素子の製造方法を示す断面図（その３）である。
【図１１Ｄ】第５の実施形態に係る発光素子の製造方法を示す断面図（その４）である。
【図１２】第６の実施形態に係る発光素子を示す断面図である。
【図１３Ａ】第６の実施形態に係る発光素子の製造方法を示す断面図（その１）である。
【図１３Ｂ】第６の実施形態に係る発光素子の製造方法を示す断面図（その２）である。
【図１３Ｃ】第６の実施形態に係る発光素子の製造方法を示す断面図（その３）である。
【図１３Ｄ】第６の実施形態に係る発光素子の製造方法を示す断面図（その４）である。
【図１４】第７の実施形態に係る発光素子を示す断面図である。
【図１５Ａ】第７の実施形態に係る発光素子の製造方法を示す断面図（その１）である。
【図１５Ｂ】第７の実施形態に係る発光素子の製造方法を示す断面図（その２）である。
【図１５Ｃ】第７の実施形態に係る発光素子の製造方法を示す断面図（その３）である。
【図１５Ｄ】第７の実施形態に係る発光素子の製造方法を示す断面図（その４）である。
【図１６】第８の実施形態に係る発光素子を示す断面図である。
【図１７Ａ】第８の実施形態に係る発光素子の製造方法を示す断面図（その１）である。
【図１７Ｂ】第８の実施形態に係る発光素子の製造方法を示す断面図（その２）である。
【図１７Ｃ】第８の実施形態に係る発光素子の製造方法を示す断面図（その３）である。
【図１７Ｄ】第８の実施形態に係る発光素子の製造方法を示す断面図（その４）である。
【発明を実施するための形態】
【００１０】
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、本開示では、構成要素間の位置関係の説明において、基板を基準とし、基板から離れる方向を上方向ということがある。例えば、基板の下面に接するように形成された膜を、基板の下面上に形成された膜ということがある。
【００１１】
（第１の実施形態）
まず、第１の実施形態について説明する。第１の実施形態は、窒化物半導体を用いた発光素子に関する。図１は、第１の実施形態に係る発光素子を示す断面図である。
【００１２】
第１の実施形態に係る発光素子１００は、基板１０１上に形成された第１のｎ型半導体層１０２と、第１のｎ型半導体層１０２上の一部に形成された凸部１０３と、第１のｎ型半導体層１０２上に形成され、凸部１０３を被覆するｐ型半導体層１０４と、ｐ型半導体層１０４上に形成された活性層１０５と、活性層１０５上に形成された第２のｎ型半導体層１０６と、を含む。凸部１０３はトンネル接合層を含む。例えば、第１のｎ型半導体層１０２、凸部１０３、ｐ型半導体層１０４、活性層１０５及び第２のｎ型半導体層１０６には窒化物半導体が用いられる。
【００１３】
基板１０１の材料は、窒化物半導体の半導体層を成長できる材料である。基板１０１は、例えば、ＧａＮ基板や、ＧａＮを異種基板上に成長したＧａＮテンプレートでもよい。異種基板の材料としては、サファイア、Ｓｉ、ＧａＡｓ、ＳｉＣ等を用いることができる。
【００１４】
第１のｎ型半導体層１０２は、例えば、ｎ型不純物としてＳｉ、Ｇｅ等を含む。第１のｎ型半導体層１０２上の電流を流す領域に凸部１０３が設けられている。ｐ型半導体層１０４は、例えば、ｐ型不純物としてＭｇ等を含む。凸部１０３はトンネル接合層を備え、第１のｎ型半導体層１０２からｐ型半導体層１０４へ電流を流すことができる。凸部の形成されていない領域では、第１のｎ型半導体層１０２とｐ型半導体層１０４とが接触して空乏層の厚いｐｎ接合が形成されるため、電流が流れない。
【００１５】
活性層１０５には、ｐ型半導体層１０４及び第２のｎ型半導体層１０６から注入されたキャリアを閉じ込め、高い発光効率を得るために、例えば、ＩｎＧａＮ／ＧａＮやＩｎＧａＮ／ＩｎＧａＮの多重量子井戸構造等が用いられる。ｐ型不純物として用いられるＭｇは、積層方向（基板から離間する方向）に特に拡散しやすい。従って、ｐ型半導体層１０４中のＭｇが活性層１０５へ混入するおそれがある。活性層１０５にＭｇが混入すると発光効率が低下するため、Ｍｇの拡散を抑制することが好ましい。このため、Ｍｇの拡散を抑制するために、例えば、ｐ型半導体層１０４と活性層１０５との間にＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＧａＩｎＮ等のＩｎを含む層が設けられていることが好ましく、これらのうちでも特にＩｎＧａＮの層が設けられていることが好ましい。
【００１６】
凸部１０３に含まれるトンネル接合層は、少なくとも高濃度の不純物をドーピングした２層の半導体層からなる。例えば、基板１０１側にＳｉ、Ｇｅ等を１０２０ｃｍ−３程度ドーピングした高濃度ｎ型半導体層が設けられ、活性層１０５側にＭｇ等を１０２０ｃｍ−３程度ドーピングした高濃度ｐ型半導体層が設けられる。
【００１７】
次に、第１の実施形態に係る発光素子１００の製造方法の第１例について説明する。図２Ａ〜図２Ｂは、第１の実施形態に係る発光素子１００の製造方法の第１例を示す断面図である。
【００１８】
まず、図２Ａに示すように、基板１０１上に、第１のｎ型半導体層１０２及び凸部１０３の元となる積層構造１５３を形成する。積層構造１５３はトンネル接合層を含む。第１のｎ型半導体層１０２及び積層構造１５３は、例えば、有機金属化学気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）法、分子線エピタキシー（molecular beam epitaxy：ＭＢＥ）法、ハイドライド気相成長（hydride vapor phase epitaxy：ＨＶＰＥ）法、スパッタ法等により形成することができる。次いで、同じく図２Ａに示すように、発光素子１００の電流を流す領域、つまり凸部１０３の形成予定領域、を覆うドライエッチング用マスク１９１を積層構造１５３上に形成する。
【００１９】
その後、図２Ｂに示すように、ドライエッチング用マスク１９１を用いて積層構造１５３のドライエッチングを行うことにより、凸部１０３を形成する。
【００２０】
続いて、ドライエッチング用マスク１９１を除去する。次いで、第１のｎ型半導体層１０２上に、ｐ型半導体層１０４、活性層１０５及び第２のｎ型半導体層１０６を形成する（図１参照）。ｐ型半導体層１０４、活性層１０５及び第２のｎ型半導体層１０６は、例えば、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法、スパッタ法等により形成することができる。
【００２１】
このようにして、第１の実施形態に係る発光素子１００を製造することができる。
【００２２】
次に、第１の実施形態に係る発光素子１００の製造方法の第２例について説明する。図３Ａ〜図３Ｂは、第１の実施形態に係る発光素子１００の製造方法の第２例を示す断面図である。
【００２３】
まず、図３Ａに示すように、基板１０１上に、第１のｎ型半導体層１０２を形成する。第１のｎ型半導体層１０２は、例えば、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法、スパッタ法等により形成することができる。次いで、同じく図３Ａに示すように、発光素子１００の電流を流さない領域、つまり凸部１０３の形成予定領域を除く領域、を覆う成長阻害マスク１９２を第１のｎ型半導体層１０２上に形成する。成長阻害マスク１９２は、発光素子１００の電流を流す領域、つまり凸部１０３の形成予定領域、を露出する。
【００２４】
その後、図３Ｂに示すように、成長阻害マスク１９２を用いて、第１のｎ型半導体層１０２上に、凸部１０３を形成する。凸部１０３は、例えば、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法、スパッタ法等により形成することができる。
【００２５】
続いて、成長阻害マスク１９２を除去する。次いで、第１のｎ型半導体層１０２上に、ｐ型半導体層１０４、活性層１０５及び第２のｎ型半導体層１０６を形成する（図１参照）。ｐ型半導体層１０４、活性層１０５及び第２のｎ型半導体層１０６は、例えば、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法、スパッタ法等により形成することができる。
【００２６】
このようにして、第１の実施形態に係る発光素子１００を製造することができる。
【００２７】
発光素子１００では、トンネル接合層を含む凸部１０３を被覆するｐ型半導体層１０４が第１のｎ型半導体層１０２上に形成され、活性層１０５がｐ型半導体層１０４上に形成される。つまり、本実施形態では、トンネル接合層を含む凸部１０３を形成した後に活性層１０５を形成することができる。特許文献１に記載された方法のように、活性層の形成後にトンネル接合層を形成するためのエッチングを行う場合には、活性層にダメージが生じるおそれがある。このようなダメージはリーク電流を増加させかねないが、本実施形態によれば、このようなダメージ及びリーク電流を抑制することができる。
【００２８】
特許文献１には、ドライエッチングに伴う活性層へのダメージによるリーク電流を抑制するために、電流を流さない部分におけるｐ−ＧａＮ層の表面から活性層までの厚さを１３０ｎｍ以上とすることが記載されている。一方、本実施形態では、このようなダメージ及びリーク電流の発生を抑制できるため、トンネル接合層と活性層１０５との間のｐ型半導体層１０４を薄くすることができ、発光素子１００の電気抵抗を低減することができる。
【００２９】
また、基板上に下部ｎ型半導体層、活性層及びｐ型半導体層がこの順で形成される従来の発光素子と比べると、ｐ型半導体層１０４を高温で形成することができ、良好な活性層１０５を得ながら、ｐ型半導体層１０４の電気抵抗を低減することができる。
【００３０】
一般に、成長温度が高いほど、ｐ型半導体層の電気抵抗は低くなる。従って、電気抵抗の観点からは、ｐ型半導体層は高温で成長させることが好ましい。ところが、ｐ型半導体層より先に活性層が形成されている場合、ｐ型半導体層を上記のような高温で形成すると、ｐ型半導体層の形成中に活性層も高温となり、活性層が熱によるダメージを受ける。特に、活性層にＩｎＧａＮが用いられている場合、Ｉｎ組成が高いほどダメージを受けやすい。発光帯域が４００ｎｍ帯の発光素子に用いられるＩｎ組成が１０％程度のＩｎＧａＮ層は比較的ダメージを受けにくいが、長波長の発光素子に含まれるＩｎＧａＮ層はダメージを受けやすい。例えば、発光帯域が４５０ｎｍ帯の発光素子に用いられるＩｎ組成が２０％程度のＩｎＧａＮ層及び発光帯域が５３０ｎｍ帯の発光素子に用いられるＩｎ組成が３０％程度のＩｎＧａＮ層はダメージを受けやすく、品質が劣化したり、ＩｎＧａＮ層そのものが熱で分解したりしてしまう。ｐ型半導体層の成長温度を下げることで、これらダメージを抑制することはできるが、それでは電気抵抗が大きくなってしまう。
【００３１】
一方、本実施形態では、ｐ型半導体層１０４の形成後に活性層１０５を形成することができる。従って、ｐ型半導体層１０４を高温で形成しても活性層１０５に熱によるダメージは生じない。このため、ｐ型半導体層１０４は高温で成長させることが好ましい。具体的には、ｐ型半導体層１０４の成長温度は、活性層１０５の成長温度より１００℃以上高いことが好ましく、２００℃以上高いことがより好ましく、１０００℃以上であることが特に好ましい。
【００３２】
なお、活性層１０５の後に形成される第２のｎ型半導体層１０６の電気抵抗は、ｐ型半導体層１０４と比較して成長温度の影響を受けにくい。従って、第２のｎ型半導体層１０６は活性層１０５に熱によるダメージが生じにくい温度で形成することができる。活性層１０５と第２のｎ型半導体層１０６との間での成長温度の差は２００℃以下であることが好ましく、１００℃以下であることがより好ましい。
【００３３】
更に、上述のように、ｐ型不純物として用いられるＭｇは、積層方向（基板から離間する方向）に拡散しやすい。例えば、基板上に下部ｎ型半導体層、活性層、ｐ型半導体層、トンネル接合層及び上部ｎ型半導体層がこの順で形成される従来の発光素子では、トンネル接合層に高濃度で含まれるＭｇが上部ｎ型半導体層に向かって拡散しやすい。この構造では、トンネル接合層に、ｐ型半導体層側の高濃度ｐ型半導体層及び上部ｎ型半導体層側の高濃度ｎ型半導体層が含まれるため、高濃度ｐ型半導体層に含まれるＭｇは高濃度ｐ型半導体層及び上部ｎ型半導体層に拡散しやすい。また、トンネル接合層を部分的に形成した電流狭窄構造が設けている場合は、トンネル接合層がない部分でもｐ型半導体層から上部ｎ型半導体層へとＭｇが拡散しやすい。上部ｎ型半導体層にＭｇが混入すると、Ｍｇから発生したホールが電子を補償するため、上部ｎ型半導体層の電子濃度が低下する。
【００３４】
また、Ｍｇは活性化エネルギーが深く、室温で数％〜１０％程度しか活性化しないことから、Ｓｉ等のｎ型不純物と比べて１〜２桁ほど高い１０１９ｃｍ−３〜１０２０ｃｍ−３の濃度でドーピングされる。このため、上部ｎ型半導体層にはｎ型不純物より高濃度でＭｇが混入することもあり、不純物によるキャリア散乱がより増加し電子移動度が低下し得る。
【００３５】
基板上に下部ｎ型半導体層、活性層、ｐ型半導体層、トンネル接合層及び上部ｎ型半導体層がこの順で形成される従来の発光素子では、これらの電子濃度の低下及び電子移動度の低下によって上部ｎ型半導体層の電気抵抗が大きく増加しやすい。
【００３６】
更に、トンネル接合層における不純物プロファイルが急峻であるほど、トンネル接合層の電気抵抗が低くなるが、不純物プロファイルが急峻であるほど、Ｍｇが積層方向に拡散して上部ｎ型半導体層に混入しやすい。
【００３７】
一方、本実施形態では、第１のｎ型半導体層１０２及びトンネル接合層の高濃度ｎ型半導体層を高濃度ｐ型半導体層よりも基板１０１側に形成することができるため、高濃度ｐ型半導体層からのＭｇの第１のｎ型半導体層１０２及び高濃度ｎ型半導体層への混入を著しく抑制することができる。
【００３８】
従って、不純物濃度が高く、不純物プロファイルが急峻なトンネル接合層を用いても、Ｍｇの混入に伴う第１のｎ型半導体層１０２の電気抵抗の上昇を抑制することができる。
【００３９】
なお、発光素子１００の製造方法に関し、連続した半導体層の形成（結晶成長）の回数から、上記の第１例（図２Ａ〜図２Ｂ）が第２例（図３Ａ〜図３Ｂ）よりも好ましい。第１例では、ドライエッチング用マスク１９１の形成前の第１のｎ型半導体層１０２及び積層構造１５３の形成、並びにドライエッチング用マスク１９１の除去後のｐ型半導体層１０４、活性層１０５及び第２のｎ型半導体層１０６の形成が行われる。一方、第２例では、成長阻害マスク１９２の形成前の第１のｎ型半導体層１０２の形成、成長阻害マスク１９２の形成後かつ除去前の凸部１０３の形成、並びに、成長阻害マスク１９２の除去後のｐ型半導体層１０４、活性層１０５及び第２のｎ型半導体層１０６の形成が行われる。このように、連続した半導体層の形成（結晶成長）の回数が、第１例では２であるのに対し、第２例では３である。従って、第１例が第２例より好ましい。
【００４０】
凸部１０３の厚さは特に限定はされない。凸部１０３の厚さが５０ｎｍ未満であると、その後に、ｐ型半導体層１０４を平坦に形成し、ｐ型半導体層１０４上に形成する活性層１０５等の半導体層の厚さ及び混晶組成等を制御しやすい。凸部１０３の厚さが５０ｎｍ以上であっても、原子がマイグレーションしやすい条件でｐ型半導体層１０４を形成することで、ｐ型半導体層１０４を平坦に形成し、活性層１０５等の半導体層の厚さ及び混晶組成等を制御することができる。半導体層の厚さ及び混晶組成等が安定していることは、発光素子の特性の安定につながる。
【００４１】
なお、凸部１０３の上方に形成する半導体層に凸部１０３に由来する段差（凹凸）があってもなくてもよい。ｐ型半導体層１０４をＭＯＣＶＤ法により形成する場合、Ｖ族（窒素）原料及びＩＩＩ族原料の供給比であるＶ／ＩＩＩ比を高くしたり、チャンバ内を減圧したりすることで、原子のマイグレーションを促進し、段差（凹凸）を緩和することができる。また、ｐ型半導体層１０４の形成後に窒素原料を供給したまま熱処理をすることで、原子のマイグレーションを促進し、段差（凹凸）を緩和することもできる。
【００４２】
（第１の実施形態の変形例）
次に、第１の実施形態の変形例について説明する。
【００４３】
本変形例では、ｐ型半導体層１０４の屈折率が凸部１０３の平均屈折率より小さい。例えば、凸部１０３に含まれるトンネル接合層がｐ型ＧａＮ層及びｎ型ＧａＮ層から構成され、ｐ型半導体層１０４がｐ型ＡｌＧａＮ層であってもよい。また、例えば、凸部１０３に含まれるトンネル接合層がｐ型ＩｎＧａＮ層及びｎ型ＩｎＧａＮ層から構成され、ｐ型半導体層１０４がｐ型ＧａＮ層又はｐ型ＡｌＧａＮ層であってもよい。他の構成は第１の実施形態と同様である。
【００４４】
本変形例によれば、屈折率の相違により光閉じ込め構造を実現することができる。すなわち、この変形例によれば、基板１０１の面内方向での光閉じ込め構造を実現することができる。光閉じ込め構造の実現により、閾値の低い発光素子１００を得ることができる。
【００４５】
更に、本変形例では、薄いｐ型半導体層１０４を用いて、光閉じ込め構造を活性層１０５の近傍に形成することができる。活性層１０５の近傍に光閉じ込め構造を形成することで、活性層１０５の増幅部（電流を流して光が増幅する部分）との間で光の重なりを大きくすることができる。光閉じ込め構造を有するトンネル接合層と活性層１０５の距離は、好ましくは１２０ｎｍ以下であり、より好ましくは１００ｎｍ以下であり、さらに好ましくは５０ｎｍ以下である。
【００４６】
また、トンネル接合層の活性層１０５側若しくは基板１０１側又はこれらの両方にｐ型半導体層１０４より屈折率の高い半導体層を設けることで、凸部１０３の平均屈折率が高くなり、面内方向に光をより強く閉じ込めることができる。また、トンネル接合層の活性層１０５側若しくは基板１０１側又はこれらの両方に設ける半導体層の屈折率を、発光素子１００の光閉じ込め構造に合わせることでも光閉じ込めを強くできる。例えば、端面発光レーザの場合は、活性層１０５に近いトンネル接合層の上部に屈折率の高い半導体層を設けることで、凸部の１０３の平均屈折率も高められるため、積層方向の光閉じ込めを強くしつつ、基板１０１の面内方向の光閉じ込めも強くできる。また、凸部１０３の平均屈折率がｐ型半導体層１０４の屈折率より低くならない程度に、活性層１０５から遠いトンネル接合層の下部に低屈折率の半導体層を設けることもできる。
【００４７】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、ｐ型半導体層の構成の点で第１の実施形態と相違する。図４は、第２の実施形態に係る発光素子を示す断面図である。
【００４８】
第２の実施形態に係る発光素子２００は、ｐ型半導体層１０４に代えてｐ型半導体層２０４を含む。ｐ型半導体層２０４は、ｐ型半導体層１０４と同様に、凸部１０３を被覆する。ｐ型半導体層２０４は、第１の屈折率を備えた高屈折率層２０４ａ、及びその上の第２の屈折率を備えた低屈折率層２０４ｂを含む。第２の屈折率は第１の屈折率よりも低い。例えば、高屈折率層２０４ａはＧａＮ層であり、低屈折率層２０４ｂはＡｌＧａＮ層である。また、高屈折率層２０４ａの表面は凸部１０３に由来する段差（凹凸）を有するが、低屈折率層２０４ｂの表面は実質的に平坦である。従って、凸部１０３の上方での低屈折率層２０４ｂの厚さは、平面視で凸部１０３から離間した部分における低屈折率層２０４ｂの厚さよりも小さい。他の構成は第１の実施形態と同様である。
【００４９】
発光素子２００においては、低屈折率層２０４ｂが、平面視で、凸部１０３と重なり合う領域（第１の領域）において、凸部１０３から離間した領域（第２の領域）よりも薄い。このため、凸部１０３の上方の実効屈折率が、平面視で凸部１０３から離間した領域における実効屈折率よりも高く、光の閉じ込め構造が実現される。光閉じ込め構造の実現により、閾値の低い発光素子２００を得ることができる。
【００５０】
なお、ｐ型半導体層２０４に含まれる、互いに屈折率が相違する半導体層の数は３以上であってもよい。また、ｐ型半導体層２０４に代えて、第１のｎ型半導体層１０２側から活性層１０５側にかけて屈折率が連続的に低下するｐ型半導体の組成傾斜層を用いてもよい。
【００５１】
次に、第２の実施形態に係る発光素子２００の製造方法について説明する。図５Ａ〜図５Ｂは、第２の実施形態に係る発光素子２００の製造方法を示す断面図である。
【００５２】
まず、図５Ａに示すように、第１の実施形態と同様にして、基板１０１上に、第１のｎ型半導体層１０２及び凸部１０３を形成する。凸部１０３は、第１例、第２例のいずれで形成してもよい。次いで、同じく図５Ａに示すように、第１のｎ型半導体層１０２上に高屈折率層２０４ａを形成する。このとき、高屈折率層２０４ａは、その表面が凸部１０３に由来する段差（凹凸）を有するような条件で形成する。高屈折率層２０４ａは、例えば、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法、スパッタ法等により形成することができる。
【００５３】
その後、図５Ｂに示すように、高屈折率層２０４ａ上に低屈折率層２０４ｂを形成する。このとき、低屈折率層２０４ｂは、その表面が実質的に平坦になるような条件で形成する。低屈折率層２０４ｂは、例えば、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法、スパッタ法等により形成することができる。
【００５４】
続いて、低屈折率層２０４ｂ上に活性層１０５及び第２のｎ型半導体層１０６を形成する（図４参照）。活性層１０５及び第２のｎ型半導体層１０６は、例えば、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法、スパッタ法等により形成することができる。
【００５５】
このようにして、第２の実施形態に係る発光素子２００を製造することができる。
【００５６】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、凸部、ｐ型半導体層、活性層及び第２のｎ型半導体層の構成の点で第１の実施形態と相違する。図６は、第３の実施形態に係る発光素子を示す断面図である。
【００５７】
第３の実施形態に係る発光素子３００では、凸部１０３が第１の実施形態よりも厚く形成されている。例えば、凸部１０３の厚さは５０ｎｍ以上である。第１の実施形態では、ｐ型半導体層１０４の表面が実質的に平坦であるが、第３の実施形態では、ｐ型半導体層１０４の表面が凸部１０３に由来する段差（凹凸）を有する。同様に、活性層１０５及び第２のｎ型半導体層１０６も凸部１０３に由来する段差（凹凸）を有する。他の構成は第１の実施形態と同様である。
【００５８】
発光素子３００では、凸部１０３の上方において、基板１０１の面内方向で活性層１０５と第２のｎ型半導体層１０６とが隣り合い、この隣り合う部分では、平面視で凸部１０３と第２のｎ型半導体層１０６との間に活性層１０５が位置する。従って、活性層１０５の屈折率が、ｐ型半導体層１０４及び第２のｎ型半導体層１０６の屈折率よりも高ければ、凸部１０３の上方の活性層１０５においては、基板１０１の面内方向にも屈折率の分布が生じ、光閉じ込め構造が実現される。光閉じ込め構造の実現により、閾値の低い発光素子３００を得ることができる。
【００５９】
なお、第２のｎ型半導体層１０６の表面が実質的に平坦になっていてもよい。
【００６０】
次に、第３の実施形態に係る発光素子３００の製造方法について説明する。図７Ａ〜図７Ｂは、第３の実施形態に係る発光素子３００の製造方法を示す断面図である。
【００６１】
まず、図７Ａに示すように、第１の実施形態と同様にして、基板１０１上に、第１のｎ型半導体層１０２及び凸部１０３を形成する。凸部１０３は、第１の実施形態よりも厚く、例えば５０ｎｍ以上の厚さで形成する。凸部１０３は、第１例、第２例のいずれで形成してもよい。
【００６２】
次いで、図７Ｂに示すように、第１のｎ型半導体層１０２上にｐ型半導体層１０４を形成する。このとき、ｐ型半導体層１０４は、その表面が凸部１０３に由来する段差（凹凸）を有するような条件で形成する。ｐ型半導体層１０４は、例えば、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法、スパッタ法等により形成することができる。
【００６３】
その後、ｐ型半導体層１０４上に活性層１０５及び第２のｎ型半導体層１０６を形成する（図６参照）。活性層１０５及び第２のｎ型半導体層１０６は、例えば、ＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法、スパッタ法等により形成することができる。
【００６４】
このようにして、第３の実施形態に係る発光素子３００を製造することができる。
【００６５】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、窒化物半導体を用いた発光素子に関する。図８は、第４の実施形態に係る発光素子を示す断面図である。
【００６６】
第４の実施形態に係る発光素子４００は、サファイア基板４０１、サファイア基板４０１上のｎ−ＧａＮ層４０２、ｎ−ＧａＮ層４０２上のｎ＋＋−ＧａＮ層４０３ａ、及びｎ＋＋−ＧａＮ層４０３ａ上のｐ＋＋−ＧａＮ層４０３ｂを含む。例えば、ｐ＋＋−ＧａＮ層４０３ｂにＭｇが１０２０ｃｍ−３程度ドーピングされ、ｎ＋＋−ＧａＮ層４０３ａにＳｉ又はＧｅが１０２０ｃｍ−３程度ドーピングされ、ｐ＋＋−ＧａＮ層４０３ｂ及びｎ＋＋−ＧａＮ層４０３ａがトンネル接合層を構成する。ｐ＋＋−ＧａＮ層４０３ｂ、ｎ＋＋−ＧａＮ層４０３ａ、及びｎ−ＧａＮ層４０２の一部がエッチングされ、凸部４０３が形成されている。つまり、凸部４０３は、ｎ−ＧａＮ層４０２の一部（表層部）及びトンネル接合層を含む。なお、凸部４０３にｎ−ＧａＮ層４０２が含まれず、凸部４０３がトンネル接合層から構成されていてもよい。
【００６７】
発光素子４００は、更に、ｎ−ＧａＮ層４０２上のｐ−ＧａＮ層４０４、ｐ−ＧａＮ層４０４上のｐ−ＡｌＧａＮ層４０７、ｐ−ＡｌＧａＮ層４０７上の多重量子井戸層４０５、及び多重量子井戸層４０５上のｎ−ＧａＮ層４０６を有する。例えば、ｐ−ＧａＮ層４０４は凸部４０３を上方及び側方から被覆する。多重量子井戸層４０５は、活性層の一例であり、互いに交互に積層されたＩｎＧａＮ層及びＧａＮ層を含む。ｐ−ＡｌＧａＮ層４０７は、電子ブロック層として機能し、多重量子井戸層４０５からｐ−ＧａＮ層４０４への電子の移動をブロックする。
【００６８】
ｎ−ＧａＮ層４０６、多重量子井戸層４０５、ｐ−ＡｌＧａＮ層４０７、ｐ−ＧａＮ層４０４、及びｎ−ＧａＮ層４０２の一部がエッチングされ、素子分離構造としてメサ構造４０８が形成されている。メサ構造４０８の周囲において、ｎ−ＧａＮ層４０２の上面上にアノード電極４０９が形成されている。例えば、アノード電極４０９は、Ｔｉ膜及びその上のＡｌ膜を含む。平面視で凸部４０３から離間した領域において、ｎ−ＧａＮ層４０６の上面上にカソード電極４１０が形成されている。カソード電極４１０は、Ｔｉ膜及びその上のＡｌ膜を含む。
【００６９】
次に、第４の実施形態に係る発光素子４００の製造方法について説明する。図９Ａ〜図９Ｄは、第４の実施形態に係る発光素子４００の製造方法を示す断面図である。
【００７０】
まず、図９Ａに示すように、ＭＯＣＶＤ装置を用いて、サファイア基板４０１上に低温バッファ層（図示せず）を介してｎ−ＧａＮ層４０２、ｎ＋＋−ＧａＮ層４０３ａ及びｐ＋＋−ＧａＮ層４０３ｂを成長させる。例えば、成長温度は１１５０℃とし、ｎ−ＧａＮ層４０２の厚さは５μｍとし、ｎ＋＋−ＧａＮ層４０３ａの厚さは１０ｎｍとし、ｐ＋＋−ＧａＮ層４０３ｂの厚さは５ｎｍとする。
【００７１】
次いで、図９Ｂに示すように、凸部４０３を形成する。凸部４０３の形成では、図９Ａに示す積層構造（サファイア基板４０１等）をＭＯＣＶＤ装置から取り出し、フォトリソグラフィーにより、発光素子４００の電流を流す領域、つまり凸部４０３の形成予定領域、を覆うドライエッチング用マスク（図示せず）をｐ＋＋−ＧａＮ層４０３ｂ上に形成する。ドライエッチング用マスクとしては、例えば、平面形状が円で、直径が１０μｍのＳｉＯ２膜を形成する。次いで、ドライエッチング用マスクを用いてｐ＋＋−ＧａＮ層４０３ｂ、ｎ＋＋−ＧａＮ層４０３ａ及びｎ−ＧａＮ層４０２のドライエッチングを行うことにより、凸部４０３を形成する。電流を流さない部分のトンネル接合層を確実に除去するため、例えばエッチング深さは３０ｎｍとするが、ｎ＋＋−ＧａＮ層４０３ａのエッチングが完了しｎ−ＧａＮ層４０２が露出した時点でエッチングを終了してもよい。つまり、ｎ−ＧａＮ層４０２はエッチングしなくてもよい。凸部４０３の形成後、ドライエッチング用マスクを除去する。
【００７２】
その後、図９Ｃに示すように、ＭＯＣＶＤ装置を用いて、ｎ−ＧａＮ層４０２上に、ｐ−ＧａＮ層４０４、ｐ−ＡｌＧａＮ層４０７、多重量子井戸層４０５及びｎ−ＧａＮ層４０６を成長させる。例えば、ｐ−ＧａＮ層４０４及びｐ−ＡｌＧａＮ層４０７の成長温度は１１５０℃とし、ｐ−ＧａＮ層４０４の厚さは凸部４０３上で５０ｎｍとし、ｐ−ＡｌＧａＮ層４０７の厚さは２０ｎｍとする。ｐ−ＧａＮ層４０４の形成中に、凸部４０３に由来する段差（凹凸）が解消されていき、凸部４０３の側方において、ｐ−ＧａＮ層４０４の厚さは８０ｎｍとなる。例えば、多重量子井戸層４０５の成長温度は８００℃とし、多重量子井戸層４０５の成長では、厚さが３ｎｍのＩｎＧａＮ層及び厚さが７ｎｍのＧａＮ層を交互に５周期形成する。例えば、ｎ−ＧａＮ層４０６の成長温度は９００℃とし、ｎ−ＧａＮ層４０６の厚さは２００ｎｍとする。
【００７３】
続いて、図９Ｄに示すように、素子分離構造としてメサ構造４０８を形成する。メサ構造４０８の形成では、図９Ｃに示す積層構造（サファイア基板４０１等）をＭＯＣＶＤ装置から取り出し、ｎ−ＧａＮ層４０６、多重量子井戸層４０５、ｐ−ＡｌＧａＮ層４０７、ｐ−ＧａＮ層４０４及びｎ−ＧａＮ層４０２の一部のドライエッチングを行う。例えば、メサ構造４０８の平面形状は、直径が５０μｍの円とする。次いで、酸素雰囲気中で図９Ｄに示す積層構造（サファイア基板４０１等）の熱処理を行い、ｐ＋＋−ＧａＮ層４０３ｂ、ｐ−ＧａＮ層４０４、ｐ−ＡｌＧａＮ層４０７に含まれる水素を脱離させ、Ｍｇを活性化させる。
【００７４】
その後、メサ構造４０８の周囲において、ｎ−ＧａＮ層４０２の上面上にアノード電極４０９を形成し、平面視で凸部４０３から離間した領域において、ｎ−ＧａＮ層４０６の上面上にカソード電極４１０を形成する（図８参照）。例えば、アノード電極４０９及びカソード電極４１０は、Ｔｉ膜及びその上のＡｌ膜を含む。
【００７５】
このようにして、第４の実施形態に係る発光素子４００を製造することができる。
【００７６】
第４の実施形態によれば、発光素子４００では、トンネル接合層を含む凸部４０３を被覆するｐ−ＧａＮ層４０４がｎ−ＧａＮ層４０２上に形成され、多重量子井戸層４０５がｐ−ＧａＮ層４０４上に形成される。つまり、本実施形態では、トンネル接合層を含む凸部４０３を形成した後に多重量子井戸層４０５を形成することができる。従って、本実施形態によれば、従来の発光素子で生じるようなダメージ及びリーク電流を抑制することができる。このため、トンネル接合層と多重量子井戸層４０５との間のｐ−ＧａＮ層４０４を薄くすることができ、発光素子４００の電気抵抗を低減することができる。
【００７７】
また、ｐ−ＧａＮ層４０４は高温で形成することができ、良好な多重量子井戸層４０５を得ながら、ｐ−ＧａＮ層４０４の電気抵抗を低減することができる。
【００７８】
更に、不純物濃度が高く、不純物プロファイルが急峻なトンネル接合層を用いても、Ｍｇの混入に伴うｎ−ＧａＮ層４０２の電気抵抗の上昇を抑制することができる。
【００７９】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、窒化物半導体を用いた発光素子の一例としての端面発光レーザに関する。図１０は、第５の実施形態に係る発光素子を示す断面図である。
【００８０】
第５の実施形態に係る発光素子５００は、ｎ−ＧａＮ基板５０１、ｎ−ＧａＮ基板５０１上のｎ−ＡｌＧａＮ層５０７、ｎ−ＡｌＧａＮ層５０７上のｎ−ＧａＮ層５０２、ｎ−ＧａＮ層５０２上のｎ＋＋−ＩｎＧａＮ層５０３ａ、及びｎ＋＋−ＩｎＧａＮ層５０３ａ上のｐ＋＋−ＩｎＧａＮ層５０３ｂを含む。例えば、ｐ＋＋−ＩｎＧａＮ層５０３ｂにＭｇが１０２０ｃｍ−３程度ドーピングされ、ｎ＋＋−ＩｎＧａＮ層５０３ａにＳｉ又はＧｅが１０２０ｃｍ−３程度ドーピングされ、ｐ＋＋−ＩｎＧａＮ層５０３ｂ及びｎ＋＋−ＩｎＧａＮ層５０３ａがトンネル接合層を構成する。ｐ＋＋−ＩｎＧａＮ層５０３ｂ、ｎ＋＋−ＩｎＧａＮ層５０３ａ、及びｎ−ＧａＮ層５０２の一部がエッチングされ、凸部５０３が形成されている。つまり、凸部５０３は、ｎ−ＧａＮ層５０２の一部（表層部）及びトンネル接合層を含む。なお、凸部５０３にｎ−ＧａＮ層５０２が含まれず、凸部５０３がトンネル接合層から構成されていてもよい。
【００８１】
発光素子５００は、更に、ｎ−ＧａＮ層５０２上のｐ−ＧａＮ層５０４、ｐ−ＧａＮ層５０４上のｐ−ＡｌＧａＮ層５１２、ｐ−ＡｌＧａＮ層５１２上の多重量子井戸層５０５、多重量子井戸層５０５上のｎ−ＧａＮ層５０６、及びｎ−ＧａＮ層５０６上のｎ−ＡｌＧａＮ層５０９を有する。例えば、ｐ−ＧａＮ層５０４は凸部５０３を上方及び側方から被覆する。多重量子井戸層５０５は、活性層の一例であり、互いに交互に積層されたＩｎＧａＮ層及びＧａＮ層を含む。ｐ−ＡｌＧａＮ層５１２は、電子ブロック層として機能し、多重量子井戸層５０５からｐ−ＧａＮ層５０４への電子の移動をブロックする。
【００８２】
ｎ−ＡｌＧａＮ層５０９、ｎ−ＧａＮ層５０６、多重量子井戸層５０５、ｐ−ＡｌＧａＮ層５１２、ｐ−ＧａＮ層５０４、ｎ−ＧａＮ層５０２、及びｎ−ＡｌＧａＮ層５０７の一部がエッチングされ、素子分離構造としてメサ構造５０８が形成されている。ｎ−ＧａＮ基板５０１の下面上にアノード電極５１０が形成されている。例えば、アノード電極５１０は、Ｔｉ膜及びその上のＡｌ膜を含む。ｎ−ＡｌＧａＮ層５０９の上面上にカソード電極５１１が形成されている。カソード電極５１１は、Ｔｉ膜及びその上のＡｌ膜を含む。
【００８３】
次に、第５の実施形態に係る発光素子５００の製造方法について説明する。図１１Ａ〜図１１Ｄは、第５の実施形態に係る発光素子５００の製造方法を示す断面図である。
【００８４】
まず、図１１Ａに示すように、ＭＯＣＶＤ装置を用いて、ｎ−ＧａＮ基板５０１上に、ｎ−ＡｌＧａＮ層５０７、ｎ−ＧａＮ層５０２、ｎ＋＋−ＩｎＧａＮ層５０３ａ及びｐ＋＋−ＩｎＧａＮ層５０３ｂを成長させる。例えば、ｎ−ＡｌＧａＮ層５０７及びｎ−ＧａＮ層５０２の成長温度は１１５０℃とし、ｎ−ＡｌＧａＮ層５０７の厚さは６００ｎｍとし、ｎ−ＧａＮ層５０２の厚さは１００ｎｍとする。例えば、ｎ＋＋−ＩｎＧａＮ層５０３ａ及びｐ＋＋−ＩｎＧａＮ層５０３ｂの成長温度は８５０℃とし、ｎ＋＋−ＩｎＧａＮ層５０３ａの厚さは１０ｎｍとし、ｐ＋＋−ＩｎＧａＮ層５０３ｂの厚さは１０ｎｍとする。
【００８５】
次いで、図１１Ｂに示すように、凸部５０３を形成する。凸部５０３の形成では、図１１Ａに示す積層構造（ｎ−ＧａＮ基板５０１等）をＭＯＣＶＤ装置から取り出し、フォトリソグラフィーにより、発光素子５００の電流を流す領域、つまり凸部５０３の形成予定領域、を覆うドライエッチング用マスク（図示せず）をｐ＋＋−ＩｎＧａＮ層５０３ｂ上に形成する。ドライエッチング用マスクとしては、例えば、平面形状が長方形で、幅が５μｍのＳｉＯ２膜を形成する。次いで、ドライエッチング用マスクを用いてｐ＋＋−ＩｎＧａＮ層５０３ｂ、ｎ＋＋−ＩｎＧａＮ層５０３ａ及びｎ−ＧａＮ層５０２のドライエッチングを行うことにより、凸部５０３を形成する。電流を流さない部分のトンネル接合層を確実に除去するため、例えばエッチング深さは４０ｎｍとするが、ｎ＋＋−ＩｎＧａＮ層５０３ａのエッチングが完了しｎ−ＧａＮ層５０２が露出した時点でエッチングを終了してもよい。つまり、ｎ−ＧａＮ層５０２はエッチングしなくてもよい。凸部５０３の形成後、ドライエッチング用マスクを除去する。
【００８６】
その後、図１１Ｃに示すように、ＭＯＣＶＤ装置を用いて、ｎ−ＧａＮ層５０２上に、ｐ−ＧａＮ層５０４、ｐ−ＡｌＧａＮ層５１２、多重量子井戸層５０５、ｎ−ＧａＮ層５０６及びｎ−ＡｌＧａＮ層５０９を成長させる。例えば、ｐ−ＧａＮ層５０４及びｐ−ＡｌＧａＮ層５１２の成長温度は１０００℃とし、ｐ−ＧａＮ層５０４の厚さは凸部５０３上で２０ｎｍとし、ｐ−ＡｌＧａＮ層５１２の厚さは２０ｎｍとする。ｐ−ＧａＮ層５０４の形成中に、凸部５０３に由来する段差（凹凸）が解消されていき、凸部５０３の側方において、ｐ−ＧａＮ層５０４の厚さは６０ｎｍとなる。例えば、多重量子井戸層５０５の成長温度は７５０℃とし、多重量子井戸層５０５の成長では、厚さが３ｎｍのＩｎＧａＮ層及び厚さが７ｎｍのＧａＮ層を交互に５周期形成する。例えば、ｎ−ＧａＮ層５０６及びｎ−ＡｌＧａＮ層５０９の成長温度は８５０℃とし、ｎ−ＧａＮ層５０６の厚さは１２０ｎｍとし、ｎ−ＡｌＧａＮ層５０９の厚さは５００ｎｍとする。
【００８７】
続いて、図１１Ｄに示すように、素子分離構造としてメサ構造５０８を形成する。メサ構造５０８の形成では、図１１Ｃに示す積層構造（ｎ−ＧａＮ基板５０１等）をＭＯＣＶＤ装置から取り出し、ｎ−ＡｌＧａＮ層５０９、ｎ−ＧａＮ層５０６、多重量子井戸層５０５、ｐ−ＡｌＧａＮ層５１２、ｐ−ＧａＮ層５０４、ｎ−ＧａＮ層５０２、及びｎ−ＡｌＧａＮ層５０７の一部のドライエッチングを行う。例えば、メサ構造５０８の平面形状は、幅が２００μｍの長方形とする。次いで、酸素雰囲気中で図１１Ｄに示す積層構造（ｎ−ＧａＮ基板５０１等）の熱処理を行い、ｐ＋＋−ＩｎＧａＮ層５０３ｂ、ｐ−ＧａＮ層５０４、ｐ−ＡｌＧａＮ層５１２に含まれる水素を脱離させ、Ｍｇを活性化させる。
【００８８】
その後、ｎ−ＧａＮ基板５０１の下面上にアノード電極５１０を形成し、ｎ−ＡｌＧａＮ層５０９の上面上にカソード電極５１１を形成する（図１０参照）。例えば、アノード電極５１０及びカソード電極５１１は、Ｔｉ膜及びその上のＡｌ膜を含む。
【００８９】
このようにして、第５の実施形態に係る発光素子５００を製造することができる。
【００９０】
発光素子５００では、トンネル接合層を構成するｎ＋＋−ＩｎＧａＮ層５０３ａ及びｐ＋＋−ＩｎＧａＮ層５０３ｂの屈折率がｐ−ＧａＮ層５０４の屈折率より高い。従って、凸部５０３で基板５０１の面内方向での光閉じ込め構造が実現することができる。このため、端面発光型レーザにて強い光閉じ込め効果を得ることができる。
【００９１】
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、窒化物半導体を用いた発光素子の一例としての端面発光レーザに関する。図１２は、第６の実施形態に係る発光素子を示す断面図である。
【００９２】
第６の実施形態に係る発光素子６００は、ｎ−ＧａＮ基板６０１、ｎ−ＧａＮ基板６０１上のｎ−ＡｌＧａＮ層６０２、ｎ−ＡｌＧａＮ層６０２上のｎ＋＋−ＧａＮ層６０３ａ、及びｎ＋＋−ＧａＮ層６０３ａ上のｐ＋＋−ＧａＮ層６０３ｂを含む。例えば、ｐ＋＋−ＧａＮ層６０３ｂにＭｇが１０２０ｃｍ−３程度ドーピングされ、ｎ＋＋−ＧａＮ層６０３ａにＳｉ又はＧｅが１０２０ｃｍ−３程度ドーピングされ、ｐ＋＋−ＧａＮ層６０３ｂ及びｎ＋＋−ＧａＮ層６０３ａがトンネル接合層を構成する。ｐ＋＋−ＧａＮ層６０３ｂ、ｎ＋＋−ＧａＮ層６０３ａ、及びｎ−ＡｌＧａＮ層６０２の一部がエッチングされ、凸部６０３が形成されている。つまり、凸部６０３は、ｎ−ＡｌＧａＮ層６０２の一部（表層部）及びトンネル接合層を含む。なお、凸部６０３にｎ−ＡｌＧａＮ層６０２が含まれず、凸部６０３がトンネル接合層から構成されていてもよい。
【００９３】
発光素子６００は、更に、ｎ−ＡｌＧａＮ層６０２上のｐ−ＧａＮ層６０４ａ、ｐ−ＧａＮ層６０４ａ上のｐ−ＡｌＧａＮ層６０４ｂ、ｐ−ＡｌＧａＮ層６０４ｂ上のｐ−ＡｌＧａＮ層６０７、ｐ−ＡｌＧａＮ層６０７上の多重量子井戸層６０５、多重量子井戸層６０５上のｎ−ＧａＮ層６０６、及びｎ−ＧａＮ層６０６上のｎ−ＡｌＧａＮ層６０９を有する。ｐ−ＧａＮ層６０４ａ及びｐ−ＡｌＧａＮ層６０４ｂがｐ型半導体層６０４に含まれる。例えば、ｐ型半導体層６０４は凸部６０３を上方及び側方から被覆する。多重量子井戸層６０５は、活性層の一例であり、互いに交互に積層されたＩｎＧａＮ層及びＧａＮ層を含む。ｐ−ＡｌＧａＮ層６０７は、電子ブロック層として機能し、多重量子井戸層６０５からｐ型半導体層６０４への電子の移動をブロックする。
【００９４】
ｎ−ＡｌＧａＮ層６０９、ｎ−ＧａＮ層６０６、多重量子井戸層６０５、ｐ−ＡｌＧａＮ層６０７、ｐ−ＡｌＧａＮ層６０４ｂ、ｐ−ＧａＮ層６０４ａ、及びｎ−ＡｌＧａＮ層６０２の一部がエッチングされ、素子分離構造としてメサ構造６０８が形成されている。ｎ−ＧａＮ基板６０１の下面上にアノード電極６１０が形成されている。例えば、アノード電極６１０は、Ｔｉ膜及びその上のＡｌ膜を含む。ｎ−ＡｌＧａＮ層６０９の上面上にカソード電極６１１が形成されている。カソード電極６１１は、Ｔｉ膜及びその上のＡｌ膜を含む。
【００９５】
次に、第６の実施形態に係る発光素子６００の製造方法について説明する。図１３Ａ〜図１３Ｄは、第６の実施形態に係る発光素子６００の製造方法を示す断面図である。
【００９６】
まず、図１３Ａに示すように、ＭＯＣＶＤ装置を用いて、ｎ−ＧａＮ基板６０１上に、ｎ−ＡｌＧａＮ層６０２、ｎ＋＋−ＧａＮ層６０３ａ及びｐ＋＋−ＧａＮ層６０３ｂを成長させる。例えば、ｎ−ＡｌＧａＮ層６０２、ｎ＋＋−ＧａＮ層６０３ａ及びｐ＋＋−ＧａＮ層６０３ｂの成長温度は１１００℃とし、ｎ−ＡｌＧａＮ層６０２の厚さは６００ｎｍとし、ｎ＋＋−ＧａＮ層６０３ａの厚さは１０ｎｍとし、ｐ＋＋−ＧａＮ層６０３ｂの厚さは１０ｎｍとする。
【００９７】
次いで、図１３Ｂに示すように、凸部６０３を形成する。凸部６０３の形成では、図１３Ａに示す積層構造（ｎ−ＧａＮ基板６０１等）をＭＯＣＶＤ装置から取り出し、フォトリソグラフィーにより、発光素子６００の電流を流す領域、つまり凸部６０３の形成予定領域、を覆うドライエッチング用マスク（図示せず）をｐ＋＋−ＧａＮ層６０３ｂ上に形成する。ドライエッチング用マスクとしては、例えば、平面形状が長方形で、幅が５μｍのＳｉＯ２膜を形成する。次いで、ドライエッチング用マスクを用いてｐ＋＋−ＧａＮ層６０３ｂ、ｎ＋＋−ＧａＮ層６０３ａ及びｎ−ＡｌＧａＮ層６０２のドライエッチングを行うことにより、凸部６０３を形成する。電流を流さない部分のトンネル接合層を確実に除去するため、例えばエッチング深さは４０ｎｍとするが、ｎ＋＋−ＧａＮ層６０３ａのエッチングが完了しｎ−ＡｌＧａＮ層６０２が露出した時点でエッチングを終了してもよい。つまり、ｎ−ＡｌＧａＮ層６０２はエッチングしなくてもよい。凸部６０３の形成後、ドライエッチング用マスクを除去する。
【００９８】
その後、図１３Ｃに示すように、ＭＯＣＶＤ装置を用いて、ｎ−ＡｌＧａＮ層６０２上に、ｐ−ＧａＮ層６０４ａ及びｐ−ＡｌＧａＮ層６０４ｂを成長させる。例えば、ｐ−ＧａＮ層６０４ａ及びｐ−ＡｌＧａＮ層６０４ｂの成長温度は１１００℃とし、ｐ−ＧａＮ層６０４ａの厚さは凸部６０３上で５０ｎｍとし、ｐ−ＡｌＧａＮ層６０４ｂの厚さは凸部６０３上で５０ｎｍとする。ｐ−ＧａＮ層６０４ａの形成中に、凸部６０３に由来する段差（凹凸）が解消されていき、凸部６０３の側方において、ｐ−ＧａＮ層６０４ａの厚さは７０ｎｍとなり、段差（凹凸）の大きさは２０ｎｍ程度まで小さくなる。ｐ−ＡｌＧａＮ層６０４ｂの形成中に、凸部６０３に由来する段差（凹凸）が更に解消されていき、凸部６０３の側方において、ｐ−ＡｌＧａＮ層６０４ｂの厚さは７０ｎｍとなり、実質的に段差（凹凸）が消失し、ｐ−ＡｌＧａＮ層６０４ｂの表面は平坦になる。
【００９９】
続いて、同じく図１３Ｃに示すように、ＭＯＣＶＤ装置を用いて、ｐ−ＡｌＧａＮ層６０４ｂ上に、ｐ−ＡｌＧａＮ層６０７、多重量子井戸層６０５、ｎ−ＧａＮ層６０６及びｎ−ＡｌＧａＮ層６０９を成長させる。例えば、ｐ−ＡｌＧａＮ層６０７の成長温度は１１００℃とし、ｐ−ＡｌＧａＮ層６０７の厚さは２０ｎｍとする。例えば、多重量子井戸層６０５の成長温度は８００℃とし、多重量子井戸層６０５の成長では、厚さが３ｎｍのＩｎＧａＮ層及び厚さが７ｎｍのＧａＮ層を交互に５周期形成する。例えば、ｎ−ＧａＮ層６０６及びｎ−ＡｌＧａＮ層６０９の成長温度は９００℃とし、ｎ−ＧａＮ層６０６の厚さは１２０ｎｍとし、ｎ−ＡｌＧａＮ層６０９の厚さは５００ｎｍとする。
【０１００】
次いで、図１３Ｄに示すように、素子分離構造としてメサ構造６０８を形成する。メサ構造６０８の形成では、図１３Ｃに示す積層構造（ｎ−ＧａＮ基板６０１等）をＭＯＣＶＤ装置から取り出し、ｎ−ＡｌＧａＮ層６０９、ｎ−ＧａＮ層６０６、多重量子井戸層６０５、ｐ−ＡｌＧａＮ層６０７、ｐ−ＡｌＧａＮ層６０４ｂ、ｐ−ＧａＮ層６０４ａ、及びｎ−ＡｌＧａＮ層６０２の一部のドライエッチングを行う。例えば、メサ構造６０８の平面形状は、幅が２００μｍの長方形とする。その後、酸素雰囲気中で図１３Ｄに示す積層構造（ｎ−ＧａＮ基板６０１等）の熱処理を行い、ｐ＋＋−ＧａＮ層６０３ｂ、ｐ−ＧａＮ層６０４ａ、ｐ−ＡｌＧａＮ層６０４ｂ、ｐ−ＡｌＧａＮ層６０７に含まれる水素を脱離させ、Ｍｇを活性化させる。
【０１０１】
続いて、ｎ−ＧａＮ基板６０１の下面上にアノード電極６１０を形成し、ｎ−ＡｌＧａＮ層６０９の上面上にカソード電極６１１を形成する（図１２参照）。例えば、アノード電極６１０及びカソード電極６１１は、Ｔｉ膜及びその上のＡｌ膜を含む。
【０１０２】
このようにして、第６の実施形態に係る発光素子６００を製造することができる。
【０１０３】
発光素子６００では、凸部６０３の上方にてｐ−ＡｌＧａＮ層６０４ｂが薄く、平面視で凸部６０３の外側ではｐ−ＡｌＧａＮ層６０４ｂが厚い。このため、凸部６０３上での実効屈折率が凸部の外側より高くなり、光閉じ込め構造が実現される。このため、端面発光型レーザにて強い光閉じ込め効果を得ることができる。
【０１０４】
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、窒化物半導体を用いた発光素子の一例としての端面発光レーザに関する。図１４は、第７の実施形態に係る発光素子を示す断面図である。
【０１０５】
第７の実施形態に係る発光素子７００は、ｎ−ＧａＮ基板７０１、ｎ−ＧａＮ基板７０１上のｎ−ＡｌＧａＮ層７０７、ｎ−ＡｌＧａＮ層７０７上のｎ−ＧａＮ層７０２、ｎ−ＧａＮ層７０２上のｎ＋＋−ＩｎＧａＮ層７０３ａ、及びｎ＋＋−ＩｎＧａＮ層７０３ａ上のｐ＋＋−ＩｎＧａＮ層７０３ｂを含む。例えば、ｐ＋＋−ＩｎＧａＮ層７０３ｂにＭｇが１０２０ｃｍ−３程度ドーピングされ、ｎ＋＋−ＩｎＧａＮ層７０３ａにＳｉ又はＧｅが１０２０ｃｍ−３程度ドーピングされ、ｐ＋＋−ＩｎＧａＮ層７０３ｂ及びｎ＋＋−ＩｎＧａＮ層７０３ａがトンネル接合層を構成する。ｐ＋＋−ＩｎＧａＮ層７０３ｂ、ｎ＋＋−ＩｎＧａＮ層７０３ａ、及びｎ−ＧａＮ層７０２の一部がエッチングされ、凸部７０３が形成されている。つまり、凸部７０３は、ｎ−ＧａＮ層７０２の一部及びトンネル接合層を含む。
【０１０６】
発光素子７００は、更に、ｎ−ＧａＮ層７０２上のｐ−ＧａＮ層７０４、ｐ−ＧａＮ層７０４上のｐ−ＡｌＧａＮ層７０８、ｐ−ＡｌＧａＮ層７０８上の多重量子井戸層７０５、多重量子井戸層７０５上のｎ−ＧａＮ層７０６、及びｎ−ＧａＮ層７０６上のｎ−ＡｌＧａＮ層７０９を有する。例えば、ｐ−ＧａＮ層７０４は凸部７０３を上方及び側方から被覆する。多重量子井戸層７０５は、活性層の一例であり、互いに交互に積層されたＩｎＧａＮ層及びＧａＮ層を含む。ｐ−ＡｌＧａＮ層７０８は、電子ブロック層として機能し、多重量子井戸層７０５からｐ−ＧａＮ層７０４への電子の移動をブロックする。
【０１０７】
第５の実施形態では、ｐ−ＧａＮ層５０４の表面が実質的に平坦であるが、第７の実施形態では、ｐ−ＧａＮ層７０４の表面が凸部７０３に由来する段差（凹凸）を有する。同様に、ｐ−ＡｌＧａＮ層７０８、多重量子井戸層７０５、ｎ−ＧａＮ層７０６及びｎ−ＡｌＧａＮ層７０９の各表面も凸部７０３に由来する段差（凹凸）を有する。
【０１０８】
ｎ−ＡｌＧａＮ層７０９、ｎ−ＧａＮ層７０６、多重量子井戸層７０５、ｐ−ＡｌＧａＮ層７０８、ｐ−ＧａＮ層７０４、ｎ−ＧａＮ層７０２、及びｎ−ＡｌＧａＮ層７０７の一部がエッチングされ、素子分離構造としてメサ構造７１０が形成されている。ｎ−ＧａＮ基板７０１の下面上にアノード電極７１１が形成されている。例えば、アノード電極７１１は、Ｔｉ膜及びその上のＡｌ膜を含む。ｎ−ＡｌＧａＮ層７０９の上面上にカソード電極７１２が形成されている。カソード電極７１２は、Ｔｉ膜及びその上のＡｌ膜を含む。
【０１０９】
次に、第７の実施形態に係る発光素子７００の製造方法について説明する。図１５Ａ〜図１５Ｄは、第７の実施形態に係る発光素子７００の製造方法を示す断面図である。
【０１１０】
まず、図１５Ａに示すように、ＭＯＣＶＤ装置を用いて、ｎ−ＧａＮ基板７０１上に、ｎ−ＡｌＧａＮ層７０７、ｎ−ＧａＮ層７０２、ｎ＋＋−ＩｎＧａＮ層７０３ａ及びｐ＋＋−ＩｎＧａＮ層７０３ｂを成長させる。例えば、ｎ−ＡｌＧａＮ層７０７及びｎ−ＧａＮ層７０２の成長温度は１０００℃とし、ｎ−ＡｌＧａＮ層７０７の厚さは６００ｎｍとし、ｎ−ＧａＮ層７０２の厚さは１００ｎｍとする。例えば、ｎ＋＋−ＩｎＧａＮ層７０３ａ及びｐ＋＋−ＩｎＧａＮ層７０３ｂの成長温度は９００℃とし、ｎ＋＋−ＩｎＧａＮ層７０３ａの厚さは１０ｎｍとし、ｐ＋＋−ＩｎＧａＮ層７０３ｂの厚さは１０ｎｍとする。
【０１１１】
次いで、図１５Ｂに示すように、凸部７０３を形成する。凸部７０３の形成では、図１５Ａに示す積層構造（ｎ−ＧａＮ基板７０１等）をＭＯＣＶＤ装置から取り出し、フォトリソグラフィーにより、発光素子７００の電流を流す領域、つまり凸部７０３の形成予定領域、を覆うドライエッチング用マスク（図示せず）をｐ＋＋−ＩｎＧａＮ層７０３ｂ上に形成する。ドライエッチング用マスクとしては、例えば、平面形状が長方形で、幅が５μｍのＳｉＯ２膜を形成する。次いで、ドライエッチング用マスクを用いてｐ＋＋−ＩｎＧａＮ層７０３ｂ、ｎ＋＋−ＩｎＧａＮ層７０３ａ及びｎ−ＧａＮ層７０２のドライエッチングを行うことにより、凸部７０３を形成する。例えばエッチング深さは１００ｎｍとし、凸部７０３にｎ−ＧａＮ層７０２の一部を含ませる。
【０１１２】
その後、図１５Ｃに示すように、ＭＯＣＶＤ装置を用いて、ｎ−ＧａＮ層７０２上に、ｐ−ＧａＮ層７０４、ｐ−ＡｌＧａＮ層７０８、多重量子井戸層７０５、ｎ−ＧａＮ層７０６及びｎ−ＡｌＧａＮ層７０９を成長させる。例えば、ｐ−ＧａＮ層７０４及びｐ−ＡｌＧａＮ層７０８の成長温度は１０００℃とし、ｐ−ＧａＮ層７０４の厚さは凸部７０３上で２０ｎｍとし、ｐ−ＡｌＧａＮ層７０８の厚さは凸部７０３上で２０ｎｍとする。例えば、多重量子井戸層７０５の成長温度は７５０℃とし、多重量子井戸層７０５の成長では、厚さが３ｎｍのＩｎＧａＮ層及び厚さが７ｎｍのＧａＮ層を交互に５周期形成する。例えば、ｎ−ＧａＮ層７０６及びｎ−ＡｌＧａＮ層７０９の成長温度は８５０℃とし、ｎ−ＧａＮ層５０６の厚さは１２０ｎｍとし、ｎ−ＡｌＧａＮ層５０９の厚さは５００ｎｍとする。凸部の膜厚が１００ｎｍあるため、凸部由来の段差がそのまま残りリッジ構造となる。
【０１１３】
続いて、図１５Ｄに示すように、素子分離構造としてメサ構造７１０を形成する。メサ構造７１０の形成では、図１５Ｃに示す積層構造（ｎ−ＧａＮ基板７０１等）をＭＯＣＶＤ装置から取り出し、ｎ−ＡｌＧａＮ層７０９、ｎ−ＧａＮ層７０６、多重量子井戸層７０５、ｐ−ＡｌＧａＮ層７０８、ｐ−ＧａＮ層７０４、ｎ−ＧａＮ層７０２、及びｎ−ＡｌＧａＮ層７０７の一部のドライエッチングを行う。例えば、メサ構造７１０の平面形状は、幅が２００μｍの長方形とする。次いで、酸素雰囲気中で図１５Ｄに示す積層構造（ｎ−ＧａＮ基板７０１等）の熱処理を行い、ｐ＋＋−ＩｎＧａＮ層７０３ｂ、ｐ−ＧａＮ層７０４、ｐ−ＡｌＧａＮ層７０８に含まれる水素を脱離させ、Ｍｇを活性化させる。
【０１１４】
その後、ｎ−ＧａＮ基板７０１の下面上にアノード電極７１１を形成し、ｎ−ＡｌＧａＮ層７０９の上面上にカソード電極７１２を形成する（図１４参照）。例えば、アノード電極７１１及びカソード電極７１２は、Ｔｉ膜及びその上のＡｌ膜を含む。
【０１１５】
発光素子７００では、トンネル接合層を構成するｎ＋＋−ＩｎＧａＮ層７０３ａ及びｐ＋＋−ＩｎＧａＮ層７０３ｂの屈折率がｐ−ＧａＮ層７０４の屈折率より高い。従って、凸部７０３で基板７０１の面内方向での光閉じ込め構造が実現することができる。更に、基板７０１の面内方向において、多重量子井戸層７０５の側方に多重量子井戸層７０５より屈折率の低いｎ−ＧａＮ層７０６が形成されている。従って、ここでも、基板７０１の面内方向の光閉じ込め構造を実現することができる。このため、端面発光型レーザにてより強い光閉じ込め効果を得ることができる。
【０１１６】
（第８の実施形態）
次に、第８の実施形態について説明する。第８の実施形態は、窒化物半導体を用いた発光素子の一例としての面発光レーザに関する。図１６は、第８の実施形態に係る発光素子を示す断面図である。
【０１１７】
第８の実施形態に係る発光素子８００は、ｎ−ＧａＮ基板８０１、ｎ−ＧａＮ基板８０１上の下部ｎ型多層膜反射鏡８１０、下部ｎ型多層膜反射鏡８１０上のｎ−ＧａＮ層８０２、ｎ−ＧａＮ層８０２上のｎ＋＋−ＧａＮ層８０３ａ、ｎ＋＋−ＧａＮ層８０３ａ上のｐ＋＋−ＧａＮ層８０３ｂ、ｐ＋＋−ＧａＮ層８０３ｂ上のｐ−ＩｎＧａＮ層８０７を含む。例えば、ｐ＋＋−ＧａＮ層８０３ｂにＭｇが１０２０ｃｍ−３程度ドーピングされ、ｎ＋＋−ＧａＮ層８０３ａにＳｉ又はＧｅが１０２０ｃｍ−３程度ドーピングされ、ｐ＋＋−ＧａＮ層８０３ｂ及びｎ＋＋−ＧａＮ層８０３ａがトンネル接合層を構成する。ｐ−ＩｎＧａＮ層８０７、ｐ＋＋−ＧａＮ層８０３ｂ、ｎ＋＋−ＧａＮ層８０３ａ、及びｎ−ＧａＮ層８０２の一部がエッチングされ、凸部８０３が形成されている。つまり、凸部８０３は、ｎ−ＧａＮ層８０２の一部（表層部）、トンネル接合層及びｐ−ＩｎＧａＮ層８０７を含む。なお、凸部８０３にｎ−ＧａＮ層８０２が含まれず、凸部８０３がトンネル接合層及びｐ−ＩｎＧａＮ層８０７から構成されていてもよい。
【０１１８】
発光素子８００は、更に、ｎ−ＧａＮ層８０２上のｐ−ＧａＮ層８０４、ｐ−ＧａＮ層８０４上のｐ−ＡｌＧａＮ層８０８、ｐ−ＡｌＧａＮ層８０８上のＩｎＧａＮ層８０９、ＩｎＧａＮ層８０９上の多重量子井戸層８０５、多重量子井戸層８０５上のｎ−ＧａＮ層８０６、及びｎ−ＧａＮ層８０６上の上部ｎ型多層膜反射鏡８１１を有する。例えば、ｐ−ＧａＮ層８０４は凸部８０３を上方及び側方から被覆する。多重量子井戸層８０５は、活性層の一例であり、互いに交互に積層されたＩｎＧａＮ層及びＧａＮ層を含む。ｐ−ＡｌＧａＮ層８０８は、電子ブロック層として機能し、多重量子井戸層８０５からｐ−ＧａＮ層８０４への電子の移動をブロックする。ＩｎＧａＮ層８０９は、Ｍｇ拡散防止層として機能し、ｐ＋＋−ＧａＮ層８０３ｂ等から多重量子井戸層８０５へのＭｇの拡散を防止する。
【０１１９】
下部ｎ型多層膜反射鏡８１０及び上部ｎ型多層膜反射鏡８１１は、例えば、ＡｌＮ／ＧａＮ超格子からなる低屈折率層と、ＩｎＧａＮからなる高屈折率層とが交互に積層された構造を有する。低屈折率層の平均屈折率は高屈折率層の平均屈折率よりも小さい。
【０１２０】
上部ｎ型多層膜反射鏡８１１、ｎ−ＧａＮ層８０６、多重量子井戸層８０５、ＩｎＧａＮ層８０９、ｐ−ＡｌＧａＮ層８０８、ｐ−ＧａＮ層８０４、及びｎ−ＧａＮ層８０２の一部がエッチングされ、素子分離構造としてメサ構造８１２が形成されている。ｎ−ＧａＮ基板８０１の下面上にアノード電極８１３が形成されている。例えば、アノード電極８１３は、Ｔｉ膜及びその上のＡｌ膜を含む。平面視で凸部８０３から離間した領域において、上部ｎ型多層膜反射鏡８１１の上面上にカソード電極８１４が形成されている。カソード電極８１４は、Ｔｉ膜及びその上のＡｌ膜を含む。
【０１２１】
次に、第８の実施形態に係る発光素子８００の製造方法について説明する。図１７Ａ〜図１７Ｄは、第８の実施形態に係る発光素子８００の製造方法を示す断面図である。
【０１２２】
まず、図１７Ａに示すように、ＭＯＣＶＤ装置を用いて、ｎ−ＧａＮ基板８０１上に、下部ｎ型多層膜反射鏡８１０、ｎ−ＧａＮ層８０２、ｎ＋＋−ＧａＮ層８０３ａ、ｐ＋＋−ＧａＮ層８０３ｂ及びｐ−ＩｎＧａＮ層８０７を成長させる。例えば、下部ｎ型多層膜反射鏡８１０の成長温度は８５０℃とする。例えば、ｎ−ＧａＮ層８０２、ｎ＋＋−ＧａＮ層８０３ａ及びｐ＋＋−ＧａＮ層８０３ｂの成長温度は１０００℃とし、ｎ−ＧａＮ層８０２の厚さは１０５ｎｍとし、ｎ＋＋−ＧａＮ層８０３ａの厚さは１０ｎｍとし、ｐ＋＋−ＧａＮ層８０３ｂの厚さは１０ｎｍとする。例えば、ｐ−ＩｎＧａＮ層８０７の成長温度は９００℃とし、ｐ−ＩｎＧａＮ層８０７の厚さは３０ｎｍとする。
【０１２３】
次いで、図１７Ｂに示すように、凸部８０３を形成する。凸部８０３の形成では、図１７Ａに示す積層構造（ｎ−ＧａＮ基板８０１等）をＭＯＣＶＤ装置から取り出し、フォトリソグラフィーにより、発光素子８００の電流を流す領域、つまり凸部８０３の形成予定領域、を覆うドライエッチング用マスク（図示せず）をｐ−ＩｎＧａＮ層８０７上に形成する。ドライエッチング用マスクとしては、例えば、平面形状が円で、直径が５μｍのＳｉＯ２膜を形成する。次いで、ドライエッチング用マスクを用いてｐ−ＩｎＧａＮ層８０７、ｐ＋＋−ＧａＮ層８０３ｂ、ｎ＋＋−ＧａＮ層８０３ａ及びｎ−ＧａＮ層８０２のドライエッチングを行うことにより、凸部８０３を形成する。電流を流さない部分のトンネル接合層を確実に除去するため、例えばエッチング深さは７０ｎｍとするが、ｎ＋＋−ＧａＮ層８０３ａのエッチングが完了しｎ−ＧａＮ層８０２が露出した時点でエッチングを終了してもよい。つまり、ｎ−ＧａＮ層８０２はエッチングしなくてもよい。凸部８０３の形成後、ドライエッチング用マスクを除去する。
【０１２４】
その後、図１７Ｃに示すように、ＭＯＣＶＤ装置を用いて、ｎ−ＧａＮ層８０２上に、ｐ−ＧａＮ層８０４、ｐ−ＡｌＧａＮ層８０８、ＩｎＧａＮ層８０９、多重量子井戸層８０５、ｎ−ＧａＮ層８０６及び上部ｎ型多層膜反射鏡８１１を成長させる。例えば、ｐ−ＧａＮ層８０４及びｐ−ＡｌＧａＮ層８０８の成長温度は１０００℃とし、ｐ−ＧａＮ層８０４の厚さは凸部８０３上で２０ｎｍとし、ｐ−ＡｌＧａＮ層８０８の厚さは１０ｎｍとする。ｐ−ＧａＮ層８０４の形成では、例えば、Ｇａ原料であるトリメチルガリウムの供給量を１０μｍｏｌ／ｍｉｎ、窒素原料であるＮＨ３の供給量を１００ｍｍｏｌ／ｍｉｎ、Ｖ／ＩＩＩ比を１００００とする。このような条件でｐ−ＧａＮ層８０４が形成される場合、原子のマイグレーションが促進され、凸部８０３に由来する段差（凹凸）が解消されていき、凸部８０３の側方において、ｐ−ＧａＮ層８０４の厚さは９０ｎｍとなる。例えば、ＩｎＧａＮ層８０９の成長温度は７５０℃とし、ＩｎＧａＮ層８０９の厚さは３０ｎｍとする。例えば、多重量子井戸層８０５の成長温度は７５０℃とし、多重量子井戸層８０５の成長では、厚さが６ｎｍのＩｎＧａＮ層及び厚さが４ｎｍのＧａＮ層を交互に５周期形成する。例えば、ｎ−ＧａＮ層８０６の成長温度は８５０℃とし、ｎ−ＧａＮ層８０６の厚さは５５ｎｍとする。例えば、上部ｎ型多層膜反射鏡８１１の成長温度は８５０℃とする。
【０１２５】
続いて、図１７Ｄに示すように、素子分離構造としてメサ構造８１２を形成する。メサ構造８１２の形成では、図１７Ｃに示す積層構造（ｎ−ＧａＮ基板８０１等）をＭＯＣＶＤ装置から取り出し、上部ｎ型多層膜反射鏡８１１、ｎ−ＧａＮ層８０６、多重量子井戸層８０５、ＩｎＧａＮ層８０９、ｐ−ＡｌＧａＮ層８０８、ｐ−ＧａＮ層８０４、及びｎ−ＧａＮ層８０２の一部のドライエッチングを行う。例えば、メサ構造８１２の平面形状は、直径が３０μｍの円とする。次いで、酸素雰囲気中で図１７Ｄに示す積層構造（ｎ−ＧａＮ基板８０１等）の熱処理を行い、ｐ＋＋−ＧａＮ層８０３ｂ、ｐ−ＩｎＧａＮ層８０７、ｐ−ＧａＮ層８０４、ｐ−ＡｌＧａＮ層８０８に含まれる水素を脱離させ、Ｍｇを活性化させる。
【０１２６】
その後、ｎ−ＧａＮ基板８０１の下面上にアノード電極８１３を形成し、平面視で凸部８０３から離間した領域において、上部ｎ型多層膜反射鏡８１１の上面上にカソード電極８１４を形成する（図１６参照）。例えば、アノード電極８１３及びカソード電極８１４は、Ｔｉ膜及びその上のＡｌ膜を含む。
【０１２７】
このようにして、第８の実施形態に係る発光素子８００を製造することができる。
【０１２８】
発光素子８００では、凸部８０３がｐ−ＧａＮ層８０４よりも屈折率が高いｐ−ＩｎＧａＮ層８０７を含むため、凸部８０３で基板８０１の面内方向での光閉じ込め構造が実現することができる。このため、面発光型レーザにて強い光閉じ込め効果を得ることができる。
【０１２９】
また、Ｉｎを含むＩｎＧａＮ層８０９が、ｐ＋＋−ＧａＮ層８０３ｂ等から多重量子井戸層８０５へのＭｇの混入を抑制する。このため、Ｍｇの混入に伴う発光効率の低下を抑制することができる。
【０１３０】
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
【０１３１】
例えば、凸部の平面形状は円又は長方形（ストライプ状）に限定されず、他の多角形等、電流を流したい領域に任意の平面形状で凸部を形成することができる。
【０１３２】
また、多層膜反射鏡の構造として、ＡｌＧａＮとＧａＮとの組み合わせ、ＡｌＩｎＮとＧａＮとの組み合わせ等、他の窒化物半導体を用いた構造を採用してもよい。また、ＳｉＯ２とＳｉＮとの組み合わせ、ＳｉＯ２とＴａ２Ｏ５との組み合わせ等、誘電体を用いた構造を採用してもよい。誘電体には通電できないが、公知の電極構造を採用することで、第１のｎ型半導体層及び第２のｎ型半導体層に電圧を印加することができる。
【符号の説明】
【０１３３】
１００、２００、３００、４００、５００、６００、７００、８００  発光素子
１０１  基板
１０２  第１のｎ型半導体層
１０３、４０３、５０３、６０３、７０３、８０３  凸部
１０４、２０４、６０４  ｐ型半導体層
１０５  活性層
１０６  第２のｎ型半導体層
２０４ａ  高屈折率層
２０４ｂ  低屈折率層
４０１  サファイア基板
４０２、４０６、５０２、５０６、６０６、７０２、７０６、８０２、８０６  ｎ−ＧａＮ層
４０３ａ、６０３ａ、８０３ａ  ｎ＋＋−ＧａＮ層
４０３ｂ、６０３ｂ、８０３ｂ  ｐ＋＋−ＧａＮ層
４０４、５０４、６０４ａ、７０４、８０４  ｐ−ＧａＮ層
４０５、５０５、６０５、７０５、８０５  多重量子井戸層
４０７、５１２、６０４ｂ、６０７、７０８、８０８  ｐ−ＡｌＧａＮ層
４０８、５０８、６０８、７１０、８１２  メサ構造
４０９、５１０、６１０、７１１、８１３  アノード電極
４１０、５１１、６１１、７１２、８１４  カソード電極
５０１、６０１、７０１、８０１  ｎ−ＧａＮ基板
５０３ａ、７０３ａ  ｎ＋＋−ＩｎＧａＮ層
５０３ｂ、７０３ｂ  ｐ＋＋−ＩｎＧａＮ層
５０７、５０９、６０２、６０９、７０７、７０９  ｎ−ＡｌＧａＮ層
８０７  ｐ−ＩｎＧａＮ層
８０９  ＩｎＧａＮ層
８１０  下部ｎ型多層膜反射鏡
８１１  上部ｎ型多層膜反射鏡
【先行技術文献】
【特許文献】
【０１３４】
【特許文献１】特開２０１７−０９２１５８号公報
【図１】
2020021883.tif 000003
【図２Ａ】
2020021883.tif 000004
【図２Ｂ】
2020021883.tif 000005
【図３Ａ】
2020021883.tif 000006
【図３Ｂ】
2020021883.tif 000007
【図４】
2020021883.tif 000008
【図５Ａ】
2020021883.tif 000009
【図５Ｂ】
2020021883.tif 000010
【図６】
2020021883.tif 000011
【図７Ａ】
2020021883.tif 000012
【図７Ｂ】
2020021883.tif 000013
【図８】
2020021883.tif 000014
【図９Ａ】
2020021883.tif 000015
【図９Ｂ】
2020021883.tif 000016
【図９Ｃ】
2020021883.tif 000017
【図９Ｄ】
2020021883.tif 000018
【図１０】
2020021883.tif 000019
【図１１Ａ】
2020021883.tif 000020
【図１１Ｂ】
2020021883.tif 000021
【図１１Ｃ】
2020021883.tif 000022
【図１１Ｄ】
2020021883.tif 000023
【図１２】
2020021883.tif 000024
【図１３Ａ】
2020021883.tif 000025
【図１３Ｂ】
2020021883.tif 000026
【図１３Ｃ】
2020021883.tif 000027
【図１３Ｄ】
2020021883.tif 000028
【図１４】
2020021883.tif 000029
【図１５Ａ】
2020021883.tif 000030
【図１５Ｂ】
2020021883.tif 000031
【図１５Ｃ】
2020021883.tif 000032
【図１５Ｄ】
2020021883.tif 000033
【図１６】
2020021883.tif 000034
【図１７Ａ】
2020021883.tif 000035
【図１７Ｂ】
2020021883.tif 000036
【図１７Ｃ】
2020021883.tif 000037
【図１７Ｄ】
2020021883.tif 000038