(57)【要約】      （修正有）【課題】導体層の層数を増すことなく、低背であり、十分なキャパシタンスを確保することが可能となるＬＣフィルタを提供する。【解決手段】導電性基板と、一方の表面が導電性基板に覆われ、他方の表面が容量電極２１に覆われる容量絶縁膜１１と、一端が容量電極２１に接続されたインダクタパターン４１と、インダクタパターン４１の他端に接続された第１の端子電極Ｐ１と、導電性基板に接続された共通端子電極Ｐ０とを備える。導電性基板を容量電極として用いることによって、容量絶縁膜２１を２つの容量電極によって上下から挟み込む構造としている。【選択図】図１
2020021997.tif 000002
【特許請求の範囲】
【請求項１】
導電性基板と、
一方の表面が前記導電性基板に覆われ、他方の表面が第１の容量電極に覆われる第１の容量絶縁膜と、
一端が前記第１の容量電極に接続された第１のインダクタパターンと、
前記第１のインダクタパターンの他端に接続された第１の端子電極と、
前記導電性基板に接続された共通端子電極と、を備えることを特徴とするＬＣフィルタ。
【請求項２】
前記第１の容量電極及び前記第１のインダクタパターンの前記一端に接続された第２の端子電極と、
一方の表面が前記導電性基板に覆われ、他方の表面が第２の容量電極に覆われる第２の容量絶縁膜と、をさらに備え、
前記第１の端子電極は、前記第２の容量電極に接続されることを特徴とする請求項１に記載のＬＣフィルタ。
【請求項３】
一方の表面が前記導電性基板に覆われ、他方の表面が第３の容量電極に覆われる第３の容量絶縁膜と、
一方の表面が前記導電性基板に覆われ、他方の表面が第４の容量電極に覆われる第４の容量絶縁膜と、
一端が前記第３の容量電極に接続され、他端が前記第４の容量電極に接続された第２のインダクタパターンと、
前記第３の容量電極及び前記第２のインダクタパターンの前記一端に接続された第３の端子電極と、
前記第４の容量電極及び前記第２のインダクタパターンの前記他端に接続された第４の端子電極と、をさらに備え、
前記第１のインダクタパターンと前記第２のインダクタパターンのパターン形状が対称形であることを特徴とする請求項２に記載のＬＣフィルタ。
【請求項４】
一端が前記第１の容量電極及び前記第１のインダクタパターンの前記一端に接続された第２のインダクタパターンと、
前記第２のインダクタパターンの他端に接続された第２の端子電極と、をさらに備えることを特徴とする請求項１に記載のＬＣフィルタ。
【請求項５】
一方の表面が前記導電性基板に覆われ、他方の表面が第２の容量電極に覆われる第２の容量絶縁膜と、
第３及び第４の端子電極と、
一端が前記第２の容量電極に接続され、他端が前記第３の端子電極に接続された第３のインダクタパターンと、
一端が前記第２の容量電極に接続され、他端が前記第４の端子電極に接続された第４のインダクタパターンと、をさらに備え、
前記第１及び第２のインダクタパターンと前記第３及び第４のインダクタパターンのパターン形状が対称形であることを特徴とする請求項４に記載のＬＣフィルタ。
【請求項６】
前記導電性基板は、Ｎｉ、Ｃｕ、Ｗ、Ｐｔ及びＡｕから選ばれたいずれか一つの金属元素を含むことを特徴とする請求項１乃至５のいずれか一項に記載のＬＣフィルタ。
【請求項７】
前記第１のインダクタパターンは、コイル状に巻回された導体パターンを含むことを特徴とする請求項１乃至６のいずれか一項に記載のＬＣフィルタ。
【請求項８】
前記共通端子電極がグランド電位に接続されることを特徴とする請求項１乃至７のいずれか一項に記載のＬＣフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＬＣフィルタに関し、特に、チップ型のＬＣフィルタに関する。
【背景技術】
【０００２】
チップ型のＬＣフィルタとしては、特許文献１に記載されたＬＣフィルタが知られている。特許文献１に記載されたＬＣフィルタは、樹脂シート上に容量部とコイル部が形成された構成を有している。容量部は、樹脂シート上に形成された容量絶縁膜と、その一方の表面に形成された２つの容量電極によって構成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１８／０３０１３４号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載されたＬＣフィルタは、容量絶縁膜の一方の表面に２つの容量電極が形成されていることから、大きなキャパシタンスを得ることが困難であった。より大きなキャパシタンスを得るためには、容量絶縁膜を上下から挟むよう２つの容量電極を形成すれば良いが、この場合には、導体層の層数が増加するため、ＬＣフィルタの全体の厚みが大きくなるという問題があった。
【０００５】
したがって、本発明は、十分なキャパシタンスを確保しつつ、低背化を実現可能なＬＣフィルタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明によるＬＣフィルタは、導電性基板と、一方の表面が導電性基板に覆われ、他方の表面が第１の容量電極に覆われる第１の容量絶縁膜と、一端が第１の容量電極に接続された第１のインダクタパターンと、第１のインダクタパターンの他端に接続された第１の端子電極と、導電性基板に接続された共通端子電極とを備えることを特徴とする。
【０００７】
本発明によれば、導電性基板を容量電極として用いることによって、容量絶縁膜を２つの容量電極によって上下から挟み込む構造としている。これにより、導体層の層数を増やすことなく、十分なキャパシタンスを確保することが可能となる。
【０００８】
本発明によるＬＣフィルタは、第１の容量電極及び第１のインダクタパターンの一端に接続された第２の端子電極と、一方の表面が導電性基板に覆われ、他方の表面が第２の容量電極に覆われる第２の容量絶縁膜とをさらに備え、第１の端子電極は、第２の容量電極に接続されるものであっても構わない。これによれば、共通端子電極をグランド電位に接続することによって、いわゆるπ型のＬＣフィルタを構成することが可能となる。
【０００９】
この場合、一方の表面が導電性基板に覆われ、他方の表面が第３の容量電極に覆われる第３の容量絶縁膜と、一方の表面が導電性基板に覆われ、他方の表面が第４の容量電極に覆われる第４の容量絶縁膜と、一端が第３の容量電極に接続され、他端が第４の容量電極に接続された第２のインダクタパターンと、第３の容量電極及び第２のインダクタパターンの一端に接続された第３の端子電極と、第４の容量電極及び第２のインダクタパターンの他端に接続された第４の端子電極とをさらに備え、第１のインダクタパターンと第２のインダクタパターンのパターン形状が対称形であっても構わない。これによれば、第３の端子電極から第１の端子電極に電流を流し、第４の端子電極から第５の端子電極に電流を流した場合、第１及び第２のインダクタパターンのうち隣接する配線に流れる電流の向きが同方向となることから、より大きな減衰量を得ることが可能となる。
【００１０】
本実施形態によるＬＣフィルタは、一端が第１の容量電極及び第１のインダクタパターンの一端に接続された第２のインダクタパターンと、第２のインダクタパターンの他端に接続された第２の端子電極とをさらに備えるものであっても構わない。これによれば、共通端子電極をグランド電位に接続することによって、いわゆるＴ型のＬＣフィルタを構成することが可能となる。
【００１１】
この場合、一方の表面が導電性基板に覆われ、他方の表面が第２の容量電極に覆われる第２の容量絶縁膜と、第３及び第４の端子電極と、一端が第２の容量電極に接続され、他端が第３の端子電極に接続された第３のインダクタパターンと、一端が第２の容量電極に接続され、他端が第４の端子電極に接続された第４のインダクタパターンとをさらに備え、第１及び第２のインダクタパターンと第３及び第４のインダクタパターンのパターン形状が対称形であっても構わない。これによれば、第１の端子電極から第３の端子電極に電流を流し、第４の端子電極から第５の端子電極に電流を流した場合、第１及び第３のインダクタパターンのうち隣接する配線に流れる電流の向きが同方向となり、第２及び第４のインダクタパターンのうち隣接する配線に流れる電流の向きが同方向となることから、より大きな減衰量を得ることが可能となる。
【００１２】
本発明において、導電性基板は、Ｎｉ、Ｃｕ、Ｗ、Ｐｔ及びＡｕから選ばれたいずれか一つの金属元素を含むものであっても構わない。これによれば、高い導電性を確保することができるとともに、容量絶縁膜としてセラミック材料を用いることが可能となる。
【００１３】
本発明において、第１のインダクタパターンは、コイル状に巻回された導体パターンを含むものであっても構わない。これによれば、高いインダクタンスを得ることが可能となる。
【発明の効果】
【００１４】
このように、本発明によれば、十分なキャパシタンスを有し、且つ、低背なＬＣフィルタを提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の第１の実施形態によるＬＣフィルタの構成を説明するための透視平面図である。
【図２】図２は、図１に示すＡ−Ａ線に沿った断面図である。
【図３】図３は、図１に示すＢ−Ｂ線に沿った断面図である。
【図４】図４は、図１に示すＣ−Ｃ線に沿った断面図である。
【図５】図５は、本発明の第１の実施形態によるＬＣフィルタの等価回路図である。
【図６】図６は、本発明の第１の実施形態によるＬＣフィルタの通過特性を示すグラフである。
【図７】図７は、本発明の第１の実施形態によるＬＣフィルタの製造方法を説明するための工程図である。
【図８】図８は、本発明の第１の実施形態によるＬＣフィルタの製造方法を説明するための工程図である。
【図９】図９は、本発明の第１の実施形態によるＬＣフィルタの製造方法を説明するための工程図である。
【図１０】図１０は、本発明の第１の実施形態によるＬＣフィルタの製造方法を説明するための工程図である。
【図１１】図１１は、本発明の第２の実施形態によるＬＣフィルタの構成を説明するための透視平面図である。
【図１２】図１２は、図１１に示すＥ−Ｅ線に沿った断面図である。
【図１３】図１３は、本発明の第２の実施形態によるＬＣフィルタの等価回路図である。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
【００１７】
図１は、本発明の第１の実施形態によるＬＣフィルタの構成を説明するための透視平面図である。また、図２は図１に示すＡ−Ａ線に沿った断面図、図３は図１に示すＢ−Ｂ線に沿った断面図、図４は図１に示すＣ−Ｃ線に沿った断面図である。
【００１８】
図１〜図４に示すように、本実施形態によるＬＣフィルタは、導電性基板１０と、導電性基板１０上に形成されたキャパシタＣ１〜Ｃ４及びインダクタＬ１，Ｌ２を備えている。導電性基板１０は、Ｎｉ、Ｃｕ、Ｗ、Ｐｔ、Ａｕなどの金属材料からなり、中でも、導電性、耐熱性、コストなどを考慮すると、Ｎｉを用いることが特に好ましい。
【００１９】
導電性基板１０の表面には、４つの容量絶縁膜１１〜１４と、容量絶縁膜１１〜１４を覆う容量電極２１〜２４が形成されている。容量絶縁膜１１〜１４としては、チタン酸バリウムなどペロブスカイト構造を有するセラミック材料を用いることが好ましい。特に限定されるものではないが、本実施形態においては、容量絶縁膜１１〜１４が導電性基板１０の表面に直接形成されている。これにより、導電性基板１０を下部電極とし、容量電極２１〜２４を上部電極とする４つのキャパシタＣ１〜Ｃ４が形成される。キャパシタＣ１〜Ｃ４のキャパシタンスは、容量絶縁膜１１〜１４の面積や厚みによって調整することが可能である。また、キャパシタＣ１〜Ｃ４は、容量絶縁膜１１〜１４を上下から導電性基板１０と容量電極２１〜２４で挟み込む構造であることから、小さな平面サイズで大きなキャパシタンスを得ることが可能である。
【００２０】
容量絶縁膜１１〜１４及び容量電極２１〜２４は、樹脂などからなる絶縁層３０によって覆われる。絶縁層３０の表面には、インダクタパターン４１，４２と、接続パターン４３が形成される。インダクタパターン４１は、内周端から外周端に向かって右回り（時計回り）に巻回されたスパイラル部４１ａと、内周端から外周端に向かって右回り（時計回り）に巻回されたスパイラル部４１ｂからなり、これらの外周端同士が接続された構成を有している。これにより、インダクタパターン４１に電流を流すと、隣接する配線の電流が同じ方向を向くことになる。同様に、インダクタパターン４２は、内周端から外周端に向かって左回り（反時計回り）に巻回されたスパイラル部４２ａと、内周端から外周端に向かって左回り（反時計回り）に巻回されたスパイラル部４２ｂからなり、これらの外周端同士が接続された構成を有している。これにより、インダクタパターン４２に電流を流すと、隣接する配線の電流が同じ方向を向くことになる。また、本実施形態においては、インダクタパターン４１のパターン形状とインダクタパターン４２のパターン形状は、左右対称である。
【００２１】
そして、スパイラル部４１ａの内周端はビア導体３１を介して容量電極２１に接続され、スパイラル部４１ｂの内周端はビア導体３２を介して容量電極２２に接続され、スパイラル部４２ａの内周端はビア導体３３を介して容量電極２３に接続され、スパイラル部４２ｂの内周端はビア導体３４を介して容量電極２４に接続される。また、接続パターン４３は、平面視でＬＣフィルタの略中央部に配置されており、ビア導体３５を介して導電性基板１０に接続されている。
【００２２】
インダクタパターン４１，４２及び接続パターン４３は、樹脂などからなる絶縁層５０によって覆われる。絶縁層５０の表面には、端子電極Ｐ１〜Ｐ４及び共通端子電極Ｐ０が形成される。端子電極Ｐ２はビア導体５１を介してスパイラル部４１ａの内周端に接続され、端子電極Ｐ１はビア導体５２を介してスパイラル部４１ｂの内周端に接続され、端子電極Ｐ３はビア導体５３を介してスパイラル部４２ａの内周端に接続され、端子電極Ｐ４はビア導体５４を介してスパイラル部４２ｂの内周端に接続され、共通端子電極Ｐ０はビア導体５５，５６を介して接続パターン４３に接続される。
【００２３】
図５は、本実施形態によるＬＣフィルタの等価回路図である。
【００２４】
図５に示すように、本実施形態によるＬＣフィルタは、端子電極Ｐ１と端子電極Ｐ２の間にインダクタＬ１が接続され、端子電極Ｐ３と端子電極Ｐ４の間にインダクタＬ２が接続され、端子電極Ｐ１〜Ｐ４と共通端子電極Ｐ０の間にキャパシタＣ１〜Ｃ４がそれぞれ接続された回路構成を有する。実使用時においては、共通端子電極Ｐ０がグランド電位に接続される。これにより、インダクタＬ１及びキャパシタＣ１，Ｃ２は第１のπ型ＬＣフィルタを構成し、端子電極Ｐ２が信号入力端子、端子電極Ｐ１が信号出力端子として用いられる。さらに、インダクタＬ２及びキャパシタＣ３，Ｃ４は第２のπ型ＬＣフィルタを構成し、端子電極Ｐ３が信号入力端子、端子電極Ｐ４が信号出力端子として用いられる。π型ＬＣフィルタは、インピーダンスが容量性であり、高周波帯域におけるインピーダンスが低いという特徴を有している。
【００２５】
図６は、本実施形態によるＬＣフィルタの通過特性を示すグラフであり、導電性基板１０としてＮｉを用いた場合の特性を示している。図６においては、比較のため、導電性基板１０の代わりに絶縁基板を用いるとともに、絶縁基板と容量絶縁膜１１〜１４の間に下部電極を別途形成し、この下部電極を共通端子電極Ｐ０に接続した場合（比較例）の通過特性も示されている。
【００２６】
図６に示すように、本実施形態によるＬＣフィルタは、共振周波数帯（約１ＧＨｚ）において、比較例によるＬＣフィルタよりも大きな減衰量が得られている。また、−３５ｄＢの減衰量が得られる周波数帯域についても、比較例によるＬＣフィルタが７００ＭＨｚ〜１０ＧＨｚであるのに対し、本実施形態によるＬＣフィルタでは４００ＭＨｚ〜１０ＧＨｚであり、減衰帯域幅がより広がっている。このような効果が得られるのは、Ｎｉ基板を用いることにより、共振周波数よりも低い周波数領域におけるインピーダンスが増加するとともに、共振周波数よりも高い周波数領域における反射が増加するためである。
【００２７】
以上説明したように、本実施形態によるＬＣフィルタは、導電性基板１０をキャパシタＣ１〜Ｃ４の下部電極として用いていることから、導体層の層数を増やすことなく、十分なキャパシタンスを確保することが可能となる。しかも、絶縁基板を用いた一般的なＬＣフィルタと比べて、広い減衰帯域幅を得ることも可能となる。これにより、高性能且つ低背なＬＣフィルタを提供することが可能となる。
【００２８】
また、本実施形態においては、インダクタパターン４１のパターン形状とインダクタパターン４２のパターン形状が左右対称であることから、端子電極Ｐ２から端子電極Ｐ１に電流を流し、端子電極Ｐ３から端子電極Ｐ４に電流を流した場合、インダクタパターン４１，４２のうち隣接する配線に流れる電流の向きが同方向となる。これにより、磁界を強め合う方向に電磁界結合することから、インダクタンスが増加し、高周波帯域でインピーダンスが増加する。その結果、より大きな減衰量を得ることが可能となる。
【００２９】
次に、本実施形態によるＬＣフィルタの製造方法について説明する。
【００３０】
図７〜図１０は、本実施形態によるＬＣフィルタの製造方法を説明するための工程図である。特に限定されるものではないが、本実施形態によるＬＣフィルタは、個々に作成するのではなく、集合基板を用いて多数個取りすることができる。図７〜図９において符号Ｄで囲まれた領域は、最終的に１個のＬＣフィルタとなる部分である。
【００３１】
まず、図７に示すように、集合基板である導電性基板１０の表面に、容量絶縁膜１１〜１４及び容量電極２１〜２４を形成する。次に、図８に示すように、容量絶縁膜１１〜１４及び容量電極２１〜２４を覆う絶縁層３０を形成した後、それぞれ容量電極２１〜２４の一部を露出させるビア３１ａ〜３４ａと、導電性基板１０の一部を露出させるビア３５ａを絶縁層３０に形成する。
【００３２】
この状態で、図９に示すように、絶縁層３０の表面にインダクタパターン４１，４２及び接続パターン４３を形成する。この工程により、ビア３１ａ〜３５ａの内部にビア導体３１〜３５が形成されるため、インダクタパターン４１の一端がビア導体３１を介して容量電極２１に接続され、インダクタパターン４１の他端がビア導体３２を介して容量電極２２に接続され、インダクタパターン４２の一端がビア導体３３を介して容量電極２３に接続され、インダクタパターン４２の他端がビア導体３４を介して容量電極２４に接続される。さらに、ビア導体３５を介して接続パターン４３が導電性基板１０に接続される。
【００３３】
次に、図１０に示すように、インダクタパターン４１，４２及び接続パターン４３を覆う絶縁層５０を形成した後、それぞれインダクタパターン４１，４２の一部を露出させるビア５１ａ〜５４ａと、接続パターン４３の一部を露出させるビア５５ａ，５６ａを絶縁層５０に形成する。この状態で、端子電極Ｐ１〜Ｐ４及び共通端子電極Ｐ０を形成すると、ビア５１ａ〜５６ａの内部にビア導体５１〜５６が形成される。その後、符号Ｄに沿って個片化すれば、本実施形態によるＬＣフィルタが完成する。
【００３４】
このように、本実施形態においては、３層の導体層を用いてＬＣフィルタを形成することが可能である。
【００３５】
図１１は、本発明の第２の実施形態によるＬＣフィルタの構成を説明するための透視平面図である。また、図１２は図１１に示すＥ−Ｅ線に沿った断面図である。
【００３６】
図１１及び図１２に示すように、第２の実施形態によるＬＣフィルタは、容量絶縁膜１１〜１４の代わりに容量絶縁膜１５，１６が用いられ、容量電極２１〜２４の代わりに容量電極２５，２６が用いられ、ビア導体３１〜３４の代わりにビア導体３６，３７が用いられている点において、第１の実施形態によるＬＣフィルタと相違している。その他の基本的な構成は、第１の実施形態によるＬＣフィルタと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
【００３７】
容量絶縁膜１５及び容量電極２５は、インダクタパターン４１によって覆われ、容量絶縁膜１６及び容量電極２６は、インダクタパターン４２によって覆われる。これにより、導電性基板１０を下部電極とし、容量電極２５，２６を上部電極とする２つのキャパシタＣ５，Ｃ６が形成される。
【００３８】
また、ビア導体３６は、インダクタパターン４１の略中間点、つまり、スパイラル部４１ａとスパイラル部４１ｂの接続点と容量電極２５を接続する。同様に、ビア導体３７は、インダクタパターン４２の略中間点、つまり、スパイラル部４２ａとスパイラル部４２ｂの接続点と容量電極２６を接続する。本実施形態においては、スパイラル部４１ａ，４１ｂがそれぞれインダクタＬ１ａ，Ｌ１ｂを構成し、スパイラル部４２ａ，４２ｂがそれぞれインダクタＬ２ａ，Ｌ２ｂを構成する。
【００３９】
図１３は、第２の実施形態によるＬＣフィルタの等価回路図である。
【００４０】
図１３に示すように、本実施形態によるＬＣフィルタにおいては、端子電極Ｐ１と端子電極Ｐ２の間にインダクタＬ１ａ，Ｌ１ｂが直列に接続され、端子電極Ｐ３と端子電極Ｐ４の間にインダクタＬ２ａ，Ｌ２ｂが直列に接続される。さらに、インダクタＬ１ａ，Ｌ１ｂの接続点と共通端子電極Ｐ０の間にキャパシタＣ５が接続され、インダクタＬ２ａ，Ｌ２ｂの接続点と共通端子電極Ｐ０の間にキャパシタＣ６が接続される。実使用時においては、共通端子電極Ｐ０がグランド電位に接続される。これにより、インダクタＬ１ａ，Ｌ１ｂ及びキャパシタＣ５は第１のＴ型ＬＣフィルタを構成し、端子電極Ｐ１が信号入力端子、端子電極Ｐ２が信号出力端子として用いられる。さらに、インダクタＬ２ａ，Ｌ２ｂ及びキャパシタＣ６は第２のＴ型ＬＣフィルタを構成し、端子電極Ｐ３が信号入力端子、端子電極Ｐ４が信号出力端子として用いられる。
【００４１】
本実施形態が例示するように、本発明によるＬＣフィルタは、π型に限定されず、Ｔ型であっても構わない。Ｔ型ＬＣフィルタは、インピーダンスが誘導性であり、高周波帯域におけるインピーダンスが高いという特徴を有している。
【００４２】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００４３】
例えば、上記実施形態によるＬＣフィルタは、２個のπ型ＬＣフィルタ又は２個のＴ型ＬＣフィルタが１チップに集積された構成を有しているが、本発明がこれに限定されるものではなく、少なくとも１個のＬＣフィルタを含んでいれば足りる。また、回路構成についてもπ型である必要はない。
【００４４】
インダクタパターンの形状についても特に限定されず、上記実施形態のようなスパイラル状であっても構わないし、複数の導体層に亘って巻回されたヘリカル状であっても構わないし、ミアンダ状であっても構わない。但し、大きなインダクタンスを得るためには、コイル状、つまり、スパイラル状又はヘリカル状であることが好ましい。
【００４５】
また、上記実施形態では、キャパシタＣ１〜Ｃ６に設けられた容量絶縁膜１１〜１６がそれぞれ１層であるが、複数の容量電極と複数の容量絶縁膜を交互に積層することによって、キャパシタＣ１〜Ｃ６をより大容量化しても構わない。
【符号の説明】
【００４６】
１０    導電性基板
１１〜１６    容量絶縁膜
２１〜２６    容量電極
３０    絶縁層
３１〜３７    ビア導体
３１ａ〜３５ａ    ビア
４１，４２    インダクタパターン
４１ａ，４１ｂ，４２ａ，４２ｂ    スパイラル部
４３    接続パターン
５０    絶縁層
５１〜５６    ビア導体
５１ａ〜５６ａ    ビア
Ｃ１〜Ｃ４    キャパシタ
Ｌ１，Ｌ２，Ｌ１ａ，Ｌ１ｂ，Ｌ２ａ，Ｌ２ｂ    インダクタ
Ｐ０    共通端子電極
Ｐ１〜Ｐ４    端子電極
【図１】
2020021997.tif 000003
【図２】
2020021997.tif 000004
【図３】
2020021997.tif 000005
【図４】
2020021997.tif 000006
【図５】
2020021997.tif 000007
【図６】
2020021997.tif 000008
【図７】
2020021997.tif 000009
【図８】
2020021997.tif 000010
【図９】
2020021997.tif 000011
【図１０】
2020021997.tif 000012
【図１１】
2020021997.tif 000013
【図１２】
2020021997.tif 000014
【図１３】
2020021997.tif 000015