(57)【要約】【課題】半導体パッケージとプリント配線基板とのはんだ接続の信頼性を向上させることができる電子制御基板を提供する。【解決手段】半導体集積回路１１と、半導体集積回路が設けられる配線基板１３と、配線基板の一方の面に配置され、半導体集積回路に接続される複数の第１電極部１４と、を有する半導体パッケージ１０と、半導体パッケージに対向して設けられ、複数の第１電極部に対応する複数の第２電極部２２を有するプリント配線基板２０と、対応する複数の第１電極部と複数の第２電極部とをそれぞれ接続する複数のはんだ部３０とを備え、所定のはんだ部３０１と所定の第１電極部１４１との接触面積は他のはんだ部と他の第１電極部との接触面積よりも大きく設定される、および／または、所定のはんだ部３０１と所定の第２電極部２２１との接触面積は他のはんだ部と他の第２電極部との接触面積よりも大きく設定される。【選択図】  図１
2020087987.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路と、前記半導体集積回路が設けられる配線基板と、前記配線基板の一方の面に配置され、前記半導体集積回路に接続される複数の第１電極部と、を有する半導体パッケージと、
前記半導体パッケージに対向して設けられ、前記複数の第１電極部に対応する複数の第２電極部を有するプリント配線基板と、
対応する前記複数の第１電極部と前記複数の第２電極部とをそれぞれ接続する複数のはんだ部とを備え、
前記複数の第１電極部には、前記半導体パッケージの所定の領域に配置される複数の所定の第１電極部が含まれており、
前記複数の第２電極部には、前記複数の所定の第１電極部に対応する複数の所定の第２電極部が含まれており、
前記複数のはんだ部には、前記複数の所定の第１電極部と前記複数の所定の第２電極部とをそれぞれ接続する複数の所定のはんだ部が含まれており、
前記所定のはんだ部と前記所定の第１電極部との接触面積は他のはんだ部と他の第１電極部との接触面積よりも大きく設定される、および／または、前記所定のはんだ部と前記所定の第２電極部との接触面積は前記他のはんだ部と他の第２電極部との接触面積よりも大きく設定される、
電子制御基板。
【請求項２】
さらに、前記半導体パッケージは、前記複数の第１電極部に対応する複数の開口を有する第１絶縁層を有し、
さらに、前記プリント配線基板は、前記複数の第２電極部に対応する複数の開口を有する第２絶縁層を有し、
前記所定の第１電極部に対応する前記第１絶縁層の開口は、前記所定の第１電極部を露出させており、および／または、前記所定の第２電極部に対応する前記第２絶縁層の開口は、前記所定の第２電極部を露出させており、
前記第１絶縁層は、前記他の第１電極部の外周側を覆う、および／または、前記第２絶縁層は、前記他の第２電極部の外周側を覆う
請求項１に記載の電子制御基板。
【請求項３】
前記複数の第１電極部は、同心円状または同心多角形状に配置される
請求項１に記載の電子制御基板。
【請求項４】
前記所定の領域は、熱的および機械的な影響によって前記半導体パッケージに応力が発生する範囲に対応して設けられる
請求項１から請求項３のいずれか１項に記載の電子制御基板。
【請求項５】
前記複数の所定の第１電極部は、前記複数の第１電極部のうち最外周側に位置する第１電極部から選択される
請求項３に記載の電子制御基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子制御基板に関する。
【背景技術】
【０００２】
電子機器の小型化に対応するために、電子機器に搭載される半導体装置を基板に高密度に実装することが要求される。これにより、半導体装置の高機能化、小型化が進んでいる。
【０００３】
半導体装置の小型化に対応する為に、ＢＧＡパッケージ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）と呼ばれる半導体パッケージが開示されている（特許文献１）。ＢＧＡパッケージは、再配線基板（インターポーザ基板）の裏面に複数のはんだバンプが行列状に配置された構造を有している。はんだバンプが配線基板の対応するランドに接続されることで、ＢＧＡパッケージは、配線基板に実装される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２５１５１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＢＧＡパッケージの電子部品およびインターポーザ基板は、ＢＧＡパッケージを基板に実装して使用する際に、熱的な影響、機械的な影響によって変形することが考えられる。ＢＧＡパッケージは、例えば、ＢＧＡパッケージの端部に向かうにつれて反りが大きくなると考えられる。さらに、ＢＧＡパッケージの端部ではランドの配置密度が低く、ＢＧＡパッケージの中央部ではランドの配置密度が高い。これにより、ＢＧＡパッケージの端部に向かうほど、はんだバンプは、ＢＧＡパッケージのランドまたは配線基板のランドの少なくともいずれか一方から離間するおそれがある。
【０００６】
そこで本発明は、上記のような課題を解決するためになされたものであり、電子制御基板の信頼性を向上することにある。
【課題を解決するための手段】
【０００７】
半導体集積回路と、半導体集積回路が設けられる配線基板と、配線基板の一方の面に配置され、半導体集積回路に接続される複数の第１電極部と、を有する半導体パッケージと、半導体パッケージに対向して設けられ、複数の第１電極部に対応する複数の第２電極部を有するプリント配線基板と、対応する複数の第１電極部と複数の第２電極部とをそれぞれ接続する複数のはんだ部とを備え、複数の第１電極部には、半導体パッケージの所定の領域に配置される複数の所定の第１電極部が含まれており、複数の第２電極部には、複数の所定の第１電極部に対応する複数の所定の第２電極部が含まれており、複数のはんだ部には、複数の所定の第１電極部と複数の所定の第２電極部とをそれぞれ接続する複数の所定のはんだ部が含まれており、所定のはんだ部と所定の第１電極部との接触面積は他のはんだ部と他の第１電極部との接触面積よりも大きく設定される、および／または、所定のはんだ部と所定の第２電極部との接触面積は他のはんだ部と他の第２電極部との接触面積よりも大きく設定される、電子制御基板。
【発明の効果】
【０００８】
本発明によれば、半導体パッケージとプリント配線基板とをより強固に接着できるため、電子制御基板の信頼性を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施例に係る電子制御基板の概略的断面図。
【図２】ＢＧＡパッケージの所定の領域を示す説明図。
【図３】電子制御基板の第１変形例の説明図。
【図４】電子制御基板の第２変形例の説明図。
【図５】電子制御基板の第３変形例の説明図。
【図６】第２実施例に係る電子制御基板の概略的断面図。
【図７】ＢＧＡパッケージの所定の領域を示す説明図。
【図８】電子制御基板の第１変形例の説明図。
【図９】電子制御基板の第２変形例の説明図。
【図１０】電子制御基板の第３変形例の説明図。
【図１１】電子制御基板の他の態様を示す概略的上面図。
【図１２】半導体パッケージの他の態様を示す概略的上面図。
【発明を実施するための形態】
【００１０】
以下、図面に基づいて本発明の実施例を説明する。以下に詳述するように、本実施例における電子制御基板は、ＢＧＡパッケージとプリント配線基板とのはんだ接続の構造のうち、所定の領域のはんだ接続の構造が異なる。
【００１１】
本実施例では、プリント配線基板の上側にＢＧＡパッケージが位置する図面を用いて説明する。上面とは、各部材における上側の面である。下面とは、各部材における下側の面である。側面とは、各部材における上面および下面を除いた面である。
【実施例１】
【００１２】
図１〜図５を用いて第１実施例を説明する。図１は、第１実施例に係る電子制御基板１の概略的断面図である。電子制御基板１は、「半導体パッケージ」の一例としてのＢＧＡパッケージ１０と、プリント配線基板２０と、「複数のはんだ部」の一例としての複数のはんだボール３０２とを有する。
【００１３】
ＢＧＡパッケージ１０は、「半導体集積回路」の一例としての半導体チップ１１と、モールド樹脂１２と、「配線基板」の一例としてのインターポーザ基板１３と、複数の第１電極部１４と、第１絶縁層１５とを有する。
【００１４】
半導体チップ１１は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）の演算機能の回路等が搭載される。モールド樹脂１２は、半導体チップ１１を腐食から保護する絶縁性の部材である。
【００１５】
半導体チップ１１は、例えば、インターポーザ基板１３の上面に実装される。インターポーザ基板１３は、半導体チップ１１に電気的に接続される。インターポーザ基板１３は、回路と、インターポーザ基板１３の上面からインターポーザ基板１３の下面まで貫通する複数の貫通電極（不図示）と有する。
【００１６】
各第１電極部１４は、インターポーザ基板１３と後に詳述する複数のはんだボール３０とを電気的に接続する。各第１電極部１４は、インターポーザ基板１３の下面に配置される。すなわち、各第１電極部１４は、例えば、各貫通電極の下側の端部にそれぞれ配置される。第１電極部１４は、インターポーザ基板１３を介して半導体チップ１１と電気的に接続される。
【００１７】
図２（１）は、ＢＧＡパッケージ１０の下面（プリント配線基板２０に実装される面）図である。各第１電極部１４は、例えば、同心四角形状に配置される。複数の第１電極部１４は、複数の所定の第１電極部１４１を含む。
【００１８】
各所定の第１電極部１４１は、ＢＧＡパッケージ１０の所定の領域ａ１に配置される。所定の領域ａ１は、熱的な影響および機械的な影響によってＢＧＡパッケージ１０に応力が発生する範囲に対応して設定される。所定の領域ａ１は、例えば、ＢＧＡパッケージ１０を下側から見たときの四隅に分割して設定される。すなわち、各所定の第１電極部１４１は、例えば、各第１電極部１４のうちの四隅に配置される。
【００１９】
分割された所定の領域ａ１は、例えば、第１〜第４サブ領域ａ１１〜ａ１４と示す場合がある。第１のサブ領域ａ１１は、例えば、図２（１）に示すＢＧＡパッケージ１０を下側から見た図において、ＢＧＡパッケージ１０の右上の隅に設定される。第２のサブ領域ａ１２は、例えば、ＢＧＡパッケージ１０の右下の隅に設定される。第３のサブ領域ａ１３は、例えば、ＢＧＡパッケージ１０の左下の隅に設定される。第４のサブ領域ａ１４は、例えば、ＢＧＡパッケージ１０の左上の隅に設定される。
【００２０】
図１に戻り、第１絶縁層１５は、インターポーザ基板１３の回路および各第１電極部１４を保護する絶縁性の部材である。第１絶縁層１５は、例えば、インターポーザ基板１３の下面と、各第１電極部１４の下面の端部と、各第１電極部１４の側面とに塗布される。
【００２１】
第１絶縁層１５は、各第１電極部１４に対応する複数の開口１５０を有する。開口１５０の直径は、第１電極部１４の直径よりも小さい。第１絶縁層１５は、第１電極部１４の下面の外周側を覆い、第１電極部１４の下面の一部を露出させる。このような開口１５０と、第１電極部１４との組み合わせは、ＳＭＤ構造（ＳｏｌｄｅｒＭａｓｋＤｅｆｉｎｅｄ：はんだ定義パッド）である。
【００２２】
プリント配線基板２０は、配線板２１と、複数の第２電極部２２と、第２絶縁層２３とを有する。配線板２１は、例えば、導電層と絶縁層が交互に重なり合う多層基板である。
【００２３】
図２（２）は、プリント配線基板２０の上面（ＢＧＡパッケージ１０が実装される面）を示した図である。図２（２）は、各第２電極部が設けられるプリント配線基板２０の一部位を示している。すなわち、プリント配線基板２０の上面は、ＢＧＡパッケージ１０の下面（図２（１）参照）よりも大きい。
【００２４】
各第２電極部２２は、配線板２１の上面に形成される複数の導体パターンである。各第２電極部２２は、各第１電極部１４に対応する位置に配置される。すなわち、各第２電極部２２は、各第１電極部１４と対応する同心四角形状に配置される。
【００２５】
複数の第２電極部２２は、複数の所定の第２電極部２２１を含む。各所定の第２電極部２２１は、各所定の第１電極部１４１に対応する位置に配置される。すなわち、各所定の第２電極部２２１は、各第２電極部２２の四隅にそれぞれ配置される。
【００２６】
図１に戻り、第２絶縁層２３は、配線板２１の回路および各第２電極部２２を保護する絶縁性の部材である。第２絶縁層２３は、配線板２１の上面と、各第２電極部２２の上面の端部と、各第２電極部２２の側面とに塗布される。
【００２７】
第２絶縁層２３は、各第２電極部２２に対応する複数の開口２３０を有する。開口２３０の直径は、第２電極部２２の直径よりも小さい。第２絶縁層２３は、第２電極部２２の上面の外周側を覆い、第２電極部上面の一部を露出させる。このような第２電極部２２と開口２３０との組み合わせは、ＳＭＤ構造である。
【００２８】
各開口２３０は、各所定の第２電極部２２１に対応する複数の開口２３１を含む。各開口２３１の直径は、各開口２３０における他の開口の直径と異なる。開口２３１の直径は、所定の第２電極部２２１の直径よりも大きい。開口２３１の縁辺と、所定の第２電極部２２１とは、離間するように配置される。すなわち、開口２３１は、所定の第２電極部２２１を露出させる。このような、開口２３１と所定の第２電極部２２１との組み合わせは、ＮＳＭＤ構造である。
【００２９】
複数のはんだボール３０は、各第１電極部１４と各第２電極部２２とをそれぞれ機械的に接続および電気的に接続する。複数のはんだボール３０は、「複数の所定のはんだ部」の一例としての複数の所定のはんだボール３０１を含む。各所定のはんだボール３０１は、各所定の第１電極部１４１と各所定の第２電極部２２１とをそれぞれ機械的に接続および電気的に接続する。
【００３０】
各はんだボール３０が各第２電極部２２および各第１電極部１４と接続される際には、各はんだボール３０は、加熱されることによって溶ける。溶けたはんだボール３０は、第２電極部２２の上面の一部と接続される。第２電極部２２と、はんだボール３０との接触面積は、第２電極部２２の上面の面積よりも小さい。
【００３１】
溶けた所定のはんだボール３０１は、所定の第２電極部２２１と、開口２３１との隙間に入り込むことで、所定の第２電極部２２１の側面および所定の第２電極部２２１の上面と接続される。第２電極部２２１と、所定のはんだボール３０１との接触面積は、所定の第２電極部２２１における側面の面積と、所定の第２電極部２２１における上面の面積とを合計した値である。これにより、ＮＳＭＤ構造の第２電極部２２１のはんだ接触面積は、ＳＭＤ構造の第２電極部２２のはんだ接触面積よりも大きい。
【００３２】
溶けたはんだボール３０は、第１電極部１４の下面の一部と接続される。第１電極部１４と、はんだボール３０との接触面積は、第１電極部１４の下面の面積よりも小さい。
【００３３】
第１電極部１４および第２電極部２２を接続するはんだボール３０は、第１絶縁層１５および第２絶縁層２３によって、第１電極部１４の側面および第２電極部２２の側面まで回り込むことを阻まれる。第１電極部１４および第２電極部２２を接続するはんだボール３０は、所定のはんだボール３０１に比べて、第１電極部１４と第２電極部２２との間の空間に留まるはんだ量が多い。
【００３４】
このように構成される本実施例によれば、所定のはんだボール３０１と、所定の第２電極部２２１とを強固に接続することができる。これにより、ＢＧＡパッケージ１０の所定の領域ａ１において、所定のはんだ部３０１が所定の第２電極部２２１から離間することを抑制することができる。その結果、ＢＧＡパッケージ１０とプリント配線基板２０とのはんだ接続の信頼性を向上させることができる。
【００３５】
各はんだボール３０のうち所定のはんだボール３０１を除いた他のはんだボールは、所定のはんだボール３０１と比べて第１電極部１４と第２電極部２２との間の空間に留まるはんだ量が多い為、ＢＧＡパッケージ１０をプリント配線基板２０からより離間させることができる。これにより、第２電極部１４の四隅にＮＳＭＤ構造を採用しつつ、その他の領域でＢＧＡパッケージ１０とプリント配線基板２０との距離を確保することができる。その結果、ＢＧＡパッケージ１０にかかる負担を抑制することができる。
【００３６】
なお、図３に示すように、ＢＧＡパッケージ１０ａ側にＮＳＭＤ構造を設ける電子制御基板１ａでもよい（第１変形例）。電子制御基板１ａは、ＢＧＡパッケージ１０ａと、プリント配線基板２０ａと、はんだボール３０ａとを有する。なお、図１にて説明した電子制御基板１と同様の部位に関しては、同一の符号を付して、詳細な説明を省略する。
【００３７】
ＢＧＡパッケージ１０ａに設けられる第１絶縁層１５ａは、複数の開口１５０ａを有する。複数の開口１５０ａは、複数の所定の第１電極部１４１に対応する複数の開口１５１ａを含む。
【００３８】
開口１５１ａの直径は、所定の第１電極部１４１の直径よりも大きい。開口１５１ａの縁辺は、所定の第１電極部１４１から離間する。開口１５１ａは、所定の第１電極部１４１を露出させる。これにより、開口１５１ａと所定の第１電極部１４１との組み合わせはＮＳＭＤ構造である。各開口１５１ａを除く第１絶縁層１５ａの他の開口と、各所定の第１電極部１４１を除く他の第１電極部との組み合わせはＳＭＤ構造である。
【００３９】
プリント配線基板２０ａに設けられる第２絶縁層２３ａは、複数の開口２３０ａを有する。各開口２３０ａは、各第２電極部２２に対応する。開口２３０ａの直径は、第２電極部２２の直径よりも小さい。開口２３０ａと第２電極部２２との組み合わせは、ＳＭＤ構造である。
【００４０】
はんだボール３０ａは、所定のはんだボール３０１ａを含む。各所定のはんだボール３０１ａは、各所定の第１電極部１４１と、各所定の第２電極部２２１とを電気的に接続および機械的に接続する。
【００４１】
このように構成される電子制御基板１ａによれば、ＢＧＡパッケージ１０ａを用いることで、プリント配線基板２０ａにＮＳＭＤ構造を設ける加工をしなくても、ＢＧＡパッケージ１０ａとプリント配線基板２０ａとのはんだ接続の信頼性を向上させることができる。
【００４２】
なお、図４に示すように、本実施例の第１変形例におけるＢＧＡパッケージ１０ａと、本実施例におけるプリント配線基板２０とを組み合わせた電子制御基板１ｂでもよい（第２変形例）。なお、図１，３にて説明した電子制御基板１，１ａと同様の部位に関しては、同一の符号を付して、詳細な説明を省略する。
【００４３】
複数のはんだボール３０ｂは、複数の所定のはんだボール３０１ｂを含む。各所定のはんだボール３０１ｂは、各所定の第１電極部１４１と、各所定の第２電極部２２１とを電気的に接続および機械的に接続する。
【００４４】
このように構成される電子制御基板１ｂによれば、所定の第１電極部１４１および開口１５１ａの組み合わせと、所定の第２電極部２２１および開口２３１の組み合わせとがＮＳＭＤ構造である。これにより、所定のはんだボール３０１ｂと所定の第１電極部１４１との接続および所定のはんだボール３０１ｂと所定の第２電極部２２１との接続は、強固にすることができる。
【００４５】
なお、図１に示す電子制御基板１の変形例として、図５（１）に示すような電子制御基板１ｃ１が挙げられる。電子制御基板１ｃ１は、ＢＧＡパッケージ１０ｃ１と、プリント配線基板２０とを備える。ＢＧＡパッケージ１０ｃ１は、複数の第１電極部１４と、第１絶縁層１５ｃ１とを備える。
【００４６】
第１絶縁層１５ｃ１は、複数の第１電極部１４に対応する複数の開口１５０ｃ１を有する。開口１５０ｃ１の直径は、第１電極部１４の直径よりも大きい。開口１５０ｃ１の縁辺は、第１電極部１４から離間している。開口１５０ｃ１は、第１電極部１４を露出させる。これにより、第１電極部１４と、第１絶縁層１５ｃ１の開口１５０ｃ１との組み合わせは、ＮＳＭＤ構造である。
【００４７】
なお、図３に示す電子制御基板１ａの変形例として、図５（２）に示すような電子制御基板１ｃ２が挙げられる。電子制御基板１ｃ２は、ＢＧＡパッケージ１０ａと、プリント配線基板２０ｃ２とを備える。プリント配線基板２０ｃ２は、複数の第２電極部２２と、第１絶縁層２３ｃ２とを備える。
【００４８】
第２絶縁層２３ｃ２は、複数の第２電極部２２に対応する複数の開口２３０ｃ２を有する。開口２３０ｃ２の直径は、第２電極部２２の直径よりも大きい。開口２３０ｃ２の縁辺は、第２電極部２２から離間している。開口２３０ｃ２は、第２電極部２２を露出させる。これにより、第２電極部２２と、第２絶縁層２３ｃ２の開口２３０ｃ２との組み合わせは、ＮＳＭＤ構造である。
【実施例２】
【００４９】
図６〜図１０を用いて第２実施例を説明する。なお、本実施例を含む以下の各実施例では、第１実施例との相違を中心に説明する。
【００５０】
図６は、第２実施例に係る電子制御基板１ｄの概略断面図である。電子制御基板１ｄは、ＢＧＡパッケージ１０ｄと、プリント配線基板２０ｄと、複数のはんだボール３０ｄとを有する。なお、ＢＧＡパッケージ１０ｄ、プリント配線基板２０ｄおよびはんだボール３０ｄは、第１実施例におけるＢＧＡパッケージ１０、プリント配線基板２０およびはんだボール３０と相違する。
【００５１】
ＢＧＡパッケージ１０ｄは、半導体チップ１１と、モールド樹脂１２と、インターポーザ基板１３と、複数の第１電極部１４ｄと、第１絶縁層１５とを有する。なお、第１電極部１４ｄは、第１実施例における第１電極部１４と相違する。
【００５２】
各第１電極部１４ｄは、インターポーザ基板１３の下面に配置され、インターポーザ基板１３と、後に詳述する複数のはんだボール３０ｄとを電気的に接続する。第１電極部１４ｄは、インターポーザ基板１３を介して半導体チップ１１に電気的に接続される。
【００５３】
図７（１）は、ＢＧＡパッケージ１０ｄの下面（プリント配線基板２０ｄに実装される面）を示した図である。各第１電極部１４ｄは、例えば、同心四角形状に配置される。複数の第１電極部１４ｄは、複数の所定の第１電極部１４１，１４１ｄを含む。各所定の第１電極部１４１ｄは、各所定の第１電極部１４１に隣接する少なくとも一つの位置に配置される。
【００５４】
各所定の第１電極部１４１ｄは、ＢＧＡパッケージ１０ｄの所定の領域ａ２に配置される。所定の領域ａ２は、熱的な影響および機械的な影響によってＢＧＡパッケージ１０ｄに応力が発生する範囲に対応して設定される。所定の領域ａ２は、例えば、ＢＧＡパッケージ１０ｄを下側から見たときの四隅に近傍する範囲に分割して設定される。
【００５５】
分割された所定の領域ａ２は、例えば、第１〜第４サブ領域ａ２１〜ａ２４を有する。第１のサブ領域ａ２１は、例えば、図７（１）に示すＢＧＡパッケージ１０ｄを下側から見た図において、ＢＧＡパッケージ１０ｄの右上の隅に設定される。第１のサブ領域ａ２１は、例えば、ＢＧＡパッケージ１０ｄの右上の隅に隣接する少なくとも一つの一定の範囲を含む。
【００５６】
第２サブ領域ａ２２は、ＢＧＡパッケージ１０ｄの右下の隅に設定される。第２のサブ領域ａ２２は、例えば、ＢＧＡパッケージ１０ｄの右下の隅に隣接する一定の範囲を含む。第３サブ領域ａ２３は、ＢＧＡパッケージ１０ｄの左下の隅に設定される。第３のサブ領域ａ２３は、例えば、ＢＧＡパッケージ１０ｄの左下の隅に隣接する一定の範囲を含む。第４サブ領域ａ２４は、ＢＧＡパッケージ１０ｄの左上の隅に設定される。第４のサブ領域ａ２４は、例えば、ＢＧＡパッケージ１０ｄの左上の隅に隣接する一定の範囲を含む。
【００５７】
図６に戻り、プリント配線基板２０ｄは、配線板２１と、複数の第２電極部２２ｄと、第２絶縁層２３ｄとを有する。なお、第２電極部２２ｄおよび第２絶縁層２３ｄは、第１実施例における第２電極部２２および第２絶縁層２３と相違する。
【００５８】
図７（２）は、プリント配線基板２０ｄの上面（ＢＧＡパッケージ１０ｄが実装される面）を示した図である。図７（２）は、各第２電極部２２ｄが設けられるプリント配線基板２０ｄの一部位を示している。すなわち、プリント配線基板２０ｄの上面は、ＢＧＡパッケージ１０ｄの下面（図７（１）参照）よりも大きい。
【００５９】
各第２電極部２２ｄは、配線板２１の上面に形成される複数の導体パターンである。各第２電極部２２ｄは、各第１電極部１４ｄに対応する位置に配置される。すなわち、各第２電極部２２ｄは、例えば、各第１電極部１４ｄに対応する同心四角形状に配置される。
【００６０】
複数の第２電極部２２ｄは、複数の所定の第２電極部２２１，２２１ｄを含む。本実施例における所定の第２電極部２２１は、第１実施例における所定の第２電極部２２１と同様であるため、詳細な説明を省略する。なお、後述する開口２３１および後述する所定のはんだボール３０１も同様の理由から詳細な説明を省略する。
【００６１】
各所定の第２電極部２２１ｄは、各第２電極部２２１に隣接する位置にそれぞれ配置される。各所定の第２電極部２２１ｄは、各所定の第１電極部１４１ｄに対応する。
【００６２】
図６に戻り、第２絶縁層２３ｄは、配線板２１の回路および各第２電極部２２ｄを保護する絶縁性の部材である。第２絶縁層２３ｄは、配線板２１の上面と、各第２電極部２２ｄの上面の端部と、各第２電極部２２ｄの側面とに塗布される。第２絶縁層２３ｄは、各第２電極部２２ｄに対応する複数の開口２３０ｄを有する。複数の開口２３０ｄは、複数の開口２３１，２３１ｄを有する。
【００６３】
各開口２３１ｄは、各所定の第２電極部２２１ｄに対応する。開口２３１ｄの直径は、所定の第２電極部２２１ｄの直径よりも大きい。開口２３１ｄの縁辺と、所定の第２電極部２２１ｄとは、離間するように配置される。すなわち、開口２３１ｄと、所定の第２電極部２２１ｄとの組み合わせは、ＮＳＭＤ構造である。これにより、所定の第２電極部２２１ｄの上面および側面は、露出している。
【００６４】
各はんだボール３０ｄは、第１電極部１４ｄと第２電極部２２ｄとを接続する。複数のはんだボール３０ｄは、複数の所定のはんだボール３０１，３０１ｄを含む。各所定のはんだボール３０１ｄは、各所定の第１電極部１４１ｄと、各所定の第２電極部２２１ｄとを接続する。
【００６５】
所定のはんだボール３０１ｄと、所定の第２電極部２２１ｄとの接触面積は、所定の第２電極部２２１ｄの側面の面積と、所定の第２電極部２２１ｄの上面の面積とを合計した値である。
【００６６】
このように構成される本実施例も第１実施例と同様の作用効果を奏する。さらに、本実施例における電子制御基板１ｄは、各第２電極部２２ｄの四隅に隣接する少なくとも一つの位置にもＮＳＭＤ構造を設ける事ができる。これにより、所定のはんだボール３０１，３０１ｄが所定の第２電極部２２１，２２１ｄから離間することを抑制することができる。その結果、ＢＧＡパッケージ１０ｄと、プリント配線基板２０ｄとのはんだ接続の信頼性を向上させることができる。
【００６７】
なお、図８に示すように、ＢＧＡパッケージ１０ｅ側にＮＳＭＤ構造を設ける電子制御装置１ｅでもよい（第１変形例）。電子制御基板１ｅは、ＢＧＡパッケージ１０ｅとプリント配線基板２０ｅとはんだボール３０ｅとを有する。なお、図６にて説明した電子制御基板１ｄと同様の部位に関しては、同一の符号を付して、詳細な説明を省略する。
【００６８】
ＢＧＡパッケージ１０ｅに設けられる第１絶縁層１５ｅは、複数の開口１５０ｅを有する。複数の開口１５０ｅは、複数の開口１５１ｅ１，１５１ｅ２を含む。各開口１５１ｅ１は、各所定の第１電極部１４１に対応する。各開口１５１ｅ２は、各所定の第１電極部１４１ｄに対応する。
【００６９】
開口１５１ｅ１の直径は、所定の第１電極部１４１の直径よりも大きい。開口１５１ｅ１の縁辺と、所定の第１電極部１４１とは、離間するように配置される。すなわち、開口１５１ｅ１と、所定の第１電極部１４１との組み合わせは、ＮＳＭＤ構造である。これにより、所定の第１電極部１４１の下面および側面は、露出している。
【００７０】
開口１５１ｅ２の直径は、所定の第１電極部１４１ｄの直径よりも大きい。開口１５１ｅ２の縁辺と、所定の第１電極部１４１ｄとは、離間するように配置される。すなわち、開口１５１ｅ２と、所定の第１電極部１４１ｄとの組み合わせは、ＮＳＭＤ構造である。これにより、所定の第１電極部１４１ｄの下面および側面は、露出している。
【００７１】
各開口１５１ｅ１，１５１ｅ２を除く第１絶縁層１５ｅの他の開口と、各所定の第１電極部１４１，１４１ｄを除く他の第１電極部との組み合わせはＳＭＤ構造である。
【００７２】
各はんだボール３０ｅは、第１電極部１４ｄと第２電極部２２ｄとを電気的に接続および機械的に接続する。複数のはんだボール３０ｅは、複数の所定のはんだボール３０１ｅ１，３０１ｅ２を含む。各所定のはんだボール３０１ｅ１は、各所定の第１電極部１４１と、各所定の第２電極部２２１とを電気的に接続および機械的に接続する。各所定のはんだボール３０１ｅ２は、各所定の第１電極部１４１ｄと、各所定の第２電極部２２１ｄとを電気的に接続および機械的に接続する。
【００７３】
所定のはんだボール３０１ｅ１と、所定の第１電極部１４１との接触面積は、所定の第１電極部１４１の側面の面積と、所定の第１電極部１４１の下面の面積とを合計した値である。所定のはんだボール３０１ｅ２と、所定の第１電極部１４１ｄとの接触面積は、所定の第１電極部１４１ｄの側面の面積と、所定の第１電極部１４１ｄの下面の面積とを合計した値である。
【００７４】
これにより、ＢＧＡパッケージ１０ｅを用いることで、プリント配線基板２０ｅにＮＳＭＤ構造を設ける加工をしなくても、ＢＧＡパッケージ１０ｅとプリント配線基板２０ｅとのはんだ接続の信頼性を向上させることができる。
【００７５】
なお、図９に示すように、本実施例の第１変形例におけるＢＧＡパッケージ１０ｅと、本実施例におけるプリント配線基板２０ｄとを組み合わせた電子制御基板１ｆでもよい（第２変形例）。なお、図６，８にて説明した電子制御基板１ｄ，１ｅと同様の部位に関しては、同一の符号を付して、詳細な説明を省略する。
【００７６】
複数のはんだボール３０ｆは、各第１電極部１４ｄと、各第２電極部２２ｄとを接続する。複数のはんだボール３０ｆは、複数の所定のはんだボール３０１ｆ１，３０１ｆ２を含む。各所定のはんだボール３０１ｆ１は、各所定の第１電極部１４１と、各所定の第２電極部２２１とを電気的に接続および機械的に接続する。各所定のはんだボール３０１ｆ２は、各所定の第１電極部１４１ｄと、各所定の第２電極部２２１ｄとを電気的に接続および機械的に接続する。
【００７７】
このように構成される電子制御基板１ｆによれば、所定の第１電極部１４１，１４１ｄおよび開口１５１ｅ１，１５１ｅ２の組み合わせと、所定の第２電極部２２１，２２１ｄおよび開口２３１，２３１ｄの組み合わせとがＮＳＭＤ構造であるため、ＢＧＡパッケージ１０ｅとプリント配線基板２０ｄとのはんだ接続をより強固にすることができる。
【００７８】
なお、図６の電子制御基板１ｄの変形例として、図１０（１）に示すような電子制御基板１ｇ１が挙げられる。電子制御基板１ｇ１は、ＢＧＡパッケージ１０ｇ１と、プリント配線基板２０ｄとを備える。ＢＧＡパッケージ１０ｇ１は、図６に示すＢＧＡパッケージ１０ｄと異なる。ＢＧＡパッケージ１０ｇ１は、複数の第１電極部１４ｄと、第１絶縁層１５ｇ１とを備える。
【００７９】
第１絶縁層１５ｇ１は、複数の第１電極部１４ｄに対応する複数の開口１５０ｇ１を有する。開口１５０ｇ１の直径は、第１電極部１４ｄの直径よりも大きい。開口１５０ｇ１の縁辺は、第１電極部１４ｄから離間している。開口１５０ｇ１は、第１電極部１４ｄを露出させる。これにより、第１電極部１４ｄと、開口１５０ｇ１との組み合わせは、ＮＳＭＤ構造である。
【００８０】
なお、図８の電子制御基板１ｅの変形例として、図１０（２）に示すような電子制御基板１ｇ２が挙げられる。電子制御基板１ｇ２は、ＢＧＡパッケージ１０ｅと、プリント配線基板２０ｇ２とを備える。プリント配線基板２０ｇ２は、図８に示すプリント配線基板２０ｅと異なる。
【００８１】
プリント配線基板２０ｇ２は、複数の第２電極部２２ｄと、第１絶縁層２３ｇ２とを含む。第２絶縁層２３ｇ２は、複数の第２電極部２２ｄに対応する複数の開口２３０ｇ２を有する。第２電極部２２ｄと、開口２３０ｇ２との組み合わせは、ＮＳＭＤ構造である。
【００８２】
以上、本発明の実施例について記述したが、本発明は上述した実施例に限定されるものでは無く、特許請求の範囲に記載された発明の精神を逸脱しない範囲において、種々の変更ができるものである。
【００８３】
上述の第１実施例および第２実施例において、複数の所定の第１電極部は、複数の第１電極部のうち最外周に位置する第１電極部から選択される。これにより、複数の所定の第１電極部に対応する複数の所定の第２電極部は、複数の第２電極部の最外周に配置される。しかしながら、所定の第２電極部は、複数の第２電極部の最外周に複数配置されることに限らず、複数の第２電極部の最外周から内側の少なくとも一つの位置にも配置されてもよい。
【００８４】
図１１に示すプリント配線基板２０ｈは、配線板２１と、複数の第２電極部２２ｈと、第２絶縁層２３とを有する。複数の第２電極部２２ｈは、複数の所定の第２電極部２２１ｈ１，２２１ｈ２を含む。各所定の第２電極部２２１ｈ１は、各第２電極部２２ｈの最外周に配置される。各所定の第２電極２２１ｈ２は、各所定の第２電極部２２１ｈ１の最外周よりも内側に配置される。
【００８５】
上述の第１実施例および第２実施例において、複数の第１電極部は、同心四角形状に配置される。しかしながら、各第１電極部は、同心丸状、同心三角形状または同心五角形以上の状態で配置されてもよい。
【００８６】
図１２（１）は、インターポーザ基板１３ｉ１が丸状に形成され、複数の第１電極部１４ｉ１が同心丸状に配置されるＢＧＡパッケージ１０ｉ１を示す。図１２（２）は、インターポーザ基板１３ｉ２が五角形状に形成され、複数の第１電極部１４ｉ２が同心五角形状に配置されるＢＧＡパッケージ１０ｉ２を示す。図１２（３）は、インターポーザ基板１３ｉ３が六角形状に形成され、複数の第１電極部１４ｉ３が同心六角形状に配置されるＢＧＡパッケージ１０ｉ３を示す。なお、図１２では、複数の第１電極部１４ｉ１，１４ｉ２，１４ｉ３と同一の構成に対する符号を一部省略する場合がある
【００８７】
なお、所定の第１電極部は、各第１電極部１４１ｉ１，１４ｉ２，１４ｉ３の最外周の複数の位置に配置されてもよい。
【００８８】
なお、第１電極部の配置の形状は、モールド樹脂およびインターポーザ基板の形状に限らず、適宜選択することができる。なお、図１〜図１０，図１２で示したＢＧＡパッケージは例示的なものであり、本実施形態は、第１電極部の配列が線対称ではないＢＧＡパッケージに対して適用することが可能である。
【符号の説明】
【００８９】
１・・・電子制御基板，１０・・・半導体パッケージ，１１・・・半導体チップ，１２・・・モールド樹脂，１３・・・インターポーザ基板，１４・・・第１電極部，１４１・・・所定の第１電極部，１５・・・絶縁層，１５０・・・開口，１５１・・・開口，２０・・・プリント配線基板，２１・・・配線板，２２・・・第２電極部，２２１・・・所定の第２電極部，２３・・・第２絶縁層，２３０・・・開口，２３１・・・開口，３０・・・はんだボール，３０１・・・所定のはんだボール，ａ１・・・所定の領域
【図１】
2020087987.tif 000003
【図２】
2020087987.tif 000004
【図３】
2020087987.tif 000005
【図４】
2020087987.tif 000006
【図５】
2020087987.tif 000007
【図６】
2020087987.tif 000008
【図７】
2020087987.tif 000009
【図８】
2020087987.tif 000010
【図９】
2020087987.tif 000011
【図１０】
2020087987.tif 000012
【図１１】
2020087987.tif 000013
【図１２】
2020087987.tif 000014