(57)【要約】【課題】第２ＩＧＢＴに流れるコレクタ電流が少ない場合に、第１ＩＧＢＴに流れるコレクタ電流の値を第２ＩＧＢＴに流れるコレクタ電流の値基づいて正確に検知できなくなることを抑制できる半導体装置を提供する。【解決手段】一実施形態に係る半導体装置は、複数の第１単位セルを有する第１ＩＧＢＴと、第１単位セルの数よりも少ない第２単位セルを有し、かつ第１ＩＧＢＴに流れる電流を検知する第２ＩＧＢＴとを備える。第１ＩＧＢＴ及び第２ＩＧＢＴは、モノリシックに形成されている。第２単位セルの正孔制限要因の値は、第１単位セルの正孔制限要因の値よりも大きい。【選択図】図３
2020021763.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１単位セルを有する第１ＩＧＢＴと、
前記第１単位セルの数よりも少ない第２単位セルを有し、かつ前記第１ＩＧＢＴに流れる電流を検知する第２ＩＧＢＴとを備え、
前記第１ＩＧＢＴ及び前記第２ＩＧＢＴは、モノリシックに形成されており、
前記第２単位セルの正孔制限要因の値は、前記第１単位セルの正孔制限要因の値よりも大きい、半導体装置。
【請求項２】
第１面と、前記第１面の反対面である第２面とを有する半導体基板と、
互いに電気的に接続された第１ゲート、第２ゲート、第３ゲート及び第４ゲートとをさらに備え、
前記半導体基板は、前記第１面に形成された第１エミッタ領域、第２エミッタ領域、第３エミッタ領域及び第４エミッタ領域と、前記第２面に形成されたコレクタ領域と、前記コレクタ領域上に形成されたドリフト領域と、前記第１エミッタ領域及び前記第２エミッタ領域と前記ドリフト領域とを分離する第１ボディ領域と、前記第３エミッタ領域及び前記第４エミッタ領域と前記ドリフト領域とを分離する第２ボディ領域とを有しており、
前記第１エミッタ領域、前記第２エミッタ領域、前記第３エミッタ領域及び前記ドリフト領域の導電型は、第１導電型であり、
前記コレクタ領域、前記第１ボディ領域及び前記第２ボディ領域の導電型は、前記第１導電型とは反対の第２導電型であり、
前記第１ゲート、前記第２ゲート、前記第３ゲート及び前記第４ゲートは、それぞれ、前記第１エミッタ領域と前記ドリフト領域との間にある前記第１ボディ領域の部分、前記第２エミッタ領域と前記ドリフト領域との間にある前記第１ボディ領域の部分、前記第３エミッタ領域と前記ドリフト領域との間にある前記第２ボディ領域の部分及び前記第４エミッタ領域と前記ドリフト領域との間にある前記第２ボディ領域の部分と絶縁されながら対向しており、
前記第１面には、前記第１ゲートが埋め込まれる第１溝と、前記第２ゲートが埋め込まれる第２溝と、前記第３ゲートが埋め込まれる第３溝と、前記第４ゲートが埋め込まれる第４溝とが形成されており、
前記第１単位セルは、前記第１エミッタ領域及び前記第２エミッタ領域と、前記第１ボディ領域と、前記ドリフト領域と、前記コレクタ領域と、前記第１ゲート及び前記第２ゲートとを含んでおり、
前記第２単位セルは、前記第３エミッタ領域及び前記第４エミッタ領域と、前記第２ボディ領域と、前記ドリフト領域と、前記コレクタ領域と、前記第３ゲート及び前記第４ゲートとを含んでいる、請求項１に記載の半導体装置。
【請求項３】
前記第３溝の底部と前記第２ボディ領域の底部との間の距離は、前記第１溝の底部と前記第１ボディ領域の底部との間の距離よりも大きい、請求項２に記載の半導体装置。
【請求項４】
前記第３溝は、前記第１溝よりも深く形成されている、請求項２に記載の半導体装置。
【請求項５】
互いに対向する前記第３溝の側面及び前記第４溝の側面の間の距離は、互いに対向する前記第１溝の側面及び前記第２溝の側面の間の距離よりも短い、請求項２に記載の半導体装置。
【請求項６】
前記第３溝の幅は、前記第１溝の幅よりも大きい、請求項５に記載の半導体装置。
【請求項７】
前記半導体基板は、前記第１面に形成された前記第２導電型の第３ボディ領域及び第４ボディ領域をさらに有し、
前記第１ボディ領域と前記第３ボディ領域との間には、前記第２溝が挟み込まれ、
前記第２ボディ領域と前記第４ボディ領域との間には、前記第４溝が挟み込まれ、
前記第３ボディ領域及び前記第４ボディ領域は、電気的にフローティング状態となるように構成されており、
前記第１単位セルは、前記第３ボディ領域をさらに含んでおり、
前記第２単位セルは、前記第４ボディ領域をさらに含んでいる、請求項２に記載の半導体装置。
【請求項８】
前記第１エミッタ領域、前記第２エミッタ領域、前記第３エミッタ領域及び前記第４エミッタ領域の各々は、チャネル幅方向に沿って互いに分離して配置された複数の不純物拡散領域を含んでいる、請求項２に記載の半導体装置。
【請求項９】
前記半導体基板は、前記第１ボディ領域と前記ドリフト領域とを分離し、かつ不純物濃度が前記ドリフト領域よりも高い前記第１導電型の第１ホールバリア領域と、前記第２ボディ領域と前記ドリフト領域とを分離し、かつ不純物濃度が前記ドリフト領域よりも高い前記第１導電型の第２ホールバリア領域とをさらに有しており、
前記第２ホールバリア領域の不純物濃度は、前記第１ホールバリア領域の不純物濃度よりも高く、
前記第１単位セルは、前記第１ホールバリア領域をさらに含んでおり、
前記第２単位セルは、前記第２ホールバリア領域をさらに含んでいる、請求項２に記載の半導体装置。
【請求項１０】
第１面と、前記第１面の反対面である第２面とを有する半導体基板と、
前記第１面上に形成され、かつ互いに電気的に接続された第１ゲート及び第２ゲートとをさらに備え、
前記半導体基板は、前記第１面に形成された第１エミッタ領域、第２エミッタ領域、第３エミッタ領域及び第４エミッタ領域と、前記第２面に形成されたコレクタ領域と、前記コレクタ領域上に形成されたドリフト領域と、前記第１エミッタ領域と前記ドリフト領域とを分離する第１ボディ領域と、前記第２エミッタ領域と前記ドリフト領域とを分離する第２ボディ領域と、前記第３エミッタ領域と前記ドリフト領域とを分離する第３ボディ領域と、前記第４エミッタ領域と前記ドリフト領域とを分離する第４ボディ領域と、前記第１ボディ領域及び前記第２ボディ領域と前記ドリフト領域との間に形成された第１ホールバリア領域と、前記第３ボディ領域及び前記第４ボディ領域と前記ドリフト領域との間に形成された第２ホールバリア領域とを有しており、
前記第１エミッタ領域、前記第２エミッタ領域、前記第３エミッタ領域及び前記ドリフト領域の導電型は、第１導電型であり、
前記コレクタ領域、前記第１ボディ領域、前記第２ボディ領域、前記第３ボディ領域及び前記第４ボディ領域の導電型は、前記第１導電型とは反対の第２導電型であり、
前記第１ゲートは、前記第１エミッタ領域と前記ドリフト領域との間にある前記第１ボディ領域及び前記第２エミッタ領域と前記ドリフト領域との間にある前記第２ボディ領域と絶縁されながら対向しており、
前記第２ゲートは、前記第３エミッタ領域と前記ドリフト領域との間にある前記第３ボディ領域及び前記第４エミッタ領域と前記ドリフト領域との間にある前記第４ボディ領域と絶縁されながら対向しており、
前記第２ホールバリア領域の不純物濃度は、前記第１ホールバリア領域の不純物濃度よりも高く、
前記第１単位セルは、前記第１エミッタ領域及び前記第２エミッタ領域と、前記第１ボディ領域及び前記第２ボディ領域と、前記ドリフト領域と、前記コレクタ領域とを含んでおり、
前記第２単位セルは、前記第３エミッタ領域及び前記第４エミッタ領域と、前記第３ボディ領域及び前記第４ボディ領域と、前記ドリフト領域と、前記コレクタ領域とを含んでいる、請求項１に記載の半導体装置。
【請求項１１】
前記第１面上に形成された第１エミッタ電極及び第２エミッタ電極をさらに備え、
平面視における前記第１エミッタ電極の面積を平面視における前記第２エミッタ電極の面積で除した値は、１００以上２００００以下である、請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来から、例えば特開２００７−１９４６６０号公報（特許文献１）に記載の半導体装置が知られている。特許文献１に記載の半導体装置は、主ＩＧＢＴ（Insulated-Gate  Bipolar  Transistor）と、センスＩＧＢＴとを有している。主ＩＧＢＴ及びセンスＩＧＢＴは、モノリシックに形成されている。
【０００３】
主ＩＧＢＴは、チャネル幅方向に直交する方向に沿って繰り返し配列された複数の第１単位セルを有している。センスＩＧＢＴは、チャネル幅方向に直交する方向に沿って繰り返し配列された複数の第２単位セルを有している。第１単位セルの数は、第２単位セルの数よりも多い。第１単位セル及び第２単位セルは、同一の構造を有している。
【０００４】
第１単位セルのエミッタ領域は、第１エミッタ電極に接続されている。第２単位セルのエミッタ領域は、第２エミッタ電極に接続されている。主ＩＧＢＴのゲート及びセンスＩＧＢＴのゲートは、ゲート電極に接続されている。第１単位セル及び第２単位セルのコレクタ領域は、共通している。このコレクタ領域は、コレクタ電極に接続されている。
【０００５】
主ＩＧＢＴを流れるコレクタ電流（コレクタ電極から第１エミッタ電極に流れる電流）とセンスＩＧＢＴを流れるコレクタ電流（コレクタ電極から第２エミッタ電極に流れる電流）の比は、平面視における第１エミッタ電極の面積（第１面積）と平面視における第２エミッタ電極の面積（第２面積）との比に等しい。そのため、特許文献１に記載の半導体装置においては、センスＩＧＢＴを流れるコレクタ電流に基づいて、主ＩＧＢＴに流れるＩＧＢＴのコレクタ電流を検知することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１９４６６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
センスＩＧＢＴにおいてエミッタ領域からドリフト領域に供給される電子の量は、主ＩＧＢＴにおいてエミッタ領域からドリフト領域に供給される電子の量よりも少ない。そのため、センスＩＧＢＴを流れるコレクタ電流が少ない場合、主ＩＧＢＴにおいて伝導度変調が生じているにもかかわらず、センスＩＧＢＴにおいて伝導度変調が生じず、センスＩＧＢＴに相対的に電流が流れにくくなる。その結果、主ＩＧＢＴを流れるコレクタ電流とセンスＩＧＢＴを流れるコレクタ電流との比が、第１面積と第２面積との比からずれてしまい、主ＩＧＢＴに流れているコレクタ電流の値を正確に検知することが困難となる。
【０００８】
その他の課題及び新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施形態に係る半導体装置は、複数の第１単位セルを有する第１ＩＧＢＴと、第１単位セルの数よりも少ない第２単位セルを有し、かつ第１ＩＧＢＴに流れる電流を検知する第２ＩＧＢＴとを備える。第１ＩＧＢＴ及び第２ＩＧＢＴは、モノリシックに形成されている。第２単位セルの正孔制限要因の値は、第１単位セルの正孔制限要因の値よりも大きい。
【発明の効果】
【００１０】
一実施形態に係る半導体装置によると、第２ＩＧＢＴに流れるコレクタ電流が少ない場合に、第１ＩＧＢＴに流れるコレクタ電流の値を第２ＩＧＢＴに流れるコレクタ電流の値基づいて正確に検知できなくなることを抑制できる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係る半導体装置の回路構成を示す模式図である。
【図２】第１実施形態に係る半導体装置の上面図である。
【図３】第１実施形態に係る半導体装置の断面図である。
【図４】第１実施形態に係る半導体装置の拡大上面図である。
【図５】第１実施形態に係る半導体装置の製造方法を示す工程図である。
【図６】基板準備工程Ｓ１における第１実施形態に係る半導体装置の断面図である。
【図７】第１イオン注入工程Ｓ２における第１実施形態に係る半導体装置の断面図である。
【図８】第２イオン注入工程Ｓ３における第１実施形態に係る半導体装置の断面図である。
【図９】溝形成工程Ｓ４の第１工程Ｓ４１における第１実施形態に係る半導体装置の断面図である。
【図１０】溝形成工程Ｓ４の第１工程Ｓ４１における第１実施形態に係る半導体装置の断面図である。
【図１１】熱処理工程Ｓ５における第１実施形態に係る半導体装置の断面図である。
【図１２】ゲート絶縁膜形成工程Ｓ６における第１実施形態に係る半導体装置の断面図である。
【図１３】ゲート形成工程Ｓ７における第１実施形態に係る半導体装置の断面図である。
【図１４】第３イオン注入工程Ｓ８における第１実施形態に係る半導体装置の断面図である。
【図１５】第４イオン注入工程Ｓ９における第１実施形態に係る半導体装置の断面図である。
【図１６】層間絶縁膜形成工程Ｓ１０における第１実施形態に係る半導体装置の断面図である。
【図１７】コンタクトホール形成工程Ｓ１１の第１工程Ｓ１１１における第１実施形態に係る半導体装置の断面図である。
【図１８】コンタクトホール形成工程Ｓ１１の第２工程Ｓ１１２における第１実施形態に係る半導体装置の断面図である。
【図１９】第５イオン注入工程Ｓ１２における第１実施形態に係る半導体装置の断面図である。
【図２０】第１電極形成工程Ｓ１３における第１実施形態に係る半導体装置の断面図である。
【図２１】パッシベーション膜形成工程Ｓ１４における第１実施形態に係る半導体装置の断面図である。
【図２２】研磨工程Ｓ１５における第１実施形態に係る半導体装置の断面図である。
【図２３】第６イオン注入工程Ｓ１６における第１実施形態に係る半導体装置の断面図である。
【図２４】第７イオン注入工程Ｓ１７における第１実施形態に係る半導体装置の断面図である。
【図２５】比較例に係る半導体装置における電流Ｉ１及び電流Ｉ２の関係を示すグラフである。
【図２６】第１実施形態に係る半導体装置における電流Ｉ１及び電流Ｉ２の関係を示すグラフである。
【図２７】第２実施形態に係る半導体装置の断面図である。
【図２８】第２実施形態の変形例に係る半導体装置の断面図である。
【図２９】溝形成工程Ｓ４における第１実施形態に係る半導体装置の断面図である。
【図３０】第３実施形態に係る半導体装置の断面図である。
【図３１】第３実施形態に係る半導体装置の製造方法を示す工程図である。
【図３２】第１イオン注入工程Ｓ２の第１工程Ｓ２１における第３実施形態に係る半導体装置の断面図である。
【図３３】第１イオン注入工程Ｓ２の第２工程Ｓ２２における第３実施形態に係る半導体装置の断面図である。
【図３４】第３実施形態の変形例に係る半導体装置の断面図である。
【発明を実施するための形態】
【００１２】
実施形態の詳細を、図面を参照しながら説明する。以下の図面においては、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さない。以下に記載する実施形態の少なくとも一部は、任意に組み合わせてもよい。
【００１３】
（第１実施形態）
以下に、第１実施形態に係る半導体装置の構成を説明する。
【００１４】
図１に示されるように、第１実施形態に係る半導体装置は、第１素子ＩＧＢＴ１と、第２素子ＩＧＢＴ２とを有している。第１素子ＩＧＢＴ１及び第２素子ＩＧＢＴ２は、ＩＧＢＴである。第２素子ＩＧＢＴ２は、第１素子ＩＧＢＴ１に流れる電流を検知する。
【００１５】
第１素子ＩＧＢＴ１のコレクタ及び第２素子ＩＧＢＴ２のコレクタは、コレクタ電極パッドＣＥＰに接続されている。第１素子ＩＧＢＴ１のゲート及び第２素子ＩＧＢＴ２のゲートは、ゲートパッドＧＰに接続されている。第１素子ＩＧＢＴ１のエミッタは、エミッタ電極パッドＥＥＰ１に接続されており、第２素子ＩＧＢＴ２のエミッタは、エミッタ電極パッドＥＥＰ２に接続されている。
【００１６】
図２及び図３に示されるように、第１素子ＩＧＢＴ１及び第２素子ＩＧＢＴ２は、第１実施形態に係る半導体装置にモノリシックに形成されている。第１素子ＩＧＢＴ１及び第２素子ＩＧＢＴ２は、例えば、トレンチゲートＩＧＢＴである。より詳細には、第１素子ＩＧＢＴ１及び第２素子ＩＧＢＴ２は、ＩＥ（Injection  Enhancement）型のトレンチゲートＩＧＢＴである。
【００１７】
第１素子ＩＧＢＴ１は、複数の単位セルＵＣ１を有している。単位セルＵＣ１は、第１方向ＤＲ１に沿って繰り返し配列されている。第２素子ＩＧＢＴ２は、複数の単位セルＵＣ２を有している。単位セルＵＣ１の数は、単位セルＵＣ２の数よりも多い。単位セルＵＣ２は、第１方向ＤＲ１に沿って繰り返し配列されている。
【００１８】
単位セルＵＣ１及び単位セルＵＣ２は、等しいセルサイズを有している。単位セルＵＣ１及び単位セルＵＣ２の幅が厳密に等しくなくても、その違いが製造誤差の範囲内であれば、「単位セルＵＣ１及び単位セルＵＣ２は、等しいセルサイズを有している」に含まれる。なお、セルサイズは、第１方向ＤＲ１における単位セルＵＣ１及び単位セルＵＣ２の幅である。
【００１９】
第１実施形態に係る半導体装置は、半導体基板ＳＵＢを有している。半導体基板ＳＵＢは、例えば、単結晶のシリコン（Ｓｉ）で形成されている。半導体基板ＳＵＢは、第１面ＦＳと、第２面ＳＳとを有している。第１面ＦＳ及び第２面ＳＳは、半導体基板ＳＵＢの主面を構成している。第２面ＳＳは、第１面ＦＳの反対面である。
【００２０】
半導体基板ＳＵＢは、エミッタ領域ＥＲ１〜エミッタ領域ＥＲ４と、コレクタ領域ＣＲと、フィールドストップ領域ＦＳＲと、ドリフト領域ＤＲＩと、ボディ領域ＢＲ１〜ボディ領域ＢＲ６と、ホールバリア領域ＨＢＲ１〜ホールバリア領域ＨＢＲ４と、ボディコンタクト領域ＢＣＲ１〜ボディコンタクト領域ＢＣＲ４と、ウェル領域ＷＲ１及びウェル領域ＷＲ２とを有している。
【００２１】
エミッタ領域ＥＲ１〜エミッタ領域ＥＲ４、ホールバリア領域ＨＢＲ１〜ホールバリア領域ＨＢＲ４、フィールドストップ領域ＦＳＲ及びドリフト領域ＤＲＩの導電型は、第１導電型である。
【００２２】
ボディ領域ＢＲ１〜ボディ領域ＢＲ６、コレクタ領域ＣＲ、ボディコンタクト領域ＢＣＲ１〜ボディコンタクト領域ＢＣＲ４、ウェル領域ＷＲ１及びウェル領域ＷＲ２の導電型は、第２導電型である。第２導電型は、第１導電型の反対の導電型である。例えば、第１導電型がｎ型である場合、第２導電型はｐ型である。
【００２３】
ドリフト領域ＤＲＩにおける不純物濃度は、エミッタ領域ＥＲ１〜エミッタ領域ＥＲ４における不純物濃度よりも低い。ホールバリア領域ＨＢＲ１〜ホールバリア領域ＨＢＲ４における不純物濃度は、ドリフト領域ＤＲＩにおける不純物濃度よりも高く、エミッタ領域ＥＲ１〜エミッタ領域ＥＲ４における不純物濃度よりも低い。
【００２４】
エミッタ領域ＥＲ１〜エミッタ領域ＥＲ４は、第１面ＦＳに形成されている。図４に示されるように、エミッタ領域ＥＲ１〜エミッタ領域ＥＲ４は、第２方向ＤＲ２に沿って互いに離間する複数の不純物拡散領域（図中における不純物拡散領域ＥＲ１ａ〜不純物拡散領域ＥＲ１ｃ、不純物拡散領域ＥＲ２ａ〜不純物拡散領域ＥＲ２ｃ、不純物拡散領域ＥＲ３ａ〜不純物拡散領域ＥＲ３ｃ及び不純物拡散領域ＥＲ４ａ〜不純物拡散領域ＥＲ４ｃ）を有していてもよい。なお、第２方向ＤＲ２は、第１方向ＤＲ１と交差しており、チャネル幅方向に沿っている。
【００２５】
図３に示されるように、コレクタ領域ＣＲは、第２面ＳＳに形成されている。フィールドストップ領域ＦＳＲは、コレクタ領域ＣＲ上に形成されている。フィールドストップ領域ＦＳＲ上には、ドリフト領域ＤＲＩが形成されている。すなわち、ドリフト領域ＤＲＩは、フィールドストップ領域ＦＳＲを介してコレクタ領域ＣＲ上に形成されている。
【００２６】
ボディ領域ＢＲ１は、エミッタ領域ＥＲ１及びエミッタ領域ＥＲ２とドリフト領域ＤＲＩとを分離している。ボディ領域ＢＲ２は、エミッタ領域ＥＲ３及びエミッタ領域ＥＲ４とドリフト領域ＤＲＩとを分離している。ボディ領域ＢＲ３〜ボディ領域ＢＲ６は、第１面ＦＳに形成されている。
【００２７】
ボディ領域ＢＲ１〜ボディ領域ＢＲ６の深さは、互いに等しい。なお、ボディ領域ＢＲ１〜ボディ領域ＢＲ６の深さが厳密に等しくなくても、その違いが製造誤差の範囲内であれば、「ボディ領域ＢＲ１〜ボディ領域ＢＲ６の深さは、互いに等しい」に含まれる。ボディ領域ＢＲ１〜ボディ領域ＢＲ６の深さは、ボディ領域ＢＲ１〜ボディ領域ＢＲ６の第２面ＳＳ側の端（底部）と第１面ＦＳとの間の距離である。
【００２８】
なお、ボディ領域ＢＲ３及びボディ領域ＢＲ４の幅は、ボディ領域ＢＲ１、ボディ領域ＢＲ２、ボディ領域ＢＲ５及びボディ領域ＢＲ６の幅よりも広いことが好ましい。
【００２９】
ホールバリア領域ＨＢＲ１は、ボディ領域ＢＲ１とドリフト領域ＤＲＩとの間に形成されており、ホールバリア領域ＨＢＲ２は、ボディ領域ＢＲ２とドリフト領域ＤＲＩとの間に形成されている。ホールバリア領域ＨＢＲ３は、ボディ領域ＢＲ５とドリフト領域ＤＲＩとの間に形成されている。ホールバリア領域ＨＢＲ４は、ボディ領域ＢＲ６とドリフト領域ＤＲＩとの間に形成されている。
【００３０】
ボディコンタクト領域ＢＣＲ１は、ボディ領域ＢＲ１に電気的に接続されるように、コンタクトホールＣＨの底面に形成されている。ボディコンタクト領域ＢＣＲ２は、ボディ領域ＢＲ２に接続されるように、コンタクトホールＣＨの底面に形成されている。
【００３１】
ボディコンタクト領域ＢＣＲ３は、ボディ領域ＢＲ５に電気的に接続されるように、コンタクトホールＣＨの底面に形成されている。ボディコンタクト領域ＢＣＲ４は、ボディ領域ＢＲ６に接続されるように、コンタクトホールＣＨの底面に形成されている。
【００３２】
ウェル領域ＷＲ１はボディ領域ＢＲ３とドリフト領域ＤＲＩとの間に形成されており、ウェル領域ＷＲ２はボディ領域ＢＲ４とドリフト領域ＤＲＩとの間に形成されている。ウェル領域ＷＲ１及びウェル領域ＷＲ２は、後述する溝ＴＲ１〜溝ＴＲ８よりも深く形成されていることが好ましい。
【００３３】
第１面ＦＳには、溝ＴＲ１〜溝ＴＲ８が形成されている。溝ＴＲ１〜溝ＴＲ８は、第２面ＳＳに向かって延在している。
【００３４】
溝ＴＲ１及び溝ＴＲ２は、ボディ領域ＢＲ１を挟み込むように形成されている。溝ＴＲ３及び溝ＴＲ４は、ボディ領域ＢＲ２を挟み込むように形成されている。溝ＴＲ１及び溝ＴＲ２は、第１素子ＩＧＢＴ１のトレンチゲートであり、溝ＴＲ３及び溝ＴＲ４は、第２素子ＩＧＢＴ２のトレンチゲートである。
【００３５】
溝ＴＲ５及び溝ＴＲ６は、ボディ領域ＢＲ５を挟み込むように形成されている。溝ＴＲ７及び溝ＴＲ８は、ボディ領域ＢＲ６を挟み込むように形成されている。ボディ領域ＢＲ３は、溝ＴＲ２及び溝ＴＲ５に挟み込まれており、ボディ領域ＢＲ４は、溝ＴＲ４及び溝ＴＲ７に挟み込まれている。すなわち、溝ＴＲ２はボディ領域ＢＲ１とボディ領域ＢＲ３とに挟み込まれるように形成されており、溝ＴＲ４はボディ領域ＢＲ２とボディ領域ＢＲ４とに挟み込まれるように形成されている。
【００３６】
互いに対向する溝ＴＲ１の側面及び溝ＴＲ２の側面の間の距離は、互いに対向する溝ＴＲ３の側面及び溝ＴＲ４の側面との距離に等しい。互いに対向する溝ＴＲ１の側面及び溝ＴＲ２の側面の間の距離が、互いに対向する溝ＴＲ３の側面及び溝ＴＲ４の側面との距離と厳密に等しくなくても、その違いが製造上の誤差の範囲であれば、「互いに対向する溝ＴＲ１の側面及び溝ＴＲ２の側面の間の距離は、互いに対向する溝ＴＲ３の側面及び溝ＴＲ４の側面との距離に等しい」に含まれる。
【００３７】
互いに対向する溝ＴＲ５の側面及び溝ＴＲ６の側面の間の距離は、互いに対向する溝ＴＲ７の側面及び溝ＴＲ８の側面の間の距離に等しいことが好ましい。互いに対向する溝ＴＲ２の側面及び溝ＴＲ５の側面の間の距離は、互いに対向する溝ＴＲ４の側面及び溝ＴＲ７の側面の間の距離に等しいことが好ましい。溝ＴＲ１〜溝ＴＲ８の幅は、互いに等しいことが好ましい。なお、溝ＴＲ１〜溝ＴＲ８の幅が厳密に等しくなくても、その違いが製造誤差の範囲内であれば、「溝ＴＲ１〜溝ＴＲ８の幅は、互いに等しい」に含まれる。
【００３８】
エミッタ領域ＥＲ１は溝ＴＲ１に隣接して形成されており、エミッタ領域ＥＲ２は溝ＴＲ２に隣接して形成されている。エミッタ領域ＥＲ３は溝ＴＲ３に隣接して形成されており、エミッタ領域ＥＲ４は溝ＴＲ４に隣接して形成されている。
【００３９】
溝ＴＲ１及び溝ＴＲ２の深さは、互いに等しい。なお、溝ＴＲ１及び溝ＴＲ２の深さが厳密に等しくなくても、その違いが製造誤差の範囲内にあれば、「溝ＴＲ１及び溝ＴＲ２の深さは互いに等しい」に含まれる。溝ＴＲ３及び溝ＴＲ４は、溝ＴＲ１及び溝ＴＲ２よりも深く形成されている。溝ＴＲ３の深さ（溝ＴＲ４の深さ）は、溝ＴＲ１の深さ（溝ＴＲ２の深さ）の１．１倍以上であることが好ましい。溝ＴＲ３の深さ（溝ＴＲ４の深さ）は、溝ＴＲ１の深さ（溝ＴＲ２の深さ）の１．２倍以上であることがさらに好ましい。
【００４０】
なお、溝ＴＲ１（溝ＴＲ２、溝ＴＲ３、溝ＴＲ４）の深さは、溝ＴＲ１（溝ＴＲ２、溝ＴＲ３、溝ＴＲ４）の底部と第１面ＦＳとの間の距離である。
【００４１】
第１面ＦＳから第２面ＳＳに向かう方向（以下においては、第３方向ＤＲ３という）における溝ＴＲ３（溝ＴＲ４）の底部とボディ領域ＢＲ２の底部との間の距離Ｄ２は、第３方向ＤＲ３における溝ＴＲ１（溝ＴＲ２）の底部とボディ領域ＢＲ１の底部との間の距離Ｄ１よりも大きい。別の観点からいえば、距離Ｄ１は溝ＴＲ１（溝ＴＲ２）の深さとボディ領域ＢＲ１の深さとの差であり、距離Ｄ２は溝ＴＲ３（溝ＴＲ４）の深さとボディ領域ＢＲ２の深さとの差である。
【００４２】
第１実施形態に係る半導体装置は、ゲート絶縁膜ＧＯと、ゲートＧＴ１〜ＧＴ８とを有している。ゲート絶縁膜ＧＯは、第１面ＦＳ上に形成されている。より具体的には、ゲート絶縁膜ＧＯは、溝ＴＲ１〜溝ＴＲ８の側面及び底面上に形成されている。ゲート絶縁膜ＧＯは、例えば、シリコン酸化物（ＳｉＯ２）で形成されている。
【００４３】
ゲートＧＴ１〜ゲートＧＴ８は、それぞれ、溝ＴＲ１〜溝ＴＲ８を埋め込むように、ゲート絶縁膜ＧＯ上に形成されている。ゲートＧＴ１〜ゲートＧＴ８は、例えば、不純物のドープされた多結晶のシリコンで形成されている。
【００４４】
ゲートＧＴ１は、エミッタ領域ＥＲ１とドリフト領域ＤＲＩとの間にあるボディ領域ＢＲ１とゲート絶縁膜ＧＯで絶縁されながら対向しており、ゲートＧＴ２は、エミッタ領域ＥＲ２とドリフト領域ＤＲＩとの間にあるボディ領域ＢＲ１とゲート絶縁膜ＧＯで絶縁されながら対向している。
【００４５】
同様に、ゲートＧＴ３は、エミッタ領域ＥＲ３とドリフト領域ＤＲＩとの間にあるボディ領域ＢＲ２とゲート絶縁膜ＧＯで絶縁されながら対向しており、ゲートＧＴ４は、エミッタ領域ＥＲ４とドリフト領域ＤＲＩとの間にあるボディ領域ＢＲ２とゲート絶縁膜ＧＯで絶縁されながら対向している。
【００４６】
単位セルＵＣ１は、エミッタ領域ＥＲ１、エミッタ領域ＥＲ２、ボディ領域ＢＲ１、ボディ領域ＢＲ３、ボディ領域ＢＲ５、ホールバリア領域ＨＢＲ１、ホールバリア領域ＨＢＲ２、ウェル領域ＷＲ１、ドリフト領域ＤＲＩ、コレクタ領域ＣＲ、ゲート絶縁膜ＧＯ、ゲートＧＴ１、ゲートＧＴ２、ゲートＧＴ５及びゲートＧＴ６で構成されている。
【００４７】
単位セルＵＣ２は、エミッタ領域ＥＲ３、エミッタ領域ＥＲ４、ボディ領域ＢＲ２、ボディ領域ＢＲ４、ボディ領域ＢＲ６、ホールバリア領域ＨＢＲ３、ホールバリア領域ＨＢＲ４、ウェル領域ＷＲ２、ドリフト領域ＤＲＩ、コレクタ領域ＣＲ、ゲート絶縁膜ＧＯ、ゲートＧＴ３、ゲートＧＴ４、ゲートＧＴ７及びゲートＧＴ８で構成されている。
【００４８】
単位セルＵＣ２の正孔制限要因Ｒｈｄの値は、単位セルＵＣ１の正孔制限要因Ｒｈｄの値よりも大きい。ＩＧＢＴの単位セルの正孔制限要因Ｒｈｄの値が大きいほど、ドリフト領域ＤＲＩへの正孔蓄積が生じやすい（少ない電子の注入量で伝導度変調が生じやすい）。正孔制限要因Ｒｈｄの値は、Ｄ×Ｃ／Ｌ（Ｄ：ゲートトレンチの底面とボディ領域との距離、Ｃ：単位セルのセルサイズ、Ｌ：互いに対向するゲートトレンチの側面の間の距離）の値で決まる。そのため、単位セルＵＣ２の正孔制限要因Ｒｈｄの値は、単位セルＵＣ１の正孔制限要因Ｒｈｄの値よりも大きくなっている。
【００４９】
第１実施形態に係る半導体装置は、層間絶縁膜ＩＬＤと、エミッタ電極ＥＥ１と、エミッタ電極ＥＥ２と、コレクタ電極ＣＥと、ゲート電極（図示せず）と、パッシベーション膜ＰＶとを有している。
【００５０】
層間絶縁膜ＩＬＤは、第１面ＦＳ上に形成されている。層間絶縁膜ＩＬＤは、例えば、シリコン酸化物で形成されている。より具体的には、層間絶縁膜ＩＬＤは、ＰＳＧ（Phosphorous  Silicate  Glass）膜、ＢＰＳＧ（Boron  Phosphorous  Silicate  Glass）、ＮＳＧ（Non-doped  Silicate  Glass）膜、ＳＯＧ（Spin  On  Glass）膜で形成されている。
【００５１】
エミッタ電極ＥＥ１及びエミッタ電極ＥＥ２は、層間絶縁膜ＩＬＤを介して、第１面ＦＳ上に形成されている。エミッタ電極ＥＥ１及びエミッタ電極ＥＥ２は、例えば、アルミニウム（Ａｌ）又はアルミニウム合金で形成されている。
【００５２】
平面視におけるエミッタ電極ＥＥ１の面積（第１面積）は、平面視におけるエミッタ電極ＥＥ２の面積（第２面積）よりも大きい。第１面積を第２面積で除した値は、好ましくは、１００以上２００００以下である。
【００５３】
第１素子ＩＧＢＴ１を流れる電流Ｉ１（図１参照）と第２素子ＩＧＢＴ２を流れる電流Ｉ２（図１参照）との比は、第１面積と第２面積との比に等しい。そのため、電流Ｉ２の値を検知することにより、電流Ｉ１の値を算出することができる。
【００５４】
エミッタ電極ＥＥ１は、層間絶縁膜ＩＬＤ及び半導体基板ＳＵＢに形成されたコンタクトホールＣＨを介して、エミッタ領域ＥＲ１、エミッタ領域ＥＲ２、ボディコンタクト領域ＢＣＲ１及びボディコンタクト領域ＢＣＲ３に電気的に接続されている。
【００５５】
エミッタ電極ＥＥ２は、層間絶縁膜ＩＬＤ及び半導体基板ＳＵＢに形成されたコンタクトホールＣＨを介して、エミッタ領域ＥＲ３、エミッタ領域ＥＲ４、ボディコンタクト領域ＢＣＲ２、ボディコンタクト領域ＢＣＲ４、ゲートＧＴ７及びゲートＧＴ８に電気的に接続されている。
【００５６】
エミッタ電極ＥＥ１（エミッタ電極ＥＥ２）がボディコンタクト領域ＢＣＲ３（ボディコンタクト領域ＢＣＲ４）に接続されることにより、ドリフト領域ＤＲＩに蓄積された正孔が、ボディ領域ＢＲ５及びボディコンタクト領域ＢＣＲ３（ボディ領域ＢＲ６及びボディコンタクト領域ＢＣＲ４）を介して排出される。ドリフト領域ＤＲＩに伝導度変調が生じている際にドリフト領域ＤＲＩに蓄積された正孔の量が過剰であると、かえってスイッチング損失が増加するため、この構造によりドリフト領域ＤＲＩ中に蓄積される正孔の量が調整される。
【００５７】
コレクタ電極ＣＥは、第２面ＳＳ上に形成されている。コレクタ電極ＣＥは、コレクタ領域ＣＲに電気的に接続されている。コレクタ電極ＣＥは、例えば、アルミニウム又はアルミニウム合金で形成されている。
【００５８】
ゲート電極は、層間絶縁膜ＩＬＤを介して、第１面ＦＳ上に形成されている。図示されていないが、ゲート電極は、層間絶縁膜ＩＬＤに形成されたコンタクトホールを介して、ゲートＧＴ１〜ゲートＧＴ４に電気的に接続されている。別の観点からいえば、ゲートＧＴ１〜ゲートＧＴ４は、互いに電気的に接続されている。ゲート電極は、例えば、アルミニウム又はアルミニウム合金で形成されている。
【００５９】
なお、ボディ領域ＢＲ３及びボディ領域ＢＲ４は、いずれの電極にも電気的に接続されていないため、電気的にフローティング状態となっている。なお、図示されていないが、エミッタ電極ＥＥ１はゲートＧＴ５及びＧＴ６に電気的に接続されており、エミッタ電極ＥＥ２はゲートＧＴ７及びゲートＧＴ８に電気的に接続されている。エミッタ電極ＥＥ１がゲートＧＴ５及びゲートＧＴ６に電気的に接続されることにより、電気的にフローディング状態となっているボディ領域ＢＲ３の電圧変動が抑制される。エミッタ電極ＥＥ２がゲートＧＴ７及びゲートＧＴ８に電気的に接続されることにより、電気的にフローディング状態となっているボディ領域ＢＲ４の電圧変動が抑制される。
【００６０】
パッシベーション膜ＰＶは、エミッタ電極ＥＥ１、エミッタ電極ＥＥ２及びゲート電極を覆うように、層間絶縁膜ＩＬＤ上に形成されている。パッシベーション膜ＰＶには、開口ＯＰ１、開口ＯＰ２及び開口ＯＰ３が形成されている。
【００６１】
開口ＯＰ１からは、エミッタ電極パッドＥＥＰ１が露出している。エミッタ電極パッドＥＥＰ１は、エミッタ電極ＥＥ１に接続されている。開口ＯＰ２からは、エミッタ電極パッドＥＥＰ２が露出している。エミッタ電極パッドＥＥＰ２は、エミッタ電極ＥＥ２に接続されている。開口ＯＰ３からは、ゲートパッドＧＰが露出している。ゲートパッドＧＰは、ゲート電極に接続されている。
【００６２】
以下に、第１実施形態に係る半導体装置の製造方法を説明する。
図５に示されるように、第１実施形態に係る半導体装置の製造方法は、基板準備工程Ｓ１と、第１イオン注入工程Ｓ２と、第２イオン注入工程Ｓ３と、溝形成工程Ｓ４と、熱処理工程Ｓ５と、ゲート絶縁膜形成工程Ｓ６と、ゲート形成工程Ｓ７と、第３イオン注入工程Ｓ８と、第４イオン注入工程Ｓ９とを有している。
【００６３】
第１実施形態に係る半導体装置の製造方法は、さらに、層間絶縁膜形成工程Ｓ１０と、コンタクトホール形成工程Ｓ１１と、第５イオン注入工程Ｓ１２と、第１電極形成工程Ｓ１３と、パッシベーション膜形成工程Ｓ１４と、研磨工程Ｓ１５と、第６イオン注入工程Ｓ１６と、第７イオン注入工程Ｓ１７と、第２電極形成工程Ｓ１８とを有している。
【００６４】
図６に示されるように、基板準備工程Ｓ１においては、ドリフト領域ＤＲＩが形成された半導体基板ＳＵＢが準備される。
【００６５】
図７に示されるように、第１イオン注入工程Ｓ２においては、ホールバリア領域ＨＢＲ１〜ホールバリア領域ＨＢＲ４の形成が行われる。ホールバリア領域ＨＢＲ１〜ホールバリア領域ＨＢＲ４の形成は、例えば、フォトレジストをマスクとするイオン注入で行われる。
【００６６】
図８に示されるように、第２イオン注入工程Ｓ３においては、ウェル領域ＷＲ１及びウェル領域ＷＲ２の形成が行われる。ウェル領域ＷＲ１及びウェル領域ＷＲ２の形成は、例えば、フォトレジストをマスクとするイオン注入で行われる。
【００６７】
溝形成工程Ｓ４は、第１工程Ｓ４１と、第２工程Ｓ４２とを有している。図９に示されるように、第１工程Ｓ４１においては溝ＴＲ１、溝ＴＲ２、溝ＴＲ５及び溝ＴＲ６が形成され、図１０に示されるように、第２工程Ｓ４２においては、溝ＴＲ３、溝ＴＲ４、溝ＴＲ７及び溝ＴＲ８が形成される。溝ＴＲ１〜溝ＴＲ８の形成は、ハードマスクを用いた異方性ドライエッチングで行われる。
【００６８】
熱処理工程Ｓ５においては、半導体基板ＳＵＢに対する熱処理が行われる。この熱処理により、図１１に示されるように、第１イオン注入工程Ｓ２及び第２イオン注入工程Ｓ３において注入された不純物が、第２面ＳＳ側に向かって拡散する。
【００６９】
図１２に示されるように、ゲート絶縁膜形成工程Ｓ６においては、ゲート絶縁膜ＧＯの形成が行われる。ゲート絶縁膜ＧＯの形成は、例えば熱酸化で行われる。
【００７０】
図１３に示されるように、ゲート形成工程Ｓ７においては、ゲートＧＴ１〜ゲートＧＴ８の形成が行われる。ゲートＧＴ１〜ゲートＧＴ８の形成においては、第１に、ゲートＧＴ１〜ゲートＧＴ８を構成する材料が、例えばＣＶＤ（Chemical  Vapor  Deposition）で溝ＴＲ１〜溝ＴＲ８に埋め込まれる。
【００７１】
ゲートＧＴ１〜ゲートＧＴ８の形成においては、第２に、溝ＴＲ１〜溝ＴＲ８からはみ出したゲートＧＴ１〜ゲートＧＴ８を構成する材料が、エッチバックされる。
【００７２】
図１４に示されるように、第３イオン注入工程Ｓ８においては、ボディ領域ＢＲ１〜ボディ領域ＢＲ６の形成がイオン注入により行われる。なお、このイオン注入に先立って、第１面ＦＳ上には、イオン注入スルー膜（図示せず）がＣＶＤ、熱酸化等で形成される。イオン注入スルー膜は、例えば、シリコン酸化物で形成される。
【００７３】
図１５に示されるように、第４イオン注入工程Ｓ９においては、エミッタ領域ＥＲ１〜エミッタ領域ＥＲ４の形成が行われる。エミッタ領域ＥＲ１〜エミッタ領域ＥＲ４の形成は、例えば、フォトレジストをマスクとするイオン注入で行われる。
【００７４】
図１６に示されるように、層間絶縁膜形成工程Ｓ１０においては、層間絶縁膜ＩＬＤの形成が行われる。層間絶縁膜ＩＬＤの形成は、例えばＣＶＤ等で行われる。
【００７５】
コンタクトホール形成工程Ｓ１１は、第１工程Ｓ１１１と、第２工程Ｓ１１２とを有している。第１工程Ｓ１１１においては、図１７に示されるように、層間絶縁膜ＩＬＤ中に形成されるコンタクトホールＣＨの部分が形成される。層間絶縁膜ＩＬＤ中に形成されるコンタクトホールＣＨの部分は、例えば、フォトレジストをマスクとする異方性ドライエッチングで行われる。
【００７６】
第２工程Ｓ１１２においては、図１８に示されるように、半導体基板ＳＵＢ中に形成されるコンタクトホールＣＨの部分が形成される。半導体基板ＳＵＢ中に形成されるコンタクトホールＣＨの部分は、層間絶縁膜ＩＬＤをマスクとする異方性ドライエッチングで形成される。
【００７７】
図１９に示されるように、第５イオン注入工程Ｓ１２においては、ボディコンタクト領域ＢＣＲ１〜ボディコンタクト領域ＢＣＲ４の形成が行われる。ボディコンタクト領域ＢＣＲ１〜ボディコンタクト領域ＢＣＲ４の形成は、層間絶縁膜ＩＬＤをマスクとするイオン注入で行われる。
【００７８】
図示されていないが、第５イオン注入工程Ｓ１２が行われた後、第１電極形成工程Ｓ１３が行われる前に、コンタクトホールＣＨの側面上、コンタクトホールＣＨの底面上及び層間絶縁膜ＩＬＤ上に、バリアメタル膜がスパッタリング等で成膜される。バリアメタル膜は、例えば、チタン（Ｔｉ）で形成される。バリアメタル膜が成膜された後には、熱処理が行われる。この熱処理により、半導体基板ＳＵＢと接触しているバリアメタル膜が半導体基板ＳＵＢ中のシリコンと反応し、シリサイド化される。
【００７９】
図２０に示されるように、第１電極形成工程Ｓ１３においては、エミッタ電極ＥＥ１、エミッタ電極ＥＥ２及びゲート電極の形成が行われる。エミッタ電極ＥＥ１、エミッタ電極ＥＥ２及びゲート電極の形成は、エミッタ電極ＥＥ１、エミッタ電極ＥＥ２及びゲート電極を構成する材料をスパッタリング等で成膜するとともに、フォトリソグラフィ及びエッチングでパターンニングすることにより行われる。
【００８０】
図２１に示されるように、パッシベーション膜形成工程Ｓ１４においては、パッシベーション膜ＰＶの形成が行われる。パッシベーション膜ＰＶの形成は、パッシベーション膜ＰＶを構成する材料をＣＶＤ等で成膜するとともに、フォトリソグラフィ及びエッチングで開口ＯＰ１、開口ＯＰ２及び開口ＯＰ３を形成することにより行われる。
【００８１】
図２２に示されるように、研磨工程Ｓ１５においては、半導体基板ＳＵＢの第２面ＳＳ側の研磨が行われる。なお、研磨が行われた第２面ＳＳに生じたダメージを除去するために、第２面ＳＳに対するケミカルエッチングがさらに行われてもよい。
【００８２】
図２３に示されるように、第６イオン注入工程Ｓ１６においては、フィールドストップ領域ＦＳＲの形成が行われる。図２４に示されるように、第７イオン注入工程Ｓ１７においては、コレクタ領域ＣＲの形成が行われる。フィールドストップ領域ＦＳＲ及びコレクタ領域ＣＲは、第２面ＳＳに対して全面的にイオン注入を行うことで形成される。
【００８３】
第２電極形成工程Ｓ１８においては、コレクタ電極ＣＥの形成が行われる。コレクタ電極ＣＥは、コレクタ電極ＣＥを構成する材料を第２面ＳＳの全面に対してスパッタリング等で成膜することで行われる。以上により、図３に示される第１実施形態に係る半導体装置の構造が形成される。
【００８４】
以下に、第１実施形態に係る半導体装置の効果を説明する。
エミッタ領域ＥＲ３及びエミッタ領域ＥＲ４からドリフト領域ＤＲＩに注入され、第１素子ＩＧＢＴ１全体に流れる電子の量は、エミッタ領域ＥＲ１及びエミッタ領域ＥＲ２からドリフト領域ＤＲＩに注入され、第２素子ＩＧＢＴ２全体に流れる電子の量よりも少ない。つまり、単位セルＵＣ１及び単位セルＵＣ２の正孔制限要因Ｒｈｄの値が同一である場合、単位セルＵＣ２は、単位セルＵＣ１よりも伝導度変調が生じにくい。そのため、電流Ｉ２が少ないときには、単位セルＵＣ１で伝導度変調が生じていても、単位セルＵＣ２で伝導度変調が生じていないことがある。
【００８５】
その結果、図２５に示されるように、電流Ｉ２が少ないときには、電流Ｉ１と電流Ｉ２との比が、第１面積と第２面積との比からずれてしまい、電流Ｉ１を正確に検知することができなくなる。なお、図２５に示される電流の測定結果においては、第１面積と第２面積との比は１０００：１とされている。また、図２５中の点線は、電流Ｉ１と電流Ｉ２との比が１０００：１となる場合を示している。
【００８６】
しかしながら、第１実施形態に係る半導体装置においては、距離Ｄ２が距離Ｄ１よりも大きい（溝ＴＲ３及び溝ＴＲ４が溝ＴＲ１及び溝ＴＲ２よりも深く形成されている）ために、単位セルＵＣ２の正孔制限要因Ｒｈｄの値が、単位セルＵＣ１の正孔制限要因Ｒｈｄの値よりも大きい。
【００８７】
すなわち、第２素子ＩＧＢＴ２は、第１素子ＩＧＢＴ１よりも相対的に少ない量の電子がドリフト領域ＤＲＩに注入されるが、単位セルＵＣ２の正孔制限要因Ｒｈｄの値が単位セルＵＣ１の正孔制限要因Ｒｈｄの値よりも大きいことで、電流Ｉ２が少ない領域から伝導度変調を生じることができる。そのため、第１実施形態に係る半導体装置によると、図２６に示されるように、電流Ｉ２が相対的に少ない場合であっても、電流Ｉ１と電流Ｉ２との比が第１面積と第２面積との比からずれてしまうことによって電流Ｉ１を正確に検知することができなくなることを抑制できる。なお、図２６に示される電流の測定結果においては、第１面積と第２面積との比は１０００：１とされている。また、図２６中の点線は、電流Ｉ１と電流Ｉ２との比が１０００：１となる場合を示している。
【００８８】
このように、第１実施形態に係る半導体装置においては、電流Ｉ２が少ない場合であっても、電流Ｉ１を正確に検知することができなくなることを抑制できる。
【００８９】
エミッタ領域ＥＲ１〜エミッタ領域ＥＲ４の各々が第２方向ＤＲ２に沿って離間して配置された複数の不純物拡散領域で構成されている場合、ドリフト領域ＤＲＩに注入される電子の量が相対的に少なくなる。
【００９０】
その結果、コレクタ−エミッタ電圧が低い領域においては、単位セルＵＣ１で伝導度変調が生じていても単位セルＵＣ２で伝導度変調が生じていないという現象がさらに生じやすくなり、電流Ｉ１の正確な検知がさらに困難になる。第１実施形態に係る半導体装置においては、単位セルＵＣ２における伝導度変調が生じやすいため、このような場合であっても、電流Ｉ１を正確に検知することができなくなることを抑制できる。
【００９１】
（第２実施形態）
以下に、第２実施形態に係る半導体装置の構成を説明する。なお、第１実施形態に係る半導体装置の構成と異なる点を主に説明し、重複する説明は繰り返さない。
【００９２】
第２実施形態に係る半導体装置には、複数の単位セルＵＣ１を有する第１素子ＩＧＢＴ１と、単位セルＵＣ１よりも少ない数の単位セルＵＣ２を有し、かつ第１素子ＩＧＢＴ１に流れる電流を検知する第２素子ＩＧＢＴ２とが、モノリシックに形成されている。第２実施形態に係る半導体装置において、単位セルＵＣ２の正孔制限要因Ｒｈｄの値は、単位セルＵＣ１の正孔制限要因Ｒｈｄの値よりも大きい。また、第２実施形態に係る半導体装置においては、第１面ＦＳに、溝ＴＲ１〜溝ＴＲ８が形成されている。
【００９３】
第２実施形態に係る半導体装置は、半導体基板ＳＵＢを有している。半導体基板ＳＵＢには、エミッタ領域ＥＲ１〜エミッタ領域ＥＲ４と、コレクタ領域ＣＲと、フィールドストップ領域ＦＳＲと、ドリフト領域ＤＲＩと、ボディ領域ＢＲ１〜ボディ領域ＢＲ６と、ホールバリア領域ＨＢＲ１〜ホールバリア領域ＨＢＲ４と、ボディコンタクト領域ＢＣＲ１〜ボディコンタクト領域ＢＣＲ４と、ウェル領域ＷＲ１及びウェル領域ＷＲ２とが形成されている。
【００９４】
第２実施形態に係る半導体装置は、ゲートＧＴ１〜ゲートＧＴ６と、ゲート絶縁膜ＧＯと、層間絶縁膜ＩＬＤと、パッシベーション膜ＰＶと、エミッタ電極ＥＥ１と、エミッタ電極ＥＥ２と、コレクタ電極ＣＥとを有している。これらの点に関して、第２実施形態に係る半導体装置の構成は、第１実施形態に係る半導体装置の構成と共通している。
【００９５】
しかしながら、第２実施形態に係る半導体装置においては、図２７に示されるように、距離Ｄ１と距離Ｄ２とが等しくなっている（溝ＴＲ１〜溝ＴＲ８の深さが互いに等しくなっている）。また、第２実施形態に係る半導体装置においては、互いに対向する溝ＴＲ３の側面及び溝ＴＲ４の側面の間の距離Ｌ２が、互いに対向する溝ＴＲ１の側面及び溝ＴＲ２の側面の間の距離Ｌ１よりも小さい。これらの点に関して、第２実施形態に係る半導体装置の構成は、第１実施形態に係る半導体装置の構成と異なっている。
【００９６】
なお、図２８に示されるように、第２実施形態に係る半導体装置においては、溝ＴＲ１及び溝ＴＲ２が幅Ｗ１を有するとともに、溝ＴＲ３及び溝ＴＲ４が幅Ｗ１よりも大きい幅Ｗ２を有することにより、互いに対向する溝ＴＲ３の側面及び溝ＴＲ４の側面の間の距離Ｌ２が、互いに対向する溝ＴＲ１の側面及び溝ＴＲ２の側面の間の距離Ｌ１よりも小さくなっていてもよい。
【００９７】
以下に、第２実施形態に係る半導体装置の製造方法を説明する。なお、第１実施形態に係る半導体装置の製造方法と異なる点を主に説明し、重複する説明は繰り返さない。
【００９８】
第２実施形態に係る半導体装置の製造方法は、基板準備工程Ｓ１と、第１イオン注入工程Ｓ２と、第２イオン注入工程Ｓ３と、溝形成工程Ｓ４と、熱処理工程Ｓ５と、ゲート絶縁膜形成工程Ｓ６と、ゲート形成工程Ｓ７と、第３イオン注入工程Ｓ８と、第４イオン注入工程Ｓ９とを有している。
【００９９】
第２実施形態に係る半導体装置の製造方法は、さらに、層間絶縁膜形成工程Ｓ１０と、コンタクトホール形成工程Ｓ１１と、第５イオン注入工程Ｓ１２と、第１電極形成工程Ｓ１３と、パッシベーション膜形成工程Ｓ１４と、研磨工程Ｓ１５と、第６イオン注入工程Ｓ１６と、第７イオン注入工程Ｓ１７と、第２電極形成工程Ｓ１８とを有している。これらの点に関して、第２実施形態に係る半導体装置の製造方法は、第１実施形態に係る半導体装置の製造方法と共通している。
【０１００】
しかしながら、第２実施形態に係る半導体装置の製造方法においては、図２９に示されるように、溝形成工程Ｓ４が１つの工程で行われている。この点に関して、第２実施形態に係る半導体装置の製造方法は、第１実施形態に係る半導体装置の製造方法と異なっている。
【０１０１】
以下に、第２実施形態に係る半導体装置の効果を説明する。なお、第１実施形態に係る半導体装置の効果と異なる点を主に説明し、重複する説明は繰り返さない。
【０１０２】
第２実施形態に係る半導体装置においては、距離Ｌ２が距離Ｌ１よりも小さいため、単位セルＵＣ２の正孔制限要因Ｒｈｄの値が単位セルＵＣ１の正孔制限要因Ｒｈｄの値よりも大きくなっている。そのため、第２実施形態に係る半導体装置によると、電流Ｉ２が相対的に少ない場合に、電流Ｉ１と電流Ｉ２との比が第１面積と第２面積との比からずれてしまうことによって電流Ｉ１を正確に検知することができなくなることを抑制できる。
【０１０３】
第２実施形態に係る半導体装置においては、溝ＴＲ１〜溝ＴＲ８の深さが等しいため、溝形成工程Ｓ４を二つの工程に分けて行う必要がない。そのため、第２実施形態に係る半導体装置によると、第１実施形態に係る半導体装置と比較して、製造工程を簡略化することができる。
【０１０４】
（第３実施形態）
以下に、第３実施形態に係る半導体装置の構成を説明する。なお、第１実施形態に係る半導体装置の構成と異なる点を主に説明し、重複する説明は繰り返さない。
【０１０５】
第３実施形態に係る半導体装置には、複数の単位セルＵＣ１を有する第１素子ＩＧＢＴ１と、単位セルＵＣ１よりも少ない数の単位セルＵＣ２を有し、かつ第１素子ＩＧＢＴ１に流れる電流を検知する第２素子ＩＧＢＴ２とが、モノリシックに形成されている。第３実施形態に係る半導体装置において、単位セルＵＣ２の正孔制限要因Ｒｈｄの値は、単位セルＵＣ１の正孔制限要因Ｒｈｄの値よりも大きい。また、第３実施形態に係る半導体装置においては、第１面ＦＳに、溝ＴＲ１〜溝ＴＲ８が形成されている。
【０１０６】
第３実施形態に係る半導体装置は、半導体基板ＳＵＢを有している。半導体基板ＳＵＢには、エミッタ領域ＥＲ１〜エミッタ領域ＥＲ４と、コレクタ領域ＣＲと、フィールドストップ領域ＦＳＲと、ドリフト領域ＤＲＩと、ボディ領域ＢＲ１〜ボディ領域ＢＲ６と、ホールバリア領域ＨＢＲ１〜ホールバリア領域ＨＢＲ４と、ボディコンタクト領域ＢＣＲ１〜ボディコンタクト領域ＢＣＲ４と、ウェル領域ＷＲ１及びウェル領域ＷＲ２とが形成されている。
【０１０７】
第３実施形態に係る半導体装置は、ゲートＧＴ１〜ゲートＧＴ６と、ゲート絶縁膜ＧＯと、層間絶縁膜ＩＬＤと、パッシベーション膜ＰＶと、エミッタ電極ＥＥ１と、エミッタ電極ＥＥ２と、コレクタ電極ＣＥとを有している。これらの点に関して、第２実施形態に係る半導体装置の構成は、第１実施形態に係る半導体装置の構成と共通している。
【０１０８】
しかしながら、第３実施形態に係る半導体装置においては、図３０に示されるように、距離Ｄ１と距離Ｄ２とが等しくなっている（溝ＴＲ１〜溝ＴＲ８の深さが互いに等しくなっている）。また、第３実施形態に係る半導体装置においては、ホールバリア領域ＨＢＲ２及びホールバリア領域ＨＢＲ４における不純物濃度が、ホールバリア領域ＨＢＲ１及びホールバリア領域ＨＢＲ３における不純物濃度よりも高くなっている。すなわち、単位セルＵＣ１の構造と単位セルＵＣ２の構造とは、ホールバリア領域における不純物濃度を除いて、同一である。これらの点に関して、第３実施形態に係る半導体装置の構成は、第１実施形態に係る半導体装置の構成と異なっている。
【０１０９】
以下に、第３実施形態に係る半導体装置の製造方法を説明する。なお、第１実施形態に係る半導体装置の製造方法と異なる点を主に説明し、重複する説明は繰り返さない。
【０１１０】
第３実施形態に係る半導体装置の製造方法は、基板準備工程Ｓ１と、第１イオン注入工程Ｓ２と、第２イオン注入工程Ｓ３と、溝形成工程Ｓ４と、熱処理工程Ｓ５と、ゲート絶縁膜形成工程Ｓ６と、ゲート形成工程Ｓ７と、第３イオン注入工程Ｓ８と、第４イオン注入工程Ｓ９とを有している。
【０１１１】
第３実施形態に係る半導体装置の製造方法は、さらに、層間絶縁膜形成工程Ｓ１０と、コンタクトホール形成工程Ｓ１１と、第５イオン注入工程Ｓ１２と、第１電極形成工程Ｓ１３と、パッシベーション膜形成工程Ｓ１４と、研磨工程Ｓ１５と、第６イオン注入工程Ｓ１６と、第７イオン注入工程Ｓ１７と、第２電極形成工程Ｓ１８とを有している。これらの点に関して、第３実施形態に係る半導体装置の製造方法は、第１実施形態に係る半導体装置の製造方法と共通している。
【０１１２】
しかしながら、第３実施形態に係る半導体装置の製造方法においては、図３１に示されるように、溝形成工程Ｓ４が１つの工程で行われている。また、第３実施形態に係る半導体装置の製造方法において、第１イオン注入工程Ｓ２が、第１工程Ｓ２１と、第２工程Ｓ２２とを有している。
【０１１３】
図３２に示されるように、第１工程Ｓ２１においては、ホールバリア領域ＨＢＲ１及びホールバリア領域ＨＢＲ３を形成するためのイオン注入が行われる。また、図３３に示されるように、第２工程Ｓ２２においては、ホールバリア領域ＨＢＲ２及びホールバリア領域ＨＢＲ４を形成するためのイオン注入が行われる。第２工程Ｓ２２のイオン注入におけるドーズ量は、第１工程Ｓ２１のイオン注入におけるドーズ量よりも大きくなっている。これらの点に関して、第３実施形態に係る半導体装置の製造方法は、第１実施形態に係る半導体装置の製造方法と異なっている。
【０１１４】
以下に、第３実施形態に係る半導体装置の効果を説明する。なお、第１実施形態に係る半導体装置の効果と異なる点を主に説明し、重複する説明は繰り返さない。
【０１１５】
ホールバリア領域ＨＢＲ２及びホールバリア領域ＨＢＲ４における不純物濃度がホールバリア領域ＨＢＲ１及びホールバリア領域ＨＢＲ３における不純物濃度よりも大きい場合には、ドリフト領域ＤＲＩに蓄積される正孔は、ホールバリア領域ＨＢＲ２を通過しにくくなる。そのため、Ｄ×Ｃ／Ｌ（Ｄ：ゲートトレンチの底面とボディ領域との距離、Ｃ：単位セルのセルサイズ、Ｌ：互いに対向するゲートトレンチの側面の間の距離）が単位セルＵＣ１と単位セルＵＣ２とで同じであっても、単位セルＵＣ２の正孔制限要因Ｒｈｄの値が、単位セルＵＣ１の正孔制限要因Ｒｈｄの値よりも大きくなっている。
【０１１６】
したがって、第３実施形態に係る半導体装置によると、電流Ｉ２が相対的に少ない場合に、電流Ｉ１と電流Ｉ２との比が、第１面積と第２面積との比からずれてしまうことにより電流Ｉ１を正確に検知することができなくなることを抑制できる。
【０１１７】
なお、上記の例においては、ホールバリア領域ＨＢＲ１及びホールバリア領域ＨＢＲ３中の不純物濃度とホールバリア領域ＨＢＲ２及びホールバリア領域ＨＢＲ４中の不純物濃度とを異ならせることにより、単位セルＵＣ１の正孔制限要因Ｒｈｄの値と単位セルＵＣ２の正孔制限要因Ｒｈｄの値とを異ならせた。その他にも、例えば、単位セルＵＣ１に含まれるコレクタ領域ＣＲ中の不純物濃度と単位セルＵＣ２に含まれるコレクタ領域ＣＲ中の不純物濃度とを異ならせることにより、単位セルＵＣ１の正孔制限要因Ｒｈｄの値と単位セルＵＣ２の正孔制限要因Ｒｈｄの値とを異ならせることもできる。
【０１１８】
（第３実施形態に係る半導体装置の変形例）
上記においては、第３実施形態に係る半導体装置に形成された第１素子ＩＧＢＴ１及び第２素子ＩＧＢＴ２がトレンチゲートＩＧＢＴである場合を例に説明を行ったが、第１素子ＩＧＢＴ１及び第２素子ＩＧＢＴ２は、プレーナゲートＩＧＢＴであってもよい。
【０１１９】
図３４に示されるように、第１ＩＧＢＴ１を構成する複数の単位セルＵＣ３の各々は、エミッタ領域ＥＲ５及びエミッタ領域ＥＲ６と、コレクタ領域ＣＲ１と、ドリフト領域ＤＲＩ１と、ボディ領域ＢＲ７及びボディ領域ＢＲ８と、ホールバリア領域ＨＢＲ５及びホールバリア領域ＨＢＲ６と、ゲートＧＴ９とを有している。
【０１２０】
第２ＩＧＢＴ２を構成する複数の単位セルＵＣ４の各々は、エミッタ領域ＥＲ７及びエミッタ領域ＥＲ８と、コレクタ領域ＣＲ１と、ドリフト領域ＤＲＩ１と、ボディ領域ＢＲ９及びボディ領域ＢＲ１０と、ホールバリア領域ＨＢＲ７及びホールバリア領域ＨＢＲ８と、ゲートＧＴ１０と有している。
【０１２１】
単位セルＵＣ３の構造及び単位セルＵＣ４の構造は、ホールバリア領域ＨＢＲ５及びホールバリア領域ＨＢＲ６を除き、互いに共通している。
【０１２２】
エミッタ領域ＥＲ５〜エミッタ領域ＥＲ８は、第１面ＦＳに形成されている。コレクタ領域ＣＲ１は、第２面ＳＳに形成されている。ドリフト領域ＤＲＩ１は、コレクタ領域ＣＲ１上に形成されている。
【０１２３】
ボディ領域ＢＲ７は、エミッタ領域ＥＲ５とドリフト領域ＤＲＩ１とを分離するように形成されている。ボディ領域ＢＲ８は、エミッタ領域ＥＲ６とドリフト領域ＤＲＩ１とを分離するように形成されている。ボディ領域ＢＲ９は、エミッタ領域ＥＲ７とドリフト領域ＤＲＩ１とを分離するように形成されている。ボディ領域ＢＲ１０は、エミッタ領域ＥＲ８とドリフト領域ＤＲＩ１とを分離するように形成されている。
【０１２４】
ホールバリア領域ＨＢＲ５は、ボディ領域ＢＲ７とドリフト領域ＤＲＩ１との間に形成されている。ホールバリア領域ＨＢＲ６は、ボディ領域ＢＲ８とドリフト領域ＤＲＩ１との間に形成されている。ホールバリア領域ＨＢＲ７は、ボディ領域ＢＲ９とドリフト領域ＤＲＩ１との間に形成されている。ホールバリア領域ＨＢＲ８は、ボディ領域ＢＲ１０とドリフト領域ＤＲＩ１との間に形成されている。ホールバリア領域ＨＢＲ７及びホールバリア領域ＨＢＲ８における不純物濃度は、ホールバリア領域ＨＢＲ５及びホールバリア領域ＨＢＲ６における不純物濃度よりも高い。なお、ホールバリア領域ＨＢＲ５〜ホールバリア領域ＨＢＲ８における不純物濃度は、ドリフト領域ＤＲＩ１における不純物濃度よりも高い。
【０１２５】
ゲートＧＴ９は、エミッタ領域ＥＲ５とドリフト領域ＤＲＩ１との間にあるボディ領域ＢＲ７及びエミッタ領域ＥＲ６とドリフト領域ＤＲＩ１との間にあるボディ領域ＢＲ８とゲート絶縁膜ＧＯで絶縁されながら対向するように、第１面ＦＳ上に形成されている。ゲートＧＴ１０は、エミッタ領域ＥＲ７とドリフト領域ＤＲＩ１との間にあるボディ領域ＢＲ９及びエミッタ領域ＥＲ８とドリフト領域ＤＲＩ１との間にあるボディ領域ＢＲ１０とゲート絶縁膜ＧＯで絶縁されながら対向するように、第１面ＦＳ上に形成されている。
【０１２６】
エミッタ領域ＥＲ５〜エミッタ領域ＥＲ８、ホールバリア領域ＨＢＲ５〜ホールバリア領域ＨＢＲ８及びドリフト領域ＤＲＩ１の導電型は、第１導電型である。ボディ領域ＢＲ７〜ボディ領域ＢＲ１０及びコレクタ領域ＣＲ１の導電型は、第２導電型である。
【０１２７】
第１面ＦＳ上には、層間絶縁膜ＩＬＤが形成されている。層間絶縁膜ＩＬＤには、エミッタ電極ＥＥ１、エミッタ電極ＥＥ２及びゲート電極（図示せず）が形成されている。エミッタ電極ＥＥ１は、層間絶縁膜中に形成されたコンタクトホールＣＨを介してエミッタ領域ＥＲ５及びエミッタ領域ＥＲ６に接続されている。エミッタ電極ＥＥ２は、コンタクトホールＣＨを介してエミッタ領域ＥＲ７及びエミッタ領域ＥＲ８に接続されている。
【０１２８】
ゲートＧＴ９及びゲートＧＴ１０は、ゲート電極（図示せず）に接続されている。すなわち、ゲートＧＴ９及びゲートＧＴ１０は、互いに電気的に接続されている。第２面ＳＳ上には、コレクタ電極ＣＥが形成されている。エミッタ電極ＥＥ１、エミッタ電極ＥＥ２及びゲート電極上には、パッシベーション膜ＰＶが形成されている。
【０１２９】
上記のとおり、ホールバリア領域ＨＢＲ７及びホールバリア領域ＨＢＲ８における不純物濃度はホールバリア領域ＨＢＲ５及びホールバリア領域ＨＢＲ６における不純物濃度よりも大きくなっている。そのため、単位セルＵＣ４の正孔制限要因Ｒｈｄの値は、単位セルＵＣ３の正孔制限要因Ｒｈｄの値よりも大きい。したがって、第３実施形態の変形例に係る半導体装置によると、第３実施形態に係る半導体装置と同様に、電流Ｉ２が相対的に少ない場合に電流Ｉ１を正確に検知することができなくなることを抑制できる。
【０１３０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１３１】
ＢＣＲ１，ＢＣＲ２，ＢＣＲ３，ＢＣＲ４  ボディコンタクト領域、ＢＲ１，ＢＲ２，ＢＲ３，ＢＲ４，ＢＲ５，ＢＲ６，ＢＲ７，ＢＲ８，ＢＲ９，ＢＲ１０  ボディ領域、Ｃ  セルサイズ、ＣＥ  コレクタ電極、ＣＨ  コンタクトホール、ＣＲ，ＣＲ１  コレクタ領域、Ｄ１，Ｄ２，Ｌ，Ｌ１，Ｌ２  距離、ＤＲ１  第１方向、ＤＲ２  第２方向、ＤＲ３  第３方向、ＤＲＩ，ＤＲＩ１  ドリフト領域、ＥＥ１，ＥＥ２  エミッタ電極、ＥＥＰ１，ＥＥＰ２  エミッタ電極パッド、ＥＲ１，ＥＲ２，ＥＲ３，ＥＲ４，ＥＲ５，ＥＲ６，ＥＲ７，ＥＲ８  エミッタ領域、ＥＲ１ａ，ＥＲ１ｂ，ＥＲ１ｃ  不純物拡散領域、ＥＲ２ａ，ＥＲ２ｂ，ＥＲ２ｃ  不純物拡散領域、ＥＲ３ａ，ＥＲ３ｂ，ＥＲ３ｃ  不純物拡散領域、ＥＲ４ａ，ＥＲ４ｂ，ＥＲ４ｃ  不純物拡散領域、ＦＳ  第１面、ＦＳＲ  フィールドストップ領域、ＧＯ  ゲート絶縁膜、ＧＰ  ゲートパッド、ＧＴ１，ＧＴ２，ＧＴ３，ＧＴ４，ＧＴ５，ＧＴ６，ＧＴ７，ＧＴ８，ＧＴ９，ＧＴ１０  ゲート、ＨＢＲ１，ＨＢＲ２，ＨＢＲ３，ＨＢＲ４，ＨＢＲ５，ＨＢＲ６，ＨＢＲ７，ＨＢＲ８  ホールバリア領域、Ｉ１，Ｉ２  電流、ＩＧＢＴ１  第１素子、ＩＧＢＴ２  第２素子、ＩＬＤ１，ＩＬＤ  層間絶縁膜、ＯＰ１，ＯＰ２，ＯＰ３  開口、ＰＶ  パッシベーション膜、ＳＵＢ  半導体基板、Ｓ１  基板準備工程、Ｓ２  第１イオン注入工程、Ｓ２１  第１工程、Ｓ２２  第２工程、Ｓ３  第２イオン注入工程、Ｓ４  溝形成工程、Ｓ４１  第１工程、Ｓ４２  第２工程、Ｓ５  熱処理工程、Ｓ６  ゲート絶縁膜形成工程、Ｓ７  ゲート形成工程、Ｓ８  第３イオン注入工程、Ｓ９  第４イオン注入工程、Ｓ１０  層間絶縁膜形成工程、Ｓ１１  コンタクトホール形成工程、Ｓ１１１  第１工程、Ｓ１１２  第２工程、Ｓ１２  第５イオン注入工程、Ｓ１３  第１電極形成工程、Ｓ１４  パッシベーション膜形成工程、Ｓ１５  研磨工程、Ｓ１６  第６イオン注入工程、Ｓ１７  第７イオン注入工程、Ｓ１８  第２電極形成工程、ＳＳ  第２面、ＴＲ１，ＴＲ２，ＴＲ３，ＴＲ４，ＴＲ５，ＴＲ６，ＴＲ７，ＴＲ８  溝、ＵＣ１，ＵＣ２  単位セル、ＵＣ３，ＵＣ４  単位セル、Ｗ，Ｗ１，Ｗ２  幅、ＷＲ１，ＷＲ２  ウェル領域。
【図１】
2020021763.tif 000003
【図２】
2020021763.tif 000004
【図３】
2020021763.tif 000005
【図４】
2020021763.tif 000006
【図５】
2020021763.tif 000007
【図６】
2020021763.tif 000008
【図７】
2020021763.tif 000009
【図８】
2020021763.tif 000010
【図９】
2020021763.tif 000011
【図１０】
2020021763.tif 000012
【図１１】
2020021763.tif 000013
【図１２】
2020021763.tif 000014
【図１３】
2020021763.tif 000015
【図１４】
2020021763.tif 000016
【図１５】
2020021763.tif 000017
【図１６】
2020021763.tif 000018
【図１７】
2020021763.tif 000019
【図１８】
2020021763.tif 000020
【図１９】
2020021763.tif 000021
【図２０】
2020021763.tif 000022
【図２１】
2020021763.tif 000023
【図２２】
2020021763.tif 000024
【図２３】
2020021763.tif 000025
【図２４】
2020021763.tif 000026
【図２５】
2020021763.tif 000027
【図２６】
2020021763.tif 000028
【図２７】
2020021763.tif 000029
【図２８】
2020021763.tif 000030
【図２９】
2020021763.tif 000031
【図３０】
2020021763.tif 000032
【図３１】
2020021763.tif 000033
【図３２】
2020021763.tif 000034
【図３３】
2020021763.tif 000035
【図３４】
2020021763.tif 000036