(57)【要約】  【課題】  ＩＧＢＴと同一の半導体基体に温度検出素子を設けた半導体装置において、高精度な温度検出が可能であり、かつ、低コストで製造可能な半導体装置を提供する。  【解決手段】  アクティブ領域と、温度検出部と、前記アクティブ領域および前記温度検出部の間に形成されたキャリア引き抜き領域と、を有する半導体装置であって、前記温度検出部は、前記キャリア引き抜き領域と隣接して形成された複数の第２のトレンチと、前記第２のトレンチの内側に形成された導電体及び前記導電体の周囲に形成された絶縁膜を含んで構成される複数の第２のゲート電極と、前記複数の第２のゲート電極に挟まれて形成された第２導電型の第６半導体層と、第５半導体層の表面において、前記第２のゲート電極と隣接して形成され、表面にエミッタ電極が接触する第１導電型の第７半導体層と、前記第６半導体層の表面に形成されたアノード電極と、を備えることを特徴とする。【選択図】  図１
2020087990.tif 000002
【特許請求の範囲】
【請求項１】
アクティブ領域と、温度検出部と、前記アクティブ領域および前記温度検出部の間に形成されたキャリア引き抜き領域と、を有する半導体装置であって、
前記アクティブ領域は、第１導電型の第１半導体層と、
前記第１半導体層の第１表面に形成された第２導電型の第２半導体層と、
前記第２半導体層の表面から前記第２半導体層を貫通して前記第１半導体層まで達する複数の第１のトレンチと、
前記第１のトレンチの内側に形成された導電体及び前記導電体の周囲に形成された絶縁膜を含んで構成される複数の第１のゲート電極と、
前記第２半導体層の表面において、前記第１のゲート電極と隣接して形成された第１導電型の第３半導体層と、
前記第１半導体層の第２表面に形成された第２導電型の第４半導体層と、
前記第２半導体層と前記第３半導体層の表面に形成されたエミッタ電極と、
前記第４半導体層の表面に形成されたコレクタ電極と、を備え、
前記キャリア引き抜き領域は、表面に前記エミッタ電極が接触する第２導電型の第５半導体層を備え、
前記温度検出部は、前記キャリア引き抜き領域と隣接して形成された複数の第２のトレンチと、
前記第２のトレンチの内側に形成された導電体及び前記導電体の周囲に形成された絶縁膜を含んで構成される複数の第２のゲート電極と、
前記複数の第２のゲート電極に挟まれて形成された第２導電型の第６半導体層と、
前記第５半導体層の表面において、前記第２のゲート電極と隣接して形成され、表面に前記エミッタ電極が接触する第１導電型の第７半導体層と、
前記第６半導体層の表面に形成されたアノード電極と、を備えることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記キャリア引き抜き領域の前記第５半導体層は、前記アクティブ領域と隣接し、前記第２半導体層と一部を重複して形成されていることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記キャリア引き抜き領域の前記第５半導体層は、前記第２半導体層と同一工程で形成され、同一不純物濃度であることを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、
前記第１のゲート電極と前記第２のゲート電極が互いに電気的に接続されていることを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置であって、
前記第１のゲート電極と前記第２のゲート電極が互いに独立して制御可能に構成されていることを特徴とする半導体装置。
【請求項６】
請求項１に記載の半導体装置であって、
前記第１のゲート電極は、前記第１のトレンチの側壁と底部角に対向して形成された導電体および前記導電体の周囲に形成された絶縁膜を含んで構成されるサイドゲート型ゲート電極であることを特徴とする半導体装置。
【請求項７】
請求項１に記載の半導体装置であって、
前記第１のゲート電極は、前記第１のトレンチの側壁と底部に対向して形成され、前記第１のトレンチの全域を充填しているトレンチゲート型ゲート電極であることを特徴とする半導体装置。
【請求項８】
請求項１に記載の半導体装置であって、
前記アノード電極に、当該アノード電極に電流を流し込む向きの電流源を接続した状態で、前記エミッタ電極の電位を基準として前記アノード電極の電位を測定することで、前記半導体装置の温度を検出することを特徴とする半導体装置。
【請求項９】
請求項１に記載の半導体装置であって、
前記アノード電極に、前記温度検出部に形成されるｐｎダイオードの抵抗値よりも大きな抵抗値を有する抵抗を介して電圧源を直列に接続した状態で、前記エミッタ電極の電位を基準として前記アノード電極の電位を測定することで、前記半導体装置の温度を検出することを特徴とする半導体装置。
【請求項１０】
複数のスイッチング素子と、
複数の還流ダイオードと、
電圧源と、を備え、
前記スイッチング素子と前記還流ダイオードとが逆並列に接続されて１個のアームを構成し、
前記アームが２個直列に接続されて相を構成し、
３個の前記相がそれぞれ前記電圧源と並列に接続され、
前記３個の相の各々の前記２個のアーム間に、誘導性負荷が接続される電力変換装置であって、
前記複数のスイッチング素子の各々に、請求項１から９のいずれか１項に記載の半導体装置を用いることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の構造に係り、特に、温度検知機能を備えるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体素子（半導体装置）としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いた電力変換装置が幅広い分野で利用されており、また、その利用が拡大している。これらの電力変換装置において、動作中に半導体素子の温度を検出することは重要である。検出した半導体素子の温度から、例えば過電流による過熱を検知し、電力変換の動作を停止させたり、取り扱う電力の大きさを制限することで装置の破壊を未然に防ぐことができる。
【０００３】
ＩＧＢＴの温度を検出する手段は様々に知られているが、その一つにＩＧＢＴと同一の半導体基体に温度検出用の素子を設ける方法がある。この方法は、検出の対象であるＩＧＢＴの直近に温度検出素子を設けることができるため、検出精度が高い利点がある。また、ＩＧＢＴは種々の不純物導入工程や拡散工程を経て製造されるが、これらの工程を兼用して温度検出素子を形成すれば、低コストに温度検出の手段を提供することができる。
【０００４】
本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には「インバータ装置等に使用する温度検知部を備えたバイポーラ半導体素子」が開示されている。
【０００５】
そしてその実施例の一つとして、「ｐ引き抜き領域２１から隔離して、ｎベース層３の表面層にｐアノード領域１３が形成され、その表面上にアノード電極１５が設けられ、電流源１８がつながれており、ゲートオン時には、ゲート電極７直下に生じたチャネルを通じて、アノード電極１５とエミッタ電極８間にダイオードができ、そのダイオードに一定電流を流し、順方向電圧を測定する」ことが記載されている。（図６および段落［００５３］等）
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３５３８５０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、本願発明の発明者らの検討によれば、特許文献１に開示された技術には、次に述べるような課題がある。すなわち、温度検出部で検出される値が、アクティブ領域を流れる電流（主電流）の大小によって影響を受けるため、その検出精度が低いという課題がある。
【０００８】
そこで、本発明の目的は、ＩＧＢＴと同一の半導体基体に温度検出素子を設けた半導体装置において、温度センス電流への主電流の影響を抑制し、高精度な温度検出が可能であり、かつ、低コストで製造可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、アクティブ領域と、温度検出部と、前記アクティブ領域および前記温度検出部の間に形成されたキャリア引き抜き領域と、を有する半導体装置であって、前記アクティブ領域は、第１導電型の第１半導体層と、前記第１半導体層の第１表面に形成された第２導電型の第２半導体層と、前記第２半導体層の表面から前記第２半導体層を貫通して前記第１半導体層まで達する複数の第１のトレンチと、前記第１のトレンチの内側に形成された導電体及び前記導電体の周囲に形成された絶縁膜を含んで構成される複数の第１のゲート電極と、前記第２半導体層の表面において、前記第１のゲート電極と隣接して形成された第１導電型の第３半導体層と、前記第１半導体層の第２表面に形成された第２導電型の第４半導体層と、前記第２半導体層と前記第３半導体層の表面に形成されたエミッタ電極と、前記第４半導体層の表面に形成されたコレクタ電極と、を備え、前記キャリア引き抜き領域は、表面に前記エミッタ電極が接触する第２導電型の第５半導体層を備え、前記温度検出部は、前記キャリア引き抜き領域と隣接して形成された複数の第２のトレンチと、前記第２のトレンチの内側に形成された導電体及び前記導電体の周囲に形成された絶縁膜を含んで構成される複数の第２のゲート電極と、前記複数の第２のゲート電極に挟まれて形成された第２導電型の第６半導体層と、前記第５半導体層の表面において、前記第２のゲート電極と隣接して形成され、表面に前記エミッタ電極が接触する第１導電型の第７半導体層と、前記第６半導体層の表面に形成されたアノード電極と、を備えることを特徴とする。
【００１０】
また、本発明は、複数のスイッチング素子と、複数の還流ダイオードと、電圧源と、を備え、前記スイッチング素子と前記還流ダイオードとが逆並列に接続されて１個のアームを構成し、前記アームが２個直列に接続されて相を構成し、３個の前記相がそれぞれ前記電圧源と並列に接続され、前記３個の相の各々の前記２個のアーム間に、誘導性負荷が接続される電力変換装置であって、前記複数のスイッチング素子の各々に、上記の半導体装置を用いることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ＩＧＢＴと同一の半導体基体に温度検出素子を設けた半導体装置において、高精度な温度検出が可能であり、かつ、低コストで製造可能な半導体装置を実現することができる。
【００１２】
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例１に係る半導体装置の部分断面図である。
【図２】従来技術によって構成される半導体装置の部分断面図である。
【図３】本発明の実施例２に係る半導体装置の部分断面図である。
【図４】本発明の実施例３に係る半導体装置の部分断面図である。
【図５】本発明の実施例４に係る半導体装置の部分断面図である。
【図６】本発明の実施例５に係る電力変換装置の回路図である。
【図７】本発明の実施例６に係る半導体装置の部分断面図である。
【発明を実施するための形態】
【００１４】
以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。また、ある二つの構成部分が、互いに異なる図面で参照されており、その形状や、周囲に位置するその他の構成部分が異なっていたとしても、それらの機能の本質に差異がない場合には、同一の符号を用いて参照する。
【００１５】
≪比較例≫
はじめに、本発明の目的と構成および作用効果の理解を助けることを目的として、本発明の実施例の説明に先立ち、従来技術によって構成される半導体装置において、温度検出部で検出される値が主電流の影響を受け、検出精度が低くなる原因を説明する。
【００１６】
図２に従来技術によって構成される半導体装置の一例を示す。図２の半導体装置では、ＩＧＢＴと同一の半導体基体に温度検出素子を設けている。ｎ型のバルク層１０１の表面に、複数のｐ型のチャネル層１０２が選択的に形成されている。また、ｐ型チャネル層１０２の表面には複数のｎ型のソース領域１０５が選択的に形成されている。ｎ型バルク層１０１とｐ型チャネル層１０２とｎ型ソース領域１０５との表面において、導電体及び導電体の周囲に形成された絶縁膜を含んで構成される複数のゲート電極１０４が形成されている。
【００１７】
ｐ型チャネル層１０２とｎ型ソース領域１０５の表面にはエミッタ電極１０７が形成されている。ｎ型バルク層１０１の裏面にはｐ型のコレクタ層１０６が形成され、ｐ型コレクタ層１０６の裏面にはコレクタ電極１０８が形成されている。以上まで述べた部分を以下、アクティブ領域１１５と呼ぶ。アクティブ領域１１５は、プレーナ型のＩＧＢＴを構成している。
【００１８】
アクティブ領域１１５と隣接して、ｐ型チャネル層１０２と一部を重複してｐ型のキャリア引き抜き層１０９が形成されている。ｐ型キャリア引き抜き層１０９が形成されている部分を以下、キャリア引き抜き領域１１６と呼ぶ。
【００１９】
キャリア引き抜き領域１１６と隣接して、ｎ型バルク層１０１の表面にｐ型のアノード層１１２が選択的に形成されている。また、ｐ型アノード層１１２の表面にはアノード電極１１４が形成されている。ｐ型アノード層１１２とアノード電極１１４からなる部分を以下、温度検出部１１７と呼ぶ。
【００２０】
図２の半導体装置を用いて温度を検出する場合、例えばアノード電極１１４に、アノード電極１１４に電流を流し込む向きの電流源を接続した状態で、エミッタ電極１０７の電位を基準とし、アノード電極１１４の電位を測定する、などの方法がとられる。
【００２１】
図２の半導体装置を電力変換装置に用いる場合、アクティブ領域１１５を働かせるために、ゲート電極１０４はオン・オフを繰り返す。ここで、ゲート電極１０４がオンするとは、ｐ型チャネル層１０２のゲート電極１０４と隣接する部分にｎ型反転層を形成させる電圧がゲート電極１０４に与えられることをいう。同様に、ゲート電極１０４がオフするとは、前記ｎ型反転層が形成されない電圧がゲート電極１０４に与えられることをいう。
【００２２】
ゲート電極１０４がオンしている場合、図２の半導体装置の内部には、アノード層１１２をｐ型領域とし、バルク層１０１、反転層、ソース領域１０５をｎ型領域とするｐｎダイオードが形成されている。このとき、電流源から供給された電流は、ｐ型アノード層１１２からｎ型バルク層１０１へ注入され、反転層、ｎ型ソース領域１０５を経由してエミッタ電極１０７へ流れる。すなわち、前記ｐｎダイオードに順バイアス電流が流れることになる。このとき、エミッタ電極１０７の電位を基準としてアノード電極１１４の電位を測定すれば、ｐｎダイオードの順方向電圧の温度依存性を利用することで、半導体装置の温度検出が可能となる。
【００２３】
ゲート電極１０４がオンしている場合、アクティブ領域１１５に着目すると、アクティブ領域１１５を形成するプレーナ型ＩＧＢＴは導通状態にある。すなわち、ｎ型ソース領域１０５から反転層を介して電子がｎ型バルク層１０１に注入され、それに呼応して、裏面のｐ型コレクタ層１０６からホールがｎ型バルク層１０１に注入される。その結果として、ｎ型バルク層１０１には多量のホールが過剰キャリアとして蓄積されている状態にある。また、アクティブ領域１１５に流す電流、すなわち主電流が大きければ大きいほどｎ型バルク層１０１に蓄積されるホールの量は多くなる。
【００２４】
前述したｐｎダイオードに電流を流し、その順方向電圧を温度検出に用いる場合、アクティブ領域１１５の働きによって既にｎ型バルク層１０１に蓄積されているホールの多寡は、ｐｎダイオードの電圧−電流特性に大きな影響を与える。すなわち、本半導体装置において温度検出部１１７で検出される値は主電流の影響を受け、検出精度が低くなる。より具体的には、同一の温度において、例えば主電流がゼロの場合に検出されるｐｎダイオードの順方向電圧と、主電流に半導体装置の定格電流を流している場合に検出されるｐｎダイオードの順方向電圧が異なってしまう。
【００２５】
次に、ｐ型キャリア引き抜き層１０９、キャリア引き抜き領域１１６の働きについて説明する。既に述べたように、従来技術によって構成される図２の半導体装置には、温度検出の精度が低いという課題があるが、ｐ型キャリア引き抜き層１０９、ならびにキャリア引き抜き領域１１６を設けることによってこれをある程度改善することができる。
【００２６】
上述したように、図２の半導体装置で温度検出の精度が低くなる原因は、主電流の大小によってｎ型バルク層１０１に蓄積されるホールの量が変化することにある。ここで、キャリア引き抜き層１０９はｐ型であり、ホールに対するポテンシャルが低い半導体層であるから、その近辺のホールは、ｐ型キャリア引き抜き層１０９へ流れ込み、隣接するｐ型チャネル層１０２を経由してエミッタ電極１０７へと排出される。
【００２７】
この作用によって、ｐ型キャリア引き抜き層１０９近辺のｎ型バルク層１０１に蓄積されるホールの量は、ｐ型キャリア引き抜き層１０９を設けない場合と比較して、少なくなる。よって、この場合は主電流の大小によるｎ型バルク層１０１のホールの蓄積量の変化を、部分的には抑制することができ、温度検出の精度を改善することができる。
【００２８】
しかしながら、上述したｐ型キャリア引き抜き層１０９の作用から分かる通り、ｐ型キャリア引き抜き層１０９によってホールの蓄積量の変化を抑制できるのは、ｐ型キャリア引き抜き層１０９の近辺に限られる。一方、電流源がｐｎダイオードに流す電流は、前述のように図２の半導体装置内部の広い領域に渡って流れるため（ｐ型アノード層１１２、ｎ型バルク層１０１、反転層、ｎ型ソース領域１０５）、上記の検出精度の改善効果は限定的とならざるを得ない。
【００２９】
以上、従来技術によって構成される半導体装置において、温度検出部で検出される値が主電流の影響を受け、検出精度が低くなる原因を説明した。続いて、本発明の実施例を説明する。
【実施例１】
【００３０】
図１を参照して、本発明の実施例１の半導体装置について説明する。図１は本実施例に係る半導体装置の部分断面図である。本実施例の半導体装置は、ｎ型のバルク層１０１の表面に、ｐ型のチャネル層１０２が形成されている。ｐ型チャネル層１０２の表面から、ｐ型チャネル層１０２を貫通してｎ型バルク層１０１まで達する複数の第１のトレンチ１０３が形成されている。
【００３１】
第１のトレンチ１０３の内側には、導電体および導電体の周囲に形成された絶縁膜を含んで構成される複数の第１のゲート電極１０４が形成されている。第１のゲート電極１０４を構成する導電体の各々は、トレンチの側壁と底部角に対向しており、トレンチ底辺の中央付近には存在していない。つまり、第１のゲート電極１０４は、第１のトレンチ１０３の側壁と底部角に対向して形成された導電体および導電体の周囲に形成された絶縁膜を含んで構成されるサイドゲート型ゲート電極である。
【００３２】
ｐ型チャネル層１０２の表面において、前記第１のゲート電極１０４と隣接するようにｎ型のソース領域１０５が形成されている。ｐ型チャネル層１０２とｎ型ソース領域１０５の表面において、エミッタ電極１０７が形成されている。ｎ型バルク層１０１の裏面にはｐ型のコレクタ層１０６が形成され、ｐ型コレクタ層１０６の裏面にはコレクタ電極１０８が形成されている。以上まで述べた部分を以下、アクティブ領域１１５と呼ぶ。アクティブ領域１１５は、サイドゲート型のＩＧＢＴを構成している。
【００３３】
アクティブ領域１１５と隣接して、ｐ型チャネル層１０２と一部を重複してｐ型のキャリア引き抜き層１０９が形成されている。ｐ型キャリア引き抜き層１０９の表面には、エミッタ電極１０７が接触している。ｐ型キャリア引き抜き層１０９が形成されている部分を以下、キャリア引き抜き領域１１６と呼ぶ。
【００３４】
キャリア引き抜き領域１１６と隣接して、複数の第２のトレンチ１１０が形成されている。第２のトレンチ１１０の内側には、導電体および導電体の周囲に形成された絶縁膜を含んで構成され、前記第１のゲート電極１０４と互いに電気的に接続された複数の第２のゲート電極１１１が形成されている。第２のゲート電極１１１を構成する導電体の各々は、トレンチの側壁と底部に対向しており、第２のトレンチ１１０の全域を充填している。
【００３５】
第２のゲート電極１１１に挟まれるようにｐ型のアノード層１１２が形成されている。ｐ型キャリア引き抜き層１０９の表面において、第２のゲート電極１１１と隣接して、ｎ型のカソード層１１３が形成されている。また、ｎ型カソード層１１３の表面（側面）には、エミッタ電極１０７が接触している。ｐ型アノード層１１２の表面にはアノード電極１１４が形成されている。ｐ型アノード層１１２、アノード電極１１４、第２のトレンチ１１０、第２のゲート電極１１１、ｎ型カソード層１１３からなる部分を以下、温度検出部１１７と呼ぶ。
【００３６】
図１の半導体装置を用いて温度を検出する場合、例えばアノード電極１１４に、アノード電極１１４に電流を流し込む向きの電流源を接続した状態で、エミッタ電極１０７の電位を基準とし、アノード電極１１４の電位を測定する、などの方法がとられる。
【００３７】
図１の半導体装置では、第１のゲート電極１０４と第２のゲート電極１１１とが互いに電気的に接続されている。したがって、第１のゲート電極１０４がオンしている場合、第２のゲート電極１１１もオンし、その周囲にも反転層（または蓄積層）が形成される。この場合、図１の半導体装置の内部には、アノード層１１２をｐ型領域とし、第２のゲート電極１１１周囲に形成された反転層（または蓄積層）、カソード層１１３をｎ型領域とするｐｎダイオードが形成されている。
【００３８】
このとき、電流源から供給された電流は、ｐ型アノード層１１２から反転層、ｎ型カソード層１１３を経由してエミッタ電極１０７へ流れる。すなわち、ｐｎダイオードに順バイアス電流が流れることになる。このとき、エミッタ電極１０７の電位を基準としてアノード電極１１４の電位を測定すれば、ｐｎダイオードの順方向電圧の温度依存性を利用することで、半導体装置の温度検出が可能となる。
【００３９】
第１のゲート電極１０４がオンしている場合、アクティブ領域１１５に着目すると、アクティブ領域１１５を形成するサイドゲート型ＩＧＢＴは導通状態にある。すなわち、ｎ型ソース領域１０５から第１のゲート電極１０４周囲の反転層を介して電子がｎ型バルク層１０１に注入される。すると、それに呼応して裏面のｐ型コレクタ層１０６からホールがｎ型バルク層１０１に注入される。その結果として、ｎ型バルク層１０１には多量のホールが過剰キャリアとして蓄積された状態になる。また、アクティブ領域１１５に流す電流、すなわち主電流が大きければ大きいほどｎ型バルク層１０１に蓄積されるホールの量は多くなる。
【００４０】
図１に示す半導体装置においても、前記したｐｎダイオードに電流を流し、その順方向電圧を温度検出に用いる場合、アクティブ領域１１５の働きによってｎ型バルク層１０１に蓄積されているホールの多寡は、ｐｎダイオードの電圧−電流特性に多少の影響を与え得る。しかしながら、その影響の程度は、比較例として示した従来技術によって構成される半導体装置と比較して大幅に小さい。なぜならば、比較例においてはｐ型アノード層１１２からｎ型バルク層１０１に注入されたホールが、ｎ型バルク層１０１中を移動してエミッタ電極１０７へと流れていくのに対し、図１に示される半導体装置では、ｐ型アノード層１１２から反転層に注入されたホールが、すぐさま直近のｎ型カソード層１１３へと到達し、エミッタ電極１０７へ回収されるからである。
【００４１】
すなわち、温度検出部を構成するｐｎダイオードの主たる電流経路にｎ型バルク層１０１が含まれておらず、ｎ型バルク層１０１に蓄積されたホールの多寡が、ｐｎダイオードの電圧−電流特性に影響を与えづらくなるように構成されており、主電流の大小が温度検出の精度に及ぼす影響が小さい。
【００４２】
次に、ｐ型キャリア引き抜き層１０９、キャリア引き抜き領域１１６の働きについて説明する。既に述べたように、図１の半導体装置では、ｎ型バルク層１０１に蓄積されたホールの多寡がｐｎダイオードの電圧−電流特性に与える影響は本質的に小さいが、全くない訳ではない。なぜならば、第２のゲート電極１１１はその一部がｎ型バルク層１０１に突出しているため、第２のゲート電極１１１の周囲に形成される反転層（または蓄積層）も、その一部がｎ型バルク層１０１中に形成されることとなり、当該部分においては、ｎ型バルク層１０１に蓄積されたホールの影響を受けるためである。
【００４３】
このため、ｐ型のキャリア引き抜き層１０９を設け、その近辺のｎ型バルク層１０１に蓄積されるホールの量を少なく抑制することは、図１の半導体装置においても有効に働く。すなわち、主電流の大小によるｎ型バルク層１０１のホールの蓄積量の変化を、特にｐ型キャリア引き抜き層１０９の近辺において抑制し、温度検出の精度をさらに改善することができる。以上述べたｐ型キャリア引き抜き層１０９の作用から鑑みて、ｐ型キャリア引き抜き層１０９は、第２のゲート電極１１１より深く形成されることが望ましい。
【００４４】
また、キャリア引き抜き層の形状を調整し、前記の第２ゲート電極１１１のｎ型バルク層１０１に突出する部分を可能な限り小さく形成することも、温度検出の精度向上（主電流による影響の抑制）に有効である。
【００４５】
以上説明したように、本実施例の半導体装置は、アクティブ領域１１５と、温度検出部１１７と、アクティブ領域１１５および温度検出部１１７の間に形成されたキャリア引き抜き領域１１６と、を有する半導体装置であって、アクティブ領域１１５は、第１導電型（例えばｎ型）の第１半導体層（ｎ型バルク層１０１）と、第１半導体層（ｎ型バルク層１０１）の第１表面に形成された第２導電型（例えばｐ型）の第２半導体層（ｐ型チャネル層１０２）と、第２半導体層（ｐ型チャネル層１０２）の表面から第２半導体層（ｐ型チャネル層１０２）を貫通して第１半導体層（ｎ型バルク層１０１）まで達する複数の第１のトレンチ１０３と、第１のトレンチ１０３の内側に形成された導電体及び導電体の周囲に形成された絶縁膜を含んで構成される複数の第１のゲート電極１０４と、第２半導体層（ｐ型チャネル層１０２）の表面において、第１のゲート電極１０４と隣接して形成された第１導電型の第３半導体層（ｎ型ソース領域１０５）と、第１半導体層（ｎ型バルク層１０１）の第２表面に形成された第２導電型の第４半導体層（ｐ型コレクタ層１０６）と、第２半導体層（ｐ型チャネル層１０２）と第３半導体層（ｎ型ソース領域１０５）の表面に形成されたエミッタ電極１０７と、第４半導体層（ｐ型コレクタ層１０６）の表面に形成されたコレクタ電極１０８と、を備え、キャリア引き抜き領域１１６は、表面にエミッタ電極１０７が接触する第２導電型の第５半導体層（ｐ型キャリア引き抜き層１０９）を備え、温度検出部１１７は、キャリア引き抜き領域１１６と隣接して形成された複数の第２のトレンチ１１０と、第２のトレンチ１１０の内側に形成された導電体及び導電体の周囲に形成された絶縁膜を含んで構成される複数の第２のゲート電極１１１と、複数の第２のゲート電極１１１に挟まれて形成された第２導電型の第６半導体層（ｐ型アノード層１１２）と、第５半導体層（ｐ型キャリア引き抜き層１０９）の表面において第２のゲート電極１１１と隣接して形成され、表面にエミッタ電極１０７が接触する第１導電型の第７半導体層（ｎ型カソード層１１３）と、第６半導体層（ｐ型アノード層１１２）の表面に形成されたアノード電極１１４と、を備えている。
【００４６】
また、キャリア引き抜き領域１１６の第５半導体層（ｐ型キャリア引き抜き層１０９）は、アクティブ領域１１５と隣接し、第２半導体層（ｐ型チャネル層１０２）と一部を重複して形成されている。
【００４７】
本実施例によれば、ＩＧＢＴと同一の半導体基体に温度検出素子を設けた半導体装置において、温度センス電流への主電流の影響を抑制でき、高精度な温度検出が可能であり、なおかつ、ＩＧＢＴを製造する工程を兼用して温度検出素子を形成することで、低コストで温度検出素子を備えた半導体装置を製造することができる。
【実施例２】
【００４８】
図３を参照して、本発明の実施例２の半導体装置について説明する。図３は本実施例に係る半導体装置の部分断面図である。本実施例の特徴は、アクティブ領域１１５に形成される第１のゲート電極１０４の形状にある。第１のゲート電極１０４を構成する導電体の各々は、第１のトレンチ１０３の側壁と底部に対向しており、第１のトレンチ１０３の全域を充填している。つまり、第１のゲート電極１０４は、第１のトレンチ１０３の側壁と底部に対向して形成され、第１のトレンチ１０３の全域を充填しているトレンチゲート型ゲート電極である。
【００４９】
すなわち、図３に示す半導体装置のアクティブ領域１１５は、トレンチゲート型のＩＧＢＴを構成している。その他の構成は、実施例１（図１）の半導体装置と同様である。
【００５０】
実施例１に係る半導体装置の作用効果の説明において示したように、本発明の本質は、ｐ型アノード層１１２とｎ型カソード層１１３が第２のゲート電極１１１を挟んで対向しており、以て、温度検出に用いるｐｎダイオードの電流経路が短いことにある。したがって、アクティブ領域１１５に形成される第１のゲート電極１０４の形状は本発明の作用効果を左右するものではない。図３に示すようにトレンチゲート型であっても何ら問題はなく、実施例１（図１）に示すサイドゲート型と同様の効果を得ることができる。
【実施例３】
【００５１】
図４を参照して、本発明の実施例３の半導体装置について説明する。図４は本実施例に係る半導体装置の部分断面図である。本実施例の特徴は、アクティブ領域１１５に形成される第１のゲート電極１０４と、温度検出部１１７に形成される第２のゲート電極１１１とが、電気的に接続されていないことにある。その他の構成は、実施例１（図１）の半導体装置と同様である。
【００５２】
これまでの説明で明らかなように、本発明において第１のゲート電極１０４と第２のゲート電極１１１が電気的に接続され、同時にオン・オフすることは、必ずしも必要ではない。そこで、本実施例のように第１のゲート電極１０４と第２のゲート電極１１１とを個別に（互いに独立して）制御できるように構成しておき、第１のゲート電極１０４をアクティブ領域１１５を電力変換の用に供するためにオン・オフ制御し、第１のゲート電極１０４がオン状態にある任意のタイミングで、第２のゲート電極１１１をオンさせることで温度検出部１１７にｐｎダイオードを形成し、半導体装置の温度を取得してもよい。
【００５３】
本実施例によれば、実施例１の効果に加え、温度検出部１１７による温度検出のタイミングを任意に設定することができる。
【実施例４】
【００５４】
図５を参照して、本発明の実施例４の半導体装置について説明する。図５は本実施例に係る半導体装置の部分断面図である。本実施例の特徴は、例えば図１に示した本発明の実施例１に係る半導体装置において、ｐ型キャリア引き抜き層１０９が形成されていた場所に、それに代えて、ｐ型チャネル層１０２が形成されていることにある。
【００５５】
既に述べたように、本発明においてｐ型キャリア引き抜き層１０９を設けることは、温度検出の精度を高めるために有効であるが、必須ではない。本発明の本質は、ｐ型アノード層１１２とｎ型カソード層１１３が第２のゲート電極１１１を挟んで対向しており、以て、温度検出に用いるｐｎダイオードの電流経路が短いことにあるからである。したがって、本実施例のように、キャリア引き抜き層に代えてｐ型チャネル層１０２が形成されていてもよい。
【００５６】
つまり、本実施例では、キャリア引き抜き領域１１６の第５半導体層は、第２半導体層（ｐ型チャネル層１０２）と同一の工程で形成され、同一の不純物濃度である。
【００５７】
なお、ｐ型チャネル層１０２はｐ型キャリア引き抜き層１０９と同じくｐ型の半導体層であるから、その効果は限定されるものの、ｐ型キャリア引き抜き層１０９と同様の効果を発揮することができる。その限定された効果で十分であれば、本実施例のように構成した場合、ｐ型キャリア引き抜き層１０９を導入せずに済む分、半導体装置の構成が簡単となり、低コストとすることができる。
【実施例５】
【００５８】
図６を参照して、本発明の実施例５の電力変換装置について説明する。図６は本実施例に係る電力変換装置の回路図である。本実施例で示す電力変換装置は、温度検出部を有する複数の半導体装置６０１と、複数の還流ダイオード６０２と、電圧源６０３からなり、誘導性負荷（モータ）６０４に接続されている。
【００５９】
半導体装置６０１と還流ダイオード６０２は逆並列に接続され、一つのアームを形成している。そして、二つのアームが直列に接続され、一つの相を形成している。本実施例で示す電力変換装置は、三つの相からなる。電圧源６０３は、各相と並列に接続され、電力の供給源となる。誘導性負荷６０４は、各相を形成する二つのアーム間に接続されている。
【００６０】
つまり、本実施例の電力変換装置は、複数のスイッチング素子（半導体装置６０１）と、複数の還流ダイオード６０２と、電圧源６０３と、を備え、スイッチング素子（半導体装置６０１）と還流ダイオード６０２とが逆並列に接続されて１個のアームを構成し、そのアームが２個直列に接続されて相を構成し、３個の相がそれぞれ電圧源６０３と並列に接続され、３個の相の各々の２個のアーム間に、誘導性負荷（モータ）６０４が接続される電力変換装置であって、複数のスイッチング素子（半導体装置６０１）の各々に、本発明の半導体装置を適用する。
【００６１】
これにより、高精度かつ低コストに半導体装置の温度検出が可能となる電力変換装置が提供できる。
【実施例６】
【００６２】
図７を参照して、本発明の実施例６の半導体装置について説明する。図７は本実施例に係る半導体装置の部分断面図である。本実施例では、半導体装置の構造は実施例１に係る半導体装置と同一である。既に述べたように、本発明が提供する半導体装置を用いて温度を検出する場合、例えばアノード電極１１４に、アノード電極１１４に電流を流し込む向きの電流源を接続した状態で、エミッタ電極１０７の電位を基準とし、アノード電極１１４の電位を測定する、などの方法がとられると述べた。
【００６３】
しかしながら、温度検出の方法は上記の方法に限定されるものではなく、例えば図７に示すような方法であってもよい。図７に示す実施例では、アノード電極１１４に抵抗７０１と、電圧源７０２とが直列に接続されている。
【００６４】
ここで、抵抗７０１の抵抗値を、温度検出に用いるｐｎダイオードの抵抗値と比較して十分に大きい値として選択しておく。この状態で、エミッタ電極１０７の電位を基準とし、アノード電極１１４の電位を測定する。温度検出に用いるｐｎダイオードの抵抗値は、半導体装置の温度により様々に変化し得るが、抵抗７０１の抵抗値がそれと比較して十分に大きければ、電圧源７０２からｐｎダイオードに供される電流の大きさは、主として抵抗７０１により制限され、ほぼ一定値とみなせる。
【００６５】
すなわち、本実施例に示す方法で、アノード電極１１４に電流源を接続した場合と等価な状態とすることができる。一般的に、電流源と比較して電圧源の方が容易に、かつ低コストに用意することができるため、本実施例で示す温度検出の方法は簡便であり、有用である。
【００６６】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００６７】
１０１…ｎ型バルク層
１０２…ｐ型チャネル層
１０３…（第１の）トレンチ
１０４…（第１の）ゲート電極
１０５…ｎ型ソース領域
１０６…ｐ型コレクタ層
１０７…エミッタ電極
１０８…コレクタ電極
１０９…ｐ型キャリア引き抜き層
１１０…（第２の）トレンチ
１１１…（第２の）ゲート電極
１１２…ｐ型アノード層
１１３…ｎ型カソード層
１１４…アノード電極
１１５…アクティブ領域
１１６…キャリア引き抜き領域
１１７…温度検出部
６０１…（温度検出部を有する）半導体装置
６０２…還流ダイオード
６０３…電圧源
６０４…誘導性負荷（モータ）
７０１…抵抗
７０２…電圧源
【図１】
2020087990.tif 000003
【図２】
2020087990.tif 000004
【図３】
2020087990.tif 000005
【図４】
2020087990.tif 000006
【図５】
2020087990.tif 000007
【図６】
2020087990.tif 000008
【図７】
2020087990.tif 000009