(57)【要約】【課題】平滑コンデンサの容量を小さくする。【解決手段】コンバータ回路（20）は、交流の電源電力を直流電力に変換する。インバータ回路（40）は、直流電力を交流電力に変換する。コンデンサ（31）は、コンバータ回路（20）及びインバータ回路（40）の間にて各回路（20,40）に対し並列に接続され、コンバータ回路（20）の出力電圧の変動を許容し、スイッチング動作に起因するインバータ回路（40）の出力電圧の変動を吸収する。過電圧保護回路（50）は、互いに直列に接続された抵抗（51）及び半導体素子（52）を有し、コンデンサ（31）に対し並列に接続され、インバータ回路（40）を過電圧から保護する。第１及び第２制御部（60,70）は、インバータ回路（40）及び過電圧保護回路（50）を制御する。【選択図】図２
2020124104.tif 000002
【特許請求の範囲】
【請求項１】
交流電源（1）から出力される交流の電源電力を直流電力に変換するコンバータ回路（20）と、
複数のスイッチング素子（41a〜46a）を有し、上記直流電力を交流電力に変換して負荷に供給するインバータ回路（40）と、
上記コンバータ回路（20）及び上記インバータ回路（40）の間において上記コンバータ回路（20）及び上記インバータ回路（40）それぞれに対し並列に接続され、上記コンバータ回路（20）の出力電圧の変動を許容し、スイッチング動作に起因する上記インバータ回路（40）の出力電圧の変動を吸収するコンデンサ（31）と、
互いに直列に接続された抵抗（51）及び半導体素子（52）を有し、上記コンデンサ（31）に対し並列に接続され、上記インバータ回路（40）を、該インバータ回路（40）に印加される過電圧から保護する過電圧保護回路（50）と、
上記インバータ回路（40）及び上記過電圧保護回路（50）を制御する制御回路（60,70）と
を備えることを特徴とする電力変換装置。
【請求項２】
請求項１において、
上記コンデンサ（31）の容量は、上記スイッチング素子（41a〜46a）のスイッチング周期間における当該コンデンサ（31）の電圧変動を、該コンデンサ（31）の電圧の平均値の１／１０以下に抑えるように設定されていることを特徴とする電力変換装置。
【請求項３】
請求項１又は２において、
上記コンデンサ（31）の容量をＣ、上記コンデンサ（31）の耐電圧をＶｃ１、上記スイッチング動作中のコンデンサ（31）のピーク電圧をＶｃ２、上記負荷に蓄えられる最大の磁気エネルギーをＥとした場合に、下式が成り立つことを特徴とする電力変換装置。
Ｃ（Ｖｃ１２−Ｖｃ２２）／２＜Ｅ
【請求項４】
請求項１から請求項３のいずれか１項において、
上記コンバータ回路（20）、上記インバータ回路（40）、上記過電圧保護回路（50）、及び上記制御回路（60,70）は、同一基板に実装されていることを特徴とする電力変換装置。
【請求項５】
請求項１から請求項４のいずれか１項において、
少なくとも上記インバータ回路（40）及び上記過電圧保護回路（50）は、同一パッケージ（P1）内に収められている
ことを特徴とする電力変換装置。
【請求項６】
請求項１から請求項５のいずれか１項において、
上記コンデンサ（31）の容量Ｃは、上記電源電力の電源電圧Ｖａｃ、及び、上記交流電力の最大電力Ｐｍａｘに基づく下式を満たすように決定されている
ことを特徴とする電力変換装置。
【数３】
2020124104.tif 000005
【請求項７】
請求項１から請求項６のいずれか１項において、
上記制御回路（60,70）は、上記インバータ回路（40）による負荷への電力供給を停止させるときに、上記過電圧保護回路（50）を動作させることを特徴とする電力変換装置。
【請求項８】
請求項１から請求項７のいずれか１項において、
上記制御回路（60,70）は、上記交流電源（1）の電圧が急上昇した直後に上記コンデンサ（31）が充電される期間の一部において、上記過電圧保護回路（50）を動作させることを特徴とする電力変換装置。
【請求項９】
請求項１から請求項８のいずれか１項において、
上記制御回路（60,70）は、上記コンデンサ（31）を含む回路で共振が発生する期間の一部において、上記過電圧保護回路（50）を動作させることを特徴とする電力変換装置。
【請求項１０】
請求項１から請求項９のいずれか１項において、
上記制御回路（60,70）は、
上記インバータ回路（40）に上記コンデンサ（31）を介して印加される入力電圧が、第１所定値以上となった場合、上記半導体素子（52）をオンさせて上記過電圧保護回路（50）を動作させ、
上記過電圧保護回路（50）の動作開始後、上記インバータ回路（40）に印加される上記入力電圧が、第２所定値以下となった場合、上記半導体素子（52）をオフさせて上記過電圧保護回路（50）の動作を停止させ、
上記第２所定値は、上記第１所定値よりも低く設定されている
ことを特徴とする電力変換装置。
【請求項１１】
請求項１から請求項９のいずれか１項において、
上記制御回路（60,70）は、
上記インバータ回路（40）に上記コンデンサ（31）を介して印加される入力電圧が、第３所定値以上となった場合、上記半導体素子（52）をオンさせて上記過電圧保護回路（50）の動作を開始させ、
上記過電圧保護回路（50）が動作を開始してから所定時間経過した場合、上記半導体素子（52）をオフさせて上記過電圧保護回路（50）の動作を停止させる、
ことを特徴とする電力変換装置。
【請求項１２】
請求項１から請求項９のいずれか１項において、
上記制御回路（60,70）は、
上記スイッチング動作を停止中の上記インバータ回路（40）に上記コンデンサ（31）を介して印加される入力電圧が、第４所定値以上となった場合、上記半導体素子（52）をオンさせて上記過電圧保護回路（50）を動作させ、
上記過電圧保護回路（50）の動作開始後、上記スイッチング動作を停止中の上記インバータ回路（40）における複数の上記スイッチング素子（41a〜46a）のうち、少なくとも１つをオフからオンに切り替える、
ことを特徴とする電力変換装置。
【請求項１３】
請求項１２において、
上記制御回路（60,70）は、上記スイッチング素子（41a〜46a）の少なくとも１つをオンさせた後、上記過電圧保護回路（50）の上記半導体素子（52）をオフさせて上記過電圧保護回路（50）の動作を停止させる
ことを特徴とする電力変換装置。
【請求項１４】
請求項１から請求項１３のいずれか１項において、
上記制御回路（60,70）は、上記過電圧保護回路（50）の動作中に、上記インバータ回路（40）の平均出力電力の絶対値が、複数の上記スイッチング素子（41a〜46a）のすべてをオフにした場合に比べて小さくなるように、複数の上記スイッチング素子（41a〜46a）のうちの少なくとも１つをオンさせるオン制御を実行することを特徴とする電力変換装置。
【請求項１５】
請求項１４において、
上記オン制御は、上記インバータ回路（40）の平均出力電力が略零となるように行われることを特徴とする電力変換装置。
【請求項１６】
請求項１４又は１５において、
上記オン制御は、上記インバータ回路（40）を零ベクトルの状態とするものであることを特徴とする電力変換装置。
【請求項１７】
請求項１４又は１５において、
上記オン制御は、上記スイッチング素子（41a〜46a）のスイッチング周期において、上記インバータ回路（40）の出力電力が正と負に切り替えられ、かつ各スイッチング周期における上記インバータ回路（40）の平均出力電力が略零となるように行われることを特徴とする電力変換装置。
【請求項１８】
請求項１４又は１５において、
上記オン制御は、上記スイッチング素子（41a〜46a）の複数の連続するスイッチング周期内において、上記インバータ回路（40）の出力電力が正と負に切り替えられ、かつ当該複数の連続するスイッチング周期内における上記インバータ回路（40）の平均出力電力が略零となるように行われることを特徴とする電力変換装置。
【請求項１９】
請求項１４から請求項１８のいずれか１項において、
上記オン制御は、上記インバータ回路（40）から上記コンデンサ（31）に流れる電流、及び上記コンデンサ（31）の電圧のうちの少なくとも一方に基づいて、上記スイッチング素子（41a〜46a）を制御するスイッチング信号を制御するものであることを特徴とする電力変換装置。
【請求項２０】
請求項１４から請求項１９のいずれか１項において、
上記オン制御中における上記スイッチング素子（41a〜46a）のスイッチング周期は、上記負荷への電力供給中における上記スイッチング周期よりも短く設定されることを特徴とする電力変換装置。
【請求項２１】
請求項１４から請求項２０のいずれか１項において、
上記負荷は、磁石モータであり、
上記オン制御中における上記負荷のｄ軸電流をＩｄ、上記負荷のｑ軸電流をＩｑ、上記負荷の磁石に不可逆減磁を起こすｄ軸電流の大きさの最小値をＩｍ、上記磁石の磁束をΦｍ、上記負荷のｄ軸インダクタンスをＬｄとした場合に、上記オン制御は、下式が成り立つように行われることを特徴とする電力変換装置。
（Ｉｄ＋Φｍ／Ｌｄ）２＋Ｉｑ２＜Ｉｍ２
【請求項２２】
請求項１４から請求項２０のいずれか１項において、
上記オン制御中における上記負荷のｄｑ軸電流ベクトルの大きさをＩｄｑ、上記負荷の磁石に不可逆減磁を起こすｄ軸電流の大きさの最小値をＩｍ、上記磁石の磁束をΦｍ、上記負荷のｄ軸インダクタンスをＬｄとした場合に、上記オン制御は、下式が成り立つように行われることを特徴とする電力変換装置。
Ｉｄｑ＜Ｉｍ−Φｍ／Ｌｄ
【請求項２３】
請求項１から請求項２２のいずれか１項において、
上記スイッチング素子（41a〜46a）は、炭化珪素、窒化ガリウム又はダイヤモンドを含むワイドバンドギャップ半導体を主材料とした素子である
ことを特徴とする電力変換装置。
【請求項２４】
請求項１から請求項２３のいずれか１つにおいて、
上記半導体素子（52）は、炭化珪素、窒化ガリウム又はダイヤモンドを含むワイドバンドギャップ半導体を主材料とした素子である
ことを特徴とする電力変換装置。
【請求項２５】
複数のスイッチング素子（41a〜46a）を有し、直流電力を交流電力に変換して負荷に供給するインバータ回路（40）と、
互いに直列に接続された抵抗（51）及び半導体素子（52）を有し、上記インバータ回路（40）の直流部に対し並列に接続され、上記インバータ回路（40）を、該インバータ回路（40）に印加される過電圧から保護する過電圧保護回路（50）と
を備え、
上記インバータ回路（40）及び上記過電圧保護回路（50）は、同一パッケージ（P1）内に収められている
ことを特徴とする電力変換装置。
【請求項２６】
請求項２５において、
上記スイッチング素子（41a〜46a）は、炭化珪素、窒化ガリウム又はダイヤモンドを含むワイドバンドギャップ半導体を主材料とした素子である
ことを特徴とする電力変換装置。
【請求項２７】
請求項２５または請求項２６において、
上記半導体素子（52）は、炭化珪素、窒化ガリウム又はダイヤモンドを含むワイドバンドギャップ半導体を主材料とした素子である
ことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電力変換装置に関する。
【背景技術】
【０００２】
電力変換装置は、交流電源と負荷との間に設けられ、所定の交流電力を負荷に供給する。その電力変換装置に関連する技術を、特許文献１は開示している。
【０００３】
特許文献１の電力変換装置は、コンバータ回路、平滑コンデンサ、ブレーキ回路及びインバータ回路を備える。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１７／０９８８３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に、上記特許文献１のような電力変換装置において、平滑コンデンサの容量を小さくしたいという要請がある。
【０００６】
本開示の目的は、平滑コンデンサの容量を小さくすることである。
【課題を解決するための手段】
【０００７】
本開示の第１の態様は、交流電源（1）から出力される交流の電源電力を直流電力に変
換するコンバータ回路（20）と、複数のスイッチング素子（41a〜46a）を有し、上記直流電力を交流電力に変換して負荷に供給するインバータ回路（40）と、上記コンバータ回路（20）及び上記インバータ回路（40）の間において上記コンバータ回路（20）及び上記インバータ回路（40）それぞれに対し並列に接続され、上記コンバータ回路（20）の出力電圧の変動を許容し、スイッチング動作に起因する上記インバータ回路（40）の出力電圧の変動を吸収するコンデンサ（31）と、互いに直列に接続された抵抗（51）及び半導体素子（52）を有し、上記コンデンサ（31）に対し並列に接続され、上記インバータ回路（40）を、該インバータ回路（40）に印加される過電圧から保護する過電圧保護回路（50）と、上記インバータ回路（40）及び上記過電圧保護回路（50）を制御する制御回路（60,70）とを備えることを特徴とする電力変換装置である。
【０００８】
ここでは、コンバータ回路（20）の出力電圧の変動を許容し、スイッチング動作に起因するインバータ回路（40）の出力電圧の変動を吸収する程度に、コンデンサ（31）の容量は小さい。また、上記過電圧保護回路（50）を構成する抵抗（51）及び半導体素子（52）の電力許容値は、上記負荷のインダクタンス成分に蓄えられる磁気エネルギーを消費可能な程度にまで小さい。それ故、上記コンデンサ（31）および上記過電圧保護回路（50）の小型化が可能である。
【０００９】
本開示の第２の態様は、第１の態様において、上記コンデンサ（31）の容量は、スイッチング周期間における当該コンデンサ（31）の電圧変動を、該コンデンサ（31）の電圧の平均値の１／１０以下に抑えるように設定されていることを特徴とする電力変換装置である。
【００１０】
本開示の第３の態様は、第１の態様または第２の態様において、上記コンデンサ（31）の容量をＣ、上記コンデンサ（31）の耐電圧をＶｃ１、上記スイッチング動作中のコンデンサ（31）のピーク電圧をＶｃ２、上記負荷に蓄えられる最大の磁気エネルギーをＥとした場合に、下式が成り立つことを特徴とする電力変換装置である。
【００１１】
Ｃ（Ｖｃ１２−Ｖｃ２２）／２＜Ｅ
本開示の第４の態様は、第１の態様から第３の態様のいずれか１つにおいて、上記コンバータ回路（20）、上記インバータ回路（40）、上記過電圧保護回路（50）、及び上記制御回路（60,70）は、同一基板に実装されていることを特徴とする電力変換装置である。
【００１２】
本開示の第５の態様は、第１の態様から第４の態様のいずれか１つにおいて、少なくとも上記インバータ回路（40）及び上記過電圧保護回路（50）は、同一パッケージ（P1）内に収められていることを特徴とする電力変換装置である。
【００１３】
電力許容値の小さい抵抗（51）及び半導体素子（52）は、素子のサイズも比較的小さい。その結果、過電圧保護回路（50）を、インバータ回路（40）と共に、同一パッケージ（P1）内に収めることができ、インバータ回路（40）を冷却する際、同時に過電圧保護回路（50）も冷却できる。
【００１４】
本開示の第６の態様は、第１の態様から第５の態様のいずれか１つにおいて、コンデンサ（31）の容量Ｃは、電源電力の電源電圧Ｖａｃ、及び、交流電力の最大電力Ｐｍａｘに基づく下式を満たすように決定されていることを特徴とする電力変換装置である。
【００１５】
【数１】
2020124104.tif 000003
【００１６】
本開示の第７の態様は、第１の態様から第６の態様のいずれか１つにおいて、上記制御回路（60,70）は、上記インバータ回路（40）による負荷への電力供給を停止させるときに、上記過電圧保護回路（50）を動作させることを特徴とする電力変換装置である。
【００１７】
本開示の第８の態様は、第１の態様から第７の態様のいずれか１つにおいて、上記制御回路（60,70）は、上記交流電源（1）の電圧が急上昇した直後に上記コンデンサ（31）が充電される期間の一部において、上記過電圧保護回路（50）を動作させることを特徴とする電力変換装置である。
【００１８】
本開示の第９の態様は、第１の態様から第８の態様のいずれか１つにおいて、上記制御回路（60,70）は、上記コンデンサ（31）を含む回路で共振が発生する期間の一部において、上記過電圧保護回路（50）を動作させることを特徴とする電力変換装置である。
【００１９】
本開示の第１０の態様は、第１の態様から第９の態様のいずれか１つにおいて、上記制御回路（60,70）は、上記インバータ回路（40）に上記コンデンサ（31）を介して印加される入力電圧が、第１所定値以上となった場合、上記半導体素子（52）をオンさせて上記過電圧保護回路（50）を動作させ、上記過電圧保護回路（50）の動作開始後、インバータ回路（40）に印加される上記入力電圧が、第２所定値以下となった場合、上記半導体素子（52）をオフさせて上記過電圧保護回路（50）の動作を停止させ、上記第２所定値は、上記第１所定値よりも低く設定されていることを特徴とする電力変換装置である。
【００２０】
過電圧保護回路（50）の動作によって、インバータ回路（40）に印加される入力電圧は低下する。
【００２１】
本開示の第１１の態様は、第１の態様から第９の態様のいずれか１つにおいて、上記制御回路（60,70）は、上記インバータ回路（40）に上記コンデンサ（31）を介して印加される入力電圧が、第３所定値以上となった場合、上記半導体素子（52）をオンさせて上記過電圧保護回路（50）の動作を開始させ、上記過電圧保護回路（50）が動作を開始してから所定時間経過した場合、上記半導体素子（52）をオフさせて上記過電圧保護回路（50）の動作を停止させる、ことを特徴とする電力変換装置である。
【００２２】
過電圧保護回路（50）の動作によって、インバータ回路（40）に印加される入力電圧は低下する。
【００２３】
本開示の第１２の態様は、第１の態様から第９の態様のいずれか１つにおいて、上記制御回路（60,70）は、上記スイッチング動作を停止中の上記インバータ回路（40）に上記コンデンサ（31）を介して印加される入力電圧が、第４所定値以上となった場合、上記半導体素子（52）をオンさせて上記過電圧保護回路（50）を動作させ、上記過電圧保護回路（50）の動作開始後、上記スイッチング動作を停止中の上記インバータ回路（40）における複数の上記スイッチング素子（41a〜46a）のうち、少なくとも１つをオフからオンに切り替える、ことを特徴とする電力変換装置である。
【００２４】
過電圧保護回路（50）の動作により、スイッチング動作停止中のインバータ回路（40）に印加される入力電圧は、低下する。過電圧保護回路（50）の動作開始後にスイッチング素子（41a〜46a）をオンさせることで、過電圧保護回路（50）の負担は軽減される。電力許容値がより小さいものを、抵抗（51）及び半導体素子（52）として選択できる。
【００２５】
本開示の第１３の態様は、第１２の態様において、上記制御回路（60,70）は、上記スイッチング素子（41a〜46a）の少なくとも１つをオンさせた後、上記過電圧保護回路（50）の上記半導体素子（52）をオフさせて上記過電圧保護回路（50）の動作を停止させることを特徴とする電力変換装置である。
【００２６】
過電圧保護回路（50）の電力許容値をさらに小さくできる。
【００２７】
本開示の第１４の態様は、第１の態様から第１３の態様のいずれか１つにおいて、上記制御回路（60,70）は、上記過電圧保護回路（50）の動作中に、上記インバータ回路（40）の平均出力電力の絶対値が、複数の上記スイッチング素子（41a〜46a）のすべてをオフにした場合に比べて小さくなるように、複数の上記スイッチング素子（41a〜46a）のうちの少なくとも１つをオンさせるオン制御を実行することを特徴とする電力変換装置である。
【００２８】
上記過電圧保護回路（50）の動作中にインバータ回路（40）によって出力される電力の電力量の絶対値が小さくなるので、負荷（2）からコンデンサ（31）に移動する電気エネルギーの量を減らし、コンデンサ（31）の容量を小さくできる。
【００２９】
本開示の第１５の態様は、第１４の態様において、上記オン制御は、上記インバータ回路（40）の平均出力電力が略零となるように行われることを特徴とする電力変換装置である。
【００３０】
本開示の第１６の態様は、第１４の態様又は第１５の態様において、上記オン制御は、上記インバータ回路（40）を零ベクトルの状態とするものであることを特徴とする電力変換装置である。
【００３１】
本開示の第１７の態様は、第１４の態様又は第１５の態様において、上記オン制御は、上記スイッチング素子（41a〜46a）のスイッチング周期において、上記インバータ回路（40）の出力電力が正と負に切り替えられ、かつ各スイッチング周期における上記インバータ回路（40）の平均出力電力が略零となるように行われることを特徴とする電力変換装置である。
【００３２】
本開示の第１８の態様は、第１４の態様又は第１５の態様において、上記オン制御は、上記スイッチング素子（41a〜46a）の複数の連続するスイッチング周期内において、上記インバータ回路（40）の出力電力が正と負に切り替えられ、かつ当該複数の連続するスイッチング周期内における上記インバータ回路（40）の平均出力電力が略零となるように行われることを特徴とする電力変換装置である。
【００３３】
本開示の第１９の態様は、第１４の態様から第１８の態様のいずれか１つにおいて、上記オン制御は、上記インバータ回路（40）から上記コンデンサ（31）に流れる電流、及び上記コンデンサ（31）の電圧のうちの少なくとも一方に基づいて、上記スイッチング素子（41a〜46a）を制御するスイッチング信号を制御するものであることを特徴とする電力変換装置である。
【００３４】
本開示の第２０の態様は、第１４の態様から第１９の態様のいずれか１つにおいて、上記オン制御中における上記スイッチング素子（41a〜46a）のスイッチング周期は、上記負荷への電力供給中における上記スイッチング周期よりも短く設定されることを特徴とする電力変換装置である。
【００３５】
本開示の第２１の態様は、第１４の態様から第２０の態様のいずれか１つにおいて、上記負荷は、磁石モータであり、上記オン制御中における上記負荷のｄ軸電流をＩｄ、上記負荷のｑ軸電流をＩｑ、上記負荷の磁石に不可逆減磁を起こすｄ軸電流の大きさの最小値をＩｍ、上記磁石の磁束をΦｍ、上記負荷のｄ軸インダクタンスをＬｄとした場合に、上記オン制御は、下式が成り立つように行われることを特徴とする電力変換装置である。
【００３６】
（Ｉｄ＋Φｍ／Ｌｄ）２＋Ｉｑ２＜Ｉｍ２
本開示の第２２の態様は、第１４の態様から第２０の態様のいずれか１つにおいて、上記オン制御中における上記負荷のｄｑ軸電流ベクトルの大きさをＩｄｑ、上記負荷の磁石に不可逆減磁を起こすｄ軸電流の大きさの最小値をＩｍ、上記磁石の磁束をΦｍ、上記負荷のｄ軸インダクタンスをＬｄとした場合に、上記オン制御は、下式が成り立つように行われることを特徴とする電力変換装置である。
【００３７】
Ｉｄｑ＜Ｉｍ−Φｍ／Ｌｄ
本開示の第２３の態様は、第１の態様から第２２の態様のいずれか１つにおいて、上記スイッチング素子（41a〜46a）は、炭化珪素、窒化ガリウム又はダイヤモンドを含むワイドバンドギャップ半導体を主材料とした素子であることを特徴とする電力変換装置である。
【００３８】
インバータ回路（40）を構成する素子のチップ面積を比較的小さくできる。
【００３９】
本開示の第２４の態様は、第１の態様から第２３の態様のいずれか１つにおいて、上記半導体素子（52）は、炭化珪素、窒化ガリウム又はダイヤモンドを含むワイドバンドギャップ半導体を主材料とした素子であることを特徴とする電力変換装置である。
【００４０】
過電圧保護回路（50）を構成する素子のチップ面積を比較的小さくできる。
【００４１】
本開示の第２５の態様は、複数のスイッチング素子（41a〜46a）を有し、直流電力を交流電力に変換して負荷に供給するインバータ回路（40）と、互いに直列に接続された抵抗（51）及び半導体素子（52）を有し、上記インバータ回路（40）の直流部に対し並列に接続され、上記インバータ回路（40）を、該インバータ回路（40）に印加される過電圧から保護する過電圧保護回路（50）とを備え、上記インバータ回路（40）及び上記過電圧保護回路（50）は、同一パッケージ（P1）内に収められていることを特徴とする電力変換装置である。
【００４２】
インバータ回路（40）を冷却する際、同時に過電圧保護回路（50）も冷却できる。
【００４３】
本開示の第２６の態様は、第２５の態様において、上記スイッチング素子（41a〜46a）は、炭化珪素、窒化ガリウム又はダイヤモンドを含むワイドバンドギャップ半導体を主材料とした素子であることを特徴とする電力変換装置である。
【００４４】
インバータ回路（40）を構成する素子のチップ面積を比較的小さくできる。
【００４５】
本開示の第２７の態様は、第２５の態様または第２６の態様において、上記半導体素子（52）は、炭化珪素、窒化ガリウム又はダイヤモンドを含むワイドバンドギャップ半導体を主材料とした素子であることを特徴とする電力変換装置である。
【００４６】
過電圧保護回路（50）を構成する素子のチップ面積を比較的小さくできる。
【図面の簡単な説明】
【００４７】
【図１】図１は、実施形態１の電力変換装置の回路図である。
【図２】図２は、実施形態１における各回路の動作を表すタイミングチャートである。
【図３】図３は、実施形態２の電力変換装置の回路図である。
【図４】図４は、実施形態２における各回路の動作を表すタイミングチャートである。
【図５】図５は、実施形態３の電力変換装置の回路図である。
【図６】図６は、実施形態３における各回路の動作を表すタイミングチャートである。
【図７】図７は、実施形態４の電力変換装置の回路図である。
【図８】図８は、実施形態４における電源投入前後の各回路の動作を表すタイミングチャートである。
【図９】図９は、実施形態４における負荷の異常発生前後の各回路の動作を表すタイミングチャートである。
【図１０】図１０は、実施形態５の電力変換装置の回路図である。
【図１１】図１１は、実施形態５における各回路の動作を表すタイミングチャートである。
【図１２】図１２は、実施形態６におけるオン制御時のインバータ回路の状態を例示する回路図である。
【図１３】図１３は、インバータ回路の８種類のベクトルを説明する説明図である。
【図１４】図１４は、実施形態８における各回路の動作を表すタイミングチャートである。
【図１５】図１５は、実施形態８の変形例１における各回路の動作を表すタイミングチャートである。
【図１６】図１６は、第１制御部におけるスイッチング信号の制御機能を実現する構成を示す機能ブロック図である。
【図１７】図１７は、実施形態９における各回路の動作を表すタイミングチャートである。
【図１８】図１８は、実施形態１０における各回路の動作を表すタイミングチャートである。
【図１９】図１９は、実施形態１０の変形例における各回路の動作を表すタイミングチャートである。
【発明を実施するための形態】
【００４８】
≪実施形態１≫
＜概要＞
図１は、本実施形態１に係る電力変換装置（10）の回路図である。電力変換装置（10）は、交流電源（1）及び負荷（2）に接続されている。
【００４９】
図１では、交流電源（1）が三相の交流電源である場合を例示する。本実施形態１では、負荷（2）は、空気調和装置の冷媒回路における圧縮機の磁石モータである。なお、負荷（2）としては、回生ブレーキが不要なシステムのモータ、トランスを用いることができる。
【００５０】
電力変換装置（10）には、交流電源（1）から三相交流の電源電力が入力される。電力変換装置（10）は、この電源電力を所望周波数及び所望電圧を有する交流電力に変換して、負荷（2）に供給する。その結果、負荷（2）は運転する。
【００５１】
＜構成＞
図１に示すように、電力変換装置（10）は、コンバータ回路（20）、直流リンク部（30）、インバータ回路（40）、過電圧保護回路（50）、制御回路としての第１制御部（60）及び第２制御部（70）を備える。
【００５２】
−コンバータ回路−
コンバータ回路（20）は、複数の半導体素子を有する。コンバータ回路（20）は、交流電源（1）から出力される電源電力を直流電力に変換する。
【００５３】
本実施形態１では、コンバータ回路（20）が、全波整流回路である場合を例示する。コンバータ回路（20）は、複数の半導体素子として、６つのダイオード（21〜26）を有する。６つのダイオード（21〜26）は、ブリッジ状に結線されている。
【００５４】
−直流リンク部−
直流リンク部（30）は、コンバータ回路（20）及びインバータ回路（40）の間に位置し、コンデンサ（31）を有する。コンデンサ（31）は、コンバータ回路（20）の一対の出力ノード間に接続されており、コンバータ回路（20）及びインバータ回路（40）それぞれに対し並列に接続されている。
【００５５】
コンデンサ（31）には、コンバータ回路（20）から直流電力に対応する直流電圧が入力される。コンデンサ（31）は、この直流電圧を用いて、直流リンク電圧（Vdc）を生成する。直流リンク電圧（Vdc）は、電源電力に対応する電源電圧（Vac）の周波数に応じて脈動する。
【００５６】
直流リンク電圧（Vdc）に、電源電圧（Vac）の周波数に応じた脈動成分が含まれている理由を説明する。コンバータ回路（20）の出力電圧をほとんど平滑化できないが、インバータ回路（40）のスイッチング動作に起因するリプル電圧を抑制できるように、コンデンサ（31）の容量値は設定されている。リプル電圧とは、スイッチング素子（41a〜46a）におけるスイッチング周波数に応じた電圧変動である。
【００５７】
要するに、コンデンサ（31）は、コンバータ回路（20）の出力電圧の変動を許容し、スイッチング動作に起因するインバータ回路（40）の出力電圧の変動を吸収する。詳しくは、コンデンサ（31）の容量は、スイッチング周期間におけるコンデンサ（31）の電圧変動を、コンデンサ（31）の電圧の平均値の１／１０以下に抑えるように設定されている。したがって、コンデンサ（31）に最低限必要な容量は、スイッチング周波数と負荷（2）とコンデンサ（31）の間を流れる負荷電流に応じて決まる。
【００５８】
コンデンサ（31）の容量値Ｃを以下の式（Ａ）を満たすように設定することにより、スイッチング周期間におけるコンデンサ（31）の電圧変動を、コンデンサ（31）の電圧の平均値の１／１０以下に抑えることができる。式（Ａ）において、直流リンク電圧（Vdc）に重畳するコンバータ回路（20）の出力電圧変動を無視し、直流リンク電圧（Vdc）の平均値をＶＡｄｃ、交流電力が最大電力であるときの負荷電流のピーク値をImax、スイッチング周期をTsとする。
【００５９】
Ｃ≧（１０・Ｉｍａｘ・Ｔｓ）／ＶＡｄｃ  ・・・（Ａ）
ここで、スイッチング周期は、スイッチング素子（41a〜46a）がオンオフを繰り返す周期である。本実施形態１では、ＰＷＭ制御によりスイッチング素子（41a〜46a）が制御されるので、スイッチング周期は、搬送波のキャリア周期となる。
【００６０】
また、上記コンデンサ（31）の容量値Ｃは、電源電圧（Vac）、及び、インバータ回路（40）が出力する交流電力の最大電力（Pmax）に基づき、下式（１）を満たすように決定される。
【００６１】
【数２】
2020124104.tif 000004
【００６２】
さらに、コンデンサ（31）の容量をＣ、コンデンサ（31）の耐電圧をＶｃ１、スイッチング動作中のコンデンサ（31）のピーク電圧をＶｃ２、上記負荷（2）のインダクタンス成分に蓄えられる最大の磁気エネルギーをＥとした場合に、下式（２）が成り立つ。
【００６３】
Ｃ（Ｖｃ１２−Ｖｃ２２）／２＜Ｅ  ・・・（２）
一般的な電力変換装置では、コンバータ回路（20）の出力電圧を平滑化するための平滑コンデンサとして、電解コンデンサが用いられる。一方、本実施形態のコンデンサ（31）の容量値は、この平滑コンデンサの約０．０１倍であって、実際には数十μＦ程度である。一例として、コンデンサ（31）は、フィルムコンデンサで構成される。
【００６４】
コンデンサ（31）の容量が比較的小さいため、直流リンク部（30）では、コンバータ回路（20）の出力電圧は殆ど平滑化されない。その結果、電源電圧（Vac）の周波数に応じた脈動成分が、直流リンク電圧（Vdc）に残留する。本実施形態１の場合、交流電源（1）はは三相電源であるため、電源電圧（Vac）の周波数に応じた脈動成分は、電源電圧の周波数の６倍である。
【００６５】
直流リンク部（30）は、更に電圧検出部（32）を有する。電圧検出部（32）は、コンデンサ（31）近傍に位置するセンサであって、直流リンク電圧（Vdc）を検出する。
【００６６】
−インバータ回路−
インバータ回路（40）の一対の入力ノードは、コンデンサ（31）の両端に接続されている。インバータ回路（40）は、複数のスイッチング素子（41a〜46a）と還流ダイオード（41b〜46b）とを有する。複数のスイッチング素子（41a〜46a）は、上アームスイッチング素子（41a〜43a）及び下アームスイッチング素子（44a〜46a）を、それぞれ複数ずつ含む。上アームスイッチング素子（41a〜43a）それぞれは、対応する下アームスイッチング素子（44a〜46a）と、直列に接続されている。上アームスイッチング素子（41a〜43a）と下アームスイッチング素子（44a〜46a）との中点は、負荷（2）の各相のコイル（Ｕ相、Ｖ相、Ｗ相のコイル）それぞれに接続され、インバータ回路（40）の出力ノードを構成している。以下、インバータ回路（40）から負荷（2）のＵ相に流れるインバータ回路（40）の出力電流をＵ相電流Ｉｕ、インバータ回路（40）から負荷（2）のＶ相に流れるインバータ回路（40）の出力電流をＶ相電流Ｉｖ、インバータ回路（40）から負荷（2）のＷ相に流れるインバータ回路（40）の出力電流をＷ相電流Ｉｗと呼ぶ。
【００６７】
インバータ回路（40）には、直流リンク電圧（Vdc）が入力電圧として印加される。インバータ回路（40）は、スイッチング動作により、直流リンク電圧（Vdc）に対応する直流電力を交流電力に変換して、負荷（2）に供給する。ここで、インバータ回路（40）のスイッチング動作とは、スイッチング素子（41a〜46a）をオンオフさせる動作である。
【００６８】
スイッチング素子（41a〜46a）は、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）又はダイヤモンド（Ｃ）を含むワイドバンドギャップ半導体を主材料とした素子である。
【００６９】
−過電圧保護回路−
過電圧保護回路（50）は、コンバータ回路（20）と直流リンク部（30）との間において、コンバータ回路（20）及びコンデンサ（31）に対し並列に接続されている。過電圧保護回路（50）は、抵抗（51）及び半導体素子（52）を有する。抵抗（51）及び半導体素子（52）は、互いに直列に接続されている。
【００７０】
過電圧保護回路（50）は、このインバータ回路（40）に過電圧となる直流リンク電圧（Vdc）が印加された際に、当該インバータ回路（40）を保護する。
【００７１】
抵抗（51）の抵抗値は、国際公開第２０１７／０９８８３６号公報のブレーキ回路の場合よりも、小さく設定される。抵抗値は、スイッチング動作停止中のインバータ回路（40）に還流する負荷（2）の電流、言い換えると負荷（2）のインダクタンス成分に蓄えられている磁気エネルギー、に応じて定められる。
【００７２】
半導体素子（52）は、スイッチング素子である。半導体素子（52）は、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）又はダイヤモンド（Ｃ）を含むワイドバンドギャップ半導体を主材料とした素子である。
【００７３】
ワイドバンドギャップ半導体は、約２００度の高温でも動作できる。過電圧保護回路（50）は、比較的小さいサイズながらも、過電圧のエネルギーを熱に変換できる。
【００７４】
−第１制御部−
第１制御部（60）は、各種素子、マイクロコンピュータおよびメモリ等で構成される。第１制御部（60）の出力端子は、インバータ回路（40）における各スイッチング素子（41a〜46a）のゲート端子と接続されている。
【００７５】
第１制御部（60）は、制御信号（G_INV）をインバータ回路（40）に出力して、各スイッチング素子（41a〜46a）のスイッチング動作を制御する。当該制御には、負荷（2）の回転速度を所望の回転速度に近づけさせる制御などが含まれる。第１制御部（60）は、各相の変調波と所定の三角波である搬送波との比較結果に応じたスイッチング信号により、複数のスイッチング素子（41a〜46a）を制御するＰＷＭ制御を行う。詳しくは、変調波が搬送波よりも大きければ上アームスイッチング素子（41a〜43a）をオンするとともに下アームスイッチング素子（44a〜46a）をオフする一方、変調波が搬送波よりも小さければ上アームスイッチング素子（41a〜43a）をオフするとともに下アームスイッチング素子（44a〜46a）をオンする。
【００７６】
−第２制御部−
第２制御部（70）は１つの入力端子を有する。このの入力端子には、電圧検出部（32）によって検出された直流リンク電圧（Vdc）が入力される。
【００７７】
第２制御部（70）は１つの出力端子を有する。この出力端子は、過電圧保護回路（50）の半導体素子（52）の入力端子に接続されている。第２制御部（70）は、過電圧保護回路（50）を制御する。
【００７８】
上記第２制御部（70）は、２つの設定器（72,73）と、２つの比較器（74,75）と、１つの判定器（76）とを有する。
【００７９】
設定器（72）は、第１所定値を設定して記憶する。設定器（73）は、第２所定値を設定して記憶する。第１所定値及び第２所定値は、電圧の閾値であって、半導体素子（52）の動作の制御に利用される。第２所定値は、第１所定値よりも低く設定されている。
【００８０】
比較器（74）は、２つの入力端子を有する。１つの入力端子は、設定器（72）に接続され、他方の入力端子は、電圧検出部（32）に接続されている。比較器（74）は、第１所定値と電圧検出部（32）の検出結果である直流リンク電圧（Vdc）とを比較する。
【００８１】
比較器（75）は、２つの入力端子を有する。１つの入力端子は、設定器（73）に接続され、他方の入力端子は、電圧検出部（32）に接続されている。比較器（75）は、第２所定値と直流リンク電圧（Vdc）とを比較する。
【００８２】
判定器（76）は、２つの入力端子を有する。２つの入力端子それぞれは、各比較器（74,75）の出力端子と接続されている。判定器（76）は、各比較器（74,75）からの出力信号を用いて、論理演算する。判定器（76）の出力端子は、半導体素子（52）の入力端子と接続され、判定器（76）が出力する動作信号（G_OVDPOR）は、半導体素子（52）に印加される。半導体素子（52）はオンまたはオフし、過電圧保護回路（50）は動作または動作を停止する。
【００８３】
＜動作＞
図２のタイミングチャートを用いて、電力変換装置（10）に含まれる各回路の動作について説明する。図２には、直流リンク電圧（Vdc）、インバータ回路（40）の動作、各比較器（74,75）の出力信号、及び過電圧保護回路（50）の動作それぞれの、経時的変化が表れている。
【００８４】
時刻ｔ０から時刻ｔ１までの間、インバータ回路（40）はスイッチング動作をしている。この間、インバータ回路（40）に印加される直流リンク電圧（Vdc）は、第２所定値を下回る値であり、安定している。この間、２つの比較器（74,75）それぞれの出力信号は、全て“ＯＦＦ”である。よって、判定器（76）の出力する動作信号（G_OVDPOR）は“ＯＦＦ”であり、過電圧保護回路（50）は、動作を停止している。
【００８５】
時刻ｔ１の時、第１制御部（60）は、制御信号（G_INV）を“ＯＮ”から“ＯＦＦ”に切り替えて、インバータ回路（40）のスイッチング動作を停止させたとする。本実施形態１では、スイッチング動作の停止中、インバータ回路（40）のすべてのスイッチング素子（41a〜46a）がオフされている。負荷（2）の磁気エネルギーの回生によって、直流リンク電圧（Vdc）は上昇を開始する。
【００８６】
時刻ｔ２の時、直流リンク電圧（Vdc）が第２所定値を超えたとする。比較器（75）は、出力信号を“ＯＦＦ”から“ＯＮ”に切り替える。
【００８７】
更に直流リンク（Vdc）が上昇を続けた結果、時刻ｔ３の時に、直流リンク電圧（Vdc）が第１所定値以上となったとする。比較器（74）は、出力信号を“ＯＦＦ”から“ＯＮ”に切り替える。
【００８８】
時刻ｔ３の時、各比較器（74,75）から判定器（76）に入力される出力信号は、全て“ＯＮ”となる。判定器（76）は、動作信号（G_OVDPOR）を“ＯＦＦ”から“ＯＮ”に切り替える。この動作信号（G_OVDPOR）を受けて、半導体素子（52）はオンし、過電圧保護回路（50）は動作を開始する。直流リンク電圧（Vdc）は下降を開始する。
【００８９】
上述したように、直流リンク部（30）に回生されるエネルギーは負荷（2）に蓄えられている磁気エネルギーのみであるため、過電圧保護回路（50）の動作中に抵抗（51）にて消費される損失は、国際公開第２０１７／０９８８３６号公報のブレーキ回路よりも小さい。
【００９０】
時刻ｔ３の後の時刻ｔ４の時、下降中の直流リンク電圧（Vdc）が、第１所定値以下且つ第２所定値よりも高い値になったとする。比較器（74）の出力信号のみが、“ＯＮ”から“ＯＦＦ”に切り替えられる。
【００９１】
しかし、判定器（76）は、比較器（74）の出力信号が“ＯＦＦ”に切り替えられたことのみに起因して動作信号（G_OVDPOR）の切替は行わない。判定器（76）は、比較器（74）の出力信号及び比較器（75）の出力信号の両方が“ＯＦＦ”となったことに起因して、動作信号（G_OVDPOR）を切り替える。直流リンク電圧（Vdc）をできるだけ低下させるためである。時刻ｔ４の時、比較器（74）の出力信号が“ＯＦＦ”に切り替えられても、判定器（76）は、時刻ｔ３から引き続き“ＯＮ”の動作信号（G_OVDPOR）を維持する。過電圧保護回路（50）は、時刻ｔ４以降も動作し、直流リンク電圧（Vdc）は下降し続ける。
【００９２】
時刻ｔ５の時、直流リンク電圧（Vdc）が第２所定値以下になったとする。比較器（75）は、出力信号を“ＯＮ”から“ＯＦＦ”に切り替える。両方の比較器（74,75）の出力信号が“ＯＦＦ”のため、判定器（76）は、動作信号（G_OVDPOR）を“ＯＮ”から“ＯＦＦ”に切り替える。この動作信号（G_OVDPOR）を受けて、半導体素子（52）はオフし、過電圧保護回路（50）は動作を停止する。直流リンク電圧（Vdc）は、下降停止し、第２所定値以下にて保たれる。
【００９３】
これにより、インバータ回路（40）がスイッチング動作を停止している間、負荷（2）のインダクタンス成分に蓄えられた磁気エネルギーの回生により直流リンク電圧（Vdc）が上昇して、コンバータ回路（20）のダイオード（21〜26）及びインバータ回路（40）のスイッチング素子（41a〜46a）が破壊されることは、抑制される。時刻ｔ３から時刻ｔ５までの間である過電圧保護回路（50）の動作時間は、比較的短く、過電圧保護回路（50）が消費するエネルギーも比較的小さい。従って、抵抗（51）及び半導体素子（52）には、電力に対する許容値の小さいものを選択できる。
【００９４】
＜１パッケージ化について＞
図１に示すように、インバータ回路（40）及び過電圧保護回路（50）は、同一パッケージ（P1）内に収められている。
【００９５】
また、コンバータ回路（20）、コンデンサ（31）、インバータ回路（40）、過電圧保護回路（50）、及び制御回路（60,70）は、同一基板（80）に実装されている。
【００９６】
国際公開第２０１７／０９８８３６号公報では、モータの回生制動を行うことを目的とした文献が引用されており、負荷（2）の回生エネルギー全てを消費するためには、ブレーキ回路を構成する構成素子として、電力許容値の大きい素子を選択する必要がある。
【００９７】
本実施形態１では、上述したように、抵抗（51）には、電力許容値の小さいものを選択できる。過電圧保護回路（50）の動作時間も、比較的短いため、損失は小さい。本実施形態１では、抵抗（51）として、サイズの小さいものを選択できる。
【００９８】
更に、過電圧保護回路（50）の半導体素子（52）及びインバータ回路（40）のスイッチング素子（41a〜46a）は、ワイドバンドギャップ半導体を主材料とした素子である。インバータ回路（40）を構成する素子のチップ面積を比較的小さくできる。半導体素子（52）を、比較的大きな電流にも耐え得るサイズにしたとしても、過電圧保護回路（50）を構成する素子のチップ面積を比較的小さくできる。
【００９９】
従って、本実施形態１では、インバータ回路（40）及び過電圧保護回路（50）を、同一パッケージ（P1）内に収めることが容易となる。
【０１００】
スイッチング素子（41a〜46a）は、スイッチング動作を行うことによって発熱するため、冷却する必要がある。抵抗（51）も、電流が流れることによって発熱する。本実施形態１では、インバータ回路（40）及び過電圧保護回路（50）が同一パッケージ（P1）に収められているため、スイッチング素子（41a〜46a）を冷却する際、抵抗（51）も冷却される。スイッチング素子（41a〜46a）の冷却機構と、抵抗（51）の冷却機構とを、別々に設けずに済む。
【０１０１】
＜効果＞
本実施形態１では、負荷（2）のインダクタンス成分に蓄えられている磁気エネルギーを過電圧保護回路（50）により消費できるので、コンデンサ（31）の容量を小さくできる。
【０１０２】
コンバータ回路（20）の出力電圧の変動を許容し、スイッチング動作に起因するインバータ回路（40）の出力電圧の変動を吸収する程度に、コンデンサ（31）の容量は小さい。過電圧保護回路（50）が消費する電力は負荷（2）のインダクタンスに蓄えられているエネルギー程度で済む。したがって、負荷（2）に回生ブレーキをかける目的で過電圧保護回路（50）に電力を消費させる場合に比べ、過電圧保護回路（50）に含まれる抵抗（51）及び半導体素子（52）として、電力許容値がより小さいものを選択できる。
【０１０３】
電力許容値の小さい抵抗（51）及び半導体素子（52）は、素子のサイズも比較的小さい。その結果、過電圧保護回路（50）をインバータ回路（40）と共に、同一パッケージ（P1）内に容易に収めることができ、インバータ回路（40）を冷却する際、同時に過電圧保護回路（50）も冷却できる。したがって、性能の良い放熱機構をインバータ回路（40）と過電圧保護回路（50）とで共用できるので、装置を小型化するとともにコストを削減できる。また、性能の良い放熱機構で過電圧保護回路（50）を冷却するので、過電圧保護回路（50）を構成する素子も小型化できる。なお、さらに、コンバータ回路（20）も同一パッケージ（P1）に収めると、より装置を小型化できる。
【０１０４】
スイッチング素子（41a〜46a）及び半導体素子（52）は、炭化珪素、窒化ガリウム又はダイヤモンドを含むワイドバンドギャップ半導体を主材料とした素子である。インバータ回路（40）及び過電圧保護回路（50）それぞれを構成する素子のチップ面積を比較的小さくできる。
【０１０５】
また、過電圧保護回路（50）を抵抗（51）及び半導体素子（52）で構成したので、任意のタイミングで過電圧保護回路（50）にエネルギーを消費させることができる。したがって、過電圧保護回路（50）をバリスタ又はツェナーダイオードで構成した場合に比べ、エネルギーの消費時間を長くし、単位時間あたりの消費エネルギー、すなわち消費電力を小さくすることにより、過電圧保護回路（50）を構成する部品をより小型化できる。
【０１０６】
また、過電圧保護回路（50）に、バリスタ又はツェナーダイオードよりも耐熱温度が一般的に高い抵抗（51）を使用したので、バリスタ又はツェナーダイオードで構成した場合に比べ、過電圧保護回路（50）を小型化しやすい。
【０１０７】
また、コンデンサ（31）の電圧が定常動作電圧を超えて耐電圧に到るまでにコンデンサ（31）が保有可能な電気エネルギーが、負荷（2）に蓄えられる最大の磁気エネルギーよりも小さいので、過電圧保護回路（50）がないと、インバータ回路（40）のスイッチング停止時に負荷（2）の磁気エネルギーがコンデンサ（31）に吸収され、コンデンサ（31）の電圧がその耐電圧を超過することになる。しかし、本実施形態１では、過電圧保護回路（50）を設けたので、コンデンサ（31）に吸収される電力を低減でき、コンデンサ（31）の静電容量や耐電圧を増大させることなく、コンデンサ（31）の電圧がその耐電圧を超過するのを防止できる。したがって、コンデンサ（31）を小型化するとともに、コンデンサ（31）のコストを削減できる。
【０１０８】
≪実施形態２≫
本実施形態２の電力変換装置（10）について、図３及び図４を用いて説明する。
【０１０９】
＜構成＞
本実施形態２では、第２制御部（70）の構成が上記実施形態１とは異なる。第２制御部（70）を除き、図３における電力変換装置（10）の構成は図１と同様である。以下では、第２制御部（70）について説明する。
【０１１０】
−第２制御部−
上記実施形態１と同様、第２制御部（70）の１つの入力端子は、電圧検出部（32）に接続されている。第２制御部（70）の１つの出力端子は、過電圧保護回路（50）の半導体素子（52）の入力端子に接続されている。第２制御部（70）は、過電圧保護回路（50）を制御する。
【０１１１】
上記実施形態１とは異なり、第２制御部（70）は、２つの設定器（72,81）と、１つの比較器（74）と、１つの判定器（82）とを有する。
【０１１２】
２つの設定器（72,81）のうち、設定器（72）は、第３所定値を設定して記憶する。
【０１１３】
比較器（74）は、第３所定値と電圧検出部（32）の検出結果である直流リンク電圧（Vdc）とを比較する。
【０１１４】
他方の設定器（81）は、予め設定された所定時間を記憶する。以下では、設定器（72）と区別するために、設定器（81）を、ＯＮ時間設定器と云う。
【０１１５】
ＯＮ時間設定器（81）は、１つの入力端子と１つの出力端子とを有する。ＯＮ時間設定器（81）の入力端子は、比較器（74）の出力端子と接続されている。ＯＮ時間設定器（81）の出力端子は、判定器（82）の入力端子と接続されている。
【０１１６】
ＯＮ時間設定器（81）は、比較器（74）の出力信号から、インバータ回路（40）に第３所定値以上の直流リンク電圧（Vdc）が印加されたか否かを把握する。ＯＮ時間設定器（81）は、第３所定値以上の直流リンク電圧（Vdc）がインバータ回路（40）に印加された時から所定時間が経過するまでの間、出力信号を“ＯＮ”にする。
【０１１７】
所定時間は、過電圧保護回路（50）における抵抗（51）及び半導体素子（52）それぞれの発熱量の限界値に基づいて、予め設定される。本実施形態２では、所定時間は固定値である。
【０１１８】
判定器（82）には、比較器（74）からの出力信号、及びＯＮ時間設定器（81）からの出力信号が入力される。判定器（82）は、これらの信号について、論理演算する。判定器（82）が出力する動作信号（G_OVDPOR）は、半導体素子（52）に印加される。半導体素子（52）はオン及びオフする。
【０１１９】
＜動作＞
図４には、直流リンク電圧（Vdc）、インバータ回路（40）の動作、比較器（74）の出力信号、ＯＮ時間設定器（81）の出力信号、及び過電圧保護回路（50）の動作それぞれの、経時的変化が表れている。
【０１２０】
時刻ｔ０から時刻ｔ１までの間、インバータ回路（40）はスイッチング動作をしている。この間、直流リンク電圧（Vdc）は第３所定値を下回っており、安定している。比較器（74）及びＯＮ時間設定器（81）それぞれの出力信号と、動作信号（G_OVDPOR）は “ＯＦＦ”であり、過電圧保護回路（50）は、動作を停止している。
【０１２１】
時刻ｔ１の時、第１制御部（60）は、インバータ回路（40）のスイッチング動作を停止させたとする。負荷（2）のインダクタンスエネルギーの還流によって、直流リンク電圧（Vdc）は上昇を開始する。
【０１２２】
時刻ｔ２の時、直流リンク電圧（Vdc）が第３所定値を超えたとする。比較器（74）は、出力信号を“ＯＦＦ”から“ＯＮ”に切り替える。
【０１２３】
この比較器（74）の出力信号を受けて、ＯＮ時間設定器（81）は、比較器（74）による出力信号の切替タイミングと同時に、自身の出力信号を“ＯＦＦ”から“ＯＮ”に切り替える。ＯＮ時間設定器（81）は、自身の出力信号を“ＯＮ”に切り替えた時から、時間のカウントを始める。
【０１２４】
時刻ｔ２の時、判定器（82）に入力される出力信号は、全て“ＯＮ”となるため、判定器（82）は、動作信号（G_OVDPOR）を“ＯＦＦ”から“ＯＮ”に切り替える。この動作信号（G_OVDPOR）を受けて、半導体素子（52）はオンし、過電圧保護回路（50）は動作を開始する。直流リンク電圧（Vdc）は下降を開始する。
【０１２５】
時刻ｔ３の時、下降中の直流リンク電圧（Vdc）が、第３所定値を下回ったとする。比較器（74）の出力信号のみが、“ＯＮ”から“ＯＦＦ”に切り替えられる。ＯＮ時間設定器（81）及び判定器（82）は、“ＯＮ”の出力信号を維持する。
【０１２６】
時刻ｔ４の時、ＯＮ時間設定器（81）が時刻ｔ２からカウントし始めた時間が、所定時間に達したとする。ＯＮ時間設定器（81）は、出力信号を“ＯＮ”から“ＯＦＦ”に切り替える。比較器（74）の出力信号及びＯＮ時間設定器（81）の出力信号の両方が“ＯＦＦ”のため、判定器（82）は、動作信号（G_OVDPOR）を“ＯＮ”から“ＯＦＦ”に切り替える。この動作信号（G_OVDPOR）を受けて、半導体素子（52）はオフし、過電圧保護回路（50）は動作を停止する。直流リンク電圧（Vdc）は、下降停止し、第３所定値以下にて保たれる。
【０１２７】
これにより、上記実施形態１と同様、インバータ回路（40）がスイッチング動作を停止している間、負荷（2）のインダクタンス成分に蓄えられているエネルギーの回生により直流リンク電圧（Vdc）が上昇して、コンバータ回路（20）のダイオード（20〜26）及びインバータ回路（40）のスイッチング素子（41a〜46a）が破壊されることは、抑制される。時刻ｔ２から時刻ｔ４までの間である過電圧保護回路（50）の動作時間は、比較的短く、過電圧保護回路（50）が消費するエネルギーも比較的小さい。電力許容値の小さいものを、抵抗（51）及び半導体素子（52）として選択できる。
【０１２８】
上記実施形態１と同様、過電圧保護回路（50）の半導体素子（52）及びインバータ回路（40）のスイッチング素子（41a〜46a）は、ワイドバンドギャップ半導体を主材料とした素子である。インバータ回路（40）及び過電圧保護回路（50）それぞれを構成する素子のチップ面積を比較的小さくできる。
【０１２９】
従って、インバータ回路（40）及び過電圧保護回路（50）を、同一パッケージ（P1）内に収めることが容易となる。スイッチング素子（41a〜46a）を冷却する際には抵抗（51）も冷却される。
【０１３０】
＜効果＞
上記実施形態１とは異なり、本実施形態２では、インバータ回路（40）に印加される直流リンク電圧（Vdc）が、第３所定値以上となった場合、第２制御部（70）は、過電圧保護回路（50）の動作を開始させる。過電圧保護回路（50）が動作を開始してから所定時間経過した場合、第２制御部（70）は、過電圧保護回路（50）の動作を停止させる。過電圧保護回路（50）の動作によって、直流リンク電圧（Vdc）は低下する。第３所定値と所定時間によって過電圧保護回路（50）の部品の最適な電力容量を選定することが可能となり、装置の小型化と低コスト化を実現できる。
≪実施形態３≫
本実施形態３の電力変換装置（10）について、図５及び図６を用いて説明する。
【０１３１】
＜構成＞
本実施形態３の電力変換装置（10）は、上記実施形態１の図１の構成に加え、第１制御部（60）と第２制御部（70）とを繋ぐ１本の配線（L1）を備えている。また、第１制御部（60）が、実施形態１の図１の構成に加え、２つの入力端子と１つの出力端子をさらに有し、第２制御部（70）が、実施形態１の図１の構成に加え、１つの入力端子とＡＮＤ演算器（78）をさらに有している。
【０１３２】
図５の第１制御部（60）は、２つの入力端子を有する。１つの入力端子には、第２制御部（70）の出力である動作信号（G_OVDPOR）が入力される。他方の入力端子には、電圧検出部（32）によって検出された直流リンク電圧（Vdc）が入力される。
【０１３３】
第１制御部（60）は、第２制御部（70）の出力信号（G_OVDPOR）及び直流リンク電圧（Vdc）を用いて、スイッチング動作停止中のインバータ回路（40）におけるスイッチング素子（41a〜46a）を、スイッチング動作させる。
【０１３４】
第１制御部（60）の１つの出力端子は、判定器（76）の出力をオフに制御するための制御信号（ES1）を出力する。また、第２制御部（70）の１つの入力端子は、配線（L1）によって第１制御部（60）の１つの出力端子と接続され、制御信号（ES1）を受信する。第２制御部（70）の１つの入力端子は、ＡＮＤ演算器（78）の入力に接続される。ＡＮＤ演算器（78）は、制御信号（ES1）と判定器（76）の出力信号との論理積を演算する。ＡＮＤ演算器（78）の出力信号が制御部（70）の出力信号（G_OVDPOR）となる。
【０１３５】
第２制御部（70）の設定器（73）は、第５所定値を設定して記憶する。設定器（72）は、第４所定値を設定して記憶する。第４所定値及び第５所定値は、電圧の閾値であって、半導体素子（52）の動作の制御に利用される。第５所定値は、第４所定値よりも低く設定されている。
【０１３６】
第１制御部（60）は、第６所定値を記憶する。第６所定値は、電圧の閾値であって、制御信号（ES1）の制御に利用される。第６所定値は、第４所定値よりも低くかつ第５所定値よりも高く設定されている。
【０１３７】
比較器（74）は、第４所定値と直流リンク電圧（Vdc）とを比較する。比較器（75）は、第５所定値と直流リンク電圧（Vdc）とを比較する。
【０１３８】
上記を除き、本実施形態３の電力変換装置（10）の構成は、図１と同様である。
【０１３９】
＜動作＞
図６には、直流リンク電圧（Vdc）、インバータ回路（40）の動作、第１制御器（60）の出力信号（ES1）、各比較器（74,75）の出力信号及び過電圧保護回路（50）の動作それぞれの、経時的変化が表れている。
【０１４０】
時刻ｔ０から時刻ｔ１までの間、インバータ回路（40）はスイッチング動作をしている。この間、直流リンク電圧（Vdc）は、第５所定値を下回る値であり、安定している。制御信号（ES1）及び２つの比較器（74,75）それぞれの出力信号と、動作信号（G_OVDPOR）は “ＯＦＦ”であり、過電圧保護回路（50）は、動作を停止している。
【０１４１】
時刻ｔ１の時、第１制御部（60）は、インバータ回路（40）のスイッチング動作を停止させたとする。この時、第１制御部（60）の制御信号（ES1）を“ＯＦＦ”から“ＯＮ”に切り替える。制御信号（ES1）はスイッチング動作の停止を表す。時刻ｔ１以降、負荷（2）のインダクタンス成分に蓄えられているエネルギーの回生によって、直流リンク電圧（Vdc）は上昇を開始する。
【０１４２】
時刻ｔ２の時、直流リンク電圧（Vdc）が第５所定値を超えたとする。比較器（75）は、出力信号を“ＯＦＦ”から“ＯＮ”に切り替える。
【０１４３】
更に直流リンク（Vdc）が上昇を続けた結果、時刻ｔ３の時に、直流リンク電圧（Vdc）が第４所定値以上となったとする。比較器（74）は、出力信号を“ＯＦＦ”から“ＯＮ”に切り替える。
【０１４４】
時刻ｔ３の時、各比較器（74,75）から判定器（76）に入力される出力信号は、全て“ＯＮ”となる。判定器（76）は、出力信号を“ＯＦＦ”から“ＯＮ”に切り替える。この時、ＡＮＤ演算器（78）の入力信号は全て“ＯＮ”となる。ＡＮＤ演算器（78）は動作信号（G_OVDPOR）を“ＯＦＦ”から“ＯＮ”に切り替える。この動作信号（G_OVDPOR）を受けて、半導体素子（52）はオンし、過電圧保護回路（50）は動作を開始する。直流リンク電圧（Vdc）は下降を開始する。
【０１４５】
時刻ｔ３の後の時刻ｔ４の時、下降中の直流リンク電圧（Vdc）が、第４所定値以下且
つ第５所定値よりも高い値になったとする。比較器（74）の出力信号のみが、“ＯＮ”から“ＯＦＦ”に切り替えられるが、判定器（76）の出力信号は、時刻ｔ３から引き続き“ON”であり、動作信号（G_OVDPOR）も“ＯＮ”を維持する。直流リンク電圧（Vdc）をできるだけ低下させるためである。過電圧保護回路（50）は、時刻ｔ４以降も動作し、直流リンク電圧（Vdc）は下降し続ける。
【０１４６】
時刻ｔ５の時、直流リンク電圧（Vdc）が、第６所定値以下になったとする。第１制御部（60）は、第６所定値以下の直流リンク電圧（Vdc）と、“ＯＮ”状態の動作信号（G_OVDPOR）とを受けて、スイッチング動作停止中のインバータ回路（40）における複数のスイッチング素子（41a〜46a）のうち、少なくとも１つをオン（スイッチング）させるための制御信号（G_INV）を、インバータ回路（40）に出力する。また、第１制御部（60）は、複数のスイッチング素子（41a〜46a）のうち、少なくとも１つをオンした後、制御信号（ES1）を“ＯＮ”から“ＯＦＦ”に切り替える。
【０１４７】
ＡＮＤ演算器（78）は、制御信号（ES1）が“ＯＦＦ”に切り替えられたことで、出力信号を“ＯＦＦ”に切り替える。これにより、動作信号（G_OVDPOR）が“ＯＮ”から“ＯＦＦ”に切り替えられる。
【０１４８】
過電圧保護回路（50）の半導体素子（52）はオフし、過電圧保護回路（50）は動作を停止する。直流リンク電圧（Vdc）は、第６所定値以下にて保たれる。
【０１４９】
本実施形態３では、スイッチング素子（41a〜46a）のスイッチング動作の状態を示すための制御信号（ES1）を第１制御部（60）に生成させたが、同様の信号を制御信号（G_INV）を用いて生成する回路を別途設けてもよい。例えば、全てのスイッチング素子（41a〜46a）の駆動信号の論理和を演算し、演算結果を反転することで上記制御信号（ES1）と同じ信号を得ることができる。
【０１５０】
上記実施形態１，２と同様、インバータ回路（40）がスイッチング動作を停止している間、負荷（2）のインダクタンス成分に蓄えられているエネルギーの回生により直流リンク電圧（Vdc）が上昇して、コンバータ回路（20）のダイオード（20〜26）及びインバータ回路（40）のスイッチング素子（41a〜46a）が破壊されることは、抑制される。時刻ｔ３から時刻ｔ６までの間である過電圧保護回路（50）の動作時間は、比較的短く、過電圧保護回路（50）が消費するエネルギーも比較的小さい。
【０１５１】
更に、本実施形態３では、第１制御部（60）及び第２制御部（70）は、スイッチング素子（41a〜46a）の少なくとも１つをオン（スイッチング）させた後、過電圧保護回路（50）の動作を停止させるため、過電圧保護回路（50）の負担は軽減される。電力に許容値がより小さいものを、抵抗（51）及び半導体素子（52）として選択でき、抵抗（51）での発熱をより抑えることができる。
【０１５２】
仮に、過電圧保護回路（50）の動作の停止後に、スイッチング素子（41a〜46a）をオンさせるとする。スイッチング素子（41a〜46a）がオンした時に、直流リンク電圧（Vdc）がスイッチング素子（41a〜46a）の電圧許容値以上であれば、スイッチング素子（41a〜46a）が破壊されるおそれがある。これに対し、本実施形態３では、過電圧保護回路（50）の動作停止よりも先に、スイッチング素子（41a〜46a）の少なくとも１つをオンさせる。その後、過電圧保護回路（50）が動作を停止する。これにより、スイッチング素子（41a〜46a）が破壊されることを抑制できる。
【０１５３】
上記実施形態１，２と同様、過電圧保護回路（50）の半導体素子（52）及びインバータ回路（40）のスイッチング素子（41a〜46a）は、ワイドバンドギャップ半導体を主材料とした素子である。インバータ回路（40）及び過電圧保護回路（50）それぞれを構成する素子のチップ面積を比較的小さくできる。
【０１５４】
従って、インバータ回路（40）及び過電圧保護回路（50）を、同一パッケージ（P1）内に収めることが容易となる。スイッチング素子（41a〜46a）を冷却する際には抵抗（51）も冷却される。
【０１５５】
＜効果＞
上記実施形態１，２とは異なり、本実施形態３では、スイッチング動作停止中のインバータ回路（40）に印加される直流リンク電圧（Vdc）が、第４所定値以上となった場合、第２制御部（70）は、過電圧保護回路（50）を動作させる。過電圧保護回路（50）の動作によって、直流リンク電圧（Vdc）は低下する。過電圧保護回路（50）の動作開始後、第１制御部（60）は、スイッチング動作停止中のインバータ回路（40）における複数のスイッチング素子（41a〜46a）のうち、少なくとも１つをオン（スイッチング）させる。過電圧保護回路（50）の負担は軽減されるため、電力許容値がより小さいものを、抵抗（51）及び半導体素子（52）として選択できる。
【０１５６】
更に、第２制御部（70）は、スイッチング素子（41a〜46a）の少なくとも１つをオンさせた後に、過電圧保護回路（50）の動作を停止させる。スイッチング素子（41a〜46a）が破壊されることを抑制できる。
【０１５７】
≪実施形態４≫
本実施形態４の電力変換装置（10）について、図７を用いて説明する。
【０１５８】
＜構成＞
本実施形態４では、実施形態３の構成に加えて、第１制御部（60）に１つの入力端子と１つの出力端子を、第２制御部（70）に２つの入力端子と１つのＯＮ時間設定器（79）と１つのＯＲ回路（77）を、第１制御部（60）と第２制御部（70）とを繋ぐ１本の配線（L2）を設けている。
【０１５９】
第１制御部（60）は、実施形態３の構成に加えて、負荷（2）における異常の発生の有無を示す異常停止信号（ABS）が入力される入力端子を備えている。この入力端子には、外部の図示しない制御装置から異常停止信号（ABS）を受信するための配線が接続されている。第１制御部（60）は、スイッチング動作中に、異常停止信号（ABS）が異常発生無を示す状態から異常発生有を示す状態に遷移すると、各スイッチング素子（41a〜46a）のスイッチング動作を同時に停止させることにより、負荷（2）への交流電力供給を停止させる。負荷（2）における異常は、例えば、モータである負荷（2）に過電流が流れること等である。
【０１６０】
第１制御部（60）は、実施形態３の構成に加えて、第２制御部（70）の出力信号（G_OVDPOR）をオンとオフに制御する制御信号（ES2）を出力する出力端子を備えている。第１制御部（60）は、電力変換装置（10）へ入力される交流電源（1）の電圧が急上昇した直後に、上記コンデンサ（31）が充電される充電期間であるか否かを認識する。第１制御部（60）は、電圧検出部（32）によって検出された直流リンク電圧（Vdc）に基づいて、上記充電期間中であるか否かを認識できる。制御信号（ES2）は、上記充電中であることを認識した時、第７所定値および第８所定値に基づいて“ＯＮ“または”ＯＦＦ“を選択する。第７所定値および第８所定値は直流リンク電圧（Vdc）との比較値であり、第１制御部（60）に記憶される。第７所定値は、通常時における交流電源（1）の電圧波高値程度であり、第８所定値は第７所定値よりも大きい。
【０１６１】
電力変換装置（10）へ入力される交流電源（1）の電圧が急上昇する場合の例としては、電力変換装置（10）への電源投入、交流電源（1）の瞬停からの復帰、及び交流電源（1）の瞬時電圧低下からの復帰がある。本実施形態４では、電源投入時を例示している。
【０１６２】
第２制御部（70）は、実施形態３の構成に加えて、制御信号（ES2）が入力される入力端子を備えている。この入力端子は、制御信号（ES2）を出力する第１制御部（60）の出力端子と配線（L2）により接続されている。制御信号（ES2）はＯＲ回路（77）へ入力されるので、交流電源の電圧が急上昇した時に過電圧保護回路（50）が動作する。
【０１６３】
第２制御部（70）は、さらに、負荷（2）における異常の発生の有無を示す異常停止信号（ABS）が入力される入力端子を備えている。この入力端子には、異常停止信号（ABS）を受信するための配線が接続されている。異常停止信号（ABS）はＯＮ時間設定器（79）へ入力され、ＯＮ時間設定器（79）の出力信号はＯＲ回路（77）へ入力され、異常停止時に過電圧保護回路（50）を動作させる。
【０１６４】
ＯＲ回路（77）は、ＡＮＤ演算器（78）の出力信号、第１制御部（60）からの制御信号（ES2）、ＯＮ時間設定器（79）の出力信号の論理和を出力する。
【０１６５】
＜動作＞
図８には、直流リンク電圧（Vdc）、インバータ回路（40）の動作、制御信号（ES2）、異常停止信号（ABS）,及び過電圧保護回路（50）の動作それぞれの、交流電源（1）の投入前後における経時的変化が表れている。
【０１６６】
時刻ｔ０から時刻ｔ１までの間、交流電源（1）から交流電力が電力変換装置（10）に入力されていない。この間、インバータ回路（40）は、スイッチング動作を停止している。
【０１６７】
時刻ｔ１において、交流電源（1）からの交流電力の電力変換装置（10）への入力が開始される。これにより、時刻ｔ１から時刻ｔ２までの間、すなわち交流電源（1）からの交流電力の入力開始直後から、コンデンサ（31）が充電され、直流リンク電圧（Vdc）が上昇する。
【０１６８】
時刻ｔ２の時、直流リンク電圧（Vdc）が第７所定値を超えたとする。 第１制御部（60）は、制御信号（ES2）を“ＯＦＦ”から“ＯＮ”に切り替える。制御信号（ES2）が“ＯＮ”となることで、過電圧保護回路（50）の動作信号（G_OVDPOR）は“ＯＮ”となり、半導体素子（52）はオンし、過電圧保護回路（50）は動作を開始する。
【０１６９】
半導体素子（52）がオンすることで、コンデンサ（31）に蓄積されている電荷の一部が抵抗（51）および半導体素子（52）に流れ、直流リンク電圧（Vdc）の上昇は緩やかになる。やがて直流リンク電圧（Vdc）は下降を始め、時刻ｔ３の時、第８所定値以下となる。
【０１７０】
時刻ｔ３において、第１制御部（60）は、制御信号（ES2）を“ＯＮ”から“ＯＦＦ”に切り替える。制御信号（ES2）が“ＯＦＦ”となることで、過電圧保護回路（50）の動作信号（G_OVDPOR）は“ＯＦＦ”となり、半導体素子（52）はオフし、過電圧保護回路（50）は動作を停止する。以上のように、上記充電期間のうち、直流リンク電圧（Vdc）が第７所定値以上となった直後の期間、過電圧保護回路（50）が動作する。
【０１７１】
図９には、直流リンク電圧（Vdc）、インバータ回路（40）の動作、制御信号（ES2）、異常停止信号（ABS）、過電圧保護回路（50）の動作、及びＯＮ時間設定器（79）の出力信号それぞれの、負荷（2）に異常が発生する前後における経時的変化が表れている。
【０１７２】
時刻ｔ４から時刻ｔ５までの間、インバータ回路（40）はスイッチング動作をしている。
【０１７３】
時刻ｔ５の時、負荷（2）に過電流が流れる等の異常が発生し、異常停止信号（ABS）が異常の発生無しを示す状態から異常の発生有りを示す状態に遷移する。これにより、ＯＮ時間設定器（79）は、出力信号を“ＯＦＦ”から“ＯＮ”に切り替える。ＯＮ時間設定器（79）の出力信号が“ＯＮ”となることで、過電圧保護回路（50）の動作信号（G_OVDPOR）は“ＯＮ”となり、半導体素子（52）はオンし、過電圧保護回路（50）は動作を開始する。
【０１７４】
半導体素子（52）がオンすることで、負荷（2）に流れていた電流の一部は抵抗（51）および半導体素子（52）に流れ、直流リンク電圧（Vdc）の上昇は緩やかなものとなり、やがて直流リンク電圧（Vdc）は下降を始める。
【０１７５】
ＯＮ時間設定器（79）に設定された時間が経過した時刻ｔ５の時、ＯＮ時間設定器（79）は、出力信号を“ＯＮ”から“ＯＦＦ”に切り替える。ＯＮ時間設定器（79）の出力信号が“ＯＦＦ”となることで、過電圧保護回路（50）の動作信号（G_OVDPOR）は“ＯＦＦ”となり、半導体素子（52）はオフし、過電圧保護回路（50）は動作を停止する。
【０１７６】
なお、異常停止信号（ABS）によらない通常の停止においては、実施形態１に示したように、直流リンク電圧（Vdc）に応じて過電圧保護回路（50）が動作する。また、通常の停止に際して、第１制御部（60）が制御信号（ES2）を所定時間“ＯＮ”とし、過電圧保護回路（50）を動作させてもよい。
【０１７７】
＜効果＞
本実施形態４によると、コンデンサ（31）の充電過程において、直流リンク電圧（Vdc）が第１所定値以上となったときに、過電圧保護回路（50）を動作させるので、充電経路のインダクタンス成分Ｌとコンデンサ（31）によって構成された共振回路の共振によってコンデンサ（31）の電圧が第７所定値を大きく超えるのを防止できる。過電圧保護回路（50）を動作させない場合、充電経路のインダクタンス成分Ｌとコンデンサ（31）によって構成された共振回路の共振によって、コンデンサ（31）の電圧は、交流電源（1）の電圧のピーク値の２倍まで上昇する。しかし、第１所定値を交流電源（1）の電圧のピーク値に設定することにより、コンデンサ（31）の充電過程で充電経路のインダクタンス成分Ｌに流れる成分の一部を過電圧保護回路（50）に流し、コンデンサ（31）の電圧の上昇を抑制できる。したがって、コンデンサ（31）の耐電圧を小さくし、コンデンサ（31）を小型化するとともにコストを削減できる。
【０１７８】
また、負荷（2）の異常によりスイッチング素子（41a〜46a）のスイッチング動作を停止するときに、過電圧保護回路（50）を動作させて、それまでに負荷（2）に蓄えられていたインダクタンスエネルギーを抵抗で消費させる分、コンデンサ（31）の電圧の上昇を抑制できる。したがって、コンデンサ（31）の耐電圧を小さくし、コンデンサ（31）を小型化するとともにコストを削減できる。
【０１７９】
なお、本実施形態４では、第１制御部（60）が、上記充電期間中及び負荷（2）の異常発生時に、負荷（2）への交流電力供給を停止させるために、スイッチング素子（41a〜46a）のスイッチング動作を停止させたが、すべての上アームスイッチング素子（44b〜46b）のスイッチング動作だけを停止させるか、又はすべての下アームスイッチング素子（44a〜46a）のスイッチング動作だけを停止させるようにしてもよい。
【０１８０】
≪実施形態５≫
本実施形態５の電力変換装置（10）について、図１０を用いて説明する。
【０１８１】
＜構成＞
本実施形態５では、コンバータ回路（20）が、実施形態４の構成に加え、コンバータ回路（20）の出力電流を検出する電流検出部（27）を備えている。
【０１８２】
また、第２制御部（70）が、実施形態４の構成に加え、図１０に示す共振推定回路（90）を備えている。共振推定回路（90）は、微分回路（91）と、閾値設定器（92）と、閾値超過判定器（93）と、零クロス判定器（94）と、ＯＮ時間設定器（95）とを備えている。
【０１８３】
微分回路（91）は、電流検出部（27）によって検出された電流を微分して得た波形を出力する。
【０１８４】
閾値設定器（92）は、電流の微分値の所定の閾値を設定して記憶する。
【０１８５】
閾値超過判定器（93）は、微分回路（91）の出力波形が閾値設定器（92）により設定された閾値を超えると 閾値超過信号として“Ｈｉｇｈ”レベルを出力する。
【０１８６】
零クロス判定器（94）は、微分回路（91）の出力波形が零となったか否かを判定する。
【０１８７】
ＯＮ時間設定器（95）は、零クロス判定器（94）の判定結果に基づいて、閾値超過信号が“Ｈｉｇｈ”レベルの状態で、微分回路（91）の出力波形が零となると、出力を、“Ｈｉｇｈ”レベルにし、時間のカウントを開始するとともに、閾値超過信号を“Ｌｏｗ”レベルに切り替える。また、ＯＮ時間設定器（95）は、カウントした時間がＯＮ時間に達すると、出力を、“Ｌｏｗ”レベルにする。
【０１８８】
そして、ＯＲ回路（77）が、ＡＮＤ演算器（78）からの出力信号、ＯＮ時間設定器（79）の出力信号、異常停止信号（ABS）、制御信号（ES2）、及びＯＮ時間設定器（95）の出力信号の論理和を出力する。
【０１８９】
＜動作＞
図１１のタイミングチャートを用いて、電力変換装置（10）に含まれる各回路の動作について説明する。図１１には、直流リンク電圧（Vdc）、コンバータ回路（20）の出力電流、コンバータ回路（20）の出力電流の微分、閾値超過信号、ＯＮ時間設定器（95）の出力信号、及び過電圧保護回路（50）の動作それぞれの、経時的変化が表れている。
【０１９０】
時刻ｔ１の時、コンバータ回路（20）の出力電流の微分値の波形が閾値を超え、閾値超過信号が“Ｈｉｇｈ”レベルになる。
【０１９１】
次に、時刻ｔ２の時、コンバータ回路（20）の出力電流の微分値の波形が零となり、ＯＮ時間設定器（95）がその出力信号を“Ｈｉｇｈ”レベルにし、時間のカウントを開始する。また、閾値超過信号が“Ｌｏｗ”レベルにされる。
【０１９２】
時刻ｔ２からＯＮ時間が経過した時刻ｔ３の時、ＯＮ時間設定器（95）がその出力信号を“Ｌｏｗ”レベルにする。
【０１９３】
過電圧保護回路（50）は、時刻ｔ２から時刻ｔ３に期間、すなわちＯＮ時間設定器（95）の出力信号が“Ｈｉｇｈ”レベルの期間において動作する。
【０１９４】
＜効果＞
本実施形態５では、充電経路のインダクタンス成分Ｌとコンデンサ（31）によって構成された共振回路で共振が発生する期間の一部において、過電圧保護回路（50）を動作させ、インダクタンス成分Ｌに流れる成分の一部を過電圧保護回路（50）に流すので、コンデンサ（31）の電圧の上昇を抑制できる。
【０１９５】
なお、過電圧保護回路（50）の動作期間、すなわち動作信号（G_OVDPOR）が“ＯＮ”のときに、半導体素子（52）が所定のデューティ比で周期的にオンオフを繰り返すようにしてもよい。オン期間のデューティ比を小さくすることにより、過電圧保護回路（50）の実質的な抵抗値を大きくでき、共振に応じて適切な電流を過電圧保護回路（50）に流すことができる。
【０１９６】
≪実施形態６≫
＜構成＞
本実施形態６では、図１に二点鎖線の矢印で示すように、第１制御部（60）が、第２制御部（70）により出力される動作信号（G_OVDPOR）を受信する。そして、動作信号（G_OVDPOR）が“ＯＮ”のとき、第１制御部（60）が、インバータ回路（40）の３相の出力ノードが、コンデンサ（31）の共通の電極に接続されるように、１つまたは２つのスイッチング素子（41a〜46a）をオンするオン制御を実行する。ここでオンされるスイッチング素子（41a〜46a）は、インバータ回路（40）の出力電流の方向が共通の２つの相か、又はインバータ回路（40）の出力電流の方向が他の２つの相と異なる１つの相となる。オン制御中のスイッチング周期は、負荷（2）への電力供給中におけるスイッチング周期と等しく設定される。
【０１９７】
＜動作＞
例えば図２のフローチャートの時刻ｔ３において、動作信号（G_OVDPOR）が“ＯＦＦ”から“ＯＮ”に切り替えられると、第１制御部（60）は、インバータ回路（40）の３相の出力ノードが、コンデンサ（31）の共通の電極に接続されるように、１つまたは２つのスイッチング素子（41a〜46a）をオンするオン制御を実行する。例えば、図１２に示すように、インバータ回路（40）の出力電流のうち、Ｕ相電流Ｉｕが正の値、Ｖ相電流Ｉｖ及びＷ相電流Ｉｗが負の値である場合には、Ｖ相及びＷ相の下アームスイッチング素子（45a,46a）をオンすることにより、インバータ回路（40）の３相全ての出力ノードを、コンデンサ（31）の負極電位とし、インバータ回路（40）の出力ノード間の電圧を略零にできる。したがって、インバータ回路（40）の出力電力が略零となり、オン制御中のインバータ回路（40）の平均出力電力も略零となる。ここで、「インバータ回路（40）の出力ノード間の電圧が略零」とは、インバータ回路（40）の出力ノード間の電圧に、還流ダイオード（41b〜46b）及びスイッチング素子（41a〜46a）における電圧降下に応じた誤差が、零との間に生じる場合も含むものとする。また、「インバータ回路（40）の出力電力が略零」とは、インバータ回路（40）の出力電力に、還流ダイオード（41b〜46b）、スイッチング素子（41a〜46a）、負荷（2）の抵抗成分における電力消費および負荷（2）の鉄損に起因する誤差が、零との間に生じる場合も含むものとする。
【０１９８】
その他の構成及び動作は、実施形態１と同じであるので、その詳細な説明を省略する。
【０１９９】
＜効果＞
したがって、本実施形態６では、過電圧保護回路（50）の動作中にインバータ回路（40）によって出力される電力が略零になるので、負荷（2）からコンデンサ（31）に移動する電気エネルギーの量を略零とし、コンデンサ（31）の容量を小さくできる。
【０２００】
≪実施形態７≫
＜インバータ回路のベクトル＞
図１３に示すように、２レベル三相電圧型インバータは、８種類のベクトルＶ０〜Ｖ７の状態を取り得る。図１３中、()内の数字は、左から順にU,V,W相の出力ノードとコンデンサ（31）（直流リンク部（30））との接続状態を表しており、“1”は出力ノードがコンデンサ（31）の正極と接続された状態、“0”は出力ノードがコンデンサ（31）の負極と接続された状態である。すなわち、“1”は上アームスイッチング素子（41a〜43a）がオンで下アームスイッチング素子（44a〜46a）がオフ、“0”は上アームスイッチング素子（41a〜43a）がオフで下アームスイッチング素子（44a〜46a）がオンとなる。ベクトルＶ１〜Ｖ６は基本ベクトルと呼ばれる。ベクトルの大きさは、上記搬送波のキャリア周期内で出力する時間の比率によって変わり、キャリア周期の１／２の時間出力すると１／２の大きさとなる。Ｖ０は下アームスイッチング素子（44a〜46a）が全てオン、Ｖ７は上アームスイッチング素子（41a〜43a）が全てオンであり、いずれも出力電圧が零となるために零ベクトルと呼ばれている。
【０２０１】
＜構成＞
本実施形態７では、第１制御部（60）が、動作信号（G_OVDPOR）が“ＯＮ”のとき、インバータ回路（40）を零ベクトルの状態とする動作を、オン制御として実行する。つまり、下アームスイッチング素子（44a〜46a）を全てオンし、かつ上アームスイッチング素子（41a〜43a）を全てオフするベクトルＶ０の状態か、上アームスイッチング素子（41a〜43a）を全てオンし、かつ下アームスイッチング素子（44a〜46a）を全てオフするベクトルＶ７の状態とする。
【０２０２】
＜動作＞
例えば図２のタイミングチャートの時刻ｔ３において、動作信号（G_OVDPOR）が“ＯＦＦ”から“ＯＮ”に切り替えられると、第１制御部（60）は、インバータ回路（40）を零ベクトルの状態とする。これにより、インバータ回路（40）の３相全ての出力ノードを、コンデンサ（31）の負極電位又は正極電位とし、インバータ回路（40）の出力ノード間の電圧を略零にできる。したがって、インバータ回路（40）の出力電力が略零となり、オン制御中のインバータ回路（40）の平均出力電力も略零となる。
【０２０３】
その他の構成及び動作は、実施形態６と同じであるので、その詳細な説明を省略する。
【０２０４】
なお、本実施形態７では、オン制御中、インバータ回路（40）を、ベクトルＶ０とベクトルＶ７のいずれか一方の状態としたが、オン制御中に、ベクトルＶ０の状態の期間と、ベクトルＶ７の状態の期間の両方を設けてもよい。
【０２０５】
≪実施形態８≫
＜構成＞
本実施形態８では、第１制御部（60）が、動作信号（G_OVDPOR）が“ＯＮ”のとき、スイッチング素子（41a〜46a）の各スイッチング周期において、各スイッチング周期におけるインバータ回路（40）の平均出力電力が略零となるように、インバータ回路（40）の出力電力を正と負に切り替える制御を、オン制御として実行する。具体的には、図１４に示すように、各キャリア周期、すなわち各スイッチング周期において、インバータ回路（40）の状態を、ベクトルＶ７→ベクトルＶ６→ベクトルＶ０→ベクトルＶ１→ベクトルＶ７のように遷移させる制御を、オン制御として実行する。なお、各スイッチング素子（41a〜46a）をオンオフするとき、実際には、上アームスイッチング素子（41a〜43a）及び下アームスイッチング素子（44a〜46a）の両方をオフするデッドタイムを設けるが、図１４では、当該デッドタイムの図示を省略している。また、図１４では、説明のため、キャリア周期内における直流リンク部電圧Ｖｄｃ及びインバータ回路（40）の出力電流の変化の図示を省略している。オン制御中にインバータ回路（40）の状態をベクトルＶ１、Ｖ６とする期間は、コンデンサ（31）が耐電圧を超えないように設定される。
【０２０６】
また、オン制御は、オン制御中における負荷（2）のｄ軸電流をＩｄ、上記負荷（2）のｑ軸電流をＩｑ、上記負荷（2）の磁石に不可逆減磁を起こすｄ軸電流の大きさの最小値をＩｍ、上記磁石の磁束をΦｍ、負荷（2）のｄ軸インダクタンスをＬｄとした場合に、下式（３）が成り立つように行われる。これにより、負荷（2）の磁石の不可逆減磁を防止できる。
【０２０７】
（Ｉｄ＋Φｍ／Ｌｄ）２＋Ｉｑ２＜Ｉｍ２  ・・・（３）
＜動作＞
一般に、インバータ回路（40）の入力電流は、電圧ベクトルと、インバータ回路（40）の出力電流とに応じたものとなる。図１４の例では、インバータ回路（40）の出力電流のうち、Ｕ相電流Ｉｕが正の値、Ｖ相電流Ｉｖ及びＷ相電流Ｉｗが負の値となっている。この場合、インバータ回路（40）の入力電流は、インバータ回路（40）の状態をベクトルＶ６としたときに、Ｗ相電流Ｉｗの符号を反転した電流となり、インバータ回路（40）の状態をベクトルＶ１としたときに、Ｗ相電流Ｉｗとなり、インバータ回路（40）の状態をベクトルＶ０，Ｖ７としたときに、零アンペアとなっている。各キャリア周期におけるベクトルＶ６とベクトルＶ１の出現時間が等しくなっているので、図１３中２点鎖線で示すように、ベクトルＶ６とベクトルＶ１の大きさが等しい。インバータ回路（40）の出力電力は、回路損失を無視した場合、インバータ回路（40）の入力電力と等しくなる。図１４において、インバータ回路（40）の入力電力（出力電力）は、直流リンク部電圧Ｖｄｃとインバータ回路（40）の入力電流との積となる。インバータ回路（40）の状態をベクトルＶ６，Ｖ１としたときのインバータ回路（40）の出力電力（入力電力）は、その時間積（電力量）の絶対値が等しく、極性が異なるものとなる。また、インバータ回路（40）の状態をベクトルＶ０，Ｖ７としたときの出力電力は零となる。よって、平均出力電力（時間平均）は零となる。以上の関係は、相電流の極性の組み合わせに関係なく成り立つ。
【０２０８】
その他の構成及び動作は、実施形態６と同じであるので、その詳細な説明を省略する。
【０２０９】
≪実施形態８の変形例１≫
＜構成＞
実施形態８の変形例１では、第１制御部（60）が、図１５に示すように、各キャリア周期、すなわち各スイッチング周期において、インバータ回路（40）の状態を、ベクトルＶ７→ベクトルＶ６→ベクトルＶ２→ベクトルＶ０→ベクトルＶ１→ベクトルＶ５→ベクトルＶ７のように遷移させる制御を、オン制御として実行する。図１５でも、上記デッドタイムの図示、及びキャリア周期内における直流リンク部電圧Ｖｄｃ及びインバータ回路（40）の出力電流の変化の図示を省略している。オン制御中にインバータ回路（40）の状態をベクトルＶ１、Ｖ２、Ｖ５、Ｖ６とする期間は、コンデンサ（31）が耐電圧を超えないように設定される。
【０２１０】
＜動作＞
図１５の例でも、インバータ回路（40）の出力電流のうち、Ｕ相電流Ｉｕが正の値、Ｖ相電流Ｉｖ及びＷ相電流Ｉｗが負の値となっている。この場合、インバータ回路（40）の入力電流は、インバータ回路（40）の状態をベクトルＶ６としたときに、Ｗ相電流Ｉｗの符号を反転した電流となり、インバータ回路（40）の状態をベクトルＶ２としたときに、Ｖ相電流Ｉｖとなり、インバータ回路（40）の状態をベクトルＶ１としたときに、Ｗ相電流Ｉｗとなり、インバータ回路（40）の状態をベクトルＶ５としたときに、Ｖ相電流Ｉｖの符号を反転した電流となり、インバータ回路（40）の状態をベクトルＶ０，Ｖ７としたときに、零アンペアとなっている。各キャリア周期におけるベクトルＶ６とベクトルＶ１の出現時間が等しく、かつベクトルＶ２とベクトルＶ５の出現時間が等しくなっているので、図１３中２点鎖線で示すように、ベクトルＶ６とベクトルＶ１の大きさが等しく、かつ図１３中１点鎖線で示すように、ベクトルＶ２とベクトルＶ５の大きさが等しい。インバータ回路（40）の出力電力は、回路損失を無視した場合、インバータ回路（40）の入力電力と等しくなる。よって、平均出力電力（時間平均）は零となる。以上の関係は、相電流の極性の組み合わせに関係なく成り立つ。
【０２１１】
その他の構成及び動作は、実施形態８と同じであるので、その詳細な説明を省略する。
【０２１２】
≪実施形態８の変形例２≫
＜構成＞
実施形態８の変形例２では、第１制御部（60）が、動作信号（G_OVDPOR）が“ＯＮ” であって、かつ方向が逆の１対のベクトルのうちのいずれか一方の状態のときに、図１６に示すように、電圧検出部（32）によって検出された直流リンク電圧（Vdc）と、直流リンク電圧指令とに基づいて、スイッチング素子（41a〜46a）を制御するスイッチング信号を制御する。具体的には、図１６のブロック線図に示すように、第１制御部（60）が、ＰＩ制御器（61）を有する。ベクトルＶ６及びベクトルＶ１のうちのいずれか一方の状態において、第１制御部（60）は、直流リンク電圧（Vdc）と、直流リンク電圧指令との偏差に基づいてＰＩ制御器（61）によって算出された指令値補正量を、Ｕ相、Ｖ相及びＷ相の変調波に加算する。
【０２１３】
なお、本変形例２において、ＰＩ制御器（61）の入力を、インバータ回路（40）とコンデンサ（31）との間を流れる電流のスイッチング周期間における平均値と、平均電流指令との偏差としてもよい。平均電流指令は、直流リンク電圧（Vdc）が過電圧とならないように設定される。このような設定を実現する方法として、本ＰＩ制御器（61）をマイナーループとする直流リンク電圧（Vdc）のＰＩ制御器を構成してもよい。直流リンク電圧指令は過電圧以下の値に設定される。インバータ回路（40）の入力電流を検出する電流検出器としては、直流部に設けたシャント抵抗を有する安価なものを用いることができる。また、電流検出器により検出されるインバータ回路（40）の出力電流が零になったときに、すべてのスイッチング素子（41a〜46a）をオフするようにしてもよい。
【０２１４】
≪実施形態８の変形例３≫
＜構成＞
実施形態８の変形例３では、電力変換装置（10）が、インバータ回路（40）の出力電流、すなわちインバータ回路（40）とコンデンサ（31）との間を流れる電流を検出する電流検出器（図示せず）を備えている。そして、第１制御部（60）が、当該電流検出器により検出された電流と、電圧検出部（32）によって検出された直流リンク電圧（Vdc）とに基づいてインバータ回路（40）の出力電力を算出し、次のスイッチング周期（キャリア周期）において出力電力を零に近づけるように指令値補正量を算出する。そして、Ｕ相、Ｖ相及びＷ相の変調波に当該指令値補正量を加算する。電流検出器としては、直流部に設けたシャント抵抗を有する安価なものを用いることができる。
【０２１５】
≪実施形態９≫
＜構成＞
本実施形態９では、動作信号（G_OVDPOR）が“ＯＮ”のとき、第１制御部（60）が、スイッチング素子（41a〜46a）の２つの連続するスイッチング周期（キャリア周期）内において、インバータ回路（40）の平均出力電力が略零となるように、インバータ回路（40）の出力電力を正と負に切り替える制御を、オン制御として実行する。具体的には、図１７に示すように、連続する２つのスイッチング周期のうち、前の一方のスイッチング周期において、インバータ回路（40）の状態を、ベクトルＶ７→ベクトルＶ６→ベクトルＶ２→ベクトルＶ０→ベクトルＶ２→ベクトルＶ６→ベクトルＶ７のように遷移させ、後の他方のスイッチング周期において、インバータ回路（40）の状態を、ベクトルＶ７→ベクトルＶ５→ベクトルＶ１→ベクトルＶ０→ベクトルＶ１→ベクトルＶ５→ベクトルＶ７のように遷移させる制御を、オン制御として実行する。オン制御中にインバータ回路（40）の状態をベクトルＶ１、Ｖ２、Ｖ５、Ｖ６とする期間は、コンデンサ（31）が耐電圧を超えないように設定される。
【０２１６】
＜動作＞
図１７の例では、インバータ回路（40）の出力電流のうち、Ｕ相電流Ｉｕが正の値、Ｖ相電流Ｉｖ及びＷ相電流Ｉｗが負の値となっている。この場合、インバータ回路（40）の入力電流は、インバータ回路（40）の状態をベクトルＶ６としたときに、Ｗ相電流Ｉｗの符号を反転した電流となり、インバータ回路（40）の状態をベクトルＶ２としたときに、Ｖ相電流Ｉｖとなり、インバータ回路（40）の状態をベクトルＶ１としたときに、Ｗ相電流Ｉｗとなり、インバータ回路（40）の状態をベクトルＶ５としたときに、Ｖ相電流Ｉｖの符号を反転した電流となり、インバータ回路（40）の状態をベクトルＶ０，Ｖ７としたときに、零アンペアとなっている。一方のスイッチング周期におけるベクトルＶ６の出現時間と他方のスイッチング周期におけるベクトルＶ１の出現時間が等しく、一方のスイッチング周期におけるベクトルＶ２の出現時間と他方のスイッチング周期におけるベクトルＶ５の出現時間とが等しくなっているので、図１３中２点鎖線で示すように、ベクトルＶ６とベクトルＶ１の大きさが等しく、図１３中１点鎖線で示すように、ベクトルＶ２とベクトルＶ５の大きさが等しい。したがって、インバータ回路（40）の状態をベクトルＶ６，Ｖ１としたときのインバータ回路（40）の出力電力（入力電力）は、その時間積（電力量）の絶対値が等しく、極性が異なるものとなる。また、インバータ回路（40）の状態をベクトルＶ２，Ｖ５としたときのインバータ回路（40）の出力電力（入力電力）は、その時間積（電力量）の絶対値が等しく、極性が異なるものとなる。また、インバータ回路（40）の状態をベクトルＶ０，Ｖ７としたときの出力電力は零となる。よって、２つのスイッチング周期における平均出力電力（時間平均）は零となる。
【０２１７】
その他の構成及び動作は、実施形態８と同じであるのでその詳細な説明を省略する。
【０２１８】
本実施形態９では、第１制御部（60）が、オン制御を、２つの連続するスイッチング周期内におけるインバータ回路（40）の平均出力電力が略零となるように行ったが、３つ以上の複数の連続するスイッチング周期内におけるインバータ回路（40）の平均出力電力が略零となるように行うようにしてもよい。
【０２１９】
≪実施形態１０≫
＜構成＞
本実施形態１０では、図１８に示すように、第１制御部（60）が、オン制御中のスイッチング周期を、負荷（2）への電力供給中におけるスイッチング周期よりも高くする。
【０２２０】
その他の構成及び動作は、実施形態８の変形例１と同じであるのでその詳細な説明を省略する。
【０２２１】
＜効果＞
したがって、本実施形態１０では、オン制御中のスイッチング周期を、負荷（2）への電力供給中のスイッチング周期よりも高くするので、負荷（2）への電力供給中のスイッチング周期と同じにした場合に比べ、直流リンク電圧（Vdc）のリプルを小さくし、オン制御中に、コンデンサ（31）の電圧の上昇をより確実に抑制できる。
【０２２２】
なお、実施形態８、実施形態８の変形例２，３、及び実施形態９においても、第１制御部（60）が、オン制御中のスイッチング周期を、負荷（2）への電力供給中におけるスイッチング周期よりも高くするようにしてもよい。
【０２２３】
≪実施形態１０の変形例≫
＜構成＞
本実施形態１０の変形例では、図１９に示すように、負荷（2）に電力を供給する負荷駆動期間と、オン制御を行う出力電力略零期間との間に、インバータ回路（40）の全てのスイッチング素子（41a〜46a）をオフする全スイッチオフ期間を設ける。全スイッチオフ期間は、直流リンク電圧（Vdc）が直流リンク部（30）に接続されている素子の耐圧を超えない程度の長さに設定される。
【０２２４】
負荷駆動期間及び出力電力略零期間においても、全スイッチオフ期間と同様に、直流リンク電圧（Vdc）が変動するが、図１９では、その変動の図示を省略し、平均値を示している。
【０２２５】
その他の構成及び動作は、実施形態１０と同じであるのでその詳細な説明を省略する。
【０２２６】
≪その他の実施形態≫
交流電源（1）は、三相電源に代えて単相電源であることができる。単相電源の場合、電源電圧（Vac）の周波数に応じた直流リンク電圧（Vdc）の脈動成分は、電源電圧（Vac）の周波数に対して約２倍の周波数である。この場合、直流リンク電圧（Vdc）は、その最大値がその最小値の２倍以上になるように、脈動する。
【０２２７】
コンデンサ（31）の容量は、上式（１）を満たさなくてもよい。
【０２２８】
インバータ回路（40）のスイッチング素子（41a〜46a）は、ワイドバンドギャップ半導体を主材料とした素子以外の素子であってもよい。
【０２２９】
過電圧保護回路（50）の半導体素子（52）は、ワイドバンドギャップ半導体を主材料とした素子以外の素子であってもよい。
【０２３０】
インバータ回路（40）及び過電圧保護回路（50）だけを同一のパッケージ（P1）内に収めることは、必須ではない。他の回路を、インバータ回路（40）及び過電圧保護回路（50）と同一のパッケージ（P1）に収めてもよい。
【０２３１】
また、上記実施形態６において、実施形態６とは異なる構成のインバータ回路（40）を用い、負荷（2）からの電流をコンデンサ（31）を通さずに当該インバータ回路（40）に含まれる半導体素子を介して還流させることにより、インバータ回路（40）の出力電力を略零にしてもよい。異なる構成のインバータ回路の例として、マルチレベルインバータがある。
【０２３２】
また、上記実施形態１〜１０及びそれらの変形例では、スイッチング素子（41a〜46a）を制御するスイッチング信号をＰＷＭ制御により生成したが、共通のパルス信号源から供給されるパルス信号を、各相毎に異なる位相分遅らせることにより生成してもよい。
【０２３３】
また、上記実施形態８〜１０及びそれらの変形例では、オン制御を式（３）を満たすように行ったが、これに代えて、下式（４）が成り立つように行ってもよい。式（４）中、Ｉｄｑは、オン制御中における上記負荷のｄｑ軸電流ベクトルの大きさである。
【０２３４】
Ｉｄｑ＜Ｉｍ−Φｍ／Ｌｄ  ・・・（４）
これにより、モータ制御が脱調した時等、ロータの位置が正確に分からない場合であっても確実に負荷（2）の磁石の不可逆減磁を防止できる。
【０２３５】
ｄｑ軸電流ベクトルの大きさを求める方法として、インバータ回路（40）の各相電流Ｉｕ、Ｉｖ、Ｉｗの二乗和の平方根を演算するとよい。ロータ位置が正確に分からない状態において、ｄ軸電流Ｉｄとｑ軸電流Ｉｑを求めるのは困難である。これに対して、インバータ回路（40）の各相電流を用いる演算方法は、電流の検出値だけを用いて実現でき、上記の演算によりｄｑ軸電流ベクトルの大きさと同じ値が得られる。零ベクトル以外の電圧ベクトルを出力することで、インバータ回路（40）の入力側においてインバータ回路（40）出力側の相電流の検出が可能である。
【０２３６】
また、上記実施形態６〜１０及びそれらの変形例では、第１制御部（60）が、オン制御を、インバータ回路（40）の平均出力電力が略零となるように行った。しかし、第１制御部（60）が、インバータ回路（40）の平均出力電力の絶対値が、複数のスイッチング素子（41a〜46a）のすべてをオフにした場合に比べて小さくなるように、複数のスイッチング素子（41a〜46a）のうちの少なくとも１つをオンさせる他の制御を、オン制御として行うようにしてもよい。
【０２３７】
また、上記実施形態６〜１０及びそれらの変形例では、動作信号（G_OVDROR）が“ＯＮ”の時にインバータ回路（40）の平均出力電力を略零としたが、負荷（2）への電力供給を停止しする際にインバータ回路（40）の平均出力電力を略零としてもよい。これにより、過電圧保護回路（50）を動作させない負荷（2）の運転停止機会が増え、過電圧保護回路（50）の寿命を長くすることができる。
【０２３８】
以上、実施形態を説明したが、特許請求の範囲の趣旨及び範囲から逸脱することなく、形態や詳細の多様な変更が可能なことが理解されるであろう。また、以上の実施形態及び変形例は、本開示の対象の機能を損なわない限り、適宜組み合わせたり、置換したりしてもよい。
【産業上の利用可能性】
【０２３９】
以上説明したように、本開示は、電力変換装置として有用である。
【符号の説明】
【０２４０】
10  電力変換装置
20  コンバータ回路
31  コンデンサ
40  インバータ回路
41a〜43a  上アーム側スイッチング素子
44a〜46a  下アーム側スイッチング素子
50  過電圧保護回路
51  抵抗
52  半導体素子
60  第１制御部（制御回路）
70  第２制御部（制御回路）
80  基板
Vdc  直流リンク電圧（入力電圧）
【図１】
2020124104.tif 000006
【図２】
2020124104.tif 000007
【図３】
2020124104.tif 000008
【図４】
2020124104.tif 000009
【図５】
2020124104.tif 000010
【図６】
2020124104.tif 000011
【図７】
2020124104.tif 000012
【図８】
2020124104.tif 000013
【図９】
2020124104.tif 000014
【図１０】
2020124104.tif 000015
【図１１】
2020124104.tif 000016
【図１２】
2020124104.tif 000017
【図１３】
2020124104.tif 000018
【図１４】
2020124104.tif 000019
【図１５】
2020124104.tif 000020
【図１６】
2020124104.tif 000021
【図１７】
2020124104.tif 000022
【図１８】
2020124104.tif 000023
【図１９】
2020124104.tif 000024