(57)【要約】【課題】ｐ型半導体層からショットキー界面近傍のｎ型半導体層に空乏層が伸びるダイオードにおいて、電界集中を抑制する技術を提案する。【解決手段】  ダイオードであって、ｎ型半導体層と、前記ｎ型半導体層の表面から突出するように設けられているとともに前記ｎ型半導体層の前記表面において前記ｎ型半導体層に接するｐ型半導体層と、前記ｐ型半導体層の表面に設けられているとともに前記ｐ型半導体層を貫通して前記ｎ型半導体層に達するコンタクトホールと、前記コンタクトホール内に設けられており、前記コンタクトホールの側面で前記ｐ型半導体層にオーミック接触し、前記コンタクトホールの底面で前記ｎ型半導体層とショットキー接触するアノード電極を有する。【選択図】図１
2020021767.tif 000002
【特許請求の範囲】
【請求項１】
ダイオードであって、
ｎ型半導体層と、
前記ｎ型半導体層の表面から突出するように設けられており、前記ｎ型半導体層の前記表面において前記ｎ型半導体層に接するｐ型半導体層と、
前記ｐ型半導体層の表面に設けられており、前記ｐ型半導体層を貫通して前記ｎ型半導体層に達するコンタクトホールと、
前記コンタクトホール内に設けられており、前記コンタクトホールの側面で前記ｐ型半導体層にオーミック接触し、前記コンタクトホールの底面で前記ｎ型半導体層とショットキー接触するアノード電極、
を有するダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、ダイオードに関する。
【０００２】
特許文献１に開示のダイオードは、ｐ型半導体層とｎ型半導体層を有している。ｐ型半導体層は、その側面と底面とでｎ型半導体層に接している。ｐ型半導体層の表面とｎ型半導体層の表面に接するように、アノード電極が設けられている。アノード電極は、ｐ型半導体層にオーミック接触するとともに、ｎ型半導体層にショットキー接触している。このダイオードでは、アノード電極とｎ型半導体層の間のショットキー界面がショットキーバリアダイオードとして動作する。また、このダイオードでは、オフ状態においては、ｐ型半導体層から伸びる空乏層によってショットキー界面近傍のｎ型半導体層が空乏化される。したがって、このダイオードでは、逆方向漏れ電流が生じ難い。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１６４２３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のダイオードでは、ｐ型半導体層が、その側面と底面においてｎ型半導体層と接している。この構造では、ダイオードがオフしているときに、ｐ型半導体層の側面と底面の境界の角部近傍において、電界が集中する。本明細書では、アノード電極に接するｐ型半導体層とｎ型半導体層を有するダイオードにおいて、電界集中を抑制する技術を提案する。
【課題を解決するための手段】
【０００５】
本明細書が開示するダイオードは、ｎ型半導体層と、前記ｎ型半導体層の表面から突出するように設けられているとともに前記ｎ型半導体層の前記表面において前記ｎ型半導体層に接するｐ型半導体層と、前記ｐ型半導体層の表面に設けられているとともに前記ｐ型半導体層を貫通して前記ｎ型半導体層に達するコンタクトホールと、前記コンタクトホール内に設けられており、前記コンタクトホールの側面で前記ｐ型半導体層にオーミック接触し、前記コンタクトホールの底面で前記ｎ型半導体層とショットキー接触するアノード電極を有する。
【０００６】
このダイオードでは、アノード電極は、ｐ型半導体層を貫通するコンタクトホール内に設けられている。アノード電極は、コンタクトホールの側面でｐ型半導体層にオーミック接触しているとともに、コンタクトホールの底面でｎ型半導体層にショットキー接触している。このため、コンタクトホールの底面（すなわち、アノード電極とｎ型半導体層の間のショットキー界面）がショットキーバリアダイオードとして機能する。ダイオードがオフしているときには、ｐ型半導体層からショットキー界面近傍のｎ型半導体層に空乏層が伸びるので、このダイオードは逆方向漏れ電流が生じ難い。また、このダイオードでは、ｐ型半導体層が、ｎ型半導体層の表面から突出するように設けられているとともにｎ型半導体層の表面においてｎ型半導体層に接している。このため、ｐ型半導体層の側面は、ｎ型半導体層に接していない。したがって、ｐ型半導体層の側面と底面の境界の角部近傍に電界が集中し難い。このため、このダイオードは、高い逆方向耐圧を有する。
【図面の簡単な説明】
【０００７】
【図１】実施形態の半導体装置の断面図。
【発明を実施するための形態】
【０００８】
図１に示す実施形態の半導体装置１０は、半導体基板１２を備えている。半導体基板１２は、窒化ガリウム系半導体により構成されている。半導体基板１２の上面１２ａには、上面１２ａから上方向に突出する凸状半導体層１４が設けられている。凸状半導体層１４は、窒化ガリウム系半導体により構成されている。凸状半導体層１４内には、ｐ型領域１４ａが設けられている。ｐ型領域１４ａは、凸状半導体層１４の全域に分布している。ｐ型領域１４ａのｐ型不純物濃度は、約１×１０２０ｃｍ−３である。
【０００９】
半導体基板１２の内部には、ドレイン領域２８、ドリフト領域２６、電界緩和領域２４、ボディ領域２２、及び、ソース領域２０が設けられている。
【００１０】
ドレイン領域２８は、ｎ型であり、比較的高いｎ型不純物濃度を有している。ドレイン領域２８は、半導体基板１２の下面１２ｂに露出する範囲に配置されている。
【００１１】
ドリフト領域２６は、ｎ型であり、ドレイン領域２８よりも低いｎ型不純物濃度を有している。ドリフト領域２６は、ドレイン領域２８の上側に配置されており、ドレイン領域２８に接している。半導体基板１２の上面１２ａ近傍の範囲の一部に、電界緩和領域２４、ボディ領域２２、及び、ソース領域２０が設けられている。ドリフト領域２６は、電界緩和領域２４、ボディ領域２２、及び、ソース領域２０が設けられていない範囲で、半導体基板１２の上面１２ａまで伸びている。ドリフト領域２６の上端において、ｐ型領域１４ａがドリフト領域２６に接している。
【００１２】
ソース領域２０は、ｎ型であり、半導体基板１２の上面１２ａに露出する範囲に配置されている。ソース領域２０は、ｐ型領域１４ａから離れた位置に配置されている。
【００１３】
ボディ領域２２は、ｐ型であり、ソース領域２０の周囲に設けられている。ボディ領域２２は、ソース領域２０の側面及び底面に接している。ボディ領域２２は、ソース領域２０に隣接する位置で、半導体基板１２の上面１２ａに露出している。ボディ領域２２は、その側面においてドリフト領域２６に接している。ボディ領域２２は、ソース領域２０をドリフト領域２６から分離している。ボディ領域２２は、ｐ型領域１４ａから離れた位置に配置されている。
【００１４】
電界緩和領域２４は、ｐ型であり、ボディ領域２２よりも高いｐ型不純物濃度を有している。電界緩和領域２４は、ボディ領域２２の底面に接している。電界緩和領域２４は、その底面と側面においてドリフト領域２６に接している。電界緩和領域２４は、ボディ領域２２によってソース領域２０から分離されている。
【００１５】
半導体基板１２の下面１２ｂには、ドレイン電極４０が設けられている。ドレイン電極４０は、ドレイン領域２８に対してオーミック接触している。
【００１６】
半導体基板１２の上面１２ａには、絶縁膜５０、アノード電極５２、ゲート電極５４、ソース電極５６、ボディコンタクト電極５８、層間絶縁膜６０、及び、表面主電極６２が設けられている。
【００１７】
絶縁膜５０は、半導体基板１２の上面１２ａと凸状半導体層１４の表面を覆っている。
【００１８】
凸状半導体層１４の上部の絶縁膜５０に、コンタクトホール７０が設けられている。コンタクトホール７０は、絶縁膜５０と凸状半導体層１４を貫通してドリフト領域２６に達している。コンタクトホール７０内に、アノード電極５２が配置されている。アノード電極５２は、コンタクトホール７０の側面でｐ型領域１４ａに接しており、コンタクトホール７０の底面でドリフト領域２６に接している。アノード電極５２は、Ｎｉ、Ａｕ、Ｐｔ、Ｐｄ等の仕事関数が高い金属により構成されている。アノード電極５２は、ｐ型領域１４ａに対してオーミック接触しており、ドリフト領域２６に対してショットキー接触している。
【００１９】
ゲート電極５４は、絶縁膜５０上に配置されている。ゲート電極５４は、絶縁膜５０によって半導体基板１２から絶縁されている。ゲート電極５４は、上面１２ａにソース領域２０、ボディ領域２２、及び、ドリフト領域２６が露出している範囲の上部に配置されている。ゲート電極５４は、ソース領域２０とドリフト領域２６を分離している範囲のボディ領域２２に対して、絶縁膜５０を介して対向している。
【００２０】
ソース領域２０の上部の絶縁膜５０に、コンタクトホール７２が設けられている。ソース電極５６は、コンタクトホール７２内に配置されている。ソース電極５６は、ソース領域２０に対してオーミック接触している。
【００２１】
ボディ領域２２の上部の絶縁膜５０に、コンタクトホール７４が設けられている。コンタクトホール７４は、絶縁膜５０とボディ領域２２を貫通して電界緩和領域２４に達している。コンタクトホール７４内に、ボディコンタクト電極５８が配置されている。ボディコンタクト電極５８は、アノード電極５２と同じ金属により構成されている。ボディコンタクト電極５８は、電界緩和領域２４に対してオーミック接触している。また、ボディコンタクト電極５８は、ソース電極５６に接している。
【００２２】
層間絶縁膜６０は、絶縁膜５０、アノード電極５２、ゲート電極５４、ソース電極５６、及び、ボディコンタクト電極５８を覆っている。表面主電極６２は、層間絶縁膜６０を覆っている。アノード電極５２とボディコンタクト電極５８の上部の層間絶縁膜６０には、コンタクトホールが設けられている。層間絶縁膜６０に設けられたコンタクトホールを介して、表面主電極６２は、アノード電極５２、ボディコンタクト電極５８、及び、ソース電極５６に接続されている。
【００２３】
半導体装置１０は、ＭＯＳＦＥＴとダイオードを備えている。ＭＯＳＦＥＴは、ソース領域２０、ボディ領域２２、ドリフト領域２６、及び、ゲート電極５４等により構成されている。ダイオードは、アノード電極５２、ｐ型領域１４ａ、及び、ドリフト領域２６等により構成されている。
【００２４】
ゲート電極５４にゲート閾値以上の電位を印可すると、絶縁膜５０近傍のボディ領域２２にチャネルが形成され、チャネルによってソース領域２０とドリフト領域２６が接続される。すなわち、ＭＯＳＦＥＴがオンする。ゲート電極５４の電位を閾値未満に引き下げると、チャネルが消失し、ＭＯＳＦＥＴがオフする。ＭＯＳＦＥＴがオフすると、電界緩和領域２４からドリフト領域２６に空乏層が広がり、電界が緩和される。
【００２５】
アノード電極５２にドレイン電極４０よりも高い電位を印可すると、アノード電極５２とドリフト領域２６の間のショットキー界面に順電圧が印可される。すると、ショットキー界面がオンし、ドレイン電極４０からドレイン領域２８とドリフト領域２６を介してアノード電極５２へ電子が流れる。すなわち、ダイオードがオンする。このとき、ｐ型領域１４ａとドリフト領域２６の間のｐｎ接合に順電圧が印可されるので、ｐ型領域１４ａからドリフト領域２６へホールが流入する。すると、ドリフト領域２６で電導度変調現象が起こり、ドリフト領域２６の抵抗が低下する。したがって、電子は、ドリフト領域２６内を低損失で流れることができる。このため、このダイオードは、順方向電圧降下が低い。
【００２６】
アノード電極５２の電位をドレイン電極４０の電位よりも低い電位に引き下げると、ショットキー界面に逆電圧が印可され、電流が停止する。このとき、ｐ型領域１４ａとドリフト領域２６の間のｐｎ接合に逆電圧が印可されるので、ｐ型領域１４ａからドリフト領域２６に空乏層が広がる。ｐ型領域１４ａから広がる空乏層によってショットキー界面近傍のドリフト領域２６が空乏化される。したがって、空乏層によってショットキー界面に印可される逆電圧が緩和される。このため、ダイオードに逆方向漏れ電流が流れ難い。
【００２７】
また、仮に、ｐ型領域１４ａがその底面から側面に跨る範囲でドリフト領域２６に接していると、ダイオードに逆電圧が印可されたときにｐ型領域１４ａの底面と側面の間の角部で高い電界が生じる。これに対し、実施形態の半導体装置１０では、ｐ型領域１４ａの底面がドリフト領域２６に接している一方で、ｐ型領域１４ａの側面はアノード電極５２または絶縁膜５０に接している。すなわち、ｐ型領域１４ａの側面がドリフト領域２６に接していない。したがって、半導体装置１０では、ダイオードに逆電圧が印可されても、ｐ型領域１４ａの底面と側面の間の角部１４ｂにそれほど高い電界は生じない。このため、このダイオードは、高い耐圧を有する。
【００２８】
また、ボディ領域２２とドリフト領域２６の界面のｐｎ接合によって、ｐｎダイオードが形成されている。このｐｎダイオードとアノード電極５２とドリフト領域２６の間のショットキー界面により構成されるダイオードとが並列に接続されている。したがって、ダイオードとして動作するときにより高い密度で半導体装置１０に電流を流すことができる。このように高密度で電流を流すことを可能にすることで、半導体装置１０の小型化、低コスト化をすることができる。
【００２９】
なお、半導体装置１０の製造工程においては、アノード電極５２とボディコンタクト電極５８を同時に形成してもよい。この場合、まず、コンタクトホール７０、７４を同時に形成する。次に、コンタクトホール７０、７４内にアノード電極５２とボディコンタクト電極５８を同時に形成する。この方法によれば、効率的に半導体装置１０を製造することができる。なお、この方法により半導体装置１０を製造する場合には、コンタクトホール７０、７４の深さがほぼ等しくなる。
【００３０】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００３１】
１０    ：半導体装置
１２    ：半導体基板
１４    ：凸状半導体層
１４ａ  ：ｐ型領域
２０    ：ソース領域
２２    ：ボディ領域
２４    ：電界緩和領域
２６    ：ドリフト領域
２８    ：ドレイン領域
４０    ：ドレイン電極
５０    ：絶縁膜
５２    ：アノード電極
５４    ：ゲート電極
５６    ：ソース電極
５８    ：ボディコンタクト電極
６０    ：層間絶縁膜
６２    ：表面主電極
【図１】
2020021767.tif 000003