(57)【要約】【課題】主電源から給電対象へ給電するときに主電源から補助電源へ電流が流れ込むことを規制することができる電源回路及び電源装置を提供する。【解決手段】電源回路４１は、補助電源１００、第１ＭＯＳＦＥＴ１０１、第２ＭＯＳＦＥＴ１０２、及び第３ＭＯＳＦＥＴ１０３を備えている。第１ＭＯＳＦＥＴ１０１、第２ＭＯＳＦＥＴ１０２、及び第３ＭＯＳＦＥＴ１０３は第１補助電源側給電経路Ｌ１上に設けられている。第１ＭＯＳＦＥＴ１０１、第２ＭＯＳＦＥＴ１０２、及び第３ＭＯＳＦＥＴ１０３は、給電状態と遮断状態とを切り替えるものである。第１ＭＯＳＦＥＴ１０１の寄生ダイオードＤ１は、補助電源１００側から操舵制御装置３０側への電流の導通を規制する。第２ＭＯＳＦＥＴ１０２及び第３ＭＯＳＦＥＴ１０３の寄生ダイオードＤ２は、操舵制御装置３０側から補助電源１００側への電流の導通を規制する。【選択図】図２
2020178474.tif 000002
【特許請求の範囲】
【請求項１】
主電源から電力の給電対象への給電経路としての主電源側給電経路と前記主電源側給電経路に接続されて補助電源から前記給電対象への給電経路としての補助電源側給電経路とが設けられている電源回路において、
前記補助電源側給電経路を通じて前記給電対象と接続されている補助電源と、
前記補助電源側給電経路に設けられ、前記補助電源側から前記給電対象側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第１ＭＯＳＦＥＴと、
前記補助電源側給電経路に設けられ、前記給電対象側から前記補助電源側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第２ＭＯＳＦＥＴと、
前記補助電源側給電経路及び前記主電源側給電経路の少なくとも一方に設けられ、前記主電源側から前記補助電源側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第３ＭＯＳＦＥＴとを備える電源回路。
【請求項２】
前記第３ＭＯＳＦＥＴは、前記補助電源側給電経路に設けられている請求項１に記載の電源回路。
【請求項３】
前記補助電源側給電経路は、第１補助電源側給電経路及び第２補助電源側給電経路により構成されており、
前記第１補助電源側給電経路及び前記第２補助電源側給電経路は、並列に設けられており、
前記第１補助電源側給電経路上には、前記第１ＭＯＳＦＥＴ、前記第２ＭＯＳＦＥＴ、及び前記第３ＭＯＳＦＥＴが設けられており、
前記補助電源側から前記給電対象側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第４ＭＯＳＦＥＴと、
前記給電対象側から前記補助電源側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第５ＭＯＳＦＥＴと、
前記主電源側から前記補助電源側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第６ＭＯＳＦＥＴとを備え、
前記第２補助電源側給電経路上には、前記第４ＭＯＳＦＥＴ、前記第５ＭＯＳＦＥＴ、及び前記第６ＭＯＳＦＥＴが設けられている請求項２に記載の電源回路。
【請求項４】
前記主電源側給電経路は、第１主電源側給電経路及び第２主電源側給電経路により構成されており、
前記第１主電源側給電経路及び前記第２主電源側給電経路は、並列に設けられており、
前記第１主電源側給電経路上には、前記主電源側から前記給電対象側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第７ＭＯＳＦＥＴと、前記給電対象側から前記主電源側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第８ＭＯＳＦＥＴとが設けられ、
前記第２主電源側給電経路上には、前記主電源側から前記給電対象側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第９ＭＯＳＦＥＴと、前記給電対象側から前記主電源側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第１０ＭＯＳＦＥＴとが設けられている請求項１〜３のいずれか一項に記載の電源回路。
【請求項５】
請求項１〜４のいずれか一項に記載の電源回路と、前記給電状態及び前記遮断状態の切り替えを制御する制御部とを備え、
前記給電対象は、車両の操舵機構に動力を付与するステアリング装置である電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路及び電源装置に関する。
【背景技術】
【０００２】
特許文献１は、主電源の失陥時の給電対象への給電を補助電源によってバックアップする電源回路を開示している。主電源及び補助電源は、給電対象に対して並列に接続されている。
【０００３】
特許文献２は、電源回路を開示している。この電源回路では、主電源から給電対象への給電経路上に、主電源から給電対象への給電及び給電の遮断を切り替えるためのＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect-transistor）と、給電対象側から主電源側への電流の導通を規制するＭＯＳＦＥＴとが設けられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３０２８２５号公報
【特許文献２】特開２０１５−２６３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記電源回路において、補助電源から給電対象への給電経路上には、補助電源から給電対象への給電及び給電の遮断を切り替えるための第１ＭＯＳＦＥＴと、主電源側から補助電源側への電流の導通を規制する第２ＭＯＳＦＥＴとが設けられることがある。第２ＭＯＳＦＥＴがショート故障した場合には、第１ＭＯＳＦＥＴによって給電を遮断したとしても、主電源から補助電源へと電流が流れ込むおそれがある。
【課題を解決するための手段】
【０００６】
上記目的を達成する電源回路は、主電源から電力の給電対象への給電経路としての主電源側給電経路と前記主電源側給電経路に接続されて補助電源から前記給電対象への給電経路としての補助電源側給電経路とが設けられている電源回路において、前記補助電源側給電経路を通じて前記給電対象と接続されている補助電源と、前記補助電源側給電経路に設けられ、前記補助電源側から前記給電対象側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第１ＭＯＳＦＥＴと、前記補助電源側給電経路に設けられ、前記給電対象側から前記補助電源側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第２ＭＯＳＦＥＴと、前記補助電源側給電経路及び前記主電源側給電経路の少なくとも一方に設けられ、前記主電源側から前記補助電源側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第３ＭＯＳＦＥＴとを備えている。
【０００７】
仮に、第３ＭＯＳＦＥＴが設けられていない場合、第２ＭＯＳＦＥＴがショート故障したときには、第２ＭＯＳＦＥＴ及び第１ＭＯＳＦＥＴを遮断状態に切り替えたとしても、第２ＭＯＳＦＥＴは、ショート故障のために主電源側から補助電源側へ電流を導通させることになり、また、第２ＭＯＳＦＥＴは、寄生ダイオードを通じて主電源側から補助電源側へ電流を導通させることになる。この場合、主電源から補助電源へ電流が流れ込むことを規制することができない。上記構成によれば、補助電源側給電経路及び主電源側給電経路の少なくとも一方に第３ＭＯＳＦＥＴを設けており、第３ＭＯＳＦＥＴは主電源側から補助電源側への電流の導通を規制する寄生ダイオードを有している。仮に、第２ＭＯＳＦＥＴがショート故障したとしても、第３ＭＯＳＦＥＴを遮断状態に切り替えれば、主電源から補助電源への電流の導通が遮断される。また、第１ＭＯＳＦＥＴがショート故障した場合においても、第２ＭＯＳＦＥＴ及び第３ＭＯＳＦＥＴを遮断状態に切り替えれば、主電源から補助電源へ電流が流れ込むことを規制することができる。また、第３ＭＯＳＦＥＴがショート故障した場合においても、第２ＭＯＳＦＥＴを遮断状態に切り替えれば、主電源から補助電源へ電流が流れ込むことを規制することができる。このように、各ＭＯＳＦＥＴのうち１つがショート故障した場合であっても、主電源から補助電源への電流の流れ込みを規制することができる。
【０００８】
上記の電源回路において、前記第３ＭＯＳＦＥＴは、前記補助電源側給電経路に設けられていることが好ましい。
上記構成によれば、第３ＭＯＳＦＥＴを補助電源側給電経路上に設ける場合には、第３ＭＯＳＦＥＴを主電源側給電経路上に設ける場合と比べて、主電源から給電対象へ給電するときのオン抵抗を小さくすることができる。
【０００９】
上記の電源回路は、前記補助電源側給電経路は、第１補助電源側給電経路及び第２補助電源側給電経路により構成されており、前記第１補助電源側給電経路及び前記第２補助電源側給電経路は、並列に設けられており、前記第１補助電源側給電経路上には、前記第１ＭＯＳＦＥＴ、前記第２ＭＯＳＦＥＴ、及び前記第３ＭＯＳＦＥＴが設けられており、前記補助電源側から前記給電対象側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第４ＭＯＳＦＥＴと、前記給電対象側から前記補助電源側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第５ＭＯＳＦＥＴと、前記主電源側から前記補助電源側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第６ＭＯＳＦＥＴとを備え、前記第２補助電源側給電経路上には、前記第４ＭＯＳＦＥＴ、前記第５ＭＯＳＦＥＴ、及び前記第６ＭＯＳＦＥＴが設けられていることが好ましい。
【００１０】
仮に、第４〜第６ＭＯＳＦＥＴが設けられている第２補助電源側給電経路がない場合、第１ＭＯＳＦＥＴがオープン故障したときには、第２ＭＯＳＦＥＴ及び第３ＭＯＳＦＥＴを給電状態に切り替えたとしても、補助電源から給電対象へ電流を導通させることはできない。この場合、補助電源から給電しようとしたとしても給電対象に給電することはできない。上記構成によれば、補助電源と給電対象との間に第１補助電源側給電経路とは別に第２補助電源側給電経路が設けられている。このため、第１ＭＯＳＦＥＴがオープン故障した場合に、補助電源から第２補助電源側給電経路を通じて給電対象に給電することができる。また、第４ＭＯＳＦＥＴがオープン故障した場合に、補助電源から第１補助電源側給電経路を通じて給電対象へ給電することができる。また、第２ＭＯＳＦＥＴ、第３ＭＯＳＦＥＴ、第５ＭＯＳＦＥＴ、及び第６ＭＯＳＦＥＴのうち１つがオープン故障した場合に、補助電源から第１補助電源側給電経路及び第２補助電源側給電経路の少なくとも一方を通じて給電対象へ給電することができる。このように、各ＭＯＳＦＥＴのうち１つがオープン故障した場合においても、補助電源から給電対象への電流の導通を実現することができる。
【００１１】
上記の電源回路は、前記主電源側給電経路は、第１主電源側給電経路及び第２主電源側給電経路により構成されており、前記第１主電源側給電経路及び前記第２主電源側給電経路は、並列に設けられており、前記第１主電源側給電経路上には、前記主電源側から前記給電対象側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第７ＭＯＳＦＥＴと、前記給電対象側から前記主電源側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第８ＭＯＳＦＥＴとが設けられ、前記第２主電源側給電経路上には、前記主電源側から前記給電対象側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第９ＭＯＳＦＥＴと、前記給電対象側から前記主電源側への電流の導通を規制する寄生ダイオードを有するとともに、前記給電対象に対して給電する給電状態と前記給電を遮断する遮断状態とを切り替える第１０ＭＯＳＦＥＴとが設けられていることが好ましい。
【００１２】
上記構成によれば、第７〜第１０ＭＯＳＦＥＴのうち１つがショート故障した場合であっても、主電源から補助電源へ電流が流れ込むことを規制することができる。また、第７〜第１０ＭＯＳＦＥＴのうち１つがオープン故障した場合においても、主電源から給電対象への電流の導通を実現することができる。
【００１３】
上記目的を達成する電源装置は、上記電源回路と、前記給電状態及び前記遮断状態の切り替えを制御する制御部とを備え、前記給電対象は、車両の操舵機構に動力を付与するステアリング装置である。
【００１４】
上記構成によれば、各ＭＯＳＦＥＴのうち１つがショート故障した場合であっても、主電源から補助電源へ電流が流れ込むことを規制することができる電源装置を実現することができる。
【発明の効果】
【００１５】
本発明の電源回路及び電源装置によれば、主電源から給電対象へ給電するときに主電源から補助電源へ電流が流れ込むことを規制することができる。
【図面の簡単な説明】
【００１６】
【図１】電源装置を搭載したステアリング装置の概略構成を示す図。
【図２】電源装置についてその電気的構成を示す図。
【図３】電源装置の各ＭＯＳＦＥＴのスイッチ状態を示す表。
【図４】主電源が失陥してなくかつ第７ＭＯＳＦＥＴがオープン故障した場合の電源装置の各ＭＯＳＦＥＴのスイッチ状態を示す回路図。
【図５】主電源が失陥してなくかつ第２ＭＯＳＦＥＴがショート故障した場合の電源装置の各ＭＯＳＦＥＴのスイッチ状態を示す回路図。
【発明を実施するための形態】
【００１７】
電源回路及び電源装置をステアリング装置に適用した一実施形態について説明する。
図１に示すように、本実施形態のステアリング装置１は、運転者のステアリングホイール１０の操作に基づいて転舵輪１６を転舵させる操舵機構２及び運転者のステアリング操作を補助するモータ２０を有するアシスト機構３を備えている。ステアリング装置１は、操舵機構２にモータ２０のモータトルクを操舵補助力として付与することにより、運転者のステアリング操作を補助する、いわゆる、電動パワーステアリング装置である。
【００１８】
操舵機構２は、一端にステアリングホイール１０が固定されて他端にピニオンギア１１が形成されているステアリング軸１２と、ピニオンギア１１と噛み合うラックギア１３が形成されているラック軸１４とを備えている。これらピニオンギア１１及びラックギア１３によりラックアンドピニオン機構が構成されている。ステアリング軸１２の回転運動は、ラックアンドピニオン機構を介してラック軸１４の軸方向の往復直線運動に変換される。ステアリング装置１は、ラック軸１４の軸方向が車幅方向となるように車両に組み付けられている。ラック軸１４の往復直線運動は、ラック軸１４の両端にそれぞれ連結されたタイロッド１５を介して左右の転舵輪１６にそれぞれ伝達されることにより、転舵輪１６の転舵角が変化し、車両の進行方向が変更される。
【００１９】
ステアリング軸１２には、ステアリングホイール１０の操作によりステアリング軸１２に加えられた操舵トルクＴＲを計測するためのトルクセンサ１７が装着されている。本実施形態のトルクセンサ１７は、ステアリング軸１２の一部を構成するトーションバーの捩り量を検出して、その捩り量に基づいて操舵トルクＴＲを計測している。
【００２０】
アシスト機構３は、操舵補助用のモータ２０と、減速機２１とを備えている。モータ２０は、減速機２１を介してステアリング軸１２に連結されている。減速機２１は、モータ２０の回転を減速し、当該減速した回転力をステアリング軸１２に伝達する。本実施形態のモータ２０としては、３相ブラシレスモータが採用されている。また、本実施形態の減速機２１としては、ウォームギア機構が採用されている。
【００２１】
ステアリング装置１は、操舵制御装置３０及び電源装置４０を備えている。操舵制御装置３０には、モータ２０の各相（Ｕ相、Ｖ相、Ｗ相）にそれぞれ２つのスイッチング素子を備えた公知の回路であるインバータが構成されている。ステアリング装置１が車両に組み付けられた際、電源装置４０は車載された主電源５０と接続され、操舵制御装置３０は電源装置４０を介して主電源５０と接続される。電源装置４０は、主電源５０と電力の給電対象であるステアリング装置１の構成要素の一つである操舵制御装置３０との間に設けられている。操舵制御装置３０は、主電源５０の給電を通じてモータ２０の動作を制御することで、運転者のステアリング操作を補助する。操舵制御装置３０は、モータ２０の動作を制御するための制御量等の演算をする各種演算処理を実行する操舵制御部３１と、当該各種演算処理のためのプログラムやデータを格納するメモリ３２とを備えている。操舵制御部３１には、上述のトルクセンサ１７及び車速センサ１８が接続されている。車速センサ１８は、車両の走行速度ＶＳを検出する。操舵制御部３１は、操舵補助力の制御に際して、操舵トルクＴＲ及び走行速度ＶＳに基づいて操舵補助力の目標値である目標操舵補助力分の操舵補助力を決定する。操舵制御部３１は、目標操舵補助力分の操舵補助力を発生するべく、インバータの制御を通じてモータ２０の動作を制御する。
【００２２】
電源装置４０の機能について説明する。
図２に示すように、電源装置４０は、電源回路４１と、電源制御部４２とを備えている。
【００２３】
電源回路４１は、主電源５０と操舵制御装置３０との間で、あるいは補助電源１００と操舵制御装置３０との間で、当該操舵制御装置３０に対して給電する給電状態と、当該給電を遮断する遮断状態とを切り替える機能を有する。電源回路４１には、主電源５０の電源電圧が入力電圧Ｖｉｎとして入力される。電源回路４１は、入力された入力電圧Ｖｉｎを操舵制御装置３０に対して供給するべく出力電圧Ｖｏｕｔとして出力する。
【００２４】
電源制御部４２は、電源回路４１の給電状態及び遮断状態の切り替えを制御する機能を有する。図示は省略するが、電源制御部４２には、主電源５０の電源電圧が入力電圧Ｖｉｎとして入力され、当該入力された入力電圧Ｖｉｎに基づき電源回路４１の給電状態及び遮断状態の切り替えを制御する。電源制御部４２は、電源回路４１の給電状態及び遮断状態を切り替えるべく制御電圧ＶＣ１，ＶＣ２を出力する。本実施形態において、電源制御部４２は制御部の一例である。
【００２５】
電源回路４１の機能について説明する。
図２に示すように、電源回路４１は、補助電源１００と、１０個のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect-transistor）と、８個の電圧印加回路とを備えている。補助電源１００は、電荷を充放電可能である。補助電源１００としては、例えばリチウムイオンキャパシタが採用されている。補助電源１００の出力電圧は、主電源５０の電源電圧以下に設定されている。
【００２６】
電源回路４１には、主電源５０から電力の給電対象である操舵制御装置３０への給電経路としての主電源側給電経路Ｌｍと、主電源側給電経路Ｌｍに接続されて補助電源１００から操舵制御装置３０への給電経路としての補助電源側給電経路Ｌｓとが設けられている。補助電源側給電経路Ｌｓは、主電源側給電経路Ｌｍ上における接続点Ｐに接続されている。補助電源側給電経路Ｌｓは、第１補助電源側給電経路Ｌ１及び第２補助電源側給電経路Ｌ２により構成されている。第１補助電源側給電経路Ｌ１及び第２補助電源側給電経路Ｌ２は、並列に設けられている。主電源側給電経路Ｌｍは、第１主電源側給電経路Ｌ３及び第２主電源側給電経路Ｌ４により構成されている。第１主電源側給電経路Ｌ３及び第２主電源側給電経路Ｌ４は、並列に設けられている。第１主電源側給電経路Ｌ３及び第２主電源側給電経路Ｌ４は、接続点Ｐよりも主電源５０側で並列接続されている。
【００２７】
電源回路４１は、補助電源側給電経路Ｌｓ上に設けられる第１〜第６ＭＯＳＦＥＴ１０１〜１０６と、主電源側給電経路Ｌｍ上に設けられる第７〜第１０ＭＯＳＦＥＴ１０７〜１１０とを備えている。第１〜第６ＭＯＳＦＥＴ１０１〜１０６は、Ｎ型半導体層が対応付けられたソース端子と、Ｎ型半導体層が対応付けられたドレイン端子と、Ｐ型半導体層が対応付けられたゲート端子とをそれぞれ有するＮチャネルＭＯＳＦＥＴである。図２中では、ソース端子については「Ｓ」、ドレイン端子については「Ｄ」、ゲート端子については「Ｇ」と示す。また、第７〜第１０ＭＯＳＦＥＴ１０７〜１１０は、Ｐ型半導体層が対応付けられたソース端子と、Ｐ型半導体層が対応付けられたドレイン端子と、Ｎ型半導体層が対応付けられたゲート端子とをそれぞれ有するＰチャネルＭＯＳＦＥＴである。
【００２８】
第１補助電源側給電経路Ｌ１上には、第１ＭＯＳＦＥＴ１０１、第２ＭＯＳＦＥＴ１０２、及び第３ＭＯＳＦＥＴ１０３が設けられている。第１ＭＯＳＦＥＴ１０１は、ドレイン端子が補助電源１００の高電位側と接続されているとともに、ソース端子が第２ＭＯＳＦＥＴ１０２のソース端子と接続されている。第１ＭＯＳＦＥＴ１０１の寄生ダイオードＤ１は、ドレイン端子からソース端子への電流の導通を遮断している。後述の第２〜第６ＭＯＳＦＥＴ１０２〜１０６についても、その寄生ダイオードは、ドレイン端子からソース端子への電流の導通を遮断している。第１ＭＯＳＦＥＴ１０１の寄生ダイオードＤ１は、補助電源１００側から操舵制御装置３０側への電流の導通を規制している。
【００２９】
第２ＭＯＳＦＥＴ１０２は、ソース端子が第１ＭＯＳＦＥＴ１０１のソース端子と接続されているとともに、ドレイン端子が第３ＭＯＳＦＥＴ１０３のソース端子と接続されている。第１ＭＯＳＦＥＴ１０１のゲート端子及び第２ＭＯＳＦＥＴ１０２のゲート端子は、第１電圧印加回路１１１と接続されている。第２ＭＯＳＦＥＴ１０２の寄生ダイオードＤ２は、操舵制御装置３０側から補助電源１００側への電流の導通を規制している。
【００３０】
第３ＭＯＳＦＥＴ１０３は、ソース端子が第２ＭＯＳＦＥＴ１０２のドレイン端子と接続されているとともに、ドレイン端子が操舵制御装置３０と接続されている。第３ＭＯＳＦＥＴ１０３のゲート端子は、第２電圧印加回路１１２と接続されている。第３ＭＯＳＦＥＴ１０３の寄生ダイオードＤ２は、操舵制御装置３０側から補助電源１００側への電流の導通を規制している。
【００３１】
第２補助電源側給電経路Ｌ２には、第４ＭＯＳＦＥＴ１０４、第５ＭＯＳＦＥＴ１０５、及び第６ＭＯＳＦＥＴ１０６が設けられている。第４ＭＯＳＦＥＴ１０４は、ドレイン端子が補助電源１００の高電位側と接続されているとともに、ソース端子が第５ＭＯＳＦＥＴ１０５のソース端子と接続されている。第４ＭＯＳＦＥＴ１０４の寄生ダイオードＤ１は、補助電源１００側から操舵制御装置３０側への電流の導通を規制している。
【００３２】
第５ＭＯＳＦＥＴ１０５は、ソース端子が第４ＭＯＳＦＥＴ１０４のソース端子と接続されているとともに、ドレイン端子が第６ＭＯＳＦＥＴ１０６のソース端子と接続されている。第４ＭＯＳＦＥＴ１０４のゲート端子及び第５ＭＯＳＦＥＴ１０５のゲート端子は、第３電圧印加回路１１３と接続されている。第５ＭＯＳＦＥＴ１０５の寄生ダイオードＤ２は、操舵制御装置３０側から補助電源１００側への電流の導通を規制している。
【００３３】
第６ＭＯＳＦＥＴ１０６は、ソース端子が第５ＭＯＳＦＥＴ１０５のドレイン端子と接続されているとともに、ドレイン端子が操舵制御装置３０と接続されている。第６ＭＯＳＦＥＴ１０６のゲート端子は、第４電圧印加回路１１４と接続されている。第６ＭＯＳＦＥＴ１０６の寄生ダイオードＤ２は、操舵制御装置３０側から補助電源１００側への電流の導通を規制している。
【００３４】
第１主電源側給電経路Ｌ３上には、第７ＭＯＳＦＥＴ１０７及び第８ＭＯＳＦＥＴ１０８が設けられている。第７ＭＯＳＦＥＴ１０７は、ソース端子が主電源５０の高電位側と接続されているとともに、ドレイン端子が第８ＭＯＳＦＥＴ１０８のドレイン端子と接続されている。第７ＭＯＳＦＥＴ１０７のゲート端子は、第５電圧印加回路１１５と接続されている。第７ＭＯＳＦＥＴ１０７の寄生ダイオードＤ３は、ソース端子からドレイン端子への電流の導通を遮断している。後述の第８〜第１０ＭＯＳＦＥＴ１０８〜１１０についても、その寄生ダイオードは、ソース端子からドレイン端子への電流の導通を遮断している。第７ＭＯＳＦＥＴ１０７の寄生ダイオードＤ３は、主電源５０側から操舵制御装置３０側への電流の導通を規制している。
【００３５】
第８ＭＯＳＦＥＴ１０８は、ドレイン端子が第７ＭＯＳＦＥＴ１０７のドレイン端子と接続されているとともに、ソース端子が操舵制御装置３０と接続されている。第８ＭＯＳＦＥＴ１０８のゲート端子は、第６電圧印加回路１１６と接続されている。第８ＭＯＳＦＥＴ１０８の寄生ダイオードＤ４は、操舵制御装置３０側から主電源５０側への電流の導通を規制している。
【００３６】
第２主電源側給電経路Ｌ４上には、第９ＭＯＳＦＥＴ１０９及び第１０ＭＯＳＦＥＴ１１０が設けられている。第９ＭＯＳＦＥＴ１０９は、ソース端子が主電源５０の高電位側と接続されているとともに、ドレイン端子が第８ＭＯＳＦＥＴ１０８のドレイン端子と接続されている。第９ＭＯＳＦＥＴ１０９のゲート端子は、第７電圧印加回路１１７と接続されている。第９ＭＯＳＦＥＴ１０９の寄生ダイオードＤ３は、主電源５０側から操舵制御装置３０側への電流の導通を規制している。
【００３７】
第１０ＭＯＳＦＥＴ１１０は、ドレイン端子が第９ＭＯＳＦＥＴ１０９のドレイン端子と接続されているとともに、ソース端子が操舵制御装置３０と接続されている。第１０ＭＯＳＦＥＴ１１０のゲート端子は、第８電圧印加回路１１８と接続されている。第１０ＭＯＳＦＥＴ１１０の寄生ダイオードＤ４は、操舵制御装置３０側から主電源５０側への電流の導通を規制している。
【００３８】
電源回路４１は、補助電源側給電経路Ｌｓ上に設けられる第１〜第６ＭＯＳＦＥＴ１０１〜１０６のスイッチ状態を切り替える第１〜第４電圧印加回路１１１〜１１４と、主電源側給電経路Ｌｍ上に設けられる第７〜第１０ＭＯＳＦＥＴ１０７〜１１０のスイッチ状態を切り替える第５〜第８電圧印加回路１１５〜１１８とを備えている。第１〜第８電圧印加回路１１１〜１１８は、電源制御部４２に接続されている。電源制御部４２は、スイッチ状態を給電状態と遮断状態との間で切り替えるべく、第１〜第４電圧印加回路１１１〜１１４に対して制御電圧ＶＣ１を出力し、第５〜第８電圧印加回路１１５〜１１８に対して制御電圧ＶＣ２を出力する。具体的には、電源制御部４２は、主電源５０が失陥していない場合、主電源５０からの給電に基づいて操舵補助力の付与に関わる制御を操舵制御装置３０に実行させるべく、主電源側給電経路Ｌｍ上の第７〜第１０ＭＯＳＦＥＴ１０７〜１１０を給電状態とする給電切替用の制御電圧ＶＣ２を出力する。一方、電源制御部４２は、主電源５０が失陥していない場合、補助電源側給電経路Ｌｓ上の第１〜第６ＭＯＳＦＥＴ１０１〜１０６を遮断状態とする遮断切替用の制御電圧ＶＣ１を出力する。また、電源制御部４２は、主電源５０が失陥している場合、補助電源１００からの給電に基づいて操舵補助力の付与に関わる制御を操舵制御装置３０に実行させるべく、補助電源側給電経路Ｌｓ上の第１〜第６ＭＯＳＦＥＴ１０１〜１０６を給電状態とする給電切替用の制御電圧ＶＣ１を出力する。一方、電源制御部４２は、主電源５０が失陥している場合、主電源側給電経路Ｌｍ上の第７〜第１０ＭＯＳＦＥＴ１０７〜１１０を遮断状態とする遮断切替用の制御電圧ＶＣ２を出力する。給電切替用の制御電圧ＶＣ１，ＶＣ２は各ＭＯＳＦＥＴを給電状態とする制御電圧であり、遮断切替用の制御電圧ＶＣ１，ＶＣ２は各ＭＯＳＦＥＴを遮断状態とする制御電圧である。本実施形態において、第７〜第１０ＭＯＳＦＥＴ１０７〜１１０を給電状態とする給電切替用の制御電圧ＶＣ２は、第７〜第１０ＭＯＳＦＥＴ１０７〜１１０を遮断状態とする遮断切替用の制御電圧ＶＣ２と比べて低電位なローレベル信号である。一方、第１〜第６ＭＯＳＦＥＴ１０１〜１０６を給電状態とする給電切替用の制御電圧ＶＣ１は、第１〜第６ＭＯＳＦＥＴ１０１〜１０６を遮断状態とする遮断切替用の制御電圧ＶＣ１と比べて高電位なハイレベル信号である。
【００３９】
第１電圧印加回路１１１は、電源制御部４２から給電切替用の制御電圧ＶＣ１が入力された場合、第１ＭＯＳＦＥＴ１０１及び第２ＭＯＳＦＥＴ１０２のゲート端子に、ソース端子の電位よりもゲート端子の電位が高電位となるなかで、これら端子間の電位差が設定された閾値以上となるようにゲート電圧Ｖｇ１を印加する。この閾値は、ゲート端子に対応付けられたＰ型半導体層に反転層が形成される程度の値に設定されている。また、第１電圧印加回路１１１は、電源制御部４２から遮断切替用の制御電圧ＶＣ１が入力された場合、第１ＭＯＳＦＥＴ１０１及び第２ＭＯＳＦＥＴ１０２のゲート端子に、ソース端子の電位とゲート端子の電位とが同電位となるように、これら端子間の電位差が設定された閾値未満となるようにゲート電圧Ｖｇ１を印加する。ＮチャネルＭＯＳＦＥＴである第１ＭＯＳＦＥＴ１０１及び第２ＭＯＳＦＥＴ１０２の特性は、ソース端子の電位とゲート端子の電位との電位差が閾値未満となる場合に、ソース端子及びドレイン端子間で電流の導通を遮断する遮断状態となる。一方、ＮチャネルＭＯＳＦＥＴである第１ＭＯＳＦＥＴ１０１及び第２ＭＯＳＦＥＴ１０２の特性は、ソース端子の電位よりもゲート端子の電位が高電位となるなかで、これら端子間の電位差が設定された閾値以上となる場合に、ソース端子及びドレイン端子間で電流の導通が許容される給電状態となる。
【００４０】
第２電圧印加回路１１２、第３電圧印加回路１１３、及び第４電圧印加回路１１４については、電源制御部４２から給電切替用の制御電圧ＶＣ１あるいは遮断切替用の制御電圧ＶＣ１が入力された場合の機能が第１電圧印加回路１１１と同様であることから、その説明を割愛する。なお、第２電圧印加回路１１２は、第３ＭＯＳＦＥＴ１０３のスイッチ状態を給電状態と遮断状態との間で切り替える。第３電圧印加回路１１３は、第４ＭＯＳＦＥＴ１０４及び第５ＭＯＳＦＥＴ１０５のスイッチ状態を給電状態と遮断状態との間で切り替える。第４電圧印加回路１１４は、第６ＭＯＳＦＥＴ１０６のスイッチ状態を給電状態と遮断状態との間で切り替える。
【００４１】
第５電圧印加回路１１５は、電源制御部４２から給電切替用の制御電圧ＶＣ２が入力された場合、第７ＭＯＳＦＥＴ１０７のゲート端子に、ソース端子の電位よりもゲート端子の電位が低電位となるなかで、これら端子間の電位差が設定された閾値以上となるようにゲート電圧Ｖｇ５を印加する。この閾値は、ＰチャネルＭＯＳＦＥＴのゲート端子に対応付けられたＮ型半導体層に反転層が形成される程度の値に設定されている。また、第５電圧印加回路１１５は、電源制御部４２から遮断切替用の制御電圧ＶＣ２が入力された場合、第７ＭＯＳＦＥＴ１０７のゲート端子に、ソース端子の電位とゲート端子の電位とが同電位となるように、これら端子間の電位差が設定された閾値未満となるようにゲート電圧Ｖｇ５を印加する。ＰチャネルＭＯＳＦＥＴである第７ＭＯＳＦＥＴ１０７の特性は、ソース端子の電位とゲート端子の電位との電位差が閾値未満となる場合に、ソース端子及びドレイン端子間で電流の導通を遮断する遮断状態となる。一方、ＰチャネルＭＯＳＦＥＴである第７ＭＯＳＦＥＴ１０７の特性は、ソース端子の電位よりもゲート端子の電位が低電位となるなかで、これら端子間の電位差が閾値以上となる場合に、ソース端子及びドレイン端子間で電流の導通が許容される給電状態となる。
【００４２】
第６電圧印加回路１１６、第７電圧印加回路１１７、及び第８電圧印加回路１１８については、電源制御部４２から給電切替用の制御電圧ＶＣ２あるいは遮断切替用の制御電圧ＶＣ２が入力された場合の機能が第５電圧印加回路１１５と同様であることから、その説明を割愛する。なお、第６電圧印加回路１１６は、第８ＭＯＳＦＥＴ１０８のスイッチ状態を給電状態と遮断状態との間で切り替える。第７電圧印加回路１１７は、第９ＭＯＳＦＥＴ１０９のスイッチ状態を給電状態と遮断状態との間で切り替える。第８電圧印加回路１１８は、第１０ＭＯＳＦＥＴ１１０のスイッチ状態を給電状態と遮断状態との間で切り替える。
【００４３】
電源制御部４２は、第１補助電源側給電経路Ｌ１上における第１ＭＯＳＦＥＴ１０１と第２ＭＯＳＦＥＴ１０２との間の中間電位Ｖｍ１、及び第１補助電源側給電経路Ｌ１上における第２ＭＯＳＦＥＴ１０２と第３ＭＯＳＦＥＴ１０３との間の中間電位Ｖｍ２を取得する。また、電源制御部４２は、第２補助電源側給電経路Ｌ２上における第４ＭＯＳＦＥＴ１０４と第５ＭＯＳＦＥＴ１０５との間の中間電位Ｖｍ３、及び第２補助電源側給電経路Ｌ２上における第５ＭＯＳＦＥＴ１０５と第６ＭＯＳＦＥＴ１０６との間の中間電位Ｖｍ４を取得する。また、電源制御部４２は、第１主電源側給電経路Ｌ３上における第７ＭＯＳＦＥＴ１０７と第８ＭＯＳＦＥＴ１０８との間の中間電位Ｖｍ５、及び第２主電源側給電経路Ｌ４上における第９ＭＯＳＦＥＴ１０９と第１０ＭＯＳＦＥＴ１１０との間の中間電位Ｖｍ６を取得する。電源制御部４２は、これら中間電位Ｖｍ１〜Ｖｍ６に基づいて、第１〜第１０ＭＯＳＦＥＴ１０１〜１１０の異常を判定する。第１〜第１０ＭＯＳＦＥＴ１０１〜１１０の異常としては、ソース端子とドレイン端子との間が常に導通状態となるショート故障や、ソース端子とドレイン端子との間が常に遮断状態となるオープン故障が挙げられる。第１〜第１０ＭＯＳＦＥＴ１０１〜１１０の異常の判定方法の一例としては、第７〜第１０ＭＯＳＦＥＴ１０７〜１１０が給電状態である場合に、中間電位Ｖｍ５が０Ｖである一方で中間電位Ｖｍ６が主電源５０の電源電圧と同電位であるとき、第７ＭＯＳＦＥＴ１０７がオープン故障したと判定する。また、第１〜第１０ＭＯＳＦＥＴ１０１〜１１０の異常の判定方法の他の例としては、第１〜第６ＭＯＳＦＥＴ１０１〜１０６が遮断状態である場合に、中間電位Ｖｍ１が補助電源１００の出力電圧と同電位であるとき、第１ＭＯＳＦＥＴ１０１がショート故障したと判定する。このように、中間電位Ｖｍ１〜Ｖｍ６を用いることで、第１〜第１０ＭＯＳＦＥＴ１０１〜１１０の異常を判定することができる。なお、第１〜第１０ＭＯＳＦＥＴ１０１〜１１０の異常の判定は、車両の始動スイッチがオンされたときに実行されるイニシャルチェック中に実行される。また、電源制御部４２は、中間電位Ｖｍ１〜Ｖｍ６に基づいて、主電源５０の失陥や補助電源１００の失陥について判定する。電源制御部４２は、第７〜第１０ＭＯＳＦＥＴ１０７〜１１０が給電状態である場合に、中間電位Ｖｍ５，Ｖｍ６がともに操舵制御装置３０が操舵補助力の付与に関わる制御を実行するのに必要な電圧未満であることを示すとき、主電源５０が失陥していると判定する。また、電源制御部４２は、第１〜第６ＭＯＳＦＥＴ１０１〜１０６が給電状態である場合に、中間電位Ｖｍ１〜Ｖｍ４がいずれも操舵制御装置３０が操舵補助力の付与に関わる制御を実行するのに必要な電圧未満であることを示すとき、補助電源１００が失陥していると判定する。なお、主電源５０及び補助電源１００が失陥しているか否かの判定は、始動スイッチがオンされている期間中に間欠的に実行される。
【００４４】
本実施形態の作用を説明する。
図２及び図３に示すように、電源制御部４２は、通常時、すなわち主電源５０が失陥してなくかつ電源回路４１の機能に異常がない場合、主電源５０から操舵制御装置３０に給電するべく、第１〜第６ＭＯＳＦＥＴ１０１〜１０６を遮断状態に切り替え、第７〜第１０ＭＯＳＦＥＴ１０７〜１１０を給電状態に切り替える。これにより、第１主電源側給電経路Ｌ３及び第２主電源側給電経路Ｌ４を通じて、主電源５０から操舵制御装置３０に給電される。
【００４５】
電源制御部４２は、主電源５０が失陥している失陥時に電源回路４１の機能に異常がない場合、補助電源１００から操舵制御装置３０に給電するべく、第１〜第６ＭＯＳＦＥＴ１０１〜１０６を給電状態に切り替え、第７〜第１０ＭＯＳＦＥＴ１０７〜１１０を遮断状態に切り替える。これにより、第１補助電源側給電経路Ｌ１及び第２補助電源側給電経路Ｌ２を通じて、補助電源１００から操舵制御装置３０に対して給電することができるため、主電源５０の失陥時における操舵制御装置３０への給電をバックアップすることができる。
【００４６】
図３及び図４に示すように、電源制御部４２は、例えば主電源５０が失陥してなくかつ第７ＭＯＳＦＥＴ１０７がオープン故障した場合、第１〜第８ＭＯＳＦＥＴ１０１〜１０８を遮断状態に切り替え、第９ＭＯＳＦＥＴ１０９及び第１０ＭＯＳＦＥＴ１１０を給電状態に切り替える。これにより、第７ＭＯＳＦＥＴ１０７がオープン故障することによって第７ＭＯＳＦＥＴ１０７のソース端子とドレイン端子との間が常に遮断状態となった場合であっても、第２主電源側給電経路Ｌ４を通じて、主電源５０から操舵制御装置３０に給電することができる。なお、図２に示すように、例えば主電源５０が失陥してなくかつ第８ＭＯＳＦＥＴ１０８がオープン故障した場合は、第８ＭＯＳＦＥＴ１０８のソース端子とドレイン端子との間が常に遮断状態となるものの、第８ＭＯＳＦＥＴ１０８の寄生ダイオードＤ４を通じて主電源５０側から操舵制御装置３０側に電流が導通する。このことから、第８ＭＯＳＦＥＴ１０８がオープン故障した場合は、第１主電源側給電経路Ｌ３及び第２主電源側給電経路Ｌ４を通じて、主電源５０から操舵制御装置３０に給電することができる。また、電源制御部４２は、例えば主電源５０が失陥してなくかつ第９ＭＯＳＦＥＴ１０９がオープン故障した場合、第１〜第６ＭＯＳＦＥＴ１０１〜１０６、第９ＭＯＳＦＥＴ１０９、及び第１０ＭＯＳＦＥＴ１１０を遮断状態切り替え、第７ＭＯＳＦＥＴ１０７及び第８ＭＯＳＦＥＴ１０８を給電状態に切り替える。これにより、第１主電源側給電経路Ｌ３を通じて、主電源５０から操舵制御装置３０に給電することができる。また、電源制御部４２は、例えば主電源５０が失陥してなくかつ第１０ＭＯＳＦＥＴ１１０の寄生ダイオードＤ４を通じて主電源５０側から操舵制御装置３０側に電流が導通することから、第１主電源側給電経路Ｌ３及び第２主電源側給電経路Ｌ４を通じて、主電源５０から操舵制御装置３０に給電することができる。
【００４７】
図３及び図５に示すように、電源制御部４２は、例えば主電源５０が失陥してなくかつ第２ＭＯＳＦＥＴ１０２がショート故障した場合であっても、第１〜第６ＭＯＳＦＥＴ１０１〜１０６を遮断状態に切り替え、第７〜第１０ＭＯＳＦＥＴ１０７〜１１０を給電状態に切り替える。この場合、第２ＭＯＳＦＥＴ１０２がショート故障することによって第２ＭＯＳＦＥＴ１０２のソース端子とドレイン端子との間が常に遮断状態となった場合であっても、第３ＭＯＳＦＥＴ１０３を遮断状態に切り替えることで、主電源５０側から補助電源１００側への電流の流れ込みを規制することができる。すなわち、電源制御部４２は、通常時も、主電源５０が失陥してなくかつ第１〜第１０ＭＯＳＦＥＴ１０１〜１１０のうちいずれがショート故障した場合も、第１〜第６ＭＯＳＦＥＴ１０１〜１０６を遮断状態に切り替え、第７〜第１０ＭＯＳＦＥＴ１０７〜１１０を給電状態に切り替える。これにより、主電源５０側から補助電源１００側への電流の流れ込みを規制することができる。例えば主電源５０が失陥してなくかつ第１ＭＯＳＦＥＴ１０１がショート故障した場合、第２ＭＯＳＦＥＴ１０２及び第３ＭＯＳＦＥＴ１０３を遮断状態に切り替えることで、主電源５０側から補助電源１００側への電流の流れ込みを規制することができる。また、例えば主電源５０が失陥してなくかつ第３ＭＯＳＦＥＴ１０３がショート故障した場合、第２ＭＯＳＦＥＴ１０２を遮断状態に切り替えることで、主電源５０側から補助電源１００側への電流の流れ込みを規制することができる。
【００４８】
図２及び図３に示すように、電源制御部４２は、例えば主電源５０が失陥しておりかつ第１ＭＯＳＦＥＴ１０１がオープン故障した場合、第１〜第３ＭＯＳＦＥＴ１０１〜１０３及び第７〜第１０ＭＯＳＦＥＴ１１０を遮断状態に切り替え、第４〜第６ＭＯＳＦＥＴ１０４〜１０６を給電状態に切り替える。この場合、第１ＭＯＳＦＥＴ１０１がオープン故障することによって第１ＭＯＳＦＥＴ１０１のソース端子とドレイン端子との間が常に遮断状態となった場合であっても、第２補助電源側給電経路Ｌ２を通じて補助電源１００から操舵制御装置３０に給電することができる。これにより、主電源５０の失陥時における操舵制御装置３０への給電をバックアップすることができる。図２に示すように、電源制御部４２は、例えば主電源５０が失陥しておりかつ第２ＭＯＳＦＥＴ１０２あるいは第３ＭＯＳＦＥＴ１０３がオープン故障した場合についても、第１〜第３ＭＯＳＦＥＴ１０１〜１０３及び第７〜第１０ＭＯＳＦＥＴ１１０を遮断状態とし、第４〜第６ＭＯＳＦＥＴ１０４〜１０６を給電状態とする。これにより、第２補助電源側給電経路Ｌ２を通じて補助電源１００から操舵制御装置３０に給電することができる。一方、電源制御部４２は、例えば主電源５０が失陥しておりかつ第４〜第６ＭＯＳＦＥＴ１０４〜１０６のうち１つがオープン故障した場合、第４〜第１０ＭＯＳＦＥＴ１０４〜１１０を遮断状態とし、第１〜第３ＭＯＳＦＥＴ１０１〜１０３を給電状態とする。これにより、第１補助電源側給電経路Ｌ１を通じて補助電源１００から操舵制御装置３０に給電することができる。
【００４９】
図２に示すように、電源制御部４２は、主電源５０が失陥していない一方、補助電源１００が失陥している場合は、上述の場合と同様の制御を実行する。また、電源制御部４２は、主電源５０も補助電源１００も失陥している場合は、操舵制御装置３０が操舵補助力の付与に関わる制御を実行するのに必要な電圧を確保できないため、制御を終了する等のフェイルセーフに移行する。
【００５０】
本実施形態の効果を説明する。
（１）仮に、第３ＭＯＳＦＥＴ１０３が設けられていない場合、第２ＭＯＳＦＥＴ１０２がショート故障したときには、第２ＭＯＳＦＥＴ１０２及び第１ＭＯＳＦＥＴ１０１を遮断状態に切り替えたとしても、第２ＭＯＳＦＥＴ１０２は、ショート故障のために主電源５０側から補助電源１００側へ電流を導通させることになる（図５中の２点鎖線の矢印を参照）。また、この際、第２ＭＯＳＦＥＴ１０２は、寄生ダイオードＤ２を通じて主電源５０側から補助電源１００側へ電流を導通させることになる。この場合、主電源５０から補助電源１００へ電流が流れ込むことを規制することができない。本実施形態によれば、第１補助電源側給電経路Ｌ１に、第２ＭＯＳＦＥＴ１０２に加えて第３ＭＯＳＦＥＴ１０３を設けており、第３ＭＯＳＦＥＴ１０３は主電源５０側から補助電源１００側への電流の導通を規制する寄生ダイオードＤ２を有している。仮に、第２ＭＯＳＦＥＴ１０２がショート故障したとしても、第３ＭＯＳＦＥＴ１０３を遮断状態に切り替えれば、主電源５０から補助電源１００への電流の導通が遮断される（図５中の実線の矢印を参照）。また、第１ＭＯＳＦＥＴ１０１がショート故障した場合においても、第２ＭＯＳＦＥＴ１０２及び第３ＭＯＳＦＥＴ１０３を遮断状態に切り替えれば、主電源５０から補助電源１００へ電流が流れ込むことを規制することができる。また、第３ＭＯＳＦＥＴ１０３がショート故障した場合においても、第２ＭＯＳＦＥＴ１０２を遮断状態に切り替えれば、主電源５０から補助電源１００へ電流が流れ込むことを規制することができる。このように、各ＭＯＳＦＥＴのうち１つがショート故障した場合であっても、主電源５０から補助電源１００への電流の流れ込みを規制することができる。
【００５１】
（２）第３ＭＯＳＦＥＴ１０３を第１補助電源側給電経路Ｌ１上に設けている。そのため、第３ＭＯＳＦＥＴ１０３を主電源側給電経路Ｌｍ上に設ける場合と比べて、主電源５０から操舵制御装置３０へ給電するときのオン抵抗を小さくすることができる。
【００５２】
（３）仮に、第４〜第６ＭＯＳＦＥＴ１０４〜１０６が設けられている第２補助電源側給電経路Ｌ２がない場合、第１ＭＯＳＦＥＴ１０１がオープン故障したときには、第２ＭＯＳＦＥＴ１０２及び第３ＭＯＳＦＥＴ１０３を給電状態に切り替えたとしても、補助電源１００から操舵制御装置３０へ電流を導通させることはできない。この場合、補助電源１００から給電しようとしたとしても操舵制御装置３０に給電することはできない。本実施形態によれば、補助電源１００と操舵制御装置３０との間に第１補助電源側給電経路Ｌ１とは別に第２補助電源側給電経路Ｌ２が設けられている。このため、第１ＭＯＳＦＥＴ１０１がオープン故障した場合に、補助電源１００から第２補助電源側給電経路Ｌ２を通じて操舵制御装置３０に給電することができる。また、第４ＭＯＳＦＥＴ１０４がオープン故障した場合に、補助電源１００から第１補助電源側給電経路Ｌ１を通じて操舵制御装置３０へ給電することができる。また、第２ＭＯＳＦＥＴ１０２、第３ＭＯＳＦＥＴ１０３、第５ＭＯＳＦＥＴ１０５、及び第６ＭＯＳＦＥＴ１０６のうち１つがオープン故障した場合に、補助電源１００から第１補助電源側給電経路Ｌ１及び第２補助電源側給電経路Ｌ２の少なくとも一方を通じて操舵制御装置３０へ給電することができる。このように、各ＭＯＳＦＥＴのうち１つがオープン故障した場合においても、補助電源１００から操舵制御装置３０への電流の導通を実現することができる。
【００５３】
（４）本実施形態によれば、第７〜第１０ＭＯＳＦＥＴ１０７〜１１０のうち１つがショート故障した場合であっても、主電源５０から補助電源１００へ電流が流れ込むことを規制することができる。また、第７〜第１０ＭＯＳＦＥＴ１０７〜１１０のうち１つがオープン故障した場合においても、主電源５０から操舵制御装置３０への電流の導通を実現することができる。
【００５４】
（５）本実施形態によれば、各ＭＯＳＦＥＴのうち１つがショート故障した場合であっても、主電源５０から補助電源１００へ電流が流れ込むことを規制することができる電源装置４０を実現することができる。
【００５５】
上記実施形態は次のように変更してもよい。また、以下の他の実施形態は、技術的に矛盾しない範囲において、互いに組み合わせることができる。
・第９ＭＯＳＦＥＴ１０９及び第１０ＭＯＳＦＥＴ１１０については、電源回路４１に設けなくてもよい。すなわち、主電源側給電経路Ｌｍは、第１主電源側給電経路Ｌ３のみで構成されていてもよい。この場合、各ＭＯＳＦＥＴのうち１つがショート故障した場合であっても、主電源５０から補助電源１００への電流の流れ込みを規制することができる。
【００５６】
・第４〜第６ＭＯＳＦＥＴ１０４〜１０６については、電源回路４１に設けなくてもよい。すなわち、補助電源側給電経路Ｌｓは、第１補助電源側給電経路Ｌ１のみで構成されていてもよい。この場合、各ＭＯＳＦＥＴのうち１つがショート故障した場合であっても、主電源５０から補助電源１００への電流の流れ込みを規制することができる。
【００５７】
・第３ＭＯＳＦＥＴ１０３及び第６ＭＯＳＦＥＴ１０６を主電源側給電経路Ｌｍ上に設けるようにしてもよい。この場合、第７ＭＯＳＦＥＴ１０７と同一構成のＭＯＳＦＥＴを第１主電源側給電経路Ｌ３上に設け、第９ＭＯＳＦＥＴ１０９と同一構成のＭＯＳＦＥＴを第２主電源側給電経路Ｌ４上に設けるようにしてもよい。例えば、第７ＭＯＳＦＥＴ１０７がショート故障した場合であっても、第７ＭＯＳＦＥＴ１０７と同一構成のＭＯＳＦＥＴによって、主電源５０から操舵制御装置３０への電流が導通することを規制できる。また、第３ＭＯＳＦＥＴ１０３及び第６ＭＯＳＦＥＴ１０６を補助電源側給電経路Ｌｓ上に設けるとともに、主電源側給電経路Ｌｍ上にも設けるようにしてもよい。
【００５８】
・主電源側給電経路Ｌｍ上のＭＯＳＦＥＴの並び方は、上記実施形態と同様の効果が得られるのであれば、適宜変更可能である。また、補助電源側給電経路Ｌｓ上のＭＯＳＦＥＴの並び方は、上記実施形態と同様の効果が得られるのであれば、適宜変更可能である。
【００５９】
・主電源５０から操舵制御装置３０への電流の導通の際には、第１主電源側給電経路Ｌ３及び第２主電源側給電経路Ｌ４の両方から電流を導通させたが、第１主電源側給電経路Ｌ３あるいは第２主電源側給電経路Ｌ４のいずれか一方のみ電流を導通させるようにしてもよい。また、補助電源１００から操舵制御装置３０への電流の導通の際には、第１補助電源側給電経路Ｌ１及び第２補助電源側給電経路Ｌ２の両方から電流を導通させたが、第１補助電源側給電経路Ｌ１あるいは第２補助電源側給電経路Ｌ２のいずれか一方のみ電流を導通させるようにしてもよい。
【００６０】
・第１〜第１０ＭＯＳＦＥＴ１０１〜１１０の異常の判定は、上述の中間電位Ｖｍ１〜Ｖｍ６を用いた判定に限らず、中間電位Ｖｍ１〜Ｖｍ６の比較に基づいた判定や、中間電位Ｖｍ１〜Ｖｍ６を用いない判定等、適宜変更可能である。
【００６１】
・第１〜第１０ＭＯＳＦＥＴ１０１〜１１０の異常の判定は、イニシャルチェック中に限らず、始動スイッチがオンされている期間中に間欠的に実行してもよい。
・第１〜第６ＭＯＳＦＥＴ１０１〜１０６は、ＰチャネルＭＯＳＦＥＴであってもよい。また、第７〜第１０ＭＯＳＦＥＴ１０７〜１１０は、ＮチャネルＭＯＳＦＥＴであってもよい。
【００６２】
・上記実施形態では、電源装置４０を適用したステアリング装置１は、ステアリング軸１２に減速機２１を介してモータ２０が連結された電動パワーステアリング装置として構成したが、モータ２０が減速機２１を介してラック軸１４に連結された電動パワーステアリング装置として構成してもよい。また、電源装置４０を適用した電動パワーステアリング装置に限らず、電源装置４０は、例えばステアバイワイヤ式のステアリング装置に適用してもよい。
【００６３】
・電源装置４０の給電対象は、エアバッグ装置やブレーキ装置等であってもよい。また、無人搬送車や電気自動車等の制御装置であってもよい。
【符号の説明】
【００６４】
１…ステアリング装置、２…操舵機構、１０…ステアリングホイール、２０…モータ、３０…操舵制御装置、３１…操舵制御部、３２…メモリ、４０…電源装置、４１…電源回路、４２…電源制御部、５０…主電源、１００…補助電源、１０１〜１１０…第１〜第１０ＭＯＳＦＥＴ、１１１〜１１８…第１〜第８電圧印加回路、Ｄ１〜Ｄ４…寄生ダイオード、Ｌｓ…補助電源側給電経路、Ｌ１…第１補助電源側給電経路、Ｌ２…第２補助電源側給電経路、Ｌｍ…主電源側給電経路、Ｌ３…第１主電源側給電経路、Ｌ４…第２主電源側給電経路、Ｐ…接続点、ＶＣ１，ＶＣ２…制御電圧、Ｖｍ１〜Ｖｍ６…中間電位。
【図１】
2020178474.tif 000003
【図２】
2020178474.tif 000004
【図３】
2020178474.tif 000005
【図４】
2020178474.tif 000006
【図５】
2020178474.tif 000007