(57)【要約】      （修正有）【課題】表示領域が矩形でない表示装置においても、セレクタの配置を可能とし、かつ、額縁領域を小さく抑える方法を提供する。【解決手段】表示領域の外形が矩形ではない液晶表示装置であって、表示領域１０００の外側に映像信号を供給するドライバ４０が配置し、表示領域とドライバの間にセレクタ用ＴＦＴを有するセレクタ３０が存在し、ドライバとセレクタの間には映像信号線が存在し、セレクタと表示領域の間にはドレイン線２０が存在し、表示領域の外側には走査線１０に走査線号を供給する走査回路１１が存在し、セレクタは走査線と表示領域の間に存在し、セレクタは、コモン電極であるＩＴＯによって覆われ、セレクタの外側にコモンバス配線が配置していることを特徴とする液晶表示装置。【選択図】図２
2020074002.tif 000002
【特許請求の範囲】
【請求項１】
走査線と、ドレイン線と、画素電極とが形成されたＴＦＴ基板を有する表示装置であって、
前記表示装置は、非矩形の表示領域と、前記表示領域を囲む周辺領域と、を有しており、
前記走査線は、走査線号を供給し、前記表示領域に沿って、前記周辺領域に配置された走査回路に接続されており、
前記画素電極は、前記表示領域に位置する第１画素電極と、前記周辺領域に位置する第２画素電極と、を有しており、
前記第１画素電極は、平面視において、前記走査線と前記ドレイン線とで囲まれており、
前記第２画素電極は、平面視において、前記走査線と重畳していることを特徴とする表示装置。
【請求項２】
さらに、前記周辺領域に位置する映像信号引き出し線を有しており、
前記映像信号引き出し線は、セレクタを介して前記ドレイン線と接続しており、
前記周辺領域において、前記走査線と前記映像信号引き出し線とが交差していることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記セレクタは、セレクタＴＦＴを有しており、
前記セレクタＴＦＴのゲートに接続されたセレクタ制御線は、前記ドレイン線と同じ層に形成されていることを特徴とする請求項２に記載の表示装置。
【請求項４】
前記第２画素電極は、ダミー画素電極である請求項１乃至３の何れか一項に記載の表示装置。
【請求項５】
前記第２画素電極は、平面視において、前記セレクタ制御線と重畳していることを特徴とする請求項３に記載の表示装置。
【請求項６】
前記第２画素電極は、平面視において、前記映像信号引き出し線と重畳していることを特徴とする請求項２に記載の表示装置。
【請求項７】
前記セレクタ制御線と前記走査線とは、絶縁膜を介して交差し、
前記セレクタ制御線と前記映像信号引き出し線とは、前記絶縁膜を介して交差していることを特徴とする請求項３に記載の表示装置。
【請求項８】
前記第２画素電極には、コモン電圧が供給されていることを特徴とする請求項１乃至７のいずれか１項に記載の表示装置。
【請求項９】
前記走査線は、前記周辺領域において、前記ドレイン線の延在方向に延びる第１部分を有しており、
前記第２画素電極は、前記第１部分と重畳していることを特徴とする請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に表示領域および外形が矩形ではない表示装置に関する。
【背景技術】
【０００２】
表示装置の一つである液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板との間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。
【０００３】
液晶表示装置に表示領域や外形は矩形のものが多いが、自動車に使用される表示装置、種々のゲーム等に使用される表示装置等では、表示領域や装置の外形が矩形でない表示装置に対する要求も存在する。表示装置が矩形でないことに起因する走査線駆動回路の問題と対策を記載したものとして、特許文献１があげられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２９２９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
表示領域が矩形でないと表示装置の周辺に配置される周辺回路や配線のレイアウトは、表示領域が矩形でない場合とは異なってくる。また、表示装置が矩形でないと、表示領域が矩形の場合には生じなかった問題が生ずる。以後、矩形でない表示領域を異形表示領域といい、表示領域が矩形でない表示パネルを異形表示パネルという。
【０００６】
異形表示パネルの場合でも、高い解像度を要求される場合が多い。高解像度とすると、横方向の画素が多くなり、画素に映像信号を供給するドレイン線の数も多くなる。ドレイン線の数が多くなると、表示領域外において、ドレイン引き回し線の数が多くなり、このための配線領域の面積が増大する。特に最近は、表示領域の端部から表示パネルの端部までの幅、いわゆる額縁領域を小さくしたいという要求がある。このためには、ドレイン引き回し線の数を減らす必要がある。
【０００７】
ドレイン引き回し線の数の増大を防ぐために、後で説明するようなセレクタ回路を用いてドライバＩＣから供給される映像信号線の数を１／２、あるいは１／３等に減少させて、引き回し線の数を減らす技術がある。しかし、異形表示領域にセレクタ回路を用いると、セレクタ回路と走査線あるいはコモン配線等とセレクタ回路との干渉（レイアウト上の交差、或いは、交差や近接に伴う電気的な影響）が生ずる。
【０００８】
本発明の課題は、セレクタ回路を有する異形表示領域を有する異形表示パネルを用いた場合であっても、額縁領域を抑えることが出来る表示領域を実現することである。
【課題を解決するための手段】
【０００９】
本発明は上記課題を克服するものであり、主な具体的な手段は次のとおりである。
【００１０】
（１）走査線が第１の方向に延在して第２の方向に配列し、ドレイン線が前記第２の方向に延在して前記第１の方向に配列し、走査線とドレイン線で囲まれた領域に画素が形成されたＴＦＴ基板に、液晶を介して対向基板を配置し、表示領域の外形が矩形ではない液晶表示装置であって、前記表示領域の外側に映像信号を供給するドライバが配置し、前記表示領域と前記ドライバの間にセレクタ用ＴＦＴを有するセレクタが存在し、前記ドライバと前記セレクタの間には映像信号線が存在し、前記セレクタと前記表示領域の間には前記ドレイン線が存在し、前記表示領域に対応する前記ドレイン線の数をＮｄとし、前記ドレイン線に対応する前記映像信号線の数をＮｖとした場合、Ｎｄ/Ｎｖ＝ｎであって、ｎは２以上の整数であり、
前記表示領域の外側には前記走査線に走査信号号を供給する走査回路が存在し、前記セレクタは前記走査線と前記表示領域との間、或いは、前記走査回路と前記表示領域との間に存在し、前記セレクタは、コモン電極であるＩＴＯによって覆われ、前記セレクタの外側にコモンバス配線が配置していることを特徴とする液晶表示装置。
【００１１】
（２）前記セレクタ用ＴＦＴにゲート電圧を供給するセレクタ制御信号線は、前記ドレイン線と同じ層で形成されていることを特徴とする（１）に記載の液晶表示装置。
【図面の簡単な説明】
【００１２】
【図１】液晶表示装置の表示領域の断面図である。
【図２】異形表示パネルの例である。
【図３】セレクタの構成を示す等価回路である。
【図４】表示領域の周辺を示す模式図である。
【図５】ドレイン線が形成された状態までの表示領域の周辺のレイアウトを示す平面図である。
【図６】画素電極が形成された状態までの表示領域の周辺のレイアウトを示す平面図である。
【図７】セレクタ部分における断面図である。
【図８】異形表示パネルの他の例である。
【図９】表示領域が矩形である場合におけるレイアウトを示す平面図である。
【発明を実施するための形態】
【００１３】
表示装置には各種が存在するが、その一種である液晶表示装置では視野角特性が問題となる。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式が優れた特性を有している。以後の実施形態では、ＩＰＳ方式の液晶表示装置を前提に説明する。本発明は、表示領域の外側における構成が対象となるが、層構造の説明のために、まず、表示領域の断面構造を説明する。
【００１４】
図１は、ＩＰＳ方式の液晶表示装置の断面図である。図１におけるＴＦＴは、いわゆるトップゲートタイプのＴＦＴであり、使用される半導体としては、ＬＴＰＳ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ−Ｓｉ）が使用されている。図１において、ガラス基板１００の上にＳｉＮからなる第１下地膜１０１およびＳｉＯ２からなる第２下地膜１０２がＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１００からの不純物が半導体層１０３を汚染することを防止することである。
【００１５】
第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は第２下地膜１０２に上にＣＶＤによってａ−Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ−Ｓｉ膜に変換したものである。このｐｏｌｙ−Ｓｉ膜をフォトリソグラフィによってパターニングする。
【００１６】
半導体膜１０３の上にはゲート絶縁膜１０４が形成される。このゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）によるＳｉＯ２膜である。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５は走査線が兼ねている。ゲート電極１０５は例えば、ＭｏＷ膜によって形成される。ゲート電極１０５あるいは走査線１０の抵抗を小さくする必要があるときはＡｌ合金が使用される。
【００１７】
ゲート電極１０５を覆って層間絶縁膜１０６をＳｉＯ２によって形成する。層間絶縁膜１０６はゲート配線１０５とコンタクト電極１０７とを絶縁するためである。層間絶縁膜１０６およびゲート絶縁膜１０４には、半導体層１０３のソース部Ｓをコンタクト電極１０７と接続するためのスルーホール１２０が形成される。層間絶縁膜１０６とゲート絶縁膜１０４にスルーホール１２０を形成するためのフォトリソグラフィは同時に行われる。
【００１８】
層間絶縁膜１０６の上にコンタクト電極１０７が形成される。コンタクト電極１０７は、スルーホール１３０を介して画素電極１１２と接続する。ＴＦＴは、図示しない部分においてドレイン線と接続している。
【００１９】
コンタクト電極１０７およびドレイン線は、同層で、同時に形成される。コンタクト電極１０７およびドレイン線（以後コンタクト電極１０７で代表させる）は、抵抗を小さくするために、例えば、ＡｌＳｉ合金が使用される。ＡｌＳｉ合金はヒロックを発生したり、Ａｌが他の層に拡散したりするので、例えば、図示しないＭｏＷによるバリア層、およびキャップ層によってＡｌＳｉをサンドイッチする構造がとられている。
【００２０】
コンタクト電極１０７を覆って無機パッシベーション膜（絶縁膜）１０８を被覆し、ＴＦＴ全体を保護する。無機パッシベーション膜１０８は第１下地膜１０１と同様にＣＶＤによって形成される。無機パッシベーション膜１０８を覆って有機パッシベーション膜１０９が形成される。有機パッシベーション膜１０９は感光性のアクリル樹脂で形成される。有機パッシベーション膜１０９は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜１０９は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜１０９の膜厚は１〜４μｍであるが、多くの場合は２μｍ程度である。
【００２１】
画素電極１１２とコンタクト電極１０７との導通を取るために、有機パッシベーション膜１０９にスルーホール１３０が形成される。その後コモン電極１１０となるＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）をスパッタリングによって形成し、スルーホール１３０およびその周辺からＩＴＯを除去するようにパターニングする。コモン電極１１０は各画素共通に平面状に形成することが出来る。コモン電極は初めに形成されるＩＴＯなので第１ＩＴＯと呼ばれることもある。
【００２２】
その後、容量絶縁膜１１１となるＳｉＮをＣＶＤによって全面に形成する。その後、スルーホール１３０内において、コンタクト電極１０７と画素電極１１２の導通をとるためのスルーホールを容量絶縁膜１１１および無機パッシベーション膜１０８に形成する。
【００２３】
その後、ＩＴＯをスパッタリングによって形成し、パターニングして画素電極１１２を形成する。画素電極は２番目に形成されるＩＴＯなので第２ＩＴＯと呼ばれることもある。画素電極の平面は、例えば図６に示すような、屈曲したストライプ状である。画素電極を屈曲させるのは、視野角特性をより均一にするためである。画素電極１１２の上に配向膜材料をフレキソ印刷あるいはインクジェット等によって塗布し、焼成して配向膜１１３を形成する。配向膜１１３の配向処理にはラビング法のほか偏光紫外線による光配向法が用いられる。
【００２４】
画素電極１１２とコモン電極１１０の間に電圧が印加されると図１に示すような電気力線が発生する。この電界によって液晶分子３０１を回転させ、液晶層３００を通過する光の量を画素毎に制御することによって画像を形成する。
【００２５】
図１において、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００の内側には、カラーフィルタ２０１が形成されている。カラーフィルタ２０１は画素毎に、赤、緑、青のカラーフィルタが形成されており、これによってカラー画像が形成される。カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス２０２はＴＦＴの遮光膜としての役割も有し、ＴＦＴに光電流が流れることを防止している。
【００２６】
カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２の表面は凹凸となっているために、オーバーコート膜２０３によって表面を平らにしている。オーバーコート膜の上には、液晶の初期配向を決めるための配向膜１１３が形成される。配向膜１１３の配向処理はＴＦＴ基板１００側の配向膜１１３と同様、ラビング法あるいは光配向法が用いられる。
【００２７】
なお、以上の構成は例であり、例えば、品種によってＴＦＴ基板１００における無機パッシベーション膜１０８が形成されていない場合もある。また、スルーホール１３０の形成プロセスも品種によって異なる場合がある。以下に実施例を用いて本発明を詳細に説明する。
【実施例１】
【００２８】
図２は異形表示パネルの例である。図２は、表示領域１０００、外形とも、上下が直線で、側部が曲線であるようなレーストラック状となっている。図２はＴＦＴ基板側の平面図である。図２において、表示領域１０００には、横方向に走査線１０が延在し、縦方向にドレイン線２０が延在し、走査線１０とドレイン線２０で囲まれた領域に画素が形成されている。
【００２９】
図２において、表示領域１０００より下側には、セレクタ３０とドライバＩＣ４０とが配置されている。ドライバＩＣ４０の外側は、フレキシブル配線基板と接続するための端子領域１５０となっている。表示領域１０００のドレイン線２０にはセレクタ３０を介してドライバＩＣ４０から映像信号が供給される。ドレイン線２０は、表示領域１０００の横方向の画素分存在するが、ドライバＩＣ４０からセレクタ３０までの映像信号引き出し線２１の数は、例えば、ドレイン線の１／３である。なお、ドレイン線の数をＮｄとし、映像信号引き出し線の数をＮｖとすると、Ｎｄ／Ｎｖ＝ｎで、ｎは２以上の整数となっている。
【００３０】
表示領域１０００の両側には、走査線１０に走査信号を供給するための走査回路１１が存在している。図２では、セレクタ３０が表示領域１０００と隣接して配置されている。表示領域１０００がレーストラック状であるため、表示領域１０００の側部の曲線部の外側における領域Ａにおいて、走査回路１１と表示領域１０００の間にセレクタ３０が存在している。この場合、走査線１０とセレクタ３０との間で、配線上の干渉が生ずる。
【００３１】
図９は、表示領域１０００が矩形の場合の表示装置の平面図である。図９において、表示領域１０００の下側にはセレクタ３０とドライバＩＣ４０、端子部１５０が順に配置し、表示領域１０００の両側には走査回路１１が存在している。この場合は、走査回路１１から延在する走査線１０とセレクタ３０との干渉はない。
【００３２】
本発明は、異形表示パネルにおいて、走査線１０とセレクタ３０との干渉を防止して、かつ、額縁領域を小さくする構成を与えるものである。図３はセレクタ３０の構成を示す等価回路である。上側が表示領域側であり、下側がドライバＩＣ側である。図３において、ＴＦＴ５１および画素容量５２を有する画素５０が横方向に配列している。各画素５０には、ドレイン線２０を介して映像信号が供給される。また、各画素５０のＴＦＴ５１は走査線１０によって制御される。
【００３３】
セレクタ３０は表示領域外におけるドレイン引き出し線（映像信号引き出し線）２１の数を減らすために配置され、表示領域の最外部に隣接して配置される。図３におけるセレクタによって、ドライバＩＣから出力する映像信号引き出し線２１の数はドレイン線２０の１／３になっている。したがって、映像信号引き出し線２１の引き回し配線のための面積を節約することが出来る。
【００３４】
一方、セレクタ３０を制御するために、セレクタ制御線３１が必要になる。図４は、図２の領域Ａにおけるセレクタ３０と画素５０の配置を示す平面図である。図４において、赤画素Ｒ、緑画素Ｇ、青画素Ｂの３つの画素５０のセットは、表示領域１０００の外端が曲線に近似されるように、階段状に形成されている。各画素セットに対応するセレクタ３０は画素セットに隣接して形成されている。従来は、表示領域１０００の外端部に隣接して、表示領域のコモン電極にコモン電圧を供給するコモンバス配線が形成されていたが、本発明では、セレクタ３０が配置している点が異なっている。
【００３５】
各画素には、図４の横方向の外側に配置する走査回路から走査線が接続される。つまり、セレクタ３０はセレクタ用ＴＦＴを有しているが、セレクタ用ＴＦＴのゲート電極、すなわち、セレクタ制御線と走査線の干渉を防ぐ必要がある。
【００３６】
図５は、ドレイン線２０が形成された状態までにおける表示領域端部付近の配線レイアウトを示す平面図である。図５の表示領域には、くの字型に屈曲したドレイン線２０が縦方向に延在して横方向に配列し、走査線１０が横方向に延在して縦方向に配列している。ドレイン線２０と走査線１０とで囲まれた領域が画素であり、画素電極が形成されるが、図５では、まだ、画素電極は形成されていない。図５において、点線より、ドレイン線２０が形成された側が表示領域になっている。
【００３７】
最外周の画素に隣接してセレクタ用ＴＦＴ３２がドレイン線２０毎に配置している。各セレクタ用ＴＦＴ３２にゲート信号を送るための３本のセレクタ制御線３１がセレクタ用ＴＦＴ３２の外側に延在している。走査線１０とセレクタ制御信号線３１との干渉を防止するために、セレクタ制御線３１はドレイン線２０と同じ層で配線し、セレクタ用ＴＦＴ３２と接続する直前でスルーホールを介して走査線１０と同じ層に乗りかえている。これによって、表示領域が異形であっても、セレクタ３０を表示領域に隣接して配置することが出来る。
【００３８】
セットになった３つのセレクタ用ＴＦＴ３２には、共通して映像信号引き出し線２１を介して映像信号が送られる。この映像信号を、セレクタ制御線３１を介する信号によって、ドレイン線２０に振り分けて供給する。したがって、図５では、映像信号引き出し線２１の数はドレイン線２０の数の１／３になっている。本願発明では、セレクタを表示領域に近接して設けている。そのため、映像信号引き出し線２１と走査線とが交差することとなる。しかし、セレクタを表示領域から離間して設けた場合は、映像信号引き出し線と走査線との交差箇所を減らすことができるが、ドレイン線との交差数が増加してしまう。本願発明の構成により、走査線とドレイン線との交差箇所数を減らすことができる。更に、セレクタ制御線３１を映像信号引き出し線とセレクタとの間に設けることにより、セレクタ制御線と映像信号引き出し線との交差個所を少なくすることが出来るとともに、セレクタ制御線の長さを短くすることができる。尚、図５では、セレクタ制御線をセレクタに沿って配置しているが、映像線引き出し線と平行に設けることも可能である。それにより、セレクタ制御線の長さを更に短くすることが可能となる。
【００３９】
ところで、図４に示すように、各セレクタで受け持つＹ方向の画素の数はＸ方向によって異なっている。例えば、表示領域１０００の外形が直線となっている部分では、セレクタ３０が受け持つ画素の数は３２０画素、表示領域の外形が曲線になっている部分での、セレクタ３０が受け持つ画素の最も少ない数は６画素である。
【００４０】
そうすると、各セレクタ３０で受け持つ配線の抵抗や容量が異なり、したがって、信号の大きさや遅延等が場所によって異なることになる。これを防止するために、本発明では、セレクタ用ＴＦＴ３２のチャンネル幅を場所によって変えている。例えば、直線部に配置するセレクタ用ＴＦＴ３２のチャンネル幅は曲線部に配置されるおけるセレクタ用ＴＦＴ３２のチャンネル幅よりも大きくする。また、曲線部に配置するセレクタ用ＴＦＴ３２のチャンネル幅も場所によって変えている。これによって、異形表示パネルであっても均一な画像を形成することが出来る。
【００４１】
図６は、図５と同じ領域に対し画素電極１１２まで形成した状態における平面図である。すなわち、図５に対し、無機パッシベーション膜、有機パッシベーション膜、コモン電極、容量絶縁膜、画素電極が積層して形成された状態である。図６において、点線より、ドレイン線２０が形成された側が表示領域になっている。
【００４２】
図６において、透明電極であるコモン電極１１０がスルーホール１３０を除く全面に形成されている。表示領域において、ドレイン線２０と走査線１０とで囲まれた領域に画素電極１１２がＩＴＯによって形成されている。表示領域の外側には、画素電極１１２と同じ形状のダミー画素電極１１２１が表示領域の画素電極１１２と同じピッチで形成されている。これによって、表示領域の最外部における画素電極１１２が他の表示領域内の画素電極１１２と同様のプロセス条件で形成できるようにしている。後で述べるように、ダミーの画素電極１１２１には、コモン電圧を印加することが出来る。
【００４３】
図７は図５、のＡ−Ａに対応する断面図であり、セレクタ用ＴＦＴ３２付近の断面図を示している。層構造は、図１で説明した表示領域における断面構造と同じである。すなわち、半導体層１０３の上にゲート絶縁膜１０４が形成され、その上にゲート電極１０５が形成され、これを覆って層間絶縁膜１０６が形成されている。
【００４４】
ゲート電極１０５はセレクタ制御線３１に接続されており、ソース電極は映像信号線２１となっている。また、ドレイン電極はドレイン線２０である。すなわち、セレクタ用ＴＦＴ３２はソース電極が並列して２個形成されている。ドレイン電極およびソース電極を覆って無機パッシベーション膜１０８が形成され、その上に有機パッシベーション膜１０９が形成されている。有機パッシベーション膜１０９の上には、平面状にＩＴＯで形成されたコモン電極１１０が形成されている。
【００４５】
コモン電極１１０を覆って容量絶縁膜１１１が形成され、その上にダミー画素電極１１２１が形成されている。すなわち、本発明では、セレクタ用ＴＦＴ３２の上をコモン電極１１０で覆う形となっている。このコモン電極１１０は表示領域のコモン電極１１０と連続して形成されている。このような構成とすることによって、セレクタ３０をコモン電極１１０でシールドすることになる。そして、コモン電極１１０には、セレクタ３０よりもさらに外側に形成されたコモン配線（コモンバス配線）からコモン電圧が供給される。
【００４６】
従来は、コモンバス配線は表示領域に隣接して形成されていたが、本発明の構成では、コモンバス配線はセレクタ３０よりも外側に形成される。このような構成とすることによって、セレクタ制御線３１をドレイン線２０あるいはコモンバス配線と同層で形成することが出来るようになる。
【００４７】
図６に示すダミー画素電極１１２１をフロートにしたくない場合は、図７の右側に示すように、容量絶縁膜１１１にスルーホール１４０を形成して、ダミー画素電極１１２１にコモン電圧を供給することが出来る。なお、容量絶縁膜１１１に形成するスルーホール１４０は表示領域におけるスルーホール１３０内において、容量絶縁膜１１１に形成するスルーホールと同時に形成することが出来る。
【００４８】
以上説明したように、本発明によれば、異形表示パネルの場合であっても、表示領域と隣接してセレクタを形成することができるので、異形表示パネルにおける額縁領域の面積の増大を防止することが出来る。また、セレクタをコモン電極によってシールドすることが出来、かつ、セレクタ用ＴＦＴのチャンネル幅を場所によって変化させることによって、異形表示パネルにおいても均一な画面を形成することが出来る。
【００４９】
以上は図２に示すようなレーストラック状の異形表示パネルについて説明したが、これに限らず、例えば、図８に示すようなハート型異形表示パネルについても適用することが出来る。図８の形状に対しては、図２で説明したのとほとんど同じ構成を適用することが出来る。つまり、図８の領域Ａは図２の領域Ａと同様な構成とすることが出来る。ただし、図８では表示領域の上部が直線ではないので、表示領域の下方に配置するセレクタ用ＴＦＴの容量、すなわち、チャンネル幅は、直線部においても変える必要がある。
【００５０】
図２、図８等の異形表示領域は、直線と曲線の組み合わせであるが、３角形、５角形、６角形等の辺が直線の組み合わせで形成された表示領域を有する表示装置に対しても本発明を適用することが出来る。また、図２、図８等は走査回路が画面の両側に存在しているが、走査回路は画面の片側に存在する場合にも本発明を適用することが出来る。尚、本発明は、液晶表示装置に限定されるものではなく、矩形以外の形状の表示領域を有し、表示領域のドレイン線（映像信号線）に対し、映像信号を時分割で供給するセレクタ（スイッチ回路）を有する、有機ＥＬ型表示装置等、表示装置全般に適用することが可能となる。
【符号の説明】
【００５１】
１０…走査線、  １１…走査回路、  ２０…ドレイン線、  ２１…映像信号線、  ３０…セレクタ、  ３１…セレクタ制御信号線、  ３２…セレクタ用ＴＦＴ、  ４０…ドライバＩＣ、  ５０…画素、  ５１…画素用ＴＦＴ、  ５２…画素容量、  １００…ＴＦＴ基板、  １０１…第１下地膜、  １０２…第２下地膜、  １０３…半導体層、  １０４…ゲート絶縁膜、  １０５…ゲート電極、  １０６…層間絶縁膜、  １０７…コンタクト電極、  １０８…無機パッシベーション膜、  １０９…有機パッシベーション膜、  １１０…コモン電極、  １１１…容量絶縁膜、  １１２…画素電極、  １１３…配向膜、  １２０…第１スルーホール、  １３０…第２スルーホール、  １４０…スルーホール、  １５０…端子領域、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ３００…液晶層、  ３０１…液晶分子、  １１２１…ダミー画素電極、  Ｄ…ドレイン部、Ｓ…ソース部
【図１】
2020074002.tif 000003
【図２】
2020074002.tif 000004
【図３】
2020074002.tif 000005
【図４】
2020074002.tif 000006
【図５】
2020074002.tif 000007
【図６】
2020074002.tif 000008
【図７】
2020074002.tif 000009
【図８】
2020074002.tif 000010
【図９】
2020074002.tif 000011