(57)【要約】【課題】第１共振回路と第２共振回路とが結合した場合における結合の強さを強くしつつ、第１共振回路と第２共振回路の結合状態を切り替えることができる変調回路を提供すること。【解決手段】変調回路は、第１接点と、第２接点と、第３接点と、第４接点とを有し、第１接点と第３接点とに第１共振回路が接続され、第２接点と第４接点とに第２共振回路が接続された環状回路であって、第１接点における電位の時間積分によって表される位相である第１位相と、第２接点における電位の時間積分によって表される位相である第２位相と、第３接点における電位の時間積分によって表される位相である第３位相と、第４接点における電位の時間積分によって表される位相である第４位相とに基づいて、第１共振回路と第２共振回路との結合状態を変化させる。【選択図】図１
2020074351.tif 000002
【特許請求の範囲】
【請求項１】
第１接点と、第２接点と、第３接点と、第４接点とを有し、前記第１接点と前記第３接点とに第１共振回路が接続され、前記第２接点と前記第４接点とに第２共振回路が接続された環状回路であって、
前記第１接点における電位の時間積分によって表される位相である第１位相と、前記第２接点における電位の時間積分によって表される位相である第２位相と、前記第３接点における電位の時間積分によって表される位相である第３位相と、前記第４接点における電位の時間積分によって表される位相である第４位相とに基づいて、前記第１共振回路と前記第２共振回路との結合状態を変化させる、
変調回路。
【請求項２】
前記第１位相と、前記第２位相と、前記第３位相と、前記第４位相とに基づいて、前記結合状態を、前記第１共振回路と前記第２共振回路とが結合していない状態と、前記第１共振回路と前記第２共振回路とが結合している状態とのいずれかに変化させる、
請求項１に記載の変調回路。
【請求項３】
前記第１共振回路と前記第２共振回路とのそれぞれに交流電圧を供給する電源により前記第１共振回路と前記第２共振回路とのそれぞれへの前記交流電圧の供給が開始された場合、前記結合状態を前記第１共振回路と前記第２共振回路とが結合している状態に変化させ、前記電源により前記第１共振回路と前記第２共振回路とのそれぞれへの前記交流電圧の供給が停止された場合、前記結合状態を前記第１共振回路と前記第２共振回路とが結合していない状態に変化させる、
請求項１又は２に記載の変調回路。
【請求項４】
０接合の第１ジョセフソン接合素子と、０接合の第２ジョセフソン接合素子と、π接合の第３ジョセフソン接合素子と、π接合の第４ジョセフソン接合素子とを備え、
前記第１ジョセフソン接合素子が前記第１接点と前記第２接点との間に位置し、
前記第２ジョセフソン接合素子が前記第２接点と前記第３接点との間に位置し、
前記第３ジョセフソン接合素子が前記第３接点と前記第４接点との間に位置し、
前記第４ジョセフソン接合素子が前記第４接点と前記第１接点との間に位置する、
請求項１から３のうちいずれか一項に記載の変調回路。
【請求項５】
前記第１共振回路と前記第２共振回路のうちの少なくとも一方が、ジョセフソン接合素子を含む量子ビット回路である、
請求項１から４のうちいずれか一項に記載の変調回路。
【請求項６】
前記第１共振回路と前記第２共振回路のうちのいずれか一方が、ジョセフソン接合素子を含む量子ビット回路である、
請求項５に記載の変調回路。
【請求項７】
前記第１共振回路と前記第２共振回路のうち前記量子ビット回路と異なる共振回路が、前記量子ビット回路の量子状態を読み出す読出回路を備える、
請求項６に記載の変調回路。
【請求項８】
請求項１から７のうちいずれか一項に記載の変調回路と、
前記第１共振回路と、
前記第２共振回路と、
前記第１共振回路と前記第２共振回路とのそれぞれに交流電圧を供給する電源と、
を備える制御回路。
【請求項９】
前記電源が供給する交流電圧の周波数は、前記第１共振回路と前記第２共振回路とのうち少なくとも一方の共振周波数である、
請求項８に記載の制御回路。
【請求項１０】
前記電源により前記第１共振回路と前記第２共振回路とのそれぞれへの前記交流電圧の供給が開始された場合、前記第１共振回路の量子状態の変化に応じて前記第２共振回路の量子状態が変化する、
請求項８又は９に記載の制御回路。
【請求項１１】
前記第２共振回路の量子状態の変化は、前記第１位相と、前記第２位相と、前記第３位相と、前記第４位相と、前記第１共振回路の量子状態の変化とに応じた変化である、
請求項１０に記載の制御回路。
【請求項１２】
前記電源により前記第１共振回路と前記第２共振回路とのそれぞれへの前記交流電圧の供給が停止された場合、前記第１共振回路の量子状態と、前記第２共振回路の量子状態とが独立に変化する、
請求項８から１１のうちいずれか一項に記載の制御回路。
【請求項１３】
請求項１から７のうちいずれか一項に記載の変調回路を備える、
情報処理装置。
【請求項１４】
請求項８から１２のうちいずれか一項に記載の制御回路を備える、
情報処理装置。
【請求項１５】
請求項１から７のうちいずれか一項に記載の変調回路を介して複数の前記第１共振回路と複数の前記第２共振回路とを交互に接続し、前記第１共振回路と前記第２共振回路とを二次元的又は三次元的に集積する、
集積方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、変調回路、制御回路、情報処理装置、及び集積方法に関する。
【背景技術】
【０００２】
量子計算機に関する技術の研究や開発が行われている。
【０００３】
これに関し、超伝導量子ビットを用いた量子計算機において２量子ビットゲート操作を行う方法が知られている（特許文献１、２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７６１３７６５号明細書
【特許文献２】米国特許出願公開第２０１６／０３８０６３６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、超伝導量子ビットは、ジョセフソン接合によってもたらされる非線形性を利用した非調和的な共振回路によって構成される。また、ある２つの超伝導量子ビットに対して２量子ビットゲート操作を行う場合、当該２つの超伝導量子ビットの状態は、当該２つの超伝導量子ビット間に相互作用が生じている状態でなければならない。当該２つの超伝導量子ビット間に相互作用が生じている状態とは、２つの超伝導量子ビットのそれぞれを構成する共振回路同士が電気的に結合している状態のことである。そして、当該２つの超伝導量子ビットに対する２量子ビットゲート操作では、２量子ビットゲート操作の時間短縮や精度向上等の目的の観点から、当該２つの超伝導量子ビット間の相互作用が強いことが望ましい。なお、ここでは、２つの共振回路同士が電気的に結合している状態とは、一方の共振回路から他方の共振回路に電流が流れている状態を意味し、これら２つの共振回路同士が配線によって物理的に接続されていることを意味しているわけではない。また、２つの共振回路同士が電気的に結合していない状態（２つの共振回路同士の電気的な結合が切れている状態）とは、一方の共振回路から他方の共振回路に電流が流れていない状態を意味し、これら２つの共振回路同士が配線によって物理的に接続されていないことを意味しているわけではない。一方、当該２つの超伝導量子ビットに対して２量子ビットゲート操作を行わない場合に当該２つの超伝導量子ビット間に相互作用が生じていると、当該２つの超伝導量子ビットを備える量子計算機は、量子計算において誤りを生じさせてしまうことがある。このため、当該場合において当該２つの超伝導量子ビットの状態は、当該２つの超伝導量子ビット間に相互作用が生じていない状態でなければならない。当該２つの超伝導量子ビット間に相互作用が生じていない状態とは、当該２つの超伝導量子ビットのそれぞれを構成する共振回路同士が電気的に結合していない状態のことである。
【０００６】
しかしながら、従来の方法では、上記の２つの超伝導量子ビットのそれぞれを構成する共振回路同士が電気的に結合している状態を、当該共振回路同士が電気的に結合していない状態に切り替えた場合、当該共振回路同士の電気的な結合が切れず（消えず）に残る場合があった。その結果、当該方法では、当該２つの超伝導量子ビットを備える量子計算機が行う量子計算において誤りを生じさせる場合があった。
【０００７】
そこで本発明は、上記従来技術の問題に鑑みてなされたものであり、第１共振回路と第２共振回路の電気的な結合を切ることができる変調回路、制御回路、情報処理装置、及び集積方法を提供する。
【課題を解決するための手段】
【０００８】
上記課題の少なくとも一つを解決するために本発明の一態様は、第１接点と、第２接点と、第３接点と、第４接点とを有し、前記第１接点と前記第３接点とに第１共振回路が接続され、前記第２接点と前記第４接点とに第２共振回路が接続された環状回路であって、前記第１接点における電位の時間積分によって表される位相である第１位相と、前記第２接点における電位の時間積分によって表される位相である第２位相と、前記第３接点における電位の時間積分によって表される位相である第３位相と、前記第４接点における電位の時間積分によって表される位相である第４位相とに基づいて、前記第１共振回路と前記第２共振回路との結合状態を変化させる、変調回路である。
【０００９】
また、本発明の他の態様は、変調回路において、前記第１位相と、前記第２位相と、前記第３位相と、前記第４位相とに基づいて、前記結合状態を、前記第１共振回路と前記第２共振回路とが結合していない状態と、前記第１共振回路と前記第２共振回路とが結合している状態とのいずれかに変化させる、構成が用いられてもよい。
【００１０】
また、本発明の他の態様は、変調回路において、前記第１共振回路と前記第２共振回路とのそれぞれに交流電圧を供給する電源により前記第１共振回路と前記第２共振回路とのそれぞれへの前記交流電圧の供給が開始された場合、前記結合状態を前記第１共振回路と前記第２共振回路とが結合している状態に変化させ、前記電源により前記第１共振回路と前記第２共振回路とのそれぞれへの前記交流電圧の供給が停止された場合、前記結合状態を前記第１共振回路と前記第２共振回路とが結合していない状態に変化させる、構成が用いられてもよい。
【００１１】
また、本発明の他の態様は、変調回路において、０接合の第１ジョセフソン接合素子と、０接合の第２ジョセフソン接合素子と、π接合の第３ジョセフソン接合素子と、π接合の第４ジョセフソン接合素子とを備え、前記第１ジョセフソン接合素子が前記第１接点と前記第２接点との間に位置し、前記第２ジョセフソン接合素子が前記第２接点と前記第３接点との間に位置し、前記第３ジョセフソン接合素子が前記第３接点と前記第４接点との間に位置し、前記第４ジョセフソン接合素子が前記第４接点と前記第１接点との間に位置する、構成が用いられてもよい。
【００１２】
また、本発明の他の態様は、変調回路において、前記第１共振回路と前記第２共振回路のうちの少なくとも一方が、ジョセフソン接合素子を含む量子ビット回路である、構成が用いられてもよい。
【００１３】
また、本発明の他の態様は、変調回路において、前記第１共振回路と前記第２共振回路のうちのいずれか一方が、ジョセフソン接合素子を含む量子ビット回路である、構成が用いられてもよい。
【００１４】
また、本発明の他の態様は、変調回路において、前記第１共振回路と前記第２共振回路のうち前記量子ビット回路と異なる共振回路が、前記量子ビット回路の量子状態を読み出す読出回路を備える、構成が用いられてもよい。
【００１５】
また、本発明の他の態様は、上記に記載の変調回路と、前記第１共振回路と、前記第２共振回路と、前記第１共振回路と前記第２共振回路とのそれぞれに交流電圧を供給する電源と、を備える制御回路である。
【００１６】
また、本発明の他の態様は、制御回路において、前記電源が供給する交流電圧の周波数は、前記第１共振回路と前記第２共振回路とのうち少なくとも一方の共振周波数である、構成が用いられてもよい。
【００１７】
また、本発明の他の態様は、制御回路において、前記電源により前記第１共振回路と前記第２共振回路とのそれぞれへの前記交流電圧の供給が開始された場合、前記第１共振回路の量子状態の変化に応じて前記第２共振回路の量子状態が変化する、構成が用いられてもよい。
【００１８】
また、本発明の他の態様は、制御回路において、前記第２共振回路の量子状態の変化は、前記第１位相と、前記第２位相と、前記第３位相と、前記第４位相と、前記第１共振回路の量子状態の変化とに応じた変化である、構成が用いられてもよい。
【００１９】
また、本発明の他の態様は、制御回路において、前記電源により前記第１共振回路と前記第２共振回路とのそれぞれへの前記交流電圧の供給が停止された場合、前記第１共振回路の量子状態と、前記第２共振回路の量子状態とが独立に変化する、構成が用いられてもよい。
【００２０】
また、本発明の他の態様は、上記に記載の変調回路を備える、情報処理装置である。
【００２１】
また、本発明の他の態様は、上記に記載の制御回路を備える、情報処理装置である。
【００２２】
また、本発明の他の態様は、上記に記載の変調回路を介して複数の前記第１共振回路と複数の前記第２共振回路とを交互に接続し、前記第１共振回路と前記第２共振回路とを二次元的又は三次元的に集積する、集積方法である。
【発明の効果】
【００２３】
本発明によれば、第１共振回路と第２共振回路とが結合した場合における結合の強さを強くしつつ、第１共振回路と第２共振回路の結合状態を切り替えることができる。
【図面の簡単な説明】
【００２４】
【図１】実施形態に係る制御回路１の構成の一例を示す図である。
【図２】位相φＷ、位相φｑ、位相φｒ、位相φＺのそれぞれが０ではない値となる場合において、第１接点Ｐ１、第２接点Ｐ２、第３接点Ｐ３、第４接点Ｐ４のそれぞれにおける電位の組み合わせのうちの特徴的な組み合わせの一例を示した図である。
【図３】制御回路１を二次元的に集積化する方法の概念を説明するための図である。
【図４】図３に示した概念に基づいて複数の制御回路１を集積させた集積回路の一例を示す図である。
【図５】実施形態の変形例１に係る制御回路２の構成の一例を示す図である。
【図６】複数の制御回路２を集積させた集積回路の一例を示す図である。
【図７】実施形態の変形例２に係る制御回路３の構成の一例を示す図である。
【発明を実施するための形態】
【００２５】
＜実施形態＞
以下、本発明の実施形態について、図面を参照して説明する。
【００２６】
＜制御回路の概要＞
まず、実施形態に係る制御回路１の概要について説明する。
制御回路１は、情報処理装置のうち超伝導量子ビットを用いて量子計算を行う情報処理装置である量子計算機に備えられる回路である。より具体的には、当該量子計算機は、複数の制御回路１が二次元的又は三次元的に集積された集積回路を備える。ここでは、このような制御回路１の概要について説明する。
【００２７】
超伝導量子ビットは、共振回路によって構成される。また、超伝導量子ビットを用いて量子計算を行う量子計算機は、１以上の超伝導量子ビットを対象にしてゲート操作を行い、量子計算を行う。超伝導量子ビットに対して行うゲート操作のうち、ある２つの超伝導量子ビットを対象にして行われる２量子ビットゲート操作を当該量子計算機が行う場合、当該２つの超伝導量子ビットの状態は、当該２つの超伝導量子ビット間に相互作用が生じている状態でなければならない。当該２つの超伝導量子ビット間に相互作用が生じている状態とは、当該２つの超伝導量子ビットのそれぞれを構成する共振回路同士が電気的に結合している状態のことである。そして、当該２つの超伝導量子ビットに対する２量子ビットゲート操作では、２量子ビットゲート操作の安定性等の理由から、当該２つの超伝導量子ビット間の相互作用が強いことが望ましい。一方、当該２つの超伝導量子ビットに対して２量子ビットゲート操作を行わない場合に当該２つの超伝導量子ビット間に相互作用が生じていると、当該２つの超伝導量子ビットを備える量子計算機は、量子計算において誤りを生じさせてしまうことがある。このため、当該場合において当該２つの超伝導量子ビットの状態は、当該２つの超伝導量子ビット間に相互作用が生じていない状態でなければならない。当該２つの超伝導量子ビット間に相互作用が生じていない状態とは、すなわち、２つの超伝導量子ビットのそれぞれを構成する共振回路同士が電気的に結合していない状態のことである。なお、本実施形態では、２つの共振回路同士が電気的に結合している状態とは、一方の共振回路から他方の共振回路に電流が流れている状態を意味し、これら２つの共振回路同士が配線によって物理的に接続されていることを意味しているわけではない。また、２つの共振回路同士が電気的に結合していない状態（２つの共振回路同士の電気的な結合が切れている状態）とは、一方の共振回路から他方の共振回路に電流が流れていない状態を意味し、これら２つの共振回路同士が配線によって物理的に接続されていないことを意味しているわけではない。
【００２８】
しかしながら、制御回路１と異なる制御回路Ｘ（例えば、従来の制御回路）では、上記の２つの超伝導量子ビットのそれぞれを構成する共振回路同士が電気的に結合している状態を、当該共振回路同士が電気的に結合していない状態に切り替えた場合、当該共振回路同士の電気的な結合が切れず（消えず）に残る場合があった。その結果、制御回路Ｘでは、当該２つの超伝導量子ビットを備える量子計算機が行う量子計算において誤りを生じさせる場合があった。
【００２９】
そこで、制御回路１は、第１接点Ｐ１と、第２接点Ｐ２と、第３接点Ｐ３と、第４接点Ｐ４とを有し、第１接点Ｐ１と第３接点Ｐ３とに第１共振回路ＲＣ１が接続され、第２接点Ｐ２と第４接点Ｐ４とに第２共振回路ＲＣ２が接続された環状回路であって、第１接点Ｐ１における電位の時間積分によって表される位相である第１位相と、第２接点Ｐ２における電位の時間積分によって表される位相である第２位相と、第３接点Ｐ３における電位の時間積分によって表される位相である第３位相と、第４接点Ｐ４における電位の時間積分によって表される位相である第４位相とに基づいて、第１共振回路ＲＣ１と第２共振回路ＲＣ２との結合状態を変化させる。これにより、制御回路１は、第１共振回路ＲＣ１と第２共振回路ＲＣ２の電気的な結合を切ることができる。すなわち、複数の制御回路１が集積された集積回路を備える量子計算機は、ある２量子ビットゲート操作を行う際、当該相互作用がオンである状態とオフである状態とを切り替えることができる。当該２つの超伝導量子ビット間の相互作用がオンの状態とは、当該２つの超伝導量子ビット間に相互作用が生じている状態のことである。また、当該２つの超伝導量子ビット間の相互作用がオフの状態とは、当該２つの超伝導量子ビット間に相互作用が消失している（切れている）状態のことである。すなわち、制御回路１は、当該相互作用がオンの状態とオフの状態とを切り替えることができるスイッチ回路である。
【００３０】
なお、制御回路１は、量子計算機に代えて、他の情報処理装置に備えられる構成であってもよい。この場合、上記の第１共振回路ＲＣ１と第２共振回路ＲＣ２のそれぞれは、超伝導量子ビットを構成しなくてもよい（すなわち、後述する量子ビット回路でなくてもよい）。また、本実施形態において登場する電位は、制御回路１におけるある点（例えば、グラウンドの電位）の電位を基準とした電位である。
【００３１】
ここで、第１位相、第２位相、第３位相、第４位相のそれぞれについて説明する。
第１位相は、前述した通り、第１接点Ｐ１における電位の時間積分によって表される位相である。より具体的には、第１位相は、第１接点Ｐ１における電位の時間積分に対して、ある物理定数を乗算することによって算出される。当該物理定数についてと、第１位相の算出方法については、既知であるため説明を省略する（回路量子電磁力学参照）。
第２位相は、第１位相の場合と同様に、第２接点Ｐ２における電位の時間積分によって表される。
第３位相は、第１位相の場合と同様に、第３接点Ｐ３における電位の時間積分によって表される。
第４位相は、第１位相の場合と同様に、第４接点Ｐ４における電位の時間積分によって表される。
【００３２】
＜制御回路の構成＞
まず、図１を参照し、制御回路１の構成について説明する。図１は、実施形態に係る制御回路１の構成の一例を示す図である。
【００３３】
制御回路１は、変調回路ＭＣと、第１共振回路ＲＣ１と、第２共振回路ＲＣ２と、電源ＰＷを備える。なお、制御回路１は、これら３つの回路及び電源ＰＷに加えて、他の回路を備える構成であってもよい。ただし、この場合、当該他の回路は、以下において説明する制御回路１が有する特徴を壊さないように制御回路１に備えられなければならない。換言すると、以下において説明する制御回路１が有する特徴を壊さなければ、制御回路１は、如何なる変更を受けてもよい。
【００３４】
変調回路ＭＣは、図１に示したように、第１接点Ｐ１と、第２接点Ｐ２と、第３接点Ｐ３と、第４接点Ｐ４とを有する。また、変調回路ＭＣは、第１接点Ｐ１と第３接点Ｐ３とに第１共振回路ＲＣ１が接続され、第２接点Ｐ２と第４接点Ｐ４とに第２共振回路ＲＣ２が接続された環状回路である。
【００３５】
また、変調回路ＭＣは、第１ジョセフソン接合素子Ｊ１と、第２ジョセフソン接合素子Ｊ２と、第３ジョセフソン接合素子Ｊ３と、第４ジョセフソン接合素子Ｊ４を備える。
【００３６】
第１ジョセフソン接合素子Ｊ１は、０接合のジョセフソン接合素子である。ここで、０接合のジョセフソン接合素子は、接合の両側の接点の間の位相差が０の場合にエネルギーが最小化されるジョセフソン接合のことである。また、第１ジョセフソン接合素子Ｊ１は、ＥＪｃジュール（又は電子ボルト）のジョセフソンエネルギーを有するジョセフソン接合素子である。第１ジョセフソン接合素子Ｊ１は、第１接点Ｐ１と第２接点Ｐ２との間に位置する。
第２ジョセフソン接合素子Ｊ２は、０接合のジョセフソン接合素子である。また、第２ジョセフソン接合素子Ｊ２は、ＥＪｃジュール（又は電子ボルト）のジョセフソンエネルギーを有するジョセフソン接合素子である。第２ジョセフソン接合素子Ｊ２は、第２接点Ｐ２と第３接点Ｐ３との間に位置する。
第３ジョセフソン接合素子Ｊ３は、π接合のジョセフソン接合素子である。π接合のジョセフソン接合素子は、接合の両側の接点の間の位相差がπの場合にエネルギーが最小化されるジョセフソン接合のことである。また、第３ジョセフソン接合素子Ｊ３は、ＥＪｃジュール（又は電子ボルト）のジョセフソンエネルギーを有するジョセフソン接合素子である。第３ジョセフソン接合素子Ｊ３は、第３接点Ｐ３と第４接点Ｐ４との間に位置する。
第４ジョセフソン接合素子Ｊ４は、π接合のジョセフソン接合素子である。また、第４ジョセフソン接合素子Ｊ４は、ＥＪｃジュール（又は電子ボルト）のジョセフソンエネルギーを有するジョセフソン接合素子である。第４ジョセフソン接合素子Ｊ４は、第４接点Ｐ４と第１接点Ｐ１との間に位置する。
【００３７】
第１共振回路ＲＣ１と第２共振回路ＲＣ２のうちの少なくとも一方は、ジョセフソン接合素子を含む量子ビット回路、すなわち超伝導量子ビットをジョセフソン接合素子によって構成する量子ビット回路である。本実施形態では、一例として、第１共振回路ＲＣ１のみが当該量子ビット回路である場合について説明する。
【００３８】
第１共振回路ＲＣ１は、第０ジョセフソン接合素子Ｊ０と、第１キャパシターＣ１と、第２キャパシターＣ２を備える環状回路である。ここで、第０ジョセフソン接合素子Ｊ０がインダクターとして振る舞うため、第１共振回路ＲＣ１は、共振する。
【００３９】
第０ジョセフソン接合素子Ｊ０は、０接合のジョセフソン接合素子である。また、第０ジョセフソン接合素子Ｊ０は、ＥＪｑジュール（又は電子ボルト）のジョセフソンエネルギーを有するジョセフソン接合素子である。第０ジョセフソン接合素子Ｊ０は、第１キャパシターＣ１と第２キャパシターＣ２との間に位置する。また、第０ジョセフソン接合素子Ｊ０は、静電容量が２×Ｃｃファラドのキャパシターとしても振る舞う。ここで、当該Ｃｃファラドに乗算されている係数である２は、後述するハミルトニアンの表式を簡単にするための係数である。なお、第０ジョセフソン接合素子Ｊ０は、０接合のジョセフソン接合素子に代えて、π接合のジョセフソン接合素子であってもよい。
第１キャパシターＣ１は、静電容量が２×Ｃｑファラドのキャパシターである。ここで、当該Ｃｑファラドに乗算されている係数である２は、後述するハミルトニアンの表式を簡単にするための係数である。
第２キャパシターＣ２は、静電容量が第１キャパシターＣ１の静電容量と同じキャパシターである。
【００４０】
第２共振回路ＲＣ２は、インダクターＬと、第３キャパシターＣ３と、第４キャパシターＣ４を備える環状回路である。すなわち、第２共振回路ＲＣ２は、この一例において、ＬＣ共振回路である。
【００４１】
インダクターＬは、Ｌｒヘンリーのインダクタンスを有するインダクターである。インダクターＬは、例えば、コイルである。なお、インダクターＬは、コイルに代えて、他のインダクターであってもよい。
第３キャパシターＣ３は、静電容量が２×Ｃｒファラドのキャパシターである。ここで、当該Ｃｒファラドに乗算されている係数である２は、後述するハミルトニアンの表式を簡単にするための係数である。
第４キャパシターＣ４は、静電容量が第３キャパシターＣ３の静電容量と同じキャパシターである。
【００４２】
電源ＰＷは、第１共振回路ＲＣ１と第２共振回路ＲＣ２とのそれぞれに予め決められた周波数の交流電圧を供給する電源である。当該予め決められた周波数は、第１共振回路ＲＣ１と第２共振回路ＲＣ２とのうちの少なくとも一方の共振周波数であり、この一例において、マイクロ波の周波数帯に含まれる周波数である。なお、当該予め決められた周波数は、マイクロ波の周波数帯に含まれる周波数に代えて、他の周波数帯に含まれる周波数であってもよい。以下では、一例として、当該周波数が第１共振回路ＲＣ１の共振周波数である場合について説明する。
【００４３】
ここで、制御回路１において、第１キャパシターＣ１と第０ジョセフソン接合素子Ｊ０との間と第１接点Ｐ１とが接続され、第０ジョセフソン接合素子Ｊ０と第２キャパシターＣ２との間と第３接点Ｐ３とが接続されている。また、制御回路１において、インダクターＬと第３キャパシターＣ３との間と第２接点Ｐ２とが接続され、第４キャパシターＣ４とインダクターＬとの間と第４接点Ｐ４とが接続されている。また、制御回路１において、電源ＰＷが有する２つの端子のうちの一方である第１端子Ｔ１と、第１キャパシターＣ１と第２キャパシターＣ２との間とが接続され、電源ＰＷが有する２つの端子のうちの第１端子Ｔ１と異なる第２端子Ｔ２と、第３キャパシターＣ３と第４キャパシターＣ４との間とが接続されている。また、第１共振回路ＲＣ１と第２共振回路ＲＣ２のグラウンド電位は、互いに同じである。
【００４４】
＜制御回路の動作＞
以下、制御回路１の動作について説明する。なお、以下では、すべてのジョセフソン接合素子が超伝導状態である場合について説明する。
【００４５】
回路量子電磁力学に基づく制御回路１のハミルトニアンは、第１接点Ｐ１における電位の時間積分によって表される位相である第１位相φ１と、第２接点Ｐ２における電位の時間積分によって表される位相である第２位相φ２と、第３接点Ｐ３における電位の時間積分によって表される位相である第３位相φ３と、第４接点Ｐ４における電位の時間積分によって表される位相である第４位相φ４とによって、以下の式（１）〜式（５）のように表される。
【００４６】
【数１】
2020074351.tif 000003
【００４７】
【数２】
2020074351.tif 000004
【００４８】
【数３】
2020074351.tif 000005
【００４９】
【数４】
2020074351.tif 000006
【００５０】
【数５】
2020074351.tif 000007
【００５１】
位相φＷと、位相φｑと、位相φｒと、位相φＺとのそれぞれは、第１位相φ１と、第２位相φ２と、第３位相φ３と、第４位相φ４とのそれぞれの線形結合によって作り出せる４つの線形独立な変数（自由度）のそれぞれを表す。なお、位相φＷは、本実施形態に係る制御回路１の動作と無関係な自由度であるため、上記の式（１）には表れていない。Φ０は、磁束量子ｈ／（２e）を表す。ここで、ｈは、プランク定数を表し、ｅは、電荷素量を表している。また、ｑｑは、第１キャパシターＣ１及び第２キャパシターＣ２に蓄えられた電荷を表す。また、ｑｒは、第３キャパシターＣ３及び第４キャパシターＣ４に蓄えられた電荷を表す。ｑＺは、電源ＰＷにより交流電圧が第１共振回路ＲＣ１及び第２共振回路ＲＣ２のそれぞれに供給された場合において変調回路ＭＣに蓄えられる電荷である。すなわち、変調回路ＭＣは、静電容量を有するキャパシターとしても振る舞う。これは、前述の第１ジョセフソン接合素子Ｊ１〜第４ジョセフソン接合素子Ｊ４のそれぞれが静電容量を有するためである。なお、上記の式（１）における「＾」が直上に付された変数は、当該変数が演算子であることを表している。
【００５２】
上記の式（１）における第１項及び第２項は、第２共振回路ＲＣ２の共振を表す仮想的な調和振動子に関するハミルトニアンを位相φｒによって表した項である。また、当該式（１）における第３項及び第４項は、第１共振回路ＲＣ１が表す超伝導量子ビットが有する２つの量子状態（すなわち、|０〉と|１〉）を表す仮想的なスピンに関するハミルトニアンを位相φｑによって表した項である。当該スピンは、独立な２つの状態を取るスピンである。なお、以下の説明において登場するスピンは、すべて独立な２つの状態を取るスピンのことを意味する。当該式（１）における第５項は、変調回路ＭＣのエネルギーを表すハミルトニアンである。当該式（１）における第６項は、当該調和振動子と当該スピンとの間の相互作用を表す相互作用項である。図６に示したように、制御回路１が図１に示した構成である場合、当該相互作用項である当該第６項は、位相φｒ、位相φｑ、位相φＺについての非線形関数として表される。また、当該相互作用項が表す相互作用の大きさは、第１ジョセフソン接合素子Ｊ１〜第４ジョセフソン接合素子Ｊ４のそれぞれが有するジョセフソンエネルギーを大きくすることにより、大きくすることができる。
【００５３】
ここで、図２は、位相φＷ、位相φｑ、位相φｒ、位相φＺのそれぞれが０ではない値となる場合において、第１接点Ｐ１、第２接点Ｐ２、第３接点Ｐ３、第４接点Ｐ４のそれぞれにおける電位の組み合わせのうちの特徴的な組み合わせの一例を示した図である。位相φＷが０ではない値を取る場合、あるタイミングにおける第１接点Ｐ１、第２接点Ｐ２、第３接点Ｐ３、第４接点Ｐ４のそれぞれにおける電位は、互いに大きさが同じ正の値となることができなければならない。しかし、制御回路１の構造から、当該電位は、互いに大きさが同じ正の値となることができない。このため、位相φＷは、前述した通り、非物理的な自由度である。図２に含まれる４つの図のうちＷによって示された図は、当該場合における第１接点Ｐ１、第２接点Ｐ２、第３接点Ｐ３、第４接点Ｐ４のそれぞれにおける電位が互いに大きさが同じ正の値となっている場合を示している。すなわち、当該図における「＋」は、正の値の電位を示している。また、当該図における「１」は、第１接点Ｐ１を示し、当該図における「２」は、第２接点Ｐ２を示し、当該図における「３」は、第３接点Ｐ３を示し、当該図における「４」は、第４接点Ｐ４を示している。
【００５４】
また、位相φｑ及び位相φｒが０ではない値を取る場合、あるタイミングにおける第２接点Ｐ２における電位と第４接点Ｐ４における電位との両方が０となり、当該タイミングにおける第１接点Ｐ１における電位と第３接点Ｐ３における電位とが互いに大きさが同じで正負が逆の値となることができなければならない。Ｘによって示された図は、第２接点Ｐ２における電位と第４接点Ｐ４における電位との両方が０であり、当該タイミングにおける第１接点Ｐ１における電位と第３接点Ｐ３における電位とが互いに大きさが同じで正負が逆の値である場合を示している。当該図における「＋」は、正の値の電位を示し、当該図における「−」は、「＋」によって示された電位の大きさと同じ大きさであり符号が逆の電位を示し、当該図における「０」は、０の電位を示している。また、当該図における「１」は、第１接点Ｐ１を示し、当該図における「２」は、第２接点Ｐ２を示し、当該図における「３」は、第３接点Ｐ３を示し、当該図における「４」は、第４接点Ｐ４を示している。また、位相φｑ及び位相φｒが０ではない値を取る場合、あるタイミングにおける第１接点Ｐ１における電位と第３接点Ｐ３における電位との両方が０となり、当該タイミングにおける第２接点Ｐ２における電位と第４接点Ｐ４における電位とが互いに大きさが同じで正負が逆の値となることができなければならない。Ｙによって示された図は、第１接点Ｐ１における電位と第３接点Ｐ３における電位との両方が０であり、当該タイミングにおける第２接点Ｐ２における電位と第４接点Ｐ４における電位とが互いに大きさが同じで正負が逆の値である場合を示している。当該図における「＋」は、正の値の電位を示し、当該図における「−」は、「＋」によって示された電位の大きさと同じ大きさであり符号が逆の電位を示し、当該図における「０」は、０の電位を示している。また、当該図における「１」は、第１接点Ｐ１を示し、当該図における「２」は、第２接点Ｐ２を示し、当該図における「３」は、第３接点Ｐ３を示し、当該図における「４」は、第４接点Ｐ４を示している。
【００５５】
また、位相φＺが０ではない値を取る場合、あるタイミングにおける第１接点Ｐ１における電位と第３接点Ｐ３における電位との両方が正の値となり、当該タイミングにおける第２接点Ｐ２における電位と第４接点Ｐ４における電位との両方が当該正の値と大きさが同じ値で符号が逆の値となることができなければならない。Ｚによって示された図は、第１接点Ｐ１における電位と第３接点Ｐ３における電位との両方が正の値であり、第２接点Ｐ２における電位と第４接点Ｐ４における電位との両方が当該正の値と大きさが同じ値で符号が逆の値である場合を示している。当該図における「＋」は、正の値の電位を示し、当該図における「−」は、「＋」によって示された電位の大きさと同じ大きさであり符号が逆の電位を示している。また、当該図における「１」は、第１接点Ｐ１を示し、当該図における「２」は、第２接点Ｐ２を示し、当該図における「３」は、第３接点Ｐ３を示し、当該図における「４」は、第４接点Ｐ４を示している。
【００５６】
さて、電源ＰＷのスイッチがオフの場合、制御回路１の構造（が有する対称性）によって、あるタイミングにおける第１接点Ｐ１における電位と第３接点Ｐ３における電位とは、両方が０、又は互いに大きさが同じで正負が逆の値となる。また、当該場合、制御回路１の構造（が有する対称性）によって、あるタイミングにおける第２接点Ｐ２における電位と第４接点Ｐ４における電位とは、両方が０、又は互いに大きさが同じで正負が逆の値となる。このため、位相φＺは、当該場合において常に０であり、第１共振回路ＲＣ１と第２共振回路ＲＣ２とは、電気的に結合することができない。その結果、当該場合、第１共振回路ＲＣ１と第２共振回路ＲＣ２のそれぞれは、互いに独立に（互いに無関係に）共振する。これは、当該場合において前述の第６項（上記の相互作用項）が定数項となることとして上記の式（１）に示したハミルトニアンに反映されており、第２共振回路ＲＣ２の共振を表す仮想的な調和振動子と、第１共振回路ＲＣ１によって構成された超伝導量子ビットが有する２つの量子状態（すなわち、|０〉と|１〉）を表す仮想的なスピンとの間の相互作用が消失していること（当該相互作用がオフの状態であること）を意味している。また、これは、第１ジョセフソン接合素子Ｊ１〜第４ジョセフソン接合素子Ｊ４のそれぞれが有するジョセフソンエネルギーの大きさと無関係に起こる現象である。このため、当該相互作用の強さを強くしたとしても、電源ＰＷのスイッチをオフにすることにより、制御回路１では、当該相互作用をオフの状態にすることができる。なお、電源ＰＷのスイッチがオフの場合とは、電源ＰＷにより第１共振回路ＲＣ１と第２共振回路ＲＣ２との間に差動交流電圧が供給されていない場合のことである。
【００５７】
一方、電源ＰＷのスイッチがオンの場合、あるタイミングにおいて、第１接点Ｐ１における電位と第３接点Ｐ３における電位とが正の電位となり、且つ、当該タイミングにおいて第２接点Ｐ２における電位と第４接点Ｐ４における電位とが負の電位となることができる。また、当該場合、当該タイミングとは別のタイミングにおいて、第１接点Ｐ１における電位と第３接点Ｐ３における電位とが負の電位となり、且つ、当該タイミングにおいて第２接点Ｐ２における電位と第４接点Ｐ４における電位とが正の電位となることができる。このため、位相φＺは、当該場合において常に０ではなく、０と異なる値となる場合がある。従って、当該場合、第１共振回路ＲＣ１と第２共振回路ＲＣ２とは、電気的に結合する。その結果、当該場合、第１共振回路ＲＣ１と第２共振回路ＲＣ２とのそれぞれは、互いの共振に応じて共振する。これは、当該場合において前述の第６項（上記の相互作用項）のうち位相φｒ、位相φｑ、位相φＺのそれぞれに依存する項が０ではなくなることとして上記の式（１）に示したハミルトニアンに反映されており、第２共振回路ＲＣ２の共振を表す仮想的な調和振動子が、第１共振回路ＲＣ１によって構成された超伝導量子ビットが有する２つの量子状態（すなわち、|０〉と|１〉）を表す仮想的なスピンの状態に応じた力を受けること（すなわち、当該調和振動子と当該スピンとの間の相互作用が発生していること（オンの状態であること））を意味している。また、当該相互作用の強さは、第１ジョセフソン接合素子Ｊ１〜第４ジョセフソン接合素子Ｊ４のそれぞれが有するジョセフソンエネルギーを大きくするほど大きくなる。このため、制御回路１では、当該ジョセフソンエネルギーを大きくすることにより、当該相互作用の強さを強くすることができる。なお、電源ＰＷのスイッチがオンの場合とは、電源ＰＷにより第１共振回路ＲＣ１及び第２共振回路ＲＣ２のそれぞれに交流電圧が供給されている場合のことである。
【００５８】
このように、制御回路１（すなわち、変調回路ＭＣ）は、第１位相φ１と、第２位相φ２と、第３位相φ３と、第４位相φ４とに基づいて、第１共振回路ＲＣ１と第２共振回路ＲＣ２との結合状態を変化させる。より具体的には、制御回路１は、第１位相φ１と、第２位相φ２と、第３位相φ３と、第４位相φ４とに基づいて、第１共振回路ＲＣ１と第２共振回路ＲＣ２とが結合していない状態と、第１共振回路ＲＣ１と第２共振回路ＲＣ２とが結合している状態とのいずれかに変化させる。これにより、制御回路１は、第１共振回路ＲＣ１と第２共振回路ＲＣ２の電気的な結合を切ることができる。
【００５９】
また、制御回路１は、第１共振回路ＲＣ１と第２共振回路ＲＣ２とのそれぞれに交流電圧を供給する電源ＰＷにより第１共振回路ＲＣ１と第２共振回路ＲＣ２とのそれぞれへの交流電圧の供給が開始された場合、第１共振回路ＲＣ１と第２共振回路ＲＣ２との結合状態を第１共振回路ＲＣ１と第２共振回路ＲＣ２とが結合している状態に変化させ、電源ＰＷにより第１共振回路ＲＣ１と第２共振回路ＲＣ２とのそれぞれへの交流電圧の供給が停止された場合、当該結合状態を第１共振回路ＲＣ１と第２共振回路ＲＣ２とが結合していない状態に変化させる。これにより、制御回路１は、第１共振回路ＲＣ１と第２共振回路ＲＣ２への電源ＰＷによる交流電圧の供給状態（すなわち、電源ＰＷのスイッチのオン／オフ）に応じて、第１共振回路と第２共振回路の結合状態を切り替えることができる。
【００６０】
＜第１共振回路のエネルギーと第２共振回路のエネルギーとの関係＞
以下、第１共振回路ＲＣ１のエネルギーと第２共振回路ＲＣ２のエネルギーとの関係について説明する。
【００６１】
電源ＰＷのスイッチがオフの場合、前述したように、第１共振回路ＲＣ１と第２共振回路ＲＣ２とは、電気的に結合することができない。当該場合、制御回路１では、第１共振回路ＲＣ１のエネルギーと、第２共振回路ＲＣ２のエネルギーとが独立に変化する。当該場合、制御回路１に外部から電気的なエネルギーが供給されていないため、熱エネルギーとしてエネルギーが損失してしまうことを無視すれば、制御回路１全体のエネルギーは変化しない（保存される）。このため、当該場合、制御回路１では、第１共振回路ＲＣ１の量子状態（より具体的には、第１共振回路ＲＣ１の共振を表す調和振動子の量子状態）と、第２共振回路ＲＣ２の量子状態（より具体的には、第２共振回路ＲＣ２により構成された超伝導量子ビットの量子状態）とが独立に変化する。すなわち、当該場合、制御回路１では、第１共振回路ＲＣ１と第２共振回路ＲＣ２との間の相互作用が消失している（すなわち、当該相互作用がオフの状態である）。
【００６２】
一方、電源ＰＷのスイッチがオンの場合、第１共振回路ＲＣ１と第２共振回路ＲＣ２とは、電気的に結合する。当該場合、制御回路１では、第１共振回路ＲＣ１のエネルギーの変化に応じて第２共振回路ＲＣ２のエネルギーが非線形（上記で説明した例では、三角関数的）に変化する。より具体的には、制御回路１は、第１位相φ１と、第２位相φ２と、第３位相φ３と、第４位相φ４とに基づいて、第１共振回路ＲＣ１のエネルギーの変化に応じて第２共振回路ＲＣ２のエネルギーが非線形に変化する。このため、当該場合、制御回路１では、第１共振回路ＲＣ１の量子状態（より具体的には、第１共振回路ＲＣ１の共振を表す調和振動子の量子状態）の変化に応じて、第２共振回路ＲＣ２の量子状態（より具体的には、第２共振回路ＲＣ２により構成された超伝導量子ビットの量子状態）が変化する。すなわち、当該場合、制御回路１では、第１共振回路ＲＣ１と第２共振回路ＲＣ２との間に相互作用が発生している（すなわち、当該相互作用がオンの状態である）。なお、第１共振回路ＲＣ１のエネルギーの変化に応じた第２共振回路ＲＣ２のエネルギーの変化と、第１共振回路ＲＣ１の量子状態の変化に応じた第２共振回路ＲＣ２の量子状態の変化とは、必ずしも一対一に対応づくものではない。
【００６３】
このように、制御回路１では、電源ＰＷのスイッチのオン／オフに応じて、第１共振回路ＲＣ１と第２共振回路ＲＣ２との間の相互作用のオン／オフ（すなわち、発生／消失）を切り替えることができる。
【００６４】
＜制御回路の集積化と超伝導量子ビット間の相互作用＞
以下、図３及び図４を参照し、制御回路１の集積化と超伝導量子ビット間の相互作用について説明する。
【００６５】
制御回路１が集積された集積回路を作成する作成者は、第１共振回路ＲＣ１における第０ジョセフソン接合素子Ｊ０と、第２共振回路ＲＣ２におけるインダクターＬとのうち少なくとも一方を他の制御回路１と共有させることにより、制御回路１を二次元的又は三次元的に集積回路化することができる。
【００６６】
図３は、制御回路１を二次元的に集積化する方法の概念を説明するための図である。図３では、二次元正方格子が有する接点それぞれの位置に印ＭＫ１が配置されている。また、図３では、当該二次元正方格子上の点であって印ＭＫ１と印ＭＫ１との中点それぞれの位置に印ＭＫ２が配置されている。ここで、図３における複数の印ＭＫ１のそれぞれは、前述の第１共振回路ＲＣ１を示している。また、図３における複数の印ＭＫ２のそれぞれは、前述の第２共振回路ＲＣ２を示している。また、図３において印ＭＫ１と印ＭＫ２との間を繋ぐ線は、印ＭＫ１が表す第１共振回路ＲＣ１と印ＭＫ２が表す第２共振回路ＲＣ２とのそれぞれに対して図１に示したように接続された変調回路ＭＣ及び電源ＰＷを示している。また、図３において印ＭＫ３は、各第１共振回路ＲＣ１に接続された回路であり、第１共振回路ＲＣ１のそれぞれが構成する超伝導量子ビットの量子状態を読み出す読出回路である。第１共振回路ＲＣ１のそれぞれに接続された読出回路は、第１共振回路ＲＣ１が構成する超伝導量子ビットの量子状態を読み出すことが可能であれば、既知の回路であってもよく、これから開発される回路であってもよい。例えば、第１共振回路ＲＣ１のそれぞれに接続された読出回路には、変調回路ＭＣを介して当該第１共振回路ＲＣ１に接続された第２共振回路ＲＣ２が用いられてもよい。この場合、当該第２共振回路ＲＣ２は、当該量子状態を読み出す読出回路を備える。なお、当該読出回路により当該量子状態を読み出す場合、当該第２共振回路ＲＣ２には、マイクロ波パルスの反射係数測定が行われる場合がある。
【００６７】
このように複数の制御回路１同士を、第１共振回路ＲＣ１と第２共振回路ＲＣ２の少なくとも一方を共有させて接続させることにより、複数の制御回路１が集積された集積回路を作成する作成者は、当該集積回路を作成することができる。すなわち、当該作成者は、変調回路ＭＣを介して複数の第１共振回路ＲＣ１と複数の第２共振回路ＲＣ２とを交互に接続し、第１共振回路ＲＣ１と第２共振回路ＲＣ２とを二次元的に集積回路化することができる。
【００６８】
図４は、図３に示した概念に基づいて複数の制御回路１を集積させた集積回路の一例を示す図である。例えば、図４に示した集積回路に含まれる部分回路ＰＣ１は、第２共振回路ＲＣ２（より具体的には、インダクターＬ）を２つの制御回路１において共有させた回路である。また、図４に示した集積回路に含まれる部分回路ＰＣ２は、第１共振回路ＲＣ１（より具体的には、第０ジョセフソン接合素子Ｊ０）を２つの制御回路１において共有させた回路である。すなわち、図４では、当該集積回路が有する複数の変調回路ＭＣそれぞれが備える４つのジョセフソン接合素子（第１ジョセフソン接合素子Ｊ１〜第４ジョセフソン接合素子Ｊ４）のうち、第１共振回路ＲＣ１に近い側の２つのジョセフソン接合素子がπ接合のジョセフソン接合素子であり、第２共振回路ＲＣ２に近い側の２つのジョセフソン接合素子がπ接合のジョセフソン接合素子である。なお、図１において制御回路１が有する各素子に対して付していた符号は、図４では、図が煩雑になるため、省略している。
【００６９】
図４に示したように複数の制御回路１を集積することにより、例えば、部分回路ＰＣ１が有する２つの電源ＰＷそれぞれのスイッチをオンにした場合、部分回路ＰＣ１が有する１つの変調回路ＭＣを介して、部分回路ＰＣ１が有する２つの第１共振回路ＲＣ１のそれぞれが構成する超伝導量子ビット間において相互作用が発生する。また、部分回路ＰＣ１が有する２つの電源ＰＷのうちいずれか一方のスイッチをオフにした場合、部分回路ＰＣ１が有する２つの第１共振回路ＲＣ１のそれぞれが構成する超伝導量子ビット間における相互作用が消失する。このように、図４に示したように複数の制御回路１を集積することにより、当該複数の制御回路１を備える量子計算機は、ユーザーが所望する任意の隣り合う２つの超伝導量子ビット間の相互作用のオン／オフを切り替えることができる。その結果、当該量子計算機は、当該相互作用をオフにした際（すなわち、当該スイッチをオフにした際）、第１共振回路ＲＣ１と第２共振回路ＲＣ２との間の電気的な結合を残すことなく切ることができ（すなわち、第１共振回路ＲＣ１と第２共振回路ＲＣ２との間の相互作用を残すことなく切ることができ）、第１共振回路ＲＣ１と第２共振回路ＲＣ２との間の電気的な結合が切れずに残った場合に発生する誤りであって量子計算における誤りの発生を抑制することができる。また、当該量子計算機は、当該誤りが他の超伝導量子ビットを構成する共振回路に伝播してしまうことを抑制することができる。
【００７０】
なお、複数の制御回路１は、図４に示したように二次元的に集積される構成に代えて、三次元的に集積される構成であってもよい。この場合、ある二次元平面上に集積された複数の制御回路１のそれぞれは、例えば、当該二次元平面と直交する方向に重なる他の二次元平面上に集積された複数の制御回路１のそれぞれとビアを用いて電気的に接続される。
【００７１】
また、上記において説明した第２共振回路ＲＣ２は、ＬＣ共振回路に代えて、他の共振回路であってもよい。当該他の共振回路は、既知の共振回路であってもよく、これから開発される共振回路であってもよい。また、第２共振回路ＲＣ２は、ＬＣ共振回路に代えて、空洞共振器を用いた回路であってもよい。この場合、第２共振回路ＲＣ２では、例えば、空洞共振器を構成する導体中に誘起される電流がＬＣ共振回路を流れる電流の代わりに用いられる。
【００７２】
また、上記において説明した第１共振回路ＲＣ１は、超伝導量子ビットを構成する量子ビット回路に代えて、第２共振回路ＲＣ２のような共振回路（例えば、ＬＣ共振回路）であってもよい。この場合、制御回路１を備える情報処理装置は、制御回路１により、２つの調和振動子のそれぞれを構成する２つの共振回路の間の量子状態を制御することができる。当該情報処理装置は、例えば、一方の共振回路を量子メモリとし、当該量子メモリに他方の量子状態（量子情報）を記憶させることができる。このため、当該情報処理装置は、李当該量子メモリに記憶された量子状態を読み出すこともできる。
【００７３】
また、２つの調和振動子のそれぞれを構成する２つの共振回路を第１共振回路ＲＣ１及び第２共振回路ＲＣ２として有する制御回路１ａと、２つの超伝導量子ビットのそれぞれを構成する２つの共振回路を第１共振回路ＲＣ１及び第２共振回路ＲＣ２として有する制御回路１ｂとが組み合わされた回路は、量子計算機、量子計算機以外の情報処理装置の少なくとも一方に備えられる構成であってもよい。
【００７４】
＜実施形態の変形例１＞
以下、図５及び図６を参照し、実施形態の変形例１について説明する。なお、実施形態の変形例１では、実施形態と同様な構成部に対して同じ符号を付して説明を省略する。
【００７５】
実施形態において説明した制御回路１は、第２共振回路ＲＣ２に代えて、以下において説明する第３共振回路ＲＣ３を備える構成であってもよい。以下では、第２共振回路ＲＣ２に代えて第３共振回路ＲＣ３を備える制御回路１を、制御回路２と称して説明する。第３共振回路ＲＣ３は、第１共振回路ＲＣ１と同様に超伝導量子ビットを構成する共振回路である。すなわち、制御回路２は、ＬＣ共振回路である第２共振回路ＲＣ２を用いることなく（図４に示したように第２共振回路ＲＣ２を介することなく）、制御回路２が備える２つの超伝導量子ビット間の相互作用のオン／オフを切り替えることができるスイッチ回路である。
【００７６】
まず、制御回路２の構成について説明する。図５は、実施形態の変形例１に係る制御回路２の構成の一例を示す図である。
【００７７】
制御回路２は、変調回路ＭＣと、第１共振回路ＲＣ１と、第３共振回路ＲＣ３と、電源ＰＷを備える。なお、制御回路２は、これら３つの回路及び電源ＰＷに加えて、他の回路を備える構成であってもよい。ただし、この場合、当該他の回路は、以下において説明する制御回路２が有する特徴を壊さないように制御回路２に備えられなければならない。換言すると、以下において説明する制御回路２が有する特徴を壊さなければ、制御回路２は、如何なる変更を受けてもよい。
【００７８】
第３共振回路ＲＣ３は、第２共振回路ＲＣ２におけるインダクターＬを第５ジョセフソン接合素子Ｊ５に置き換えた環状回路である。すなわち、第３共振回路ＲＣ３は、第５ジョセフソン接合素子Ｊ５と、第３キャパシターＣ３と、第４キャパシターＣ４を備える環状回路である。
【００７９】
第５ジョセフソン接合素子Ｊ５は、０接合のジョセフソン接合素子である。第５ジョセフソン接合素子Ｊ５は、第３キャパシターＣ３と第４キャパシターＣ４との間に位置する。なお、第５ジョセフソン接合素子Ｊ５は、０接合のジョセフソン接合素子に代えて、π接合のジョセフソン接合素子であってもよい。
【００８０】
このように、制御回路２が第１共振回路ＲＣ１と第３共振回路ＲＣ３を備える場合、回路量子電磁力学に基づく制御回路２のハミルトニアンの構造は、上記の式（１）に示したハミルトニアンとほぼ同じ構造になる。このため、電源ＰＷのスイッチがオフの場合、位相φＺが常に０であり、制御回路２において第１共振回路ＲＣ１と第３共振回路ＲＣ３とは、電気的に結合することができない。その結果、当該場合、第１共振回路ＲＣ１と第３共振回路ＲＣ３のそれぞれは、互いに独立に（互いに無関係に）共振する。これは、第３共振回路ＲＣ３によって構成された超伝導量子ビットが有する２つの量子状態（すなわち、|０〉と|１〉）を表す仮想的なスピンと、第１共振回路ＲＣ１によって構成された超伝導量子ビットが有する２つの量子状態（すなわち、|０〉と|１〉）を表す仮想的なスピンとの間の相互作用が消失していること（当該相互作用がオフの状態であること）を意味している。また、これは、第１ジョセフソン接合素子Ｊ１〜第４ジョセフソン接合素子Ｊ４のそれぞれが有するジョセフソンエネルギーの大きさと無関係に起こる現象である。このため、当該相互作用の強さを強くしたとしても、電源ＰＷのスイッチをオフにすることにより、制御回路２では、当該相互作用をオフの状態にすることができる。
【００８１】
一方、電源ＰＷのスイッチがオンの場合、第１共振回路ＲＣ１と第３共振回路ＲＣ３とは、電気的に結合する。その結果、当該場合、第１共振回路ＲＣ１と第３共振回路ＲＣ３とのそれぞれは、互いの共振に応じて共振する。これは、第３共振回路ＲＣ３によって構成された超伝導量子ビットが有する２つの量子状態（すなわち、|０〉と|１〉）を表す仮想的なスピンが、第１共振回路ＲＣ１によって構成された超伝導量子ビットが有する２つの量子状態（すなわち、|０〉と|１〉）を表す仮想的なスピンの状態に応じた力を受けること（すなわち、これら２つのスピン間相互作用が発生していること（オンの状態であること））を意味している。また、当該相互作用の強さは、第１ジョセフソン接合素子Ｊ１〜第４ジョセフソン接合素子Ｊ４のそれぞれが有するジョセフソンエネルギーの大きくするほど大きくなる。このため、制御回路２では、当該ジョセフソンエネルギーを大きくすることにより、当該相互作用の強さを強くすることができる。
【００８２】
このように制御回路２は、第１共振回路ＲＣ１と第２共振回路ＲＣ２とが結合した場合における結合の強さを強くしつつ、制御回路２が有する第１共振回路ＲＣ１及び第３共振回路ＲＣ３のそれぞれにより構成された超伝導量子ビット間の相互作用のオン／オフを切り替えることができる。その結果、制御回路２は、制御回路２を備えた量子計算機における量子計算において誤りが発生してしまうことを抑制することができる。
【００８３】
図６は、複数の制御回路２を集積させた集積回路の一例を示す図である。例えば、図６に示した集積回路に含まれる部分回路ＰＣ３は、第３共振回路ＲＣ３（より具体的には、第５ジョセフソン接合素子Ｊ５）を２つの制御回路２において共有させた回路である。すなわち、制御回路２を集積化する方法の概念は、図３に示した印ＭＫ２を、第３共振回路ＲＣ３を示す図示しない印ＭＫ４に置き換えた概念と同様である。
【００８４】
このように複数の制御回路２同士を、第１共振回路ＲＣ１と第３共振回路ＲＣ３の少なくとも一方を共有させて接続させることにより、複数の制御回路２が集積化された集積回路を作成する作成者は、当該集積回路を作成することができる。すなわち、当該作成者は、変調回路ＭＣを介して複数の第１共振回路ＲＣ１と複数の第３共振回路ＲＣ３とを交互に接続し、第１共振回路ＲＣ１と第３共振回路ＲＣ３とを二次元的に集積回路化することができる。その結果、当該集積回路は、図４に示した集積回路と比べて第２共振回路ＲＣ２の分だけ小さくすること、もしくは図４に示した集積回路と比べて超伝導量子ビットを構成する量子ビット回路（この一例において、第１共振回路ＲＣ１及び第３共振回路ＲＣ３）の数を増やすことができる。また、図６に示した集積回路のように制御回路２を集積する場合、当該集積回路の作成者は、当該集積回路における配線の簡略化ができる。その結果、当該集積回路は、当該場合ではない場合と比較して、より容易に作成できるとともに、より安価に作成することができる。
【００８５】
また、図６に示したように複数の制御回路２を集積することにより、例えば、部分回路ＰＣ３が有する１つの電源ＰＷそれぞれのスイッチをオンにした場合、部分回路ＰＣ３が有する１つの変調回路ＭＣを介して、部分回路ＰＣ３が有する第１共振回路ＲＣ１及び第３共振回路ＲＣ３のそれぞれが構成する超伝導量子ビット間において相互作用が発生する。また、部分回路ＰＣ３が有する１つの電源ＰＷのスイッチをオフにした場合、部分回路ＰＣ３が有する第１共振回路ＲＣ１及び第３共振回路ＲＣ３のそれぞれが構成する超伝導量子ビット間における相互作用が消失する。このように、図６に示したように複数の制御回路２を集積することにより、当該複数の制御回路２を備える量子計算機は、ユーザーが所望する任意の隣り合う２つの超伝導量子ビット間の相互作用のオン／オフを切り替えることができる。その結果、当該量子計算機は、量子計算において誤りが発生してしまうことを抑制することができる。
【００８６】
また、図６に示したように複数の制御回路２を集積することにより、図６に示した集積回路を有する量子計算機は、量子計算中において、当該集積回路が有する複数の第１共振回路ＲＣ１のそれぞれ及び複数の第３共振回路ＲＣ３のそれぞれが構成する超伝導量子ビットのいずれか１つの超伝導量子ビットにおいて誤りが生じた場合であっても、当該超伝導量子ビットを構成する第１共振回路ＲＣ１に接続された電源ＰＷのスイッチがオフである限り、当該誤りが他の超伝導量子ビットを構成する第１共振回路ＲＣ１又は第３共振回路ＲＣ３に伝播してしまうことを抑制することができる。
【００８７】
なお、複数の制御回路２は、図６に示したように二次元的に集積される構成に代えて、三次元的に集積される構成であってもよい。この場合、ある二次元平面上に集積された複数の制御回路２のそれぞれは、例えば、当該二次元平面と直交する方向に重なる他の二次元平面上に集積された複数の制御回路２のそれぞれとビアを用いて電気的に接続される。
【００８８】
＜実施形態の変形例２＞
以下、図７を参照し、実施形態の変形例２について説明する。なお、実施形態の変形例２では、実施形態と同様な構成部に対して同じ符号を付して説明を省略する。
【００８９】
実施形態において説明した制御回路１は、第１共振回路ＲＣ１に代えて、第１共振回路ＲＣ１によって構成された超伝導量子ビットと異なる超伝導量子ビットを構成する共振回路を備える構成であってもよい。以下では、第１共振回路ＲＣ１に代えて当該共振回路を備える制御回路１を、制御回路３と称して説明する。以下では、一例として、当該共振回路が図７に示した第４共振回路ＲＣ４である場合について説明する。図７は、実施形態の変形例２に係る制御回路３の構成の一例を示す図である。
【００９０】
制御回路３は、変調回路ＭＣと、第２共振回路ＲＣ２と、第４共振回路ＲＣ４と、電源ＰＷを備える。なお、制御回路３は、これら３つの回路及び電源ＰＷに加えて、他の回路を備える構成であってもよい。ただし、この場合、当該他の回路は、以下において説明する制御回路３が有する特徴を壊さないように制御回路３に備えられなければならない。換言すると、以下において説明する制御回路３が有する特徴を壊さなければ、制御回路３は、如何なる変更を受けてもよい。
【００９１】
第４共振回路ＲＣ４は、第１共振回路ＲＣ１において第０ジョセフソン接合素子Ｊ０を回路ＣＣに置き換えた共振回路である。すなわち、第４共振回路ＲＣ４において、回路ＣＣは、第１キャパシターＣ１と第２キャパシターＣ２との間に位置する。
回路ＣＣは、第６ジョセフソン接合素子Ｊ６と、第７ジョセフソン接合素子Ｊ７と、第８ジョセフソン接合素子Ｊ８を備える環状回路である。ここで、第６ジョセフソン接合素子Ｊ６、第７ジョセフソン接合素子Ｊ７、第８ジョセフソン接合素子Ｊ８のそれぞれがインダクターとして振る舞うため、回路ＣＣを備える第４共振回路ＲＣ４は、共振する。
【００９２】
第６ジョセフソン接合素子Ｊ６及び第７ジョセフソン接合素子Ｊ７のそれぞれは、０接合のジョセフソン接合素子である。なお、第６ジョセフソン接合素子Ｊ６及び第７ジョセフソン接合素子Ｊ７のうちいずれか一方又は両方は、０接合のジョセフソン接合素子に代えて、π接合のジョセフソン接合素子であってもよい。
【００９３】
第８ジョセフソン接合素子Ｊ８は、π接合のジョセフソン接合素子である。なお、第８ジョセフソン接合素子Ｊ８は、π接合のジョセフソン接合素子に代えて、０接合のジョセフソン接合素子であってもよい。第８ジョセフソン接合素子Ｊ８は、回路ＣＣにおいて、第６ジョセフソン接合素子Ｊ６と第７ジョセフソン接合素子Ｊ７との間に位置する。
【００９４】
ここで、制御回路３において、第１接点Ｐ１と第１キャパシターＣ１との間と、第６ジョセフソン接合素子Ｊ６と第８ジョセフソン接合素子Ｊ８との間とが接続されている。また、制御回路３において、第３接点Ｐ３と第２キャパシターＣ２との間と、第７ジョセフソン接合素子Ｊ７と第８ジョセフソン接合素子Ｊ８との間とが接続されている。
【００９５】
このように、制御回路３が第２共振回路ＲＣ２と第４共振回路ＲＣ４を備える場合、回路量子電磁力学に基づく制御回路３のハミルトニアンの構造は、上記の式（１）に示したハミルトニアンとほぼ同じ構造になる。このため、電源ＰＷのスイッチがオフの場合、位相φＺが常に０であり、制御回路３において第２共振回路ＲＣ２と第４共振回路ＲＣ４とは、電気的に結合することができない。その結果、当該場合、第２共振回路ＲＣ２と第４共振回路ＲＣ４のそれぞれは、互いに独立に（互いに無関係に）共振する。これは、第４共振回路ＲＣ４によって構成された超伝導量子ビットが有する２つの量子状態（すなわち、|０〉と|１〉）を表す仮想的なスピンと、第２共振回路ＲＣ２の共振を表す仮想的な調和振動子との間の相互作用が存在しない（消える、消失する）ことを意味している。また、これは、第１ジョセフソン接合素子Ｊ１〜第４ジョセフソン接合素子Ｊ４のそれぞれが有するジョセフソンエネルギーの大きさと無関係に起こる現象である。このため、当該相互作用の強さを強くしたとしても、電源ＰＷのスイッチをオフにすることにより、制御回路３では、当該相互作用をオフの状態にすることができる。
【００９６】
一方、電源ＰＷのスイッチがオンの場合、第２共振回路ＲＣ２と第４共振回路ＲＣ４とは、電気的に結合する。その結果、当該場合、第２共振回路ＲＣ２と第４共振回路ＲＣ４とのそれぞれは、互いの共振に応じて共振する。これは、第２共振回路ＲＣ２の共振を表す仮想的な調和振動子が、第４共振回路ＲＣ４によって構成された超伝導量子ビットが有する２つの量子状態（すなわち、|０〉と|１〉）を表す仮想的なスピンの状態に応じた力を受けること（すなわち、当該調和振動子と当該スピンとの間の相互作用が存在すること）を意味している。また、当該相互作用の強さは、第１ジョセフソン接合素子Ｊ１〜第４ジョセフソン接合素子Ｊ４のそれぞれが有するジョセフソンエネルギーの大きくするほど大きくなる。このため、制御回路３では、当該ジョセフソンエネルギーを大きくすることにより、当該相互作用の強さを強くすることができる。
【００９７】
このように制御回路３は、第２共振回路ＲＣ２と第４共振回路ＲＣ４とが結合した場合における結合の強さを強くしつつ、制御回路３が有する第２共振回路ＲＣ２と第４共振回路ＲＣ４との間の相互作用のオン／オフを切り替えることができる。その結果、制御回路３は、実施形態と同様の効果を得ることができる。
【００９８】
なお、上記において説明した制御回路１〜制御回路３のそれぞれは、超伝導量子ビットを構成する共振回路（例えば、制御回路１の場合、第１共振回路ＲＣ１）に代えて、他の量子ビットを構成する回路が接続される構成であってもよい。当該他の量子ビットは、既知の量子ビットであってもよく、これから開発される量子ビットであってもよい。この場合、当該回路は、当該量子ビットが有する２つの量子状態に応じて電流が振動するように構成される。
【００９９】
以上のように、変調回路（上記において説明した例では、変調回路ＭＣ）は、第１接点（上記において説明した例では、第１接点Ｐ１）と、第２接点（上記において説明した例では、第２接点Ｐ２）と、第３接点（上記において説明した例では、第３接点Ｐ３）と、第４接点（上記において説明した例では、第４接点Ｐ４）とを有し、第１接点と第３接点とに第１共振回路（上記において説明した例では、第１共振回路ＲＣ１）が接続され、第２接点と第４接点とに第２共振回路（上記において説明した例では、第２共振回路ＲＣ２）が接続された環状回路であって、第１接点における電位の時間積分によって表される位相である第１位相（上記において説明した例では、第１位相φ１）と、第２接点（上記において説明した例では、第２位相φ２）における電位の時間積分によって表される位相である第２位相と、第３接点における電位の時間積分によって表される位相である第３位相（上記において説明した例では、第３位相φ３）と、第４接点における電位の時間積分によって表される位相である第４位相（上記において説明した例では、第４位相φ４）とに基づいて、第１共振回路と第２共振回路との結合状態を変化させる。また、変調回路は、第１位相と、前記第２位相と、前記第３位相と、前記第４位相とに基づいて、結合状態を、第１共振回路と第２共振回路とが結合していない状態と、第１共振回路と第２共振回路とが結合している状態とのいずれかに変化させる。これにより、変調回路は、第１共振回路と第２共振回路の電気的な結合を切ることができる。
【０１００】
また、変調回路は、第１共振回路と第２共振回路とのそれぞれに交流電圧を供給する電源（上記において説明した例では、電源ＰＷ）により第１共振回路と第２共振回路とのそれぞれへの交流電圧の供給が開始された場合、結合状態を第１共振回路と第２共振回路とが結合している状態に変化させ、電源により第１共振回路と第２共振回路とのそれぞれへの交流電圧の供給が停止された場合、当該結合状態を第１共振回路と第２共振回路とが結合していない状態に変化させる。これにより、変調回路は、第１共振回路と第２共振回路とのそれぞれへの電源による交流電圧の供給状態に応じて、第１共振回路と第２共振回路の結合状態を切り替えることができる。
【０１０１】
また、変調回路は、０接合の第１ジョセフソン接合素子（上記において説明した例では、第１ジョセフソン接合素子Ｊ１）と、０接合の第２ジョセフソン接合素子（上記において説明した例では、第２ジョセフソン接合素子Ｊ２）と、π接合の第３ジョセフソン接合素子（上記において説明した例では、第３ジョセフソン接合素子Ｊ３）と、π接合の第４ジョセフソン接合素子（上記において説明した例では、第４ジョセフソン接合素子Ｊ４）とを備え、第１ジョセフソン接合素子が第１接点と第２接点との間に位置し、第２ジョセフソン接合素子が第２接点と第３接点との間に位置し、第３ジョセフソン接合素子が第３接点と第４接点との間に位置し、第４ジョセフソン接合素子が第４接点と第１接点との間に位置する。これにより、変調回路は、第１ジョセフソン接合素子〜第４ジョセフソン接合素子に基づいて、第１共振回路と第２共振回路の結合状態を切り替えることができる。
【０１０２】
また、変調回路は、第１共振回路と第２共振回路のうちの少なくとも一方が、ジョセフソン接合素子（上記において説明した例では、第０ジョセフソン接合素子Ｊ０、第５ジョセフソン接合素子Ｊ５、第６ジョセフソン接合素子Ｊ６〜第８ジョセフソン接合素子Ｊ８）を含む量子ビット回路である。これにより、変調回路は、第１共振回路と第２共振回路の少なくとも一方がジョセフソン接合素子を含む量子ビット回路である場合において、第１共振回路と第２共振回路の結合状態を切り替えることができる。
【０１０３】
また、変調回路は、第１共振回路と前記第２共振回路のうちのいずれか一方が、ジョセフソン接合素子を含む量子ビット回路である。これにより、変調回路は、第１共振回路と第２共振回路のいずれか一方がジョセフソン接合素子を含む量子ビット回路である場合において、第１共振回路と第２共振回路の結合状態を切り替えることができる。
【０１０４】
また、変調回路は、第１共振回路と第２共振回路のうち量子ビット回路と異なる共振回路が、量子ビット回路の量子状態を読み出す読出回路を備える。これにより、変調回路は、第１共振回路と第２共振回路のうち量子ビット回路と異なる共振回路を用いて、第１共振回路と第２共振回路のうち量子ビット回路である共振回路の量子状態を読み出すことができる。
【０１０５】
また、制御回路（上記において説明した例では、制御回路１〜制御回路３）は、上記に記載の変調回路と、第１共振回路と、第２共振回路と、第１共振回路と第２共振回路とのそれぞれに交流電圧を供給する電源と、を備える。また、制御回路では、電源が供給する交流電圧の周波数は、前記第１共振回路と前記第２共振回路とのうち少なくとも一方の共振周波数である。また、制御回路では、電源により第１共振回路と第２共振回路とのそれぞれへの交流電圧の供給が開始された場合、第１共振回路の量子状態の変化に応じて、第２共振回路の量子状態が変化する。また、制御回路は、第１共振回路の量子状態の変化に応じて第２共振回路の量子状態が変化する。また、制御回路では、第２共振回路の量子状態の変化は、第１位相と、第２位相と、第３位相と、第４位相と、第１共振回路の量子状態の変化とに応じた変化である。これにより、第１共振回路と第２共振回路の電気的な結合を切ることができる。
【０１０６】
また、制御回路は、電源により第１共振回路と第２共振回路とのそれぞれへの交流電圧の供給が停止された場合、第１共振回路の量子状態と、第２共振回路の量子状態とが独立に変化する。これにより、制御回路は、電源により第１共振回路と第２共振回路とのそれぞれへの交流電圧の供給を停止することによって、第１共振回路と第２共振回路との結合状態を、第１共振回路と第２共振回路が結合していない状態に切り替えることができる。
【０１０７】
以上、この発明の実施形態を、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない限り、変更、置換、削除等されてもよい。
【符号の説明】
【０１０８】
１、２、３…制御回路、Ｃ１…第１キャパシター、Ｃ２…第２キャパシター、Ｃ３…第３キャパシター、Ｃ４…第４キャパシター、ＣＣ…回路、Ｊ０…第０ジョセフソン接合素子、Ｊ１…第１ジョセフソン接合素子、Ｊ２…第２ジョセフソン接合素子、Ｊ３…第３ジョセフソン接合素子、Ｊ４…第４ジョセフソン接合素子、Ｊ５…第５ジョセフソン接合素子、Ｊ６…第６ジョセフソン接合素子、Ｊ７…第７ジョセフソン接合素子、Ｊ８…第８ジョセフソン接合素子、Ｌ１…インダクター、ＭＣ…変調回路、ＭＫ１〜ＭＫ４…印、Ｐ１…第１接点、Ｐ２…第２接点、Ｐ３…第３接点、Ｐ４…第４接点、ＰＣ１〜ＰＣ３…部分回路、ＰＷ…電源、ＲＣ１…第１共振回路、ＲＣ２…第２共振回路、ＲＣ３…第３共振回路、ＲＣ４…第４共振回路、Ｔ１…第１端子、Ｔ２…第２端子
【図１】
2020074351.tif 000008
【図２】
2020074351.tif 000009
【図３】
2020074351.tif 000010
【図４】
2020074351.tif 000011
【図５】
2020074351.tif 000012
【図６】
2020074351.tif 000013
【図７】
2020074351.tif 000014