(57)【要約】      （修正有）【課題】プロセス、電圧及び温度（ＰＶＴ）の変動による影響を受ける回路内のアナログパラメータの変動を追跡（トラッキング）することにより、較正を通して性能を改善する。【解決手段】デジタル位相同期回路（ＰＬＬ）のためのトラッキングシステム１００において、実際の内部ＰＬＬ信号をエミュレートするＰＬＬモデル１２０と、エミュレートされた内部ＰＬＬ信号と実際の内部ＰＬＬ信号とを比較し、比較の結果を最小化する最小化アルゴリズムにしたがって推定アナログＰＬＬパラメータを更新するように構成されたトラッカ１３０と、を含む。上記エミュレーションは、デジタルＰＬＬ１１０から受信される他の内部ＰＬＬ信号およびＰＬＬモデル１２０の推定アナログＰＬＬパラメータに基づく。【選択図】図１
2020178346.tif 000002
【特許請求の範囲】
【請求項１】
デジタル位相同期回路（ＰＬＬ）のためのトラッキングシステムであって、前記トラッキングシステムは、ＰＬＬモデルおよびトラッカを含み、
前記ＰＬＬモデルは、実際の内部ＰＬＬ信号をエミュレートするように構成され、エミュレーションは、前記デジタルＰＬＬから受信される他の内部ＰＬＬ信号および前記ＰＬＬモデルの推定アナログＰＬＬパラメータに基づき、
前記トラッカは、エミュレートされた前記内部ＰＬＬ信号と前記実際の内部ＰＬＬ信号とを比較し、比較の結果を最小化する最小化アルゴリズムにしたがって前記推定アナログＰＬＬパラメータを更新するように構成される
トラッキングシステム。
【請求項２】
前記ＰＬＬモデルは、
前記他の内部ＰＬＬ信号および前記推定アナログＰＬＬパラメータに基づいて、前記実際の内部ＰＬＬ信号をアナログ形式でエミュレートするように構成されたデジタル制御発振器（ＤＣＯ）モデルと、
アナログ形式でエミュレートされた前記内部ＰＬＬ信号に基づいて、前記実際の内部ＰＬＬ信号との比較のため、エミュレートされた前記内部ＰＬＬ信号をデジタル形式でエミュレートするように構成された位相デジタル化モデルと、
を含む、
請求項１記載のトラッキングシステム。
【請求項３】
前記トラッキングシステムは、推定ＤＣＯ利得、推定ＤＣＯ最小周波数および推定位相デジタル化利得を含む、複数の推定アナログＰＬＬパラメータを含み、前記内部ＰＬＬ信号は、ＤＣＯ入力制御信号であり、前記実際の内部ＰＬＬ信号は、ＤＣＯ位相信号であり、
前記ＤＣＯモデルは、前記ＤＣＯ入力制御信号、前記推定ＤＣＯ利得および前記推定ＤＣＯ最小周波数に基づいて、ＤＣＯ位相信号をアナログ形式でエミュレートするように構成されており、
前記位相デジタル化モデルは、アナログ形式でエミュレートされた前記ＤＣＯ位相信号および前記推定位相デジタル化利得に基づいて、前記ＤＣＯ位相信号をデジタル形式でエミュレートするように構成されている、
請求項２記載のトラッキングシステム。
【請求項４】
前記ＰＬＬモデルは、前記ＰＬＬモデルの複数の推定アナログＰＬＬパラメータに基づいて、前記実際の内部ＰＬＬ信号をエミュレートするように構成されており、前記複数の推定アナログＰＬＬパラメータのうち少なくとも１つは、既定値であり、前記複数の推定アナログＰＬＬパラメータのうち少なくとも１つは、トラッキングシステムの動作中に連続的に更新される、
請求項１記載のトラッキングシステム。
【請求項５】
前記ＰＬＬモデルは、デジタル制御発振器（ＤＣＯ）モデルを含み、前記ＤＣＯモデルは、
前記他の内部ＰＬＬ信号であるＤＣＯ入力制御信号と、前記推定アナログＰＬＬパラメータである推定ＤＣＯ利得と、を乗算するように構成された乗算器と、
前記乗算の結果を、前記ＰＬＬモデルの別の推定アナログＰＬＬパラメータである推定ＤＣＯ最小周波数に加算して、エミュレートされたＤＣＯ周波数信号を出力するように構成された加算器と
を含む、
請求項１記載のトラッキングシステム。
【請求項６】
前記ＤＣＯモデルは、さらに、前記エミュレートされたＤＣＯ周波数信号を、エミュレートされた前記ＤＣＯ位相信号にアナログ形式で変換するように構成されている周波数‐位相変換器を含む、
請求項５記載のトラッキングシステム。
【請求項７】
前記ＰＬＬモデルは、さらに、位相デジタル化モデルを含み、前記位相デジタル化モデルは、アナログ形式でエミュレートされた前記ＤＣＯ位相信号と、前記ＰＬＬモデルのさらに別の推定アナログＰＬＬパラメータである推定位相デジタル化利得と、を乗算して、エミュレートされた前記ＤＣＯ位相信号をデジタル形式で出力するように構成された第２の乗算器を含み、エミュレートされた前記ＤＣＯ位相信号は、前記実際の内部ＰＬＬ信号と比較される、エミュレートされた前記内部ＰＬＬ信号である、
請求項６記載のトラッキングシステム。
【請求項８】
前記推定アナログＰＬＬパラメータは、デジタル制御発振器（ＤＣＯ）利得である、
請求項１記載のトラッキングシステム。
【請求項９】
前記推定アナログＰＬＬパラメータは、位相デジタル化利得である、
請求項１記載のトラッキングシステム。
【請求項１０】
前記トラッキングシステムは、さらに、前記推定アナログＰＬＬパラメータおよび対応する所望のアナログＰＬＬパラメータに基づいて、前記デジタルＰＬＬを較正するように構成された較正器を含む、
請求項１記載のトラッキングシステム。
【請求項１１】
前記トラッキングシステムは、さらに、前記推定アナログＰＬＬパラメータが既定範囲外にある場合にアラーム信号を生成するように構成されたモニタまたはビルトインセルフテスト（ＢＩＳＴ）を含む、
請求項１記載のトラッキングシステム。
【請求項１２】
前記トラッカは、減算器を含み、前記減算器は、前記実際の内部ＰＬＬ信号からエミュレートされた前記内部ＰＬＬ信号を減算することによって比較を行い、減算結果の信号を前記最小化アルゴリズムに供給するように構成される、
請求項１記載のトラッキングシステム。
【請求項１３】
前記トラッカは、コスト関数回路を含み、前記コスト関数回路は、エミュレートされた前記内部ＰＬＬ信号および前記実際の内部ＰＬＬ信号に基づいてコスト関数を決定し、前記決定したコスト関数を前記最小化アルゴリズムに供給することによって比較を行うように構成される、
請求項１記載のトラッキングシステム。
【請求項１４】
前記推定アナログＰＬＬパラメータは、デジタル制御発振器（ＤＣＯ）利得、ＤＣＯオフセット、位相デジタル化利得、位相デジタル化オフセット、ＤＣＯ内の微分非直線性（ＤＮＬ）誤差、ＤＣＯ内の積分非直線性（ＩＮＬ）誤差、位相デジタル化における微分非直線性（ＤＮＬ）誤差、位相デジタル化における積分非直線性（ＩＮＬ）誤差およびＰＬＬ帯域のうち１つまたは複数である、
請求項１記載のトラッキングシステム。
【請求項１５】
前記ＰＬＬモデル、前記トラッカおよび前記他の内部ＰＬＬ信号のそれぞれは、完全にデジタルである、
請求項１記載のトラッキングシステム。
【請求項１６】
前記最小化アルゴリズムは、最小２乗平均（ＬＭＳ）アルゴリズム、粒子群最適化（ＰＳＯ）アルゴリズム、ランダムウォーク最適化（ＲＷＯ）アルゴリズム、またはエミュレートされたＰＬＬ信号と実際の内部ＰＬＬ信号との間の差をスケーリングして累算するアルゴリズムである、
請求項１記載のトラッキングシステム。
【請求項１７】
デジタル位相同期回路（ＰＬＬ）のためのトラッキングシステムであって、前記トラッキングシステムは、ＰＬＬモデルおよびトラッカを含み、
前記ＰＬＬモデルは、第１の実際の内部ＰＬＬ信号をエミュレートするように構成される第１のＰＬＬモデル部分を含み、エミュレーションは、前記デジタルＰＬＬから受信される第１の他の内部ＰＬＬ信号および前記ＰＬＬモデルの第１の推定アナログＰＬＬパラメータに基づき、
前記トラッカは、
前記デジタルＰＬＬから受信された第２の他の内部ＰＬＬ信号および反転された第２の推定アナログＰＬＬパラメータに基づいて、第２の実際の内部信号をエミュレートするように構成された第２のＰＬＬモデル部分と、
エミュレートされた前記第１の実際の内部ＰＬＬ信号とエミュレートされた前記第２の実際の内部ＰＬＬ信号とを比較するように構成された比較器と、
前記比較の結果を最小化し、前記最小化された結果に基づいて、前記第１の推定アナログＰＬＬパラメータまたは前記第２の推定アナログＰＬＬパラメータを更新するように構成されたミニマイザと、
を含む、
トラッキングシステム。
【請求項１８】
デジタル位相同期回路（ＰＬＬ）のためのトラッキング方法であって、前記方法は、
ＰＬＬモデルにより、実際の内部ＰＬＬ信号をエミュレートするステップであって、エミュレーションは、前記デジタルＰＬＬから受信される他の内部ＰＬＬ信号および前記ＰＬＬモデルの推定アナログＰＬＬパラメータに基づくステップと、
トラッカにより、エミュレートされた前記内部ＰＬＬ信号と前記実際の内部ＰＬＬ信号とを比較するステップと、
前記トラッカにより、比較の結果を最小化する最小化アルゴリズムにしたがって、前記推定アナログＰＬＬパラメータを更新するステップと、
を含むトラッキング方法。
【請求項１９】
前記エミュレートするステップは、
デジタル制御発振器（ＤＣＯ）モデルにより、前記他の内部ＰＬＬ信号および前記推定アナログＰＬＬパラメータに基づいて、前記実際の内部ＰＬＬ信号をアナログ形式でエミュレートするステップと、
位相デジタル化モデルにより、アナログ形式でエミュレートされた前記内部ＰＬＬ信号に基づいて、エミュレートされた前記内部ＰＬＬ信号をデジタル形式でエミュレートし、前記実際の内部ＰＬＬ信号と比較するステップと、
を含む、
請求項１８記載のトラッキング方法。
【請求項２０】
推定ＤＣＯ利得、推定ＤＣＯ最小周波数および推定位相デジタル化利得を含む、複数の推定アナログＰＬＬパラメータが存在し、前記内部ＰＬＬ信号は、ＤＣＯ入力制御信号であり、前記実際の内部ＰＬＬ信号は、ＤＣＯ位相信号であり、
前記ＤＣＯモデルによりエミュレートするステップは、前記ＤＣＯ入力制御信号、前記推定ＤＣＯ利得および前記推定ＤＣＯ最小周波数に基づいて、ＤＣＯ位相信号をアナログ形式でエミュレートするステップを含み、
前記位相デジタル化モデルによりエミュレートするステップは、アナログ形式でエミュレートされた前記ＤＣＯ位相信号および前記推定位相デジタル化利得に基づいて、前記ＤＣＯ位相信号をデジタル形式でエミュレートするステップを含む、
請求項１９記載のトラッキング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
回路内のアナログパラメータは、プロセス、電圧、温度（ＰＶＴ）の変動による影響を受ける。アナログパラメータの変動を追跡（トラッキング）することにより、較正を通して性能を改善することができる。比較的小さな技術ノードではＰＶＴ変動の影響がより大きく、較正がより重要である。
【背景技術】
【０００２】
位相同期回路（ＰＬＬ）では従来、相関器を使用してアナログパラメータをトラッキングしている。相関器は、あまり複雑ではなく、１次システムであって固有安定性を有することによる利点を有する。しかし、相関器は、安定状態に達した後でも、平均のみによって実際のアナログパラメータ値への近似を推定する。さらに、推定は、比較的低速で、信号注入を要し、利得に対して特異的である。
【図面の簡単な説明】
【０００３】
【図１】本開示の態様による、デジタル位相同期回路（ＰＬＬ）のトラッキングシステムを示す図である。
【図２Ａ】デジタルＰＬＬの例示的な詳細を示す図である。
【図２Ｂ】デジタルＰＬＬの例示的な詳細を示す図である。
【図３】本開示の態様による、デジタルＰＬＬのためのトラッキングシステムを示す図である。
【図４】本開示の態様による、デジタルＰＬＬのための別のトラッキングシステムを示す図である。
【図５】本開示の態様による、デジタルＰＬＬのための別のトラッキングシステムを示す図である。
【図６】本開示の態様による、デジタルＰＬＬのための別のトラッキングシステムを示す図である。
【図７】本開示の態様による、デジタルＰＬＬのための別のトラッキングシステムを示す図である。
【図８Ａ】本開示の態様による、デジタルＰＬＬのための、較正アプリケーションを有するトラッキングシステムを示す図である。
【図８Ｂ】本開示の幾つかの態様による、デジタルＰＬＬのための、モニタリング／ビルトインセルフテスト（ＢＩＳＴ）アプリケーションを有するトラッキングシステムを示す図である。
【図９】本開示の幾つかの態様による、デジタルＰＬＬのためのトラッキング方法を示すフローチャートである。
【発明を実施するための形態】
【０００４】
本開示は、相関器に置き換わる、デジタル位相同期回路（ＰＬＬ）のトラッキングシステムを志向する。当該システムはＰＬＬモデルおよびトラッカを有し、トラッカはＰＬＬモデルを実際のデジタルＰＬＬと連続的に比較し、この比較に基づいてＰＬＬモデルのアナログパラメータを更新する。
【０００５】
図１は、本開示の態様による、デジタル位相同期回路（ＰＬＬ）のトラッキングシステム１００を示す。
【０００６】
トラッキングシステム１００は、実際のデジタル位相同期回路（ＰＬＬ）１１０、ＰＬＬモデル１２０およびトラッカ１３０を含む。
【０００７】
デジタルＰＬＬ１１０は出力信号を生成するように構成されており、この信号の位相は入力信号の位相に関連する。ＰＬＬはよく知られているが、本発明に関連する詳細について、図２Ａおよび図２Ｂに関して以下に詳しく説明する。
【０００８】
ＰＬＬモデル１２０は、１つまたは複数の実際の内部ＰＬＬ信号をエミュレートするように構成されている。当該エミュレーションは、デジタルＰＬＬ１１０から受信される１つまたは複数の他の内部ＰＬＬ信号と、トラッカ１３０から受信されるＰＬＬモデル１２０の推定アナログＰＬＬパラメータと、に基づく。ＰＬＬモデル１２０が実際のデジタルＰＬＬ１１０の動作を充分に表していれば、図において「エミュレートされた内部ＰＬＬ信号」とラベル付けされた信号は、「比較のための実際の内部ＰＬＬ信号」とラベル付けされた信号に近似する。推定アナログＰＬＬパラメータは、例えば、デジタル制御発振器（ＤＣＯ）利得、ＤＣＯオフセット、位相デジタル化利得、位相デジタル化オフセット、ＤＣＯ内の微分非直線性（ＤＮＬ）誤差、ＤＣＯ内の積分非直線性（ＩＮＬ）誤差、位相デジタル化のＤＮＬ誤差、位相デジタル化のＩＮＬ誤差およびＰＬＬ帯域のうち１つまたは複数であってもよい。
【０００９】
トラッカ１３０は、１つまたは複数のエミュレートされた内部ＰＬＬ信号と、実際のＰＬＬ１１０から受信された１つまたは複数の実際の内部ＰＬＬ信号と、を比較するように構成されている。トラッカ１３０はまた、比較の結果を最小化する最小化アルゴリズムにしたがって、推定アナログＰＬＬパラメータを更新するようにも構成されている。トラッカ１３０は、更新された推定アナログＰＬＬパラメータを、ＰＬＬモデル１２０に送信する。
【００１０】
図２Ａおよび図２Ｂは、デジタルＰＬＬ２００（２００Ａおよび２００Ｂ）、例えば図１のデジタルＰＬＬ１１０の例示的な詳細を示す。当該ＰＬＬ２００は単なる例であり、本開示はこれに限定されるものではない。
【００１１】
図２ＡはデジタルＰＬＬ２００Ａを示し、当該ＰＬＬ２００Ａは、位相差デジタイザ２１０、デジタルフィルタ２２０およびＤＣＯ２３０を含むフィードバックループである。図２ＢはＰＬＬ２００Ｂを示し、当該ＰＬＬ２００Ｂは図２ＡのＰＬＬ２００Ａに類似しているが、位相差デジタイザ２１０Ａが、ＤＣＯ位相デジタイザ２１０Ｂ‐２と、基準位相デジタイザ２１０Ｂ‐４と、減算器２１０Ｂ‐６と、のそれぞれの組み合わせに置き換わっており、ＤＣＯが電圧制御発振器（ＶＣＯ）に置き換わっていてもよい点が異なる。
【００１２】
デジタルＰＬＬ２００は、２つの信号、すなわち基準クロック信号ｃｌｋｒｅｆとＤＣＯ信号ｃｌｋｄｃｏとの間の位相差ｐｈ＿ｄｉｆｆを調整および処理するように構成されている。より具体的には、ＤＣＯ２３０は周期信号ｃｌｋｄｃｏを生成し、位相差デジタイザ２１０Ａは、当該周期信号ｃｌｋｄｃｏの位相と入力周期信号ｃｌｋｒｅｆの位相とを比較して、位相が適合しつづけるようにＤＣＯ２３０を調整する。
【００１３】
位相および周波数は本来アナログ量であり、デジタルＰＬＬ２００内でデジタル化される。具体的には、デジタルＰＬＬ２００は、図２Ａに示すように２つの信号間の位相差ｐｈ＿ｄｉｆｆのデジタル化、または図２Ｂに示すように２つの信号の位相の直接的なデジタル化に基づく。よって、位相差デジタイザ２１０は、本質的にはアナログ‐デジタル変換器である。ＤＣＯ２３０は、本質的にはデジタル‐アナログ変換器である。当該アナログ‐デジタル変換および当該デジタル‐アナログ変換に関連するアナログパラメータには、利得、オフセット、量子化幅、ＤＮＬ誤差およびＩＮＬ誤差が含まれる。よって、利得には、アナログ‐デジタル変換の利得とデジタル‐アナログ変換の利得の、少なくとも２つがある。これらの利得はＰＶＴにともなって変化しうるものであり、利得の変化をトラッカ１３０によってトラッキングすることができる。
【００１４】
デジタルフィルタ２２０は、離散時間有限インパルス応答（ＦＩＲ）フィルタまたは無限インパルス応答（ＩＩＲ）デジタルフィルタを記述する離散時間方程式にしたがって、フィルタリングを行う。特に、デジタルＰＬＬではＩＩＲループフィルタが典型的である。ＩＩＲフィルタの単純なモデルの１つとして、ｙ［ｎ］＝Ａ０・ｘ［ｎ］＋Ａ１・ｘ［ｎ−１］＋Ａ２・ｘ［ｎ−２］＋Ａ３・ｘ［ｎ−３］＋…＋Ｂ１・ｙ［ｎ−１］＋Ｂ２・ｙ［ｎ−２］＋Ｂ３・ｙ［ｎ−３］＋…の形式が挙げられ、ｙ［ｎ］およびｘ［ｎ］はそれぞれ、離散時点ｎにおけるデジタルフィルタの出力および入力である。次いで、デジタルフィルタ２２０の出力ｃｔｒｌがＤＣＯ２３０に入力される。
【００１５】
観察対象の１つまたは複数の内部ＰＬＬ信号が完全にデジタルである場合、ＰＬＬモデル１２０およびトラッカ１３０は完全にデジタルであってよい。完全にデジタルなＰＬＬモデル１２０およびトラッカ１３０は、可搬性、テストの簡潔性、技術の拡張性および頑強性の点で魅力的である。実際にはＰＬＬは部分的にアナログであり、例えば、ＤＣＯ発振器２３０は混合信号であってよい。
【００１６】
図３は、本開示の態様によるデジタルＰＬＬのためのトラッキングシステム３００を示す。
【００１７】
トラッキングシステム３００は、実際のデジタルＰＬＬ３１０、ＰＬＬモデル３２０およびトラッカ３３０を含む。この特定の例の実際のデジタルＰＬＬは図２ＢのＰＬＬ２００Ｂであるが、本開示はこれに関して限定されない。先行の図の要素に対応する類似の要素には類似の参照番号を付しているが、図番号に対応して先頭の桁は変更されている。
【００１８】
ＰＬＬモデル３２０は、デジタル制御発振器（ＤＣＯ）モデル３２２および位相デジタル化モデル３２４を含む。
【００１９】
ＤＣＯモデル３２２は、他の内部ＰＬＬ信号ｃｔｒｌおよび推定アナログＰＬＬパラメータに基づいて、実際の内部ＰＬＬ信号をアナログ形式でエミュレートするように構成されている。他の内部ＰＬＬ信号ｃｔｒｌの一例はＤＣＯ入力語（例えば、ＤＣＯ入力制御信号）であり、実際の内部ＰＬＬ信号およびエミュレートされた内部ＰＬＬ信号の一例はＤＣＯ位相である。
【００２０】
位相デジタル化モデル３２４は、アナログ形式でエミュレートされた内部ＰＬＬ信号（例えば、エミュレートされたアナログＤＣＯ位相）および推定アナログＰＬＬパラメータに基づいて、エミュレートされた内部ＰＬＬ信号（例えば、エミュレートされたデジタルＤＣＯ位相）をデジタル形式でエミュレートして実際の内部ＰＬＬ信号ｐｈ＿ｄｃｏ（実際のデジタルＤＣＯ位相）と比較するように構成されている。
【００２１】
ＰＬＬモデル３２０は閉ループであっても開ループであってもよく、かつ、位相デジタル化モデル回路のＤＣＯデジタル‐周波数モデル特性および位相‐デジタル特性を記述する離散時間方程式に基づいていてよい。ＤＣＯのモデルの一例は、方程式ｆＤＣＯ＝ｋｄｃｏ・ｉｎ＋ｆ０であり、ここでｆＤＣＯ、ｋｄｃｏ、ｉｎおよびｆ０はそれぞれ、ＤＣＯ周波数、ＤＣＯ利得、入力信号およびオフセット周波数である。
【００２２】
図４は、本開示の態様による、デジタルＰＬＬ４１０のための別のトラッキングシステム４００を示す。
【００２３】
概して、トラッキングシステム４００は図３のトラッキングシステム３００に類似しているが、エミュレートされた内部ＰＬＬ信号（例えば、デジタルＤＣＯ位相）と実際の内部ＰＬＬ信号との比較が単純な差分によって実施される点が異なる。差分信号ｄｉｆｆはミニマイザ４３４に送られ、当該ミニマイザは、最小化アルゴリズムを実行し、ＤＣＯモデル４２２のパラメータおよび位相デジタル化モデル４２４のパラメータを更新するように構成されている。
【００２４】
トラッキングシステム４００は、実際のデジタルＰＬＬ４１０、ＰＬＬモデル４２０およびトラッカ４３０を含む。先行の図の要素に対応する類似の要素には類似の参照番号を付しているが、図の番号に対応して先頭の桁は変更されている。
【００２５】
トラッカ４３０は、減算器４３２およびミニマイザ４３４を含む。減算器４３２は、実際の内部ＰＬＬ信号（例えば、実際のデジタルＤＣＯ位相）からエミュレートされた内部ＰＬＬ信号（例えば、エミュレートされたデジタルＤＣＯ位相）を減算することによって比較を行うように構成されている。減算器４３２は、次に、最小化アルゴリズムを行うミニマイザ４３４に減算結果信号ｄｉｆｆを供給するように構成されている。最小化アルゴリズムは、ＰＬＬモデル４２０に送信された推定アナログＰＬＬパラメータを、差分信号ｄｉｆｆがゼロになるまで更新する。
【００２６】
最小化アルゴリズムは、例えば、最小２乗平均（ＬＭＳ）アルゴリズム、粒子群最適化（ＰＳＯ）アルゴリズム、ランダムウォーク最適化（ＲＷＯ）アルゴリズム、ニューラルネットワーク（ＮＮ）ベースのアルゴリズム、またはエミュレートされたＰＬＬ信号と実際の内部ＰＬＬ信号との間の差をスケーリングして累算するアルゴリズムであってよい。
【００２７】
減算器４３２が単純な差分を判別することに代えて、比較は、代替的に、デジタル化された実際のＰＬＬ信号（例えば、デジタル化されたＤＣＯ位相）およびエミュレートされた内部ＰＬＬ信号（例えば、デジタル化およびエミュレートされたＤＣＯ位相）から抽出した特徴の組み合わせによって定められるコスト関数として実現することができる。コスト関数回路は、エミュレートされた内部ＰＬＬ信号および実際の内部ＰＬＬ信号に基づいてコスト関数を決定し、次いで、決定されたコスト関数を最小化アルゴリズムに供給することによって、当該比較を行うように構成される。最小化アルゴリズムは、上述した単純な差分またはより一般的なコスト関数を最小化する。
【００２８】
図５は、本開示の態様による、デジタルＰＬＬのための別のトラッキングシステム５００を示す。
【００２９】
概して、トラッキングシステム５００は図４のトラッキングシステム４００に類似しているが、ＤＣＯモデル５２２および位相デジタル化モデル５２４の例示的な詳細を追加にて含む。
【００３０】
トラッキングシステム５００は、実際のデジタルＰＬＬ５１０、ＰＬＬモデル５２０およびトラッカ５３０を含む。先行の図の要素に対応する類似の要素には類似の参照番号を付しているが、図の番号に対応して先頭の桁は変更されている。
【００３１】
システム５００は、複数の推定アナログＰＬＬパラメータ、例えば推定ＤＣＯ利得Ｋｄｃｏ＿ｅｍ、推定ＤＣＯ最小周波数ｆｍｉｎ＿ｅｍおよび推定位相デジタル化利得Ｋｐ＿ｅｍを含むことができる。内部ＰＬＬ信号は、ＤＣＯ入力制御信号ｃｔｒｌ、例えばＤＣＯ入力語であってよい。実際の内部ＰＬＬ信号は、ＤＣＯ位相信号であってよい。
【００３２】
ＤＣＯモデル５２２は、ＤＣＯ位相信号を、ＤＣＯ入力制御信号ｃｔｒｌ、推定ＤＣＯ利得Ｋｄｃｏ＿ｅｍおよび推定ＤＣＯ最小周波数ｆｍｉｎ＿ｅｍに基づいて、アナログ形式でエミュレートするように構成されている。
【００３３】
ＤＣＯモデル５２２は、乗算器５２２２、加算器５２２４および周波数‐位相変換器５２２６を含む。乗算器５２２２は、他の内部ＰＬＬ信号であるＤＣＯ入力制御信号ｃｔｒｌと、推定アナログＰＬＬパラメータである推定ＤＣＯ利得Ｋｄｃｏ＿ｅｍとを乗算するように構成されている。加算器５２２４は、乗算結果を、ＰＬＬモデル５２０の別の推定アナログＰＬＬパラメータである推定ＤＣＯ最小周波数ｆｍｉｎ＿ｅｍに加算して、推定ＤＣＯ周波数信号を出力するように構成されている。周波数‐位相変換器５２２６は、エミュレートされたＤＣＯ周波数信号を、エミュレートされたＤＣＯ位相信号にアナログ形式で変換するように構成されている。
【００３４】
位相デジタル化モデル５２４は、（ＤＣＯモデル５２２から）アナログ形式でエミュレートされたＤＣＯ位相信号ｐｈ＿ｄｃо＿ｅｍおよび推定位相デジタル化利得Ｋｐ＿ｅｍに基づいて、ＤＣＯ位相信号をデジタル形式でエミュレートするように構成されている。より具体的には、位相デジタル化モデル５２４は、第２の乗算器５２４２を含み、当該乗算器５２４２は、（ＤＣＯモデル５２２の周波数‐位相変換器５２２６から）アナログ形式でエミュレートされたＤＣＯ位相信号と、ＰＬＬモデル５２０のさらに別の推定アナログＰＬＬパラメータである推定位相デジタル化利得Ｋｐ＿ｅｍとを乗算して、エミュレートされたＤＣＯ位相信号ｐｈ＿ｄｃо＿ｅｍをデジタル形式で出力するように構成されており、当該エミュレートされたＤＣＯ位相信号ｐｈ＿ｄｃо＿ｅｍは、実際の内部ＰＬＬ信号と比較されるエミュレートされた内部ＰＬＬ信号である。
【００３５】
図６は、本開示の態様による、デジタルＰＬＬのための別のトラッキングシステム６００を示す。
【００３６】
概して、トラッキングシステム６００は図５のトラッキングシステム５００に類似しているが、差分信号ｄｉｆｆのスケーリングおよび累算に基づく例示的なミニマイザ６３４が備わっている。また、推定アナログＰＬＬパラメータは、既定値であってもよい。
【００３７】
トラッキングシステム６００は、実際のデジタルＰＬＬ６１０、ＰＬＬモデル６２０およびトラッカ６３０を含む。先行の図の要素に対応する類似の要素には類似の参照番号を付しているが、図の番号に対応して先頭の桁は変更されている。
【００３８】
ＰＬＬモデル６２０は、デジタルＰＬＬ６１０から受信された複数の他の内部ＰＬＬ信号に基づいて、実際の内部ＰＬＬ信号をエミュレートするように構成されている。複数の推定アナログＰＬＬパラメータのうち少なくとも１つは、既定値であってよい。この例では、既定の推定アナログＰＬＬパラメータは、ＤＣＯ最小周波数ｆｍｉｎ＿ｅｍおよび位相デジタル化利得Ｋｐ＿ｅｍである。複数の推定アナログＰＬＬパラメータのうちの少なくとも１つはトラッキングシステムの動作中に連続的に更新され、この例ではＤＣＯ利得Ｋｄｃｏ＿ｅｍである。
【００３９】
「ｆｍｉｎ＿ｅｍを推定」６３６および「Ｋｐ＿ｅｍを推定」６３８とラベル付けされたブロックは、エミュレートされたバージョンのＤＣＯ最小周波数ｆｍｉｎ＿ｅｍおよび位相デジタル化利得Ｋｐ＿ｅｍをそれぞれ形成する回路を表す。当該回路は、利得および累算器、例えば最小化アルゴリズムに基づいていてよい。単純なシナリオでは、当該回路は位相デジタル化利得Ｋｐ＿ｅｍおよびＤＣＯ最小周波数信号ｆｍｉｎ＿ｅｍを、シミュレーションを通してアプリオリに推定された、予めプログラミングされた一定の値にセットする。
【００４０】
トラッカ６３０は、差分信号ｄｉｆｆを最小化してＤＣＯ利得Ｋｄｃｏをトラッキングするように構成されたミニマイザ６３４を含む。ミニマイザ６３４は、スケーラ（乗算器）６３４２および累算器６３４４を含む。スケーラ６３４２は、差分信号ｄｉｆｆと係数ａｌｐｈａとを乗算するように構成されている。累算器６３４４は、エミュレートされたＤＣＯ利得信号Ｋｄｃｏ＿ｅｍと実際のＤＣＯ利得信号Ｋｄｃｏとの間の差分をスケーリングしたものを累算するように構成されている。トラッキングシステム６００が定常状態に達した後、エミュレートされたＤＣＯ利得信号Ｋｄｃｏ＿ｅｍは、実際のＤＣＯ利得信号Ｋｄｃｏに近似する。
【００４１】
図７は、本開示の態様による、デジタルＰＬＬ７１０のための別のトラッキングシステム７００を示す。
【００４２】
概して、トラッキングシステム７００は図６のトラッキングシステム６００に類似しているが、ＰＬＬモデル７２０がＤＣＯモデル７２２のみに縮小されている。ＰＬＬモデル７２０の一部、すなわち反転位相デジタル化モデル７３８は、トラッカ７３０内に含まれている。トラッキングシステム７００は、ＰＬＬモデル７２０の一部がトラッカ７３０に併合可能であることを示している。
【００４３】
トラッキングシステム７００は、実際のデジタルＰＬＬ７１０、ＰＬＬモデル７２０およびトラッカ７３０を含む。先行の図の要素に対応する類似の要素には類似の参照番号を付しているが、図の番号に対応して先頭の桁は変更されている。
【００４４】
ＰＬＬモデル７２０は、この事例ではＤＣＯモデルである第１のＰＬＬモデル部分７２２を含む。ＤＣＯモデルは、第１の実際の内部ＰＬＬ信号（例えば、エミュレートされたＤＣＯ周波数ｆ＿ｅｍ）をエミュレートするように構成されている。当該エミュレーションは、デジタルＰＬＬ７１０から受信された第１の他の内部ＰＬＬ信号（例えばＤＣＯ入力制御信号ｃｔｒｌ）およびＰＬＬモデルの第１の推定アナログＰＬＬパラメータ（例えば推定ＤＣＯ利得Ｋｄｃｏ＿ｅｍおよびＤＣＯ最小周波数ｆｍｉｎ＿ｅｍ７３６）に基づく。
【００４５】
トラッカ７３０は、第２のＰＬＬモデル部分７３８、比較器７３２およびミニマイザ７３４を含む。
【００４６】
第２のＰＬＬモデル部分７３８は、この例では、「反転」位相デジタル化モデルである。第２のＰＬＬモデル部分７３８は、デジタルＰＬＬ７１０から受信された第２の他の内部ＰＬＬ信号（例えばＤＣＯ位相ｐｈ＿ｄｃｏ）および反転された第２の推定アナログＰＬＬパラメータ７３８２（例えば反転された推定位相デジタル化利得１／Ｋｐ＿ｅｍ）に基づいて、第２の実際の内部信号（例えばデジタル化されたＤＣＯ周波数ｆｄｉｇ）をエミュレートするように構成されている。
【００４７】
比較器７３２は、第１のエミュレートされた実際の内部ＰＬＬ信号（例えばＤＣＯ周波数ｆ＿ｅｍ）を第２のエミュレートされた実際の内部ＰＬＬ信号（例えばデジタル化されたＤＣＯ周波数ｆｄｉｇ）と比較して、差分信号ｄｉｆｆを出力するように構成されている。
【００４８】
ミニマイザ７３４は、比較の結果、すなわち差分信号ｄｉｆｆを最小化するように構成されている。ミニマイザ７３４はまた、最小化された結果に基づいて、推定アナログＰＬＬパラメータ（例えば推定ＤＣＯ利得Ｋｄｃｏ＿ｅｍ）を更新するように構成されている。
【００４９】
図８Ａは、本開示の態様による、較正アプリケーションを有するトラッキングシステム８００Ａを示す。
【００５０】
システム８００Ａは、実際のデジタルＰＬＬ８１０、トラッキングシステム８２０および較正器８３０Ａを含む。実際のデジタルＰＬＬ８１０およびトラッキングシステム８２０は、本明細書に記載するトラッキングシステム１００／３００／４００／５００／６００／７００のいずれかであってよい。
【００５１】
較正器８３０Ａは、推定アナログＰＬＬパラメータおよび上述した対応する所望のアナログＰＬＬパラメータに基づいて、実際のデジタルＰＬＬ８１０を較正するように構成されている。換言すれば、較正器８３０Ａは、デジタルＰＬＬ８１０内で、アナログＰＬＬパラメータ、例えばＤＣＯ利得のバックグラウンド較正を行ってもよい。当該較正は、製造中に行われてもよいし、または現場で行われてもよい。
【００５２】
図８Ｂは、本開示の態様による、モニタリング／ビルトインセルフテスト（ＢＩＳＴ）アプリケーションを有するトラッキングシステム８００Ｂを示す。
【００５３】
システム８００Ｂは図８Ａのシステム８００Ａに類似しているが、較正器８３０ではなく、モニタまたはビルトインセルフテスト（ＢＩＳＴ）８３０Ｂを有する点が異なる。
【００５４】
モニタまたはビルトインセルフテスト（ＢＩＳＴ）８３０Ｂは、推定アナログＰＬＬパラメータが既定範囲の外にあるときにアラーム信号を生成するように構成されている。モニタ／ＢＩＳＴ８３０Ｂは、選択されたサンプルが製造時テストの要件を満たさない場合に、デジタルＰＬＬ８１０の劣化を示すアラームを、デジタルＰＬＬ８１０を含むシステムに送信するように構成可能である。当該テストは、製造中に行われてもよいし、または現場で行われてもよい。
【００５５】
図９は、本開示の態様による、デジタルＰＬＬのためのトラッキング方法９００を示すフローチャートである。
【００５６】
ステップ９１０で、ＰＬＬモデル１２０／３２０／４２０／５２０／６２０により、実際の内部ＰＬＬ信号がエミュレートされる。当該エミュレーションは、デジタルＰＬＬ１１０／３１０／４１０／５１０／６１０から受信された他の内部ＰＬＬ信号およびＰＬＬモデル１２０／４２０／５２０／６２０の推定アナログＰＬＬパラメータに基づく。
【００５７】
エミュレートするステップ９１０は、ステップ９１２およびステップ９１４を含む。ステップ９１２で、デジタル制御発振器（ＤＣＯ）モデル３２２／４２２／５２２／６２２により、他の内部ＰＬＬ信号および推定アナログＰＬＬパラメータに基づいて、実際の内部ＰＬＬ信号がアナログ形式でエミュレートされる。ステップ９１４で、位相デジタル化モデル３２４／４２４／５２４／６２４により、アナログ形式でエミュレートされた内部ＰＬＬ信号に基づいて、エミュレートされた内部ＰＬＬ信号がデジタル形式でエミュレートされ、実際の内部ＰＬＬ信号と比較される。
【００５８】
ステップ９２０で、トラッカ１３０／３３０／４３０／５３０／６３０により、エミュレートされた内部ＰＬＬ信号が実際の内部ＰＬＬ信号と比較される。
【００５９】
ステップ９３０で、トラッカ１３０／３３０／４３０／５３０／６３０により、比較結果を最小化する最小化アルゴリズムにしたがって、推定アナログＰＬＬパラメータが更新される。
【００６０】
本開示のトラッキングシステムは、収束後のどの時点においても、有効なアナログパラメータ推定を提供する。当該システムは、相関器よりも複雑ではあるが、注入の必要がなく、またより高速の能力を有する。
【００６１】
本開示の技術は、以下の例においても説明され得る。
【００６２】
［例１］
デジタル位相同期回路（ＰＬＬ）のためのトラッキングシステムであって、該トラッキングシステムは、
実際の内部ＰＬＬ信号をエミュレートするように構成されたＰＬＬモデルであって、前記エミュレーションは、前記デジタルＰＬＬから受信される他の内部ＰＬＬ信号および前記ＰＬＬモデルの推定アナログＰＬＬパラメータに基づく、ＰＬＬモデルと、
エミュレートされた前記内部ＰＬＬ信号と前記実際の内部ＰＬＬ信号とを比較し、比較の結果を最小化する最小化アルゴリズムにしたがって前記推定アナログＰＬＬパラメータを更新するように構成されたトラッカと
を含む、トラッキングシステム。
【００６３】
［例２］
前記ＰＬＬモデルは、
前記他の内部ＰＬＬ信号および前記推定アナログＰＬＬパラメータに基づいて、前記実際の内部ＰＬＬ信号をアナログ形式でエミュレートするように構成された、デジタル制御発振器（ＤＣＯ）モデルと、
アナログ形式でエミュレートされた前記内部ＰＬＬ信号に基づいて、前記実際の内部ＰＬＬ信号との比較のため、エミュレートされた前記内部ＰＬＬ信号をデジタル形式でエミュレートするように構成された、位相デジタル化モデルと
を含む、例１のトラッキングシステム。
【００６４】
［例３］
前記システムは、推定ＤＣＯ利得、推定ＤＣＯ最小周波数および推定位相デジタル化利得を含む、複数の推定アナログＰＬＬパラメータを含み、前記内部ＰＬＬ信号がＤＣＯ入力制御信号であり、前記実際の内部ＰＬＬ信号がＤＣＯ位相信号であり、
前記ＤＣＯモデルは、ＤＣＯ位相信号を、前記ＤＣＯ入力制御信号、前記推定ＤＣＯ利得および前記推定ＤＣＯ最小周波数に基づいてアナログ形式でエミュレートするように構成されており、
前記位相デジタル化モデルは、アナログ形式でエミュレートされた前記ＤＣＯ位相信号および前記推定位相デジタル化利得に基づいて、前記ＤＣＯ位相信号をデジタル形式でエミュレートするように構成されている、
例１および２の任意の組み合わせのトラッキングシステム。
【００６５】
［例４］
前記ＰＬＬモデルは、前記ＰＬＬモデルの複数の推定アナログＰＬＬパラメータに基づいて前記実際の内部ＰＬＬ信号をエミュレートするように構成されており、前記複数の推定アナログＰＬＬパラメータのうち少なくとも１つは既定値であり、前記複数の推定アナログＰＬＬパラメータのうち少なくとも１つはトラッキングシステムの動作中に連続的に更新される、
例１から３までの任意の組み合わせのトラッキングシステム。
【００６６】
［例５］
前記ＰＬＬモデルがデジタル制御発振器（ＤＣＯ）モデルを含み、前記ＤＣＯモデルが、
前記他の内部ＰＬＬ信号であるＤＣＯ入力制御信号と、前記推定アナログＰＬＬパラメータである推定ＤＣＯ利得とを乗算するように構成された、乗算器と、
前記乗算の結果を、前記ＰＬＬモデルの別の推定アナログＰＬＬパラメータである推定ＤＣＯ最小周波数に加算して、エミュレートされたＤＣＯ周波数信号を出力するように構成された、加算器と
を含む、例１から４までの任意の組み合わせのトラッキングシステム。
【００６７】
［例６］
前記ＤＣＯモデルはさらに、前記エミュレートされたＤＣＯ周波数信号を、エミュレートされた前記ＤＣＯ位相信号にアナログ形式で変換するように構成されている周波数‐位相変換器を含む、
例１から５までの任意の組み合わせのトラッキングシステム。
【００６８】
［例７］
前記ＰＬＬモデルはさらに、位相デジタル化モデルを含み、前記位相デジタル化モデルは、アナログ形式でエミュレートされた前記ＤＣＯ位相信号と、前記ＰＬＬモデルのさらに別の推定アナログＰＬＬパラメータである推定位相デジタル化利得とを乗算して、エミュレートされた前記ＤＣＯ位相信号をデジタル形式で出力するように構成された、第２の乗算器を含み、エミュレートされた前記ＤＣＯ位相信号は、前記実際の内部ＰＬＬ信号と比較される、エミュレートされた前記内部ＰＬＬ信号である、
例１から６までの任意の組み合わせのトラッキングシステム。
【００６９】
［例８］
前記推定アナログＰＬＬパラメータは、デジタル制御発振器（ＤＣＯ）利得である、
例１から７までの任意の組み合わせのトラッキングシステム。
【００７０】
［例９］
前記推定アナログＰＬＬパラメータは、位相デジタル化利得である、
例１から８までの任意の組み合わせのトラッキングシステム。
【００７１】
［例１０］
さらに、前記推定アナログＰＬＬパラメータおよび対応する所望のアナログＰＬＬパラメータに基づいて、前記デジタルＰＬＬを較正するように構成された較正器を含む、
例１から９までの任意の組み合わせのトラッキングシステム。
【００７２】
［例１１］
さらに、前記推定アナログＰＬＬパラメータが既定範囲外にある場合にアラーム信号を生成するように構成された、モニタまたはビルトインセルフテスト（ＢＩＳＴ）を含む、
例１から１０までの任意の組み合わせのトラッキングシステム。
【００７３】
［例１２］
前記トラッカは、前記実際の内部ＰＬＬ信号からエミュレートされた前記内部ＰＬＬ信号を減算することによって比較を行い、減算結果の信号を前記最小化アルゴリズムに供給するように構成された、減算器を含む、
例１から１１までの任意の組み合わせのトラッキングシステム。
【００７４】
［例１３］
前記トラッカは、エミュレートされた前記内部ＰＬＬ信号および前記実際の内部ＰＬＬ信号に基づいてコスト関数を決定し、前記決定したコスト関数を前記最小化アルゴリズムに供給することによって比較を行うように構成された、コスト関数回路を含む、
例１から１２までの任意の組み合わせのトラッキングシステム。
【００７５】
［例１４］
前記推定ＰＬＬアナログパラメータは、デジタル制御発振器（ＤＣＯ）利得、ＤＣＯオフセット、位相デジタル化利得、位相デジタル化オフセット、ＤＣＯ内の微分非直線性（ＤＮＬ）誤差、ＤＣＯ内の積分非直線性（ＩＮＬ）誤差、位相デジタル化における微分非直線性（ＤＮＬ）誤差、位相デジタル化における積分非直線性（ＩＮＬ）誤差およびＰＬＬ帯域のうち１つまたは複数である、
例１から１３までの任意の組み合わせのトラッキングシステム。
【００７６】
［例１５］
前記ＰＬＬモデル、前記トラッカおよび前記他の内部ＰＬＬ信号のそれぞれは、完全にデジタルである、
例１から１４までの任意の組み合わせのトラッキングシステム。
【００７７】
［例１６］
前記最小化アルゴリズムは、最小２乗平均（ＬＭＳ）アルゴリズム、粒子群最適化（ＰＳＯ）アルゴリズム、ランダムウォーク最適化（ＲＷＯ）アルゴリズム、またはエミュレートされたＰＬＬ信号と実際の内部ＰＬＬ信号との間の差をスケーリングして累算するアルゴリズムである、
例１から１５までの任意の組み合わせのトラッキングシステム。
【００７８】
［例１７］
デジタル位相同期回路（ＰＬＬ）のためのトラッキングシステムであって、該トラッキングシステムは、
第１の実際の内部ＰＬＬ信号をエミュレートするように構成されており、前記エミュレーションは、前記デジタルＰＬＬから受信される第１の他の内部ＰＬＬ信号および前記ＰＬＬモデルの第１の推定アナログＰＬＬパラメータに基づく、第１のＰＬＬモデル部分を含むＰＬＬモデルと、
トラッカと、を含み、前記トラッカは、
前記デジタルＰＬＬから受信された第２の他の内部ＰＬＬ信号および反転された第２の推定アナログＰＬＬパラメータに基づいて、第２の実際の内部信号をエミュレートするように構成された、第２のＰＬＬモデル部分と、
エミュレートされた前記第１の実際の内部ＰＬＬ信号とエミュレートされた前記第２の実際の内部ＰＬＬ信号とを比較するように構成された、比較器と、
前記比較の結果を最小化し、該最小化された結果に基づいて、前記第１の推定アナログＰＬＬパラメータまたは前記第２の推定アナログＰＬＬパラメータを更新するように構成された、ミニマイザと
を含む、トラッキングシステム。
【００７９】
［例１８］
デジタル位相同期回路（ＰＬＬ）のためのトラッキング方法であって、該方法は、
ＰＬＬモデルにより、実際の内部ＰＬＬ信号をエミュレートすることであって、前記エミュレーションは、前記デジタルＰＬＬから受信される他の内部ＰＬＬ信号および前記ＰＬＬモデルの推定アナログＰＬＬパラメータに基づくことと、
トラッカにより、エミュレートされた前記内部ＰＬＬ信号と前記実際の内部ＰＬＬ信号とを比較することと、
前記トラッカにより、比較の結果を最小化する最小化アルゴリズムにしたがって、前記推定アナログＰＬＬパラメータを更新することと
を含む、トラッキング方法。
【００８０】
［例１９］
前記エミュレートすることは、
デジタル制御発振器（ＤＣＯ）モデルにより、前記他の内部ＰＬＬ信号および前記推定アナログＰＬＬパラメータに基づいて、前記実際の内部ＰＬＬ信号をアナログ形式でエミュレートすることと、
位相デジタル化モデルにより、アナログ形式でエミュレートされた前記内部ＰＬＬ信号に基づいて、エミュレートされた前記内部ＰＬＬ信号をデジタル形式でエミュレートし、前記実際の内部ＰＬＬ信号と比較することと
を含む、例１８のトラッキング方法。
【００８１】
［例２０］
推定ＤＣＯ利得、推定ＤＣＯ最小周波数および推定位相デジタル化利得を含む、複数の推定アナログＰＬＬパラメータが存在し、前記内部ＰＬＬ信号はＤＣＯ入力制御信号であり、前記実際の内部ＰＬＬ信号はＤＣＯ位相信号であり、
前記ＤＣＯモデルによりエミュレートすることは、前記ＤＣＯ入力制御信号、前記推定ＤＣＯ利得および前記推定ＤＣＯ最小周波数に基づいて、ＤＣＯ位相信号をアナログ形式でエミュレートすることを含み、
前記位相デジタル化モデルによりエミュレートすることは、アナログ形式でエミュレートされた前記ＤＣＯ位相信号および前記推定位相デジタル化利得に基づいて、前記ＤＣＯ位相信号をデジタル形式でエミュレートすることを含む、
例１８および１９の任意の組み合わせのトラッキング方法。
【００８２】
以上を例示的な実施形態に関して説明してきたが、「例示的な」という語は単に例であることを意味し、最良または最適を意味するのではないことを理解されたい。したがって、本開示は代替形態、修正形態および等価形態を対象とするよう意図されており、これらの形態は本開示の範囲内に含まれ得る。
【００８３】
本明細書において特定の実施形態について図示および説明してきたが、本開示の範囲を逸脱することなく、様々な代替構成および／または等価構成が、図示および説明した特定の実施形態に置き換わり得ることは、当業者に理解されるであろう。本開示は、本明細書において考察した特定の実施形態の任意の適応形態または変形形態を対象とするよう意図されている。
【図１】
2020178346.tif 000003
【図２Ａ】
2020178346.tif 000004
【図２Ｂ】
2020178346.tif 000005
【図３】
2020178346.tif 000006
【図４】
2020178346.tif 000007
【図５】
2020178346.tif 000008
【図６】
2020178346.tif 000009
【図７】
2020178346.tif 000010
【図８Ａ】
2020178346.tif 000011
【図８Ｂ】
2020178346.tif 000012
【図９】
2020178346.tif 000013
【外国語明細書】
2020178346.tif 000014
2020178346.tif 000015
2020178346.tif 000016
2020178346.tif 000017
2020178346.tif 000018
2020178346.tif 000019
2020178346.tif 000020
2020178346.tif 000021
2020178346.tif 000022
2020178346.tif 000023
2020178346.tif 000024
2020178346.tif 000025
2020178346.tif 000026
2020178346.tif 000027
2020178346.tif 000028
2020178346.tif 000029
2020178346.tif 000030
2020178346.tif 000031
2020178346.tif 000032
2020178346.tif 000033
2020178346.tif 000034
2020178346.tif 000035
2020178346.tif 000036
2020178346.tif 000037
2020178346.tif 000038
2020178346.tif 000039
2020178346.tif 000040
2020178346.tif 000041
2020178346.tif 000042
2020178346.tif 000043
2020178346.tif 000044
2020178346.tif 000045
2020178346.tif 000046
2020178346.tif 000047