(57)【要約】【課題】微細化に適した半導体装置を提供する。【解決手段】異なる複数のトランジスタを有し、複数のトランジスタの活性層は酸化物半導体であり、複数のトランジスタにおけるチャネル長が最大のトランジスタの電界効果移動度と、チャネル長が最小のトランジスタの電界効果移動度が、概略一定とする。または、チャネル長の範囲が０．０１μｍ乃至１００μｍの範囲でチャネル長が最大のトランジスタの電界効果移動度に対する、チャネル長が最小のトランジスタの電界効果移動度の低下は、７０％以下とする。【選択図】図１
2020074373.tif 000002
【特許請求の範囲】
【請求項１】
Ｉｎと、Ｇａと、Ｚｎとを有する第１の酸化物半導体膜をチャネルに有し、且つチャネル長が１０μｍの第１のトランジスタと、Ｉｎと、Ｇａと、Ｚｎとを有する第２の酸化物半導体膜をチャネルに有し、且つチャネル長が０．２μｍの第２のトランジスタとに対して、ドレイン電圧を固定して、電界効果移動度を測定した際、前記第１のトランジスタの電界効果移動度に対する前記第２のトランジスタの電界効果移動度の低下が１０％以下である、音響フォノンによる散乱を受けない半導体装置。
【請求項２】
第１の酸化物半導体膜をチャネルに有し、且つチャネル長が１０μｍの第１のトランジスタと、第２の酸化物半導体膜をチャネルに有し、且つチャネル長が０．２μｍの第２のトランジスタとに対して、ドレイン電圧を固定して、電界効果移動度を測定した際、前記第１のトランジスタの電界効果移動度に対する前記第２のトランジスタの電界効果移動度の低下が１０％以下である、音響フォノンによる散乱を受けない、半導体装置。
【請求項３】
請求項１又は請求項２において、
前記第１の酸化物半導体膜の下方、又は前記第２の酸化物半導体膜の下方に配置された導電層を有する、半導体装置。
【請求項４】
請求項３において、
前記第１の酸化物半導体膜の上方、又は前記第２の酸化物半導体膜の上方に第３の酸化物半導体膜を有し、前記第３の酸化物半導体膜上方に第２の導電層を有し、
前記第２の導電層は、前記第３の酸化物半導体膜の開口部において前記導電層と接する領域を有する、半導体装置。
【請求項５】
請求項３において、
前記第１の酸化物半導体膜の上方、又は前記第２の酸化物半導体膜の上方に第３の酸化物半導体膜を有し、前記第３の酸化物半導体膜上方に第２の導電層を有し、
前記第２の導電層は、前記第３の酸化物半導体膜の開口部を介して前記導電層と電気的に接続する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、酸化物半導体を用いた半導体装置およびその作製方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として
挙げることができる。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置と
も表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半
導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化
物半導体が注目されている。
【０００５】
例えば、酸化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いて
トランジスタを作製する技術が開示されている（特許文献１および特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、微細化に適した半導体装置を提供することを目的の一つとする。半導
体装置に良好な電気特性を付与することを目的の一つとする。または、オン電流の高い半
導体装置を提供することを目的の一つとする。または、高速動作に適した半導体装置を提
供することを課題の一つとする。または、集積度の高い半導体装置を提供することを目的
の一つとする。または、低消費電力の半導体装置を提供することを目的の一つとする。ま
たは、信頼性の高い半導体装置を提供することを目的の一つとする。または、電源が遮断
されてもデータが保持される半導体装置を提供することを目的の一つとする。または、新
規な半導体装置を提供することを目的の一つとする。
【０００８】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００９】
本発明の一態様は、酸化物半導体層をチャネル形成領域に有するトランジスタに関する。
【００１０】
本明細書に開示する本発明の一態様は、チャネル長が異なる複数のトランジスタを有し、
複数のトランジスタの活性層は酸化物半導体であり、複数のトランジスタにおけるチャネ
ル長が最大のトランジスタの電界効果移動度と、チャネル長が最小のトランジスタの電界
効果移動度が、概略一定であることを特徴とする半導体装置である。
【００１１】
本明細書に開示する本発明の一態様は、チャネル長が異なる複数のトランジスタを有し、
複数のトランジスタの活性層は酸化物半導体であり、複数のトランジスタのチャネル長が
０．０１μｍ乃至１００μｍのとき、チャネル長が最大のトランジスタの電界効果移動度
に対する、チャネル長が最小のトランジスタの電界効果移動度の低下は、７０％以下であ
ることを特徴とする半導体装置である。
【００１２】
また、本明細書に開示する本発明の一態様は、チャネル長が異なる複数のトランジスタを
有し、複数のトランジスタの活性層は酸化物半導体であり、複数のトランジスタのチャネ
ル長が０．１μｍ乃至１００μｍのとき、チャネル長が最大のトランジスタの電界効果移
動度に対する、チャネル長が最小のトランジスタの電界効果移動度の低下は、２０％以下
であることを特徴とする半導体装置である。
【００１３】
また、本明細書に開示する本発明の一態様は、チャネル長が異なる複数のトランジスタを
有し、複数のトランジスタの活性層は酸化物半導体であり、複数のトランジスタのチャネ
ル長が１μｍ乃至１００μｍのとき、チャネル長が最大のトランジスタの電界効果移動度
に対する、チャネル長が最小のトランジスタの電界効果移動度の低下は、１０％以下であ
ることを特徴とする半導体装置である。
【００１４】
また、本明細書に開示する本発明の他の一態様は、チャネル長が０．０１μｍ乃至１０μ
ｍの範囲である複数のトランジスタを有し、複数のトランジスタは、活性層が酸化物半導
体である複数のトランジスタおよび活性層がシリコンである複数のトランジスタを含み、
活性層がシリコンである複数のトランジスタに含まれる、チャネル長が最小のトランジス
タの電界効果移動度に対する、活性層が酸化物半導体である複数のトランジスタに含まれ
る、チャネル長が最大のトランジスタの電界効果移動度の比率が３０分の１以上であるこ
とを特徴とする半導体装置である。
【００１５】
上記酸化物半導体は、ＩｎとＺｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ
、ＮｄまたはＨｆ）を有することが好ましい。
【００１６】
また、上記酸化物半導体は、水素濃度が２×１０２０ａｔｏｍｓ／ｃｍ３以下である領域
を有することが好ましい。
【００１７】
また、上記酸化物半導体は、窒素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３未満である領域
を有することが好ましい。
【００１８】
また、上記酸化物半導体は、シリコン濃度が１×１０１９ａｔｏｍｓ／ｃｍ３未満である
領域を有することが好ましい。
【発明の効果】
【００１９】
本発明の一態様を用いることにより、微細化に適した半導体装置を提供することができる
。半導体装置に良好な電気特性を付与することができる。または、オン電流の高い半導体
装置を提供することができる。または、高速動作に適した半導体装置を提供することがで
きる。または、集積度の高い半導体装置を提供することができる。または、低消費電力の
半導体装置を提供することができる。または、信頼性の高い半導体装置を提供することが
できる。または、電源が遮断されてもデータが保持される半導体装置を提供することがで
きる。または、新規な半導体装置を提供することができる。または、上記半導体装置の作
製方法を提供することができる。
【００２０】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２１】
【図１】ドリフト速度の電界強度依存性を示す図。
【図２】Ｓｉトランジスタの移動度のチャネル長依存の計算値を示す図。
【図３】ＯＳトランジスタの移動度のチャネル長依存性の計算値を示す図。
【図４】計算によるＳｉトランジスタの移動度とＯＳトランジスタの移動度とのチャネル長依存性の比較を示す図。
【図５】Ｓｉトランジスタの移動度のチャネル長依存性の実測値とフォノン散乱による移動度のチャネル長依存性の計算値との比較を示す図。
【図６】ＯＳトランジスタの移動度のチャネル長依存性の実測値とフォノン散乱による移動度のチャネル長依存性の計算値との比較を示す図。
【図７】トランジスタを説明する上面図および断面図。
【図８】トランジスタを説明する上面図および断面図。
【図９】トランジスタを説明する上面図および断面図。
【図１０】トランジスタを説明する上面図および断面図。
【図１１】トランジスタを説明する上面図および断面図。
【図１２】トランジスタを説明する上面図および断面図。
【図１３】トランジスタのチャネル幅方向の断面を説明する図。
【図１４】トランジスタのチャネル長方向の断面を説明する図。
【図１５】トランジスタのチャネル幅方向の断面を説明する図。
【図１６】半導体層を説明する上面図および断面図。
【図１７】半導体層を説明する上面図および断面図。
【図１８】トランジスタを説明する上面図および断面図。
【図１９】トランジスタを説明する上面図および断面図。
【図２０】トランジスタを説明する上面図および断面図。
【図２１】トランジスタを説明する上面図および断面図。
【図２２】トランジスタを説明する上面図および断面図。
【図２３】トランジスタを説明する上面図および断面図。
【図２４】トランジスタのチャネル幅方向の断面を説明する図。
【図２５】トランジスタのチャネル長方向の断面を説明する図。
【図２６】トランジスタのチャネル幅方向の断面を説明する図。
【図２７】トランジスタを説明する上面図。
【図２８】トランジスタの作製方法を説明する図。
【図２９】トランジスタの作製方法を説明する図。
【図３０】トランジスタの作製方法を説明する図。
【図３１】トランジスタの作製方法を説明する図。
【図３２】ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。
【図３３】ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。
【図３４】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。
【図３５】ＣＡＡＣ−ＯＳの電子回折パターンを示す図。
【図３６】半導体装置の断面図および回路図。
【図３７】記憶装置の断面図および回路図。
【図３８】ＣＰＵの構成例を説明する図。
【図３９】記憶素子の回路図。
【図４０】表示装置の構成例を説明する図および画素の回路図。
【図４１】計算モデルを説明する図。
【図４２】初期状態と最終状態を説明する図。
【図４３】活性化障壁を説明する図。
【図４４】初期状態と最終状態を説明する図。
【図４５】活性化障壁を説明する図。
【図４６】ＶｏＨの遷移レベルを説明する図。
【図４７】電子機器を説明する図。
【図４８】ＯＳトランジスタの移動度のチャネル長依存性の計算値を示す図。
【図４９】Ｓ−ｃｈａｎｎｅｌ型トランジスタの構造を説明する図および断面ＳＥＭ写真。
【図５０】ＯＳトランジスタのＩｄ−Ｖｇ特性を示す図。
【図５１】ＯＳトランジスタとＳｉトランジスタの移動度のチャネル長依存性を示す図。
【図５２】単結晶ＩＧＺＯの単位格子とその逆格子を示す図、および単結晶ＩＧＺＯ中のフォノンの分散関係を示す図。
【図５３】ＳｉトランジスタのＩｄ−Ｖｇ特性を示す図。
【図５４】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図５５】ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図、ペレットおよびＣＡＡＣ−ＯＳの断面図。
【図５６】ｎｃ−ＯＳの成膜モデルを説明する模式図、およびペレットを示す図。
【図５７】ペレットを説明する図。
【図５８】被形成面においてペレットに加わる力を説明する図。
【図５９】被形成面におけるペレットの動きを説明する図。
【図６０】ＩｎＧａＺｎＯ４の結晶を説明する図。
【図６１】原子が衝突する前のＩｎＧａＺｎＯ４の構造などを説明する図。
【図６２】原子が衝突した後のＩｎＧａＺｎＯ４の構造などを説明する図。
【図６３】原子が衝突した後の原子の軌跡を説明する図。
【図６４】ＣＡＡＣ−ＯＳおよびターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。
【図６５】ＯＳトランジスタの移動度のチャネル長依存性の実測値および計算値を示す図。
【図６６】ＳｉトランジスタとＡｄｖａｎｃｅｄ  ＣＡＡＣ−ＩＧＺＯトランジスタの電界効果移動度の比を説明する図。
【発明を実施するための形態】
【００２２】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
【００２３】
なお、本明細書等において、ＸとＹとが接続されている、と明示的に記載する場合は、Ｘ
とＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、Ｘ
とＹとが直接接続されている場合とを含むものとする。ここで、Ｘ、Ｙは、対象物（例え
ば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがっ
て、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または
文章に示された接続関係以外のものも含むものとする。
【００２４】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。
【００２５】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きくできる
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
【００２６】
なお、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続
されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されてい
る場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路
を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり
、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とを含むもの
とする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続され
ている、とのみ明示的に記載されている場合と同じであるとする。
【００２７】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、およ
び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における
電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている
場合も、その範疇に含める。
【００２８】
なお、例えば、トランジスタのソース（または第１の端子など）が、Ｚ１を介して（また
は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）
が、Ｚ２を介して（または介さず）、Ｙと電気的に接続されている場合や、トランジスタ
のソース（または第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部
がＸと直接的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２の
一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下
のように表現することができる。
【００２９】
例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または
第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（ま
たは第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で
電気的に接続されている。」と表現することができる。または、「トランジスタのソース
（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または
第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端
子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的
に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（
または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に
接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイ
ン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することが
できる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規
定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（また
は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これら
の表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、
Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）で
あるとする。
【００３０】
なお、本明細書等において、様々な基板を用いて、トランジスタを形成することができる
。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体
基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プ
ラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有
する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合
わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一
例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライ
ムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ
）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表さ
れるプラスチック、またはアクリル等の可撓性を有する合成樹脂などがある。貼り合わせ
フィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポ
リ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポ
リイミド、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、
またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、ま
たは形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造
することができる。このようなトランジスタによって回路を構成すると、回路の低消費電
力化、または回路の高集積化を図ることができる。
【００３１】
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成しても
よい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半
導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために
用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載
できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜
の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いるこ
とができる。
【００３２】
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転
置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一
例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロフ
ァン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基
板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若し
くは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮
革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトラ
ンジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性
の付与、軽量化、または薄型化を図ることができる。
【００３３】
（実施の形態１）
本実施の形態では、本発明の一態様の酸化物半導体および当該酸化物半導体を用いたトラ
ンジスタに関して説明する。
【００３４】
本実施の形態では、チャネルが形成される半導体層に酸化物半導体を用いる電界効果トラ
ンジスタ（以下、ＯＳトランジスタ）の優れたスイッチング特性について説明する。特に
電子移動度のチャネル長依存性、スイッチング速度、および周波数特性に注目し、得られ
た計算結果および測定結果について説明する。
【００３５】
ＯＳトランジスタは、チャネルが形成される半導体層にシリコンを用いる電界効果トラン
ジスタ（以下、Ｓｉトランジスタ）よりもチャネル長依存性が小さく、チャネル長を１０
μｍから１００ｎｍまで微細化しても、電界効果移動度の明確な低下がみられない。これ
は以下の理由による。
【００３６】
キャリアの伝導機構はマティーセン則では数式１のように表すことができる。
【００３７】
【数１】
2020074373.tif 000003
【００３８】
数式１において、μｅｆｆは実効移動度である。μＣＤはＣａｔｉｏｎ  Ｄｉｓｏｒｄｅ
ｒによる散乱を示しており、例えば酸化物半導体の一つであるＩｎ−Ｇａ−Ｚｎ酸化物の
場合ではＧａとＺｎのランダム配置による散乱等に対応する。数式１において、μｐｈｏ
ｎｏｎはフォノン（格子振動）による散乱（以下、フォノン散乱ともいう）を示しており
、音響フォノン散乱および光学フォノン散乱の２種類が存在する。また、μｉｍｐｕｒｉ
ｔｙはドナーイオンなどの荷電不純物による散乱（以下、不純物散乱ともいう）を示して
いる。また、μｒｏｕｇｈｎｅｓｓは絶縁膜と半導体膜の界面ラフネスによる散乱（以下
、界面散乱ともいう）を示している。
【００３９】
数式１の中にある界面散乱に関しては埋め込みチャネルを用いて低減することが可能であ
る。また、不純物散乱に関しては高純度真性な半導体層を形成することで低減可能である
。したがって。酸化物半導体における電子の実効移動度は、半導体組成によるＣａｔｉｏ
ｎ  Ｄｉｓｏｒｄｅｒによる散乱やフォノン散乱が主要な散乱要因となる。
【００４０】
トランジスタにおいてチャネル長が短くなるということは、チャネル長方向のドレイン電
界強度が強くなることと対応する。電界強度はフォノン散乱との関連性が高いため、以下
の計算を行った。
【００４１】
フォノン散乱が無視でき、ドリフト電界（ドレイン電界）の強度が小さい場合、電子のド
リフト速度は、数式２に示すように、電界強度に比例する。
【００４２】
【数２】
2020074373.tif 000004
【００４３】
数式２において、νｄは電子のドリフト速度、μ０は低電界での電子の移動度で、電子の
ドリフト速度とドリフト電界の間の比例係数Ｅは電界強度である。
【００４４】
チャネル長が短くなり、ドレイン電界強度が大きくなると、電子のドリフト速度が高速化
し、電子温度が格子温度よりも高い状態（ホットエレクトロン）になる。ホットエレクト
ロンは音響フォノンを励起することでエネルギーを散逸し易くなり、数式２で示した比例
関係が成立しなくなる。音響フォノンによるエネルギー散逸を考慮すると、電子のドリフ
ト速度とドリフト電界の関係は、数式３に示すように修正される。
【００４５】
【数３】
2020074373.tif 000005
【００４６】
数式３において、Ｔｅは電子温度、Ｔは格子温度である。またＴｅ／Ｔは、数式４で表す
ことができる。
【００４７】
【数４】
2020074373.tif 000006
【００４８】
数式４において、Ｃｓは固体中の音速である。フォノン散乱以外の散乱過程は、μ０に繰
り込まれている。数式３、数式４は、電子のドリフト速度が結晶の音速を上回る程速くな
ると、電子温度が格子温度よりも高くなり、電子がエネルギーを散逸し易くなる、という
ことを示している。
【００４９】
更に電子が加速され、電子の運動エネルギーが光学フォノンのエネルギーＥｐと同程度と
なると、電子が電界から得たエネルギーは全て光学フォノンの励起で散逸されるようにな
る。そのため、電界を強くしてもそれ以上には電子のドリフト速度が増加しなくなる。こ
れは速度飽和と言われる現象であり、速度飽和を起こした電子の速度（飽和速度）ＶＳＡ
Ｔは、数式５で表すことができる。数式５において、ｍ０は自由電子質量である。
【００５０】
【数５】
2020074373.tif 000007
【００５１】
電子のドリフト速度とフォノン散乱の関係を表１に示す。
【００５２】
【表１】
2020074373.tif 000008
【００５３】
電子のドリフト速度の電界強度依存性について計算を行った。Ｓｉトランジスタおよび、
ＯＳトランジスタの代表例としてＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：
１（原子数比））トランジスタの電子のドリフト速度の電界強度依存性を図１に示す。
【００５４】
計算は、フォノン散乱が無視できる場合（νｄ＜＜Ｃｓ）には、数式２を用い、音響フォ
ノン散乱を考慮する場合（Ｃｓ＜νｄ）には、数式３を用いて行った。また、光学フォノ
ン散乱を考慮する場合（１／２ｍ０νｄ２〜Ｅｐ）には、数式５を用いた。
【００５５】
ＳｉトランジスタおよびＯＳトランジスタに関して計算を行う場合、表２に示すようなパ
ラメータを用いた。なお、ｍ０は静止時の電子の質量である。本実施の形態では、ＯＳト
ランジスタに用いる酸化物半導体をＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１
：１（原子数比））として計算している。
【００５６】
【表２】
2020074373.tif 000009
【００５７】
図１に示すように、Ｓｉトランジスタでは、１０３（Ｖ／ｃｍ）程度から音響フォノンに
よる散乱の影響が出始め、１０５（Ｖ／ｃｍ）程度から光学フォノンによる速度飽和が発
生する。
【００５８】
図１に示すように、ＯＳトランジスタの場合でもＳｉトランジスタと同様に音響フォノン
による散乱の影響が出始めるが、それは１０５（Ｖ／ｃｍ）程度からであり、光学フォノ
ンによる速度飽和が発生するのは１０６（Ｖ／ｃｍ）を超えてからとなっている。この結
果から、ＯＳトランジスタでは、チャネル長を短くしても電界強度依存による移動度の低
下が発生しにくくなっていることがわかる。
【００５９】
電界強度をチャネル長に換算し、電子移動度を電子のドリフト速度と電界強度の比として
計算を行った。図２に、ドレイン電圧を１Ｖに固定したときの、Ｓｉトランジスタの電子
移動度のチャネル長依存の計算結果を示す。
【００６０】
図２から、Ｓｉトランジスタではチャネル長１０μｍ以下程度から、音響フォノン散乱に
より電子移動度が低下することがわかる。なお、Ｓｉトランジスタでは、チャネル長が１
００ｎｍ以下程度になると、ソース電極から注入された電子がドレイン電極まで無散乱で
到達する、バリスティック伝導という現象の影響から電子移動度の低下が抑制される。Ｓ
ｉトランジスタではチャネル長を１０ｎｍ程度まで微細化すると、バリスティック伝導が
支配的となるために、例えば、図２に示した破線のように電子移動度は上昇する。
【００６１】
図３に、ドレイン電圧を１Ｖに固定した時の、ＯＳトランジスタの電子移動度のチャネル
長依存性の計算結果を示す。ＯＳトランジスタでは、ホットキャリアが生じ難いため、チ
ャネル長１００ｎｍ程度まで、フォノン散乱による電子の電界効果移動度の低下が確認さ
れない。そのため、短チャネル長ではＳｉトランジスタとＯＳトランジスタの電子の電界
効果移動度の差が縮まることになる。
【００６２】
ＯＳトランジスタではチャネル長１０μｍのときの電子移動度に対して、チャネル長１μ
ｍでもほとんどおなじ電子移動度が得られる。ＯＳトランジスタではチャネル長１０μｍ
のときの電子移動度に対して、チャネル長０．２μｍのときでも、電子移動度の低下は１
０％以下である。ＯＳトランジスタではチャネル長１０μｍのときの電子移動度に対して
、チャネル長０．１μｍのときでも、電子移動度の低下は２０％以下である。チャネル長
０．０１μｍのときでも、電子移動度の低下は７０％以下である。また、チャネル長１０
μｍのときに１００分の１程度であった、ＯＳトランジスタとＳｉトランジスタとの電子
移動度の比率は、チャネル長１μｍでは３０分の１程度まで小さくなる。
【００６３】
図４に、チャネル長２００ｎｍ以下におけるＳｉトランジスタとＯＳトランジスタの線形
領域での電子移動度のチャネル長依存性を示す。図４に示すように、チャネル長を１００
ｎｍ程度まで短くすると、Ｓｉトランジスタの電子移動度とＯＳトランジスタの電子移動
度の差が小さくなる。チャネル長が１００ｎｍ以下ではＳｉトランジスタで生じるバリス
ティック伝導の効果により、Ｓｉトランジスタの電子移動度の低下は抑制されるが、チャ
ネル長１０μｍのときに１００分の１程度であった、ＯＳトランジスタとＳｉトランジス
タとの電子移動度の比率は、チャネル長１００ｎｍ以下では１０分の１程度まで小さくな
る。
【００６４】
図５にドレイン電圧を１Ｖに固定した時の、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌ
ａｔｏｒ）を用いたＳｉトランジスタ（チャネル幅８μｍ）の線形領域での電子の電界効
果移動度のチャネル長依存性の実測値とフォノン散乱による電子移動度のチャネル長依存
性の計算値との比較を示す。図５では、低電界での電子移動度をμ０＝６５０［ｃｍ２／
Ｖ・ｓ］およびμ０＝６００［ｃｍ２／Ｖ・ｓ］として、電子移動度のチャネル長依存性
を算出した。図５の実測値と計算値のチャネル長依存性の傾向は概略良く一致しており、
電子移動度のチャネル長依存性は、ホットキャリアによるフォノン散乱が支配的な要因で
あることを裏付けていることがわかる。
【００６５】
次に、図６（Ａ）、（Ｂ）に、ドレイン電圧を０．１Ｖに固定した時の、ＯＳトランジス
タ（チャネル幅０．８μｍ、１０μｍ）の線形領域での電子の電界効果移動度のチャネル
長依存性の実測値とフォノン散乱による電子移動度のチャネル長依存性の計算値との比較
を示す。また、図６（Ｃ）に、ドレイン電圧を１Ｖに固定した時の、ＯＳトランジスタ（
チャネル幅１０μｍ）の線形領域での電子の電界効果移動度のチャネル長依存性の実測値
とフォノン散乱による電子移動度のチャネル長依存性の計算値との比較を示す。図６（Ａ
）、（Ｂ）、（Ｃ）の実測値と計算値のチャネル長依存性の傾向は、概略一致している。
図６（Ａ）、（Ｂ）、（Ｃ）からチャネル長０．４５μｍまでチャネル長を短くしても、
電子の線形領域での電界効果移動度はほぼ一定で、音響フォノンによる明確な移動度の劣
化は見られていない。
【００６６】
これらの結果から、ＯＳトランジスタにおける電子移動度のチャネル長依存性は、Ｓｉト
ランジスタにおける電子移動度のチャネル長依存性ほど影響が大きくないことがわかる。
そのためＯＳトランジスタを１０μｍ以下のトランジスタに用いる場合、Ｓｉトランジス
タとの電界効果移動度の差はトランジスタのチャネル長を１０μｍ以上としたときよりも
小さくなる。ＯＳトランジスタを１００ｎｍ以下のチャネル長のトランジスタに用いる場
合、Ｓｉトランジスタの３０分の１程度、好ましくは１０分の１程度、より好ましくは３
分の１程度の電界効果移動度まで差を縮めることが可能である。
【００６７】
加えてＣａｔｉｏｎ  Ｄｉｓｏｒｄｅｒによる散乱を低減させれば、ＯＳトランジスタの
電界効果移動度を向上させられることができる。そのため、ＯＳトランジスタは１００ｎ
ｍ世代のトランジスタに用いる場合、Ｓｉトランジスタと同程度の電界効果移動度を実現
することが可能だと考えられる。
【００６８】
なお、ＯＳトランジスタは、オフ電流が低い特性を有する。ＯＳトランジスタを用いた回
路においては、オフ電流が低いことで電荷を保持するための容量を小さくすることができ
る。そのため、微細加工されたＯＳトランジスタでは、Ｓｉトランジスタと同等のスイッ
チング速度、周波数特性を実現することが可能である。
【００６９】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
【００７０】
（実施の形態２）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジ
スタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のた
めに一部の要素を拡大、縮小、または省略して図示している。
【００７１】
図７（Ａ）、（Ｂ）は、本発明の一態様のトランジスタ１０１の上面図および断面図であ
る。図７（Ａ）は上面図であり、図７（Ａ）に示す一点鎖線Ｂ１−Ｂ２方向の断面が図７
（Ｂ）に相当する。また、図７（Ａ）に示す一点鎖線Ｂ３−Ｂ４方向の断面が図１３（Ａ
）に相当する。また、一点鎖線Ｂ１−Ｂ２方向をチャネル長方向、一点鎖線Ｂ３−Ｂ４方
向をチャネル幅方向と呼称する場合がある。
【００７２】
トランジスタ１０１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４０および導電
層１５０と、酸化物半導体層１３０、導電層１４０および導電層１５０と接する絶縁層１
６０と、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、絶縁層１
６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と
、を有する。また、必要に応じて絶縁層１８０に接する絶縁層１９０（平坦化膜）などを
有していてもよい。
【００７３】
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
【００７４】
また、図７（Ｂ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２３
３はチャネル形成領域として機能することができる。領域２３１および領域２３２は導電
層１４０および導電層１５０とそれぞれ接しており、例えば導電層１４０および導電層１
５０として酸素と結合しやすい導電材料を用いれば領域２３１および領域２３２を低抵抗
化することができる。
【００７５】
具体的には、酸化物半導体層１３０と導電層１４０および導電層１５０とが接することで
酸化物半導体層１３０内に酸素欠損が生じ、当該酸素欠損と酸化物半導体層１３０内に残
留または外部から拡散する水素との相互作用により、領域２３１および領域２３２は低抵
抗のｎ型となる。
【００７６】
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替
えて用いることができるものとする。また、「電極層」は、「配線」と言い換えることも
できる。
【００７７】
また、導電層１７０は、導電層１７１および導電層１７２の二層で形成される例を図示し
ているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明す
る他のトランジスタにも適用できる。
【００７８】
また、導電層１４０および導電層１５０は単層で形成される例を図示しているが、二層以
上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用
できる。
【００７９】
また、本発明の一態様のトランジスタは、図８（Ａ）、（Ｂ）に示す構成であってもよい
。図８（Ａ）はトランジスタ１０２の上面図であり、図８（Ａ）に示す一点鎖線Ｃ１−Ｃ
２方向の断面が図８（Ｂ）に相当する。また、図８（Ａ）に示す一点鎖線Ｃ３−Ｃ４方向
の断面は、図１３（Ｂ）に相当する。また、一点鎖線Ｃ１−Ｃ２方向をチャネル長方向、
一点鎖線Ｃ３−Ｃ４方向をチャネル幅方向と呼称する場合がある。
【００８０】
トランジスタ１０２は、ゲート絶縁膜として作用する絶縁層１６０の端部とゲート電極層
として作用する導電層１７０と端部とを一致させない点を除き、トランジスタ１０１と同
様の構成を有する。トランジスタ１０２の構造は、導電層１４０および導電層１５０が絶
縁層１６０で広く覆われているため、導電層１４０および導電層１５０と導電層１７０と
の間の抵抗が高く、ゲートリーク電流の少ない特徴を有している。
【００８１】
トランジスタ１０１およびトランジスタ１０２は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の
幅は、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好ましい。一
方で、酸化物半導体層１３０にオフセット領域が形成されないため、オン電流の高いトラ
ンジスタを形成しやすい。
【００８２】
また、本発明の一態様のトランジスタは、図９（Ａ）、（Ｂ）に示す構成であってもよい
。図９（Ａ）はトランジスタ１０３の上面図であり、図９（Ａ）に示す一点鎖線Ｄ１−Ｄ
２方向の断面が図９（Ｂ）に相当する。また、図９（Ａ）に示す一点鎖線Ｄ３−Ｄ４方向
の断面は、図１３（Ａ）に相当する。また、一点鎖線Ｄ１−Ｄ２方向をチャネル長方向、
一点鎖線Ｄ３−Ｄ４方向をチャネル幅方向と呼称する場合がある。
【００８３】
トランジスタ１０３は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接
する導電層１７０と、酸化物半導体層１３０、絶縁層１６０および導電層１７０を覆う絶
縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０
に設けられた開口部を通じて酸化物半導体層１３０と電気的に接続する導電層１４０およ
び導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電層
１５０に接する絶縁層１９０（平坦化膜）などを有していてもよい。
【００８４】
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
【００８５】
また、図９（Ｂ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２３
３はチャネル形成領域として機能することができる。領域２３１および領域２３２は絶縁
層１７５と接しており、例えば絶縁層１７５として水素を含む絶縁材料を用いれば領域２
３１および領域２３２を低抵抗化することができる。
【００８６】
具体的には、絶縁層１７５を形成するまでの工程により領域２３１および領域２３２に生
じる酸素欠損と、絶縁層１７５から領域２３１および領域２３２に拡散する水素との相互
作用により、領域２３１および領域２３２は低抵抗のｎ型となる。なお、水素を含む絶縁
材料としては、例えば窒化シリコン膜や窒化アルミニウム膜などを用いることができる。
【００８７】
また、本発明の一態様のトランジスタは、図１０（Ａ）、（Ｂ）に示す構成であってもよ
い。図１０（Ａ）はトランジスタ１０４の上面図であり、図１０（Ａ）に示す一点鎖線Ｅ
１−Ｅ２方向の断面が図１０（Ｂ）に相当する。また、図１０（Ａ）に示す一点鎖線Ｅ３
−Ｅ４方向の断面は、図１３（Ａ）に相当する。また、一点鎖線Ｅ１−Ｅ２方向をチャネ
ル長方向、一点鎖線Ｅ３−Ｅ４方向をチャネル幅方向と呼称する場合がある。
【００８８】
トランジスタ１０４は、導電層１４０および導電層１５０が酸化物半導体層１３０の端部
を覆うように接している点を除き、トランジスタ１０３と同様の構成を有する。
【００８９】
また、図１０（Ｂ）に示す領域３３１および領域３３４はソース領域、領域３３２および
領域３３５はドレイン領域、領域３３３はチャネル形成領域として機能することができる
。領域３３１および領域３３２はトランジスタ１０１における領域２３１および領域２３
２と同様に低抵抗化することができる。また、領域３３４および領域３３５はトランジス
タ１０３における領域２３１および領域２３２と同様に低抵抗化することができる。なお
、チャネル長方向における領域３３４および領域３３５の幅が１００ｎｍ以下、好ましく
は５０ｎｍ以下の場合には、ゲート電界の寄与によりオン電流は大きく低下しないため、
上述したような低抵抗化を行わない構成とすることもできる。
【００９０】
トランジスタ１０３およびトランジスタ１０４は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有さないセルフアライン構造である。セルフアライン構造のト
ランジスタはゲート電極層とソース電極層およびドレイン電極層間の寄生容量が極めて小
さいため、高速動作用途に適している。
【００９１】
また、本発明の一態様のトランジスタは、図１１（Ａ）、（Ｂ）に示す構成であってもよ
い。図１１（Ａ）はトランジスタ１０５の上面図であり、図１１（Ａ）に示す一点鎖線Ｆ
１−Ｆ２方向の断面が図１１（Ｂ）に相当する。また、図１１（Ａ）に示す一点鎖線Ｆ３
−Ｆ４方向の断面は、図１３（Ａ）に相当。また、一点鎖線Ｆ１−Ｆ２方向をチャネル長
方向、一点鎖線Ｆ３−Ｆ４方向をチャネル幅方向と呼称する場合がある。
【００９２】
トランジスタ１０５は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電
層１５１と、酸化物半導体層１３０、導電層１４１、導電層１５１と接する絶縁層１６０
と、絶縁層１６０と接する導電層１７０と、酸化物半導体層１３０、導電層１４１、導電
層１５１、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接
する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電
層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５
２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接す
る絶縁層１９０（平坦化膜）などを有していてもよい。
【００９３】
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
【００９４】
トランジスタ１０５は、導電層１４１および導電層１５１を有する点、絶縁層１７５およ
び絶縁層１８０に設けられた開口部を有する点、ならびに当該開口部を通じて導電層１４
１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有
する点を除き、トランジスタ１０１と同様の構成を有する。導電層１４０（導電層１４１
および導電層１４２）はソース電極層として作用させることができ、導電層１５０（導電
層１５１および導電層１５２）はドレイン電極層として作用させることができる。
【００９５】
また、本発明の一態様のトランジスタは、図１２（Ａ）、（Ｂ）に示す構成であってもよ
い。図１２（Ａ）はトランジスタ１０６の上面図であり、図１２（Ａ）に示す一点鎖線Ｇ
１−Ｇ２方向の断面が図１２（Ｂ）に相当する。また、図１２（Ａ）に示す一点鎖線Ｇ３
−Ｇ４方向の断面は、図１３（Ａ）に相当する。また、一点鎖線Ｇ１−Ｇ２方向をチャネ
ル長方向、一点鎖線Ｇ３−Ｇ４方向をチャネル幅方向と呼称する場合がある。
【００９６】
トランジスタ１０６は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電
層１５１と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する導電
層１７０と、絶縁層１２０、酸化物半導体層１３０、導電層１４１、導電層１５１、絶縁
層１６０、導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と
、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電
層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、
必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層１９０（平
坦化膜）などを有していてもよい。
【００９７】
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
【００９８】
トランジスタ１０６は、導電層１４１および導電層１５１を有する点を除き、トランジス
タ１０３と同様の構成を有する。導電層１４０（導電層１４１および導電層１４２）はソ
ース電極層として作用させることができ、導電層１５０（導電層１５１および導電層１５
２）はドレイン電極層として作用させることができる。
【００９９】
トランジスタ１０５およびトランジスタ１０６の構成では、導電層１４０および導電層１
５０が絶縁層１２０と接しない構成であるため、絶縁層１２０中の酸素が導電層１４０お
よび導電層１５０に奪われにくくなり、絶縁層１２０から酸化物半導体層１３０中への酸
素の供給を容易とすることができる。
【０１００】
なお、トランジスタ１０３における領域２３１および領域２３２、トランジスタ１０４お
よびトランジスタ１０６における領域３３４および領域３３５には、酸素欠損を形成し導
電率を高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純
物としては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素
、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チ
タン、亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該
不純物の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラ
ズマイマージョンイオンインプランテーション法などを用いることができる。
【０１０１】
不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属
元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸
素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物
半導体層の導電率を高くすることができる。
【０１０２】
なお、不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、
酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導
電体を形成することができる。なお、ここでは、導電体化された酸化物半導体を酸化物導
電体という。
【０１０３】
酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致して
いると推定される。このため、酸化物導電体層とソース電極層およびドレイン電極層とし
て機能する導電層との接触はオーミック接触であり、酸化物導電体層とソース電極層およ
びドレイン電極層として機能する導電層との接触抵抗を低減することができる。
【０１０４】
また、本発明の一態様のトランジスタは、図１４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）に示すチャネル長方向の断面図、ならびに図１５（Ａ）、（Ｂ）に示すチャネ
ル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を
備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いること
で、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。なお、図１４（
Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の
幅を酸化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１
７０の幅よりも短くしてもよい。
【０１０５】
オン電流を増加させるには、例えば、導電層１７０と導電層１７３を同電位とし、ダブル
ゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導
電層１７０とは異なる定電位を導電層１７３に供給すればよい。導電層１７０と導電層１
７３を同電位とするには、例えば、図１５（Ｂ）に示すように、導電層１７０と導電層１
７３とをコンタクトホールを介して電気的に接続すればよい。
【０１０６】
また、図７乃至図１２におけるトランジスタ１０１乃至トランジスタ１０６では、酸化物
半導体層１３０が単層である例を図示したが、酸化物半導体層１３０は積層であってもよ
い。トランジスタ１０１乃至トランジスタ１０６の酸化物半導体層１３０は、図１６また
は図１７に示す酸化物半導体層１３０と入れ替えることができる。
【０１０７】
図１６（Ａ）、（Ｂ）、（Ｃ）は、二層構造である酸化物半導体層１３０の上面図および
断面図である。図１６（Ａ）は上面図であり、図１６（Ａ）に示す一点鎖線Ａ１−Ａ２方
向の断面が図１６（Ｂ）に相当する。また、図１６（Ａ）に示す一点鎖線Ａ３−Ａ４方向
の断面が図１６（Ｃ）に相当する。
【０１０８】
また、図１７（Ａ）、（Ｂ）、（Ｃ）は、三層構造である酸化物半導体層１３０の上面図
および断面図である。図１７（Ａ）は上面図であり、図１７（Ａ）に示す一点鎖線Ａ１−
Ａ２方向の断面が図１７（Ｂ）に相当する。また、図１７（Ａ）に示す一点鎖線Ａ３−Ａ
４方向の断面が図１７（Ｃ）に相当する。
【０１０９】
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃには、それ
ぞれ組成の異なる酸化物半導体層などを用いることができる。
【０１１０】
また、本発明の一態様のトランジスタは、図１８（Ａ）、（Ｂ）に示す構成であってもよ
い。図１８（Ａ）はトランジスタ１０７の上面図であり、図１８（Ａ）に示す一点鎖線Ｈ
１−Ｈ２方向の断面が図１８（Ｂ）に相当する。また、図１８（Ａ）に示す一点鎖線Ｈ３
−Ｈ４方向の断面が図２４（Ａ）に相当する。また、一点鎖線Ｈ１−Ｈ２方向をチャネル
長方向、一点鎖線Ｈ３−Ｈ４方向をチャネル幅方向と呼称する場合がある。
【０１１１】
トランジスタ１０７は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に
接続する導電層１４０および導電層１５０と、当該積層、導電層１４０および導電層１５
０と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と
、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、酸化物半導体層
１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接
する絶縁層１８０と、を有する。また、必要に応じて絶縁層１８０に接する絶縁層１９０
（平坦化膜）などを有していてもよい。
【０１１２】
トランジスタ１０７は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点、および導電層１４０および導電層１５０と絶縁層１６０
との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、ト
ランジスタ１０１と同様の構成を有する。
【０１１３】
また、本発明の一態様のトランジスタは、図１９（Ａ）、（Ｂ）に示す構成であってもよ
い。図１９（Ａ）はトランジスタ１０８の上面図であり、図１９（Ａ）に示す一点鎖線Ｉ
１−Ｉ２方向の断面が図１９（Ｂ）に相当する。また、図１９（Ａ）に示す一点鎖線Ｉ３
−Ｉ４方向の断面が図２４（Ｂ）に相当する。また、一点鎖線Ｉ１−Ｉ２方向をチャネル
長方向、一点鎖線Ｉ３−Ｉ４方向をチャネル幅方向と呼称する場合がある。
【０１１４】
トランジスタ１０８は、絶縁層１６０および酸化物半導体層１３０ｃの端部が導電層１７
０の端部と一致しない点がトランジスタ１０７と異なる。
【０１１５】
また、本発明の一態様のトランジスタは、図２０（Ａ）、（Ｂ）に示す構成であってもよ
い。図２０（Ａ）はトランジスタ１０９の上面図であり、図２０（Ａ）に示す一点鎖線Ｊ
１−Ｊ２方向の断面が図２０（Ｂ）に相当する。また、図２０（Ａ）に示す一点鎖線Ｊ３
−Ｊ４方向の断面が図２４（Ａ）に相当する。また、一点鎖線Ｊ１−Ｊ２方向をチャネル
長方向、一点鎖線Ｊ３−Ｊ４方向をチャネル幅方向と呼称する場合がある。
【０１１６】
トランジスタ１０９は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と接する酸
化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６
０と接する導電層１７０と、当該積層、酸化物半導体層１３０ｃ、絶縁層１６０および導
電層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５
および絶縁層１８０に設けられた開口部を通じて当該積層と電気的に接続する導電層１４
０および導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および
導電層１５０に接する絶縁層１９０（平坦化膜）などを有していてもよい。
【０１１７】
トランジスタ１０９は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点を除き、トランジスタ１０３と同様の構成を有する。
【０１１８】
また、本発明の一態様のトランジスタは、図２１（Ａ）、（Ｂ）に示す構成であってもよ
い。図２１（Ａ）はトランジスタ１１０の上面図であり、図２１（Ａ）に示す一点鎖線Ｋ
１−Ｋ２方向の断面が図２１（Ｂ）に相当する。また、図２１（Ａ）に示す一点鎖線Ｋ３
−Ｋ４方向の断面が図２４（Ａ）に相当する。また、一点鎖線Ｋ１−Ｋ２方向をチャネル
長方向、一点鎖線Ｋ３−Ｋ４方向をチャネル幅方向と呼称する場合がある。
【０１１９】
トランジスタ１１０は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点を除き、トランジスタ１０４と同様の構成を有する。
【０１２０】
また、本発明の一態様のトランジスタは、図２２（Ａ）、（Ｂ）に示す構成であってもよ
い。図２２（Ａ）はトランジスタ１１１の上面図であり、図２２（Ａ）に示す一点鎖線Ｋ
１−Ｋ２方向の断面が図２２（Ｂ）に相当する。また、図２２（Ａ）に示す一点鎖線Ｋ３
−Ｋ４方向の断面が図２４（Ａ）に相当する。また、一点鎖線Ｋ１−Ｋ２方向をチャネル
長方向、一点鎖線Ｋ３−Ｋ４方向をチャネル幅方向と呼称する場合がある。
【０１２１】
トランジスタ１１１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に
接続する導電層１４１および導電層１５１と、当該積層、導電層１４１および導電層１５
１と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と
、絶縁層１６０と接する導電層１７０と、当該積層、導電層１４１、導電層１５１、酸化
物半導体層１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層
１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を
通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および
導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１
５２に接する絶縁層１９０（平坦化膜）などを有していてもよい。
【０１２２】
トランジスタ１１１は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点、ならびに導電層１４１および導電層１５１と絶縁層１６
０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、
トランジスタ１０５と同様の構成を有する。
【０１２３】
また、本発明の一態様のトランジスタは、図２３（Ａ）、（Ｂ）に示す構成であってもよ
い。図２３（Ａ）はトランジスタ１１２の上面図であり、図２３（Ａ）に示す一点鎖線Ｍ
１−Ｍ２方向の断面が図２３（Ｂ）に相当する。また、図２３（Ａ）に示す一点鎖線Ｍ３
−Ｍ４方向の断面が図２４（Ａ）に相当する。また、一点鎖線Ｍ１−Ｍ２方向をチャネル
長方向、一点鎖線Ｍ３−Ｍ４方向をチャネル幅方向と呼称する場合がある。
【０１２４】
トランジスタ１１２は、領域３３１、領域３３２、領域３３４および領域３３５において
酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）であ
る点、領域３３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化
物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０６と
同様の構成を有する。
【０１２５】
また、本発明の一態様のトランジスタは、図２５（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）に示すチャネル長方向の断面図、ならびに図２６（Ａ）、（Ｂ）に示すチャネ
ル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を
備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いること
で、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。なお、図２６（
Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の
幅を酸化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１
７０の幅よりも短くしてもよい。
【０１２６】
また、本発明の一態様のトランジスタにおける導電層１４０（ソース電極層）および導電
層１５０（ドレイン電極層）は、図２７（Ａ）、（Ｂ）に示す上面図のような構成とする
ことができる。なお、図２７（Ａ）、（Ｂ）では、酸化物半導体層１３０、導電層１４０
および導電層１５０のみを図示している。図２７（Ａ）に示すように、導電層１４０およ
び導電層１５０の幅（ＷＳＤ）は、酸化物半導体層１３０の幅（ＷＯＳ）よりも長く形成
されていてもよい。また、図２７（Ｂ）に示すように、ＷＳＤはＷＯＳよりも短く形成さ
れていてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、ゲート電界が酸
化物半導体層１３０全体にかかりやすくなり、トランジスタの電気特性を向上させること
ができる。
【０１２７】
本発明の一態様のトランジスタ（トランジスタ１０１乃至トランジスタ１０９）では、い
ずれの構成においても、ゲート電極層である導電層１７０は、ゲート絶縁膜である絶縁層
１６０を介して酸化物半導体層１３０のチャネル幅方向を電気的に取り囲み、オン電流が
高められる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ
（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【０１２８】
また、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを有するトランジスタ、な
らびに酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃ
を有するトランジスタにおいては、酸化物半導体層１３０を構成する二層または三層の材
料を適切に選択することで酸化物半導体層１３０ｂに電流を流すことができる。酸化物半
導体層１３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得
ることができる。なお、酸化物半導体層１３０ｂを厚くすると、オン電流を向上させるこ
とができる。例えば、酸化物半導体層１３０ｂの膜厚を１００ｎｍ乃至２００ｎｍとして
もよい。
【０１２９】
以上の構成のトランジスタを用いることにより、半導体装置に良好な電気特性を付与する
ことができる。
【０１３０】
なお、本明細書において、チャネル長とは、例えば、トランジスタの上面図において、半
導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート
電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域ま
たはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らな
い。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。その
ため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の
値、最大値、最小値または平均値とする。
【０１３１】
また、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体
の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領
域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのト
ランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
【０１３２】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【０１３３】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【０１３４】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる
領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャ
ネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗ
ｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合に
は、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細
書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。な
お、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチ
ャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、
値を決定することができる。
【０１３５】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
【０１３６】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
【０１３７】
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタの構成要素について詳細を説明す
る。
【０１３８】
基板１１５は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された
基板であってもよい。この場合、トランジスタのゲート電極層（導電層１７０）、ソース
電極層（導電層１４０）、およびドレイン電極層（導電層１５０）の一つ以上は、上記の
他のデバイスと電気的に接続されていてもよい。
【０１３９】
例えば、基板１１５には、ガラス基板、セラミック基板、石英基板、サファイア基板など
を用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶
半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  
Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。
【０１４０】
絶縁層１２０は、基板１１５からの不純物の拡散を防止する役割を有するほか、酸化物半
導体層１３０に酸素を供給する役割を担うことができる。したがって、絶縁層１２０は酸
素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜である
ことがより好ましい。例えば、膜の表面温度が１００℃以上７００℃以下、好ましくは１
００℃以上５００℃以下の加熱処理で行われるＴＤＳ法にて、酸素原子に換算しての酸素
の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。また、上述のよう
に基板１１５が他のデバイスが形成された基板である場合、絶縁層１２０は、層間絶縁膜
としての機能も有する。その場合は、表面が平坦になるようにＣＭＰ（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい
。
【０１４１】
例えば、絶縁層１２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム
、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜
、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒
化物絶縁膜、またはこれらの混合材料を用いることができる。また、上記材料の積層であ
ってもよい。
【０１４２】
なお、本実施の形態では、トランジスタが有する酸化物半導体層１３０が酸化物半導体層
１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを絶縁層１２０側から
上記順序で積んだ三層構造である場合を主として詳細を説明する。
【０１４３】
なお、酸化物半導体層１３０が単層の場合は、上記酸化物半導体層１３０ｂに相当する層
を用いればよい。
【０１４４】
また、酸化物半導体層１３０が二層の場合は、酸化物半導体層１３０ｂに相当する層およ
び酸化物半導体層１３０ｃに相当する層を絶縁層１２０側から順に積んだ積層を用いれば
よい。この構成の場合、酸化物半導体層１３０ｂと酸化物半導体層１３０ｃとを入れ替え
ることもできる。
【０１４５】
また、酸化物半導体層１３０が四層以上である場合は、例えば、本実施の形態で説明する
三層構造の酸化物半導体層１３０に対して他の酸化物半導体層を積む構成や当該三層構造
におけるいずれかの界面に他の酸化物半導体層を挿入する構成とすることができる。
【０１４６】
一例としては、酸化物半導体層１３０ｂには、酸化物半導体層１３０ａおよび酸化物半導
体層１３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸
化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン
化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャッ
プ）を差し引いた値として求めることができる。
【０１４７】
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構
成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層１３
０ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上で
あって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近
い酸化物半導体で形成することが好ましい。
【０１４８】
このような構造において、導電層１７０に電界を印加すると、酸化物半導体層１３０のう
ち、伝導帯下端のエネルギーが最も小さい酸化物半導体層１３０ｂにチャネルが形成され
る。
【０１４９】
また、酸化物半導体層１３０ａは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂと絶縁層１２０が接した場合の界面と
比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ａとの界面には界面準位が形
成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのし
きい値電圧が変動することがある。したがって、酸化物半導体層１３０ａを設けることに
より、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、当該トランジスタの信頼性を向上させることができる。
【０１５０】
また、酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂとゲート絶縁膜（絶縁層１６０）が接
した場合の界面と比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ｃとの界面
ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層１３０ｃを設ける
ことにより、トランジスタの電界効果移動度を高くすることができる。
【０１５１】
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ
、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体層１３０ｂよりも高い原
子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好
ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合する
ため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂよりも酸
素欠損が生じにくいということができる。
【０１５２】
また、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０
ｃとして用いることのできる酸化物半導体は、インジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）
を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化
物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタ
ビライザーを含むことが好ましい。
【０１５３】
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アル
ミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーと
しては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐ
ｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（
Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウ
ム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある
。
【０１５４】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉ
ｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ
酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−
Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化
物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ
−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−
Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化
物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ
−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−
Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉ
ｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ
酸化物を用いることができる。
【０１５５】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として
有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていても
よい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜と
も呼ぶ。
【０１５６】
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用
いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの
金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且
つ、ｎは整数）で表記される材料を用いてもよい。
【０１５７】
なお、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃが、
少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ
、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体層１
３０ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１３０ｂをＩ
ｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物半導体層１３０ｃをＩｎ：Ｍ：Ｚ
ｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２
よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．
５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半
導体層１３０ｂにおいて、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させる
ことができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度
が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
【０１５８】
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにおけるＺｎおよびＯを除いた場
合において、ＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、
Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７
５ａｔｏｍｉｃ％以上とする。また、酸化物半導体層１３０ｂのＺｎおよびＯを除いての
ＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔ
ｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉ
ｃ％未満とする。
【０１５９】
また、酸化物半導体層１３０ｂは、酸化物半導体層１３０ａおよび酸化物半導体層１３０
ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌
道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌
道が重なるため、ＩｎがＭよりも多い組成となる酸化物はＩｎがＭと同等または少ない組
成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層１３０ｂにイン
ジウムの含有量が多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現
することができる。
【０１６０】
酸化物半導体層１３０ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５
０ｎｍ以下、さらに好ましくは５ｎｍ以上２５ｎｍ以下とする。また、酸化物半導体層１
３０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上１５０ｎｍ以下、
さらに好ましくは１５ｎｍ以上１００ｎｍ以下とする。また、酸化物半導体層１３０ｃの
厚さは、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上３０ｎｍ以下、さらに好ましく
は３ｎｍ以上１５ｎｍ以下とする。また、酸化物半導体層１３０ｂは、酸化物半導体層１
３０ａおよび酸化物半導体層１３０ｃより厚い方が好ましい。
【０１６１】
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するため
には、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性（ｉ型）または実
質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャ
リア密度が、１×１０１５／ｃｍ３未満であること、好ましくは１×１０１３／ｃｍ３未
満であること、さらに好ましくは８×１０１１／ｃｍ３未満であること、さらに好適には
１×１０８／ｃｍ３未満１×１０−９／ｃｍ３以上であることとする。
【０１６２】
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属
元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密
度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与す
る。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある
。したがって、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層
１３０ｃの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
【０１６３】
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半導
体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を
１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満
、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、水素濃度は、例
えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において
、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以
下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３以下とする。また、窒素濃度は、例えば、酸化物半導体層のある深
さにおいて、または、酸化物半導体層のある領域において、５×１０１９ａｔｏｍｓ／ｃ
ｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１
８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とす
る。
【０１６４】
また、酸化物半導体層が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物
半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないため
には、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域
において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とす
る部分を有していればよい。また、例えば、酸化物半導体層のある深さにおいて、または
、酸化物半導体層のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満
、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔ
ｏｍｓ／ｃｍ３未満とする部分を有していればよい。
【０１６５】
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジ
スタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５
Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流
を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
【０１６６】
なお、トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるた
め、上記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジ
スタのようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート
絶縁膜と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱
が起こり、トランジスタの電界効果移動度が低くなることがある。このような観点からも
、酸化物半導体層のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる
。
【０１６７】
したがって、酸化物半導体層１３０を酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ
、酸化物半導体層１３０ｃの積層構造とすることで、酸化物半導体層１３０ｂにチャネル
を形成することができ、高い電界効果移動度および安定した電気特性を有したトランジス
タを形成することができる。
【０１６８】
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃのバンド構
造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層１
３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの組成が近似することにより
、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層１３０ａ
、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃは組成が異なる層の積層体ではある
が、物性的に連続であるということもでき、本明細書の図面において、当該積層体のそれ
ぞれの界面は点線で表している。
【０１６９】
主成分を共通として積層された酸化物半導体層１３０は、各層を単に積層するのではなく
連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の
井戸構造（Ｕ  Ｓｈａｐｅ  Ｗｅｌｌ））が形成されるように作製する。すなわち、各層
の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しな
いように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在し
ていると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結
合により消滅してしまう。
【０１７０】
例えば、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにはＩｎ：Ｇａ：Ｚｎ＝
１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：
９：６（原子数比）、酸化物半導体層１３０ｂにはＩｎ：Ｇａ：Ｚｎ＝１：１：１、２：
１：３、５：５：６、または３：１：２（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物など
を用いることができる。なお、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、およ
び酸化物半導体層１３０ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマ
イナス２０％の変動を含む。また、酸化物半導体層１３０ａおよび酸化物半導体層１３０
ｃには、酸化ガリウムなどの酸化物半導体を用いることもできる。
【０１７１】
酸化物半導体層１３０における酸化物半導体層１３０ｂはウェル（井戸）となり、酸化物
半導体層１３０を用いたトランジスタにおいて、チャネルは酸化物半導体層１３０ｂに形
成される。なお、酸化物半導体層１３０は伝導帯下端のエネルギーが連続的に変化してい
るため、Ｕ字型井戸とも呼ぶことができる。また、このような構成で形成されたチャネル
を埋め込みチャネルということもできる。
【０１７２】
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃと、酸化シリコン膜などの
絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物
半導体層１３０ａおよび酸化物半導体層１３０ｃがあることにより、酸化物半導体層１３
０ｂと当該トラップ準位とを遠ざけることができる。
【０１７３】
ただし、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギ
ーと、酸化物半導体層１３０ｂの伝導帯下端のエネルギーとの差が小さい場合、酸化物半
導体層１３０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。電子
がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタ
のしきい値電圧はプラス方向にシフトしてしまう。
【０１７４】
したがって、トランジスタのしきい値電圧の変動を低減するには、酸化物半導体層１３０
ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギーと、酸化物半導体層１３０ｂ
の伝導帯下端のエネルギーとの間に一定以上の差を設けることが必要となる。それぞれの
当該エネルギー差は、０．１ｅＶ以上が好ましく、０．１５ｅＶ以上がより好ましい。
【０１７５】
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃには、
結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタ
に安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、
フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
【０１７６】
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１
５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ
、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる
。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできるこ
となどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕやＣｕ−Ｍ
ｎなどの合金と上記材料との積層を用いてもよい。なお、トランジスタ１０５、トランジ
スタ１０６、トランジスタ１１１、トランジスタ１１２においては、例えば、導電層１４
１および導電層１５１にＷ、導電層１４２および導電層１５２にＴｉとＡｌとの積層膜な
どを用いることができる。
【０１７７】
上記材料は酸化物半導体膜から酸素を引き抜く性質を有する。そのため、上記材料と接し
た酸化物半導体膜の一部の領域では酸化物半導体膜中の酸素が脱離し、酸素欠損が形成さ
れる。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著に
ｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインと
して作用させることができる。
【０１７８】
ゲート絶縁膜として作用する絶縁層１６０には、酸化アルミニウム、酸化マグネシウム、
酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸
化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、
酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、
絶縁層１６０は上記材料の積層であってもよい。なお、絶縁層１６０に、ランタン（Ｌａ
）、窒素、ジルコニウム（Ｚｒ）などを、不純物として含んでいてもよい。
【０１７９】
また、絶縁層１６０が積層構造である場合の一例として、例えば、酸化ハフニウム、およ
び酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
【０１８０】
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比
誘電率が高い。したがって、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等
価酸化膜厚を１０ｎｍ以下または５ｎｍ以下とした場合でも、トンネル電流によるリーク
電流を小さくすることができる。
【０１８１】
また、酸化物半導体層１３０と接する絶縁層１２０および絶縁層１６０においては、窒素
酸化物の準位密度が低い領域を有していてもよい。窒素酸化物の準位密度が低い酸化物絶
縁層として、窒素酸化物の放出量の少ない酸化窒化シリコン膜、または窒素酸化物の放出
量の少ない酸化窒化アルミニウム膜等を用いることができる。
【０１８２】
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ
（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ））において、窒
素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出
量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニア
の放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以
下の加熱処理による放出量とする。
【０１８３】
絶縁層１２０および絶縁層１６０として、上記酸化物絶縁層を用いることで、トランジス
タのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動
を低減することができる。
【０１８４】
ゲート電極層として作用する導電層１７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ
、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電膜を
用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。
また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材
料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層
、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕま
たはＣｕ−Ｍｎ等の合金や上記材料とＣｕまたはＣｕ−Ｍｎ等の合金との積層を用いても
よい。本実施の形態では、導電層１７１に窒化タンタル、導電層１７２にタングステンを
用いて導電層１７０を形成する。
【０１８５】
絶縁層１７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いるこ
とができる。実施の形態２に示したトランジスタ１０３、トランジスタ１０４、トランジ
スタ１０６、トランジスタ１０９、トランジスタ１１０、およびトランジスタ１１２では
、絶縁層１７５として水素を含む絶縁膜を用いることで酸化物半導体層の一部をｎ型化す
ることができる。また、窒化絶縁膜は水分などのブロッキング膜としての作用も有し、ト
ランジスタの信頼性を向上させることができる。
【０１８６】
また、絶縁層１７５としては酸化アルミニウム膜を用いることもできる。特に、実施の形
態２に示したトランジスタ１０１、トランジスタ１０２、トランジスタ１０５、トランジ
スタ１０７、トランジスタ１０８、およびトランジスタ１１１では絶縁層１７５に酸化ア
ルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物
、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミ
ニウム膜は、トランジスタの作製工程中および作製後において、トランジスタの電気特性
の変動要因となる水素、水分などの不純物の酸化物半導体層１３０への混入防止、酸化物
半導体層１３０を構成する主成分材料である酸素の酸化物半導体層からの放出防止、絶縁
層１２０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適して
いる。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることも
できる。
【０１８７】
また、絶縁層１７５上には絶縁層１８０が形成されていることが好ましい。当該絶縁層に
は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラ
ンタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用い
ることができる。また、当該酸化物絶縁層は上記材料の積層であってもよい。
【０１８８】
ここで、絶縁層１８０は絶縁層１２０と同様に化学量論組成よりも多くの酸素を有するこ
とが好ましい。絶縁層１８０から放出される酸素は絶縁層１６０を経由して酸化物半導体
層１３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形
成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの
電気特性を得ることができる。
【０１８９】
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタ
の微細化によりトランジスタの電気特性が悪化することが知られており、チャネル幅が縮
小するとオン電流は低下する。
【０１９０】
本発明の一態様のトランジスタ１０７乃至トランジスタ１１２では、チャネルが形成され
る酸化物半導体層１３０ｂを覆うように酸化物半導体層１３０ｃが形成されており、チャ
ネル形成層とゲート絶縁膜が接しない構成となっている。そのため、チャネル形成層とゲ
ート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電
流を大きくすることができる。
【０１９１】
また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層１３０のチャ
ネル幅方向を電気的に取り囲むようにゲート電極層（導電層１７０）が形成されているた
め、酸化物半導体層１３０に対しては垂直方向からのゲート電界に加えて、側面方向から
のゲート電界が印加される。すなわち、チャネル形成層に対して全体的にゲート電界が印
加されることになり実効チャネル幅が拡大するため、さらにオン電流を高められる。
【０１９２】
また、本発明の一態様における酸化物半導体層１３０が二層または三層のトランジスタで
は、チャネルが形成される酸化物半導体層１３０ｂを酸化物半導体層１３０ａ上に形成す
ることで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化
物半導体層１３０が三層のトランジスタでは、酸化物半導体層１３０ｂを三層構造の中間
に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有
する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定
化や、Ｓ値（サブスレッショルド値）を小さくすることができる。したがって、ゲート電
圧ＶＧが０Ｖ時の電流を下げることができ、消費電力を低減させることができる。また、
トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上させ
ることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性の
劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
【０１９３】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
【０１９４】
（実施の形態４）
本実施の形態では、実施の形態２で説明したトランジスタ１０２、およびトランジスタ１
０７の作製方法を説明する。
【０１９５】
まず、図２８および図２９を用いてトランジスタ１０２の作製方法を説明する。なお、図
面の左側にはトランジスタのチャネル長方向の断面を示し、右側にはチャネル幅方向の断
面を示す。また、チャネル幅方向の図面は拡大図のため、各要素の見かけ上の膜厚は左右
の図面で異なる。
【０１９６】
酸化物半導体層１３０は、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化
物半導体層１３０ｃの三層構造である場合を例示する。酸化物半導体層１３０が二層構造
の場合は、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂの二層とし、酸化物半
導体層１３０が単層構造の場合は、酸化物半導体層１３０ｂの一層とすればよい。
【０１９７】
まず、基板１１５上に絶縁層１２０を形成する。基板１１５の種類および絶縁層１２０の
材質は実施の形態３の説明を参照することができる。なお、絶縁層１２０は、スパッタ法
、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＢＥ（Ｍｏｌ
ｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法などを用いて形成することができる。
【０１９８】
また、絶縁層１２０にイオン注入法、イオンドーピング法、プラズマイマージョンイオン
インプランテーション法、プラズマ処理法などを用いて酸素を添加してもよい。酸素を添
加することによって、絶縁層１２０から酸化物半導体層１３０への酸素の供給をさらに容
易にすることができる。
【０１９９】
なお、基板１１５の表面が絶縁体であり、後に設ける酸化物半導体層１３０への不純物拡
散の影響が無い場合は、絶縁層１２０を設けない構成とすることができる。
【０２００】
次に、絶縁層１２０上に酸化物半導体層１３０ａとなる酸化物半導体膜１３０Ａ、酸化物
半導体層１３０ｂとなる酸化物半導体膜１３０Ｂ、および酸化物半導体層１３０ｃとなる
酸化物半導体膜１３０Ｃをスパッタ法、ＣＶＤ法、ＭＢＥ法などを用いて成膜する（図２
８（Ａ）参照）。
【０２０１】
酸化物半導体層１３０が積層構造である場合、酸化物半導体膜はロードロック室を備えた
マルチチャンバー方式の成膜装置（例えばスパッタ装置）を用いて各層を大気に触れさせ
ることなく連続して積層することが好ましい。スパッタ装置における各チャンバーは、酸
化物半導体にとって不純物となる水等を可能な限り除去すべく、クライオポンプのような
吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程
度まで）できること、かつ、成膜される基板を１００℃以上、好ましくは５００℃以上に
加熱できることが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせ
て排気系からチャンバー内に炭素成分や水分等を含む気体が逆流しないようにしておくこ
とが好ましい。また、ターボ分子ポンプとクライオポンプを組み合わせた排気系を用いて
もよい。
【０２０２】
高純度真性酸化物半導体を得るためには、チャンバー内を高真空排気するのみならずスパ
ッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは
、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで
高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限
り防ぐことができる。
【０２０３】
酸化物半導体膜１３０Ａ、酸化物半導体膜１３０Ｂ、および酸化物半導体膜１３０Ｃには
、実施の形態３で説明した材料を用いることができる。例えば、酸化物半導体膜１３０Ａ
にＩｎ：Ｇａ：Ｚｎ＝１：３：６、１：３：４、１：３：３または１：３：２［原子数比
］のＩｎ−Ｇａ−Ｚｎ酸化物、酸化物半導体膜１３０ＢにＩｎ：Ｇａ：Ｚｎ＝１：１：１
、３：１：２または５：５：６［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、酸化物半導体膜
１３０ＣにＩｎ：Ｇａ：Ｚｎ＝１：３：６、１：３：４、１：３：３または１：３：２［
原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物半導体膜１３
０Ａ、および酸化物半導体膜１３０Ｃには、酸化ガリウムのような酸化物半導体を用いて
もよい。なお、酸化物半導体膜１３０Ａ、酸化物半導体膜１３０Ｂ、および酸化物半導体
膜１３０Ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の
変動を含む。また、成膜法にスパッタ法を用いる場合は、上記材料をターゲットとして成
膜することができる。
【０２０４】
ただし、実施の形態３に詳細を記したように、酸化物半導体膜１３０Ｂには酸化物半導体
膜１３０Ａおよび酸化物半導体膜１３０Ｃよりも電子親和力が大きい材料を用いる。
【０２０５】
なお、酸化物半導体膜の成膜には、スパッタ法を用いることが好ましい。スパッタ法とし
ては、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法等を用いることができる。
【０２０６】
酸化物半導体膜１３０Ｃの形成後に、第１の加熱処理を行ってもよい。第１の加熱処理は
、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下の温度で、不活性ガ
ス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また
、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補
うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。第１の加熱処理によっ
て、酸化物半導体膜１３０Ａ、酸化物半導体膜１３０Ｂ、および酸化物半導体膜１３０Ｃ
の結晶性を高め、さらに絶縁層１２０、酸化物半導体膜１３０Ａ、酸化物半導体膜１３０
Ｂ、および酸化物半導体膜１３０Ｃから水素や水などの不純物を除去することができる。
なお、第１の加熱処理は、後述する酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、
および酸化物半導体層１３０ｃを形成するエッチングの後に行ってもよい。
【０２０７】
次に、酸化物半導体膜１３０Ａ上に第１の導電層を形成する。第１の導電層は、例えば、
次の方法を用いて形成することができる。
【０２０８】
まず、酸化物半導体膜１３０Ａ上に第１の導電膜を形成する。第１の導電膜としては、Ａ
ｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ、および当該金属材料
の合金から選ばれた材料の単層、または積層を用いることができる。
【０２０９】
次に、第１の導電膜上にレジスト膜を形成し、当該レジスト膜に対して電子ビーム露光、
液浸露光、ＥＵＶ露光などの方法を用いて露光し、現像処理を行うことで第１のレジスト
マスクを形成する。なお、第１の導電膜とレジスト膜の間には密着剤として有機塗布膜を
形成することが好ましい。また、ナノインプリントリソグラフィ法を用いて第１のレジス
トマスクを形成してもよい。
【０２１０】
次に、第１のレジストマスクを用いて、第１の導電膜を選択的にエッチングし、第１のレ
ジストマスクをアッシングすることにより導電層を形成する。
【０２１１】
次に、上記導電層をハードマスクとして用い、酸化物半導体膜１３０Ａ、酸化物半導体膜
１３０Ｂ、および酸化物半導体膜１３０Ｃを選択的にエッチングして上記導電層を取り除
き、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃ
の積層からなる酸化物半導体層１３０を形成する（図２８（Ｂ）参照）。なお、上記導電
層を形成せずに、第１のレジストマスクを用いて酸化物半導体層１３０を形成してもよい
。ここで、酸化物半導体層１３０に対して酸素イオンを注入してもよい。
【０２１２】
次に、酸化物半導体層１３０を覆うように第２の導電膜を形成する。第２の導電膜として
は、実施の形態６で説明した導電層１４０および導電層１５０に用いることのできる材料
で形成すればよい。第２の導電膜の形成には、スパッタ法、ＣＶＤ法、ＭＢＥ法などを用
いることができる。
【０２１３】
次に、ソース領域およびドレイン領域となる部分の上に第２のレジストマスクを形成する
。そして、第２の導電膜の一部をエッチングし、導電層１４０および導電層１５０を形成
する（図２８（Ｃ）参照）。
【０２１４】
次に、酸化物半導体層１３０、導電層１４０および導電層１５０上にゲート絶縁膜となる
絶縁膜１６０Ａを形成する。絶縁膜１６０Ａは、実施の形態６６で説明した絶縁層１６０
に用いることのできる材料で形成すればよい。絶縁膜１６０Ａの形成には、スパッタ法、
ＣＶＤ法、ＭＢＥ法などを用いることができる。
【０２１５】
次に、第２の加熱処理を行ってもよい。第２の加熱処理は、第１の加熱処理と同様の条件
で行うことができる。第２の加熱処理により、酸化物半導体層１３０に注入した酸素を酸
化物半導体層１３０の全体に拡散させることができる。なお、第２の加熱処理を行わずに
、第３の加熱処理で上記効果を得てもよい。
【０２１６】
次に、絶縁膜１６０Ａ上に導電層１７０となる第３の導電膜１７１Ａおよび第４の導電膜
１７２Ａを形成する。第３の導電膜１７１Ａおよび第４の導電膜１７２Ａは、実施の形態
３で説明した導電層１７１および導電層１７２に用いることのできる材料で形成すればよ
い第３の導電膜１７１Ａおよび第４の導電膜１７２Ａの形成には、スパッタ法、ＣＶＤ法
、ＭＢＥ法などを用いることができる。
【０２１７】
次に、第４の導電膜１７２Ａ上に第３のレジストマスク１５６を形成する（図２９（Ａ）
参照）。そして、当該レジストマスクを用いて、第３の導電膜１７１Ａ、第４の導電膜１
７２Ａおよび絶縁膜１６０Ａを選択的にエッチングし、導電層１７１および導電層１７２
からなる導電層１７０、および絶縁層１６０を形成する（図２９（Ｂ）参照）。なお、絶
縁膜１６０Ａをエッチングしない構造とすれば、トランジスタ１０２を作製することがで
きる。
【０２１８】
次に、酸化物半導体層１３０、導電層１４０、導電層１５０、絶縁層１６０および導電層
１７０上に絶縁層１７５を形成する。絶縁層１７５の材質は、実施の形態６の説明を参照
することができる。トランジスタ１０１の場合は、酸化アルミニウム膜を用いることが好
ましい。絶縁層１７５は、スパッタ法、ＣＶＤ法、ＭＢＥ法などで形成することができる
。
【０２１９】
次に、絶縁層１７５上に絶縁層１８０を形成する（図２９（Ｃ）参照）。絶縁層１８０の
材質は、実施の形態３の説明を参照することができる。また、絶縁層１８０は、スパッタ
法、ＣＶＤ法、ＭＢＥ法などで形成することができる。
【０２２０】
また、絶縁層１７５および／または絶縁層１８０にイオン注入法、イオンドーピング法、
プラズマイマージョンイオンインプランテーション法、プラズマ処理法などを用いて酸素
を添加してもよい。酸素を添加することによって、絶縁層１７５および／または絶縁層１
８０から酸化物半導体層１３０への酸素の供給をさらに容易にすることができる。
【０２２１】
次に、第３の加熱処理を行ってもよい。第３の加熱処理は、第１の加熱処理と同様の条件
で行うことができる。第３の加熱処理により、絶縁層１２０、絶縁層１７５、絶縁層１８
０から過剰酸素が放出されやすくなり、酸化物半導体層１３０の酸素欠損を低減すること
ができる。
【０２２２】
次に、トランジスタ１０７の作製方法について説明する。なお、上述したトランジスタ１
０２の作製方法と重複する工程の詳細な説明は省略する。
【０２２３】
基板１１５上に絶縁層１２０を形成し、当該絶縁層上に酸化物半導体層１３０ａとなる酸
化物半導体膜１３０Ａ、および酸化物半導体層１３０ｂとなる酸化物半導体膜１３０Ｂを
スパッタ法、ＣＶＤ法、ＭＢＥ法などを用いて成膜する（図３０（Ａ）参照）。
【０２２４】
次に、第１の導電膜を酸化物半導体膜１３０Ｂ上に形成し、前述した方法と同様に第１の
レジストマスクを用いて導電層を形成する、そして、当該導電層をハードマスクとして酸
化物半導体膜１３０Ａおよび酸化物半導体膜１３０Ｂを選択的にエッチングし、上記導電
層を取り除いて酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層を形
成する（図３０（Ｂ）参照）。なお、ハードマスクを形成せずに、第１のレジストマスク
を用いて当該積層を形成してもよい。ここで、酸化物半導体層１３０に対して酸素イオン
を注入してもよい。
【０２２５】
次に、上記積層を覆うように第２の導電膜を形成する。そして、ソース領域およびドレイ
ン領域となる部分の上に第２のレジストマスクを形成し、当該第２のレジストマスクを用
いて第２の導電膜の一部をエッチングし、導電層１４０および導電層１５０を形成する（
図３０（Ｃ）参照）。
【０２２６】
次に、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂの積層上、ならびに導電層
１４０および導電層１５０上に酸化物半導体層１３０ｃとなる酸化物半導体膜１３０Ｃを
形成する。さらに、酸化物半導体膜１３０Ｃ上にゲート絶縁膜となる絶縁膜１６０Ａ、お
よび導電層１７０となる第３の導電膜１７１Ａおよび第４の導電膜１７２Ａを形成する。
【０２２７】
次に、第４の導電膜１７２Ａ上に第３のレジストマスク１５６を形成する（図３１（Ａ）
参照）。そして、当該レジストマスクを用いて、第３の導電膜１７１Ａ、第４の導電膜１
７２Ａ、絶縁膜１６０Ａ、および酸化物半導体膜１３０Ｃを選択的にエッチングし、導電
層１７１および導電層１７２からなる導電層１７０、絶縁層１６０、および酸化物半導体
層１３０ｃを形成する（図３１（Ｂ）参照）。なお、絶縁膜１６０Ａおよび酸化物半導体
膜１３０Ｃを第４のレジストマスクを用いてエッチングすることで、トランジスタ１０８
を作製することができる。
【０２２８】
次に、絶縁層１２０、酸化物半導体層１３０（酸化物半導体層１３０ａ、酸化物半導体層
１３０ｂ、酸化物半導体層１３０ｃ）、導電層１４０、導電層１５０、絶縁層１６０およ
び導電層１７０上に絶縁層１７５および絶縁層１８０を形成する（図３１（Ｃ）参照）。
【０２２９】
以上の工程において、トランジスタ１０７を作製することができる。
【０２３０】
なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的に
はスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱
ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏ
ｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａ
ｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
【０２３１】
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
【０２３２】
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
【０２３３】
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチ
ャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば
、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料
ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガス
と同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原
料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリア
ガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。ま
た、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２
の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し
、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜
が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すこと
で、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰
り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦ
ＥＴを作製する場合に適している。
【０２３４】
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ
−ＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム、トリメチルガリウ
ム、およびジメチル亜鉛を用いることができる。なお、トリメチルインジウムの化学式は
、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３で
ある。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合
わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２
Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２
Ｈ５）２）を用いることもできる。
【０２３５】
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキ
スジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオ
ゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化
学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチ
ルメチルアミド）ハフニウムなどがある。
【０２３６】
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気
化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジ
メチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，
２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
【０２３７】
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２
、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
【０２３８】
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代え
てＳｉＨ４ガスを用いてもよい。
【０２３９】
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯＸ
（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入
してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧ
ａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形
成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ
−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良
い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたたＨ２Ｏガス
を用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）
３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガス
にかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用い
ても良い。
【０２４０】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
【０２４１】
（実施の形態５）
本実施の形態では、本発明の一態様であるトランジスタに使用することができる酸化物半
導体膜について説明する。
【０２４２】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【０２４３】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
【０２４４】
＜酸化物半導体の構造について＞
以下では、酸化物半導体の構造について説明する。
【０２４５】
酸化物半導体は、非単結晶酸化物半導体と単結晶酸化物半導体とに大別される。非単結晶
酸化物半導体とは、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌ
ｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化
物半導体、非晶質酸化物半導体などをいう。また、酸化物半導体は、結晶性酸化物半導体
と非晶質酸化物半導体とに大別される。
【０２４６】
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０２４７】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。
【０２４８】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像および回折パターンの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察することで複数のペレットを確認することができる。
一方、高分解能ＴＥＭ像によっても明確なペレット同士の境界、即ち結晶粒界（グレイン
バウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳは、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０２４９】
例えば、図３２（Ａ）に示すように、試料面と略平行な方向から、ＣＡＡＣ−ＯＳの断面
の高分解能ＴＥＭ像を観察する。ここでは、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅ
ｒｒａｔｉｏｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いてＴＥＭ像を観察する。なお、球面収
差補正機能を用いた高分解能ＴＥＭ像を、以下では、特にＣｓ補正高分解能ＴＥＭ像と呼
ぶ。なお、Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能
分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
【０２５０】
図３２（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図３２（Ｂ）に示す。
図３２（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる
。金属原子の各層は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上
面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳの被形成面または上面と平行に配列する
。
【０２５１】
図３２（Ｂ）において、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図３２（Ｃ）は、
特徴的な原子配列を、補助線で示したものである。図３２（Ｂ）および図３２（Ｃ）より
、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾
きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。
【０２５２】
ここで、Ｃｓ補正高分解能ＴＥＭ像から、基板５１２０上のＣＡＡＣ−ＯＳのペレットの
配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図３２
（Ｄ）参照。）。図３２（Ｃ）で観察されたペレットとペレットとの間で傾きが生じてい
る箇所は、図３２（Ｄ）に示す領域５１６１に相当する。
【０２５３】
また、例えば、図３３（Ａ）に示すように、試料面と略垂直な方向から、ＣＡＡＣ−ＯＳ
の平面のＣｓ補正高分解能ＴＥＭ像を観察する。図３３（Ａ）の領域（１）、領域（２）
および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図３３（Ｂ）、図３
３（Ｃ）および図３３（Ｄ）に示す。図３３（Ｂ）、図３３（Ｃ）および図３３（Ｄ）よ
り、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確
認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
【０２５４】
例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、Ｘ線回折（ＸＲＤ：Ｘ
−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いてｏｕｔ−ｏｆ−ｐｌａｎｅ法による構
造解析を行うと、図３４（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れ
る場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されること
から、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な
方向を向いていることが確認できる。
【０２５５】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法に
よる構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現
れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳは、２θが３１°近傍にピ
ークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０２５６】
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図３４（Ｂ）に示すように明瞭なピークがは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図３４（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０２５７】
次に、ＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物に対し、試料面に平行な方向からプ
ローブ径が３００ｎｍの電子線を入射させたときの回折パターン（制限視野透過電子回折
パターンともいう。）を図３５（Ａ）に示す。図３５（Ａ）より、例えば、ＩｎＧａＺｎ
Ｏ４の結晶の（００９）面に起因するスポットが確認される。したがって、電子回折によ
っても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または
上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直な
方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３５（Ｂ
）に示す。図３５（Ｂ）より、リング状の回折パターンが確認される。したがって、電子
回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さな
いことがわかる。なお、図３５（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の
（０１０）面および（１００）面などに起因すると考えられる。また、図３５（Ｂ）にお
ける第２リングは（１１０）面などに起因すると考えられる。
【０２５８】
ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体である。不純物は、水素、炭素、シリ
コン、遷移金属元素などの酸化物半導体の主成分以外の元素である。特に、シリコンなど
の、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体
から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子
半径）が大きいため、酸化物半導体内部に含まれると、酸化物半導体の原子配列を乱し、
結晶性を低下させる要因となる。なお、酸化物半導体に含まれる不純物は、キャリアトラ
ップやキャリア発生源となる場合がある。
【０２５９】
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。例えば、酸化物半導
体中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリ
ア発生源となることがある。
【０２６０】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は
、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当
該酸化物半導体を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノー
マリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真
性である酸化物半導体は、キャリアトラップが少ない。そのため、当該酸化物半導体を用
いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお
、酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長
く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥
準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合があ
る。
【０２６１】
また、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の
変動が小さい。
【０２６２】
次に、微結晶酸化物半導体について説明する。
【０２６３】
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域
と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含
まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさで
あることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶
であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体を、ｎｃ−ＯＳ
（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ
。また、ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない
場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと同じ起源を有する可
能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ。
【０２６４】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合
がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置
を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示す
ピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例
えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと
、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレッ
トの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと
、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−
ＯＳに対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測され
る場合がある。
【０２６５】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡ
ＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０２６６】
次に、非晶質酸化物半導体について説明する。
【０２６７】
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物
半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
【０２６８】
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
【０２６９】
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌ
ａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導
体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体
に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測さ
れる。
【０２７０】
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の物性を示す構造を有す
る場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体
（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）と呼ぶ。
【０２７１】
ａ−ｌｉｋｅ  ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される
場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領
域と、結晶部を確認することのできない領域と、を有する。
【０２７２】
以下では、酸化物半導体の構造による電子照射の影響の違いについて説明する。
【０２７３】
ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ
−Ｇａ−Ｚｎ酸化物である。
【０２７４】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
【０２７５】
さらに、各試料の結晶部の大きさを計測する。図５４は、各試料の結晶部（２２箇所から
４５箇所）の平均の大きさの変化を調査した例である。図５４より、ａ−ｌｉｋｅ  ＯＳ
は、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図
５４中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさ
だった結晶部が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の
大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子
照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２になるまでの範囲で、電
子の累積照射量によらず結晶部の大きさに変化が見られないことがわかる。具体的には、
図５４中の（２）で示すように、ＴＥＭによる観察の経過によらず、結晶部の大きさは１
．４ｎｍ程度であることがわかる。また、図５４中の（３）で示すように、ＴＥＭによる
観察の経過によらず、結晶部の大きさは２．１ｎｍ程度であることがわかる。
【０２７６】
このように、ａ−ｌｉｋｅ  ＯＳは、ＴＥＭによる観察程度の微量な電子照射によって、
結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ、および
ＣＡＡＣ−ＯＳであれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとん
ど見られないことがわかる。
【０２７７】
なお、ａ−ｌｉｋｅ  ＯＳおよびｎｃ−ＯＳの結晶部の大きさの計測は、高分解能ＴＥＭ
像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ
−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、
Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に
重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子
面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求
められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０
．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺ
ｎＯ４の結晶のａ−ｂ面に対応する。
【０２７８】
また、酸化物半導体は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体
の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その
酸化物半導体の構造を推定することができる。例えば、単結晶の密度に対し、ａ−ｌｉｋ
ｅ  ＯＳの密度は７８．６％以上９２．３％未満となる。また、例えば、単結晶の密度に
対し、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は９２．３％以上１００％未満とな
る。なお、単結晶の密度に対し密度が７８％未満となる酸化物半導体は、成膜すること自
体が困難である。
【０２７９】
上記について、具体例を用いて説明する。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子
数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の
密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［
原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ
３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原
子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度
は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
【０２８０】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することが
できる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて算出することが好ましい。
【０２８１】
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、微結晶酸化
物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０２８２】
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルについて説明する。
【０２８３】
図５５（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜
室内の模式図である。
【０２８４】
ターゲット５１３０は、バッキングプレート上に接着されている。ターゲット５１３０お
よびバッキングプレート下には、複数のマグネットが配置される。該複数のマグネットに
よって、ターゲット５１３０上には磁場が生じている。マグネットの磁場を利用して成膜
速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
【０２８５】
ターゲット５１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。な
お、劈開面の詳細については後述する。
【０２８６】
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（タ
ーゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好まし
くは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸
素、アルゴン、または酸素を５０体積％以上の割合で含む混合ガス）で満たされ、０．０
１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここ
で、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが
確認される。なお、ターゲット５１３０上の磁場によって、高密度プラズマ領域が形成さ
れる。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が生じ
る。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋
）などである。
【０２８７】
イオン５１０１は、電界によってターゲット５１３０側に加速され、やがてターゲット５
１３０と衝突する。このとき、劈開面から平板状のスパッタ粒子であるペレット５１００
ａおよびペレット５１００ｂが剥離し、叩き出される。なお、ペレット５１００ａおよび
ペレット５１００ｂは、イオン５１０１の衝突の衝撃によって、構造に歪みが生じる場合
がある。
【０２８８】
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状のスパッタ粒子で
ある。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を有する平板状のス
パッタ粒子である。なお、ペレット５１００ａおよびペレット５１００ｂなどの平板状の
スパッタ粒子を総称してペレット５１００と呼ぶ。ペレット５１００の平面の形状は、三
角形、六角形に限定されない、例えば、三角形が２個以上６個以下合わさった形状となる
場合がある。例えば、三角形（正三角形）が２個合わさった四角形（ひし形）となる場合
もある。
【０２８９】
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、
ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのな
いペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。
【０２９０】
ペレット５１００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正
に帯電する場合がある。ペレット５１００は、側面に酸素原子を有し、当該酸素原子が負
に帯電する可能性がある。例えば、ペレット５１００ａが、側面に負に帯電した酸素原子
を有する例を図５７に示す。このように、側面が同じ極性の電荷を帯びることにより、電
荷同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−Ｏ
Ｓが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯
電する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した
酸素原子が負に帯電する可能性がある。
【０２９１】
図５５（Ａ）に示すように、例えば、ペレット５１００は、プラズマ中を凧のように飛翔
し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１００は電荷を帯びて
いるため、ほかのペレット５１００が既に堆積している領域が近づくと、斥力が生じる。
ここで、基板５１２０の上面では、基板５１２０の上面に平行な向きの磁場が生じている
。また、基板５１２０およびターゲット５１３０間には、電位差が与えられているため、
基板５１２０からターゲット５１３０に向けて電流が流れている。したがって、ペレット
５１００は、基板５１２０の上面において、磁場および電流の作用によって、力（ローレ
ンツ力）を受ける（図５８参照。）。このことは、フレミングの左手の法則によって理解
できる。なお、ペレット５１００に与える力を大きくするためには、基板５１２０の上面
において、基板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上
、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。
または、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板
５１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好まし
くは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
【０２９２】
また、基板５１２０は加熱されており、ペレット５１００と基板５１２０との間で摩擦な
どの抵抗が小さい状態となっている。その結果、図５９（Ａ）に示すように、ペレット５
１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移動は、
平板面を基板５１２０に向けた状態で起こる。その後、図５９（Ｂ）に示すように、既に
堆積しているほかのペレット５１００の側面まで到達すると、側面同士が結合する。この
とき、ペレット５１００の側面にある酸素原子が脱離する。脱離した酸素原子によって、
ＣＡＡＣ−ＯＳ中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−Ｏ
Ｓとなる。
【０２９３】
また、ペレット５１００が基板５１２０上で加熱されることにより、原子が再配列し、イ
オン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１０
０は、ほぼ単結晶となる。ペレット５１００がほぼ単結晶となることにより、ペレット５
１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮はほとんど
起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒界などの欠
陥を形成し、クレバス化することがない。また、隙間には、伸縮性のある金属原子などが
敷き詰められ、向きのずれたペレット５１００同士の側面を高速道路のように繋いでいる
と考えられる。
【０２９４】
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えら
れる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合
においても、ＣＡＡＣ−ＯＳの成膜が可能であることがわかる。例えば、基板５１２０の
上面（被形成面）の構造が非晶質構造であっても、ＣＡＡＣ−ＯＳを成膜することは可能
である。
【０２９５】
また、ＣＡＡＣ−ＯＳは、平坦面に対してだけでなく、被形成面である基板５１２０の上
面に凹凸がある場合でも、その形状に沿ってペレット５１００が配列することがわかる。
例えば、基板５１２０の上面が原子レベルで平坦な場合、ペレット５１００はａｂ面と平
行な平面である平板面を下に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を
有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡ
ＡＣ−ＯＳを得ることができる（図５５（Ｂ）参照。）。
【０２９６】
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１０
０が凸面に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１
２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい場
合がある。ただし、ペレット５１００間で分子間力が働き、凹凸があってもペレット間の
隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有
するＣＡＡＣ−ＯＳとすることができる（図５５（Ｃ）参照。）。
【０２９７】
したがって、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などで
あっても均一な成膜が可能である。
【０２９８】
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのない
ペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合
、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合が
ある。
【０２９９】
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性
を有するＣＡＡＣ−ＯＳを得ることができる。
【０３００】
また、ＣＡＡＣ−ＯＳは、ペレット５１００のほかに酸化亜鉛粒子を有する成膜モデルに
よっても説明することができる。
【０３０１】
酸化亜鉛粒子は、ペレット５１００よりも質量が小さいため、先に基板５１２０に到達す
る。基板５１２０の上面において、酸化亜鉛粒子は、水平方向に優先的に結晶成長するこ
とで薄い酸化亜鉛層を形成する。該酸化亜鉛層は、ｃ軸配向性を有する。なお、該酸化亜
鉛層の結晶のｃ軸は、基板５１２０の法線ベクトルに平行な方向を向く。該酸化亜鉛層は
、ＣＡＡＣ−ＯＳを成長させるためのシード層の役割を果たすため、ＣＡＡＣ−ＯＳの結
晶性を高める機能を有する。なお、該酸化亜鉛層は、厚さが０．１ｎｍ以上５ｎｍ以下、
ほとんどが１ｎｍ以上３ｎｍ以下となる。該酸化亜鉛層は十分薄いため、結晶粒界をほと
んど確認することができない。
【０３０２】
したがって、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには、化学量論的組成よりも高
い割合で亜鉛を含むターゲットを用いることが好ましい。
【０３０３】
同様に、ｎｃ−ＯＳは、図５６に示す成膜モデルによって理解することができる。なお、
図５６と図５５（Ａ）との違いは、基板５１２０の加熱の有無のみである。
【０３０４】
したがって、基板５１２０は加熱されておらず、ペレット５１００と基板５１２０との間
で摩擦などの抵抗が大きい状態となっている。その結果、ペレット５１００は、基板５１
２０の上面を滑空するように移動することができないため、不規則に降り積もっていくこ
とでｎｃ−ＯＳを得ることができる。
【０３０５】
＜劈開面＞
以下では、ＣＡＡＣ−ＯＳの成膜モデルにおいて記載のターゲットの劈開面について説明
する。
【０３０６】
まずは、ターゲットの劈開面について図６０を用いて説明する。図６０に、ＩｎＧａＺｎ
Ｏ４の結晶の構造を示す。なお、図６０（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向
からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図６０（Ｂ）は、ｃ軸
に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。
【０３０７】
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算に
より算出する。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プロ
グラム（ＣＡＳＴＥＰ）を用いる。なお、擬ポテンシャルには、ウルトラソフト型の擬ポ
テンシャルを用いる。また、汎関数には、ＧＧＡ  ＰＢＥを用いる。また、カットオフエ
ネルギーは４００ｅＶとする。
【０３０８】
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導出
する。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子配
置の構造最適化を行った後に導出する。
【０３０９】
図６０に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の面
、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算を
行う。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（０
０１）面（またはａｂ面）に平行な結晶面である（図６０（Ａ）参照。）。第２の面は、
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ
面）に平行な結晶面である（図６０（Ａ）参照。）。第３の面は、（１１０）面に平行な
結晶面である（図６０（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に平
行な結晶面である（図６０（Ｂ）参照。）。
【０３１０】
以上のような条件で、各面で劈開後の構造のエネルギーを算出する。次に、劈開後の構造
のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すことで
、各面における劈開しやすさの尺度である劈開エネルギーを算出する。なお、構造のエネ
ルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原子
−電子間、および電子間の相互作用と、を考慮したエネルギーである。
【０３１１】
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギー
は０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開エ
ネルギーは２．１２Ｊ／ｍ２であることがわかった（下表参照。）。
【０３１２】
【表３】
2020074373.tif 000010
【０３１３】
この計算により、図６０に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面にお
ける劈開エネルギーが最も低くなる。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間
が最も劈開しやすい面（劈開面）であることがわかる。したがって、本明細書において、
劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
【０３１４】
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図６
０（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離することが
できる。したがって、ターゲットにイオンなどを衝突させる場合、もっとも劈開エネルギ
ーの低い面で劈開したウェハース状のユニット（我々はこれをペレットと呼ぶ。）が最小
単位となって飛び出してくると考えられる。その場合、ＩｎＧａＺｎＯ４のペレットは、
Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層となる。
【０３１５】
また、第１の面（Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（
またはａｂ面）に平行な結晶面）よりも、第３の面（１１０）面に平行な結晶面）、第４
の面（（１００）面（またはｂｃ面）に平行な結晶面）の劈開エネルギーが低いことから
、ペレットの平面形状は三角形状または六角形状が多いことが示唆される。
【０３１６】
次に、古典分子動力学計算により、ターゲットとしてホモロガス構造を有するＩｎＧａＺ
ｎＯ４の結晶を仮定し、当該ターゲットをアルゴン（Ａｒ）または酸素（Ｏ）によりスパ
ッタした場合の劈開面について評価する。計算に用いたＩｎＧａＺｎＯ４の結晶（２６８
８原子）の断面構造を図６１（Ａ）に、上面構造を図６１（Ｂ）に示す。なお、図６１（
Ａ）に示す固定層は、位置が変動しないよう原子の配置を固定した層である。また、図６
１（Ａ）に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。
【０３１７】
古典分子動力学計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ  Ｅｘｐｌｏｒｅｒ５．
０を用いる。なお、初期温度を３００Ｋ、セルサイズを一定、時間刻み幅を０．０１フェ
ムト秒、ステップ数を１０００万回とする。計算では、当該条件のもと、原子に３００ｅ
Ｖのエネルギーを与え、ＩｎＧａＺｎＯ４の結晶のａｂ面に垂直な方向からセルに原子を
入射させる。
【０３１８】
図６２（Ａ）は、図６１に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射
してから９９．９ピコ秒（ｐｓｅｃ）後の原子配列を示す。また、図６２（Ｂ）は、セル
に酸素が入射してから９９．９ピコ秒後の原子配列を示す。なお、図６２では、図６１（
Ａ）に示した固定層の一部を省略して示す。
【０３１９】
図６２（Ａ）より、アルゴンがセルに入射してから９９．９ピコ秒までに、図６０（Ａ）
に示した第２の面に対応する劈開面から亀裂が生じる。したがって、ＩｎＧａＺｎＯ４の
結晶に、アルゴンが衝突した場合、最上面を第２の面（０番目）とすると、第２の面（２
番目）に大きな亀裂が生じることがわかる。
【０３２０】
一方、図６２（Ｂ）より、酸素がセルに入射してから９９．９ピコ秒までに、図６０（Ａ
）に示した第２の面に対応する劈開面から亀裂が生じることがわかる。ただし、酸素が衝
突した場合は、ＩｎＧａＺｎＯ４の結晶の第２の面（１番目）において大きな亀裂が生じ
ることがわかる。
【０３２１】
したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットの上面か
ら原子（イオン）が衝突すると、ＩｎＧａＺｎＯ４の結晶は第２の面に沿って劈開し、平
板状の粒子（ペレット）が剥離することがわかる。また、このとき、ペレットの大きさは
、アルゴンを衝突させた場合よりも、酸素を衝突させた場合の方が小さくなることがわか
る。
【０３２２】
なお、上述の計算から、剥離したペレットは損傷領域を含むことが示唆される。ペレット
に含まれる損傷領域は、損傷によって生じた欠陥に酸素を反応させることで修復できる場
合がある。
【０３２３】
そこで、衝突させる原子の違いによって、ペレットの大きさが異なることについて調査す
る。
【０３２４】
図６３（Ａ）に、図６１に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射
した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図６
３（Ａ）は、図６１から図６２（Ａ）の間の期間に対応する。
【０３２５】
図６３（Ａ）より、アルゴンが第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突す
ると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜
鉛が第６層（Ｇａ−Ｚｎ−Ｏ層）の近傍まで到達することがわかる。なお、ガリウムと衝
突したアルゴンは、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むタ
ーゲットにアルゴンを衝突させた場合、図６１（Ａ）における第２の面（２番目）に亀裂
が入ると考えられる。
【０３２６】
また、図６３（Ｂ）に、図６１に示したＩｎＧａＺｎＯ４の結晶を有するセルに酸素が入
射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図
６３（Ｂ）は、図６１から図６２（Ａ）の間の期間に対応する。
【０３２７】
一方、図６３（Ｂ）より、酸素が第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突
すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該
亜鉛が第５層（Ｉｎ−Ｏ層）まで到達しないことがわかる。なお、ガリウムと衝突した酸
素は、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットに酸
素を衝突させた場合、図６１（Ａ）における第２の面（１番目）に亀裂が入ると考えられ
る。
【０３２８】
本計算からも、ＩｎＧａＺｎＯ４の結晶は、原子（イオン）が衝突した場合、劈開面から
剥離することが示唆される。
【０３２９】
また、亀裂の深さの違いを保存則の観点から検討する。エネルギー保存則および運動量保
存則は、式（１）および式（２）のように示すことができる。ここで、Ｅは衝突前のアル
ゴンまたは酸素の持つエネルギー（３００ｅＶ）、ｍＡはアルゴンまたは酸素の質量、ｖ
Ａは衝突前のアルゴンまたは酸素の速度、ｖ’Ａは衝突後のアルゴンまたは酸素の速度、
ｍＧａはガリウムの質量、ｖＧａは衝突前のガリウムの速度、ｖ’Ｇａは衝突後のガリウ
ムの速度である。
【０３３０】
【数６】
2020074373.tif 000011
【０３３１】
【数７】
2020074373.tif 000012
【０３３２】
アルゴンまたは酸素の衝突が弾性衝突であると仮定すると、ｖＡ、ｖ’Ａ、ｖＧａおよび
ｖ’Ｇａの関係は式（３）のように表すことができる。
【０３３３】
【数８】
2020074373.tif 000013
【０３３４】
式（１）、式（２）および式（３）より、ｖＧａを０とすると、アルゴンまたは酸素が衝
突した後のガリウムの速度ｖ’Ｇａは、式（４）のように表すことができる。
【０３３５】
【数９】
2020074373.tif 000014
【０３３６】
式（４）において、ｍＡにアルゴンの質量または酸素の質量を代入し、それぞれの原子が
衝突した後のガリウムの速度を比較する。アルゴンおよび酸素の衝突前に持つエネルギー
が同じである場合、アルゴンが衝突した場合の方が、酸素が衝突した場合よりも１．２４
倍ガリウムの速度が高いことがわかる。したがって、ガリウムの持つエネルギーもアルゴ
ンが衝突した場合の方が、酸素が衝突した場合よりも速度の二乗分だけ高くなる。
【０３３７】
アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも、衝突後のガリウムの速
度（エネルギー）が高くなることがわかる。したがって、アルゴンを衝突させた場合の方
が、酸素を衝突させた場合よりも深い位置に亀裂が生じたと考えられる。
【０３３８】
以上の計算により、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットを
スパッタすると、劈開面から剥離し、ペレットが形成されることがわかる。一方、劈開面
を有さないターゲットの他の構造の領域をスパッタしてもペレットは形成されず、ペレッ
トよりも微細な原子レベルの大きさのスパッタ粒子が形成される。該スパッタ粒子は、ペ
レットと比べて小さいため、スパッタリング装置に接続されている真空ポンプを介して排
気されると考えられる。したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を
含むターゲットをスパッタした場合、様々な大きさ、形状の粒子が基板まで飛翔し、堆積
することで成膜されるモデルは考えにくい。スパッタされたペレットが堆積してＣＡＡＣ
−ＯＳを成膜する図５５（Ａ）などに記載のモデルが道理に適っている。
【０３３９】
このようにして成膜されたＣＡＡＣ−ＯＳの密度は、単結晶ＯＳと同程度の密度を有する
。例えば、ＩｎＧａＺｎＯ４のホモロガス構造を有する単結晶ＯＳの密度は６．３６ｇ／
ｃｍ３であるのに対し、同程度の原子数比であるＣＡＡＣ−ＯＳの密度は６．３ｇ／ｃｍ
３程度となる。
【０３４０】
図６４に、スパッタリング法で成膜したＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物（
図６４（Ａ）参照。）、およびそのターゲット（図６４（Ｂ）参照。）の断面における原
子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡ
ＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ  Ａｎｎｕｌａｒ  Ｄａｒｋ  Ｆｉｅｌｄ  Ｓｃ
ａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ）
を用いる。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例す
る。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、ほ
とんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７０
０を用いる。
【０３４１】
図６４（Ａ）および図６４（Ｂ）を比較すると、ＣＡＡＣ−ＯＳと、ターゲットは、とも
にホモロガス構造を有しており、それぞれの原子の配置が対応していることがわかる。し
たがって、図５５（Ａ）などの成膜モデルに示したように、ターゲットの結晶構造が転写
されることでＣＡＡＣ−ＯＳが成膜されることがわかる。
【０３４２】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
【０３４３】
（実施の形態６）
本実施の形態では、本発明の一態様のトランジスタを利用した回路の一例について図面を
参照して説明する。
【０３４４】
［断面構造］
図３６（Ａ）に本発明の一態様の半導体装置の断面図を示す。図３６（Ａ）に示す半導体
装置は、下部に第１の半導体材料を用いたトランジスタ２２００を有し、上部に第２の半
導体材料を用いたトランジスタ２１００を有している。図３６（Ａ）では、第２の半導体
材料を用いたトランジスタ２１００として、先の実施の形態で例示したトランジスタを適
用した例を示している。なお、一点鎖線より左側がトランジスタのチャネル長方向の断面
、右側がチャネル幅方向の断面である。
【０３４５】
第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが好ましい
。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコン（歪シリコン含
む）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウ
ムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体など）とし、第２の半導体
材料を酸化物半導体とすることができる。酸化物半導体以外の材料として単結晶シリコン
などを用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたト
ランジスタは、オフ電流が低い。
【０３４６】
トランジスタ２２００は、ｎチャネル型のトランジスタまたはｐチャネル型のトランジス
タのいずれであってもよく、回路によって適切なトランジスタを用いればよい。また、酸
化物半導体を用いた本発明の一態様のトランジスタを用いるほかは、用いる材料や構造な
ど、半導体装置の具体的な構成をここで示すものに限定する必要はない。
【０３４７】
図３６（Ａ）に示す構成では、トランジスタ２２００の上部に、絶縁層２２０１、絶縁層
２２０７を介してトランジスタ２１００が設けられている。また、トランジスタ２２００
とトランジスタ２１００の間には、複数の配線２２０２が設けられている。また、各種絶
縁層に埋め込まれた複数のプラグ２２０３により、上層と下層にそれぞれ設けられた配線
や電極が電気的に接続されている。また、トランジスタ２１００を覆う絶縁層２２０４と
、絶縁層２２０４上に配線２２０５と、トランジスタ２１００の一対の電極と同一の導電
層を加工して得られた配線２２０６と、が設けられている。
【０３４８】
このように、２種類のトランジスタを積層することにより、回路の占有面積が低減され、
より高密度に複数の回路を配置することができる。
【０３４９】
ここで、下層に設けられるトランジスタ２２００にシリコン系半導体材料を用いた場合、
トランジスタ２２００の半導体膜の近傍に設けられる絶縁層中の水素はシリコンのダング
リングボンドを終端し、トランジスタ２２００の信頼性を向上させる効果がある。一方、
上層に設けられるトランジスタ２１００に酸化物半導体を用いた場合、トランジスタ２１
００の半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体中にキャリアを生成
する要因の一つとなるため、トランジスタ２１００の信頼性を低下させる要因となる場合
がある。したがって、シリコン系半導体材料を用いたトランジスタ２２００の上層に酸化
物半導体を用いたトランジスタ２１００を積層して設ける場合、これらの間に水素の拡散
を防止する機能を有する絶縁層２２０７を設けることは特に効果的である。
【０３５０】
絶縁層２２０７としては、例えば酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウ
ム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸
化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
【０３５１】
また、酸化物半導体層を含んで構成されるトランジスタ２１００を覆うように、トランジ
スタ２１００上に水素の拡散を防止する機能を有するブロック層２２０８（トランジスタ
１０１乃至トランジスタ１１２では絶縁層１７５に相当）を形成することが好ましい。
【０３５２】
なお、トランジスタ２２００は、プレーナ型のトランジスタだけでなく、様々なタイプの
トランジスタとすることができる。例えば、ＦＩＮ（フィン）型、ＴＲＩ−ＧＡＴＥ（ト
ライゲート）型などのトランジスタなどとすることができる。その場合の断面図の例を、
図３６（Ｄ）に示す。半導体基板２２１１の上に、絶縁層２２１２が設けられている。半
導体基板２２１１は、先端の細い凸部（フィンともいう）を有する。なお、凸部の上には
、絶縁層が設けられていてもよい。その絶縁層は、凸部を形成するときに、半導体基板２
２１１がエッチングされないようにするためのマスクとして機能するものである。なお、
凸部は、先端が細くなくてもよく、例えば、略直方体の凸部であってもよいし、先端が太
い凸部であってもよい。半導体基板２２１１の凸部の上には、ゲート絶縁層２２１４が設
けられ、その上には、ゲート電極層２２１３が設けられている。半導体基板２２１１には
、ソース領域およびドレイン領域２２１５が形成されている。なお、ここでは、半導体基
板２２１１を用いる例を示したが、本発明の一態様に係る半導体装置は、これに限定され
ない。例えば、ＳＯＩ基板を用いてもよい。
【０３５３】
［回路構成例］
上記構成において、トランジスタ２１００やトランジスタ２２００の電極の接続構成を異
ならせることにより、様々な回路を構成することができる。以下では、本発明の一態様の
半導体装置を用いることにより実現できる回路構成の例を説明する。
【０３５４】
〔ＣＭＯＳ回路〕
図３６（Ｂ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のト
ランジスタ２１００を直列に接続し、且つそれぞれのゲートを接続した、いわゆるＣＭＯ
Ｓ回路の構成を示している。
【０３５５】
〔アナログスイッチ〕
また、図３６（Ｃ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそ
れぞれのソースとドレインを接続した構成を示している。このような構成とすることで、
いわゆるアナログスイッチとして機能させることができる。
【０３５６】
〔記憶装置の例〕
本発明の一態様であるトランジスタを使用し、電力が供給されない状況でも記憶内容の保
持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図３７
に示す。
【０３５７】
図３７（Ａ）に示す半導体装置は、第１の半導体材料を用いたトランジスタ３２００と第
２の半導体材料を用いたトランジスタ３３００、および容量素子３４００を有している。
なお、トランジスタ３３００としては、上記実施の形態で説明したトランジスタを用いる
ことができる。
【０３５８】
図３７（Ｂ）に図３７（Ａ）に示す半導体装置の断面図を示す。当該断面図の半導体装置
では、トランジスタ３３００にバックゲートを設けた構成を示しているが、バックゲート
を設けない構成であってもよい。
【０３５９】
トランジスタ３３００は、酸化物半導体を有する半導体層にチャネルが形成されるトラン
ジスタである。トランジスタ３３００は、オフ電流が小さいため、これを用いることによ
り長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要
としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが
可能となるため、消費電力を十分に低減することができる。
【０３６０】
図３７（Ａ）において、配線３００１はトランジスタ３２００のソース電極と電気的に接
続され、配線３００２はトランジスタ３２００のドレイン電極と電気的に接続されている
。また、配線３００３はトランジスタ３３００のソース電極またはドレイン電極の一方と
電気的に接続され、配線３００４はトランジスタ３３００のゲート電極と電気的に接続さ
れている。そして、トランジスタ３２００のゲート電極は、トランジスタ３３００のソー
ス電極またはドレイン電極の他方、および容量素子３４００の電極の一方と電気的に接続
され、配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
【０３６１】
図３７（Ａ）に示す半導体装置では、トランジスタ３２００のゲート電極の電位が保持可
能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
【０３６２】
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジス
タ３３００がオン状態となる電位にして、トランジスタ３３００をオン状態とする。これ
により、配線３００３の電位が、トランジスタ３２００のゲート電極、および容量素子３
４００に与えられる。すなわち、トランジスタ３２００のゲートには、所定の電荷が与え
られる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベ
ル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、配線
３００４の電位を、トランジスタ３３００がオフ状態となる電位にして、トランジスタ３
３００をオフ状態とすることにより、トランジスタ３２００のゲートに与えられた電荷が
保持される（保持）。
【０３６３】
トランジスタ３３００のオフ電流は極めて小さいため、トランジスタ３２００のゲートの
電荷は長時間にわたって保持される。
【０３６４】
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状
態で、配線３００５に適切な電位（読み出し電位）を与えると、トランジスタ３２００の
ゲートに保持された電荷量に応じて、配線３００２は異なる電位をとる。一般に、トラン
ジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲート電極にＨｉｇｈ
レベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３２０
０のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌ
より低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を
「オン状態」とするために必要な配線３００５の電位をいうものとする。したがって、配
線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジ
スタ３２００のゲートに与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉ
ｇｈレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）
となれば、トランジスタ３２００は「オン状態」となる。Ｌｏｗレベル電荷が与えられて
いた場合には、配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３
２００は「オフ状態」のままである。このため、配線３００２の電位を判別することで、
保持されている情報を読み出すことができる。
【０３６５】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。このように情報を読み出さない場合には、ゲートの状態にかか
わらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより
小さい電位を配線３００５に与えればよい。または、ゲートの状態にかかわらずトランジ
スタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を配
線３００５に与えればよい。
【０３６６】
図３７（Ｃ）に示す半導体装置は、トランジスタ３２００を設けていない点で図３７（Ａ
）と相違している。この場合も上記と同様の動作により情報の書き込みおよび保持動作が
可能である。
【０３６７】
次に、情報の読み出しについて説明する。トランジスタ３３００がオン状態となると、浮
遊状態である配線３００３と容量素子３４００とが導通し、配線３００３と容量素子３４
００の間で電荷が再分配される。その結果、配線３００３の電位が変化する。配線３００
３の電位の変化量は、容量素子３４００の第１の端子の電位（あるいは容量素子３４００
に蓄積された電荷）によって、異なる値をとる。
【０３６８】
例えば、容量素子３４００の第１の端子の電位をＶ、容量素子３４００の容量をＣ、配線
３００３が有する容量成分をＣＢ、電荷が再分配される前の配線３００３の電位をＶＢ０
とすると、電荷が再分配された後の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／
（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の第２の
端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持してい
る場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位
Ｖ０を保持している場合の配線３００３の電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋
Ｃ））よりも高くなることがわかる。
【０３６９】
そして、配線３００３の電位を所定の電位と比較することで、情報を読み出すことができ
る。
【０３７０】
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体材料が適用された
トランジスタを用い、トランジスタ３３００として第２の半導体材料が適用されたトラン
ジスタを駆動回路上に積層して設ける構成とすればよい。
【０３７１】
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であ
っても、長期にわたって記憶内容を保持することが可能である。
【０３７２】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁膜の劣化といった問題が生じにくい。すなわち、開示する発明に係る半導体装
置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼
性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書
き込みが行われるため、高速な動作も容易に実現しうる。
【０３７３】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
【０３７４】
（実施の形態７）
本実施の形態では、先の実施の形態で説明した記憶装置を含むＣＰＵについて説明する。
【０３７５】
図３８は、先の実施の形態で説明したトランジスタを少なくとも一部に用いたＣＰＵの一
例の構成を示すブロック図である。
【０３７６】
図３８に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８（Ｂｕｓ  Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェ
ース１１８９（ＲＯＭ  Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基
板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は
、別チップに設けてもよい。もちろん、図３８に示すＣＰＵは、その構成を簡略化して示
した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例え
ば、図３８に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含
み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算
回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４
ビットなどとすることができる。
【０３７７】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
【０３７８】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行う。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するた
めの信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム
実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状
態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレ
スを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
【０３７９】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号
ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記
各種回路に供給する。
【０３８０】
図３８に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、先の実施の形態に示したトランジスタを用いることができ
る。
【０３８１】
図３８に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１
９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる
。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換え
が行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる
。
【０３８２】
図３９は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。
記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶
データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素
子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路
１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、
を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダク
タなどのその他の素子をさらに有していても良い。
【０３８３】
ここで、回路１２０２には、先の実施の形態で説明した記憶装置を用いることができる。
記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０
９のゲートには接地電位（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力さ
れ続ける構成とする。例えば、トランジスタ１２０９の第１ゲートが抵抗等の負荷を介し
て接地される構成とする。
【０３８４】
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用い
て構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）の
トランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端
子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２
の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３は
トランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の
端子の間の導通または非導通（つまり、トランジスタ１２１３のオン状態またはオフ状態
）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレ
インの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースと
ドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力され
る制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、ト
ランジスタ１２１４のオン状態またはオフ状態）が選択される。
【０３８５】
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のう
ちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部
分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電位電源
を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ
１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接
続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの
他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソ
ースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続さ
れる。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方
）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対
の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電
源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる
。容量素子１２０７の一対の電極のうちの他方は、低電位電源を供給することのできる配
線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他
方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等
）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０
８の一対の電極のうちの他方は、低電位電源を供給することのできる配線（例えばＧＮＤ
線）と電気的に接続される。
【０３８６】
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を
積極的に利用することによって省略することも可能である。
【０３８７】
トランジスタ１２０９の第１ゲート（第１のゲート電極）には、制御信号ＷＥが入力され
る。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤ
によって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のス
イッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第
２の端子の間は非導通状態となる。
【０３８８】
なお、図３９におけるトランジスタ１２０９では第２ゲート（第１のゲート電極：バック
ゲート）を有する構成を図示している。第１ゲートには制御信号ＷＥを入力し、第２ゲー
トには制御信号ＷＥ２を入力することができる。制御信号ＷＥ２は、一定の電位の信号と
すればよい。当該一定の電位には、例えば、接地電位ＧＮＤやトランジスタ１２０９のソ
ース電位よりも小さい電位などが選ばれる。このとき、制御信号ＷＥ２は、トランジスタ
１２０９のしきい値電圧を制御するための電位信号であり、トランジスタ１２０９のゲー
ト電圧が０Ｖ時の電流をより低減することができる。また、制御信号ＷＥ２は、制御信号
ＷＥと同じ電位信号であってもよい。なお、トランジスタ１２０９としては、第２ゲート
を有さないトランジスタを用いることもできる。
【０３８９】
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータ
に対応する信号が入力される。図３９では、回路１２０１から出力された信号が、トラン
ジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の
第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、
論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介し
て回路１２０１に入力される。
【０３９０】
なお、図３９では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとド
レインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回
路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子
（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反
転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）
から出力される信号を当該ノードに入力することができる。
【０３９１】
また、図３９において、記憶素子１２００に用いられるトランジスタのうち、トランジス
タ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９
０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体層で形成されるトラ
ンジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外
にも、チャネルが酸化物半導体層で形成されるトランジスタを含んでいてもよく、残りの
トランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成
されるトランジスタとすることもできる。
【０３９２】
図３９における回路１２０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いる
ことができる。
【０３９３】
本発明の一態様のける半導体装置では、記憶素子１２００に電源電圧が供給されない間は
、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８
によって保持することができる。
【０３９４】
また、酸化物半導体層にチャネルが形成されるトランジスタはオフ電流が極めて小さい。
例えば、酸化物半導体層にチャネルが形成されるトランジスタのオフ電流は、結晶性を有
するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。その
ため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１
２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわた
り保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（デ
ータ）を保持することが可能である。
【０３９５】
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動
作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が
元のデータを保持しなおすまでの時間を短くすることができる。
【０３９６】
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ
１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開
された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（
オン状態、またはオフ状態）に変換して、回路１２０２から読み出すことができる。それ
故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号
を正確に読み出すことが可能である。
【０３９７】
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
【０３９８】
本実施の形態では、記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１
２００は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬ
ＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等のＬＳＩ、Ｒ
Ｆ−ＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用
可能である。
【０３９９】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
【０４００】
（実施の形態８）
本実施の形態では、本発明の一態様のトランジスタを利用した表示装置の構成例について
説明する。
【０４０１】
［構成例］
図４０（Ａ）は、本発明の一態様の表示装置の上面図であり、図４０（Ｂ）は、当該表示
装置の画素に液晶素子を適用する場合に用いることができる画素回路の一例である。また
、図４０（Ｃ）は、当該表示装置の画素に有機ＥＬ素子を適用する場合に用いることがで
きる画素回路の一例である。
【０４０２】
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また
、画素部のトランジスタと同一基板上に駆動回路またはその一部を構成するトランジスタ
を形成することができる。
【０４０３】
アクティブマトリクス型表示装置の上面図の一例を図４０（Ａ）に示す。当該表示装置は
、画素部７０１、走査線駆動回路７０２、走査線駆動回路７０３、および信号線駆動回路
７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路７０４から延伸して
配置され、複数の走査線が走査線駆動回路７０２および走査線駆動回路７０３から延伸し
て配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素
がマトリクス状に設けられている。また、表示装置はＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉ
ｎｔｅｄ  Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、
制御ＩＣともいう）に接続されている。
【０４０４】
図４０（Ａ）に示す表示装置では、走査線駆動回路７０２、走査線駆動回路７０３、信号
線駆動回路７０４、および画素部７０１は同一の基板７００上に形成される。そのため、
外付け駆動回路等の部品を削減することができ、コストの低減を図ることができる。また
、外付け駆動回路を接続する工程や接続端子の形成も不要であるため、信頼性の向上およ
び歩留まりの向上を図ることができる。
【０４０５】
〔液晶表示装置〕
また、画素の回路構成の一例を図４０（Ｂ）に示す。ここでは、一例としてＶＡ型液晶表
示装置の画素に適用することができる画素回路を示す。
【０４０６】
当該画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの
画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動
できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素
電極層に印加する信号を、独立して制御できる。
【０４０７】
トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には
、異なるゲート信号を与えることができるように分離されている。一方、データ線７１４
は、トランジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７
１６とトランジスタ７１７は上記実施の形態で説明するトランジスタを適宜用いることが
できる。これにより、信頼性の高い液晶表示装置を提供することができる。
【０４０８】
当該画素回路は、トランジスタ７１６と電気的に接続する第１の画素電極層と、トランジ
スタ７１７と電気的に接続する第２の画素電極層を有する。第１の画素電極層と第２の画
素電極層は、スリットによって分離されている。第１の画素電極層はＶ字型に広がる形状
を有し、第２の画素電極層は第１の画素電極層の外側を囲むような形状を有する。
【０４０９】
トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７の
ゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３
に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミング
を異ならせ、液晶の配向を制御する。
【０４１０】
また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層また
は第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
【０４１１】
マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備える
。第１の液晶素子７１８は、第１の画素電極層と、対向電極層と、その間の液晶層で構成
され、第２の液晶素子７１９は、第２の画素電極層と、対向電極層と、その間の液晶層で
構成される。
【０４１２】
なお、図４０（Ｂ）に示す画素回路は、これに限定されない。例えば、図４０（Ｂ）に示
す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回路
などを追加してもよい。
【０４１３】
〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図４０（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示
装置の画素構造を示す。
【０４１４】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、
他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして
、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、そ
の励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光
素子は、電流励起型の発光素子と呼ばれる。
【０４１５】
図４０（Ｃ）は、有機ＥＬ表示装置に適用可能な画素回路の一例を示す図である。ここで
はｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。また、当該画素回路
は、デジタル時間階調駆動を適用することができる。
【０４１６】
当該画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作について説
明する。
【０４１７】
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素
子７２４および容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲ
ート電極層が走査線７２６に接続され、第１電極（ソース電極層およびドレイン電極層の
一方）が信号線７２５に接続され、第２電極（ソース電極層およびドレイン電極層の他方
）が駆動用トランジスタ７２２のゲート電極層に接続されている。駆動用トランジスタ７
２２は、ゲート電極層が容量素子７２３を介して電源線７２７に接続され、第１電極が電
源線７２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されて
いる。発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一
基板上に形成される共通電位線と電気的に接続される。
【０４１８】
スイッチング用トランジスタ７２１および駆動用トランジスタ７２２には他の実施の形態
で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ
表示装置を提供することができる。
【０４１９】
発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低
電源電位とは、電源線７２７に設定される高電源電位より低い電位であり、例えばＧＮＤ
、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい
値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４
に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２
４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しき
い値電圧を含む。
【０４２０】
なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省
略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲー
ト電極層との間で容量が形成されていてもよい。
【０４２１】
次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方
式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態とな
るようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジス
タ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用ト
ランジスタ７２２のゲート電極層にかける。また、信号線７２５には、電源線電圧に駆動
用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
【０４２２】
アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極層に発光素子７２
４の順方向電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をか
ける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入力し
、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作させ
るために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高くする
。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を流し
、アナログ階調駆動を行うことができる。
【０４２３】
なお、画素回路の構成は、図４０（Ｃ）に示す画素構成に限定されない。例えば、図４０
（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論
理回路などを追加してもよい。
【０４２４】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することができる。表示素子、表示装置、発光素子または発光装置の一例と
しては、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、
有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色Ｌ
ＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶
素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマデ
ィスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用
いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイク
ロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モ
ジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示
素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチュ
ーブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化す
る表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディス
プレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッシ
ョンディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａ
ｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌｙ）など
がある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディ
スプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレ
イ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、また
は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透
過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、
または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の
一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、そ
の場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これによ
り、さらに、消費電力を低減することができる。
【０４２５】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
【０４２６】
（実施の形態９）
本実施の形態では、酸化物半導体層中の酸素欠損および当該酸素欠損の結合する水素の効
果について説明する。
【０４２７】
＜（１）．  ＶｏＨの形成しやすさ、および安定性＞
酸化物半導体膜（以下、ＩＧＺＯと示す。）が完全な結晶の場合、室温では、Ｈは、優先
的にａｂ面に沿って拡散する。また、４５０℃の加熱処理の際には、Ｈは、ａｂ面および
ｃ軸方向それぞれに拡散する。そこで、ここでは、ＩＧＺＯに酸素欠損Ｖｏが存在する場
合、Ｈは酸素欠損Ｖｏ中に入りやすいか否かについて説明する。ここで、酸素欠損Ｖｏ中
にＨがある状態をＶｏＨと表記する。
【０４２８】
計算には、図４１に示すＩｎＧａＺｎＯ４結晶モデルを用いた。ここで、ＶｏＨ中のＨが
Ｖｏから出ていき、酸素と結合する反応経路の活性化障壁（Ｅａ）を、ＮＥＢ（Ｎｕｄｇ
ｅｄ  Ｅｌａｓｔｉｃ  Ｂａｎｄ）法を用いて計算した。計算条件を表４に示す。
【０４２９】
【表４】
2020074373.tif 000015
【０４３０】
また、ＩｎＧａＺｎＯ４結晶モデルにおいて、酸素が結合する金属元素およびその数の違
いから、図４１に示すように酸素サイト１乃至酸素サイト４がある。ここでは、酸素欠損
Ｖｏを形成しやすい酸素サイト１および酸素サイト２について計算を行った。
【０４３１】
はじめに、酸素欠損Ｖｏを形成しやすい酸素サイト１として、３個のＩｎと１個のＺｎと
結合した酸素サイトについて計算を行った。
【０４３２】
初期状態のモデルを図４２（Ａ）に示し、最終状態のモデルを図４２（Ｂ）に示す。また
、初期状態および最終状態において、算出した活性化障壁（Ｅａ）を図４３に示す。なお
、ここでの初期状態とは、酸素欠損Ｖｏ中にＨがある状態（ＶｏＨ）であり、最終状態と
は、酸素欠損Ｖｏと、１個のＧａおよび２個のＺｎと結合した酸素とＨとが結合した状態
（Ｈ−Ｏ）を有する構造である。
【０４３３】
計算の結果、酸素欠損Ｖｏ中のＨが他のＯと結合するには約１．５２ｅＶのエネルギーが
必要であるのに対して、Ｏと結合したＨが酸素欠損Ｖｏ中に入るには約０．４６ｅＶのエ
ネルギーが必要であった。
【０４３４】
ここで、計算により得られた活性化障壁（Ｅａ）と数式６より、反応頻度（Γ）を算出し
た。なお、数式６において、ｋＢはボルツマン定数であり、Ｔは絶対温度である。
【０４３５】
【数１０】
2020074373.tif 000016
【０４３６】
頻度因子ν＝１０１３［１／ｓｅｃ］と仮定して３５０℃における反応頻度を算出した。
図４１（Ａ）に示すモデルから図４２（Ｂ）に示すモデルへＨが移動する頻度は５．５２
×１００［１／ｓｅｃ］であった。また、図４２（Ｂ）に示すモデルから図４２（Ａ）に
示すモデルへＨが移動する頻度は１．８２×１０９［１／ｓｅｃ］であった。このことか
ら、ＩＧＺＯ中を拡散するＨは、近くに酸素欠損ＶｏがあるとＶｏＨを形成しやすく、一
旦ＶｏＨを形成すると酸素欠損Ｖｏから放出されにくいといえる。
【０４３７】
次に、酸素欠損Ｖｏを形成しやすい酸素サイト２として、１個のＧａと２個のＺｎと結合
した酸素サイトについて計算を行った。
【０４３８】
初期状態のモデルを図４４（Ａ）に示し、最終状態のモデルを図４４（Ｂ）に示す。また
、初期状態および最終状態において、算出した活性化障壁（Ｅａ）を図４５に示す。なお
、ここでの初期状態とは、酸素欠損Ｖｏ中にＨがある状態（ＶｏＨ）であり、最終状態と
は、酸素欠損Ｖｏと、１個のＧａおよび２個のＺｎと結合した酸素とＨとが結合した状態
（Ｈ−Ｏ）を有する構造である。
【０４３９】
計算の結果、酸素欠損Ｖｏ中のＨが他のＯと結合するには約１．７５ｅＶのエネルギーが
必要であるのに対して、Ｏと結合したＨが酸素欠損Ｖｏ中に入るには約０．３５ｅＶのエ
ネルギーが必要であった。
【０４４０】
また、計算により得られた活性化障壁（Ｅａ）と上記の数式６より、反応頻度（Γ）を算
出した。
【０４４１】
頻度因子ν＝１０１３［１／ｓｅｃ］と仮定して３５０℃における反応頻度を算出した。
図４３（Ａ）に示すモデルから図４４（Ｂ）に示すモデルへＨが移動する頻度は７．５３
×１０−２［１／ｓｅｃ］であった。また、図４４（Ｂ）に示すモデルから図４４（Ａ）
に示すモデルへＨが移動する頻度は１．４４×１０１０［１／ｓｅｃ］であった。このこ
とから、一旦ＶｏＨを形成すると酸素欠損ＶｏからＨは放出されにくいといえる。
【０４４２】
以上のことから、アニール時にＩＧＺＯ中のＨは拡散し易く、酸素欠損Ｖｏがある場合は
酸素欠損Ｖｏの中に入ってＶｏＨとなりやすいことが分かった。
【０４４３】
＜（２）．  ＶｏＨの遷移レベル＞
ＩＧＺＯ中において酸素欠損ＶｏとＨが存在する場合、＜（１）．  ＶｏＨの形成しやす
さ、および安定性＞で示した、ＮＥＢ法を用いた計算より、酸素欠損ＶｏとＨはＶｏＨを
形成しやすく、さらにＶｏＨは安定であるといえる。そこで、ＶｏＨがキャリアトラップ
に関与するかを調べるため、ＶｏＨの遷移レベルの算出を行った。
【０４４４】
計算にはＩｎＧａＺｎＯ４結晶モデル（１１２原子）を用いた。図４１に示す酸素サイト
１および酸素サイト２に対してＶｏＨモデルを作成し、遷移レベルの算出を行った。計算
条件を表４に示す。
【０４４５】
【表５】
2020074373.tif 000017
【０４４６】
実験値に近いバンドギャップが出るよう、交換項の混合比を調整したことで、欠陥のない
ＩｎＧａＺｎＯ４結晶モデルのバンドギャップは３．０８ｅＶとなり、実験値の３．１５
ｅＶと近い結果となった。
【０４４７】
欠陥Ｄをもつモデルの遷移レベル（ε（ｑ／ｑ’））は、以下の数式７により算出される
。なお、ΔＥ（Ｄｑ）は欠陥Ｄの電荷ｑにおける形成エネルギーであり、数式８より算出
される。
【０４４８】
【数１１】
2020074373.tif 000018
【０４４９】
【数１２】
2020074373.tif 000019
【０４５０】
数式７および数式８において、Ｅｔｏｔ（Ｄｑ）は欠陥Ｄを含むモデルの電荷ｑにおける
全エネルギー、Ｅｔｏｔ（ｂｕｌｋ）は欠陥のないモデル（完全結晶）の全エネルギー、
Δｎｉは欠陥に関する原子ｉの増減数、μｉは原子ｉの化学ポテンシャル、εＶＢＭは欠
陥のないモデルにおける価電子帯上端のエネルギー、ΔＶｑは静電ポテンシャルに関する
補正項、ＥＦはフェルミエネルギーである。
【０４５１】
算出したＶｏＨの遷移レベルを図４６に示す。図４６中の数値は伝導帯下端からの深さで
ある。図４６より、酸素サイト１に対するＶｏＨの遷移レベルは伝導帯下端の下０．０５
ｅＶに存在し、酸素サイト２に対するＶｏＨの遷移レベルは伝導帯下端の下０．１１ｅＶ
に存在するため、それぞれのＶｏＨは電子トラップに関与すると考えられる。すなわち、
ＶｏＨはドナーとして振る舞うことが明らかになった。また、ＶｏＨを有するＩＧＺＯは
導電性を有することが明らかになった。
【０４５２】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
【０４５３】
（実施の形態１０）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ
、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプ
レイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ
払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図４７に示
す。
【０４５４】
図４７（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８
等を有する。なお、図４７（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示
部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない
。
【０４５５】
図４７（Ｂ）は携帯データ端末であり、第１筐体９１１、表示部９１２、カメラ９１９等
を有する。表示部９１２が有するタッチパネル機能により情報の入力を行うことができる
。
【０４５６】
図４７（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キ
ーボード９２３、ポインティングデバイス９２４等を有する。
【０４５７】
図４７（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９
３３等を有する。表示部９３２はタッチパネルとなっていてもよい。
【０４５８】
図４７（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度に従って切り替える構成としても良い。
【０４５９】
図４７（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ラ
イト９５４等を有する。
【０４６０】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形
態で述べる別の内容（一部の内容でもよい）、および／または、一つ若しくは複数の別の
実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、または置
き換えなどを行うことができる。
【０４６１】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて
述べる内容、または明細書に記載される文章を用いて述べる内容のことである。
【０４６２】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、および／または、一つ若しくは
複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることに
より、さらに多くの図を構成させることができる。
【０４６３】
なお、明細書の中の図面や文章において規定されていない内容について、その内容を除く
ことを規定した発明の一態様を構成することができる。または、ある値について、上限値
と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで
、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定
することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に
入らないことを規定することができる。
【０４６４】
具体例としては、ある回路において、第１乃至第５のトランジスタを用いている回路図が
記載されているとする。その場合、その回路が、第６のトランジスタを有していないこと
を発明として規定することが可能である。または、その回路が、容量素子を有していない
ことを規定することが可能である。さらに、その回路が、ある特定の接続構造をとってい
るような第６のトランジスタを有していない、と規定して発明を構成することができる。
または、その回路が、ある特定の接続構造をとっている容量素子を有していない、と規定
して発明を構成することができる。例えば、ゲートが第３のトランジスタのゲートと接続
されている第６のトランジスタを有していない、と発明を規定することが可能である。ま
たは、例えば、第１の電極が第３のトランジスタのゲートと接続されている容量素子を有
していない、と発明を規定することが可能である。
【０４６５】
別の具体例としては、ある値について、例えば、「ある電圧が、３Ｖ以上１０Ｖ以下であ
ることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ
以上１Ｖ以下である場合を除く、と発明の一態様を規定することが可能である。または、
例えば、ある電圧が、１３Ｖ以上である場合を除く、と発明の一態様を規定することが可
能である。なお、例えば、その電圧が、５Ｖ以上８Ｖ以下であると発明を規定することも
可能である。なお、例えば、その電圧が、概略９Ｖであると発明を規定することも可能で
ある。なお、例えば、その電圧が、３Ｖ以上１０Ｖ以下であるが、９Ｖである場合を除く
と発明を規定することも可能である。なお、ある値について、「このような範囲であるこ
とが好ましい」、「これらを満たすことが好適である」となどと記載されていたとしても
、ある値は、それらの記載に限定されない。つまり、「好ましい」、「好適である」など
と記載されていたとしても、必ずしも、それらの記載には、限定されない。
【０４６６】
別の具体例としては、ある値について、例えば、「ある電圧が、１０Ｖであることが好適
である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ以上１Ｖ以下
である場合を除く、と発明の一態様を規定することが可能である。または、例えば、ある
電圧が、１３Ｖ以上である場合を除く、と発明の一態様を規定することが可能である。
【０４６７】
別の具体例としては、ある物質の性質について、例えば、「ある膜は、絶縁膜である」と
記載されているとする。その場合、例えば、その絶縁膜が、有機絶縁膜である場合を除く
、と発明の一態様を規定することが可能である。または、例えば、その絶縁膜が、無機絶
縁膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、
その膜が、導電膜である場合を除く、と発明の一態様を規定することが可能である。また
は、例えば、その膜が、半導体膜である場合を除く、と発明の一態様を規定することが可
能である。
【０４６８】
別の具体例としては、ある積層構造について、例えば、「Ａ膜とＢ膜との間に、ある膜が
設けられている」と記載されているとする。その場合、例えば、その膜が、４層以上の積
層膜である場合を除く、と発明を規定することが可能である。または、例えば、Ａ膜とそ
の膜との間に、導電膜が設けられている場合を除く、と発明を規定することが可能である
。
【０４６９】
なお、本明細書等において記載されている発明の一態様は、さまざまな人が実施すること
ができる。しかしながら、その実施は、複数の人にまたがって実施される場合がある。例
えば、送受信システムの場合において、Ａ社が送信機を製造および販売し、Ｂ社が受信機
を製造および販売する場合がある。別の例としては、ＴＦＴおよび発光素子を有する発光
装置の場合において、ＴＦＴが形成された半導体装置は、Ａ社が製造および販売する。そ
して、Ｂ社がその半導体装置を購入して、その半導体装置に発光素子を成膜して、発光装
置として完成させる、という場合がある。
【０４７０】
このような場合、Ａ社またはＢ社のいずれに対しても、特許侵害を主張できるような発明
の一態様を、構成することができる。つまり、Ａ社のみが実施するような発明の一態様を
構成することが可能であり、別の発明の一態様として、Ｂ社のみが実施するような発明の
一態様を構成することが可能である。また、Ａ社またはＢ社に対して、特許侵害を主張で
きるような発明の一態様は、明確であり、本明細書等に記載されていると判断する事がで
きる。例えば、送受信システムの場合において、送信機のみの場合の記載や、受信機のみ
の場合の記載が本明細書等になかったとしても、送信機のみで発明の一態様を構成するこ
とができ、受信機のみで別の発明の一態様を構成することができ、それらの発明の一態様
は、明確であり、本明細書等に記載されていると判断することができる。別の例としては
、ＴＦＴおよび発光素子を有する発光装置の場合において、ＴＦＴが形成された半導体装
置のみの場合の記載や、発光素子を有する発光装置のみの場合の記載が本明細書等になか
ったとしても、ＴＦＴが形成された半導体装置のみで発明の一態様を構成することができ
、発光素子を有する発光装置のみで発明の一態様を構成することができ、それらの発明の
一態様は、明確であり、本明細書等に記載されていると判断することができる。
【０４７１】
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（
容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなく
ても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続
先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された
内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細
書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数の
ケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。した
がって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子な
ど）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の
一態様を構成することが可能な場合がある。
【０４７２】
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つ
まり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定され
た発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態
様として開示されているものであり、発明の一態様を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。
【０４７３】
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章におい
て、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、
ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り
出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成する
ことが可能であるものとする。そして、その発明の一態様は明確であると言える。そのた
め、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、
抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方
法、製造方法などが単数もしくは複数記載された図面または文章において、その一部分を
取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは
整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（
Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一
態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成
される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成
することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成さ
れるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態
様を構成することは可能である。さらに別の例としては、「Ａは、Ｂ、Ｃ、Ｄ、Ｅ、また
は、Ｆを有する」と記載されている文章から、一部の要素を任意に抜き出して、「Ａは、
ＢとＥとを有する」、「Ａは、ＥとＦとを有する」、「Ａは、ＣとＥとＦとを有する」、
または、「Ａは、ＢとＣとＤとＥとを有する」などの発明の一態様を構成することは可能
である。
【０４７４】
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章におい
て、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは
、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる
図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概
念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可
能である。そして、その発明の一態様は、明確であると言える。
【０４７５】
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は
、発明の一態様として開示されているものであり、発明の一態様を構成することが可能で
ある。したがって、ある内容について、図に記載されていれば、文章を用いて述べていな
くても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構
成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様と
して開示されているものであり、発明の一態様を構成することが可能である。そして、そ
の発明の一態様は明確であると言える。
【０４７６】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
【実施例１】
【０４７７】
本実施例では、ＣＡＡＣ−ＩＧＺＯ膜を活性層としたＳ−ｃｈａｎｎｅｌ型トランジスタ
の電界効果移動度のチャネル長依存性について調べた結果を説明する。
【０４７８】
回路の集積度を上げ、高速な動作を実現するためには、トランジスタの微細化が必要であ
る。Ｓｉトランジスタではチャネル長（Ｌ）が短くなるにつれて、電界効果移動度（μＦ
Ｅ）が低下する一方で、ＣＡＡＣ−ＩＧＺＯを活性層としたトランジスタ（以下、ＣＡＡ
Ｃ−ＩＧＺＯトランジスタ）のμＦＥは０．４５μｍ乃至１００μｍの範囲に渡って一定
値となる（図４８参照）。さらに微細なチャネル長を有するＣＡＡＣ−ＩＧＺＯトランジ
スタを作製し、そのμＦＥのＬ長依存性を調べた。
【０４７９】
本実施例においては、活性層の幅が４７ｎｍで、チャネル長（Ｌ）が５５ｎｍ乃至５１５
ｎｍまでのＣＡＡＣ−ＩＧＺＯトランジスタを複数作製した。図４９（Ａ）、（Ｂ）に作
製したトランジスタの構造を示す。また、図４９（Ｃ）は、チャネル長方向の断面ＳＥＭ
写真、図４０（Ｄ）はチャネル幅方向の断面ＳＥＭ写真である。
【０４８０】
トランジスタの構造は、トップゲートトップコンタクト構造で、ソース電極層およびドレ
イン電極層は、活性層の一部の側壁を覆っており、その厚さは１０ｎｍとした。ゲート電
極層は、ソース電極層およびドレイン電極層と一部が重なっており、チャネル部では活性
層を取り囲んでいる。すなわち、先の実施の形態で説明したＳ−ｃｈａｎｎｅｌ型トラン
ジスタの構造を有している。また、比較として、チャネル幅が１０μｍ、チャネル長が０
．８１μｍ乃至１００μｍのｐｌａｎａｒ型のＣＡＡＣ−ＩＧＺＯトランジスタ、チャネ
ル幅が８μｍ、チャネル長が０．３μｍ乃至７．９５μｍのＳｉトランジスタも作製した
。
【０４８１】
活性層は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）の組成を有する多結晶ＩＧＺＯタ
ーゲットをＤＣスパッタリングすることで形成し、その厚さは４０ｎｍとした。当該Ｓ−
ｃｈａｎｎｅｌ型トランジスタでは、実効的なチャネル幅は（活性層の幅）＋（活性層の
厚さ）×２と見積もることができる。また、ゲート絶縁膜の厚さは透過酸化膜厚（ＥＯＴ
）で１１ｎｍとした。
【０４８２】
作製したＣＡＡＣ−ＩＧＺＯトランジスタをドレイン電圧が５Ｖ、ゲート電圧が３Ｖから
＋３Ｖの範囲で測定したドレイン電流−ゲート電圧特性（Ｉｄ−Ｖｇ特性）を図５０（Ａ
）乃至図５０（Ｄ）に示す。図５０（Ａ）はｓ−ｃｈａｎｎｅｌ型トランジスタのＩｄ−
Ｖｇ特性であり、図５０（Ｃ）乃至図５０（Ｄ）はｐｌａｎａｒ型トランジスタのＩｄ−
Ｖｇ特性である。また、作製したＳｉトランジスタをドレイン電圧が１Ｖ、ゲート電圧が
−６Ｖから＋６Ｖの範囲で測定したＩｄ−Ｖｇ特性を図５３（Ａ）乃至図５３（Ｆ）に示
す。
【０４８３】
なお、電界効果移動度は、下記数式９から算出した。Ｓ−ｃｈａｎｎｅｌ型のＣＡＡＣ−
ＩＧＺＯトランジスタにおいては、ｐｌａｎａｒ型のＣＡＡＣ−ＩＧＺＯトランジスタと
比較するために、上で述べた実効的なチャネル幅を用いた。
【０４８４】
【数１３】
2020074373.tif 000020
【０４８５】
算出したＣＡＡＣ−ＩＧＺＯトランジスタの電界効果移動度を図５０中に三角形の点で示
す。チャネル長が５１５ｎｍのトランジスタでは、μＦＥ＝７．８ｃｍ／Ｖｓとなり、チ
ャネル長が５５ｎｍのトランジスタでは、μＦＥ＝５．１ｃｍ２／Ｖｓとなった。これは
理論的に計算された移動度のチャネル長依存性と良く一致している。また、図５０に示す
理論値および図５３（Ａ）乃至図５３（Ｆ）に示す実測値より、Ｓｉトランジスタでは、
チャネル長が短くなるほど電界効果移動度が低下していることがわかる。
【０４８６】
トランジスタの微細化によって、電界効果移動度が低下する要因は、電子のフォノン散乱
にある。Ｓｉトランジスタでは、Ｓｉの電子移動度が高いために、ホットキャリアが発生
し易く、チャネル長が短くなりドレイン電界強度が強くなるに従って、ホットキャリアの
フォノン散乱の影響により、電界効果移動度が大きく低下する（数式１０参照）。
【０４８７】
【数１４】
2020074373.tif 000021
【０４８８】
ＣＡＡＣ−ＩＧＺＯの電子移動度はＳｉに比べて小さい。一方で、第一原理計算でＩＧＺ
Ｏ中のフォノンの分散関係を計算したところ（図５２（ａ）、（ｂ）参照）、単結晶ＩＧ
ＺＯの音速は、単結晶Ｓｉの音速とは大きく異ならないことがわかった（表５参照）。
【０４８９】
【表６】
2020074373.tif 000022
【０４９０】
そのため、ＣＡＡＣ−ＩＧＺＯトランジスタでは、チャネル長が短くなることでドレイン
電界強度が高くなっても、ホットキャリアが生じ難くなる。結果として、Ｓｉトランジス
タの電界効果移動度とＣＡＡＣ−ＩＧＺＯトランジスタの電界効果移動度の差は、チャネ
ル長が短くなるほど縮小する傾向となる。
【０４９１】
チャネル長が５０ｎｍのＳｉトランジスタの理論から計算される電界効果移動度は、４９
ｃｍ２／Ｖｓであり、ＣＡＡＣ−ＩＧＺＯトランジスタの電界効果移動度とＳｉトランジ
スタの電界効果移動度の差は１／１０程度となる。
【０４９２】
図５１では、実効的なチャネル幅から電界効果移動度を算出したが、物理的なチャネル幅
、即ち活性層の幅から電界効果移動度を算出すると、Ｓ−ｃｈａｎｎｅｌ  ＣＡＡＣ−Ｉ
ＧＺＯトランジスタとＳｉトランジスタとの差は更に小さくなり、チャネル長が５０ｎｍ
のＳｉトランジスタの電界効果移動度の１／４程度となる。またＣＡＡＣ−ＩＧＺＯの組
成を変えることで、より電界効果移動度を向上させることが可能であり、両者の差はより
縮小することができる。
【０４９３】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
【実施例２】
【０４９４】
本実施例では、改良型のＣＡＡＣ−ＩＧＺＯ膜を活性層としたＳ−ｃｈａｎｎｅｌ型トラ
ンジスタの電界効果移動度のチャネル長依存性について調べた結果を説明する。
【０４９５】
図６５は、改良型のＣＡＡＣ−ＩＧＺＯトランジスタ（Ａｄｖａｎｃｅｄ  ＣＡＡＣ−Ｉ
ＧＺＯ  ＦＥＴ）および従来型のＣＡＡＣ−ＩＧＺＯトランジスタ（Ｃｏｎｖｅｎｔｉｏ
ｎａｌ  ＣＡＡＣ−ＩＧＺＯ  ＦＥＴ）について、電界効果移動度（μＦＥ）のチャネル
長（Ｌ）依存性を比較した図である。
【０４９６】
なお、従来型のＣＡＡＣ−ＩＧＺＯトランジスタは、実施例１で説明した構成と同じであ
る。また、改良型のＣＡＡＣ−ＩＧＺＯ  トランジスタは、活性層をＩｎ：Ｇａ：Ｚｎ＝
４：２：４．１（原子数比）の組成を有する多結晶ＩＧＺＯターゲットを用いて形成して
いる点が従来型のＣＡＡＣ−ＩＧＺＯトランジスタと異なる。
【０４９７】
図中にプロットした点は実測値であり、破線は理論から計算されるμＦＥのＬ依存性であ
る。なお、計算には、フォノンに関する物性値である、音速Ｃｓおよび光学フォノンの最
低エネルギーＥｐに、組成がＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）の単結晶ＩＧＺ
Ｏをモデルとする第一原理計算から得られた値を用いている。具体的には、ＣＳ＝５．８
４×１０５［ｃｍ・ｓ−１］、Ｅｐ＝９．４［ｍｅＶ］とした。
【０４９８】
なお、フィッティングパラメータとして、低電界移動度μ０を従来型のＣＡＡＣ−ＩＧＺ
Ｏトランジスタでは１０［ｃｍ２／Ｖｓ］、改良型のＣＡＡＣ−ＩＧＺＯトランジスタで
は３１［ｃｍ２／Ｖｓ］とした。実測値と、理論から予測されるμＦＥのチャネル長（Ｌ
）依存性は、良く一致しており、改良型ＣＡＡＣ−ＩＧＺＯトランジスタでも、短チャネ
ルにおいて電界効果移動度を律速しているのが、フォノン散乱であると結論できる。
【０４９９】
図６６に単結晶Ｓｉ（μ０＝１０００［ｃｍ２／Ｖｓ］）を用いて作製したトランジスタ
と、改良型ＣＡＡＣ−ＩＧＺＯトランジスタの電界効果移動度の比のチャネル長（Ｌ）依
存性を示す。速度飽和の議論からは、Ｌを０．１μｍより小さくすれば、両者のトランジ
スタの比は４以下にまで縮小することができる。
【０５００】
なお、本実施の形態は、本明細書で示す他の実施の形態および実施例と適宜組み合わせる
ことができる。
【符号の説明】
【０５０１】
１０１    トランジスタ
１０２    トランジスタ
１０３    トランジスタ
１０４    トランジスタ
１０５    トランジスタ
１０６    トランジスタ
１０７    トランジスタ
１０８    トランジスタ
１０９    トランジスタ
１１０    トランジスタ
１１１    トランジスタ
１１２    トランジスタ
１１５    基板
１２０    絶縁層
１３０    酸化物半導体層
１３０ａ    酸化物半導体層
１３０Ａ    酸化物半導体膜
１３０ｂ    酸化物半導体層
１３０Ｂ    酸化物半導体膜
１３０ｃ    酸化物半導体層
１３０Ｃ    酸化物半導体膜
１４０    導電層
１４１    導電層
１４２    導電層
１５０    導電層
１５１    導電層
１５２    導電層
１５６    レジストマスク
１６０    絶縁層
１６０Ａ    絶縁膜
１７０    導電層
１７１    導電層
１７１Ａ    導電膜
１７２    導電層
１７２Ａ    導電膜
１７３    導電層
１７５    絶縁層
１８０    絶縁層
１９０    絶縁層
２３１    領域
２３２    領域
２３３    領域
３３１    領域
３３２    領域
３３３    領域
３３４    領域
３３５    領域
７００    基板
７０１    画素部
７０２    走査線駆動回路
７０３    走査線駆動回路
７０４    信号線駆動回路
７１０    容量配線
７１２    ゲート配線
７１３    ゲート配線
７１４    データ線
７１６    トランジスタ
７１７    トランジスタ
７１８    液晶素子
７１９    液晶素子
７２０    画素
７２１    スイッチング用トランジスタ
７２２    駆動用トランジスタ
７２３    容量素子
７２４    発光素子
７２５    信号線
７２６    走査線
７２７    電源線
７２８    共通電極
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイクロフォン
９０６    スピーカー
９０７    操作キー
９０８    スタイラス
９１１    筐体
９１２    表示部
９１９    カメラ
９２１    筐体
９２２    表示部
９２３    キーボード
９２４    ポインティングデバイス
９３１    筐体
９３２    表示部
９３３    リストバンド
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    車体
９５２    車輪
９５３    ダッシュボード
９５４    ライト
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
１２００    記憶素子
１２０１    回路
１２０２    回路
１２０３    スイッチ
１２０４    スイッチ
１２０６    論理素子
１２０７    容量素子
１２０８    容量素子
１２０９    トランジスタ
１２１０    トランジスタ
１２１３    トランジスタ
１２１４    トランジスタ
１２２０    回路
２１００    トランジスタ
２２００    トランジスタ
２２０１    絶縁層
２２０２    配線
２２０３    プラグ
２２０４    絶縁層
２２０５    配線
２２０６    配線
２２０７    絶縁層
２２０８    ブロック層
２２１１    半導体基板
２２１２    絶縁層
２２１３    ゲート電極層
２２１４    ゲート絶縁層
２２１５    ドレイン領域
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３２００    トランジスタ
３３００    トランジスタ
３４００    容量素子
５１００    ペレット
５１００ａ    ペレット
５１００ｂ    ペレット
５１０１    イオン
５１２０    基板
５１３０    ターゲット
５１６１    領域
【図１】
2020074373.tif 000023
【図２】
2020074373.tif 000024
【図３】
2020074373.tif 000025
【図４】
2020074373.tif 000026
【図５】
2020074373.tif 000027
【図６】
2020074373.tif 000028
【図７】
2020074373.tif 000029
【図８】
2020074373.tif 000030
【図９】
2020074373.tif 000031
【図１０】
2020074373.tif 000032
【図１１】
2020074373.tif 000033
【図１２】
2020074373.tif 000034
【図１３】
2020074373.tif 000035
【図１４】
2020074373.tif 000036
【図１５】
2020074373.tif 000037
【図１６】
2020074373.tif 000038
【図１７】
2020074373.tif 000039
【図１８】
2020074373.tif 000040
【図１９】
2020074373.tif 000041
【図２０】
2020074373.tif 000042
【図２１】
2020074373.tif 000043
【図２２】
2020074373.tif 000044
【図２３】
2020074373.tif 000045
【図２４】
2020074373.tif 000046
【図２５】
2020074373.tif 000047
【図２６】
2020074373.tif 000048
【図２７】
2020074373.tif 000049
【図２８】
2020074373.tif 000050
【図２９】
2020074373.tif 000051
【図３０】
2020074373.tif 000052
【図３１】
2020074373.tif 000053
【図３２】
2020074373.tif 000054
【図３３】
2020074373.tif 000055
【図３４】
2020074373.tif 000056
【図３５】
2020074373.tif 000057
【図３６】
2020074373.tif 000058
【図３７】
2020074373.tif 000059
【図３８】
2020074373.tif 000060
【図３９】
2020074373.tif 000061
【図４０】
2020074373.tif 000062
【図４１】
2020074373.tif 000063
【図４２】
2020074373.tif 000064
【図４３】
2020074373.tif 000065
【図４４】
2020074373.tif 000066
【図４５】
2020074373.tif 000067
【図４６】
2020074373.tif 000068
【図４７】
2020074373.tif 000069
【図４８】
2020074373.tif 000070
【図４９】
2020074373.tif 000071
【図５０】
2020074373.tif 000072
【図５１】
2020074373.tif 000073
【図５２】
2020074373.tif 000074
【図５３】
2020074373.tif 000075
【図５４】
2020074373.tif 000076
【図５５】
2020074373.tif 000077
【図５６】
2020074373.tif 000078
【図５７】
2020074373.tif 000079
【図５８】
2020074373.tif 000080
【図５９】
2020074373.tif 000081
【図６０】
2020074373.tif 000082
【図６１】
2020074373.tif 000083
【図６２】
2020074373.tif 000084
【図６３】
2020074373.tif 000085
【図６４】
2020074373.tif 000086
【図６５】
2020074373.tif 000087
【図６６】
2020074373.tif 000088