(57)【要約】【課題】低周波低減パッシブイコライザーを提供する。【解決手段】低周波減衰の大きさを低減する差動トレース構造が開示される。トレース構造は、プリント回路基板上に形成される。一対の差動トレースは、信号レシーバ及び信号トランスミッタに接続する。パッシブイコライザーは、一対の差動トレースのうち一方に接続された第１シャントと、一対の差動トレースのうち他方に接続された第２シャントと、を有する。パッシブイコライザーは、シャントと直列に接続されたインダクタ及び抵抗を有する。パッシブイコライザーは、低周波信号に関して、一対の作動トレースに対するシャント抵抗として動作する。【選択図】図３
2020014186.tif 000002
【特許請求の範囲】
【請求項１】
プリント回路基板と、
前記プリント回路基板上の信号トランスミッタと、
前記プリント回路基板上の信号レシーバと、
前記信号レシーバ及び前記信号トランスミッタに接続する一対の差動トレースと、
前記一対の差動トレースに接続されたパッシブイコライザーであって、低周波信号に関して、前記一対の差動トレースに対するシャント抵抗として動作するパッシブイコライザーと、を備える、
高速回路。
【請求項２】
前記パッシブイコライザーは、前記一対の差動トレースのうち一方に接続された第１シャントと、前記一対の差動トレースのうち他方に接続された第２シャントと、各シャントに直列に接続されたインダクタ及び抵抗と、を含む、請求項１の高速回路。
【請求項３】
前記インダクタは、高周波信号に対して短絡として動作するように選択され、低周波信号に対してフィルタとして動作するように選択される、請求項２の高速回路。
【請求項４】
前記差動トレースは、前記プリント回路基板のうち前記レシーバ及びトランスミッタのコンポーネントが実装される面とは反対側の面に形成されている、請求項１の高速回路。
【請求項５】
前記パッシブイコライザーは、前記レシーバ及びトランスミッタのコンポーネントが実装される面に設けられている、請求項４の高速回路。
【請求項６】
前記パッシブイコライザーは、前記プリント回路基板の前記反対側の面に設けられている、請求項４の高速回路。
【請求項７】
前記差動トレースは、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）規格に従って信号を伝送する、請求項１の高速回路。
【請求項８】
一対の差動トレースにおける低周波信号の減衰を低減するパッシブイコライザーであって、
前記一対の差動トレースのうち一方に接続された第１シャントと、
前記一対の差動トレースのうち他方に接続された第２シャントと、
前記第１シャントに接続された一端を有するインダクタと、
前記インダクタの他端に接続された一端と、前記第２シャントに接続された他端とを有する抵抗と、を備え、
前記インダクタ及び抵抗は、低周波信号に関して、前記一対の差動トレースに対するシャント抵抗として動作する、
パッシブイコライザー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、信号品質を劣化させることなく、より長いトレースを可能にすることに関する。より具体的には、本発明の態様は、長い差動信号トレース上で低周波減衰と高周波減衰との間の偏差を低減する低周波低減パッシブイコライザーに関する。
【背景技術】
【０００２】
高速差動信号トレースは、例えば、サーバやストレージ製品等の様々な製品に広く使用されている。多くのサーバ及びストレージ製品は、様々な電子デバイスが搭載された異なるプリント回路基板をサポートし接続するシャーシを有する。例えば、プリント回路基板は、単独で、又は、アナログデバイス若しくは他のデバイスと組み合わせて搭載された１つ以上の集積回路チップを有し得る。プリント回路基板は、基板上のデバイスに信号を供給するための様々な信号トレースを有する。信号トレースは、一般に、特定の信号の差動トレースペアで配置される。
【０００３】
プリント回路基板は、より多くのコンポーネントを含むことによって益々複雑になるので、コンポーネント間を接続するルーティングは、より長い信号経路長を必要とする。図１は、トランスミッタ１４をレシーバ１６に接続する信号チャネルとして機能する従来の信号トレース１２を有する回路基板１０の一例を示す図である。信号トレース１２が、トランスミッタ１４とレシーバ１６との間の間隔のために長くなると、信号トレース１２は損失が多くなり、データの信号変調を劣化させる。損失のあるチャネル（ロッシーチャネル）を介して信号が送信されると、信号の高周波部分及び低周波部分は、異なる減衰を有することになる。チャネルが長くなるほど、信号の高周波部分と低周波部分との間の減衰の偏差が大きくなる。レシーバ１６が、トランスミッタ１４から発信され、信号トレース１２を介して受信される入力信号からビット信号をサンプリングしてリカバーする場合に、この減衰偏差が歪みを引き起こす可能性がある。
【０００４】
この影響は、信号トレース１２から受信した信号の波形に見られる。図２Ａは、時間変化に伴う信号振幅のプロットであり、線２０は、図１の信号トレース１２を介してトランスミッタ１４から送信される信号を示している。図２Ｂも同様に、時間変化に伴う信号振幅のプロットであり、線２２，２４は、異なる長さの信号トレース１２で図１のレシーバ１６によって受信された信号を示している。特に、線２２は、信号トレース１２が６，０００ミルの長さを有する場合のレシーバ１６での信号を示している。一方、線２４は、信号トレースが１２，０００ミルの長さを有する場合のレシーバ１６での信号を示している。図２Ｃは、異なる長さの信号トレース１２の周波数変化に伴う減衰のプロットである。特に、線３２は、短いチャネル長（６，０００ミル）の減衰を示しており、線３４は、長いチャネル長（１２，０００ミル）の減衰を示している。図２Ｃで分かるように、両方の長さに対して、減衰が周波数に伴って増加する。しかし、トレースの長さが長くなると、減衰の量が増加する。これは、線３２に対する線３２の大きな減衰によって示される。したがって、これは、信号トレースの長さが増加すると、信号トレースの歪みが増加することを示している。
【０００５】
このようなより長い経路の用途では、十分な信号伝送を可能にするために、最近の設計では、リドライバのようなアクティブコンポーネントが導入され、用いられている。例えば、典型的なサーバでは、２０インチのデータ経路が用いられている。最近のＰＣＩｅ（Peripheral Component Interconnect Express）４標準では、サーバ内のデータ経路の長さにおけるシグナルインテグリティを保証するためにリドライバが必要である。リドライバは、チャネルの或るポイントで信号を受信し、その信号を増幅して減衰を低減する信号増幅器である。したがって、現在では、ＰＣｌｅ４タイプのコンポーネントをサーバに導入するには、リドライバが必要である。しかし、リドライバコンポーネントは、システム電力要件及び設計の複雑さを増大させる。したがって、リドライバの数を最小限に抑えることによって設計の複雑さを単純化し、システム電力を低減することが望ましい。しかし、この場合、長いトレースを用いることができないので、設計の柔軟性を阻害する。これにより、接続されたコンポーネントは、互いに近接して設置されなければならない。
【０００６】
よって、長い信号経路の適用を可能にするために、高周波減衰と低周波減衰との間の偏差を低減するパッシブコンポーネントが必要である。さらに、差動信号トレースペア中の帰還路の長さに亘って同じシステム電力を維持することができるコンポーネントが必要である。さらにまた、動作のために追加のエネルギーを必要としないパッシブコンポーネントが必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、低周波低減パッシブイコライザーを提供することを目的とする。
【課題を解決するための手段】
【０００８】
開示される一例は高速回路である。高速回路はプリント回路基板を含む。高速回路は、信号トランスミッタ及び信号レシーバをプリント回路基板上に有する。一対の差動トレースが、信号レシーバ及び信号トランスミッタに接続する。パッシブイコライザーは、一対の差動トレースに接続されている。パッシブイコライザーは、低周波信号に関し、一対の差動トレースに対するシャント抵抗として動作する。
【０００９】
他の例は、差動トレースペア上の信号の減衰を低減するパッシブイコライザーである。第１シャントは、一対の差動トレースの一方に接続されている。第２シャントは、一対の差動トレースの他方に接続されている。インダクタは、第１シャントに接続された一端を有する。抵抗は、インダクタの他端に接続された一端と、第２シャントに接続された他端と、を有する。インダクタ及び抵抗は、低周波信号に関し、一対の差動トレースに対するシャント抵抗として動作する。
【００１０】
上述した概要は、本発明の各実施形態又はあらゆる態様を表すことを意図するものではない。むしろ、上述した概要は、本明細書で説明される新規な態様及び特徴のいくつかの例を提供するに過ぎない。本発明の上記の特徴及び利点、並びに、他の特徴及び利点は、添付の図面及び添付の特許請求の範囲と関連して、本発明を実施するための代表的な実施形態及び態様の以下の詳細な説明から容易に明らかになるであろう。
【発明の効果】
【００１１】
本発明により、高周波減衰と低周波減衰との間の偏差を低減して、長い信号経路を適用することができる。
【００１２】
本発明は、添付の図面を参照して、例示的な実施形態の以下の説明からより良く理解されるであろう。
【図面の簡単な説明】
【００１３】
【図１】レシーバとトランスミッタとを接続する差動トレースチャネルを有する従来のプリント回路基板の例を示す図である。
【図２Ａ】図１のトレースチャネルに印加される入力信号のプロットである。
【図２Ｂ】図１のトレースの長さに基づく、図２Ａの入力信号からの異なる出力信号のプロットである。
【図２Ｃ】図１のトレースの長さに基づく信号減衰を示すプロットである。
【図３】減衰を低減するパッシブイコライザーを有する差動信号ペアトレースを備えた回路基板を示す図である。
【図４】本開示によるパッシブイコライザーを有する図３の差動信号ペアトレースの回路図である。
【図５】周波数の関数としての信号利得の対数線形プロットである。
【図６Ａ】差動信号ペアトレースを介して送信された信号のシミュレーション結果を示す図である。
【図６Ｂ】パッシブイコライザーを有する差動信号ペアトレースを介して送信された信号のシミュレーション結果を示す図である。
【発明を実施するための形態】
【００１４】
本発明は、様々な変更及び代替形態が可能である。いくつかの代表的な実施形態が図面において例として示されており、本明細書において詳細に説明される。しかし、本発明は、開示された特定の形態に限定されることを意図していないことを理解されたい。むしろ、本発明は、添付の特許請求の範囲によって定義される本発明の趣旨及び範囲に含まれる全ての変更、均等物及び代替物を包含する。
【００１５】
本発明は、多くの異なる形態で具体化することができる。代表的な実施形態が図面に示されており、本明細書で詳細に説明する。本開示は、本発明の原理の例示又は実施例であって、本発明の広範な態様を図示した実施形態に限定することを意図するものではない。その程度まで、例えば、要約、概要及び詳細な説明に開示されているが、特許請求の範囲に明示されていない要素及び制限は、含意、推論又は他の方法によって、単独又は集合的に請求項に組み込まれるべきではない。本発明の詳細な説明のために、特に断らない限り、単数形は複数形を含み、その逆も同様である。「含む」という用語は、「制限なしに含む」ことを意味する。さらに、「約」、「ほぼ」、「実質的に」、「おおよそ」等の近似の用語は、本明細書では、「〜で、近くに、又は、ほぼ〜で」、「３〜５％以内に」、「許容される製造公差内」、又は、これらの任意の論理的組み合わせを意味するように用いられる。
【００１６】
図３は、本発明による回路基板１００の概略図である。図３に示すように、回路基板１００は、信号トランスミッタコンポーネント１１０と、信号レシーバコンポーネント１２０と、を含む。一対の差動信号トレース１３０は、トランスミッタコンポーネント１１０とレシーバコンポーネント１２０との間で信号が送信されるのを可能にするチャネルを形成する。トレース１３０は、信号トランスミッタコンポーネント１１０に接続された一対の入力セグメント１３２，１３４を含む。また、トレース１３０は、信号レシーバコンポーネント１２０に接続された一対の出力セグメント１３６，１３８を含む。
【００１７】
この例において、トレース１３０の主な長さは、本体コンポーネント１４２，１４４により拡張される。この例において、トレース１３０は、潜在的な信号減衰を考慮した長さを有する。この例において、本体コンポーネント１４２，１４４は、信号トランスミッタコンポーネント１１０とレシーバコンポーネント１２０とが実装されているプリント回路基板１００の面とは反対側の面に形成されている。これにより、プリント回路基板１００の表面が、追加のコンポーネントのために利用可能になる。一連のビア１４６は、回路基板１００を貫通するように形成されており、本体コンポーネント１４２，１４４と、入力セグメント１３２，１３４と、出力セグメント１３６，１３８と、を接続する。この例におけるトレース１３０は殆ど長方形状を有しているが、トレースは任意の形状であってもよい。さらに、トレースは、プリント回路基板１００において、信号トランスミッタコンポーネント１１０及びレシーバ１２０と同じ側に形成されてもよい。
【００１８】
以下に説明するように、パッシブイコライザーコンポーネント１５０は、本体コンポーネント１４２，１４４間に挿入される。パッシブイコライザーコンポーネント１５０は、本体セグメント１４２，１４４の異なるチャネル長での信号減衰に対応する。パッシブイコライザーコンポーネント１５０は、例えばトレース１３０等のロッシーチャネルを介して送信される信号の高周波部分及び低周波部分のエネルギーを等化する。この例において、パッシブイコライザーコンポーネント１５０は、回路基板１００の上面に製造されているが、回路基板１００の底面に製造されてもよい。
【００１９】
実際、多くのイコライザーは、ハイパスフィルタとして動作する。パッシブハイパスフィルタの場合、低周波部分が大きな減衰に直面してエネルギーを等化するが、高周波部分も同様に減衰する。パッシブイコライザーコンポーネント１５０は、本体セグメント１４２，１４４の長さに沿って、任意の位置に配置することができる。
【００２０】
アクティブハイパスフィルタの場合、信号の高周波部分の利得を達成するためには、追加の電力が必要である。パッシブイコライザーコンポーネント１５０は、高周波部分及び低周波部分を等化するために、トレースの差動ペアに接続されたシャントによってリンクされる。この配置は、信号の高周波部分が減衰することなく伝播し、低周波エネルギーのみを低減することを可能にする。よって、信号の低周波部分が高周波部分と等化され、結果として低周波パッシブ等化（low frequency passive equalization）が行われる。
【００２１】
図４は、トレース１３０間に挿入されるパッシブイコライザーコンポーネント１５０の例示的な構成を示す回路図である。上述したように、パッシブイコライザーコンポーネント１５０は、低周波パッシブイコライザーとして動作する。図４の例示的な構成において、パッシブイコライザーコンポーネント１５０は、抵抗４１０及びインダクタ４１２の直列配置を含む。パッシブイコライザーコンポーネント１５０のこの直列配置の第１端部は、第１シャント４００を介して、トレース１３０の本体コンポーネント１４２に接続されている。パッシブイコライザーコンポーネント１５０の直列配置の第２端部は、第２シャント４０２を用いて、トレース１３０の本体コンポーネント１４４に接続されている。
【００２２】
この例において、単一のインダクタ及び抵抗が示されているが、追加のインダクタ及び抵抗がインダクタ４１２及び抵抗４１０に並列に接続されてもよい。さらに、低周波パッシブイコライザーとして機能するその他の回路が用いられてもよい。例えば、インダクタ４１２と第２シャント４０２との間に他の抵抗が挿入されてもよいし、キャパシタ及び抵抗回路が用いられてもよい。
【００２３】
動作中、インダクタ４１２は、低周波レンジで短絡として動作し、高周波数レンジで開回路になる。よって、低周波レンジでは、パッシブイコライザーコンポーネント１５０の抵抗４１０及びインダクタ４１２の直列配置は、トレース１３０のシャント抵抗と等しくなる。これは、与えられた電流が等しい場合、振幅信号が小さくなることを意味する。高周波数レンジでは、インダクタ４１２は開回路として動作するので、振幅減衰がない。例えば、０〜４ＧＨｚの信号では、３０ｎＨのインダクタと、１００オームの抵抗とを用いることができる。５〜８ＧＨｚの信号に対しては、４ｎＨのインダクタと、１５０オームの抵抗とを用いることができる。
【００２４】
図５は、ＰＣｌｅ３．０ベース仕様で定義されている周波数の関数としての信号利得の対数線形プロットである。図５は、チャネルの長さに起因した異なる利得を表すトレース５００を示している。図５に示すように、信号が低周波５０２である場合、減衰が発生する。かかる減衰は、長いチャネルを介した送信においてより顕著になる。しかし、周波数が高周波５０４に増加すると、全ての信号利得が収束する。よって、パッシブイコライザーコンポーネント１５０は、高周波信号の開回路として動作しながらシャント抵抗を提供することによって、低周波信号を効果的に等化する。
【００２５】
高速差動トレースの適用例は、サーバ用の回路基板上であってもよい。一例において、サーバは、２０インチのデータ経路を有しているので、従来の設計において、ＰＣｌｅ４プロトコルは、データ経路の長さに亘るシグナルインテグリティを保証するために、アクティブなリドライバを必要とする。しかし、例えば図３のパッシブイコライザーコンポーネント１５０等のパッシブイコライザーコンポーネントの適用は、データ経路が２０インチの長さであっても、ＰＣｌｅタイプのデバイスを、リドライバや他のアクティブコンポーネントを使用することなく接続することができる。
【００２６】
図６Ａ及び図６Ｂは、２０インチのＰＣｌｅ４チャネルからの信号のシミュレーション結果を示す図である。図６Ａは、図３の低周波減少パッシブイコライザーコンポーネント１５０を適用しない差動信号トレースペアのシミュレーション結果を示す図である。図６Ｂは、図３に示す低周波減少パッシブイコライザー１５０を適用した差動信号トレースペアのシミュレーション結果を示す図である。図６Ａ及び図６Ｂのシミュレーション結果から、低周波減少パッシブイコライザーは、レシーバのアイダイアグラムの高さ（ｅｈｐｋ）及び幅（ｅｗ）を拡大することができる。図６Ａ及び図６Ｂに示すように、高さ（ｅｈｐｋ）は、１３．６ｍＶから１６．９ｍＶに増加し、幅（ｅｗ）は、．４２６ＵＩから．４６０ＵＩに増加する。
【００２７】
本明細書で使用される場合、「コンポーネント」、「モジュール」、「システム」等の用語は、一般に、コンピュータ関連エンティティ、ハードウェア（例えば、回路）、ハードウェア及びソフトウェアの組み合わせ、ソフトウェア、又は、１つ以上の特定の機能を有する操作可能な機械に関連するエンティティを指す。例えば、コンポーネントは、プロセッサ（例えば、デジタル信号プロセッサ）上で動作するプロセス、プロセッサ、オブジェクト、実行可能ファイル、実行スレッド、プログラム、又は／又は、コンピュータであってもよいが、これらに限定されない。例として、コントローラ上で実行されるアプリケーションと、コントローラと、をコンポーネントとしてもよい。１つ以上のコンポーネントは、プロセス、及び／又は、実行スレッド内に存在してもよく、コンポーネントは、１つのコンピュータ上にローカライズされてもよく、及び／又は、二つ以上のコンピュータ間に分散されてもよい。さらに、「デバイス」は、特別に設計されたハードウェアの形態で提供されてもよいし、ハードウェアが特定の機能を実行できるようにするソフトウェアの実行によって特化された汎用のハードウェアとして提供されてもよいし、コンピュータ可読媒体に記憶されたソフトウェアとして提供されてもよいし、これらの組み合わせとして提供されてもよい。
【００２８】
本明細書で使用する用語は、特定の実施形態のみを説明するためのものであり、本発明を限定するものではない。本明細書で使用されるように、単数形「或る」、「１つの」、「この」、「その」は、文脈がそうでないことを明確に示さない限り、複数形も含むことが意図される。さらに、「含む」、「有する」又はこれらの変形が詳細な説明及び／又は特許請求の範囲に使用される限りにおいて、このような用語は、「備える」という用語と同様に包括的であるという意味であることが意図される。
【００２９】
他に定義されない限り、本明細書で用いられる全ての用語（技術用語及び科学用語を含む）は、当業者によって一般に理解されるのと同じ意味を有する。さらに、例えば一般的に使用される辞書に定義された用語等の用語は、相関技術の文脈における意味と同じ意味を有すると解釈されるべきであり、本明細書で特に定義されていない限り、理想化された意味、又は、過度に形式的な意味として解釈されない。
【００３０】
以上、本発明の様々な実施形態を説明したが、これらは例示に過ぎず、限定的ではないことを理解されたい。本発明の趣旨又は範囲から逸脱することなく、開示された実施形態に対する様々な変更を本明細書の開示に従って行うことができる。したがって、本発明の幅及び範囲は、上述した実施形態によって制限されるべきではない。むしろ、本発明の範囲は、添付の特許請求の範囲及びその均等物にしたがって定義されるべきである。
【００３１】
本発明は、１つ以上の実施形態に関して図示及び説明されているが、本明細書及び添付の図面の読解及び理解に基づいて、同等の変更及び修正が行われるであろうし、当業者に知られるであろう。また、本発明の特定の特徴は、いくつかの実施形態の何れかに関して開示されているかもしれないが、かかる特徴は、所定又は特定の用途において望ましく有利であり得るような他の実施形態の１つ以上の他の特徴と組み合わせられてもよい。
【符号の説明】
【００３２】
１０…回路基板
１２…信号トレース
１４…トランスミッタ
１６…レシーバ
２０，２２，２４，３２，３４…線
１００…回路基板／プリント回路基板
１１０…信号トランスミッタコンポーネント
１２０…信号レシーバコンポーネント
１３０…トレース
１３２，１３４…入力セグメント
１３６，１３８…出力セグメント
１４２，１４４…本体コンポーネント／本体セグメント
１５０…パッシブイコライザーコンポーネント
１４６…ビア
４００…第１シャント
４０２…第２シャント
４１０…抵抗
４１２…インダクタ
５００…トレース
５０２…低周波
５０４…高周波
【図１】
2020014186.tif 000003
【図２Ａ】
2020014186.tif 000004
【図２Ｂ】
2020014186.tif 000005
【図２Ｃ】
2020014186.tif 000006
【図３】
2020014186.tif 000007
【図４】
2020014186.tif 000008
【図５】
2020014186.tif 000009
【図６Ａ】
2020014186.tif 000010
【図６Ｂ】
2020014186.tif 000011
【手続補正書】
【提出日】令和1年11月27日(2019.11.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プリント回路基板と、
前記プリント回路基板上の信号トランスミッタと、
前記プリント回路基板上の信号レシーバと、
前記信号レシーバ及び前記信号トランスミッタに接続する一対の差動トレースと、
第１側面を有する本体コンポーネントであって、前記一対の差動トレースのうち一方が配置されている本体コンポーネントと、
第２側面を有する追加の本体コンポーネントであって、前記第１側面が前記追加の本体コンポーネントの反対側に面しており、前記第２側面が前記本体コンポーネントの反対側に面しており、前記一対の差動トレースのうち他方が配置されている追加の本体コンポーネントと、
前記第１側面及び前記第２側面において前記一対の差動トレースに接続されたパッシブイコライザーであって、低周波信号に関して、前記一対の差動トレースに対するシャント抵抗として動作するパッシブイコライザーと、を備える、
高速回路。
【請求項２】
前記パッシブイコライザーは、前記一対の差動トレースのうち一方に接続された第１シャントと、前記一対の差動トレースのうち他方に接続された第２シャントと、各シャントに直列に接続されたインダクタ及び抵抗と、を含む、請求項１の高速回路。
【請求項３】
前記インダクタは、高周波信号に対して開回路として動作するように選択され、低周波信号に対して短絡として動作するように選択される、請求項２の高速回路。
【請求項４】
前記差動トレースは、前記プリント回路基板に形成されている、請求項１の高速回路。
【請求項５】
前記パッシブイコライザーは、前記信号レシーバ及び前記信号トランスミッタが実装される面に設けられている、請求項４の高速回路。
【請求項６】
前記パッシブイコライザーは、前記信号レシーバ及び前記信号トランスミッタが実装される面の反対側の面である、前記プリント回路基板の反対側の面に設けられている、請求項４の高速回路。
【請求項７】
前記差動トレースは、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）規格に従って信号を伝送する、請求項１の高速回路。
【請求項８】
前記インダクタは、前記第１シャントに接続された一端を有し、
前記抵抗は、前記インダクタの他端に接続された一端と、前記第２シャントに接続された他端とを有し、
前記インダクタ及び抵抗は、低周波信号に関して、前記一対の差動トレースに対するシャント抵抗として動作する、
請求項２の高速回路。