(57)【要約】【課題】保護回路を低耐圧のものとすることができつつ、放射ノイズの発生を防ぐことができる電力変換装置を提供する。【解決手段】電力変換装置は、上アームと下アームとを構成するスイッチング素子が直列に接続された第１レグと第２レグとが並列に接続され、第１レグと第２レグとは電源Ｖｄｄに並列に接続され、第１レグの上アームと下アームとの第１接続点と、第２レグの上アームと下アームとの第２接続点とを交流電圧の出力端子とするフルブリッジ構成のインバータが実装された配線基板を含み、配線基板は、第１レグを実装する第１レイヤーＴＬと、第１レイヤーＴＬと異なるレイヤーであって、第２レグを実装する第２レイヤーＢＬと、第１レイヤーＴＬ及び第２レイヤーＢＬに亘り、第１接続点と第２接続点との間を導通させる配線経路とを含む。【選択図】図２
2020178460.tif 000002
【特許請求の範囲】
【請求項１】
上アームと下アームとを構成するスイッチング素子が直列に接続された第１レグと第２レグとが並列に接続され、前記第１レグと前記第２レグとは電源に並列に接続され、前記第１レグの前記上アームと前記下アームとの第１接続点と、前記第２レグの前記上アームと前記下アームとの第２接続点とを交流電圧の出力端子とするフルブリッジ構成のインバータが実装された配線基板を含む電力変換装置であって、
前記配線基板は、
前記第１レグを実装する第１レイヤーと、
前記第１レイヤーと異なるレイヤーであって、前記第２レグを実装する第２レイヤーと、
前記第１レイヤー及び前記第２レイヤーに亘り、前記第１接続点と前記第２接続点との間を導通させる配線経路と、
を含む、
電力変換装置。
【請求項２】
前記配線経路は、
インダクタから構成されている、
請求項１に記載の電力変換装置。
【請求項３】
前記配線経路は、
前記電源から前記第１レグの前記上アームに電力が供給されているときに前記第１レグの前記上アームから前記第２レグの前記下アームに流れる第１の電流の向きと、前記電源から前記第２レグの前記上アームに電力が供給されているときに前記第２レグの前記上アームから前記第１レグの前記下アームに流れる第２の電流の向きとが、互いに逆となる、
請求項１又は２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電力変換装置に関する。
【背景技術】
【０００２】
従来、配線基板にスイッチング素子が実装され、スイッチング素子を交互にスイッチングさせる電力変換装置が提案されている（例えば、特許文献１参照）。特許文献１においては、基板の上部にスイッチング素子が実装され、ビアを介して基板の裏面にコンデンサが実装されている。このような配置構成により、スイッチング素子の直近にコンデンサが配置されるため、低ノイズ化が実現されている。
【０００３】
しかし、特許文献１に記載の従来技術は、電流経路の寄生インダクタンスを考慮していないため、電流経路の寄生インダクタンスにより大電流が流れた場合に逆起電圧を打ち消すことができず、スイッチング素子の周辺に容量の大きなスナバコンデンサを必要とする。そこで、スイッチング素子を交互にスイッチングさせることで配線基板に生じる各レイヤーを流れる電流の向きが逆向きとなるような回路構成が提案されている（例えば、特許文献２，３参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１８７８０９号公報
【特許文献２】特開２０１８−１４８０７６号公報
【特許文献３】特開２０１８−１３００１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献２に記載のような従来技術では、配線基板の１つのレイヤーに複数のスイッチング素子が実装される回路構成である。よって、一部のレグに含まれる上アームと、他の一部のレグに含まれる下アームとを交互にスイッチングしても、スイッチング素子のスイッチングごとに電流の流れる向きを逆向きにすることはできない。また、特許文献３に記載のような従来技術は、同一のレグに含まれる上アーム及び下アームのそれぞれを異なるレイヤーに配置させるハーフブリッジの回路構成である。よって、このような回路構成でフルブリッジ回路を実現させたとしても、一部のレグに含まれる上アームと、他の一部のレグに含まれる下アームとが同一のレイヤーに配置される回路構成となる。したがって、フルブリッジ回路であったとしても、一部のレグに含まれる上アームと、他の一部のレグに含まれる下アームとが同一のレイヤーに配置されているため、一部のレグに含まれる上アームと、他の一部のレグに含まれる下アームとを交互にスイッチングしても、スイッチング素子のスイッチングごとに電流の流れる向きを逆向きにすることはできない。
【０００６】
よって、特許文献１〜３に記載の従来技術では、電流経路の寄生インダクタンスにより大電流が流れた場合に逆起電圧を打ち消すことができないため、保護回路を高耐圧のものとしなければならず、放射ノイズの発生を防ぐこともできない。
【０００７】
本開示はこのような状況に鑑みてなされたものであり、保護回路を低耐圧のものとすることができつつ、放射ノイズの発生を防ぐことができるようにするものである。
【課題を解決するための手段】
【０００８】
本開示の一側面である電力変換装置は、上アームと下アームとを構成するスイッチング素子が直列に接続された第１レグと第２レグとが並列に接続され、前記第１レグと前記第２レグとは電源に並列に接続され、前記第１レグの前記上アームと前記下アームとの第１接続点と、前記第２レグの前記上アームと前記下アームとの第２接続点とを交流電圧の出力端子とするフルブリッジ構成のインバータが実装された配線基板を含む電力変換装置であって、前記配線基板は、前記第１レグを実装する第１レイヤーと、前記第１レイヤーと異なるレイヤーであって、前記第２レグを実装する第２レイヤーと、前記第１レイヤー及び前記第２レイヤーに亘り、前記第１接続点と前記第２接続点との間を導通させる配線経路と、を含む、ものである。
【発明の効果】
【０００９】
本開示の一側面によれば、保護回路を低耐圧のものとすることができつつ、放射ノイズの発生を防ぐことができる。
【図面の簡単な説明】
【００１０】
【図１】本開示を適用した実施形態に係る電力変換装置の一部の回路構成例を示す図である。
【図２】本開示を適用した実施形態に係る配線基板ｂの部品配置構成例を示す図である。
【図３】本開示を適用した実施形態に係る上アーム３Ｕと下アーム４Ｌとをオン状態に制御したときの電流経路の一例を説明する図である。
【図４】本開示を適用した実施形態に係る上アーム３Ｕと下アーム４Ｌとをオン状態に制御したときの配線基板ｂのレイヤー間を流れる電流経路を説明する図である。
【図５】本開示を適用した実施形態に係る上アーム４Ｕと下アーム３Ｌとをオン状態に制御したときの電流経路の一例を説明する図である。
【図６】本開示を適用した実施形態に係る上アーム４Ｕと下アーム３Ｌとをオン状態に制御したときの配線基板ｂのレイヤー間を流れる電流経路を説明する図である。
【発明を実施するための形態】
【００１１】
以下、図面に基づいて本開示の実施形態を説明するが、本開示は以下の実施形態に限られるものではない。
【００１２】
図１は、本開示を適用した実施形態に係る電力変換装置の一部の回路構成例を示す図である。図２は、本開示を適用した実施形態に係る配線基板ｂの部品配置構成例を示す図である。図３は、本開示を適用した実施形態に係る上アーム３Ｕと下アーム４Ｌとをオン状態に制御したときの電流経路の一例を説明する図である。図４は、本開示を適用した実施形態に係る上アーム３Ｕと下アーム４Ｌとをオン状態に制御したときの配線基板ｂのレイヤー間を流れる電流経路を説明する図である。図５は、本開示を適用した実施形態に係る上アーム４Ｕと下アーム３Ｌとをオン状態に制御したときの電流経路の一例を説明する図である。図６は、本開示を適用した実施形態に係る上アーム４Ｕと下アーム３Ｌとをオン状態に制御したときの配線基板ｂのレイヤー間を流れる電流経路を説明する図である。
【００１３】
電力変換装置は、図１に示すフルブリッジ構成のインバータ２の他に、トランス、整流回路及び出力平滑フィルタ（何れも不図示）を備える。インバータ２の入力側には電源Ｖｄｄが接続され、不図示の出力平滑フィルタの出力側には不図示の負荷が接続されている。また、インバータ２は、不図示の制御部により制御される。インバータ２は、スイッチング素子Ｑ１とスイッチング素子Ｑ２とが直列に接続された第１レグ３と、スイッチング素子Ｑ３とスイッチング素子Ｑ４とが直列に接続された第２レグ４とが電源Ｖｄｄに並列に接続される構成である。
【００１４】
第１レグ３は、上アーム３Ｕと下アーム３Ｌとが直列に接続された構成である。上アーム３Ｕは、スイッチング素子Ｑ１と、スイッチング素子Ｑ１に逆並列に接続された帰還ダイオードＤ１とを備える。下アーム３Ｌは、スイッチング素子Ｑ２と、スイッチング素子Ｑ２に逆並列に接続された帰還ダイオードＤ２とを備える。
【００１５】
第２レグ４は、上アーム４Ｕと下アーム４Ｌとが直列に接続された構成である。上アーム４Ｕは、スイッチング素子Ｑ３と、スイッチング素子Ｑ３に逆並列に接続された帰還ダイオードＤ３とを備える。下アーム４Ｌは、スイッチング素子Ｑ４と、スイッチング素子Ｑ４に逆並列に接続された帰還ダイオードＤ４とを備える。
【００１６】
第１レグ３と第２レグ４との並列回路の上アーム３Ｕ及び上アーム４Ｕの端部と下アーム３Ｌ及び下アーム４Ｌの端部とが、それぞれ正極側入力端子及び負極側入力端子となっている。これらの入力端子間に電源Ｖｄｄの出力電圧が印加されている。電源Ｖｄｄは、直流電圧源である。なお、適宜、スイッチング素子Ｑ１及びスイッチング素子Ｑ３を上アーム側スイッチング素子と記載し、スイッチング素子Ｑ２及びスイッチング素子Ｑ４を下アーム側スイッチング素子と記載する。
【００１７】
また、第１レグ３の上アーム３Ｕと下アーム３Ｌとの第１接続点ａ１及び第２レグ４の上アーム４Ｕと下アーム４Ｌとの第２接続点ａ２に並列に接続された端子Ｔが、インバータ２の出力端子となっている。第１接続点ａ１と端子Ｔとの間には第１接続点ａ１と第２接続点ａ２とを導通させる配線経路としてインダクタＬ１が接続され、端子Ｔと並列にコンデンサＣ１が接続されている。インダクタＬ１の一方は第１接続点ａ１に接続され、インダクタＬ１の他方は第２接続点ａ２に接続されている。なお、これらのインバータ２の出力端子に出力される交流電圧が不図示のトランスの一次側コイルに印加される。不図示のトランスの二次側コイルには、４つのダイオードからなる整流回路（何れも不図示）が接続されている。整流回路（不図示）の出力端子に、不図示の出力平滑フィルタが接続されている。不図示の出力平滑フィルタの出力には、不図示の負荷が接続されている。また、フルブリッジ構成のインバータ２の電力制御には、一般的にＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御等がある。
【００１８】
なお、図１，３及び５に示すように、スイッチング素子Ｑ１〜Ｑ４として、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が採用されている。また、ＭＯＳＦＥＴとしては、例えば、Ｓｉ（Ｓｉｌｉｃｏｎ）−ＭＯＳＦＥＴ又はＳｉＣ（Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ）−ＭＯＳＦＥＴが採用されている。また、インダクタＬ１として、空芯コイル又は磁性体に電線をコイル状に巻回したものが採用されている。
【００１９】
図２において、図２（ａ）は、配線基板ｂの第１レイヤーＴＬ側に配置された部品構成例を示す。図２（ｂ）は、配線基板ｂの第２レイヤーＢＬ側に配置された部品構成例を示す。電源Ｖｄｄは、ビアＶＩＡを介して、第１レイヤーＴＬ側及び第２レイヤーＢＬ側のそれぞれに実装されている。グランドＧＮＤも電源Ｖｄｄと同様にビアＶＩＡを介して、第１レイヤーＴＬ側及び第２レイヤーＢＬ側のそれぞれに実装されている。
【００２０】
また、第１レイヤーＴＬ側には、スイッチング素子Ｑ１及びスイッチング素子Ｑ２が実装されている。スイッチング素子Ｑ１のドレイン側には電源Ｖｄｄが接続されている。スイッチング素子Ｑ１のソース側には第１レイヤーＴＬ側のインダクタＬ１が接続されている。また、第１レイヤーＴＬ側のインダクタＬ１はスイッチング素子Ｑ２のドレイン側にも接続されている。スイッチング素子Ｑ２のソース側はグランドＧＮＤに接続されている。一方、第２レイヤーＢＬ側には、スイッチング素子Ｑ３及びスイッチング素子Ｑ４が接続されている。スイッチング素子Ｑ３のドレイン側には電源Ｖｄｄが接続されている。スイッチング素子Ｑ３のソース側には第２レイヤーＢＬ側のインダクタＬ１が接続されている。また、第２レイヤーＢＬ側のインダクタＬ１はスイッチング素子Ｑ４のドレイン側にも接続されている。スイッチング素子Ｑ４のソース側はグランドＧＮＤに接続されている。なお、第１レイヤーＴＬ側から見てスイッチング素子Ｑ１の真下にはスイッチング素子Ｑ４が配置されている。また、第１レイヤーＴＬ側から見てスイッチング素子Ｑ２の真下にはスイッチング素子Ｑ３が配置されている。
【００２１】
次に、スイッチング素子Ｑ１〜Ｑ４のスイッチング動作により第１レイヤーＴＬから第２レイヤーＢＬに亘り、第１接続点ａ１と第２接続点ａ２とを導通させる配線経路として機能するインダクタＬ１の第１の電流の向きＦ１及び第２の電流の向きＦ２について説明する。
【００２２】
図３の一例では、スイッチング素子Ｑ１及びスイッチング素子Ｑ４がオン状態に制御され、且つ電源Ｖｄｄから第１レグ３の上アーム３Ｕに電力が供給されている。よって、インダクタＬ１を介して、第１レグ３の上アーム３Ｕから第２レグ４の下アーム４Ｌに電流が流れる。したがって、第１レイヤーＴＬ及び第２レイヤーＢＬに亘って、インダクタＬ１に流れる第１の電流の向きＦ１は、図４に示すように、第１レイヤーＴＬ、中間レイヤーＭＬ及び第２レイヤーＢＬの順となる。なお、中間レイヤーＭＬは、例えば、基材として機能するものである。
【００２３】
一方、図５の一例では、スイッチング素子Ｑ２及びスイッチング素子Ｑ３がオン状態に制御され、且つ電源Ｖｄｄから第２レグ４の上アーム４Ｕに電力が供給されている。よって、インダクタＬ１を介して、第２レグ４の上アーム４Ｕから第１レグ３の下アーム３Ｌに電流が流れる。したがって、第２レイヤーＢＬ及び第１レイヤーＴＬに亘って、インダクタＬ１に流れる第２の電流の向きＦ２は、図６に示すように、第２レイヤーＢＬ、中間レイヤーＭＬ及び第１レイヤーＴＬの順となる。
【００２４】
以上の説明から、配線基板ｂは、第１レイヤーＴＬ及び第２レイヤーＢＬに亘り、第１接続点ａ１と第２接続点ａ２との間を導通させる配線経路を含む。よって、スイッチング素子Ｑ１〜Ｑ４によりインバータ２が駆動すれば、第１接続点ａ１と第２接続点ａ２との間を導通させる配線経路を介して流れる第１の電流の向きＦ１と第２の電流の向きＦ２とが互いに逆になるため、第１接続点ａ１と第２接続点ａ２との間を導通させる配線経路で生じる磁界は相殺される。したがって、第１接続点ａ１と第２接続点ａ２との間を導通させる配線経路の寄生インダクタンスを通常の１／２に低減して逆起電圧を抑制することができるため、スナバ回路のような保護回路を低耐圧のものとすることができつつ、放射ノイズの発生を防ぐことができる。
【００２５】
また、本実施形態においては、第１接続点ａ１と第２接続点ａ２との間を導通させる配線経路は、インダクタＬ１から構成されている。よって、スイッチング素子Ｑ１〜Ｑ４によりインダクタＬ１に互いに逆向きとなる電流が生じれば、逆起電力同士が互いに逆向きとなるため、インバータ２に大きなスナバコンデンサを設けなくても、それぞれの逆起電力により生ずる磁界同士を確実に相殺することができる。
【００２６】
また、本実施形態においては、第１接続点ａ１と第２接続点ａ２との間を導通させる配線経路は、電源Ｖｄｄから第１レグ３の上アーム３Ｕに電力が供給されているときに第１レグ３の上アーム３Ｕから第２レグ４の下アーム４Ｌに流れる第１の電流の向きＦ１と、電源Ｖｄｄから第２レグ４の上アーム４Ｕに電力が供給されているときに第２レグ４の上アーム４Ｕから第１レグ３の下アーム３Ｌに流れる第２の電流の向きＦ２とが、互いに逆となる。よって、配線基板ｂのレイヤー間で互いに逆向きに電流が流れるため、配線基板ｂのレイヤー間で生じる逆起電力を相殺することができる。したがって、配線基板ｂ内部の閉ループ回路による放射ノイズを確実に低減することができるため、誤動作を招くノイズの発生を防ぐことができる。
【００２７】
以上、本開示を適用した電力変換装置を実施形態に基づいて説明したが、本開示はこれに限定されるものではなく、本開示の趣旨を逸脱しない範囲で、変更を加えてもよい。
【００２８】
例えば、本実施形態においては、スイッチング素子Ｑ１〜Ｑ４として、ＭＯＳＦＥＴが採用されている構成について説明したが、特にこれに限定されない。例えば、スイッチング素子Ｑ１〜Ｑ４として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）又はＧａＮ  ＨＥＭＴ（Ｇａｌｌｉｕｍ  Ｎｉｔｒｉｄｅ  Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）が採用されている構成であってもよい。
【００２９】
また、例えば、本実施形態においては、配線基板ｂが両面基板である構成について説明したが、特にこれに限定されない。例えば、配線基板ｂは多層基板である構成であってもよい。この場合には、外層にＧＮＤ・ＰＯＷＥＲ層を配置させ、内層に本実施形態に係る第１レイヤーＴＬ及び第２レイヤーＢＬを配置させるのが好ましい。
【符号の説明】
【００３０】
２  インバータ
３  第１レグ、３Ｕ  上アーム、３Ｌ  下アーム
４  第２レグ、４Ｕ  上アーム、４Ｌ  下アーム
Ｌ１  インダクタ、Ｃ１  コンデンサ、Ｄ１〜Ｄ４  帰還ダイオード
Ｑ１〜Ｑ４  スイッチング素子
ａ１  第１接続点、ａ２  第２接続点、Ｔ  端子
Ｖｄｄ  電源、ＧＮＤ  グランド
ｂ  配線基板、ＴＬ  第１レイヤー、ＭＬ  中間レイヤー、ＢＬ  第２レイヤー
ＶＩＡ  ビア
Ｆ１  第１の電流の向き、Ｆ２  第２の電流の向き
【図１】
2020178460.tif 000003
【図２】
2020178460.tif 000004
【図３】
2020178460.tif 000005
【図４】
2020178460.tif 000006
【図５】
2020178460.tif 000007
【図６】
2020178460.tif 000008