(57)【要約】【課題】配線パターンとともに微細な再配線層を構成する樹脂組成物を評価するためのキットを提供する。【解決手段】本発明に係る樹脂組成物評価用キットは、基板と、基板の表面上に形成されたパターンとを備える。パターンは配線パターンを模したものであって、特定サイズの四角形である複数の隆起部が第一の間隔を空けて配置されている第一の部分と、上記特定サイズと同じサイズの四角形である複数の隆起部が第二の間隔を空けて配置されている第二の部分とを有する。キットのパターンは、第一のサイズの四角形である複数の隆起部が特定の間隔を空けて配置されている第三の部分と、第二のサイズの四角形である複数の隆起部が上記特定の間隔と同じ間隔を空けて配置されている第四の部分とを有するものであってもよい。【選択図】図１
2020064966.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の表面上に形成されたパターンと、
を備え、
前記パターンは、特定サイズの四角形である複数の隆起部が第一の間隔を空けて配置されている第一の部分と、前記特定サイズと同じサイズの四角形である複数の隆起部が第二の間隔を空けて配置されている第二の部分とを有する、樹脂組成物評価用キット。
【請求項２】
基板と、
前記基板の表面上に形成されたパターンと、
を備え、
前記パターンは、第一のサイズの四角形である複数の隆起部が特定の間隔を空けて配置されている第三の部分と、第二のサイズの四角形である複数の隆起部が前記特定の間隔と同じ間隔を空けて配置されている第四の部分とを有する、樹脂組成物評価用キット。
【請求項３】
前記パターンは、円又は楕円の複数の隆起部が規則的に配置された部分を更に有する、請求項１又は２に記載の樹脂組成物評価用キット。
【請求項４】
請求項１〜３のいずれか一項に記載の評価用キットの前記パターンを覆うように、評価対象の樹脂組成物からなる絶縁層を形成することによって試料を作製する工程と、
前記試料に対して熱処理を施す工程と、
前記熱処理後の前記試料の前記絶縁層に、クラック又は前記隆起部からの剥離が生じているか否かを観察する工程と、
を含む樹脂組成物の評価方法。
【請求項５】
半導体パッケージの製造に用いられるパネルの製造方法であって、
支持体の表面に仮固定層を形成する工程と、
前記仮固定層の表面に複数の半導体素子を配置する工程と、
前記複数の半導体素子を覆うように封止層を形成する工程と、
前記仮固定層及び前記支持体を剥離する工程と、
前記仮固定層が剥離されたことによって露出した前記複数の半導体素子及び前記封止層の表面を覆うようにバッファーコート膜を形成する工程と、
前記バッファーコート膜の表面に導電部を形成する工程と、
前記バッファーコート膜上の前記導電部を覆うように絶縁層を形成する工程と、
を含み、
請求項４に記載の評価方法で良好と判断される樹脂組成物を使用して前記絶縁層を形成する、パネルの製造方法。
【請求項６】
請求項５に記載の方法によってパネルを製造する工程と、
ダイシングによって前記パネルを個片化することによって複数の半導体パッケージを得る工程と、
を含む、半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、樹脂組成物評価用キット及びこれを用いた樹脂組成物の評価方法、並びに、パネルの製造方法及び半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
デバイスの更なる高機能化及び高速化を実現する技術として、ファンアウト実装と称される高密度実装技術への期待が高まっている。ファンアウト実装は、パッケージ面積をチップ面積よりも大きくすることができる実装技術であり、高密度パッケージを低コストで作製することを可能にする。
【０００３】
ＦＯ−ＷＬＰ（Ｆａｎ−ｏｕｔ  ｗａｆｅｒ  ｌｅｖｅｌ  ｐａｃｋａｇｅ)は、ファンアウト実装技術の一つである。ＦＯ−ＷＬＰは多数のパッケージをウェハ形状に一括で作製することを可能にする。ＦＯ−ＷＬＰの特長として、従来のパッケージ基板に比べて配線長を短くできることで電気特性に優れ高周波に対応可能であること、インターポーザ基板がなくなったことで放熱性が向上すること、基板の小型化が可能であることが挙げられる（非特許文献１，２）。
【０００４】
ファンアウト実装技術の新しい態様として、ＦＯ−ＰＬＰ（Ｆａｎ−ｏｕｔ  ｐａｎｅｌ  ｌｅｖｅｌ  ｐａｃｋａｇｅ）の実用化が検討されている（非特許文献３）。ＦＯ−ＰＬＰは、ＦＯ−ＷＬＰよりもワークを大判化することで、半導体パッケージをより低コストで量産することを図ったものである。ＦＯ−ＷＬＰのウェハは、例えば、直径３００ｍｍの円形であるのに対し、ＦＯ−ＰＬＰのパネルは、例えば、一辺の長さが３００ｍｍの正方形である。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｂ．Ｒｏｇｅｒｓら、「Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ｏｆ  ａＦｕｌｌｙ  Ｍｏｌｄｅｄ  Ｆａｎ−Ｏｕｔ  Ｐａｃｋａｇｉｎｇ  Ｔｅｃｈｎｏｌｏｇｙ」、ＩＷＬＰＣ、Ｓ１０  Ｐ１、２０１３
【非特許文献２】システムインテグレーション実装技術委員会、「システムインテグレ―ションを実現するＦＯ−ＷＬＰの最新実装技術とその将来展望」、エレクトロニクス実装学会誌、２１巻、１号、ｐｐ．４２−４５、２０１８
【非特許文献３】野中敏央ら、「オープンイノベーションに基づくパッケージング材料のトータルソリューションへの取り組み」、日立化成テクニカルレボート、第５９号、ｐｐ．６−９、２０１６
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、半導体パッケージの高性能化に伴い、半導体パッケージの再配線層の構成が微細化している。再配線層は、複数の配線（例えば、Ｃｕ配線）と、隣接する配線の間に設けられる絶縁層とによって構成される。配線のＬ／Ｓ（ライン／スペース）が１０μｍ／１０μｍ程度の再配線層を含む半導体パッケージも市販されている。
【０００７】
ところで、半導体パッケージの評価にＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）と称されるテスト用チップが使用される。しかし、従来のテスト用チップでは上記のような微細な再配線層の評価を的確に行うことができないという事態が生じている。すなわち、本発明者らの検討によると、従来のテスト用チップで良好と判断されていた樹脂組成物を絶縁層の材料として使用したにもかかわらず、この材料を使用して微細な再配線層を形成したところ、絶縁層にクラックが生じる場合があった。絶縁層に生じるクラックは、半導体パッケージの製造時及びその後の熱履歴によって絶縁層に大きな熱応力が発生することが主因であると推察される。
【０００８】
本発明は、上記課題に鑑みてなされたものであり、配線パターンとともに微細な再配線層を構成する樹脂組成物を評価するためのキット及びこれを用いた樹脂組成物の評価方法を提供することを目的とする。また、本発明は、パネルの製造方法及び半導体パッケージの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明者らは、絶縁層とともに再配線層を構成する配線パターンの態様が半導体パッケージの熱応力に与える影響をシミュレーションで評価した。その結果、隣接する配線の間隔が小さくなる程、絶縁層に発生する熱応力が大きくなることが判明した。本発明の第一の態様に係る樹脂組成物評価用キットは、この知見に基づくものである。すなわち、第一の態様に係るキットは、基板と、基板の表面上に形成されたパターンとを備える。このパターンは、配線パターンを模したものであって、特定サイズの四角形である複数の隆起部が第一の間隔を空けて配置されている第一の部分と、上記特定サイズと同じサイズの四角形である複数の隆起部が第二の間隔を空けて配置されている第二の部分とを有する。
【００１０】
上記シミュレーションで評価した結果、配線の面積が大きくなる程、絶縁層に発生する熱応力が大きくなることも判明した。本発明の第二の態様に係る樹脂組成物評価用キットは、この知見に基づくものである。すなわち、本発明の第二の態様に係るキットは、基板と、基板の表面上に形成された配線パターンとを備える。上記第一の態様と同様、パターンは、配線パターンを模したものであって、第一のサイズの四角形である複数の隆起部が特定の間隔を空けて配置されている第三の部分と、第二のサイズの四角形である複数の隆起部が上記特定の間隔と同じ間隔を空けて配置されている第四の部分とを有する。
【００１１】
第一の態様に係るキットによれば、キットの隆起部の間隔（配線間のスペースに相当）が絶縁層に与える影響を評価することができる。他方、第二の態様に係るキットによれば、キットの隆起部のサイズ（配線のライン幅に相当）が絶縁層に与える影響を評価することができる。なお、本発明に係るキットは、上記第一及び第二の部分、並びに、上記第三及び第四の部分のすべてを有していてもよい。パターンを構成する隆起部の形状は四角（例えば、正方形又は長方形）に限定されず、パターンは円又は楕円の複数の隆起部が規則的に配置された部分を更に有していてもよい。
【００１２】
本発明に係る樹脂組成物の評価方法は、上記評価用キットのパターンを覆うように、評価対象の樹脂組成物からなる絶縁層を形成することによって試料を作製する工程と、試料に対して熱処理を施す工程と、熱処理後の試料の絶縁層に、クラック又は隆起部からの剥離が生じているか否かを観察する工程とを含む。
【００１３】
本発明は半導体パッケージの製造に用いられるパネルの製造方法を提供する。本発明に係るパネルの製造方法は、支持体の表面に仮固定層を形成する工程と、仮固定層の表面に複数の半導体素子を配置する工程と、複数の半導体素子を覆うように封止層を形成する工程と、仮固定層及び支持体を剥離する工程と、仮固定層が剥離されたことによって露出した複数の半導体素子及び封止層の表面を覆うようにバッファーコート膜を形成する工程と、バッファーコート膜の表面に導電部を形成する工程と、バッファーコート膜上の導電部を覆うように絶縁層を形成する工程とを含み、上記評価方法で良好と判断される樹脂組成物を使用して絶縁層を形成する。
【００１４】
本発明は上記パネルから半導体パッケージを製造する方法を提供する。本発明に係る半導体パッケージの製造方法は、ダイシングによって上記パネルを個片化することによって複数の半導体パッケージを得る工程とを含む。
【発明の効果】
【００１５】
本発明によれば、配線パターンとともに微細な再配線層を構成する樹脂組成物を評価するためのキット及びこれを用いた樹脂組成物の評価方法が提供される。また、本発明によれば、パネル及び半導体パッケージの製造方法が提供される。
【図面の簡単な説明】
【００１６】
【図１】図１は本発明に係る樹脂組成物評価用キットの一実施形態を模式的に示す平面図である。
【図２】図２（ａ）〜図２（ｆ）は図１に示すキットの製造過程を模式的に示す断面図である。
【図３】図３は図２（ｆ）に示すキットを使用して作製された評価用試料の一例を模式的に示す断面図である。
【図４】図４（ａ）は絶縁層にクラックの発生が認められない試料の一例を示す顕微鏡写真であり、図４（ｂ）はＣｕ配線の周縁部に沿ってクラックが発生している試料の一例を示す顕微鏡写真である。
【図５】図５はＦＯ−ＰＬＰの一例を模式的に示す断面図である。
【図６】図６（ａ）〜図６（ｅ）は図５に示すＦＯ−ＰＬＰの製造過程を模式的に示す断面図である。
【図７】図７（ａ）〜図７（ｅ）はキットのパターンが含む隆起部の他の例を模式的に示す平面図である。
【発明を実施するための形態】
【００１７】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明は省略する。また、図面の寸法比率は図示の比率に限られるものではない。
【００１８】
＜樹脂組成物評価用キット＞
図１は本実施形態に係る樹脂組成物評価用キットを模式的に示す平面図である。図１に示すキット３０は、基板２０と、基板２０の表面２０ａ上に形成されたパターンＰとを備える。基板２０は、半導体パッケージの基板を模したものであり、半導体パッケージの基板と同様の材質（例えば、シリコン）からなる。パターンＰは、半導体パッケージにおける配線を模したものであり、配線と同様の材質（例えば、銅）からなる。パターンＰは、基板２０の表面２０ａから隆起している。パターンＰの厚さは、例えば、１〜５０μｍである。パターンＰの形成のしやすさの観点から、パターンＰの厚さは３〜２０μｍ又は５〜１０μｍであってもよい。本実施形態に係るパターンＰは、以下のとおり、計九つの領域Ｒ１〜Ｒ９に分かれている。
【００１９】
領域Ｒ１には同じサイズの正方形（一辺の長さＬ１）である計２５個の隆起部が第一の間隔Ｓ１を空けて配置されている。領域Ｒ２には、領域Ｒ１と同じサイズの正方形（一辺の長さＬ１）である計２５個の隆起部が第二の間隔Ｓ２を空けて形成されている。領域Ｒ３には、領域Ｒ１と同じサイズの正方形（一辺の長さＬ１）である計２５個の隆起部が第三の間隔Ｓ３を空けて形成されている。
【００２０】
領域Ｒ４には同じサイズの正方形（一辺の長さＬ２）である計２５個の隆起部が第一の間隔Ｓ１を空けて配置されている。領域Ｒ５には、領域Ｒ４と同じサイズの正方形（一辺の長さＬ２）である計２５個の隆起部が第二の間隔Ｓ２を空けて形成されている。領域Ｒ６には、領域Ｒ４と同じサイズの正方形（一辺の長さＬ２）である計２５個の隆起部が第三の間隔Ｓ３を空けて形成されている。
【００２１】
領域Ｒ７には同じサイズの正方形（一辺の長さＬ３）である計２５個の隆起部が第一の間隔Ｓ１を空けて配置されている。領域Ｒ８には、領域Ｒ７と同じサイズの正方形（一辺の長さＬ３）である計２５個の隆起部が第二の間隔Ｓ２を空けて形成されている。領域Ｒ９には、領域Ｒ７と同じサイズの正方形（一辺の長さＬ２）である計２５個の隆起部が第三の間隔Ｓ３を空けて形成されている。
【００２２】
上述のとおり、本発明者らによる熱応力に関するシミュレーションの評価結果によれば、隣接する配線の間隔及び配線の面積が絶縁層に発生する熱応力に大きな影響を与える。本実施形態に係るキット３０によれば、配線に相当するパターンＰが領域Ｒ１〜Ｒ９を有することで、隣接する配線の間隔及び配線の面積の両方について、評価対象の樹脂組成物の適性を評価することができる。
【００２３】
パターンＰにおける隣り合う隆起部の最も狭い間隔（本実施形態においては領域Ｒ３，Ｒ６，Ｒ９における間隔Ｓ３）は、例えば、１〜２０μｍであり、極めて微細な再配線層の形成に使用される樹脂組成物の評価する観点から、この上限値は１０μｍ又は３μｍであってもよい。領域Ｒ２，Ｒ５，Ｒ８における間隔Ｓ２は、間隔Ｓ３よりも広ければよい。例えば、間隔Ｓ３が１〜３μｍである場合、間隔Ｓ２は３μｍ超６μｍ以下とすればよい。領域Ｒ１，Ｒ４，Ｒ７における間隔Ｓ１は、間隔Ｓ２よりも広ければよい。例えば、間隔Ｓ２が３μｍ超６μｍ以下である場合、間隔Ｓ３は６μｍ超１０μｍ以下とすればよい。間隔Ｓ１，Ｓ２，Ｓ３を段階的に設定しておくことで、例えば、間隔Ｓ３では絶縁層にクラック等が生じるものの、間隔Ｓ２であれば絶縁層にクラック等が生じないという情報を得ることができる。
【００２４】
パターンＰに含まれる最も大きい隆起部の一辺の長さ（本実施形態においては領域Ｒ７〜Ｒ９の隆起部の一辺の長さＬ３）は、例えば、５０〜１０００μｍ（隆起部の面積：２５００〜１００００００μｍ２）である。上述のとおり、配線の面積が大きい程、クラック又は剥離が生じやすいことから、クラック又は剥離が生じやすい環境を再現するため、長さＬ３の下限値は１００μｍ又は２００μｍであってもよい。領域Ｒ４〜Ｒ６における長さＬ２は、長さＬ３よりも短ければよく、例えば、３０〜５０μｍ（隆起部の面積：９００〜２５００μｍ２）である。領域Ｒ１〜Ｒ３における長さＬ１は、長さＬ２よりも短ければよく、例えば、１〜３０μｍ（隆起部の面積：１〜９００μｍ２）である。長さＬ１，Ｌ２，Ｌ３を段階的に設定しておくことで、例えば、長さＬ３では絶縁層にクラック等が生じるものの、長さＬ２であれば絶縁層にクラック等が生じないという情報を得ることができる。なお、熱処理後の試料の顕微鏡による観察のしやすさの観点から、隆起部の面積の上限値は１００００μｍ２であることが好ましい。
【００２５】
図２（ａ）〜図２（ｆ）はキット３０の製造過程を模式的に示す断面図である。キット３０は、半導体パッケージを模したものであり、半導体パッケージと同様の過程を経て製造される。すなわち、キット３０の製造方法は以下の工程をこの順序で含む。
（Ｉ）支持基板Ｔａ上に絶縁層Ｔｂが形成された基板Ｔを準備する工程（図２（ａ）参照）。
（ＩＩ）基板Ｔの絶縁層Ｔｂの表面にシード層Ｓを形成する工程（図２（ｂ）参照）。
（ＩＩＩ）パターン形成用のレジストＲをシード層Ｓ上に形成する工程（図２（ｃ）参照）。
（ＩＶ）シード層ＳにおけるレジストＲで覆われていない部分に電解めっきによってパターンＰを形成する工程（図２（ｄ）参照）。
（Ｖ）レジストＲをはく離する工程（図２（ｅ）参照）。
（ＶＩ）レジストＲのはく離によって露出した領域のシード層Ｓを除去する工程（図２（ｆ）参照）。
【００２６】
＜樹脂組成物の評価方法＞
本実施形態に係る樹脂組成物の評価方法は、キット３０のパターンＰを覆うように、評価対象の樹脂組成物からなる絶縁層４０を形成することによって試料５０を作製する工程（図３参照）と、試料５０に対して熱処理を施す工程と、熱処理後の試料５０の絶縁層４０に、クラック又は隆起部からの剥離が生じているか否かを観察する工程とを含む。
【００２７】
評価対象の樹脂組成物としては、半導体パッケージの再配線層を形成するための感光性樹脂組成物が挙げられる。感光性樹脂組成物は、ベース材料（例えば、ノボラック樹脂）と、架橋剤と、光酸発生剤と、フィラー（例えば、シリカ粒子又はアルミナ粒子）とを含み、熱硬化性樹脂（例えば、エポキシ樹脂）を更に含んでもよい。感光性樹脂組成物を含む塗液を塗布することによって絶縁層４０を形成してもよいし、感光性樹脂組成物からなるフィルムを予め準備し、このフィルムをラミネートすることによって絶縁層４０を形成してもよい。絶縁層４０の厚さは、例えば、１〜１０μｍである。
【００２８】
試料５０の熱処理としては、温度サイクル試験（ＴＣＴ：Ｔｈｅｒｍａｌ  Ｃｙｃｌｅ  Ｔｅｓｔ）と同様の熱処理が挙げられる。温度サイクル試験は、例えば、試料５０の温度を−４０℃から２００℃まで昇温した後、２００℃から−４０℃まで降温するサイクルを１００回繰り返す試験である。試料５０の熱処理は、温度５０〜２００℃に試料５０を加熱すること、温度３０〜１８０℃及び相対湿度５０〜１００％の雰囲気に試料５０を所定の期間にわたって曝すことであってもよい。
【００２９】
熱処理後、絶縁層４０を顕微鏡で観察し、絶縁層４０にクラック又は隆起部からの剥離が生じているか否かを観察する。図４（ａ）は絶縁層にクラックの発生が認められない試料の一例を示す顕微鏡写真であり、図４（ｂ）はＣｕ配線（隆起部）の周縁部に沿ってクラックが発生している試料の顕微鏡写真である。図４（ａ）及び図４（ｂ）の試料はいずれも、Ｃｕ配線の一辺の長さ１００μｍであり、Ｃｕ配線の間隔６μｍである。
【００３０】
＜パネル及びその製造方法＞
図５はＦＯ−ＰＬＰの一例を模式的に示す断面図である。図５に示すパネル１０は、半導体パッケージの製造に用いられるものである。パネル１０は、複数の半導体素子３と、これらの半導体素子３を封止している封止層４と、半導体素子３及び封止層４の表面によって構成される表面Ｆを覆うように形成されたバッファーコート膜５と、バッファーコート膜５の表面５ａ上に形成された再配線層７とを備える。再配線層７は、Ｃｕ配線７ａ（導電部）と、Ｃｕ配線７ａを覆うように形成された絶縁層７ｂとによって構成されている。絶縁層７ｂは上記評価方法で良好と判断される樹脂組成物を使用して形成されている。絶縁層７ｂとして使用する樹脂組成物が良好であるか否かを判断する基準は、半導体パッケージのタイプ及び求められる信頼性等に応じて適宜設定すればよい。
【００３１】
なお、図５には二つの半導体素子３を図示したが、図５はあくまでも模式図であり、実際のＦＯ−ＰＬＰは、千個を超える半導体素子を含む場合もある。また、図５には単層構造の再配線層７を図示したが、再配線層７が多層構造を有し、より複雑に配線が形成されていてもよい。
【００３２】
パネル１０の形状は、例えば、正方形又は長方形であり、一辺の長さは例えば３００〜６００ｍｍである。パネル１０の形状は四角形に限定されず、円形又は楕円、四角形以外の多角形であってもよい。半導体素子３は、例えば、一辺の長さが１〜２０ｍｍの正方形又は長方形である。
【００３３】
図６（ａ）〜図６（ｅ）はパネル１０の製造過程を模式的に示す断面図である。パネル１０の製造方法は、支持体１の表面に仮固定層２を形成する工程と、仮固定層２の表面に複数の半導体素子３を配置する工程と、複数の半導体素子３を覆うように封止層４を形成する工程と、仮固定層２及び支持体１を剥離する工程と、仮固定層２が剥離されたことによって露出した複数の半導体素子３及び封止層４の表面Ｆを覆うようにバッファーコート膜５を形成する工程と、バッファーコート膜５の表面５ａ上にＣｕ配線７ａを形成する工程と、バッファーコート膜５上のＣｕ配線７ａを覆うように絶縁層７ｂを形成する工程とを含む。
【００３４】
図６（ａ）は支持体１の表面上に仮固定層２を形成した後、仮固定層２の表面２ａに複数の半導体素子３をマウントした状態を模式的に示す断面図である。支持体１を構成する材料としては、例えば、ステンレス鋼が挙げられる。仮固定層２を構成する材料として、例えば、熱剥離型の仮固定材(ＴＢＦ：Ｔｅｍｐｏｒａｒｙ  ｂｏｎｄｉｎｇ  ｆｉｌｍ)を使用できる。半導体素子３のマウントは公知のマウンタを使用して実施することができる。
【００３５】
図６（ｂ）は半導体素子３を覆うように封止層４を形成した状態を模式的に示す断面図である。封止層４は絶縁性を有する。封止層４を構成する樹脂組成物として、例えば、熱硬化性樹脂組成物が挙げられる。熱硬化性樹脂組成物は、熱硬化性樹脂（例えば、エポキシ樹脂）と、硬化剤と、フィラーとを含む。熱硬化性を有する組成物を含む塗液を塗布することによって封止層４を形成してもよいし、熱硬化性樹脂組成物からなるフィルムを予め準備し、このフィルムをラミネートすることによって封止層４を形成してもよい。
【００３６】
図６（ｃ）は図６（ｂ）に示す積層体から仮固定層２及び支持体１を剥離した後の状態を模式的に示す断面図である。仮固定層２が熱剥離型である場合、図６（ｂ）に示す積層体を加熱することによって仮固定層２の接着性を低下させ、仮固定層２及び支持体１を取り除くことができる。
【００３７】
図６（ｄ）は、仮固定層２の剥離によって露出した表面Ｆを覆うようにバッファーコート膜５が形成された状態を模式的に示す断面図である。表面Ｆは半導体素子３の表面と封止層４の表面とによって構成されている。バッファーコート膜５を構成する材料としては、例えば、感光性樹脂組成物を使用できる。感光性樹脂組成物は、ベース材料（例えば、ノボラック樹脂）と、架橋剤と、光酸発生剤と、フィラーとを含む。感光性樹脂組成物を含む塗液を塗布することによってバッファーコート膜５を形成してもよいし、感光性樹脂組成物からなるフィルムを予め準備し、このフィルムをラミネートすることによってバッファーコート膜５を形成してもよい。なお、バッファーコート膜５を構成する材料として、エポキシ樹脂等の熱硬化性樹脂を含む組成物を使用してもよい。熱硬化性を有する組成物を含む塗液を塗布することによってバッファーコート膜５を形成してもよいし、熱硬化性樹脂フィルムをラミネートすることによってバッファーコート膜５を形成してもよい。この場合、塗膜の形成後、あるいは、熱硬化性樹脂フィルムのラミネート後、加熱処理を実施することで、封止層４及びバッファーコート膜５の本硬化を行ってもよい。
【００３８】
図６（ｅ）はバッファーコート膜５の表面５ａにＣｕ配線７ａを形成した状態を模式的に示す断面図である。Ｃｕ配線７ａは、例えば、電解めっきによって形成することができる。具体的には、Ｃｕ配線７ａは、バリア層及びシート層をスパッタによって形成する工程と、パターン形成用のレジストを形成する工程と、電解めっきによってＣｕ配線７ａを形成する工程と、レジストを剥離する工程と、バリア層及びシート層をエッチングする工程とを経て形成される。なお、Ｃｕ配線７ａの表面のＣｕ酸化膜を除去する工程、及び、Ｃｕ配線７ａの表面をプラズマ処理する工程を更に実施してもよい。
【００３９】
バッファーコート膜５及びＣｕ配線７ａを覆うように絶縁層７ｂを形成することによって再配線層７を形成する工程を経ることで、図５に示すパネル１０が作製される。絶縁層７ｂを構成する樹脂組成物として、例えば、感光性樹脂組成物が挙げられる。感光性樹脂組成物は、ベース材料（例えば、ノボラック樹脂）と、架橋剤と、光酸発生剤と、フィラーとを含む。感光性樹脂組成物を含む塗液を塗布することによって絶縁層７ｂを形成してもよいし、感光性樹脂組成物からなるフィルムを予め準備し、このフィルムをラミネートすることによってカバーコート膜５ｂを形成してもよい。半導体パッケージはダイシングによってパネル１０を個片化する工程を経て製造される。
【００４０】
以上、本発明の実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態においては、キット３０のパターンＰが多数の正方形の隆起部によって構成されている場合を例示したが、隆起部の形状は長方形又はひし形であってもよい。また、パターンＰは、四角形の隆起部の他に、円形及び／又は楕円形の隆起部が規則的に配置された部分を含んでもよく、図７（ａ）に示すようにＬ字状の隆起部を含んでもよい。図７（ａ）に示す角度θは０°＜θ＜１８０°の範囲で任意の角度であればよい。パターンＰは、図７（ｂ）〜図７（ｅ）に示すように、頂点を三つ以上有する形状の隆起部を含んでもよい。
【００４１】
上記実施形態においては、計九つの領域Ｒ１〜Ｒ９を有するパターンＰを例示したが、領域の数、並びに、各領域を構成する隆起部の数及び態様は適宜設定すればよい。
【符号の説明】
【００４２】
１…支持体、２…仮固定層、２ａ…仮固定層の表面、３…半導体素子、４…封止層、５…バッファーコート膜、７…再配線層、７ａ…Ｃｕ配線（導電部）、７ｂ…絶縁層、１０…パネル、２０…基板、２０ａ…基板の表面、３０…キット、４０…絶縁層（評価対象の樹脂組成物）、５０…試料、Ｆ…表面、Ｐ…パターン、Ｒ１〜Ｒ９…領域、Ｓ…シード層、Ｔ…基板
【図１】
2020064966.tif 000003
【図２】
2020064966.tif 000004
【図３】
2020064966.tif 000005
【図４】
2020064966.tif 000006
【図５】
2020064966.tif 000007
【図６】
2020064966.tif 000008
【図７】
2020064966.tif 000009