(57)【要約】【課題】ＡＤＣを配置した固体撮像素子において、暗電流に起因するＡＤＣの変換精度の低下を抑制する。【解決手段】信号電圧サンプルホールド回路は、画素の受光量に応じた垂直信号線の電圧と所定の可変参照電圧との差分を分圧した電圧をサンプル信号電圧としてサンプリングして保持する。アナログデジタル変換器は、サンプル信号電圧に応じたアナログ信号をデジタル信号に変換する。参照電圧制御部は、画素の暗電流量に応じて前記可変参照電圧の値を変調する制御を行う。【選択図】図１２
2020014110.tif 000002
【特許請求の範囲】
【請求項１】
画素の受光量に応じた垂直信号線の電圧と所定の可変参照電圧との差分を分圧した電圧をサンプル信号電圧としてサンプリングして保持する信号電圧サンプルホールド回路と、
前記サンプル信号電圧に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換器と、
前記画素の暗電流量に応じて前記可変参照電圧の値を変調する制御を行う参照電圧制御部と
を具備する固体撮像素子。
【請求項２】
前記画素は、遮光されていない有効画素と遮光された遮光画素とのいずれかであり、
前記参照電圧制御部は、前記遮光画素に対応する前記デジタル信号から前記暗電流量を測定する
請求項１記載の固体撮像素子。
【請求項３】
画素が初期化されたときの前記垂直信号線の電圧と所定の固定参照電圧との差分を分圧した電圧をサンプルリセット電圧としてサンプリングして保持するリセット電圧サンプルホールド回路と、
前記サンプル信号電圧と前記サンプルリセット電圧との差分を電流信号に変換して前記アナログ信号として前記アナログデジタル変換器に供給する差分変換回路と
をさらに具備する請求項１記載の固体撮像素子。
【請求項４】
前記画素は、画素アレイ部内に二次元格子状に配列され、
前記信号電圧サンプルホールド回路および前記リセット電圧サンプルホールド回路のそれぞれは、前記画素アレイ部において所定の方向に配列された前記画素からなる列ごとに一対ずつ配置され、
前記一対の信号電圧サンプルホールド回路の一方のサンプル期間において前記一対の信号電圧サンプルホールド回路の他方が前記サンプル信号電圧を保持し、
前記一対のリセット電圧サンプルホールド回路の一方のサンプル期間において前記一対のリセット電圧サンプルホールド回路の他方が前記サンプルリセット電圧を保持する
請求項３記載の固体撮像素子。
【請求項５】
前記画素は、所定の受光基板に配列され、
前記信号電圧サンプルホールド回路、前記アナログデジタル変換器および前記参照電圧制御部は、前記受光基板に積層された所定の回路基板に配置される
請求項１記載の固体撮像素子。
【請求項６】
前記デジタル信号を保持するメモリをさらに具備し、
前記メモリは、所定のメモリ基板に配置される
請求項５記載の固体撮像素子。
【請求項７】
前記参照電圧制御部の制御に従って前記可変参照電圧を生成して前記信号電圧サンプルホールド回路に供給する参照電圧生成部をさらに具備する
請求項１記載の固体撮像素子。
【請求項８】
画素の受光量に応じた垂直信号線の電圧と所定の可変参照電圧との差分を分圧した電圧をサンプル信号電圧としてサンプリングして保持する信号電圧サンプルホールド回路と、
前記サンプル信号電圧に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換器と、
前記画素の暗電流量に応じて前記可変参照電圧の値を変調する制御を行う参照電圧制御部と、
前記デジタル信号を処理するデジタル信号処理回路と
を具備する撮像装置。
【請求項９】
画素の受光量に応じた垂直信号線の電圧と所定の可変参照電圧との差分を分圧した電圧をサンプル信号電圧としてサンプリングして保持する信号電圧サンプルホールド手順と、
前記サンプル信号電圧に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換手順と、
前記画素の暗電流量に応じて前記可変参照電圧の値を変調する制御を行う参照電圧制御手順と
を具備する固体撮像素子の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。詳しくは、アナログ信号をサンプルホールドしてデジタル信号に変換する固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。
【背景技術】
【０００２】
従来より、固定パターンノイズを低減する目的で、受光量に応じた信号電圧と、画素を初期化した際のリセット電圧との差分を求めるＣＤＳ（Correlated Double Sampling）処理が固体撮像素子において行われている。例えば、アナログの信号電圧と、アナログのリセット電圧とをサンプルホールドし、それらの差分を電圧電流変換した電流をアナログデジタル変換器（ＡＤＣ：Analog-to-Digital Converter）に入力する固体撮像素子が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第９５２５８３７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の従来技術では、ＣＤＳ処理の実行により、固定パターンノイズを低減して画像データの画質を向上させることができる。しかしながら、暗電流ノイズの影響によりＡＤＣの変換精度が低下するおそれがある。例えば、暗電流が大きいと、その暗電流に起因して、ＡＤＣに入力されるアナログ信号（電流など）が増大してＡＤＣの入力レンジ外の値となり、変換精度が低下するおそれがある。ここで、入力レンジは、ＡＤＣが十分な精度でＡＤ変換することができるアナログ信号の範囲を意味する。ＡＤＣの入力レンジを広げることによって、変換精度の低下を抑制しようとすると、ＡＤＣの消費電力が大きくなるため、好ましくない。このように、上述の従来技術では、暗電流に起因するＡＤＣの変換精度の低下を抑制することが困難である。
【０００５】
本技術はこのような状況に鑑みて生み出されたものであり、ＡＤＣを配置した固体撮像素子において、暗電流に起因するＡＤＣの変換精度の低下を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、画素の受光量に応じた垂直信号線の電圧と所定の可変参照電圧との差分を分圧した電圧をサンプル信号電圧としてサンプリングして保持する信号電圧サンプルホールド回路と、前記サンプル信号電圧に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換器と、前記画素の暗電流量に応じて前記可変参照電圧の値を変調する制御を行う参照電圧制御部とを具備する固体撮像素子、および、その制御方法である。これにより、可変参照電圧の変調によって、暗電流分が補正されるという作用をもたらす。
【０００７】
また、この第１の側面において、前記画素は、遮光されていない有効画素と遮光された遮光画素とのいずれかであり、前記参照電圧制御部は、前記遮光画素に対応する前記デジタル信号から前記暗電流量を測定してもよい。これにより、遮光画素のデジタル信号から測定された暗電流量に応じて可変参照電圧が変調されるという作用をもたらす。
【０００８】
また、この第１の側面において、画素が初期化されたときの前記垂直信号線の電圧と所定の固定参照電圧との差分を分圧した電圧をサンプルリセット電圧としてサンプリングして保持するリセット電圧サンプルホールド回路と、前記サンプル信号電圧と前記サンプルリセット電圧との差分を電流信号に変換して前記アナログ信号として前記アナログデジタル変換器に供給する差分変換回路とをさらに具備してもよい。これにより、ＣＤＳ処理が実行されるという作用をもたらす。
【０００９】
また、この第１の側面において、前記画素は、画素アレイ部内に二次元格子状に配列され、前記信号電圧サンプルホールド回路および前記リセット電圧サンプルホールド回路のそれぞれは、前記画素アレイ部において所定の方向に配列された前記画素からなる列ごとに一対ずつ配置され、前記一対の信号電圧サンプルホールド回路の一方のサンプル期間において前記一対の信号電圧サンプルホールド回路の他方が前記サンプル信号電圧を保持し、前記一対のリセット電圧サンプルホールド回路の一方のサンプル期間において前記一対のリセット電圧サンプルホールド回路の他方が前記サンプルリセット電圧を保持してもよい。これにより、電圧のサンプルとホールドとが並列に実行されるという作用をもたらす。
【００１０】
また、この第１の側面において、前記画素は、所定の受光基板に配列され、前記信号電圧サンプルホールド回路、前記アナログデジタル変換器および前記参照電圧制御部は、前記受光基板に積層された所定の回路基板に配置されてもよい。これにより、積層構造の固体撮像素子において可変参照電圧が変調されるという作用をもたらす。
【００１１】
また、この第１の側面において、前記デジタル信号を保持するメモリをさらに具備し、前記メモリは、所定のメモリ基板に配置されてもよい。これにより、３層の積層構造の固体撮像素子において可変参照電圧が変調されるという作用をもたらす。
【００１２】
また、この第１の側面において、前記参照電圧制御部の制御に従って前記可変参照電圧を生成して前記信号電圧サンプルホールド回路に供給する参照電圧生成部をさらに具備してもよい。これにより、参照電圧生成部からの可変参照電圧の変調によって、暗電流分が補正されるという作用をもたらす。
【００１３】
また、本技術の第２の側面は、画素の受光量に応じた垂直信号線の電圧と所定の可変参照電圧との差分を分圧した電圧をサンプル信号電圧としてサンプリングして保持する信号電圧サンプルホールド回路と、前記サンプル信号電圧に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換器と、前記画素の暗電流量に応じて前記可変参照電圧の値を変調する制御を行う参照電圧制御部と、前記デジタル信号を処理するデジタル信号処理回路とを具備する撮像装置である。これにより、可変参照電圧の変調によって、暗電流分が補正されたデジタル信号が処理されるという作用をもたらす。
【発明の効果】
【００１４】
本技術によれば、ＡＤＣを配置した固体撮像素子において、暗電流に起因するＡＤＣの変換精度の低下を抑制することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１５】
【図１】本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。
【図２】本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。
【図３】本技術の第１の実施の形態における受光基板に配置される回路の一例を示す図である。
【図４】本技術の第１の実施の形態におけるカラム信号処理部の一構成例を示すブロック図である。
【図５】本技術の第１の実施の形態におけるサンプルホールドブロックの一構成例を示す回路図である。
【図６】本技術の第１の実施の形態における参照電圧制御部の一構成例を示すブロック図である。
【図７】本技術の第１の実施の形態におけるＤＡＣ（Digital-to-Analog Converter）の一構成例を示す回路図である。
【図８】本技術の第１の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。
【図９】本技術の第１の実施の形態における可変参照電圧を上昇させる場合の固体撮像素子の動作の一例を示すタイミングチャートである。
【図１０】本技術の第１の実施の形態におけるリセット電圧のサンプル時の固体撮像素子の状態の一例を示す図である。
【図１１】本技術の第１の実施の形態における信号電圧のサンプル時の固体撮像素子の状態の一例を示す図である。
【図１２】本技術の第１の実施の形態におけるＡＤ（Analog-to-Digital）変換時の固体撮像素子の状態の一例を示す図である。
【図１３】本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。
【図１４】本技術の第２の実施の形態における固体撮像素子の積層構造の一例を示す図である。
【図１５】本技術の第２の実施の形態における回路基板に配置される回路の一例を示す図である。
【図１６】本技術の第２の実施の形態の変形例における固体撮像素子の積層構造の一例を示す図である。
【図１７】本技術の第２の実施の形態の変形例における積層順を変更した撮像装置の積層構造の一例を示す図である。
【図１８】本技術の第３の実施の形態におけるサンプルホールドブロックの一構成例を示す回路図である。
【図１９】本技術の第３の実施の形態におけるリセット電圧サンプルホールド回路の一構成例を示す回路図である。
【図２０】本技術の第３の実施の形態における信号電圧サンプルホールド回路の一構成例を示す回路図である。
【図２１】本技術の第３の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。
【図２２】本技術の第３の実施の形態における奇数行の読出し時の固体撮像素子の状態の一例を示す図である。
【図２３】本技術の第３の実施の形態における偶数行の読出し時の固体撮像素子の状態の一例を示す図である。
【図２４】車両制御システムの概略的な構成例を示すブロック図である。
【図２５】撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１６】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（暗電流量に応じて可変参照電圧を変調する例）
２．第２の実施の形態（積層構造の固体撮像素子において、暗電流量に応じて可変参照電圧を変調する例）
３．第３の実施の形態（暗電流量に応じて可変参照電圧を変調し、サンプルおよびＡＤ変換を並列に実行する例）
４．変形例
【００１７】
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、画像データを撮像するための装置であり、光学部１１０、固体撮像素子２００およびＤＳＰ（Digital Signal Processing）回路１２０を備える。さらに撮像装置１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
【００１８】
光学部１１０は、被写体からの光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、光電変換により画像データを生成するものである。この固体撮像素子２００は、画像データを生成し、ＤＳＰ回路１２０に信号線２０９を介して供給する。
【００１９】
ＤＳＰ回路１２０は、画像データに対して所定の信号処理を実行するものである。このＤＳＰ回路１２０は、処理後の画像データをバス１５０を介してフレームメモリ１６０などに出力する。なお、ＤＳＰ回路１２０は、特許請求の範囲に記載の信号処理部の一例である。
【００２０】
表示部１３０は、画像データを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。
【００２１】
バス１５０は、光学部１１０、固体撮像素子２００、ＤＳＰ回路１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記憶部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。
【００２２】
フレームメモリ１６０は、画像データを保持するものである。記憶部１７０は、画像データなどの様々なデータを記憶するものである。電源部１８０は、固体撮像素子２００、ＤＳＰ回路１２０や表示部１３０などに電源を供給するものである。
【００２３】
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、受光基板２０１と、その受光基板２０１に積層された支持基板２０２とを備える。
【００２４】
図３は、本技術の第１の実施の形態における受光基板２０１に配置される回路の一例を示す図である。この受光基板２０１には、垂直走査回路２１１、タイミング制御回路２１２、画素アレイ部２１３、ＤＡＣ２２０および参照電圧制御部２３０が配置される。また、受光基板２０１には、カラム信号処理回路３００および３０１と、パラレルシリアル変換部２１６および２１７が配置される。
【００２５】
画素アレイ部２１３には、二次元格子状に複数の画素が配列される。以下、水平方向に配列された画素の集合を「行」と称し、垂直方向に配列された画素の集合を「列」と称する。また、行の一部は、遮光された遮光画素２１４からなる行であり、残りの行は、遮光されていない有効画素２１５からなる行である。一般に、遮光画素２１４の行数は、有効画素２１５の行数よりも少ない。
【００２６】
なお、遮光画素２１４の行を配列しているが、その代わりに遮光画素２１４からなる列を配列することもできる。また、遮光画素２１４からなる行と、遮光画素２１４からなる列の両方を配列することもできる。
【００２７】
タイミング制御回路２１２は、固体撮像素子２００内の回路のそれぞれの動作タイミングを垂直同期信号ＶＳＹＮＣに同期して制御するものである。垂直同期信号ＶＳＹＮＣは、画像データの撮像のタイミングを示す周期信号であり、その周波数は、例えば、６０ヘルツ（Ｈｚ）である。
【００２８】
垂直走査回路２１１は、行を順に選択して駆動するものである。この垂直走査回路２１１は、２行を同時に選択して駆動する処理を繰り返す。駆動された画素は、アナログ信号をカラム信号処理回路３００または３０１に出力する。
【００２９】
カラム信号処理回路３００は、奇数行からのアナログ信号に対して、ＣＤＳ処理およびＡＤ変換処理を行うものである。このカラム信号処理回路３００は、処理後のデジタル信号をパラレルシリアル変換部２１６にパラレル転送する。
【００３０】
カラム信号処理回路３０１は、偶数行からのアナログ信号に対して、ＣＤＳ処理およびＡＤ変換処理を行うものである。このカラム信号処理回路３０１は、処理後のデジタル信号をパラレルシリアル変換部２１７にパラレル転送する。
【００３１】
パラレルシリアル変換部２１６および２１７は、パラレル転送されたデジタル信号に対してパラレルシリアル変換を行うものである。これらのパラレルシリアル変換部２１６および２１７は、パラレルシリアル変換後のデジタル信号からなる画像データをＤＳＰ回路１２０にシリアル転送する。
【００３２】
ＤＡＣ２２０は、参照電圧制御部２３０の制御に従って所定の可変参照電圧を生成し、カラム信号処理回路３００および３０１に供給するものである。なお、ＤＡＣ２２０は、特許請求の範囲に記載の参照電圧生成部の一例である。
【００３３】
参照電圧制御部２３０は、画素の暗電流量に応じて可変参照電圧の値を変調する制御を行うものである。
【００３４】
なお、固体撮像素子２００において、カラム信号処理回路３００および３０１を配置して２行を同時に駆動しているが、それらの一方のみを配置して１行ずつ順に駆動してもよい。この場合には、パラレルシリアル変換部２１６および２１７の一方が不要となる。
【００３５】
［カラム信号処理回路の構成例］
図４は、本技術の第１の実施の形態におけるカラム信号処理回路３０１の一構成例を示すブロック図である。このカラム信号処理回路３０１は、複数のサンプルホールドブロック３１０と、複数のＡＤＣ３７０と、データレジスタ３８０と、水平走査回路３９０とを備える。サンプルホールドブロック３１０およびＡＤＣ３７０のそれぞれは、列ごとに配置される。例えば、列数をＮ（Ｎは整数）とすると、サンプルホールドブロック３１０およびＡＤＣ３７０がＮ個ずつ配置される。なお、カラム信号処理回路３００の構成は、カラム信号処理回路３０１と同様である。
【００３６】
また、画素アレイ部２１３には、列ごとに垂直信号線２１９が配線される。サンプルホールドブロック３１０は、対応する列と垂直信号線２１９を介して接続される。
【００３７】
サンプルホールドブロック３１０は、対応する垂直信号線２１９の電圧Ｖｖｓｌに応じた電圧をサンプリングして保持するものである。このサンプルホールドブロック３１０のそれぞれには、一定の固定参照電圧Ｖｒｅｆｐと、ＤＡＣ２２０からの可変参照電圧Ｖｒｅｆｄとが入力される。サンプルホールドブロック３１０は、固定参照電圧Ｖｒｅｆｐおよび可変参照電圧Ｖｒｅｆｄを用いてＣＤＳ処理を行い、アナログの電流信号Ａｉｎを生成する。参照電圧の利用方法の詳細については後述する。
【００３８】
ＡＤＣ３７０は、電流信号Ａｉｎをデジタル信号Ｄｏｕｔに変換するものである。このＡＤＣ３７０は、デジタル信号Ｄｏｕｔをデータレジスタ３８０に供給する。
【００３９】
データレジスタ３８０は、各列のデジタル信号Ｄｏｕｔを保持し、水平走査回路３９０の制御に従ってパラレルシリアル変換部２１７に順に転送するものである。
【００４０】
水平走査回路３９０は、データレジスタ３８０を制御して、デジタル信号を順に転送させるものである。
【００４１】
［サンプルホールドブロックの構成例］
図５は、本技術の第１の実施の形態におけるサンプルホールドブロック３１０の一構成例を示す回路図である。このサンプルホールドブロック３１０は、リセット電圧サンプルホールド回路３２０、信号電圧サンプルホールド回路３３０、および、差分変換回路３４０を備える。
【００４２】
リセット電圧サンプルホールド回路３２０は、スイッチ３２１、３２４および３２５と、キャパシタ３２２および３２３と、アンプ３２６とを備える。信号電圧サンプルホールド回路３３０は、スイッチ３３１、３３４および３３５と、キャパシタ３３２および３３３と、アンプ３３６とを備える。差分変換回路３４０は、電流源３４１と、抵抗３４２と、Ｎ型トランジスタ３４３および３４４とを備える。
【００４３】
スイッチ３２１は、タイミング制御回路２１２からの制御信号ＳＷ２１に従って垂直信号線２１９と、キャパシタ３２２との間の経路を開閉するものである。
【００４４】
キャパシタ３２２は、スイッチ３２１と、アンプ３２６の反転入力端子（−）との間に挿入される。キャパシタ３２３の一端には、固定参照電圧Ｖｒｅｆｐが入力され、他端は、キャパシタ３２２と並列に、アンプ３２６の反転入力端子（−）に接続される。
【００４５】
スイッチ３２４は、タイミング制御回路２１２からの制御信号ＳＷ２２に従ってスイッチ３２１およびキャパシタ３２２の接続点と、電流源３４１および抵抗３４２の接続点とを開閉するものである。
【００４６】
スイッチ３２５は、タイミング制御回路２１２からの制御信号ＳＷ２３に従ってアンプ３２６の反転入力端子（−）と、その出力端子との間の経路を開閉するものである。
【００４７】
アンプ３２６は、キャパシタ３２２および３２３の接続点と、接地電圧との差分を増幅するものである。このアンプ３２６の出力端子は、Ｎ型トランジスタ３４４のゲートに接続されている。
【００４８】
信号電圧サンプルホールド回路３３０の構成は、リセット電圧サンプルホールド回路３２０と同様である。ただし、キャパシタ３３３の一端には、ＤＡＣ２２０からの可変参照電圧Ｖｒｅｆｄが入力される。また、スイッチ３３４の一端は、抵抗３４２およびＮ型トランジスタ３４３の接続点に接続され、アンプ３３６の出力端子は、Ｎ型トランジスタ３４３のゲートに接続される。
【００４９】
差分変換回路３４０において、電流源３４１、抵抗３４２およびＮ型トランジスタ３４３は、電源に直列に接続される。また、Ｎ型トランジスタのドレインは、電流源３４１および抵抗３４２の接続点に接続され、ソースは、接地される。
【００５０】
ここで、垂直信号線２１９の電圧Ｖｖｓｌは、画素を初期化した際にリセット電圧Ｖｖｓｌｐとなり、露光終了時にリセット電圧Ｖｖｓｌｐから信号電圧Ｖｖｓｌｄに遷移する。この信号電圧Ｖｖｓｌｄは、露光終了時の露光量に応じた電圧である。
【００５１】
タイミング制御回路２１２は、リセット電圧Ｖｖｓｌｐのサンプル前に、スイッチ３２５および３３５を閉状態に制御してアンプ３２６および３３６をオートゼロ状態にする。
【００５２】
そして、タイミング制御回路２１２は、画素の初期化時にスイッチ３２１のみを閉状態に、残りのスイッチ群を開状態にする。これにより、リセット電圧Ｖｖｓｌｐと、固定参照電圧Ｖｒｅｆｐとの差分がキャパシタ３２２および３２３にサンプルされる。また、キャパシタ３２３には、その差分の分圧がサンプルされる。この分圧を以下、「サンプルリセット電圧Ｖｐ」と称する。
【００５３】
次に、タイミング制御回路２１２は、露光の終了時にスイッチ３３１のみを閉状態に、残りのスイッチ群を開状態にする。これにより、信号電圧Ｖｖｓｌｄと、可変参照電圧Ｖｒｅｆｄとの差分がキャパシタ３３２および３３３にサンプルされる。また、キャパシタ３３３には、その差分の分圧がサンプルされる。この分圧を以下、「サンプル信号電圧Ｖｄ」と称する。
【００５４】
また、参照電圧制御部２３０は、ＡＤ変換を行うためのＡＤ期間の直後において、可変参照電圧Ｖｒｅｆｄの値を暗電流量に応じて変調する制御を行う。変調前の可変参照電圧ＶｒｅｆｄをＶｒｅｆ０とし、変調後の可変参照電圧Ｖｒｅｆ１とする。これにより、サンプル信号電圧Ｖｄの値は、Ｖｄ'に変化する。
【００５５】
そして、タイミング制御回路２１２は、ＡＤ期間内において、スイッチ３２４および３３４を閉状態にし、残りのスイッチ群を開状態にする。これにより、サンプルリセット電圧Ｖｐおよびサンプル信号電圧Ｖｄ'が保持され、アンプ３２６および３３６は、それらの電圧を増幅して出力する。
【００５６】
差分変換回路３４０は、サンプルリセット電圧Ｖｐを増幅した電圧と、サンプル信号電圧Ｖｄ'を増幅した電圧との差分を電流に変換し、電流信号ＡｉｎとしてＡＤＣ３７０へ出力する。すなわち、ＣＤＳ処理および電流電圧変換処理が行われる。
【００５７】
［参照電圧制御部の構成例］
図６は、本技術の第１の実施の形態における参照電圧制御部２３０の一構成例を示すブロック図である。この参照電圧制御部２３０は、電圧値選択部２３１と、スイッチ２３２および２３４と、暗電流測定部２３３とを備える。
【００５８】
スイッチ２３２は、カラム信号処理回路３００と暗電流測定部２３３との間の経路を、タイミング制御回路２１２からの制御信号ＵＰに従って開閉するものである。
【００５９】
スイッチ２３４は、カラム信号処理回路３０１と暗電流測定部２３３との間の経路を、タイミング制御回路２１２からの制御信号ＤＷに従って開閉するものである。
【００６０】
タイミング制御回路２１２は、カラム信号処理回路３００から遮光画素２１４に対応するデジタル信号Ｄｏｕｔが出力された際に、スイッチ２３２を閉状態に制御する。また、タイミング制御回路２１２は、カラム信号処理回路３０１から遮光画素２１４に対応するデジタル信号Ｄｏｕｔが出力された際に、スイッチ２３４を閉状態に制御する。
【００６１】
暗電流測定部２３３は、遮光画素２１４に対応するデジタル信号Ｄｏｕｔから暗電流量を測定するものである。例えば、デジタル信号Ｄｏｕｔの統計量（合計値や平均値など）が、暗電流量として算出される。暗電流測定部２３３は、算出した暗電流量を電圧値選択部２３１に供給する。
【００６２】
電圧値選択部２３１は、ＡＤ変換期間の直後において、Ｍ（Ｍは、整数）ビットの選択信号ＳＷｄにより暗電流量に応じて可変参照電圧Ｖｒｅｆｄを変調する制御を行うものである。この電圧値選択部２３１は、例えば、暗電量が多いほど、低い電圧値を選択するための選択信号ＳＷｄを生成してＤＡＣ２２０に供給する。
【００６３】
［ＤＡＣの構成例］
図７は、本技術の第１の実施の形態におけるＤＡＣ２２０の一構成例を示す回路図である。このＤＡＣ２２０は、アンプ２２１、Ｐ型トランジスタ２２２、Ｎ型トランジスタ２２３および抵抗２２４を備える。また、ＤＡＣ２２０は、各々がＰ型トランジスタ２２５およびスイッチ２２６からなるＭ個の組を備える。
【００６４】
Ｐ型トランジスタ２２２と、Ｍ個のＰ型トランジスタ２２５とは、電源に並列に接続される。また、これらのトランジスタのゲートは接続されている。Ｐ型トランジスタ２２２のゲートは、自身のドレインにも接続されている。
【００６５】
Ｐ型トランジスタ２２２のドレインと接地端子との間には、Ｎ型トランジスタ２２３および抵抗２２４が直列に接続される。また、アンプ２２１の反転入力端子（−）には所定の基準電圧Ｖｓｔｄが入力され、非反転入力端子（＋）は、Ｎ型トランジスタ２２３および抵抗２２４の接続点に接続される。また、アンプ２２１の出力端子は、Ｎ型トランジスタ２２３のゲートに接続される。
【００６６】
Ｍ個のＰ型トランジスタ２２５のそれぞれのドレインは、対応するスイッチ２２６を介して抵抗２２７の一端に共通に接続される。その抵抗２２７の他端は、接地端子に接続される。スイッチ２２６および抵抗２２７の接続点の電圧は、可変参照電圧Ｖｒｅｆｄとしてカラム信号処理回路３００および３０１に出力される。
【００６７】
ｍ（ｍは、１乃至Ｍの整数）個目のスイッチ２２６は、選択信号ＳＷｄのｍビット目の値に応じて、対応するＰ型トランジスタ２２５と抵抗２２７との間の経路を開閉する。
【００６８】
上述の構成において、Ｐ型トランジスタ２２２と、Ｍ個のＰ型トランジスタ２２５とからなるカレントミラー回路によって、基準電圧Ｖｓｔｄに応じた電流がＭ個、コピーされる。参照電圧制御部２３０は、選択信号ＳＷｄにより、Ｍ個のスイッチ２２６のうち閉状態にする個数を制御することにより、抵抗２２７に流れる電流量を制御することができる。これにより、可変参照電圧Ｖｒｅｆｄを変調することができる。
【００６９】
なお、ＤＡＣ２２０は、固定参照電圧Ｖｒｅｆｐをさらに生成し、カラム信号処理回路３００および３０１に供給することもできる。
【００７０】
図８は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すタイミングチャートである。タイミング制御回路２１２は、垂直同期信号ＶＳＹＮＣを逓倍して水平同期信号ＸＨＳを生成し、垂直走査回路２１１に供給する。この水平同期信号ＸＨＳに同期して、行が順に読み出される。
【００７１】
ある水平同期信号ＸＨＳの周期に対応するタイミングＴ１０乃至Ｔ３０の期間において、タイミングＴ１０乃至Ｔ１１の期間内に、サンプルリセット電圧Ｖｐがサンプルされる。そして、タイミングＴ１１乃至Ｔ２０の期間内に、サンプル信号電圧Ｖｄがサンプルされる。そして、タイミングＴ２０乃至Ｔ３０の期間内に、サンプルされた電圧がホールドされ、ＡＤ変換が行われる。
【００７２】
ＤＡＣ２２０は、タイミングＴ２０において参照電圧制御部２３０の制御に従って、可変参照電圧Ｖｒｅｆｄの値を暗電流量に応じてＶｒｅｆ１に変調する。
【００７３】
また、垂直信号線の電圧Ｖｖｓｌは、タイミングＴ１１において、リセット電圧Ｖｖｓｌｐから信号電圧Ｖｖｓｌｄに遷移する。そして、タイミングＴ２０において、可変参照電圧Ｖｒｅｆｄの変調により、Ｖｖｓｌｄ'に変化する。
【００７４】
ここで、信号電圧サンプルホールド回路３３０内のキャパシタ３３２および３３３の容量値をＣｆｄおよびＣｓｄとすると、電荷保存則により次の式が成立する。
Ｃｆｄ（Ｖｖｓｌｄ−Ｖｄ）＋Ｃｓｄ（Ｖｒｅｆ０−Ｖｄ）
＝Ｃｆｄ（Ｖｖｓｌｄ'−Ｖｄ）＋Ｃｓｄ（Ｖｒｅｆ１−Ｖｄ）・・・式１
上式において、Ｖｖｓｌｄは、変調前の垂直信号線２１９の電圧（信号電圧）であり、Ｖｒｅｆ０は、変調前の可変参照電圧Ｖｒｅｆｄである。Ｖｄは、変調前のキャパシタ３３２および３３３の接続点の電圧（すなわち、サンプル信号電圧）である。Ｖｖｓｌｄ'は、変調後の垂直信号線２１９の電圧であり、Ｖｒｅｆ１は、変調後の可変参照電圧Ｖｒｅｆｄである。
【００７５】
式１からサンプル信号電圧Ｖｄを消去すると、次の式が得られる。
Ｃｆｄ・Ｖｖｓｌｄ＋Ｃｓｄ・Ｖｒｅｆ０
＝Ｃｆｄ・Ｖｖｓｌｄ'＋Ｃｓｄ・Ｖｒｅｆ１                  ・・・式２
【００７６】
式２を変形すると、次の式が得られる。
Ｖｖｓｌｄ'＝Ｖｖｓｌｄ＋（Ｃｓｄ／Ｃｆｄ）（Ｖｒｅｆ０−Ｖｒｅｆ１）…式３
【００７７】
式３より、可変参照電圧Ｖｒｅｆｄを低下させることにより、容量値の比率に応じて垂直信号線の電圧Ｖｖｓｌを上昇させることができる。
【００７８】
仮に、可変参照電圧Ｖｒｅｆｄを変調せずに一定とした場合、信号電圧Ｖｖｓｌｄとリセット電圧Ｖｖｓｌｐとの差分に応じた電流がＡＤＣ３７０に入力される。一般にＡＤＣ３７０には、十分な精度でＡＤ変換を行うことができる範囲が入力レンジとして設定されている。暗電流量が多いと、その分、信号電圧Ｖｖｓｌｄが低下し、リセット電圧Ｖｖｓｌｐとの差分が大きくなる。この差分の増大により、差分に応じた電流が、ＡＤＣ３７０の入力レンジ外となるおそれがある。この場合には、ＡＤＣ３７０の変換精度が低下し、画像データの画質が低下してしまう。
【００７９】
これに対して、固体撮像素子２００では、暗電流量に応じて可変参照電圧Ｖｒｅｆｄを低下させている。この可変参照電圧Ｖｒｅｆｄの変調により、垂直信号線２１９の電圧がＶｖｓｌｄからＶｖｓｌｄ'に上昇し、リセット電圧Ｖｖｓｌｐとの差分が小さな値に補正される。したがって、差分に応じた電流が、ＡＤＣ３７０の入力レンジ外となることを防止し、暗電流に起因するＡＤＣ３７０の変換精度の低下を抑制することができる。なお、入力レンジを広くすれば、変換精度の低下を抑制することができるが、ＡＤＣ３７０の消費電力が増大するため、好ましくない。
【００８０】
式３より、容量値Ｃｆｄに対してＣｓｄを十分に大きくし、それらの比に応じて可変参照電圧Ｖｒｅｆ０およびＶｒｅｆ１の差を大きくすることによって、ＤＡＣ２２０などの他の回路からのノイズの影響を小さくすることができる。
【００８１】
通常は、遮光画素２１４および有効画素２１５の両方において信号電圧の値が、リセット電圧以上となることが知られている。しかし、遮光画素２１４において、ノイズ等の影響で信号電圧の値が、リセット電圧未満となってしまう場合も想定される。そのような場合であっても、図９に例示するように変調後の可変参照電圧Ｖｒｅｆ１を変調前のＶｒｅｆ０よりも大きくすることにより、対応することができる。
【００８２】
図１０は、本技術の第１の実施の形態におけるリセット電圧のサンプル時の固体撮像素子２００の状態の一例を示す図である。タイミング制御回路２１２は、画素の初期化時にスイッチ３２１のみを閉状態に、残りのスイッチ群を開状態にする。これにより、リセット電圧Ｖｖｓｌｐと、固定参照電圧Ｖｒｅｆｐとの差分の分圧がサンプルリセット電圧Ｖｐとしてサンプルされる。
【００８３】
図１１は、本技術の第１の実施の形態における信号電圧のサンプル時の固体撮像素子２００の状態の一例を示す図である。タイミング制御回路２１２は、露光終了時にスイッチ３３１をさらに閉状態にする。これにより、信号電圧Ｖｖｓｌｄと、固定参照電圧Ｖｒｅｆｐとの差分の分圧がサンプルリセット電圧Ｖｐとしてサンプルされる。
【００８４】
図１２は、本技術の第１の実施の形態におけるＡＤ変換時の固体撮像素子２００の状態の一例を示す図である。
【００８５】
参照電圧制御部２３０は、ＡＤ期間の直後において、可変参照電圧Ｖｒｅｆｄの値を暗電流量に応じて変調する制御を行う。一方、固定参照電圧Ｖｒｅｆｐの値は、一定である。
【００８６】
そして、タイミング制御回路２１２は、ＡＤ期間内において、スイッチ３２４および３３４を閉状態にし、残りのスイッチ群を開状態にする。これにより、サンプルリセット電圧Ｖｐおよびサンプル信号電圧Ｖｄ'が保持され、アンプ３２６および３３６は、それらの電圧を増幅して出力する。
【００８７】
差分変換回路３４０は、サンプルリセット電圧Ｖｐを増幅した電圧と、サンプル信号電圧Ｖｄ'を増幅した電圧との差分を電流に変換して電流信号ＡｉｎとしてＡＤＣ３７０へ出力する。
【００８８】
図１３は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、画像データを撮像するためのアプリケーションが実行されたときに開始される。
【００８９】
固体撮像素子２００において、垂直走査回路２１１は、読み出す行を選択する（ステップＳ９０１）。リセット電圧サンプルホールド回路３２０は、リセット電圧に応じた電圧をサンプルし（ステップＳ９０２）、信号電圧サンプルホールド回路３３０は、信号電圧に応じた電圧をサンプルする（ステップＳ９０３）。固体撮像素子２００は、読出し対象の行が遮光画素２１４の行であるか否かを判断する（ステップＳ９０４）。
【００９０】
遮光画素２１４の行である場合（ステップＳ９０４：Ｙｅｓ）、ＡＤＣ３７０は、ＣＤＳ処理後の電流をＡＤ変換し（ステップＳ９０５）、参照電圧制御部２３０は、暗電流量を測定する（ステップＳ９０６）。
【００９１】
有効画素２１５の行である場合（ステップＳ９０４：Ｎｏ）、参照電圧制御部２３０は、暗電流量に応じて可変参照電圧を変調し（ステップＳ９０８）、ＡＤＣ３７０は、ＣＤＳ処理後の電流をＡＤ変換する（ステップＳ９０９）。
【００９２】
ステップＳ９０６またはＳ９０９の後に固体撮像素子２００は、全行の読出しが完了したか否かを判断する（ステップＳ９０７）。全行の読出しが完了していない場合に（ステップＳ９０７：Ｎｏ）、固体撮像素子２００は、ステップＳ９０１以降を繰り返し実行する。一方、全行の読出しが完了した場合に（ステップＳ９０７：Ｙｅｓ）、固体撮像素子２００は、ＤＳＰ回路１２０等において後段の処理を行い、画像データを撮像するための動作を終了する。
【００９３】
なお、垂直同期信号ＶＳＹＮＣに同期して複数の画像データを連続して撮像する場合には、垂直同期信号ＶＳＹＮＣの周期毎に、ステップＳ９０１乃至Ｓ９０７が繰り返し実行される。
【００９４】
このように、本技術の第１の実施の形態によれば、参照電圧制御部２３０が暗電流量に応じて可変参照電圧を変調するため、信号電圧サンプルホールド回路３３０は、変調後の可変参照電圧に応じて変動したサンプル信号電圧をサンプルすることができる。これにより、サンプル信号電圧およびサンプルリセット電圧の差分が暗電流量に応じて補正されるため、その差分に応じた電流も暗電流に応じて補正される。この電流の補正により、電流がＡＤＣの入力レンジ外になることを抑制して、電流に対するＡＤ変換精度を向上させることができる。
【００９５】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、単一の基板（受光基板２０１）に固体撮像素子２００内の回路や素子を配置していたが、この構成では、画素数が増大するほど、受光基板２０１の回路規模が増大する。この第２の実施の形態の固体撮像素子２００は、積層された２枚の基板に、分散して回路等を配置する点において第１の実施の形態と異なる。
【００９６】
図１４は、本技術の第２の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この第２の実施の形態の固体撮像素子２００は、支持基板２０２の代わりに回路基板２０３を備える。回路基板２０３は、受光基板２０１に積層され、受光基板２０１には、画素アレイ部２１３のみが配置される。
【００９７】
図１５は、本技術の第２の実施の形態における回路基板２０３に配置される回路の一例を示す図である。この第２の実施の形態の回路基板２０３には、垂直走査回路２１１、タイミング制御回路２１２、ＤＡＣ２２０および参照電圧制御部２３０が配置される。また、回路基板２０３には、カラム信号処理回路３００および３０１と、パラレルシリアル変換部２１６および２１７が配置される。
【００９８】
このように、本技術の第２の実施の形態によれば、積層した受光基板２０１および回路基板２０３に、分散して回路等を配置したため、基板当たりの回路規模を削減することができる。
【００９９】
［変形例］
上述の第２の実施の形態では、２枚の基板（受光基板２０１および回路基板２０３）に固体撮像素子２００内の回路や素子を配置していたが、この構成では、画素数が増大するほど、基板当たりの回路規模が増大する。この第２の実施の形態の変形例における固体撮像素子２００は、積層された３枚の基板に分散して回路等を配置する点において第１の実施の形態と異なる。
【０１００】
図１６は、本技術の第２の実施の形態の変形例における固体撮像素子２００の積層構造の一例を示す図である。この第２の実施の形態の変形例の固体撮像素子２００は、メモリ基板２０４をさらに備える。受光基板２０１を最上層として、上から順に、受光基板２０１、メモリ基板２０４および回路基板２０３の順に積層される。
【０１０１】
メモリ基板２０４には、画像データを保持するための、ＤＲＡＭ（Dynamic Random Access Memory）などのメモリが配置される。
【０１０２】
なお、図１７に例示するように、上から順に、受光基板２０１、回路基板２０３およびメモリ基板２０４の順に積層することもできる。
【０１０３】
このように、本技術の第２の実施の形態の変形例によれば、積層した受光基板２０１、メモリ基板２０４および回路基板２０３に、分散して回路等を配置したため、基板当たりの回路規模を削減することができる。
【０１０４】
＜３．第３の実施の形態＞
上述の第１の実施の形態では、リセット電圧サンプルホールド回路３２０および信号電圧サンプルホールド回路３３０を列ごとに１つずつ配置していた。しかし、この構成では、サンプル中に平行してＡＤ変換を行うことができない。この第３の実施の形態における固体撮像素子は、リセット電圧サンプルホールド回路および信号電圧サンプルホールド回路を列ごとに２つずつ配置し、サンプルおよびＡＤ変換を並列に行う点において第１の実施の形態と異なる。
【０１０５】
図１８は、本技術の第３の実施の形態におけるサンプルホールドブロック３１０の一構成例を示す回路図である。この第３の実施の形態のサンプルホールドブロック３１０には、リセット電圧サンプルホールド回路３５０および信号電圧サンプルホールド回路３６０がさらに配置される点において第１の実施の形態と異なる。
【０１０６】
図１９は、本技術の第３の実施の形態におけるリセット電圧サンプルホールド回路３２０および３５０の一構成例を示す回路図である。
【０１０７】
第３の実施の形態のリセット電圧サンプルホールド回路３２０は、スイッチ３２７をさらに備える。スイッチ３２７は、タイミング制御回路２１２からの制御信号ＳＷ２４に従って、アンプ３２６の出力端子およびスイッチ３２５と、Ｎ型トランジスタ３４４のゲートとの間の経路を開閉するものである。
【０１０８】
リセット電圧サンプルホールド回路３５０は、スイッチ３５１、３５４、３５５および３５７と、キャパシタ３５２および３５３と、アンプ３５６とを備える。これらの素子の接続構成は、リセット電圧サンプルホールド回路３２０と同様である。
【０１０９】
タイミング制御回路２１２は、リセット電圧サンプルホールド回路３２０のサンプル中にスイッチ３２７を開状態にし、スイッチ３５７を閉状態にする。一方、タイミング制御回路２１２は、リセット電圧サンプルホールド回路３２０のホールド中にスイッチ３２７を閉状態にし、スイッチ３５７を開状態にする。
【０１１０】
図２０は、本技術の第３の実施の形態における信号電圧サンプルホールド回路３３０および３６０の一構成例を示す回路図である。
【０１１１】
第３の実施の形態の信号電圧サンプルホールド回路３３０は、スイッチ３３７をさらに備える。スイッチ３３７は、タイミング制御回路２１２からの制御信号ＳＷ３４に従って、アンプ３３６の出力端子およびスイッチ３３５と、Ｎ型トランジスタ３４３のゲートとの間の経路を開閉するものである。
【０１１２】
信号電圧サンプルホールド回路３６０は、スイッチ３６１、３６４、３６５および３６７と、キャパシタ３６２および３６３と、アンプ３６６とを備える。これらの素子の接続構成は、信号電圧サンプルホールド回路３３０と同様である。
【０１１３】
タイミング制御回路２１２は、信号電圧サンプルホールド回路３３０のサンプル中にスイッチ３３７を開状態にし、スイッチ３６７を閉状態にする。一方、タイミング制御回路２１２は、信号電圧サンプルホールド回路３３０のホールド中にスイッチ３３７を閉状態にし、スイッチ３６７を開状態にする。
【０１１４】
図２１は、本技術の第３の実施の形態における固体撮像素子２００の動作の一例を示すタイミングチャートである。水平同期信号ＸＨＳの周期に該当するタイミングＴ１０乃至Ｔ２０の期間内において、リセット電圧サンプルホールド回路３２０および信号電圧サンプルホールド回路３３０は、順にリセット電圧および信号電圧のそれぞれに応じた電圧をサンプルする。一方、リセット電圧サンプルホールド回路３５０および信号電圧サンプルホールド回路３６０は、サンプルした電圧をホールドし、それらの差分に応じた電流がＡＤ変換される。
【０１１５】
そして、次の水平同期信号ＸＨＳの周期に該当するタイミングＴ２０乃至Ｔ３０の期間内にリセット電圧サンプルホールド回路３５０および信号電圧サンプルホールド回路３６０は、順にリセット電圧および信号電圧のそれぞれに応じた電圧をサンプルする。一方、リセット電圧サンプルホールド回路３２０および信号電圧サンプルホールド回路３３０は、サンプルした電圧をホールドし、それらの差分に応じた電流がＡＤ変換される。
【０１１６】
このように、水平同期信号ＸＨＳの周期内において、サンプルとＡＤ変換とが並列に実行される。
【０１１７】
図２２は、本技術の第３の実施の形態における奇数行の読出し時の固体撮像素子の状態の一例を示す図である。奇数行の読出しの際に、例えば、リセット電圧サンプルホールド回路３２０および信号電圧サンプルホールド回路３３０は、順にリセット電圧および信号電圧のそれぞれに応じた電圧をサンプルする。一方、リセット電圧サンプルホールド回路３５０および信号電圧サンプルホールド回路３６０は、サンプルした電圧をホールドし、それらの差分に応じた電流がＡＤ変換される。
【０１１８】
図２３は、本技術の第３の実施の形態における偶数行の読出し時の固体撮像素子の状態の一例を示す図である。偶数行の読出しの際に、例えば、リセット電圧サンプルホールド回路３５０および信号電圧サンプルホールド回路３６０は、順にリセット電圧および信号電圧のそれぞれに応じた電圧をサンプルする。一方、リセット電圧サンプルホールド回路３２０および信号電圧サンプルホールド回路３３０は、サンプルした電圧をホールドし、それらの差分に応じた電流がＡＤ変換される。
【０１１９】
なお、第３の実施の形態において、第２の実施の形態のように、複数の基板に回路等を分散して配置することもできる。
【０１２０】
このように、本技術の第３の実施の形態によれば、リセット電圧サンプルホールド回路３２０および３５０の一方がサンプルを行う一方で他方がホールドすることができる。信号電圧サンプルホールド回路３３０および３６０の組についても同様である。これにより、第１の実施の形態と比較して読出し速度を２倍にすることができる。
【０１２１】
＜４．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１２２】
図２４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１２３】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
【０１２４】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１２５】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１２６】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１２７】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１２８】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１２９】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
【０１３０】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１３１】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１３２】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２４の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１３３】
図２５は、撮像部１２０３１の設置位置の例を示す図である。
【０１３４】
図２５では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０１３５】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１３６】
なお、図２５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０１３７】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１３８】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１３９】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１４０】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１４１】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ＡＤ変換精度を向上させて、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
【０１４２】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【０１４３】
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
【０１４４】
なお、本技術は以下のような構成もとることができる。
（１）画素の受光量に応じた垂直信号線の電圧と所定の可変参照電圧との差分を分圧した電圧をサンプル信号電圧としてサンプリングして保持する信号電圧サンプルホールド回路と、
前記サンプル信号電圧に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換器と、
前記画素の暗電流量に応じて前記可変参照電圧の値を変調する制御を行う参照電圧制御部と
を具備する固体撮像素子。
（２）前記画素は、遮光されていない有効画素と遮光された遮光画素とのいずれかであり、
前記参照電圧制御部は、前記遮光画素に対応する前記デジタル信号から前記暗電流量を測定する
前記（１）に記載の固体撮像素子。
（３）画素が初期化されたときの前記垂直信号線の電圧と所定の固定参照電圧との差分を分圧した電圧をサンプルリセット電圧としてサンプリングして保持するリセット電圧サンプルホールド回路と、
前記サンプル信号電圧と前記サンプルリセット電圧との差分を電流信号に変換して前記アナログ信号として前記アナログデジタル変換器に供給する差分変換回路と
をさらに具備する前記（１）または（２）に記載の固体撮像素子。
（４）前記画素は、画素アレイ部内に二次元格子状に配列され、
前記信号電圧サンプルホールド回路および前記リセット電圧サンプルホールド回路のそれぞれは、前記画素アレイ部において所定の方向に配列された前記画素からなる列ごとに一対ずつ配置され、
前記一対の信号電圧サンプルホールド回路の一方のサンプル期間において前記一対の信号電圧サンプルホールド回路の他方が前記サンプル信号電圧を保持し、
前記一対のリセット電圧サンプルホールド回路の一方のサンプル期間において前記一対のリセット電圧サンプルホールド回路の他方が前記サンプルリセット電圧を保持する
前記（３）記載の固体撮像素子。
（５）前記画素は、所定の受光基板に配列され、
前記信号電圧サンプルホールド回路、前記アナログデジタル変換器および前記参照電圧制御部は、前記受光基板に積層された所定の回路基板に配置される
前記（１）から（４）のいずれかに記載の固体撮像素子。
（６）前記デジタル信号を保持するメモリをさらに具備し、
前記メモリは、所定のメモリ基板に配置される
前記（５）のいずれかに記載の固体撮像素子。
（７）前記参照電圧制御部の制御に従って前記可変参照電圧を生成して前記信号電圧サンプルホールド回路に供給する参照電圧生成部をさらに具備する
前記（１）から（６）のいずれかに記載の固体撮像素子。
（８）画素の受光量に応じた垂直信号線の電圧と所定の可変参照電圧との差分を分圧した電圧をサンプル信号電圧としてサンプリングして保持する信号電圧サンプルホールド回路と、
前記サンプル信号電圧に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換器と、
前記画素の暗電流量に応じて前記可変参照電圧の値を変調する制御を行う参照電圧制御部と、
前記デジタル信号を処理するデジタル信号処理回路と
を具備する撮像装置。
（９）画素の受光量に応じた垂直信号線の電圧と所定の可変参照電圧との差分を分圧した電圧をサンプル信号電圧としてサンプリングして保持する信号電圧サンプルホールド手順と、
前記サンプル信号電圧に応じたアナログ信号をデジタル信号に変換するアナログデジタル変換手順と、
前記画素の暗電流量に応じて前記可変参照電圧の値を変調する制御を行う参照電圧制御手順と
を具備する固体撮像素子の制御方法。
【符号の説明】
【０１４５】
１００  撮像装置
１１０  光学部
１２０  ＤＳＰ回路
１３０  表示部
１４０  操作部
１５０  バス
１６０  フレームメモリ
１７０  記憶部
１８０  電源部
２００  固体撮像素子
２０１  受光基板
２０２  支持基板
２０３  回路基板
２０４  メモリ基板
２１１  垂直走査回路
２１２  タイミング制御回路
２１３  画素アレイ部
２１４  遮光画素
２１５  有効画素
２１６、２１７  パラレルシリアル変換部
２２０  ＤＡＣ
２２１、３２６、３３６、３５６、３６６  アンプ
２２２、２２５  Ｐ型トランジスタ
２２３、３４３、３４４  Ｎ型トランジスタ
２２４、２２７、３４２  抵抗
２２６、２３２、２３４、３２１、３２４、３２５、３２７、３３１、３３４、３３５、３３７、３５１、３５４、３５５、３５７、３６１、３６４、３６５、３６７  スイッチ
２３０  参照電圧制御部
２３１  電圧値選択部
２３３  暗電流測定部
３００、３０１  カラム信号処理回路
３１０  サンプルホールドブロック
３２０、３５０  リセット電圧サンプルホールド回路
３２２、３２３、３３２、３３３、３５２、３５３、３６２、３６３  キャパシタ
３３０、３６０  信号電圧サンプルホールド回路
３４０  差分変換回路
３４１  電流源
３７０  ＡＤＣ
３８０  データレジスタ
３９０  水平走査回路
【図１】
2020014110.tif 000003
【図２】
2020014110.tif 000004
【図３】
2020014110.tif 000005
【図４】
2020014110.tif 000006
【図５】
2020014110.tif 000007
【図６】
2020014110.tif 000008
【図７】
2020014110.tif 000009
【図８】
2020014110.tif 000010
【図９】
2020014110.tif 000011
【図１０】
2020014110.tif 000012
【図１１】
2020014110.tif 000013
【図１２】
2020014110.tif 000014
【図１３】
2020014110.tif 000015
【図１４】
2020014110.tif 000016
【図１５】
2020014110.tif 000017
【図１６】
2020014110.tif 000018
【図１７】
2020014110.tif 000019
【図１８】
2020014110.tif 000020
【図１９】
2020014110.tif 000021
【図２０】
2020014110.tif 000022
【図２１】
2020014110.tif 000023
【図２２】
2020014110.tif 000024
【図２３】
2020014110.tif 000025
【図２４】
2020014110.tif 000026
【図２５】
2020014110.tif 000027