(57)【要約】【課題】フリッカーを抑制しつつ、露出制御の自由度を向上させることができる撮像装置及びその制御方法、並びにプログラムを提供する。【解決手段】撮像装置１００は、光電変換素子３０３，３０４を有する単位画素３０１が２次元状に配置された撮像素子部１０２を有し、ＦＤ部４０３で、単位画素３０１における光電変換素子３０３，３０４の夫々の電荷を加算し、１つの画素信号として出力する。ＮＷ処理部１０４は、単位画素３０１の光電変換素子３０３の蓄積時間５０２をフリッカーを抑制する時間である０．５ｎ／電源周波数（ｎ＝０、１、２、３・・・）に設定し、その単位画素３０１の光電変換素子３０４の蓄積時間５０３を、フリッカーを抑制する時間と単位画素３０１の目標とする蓄積時間５０１に基づき設定する。【選択図】図５
2020014128.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換素子を有する単位画素が２次元状に配置された撮像素子部を有する撮像装置において、
前記単位画素における前記複数の光電変換素子の夫々の電荷を加算し、１つの画素信号として出力する加算手段と、
前記単位画素の１つ以上の光電変換素子の第１の蓄積時間を、外部の光源に供給される電源の電源周波数に基づくフリッカーを抑制する時間に設定し、前記単位画素の残りの光電変換素子の第２の蓄積時間を、前記フリッカーを抑制する時間と前記単位画素の目標とする蓄積時間に基づき設定する第１の設定手段とを備えることを特徴とする撮像装置。
【請求項２】
前記撮像素子部は、前記複数の光電変換素子に対して共通のフローティングディフュージョン部を有していることを特徴とする請求項１記載の撮像装置。
【請求項３】
前記加算手段は前記フローティングディフュージョン部で複数の光電変換素子からの電荷を加算することを特徴とする請求項２記載の撮像装置。
【請求項４】
前記複数の光電変換素子で蓄積した電荷を、同じタイミングで前記フローティングディフュージョン部に転送することを特徴とする請求項３記載の撮像装置。
【請求項５】
前記複数の光電変換素子の蓄積時間をいずれもローリングシャッターで制御する制御手段を更に備えることを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
前記単位画素の前記複数の光電変換素子は、その蓄積時間をフレーム毎に前記第１及び第２の蓄積時間の一方に順に切り替えられることを特徴とする請求項５記載の撮像装置。
【請求項７】
前記制御手段は、前記第２の蓄積時間の制御をグローバルシャッターに切り替える切替手段を備え、
前記グローバルシャッターに制御が切り替えられた後は、前記第２の蓄積時間の開始タイミングは前記撮像素子部において全て同じとなることを特徴とする請求項５記載の撮像装置。
【請求項８】
前記加算手段における前記残りの光電変換素子からの電荷を保持する期間が閾値となった場合、前記第２の蓄積時間の開始タイミングを前記フリッカーを抑制する時間だけずらすことを特徴とする請求項７記載の撮像装置。
【請求項９】
前記第１及び第２の蓄積時間として設定しうる組み合わせが２通り以上ある場合は、撮影シーンに応じて組み合わせを変更することを特徴とする請求項７記載の撮像装置。
【請求項１０】
前記撮影シーンが動く被写体を優先した撮影を行うシーンである場合には、前記第１及び第２の蓄積時間の差が小さい方の組み合わせが選択されることを特徴とする請求項９記載の撮像装置。
【請求項１１】
前記撮影シーンがフリッカーの抑制を優先した撮影を行うシーンである場合には、前記第１及び第２の蓄積時間の差が大きい方の組み合わせが選択されることを特徴とする請求項９記載の撮像装置。
【請求項１２】
ユーザ入力に基づき、前記電源周波数を設定する第２の設定手段を更に備えることを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置。
【請求項１３】
複数の光電変換素子を有する単位画素が２次元状に配置された撮像素子部を有する撮像装置の制御方法において、
前記単位画素における前記複数の光電変換素子の夫々の電荷を加算し、１つの画素信号として出力する加算ステップと、
前記単位画素の１つ以上の光電変換素子の第１の蓄積時間を、外部の光源に供給される電源の電源周波数に基づくフリッカーを抑制する時間に設定し、前記単位画素の残りの光電変換素子の第２の蓄積時間を、前記フリッカーを抑制する時間と前記単位画素の目標とする蓄積時間に基づき設定する設定ステップとを有することを特徴とする制御方法。
【請求項１４】
請求項１３に係る制御方法を実行することを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及びその制御方法、並びにプログラムに関し、特に電源周波数で明るさが変動する照明下で発生するフリッカーを抑制する撮像装置及びその制御方法、並びにプログラムに関する。
【背景技術】
【０００２】
近年、ネットワークカメラなどの撮像装置に使用される撮像素子の高感度化が進んでいる。そのため、室内等の、比較的暗い環境下でも撮像素子の蓄積時間を高速にし、ブレのない被写体を撮影することが可能になった。一方で、室内の光源として普及している蛍光灯は、商用電源の電源周波数に影響してその照明光が揺らぐ。このため、ローリングシャッターの撮像素子を使用して、蛍光灯光下で画像を撮影した場合、この揺らぎが横縞となって映像に現れる、一般にフリッカーと呼ばれる現象が生じる。特に、撮像素子の蓄積時間を高速に設定した際にこのフリッカーによる影響が顕著となる。
【０００３】
かかるフリッカーの影響を軽減する技術として、特許文献１が知られている。これは、撮像素子の蓄積時間を、フリッカーを抑制する値、具体的には０．５ｎ／電源周波数（ｎ＝１，２，３・・・）となるよう制御する技術である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１５４８２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では撮像素子の蓄積時間が固定されるため、露出制御の自由度が制限される。また、照明光の強さによっては露出オーバーとなってしまう。
【０００６】
本発明の目的は、フリッカーを抑制しつつ、露出制御の自由度を向上させることができる撮像装置及びその制御方法、並びにプログラムを提供することである。
【課題を解決するための手段】
【０００７】
本発明の請求項１に係る撮像装置は、複数の光電変換素子を有する単位画素が２次元状に配置された撮像素子部を有する撮像装置において、前記単位画素におえる前記複数の光電変換素子の夫々の電荷を加算し、１つの画素信号として出力する加算手段と、前記単位画素の１つ以上の光電変換素子の第１の蓄積時間を、外部の光源に供給される電源の電源周波数に基づくフリッカーを抑制する時間に設定し、前記単位画素の残りの光電変換素子の第２の蓄積時間を、前記フリッカーを抑制する時間と前記単位画素の目標とする蓄積時間に基づき設定する第１の設定手段とを備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、フリッカーを抑制しつつ、露出制御の自由度を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る撮像装置を含む撮像システムの構成を示すブロック図である。
【図２】図１における撮像装置の撮像素子部の構成を示す概略図である。
【図３】撮像素子部の画素部の構成を示す概略図である。
【図４】画素部の単位画素の回路図である。
【図５】本発明の第１の実施形態に係る、単位画素の各光電変換素子に対する蓄積時間の制御方法を説明するためのグラフである。
【図６】図５の制御方法を実行した場合のフリッカーの量と従来の制御方法を実行した場合のフリッカーの量の差を示すグラフである。
【図７】撮像素子部の第１の実施形態に係る駆動シーケンスである。
【図８】図７の駆動シーケンスを表すタイミングチャートである。
【図９】第１の実施形態に係る単位画素における各光電変換素子の蓄積時間の組み合わせ決定処理の手順を説明するフローチャートである。
【図１０】図１におけるクライアント装置の表示部で表示されるユーザーインターフェースの一例を示す図である。
【図１１】撮像素子部の第２の実施形態に係る駆動シーケンスを表すタイミングチャートである。
【図１２】撮像素子部の第３の実施形態に係る駆動シーケンスである。
【図１３】図１２の駆動シーケンスを表すタイミングチャートである。
【図１４】撮像素子部の第４の実施形態に係る駆動シーケンスである。
【発明を実施するための形態】
【００１０】
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
【００１１】
（第１の実施形態）
以下、本発明の第１の実施形態について説明する。
【００１２】
図１は、本発明の第１の実施形態に係る撮像装置１００を含む撮像システムの構成を示すブロック図である。
【００１３】
図１に示すように、撮像システムは、以下後述するフリッカーを抑制する機能を有した撮像装置１００と、撮像装置１００と接続する外部装置であるクライアント装置２００がネットワーク３００を介して相互に通信可能な状態で接続される。すなわち、撮像装置１００は図１の撮像システムにおいてはネットワークカメラとして用いられる。
【００１４】
クライアント装置２００は、撮像装置１００に対して、カメラ制御に関する各種コマンドを送信する。撮像装置１００は、それらのコマンドに対するレスポンスや撮像した画像データをクライアント装置２００に送信する。
【００１５】
続いて、撮像装置１００の詳細を説明する。
【００１６】
撮像装置１００は、レンズ１０１、撮像素子部１０２、画像処理部１０３、ＮＷ処理部１０４、及びレンズ駆動部１０５を備える。レンズ１０１は、被写体から入射する光を結像する光学レンズである。撮像素子部１０２はレンズ１０１によって入射した光を電気信号への変換を行う。画像処理部１０３は、撮像素子部１０２で撮像された画像信号に対して現像処理を施す。ＮＷ処理部１０４は、画像処理部１０３より現像された画像を圧縮しネットワーク３００へ配信する。またＮＷ処理部１０４は、クライアント装置２００から送信されるカメラ制御コマンドを受信し、適切なパケット処理等を行った後に画像処理部１０３やレンズ駆動部１０５へ伝達する。レンズ駆動部１０５は、画像処理部１０３の映像に基づき、適切な焦点位置になるようレンズ１０１のＡＦ制御を行う。また、レンズ駆動部１０５は、クライアント装置２００から送信されるカメラ制御コマンドにより、レンズ１０１の画角制御も行う。なお、ＡＦ制御や画角制御を必要としない場合は、撮像装置１００からレンズ駆動部１０５をなくしてもよい。
【００１７】
続いて、クライアント装置２００の詳細を説明する。
【００１８】
クライアント装置２００は、ＮＷ処理部２０１、制御部２０２、表示部２０３、及び入力部２０４を備える。ＮＷ処理部２０１は、撮像装置１００から画像データ等をネットワーク３００経由して受信する。またＮＷ処理部２０１では、撮像装置１００に対してカメラ制御コマンドの送信も行う。制御部２０２は、撮像装置１００から得た画像情報を、表示部２０３にて表示する。入力部２０４は、キーボード、マウス、タッチパネルなどのポインティング・デバイスなどが使用され、クライアント装置２００を操作するユーザは、入力部２０４を介して表示部２０３上に表示されるユーザーインターフェースを操作する。
【００１９】
ネットワーク３００は、例えばＥｔｈｅｒｎｅｔ（登録商標）等の通信規格を満足する複数のルータ、スイッチ、ケーブル等から構成される。しかしながら、撮像装置１００とクライアント装置２００との間の通信を行うことができるものであれば、その通信規格、規模、構成を問わない。例えば、ネットワーク３００は、インターネットや有線ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、無線ＬＡＮ（Ｗｉｒｅｌｅｓｓ  ＬＡＮ）、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）等により構成されていても良い。なお、本実施形態における撮像装置１００は、例えば、ＰｏＥ（Ｐｏｗｅｒ  Ｏｖｅｒ  Ｅｔｈｅｒｎｅｔ（登録商標））に対応していても良く、ネットワーク３００を構成するケーブルを介して電力を供給されても良い。
【００２０】
また、本実施形態の撮像装置１００は、上述した通りネットワークカメラとして用いられているが、ＮＷ処理部１０４を搭載せず、単独で動作するビデオカメラなどであってもよい。 
【００２１】
図２は、図１における撮像装置１００の撮像素子部１０２の構成を示す概略図である。
【００２２】
図２において、撮像素子部１０２は、画素部１０２１、水平走査回路１０２２、垂直走査回路１０２３、ＣＤＳ部１０２４、ＡＤＣ部１０２５、及び出力部１０２６を備える。
【００２３】
画素部１０２１は、複数の単位画素３０１（図３）を行列状（２次元状）に配置しており、レンズ１０１により結像された光をその複数の単位画素３０１の夫々で受光する。水平走査回路１０２２は、画素部１０２１の複数の列を順に選択する。垂直走査回路１０２３は、画素部１０２１の複数の行を順に選択する。ＣＤＳ部１０２４は、水平走査回路１０２２及び垂直走査回路１０２３で選択された単位画素３０１において生じる読み出しノイズを公知の方法により低減する。ＡＤＣ部１０２５は、画素部１０２１からその列毎に出力されるアナログ信号をデジタル信号に変換する。すなわち、撮像素子部１０２はローリングシャッターにより単位画素３０１における電荷の蓄積時間の制御を行う。尚、本実施例ではＡＤＣ部１０２５は列毎に画素部１０２１より出力されるアナログ信号をデジタル信号に変換しているが、これに限定されず、行毎に変換するようにしてもよい。出力部１０２６は、単位画素３０１の画素情報を画像処理部１０３に出力する。尚、図２では撮像素子部１０２からデジタル信号が出力されるが、撮像素子部１０２からＡＤＣ部１０２５をなくし、画素部１０２１からアナログ信号を出力するようにしてもよい。
【００２４】
図３は、撮像素子部１０２の画素部１０２１の構成を示す概略図である。
【００２５】
図３において、画素部１０２１は、複数の単位画素３０１を行列状に配置する。単位画素３０１は夫々、マイクロレンズ３０２と、光電変換素子３０３，３０４で構成される。マイクロレンズ３０２は、光を集約することで光電変換素子３０３，３０４の感度を向上させる。光電変換素子３０３，３０４は、マイクロレンズ３０２により集約された光を電荷に変換する素子である。なお、図３では、１つのマイクロレンズ３０２に対して、２つの光電変換素子３０３，３０４を設けられているが、これらの光電変換素子３０３，３０４は図４にて後述するように夫々任意にそのシャッタースピードを変更することが可能である。
【００２６】
図４は、画素部１０２１の単位画素３０１の回路図である。
【００２７】
図４において、単位画素３０１は、光電変換素子３０３，３０４、転送スイッチ４０１，４０２、フローティングディフュージョン部（ＦＤ部）４０３、アンプ４０４、リセットスイッチ４０５、及びセレクトスイッチ４０６を備える。
【００２８】
光電変換素子３０３，３０４は、図３の説明において前述したように、同一のマイクロレンズ３０２と共に単位画素３０１を構成する。転送スイッチ４０１は、光電変換素子３０３から出力される電荷を転送するためのスイッチであり、転送スイッチ４０２は、光電変換素子３０４から出力される電荷を転送するためのスイッチである。これらの転送スイッチ４０１，４０２がＯＮになると、光電変換素子３０３，３０４に蓄積された電荷が光電変換素子３０３，３０４に対して共通のＦＤ部４０３に転送される。またこの転送スイッチ４０１，４０２のＯＮ／ＯＦＦは、転送信号φＴｘ＿１，φＴｘ＿２により独立に制御される。すなわち、光電変換素子３０３，３０４における電荷の蓄積時間、すなわちシャッタースピードは、転送信号φＴｘ＿１，φＴｘ＿２によりそれぞれに任意に変更できる。リセットスイッチ４０５はＦＤ部４０３を初期化するためのスイッチであり、リセット信号φＲＳＴによりそのＯＮ／ＯＦＦは制御される。ＦＤ部４０３はアンプ４０４に接続されており、ＦＤ部４０３に光電変換素子３０３，３０４から転送された電荷は、アンプ４０４によって、電荷量に応じた電圧値に変換される。セレクトスイッチ４０６は、ＯＮになるとアンプ４０４で変換された電圧値を画素信号として出力するスイッチであり、垂直パルス信号φＳＥＬによりそのＯＮ／ＯＦＦは制御される。
【００２９】
図５は、本発明の第１の実施形態に係る、単位画素３０１の各光電変換素子３０３，３０４に対する蓄積時間の制御方法を説明するためのグラフである。
【００３０】
以下、撮像装置１００の外部の図１において不図示の光源に供給している電源の周波数（以下、電源周波数という）を５０Ｈｚ、撮像素子部１０２の水平同期信号を１００ｋＨｚ、フレームレートを３０ｆｐｓとする場合について説明する。但し、電源周波数、水平同期信号、フレームレートはこれらの値に限定されるものではない。
【００３１】
図５において、グラフの横軸は、フレームの明るさを示し、その縦軸は単位画素３０１における電荷の蓄積時間を示す。尚、フレームの明るさは、光電変換素子３０３，３０４における電荷の平均蓄積時間が長い程明るくなる。
【００３２】
また、実線で示す蓄積時間５０１は、単位画素３０１の目標とする蓄積時間であり、点線で示す蓄積時間５０２は、光電変換素子３０３の蓄積時間であり、クライアント装置２００の制御部２０２によりフリッカーを抑制する時間に設定される。
【００３３】
ここで、フリッカーを抑制する時間とは、電源周波数と画像処理部１０３で動画を現像する場合のフレームレートにより決定される時間であり、具体的には、以下の式により求められる。
フリッカーを抑制する時間（ｓ）＝０．５ｎ／電源周波数（ｎ＝０、１、２、３・・・）＜１／フレームレート
【００３４】
ここでは、１／１００ｓ、１／５０ｓ、１／３３．３ｓの３つの時間がフリッカーを抑制する時間として求められる。尚、光電変換素子３０３に設定される蓄積時間は、この求められた時間から多少誤差があってもよい。
【００３５】
さらに、図５において、破線で示す蓄積時間５０３は光電変換素子３０４の蓄積時間であり、蓄積時間５０２，５０３の平均蓄積時間が蓄積時間５０１になるようクライアント装置２００の制御部２０２により光電変換素子３０４の蓄積時間５０３を設定される。
【００３６】
例えば、蓄積時間５０１が１／４０ｓ、蓄積時間５０２が１／３３．３ｓの場合、蓄積時間５０３は、１／５０ｓと求められる。
【００３７】
このように、第１の実施形態においては、光電変換素子３０３，３０４の一方の蓄積時間をフリッカーを抑制する時間に設定し、他方の蓄積時間を、光電変換素子３０３，３０４の平均蓄積時間が目標とする蓄積時間５０１となるよう制御する。これにより、光電変換素子３０３，３０４の両方を目標とする蓄積時間５０１に設定する従来の制御方法の場合に比べ、フリッカーを抑制することができる。
【００３８】
尚、第１の実施形態では、図３に示すように、１つの単位画素３０１に２つの光電変換素子３０３，３０４が設けられているが、１つの単位画素３０１に３つ以上の光電変換素子が設けられていてもよい。例えば、単位画素３０１を４つの光電変換素子が設けられるクアッドベイアーとしてもよい。この場合は、単位画素３０１の１つ以上の光電変換素子の蓄積時間をフリッカーを抑制する時間に設定する。
【００３９】
また、第１の実施形態では、蓄積時間５０２，５０３は、クライアント装置２００の制御部２０２により設定されるが、図５に示す求め方を用いて設定されるのであればこれに限定されない。例えば、電源周波数をクライアント装置２００から取得した撮像装置１００のＮＷ処理部１０４において蓄積時間５０２，５０３が設定されてもよい。
【００４０】
図６は、図５の制御方法を実行した場合のフリッカーの量と従来の制御方法を実行した場合のフリッカーの量の差を示すグラフである。
【００４１】
図６において、曲線６０１は、光電変換素子３０３，３０４の蓄積時間を同じとする、従来の制御方法を実行した場合のフリッカーの量を示す。また、曲線６０２は、図５を用いて説明したように、光電変換素子３０３の蓄積時間をフリッカーを抑制する時間に設定する、第１の実施形態の制御方法を実行した場合のフリッカーの量を示す。グラフの横軸は光電変換素子３０３，３０４の平均蓄積時間を示し、その縦軸は、曲線６０１の平均蓄積時間が１／１５０ｓの場合のフリッカーの量を基準値１とした場合のフリッカーの量を示す。
【００４２】
図６で示す通り、第１の実施形態の制御方法は、平均蓄積時間が１／２００ｓや１／６６ｓの場合に特にフリッカーの抑制の効果があることが確認できる。また、クライアントがフリッカーの量を０．６まで許容した場合、従来の制御方法においては平均蓄積時間、すなわち目標とする蓄積時間５０１は１／１００ｓより短くできなかった。これに対し、第１の実施形態の制御方法においては目標とする蓄積時間５０１を１／２４０ｓまで短くできる。すなわち露出制御の自由度を向上させることができる。
【００４３】
図７は、撮像素子部１０２の第１の実施形態に係る駆動シーケンスである。
【００４４】
図７において、横軸を時間として、撮像素子部１０２の画素部１０２１の各列の蓄積時間７０２，７０３が示される。また、垂直同期信号７０１は、撮像素子部１０２のフレームの読み出し開始する信号である。
【００４５】
蓄積時間７０２は、フリッカーを抑制する時間に設定されている、光電変換素子３０３の蓄積時間であり、ローリングシャッターで制御される。すなわち、光電変換素子３０３の蓄積時間の開始タイミングは、その単位画素３０１が配置される行毎にずれるよう制御される。尚、光電変換素子３０３の蓄積時間がローリングシャッターで制御されていればよく、例えばその開始タイミングは列毎にずれるようにしてもよい。
【００４６】
蓄積時間７０３は、図５の説明にて上述した通り、対となる光電変換素子３０３の蓄積時間７０２、及びその単位画素３０１の目標とする蓄積時間に応じて決定される、光電変換素子３０４の蓄積時間である。蓄積時間７０３は、蓄積時間７０２と同様ローリングシャッターで制御される。すなわち、光電変換素子３０３と同様、光電変換素子３０４の蓄積時間の開始タイミングは、その単位画素３０１が配置される行毎にずれるよう制御される。
【００４７】
図８は、図７の駆動シーケンスを示すタイミングチャートである。
【００４８】
なお、図８に示すタイミングチャートは、画素部１０２１の列の１つの蓄積時間７０２，７０３の駆動シーケンスを示す。図７で上述した通り、単位画素３０１における光電変換素子３０３、３０４の蓄積時間の開始タイミングは、その単位画素３０１が配置される行毎にずれるよう制御されるが、その駆動シーケンス自体は画素部１０２１のいずれの列においても同様である。
【００４９】
まず、時刻ｔ８０１において、転送信号φＴＸ＿１とリセット信号φＲＳＴをローレベルからハイレベルへと遷移する。これにより、光電変換素子３０３及びＦＤ部４０３はリセット状態となる。次いで、時刻ｔ８０２において、転送信号φＴＸ＿１をハイレベルからローレベルへと遷移する。これにより、光電変換素子３０３の電荷蓄積（Ａ＿ｓｈｕｔｔｅｒ）が開始する。次いで、時刻ｔ８０３において、転送信号φＴＸ＿２をローレベルからハイレベルへと遷移する。これにより、光電変換素子３０４はリセット状態となる。次いで、時刻ｔ８０４において、転送信号φＴＸ＿２をハイレベルからローレベルへと遷移する。これにより、光電変換素子３０４の電荷蓄積（Ｂ＿ｓｈｕｔｔｅｒ）が開始する。次いで、時刻ｔ８０５において、垂直パルス信号φＳＥＬをローレベルからハイレベルへと遷移する。これにより、アンプ４０４で変換されたＦＤ部４０３のリセットレベルの電荷量に応じた電圧値がセレクトスイッチ４０６が画素信号として出力される。この出力された画素信号を、リセット雑音を除去するＣＤＳ部１０２４はリセットレベルとして取得する。次いで、時刻ｔ８０６において、リセット信号φＲＳＴと垂直パルス信号φＳＥＬをハイレベルからローレベルへと遷移する。これにより、セレクトスイッチ４０６は画素信号の出力を停止し、ＦＤ部４０３は光電変換素子３０３，３０４からの電荷転送待ち状態となる。次いで、ｔ８０７では転送信号φＴＸ＿１，φＴＸ＿２をローレベルからハイレベルへと遷移する。これにより、光電変換素子３０３，３０４は電荷の蓄積を終了し、転送スイッチ４０１が光電変換素子３０３，３０４からの電荷をＦＤ部４０３に転送を開始する。転送された電荷はＦＤ部４０３で保持される。次いでｔ８０８では、転送信号φＴＸ＿１，φＴＸ＿２をハイレベルからローレベルへ遷移する。これにより、転送スイッチ４０１による光電変換素子３０３，３０４からの電荷のＦＤ部４０３への転送を終了する。次いでｔ８０９では、垂直パルス信号φＳＥＬをローレベルからハイレベルへと遷移する。これにより、ＦＤ部４０３で保持していた電荷が、アンプ４０４及びセレクトスイッチ４０６を介して、画素信号としてＣＤＳ部１０２４に転送される。次いで、ｔ８１０にて、垂直パルス信号φＳＥＬをハイレベルかローレベルへと遷移する。これにより、セレクトスイッチ４０６は画素信号の出力を停止する。次いで、ｔ８１０以降は、再びｔ８０１からｔ８１０を繰り返す。
【００５０】
このように、第１の実施形態では、単位画素３０１における光電変換素子３０３，３０４は同じｔ８０７のタイミングでＦＤ部４０３に転送される。これにより、撮像素子部１０２のフレームの読み出しを制御する垂直同期信号７０１に、光電変換素子３０３，３０４の蓄積時間を制御するローリングシャッターの駆動タイミングを同期させることができる。
【００５１】
図９は、第１の実施形態に係る単位画素３０１における各光電変換素子３０３，３０４の蓄積時間の組み合わせ決定処理の手順を説明するフローチャートである。
【００５２】
第１の実施形態では、フリッカーを抑制する光電変換素子３０３，３０４の蓄積時間の組み合わせ（以下、シャッターの組み合わせという）が複数ある。例えば単位画素３０１の目標とする蓄積時間を１／９０ｓとする場合、１／１００ｓと１／８１．８ｓというシャッターの組み合わせと、１／５０ｓと１／４５０ｓというシャッターの組み合わせがある。
【００５３】
そこで本処理においては、撮影シーンに応じてそのシャッターの組み合わせを決定する。具体的には、動き被写体を優先させる撮影の場合、すなわち得られる映像にブレが生じないようにすることを優先する撮影シーンでは、２つの蓄積時間の差が小さいシャッターの組み合わせが選択される。すなわち、単位画素３０１の目標とする蓄積時間が１／９０ｓの場合、１／１００ｓと１／８１．８ｓのシャッターの組み合わせが選択される。また、動き被写体を優先させる撮影でない場合、すなわち、第３の実施形態において後述するよりフリッカーを抑制することを優先させる撮影シーンでは、２つの蓄積時間の差が大きいシャッターの組み合わせが選択される。すなわち、単位画素３０１の目標とする蓄積時間が１／９０ｓの場合、１／５０ｓと１／４５０ｓのシャッターの組み合わせが選択される。
【００５４】
図９において、まず、ステップＳ９０１にシャッターの組み合わせが２通り以上ある場合は、ステップＳ９０２に進み、そうでない場合はそのまま本処理を終了する。
【００５５】
ステップＳ９０２では、動き被写体を優先させる撮影か否かを判定する。次に、動き被写体を優先させる撮影である場合は、ステップＳ９０３にて光電変換素子３０３，３０４の蓄積時間の差が小さい組み合わせを選択し、本処理を終了する。一方、動き被写体を優先しない撮影である場合は、ステップＳ９０４にて光電変換素子３０３，３０４の蓄積時間の差が大きい組み合わせを選択し、本処理を終了する。なお図９の処理は、撮像装置１００で実行するようにしてもよいし、クライアント装置２００で実行するようにしてもよい。
【００５６】
図１０は、クライアント装置２００の表示部２０３上で表示されるユーザーインターフェースの一例を示す図である。
【００５７】
図１０に示すユーザーインターフェース１００１では、撮像装置１００で撮影された映像１００２と、撮像装置１００のカメラ機能の設定が行われる設定部１００３が表示される。
【００５８】
設定部１００３には、シャッターモード設定部１００４と電源周波数設定部１００５が設けられている。シャッターモード設定部１００４は、光電変換素子３０３，３０４の蓄積時間を同じにする通常モードと光電変換素子３０３，３０４を図５で説明したように異なる蓄積時間にしてフリッカーを抑制するフリッカー対策モードがユーザ選択可能に表示される。クライアントは、撮影環境の光源がフリッカー生じさせる種類（例えば蛍光灯）であるか否か等に応じてシャッターモード設定部１００４でモードの選択を行う。なおシャッターモード設定部１００４において、特許文献１に記載される他のモードもユーザ選択可能に表示するようにしてもよい。電源周波数設定部１００５では、入力部２０４においてユーザ入力された値を電源周波数の値として設定する。電源周波数の値によって、光電変換素子３０３の蓄積時間としてクライアント装置２００の制御部２０２により設定される、フリッカーを抑制する時間が変化するからである。このように、クライアントは、図１０のユーザーインターフェース１００１において上記モードの選択や電源周波数の値の入力を行うだけで、撮像装置１００で撮影される映像１００２のフリッカーを抑制することができる。 
【００５９】
（第２の実施形態）
以下、説明する第２の実施形態は、第１の実施形態とは異なる方法で、単位画素３０１の各光電変換素子３０３，３０４に対する蓄積時間の制御を行う。これにより、フリッカーを抑制する時間として１／フレームレート以上の蓄積時間を設定することを可能にする。よって、ハードウェア構成については第１の実施形態と同一であるため同一の構成には同一の符号を付し、重複した説明は省略する。
【００６０】
図１１は、撮像素子部の第２の実施形態に係る駆動シーケンスを表すタイミングチャートである。
【００６１】
図１１に示すように、第２の実施形態では、光電変換素子３０３，３０４の蓄積時間をフレーム毎に入れ替える。かかる入れ換えを行わない第１実施形態では、フレームレートが３０ｆｐｓで単位画素３０１の目標とする蓄積時間を１／４０ｓにした場合、フリッカーを抑制する時間が設定される光電変換素子３０３の蓄積時間は最大で１／３３．３ｓとなる。これに対し、第２の実施形態では、光電変換素子３０３，３０４の蓄積時間をフレーム毎に入れ替えることで、フリッカーを抑制する時間として設定する光電変換素子３０３，３０４の蓄積時間を１／フレームレート以上とすることを実現する。例えば、第２の実施形態では、フレームレートが３０ｆｐｓで単位画素３０１の目標とする蓄積時間を１／４０ｓにした場合、フリッカーを抑制する時間が設定される光電変換素子３０３，３０４の蓄積時間は最大で１／２５ｓとなる。尚、この場合、この時間と単位画素３０１の目標とする蓄積時間に基づき算出される他方の蓄積時間は１／１００ｓとなる。以下、フレーム毎に入れ替えられる光電変換素子３０３，３０４の蓄積時間が上記例にある１／２５ｓと１／１００ｓである場合について説明する。
【００６２】
なお図１１では、ｔ１１０１からｔ１１１９の間で、２フレーム分の画像を取得している。
【００６３】
まず、時刻ｔ１１０１において、転送信号φＴＸ＿１，φＴＸ＿２とリセット信号φＲＳＴをローレベルからハイレベルへと遷移する。これにより、光電変換素子３０３，３０４及びＦＤ部４０３がリセット状態となる。次いで、時刻ｔ１１０２において、転送信号φＴＸ＿１，φＴＸ＿２をハイレベルからローレベルへと遷移する。これにより、光電変換素子３０３，３０４の電荷蓄積（Ａ＿ｓｈｕｔｔｅｒ，Ｂ＿ｓｈｕｔｔｅｒ）が開始する。次いで、時刻ｔ１１０３において、垂直パルス信号φＳＥＬをローレベルからハイレベルへと遷移する。これにより、アンプ４０４で変換されたＦＤ部４０３のリセットレベルの電荷量に応じた電圧値がセレクトスイッチ４０６が画素信号として出力される。この出力された画素信号を、リセット雑音を除去するＣＤＳ部１０２４はリセットレベルとして取得する。次いで、時刻ｔ１１０４において、垂直パルス信号φＳＥＬをハイレベルからローレベルへと遷移する。これにより、セレクトスイッチ４０６は画素信号の出力を停止する。
【００６４】
次いで、時刻ｔ１１０５において、転送信号φＴＸ＿１をローレベルからハイレベルへ、リセット信号φＲＳＴをハイレベルからローレベルへと遷移する。これにより、光電変換素子３０３に蓄積された電荷のＦＤ部４０３への転送が開始する。次いで、時刻ｔ１１０６において、転送信号φＴＸ＿１をハイレベルからローレベルへ遷移する。これにより、光電変換素子３０３は、１／１００ｓの蓄積時間における電荷の蓄積を終了する。次いで、時刻ｔ１１０７において、垂直パルス信号φＳＥＬをローレベルからハイレベルへと遷移する。これにより、ＦＤ部４０３で保持していた電荷が、アンプ４０４及びセレクトスイッチ４０６を介して、画素信号としてＣＤＳ部１０２４に転送される。次いで、時刻ｔ１１０８において、転送信号φＴＸ＿１とリセット信号φＲＳＴをローレベルからハイレベルへ、垂直パルス信号φＳＥＬをハイレベルからローレベルへと遷移する。これにより、光電変換素子３０３及びＦＤ部４０３がリセット状態となり、セレクトスイッチ４０６は画素信号の出力を停止する。次いで、時刻ｔ１１０９において、転送信号φＴＸ＿１をハイレベルからローレベルへと遷移する。これにより、光電変換素子３０３の蓄積時間を再び開始する。
【００６５】
次いで、時刻ｔ１１１０において、垂直パルス信号φＳＥＬをローレベルからハイレベルへと遷移する。これにより、アンプ４０４で変換されたＦＤ部４０３のリセットレベルの電荷量に応じた電圧値がセレクトスイッチ４０６が画素信号として出力される。この出力された画素信号を、リセット雑音を除去するＣＤＳ部１０２４はリセットレベルとして取得する。次いで、時刻ｔ１１１１において、垂直パルス信号φＳＥＬをハイレベルからローレベルへと遷移する。これにより、セレクトスイッチ４０６は画素信号の出力を停止する。次いで、時刻ｔ１１１２において、転送信号φＴＸ＿２をローレベルからハイレベルへ、リセット信号φＲＳＴをハイレベルからローレベルへと遷移する。これにより、光電変換素子３０４に蓄積された電荷のＦＤ部４０３への転送が開始する。なお、時刻ｔ１１０５で光電変換素子３０３から転送された信号と時刻ｔ１１１２で光電変換素子３０４から転送された信号は、ＣＤＳ部１０２４以降で加算される。次いで、時刻ｔ１１１３において、転送信号φＴＸ＿２をハイレベルからローレベルへと遷移する。これにより、光電変換素子３０４は１／２５ｓの蓄積時間における電荷の蓄積を終了する。次いで、時刻ｔ１１１４において、垂直パルス信号φＳＥＬをローイレベルからハイレベルへ遷移する。これにより、ＦＤ部４０３で保持していた電荷が、アンプ４０４及びセレクトスイッチ４０６を介して、画素信号としてＣＤＳ部１０２４に転送される。次いで、時刻ｔ１１１５において、転送信号φＴＸ＿２とリセット信号φＲＳＴをローレベルからハイレベルへ、垂直パルス信号φＳＥＬをハイレベルからローレベルへと遷移する。これにより、光電変換素子３０４及びＦＤ部４０３がリセット状態となり、セレクトスイッチ４０６は画素信号の出力を停止する。次いで、時刻ｔ１１１６において、転送信号φＴＸ＿１をハイレベルからローレベルへと遷移する。これにより、光電変換素子３０４の蓄積時間を再び開始する。
【００６６】
次いで時刻ｔ１１１７において、垂直パルス信号φＳＥＬをローレベルからハイレベルへと遷移する。これにより、アンプ４０４で変換されたＦＤ部４０３のリセットレベルの電荷量に応じた電圧値がセレクトスイッチ４０６が画素信号として出力される。この出力された画素信号を、リセット雑音を除去するＣＤＳ部１０２４はリセットレベルとして取得する。次いで、時刻ｔ１１１８において、垂直パルス信号φＳＥＬをハイレベルからローレベルへと遷移する。これにより、セレクトスイッチ４０６は画素信号の出力を停止する。次いで、時刻ｔ１１１９において転送信号φＴＸ＿１，φＴＸ＿２をローレベルからハイレベルへ、リセット信号φＲＳＴをハイレベルからローレベルへと遷移する。これにより、光電変換素子３０３は、１／２５ｓの蓄積時間における電荷の蓄積を終了し，光電変換素子３０４は１／１００ｓの蓄積時間における電荷の蓄積を終了する。また、転送スイッチ４０１が光電変換素子３０３，３０４からの電荷をＦＤ部４０３に転送を開始する。転送された電荷はＦＤ部で保持される。次いで、時刻ｔ１１２０において、転送信号φＴＸ＿１，φＴＸ＿２をハイレベルからローレベルへ遷移する。これにより、転送スイッチ４０１が光電変換素子３０３，３０４からの電荷をＦＤ部４０３に転送を終了する。次いで、時刻ｔ１１２１において、垂直パルス信号φＳＥＬをローレベルからハイレベルへ遷移する。これにより、ＦＤ部４０３で保持していた電荷が、アンプ４０４及びセレクトスイッチ４０６を介して、画素信号としてＣＤＳ部１０２４に転送される。次いで、時刻ｔ１１２２において、垂直パルス信号φＳＥＬをハイレベルからローレベルへ遷移する。これにより、セレクトスイッチ４０６は画素信号の出力を停止する。ｔ１１２３以降は、再びｔ１１０１からｔ１１２２を繰り返す。
【００６７】
このように、第２の実施形態では、単位画素３０１における光電変換素子３０３，３０４の蓄積時間を、フレーム毎にフリッカーを抑制する時間と、この時間と単位画素３０１の目標とする蓄積時間に基づき算出される時間の一方に順に切り替える。これにより、フリッカーを抑制する時間として１／フレームレート以上の蓄積時間を設定したとしても、２フレーム分の画素信号の出力がされる毎に、各光電変換素子３０３，３０４において同一タイミング（ｔ１１２３）で電荷の蓄積が開始される。すなわち、撮像素子部１０２のフレームの読み出しを制御する垂直同期信号７０１に、光電変換素子３０３，３０４の蓄積時間を制御するローリングシャッターの駆動タイミングを同期させることができる。
【００６８】
（第３の実施形態）
以下、説明する第３の実施形態は、単位画素３０１の光電変換素子３０３，３０４の一方の蓄積時間の制御は第１の実施形態と同様ローリングシャッターにより行う。但し、その他方の光電変換素子の蓄積時間の制御をグローバルシャッターにより行うことでよりフリッカーをより抑制させる点で第１の実施形態と異なる。尚、グローバルシャッターでは、画素部１０２１に配置される全ての単位画素３０１の光電変換素子３０３，３０４の他方からの電荷が同時タイミングで取得される。
【００６９】
また上述したように、単位画素３０１の光電変換素子３０３，３０４の蓄積時間の組み合わせは、図９の処理により決定される。
【００７０】
すなわち、ハードウェア構成は、撮像素子部１０２が光電変換素子３０４の蓄積時間の制御をローリングシャッターからグローバルシャッターに切り替えて行う切替手段を有する点以外は第１の実施形態と同一である。このため、以下、第１の実施形態と同一の構成には同一の符号を付し、重複した説明は省略する。
【００７１】
図１２は、撮像素子部１０２の第３の実施形態に係る駆動シーケンスである。
【００７２】
図１２において、横軸を時間として、撮像素子部１０２の画素部１０２１の各列の光電変換素子３０３，３０４の蓄積時間１２０２，１２０３が示される。また、垂直同期信号１２０１は、撮像素子部１０２のフレームの読み出し開始する信号である。
【００７３】
蓄積時間１２０２は、フリッカーを抑制する時間に設定されている、光電変換素子３０３の蓄積時間であり、ローリングシャッターで制御される。すなわち、光電変換素子３０３の蓄積時間の開始タイミングは、その単位画素３０１が配置される行毎にずれるよう制御される。
【００７４】
蓄積時間１２０３は、光電変換素子３０４の蓄積時間であり、グローバルシャッターで制御される。また、その時間幅は、図５の説明にて上述した通り、対となる光電変換素子３０３の蓄積時間１２０２、及びその単位画素３０１の目標とする蓄積時間に応じて決定される。このように蓄積時間１２０３は、グローバルシャッターで制御されるため、ローリングシャッターの場合と異なり、光電変換素子３０３の蓄積時間の開始タイミングは行毎にずらす必要がない。よって、各列の光電変換素子３０４の蓄積時間の開始タイミングは同一に設定される。また、蓄積時間１２０３の制御はグローバルシャッターにより行われるため、光電変換素子３０４の蓄積時間によってフリッカーが発生するということがない。つまり、光電変換素子３０３，３０４で蓄積した電荷を加算してもフリッカーが発生しない。
【００７５】
図１３は、図１２の駆動シーケンスを表すタイミングチャートである。
【００７６】
なお、図１３では、画素部１０２１の所定の列に配置される各単位画素３０１における光電変換素子３０３，３０４の蓄積時間１２０２，１２０３の駆動シーケンスを示す。
【００７７】
まず、時刻ｔ１３０１において、転送信号φＴＸ＿１とリセット信号φＲＳＴをローレベルからハイレベルへと遷移する。これにより、光電変換素子３０３及びＦＤ部４０３はリセット状態となる。次いで、時刻ｔ１３０２において、転送信号φＴＸ＿１をハイレベルからローレベルへと遷移する。これにより、光電変換素子３０３の電荷蓄積（Ａ＿ｓｈｕｔｔｅｒ）が開始する。次いで、時刻ｔ１３０３において、垂直パルス信号φＳＥＬをローレベルからハイレベルへと遷移する。これにより、アンプ４０４で変換されたＦＤ部４０３のリセットレベルの電荷量に応じた電圧値がセレクトスイッチ４０６が画素信号として出力される。この出力された画素信号を、リセット雑音を除去するＣＤＳ部１０２４はリセットレベルとして取得する。次いで、時刻ｔ１３０４において、垂直パルス信号φＳＥＬをハイレベルからローレベルへと遷移する。これにより、セレクトスイッチ４０６は画素信号の出力を停止する。次いで、時刻ｔ１３０５において、転送信号φＴＸ＿２をローレベルからハイレベルへと遷移する。これにより、光電変換素子３０４はリセット状態となる。次いで、時刻ｔ１３０６において、転送信号φＴＸ＿２とリセット信号φＲＳＴをハイレベルからローレベルへと遷移する。これにより、光電変換素子３０４の電荷蓄積が開始し、ＦＤ部４０３は光電変換素子３０３，３０４からの電荷転送待ち状態となる。次いで、時刻ｔ１３０７において、転送信号φＴＸ＿２をローレベルからハイレベルへと遷移する。これにより、光電変換素子３０４の電荷蓄積が終了し、転送スイッチ４０１が光電変換素子３０４からの電荷をＦＤ部４０３に転送を開始する。これにより光電変換素子３０４の電荷の一時的なＦＤ部４０３への保持が開始する。次いで、時刻ｔ１３０８において、転送信号φＴＸ＿２をハイレベルからローレベルへと遷移する。これにより、転送スイッチ４０１による光電変換素子３０４からの電荷のＦＤ部４０３への転送を終了する。
【００７８】
次いで、ｔ１３０９において、転送信号φＴＸ＿１をローレベルからハイレベルへと遷移する。これにより、光電変換素子３０３からＦＤ部４０３へ電荷を転送し、ｔ１３０７時でＦＤ部４０３に一時的に保持された光電変換素子３０４からの電荷と加算する。次いで、ｔ１３１０において、転送信号φＴＸ＿１をハイレベルからローレベルへと遷移する。これにより、転送スイッチ４０１による光電変換素子３０３からの電荷のＦＤ部４０３への転送を終了する。次いで、ｔ１３１１において、垂直パルス信号φＳＥＬをローレベルからハイレベルへ遷移する。これにより、ＦＤ部４０３保持していた電荷が、アンプ４０４及びセレクトスイッチ４０６を介して、画素信号としてＣＤＳ部１０２４に転送される。次いで、ｔ１３１２において、垂直パルス信号φＳＥＬをハイレベルからローレベルへと遷移する。これにより、セレクトスイッチ４０６は画素信号の出力を停止する。ｔ１３１３以降は、再びｔ１３０１からｔ１３１２を繰り返す。
【００７９】
このように、第３の実施形態では、光電変換素子３０４の蓄積時間はグローバルシャッターにより制御されているため、画素部１０２１のどの行においても同一のタイミング（ｔ１３０６）において光電変換素子３０４は電荷の蓄積を開始する。よって、ＦＤ部４０３は、蓄積時間１２０２，１２０３の終端の差を調整すべく、ｔ１３０７からｔ１３１０までの間、光電変換素子３０４からの電荷を一時的に保持する。これにより、光電変換素子３０３，３０４からの電荷を、ＦＤ部４０３からＣＤＳ部１０２４に画素信号として転送するタイミング（ｔ１３１１）は同一となる。すなわち、撮像素子部１０２のフレームの読み出しを制御する垂直同期信号７０１に、光電変換素子３０３，３０４からの電荷を、ＦＤ部４０３からＣＤＳ部１０２４に画素信号として転送するタイミングを同期させることができる。
【００８０】
尚、上述の通りＦＤ部４０３で一時的に電荷を保持するとリーク電流によるノイズがのるという問題がある。しかし、第３の実施形態は、図９を用いて上述の通り、光電変換素子３０４より光電変換素子３０３の蓄積時間が長い場合に実行され、映像に生じるノイズは蓄積時間の長い光電変換素子３０３でのほうが支配的である。このため、ＦＤ部４０３のリークによるノイズの影響は小さい。
【００８１】
（第４の実施形態）
以下、説明する第４の実施形態は、グローバルシャッターにより制御される光電変換素子の蓄積時間の制御を第３の実施形態とは異なる方法で行うことよりＦＤ部４０３のリークによるノイズを抑制する。よって、ハードウェア構成については上記相違点以外は第３の実施形態と同一であるため同一の構成には同一の符号を付し、重複した説明は省略する。
【００８２】
図１４は、撮像素子部１０２の第４の実施形態に係る駆動シーケンスである。
【００８３】
図１４において、横軸を時間として、撮像素子部１０２の画素部１０２１の各列の蓄積時間１４０２，１４０３，１４０４が示される。また、垂直同期信号１４０１は、撮像素子部１０２のフレームの読み出し開始する信号である。
【００８４】
蓄積時間１４０２は、フリッカーを抑制する時間に設定されている、光電変換素子３０３の蓄積時間であり、ローリングシャッターで制御される。
【００８５】
蓄積時間１４０３，１４０４は、光電変換素子３０４の蓄積時間であり、グローバルシャッターで制御される。また、これらの時間幅は、第３の実施形態における光電変換素子３０４の蓄積時間１２０３といずれも同一の時間幅である。但し、蓄積時間１２０３は画素部１０２１の各列においてその開始タイミングが同一であったのに対して、蓄積時間１４０３，１４０４の開始タイミングは所定値だけずれている。但し、この所定値を０．５ｎ／光源の電源周波数（ｎ＝０、１、２、３・・・）とすることにより、光源の電源周波数により光電変換素子３０４が蓄積時間１４０３，１４０４で蓄積する光量が変化することを防止している。つまり、光電変換素子３０３の蓄積時間１４０２の間の電荷と光電変換素子３０４の蓄積時間１４０３の間の電荷の和と、光電変換素子３０３の蓄積時間１４０２の間の電荷と光電変換素子３０４の蓄積時間１４０４の間の電荷の和に差は発生しない。ひいては、かかるずれの発生によるフリッカーの発生はない。
【００８６】
上述の通り、第３の実施形態では、ＦＤ部４０３における光電変換素子３０４からの電荷を保持する期間が長いと、ＦＤ部４０３のリークによるノイズの影響が無視できなくなる。一方、第４の実施形態ではＦＤ部４０３における上記期間が閾値となった場合、光電変換素子３０４の蓄積時間を、蓄積時間１４０３より上記フリッカーを抑制する時間だけずらしたタイミングで蓄積を開始する蓄積時間１４０４とする。これにより、第４の実施形態では、光電変換素子３０４と光電変換素子３０３の蓄積時間の差が小さい場合であっても、第１の実施形態と比べてフリッカーをより抑制させつつ、ＦＤ部４０３のリークによるノイズの影響を抑制することができる。また、図９の処理において、動き被写体を優先した撮影を行うため、光電変換素子３０４と光電変換素子３０３の蓄積時間の差が小さい組み合わせが選択された場合、第１の実施形態ではなく第４の実施形態を用いれば、よりフリッカーを抑制することができる。
【００８７】
［その他の実施例］
本発明の目的は、前述した実施例の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、装置に供給することによっても、達成されることは言うまでもない。このとき、供給された装置の制御部を含むコンピュータ（またはＣＰＵやＭＰＵ）は、記憶媒体に格納されたプログラムコードを読み出し実行する。
【００８８】
この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施例の機能を実現することになり、プログラムコード自体及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００８９】
プログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【００９０】
また、上述のプログラムコードの指示に基づき、装置上で稼動しているＯＳ（基本システムやオペレーティングシステム）などが処理の一部又は全部を行い、その処理によって前述した実施例の機能が実現される場合も含まれることは言うまでもない。
【００９１】
さらに、記憶媒体から読み出されたプログラムコードが、装置に挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれ、前述した実施例の機能が実現される場合も含まれることは言うまでもない。このとき、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行う。
【符号の説明】
【００９２】
１００  撮像装置
１０２  撮像素子部
１０４  ＮＷ処理部
２００  クライアント装置
２０２  制御部
３００  ネットワーク
３０１  単位画素
３０３，３０４  光電変換素子
４０３  ＦＤ部
１０２１  画素部
１０２４  ＣＤＳ部
【図１】
2020014128.tif 000003
【図２】
2020014128.tif 000004
【図３】
2020014128.tif 000005
【図４】
2020014128.tif 000006
【図５】
2020014128.tif 000007
【図６】
2020014128.tif 000008
【図７】
2020014128.tif 000009
【図８】
2020014128.tif 000010
【図９】
2020014128.tif 000011
【図１０】
2020014128.tif 000012
【図１１】
2020014128.tif 000013
【図１２】
2020014128.tif 000014
【図１３】
2020014128.tif 000015
【図１４】
2020014128.tif 000016