(57)【要約】【課題】デジタルアナログ変換の際の信号変換の高精度化に有利な技術を提供する。【解決手段】表示装置は、デジタル信号をアナログ信号に変換する信号変換部と、前記アナログ信号が入力され、前記アナログ信号の信号レベルによって発光量が制御される発光素子を備える表示部と、を備える表示装置であって、前記デジタル信号を前記信号変換部に出力する信号振幅制限部をさらに備え、前記信号振幅制限部が出力するデジタル信号の振幅範囲は、前記信号振幅制限部に入力されるデジタル信号の振幅範囲よりも小さい。【選択図】図２
2020091428.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号をアナログ信号に変換する信号変換部と、
前記アナログ信号が入力され、前記アナログ信号の信号レベルによって発光量が制御される発光素子を備える表示部と、を備える表示装置であって、
前記デジタル信号を前記信号変換部に出力する信号振幅制限部をさらに備え、
前記信号振幅制限部が出力するデジタル信号の振幅範囲は、前記信号振幅制限部に入力されるデジタル信号の振幅範囲よりも小さい
ことを特徴とする表示装置。
【請求項２】
前記信号振幅制限部に入力されるデジタル信号の振幅の下限は第１の値であり、該入力されるデジタル信号の振幅の上限は第２の値であり、
前記信号振幅制限部が出力する前記デジタル信号の振幅の下限は前記第１の値よりも高く且つ前記第２の値より低い第３の値である
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記信号振幅制限部は、第１のＣＭＯＳインバータ回路と、該第１のＣＭＯＳインバータ回路からの信号の論理レベルを反転させる第２のＣＭＯＳインバータ回路と、を含み、
前記第１の値に対応する電圧は第１の電圧であり、前記第２の値に対応する電圧は第２の電圧であり、前記第３の値に対応する電圧は第３の電圧であり、
前記第１のＣＭＯＳインバータ回路および前記第２のＣＭＯＳインバータ回路のそれぞれを形成するＮＭＯＳトランジスタおよびＰＭＯＳトランジスタは、前記第２の電圧が与えられるノードと前記第３の電圧が与えられるノードとの間の電気経路において直列に接続されており、該ＮＭＯＳトランジスタのバックゲート端子には前記第１の電圧が与えられている
ことを特徴とする請求項２記載の表示装置。
【請求項４】
前記信号変換部には、前記第３の値から前記第２の値までの範囲内の複数の基準電圧であってそれらの電圧値が互いに異なる複数の基準電圧が供給され、
前記信号変換部は、前記複数の基準電圧のうち前記信号振幅制限部から受け取った信号に対応する１つを前記アナログ信号として出力する
ことを特徴とする請求項２又は請求項３記載の表示装置。
【請求項５】
デジタル信号として受け取った信号をレベルアップシフトして前記信号振幅制限部に出力するレベルアップシフタを更に備える
ことを特徴とする請求項１から請求項４の何れか１項記載の表示装置。
【請求項６】
前記表示部は、複数の画素が行列状に配列された画素アレイであり、
前記信号振幅制限部は、前記画素アレイの各列に対して複数設けられ、
前記信号変換部は、或る列の前記複数の信号振幅制限部のそれぞれから出力された前記デジタル信号に基づいて、その列の画素を駆動するための前記アナログ信号を出力する
ことを特徴とする請求項１から請求項５の何れか１項記載の表示装置。
【請求項７】
前記表示部は、複数の画素が行列状に配列された画素アレイであり、
各画素は、前記アナログ信号に応じた光量で発光可能な有機発光素子を含む
ことを特徴とする請求項１から請求項６の何れか１項記載の表示装置。
【請求項８】
請求項１から請求項７のいずれか１項記載の表示装置を備える
ことを特徴とする電気装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および電気装置に関する。
【背景技術】
【０００２】
特許文献１（例えば図１１、図１２等）には、複数の画素が配列された表示部と、各画素を駆動するための駆動部とを備える表示装置の構成が記載されている。この駆動部は、各列に位置する画素のうちの対応の一つに所定の駆動信号を供給し、その画素を発光させる。この駆動部は、デジタルアナログ変換を行うデジタルアナログコンバータを含み、上記駆動信号としてのアナログ信号を、複数（例えばＫビット（Ｋ＞２））のデジタル信号に基づいて生成し、対応の画素に供給する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−５７６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に、デジタルアナログコンバータは、トランジスタ等のスイッチ素子によりデジタルアナログ変換を行うが、その際、それに伴うノイズ（例えば、クロックフィードスルーやチャネルチャージインジェクション等のスイッチングノイズ）が発生しうる。このノイズは、デジタルアナログ変換の際の信号変換精度（例えば線形性）を低下させ、例えば、該デジタルアナログ変換により生成されるアナログ信号の信号値の不測の変動の原因となりうる。このことは、複数のデジタル信号に基づいてアナログ信号を生成する特許文献１の上記構成の場合、顕著な問題ともなりうる。そのため、特許文献１の表示装置には上記構成面において改善の余地があった。
【０００５】
本発明の目的は、デジタルアナログ変換の際の信号変換の高精度化に有利な技術を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一つの側面は表示装置にかかり、前記表示装置は、デジタル信号をアナログ信号に変換する信号変換部と、前記アナログ信号が入力され、前記アナログ信号の信号レベルによって発光量が制御される発光素子を備える表示部と、を備える表示装置であって、前記デジタル信号を前記信号変換部に出力する信号振幅制限部をさらに備え、前記信号振幅制限部が出力するデジタル信号の振幅範囲は、前記信号振幅制限部に入力されるデジタル信号の振幅範囲よりも小さいことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、デジタルアナログ変換による信号変換精度を向上可能となる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る表示装置の構成例を説明するための図である。
【図２】駆動部の構成例を説明するための図である。
【図３】レベルアップシフタの構成例を説明するための図である。
【図４】信号振幅制限部の構成例を説明するための図である。
【図５】信号変換部の構成例を説明するための図である。
【図６】表示装置の適用例を説明するための図である。
【図７】表示装置の適用例を説明するための図である。
【図８】表示装置の適用例を説明するための図である。
【図９】表示装置の適用例を説明するための図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら本発明の好適な実施形態について説明する。尚、各図は、構造ないし構成を説明する目的で記載されたものに過ぎず、図中に示された寸法は必ずしも現実のものを反映するものではない。また、添付図面における同一の要素には同一の参照番号が付され、重複する説明は以下において省略されるものとする。
【００１０】
図１（Ａ）は、実施形態に係る表示装置１の構成例を示す。表示装置１は、本実施形態では有機ＥＬディスプレイ（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ‐Ｌｕｍｉｎｅｓｃｅｎｃｅ  Ｄｉｓｐｌａｙ）とし、表示部２、選択部３、駆動部４および制御部５を備える。表示部２は、複数の画素ＰＸ１１等が行列状に（即ち、複数の行および複数の列を形成するように）配列された画素アレイである。該画素アレイの行数をＭとし且つ列数をＮとして（Ｍ及びＮは何れも２以上の整数とする。）、図中においては、第ｉ行目かつ第ｊ列目の画素は画素ＰＸｉｊと示されるものとする。例えば、第１行目かつ第２列目の画素は画素ＰＸ１２と示され、第Ｍ行目かつ第Ｎ列目の画素は画素ＰＸＭＮと示される。
【００１１】
尚、上記画素ＰＸ１１〜ＰＸＭＮは、これらを特に区別しない場合には、以下の説明において単に「画素ＰＸ」と表現されうる。また、表示部２としての上記画素アレイの行および列は、以下の説明において単に「行」及び「列」とそれぞれ表現されうる。
【００１２】
選択部３は、例えば垂直走査回路、走査信号ドライバ等とも称され、各行に設けられた信号線を介して、複数の画素ＰＸに選択信号ないし走査信号ＳＩＧ３を行単位で順に供給する。駆動部４は、水平走査回路、情報信号ドライバ等とも称され、各列に設けられた信号線を介して、複数の画素ＰＸに駆動信号ないし情報信号ＳＩＧ４を列単位で順に供給する。制御部５は、選択部３および駆動部４を駆動制御することにより複数の画素ＰＸのそれぞれを個別に駆動し、表示部２に所定の画像を表示させる。
【００１３】
例えば、制御部５は、行を選択するための制御信号を選択部３に供給し、また、画像データを構成する画像信号を駆動部４に供給し、付随的に、選択部３および駆動部４の同期制御のための信号（同期信号ないしクロック信号）を供給する。選択部３は、制御部５からの制御信号に基づいて行選択用の信号を信号ＳＩＧ３として出力する。また、駆動部４は、画像信号に基づいて画素ＰＸを駆動するための信号を信号ＳＩＧ４として出力する。制御部５は、画像処理部あるいは単に処理部等と表現されてもよい。
【００１４】
図１（Ｂ１）は、画素ＰＸの構成の一例を示す。画素ＰＸは、有機発光素子（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ（ＯＬＥＤ））Ｅ１、及び、トランジスタＴ１を有する。詳細については後述とするが、有機発光素子Ｅ１は、電圧が加えられたことに応じて発光可能に構成される。トランジスタＴ１にはＰチャネル型のトランジスタ（ＭＯＳトランジスタ、薄膜トランジスタ等）が用いられ、トランジスタＴ１は、ドレイン端子で有機発光素子Ｅ１のアノード（陽極）に接続され、また、ゲート端子で信号ＳＩＧ３を受け、ソース端子で信号ＳＩＧ４を受ける。有機発光素子Ｅ１のカソード（陰極）は接地される。
【００１５】
図１（Ｂ１）の上記画素構成によれば、画素ＰＸは、選択部３から活性化レベルの信号ＳＩＧ３を受けて選択されている間に駆動部４から活性化レベルの信号ＳＩＧ４を受け取ったことに応じて駆動され、それにより有機発光素子Ｅ１が発光する。即ち、信号ＳＩＧ３によりトランジスタＴ１が導通状態となっている間に信号ＳＩＧ４が供給されたことに応じて、有機発光素子Ｅ１が駆動されて発光する。有機発光素子Ｅ１の発光量は信号ＳＩＧ４の信号値（信号レベル）に従う。
【００１６】
図１（Ｂ１）の例では、説明の容易化のため、単一のトランジスタＴ１を有する画素構成を例示したが、画素ＰＸは、これに限られるものではない。例えば、図１（Ｂ２）の画素ＰＸ’に示されるように、トランジスタＴ１の代わりにトランジスタＴ２及びＴ３が用いられてもよい。トランジスタＴ２及びＴ３にはＰチャネル型の薄膜トランジスタが用いられ、トランジスタＴ２は、ドレイン端子でトランジスタＴ３のゲート端子に接続され、また、ゲート端子で信号ＳＩＧ３を受け、ソース端子で信号ＳＩＧ４を受ける。また、トランジスタＴ３は、電源電圧と接地電圧との間に有機発光素子Ｅ１と直列に接続されて配置される。このような構成によっても上記画素ＰＸ同様の機能を実現可能である。
【００１７】
画素ＰＸの構成はこれらに限られるものではなく、目的等に応じて多様な素子が画素ＰＸに追加されうる。例えば、画素ＰＸの状態（例えば有機発光素子Ｅ１の電圧）を初期化するためのリセット用トランジスタ等が追加されてもよい。
【００１８】
図１（Ｄ）は、画素ＰＸの構造の例を説明するための断面模式図である。画素ＰＸは、ガラス基板等の基板２１００上に積層された複数の絶縁層２１０１〜２１０４の間に有機発光素子Ｅ１およびトランジスタＴ１を設けることで、形成される。トランジスタＴ１は、層２１０１‐２１０２間に設けられ、ゲート電極２１１１、ゲート絶縁膜２１１２、半導体部材２１１３、ソース電極２１１４およびドレイン電極２１１５を含む。有機発光素子Ｅ１は、層２１０２‐２１０３間に設けられ、有機化合物層２１２０、下部電極２１２１および上部電極２１２２を含む。有機発光素子Ｅ１とトランジスタＴ１とはコンタクトプラグ２１１９を介して電気接続される。有機化合物層２１２０は、電圧が加えられたことに応じて発光し、詳細な説明については省略とするが、例えば電荷注入層、電荷輸送層、正孔注入層、正孔輸送層、再結合層等、複数の層が積層されて成る。電極２１２１及び２１２２には、ＩＴＯ（酸化インジウム錫）等、光透過性の導電材料が用いられうる。
【００１９】
尚、詳細な説明については省略とするが、複数の画素ＰＸのそれぞれには、有機発光素子Ｅ１を覆うようにカラーフィルタが設けられ、例えば、赤色、緑色及び青色のカラーフィルタがベイヤ配列に従う態様で設けられうる。
【００２０】
図２は、駆動部４の構成例を示す。駆動部４は、信号処理部４１、信号変換部４２、電圧生成部４３、出力部４４、レベルアップシフタ４５および信号振幅制限部４６を含む。
【００２１】
信号処理部４１は、シフトレジスタ４１１およびラッチアレイ４１２を含み、クロック信号ＣＬＫに基づいて、制御部５からデジタル信号として受け取った画像信号を列に対応させて整列させると共に所定のタイミングでラッチする。尚、ラッチアレイ４１２は、公知のラッチ回路が複数配列されて構成されればよい。また、信号処理部４１は、信号分配部、データ展開部等と表現されてもよい。
【００２２】
信号変換部４２は、デジタルアナログ変換（ＤＡ変換）を実行可能にそれぞれ構成された複数のデジタルアナログコンバータ（ＤＡＣ）４２１を含む。複数のＤＡＣ４２１は複数の列にそれぞれ対応して配され、即ち、本実施形態ではＮ個のＤＡＣ４２１が配される。詳細については後述とするが、信号変換部４２は、レベルアップシフタ４５及び信号振幅制限部４６を介して信号処理部４１から受け取ったデジタル信号を、上記ＤＡＣ４２１によりアナログ信号に変換する。
【００２３】
電圧生成部４３は、信号変換部４２でのＤＡ変換に必要な複数の基準電圧を生成可能であり、該複数の基準電圧を信号変換部４２の各ＤＡＣ４２１に供給する。詳細については後述とするが、電圧生成部４３には、例えば公知の分圧回路が用いられうる。
【００２４】
出力部４４は、複数のバッファ４４１を含み、信号変換部４２から受け取ったアナログ信号を増幅して表示部２に出力する。複数のバッファ４４１は複数の列にそれぞれ対応して配され、即ち、本実施形態ではＮ個のバッファ４４１が配される。例えば、或る列に対応するバッファ４４１は、その列のＤＡＣ４２１から受け取ったアナログ信号を増幅し、その列の画素ＰＸに該増幅されたアナログ信号を信号ＳＩＧ４として出力する。
【００２５】
レベルアップシフタ４５および信号振幅制限部４６は、それぞれ、各列に対して複数配され、ここではＫ個配されるものとする（Ｋは２以上の整数とする。）。即ち、本実施形態においては、レベルアップシフタ４５の総数量はＮ×Ｋである（信号振幅制限部４６についても同様である。）。詳細については後述とするが、レベルアップシフタ４５は、信号処理部４１がデジタル信号として受け取った画像信号をレベルアップシフトして信号振幅制限部４６に出力する。そして、信号振幅制限部４６は、該画像信号を、その振幅を制限して信号変換部４２に出力する。このことを信号変換部４２の観点で言い換えると、或る列に対応するＤＡＣ４２１は、その列のＫ個の信号振幅制限部４６から上記振幅が制限されたＫ個の画像信号をそれぞれ受け取り、ＤＡ変換を行う。
【００２６】
駆動部４について小括すると、或る列に対応するＤＡＣ４２１は、信号処理部４１からレベルアップシフタ４５及び信号振幅制限部４６を介してデジタル信号をＫ個受け取り、該Ｋ個のデジタル信号を用いてアナログ信号を生成する。このアナログ信号は、出力部４４において対応のバッファ４４１により増幅された後、対応の画素ＰＸに信号ＳＩＧ４として出力される。
【００２７】
図３（Ａ）は、レベルアップシフタ４５の構成例を示す。レベルアップシフタ４５は、回路部４５１〜４５３を含む。
【００２８】
回路部４５１は、信号処理部４１のラッチアレイ４１２から受け取った信号（信号ＤＡとする。）の論理レベルを反転させるＣＭＯＳインバータ回路であり、ＮＭＯＳトランジスタ４５１１及びＰＭＯＳトランジスタ４５１２を含む。ＮＭＯＳトランジスタ４５１１及びＰＭＯＳトランジスタ４５１２は、高電圧側の電源電圧Ｖ０（例えば１．５［Ｖ］）と低電圧側の電源電圧Ｖ１（例えば０［Ｖ］（接地電圧））との間に直列に電気接続される。尚、上記トランジスタ４５１１及び４５１２のそれぞれについて、バックゲート端子はソース端子に接続される。
【００２９】
回路部４５２は、回路部４５１から受け取った信号の論理レベルを反転させるＣＭＯＳインバータ回路であり、ＮＭＯＳトランジスタ４５２１及びＰＭＯＳトランジスタ４５２２を含む。ＮＭＯＳトランジスタ４５２１及びＰＭＯＳトランジスタ４５２２は、上記電源電圧Ｖ０‐Ｖ１間に直列に電気接続される。尚、上記トランジスタ４５２１及び４５２２のそれぞれについて、バックゲート端子はソース端子に接続される。
【００３０】
回路部４５３は、ＮＭＯＳトランジスタ４５３１及びＰＭＯＳトランジスタ４５３２、並びに、ＮＭＯＳトランジスタ４５３３及びＰＭＯＳトランジスタ４５３４を含み、回路部４５１及び４５２からの信号に基づいて信号ＤＢを出力する。ＮＭＯＳトランジスタ４５３１及びＰＭＯＳトランジスタ４５３２は、高電圧側の電源電圧Ｖ２（例えば１０［Ｖ］）と、上記電源電圧Ｖ１との間に直列に電気接続される。ＮＭＯＳトランジスタ４５３３及びＰＭＯＳトランジスタ４５３４は、上記電源電圧Ｖ２‐Ｖ１間に直列に電気接続される。ＮＭＯＳトランジスタ４５３１は、回路部４５２からの信号をゲート端子で受け取り、また、ＮＭＯＳトランジスタ４５３３は、回路部４５１からの信号をゲート端子で受け取る。ＰＭＯＳトランジスタ４５３２は、ゲート端子において、ＮＭＯＳトランジスタ４５３３及びＰＭＯＳトランジスタ４５３４の間の電気経路に接続される。ＰＭＯＳトランジスタ４５３４は、ゲート端子において、ＮＭＯＳトランジスタ４５３１及びＰＭＯＳトランジスタ４５３２の間の電気経路に接続される。尚、上記トランジスタ４５３１〜４５３４のそれぞれについて、バックゲート端子はソース端子に接続される。
【００３１】
レベルアップシフタ４５の出力端子は、ＮＭＯＳトランジスタ４５３３及びＰＭＯＳトランジスタ４５３４の間の電気経路に設けられる。上述の回路構成により、回路部４５１にデジタル信号として入力された信号ＤＡは、レベルアップシフトされて信号ＤＢとして出力される。具体的には、レベルアップシフタ４５は、低電圧側の信号値をＶ１とし且つ高電圧側の信号値をＶ０とする信号ＤＡを受け取ったことに応答して、低電圧側の信号値をＶ１とし且つ高電圧側の信号値をＶ２とする信号ＤＢを出力する。
【００３２】
図４（Ａ）は、信号振幅制限部４６の構成例を示す。信号振幅制限部４６は、上記レベルアップシフタ４５からの信号ＤＢを受け取り、その信号の振幅を制限して、信号ＤＣとして出力する。本実施形態においては、信号振幅制限部４６は、インバータ回路４６１及び４６２を含む。インバータ回路４６１は、レベルアップシフタ４５から受け取った信号ＤＢの論理レベルを反転させる第１のＣＭＯＳインバータ回路に対応し、ＮＭＯＳトランジスタ４６１１及びＰＭＯＳトランジスタ４６１２を含む。インバータ回路４６２は、インバータ回路４６１からの信号の論理レベルを反転させる第２のＣＭＯＳインバータ回路に対応し、ＮＭＯＳトランジスタ４６２１及びＰＭＯＳトランジスタ４６２２を含む。
【００３３】
図４（Ａ）に示されるように、信号振幅制限部４６には、高電圧側の電源電圧として電圧Ｖ２が供給され、低電圧側の電源電圧として電圧Ｖ１及びＶ３が供給される。ＮＭＯＳトランジスタ４６１１及びＰＭＯＳトランジスタ４６１２は電源電圧Ｖ２‐Ｖ３間に直列に電気接続され、また、ＮＭＯＳトランジスタ４６２１及びＰＭＯＳトランジスタ４６２２は電源電圧Ｖ２‐Ｖ３間に直列に電気接続される。一方、ＮＭＯＳトランジスタ４６１１及び４６２１のバックゲート端子は電源電圧Ｖ１に接続される。
【００３４】
このような構成によれば、信号振幅制限部４６は、上記信号ＤＢを、その信号の振幅を制限して信号ＤＣとして出力可能となる。例えば、信号ＤＢの低電圧側の信号値はＶ１（ここでは０［Ｖ］）であり、この場合、信号ＤＣの低電圧側の信号値はＶ３（ここでは５［Ｖ］）となる。これに対して、信号ＤＢ及び信号ＤＣの何れの高電圧側の信号値もＶ２（ここでは１０［Ｖ］）である。換言すると、信号ＤＢが信号振幅制限部４６により信号ＤＣとなる際、高電圧側の信号値は維持され（実質的に１０［Ｖ］のままであり）、低電圧側の信号値は高くなる（０［Ｖ］から５［Ｖ］になる。）。このようにして、信号ＤＣの振幅（５［Ｖ］）は、信号ＤＢの振幅（１０［Ｖ］）から制限される／小さくなることとなる。
【００３５】
図４（Ｂ）は、上述の信号ＤＡ〜ＤＣの信号値の変化態様を説明するためのタイミングチャートである。説明の容易化のため、高電圧側の信号値（信号値の上限）をＨレベル（ハイレベル）と表現し、低電圧側の信号値（信号値の下限）をＬレベル（ローレベル）と表現するものとする。信号ＤＡは、ＨレベルがＶ０かつＬレベルがＶ１のデジタル信号である。信号ＤＢは、ＨレベルがＶ２かつＬレベルがＶ１のデジタル信号である。信号ＤＣは、ＨレベルがＶ２かつＬレベルがＶ３のデジタル信号である。尚、Ｖ１は第１の値に対応し、Ｖ２は第２の値に対応し、また、Ｖ３は第３の値に対応する。
【００３６】
例えば、時刻ｔ１０において信号ＤＡがＬレベルからＨレベルとなった場合、それに応答して、信号ＤＡを受けたレベルアップシフタ４５からの出力信号ＤＢは、時刻ｔ１１においてＬレベルからＨレベルとなる。更に、それに応答して、信号ＤＢを受けた信号振幅制限部４６からの出力信号ＤＣは、時刻ｔ１２においてＬレベルからＨレベルとなる。
【００３７】
同様に、時刻ｔ２０において信号ＤＡがＨレベルからＬレベルとなった場合、それに応答して、信号ＤＡを受けたレベルアップシフタ４５からの信号ＤＢは、時刻ｔ２１においてＨレベルからＬレベルとなる。更に、それに応答して、信号ＤＢを受けた信号振幅制限部４６からの信号ＤＣは、時刻ｔ２２においてＨレベルからＬレベルとなる。
【００３８】
尚、図４（Ｂ）においては、信号ＤＡ〜ＤＣの波形を、時刻ｔ１０〜ｔ１２間および時刻ｔ２０〜ｔ２２間にそれぞれ時間遅延を設けて示したが、それらは便宜的に示されたものに過ぎない。
【００３９】
再び図４（Ａ）を参照すると、本実施形態ではＮＭＯＳトランジスタ４６１１及び４６２１の双方のソース端子が電源電圧Ｖ３に接続されるものとしたが、他の実施形態として、部分的な変更が加えられてもよい。例えば、トランジスタ４６２１のソース端子が電源電圧Ｖ３に接続され且つトランジスタ４６１１のソース端子は電源電圧Ｖ１に接続された構成においても、上記信号振幅制限部４６の機能は実現可能である。
【００４０】
更に他の実施形態として、上記図３（Ａ）のレベルアップシフタ４５に代替して、図３（Ｂ）に示されるレベルアップシフタ４５’が用いられてもよい。レベルアップシフタ４５’は、回路部４５３に代替して回路部４５３’を含む。回路部４５３’は、トランジスタ４５３１〜４５３４を含む他、抵抗素子Ｒ１１及びＲ１２を更に含む。抵抗素子Ｒ１１は、ＮＭＯＳトランジスタ４５３１及びＰＭＯＳトランジスタ４５３２の間の電気経路に配され、また、抵抗素子Ｒ１２は、ＮＭＯＳトランジスタ４５３３及びＰＭＯＳトランジスタ４５３４の間の電気経路に配される。
【００４１】
前述の図３（Ａ）の例においては、信号振幅制限部４６に低電圧側の電源電圧として電圧Ｖ１及びＶ３の双方が供給され、ＮＭＯＳトランジスタ４６１１及び４６２１のソース端子に電源電圧Ｖ３が供給され且つバックゲート端子に電源電圧Ｖ１が供給される。
【００４２】
レベルアップシフタ４５では、ＰＭＯＳトランジスタ４５３２が非導通状態の時には、ＰＭＯＳトランジスタ４５３２のゲート端子に、電源電圧Ｖ２（例えば１０Ｖ）に相当する電圧が入力される。一方、ＰＭＯＳトランジスタ４５３２が導通状態の時には、ＰＭＯＳトランジスタ４５３２のゲート端子には、電源電圧Ｖ１（例えば接地電圧）が入力される。ＰＭＯＳトランジスタ４５３４についてもＰＭＯＳトランジスタ４５３２同様に、非導通状態の時にはゲート端子に電源電圧Ｖ２が入力され、導通状態の時にはゲート端子に電源電圧Ｖ１が入力される。このため、導通状態となった時のオン抵抗は十分に小さくなる。
【００４３】
一方、ＮＭＯＳトランジスタ４５３１が導通状態の時には、ＮＭＯＳトランジスタ４５３１のゲート端子に、電源電圧Ｖ０（例えば１．５Ｖ）が入力される。また、ＮＭＯＳトランジスタ４５３１が非導通状態の時には、ＮＭＯＳトランジスタ４５３１のゲート端子に、電源電圧Ｖ１（例えば接地電圧）が入力される。同様に、ＮＭＯＳトランジスタ４５３３が導通状態の時にはゲート端子に電源電圧Ｖ０が入力され、非導通状態の時にはゲート端子に電源電圧Ｖ１が入力される。即ち、ＮＭＯＳトランジスタの導通状態の時には、ＰＭＯＳトランジスタの導通状態の時に比べてゲート端子‐ソース端子間の電位差が小さい。
【００４４】
通常の論理回路であれば、論理閾値が電源電圧の電位差の１／２（例えば、（電源電圧Ｖ０＋電源電圧Ｖ１）／２＝０．７５Ｖ）となるように、ＰＭＯＳトランジスタのゲート幅Ｗのゲート長Ｌに対する比であるＷ／Ｌは、ＮＭＯＳトランジスタのＷ／Ｌよりも大きく設計されうる。しかしながら、上述のとおり、本実施形態のレベルアップシフタ４５においては、ＮＭＯＳトランジスタのゲート端子‐ソース端子間の電位差を十分に大きくすることが難しい。論理閾値を電位差の１／２に近付ける方法として、ＮＭＯＳトランジスタ４５３１及び４５３３のゲート長Ｌに対するゲート幅Ｗの比Ｗ／Ｌを大きくする方法が考えられる。一方、ＮＭＯＳトランジスタのゲート幅Ｗを大きくすると、ドレイン端子‐ソース端子間及び／又はドレイン端子‐バックゲート端子間に流れるリーク電流が増加するため、レベルアップシフタ４５の消費電力が増加してしまう可能性がある。
【００４５】
図３（Ｂ）に示したレベルアップシフタ４５’では、ＮＭＯＳトランジスタ４５３１とＰＭＯＳトランジスタ４５３２との間に抵抗素子Ｒ１１を設けている。また、ＮＭＯＳトランジスタ４５３３とＰＭＯＳトランジスタ４５３４との間に抵抗素子Ｒ１２を設けている。これにより、ＮＭＯＳトランジスタ４５３１及び４５３３のそれぞれに流れるリーク電流を低減することが可能となり、レベルアップシフタ４５’の消費電力をレベルアップシフタ４５の消費電力に比べて小さくすることができる。尚、抵抗素子Ｒ１１およびＲ１２には半導体の拡散抵抗や配線パターン等が用いられてもよいし、或いは、ＭＯＳトランジスタを線形領域で動作させて抵抗素子Ｒ１１およびＲ１２としてもよい。
【００４６】
図５は、信号変換部４２および電圧生成部４３の回路構成を示す。信号変換部４２について、図中には或る列に対応するＤＡＣ４２１を示すが、他の列のＤＡＣ４２１についても同様である。
【００４７】
電圧生成部４３は、本実施形態においては、電源電圧Ｖ２‐Ｖ３間に直列に電気接続された複数の抵抗素子Ｒ２０で形成される分圧回路とし、このような構成により複数の基準電圧ＶＲＥＦを生成可能とする。複数の基準電圧ＶＲＥＦは電源電圧Ｖ３からＶ２までの範囲内とし、また、それらの電圧値は互いに異なる。説明の容易化のため、ここでは電圧生成部４３として上記分圧回路を例示したが、所望の電圧を複数生成可能な他の回路構成が採用されればよい。
【００４８】
ＤＡＣ４２１は、上記複数の基準電圧ＶＲＥＦを出力部４４にそれぞれ伝達可能に構成された複数の電気経路４２１０を含み、各電気経路４２１０は複数のスイッチ素子４２１１により形成される。各スイッチ素子４２１１には、電気経路４２１０においてパストランジスタとして作用するＰＭＯＳトランジスタが用いられうる。
【００４９】
或る列に対応する信号振幅制限部４６の数量をＫとする本実施形態においては、基準電圧ＶＲＥＦの数量は２Ｋであり、電気経路４２１０の数量は２Ｋであり、単一の電気経路４２１０に設けられるスイッチ素子４２１１の数量はＫである。これらＫ個のスイッチ素子４２１１には、Ｋ個の信号ＤＣ又はそれらの反転信号がそれぞれ供給される。図５に示されるように、ＤＡＣ４２１は複数のインバータ回路４２１２を更に含んでおり、上記反転信号はインバータ回路４２１２により生成される。
【００５０】
このような構成により、上記２Ｋ個の電気経路４２１０のうちの１つが導通状態となり、それに対応する基準電圧ＶＲＥＦ（上記２Ｋ個の基準電圧ＶＲＥＦのうちの１つ）が出力部４４に伝達される。即ち、ＤＡ変換は、ＤＡＣ４２１が、Ｋビットのデジタル信号ＤＣ（ｄ＿１、ｄ＿２、・・・、ｄ＿Ｋ）に基づいて対応の基準電圧ＶＲＥＦをアナログ信号として出力することにより実現される。
【００５１】
上述の複数のスイッチ素子４２１０の導通状態／非導通状態の切替えに際して（簡潔には、ＤＡＣ４２１でのＤＡ変換に際して）、信号変換部４２および電圧生成部４３においてスイッチングノイズが発生する場合がある。このスイッチングノイズとしては、ゲート電圧を変化させた際のソース電圧及び／又はドレイン電圧へのクロストーク、いわゆるクロックフィードスルー、チャネルチャージインジェクション等が挙げられる。このことは、例えばアナログ信号として出力される基準電圧ＶＲＥＦの電圧値を変動させうるため、ＤＡ変換の際の信号変換精度（例えば線形性）の低下の原因ともなりうる。
【００５２】
本実施形態においては、前述のとおり、信号ＤＣは、その振幅が信号振幅制限部４６により制限されている。そのため、本実施形態によれば、スイッチングノイズに起因する信号変換精度の低下等が抑制される。また、複数のスイッチ素子４２１０を比較的短時間で切替え可能となり、それに伴い、電気経路４２１０に生じうる無用な電流も抑制されうる。
【００５３】
図４（Ｂ）を参照しながら述べたように、本実施形態では、信号処理部４１からレベルアップシフタ４５に供給されるデジタル信号としての信号ＤＡについて、ＨレベルをＶ０（例えば１．５［Ｖ］）かつＬレベルをＶ１（例えば０［Ｖ］）とした。しかしながら、この態様に限られるものではなく、信号処理部４１では、振幅の比較的大きい信号がデジタル信号として処理されてもよい。例えば、デジタル信号としての信号であってＨレベルをＶ２（例えば１０［Ｖ］）とし且つＬレベルをＶ１（例えば０［Ｖ］）とする信号が信号処理部４１から出力されてもよい。この場合、レベルアップシフタ４５は省略されうる。
【００５４】
また、本実施形態において、信号ＤＣ及びその反転信号の２つをＤＡＣ４２１に供給し、ＤＡＣ４２１は、インバータ４２１２を有さずに、各スイッチ４２１１が信号ＤＣ及びその反転信号の何れかと接続されるように構成としてもよい。
【００５５】
以上、本実施形態によれば、表示装置１は、表示部２、信号変換部４２および信号振幅制限部４６を備える。信号振幅制限部４６は、デジタル信号として受け取った信号ＤＢの振幅を制限して、信号ＤＣとして信号変換部４２に出力する。即ち、信号振幅制限部４６が出力するデジタル信号ＤＣの振幅範囲は、信号振幅制限部４６に入力されるデジタル信号ＤＢの振幅範囲よりも小さい。信号変換部４２は、この信号ＤＣをＤＡＣ４２１によりアナログ信号に変換する。そのため、ＤＡ変換の際に発生しうるノイズが、振幅が制限されない場合に比べて、適切に抑制されることとなる。このノイズの抑制によって、信号変換部４２における信号変換の精度が向上し、アナログ信号は、その信号値が意図せずに変動してしまうことなく、適切に生成される。
【００５６】
上記実施形態の表示装置１は、カメラの電子ビューファインダ、テレビのディスプレイ、携帯機器の表示パネル等、多様な電気装置に適用可能である。
【００５７】
図６（Ａ）は、撮像装置６１の模式図である。撮像装置６１は、筐体６１０にそれぞれ取り付けられた操作部６１１、背面ディスプレイ６１２および電子ビューファインダ６１３を備える。ユーザは、操作部６１１を用いて、所望の被写体の撮像を行い、また、該撮像により得られる画像を背面ディスプレイ６１２により確認することが可能である。表示装置１は、電子ビューファインダ６１３に適用可能であり、撮像を行う際にはユーザは電子ビューファインダ６１３を用いて被写体およびその周辺環境を確認することができる。この場合、表示装置１は、被写体およびその周辺環境に付随する情報（例えば、外光の強度、被写体の移動速度等、撮像を適切に実現するのに必要な情報）を更に表示してユーザに通知することも可能である。尚、撮像装置６１の概念には、撮像機能を主機能として備えるカメラの他、撮像機能を補助的に備えるものも含まれる。
【００５８】
図６（Ｂ）は、携帯機器６２の模式図である。携帯機器６２は、筐体６２０にそれぞれ取り付けられた表示部６２１および操作部６２２を備える。表示装置１は、この表示部６２１に適用可能であり、ユーザは、操作部６２２を用いて、表示部６２１に所望の画像を表示させることが可能である。また、表示部６２１は、他の操作部としての機能を兼ね、即ちタッチパネルとしても機能しうる。尚、携帯機器６２の例としては、ポータブルタイプの電子機器ないしモバイル機器が挙げられ、例えば、スマートフォン等の携帯電話の他、ゲーム機器等が挙げられる。
【００５９】
図６（Ｃ）は、モニタ装置６３の模式図である。モニタ装置６３は、フレーム６３０、フレーム６３０を支持する支持台６３１、及び、フレーム６３０に縁取りされた表示部６３２を備える。表示装置１は、この表示部６３２に適用可能であり、ユーザは、不図示のリモートコントローラを用いて、又は、フレーム６３０若しくは支持台６３１に設けられた不図示の操作部を用いて、表示部６３２に所望の画像を表示させることが可能である。尚、モニタ装置６３は、所望の映像を表示可能な装置であればよく、モニタ装置６３の概念には、テレビモニタ（放送受信機）、パーソナルコンピュータ用モニタ等が含まれる。
【００６０】
図６（Ｄ）は、フォルダブルタイプの（折り畳み可能な）デバイス６４の模式図である。デバイス６４は、筐体６４０と、筐体６４０を折り畳み可能にする折曲部（屈曲部）６４１と、第１表示部６４２と、第２表示部６４３とを備える。第１〜第２表示部６４２及び６４３は、それぞれ折曲部６４１の両側において筐体６４０に取り付けられる。例えば、第１〜第２表示部６４２及び６４３は、筐体６４０が折り畳まれて閉じられた状態においては休止状態となり、筐体６４０が開いた状態においては駆動状態となる。表示装置１は、これら第１〜第２表示部６４２及び６４３のそれぞれに適用可能であり、第１〜第２表示部６４２及び６４３は、互いに異なる画像を表示することも可能であるし、それらで１つの画像を表示することも可能である。第１〜第２表示部６４２及び６４３の一方または双方は、操作部としての機能を兼ね、即ちタッチパネルとしても機能しうる。尚、このようなデバイス６４の概念には、例えば、ディスプレイ（いわゆるフォルダブルディスプレイ）の他、スマートフォン（いわゆるフォルダブルフォン）等のタブレット端末が含まれる。
【００６１】
図７は、表示装置１が適用された電子機器７１の分解図の一例を示す。電子機器７１は、タッチパネル部７１１、表示パネル部７１２、実装基板７１３、バッテリ７１４、並びに、これらを収容するためのカバー部７１５及び７１６を備える。タッチパネル部７１１は、フレキシブルプリント回路基板（ＦＰＣ）７１１１を介して実装基板７１３に電気接続される。ユーザは、タッチパネル部７１１を介して操作内容を入力可能である。表示パネル部７１２は、ＦＰＣ７１２１を介して実装基板７１３に電気接続される。表示装置１は、この表示パネル部７１２に適用可能であり、表示パネル部７１２には、ユーザによる操作内容に応じた画像が表示される。
【００６２】
実装基板７１３は、複数の電子部品（例えば電源ＩＣ、プロセッサ等の半導体パッケージ）がリジッド基板上に実装されて成る。例えば、電源ＩＣは、バッテリ７１４から電力を受けて、タッチパネル部７１１および表示パネル部７１２を駆動するための電力をそれぞれ生成する。該電力は、ＦＰＣ７１１１及び７１２１を介して、タッチパネル部７１１および表示パネル部７１２にそれぞれ供給される。また、例えば、プロセッサは、タッチパネル部７１１に入力された操作内容を示す信号を、ＦＰＣ７１１１を介して受け取り、それに応じた画像を表示させるための信号を、ＦＰＣ７１２１を介して表示パネル部７１２に出力する。
【００６３】
表示装置１が適用可能な電気装置は、画像の表示を主目的とした上述の電子機器に限られるものではなく、表示装置１は多様な用途で用いられ、その汎用性は高い。例えば、表示装置１は、室内用の照明装置にも適用可能であるし、二輪車、四輪車等の車両にも適用可能である。即ち、電気装置の概念には、電気エネルギーに基づいて動作可能な多様な装置が含まれる。
【００６４】
図８は、表示装置１が適用された照明装置８１の分解図の一例を示す。照明装置８１は、筐体８１０、光源部８１１、光学フィルム８１２および光拡散部８１３を備える。光源部８１１は、不図示のスイッチがＯＮとなったことに応じて光を発生する。光源部８１１の光は、光学フィルム８１２を通った後に光拡散部８１３において多様な方向に拡散される。これにより、室内を適切に照らすことが可能となる。表示装置１は、この光源部８１１に適用可能であり、光源部８１１は、室内を照らすための多様な色の光を選択的に発生可能である（この例では表示装置１は画像の表示を目的とするものではない。）。例えば、光源部８１１は、ユーザにより入力された操作内容に基づいて、昼光色、昼白色、白色、温白色、電球色等の光を選択的に発生可能である。
【００６５】
図９は、表示装置１が適用された車両９１後方部の模式図である。車両９１は、車体９１０にそれぞれ取り付けられたウィンドシールド９１１及び灯体９１２を備える。車両９１の運転者は、ウィンドシールド９１１を介して車外の様子を視認可能である。表示装置１は、このウィンドシールド９１１に適用可能であり、運転を行うのに必要な情報（例えば歩行者の有無を示す情報、ナビゲーション情報等）をウィンドシールド９１１に表示可能である。また、灯体９１２は、運転者による運転操作に基づいて光を発生する。表示装置１は、この灯体９１２にも適用可能であり、灯体９１２は、運転者による運転操作に応じた光を選択的に発生可能である（この例では表示装置１は画像の表示を目的とするものではない。）。例えば、灯体９１２は、車両９１が制動状態であることを示すテールランプとして用いることも可能であるし、車両９１が左折ないし右折を行うことを示す方向指示器（ウィンカ）として用いることも可能である。
【００６６】
以上、いくつかの好適な態様を例示したが、本発明はこれらの例に限られるものではなく、本発明の趣旨を逸脱しない範囲で、一部が変更され又は組み合わされてもよい。また、本明細書に記載された個々の用語は、本発明を説明する目的で用いられたものに過ぎず、本発明は、その用語の厳密な意味に限定されるものでないことは言うまでもなく、その均等物をも含みうる。
【符号の説明】
【００６７】
１：表示装置、２：表示部、４２：信号変換部、４６：信号振幅制限部。
【図１】
2020091428.tif 000003
【図２】
2020091428.tif 000004
【図３】
2020091428.tif 000005
【図４】
2020091428.tif 000006
【図５】
2020091428.tif 000007
【図６】
2020091428.tif 000008
【図７】
2020091428.tif 000009
【図８】
2020091428.tif 000010
【図９】
2020091428.tif 000011