(57)【要約】【課題】高速での検出信号の出力制御を簡易な構成で実現することができる光検出素子及び光検出装置を提供する。【解決手段】光検出素子１０Ａは、半導体基板１１と、半導体基板１１上に形成された第１導電型の光吸収層１２と、光吸収層１２上に形成された第１導電型のキャップ層１４と、キャップ層１４内に形成され、キャップ層１４とｐｎ接合をなす第２導電型の半導体領域１５と、を備える。半導体領域１５の周囲に形成される空乏層Ｄ１は、ｐｎ接合に逆方向バイアスが印加されていない場合に、光吸収層１２に達しておらず、ｐｎ接合に２０Ｖの逆方向バイアスが印加された場合に、キャップ層１４側から光吸収層１２の厚さの５０％の位置を超える。【選択図】図３
2020064933.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された第１導電型の光吸収層と、
前記光吸収層上に形成された第１導電型のキャップ層と、
前記キャップ層内に形成され、前記キャップ層とｐｎ接合をなす第２導電型の半導体領域と、を備え、
前記半導体領域の周囲に形成される空乏層は、前記ｐｎ接合に逆方向バイアスが印加されていない場合に、前記光吸収層に達しておらず、前記ｐｎ接合に２０Ｖの逆方向バイアスが印加された場合に、前記キャップ層側から前記光吸収層の厚さの５０％の位置を超える、光検出素子。
【請求項２】
前記空乏層は、前記ｐｎ接合に２０Ｖの逆方向バイアスが印加された場合に、前記キャップ層側から前記光吸収層の厚さの８０％の位置を超える、請求項１に記載の光検出素子。
【請求項３】
前記光吸収層と前記キャップ層との間に形成された第１導電型の緩和層を更に備える、請求項１又は２に記載の光検出素子。
【請求項４】
前記光吸収層と前記キャップ層とは、互いに接触している、請求項１又は２に記載の光検出素子。
【請求項５】
前記半導体領域は、前記キャップ層内に複数形成されており、前記半導体基板の厚さ方向から見た場合に１次元又は２次元に配列されている、請求項１〜４のいずれか一項に記載の光検出素子。
【請求項６】
前記半導体領域は、前記キャップ層内に複数形成されており、前記半導体基板の厚さ方向から見た場合に１次元に配列されており、
前記半導体基板の厚さ方向及び前記半導体領域の配列方向の両方向に垂直な幅方向において、前記キャップ層の幅は、前記半導体基板の幅よりも小さい、請求項１〜５のいずれか一項に記載の光検出素子。
【請求項７】
前記幅方向において、前記光吸収層の幅は、前記半導体基板の幅よりも小さい、請求項６に記載の光検出素子。
【請求項８】
前記第１導電型はｎ型であり、前記第２導電型はｐ型である、請求項１〜７のいずれか一項に記載の光検出素子。
【請求項９】
請求項１〜８のいずれか一項に記載の光検出素子と、
前記ｐｎ接合にパルス電圧信号を印加し、前記光検出素子から出力された検出信号を取得する信号処理部と、を備え、
前記パルス電圧信号は、前記光吸収層に前記空乏層が達しない第１電圧、及び前記光吸収層に前記空乏層が達する第２電圧が交互に繰り返される電圧信号である、光検出装置。
【請求項１０】
前記第２電圧は、前記キャップ層側から前記光吸収層の厚さの１００％の位置に前記空乏層が達する電圧である、請求項９に記載の光検出装置。
【請求項１１】
前記第２電圧は、２０Ｖ以下の電圧である、請求項９又は１０に記載の光検出装置。
【請求項１２】
前記第２電圧は、１０Ｖ以下の電圧である、請求項９〜１１のいずれか一項に記載の光検出装置。
【請求項１３】
前記第２電圧は、５Ｖ以下の電圧である、請求項９〜１２のいずれか一項に記載の光検出装置。
【請求項１４】
前記光検出素子が感度を有するパルス光を出力する光源を更に備える、請求項９〜１３のいずれか一項に記載の光検出装置。
【請求項１５】
前記光源は、１０ＫＨｚ以上の周波数で前記パルス光を出力する、請求項１４に記載の光検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出素子及び光検出装置に関する。
【背景技術】
【０００２】
間接ＴＯＦ（Time  of  Flight）方式を利用して対象物の距離画像を取得するセンサとして、光感応領域が設けられた半導体基板と、半導体基板上に形成された絶縁層と、絶縁層上に画素ごとに形成されたフォトゲート電極及び転送電極と、を備える距離画像センサが知られている（例えば、特許文献１参照）。特許文献１に記載の距離画像センサの一例では、半導体基板がシリコンによって形成されており、フォトゲート電極及び転送電極がポリシリコンによって形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１３３４６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、例えば霧中又は煙中において対象物の距離画像を取得するために、１．５μｍ程度の波長を有する光を検出し得る距離画像センサが求められている。しかし、距離画像センサを構成する半導体基板がシリコンによって形成されていると、１．５μｍ程度の波長を有する光に対して十分な感度を得ることができない。そこで、１．５μｍ程度の波長を有する光に対して十分な感度を得るために、距離画像センサを構成する半導体基板に化合物半導体基板を用いることが考えられる。しかし、その場合には、化合物半導体基板上にフォトゲート電極及び転送電極を形成することが困難である。
【０００５】
また、距離画像センサの後段に設けられたＣＭＯＳにおいて検出信号の出力制御（転送制御）を実施することも考えられる。しかし、ＣＭＯＳではμ秒オーダーでの検出信号の出力制御が限界であるため、ＣＭＯＳによる検出信号の出力制御は、数十ｎ秒オーダーという高速での検出信号の出力制御を必要とする間接ＴＯＦ方式には不十分である。
【０００６】
本発明は、高速での検出信号の出力制御を簡易な構成で実現することができる光検出素子及び光検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の光検出素子は、半導体基板と、半導体基板上に形成された第１導電型の光吸収層と、光吸収層上に形成された第１導電型のキャップ層と、キャップ層内に形成され、キャップ層とｐｎ接合をなす第２導電型の半導体領域と、を備え、半導体領域の周囲に形成される空乏層は、ｐｎ接合に逆方向バイアスが印加されていない場合に、光吸収層に達しておらず、ｐｎ接合に２０Ｖの逆方向バイアスが印加された場合に、キャップ層側から光吸収層の厚さの５０％の位置を超える。
【０００８】
この光検出素子では、ｐｎ接合に逆方向バイアスが印加されていないと、空乏層が光吸収層に達していないため、検出対象の光の入射によって、光吸収層においてキャリア（電子及び正孔）が発生したとしても、ｐｎ接合に電流が流れない。つまり、ｐｎ接合に例えば逆方向バイアスを印加しないことで、光検出素子から外部に検出信号を出力させないことができる。その一方で、ｐｎ接合に２０Ｖの逆方向バイアスが印加されると、空乏層がキャップ層側から光吸収層の厚さの５０％の位置を超えるため、検出対象の光の入射によって、光吸収層のうち空乏層が拡がった領域においてキャリアが発生すると、ｐｎ接合に電流が流れる。つまり、ｐｎ接合に例えば２０Ｖの逆方向バイアスを印加することで、光検出素子から外部に検出信号を出力させることができる。ここで、２０Ｖという電位差は、例えば、ＣＭＯＳ等の後段の回路の設計に影響を与え難い電位差であって、且つ数十ｎ秒オーダーという高速での変調が可能な電位差である。よって、この光検出素子によれば、高速での検出信号の出力制御を簡易な構成で実現することができる。
【０００９】
本発明の光検出素子では、空乏層は、ｐｎ接合に２０Ｖの逆方向バイアスが印加された場合に、キャップ層側から光吸収層の厚さの８０％の位置を超えてもよい。これによれば、感度及び応答性の向上を図ることができる。特に半導体基板側から光を入射させる構成に有効である。
【００１０】
本発明の光検出素子は、光吸収層とキャップ層との間に形成された第１導電型の緩和層を更に備えてもよい。これによれば、光吸収層のうち空乏層が拡がった領域において発生したキャリアをスムーズに移動させることができる。
【００１１】
本発明の光検出素子では、光吸収層とキャップ層とは、互いに接触していてもよい。これによれば、空乏層がキャップ層側から光吸収層の厚さの少なくとも５０％の位置を超えるための逆方向バイアスをより小さくすることができる。
【００１２】
本発明の光検出素子では、半導体領域は、キャップ層内に複数形成されており、半導体基板の厚さ方向から見た場合に１次元又は２次元に配列されていてもよい。これによれば、光検出素子を距離画像の取得に利用することができる。
【００１３】
本発明の光検出素子では、半導体領域は、キャップ層内に複数形成されており、半導体基板の厚さ方向から見た場合に１次元に配列されており、半導体基板の厚さ方向及び半導体領域の配列方向の両方向に垂直な幅方向において、キャップ層の幅は、半導体基板の幅よりも小さくてもよい。これによれば、ｐｎ接合領域の周囲の領域で発生したキャリアがノイズとなるのを抑制することができる。
【００１４】
本発明の光検出素子では、幅方向において、光吸収層の幅は、半導体基板の幅よりも小さくてもよい。これによれば、ｐｎ接合領域の周囲の領域で発生したキャリアがノイズとなるのをより確実に抑制することができる。
【００１５】
本発明の光検出素子では、第１導電型はｎ型であり、第２導電型はｐ型であってもよい。これによれば、光検出素子の製造の容易性を確保することができる。
【００１６】
本発明の光検出装置は、上述した光検出素子と、ｐｎ接合にパルス電圧信号を印加し、光検出素子から出力された検出信号を取得する信号処理部と、を備え、パルス電圧信号は、光吸収層に空乏層が達しない第１電圧、及び光吸収層に空乏層が達する第２電圧が交互に繰り返される電圧信号である。
【００１７】
この光検出装置によれば、光検出素子にパルス電圧信号が印加されている状態において、例えば、光検出素子が感度を有するパルス光を対象物に照射して、対象物で反射されたパルス光を光検出素子に入射させることで、対象物までの距離に関する情報を取得することができる。
【００１８】
本発明の光検出装置では、第２電圧は、キャップ層側から光吸収層の厚さの１００％の位置に空乏層が達する電圧であってもよい。これによれば、感度及び応答性の向上を図ることができる。特に半導体基板側から光を入射させる構成に有効である。
【００１９】
本発明の光検出装置では、第２電圧は、２０Ｖ以下の電圧であってもよい。これによれば、感度及び応答性の向上をより確実に図ることができる。
【００２０】
本発明の光検出装置では、第２電圧は、１０Ｖ以下の電圧であってもよい。これによれば、感度及び応答性の向上をより確実に図ることができる。
【００２１】
本発明の光検出装置では、第２電圧は、５Ｖ以下の電圧であってもよい。これによれば、感度及び応答性の向上をより確実に図ることができる。
【００２２】
本発明の光検出装置は、光検出素子が感度を有するパルス光を出力する光源を更に備えてもよい。これによれば、上述したように対象物までの距離に関する情報を取得することができる。
【００２３】
本発明の光検出装置では、光源は、１０ＫＨｚ以上の周波数でパルス光を出力してもよい。これによれば、対象物までの距離に関する情報を適切に取得することができる。
【発明の効果】
【００２４】
本発明によれば、高速での検出信号の出力制御を簡易な構成で実現することができる光検出素子及び光検出装置を提供することが可能となる。
【図面の簡単な説明】
【００２５】
【図１】一実施形態の光検出装置の構成図である。
【図２】図１に示される光検出ユニットの構成図である。
【図３】図２に示される光検出素子の一部分の断面図である。
【図４】図２に示される光検出素子の一部分の断面図である。
【図５】対象物までの距離に関する情報を取得するためのタイミングチャートである。
【図６】変形例の光検出素子の一部分の断面図である。
【図７】変形例の光検出素子の他の断面図である。
【図８】変形例の光検出素子の一部分の断面図である。
【図９】変形例の光検出素子の他の断面図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
【００２７】
図１に示されるように、光検出装置１は、光検出ユニット２と、光源３と、制御部４と、表示部５と、を備えている。光検出装置１は、間接ＴＯＦ方式を利用して対象物ＯＪの距離画像（対象物ＯＪまでの距離ｄに関する情報を含む画像）を取得する装置である。
【００２８】
図２に示されるように、光検出ユニット２は、信号処理回路（信号処理部）６と、光検出素子１０Ａと、を有している。信号処理回路６は、電圧信号生成回路６１と、ＣＭＯＳ読出し回路６２と、垂直走査回路６３と、列回路６４と、水平走査回路６５と、アンプ６６と、タイミング発生回路６７と、を含んでいる。本実施形態では、光検出素子１０Ａは、裏面入射型のＩｎＧａＡｓエリアセンサであり、ＣＭＯＳ読出し回路６２上にバンプ接続されている。
【００２９】
電圧信号生成回路６１は、パルス電圧信号を生成して光検出素子１０Ａに印加する。ＣＭＯＳ読出し回路６２は、複数のチャージアンプ等によって構成されており、光検出素子１０Ａの各画素から検出信号が出力されると、各チャージアンプにおいて信号電流を積分する。
【００３０】
垂直走査回路６３は、ＣＭＯＳ読出し回路６２の複数のチャージアンプを行ごとに順次選択する。列回路６４は、選択された行の各チャージアップにおいて積分された信号電圧をリセット電圧と共にサンプルホールドする。水平走査回路６５は、列回路６４においてサンプルホールドされた信号電圧及びリセット電圧の電圧差をアンプ６６に順次転送する。
【００３１】
アンプ６６は、列回路６４から順次転送された信号電圧及びリセット電圧の電圧差を増幅し、増幅した電圧差を出力電圧信号として制御部４（図１参照）に出力する。タイミング発生回路６７は、電圧信号生成回路６１、垂直走査回路６３及び水平走査回路６５の動作タイミングを制御する。なお、アナログ出力の場合には、アンプ６６が設けられるが、デジタル出力の場合には、アンプ６６の替わりにＡＤ変換器が設けられる。
【００３２】
図３に示されるように、光検出素子１０Ａは、ｎ型（第１導電型）の半導体基板１１と、ｎ型の光吸収層１２と、ｎ型の緩和層１３と、ｎ型のキャップ層１４と、複数のｐ型（第２導電型）の半導体領域１５と、を備えている。光吸収層１２は、例えばエピタキシャル成長によって、半導体基板１１上に形成されている。緩和層１３は、例えばエピタキシャル成長によって、光吸収層１２上に形成されている。キャップ層１４は、例えばエピタキシャル成長によって、緩和層１３上に形成されている。
【００３３】
緩和層１３は、複数の層１３ａ，１３ｂ，１３ｃによって構成されており、光吸収層１２とキャップ層１４との間に形成されている。各層１３ａ，１３ｂ，１３ｃのバンドギャップは、光吸収層１２のバンドギャップとキャップ層１４のバンドギャップとの差を緩和するように設定されている。光吸収層１２のバンドギャップとキャップ層１４のバンドギャップとの差を緩和することができれば、緩和層１３は、１つ層によって構成されていてもよい。このように緩和層１３を設けることで、キャップ層１４を光吸収層１２上に直接形成する場合に比べ、キャップ層１４を形成し易くなる。
【００３４】
複数の半導体領域１５は、例えば、熱拡散、イオン注入等によって、キャップ層１４内に形成されている。複数の半導体領域１５は、半導体基板１１の厚さ方向から見た場合に２次元に（例えば、マトリックス状に）配列されている。各半導体領域１５は、キャップ層１４における半導体基板１１とは反対側の表面に沿って形成されており、キャップ層１４における半導体基板１１側の表面から離間している。各半導体領域１５は、キャップ層１４とｐｎ接合をなしており、各画素Ｐを構成している。各半導体領域１５の周囲には、空乏層Ｄ１が形成されている。なお、半導体領域１５は、例えば、１×１０１７ｃｍ−３以上の不純物濃度を有する不純物領域である。
【００３５】
本実施形態では、半導体基板１１は、０．５〜５×１０１８ｃｍ−３（例えば１×１０１８ｃｍ−３程度）のキャリア濃度を有するｎ＋−ＩｎＰ基板であり、その厚さは、１５０〜３００μｍ（例えば２００μｍ程度）である。光吸収層１２は、３〜１０×１０１４ｃｍ−３（例えば５×１０１４ｃｍ−３程度）のキャリア濃度を有するｎ−−ＩｎＧａＡｓ層であり、その厚さは、１〜５μｍ（例えば２μｍ程度）である。緩和層１３は、０．３〜５×１０１５ｃｍ−３（例えば１×１０１５ｃｍ−３程度）のキャリア濃度を有するｎ−−ＩｎＧａＡｓＰ層であり、その厚さは、０．１〜０．６μｍ（例えば０．２μｍ程度）である。キャップ層１４は、０．３〜５×１０１５ｃｍ−３（例えば１×１０１５ｃｍ−３程度）のキャリア濃度を有するｎ−−ＩｎＰ層であり、その厚さは、１〜２μｍ（例えば１．５μｍ程度）である。各半導体領域１５は、０．１〜１０×１０１８ｃｍ−３（例えば１×１０１８ｃｍ−３程度）のキャリア濃度を有するｐ＋領域であり、その厚さは、０．１〜１μｍ（例えば０．５μｍ程度）である。
【００３６】
光検出素子１０Ａは、更に、複数の第１電極１６と、複数の第２電極１７と、を備えている。第１電極１６及び第２電極１７は、キャップ層１４における半導体基板１１とは反対側の表面に形成された絶縁膜１８上に形成されている。第１電極１６及び第２電極１７は、例えば、Ｔｉ、Ｐｔ、Ｃｒ、Ｎｉ、Ａｕ、それらの合金等によって形成されている。絶縁膜１８は、例えば、シリコン窒化膜、シリコン酸化膜等である。
【００３７】
各第１電極１６は、光吸収層１２、緩和層１３、キャップ層１４及び絶縁膜１８に形成された溝（又は貫通孔）内に延在しており、光吸収層１２、緩和層１３及びキャップ層１４に電気的にコンタクトしている。当該溝（又は貫通孔）は、空乏層Ｄ１に影響しないように形成されている。各第２電極１７は、絶縁膜１８に形成された開口（又は貫通孔）内に延在しており、各半導体領域１５に電気的にコンタクトしている。第１電極１６は、共通電極として機能するため、複数の画素Ｐに対して少なくとも１つ設けられればよい。第２電極１７は、個別電極として機能するため、１つの画素Ｐに対して１つ設けられる必要がある。なお、各第１電極１６が延在する溝（又は貫通孔）は、空乏層Ｄ１に影響しないように形成されていれば、半導体基板１１、光吸収層１２、緩和層１３及びキャップ層１４のいずれに至っていてもよい。
【００３８】
光吸収層１２、緩和層１３及びキャップ層１４には、画素分離部２０が設けられている。画素分離部２０は、隣り合う画素Ｐ間を通るように（すなわち、隣り合う半導体領域１５間を通るように）延在している。複数の半導体領域１０ａがマトリックス状に配列されている場合には、画素分離部２０は格子状に延在することになる。
【００３９】
画素分離部２０は、光吸収層１２、緩和層１３及びキャップ層１４に形成された溝２１の内面に沿ってｐ型の半導体領域２２が形成されることで、構成されている。半導体領域２２の周囲には、空乏層Ｄ２が形成されている。画素分離部２０（すなわち、溝２１及び半導体領域２２）は、光検出素子１０Ａの側面に達しており、半導体領域２２は、当該側面において短絡されている。なお、溝２１の内面は、絶縁膜１８によって覆われている。
【００４０】
各画素Ｐにおいて、半導体領域１５の周囲に形成される空乏層Ｄ１は、第１電極１６と第２電極１７との間に逆方向バイアスが印加されていない場合には（無バイアス状態では）、光吸収層１２に達していない。その一方で、空乏層Ｄ１は、第１電極１６と第２電極１７との間に２０Ｖの逆方向バイアスが印加された場合には、図４に示されるように、キャップ層１４側から光吸収層１２の厚さの８０％の位置（光吸収層１２におけるキャップ層１４側の表面を基準として、当該表面から光吸収層１２の厚さの８０％の位置）を超える。なお、「第１電極１６と第２電極１７との間に逆方向バイアスが印加される・印加されない」とは、「半導体領域１５がキャップ層１４となすｐｎ接合に逆方向バイアスが印加される・印加されない」と同義である（以下、同じ）。
【００４１】
本実施形態では、第１電極１６がｎ型側の電極であり、第２電極１７がｐ型側の電極であるため、第１電極１６の電位を基準として第２電極１７の電位が−２０Ｖとなるように、第１電極１６と第２電極１７との間に逆方向バイアスが印加される。また、本実施形態では、図３に示されるように、無バイアス状態において空乏層Ｄ１が緩和層１３の層１３ｃに達しているが、無バイアス状態において空乏層Ｄ１は、光吸収層１２に達していなければ緩和層１３の他の層１３ａ，１３ｂに達していてもよいし、或いは緩和層１３に達していなくてもよい（すなわち、キャップ層１４内に収まっていてもよい）。
【００４２】
ここで、光検出素子１０Ａの各種パラメータの設定について説明する。無バイアス状態において空乏層Ｄ１が緩和層１３の層１３ｃに達している場合に、光吸収層１２に空乏層Ｄ１が達するのに必要な逆方向バイアスＶは、半導体領域１５が片側階段接合（one-sided  abrupt  junction）の状態にあると仮定すると、式（１）で表される。
【数１】
2020064933.tif 000003
【００４３】
式（１）において、Ｗ１は、空乏層Ｄ１と層１３ｃにおける光吸収層１２側の表面との間の距離、Ｗ２は層１３ｂの厚さ、Ｗ３は層１３ａの厚さである。εｒ１は層１３ｃの比誘電率、εｒ２は層１３ｂの比誘電率、εｒ３は層１３ａの比誘電率である。Ｎ１は層１３ｃのキャリア濃度、Ｎ２は層１３ｂのキャリア濃度、Ｎ３は層１３ａのキャリア濃度である。ｑは電荷、ε０は電気定数である。
【００４４】
したがって、第１電極１６と第２電極１７との間に逆方向バイアスが印加されていない場合に、光吸収層１２に空乏層Ｄ１が達しない条件は、式（２）で表される。
【数２】
2020064933.tif 000004
【００４５】
また、無バイアス状態において空乏層Ｄ１が緩和層１３の層１３ｃに達している場合に、キャップ層１４側から光吸収層１２の厚さのＸ％の位置（光吸収層１２におけるキャップ層１４側の表面を基準として、当該表面から光吸収層１２の厚さのＸ％の位置）に空乏層Ｄ１が達するのに必要な逆方向バイアスＶは、半導体領域１５が片側階段接合の状態にあると仮定すると、式（３）で表される。式（３）において、Ｗａｂは、光吸収層１２の厚さ、εｒａｂは光吸収層１２の比誘電率、Ｎａｂは光吸収層１２のキャリア濃度である。
【数３】
2020064933.tif 000005
【００４６】
したがって、第１電極１６と第２電極１７との間に２０Ｖの逆方向バイアスが印加された場合に、キャップ層１４側から光吸収層１２の厚さの８０％の位置を空乏層Ｄ１が超える条件は、式（４）で表される。
【数４】
2020064933.tif 000006
【００４７】
本実施形態では、式（２）及び式（４）を満たすように、光検出素子１０Ａの各種パラメータが設定されている。特に、本実施形態では、第１電極１６と第２電極１７との間に５Ｖの逆方向バイアスが印加された場合に、キャップ層１４側から光吸収層１２の厚さの１００％の位置に空乏層Ｄ１が達する。つまり、本実施形態では、式（５）を満たすように、光検出素子１０Ａの各種パラメータが設定されている。
【数５】
2020064933.tif 000007
【００４８】
なお、無バイアス状態において空乏層Ｄ１が緩和層１３に達していない（すなわち、キャップ層１４内に収まっている）場合には、式（１）〜式（５）の右辺にキャップ層１４の項を加えればよい。その場合において、緩和層１３が存在しないときには、式（１）〜式（５）の右辺から緩和層１３に関する項を減ずればよい。このように、光検出素子１０Ａの層構造等に応じて、式（１）〜式（５）の右辺において、各層に対応する項を加減すればよい。
【００４９】
図１に示されるように、光源３は、光検出素子１０Ａが感度を有する（すなわち、光検出素子１０Ａにおいて光電変換が発生し得る）パルス光Ｌを１０ＫＨｚ以上の周波数で出力する。本実施形態では、光源３は、例えば赤外ＬＥＤ等であり、１．５μｍ程度の波長を有するパルス光Ｌを出力する。光源３から出力されたパルス光Ｌは対象物ＯＪに照射され、対象物ＯＪで反射されたパルス光Ｌは光検出素子１０Ａに入射する。制御部４は、光検出ユニット２及び光源３を制御し、光検出ユニット２から出力された出力電圧信号に基づいて対象物ＯＪの距離画像を生成して、表示部５に表示させる。
【００５０】
以上説明したように、光検出素子１０Ａでは、第１電極１６と第２電極１７との間に逆方向バイアスが印加されていないと、空乏層Ｄ１が光吸収層１２に達していないため、パルス光Ｌの入射によって、光吸収層１２においてキャリア（電子及び正孔）が発生したとしても、第１電極１６と第２電極１７との間に電流が流れない。つまり、第１電極１６と第２電極１７との間に例えば逆方向バイアスを印加しないことで、光検出素子１０Ａから信号処理回路６に検出信号を出力させないことができる。その一方で、第１電極１６と第２電極１７との間に２０Ｖの逆方向バイアスが印加されると、空乏層Ｄ１がキャップ層１４側から光吸収層１２の厚さの８０％の位置を超えるため、パルス光Ｌの入射によって、光吸収層１２のうち空乏層Ｄ１が拡がった領域においてキャリアが発生すると、第１電極１６と第２電極１７との間に電流が流れる。つまり、第１電極１６と第２電極１７との間に例えば２０Ｖの逆方向バイアスを印加することで、光検出素子１０Ａから信号処理回路６に検出信号を出力させることができる。ここで、２０Ｖという電位差は、後段の信号処理回路６の設計に影響を与え難い電位差であって、且つ数十ｎ秒オーダーという高速での変調が可能な電位差である。よって、光検出素子１０Ａによれば、高速での検出信号の出力制御を簡易な構成で実現することができる。
【００５１】
特に、光検出素子１０Ａでは、第１電極１６と第２電極１７との間に５Ｖの逆方向バイアスが印加されると、空乏層Ｄ１がキャップ層１４側から光吸収層１２の厚さの１００％の位置に達する。光検出素子１０Ａは、半導体基板１１側から光を入射させる裏面入射型のエリアセンサであるため、５Ｖの逆方向バイアスの印加によって空乏層Ｄ１が光吸収層１２における光入射側の表面に達することは、感度及び応答性の向上を図る上で有効である。
【００５２】
なお、アバランシェフォトダイオードも逆方向バイアスの印加によって光を検出する素子であるが、逆方向バイアスとして例えば５０Ｖもの電位差を必要とする点で、光検出素子１０Ａとは根本的に相違する。アバランシェフォトダイオードでは、増倍層が形成されたキャップ層に掛かる電界強度を上げ、光吸収層に掛かる電界強度を下げるために、光吸収層とキャップ層との間に電界抑制層が形成されている。それに対し、光検出素子１０Ａでは、キャップ層１４に掛かる電界強度を下げ、光吸収層１２に掛かる電界強度を上げるために、光吸収層１２とキャップ層１４との間に電界抑制層が形成されていない。なお、５０Ｖという電位差は、ＣＭＯＳ等の後段の回路の設計に影響を与え易い電位差であって、且つ数十ｎ秒オーダーという高速での変調が不可能な電位差である。
【００５３】
また、光検出素子１０Ａでは、光吸収層１２とキャップ層１４との間にｎ型の緩和層１３が形成されている。これにより、光吸収層１２のうち空乏層Ｄ１が拡がった領域において発生したキャリアをスムーズに移動させることができる。
【００５４】
また、光検出素子１０Ａでは、半導体基板１１の厚さ方向から見た場合に、複数の半導体領域１５がキャップ層１４内において２次元に配列されている。これにより、対象物ＯＪの距離画像を取得することができる。
【００５５】
また、光検出素子１０Ａでは、光吸収層１２、緩和層１３及びキャップ層１４に、画素分離部２０が設けられている。これにより、隣り合う画素Ｐ間におけるクロストークの発生を抑制することができる。また、無バイアス状態において光吸収層１２でキャリアが発生したとしても、当該キャリアは、半導体領域２２の周囲に形成された空乏層Ｄ２によって捕捉される。したがって、無バイアス状態から逆方向バイアス印加状態に切り替えられた際に、無バイアス状態において光吸収層１２で発生したキャリアがノイズとなるのを抑制することができる。
【００５６】
また、光検出素子１０Ａでは、光吸収層１２、緩和層１３及びキャップ層１４のそれぞれのキャリア濃度が１×１０１６ｃｍ−３以下とされている。これにより、２０Ｖ以下の電位差の逆方向バイアスの印加によって空乏層Ｄ１を光吸収層１２にスムーズに拡げさせることができる。
【００５７】
また、光検出装置１は、光検出素子１０Ａと、第１電極１６と第２電極１７との間にパルス電圧信号を印加し、光検出素子１０Ａから出力された検出信号を取得する信号処理回路６と、光検出素子１０Ａが感度を有するパルス光Ｌを１０ＫＨｚ以上の周波数で出力する光源３と、を備えている。これにより、次に述べる演算例のように、対象物ＯＪまでの距離ｄに関する情報を適切に取得することができる。
【００５８】
対象物ＯＪまでの距離ｄの演算例について、図５を参照して説明する。図５には、光源３から出力されるパルス光Ｌの強度信号ＩＯＵＴ、対象物ＯＪで反射されて光検出素子１０Ａに入射するパルス光Ｌの強度信号ＩＩＮ、第１段階で光検出素子１０Ａ（具体的には、第１電極１６と第２電極１７との間）に印加されるパルス電圧信号Ｖ１ＩＮ、第２段階で光検出素子１０Ａに印加されるパルス電圧信号Ｖ２ＩＮ、及び第３段階で光検出素子１０Ａに印加されるパルス電圧信号Ｖ３ＩＮが示されている。なお、この演算例では、任意の１つの画素Ｐに着目している。
【００５９】
第１段階では、強度信号ＩＯＵＴで光源３からパルス光Ｌが出力され且つ光検出素子１０Ａにパルス電圧信号Ｖ１ＩＮが印加された状態で、出力電圧信号Ｖ１ＯＵＴが取得される。強度信号ＩＯＵＴのパルス幅Ｔは、例えば、３０ｎ秒（測定可能距離：〜４．５ｍ）、４０ｎ秒（測定可能距離：〜６．０ｍ）、６０ｎ秒（測定可能距離：〜９．０ｍ）というように、測定すべき距離に応じて設定される。パルス電圧信号Ｖ１ＩＮは、光吸収層１２に空乏層Ｄ１が達しない第１電圧ＶＬ、及び光吸収層１２に空乏層Ｄ１が達する第２電圧ＶＨが交互に繰り返される電圧信号であって、強度信号ＩＯＵＴと周期、パルス幅及び位相が同一の電圧信号である。第１電圧ＶＬは、本実施形態では０Ｖである。第２電圧ＶＨは、キャップ層１４側から光吸収層１２の厚さの１００％の位置に空乏層Ｄ１が達する電圧であって、本実施形態では５Ｖである。このとき、光検出素子１０Ａは、第２電圧ＶＨが印加された期間のみに検出信号を出力するので、出力電圧信号Ｖ１ＯＵＴは、強度信号ＩＩＮのパルスとパルス電圧信号Ｖ１ＩＮのパルスとが重なり合った部分の電荷量Ｑ１の積分値に対応する。
【００６０】
第２段階では、強度信号ＩＯＵＴで光源３からパルス光Ｌが出力され且つ光検出素子１０Ａにパルス電圧信号Ｖ２ＩＮが印加された状態で、出力電圧信号Ｖ２ＯＵＴが取得される。パルス電圧信号Ｖ２ＩＮは、位相が１８０°ずれている点を除き、パルス電圧信号Ｖ１ＩＮと同一の電圧信号である。このとき、光検出素子１０Ａは、第２電圧ＶＨが印加された期間のみに検出信号を出力するので、出力電圧信号Ｖ２ＯＵＴは、強度信号ＩＩＮのパルスとパルス電圧信号Ｖ２ＩＮのパルスとが重なり合った部分の電荷量Ｑ２の積分値に対応する。
【００６１】
第３段階では、光源３からパルス光Ｌが出力されず且つ光検出素子１０Ａにパルス電圧信号Ｖ３ＩＮが印加された状態で、出力電圧信号Ｖ３ＯＵＴが取得される。このとき、光検出素子１０Ａは、第２電圧ＶＨが印加された期間のみに検出信号を出力するので、出力電圧信号Ｖ３ＯＵＴは、外乱光があればその外乱光の強度信号とパルス電圧信号Ｖ３ＩＮのパルスとが重なり合った部分の電荷量の積分値に対応する。
【００６２】
以上の第１段階、第２段階及び第３段階が画素Ｐごとに実施されると、制御部４は、画素Ｐごとに、出力電圧信号Ｖ１ＯＵＴ，Ｖ２ＯＵＴ，Ｖ３ＯＵＴに基づいて、対象物ＯＪまでの距離ｄを演算する。距離ｄは、式（６）で表される。式（６）において、ｃは光速である。
【数６】
2020064933.tif 000008
【００６３】
以上のように、光検出装置１では、光検出素子１０Ａを数十ｎ秒オーダーでスイッチング動作（変調動作）させることができる。また、光検出装置１では、各出力電圧信号Ｖ１ＯＵＴ，Ｖ２ＯＵＴの第２電圧ＶＨが、キャップ層１４側から光吸収層１２の厚さの１００％の位置に空乏層Ｄ１が達する電圧である。これにより、光吸収層１２のうち空乏層Ｄ１が拡がっていない領域において発生したキャリアが遅延成分として検出されるのを抑制することができ、延いては、距離ｄの演算精度が劣化するのを抑制することができる。また、光検出装置１では、光源３が、１．５μｍ程度の波長を有するパルス光Ｌを出射する光源であり、光検出素子１０が、１．５μｍ程度の波長を有するパルス光Ｌに対して十分な感度を有するＩｎＧａＡｓエリアセンサである。これにより、例えば霧中又は煙中においても対象物ＯＪの距離画像を取得し易くなる。なお、上述した演算例は、あくまで一例であって、対象物ＯＪまでの距離ｄに関する情報は、公知の種々の演算によって取得可能である。また、第２電圧ＶＨは、２０Ｖ以下の電圧（好ましくは１０Ｖ以下の電圧、より好ましくは５Ｖ以下の電圧）であってもよい。その場合、光検出装置１において、感度及び応答性の向上をより確実に図ることができる。
【００６４】
本発明は、上述した実施形態に限定されない。例えば、光検出素子１０Ａは、複数の半導体領域１５がキャップ層１４内において１次元に配列されたリニアセンサとして構成されてもよい。図６及び図７には、裏面入射型のＩｎＧａＡｓリニアセンサとして構成された光検出素子１０Ｂが示されている。なお、図６は、複数の半導体領域１５の配列方向（以下、単に「配列方向」という）に平行な面に沿った光検出素子１０Ｂの一部分の断面図であり、図７は、配列方向に垂直な面に沿った光検出素子１０Ｂの断面図である。
【００６５】
光検出素子１０Ｂは、光吸収層１２とキャップ層１４との間にｎ型の緩和層１３が形成されていない点、及びｐ型の半導体領域２３が形成されている点で、上述した光検出素子１０Ａと主に相違している。光検出素子１０Ｂでは、図７に示されるように、半導体基板１１の厚さ方向、及び配列方向の両方向に垂直な幅方向（以下、単に「幅方向」という）において、キャップ層１４の幅は、半導体基板１１の幅よりも小さく、光吸収層１２の幅は、半導体基板１１の幅と同じである。半導体領域２３は、幅方向において互いに対向するキャップ層１４の側面、及び、光吸収層１２における半導体基板１１とは反対側の表面のうちキャップ層１４が形成されていない表面に沿って、形成されている。半導体領域２３は、絶縁膜１８によって覆われている。
【００６６】
光検出素子１０Ｂでは、図８及び図９に示されるように、第１電極１６と第２電極１７との間に２０Ｖの逆方向バイアスが印加された場合のみに、空乏層Ｄ１がキャップ層１４側から光吸収層１２の厚さの８０％の位置を超える。よって、光検出素子１０Ｂによれば、上述した光検出素子１０Ａと同様に、高速での検出信号の出力制御を簡易な構成で実現することができる。
【００６７】
また、光検出素子１０Ｂでは、画素分離部２０の半導体領域２２の周囲に形成された空乏層Ｄ２だけでなく、半導体領域２３の周囲に形成された空乏層Ｄ３によっても、無バイアス状態において光吸収層１２で発生したキャリアが捕捉される。したがって、無バイアス状態から逆方向バイアス印加状態に切り替えられた際に、無バイアス状態において光吸収層１２で発生したキャリアがノイズとなるのを抑制することができる。
【００６８】
また、光検出素子１０Ｂでは、幅方向において、キャップ層１４の幅が、半導体基板１１の幅よりも小さい。これにより、ｐｎ接合領域（画素Ｐの領域）の周囲の領域で発生したキャリアがノイズとなるのを抑制することができる。なお、幅方向において、光吸収層１２の幅及びキャップ層１４の幅のそれぞれが、半導体基板１１の幅よりも小さくてもよい。その場合、ｐｎ接合領域の周囲の領域で発生したキャリアがノイズとなるのをより確実に抑制することができる。
【００６９】
また、図３に示される光検出素子１０Ａでは、光吸収層１２とキャップ層１４との間にｎ型の緩和層１３が形成されていなくてもよい。逆に、図６及び図７に示される光検出素子１０Ｂでは、光吸収層１２とキャップ層１４との間にｎ型の緩和層１３が形成されていてもよい。緩和層１３が形成されず、光吸収層１２とキャップ層１４とが互いに接触していると、空乏層Ｄ１がキャップ層１４側から光吸収層１２の厚さの少なくとも５０％の位置を超えるための逆方向バイアスをより小さくすることができる。なお、図６及び図７に示される光検出素子１０Ｂにおいて、光吸収層１２とキャップ層１４との間に緩和層１３が形成される場合には、幅方向において、緩和層１３の幅及びキャップ層１４の幅のそれぞれが、半導体基板１１の幅よりも小さくてもよいし、或いは、幅方向において、光吸収層１２の幅、緩和層１３の幅及びキャップ層１４の幅のそれぞれが、半導体基板１１の幅よりも小さくてもよい。それらの場合、ｐｎ接合領域の周囲の領域で発生したキャリアがノイズとなるのをより確実に抑制することができる。
【００７０】
また、図３に示される光検出素子１０Ａでは、画素分離部２０が設けられていなくてもよい。同様に、図６及び図７に示される光検出素子１０Ｂでは、画素分離部２０が設けられていなくてもよい。また、図６及び図７に示される光検出素子１０Ｂでは、半導体領域２３が形成されていなくてもよい。
【００７１】
また、上述した光検出素子１０Ａ，１０Ｂのいずれにおいても、空乏層Ｄ１は、第１電極１６と第２電極１７との間に２０Ｖの逆方向バイアスが印加された場合に、キャップ層１４側から光吸収層１２の厚さの５０％の位置（光吸収層１２におけるキャップ層１４側の表面を基準として、当該表面から光吸収層１２の厚さの５０％の位置）を超えればよい。２０Ｖの逆方向バイアスの印加によって、キャップ層１４側から光吸収層１２の厚さの５０％〜１００％の範囲でどの位置まで空乏層Ｄ１を拡げさせるかは、検出対象の光の波長、検出対象の光の入射方向等に応じて決定される。
【００７２】
また、上述した光検出素子１０Ａ，１０Ｂのいずれも、表面入射型として構成されてもよい。その場合、第１電極１６は、例えば、半導体基板１１における光吸収層１２とは反対側の表面に形成される。また、第２電極１７には、例えば、検出対象の光を光吸収層１２に入射させるための開口が形成される。各光検出素子１０Ａ，１０Ｂが表面入射型として構成された場合には、光吸収層１２よりも光入射側に設けられた層のバンドギャップは、当該層での光吸収を抑制する観点から、光吸収層１２のバンドギャップよりもが大きいことが好ましい。なお、各光検出素子１０Ａ，１０Ｂが裏面入射型として構成された場合にも、光吸収層１２よりも光入射側に設けられた層のバンドギャップは、暗電流を抑制する観点から、光吸収層１２のバンドギャップよりも大きいことが好ましい。
【００７３】
また、上述した光検出素子１０Ａ，１０Ｂのいずれにおいても、ｐ型及びｎ型の各導電型は、上述したものに対して逆であってもよい。その場合、第１電極１６がｐ型側の電極となり、第２電極１７がｎ型側の電極となるため、第１電極１６の電位を基準として第２電極１７の電位が正の電位となるように、第１電極１６と第２電極１７との間に逆方向バイアスが印加される。なお、上述したように、半導体基板１１、光吸収層１２、緩和層１３及びキャップ層１４がｎ型であり、半導体領域１５がｐ型であると、光検出素子１０Ａ，１０Ｂの製造の容易性を確保することができる。
【００７４】
また、上述した光検出素子１０Ａ，１０Ｂのいずれにおいても、製造時に半導体領域１５がキャップ層１４内に確実に収まるように、光吸収層１２とキャップ層１４との間又はキャップ層１４内に、組成の異なる層が形成されてもよい。また、上述した光検出素子１０Ａ，１０Ｂのいずれにおいても、無バイアス状態であるにもかかわらず製造時のばらつき等に起因して光吸収層１２に空乏層Ｄ１が達することがないように、光吸収層１２とキャップ層１４との間に、キャリア濃度が大きい極薄の層が形成されてもよい。また、上述した光検出素子１０Ａ，１０Ｂのいずれにおいても、電極とのコンタクト抵抗を下げるためのコンタクト層がキャップ層１４上に形成されてもよい。
【００７５】
また、上述した光検出素子１０Ａ，１０Ｂのいずれも、１つの半導体領域１５がキャップ層１４内に形成された単素子として構成されてもよい。その場合にも、高速での検出信号の出力制御を簡易な構成で実現することができる。また、その場合にも、光検出装置１として構成することで、対象物ＯＪまでの距離ｄに関する情報を取得することができる。
【００７６】
また、上述した光検出素子１０Ａ，１０Ｂの各構成には、上述した材料及び形状に限定されず、様々な材料及び形状を適用することができる。例えば、上述した光検出素子１０Ａ，１０Ｂの材料は、化合物半導体に限定されず、有機半導体、アモルファス材料等であってもよい。また、上述した一の実施形態又は変形例における各構成は、他の実施形態又は変形例における各構成に任意に適用することができる。
【００７７】
また、光検出装置１は、光源３を備えていなくてもよい。その場合の光検出装置１としては、高速な物体・信号を検出するために必要なグローバルシャッタ動作(高速シャッタ動作)を有する赤外イメージセンサ等が例示される。
【符号の説明】
【００７８】
１…光検出装置、３…光源、６…信号処理回路（信号処理部）、１０Ａ，１０Ｂ…光検出素子、１１…半導体基板、１２…光吸収層、１３…緩和層、１４…キャップ層、１５…半導体領域、１６…第１電極、１７…第２電極、Ｄ１…空乏層。
【図１】
2020064933.tif 000009
【図２】
2020064933.tif 000010
【図３】
2020064933.tif 000011
【図４】
2020064933.tif 000012
【図５】
2020064933.tif 000013
【図６】
2020064933.tif 000014
【図７】
2020064933.tif 000015
【図８】
2020064933.tif 000016
【図９】
2020064933.tif 000017
【手続補正書】
【提出日】令和1年10月15日(2019.10.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に形成された第１導電型の光吸収層と、前記光吸収層上に形成された第１導電型のキャップ層と、前記キャップ層内に形成され、前記キャップ層とｐｎ接合をなす第２導電型の第１半導体領域と、を備える光検出素子と、
前記ｐｎ接合にパルス電圧信号を印加し、前記光検出素子から出力された検出信号を取得する信号処理部と、を備え、
前記第１半導体領域の周囲に形成される空乏層は、前記ｐｎ接合に逆方向バイアスが印加されていない場合に、前記光吸収層に達しておらず、前記ｐｎ接合に２０Ｖの逆方向バイアスが印加された場合に、前記キャップ層側から前記光吸収層の厚さの５０％の位置を超え、
前記パルス電圧信号は、前記光吸収層に前記空乏層が達しない第１電圧、及び前記光吸収層に前記空乏層が達する第２電圧が交互に繰り返される電圧信号である、光検出装置。
【請求項２】
前記空乏層は、前記ｐｎ接合に２０Ｖの逆方向バイアスが印加された場合に、前記キャップ層側から前記光吸収層の厚さの８０％の位置を超える、請求項１に記載の光検出装置。
【請求項３】
前記光検出素子は、前記光吸収層と前記キャップ層との間に形成された第１導電型の緩和層を更に備える、請求項１又は２に記載の光検出装置。
【請求項４】
前記光吸収層と前記キャップ層とは、互いに接触している、請求項１又は２に記載の光検出装置。
【請求項５】
前記第１半導体領域は、前記キャップ層内に複数形成されており、前記半導体基板の厚さ方向から見た場合に１次元又は２次元に配列されている、請求項１〜４のいずれか一項に記載の光検出装置。
【請求項６】
前記第１半導体領域は、前記キャップ層内に複数形成されており、前記半導体基板の厚さ方向から見た場合に１次元に配列されており、
前記半導体基板の厚さ方向及び前記第１半導体領域の配列方向の両方向に垂直な幅方向において、前記キャップ層の幅は、前記半導体基板の幅よりも小さい、請求項１〜５のいずれか一項に記載の光検出装置。
【請求項７】
前記幅方向において、前記光吸収層の幅は、前記半導体基板の幅よりも小さい、請求項６に記載の光検出装置。
【請求項８】
前記第１導電型はｎ型であり、前記第２導電型はｐ型である、請求項１〜７のいずれか一項に記載の光検出装置。
【請求項９】
前記第２電圧は、前記キャップ層側から前記光吸収層の厚さの１００％の位置に前記空乏層が達する電圧である、請求項１〜８のいずれか一項に記載の光検出装置。
【請求項１０】
前記第２電圧は、２０Ｖ以下の電圧である、請求項１〜９のいずれか一項に記載の光検出装置。
【請求項１１】
前記第２電圧は、１０Ｖ以下の電圧である、請求項１〜１０のいずれか一項に記載の光検出装置。
【請求項１２】
前記第２電圧は、５Ｖ以下の電圧である、請求項１〜１１のいずれか一項に記載の光検出装置。
【請求項１３】
前記光検出素子が感度を有するパルス光を出力する光源を更に備える、請求項１〜１２のいずれか一項に記載の光検出装置。
【請求項１４】
前記光源は、１０ＫＨｚ以上の周波数で前記パルス光を出力する、請求項１３に記載の光検出装置。
【請求項１５】
前記光検出素子は、前記半導体基板の厚さ方向から見た場合に前記第１半導体領域を囲むように前記キャップ層に形成された第２導電型の第２半導体領域を更に備える、請求項１〜１４のいずれか一項に記載の光検出装置。
【請求項１６】
前記第２半導体領域は、前記半導体基板の厚さ方向から見た場合に前記第１半導体領域を囲むように前記キャップ層に形成された溝の内面に沿って形成されている、請求項１５に記載の光検出装置。
【請求項１７】
前記溝の前記内面は、絶縁膜によって覆われている、請求項１６に記載の光検出装置。
【請求項１８】
前記溝は、前記光吸収層と前記キャップ層との間に形成された第１導電型の緩和層に至っている、請求項１６又は１７に記載の光検出装置。
【請求項１９】
前記溝は、前記光吸収層に至っている、請求項１６〜１８のいずれか一項に記載の光検出装置。
【請求項２０】
前記第１半導体領域は、前記キャップ層内に複数形成されており、
前記光検出素子は、前記半導体基板の厚さ方向から見た場合に隣り合う前記第１半導体領域の間に位置するように前記キャップ層に形成された第２導電型の第２半導体領域を更に備える、請求項１〜１４のいずれか一項に記載の光検出装置。
【請求項２１】
前記第２半導体領域は、前記半導体基板の厚さ方向から見た場合に隣り合う前記第１半導体領域の間に位置するように前記キャップ層に形成された溝の内面に沿って形成されている、請求項２０に記載の光検出装置。
【請求項２２】
前記溝の前記内面は、絶縁膜によって覆われている、請求項２１に記載の光検出装置。
【請求項２３】
前記溝は、前記光吸収層と前記キャップ層との間に形成された第１導電型の緩和層に至っている、請求項２１又は２２に記載の光検出装置。
【請求項２４】
前記溝は、前記光吸収層に至っている、請求項２１〜２３のいずれか一項に記載の光検出装置。
【請求項２５】
前記光検出素子は、前記幅方向において互いに対向する前記キャップ層の側面に沿って形成された第２導電型の第３半導体領域を更に備える、請求項６又は７に記載の光検出装置。
【請求項２６】
前記光検出素子は、前記光吸収層における前記半導体基板とは反対側の表面のうち前記キャップ層が形成されていない表面に沿って形成された第２導電型の第３半導体領域を更に備える、請求項６又は７に記載の光検出装置。
【請求項２７】
前記光検出素子は、前記キャップ層内に形成された第１層を更に備え、
前記第１層の組成は、前記キャップ層の組成と異なる、請求項１〜２６のいずれか一項に記載の光検出装置。
【請求項２８】
前記光検出素子は、前記光吸収層と前記キャップ層との間に形成された第２層を更に備え、
前記第２層のキャリア濃度は、前記光吸収層及び前記キャップ層のキャリア濃度よりも大きい、請求項１〜２７のいずれか一項に記載の光検出装置。