(57)【要約】【課題】  制御電圧を出力する伝達スイッチを含むことで様々な回路素子で発生する可能性がある漏れ成分が制御電圧に与える影響を、最小限に抑えることができる、位相ロックループ回路を含む集積回路を提供する。【解決手段】  本発明の実施形態による位相ロックループ回路は、制御電圧に基づいて所定の周波数を有するクロック信号を出力する電圧制御発振器と、上記クロック信号を所定の基準信号と比較して第１制御信号及び第２制御信号を出力する位相周波数検出器と、上記第１制御信号及び上記第２制御信号に基づいて上記制御電圧を出力するチャージポンプと、伝達スイッチを介して上記チャージポンプの出力端と連結される出力端を有する電圧源と、上記伝達スイッチがターンオフされる間に上記伝達スイッチを通過する漏れ電流を除去する漏れ除去器と、を含む。【選択図】      図２
2020014191.tif 000002
【特許請求の範囲】
【請求項１】
位相ロックループ回路を含む集積回路であって、
前記位相ロックループ回路は、
制御電圧に基づいて所定の周波数を有するクロック信号を出力する電圧制御発振器と、
前記クロック信号を所定の基準信号と比較して第１制御信号及び第２制御信号を出力する位相周波数検出器と、
前記第１制御信号及び前記第２制御信号に基づいて前記制御電圧を出力するチャージポンプと、
伝達スイッチを介して前記チャージポンプの出力端と連結される出力端を有する電圧源と、
前記伝達スイッチに連結され、前記伝達スイッチがターンオフされる間に前記伝達スイッチを通過する漏れ電流を除去する漏れ除去器と、を含む、集積回路。
【請求項２】
前記電圧源は、前記出力端に連結される第１抵抗及び第２抵抗と、前記第１抵抗と第１電源ノードの間に連結される第１スイッチと、前記第２抵抗と第２電源ノードの間に連結される第２スイッチと、を含む、請求項１に記載の集積回路。
【請求項３】
前記第１スイッチ、前記第２スイッチ、及び前記伝達スイッチは、前記位相ロックループ回路のコースロックモードでターンオンされ、前記位相ロックループ回路のファインロックモードでターンオフされる、請求項２に記載の集積回路。
【請求項４】
前記第１抵抗及び前記第２抵抗は同一の抵抗値を有する、請求項２又は３に記載の集積回路。
【請求項５】
前記伝達スイッチは、前記チャージポンプの前記出力端に連結される第１ノードと、前記電圧源の前記出力端に連結される第２ノードと、を含む、請求項１乃至４のいずれか一項に記載の集積回路。
【請求項６】
前記漏れ除去器は、バッファと、前記バッファの出力端と前記伝達スイッチの前記第２ノードの間に連結されるバッファスイッチと、を含む、請求項５に記載の集積回路。
【請求項７】
前記バッファは、前記伝達スイッチの前記第１ノードに連結される非反転入力端、及び負帰還経路を介して前記バッファスイッチに連結される反転入力端を有するユニティゲイン増幅器を含む、請求項６に記載の集積回路。
【請求項８】
前記漏れ除去器及び前記チャージポンプは前記ユニティゲイン増幅器を共有する、請求項７に記載の集積回路。
【請求項９】
前記チャージポンプは、第１電源ノードに連結される第１電流源と、第１電流源と前記チャージポンプの出力端の間に連結される第１制御スイッチと、第２電源ノードに連結される第２電流源と、第２電流源と前記チャージポンプの出力端の間に連結される第２制御スイッチと、前記第１電源ノードと前記第２電源ノードの間で直列接続される第３制御スイッチ及び第４制御スイッチと、を含み、
前記非反転入力端は、前記チャージポンプの出力端に連結され、前記反転入力端は、前記負帰還経路を介して前記第３制御スイッチ及び前記第４制御スイッチに連結されたノードに連結される、請求項７に記載の集積回路。
【請求項１０】
前記バッファスイッチは、前記位相ロックループ回路のコースロックモードでターンオフされ、前記位相ロックループ回路のファインロックモードでターンオンされる、請求項６乃至９のいずれか一項に記載の集積回路。
【請求項１１】
前記漏れ除去器は、前記伝達スイッチを介して前記チャージポンプの出力端と連結され且つ第１電源ノードと第２電源ノードの間で互いに直列接続される第１サブ抵抗及び第２サブ抵抗を含み、
前記電圧源は、互いに直列に接続され且つ前記第１電源ノードと前記第２電源ノードの間で前記電圧源の前記出力端に連結される第１抵抗及び第２抵抗を含む、請求項１に記載の集積回路。
【請求項１２】
前記第１サブ抵抗及び前記第２サブ抵抗のそれぞれの抵抗値は、前記第１抵抗及び前記第２抵抗のそれぞれの抵抗値よりも大きい、請求項１１に記載の集積回路。
【請求項１３】
前記クロック信号を分周して前記位相周波数検出器に提供する分周器をさらに含む、請求項１乃至１２のいずれか一項に記載の集積回路。
【請求項１４】
位相ロックループ回路を含む集積回路であって、
前記位相ロックループ回路は、
制御電圧に基づいてクロック信号を出力する電圧制御発振器と、
前記クロック信号を所定の基準信号と比較して第１制御信号及び第２制御信号を出力する位相周波数検出器と、
出力端を有し、前記第１制御信号及び前記第２制御信号に基づいて前記制御電圧を出力するチャージポンプと、
前記位相ロックループ回路が第１ロックモードであれば伝達スイッチを介して前記チャージポンプの前記出力端に第１電圧を出力し、前記位相ロックループ回路が前記第１ロックモード以降の第２ロックモードであれば前記出力端をフローティングさせる電圧源と、
前記伝達スイッチ及び前記電圧源の前記出力端と連結されて、前記位相ロックループ回路が前記第２ロックモードである際に、前記伝達スイッチを通過する漏れ電流を除去する漏れ除去手段と、を含む、集積回路。
【請求項１５】
前記電圧源は、前記チャージポンプの出力端に連結される第１抵抗及び第２抵抗と、前記第１抵抗と第１電源ノードの間に連結される第１スイッチと、前記第２抵抗と第２電源ノードの間に連結される第２スイッチと、を有し、
前記漏れ除去手段は、前記漏れ除去手段の出力端と前記チャージポンプの前記出力端の間に連結される第３スイッチを含む、請求項１４に記載の集積回路。
【請求項１６】
前記第１スイッチ、前記第２スイッチ、及び前記伝達スイッチは、前記位相ロックループ回路が前記第１ロックモードである際にターンオンされ、前記位相ロックループ回路が前記第２ロックモードである際にターンオフされ、
前記第３スイッチは、前記位相ロックループ回路が前記第１ロックモードである際にターンオフされ、前記位相ロックループ回路が前記第２ロックモードである際にターンオンされる、請求項１５に記載の集積回路。
【請求項１７】
前記第１スイッチ、前記第２スイッチ、前記伝達スイッチ、及び前記第３スイッチを制御する自動周波数コントローラをさらに含む、請求項１５又は１６に記載の集積回路。
【請求項１８】
位相ロックループ回路を含む集積回路であって、
前記位相ロックループ回路は、
制御電圧に基づいてクロック信号を出力する発振器と、
基準クロック信号を前記クロック信号と比較して第１制御信号及び第２制御信号を出力する位相周波数検出器と、
出力端を有し、前記第１制御信号及び前記第２制御信号に基づいて前記出力端に前記制御電圧を出力するチャージポンプと、
第１ノード及び第２ノードを有し、前記第１ノードは、前記チャージポンプの前記出力端に連結される伝達スイッチと、
前記第２ノードに連結される出力端と第１抵抗及び第２抵抗を有し、前記位相ロックループ回路がコースロックモードであれば前記チャージポンプの前記出力端に電圧を出力し、前記位相ロックループ回路が前記コースロックモード以降のファインロックモードであれば前記出力端をフローティングさせる電圧源と、
前記第１ノードに連結される入力端、及びバッファスイッチを介して前記第２ノードに連結される出力端を有し、前記位相ロックループ回路が前記ファインロックモードである際に、前記伝達スイッチを通過して流れる漏れ電流を遮断するバッファと、を含む、集積回路。
【請求項１９】
前記バッファは、前記第１ノードに連結される非反転入力端、及び負帰還経路を介して前記バッファスイッチに連結される反転入力端を有するユニティゲイン増幅器を含む、請求項１８に記載の集積回路。
【請求項２０】
前記位相ロックループ回路が前記ファインロックモードである際に、前記バッファスイッチはターンオンされ、前記伝達スイッチはターンオフされる、請求項１９に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相ロックループ回路を含む集積回路に関するものである。
【背景技術】
【０００２】
位相ロックループ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ、ＰＬＬ）回路は、位相を調整して、基準信号を出力信号の周波数及び／又は位相と同期させる回路であって、様々な分野で活用されることができる。位相ロックループ回路は、電圧制御発振器（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ、ＶＣＯ）や、電圧制御発振器に制御電圧を供給するループフィルタなどを含むことができ、制御電圧によって電圧制御発振器が生成する出力信号の特性が決定されることができる。したがって、位相ロックループ回路の性能を確保するためには、ループフィルタが出力する制御電圧に含まれる様々な雑音成分を効果的に除去する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の技術的思想が実現しようとする課題のうちの一つは、制御電圧を出力する伝達スイッチを含むことで様々な回路素子で発生する可能性がある漏れ（ｌｅａｋａｇｅ）成分が制御電圧に与える影響を、最小限に抑えることができる、位相ロックループ回路を含む集積回路を提供することである。
【課題を解決するための手段】
【０００４】
本発明の一実施形態による集積回路は、位相ロックループ回路を含み、上記位相ロックループ回路は、制御電圧に基づいて所定の周波数を有するクロック信号を出力する電圧制御発振器と、上記クロック信号を所定の基準信号と比較して第１制御信号及び第２制御信号を出力する位相周波数検出器と、上記第１制御信号及び上記第２制御信号に基づいて上記制御電圧を出力するチャージポンプと、伝達スイッチを介して上記チャージポンプの出力端と連結される出力端を有する電圧源と、上記伝達スイッチに連結され、上記伝達スイッチがターンオフされる間に上記伝達スイッチを通過する漏れ電流を除去する漏れ除去器と、を含む。
【０００５】
本発明の他の実施形態による集積回路は、位相ロックループ回路を含み、上記位相ロックループ回路は、制御電圧に基づいてクロック信号を出力する電圧制御発振器と、上記クロック信号を所定の基準信号と比較して第１制御信号及び第２制御信号を出力する位相周波数検出器と、出力端を有し、上記第１制御信号及び上記第２制御信号に基づいて上記制御電圧を出力するチャージポンプと、上記位相ロックループ回路が第１ロックモード（ｌｏｃｋ  ｍｏｄｅ）であれば伝達スイッチを介して上記チャージポンプの上記出力端に第１電圧を出力し、上記位相ロックループ回路が上記第１ロックモード以降の第２ロックモードであれば上記出力端をフローティングさせる電圧源と、上記伝達スイッチ及び上記電圧源の上記出力端と連結されて、上記位相ロックループ回路が上記第２ロックモードである際に、上記伝達スイッチを通過する漏れ電流を除去する漏れ除去手段と、を含む。
【０００６】
本発明のさらに他の実施形態による集積回路は、位相ロックループ回路を含み、上記位相ロックループ回路は、制御電圧に基づいてクロック信号を出力する発振器と、基準クロック信号を上記クロック信号と比較して第１制御信号及び第２制御信号を出力する位相周波数検出器と、出力端を有し、上記第１制御信号及び上記第２制御信号に基づいて上記出力端に上記制御電圧を出力するチャージポンプと、第１ノード及び第２ノードを有し、上記第１ノードは、上記チャージポンプの上記出力端に連結される伝達スイッチと、上記第２ノードに連結される出力端と第１抵抗及び第２抵抗を有し、上記位相ロックループ回路がコースロックモード（ｃｏａｒｓｅ  ｌｏｃｋ  ｍｏｄｅ）であれば上記チャージポンプの上記出力端に電圧を出力し、上記位相ロックループ回路が上記コースロックモード以降のファインロックモード（ｆｉｎｅ  ｌｏｃｋ  ｍｏｄｅ）であれば上記出力端をフローティングさせる電圧源と、上記第１ノードに連結される入力端、及びバッファスイッチを介して上記第２ノードに連結される出力端を有し、上記位相ロックループ回路が上記ファインロックモードである際に、上記伝達スイッチを介して流れる漏れ電流を遮断するバッファと、を含む。
【発明の効果】
【０００７】
本発明の一実施形態によると、ループフィルタに適切な電圧を供給するために電圧分配器を用いることができ、電圧分配器とループフィルタを連結する伝達スイッチがターンオフされる間に、伝達スイッチ及び電圧分配器を通過する漏れ電流を最小限に抑えることができる回路が提供されることができる。伝達スイッチの素子設計と関係なく漏れ電流を減らすことにより、整定時間（ｓｅｔｔｌｉｎｇ  ｔｉｍｅ）とのトレードオフなく位相ロックループ回路の性能を向上させることができる。
【０００８】
本発明の多様でありながらも有益な長所及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程によってさらに容易に理解されることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態による位相ロックループ回路を含むシステムを簡単に示す図である。
【図２】本発明の一実施形態による位相ロックループ回路を含むシステムを簡単に示す図である。
【図３】本発明の一実施形態による位相ロックループ回路を説明するために提供される図面である。
【図４】本発明の一実施形態による位相ロックループ回路を説明するために提供される図面である。
【図５】本発明の一実施形態による位相ロックループ回路の動作を説明するために提供される回路図である。
【図６】本発明の一実施形態による位相ロックループ回路の動作を説明するために提供される回路図である。
【図７】本発明の一実施形態による位相ロックループ回路の動作を説明するために提供されるタイミング図である。
【図８】本発明の一実施形態による位相ロックループ回路の動作を説明するために提供される回路図である。
【図９】本発明の一実施形態による位相ロックループ回路の動作を説明するために提供されるグラフである。
【図１０】本発明の一実施形態による位相ロックループ回路の動作を説明するために提供されるグラフである。
【図１１】本発明の一実施形態による位相ロックループ回路を含むＲＦモジュールを示す図である。
【図１２】本発明の一実施形態による位相ロックループ回路を含む電子機器を示すブロック図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して本発明の好ましい実施形態を次のように説明する。
【００１１】
図１及び図２は本発明の一実施形態による位相ロックループ回路を含むシステムを簡単に示す図である。
【００１２】
先ず、図１を参照すると、本発明の一実施形態によるシステム１０は、自動周波数コントローラ１１（Ａｕｔｏ  Ｆｒｅｑｕｅｎｃｙ  Ｃｏｎｔｒｏｌｌｅｒ、ＡＦＣ）と、位相ロックループ回路１２と、を含むことができる。位相ロックループ回路は、振幅ではなく位相変動を調整することで従来の信号の周波数及び位相を出力信号と同期させる回路であって、位相及び周波数を検出する回路や発振器などを含むことができる。一例として、位相ロックループ回路１２に含まれる発振器は、電圧制御発振器（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ、ＶＣＯ）であることができる。位相ロックループ回路１２が出力する信号の周波数及び／又は位相は、電圧制御発振器に入力される制御電圧によって制御されることができる。
【００１３】
自動周波数コントローラ１１は、位相ロックループ回路１２の動作を制御することができる。一例として、自動周波数コントローラ１１は、位相ロックループ回路１２の電圧制御発振器に入力される制御電圧を調整することにより、位相ロックループ回路１２の出力信号の周波数及び／又は位相を調整することができる。
【００１４】
次に、図２を参照すると、システム２０は、自動周波数コントローラ３０と、位相ロックループ回路４０と、を含むことができる。位相ロックループ回路４０は、位相周波数検出器４１や、チャージポンプ４２、ループフィルタ４３、電圧制御発振器４４、分周器４５などを含むことができる。図２に示された位相ロックループ回路４０の構成は一例に過ぎず、様々に変形することができる。
【００１５】
上述のように、位相ロックループ回路４０は、電圧制御発振器４４が生成した出力信号ＯＵＴの周波数及び／又は位相を基準信号ＲＥＦと同期させることができる。このため、位相周波数検出器４１は、出力信号ＯＵＴのフィードバックを受けることで基準信号ＲＥＦと比較することができる。出力信号ＯＵＴのフィードバック経路には分周器４５が設けられることができ、位相周波数検出器４１は、基準信号ＲＥＦの周波数と分周器４５を通過した出力信号ＯＵＴの周波数を比較して、その差に対応する信号を出力することができる。
【００１６】
一例として、位相周波数検出器４１が出力する信号は、チャージポンプ４２の制御信号として用いられることができる。チャージポンプ４２は、第１電源ノードに連結される第１電流源と、第２電源ノードに連結される第２電流源と、を含むことができ、第１電流源と第２電流源の間には、第１スイッチ、第２スイッチが連結されることができる。チャージポンプ４２の出力ノードは、第１スイッチと第２スイッチの間のノードであることができ、位相周波数検出器４１が出力する信号によって第１スイッチ及び第２スイッチのそれぞれがターンオン又はターンオフされることができる。
【００１７】
チャージポンプ４２は所定の制御電圧を出力し、チャージポンプ４２が出力する制御電圧によって電圧制御発振器４４の出力信号ＯＵＴの周波数及び／又は位相が決定されることができる。一方、チャージポンプ４２が出力する制御電圧のノイズ成分を除去するために、ループフィルタ４３がチャージポンプ４２と電圧制御発振器４４の間に連結されることができる。一例として、チャージポンプ４２が出力する電流によってループフィルタ４３に含まれるキャパシタが充電されることができ、充電されたキャパシタによって電圧制御発振器４４に制御電圧が入力されることができる。
【００１８】
一般に、位相ロックループ回路４０は、コースロック（Ｃｏａｒｓｅ  Ｌｏｃｋ）モードとファインロック（Ｆｉｎｅ  Ｌｏｃｋ）モードで動作することができる。コースロックモードでは、ループフィルタ４３に含まれるキャパシタに適切な電圧を供給することができる電圧源が活性化することができる。一例として、電圧源は、スイッチ素子として実現される伝達スイッチを介してキャパシタと連結されることができ、コースロックモードでは、伝達スイッチがターンオンされて、電圧源の出力電圧によってキャパシタが充電されることができる。電圧源は簡単に電圧分配器などとして実現されることができる。コースロックモードが終了し、ファインロックモードに入ると、伝達スイッチがターンオフされて、ループフィルタが電圧源と分離されることができる。
【００１９】
最近、電子機器で消費される電力が重要な問題として台頭するにつれて、電子機器のプロセッサなどに搭載される位相ロックループ回路４０の消費電力を減らすために、位相ロックループ回路４０を駆動するための電源電圧ＶＤＤを低くすることができる。一例として、位相周波数検出器４１や、チャージポンプ４２、ループフィルタ４３、電圧制御発振器４４などの構成要素をデジタルドメインで設計することにより、電源電圧ＶＤＤを低くすることができる。
【００２０】
上記のように電源電圧ＶＤＤが低下する場合には、比較的低い閾電圧を有するスイッチ素子で伝達スイッチを実現せざるを得ず、ファインロックモードでターンオフされた伝達スイッチを通過して漏れ電流が流れる可能性がある。漏れ電流は、ループフィルタ４３が電圧制御発振器４４に供給する制御電圧に影響を与えることがあり、その結果、ファインロックモードで電圧制御発振器４４の出力信号を所望の周波数及び／又は位相と正確に同期させないおそれがある。
【００２１】
また、電源電圧ＶＤＤが低下するにつれて、伝達スイッチの閾電圧に対する電源電圧の比（ＶＤＤ／ＶＴＨ）が減少することがあり、これによって、特定の電圧で伝達スイッチのターンオン抵抗の増加を引き起こす可能性がある。ターンオン抵抗の増加に伴う整定時間（ｓｅｔｔｌｉｎｇ  ｔｉｍｅ）の増加を防ぐために伝達スイッチのサイズを大きくすることもできるが、ターンオフ状態の伝達スイッチが原因で漏れ電流が増加するという問題が生じるおそれもある。
【００２２】
上記のような問題を解決するために、本発明の一実施形態による位相ロックループ回路４０は、ターンオフ状態の伝達スイッチを通過した漏れ電流が制御電圧に与える影響を最小限に抑えることができる漏れ除去器を含むことができる。漏れ除去器は、伝達スイッチ両端の電圧値を同一に維持するか、又は伝達スイッチの一側に連結されて、漏れ電流による電圧の変化を最小限に抑えることができる。これにより、伝達スイッチのサイズを増加させることなく、所望のターンオン抵抗で伝達スイッチを設計することができ、位相ロックループ回路４０の整定時間を所望の値に決定することができる。
【００２３】
図３及び図４は本発明の一実施形態による位相ロックループ回路を説明するために提供される図面である。
【００２４】
先ず、図３は、一般の位相ロックループ回路５０に含まれるチャージポンプ５１、ループフィルタ５２、及び電圧源５３を示す回路図である。チャージポンプ５１は、第１電流源ＣＳ１や、第２電流源ＣＳ２、第１制御スイッチＴＣ１、第２制御スイッチＴＣ２などを含むことができる。第１電流源ＣＳ１及び第１制御スイッチＴＣ１は第１電源電圧ＶＤＤを供給する第１電源ノードに連結され、第２電流源ＣＳ２及び第２制御スイッチＴＣ２は第２電源電圧ＶＳＳを供給する第２電源ノードに連結されることができる。チャージポンプ５１の出力ノードは、第１制御スイッチＴＣ１と第２制御スイッチＴＣ２の間のノードとして定義されることができる。
【００２５】
第１制御スイッチＴＣ１及び第２制御スイッチＴＣ２は、第１制御信号ＵＰ及び第２制御信号ＤＮによってそれぞれ制御されることができる。第１制御信号ＵＰ及び第２制御信号ＤＮは互いに逆の位相を有することができる。ループフィルタ５２は、チャージポンプ５１の出力電圧ＶＣＰに含まれているノイズ成分を除去することで制御電圧ＶＣＴＲＬを生成することができる。
【００２６】
電圧源５３は伝達スイッチＴＧを介してループフィルタ５２と連結されることができ、伝達スイッチＴＧはコースロックモードでターンオンされることができる。コースロックモードでは、伝達スイッチＴＧとともに、電圧源５３の第１スイッチＴ１及び第２スイッチＴ２がターンオンされることができる。これにより、電圧源５３の第１抵抗Ｒ１及び第２抵抗Ｒ２によって決定される電圧がループフィルタ５２に供給されることができる。コースロックモードが終了し、ファインロックモードに入ると、伝達スイッチＴＧがターンオフされて、電圧源５３は制御電圧ＶＣＴＲＬの出力ノードと分離されることができる。
【００２７】
ファインロックモードでは伝達スイッチＴＧがターンオフされるため、電圧源５３が制御電圧ＶＣＴＲＬに影響を与えない。しかし、実際の回路では、伝達スイッチＴＧのオフ抵抗により、電圧源５３からの漏れ電流が発生することがあり、これによって、制御電圧ＶＣＴＲＬの変動をもたらす可能性がある。図４を参照すると、ファインロックモードに進入した第１時点ｔ１の後に、伝達スイッチＴＧ及び電圧源５３による漏れ電流が原因で制御電圧ＶＣＴＲＬが変動することがある。特に、位相ロックループ回路５０の消費電力を低くするために第１電源電圧ＶＤＤの大きさを減少させる場合には、伝達スイッチＴＧの閾電圧及びオフ抵抗がともに減少するため、制御電圧ＶＣＴＲＬに影響を与える漏れ電流がさらに多く生成される可能性がある。
【００２８】
図５及び図６は本発明の一実施形態による位相ロックループ回路の動作を説明するために提供される回路図である。
【００２９】
先ず、図５を参照すると、本発明の一実施形態による位相ロックループ回路１００は、チャージポンプ１１０、ループフィルタ１２０、電圧源１３０、及び漏れ除去器１４０などを含むことができる。チャージポンプ１１０は、第１電源電圧ＶＤＤによって動作する第１電流源ＣＳ１と、第２電源電圧ＶＳＳに連結されて動作する第２電流源ＣＳ２と、を有し、第１制御スイッチＴＣ１及び第２制御スイッチＴＣ２のオン／オフ動作により、出力電圧ＶＣＰを生成することができる。
【００３０】
第１制御スイッチＴＣ１及び第２制御スイッチＴＣ２はそれぞれ、第１制御信号ＵＰ及び第２制御信号ＤＮによってオン／オフされることができ、第１制御信号ＵＰ及び第２制御信号ＤＮはチャージポンプ１１０の前端に配置される位相周波数検出器により生成されることができる。位相周波数検出器は、電圧制御発振器の出力信号を基準信号と比較して第１制御信号ＵＰ及び第２制御信号ＤＮを生成することができる。
【００３１】
電圧源１３０は、電圧分配器などとして実現されることができ、伝達スイッチＴＧは、チャージポンプ１１０の出力端に連結される第１ノードと、電圧源１３０に連結される第２ノードと、を含むことができる。これにより、伝達スイッチＴＧがターンオンされると、電圧源１３０がループフィルタ１２０に連結されることができる。
【００３２】
位相ロックループ回路１００がコースロックモードで動作する間、伝達スイッチＴＧ、電圧源１３０の内部の第１スイッチＴ１、及び第２スイッチＴ２がターンオンされることができる。これにより、電圧源１３０の第１抵抗Ｒ１及び第２抵抗Ｒ２によって決定された電圧が伝達スイッチＴＧを介してループフィルタ１２０に入力されることができる。伝達スイッチＴＧは、ＮＭＯＳトランジスタとＰＭＯＳトランジスタが結合されたスイッチ素子であることができ、その他様々なスイッチ素子に置き換えることができる。一方、第１スイッチＴ１及び第２スイッチＴ２は、第１スイッチング信号Ｓ１を介してともに制御されることができ、伝達スイッチＴＧは、第２スイッチング信号Ｓ２を介して制御されることができる。一実施例において、第１抵抗Ｒ１及び第２抵抗Ｒ２は、同一の抵抗値を有することができる。
【００３３】
位相ロックループ回路１００がファインロックモードに入ると、電圧源１３０が制御電圧ＶＣＴＲＬに影響を与える可能性がないように、伝達スイッチＴＧ、第１スイッチＴ１及び第２スイッチＴ２がターンオフされることができる。但し、上述のように、伝達スイッチＴＧ、第１スイッチＴ１及び第２スイッチＴ２に存在するオフ抵抗が原因で伝達スイッチＴＧ及び電圧源１３０による漏れ電流が発生する可能性がある。制御電圧ＶＣＴＲＬは、かかる漏れ電流によって変動することがあり、これが電圧制御発振器が正確な位相及び周波数を有する出力信号を生成するための妨害要因となり得る。
【００３４】
本発明の一実施形態では、漏れ除去器１４０を用いることにより、漏れ電流が制御電圧ＶＣＴＲＬに与える影響を最小限に抑えることができる。図５を参照すると、漏れ除去器１４０は、バッファと、バッファの出力端に連結されるバッファスイッチＴ３と、を含むことができる。バッファは、負帰還機構を有する演算増幅器Ｕ１を含むことができ、一例として、演算増幅器Ｕ１は、ユニティゲイン増幅器（Ｕｎｉｔｙ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ）であってもよい。バッファスイッチＴ３は、演算増幅器Ｕ１の出力端と伝達スイッチＴＧの第２ノードの間に連結されることができる。演算増幅器Ｕ１の反転入力端は、負帰還経路を介して演算増幅器Ｕ１の出力端に連結され、非反転入力端は、伝達スイッチＴＧの第１ノードに連結されることができる。
【００３５】
位相ロックループ回路１００がファインロックモードに入ると、伝達スイッチＴＧ、第１スイッチＴ１及び第２スイッチＴ２がターンオフされ、バッファスイッチＴ３はターンオンされることができる。図５に示された一実施形態では、負帰還機構を有する演算増幅器Ｕ１により、伝達スイッチＴＧの第１ノード及び第２ノードの電圧が同一の大きさに維持されることができる。これにより、伝達スイッチＴＧのオフ抵抗による漏れ電流が最小限に抑えられることができ、ファインロックモードで制御電圧ＶＣＴＲＬが安定した値に維持されることができる。一実施例では、伝達スイッチＴＧや、第１スイッチＴ１、第２スイッチＴ２、及びバッファスイッチＴ３などは、自動周波数コントローラによって制御されることができる。
【００３６】
また、本発明では、伝達スイッチＴＧのサイズなどに対する設計を変更することなく、漏れ除去器１４０を用いることで、伝達スイッチＴＧを通過する漏れ電流を除去することができる。すなわち、本発明の一実施形態では、伝達スイッチＴＧのサイズに応じたターンオン抵抗と漏れ電流の相関関係をなくすことができる。したがって、伝達スイッチＴＧのサイズなどを自由に決定することにより、位相ロックループ回路１００の整定時間を所望の値に設計することができる。
【００３７】
伝達スイッチＴＧのサイズを自由に決めることができる点は、電圧源１３０の出力電圧の分布を改善するためにも役立つことができる。第１スイッチＴ１及び第２スイッチＴ２は、同一の工程で製造される場合であっても、工程上の偏差などによって互いに異なるターンオン抵抗を有することがある。したがって、第１抵抗Ｒ１及び第２抵抗Ｒ２の抵抗値を増加させることにより、電圧源１３０の出力電圧の分布を減らすことができる。しかし、この場合、電圧源１３０の出力電圧が安定化される整定時間が増える可能性がある。一般には、電圧源１３０の出力電圧が安定化される整定時間を短縮させるために伝達スイッチＴＧを小さく設計する場合、ファインロックモードで伝達スイッチＴＧを通過する漏れ電流が増加して制御電圧ＶＣＴＲＬが変動することがあった。一方、本発明の一実施形態では、漏れ除去器１４０により、伝達スイッチＴＧのサイズとは関係なく漏れ電流を除去することができるため、伝達スイッチＴＧを十分に小さく設計し、且つ第１抵抗Ｒ１及び第２抵抗Ｒ２の抵抗値を十分に大きく設計することで、電圧源１３０の出力電圧分布を減らすとともに、電圧源１３０の出力電圧の整定時間を短縮させることができる。
【００３８】
次に、図６を参照すると、本発明の一実施形態による位相ロックループ回路２００は、チャージポンプ２１０や、ループフィルタ２２０、電圧源２３０、及び漏れ除去器２４０などを含むことができる。図６に示された一実施形態では、漏れ除去器２４０が別のバッファなくバッファスイッチＴ３だけで実現されることができる。図６を参照すると、チャージポンプ２１０に含まれる演算増幅器Ｕ１の出力端と伝達スイッチＴＧの間にバッファスイッチＴ３を連結させることにより、漏れ除去器２４０を実現することができる。すなわち、チャージポンプ２１０と漏れ除去器２４０が演算増幅器Ｕ１を共有することができる。
【００３９】
図６を参照すると、チャージポンプ２１０は、第１から第４制御スイッチＴＣ１からＴＣ４、第１電流源ＣＳ１、第２電流源ＣＳ２、及び演算増幅器Ｕ１を含むことができる。演算増幅器Ｕ１の反転入力端は負帰還経路を介して演算増幅器Ｕ１の出力端に連結され、非反転入力端はチャージポンプ２１０の出力端に連結されることができる。また、演算増幅器Ｕ１の出力端は、第３制御スイッチＴＣ３と第４制御スイッチＴＣ４の間に連結されることができる。演算増幅器Ｕ１は、チャージポンプ２１０で発生する可能性がある電荷共有の問題を解決するために設けられた素子であることができる。
【００４０】
伝達スイッチＴＧは、チャージポンプ２１０の出力端に連結される第１ノードと、電圧源２３０に連結される第２ノードと、を含むことができる。演算増幅器Ｕ１の非反転入力端がチャージポンプ２１０の出力端に連結されるため、バッファスイッチＴ３を演算増幅器Ｕ１の出力端と伝達スイッチＴＧの第２ノードの間に連結させることにより、図５に示された一実施形態と同一の回路を実現することができる。ファインロックモードでは、バッファスイッチＴ３がターンオンされると、演算増幅器Ｕ１により伝達スイッチＴＧの第１ノード及び第２ノードが同一の電圧に維持されて、伝達スイッチＴＧのオフ抵抗による漏れ電流が最小限に抑えられることができる。
【００４１】
図７は本発明の一実施形態による位相ロックループ回路の動作を説明するために提供されるタイミング図である。
【００４２】
図７は図５及び図６に示された実施形態による位相ロックループ回路１００、２００の動作を説明するためのタイミング図である。図７を参照すると、コースロック（Ｃｏａｒｓｅ  Ｌｏｃｋ）モードでは、第１スイッチＴ１、第２スイッチＴ２、及び伝達スイッチＴＧがターンオンされることができる。その後、ファインロック（Ｆｉｎｅ  Ｌｏｃｋ）モードに入ると、第１スイッチＴ１、第２スイッチＴ２、及び伝達スイッチＴＧがターンオフされ、バッファスイッチＴ３がターンオンされることができる。これにより、伝達スイッチＴＧの第１ノード及び第２ノードが演算増幅器Ｕ１により同一の電圧を有することができ、チャージポンプ１１０、２１０が動作して制御電圧ＶＣＴＲＬを出力する間、伝達スイッチＴＧのオフ抵抗による漏れ電流に対する影響を最小限に抑えることができる。
【００４３】
図８は本発明の一実施形態による位相ロックループ回路の動作を説明するために提供される回路図である。
【００４４】
図８を参照すると、本発明の一実施形態による位相ロックループ回路３００は、チャージポンプ３１０や、ループフィルタ３２０、電圧源３３０、及び漏れ除去器３４０などを含むことができる。図８に示された一実施形態では、漏れ除去器３４０が、第１サブ抵抗ＲＳ１及び第２サブ抵抗ＲＳ２を用いた電圧分配器として実現されることができる。一例として、第１サブ抵抗ＲＳ１及び第２サブ抵抗ＲＳ２は互いに同一の抵抗値を有することができ、電圧源３３０の第１抵抗Ｒ１及び第２抵抗Ｒ２に比べて非常に大きい抵抗値を有することができる。一実施例では、第１サブ抵抗ＲＳ１及び第２サブ抵抗ＲＳ２は、第１抵抗Ｒ１及び第２抵抗Ｒ２の数十倍〜数百倍の抵抗値を有することができる。伝達スイッチＴＧの第１ノードは、チャージポンプ３１０の出力端に連結され、第２ノードは、第１サブ抵抗ＲＳ１と第２サブ抵抗ＲＳ２の間のノードに連結されることができる。
【００４５】
コースロックモードが終了し、ファインロックモードが開始すると、伝達スイッチＴＧ、第１スイッチＴ１及び第２スイッチＴ２がターンオフされることができる。位相ロックループ回路３００の場合には、コースロックモードにおける制御電圧ＶＣＴＲＬとファインロックモードにおける制御電圧ＶＣＴＲＬの差が大きくない。このため、比較的大きい抵抗値を有する第１サブ抵抗ＲＳ１及び第２サブ抵抗ＲＳ２を用いて少ない電流で伝達スイッチＴＧの第２ノードの電圧をホールドすることにより、伝達スイッチＴＧを通過する漏れ電流を大幅に低減させることができる。第１サブ抵抗ＲＳ１及び第２サブ抵抗ＲＳ２が電圧源３３０に含まれる第１抵抗Ｒ１及び第２抵抗Ｒ２よりも大きい抵抗値を有するため、漏れ除去器３４０によって加わる消費電力は大きくない。
【００４６】
図９及び図１０は本発明の一実施形態による位相ロックループ回路の動作を説明するために提供されるグラフである。
【００４７】
先ず、図９は位相ロックループ回路において電圧制御発振器に入力される制御電圧を示すグラフである。図９を参照すると、制御電圧は、所定の整定時間ＴＳの間に増加して目標電圧ＶＴに達することができる。図９には示されていないが、整定時間ＴＳの間に制御電圧は目標電圧ＶＴよりも大きい値まで増加することもできる。
【００４８】
位相ロックループ回路が所望の周波数及び／又は位相を有する出力信号を生成するためには、正確な制御電圧が電圧制御発振器に入力される必要がある。但し、上述のように、ファインロックモードでターンオフ状態を維持する伝達スイッチを通過した漏れ電流が制御電圧に影響を与えるため、制御電圧に変動が生じ、結果的に位相ロックループ回路の出力信号が意図した周波数及び／又は位相を有することができなくなる可能性がある。
【００４９】
様々な実施形態を参照して説明したように、本発明では、漏れ除去器を用いて伝達スイッチ両端の電圧差を減らすことにより漏れ電流を除去することができる。先ず、図９の第１区間ＴＤを拡大して示した図１０のグラフ（ａ）を参照すると、漏れ除去器が含まれていない位相ロックループ回路の場合には、制御電圧が目標電圧ＶＴを基準に第１変化量ＶＤ１だけ変化する。次に、漏れ除去器が含まれる位相ロックループ回路における制御電圧を示すグラフ（ｂ）を参照すると、制御電圧が目標電圧ＶＴを基準に、第２変化量ＶＤ２だけ変化する。ここで、第２変化量ＶＤ２は、第１変化量ＶＤ１よりも小さい。一例として、第１変化量ＶＤ１は、第２変化量ＶＤ２の数百倍〜数千倍であり得る。
【００５０】
図１１は本発明の一実施形態による位相ロックループ回路を含むＲＦシステムを示す図である。但し、本発明の一実施形態による位相ロックループ回路は、ＲＦシステムの他に、他の様々なシステムにも採用されることができる点に留意すべきである。
【００５１】
図１１を参照すると、本発明の一実施形態によるＲＦシステム４００は、送信モジュール４１０や、受信モジュール４２０、及びプロセッサ４３０などを含むことができる。送信モジュール４１０及び受信モジュール４２０は、整合ネットワーク４０３や、位相ロックループ回路４０５、アンテナ（ＡＮＴ）などを共有することができる。
【００５２】
プロセッサ４３０が送信しようとする送信データを出力すると、送信モジュール４１０は、位相ロックループ回路４０５から受信したキャリア信号と送信データとが重なるようにすることができる。一例として、ミキサー４１１は、送信信号を高周波信号に変換することができ、電力増幅器４１２は、送信信号を増幅させることで、整合ネットワーク４０３及びアンテナ（ＡＮＴ）を介して出力することができる。
【００５３】
アンテナ（ＡＮＴ）が受信信号を受信すると、低ノイズ増幅器４２１は、受信信号を増幅させることで、ミキサー４２２に伝達することができる。ミキサー４２２は、位相ロックループ回路４０５の出力信号を参照して受信信号を低周波信号に変換することができ、低周波信号に変換された受信信号は可変利得増幅器４２３によって増幅されることができる。アナログ−デジタルコンバータ４２４は、可変利得増幅器４２３の出力をデジタルデータに変換することで、プロセッサ４３０に伝達することができる。
【００５４】
位相ロックループ回路４０５は、送信モジュール４１０及び受信モジュール４２０の両側に出力信号を送信し、周波数が動かないように固定したり、周波数を正確に変更したりするなどの役割を果たすことができる。そのため、位相ロックループ回路４０５の出力信号の周波数が安定的に維持されない場合には、ＲＦシステム４００全体の性能が低下する可能性がある。
【００５５】
上述のように、本発明の実施形態による位相ロックループ回路は、漏れ除去器を用いることで、ファインロックモードで制御電圧の変動を最小限に抑えることができる。これにより、制御電圧の入力を受けて出力信号の周波数を決定する電圧制御発振器が安定して動作することができ、ＲＦシステム４００の動作安定性などの性能を改善させることができる。
【００５６】
図１２は本発明の一実施形態による位相ロックループ回路を含む電子機器を示すブロック図である。
【００５７】
図１２に示された一実施形態による電子装置１０００は、ディスプレイ１０１０や、通信モジュール１０２０、メモリ装置１０３０、プロセッサ１０４０、及びポート１０５０などを含むことができる。加えて、電子装置１０００は、電源装置やセンサーモジュールなどをさらに含むことができる。図１２に示された構成要素のうちポート１０５０は、電子装置１０００がビデオカードや、サウンドカード、メモリカード、ＵＳＢデバイスなどと通信するために設けられる装置であることができる。電子装置１０００は、一般のデスクトップコンピュータやラップトップコンピュータの他に、スマートフォン、タブレットＰＣ、スマートウェアラブル機器などをすべて包括する概念であることができる。
【００５８】
プロセッサ１０４０は、特定の演算やコマンド及びタスクなどを行うことができる。プロセッサ１０４０は、中央処理装置（ＣＰＵ）又はマイクロプロセッサユニット（ＭＣＵ）であることができ、バス１０６０を介してディスプレイ１０１０、通信モジュール１０２０、メモリ装置１０３０はもちろん、ポート１０５０に連結された他のデバイスと通信することができる。
【００５９】
ディスプレイ１０１０や、通信モジュール１０２０、メモリ装置１０３０、プロセッサ１０４０などの構成要素は、必要に応じて、本発明の一実施形態による位相ロックループ回路を含むことができる。本発明の一実施形態による位相ロックループ回路は、漏れ除去器を用いることでファインロックモードで制御電圧を安定的に生成することにより、出力信号の周波数を正確に維持することができる。
【００６０】
以上、本発明の実施形態について詳細に説明したが、本発明の技術的範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００６１】
１００、２００、３００  位相ロックループ回路
１１０、２１０、３１０  チャージポンプ
１２０、２２０、３２０  ループフィルタ
１３０、２３０、３３０  電圧源
１４０、２４０、３４０  漏れ除去器
【図１】
2020014191.tif 000003
【図２】
2020014191.tif 000004
【図３】
2020014191.tif 000005
【図４】
2020014191.tif 000006
【図５】
2020014191.tif 000007
【図６】
2020014191.tif 000008
【図７】
2020014191.tif 000009
【図８】
2020014191.tif 000010
【図９】
2020014191.tif 000011
【図１０】
2020014191.tif 000012
【図１１】
2020014191.tif 000013
【図１２】
2020014191.tif 000014