(57)【要約】【課題】過渡時において、短絡電流の検出遅れがなく、センスＩＧＢＴへの電流集中を抑制できるようにする。【解決手段】ＩＧＢＴ１０は、メインＩＧＢＴ１１のゲート端子およびエミッタ端子に分圧抵抗器Ｒｄｉｖ１，Ｒｄｉｖ２を直列接続して構成した分圧回路を設け、分圧抵抗器Ｒｄｉｖ１，Ｒｄｉｖ２の接続点をセンスＩＧＢＴ１２のゲート端子に接続している。分圧回路は、メインＩＧＢＴ１１のゲート端子に印加された電圧がメインＩＧＢＴ１１の閾値電圧に等しいとき、センスＩＧＢＴ１２の閾値電圧になるようメインＩＧＢＴ１１のゲート端子に印加された電圧を分圧している。これにより、ＩＧＢＴ１０のゲート端子Ｇにターンオンするゲート信号が印加されると、メインＩＧＢＴ１１およびセンスＩＧＢＴ１２の電流が同時に立ち上がるため、短絡電流の検出遅れがなく、センスＩＧＢＴ１２への電流集中が抑制される。【選択図】図１
2020014103.tif 000002
【特許請求の範囲】
【請求項１】
メインスイッチング素子と、
前記メインスイッチング素子に流れる電流を検出するセンススイッチング素子と、
第１の分圧抵抗器および第２の分圧抵抗器を直列に接続した分圧回路と、
を備え、
前記分圧回路は、前記メインスイッチング素子のゲート端子とエミッタ端子との間に接続され、前記第１の分圧抵抗器と前記第２の分圧抵抗器との接続点を前記センススイッチング素子のゲート端子に接続し、前記メインスイッチング素子のゲート端子に印加した電圧を前記分圧回路で分圧して前記センススイッチング素子のゲート端子に印加する、半導体装置。
【請求項２】
前記分圧回路は、前記メインスイッチング素子と前記センススイッチング素子とが同時にオン駆動されるゲート電圧を生起する分圧比に設定した、請求項１記載の半導体装置。
【請求項３】
前記分圧比は、前記第１の分圧抵抗器および前記第２の分圧抵抗器の少なくとも一方をトリミングして設定される、請求項２記載の半導体装置。
【請求項４】
前記メインスイッチング素子および前記センススイッチング素子は、ＩＧＢＴである、請求項１ないし３のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一の半導体基板に主電流が流れるメインスイッチング素子とこのメインスイッチング素子に流れる電流を間接的に検出するためのセンススイッチング素子とを備えた半導体装置に関する。
【背景技術】
【０００２】
モータ駆動用インバータ装置やＤＣ−ＤＣコンバータ装置などの電力変換装置では、ＩＰＭ（Intelligent Power Module）と呼ばれる半導体装置が使用されている。ＩＰＭは、パワー半導体素子とこのパワー半導体素子を駆動する駆動回路およびパワー半導体素子を保護する保護回路を内蔵した制御ＩＣ（Integrated Circuit）とを同一のパッケージに集約したものであり、電力変換装置の小型化に寄与している。パワー半導体素子には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などが用いられている。
【０００３】
ＩＰＭでは、パワー半導体素子が負荷に適切な電流を供給するように制御したりパワー半導体素子を過電流から保護したりするために、当該パワー半導体素子に流れる電流を検出することが必須となる。パワー半導体素子に流れる電流を検出するには、メインスイッチング素子とセンススイッチング素子とを並列に接続し、センススイッチング素子に流れる電流を検出してメインスイッチング素子に流れる電流を推定することが一般に行われている（たとえば、特許文献１参照）。この特許文献１に記載のＩＧＢＴでは、センススイッチング素子（センスＩＧＢＴ）のエミッタ端子に電流センス抵抗器を接続し、この電流センス抵抗器の両端に生成される電圧を検出することによって、メインスイッチング素子（メインＩＧＢＴ）に流れる電流を間接的に検出している。
【０００４】
図４は電流検出のための構成を有するＩＧＢＴを示す回路図である。
図４に示すＩＧＢＴ１００は、主電流が流れるメインＩＧＢＴ１０１と、このメインＩＧＢＴ１０１に流れる電流を検出するためのセンスＩＧＢＴ１０２とを備えた複合素子である。ＩＧＢＴ１００のコレクタ端子Ｃは、メインＩＧＢＴ１０１およびセンスＩＧＢＴ１０２のコレクタにともに接続され、ＩＧＢＴ１００のゲート端子Ｇは、メインＩＧＢＴ１０１およびセンスＩＧＢＴ１０２のゲート端子にともに接続されている。メインＩＧＢＴ１０１のエミッタ端子は、ＩＧＢＴ１００のエミッタ端子Ｅに接続され、センスＩＧＢＴ１０２のエミッタ端子は、ＩＧＢＴ１００のセンスエミッタ端子ＳＥに接続されている。
【０００５】
ＩＧＢＴ１００を構成するメインＩＧＢＴ１０１およびセンスＩＧＢＴ１０２は、同一の半導体基板上に所定の面積比（ｍ：１）で形成される。メインＩＧＢＴ１０１およびセンスＩＧＢＴ１０２のそれぞれに流れる電流は、メインＩＧＢＴ１０１およびセンスＩＧＢＴ１０２の面積比によって決められる。したがって、メインＩＧＢＴ１０１に流れる電流は、センスＩＧＢＴ１０２に流れる電流のｍ倍である。
【０００６】
図５はセンスＩＧＢＴを用いてメインＩＧＢＴの過電流および短絡電流を検出する第１の回路例を示す図であり、図６はセンスＩＧＢＴを用いてメインＩＧＢＴの過電流および短絡電流を検出する第２の回路例を示す図である。図５および図６において、図４に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。なお、図５および図６では、ＩＧＢＴ１００は、メインＩＧＢＴとセンスＩＧＢＴとを一つのＩＧＢＴシンボルで示し、エミッタ端子をメインＩＧＢＴのエミッタ端子ＥとセンスＩＧＢＴのセンスエミッタ端子ＳＥとに分けて示している。
【０００７】
図５に示した第１の回路例によれば、センスＩＧＢＴのセンスエミッタ端子ＳＥは、電流センス抵抗器Ｒｓ１の一方の端子に接続され、電流センス抵抗器Ｒｓ１の他方の端子は、電流センス抵抗器Ｒｓ２の一方の端子に接続されている。電流センス抵抗器Ｒｓ２の他方の端子は、メインＩＧＢＴのエミッタ端子Ｅに接続されている。電流センス抵抗器Ｒｓ１と電流センス抵抗器Ｒｓ２との接続部は、短絡電流検出用比較器１０３の非反転入力端子に接続されている。センスＩＧＢＴのセンスエミッタ端子ＳＥは、また、過電流検出用比較器１０４の非反転入力端子に接続されている。短絡電流検出用比較器１０３および過電流検出用比較器１０４の反転入力端子は、基準電圧源１０５の正極端子に接続され、基準電圧源１０５の負極端子は、メインＩＧＢＴのエミッタ端子Ｅに接続されている。基準電圧源１０５は、短絡電流検出用比較器１０３および過電流検出用比較器１０４の反転入力端子に基準電圧Ｖｒｅｆを印加する。
【０００８】
ここで、ＩＧＢＴ１００がターンオンされると、センスＩＧＢＴのセンスエミッタ端子ＳＥから出力されるセンス電流Ｉｓは、直列接続された電流センス抵抗器Ｒｓ１，Ｒｓ２を介してメインＩＧＢＴのエミッタ端子Ｅへ流れる。このとき、ＩＧＢＴ１００は、メインＩＧＢＴのエミッタ端子Ｅからコレクタ電流Ｉｃが流れる。
【０００９】
電流センス抵抗器Ｒｓ１，Ｒｓ２にセンス電流Ｉｓが流れることにより、電流センス抵抗器Ｒｓ１，Ｒｓ２の両端に電圧降下が生じる。これにより、過電流検出用比較器１０４の非反転入力端子には、センス電流Ｉｓが電圧信号に変換された電圧Ｖｏｃが印加され、短絡電流検出用比較器１０３の非反転入力端子には、電圧Ｖｏｃを電流センス抵抗器Ｒｓ１，Ｒｓ２で分圧した電圧Ｖｓｃが印加される。
【００１０】
過電流検出用比較器１０４は、電圧Ｖｏｃと基準電圧Ｖｒｅｆとを比較し、電圧Ｖｏｃが基準電圧Ｖｒｅｆを超えると、過電流を検出し、過電流信号ＯＣを出力する。短絡電流検出用比較器１０３は、電圧Ｖｓｃと基準電圧Ｖｒｅｆとを比較し、電圧Ｖｓｃが基準電圧Ｖｒｅｆを超えると、短絡電流を検出し、短絡電流信号ＳＣを出力する。
【００１１】
図６に示した第１の回路例によれば、センスＩＧＢＴのセンスエミッタ端子ＳＥは、電流センス抵抗器Ｒｓの一方の端子に接続され、電流センス抵抗器Ｒｓの他方の端子は、メインＩＧＢＴのエミッタ端子Ｅに接続されている。センスＩＧＢＴのセンスエミッタ端子ＳＥは、また、短絡電流検出用比較器１０３および過電流検出用比較器１０４の非反転入力端子にそれぞれ接続されている。短絡電流検出用比較器１０３の反転入力端子は、基準電圧源１０５の正極端子に接続され、基準電圧源１０５の負極端子は、メインＩＧＢＴのエミッタ端子Ｅに接続されている。基準電圧源１０５は、短絡電流検出レベルに相当する基準電圧Ｖｒｅｆ１を短絡電流検出用比較器１０３の反転入力端子に印加している。過電流検出用比較器１０４の反転入力端子は、基準電圧源１０６の正極端子に接続され、基準電圧源１０６の負極端子は、メインＩＧＢＴのエミッタ端子Ｅに接続されている。基準電圧源１０６は、過電流検出レベルに相当する基準電圧Ｖｒｅｆ２を過電流検出用比較器１０４の反転入力端子に印加している。なお、短絡電流検出レベルは、過電流検出レベルよりも高く設定される。
【００１２】
ここで、ＩＧＢＴ１００がターンオンされると、センスＩＧＢＴのセンスエミッタ端子ＳＥから出力されるセンス電流Ｉｓは、電流センス抵抗器Ｒｓを介してメインＩＧＢＴのエミッタ端子Ｅへ流れる。このとき、ＩＧＢＴ１００は、メインＩＧＢＴのエミッタ端子Ｅからコレクタ電流Ｉｃが流れる。
【００１３】
電流センス抵抗器Ｒｓにセンス電流Ｉｓが流れることにより、電流センス抵抗器Ｒｓの両端に電圧降下が生じる。これにより、短絡電流検出用比較器１０３および過電流検出用比較器１０４の非反転入力端子には、センス電流Ｉｓが電圧信号に変換された電圧Ｖｓが印加される。
【００１４】
短絡電流検出用比較器１０３は、電圧Ｖｓと基準電圧Ｖｒｅｆ１とを比較し、電圧Ｖｓが基準電圧Ｖｒｅｆ１を超えると、短絡電流を検出し、短絡電流信号ＳＣを出力する。過電流検出用比較器１０４は、電圧Ｖｓと基準電圧Ｖｒｅｆ２とを比較し、電圧Ｖｓが基準電圧Ｖｒｅｆ２を超えると、過電流を検出し、過電流信号ＯＣを出力する。
【００１５】
短絡電流検出用比較器１０３および過電流検出用比較器１０４によって検出された短絡電流信号ＳＣおよび過電流信号ＯＣは、制御ＩＣの保護回路に供給され、ＩＧＢＴ１００を強制的にターンオフするなどしてＩＧＢＴ１００の保護措置が執られる。
【００１６】
メインＩＧＢＴとセンスＩＧＢＴとを並列に接続して構成された半導体装置では、メインＩＧＢＴおよびセンスＩＧＢＴのゲート端子に同一のゲート信号が入力されると、メイン電流およびセンス電流は、理想的には、同じタイミングで流れ始める。しかし、センスＩＧＢＴには、電流センス抵抗器が接続されているので、実際に電流が流れ始める閾値電圧がメインＩＧＢＴの閾値電圧と相違している。また、メインＩＧＢＴとセンスＩＧＢＴとでは、サイズが極端に違うので、ゲート端子の寄生容量（ゲート・エミッタ間容量およびゲート・コレクタ間容量）の違いからメインＩＧＢＴおよびセンスＩＧＢＴの特性にアンバランスが生じることになる。
【００１７】
このようにメインＩＧＢＴおよびセンスＩＧＢＴに特性上のアンバランスがあると、ＩＧＢＴ１００のターンオン期間において、センスＩＧＢＴの電流の立ち上がりのときにサージ電流が流れることがある。このサージ電流は、メインＩＧＢＴのコレクタ電流Ｉｃが立ち上がる前にセンスＩＧＢＴのセンス電流に重畳されて過渡センス電流となり、ＩＧＢＴ１００では、センスＩＧＢＴへの電流集中が生じることになる。このとき、短絡電流検出用比較器１０３が短絡電流を検出し、短絡電流信号ＳＣを出力してしまうので、短絡電流信号ＳＣを受けた制御ＩＣでは、短絡保護回路が誤動作してしまうことになる。
【００１８】
このため、センスＩＧＢＴの電流の立ち上がりのときにサージ電流が流れないようにすれば、短絡保護回路を誤動作させないようにすることができる（たとえば、特許文献２参照）。この特許文献２に記載のＩＧＢＴでは、センスＩＧＢＴのゲート閾値電圧がメインＩＧＢＴのゲート閾値電圧より高くなるように、センスＩＧＢＴのゲート抵抗がメインＩＧＢＴのゲート抵抗より高いデバイス構造にしている。これにより、センスＩＧＢＴの電流の立ち上がりがメインＩＧＢＴの電流の立ち上がりより遅れることになるので、センスＩＧＢＴは、その電流の立ち上がりのときに、サージ電流が流れることはなく、過電流による短絡保護回路の誤動作が防止される。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００２−３３６４７号公報
【特許文献２】特開平７−２４０５１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、センスＩＧＢＴの電流の立ち上がりをメインＩＧＢＴの電流の立ち上がりよりも遅らせるように構成した場合、センスＩＧＢＴの電流の立ち上がりが遅れる分、先にターンオンしたメインＩＧＢＴの短絡電流の検出が遅れる可能性があるという問題点があった。また、このような問題点は、ＩＧＢＴがターンオフする過渡時の場合にも存在する。すなわち、ＩＧＢＴがターンオフ時に、センスＩＧＢＴの電流が先に立ち下がるために、まだ、ターンオンしているメインＩＧＢＴの短絡電流の検出ができなくなってしまう。
【００２１】
本発明はこのような点に鑑みてなされたものであり、ターンオンまたはターンオフのような過渡時において、短絡電流の検出遅れや検出不可がなく、センススイッチング素子への電流集中を抑制できるようにした半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明では、上記の課題を解決するために、メインスイッチング素子と、メインスイッチング素子に流れる電流を検出するセンススイッチング素子と、第１の分圧抵抗器および第２の分圧抵抗器を直列に接続した分圧回路と、を備えた半導体装置が提供される。この半導体装置の分圧回路は、メインスイッチング素子のゲート端子とエミッタ端子との間に接続されている。分圧回路は、また、第１の分圧抵抗器と第２の分圧抵抗器との接続点をセンススイッチング素子のゲート端子に接続し、メインスイッチング素子のゲート端子に印加した電圧を分圧回路で分圧してセンススイッチング素子のゲート端子に印加するようにしている。
【発明の効果】
【００２３】
上記構成の半導体装置は、メインスイッチング素子に電流が流れているときにセンススイッチング素子にも電流が流れているため、短絡電流を検出できない期間が存在せず、また、センススイッチング素子への電流集中が抑制されるという利点がある。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態に係るＩＧＢＴを示す回路図である。
【図２】本発明によるＩＧＢＴにおけるメインＩＧＢＴおよびセンスＩＧＢＴのゲート電圧波形を示す図である。
【図３】図２のＡ部を拡大したゲート電圧波形とセンス電流波形およびコレクタ電流波形とを示す図である。
【図４】電流検出のための構成を有するＩＧＢＴを示す回路図である。
【図５】センスＩＧＢＴを用いてメインＩＧＢＴの過電流および短絡電流を検出する第１の回路例を示す図である。
【図６】センスＩＧＢＴを用いてメインＩＧＢＴの過電流および短絡電流を検出する第２の回路例を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について、メインＩＧＢＴおよびセンスＩＧＢＴを有するＩＧＢＴに適用した場合を例に図面を参照して詳細に説明する。なお、図中、同一の符号で示される部分は、同一の構成要素を示している。
【００２６】
図１は本発明の実施の形態に係るＩＧＢＴを示す回路図である。
図１に示すＩＧＢＴ１０は、主電流が流れるメインＩＧＢＴ１１と、このメインＩＧＢＴ１１に流れる電流を間接的に検出するためのセンスＩＧＢＴ１２とを備えた複合素子である。ＩＧＢＴ１０のコレクタ端子Ｃは、メインＩＧＢＴ１１およびセンスＩＧＢＴ１２のコレクタにともに接続されている。ＩＧＢＴ１０のゲート端子Ｇは、メインＩＧＢＴ１１のゲート端子と分圧抵抗器Ｒｄｉｖ１の一方の端子とに接続されている。分圧抵抗器Ｒｄｉｖ１の他方の端子は、分圧抵抗器Ｒｄｉｖ２の一方の端子とセンスＩＧＢＴ１２のゲート端子とに接続され、分圧抵抗器Ｒｄｉｖ２の他方の端子は、メインＩＧＢＴ１１のエミッタ端子に接続されている。メインＩＧＢＴ１１のエミッタ端子は、ＩＧＢＴ１０のエミッタ端子Ｅに接続され、センスＩＧＢＴ１２のエミッタ端子は、ＩＧＢＴ１０のセンスエミッタ端子ＳＥに接続されている。これにより、センスＩＧＢＴ１２のゲート端子には、メインＩＧＢＴ１１のゲート端子に印加されるゲート電圧を分圧抵抗器Ｒｄｉｖ１，Ｒｄｉｖ２による分圧回路で分圧した電圧が印加される。
【００２７】
ＩＧＢＴ１０を構成するメインＩＧＢＴ１１およびセンスＩＧＢＴ１２は、同一の半導体基板上に形成され、分圧抵抗器Ｒｄｉｖ１，Ｒｄｉｖ２は、メインＩＧＢＴ１１およびセンスＩＧＢＴ１２が形成される半導体基板上にポリシリコンによって形成される。
【００２８】
このＩＧＢＴ１０によれば、ＩＧＢＴ１０のゲート端子Ｇに印加されたゲート電圧は、メインＩＧＢＴ１１のゲート端子に直接供給され、センスＩＧＢＴ１２のゲート端子には、ゲート電圧を分圧抵抗器Ｒｄｉｖ１，Ｒｄｉｖ２で分圧した電圧が供給される。すなわち、ゲート電圧をＶｇｅ、分圧抵抗器Ｒｄｉｖ１，Ｒｄｉｖ２の抵抗値をＲｄｉｖ１，Ｒｄｉｖ２とすると、センスＩＧＢＴ１２のゲート電圧は、
（Ｒｄｉｖ２／（Ｒｄｉｖ１＋Ｒｄｉｖ２））＊Ｖｇｅ
によって決められる。センスＩＧＢＴ１２のゲート端子に印加される電圧を、メインＩＧＢＴ１１のゲート端子に印加される電圧よりも低く設定したことにより、センスＩＧＢＴ１２の電流の立ち上がりがメインＩＧＢＴ１１の電流の立ち上がりより遅れるようになる。これにより、ＩＧＢＴ１０の電流は、センスＩＧＢＴ１２の電流が先に立ち上がってセンスＩＧＢＴ１２に電流集中が生じるといったことがなく、過渡的なセンス電流が抑制されることになる。
【００２９】
このセンスＩＧＢＴ１２の電流の立ち上がりの遅れは、分圧抵抗器Ｒｄｉｖ１，Ｒｄｉｖ２の抵抗値によって決まる分圧比により設定される。なお、分圧抵抗器Ｒｄｉｖ１，Ｒｄｉｖ２の抵抗値は、設計値からの誤差が大きいので、実際には、センスＩＧＢＴ１２の電流の立ち上がりがメインＩＧＢＴ１１の電流の立ち上がりに一致するように調整される。その調整は、分圧抵抗器Ｒｄｉｖ１または分圧抵抗器Ｒｄｉｖ２またはその両方をレーザトリミングなどのトリミング手法を用いることによって正確に実施される。
【００３０】
メインＩＧＢＴ１１およびセンスＩＧＢＴ１２の電流が立ち上がるタイミングを一致させたことで、センスＩＧＢＴ１２によるメインＩＧＢＴ１１の短絡電流の検出は、遅滞なくリアルタイムに実施することができる。これにより、過渡センス電流による誤検出防止のために設定していた一定期間の不感期間（マスク期間）が不要になり、その不感期間におけるＩＧＢＴチップの耐量増（チップサイズ増）の必要性をもなくすことができる。マスク期間が不要になるため、耐量マージンを削減可能となり、ＩＧＢＴチップのサイズダウンが可能となって、小型・低コストのＩＧＢＴ１０を提供することができる。
【００３１】
なお、このＩＧＢＴ１０の過電流検出および短絡電流検出は、図５または図６に示したように、センスエミッタ端子ＳＥに接続される電流センス抵抗器、短絡電流検出用比較器、過電流検出用比較器および基準電圧源を用いて行われる。
【００３２】
図２は本発明によるＩＧＢＴにおけるメインＩＧＢＴおよびセンスＩＧＢＴのゲート電圧波形を示す図、図３は図２のＡ部を拡大したゲート電圧波形とセンス電流波形およびコレクタ電流波形とを示す図である。図２において、縦軸は、メインＩＧＢＴ１１およびセンスＩＧＢＴ１２のゲート電圧Ｖｇｅ，Ｖｇｅｓであり、横軸は、時間である。図３において、上部波形の縦軸は、メインＩＧＢＴ１１およびセンスＩＧＢＴ１２のゲート電圧Ｖｇｅ，Ｖｇｅｓ、中部波形の縦軸は、センスＩＧＢＴ１２のセンス電流Ｉｓ、下部波形の縦軸は、メインＩＧＢＴ１１のコレクタ電流Ｉｃである。図３の各波形の横軸は、時間である。
【００３３】
ゲート端子Ｇにゲート電圧が印加されてＩＧＢＴ１０のターンオン動作が開始されると、メインＩＧＢＴ１１のゲート電圧ＶｇｅおよびセンスＩＧＢＴ１２のゲート電圧Ｖｇｅｓの電位が上昇を開始する。ここで、センスＩＧＢＴ１２の閾値電圧は、メインＩＧＢＴ１１の閾値電圧よりも低いために、メインＩＧＢＴおよびセンスＩＧＢＴのゲート端子に印加する電圧が同じ（図４）であれば、センスＩＧＢＴおよびメインＩＧＢＴの順に電流が立ち上がる。
【００３４】
本発明のＩＧＢＴ１０では、メインＩＧＢＴ１１のゲート電圧Ｖｇｅがその閾値電圧に等しくなったときにセンスＩＧＢＴ１２のゲート電圧Ｖｇｅｓがその閾値電圧に等しくなるように分圧抵抗器Ｒｄｉｖ１，Ｒｄｉｖ２の分圧比を設定している。このため、ゲート電圧ＶｇｅがメインＩＧＢＴ１１の閾値に達してメインＩＧＢＴ１１のコレクタ電流Ｉｃが立ち上がると同時に、センスＩＧＢＴ１２のセンス電流Ｉｓも立ち上がるようになる。これにより、センスＩＧＢＴ１２は、メインＩＧＢＴ１１よりも先に電流が立ち上がることはないので、センスＩＧＢＴ１２への電流集中が発生することがなく、過渡センス電流の抑制が可能となる。
【００３５】
なお、上記の説明では、ＩＧＢＴ１０のターンオン時の動作について説明したが、ターンオフ時の動作についても、同様の効果がある。すなわち、ＩＧＢＴ１０のターンオフ時においては、メインＩＧＢＴ１１のゲート電圧Ｖｇｅがその閾値電圧を下回ると、メインＩＧＢＴ１１のコレクタ電流Ｉｃが立ち下がるようになる。同時に、センスＩＧＢＴ１２のゲート電圧Ｖｇｅｓもその閾値電圧を下回るので、ＩＧＢＴ１０のターンオフ時に、センスＩＧＢＴ１２への電流集中が発生することもない。
【００３６】
また、上記の例では、半導体装置を構成するメインスイッチング素子およびセンススイッチング素子としてＩＧＢＴを例に説明したが、本発明の半導体装置では、ＩＧＢＴに限らず、ＭＯＳＦＥＴでもよい。
【符号の説明】
【００３７】
１０  ＩＧＢＴ
１１  メインＩＧＢＴ
１２  センスＩＧＢＴ
Ｃ  コレクタ端子
Ｅ  エミッタ端子
Ｇ  ゲート端子
Ｒｄｉｖ１，Ｒｄｉｖ２  分圧抵抗器
ＳＥ  センスエミッタ端子
【図１】
2020014103.tif 000003
【図２】
2020014103.tif 000004
【図３】
2020014103.tif 000005
【図４】
2020014103.tif 000006
【図５】
2020014103.tif 000007
【図６】
2020014103.tif 000008