(57)【要約】【課題】消費電力の低減を実現することができる、タッチパネルを有する半導体表示装置の提案を課題とする。【解決手段】画素部、及び、画素部への画像信号の入力を制御する駆動回路が設けられたパネルと、画素部においてパネルと重なる位置に設けられたタッチパネルとを有する。画素部は、入力される画像信号の電圧に従って表示を行う表示素子と、電圧の保持を制御するトランジスタとを有する。トランジスタは、そのチャネル形成領域に酸化物半導体を含んでいる。そして、駆動回路の駆動周波数、すなわち一定期間内における画像信号の書き込み回数を、タッチパネルから入力される操作信号に従って変更する。【選択図】図１
2020074035.tif 000002
【特許請求の範囲】
【請求項１】
画素部と、駆動回路と、タッチパネルと、を有し、
第１の期間において、前記画素部のトランジスタを介して液晶素子に画像信号が入力されることにより、前記画素部の表示状態が設定され、
第２の期間において、前記駆動回路への駆動信号及び電源電位の供給が停止され、
第２の期間において、前記第１の期間において設定された表示状態が保持され、
前記第２の期間の終了のタイミングは、前記タッチパネルの容量変化による信号のパルスのタイミングに従うことを特徴とする表示装置。
【請求項２】
画素部と、駆動回路と、タッチパネルと、を有し、
第１の期間において、前記画素部のトランジスタを介して液晶素子に画像信号が入力されることにより、前記画素部の表示状態が設定され、
第２の期間において、前記駆動回路への駆動信号及び電源電位の供給が停止され、
第２の期間において、前記第１の期間において設定された表示状態が保持され、
前記第２の期間の終了のタイミングは、前記タッチパネルの容量変化による信号のパルスのタイミングに従い、
前記画素部は、チャネル形成領域に酸化物半導体を有する、トランジスタを有することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
トランジスタを用いたアクティブマトリクス型の半導体表示装置及びその駆動方法に関す
る。
【背景技術】
【０００２】
タッチパネルは、指またはスタイラスなどが指し示した位置を検出し、その位置情報を含
む信号を生成することができる位置入力装置である。そして、画像表示領域にタッチパネ
ルを重ねることで得られる表示装置は、タッチスクリーンとも呼ばれており、画像表示領
域において画像の表示を行うと共に、ユーザーが画像表示領域のどの位置を指し示したか
を情報として得ることができる。また、タッチスクリーンには、フォトセンサとも呼ばれ
る光電変換素子を画像表示領域に設けることで、ユーザーが指し示した位置を光の強度に
より検出するタイプも含まれる。タッチスクリーンは、位置入力装置としての機能と、表
示装置としての機能とを併せ持つことになるため、操作性が高く、タッチパッドやマウス
のような位置入力装置を用いた場合に比べて電子機器を小型化しやすい。
【０００３】
下記の特許文献１には、タッチパネルと液晶表示パネルとを有する情報表示装置について
記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−０２２５０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したように、タッチスクリーンは電子機器の小型化を図りやすいというメリットを有
する。タッチパネル、或いはフォトセンサを、フラットパネルディスプレイのような薄型
の半導体表示装置に付加することで、さらに電子機器を小型化、或いは薄型化することが
できる。そのため、タッチパネルが付加された半導体表示装置は、据え置き型のみならず
、携帯型を含めた様々な電子機器への応用が期待できる。
【０００６】
ところで、半導体表示装置の性能を評価する上で低消費電力であることは重要なポイント
の一つであるが、タッチパネル或いはフォトセンサを有する半導体表示装置も例外ではな
い。特に、携帯電話などの携帯型の電子機器だと、タッチパネル或いはフォトセンサを有
する半導体表示装置の消費電力の高さは、連続使用時間の短縮化というデメリットに繋が
るため、消費電力の低さが求められる。
【０００７】
上記特許文献１でも、消費電力の低減を課題としている。具体的に、特許文献１では、消
費電力を低減させるために、タッチパネルへのキー操作がないときに液晶表示パネルの駆
動を停止する構成について記載されている。しかし、特許文献１では、上記構成を実現さ
せるために液晶材料の種類を限定する必要があり、汎用性が低い。なおかつ、上記液晶表
示パネルはフルカラーの画像を表示するために、各色に対応する表示層を積層するので、
パネル内部での光の損失が大きく、表示が暗い。
【０００８】
上述の課題に鑑み、本発明は、画像の品質低下を防ぎつつ、消費電力の低減を実現するこ
とができる、タッチパネル或いはフォトセンサを有する半導体表示装置の提案を課題とす
る。或いは、本発明は、画像の品質低下を防ぎつつ、消費電力の低減を実現することがで
きる、タッチパネル或いはフォトセンサを有する半導体表示装置の駆動方法の提案を課題
とする。
【課題を解決するための手段】
【０００９】
本発明者らは、通常、半導体表示装置に位置情報を入力する直前において、画像表示領域
に表示される画像が動画であるよりも静止画である方が、ユーザーにとって入力位置を特
定しやすいと考えた。そして、半導体表示装置に位置情報を断続的に入力する際は、ユー
ザーからの位置情報の入力を待ち受けている期間が長くなりやすいため、画像表示領域に
おいて静止画の表示されている期間も長くなることに着目した。本発明者らは、上記期間
において、半導体表示装置の消費電力を低減させる余地が残されているのではないかと考
えた。
【００１０】
そこで、本発明の一態様に係る半導体表示装置では、タッチパネル或いはフォトセンサへ
の位置情報の入力前に静止画が表示される際の駆動周波数を、動画を表示する際の駆動周
波数よりも低くすることで、半導体表示装置の消費電力の低減を図る。或いは、本発明の
一態様に係る半導体表示装置では、タッチパネル或いはフォトセンサへの位置情報の入力
後に静止画が表示される際の駆動周波数を、動画を表示する際の駆動周波数よりも低くす
ることで、半導体表示装置の消費電力の低減を図ることを特徴とする。上記構成により、
タッチパネル或いはフォトセンサへの位置情報の入力を待ち受けている期間において、消
費電力を低減させることができる。
【００１１】
さらに、本発明の一態様では、上記構成を実現するために、半導体表示装置の画像表示領
域に相当する画素部に、表示素子と、当該表示素子に与えられる電圧の保持を制御するた
めの、オフ電流が極めて小さい絶縁ゲート電界効果型トランジスタ（以下、単にトランジ
スタとする）とを設けることを特徴とする。オフ電流の極めて小さいトランジスタを用い
ることで、表示素子に与えられる電圧が保持される期間を長くすることができる。そのた
め、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情報を
有する画像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期
間内における画像信号の書き込み回数を少なくしても、画像の表示を維持することができ
る。
【００１２】
上記トランジスタは、シリコン半導体よりもバンドギャップが広い半導体材料を、チャネ
ル形成領域に含むことを特徴とする。上述したような特性を有する半導体材料をチャネル
形成領域に含むことで、オフ電流が極めて低いトランジスタを実現することができる。こ
のような半導体材料としては、例えば、シリコンの約２倍以上の大きなバンドギャップを
有する、酸化物半導体が挙げられる。上記構成を有するトランジスタを、表示素子に与え
られる電圧を保持するためのスイッチング素子として用いることで、表示素子からの電荷
のリークを防ぐことができる。
【００１３】
具体的に、本発明の一態様に係る半導体表示装置は、画素部、及び、前記画素部への画像
信号の入力を制御する駆動回路が設けられたパネルと、前記画素部において前記パネルと
重なる位置に設けられたタッチパネルとを有する。前記画素部は、入力される画像信号の
電圧に従って表示を行う表示素子と、前記電圧の保持を制御するトランジスタとを有する
。そして、前記トランジスタは、そのチャネル形成領域に、例えば酸化物半導体などの、
バンドギャップがシリコン半導体よりも広い半導体材料を含んでいる。そして、本発明の
一態様に係る半導体表示装置は、上記構成に加えて、駆動回路の駆動周波数、すなわち一
定期間内における画像信号の書き込み回数を、タッチパネルから入力される操作信号に従
って変更する。
【００１４】
或いは、本発明の一態様に係る半導体表示装置は、画素部、及び、前記画素部への画像信
号の入力を制御する駆動回路が設けられたパネルを有する。前記画素部は、入力される画
像信号の電圧に従って表示を行う表示素子と、前記電圧の保持を制御するトランジスタと
を画素に有する。さらに、前記画素部は、フォトセンサを有し、上記フォトセンサは、フ
ォトダイオードなど、受光することで電気信号を発する機能を有する受光素子と、トラン
ジスタとを有する。そして、前記トランジスタは、そのチャネル形成領域に、例えば酸化
物半導体などの、バンドギャップがシリコン半導体よりも広い半導体材料を含んでいる。
そして、本発明の一態様に係る半導体表示装置は、上記構成に加えて、駆動回路の駆動周
波数、すなわち一定期間内における画像信号の書き込み回数を、タッチパネルから入力さ
れる操作信号に従って変更する。
【００１５】
なお、酸化物半導体は、微結晶シリコンまたは多結晶シリコンによって得られるのと同程
度の高い移動度と、非晶質シリコンによって得られる均一な素子特性とを兼ね備えた、半
導体特性を示す金属酸化物である。水分または水素などの不純物濃度が十分に低減され、
なおかつ酸素欠損が低減された酸化物半導体膜を用いることにより、トランジスタのオフ
電流、リーク電流を下げることができる。
【００１６】
具体的に、酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、
いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が
１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖ
から１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、
すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をト
ランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下
であることが分かる。また、容量素子とトランジスタ（ゲート絶縁膜の厚さは１００ｎｍ
）とを接続して、容量素子に供給される又は容量素子から放出される電荷を当該トランジ
スタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トラン
ジスタのチャネル形成領域に高純度化され、酸素欠損が低減された酸化物半導体膜を用い
、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定
した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、１
０ｚＡ／μｍ乃至１００ｚＡ／μｍという、さらに低いオフ電流密度が得られることが分
かった。したがって、本発明の一態様に係る半導体表示装置では、酸化物半導体膜を活性
層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によ
っては、１０ｚＡ／μｍ以下、好ましくは１ｚＡ／μｍ以下、更に好ましくは１ｙＡ／μ
ｍ以下にすることができる。従って、高純度化され、酸素欠損が低減された酸化物半導体
膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いた
トランジスタに比べて著しく低い。
【００１７】
なお、酸化物半導体は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半
導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化
物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ
−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や
、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用
いることができる。なお、本明細書においては、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）
を有する金属酸化物、という意味であり、その組成比は特に問わない。また、上記酸化物
半導体は、珪素を含んでいてもよい。
【００１８】
また、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記することができ
る。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を
示す。
【発明の効果】
【００１９】
本発明の一態様では、半導体表示装置への位置情報の入力時において、静止画を表示する
際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる。そのた
め、画像の品質低下を防ぎつつ、消費電力を低減することができる、タッチパネルを有す
る半導体表示装置を実現することができる。或いは、画像の品質低下を防ぎつつ、消費電
力を低減することができる、半導体表示装置の駆動方法を実現することができる。
【図面の簡単な説明】
【００２０】
【図１】半導体表示装置の構成を示すブロック図。
【図２】半導体表示装置の動作を示すフローチャート。
【図３】半導体表示装置の動作を示すタイミングチャート。
【図４】駆動信号と電源電位のタイミングチャート。
【図５】シフトレジスタの構成を示す図。
【図６】シフトレジスタの動作を示すタイミングチャート。
【図７】画素部の構成を示す回路図。
【図８】半導体表示装置の構成を示すブロック図。
【図９】トランジスタの作製方法を示す図。
【図１０】トランジスタの構成を示す図。
【図１１】タッチパネルの構成を示す図。
【図１２】タッチパネルの構成を示す図。
【図１３】画素の断面図。
【図１４】パネルの構造を示す図。
【図１５】半導体表示装置の構成を示す斜視図。
【図１６】電子機器の図。
【図１７】フォトセンサを有する画素部の構成を示す図。
【発明を実施するための形態】
【００２１】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
なお、本発明の半導体表示装置は、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表され
る発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃ
ｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅ
ｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）等や、トランジスタを
画素部に有しているその他の半導体表示装置をその範疇に含む。
【００２３】
（実施の形態１）
本発明の一態様に係る半導体表示装置の構成を示すブロック図を、図１に一例として示す
。なお、本明細書では、ブロック図において、回路を機能ごとに分類し、互いに独立した
ブロックとして示しているが、実際の回路は機能ごとに完全に切り分けることが難しく、
一つの回路が複数の機能に係わることもあり得る。
【００２４】
図１に示す半導体表示装置は、パネル１００と、表示制御回路１０１と、ＣＰＵ１０２と
、タッチパネル１０４とを有する。さらに、本発明の一態様に係る半導体表示装置は、タ
ッチパネル用制御回路を有していても良い。
【００２５】
パネル１００は、各画素１１０にトランジスタ１０５及び表示素子１０６を有する画素部
１０７と、画素部１０７の動作を制御する、例えば、信号線駆動回路１０８及び走査線駆
動回路１０９などの駆動回路１１１とを有する。走査線駆動回路１０９は、画素部１０７
が有する画素１１０を、トランジスタ１０５のスイッチングを制御することで選択する。
信号線駆動回路１０８は、選択された画素１１０の表示素子１０６への、画像信号の入力
を制御する。
【００２６】
表示制御回路１０１は、パネル１００が有する信号線駆動回路１０８及び走査線駆動回路
１０９への、画像信号、駆動信号及び電源電位の供給を制御する。なお、駆動信号はパル
スによって駆動回路１１１の動作を制御するための信号であるが、駆動回路１１１の構成
によって、その動作に必要な駆動信号の種類は異なる。例えば、駆動信号には、シフトレ
ジスタの動作を制御するスタート信号及びクロック信号、記憶回路におけるデータ保持の
タイミングを制御するラッチ信号等が挙げられる。信号線駆動回路１０８と走査線駆動回
路１０９は、駆動信号及び電源電位の供給により、上記動作を行うことができる。
【００２７】
タッチパネル１０４は、パネル１００の画素部１０７と重なるように配置されており、ユ
ーザーがスタイラスまたは指などをタッチパネル１０４に接触させる、或いはタッチパネ
ル１０４近傍に近づけると、その位置情報を含む操作信号を生成する。タッチパネル用制
御回路は、タッチパネル１０４から入力された操作信号に、ＡＤ変換、振幅処理などの各
種信号処理を施し、ＣＰＵ１０２に送る。
【００２８】
操作信号には、画素部１０７のどの位置がユーザーにより選択されたかを特定するための
位置情報が含まれている。ＣＰＵ１０２は、操作信号に含まれる上記位置情報を用い、画
素部１０７において画像の書き換えを行うか否かを選択する。そして、選択された結果に
従って、表示制御回路１０１の動作を制御する。具体的には、駆動回路１１１への駆動信
号及び電源電位の供給の有無を選択する。また、例えば、書き換えを行う場合は、上記位
置情報に対応する画像信号を記憶回路から読み出し、表示制御回路１０１に送る。なお、
上記記憶回路は、ＣＰＵ１０２の内部に設けられていても良いし、ＣＰＵ１０２の外部に
設けられていても良い。或いは、上記記憶回路は、半導体表示装置の外部に設けられてい
ても良い。
【００２９】
なお、タッチパネル１０４において指し示した位置と、当該位置と重なる画素部１０７の
位置の対応関係を、キャリブレーションと呼ばれる位置補正操作によりあらかじめ抽出、
或いは補正する。その対応関係のデータは、ＣＰＵ１０２が有する記憶回路、或いは、タ
ッチパネル用制御回路が有する記憶回路に保存しておく。
【００３０】
なお、図１では、タッチパネル１０４を用いた半導体表示装置の構成を示しているが、本
発明の一態様に係る半導体表示装置は、タッチパネル１０４の代わりにフォトセンサを用
いることができる。フォトセンサは、画素１１０と共に、画素部１０７に設けることがで
きる。フォトセンサを用いる場合は、タッチパネル１０４を用いる場合とは異なり、上述
した位置補正操作は必ずしも必要ではない。
【００３１】
そして、本発明の一態様では、タッチパネル１０４、或いはフォトセンサへの操作信号の
入力により書き換えが行われた結果、画素部１０７において表示される画像が静止画であ
る場合と、動画である場合とで、駆動回路１１１の駆動周波数を異ならせる。具体的には
、静止画が表示される際の信号線駆動回路１０８と走査線駆動回路１０９の駆動周波数を
、動画が表示される際の上記駆動周波数よりも低くする。上記構成により、半導体表示装
置の消費電力の低減を図る。
【００３２】
また、本発明の一態様では、画素部１０７において、表示素子１０６に与えられる電圧の
保持を制御するために、オフ電流が極めて小さいトランジスタを用いることを特徴とする
。オフ電流の極めて小さいトランジスタを用いることで、表示素子１０６に与えられる電
圧が保持される期間を長くすることができる。そのため、静止画のように、連続する幾つ
かのフレーム期間に渡って、画素部１０７に同じ画像情報を有する画像信号が書き込まれ
る場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部１０７へ
の画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば
、上述したような、高純度化され、酸素欠損が低減された酸化物半導体膜を活性層として
用いたトランジスタを用いることで、画像信号の書き込みの間隔を１０秒以上、好ましく
は３０秒以上、さらに好ましくは１分以上にすることができる。そして、画像信号が書き
込まれる間隔を長くすればするほど、より消費電力を低減することができる。
【００３３】
なお、特に断りがない限り、本明細書では、オフ電流とは、ｎチャネル型（ｐチャネル型
）トランジスタにおいては、ドレイン電極をソース電極とゲート電極よりも高い電位（低
い電位）とした状態において、ソース電極の電位を基準としたときのゲート電極の電位が
０以下（０以上）であるときに、ソース電極とドレイン電極の間に流れる電流のことを意
味する。また、特に断りがない限り、リーク電流とは、絶縁膜を通してソース電極あるい
はドレイン電極とゲート電極との間に流れる電流のことを意味する。
【００３４】
本発明の一態様に係る半導体表示装置の動作は、動画を表示する期間と静止画を表示する
期間とに分けて説明することができる。静止画を表示するときの、画素１１０、駆動回路
１１１の具体的な動作の一例について、図３を用いて説明する。図３に、画素１１０の動
作状態の時間変化と、駆動回路１１１の動作状態の時間変化とを、模式的に示す。
【００３５】
静止画を表示する期間において、画素１１０への画像信号ＩＭＧの書き込みを行う期間Ａ
と、画像信号ＩＭＧによって表示素子１０６が階調の表示を維持している期間Ｂは、交互
に出現する。図３では、期間Ａ１〜期間Ａ４で示す４つの期間Ａと、期間Ｂ１〜期間Ｂ４
で示す４つの期間Ｂが、交互に出現している場合を例示している。具体的に図３では、各
期間が、期間Ａ１、期間Ｂ１、期間Ａ２、期間Ｂ２、期間Ａ３、期間Ｂ３、期間Ａ４、期
間Ｂ４の順に並んでいる。
【００３６】
期間Ａでは、駆動回路１１１に駆動信号及び電源電位の供給を行うことで、信号線駆動回
路１０８、走査線駆動回路１０９などの各駆動回路を動作している状態にする。図３では
、駆動回路１１１が動作している状態を、ＳＳＴで示す。
【００３７】
走査線駆動回路１０９が動作状態になると、走査信号ＳＣＮが走査線駆動回路１０９から
画素部１０７に入力されることで、画素１１０が順次選択される。具体的には、走査信号
ＳＣＮによりトランジスタ１０５がオンになることで、画素１１０の選択が行われる。信
号線駆動回路１０８が動作状態になると、走査線駆動回路１０９により選択された画素１
１０に、信号線駆動回路１０８から画像信号ＩＭＧが入力される。具体的には、オンのト
ランジスタ１０５を介して、画像信号ＩＭＧが表示素子１０６に入力される。
【００３８】
選択された画素１１０に画像信号ＩＭＧが入力されると、表示素子１０６は画像信号ＩＭ
Ｇに応じて階調の表示を行う。表示素子１０６によって表示される階調の階調数は、２値
であっても良いし、３値以上の多値であっても良い。画像信号ＩＭＧによる階調の表示状
態は、一定期間保持される。
【００３９】
上述した画像信号ＩＭＧの画素１１０への入力は、他の全ての画素１１０においても同様
に行われる。全ての画素の表示状態が設定され、画素部１０７全体において、画像信号Ｉ
ＭＧのデータに基づいた画像が表示される。全ての画素１１０に画像信号ＩＭＧのデータ
が書き込まれて表示状態が設定された状態を、図３ではＷで示す。
【００４０】
次いで、期間Ｂでは、駆動回路１１１への駆動信号及び電源電位の供給を停止することで
、信号線駆動回路１０８、走査線駆動回路１０９などの各駆動回路を停止状態にする。図
３では、駆動回路１１１が動作を停止している状態を、ＳＳＴＰで示す。信号線駆動回路
１０８が停止状態になることで、画像信号ＩＭＧの画素部１０７への入力が停止する。
【００４１】
また、走査線駆動回路１０９が停止状態になることで、走査信号ＳＣＮの画素部１０７へ
の入力が停止する。そのため、走査線駆動回路１０９による画素１１０の選択が停止する
ため、画素１１０が有する表示素子１０６は、直前の期間Ａにおいて設定された表示状態
を保持する。表示素子１０６による階調の表示が保持されている状態を、図３ではＨで示
す。
【００４２】
具体的に、図３では、期間Ａ１において設定された表示状態を、期間Ｂ１において保持す
る。期間Ａ２において設定された表示状態を、期間Ｂ２において保持する。期間Ａ３にお
いて設定された表示状態を、期間Ｂ３において保持する。期間Ａ４において設定された表
示状態を、期間Ｂ４において保持する。
【００４３】
本発明の一態様では、上述したように、オフ電流が極めて小さいトランジスタ１０５を用
いているので、期間Ｂのそれぞれにおける表示状態の保持を、１０秒以上、好ましくは３
０秒以上、さらに好ましくは１分以上にすることができる。
【００４４】
そして、本発明の一態様では、期間Ｂの長さを、タッチパネル１０４或いはフォトセンサ
に入力される操作信号のパルスのタイミングに従って、適宜変更することができる。例え
ば、図３では、期間Ｂ２の終了のタイミングを、操作信号のパルスにより設定している場
合を例示している。図３では、期間Ｂ２が操作信号のパルスの入力により強制的に終了し
、次いで、期間Ａ３が開始されている。よって、図３の場合、期間Ｂ２は、期間Ｂ１、期
間Ｂ３などの、操作信号のパルスの入力に係わらずに自動的に終了した期間Ｂに比べて短
い。
【００４５】
なお、表示素子が表示状態を維持できる期間には限りがある。よって、表示素子が表示状
態を維持できる期間を考慮し、操作信号のパルスが入力されない間における、期間Ｂが取
り得る最大の長さをあらかじめ定めておく。すなわち、静止画の表示を行う期間が、期間
Ｂの取り得る最大の長さよりも長い場合は、操作信号のパルスの入力がなくても、自動的
に当該期間Ｂを終了させる。そして、次の期間Ａにおいて同じ画像信号ＩＭＧの画素部１
０７へ再度入力し、画素部１０７全体において、直前の期間Ｂにおいて保持されていた画
像を、再度表示するようにする。
【００４６】
本発明の一態様では、静止画の表示を行う期間において、画像の表示を維持しつつ、画像
信号ＩＭＧの画素部１０７への書き込み回数を大幅に削減することができる。よって、駆
動回路の駆動周波数を大幅に低減することができ、半導体表示装置の消費電力を低減する
ことができる。
【００４７】
なお、動画を表示する期間では、静止画を表示する期間と同様に、選択された画素１１０
に画像信号ＩＭＧを書き込む。そして、表示素子１０６は、画像信号ＩＭＧに応じて階調
の表示を行う。しかし、静止画の表示を行う期間とは異なり、全ての画素１１０に画像信
号ＩＭＧを書き込んで表示状態を設定した後に、駆動回路の動作を必ずしも停止しなくと
も良い。
【００４８】
次いで、タッチパネル１０４への操作信号の入力と、それに伴って行われる、画素部１０
７における画像の書き換え動作の流れについて説明する。なお、図２では、タッチパネル
１０４を用いた場合を例に挙げているが、タッチパネル１０４の代わりにフォトセンサを
用いた場合でも、同様の動作を行うことが可能である。
【００４９】
図２は、半導体表示装置の動作の流れを一例として示すフローチャートである。図２では
、ユーザーがタッチパネル１０４への位置情報の入力を行う前に、画素部１０７において
静止画が表示されている場合（Ａ０１：静止画の表示）と、動画が表示されている場合（
Ａ０２：動画の表示）とを想定している。
【００５０】
本発明の一態様では、まず、画素部１０７に表示される画像を、タッチパネル１０４への
入力を行うための、入力用の静止画に書き換える（Ａ０３：入力モードへの移行）。具体
的には、タッチパネル１０４に操作信号を入力する（Ａ０４：タッチパネルへの操作信号
の入力）ことで、画素部１０７に入力用の静止画を表示させる（Ａ０５：入力用の静止画
の表示）。動画が表示されている場合（Ａ０２：動画の表示）では、入力用の静止画に画
像を書き換えることで、ユーザーが入力位置を特定しやすくなる。
【００５１】
次いで、入力用の静止画に基づいて、タッチパネル１０４への操作信号の入力を行う（Ａ
０６：タッチパネルへの操作信号の入力）。タッチパネル１０４に操作信号が入力される
ことで、画素部１０７への画像信号の書き込みが行われ、画素部１０７に表示されている
画像が書き換えられる。この書き換えにより表示される画像は、操作信号の有する位置情
報により従って定められる。図２では、再度、入力用の静止画が表示される場合（Ａ０７
：入力用の静止画の表示）と、操作信号の入力により得られた情報を示す画像が表示され
る場合（Ａ０８：結果の表示）とを例示している。また、図２に示すように、一定の期間
、操作信号の入力により得られた情報を示す画像が表示（Ａ０９：結果の表示）された後
に、操作信号の入力を行わなくとも、再度、入力用の静止画が自動的に表示される（Ａ１
０：入力用の静止画の表示）ようにしても良い。
【００５２】
なお、操作信号の入力により得られた情報を示す画像は、静止画であっても、動画であっ
ても良い。
【００５３】
そして、本発明の一態様では、タッチパネル１０４への操作信号の入力による静止画の表
示期間において、図３に示したような駆動回路の動作を停止する駆動方法を採用する。図
２に示すフローチャートでは、例えば、（Ａ０５：入力用の静止画の表示）、（Ａ０７：
入力用の静止画の表示）、または（Ａ１０：入力用の静止画の表示）において、上記駆動
方法を採用することができる。
【００５４】
さらに、操作信号の入力により得られた情報を示す画像が静止画である場合も、図３に示
したような駆動回路の動作を停止する駆動方法を採用しても良い。
【００５５】
上記構成により、ユーザーによるタッチパネル１０４への操作信号の入力が断続的に行わ
れる際に、合間に行われる静止画の表示時に駆動回路の動作を停止し、消費電力を低減さ
せることができる。
【００５６】
（実施の形態２）
本実施の形態では、図１に示した半導体表示装置において、静止画を表示する期間に、表
示制御回路１０１から駆動回路１１１に送られる駆動信号及び電源電位について、図４を
用いて説明する。
【００５７】
表示制御回路１０１には、スタート信号ＳＰ、クロック信号ＣＫ、及び電源電位Ｖｐが入
力されている。また、表示制御回路１０１には、ＣＰＵ１０２から制御信号ＧＤＣＴＬ及
び制御信号ＳＤＣＴＬが入力されている。制御信号ＧＤＣＴＬは、走査線駆動回路１０９
の駆動を制御するための信号であり、制御信号ＳＤＣＴＬは、信号線駆動回路１０８の駆
動を制御するための信号である。表示制御回路１０１は、入力されたスタート信号ＳＰ、
クロック信号ＣＫ、及び電源電位Ｖｐなどの信号又は電位を、制御信号ＧＤＣＴＬ及び制
御信号ＳＤＣＴＬに従って、走査線駆動回路１０９又は信号線駆動回路１０８に供給する
。
【００５８】
なお、走査線駆動回路１０９に入力されるスタート信号ＳＰをスタート信号ＧＳＰ、信号
線駆動回路１０８に入力されるスタート信号ＳＰをスタート信号ＳＳＰとする。また、走
査線駆動回路１０９に入力されるクロック信号ＣＫをクロック信号ＧＣＫ、信号線駆動回
路１０８に入力されるクロック信号ＣＫをクロック信号ＳＣＫとする。走査線駆動回路１
０９に入力される電源電位Ｖｐを電源電位ＧＶｐ、信号線駆動回路１０８に入力される電
源電位Ｖｐを電源電位ＳＶｐとする。
【００５９】
なお、スタート信号ＧＳＰは、垂直同期周波数に応じたパルス信号であり、スタート信号
ＳＳＰは、１ゲート選択期間に応じたパルス信号である。
【００６０】
また、クロック信号ＧＣＫは、１つのクロック信号に限定されず、位相の異なる複数のク
ロック信号をクロック信号ＧＣＫとして用いてもよい。複数のクロック信号をクロック信
号ＧＣＫとして用いることにより、走査線駆動回路１０９の動作速度を向上させることが
できる。また、クロック信号ＳＣＫは、１つのクロック信号に限定されず、位相の異なる
複数のクロック信号をクロック信号ＳＣＫとして用いてもよい。位相の異なる複数のクロ
ック信号をクロック信号ＳＣＫとして用いることにより、信号線駆動回路１０８の動作速
度を向上させることができる。なおクロック信号ＧＣＫ及びクロック信号ＳＣＫとして共
通のクロック信号ＣＫを用いてもよい。
【００６１】
次いで、上記駆動信号及び電源電位を用いた場合の、本発明の一態様に係る半導体表示装
置の、駆動方法の一例について説明する。図４は、制御信号ＧＤＣＴＬ、電源電位ＧＶｐ
、クロック信号ＧＣＫ、スタート信号ＧＳＰ、制御信号ＳＤＣＴＬ、電源電位ＳＶｐ、ク
ロック信号ＳＣＫ、スタート信号ＳＳＰ、の電位の時間変化を示している。なお、本実施
の形態では、電源電位ＧＶｐ及び電源電位ＳＶｐが共通の電源電位であり、クロック信号
ＧＣＫが１つのクロック信号であり、クロック信号ＳＣＫが１つのクロック信号であり、
制御信号ＧＤＣＴＬ、制御信号ＳＤＣＴＬ、スタート信号ＧＳＰ、及びスタート信号ＳＳ
Ｐが全て２値のデジタル信号である場合を例示している。
【００６２】
図４では、動画を表示するフレーム期間３１１と、静止画を表示するフレーム期間３１２
と、動画を表示するフレーム期間３１３に分けられる。
【００６３】
まず、フレーム期間３１１において、表示制御回路１０１は、制御信号ＧＤＣＴＬのパル
スが入力されると、電源電位ＧＶｐ、スタート信号ＧＳＰ、及びクロック信号ＧＣＫの出
力を開始する。具体的には、まず、電源電位ＧＶｐの出力を開始し、電源電位ＧＶｐの出
力が安定したら、次にクロック信号ＧＣＫの出力を開始した後、スタート信号ＧＳＰの出
力を開始する。なお、クロック信号ＧＣＫの出力を開始する直前に、クロック信号ＧＣＫ
の入力される配線に、クロック信号ＧＣＫのハイレベルの電位を印加することで、当該配
線の電位を安定化させておくことが好ましい。上記方法により、動作を開始する際に、走
査線駆動回路１０９が誤動作するのを防ぐことができる。
【００６４】
また、フレーム期間３１１において、表示制御回路１０１は、制御信号ＳＤＣＴＬのパル
スが入力されると、電源電位ＳＶｐ、スタート信号ＳＳＰ、及びクロック信号ＳＣＫの出
力を開始する。具体的には、まず、電源電位ＳＶｐの出力を開始し、電源電位ＳＶｐの出
力が安定したら、次にクロック信号ＳＣＫの出力を開始した後、スタート信号ＳＳＰの出
力を開始する。なお、クロック信号ＳＣＫの出力を開始する直前に、クロック信号ＳＣＫ
の入力される配線に、クロック信号ＳＣＫのハイレベルの電位を印加することで、当該配
線の電位を安定化させておくことが好ましい。上記方法により、動作を開始する際に、信
号線駆動回路１０８が誤動作するのを防ぐことができる。
【００６５】
走査線駆動回路１０９が動作を開始すると、走査線駆動回路１０９から走査線に走査信号
ＳＣＮが入力されることで、画素部において画素が順次選択される。そして、信号線駆動
回路１０８が動作を開始すると、信号線駆動回路１０８から信号線を介して選択された画
素に画像信号ＩＭＧが入力される。画像信号ＩＭＧが入力された画素では、当該画像信号
ＩＭＧに従って表示素子が表示状態を設定する。
【００６６】
次に、フレーム期間３１２において、表示制御回路１０１は、電源電位ＧＶｐ、スタート
信号ＧＳＰ、及びクロック信号ＧＣＫの出力を停止する。具体的には、まず、スタート信
号ＧＳＰの出力を停止することで、走査線駆動回路１０９における走査信号ＳＣＮの出力
を停止し、全ての走査線の選択動作を終了させる。その後、電源電位ＧＶｐの出力を停止
する。なお、出力の停止とは、例えば信号又は電位が入力されていた配線を浮遊状態にす
ること、或いは、信号又は電位が入力されていた配線に、ローレベルの電位を与えること
を意味する。上記方法により、動作を停止する際に、走査線駆動回路１０９が誤動作する
のを防ぐことができる。
【００６７】
なお、図４では、フレーム期間３１２において、表示制御回路１０１に制御信号ＧＤＣＴ
Ｌのパルスが入力されていない場合を例示しているが、本発明の一態様はこの構成に限定
されない。フレーム期間３１２において、制御信号ＧＤＣＴＬのパルスが表示制御回路１
０１に入力されていても良い。この場合、表示制御回路１０１は、制御信号ＧＤＣＴＬの
パルスが入力されていても、電源電位ＧＶｐ、スタート信号ＧＳＰ、及びクロック信号Ｇ
ＣＫの出力を停止する機構を備えていればよい。
【００６８】
また、フレーム期間３１２において、表示制御回路１０１は、電源電位ＳＶｐ、スタート
信号ＳＳＰ、及びクロック信号ＳＣＫの出力を停止する。具体的には、まず、スタート信
号ＳＳＰの出力を停止することで、信号線駆動回路１０８における画像信号ＩＭＧの出力
を停止し、全ての信号線への画像信号ＩＭＧの入力動作を終了させる。その後、電源電位
ＳＶｐの出力を停止する。上記方法により、動作を停止する際に、信号線駆動回路１０８
が誤動作するのを防ぐことができる。
【００６９】
なお、図４では、フレーム期間３１２において、表示制御回路１０１に制御信号ＳＤＣＴ
Ｌのパルスが入力されていない場合を例示しているが、本発明の一態様はこの構成に限定
されない。フレーム期間３１２において、制御信号ＳＤＣＴＬのパルスが表示制御回路１
０１に入力されていても良い。この場合、表示制御回路１０１は、制御信号ＳＤＣＴＬの
パルスが入力されていても、電源電位ＳＶｐ、スタート信号ＳＳＰ、及びクロック信号Ｓ
ＣＫの出力を停止する機構を備えていればよい。
【００７０】
そして、フレーム期間３１２において、画素が有する表示素子は、フレーム期間３１１に
書き込まれた画像信号ＩＭＧのデータに基づく表示状態を保持する。例えば、液晶素子を
表示素子として用いる場合、液晶素子が有する画素電極は浮遊状態となるため、当該液晶
素子は、フレーム期間３１１に書き込まれた画像信号ＩＭＧのデータに基づいて設定され
た透過率を保持する。従って、フレーム期間３１２において画素部は、フレーム期間３１
１に書き込まれた画像信号ＩＭＧのデータに基づく画像を静止画として一定期間保持する
。そして、画像信号ＩＭＧのデータに基づく画像の保持期間の長さは、例えばＣＰＵ１０
２から出力される制御信号ＧＤＣＴＬ及び制御信号ＳＤＣＴＬのパルス間隔により制御す
ることができる。
【００７１】
次に、フレーム期間３１３において、表示制御回路１０１は、フレーム期間３１１と同様
に、上記駆動信号及び電源電位の出力を開始することで、信号線駆動回路１０８と走査線
駆動回路１０９の動作を開始させる。
【００７２】
上記に一例として示すように、本実施の形態の一態様に係る半導体表示装置では、静止画
の表示を行う期間において、駆動回路へのスタート信号、クロック信号、及び電源電位の
供給を停止させ、且つ、画素部において画像の表示を一定期間維持することができる。上
記構成により、本実施の形態の一態様に係る半導体表示装置は、消費電力を低減すること
ができる。
【００７３】
また、本実施の形態の一態様に係る半導体表示装置では、画像信号ＩＭＧを画素に書き込
む間隔を大きくすることができるため、画像の切り替わりに起因する目の疲労を低減する
ことができる。
【００７４】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００７５】
（実施の形態３）
本実施の形態では、上記実施の形態に示す半導体表示装置における走査線駆動回路及び信
号線駆動回路に適用可能なシフトレジスタの一例について説明する。
【００７６】
図５に、本実施の形態におけるシフトレジスタの構成の一例を示す。
【００７７】
図５（Ａ）に示すシフトレジスタは、Ｐ個（Ｐは３以上の自然数）の単位順序回路１０を
用いて構成されている。図５（Ａ）では、Ｐ個の単位順序回路１０を、それぞれ単位順序
回路ＦＦ＿１乃至単位順序回路ＦＦ＿Ｐとして示す。
【００７８】
単位順序回路ＦＦ＿１乃至単位順序回路ＦＦ＿Ｐのそれぞれは、スタート信号ＳＴ及びリ
セット信号Ｒｅｓが入力される。
【００７９】
さらに単位順序回路ＦＦ＿１乃至単位順序回路ＦＦ＿Ｐのそれぞれは、クロック信号ＣＫ
１、クロック信号ＣＫ２、及びクロック信号ＣＫ３が入力される。クロック信号ＣＫ１、
クロック信号ＣＫ２、及びクロック信号ＣＫ３は、例えば第１のクロック信号（ＣＬＫ１
ともいう）、第２のクロック信号（ＣＬＫ２ともいう）、第３のクロック信号（ＣＬＫ３
ともいう）、及び第４のクロック信号（ＣＬＫ４ともいう）のうちのいずれか３つのクロ
ック信号を用いることできる。第１のクロック信号乃至第４のクロック信号は、ハイレベ
ルとローレベルの電位が繰り返し出現するデジタル信号である。なお、互いに隣り合う単
位順序回路１０には、互いに異なる組み合わせのクロック信号が入力さるものとする。図
５（Ａ）に示すシフトレジスタは、第１のクロック信号乃至第４のクロック信号を用いて
単位順序回路１０の動作を制御する。上記構成により、動作速度を向上させることができ
る。
【００８０】
さらに、図５（Ａ）に示す単位順序回路１０の、具体的な回路構成の一例を図５（Ｂ）に
示す。
【００８１】
図５（Ｂ）に示す単位順序回路は、トランジスタ３１、トランジスタ３２、トランジスタ
３３、トランジスタ３４、トランジスタ３５、トランジスタ３６、トランジスタ３７、ト
ランジスタ３８、トランジスタ３９、トランジスタ４０、トランジスタ４１を有する。以
下、上記全てのトランジスタがｎチャネル型である場合を例に挙げて、その具体的な接続
関係について説明する。
【００８２】
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が
、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接
続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或い
は伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介し
て間接的に接続している状態も、その範疇に含む。
【００８３】
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素
の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電
膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００８４】
また、トランジスタが有するソース電極とドレイン電極は、トランジスタの極性及び各電
極に与えられる電位の高低差によって、その呼び方が入れ替わる。一般的に、ｎチャネル
型トランジスタでは、低い電位が与えられる電極がソース電極と呼ばれ、高い電位が与え
られる電極がドレイン電極と呼ばれる。また、ｐチャネル型トランジスタでは、低い電位
が与えられる電極がドレイン電極と呼ばれ、高い電位が与えられる電極がソース電極と呼
ばれる。本明細書では、ソース電極とドレイン電極のいずれか一方を第１端子、他方を第
２端子とし、トランジスタの接続関係を説明する。
【００８５】
トランジスタ３１の第１端子は、電源電位Ｖａが入力され、トランジスタ３１のゲート電
極は、スタート信号ＳＴが入力される。
【００８６】
トランジスタ３２の第１端子は、電源電位Ｖｂが入力され、トランジスタ３２の第２端子
は、トランジスタ３１の第２端子に接続される。
【００８７】
なお、電源電位Ｖａと電源電位Ｖｂのいずれか一方はハイレベルの電位Ｖｄｄであり、他
方はローレベルの電位Ｖｓｓである。電源電位Ｖａ及び電源電位Ｖｂの値は、上記全ての
トランジスタがｐチャネル型である場合、その電位の関係は互いに入れ替わる。また、電
源電位Ｖａ及び電源電位Ｖｂの電位差が電源電圧に相当する。
【００８８】
トランジスタ３３の第１端子は、トランジスタ３１の第２端子に接続され、トランジスタ
３３のゲート電極は、電源電位Ｖａが入力される。
【００８９】
トランジスタ３４の第１端子は、電源電位Ｖａが入力され、トランジスタ３４のゲート電
極は、クロック信号ＣＫ３が入力される。
【００９０】
トランジスタ３５の第１端子は、トランジスタ３４の第２端子に接続され、トランジスタ
３５の第２端子は、トランジスタ３２のゲート電極に接続され、トランジスタ３５のゲー
ト電極は、クロック信号ＣＫ２が入力される。
【００９１】
トランジスタ３６の第１端子は、電源電位Ｖａが入力され、トランジスタ３６のゲート電
極は、リセット信号Ｒｅｓが入力される。
【００９２】
トランジスタ３７の第１端子は、電源電位Ｖｂが入力され、トランジスタ３７の第２端子
は、トランジスタ３２のゲート電極及びトランジスタ３６の第２端子に接続され、トラン
ジスタ３７のゲート電極は、スタート信号ＳＴが入力される。
【００９３】
トランジスタ３８の第１端子は、クロック信号ＣＫ１となる信号が入力され、トランジス
タ３８のゲート電極は、トランジスタ３３の第２端子に接続される。
【００９４】
トランジスタ３９の第１端子は、電源電位Ｖｂが入力され、トランジスタ３９の第２端子
は、トランジスタ３８の第２端子に接続され、トランジスタ３９のゲート電極は、トラン
ジスタ３２のゲート電極に接続される。
【００９５】
トランジスタ４０の第１端子は、クロック信号ＣＫ１が入力され、トランジスタ４０のゲ
ート電極は、トランジスタ３３の第２端子に接続される。
【００９６】
トランジスタ４１の第１端子は、電源電位Ｖｂが入力され、トランジスタ４１の第２端子
は、トランジスタ４０の第２端子に接続され、トランジスタ４１のゲート電極は、トラン
ジスタ３２のゲート電極に接続される。
【００９７】
なお、図５（Ｂ）において、トランジスタ３３の第２端子と、トランジスタ３８のゲート
電極と、トランジスタ４０のゲート電極との接続箇所をノードＮＡとする。また、トラン
ジスタ３２のゲート電極と、トランジスタ３５の第２端子と、トランジスタ３６の第２端
子と、トランジスタ３７の第２端子と、トランジスタ３９のゲート電極と、トランジスタ
４１のゲート電極との接続箇所をノードＮＢとする。また、トランジスタ３８の第２端子
とトランジスタ３９の第２端子との接続箇所をノードＮＣとする。また、トランジスタ４
０の第２端子とトランジスタ４１の第２端子との接続箇所をノードＮＤとする。
【００９８】
図５（Ｂ）に示す単位順序回路は、ノードＮＣの電位を第１の出力信号ＯＵＴ１として出
力し、ノードＮＤの電位を第２の出力信号ＯＵＴ２として出力する。第２の出力信号ＯＵ
Ｔ２は、例えば、走査線駆動回路では、画素を選択する走査信号ＳＣＮとして用いること
ができ、信号線駆動回路では、画像信号ＩＭＧを選択された画素に出力するための信号と
して用いられる。
【００９９】
なお、１段目の単位順序回路ＦＦ＿１に入力されるスタート信号ＳＴには、例えば、上記
実施の形態の半導体表示装置におけるスタート信号ＧＳＰ又はスタート信号ＳＴＰなどが
用いられる。また、２段目以降の単位順序回路ＦＦ＿２乃至単位順序回路ＦＦ＿Ｐでは、
それぞれ前段の単位順序回路における第１の出力信号ＯＵＴ１を、スタート信号ＳＴとし
て用いる。
【０１００】
そして、単位順序回路ＦＦ＿１乃至単位順序回路ＦＦ＿Ｐ−２では、それぞれ２つ後段の
単位順序回路における第１の出力信号ＯＵＴ１をリセット信号Ｒｅｓとして用いる。また
、単位順序回路ＦＦ＿Ｐ−１と、単位順序回路ＦＦ＿Ｐでは、リセット信号Ｒｅｓとして
、例えば別途生成された信号を用いることができる。なお、Ｐ−１段目の単位順序回路Ｆ
Ｆ＿Ｐ−１と、Ｐ段目の単位順序回路ＦＦ＿Ｐは、ダミーの単位順序回路として用いられ
る。
【０１０１】
次に、図５（Ａ）に示すシフトレジスタの動作の一例について、図６を用いて説明する。
【０１０２】
図６（Ａ）は、図５（Ｂ）に示す単位順序回路の動作の一例を示すタイミングチャートで
あり、図６（Ｂ）は、図５（Ａ）に示すシフトレジスタの動作の一例を示すタイミングチ
ャートである。
【０１０３】
なお、図６（Ａ）では、図５（Ａ）に示す単位順序回路１０が図５（Ｂ）に示す構成を有
する場合のタイミングチャートを例示している。また、図５（Ｂ）に示す単位順序回路１
０におけるトランジスタ３１乃至トランジスタ４１のそれぞれを、全てｎチャネル型とし
、電源電位Ｖａとして電位Ｖｄｄが入力され、電源電位Ｖｂとして電位Ｖｓｓが入力され
る場合を例に挙げて、以下説明を行う。
【０１０４】
図６（Ａ）に示すように、各単位順序回路１０では、選択期間６１において、スタート信
号ＳＴのパルスが入力されることで、トランジスタ３１がオンになると、ブートストラッ
プ動作により、ノードＮＡの電位が電位Ｖｄｄ以上の高さになり、トランジスタ３８及び
トランジスタ４０がオンになる。また、スタート信号ＳＴのパルスが入力されることで、
トランジスタ３７がオンになると、ノードＮＢの電位がローレベルになり、トランジスタ
３９及びトランジスタ４１がオフになる。よって、第１の出力信号ＯＵＴ１の電位がハイ
レベルになり及び第２の出力信号ＯＵＴ２の電位がハイレベルになる。
【０１０５】
さらに、非選択期間６２において、リセット信号Ｒｅｓのパルスが入力されることにより
、トランジスタ３６がオンになるので、ノードＮＢの電位がハイレベルになり、トランジ
スタ３２、トランジスタ３９及びトランジスタ４１がオンになる。また、トランジスタ３
２がオンになることで、ノードＮＡの電位がローレベルになり、トランジスタ３８及びト
ランジスタ４０がオフになる。よって、第１の出力信号ＯＵＴ１及び第２の出力信号ＯＵ
Ｔ２の電位はローレベルに維持される。
【０１０６】
そして、上記動作を第１のクロック信号ＣＬＫ１乃至第４のクロック信号ＣＬＫ４に従っ
て、単位順序回路１０において順に行うことにより、各単位順序回路１０から、図６（Ｂ
）に示すように、順次パルスがシフトする第１の出力信号ＯＵＴ１及び第２の出力信号Ｏ
ＵＴ２を出力することができる。
【０１０７】
本実施の形態で示したシフトレジスタを、上記実施の形態の半導体表示装置が有する走査
線駆動回路または信号線駆動回路に用いる場合、各単位順序回路に入力される電源電位、
クロック信号ＣＬＫなどの駆動信号、１段目の単位順序回路に入力されるスタート信号Ｓ
Ｐなどの駆動信号の供給を停止することで、走査線駆動回路及び信号線駆動回路の動作を
停止することができる。
【０１０８】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１０９】
（実施の形態４）
本実施の形態では、本発明の半導体表示装置の一つである液晶表示装置を例に挙げ、画素
部の具体的な構成について説明する。
【０１１０】
図７に、複数の画素３００が設けられた画素部３０１の構成を、一例として示す。図７に
おいて、各画素３００は、信号線Ｓ１〜Ｓｘの少なくとも１つと、走査線Ｇ１〜Ｇｙの少
なくとも１つとを有している。また、画素３００は、スイッチング素子として機能するト
ランジスタ３０５と、液晶素子３０６と、容量素子３０７とを有する。液晶素子３０６は
、画素電極と、対向電極と、画素電極と対向電極間の電圧が印加される液晶とを有してい
る。
【０１１１】
トランジスタ３０５は、液晶素子３０６の画素電極に、信号線の電位、すなわち画像信号
ＩＭＧの電位を与えるか否かを制御する。液晶素子３０６の対向電極には、所定の電源電
位が与えられている。また、容量素子３０７は一対の電極を有しており、一方の電極（第
１電極）は液晶素子３０６の画素電極に接続されており、他方の電極（第２電極）には所
定の電源電位が与えられている。
【０１１２】
なお、図７では、画素３００において、一のトランジスタ３０５をスイッチング素子とし
て用いている場合について示しているが、本発明はこの構成に限定されない。一のスイッ
チング素子として複数のトランジスタを用いても良い。
【０１１３】
次に、図７に示す画素部３０１の動作について説明する。
【０１１４】
まず、走査線Ｇ１〜Ｇｙが順に選択されると、選択された走査線を有する画素３００にお
いて、トランジスタ３０５がオンになる。そして信号線Ｓ１〜Ｓｘに画像信号ＩＭＧの電
位が与えられると、オンのトランジスタ３０５を介して、画像信号ＩＭＧの電位が液晶素
子３０６の画素電極に与えられる。
【０１１５】
液晶素子３０６では、画素電極と対向電極の間に与えられる電圧の値に従って、液晶分子
の配向が変化し、透過率が変化する。よって、液晶素子３０６は、画像信号ＩＭＧの電位
によってその透過率が制御されることで、階調を表示することができる。
【０１１６】
次に、走査線の選択が終了すると、該走査線を有する画素３００において、トランジスタ
３０５がオフになる。そして、液晶素子３０６は、画素電極と対向電極の間に与えられた
電圧を保持することで、階調の表示を維持する。
【０１１７】
なお、液晶表示装置では、焼き付きと呼ばれる液晶の劣化を防ぐために、液晶素子３０６
に印加する電圧の極性を所定のタイミングに従って反転させる、所謂、交流駆動が行われ
る。具体的に、交流駆動は、各画素３００に入力する画像信号ＩＭＧの電位の極性を、対
向電極の電位を基準として反転させることによって行うことができる。そして、交流駆動
を行うと、信号線に与えられる電位の変化が大きくなるため、スイッチング素子として機
能するトランジスタ３０５のソース電極とドレイン電極の電位差が大きくなる。よって、
トランジスタ３０５は、閾値電圧がシフトするなどの特性劣化が生じやすい。また、液晶
素子３０６に保持されている電圧を維持するために、ソース電極とドレイン電極の電位差
が大きくても、オフ電流が低いことが要求される。
【０１１８】
本発明の一態様では、トランジスタ３０５に、シリコンまたはゲルマニウムよりもバンド
ギャップが大きい酸化物半導体などの半導体を用いているので、トランジスタ３０５の耐
圧性を高めることができる。よって、トランジスタ３０５の耐圧性を高めることで、液晶
表示装置の信頼性を高めることができる。
【０１１９】
また、電子供与体（ドナー）となる水分または水素などの不純物の低減により高純度化さ
れ、なおかつ酸素の供与により酸素欠損が低減された酸化物半導体をトランジスタ３０５
に用いることで、トランジスタ３０５のオフ電流を著しく低くすることができる。
【０１２０】
トランジスタ３０５のオフ電流を低減することで、静止画を表示する期間内において、画
像信号ＩＭＧの書き込み回数を少なくしても、オフ電流に起因する透過率の変化を小さく
抑えることができ、よって、画像の表示を維持することができる。
【０１２１】
なお、本発明の一態様では、液晶素子３０６の対向電極の電位、または、容量素子３０７
の第２電極の電位を、静止画を表示する期間内において、別途設けたオフ電流の著しく低
いトランジスタを用いて、保持するようにしても良い。上記構成により、半導体表示装置
の消費電力をより低減させることができる。
【０１２２】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１２３】
（実施の形態５）
本実施の形態では、半導体表示装置が有する駆動回路の構成について説明する。
【０１２４】
図８に、半導体表示装置が有するパネル１００の、より詳しい構成の一例をブロック図で
示す。図８に示すパネル１００では、信号線駆動回路１０８が、シフトレジスタ１３０、
第１記憶回路１３１、第２記憶回路１３２、レベルシフタ１３３、ＤＡＣ１３４、アナロ
グバッファ１３５を有している。また、走査線駆動回路１０９が、シフトレジスタ１３６
、デジタルバッファ１３７を有している。
【０１２５】
次いで、図８に示すパネル１００の動作について説明する。信号線駆動回路１０８の動作
時において、信号線駆動回路１０８が有する上記各回路には、電源電位ＳＶｐが入力され
る。また、走査線駆動回路１０９の動作時において、走査線駆動回路１０９が有する上記
各回路には、電源電位ＧＶｐが入力される。なお、電源電位ＳＶｐ、電源電位ＧＶｐはそ
れぞれ、必ずしも一系統の電源電位を意味するものではなく、高さが異なる複数系統の電
源電位もその意味に含まれる。
【０１２６】
シフトレジスタ１３０に、スタート信号ＳＳＰ、クロック信号ＳＣＫが入力されると、シ
フトレジスタ１３０は、パルスが順次シフトするタイミング信号を生成する。
【０１２７】
第１記憶回路１３１には、画像信号ＩＭＧが入力される。そして、第１記憶回路１３１に
タイミング信号が入力されると、該タイミング信号のパルスに従って、画像信号ＩＭＧが
サンプリングされ、第１記憶回路１３１が有する複数の記憶素子に順に書き込まれる。す
なわち、シリアルで信号線駆動回路１０８に入力された画像信号ＩＭＧが、第１記憶回路
１３１にパラレルで書き込まれることになる。第１記憶回路１３１に書き込まれた画像信
号ＩＭＧは、保持される。
【０１２８】
なお、第１記憶回路１３１が有する複数の記憶素子に順に画像信号ＩＭＧを書き込んでも
良いが、第１記憶回路１３１が有する複数の記憶素子をいくつかのグループに分け、該グ
ループごとに並行して画像信号ＩＭＧを入力する、いわゆる分割駆動を行っても良い。な
おこのときのグループ数を分割数と呼ぶ。例えば４つの記憶素子ごとにグループに分けた
場合、４分割で分割駆動することになる。
【０１２９】
第２記憶回路１３２には、ラッチ信号ＬＰが入力される。第１記憶回路１３１への、画像
信号ＩＭＧの書き込みが一通り終了した後、帰線期間において、第２記憶回路１３２に入
力されるラッチ信号ＬＰのパルスに従い、第１記憶回路１３１に保持されている画像信号
ＩＭＧが、第２記憶回路１３２に一斉に書き込まれ、保持される。画像信号ＩＭＧを第２
記憶回路１３２に送出し終えた第１記憶回路１３１では、再びシフトレジスタ１３０から
のタイミング信号に従って、次の画像信号ＩＭＧの書き込みが順次行われる。この２順目
の１ライン期間中には、第２記憶回路１３２に書き込まれ、保持されている画像信号ＩＭ
Ｇが、レベルシフタ１３３において、その電圧の振幅を調整された後、ＤＡＣ１３４に送
られる。ＤＡＣ１３４では、入力された画像信号ＩＭＧがデジタルからアナログに変換さ
れる。そして、アナログに変換された画像信号ＩＭＧは、アナログバッファ１３５に送ら
れる。ＤＡＣ１３４から送られてきた画像信号ＩＭＧは、アナログバッファ１３５から信
号線を介して画素部１０７に送られる。
【０１３０】
一方、走査線駆動回路１０９において、シフトレジスタ１３６は、スタート信号ＧＳＰ、
クロック信号ＧＣＫが入力されると、パルスが順次シフトする走査信号ＳＣＮを生成する
。シフトレジスタ１３０から出力された走査信号ＳＣＮは、デジタルバッファ１３７から
走査線を介して画素部１０７に送られる。
【０１３１】
画素部１０７が有する画素は、走査線駆動回路１０９から入力された走査信号ＳＣＮによ
り選択される。信号線駆動回路１０８から信号線を介して画素部１０７に送られた画像信
号ＩＭＧは、上記選択された画素に入力される。
【０１３２】
図８に示すパネル１００では、スタート信号ＳＳＰ、クロック信号ＳＣＫ、ラッチ信号Ｌ
Ｐなどが、信号線駆動回路１０８の駆動信号に相当する。また、スタート信号ＧＳＰ、ク
ロック信号ＧＣＫなどが、走査線駆動回路１０９の駆動信号に相当する。静止画を表示す
る期間において、駆動信号及び電源電位の供給を停止することで、画素部１０７への画像
信号ＩＭＧの書き込み回数を少なくし、半導体表示装置の消費電力を低減させることがで
きる。
【０１３３】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１３４】
（実施の形態６）
次いで、トランジスタの作製方法の一例について説明する。
【０１３５】
まず、図９（Ａ）に示すように、絶縁表面を有する基板８００上に、ゲート電極８０１、
容量用の電極８０２を形成する。
【０１３６】
ゲート電極８０１、電極８０２の材料は、モリブデン、チタン、クロム、タンタル、タン
グステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材
料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる
。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料
としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食
性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材
料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカン
ジウム等を用いることができる。
【０１３７】
例えば、二層の積層構造を有するゲート電極８０１、電極８０２として、アルミニウム膜
上にモリブデン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構
造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チ
タン膜とモリブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有
するゲート電極８０１、電極８０２としては、アルミニウム膜、アルミニウムとシリコン
の合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間
層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層と
して積層した構造とすることが好ましい。
【０１３８】
また、ゲート電極８０１、電極８０２に酸化インジウム、酸化インジウム酸化スズ合金、
酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウ
ム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。
【０１３９】
ゲート電極８０１、電極８０２の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ
〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法に
より１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望
の形状に加工（パターニング）することで、ゲート電極８０１、電極８０２を形成する。
なお、形成されたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜
の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成して
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを低減できる。
【０１４０】
次いで、図９（Ｂ）に示すように、ゲート電極８０１、電極８０２上に、ゲート絶縁膜８
０３を形成する。ゲート絶縁膜８０３は、プラズマＣＶＤ法又はスパッタリング法等を用
いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜
、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニ
ウム膜または酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁
膜８０３は、水分や、水素、酸素などの不純物を極力含まないことが望ましい。スパッタ
リング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又
は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを
用いる。
【０１４１】
不純物が除去された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷
に対して極めて敏感であるため、高純度化された酸化物半導体とゲート絶縁膜８０３との
界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜（ＧＩ）
は、高品質化が要求される。
【０１４２】
例えば、μ波（周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐
圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品
質なゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものと
することができるからである。
【０１４３】
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁膜の膜質、ゲート絶縁膜と酸化物半導体との界面特性が改善される絶
縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿
論のこと、ゲート絶縁膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成で
きるものであれば良い。
【０１４４】
バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素
膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜８０３を形成しても良い。この
場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導
体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜
、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高
い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含ま
れるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜８０３内、
或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる
。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素
膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接する
のを防ぐことができる。
【０１４５】
例えば、第１のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ
以下の窒化珪素膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁膜上に第２のゲー
ト絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化珪素膜（ＳｉＯｘ（ｘ＞０））を積
層して、膜厚１００ｎｍのゲート絶縁膜８０３としても良い。ゲート絶縁膜８０３の膜厚
は、トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎ
ｍ程度でもよい。
【０１４６】
本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法
で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜８０
３を形成する。
【０１４７】
なお、ゲート絶縁膜８０３に水素、水酸基及び水分がなるべく含まれないようにするため
には、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極８０１、電極
８０２が形成された基板８００を予備加熱し、基板８００に吸着した水分または水素など
の不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４０
０℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気
手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
【０１４８】
次いで、ゲート絶縁膜８０３上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは膜厚３ｎｍ
以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎｍ以下の酸化物半導体膜を形
成する。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成
膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、
又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成する
ことができる。
【０１４９】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁膜８０３の表面に付着している塵埃を除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質す
る方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また
、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴ
ン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【０１５０】
酸化物半導体膜は、上述したように、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−
Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉ
ｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−
Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚ
ｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体
、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸
化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半
導体などを用いることができる。また、上記酸化物半導体は、珪素を含んでいてもよい。
【０１５１】
また、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記することができ
る。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を
示す。
【０１５２】
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む金
属酸化物ターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ
−Ｏ系非単結晶膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、Ｉ
ｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［モル数比］の組成比を有するターゲットを
用いる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［モル数比］の組成比を有
するターゲット、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［モル数比］を有
するターゲットを用いることができる。また、ＳｉＯ２を２重量％以上１０重量％以下含
むターゲットを用いて成膜を行ってもよい。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化
物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下
である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体
膜は緻密な膜となる。
【０１５３】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜２：１）、さらに好ましくはＩｎ：Ｚｎ＝１
．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）と
する。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【０１５４】
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分
を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて
基板８００上に酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃
以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜する
ことにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。ま
た、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、
吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、
チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ター
ボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜
室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ま
しくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導
体膜に含まれる不純物の濃度を低減できる。
【０１５５】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生するパーティクルと呼ば
れる塵埃が軽減でき、膜厚分布も均一となるために好ましい。
【０１５６】
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、
成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜８０３までが形成
された基板８００を予備加熱し、基板８００に吸着した水分または水素などの不純物を脱
離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好
ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライ
オポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備
加熱は、絶縁膜８０８の成膜前に、ソース電極８０５及びドレイン電極８０６、容量用の
電極８０７まで形成した基板８００にも同様に行ってもよい。
【０１５７】
次いで、図９（Ｂ）に示すように、酸化物半導体膜をエッチングなどにより所望の形状に
加工（パターニング）し、ゲート絶縁膜８０３上のゲート電極８０１と重なる位置に、島
状の酸化物半導体膜８０４を形成する。
【０１５８】
島状の酸化物半導体膜８０４を形成するためのレジストマスクをインクジェット法で形成
してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しない
ため、製造コストを低減できる。
【０１５９】
なお、島状の酸化物半導体膜８０４を形成するためのエッチングは、ドライエッチングで
もウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチ
ングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（Ｂ
Ｃｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、
フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、
弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸
素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加し
たガス、などを用いることができる。
【０１６０】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
【０１６１】
ウェットエッチングに用いるエッチング液としては、ＩＴＯ−０７Ｎ（関東化学社製）を
用いる。また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗
浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれ
る材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるイン
ジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化を図るこ
とができる。
【０１６２】
なお、次工程の導電膜を形成する前に逆スパッタを行い、島状の酸化物半導体膜８０４及
びゲート絶縁膜８０３の表面に付着しているレジスト残渣などを除去することが好ましい
。
【０１６３】
次いで、窒素、酸素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下
において、酸化物半導体膜８０４に加熱処理を施す。上記ガスは、水の含有量が２０ｐｐ
ｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であることが望ましい。酸
化物半導体膜８０４に加熱処理を施すことで、酸化物半導体膜８０４中の水分または水素
を脱離させることができる。具体的には、３００℃以上８５０℃以下（若しくはガラス基
板の歪点以下の温度）、好ましくは５５０℃以上７５０℃以下で加熱処理を行えば良い。
例えば、６００℃、３分間以上６分間以下程度で行えばよい。加熱処理にはＲＴＡ法を用
いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度で
も処理することができる。或いは、基板温度が４５０℃に達した状態で、１時間程度、加
熱処理を行うようにしても良い。
【０１６４】
本実施の形態では、加熱処理装置の一つである電気炉を用い、酸化物半導体膜８０４に対
して、窒素雰囲気下において、加熱処理を行う。
【０１６５】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ
Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎ
ｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置
である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
【０１６６】
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移
動させて、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧ
ＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０１６７】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
【０１６８】
水分または水素などの不純物が酸化物半導体に添加されていると、ゲートバイアス・熱ス
トレス試験（ＢＴ試験、試験条件は例えば、８５℃、２×１０６Ｖ／ｃｍ、１２時間）に
おいて、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（
Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを
誘発することとなる。しかし、上述したように、ゲート絶縁膜と酸化物半導体膜との界面
特性を良好にし、なおかつ、酸化物半導体膜中の不純物、特に水分または水素等を極力除
去することにより、ＢＴ試験に対しても安定なトランジスタが得られる。
【０１６９】
以上の工程により酸化物半導体膜８０４中の水素の濃度を低減し、高純度化することがで
きる。また、当該水素濃度が低減されることにより高純度化され、酸素の供給により酸素
欠損が低減された酸化物半導体膜を用いることで、耐圧性が高く、ショートチャネル効果
が低く、オンオフ比の高いトランジスタを作製することができる。
【０１７０】
なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、そ
の上表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対し
て略垂直にｃ軸配向した単結晶体であることが好ましい。また、単結晶体でなくとも、各
結晶が、酸化物半導体膜の表面に対して略垂直にｃ軸配向した多結晶体であることが好ま
しい。そして、上記多結晶体は、ｃ軸配向している事に加えて、各結晶のａｂ面が一致す
るか、ａ軸、或いは、ｂ軸が一致していることが好ましい。なお、酸化物半導体膜の下地
表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、下地表面は可能な限り
平坦であることが望まれる。
【０１７１】
次に、酸化物半導体膜８０４上に、ソース電極またはドレイン電極（これと同じ層で形成
される配線を含む）として用いる導電膜を、スパッタ法や真空蒸着法で形成したあと、エ
ッチング等により該導電膜をパターニングすることで、図９（Ｃ）に示すように、酸化物
半導体膜８０４上のソース電極８０５及びドレイン電極８０６と、ゲート絶縁膜８０３を
間に挟んで電極８０２と重なる電極８０７とを、それぞれ形成する。
【０１７２】
ソース電極８０５、ドレイン電極８０６、及び電極８０７（これと同じ層で形成される配
線を含む）となる導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから
から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせ
た合金膜等が挙げられる。また、Ａｌ、Ｃｕなどの金属膜の下側もしくは上側にＣｒ、Ｔ
ａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属膜を積層させた構成としても良い。また、Ｓｉ、Ｔ
ｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの
発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性を向上させることが
可能となる。
【０１７３】
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを
含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ
膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する
３層構造などが挙げられる。
【０１７４】
また、ソース電極８０５、ドレイン電極８０６、及び電極８０７（これと同じ層で形成さ
れる配線を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の
金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（
ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、
酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコ
ン若しくは酸化シリコンを含ませたものを用いることができる。
【０１７５】
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせ
ることが好ましい。
【０１７６】
なお、導電膜のエッチングの際に、酸化物半導体膜８０４がなるべく除去されないように
それぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の
酸化物半導体膜８０４の露出した部分が一部エッチングされることで、溝部（凹部）が形
成されることもある。
【０１７７】
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用い
てエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数
の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができる
ため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、
一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジス
トマスクを形成することができる。よって露光マスク数を削減することができ、対応する
フォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１７８】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズ
マ処理によって露出している酸化物半導体膜の表面に付着した吸着水などを除去する。ま
た、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０１７９】
なお、プラズマ処理を行った後、図９（Ｄ）に示すように、ソース電極８０５及びドレイ
ン電極８０６と、電極８０７と、酸化物半導体膜８０４とを覆うように、絶縁膜８０８を
形成する。絶縁膜８０８は、水分や、水素などの不純物を極力含まないことが望ましく、
単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁
膜８０８に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半
導体膜中の酸素を引き抜き、酸化物半導体膜のバックチャネル部が低抵抗化（ｎ型化）し
てしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜８０８はできるだけ
水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁
膜８０８には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁
膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニ
ウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、窒素の含有比
率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも
、酸化物半導体膜８０４に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間
に挟んで、ソース電極８０５及びドレイン電極８０６及び酸化物半導体膜８０４と重なる
ように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化
物半導体膜８０４内、ゲート絶縁膜８０３内、或いは、酸化物半導体膜８０４と他の絶縁
膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。
また、酸化物半導体膜８０４に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素
膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半導
体膜８０４に接するのを防ぐことができる。
【０１８０】
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ
法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜８０８を
形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では
１００℃とする。
【０１８１】
なお、絶縁膜８０８を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、酸素
、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましく
は２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水
の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下である
ことが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処
理を行う。或いは、ソース電極８０５及びドレイン電極８０６と、電極８０７とを形成す
る前に、酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理
を行っても良い。酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体膜８
０４に酸素欠損が発生していたとしても、ソース電極８０５とドレイン電極８０６の間に
設けられた酸化物半導体膜８０４の露出領域に接して、酸素を含む絶縁膜８０８が設けら
れた後に、加熱処理が施されることによって、酸化物半導体膜８０４に酸素が供与される
。そのため、酸化物半導体膜８０４の絶縁膜８０８と接する領域に酸素が供与されること
で、ドナーとなる酸素欠損を低減し、化学量的組成比を満たすことが可能である。その結
果、トランジスタの電気特性の向上および、電気特性のばらつきを軽減することができる
。この加熱処理を行うタイミングは、絶縁膜８０８の形成後であれば特に限定されず、他
の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理
と兼ねることができる。
【０１８２】
次いで、絶縁膜８０８上に導電膜を形成した後、該導電膜をパターニングすることで、酸
化物半導体膜８０４と重なる位置にバックゲート電極を形成しても良い。バックゲート電
極を形成する場合、バックゲート電極を覆うように絶縁膜を形成する。バックゲート電極
は、ゲート電極８０１、電極８０２、或いはソース電極８０５及びドレイン電極８０６、
電極８０７と同様の材料、構造を用いて形成することが可能である。
【０１８３】
バックゲート電極の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍ
とする。本実施の形態では、チタン膜、アルミニウム膜、チタン膜が積層された構造を有
する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エ
ッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）す
ることで、バックゲート電極を形成する。
【０１８４】
絶縁膜は、雰囲気中の水分、水素などがトランジスタの特性に影響を与えるのを防ぐこと
ができる、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜と
して、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム
膜などを、プラズマＣＶＤ法又はスパッタリング法等により単層で又は積層させて形成す
ることができる。バリア性の効果を得るには、絶縁膜は、例えば厚さ１５ｎｍ〜４００ｎ
ｍの膜厚で形成することが好ましい。
【０１８５】
本実施の形態では、プラズマＣＶＤ法により３００ｎｍの絶縁膜を形成する。成膜条件は
、シランガスの流量を４ｓｃｃｍとし、一酸化二窒素（Ｎ２Ｏ）の流量を８００ｓｃｃｍ
とし、基板温度を４００℃とする。
【０１８６】
以上の工程により、トランジスタ８０９と、容量素子８１０が形成される。なお、容量素
子８１０は、電極８０２と電極８０７とが、ゲート絶縁膜８０３を間に挟んで重なり合っ
ている領域に形成される。
【０１８７】
トランジスタ８０９は、ゲート電極８０１と、ゲート電極８０１上のゲート絶縁膜８０３
と、ゲート絶縁膜８０３上においてゲート電極８０１と重なっている酸化物半導体膜８０
４と、酸化物半導体膜８０４上に形成された一対のソース電極８０５またはドレイン電極
８０６とを有する。さらに、トランジスタ８０９は、酸化物半導体膜８０４上に形成され
た絶縁膜８０８を、その構成要素に含めても良い。図９（Ｄ）に示すトランジスタ８０９
は、ソース電極８０５とドレイン電極８０６の間において、酸化物半導体膜８０４の一部
がエッチングされたチャネルエッチ構造である。
【０１８８】
なお、トランジスタ８０９はシングルゲート構造のトランジスタを用いて説明したが、必
要に応じて、電気的に接続された複数のゲート電極８０１を有することで、チャネル形成
領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
【０１８９】
なお、酸化物半導体のバンドギャップは３．０ｅＶ〜３．５ｅＶである。一方、炭化シリ
コンのバンドギャップは３．２６ｅＶ、窒化ガリウムのバンドギャップは３．３９ｅＶと
、ともにシリコンの約３倍程度の大きなバンドギャップを有している。よって、これら炭
化シリコンや窒化ガリウムなどの化合物半導体は、ワイドギャップ半導体という点におい
て、酸化物半導体と共通であり、バンドギャップが大きいという特性が、信号処理回路の
耐圧向上、電力損失の低減などに有利である。
【０１９０】
ところが、炭化シリコンや窒化ガリウムなどの化合物半導体は単結晶であることが必須で
、単結晶材料を得るためには、酸化物半導体のプロセス温度よりも著しく高い温度による
結晶成長であるとか、特殊な基板上のエピタキシャル成長が必要であるとか、作製条件が
厳しく、いずれも入手が容易なシリコンウェハや低いガラス基板上への成膜は不可能であ
る。よって、安価な基板を利用できない上に、基板の大型化には対応できないため、炭化
シリコンや窒化ガリウムなどの化合物半導体を用いた信号処理回路は量産性が低い。一方
、酸化物半導体は、室温でも成膜ができるので、ガラス基板上への成膜が可能であり、量
産性が高い。
【０１９１】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１９２】
（実施の形態７）
本実施の形態では、実施の形態６とは異なる、トランジスタの構成について説明する。
【０１９３】
図１０（Ａ）に、トランジスタ４０１と容量素子４０２とが、基板４００上に形成されて
いる例を示す。
【０１９４】
トランジスタ４０１は、絶縁表面を有する基板４００上に、ゲート電極４０３と、ゲート
電極４０３上の絶縁膜４０４と、絶縁膜４０４を間に挟んでゲート電極４０３と重なる、
活性層として機能する酸化物半導体膜４０５と、酸化物半導体膜４０５上のチャネル保護
膜４０６と、酸化物半導体膜４０５上のソース電極４０７及びドレイン電極４０８とを有
している。酸化物半導体膜４０５、チャネル保護膜４０６、ソース電極４０７及びドレイ
ン電極４０８上には、絶縁膜４０９が形成されており、トランジスタ４０１は絶縁膜４０
９を構成要素に含んでいても良い。
【０１９５】
また、容量素子４０２は、電極４１０と、電極４１０上の絶縁膜４０４と、絶縁膜４０４
上の電極４１１とを有している。
【０１９６】
チャネル保護膜４０６は、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリ
ング法を用いて形成することができる。また、チャネル保護膜４０６には、酸素を含む無
機材料（酸化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることが望ましい。酸素を
含む無機材料をチャネル保護膜４０６に用いることで、酸化物半導体膜４０５中の水分ま
たは水素を低減させるための加熱処理により酸素欠損が発生していたとしても、酸化物半
導体膜４０５の少なくともチャネル保護膜４０６と接する領域に酸素を供給し、ドナーと
なる酸素欠損を低減して化学量的組成比を満たす構成とすることが可能である。よって、
酸素欠損によるトランジスタ４０１の電気特性のばらつきを軽減し、電気特性の向上を実
現することができる。
【０１９７】
なお、チャネル形成領域とは、半導体膜のうち、ゲート絶縁膜を間に挟んでゲート電極と
重なる領域に相当する。
【０１９８】
トランジスタ４０１は、絶縁膜４０９上に、バックゲート電極をさらに有していても良い
。バックゲート電極は、酸化物半導体膜４０５のチャネル形成領域と重なるように形成す
る。バックゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし
、電位が与えられる状態であっても良い。後者の場合、バックゲート電極には、ゲート電
極４０３と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与え
られていても良い。バックゲート電極に与える電位の高さを制御することで、トランジス
タ４０１の閾値電圧を制御することができる。
【０１９９】
また、図１０（Ｂ）に、図１０（Ａ）とは異なる構成を有する、トランジスタ４２１と容
量素子４２２とが、基板４００上に形成されている例を示す。
【０２００】
トランジスタ４２１は、絶縁表面を有する基板４００上に、ゲート電極４２３と、ゲート
電極４２３上の絶縁膜４２４と、絶縁膜４２４上のソース電極４２７及びドレイン電極４
２８と、絶縁膜４２４を間に挟んでゲート電極４２３と重なり、なおかつソース電極４２
７及びドレイン電極４２８と接している、活性層として機能する酸化物半導体膜４２５と
を有している。酸化物半導体膜４２５、ソース電極４２７及びドレイン電極４２８上には
、絶縁膜４２９が形成されており、トランジスタ４２１は絶縁膜４２９を構成要素に含ん
でいても良い。
【０２０１】
また、容量素子４２２は、電極４３０と、電極４３０上の絶縁膜４２４と、絶縁膜４２４
上の電極４３１とを有している。
【０２０２】
トランジスタ４２１は、絶縁膜４２９上に、バックゲート電極をさらに有していても良い
。バックゲート電極は、酸化物半導体膜４２５のチャネル形成領域と重なるように形成す
る。バックゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし
、電位が与えられる状態であっても良い。後者の場合、バックゲート電極には、ゲート電
極４２３と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与え
られていても良い。バックゲート電極に与える電位の高さを制御することで、トランジス
タ４２１の閾値電圧を制御することができる。
【０２０３】
また、図１０（Ｃ）に、図１０（Ａ）、図１０（Ｂ）とは異なる構成を有するトランジス
タ４４１と容量素子４４２とが、基板４００上に形成されている例を示す。
【０２０４】
トランジスタ４４１は、絶縁表面を有する基板４００上に、ソース電極４４７及びドレイ
ン電極４４８と、ソース電極４４７及びドレイン電極４４８上の、活性層として機能する
酸化物半導体膜４４５と、酸化物半導体膜４４５上の絶縁膜４４４と、絶縁膜４４４を間
に挟んで酸化物半導体膜４４５と重なっているゲート電極４４３とを有している。ゲート
電極４４３上には絶縁膜４４９が形成されており、トランジスタ４４１は絶縁膜４４９を
構成要素に含んでいても良い。
【０２０５】
また、容量素子４４２は、電極４５０と、電極４５０上の絶縁膜４４４と、絶縁膜４４４
上の電極４５１とを有している。
【０２０６】
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物である水分または水素が多
量に含まれていることが判明している。水分または水素はドナー準位を形成しやすいため
、酸化物半導体にとっては不純物である。そこで、酸化物半導体膜中の水分または水素な
どの不純物を低減して高純度化するためには、酸化物半導体膜に対して、窒素、酸素、超
乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で加熱処理を行う。上記
ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ
以下であることが望ましい。上記加熱処理は、５００℃以上８５０℃以下（若しくはガラ
ス基板の歪点以下）、好ましくは５５０℃以上７５０℃以下の温度範囲で行うのが望まし
い。なお、この加熱処理は、用いる基板の耐熱温度を超えないものとする。水分または水
素の加熱処理による脱離の効果については、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉ
ｏｎ  Ｓｐｅｃｔｒｏｍｅｔｒｙ；昇温脱離ガス分析法）により確認済みである。
【０２０７】
なお、本発明の一態様に係る半導体表示装置は、酸化物半導体をチャネル形成領域に有す
るトランジスタを画素部に用いることを特徴としているが、駆動回路も上記トランジスタ
で構成されていても良い。この場合、画素部と駆動回路とを一の基板に作り込むことがで
きる。
【０２０８】
或いは、駆動回路の一部または全てを、酸化物半導体よりも移動度が高い多結晶半導体ま
たは単結晶半導体を用いて作製し、画素部の形成された基板に実装するようにしても良い
。例えば、酸化物半導体よりも移動度が高いシリコンまたはゲルマニウムなどを有する、
多結晶、単結晶などの結晶性半導体を用いたトランジスタは、シリコンウェハ、ＳＯＩ（
Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板、絶縁表面上に成膜された多結晶半導
体膜などを用いて形成することができる。
【０２０９】
ＳＯＩ基板は、例えば、スマートカット（登録商標）に代表されるＵＮＩＢＯＮＤ（登録
商標）、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ  Ｔｒａｎｓｆｅｒ）（登録商
標）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｃｈｅｍｉｃａｌ  
Ｅｔｃｈｉｎｇ）法などや、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔ
ｅｄ  Ｏｘｙｇｅｎ）法などを用いて作製することができる。
【０２１０】
絶縁表面を有する基板上に成膜されたシリコンの半導体膜は、公知の技術により結晶化し
たものであっても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、
触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法
とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用
いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触
媒元素を用いる結晶化法、９５０℃程度の高温アニール法を組み合わせた結晶法を用いて
も良い。
【０２１１】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０２１２】
（実施の形態８）
本発明の一態様に係る半導体表示装置は、タッチパネルと呼ばれる位置入力装置を有して
いる。
【０２１３】
タッチパネルは、位置検出部において、指またはスタイラスなどが指し示す位置を検出し
、その位置情報を含む信号を生成することができる。よって、位置検出部がパネルの画素
部に重なるようにタッチパネルを設けることで、半導体表示装置のユーザーが画素部のど
の位置を指し示したかを情報として得ることができる。
【０２１４】
位置検出部における位置の検出は、抵抗膜方式、静電容量方式、超音波方式、赤外線方式
を含む光学方式、電磁誘導方式など、様々な方式を用いて行うことができる。図１１に、
抵抗膜方式を用いた位置検出部の斜視図を示す。抵抗膜方式の位置検出部は、複数の第１
電極１６３０と複数の第２電極１６３１とが、間隔をおいて対峙するように設けられてい
る。指などで複数の第１電極１６３０のいずれかに押圧が加えられると、当該第１電極１
６３０が複数の第２電極１６３１のいずれかに接触する。そして、複数の各第１電極１６
３０の両端に印加される電圧の値と、複数の各第２電極１６３１の両端に印加される電圧
の値とをモニターすると、いずれの第１電極１６３０と第２電極１６３１が接触したのか
を特定することができるので、指が触れた位置を検出することができる。
【０２１５】
第１電極１６３０と第２電極１６３１は、透光性を有する導電材料、例えば、酸化珪素を
含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（Ｚｎ
Ｏ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などで、
形成することができる。
【０２１６】
また、図１２（Ａ）に、静電容量方式のうち、投影静電容量方式を用いた位置検出部の斜
視図を示す。投影静電容量方式の位置検出部は、複数の第１電極１６４０と複数の第２電
極１６４１とが重なるように設けられている。各第１電極１６４０は、矩形状の導電膜１
６４２が複数接続された構成を有しており、各第２電極１６４１は、矩形状の導電膜１６
４３が複数接続された構成を有している。なお、第１電極１６４０と第２電極１６４１の
形状はこの構成に限定されない。
【０２１７】
また、図１２（Ａ）では、複数の第１電極１６４０と複数の第２電極１６４１の上に、誘
電体として機能する絶縁層１６４４が重なっている。図１２（Ｂ）に、図１２（Ａ）に示
した複数の第１電極１６４０と、複数の第２電極１６４１と、絶縁層１６４４とが重なり
合っている様子を示す。図１２（Ｂ）に示すように、複数の第１電極１６４０と複数の第
２電極１６４１は、矩形状の導電膜１６４２と矩形状の導電膜１６４３の位置が互いにず
れるように、重なり合っている。
【０２１８】
絶縁層１６４４に指などが接触すると、複数の第１電極１６４０のいずれかと、指との間
に容量が形成される。また、複数の第２電極１６３１のいずれかと、指との間にも容量が
形成される。よって、静電容量の変化をモニターすることで、いずれの第１電極１６３０
と第２電極１６３１が指に最も近づいたのかを特定することができるので、指が触れた位
置を検出することができる。
【０２１９】
なお、本発明の一態様に係る半導体表示装置が有するタッチパネルは、ユーザーが位置検
出部において指し示した位置情報を信号として取り出すことができる構成を有していれば
良く、図１１及び図１２に示した構成以外の形態も取りうる。
【０２２０】
また、本発明の一態様に係る液晶表示装置は、タッチパネルの代わりにフォトセンサを画
素部に有していても良い。図１７（Ａ）に、フォトセンサを有する画素部の構造の一例を
、模式的に示す。
【０２２１】
図１７（Ａ）に示す画素部１６５０は、画素１６５１と、該画素１６５１に対応したフォ
トセンサ１６５２とを有する。フォトセンサ１６５２は、フォトダイオードなど、受光す
ることで電気信号を発する機能を有する受光素子と、トランジスタとを有する。なお、フ
ォトセンサ１６５２が受光する光は、バックライトからの光が被検出物に照射された際の
反射光を利用することができる。
【０２２２】
図１７（Ｂ）に、フォトセンサ１６５２の構成を一例として示す。図１７（Ｂ）に示すフ
ォトセンサ１６５２は、フォトダイオード１６５３、トランジスタ１６５４及びトランジ
スタ１６５５を有する。フォトダイオード１６５３は、一方の電極がリセット信号線１６
５６に、他方の電極がトランジスタ１６５４のゲート電極に接続されている。トランジス
タ１６５４は、ソース電極とドレイン電極のいずれか一方が、基準信号線１６５７に、他
方がトランジスタ１６５５のソース電極とドレイン電極のいずれか一方に接続されている
。トランジスタ１６５５は、ゲート電極がゲート信号線１６５８に、ソース電極とドレイ
ン電極の他方が出力信号線１６５９に接続されている。
【０２２３】
なお、フォトセンサ１６５２の回路構成は上記形態に限定されず、光の強度の情報を電気
信号として取り出すことができる回路構成であればよい。また、フォトダイオード１６５
３には、非晶質、微結晶、多結晶、或いは単結晶のシリコンを用いることができる。
【０２２４】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０２２５】
（実施の形態９）
本発明の一態様に係る液晶表示装置は、画素部にオフ電流が低く、なおかつ信頼性の高い
トランジスタを用いているので、高い視認性、高い信頼性を得ることができる。
【０２２６】
図１３に、本発明の一態様に係る液晶表示装置の、画素の断面図を一例として示す。図１
３に示すトランジスタ１４０１は、絶縁表面上に形成されたゲート電極１４０２と、ゲー
ト電極１４０２上のゲート絶縁膜１４０３と、ゲート絶縁膜１４０３上においてゲート電
極１４０２と重なっている酸化物半導体膜１４０４と、酸化物半導体膜１４０４上に順に
積層するように形成され、ソース電極またはドレイン電極として機能する導電膜１４０５
及び導電膜１４０６とを有する。さらに、トランジスタ１４０１は、酸化物半導体膜１４
０４上に形成された絶縁膜１４０７を、その構成要素に含めても良い。絶縁膜１４０７は
、ゲート電極１４０２と、ゲート絶縁膜１４０３と、酸化物半導体膜１４０４と、導電膜
１４０５及び導電膜１４０６とを覆うように形成されている。
【０２２７】
絶縁膜１４０７上には絶縁膜１４０８が形成されている。絶縁膜１４０７、絶縁膜１４０
８の一部には開口部が設けられており、該開口部において導電膜１４０６と接するように
、画素電極１４１０が形成されている。
【０２２８】
また、絶縁膜１４０８上には、液晶素子のセルギャップを制御するためのスペーサ１４１
７が形成されている。スペーサ１４１７は絶縁膜を所望の形状にエッチングすることで形
成することが可能であるが、球状スペーサを絶縁膜１４０８上に分散させることでセルギ
ャップを制御するようにしても良い。
【０２２９】
そして、画素電極１４１０上には、配向膜１４１１が形成されている。また、画素電極１
４１０と対峙する位置には、対向電極１４１３が設けられており、対向電極１４１３の画
素電極１４１０に近い側には配向膜１４１４が形成されている。配向膜１４１１、配向膜
１４１４は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することが
でき、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理
が施されている。ラビングは、配向膜に接するように、ナイロンなどの布を巻いたローラ
ーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことができる。なお、
酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配
向膜１４１１、配向膜１４１４を直接形成することも可能である。
【０２３０】
そして、画素電極１４１０と、対向電極１４１３の間においてシール材１４１６に囲まれ
た領域には、液晶１４１５が設けられている。液晶１４１５の注入は、ディスペンサ式（
滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。なお、シー
ル材１４１６にはフィラーが混入されていても良い。
【０２３１】
また、図１３では、画素間における液晶１４１５の配向の乱れに起因するディスクリネー
ションが視認されるのを防ぐために、画素間に、光を遮蔽することができる遮蔽膜１４２
１が設けられている。遮蔽膜には、カーボンブラック、低次酸化チタンなどの黒色顔料を
含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜を形成するこ
とも可能である。
【０２３２】
そして、画素電極１４１０、対向電極１４１３、液晶１４１５と重なる位置に、カラーフ
ィルタとして機能する、特定の波長領域の可視光のみを優先的に透過する着色層１４２２
が設けられている。赤、青、緑に対応する波長領域の光を、それぞれ優先的に透過するよ
うな着色層１４２２を画素ごとに設けることで、フルカラーの画像を表示することができ
る。この場合、白の光が得られるバックライトを用いることが、画像の有する色の純度を
高める上で望ましい。白の光が得られるバックライトとして、例えば、赤の光源と青の光
源と緑の光源を組み合わせた構成、黄または橙の光源と青の光源を組み合わせた構成、白
の光源を単体で用いる構成、シアンの光源とマゼンタの光源と黄の光源を組み合わせた構
成などを、用いることができる。
【０２３３】
或いは、バックライトから、赤、青、緑に対応する波長領域の光を順に出力するようにし
ても良い。この場合、カラーフィルタを用いなくともフルカラーの画像を表示することが
でき、半導体表示装置の発光効率を高めることができる。ただし、静止画を表示する際に
表示素子の表示状態を固定にすると、カラーフィルタを用いない場合はフルカラーではな
く単色の画像が得られ、カラーフィルタを用いるとフルカラーの画像が得られる。
【０２３４】
また、光源として、冷陰極管の他、ＬＥＤ、ＯＬＥＤなどの発光素子を用いることができ
る。ただし、光源によって得られる光の波長が異なるので、必要とする色に合わせて適宜
用いる光源を選択すると良い。
【０２３５】
なお、図１３では、遮蔽膜１４２１と着色層１４２２とを、対向電極１４１３側に設けた
場合を例示しているが、遮蔽膜１４２１または着色層１４２２を、画素電極１４１０側に
設けても良い。液晶１４１５への光の入射方向と、液晶１４１５を透過した光の射出方向
とに合わせて、適宜、遮蔽膜１４２１と着色層１４２２の設ける位置を定めることができ
る。
【０２３６】
画素電極１４１０と対向電極１４１３は、例えば、酸化珪素を含む酸化インジウムスズ（
ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛
（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透明導電材料を用いることが
できる。
【０２３７】
なお、本実施の形態では、液晶表示装置として、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ
）型を示したが、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（Ｏｐｔｉ
ｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ
−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）型、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔ
ｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型等の、その他の液晶表示装置であっても良い。
【０２３８】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶１４１５に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ．以上
１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依
存性が小さい。
【０２３９】
なお、図１３では、画素電極１４０９と対向電極１４１３の間に液晶１４１５が挟まれて
いる構造を有する液晶素子を例に挙げて説明したが、本発明の一態様に係る液晶表示装置
はこの構成に限定されない。ＩＰＳ型の液晶素子やブルー相を用いた液晶素子のように、
一対の電極が共に一の基板に形成されていても良い。
【０２４０】
次いで、本発明の一態様に係る液晶表示装置のパネルの外観について、図１４を用いて説
明する。図１４（Ａ）は、基板４００１と対向基板４００６とをシール材４００５によっ
て接着させたパネルの上面図であり、図１４（Ｂ）は、図１４（Ａ）の破線Ａ−Ａ’にお
ける断面図に相当する。
【０２４１】
基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むように
、シール材４００５が設けられている。また、画素部４００２、走査線駆動回路４００４
の上に対向基板４００６が設けられている。よって、画素部４００２と走査線駆動回路４
００４は、基板４００１とシール材４００５と対向基板４００６とによって、液晶４００
７と共に封止されている。
【０２４２】
また、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、
信号線駆動回路４００３が形成された基板４０２１が、実装されている。図１４では、信
号線駆動回路４００３に含まれるトランジスタ４００９を例示している。
【０２４３】
また、基板４００１上に設けられた画素部４００２、走査線駆動回路４００４は、トラン
ジスタを複数有している。図１４（Ｂ）では、画素部４００２に含まれるトランジスタ４
０１０、トランジスタ４０２２を例示している。トランジスタ４０１０、トランジスタ４
０２２は、酸化物半導体をチャネル形成領域に含んでいる。
【０２４４】
また、液晶素子４０１１が有する画素電極４０３０は、トランジスタ４０１０と電気的に
接続されている。そして、液晶素子４０１１の対向電極４０３１は、対向基板４００６に
形成されている。画素電極４０３０と対向電極４０３１と液晶４００７とが重なっている
部分が、液晶素子４０１１に相当する。
【０２４５】
また、スペーサ４０３５が、画素電極４０３０と対向電極４０３１との間の距離（セルギ
ャップ）を制御するために設けられている。なお、図１４（Ｂ）では、スペーサ４０３５
が、絶縁膜をパターニングすることで形成されている場合を例示しているが、球状スペー
サを用いていても良い。
【０２４６】
また、信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２に与えられる
画像信号、駆動信号及び電源電位は、引き回し配線４０１４及び４０１５を介して、接続
端子４０１６から供給されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と
、異方性導電膜４０１９を介して電気的に接続されている。
【０２４７】
次いで、図１５は、本発明の一態様に係る液晶表示装置の構造を示す、斜視図の一例であ
る。図１５に示す液晶表示装置は、タッチパネル１６００と、パネル１６０１と、第１の
拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０
５と、反射板１６０６と、バックライト１６０７と、回路基板１６０８と、信号線駆動回
路の形成された基板１６１１とを有している。
【０２４８】
タッチパネル１６００と、パネル１６０１と、第１の拡散板１６０２と、プリズムシート
１６０３と、第２の拡散板１６０４と、導光板１６０５と、反射板１６０６とは、順に積
層されている。バックライト１６０７は、導光板１６０５の端部に設けられており、導光
板１６０５内部に拡散されたバックライト１６０７からの光は、第１の拡散板１６０２、
プリズムシート１６０３及び第２の拡散板１６０４によって、均一にパネル１６０１に照
射される。
【０２４９】
タッチパネル１６００は、位置検出部１６２０を有している。そして、位置検出部１６２
０は、パネル１６０１が有する画素部１６２１と重なるように配置されている。そして、
位置検出部１６２０に、指またはスタイラスなどが触れる、或いは近づくと、その位置情
報を含む信号が生成される。
【０２５０】
なお、図１５に示す半導体表示装置では、タッチパネル１６００が、パネル１６０１とユ
ーザーの間に位置するように配置されている。この場合、タッチパネル１６００の位置検
出部１６２０に透光性を持たせることで、ユーザーは、位置検出部１６２０を介して画素
部１６２１の画像を見ることができる。なお、タッチパネル１６００は、必ずしもパネル
１６０１とユーザーの間に位置している必要はない。例えば、電磁誘導方式のタッチパネ
ル１６００の場合、ユーザーとタッチパネル１６００の間にパネル１６０１が位置してい
ても良い。
【０２５１】
また、本実施の形態では、第１の拡散板１６０２と第２の拡散板１６０４とを用いている
が、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡
散板は導光板１６０５とパネル１６０１の間に設けられていれば良い。よって、プリズム
シート１６０３よりもパネル１６０１に近い側にのみ拡散板が設けられていても良いし、
プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても
良い。
【０２５２】
またプリズムシート１６０３は、図１５に示した断面が鋸歯状の形状に限定されず、導光
板１６０５からの光をパネル１６０１側に集光できる形状を有していれば良い。
【０２５３】
回路基板１６０８には、タッチパネル用制御回路、ＣＰＵ、表示制御回路、バックライト
１６０７の駆動を制御する制御系の回路などが設けられている。そして、図１５では、回
路基板１６０８とパネル１６０１とが、ＣＯＦテープ１６０９を介して接続されている。
また、信号線駆動回路の形成された基板１６１１が、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ
）法を用いてＣＯＦテープ１６０９に接続されている。また、回路基板１６０８とタッチ
パネル１６００とが、ＦＰＣ１６２２を介して接続されている。
【０２５４】
また、図１５では、バックライト１６０７の駆動を制御する制御系の回路とバックライト
１６０７とが、ＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制
御系の回路はパネル１６０１に形成されていても良く、この場合はパネル１６０１とバッ
クライト１６０７とがＦＰＣなどにより接続されるようにする。
【０２５５】
なお、図１５は、パネル１６０１の端にバックライト１６０７を配置するエッジライト型
のバックライトを例示しているが、本発明の液晶表示装置はバックライト１６０７がパネ
ル１６０１の直下に配置される直下型であっても良い。
【０２５６】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例１】
【０２５７】
本発明の一態様に係る半導体表示装置を用いることで、低消費電力の電子機器を提供する
ことが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、
本発明の一態様に係る半導体表示装置をその構成要素に追加することにより、連続使用時
間が長くなるといったメリットも得られる。
【０２５８】
本発明の一態様に係る半導体表示装置は、表示装置、ノート型パーソナルコンピュータ、
記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌ
ｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）
に用いることができる。その他に、本発明の一態様に係る半導体表示装置を用いることが
できる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカ
メラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）
、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイ
ヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払
い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１６に示す
。
【０２５９】
図１６（Ａ）は電子書籍であり、筐体７００１、表示部７００２等を有する。本発明の一
態様に係る半導体表示装置は、表示部７００２に用いることができる。表示部７００２に
本発明の一態様に係る半導体表示装置を用いることで、低消費電力の電子書籍を提供する
ことができる。また、可撓性を有する基板でパネルを作製し、なおかつタッチパネルにも
可撓性を持たせることで、半導体表示装置に可撓性を持たせることができるので、フレキ
シブルかつ軽くて使い勝手の良い電子書籍を提供することができる。
【０２６０】
図１６（Ｂ）は表示装置であり、筐体７０１１、表示部７０１２、支持台７０１３等を有
する。本発明の一態様に係る半導体表示装置は、表示部７０１２に用いることができる。
表示部７０１２に本発明の一態様に係る半導体表示装置を用いることで、低消費電力の表
示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ
放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２６１】
図１６（Ｃ）は現金自動預け入れ払い機であり、筐体７０２１、表示部７０２２、硬貨投
入口７０２３、紙幣投入口７０２４、カード投入口７０２５、通帳投入口７０２６等を有
する。本発明の一態様に係る半導体表示装置は、表示部７０２２に用いることができる。
表示部７０２２に本発明の一態様に係る半導体表示装置を用いることで、低消費電力の現
金自動預け入れ払い機を提供することができる。
【０２６２】
図１６（Ｄ）は携帯型ゲーム機であり、筐体７０３１、筐体７０３２、表示部７０３３、
表示部７０３４、マイクロホン７０３５、スピーカー７０３６、操作キー７０３７、スタ
イラス７０３８等を有する。本発明の一態様に係る半導体表示装置は、表示部７０３３、
表示部７０３４に用いることができる。表示部７０３３、表示部７０３４に本発明の一態
様に係る半導体表示装置を用いることで、低消費電力の携帯型ゲーム機を提供することが
できる。なお、図１６（Ｄ）に示した携帯型ゲーム機は、２つの表示部７０３３と表示部
７０３４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない
。
【０２６３】
図１６（Ｅ）は携帯電話であり、筐体７０４１、表示部７０４２、音声入力部７０４３、
音声出力部７０４４、操作キー７０４５、受光部７０４６等を有する。受光部７０４６に
おいて受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本
発明の一態様に係る半導体表示装置は、表示部７０４２に用いることができる。表示部７
０４２に本発明の一態様に係る半導体表示装置を用いることで、低消費電力の携帯電話を
提供することができる。
【０２６４】
図１６（Ｆ）は携帯情報端末であり、筐体７０５１、表示部７０５２、操作キー７０５３
等を有する。図１６（Ｆ）に示す携帯情報端末は、モデムが筐体７０５１に内蔵されてい
ても良い。本発明の一態様に係る半導体表示装置は、表示部７０５２に用いることができ
る。表示部７０５２に本発明の一態様に係る半導体表示装置を用いることで、低消費電力
の携帯情報端末を提供することができる。
【０２６５】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０２６６】
１０    単位順序回路
３１    トランジスタ
３２    トランジスタ
３３    トランジスタ
３４    トランジスタ
３５    トランジスタ
３６    トランジスタ
３７    トランジスタ
３８    トランジスタ
３９    トランジスタ
４０    トランジスタ
４１    トランジスタ
６１    選択期間
６２    非選択期間
１００    パネル
１０１    表示制御回路
１０２    ＣＰＵ
１０４    タッチパネル
１０５    トランジスタ
１０６    表示素子
１０７    画素部
１０８    信号線駆動回路
１０９    走査線駆動回路
１１０    画素
１１１    駆動回路
１３０    シフトレジスタ
１３１    記憶回路
１３２    記憶回路
１３３    レベルシフタ
１３４    ＤＡＣ
１３５    アナログバッファ
１３６    シフトレジスタ
１３７    デジタルバッファ
３００    画素
３０１    画素部
３０５    トランジスタ
３０６    液晶素子
３０７    容量素子
３１１    フレーム期間
３１２    フレーム期間
３１３    フレーム期間
４００    基板
４０１    トランジスタ
４０２    容量素子
４０３    ゲート電極
４０４    絶縁膜
４０５    酸化物半導体膜
４０６    チャネル保護膜
４０７    ソース電極
４０８    ドレイン電極
４０９    絶縁膜
４１０    電極
４１１    電極
４２１    トランジスタ
４２２    容量素子
４２３    ゲート電極
４２４    絶縁膜
４２５    酸化物半導体膜
４２７    ソース電極
４２８    ドレイン電極
４２９    絶縁膜
４３０    電極
４３１    電極
４４１    トランジスタ
４４２    容量素子
４４３    ゲート電極
４４４    絶縁膜
４４５    酸化物半導体膜
４４７    ソース電極
４４８    ドレイン電極
４４９    絶縁膜
４５０    電極
４５１    電極
８００    基板
８０１    ゲート電極
８０２    電極
８０３    ゲート絶縁膜
８０４    酸化物半導体膜
８０５    ソース電極
８０６    ドレイン電極
８０７    電極
８０８    絶縁膜
８０９    トランジスタ
８１０    容量素子
１４０１    トランジスタ
１４０２    ゲート電極
１４０３    ゲート絶縁膜
１４０４    酸化物半導体膜
１４０５    導電膜
１４０６    導電膜
１４０７    絶縁膜
１４０８    絶縁膜
１４０９    画素電極
１４１０    画素電極
１４１１    配向膜
１４１３    対向電極
１４１４    配向膜
１４１５    液晶
１４１６    シール材
１４１７    スペーサ
１４２１    遮蔽膜
１４２２    着色層
１６００    タッチパネル
１６０１    パネル
１６０２    拡散板
１６０３    プリズムシート
１６０４    拡散板
１６０５    導光板
１６０６    反射板
１６０７    バックライト
１６０８    回路基板
１６０９    ＣＯＦテープ
１６１０    ＦＰＣ
１６１１    基板
１６２０    位置検出部
１６２１    画素部
１６２２    ＦＰＣ
１６３０    電極
１６３１    電極
１６４０    電極
１６４１    電極
１６４２    導電膜
１６４３    導電膜
１６４４    絶縁層
１６５０    画素部
１６５１    画素
１６５２    フォトセンサ
１６５３    フォトダイオード
１６５４    トランジスタ
１６５５    トランジスタ
１６５６    リセット信号線
１６５７    基準信号線
１６５８    ゲート信号線
１６５９    出力信号線
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    対向基板
４００７    液晶
４００９    トランジスタ
４０１０    トランジスタ
４０１１    液晶素子
４０１４    配線
４０１６    接続端子
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０２１    基板
４０２２    トランジスタ
４０３０    画素電極
４０３１    対向電極
４０３５    スペーサ
７００１    筐体
７００２    表示部
７０１１    筐体
７０１２    表示部
７０１３    支持台
７０２１    筐体
７０２２    表示部
７０２３    硬貨投入口
７０２４    紙幣投入口
７０２５    カード投入口
７０２６    通帳投入口
７０３１    筐体
７０３２    筐体
７０３３    表示部
７０３４    表示部
７０３５    マイクロホン
７０３６    スピーカー
７０３７    操作キー
７０３８    スタイラス
７０４１    筐体
７０４２    表示部
７０４３    音声入力部
７０４４    音声出力部
７０４５    操作キー
７０４６    受光部
７０５１    筐体
７０５２    表示部
７０５３    操作キー
【図１】
2020074035.tif 000003
【図２】
2020074035.tif 000004
【図３】
2020074035.tif 000005
【図４】
2020074035.tif 000006
【図５】
2020074035.tif 000007
【図６】
2020074035.tif 000008
【図７】
2020074035.tif 000009
【図８】
2020074035.tif 000010
【図９】
2020074035.tif 000011
【図１０】
2020074035.tif 000012
【図１１】
2020074035.tif 000013
【図１２】
2020074035.tif 000014
【図１３】
2020074035.tif 000015
【図１４】
2020074035.tif 000016
【図１５】
2020074035.tif 000017
【図１６】
2020074035.tif 000018
【図１７】
2020074035.tif 000019