(57)【要約】【課題】本開示は、半導体装置を提供する。【解決手段】半導体装置は、差分拡大装置およびレシーバを含む。差分拡大装置は、論理状態を表す電圧レベルを有する入力信号を受信し、電圧レベルに基づいて、差分拡大装置の導電性の度合いを変化させることによって、入力信号を処理された信号に変換する。レシーバは、差分拡大装置から処理された信号を受信し、処理された信号に基づいて入力信号の論理状態を決定する。【選択図】図３
2020014188.tif 000002
【特許請求の範囲】
【請求項１】
差分拡大装置であって、論理状態を表す電圧レベルを有する入力信号を受信し、前記電圧レベルに基づいて、前記差分拡大装置の導電の度合いを変化させることによって、前記入力信号を処理された信号に変換するように構成される、差分拡大装置と、
前記差分拡大装置から前記処理された信号を受信し、前記処理された信号に基づいて前記入力信号の論理状態を決定するように構成されたレシーバと、
を含む半導体装置。
【請求項２】
前記差分拡大装置は、前記電圧レベルの第１の電圧レベルに応じて第１の導電状態で動作するように構成され、前記電圧レベルの第２の電圧レベルに応じて第２の導電状態で動作するように構成され、
前記第１の導電状態は、前記第２の導電状態よりも導電性が低く、
前記差分拡大装置は、さらに、前記第１の電圧レベルの明瞭性を増加させるように構成され、前記第１の電圧レベルは、第１の論理状態を表す、
請求項１に記載の半導体装置。
【請求項３】
前記第１の論理状態が論理ロー状態である場合、前記差分拡大装置は、前記第１の電圧レベルを減少させることによって前記第１の電圧レベルの明瞭性を増加させ、減少した前記第１の電圧レベルは、前記処理された電圧の論理ロー状態を表す電圧レベルとして機能する、請求項２に記載の半導体装置。
【請求項４】
前記差分拡大装置は、
前記レシーバと基準グラウンドとの間に結合されたレジスタと、
前記入力信号を受信するソース、ならびにレジスタおよびレシーバの両方に結合されたドレインを含むｐ型トランジスタと、
を含む、請求項３に記載の半導体装置。
【請求項５】
前記第１の論理状態が論理ハイ状態である場合、前記差分拡大装置は、前記第１の電圧レベルを増加させることによって前記第１の電圧レベルの明瞭性を増加させ、増加した前記第１の電圧レベルは、前記処理された電圧の論理ハイ状態を表す電圧レベルとして機能する、請求項２に記載の半導体装置。
【請求項６】
前記差分拡大装置は、
前記レシーバと供給電圧との間に結合されたレジスタと、
前記入力信号を受信するソース、ならびにレジスタおよびレシーバの両方に結合されたドレインを含むｎ型トランジスタと、
を含む、請求項５に記載の半導体装置。
【請求項７】
前記ｎ型トランジスタのドレインは、前記レジスタおよび前記レシーバに直接結合される、請求項６に記載の半導体装置。
【請求項８】
半導体装置であって、
入力信号を処理された信号に変換するように構成された差分拡大装置を備え、前記差分拡大装置は、
レジスタと、
電流ソースであって、
論理状態の論理ハイ状態を表す、前記入力信号の第１の電圧レベルに応じて前記レジスタに第１の電流を提供するように構成され、
論理ロー状態を表す、前記入力信号の第２の電圧レベルに応じて前記レジスタに第２の電流を提供するように構成され、
前記電流ソースと前記レジスタとの間のタップにおける電圧は、前記処理された信号として機能し、前記第２の電流に基づく前記レジスタの両端の電圧は、前記第１の電流に基づく前記レジスタの両端の電圧と比較して無視できる、電流ソースと、
前記差分拡大装置から前記処理された信号を受信し、前記処理された信号に基づいて前記入力信号の論理状態を決定するように構成されるレシーバと、
を含む、半導体装置。
【請求項９】
前記レジスタおよび前記電流ソースは、前記入力信号と基準グラウンドとの間に結合される、請求項８に記載の半導体装置。
【請求項１０】
前記レジスタの一方の端子の電圧は、前記処理された信号として機能し、前記レジスタの他方の端子の電圧レベルは、前記基準グラウンドである、請求項９に記載の半導体装置。
【請求項１１】
半導体装置であって、
入力信号を受信するように構成され、前記入力信号の第１の電圧レベルと前記入力信号の第２の電圧レベルとの間の差分を拡大することによって前記入力信号を処理された信号に変換するように構成された差分拡大装置であって、前記第１の電圧レベルは、前記入力信号の論理状態の論理ハイ状態を表し、前記第２の電圧レベルは、前記入力信号の論理状態の論理ロー状態を表す、差分拡大装置と、
前記差分拡大装置から前記処理された信号を受信し、前記処理された信号に基づいて前記入力信号の論理状態を決定するように構成されたレシーバと、
を備える半導体装置。
【請求項１２】
前記差分拡大装置は、
前記第１の電圧レベルを第１の度合いで減少させること、および
前記第２の電圧レベルを前記第１の度合いより大きい第２の度合いで減少させること
によって前記差分を拡大するように構成される、請求項１１に記載の半導体装置。
【請求項１３】
前記差分拡大装置は、
前記第１の電圧レベルを第１の度合いで増加させること、および
前記第２の電圧レベルを前記第１の度合いより小さい第２の度合いで増加させること
によって前記差分を拡大するように構成される、請求項１１に記載の半導体装置。
【請求項１４】
前記レシーバは、前記処理された信号を基準電圧と比較するようにさらに構成され、前記基準電圧は、前記第１の電圧レベルと前記第２の電圧レベルとの間で動的に調整される、請求項１１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置に関し、より詳細には、レシーバを含む半導体装置に関する。
【背景技術】
【０００２】
ＩＣ内の入力レシーバは、ＩＣ外部の信号を受信し、信号の論理状態を決定し、その信号を、例えば、ＩＣ内で使用可能なレールツーレール信号に変換するように機能する。一般に、動作において、入力レシーバは、信号を基準信号と比較し、それによって信号の論理状態を決定する。次に、入力レシーバは、信号が基準電圧より高い場合には、論理ハイ状態を表す電圧レベルを出力し、信号が基準電圧より低い場合には、論理ロー状態を表す電圧レベルを出力する。
【０００３】
典型的には、信号の論理ハイ状態と論理ロー状態との間の電圧レベルのより大きな差分は、入力レシーバによって実行される判定における精度の増加を促進する。しかし、実際には、信号は、雑音によって妨害される可能性があり、この雑音は、差分を比較的小さいものにする可能性がある。その結果、判定の精度に悪影響を及ぼすおそれがある。
【０００４】
この「背景技術の説明」の項は、背景情報のみのためのものである。この背景技術の考察における記述は、この項に開示された主題が本開示に対する先行技術を構成することを認めるものではなく、この項のいかなる部分も、この背景技術の考察を含む本出願のどの部分も本開示に対する先行技術を構成することを認めるものとして使用することができない。
【発明の概要】
【０００５】
本開示の一態様は、半導体装置を提供する。半導体装置は、差分拡大装置およびレシーバを含む。差分拡大装置は、論理状態を表す電圧レベルを有する入力信号を受信し、電圧レベルに基づいて、差分拡大装置の導電性の度合いを変化させることによって、入力信号を処理された信号に変換するように構成される。レシーバは、差分拡大装置から処理された信号を受信し、処理された信号に基づいて入力信号の論理状態を決定するように構成される。
【０００６】
いくつかの実施形態では、差分拡大装置は、電圧レベルの第１の電圧レベルに応じて第１の導電状態で動作するように構成される。差分拡大装置は、電圧レベルの第２の電圧レベルに応じて第２の導電状態で動作するように構成される。第１の導電状態は、第２の導電状態よりも導電性が低い。差分拡大装置は、第１の電圧レベルの明瞭性を増大させるようにさらに構成され、第１の電圧レベルは、第１の論理状態を表す。
【０００７】
いくつかの実施形態では、第１の論理状態が論理ロー状態である場合、差分拡大装置は、第１の電圧レベルを減少させることによって第１の電圧レベルの明瞭性を増加させ、減少した第１の電圧レベルは、処理された電圧の論理ロー状態を表す電圧レベルとして機能する。
【０００８】
いくつかの実施形態では、差分拡大装置は、レジスタおよびｐ型トランジスタを含む。レジスタは、レシーバと基準グラウンドとの間に結合される。ｐ型トランジスタは、入力信号を受信するソースと、レジスタおよびレシーバの両方に結合されたドレインとを含む。
【０００９】
いくつかの実施形態では、第１の論理状態が論理ハイ状態である場合、差分拡大装置は、第１の電圧レベルを増加させることによって第１の電圧レベルの明瞭性を増加させ、増加した第１の電圧レベルは、処理された電圧の論理ハイ状態を表す電圧レベルとして機能する。
【００１０】
いくつかの実施形態では、差分拡大装置は、レジスタおよびｎ型トランジスタを含む。レジスタは、レシーバと供給電圧との間に結合される。ｎ型トランジスタは、入力信号を受信するソースと、レジスタおよびレシーバの両方に結合されたドレインとを含む。
【００１１】
いくつかの実施形態では、ｎ型トランジスタのドレインは、レジスタおよびレシーバに直接的に結合される。
【００１２】
本開示の別の態様は、半導体装置を提供する。この半導体装置は、差分拡大装置およびレシーバを含む。差分拡大装置は、入力信号を処理された信号に変換するように構成される。差分拡大装置は、レジスタと電流ソースとを含む。電流ソースは、入力信号の論理状態の論理ハイ状態を表す第１の電圧レベルに応じてレジスタに第１の電流を提供するように構成される。電流ソースは、入力信号の論理状態の論理ロー状態を表す第２の電圧レベルに応じてレジスタに第２の電流を提供するように構成される。電流ソースとレジスタ間のタップの電圧は、処理された信号として機能する。第２の電流に基づくレジスタの両端の電圧は、第１の電流に基づくものと比較して無視できる。レシーバは、差分拡大装置から処理された信号を受信し、処理された信号に基づいて入力信号の論理状態を決定するように構成される。
【００１３】
いくつかの実施形態では、レジスタおよび電流ソースは、入力信号と基準グラウンドとの間に結合される。
【００１４】
いくつかの実施形態では、レジスタの一方の端子における電圧は、処理された信号として機能し、レジスタの他方の端子における電圧は、基準グラウンドである。
【００１５】
本開示の別の態様は、半導体装置を提供する。この半導体装置は、差分拡大装置およびレシーバを含む。差分拡大装置は、入力信号を受信し、入力信号の第１の電圧レベルと入力信号の第２の電圧レベルとの間の差分を拡大することによって、入力信号を処理された信号に変換するように構成される。第１の電圧レベルは、入力信号の論理状態の論理ハイ状態を表し、第２の電圧レベルは、入力信号の論理状態の論理ロー状態を表す。レシーバは、差分拡大装置から処理された信号を受信し、処理された信号に基づいて入力信号の論理状態を決定するように構成される。
【００１６】
いくつかの実施形態では、差分拡大装置は、第１の電圧レベルを第１の度合いだけ減少させ、第２の電圧レベルを第１の度合いよりも大きい第２の度合いだけ減少させることによって差分を拡大するように構成される。
【００１７】
いくつかの実施形態では、差分拡大装置は、第１の電圧レベルを第１の度合いだけ増加させ、第２の電圧レベルを第１の度合い未満の第２の度合いだけ増加させることによって差分を拡大するように構成される。
【００１８】
いくつかの実施形態では、レシーバは、処理された信号を基準電圧と比較するようにさらに構成され、基準電圧は、第１の電圧レベルと第２の電圧レベルとの間で動的に調整される。
【００１９】
従来のＤＲＡＭでは、レシーバは、入力信号を直接的に受信し、その入力信号を基準電圧と比較する。しかしながら、入力信号は、雑音を含む場合があり、レシーバは、入力信号の論理状態を正確に決定することができない場合がある。
【００２０】
本開示では、処理された信号の電圧レベルの差分は、入力信号の電圧レベルの差分と比較して比較的大きい。処理された信号中に雑音があったとしても、電圧レベルの比較的大きな差分と比較して雑音によって生じる悪影響は、重要ではなく、無視することができる。論理状態を決定する際のレシーバの精度は、比較的高くなる。
【００２１】
上記は、以下の詳細な記述がより良く理解され得るように、本開示の特徴および技術的利点をかなり広く概説した。本開示のさらなる特徴および技術的利点は、以下に記載され、本開示の特許請求の範囲の主題を形成する。開示される概念および具体的な実施形態は、本開示の目的を実行するための他の構造またはプロセスを修正または設計するための基礎として利用され得ることが、当業者によって理解されるべきである。また、当業者は、そのような等価な構成が添付の特許請求の範囲に記載された本開示の精神または範囲から逸脱しないことを理解されたい。
【図面の簡単な説明】
【００２２】
本開示のより完全な理解は、詳細な記述および特許請求の範囲を参照することによって得られる。また、本開示は、図面の参照番号に接続されるものと理解されるべきであり、図面の参照番号は、説明の全体にわたって同様の要素を指す。
【００２３】
【図１】図１は、本開示のいくつかの実施形態による半導体装置の概略図である。
【図２】図２は、本開示のいくつかの実施形態による、別の半導体装置の概略図である。
【図３】図３は、本開示のいくつかの実施形態による、さらに別の半導体装置の概略図である。
【図４】図４は、本開示のいくつかの実施形態による、図３に示される半導体装置の動作を示す概略図である。
【図５】図５は、本開示のいくつかの実施形態による、図３に示される半導体装置の別の動作を示す概略図である。
【図６】図６は、本開示のいくつかの実施形態による、図４および図５に示す動作を示す波形図である。
【図７】図７は、本開示のいくつかの実施形態による、図３に示される半導体装置の準最適動作を示す波形図である。
【図８】図８は、本開示のいくつかの実施形態による、図７の実施形態に関連する別の動作を示す波形図である。
【図９】図９は、本開示のいくつかの実施形態による、さらなる別の半導体装置の概略図である。
【図１０】図１０は、本開示のいくつかの実施形態による、半導体装置の動作の方法を示すフローチャートである。
【発明を実施するための形態】
【００２４】
図面に示される本開示の実施形態または実施例は、特定の文言を使用して説明される。本開示の範囲の限定は、ここに意図されないことが理解されるべきである。説明される実施形態の任意の変更または修正、および本明細書で説明される原理の任意のさらなる適用は、本開示が関係する当業者に通常起こるものとみなされるべきである。参照番号は、実施形態全体にわたって繰り返されてもよいが、これはたとえそれらが同じ参照番号を共有しても、１つの実施形態の特徴（複数可）が別の実施形態に適用されることを必ずしも意味しない。
【００２５】
本明細書では、第１、第２、第３などの用語は、様々な要素、成分、領域、層、または区域を説明するために使用することができるが、これらの要素、成分、領域、層、または区域は、これらの用語によって限定されないことを理解されたい。むしろ、これらの用語は、単に、１つの要素、成分、領域、層、または区域を別の領域、層、または区域から区別するために使用される。したがって、以下で論じる第１の要素、成分、領域、層、または区域は、本発明の概念の教示から逸脱することなく、第２の要素、成分、領域、層、または区域と呼ぶことができる。
【００２６】
本明細書で使用される用語は、特定の例示的な実施形態を説明するためのものに過ぎず、本発明の概念に限定されることを意図しない。本明細書で使用されるように、単数形「ａ」、「ａｎ」および「ｔｈｅ」は文脈が明らかにそわないことを示さない限り、複数形も含むことを意図する。さらに、本明細書で使用される場合、用語「備える（ｃｏｍｐｒｉｓｅｓ）」および「備える（ｃｏｍｐｒｉｓｉｎｇ）」は述べられた特徴、整数、ステップ、動作、要素、または構成要素の存在を指摘するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、またはそれらのグループの存在または追加を排除しないことを理解されたい。
【００２７】
図１は、本開示のいくつかの実施形態による、半導体装置１の概略図である。図１を参照すると、半導体装置１は、差分拡大装置１０と、レシーバ１２とを備える。半導体装置１は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）の装置として機能する。
【００２８】
いくつかの実施形態では、差分拡大装置１０は、入力信号Ｖｉｎを受信するように機能する。入力信号Ｖｉｎは、例えば、クロック信号、データ信号、アドレス信号および他の適当な信号を含む。入力信号Ｖｉｎは、論理状態を表す電圧レベルを有する。いくつかの実施形態では、差分拡大装置１０は、電圧レベルに基づいて、差分拡大装置１０の導電の度合いを変化させることによって、入力信号Ｖｉｎを処理された信号Ｖｐに変換するように機能する。論理状態を表す電圧レベルを変更する以外は、入力信号Ｖｉｎと同様である。差分拡大装置１０の導電の度合いを変えることにより、論理ハイ状態を表す電圧レベルと論理ロー状態を表す電圧レベルとの差分が拡大され、判定精度の向上が容易になる。
【００２９】
いくつかの実施形態では、レシーバ１２は、差分拡大装置１０から処理された信号Ｖｐを受信し、処理された信号Ｖｐを基準電圧Ｖｒｅｆと比較し、それにより出力電圧Ｖｏｕｔを出力するように機能する。いくつかの実施形態では、比較に基づいて、レシーバ１２は、処理された信号Ｖｐの論理状態を決定し、出力電圧Ｖｏｕｔの決定結果を提供する。いくつかの実施形態では、レシーバ１２は、差動対および電流ミラーを含む。差動対は、基準電圧Ｖｒｅｆと処理された電圧Ｖｐを受信するように機能する。
【００３０】
従来のＤＲＡＭでは、レシーバは、入力信号を直接的に受信し、その入力信号を基準電圧と比較する。しかしながら、入力信号は、雑音を含む場合があり、レシーバが入力信号の論理状態を正確に決定することができない場合がある。
【００３１】
本開示では、入力信号Ｖｉｎと比較して、論理状態を表す電圧レベルの差分が比較的大きい。いくつかの実施形態では、処理された信号Ｖｐに雑音があっても、論理状態を表す電圧レベルの比較的大きな差分と比較して雑音によって生じる悪影響を無視することができ、その結果、論理状態を決定する際のレシーバ１２の精度が比較的高くなる。
【００３２】
図２は、本開示のいくつかの実施形態による、別の半導体装置２の概略図である。図２を参照すると、半導体装置２は、例えば、半導体装置２が電流ソース２２とレジスタ２４とを含む差分拡大装置２０を備えることを除いて、図１に関連して説明および図示した半導体装置１と同様である。
【００３３】
いくつかの実施形態では、入力信号Ｖｉｎとレジスタ２４との間に結合された電流ソース２２は、入力信号Ｖｉｎの異なる電圧レベルに応じてレジスタ２４に異なる電流を供給するように機能する。いくつかの実施形態では、電流ソース２２は、入力信号Ｖｉｎの入力信号Ｖｉｎの論理状態の論理ハイ状態を表す第１の電圧レベルに応じて、レジスタ２４に第１の電流を提供する。いくつかの実施形態では、電流ソース２２は、入力信号Ｖｉｎの論理状態の論理ロー状態を表す第２の電圧レベルに応じて、レジスタ２４に第２の電流を提供する。いくつかの実施形態では、第２の電流は、第１の電流よりも非常に小さい。
【００３４】
いくつかの実施形態では、レジスタ２４は、電流ソース２２から電流を受信し、電流に基づいて、処理された電圧Ｖｐを供給するように機能する。いくつかの実施形態では、電流ソース２２とレジスタ２４との間のタップｎ１における電圧Ｖｎ１は、処理された信号Ｖｐとして機能する。いくつかの実施形態では、レジスタ２４の一方の端子における電圧は、処理された信号Ｖｐとして機能し、レジスタ２４の他方の端子における電圧レベルは、基準グラウンドである。
【００３５】
いくつかの実施形態では、前述したように、第２の電流は、第１の電流よりもかなり小さく、したがって、第２の電流に基づくレジスタ２４の両端の電圧は、第１の電流に基づくものと比較して無視できる。いくつかの実施形態では、第２の電流が受信されるとき、処理された信号Ｖｐの論理ロー状態を表す電圧レベルは、基準グラウンドに実質的に等しい。いくつかの実施形態では、入力信号Ｖｉｎの第２の電圧レベルが約４００ｍＶ（ミリボルト）である場合、タップｎ１における論理ロー状態を表す電圧レベルは、約０Ｖである。いくつかの実施形態では、同様に、入力信号Ｖｉｎの第２の電圧レベルが約５００ｍＶである場合、タップｎ１における論理ロー状態を表す電圧レベルは、依然として約０Ｖである。
【００３６】
本開示では、電流ソース２２は、入力信号Ｖｉｎの論理ロー状態に応じて、極めて小さい第２の電流を供給する。したがって、入力信号Ｖｉｎが、処理された信号Ｖｐに変換されるとき、処理信号Ｖｐの論理ロー状態を表す電圧レベルは、基準グラウンドに実質的に等しい。いくつかの実施形態では、まとめると、論理ハイ状態を表す電圧レベルと論理ロー状態を表す電圧レベルとの間の差分が拡大される。ある実施形態では、たとえ処理された信号Ｖｐに雑音があっても、電圧レベルの比較的大きな差分と比較して雑音によって生じる悪影響を無視することができ、その結果、論理状態を決定する際のレシーバ１２の精度が比較的高くなる。
【００３７】
図３は、本開示のいくつかの実施形態による、さらに別の半導体装置４の概略図である。図３を参照すると、半導体装置４は、例えば、半導体装置４がｐ型トランジスタＭを含む差分拡大装置４０を備えることを除いて、図２に関連して説明および図示した半導体装置２と同様である。いくつかの実施形態では、ｐ型トランジスタＭは、入力信号Ｖｉｎを受信するソースＳと、バイアス電圧Ｖｂｉａｓを受信するゲートＧと、タップｎ１およびレシーバ１２の入力に結合されたドレインＤとを有する。
【００３８】
いくつかの実施形態では、ｐ型トランジスタＭは、ｐ型金属酸化膜半導体（ＰＭＯＳ：ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタなどのパワー電界効果トランジスタである。
【００３９】
いくつかの実施形態では、バイアス電圧Ｖｂｉａｓは、入力信号Ｖｉｎの第１の電圧レベルとバイアス電圧Ｖｂｉａｓとの間の差分がｐ型トランジスタＭのしきい値電圧より大きくなるように、入力信号Ｖｉｎに応じて設計される。
【００４０】
いくつかの実施形態では、トランジスタの電流対電圧特性によって、ｐ型トランジスタＭは、入力信号Ｖｉｎの異なる電圧レベルに応じて異なる電流を供給することができ、その結果、電圧レベルの差分は、前述のように拡大される。いくつかの実施形態では、たとえ処理された信号Ｖｐに雑音があっても、電圧レベルの比較的大きな差分と比較して雑音によって生じる悪影響を無視することができ、その結果、論理状態を決定する際のレシーバ１２の精度が比較的高くなる。
【００４１】
図４は、本開示のいくつかの実施形態による、図３に示される半導体装置４の動作を示す概略図である。図５は、本開示のいくつかの実施形態による、図３に示される半導体装置４の別の動作を示す概略図である。図６は、本開示のいくつかの実施形態による、図４および図５に示す動作を示す波形図である。
【００４２】
本実施形態では、半導体装置４は、ＤＤＲ４（ｄｏｕｂｌｅ  ｄａｔａ  ｒａｔｅ  ４）の装置として機能する。その結果、レシーバ１２の基準電圧Ｖｒｅｆには、自己トレーニング機構が存在する。基準電圧Ｖｒｅｆは、論理ハイ状態を表す電圧レベルと、論理ロー状態を表す電圧レベルとの間の最適な電圧に絶えずトレーニングされる。いくつかの実施形態では、最適電圧は、論理ハイ状態を表す電圧レベルと、論理ロー状態を表す電圧レベルとの間の中間電圧を含む。しかし、本開示はこれに限定されない。説明の便宜上、以下の説明では、最適電圧は、中間電圧を指す。
【００４３】
図４から６を参照すると、図３に示す半導体装置４の動作をより良く理解するために、いくつかの値が与えられている。しかし、これらの値は、例示に過ぎず、本開示はこれに限定されるものではない。入力信号Ｖｉｎの第１の電圧レベルを約１２００ｍＶ、第２電圧レベルを約６００ｍＶ、バイアス電圧Ｖｂｉａｓを約６００ｍＶ、ｐ型トランジスタＭのしきい値電圧を約２００ｍＶとする。また、通常、基準電圧Ｖｒｅｆは、第１の電圧レベルと第２電圧レベルとの間の中間電圧、すなわち約９００ｍＶに設定される。
【００４４】
動作中、図４および図６を参照すると、ｐ型トランジスタＭのソース−ゲート電圧Ｖｓｇは、約６００ｍＶであり、これは、ｐ型トランジスタＭのしきい値電圧よりも大きい。従って、ｐ型トランジスタＭは、良好に導電し、比較的小さい抵抗を示し、比較的大きな電流をレジスタ２４に供給する。比較的小さな抵抗のために、ｐ型トランジスタＭおよびレジスタ２４は、入力信号Ｖｉｎの約１２００ｍＶの第１の電圧レベルを約２００ｍＶの第１の度合いだけ僅かに低下させ、タップｎ１に約１０００ｍＶの電圧Ｖｎ１を供給する。１０００ｍＶの電圧Ｖｎ１は、処理された信号Ｖｐとして機能し、論理ハイ状態を表す。
【００４５】
また、動作時には、図５および図６を参照して、ｐ型トランジスタＭのソース−ゲート電圧Ｖｓｇは、ｐ型トランジスタＭのしきい値電圧よりも小さい約０ｍＶである。したがって、ｐ型トランジスタＭは、例えば、カットオフ領域にある。したがって、ｐ型トランジスタＭは、導電せず、比較的大きな抵抗を示し、レジスタ２４に電流を供給しないか、または極めて小さな電流を供給する。電流が供給されないので、ｐ型トランジスタＭおよびレジスタ２４は、入力信号Ｖｉｎの約６００ｍＶの第２の電圧レベルを約６００ｍＶの第２の度合いだけ大幅に低下させ、タップｎ１に約０ｍＶの電圧Ｖｎ１を供給する。０ｍＶの電圧Ｖｎ１は、処理された信号Ｖｐとして機能し、論理ロー状態を表す。すなわち、ｐ型トランジスタＭおよびレジスタ２４は、ｐ型トランジスタＭの導電性が比較的悪い場合に、第２の電圧レベルを低下させることにより、第２の電圧レベルの明瞭性を増大させる。
【００４６】
つまり、ｐ型トランジスタＭは、論理ロー状態に応じて第１の導電状態で動作する。また、ｐ型トランジスタＭは、論理ハイ状態に応じて第２の導電状態で動作する。第１の導電状態は、第２の導電状態よりも導電性が低い。ｐ型トランジスタＭおよびレジスタ２４は、論理ロー状態を表す電圧の明瞭性を増大させる。
【００４７】
入力信号Ｖｉｎに関しては、第１の電圧レベルと第２電圧レベルとの間の電位差Ｖｄｉｆｆ１は、約６００ｍＶである。基準電圧Ｖｒｅｆと第１の電圧レベルの電位差Ｖｍｈは、約３００ｍＶである。基準電圧Ｖｒｅｆと第２電圧レベルとの間の電位差Ｖｍｌは、約３００ｍＶである。
【００４８】
処理された信号Ｖｐに関しては、論理ハイ状態を表す電圧レベルと論理ロー状態を表す電圧レベルとの電位差Ｖｄｉｆｆ２は、約１０００ｍＶである。また、このような場合、自己トレーニング機構の機能により、基準電圧Ｖｒｅｆは、約９００ｍＶから約５００ｍＶに調整される。したがって、基準電圧Ｖｒｅｆと、処理された信号Ｖｐの論理ハイ状態を表す電圧レベルとの電位差Ｖｍｈ１は、５００ｍＶとなる。また、基準電圧Ｖｒｅｆと、処理された信号Ｖｐの論理ロー状態を示す電圧レベルとの電位差Ｖｍｌ１は、５００ｍＶである。
【００４９】
電位差Ｖｄｉｆｆ１、電位差Ｖｍｌおよび電位差Ｖｍｈのそれぞれと比較して、電位差Ｖｄｉｆｆ２、電位差Ｖｍｌ１および電位差Ｖｍｈ１は、比較的大きい。その結果、処理された信号Ｖｐに雑音があっても、比較的電圧レベルの差分が大きい場合と比較して、雑音によって生じる悪影響を無視できるため、レシーバ１２の論理状態判定精度が比較的高くなる。
【００５０】
図７は、本開示のいくつかの実施形態による、図３に示される半導体装置４の準最適動作を示す波形図である。図７を参照すると、入力信号Ｖｉｎの第１の電圧レベルは、約１０００ｍＶであり、入力信号Ｖｉｎの第２の電圧レベルは、約７００ｍＶである。その間の電位差Ｖｄｉｆｆ１は、約３００ｍＶに過ぎず、これは比較的小さく、レシーバ１２によって論理状態を誤って決定する可能性が高い。
【００５１】
本開示では、差分拡大装置４により、入力信号Ｖｉｎの第２の電圧レベルは、約７００ｍＶから約０ｍＶに大幅に低減される。一方、入力信号Ｖｉｎの第１の電圧レベルは、約１０００ｍＶから約９５０ｍＶに僅かに低下する。電位差Ｖｄｉｆｆ２は、約９５０ｍＶである。電位差は、約３００ｍＶの電位差Ｖｄｉｆｆ１から約９５０ｍＶの電位差Ｖｄｉｆｆ２まで増加し、比較的大きく増加する。
【００５２】
要するに、入力信号Ｖｉｎが準最適であっても、差分拡大装置４では、上述したように電圧レベルの差分が拡大されるので、レシーバ１２の最も悪い場合の論理状態判定精度は、比較的高くなる。
【００５３】
図８は、本開示のいくつかの実施形態による、図７の実施形態に関連する別の動作を示す波形図である。図８を参照すると、図６の実施形態と同様に、半導体装置４は、ＤＤＲ４の装置として機能する。その結果、電位差Ｖｍｌ１は、約１５０ｍＶの電位差Ｖｍｌよりも大きい約４７５ｍＶとなる。さらに、電位差Ｖｍｈ１は、約４７５ｍＶであり、これは約１５０ｍＶの電位差Ｖｍｈよりも大きい。その結果、処理された信号Ｖｐに雑音があっても、比較的電圧レベルの差分が大きい場合と比較して、雑音によって生じる悪影響を無視できるため、レシーバ１２の論理状態判定精度が比較的高くなる。
【００５４】
図９は、本開示のいくつかの実施形態による、さらなる別の半導体装置６の概略図である。図９を参照すると、半導体装置６は、例えば、半導体装置６が差分拡大装置６０を含むことを除いて、図３に関して説明および図示した半導体装置４と同様である。
【００５５】
差分拡大装置６０は、ｎ型トランジスタＭｎと、レジスタ２４とを含む。ｎ型トランジスタＭｎは、入力信号Ｖｉｎを受信するソースＳｎと、バイアス電圧Ｖｂｉａｓを受信するゲートＧｎと、レシーバ１２の入力に結合されるドレインＤｎとを含む。レジスタ２４は、供給電圧ＶＤＤとレシーバ１２の入力と間に結合される。
【００５６】
差分拡大装置６０の動作は、差分拡大装置４０の動作と同様である。したがって、同様の詳細については、説明を省略する。簡潔に言えば、入力信号Ｖｉｎの第２の電圧レベルに応じて、ｎ型トランジスタＭｎは、比較的良好に導電し、比較的大きな電流をレジスタ２４に供給する。ｎ型トランジスタＭｎおよびレジスタ２４は、入力信号Ｖｉｎの第２の電圧レベルを僅かに増大させる。すなわち、論理ロー状態を表す電圧レベルは、入力信号Ｖｉｎの第２電圧レベルよりも僅かに高い。
【００５７】
対照的に、入力信号Ｖｉｎの第１の電圧レベルに応じて、ｎ型トランジスタＭｎは、比較的不十分に導電し、ｎ型トランジスタＭｎは、比較的小さな電流をレジスタ２４に供給する。比較的小さな電流のため、レジスタ２４の両端の電圧は、実質的に無視できる。ｎ型トランジスタＭｎおよびレジスタ２４は、入力信号Ｖｉｎの第１の電圧レベルを大幅に増大させる。増加した第１の電圧レベルは、供給電圧ＶＤＤに実質的に等しい。すなわち、処理された信号Ｖｐの論理ハイ状態を表す電圧レベルは、入力信号Ｖｉｎの第１の電圧レベルよりも著しく高い。その結果、ｎ型トランジスタＭｎおよびレジスタ２４は、ｎ型トランジスタＭｎの導電が比較的悪いときに、第１の電圧レベルを増大させて第１の電圧レベルの明瞭性を増大させる。その結果、上述したように、電圧レベルの差分が拡大される。いくつかの実施形態では、たとえ処理された信号Ｖｐに雑音があっても、電圧レベルの比較的大きな差分と比較して雑音によって生じる悪影響を無視することができ、その結果、論理状態を決定する際のレシーバ１２の精度が比較的高くなる。
【００５８】
図１０は、本開示のいくつかの実施形態による、半導体装置を動作させる方法５を示すフローチャートである。いくつかの実施形態では、図５を参照すると、方法５は、動作５０、５２および５４を含む。
【００５９】
いくつかの実施形態では、方法５は、論理状態を表す電圧レベルを有する入力信号が受信される動作５０から始まる。
【００６０】
いくつかの実施形態では、方法５は、動作５２に進み、その入力信号は、電圧レベルに基づいて差分拡大装置の導電の度合いを変化させることによって、処理された信号に変換される。
【００６１】
いくつかの実施形態では、方法５は、動作５２に続き、その処理された信号は、差分拡大装置によって半導体装置のレシーバに提供される。
【００６２】
方法５は、単なる例示であり、特許請求の範囲に明示的に列挙されているものを超えて本開示を限定することを意図するものではない。方法５の前、最中、および後に追加の動作を提供することができ、説明されたいくつかの動作は、方法の追加の実施形態のために置き換え、削除、または移動することができる。
【００６３】
本開示では、差分拡大装置１０の導電の度合いを変化させることにより、論理ハイ状態を表す電圧レベルと論理ロー状態を表す電圧レベルとの差分を拡大し、判定精度を高めることができる。
【００６４】
従来のＤＲＡＭでは、レシーバは、入力信号を直接的に受信し、その入力信号を基準電圧と比較する。しかし、入力信号に雑音がある場合があり、レシーバは、入力信号の論理状態を正確に決定することができない場合がある。
【００６５】
本開示では、処理された信号Ｖｐの電圧レベルの差は、入力信号Ｖｉｎの電圧レベルの差分に比べて、比較的大きい。また、処理された信号Ｖｐに雑音があっても、電圧レベルの差分が比較的大きい場合と比較して雑音によって生じる悪影響は無視できるため、レシーバ１２の論理状態判定精度は比較的高くなる。
【００６６】
本開示の一実施形態は、半導体装置を提供する。半導体装置は、差分拡大装置およびレシーバを含む。差分拡大装置は、論理状態を表す電圧レベルを有する入力信号を受信し、電圧レベルに基づいて、差分拡大装置の導電性の度合いを変化させることによって、入力信号を処理された信号に変換するように構成される。レシーバは、差分拡大装置から処理された信号を受信し、処理された信号に基づいて入力信号の論理状態を決定するように構成される。
【００６７】
本開示の別の実施形態は、半導体装置を提供する。半導体装置は、差分拡大装置およびレシーバを含む。差分拡大装置は、入力信号を処理された信号に変換するように構成される。差分拡大装置は、レジスタと電流ソースとを含む。電流ソースは、入力信号の入力信号の論理状態の論理ハイ状態を表す第１の電圧レベルに応じてレジスタに第１の電流を提供するように構成される。電流ソースは、入力信号の論理状態の論理ロー状態を表す第２の電圧レベルに応じてレジスタに第２の電流を提供するように構成される。電流ソースとレジスタ間のタップの電圧は、処理された信号として機能する。第２の電流に基づくレジスタの両端の電圧は、第１の電流に基づくものと比較して無視できる。レシーバは、差分拡大装置から処理された信号を受信し、処理された信号に基づいて入力信号の論理状態を決定するように構成される。
【００６８】
本開示の別の実施形態は、半導体装置を提供する。半導体装置は、差分拡大装置およびレシーバを含む。差分拡大装置は、入力信号を受信し、入力信号の第１の電圧レベルと入力信号の第２の電圧レベルとの間の差分を拡大することによって、入力信号を処理された信号に変換するように構成される。第１の電圧レベルは、入力信号の論理状態の論理ハイ状態を表す。第２の電圧レベルは、入力信号の論理状態の論理ロー状態を表す。レシーバは、差分拡大装置から処理された信号を受信し、処理された信号に基づいて入力信号の論理状態を決定するように構成される。
【００６９】
さらに、本出願の範囲は、本明細書で説明されるプロセス、機械、製造、および物質の組成、手段、方法、およびステップの特定の実施形態に限定されることを意図していない。当業者は本明細書に記載される対応する実施形態と実質的に同じ機能を実行するか、または実質的に同じ結果を達成する、現在存在するかまたは後に開発される本開示、プロセス、機械、製作、物質、装置、方法またはステップから、本開示に従って利用することができることを容易に理解するのであろう。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法またはステップをそれらの範囲内に含むことが意図される。
【図１】
2020014188.tif 000003
【図２】
2020014188.tif 000004
【図３】
2020014188.tif 000005
【図４】
2020014188.tif 000006
【図５】
2020014188.tif 000007
【図６】
2020014188.tif 000008
【図７】
2020014188.tif 000009
【図８】
2020014188.tif 000010
【図９】
2020014188.tif 000011
【図１０】
2020014188.tif 000012