(57)【要約】【課題】  リフロー工程においてサイズの大きなボイドの発生を抑制する。【解決手段】  半導体素子の製造方法は、第１部品と第２部品との間をはんだ接合するリフロー工程を備える。そのリフロー工程は、大気圧よりも低圧の雰囲気下において、第１部品と第２部品との間ではんだを所定時間に亘って溶融させる減圧段階と、減圧段階に続けて実施されるとともに、はんだの溶融状態を維持しながら雰囲気を大気圧へ復圧する復圧段階とを有する。減圧段階における前記した所定時間は、１５秒以上であって２５秒以下である。【選択図】図４
2020064936.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
第１部品と第２部品との間をはんだ接合するリフロー工程を備え、
前記リフロー工程は、
大気圧よりも低圧の雰囲気下において、第１部品と第２部品との間ではんだを所定時間に亘って溶融させる減圧段階と、
前記減圧段階に続けて、前記はんだの溶融状態を維持しながら前記雰囲気を大気圧へ復圧する復圧段階と、を有し、
前記所定時間は１５秒以上であって２５秒以下である、
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造方法では、半導体素子を含む複数の部品が、はんだ付けによって互いに接合される。このはんだ付けに関して、特許文献１には、減圧下（又は真空下）でリフロー工程を行うことにより、はんだ内に存在するボイドを除去する技術が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１５／０１１７８５号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
減圧下でリフロー工程を実施しても、はんだ内にボイドが残存することがある。そこで、減圧下ではんだを溶融させた後に、はんだの溶融状態を維持しながら復圧するとよく、これによって、はんだ内に残存したボイドを、圧力差によって小さくすることができる。しかしながら、処理時間、処理温度、処理圧力といった処理条件に応じて、最終的に残存するボイドの数や大きさは相違する。ここで、サイズの大きなボイドは、半導体装置の特性（特に、耐久性）に大きな影響を与え得る。従って、サイズの大きなボイドの発生を抑制し得る処理条件が求められている。本明細書は、このような要望に応え得る技術を提供する。
【課題を解決するための手段】
【０００５】
本明細書が開示する技術は、半導体素子の製造方法に具現化される。この製造方法は、第１部品と第２部品との間をはんだ接合するリフロー工程を備える。そのリフロー工程は、大気圧よりも低圧の雰囲気下において、第１部品と第２部品との間ではんだを所定時間に亘って溶融させる減圧段階と、減圧段階に続けて実施されるとともに、はんだの溶融状態を維持しながら雰囲気を大気圧へ復圧する復圧段階とを有する。減圧段階における前記した所定時間は、１５秒以上であって２５秒以下である。
【０００６】
本発明者らの検証によると、減圧段階における所定時間、即ち、減圧下ではんだを溶融させた時間に応じて、はんだ内に最終的に残存するボイドのサイズが変化した。そして、当該所定時間が１５秒以上であって２５秒以下の範囲において、残存するボイドのサイズ（特に、最大のボイドのサイズ）が極小値をとることが確認された。その理由として、減圧下ではんだを溶融させる時間が短すぎると、減圧によるボイドの除去（脱気）が不十分となって、サイズの大きなボイドが残存すると考えらえる。一方、減圧下ではんだを溶融させる時間が長すぎると、部品の表面に沿って形成されたボイドが、はんだの濡れ広がりによって縦方向へ延びていくことが確認された。その結果、復圧による収縮後においても、ボイドは比較的に大きなサイズを維持していた。以上のことから、上記した製造方法のように、減圧段階における所定時間を１５秒以上であって２５秒以下とすることで、はんだ内にサイズの大きなボイドが発生することを有意に抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】実施例の製造方法で製造する半導体装置２の構造を模式的に示す断面図。
【図２】半導体装置２の製造方法の一工程であって、特に第１リフロー工程を示す図。
【図３】第１リフロー工程における処理条件のプロファイル（経時変化）を示すグラフ。
【図４】第１リフロー工程における第３はんだ層４６の挙動を模式的に示す図。なお、図４の（Ａ）〜（Ｄ）は、図３に示す時点Ａ〜Ｄにそれぞれ対応している。
【図５】比較例として、減圧段階の時間を３０秒に設定したときの第３はんだ層４６の挙動を模式的に示す図。なお、図５の（Ａ）〜（Ｄ）は、図３に示す時点Ａ〜Ｄにそれぞれ対応している。
【図６】減圧段階の時間と最大のボイドのサイズとの関係を示すグラフ。
【図７】半導体装置２の製造方法の一工程であって、特にワイヤボンディング工程を示す図。
【図８】半導体装置２の製造方法の一工程であって、特に第２リフロー工程を示す図。
【図９】半導体装置２の製造方法の一工程であって、特に封止体２０の成形工程を示す図。
【図１０】半導体装置２の製造方法の一工程であって、特に封止体２０の切削工程を示す図。
【図１１】半導体素子１０の金めっき１０ｆと下側導体板２６のニッケルめっき２６ｆを示す図。
【図１２】はんだに対する濡れ性の差異により、ボイドＶｏが下側導体板２６側に偏って発生する様子を示す図。なお、図１２の（Ａ）は、はんだシート４６ａが溶融する前の状態を模式的に示し、図１２の（Ｂ）は、はんだシート４６ａが溶融した後の状態を模式的に示す。
【発明を実施するための形態】
【０００８】
図面を参照して、実施例の半導体装置２の製造方法について説明をする。本実施例で製造する半導体装置２は、電力制御に用いられるパワー半導体装置であって、特に限定されないが、例えば電動型の自動車において、コンバータやインバータに採用することができる。ここでいう電動型の自動車には、例えば、ハイブリッド車、燃料電池車又は再充電式の電気自動車といった、車輪をモータによって駆動する各種の自動車が含まれる。
【０００９】
図１に示すように、半導体装置２は、半導体素子１０と、半導体素子１０を封止している封止体２０とを備える。封止体２０は、絶縁性を有する材料で構成されている。特に限定されないが、封止体２０を構成する材料には、例えばエポキシ樹脂といった、熱硬化性の樹脂材料を採用することができる。半導体素子１０は、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はダイオードといった、パワー半導体素子である。半導体装置２は、複数の半導体素子１０を備えてもよい。この場合、複数の半導体素子１０は、並列に接続されてもよいし、直列に接続されてもよいし、直接と並列の組み合わせによって接続されてもよい。
【００１０】
半導体素子１０は、半導体基板１２と、第１主電極１４と、第２主電極１６と、複数の信号パッド１８とを有する。半導体基板１２は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、又は窒化物半導体といった半導体材料で構成されている。半導体基板１２の内部には、ＭＯＳＦＥＴ又はＩＧＢＴといった素子構造が設けられている。第１主電極１４は、半導体基板１２の上面に設けられており、第２主電極１６は、半導体基板１２の下面に設けられている。第１主電極１４と第２主電極１６とは、半導体基板１２内の素子構造を介して互いに接続されている。第１主電極１４と第２主電極１６を構成する材料は、特に限定されないが、例えばアルミニウム（Ａｌ）やニッケル（Ｎｉ）といった金属であってよい。
【００１１】
複数の信号パッド１８は、半導体基板１２の上面に設けられている。各々の信号パッド１８は、所定の信号を入力又は出力する小電極であり、導体で構成されている。複数の信号パッド１８には、一例ではあるが、半導体装置２への駆動信号が入力されるもの、半導体装置２の温度に応じた信号を出力するもの、半導体装置２に流れる電流に対応する信号を出力するもの、第１主電極１４の電圧に対応する信号を出力するもの、が含まれる。但し、信号パッド１８の数や具体的な機能については、様々に変更することができる。
【００１２】
半導体装置２はさらに、上側導体板２２、導体スペーサ２４、下側導体板２６及び複数の信号端子２８を備える。上側導体板２２は、導体スペーサ２４を介して、半導体素子１０の第１主電極１４にはんだ付けされている。詳しくは、上側導体板２２の下面と導体スペーサ２４の上面との間が、第１はんだ層４２を介して接合されており、導体スペーサ２４の下面と半導体素子１０の第１主電極１４との間が、第２はんだ層４４を介して接合されている。上側導体板２２と導体スペーサ２４は、例えば銅といった金属で構成されている。上側導体板２２は、導体スペーサ２４を介して半導体素子１０の第１主電極１４へ電気的に接続されており、半導体装置２のなかで電気回路の一部を構成する。また、上側導体板２２は、封止体２０の上面に露出しており、半導体素子１０の熱を外部へ放出する放熱板としても機能する。
【００１３】
下側導体板２６は、半導体素子１０の第２主電極１６に接合されている。詳しくは、下側導体板２６の上面と半導体素子１０の第２主電極１６との間が、第３はんだ層４６を介して接合されている。下側導体板２６は、例えば銅といった金属で構成されている。下側導体板２６は、半導体素子１０の第２主電極１６へ電気的に接続されており、半導体装置２のなかで電気回路の一部を構成する。また、下側導体板２６は、封止体２０の下面に露出しており、半導体素子１０の熱を外部へ放出する放熱板としても機能する。即ち、本実施例の半導体装置２は、封止体２０の両面に放熱板が露出する両面冷却構造を有する。
【００１４】
複数の信号端子２８は、封止体２０の内外に亘って延びている。封止体２０の内部において、各々の信号端子２８は、ボンディングワイヤ３０を介して対応する信号パッド１８に接続されている。信号端子２８は、導体で構成された線材であり、例えば銅といった金属で構成されることができる。複数の信号端子２８は、外部の制御装置（図示省略）に接続され、当該制御装置と半導体素子１０との間で各種の信号を伝送する。ボンディングワイヤ３０を構成する材料は、特に限定されないが、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）といった金属であってよい。なお、信号端子２８は、ボンディングワイヤ３０を介することなく、信号パッド１８へ直接的に接合されてもよい。
【００１５】
次に、図２−１０を参照して、半導体装置２の製造方法を説明する。先ず、図２、図３に示すように、第１リフロー工程を実施する。第１リフロー工程では、下側導体板２６上に、半導体素子１０及び導体スペーサ２４をはんだ接合する。なお、本実施例における半導体素子１０は、前述した本技術における第１部品の一例であり、下側導体板２６は、本技術における第２部品の一例である。第１リフロー工程に先立って、下側導体板２６上に、はんだシートを介して半導体素子１０を配置し、その上に、はんだシートを介して導体スペーサ２４を配置する。そして、このように組み合わせた半製品をリフロー炉５０に配置して、第１リフロー工程を実施する。第１リフロー工程では、図３に示す処理条件に沿って、リフロー炉５０内の温度及び圧力が経時的に制御される。なお、下側導体板２６は、信号端子２８を含むリードフレームの形で用意されており、図示されない位置において、タイバーを介して信号端子２８に接続されている。
【００１６】
図３に示すように、第１リフロー工程は、減圧段階と復圧段階とを有する。減圧段階では、大気圧Ｐ０よりも低い圧力Ｐ１の雰囲気下において、半導体素子１０と下側導体板２６との間のはんだシート（即ち、第３はんだ層４６）を、所定時間に亘って溶融させる。以下、この所定時間を減圧段階の時間と称する、又は単に減圧時間と称することがある。本実施例では、一例として、減圧時間を２０秒に設定している。減圧したときの圧力Ｐ１については、例えば真空圧とすることができる。知られているように、減圧した雰囲気下ではんだを溶融させることにより、はんだ内に存在するボイドを除去することができる。しかしながら、減圧段階の終期（図３の時点Ａ）においても、図４（Ａ）に示すように、第３はんだ層４６にはボイドＶｏが残存することがある。
【００１７】
そこで、減圧段階に続けて、復圧段階が実施される。復圧段階では、第３はんだ層４６の溶融状態を維持しながら、雰囲気を大気圧Ｐ０へ復圧する。これにより、第３はんだ層４６内に残存したボイドＶｏを、圧力差によって小さくすることができる。特に、復圧段階の初期（図３の時点Ｂ）では、図４（Ｂ）に示すように、第３はんだ層４６のボイドＶｏが圧力差によって収縮していく。その後、復圧段階の中期（図３中の時点Ｃ）では、図４（Ｃ）に示すように、第３はんだ層４６が下側導体板２６に沿ってボイドＶｏ側へ濡れ広がることで、ボイドＶｏが細分化されていく。その結果、第１リフロー工程の終期（図３中の時点Ｄ）では、図４（Ｄ）に示すように、第３はんだ層４６内には小サイズのボイドＶｏのみが残存し、大きなサイズのボイドが形成されることは抑制される。
【００１８】
但し、減圧時間、即ち、減圧下ではんだを溶融させた時間に応じて、第３はんだ層４６内に最終的に残存するボイドＶｏのサイズが変化した。そして、減圧時間を３０秒に延長した場合では、図５に示すように、第３はんだ層４６内に比較的に大きなサイズのボイドＶｏの残存が確認された。その理由として、減圧時間を長く設定し過ぎると、図５（Ａ）に示すように、第３はんだ層４６が、下側導体板２６に沿ってボイドＶｏ側へ濡れ広がっていく。その結果、下側導体板２６に沿って形成されたボイドＶｏが縦方向へ延びていき、減圧段階の終期（図３の時点Ａ）において比較的に縦長のボイドＶｏが形成される。
【００１９】
この場合、復圧段階の初期（図３の時点Ｂ）では、図５（Ｂ）に示すように、第３はんだ層４６のボイドＶｏが圧力差によって収縮していくが、比較的に縦長の形状は維持される。その後、復圧段階の中期（図３中の時点Ｃ）では、図５（Ｃ）に示すように、第３はんだ層４６が下側導体板２６に沿ってボイドＶｏ側へ濡れ広がるが、ボイドＶｏが縦長の形状を有しているために、ボイドＶｏは細分化され難い。その結果、第１リフロー工程の終期（図３中の時点Ｄ）においても、図５（Ｄ）に示すように、第３はんだ層４６内に大きなサイズのボイドＶｏが残存してしまう。
【００２０】
以上の知見に基づき、本発明者らは、減圧時間を変数として、第３はんだ層４６内に残存するボイドＶｏのサイズを検証する実験を行った。その結果を図６に示す。図６に示すように、第３はんだ層４６内に残存する最大のボイドＶｏのサイズは、減圧時間に応じて有意に変化することが確認された。そして、当該減圧時間が１５秒以上であって２５秒以下の範囲において、最大のボイドＶｏのサイズが極小値をとることが確認された。減圧時間が２５秒を超える範囲では、上述の現象（図５参照）が生じることで、サイズの大きなボイドＶｏが残存すると考えられる。一方、減圧時間が１５秒未満の範囲では、減圧によるボイドＶｏの除去（脱気）が不十分となって、サイズの大きなボイドＶｏが残存すると考えられる。
【００２１】
第１リフロー工程後は、図７に示すように、ワイヤボンディング工程を実施する。ワイヤボンディング工程では、ボンディングワイヤ３０を用いて、半導体素子１０の信号パッド１８を信号端子２８に接続する。なお、前述したように、信号パッド１８と信号端子２８との間は、ボンディングワイヤ３０を用いることなく、直接的に接合されてもよい。この場合、それらの接合は、第１リフロー工程において同時に行ってもよい。
【００２２】
次に、図８に示すように、第２リフロー工程を実施する。第２リフロー工程では、導体スペーサ２４上に上側導体板２２をはんだ接合する。第２リフロー工程においても、導体スペーサ２４と上側導体板２２との間にはんだシートを配置し、それを溶融及び再凝固させる。これにより、導体スペーサ２４と上側導体板２２との間に第１はんだ層４２が形成される。第２リフロー工程では、特に限定されないが、第１リフロー工程と同様に、リフロー炉５０内の温度及び圧力が制御されてもよい。即ち、第２リフロー工程においても、減圧段階と復圧段階とを含む一連の処理が実施されてもよい。
【００２３】
次に、図７に示すように、封止体２０の成形工程を実施する。この成形工程では、金型６０を用いたインサート成形により、半導体素子１０を封止する封止体２０を成形する。次に、図８に示すように、封止体２０の切削工程を実施する。この切削工程では、封止体２０の余剰部分２０ｅを切削（又はその他の機械加工）によって除去し、上側導体板２２を露出させる。その後、リードフレームのタイバーを切除するなど、その他必要な工程を実施することによって、半導体装置２の製造は完了する。
【００２４】
以上のように、本実施例の製造方法では、第１リフロー工程が減圧段階と復圧段階を有しており、減圧段階の時間（即ち、減圧時間）については、１５秒以上であって２５秒以下に設定されている。これにより、第３はんだ層４６において、サイズの大きなボイドＶｏが発生することを有意に抑制することができる。なお、重複する説明は省略するが、第２はんだ層４４においても同様に、サイズの大きなボイドＶｏの発生は抑制される。
【００２５】
本実施例の製造方法では、第１リフロー工程ではんだ接合される二つの表面、即ち、半導体素子１０の表面と下側導体板２６の表面との間で、はんだに対する濡れ性（即ち、親和性）が異なるとよい。この点に関して、図１１に示すように、半導体素子１０の表面（正確には、第２主電極１６の表面）には、金めっき１０ｆが施されており、下側導体板２６の表面にはニッケルめっき２６ｆが施されている。これにより、半導体素子１０の表面の方が、下側導体板２６の表面よりも、はんだに対する濡れ性が高められている。
【００２６】
このような構成によると、図１２に示すように、第１リフロー工程の減圧段階ではんだシート４６ａが溶融したときに、はんだが半導体素子１０に対して優先して密着し、ボイドＶｏが下側導体板２６側に偏って形成される。このような状態となることで、本実施例におけるボイドＶｏの低減効果をより大きくすることができる。なお、他の実施形態として、半導体素子１０の表面よりも、下側導体板２６の表面の方について、はんだに対する濡れ性を高めてもよい。
【００２７】
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
【符号の説明】
【００２８】
２：半導体装置
１０：半導体素子
２０：封止体
２２：上側導体板
２４：上側導体板
２６：導体スペーサ
２８：信号端子
３０：ボンディングワイヤ
４２、４４、４６：はんだ層
Ｖｏ：ボイド
【図１】
2020064936.tif 000003
【図２】
2020064936.tif 000004
【図３】
2020064936.tif 000005
【図４】
2020064936.tif 000006
【図５】
2020064936.tif 000007
【図６】
2020064936.tif 000008
【図７】
2020064936.tif 000009
【図８】
2020064936.tif 000010
【図９】
2020064936.tif 000011
【図１０】
2020064936.tif 000012
【図１１】
2020064936.tif 000013
【図１２】
2020064936.tif 000014