(57)【要約】【課題】集積回路、および、テスト方法【解決手段】集積回路は、基板、第一ダイ、および、第二ダイを有する。基板は、第一アナログ基板パッドを有する。第一ダイは基板上に設置され、且つ、第一アナログダイパッド、第一電圧変換回路、および、第一デジタルダイパッドを有する。第一アナログ基板パッドは、第一接合ラインにより、第一アナログダイパッドに電気的に接続される。第一電圧変換回路は、第一アナログダイパッドに電気的に接続される。第一デジタルダイパッドは、第一電圧変換回路に電気的に接続される。第二ダイは、基板上に設置され、且つ、第二デジタルダイパッドを有する。第一デジタルダイパッドは、第二接合ラインにより、第二デジタルダイパッドに電気的に接続される。【選択図】図３
2020064040.tif 000002
【特許請求の範囲】
【請求項１】
集積回路であって、
第一アナログ基板パッドを有する基板と、
前記基板上に設置され、前記第一アナログ基板パッドが、第一接合ラインにより電気的に接続される第一アナログダイパッド、前記第一アナログダイパッドに電気的に接続される第一電圧変換回路、および、前記第一電圧変換回路に電気的に接続される第一デジタルダイパッドを有する第一ダイと、
前記基板上に設置され、第二デジタルダイパッドを有し、前記第一デジタルダイパッドが、第二接合ラインにより、前記第二デジタルダイパッドに接続される第二ダイと、
を有することを特徴とする集積回路。
【請求項２】
前記集積回路がテストモードにある時、前記第一アナログ基板パッドは、アナログテスト入力信号を受信し、且つ、前記第一電圧変換回路は、前記アナログテスト入力信号を受信するとともに、前記アナログテスト入力信号の電圧レベルに基づいて、デジタルテスト入力信号を生成することを特徴とする、請求項１に記載の集積回路。
【請求項３】
前記第一電圧変換回路は、
前記デジタルテスト入力信号を受信する入力端、前記第一ダイ中の演算回路に電気的に接続される第一出力端、および、前記第一デジタルダイパッドに電気的に接続される第二出力端を有する、スイッチング回路を有し、
前記集積回路が、前記テストモード下で、前記アナログテスト入力信号を受信して、前記演算回路をテストする時、前記スイッチング回路は、前記入力端と前記第一出力端の間を介する第一経路を提供して、前記デジタルテスト入力信号を前記演算回路に出力することを特徴とする、請求項２に記載の集積回路。
【請求項４】
前記集積回路が、前記テストモード下で、前記アナログテスト入力信号を受信して、前記第二ダイをテストする時、前記スイッチング回路は、前記入力端と前記第二出力端の間を介する第二経路を提供して、前記デジタルテスト入力信号を、前記第一デジタルダイパッドに出力することを特徴とする、請求項３に記載の集積回路。
【請求項５】
前記集積回路がテストモードにある時、前記第一電圧変換回路は、デジタルテスト出力信号を受信し、前記デジタルテスト出力信号に基づいて、アナログテスト出力信号を生成し、且つ、前記アナログテスト出力信号を、前記第一アナログダイパッドに出力することを特徴とする、請求項１に記載の集積回路。
【請求項６】
前記第一電圧変換回路は、
前記第一ダイ中の演算回路に電気的に接続される第一入力端、前記第一デジタルダイパッドの第二入力端、および、出力端を有する、スイッチング回路を有し、
前記集積回路が、前記テストモード下で、前記演算回路をテストする時、前記スイッチング回路は、前記第一入力端と前記出力端の間を介する第一経路を提供して、前記演算回路からの前記デジタルテスト出力信号を受信することを特徴とする、請求項５に記載の集積回路。
【請求項７】
前記集積回路が、前記テストモード下で、前記第二ダイをテストする時、前記スイッチング回路は、前記第二入力端と前記出力端の間を介する第二経路を提供して、前記第二ダイからの前記デジタルテスト出力信号を受信することを特徴とする、請求項６に記載の集積回路。
【請求項８】
前記基板は、さらに、第二アナログ基板パッドを有し、
前記第一ダイは、さらに、第三接合ラインにより前記第二アナログ基板パッドに電気的に接続される第二アナログダイパッドと、前記第二アナログダイパッドに電気的に接続される第二電圧変換回路と、前記第二電圧変換回路に電気的に接続される第三デジタルダイパッドと、を有し、
前記第二ダイは、さらに、第四接合ラインにより、前記第三デジタルダイパッドに電気的に接続される第四デジタルダイパッドを有することを特徴とする、請求項１に記載の集積回路。
【請求項９】
前記第一電圧変換回路は、レベルシフト回路を有し、テストモード下で、前記第一アナログ基板パッドからのアナログテスト入力信号を受信し、且つ、前記アナログテスト入力信号の電圧レベルに基づいて、デジタルテスト入力信号を生成し、
前記第二電圧変換回路は、電圧生成回路を有し、前記テストモード下で、デジタルテスト出力信号を受信し、前記デジタルテスト出力信号に基づいて、特定の電圧レベルのアナログテスト出力信号を生成し、且つ、前記アナログテスト出力信号を、前記第二アナログ基板パッドに出力することを特徴とする、請求項８に記載の集積回路。
【請求項１０】
前記基板は、さらに、第一デジタル基板パッドを有し、
前記第一ダイは、さらに、第三デジタルダイパッドを有し、前記第一デジタル基板パッドは、第三接合ラインにより、前記第三デジタルダイパッドに電気的に接続されることを特徴とする、請求項１に記載の集積回路。
【請求項１１】
前記第二ダイは、さらに、第四デジタルダイパッドを有し、前記第三デジタルダイパッドは、第四接合ラインにより、前記第四デジタルダイパッドに電気的に接続されることを特徴とする、請求項１０に記載の集積回路。
【請求項１２】
前記第一ダイは、さらに、第四デジタルダイパッドを有し、且つ、前記第三デジタルダイパッドは、前記第四デジタルダイパッドに電気的に接続され、
前記第二ダイは、さらに、第五デジタルダイパッドを有し、前記第四デジタルダイパッドは、第四接合ラインにより、前記第五デジタルダイパッドに電気的に接続されることを特徴とする、請求項１０に記載の集積回路。
【請求項１３】
前記第一ダイは、さらに、前記第三デジタルダイパッドが電気的に接続される第四デジタルダイパッド、および前記第四デジタルダイパッドに電気的に接続される演算回路、を有することを特徴とする、請求項１０に記載の集積回路。
【請求項１４】
前記第一ダイは、さらに、前記第一電圧変換回路と前記第一デジタルダイパッドに電気的に接続され、且つ、前記第一電圧変換回路と前記第一デジタルダイパッドとの間を介する第三デジタルダイパッドを有することを特徴とする、請求項１に記載の集積回路。
【請求項１５】
前記第一ダイと前記第二ダイは、平行パッケージ法で、前記基板上に設置されることを特徴とする、請求項１に記載の集積回路。
【請求項１６】
前記第一ダイと前記第二ダイは、垂直パッケージ法で、前記基板上に設置されることを特徴とする、請求項１に記載の集積回路。
【請求項１７】
集積回路に用いるテスト方法であって、前記集積回路は、基板、第一ダイ、および、第二ダイを有し、前記基板は、第一アナログ基板パッドを有し、前記第一ダイは、第一アナログダイパッド、および、第一デジタルダイパッドを有し、前記第二ダイは、第二デジタルダイパッドを有し、前記テスト方法は、
第一テスト期間において、第一アナログテスト入力信号を、前記第一アナログ基板パッドに提供する工程、
前記第一アナログダイパッドにより、前記第一アナログテスト入力信号を、前記第一ダイの第一電圧変換回路に送信する工程、
前記第一電圧変換回路により、前記第一アナログテスト入力信号を、第一デジタルテスト入力信号に変換する工程、
前記第一デジタルダイパッドにより、前記第一デジタルテスト入力信号を、前記第二デジタルダイパッドに送信する工程、および、
前記第一デジタルテスト入力信号により、前記第二ダイに、第一テスト操作を実行する工程、
を有することを特徴とするテスト方法。
【請求項１８】
前記基板は、さらに、第二アナログ基板パッドを有し、前記第一ダイは、さらに、第二アナログダイパッド、および、第三デジタルダイパッドを有し、前記第二ダイは、第四デジタルダイパッドを有し、且つ、前記テスト方法は、さらに、
前記第一テスト操作に反応して、前記第四デジタルダイパッドで、第一デジタルテスト出力信号を生成する工程、
前記第三デジタルダイパッドにより、前記第一デジタルテスト出力信号を、前記第一ダイの第二電圧変換回路に送信する工程、
前記第二電圧変換回路により、前記第一デジタルテスト出力信号を、第一アナログテスト出力信号に変換する工程、および、
前記第二アナログダイパッドにより、前記第一アナログテスト出力信号を、前記第二アナログ基板パッドに送信する工程、
を有することを特徴とする、請求項１７に記載のテスト方法。
【請求項１９】
前記テスト方法は、さらに、
第二テスト期間において、第二アナログテスト入力信号を、前記第一アナログ基板パッドに提供する工程、
前記第一アナログダイパッドにより、前記第二アナログテスト入力信号を、前記第一電圧変換回路に送信する工程、
前記第一電圧変換回路により、前記第二アナログテスト入力信号を、第二デジタルテスト入力信号に送信する工程、および、
前記第二デジタルテスト入力信号により、前記第一ダイに、テスト操作を実行する工程、
を有することを特徴とする、請求項１７に記載のテスト方法。
【請求項２０】
前記基板は、さらに、第二アナログ基板パッドを有し、前記第一ダイは、さらに、第二アナログダイパッドを有し、且つ、前記テスト方法は、さらに、
前記第一テスト操作に反応して、第一経歴から、第二デジタルテスト出力信号を生成する工程、
第二電圧変換回路により、前記第二デジタルテスト出力信号を、第二アナログテスト出力信号に変換する工程、および、
前記第二アナログダイパッドにより、前記第二アナログテスト出力信号を、前記第二アナログ基板パッドに送信する工程、
を有することを特徴とする、請求項１９に記載のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路に関するものであって、特に、複数のダイパッケージの集積回路、および、そのテスト方法に関するものである。
【背景技術】
【０００２】
システム統合は、現在、半導体産業発展の重要な趨勢である。システム統合技術は、主に、システムインパッケージ（System in Package，ＳｉＰ）、システムオンチップ（System on Chip，ＳｏＣ）等である。ＳｉＰは、集積回路（Integrated Circuit，ＩＣ）パッケージ体中に、複数のダイを有するパッケージのことである。ＳｉＰは、マイクロ化、ヘテロジニアスインテグレーション（Heterogeneous Integration）、低コスト、開発時間が短い、生産効率が高い等の長所を有するので、近年、不断に発展、および、改良されている。しかし、ＳｉＰ  ＩＣにとって、パッケージ体のピン数量は限りがあるので、十分なピンで、内部の複数のダイをテストするのを切り換えることができない。よって、ダイに完全なテストを実行することができない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、マルチダイパッケージを採用した集積回路を提供し、パッケージ体のピン数量が限りある状況下で、共有ピンの方式によって、複数のダイにテストを実行することを目的とする。
【課題を解決するための手段】
【０００４】
本発明の一実施形態は、集積回路を提供し、基板（たとえば、リードフレーム（lead frame））、第一ダイ、および、第二ダイを有する。基板は第一アナログ基板パッド（たとえば、インナーリードボンディングパッド（inner lead bonding pad））を有する。第一ダイは、基板上に設置され、且つ、第一アナログダイパッド、第一電圧変換回路、および、第一デジタルダイパッドを有する。第一アナログ基板パッドは、第一接合ラインにより、第一アナログダイパッドに電気的に接続される。第一電圧変換回路は、第一アナログダイパッドに電気的に接続される。第一デジタルダイパッドは、第一電圧変換回路に電気的に接続される。第二ダイは、基板上に設置され、且つ、第二デジタルダイパッドを有する。第一デジタルダイパッドは、第二接合ラインにより、第二デジタルダイパッドに電気的に接続される。
【０００５】
本発明の一実施形態は、集積回路に用いるテスト方法を提供する。この集積回路は、基板、第一ダイ、および、第二ダイを有する。基板は第一アナログ基板パッドを有し、第一ダイは、第一アナログダイパッド、および、第一デジタルダイパッドを有し、第二ダイは、第二デジタルダイパッドを有する。このテスト方法は、第一テスト期間において、第一アナログテスト入力信号を第一アナログ基板パッドに提供する工程、第一アナログダイパッドにより、第一アナログテスト入力信号を、第一ダイの第一電圧変換回路に送信する工程、第一電圧変換回路により、第一アナログテスト入力信号を、第一デジタルテスト入力信号に変換する工程、第一デジタルダイパッドにより、第一デジタルテスト入力信号を、第二デジタルダイパッドに送信する工程、および、第一デジタルテスト入力信号により、第二ダイに第一テスト操作を実行する工程、を有する。
【発明の効果】
【０００６】
パッケージ体のピン数量が限りある状況下で、共有ピンの方式によって、複数のダイにテストを実行することができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態による集積回路の外観を示す図である。
【図２Ａ】本発明の一実施形態による集積回路内の複数のダイの配置を示す図である。
【図２Ｂ】本発明の別の実施形態による集積回路内の複数のダイの配置を示す図である。
【図３】本発明の一実施形態による集積回路内のボンディングパッド、接合ライン、および、金属ラインの配置図である。
【図４Ａ】本発明の一実施形態による電圧変換回路を示す図である。
【図４Ｂ】本発明の別の実施形態による電圧変換回路を示す図である。
【図５】本発明の別の実施形態による集積回路内のボンディングパッド、接合ライン、および、金属ラインの配置図である。
【図６】本発明の別の実施形態による集積回路内のボンディングパッド、接合ライン、および、金属ラインの配置図である。
【発明を実施するための形態】
【０００８】
本発明の上述の目的、特徴、および、長所をさらに分かりやすくするため、以下で好ましい実施形態と図面により詳細に説明する。
【０００９】
図１は、本発明の一実施形態による集積回路（Integrated Circuit）の外観を示す図である。図１を参照すると、この実施形態において、集積回路１は、複数のダイを有し、且つ、たとえば、システムインパッケージ（System in Package，ＳｉＰ）方式で、集積回路１はパッケージされている。図１の実施形態において、パッケージ体は複数のピン１０を有し、且つ、これらのピンは、パッケージ体の四辺に設置される扁平なピンである。その他の実施形態において、集積回路１のピンは、アレイに配列されたピン、グリッドアレイに配列された平面ピン、アレイに配列された球状ピン等である。以下の文において、集積回路１が二個のダイを有する例で説明する。
【００１０】
図２Ａと図２Ｂを参照すると、集積回路１は、基板２０、および、ダイ２１と２２を有する。一実施形態において、基板２０はリードフレーム（lead frame）として実施される。ダイ２１と２２は、水平、あるいは、垂直パッケージ法の方式で設置される。図２Ａを参照すると、一実施形態において、ダイ２１と２２は、水平パッケージ法で設置される。この実施形態において、ダイ２１と２２はどちらも直接、基板２０に接触し、詳細には、ダイ２１と２２は互いに平行で、且つ、重ならないように、基板２０と接合される。図２Ｂを参照すると、もう一つの実施形態において、ダイ２１と２２は垂直パッケージ法で設置される。この実施形態において、ダイ２１は、直接、基板２０に接触し、且つ、ダイ２２はダイ２１上に重ねられ、詳細には、ダイ２１と２２は、重なるように、基板２０と接合される。本発明の一実施形態によると、集積回路１は、タッチシステムの集積回路であり、且つ、ダイ２１と２２の一方はセンサー集積回路、他方は、マイクロコントローラー（Microcontroller，ＭＣＵ）である。図２Ａと図２Ｂ中で、基板２０、および、ダイ２１と２２の間の相対位置だけが示され、基板２０、および、ダイ２１と２２各自の金属導線とボンディングパッド、および、互いの間の接合ラインは表示されておらず、これらは、図３に示される。以下で、図２Ｂに示される集積回路１により説明する。
【００１１】
図３は、本発明の一実施形態による集積回路１の配置を示す図である。図３を参照すると、基板２０は複数のボンディングパッドを有し、且つ、各ボンディングパッドは、パッケージ体のピン１０に電気的に接続される。一実施形態において、基板２０のボンディングパッドは、集積回路１のインナーリードボンディングパッド（inner lead bonding pad）である。わかりやすく示すために、図３は、基板２０の一部のボンディングパッドである、ボンディングパッドＡ１〜Ａ４とＤ１〜Ｄ３だけが示され、ボンディングパッドＡ１〜Ａ４は、アナログ信号を送信／受信するアナログ基板パッドであり、ボンディングパッドＤ１〜Ｄ３は、デジタル信号を送信／受信するデジタル基板ボンディングパッドである。図３に示されるにように、ダイ２１は、複数のボンディングパッド、および、電圧変換回路２１０〜２１３を有する。図３の実施形態において、ダイ２１のボンディングパッドは、ＢＡ１〜ＢＡ４とＢＤ１〜ＢＤ６、ＢＤ２’を有し、ボンディングパッドＢＡ１〜ＢＡ４は、アナログ信号を送信／受信するアナログダイパッドであり、ボンディングパッドＢＤ１〜ＢＤ６は、デジタル信号を送信／受信するデジタルダイパッドである。その他の実施形態において、ダイ２１は、その他のアナログダイパッド、および／または、デジタルダイパッドを有してもよい。各電圧変換回路は、アナログダイパッドとデジタルダイパッドの間に電気的に接続される。図３を参照すると、電圧変換回路２１０は、金属ラインＭＬ２０とＭＬ２２により、アナログダイパッドＢＡ１とデジタルダイパッドＢＤ６の間に電気的に接続され、電圧変換回路２１１は、金属ラインＭＬ２１とＭＬ２３に接続より、アナログダイパッドＢＡ２とデジタルダイパッドＢＤ５の間に電気的に接続され、電圧変換回路２１２は、金属ラインＭＬ２４とＭＬ２６により、アナログダイパッドＢＡ３とデジタルダイパッドＢＤ４の間に電気的に接続され、且つ、電圧変換回路２１３は、金属ラインＭＬ２５とＭＬ２７により、アナログダイパッドＢＡ４とデジタルダイパッドＢＤ３の間に電気的に接続される。ダイ２２のボンディングパッドはＴＤ１〜ＴＤ６を有し、デジタル信号を送信／受信するデジタルダイパッドである。その他の実施形態において、ダイ２１は、その他のデジタルダイパッドを有する。
【００１２】
続いて、基板２０、および、ダイ２１と２２の間の接続関係を説明する。基板２０とダイ２１の間で、アナログ基板パッドＡ１とアナログダイパッドＢＡ１は、接合ラインＢＬ２０により電気的に接続し、アナログ基板パッドＡ２とアナログダイパッドＢＡ２は、接合ラインＢＬ２１により電気的に接続し、アナログ基板パッドＡ３とアナログダイパッドＢＡ３は、接合ラインＢＬ２２により電気的に接続し、アナログ基板パッドＡ４とアナログダイパッドＢＡ４は、接合ラインＢＬ２３により電気的に接続し、デジタル基板ボンディングパッドＤ１とデジタルダイパッドＢＤ１は、接合ラインＢＬ２４により電気的に接続し、および、デジタル基板ボンディングパッドＤ２とデジタルダイパッドＢＤ２は、接合ラインＢＬ２５により電気的に接続する。ダイ２１と２２の間で、デジタル基板ボンディングパッドＢＤ５とＴＤ５は、接合ラインＢＬ２８により電気的に接続し、デジタル基板ボンディングパッドＢＤ６とＴＤ６は、接合ラインＢＬ２７により電気的に接続し、デジタル基板ボンディングパッドＢＤ４とＴＤ４は、接合ラインＢＬ２９により電気的に接続し、デジタル基板ボンディングパッドＢＤ３とＴＤ３は、接合ラインＢＬ３０により電気的に接続し、および、デジタル基板ボンディングパッドＢＤ２’とＴＤ１は、接合ラインＢＬ３１により電気的に接続する。上述からわかるように、基板２０のデジタルボンディングパッドＤ２は、接合ラインＢＬ２５により、ダイ２１のデジタルダイパッドＢＤ２に電気的に接続され、続いて、ダイ２１上で、接合ラインＭＬ２８により、デジタルダイパッドＢＤ２からＢＤ２’に接続され、最後に、デジタルダイパッドＢＤ２は、接合ラインＢＬ３１により、デジタルダイパッドＴＤ１に電気的に接続される。このほか、基板２０とダイ２２の間で、デジタル基板ボンディングパッドＤ３とデジタルダイパッドＴＤ２は、接合ラインＢＬ２６により電気的に接続される。
【００１３】
本発明の実施形態において、電圧変換回路２１０〜２１３は、それぞれ、受信される入力信号の電圧レベルに基づいて動作することにより、特定のレベルの出力信号を生成する。一実施形態において、たとえば、電圧変換回路は、電圧レベルが、スレショルド値より低い入力端信号に基づいて、低電圧レベルの出力信号を生成し、且つ、このスレショルド値より高い入力端信号に基づいて、高電圧レベルの出力信号を生成する。つまり、この電圧変換回路の動作は、アナログデジタルコンバータと同じである。もう一つの実施形態において、たとえば、電圧変換回路は、少なくとも一つの入力端信号に基づいて、特定の電圧レベルの出力信号を生成する。つまり、この電圧変換回路の動作は、デジタルアナログコンバータと同じである。
【００１４】
本発明の一実施形態によると、ダイ２１の電圧変換回路２１０〜２１３は、それぞれ、レベルシフト回路（Level Shift Circuit，ＬＳ）、あるいは、電圧生成回路（Voltage Generation Circuit，ＧＶ）を有し、且つ、スイッチング回路を有する。図４Ａ、および、図４Ｂは、本発明の一実施形態による電圧変換回路４０と４１を示し、電圧変換回路４０は、電圧変換回路２１０と２１１のうちのどちらかである。電圧変換回路４１は、電圧変換回路２１２と２１３のうちのどちらかである。図４Ａを参照すると、電圧変換回路４０は、レベルシフト回路４００とスイッチング回路４０１を有し、スイッチング回路４０１は、さらに、スイッチ４０１Ａと４０１Ｂを有する。図４Ａにおいて、電圧変換回路４０以外に、制御回路４２と対応する演算回路４３が表示されており、この両者はどちらも、ダイ２１上に設置される。基板２０、ダイ２１、ダイ２２各自の金属導線とボンディングパッド、および、互いの間の接合ラインを分かりやすく表示するため、図３は、制御回路４２と演算回路４３を表示していない。制御回路４２が設置されて、スイッチング回路４０１を制御し、演算回路４３が設置されて、ダイ２１の特定の操作を実行する。図４Ａ中のボンディングパッドＢＡｘは、アナログダイパッドＢＡ１、あるいは、ＢＡ２であり、且つ、ボンディングパッドＢＤｙは、デジタルダイパッドＢＤ５、あるいは、ＢＤ６である。電圧変換回路４０が電圧変換回路２１０である時、ボンディングパッドＢＡｘはアナログダイパッドＢＡ１、ボンディングパッドＢＤｙはデジタルダイパッドＢＤ６である。電圧変換回路４０が電圧変換回路２１１である時、ボンディングパッドＢＡｘはアナログダイパッドＢＡ２、ボンディングパッドＢＤｙはデジタルダイパッドＢＤ５である。レベルシフト回路４００の入力端はボンディングパッドＢＡｘに電気的に接続され、且つ、その出力端は、スイッチング回路４０１の入力端ＩＮ４０１に電気的に接続される。スイッチ４０１Ａは、スイッチング回路４０１の入力端ＩＮ４０１と出力端ＯＵＴ４０１Ａの間に電気的に接続され、且つ、スイッチ４０１Ｂは、スイッチング回路４０１の入力端ＩＮ４０１と出力端ＯＵＴ４０１Ｂの間に電気的に接続される。制御回路４２は、スイッチ４０１Ａと４０１Ｂに電気的に接続されて、スイッチ４０１Ａと４０１Ｂの導通／停止状態を制御する。演算回路４３は出力端ＯＵＴ４０１Ａに接続され、ボンディングパッドＢＤｙは出力端ＯＵＴ４０１Ｂに電気的に接続される。以下の文で、電圧変換回路４０を電圧変換回路２１０とした例により説明する。
【００１５】
図３と図４Ａを参照すると、集積回路１がテストモードにあって、演算回路４３をテストする時、アナログ基板パッドＡ１は、テストマシンからのアナログテスト入力信号ＳＡｉｎ１を受信し、且つ、アナログテスト入力信号ＳＡｉｎ１は、接合ラインＢＬ２０により、アナログダイパッドＢＡ１に送信される（ボンディングパッドＢＡｘはアナログダイパッドＢＡ１である）。このとき、レベルシフト回路４００は、金属ライン（即ち、金属ラインＭＬ２０）により、アナログダイパッドＢＡ１から、アナログテスト入力信号ＳＡｉｎ１を受信するとともに、アナログテスト入力信号ＳＡｉｎ１の電圧レベルに基づいて、デジタルテスト入力信号ＳＤｉｎ１を生成する。たとえば、アナログテスト入力信号ＳＡｉｎ１の電圧レベルが、スレショルド値より低い時、レベルシフト回路４００は、低電圧レベル（すなわち、ロジックレベル“０”）のデジタルテスト入力信号ＳＤｉｎ１を生成する。アナログテスト入力信号ＳＡｉｎ１の電圧レベルがスレショルド値より高い時、レベルシフト回路４００は、高電圧レベル（すなわち、ロジックレベル“１”）のデジタルテスト入力信号ＳＤｉｎ１を生成する。このとき、制御回路４２は、スイッチ４０１Ａを導通させるとともに、スイッチ４０１Ｂを停止させて、出力端ＩＮ４０１と出力端ＯＵＴ４０１Ａの間を介する経路を提供し、デジタルテスト入力信号ＳＤｉｎ１が、導通したスイッチ４０１Ａにより、演算回路４３に提供される。よって、演算回路４３は、デジタルテスト入力信号ＳＤｉｎ１に基づいて、テストを受ける。
【００１６】
図３と図４Ａを参照すると、集積回路１がテストモードにあって、ダイ２２の演算回路をテストする時、アナログ基板パッドＡ１が、テストマシンからのアナログテスト入力信号ＳＡｉｎ２を受信し、且つ、アナログテスト入力信号ＳＡｉｎ２は、接合ラインＢＬ２０により、アナログダイパッドＢＡ１に送信される（ボンディングパッドＢＡｘがアナログダイパッドＢＡ１である）。このとき、レベルシフト回路４００は、金属ライン（即ち、金属ラインＭＬ２０）により、アナログダイパッドＢＡ１からアナログテスト入力信号ＳＡｉｎ２を受信するとともに、アナログテスト入力信号ＳＡｉｎ２の電圧レベルに基づいて、デジタルテスト入力信号ＳＤｉｎ２を生成する。このとき、制御回路４２は、スイッチ４０１Ａを停止させるとともに、スイッチ４０１Ｂを導通させて、出力端ＩＮ４０１と出力端ＯＵＴ４０１Ｂの間を介する経路を提供し、デジタルテスト入力信号ＳＤｉｎ２が、導通したスイッチ４０１Ｂ、および、金属ライン（即ち、金属ラインＭＬ２２）により、デジタルダイパッドＢＤ６に提供される（ボンディングパッドＢＤｙはアナログダイパッドＢＡ６とする）。デジタルテスト入力信号ＳＤｉｎ２は、接合ラインＢＬ２７により、デジタルダイパッドＴＤ６に送信され、且つ、さらに、ダイ２２の特定の演算回路に送信されて、この特定の演算回路は、デジタルテスト入力信号ＳＤｉｎ２に基づいて、テストを受ける。
【００１７】
電圧変換回路４０が電圧変換回路２１１である状況下で、電圧変換回路４０の動作は上記に類似するので、ここで記述しない。
【００１８】
図４Ｂを参照すると、電圧変換回路４１は、電圧生成回路４１０とスイッチング回路４１１を有し、スイッチング回路４１１は、さらに、スイッチ４１１Ａと４１１Ｂを有する。図４Ｂにおいて、電圧変換回路４１が示される以外に、制御回路４４と対応する演算回路４５が示され、この両者はどちらも、ダイ２２上に設置される。基板２０、ダイ２１、ダイ２２各自の金属導線とボンディングパッド、および、互いの間の接合ラインを分かりやすく表示するため、図３では、制御回路４４と演算回路４５が表示されていない。制御回路４４が設置されて、スイッチング回路４１１を制御し、演算回路４５が設置されて、ダイ２２の特定の操作を実行する。図４Ｂ中のボンディングパッドＢＡｍは、アナログダイパッドＢＡ３、あるいは、ＢＡ４であり、且つ、ボンディングパッドＢＤｎは、デジタルダイパッドＢＤ３、あるいは、ＢＤ４である。電圧変換回路４１が電圧変換回路２１２である時、ボンディングパッドＢＡｍは、アナログダイパッドＢＡ３であり、ボンディングパッドＢＤｎは、デジタルダイパッドＢＤ４である。電圧変換回路４１が電圧変換回路２１３である時、ボンディングパッドＢＡｍは、アナログダイパッドＢＡ４であり、ボンディングパッドＢＤｎは、デジタルダイパッドＢＤ３である。電圧生成回路４１０の入力端は、スイッチング回路４１１の出力端ＯＵＴ４１１に電気的に接続され、且つ、その出力端は、ボンディングパッドＢＡｍに電気的に接続される。スイッチ４１１Ａは、スイッチング回路４１１の入力端ＩＮ４１１Ａと出力端ＯＵＴ４１１の間に電気的に接続され、且つ、スイッチ４１１Ｂは、スイッチング回路４１１の入力端ＩＮ４１Ｂと出力端ＯＵＴ４１１の間に電気的に接続される。制御回路４４は、スイッチ４１１Ａと４１１Ｂに電気的に接続されて、スイッチ４１１Ａと４１１Ｂの導通／停止状態を制御する。演算回路４５は入力端ＩＮ４１１Ａに電気的に接続され、ボンディングパッドＢＤｎは、入力端ＩＮ４１１Ｂに電気的に接続される。以下の文で、電圧変換回路４１を電圧変換回路２１２とした例により説明する。
【００１９】
図３と図４Ｂを参照すると、集積回路１がテストモードにあって、演算回路４５のテスト後の結果を検査する時、制御回路４４は、スイッチ４１１Ａを導通させるとともに、スイッチ４１１Ｂを停止させて、入力端ＩＮ４１１Ａと出力端ＯＵＴ４１１の間を介する経路を提供し、演算回路４５からのデジタルテスト出力信号ＳＤｏｕｔ１が、導通したスイッチ４１１Ａにより、電圧生成回路４１０に提供される。たとえば、ここで言う演算回路４５は、すなわち、前述の演算回路４３であり、よって、ここで記述されるデジタルテスト出力信号ＳＤｏｕｔ１は、テスト済みの演算回路４３により生成され、たとえば、演算回路４３は、前述のデジタルテスト入力信号ＳＤｉｎ１のテストに基づいて、デジタルテスト出力信号ＳＤｏｕｔ１を生成する。電圧生成回路４１０は、デジタルテスト出力信号ＳＤｏｕｔ１に基づいて、特定の電圧レベルのアナログテスト出力信号ＳＡｏｕｔ１を生成し、且つ、金属ライン（即ち、金属ラインＭＬ２４）により、アナログダイパッドＢＡ３に送信される（ボンディングパッドＢＡｍはアナログダイパッドＢＡ３である）。アナログテスト出力信号ＳＡｏｕｔ１は、さらに、接合ラインＢＬ２２により、アナログ基板パッドＡ３に送信され、且つ、テストマシンは、アナログ基板パッドＡ３により、アナログテスト出力信号ＳＡｏｕｔ１を受信して、演算回路４３のテスト結果を検査する。
【００２０】
図３と図４Ｂを参照すると、集積回路１がテストモードにあって、ダイ２２の特定の演算回路のテスト後の結果を検査する時、特定の演算回路からのデジタルテスト出力信号ＳＤｏｕｔ２は、対応するデジタルダイパッドと対応する接合ライン（たとえば、デジタルダイパッドＴＤ４と接合ラインＢＬ２９）により、デジタルダイパッドＢＤ４に送信される（ボンディングパッドＢＤｎはデジタルダイパッドＢＡ４である）。ここで記述されるデジタルテスト出力信号ＳＤｏｕｔ２は、たとえば、ダイ２２のテスト済みの特定の演算回路により生成され、たとえば、特定の演算回路は、前述のデジタルテスト入力信号ＳＤｉｎ２のテストに基づいて、デジタルテスト出力信号ＳＤｏｕｔ１を生成する。このとき、制御回路４４は、スイッチ４１１Ａを停止させるとともに、スイッチ４１１Ｂを導通させて、入力端ＩＮ４１１Ｂと出力端ＯＵＴ４１１の間を介する経路を提供し、ダイ２２からのデジタルテスト出力信号ＳＤｏｕｔ２が、金属ライン（および、金属ラインＭＬ２６）と導通したスイッチ４１１Ｂにより、電圧生成回路４１０に提供される。電圧生成回路４１０は、デジタルテスト出力信号ＳＤｏｕｔ２に基づいて、特定の電圧レベルのアナログテスト出力信号ＳＡｏｕｔ２を生成し、且つ、金属ライン（即ち、金属ラインＭＬ２４）により、アナログダイパッドＢＡ３に送信される（ボンディングパッドＢＡｍはアナログダイパッドＢＡ３である）。アナログテスト出力信号ＳＡｏｕｔ２は、さらに、接合ラインＢＬ２２により、アナログ基板パッドＡ３に送信され、且つ、テストマシンは、アナログ基板パッドＡ３により、アナログテスト出力信号ＳＡｏｕｔ２を受信して、演算回路４３のテスト結果を検査する。
【００２１】
電圧変換回路４１が電圧変換回路２１３である状況下で、電圧変換回路４１の動作は上記に類似しているので、ここで説明を省略する。
【００２２】
本発明の一実施形態によると、基板２０は、デジタル基板ボンディングパッド（たとえば、Ｄ１、あるいは、Ｄ２）により、直接、マシンからのデジタルテスト入力信号を受信して、ダイ２１、あるいは、２２の演算回路をテストする。この状況下で、デジタルテスト入力信号は、少なくとも一つのデジタルダイパッドにより、直接、ダイ２１、あるいは、２２の対応する演算回路に送信され、電圧変換回路を経ない。図３を参照すると、たとえば、デジタルテスト入力信号は、接合ラインＢＬ２４により、デジタル基板ボンディングパッドＤ１から、デジタルダイパッドＢＤ１に送信されて、ダイ２１上の特定の演算回路をテストする。あるいは、デジタルテスト入力信号は、接合ラインＢＬ２５により、デジタル基板ボンディングパッドＤ２から、先ず、デジタルダイパッドＢＤ２に送信され、金属ラインＭＬ２８とボンディングパッドＢＤ２’から、デジタルダイパッドＴＤ１に送信されて、ダイ２２上の特定の演算回路をテストする。
【００２３】
本発明の別の実施形態によると、ダイ２１と２２の間を介する接合ラインの交錯を防止するため、ダイ２１と２２の間の電気的接続は、ダイ２１上に設置されるもうひとつのボンディングパッドを経由する。図３と図５を参照すると、図５中のデジタルダイパッドＴＤ４は、図３で示されるように、直接、接合ラインＢＬ２９により、デジタルダイパッドＢＤ４に電気的に接続されるのではなく、接合ラインＢＬ５１、デジタルダイパッドＢＤ３’、および、金属ラインＭＬ５１を経由して、デジタルダイパッドＢＤ３に電気的に接続される。図５中のデジタルダイパッドＴＤ３は、図３に示されるように、直接、接合ラインＢＬ３０により、デジタルダイパッドＢＤ３に電気的に接続されるのではなく、接合ラインＢＬ５０、デジタルダイパッドＢＤ４’、および、金属ラインＭＬ５０を経由して、デジタルダイパッドＢＤ４に電気的に接続される。
【００２４】
図６を参照すると、本発明の一実施形態による集積回路１’は、基板２０’と基板２０’上に設置される単一のダイ２１’を有する。基板２０’上のボンディングパッドの配置は、図３の基板２０とほぼ同じである。ダイ２１’と図３のダイ２１はほぼ同じであり、異なるのは、ダイ２１’が、図３のデジタルダイパッドＢＤ３、ＢＤ４、ＢＤ２、および、ＢＤ２’を有さないことである。基板２０’とダイ２１’の間の電気的接続は、図３の基板２０とダイ２１の間の電気的接続とほぼ同じであり、異なるのは、デジタル基板ボンディングパッドＤ２が、接合ラインＢＬ６０により、デジタルダイパッドＢＤ６０’に接続されることである。図６に示されるように、デジタルダイパッドＢＤ６０’は、さらに、金属ラインＭＬ６０により、ＢＤ６０に電気的に接続される。これにより分かるように、最終目的のデジタルダイパッドＢＤ６０が、デジタル基板ボンディングパッドＤ２から遠い時、デジタル基板ボンディングパッドＤ２から近い残りのデジタルダイパッドＢＤ６０’により、デジタル基板ボンディングパッドＤ２に経由される。
【００２５】
上述の実施形態によると、本案は、ダイ上に、動作が、デジタルアナログコンバータとアナログデジタルコンバータのような電圧変換回路を設置することにより、基板のアナログボンディングパッドも、テスト入力信号を受信して、ダイにテストを実行したり、ダイのアナログテスト結果を出力したりすることができる。このほか、ダイ（たとえば、ダイ２１）上の経由により、同一ピンペアによって、ダイ、あるいは、もう一つのダイ（たとえば、ダイ２２）にテストを実行することができ、これにより、パッケージ体のピン数量に限りがある状況下（即ち、基板のボンディングパッド数量に制限がある）でも、ダイへのテストを実現できる。
【００２６】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の思想を脱しない範囲内で各種の変形を加えることができる。
【符号の説明】
【００２７】
１、１’                集積回路
１０                    ピン
２０、２０’            基板
２１、２１’、２２      ダイ
４０、４１              電圧変換回路
４２、４４              制御回路
４３、４５              演算回路
２１０〜２１３          電圧変換回路
４００                  レベルシフト回路
４０１                  スイッチング回路
４０１Ａ、４０１Ｂ      スイッチ
４１０                  電圧生成回路
４１１                  スイッチング回路
４１１Ａ、４１１Ｂ      スイッチ
Ａ１〜Ａ４              アナログ基板パッド
Ｄ１〜Ｄ３              デジタル基板ボンディングパッド
ＢＡ１〜ＢＡ４          アナログダイパッド
ＢＡｘ、ＢＡｍ        アナログダイパッド
ＢＤ１〜ＢＤ６、ＢＤ２’〜ＢＤ４’    デジタルダイパッド
ＢＤ６０、ＢＤ６０’、ＢＤｙ、ＢＤｎ  デジタルダイパッド
ＢＬ２０〜ＢＬ３１、ＢＬ５０、ＢＬ５１、ＢＬ６０      接合ライン
ＩＮ４０１、ＩＮ４１１Ａ、ＩＮ４１１Ｂ                入力端
ＯＵＴ４０１Ａ、ＯＵＴ４０１Ｂ、ＯＵＴ４１１          出力端
ＭＬ２０〜ＭＬ２８、ＭＬ５０、ＭＬ５１、ＭＬ６０      金属ライン
ＳＡｉｎ１、ＳＡｉｎ２        アナログテスト入力信号
ＳＡｏｕｔ１、ＳＡｏｕｔ２    アナログテスト出力信号
ＳＤｉｎ１、ＳＤｉｎ２        デジタルテスト入力信号
ＳＤｏｕｔ１、ＳＤｏｕｔ２    デジタルテスト出力信号
ＴＤ１〜ＴＤ６                デジタルダイパッド
【図１】
2020064040.tif 000003
【図２Ａ】
2020064040.tif 000004
【図２Ｂ】
2020064040.tif 000005
【図３】
2020064040.tif 000006
【図４Ａ】
2020064040.tif 000007
【図４Ｂ】
2020064040.tif 000008
【図５】
2020064040.tif 000009
【図６】
2020064040.tif 000010