(57)【要約】【課題】半導体基板に高耐圧トランジスタを形成する必要がない、レベルシフタ回路を提供する。【解決手段】レベルシフタ回路は、半導体基板に形成されたトランジスタと、ＯＳトランジスタとを用いて構成される。レベルシフタ回路には、当該回路に入力されるデジタル信号の、ハイレベルを表す第１の高電源電位、および、ローレベルを表す低電源電位が供給される。レベルシフタ回路はチャージポンプ回路を有し、第１の高電源電位よりも電位が高い第２の高電源電位を生成し、入力されたデジタル信号のハイレベルを第２の高電源電位とする機能を有する。ＯＳトランジスタは、ソースとドレインとの間の耐圧が高いため、第２の高電源電位を導通または非導通とするスイッチとして用いることができる。【選択図】図１
2020014146.tif 000002
【特許請求の範囲】
【請求項１】
チャージポンプ回路と、
高耐圧トランジスタと、を有する半導体装置であって、
前記半導体装置には、第１の高電源電位および低電源電位が供給され、
前記第１の高電源電位は、前記低電源電位より、高い電位であり、
前記半導体装置には、前記第１の高電源電位および前記低電源電位を用いて、ハイレベルまたはローレベルが表されるデジタル信号が入力され、
前記チャージポンプ回路は、第２の高電源電位を生成する機能を有し、
前記第２の高電源電位は、前記第１の高電源電位より、高い電位であり、
前記半導体装置には、前記高耐圧トランジスタのソースとドレインとの間に、前記第２の高電源電位と前記低電源電位との電位差が印加される期間があり、
前記半導体装置は、前記第２の高電源電位および前記低電源電位を用いて、ハイレベルまたはローレベルが表されるデジタル信号を出力する機能を有し、
前記高耐圧トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする、半導体装置。
【請求項２】
請求項１において、
前記チャージポンプ回路は、半導体基板に形成されたトランジスタを有し、
前記高耐圧トランジスタは、前記半導体基板の上方に積層して形成されることを特徴とする、半導体装置。
【請求項３】
第１乃至第４トランジスタと、
容量素子と、
インバータと、
ダイオードと、
第１乃至第３配線と、
入力端子と、
出力端子と、を有し、
前記第１配線には、低電源電位が供給され、
前記第２配線には、高電源電位が供給され、
前記第３配線には、所定の電位が供給され、
前記高電源電位は、前記所定の電位より、高い電位であり、
前記所定の電位は、前記低電源電位より、高い電位であり、
前記入力端子は、前記インバータの入力端子、前記容量素子の第１端子、前記第１トランジスタのゲート、および、前記第３トランジスタのゲートと、電気的に接続され、
前記第１トランジスタのソースまたはドレインの一方は、前記第２配線と電気的に接続され、
前記第１トランジスタのソースまたはドレインの他方は、前記第３トランジスタのソースまたはドレインの一方、および、前記第２トランジスタのゲートと、電気的に接続され、
前記第３トランジスタのソースまたはドレインの他方は、前記第３配線と電気的に接続され、
前記第１トランジスタのボディは、前記第２配線と電気的に接続され、
前記第３トランジスタのボディは、前記第１配線と電気的に接続され、
前記インバータの出力端子は、前記第４トランジスタのゲートと電気的に接続され、
前記第４トランジスタのソースまたはドレインの一方は、前記第１配線と電気的に接続され、
前記ダイオードの入力端子は、前記第２配線と電気的に接続され、
前記ダイオードの出力端子は、前記容量素子の第２端子、前記第２トランジスタのソースまたはドレインの一方、および、前記第２トランジスタのボディと、電気的に接続され、
前記第２トランジスタのソースまたはドレインの他方は、前記第４トランジスタのソースまたはドレインの他方、および、前記出力端子と、電気的に接続され、
前記第４トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする、半導体装置。
【請求項４】
第１乃至第４トランジスタと、
第１および第２容量素子と、
第１および第２インバータと、
ダイオードと、
第１乃至第３配線と、
入力端子と、
出力端子と、を有し、
前記第１配線には、低電源電位が供給され、
前記第２配線には、高電源電位が供給され、
前記第３配線には、所定の電位が供給され、
前記高電源電位は、前記所定の電位より、高い電位であり、
前記所定の電位は、前記低電源電位より、高い電位であり、
前記入力端子は、前記第１インバータの入力端子、前記第１トランジスタのゲート、および、前記第３トランジスタのゲートと、電気的に接続され、
前記第１トランジスタのソースまたはドレインの一方は、前記第２配線と電気的に接続され、
前記第１トランジスタのソースまたはドレインの他方は、前記第３トランジスタのソースまたはドレインの一方、および、前記第２トランジスタのゲートと、電気的に接続され、
前記第３トランジスタのソースまたはドレインの他方は、前記第３配線と電気的に接続され、
前記第１トランジスタのボディは、前記第２配線と電気的に接続され、
前記第３トランジスタのボディは、前記第１配線と電気的に接続され、
前記第１インバータの出力端子は、前記第２インバータの入力端子、および、前記第４トランジスタのゲートと、電気的に接続され、
前記第２インバータの出力端子は、前記第２容量素子の第１端子と電気的に接続され、
前記第４トランジスタのソースまたはドレインの一方は、前記第１配線と電気的に接続され、
前記ダイオードの入力端子は、前記第２配線と電気的に接続され、
前記ダイオードの出力端子は、前記第１容量素子の第１端子、前記第２容量素子の第２端子、前記第２トランジスタのソースまたはドレインの一方、および、前記第２トランジスタのボディと、電気的に接続され、
前記第１容量素子の第２端子は、前記第１配線と電気的に接続され、
前記第２トランジスタのソースまたはドレインの他方は、前記第４トランジスタのソースまたはドレインの他方、および、前記出力端子と、電気的に接続され、
前記第４トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする、半導体装置。
【請求項５】
第１乃至第４トランジスタと、
第１および第２容量素子と、
インバータと、
ダイオードと、
第１乃至第３配線と、
入力端子と、
出力端子と、を有し、
前記第１配線には、低電源電位が供給され、
前記第２配線には、高電源電位が供給され、
前記第３配線には、所定の電位が供給され、
前記高電源電位は、前記所定の電位より、高い電位であり、
前記所定の電位は、前記低電源電位より、高い電位であり、
前記入力端子は、前記インバータの入力端子、前記第２容量素子の第１端子、前記第１トランジスタのゲート、および、前記第３トランジスタのゲートと、電気的に接続され、
前記第１トランジスタのソースまたはドレインの一方は、前記第２配線と電気的に接続され、
前記第１トランジスタのソースまたはドレインの他方は、前記第３トランジスタのソースまたはドレインの一方、および、前記第２トランジスタのゲートと、電気的に接続され、
前記第３トランジスタのソースまたはドレインの他方は、前記第３配線と電気的に接続され、
前記第１トランジスタのボディは、前記第２配線と電気的に接続され、
前記第３トランジスタのボディは、前記第１配線と電気的に接続され、
前記インバータの出力端子は、前記第４トランジスタのゲートと電気的に接続され、
前記第４トランジスタのソースまたはドレインの一方は、前記第１配線と電気的に接続され、
前記ダイオードの入力端子は、前記第２配線と電気的に接続され、
前記ダイオードの出力端子は、前記第１容量素子の第１端子、前記第２容量素子の第２端子、前記第２トランジスタのソースまたはドレインの一方、および、前記第２トランジスタのボディと、電気的に接続され、
前記第１容量素子の第２端子は、前記第１配線と電気的に接続され、
前記第２トランジスタのソースまたはドレインの他方は、前記第４トランジスタのソースまたはドレインの他方、および、前記出力端子と、電気的に接続され、
前記第４トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする、半導体装置。
【請求項６】
第１乃至第５トランジスタと、
第１および第２容量素子と、
第１および第２インバータと、
ダイオードと、
第１乃至第３配線と、
入力端子と、
出力端子と、を有し、
前記第１配線には、低電源電位が供給され、
前記第２配線には、高電源電位が供給され、
前記第３配線には、所定の電位が供給され、
前記高電源電位は、前記所定の電位より、高い電位であり、
前記所定の電位は、前記低電源電位より、高い電位であり、
前記入力端子は、前記第１インバータの入力端子、前記第１トランジスタのゲート、および、前記第３トランジスタのゲートと、電気的に接続され、
前記第１トランジスタのソースまたはドレインの一方は、前記第２配線と電気的に接続され、
前記第１トランジスタのソースまたはドレインの他方は、前記第３トランジスタのソースまたはドレインの一方、および、前記第２トランジスタのゲートと、電気的に接続され、
前記第３トランジスタのソースまたはドレインの他方は、前記第３配線と電気的に接続され、
前記第１トランジスタのボディは、前記第２配線と電気的に接続され、
前記第３トランジスタのボディは、前記第１配線と電気的に接続され、
前記第１インバータの出力端子は、前記第２インバータの入力端子、および、前記第４トランジスタのゲートと、電気的に接続され、
前記第２インバータの出力端子は、前記第２容量素子の第１端子と電気的に接続され、
前記第４トランジスタのソースまたはドレインの一方は、前記第１配線と電気的に接続され、
前記ダイオードの入力端子は、前記第２配線と電気的に接続され、
前記ダイオードの出力端子は、前記第１容量素子の第１端子、前記第２容量素子の第２端子、前記第２トランジスタのソースまたはドレインの一方、および、前記第２トランジスタのボディと、電気的に接続され、
前記第１容量素子の第２端子は、前記第１配線と電気的に接続され、
前記第４トランジスタのソースまたはドレインの他方は、前記第５トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第５トランジスタのゲートは、前記第２配線と電気的に接続され、
前記第２トランジスタのソースまたはドレインの他方は、前記第５トランジスタのソースまたはドレインの他方、および、前記出力端子と、電気的に接続され、
前記第４トランジスタおよび前記第５トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする、半導体装置。
【請求項７】
第１乃至第６トランジスタと、
第１および第２容量素子と、
第１および第２インバータと、
ダイオードと、
アナログスイッチと、
第１乃至第３配線と、
入力端子と、
出力端子と、を有し、
前記第１配線には、低電源電位が供給され、
前記第２配線には、高電源電位が供給され、
前記第３配線には、所定の電位が供給され、
前記高電源電位は、前記所定の電位より、高い電位であり、
前記所定の電位は、前記低電源電位より、高い電位であり、
前記入力端子は、前記第１インバータの入力端子、前記第１トランジスタのゲート、および、前記第３トランジスタのゲートと、電気的に接続され、
前記第１トランジスタのソースまたはドレインの一方は、前記第２配線と電気的に接続され、
前記第１トランジスタのソースまたはドレインの他方は、前記第３トランジスタのソースまたはドレインの一方、および、前記第２トランジスタのゲートと、電気的に接続され、
前記第３トランジスタのソースまたはドレインの他方は、前記第３配線と電気的に接続され、
前記第１トランジスタのボディは、前記第２配線と電気的に接続され、
前記第３トランジスタのボディは、前記第１配線と電気的に接続され、
前記アナログスイッチは、第１入力端子、第２入力端子、第１出力端子、および、第２出力端子と、を有し、
前記アナログスイッチは、前記第１入力端子に前記高電源電位が印加され、かつ、前記第２入力端子に前記低電源電位が印加された場合、前記第１出力端子と、前記第２出力端子と、を導通状態とする機能を有し、
前記アナログスイッチは、前記第１入力端子に前記低電源電位が印加され、かつ、前記第２入力端子に前記高電源電位が印加された場合、前記第１出力端子と、前記第２出力端子と、を非導通状態とする機能を有し、
前記第１インバータの出力端子は、前記第２インバータの入力端子、前記アナログスイッチの第２入力端子、前記第６トランジスタのゲート、および、前記第４トランジスタのゲートと、電気的に接続され、
前記第２インバータの出力端子は、前記アナログスイッチの第１入力端子と電気的に接続され、
前記アナログスイッチの第１出力端子は、前記第２容量素子の第１端子、および、前記第６トランジスタのソースまたはドレインの一方と、電気的に接続され、
前記アナログスイッチの第２出力端子は、前記第２配線と電気的に接続され、
前記第６トランジスタのソースまたはドレインの他方は、前記第１配線と電気的に接続され、
前記第６トランジスタのボディは、前記第１配線と電気的に接続され、
前記第４トランジスタのソースまたはドレインの一方は、前記第１配線と電気的に接続され、
前記ダイオードの入力端子は、前記第２配線と電気的に接続され、
前記ダイオードの出力端子は、前記第１容量素子の第１端子、前記第２容量素子の第２端子、前記第２トランジスタのソースまたはドレインの一方、および、前記第２トランジスタのボディと、電気的に接続され、
前記第１容量素子の第２端子は、前記第１配線と電気的に接続され、
前記第４トランジスタのソースまたはドレインの他方は、前記第５トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第５トランジスタのゲートは、前記第２配線と電気的に接続され、
前記第２トランジスタのソースまたはドレインの他方は、前記第５トランジスタのソースまたはドレインの他方、および、前記出力端子と、電気的に接続され、
前記第４トランジスタおよび前記第５トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は、レベルシフタ回路に関する。
【０００２】
また、本発明の一形態は、半導体装置に関する。本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品、集積回路を備えた電子機器は、半導体装置の一例である。
【０００３】
なお、本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【背景技術】
【０００４】
ハイレベルまたはローレベル（ＨｉｇｈまたはＬｏｗ、ＨまたはＬ、１または０、等と表される場合がある）で表されるデジタル信号を扱う回路（デジタル回路、ともいう）として、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路が広く知られている。ＣＭＯＳ回路は、例えば、単結晶シリコン基板に形成された、ｎチャネル型トランジスタとｐチャネル型トランジスタを用いて構成される。
【０００５】
多くの場合、デジタル回路には高電源電位と低電源電位が供給され、ハイレベルは高電源電位を用いて表され、ローレベルは低電源電位を用いて表される。
【０００６】
ＣＭＯＳ回路は、高電源電位と低電源電位との間に、ｎチャネル型トランジスタとｐチャネル型トランジスタが直列接続された回路構成を有し、ｎチャネル型トランジスタが導通状態のときｐチャネル型トランジスタは非導通状態であり、ｎチャネル型トランジスタが非導通状態のときｐチャネル型トランジスタは導通状態である。すなわち、ハイレベルまたはローレベルが決定した後は、高電源電位から低電源電位に貫通電流が流れない（トランジスタのオフ電流等を除く）特徴を有する。
【０００７】
ここで、ハイレベルを表す電位、または、ローレベルを表す電位（または、その双方）が異なる第１の回路と第２の回路との間で、デジタル信号の受け渡しを行いたい場合、ハイレベルを表す電位、または、ローレベルを表す電位を変更する必要がある。この時、レベルシフタ回路（レベルシフタ、レベル変換回路、ともいう）が用いられる。
【０００８】
レベルシフタ回路は、例えば、第１の高電源電位、第１の高電源電位より電位が高い第２の高電源電位、および、低電源電位（第１の高電源電位より電位が低い）が供給され、第１の高電源電位と低電源電位を用いて、ハイレベルまたはローレベルが表されるデジタル信号が入力された場合、第２の高電源電位と低電源電位を用いて、ハイレベルまたはローレベルが表されるデジタル信号に変換する機能を有する。
【０００９】
一方、トランジスタに適用可能な半導体として、酸化物半導体が近年注目されている。酸化物半導体を用いたトランジスタ（酸化物半導体トランジスタ、ＯＳトランジスタ、ともいう）は、トランジスタのオフ電流が非常に小さい、ソースとドレインとの間に高い電圧（電位差、ともいう）を印加できる（耐圧が高い、ともいう）、薄膜トランジスタであり積層して設けることができる、等の特徴を有する。例えば、単結晶シリコン基板に形成されたトランジスタ（Ｓｉトランジスタ、ともいう）を用いて第１の回路を構成し、その上方に、ＯＳトランジスタを用いた第２の回路を積層して設けることができる。
【００１０】
特許文献１には、駆動回路や制御回路などの周辺回路を形成した半導体基板上に、ＯＳトランジスタを用いた複数のメモリセルを有する半導体装置、および、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のメモリセルにＯＳトランジスタを用いた例が、開示されている。例えば、単結晶シリコン基板に形成されたＳｉトランジスタを用いて周辺回路を構成し、その上方に、ＯＳトランジスタを用いたメモリセルを積層して設けることができる。ＯＳトランジスタを用いたメモリセルを、周辺回路を形成した単結晶シリコン基板上に設けることで、チップ面積が削減できる、ＯＳトランジスタのオフ電流は非常に小さいため記憶したデータを長時間保持できる、といった特徴を有する。
【００１１】
酸化物半導体に関して、例えば、酸化インジウム、酸化亜鉛など、一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ−Ｇａ−Ｚｎ酸化物（ＩＧＺＯともいう）に関する研究が盛んに行われている。
【００１２】
ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ）構造、およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３参照）。
【００１３】
非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いて、トランジスタを作製する技術が開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献４および非特許文献５に示されている。
【００１４】
非特許文献６では、酸化物半導体を用いたトランジスタの、オフ電流が非常に小さいことが報告され、非特許文献７および非特許文献８では、オフ電流が非常に小さい性質を利用した、ＬＳＩおよびディスプレイが報告されている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２０１２−２５６８２０号公報
【非特許文献】
【００１６】
【非特許文献１】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，“ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１２，ｖｏｌｕｍｅ  ４３，ｉｓｓｕｅ  １，ｐ．１８３−１８６
【非特許文献２】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，“Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”，２０１４，ｖｏｌｕｍｅ  ５３，Ｎｕｍｂｅｒ  ４Ｓ，ｐ．０４ＥＤ１８−１−０４ＥＤ１８−１０
【非特許文献３】Ｓ．Ｉｔｏ  ｅｔ  ａｌ．，“Ｔｈｅ  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＡＭ−ＦＰＤ’１３  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１３，ｐ．１５１−１５４
【非特許文献４】Ｓ．Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，“ＥＣＳ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ”，２０１４，ｖｏｌｕｍｅ  ３，ｉｓｓｕｅ  ９，ｐ．Ｑ３０１２−Ｑ３０２２
【非特許文献５】Ｓ．Ｙａｍａｚａｋｉ，“ＥＣＳ  Ｔｒａｎｓａｃｔｉｏｎｓ”，２０１４，ｖｏｌｕｍｅ  ６４，ｉｓｓｕｅ  １０，ｐ．１５５−１６４
【非特許文献６】Ｋ．Ｋａｔｏ  ｅｔ  ａｌ．，“Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ”，２０１２，ｖｏｌｕｍｅ  ５１，ｐ．０２１２０１−１−０２１２０１−７
【非特許文献７】Ｓ．Ｍａｔｓｕｄａ  ｅｔ  ａｌ．，“２０１５  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１５，ｐ．Ｔ２１６−Ｔ２１７
【非特許文献８】Ｓ．Ａｍａｎｏ  ｅｔ  ａｌ．，“ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ”，２０１０，ｖｏｌｕｍｅ  ４１，ｉｓｓｕｅ  １，ｐ．６２６−６２９
【発明の概要】
【発明が解決しようとする課題】
【００１７】
例えば、Ｓｉトランジスタを用いて構成されたレベルシフタ回路に、第１の高電源電位、第１の高電源電位より電位が高い第２の高電源電位、および、低電源電位（第１の高電源電位より電位が低い）が供給された場合を想定する。この場合、Ｓｉトランジスタは、低電源電位と第１の高電源電位との電位差（電圧、ともいう）で動作する第１のトランジスタ群と、低電源電位と第２の高電源電位との電位差で動作する第２のトランジスタ群とに分けられる。
【００１８】
第２のトランジスタ群に属するトランジスタには、第１のトランジスタ群に属するトランジスタよりも、高い電圧が印加されるため、第２のトランジスタ群に属するトランジスタは、第１のトランジスタ群に属するトランジスタとは異なる製造プロセスを用いて作製されることがあった。例えば、絶縁膜の厚さ、注入する不純物に関する濃度や分布等において、第２のトランジスタ群に属するトランジスタは、高耐圧トランジスタとして、第１のトランジスタ群に属するトランジスタとは作り分けられることがあった。
【００１９】
第２のトランジスタ群に属するトランジスタを、第１のトランジスタ群に属するトランジスタと異なる製造プロセスを用いて作製することは、製造プロセスを複雑にし、製造コストが高くなるといった課題があった。
【００２０】
本発明の一形態は、半導体基板にトランジスタを形成する製造プロセスにおいて、印加される電圧に応じてトランジスタを作りわける必要がない、レベルシフタ回路を提供することを課題の一つとする。または、本発明の一形態は、製造プロセスが複雑でない、レベルシフタ回路を提供することを課題の一つとする。または、本発明の一形態は、製造コストを抑えた、レベルシフタ回路を提供することを課題の一つとする。
【００２１】
または、本発明の一形態は、半導体基板にトランジスタを形成する製造プロセスにおいて、印加される電圧に応じてトランジスタを作りわける必要がない、レベルシフタ回路を有する半導体装置を提供することを課題の一つとする。または、本発明の一形態は、半導体基板にトランジスタを形成する製造プロセスにおいて、印加される電圧に応じてトランジスタを作りわける必要がない、レベルシフタ回路を有する電子機器を提供することを課題の一つとする。
【００２２】
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００２３】
本発明の一形態は、チャージポンプ回路と、高耐圧トランジスタとを有する半導体装置である。半導体装置には、第１の高電源電位および低電源電位が供給され、第１の高電源電位は、低電源電位より高い電位であり、半導体装置には、第１の高電源電位および低電源電位を用いて、ハイレベルまたはローレベルが表されるデジタル信号が入力される。チャージポンプ回路は、第２の高電源電位を生成する機能を有し、第２の高電源電位は、第１の高電源電位より高い電位であり、半導体装置には、高耐圧トランジスタのソースとドレインとの間に、第２の高電源電位と低電源電位との電位差が印加される期間がある。半導体装置は、第２の高電源電位および低電源電位を用いて、ハイレベルまたはローレベルが表されるデジタル信号を出力する機能を有し、高耐圧トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする。
【００２４】
また、上記形態において、チャージポンプ回路は、半導体基板に形成されたトランジスタを有し、高耐圧トランジスタは、半導体基板の上方に積層して形成されることを特徴とする。
【００２５】
また、本発明の一形態は、第１乃至第４トランジスタと、容量素子と、インバータと、ダイオードと、第１乃至第３配線と、入力端子と、出力端子とを有する半導体装置である。第１配線には低電源電位が供給され、第２配線には高電源電位が供給され、第３配線には所定の電位が供給され、高電源電位は、所定の電位より高い電位であり、所定の電位は、低電源電位より高い電位である。入力端子は、インバータの入力端子、容量素子の第１端子、第１トランジスタのゲート、および、第３トランジスタのゲートと電気的に接続され、第１トランジスタのソースまたはドレインの一方は、第２配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第３トランジスタのソースまたはドレインの一方、および、第２トランジスタのゲートと電気的に接続される。第３トランジスタのソースまたはドレインの他方は、第３配線と電気的に接続され、第１トランジスタのボディは、第２配線と電気的に接続され、第３トランジスタのボディは、第１配線と電気的に接続される。インバータの出力端子は、第４トランジスタのゲートと電気的に接続され、第４トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続される。ダイオードの入力端子は、第２配線と電気的に接続され、ダイオードの出力端子は、容量素子の第２端子、第２トランジスタのソースまたはドレインの一方、および、第２トランジスタのボディと電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第４トランジスタのソースまたはドレインの他方、および、出力端子と電気的に接続され、第４トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする。
【００２６】
また、本発明の一形態は、第１乃至第４トランジスタと、第１および第２容量素子と、第１および第２インバータと、ダイオードと、第１乃至第３配線と、入力端子と、出力端子とを有する半導体装置である。第１配線には低電源電位が供給され、第２配線には高電源電位が供給され、第３配線には所定の電位が供給され、高電源電位は、所定の電位より高い電位であり、所定の電位は、低電源電位より高い電位である。入力端子は、第１インバータの入力端子、第１トランジスタのゲート、および、第３トランジスタのゲートと電気的に接続され、第１トランジスタのソースまたはドレインの一方は、第２配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第３トランジスタのソースまたはドレインの一方、および、第２トランジスタのゲートと電気的に接続される。第３トランジスタのソースまたはドレインの他方は、第３配線と電気的に接続され、第１トランジスタのボディは、第２配線と電気的に接続され、第３トランジスタのボディは、第１配線と電気的に接続される。第１インバータの出力端子は、第２インバータの入力端子、および、第４トランジスタのゲートと電気的に接続され、第２インバータの出力端子は、第２容量素子の第１端子と電気的に接続され、第４トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続される。ダイオードの入力端子は、第２配線と電気的に接続され、ダイオードの出力端子は、第１容量素子の第１端子、第２容量素子の第２端子、第２トランジスタのソースまたはドレインの一方、および、第２トランジスタのボディと電気的に接続され、第１容量素子の第２端子は、第１配線と電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第４トランジスタのソースまたはドレインの他方、および、出力端子と電気的に接続され、第４トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする。
【００２７】
また、本発明の一形態は、第１乃至第４トランジスタと、第１および第２容量素子と、インバータと、ダイオードと、第１乃至第３配線と、入力端子と、出力端子とを有する半導体装置である。第１配線には低電源電位が供給され、第２配線には高電源電位が供給され、第３配線には所定の電位が供給され、高電源電位は、所定の電位より高い電位であり、所定の電位は、低電源電位より高い電位である。入力端子は、インバータの入力端子、第２容量素子の第１端子、第１トランジスタのゲート、および、第３トランジスタのゲートと電気的に接続され、第１トランジスタのソースまたはドレインの一方は、第２配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第３トランジスタのソースまたはドレインの一方、および、第２トランジスタのゲートと電気的に接続される。第３トランジスタのソースまたはドレインの他方は、第３配線と電気的に接続され、第１トランジスタのボディは、第２配線と電気的に接続され、第３トランジスタのボディは、第１配線と電気的に接続される。インバータの出力端子は、第４トランジスタのゲートと電気的に接続され、第４トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続される。ダイオードの入力端子は、第２配線と電気的に接続され、ダイオードの出力端子は、第１容量素子の第１端子、第２容量素子の第２端子、第２トランジスタのソースまたはドレインの一方、および、第２トランジスタのボディと電気的に接続され、第１容量素子の第２端子は、第１配線と電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第４トランジスタのソースまたはドレインの他方、および、出力端子と電気的に接続され、第４トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする。
【００２８】
また、本発明の一形態は、第１乃至第５トランジスタと、第１および第２容量素子と、第１および第２インバータと、ダイオードと、第１乃至第３配線と、入力端子と、出力端子とを有する半導体装置である。第１配線には低電源電位が供給され、第２配線には高電源電位が供給され、第３配線には所定の電位が供給され、高電源電位は、所定の電位より高い電位であり、所定の電位は、低電源電位より高い電位である。入力端子は、第１インバータの入力端子、第１トランジスタのゲート、および、第３トランジスタのゲートと電気的に接続され、第１トランジスタのソースまたはドレインの一方は、第２配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第３トランジスタのソースまたはドレインの一方、および、第２トランジスタのゲートと電気的に接続される。第３トランジスタのソースまたはドレインの他方は、第３配線と電気的に接続され、第１トランジスタのボディは、第２配線と電気的に接続され、第３トランジスタのボディは、第１配線と電気的に接続される。第１インバータの出力端子は、第２インバータの入力端子、および、第４トランジスタのゲートと電気的に接続され、第２インバータの出力端子は、第２容量素子の第１端子と電気的に接続され、第４トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続される。ダイオードの入力端子は、第２配線と電気的に接続され、ダイオードの出力端子は、第１容量素子の第１端子、第２容量素子の第２端子、第２トランジスタのソースまたはドレインの一方、および、第２トランジスタのボディと電気的に接続され、第１容量素子の第２端子は、第１配線と電気的に接続される。第４トランジスタのソースまたはドレインの他方は、第５トランジスタのソースまたはドレインの一方と電気的に接続され、第５トランジスタのゲートは、第２配線と電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第５トランジスタのソースまたはドレインの他方、および、出力端子と電気的に接続され、第４トランジスタおよび第５トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする。
【００２９】
また、本発明の一形態は、第１乃至第６トランジスタと、第１および第２容量素子と、第１および第２インバータと、ダイオードと、アナログスイッチと、第１乃至第３配線と、入力端子と、出力端子とを有する半導体装置である。第１配線には低電源電位が供給され、第２配線には高電源電位が供給され、第３配線には所定の電位が供給され、高電源電位は、所定の電位より高い電位であり、所定の電位は、低電源電位より高い電位である。入力端子は、第１インバータの入力端子、第１トランジスタのゲート、および、第３トランジスタのゲートと電気的に接続され、第１トランジスタのソースまたはドレインの一方は、第２配線と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第３トランジスタのソースまたはドレインの一方、および、第２トランジスタのゲートと電気的に接続される。第３トランジスタのソースまたはドレインの他方は、第３配線と電気的に接続され、第１トランジスタのボディは、第２配線と電気的に接続され、第３トランジスタのボディは、第１配線と電気的に接続される。アナログスイッチは、第１入力端子、第２入力端子、第１出力端子、および、第２出力端子とを有し、アナログスイッチは、第１入力端子に高電源電位が印加され、かつ、第２入力端子に低電源電位が印加された場合、第１出力端子と、第２出力端子とを導通状態とする機能を有し、アナログスイッチは、第１入力端子に低電源電位が印加され、かつ、第２入力端子に高電源電位が印加された場合、第１出力端子と、第２出力端子とを非導通状態とする機能を有する。第１インバータの出力端子は、第２インバータの入力端子、アナログスイッチの第２入力端子、第６トランジスタのゲート、および、第４トランジスタのゲートと電気的に接続され、第２インバータの出力端子は、アナログスイッチの第１入力端子と電気的に接続され、アナログスイッチの第１出力端子は、第２容量素子の第１端子、および、第６トランジスタのソースまたはドレインの一方と電気的に接続され、アナログスイッチの第２出力端子は、第２配線と電気的に接続され、第６トランジスタのソースまたはドレインの他方は、第１配線と電気的に接続され、第６トランジスタのボディは、第１配線と電気的に接続され、第４トランジスタのソースまたはドレインの一方は、第１配線と電気的に接続される。ダイオードの入力端子は、第２配線と電気的に接続され、ダイオードの出力端子は、第１容量素子の第１端子、第２容量素子の第２端子、第２トランジスタのソースまたはドレインの一方、および、第２トランジスタのボディと電気的に接続され、第１容量素子の第２端子は、第１配線と電気的に接続される。第４トランジスタのソースまたはドレインの他方は、第５トランジスタのソースまたはドレインの一方と電気的に接続され、第５トランジスタのゲートは、第２配線と電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第５トランジスタのソースまたはドレインの他方、および、出力端子と電気的に接続され、第４トランジスタおよび第５トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする。
【発明の効果】
【００３０】
本発明の一形態により、半導体基板にトランジスタを形成する製造プロセスにおいて、印加される電圧に応じてトランジスタを作りわける必要がない、レベルシフタ回路を提供することができる。または、本発明の一形態により、製造プロセスが複雑でない、レベルシフタ回路を提供することができる。または、本発明の一形態により、製造コストを抑えた、レベルシフタ回路を提供することができる。
【００３１】
または、本発明の一形態により、半導体基板にトランジスタを形成する製造プロセスにおいて、印加される電圧に応じてトランジスタを作りわける必要がない、レベルシフタ回路を有する半導体装置を提供することができる。または、本発明の一形態により、半導体基板にトランジスタを形成する製造プロセスにおいて、印加される電圧に応じてトランジスタを作りわける必要がない、レベルシフタ回路を有する電子機器を提供することができる。
【００３２】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００３３】
【図１】半導体装置の構成例を示す回路図。
【図２】半導体装置の動作例を説明するタイミングチャート。
【図３】半導体装置の構成例を示す回路図。
【図４】半導体装置の構成例を示す回路図。
【図５】半導体装置の構成例を示す断面図。
【図６】トランジスタの構造例を示す断面図。
【図７】（Ａ）トランジスタの構造例を示す上面図、（Ｂ、Ｃ）トランジスタの構造例を示す断面図。
【図８】（Ａ）トランジスタの構造例を示す上面図、（Ｂ、Ｃ）トランジスタの構造例を示す断面図。
【図９】（Ａ）トランジスタの構造例を示す上面図、（Ｂ、Ｃ）トランジスタの構造例を示す断面図。
【図１０】（Ａ）トランジスタの構造例を示す上面図、（Ｂ、Ｃ）トランジスタの構造例を示す断面図。
【図１１】（Ａ）トランジスタの構造例を示す上面図、（Ｂ、Ｃ）トランジスタの構造例を示す断面図。
【図１２】（Ａ）トランジスタの構造例を示す上面図、（Ｂ）トランジスタの構造例を示す斜視図。
【図１３】トランジスタの構造例を示す断面図。
【図１４】メモリの構成例を示すブロック図。
【図１５】（Ａ）メモリセルアレイを説明する図、（Ｂ）メモリセルの構成例を示す回路図。
【図１６】ワード線ドライバ回路を説明する図。
【図１７】メモリの構成例を示す斜視概略図。
【図１８】電子機器の構成例を示す図。
【図１９】電子機器の構成例を示す図。
【図２０】電子機器の構成例を示す図。
【図２１】電子機器の構成例を示す図。
【発明を実施するための形態】
【００３４】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００３５】
また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。また、１つの実施の形態の中に複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
【００３６】
なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
【００３７】
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
【００３８】
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００３９】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００４０】
また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
【００４１】
また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
【００４２】
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。
【００４３】
また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド電位）との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることができる。
【００４４】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
【００４５】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等において、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００４６】
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタが非導通状態（オフ状態、遮断状態、ともいう）にあるときのドレイン電流をいう。非導通状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネル型トランジスタのオフ電流とは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流、という場合がある。
【００４７】
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタが非導通状態にあるときのソース電流をいう場合がある。また、オフ電流と同じ意味で、リーク電流という場合がある。また、本明細書等において、オフ電流とは、トランジスタが非導通状態にあるときに、ソースとドレインとの間に流れる電流をいう場合がある。
【００４８】
また、本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ともいう）などに分類される。
【００４９】
例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことができる。すなわち、チャネル形成領域に金属酸化物を有するトランジスタを、「酸化物半導体トランジスタ」、「ＯＳトランジスタ」と呼ぶことができる。同様に、上述した、「酸化物半導体を用いたトランジスタ」も、チャネル形成領域に金属酸化物を有するトランジスタである。
【００５０】
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と呼称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。
【００５１】
（実施の形態１）
本実施の形態では、本発明の一形態に係わるレベルシフタ回路の構成例について説明する。本発明の一形態に係わるレベルシフタ回路は、半導体特性を利用することで機能する回路であり、半導体基板に形成されたトランジスタと、ＯＳトランジスタとを有する。また、本発明の一形態に係わるレベルシフタ回路は、当該回路の外部から供給される第１の高電源電位よりも電位が高い、第２の高電源電位を生成する機能を有する。
【００５２】
＜半導体装置の構成例１＞
図１（Ａ）は、半導体装置１１０の構成例を示す回路図である。
【００５３】
半導体装置１１０は、本発明の一形態に係わるレベルシフタ回路である。半導体装置１１０は、トランジスタ１１、トランジスタ１２、トランジスタ２１、トランジスタ３１、容量素子４１、容量素子４２、インバータ５１、インバータ５２、および、ダイオード６１、を有する。
【００５４】
トランジスタ１１およびトランジスタ１２はｐチャネル型トランジスタであり、トランジスタ２１はｎチャネル型トランジスタであり、トランジスタ３１はＯＳトランジスタである。ＯＳトランジスタはｎチャネル型トランジスタである。また、トランジスタ１１、トランジスタ１２、およびトランジスタ２１は、ゲート、ドレイン、ソースに加えて、ボディ（端子）（バルク、ともいう）を有する。
【００５５】
トランジスタ１１、トランジスタ１２、トランジスタ２１、インバータ５１、インバータ５２、および、ダイオード６１は、半導体基板に形成したトランジスタを用いて構成されている。半導体基板は、トランジスタのチャネル領域を形成することが可能であれば、特に限定されない。例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、化合物半導体基板（ＳｉＣ基板、ＧａＮ基板など）、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。
【００５６】
また、ＳＯＩ基板として、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて形成されたＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）基板や、水素イオン注入により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開するスマートカット法、ＥＬＴＲＡＮ法（登録商標：Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ  Ｔｒａｎｓｆｅｒ）などを用いて形成されたＳＯＩ基板を用いてもよい。単結晶基板を用いて形成したトランジスタは、チャネル形成領域に単結晶半導体を有する。
【００５７】
一方、ＯＳトランジスタは薄膜トランジスタであるため、トランジスタ３１は、半導体基板上に積層して設けることができる。また、酸化物半導体のバンドギャップは２．５ｅＶ以上、好ましくは３．０ｅＶ以上であるため、ＯＳトランジスタは熱励起によるリーク電流が小さく、オフ電流が非常に小さい特徴を有する。また、ＯＳトランジスタはソースとドレインとの間の耐圧が高い。
【００５８】
ＯＳトランジスタのチャネル形成領域に用いられる金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）が代表的である。電子供与体（ドナー）となる水分、水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性）、または実質的にｉ型にすることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。なお、ＯＳトランジスタの詳細については、実施の形態３で説明する。
【００５９】
図１（Ａ）において、配線ＶＳＳには低電源電位Ｖｓが供給され、配線ＶＤＤには高電源電位Ｖｄが供給され、配線ＶＣＯＭには所定の電位Ｖｃが供給される。ここで、高電源電位Ｖｄは低電源電位Ｖｓより高い電位であり、所定の電位Ｖｃは、低電源電位Ｖｓより高く、高電源電位Ｖｄより低い電位である。例えば、所定の電位Ｖｃを、（低電源電位Ｖｓ＋高電源電位Ｖｄ）／２とすることができる。
【００６０】
また、半導体装置１１０は、入力端子ＩＮおよび出力端子ＯＵＴを有する。
【００６１】
入力端子ＩＮは、インバータ５１の入力端子、トランジスタ１１のゲート、および、トランジスタ２１のゲートと、電気的に接続され、トランジスタ１１のソースまたはドレインの一方は、配線ＶＤＤと電気的に接続され、トランジスタ１１のソースまたはドレインの他方は、トランジスタ２１のソースまたはドレインの一方、および、トランジスタ１２のゲートと、電気的に接続される。トランジスタ２１のソースまたはドレインの他方は、配線ＶＣＯＭと電気的に接続され、トランジスタ１１のボディは、配線ＶＤＤと電気的に接続され、トランジスタ２１のボディは、配線ＶＳＳと電気的に接続される。
【００６２】
インバータ５１の出力端子は、インバータ５２の入力端子、および、トランジスタ３１のゲートと、電気的に接続され、インバータ５２の出力端子は、容量素子４２の第１端子と電気的に接続される。トランジスタ３１のソースまたはドレインの一方は、配線ＶＳＳと電気的に接続される。
【００６３】
ダイオード６１の入力端子は、配線ＶＤＤと電気的に接続され、ダイオード６１の出力端子は、容量素子４１の第１端子、容量素子４２の第２端子、トランジスタ１２のソースまたはドレインの一方、および、トランジスタ１２のボディと、電気的に接続される。容量素子４１の第２端子は、配線ＶＳＳと電気的に接続され、トランジスタ１２のソースまたはドレインの他方は、トランジスタ３１のソースまたはドレインの他方、および、出力端子ＯＵＴと、電気的に接続される。
【００６４】
ここで、ダイオード６１の出力端子、容量素子４１の第１端子、容量素子４２の第２端子、トランジスタ１２のソースまたはドレインの一方、および、トランジスタ１２のボディが、電気的に接続されたノードをノードＮ１１と呼称する。
【００６５】
一方、ダイオード６１、および、容量素子４２は、チャージポンプ回路を形成する。ダイオード６１は、ノードＮ１１の電位が高電源電位Ｖｄより低い場合、配線ＶＤＤとノードＮ１１との間を導通状態とし、ノードＮ１１の電位を高電源電位Ｖｄとする機能を有する。容量素子４２は、容量素子４２の第１端子の電位が、低電源電位Ｖｓから高電源電位Ｖｄに変化すると、容量結合により、ノードＮ１１の電位を押し上げる機能を有する。ノードＮ１１の電位が高電源電位Ｖｄより高い場合、ダイオード６１は、配線ＶＤＤとノードＮ１１との間を非導通状態とするため、ノードＮ１１には、高電源電位Ｖｄより高い電位が生成される。この電位を、高電源電位Ｖｈ（第２の高電源電位）と呼ぶ。
【００６６】
図１（Ｂ）は、インバータ５１およびインバータ５２に適用可能な、インバータ５０のシンボルである。インバータ５０は、入力端子ＩＮおよび出力端子ＯＵＴを有する。
【００６７】
図１（Ｃ）は、インバータ５０の構成例を示す回路図である。インバータ５０は、トランジスタ１３およびトランジスタ２３を有し、トランジスタ１３はｐチャネル型トランジスタであり、トランジスタ２３はｎチャネル型トランジスタである。
【００６８】
入力端子ＩＮは、トランジスタ１３のゲート、および、トランジスタ２３のゲートと、電気的に接続される。トランジスタ１３のソースまたはドレインの一方は、配線ＶＤＤと電気的に接続され、トランジスタ１３のソースまたはドレインの他方は、トランジスタ２３のソースまたはドレインの一方、および、出力端子ＯＵＴと、電気的に接続される。トランジスタ２３のソースまたはドレインの他方は、配線ＶＳＳと電気的に接続される。トランジスタ１３のボディは、配線ＶＤＤと電気的に接続され、トランジスタ２３のボディは、配線ＶＳＳと電気的に接続される。
【００６９】
図１（Ｄ）は、ダイオード６１のシンボルである。ダイオード６１は、入力端子ＩＮおよび出力端子ＯＵＴを有する。
【００７０】
図１（Ｅ）は、ダイオード６１の構成例を示す回路図である。ダイオード６１は、トランジスタ１４を有し、トランジスタ１４はｐチャネル型トランジスタである。
【００７１】
入力端子ＩＮは、トランジスタ１４のソースまたはドレインの一方と電気的に接続され、トランジスタ１４のソースまたはドレインの他方は、トランジスタ１４のゲート、トランジスタ１４のボディ、および、出力端子ＯＵＴと、電気的に接続される。
【００７２】
＜半導体装置の動作例＞
図２は、半導体装置１１０の動作例を示すタイミングチャートである。
【００７３】
期間Ｔ１１は、電源電位が供給されていない状態である。配線ＶＤＤおよび配線ＶＣＯＭの電位は、配線ＶＳＳの電位と差がなく、例えば、低電源電位Ｖｓとなる。なお、低電源電位Ｖｓは、例えば、０Ｖ（ＧＮＤ）とすることができる。
【００７４】
期間Ｔ１２において、電源電位が供給される。配線ＶＤＤには高電源電位Ｖｄが供給され、配線ＶＣＯＭには所定の電位Ｖｃが供給される。
【００７５】
入力端子ＩＮには、ローレベルを表す低電源電位Ｖｓが供給されている。トランジスタ１１は導通状態となり、トランジスタ２１は非導通状態となるため、トランジスタ１２のゲートには高電源電位Ｖｄが印加される。ノードＮ１１の電位は、ダイオード６１を介して、高電源電位Ｖｄに近い電位となるが、トランジスタ１２のゲートには高電源電位Ｖｄが印加されているため、トランジスタ１２は非導通状態である。インバータ５１は高電源電位Ｖｄを出力し、インバータ５２は低電源電位Ｖｓを出力する。容量素子４２の第１端子には低電源電位Ｖｓが印加され、トランジスタ３１のゲートには高電源電位Ｖｄが印加されるため、トランジスタ３１は導通状態である。したがって、出力端子ＯＵＴの電位は、低電源電位Ｖｓとなる。
【００７６】
期間Ｔ１３において、入力端子ＩＮに、ハイレベルを表す高電源電位Ｖｄが供給される。トランジスタ１１は非導通状態となり、トランジスタ２１は導通状態となるため、トランジスタ１２のゲートには所定の電位Ｖｃが印加され、トランジスタ１２は導通状態となる。インバータ５１は低電源電位Ｖｓを出力し、インバータ５２は高電源電位Ｖｄを出力するため、トランジスタ３１は非導通状態となる。
【００７７】
ここで、ノードＮ１１の電位は、期間Ｔ１２において、高電源電位Ｖｄに近い電位であったが、期間Ｔ１２から期間Ｔ１３に移行する際、容量素子４２の第１端子の電位が、低電源電位Ｖｓから高電源電位Ｖｄに変化するため、ノードＮ１１の電位も押し上げられる。ノードＮ１１の電位が押し上げられる量は、容量素子４２の容量と、容量素子４１の容量、および、ノードＮ１１が有する寄生容量等、との比によって決まる。したがって、出力端子ＯＵＴの電位を、高電源電位Ｖｄより高い、高電源電位Ｖｈとすることができる。
【００７８】
なお、トランジスタ３１のソースとドレインとの間には、低電源電位Ｖｓと高電源電位Ｖｈとの電位差が印加される。低電源電位Ｖｓと高電源電位Ｖｈとの電位差は、半導体装置１１０が有するトランジスタのソースとドレインとの間に印加される電位差としては最大であり、トランジスタ３１には耐圧が高いトランジスタが求められる。ＯＳトランジスタは、ソースとドレインとの間の耐圧が高く、半導体基板に形成されたトランジスタの上方に積層して設けることができるため、トランジスタ３１に好適である。
【００７９】
また、トランジスタ１２のゲートには所定の電位Ｖｃが印加されているため、トランジスタ１２のソースとゲートとの間には、所定の電位Ｖｃと高電源電位Ｖｈとの電位差が印加される。所定の電位Ｖｃは、低電源電位Ｖｓより高い電位であるため、トランジスタ１２のソースとゲートとの間に印加される電位差を、低電源電位Ｖｓと高電源電位Ｖｈとの電位差より小さくすることができる。
【００８０】
例えば、所定の電位Ｖｃを、（低電源電位Ｖｓ＋高電源電位Ｖｄ）／２とし、高電源電位Ｖｈを、高電源電位Ｖｄ＋（高電源電位Ｖｄ−低電源電位Ｖｓ）／２となるように、容量素子４２の容量と容量素子４１の容量を調整することで、トランジスタ１２のソースとゲートとの間に印加される電位差を、高電源電位Ｖｄ−低電源電位Ｖｓ、とすることができる。
【００８１】
期間Ｔ１４は期間Ｔ１２と同様であり、期間Ｔ１５は期間Ｔ１３と同様であるため、説明を省略する。
【００８２】
＜半導体装置の構成例２＞
半導体装置１１０は、インバータ５２を有さない構成であってもよい。図３（Ａ）は、半導体装置１１１の構成例を示す回路図である。
【００８３】
半導体装置１１１は、半導体装置１１０と比べて、インバータ５２を有さない構成である。そのため、容量素子４２の第１端子は、入力端子ＩＮと電気的に接続される。入力端子ＩＮから入力される信号の駆動能力が十分な場合、インバータ５２を省略することができる。動作に関しては、半導体装置１１０と同様であるため、説明を省略する。
【００８４】
また、半導体装置１１１は、容量素子４１を有さない構成としてもよい。半導体装置１１１を、容量素子４１を有さない構成とすることで、ノードＮ１１の電位が押し上げられる量は、容量素子４２の容量と、ノードＮ１１が有する寄生容量等との比によって決まるため、高電源電位Ｖｈをより高い電位とすることができる。
【００８５】
＜半導体装置の構成例３＞
半導体装置１１０において、トランジスタ３１のソースとドレインとの間に印加される電位差を小さくすることができる。図３（Ｂ）は、半導体装置１２０の構成例を示す回路図である。
【００８６】
半導体装置１２０は、半導体装置１１０と比べて、トランジスタ３２を有する構成である。トランジスタ３２は、トランジスタ３１のソースまたはドレインの一方と、出力端子ＯＵＴとの間に設けられる。
【００８７】
すなわち、トランジスタ３２のソースまたはドレインの一方は、出力端子ＯＵＴと電気的に接続され、トランジスタ３２のソースまたはドレインの他方は、トランジスタ３１のソースまたはドレインの一方と電気的に接続され、トランジスタ３１のソースまたはドレインの他方は、配線ＶＳＳと電気的に接続される。また、トランジスタ３２のゲートは、配線ＶＤＤと電気的に接続される。
【００８８】
出力端子ＯＵＴの電位が高電源電位Ｖｈの場合において、トランジスタ３２のソースまたはドレインの他方の電位が高電源電位Ｖｄより低い場合、トランジスタ３２は導通状態となり、トランジスタ３２のソースまたはドレインの他方の電位が高電源電位Ｖｄより高い場合、トランジスタ３２は非導通状態となる。すなわち、出力端子ＯＵＴの電位が高電源電位Ｖｈの場合においても、トランジスタ３１のソースまたはドレインの一方の電位を、高電源電位Ｖｄに近い電位とすることができる。なお、トランジスタ３２は、ＯＳトランジスタとすることができる。動作に関しては、半導体装置１１０と同様であるため、説明を省略する。
【００８９】
＜半導体装置の構成例４＞
半導体装置１１０において、容量素子４２を駆動する能力を増強することができる。図４（Ａ）は、半導体装置１３０の構成例を示す回路図である。
【００９０】
半導体装置１３０は、半導体装置１１０と比べて、トランジスタ３２、アナログスイッチ７１、および、トランジスタ２２、を有する構成である。すなわち、半導体装置１３０は、半導体装置１２０と比べて、アナログスイッチ７１、および、トランジスタ２２、を有する。トランジスタ２２はｎチャネル型トランジスタである。
【００９１】
半導体装置１３０の構成例について、半導体装置１２０と異なる部分を説明する。インバータ５２の出力端子は、アナログスイッチ７１の第１入力端子と電気的に接続され、インバータ５１の出力端子は、インバータ５２の入力端子、アナログスイッチ７１の第２入力端子、トランジスタ２２のゲート、および、トランジスタ３１のゲートと、電気的に接続される。アナログスイッチ７１の第１出力端子は、容量素子４２の第１端子、および、トランジスタ２２のソースまたはドレインの一方と、電気的に接続され、アナログスイッチ７１の第２出力端子は、配線ＶＤＤ、および、トランジスタ３２のゲートと、電気的に接続される。
【００９２】
図４（Ｂ）は、アナログスイッチ７１のシンボルである。アナログスイッチ７１は、第１入力端子ＩＮ１、第２入力端子ＩＮ２、第１出力端子ＯＵＴ１、および、第２出力端子ＯＵＴ２、を有する。
【００９３】
図４（Ｃ）は、アナログスイッチ７１の構成例を示す回路図である。アナログスイッチ７１は、トランジスタ１５およびトランジスタ２５を有し、トランジスタ１５はｐチャネル型トランジスタであり、トランジスタ２５はｎチャネル型トランジスタである。
【００９４】
第１入力端子ＩＮ１は、トランジスタ２５のゲートと電気的に接続され、第２入力端子ＩＮ２は、トランジスタ１５のゲートと電気的に接続される。トランジスタ２５のソースまたはドレインの一方は、第１出力端子ＯＵＴ１、および、トランジスタ１５のソースまたはドレインの一方と、電気的に接続され、トランジスタ２５のソースまたはドレインの他方は、第２出力端子ＯＵＴ２、および、トランジスタ１５のソースまたはドレインの他方と、電気的に接続される。トランジスタ２５のボディは、配線ＶＳＳと電気的に接続され、トランジスタ１５のボディは、配線ＶＤＤと電気的に接続される。
【００９５】
アナログスイッチ７１は、第１入力端子ＩＮ１にハイレベルを表す高電源電位Ｖｄが印加され、第２入力端子ＩＮ２にローレベルを表す低電源電位Ｖｓが印加された場合、第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２との間が導通状態となり、第１入力端子ＩＮ１にローレベルを表す低電源電位Ｖｓが印加され、第２入力端子ＩＮ２にハイレベルを表す高電源電位Ｖｄが印加された場合、第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２との間が非導通状態となる。
【００９６】
すなわち、図４（Ａ）において、入力端子ＩＮに、ローレベルを表す低電源電位Ｖｓが供給される場合、インバータ５１は高電源電位Ｖｄを出力し、インバータ５２は低電源電位Ｖｓを出力し、アナログスイッチ７１は非導通状態となり、トランジスタ２２は導通状態となる。容量素子４２の第１端子には低電源電位Ｖｓが印加される。これは、図２における、期間Ｔ１２と同じ状態である。
【００９７】
また、図４（Ａ）において、入力端子ＩＮに、ハイレベルを表す高電源電位Ｖｄが供給される場合、インバータ５１は低電源電位Ｖｓを出力し、インバータ５２は高電源電位Ｖｄを出力し、アナログスイッチ７１は導通状態となり、トランジスタ２２は非導通状態となる。容量素子４２の第１端子には高電源電位Ｖｄが印加される。これは、図２における、期間Ｔ１３と同じ状態である。
【００９８】
上述のように、半導体装置１３０は、アナログスイッチ７１、および、トランジスタ２２を用いて、容量素子４２の第１端子に、低電源電位Ｖｓ、または、高電源電位Ｖｄを出力することで、容量素子４２を駆動する能力を増強することができる。
【００９９】
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０１００】
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置１１０を、半導体基板に形成したトランジスタ、および、半導体基板上に積層して設けたＯＳトランジスタ、を用いて構成した例について説明する。半導体基板に形成したトランジスタとしてトランジスタ３００、半導体基板上に積層して設けたＯＳトランジスタとしてトランジスタ５００、の断面図を図５に示す。
【０１０１】
＜半導体装置の構成例＞
図５に示す半導体装置は、トランジスタ３００、トランジスタ５００、および、容量素子６００を有している。図６（Ａ）はトランジスタ５００のチャネル長方向の断面図であり、図６（Ｂ）はトランジスタ５００のチャネル幅方向の断面図であり、図６（Ｃ）はトランジスタ３００のチャネル幅方向の断面図である。
【０１０２】
図５に示す半導体装置において、トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００は、トランジスタ３００およびトランジスタ５００の上方に設けられている。
【０１０３】
トランジスタ３００は、基板３１１に形成され、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、および、ソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
【０１０４】
トランジスタ３００は、図６（Ｃ）に示すように、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
【０１０５】
なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０１０６】
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
【０１０７】
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【０１０８】
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０１０９】
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、トランジスタのＶｔｈを調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０１１０】
なお、図５に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０１１１】
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
【０１１２】
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【０１１３】
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【０１１４】
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【０１１５】
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０１１６】
水素の脱離量は、例えば、昇温脱離ガス分析（ＴＤＳ分析）法などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【０１１７】
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１１８】
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子６００、またはトランジスタ５００と接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０は、プラグまたは配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【０１１９】
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０１２０】
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図５において、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０１２１】
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０１２２】
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
【０１２３】
絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図５において、絶縁体３６０、絶縁体３６２、および絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、および絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグまたは配線としての機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０１２４】
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０１２５】
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図５において、絶縁体３７０、絶縁体３７２、および絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、および絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグまたは配線としての機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０１２６】
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０１２７】
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図５において、絶縁体３８０、絶縁体３８２、および絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、および絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグまたは配線としての機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０１２８】
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０１２９】
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、および導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
【０１３０】
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【０１３１】
例えば、絶縁体５１０、および絶縁体５１４には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
【０１３２】
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０１３３】
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、および絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０１３４】
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
【０１３５】
また、例えば、絶縁体５１２、および絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、および絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０１３６】
また、絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６には、導電体５１８等が埋め込まれている。なお、導電体５１８は、容量素子６００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体５１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０１３７】
特に、絶縁体５１０、および絶縁体５１４と接する領域の導電体５１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
【０１３８】
絶縁体５１６の上方には、トランジスタ５００が設けられている。
【０１３９】
図６（Ａ）、（Ｂ）に示すように、トランジスタ５００は、絶縁体５１６の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に、互いに離して配置された導電体５４２ａ、および導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の中に配置された導電体５６０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、導電体５６０と、の間に配置された絶縁体５５０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、絶縁体５５０と、の間に配置された酸化物５３０ｃと、を有する。
【０１４０】
また、図６（Ａ）、（Ｂ）に示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、および導電体５４２ｂと、絶縁体５８０の間に絶縁体５４４が配置されることが好ましい。また、図６（Ａ）、（Ｂ）に示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図６（Ａ）、（Ｂ）に示すように、絶縁体５８０、導電体５６０、および絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
【０１４１】
なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃをまとめて酸化物５３０という場合がある。また、導電体５４２ａおよび導電体５４２ｂをまとめて導電体５４２という場合がある。
【０１４２】
なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図５、図６（Ａ）（Ｂ）に示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０１４３】
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
【０１４４】
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａおよび導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
【０１４５】
絶縁体５５０は、ゲート絶縁膜としての機能を有する。
【０１４６】
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
【０１４７】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
【０１４８】
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
【０１４９】
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。
【０１５０】
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【０１５１】
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
【０１５２】
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０１５３】
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
【０１５４】
なお、絶縁体５２０、絶縁体５２２、および絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０１５５】
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物５３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【０１５６】
酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０１５７】
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
【０１５８】
なお、酸化物５３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
【０１５９】
また、酸化物５３０ａおよび酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａおよび酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
【０１６０】
ここで、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【０１６１】
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａおよび酸化物５３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０１６２】
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
【０１６３】
酸化物５３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２（導電体５４２ａ、および導電体５４２ｂ）が設けられる。導電体５４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
【０１６４】
また、図６（Ａ）に示すように、酸化物５３０の、導電体５４２との界面とその近傍には、低抵抗領域として、領域５４３（領域５４３ａ、および領域５４３ｂ）が形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
【０１６５】
酸化物５３０と接するように上記導電体５４２を設けることで、領域５４３の酸素濃度が低減する場合がある。また、領域５４３に導電体５４２に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３のキャリア密度が増加し、領域５４３は、低抵抗領域となる。
【０１６６】
絶縁体５４４は、導電体５４２を覆うように設けられ、導電体５４２の酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
【０１６７】
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０１６８】
特に、絶縁体５４４として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、導電体５４２が耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【０１６９】
絶縁体５５０は、ゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面および側面）接して配置することが好ましい。絶縁体５５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
【０１７０】
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
【０１７１】
加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
【０１７２】
また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
【０１７３】
ゲート電極として機能する導電体５６０は、図６（Ａ）、（Ｂ）では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
【０１７４】
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
【０１７５】
また、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
【０１７６】
絶縁体５８０は、絶縁体５４４を介して、導電体５４２上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
【０１７７】
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水または水素などの不純物濃度が低減されていることが好ましい。
【０１７８】
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
【０１７９】
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
【０１８０】
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、および絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０および絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
【０１８１】
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０１８２】
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
【０１８３】
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
【０１８４】
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５４４に形成された開口に、導電体５４０ａおよび導電体５４０ｂを配置する。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａおよび導電体５４０ｂは、後述する導電体５４６および導電体５４８と同様の構成である。
【０１８５】
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０１８６】
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
【０１８７】
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０１８８】
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、および絶縁体５８６には、導電体５４６、および導電体５４８等が埋め込まれている。
【０１８９】
導電体５４６、および導電体５４８は、容量素子６００、トランジスタ５００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体５４６、および導電体５４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０１９０】
続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
【０１９１】
また、導電体５４６、および導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、または配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、および導電体６１０は、同時に形成することができる。
【０１９２】
導電体６１２、および導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【０１９３】
図５では、導電体６１２、および導電体６１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【０１９４】
絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０１９５】
導電体６２０、および絶縁体６３０上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０１９６】
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。または、オン電流が大きい、酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい、酸化物半導体を有するトランジスタを提供することができる。または、ソースとドレインとの間の耐圧が高い、酸化物半導体を有するトランジスタを提供することができる。
【０１９７】
＜トランジスタの構造例＞
なお、本実施の形態に示す半導体装置のトランジスタ５００は、上記の構造に限られるものではない。以下、トランジスタ５００に用いることができる構造例について説明する。
【０１９８】
＜トランジスタの構造例１＞
図７（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ａの構造例を説明する。図７（Ａ）はトランジスタ５１０Ａの上面図である。図７（Ｂ）は、図７（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図７（Ｃ）は、図７（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１９９】
図７（Ａ）、（Ｂ）および（Ｃ）では、トランジスタ５１０Ａと、層間膜として機能する絶縁体５１１、絶縁体５１２、絶縁体５１４、絶縁体５１６、絶縁体５８０、絶縁体５８２、および絶縁体５８４を示している。また、トランジスタ５１０Ａと電気的に接続し、コンタクトプラグとして機能する導電体５４６（導電体５４６ａ、および導電体５４６ｂ）を示している。
【０２００】
トランジスタ５１０Ａは、ゲート電極として機能する導電体５６０（導電体５６０ａ、および導電体５６０ｂ）と、ゲート絶縁膜として機能する絶縁体５５０と、チャネルが形成される領域を有する酸化物５３０（酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃ）と、ソースまたはドレインの一方として機能する導電体５４２ａと、ソースまたはドレインの他方として機能する導電体５４２ｂと、絶縁体５７４とを有する。
【０２０１】
また、図７に示すトランジスタ５１０Ａでは、酸化物５３０ｃ、絶縁体５５０、および導電体５６０が、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して配置される。また、酸化物５３０ｃ、絶縁体５５０、および導電体５６０は、導電体５４２ａ、および導電体５４２ｂとの間に配置される。
【０２０２】
絶縁体５１１、および絶縁体５１２は、層間膜として機能する。
【０２０３】
層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０２０４】
例えば、絶縁体５１１は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体５１１は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。また、例えば、絶縁体５１１として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁体５１１よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。
【０２０５】
例えば、絶縁体５１２は、絶縁体５１１よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０２０６】
トランジスタ５１０Ａにおいて、導電体５６０は、ゲート電極として機能する場合がある。
【０２０７】
絶縁体５１４、および絶縁体５１６は、絶縁体５１１または絶縁体５１２と同様に、層間膜として機能する。例えば、絶縁体５１４は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁体５１４よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。また、例えば、絶縁体５１６は、絶縁体５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０２０８】
また、絶縁体５２２は、バリア性を有することが好ましい。絶縁体５２２がバリア性を有することで、トランジスタ５１０Ａの周辺部からトランジスタ５１０Ａへの水素等の不純物の混入を抑制する層として機能する。
【０２０９】
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【０２１０】
例えば、絶縁体５２２は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２２を得ることができる。
【０２１１】
チャネル形成領域として機能する領域を有する酸化物５３０は、酸化物５３０ａと、酸化物５３０ａ上の酸化物５３０ｂと、酸化物５３０ｂ上の酸化物５３０ｃと、を有する。酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。酸化物５３０として、上述した金属酸化物の一種である酸化物半導体を用いることができる。
【０２１２】
なお、酸化物５３０ｃは、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して設けられることが好ましい。絶縁体５７４がバリア性を有する場合、絶縁体５８０からの不純物が酸化物５３０へと拡散することを抑制することができる。
【０２１３】
導電体５４２は、一方がソース電極として機能し、他方がドレイン電極として機能する。
【０２１４】
導電体５４２ａと、導電体５４２ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
【０２１５】
また、図７では単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
【０２１６】
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０２１７】
また、導電体５４２上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体５７４を成膜する際に、導電体５４２が酸化することを抑制することができる。
【０２１８】
バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。
【０２１９】
バリア層を有することで、導電体５４２の材料選択の幅を広げることができる。例えば、導電体５４２に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
【０２２０】
絶縁体５５０は、ゲート絶縁膜として機能する。絶縁体５５０は、絶縁体５８０に設けられた開口部内に、酸化物５３０ｃ、および絶縁体５７４を介して設けられることが好ましい。
【０２２１】
トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体５５０は、積層構造としてもよい。ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０２２２】
ゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一つまたは、すべての拡散を抑制する機能とする。
【０２２３】
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
【０２２４】
酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０として用いることができる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【０２２５】
導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０２２６】
絶縁体５８０と、トランジスタ５１０Ａとの間に絶縁体５７４を配置する。絶縁体５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【０２２７】
絶縁体５７４を有することで、絶縁体５８０が有する水、および水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
【０２２８】
絶縁体５８０、絶縁体５８２、および絶縁体５８４は、層間膜として機能する。
【０２２９】
絶縁体５８２は、絶縁体５１４と同様に、水または水素などの不純物が、外部からトランジスタ５１０Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。
【０２３０】
また、絶縁体５８０、および絶縁体５８４は、絶縁体５１６と同様に、絶縁体５８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０２３１】
また、トランジスタ５１０Ａは、絶縁体５８０、絶縁体５８２、および絶縁体５８４に埋め込まれた導電体５４６などのプラグや配線を介して、他の構造と電気的に接続してもよい。
【０２３２】
また、導電体５４６の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０２３３】
例えば、導電体５４６としては、例えば、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
【０２３４】
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、ソースとドレインとの間の耐圧が高い酸化物半導体を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
【０２３５】
＜トランジスタの構造例２＞
図８（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｂの構造例を説明する。図８（Ａ）はトランジスタ５１０Ｂの上面図である。図８（Ｂ）は、図８（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図８（Ｃ）は、図８（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２３６】
トランジスタ５１０Ｂはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
【０２３７】
トランジスタ５１０Ｂは、導電体５４２（導電体５４２ａ、および導電体５４２ｂ）と、酸化物５３０ｃ、絶縁体５５０、および導電体５６０と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
【０２３８】
ゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【０２３９】
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
【０２４０】
また、導電体５６０の上面および側面、絶縁体５５０の側面、および酸化物５３０ｃの側面を覆うように、絶縁体５７４を設けることが好ましい。なお、絶縁体５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【０２４１】
絶縁体５７４を設けることで、導電体５６０の酸化を抑制することができる。また、絶縁体５７４を有することで、絶縁体５８０が有する水、および水素などの不純物がトランジスタ５１０Ｂへ拡散することを抑制することができる。
【０２４２】
また、導電体５４６と、絶縁体５８０との間に、バリア性を有する絶縁体５７６（絶縁体５７６ａ、および絶縁体５７６ｂ）を配置してもよい。絶縁体５７６を設けることで、絶縁体５８０の酸素が導電体５４６と反応し、導電体５４６が酸化することを抑制することができる。
【０２４３】
また、バリア性を有する絶縁体５７６を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体５４６に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
【０２４４】
＜トランジスタの構造例３＞
図９（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｃの構造例を説明する。図９（Ａ）はトランジスタ５１０Ｃの上面図である。図９（Ｂ）は、図９（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図９（Ｃ）は、図９（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２４５】
トランジスタ５１０Ｃはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
【０２４６】
図９に示すトランジスタ５１０Ｃは、導電体５４２ａと酸化物５３０ｂの間に導電体５４７ａが配置され、導電体５４２ｂと酸化物５３０ｂの間に導電体５４７ｂが配置されている。ここで、導電体５４２ａ（導電体５４２ｂ）は、導電体５４７ａ（導電体５４７ｂ）の上面および導電体５６０側の側面を越えて延在し、酸化物５３０ｂの上面に接する領域を有する。ここで、導電体５４７は、導電体５４２に用いることができる導電体を用いればよい。さらに、導電体５４７の膜厚は、少なくとも導電体５４２より厚いことが好ましい。
【０２４７】
図９に示すトランジスタ５１０Ｃは、上記のような構成を有することにより、トランジスタ５１０Ａよりも、導電体５４２を導電体５６０に近づけることができる。または、導電体５４２ａの端部および導電体５４２ｂの端部と、導電体５６０を重ねることができる。これにより、トランジスタ５１０Ｃの実質的なチャネル長を短くし、オン電流および周波数特性の向上を図ることができる。
【０２４８】
また、導電体５４７ａ（導電体５４７ｂ）は、導電体５４２ａ（導電体５４２ｂ）と重畳して設けられることが好ましい。このような構成にすることで、導電体５４６ａ（導電体５４６ｂ）を埋め込む開口を形成するエッチングにおいて、導電体５４７ａ（導電体５４７ｂ）がストッパとして機能し、酸化物５３０ｂがオーバーエッチングされるのを防ぐことができる。
【０２４９】
また、図９に示すトランジスタ５１０Ｃは、絶縁体５４４の上に接して絶縁体５４５を配置する構成にしてもよい。絶縁体５４４としては、水または水素などの不純物や、過剰な酸素が、絶縁体５８０側からトランジスタ５１０Ｃに混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体５４５としては、絶縁体５４４に用いることができる絶縁体を用いることができる。また、絶縁体５４４としては、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化シリコンまたは窒化酸化シリコンなどの、窒化物絶縁体を用いてもよい。
【０２５０】
＜トランジスタの構造例４＞
図１０（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｄの構造例を説明する。図１０（Ａ）はトランジスタ５１０Ｄの上面図である。図１０（Ｂ）は、図１０（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１０（Ｃ）は、図１０（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１０（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２５１】
トランジスタ５１０Ｄは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
【０２５２】
図１０（Ａ）乃至（Ｃ）では、酸化物５３０ｃ上に絶縁体５５０を有し、絶縁体５５０上に金属酸化物５５２を有する。また、金属酸化物５５２上に導電体５６０を有し、導電体５６０上に絶縁体５７０を有する。また、絶縁体５７０上に絶縁体５７１を有する。
【０２５３】
金属酸化物５５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体５５０と、導電体５６０との間に、酸素の拡散を抑制する金属酸化物５５２を設けることで、導電体５６０への酸素の拡散が抑制される。つまり、酸化物５３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電体５６０の酸化を抑制することができる。
【０２５４】
なお、金属酸化物５５２は、ゲート電極の一部としての機能を有してもよい。例えば、酸化物５３０として用いることができる酸化物半導体を、金属酸化物５５２として用いることができる。その場合、導電体５６０をスパッタリング法で成膜することで、金属酸化物５５２の電気抵抗値を低下させて導電層とすることができる。これをＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【０２５５】
また、金属酸化物５５２は、ゲート絶縁膜の一部としての機能を有する場合がある。したがって、絶縁体５５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物５５２は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁膜として機能する絶縁層の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【０２５６】
トランジスタ５１０Ｄにおいて、金属酸化物５５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁膜の一部として機能する金属酸化物とを積層して設けてもよい。
【０２５７】
金属酸化物５５２を有することで、ゲート電極として機能する場合は、導電体５６０からの電界の影響を弱めることなく、トランジスタ５１０Ｄのオン電流の向上を図ることができる。または、ゲート絶縁膜として機能する場合は、絶縁体５５０と、金属酸化物５５２との物理的な厚みにより、導電体５６０と、酸化物５３０との間の距離を保つことで、導電体５６０と酸化物５３０との間のリーク電流を抑制することができる。従って、絶縁体５５０、および金属酸化物５５２との積層構造を設けることで、導電体５６０と酸化物５３０との間の物理的な距離、および導電体５６０から酸化物５３０へかかる電界強度を、容易に適宜調整することができる。
【０２５８】
具体的には、金属酸化物５５２として、酸化物５３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物５５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０２５９】
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、金属酸化物５５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【０２６０】
絶縁体５７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体５７０よりも上方からの酸素で導電体５６０が酸化するのを抑制することができる。また、絶縁体５７０よりも上方からの水または水素などの不純物が、導電体５６０および絶縁体５５０を介して、酸化物５３０に混入することを抑制することができる。
【０２６１】
絶縁体５７１はハードマスクとして機能する。絶縁体５７１を設けることで、導電体５６０の加工の際、導電体５６０の側面が概略垂直、具体的には、導電体５６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
【０２６２】
なお、絶縁体５７１に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体５７０は設けなくともよい。
【０２６３】
絶縁体５７１をハードマスクとして用いて、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、および酸化物５３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、酸化物５３０ｂ表面の一部を露出させることができる。
【０２６４】
また、トランジスタ５１０Ｄは、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。
【０２６５】
領域５３１ａおよび領域５３１ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて、露出した酸化物５３０ｂ表面にリンまたはボロンなどの不純物元素を導入することで実現できる。なお、本実施の形態などにおいて「不純物元素」とは、主成分元素以外の元素のことをいう。
【０２６６】
また、酸化物５３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を酸化物５３０ｂに拡散させて領域５３１ａおよび領域５３１ｂを形成することもできる。
【０２６７】
酸化物５３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域５３１ａおよび領域５３１ｂを「不純物領域」または「低抵抗領域」という場合がある。
【０２６８】
絶縁体５７１および／または導電体５６０をマスクとして用いることで、領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域５３１ａおよび／または領域５３１ｂと、導電体５６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域５３１ａまたは領域５３１ｂ）の間にオフセット領域が形成されない。領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上などを実現できる。
【０２６９】
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体５７５の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体５７５も絶縁体５７１などと同様にマスクとして機能する。よって、酸化物５３０ｂの絶縁体５７５と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
【０２７０】
また、トランジスタ５１０Ｄは、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、および酸化物５３０ｃの側面に絶縁体５７５を有する。絶縁体５７５は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などであることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体５７５に用いると、後の工程で絶縁体５７５中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体５７５は、酸素を拡散する機能を有することが好ましい。
【０２７１】
また、トランジスタ５１０Ｄは、絶縁体５７５、酸化物５３０上に絶縁体５７４を有する。絶縁体５７４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。例えば、絶縁体５７４として、酸化アルミニウムを用いるとよい。
【０２７２】
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁体５７４が酸化物５３０および絶縁体５７５から水素および水を吸収することで、酸化物５３０および絶縁体５７５の水素濃度を低減することができる。
【０２７３】
＜トランジスタの構造例５＞
図１１（Ａ）乃至図１１（Ｃ）を用いてトランジスタ５１０Ｅの構造例を説明する。図１１（Ａ）はトランジスタ５１０Ｅの上面図である。図１１（Ｂ）は、図１１（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１１（Ｃ）は、図１１（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２７４】
トランジスタ５１０Ｅは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
【０２７５】
図１１（Ａ）乃至図１１（Ｃ）では、導電体５４２を設けずに、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物５３０ｂと、絶縁体５７４の間に、絶縁体５７３を有する。
【０２７６】
図１１に示す、領域５３１（領域５３１ａ、および領域５３１ｂ）は、酸化物５３０ｂに下記の元素が添加された領域である。領域５３１は、例えば、ダミーゲートを用いることで形成することができる。
【０２７７】
具体的には、酸化物５３０ｂ上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物５３０ｂを低抵抗化する元素を添加するとよい。つまり、酸化物５３０が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域５３１が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
【０２７８】
なお、酸化物５３０を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。
【０２７９】
特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
【０２８０】
続いて、酸化物５３０ｂ、およびダミーゲート上に、絶縁体５７３となる絶縁膜、および絶縁体５７４となる絶縁膜を成膜してもよい。絶縁体５７３となる絶縁膜、および絶縁体５７４となる絶縁膜を積層して設けることで、領域５３１と、酸化物５３０ｃおよび絶縁体５５０とが重畳する領域を設けることができる。
【０２８１】
具体的には、絶縁体５７４となる絶縁膜上に絶縁体５８０となる絶縁膜を設けた後、絶縁体５８０となる絶縁膜にＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁体５８０となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁体５７３の一部も除去するとよい。従って、絶縁体５８０に設けられた開口部の側面には、絶縁体５７４、および絶縁体５７３が露出し、当該開口部の底面には、酸化物５３０ｂに設けられた領域５３１の一部が露出する。次に、当該開口部に酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜を順に成膜した後、絶縁体５８０が露出するまでＣＭＰ処理などにより、酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜の一部を除去することで、図１１に示すトランジスタを形成することができる。
【０２８２】
なお、絶縁体５７３、および絶縁体５７４は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【０２８３】
図１１に示すトランジスタは、既存の装置を転用することができ、さらに、導電体５４２を設けないため、コストの低減を図ることができる。
【０２８４】
＜トランジスタの構造例６＞
また、図５及び図６では、ゲートとしての機能を機能する導電体５６０が、絶縁体５８０の開口の内部に形成されている構造例について説明したが、例えば、当該導電体の上方に、当該絶縁体が設けられた構造を用いることもできる。このようなトランジスタの構造例を、図１２、図１３に示す。
【０２８５】
図１２（Ａ）はトランジスタの上面図であり、図１２（Ｂ）はトランジスタの斜視図である。また、図１２（Ａ）におけるＸ１−Ｘ２の断面図を図１３（Ａ）に示し、Ｙ１−Ｙ２の断面図を図１３（Ｂ）に示す。
【０２８６】
図１２、図１３に示すトランジスタは、酸化物半導体Ｓと、ゲート絶縁膜としての機能を有する絶縁体ＦＧＩと、フロントゲートとしての機能を有する導電体ＦＧＥと、配線としての機能を有する導電体ＷＥと、を有する。また、導電体ＰＥは、導電体ＷＥと、酸化物Ｓ、又は導電体ＦＧＥと、を接続するためのプラグとしての機能を有する。なお、ここでは、酸化物半導体Ｓが、３層の酸化物Ｓ１、Ｓ２、Ｓ３によって構成されている例を示している。
【０２８７】
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０２８８】
（実施の形態３）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物の構成について説明する。
【０２８９】
＜金属酸化物の構成＞
本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【０２９０】
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０２９１】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０２９２】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０２９３】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０２９４】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０２９５】
＜金属酸化物の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０２９６】
トランジスタの半導体に用いる酸化物半導体として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜が挙げられる。しかしながら、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
【０２９７】
２００９年に、ＣＡＡＣ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ＣＡＡＣ−ＩＧＺＯと呼ぶ）が発見されたことが、非特許文献１および非特許文献２で報告されている。ここでは、ＣＡＡＣ−ＩＧＺＯは、ｃ軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、ＣＡＡＣ−ＩＧＺＯを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
【０２９８】
また、２０１３年には、ｎｃ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ｎｃ−ＩＧＺＯと呼ぶ）が発見された（非特許文献３参照）。ここでは、ｎｃ−ＩＧＺＯは、微小な領域（例えば、１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
【０２９９】
非特許文献４および非特許文献５では、上記のＣＡＡＣ−ＩＧＺＯ、ｎｃ−ＩＧＺＯ、および結晶性の低いＩＧＺＯのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いＩＧＺＯの薄膜において、電子線が照射される前でさえ、１ｎｍ程度の結晶性ＩＧＺＯが観察されている。よって、ここでは、ＩＧＺＯにおいて、完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ  ｓｔｒｕｃｔｕｒｅ）の存在を確認できなかった、と報告されている。さらに、結晶性の低いＩＧＺＯの薄膜と比べて、ＣＡＡＣ−ＩＧＺＯの薄膜およびｎｃ−ＩＧＺＯの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、ＣＡＡＣ−ＩＧＺＯの薄膜またはｎｃ−ＩＧＺＯの薄膜を用いることが好ましい。
【０３００】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０３０１】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０３０２】
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０３０３】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
【０３０４】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０３０５】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０３０６】
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一形態の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０３０７】
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
【０３０８】
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０３０９】
また、上記酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅１μｍあたりのオフ電流がｙＡ／μｍ（１０−２４Ａ／μｍ）オーダである、ことが非特許文献６に示されている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（非特許文献７参照）。
【０３１０】
また、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている（非特許文献８参照）。表示装置では、表示される画像が１秒間に数十回切り換っている。１秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ（ＩＤＳ）駆動と呼ぶ。
【０３１１】
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０３１２】
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０３１３】
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０３１４】
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０３１５】
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
【０３１６】
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０３１７】
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０３１８】
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい。例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０３１９】
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０３２０】
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０３２１】
ＣＡＡＣ構造およびｎｃ構造の発見は、ＣＡＡＣ構造またはｎｃ構造を有する酸化物半導体を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置およびＬＳＩへの応用研究が進められている。
【０３２２】
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０３２３】
（実施の形態４）
本実施の形態では、上記実施の形態で説明した半導体装置１１０を、記憶装置（メモリともいう）に用いた例について説明する。
【０３２４】
＜メモリの構成例＞
図１４は、メモリ２００の構成例を示すブロック図である。メモリ２００は、周辺回路２１１、およびメモリセルアレイ２７０を有する。周辺回路２１１は、ローデコーダ２２１、ワード線ドライバ回路２２２、ビット線ドライバ回路２３０、出力回路２４０、および、コントロールロジック回路２６０を有する。なお、本明細書等で説明する図面においては、主な信号の流れを矢印または線で示しており、電源線等は省略する場合がある。
【０３２５】
ビット線ドライバ回路２３０は、カラムデコーダ２３１、プリチャージ回路２３２、センスアンプ２３３、および、入出力回路２３４を有する。プリチャージ回路２３２は、配線ＢＬをプリチャージする機能を有する。センスアンプ２３３は、配線ＢＬから読み出されたデータ信号を増幅する機能を有し、入出力回路２３４は、配線ＢＬにデータ信号を書き込む機能、および配線ＢＬから読み出したデータ信号を出力回路２４０へ出力する機能を有する。
【０３２６】
配線ＢＬおよび配線ＷＬは、メモリセルアレイ２７０が有するメモリセル２７１に接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路２４０を介して、デジタルのデータ信号ＲＤＡＴＡとしてメモリ２００の外部に出力される。
【０３２７】
メモリ２００には、外部から電源として、低電源電位ＶＳＳ、周辺回路２１１用の高電源電位ＶＤＤが供給される。ここで、高電源電位ＶＤＤは、低電源電位ＶＳＳよりも高い電位である。
【０３２８】
メモリ２００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、ローデコーダ２２１およびカラムデコーダ２３１に入力され、ＷＤＡＴＡは入出力回路２３４に入力される。
【０３２９】
コントロールロジック回路２６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、ローデコーダ２２１、カラムデコーダ２３１の制御信号を生成する。ＣＥはチップイネーブル信号であり、ＷＥは書き込みイネーブル信号であり、ＲＥは読み出しイネーブル信号である。コントロールロジック回路２６０が処理する信号は、これに限定されるものではなく、必要に応じて他の制御信号を入力してもよい。
【０３３０】
なお、メモリ２００において、上述の各回路、各信号および各電位は、必要に応じて適宜取捨することができる。あるいは、他の回路、他の信号または他の電位を追加してもよい。
【０３３１】
ここで、メモリセル２７１を構成するトランジスタに、ＯＳトランジスタを適用することができる。ＯＳトランジスタはオフ電流が非常に小さいため、メモリセル２７１に書き込んだデータを長時間保持することができる。そのため、メモリセル２７１のリフレッシュ頻度を少なくすることができ、メモリ２００を消費電力の少ないメモリとすることができる。
【０３３２】
また、ＯＳトランジスタは、薄膜トランジスタであり、半導体基板上に積層して設けることができる。例えば、周辺回路２１１を構成するトランジスタに、単結晶シリコン基板に形成されたＳｉトランジスタを適用することができる。Ｓｉトランジスタを適用した周辺回路２１１は、高速な動作が可能である。そして、ＯＳトランジスタを適用したメモリセル２７１は、周辺回路２１１の上方に積層して設けることができる。
【０３３３】
図１５（Ａ）に、メモリセルアレイ２７０の詳細を記載する。メモリセルアレイ２７０は、一列にｍ（ｍは１以上の整数）個、一行にｎ（ｎは１以上の整数）個、計ｍ×ｎ個のメモリセル２７１を有し、メモリセル２７１は行列状に配置されている。図１５（Ａ）では、メモリセル２７１のアドレスも表記しており、［１，１］、［ｍ，１］、［ｉ，ｊ］、［１，ｎ］、［ｍ，ｎ］（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、メモリセル２７１のアドレスである。
【０３３４】
また、個々のメモリセル２７１は、配線ＢＬおよび配線ＷＬと接続されている。メモリセルアレイ２７０は、ｎ本の配線ＢＬ（ＢＬ（１）乃至ＢＬ（ｎ））、および、ｍ本の配線ＷＬ（ＷＬ（１）乃至ＷＬ（ｍ））を有する。図１５（Ａ）に示すように、アドレスが［ｉ，ｊ］のメモリセル２７１は、配線ＷＬ（ｉ）を介してワード線ドライバ回路２２２と電気的に接続され、配線ＢＬ（ｊ）を介してビット線ドライバ回路２３０と電気的に接続される。
【０３３５】
＜メモリセルの構成例＞
図１５（Ｂ）は、メモリセル２７１の構成例を示す回路図である。
【０３３６】
メモリセル２７１は、トランジスタＭ１１と、容量素子ＣＡとを有する。トランジスタＭ１１のソースまたはドレインの一方は、容量素子ＣＡの第１端子と電気的に接続され、トランジスタＭ１１のソースまたはドレインの他方は、配線ＢＬと接続され、トランジスタＭ１１のゲートは、配線ＷＬと接続されている。また、容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
【０３３７】
配線ＢＬは、ビット線として機能し、配線ＷＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。
【０３３８】
トランジスタＭ１１は、容量素子ＣＡの第１端子と配線ＢＬとを、導通または非導通とするスイッチとしての機能を有する。データの書き込みまたは読み出しは、配線ＷＬにハイレベルの電位を印加し、容量素子ＣＡの第１端子と配線ＢＬとを、導通状態とすることによって行われる。つまり、メモリセル２７１は、容量素子ＣＡに電荷を蓄積することでデータを保持するメモリであり、メモリセル２７１に保持されるデータは、配線ＢＬおよびトランジスタＭ１１を介して、書き込みまたは読み出しが行われる。
【０３３９】
なお、トランジスタＭ１１には、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）を用いることができる。ＯＳトランジスタはオフ電流が非常に小さいため、トランジスタＭ１１にＯＳトランジスタを用いることで、メモリセル２７１に書き込んだデータを長時間保持することができる。そのため、メモリセル２７１のリフレッシュ頻度を少なくすることができ、メモリ２００を消費電力の少ないメモリとすることができる。または、トランジスタＭ１１にＯＳトランジスタを用いることで、メモリセル２７１に多値データまたはアナログデータを保持することができる。
【０３４０】
また、メモリセル２７１の構成例はこれに限定されず、回路の構成を適宜変更することができる。
【０３４１】
＜ワード線ドライバ回路の構成例＞
図１６（Ａ）は、ワード線ドライバ回路２２２の構成例を示すブロック図である。
【０３４２】
ワード線ドライバ回路２２２は、ワード線として機能する配線ＷＬを駆動する機能を有する。ワード線ドライバ回路２２２は、ローデコーダ２２１より、配線ＷＬを駆動するための、信号ＷＩが入力される。ここで、信号ＷＩは、ハイレベルまたはローレベルで表されるデジタル信号である。
【０３４３】
なお、配線ＷＬはｍ本あるため、信号ＷＩの数もｍである。図１６（Ａ）では、ＷＩ（１）乃至ＷＩ（ｍ）と表す。
【０３４４】
そして、ローデコーダ２２１には、低電源電位ＶＳＳと高電源電位ＶＤＤが供給されており、信号ＷＩのハイレベルに対応する電位は高電源電位ＶＤＤであり、信号ＷＩのローレベルに対応する電位は低電源電位ＶＳＳである。
【０３４５】
一方、メモリセルアレイ２７０において、配線ＷＬのハイレベルに対応する電位としては、メモリセル２７１が有するトランジスタＭ１１を導通状態とするため、高電源電位ＶＤＤより高い電位が必要である。トランジスタＭ１１を導通状態とするためには、少なくとも、高電源電位ＶＤＤに、トランジスタＭ１１のしきい値電圧Ｖｔｈを足した電位が必要である。
【０３４６】
そのため、ワード線ドライバ回路２２２は、入力された信号のハイレベルに対応する電位を変更するため、上記実施の形態で説明した半導体装置１１０を有する。ワード線ドライバ回路２２２は、半導体装置１１０をｍ個有し、図１６（Ａ）では、ｍ個の半導体装置１１０を、回路ＬＶ（１）乃至回路ＬＶ（ｍ）と表す。また、ワード線ドライバ回路２２２が出力する信号のハイレベルに対応する電位を、高電源電位ＶＩＨとする。
【０３４７】
＜ワード線ドライバ回路の入出力例＞
図１６（Ｂ）に、ワード線ドライバ回路２２２の入出力の一例を示す。
【０３４８】
図１６（Ｂ）は、ワード線ドライバ回路２２２に入力される信号ＷＩと、ワード線ドライバ回路２２２が駆動する配線ＷＬの電位について示している。信号ＷＩ、および配線ＷＬは、それぞれｍあるため、そのうちの一つ（信号ＷＩ（ｉ）、および配線ＷＬ（ｉ））を例にして説明する。
【０３４９】
図１６（Ｂ）の縦軸は電位を示し、横軸は時刻を示している。時刻Ｔ１において、信号ＷＩ（ｉ）が低電源電位ＶＳＳから高電源電位ＶＤＤに変化すると、ほぼ同じ時刻Ｔ１に、ワード線ドライバ回路２２２は、配線ＷＬ（ｉ）の電位を、低電源電位ＶＳＳから高電源電位ＶＩＨに変化させる。また、時刻Ｔ２において、信号ＷＩ（ｉ）が高電源電位ＶＤＤから低電源電位ＶＳＳに変化すると、ほぼ同じ時刻Ｔ２に、ワード線ドライバ回路２２２は、配線ＷＬ（ｉ）の電位を、高電源電位ＶＩＨから低電源電位ＶＳＳに変化させる。
【０３５０】
なお、実際には、入力される信号ＷＩ（ｉ）の電位が変化してから、配線ＷＬ（ｉ）の電位が変更されるまでには遅延時間があり、また、信号になまりや、ノイズ等を有する場合がある。図１６（Ｂ）は、理想的な場合の波形を示している。
【０３５１】
上記実施の形態で説明したように、高電源電位ＶＩＨは、容量素子４２の容量と、容量素子４１の容量、および、ノードＮ１１が有する寄生容量等、との比によって、高電源電位ＶＤＤから押し上げられる。そのため、高電源電位ＶＩＨを、高電源電位ＶＤＤより高い電位とすることができる。
【０３５２】
このように、信号ＷＩ（ｉ）は、配線ＷＬ（ｉ）と電気的に接続されたメモリセル２７１に対して、データの書き込みまたは読み出しを行う場合にハイレベルとなり、ワード線ドライバ回路２２２は、信号ＷＩ（ｉ）のハイレベルに対応する電位を変更して、配線ＷＬ（ｉ）を駆動する。
【０３５３】
＜メモリの斜視外略図＞
メモリセル２７１を構成するトランジスタにＯＳトランジスタを適用した場合、メモリセル２７１は、半導体基板上に積層して設けることができる。メモリセル２７１を半導体基板上に積層して設けた場合の斜視外略図を図１７に示す。図１７は、メモリ２００の構成例を示す斜視外略図である。
【０３５４】
図１７において、周辺回路２１０は、半導体基板２０１に形成したトランジスタを用いて構成される。半導体基板２０１の上方には、層２０２が積層され、層２０２にはＯＳトランジスタが形成される。メモリセル２７１は、層２０２に設けられる。
【０３５５】
この場合、ワード線ドライバ回路２２２を、半導体基板２０１に形成したトランジスタ、および、層２０２に形成したＯＳトランジスタ、を用いて構成することができる。図１７では、半導体基板２０１、層２０２の双方が有するトランジスタを用いて、ワード線ドライバ回路２２２が設けられている様子を示している。
【０３５６】
半導体基板２０１の上方に、ＯＳトランジスタが形成された層２０２を積層して設けることで、メモリ２００のチップ面積を削減することができる。半導体基板２０１に高耐圧トランジスタを作り分ける必要がなく、半導体基板２０１の製造プロセスを簡略化することができる。メモリ２００に供給する電源電位の数を少なくすることができる。また、メモリセル２７１に書き込んだデータを長時間保持することができる。
【０３５７】
＜電子機器＞
本実施の形態で説明したメモリ２００を用いることができる、電子機器の一例について説明する。
【０３５８】
本実施の形態で説明したメモリ２００は、様々な電子機器に用いることができる。特に、メモリ２００は、電子機器に内蔵されるメモリとして用いることができる。以下、メモリ２００を用いることができる電子機器として、情報端末、ゲーム機、電化製品、移動体、並列計算機、サーバを含むシステム等を例に挙げ、説明する。
【０３５９】
例えば、メモリ２００を用いることができる電子機器として、情報端末５５００を、図１８（Ａ）に図示する。情報端末５５００は、携帯電話（スマートフォン）である。情報端末５５００は、筐体５５１０と、表示部５５１１とを有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
【０３６０】
例えば、メモリ２００を用いることができる電子機器として、デスクトップ型情報端末５３００を、図１８（Ｂ）に図示する。デスクトップ型情報端末５３００は、情報端末の本体５３０１と、ディスプレイ５３０２と、キーボード５３０３とを有する。
【０３６１】
図１８（Ａ）および図１８（Ｂ）では、スマートフォンおよびデスクトップ型情報端末を例として図示したが、それ以外の情報端末として、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ノート型情報端末、ワークステーションなどに、メモリ２００を用いてもよい。
【０３６２】
例えば、メモリ２００を用いることができる電子機器として、携帯ゲーム機５２００を、図１８（Ｃ）に図示する。携帯ゲーム機５２００は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
【０３６３】
図１８（Ｃ）では、携帯ゲーム機を例として図示したが、それ以外のゲーム機として、例えば、家庭用の据え置き型ゲーム機、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどに、メモリ２００を用いてもよい。
【０３６４】
例えば、メモリ２００を用いることができる電子機器として、電気冷凍冷蔵庫５８００を、図１８（Ｄ）に図示する。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
【０３６５】
図１８（Ｄ）では、電気冷凍冷蔵庫を例として図示したが、それ以外の電化製品として、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器、デジタルカメラ、デジタルビデオカメラなどに、メモリ２００を用いてもよい。
【０３６６】
例えば、メモリ２００を用いることができる電子機器として、自動車５７００を、図１８（Ｅ１）に図示する。また、図１８（Ｅ２）は、自動車の室内におけるフロントガラス周辺を示す図である。図１８（Ｅ２）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
【０３６７】
表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることができる。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることもできる。
【０３６８】
表示パネル５７０４には、自動車５７００に設けられた撮像装置（図示しない）からの画像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車５７００の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する画像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
【０３６９】
図１８（Ｅ１）および図１８（Ｅ２）では、自動車および自動車のフロントガラス周辺に取り付けられた表示パネルを例として図示したが、それ以外の移動体として、例えば、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）などに、メモリ２００を用いてもよい。
【０３７０】
例えば、メモリ２００を用いることができる電子機器として、情報端末７０００を、図１９（Ａ）および図１９（Ｂ）に図示する。情報端末７０００は、筐体７０１０、モニタ部７０１２、キーボード７０１３、ポート７０１５等を有する。
【０３７１】
キーボード７０１３およびポート７０１５は、筐体７０１０に設けられている。また、ポート７０１５として、例えば、ＵＳＢポート、ＬＡＮポート、ＨＤＭＩ（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ  Ｍｕｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ；ＨＤＭＩは登録商標）ポート等を有している。
【０３７２】
筐体７０１０に取り付けられているモニタ部７０１２は、開閉可能である。図１９（Ａ）に、モニタ部７０１２が開いている状態を図示し、図１９（Ｂ）に、モニタ部７０１２が閉じている状態を図示する。例えば、モニタ部７０１２が開く最大の角度は１３５°程度である（図１９（Ａ）参照）。
【０３７３】
筐体７０１０には、開閉可能なカバー７０１１が設けられている（図１９（Ｂ）参照）。筐体７０１０の内部には、メモリ２００が組み込まれており、メモリ２００は着脱可能である。筐体７０１０の内部に、メモリ２００を冷却する装置、または放熱する装置を設けてもよい。カバー７０１１を開けて、メモリ２００を着脱できるため、情報端末７０００の拡張性は高い。情報端末７０００に複数のメモリ２００を組み込むことで、高度なグラフィック処理、科学技術計算、人工知能の演算等を行うことができる。
【０３７４】
例えば、メモリ２００を用いることができる電子機器として、大型の並列計算機５４００を、図２０（Ａ）に図示する。並列計算機５４００は、ラック５４１０内に、ラックマウント型の計算機５４２０を複数有している。
【０３７５】
図２０（Ｂ）は、計算機５４２０の構成例を示す斜視概略図である。計算機５４２０は、マザーボード５４３０を有し、マザーボードは、複数のスロット５４３１を有する。スロット５４３１には、ＰＣカード５４２１が挿されている。ＰＣカード５４２１は、接続端子５４２３、接続端子５４２４、接続端子５４２５を有し、それぞれ、マザーボード５４３０に接続されている。
【０３７６】
図２０（Ｃ）は、ＰＣカード５４２１の構成例を示す斜視概略図である。ＰＣカード５４２１は、ボード５４２２を有し、ボード５４２２上に、接続端子５４２３、接続端子５４２４、接続端子５４２５、チップ５４２６、チップ５４２７等を有する。
【０３７７】
チップ５４２６、チップ５４２７等として、メモリ２００、ＣＰＵ、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等が搭載されている。チップ５４２６、チップ５４２７等は、信号の入出力を行う複数の端子（図示しない）を有しており、当該端子をＰＣカード５４２１が備えるソケット（図示しない）に差し込むことで、ＰＣカード５４２１との電気的な接続を行ってもよいし、当該端子をＰＣカード５４２１が備える配線に、例えば、リフロー方式のはんだ付けを行うことで、電気的な接続を行ってもよい。
【０３７８】
接続端子５４２３、接続端子５４２４、接続端子５４２５は、例えば、ＰＣカード５４２１に対する電力供給、信号入出力などを行うためのインターフェースとすることができる。接続端子５４２３、接続端子５４２４、接続端子５４２５の規格として、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、ＳＡＴＡ（Ｓｅｒｉａｌ  ＡＴＡ）、ＳＣＳＩ（Ｓｍａｌｌ  Ｃｏｍｐｕｔｅｒ  Ｓｙｓｔｅｍ  Ｉｎｔｅｒｆａｃｅ）、また映像信号を出力する場合はＨＤＭＩ（登録商標）等が挙げられる。
【０３７９】
また、ＰＣカード５４２１は、ボード５４２２上に、接続端子５４２８を有する。接続端子５４２８は、マザーボード５４３０のスロット５４３１に挿すことができる形状であり、接続端子５４２８は、ＰＣカード５４２１とマザーボード５４３０とを接続するためのインターフェースとして機能する。接続端子５４２８の規格として、例えば、ＰＣＩ  Ｅｘｐｒｅｓｓ（ＰＣＩｅともいう；ＰＣＩ  ＥｘｐｒｅｓｓおよびＰＣＩｅは、登録商標）が挙げられる。
【０３８０】
並列計算機５４００は、例えば、大規模な科学技術計算、人工知能の学習および推論に必要な大規模な演算を行うことができる。
【０３８１】
例えば、メモリ２００を用いることができる電子機器として、サーバ５１００を含むシステムを、図２１（Ａ）に図示する。図２１（Ａ）は、サーバ５１００と、情報端末５５００およびデスクトップ型情報端末５３００との間で、通信５１１０を行う様子を模式的に示している。
【０３８２】
ユーザは、情報端末５５００、デスクトップ型情報端末５３００等から、サーバ５１００にアクセスすることができる。そして、インターネットを介した通信５１１０によって、ユーザは、サーバ５１００の管理者が提供するサービスを受けることができる。当該サービスとして、例えば、電子メール、ＳＮＳ（Ｓｏｃｉａｌ  Ｎｅｔｗｏｒｋｉｎｇ  Ｓｅｒｖｉｃｅ）、オンラインソフトウェア、クラウドストレージ、ナビゲーションシステム、翻訳システム、インターネットゲーム、オンラインショッピング、株・為替・債権などの金融取引、公共施設・商業施設・宿泊施設・病院などの予約システム、インターネット番組・講演・講義などの視聴等が挙げられる。
【０３８３】
また、科学技術計算、人工知能の学習および推論に必要な演算等、ユーザの手元にある情報端末５５００またはデスクトップ型情報端末５３００では処理能力が足りない場合、ユーザは、通信５１１０によってサーバ５１００にアクセスし、サーバ５１００上で当該計算または演算を行うことができる。
【０３８４】
例えば、サーバ５１００上で提供されるサービスにおいて、人工知能を利用することができる。例えば、ナビゲーションシステムに人工知能を導入することで、当該システムは、道路の混雑状況、電車の運行情報などに応じて臨機応変に案内できる場合がある。例えば、翻訳システムに人工知能を導入することで、当該システムは、方言・スラングなど独特の言い回しを適切に翻訳できる場合がある。例えば、病院などの予約システムに人工知能を利用することで、当該システムは、ユーザの症状・怪我の度合いなどを判断し、適切な病院・診察所等を紹介できる場合がある。
【０３８５】
図２１（Ａ）では、サーバ５１００と、情報端末５５００およびデスクトップ型情報端末５３００との間で、通信５１１０を行う様子を示しているが、サーバ５１００と、情報端末以外の電子機器との間で、通信５１１０を行ってもよい。例えば、電子機器をインターネットに接続したＩｏＴ（Ｉｎｔｅｒｎｅｔ  ｏｆ  Ｔｈｉｎｇｓ）の形態であってもよい。
【０３８６】
図２１（Ｂ）は、一例として、サーバ５１００と、電子機器（電気冷凍冷蔵庫５８００、携帯ゲーム機５２００、自動車５７００、テレビジョン装置５６００）との間で、通信５１１０を行う様子を模式的に示している。
【０３８７】
図２１（Ｂ）において、それぞれの電子機器は人工知能を利用してもよい。人工知能の学習および推論に必要な演算等を、サーバ５１００上で行うことができる。例えば、演算に必要なデータが、通信５１１０によって、電子機器の一つからサーバ５１００に送信され、サーバ５１００上で人工知能の演算が行われ、出力データが、通信５１１０によって、サーバ５１００から電子機器の一つに送信される。これにより、当該電子機器は、人工知能の演算によって出力されたデータを利用することができる。
【０３８８】
なお、図２１（Ｂ）に示す電子機器は一例であり、サーバ５１００と、図２１（Ｂ）に示されていない電子機器との間で、通信５１１０を行ってもよい。
【０３８９】
上述のように、本実施の形態で説明したメモリ２００は、様々な電子機器に用いることができる。メモリ２００は、少ない電源数で動作させることができ、メモリ２００を用いた電子機器のコストを低減することができる。また、メモリ２００は、チップ面積が小さく、電子機器を小型化することができる。もしくは、より多くのメモリ２００を、電子機器に搭載することができる。
【０３９０】
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０３９１】
ＩＮ    入力端子  、  ＩＮ１    入力端子  、  ＩＮ２    入力端子  、  Ｍ１１    トランジスタ  、  Ｎ１１    ノード  、  ＯＵＴ    出力端子  、  ＯＵＴ１    出力端子  、  ＯＵＴ２    出力端子  、  Ｓ１    酸化物  、  ＶＣＯＭ    配線  、  ＶＳＳ    配線  、  ＶＤＤ    配線  、  １１    トランジスタ  、  １２    トランジスタ  、  １３    トランジスタ  、  １４    トランジスタ  、  １５    トランジスタ  、  ２１    トランジスタ  、  ２２    トランジスタ  、  ２３    トランジスタ  、  ２５    トランジスタ  、  ３１    トランジスタ  、  ３２    トランジスタ  、  ４１    容量素子  、  ４２    容量素子  、  ５０    インバータ  、  ５１    インバータ  、  ５２    インバータ  、  ６１    ダイオード  、  ７１    アナログスイッチ  、  １１０    半導体装置  、  １１１    半導体装置  、  １２０    半導体装置  、  １３０    半導体装置  、  ２００    メモリ  、  ２０１    半導体基板  、  ２０２    層  、  ２１０    周辺回路  、  ２１１    周辺回路  、  ２２１    ローデコーダ  、  ２２２    ワード線ドライバ回路  、  ２３０    ビット線ドライバ回路  、  ２３１    カラムデコーダ  、  ２３２    プリチャージ回路  、  ２３３    センスアンプ  、  ２３４    入出力回路  、  ２４０    出力回路  、  ２６０    コントロールロジック回路  、  ２７０    メモリセルアレイ  、  ２７１    メモリセル  、  ３００    トランジスタ  、  ３１１    基板  、  ３１３    半導体領域  、  ３１４ａ    低抵抗領域  、  ３１４ｂ    低抵抗領域  、  ３１５    絶縁体  、  ３１６    導電体  、  ３２０    絶縁体  、  ３２２    絶縁体  、  ３２４    絶縁体  、  ３２６    絶縁体  、  ３２８    導電体  、  ３３０    導電体  、  ３５０    絶縁体  、  ３５２    絶縁体  、  ３５４    絶縁体  、  ３５６    導電体  、  ３６０    絶縁体  、  ３６２    絶縁体  、  ３６４    絶縁体  、  ３６６    導電体  、  ３７０    絶縁体  、  ３７２    絶縁体  、  ３７４    絶縁体  、  ３７６    導電体  、  ３８０    絶縁体  、  ３８２    絶縁体  、  ３８４    絶縁体  、  ３８６    導電体  、  ５００    トランジスタ  、  ５１０    絶縁体  、  ５１０Ａ    トランジスタ  、  ５１０Ｂ    トランジスタ  、  ５１０Ｃ    トランジスタ  、  ５１０Ｄ    トランジスタ  、  ５１０Ｅ    トランジスタ  、  ５１１    絶縁体  、  ５１２    絶縁体  、  ５１４    絶縁体  、  ５１６    絶縁体  、  ５１８    導電体  、  ５２０    絶縁体  、  ５２２    絶縁体  、  ５２４    絶縁体  、  ５３０    酸化物  、  ５３０ａ    酸化物  、  ５３０ｂ    酸化物  、  ５３０ｃ    酸化物  、  ５３１    領域  、  ５３１ａ    領域  、  ５３１ｂ    領域  、  ５４０ａ    導電体  、  ５４０ｂ    導電体  、  ５４２    導電体  、  ５４２ａ    導電体  、  ５４２ｂ    導電体  、  ５４３    領域  、  ５４３ａ    領域  、  ５４３ｂ    領域  、  ５４４    絶縁体  、  ５４５    絶縁体  、  ５４６    導電体  、  ５４６ａ    導電体  、  ５４６ｂ    導電体  、  ５４７    導電体  、  ５４７ａ    導電体  、  ５４７ｂ    導電体  、  ５４８    導電体  、  ５５０    絶縁体  、  ５５２    金属酸化物  、  ５６０    導電体  、  ５６０ａ    導電体  、  ５６０ｂ    導電体  、  ５７０    絶縁体  、  ５７１    絶縁体  、  ５７３    絶縁体  、  ５７４    絶��体  、  ５７５    絶縁体  、  ５７６    絶縁体  、  ５７６ａ    絶縁体  、  ５７６ｂ    絶縁体  、  ５８０    絶縁体  、  ５８１    絶縁体  、  ５８２    絶縁体  、  ５８４    絶縁体  、  ５８６    絶縁体  、  ６００    容量素子  、  ６１０    導電体  、  ６１２    導電体  、  ６２０    導電体  、  ６３０    絶縁体  、  ６５０    絶縁体  、  ５１００    サーバ  、  ５１１０    通信  、  ５２００    携帯ゲーム機  、  ５２０１    筐体  、  ５２０２    表示部  、  ５２０３    ボタン  、  ５３００    デスクトップ型情報端末  、  ５３０１    本体  、  ５３０２    ディスプレイ  、  ５３０３    キーボード  、  ５４００    並列計算機  、  ５４１０    ラック  、  ５４２０    計算機  、  ５４２１    ＰＣカード  、  ５４２２    ボード  、  ５４２３    接続端子  、  ５４２４    接続端子  、  ５４２５    接続端子  、  ５４２６    チップ  、  ５４２７    チップ  、  ５４２８    接続端子  、  ５４３０    マザーボード  、  ５４３１    スロット  、  ５５００    情報端末  、  ５５１０    筐体  、  ５５１１    表示部  、  ５６００    テレビジョン装置  、  ５７００    自動車  、  ５７０１    表示パネル  、  ５７０２    表示パネル  、  ５７０３    表示パネル  、  ５７０４    表示パネル  、  ５８００    電気冷凍冷蔵庫  、  ５８０１    筐体  、  ５８０２    冷蔵室用扉  、  ５８０３    冷凍室用扉  、  ７０００    情報端末  、  ７０１０    筐体  、  ７０１１    カバー  、  ７０１２    モニタ部  、  ７０１３    キーボード  、  ７０１５    ポート
【図１】
2020014146.tif 000003
【図２】
2020014146.tif 000004
【図３】
2020014146.tif 000005
【図４】
2020014146.tif 000006
【図５】
2020014146.tif 000007
【図６】
2020014146.tif 000008
【図７】
2020014146.tif 000009
【図８】
2020014146.tif 000010
【図９】
2020014146.tif 000011
【図１０】
2020014146.tif 000012
【図１１】
2020014146.tif 000013
【図１２】
2020014146.tif 000014
【図１３】
2020014146.tif 000015
【図１４】
2020014146.tif 000016
【図１５】
2020014146.tif 000017
【図１６】
2020014146.tif 000018
【図１７】
2020014146.tif 000019
【図１８】
2020014146.tif 000020
【図１９】
2020014146.tif 000021
【図２０】
2020014146.tif 000022
【図２１】
2020014146.tif 000023