(57)【要約】【課題】テストコストを低減できる技術を提供する。【解決手段】本開示の一態様による中間接続部材は、複数の第１端子を有する第１部材と複数の第２端子を有する第２部材との間に設けられ、前記第１端子と前記第２端子とを電気的に接続する中間接続部材であって、前記第１端子と前記第２端子とを電気的に接続する接続部材を有するブロック部材と、前記ブロック部材を挿嵌する挿嵌穴を有するフレーム部材と、前記接続部材と電気的に接続された電子部品と、を備える。【選択図】図５
2020064914.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１端子を有する第１部材と複数の第２端子を有する第２部材との間に設けられ、前記第１端子と前記第２端子とを電気的に接続する中間接続部材であって、
前記第１端子と前記第２端子とを電気的に接続する接続部材を有するブロック部材と、
前記ブロック部材を挿嵌する挿嵌穴を有するフレーム部材と、
前記接続部材と電気的に接続された電子部品と、
を備える、
中間接続部材。
【請求項２】
前記電子部品は、前記ブロック部材に実装されている、
請求項１に記載の中間接続部材。
【請求項３】
前記接続部材は、ポゴピンであり、
前記ブロック部材は、前記ポゴピンを支持する支持部材を有し、
前記電子部品は、前記支持部材に実装されている、
請求項２に記載の中間接続部材。
【請求項４】
前記接続部材は、接続ピンと、前記接続ピンの少なくとも一方の端部に設けられた弾性を有する接続端子と、を有し、
前記ブロック部材は、前記接続ピンを支持する支持部材を有し、
前記電子部品は、前記支持部材に実装されている、
請求項２に記載の中間接続部材。
【請求項５】
前記接続部材は、配線が形成された基板と、前記配線の少なくとも一方の端部に設けられた弾性を有する接続端子と、を有し、
前記電子部品は、前記基板に実装されている、
請求項２に記載の中間接続部材。
【請求項６】
前記電子部品は、受動素子である、
請求項１乃至５のいずれか一項に記載の中間接続部材。
【請求項７】
前記受動素子は、コンデンサである、
請求項６に記載の中間接続部材。
【請求項８】
基板に形成された複数のデバイスに電気信号を与え、前記デバイスの電気特性を検査するテスタと、
前記複数のデバイスの電極に接触させるプローブを有するプローブカードと、
前記テスタの複数の端子と前記プローブカードの複数の端子を電気的に接続する中間接続部材と、
を備え、
前記中間接続部材は、
前記テスタの端子と前記プローブカードの端子とを電気的に接続する接続部材を有するブロック部材と、
前記ブロック部材を挿嵌する挿嵌穴を有するフレーム部材と、
前記接続部材と電気的に接続された電子部品と、
を備える、
検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、中間接続部材及び検査装置に関する。
【背景技術】
【０００２】
半導体デバイスの製造プロセスにおいては、検査装置を用いて基板上に形成された複数のデバイスの電気的検査が行われる。検査装置は、基板上に形成されたデバイスに接触するプローブを有するプローブカードが装着されるプローバ、プローブカードを介してデバイスに電気信号を与えてデバイスの種々の電気特性を検査するためのテスタ等を備える。
【０００３】
このような検査装置では、高周波ノイズをカットするためのバイパスコンデンサや応答波形の補正回路などの外付け回路等の電子部品がプローブカードに実装されている（例えば、特許文献１、２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−１１１２８０号公報
【特許文献２】特開２０１０−２５７６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本開示は、テストコストを低減できる技術を提供する。
【課題を解決するための手段】
【０００６】
本開示の一態様による中間接続部材は、複数の第１端子を有する第１部材と複数の第２端子を有する第２部材との間に設けられ、前記第１端子と前記第２端子とを電気的に接続する中間接続部材であって、前記第１端子と前記第２端子とを電気的に接続する接続部材を有するブロック部材と、前記ブロック部材を挿嵌する挿嵌穴を有するフレーム部材と、前記接続部材と電気的に接続された電子部品と、を備える。
【発明の効果】
【０００７】
本開示によれば、テストコストを低減できる。
【図面の簡単な説明】
【０００８】
【図１】一実施形態の検査装置を複数搭載した検査システムの構成例を示す斜視図
【図２】図１の検査システムに設けられた検査装置を示す概略断面図
【図３】図２の検査装置における中間接続部材のポゴフレームを示す平面図
【図４】第１構成例のポゴブロックを示す斜視図
【図５】図４のポゴブロックをポゴフレームに挿嵌した状態を示す概略断面図
【図６】第２構成例のポゴブロックを示す斜視図
【図７】図６のポゴブロックをポゴフレームに挿嵌した状態を示す概略断面図
【発明を実施するための形態】
【０００９】
以下、添付の図面を参照しながら、本開示の限定的でない例示の実施形態について説明する。添付の全図面中、同一又は対応する部材又は部品については、同一又は対応する参照符号を付し、重複する説明を省略する。
【００１０】
図１は、一実施形態の検査装置を複数搭載した検査システムの構成例を示す斜視図である。検査システム１０は、被検査体である半導体ウエハ（以下「ウエハ」という。）に形成された複数の被検査デバイス（ＤＵＴ：Device Under Test）に電気信号を与えてデバイスの種々の電気特性を検査するシステムである。
【００１１】
検査システム１０は、全体形状が直方体をなしており、複数の検査室１１を有する検査部１２と、各検査室１１に対してウエハＷの搬出入を行うローダ部１３とを備えている。検査部１２は、検査室１１が水平方向に４つ配列されて列をなし、列が上下方向に３段配置されている。検査部１２とローダ部１３との間には搬送部１４が設けられており、搬送部１４内にはローダ部１３と各検査室１１との間でウエハＷの受け渡しを行う搬送機構（図示せず）が設けられている。各検査室１１内には、後述する検査装置が設けられている。検査部１２の前面からは、各検査室１１の内部へ検査装置の一部をなすテスタ３０が挿入される。なお、図１において、検査室１１の奥行方向がＸ方向、検査室１１の配列方向がＹ方向、高さ方向がＺ方向である。
【００１２】
図２は、図１の検査システム１０に設けられた検査装置を示す概略断面図である。検査装置２０は、テスタ３０と、中間接続部材４０と、プローブカード５０と、を有する。検査装置２０においては、ウエハＷに形成されているＤＵＴの電気特性の検査を、プローブカード５０を介してテスタ３０により行う。
【００１３】
テスタ３０は、水平に設けられたテスタマザーボード３１と、テスタマザーボード３１のスロットに立設状態で装着された複数の検査回路ボード３２と、検査回路ボード３２を収容する筐体３３と、を有する。テスタマザーボード３１の底部には、複数の端子（図示せず）が設けられている。
【００１４】
プローブカード５０は、上面に複数の端子（図示せず）を有する板状の基部５１と、基部５１の下面に設けられた複数のプローブ５２と、を有する。複数のプローブ５２は、ウエハＷに形成されたＤＵＴに接触されるようになっている。ウエハＷはステージ６０に吸着された状態でアライナ（図示せず）により位置決めされ、複数のＤＵＴのそれぞれに、対応するプローブが接触する。
【００１５】
中間接続部材４０は、テスタ３０とプローブカード５０とを電気的に接続するための部材であり、ポゴフレーム４１と、ポゴブロック４２と、を有する。
【００１６】
ポゴフレーム４１は高強度で剛性が高く、熱膨張係数が小さい材料、例えばＮｉＦｅ合金で構成されている。ポゴフレーム４１は、図３に示されるように、厚さ方向（Ｚ方向）に貫通する複数の長方形の挿嵌穴４３を有する。挿嵌穴４３内には、ポゴブロック４２が挿嵌される。なお、図３は、図２の検査装置２０における中間接続部材４０のポゴフレーム４１を示す平面図である。
【００１７】
ポゴブロック４２は、ポゴフレーム４１に対して位置決めされ、テスタ３０におけるテスタマザーボード３１の端子と、プローブカード５０における基部５１の端子とを接続する。ポゴブロック４２の詳細については後述する。
【００１８】
テスタマザーボード３１とポゴフレーム４１との間にはシール部材７１が設けられており、テスタマザーボード３１と中間接続部材４０との間の空間が真空引されることにより、シール部材７１を介して中間接続部材４０がテスタマザーボード３１に吸着される。ポゴフレーム４１とプローブカード５０との間にはシール部材７２が設けられており、中間接続部材４０とプローブカード５０との間の空間が真空引きされることにより、シール部材７２を介してプローブカード５０が中間接続部材４０に吸着される。
【００１９】
ステージ６０の上面には、ウエハＷを囲むようにシール部材７３が設けられている。各段に設けられたアライナ（図示せず）によりステージ６０を上昇させて、プローブカード５０のプローブ５２をウエハＷに形成されたＤＵＴの電極に接触させる。また、シール部材７３をポゴフレーム４１に当接させて、シール部材７３で囲まれた空間を真空引きすることにより、ステージ６０が中間接続部材４０に吸着される。
【００２０】
（第１構成例）
次に、第１構成例のポゴブロック４２について、図４及び図５を参照して説明する。図４は第１構成例のポゴブロック４２を示す斜視図である。図５は、図４のポゴブロック４２をポゴフレーム４１に挿嵌した状態を示す概略断面図である。
【００２１】
ポゴブロック４２は、基板４２１と、接続ピン４２２と、を有する。一実施形態では、基板４２１は互いに平行に２つ設けられ、接続ピン４２２は互いに平行に４８本設けられている。ただし、基板４２１及び接続ピン４２２の数はこれに限定されない。
【００２２】
基板４２１は、テスタマザーボード３１及び基部５１に対して平行に設けられ、平面視において長辺と短辺とを有する矩形状に形成されている。長辺と平行な方向がＸ方向、短辺と平行な方向がＹ方向である。長辺の長さは、ポゴフレーム４１に設けられた挿嵌穴４３の長手方向の長さに応じて定められ、例えば挿嵌穴４３の長手方向の長さより僅かに短い長さである。短辺の長さは、ポゴフレーム４１に設けられた挿嵌穴４３の短手方向の長さに応じて定められ、例えば挿嵌穴４３の短手方向の長さより僅かに短い長さである。基板４２１は、例えば固定部材（図示せず）によりポゴフレーム４１に取り付けられる。基板４２１は、接続ピン４２２が挿通される挿通孔（図示せず）を有し、接続ピン４２２を挿通孔に挿通した状態で支持する。基板４２１は、絶縁材料により形成されている。基板４２１には、配線（図示せず）が形成されている。基板４２１としては、各種のプリント基板を利用でき、例えばガラスエポキシ基板、セラミックス基板等のリジッド基板であってもよく、ポリイミドフィルム、ポリエステルフィルム等のフレキシブル基板であってもよい。
【００２３】
基板４２１の上面には、ウエハに形成された複数のＤＵＴの電気特性を検査するために用いられる各種の電子部品４２３が設けられている。電子部品４２３は、基板４２１に形成された配線と電気的に接続されている。また、基板４２１に形成された配線を介して接続ピン４２２と電気的に接続されている。一実施形態では、電子部品４２３は高周波ノイズを除去するためのバイパスコンデンサであり、例えば容量が１μＦ〜４．７μＦのコンデンサである。このように基板４２１の上面にバイパスコンデンサを実装することにより、従来ではプローブカード５０に実装していたバイパスコンデンサが不要となる。これにより、プローブカード５０に実装する電子部品の点数を削減できる。また、プローブカード５０にプローブ５２を高い密度で配置可能となる。
【００２４】
また、電子部品４２３は、プローブ５２のインピーダンス整合用の終端抵抗器であってもよい。また、電子部品４２３は、上記のバイパスコンデンサや終端抵抗器に限定されず、例えばコイルであってもよい。また、電子部品４２３は、コンデンサ、抵抗器、コイル等の受動素子に限定されず、例えばトランジスタ、ダイオード、リレー等の能動素子であってもよい。さらに、電子部品４２３は、回路基板、集積回路（ＩＣ：Integrated Circuit）であってもよい。このように基板４２１の上面に各種の電子部品４２３を実装することにより、プローブカード５０に実装する電子部品の点数を削減できる。また、各種の電子部品４２３は、基板４２１の下面に実装されていてもよく、基板４２１の両面に実装されていてもよい。さらに、電子部品４２３は、ポゴフレーム４１に実装されていてもよい。
【００２５】
接続ピン４２２は、導電材料により形成され、バネ等により伸縮する棒状部材である。接続ピン４２２は、例えばポゴピンであってよい。なお、ポゴピンは、スプリングピン、コンタクトプローブとも称される。各接続ピン４２２は、平面視でテスタマザーボード３１の各端子及び基部５１の各端子と重なるように基板４２１に支持されている。言い換えると、各接続ピン４２２は、上端がテスタマザーボード３１の各端子と接触可能に配置され、下端が基部５１の各端子と接触可能に配置されている。テスタマザーボード３１と中間接続部材４０とが真空吸着されることにより、テスタマザーボード３１の端子と接続ピン４２２とが電気的に接続される。また、プローブカード５０の基部５１と中間接続部材４０とが真空吸着されることにより、基部５１の端子と接続ピン４２２とが電気的に接続される。これにより、テスタマザーボード３１の端子と基部５１の端子とが、接続ピン４２２を介して電気的に接続される。なお、接続ピン４２２は、導電材料により形成された棒状部材と、棒状部材の少なくとも一方の端部に設けられ、導電性を有した弾性体端子と、を含む構成であってもよい。
【００２６】
以上に説明した第１構成例のポゴブロック４２を有する中間接続部材４０によれば、ウエハに形成された複数のＤＵＴの電気特性を検査するために用いられる各種の電子部品４２３が基板４２１に実装されている。これにより、プローブカード５０に実装する電子部品の点数を削減できる。そのため、プローブカード５０の設計が容易になり、プローブカード５０の生産時間が短縮されて生産コストを低減できる。その結果、プローブ５２が消耗した場合のプローブカード５０の交換に伴うコストを低減できるので、テストコストを低減できる。また、プローブカード５０に実装される電子部品の点数が少なくなることにより、プローブカード５０の配線を太くかつ短くできるので、配線の抵抗値やノイズの発生を低減できる。その結果、ノイズの少ない安定した検査を実現できる。
【００２７】
（第２構成例）
次に、第２構成例のポゴブロック４２Ａについて、図６及び図７を参照して説明する。図６は第２構成例のポゴブロック４２Ａを示す斜視図である。図７は、図６のポゴブロック４２Ａをポゴフレーム４１に挿嵌した状態を示す概略断面図である。
【００２８】
ポゴブロック４２Ａは、基板４２６と、配線４２７と、接続端子４２８と、を有する。一実施形態では、基板４２６は所定間隔を有して互いに平行に３つ設けられている。ただし、基板４２６の配置及び数はこれに限定されない。
【００２９】
基板４２６は、矩形状に形成され、テスタマザーボード３１及び基部５１に対して垂直に設けられている。基板４２６は、例えば固定部材（図示せず）によりポゴフレーム４１に取り付けられる。基板４２６には、複数の配線４２７が形成されている。基板４２６は、絶縁材料により形成されている。基板４２６としては、各種のプリント基板を利用でき、例えばガラスエポキシ基板、セラミックス基板等のリジッド基板であってもよく、ポリイミドフィルム、ポリエステルフィルム等のフレキシブル基板であってもよい。
【００３０】
基板４２６の側面４２６ｓには、ウエハに形成された複数のＤＵＴの電気特性を検査するために用いられる各種の電子部品４２９が設けられている。電子部品４２９は、基板４２６に形成された配線４２７と電気的に接続されている。一実施形態では、電子部品４２９は高周波ノイズを除去するためのバイパスコンデンサであり、例えば容量が１μＦ〜４．７μＦのコンデンサである。基板４２６の側面４２６ｓにバイパスコンデンサを実装することにより、従来ではプローブカード５０に実装していたバイパスコンデンサが不要となる。これにより、プローブカード５０に実装する電子部品の点数を削減できる。また、プローブカード５０にプローブ５２を高い密度で配置可能となる。
【００３１】
また、電子部品４２９は、例えばプローブ５２のインピーダンス整合用の終端抵抗器であってもよい。また、電子部品４２９は、上記のバイパスコンデンサ、終端抵抗器に限定されず、例えばコイルであってもよい。また、電子部品４２９は、コンデンサ、抵抗器、コイル等の受動素子に限定されず、例えばトランジスタ、ダイオード、リレー等の能動素子であってもよい。さらに、電子部品４２９は、回路基板、集積回路であってもよい。このように基板４２６の側面４２６ｓに各種の電子部品４２９を実装することにより、プローブカード５０に実装する電子部品の点数を削減できる。また、各種の電子部品４２９は、基板４２６の側面４２６ｓの一方に実装されていてもよく、両方に実装されていてもよい。さらに、電子部品４２９は、ポゴフレーム４１に実装されていてもよい。なお、図６及び図７の例では、電子部品４２９が基板４２６の側面４２６ｓの両方に実装されている場合を示す。
【００３２】
配線４２７は、導電材料により形成されている。配線４２７は、基板４２６の下面４２６ｄから側面４２６ｓを通って上面４２６ｕまで延びて形成されている。配線４２７の両端には、接続端子４２８が接続されている。言い換えると、配線４２７における基板４２６の下面４２６ｄ及び上面４２６ｕに形成された部分には、接続端子４２８が接続されている。
【００３３】
接続端子４２８は、配線４２７の両端に接続されている。接続端子４２８は、導電性を有した弾性体端子である。各接続端子４２８は、平面視でテスタマザーボード３１の各端子及び基部５１の各端子と重なるように配置されている。言い換えると、各接続端子４２８は、上端がテスタマザーボード３１の各端子と接触可能に配置され、下端が基部５１の各端子と接触可能に配置されている。テスタマザーボード３１と中間接続部材４０Ａとが真空吸着されることにより、テスタマザーボード３１の端子と接続端子４２８とが電気的に接続される。また、プローブカード５０の基部５１と中間接続部材４０Ａとが真空吸着されることにより、基部５１の端子と接続端子４２８とが電気的に接続される。これにより、テスタマザーボード３１の端子と基部５１の端子とが、配線４２７及び接続端子４２８を介して電気的に接続される。
【００３４】
以上に説明した第２構成例のポゴブロック４２Ａを有する中間接続部材４０Ａによれば、ウエハに形成された複数のＤＵＴの電気特性を検査するために用いられる各種の電子部品４２９が基板４２６に実装されている。これにより、プローブカード５０に実装する電子部品の点数を削減できる。そのため、プローブカード５０の設計が容易になり、プローブカード５０の生産時間が短縮されて生産コストを低減できる。その結果、プローブ５２が消耗した場合のプローブカード５０の交換に伴うコストを低減できるので、テストコストを低減できる。また、プローブカード５０に実装される電子部品の点数が少なくなることにより、プローブカード５０の配線を太くかつ短くできるので、ノイズを低減できる。その結果、ノイズの少ない安定した検査を実現できる。
【００３５】
なお、上記の実施形態において、テスタマザーボード３１は第１部材の一例であり、テスタマザーボード３１の端子は第１端子の一例である。また、プローブカード５０は第２部材の一例であり、基部５１の端子は第２端子の一例である。また、ポゴフレーム４１はフレーム部材の一例であり、ポゴブロック４２，４２Ａはブロック部材の一例であり、基板４２１は支持部材の一例であり、接続ピン４２２、配線４２７及び接続端子４２８は接続部材の一例である。
【００３６】
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
【００３７】
上記の実施形態では、複数の検査室１１を有する検査システム１０内の検査装置２０を例に挙げて説明したが、これに限定されず、単体の検査装置であってもよい。
【符号の説明】
【００３８】
２０    検査装置
３０    テスタ
３１    テスタマザーボード
４０    中間接続部材
４１    ポゴフレーム
４２    ポゴブロック
４２１  基板
４２２  接続ピン
４２３  電子部品
４０Ａ  中間接続部材
４２Ａ  ポゴブロック
４２６  基板
４２７  配線
４２８  接続端子
４２９  電子部品
５０    プローブカード
５１    基部
【図１】
2020064914.tif 000003
【図２】
2020064914.tif 000004
【図３】
2020064914.tif 000005
【図４】
2020064914.tif 000006
【図５】
2020064914.tif 000007
【図６】
2020064914.tif 000008
【図７】
2020064914.tif 000009