(57)【要約】【課題】サイリスタを流れる電流の転流先であるＩＧＢＴ等の自己消弧型半導体素子の電流が飽和しないようにして、転流元のＭＯＳＦＥＴ等の過電圧破壊を防止した双方向スイッチ回路を提供する。【解決手段】双方向の電流が流れる電路に挿入される双方向スイッチ回路において、サイリスタＴｈａとＭＯＳＦＥＴＱ２ａとを順方向に直列接続してなる第１の単方向スイッチ部Ｓａと、同じくサイリスタＴｈｂとＭＯＳＦＥＴＱ２ｂとを順方向に直列接続してなる第２の単方向スイッチ部Ｓｂとを逆並列に接続し、この逆並列回路を電路１００，１００’に直列に接続すると共に、逆並列回路の両端をダイオードブリッジＤＢの交流入力端子にそれぞれ接続し、ダイオードブリッジＤＢの直流出力端子間に、第３の単方向スイッチ部Ｓｃを構成するＩＧＢＴ Ｑ１を順方向に接続する。【選択図】図１
2020014045.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子の動作により双方向の電流を通流、遮断する双方向スイッチ回路であって、前記双方向の電流が流れる電路に挿入される双方向スイッチ回路において、
第１のサイリスタと第１の自己消弧型半導体素子とを順方向に直列接続してなる第１の単方向スイッチ部と、第２のサイリスタと第２の自己消弧型半導体素子とを順方向に直列接続してなる第２の単方向スイッチ部と、を逆並列に接続して逆並列回路を構成し、
前記逆並列回路を前記電路に直列に接続すると共に、
前記逆並列回路の両端をダイオードブリッジの交流入力端子にそれぞれ接続し、前記ダイオードブリッジの直流出力端子間に、第３の単方向スイッチ部を構成する第３の自己消弧型半導体素子を順方向に接続したことを特徴とする双方向スイッチ回路。
【請求項２】
請求項１に記載した双方向スイッチ回路において、
前記第３の単方向スイッチ部を、単一の前記第３の自己消弧型半導体素子により構成したことを特徴とする双方向スイッチ回路。
【請求項３】
請求項１に記載した双方向スイッチ回路において、
前記第３の単方向スイッチ部を、前記第３の自己消弧型半導体素子を複数、直列に接続して構成したことを特徴とする双方向スイッチ回路。
【請求項４】
請求項１〜３の何れか１項に記載した双方向スイッチ回路において、
前記第３の自己消弧型半導体素子に並列にコンデンサを接続したことを特徴とする双方向スイッチ回路。
【請求項５】
請求項１〜４の何れか１項に記載した双方向スイッチ回路において、
前記第１のサイリスタ及び前記第２のサイリスタの短時間許容電流に対して、前記第３の自己消弧型半導体素子の出力電流が飽和しないように前記第３の自己消弧型半導体素子を選定することを特徴とする双方向スイッチ回路。
【請求項６】
請求項５に記載した双方向スイッチ回路において、
前記第１のサイリスタ及び前記第２のサイリスタの連続電流容量に対して、前記第３の自己消弧型半導体素子の連続電流容量がほぼ２倍以上になるように前記第３の自己消弧型半導体素子を選定することを特徴とする双方向スイッチ回路。
【請求項７】
請求項１〜６の何れか１項に記載した双方向スイッチ回路において、
前記第３の自己消弧型半導体素子がＩＧＢＴであることを特徴とする双方向スイッチ回路。
【請求項８】
請求項１〜７の何れか１項に記載した双方向スイッチ回路において、
前記第１の自己消弧型半導体素子及び前記第２の自己消弧型半導体素子が低耐圧のＭＯＳＦＥＴであることを特徴とする双方向スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、双方向の電流を通流、遮断可能な双方向スイッチ回路に関し、詳しくは、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）等の自己消弧型半導体素子とサイリスタとからなる双方向スイッチ回路に関するものである。
【背景技術】
【０００２】
従来より、半導体スイッチング素子の導通損失やスイッチング損失の低減を目的としたスイッチ回路や電力変換装置が、種々提供されている。
例えば、図６は、特許文献１に記載された交流電力調整装置であり、ＡＣは交流電源、Ｑ１ａ，Ｑ１ｂ，Ｑ１ｃ，Ｑ１ｄはＩＧＢＴ、Ｑ２ａ，Ｑ２ｂ，Ｑ２ｃ，Ｑ２ｄは各ＩＧＢＴに並列接続されたＭＯＳＦＥＴ、Ｌはリアクトル、Ｃはコンデンサ、Ｒは負荷である。ここで、ＩＧＢＴ Ｑ１ａ，Ｑ１ｂ及びＭＯＳＦＥＴ Ｑ２ａ，Ｑ２ｂにより双方向スイッチＳＷ１が構成され、ＩＧＢＴ Ｑ１ｃ，Ｑ１ｄ及びＭＯＳＦＥＴ Ｑ２ｃ，Ｑ２ｄにより双方向スイッチＳＷ２が構成されている。
【０００３】
この従来技術では、図示されていない制御回路によって双方向スイッチＳＷ１，ＳＷ２をオン・オフさせ、交流電源ＡＣとは異なる振幅の交流電圧を生成して負荷Ｒに供給する。その際、双方向スイッチＳＷ１，ＳＷ２の両端電圧が所定値以下である場合や軽負荷時にはＭＯＳＦＥＴをオン・オフ制御し、双方向スイッチＳＷ１，ＳＷ２の両端電圧が所定値を超える場合や重負荷時にはＩＧＢＴをオン・オフ制御することにより、各素子の導通損失やスイッチング損失を低減させている。
【０００４】
次に、図７は特許文献２に記載された整流回路である。
図７において、ＳＷ１１はＭＯＳＦＥＴ Ｑ２ａ，Ｑ２ｂからなる双方向スイッチ、ＳＷ１２はＭＯＳＦＥＴ Ｑ２ｃ，Ｑ２ｄからなる双方向スイッチ、Ｄ１〜Ｄ６はダイオード、Ｌ１，Ｌ２はリアクトルであり、他の部分については図６と同一の符号を付してある。
この従来技術では、 ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４にサージ電流の耐量が大きい低速の素子、ダイオードＤ５，Ｄ６にサージ電流の耐量が小さい高速の素子を用い、通常動作時には、ＭＯＳＦＥＴ Ｑ２ｂ，Ｑ２ｄを常時オンさせつつＭＯＳＦＥＴ Ｑ２ａ，Ｑ２ｃを高速スイッチングする。
【０００５】
また、電源投入時や停電後の復電時において、コンデンサＣの電圧より交流電源ＡＣの電圧が高くなると、ＭＯＳＦＥＴ Ｑ２ｂ，Ｑ２ｄをオフし、コンデンサＣを流れる突入電流を低速のダイオードＤ１，Ｄ４またはＤ２，Ｄ３によってバイパスさせる。これにより、ＭＯＳＦＥＴ Ｑ２ａ，Ｑ２ｃ及びダイオードＤ５，Ｄ６に突入電流が流れるのを防止してこれらを保護している。更に、ＭＯＳＦＥＴ Ｑ２ｂ，Ｑ２ｄに印加される最大電圧はそれぞれダイオードＤ２，Ｄ４の順電圧降下に等しい低電圧であるため、ＭＯＳＦＥＴ Ｑ２ｂ，Ｑ２ｄには低耐圧かつ導通損失の小さい素子を使用可能である。
【０００６】
更に、図８は、特許文献３に記載された力率改善回路（ＰＦＣ回路）である。図８において、Ｃ１はフィルタコンデンサ、ＤＢはダイオードブリッジ、Ｑ３１，Ｑ３２はＭＯＳＦＥＴ、Ｄ７はファーストリカバリーダイオード、Ｄ８は整流ダイオードであり、他の部分については図６，図７と同一の符号を付してある。
【０００７】
この従来技術では、ＭＯＳＦＥＴ Ｑ３１のオン・オフにより交流入力電流を交流入力電圧とほぼ同位相の正弦波に維持しつつ、負荷Ｒに所望の直流電圧を供給する。また、導通損失が少ない整流ダイオードＤ８と低耐圧のＭＯＳＦＥＴ Ｑ３２との直列回路を逆回復損失が少ないファーストリカバリーダイオードＤ７に並列接続し、逆回復発生前の順電流をＭＯＳＦＥＴ Ｑ３２により遮断している。これにより、整流ダイオードＤ８の逆回復を回避すると共に、その低い順電圧降下を利用して損失を低減し、回路全体の高効率化を可能にしている。
【０００８】
一方、本出願人は、導通損失の低減や高速動作を目的とした半導体スイッチとして、自己消弧型半導体素子とサイリスタとを組み合わせた単方向スイッチ（図９（ａ））及び双方向スイッチ（図９（ｂ））を既に出願している。
図９（ａ）の単方向スイッチにおいて、Ｑ１は高速スイッチングが可能なＩＧＢＴ、Ｑ２は順電圧降下が極めて小さく低耐圧のＭＯＳＦＥＴ、Ｔｈは順電圧降下が小さいサイリスタ、１００，１００’は通流、遮断するべき双方向の電流が流れる電路を示す。
なお、図９（ｂ）の双方向スイッチは、図９（ａ）の単方向スイッチを２個、逆並列に接続したものに相当し、Ｑ１ａ，Ｑ１ｂはＩＧＢＴ、Ｑ２ａ，Ｑ２ｂはＭＯＳＦＥＴ、Ｔｈａ，Ｔｈｂはサイリスタである。この双方向スイッチの動作は、以下に述べる単方向スイッチの動作から容易に類推可能であるため、ここでは説明を省略する。
【０００９】
図１０は、図９（ａ）の単方向スイッチの動作を示すタイミングチャートであり、電路１００側の電圧の極性が正であるものとする。ここでは、図１０の最上段に示すように、単方向スイッチが時刻ｔ１〜ｔ５の期間だけ導通し、全電流が電路１００から単方向スイッチを介して電路１００’側に流れる場合の動作を説明する。
【００１０】
まず、単方向スイッチが遮断されている状態から、時刻ｔ１でＩＧＢＴ Ｑ１のゲート信号がＯＮするとＩＧＢＴ Ｑ１に電流が流れ、オン遅延時間ｔｄｏｎを経過した時刻ｔ２にサイリスタＴｈ及びＭＯＳＦＥＴ Ｑ２のゲート信号がＯＮする。
これにより、ＩＧＢＴ Ｑ１には、時刻ｔ１〜ｔ２の期間、電流が流れ、時刻ｔ２以後は、電流がＩＧＢＴ Ｑ１からサイリスタＴｈとＭＯＳＦＥＴ Ｑ２との直列回路に転流する。また、時刻ｔ３でＭＯＳＦＥＴ Ｑ２のゲート信号がＯＦＦすると、その後の時刻ｔ４にサイリスタＴｈを流れる電流が保持電流以下となり、サイリスタＴｈとＭＯＳＦＥＴ Ｑ２との直列回路に流れていた電流はＩＧＢＴ Ｑ１に転流する。ＩＧＢＴ Ｑ１のゲート信号は、時刻ｔ３からオフ遅延時間ｔｄｏｆｆを経過した時刻ｔ５にＯＦＦするので、ＩＧＢＴ Ｑ１には時刻ｔ４〜ｔ５の期間、電流が流れる。
【００１１】
この先願においては、単方向スイッチの導通時には、主に、順方向電圧降下が小さいサイリスタＴｈ及びＭＯＳＦＥＴ Ｑ２を介して電流を通流させ、その後、ＭＯＳＦＥＴ Ｑ２をＯＦＦしてＩＧＢＴ Ｑ１側に電流を転流させた後に遮断している。ここで、ＩＧＢＴ Ｑ１に電流が流れる期間、すなわち時刻ｔ１〜ｔ２，ｔ４〜ｔ５は極めて短く、全電流の大部分は時刻ｔ２〜ｔ４にわたってサイリスタＴｈとＭＯＳＦＥＴ Ｑ２との直列回路を流れるため、導通損失を低減することができる。
特に、ＭＯＳＦＥＴ Ｑ２をＯＦＦするタイミングではＩＧＢＴ Ｑ１がＯＮしており、ＭＯＳＦＥＴ Ｑ２には数［Ｖ］程度の電圧しか印加されないので、ＭＯＳＦＥＴ Ｑ２に低耐圧かつ安価な素子を使用することができ、ＭＯＳＦＥＴ Ｑ２をサイリスタＴｈに直列接続しても導通損失の増加は無視できる程度である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００９−８１９６９号公報（［００１０］〜［００１４］、図１等）
【特許文献２】特開２０１１−１３５７５８号公報（［００３０］〜［００３７］、図１等）
【特許文献３】特許第６２８８５３４号公報（［００２８］〜［００３８］、図１，図２等）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
前述の特許文献１に記載された従来技術では、電流がＩＧＢＴとＭＯＳＦＥＴとの両方に流れるため、導通損失が大きい。これに対し、図９（ａ），（ｂ）に示した各スイッチでは導通損失の低減が可能である。
ここで、図９（ａ），（ｂ）におけるサイリスタは、一般に定格の１０倍程度の短時間過電流耐量を持っている。一方、サイリスタとの間で電流が転流するＩＧＢＴは、図１１に示す飽和電流特性のように、定格電流の５倍前後でコレクタ電流が飽和してしまい、コレクタ電流を更に流そうとすると、コレクタ−エミッタ間電圧が上昇して最大で電源電圧相当にまで達することがある。このため、この電流領域で図１０に示した如く、ＩＧＢＴ Ｑ１がＯＮしている状態でＭＯＳＦＥＴ Ｑ２をＯＦＦし、サイリスタＴｈの電流をＩＧＢＴ Ｑ１側に転流させる場合、ＭＯＳＦＥＴ Ｑ２にはその耐圧を大幅に超える電圧（ＩＧＢＴ Ｑ１のコレクタ−エミッタ間電圧）が印加されて過電圧破壊に至る恐れがあった。
【００１４】
そこで、本発明の解決課題は、過電流領域でサイリスタを流れる電流がＩＧＢＴ等の自己消弧型半導体素子に転流した場合でもその電流が飽和しないようにして転流元の素子が過電圧破壊されるのを防止した双方向スイッチ回路を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、請求項１に係る発明は、半導体スイッチング素子の動作により双方向の電流を通流、遮断する双方向スイッチ回路であって、前記双方向の電流が流れる電路に挿入される双方向スイッチ回路において、
第１のサイリスタと第１の自己消弧型半導体素子とを順方向に直列接続してなる第１の単方向スイッチ部と、第２のサイリスタと第２の自己消弧型半導体素子とを順方向に直列接続してなる第２の単方向スイッチ部と、を逆並列に接続して逆並列回路を構成し、
前記逆並列回路を前記電路に直列に接続すると共に、
前記逆並列回路の両端をダイオードブリッジの交流入力端子にそれぞれ接続し、前記ダイオードブリッジの直流出力端子間に、第３の単方向スイッチ部を構成する第３の自己消弧型半導体素子を順方向に接続したことを特徴とする。
【００１６】
請求項２に係る発明は、請求項１に記載した双方向スイッチ回路において、前記第３の単方向スイッチ部を、単一の前記第３の自己消弧型半導体素子により構成したことを特徴とする。
【００１７】
請求項３に係る発明は、請求項１に記載した双方向スイッチ回路において、前記第３の単方向スイッチ部を、前記第３の自己消弧型半導体素子を複数、直列に接続して構成したことを特徴とする。
【００１８】
請求項４に係る発明は、請求項１〜３の何れか１項に記載した双方向スイッチ回路において、前記第３の自己消弧型半導体素子に並列にコンデンサを接続したことを特徴とする。
【００１９】
請求項５に係る発明は、請求項１〜４の何れか１項に記載した双方向スイッチ回路において、前記第１のサイリスタ及び前記第２のサイリスタの短時間許容電流に対して、前記第３の自己消弧型半導体素子の出力電流が飽和しないように前記第３の自己消弧型半導体素子を選定することを特徴とする。
【００２０】
請求項６に係る発明は、請求項５に記載した双方向スイッチ回路において、前記第１のサイリスタ及び前記第２のサイリスタの連続電流容量に対して、前記第３の自己消弧型半導体素子の連続電流容量がほぼ２倍以上になるように前記第３の自己消弧型半導体素子を選定することを特徴とする。
【００２１】
また、請求項７に係る発明は、請求項１〜６の何れか１項に記載した双方向スイッチ回路において、前記第３の自己消弧型半導体素子がＩＧＢＴであることを特徴とする。
更に、請求項８に係る発明は、請求項１〜７の何れか１項に記載した双方向スイッチ回路において、前記第１の自己消弧型半導体素子及び前記第２の自己消弧型半導体素子が低耐圧のＭＯＳＦＥＴであることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、第１，第２のサイリスタの電流がＩＧＢＴ等の第３の自己消弧型半導体素子に転流した場合でも、この自己消弧型半導体素子の出力電流が飽和しないように電流容量等を考慮することにより、前記サイリスタに直列接続されたＭＯＳＦＥＴ等の第１，第２の自己消弧型半導体素子が過電圧破壊に至るのを防止することができる。
また、第３の自己消弧型半導体素子に並列にコンデンサを接続すれば、いわゆるソフトスイッチングも可能になる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態を示す回路図である。
【図２】本発明の第１実施形態の動作を示すタイミングチャートである。
【図３】本発明の第１実施形態の動作を示す回路図である。
【図４】ＩＧＢＴの逆バイアス安全動作領域の説明図である。
【図５】本発明の第２実施形態を示す回路図である。
【図６】特許文献１に記載された従来技術の回路図である。
【図７】特許文献２に記載された従来技術の回路図である。
【図８】特許文献３に記載された従来技術の回路図である。
【図９】先願に係る単方向スイッチ回路及び双方向スイッチ回路を示す図である。
【図１０】先願に係る単方向スイッチ回路の動作を示すタイミングチャートである。
【図１１】ＩＧＢＴの飽和電流特性を示す図である。
【図１２】先願に係る双方向スイッチ回路の変形例を示す図である。
【発明を実施するための形態】
【００２４】
以下、図に沿って本発明の実施形態を説明する。図１は、本発明の第１実施形態に係る双方向スイッチ回路を示す回路図である。
この第１実施形態では、図９（ｂ）と同様に、サイリスタＴｈａと低耐圧のＭＯＳＦＥＴ Ｑ２ａとを直列接続してなる第１の単方向スイッチ部Ｓａと、サイリスタＴｈｂと低耐圧のＭＯＳＦＥＴ Ｑ２ｂとを直列接続してなる第２の単方向スイッチ部Ｓｂとが逆並列に接続され、これらの逆並列回路が電路１００，１００’の間に挿入されている。
【００２５】
また、電路１００，１００’（上記逆並列回路の両端）は、ダイオードＤ１〜Ｄ４からなるダイオードブリッジＤＢの交流入力端子にそれぞれ接続されている。このダイオードブリッジＤＢの直流出力端子には、第３の単方向スイッチ部Ｓｃを構成するＩＧＢＴ Ｑ１のコレクタ、エミッタがそれぞれ接続され、このＩＧＢＴ Ｑ１に並列にコンデンサＣが接続されている。
上述したように、本実施形態に係る双方向スイッチ回路は、電路１００，１００’に直列に接続されて双方向の電流を通流、遮断するものである。
【００２６】
ここで、ＩＧＢＴ Ｑ１は、サイリスタＴｈａ，Ｔｈｂの短時間許容電流に対して電流容量が大きい単一の素子を使用するか、または、複数のＩＧＢＴを並列に接続することにより、ＩＧＢＴのコレクタ電流が飽和しないようにすることが必要である。
上述したごとく、サイリスタＴｈａ，Ｔｈｂの短時間許容電流に対して電流容量が大きいＩＧＢＴ Ｑ１を使用することは、例えば、サイリスタＴｈａ，Ｔｈｂの連続電流容量に対して、２倍以上の連続電流容量を持つＩＧＢＴ Ｑ１を用いることを意味する。言い換えれば、サイリスタＴｈａ，Ｔｈｂの短時間過電流を定格電流の１０倍とし、ＩＧＢＴ Ｑ１の飽和電流を定格電流の１０倍として、これらの短時間過電流と飽和電流とが等しくなるような定格電流を有するＩＧＢＴ、サイリスタをそれぞれ選定すれば良い。
【００２７】
次に、この第１実施形態の動作を、図２〜図４を参照しつつ説明する。
図２は単方向スイッチとしての動作を示すタイミングチャート、図３（ａ），（ｂ），（ｃ）は図１に電流経路を重ねて表示した回路図、図４はＩＧＢＴの逆バイアス安全動作領域を示す図である。
図２において、時刻ｔ１１以前と時刻ｔ１６以後はスイッチが遮断状態であり、時刻ｔ１１〜ｔ１６の期間がスイッチの導通状態である。
【００２８】
まず、時刻ｔ１１にＩＧＢＴ Ｑ１のゲート信号がＯＮすると、ＩＧＢＴ Ｑ１の電流が流れ始める。この時の電路１００から電路１００’に至る電流経路は、図３（ａ）に示す通りである。
その後、時刻ｔ１２でＭＯＳＦＥＴ Ｑ２ａのゲート信号がＯＮし、更に時刻ｔ１３でサイリスタＴｈａのゲート信号がＯＮすると、時刻ｔ１１からＩＧＢＴ Ｑ１に流れていた電流が時刻ｔ１３以後はサイリスタＴｈａとＭＯＳＦＥＴ Ｑ２ａとの直列回路に転流する。このため、主な電流経路は図３（ｂ）に示す通りとなる。なお、時刻ｔ１３以後もＩＧＢＴ Ｑ１のゲート信号はＯＮのままであるため、ＩＧＢＴ Ｑ１にも僅かに電流が流れる。
【００２９】
次いで、サイリスタＴｈａのゲート信号がＯＦＦになり、その後の時刻ｔ１４でＭＯＳＦＥＴ Ｑ２ａのゲート信号がＯＦＦすることにより、サイリスタＴｈａとＭＯＳＦＥＴ Ｑ２ａとの直列回路に流れていた電流は再びＩＧＢＴ Ｑ１側に転流する。なお、時刻ｔ１４の直後はサイリスタＴｈａとＭＯＳＦＥＴ Ｑ２ａとの直列回路にも僅かに電流が流れるが、大部分の電流は図３（ａ）の経路に流れる。
その後、時刻ｔ１５でＩＧＢＴ Ｑ１のゲート信号をＯＦＦすると、ＩＧＢＴ Ｑ１の電流は速やかに減少してほぼ０になる。時刻ｔ１５から時刻ｔ１６までの期間は、それまでＩＧＢＴ Ｑ１に流れていた電流がコンデンサＣ側に転流してコンデンサＣを充電することにより、電圧Ｖをほぼ電源電圧まで上昇させる。この時刻ｔ１５〜ｔ１６における主な電流経路は、図３（ｃ）に示す通りである。
【００３０】
図２のタイミングチャートにおけるＴ１はスイッチの導通開始時にＩＧＢＴ Ｑ１に電流が流れる期間、Ｔ２は導通時においてサイリスタＴｈａとＭＯＳＦＥＴ Ｑ２ａとの直列回路に電流が流れる期間、Ｔ３はスイッチの遮断前にＩＧＢＴ Ｑ１に電流が流れる期間である。期間Ｔ１，Ｔ３は、例えば１００［μｓ］程度の短時間である。
また、図２における電圧Ｖ１は電路１００に接続された電源（図示せず）の電圧、電圧Ｖ２はダイオードブリッジＤＢ内のダイオードＤ１，Ｄ４及びＩＧＢＴ Ｑ１の順電圧降下の合計値、電圧Ｖ３はサイリスタＴｈａとＭＯＳＦＥＴ Ｑ２ａとの順電圧降下の合計値に、それぞれ相当する。
【００３１】
図２において、ＩＧＢＴ Ｑ１がターンオフする時刻ｔ１５ではコンデンサＣが十分に放電されており、その両端電圧すなわち図５における電圧Ｖ（＝Ｖ２）は極めて小さいため、ＩＧＢＴ Ｑ１はソフトスイッチング動作する。
ここで、図４に示す如く、ＩＧＢＴ Ｑ１がターンオフする際に安全に動作可能なコレクタ−エミッタ間電圧とコレクタ電流との関係は、逆バイアス安全動作領域（ＲＢＳＯＡ）として知られており、一般的な安全動作領域は、斜線のハッチングを施した角形特性である。すなわち、市販のＩＧＢＴの多くは、ターンオフ時の電圧−電流軌跡が定格電圧と定格電流またはその数倍の点を通過しても素子が耐えられるように設計されている。
【００３２】
しかし、本実施形態では、ＩＧＢＴ Ｑ１に並列接続されたコンデンサＣの作用によるソフトスイッチングを前提としており、最大電圧及び最大電流が同時に印加されないことを保証すれば素子の電圧、電流の耐量を緩和することができ、図４の縦線のハッチング部分のように、逆バイアス安全動作領域の狭い低コストの素子を使用することができる。
【００３３】
なお、コンデンサを用いてＩＧＢＴのソフトスイッチングを行う着想は、先願に係る双方向スイッチにも適用可能である。例えば、図１２は、図９（ｂ）に示した双方向スイッチにコンデンサＣを並列接続した例であり、この回路においても、コンデンサＣの作用によりＩＧＢＴ Ｑ１ａ，Ｑ１ｂのソフトスイッチングが可能である。
しかし、図１２の回路では、ＩＧＢＴ Ｑ１ａ，Ｑ１ｂのターンオフ後もコンデンサＣを介して電路１００，１００’間で交流電流が流れ続けるので、これを防ぐにはコンデンサＣの容量値をできるだけ小さくすることが望ましい。これに対し、本実施形態に係る図１の回路では、スイッチが遮断状態となる図２の時刻ｔ１６以後はコンデンサＣがピーク電圧（電源電圧Ｖ１）に充電されていて電流が流れないため、コンデンサＣの容量値がある程度大きくても問題はない。
【００３４】
本実施形態において、図２に示したようにスイッチを遮断→導通→遮断と動作させる場合、ＩＧＢＴ Ｑ１に電流が流れる期間Ｔ１，Ｔ３はごく短い。また、スイッチが連続的に導通する場合には、サイリスタＴｈａ，Ｔｈｂのゲート信号は常にＯＮとなるため、期間Ｔ１，Ｔ３はもともと存在しない。つまり、図２における電圧Ｖ２に相当するダイオードＤ１，Ｄ４及びＩＧＢＴ Ｑ１の順電圧降下による損失は定常的に発生するものではないため、効率の低下や発熱を防止することができる。
【００３５】
更に、この実施形態では、電路１００，１００’からダイオードブリッジＤＢを介してＩＧＢＴ Ｑ１を接続してあるため、電路１００，１００’を流れる双方向の電流をダイオードブリッジＤＢにより整流してＩＧＢＴ Ｑ１に流すことができる。これにより、図９（ｂ）の双方向スイッチ回路に比べて、比較的高価であるＩＧＢＴの数が半減するためコストの低減が可能になる。
なお、上述した動作説明は電路１００側から電流が流入する場合のものであるが、電路１００’側から電流が流入する場合には、図２におけるサイリスタＴｈａがＴｈｂに、ＭＯＳＦＥＴ Ｑ２ａがＱ２ｂにそれぞれ置き換わるだけで基本的な動作に変わりはない。
【００３６】
次に、図５は、本発明の第２実施形態を示す回路図である。この第２実施形態は、ダイオードブリッジＤＢの直流出力端子間に接続される第３の単方向スイッチ部Ｓｄが、複数（例えば４個）のＩＧＢＴ Ｑ１ａ，Ｑ１ｂ，Ｑ１ｃ，Ｑ１ｄの直列回路によって構成されている。そして、これらのＩＧＢＴ Ｑ１ａ，Ｑ１ｂ，Ｑ１ｃ，Ｑ１ｄのコレクタ−エミッタ間には、全て同一容量値のコンデンサＣａ，Ｃｂ，Ｃｃ，Ｃｄがそれぞれ接続されている。
その他の構成は図１の第１実施形態と同一であるため、詳述を省略する。
【００３７】
この第２実施形態は、双方向スイッチ回路の高耐圧化を考慮したものである。
すなわち、回路を高耐圧化する場合、サイリスタについては高耐圧品を比較的容易に入手可能であるが、ＩＧＢＴの高耐圧品、例えば、耐圧３．３［ｋＶ］以上の素子は高価であり、しかも種類が限られる。このため、比較的安価で入手が容易な耐圧１．２［ｋＶ］程度のＩＧＢＴを、ダイオードブリッジＤＢの直流出力端子間に複数、直列接続して第３の単方向スイッチ部Ｓｄを構成することにより、所望の耐圧を得るようにした。
また、ＩＧＢＴ Ｑ１ａ，Ｑ１ｂ，Ｑ１ｃ，Ｑ１ｄにそれぞれ並列接続されたコンデンサＣａ，Ｃｂ，Ｃｃ，Ｃｄは、前述したソフトスイッチングを可能にするだけでなく、ダイオードブリッジＤＢの直流出力電圧を均等に分圧して各ＩＧＢＴのコレクタ−エミッタ間電圧を均等化する機能も果たしている。
【００３８】
図１，図５に示した各実施形態では、第３の単方向スイッチ部ＳｃまたはＳｄを構成する自己消弧型半導体素子として、ＩＧＢＴ Ｑ１または Ｑ１ａ，Ｑ１ｂ，Ｑ１ｃ，Ｑ１ｄを用いた場合につき説明したが、ＩＧＢＴの代わりに、バイポーラパワトランジスタやＭＯＳＦＥＴを用いる場合にも本発明を適用することができる。
また、第１，第２の単方向スイッチ部Ｓａ，Ｓｂを構成する自己消弧型半導体素子としては、ＭＯＳＦＥＴ Ｑ２ａ，Ｑ２ｂの代わりにＩＧＢＴを用いても良い。
更に、第１，第２の単方向スイッチ部Ｓａ，Ｓｂを構成するサイリスタＴｈａ，Ｔｈｂは何れも単一である必要はなく、複数のサイリスタの直列回路によりそれぞれ構成して高耐圧化を図っても良い。
【産業上の利用可能性】
【００３９】
本発明の双方向スイッチ回路は、例えば無停電電源装置において通常電源とバックアップ用電源とを切り替えるバイパス回路を始めとして、双方向の電流（交流電流）を通流、遮断する各種のスイッチ回路に利用することができる。
【符号の説明】
【００４０】
Ｑ１，Ｑ１ａ，Ｑ１ｂ，Ｑ１ｃ，Ｑ１ｄ：ＩＧＢＴ
Ｑ２ａ，Ｑ２ｂ：ＭＯＳＦＥＴ
Ｔｈａ，Ｔｈｂ：サイリスタ
Ｓａ，Ｓｂ，Ｓｃ，Ｓｄ：単方向スイッチ部
ＤＢ：ダイオードブリッジ
Ｄ１，Ｄ２，Ｄ３，Ｄ４：ダイオード
Ｃ，Ｃａ，Ｃｂ，Ｃｃ，Ｃｄ：コンデンサ
１００，１００’：電路
【図１】
2020014045.tif 000003
【図２】
2020014045.tif 000004
【図３】
2020014045.tif 000005
【図４】
2020014045.tif 000006
【図５】
2020014045.tif 000007
【図６】
2020014045.tif 000008
【図７】
2020014045.tif 000009
【図８】
2020014045.tif 000010
【図９】
2020014045.tif 000011
【図１０】
2020014045.tif 000012
【図１１】
2020014045.tif 000013
【図１２】
2020014045.tif 000014