(57)【要約】【課題】寄生容量が低減される構造を有しつつも設計自由度が高い、半導体光素子、アレイ半導体光素子、及び光モジュールの提供。【解決手段】半絶縁性基板と、一方の導電型の第１半導体層と、発光特性を有する活性層と、他方の導電型の第２半導体層と、絶縁層と、導電層と、が下から順に積層された多層構造を有し、多層構造は、発光構造と、第１電極構造と、第２電極構造と、を含み、半絶縁性基板及び第１半導体層には、第２電極構造を残りの部分から分離して、全体的に直線よりも第２電極構造に接近するように非直線を描く第１溝が形成される。【選択図】図１Ａ
2020074473.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性基板と、
ｐ型及びｎ型の一方の導電型の第１半導体層と、
発光特性を有する活性層と、
前記第１半導体層とは反対の導電型の第２半導体層と、
絶縁層と、
導電層と、
が下から順に積層された多層構造を有し、
前記多層構造は、発光構造と、第１電極構造と、第２電極構造と、を含み、
前記半絶縁性基板及び前記第１半導体層には、前記第２電極構造を残りの部分から分離して、全体的に直線よりも前記第２電極構造に接近するように非直線を描く第１溝が形成され、
前記第１半導体層は、前記第１溝により分離される前記残りの部分が前記発光構造及び前記第１電極構造で連続し、
前記活性層は、前記発光構造、前記第１電極構造及び前記第２電極構造に、それぞれ、相互に分離して形成され、
前記第２半導体層は、前記発光構造、前記第１電極構造及び前記第２電極構造に、それぞれ、相互に分離して形成され、
前記絶縁層は、前記発光構造では前記第１半導体層を覆って前記第２半導体層の一部を露出させ、前記第１電極構造では前記第２半導体層を覆い、前記第２電極構造では前記第１半導体層及び前記第２半導体層を覆い、前記第１溝の内面では前記第１半導体層を覆うように形成され、
前記導電層は、前記第１半導体層に接触して前記第１電極構造の上端に至る前記第１配線パターンと、前記発光構造で前記第２半導体層に接触して前記第１溝の内側で前記絶縁層の上を通って前記第２電極構造の上端に至る第２配線パターンと、を含むことを特徴とする半導体光素子。
【請求項２】
請求項１に記載の半導体光素子であって、
前記発光構造は、前記第２半導体層の一部によって構成されるリッジを有することを特徴とする半導体光素子。
【請求項３】
請求項１又は２に記載の半導体光素子であって、
前記絶縁層は、前記発光構造と前記第１電極構造の間では前記第１半導体層の一部を露出させるように形成され、
前記第１配線パターンは、前記発光構造と前記第１電極構造の間で、前記第１半導体層に接触して電気的に接続することを特徴とする半導体光素子。
【請求項４】
請求項１から３のいずれか１項に記載の半導体光素子であって、
前記発光構造は、回折格子をさらに含み、
分布帰還型レーザとして構成されたことを特徴とする半導体光素子。
【請求項５】
請求項１から３のいずれか１項に記載の半導体光素子であって、
前記発光構造は、分布ブラッグ反射鏡をさらに含み、
分布ブラッグ反射型レーザとして構成されたことを特徴とする半導体光素子。
【請求項６】
請求項１から３のいずれか１項に記載の半導体光素子であって、
前記発光構造は、分布帰還型レーザと分布ブラッグ反射鏡をさらに含み、
分布反射型レーザとして構成されたことを特徴とする半導体光素子。
【請求項７】
請求項１から６のいずれか１項に記載の半導体光素子であって、
前記発光構造から出射した光を前記導体層とは反対側へ向けて反射させるミラー構造が、モノリシックに集積される半導体光素子。
【請求項８】
請求項１から７のいずれか１項に記載の半導体光素子であって、
前記半絶縁性基板及び前記第１半導体層は、厚み方向に広がる側面を有し、
前記第１溝の少なくとも一端は、前記半絶縁性基板及び前記第１半導体層の前記側面に開口するように形成されていることを特徴とする半導体光素子。
【請求項９】
複数の半導体光素子を有し、
前記複数の半導体光素子のそれぞれは、請求項１から７のいずれか１項に記載の前記半導体光素子であり、
前記複数の半導体光素子は、モノリシックに集積され、
前記半絶縁性基板及び前記第１半導体層には、隣同士の前記半導体光素子の間を分離する第２溝が形成されていることを特徴とするアレイ半導体発光素子。
【請求項１０】
請求項９に記載のアレイ半導体発光素子であって、
前記隣同士の前記複数の半導体光素子の一方に形成される前記第１溝の少なくとも一端は、前記第２溝に開口するように形成されていることを特徴とするアレイ半導体光素子。
【請求項１１】
請求項１から８のいずれか１項に記載の半導体光素子と、
前記半導体光素子を駆動するための駆動回路と、
前記半導体光素子と光学的に接続される外部導波路と、
前記半導体光素子と前記駆動回路と前記外部導波路とをそれぞれ所定の位置に固定するためのパッケージと、
を含む光モジュール。
【請求項１２】
請求項９又は１０に記載のアレイ半導体光素子と、
前記複数の半導体光素子を駆動するための駆動回路と、
前記複数の半導体光素子とそれぞれ光学的に接続される、複数の外部導波路と、
前記複数の半導体光素子と前記駆動回路と前記複数の外部導波路とをそれぞれ所定の位置に固定するためのパッケージと、
を含む光モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子、アレイ半導体光素子、及び光モジュールに関し、特に、半導体光素子の寄生容量軽減に関する。
【背景技術】
【０００２】
１対の電極がともに基板の一方の面に配置される片面電極構造を有する半導体光素子が用いられている。半導体光素子には、さらなる高速動作が求められており、半導体光素子の寄生容量の低減が望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２６４３３４号公報
【特許文献２】特開２００８−２７７４４５号公報
【非特許文献】
【０００４】
【非特許文献１】W. Kobayashi, et al、"Design and Fabrication of Wide Wavelength Range 25.8-Gb/S, 1.3-μM, Push-Pull-Driven DMLs"、IEEE Journal of Lightwave Technology、ｖｏｌ３２、Ｎｏ．１、２０１４年１月１日、３−９頁
【発明の概要】
【発明が解決しようとする課題】
【０００５】
非特許文献１に、片側電極構造を有するリッジ導波路導波路型の直接変調レーザが開示されている。チップの寄生容量を低減させるために、ｐ電極部が厚膜のＢＣＢ（ベンゾシクロブテン：Benzocyclobutene）で埋め込まれており、ｐ電極のパッドがＢＣＢの上側に配置される。
【０００６】
しかしながら、ＢＣＢなど厚膜の有機物層を形成する場合、有機物層の膜厚の制御は容易ではない。その結果、ｎ型コンタクト層の上面とｐ型コンタクト層の上面との間に大きな高低差（約５μｍ）が発生している。また、十分な低容量化を実現するために、有機物層の厚さは一般に１〜３μｍ程度は少なくとも必要であり、この段差に起因した電極の段切れなど、作製工程の歩留まり低下が生じる懸念がある。また、基板の表面の一部が盛り上がるなど、凹凸が生じることもあり得る。この結果、ｐ電極とｎ電極とをともに実装される基板の電極部分に良好な状態で接続させることは難しく、実装の観点でも歩留まりや信頼性の低下を引き起こし得る。
【０００７】
特許文献１に、片側電極構造を有するリッジ導波路型の半導体レーザ素子が開示されている（図１参照）。低容量構造とするために、リッジ１６及び両側の溝１５を含む部分の一側に第１分離溝３１が、他の一側に第２分離溝３２が、それぞれ形成されている。アノード電極２５（ｐ電極）が、リッジ１６の上面に接触し、第２分離溝３２を越えて、さらに平坦面３５の上面に広がっている。第２分離溝３２は、奥行き方向（長さ方向）に前方端面から後方端面までエッチングによって形成され、最上層のｐ−ＩｎＧａＡｓ層９から活性層６及びＦｅ−ＩｎＰ層３を越えて半導体基板２の途中深さまで設けられている。第２分離溝３２が前方端面から後方端面まで至る全体として直線状に形成されることにより、電極パッドを広範囲に確保することが出来るが、反対に、素子の設計自由度が小さくなってしまう。
【０００８】
本発明は、かかる課題を鑑みてなされたものであり、寄生容量が低減される構造を有しつつも設計自由度が高い、半導体光素子、アレイ半導体光素子、及び光モジュールの提供を目的とする。
【課題を解決するための手段】
【０００９】
（１）上記課題を解決するために、本発明に係る半導体光素子は、半絶縁性基板と、ｐ型及びｎ型の一方の導電型の第１半導体層と、発光特性を有する活性層と、前記第１半導体層とは反対の導電型の第２半導体層と、絶縁層と、導電層と、が下から順に積層された多層構造を有し、前記多層構造は、発光構造と、第１電極構造と、第２電極構造と、を含み、前記半絶縁性基板及び前記第１半導体層には、前記第２電極構造を残りの部分から分離して、全体的に直線よりも前記第２電極構造に接近するように非直線を描く第１溝が形成され、前記第１半導体層は、前記第１溝により分離される前記残りの部分が前記発光構造及び前記第１電極構造で連続し、前記活性層は、前記発光構造、前記第１電極構造及び前記第２電極構造に、それぞれ、相互に分離して形成され、前記第２半導体層は、前記発光構造、前記第１電極構造及び前記第２電極構造に、それぞれ、相互に分離して形成され、前記絶縁層は、前記発光構造では前記第１半導体層を覆って前記第２半導体層の一部を露出させ、前記第１電極構造では前記第２半導体層を覆い、前記第２電極構造では前記第１半導体層及び前記第２半導体層を覆い、前記第１溝の内面では前記第１半導体層を覆うように形成され、前記導電層は、前記第１半導体層に接触して前記第１電極構造の上端に至る前記第１配線パターンと、前記発光構造で前記第２半導体層に接触して前記第１溝の内側で前記絶縁層の上を通って前記第２電極構造の上端に至る第２配線パターンと、を含む。
【００１０】
（２）上記（１）に記載の半導体光素子であって、前記発光構造は、前記第２半導体層の一部によって構成されるリッジを有してもよい。
【００１１】
（３）上記（１）又は（２）に記載の半導体光素子であって、前記絶縁層は、前記発光構造と前記第１電極構造の間では前記第１半導体層の一部を露出させるように形成され、前記第１配線パターンは、前記発光構造と前記第１電極構造の間で、前記第１半導体層に接触して電気的に接続してもよい。
【００１２】
（４）上記（１）から（３）のいずれかに記載の半導体光素子であって、前記発光構造は、回折格子をさらに含み、分布帰還型レーザとして構成されてもよい。
【００１３】
（５）上記（１）から（３）のいずれかにに記載の半導体光素子であって、前記発光構造は、分布ブラッグ反射鏡をさらに含み、分布ブラッグ反射型レーザとして構成されてもよい。
【００１４】
（６）上記（１）から（３）のいずれかに記載の半導体光素子であって、前記発光構造は、分布帰還型レーザと分布ブラッグ反射鏡をさらに含み、分布反射型レーザとして構成されてもよい。
【００１５】
（７）上記（１）から（６）のいずれかに記載の半導体光素子であって、前記発光構造から出射した光を前記導体層とは反対側へ向けて反射させるミラー構造が、モノリシックに集積されてもよい。
【００１６】
（８）上記（１）から（７）のいずれかに記載の半導体光素子であって、前記半絶縁性基板及び前記第１半導体層は、厚み方向に広がる側面を有し、前記第１溝の少なくとも一端は、前記半絶縁性基板及び前記第１半導体層の前記側面に開口するように形成されてもよい。
【００１７】
（９）本発明に係るアレイ半導体光素子は、複数の半導体光素子を有し、前記複数の半導体光素子のそれぞれは、上記（１）から（７）のいずれかに記載の前記半導体光素子であり、前記複数の半導体光素子は、モノリシックに集積され、前記半絶縁性基板及び前記第１半導体層には、隣同士の前記半導体光素子の間を分離する第２溝が形成されていてもよい。
【００１８】
（１０）上記（９）に記載のアレイ半導体発光素子であって、前記隣同士の前記複数の半導体光素子の一方に形成される前記第１溝の少なくとも一端は、前記第２溝に開口するように形成されていてもよい。
【００１９】
（１１）本発明に係る光モジュールは、上記（１）から（８）のいずれかに記載の半導体光素子と、前記半導体光素子を駆動するための駆動回路と、前記半導体光素子と光学的に接続される外部導波路と、前記半導体光素子と前記駆動回路と前記外部導波路とをそれぞれ所定の位置に固定するためのパッケージと、を含む光モジュールであってもよい。
【００２０】
（１２）本発明に係る光モジュールは、上記（９）又は（１０）に記載のアレイ半導体光素子と、前記複数の半導体光素子を駆動するための駆動回路と、前記複数の半導体光素子とそれぞれ光学的に接続される、複数の外部導波路と、前記複数の半導体光素子と前記駆動回路と前記複数の外部導波路とをそれぞれ所定の位置に固定するためのパッケージと、を含む光モジュールであってもよい。
【発明の効果】
【００２１】
本発明により、寄生容量が低減される構造を有しつつも設計自由度が高い、半導体光素子、アレイ半導体光素子、及び光モジュールが提供される。
【図面の簡単な説明】
【００２２】
【図１Ａ】本発明の第１の実施形態に係る半導体光素子の平面図である。
【図１Ｂ】本発明の第１の実施形態に係る半導体光素子の断面図である。
【図２Ａ】本発明の第１の実施形態に係る半導体光素子の製造工程を示す断面図である。
【図２Ｂ】本発明の第１の実施形態に係る半導体光素子の製造工程を示す断面図である。
【図２Ｃ】本発明の第１の実施形態に係る半導体光素子の製造工程を示す断面図である。
【図２Ｄ】本発明の第１の実施形態に係る半導体光素子の製造工程を示す断面図である。
【図２Ｅ】本発明の第１の実施形態に係る半導体光素子の製造工程を示す断面図である。
【図２Ｆ】本発明の第１の実施形態に係る半導体光素子の製造工程を示す断面図である。
【図２Ｇ】本発明の第１の実施形態に係る半導体光素子の製造工程を示す断面図である。
【図２Ｈ】本発明の第１の実施形態に係る半導体光素子の製造工程を示す断面図である。
【図３Ａ】本発明の第２の実施形態に係る半導体光素子の平面図である。
【図３Ｂ】本発明の第２の実施形態に係る半導体光素子の底面図である。
【図３Ｃ】本発明の第２の実施形態に係る半導体光素子の断面図である。
【図４Ａ】本発明の第３の実施形態に係る半導体光素子の平面図である。
【図４Ｂ】本発明の第３の実施形態に係る半導体光素子の断面図である。
【図４Ｃ】本発明の第３の実施形態に係る半導体光素子の断面図である。
【図４Ｄ】本発明の第３の実施形態に係る半導体光素子の断面図である。
【図５Ａ】本発明の第４の実施形態に係るアレイ半導体光素子の平面図である。
【図５Ｂ】本発明の第４の実施形態に係るアレイ半導体光素子の断面図である。
【図６】本発明の第５の実施形態に係るアレイ半導体光素子の平面図である。
【図７Ａ】本発明の第６の実施形態に係る光モジュールの斜視図である。
【図７Ｂ】本発明の第６の実施形態に係る光モジュールの側面図である。
【発明を実施するための形態】
【００２３】
以下に、図面に基づき、本発明の実施形態を具体的かつ詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。なお、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。
【００２４】
［第１の実施形態］
図１Ａは、本発明の第１の実施形態に係る半導体光素子の平面図である。当該実施形態に係る半導体光素子は、波長帯１．３μｍのリッジ導波路型のＤＦＢレーザ（Distributed Feedback Laser：分布帰還型レーザ）であり、ｐ側電極１０７とｎ側電極１０８とが基板の一方側（ここでは、上表面）に配置される片面電極構造を有している。なお、半導体光素子の図１Ａの上端（上側の辺）にある側面が前方端面であり、半導体光素子は前方端面より光を出射する。また、下端（下側の辺）が後方端面である。
【００２５】
図１Ｂは、当該実施形態に係る半導体光素子の断面図であり、図１Ａに示すＩＢ−ＩＢ線による断面を示している。図１Ｂに示す通り、半導体光素子は多層構造を有している。多層構造は、半絶縁性ＩｎＰ基板１０１と、ｎ型ＩｎＰ層１０２と、ＩｎＧａＡｌＡｓ系活性層１０３と、ｐ型半導体層と、ＳｉＯ２保護膜１０６と、導電層と、が下から順に積層される構造である。
【００２６】
半絶縁性ＩｎＰ基板１０１は、半絶縁性基板であり、ＦｅがドープされるＩｎＰからなる。半絶縁性とみなせる程度に電気伝導性が小さい（電気抵抗が大きい）半導体基板であれば、これに限定されることはない。ｎ型ＩｎＰ層１０２は、第１半導体層であり、ここでは、ｎ型の導電型であるが、ｐ型及びｎ型の一方の導電型であればよい。ＩｎＧａＡｌＡｓ系活性層１０３は、発光特性を有する活性層であり、電流注入によって利得を生じる。ＩｎＧａＡｌＡｓ系活性層１０３は、ともにＩｎＧａＡｌＡｓ系である井戸層と障壁層とが交互に複数回積層される多重量子井戸構造を含んでおり、量子井戸の組成波長は１．３１μｍである。ｐ型半導体層は、ｐ型の第２半導体層であり、第２半導体層の導電型は、第１半導体層とは反対である。ｐ型半導体層は、ｐ型エッチングストップ層（図示せず）と、ｐ型ＩｎＰ層１０４と、ｐ型ＩｎＧａＡｓコンタクト層１０５と、を含んでいる。ＳｉＯ２保護膜１０６は、絶縁層である。導電層は、ｐ側電極１０７と、ｎ側電極１０８と、を含んでいる。なお、半導体光素子の半導体層は、半絶縁性ＩｎＰ基板１０１と、ｎ型ＩｎＰ層１０２と、ＩｎＧａＡｌＡｓ系活性層１０３と、ｐ型半導体層とで構成される。
【００２７】
多層構造は、発光構造と、第１電極構造と、第２電極構造と、を含んでいる。当該実施形態に係る半導体光素子に、ＩｎＧａＡｌＡｓ系活性層１０３と、ＩｎＧａＡｌＡｓ系活性層１０３の上方に所定の幅で形成されるリッジと、が配置される。ＩｎＧａＡｌＡｓ系活性層１０３のうち、リッジの下方に位置する部分に導波路が形成され、導波路より光を出射する。すなわち、多層構造のうちリッジが形成される部分が発光構造であり、発光構造は該リッジを有する。リッジの延伸方向は、半絶縁性ＩｎＰ基板１０１の［１１０］方向、または［１-１０］方向であり、ここでは図１Ａの上下方向となっている。発光構造は、図１Ａ及び図１Ｂには発光部１１０として記されている。リッジは前方端面から後方端面に亘って延伸しており、光の出射方向とリッジの延伸方向は一致している。ここで、共振器長（前方端面から後方端面までの長さ）は１５０μｍである。
【００２８】
リッジの両側にバンク（土手部分）が配置され、一方が第１電極構造（ｎ側電極構造）であり、他方が第２電極構造（ｐ側電極構造）である。第１電極構造は、該一方のバンクの上面にｎ側電極１０８が形成される部分であり、図にはｎ電極形成部１１２として示されている。第２電極構造は、該他方のバンクの上面にｐ側電極１０７が形成される部分であり、図にはｐ電極形成部１１１として示されている。なお、ｐ側電極１０７のうち、ｐ電極形成部１１１（第２電極構造）に形成される部分は、ワイヤボンディングのためのパッド部である。
【００２９】
当該実施形態に係る半導体光素子の主な特徴は、ｐ電極形成部１１１（ｐ側電極１０７のパッド部）を囲うように、分離溝１０９（第１溝）が配置されていることにある。図１Ｂに示す通り、分離溝１０９の深さ（厚み方向（積層方向）に沿って最下点）は、半絶縁性ＩｎＰ基板１０１に達している。すなわち、分離溝１０９は、半絶縁性ＩｎＰ基板１０１及びｎ型ＩｎＰ層１０２に形成される溝であり、ｐ電極形成部１１１（第２電極構造）を残りの部分から分離している。
【００３０】
分離溝１０９は、半導体光素子の側面（図１Ａの右端）より、ｐ側電極１０７のパッド部の前方側からパッド部の図１Ａの上辺に沿って、リッジの延伸方向に垂直な方向（図１Ａの左向き）に延び、屈曲して、パッド部の図１Ａの左辺に沿って、リッジの延伸方向に（図１Ａの下向き）に延び、さらに屈曲して、パッド部の図１Ａの下辺に沿って（図１Ａの右向き）に延伸して、半導体光素子の側面に及んでいる。すなわち、分離溝１０９は、平面視して、ｐ側電極１０７のパット部を、残りの部分から分離して、全体的に直線よりパッド部に接近するように非直線を描く溝である。
【００３１】
半導体素子の該側面は、半絶縁性ＩｎＰ基板１０１及びｎ型ＩｎＰ層１０２にも形成されるので、半絶縁性ＩｎＰ基板１０１及びｎ型ＩｎＰ層１０２は厚み方向（積層方向）に広がる該側面を有している。そして、分離溝１０９の両端は、半導体素子の該側面に開口するように形成されている。本明細書において、側面は、半導体光素子より光が出射する前方端面と、前方端面とは反対側の後方端面と、の間に、厚み方向（積層方向）に延びる面をいう、なお、側面は、素子上面及び下面と、前方端面及び後方端面と、を含まない。
【００３２】
ｎ型ＩｎＰ層１０２（第１半導体層）は、分離溝１０９（第１溝）により、ｐ電極形成部１１１（第２電極構造）が残りの部分から分離され、該残りの部分が発光部１１０（発光構造）及びｎ電極形成部１１２（第１電極構造）で連続している。
【００３３】
ＩｎＧａＡｌＡｓ系活性層１０３（活性層）は、発光構造、第１電極構造及び第２電極構造に、それぞれ、相互に分離して形成される。
【００３４】
ｐ型半導体層（第２半導体層）は、発光構造、第１電極構造及び第２電極構造に、それぞれ、相互に分離して形成される。
【００３５】
ＳｉＯ２保護膜１０６（絶縁層）は、発光部１１０（発光構造）では、ｎ型ＩｎＰ層１０２（第１半導体層）を覆ってｐ型半導体層（第２半導体層）の一部を露出させるように形成される。ｎ電極形成部１１２（第１電極構造）では、ｐ型半導体層（第２半導体層）を覆うように形成される。ｐ電極形成部１１１（第２電極構造）では、ｎ型ＩｎＰ層１０２及びｐ型半導体層を覆い、分離溝１０９の内面ではｎ型ＩｎＰ層１０２を覆うように形成される。発光部１１０とｎ電極形成部１１２の間ではｎ型ＩｎＰ層１０２の一部を露出させるように形成される。当該実施形態では、ＳｉＯ２保護膜１０６は、リッジの上面（の少なくとも一部）の領域と、リッジとｎ側電極１０８側のバンクとの間にある平坦領域（の一部）と、を除いて、素子の上表面全域に形成されている。
【００３６】
なお、図１Ａでは、半導体光素子の表面（上面）にＳｉＯ２保護膜１０６が形成される領域を明確にするために、網掛けを付している。また、分離溝１０９が形成される領域のうち、ＳｉＯ２保護膜１０６が露出している領域に、別の網掛けを付している。
【００３７】
ｎ側電極１０８は、ｎ型ＩｎＰ層１０２に接触し、ｎ電極形成部１１２の上端に至る第１配線パターンである。当該実施形態では、発光部１１０とｎ電極形成部１１２の間で、ＳｉＯ２保護膜１０６が形成されず、ｎ型ＩｎＰ層１０２を露出させる部分において、ｎ側電極１０８はｎ型ＩｎＰ層１０２に接触して電気的に接続される。ｎ側電極１０８とｎ型ＩｎＰ層１０２との接続領域を発光部１１０の近傍に配置することにより、ｎ側電極１０８とｎ型ＩｎＰ層１０２との間の電流経路を短くすることが出来、素子の電気抵抗を低減することが出来る。
【００３８】
ｐ側電極１０７は、発光部１１０でｐ型半導体層に接触し、分離溝１０９（第１溝）の内側でＳｉＯ２保護膜１０６の上を通って、ｐ電極形成部１１１の上端に至る第２配線パターンである。なお、当該実施形態では、ｐ型半導体層の最上層はｐ型ＩｎＧａＡｓコンタクト層１０５であり、ｐ側電極１０７は、リッジ上面で、ＳｉＯ２保護膜１０６が形成されない部分において、ｐ型ＩｎＧａＡｓコンタクト層１０５と接触している。
【００３９】
図１Ａに示す通り、ｐ側電極１０７は、発光部１１０のリッジの上面と両側面に形成される部分と、ｐ電極形成部１１１に形成されるパッド部と、発光部１１０とｐ電極形成部１１との間を接続する接続部と、を有しており、分離溝１０９がリッジの延伸方向に沿って延びる部分において、分離溝１０９を横切ってｐ側電極１０７の接続部が図１Ａの左右方向に延びている。
【００４０】
また、図１Ａに示す通り、ｎ側電極１０８は、発光部１１０とｎ電極形成部１１２との間にある平坦領域においてｎ型ＩｎＰ層１０２に接触する部分と、ｎ電極形成部１１２に形成される部分と、該両部分とを接続する接続部と、を有している。
【００４１】
当該実施形態に係る半導体光素子では、分離溝１０９により、ｎ型ＩｎＰ層１０２が、第２電極構造と残りの部分とで分離されている。第２電極構造が残りの部分と、半導体層において電気的に分離されており、寄生容量が低減される構造となっている。なお、半絶縁性ＩｎＰ基板１０１は、第２電極構造と残りの部分で連続している。しかしながら、半絶縁性ＩｎＰ基板１０１の抵抗率は高く、本明細書において、電気的に分離されているとする。
【００４２】
分離溝１０９が、全体的に直線より第２電極構造に接近するように非直線を描く溝であることにより、他の構造を避けて形成することができるので、他の構造を設ける領域を広くすることができ、高い設計自由度を実現している。ここでは、分離溝１０９の両端が、半導体素子の該側面に開口するように形成されており、第２電極構造の前方及び後方において、他の光学部品を配置でき、さらに高い設計自由度を実現している。当該実施形態においては、分離溝１０９の両端が、半導体素子の該側面に開口するように形成されているがこれに限定されることはなく、少なくとも一端が該側面に開口するよう形成されていてもよい。この場合、分離溝１０９の一端は該側面に開口し、他の一端は前方端面又は後方端面に開口することになるが、該側面に開口する側において高い設計自由度を実現している。また当該実施形態においては、分離溝１０９は直線を組み合わせた形状としているがこれに限定されることはなく、曲線を含む形状であっても構わない。
【００４３】
以上、当該実施形態に係る半導体光素子について説明した。以下、当該実施形態に係る半導体光素子の製造方法について説明する。図２Ａ乃至図２Ｈは、当該実施形態に係る半導体光素子の製造工程を示す断面図であり、図１ＡにＩＢ−ＩＢ線で示す断面に対応している。
【００４４】
まず、半絶縁性ＩｎＰ基板１０１からなるウエハ上に、ｎ型ＩｎＰ層１０２、ＩｎＧａＡｌＡｓ系活性層１０３、ｐ型エッチングストップ層（図示せず）、ｐ型ＩｎＰスペーサ層１１３、及びｐ型ＩｎＧａＡｓＰ回折格子層１１４を、有機金属気相成長法などを用いて、順にエピタキシャル成長する（図２Ａ）。ｐ型エッチングストップ層は、リッジを形成するエッチングのために積層される。
【００４５】
ＩｎＧａＡｌＡｓ系活性層１０３は、ｎ型ＩｎＧａＡｌＡｓで構成されたｎ側光閉じ込め層と、ｐ型ＩｎＧａＡｌＡｓで構成されたｐ側光閉じ込め層と、その間に配置される、多重量子井戸構造を含む。ここで、多重量子井戸構造は、厚さ７ｎｍの井戸層（ウェル層）と厚さ８ｎｍの障壁層（バリア層）を８周期積層したものであり、井戸層及び障壁層はともにアンドープのＩｎＧａＡｌＡｓで構成される。多重量子井戸構造は、出力される出射光が十分な特性を実現できるように設計されている。
【００４６】
次に、ｐ型ＩｎＧａＡｓＰ回折格子層１１４を電子ビーム露光法を用いて、リッジの延伸方向（図２Ａの紙面を前後に貫く方向）に沿って均一なピッチを有する回折格子を形成する。回折格子の構造は、室温でのＤＦＢレーザの発振波長が１．３１μｍとなるように形成した。その後、ウエハを再度成長炉内に導入し、ウエハ全面にｐ型ＩｎＰ層１０４及びｐ型ＩｎＧａＡｓコンタクト層１０５を積層する（図２Ｂ）。図２Ｂに示す断面は回折格子が形成されない部分であるために、図２Ｂには回折格子は図示されていない。また、図２Ｂには、ｐ型ＩｎＰスペーサ層１１３はｐ型ＩｎＰ層１０４と一体として図示されており、特にｐ型ＩｎＰ層１０４と別の層とはしていない。ｐ型ＩｎＧａＡｓコンタクト層１０５のドーピングによるキャリア濃度を１０１８ｃｍ−３としている。
【００４７】
なお、当該実施形態では、回折格子が半導体光素子（ＤＦＢレーザ）の全領域で均一に形成されているが、これに限定されることはなく、ＩｎＧａＡｌＡｓ系活性層１０３の上方となる領域の一部で回折格子の位相がずらして構成される、いわゆる位相シフト構造を有していてもよい。また、回折格子の周期が光の光軸方向に沿って変化している構造を有していてもよい。
【００４８】
続いて、ウエハ上に、ＳｉＯ２膜（二酸化珪素膜）を所定の形状に被覆して保護マスクを形成する。保護マスクを用いて、ｐ型ＩｎＰ層１０４及びｐ型ＩｎＧａＡｓコンタクト層１０５の一部を除去し、リッジと、リッジの両側に所定の距離を隔ててバンク（土手部分）を形成する（図２Ｃ）。後の工程によって、リッジが発光部１１０と、両側のバンクがそれぞれｎ電極形成部１１２及びｐ電極形成部１１１となる。
【００４９】
続いて、ＩｎＧａＡｌＡｓ系活性層１０３の一部を、ホトリソグラフィー法とウェットエッチングにより除去する（図２Ｄ）。ＩｎＧａＡｌＡｓ系活性層１０３が除去される領域は、ｎ側電極１０８がｎ型ＩｎＰ層１０２に接触する領域を含んでおり、素子の電気抵抗を低減する観点から、リッジとｎ側電極１０８側のバンクとの間に、かかる領域を配置している。ここでは、ＩｎＧａＡｌＡｓ系活性層１０３が除去される領域は、リッジとバンクの間の領域から、リッジから両側に所定の距離広がる領域を除いた領域としている。
【００５０】
次に、ホトリソグラフィー法と臭化水素系のウェットエッチングを用いて、分離溝１０９を形成する（図２Ｅ）。分離溝１０９の深さが、半絶縁性ＩｎＰ基板１０１に到達するように調整する。
【００５１】
その後、ウエハ全面に、ＳｉＯ２保護膜１０６を形成する（図２Ｆ）。そして、リッジの最上層にあるｐ型ＩｎＧａＡｓコンタクト層１０５の上面に配置されるＳｉＯ２保護膜１０６を除去する（図２Ｇ）。
【００５２】
さらに、ｎ側電極１０８がｎ型ＩｎＰ層１０２に接触する領域に配置されるＳｉＯ２保護膜１０６を除去する。そして、所定の形状にｐ側電極１０７を蒸着する（図２Ｈ）。ここで、ｐ側電極１０７の所定の形状は、リッジ上面においてｐ型ＩｎＧａＡｓコンタクト層１０５に接触し、分離溝１０９を延びて、ｐ電極形成部１１１の上端に至る形状である。
【００５３】
次に、所定の形状にｎ側電極１０８を蒸着する。ｎ側電極１０８の所定の形状は、リッジとバンクとの間にあるｎ型ＩｎＰ層１０２との接触領域を含み、ｎ電極形成部１１２の上端に至る形状である。
【００５４】
その後、ウエハ裏面を１００μｍの厚みまで研磨する。以上で、ウエハプロセスを完了する。さらに、劈開によりウエハからチップを切り出し、半導体光素子の前方端面（出射側劈開端面）に誘電体無反射膜を形成し、また、後方端面に誘電体高反射膜を形成して、半導体光素子が作製される（図１Ｂ）。
【００５５】
以上の製造工程により作製される半導体光素子を、ジャンクションダウンでサブマウントに実装する。当該実施形態に係る半導体光素子は、第１電極構造と第２電極構造とが同一の積層構造を有しており、ｎ電極形成部１１２とｐ電極形成部１１１との高さの差は低減されており、実質的に上面は同一面にある（高さが同じ）。よって、半導体光素子をサブマウントに実装する際に、半導体素子の傾きが低減され、はんだ接続不良が抑制され、安定した実装が実現できる。
【００５６】
当該実施形態に係る半導体光素子の発振特性を評価している。室温での発振しきい電流は７ｍＡ、スロープ効率は０．３Ｗ／Ａであり、副モード抑圧比４０ｄＢ以上の良好な単一波長発振を得ている。これら評価結果は、同じ共振器構造を有し、分離溝を有していないＤＦＢレーザと同等の良好な結果となっている。すなわち、分離溝を設けることによる発振特性の劣化は非常に抑制されている。また、半導体光素子の素子容量を測定したところ、０．５ｐＦと低い値を得ることができ、低容量化が実現しており、当該実施形態に係る半導体光素子が顕著な効果を奏することが確認されている。
【００５７】
クラウドコンピューティングの普及に伴い、データセンタの通信量が増大している。これに対応するため、データセンタ内のインターコネクトに向けた次世代１００ＧｂＥや、更なる大容量化に向けた４００ＧｂＥの標準化が進められている。これら１００ＧｂＥや４００ＧｂＥ向け光トランシーバでは、多チャンネル方式が採用されている。更に、チャンネル当たりの速度も従来の１０Ｇｂｐｓより高速化が要求されており、例えば、１００ＧｂＥでは、２５Ｇｂｐｓ×４チャンネル、４００ＧｂＥでは５０Ｇｂｐｓ×８チャンネルなどが提案されている。一方、データセンタでは、通信量の増大に伴い、運用コストの低減が重要な課題となっているため、データの送受信に用いられる光モジュールにも小型化、低コスト化、低電力化が強く要求されている。よって、当該実施形態に係る半導体光素子は、光通信に用いられる光モジュールに備える半導体光素子に最適である。
【００５８】
当該実施形態に係る半導体光素子は、ＩｎＰ基板上に形成される波長帯１．３μｍのＩｎＧａＡｌＡｓ量子井戸型レーザであるが、基板材料や活性層材料、そして発振波長は当該実施形態に限定されるものではない。本発明は、例えば波長帯１．５５μｍの半導体レーザや、量子井戸がＩｎＧａＡｓＰ系の半導体レーザなど、異なる基板材料や異なる活性層材料、異なる発振波長の半導体レーザにも適用することが出来る。
【００５９】
［第２の実施形態］
図３Ａは、本発明の第２の実施形態に係る半導体光素子の平面図（上面図）である。図３Ｂは、当該実施形態に係る半導体光素子の底面図（下面図）である。図３Ｃは、当該実施形態に係る半導体光素子の断面図であり、図３Ａに示すＩＩＩＣ−ＩＩＩＣ線による断面を示している。当該実施形態に係る半導体光素子は、波長帯１．３μｍの面出射半導体レーザ（ＬＩＳＥＬ：Lens Integrated Surface Emitting Laser）である。ここで、ＬＩＳＥＬは、半導体レーザとミラーとレンズとが基板上に集積された半導体光素子であり、ＬＩＳＥＬの一般的な構造については特許文献２に開示されている。ＬＩＳＥＬに備えられる半導体レーザは、例えば、従来のＤＦＢレーザと同じ構造をしている。当該実施形態に係る半導体光素子をＬＩＳＥＬとすることにより、光結合効率の向上と光モジュールの小型化が実現される。
【００６０】
当該実施形態に係る半導体光素子のレーザ部はＤＦＢレーザであり、第１の実施形態に係る半導体光素子と同じ構造をしている。共振器長（リッジの延伸方向に沿う長さ）は、第１の実施形態と同様に１５０μｍである。図３Ａに示すＩＢ−ＩＢ線による断面は、第１の実施形態に係る半導体光素子の断面図である図１Ｂと同じである。
【００６１】
当該実施形態に係る半導体光素子は、第１の実施形態に係る半導体光素子と、発光部１１０から出射した光を裏面へ向けて反射させるミラー構造１１６と、ミラー構造１１６で反射される光を集光するレンズ１１７とが、モノリシックに集積されている。
【００６２】
半導体光素子の導体層（ｐ側電極１０７及びｎ側電極１０８）側の表面にある半導体層が除去され、レーザ部が出射する光の出射方向に対して斜交する面が形成されている。かかる面が図３Ａに示すミラー構造１１６である。また、半導体光素子の裏面（半絶縁性ＩｎＰ基板１０１側の面）にある半導体層（半絶縁性ＩｎＰ）が除去され、凸面が形成されている。かかる面により図３Ｂに示すレンズ１１７が構成される。なお、図３Ａには、平面視して、裏面にレンズ１１７が形成される領域が示されている。
【００６３】
ここでは、ミラー構造１１６の反射面の法線がレーザ部の光の出射方向に対して４５°で交わっており、ミラー構造１１６で反射される光は厚み方向（積層方向）に進行し、レンズ１１７で集光され、半絶縁性基板１０１の裏面に垂直な方向に出射する。しかし、ミラー構造１１６の反射面の法線がレーザ部の光の出射方向と交わる角度は４５°に限定されることはなく、反射される光が半絶縁性基板１０１の裏面に到達するのであればよい。また、レンズ１１７は凸レンズであり、半導体光素子の裏面より出射する光が収束光であるのが望ましい。しかし、これに限定されることはなく、裏面より出射する光が平行光であってもよいし、レーザ部より出射する光よりも発散が抑制される発散光であってもよい。なお、半導体光素子の後方端面に、誘電体高反射膜１１５が配置されている。また、図３Ｃに、ｐ型ＩｎＧａＡｓＰ回折格子層１１４の回折格子が図示されており、それゆえ、ｐ型ＩｎＰスペーサ層１１３がｐ型ＩｎＰ層１０４と区別して示されている。
【００６４】
第１の実施形態と同様に、当該実施形態において、分離溝１０９は、ｐ電極形成部１１１（ｐ側電極１０７のパッド部）を囲うように配置されている。これにより、当該実施形態のように、光の出射方向側にミラー構造１１６が集積される場合においても、分離溝１０９がミラー構造１１６と干渉することなく、ｐ電極形成部１１１にあるｎ型ＩｎＰ層１０２を残りの部分と電気的に分離することが出来ており、格別の効果を奏している。
【００６５】
以下、当該実施形態に係る半導体光素子の製造方法について説明する。半導体光素子のレーザ部を作製する工程は、第１の実施形態に係る半導体光素子の製造方法と一部が共通している。第１の実施形態において、電子ビーム露光法を用いて、リッジの延伸方向（図２Ａの紙面を前後に貫く方向）に沿って均一なピッチを有する回折格子を形成する工程までは、当該実施形態においても同様である。当該実施形態では、この後、ホトリソグラフィー法とエッチングを用いて、ミラーを形成する領域を含み発光部１１０の前方となる領域にある、ｐ型ＩｎＧａＡｓＰ回折格子層１１４、ｐ型ＩｎＰスペーサ層１１３、及びＩｎＧａＡｌＡｓ系活性層１０３を除去する。
【００６６】
続いて、ウエハを再度成長炉内に導入し、ウエハ全面にｐ型ＩｎＰ層１０４及びｐ型ＩｎＧａＡｓコンタクト層１０５を積層する。以上の工程により、後にミラーを形成する部分の半導体層は、ｐ型ＩｎＰ層１０４とｐ型ＩｎＧａＡｓコンタクト層１０５のみが成長される。続いて、ウエハ上に、ＳｉＯ２膜（二酸化珪素膜）を所定の形状に被覆して保護マスクを形成する。その後、第一実施例と同様に、ＳｉＯ２保護マスクを用いて、ｐ型ＩｎＰ層１０４及びｐ型ＩｎＧａＡｓコンタクト層１０５の一部を除去して、リッジおよびバンクを形成する。その後、保護マスクとして用いたＳｉＯ２膜を除去する。
【００６７】
次に、ホトリソグラフィー法とエッチングにより、ミラー構造１１６が形成される領域のｐ型ＩｎＧａＡｓコンタクト層１０５を除去する。続いて、続いて、ウエハ全面にＳｉＯ２膜を形成する。その後、ミラーを形成する領域にあるＳｉＯ２膜をホトリソグラフィー法とエッチングにより除去し、半導体（ｐ型ＩｎＰ）をエッチングにより除去することにより、傾斜面を形成する（ミラー構造１１６）。かかるエッチングは、塩素とアルゴンガスを用いた化学アシストイオンビームエッチング（ＣＡＩＢＥ：Chemically Assisted Ion Beam Etching）であり、ウエハ上に、傾斜角４５°の角度に傾斜させてエッチングすることが出来る。エッチングは、これに限定されることはなく、例えば、塩素系ガスの反応性イオンビームエッチング（ＲＩＢＥ：Reactive Ion Beam Etching）や、ウェットエッチングを用いても良い。
【００６８】
ウエハの表面にある半導体を除去して新たに形成される面を、一方の切断面を傾斜角４５°の斜面としてもう一方の切断面を厚み方向に広がる面としている（側面は厚み方向に広がる直角三角形）が、これに限定されることはない。両方の切断面を傾斜角４５°の斜面としてもよい（側面は厚み方向に広がる直角二等辺三角形）。この場合、断面はＶ字状となる。前述の通り、傾斜角は４５°に限定されず、それ以外の角度であってもよい。
【００６９】
次に、第１の実施形態と同様に、リッジの上面に配置されるＳｉＯ２保護膜１０６、及びｎ側電極１０８がｎ型ＩｎＰ層１０２に接触する領域に配置されるＳｉＯ２保護膜１０６を除去する。
【００７０】
ｐ側電極１０７及びｎ側電極１０８をそれぞれ所定の形状に蒸着する。その後、ウエハ裏面を１５０μｍの厚みまで研磨した後、ウエハ裏面にＳｉＮ（窒化珪素）マスクを形成する。続いて、メタンと水素の混合ガスを用いた反応性イオンエッチングにより、直径１２５μｍで深さ３０μｍのリング柱状に半導体をエッチングする。ここで、エッチングにより除去されて残存するのは円柱（リングの内部）である。ここで残存するのは円柱であるが、用途に応じて楕円柱であってもよい。
【００７１】
続いて、残存する円柱の部分の上部のＳｉＮマスクを除去し、ウェットエッチングにより、円柱の部分の表面から食刻されて角が取れ、凸面を形成する。かかる凸面がレンズ１１７であり、半絶縁性ＩｎＰ基板１０１の裏面に形成されるモノリシック集積レンズである。なお、レンズ１１７の表面に、後の工程で、反射防止膜（図示せず）が形成される。
【００７２】
当該実施形態において、レーザ部の共振器長は１５０μｍとし、回折格子の結合係数は２００ｃｍ−１としているが、これらに限定されることはなく、他の値を用いてもよい。また、半導体光素子のリッジ延伸方向における全長を４００μｍとしている。また、ｐ型ＩｎＧａＡｓＰ回折格子層１１４の回折格子ピッチはウエハ均一として、１．３１μｍで発振するように設計している。なお、第１の実施形態と同様に、回折格子は、位相シフト構造を有していてもよいし、回折格子の周期が変化する構造（複数のピッチ長で配置される構造）を有していてもよい。
【００７３】
この後の工程は、第１の実施形態に係る製造方法と同様であり、図３Ｃに示す通り、後方端面に誘電体高反射膜１１５を形成するが、第１の実施形態において前方端面に形成する誘電体無反射膜は不要である。このようにして、当該実施形態に係る半導体光素子が作製される。第１の実施形態と同様に、当該実施形態に係る半導体光素子を、ジャンクションダウンでサブマウントに実装する。当該実施形態に係る半導体光素子は、第１の実施形態に係る半導体光素子と同様に、安定した実装が実現できる。
【００７４】
当該実施形態に係る半導体光素子の直流電流特性を評価している。室温での発振しきい電流は５ｍＡ、スロープ効率は０．３５Ｗ／Ａであり、良好な発振特性が得ている。また、波長１．３μｍで良好な単一波長発振が実現されており、ミラー構造１１６、レンズ１１７などの機能部の集積による発振特性の劣化も、分離溝１０９を設けることによる発振特性の劣化も、非常に抑制されている。また、半導体光素子の素子容量を測定したところ、１．０ｐＦ程度を得ており、低容量化が実現しており、当該実施形態に係る半導体光素子がさらなる効果を奏することが確認されている。
【００７５】
また、半導体光素子の出射光のファーフィールドパターン（ＦＦＰ）は、裏面に平行な平面においていずれも半値全幅で約３°であり、レンズ１１７による非常に狭いＦＦＰを得ている。半導体光素子とシングルモードファイバ（ＳＭＦ：Single Mode Fiber）との直接光結合実験を実施しているが、結合損失−３ｄＢ程度の良好な光結合を得ることが出来ている。また、結合効率−１ｄＢ劣化時の位置ズレ量は１０μｍ前後である。よって、当該実施形態に係る半導体光素子がミラー構造やレンズといった機能部を集積することにより、部品点数削減と簡易な実装を可能としている。
【００７６】
次に、当該実施形態に係る半導体光素子の高周波特性を測定している。室温での変調帯域がバイアス電流４０ｍＡの低電流で室温での変調帯域が２５ＧＨｚと低容量構造を反映した、広い帯域を得ることが出来ている。以上の説明した通り、当該実施形態により、低容量化と簡易実装に対応した次世代の高速光源として好適な高速素子を歩留まり良く作製することが可能となっている。
【００７７】
［第３の実施形態］
図４Ａは、本発明の第３の実施形態に係る半導体光素子の平面図（上面図）である。図４Ｂ乃至図４Ｄは、当該実施形態に係る半導体光素子の断面図であり、図３Ａに示すＩＶＢ−ＩＶＢ線による断面、ＩＶＣ−ＩＶＣ線による断面、及びＩＶＤ−ＩＶＤ線による断面をそれぞれ示している。当該実施形態に係る半導体光素子は、レーザ部の構造がＤＲレーザ（Distributed Reflector Laser：分布反射型レーザ）であることと、レーザ部の後方にモニタＰＤ（Photo Detector）をさらに備えること以外は、第２の実施形態に係る半導体光素子と同じ構造をしている。
【００７８】
図４Ａに示す通り、当該実施形態に係る半導体光素子のレーザ部は、ＤＦＢレーザ領域となる発光部１１０と、発光部１１０に後方に接して配置される後方ＤＢＲ（Distributed Bragg Reflector：分布ブラッグ反射）ミラー部１２１（後方ＤＢＲミラー領域）と、さらに後方に、モニタＰＤ部１２２と、がさらにモノリシックに集積されている。すなわち、発光構造は、ＤＦＢレーザ領域と後方ＤＢＲミラー領域とを含んでいる。ＤＦＢレーザ領域となる発光部１１０と、後方ＤＢＲミラー部１２１と、モニタＰＤ部１２２とは、光軸を調整して、バットジョイント（Butto Joint：ＢＪ）集積されている。モニタＰＤ部１２２と後方端面との間の領域は窓構造となっている。すなわち、当該実施形態に係る半導体光素子は、発光構造は分布ブラッグ反射鏡をさらに含み、分布反射型レーザとして構成されている。
【００７９】
当該実施形態に係る半導体光素子のＤＦＢレーザ領域の構造は、第１の実施形態に係る半導体光素子の発光部１１０と同じ構造をしている。図４Ａに示すＩＢーＩＢ線による断面は、第１の実施形態に係る半導体光素子の断面図である図１Ｂと同じである。
【００８０】
図４Ｂに示す通り、後方ＤＢＲミラー部１２１は、発光部１１０と異なり、ｎ型ＩｎＰ層１０２の上側に、アンドープＩｎＧａＡｓＰ光導波路層１１９が配置されている。アンドープＩｎＧａＡｓＰ光導波路層１１９の上側には、図示されていないが、ｐ型エッチングストップ層、ｐ型ＩｎＰスペーサ層１１３、ｐ型ＩｎＧａＡｓＰ回折格子層１１４が形成されている。図４Ｂには、ｐ型ＩｎＰ層１０４のみが図示されて、ｐ型ＩｎＰスペーサ層１１３はｐ型ＩｎＰ層１０４に含まれる。なお、ｐ型ＩｎＰ層１０４の上側に積層されるｐ型ＩｎＧａＡｓコンタクト層１０５は除去されており、後方ＤＢＲミラー部１２１のリッジでは、ｐ型ＩｎＰ層１０４の上側に、ＳｉＯ２保護膜１０６が形成されている。
【００８１】
図４Ｃに示す通り、モニタＰＤ部１２２（モニタＰＤ領域）は、分離溝１０９が形成されていないことと、バンク上にｎ側電極１０８とがそれぞれ形成されていないこととを除いて、ＤＦＢレーザ領域の発光部１１０と同じ構造をしている。モニタＰＤ部１２２の吸収層に、発光部１１０のＩｎＧａＡｌＡｓ系活性層１０３と同じ半導体層を用いている。モニタＰＤ部１２２のｐ側電極１０７Ａは、ＤＦＢレーザ領域の発光部１１０のｐ側電極１０７と同様に、リッジの上面に接触して、ｐ電極形成部の上端に至っている。前述の通り、後方ＤＢＲミラー部１２１のリッジの上面に、ｐ型ＩｎＧａＡｓコンタクト層１０５は形成されていない。それゆえ、発光部１１０のｐ側電極１０７と、モニタＰＤ部１２２のｐ側電極１０７Ａとは、ｐ型ＩｎＧａＡｓコンタクト層１０５を介しては電気的に接続されておらず、ｐ型ＩｎＰ層１０４を介してのみ電気的に接続されており、実質的には電気的に分離されていると言ってもよい。
【００８２】
なお、ｎ側電極１０８は、ＤＦＢレーザ領域の発光部１１０とモニタＰＤ部１２２とで共通しており、バンク上にｎ側電極１０８が形成されるのは、ＤＦＢレーザ領域の発光部１１０のｎ電極形成部１１２のみであり、モニタＰＤ部１２２のバンク上にはｎ側電極１０８は形成されていない。リッジとバンク（ｎ側電極１０８側）との間にある平坦領域において、ｎ側電極１０８がｎ型ＩｎＰ層１０２に接する部分は、ＤＦＢレーザ領域からモニタＰＤ部１２２まで延伸している。
【００８３】
図１Ｂ、図４Ｂ、及び図４Ｃに示す通り、当該実施形態に係る半導体光素子に、延伸方向に連続して延伸するリッジが形成され、さらに、リッジの両側にそれぞれバンクが形成されている。各領域において、リッジと両側のバンクは同じ半導体構造を有している。その結果、ＤＦＢレーザ領域の発光部１１０のｐ電極形成部１１１及びｎ電極形成部１１２と、ポストＰＤ部１２２のｐ電極形成部と、互いの高さの差はそれぞれ低減されており、実質的には各上面は同一面にある。よって、安定した実装が実現できる。
【００８４】
第１及び第２の実施形態と同様に、当該実施形態において、分離溝１０９は、ｐ電極形成部１１１（ｐ側電極１０７のパッド部）を囲うように配置されている。これにより、当該実施形態のように、ＤＦＢレーザ領域の前方にミラー構造１１６を、ＤＦＢレーザ領域の後方に、後方ＤＢＲミラー部１２１やモニタＰＤ部１２２を、それぞれ集積することが出来ており、さらなる効果を奏している。
【００８５】
以下、当該実施形態に係る半導体光素子の製造方法について説明する。当該実施形態に係る半導体光素子の製造方法は、レーザ部の製造工程が第２の実施形態に係る半導体光素子の製造方法と異なっているが、それ以外については同じである。
【００８６】
ウエハ上に、ｎ型ＩｎＰ層１０２、ＩｎＧａＡｌＡｓ系活性層１０３、ｐ型エッチングストップ層（図示せず）、ｐ型ＩｎＰスペーサ層１１３、及びｐ型ＩｎＧａＡｓＰ回折格子層１１４を、有機金属気相成長法などを用いて、順にエピタキシャル成長する（図２Ａ）。
【００８７】
後方ＤＢＲミラー部１２１が形成される領域にある半導体層をＩｎＧａＡｌＡｓ系活性層１０３までエッチングにより除去する。この際、モニタＰＤ部１２２が形成される領域にある半導体層は除去せず残存している。この工程において、レーザ部の前方となる領域（ミラー構造１１６が形成される領域を含む）やモニタＰＤ部１２２の後方の領域にある半導体層を併せて除去する。
【００８８】
続いて、後方ＤＢＲミラー部１２１が形成される領域に、アンドープＩｎＧａＡｓＰ光導波路層１１９、ｐ型エッチングストップ層（図示せず）、ｐ型ＩｎＰスペーサ層１１３、及びｐ型ＩｎＧａＡｓＰ回折格子層１１４を、順にエピタキシャル成長によりバットジョイント成長する。ここで、ｐ型ＩｎＰスペーサ層１１３及びｐ型ＩｎＧａＡｓＰ回折格子層１１４が、ＤＦＢレーザ領域の発光部１１０から後方ＤＢＲミラー部１２１に亘って繋がるように、ＩｎＧａＡｌＡｓ系活性層１０３及びアンドープＩｎＧａＡｓＰ光導波路層１１９の高さや各層のエピタキシャル成長条件を調整している。
【００８９】
その後、ＤＦＢレーザ領域の発光部１１０から後方ＤＢＲミラー部１２１に亘って、ｐ型ＩｎＧａＡｓＰ回折格子層１１４に回折格子を形成する。このとき、モニタＰＤ部１２２のｐ型ＩｎＧａＡｓＰ回折格子層１１４を除去する。図４Ｄに示す通り、ｐ型ＩｎＧａＡｓＰ回折格子層１１４は、ＤＦＢレーザ領域から後方ＤＢＲミラー部１２１に亘って形成されているが、モニタＰＤ部１２２には形成されていない。構造をより明確化するために、図４Ｄでは、ｐ型ＩｎＰスペーサ層１１３がｐ型ＩｎＰ層１０４と区別して示されている。
【００９０】
ウエハ上に、ｐ型ＩｎＰ層１０４を積層する。モニタＰＤ部１２２と後方端面との間の領域を、ｐ型ＩｎＰ層１０４で埋め込むことにより窓構造としている。また、レーザ部の前方となる領域に、ｐ型ＩｎＰ層１０４を積層する。その後の工程は、第２の実施形態に係る半導体光素子と同様である。
【００９１】
なお、ウエハ裏面の研磨は、第２の実施形態と同様に１５０μｍの厚みまで行っている。当該実施形態の半導体光素子では、ＤＦＢレーザ領域の後方に、後方ＤＢＲミラー部１２１及びモニタＰＤ部１２２が集積されており、後方端面に誘電体無反射膜のコーティングは不要である。当該実施形態に係る半導体光素子は、第１及び第２の実施形態に係る半導体光素子と同様に、安定した実装が実現できる。
【００９２】
当該実施形態において、ＤＦＢレーザ領域の発光部１１０の共振器長を例えば１００μｍとし、回折格子の結合係数は２００ｃｍ−１とし、モニタＰＤ部１２２の長さを３０μｍとしているが、これらに限定されることはなく、他の値を用いてもよい。また、半導体光素子のリッジ延伸方向における全長を例えば６００μｍとしている。また、ｐ型ＩｎＧａＡｓＰ回折格子層１１４の回折格子ピッチはウエハ均一として、１．３１μｍで発振するように設計している。回折格子の構造は、第１及び第２の実施形態同様、これに限定されない。
【００９３】
当該実施形態に係る半導体光素子の直流電流特性を評価している。室温での発振しきい電流は４ｍＡ、スロープ効率は０．４Ｗ／Ａであり、短共振器構造を反映する良好な発振特性を得ている。また、波長１．３μｍで良好な単一波長発振が実現されており、第２の実施形態と同様に、機能部の集積や分離溝１０９を設けることによる発振特性の劣化が非常に抑制されている。また、半導体光素子の素子容量を測定したところ、１．０ｐＦ程度を得ており、低容量化が実現しており、当該実施形態に係る半導体光素子がさらなる効果を奏することが確認されている。
【００９４】
また、半導体光素子の出射光のファーフィールドパターン（ＦＦＰ）についても第２の実施形態と同様であり、部品点数削減と簡易な実装を可能としている。
【００９５】
次に、当該実施形態に係る半導体光素子の高周波特性を測定している。室温での変調帯域がバイアス電流４０ｍＡの低電流で室温での変調帯域が３０ＧＨｚと、短共振器構造と低容量構造を反映した、広い帯域を得ることが出来ている。以上の説明した通り、当該実施形態により、低容量化と簡易実装に対応した次世代の高速光源として好適な高速素子を歩留まり良く作製することが可能となっている。
【００９６】
なお、第１乃至第３の実施形態に係る半導体光素子のレーザ部は、ＤＢＲレーザ又はＤＲレーザであるが、これに限定されることはなく、例えば、ＤＢＲレーザなど、他の半導体レーザであってもよい。ＤＢＲレーザ（分布ブラッグ反射型レーザ）では、発光構造が分布ブラッグ反射鏡をさらに含んでいる。
【００９７】
［第４の実施形態］
図５Ａは、本発明の第４の実施形態に係るアレイ半導体光素子の平面図である。図５Ｂは、当該実施形態に係るアレイ半導体光素子の断面図である。当該実施形態に係るアレイ半導体光素子は、第１の実施形態に係る複数の半導体光素子が所定の間隔でモノリシックに集積されるアレイ半導体光素子であり、アレイ型のリッジ導波路型ＤＦＢレーザである。ここでは、４チャンネルのＤＦＢレーザアレイである。当該実施形態に係るアレイ半導体光素子の各チャンネルは、第１の実施形態に係る半導体光素子と同じ構造である。当該実施形態に係るアレイ半導体光素子の複数の半導体光素子のリッジは該所定の間隔で並んでおり、各半導体光素子（各チャンネル）の発光部１１０より光が出射される。それゆえ、当該実施形態に係るアレイ半導体光素子の複数の半導体光素子より、所定の間隔で、光が出射される。
【００９８】
図５Ａには、上下方向に４チャンネルの半導体光素子が示されており、図５Ｂは、図１Ｂと同様に、延伸方向に垂直な平面であって、ｎ電極形成部１１２からｐ電極形成部１１１を貫く断面が示されている。隣同士の半導体光素子の間には、チャンネル間分離溝１３３（第２溝）が形成されており、４チャンネルのレーザアレイの場合、３本のチャンネル間分離溝１３３が配置される。チャンネル間分離溝１３３は、前方端面から後方端面に至ってリッジの延伸方向に沿って形成されており、チャンネル間分離溝１３３が平面視して位置する領域にある半導体層がｎ型ＩｎＰ層１０２まで除去され、半絶縁性ＩｎＰ基板１０１が露出している。チャンネル間分離溝１３３により、隣同士の半導体光素子が電気的に分離されている。なお、各チャンネルの半導体光素子の共振器長さは１５０μｍである。なお、チャンネル間分離溝１３３が形成される領域の表面（溝の底面及び側面）にＳｉＯ２保護膜１０６が形成される。チャンネル間分離溝１３３が形成される領域を明確にするために、分離溝１０９と同様の網掛けを付している。
【００９９】
隣同士の半導体光素子の一方（図５Ａの上側）に形成される分離溝１０９の両端は、チャンネル間分離溝１３３に開口するように形成されており、高い設計自由度を実現している。これに限定されることはなく、分離溝１０９の少なくとも一端がチャンネル間分離溝１３３に開口するよう形成されていてもよい。チャンネル間分離溝１３３に開口する側において高い設計自由度を実現している。
【０１００】
当該実施形態に係るアレイ半導体光素子の製造方法は、以下の点を除いて、第１の実施形態に係る半導体光素子の製造方法と同じである。ＳｉＯ２保護膜１０６を形成する工程の前に、フォトリソグラフィー法とウェットエッチングにより、チャンネル間のｎ型ＩｎＰ層１０２をエッチングして、チャンネル間分離溝１３３を形成する工程をさらに含む。その後、ウエハ全面に、ＳｉＯ２保護膜１０６を形成するので、チャンネル間分離溝１３３の底面と側面にもＳｉＯ２保護膜１０６が形成される。また、チップを劈開する工程が異なる。
【０１０１】
当該実施形態に係るアレイ半導体光素子は、第１乃至第３の実施形態に係る半導体光素子と同様に、安定した実装が実現できる。また、当該実施形態に係るアレイ半導体光素子の発振特性を評価しているが、第１の実施形態に係る半導体光素子の発振特性と同様の評価結果を得ている。よって、当該実施形態においても、分離溝１０９やチャンネル間分離溝１３３を設けることに発振特性の劣化が非常に抑制され、また、複数の半導体光素子を集積することによる影響が極めて限定されることを確認している。また、各半導体光素子（各チャンネル）の素子容量についても、０．５ｐＦと低い値を得ており、アレイ半導体光素子においても、容量低減化効果を確認している。以上の説明した通り、当該実施形態により、低容量化と簡易実装に対応した次世代の高速光源として好適なアレイ型の高速素子を歩留まり良く作製することが可能となっている。例えば、多チャンネル方式であって、チャンネル当たりの速度も従来の１０Ｇｂｐｓより高速で駆動されるアレイ半導体光素子において、当該実施形態は最適である。
【０１０２】
［第５の実施形態］
図６は、本発明の第５の実施形態に係るアレイ半導体光素子の平面図である。当該実施形態に係るアレイ半導体光素子は、第２の実施形態に係る複数の半導体光素子が所定の間隔でモノリシックに集積されるアレイ半導体光素子であり、アレイ型のＬＩＳＥＬである。ここでは、４チャンネルのＬＩＳＥＬアレイである。当該実施形態に係るアレイ半導体光素子の各チャンネルは、第２の実施形態に係る半導体光素子と同じ構造である。当該実施形態に係るアレイ半導体光素子は、第４の実施形態と同様に、チャンネル間分離溝１３３が形成されている。
【０１０３】
当該実施形態に係るアレイ半導体光素子の複数の半導体光素子のリッジは該所定の間隔で並んでおり、裏面に配置されるレンズ１１７も該所定の間隔で並んでいる。それゆえ、当該実施形態に係るアレイ半導体光素子の裏面より、該所定の間隔で、光が出射される。
【０１０４】
当該実施形態に係るアレイ半導体光素子は、第４の実施形態に係るアレイ半導体光素子と同様に、安定した実装が実現できる。また、当該実施形態に係るアレイ半導体光素子の発振特性を評価しているが、第２の実施形態に係る半導体光素子の発振特性と同様の評価結果を得ている。さらに、全半導体光素子（全チャンネル）を同時に駆動する場合と、個別に駆動する場合と、２５℃における２５Ｇｂ／ｓのアイ波形の相違は非常に抑制されており、チャンネル間のクロストークの影響が非常に抑制されていることも確認している。また、出射光のＦＦＰや光結合についても、第２の実施形態に係る半導体光素子と同様の結果を得ている。
【０１０５】
以上の説明した通り、当該実施形態により、低容量化と簡易実装に対応した次世代の高速光源として好適なアレイ型の高速素子を歩留まり良く作製することが可能となっている。
【０１０６】
［第６の実施形態］
図７Ａは、本発明の第６の実施形態に係る光モジュールの斜視図である。図７Ｂは、当該実施形態に係る光モジュールの側面図である。当該実施形態に係る光モジュールは、第４の実施形態に係るアレイ半導体光素子２０２と、アレイ半導体光素子２０２を駆動するための集積回路２０５（駆動回路）と、複数の光ファイバ２０６（ＳＭＦ）と、アレイ半導体光素子２０２と集積回路２０５と複数の光ファイバ２０６とをそれぞれ所定の位置に固定するためのパッケージと、を備える。ここで、パッケージは、ファイバアレイコネクタ２０１及び多層配線セラミック基板２０４である。また、光ファイバ２０６は、アレイ半導体光素子２０２に備えられる複数の半導体光素子と光学的にそれぞれ接続される外部導波路である。
【０１０７】
多層配線セラミック基板２０４の上に、アレイ半導体光素子２０２と、集積回路２０５とが、金バンプ２０８により電気的な接続を取りながら実装されており、それぞれ所定の位置に固定されている。多層配線セラミック基板２０４の表層には、複数のストリップ線路が形成されており、集積回路２０５と、アレイ半導体光素子２０２の複数の半導体光素子（複数のチャンネル）それぞれとを、電気的に接続している。前述の通り、アレイ半導体光素子２０２は、各半導体光素子のｐ電極形成部１１１とｎ電極形成部１１２とが実質的に同じ高さで保持されているので、安定した実装が実現されている。
【０１０８】
ここでは、複数（４本）の光ファイバ２０６が鉛直方向から水平方向へ９０°屈曲されて、ファイバアレイコネクタ２０１に実装されている。第５の実施形態に係るアレイ半導体光素子より所定の間隔で光が出射され、該所定の間隔で、複数の光ファイバ２０６のコア層が並んでいる。ファイバアレイコネクタ２０１は、コネクタ支柱２０３により、アレイ半導体光素子２０２の各半導体光素子（各チャンネル）と、各光ファイバ２０６とが最適な光結合を有する位置に実装されている。ファイバアレイコネクタ２０１は、嵌合穴２０７を具備しており、コネクタ支柱２０３は嵌合穴２０７に差し込まれ、最適位置にアライメントされた後に、接着剤で固定される。
【０１０９】
アレイ半導体光素子２０２は、低容量構造を実現しつつ、ミラー構造１１６とレンズ１１７とが集積されているので、光ファイバ２０６との高効率な光結合が可能となっている。光ファイバ２０６が９０°屈曲されてファイバアレイコネクタ２０１に実装されていることにより、光ファイバ２０６の受光面と、アレイ半導体光素子２０２の光出射面との間で、最適な光結合を有する位置に容易に実装することが可能となっている。
【０１１０】
当該実施形態に係る光モジュールは、小型化が実現されている。そして、当該実施形態に係る光モジュールについて、各チャンネル当たり２５Ｇｂ／ｓの伝送実験を実施している。各チャンネル共に、低容量構造と高効率な光結合を反映して、２ｋｍにおいて十分な光出力とエラーフリー動作が実現されている。当該実施形態により、ルータ装置内用として好適な小型かつ低コストな多チャンネル光モジュールを作製することが出来る。
【０１１１】
当該実施形態に係る光モジュールは、第５の実施形態に係るアレイ半導体光素子を備えるとしたが、これに限定されることがないのは言うまでもない。第４の実施形態に係るアレイ半導体光素子を備えてもよいし、本発明に係る他のアレイ半導体光素子を備えていてもよい。また、アレイ半導体光素子は複数の半導体光素子（チャンネル）を有しているが、この場合に限定されることはなく、光モジュールが、（１チャンネルの）半導体光素子を備えていてもよい。第１乃至第３の実施形態のいずれかに係る半導体光素子であってもよいし、本発明に係る他の半導体光素子であってもよい。この場合、本発明に係る光モジュールは、本発明に係る半導体光素子と、半導体光素子を駆動するための駆動回路と、半導体光素子と光学的に接続される外部導波路と、半導体光素子と駆動回路と外部導波路とをそれぞれ所定の位置に固定するためのパッケージと、を含む。
【０１１２】
以上、本発明の実施形態に係る半導体光素子、アレイ半導体光素子、及び光モジュールについて説明した。本発明は上記実施形態に限定されることはなく、パッド部を有する電極構造に広く適用することが出来る。例えば、他の波長帯、例えば１．５μｍ帯の光通信を行うための半導体光素子であってもよく、光通信以外の目的の半導体光素子であってもよい。
【符号の説明】
【０１１３】
１０１  半絶縁性ＩｎＰ基板、１０２  ｎ型ＩｎＰ層、１０３  ＩｎＧａＡｌＡｓ系活性層、１０４  ｐ型ＩｎＰ層、１０５  ｐ型ＩｎＧａＡｓコンタクト層、１０６  ＳｉＯ２保護膜、１０７  ｐ側電極、１０８  ｎ側電極、１０９  分離溝、１１０  発光部、１１１  ｐ電極形成部、１１２  ｎ電極形成部、１１３  ｐ型ＩｎＰスペーサ層、１１４ｐ型ＩｎＧａＡｓＰ回折格子層、１１５  誘電体高反射膜、１１６  ミラー構造、１１７  レンズ、１１９  アンドープＩｎＧａＡｓＰ光導波路層、１２１  後方ＤＢＲミラー部、１２２  モニタＰＤ部、１３３  チャンネル間分離溝、２０１、２０２  アレイ半導体光素子、２０３  コネクタ支柱、２０４  多層配線セラミック基板、２０５  集積回路、２０６  光ファイバ、２０７  嵌合穴、２０８  金バンプ。
【図１Ａ】
2020074473.tif 000003
【図１Ｂ】
2020074473.tif 000004
【図２Ａ】
2020074473.tif 000005
【図２Ｂ】
2020074473.tif 000006
【図２Ｃ】
2020074473.tif 000007
【図２Ｄ】
2020074473.tif 000008
【図２Ｅ】
2020074473.tif 000009
【図２Ｆ】
2020074473.tif 000010
【図２Ｇ】
2020074473.tif 000011
【図２Ｈ】
2020074473.tif 000012
【図３Ａ】
2020074473.tif 000013
【図３Ｂ】
2020074473.tif 000014
【図３Ｃ】
2020074473.tif 000015
【図４Ａ】
2020074473.tif 000016
【図４Ｂ】
2020074473.tif 000017
【図４Ｃ】
2020074473.tif 000018
【図４Ｄ】
2020074473.tif 000019
【図５Ａ】
2020074473.tif 000020
【図５Ｂ】
2020074473.tif 000021
【図６】
2020074473.tif 000022
【図７Ａ】
2020074473.tif 000023
【図７Ｂ】
2020074473.tif 000024