(57)【要約】【課題】容量部を放電しつつ、装置の大型化およびコスト増を抑制することが可能な電力変換回路、電力変換装置および放電制御方法を提供する。【解決手段】電力変換回路は、第１電力線と第２電力線との間に直列接続された第１スイッチング素子および第２スイッチング素子と、第１電力線と第２電力線との間に直列接続され、かつ、第１スイッチング素子および第２スイッチング素子と並列に配置された第３スイッチング素子および第４スイッチング素子と、第１電力線と、第１スイッチング素子と第２スイッチング素子との接続線とを接続する抵抗素子と、を備える。【選択図】図１
2020162279.tif 000002
【特許請求の範囲】
【請求項１】
外部電源から入力される入力電力を第１電力線と第２電力線との間に接続された容量部を介して電力変換する電力変換回路であって、
前記第１電力線と前記第２電力線との間に直列接続された第１スイッチング素子および第２スイッチング素子と、
前記第１電力線と前記第２電力線との間に直列接続され、かつ、前記第１スイッチング素子および前記第２スイッチング素子と並列に配置された第３スイッチング素子および第４スイッチング素子と、
前記第１電力線と、前記第１スイッチング素子と前記第２スイッチング素子との接続線とを接続する抵抗素子と、
を備える、
電力変換回路。
【請求項２】
前記第１スイッチング素子は、前記第１電力線に接続され、
前記第２スイッチング素子は、前記第２電力線に接続され、
前記第１スイッチング素子、前記第３スイッチング素子および前記第４スイッチング素子がオフ状態であり、かつ、前記第２スイッチング素子がオン状態である場合、前記抵抗素子、前記接続線および前記第２スイッチング素子で、前記容量部の放電経路が構成される、
請求項１に記載の電力変換回路。
【請求項３】
前記第１スイッチング素子、前記第３スイッチング素子および前記第４スイッチング素子は、前記入力電力がない場合、オフ状態となり、
前記第２スイッチング素子は、前記入力電力がない場合、オン状態となる、
請求項２に記載の電力変換回路。
【請求項４】
第１電力線および第２電力線に設けられ、入力される電力の力率を改善する力率改善回路と、
前記力率改善回路の後段に設けられ、前記第１電力線と前記第２電力線との間に接続される容量部と、
前記容量部の後段に設けられる、請求項１〜３の何れか１項に記載の電力変換回路と、
を備える電力変換装置。
【請求項５】
第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子および抵抗素子を備え、外部電源から入力される入力電力を第１電力線と第２電力線との間に接続された容量部を介して電力変換する電力変換回路において、前記容量部の放電制御を行う電力変換回路の放電制御方法であって、
前記入力電力があるか否かを検出し、
前記入力電力がない場合、前記第１スイッチング素子、前記第３スイッチング素子および前記第４スイッチング素子をオフ状態にし、前記第２スイッチング素子をオン状態にして前記容量部の放電経路を構成する放電制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電力変換回路、電力変換装置および放電制御方法に関する。
【背景技術】
【０００２】
車載充電装置等の電力変換装置では、内部の回路の出力段に電解コンデンサ等の容量部が設けられる。特に、力率改善回路等においては、大容量の容量部が必要となることが一般的に知られている。このような電力変換装置では、外乱の影響により活電部の露出や、活電部と装置の筐体との短絡が発生することがあるので、入力電力が停止したような場合、容量部を速やかに放電させる必要がある。
【０００３】
例えば、特許文献１には、抵抗素子を用いて、平滑コンデンサの電荷を放電する構成が開示されている。また、容量部の放電回路としては、電力線と接地線との間に、スイッチング半導体素子と抵抗素子とが直列に接続された構成が一般的に知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１５３４７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の放電回路を追加することで、装置の部品点数が増加し、ひいては装置の大型化およびコスト増となるおそれがある。特に車載機器においては、外乱の影響を受ける可能性が民生機器と比較して高いので、上記の放電回路を設ける必要性が高く、ひいては装置のさらなる大型化およびコスト増となるおそれがある。また、車載機器が車載充電装置である場合、バッテリーの充電時間短縮のため、各回路を複数相設けると、放電回路はその分必要となるため、装置のさらなる大型化およびコスト増となるおそれがある。
【０００６】
本開示の目的は、容量部を放電しつつ、装置の大型化およびコスト増を抑制することが可能な電力変換回路、電力変換装置および放電制御方法を提供することである。
【課題を解決するための手段】
【０００７】
本開示に係る電力変換回路は、
外部電源から入力される入力電力を第１電力線と第２電力線との間に接続された容量部を介して電力変換する電力変換回路であって、
前記第１電力線と前記第２電力線との間に直列接続された第１スイッチング素子および第２スイッチング素子と、
前記第１電力線と前記第２電力線との間に直列接続され、かつ、前記第１スイッチング素子および前記第２スイッチング素子と並列に配置された第３スイッチング素子および第４スイッチング素子と、
前記第１電力線と、前記第１スイッチング素子と前記第２スイッチング素子との接続線とを接続する抵抗素子と、
を備える。
【０００８】
本開示に係る電力変換装置は、
第１電力線および第２電力線に設けられ、入力される電力の力率を改善する力率改善回路と、
前記力率改善回路の後段に設けられ、前記第１電力線と前記第２電力線との間に接続される容量部と、
前記容量部の後段に設けられる、上記の電力変換回路と、
を備える。
【０００９】
本開示に係る放電制御方法は、
第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子および抵抗素子を備え、外部電源から入力される入力電力を第１電力線と第２電力線との間に接続された容量部を介して電力変換する電力変換回路において、前記容量部の放電制御を行う電力変換回路の放電制御方法であって、
前記入力電力があるか否かを検出し、
前記入力電力がない場合、前記第１スイッチング素子、前記第３スイッチング素子および前記第４スイッチング素子をオフ状態にし、前記第２スイッチング素子をオン状態にして前記容量部の放電経路を構成する。
【発明の効果】
【００１０】
本開示によれば、容量部を放電しつつ、装置の大型化およびコスト増を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】本開示の実施の形態に係る電力変換装置を示す図である。
【図２】電力変換装置における放電制御の動作例を示すフローチャートである。
【図３】電力変換部の前段に抵抗素子およびスイッチング半導体素子を有する電力変換装置を示す図である。
【図４】変形例に係る電力変換装置を示す図である。
【図５】変形例に係る電力変換装置を示す図である。
【発明を実施するための形態】
【００１２】
以下、本開示の実施の形態を図面に基づいて詳細に説明する。図１は、本開示の実施の形態に係る電力変換装置１を示す図である。
【００１３】
図１に示すように、電力変換装置１は、例えば、電動車両のバッテリー２を充電するための車載充電装置であり、外部交流電源３に接続され、外部交流電源３から供給される交流電力を直流電力に電力変換してバッテリー２を充電する。電力変換装置１は、整流回路１０と、力率改善回路２０と、容量部３０と、ＤＣ／ＤＣ変換回路４０と、制御部５０とを有する。
【００１４】
整流回路１０は、例えば、４つのダイオードからなるダイオードブリッジ回路を有しており、外部交流電源３から出力された交流電力を全波整流して直流電力に変換し、力率改善回路２０に出力する。
【００１５】
力率改善回路２０は、整流回路１０から入力された直流電力の力率を改善する。
【００１６】
容量部３０は、電解コンデンサであり、電力変換装置１における電力供給側の第１電力線１Ａと、電力変換装置１における接地側の第２電力線１Ｂとの間に設けられている。容量部３０は、第１電力線１Ａを介して力率改善回路２０の出力に応じた電荷がチャージされることで、力率改善回路２０が出力する直流電力を平滑化する。
【００１７】
ＤＣ／ＤＣ変換回路４０は、力率改善回路２０からの直流電力を、バッテリー２に供給する直流電力に変換する電力変換回路であり、容量部３０の後段に設けられている。
【００１８】
ＤＣ／ＤＣ変換回路４０は、電力変換部４１と、トランス１次側巻線４２と、トランス２次側巻線４３と、整流部４４と、抵抗素子４５とを有する。
【００１９】
電力変換部４１は、力率改善回路２０から出力された直流電力を交流電力に変換する回路である。電力変換部４１は、第１スイッチング半導体素子４１Ａと、第２スイッチング半導体素子４１Ｂと、第３スイッチング半導体素子４１Ｃと、第４スイッチング半導体素子４１Ｄとを有する。
【００２０】
各スイッチング半導体素子４１Ａ，４１Ｂ、４１Ｃ，４１Ｄは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＦＥＴ（Field Effect Transistor）等、電力線を導通、不通に切替可能な半導体素子である。
【００２１】
第１スイッチング半導体素子４１Ａおよび第２スイッチング半導体素子４１Ｂは、第１電力線１Ａと第２電力線１Ｂとの間に直列接続されている。第１スイッチング半導体素子４１Ａが第１電力線１Ａに接続され、第２スイッチング半導体素子４１Ｂが第２電力線１Ｂに接続されている。
【００２２】
第３スイッチング半導体素子４１Ｃおよび第４スイッチング半導体素子４１Ｄは、第１電力線１Ａと第２電力線１Ｂとの間に直列接続されている。また、第３スイッチング半導体素子４１Ｃおよび第４スイッチング半導体素子４１Ｄは、第１スイッチング半導体素子４１Ａおよび第２スイッチング半導体素子４１Ｂと並列に配置されている。
【００２３】
各スイッチング半導体素子４１Ａ〜４１Ｄには、制御部５０の制御信号が入力され、各スイッチング半導体素子４１Ａ〜４１Ｄは、当該制御信号により、選択的にオンオフ動作する。具体的には、第１動作状態と第２動作状態とが交互に繰り返し行われる。
【００２４】
第１動作状態は、第１スイッチング半導体素子４１Ａおよび第４スイッチング半導体素子４１Ｄがオン状態であり、第２スイッチング半導体素子４１Ｂおよび第３スイッチング半導体素子４１Ｃがオフ状態である動作状態である。
【００２５】
第２動作状態は、第１スイッチング半導体素子４１Ａおよび第４スイッチング半導体素子４１Ｄがオフ状態であり、第２スイッチング半導体素子４１Ｂおよび第３スイッチング半導体素子４１Ｃがオン状態である動作状態である。
【００２６】
これにより、力率改善回路２０から出力された直流電力が交流電力に変換されてトランス１次側巻線４２に入力される。
【００２７】
トランス１次側巻線４２は、第１スイッチング半導体素子４１Ａと第２スイッチング半導体素子４１Ｂとの接続線１Ｃと、第３スイッチング半導体素子４１Ｃと第４スイッチング半導体素子４１Ｄの接続線１Ｄとの間に設けられている。トランス１次側巻線４２は、スイッチング半導体素子４１Ａ〜４１Ｄにより出力された交流電力をトランス２次側巻線４３に送電する。
【００２８】
トランス２次側巻線４３は、後述するダイオード４４Ａとダイオード４４Ｂとの接続線と、ダイオード４４Ｃとダイオード４４Ｄとの接続線との間に設けられている。トランス２次側巻線４３は、トランス１次側巻線４２より送電された交流電力を整流部４４に出力する。
【００２９】
整流部４４は、４つのダイオード４４Ａ〜４４Ｄで構成されるダイオードブリッジ回路であり、トランス２次側巻線４３から入力された交流電力を直流電力に整流する。整流部４４から出力された直流電力は、図示しないコイルおよびコンデンサを経由してバッテリー２に出力される。これにより、バッテリー２が充電される。
【００３０】
抵抗素子４５は、第１電力線１Ａと、第１スイッチング半導体素子４１Ａと第２スイッチング半導体素子４１Ｂとの接続線１Ｃとを接続する抵抗素子である。抵抗素子４５は、各スイッチング半導体素子４１Ａ，４１Ｂ，４１Ｃ，４１Ｄの抵抗値に対して、当該抵抗値を無視できる程度の大きさの抵抗値を有する。
【００３１】
抵抗素子４５は、第１スイッチング半導体素子４１Ａ、第２スイッチング半導体素子４１Ｂ、第３スイッチング半導体素子４１Ｃおよび第４スイッチング半導体素子４１Ｄのオンオフ状態の切換により、容量部３０の放電経路Ｄの一部を構成する。
【００３２】
放電経路Ｄは、蓄電された状態の容量部３０を放電するための経路であり、抵抗素子４５、接続線１Ｃ、オン状態の第２スイッチング半導体素子４１Ｂを介して第１電力線１Ａと第２電力線１Ｂとを短絡する経路である。
【００３３】
具体的には、放電経路Ｄは、第１スイッチング半導体素子４１Ａ、第３スイッチング半導体素子４１Ｃおよび第４スイッチング半導体素子４１Ｄがオフ状態であり、かつ、第２スイッチング半導体素子４１Ｂがオン状態である場合、抵抗素子４５、接続線１Ｃおよび第２スイッチング半導体素子４１Ｂで構成される。
【００３４】
このような放電経路Ｄにより、本実施の形態では、容量部３０の電荷を放電することができる。
【００３５】
制御部５０は、図示しないＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）および入出力回路を備えている。制御部５０は、予め設定されたプログラムに基づいて、容量部３０の放電制御を行うように構成されている。
【００３６】
制御部５０は、外部交流電源３からの入力電力を停止した場合、第１スイッチング半導体素子４１Ａ、第３スイッチング半導体素子４１Ｃおよび第４スイッチング半導体素子４１Ｄをオフ状態にする。また、制御部５０は、外部交流電源３からの入力電力を停止した場合、第２スイッチング半導体素子４１Ｂをオン状態にする。
【００３７】
すなわち、入力電力がない場合、第１スイッチング半導体素子４１Ａ、第３スイッチング半導体素子４１Ｃおよび第４スイッチング半導体素子４１Ｄは、オフ状態となり、第２スイッチング半導体素子４１Ｂは、オン状態となる。別の言い方をすると、制御部５０は、外部交流電源３から入力される入力電力が停止されたタイミングで、放電経路Ｄによる放電制御を開始する。
【００３８】
力率改善回路２０においては、大容量の容量部３０が必要となることが一般的に知られている。つまり、容量部３０の蓄電量は、それに応じて大きくなる。しかし、電力変換装置１では、外乱の影響により活電部の露出や、活電部と装置の筐体の短絡が発生することがあるので、外部交流電源３からの入力電力が停止したような場合、容量部３０を速やかに放電させる必要がある。
【００３９】
そのため、本実施の形態では、制御部５０が上記の制御を行うことにより、容量部３０の放電経路Ｄが構成される。
【００４０】
これにより、外部交流電源３からの入力電力が停止したような場合、容量部３０を速やかに放電させることができる。
【００４１】
また、電力変換装置１が電力変換動作を行う場合、制御部５０は、上記の第１動作状態と第２動作状態とを交互にするように、各スイッチング半導体素子４１Ａ，４１Ｂ，４１Ｃ，４１Ｄのオンオフ状態を制御する。
【００４２】
例えば、第１動作状態の場合、第１スイッチング半導体素子４１Ａがオン状態になり、第３スイッチング半導体素子４１Ｃがオフ状態になる。この場合、第１電力線１Ａから供給される電力は、抵抗素子４５の経路ではなく、抵抗素子４５に対して無視できる程度の抵抗値である第１スイッチング半導体素子４１Ａの経路を通る。
【００４３】
また、第２動作状態の場合、第３スイッチング半導体素子４１Ｃがオン状態になり、第１スイッチング半導体素子４１Ａがオフ状態になる。この場合、第１電力線１Ａから供給される電力は、抵抗素子４５の経路ではなく、抵抗素子４５に対して無視できる程度の抵抗値である第３スイッチング半導体素子４１Ｃの経路を通る。
【００４４】
すなわち、抵抗素子４５によって、第１電力線１Ａと接続線１Ｃとを接続しても、電力変換動作に影響することなく、電力変換装置１における電力変換動作を行うことができる。
【００４５】
以上のように構成された電力変換装置１における放電制御の動作例について説明する。図２は、電力変換装置１における放電制御の動作例を示すフローチャートである。図２における処理は、例えば、外部交流電源３が電力変換装置１に接続された際に実行される。
【００４６】
図２に示すように、制御部５０は、電力変換動作を開始する（ステップＳ１０１）。具体的には、制御部５０は、第１動作状態および第２動作状態を交互に繰り返すように、各スイッチング半導体素子４１Ａ，４１Ｂ，４１Ｃ，４１Ｄのオンオフ制御を行う。
【００４７】
次に、制御部５０は、外部交流電源３からの入力電力が停止したか否かについて判定する（ステップＳ１０２）。判定の結果、入力電力が停止していない場合（ステップＳ１０２、ＮＯ）、ステップＳ１０２の処理を繰り返す。
【００４８】
一方、入力電力が停止した場合（ステップＳ１０２、ＹＥＳ）、制御部５０は。第２スイッチング半導体素子４１Ｂのみをオン状態にする（ステップＳ１０３）。これにより、放電経路Ｄが構成され、容量部３０の放電が開始される。ステップＳ１０３の後、本制御は終了する。
【００４９】
以上のように構成された本実施の形態によれば、抵抗素子４５、接続線１Ｃおよび第２スイッチング半導体素子４１Ｂにより、容量部３０の放電経路Ｄが構成されるので、容量部３０を速やかに放電することができる。
【００５０】
ところで、容量部３０を放電する構成としては、例えば、図３に示すように、電力変換部４１の前段において、第１電力線１Ａと第２電力線１Ｂとの間に、抵抗素子Ｒおよびスイッチング半導体素子Ｓが直列に接続された構成が知られている。この構成では、抵抗素子Ｒが第１電力線１Ａに接続され、スイッチング半導体素子Ｓが第２電力線１Ｂに接続されている。
【００５１】
この構成では、スイッチング半導体素子Ｓをオン状態にすることで容量部３０の放電が可能である。しかし、このような構成では、スイッチング半導体素子Ｓを追加することで、装置の大型化およびコスト増となるおそれがある。
【００５２】
車載機器においては、外乱の影響を受ける可能性が民生機器と比較して高いので、上記の放電回路を設ける必要性が高く、ひいては装置のさらなる大型化およびコスト増となるおそれがある。また、車載充電装置の場合、バッテリーの充電時間短縮のため、各回路を複数相設けた場合、放電回路はその分必要となるため、装置のさらなる大型化およびコスト増となるおそれがある。
【００５３】
それに対し、本実施の形態では、スイッチング半導体素子Ｓを、電力変換部４１の第２スイッチング半導体素子４１Ｂとする。つまり、本実施の形態では、第２スイッチング半導体素子４１Ｂが、電力変換部４１の一部と、放電回路の一部とを共用化させることができる。その結果、図３の構成と比較して、本実施の形態では、スイッチング半導体素子を電力変換部４１とは別に設ける必要がないので、電力変換装置１の大型化およびコスト増を抑制することができる。
【００５４】
なお、上記実施の形態では、抵抗素子４５が第１電力線１Ａと接続線１Ｃとを接続していたが、本開示はこれに限定されない。例えば、図４に示すように、抵抗素子４５が接続線１Ｃと第２電力線１Ｂとを接続していても良い。
【００５５】
この構成では、制御部５０は、容量部３０を放電する場合、第１スイッチング半導体素子４１Ａをオン状態にし、第２スイッチング半導体素子４１Ｂ、第３スイッチング半導体素子４１Ｃおよび第４スイッチング半導体素子４１Ｄをオフ状態にする。
【００５６】
この場合の放電経路Ｄは、オン状態の第１スイッチング半導体素子４１Ａ、接続線１Ｃ、抵抗素子４５を介して第１電力線１Ａと第２電力線１Ｂとを短絡する経路となり、第１スイッチング半導体素子４１Ａ、接続線１Ｃおよび抵抗素子４５で構成される。
【００５７】
この構成における第１スイッチング半導体素子４１Ａは、本開示の「第２スイッチング素子」に対応し、第２スイッチング半導体素子４１Ｂは、本開示の「第１スイッチング素子」に対応する。
【００５８】
このような構成であっても、容量部３０を放電しつつ、電力変換装置１の大型化およびコスト増を抑制することができる。
【００５９】
また、上記実施の形態では、抵抗素子４５が、第１スイッチング半導体素子４１Ａと第２スイッチング半導体素子４１Ｂとの接続線１Ｃと第１電力線１Ａとを接続していたが、本開示はこれに限定されない。例えば、図５に示すように、抵抗素子４５が、第３スイッチング半導体素子４１Ｃと第４スイッチング半導体素子４１Ｄとの接続線１Ｄと、第１電力線１Ａまたは第２電力線１Ｂとを接続していても良い。
【００６０】
この構成では、制御部５０は、容量部３０を放電する場合、第４スイッチング半導体素子４１Ｄをオン状態にし、第１スイッチング半導体素子４１Ａ、第２スイッチング半導体素子４１Ｂおよび第３スイッチング半導体素子４１Ｃをオフ状態にする。
【００６１】
この場合の放電経路Ｄは、抵抗素子４５、接続線１Ｃ、オン状態の第４スイッチング半導体素子４１Ｄを介して第１電力線１Ａと第２電力線１Ｂとを短絡する経路となり、抵抗素子４５、接続線１Ｃおよび第４スイッチング半導体素子４１Ｄで構成される。
【００６２】
この構成における第４スイッチング半導体素子４１Ｄは、本開示の「第２スイッチング素子」に対応し、第３スイッチング半導体素子４１Ｃは、本開示の「第１スイッチング素子」に対応する。また、第１スイッチング半導体素子４１Ａおよび第２スイッチング半導体素子４１Ｂは、本開示の「第３スイッチング素子」および「第４スイッチング素子」に対応する。
【００６３】
このような構成であっても、容量部３０を放電しつつ、電力変換装置１の大型化およびコスト増を抑制することができる。
【００６４】
また、上記実施の形態では、外部交流電源３からの入力電力が停止したタイミングで、容量部３０の放電のための制御を開始していたが、本開示はこれに限定されず、他のタイミングで当該制御を開始しても良い。他のタイミングとしては、例えば、容量部３０が蓄電しきったタイミングや、車両が走行する準備を開始したタイミング等が挙げられる。
【００６５】
また、上記実施の形態では、電力変換回路としてＤＣ／ＤＣ変換回路４０を例示したが、本開示はこれに限定されず、ＤＣ／ＤＣ変換回路以外の電力変換回路であっても良い。
【００６６】
その他、上記実施の形態は、何れも本開示を実施するにあたっての具体化の一例を示したものに過ぎず、これらによって本開示の技術的範囲が限定的に解釈されてはならないものである。すなわち、本開示はその要旨、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【００６７】
本開示の電力変換回路は、容量部を放電しつつ、装置の大型化およびコスト増を抑制することが可能な電力変換回路、電力変換装置および放電制御方法として有用である。
【符号の説明】
【００６８】
１  電力変換装置
１Ａ  第１電力線
１Ｂ  第２電力線
１Ｃ  接続線
２  バッテリー
３  外部交流電源
１０  整流回路
２０  力率改善回路
３０  容量部
４０  ＤＣ／ＤＣ変換回路
４１  電力変換部
４１Ａ  第１スイッチング半導体素子
４１Ｂ  第２スイッチング半導体素子
４１Ｃ  第３スイッチング半導体素子
４１Ｄ  第４スイッチング半導体素子
４２  トランス１次側巻線
４３  トランス２次側巻線
４４  整流部
４４Ａ  ダイオード
４４Ｂ  ダイオード
４４Ｃ  ダイオード
４４Ｄ  ダイオード
４５  抵抗素子
５０  制御部
Ｄ  放電経路
【図１】
2020162279.tif 000003
【図２】
2020162279.tif 000004
【図３】
2020162279.tif 000005
【図４】
2020162279.tif 000006
【図５】
2020162279.tif 000007