(57)【要約】【課題】簡易な構成で半導体素子間の負担電圧のアンバランスを抑制する、ゲート制御回路に用いる補償回路を実現する。【解決手段】補償回路（１０）は、第１の電流検出器（ＣｄＡ）が第１の半導体素子（ＱＡ）のゲート容量を放電する第１の過渡電流を検出した際に、第２の半導体素子（ＱＢ）がターンオフする際にゲート容量を放電する第２の過渡電流をバイパスし得る、第２のスイッチ（Ｓｗ２）を導通させる。【選択図】図１
2020162060.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された第１の半導体素子及び第２の半導体素子を制御するゲート信号を補償するための補償回路であって、
前記第１の半導体素子を制御する前記ゲート信号は、前記第１の半導体素子がターンオフする際にゲート容量を放電する第１の過渡電流を有し、
前記第１の半導体素子に前記ゲート信号を印加するための第１の線路に設けられた第１の電流検出器と、
前記第２の半導体素子に前記ゲート信号を印加するための第２の線路に接続された、前記第２の半導体素子がターンオフする際にゲート容量を放電する第２の過渡電流をバイパスし得る第２のスイッチと、を備え、
前記第１の電流検出器は、前記第１の過渡電流を検出した際に、前記第２のスイッチを導通させることを特徴とする、補償回路。
【請求項２】
前記第２の線路に設けられた第２の電流検出器と、
前記第１の線路に接続され、前記第１の過渡電流をバイパスし得る第１のスイッチと、を更に備え、
前記第２の電流検出器は、前記第２の過渡電流を検出した際に、前記第１のスイッチを導通させることを特徴とする、請求項１に記載の補償回路。
【請求項３】
前記第１のスイッチと直列に設けられた第１のバイパス抵抗と、
前記第２のスイッチと直列に設けられた第２のバイパス抵抗と、を備えることを特徴とする、請求項２に記載の補償回路。
【請求項４】
前記第１の電流検出器は、前記第１の線路に設けられる第１のゲート抵抗と並列に接続され、前記第１の過渡電流の一部を通電し得る第１の発光ダイオードを有し、
前記第１の発光ダイオードと前記第２のスイッチとが、第１のフォトカプラを構成し、
前記第２の電流検出器は、前記第２の線路に設けられる第２のゲート抵抗と並列に接続され、前記第２の過渡電流の一部を通電し得る第２の発光ダイオードを有し、
前記第２の発光ダイオードと前記第１のスイッチとが、第２のフォトカプラを構成することを特徴とする、請求項２または３に記載の補償回路。
【請求項５】
前記第１の電流検出器は、前記第１の発光ダイオードに直列に接続された第１の分流抵抗を有し、
前記第２の電流検出器は、前記第２の発光ダイオードに直列に接続された第２の分流抵抗を有することを特徴とする、請求項４に記載の補償回路。
【請求項６】
請求項１から５のいずれか１項に記載の補償回路と、
前記第１の線路に接続された第１のゲートドライバと、
前記第２の線路に接続された第２のゲートドライバと、を備えたゲート制御回路。
【請求項７】
請求項６に記載のゲート制御回路と、
前記第１の半導体素子と、
前記第２の半導体素子と、を備えたスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は補償回路、及びそれを用いたゲート制御回路、スイッチング回路に関する。
【背景技術】
【０００２】
ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラ型トランジスタ）等の半導体素子を用いたスイッチング回路が知られている。スイッチング回路の出力の電圧は、基本的に主回路を構成する半導体素子の耐圧によって制限される。
【０００３】
より高い出力電圧に対応するため、複数の半導体素子を直列に接続し、これらの半導体素子のオン／オフ制御を同時に行うようにしたスイッチング回路も知られている。このようなスイッチング回路では、半導体素子毎に設けられたゲートドライバを備えるゲート制御回路が用いられ、各半導体素子へのゲート信号が同時にオン／オフ制御するように構成されている。
【０００４】
しかし半導体素子間でターンオフのタイミングが異なると、ターンオフ後、電源電圧を均等に半導体素子間で負担することができず、特定の半導体素子が過大な電圧を負担することとなる。そうすると、特定の半導体素子に電圧破壊が発生する怖れが生じる。そこで、このような負担電圧のアンバランスを生じさせないようにするための補償回路を、ゲート制御回路に設けることが検討されてきた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２５３４８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このような補償回路は、半導体素子毎にその負担電圧（ＩＧＢＴであればコレクタ・エミッタ間電圧）をモニタし、過大な負担電圧の発生、若しくは、半導体素子間の負担電圧のアンバランスを検出して、各半導体素子へのゲート信号を調整するものである。
【０００７】
しかしながら、このような従来技術の補償回路では、半導体素子毎に負担電圧をモニタし、それによってゲート信号を補償若しくは制御する必要があるため、回路構成が複雑である。
【０００８】
本発明の一態様は、簡易な構成で半導体素子間の負担電圧のアンバランスを抑制し、半導体素子の破壊を有効に抑制し得る、ゲート制御回路に用いる補償回路を実現することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明の一態様に係る補償回路は、直列に接続された第１の半導体素子及び第２の半導体素子を制御するゲート信号を補償するための補償回路であって、前記第１の半導体素子を制御する前記ゲート信号は、前記第１の半導体素子がターンオフする際にゲート容量を放電する第１の過渡電流を有し、前記第１の半導体素子に前記ゲート信号を印加するための第１の線路に設けられた第１の電流検出器と、前記第２の半導体素子に前記ゲート信号を印加するための第２の線路に接続された、前記第２の半導体素子がターンオフする際にゲート容量を放電する第２の過渡電流をバイパスし得る第２のスイッチと、を備え、前記第１の電流検出器は、前記第１の過渡電流を検出した際に、前記第２のスイッチを導通させる構成を備えている。
【発明の効果】
【００１０】
本発明の一態様の補償回路によれば、簡易な構成で半導体素子間の負担電圧のアンバランスを抑制し、半導体素子の破壊を有効に抑制し得る、ゲート制御回路に用いる補償回路が実現できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態１に係る補償回路、及び、それを用いたゲート制御回路、スイッチング回路を示す図である。
【図２】本発明の実施形態１及び２に係る補償回路、及び、それを用いたゲート制御回路、スイッチング回路の動作を示す図である。
【図３】本発明の実施形態２に係る補償回路、及び、それを用いたゲート制御回路、スイッチング回路を示す図である。
【発明を実施するための形態】
【００１２】
〔実施形態１〕
以下に、図１〜２を参照し、本発明の一実施形態が、詳細に説明される。
【００１３】
図１は、実施形態１に係る補償回路１０及び、補償回路１０を用いたスイッチング回路１０１及びゲート制御回路１００を示す図である。
【００１４】
（スイッチング回路の構成）
実施形態１に係るスイッチング回路１０１は、半導体素子ＱＡ（第１の半導体素子）、半導体素子ＱＢ（第２の半導体素子）とゲート制御回路１００とを備える。
【００１５】
半導体素子ＱＡ及び半導体素子ＱＢは電圧制御型の半導体スイッチング素子（トランジスタ）であり、具体的には、ＩＧＢＴであり得る。
【００１６】
半導体素子ＱＡと半導体素子ＱＢとは、直列に接続されている。これらがＩＧＢＴである場合、半導体素子ＱＡのエミッタと半導体素子ＱＢのコレクタとが接続される。
【００１７】
ゲート制御回路１００には、スイッチング回路１０１の出力のオン／オフ制御を指令するための、ゲート制御信号ＧＣＳが入力される。
【００１８】
ゲート制御回路１００から、補償が行われたゲート信号がそれぞれ半導体素子ＱＡ、ＱＢに入力され、それぞれの半導体素子ＱＡ、ＱＢのオン／オフが制御される。
【００１９】
スイッチング回路１０１は、図示されない電源及び負荷が、半導体素子ＱＡ及び半導体素子ＱＢに直列に接続されて使用されることで、負荷に対する出力の制御を行う回路である。
【００２０】
（ゲート制御回路の構成）
実施形態１に係るゲート制御回路１００は、補償回路１０、ゲートドライバ２０（第１のゲートドライバ）、ゲートドライバ３０（第２のゲートドライバ）、ゲート抵抗ＲｇＡ（第１のゲート抵抗）、ゲート抵抗ＲｇＢ（第２のゲート抵抗）を備えている。
【００２１】
ゲートドライバ２０及びゲートドライバ３０には、共通のゲート制御信号ＧＣＳが入力される。
【００２２】
ゲートドライバ２０はゲート信号線２１（第１の線路）にゲート信号を出力する。ゲート信号線２１にはゲート抵抗ＲｇＡが設けられ、ゲート信号は補償回路１０を通じて半導体素子ＱＡのゲートに入力される。
【００２３】
ゲートドライバ３０はゲート信号線３１（第２の線路）にゲート信号を出力する。ゲート信号線３１にはゲート抵抗ＲｇＢが設けられ、ゲート信号は補償回路１０を通じて半導体素子ＱＢのゲートに入力される。
【００２４】
ゲートドライバ２０及びゲートドライバ３０は、特許文献１にも開示される公知のゲートドライバである。
【００２５】
ゲートドライバ２０は、次の動作を実行する。
【００２６】
ゲート制御信号ＧＣＳがオン信号のとき、トランジスタＴｒＡ１がオン、トランジスタＴｒＡ２がオフとなり、半導体素子ＱＡをオンとするための、高電位の電圧Ｖ１に略等しい電圧がゲート信号線２１に出力される。ゲート制御信号ＧＣＳがオフ信号のとき、トランジスタＴｒＡ１がオフ、トランジスタＴｒＡ２がオンとなり、半導体素子ＱＡをオフとするための、低電位の電圧Ｖ２に略等しい電圧がゲート信号線２１に出力される。半導体素子ＱＡへのゲート信号は、このような電圧の信号を含み得る。
【００２７】
また、ゲートドライバ２０は、半導体素子ＱＡがターンオンする際の、ゲート容量を充電する（半導体素子ＱＡのゲートに向かって流れる）過渡的な電流を流す。更にゲートドライバ２０は、半導体素子ＱＡがターンオフする際の、ゲート容量を放電する（充電する電流とは逆向きに流れる）過渡的な電流を流す。半導体素子ＱＡへのゲート信号は、このような電流の信号を含み得る。
【００２８】
ゲートドライバ３０は、次の動作を実行する。
【００２９】
ゲート制御信号ＧＣＳがオン信号のとき、トランジスタＴｒＢ１がオン、トランジスタＴｒＢ２がオフとなり、半導体素子ＱＢをオンとするための、高電位の電圧Ｖ３に略等しい電圧がゲート信号線３１に出力される。ゲート制御信号ＧＣＳがオフ信号のとき、トランジスタＴｒＢ１がオフ、トランジスタＴｒＢ２がオンとなり、半導体素子ＱＢをオフとするための、低電位の電圧Ｖ４に略等しい電圧がゲート信号線３１に出力される。半導体素子ＱＢへのゲート信号は、このような電圧の信号を含み得る。
【００３０】
また、ゲートドライバ３０は、半導体素子ＱＢがターンオンする際の、ゲート容量を充電する（半導体素子ＱＢのゲートに向かって流れる）過渡的な電流を流す。更にゲートドライバ３０は、半導体素子ＱＢがターンオフする際の、ゲート容量を放電する（充電する電流とは逆向きに流れる）過渡的な電流を流す。半導体素子ＱＢへのゲート信号は、このような電流の信号を含み得る。
【００３１】
通常、高電位の電圧Ｖ１、Ｖ３が電圧Ｖｃに等しいとき、低電位の電圧Ｖ２、Ｖ４が電圧−Ｖｃに等しいように構成されるが、必ずしもこれに限られるものではない。
【００３２】
（補償回路の構成）
実施形態１に係る補償回路１０は、電流検出器ＣｄＡ（第１の電流検出器）、電流検出器ＣｄＢ（第２の電流検出器）、スイッチＳｗＡ（第１のスイッチ）、スイッチＳｗＢ（第２のスイッチ）、バイパス抵抗ＲｂＡ（第１のバイパス抵抗）、バイパス抵抗ＲｂＢ（第２のバイパス抵抗）を備えている。
【００３３】
電流検出器ＣｄＡはゲート信号線２１に設けられ、電流検出器ＣｄＢはゲート信号線３１に設けられている。
【００３４】
電流検出器ＣｄＡと半導体素子ＱＡとの間のゲート信号線２１から、分岐するようにバイパス抵抗ＲｂＡが接続され、バイパス抵抗ＲｂＡに直列にスイッチＳｗＡが接続されている。スイッチＳｗＡの更に先は、低電位の電圧Ｖ２が印加されるようにゲートドライバ２０の一部に接続されている。ゲート信号線２１との分岐からバイパス抵抗ＲｂＡ、スイッチＳｗＡを経てゲートドライバ２０に至る線路をバイパス線２２と称する。
【００３５】
電流検出器ＣｄＢと半導体素子ＱＢとの間のゲート信号線３１から、分岐するようにバイパス抵抗ＲｂＢが接続され、バイパス抵抗ＲｂＢに直列にスイッチＳｗＢが接続されている。スイッチＳｗＢの更に先は、低電位の電圧Ｖ４が印加されるようにゲートドライバ３０の一部に接続されている。ゲート信号線３１との分岐からバイパス抵抗ＲｂＢ、スイッチＳｗＢを経てゲートドライバ３０に至る線路をバイパス線３２と称する。
【００３６】
電流検出器ＣｄＡは、ゲート容量を放電する電流の向きの所定の大きさ以上の電流（所定の大きさ以上の負のゲート電流ＩｇＡ）がゲート信号線２１を流れた時に、スイッチＳｗＢをオンとし、それ以外のときにスイッチＳｗＢをオフとするように制御する素子である。
【００３７】
電流検出器ＣｄＢは、ゲート容量を放電する電流の向きの所定の大きさ以上の電流（所定の大きさ以上の負のゲート電流ＩｇＢ）がゲート信号線３１を流れた時に、スイッチＳｗＡをオンとし、それ以外のときにスイッチＳｗＡをオフとするように制御する素子である。
【００３８】
（動作）
図２を参照し、補償回路１０、ゲート制御回路１００及びスイッチング回路１０１の動作が以下に説明される。図２は回路中の各点の信号の状況、若しくは各素子の動作が時間経過に伴って示されているタイムチャートである。
【００３９】
図２には、ゲートコントロール信号ＧＣＳが、オンからオフへと遷移し、スイッチング回路１０１の出力が、ターンオフする際の動作が示されている。
【００４０】
ゲートコントロール信号ＧＣＳが、オンからオフへと遷移すると、ゲートドライバ２０のトランジスタＴｒＡ２及びゲートドライバ３０のトランジスタＴｒＢ２がターンオンする。しかしここで、ゲートドライバ２０とゲートドライバ３０の特性とが一致せず、トランジスタＴｒＡ２とトランジスタＴｒＢ２のターンオンのタイミングがずれている場合が、図２では示されている。
【００４１】
先にトランジスタＴｒＡ２がターンオンすると、ゲート信号線２１には半導体素子ＱＡのゲート容量の放電により、ゲート電流ＩｇＡとして過渡的な電流（第１の過渡電流）が流れる。図１に示すように、ゲート電流ＩｇＡは、半導体素子ＱＡのゲートに向う方向を正に取るので、過渡的な電流は負の電流である。
【００４２】
すると、電流検出器ＣｄＡが所定の電流を検出したことによって、スイッチＳｗＢをオンにさせる。
【００４３】
これによって、バイパス線３２を介し、半導体素子ＱＢのゲートが、バイパス抵抗ＲｂＢを通じて低電位の電圧Ｖ４に接続される。すると、未だトランジスタＴｒＢ２がターンオンしていないにも拘らず、バイパス線３２を介して半導体素子ＱＢのゲート容量の放電が、補償電流ＩｃＢとして実行される。
【００４４】
その結果、半導体素子ＱＡのゲート容量の放電と、半導体素子ＱＢのゲート容量の放電とは、その開始のタイミングが非常に近いものとなる。よって、図示されるように、半導体素子ＱＡのゲート電圧ＶｇＡと半導体素子ＱＢのゲート電圧ＶｇＢの変化のタイミングも非常に近いものとなる。
【００４５】
こうして、半導体素子ＱＡと半導体素子ＱＢとがほぼ同時にターンオフし、ターンオフのタイミングずれに起因する、負担電圧（ＩＧＢＴにおいてはコレクタ−エミッタ間電圧）のアンバランスは抑制される。
【００４６】
電流検出器ＣｄＡを通過する半導体素子ＱＡのゲート容量の放電による過渡電流の大きさが所定値を下回るようになると、電流検出器ＣｄＡは、スイッチＳｗＢをオフとする。
【００４７】
（効果）
上記のように、実施形態１によれば、ゲートドライバ２０とゲートドライバ３０の特性が一致せず、トランジスタＴｒＡ２とトランジスタＴｒＢ２のターンオンのタイミングがずれていても、半導体素子ＱＡと半導体素子ＱＢとがほぼ同時にターンオフできる。これは、遅れているゲートドライバ３０の側のバイパス線３２を通じて、直ちに半導体素子ＱＢのゲート容量の放電が開始するという作用による。
【００４８】
従って、トランジスタＴｒＡ２とトランジスタＴｒＢ２のターンオンのタイミングずれの程度に係わらず、半導体素子ＱＡと半導体素子ＱＢとがほぼ同時にターンオフできる。
【００４９】
これにより、従来の補償回路を設けない場合に、ターンオフ後、電源電圧を均等に半導体素子間で負担することができず、特定の半導体素子が過大な電圧を負担することとなって素子破壊が発生する問題が効果的に抑制される。
【００５０】
上記電流検出器ＣｄＡは、ゲート容量を放電する電流の向きの所定の大きさ以上の電流がゲート信号線２１を流れた時にのみ、スイッチＳｗＢをオンする。このような電流が流れるのは、半導体素子ＱＡがターンオフするときしかなく、その他の場合にスイッチＳｗＢがオンすることは無い。従って、バイパス線３２を設けたことによって、半導体素子ＱＡがターンオフする際以外の半導体素子ＱＢの動作に何ら影響が及ぶことが無い。
【００５１】
また、補償回路１０においては、その動作のための半導体素子の負担電圧（ＩＧＢＴにおいてはコレクタ−エミッタ間電圧）の検知は不要である。従って図１に示されるような簡単な回路構成で、上記アンバランスの問題を抑制できる。
【００５２】
しかも、バイパス線３２から補償電流ＩｃＢによってゲート容量を放電するに当たり、ゲートドライバ３０が利用する低電位の電圧Ｖ４を使用しているから、別途の電源は不要である。
【００５３】
補償回路１０においては、バイパス線３２にバイパス抵抗ＲｂＢが設けられている。バイパス抵抗ＲｂＢの大きさを調整することで、バイパス線３２を通じたゲート容量を放電する過渡電流の大きさあるいは継続時間を調整することができる。例えば、ゲート抵抗ＲｇＡとの値の比を調整することで、半導体素子ＱＡのゲート容量を放電する過渡電流に対する相対値を調整することができるようになり、より適正にアンバランスを抑制する調整が可能となる。
【００５４】
〔実施形態２〕
本発明の他の実施形態が以下に説明される。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。以下の実施形態についても同様である。
【００５５】
図３は、実施形態２に係る補償回路１１及び、補償回路１１を用いたスイッチング回路１１１及びゲート制御回路１１０を示す図である。
【００５６】
実施形態２に係るスイッチング回路１１１及びゲート制御回路１１０では、実施形態１とは、補償回路の構成が異なる他は、同様の構成である。
【００５７】
図３を参照し、実施形態２に係る補償回路１１が以下に説明される。補償回路１１では、実施形態１に係る補償回路１０の電流検出器ＣｄＡ、電流検出器ＣｄＢ、スイッチＳｗＡ、スイッチＳｗＢが、より具体的に例示される。
【００５８】
補償回路１１は、フォトカプラＰｃＡ（第１のフォトカプラ）、フォトカプラＰｃＢ（第２のフォトカプラ）、分流抵抗ＲｄＡ（第１の分流抵抗）、分流抵抗ＲｄＢ（第２の分流抵抗）、バイパス抵抗ＲｂＡ（第１のバイパス抵抗）、バイパス抵抗ＲｂＢ（第２のバイパス抵抗）を備えている。
【００５９】
フォトカプラＰｃＡの発光ダイオードＤＡと分流抵抗ＲｄＡとが直列に接続され、これらが、ゲート抵抗ＲｇＡに並列に接続されている。発光ダイオードＤＡは、半導体素子ＱＡのゲート容量を放電する際の過渡電流の一部を通電し得るように配置されている。すなわち発光ダイオードＤＡは、ゲート容量を放電する際の過渡電流とは異なる向きの電流（正のゲート電流ＩｇＡ）は通過させない。
【００６０】
ゲート信号線２１のゲート電流ＩｇＡが負である場合にゲート電流ＩｇＡを分流し得るように構成されている、ゲート抵抗ＲｇＡに並列に接続される発光ダイオードＤＡと分流抵抗ＲｄＡとが、実施形態１の電流検出器ＣｄＡ（第１の電流検出器）に相当する。
【００６１】
フォトカプラＰｃＢの発光ダイオードＤＢと分流抵抗ＲｄＢとが直列に接続され、これらが、ゲート抵抗ＲｇＢに並列に接続されている。発光ダイオードＤＢは、半導体素子ＱＢのゲート容量を放電する際の過渡電流の一部を通電し得るように配置されている。すなわち発光ダイオードＤＢは、ゲート容量を放電する際の過渡電流とは異なる向きの電流（正のゲート電流ＩｇＢ）は通過させない。
【００６２】
ゲート信号線３１のゲート電流ＩｇＢが負である場合にゲート電流ＩｇＢを分流し得るように構成されている。ゲート抵抗ＲｇＢに並列に接続される発光ダイオードＤＢと分流抵抗ＲｄＢとが、実施形態１の電流検出器ＣｄＢ（第２の電流検出器）に相当する。
【００６３】
また実施形態２において、スイッチＳｗＡ、スイッチＳｗＢは、それぞれ具体的にフォトカプラＰｃＡ、フォトカプラＰｃＢのフォトトランジスタである。
【００６４】
発光ダイオードＤＡは、ゲート容量を放電する電流の向きの所定の大きさ以上の電流（所定の大きさ以上の負のゲート電流ＩｇＡ）がゲート信号線２１を流れた時に発光し、スイッチＳｗＢをオンとする。それ以外のときには発光ダイオードＤＡは発光できず、スイッチＳｗＢはオフである。
【００６５】
発光ダイオードＤＢは、ゲート容量を放電する電流の向きの所定の大きさ以上の電流（所定の大きさ以上の負のゲート電流ＩｇＢ）がゲート信号線３１を流れた時に発光し、スイッチＳｗＡをオンとする。それ以外のときには発光ダイオードＤＢは発光できず、スイッチＳｗＡはオフである。
【００６６】
以上の構成により、実施形態２においては、実施形態１の電流検出器ＣｄＡ、電流検出器ＣｄＢ、スイッチＳｗＡ、スイッチＳｗＢが、より具体的にされているが、動作は同様である。実施形態２に係る補償回路１１、ゲート制御回路１１０及びスイッチング回路１１１の動作も図２に示された通りである。
【００６７】
実施形態２においても、実施形態１と同様の効果が奏される。
【００６８】
補償回路１１においては、ゲート抵抗ＲｇＡに並列接続する分流抵抗ＲｄＡと発光ダイオードＤＡが配置される。よって分流抵抗ＲｄＡの抵抗値によって、スイッチＳｗＢをオンにするゲート電流ＩｇＡの大きさの閾値を容易に調整することができる。
【００６９】
また補償回路１１において発光ダイオードＤＡは、ゲート容量を放電する電流の向きとは逆の向きの電流（正のゲート電流ＩｇＡ）の通過は阻止し、正のゲート電流ＩｇＡが発生している場合の動作に影響を与えない。よって、ゲート容量を放電する電流の向きの所定の大きさ以上の電流がゲート信号線２１を流れた時にのみ、スイッチＳｗＢをオンするという電流検出器ＣｄＡ（第１の電流検出器）の機能が、極めて簡易な構成で具体的に実現されている。
【００７０】
しかも実施形態２においては、電流検出器ＣｄＡ（第１の電流検出器）の機能とスイッチＳｗＢの機能を発揮させるに当たって、そのための別途の電源を必要としていない。すなわち、補償回路１１は、半導体素子ＱＡと半導体素子ＱＢのオフ時の負担電圧のアンバランスを抑制させる作用を発揮するために、別途の電源を必要としないパッシブな回路である。よって、図３に示されるような極めて簡単な回路構成で、上記アンバランスの問題を抑制できる。
【００７１】
以上、各実施の形態では、半導体素子がＩＧＢＴである場合について説明された。しかしながら、本発明の適用はＩＧＢＴに限定されるものではなく、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor field-effect transistor）、その他のＦＥＴ（field-effect transistor）などの、電圧制御型のトランジスタにおいて、同様に適用できるものである。
【００７２】
〔まとめ〕
本発明の態様１に係る補償回路は、直列に接続された第１の半導体素子及び第２の半導体素子を制御するゲート信号を補償するための補償回路であって、前記第１の半導体素子を制御する前記ゲート信号は、前記第１の半導体素子がターンオフする際にゲート容量を放電する第１の過渡電流を有し、前記第１の半導体素子に前記ゲート信号を印加するための第１の線路（ゲート信号線２１）に設けられた第１の電流検出器と、前記第２の半導体素子に前記ゲート信号を印加するための第２の線路（ゲート信号線３１）に接続された、前記第２の半導体素子がターンオフする際にゲート容量を放電する第２の過渡電流をバイパスし得る第２のスイッチと、を備え、前記第１の電流検出器は、前記第１の過渡電流を検出した際に、前記第２のスイッチを導通させる構成を備えている。
【００７３】
上記の構成によれば、簡易な構成で半導体素子間の負担電圧のアンバランスを抑制し、半導体素子の破壊を有効に抑制し得る、ゲート制御回路に用いる補償回路を実現できる。
【００７４】
本発明の態様２に係る補償回路は、上記態様１において、前記第２の線路に設けられた第２の電流検出器と、前記第１の線路に接続され、前記第１の過渡電流をバイパスし得る第１のスイッチと、を更に備え、前記第２の電流検出器は、前記第２の過渡電流を検出した際に、前記第１のスイッチを導通させる構成を備えていてもよい。
【００７５】
上記の構成によれば、第１の半導体素子または第２の半導体素子を制御するためのゲート信号のいずれのターンオフが遅延した場合であっても、半導体素子間の負担電圧のアンバランスを抑制し、半導体素子の破壊を有効に抑制し得る、ゲート制御回路に用いる補償回路を実現できる。
【００７６】
本発明の態様３に係る補償回路は、上記態様２において、前記第１のスイッチと直列に設けられた第１のバイパス抵抗と、前記第２のスイッチと直列に設けられた第２のバイパス抵抗と、を備えていてもよい。
【００７７】
上記の構成によれば、これらバイパス抵抗の大きさを調整することで、バイパス線を通じたゲート容量を放電する過渡電流の大きさあるいは継続時間を調整することができ、より適正に、半導体素子間の負担電圧のアンバランスを抑制することができるようになる。
【００７８】
本発明の態様４に係る補償回路は、上記態様２または３において、前記第１の電流検出器は、前記第１の線路に設けられる第１のゲート抵抗と並列に接続され、前記第１の過渡電流の一部を通電し得る第１の発光ダイオードを有し、前記第１の発光ダイオードと前記第２のスイッチとが、第１のフォトカプラを構成し、前記第２の電流検出器は、前記第２の線路に設けられる第２のゲート抵抗と並列に接続され、前記第２の過渡電流の一部を通電し得る第２の発光ダイオードを有し、前記第２の発光ダイオードと前記第１のスイッチとが、第２のフォトカプラを構成する特徴を備えていてもよい。
【００７９】
上記の構成によれば、ゲート信号の補償のための別途の電源を必要としない、極めて簡易な構成で半導体素子間の負担電圧のアンバランスを抑制し、半導体素子の破壊を有効に抑制し得る、ゲート制御回路に用いる補償回路を実現できる。
【００８０】
本発明の態様５に係る補償回路は、上記態様４において、前記第１の電流検出器は、前記第１の発光ダイオードに直列に接続された第１の分流抵抗を有し、前記第２の電流検出器は、前記第２の発光ダイオードに直列に接続された第２の分流抵抗を有する構成を備えていてもよい。
【００８１】
上記の構成によれば、これら分流抵抗の大きさを調整することで、各スイッチを導通させる条件を適切に設定できるようになる。
【００８２】
本発明の態様６に係るゲート制御回路は、上記態様１から５のいずれかの補償回路と、前記第１の線路に接続された第１のゲートドライバと、前記第２の線路に接続された第２のゲートドライバと、を備えている。
【００８３】
上記の構成によれば、簡易な構成で半導体素子間の負担電圧のアンバランスを抑制し、半導体素子の破壊を有効に抑制し得る、ゲート制御回路を実現できる。
【００８４】
発明の態様７に係るスイッチング回路は、上記態様６に記載のゲート制御回路と、前記第１の半導体素子と、前記第２の半導体素子と、を備えている。
【００８５】
上記の構成によれば、簡易な構成で半導体素子間の負担電圧のアンバランスを抑制し、半導体素子の破壊を有効に抑制し得る、スイッチング回路を実現できる。このようなスイッチング回路は、半導体電力変換装置に好適に応用され得る。
【００８６】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【符号の説明】
【００８７】
１０、１１  補償回路
２０、３０  ゲートドライバ
２１、３１  ゲート信号線
２２、３２  バイパス線
ＲｂＡ、ＲｂＢ  バイパス抵抗
ＣｄＡ、ＣｄＢ  電流検出器
ＳｗＡ、ＳｗＢ  スイッチ
ＰｃＡ、ＰｃＢ  フォトカプラ
ＲｄＡ、ＲｄＢ  分流抵抗
ＲｇＡ、ＲｇＢ  ゲート抵抗
ＱＡ、ＱＢ  半導体素子
１００、１１０  ゲート制御回路
１０１、１１１  スイッチング回路
【図１】
2020162060.tif 000003
【図２】
2020162060.tif 000004
【図３】
2020162060.tif 000005