(57)【要約】【課題】異なる複数の部品を適切に導電板上に接合することができる。【解決手段】おもて面に第１配置領域１ａと第１配置領域１ａと高さが異なる位置に第２配置領域１ｂとが設定された導電板１を用意する。次いで、第１配置領域１ａに第１接合部材２ａを塗布し、第２配置領域１ｂに第１接合部材２ａと異なる第２接合部材２ｂを塗布する。そして、第１配置領域１ａに第１接合部材２ａを介して第１部品３ａを接合し、第２配置領域１ｂに第２接合部材２ｂを介して第２部品３ｂを接合することができる。この場合、導電板１では、おもて面に設定された第１配置領域１ａと第２配置領域１ｂとの高さが異なっている。このため、例えば、孔版印刷によりマスクを使い分けることで、第１配置領域１ａ及び第２配置領域１ｂに第１部品３ａ及び第２部品３ｂに適した、異なる第１接合部材２ａ及び第２接合部材２ｂをそれぞれ塗布することができる。【選択図】図１
2020053422.tif 000002
【特許請求の範囲】
【請求項１】
おもて面に第１配置領域と前記第１配置領域と高さが異なる位置に第２配置領域とが設定された導電板を用意する準備工程と、
前記第１配置領域に第１接合部材を塗布し、前記第２配置領域に前記第１接合部材と異なる第２接合部材を塗布する塗布工程と、
前記第１配置領域に前記第１接合部材を介して第１部品を接合し、前記第２配置領域に前記第２接合部材を介して第２部品を接合する接合工程と、
を有する半導体装置の製造方法。
【請求項２】
前記塗布工程は、
前記第１配置領域または前記第２配置領域のうち低い位置の方に対応した第１開口が形成された第１マスクを用いて、前記第１開口を介して前記第１接合部材または前記第２接合部材を塗布する工程と、
前記第１配置領域または前記第２配置領域のうち高い位置の方に対応した第２開口が形成された第２マスクを用いて、前記第２開口を介して前記第１接合部材または前記第２接合部材を塗布する工程と、
を有する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１接合部材及び前記第２接合部材ははんだであって、
前記第２接合部材は、前記第１接合部材に対して液相線温度、フラックス材の量及びフラックス材の成分の少なくとも一つが異なる、
請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１部品は半導体チップ、前記第２部品は配線部品であり、
前記第２接合部材は、前記第１接合部材よりもフラックス材の量が少ない、
請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第２接合部材と前記第１接合部材との液相線温度は略等しい、
請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１部品は半導体チップ、前記第２部品は配線部品であり、
前記第２接合部材は、前記第１接合部材よりも液相線温度が高い、
請求項３に記載の半導体装置の製造方法。
【請求項７】
前記第２接合部材と前記第１接合部材とはフラックス材の量が略等しい、
請求項６に記載の半導体装置の製造方法。
【請求項８】
前記配線部品は、内部に中空孔が形成された筒状のコンタクト部品、接続ピンまたはリードフレームである、
請求項４乃至７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記第１部品は半導体チップ、前記第２部品は金属ブロックであり、
前記第２接合部材は前記第１接合部材よりも液相線温度が低い、
請求項３に記載の半導体装置の製造方法。
【請求項１０】
前記第２接合部材と前記第１接合部材とはフラックス材の量が略等しい、
請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第１部品は半導体チップ、前記第２部品は電子部品であり、
前記第２接合部材は、前記第１接合部材よりもフラックス材の量が少ない、
請求項３に記載の半導体装置の製造方法。
【請求項１２】
前記第２接合部材は前記第１接合部材よりも液相線温度が低い、
請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子を含んでいる。このような半導体装置は、例えば、電力変換装置として利用されている。
【０００３】
半導体装置は上記の半導体素子を含む半導体チップを備えている。このような半導体装置は回路パターン等の導電板上に配置されている。このような半導体装置を製造するにあたり、導電板上の半導体チップの配置領域にスクリーン印刷やメタルマスク印刷等の孔版印刷によりはんだの塗布が行われる。孔版印刷では、各配置領域に対応して開口が形成されたマスクを導電板上に配置して、スキージによりペースト状のはんだを各開口に塗布することができる。このため、孔版印刷によるはんだの塗布方法は生産性が高く、コスト面を抑えることができる。
【０００４】
また、半導体装置は導電板上に半導体チップだけではなく、その仕様に応じて半導体チップと共に外部接続端子、電子部品等の部品が配置される。これにより半導体装置は、所望の機能を実現することができ、また、利便性を向上させることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２０１４／１４８３１９号
【特許文献２】特開２０１７−０３８０１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
孔版印刷では一種類のはんだのみを塗布することしかできない。このため、異なる複数の部品が導電板上に配置される半導体装置でも、当該導電板の各部品の配置領域に、共通したはんだを塗布することしかできない。しかしながら、この場合において導電板上の各配置領域にそれぞれ配置される異なる部品の中には、導電板に適切に接合されるものもあれば、適切に接合されずに接合不良を引き起こすものも存在する。
【０００７】
本発明は、このような点に鑑みてなされたものであり、異なる複数の部品を適切に導電板上に接合することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、おもて面に第１配置領域と前記第１配置領域と高さが異なる位置に第２配置領域とが設定された導電板を用意する準備工程と、前記第１配置領域に第１接合部材を塗布し、前記第２配置領域に前記第１接合部材と異なる第２接合部材を塗布する塗布工程と、前記第１配置領域に前記第１接合部材を介して第１部品を接合し、前記第２配置領域に前記第２接合部材を介して第２部品を接合する接合工程と、を有する半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
開示の技術によれば、異なる複数の部品を適切に導電板上に接合することができ、半導体装置の信頼性の低下を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態の半導体装置の製造方法を説明するための図である。
【図２】第１の実施の形態の半導体装置の製造方法における塗布工程を説明するための図である。
【図３】第２の実施の形態の半導体装置の要部断面図である。
【図４】第２の実施の形態の半導体装置のコンタクト部品を示す図である。
【図５】第２の実施の形態の半導体装置の製造方法を説明するための図である。
【図６】第３の実施の形態の半導体装置の要部断面図である。
【図７】第４の実施の形態の半導体装置の要部断面図である。
【図８】第４の実施の形態の半導体装置の製造方法を説明するための図である。
【図９】第５の実施の形態の半導体装置の要部断面図である。
【図１０】第５の実施の形態の半導体装置の製造方法を説明するための図（その１）である。
【図１１】第５の実施の形態の半導体装置の製造方法を説明するための図（その２）である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、実施の形態について説明する。
【００１２】
［第１の実施の形態］
第１の実施の形態の半導体装置の製造方法について、図１及び図２を用いて説明する。図１は、第１の実施の形態の半導体装置の製造方法を説明するための図である。なお、図１（Ａ）〜図１（Ｃ）は、半導体装置の製造方法に含まれる準備工程と塗布工程と接合工程とをそれぞれ表している。図２は、第１の実施の形態の半導体装置の製造方法における塗布工程を説明するための図である。図１及び図２は、半導体装置の製造工程中の要部を側断面視で示した図である。
【００１３】
まず、導電板１を準備する。導電板１は、導電性の材質により構成され、板状である。導電板１は、例えば、セラミック等の絶縁板上に形成される回路パターン、金属ベース基板の回路パターン、リードフレーム等として用いることができる。このような導電板１は、図１（Ａ）に示されるように、おもて面に第１配置領域１ａと第１配置領域１ａと高さが異なる位置に第２配置領域１ｂとがそれぞれ設定されている。高さが異なる領域は、エッチングやプレス加工等で形成することができる。
【００１４】
次に、図１（Ｂ）に示されるように、第１配置領域１ａに第１接合部材２ａを塗布し、第２配置領域１ｂに第１接合部材２ａと異なる第２接合部材２ｂを塗布する。この際の塗布方法としては、メタルマスク印刷やスクリーン印刷等の孔版印刷を用いることができる。また、第１接合部材２ａ及び第２接合部材２ｂは、ペースト状のはんだや接着剤を用いることができる。また、第２接合部材２ｂは、第１接合部材２ａに対して、液相線温度、フラックス材の量及びフラックス材の成分の少なくとも一つが異なるはんだを用いてもよい。塗布工程は、例えば、次のように行うことができる。図２（Ａ）に示されるように、先に、低い位置に設定した第２配置領域１ｂに対応した第１開口４ａを有する第１マスク４を用いて、第２配置領域１ｂに第２接合部材２ｂを塗布する。その次に、図２（Ｂ）に示されるように、第１マスク４の除去後、高い位置に設定した第１配置領域１ａに対応した第２開口５ａを有する第２マスク５を用いて第１配置領域１ａに第１接合部材２ａを塗布する。このようにして第１配置領域１ａ及び第２配置領域１ｂに対して塗布される第１接合部材２ａ及び第２接合部材２ｂは、後述する第１部品３ａ及び第２部品３ｂに適した、異なる材質が選択される。また、第１マスク４と第２マスク５の厚さを変えることで、第１配置領域１ａ及び第２配置領域１ｂに異なる厚さの接合部材をそれぞれ塗布することもできる。そうすることで、第１配置領域１ａ及び第２配置領域１ｂに対して塗布される第１接合部材２ａ及び第２接合部材２ｂは、第１部品３ａ及び第２部品３ｂに適した、異なる厚さとすることができる。
【００１５】
そして、第１配置領域１ａに第１接合部材２ａを介して第１部品３ａを接合し、第２配置領域１ｂに第２接合部材２ｂを介して第２部品３ｂを接合する。この際の接合としては、加熱プロセスを用いることができる。例えば、まず、治具等を用いて、第１配置領域１ａに第１接合部材２ａを介して第１部品３ａを配置し、第２配置領域１ｂに第２接合部材２ｂを介して第２部品３ｂを配置する。その次に、治具により第１部品３ａ及び第２部品３ｂの位置を固定した状態で加熱する。そうすることで、第１接合部材２ａ及び第２接合部材２ｂが硬化し、第１部品３ａ及び第２部品３ｂを接合することができる。この際、第１接合部材２ａ及び第２接合部材２ｂは、第１部品３ａ及び第２部品３ｂの接合に適した材質が選択されているために、第１部品３ａ及び第２部品３ｂを第１配置領域１ａ及び第２配置領域１ｂに適切に接合することができる。
【００１６】
このように上記半導体装置の製造方法では、まず、おもて面に第１配置領域１ａと第１配置領域１ａと高さが異なる位置に第２配置領域１ｂとが設定された導電板１を用意する。次いで、第１配置領域１ａに第１接合部材２ａを塗布し、第２配置領域１ｂに第１接合部材２ａと異なる第２接合部材２ｂを塗布する。そして、第１配置領域１ａに第１接合部材２ａを介して第１部品３ａを接合し、第２配置領域１ｂに第２接合部材２ｂを介して第２部品３ｂを接合することができる。この場合、導電板１では、おもて面に設定された第１配置領域１ａと第２配置領域１ｂとの高さが異なっている。このため、例えば、孔版印刷によりマスクを使い分けることで、第１配置領域１ａ及び第２配置領域１ｂに第１部品３ａ及び第２部品３ｂに適した、異なる第１接合部材２ａ及び第２接合部材２ｂをそれぞれ塗布することができる。したがって、導電板１の第１配置領域１ａ及び第２配置領域１ｂに第１部品３ａ及び第２部品３ｂを確実に接合することができ、半導体装置の信頼性の低下を抑制することができるようになる。
【００１７】
第１の実施の形態では、導電板１のおもて面の高い位置に第１配置領域１ａが設定され、低い位置に第２配置領域１ｂが設定されている場合について説明している。そのため、図１（Ｂ）（並びに図２）に示される塗布工程では、先に、低い位置に設定された第２配置領域１ｂに塗布し、その次に、第２配置領域１ｂより高い位置に設定された第１配置領域１ａに塗布した。しかしながら、この場合に限らない。例えば、低い位置に第１配置領域１ａが設定され、高い位置に第２配置領域１ｂが設定された場合は、先に、第１配置領域１ａに塗布し、その次に、第２配置領域１ｂに塗布することができる。すなわち、先に、低い位置に設定した配置領域に塗布し、その次に高い位置に設定した配置領域に塗布することが好ましい。また、低い位置に設定した配置領域に塗布された接合部材の高さは、高い位置に設定した配置領域の高さより低いことが好ましい。つまり、低い位置に設定した配置領域に塗布された接合部材の厚さは、高い位置と低い位置の高さの差より小さいことが好ましい。そうすることで、先に塗布した接合部材に触れることなく、次の塗布を行うことができる。
【００１８】
なお、第１の実施の形態では、導電板１のおもて面に第１配置領域１ａと第２配置領域１ｂの２つの配置領域を設ける場合について説明している。この場合に限らず、導電板１のおもて面上に高さがそれぞれ異なる３つ以上の配置領域を設定して、それぞれの配置領域に適したマスクを使い分けることでそれぞれ異なる接合部材を塗布することも可能である。
【００１９】
［第２の実施の形態］
第２の実施の形態では第１の実施の形態の半導体装置についてより具体的に図３及び図４を用いて説明する。図３は、第２の実施の形態の半導体装置の要部断面図である。なお、図３に示す半導体装置１０は、半導体装置１０に含まれるセラミック回路基板１１の断面の端部を拡大して表示している。また、図４は、第２の実施の形態の半導体装置のコンタクト部品を示す図である。なお、図４（Ａ）は、コンタクト部品１７の上面図を、図４（Ｂ）は、図４（Ａ）の一点鎖線Ｘ−Ｘにおける断面図をそれぞれ表している。
【００２０】
半導体装置１０は、少なくとも、セラミック回路基板１１とセラミック回路基板１１のおもて面上にはんだ１５ａを介して接合された半導体チップ１６とセラミック回路基板１１のおもて面上にはんだ１５ｂを介して接合されたコンタクト部品１７とを有している。なお、図３に示す半導体装置１０のはんだ１５ａ，１５ｂは硬化されている状態であって、硬化される前のペースト状のはんだ１５ａ，１５ｂに硬化処理が施されたものである。
【００２１】
また、セラミック回路基板１１のおもて面上には、必要に応じて、複数の半導体チップ１６及びコンタクト部品１７を設置することができるものの、図３では、そのうち１つの半導体チップ１６及びコンタクト部品１７を図示している。なお、おもて面とは、図３の半導体装置１０において、半導体チップ１６及びコンタクト部品１７が配置される側（図３中上側）の面を表す。また、裏面とは、半導体装置１０において、半導体チップ１６及びコンタクト部品１７が配置される側の反対側（図３中下側）の面を表す。
【００２２】
セラミック回路基板１１は、絶縁板１２と絶縁板１２の裏面に形成された金属板１３と、絶縁板１２のおもて面に形成された回路パターン１４ａとを有している。なお、回路パターン１４ａは、絶縁板１２に形成された複数の回路パターンのうちの１つである。絶縁板１２は、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックにより構成されている。金属板１３は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。回路パターン１４ａは、導電性に優れた銅あるいは銅合金等の金属により構成されている。また、金属板１３及び回路パターン１４ａは、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等により表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル−リン合金や、ニッケル−ボロン合金等がある。さらに、ニッケル−リン合金上に金を積層してもよい。このような構成を有するセラミック回路基板１１として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。セラミック回路基板１１は、半導体チップ１６で発生した熱を回路パターン１４ａ、絶縁板１２及び金属板１３を介して、図３中下側に伝導させて放熱することができる。また、セラミック回路基板１１は、コンタクト部品１７と半導体チップ１６とが回路パターン１４ａを介して電気的に接続される。
【００２３】
また、回路パターン１４ａのおもて面にはチップ配置領域１４ａ１及び配線配置領域１４ａ２がそれぞれ設定されている。配線配置領域１４ａ２は、凹状の凹部１４ａ４の底部に形成されており、チップ配置領域１４ａ１よりも低い位置にある。なお、回路パターン１４ａの厚さは、好ましくは、０．１０ｍｍ以上、５．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、２．００ｍｍ以下である。凹部１４ａ４の深さは、好ましくは、回路パターン１４ａの厚さの０．１倍以上、０．９倍以下であり、より好ましくは、回路パターン１４ａの厚さの０．１倍以上、０．５倍以下である。また、凹部１４ａ４の幅は、好ましくは、後述するコンタクト部品１７の開口端部１７ｂ２における外径の１．０５倍以上、１．５０倍以下であり、より好ましくは、コンタクト部品１７の開口端部１７ｂ２における外径の１．１倍以上、１．２５倍以下である。このような径の配線配置領域１４ａ２（凹部１４ａ４）の中央部にコンタクト部品１７を配置すると、コンタクト部品１７の開口端部１７ｂ２における外径から、凹部１４ａ４（の内壁）までの距離を適切に確保することができる。
【００２４】
半導体チップ１６は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。このような半導体チップ１６は、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、主電極としてゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。また、半導体チップ１６は、必要に応じて、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）等のダイオードを含んでいる。このような半導体チップ１６は、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。上記の半導体チップ１６は、その裏面側が回路パターン１４ａのチップ配置領域１４ａ１上にはんだ１５ａにより接合されている。
【００２５】
コンタクト部品１７は、図４に示されるように、開口端部１７ｂ１，１７ｂ２間を貫通する中空孔１７ｂが内部に形成された筒形状の胴体部１７ａを有する。図３では、一方の開口端部１７ｂ２側がはんだ１５ｂにより回路パターン１４ａの凹部１４ａ４にはんだ１５ｂにより接合されている。また、回路パターン１４ａに接合された開口端部１７ｂ２と対向する開口端部１７ｂ１側に図示を省略するピン状の外部接続端子が圧入される。なお、外部接続端子は、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。外部接続端子は、棒状であって、その断面は、例えば、正方形を成している。外部接続端子は、コンタクト部品１７の中空孔１７ｂに圧入されて、コンタクト部品１７を経由して回路パターン１４ａに電気的に接続される。
【００２６】
このようなコンタクト部品１７もまた、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等によりコンタクト部品１７の表面（胴体部１７ａの表面及び中空孔１７ｂの表面）に形成してもよい。具体的には、ニッケルや金の他に、ニッケル−リン合金や、ニッケル−ボロン合金等がある。さらに、ニッケル−リン合金上に金を積層してもよい。また、コンタクト部品１７において、中空孔１７ｂの開口端部１７ｂ１，１７ｂ２における内径は、好ましくは、０．２０ｍｍ以上、２．００ｍｍ以下であり、より好ましくは、０．５０ｍｍ以上、１．５０ｍｍ以下である。コンタクト部品１７の開口端部１７ｂ１，１７ｂ２における外径は、好ましくは、１．００ｍｍ以上、２．５０ｍｍ以下であり、より好ましくは、１．５０ｍｍ以上、２．００ｍｍ以下である。また、コンタクト部品１７は、開口端部１７ｂ１，１７ｂ２のいずれかまたは両方に鍔状のフランジがあってもよい。
【００２７】
はんだ１５ａは、既述の通り、半導体チップ１６と回路パターン１４ａのチップ配置領域１４ａ１との間に配置されている。ペースト状のはんだ１５ａが硬化されることで、半導体チップ１６と回路パターン１４ａのチップ配置領域１４ａ１とが接合される。この際、硬化したはんだ１５ａは半導体チップ１６からの熱を回路パターン１４ａに伝導させる。このため、硬化したはんだ１５ａはボイドが多く含まれてしまうと、熱伝導性が低下する。このため、硬化したはんだ１５ａにボイドが多く含まれないような材質のペースト状のはんだ１５ａが選択される。したがって、ペースト状のはんだ１５ａは、フラックス材が多く含まれて濡れ性が高く、融点（液相線温度）が低いものが好ましい。このようなはんだ１５ａは、液相線温度が２００℃以上で、２２５℃より低い、中温系のはんだ、または、中高温系のはんだが用いられる。例えば、液相線温度が２１９℃の錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系、Ｓｎ−Ａｇ−Ｃｕ−ニッケル（Ｎｉ）−ゲルマニウム（Ｇｅ）系等の中高温系のはんだであることが好ましい。フラックス材としては、アビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の量は、１０重量％以上、１５重量％以下であることが好ましい。また、別のはんだ１５ａとして、例えば、液相線温度が２０６℃のＳｎ−インジウム（Ｉｎ）−Ａｇ−ビスマス（Ｂｉ）系等の中温系のはんだであることが望ましく、上記と同様のフラックス材が用いられ、この場合フラックス材の量は、１０重量％以上、１５重量％以下であることが好ましい。
【００２８】
はんだ１５ｂは、既述の通り、コンタクト部品１７と回路パターン１４ａの配線配置領域１４ａ２との間に配置されている。ペースト状のはんだ１５ｂが硬化されることで、コンタクト部品１７と回路パターン１４ａの配線配置領域１４ａ２とが接合される。この際、ペースト状のはんだ１５ｂはコンタクト部品１７の中空孔１７ｂ中を這い上がってしまうおそれがある。コンタクト部品１７の中空孔１７ｂ中をはんだ１５ｂが這い上がってしまうと配線配置領域１４ａ２におけるはんだ１５ｂの量が減少して、コンタクト部品１７が回路パターン１４ａの配線配置領域１４ａ２に適切に接合できなくなってしまう。さらに、外部接続端子をコンタクト部品１７に圧入することができず、また、圧入時にコンタクト部品１７に荷重がかかってコンタクト部品１７が屈曲してしまうおそれもある。そこで、コンタクト部品１７の中空孔１７ｂ中の這い上がりが生じないように、ペースト状のはんだ１５ｂは、フラックス材が多く含まれておらず濡れ性が低く、融点（液相線温度）が高いものが好ましい。
【００２９】
ペースト状のはんだ１５ｂは、ペースト状のはんだ１５ａに比べて、フラックス材の量が少ないことが好ましい。例えば、はんだ１５ａとはんだ１５ｂとの液相線温度が略等しい上記の中高温系のはんだである場合には、ペースト状のはんだ１５ｂのフラックス材の量は、ペースト状のはんだ１５ａの場合よりも少ない。この場合のフラックス材の量は、ペースト状のはんだ１５ａの場合よりも少ないことが好ましい。その上で、例えば、８重量％以上、１２重量％以下であることが好ましい。
【００３０】
また、はんだ１５ｂは、はんだ１５ａに比べて、液相線温度が高いことが好ましい。例えば、ペースト状のはんだ１５ａとペースト状のはんだ１５ｂとのフラックス材の量が略等しい場合には、はんだ１５ｂは、はんだ１５ａの液相線温度よりも高い。はんだ１５ａが、液相線温度が２０６℃のＳｎ−Ｉｎ−Ａｇ−Ｂｉ系等の中温系のはんだである場合には、はんだ１５ｂは、はんだ１５ａより高い液相線温度を有する、液相線温度が２１９℃のＳｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅ系等の中高温系のはんだを用いることができる。
【００３１】
次に、このような半導体装置１０のセラミック回路基板１１に対するペースト状のはんだ１５ａ，１５ｂの塗布方法について図５を用いて説明する。図５は、第２の実施の形態の半導体装置の製造方法を説明するための図である。なお、図５（Ａ），（Ｂ）は、メタルマスク印刷により回路パターン１４ａの配線配置領域１４ａ２及びチップ配置領域１４ａ１に対してはんだ１５ｂ，１５ａを順に塗布する場合をそれぞれ表している。
【００３２】
まず、セラミック回路基板１１を準備する。セラミック回路基板１１の回路パターン１４ａは、既述の通り、チップ配置領域１４ａ１と、チップ配置領域１４ａ１よりも低い位置に凹部１４ａ４底部の配線配置領域１４ａ２とがそれぞれ設定されている。
【００３３】
次いで、セラミック回路基板１１の回路パターン１４ａ上に、図５（Ａ）に示されるように、配線配置領域１４ａ２に対応した配線開口５１ａを有する第１マスク５１を配置する。これにより、配線配置領域１４ａ２以外の回路パターン１４ａのおもて面が第１マスク５１に被覆される。この状態において、第１マスク５１上でスキージ（図示を省略）を摺動させてペースト状のはんだ１５ｂを配線開口５１ａから凹部１４ａ４の配線配置領域１４ａ２に塗布する。第１マスク５１を取り除くと、回路パターン１４ａの配線配置領域１４ａ２のみにはんだ１５ｂを塗布することができる。
【００３４】
次いで、セラミック回路基板１１の回路パターン１４ａ上に、図５（Ｂ）に示されるように、チップ配置領域１４ａ１に対応したチップ開口５２ａを有する第２マスク５２を配置する。これにより、チップ配置領域１４ａ１以外の回路パターン１４ａのおもて面が第２マスク５２に被覆される。この状態において、第２マスク５２上でスキージ（図示を省略）を摺動させてペースト状のはんだ１５ａをチップ開口５２ａからチップ配置領域１４ａ１に塗布する。第２マスク５２を取り除くと、回路パターン１４ａのチップ配置領域１４ａ１のみにはんだ１５ａを塗布することができる。なお、第１マスク５１及び第２マスク５２は、例えば、金属、樹脂等で構成されており、厚さは、０．１ｍｍ以上、０．５ｍｍ以下である。
【００３５】
そして、治具等を用いて、セラミック回路基板１１の回路パターン１４ａのチップ配置領域１４ａ１及び配線配置領域１４ａ２上にはんだ１５ａ，１５ｂを介して半導体チップ１６及びコンタクト部品１７を配置する。この状態でリフロー炉等によりはんだ硬化処理を行うと、セラミック回路基板１１の回路パターン１４ａのチップ配置領域１４ａ１及び配線配置領域１４ａ２上に硬化されたはんだ１５ａ，１５ｂを介して半導体チップ１６及びコンタクト部品１７が接合された半導体装置１０（図３）が得られる。
【００３６】
このように上記半導体装置１０の製造方法では、おもて面にチップ配置領域１４ａ１と、チップ配置領域１４ａ１よりも低い位置に凹部１４ａ４の配線配置領域１４ａ２とがそれぞれ設定された回路パターン１４ａを備えるセラミック回路基板１１を用意する。次いで、メタルマスク印刷により配線配置領域１４ａ２にペースト状のはんだ１５ｂを塗布して、チップ配置領域１４ａ１にペースト状のはんだ１５ａを塗布する。そして、チップ配置領域１４ａ１にペースト状のはんだ１５ａを介して半導体チップ１６を接合し、配線配置領域１４ａ２にペースト状のはんだ１５ｂを介してコンタクト部品１７を接合することができる。この場合、回路パターン１４ａでは、おもて面にチップ配置領域１４ａ１と配線配置領域１４ａ２とが高さが異なって設定されている。このため、メタルマスク印刷により領域ごとに第１，第２マスク５１，５２を使い分けることで、チップ配置領域１４ａ１及び配線配置領域１４ａ２に半導体チップ１６及びコンタクト部品１７に適した、異なるはんだ１５ａ，１５ｂをそれぞれ塗布することができる。これにより、半導体チップ１６の下部のはんだ１５ａはボイドの発生が抑制されて、コンタクト部品１７に対するはんだ１５ｂの這い上がりが抑制される。したがって、回路パターン１４ａのチップ配置領域１４ａ１及び配線配置領域１４ａ２に半導体チップ１６及びコンタクト部品１７を確実に接合することができ、半導体装置１０の信頼性の低下を抑制することができるようになる。
【００３７】
なお、第２の実施の形態では、ペースト状のはんだ１５ａ，１５ｂで、異なる融点（液相線温度）や、異なるフラックス量のものを用いる場合を例に挙げて説明した。この例に限らず、例えば、ペースト状のはんだ１５ａ，１５ｂで、異なるフラックス成分のものを用いてもよい。
【００３８】
また、第２の実施の形態では、半導体チップ１６と共にコンタクト部品１７を配置する場合を例に挙げて説明した。コンタクト部品１７に限らず、例えば、リードフレーム、接続ピン等の導電性の材質により構成された配線部材を用いてもよい。
【００３９】
［第３の実施の形態］
第３の実施の形態では第２の実施の形態において配線部材として金属ブロックを用いた半導体装置について図６を用いて説明する。図６は、第３の実施の形態の半導体装置の要部断面図である。なお、図６に示す半導体装置１０ａは、半導体装置１０ａに含まれるセラミック回路基板１１近傍の断面の端部を拡大して表示している。また、半導体装置１０ａが含む構成は、半導体装置１０と同じ構成には同じ符号を付して、その詳細な説明については省略、または簡略化する。
【００４０】
半導体装置１０ａは、少なくとも、セラミック回路基板１１とセラミック回路基板１１のおもて面上にはんだ１５ａを介して接合された半導体チップ１６とセラミック回路基板１１のおもて面上にはんだ１５ｃを介して接合された金属ブロック１８とを有している。なお、図６に示す半導体装置１０ａのはんだ１５ａ，１５ｃは硬化されている状態であって、硬化される前のペースト状のはんだ１５ａ，１５ｃに硬化処理が施されたものである。さらに、半導体装置１０ａは、セラミック回路基板１１の裏面に設けられた放熱板２１と、半導体チップ１６と金属ブロック１８とを電気的に接続するリードフレーム２２と、セラミック回路基板１１等を取り囲むケース２３と、金属ブロック１８に電気的に接続する外部接続端子２４とを備えている。
【００４１】
金属ブロック１８は、直方体状または立方体状を成しており、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等により金属ブロック１８の表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル−リン合金や、ニッケル−ボロン合金等がある。さらに、ニッケル−リン合金上に金を積層してもよい。
【００４２】
放熱板２１は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板２１の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。
【００４３】
なお、この放熱板２１の裏面側に冷却器（図示を省略）をはんだまたは銀ろう等を介して取りつけて放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板２１は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板２１の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。
【００４４】
リードフレーム２２は、また、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等により金属ブロック１８の表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル−リン合金や、ニッケル−ボロン合金等がある。さらに、ニッケル−リン合金上に金を積層してもよい。リードフレーム２２の一端側の接続部２２ａが半導体チップ１６の主電極に図示しないはんだ等を介して電気的かつ機械的に接続されている。リードフレーム２２の他端側の接続部２２ｂが金属ブロック１８のおもて面にレーザ接合等で電気的かつ機械的に接続されている。これにより、半導体チップ１６と金属ブロック１８がリードフレーム２２を経由して電気的に接続されている。
【００４５】
ケース２３は、例えば、箱型であって、熱可塑性樹脂により構成されている。このような樹脂として、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等がある。また、ケース２３は導電性部材により構成される外部接続端子２４が一体成形されている。ケース２３は放熱板２１に接着剤により接合され、外部接続端子２４の一端側の内部接続部２４ａが金属ブロック１８のおもて面にレーザ接合等で電気的かつ機械的に接続する。これにより、外部接続端子２４の他端側の外部接続部２４ｂと半導体チップ１６とがリードフレーム２２と金属ブロック１８と外部接続端子２４とを経由して電気的に接続される。
【００４６】
また、半導体装置１０ａでは、ケース２３の内部を封止部材（図示を省略）により封止させることも可能である。封止部材は、例えば、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂で構成されている。また、封止部材は、シリコーン樹脂等のゲルにより構成されても構わない。このような封止部材は、ケース２３に形成されている所定の注入口からケース２３内に注入されて、放熱板２１上において、セラミック回路基板１１と半導体チップ１６と金属ブロック１８等とを封止する。
【００４７】
このような半導体装置１０ａにおいても、半導体チップ１６と回路パターン１４ａのチップ配置領域１４ａ１との間に配置されるペースト状のはんだ１５ａは、硬化された際に、ボイドを含まないことが好ましい。このため、第２の実施の形態と同様に、ペースト状のはんだ１５ａは、ペースト状のはんだ１５ａは、フラックス材が多く含まれて濡れ性が高く、融点（液相線温度）が低いものが好ましい。このようなはんだ１５ａは、液相線温度が２００℃以上で、２２５℃より低い、中高温系のはんだが用いられる。例えば、液相線温度が２１９℃のＳｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅ系等の中高温系のはんだであることが好ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等、また、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等が用いられる。この場合のフラックス材の量は、１０重量％以上、１５重量％以下であることが好ましい。
【００４８】
はんだ１５ｃは、既述の通り、金属ブロック１８と回路パターン１４ａの配線配置領域１４ａ２との間に配置されている。この後、ペースト状のはんだ１５ｃが硬化されることで、金属ブロック１８と回路パターン１４ａの配線配置領域１４ａ２とが接合される。金属ブロック１８は、リードフレーム２２と外部接続端子２４との間で通電される際に熱が生じる。金属ブロック１８から発する熱はセラミック回路基板１１の裏面側に適切に伝導させることが望まれる。このため、硬化したはんだ１５ｃはボイドが多く含まれてしまうと、熱伝導性が低下する。したがって、硬化したはんだ１５ｃにボイドが多く含まれないような材質のペースト状のはんだ１５ｃが選択される。このため、ペースト状のはんだ１５ｃも、はんだ１５ａと同様に、フラックス材が多く含まれて濡れ性が高いことが好ましい。さらに、金属ブロック１８は、半導体チップ１６等他の被接合部品に比べて熱容量が大きい。したがって、はんだ硬化工程において、金属ブロック１８の接合部は、半導体チップ等他の接合部に比べて加熱が進みにくい。そのため、はんだ１５ｃは、融点（液相線温度）がはんだ１５ａより低いものが好ましい。このようなはんだ１５ｃは、液相線温度が２００℃より低い、低温系のはんだ、または、中低温系のはんだが用いられる。例えば、液相線温度が１３９℃のＢｉ−Ｓｎ系等の低温系のはんだ、または、液相線温度１９６℃のＳｎ−亜鉛（Ｚｎ）−Ｂｉ系等の中低温系のはんだであることが好ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の量は、はんだ１５ａの場合と同様に、１０重量％以上、１５重量％以下であることが好ましい。
【００４９】
このような構成を有する半導体装置１０ａにおいても第２の実施の形態と同様に第１マスク５１及び第２マスク５２を用いたメタルマスク印刷により、回路パターン１４ａのチップ配置領域１４ａ１及び配線配置領域１４ａ２にはんだ１５ａ，１５ｃをそれぞれ塗布することができる。
【００５０】
これにより、半導体チップ１６の下部のはんだ１５ａはボイドの発生が抑制されて、金属ブロック１８の下部のはんだ１５ｃもボイドの発生が抑制される。したがって、回路パターン１４ａのチップ配置領域１４ａ１及び配線配置領域１４ａ２に半導体チップ１６及び金属ブロック１８を確実に接合することができ、半導体装置１０ａの信頼性の低下を抑制することができるようになる。
【００５１】
なお、第３の実施の形態では、リードフレーム２２及び外部接続端子２４が電気的に接続される金属ブロック１８を配置する場合を例に挙げて説明した。このような金属ブロック１８に限らず、例えば、電気的な接続のないヒートシンク等により構成された金属ブロック１８を用いてもよい。
【００５２】
［第４の実施の形態］
第４の実施の形態では第２の実施の形態において配線部材に代わって電子部品を用いた半導体装置について図７を用いて説明する。図７は、第４の実施の形態の半導体装置の要部断面図である。なお、図７に示す半導体装置１０ｂは、半導体装置１０ｂに含まれるセラミック回路基板１１近傍の断面の端部を拡大して表示している。また、半導体装置１０ｂが含む構成は、半導体装置１０，１０ａと同じ構成には同じ符号を付して、その詳細な説明については省略、または簡略化する。
【００５３】
半導体装置１０ｂは、少なくとも、セラミック回路基板１１とセラミック回路基板１１のおもて面上にはんだ１５ａを介して接合された半導体チップ１６とセラミック回路基板１１のおもて面上にはんだ１５ｄを介して接合された電子部品１９とを有している。なお、図７に示す半導体装置１０ｂのはんだ１５ａ，１５ｄは硬化されている状態であって、硬化される前のペースト状のはんだ１５ａ，１５ｄに硬化処理が施されたものである。
【００５４】
第４の実施の形態のセラミック回路基板１１の絶縁板１２上には、回路パターン１４ｂ，１４ｃ，１４ｄを備えている。なお、回路パターン１４ｂ，１４ｃは所定の間隔を空けて絶縁板１２のおもて面に形成されている。回路パターン１４ｃ，１４ｄの境界の図示については省略している。回路パターン１４ｃは段差１４ｃ１を備えている。回路パターン１４ｃは、段差１４ｃ１の図７中右側のおもて面は回路パターン１４ｄのおもて面と同じ高さであり、段差１４ｃ１の図７中左側のおもて面は回路パターン１４ｂのおもて面と同じ高さである。また、回路パターン１４ｂ，１４ｃのおもて面には、回路パターン１４ｂ，１４ｃの間隙を跨いだ部品配置領域１４ｂ１が設定されている。回路パターン１４ｄは、おもて面に、部品配置領域１４ｂ１よりも高い位置にチップ配置領域１４ａ１が設定されている。
【００５５】
電子部品１９は、例えば、制御ＩＣ（Integrated Circuit）、サーミスタ、コンデンサ、抵抗等である。このような電子部品１９が回路パターン１４ｂ，１４ｃにはんだ１５ｄを介して配置されている。
【００５６】
このような半導体装置１０ｂにおいても、半導体チップ１６と回路パターン１４ａのチップ配置領域１４ａ１との間に配置されるはんだ１５ａは、第２の実施の形態と同様に、液相線温度が２００℃以上で、２２５℃より低い、中高温系のはんだが用いられる。例えば、液相線温度が２１９℃のＳｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅ系等の中高温系のはんだであることが好ましい。そして、フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系、ポリマー、トリグリセリド、脂肪酸エステル等のチキソ剤、アジピン酸、フマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の量は、１０重量％以上、１５重量％以下であることが好ましい。
【００５７】
はんだ１５ｄは、既述の通り、電子部品１９と回路パターン１４ｂ，１４ｃの部品配置領域１４ｂ１とを間に配置されている。この後、ペースト状のはんだ１５ｄが硬化されることで、電子部品１９と回路パターン１４ｂ，１４ｃの部品配置領域１４ｂ１とが接合される。この際、はんだ１５ｄにより回路パターン１４ｂ，１４ｃの間隙を跨ってブリッジ状に接続してしまうと短絡が生じてしまう。また、部品配置領域１４ｂ１のそれぞれの接合箇所は、チップ配置領域１４ａ１の接合箇所に比べ微小である。したがって、接合不良が起きやすく、少量のはんだ１５ｄで確実に接合する必要がある。このため、ペースト状のはんだ１５ｄは、ペースト状のはんだ１５ａよりフラックス材が少なく濡れ性が適度であり、融点（液相線温度）が低いものが好ましい。このようなはんだ１５ｄは、液相線温度が２００℃より低い低温系のはんだ、または、中低温系のはんだが用いられる。例えば、液相線温度が１９６℃のＳｎ−Ｚｎ−Ｂｉ系等の中低温系のはんだ、または、液相線温度が１３９℃のＢｉ−Ｓｎ系等の低温系のはんだであることが望ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等、また、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等が用いられる。ペースト状のはんだ１５ｄのフラックス材の量は、ペースト状のはんだ１５ａよりも少ない。この場合のフラックス材の量は、はんだ１５ａの場合よりも少ないことが好ましい。その上で、例えば、８重量％以上、１２重量％以下であることが好ましい。
【００５８】
次に、このような半導体装置１０ｂのセラミック回路基板１１に対するペースト状のはんだ１５ａ，１５ｄの塗布方法について図８を用いて説明する。図８は、第４の実施の形態の半導体装置の製造方法を説明するための図である。なお、図８（Ａ），（Ｂ）は、メタルマスク印刷により回路パターン１４ｂ，１４ｃ，１４ｄの部品配置領域１４ｂ１及びチップ配置領域１４ａ１に対してはんだ１５ｄ，１５ａを順に塗布する場合をそれぞれ表している。
【００５９】
まず、セラミック回路基板１１を準備する。セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｄは、既述の通り、部品配置領域１４ｂ１及びチップ配置領域１４ａ１がそれぞれ設定されている。部品配置領域１４ｂ１はチップ配置領域１４ａ１よりも低い位置に設定されている。
【００６０】
次いで、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｄ上に、図８（Ａ）に示されるように、部品配置領域１４ｂ１に対応した部品開口５３ａを有する第３マスク５３を配置する。これにより、部品配置領域１４ｂ１以外の回路パターン１４ｂ，１４ｃ，１４ｄのおもて面が第３マスク５３に被覆される。この状態において、第３マスク５３上でスキージ（図示を省略）を摺動させてペースト状のはんだ１５ｄを部品開口５３ａから部品配置領域１４ｂ１に塗布する。この時、第３マスク５３の材質、テンション及びスキージのマスク面への押し付け強さを調整することで、第３マスク５３を部品配置領域１４ｂ１へ撓ませながら塗布することができる。第３マスク５３を取り除くと、回路パターン１４ｂ，１４ｃの部品配置領域１４ｂ１のみにはんだ１５ｄを塗布することができる。
【００６１】
次いで、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｄ上に、図８（Ｂ）に示されるように、チップ配置領域１４ａ１に対応したチップ開口５４ａを有する第４マスク５４を配置する。これにより、チップ配置領域１４ａ１以外の回路パターン１４ｂ，１４ｃ，１４ｄのおもて面が第４マスク５４に被覆される。この状態において、第４マスク５４上でスキージ（図示を省略）を摺動させてペースト状のはんだ１５ａをチップ開口５４ａからチップ配置領域１４ａ１に塗布する。第４マスク５４を取り除くと、回路パターン１４ｄのチップ配置領域１４ａ１のみにはんだ１５ａを塗布することができる。第４マスク５３の材質、テンション及びスキージのマスク面への押し付け強さを調整することで、先に塗布した部品配置領域１４ｂ１との間隔を保ちつつ塗布することができる。これにより、第４マスク５４の裏面がはんだ１５ａに触れることなく、はんだ１５ｄを維持することができる。なお、第４マスク５４は、回路パターン１４ｂ，１４ｃ，１４ｄ上に配置した際に段差１４ｃ１に対応した脚部５４ｂを備えていてもよい。
【００６２】
そして、治具等を用いてセラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｄのチップ配置領域１４ａ１及び部品配置領域１４ｂ１上にはんだ１５ａ，１５ｄを介して半導体チップ１６及び電子部品１９を配置する。この状態でリフロー炉等によりはんだ硬化処理を行うと、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｄのチップ配置領域１４ａ１及び部品配置領域１４ｂ１上に硬化されたはんだ１５ａ，１５ｄを介して半導体チップ１６及び電子部品１９が接合された半導体装置１０ｂ（図７）が得られる。
【００６３】
これにより、半導体チップ１６の下部のはんだ１５ａはボイドの発生が抑制されて、電子部品１９の下部のはんだ１５ｄは、微小接合部での断線が抑制されると共に、はんだブリッジによる短絡の発生が抑制される。したがって、回路パターン１４ｂ，１４ｃ，１４ｄのチップ配置領域１４ａ１及び部品配置領域１４ｂ１に半導体チップ１６及び電子部品１９を確実に接合することができ、半導体装置１０ｂの信頼性の低下を抑制することができるようになる。
【００６４】
［第５の実施の形態］
第５の実施の形態ではセラミック回路基板１１上に半導体チップとコンタクト部品と電子部品を配置させた半導体装置について図９を用いて説明する。図９は、第５の実施の形態の半導体装置の要部断面図である。なお、図９に示す半導体装置１０ｃは、半導体装置１０ｃに含まれるセラミック回路基板１１近傍の断面の端部を拡大して表示している。また、半導体装置１０ｃが含む構成は、半導体装置１０，１０ａ，１０ｂと同じ構成には同じ符号を付して、その詳細な説明については省略、または簡略化する。
【００６５】
半導体装置１０ｃは、少なくとも、セラミック回路基板１１とセラミック回路基板１１のおもて面上にはんだ１５ａ，１５ｂ，１５ｄを介して接合された半導体チップ１６とコンタクト部品１７と電子部品１９とを有している。なお、図９に示す半導体装置１０ｃのはんだ１５ａ，１５ｂ，１５ｄは硬化されている状態であって、硬化される前のペースト状のはんだ１５ａ，１５ｂ，１５ｄに硬化処理が施されたものである。
【００６６】
第５の実施の形態のセラミック回路基板１１の絶縁板１２上には、回路パターン１４ｂ，１４ｃ，１４ｅを備えている。なお、回路パターン１４ｂ，１４ｃは所定の間隙を空けて絶縁板１２のおもて面に形成されている。回路パターン１４ｃ，１４ｅの境界の図示については省略している。回路パターン１４ｃは段差１４ｃ１を備えている。回路パターン１４ｃは、段差１４ｃ１の図９中右側のおもて面は回路パターン１４ｅのおもて面と同じ高さであり、段差１４ｃ１の図９中左側のおもて面は回路パターン１４ｂのおもて面と同じ高さである。また、回路パターン１４ｂ，１４ｃのおもて面には、回路パターン１４ｂ，１４ｃの間隙を跨いだ部品配置領域１４ｂ１が設定されている。回路パターン１４ｅは、おもて面に、部品配置領域１４ｂ１よりも高い位置にチップ配置領域１４ａ１が設定されている。さらに、回路パターン１４ｅのおもて面には、凹部１４ａ４が形成されて、チップ配置領域１４ａ１及び部品配置領域１４ｂ１よりも低い位置に配線配置領域１４ａ２が設定されている。
【００６７】
このような半導体装置１０ｃにおいても、半導体チップ１６と回路パターン１４ｅのチップ配置領域１４ａ１との間に配置されるはんだ１５ａは、液相線温度が２００℃以上で、２２５℃より低い、中高温系のはんだが用いられる。例えば、液相線温度が２１９℃のＳｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅ系等の中高温系のはんだ（中高温系）であることが好ましい。フラックス材としては、アビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の量は、１０重量％以上、１５重量％以下であることが好ましい。
【００６８】
はんだ１５ｂは、既述の通り、コンタクト部品１７と回路パターン１４ｅの配線配置領域１４ａ２との間に配置されている。この場合のペースト状のはんだ１５ｂは、第２の実施の形態と同様に、コンタクト部品１７の中空孔１７ｂ中の這い上がりが生じないような材質が好ましい。この場合には、ペースト状のはんだ１５ｂは、ペースト状のはんだ１５ａに比べて、フラックス材が多く含まれておらず濡れ性が低く、融点（液相線温度）が高いものが好ましい。このようなはんだ１５ｂは、液相線温度が２２５℃以上の高温系のはんだが用いられる。例えば、液相線温度が２４１℃のＳｎ−アンチモン（Ｓｂ）系等の高温系のはんだであることが好ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系、ポリマー、トリグリセリド、脂肪酸エステル等のチキソ剤、アジピン酸、フマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の量は、ペースト状のはんだ１５ａの場合よりも少ないことが好ましい。その上で、例えば、８重量％以上、１２重量％以下であることが好ましい。
【００６９】
また、はんだ１５ｄは、既述の通り、電子部品１９と回路パターン１４ｂ，１４ｃの部品配置領域１４ｂ１との間に配置されている。第４の実施の形態と同様にペースト状のはんだ１５ｄは、ペースト状のはんだ１５ａに比べて、フラックス材が少なく濡れ性が適度であり、融点（液相線温度）が低いものが好ましい。このようなはんだ１５ｄは、液相線温度がはんだ１５ａより低い、中温系のはんだや中低温系のはんだが用いられる。例えば、液相線温度が１９６℃のＳｎ−Ｚｎ−Ｂｉ系等の中温系のはんだであることが望ましい。フラックス材としてアビエチン酸等のロジン還元剤、ブチルカルビトール等の溶剤等が用いられる。さらに、アクリル系並びにポリエーテル系のポリマー、トリグリセリド並びに脂肪酸エステル等のチキソ剤、アジピン酸並びにフマル酸等の活性剤等を適宜含んでもよい。この場合のフラックス材の量は、ペースト状のはんだ１５ａの場合よりも少ないことが好ましい。その上で、例えば、８重量％以上、１２重量％以下であることが好ましい。
【００７０】
次に、このような半導体装置１０ｃのセラミック回路基板１１に対するペースト状のはんだ１５ａ，１５ｂ，１５ｄの塗布方法について図１０及び図１１を用いて説明する。図１０及び図１１は、第５の実施の形態の半導体装置の製造方法を説明するための図である。なお、図１０（Ａ），（Ｂ）及び図１１は、メタルマスク印刷により回路パターン１４ｂ，１４ｃ，１４ｅの部品配置領域１４ｂ１と配線配置領域１４ａ２とチップ配置領域１４ａ１とに対してはんだ１５ｄ，１５ｂ，１５ａを順に塗布する場合をそれぞれ表している。
【００７１】
まず、セラミック回路基板１１を準備する。セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｅは、既述の通り、部品配置領域１４ｂ１と配線配置領域１４ａ２とチップ配置領域１４ａ１とが設定されている。また、回路パターン１４ｅに凹部１４ａ４が形成されて、部品配置領域１４ｂ１及びチップ配置領域１４ａ１よりも低い位置に配線配置領域１４ａ２が設定されている。
【００７２】
次いで、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｅ上に、図１０（Ａ）に示されるように、配線配置領域１４ａ２に対応した配線開口５５ａを有する第５マスク５５を配置する。これにより、配線配置領域１４ａ２以外の回路パターン１４ｂ，１４ｃ，１４ｅのおもて面が第５マスク５５に被覆される。この状態において、第５マスク５５上でスキージ（図示を省略）を摺動させてペースト状のはんだ１５ｂを配線開口５５ａから凹部１４ａ４の配線配置領域１４ａ２に塗布する。第５マスク５５を取り除くと、回路パターン１４ｅの配線配置領域１４ａ２のみにはんだ１５ｂを塗布することができる。なお、第５マスク５５は、回路パターン１４ｂ，１４ｃ，１４ｅ上に配置した際に、回路パターン１４ｂ，１４ｃ，１４ｅ上で水平が保たれていてもよい。
【００７３】
次いで、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｅ上に、図１０（Ｂ）に示されるように、部品配置領域１４ｂ１に対応した部品開口５６ａを有する第６マスク５６を配置する。これにより、部品配置領域１４ｂ１以外の回路パターン１４ｂ，１４ｃ，１４ｅのおもて面が第６マスク５６に被覆される。この状態において、第６マスク５６上でスキージ（図示を省略）を摺動させてペースト状のはんだ１５ｄを部品開口５６ａから部品配置領域１４ｂ１に塗布する。第６マスク５６を取り除くと、回路パターン１４ｂ，１４ｃの部品配置領域１４ｂ１のみにはんだ１５ｄを塗布することができる。
【００７４】
第６マスク５６を取り除いて、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｅ上に、図１１に示されるように、チップ配置領域１４ａ１に対応したチップ開口５７ａを有する第７マスク５７を配置する。これにより、チップ配置領域１４ａ１以外の回路パターン１４ｂ，１４ｃ，１４ｅのおもて面が第７マスク５７に被覆される。この状態において、第７マスク５７上でスキージ（図示を省略）を摺動させてペースト状のはんだ１５ａをチップ開口５７ａからチップ配置領域１４ａ１に塗布する。第７マスク５７を取り除くと、回路パターン１４ｅのチップ配置領域１４ａ１のみにはんだ１５ａを塗布することができる。第６，第７マスク５６，５７の材質、テンション及びスキージのマスク面への押し付け強さをそれぞれ調整することで、先に塗布した部品配置領域１４ｂ１との間隔を保ちつつ、別の部品配置領域に塗布することができる。これにより、第６，第７マスク５６，５７が先に塗布したはんだに触れることなく、先に塗布したはんだを維持することができる。なお、第７マスク５７は、回路パターン１４ｂ，１４ｃ，１４ｅ上に配置した際に段差１４ｃ１に対応した脚部５７ｂを備えていてもよい。これにより、第７マスク５７は、はんだ１５ｄとの間隔を維持しやすくなる。
【００７５】
そして、治具等を用いて、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｅのチップ配置領域１４ａ１と配線配置領域１４ａ２と部品配置領域１４ｂ１上にはんだ１５ａ，１５ｂ，１５ｄを介して半導体チップ１６とコンタクト部品１７と電子部品１９とを配置する。この状態でリフロー炉等を用いてはんだ硬化処理を行う。そうすることで、セラミック回路基板１１の回路パターン１４ｂ，１４ｃ，１４ｅのチップ配置領域１４ａ１と配線配置領域１４ａ２と部品配置領域１４ｂ１上に硬化されたはんだ１５ａ，１５ｂ，１５ｄを介して半導体チップ１６とコンタクト部品１７と電子部品１９とが接合された半導体装置１０ｃ（図９）が得られる。
【００７６】
これにより、半導体チップ１６の下部のはんだ１５ａはボイドの発生が抑制されて、コンタクト部品１７に対するはんだ１５ｂの這い上がりが抑制され、電子部品１９の下部のはんだ１５ｄによる短絡の発生が抑制される。したがって、回路パターン１４ｂ，１４ｃ，１４ｅのチップ配置領域１４ａ１と配線配置領域１４ａ２と部品配置領域１４ｂ１とに半導体チップ１６とコンタクト部品１７と電子部品１９とを確実に接合することができ、半導体装置１０ｃの信頼性の低下を抑制することができるようになる。
【００７７】
なお、第５の実施の形態の半導体チップ１６とコンタクト部品１７と電子部品１９とは一例であって、それぞれの組み合わせ及び個数は任意に決めることができる。また、そのような場合の各配置領域はそれぞれ高さが異なっていればよく、用いられる部品の種類、組み合わせ数に応じて設定される。
【符号の説明】
【００７８】
１  導電板
１ａ  第１配置領域
１ｂ  第２配置領域
２ａ  第１接合部材
２ｂ  第２接合部材
３ａ  第１部品
３ｂ  第２部品
４，５１  第１マスク
４ａ  第１開口
５，５２  第２マスク
５ａ  第２開口
１０，１０ａ，１０ｂ，１０ｃ  半導体装置
１１  セラミック回路基板
１２  絶縁板
１３  金属板
１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ  回路パターン
１４ａ１  チップ配置領域
１４ａ２  配線配置領域
１４ａ４  凹部
１４ｂ１  部品配置領域
１４ｃ１  段差
１５ａ，１５ｂ，１５ｃ，１５ｄ  はんだ
１６  半導体チップ
１７  コンタクト部品
１７ａ  胴体部
１７ｂ  中空孔
１７ｂ１，１７ｂ２  開口端部
１８  金属ブロック
１９  電子部品
２１  放熱板
２２  リードフレーム
２２ａ，２２ｂ  接続部
２３  ケース
２４  外部接続端子
２４ａ  内部接続部
２４ｂ  外部接続部
５１ａ，５５ａ  配線開口
５２ａ，５４ａ，５７ａ  チップ開口
５３  第３マスク
５３ａ，５６ａ  部品開口
５４  第４マスク
５４ｂ，５７ｂ  脚部
５５  第５マスク
５６  第６マスク
５７  第７マスク
【図１】
2020053422.tif 000003
【図２】
2020053422.tif 000004
【図３】
2020053422.tif 000005
【図４】
2020053422.tif 000006
【図５】
2020053422.tif 000007
【図６】
2020053422.tif 000008
【図７】
2020053422.tif 000009
【図８】
2020053422.tif 000010
【図９】
2020053422.tif 000011
【図１０】
2020053422.tif 000012
【図１１】
2020053422.tif 000013