(57)【要約】【課題】ノーマリオフ動作するＩＩＩ族窒化物半導体の電界効果トランジスタにおいて、低いオン抵抗と、低減された電流コラプス、低減されたドレイン・基板間リーク電流、および高速動作を、簡易かつ低コストで実現できるデバイス構造を提供する。【解決手段】窒化物半導体装置１００は、基板１と、第１の窒化物半導体層２と、第１の窒化物半導体層２と比べてバンドギャップが大きい第２の窒化物半導体層３と、第２の窒化物半導体層３の上に互いに離間して形成されたソース電極６とドレイン電極７と、ソース電極６とドレイン電極７の間にゲートとなるｐ型の第１の不純物を含む第３の窒化物半導体層８と、第３の窒化物半導体層８とドレイン電極７の間にｐ型の第２の不純物を含む第４の窒化物半導体層９とを有し、第４の窒化物半導体層９の平均キャリア濃度が第３の窒化物半導体層８の平均キャリア濃度より低い。【選択図】図１
2020053585.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成された第１の窒化物半導体層と、
前記第１の窒化物半導体層と比べてバンドギャップが大きく、且つ、前記第１の窒化物半導体層の上に形成された第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に離間して形成されたソース電極とドレイン電極と、
前記ソース電極と前記ドレイン電極の間にゲートとなるｐ型の第１の不純物を含む第３の窒化物半導体層と、
前記第３の窒化物半導体領域と前記ドレイン電極の間にｐ型の第２の不純物を含む第４の窒化物半導体層と、を有し、
前記第４の窒化物半導体層の平均キャリア濃度が、前記第３の窒化物半導体層の平均キャリア濃度よりも低い、窒化物半導体装置。
【請求項２】
基板と、
前記基板の上に形成された第１の窒化物半導体層と、
前記第１の窒化物半導体層と比べてバンドギャップが大きく、且つ、前記第１の窒化物半導体層の上に形成された第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に離間して形成されたソース電極とドレイン電極と、
前記ソース電極と前記ドレイン電極の間にゲートとなるｐ型の第１の不純物を含む第３の窒化物半導体層と、
前記第３の窒化物半導体領域と前記ドレイン電極の間にｐ型の第２の不純物を含む第４の窒化物半導体層とを有し、
前記第４の窒化物半導体層の膜厚が、前記第３の窒化物半導体層の膜厚よりも薄い、窒化物半導体装置。
【請求項３】
前記第４の窒化物半導体層に、前記第４の窒化物半導体層の比抵抗よりも高い比抵抗を有する高抵抗領域がある、請求項１または２に記載の窒化物半導体装置。
【請求項４】
前記高抵抗領域に第３の不純物を含む、請求項３に記載の窒化物半導体装置。
【請求項５】
前記高抵抗領域の前記第３の不純物のピーク濃度は２×１０１８ｃｍ−３以上である、請求項４に記載の窒化物半導体装置。
【請求項６】
前記高抵抗領域の前記第３の不純物の平均濃度が１×１０１７ｃｍ−３以上である、請求項４に記載の窒化物半導体装置。
【請求項７】
前記高抵抗領域の厚さは２０ｎｍ以上である、請求項３〜６のいずれか１項に記載の窒化物半導体装置。
【請求項８】
前記高抵抗領域の厚さは２０ｎｍ以上であり、且つ前記高抵抗領域の第３の不純物元素のピーク濃度は２×１０１８ｃｍ−３以上である、請求項３〜６のいずれか１項に記載の窒化物半導体装置。
【請求項９】
前記第３の不純物は、Ｆ、Ｂ、Ａｒ、Ｈｅ、Ｆｅ、Ｃｒ、Ｚｎ、Ｃａ、Ｔｉ、Ｈの少なくとも一つである、請求項４〜８のいずれか１項に記載の窒化物半導体装置。
【請求項１０】
前記第４の窒化物半導体層の上に前記ドレイン電極と電気的に接続された第２のドレイン電極がある、請求項１〜９のいずれか１項に記載の窒化物半導体装置。
【請求項１１】
前記前記ドレイン電極が前記第４の窒化物半導体層の上部を覆う、請求項１〜９のいずれか１項に記載の窒化物半導体装置。
【請求項１２】
前記第４の窒化物半導体層の上に前記ドレイン電極と電気的に接続された第２のドレイン電極があり、
前記第２のドレイン電極が、前記高抵抗領域と前記第４の窒化物半導体層の両方に接している、請求項３〜９のいずれか１項に記載の窒化物半導体装置。
【請求項１３】
前記第４の窒化物半導体層の上に前記ドレイン電極と電気的に接続された第２のドレイン電極があり、
前記第２のドレイン電極が、前記高抵抗領域と前記第４の窒化物半導体層のうち前記高抵抗領域にのみ接している、請求項３〜９のいずれか１項に記載の窒化物半導体装置。
【請求項１４】
前記ドレイン電極が、前記第４の窒化物半導体層の上部を覆い、かつ前記高抵抗領域と前記第４の窒化物半導体層の両方に接している、請求項３〜９のいずれか１項に記載の窒化物半導体装置。
【請求項１５】
前記ドレイン電極が、前記第４の窒化物半導体層の上部を覆い、かつ前記高抵抗領域と前記第４の窒化物半導体層のうち前記高抵抗領域にのみ接している、請求項３〜９のいずれか１項に記載の窒化物半導体装置。
【請求項１６】
前記第３の窒化物半導体層の下方において前記第２の窒化物半導体層にリセス部がある、請求項１〜１５のいずれか１項に記載の窒化物半導体装置。
【請求項１７】
基板を用意し、前記基板の上に第１の窒化物半導体層を形成する工程と、
前記第１の窒化物半導体層の上に、前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を形成する工程と、
前記第２の窒化物半導体層の上に、ゲートとなるｐ型の第１の不純物を含む第３の窒化物半導体層を形成する工程と、
前記第３の窒化物半導体領域と前記ドレイン電極の間に、ｐ型の第２の不純物を含む第４の窒化物半導体層を形成する工程と、
前記第４の窒化物半導体層の一部に第３の不純物を入れ、前記第４の窒化物半導体層の比抵抗よりも高い比抵抗を有す高抵抗領域を形成する工程と、
前記第３の窒化物半導体層の上にゲート電極を形成する工程と、
を含む窒化物半導体装置の製造方法
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の構造及びその製造方法、特にパワートランジスタ等として用いることができる半導体、特にＩＩＩ族窒化物半導体を用いた装置、及びその製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物半導体は、そのバンドギャップの広さから高い絶縁破壊電圧を有する。またＡｌＧａＮ／ＧａＮ等のヘテロ構造を容易に形成することが可能であり、ＡｌＧａＮバリア層とＧａＮチャネル層の格子定数差から発生するピエゾ電荷とバンドギャップの差によりＡｌＧａＮ／ＧａＮ界面のＧａＮ層側に高移動度、かつ高濃度な電子チャネル（二次元電子ガス、２ＤＥＧ）を発生させることができ、この２ＤＥＧを制御することにより高電子移動度トランジスタ（ＨＥＭＴ、Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）を形成することが可能となる。これらの高耐圧、高速、大電流の特徴により、ＩＩＩ族窒化物半導体はパワー用途の電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）やダイオード等の電子デバイスへの応用がなされている。
【０００３】
ＩＩＩ族窒化物半導体（例えば、ＧａＮ）をパワー用途のＦＥＴに用いる場合、安全性の観点から、ゲート電圧が０Ｖの時にソース・ドレイン間に電流が流れない、ノーマリオフ動作が求められる。ＧａＮ−ＦＥＴをノーマリオフ動作させるためには、ｐ型のＩＩＩ族窒化物半導体をゲート電極とＡｌＧａＮバリア層の間に設けることにより、ｐ−ｎ接合をゲート下に形成し、２ＤＥＧチャネルをゲート下のみ空乏化させることにより実現できる。
【０００４】
特許文献１の図２に記載されている半導体装置では、適宜な基板（Ｓｉ等）の上方にチャネル層となる第１の窒化物半導体層（ＧａＮ等）があり、さらにその上に第１の窒化物半導体層よりもバンドギャップの大きいバリア層となる第２の窒化物半導体層（ＡｌＧａＮ等）がある。これにより、第２の窒化物半導体層と第１の窒化物半導体層のバンドギャップ差と第２の窒化物半導体層中のピエゾ電荷により第１の窒化物半導体層内の第２の窒化物半導体層界面近傍に二次元電子ガス（２ＤＥＧ）層が発生する。
【０００５】
第２の窒化物半導体層の上には、互いに離間して第２の窒化物半導体層にオーミック性接触するソース電極とドレイン電極がある。ソース電極とドレイン電極の間に互いに離間して２つの電極部（ｐ−ＧａＮ等）があり、ソース電極に近い方の電極部はゲート電極として用い、ドレイン電極に近い方の電極部とドレイン電極は電気的に接続されており実質的に同電位である。上記半導体装置は、ソース電極とドレイン電極の間を流れるドレイン電流を、ゲート電極部に印加する電圧で制御することができるＦＥＴである。
【０００６】
特許文献１によれば、ゲート電極部（ｐ−ＧａＮ等）とは別に、ドレイン電極側に電極部（ｐ−ＧａＮ等）を設けることにより、ドレイン電極部に正の電圧を加えることによりドレイン側からホールが注入され、窒化物半導体層中や表面準位にトラップされた電子を中和し、電流コラプスの生成を抑制できるとされる。電流コラプスとは、ＦＥＴがオフ状態においてドレイン電極に高電圧が印加された際に、結晶中の欠陥や表面準位等に電子がトラップされることにより、オン状態においてもトラップされた電子が抜けず、その電子により発生する空乏層により２ＤＥＧチャネルが閉塞され、ドレイン電流を低下させ、オン抵抗を悪化させる現象である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２０１４／１７４８１０号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１で記載した半導体装置には、次のような課題がある。
【０００９】
特許文献１の図２に記されている構造では、ゲート電極部とドレイン電極側電極部にｐ−ＧａＮを用いた場合、ゲート電極部をノーマリオフ動作させるために、ゲート電極部直下の第２の窒化物半導体層（ＡｌＧａＮ等）は、ｐ−ｎ接合により２ＤＥＧを空乏化させるためにある程度薄くする（Ａｌ組成２０％のＡｌＧａＮでおよそ２０ｎｍ以下）必要があるが、ドレイン電極部直下の第２の窒化物半導体層も同様に薄くしてしまうと、ドレイン電極部直下も空乏化してしまい、オン抵抗が悪化してしまう。
【００１０】
そのための対策として、特許文献１においては、特許文献１の図２６に示されるように、ゲート電極部直下の第２の窒化物半導体層（ＡｌＧａＮ等）にリセス部を設けることで、ゲート電極直下ではノーマリオフ動作をさせるともに、ドレイン電極側ｐ−ＧａＮ直下では、第２の窒化物半導体層（ＡｌＧａＮ等）を十分に厚く設けることで、ノーマリオン動作をさせるという解決手段が示されている。
【００１１】
しかしながら、ゲート電極部直下の第２の窒化物半導体層（ＡｌＧａＮ等）にリセス部を設けると言うことは、電極部が例えばｐ−ＧａＮである場合、リセス部を形成した後に、エピタキシャル再成長によりｐ−ＧａＮを形成しなければならず、プロセスが複雑化し、プロセスコストが増大してしまうという課題がある。
【課題を解決するための手段】
【００１２】
そこで、本発明に係る窒化物半導体装置は、基板と、基板の上に形成された第１の窒化物半導体層と、第１の窒化物半導体層と比べてバンドギャップが大きく、且つ、第１の窒化物半導体層の上に形成された第２の窒化物半導体層と、第２の窒化物半導体層の上に互いに離間して形成されたソース電極とドレイン電極と、ソース電極とドレイン電極の間にゲートとなるｐ型の第１の不純物を含む第３の窒化物半導体層と、第３の窒化物半導体領域とドレイン電極の間にｐ型の第２の不純物を含む第４の窒化物半導体層と、を有し、第４の窒化物半導体層の平均キャリア濃度が、第３の窒化物半導体層の平均キャリア濃度よりも低いことを特徴とする。
【発明の効果】
【００１３】
本発明に係る半導体装置では、容易にノーマリオフ動作を実現できると同時に、第３の窒化物半導体層直下にリセス部を形成しなくても低いオン抵抗を実現できるため、プロセスが簡易かつ低コストで実現できる。
【００１４】
また第４の窒化物半導体層があることにより、ドレイン電極端の電界分布を緩和し、電流コラプスを緩和することが可能である。さらに第４の窒化物半導体層のｐ型のキャリアが、第３の窒化物半導体層より少ないことにより、ドレイン・ソース間容量やドレイン・ゲート間容量も低減でき、高速動作が可能となる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態に係る窒化物半導体装置の断面構造を示す断面図
【図２】実施の形態の第１の変形例に係る窒化物半導体装置の断面構造を示す断面図
【図３】実施の形態の第２の変形例に係る窒化物半導体装置の断面構造を示す断面図
【図４】実施の形態の第３の変形例に係る窒化物半導体装置の断面構造を示す断面図
【図５】実施の形態の第４の変形例に係る窒化物半導体装置の断面構造を示す断面図
【図６】実施の形態の第５の変形例に係る窒化物半導体装置の断面構造を示す断面図
【図７】実施の形態の第６の変形例に係る窒化物半導体装置の断面構造を示す断面図
【図８】実施の形態の第７の変形例に係る窒化物半導体装置の断面構造を示す断面図
【図９】実施の形態の第７の変形例に係る窒化物半導体装置の断面構造を示す断面図
【図１０】（ａ）〜（ｅ）実施の形態に係る窒化物半導体装置の製造方法を示す工程図
【発明を実施するための形態】
【００１６】
以下、実施の形態に係る窒化物半導体装置について、図面を参照しながら具体的に説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１７】
（実施の形態）
図１に、実施の形態に係る窒化物半導体装置の断面構造を示す。第１の実施形態に係る窒化物半導体装置１００は、ゲートとなるｐ型の第１の不純物を含む第３の窒化物半導体層８と、第３の窒化物半導体８領域とドレイン電極７の間に、ｐ型の第２の不純物を含む第４の窒化物半導体層９とを有し、第４の窒化物半導体層の平均キャリア濃度が、第３の窒化物半導体層の平均キャリア濃度よりも低いことを特徴とする。
【００１８】
窒化物半導体装置１００は、適宜なＳｉ基板１（他にも例えばＳａｐｐｈｉｒｅ、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板）の上に、適宜なバッファ層２（例えばＩＩＩ族窒化物半導体であるＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等の単層もしくは複数層）を有し、その上に、ＧａＮからなる第１の窒化物半導体層３（他にも例えばＩＩＩ族窒化物半導体であるＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等）を有し、その上に、ＡｌＧａＮからなる第２の窒化物半導体層４（他にも例えばＩＩＩ族窒化物半導体であるＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＡｌＩｎＧａＮ等）を有する。
【００１９】
第２の窒化物半導体層４は、第１の窒化物半導体層３よりもバンドギャップが大きく、第２の窒化物半導体層４がＡｌＧａＮ、第１の窒化物半導体層３がＧａＮであるとした場合、ＡｌＧａＮとＧａＮが格子定数差から発生するピエゾ電荷と、バンドギャップの差により、ＡｌＧａＮ／ＧａＮ界面近傍のＧａＮ層側に高濃度の二次元電子ガス（２ＤＥＧ）層５が発生する。
【００２０】
第２の窒化物半導体層４の上には、ソース電極６及びドレイン電極７が互いに離間して有る。ソース電極６及びドレイン電極７は、二次元電子ガス層５、第２の窒化物半導体層４、第１の窒化物半導体層３のいずれかにオーミック接触するＴｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極からなり、二次元電子ガス層８に電気的に接続されていればよい。例えば、第２の窒化物半導体層４の表面上に形成してもよく、また、既知のオーミックリセス技術（図示せず）を用いて、二次元電子ガス層５、第２の窒化物半導体層４、第１の窒化物半導体層３の一部に接していてもよい。
【００２１】
窒化物半導体装置１００は、第２の窒化物半導体層４の上に、第３の窒化物半導体層８と、第４の窒化物半導体層９を有する。第３の窒化物半導体層８と第４の窒化物半導体層９とは、ソース電極６及びドレイン電極７の間に、互いに離間して形成されている。ソース電極に近い第３の窒化物半導体層８は、ｐ−ＧａＮからなりｐ型の第１の不純物（Ｍｇ、Ｚｎ、Ｃ等）を含む。第３の窒化物半導体層８は、他にも例えばＩＩＩ族窒化物半導体であるｐ−ＩｎＧａＮ、ｐ−ＡｌＧａＮ、ｐ−ＡｌＩｎＧａＮ等で構成されてもよい。ドレイン電極に近い第４の窒化物半導体層９は、ｐ−ＧａＮからなりｐ型の第２の不純物（Ｍｇ、Ｚｎ、Ｃ等）を含む。第４の窒化物半導体層９は、他にも例えばｐ型の不純物を含むＩＩＩ族窒化物半導体であるＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等で構成されてもよい。
【００２２】
第３の窒化物半導体層８の上には、ゲート電極１０を有し、第３の窒化物半導体層８はゲートとなる。第４の窒化物半導体層９の平均キャリア濃度は、第３の窒化物半導体層８の平均キャリア濃度よりも低い。平均キャリア濃度とは、第３の窒化物半導体層８や第４の窒化物半導体層９内にあるキャリア数を総体積で割った濃度である。第３の窒化物半導体層８のキャリアは正孔（ホール）であり、第４の窒化物半導体層９のキャリアは正孔（ホール）でも電子（この場合はｎ型となる）でもよい。
【００２３】
例えば、第３の窒化物半導体層８がｐ−ＧａＮであり、ホールの平均キャリア濃度が１×１０１７ｃｍ−３だとした場合、第４の窒化物半導体層９の平均キャリア濃度（正孔（ホール）または電子）が１×１０１７ｃｍ−３より少なければよい。具体的に第４の窒化物半導体層９は、平均キャリア濃度が１×１０１７ｃｍ−３以下であれば、低濃度のＭｇが含まれるｐ−ＧａＮであっても、Ｃが含まれるｉ−ＧａＮ（Ｉｎｓｕｌａｔｅｄ−ＧａＮ）であっても、ｎ−ＧａＮであってもよい。
【００２４】
第３の窒化物半導体層８直下は、ｐ−ｎ接合が形成され、ゲート電極１０にゲート電圧が加わっていない場合は、二次元電子ガス層５を空乏化させる空乏層１２が形成されてノーマリオフ状態となる。しかしながら、第４の窒化物半導体層９は、平均キャリア濃度が低いため、空乏層１２が小さい（もしくは空乏層１２がない（図示せず））ため、二次元電子ガス層８が第４の窒化物半導体層９直下に残り、第４の窒化物半導体層９の直下はノーマリオン状態（二次元電子ガス層８がある状態）になる。
【００２５】
第２の窒化物半導体層４がＡｌＧａＮである場合、ノーマリオフ動作するためには、Ａｌ組成２０％の場合、設定するしきい値電圧（Ｖｔｈ）によって異なるが、ＡｌＧａＮ膜厚が１０〜２５ｎｍの範囲内、望ましくは２０ｎｍ程度である必要がある。また、その際、第３の窒化物半導体層８がｐ−ＧａＮである場合、膜厚は５０〜５００ｎｍの範囲内、望ましくは１００ｎｍ程度であればよく、ｐ型の第１の不純物がＭｇである場合、ドーピング濃度は１〜１０×１０１９ｃｍ−３の範囲内、望ましくは５×１０１９ｃｍ−３であればよい。なおＭｇを５×１０１９ｃｍ−３程度ドーピングしたｐ−ＧａＮのキャリア濃度は、Ｍｇの活性化率は数％以下と非常に低いために、実質１〜５×１０１７ｃｍ−３程度である。
【００２６】
ゲート電極１０は、Ｔｉ、Ｎｉ、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、ＷＳｉ、Ｔａ、ＴｉＮ、Ａｌ、Ｍｏ、Ｈｆ、Ｚｒ等の金属を１つもしくは２つ以上組み合わせた電極であればよい。ゲート電極１０は、ｐ型の第１の不純物を含む第３の窒化物半導体層８にオーミック接触してもショットキ接触してもよいが、オーミック接触した方が、ゲート信頼性が高いため、コンタクト抵抗の低い金属であるＮｉ、Ｐｔ、Ｐｄ、Ａｕ、Ｔｉ、Ｃｒ、Ｉｎ、Ｓｎ等の金属を１つ、もしくは２つ以上組み合わせた電極を用いることが望ましい。
【００２７】
窒化物半導体装置１００における動作を説明する。ノーマリオフ動作の場合、ゲート電極１０への印加電圧が０Ｖでは第３の窒化物半導体層８直下にｐ−ｎ接合による空乏層が広がっているため二次元電子ガス５が存在せず、オフ状態である。ソース電極６を接地して、ドレイン電極７に正の印加電圧を付加した状態で、ゲート電極９に正のゲート電圧を印加していくと、第３の窒化物半導体層８直下のｐ−ｎ接合による空乏層が縮小して、ゲート電圧がしきい値電圧（Ｖｔｈ）を超えるとソース・ドレイン間電流が流れ始めオン状態となる。つまりゲート電極１０への印加電圧により、ソース・ドレイン間電流を制御することができる。
【００２８】
窒化物半導体装置１００の効果について説明する。窒化物半導体装置１００を用いることにより、ノーマリオフ動作を実現できると同時に、第３の窒化物半導体層８直下にリセス部を形成しなくても、高いドレイン電流と、低いオン抵抗を実現できる。また、再エピタキシャル成長も必要がないため、プロセスが簡易かつ低コストで実現できる。さらに第４の窒化物半導体層９があることによりドレイン電極端の電界分布を緩和し、電流コラプスを緩和することが可能である。さらに第４の窒化物半導体層９のｐ型のキャリアが、第３の窒化物半導体層８より少ないことにより、ドレイン・ソース間容量やドレイン・ゲート間容量も低減でき、高速動作が可能となる。
【００２９】
（第１の変形例）
次に、実施の形態の第１の変形例に係る窒化物半導体装置について説明する。実施の形態の第１の変形例に係る窒化物半導体装置は、第４の窒化物半導体層９の膜厚が、第３の窒化物半導体層８の膜厚よりも薄いことを特徴とする。
【００３０】
図２に、実施の形態の第１の変形例に係る窒化物半導体装置１０１の断面構造を示す。本変形例ではＩＩＩ族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。また図２の構造は、最小の構成を示しており、これに限定を受けるものではない。
【００３１】
窒化物半導体装置１０１では、図１にて示した窒化物半導体装置１００と比べて、第４の窒化物半導体層９の膜厚が、第３の窒化物半導体層８の膜厚よりも薄い点で相違する。これにより第４の窒化物半導体層９直下のｐ−ｎ接合の空乏層が小さくなり、第４の窒化物半導体層９直下ではノーマリオン状態となり、二次元電子ガスが途切れず、オン抵抗を犠牲にしない。また、窒化物半導体装置１０１では、第３の窒化物半導体層８と第４の窒化物半導体層９の平均キャリア濃度は必ずしも差がある必要はない。つまり第３の窒化物半導体層８と第４の窒化物半導体層９のｐ型の平均キャリア濃度は同じでもよいし、窒化物半導体装置１００と同じように、第４の窒化物半導体層９の平均キャリア濃度が、第３の窒化物半導体層８の平均キャリア濃度よりも低くてもよい。
【００３２】
窒化物半導体装置１０１を用いることにより、窒化物半導体装置１００の効果と同等の効果を得ることができる。また、窒化物半導体装置１０１では、第３の窒化物半導体層８と第４の窒化物半導体層９のｐ型の平均キャリア濃度は同じでよいため、第３の窒化物半導体層８と第４の窒化物半導体層９を別々のエピタキシャル成長工程で形成する必要がない。そのため、プロセスがさらに簡易かつ低コストで実現できる。
【００３３】
（第２の変形例）
次に、実施の形態の第２の変形例に係る窒化物半導体装置について説明する。実施の形態の第２の変形例に係る窒化物半導体装置は、第４の窒化物半導体層９中に、第４の窒化物半導体層９の比抵抗よりも高い比抵抗を有する高抵抗領域１３があることを特徴とする。
【００３４】
図３に、実施の形態の第２の変形例に係る窒化物半導体装置１０２の断面構造を示す。本変形例ではＩＩＩ族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。また図３の構造は、最小の構成を示しており、これに限定を受けるものではない。
【００３５】
窒化物半導体装置１０２は、図１及び図２にて示した化物半導体装置１００、１０１と比べて、第４の窒化物半導体層９中に高抵抗領域１３がある点で相違する。
【００３６】
高抵抗領域１３は、例えば、第３の窒化物半導体層８と第４の窒化物半導体層９をまとめてエピタキシャル成長した後に、第４の窒化物半導体層９領域へ、イオン注入やプラズマ照射により、ｐ型の不純物とは別に、ｎ型もしくはｐ型の窒化物半導体を不活性化し、高抵抗化するような第３の不純物を導入することにより形成できる。第３の不純物は、具体的には、Ｆ、Ｂ、Ａｒ、Ｈｅ、Ｆｅ、Ｃｒ、Ｚｎ、Ｃａ、Ｔｉ、Ｈの内少なくとも一つ、望ましくはｎ型もしくはｐ型の窒化物半導体をより不活性化し、高抵抗化する元素であるＦやＦｅ等を用いることが望ましい。
【００３７】
ただし、第３の不純物、例えばＦをプラズマ照射で導入する場合、ガスとしてＣＦ４やＳＦ６等を用いるのが一般的であるが、第４の窒化物半導体層９領域にＦと同時にＣやＳも導入されてしまう。これらの目的外の元素が第４の窒化物半導体層９領域に注入されてしまうことにより、リーク電流の発生要因となりうる。またプラズマ照射により、第４の窒化物半導体層９領域にプラズマダメージが入り、表面準位が増加したり、表面ラフネスが増大したりする等の理由により、同じくリーク電流の発生要因となりうる。そのため、高抵抗領域１３の形成にはプラズマ照射は望ましい工法ではなく、可能ならばイオン注入により高抵抗領域１３を形成するべきである。
【００３８】
高抵抗領域１３をより不活性化し、高抵抗化するためには第３の不純物の濃度や膜厚を増やすことにより実現できる。具体的には、第３の不純物のピーク濃度は１×１０１８ｃｍ−３以上、望ましくは２×１０１８ｃｍ−３以上であることがよい。また第３の不純物量を、第４の窒化物半導体層９全体に含まれる第３の不純物の平均濃度（第４の窒化物半導体層９の総体積に含まれる第３の不純物の単位体積あたりの量）に換算した場合、１×１０１７ｃｍ−３以上であることが望ましい。高抵抗領域１３は、第４の窒化物半導体層９の中にあればどこでもよく、例えば図３に示したように第４の窒化物半導体層９の上面にあってもよく、中心部にあってもよく（図示せず）、第４の窒化物半導体層９の中にまだらに分散して存在していてもよい（図示せず）。
【００３９】
また、第４の窒化物半導体層９のｐ型領域の体積を減らし、第４の窒化物半導体層９の平均キャリア濃度を減らすため、第３の不純物が入っている高抵抗領域１３のトータル厚さは２０ｎｍ以上、望ましくは７０ｎｍ以上であるほうがよい。ただし、高抵抗領域１３の膜厚の定義は、第３の不純物が１×１０１７ｃｍ−３以上含まれる膜厚とする。高抵抗領域１３をより不活性化し、高抵抗化するためには、高抵抗領域１３の厚さが２０ｎｍ以上で、尚且つ、第３の不純物のピーク濃度が２×１０１８ｃｍ−３以上の両方を満たす方が望ましい。
【００４０】
また、第３の不純物が入っている高抵抗領域１３は、第４の窒化物半導体層９を突き抜けて、直下の第２の窒化物半導体層４に達してもよいが、二次元電子ガス５が形成され、チャネルとして作用する第１の窒化物半導体層３まで達してしまうと、オン動作時のゲート直下の二次元電子ガス層５が減少してしまい、オン抵抗が増大してしまうため望ましくない。そのため、第３の不純物は第２の窒化物半導体層４の底部を越えない、望ましくはプロセスのバラツキを考慮し、第２の窒化物半導体層４の底部より、１０ｎｍ上方以上にあることが重要である。
【００４１】
この高抵抗領域１３を設けることにより、第４の窒化物半導体層９のｐ型領域の体積が相対的に減り、第４の窒化物半導体層９直下のｐ−ｎ接合の空乏層が小さくなり、第４の窒化物半導体層９直下では二次元電子ガスが形成され、オン抵抗を犠牲にしない。さらに第４の窒化物半導体層９のｐ型のキャリアが、高抵抗領域１３を設けることにより少なくなるため、ドレイン・ソース間容量やドレイン・ゲート間容量も低減でき、高速動作が可能となる。
【００４２】
窒化物半導体装置１０２を用いることにより、図１及び図２にて示した窒化物半導体装置１００、１０１の効果と同等の効果を得ることができる。また、窒化物半導体装置１０２では、第３の窒化物半導体層８と第４の窒化物半導体層９を別々のエピタキシャル成長工程で形成する必要がなく、プロセスがさらに簡易かつ低コストで実現できる。
【００４３】
（第３の変形例）
次に、実施の形態の第３の変形例に係る窒化物半導体装置について説明する。実施の形態の第３の変形例に係る窒化物半導体装置は、第４の窒化物半導体層９の上にドレイン電極７と電気的に接続された第２のドレイン電極１１があることを特徴とする。
【００４４】
図４に、実施の形態の第３の変形例に係る窒化物半導体装置１０３の断面構造を示す。本変形例ではＩＩＩ族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。また図４の構造は、最小の構成を示しており、これに限定を受けるものではない。
【００４５】
窒化物半導体装置１０３は、図１、図２及び図３にて示した窒化物半導体装置１００、１０１、１０２と比べて、第４の窒化物半導体層９の上にドレイン電極７と電気的に接続された第２のドレイン電極１１がある点で相違する。ドレイン電極７と第２のドレイン電極１１とは、例えば、配線導体（図示せず）を介して互いに接続されている。ドレイン電極７と第２のドレイン電極１１は、実質的に同電位であってもよい。
【００４６】
第２のドレイン電極１１は、第４の窒化物半導体層９にオーミック接触してもショットキ接触してもよいため、Ｔｉ、Ｎｉ、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、ＷＳｉ、Ｔａ、ＴｉＮ、Ａｌ、Ｍｏ、Ｈｆ、Ｚｒ等の金属を１つもしくは２つ以上組み合わせた電極であればよい。
【００４７】
窒化物半導体装置１０３を用いることにより、図１、図２及び図３にて示した窒化物半導体装置１００、１０１、１０２の効果と同等の効果を得ることができる。また、第２のドレイン電極１１をドレイン電極７に電気的に接続することにより、ドレイン電極７に正電圧を数Ｖ以上加えた時、第２のドレイン電極１１にも同じように正電圧が加えられることにより、第４の窒化物半導体層９がｐ型である場合、第４の窒化物半導体層９から結晶中にホールが注入され、電流コラプスの要因になる結晶中の欠陥や表面準位等にトラップされた電子を打ち消すことができる。これにより電流コラプスを大幅に抑制することが可能となる。また、窒化物半導体装置１０３では、第４の窒化物半導体層９内のキャリア濃度が低減できるため、ドレイン・基板間のリーク電流を低減することができる。
【００４８】
（第４の変形例）
次に、実施の形態の第４の変形例に係る窒化物半導体装置について説明する。実施の形態の第４の変形例に係る窒化物半導体装置は、ドレイン電極７が第４の窒化物半導体層９の上部を覆うことを特徴とする。
【００４９】
図５に、実施の形態の第４の変形例に係る窒化物半導体装置１０４の断面構造を示す。本変形例ではＩＩＩ族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。また図５の構造は、最小の構成を示しており、これに限定を受けるものではない。
【００５０】
窒化物半導体装置１０４は、図４にて示した窒化物半導体装置１０３と比べて、ドレイン電極７が第４の窒化物半導体層９の上部を覆う点で相違する。これは、窒化物半導体装置１０３で示した、第２のドレイン電極１１が、ドレイン電極７と一体化した構造である。ドレイン電極７は、二次元電子ガス層５、第２の窒化物半導体層４、第１の窒化物半導体層３のいずれかにオーミック接触すると同時に、第４の窒化物半導体層９にも接触する。そのため、窒化物半導体装置１０４ではドレイン電極７は、二次元電子ガス層５、第２の窒化物半導体層４、第１の窒化物半導体層３のいずれかにオーミック接触するＴｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極である必要がある。
【００５１】
窒化物半導体装置１０４を用いることにより、図１、図２、図３及び図４にて示した窒化物半導体装置１００、１０２、１０２、１０３の効果と同等の効果を得ることができる。また、図４にて示した窒化物半導体装置１０３と同様に、ドレイン電極７に正電圧を加えることにより、第４の窒化物半導体層９がｐ型である場合、第４の窒化物半導体層９から結晶中にホールが注入され、電流コラプスの要因になる結晶中の欠陥や表面準位等にトラップされた電子を打ち消すことができる。これにより電流コラプスを大幅に抑制することが可能となる。また、図４にて示した窒化物半導体装置１０３に比べ、第２のドレイン電極１１をドレイン電極７とは別に形成する必要がないため、プロセスがさらに簡易かつ低コストで実現できる。
【００５２】
（第５の変形例）
次に、実施の形態の第５の変形例に係る窒化物半導体装置について説明する。実施の形態の第５の変形例に係る窒化物半導体装置は、ドレイン電極７（ドレイン電極７と接続される第２のドレイン電極１１を含む）が、第４の窒化物半導体層９と高抵抗領域１３の両方に接することを特徴とする。
【００５３】
図６に、実施の形態の第５の変形例に係る窒化物半導体装置１０５の断面構造を示す。本変形例ではＩＩＩ族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。また図６の構造は、最小の構成を示しており、これに限定を受けるものではない。
【００５４】
窒化物半導体装置１０５は、図４にて示した窒化物半導体装置１０３と比べて、第２のドレイン電極１１が、第４の窒化物半導体層９と高抵抗領域１３の両方に接する点で相違する。本変形例に係る窒化物半導体装置は、窒化物半導体装置１０５には限られず、図５にて示した窒化物半導体装置１０４のように、第２のドレイン電極１１がドレイン電極７と一体化され、ドレイン電極７が、第４の窒化物半導体層９と高抵抗領域１３の両方に接する構造であってもよい。なお、高抵抗領域１３は、第４の窒化物半導体層９の上面には限られず、側面にあってもよい。
【００５５】
窒化物半導体装置１０４、１０５を用いることにより、図４にて示した窒化物半導体装置１０３の効果と同等の効果を得ることができる。また、第４の窒化物半導体層９がｐ型である場合、第２のドレイン電極１１、もしくはドレイン電極７が、第４の窒化物半導体層９に直接接することにより、より直接的に第４の窒化物半導体層９からのホール注入を促進し、電流コラプスの要因になる結晶中の欠陥や表面準位等にトラップされた電子を打ち消すことができる。これにより電流コラプスを抑制することが可能となる。
【００５６】
それと同時に、窒化物半導体装置１０４、１０５では、第２のドレイン電極１１、もしくはドレイン電極７が、高抵抗領域１３とも接するため、第４の窒化物半導体層９に高抵抗領域１３がない構造と比較して、第４の窒化物半導体層９内のキャリア濃度を低減でき、ドレイン・基板間のリーク電流を低減することができる。また、さらに第４の窒化物半導体層９のｐ型のキャリアが相対的に減ることにより、ドレイン・ソース間容量やドレイン・ゲート間容量も低減でき、高速動作が可能となる。
【００５７】
（第６の変形例）
次に、実施の形態の第６の変形例に係る窒化物半導体装置について説明する。実施の形態の第６の変形例に係る窒化物半導体装置は、ドレイン電極７（ドレイン電極７と接続される第２のドレイン電極１１を含む）が、第４の窒化物半導体層９および高抵抗領域１３のうち高抵抗領域１３にのみ接することを特徴とする。
【００５８】
図７に、実施の形態の第６の変形例に係る窒化物半導体装置１０６の断面構造を示す。本変形例ではＩＩＩ族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。また図７の構造は、最小の構成を示しており、これに限定を受けるものではない。
【００５９】
窒化物半導体装置１０６は、図５にて示した窒化物半導体装置１０４と比べて、ドレイン電極７が、第４の窒化物半導体層９および高抵抗領域１３のうち高抵抗領域１３にのみ接する点で相違する。本変形例に係る窒化物半導体装置は、窒化物半導体装置１０６には限られず、図４にて示した窒化物半導体装置１０３のように、第４の窒化物半導体層９の上にドレイン電極７と電気的に接続された第２のドレイン電極１１があり、第２のドレイン電極１１が、第４の窒化物半導体層９および高抵抗領域１３のうち高抵抗領域１３にのみ接する構造であってもよい。つまり、本変形例に係る窒化物半導体装置では、ドレイン電極７およびドレイン電極７と接続される第２のドレイン電極１１は、いずれも第４の窒化物半導体層９に接触しない。なお、高抵抗領域１３は、第４の窒化物半導体層９の上面には限られず、側面にあってもよい。
【００６０】
窒化物半導体装置１０３、１０６を用いることにより、図５及び図６にて示した窒化物半導体装置１０４、１０５の効果と同等の効果を得ることができる。また、ドレイン電極７およびドレイン電極７に接続される第２のドレイン電極１１が、第４の窒化物半導体層９および高抵抗領域１３のうち高抵抗領域１３にのみ直接接することにより、ドレイン電極７と第４の窒化物半導体層９との間の電気抵抗が増大し、ドレイン・基板間のリーク電流を大幅に低減することができる。さらにドレイン・ソース間容量やドレイン・ゲート間容量もより低減でき、高速動作が可能となる。
【００６１】
（第７の変形例）
次に、実施の形態の第７の変形例に係る窒化物半導体装置について説明する。実施の形態の第７の変形例に係る窒化物半導体装置は、第３の窒化物半導体層８の下方に位置する第２の窒化物半導体層４の部分にリセス部があることを特徴とする。
【００６２】
図８及び図９に、実施の形態の第７の変形例である、第３の窒化物半導体層８の下方に位置する第２の窒化物半導体層４の部分にリセス部がある窒化物半導体装置１０７、１０８の断面構造を示す。また、本変形例ではＩＩＩ族窒化物半導体を用いて記述しているが、本発明は、それに限定を受けるものではない。また図８、図９は、最小の構成を示しており、これに限定を受けるものではない。
【００６３】
窒化物半導体装置１０７、１０８は、図１〜図７にて示した窒化物半導体装置１００〜１０６と比べて、第３の窒化物半導体層８下の第２の窒化物半導体層４にリセス部１４がある点で相違する。なお、リセス部１４は図８で示すように、第２の窒化物半導体層４の途中で止まっていてもよく、また、図９で示すように、第２の窒化物半導体層４を貫通して、第１の窒化物半導体層３に達して、再成長層１５により第２の窒化物半導体層４が再接続されていてもよい。その場合の再成長層１５は、第２の窒化物半導体層４と同様、ＡｌＧａＮ（他にも例えばＩＩＩ族窒化物半導体であるＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等）からなり、再成長層１５は、第１の窒化物半導体層３よりもバンドギャップが大きい。
【００６４】
図８のリセス部１４直下の第２の窒化物半導体層４の残膜厚、もしくは、図９のリセス部１４直上の再成長層１５膜厚は、半導体装置のしきい値電圧と相関があり、ノーマリオフ動作するためには、Ａｌ組成２０％の場合、設定するしきい値電圧（Ｖｔｈ）によって異なるが、ＡｌＧａＮ膜厚が１０〜２５ｎｍの範囲内、望ましくは２０ｎｍ程度である必要がある。
【００６５】
窒化物半導体装置１０７、１０８を用いることにより、図１〜図７にて示した窒化物半導体装置１００〜１０６に比べて、再成長工程を含むため製造コストが掛かるものの、第２の窒化物半導体層４をしきい値電圧とは無関係に厚くすることが可能となり、また、第２の窒化物半導体層４のＡｌ組成を高くすることもできるため、二次元電子ガス層５のキャリア濃度を増大させることができる。これによりオン抵抗を低減し、最大ドレイン電流を増大することができる。また、リセス部１４以外の第２の窒化物半導体層４の表面から二次元電子ガス層５を物理的に離すことができ、第２の窒化物半導体層４表面の表面準位にトラップされる電子の影響を取り除くことができ、電流コラプスを大幅に低減できる。
【００６６】
（製造方法）
次に、実施の形態に係る窒化物半導体装置の製造方法について説明する。
【００６７】
図１０の（ａ）〜（ｅ）は、図５にて示した窒化物半導体装置１０４の製造方法を示す工程図である。尚、図１０は最小の構成を説明しており、これに限定を受けるものではない。また、本製造方法の順序はこれに限定されるものではない。
【００６８】
まず、適宜な（１１１）面のＳｉ基板１（他にも例えばＳａｐｐｈｉｒｅ、ＳｉＣ、ＧａＮ、ＡｌＮ等の基板）上に、既知のＭＯＣＶＤ法等のエピタキシャル成長技術を用いて、適宜なバッファ層２（例えばＩＩＩ族窒化物半導体であるＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等の単層もしくは複数層）を形成し、その上にＧａＮからなる第１の窒化物半導体層３（他にも例えばＩＩＩ族窒化物半導体であるＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等）を形成し、その上に第１の窒化物半導体層３よりもバンドギャップが大きいＡｌＧａＮからなる第２の窒化物半導体層４（他にも例えばＩＩＩ族窒化物半導体であるＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等）を形成し、その上にｐ−ＧａＮからなるｐ型の不純物（Ｍｇ、Ｚｎ、Ｃ等）を含む第５の窒化物半導体層１６（他にも例えばＩＩＩ族窒化物半導体であるｐ−ＩｎＧａＮ、ｐ−ＡｌＧａＮ、ｐ−ＡｌＩｎＧａＮ等）を連続的に形成する（図１０（ａ））。
【００６９】
第２の窒化物半導体層４がＡｌＧａＮである場合、ノーマリオフ動作するためには、Ａｌ組成２０％の場合、設定するしきい値電圧（Ｖｔｈ）によって異なるが、ＡｌＧａＮ膜厚が１０〜２５ｎｍの範囲内、望ましくは２０ｎｍ程度である必要がある。また、その際、第５の窒化物半導体層１６がｐ−ＧａＮである場合、膜厚は５０〜５００ｎｍの範囲内、望ましくは１００ｎｍ程度であればよく、ｐ型の第１の不純物がＭｇである場合、ドーピング濃度は１〜１０×１０１９ｃｍ−３の範囲内、望ましくは５×１０１９ｃｍ−３であればよい。なお、Ｍｇを５×１０１９ｃｍ−３程度ドーピングしたｐ−ＧａＮのキャリア濃度は、Ｍｇの活性化率は数％以下と非常に低く、実質１〜５×１０１７ｃｍ−３程度である。
【００７０】
次に、既知のフォトリソグラフィ技術を用いてレジストパターン１７ａを形成し、既知のドライエッチング技術を用いてｐ−ＧａＮからなる、ｐ型の不純物（Ｍｇ、Ｚｎ、Ｃ等）を含む、第５の窒化物半導体層１６を選択的に除去する。これにより、ｐ−ＧａＮからなる、ｐ型の第１の不純物（Ｍｇ、Ｚｎ、Ｃ等）を含み、ソース電極に近い第３の窒化物半導体層８と、ｐ−ＧａＮからなる、ｐ型の第２の不純物（Ｍｇ、Ｚｎ、Ｃ等）を含み、ドレイン電極に近い第４の窒化物半導体層９を、互いに離間して形成する。（図１０（ｂ））。
【００７１】
なお、本製造方法では、第３の窒化物半導体層８に含まれるｐ型の第１の不純物と第４の窒化物半導体層９に含まれるｐ型の第２の不純物は、先行する工程で作った第５の窒化物半導体層１６に由来するので、不純物も、不純物濃度も同じであるが、必ずしも同じである必要はない。その場合は、第３の窒化物半導体層８と第４の窒化物半導体層９は選択再成長等により別々に形成してもよい。
【００７２】
続いて、ｐ型の不純物を含む第３の窒化物半導体層８と第４の窒化物半導体層９のｐ型不純物であるＭｇを活性化させるため、窒素ガス中、８００℃の温度において、３０分程度の活性化アニールを実施する（図示せず）。この活性化アニールにより、ｐ型元素であるＭｇを不活性にしている水素との結合を切り、Ｍｇの活性化率が向上し、ｐ型の不純物を含む第３の窒化物半導体層８と第４の窒化物半導体層９がｐ−ｎ接合により空乏層１０を形成し、直下の二次元電子ガス層５を空乏化させる。これによりトランジスタのゲートとして作用する第３の窒化物半導体層８のしきい値電圧は正になり、ノーマリオフ動作となる。
【００７３】
続いて再度、既知のフォトリソグラフィ技術を用いて、第４の窒化物半導体層９の上面に開口部を有するレジストパターン１７ｂを形成する。このレジストパターン１７ｂの開口部を通して既知のイオン注入技術やプラズマ照射技術により、第３の不純物を第４の窒化物半導体層９に導入し、第４の窒化物半導体層の比抵抗よりも高い比抵抗を有す高抵抗領域１３を形成する（図１０（ｃ））。
【００７４】
高抵抗領域１３に含まれる第３の不純物は、高抵抗領域１３を不活性化し、高抵抗化するために、Ｆ、Ｂ、Ａｒ、Ｈｅ、Ｆｅ、Ｃｒ、Ｚｎ、Ｃａ、Ｔｉの内少なくとも一つであって、望ましくはＦやＦｅ等、ｎ型もしくはｐ型の窒化物半導体を完全に不活性化し、高抵抗化する元素であることが望ましい。
【００７５】
ただし、第３の不純物、例えばＦをプラズマ照射で導入する場合、ガスとしてＣＦ４やＳＦ６等を用いるのが一般的であるが、第４の窒化物半導体層９領域にＦと同時にＣやＳも導入されてしまう。これらの目的外の元素が第４の窒化物半導体層９領域に注入されてしまうことにより、リーク電流の発生要因となりうる。またプラズマ照射により、第４の窒化物半導体層９領域にプラズマダメージが入り、表面準位が増加したり、表面ラフネスが増大したりする等の理由により、同じくリーク電流の発生要因となりうる。そのため、高抵抗領域１３の形成にはプラズマ照射は望ましい工法ではなく、可能ならばイオン注入により高抵抗領域１３を形成するべきである。
【００７６】
また、高抵抗領域１３を不活性化し、高抵抗化するためには第３の不純物のピーク濃度は１×１０１８ｃｍ−３以上、望ましくは２×１０１８ｃｍ−３以上であることが望ましい。また上記第３の不純物量を、第４の窒化物半導体層９に全体に含まれる第３の不純物の平均濃度（第４の窒化物半導体層９の総体積に含まれる第３の不純物の単位体積あたりの量）に換算すると、１×１０１７ｃｍ−３以上であることが望ましい。第３の不純物としてＦを用いる場合、イオン注入はＢＦ３ガス等からＦ＋もしくはＢＦ２＋等を選択し注入する。イオン注入の加速エネルギーは１０〜１００ｋｅＶの範囲内で、望ましくは４０ｋｅＶ程度、ドーズ量は１×１０１３ｃｍ−２以上、望ましくは５×１０１３ｃｍ−２程度必要である。
【００７７】
注入深さは、第４の窒化物半導体層９を突き抜けて第２の窒化物半導体層４に達してもよいが、二次元電子ガス５が形成され、チャネルとして作用する第１の窒化物半導体層３まで達してしまうと、オン動作時のゲート直下の二次元電子ガス層５が減少してしまい、オン抵抗が増大してしまうため望ましくない。そのため、第３の不純物の注入深さは第２の窒化物半導体層４の底部を越えない、望ましくはプロセスのバラツキを考慮し、第２の窒化物半導体層４の底部よりも、１０ｎｍ上方以上で止まることが重要である。
【００７８】
また、レジストパターン１７ｂの開口部は、イオン注入して高抵抗化させるため、選択的に形成した第４の窒化物半導体層９の上面端の内側である必要がある。レジストパターン１７の開口部が上面端の外側に落ちた場合、イオン注入により、第１の窒化物半導体層３や第２の窒化物半導体層４を高抵抗化させてしまい、デバイスのオン抵抗が大幅に悪化し、ＦＥＴとして動作しなくなってしまう。
【００７９】
ただし、図１０（ｂ）で示したような、第５の窒化物半導体層１６を選択ドライエッチング技術により離間した第３の窒化物半導体層８と第４の窒化物半導体層９を形成する前に、既知のイオン注入技術により、高抵抗領域１３を形成する場合は、高抵抗領域１３が第４の窒化物半導体層９の上面全てにあってもよい（図示せず）。
【００８０】
続いて、既知の酸素アッシング技術や有機のレジスト除去技術等を用いてレジストパターン１７を除去し、既知のフォトリソグラフィ技術や蒸着技術やリフトオフ技術、スパッタ技術、ドライエッチング技術等を用いて、ソース電極６及びドレイン電極７を形成する（図１０（ｄ））。
【００８１】
ソース電極６及びドレイン電極７は、二次元電子ガス層５、第２の窒化物半導体層４、第１の窒化物半導体層３のいずれかにオーミック接触するＴｉ、Ａｌ、Ｍｏ、Ｈｆ等の金属を１つもしくは２つ以上組み合わせた電極からなり、二次元電子ガス層５に電気的に接続されていればよい。例えば、第２の窒化物半導体層４の表面上に形成してもよく、また、既知のオーミックリセス技術（図示せず）を用いて、二次元電子ガス層５、第２の窒化物半導体層４、第１の窒化物半導体層３の一部に接していればよい。ソース電極６及びドレイン電極７は、コンタクト抵抗の低減のためアニール処理を施してもよい。
【００８２】
また、ドレイン電極７は、第４の窒化物半導体層９の上まで覆ってもよく、図４や図６で示したように、レジストパターンを用いて同じ工程で離間して、第２のドレイン電極１１を形成してもよいし、別工程で第２のドレイン電極１１を形成してもよい。
【００８３】
最後に、既知のフォトリソグラフィ技術や蒸着技術やリフトオフ技術、スパッタ技術、ドライエッチング技術等を用いて、ゲート電極１０を形成する（図１０（ｅ））。
【００８４】
高抵抗領域１３は、ｐ型の不純物を含む第４の窒化物半導体層９の中にあればどこでもよく、例えば第４の窒化物半導体層９の最表面にあってもよく、中心部にあってもよく、第４の窒化物半導体層９の中でまだら（分散）して存在していてもよいが、ドレイン・基板間リーク電流を抑制するためには、高抵抗層１３は第４の窒化物半導体層９の最表面にあり、極力、ドレイン電極７（もしくは、第２のドレイン電極１１がある場合は、第２のドレイン電極１１）と接していることが望ましい。
【００８５】
ゲート電極１０は、Ｔｉ、Ｎｉ、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、ＷＳｉ、Ｔａ、ＴｉＮ、Ａｌ、Ｍｏ、Ｈｆ、Ｚｒ等の金属を１つもしくは２つ以上組み合わせた電極であればよい。ただしゲート電極１０に、ｐ型の第１の不純物を含む第３の窒化物半導体層８にショットキ接触をする金属を用いる場合、ゲート電圧を６Ｖ以上加えた場合にはゲートが破壊する等、ゲート信頼性に問題が発生する可能性が高い。そのため、ゲートの信頼性を確保するためには、ｐ型の第３の窒化物半導体層８にオーミック接触する、もしくはコンタクト抵抗が低い金属であるＮｉ、Ｐｔ、Ｐｄ、Ａｕ、Ｔｉ、Ｃｒ、Ｉｎ、Ｓｎ等の金属を１つもしくは２つ以上組み合わせた電極を用いることが望ましい。
【００８６】
なお、図４や図６で示したような、第２のドレイン電極１１は、レジストパターンを用いて同じゲート電極８形成工程で同時に形成してもよい。その場合は、第２のドレイン電極１１は、ゲート電極１０と同じＴｉ、Ｎｉ、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、ＷＳｉ、Ｔａ、ＴｉＮ、Ａｌ、Ｍｏ、Ｈｆ、Ｚｒ等の金属を１つもしくは２つ以上組み合わせた電極となる。
【産業上の利用可能性】
【００８７】
本発明は、ノーマリオフ動作を実現できる半導体装置を低コストで提供でき、もってパワーデバイスの性能を向上させることができる。
【符号の説明】
【００８８】
１  基板
２  バッファ層
３  第１の窒化物半導体層
４  第２の窒化物半導体層
５  二次元電子ガス層
６  ソース電極
７  ドレイン電極
８  第３の窒化物半導体層
９  第４の窒化物半導体層
１０  ゲート電極
１１  第２のドレイン電極
１２  空乏層
１３  高抵抗領域
１４  リセス部
１５  再成長層
１６  第５の窒化物半導体層
１７  レジストパターン
【図１】
2020053585.tif 000003
【図２】
2020053585.tif 000004
【図３】
2020053585.tif 000005
【図４】
2020053585.tif 000006
【図５】
2020053585.tif 000007
【図６】
2020053585.tif 000008
【図７】
2020053585.tif 000009
【図８】
2020053585.tif 000010
【図９】
2020053585.tif 000011
【図１０】
2020053585.tif 000012