(57)【要約】【課題】回路基板上へはんだ実装が可能な歪センサ抵抗器を提供する。【解決手段】歪センサ抵抗器１０は全体がチップ形状を有し、その絶縁基板２０の上面のほぼ中央には抵抗体（薄膜歪抵抗層）１１が形成され、抵抗体１１の両端部に表面電極１５ａ，１５ｂを積層して、抵抗体と電気的に接続する。抵抗体１１の上部全体と表面電極１５ａ，１５ｂの一部は保護膜（保護コート）１９で覆われ、回路基板等へのはんだ実装が可能になる。【選択図】図２
2020053433.tif 000002
【特許請求の範囲】
【請求項１】
所定の厚さと所定の曲げ強度を有し、平面視ほぼ矩形状の絶縁基板と、
前記絶縁基板の表面のほぼ中央に形成された薄膜感歪抵抗層と、
前記絶縁基板の表面両端部に形成され前記薄膜感歪抵抗層と電気的に接続された表面電極層と、
前記絶縁基板の裏面両端部に形成され前記表面電極層と電気的に接続された裏面電極層と、
を備え、
前記裏面電極層によってはんだ実装を可能にしたチップ形状を有することを特徴とする歪センサ抵抗器。
【請求項２】
所定の厚さと所定の曲げ強度を有し、平面視ほぼ矩形状の絶縁基板と、
前記絶縁基板の表面のほぼ中央に形成された薄膜感歪抵抗層と、
前記絶縁基板の表面両端部に形成され前記薄膜感歪抵抗層と電気的に接続された表面電極層と、
を備え、
前記表面電極層によってはんだ実装を可能にしたチップ形状を有することを特徴とする歪センサ抵抗器。
【請求項３】
前記所定の厚さは５０〜１００μｍであり、前記所定の曲げ強度は８００〜１２００ＭＰａであることを特徴とする請求項１または２に記載の歪センサ抵抗器。
【請求項４】
前記薄膜感歪抵抗層は、前記絶縁基板の長手方向に延伸する抵抗パターンからなることを特徴とする請求項１または２に記載の歪センサ抵抗器。
【請求項５】
前記抵抗パターンは蛇行パターンと、該蛇行パターンに接続され該蛇行パターンの線幅よりも膨出した形状を有する膨出パターンとを有することを特徴とする請求項４に記載の歪センサ抵抗器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪センサ素子としての薄膜感歪抵抗層を備えた歪センサ抵抗器に関する。
【背景技術】
【０００２】
産業機器、輸送機器、建築物、インフラ構造物、医療機器等、多くの分野において、その機器や構造物の表面等における応力測定の手段として歪ゲージと呼ばれるセンサが使用されている。従来より使用されている一般的な歪ゲージは、例えば特許文献１等に開示されているように、フィルム状のフレキシブルな構造を有し、被測定対象物に接着剤で張り付けて使用することを特徴としている。
【０００３】
すなわち、従来の歪ゲージは、薄い電気絶縁物からなるベース材に金属箔の蛇行パターンを貼り付け、有機物のラミネートフィルムで挟み込み、さらに蛇行パターンの両端にりード線を取り付けた構造を有し、専用の接着剤で測定対象物に貼り付けることで歪を計測する。
【０００４】
このような従来の歪ゲージには、接着方法や形状に課題が有り、歪の測定が困難な対象物もある。例えば、コンピュータ用のポインティングデバイスの一種であるポインティングスティックは、プリント基板上の歪抵抗素子に加えられた歪を検出して、コンピュータ画面上の力ーソルを動かす電子デバイスであるが、従来の歪ゲージは、その構造上の理由等により、このような歪計測を利用する電子デバイスには適用できない。
【０００５】
さらにコンピュータの小型化とともに、上記のような電子デバイスも小型化が進み、使用されるセンサ素子も小型で省スペースに設置できるものが必要となってきている。したがって、歪抵抗素子を直接、回路基板上に形成するのが一般的である。
【０００６】
例えば特許文献２では、プリント基板上に力ーボン抵抗を焼き付けてブリッジ回路を形成している。また、特許文献３では、セラミック回路基板上に厚膜抵抗体を形成してブリッジ回路を構成している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１８−１３２５３１号公報
【特許文献２】特開２００１−２３６１７５号公報
【特許文献３】特開２００２−１５７０６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来の歪ゲージは、上述したように接着剤を使用して被測定対象物に貼り付ける必要があり、端子部分にはリード線を接続する必要があるため、ポインティングスティックのような小型の電子デバイスに適用するには不向きな素子形状である。また、被測定対象物への貼付けに使用する接着剤は、接着方法や接着する基材との相性によっては密着性が十分にとれない可能性があり、確実かつ安定した歪測定を実現することが難しいという問題がある。
【０００９】
ポインティングデバイスに使用される歪抵抗素子は、樹脂やセラミック板上に直接形成されているが、このような直接形成では、ブリッジを構成するいずれかーつの歪抵抗素子に故障が発生した場合、回路全体を作り直す必要があり、そのためのコストがかかるという問題もある。
【００１０】
また、特許文献２には、プリント基板上に歪センサ素子を直接、形成した後、その他、センサに必要な部品をはんだ実装する例が記載されている。このように歪センサ素子とその他の電子部品の搭載が別々の工程で行われるため、製作工程が複雑化するという問題がある。
【００１１】
本発明は、上述した課題に鑑みてなされたものであり、その目的とするところは、回路基板にはんだ実装することができるチップ形状の歪センサ抵抗器を提供することである。
【課題を解決するための手段】
【００１２】
上記の目的を達成し、上述した課題を解決する一手段として以下の構成を備える。すなわち、本発明に係る歪センサ抵抗器は、所定の厚さと所定の曲げ強度を有し、平面視ほぼ矩形状の絶縁基板と、前記絶縁基板の表面のほぼ中央に形成された薄膜感歪抵抗層と、前記絶縁基板の表面両端部に形成され前記薄膜感歪抵抗層と電気的に接続された表面電極層と、前記絶縁基板の裏面両端部に形成され前記表面電極層と電気的に接続された裏面電極層とを備え、前記裏面電極層によってはんだ実装を可能にしたチップ形状を有することを特徴とする。
【００１３】
また、本発明に係る歪センサ抵抗器は、所定の厚さと所定の曲げ強度を有し、平面視ほぼ矩形状の絶縁基板と、前記絶縁基板の表面のほぼ中央に形成された薄膜感歪抵抗層と、前記絶縁基板の表面両端部に形成され前記薄膜感歪抵抗層と電気的に接続された表面電極層とを備え、前記表面電極層によってはんだ実装を可能にしたチップ形状を有することを特徴とする。
【００１４】
例えば、前記所定の厚さは５０〜１００μｍであり、前記所定の曲げ強度は８００〜１２００ＭＰａであることを特徴とする。例えば、前記薄膜感歪抵抗層は、前記絶縁基板の長手方向に延伸する抵抗パターンからなることを特徴とする。また、例えば、前記抵抗パターンは蛇行パターンと、該蛇行パターンに接続され該蛇行パターンの線幅よりも膨出した形状を有する膨出パターンとを有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、回路基板に歪センサ抵抗器をはんだ付けにより実装できるので、基板との安定な接続が確保でき、測定対象物の応力状態を乱さないで安定した歪計測が可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る歪センサ抵抗器の上面図である。
【図２】実施形態に係る歪センサ抵抗器を、図１のＡ−Ａ’矢視線に沿って切断したときの断面図である。
【図３】実施形態に係る歪センサ抵抗器の抵抗パターンの一例を示す図である。
【図４】実施形態に係る歪センサ抵抗器の製造工程を時系列で示すフローチャートである。
【図５】実施形態に係る歪センサ抵抗器の変形例を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明に係る実施形態について、添付図面を参照して詳細に説明する。図１は、本実施形態に係る歪センサ抵抗器の上面図である。また、図２は、歪センサ抵抗器を図１のＡ−Ａ’矢視線に沿って切断したときの断面図である。
【００１８】
本実施形態に係る歪センサ抵抗器１０は、絶縁基板２０の上面のほぼ中央に形成された抵抗体（薄膜歪抵抗層）１１と、抵抗体１１の両端部においてその抵抗体に積層して形成され、かつ、抵抗体と電気的に接続された表面電極１５ａ，１５ｂと、抵抗体１１の上部全体と表面電極１５ａ，１５ｂの一部を覆う保護膜（保護コート）１９、絶縁基板２０の下面の両端部に形成された裏面電極１７ａ，１７ｂ、および絶縁基板２０の長手方向の両端面に形成された端面電極２１ａ，２１ｂとにより構成される。以下、本発明の実施形態においては歪センサ抵抗器１０は回路基板にはんだ付けにより実装することを想定しているが、これに限定するものではない。ワイヤーボンディングや導電性接着剤等による実装を適宜選択することができる。
【００１９】
絶縁基板２０は、例えばアルミナ（Ａｌ2Ｏ3）、ジルコニア（ＺｒＯ2）等からなり、厚さＴが５０〜１００μｍの矩形状（直方形状）の絶縁性基板である。また、絶縁基板２０の曲げ強度は、例えば８００〜１２００ＭＰａである。したがって、絶縁基板２０は可撓性を有する。なお、歪センサ抵抗器１０の歪ゲージとしての感度を向上させるため、絶縁基板２０の裏面（薄膜歪抵抗層を形成した面の反対側）を湾曲させたり、溝を形成しても良い。
【００２０】
歪センサ抵抗器１０は、例えば長手方向の寸法Ｌが１．０〜３．２ｍｍ、短手方向の寸法Ｗが０．５〜１．６ｍｍのチップ形状（はんだによる面実装可能な形状）を有している。
【００２１】
歪センサ抵抗器１０は、付加された外力により抵抗パターンが伸び縮みすると抵抗値が変化するという原理を利用しており、機械的な歪量を電気量に変換するためには、外力がそのまま抵抗値の変化として現れることが歪センサとして重要になる。よって、歪センサ抵抗器１０は、全体形状がチップ形状であって、その裏面電極１７ａ，１７ｂを基板にはんだ付け可能にすることで、歪センサ抵抗器１０も基板上に安定して固定され、抵抗パターンに加わる外力変化に対して確実に歪量を計測できる。
【００２２】
図３は、抵抗体１１の抵抗パターンの一例である。抵抗体１１は、薄膜感歪抵抗層であり、歪ゲージとしての感度を向上させるため、絶縁基板の歪み方向に対して垂直（図３において符号Ｂで示す長手方向に並行）になるようにパターン形成されている。抵抗体１１は、蛇行パターン２３、膨出パターン２４、（抵抗値）粗調整パターン２５からなり、それらが直列に接続されている。
【００２３】
膨出パターン２４は、蛇行パターンの線幅から膨出した形状の抵抗体である。粗調整パターン２５は、膨出パターン２４と同様に蛇行パターンの線幅から膨出するとともに、その中央部分の抵抗体をほぼ矩形状に除去することで、パターンが周回する形状となっている。膨出パターン２４と粗調整パターン２５は、それぞれの基部側において相互に接続されている。
【００２４】
基板上を蛇行する形状を有する蛇行パターン２３は、その一方端部が粗調整パターン２５の一端に接続され、他方端部が表面電極１５ａに接続されている。また、膨出パターン２４は一方端部が粗調整パターン２５に接続され、他方端部が表面電極１５ｂに接続されている。
【００２５】
なお、従来の歪センサ素子は、１対の電極を基板の一端側に設けているが、本実施形態に係る歪センサ抵抗器１０では、図１等に示すように絶縁基板２０の両端に電極を配置している。こうすることで、回路基板等への実装性を向上させ、回路基板上に配された配線のライン上に歪センサ素子を配置できるため省スペース化を図ることができるとともに、電極間の電気的な短絡や沿面放電を防止している。
【００２６】
本実施形態に係る歪センサ抵抗器１０は、上記のように絶縁基板２０の厚さが薄いため、絶縁基板２０は半透明となる。よって、フェイスダウン実装した状態でも上述した抵抗体１１の抵抗パターンが外部から透けて見える。このことは、歪センサ抵抗器１０を回路基板等に実装したままの状態で抵抗パターンの損傷等を目視で確認でき、異常のある素子を実装状態のまま特定し、交換が可能となるという利点を生む。特に、保護膜１９に透明性のある樹脂を用いた時にこの抵抗パターンの確認が容易となる。本実施形態においては、保護膜１９として、ポリイミドを用いている。
【００２７】
本実施形態における構成以外にも、図５に示す歪センサ抵抗器３０のようにフェイスダウン実装に適するよう絶縁基板２０の上面のほぼ中央に形成された抵抗体（薄膜歪抵抗層）１１と、抵抗体１１の両端部においてその抵抗体に積層して形成され、かつ、抵抗体と電気的に接続された表面電極１５ａ，１５ｂと、抵抗体１１の上部全体と表面電極１５ａ，１５ｂの一部を覆う保護膜（保護コート）１９とにより構成しても良い。
【００２８】
また、絶縁基板２０の両面のほぼ中央に抵抗体（薄膜歪抵抗層）を形成し、抵抗体の両端部に表面電極および裏面電極を電気的に接続するよう積層し、抵抗体の上部全体と電極の一部を覆う保護膜とにより構成しても良い。このとき、表面電極および裏面電極は互いに電気的に接続しないように構成することにより、このような構成は、ブリッジ回路に適用する場合に好適となる。
【００２９】
次に、本実施形態に係る歪センサ抵抗器の製造工程について説明する。図４は、本実施形態に係る歪センサ抵抗器の製造工程を時系列で示すフローチャートである。図４のステップＳ１１において、上述した絶縁基板を準備する。ここでは多数個取り用の大判の絶縁基板を準備する。続くステップＳ１３では、絶縁基板の表面と裏面それぞれ、または表面か裏面のいずれかに、基板分割用の溝として基板の一方向に一次分割用の溝を形成し、さらに、その方向と直交する方向に二次分割用の溝を形成する。
【００３０】
ステップＳ１５において、絶縁基板の表面であって、上述した分割用の溝で区分された各々の領域に、スパッタリングおよび蒸着によって、薄膜歪抵抗層となる、例えば厚さ約１００〜４００ｎｍの皮膜（薄膜感歪抵抗層）を形成する。ここでは、薄膜歪抵抗層材料として、例えばＮｉＣｒ，ＮｉＣｒＳｉ，ＮｉＣｒＡｌ，Ｃｒ系材料を使用する。薄膜感歪抵抗層材料としてＮｉＣｒ，ＮｉＣｒＳｉ，ＮｉＣｒＡｌ等を用いた場合には、歪センサ抵抗器の特性はゲージ率が１．５〜３．０、ＴＣＲ（−５５℃〜１５５℃）が±５０ｐｐｍ／Ｋとなる。薄膜感歪抵抗層材料としてＣｒ系材料（ＣｒＯ，ＣｒＮ）を用いた場合には、歪センサ抵抗器の特性はゲージ率が５．０〜２０、ＴＣＲ（２０℃〜５０℃）が±１００ｐｐｍ／Ｋとなる。薄膜感歪抵抗体層材料は求められる特性によって適宜選択することができる。
【００３１】
ステップＳ１７において、スパッタリングおよび蒸着により、例えば厚さ１μｍのＣｕ薄膜を上記の抵抗皮膜に積層する。そして、ステップＳ１９で、例えばフォトリソグラフィーによってＣｕ電極パターン（図１等の表面電極１５ａ，１５ｂ）を形成する。表面電極は、絶縁基板の長手方向両端部において、抵抗皮膜と部分的に重なりながら抵抗皮膜を挟むように形成されている。これにより、抵抗皮膜と表面電極の電気的な接続が確保される。
【００３２】
ステップＳ２１では、例えばフォトリソグラフィーにより、図３に示す歪抵抗体の抵抗素子パターンを形成する。そして、ステップＳ２３で、熱処理によって薄膜抵抗体の抵抗温度係数（ＴＣＲ：Temperature Coefficient of Resistance）を調整する。
【００３３】
ＴＣＲは、温度変化に対する電気抵抗の変化の傾きであり、抵抗体の材質（組成）によって変化するが、熱処理によっても変化する。そこで、上記ステップＳ２３による熱処理によって、歪センサ素子としての抵抗体薄膜のＴＣＲを最小かつ安定させ、抵抗値のバラツキを小さくする。
【００３４】
なお、ステップＳ２１において、熱処理とともに、例えば、表面電極間で計測した抵抗値をもとにレーザビームにより抵抗体のパターンに切れ込み（トリミング溝）を入れて、抵抗体の抵抗値を調整してもよい。
【００３５】
ステップＳ２５では、絶縁基板の下面両端部に一対の裏面電極（図２の裏面電極１７ａ，１７ｂ）を形成する。ここでは、例えば、四角形状に開口したメタルマスクを基板の裏面に密着させ、スパッタリングによってＣｕ電極を形成する。続くステップＳ２７において、上記ステップＳ１５で形成した歪抵抗体を覆うように樹脂（ポリイミド）をスクリーン印刷して、抵抗体の保護膜（保護コート）を形成する。保護膜の厚さは、例えば１０〜１７μｍとする。
【００３６】
ステップＳ２９では、例えばダイシングによって、絶縁基板に設けた一次分割用の溝を分割ラインとする分割を行って、絶縁基板を短冊状に分割する。ステップＳ３１では、短冊状に分割した基板を積み重ね、一方の破断面（両側部）に対して、例えばスパッタリングによってＮｉＣｒ系薄膜による端面電極（図２の端面電極２１ａ，２１ｂ）を形成する。なお、歪センサ抵抗器をフェイスダウン実装する場合には、例えば図５に示す歪センサ抵抗器３０のように、上述した端面電極および裏面電極は形成しなくても良い。
【００３７】
ステップＳ３３では、上記のように短冊状に分割して端面電極を形成した基板を、絶縁基板に設けた二次分割用の溝にしたがって分割し、歪センサ抵抗器を個片に分割する。
【００３８】
ステップＳ３５では、端面電極と裏面電極の全体、および表面電極の一部を覆うように、例えばニッケル（Ｎｉ）、錫（Ｓｎ）によりめっき層（図２のめっき層２９ａ，２９ｂであり、外部電極ともいう）を形成する。めっき層は、例えば、ニッケル等で下地めっきを施した後、はんだめっき（錫めっき）処理する等の積層構造としてもよい。めっき層の厚さは、例えば３〜５μｍである。
【００３９】
なお、上述のように絶縁基板２０の厚さが薄く、歪センサ抵抗器１０が半透明であることから、上記の製造工程において絶縁基板を短冊または個片に分割する際、歪センサ抵抗器１０の裏面側からでも抵抗パターンを目視で確認できる。そのため、分割用の位置決めマーク等が不要になる。また、製造工程において特定の歪センサ抵抗器形成領域に不良が生じた場合、裏面から当該領域にマーキングを施すことにより、個片分割後に容易に取り除くことができ、生産性が向上する。
【００４０】
以上説明したように、歪センサ抵抗器をチップ形状とすることによって回路基板上へのはんだ実装が可能となり、基板との安定した接続により安定した歪計測が可能となる。すなわち、はんだ付けにより歪センサ抵抗器が基板に強固に固定され、加えられた応力状態がそのまま歪抵抗素子に反映されるので、従来のように接着剤により貼付けて使用する形態に比べて応答性および信頼性が大幅に向上する。その結果、抵抗の歪による変化であるゲージ率を高くすることができる。
【００４１】
また、薄膜感歪抵抗層である抵抗パターンを、絶縁基板の長手方向に並行して形成することで、一方向の引張、圧縮に対する抵抗体断面積の変化を歪（応力変化）として確実に計測できる。
【００４２】
さらに、基板上に他の部品とは独立して実装できるので、故障あるいは不具合のある歪センサ抵抗器のみを基板から取り外すことが可能となり、回路全体を取り換える場合と比較してコストの削減を行える。
【００４３】
一方、はんだ実装が可能であって、回路基板に組み込みやすい形状であるため、基板上にその他の電子部品と一緒に実装でき、歪センサ抵抗器を他の部品よりも先に実装、あるいは後から実装する必要がないので、実装基板の製造時間の短縮、製造コストの削減ができる。
【００４４】
また、長手方向の両端側に、はんだ付け用の外部電極を有する実装タイプであるため、従来のひずみゲージのように一方端に設けた電極部からの信号引出し線が不要となり、様々な回路パターンに適用できるので、実装場所、実装方向等、実装性の自由度が向上する。
【００４５】
なお、本発明の歪センサ抵抗器は、ヒューズ素子や薄膜チップ抵抗器等として使用することもできる。
【符号の説明】
【００４６】
１０，３０  歪センサ抵抗器
１１    抵抗体（薄膜歪抵抗層）
１５ａ，１５ｂ  表面電極
１７ａ，１７ｂ  裏面電極
１９  保護膜（保護コート）
２０  絶縁基板
２１ａ，２１ｂ    端面電極
２３  蛇行パターン
２４  膨出パターン
２５  粗調整パターン
２９ａ，２９ｂ  めっき層
【図１】
2020053433.tif 000003
【図２】
2020053433.tif 000004
【図３】
2020053433.tif 000005
【図４】
2020053433.tif 000006
【図５】
2020053433.tif 000007