(57)【要約】【課題】低損失な性能と、温度や通電条件に対し安定したｄｖＣＥ／ｄｔのスイッチングを可能とする半導体装置を提供する。【解決手段】前記課題を解決するため、半導体装置は、第１のゲート端子と第２のゲート端子を有するデュアルゲートＩＧＢＴから成り、第１のゲート端子は、デュアルゲートＩＧＢＴの非導通状態から導通状態への移行時に、閾値電圧以上の電圧が第２のゲート端子より第１の所定時間先行して印加され、第２のゲート端子は、デュアルゲートＩＧＢＴの導通状態から非導通状態への移行時に、閾値電圧未満の電圧が第１のゲート端子より第２の所定時間先行して印加され、非導通状態から導通状態への移行時および導通状態から非導通状態への移行時に発生するデュアルゲートＩＧＢＴのコレクタエミッタ間電圧の時間変化が略一定となるように、第１および第２の所定時間を可変に制御する。【選択図】図１
2020162022.tif 000002
【特許請求の範囲】
【請求項１】
第１のゲート端子と第２のゲート端子を有するデュアルゲートＩＧＢＴから成る半導体装置であって、
前記第１のゲート端子は、前記デュアルゲートＩＧＢＴの非導通状態から導通状態への移行時に、閾値電圧以上の電圧が前記第２のゲート端子より第１の所定時間先行して印加され、
前記第２のゲート端子は、前記デュアルゲートＩＧＢＴの導通状態から非導通状態への移行時に、前記閾値電圧未満の電圧が前記第１のゲート端子より第２の所定時間先行して印加され、
前記した非導通状態から導通状態への移行時および前記した導通状態から非導通状態への移行時に発生する前記デュアルゲートＩＧＢＴのコレクタエミッタ間電圧の時間変化が略一定となるように、前記第１および前記第２の所定時間を可変に制御する
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第１および前記第２の所定時間は、前記デュアルゲートＩＧＢＴの温度および通電電流量に応じて可変に制御される
ことを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記第１の所定時間は、前記デュアルゲートＩＧＢＴの前記温度が高くかつ前記通電電流量が高くなるほど相対的に小さい値であり、
前記第２の所定時間は、前記デュアルゲートＩＧＢＴの前記温度が高くかつ前記通電電流量が高くなるほど相対的に大きい値である
ことを特徴とする半導体装置。
【請求項４】
請求項２または３に記載の半導体装置であって、
前記第１および前記第２のゲート端子に印加するゲート信号は、交流負荷を駆動するためのＰＷＭ指令信号より生成され、
前記第１のゲート端子に印加するゲート信号の導通幅は、前記ＰＷＭ指令信号の導通幅と同じで、
前記第２のゲート端子に印加するゲート信号の導通幅は、前記ＰＷＭ指令信号の導通幅よりも短い
ことを特徴とする半導体装置。
【請求項５】
請求項２から４のいずれか１項に記載の半導体装置であって、
前記第１および前記第２の所定期間は、前記デュアルゲートＩＧＢＴの一つ前の導通期間における前記デュアルゲートＩＧＢＴの前記温度および前記通電電流量により決定される
ことを特徴とする半導体装置。
【請求項６】
請求項２から５のいずれか１項に記載の前記デュアルゲートＩＧＢＴを２つ並列接続した第１および第２のデュアルゲートＩＧＢＴから成る半導体装置であって、
前記第１および前記第２のデュアルゲートＩＧＢＴそれぞれのコレクタおよびエミッタは共通に接続され、
前記第１のデュアルゲートＩＧＢＴの前記第２のゲート端子に印加するゲート信号が、前記第２のデュアルゲートＩＧＢＴの前記第１および前記第２のゲート端子の両方に印加される
ことを特徴とする半導体装置。
【請求項７】
請求項５または６に記載の半導体装置であって、
プログラム可能な集積回路を備え、
前記集積回路には、前記デュアルゲートＩＧＢＴの導通期間におけるコレクタエミッタ間オン電圧と前記第１および前記第２の所定期間との対応表がプログラムされ、
前記デュアルゲートＩＧＢＴの一つ前の導通期間における前記コレクタエミッタ間オン電圧を用いて前記集積回路から読み出した前記第１および前記第２の所定期間に基づいて、前記第１および前記第２のゲート端子に印加するゲート信号が生成される
ことを特徴とする半導体装置。
【請求項８】
請求項５または６に記載の半導体装置であって、
プログラム可能な集積回路を備え、
前記集積回路は、前記デュアルゲートＩＧＢＴの前記温度および前記通電電流量と前記第１および前記第２の所定期間との対応表がプログラムされ、
前記デュアルゲートＩＧＢＴの一つ前の導通期間における前記デュアルゲートＩＧＢＴの前記温度および前記通電電流量を用いて前記集積回路から読み出した前記第１および前記第２の所定期間に基づいて、前記第１および前記第２のゲート端子に印加するゲート信号が生成される
ことを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
前記デュアルゲートＩＧＢＴの前記温度として、前記デュアルゲートＩＧＢＴのエミッタ端子に接続された温度検知用サーミスタの抵抗値を用い、
前記デュアルゲートＩＧＢＴの前記通電電流量として、前記デュアルゲートＩＧＢＴのエミッタセンス用端子に流れる電流により生じる電圧降下値を用いる
ことを特徴とする半導体装置。
【請求項１０】
請求項１から９のいずれか１項に記載の半導体装置は自らのコレクタエミッタ間に逆並列に接続したダイオードを有し、
前記ダイオードを有する前記半導体装置を複数直列にして直流端子間に接続し、
前記半導体装置同士の接続点を交流端子として構成される
ことを特徴とする電力変換装置。
【請求項１１】
第１のゲート端子と第２のゲート端子を有するデュアルゲートＩＧＢＴから成る半導体装置の駆動方法であって、
前記デュアルゲートＩＧＢＴの非導通状態から導通状態への移行時に、前記第１のゲート端子に閾値電圧以上の電圧を前記第２のゲート端子より第１の所定時間先行させて印加し、
前記デュアルゲートＩＧＢＴの導通状態から非導通状態への移行時に、前記第２のゲート端子に前記閾値電圧未満の電圧を前記第１のゲート端子より第２の所定時間先行させて印加し、
前記第１および前記第２の所定時間を可変に制御し、前記した非導通状態から導通状態への移行時および前記した導通状態から非導通状態への移行時に発生する前記デュアルゲートＩＧＢＴのコレクタエミッタ間電圧の時間変化を略一定とする
ことを特徴とする駆動方法。
【請求項１２】
請求項１１に記載の駆動方法であって、
前記第１および前記第２の所定時間を前記デュアルゲートＩＧＢＴの温度および通電電流量に応じて可変に制御する
ことを特徴とする駆動方法。
【請求項１３】
請求項１２に記載の駆動方法であって、
前記第１の所定時間を、前記デュアルゲートＩＧＢＴの前記温度が高くかつ前記通電電流量が高くなるほど相対的に小さい値にし、
前記第２の所定時間を、前記デュアルゲートＩＧＢＴの前記温度が高くかつ前記通電電流量が高くなるほど相対的に大きい値にする
ことを特徴とする駆動方法。
【請求項１４】
請求項１２または１３に記載の駆動方法であって、
前記第１および前記第２のゲート端子に印加するゲート信号を、交流負荷を駆動するためのＰＷＭ指令信号より生成し、
前記第１のゲート端子に印加するゲート信号の導通幅を、前記ＰＷＭ指令信号の信号幅と同じにし、
前記第２のゲート端子に印加するゲート信号の導通幅を、前記ＰＷＭ指令信号の信号幅よりも短くする
ことを特徴とする駆動方法。
【請求項１５】
請求項１２から１４のいずれか１項に記載の駆動方法であって、
前記第１および前記第２の所定期間を、前記デュアルゲートＩＧＢＴの一つ前の導通期間における前記デュアルゲートＩＧＢＴの前記温度および前記通電電流量により決定する
ことを特徴とする駆動方法。
【請求項１６】
請求項１５に記載の駆動方法であって、
前記デュアルゲートＩＧＢＴの導通期間におけるコレクタエミッタ間オン電圧と前記第１および前記第２の所定期間との対応関係を記録し、
前記デュアルゲートＩＧＢＴの一つ前の導通期間における前記コレクタエミッタ間オン電圧を用いて前記対応関係から前記第１および前記第２の所定期間を求め、
求めた前記第１および前記第２の所定期間に基づいて前記第１および前記第２のゲート端子に印加するゲート信号を生成する
ことを特徴とする駆動方法。
【請求項１７】
請求項１５に記載の駆動方法であって、
前記デュアルゲートＩＧＢＴの前記温度および前記通電電流量と前記第１および前記第２の所定期間との対応関係を記録し、
前記デュアルゲートＩＧＢＴの一つ前の導通期間における前記デュアルゲートＩＧＢＴの前記温度および前記通電電流量を用いて前記対応関係から前記第１および前記第２の所定期間を求め、
求めた前記第１および前記第２の所定期間に基づいて前記第１および前記第２のゲート端子に印加するゲート信号を生成する
ことを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびそれを用いた電力変換装置に関し、特に、エアコンや電子レンジなどの小電力機器から鉄道や製鉄所のインバータなどの大電力機器に適用される電力変換装置に好適である。
【背景技術】
【０００２】
地球温暖化が世界共通の重要な緊急課題となっており、その対策の一つとしてパワーエレクトロニクス技術の貢献期待度が高まっている。特に、電力変換機能を司るインバータの高効率化に向けて、それを構成するパワースイッチング機能を果たすＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）と、整流機能を果たすダイオードを主としたパワー半導体デバイスの低消費電力化が求められている。
【０００３】
図１７は、インバータを構成する電力変換装置の回路構成の一例を示す図である。
絶縁ゲート端子１７１を有するＩＧＢＴ１７０には、ＩＧＢＴ１７０と逆並列にダイオード１７２が接続されている。インバータは、電圧源１６９から電力が供給され、ＩＧＢＴ１７０の絶縁ゲート１７１に電圧が印加され高速にターンオン、ターンオフを繰り返すことで、接続された誘導性負荷１６８に供給する電力を制御する構成である。なお、誘導性負荷１６８としては、例えばモータ（電動機）である。
【０００４】
ＩＧＢＴ１７０およびダイオード１７２は、導通時に導通損失を発生し、スイッチング時にスイッチング損失を発生する。そのため、インバータを小型化・高効率化するためには、ＩＧＢＴ１７０およびダイオード１７２の導通損失とスイッチング損失とを低減する必要がある。ここで、スイッチング損失としては、ＩＧＢＴから発生するターンオン損失およびターンオフ損失、ターンオン時にダイオードから発生するリカバリー損失、から構成される。
【０００５】
ＩＧＢＴの導通損失およびターンオフ損失を低減する技術として、２つの独立した制御が可能なゲートを有するダブルゲート型ＩＧＢＴに関する技術が、特許文献１または特許文献２に記載されているように知られている。
【０００６】
図１８は、特許文献１に図示されたダブルゲート型ＩＧＢＴ１７９のシンボル図である。
ダブルゲート型ＩＧＢＴ１７９は、１つのコレクタ端子１８２、１つのエミッタ端子１８３に対して、２つのゲート端子１８０および１８１を有し、これら２つのゲート端子に入力するゲート信号によって、ＩＧＢＴの導通・非導通を制御する。
【０００７】
図１９は、ダブルゲート型ＩＧＢＴのキャリア濃度プロファイルを示す図である。
キャリア濃度として、２つのゲートにオン信号を与えた場合のキャリア濃度１８５（破線部分）、および１つのゲートにオン信号を与えてもう１つのゲートにオフ信号を与えた場合のキャリア濃度１８４（実線部分）を示している。
【０００８】
２つのゲートにオン信号を与えた場合のキャリア濃度１８５は、エミッタからの正孔キャリアの注入が促進し、ＩＧＢＴ内部は高いキャリア濃度となることによって、ＩＧＢＴ導通時のオン電圧を低減することができる。
【０００９】
一方、１つのゲートにオン信号を与えて１つのゲートにオフ信号を与えた場合のキャリア濃度１８４は、正孔キャリアがエミッタへ排出されることによって、内部のキャリア濃度を低減することができる。
【００１０】
つまり、ダブルゲート型ＩＧＢＴは、新たに付加した１つのゲートとそれに与えるゲート電圧によって、ＩＧＢＴ導通時のキャリア濃度を変調することを可能にする。この特徴を利用し、ターンオフスイッチングの直前に１つのゲート信号を先行してオフする駆動を適用することで、ターンオフ直前のキャリア濃度を一時的に下げることができるため、低いターンオフ損失の特長を導出することができる。
【００１１】
本発明では、この２つのゲート信号を適当なタイミングで導入することで、低損失な効果を導出できる上記のＩＧＢＴを、以下「デュアルゲートＩＧＢＴ」と称す。
【００１２】
図２０は、デュアルゲートＩＧＢＴの導通時点１９１、非導通時点１９２における、二つのゲート信号１８６および１８７、電圧波形１８８、電流波形１８９並びに電流・電圧積１９０を示す図である。なお、図示する電圧波形、電流波形および電流・電圧積において、実線はデュアルゲートＩＧＢＴの特性、破線はシングルゲート型ＩＧＢＴ（従来の一つのゲートを有するＩＧＢＴ）の特性である。
【００１３】
デュアルゲートＩＧＢＴでは、スイッチングゲート１８６が閾値電圧１９８以上の電圧が印加されたオン状態から閾値電圧未満の電圧が印加されるオフ信号が入力する直前において、もう一方のキャリア制御ゲート１８７に先行してオフ信号を導入する駆動を適用する。キャリア制御ゲート１８７がオフすることで、ＩＧＢＴ内部のキャリア濃度が低減し、コレクタ−エミッタ間電圧１９５であるオン電圧が一時的に増加する。
【００１４】
その後、スイッチングゲート１８６がオフすることで、ＩＧＢＴは導通状態から非導通状態へ推移する。そこで、キャリア濃度が低い状態から非導通状態へ推移することで、ＩＧＢＴ内部の空乏化が促進し、従来に対して高速にコレクタ−エミッタ間電圧１９５が上昇する。さらに、キャリアも高速に排出されることから、電流１９８も短時間で０（ゼロ）Ａへ推移することとなる。
【００１５】
これによって、電流・電圧積の時間積分により導出されるターンオフ損失１０２は、従来のシングルゲート型ＩＧＢＴの損失１０１に対し、大幅に低減されることとなる。この特性により、デュアルゲートＩＧＢＴとその駆動手法は、電力変換器における低電力損失化に有効な技術である。
【００１６】
一方で、このデュアルゲートＩＧＢＴの高速なスイッチング波形は、信頼性において注意が必要となる。デュアルゲートＩＧＢＴの電圧波形１９６は、ターンオフの際に急峻に増加するが、この時間変化ｄｖＣＥ／ｄｔ１０５が高くなりすぎると、ＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズ、電力変換器が起因する誘導障害およびモータの絶縁不良といった応用上の問題を引き起こす。
【００１７】
また、ｄｖＣＥ／ｄｔ１０５は、ＩＧＢＴ内部のキャリア濃度に依存するため、ＩＧＢＴ導通時の電流やＩＧＢＴの温度によって変化する。
【００１８】
したがって、低損失化が可能なデュアルゲートＩＧＢＴにおいて、ｄｖＣＥ／ｄｔが上がり過ぎないように一定以下に管理することが、信頼性を維持する上で重要である。例えば、特許文献１に示された構造では、デュアルゲートＩＧＢＴの駆動電流や温度が変化した際のスイッチングで生じる高いｄｖＣＥ／ｄｔを抑えることは困難であった。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特許第４３９８７１９号公報
【特許文献２】特開２０１６−１６２８５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
本発明は、従来に示されたダブルゲート型のＩＧＢＴに対して、低い電力損失の性能を維持すると共に、デュアルゲートＩＧＢＴの通電電流や発熱起因で温度が変化しても、ターンオン、ターンオフスイッチング時に安定したｄｖＣＥ／ｄｔが得られることを可能にする。すなわち、低電力損失と高信頼性とを両立することのできる半導体回路およびそれを適用した電力変換装置を提供することにある。
【課題を解決するための手段】
【００２１】
上記課題を解決するため、本発明は、第１のゲート端子と第２のゲート端子を有するデュアルゲートＩＧＢＴから成る半導体装置であって、第１のゲート端子は、デュアルゲートＩＧＢＴの非導通状態から導通状態への移行時に、閾値電圧以上の電圧が第２のゲート端子より第１の所定時間先行して印加され、第２のゲート端子は、デュアルゲートＩＧＢＴの導通状態から非導通状態への移行時に、閾値電圧未満の電圧が第１のゲート端子より第２の所定時間先行して印加され、非導通状態から導通状態への移行時および導通状態から非導通状態への移行時に発生するデュアルゲートＩＧＢＴのコレクタエミッタ間電圧の時間変化が略一定となるように、第１および第２の所定時間を可変に制御することを特徴とする。
【発明の効果】
【００２２】
本発明によれば、高温で高電流の条件下で、最もキャリア濃度が高く、ＩＧＢＴのスイッチング時に電力損失が高くなる条件において、デュアルゲートＩＧＢＴの低損失効果を発揮できると共に、低温で小電流の条件下で、キャリア濃度が低く、ＩＧＢＴのスイッチング時にｄｖＣＥ／ｄｔが高くなる条件において、デュアルゲートＩＧＢＴのｄｖＣＥ／ｄｔの抑制効果を発揮することができる。
【００２３】
すなわち、低電力損失である性能と、スイッチング時の安定したｄｖＣＥ／ｄｔとを、２つのゲート信号の立ち上がり時間差（ｔｄ＿ｏｎ）と立下り時間差（ｔｄ＿ｏｆｆ）を制御することで実現することが可能である。これにより、従来に示された半導体装置に対し、低消費電力と、耐ＥＭＩノイズ、耐誘導障害およびモータの耐絶縁不良に関する高信頼性を維持した電力変換装置を提供することができる。
上記した以外の課題、構成および効果は、以下に示す各実施例の説明によって明らかにされる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施例１に係る半導体装置の駆動方式を説明するための図である。
【図２】比較例である半導体装置の駆動方式を示す図である。
【図３】ターンオンディレイｔｄ＿ｏｎをパラメータとし、ターンオンスイッチング損失とターンオンｄｖＣＥ／ｄｔの相関を示す図である。
【図４】ターンオフディレイｔｄ＿ｏｆｆをパラメータとし、ターンオフスイッチング損失とターンオフｄｖＣＥ／ｄｔの相関を示す図である。
【図５】ターンオンスイッチング時のｔｄ＿ｏｎに対する、デュアルゲートＩＧＢＴ内部のキャリア充填時間の関係を示す図である。
【図６】デュアルゲートＩＧＢＴの駆動能力を示す順方向ＶＣＥ−ＩＣ特性を示す図である。
【図７】ターンオフスイッチング時のｔｄ＿ｏｆｆに対する、デュアルゲートＩＧＢＴ内部のキャリア排出時間の関係を示す図である。
【図８】本発明の実施例２に係る半導体装置の状態センス方式を示す図である。
【図９】ｔｄ＿ｏｎ、ｔｄ＿ｏｆｆを可変に制御できる二つの信号を生成する駆動回路、並びにデュアルゲートＩＧＢＴから成る本発明の第２の実施例の構成図である。
【図１０】デュアルゲートＩＧＢＴの温度と電流の情報を取得するタイミングと最適なｔｄ＿ｏｎとｔｄ＿ｏｆｆを導出する手法、並びにＦＰＧＡに書き込むＬｏｏｋ−ｕｐ  Ｔａｂｌｅを示す図である。
【図１１】本発明の実施例３に係る半導体装置の駆動方式を示す図である。
【図１２】本発明の実施例４に係る半導体装置の状態センス方式、並びに、構成図を示す図である。
【図１３】実施例４における、デュアルゲートＩＧＢＴの温度と電流の情報を取得するタイミングと最適なｔｄ＿ｏｎとｔｄ＿ｏｆｆを導出する手法、ならびにＦＰＧＡに書き込むＬｏｏｋ−ｕｐ  Ｔａｂｌｅを示す図である。
【図１４】本発明の実施例５に係る半導体装置の状態センス方式、並びに、構成図を示す図である。
【図１５】実施例５に係るデュアルゲートＩＧＢＴの駆動能力を示す順方向ＶＣＥ−ＩＣ特性を示す図である。
【図１６】本発明の実施例６に係る電力変換装置を示す図である。
【図１７】従来技術を適用した電力変換装置の回路構成を示す図である。
【図１８】特許文献１に記載の従来技術を適用した半導体装置のシンボル図である。
【図１９】特許文献２に記載の従来技術を適用した半導体装置におけるキャリア濃度プロファイルを示す図である。
【図２０】デュアルゲートＩＧＢＴの導通時、非導通時における、二つのゲート信号と電圧波形、電流波形、それによる電流・電圧積の時間推移を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明を実施するための形態として、本発明の実施例１〜６を、図面を参照して説明する。なお、図中、ゲート信号を伝える導電線として、ゲート端子に対して一本の線で簡易的に示しているが、実際には、エミッタ電位を基準とするための基準用導電線も存在し、その基準電位に対する電圧を入力する。ただし、図においては、デュアルゲートＩＧＢＴのエミッタと導電する基準用導電線の記載は省略する。
【実施例１】
【００２６】
本発明の実施例１に係る絶縁ゲート型（ゲート制御型）の半導体装置における駆動方式２００を説明する。
図１は、駆動方式２００を説明するために、実施例１に係るデュアルゲートＩＧＢＴの駆動信号波形とコレクタ−エミッタ間電圧（ＶＣＥ）の波形を示す図である。
【００２７】
実施例１として用いる半導体装置は、ＩＧＢＴに二つの独立制御が可能であるゲートを有するデュアルゲートＩＧＢＴとその駆動方式とから構成される。デュアルゲートＩＧＢＴは、二つの絶縁ゲート端子、一つのエミッタ端子および一つのコレクタ端子から構成される。その動作態様としては、少なくとも一つのゲート端子に印加される閾値電圧以上のゲート−エミッタ間電圧（以下、「ゲート電圧」と呼ぶ）によって、導通状態となり、二つのゲート端子に印加される閾値電圧未満のゲート電圧によって、非導通状態となる。すなわち、導通・非導通を二つのゲート端子に印加するゲート電圧で制御できるＩＧＢＴである。
【００２８】
ここで、導通・非導通のタイミングを制御できるゲート端子を、「スイッチングゲート（Ｇｓ）」、もう一つのゲート端子を、デュアルゲートＩＧＢＴの内部キャリア濃度を制御できる端子として「キャリア制御ゲート（Ｇｃ）」と定義する。
【００２９】
非導通期間１０６においては、Ｇｓゲート１およびＧｃゲート２への信号は、共に閾値電圧未満でありため、キャリアは注入されず、ＶＣＥ３は高電圧１０が印加される。
【００３０】
次に、ターンオンタイミング６において、Ｇｓゲート１に閾値電圧以上の電圧（以下、「ターンオン信号」と呼ぶ）が印加されて、キャリアが注入され、ＩＧＢＴは導通期間１０７に移行する。
【００３１】
ここで、Ｇｓゲート１およびＧｃゲート２のターンオン信号に、時間差ａ（ｔｄ＿ｏｎ）１２を設けることで、この時間差を設けることなく同時にターンオン信号を入れる場合に比して、キャリア注入時間が長くなる。これにより、導通から非導通に移行する期間を長くとることができる。すなわち、ＶＣＥ３の時間変化量ｄｖＣＥ／ｄｔ１６を下げることができる。
【００３２】
Ｇｃゲート２がターンオンすると、ＩＧＢＴの電導度変調が促進し、デュアルゲートＩＧＢＴの低導通損失の性能が実現される。
【００３３】
次に、ターンオフ直前の期間１３において、Ｇｃゲート２の信号を、Ｇｓゲート１の信号に先行して閾値電圧未満に下げる。これによって、ＩＧＢＴ内部のキャリアが排出され、伝導度変調が抑制されることで、キャリア濃度が低減した状態へ移行する。
【００３４】
この後、ターンオフタイミング７において、Ｇｓゲート１に閾値電圧未満の電圧（以下、「ターンオフ信号」と呼ぶ）が印加されると、コレクタ−エミッタ間に印加された電源電圧によってＩＧＢＴ内部では空乏化が進み、コレクタ−エミッタ間電圧３が上昇する。また、キャリアが排出されコレクタ電流は遮断され、非導通期間１０６へ移行する。
【００３５】
ここで、Ｇｓゲート１とＧｃゲート２のターンオフ信号に時間差ｂ（ｔｄ＿ｏｆｆ）１３を設けることで、設けることなく同時にターンオフ信号を入れる場合に比して、キャリア排出時間は短くなる。これにより、ｄｖＣＥ／ｄｔ１７は上昇し、また、コレクタ電流の遮断時間が短くなる。したがって、ターンオフ損失を下げることができる。
【００３６】
実施例１は、デュアルゲートＩＧＢＴの温度と通電電流に応じ、ｔｄ＿ｏｎとｔｄ＿ｏｆｆとを可変に制御する特徴を有する。ｔｄ＿ｏｎは、デュアルゲートＩＧＢＴの温度が低く、かつ通電電流が低いほど、相対的に大きな値１４とする。また、ｔｄ＿ｏｆｆは、デュアルゲートＩＧＢＴの温度が低く、かつ通電電流が低いほど、相対的に小さな値１５とする。
【００３７】
このようにデュアルゲートＩＧＢＴの状態に応じて、ｔｄ＿ｏｎ１２、１４とｔｄ＿ｏｆｆ１３、１５とを変化させて駆動することで、ターンオン時のｄｖＣＥ／ｄｔ１６、１８と、ターンオフ時のｄｖＣＥ／ｄｔ１７、１９とを略一定にすることができる。
したがって、デュアルゲートＩＧＢＴの低損失性能を導出することができると共に、ＥＭＩノイズ、誘導障害およびモータ絶縁に対する信頼性を維持することができる。
【００３８】
図２は、実施例１の駆動方式２００との比較例として、ｔｄ＿ｏｎ２０、２２とｔｄ＿ｏｆｆ２１、２３とを固定値として駆動した場合の駆動方式３００を示す図である。
ｔｄ＿ｏｎ２０、２２とｔｄ＿ｏｆｆ２１、２３とを固定値とした場合、ターンオンスイッチング時のｄｖＣＥ／ｄｔ２４、２６は、デュアルゲートＩＧＢＴの温度が低く、かつ通電電流が低い条件となると、ｄｖＣＥ／ｄｔが上昇する。これは、キャリアが注入しキャリア濃度が安定化する時間が短くなることに起因する。
【００３９】
また、ターンオフスイッチング時のｄｖＣＥ／ｄｔ２５、２７も、デュアルゲートＩＧＢＴの温度が低く、かつ通電電流が低い条件となると、ｄｖＣＥ／ｄｔが上昇する。これは、キャリアが排出する時間が短くなることに起因する。
【００４０】
以上のとおり、比較例に示した駆動方式３００においては、デュアルゲートＩＧＢＴの低損失性能を導出することができる一方で、素子の温度や通電条件が変化した際に、ＥＭＩノイズ、誘導障害およびモータ絶縁に関する信頼性には懸念が残ることになる。
【００４１】
次に、スイッチング損失とｄｖＣＥ／ｄｔのトレードオフについて、図を使って実施例１の効果を述べる。
図３は、ｔｄ＿ｏｎ２９をパラメータとし、ターンオンスイッチング損失とターンオンｄｖＣＥ／ｄｔとの関係を示す図である。なお、駆動条件として、高温・高電流駆動条件３０、高温・低電流駆動条件３１、低温・低電流駆動条件３２の３条件を示す。
【００４２】
ｔｄ＿ｏｎ２９の増加に伴い、ｄｖＣＥ／ｄｔは低減し、ターンオンスイッチング損失は上昇する傾向を示す。また、損失は、高温、高電流駆動条件において、高くなる傾向を示す。一方、ｄｖＣＥ／ｄｔは、高温、高電流駆動条件において、低くなる傾向を示す。
【００４３】
ここで、ｄｖＣＥ／ｄｔに関し、信頼性の観点から上限規格値を設けた場合、温度・駆動電流に応じてｔｄ＿ｏｎ２９を変化させた駆動方式３４とすることで、ｄｖＣＥ／ｄｔの規格を満足すると共に、最もデュアルゲートＩＧＢＴのターンオンスイッチング損失を下げることが可能となる。なお、比較のために、ｔｄ＿ｏｎ２９を変化させず同じ時間とした場合の駆動方式３３を示す。
【００４４】
図４は、ｔｄ＿ｏｆｆ３５をパラメータとし、ターンオフスイッチング損失とターンオフｄｖＣＥ／ｄｔとの関係を示す図である。なお、駆動条件として、高温・高電流駆動条件３６、高温・低電流駆動条件３７、低温・低電流駆動条件３８の３条件を示す。
【００４５】
ｔｄ＿ｏｆｆ３５の増加に伴い、ｄｖＣＥ／ｄｔは上昇し、ターンオフスイッチング損失は低減する傾向を示す。また、損失は、高温、高電流駆動条件において、高くなる傾向を示す。一方、ｄｖＣＥ／ｄｔは、高温、高電流駆動条件において、低くなる傾向を示す。
【００４６】
ここで、ｄｖＣＥ／ｄｔに関し、信頼性の観点から上限規格値を設けた場合、温度・駆動電流に応じてｔｄ＿ｏｆｆ３５を変化させた駆動方式４０とすることで、ｄｖＣＥ／ｄｔの規格を満足すると共に、最もデュアルゲートＩＧＢＴのターンオフスイッチング損失を下げることが可能となる。なお、比較のために、ｔｄ＿ｏｆｆ３５を変化させず同じ時間とした場合の駆動方式３９を示す。
【００４７】
次に、実施例１の効果が得られる理由について説明する。
図５は、ターンオンスイッチング時のｔｄ＿ｏｎに対する、デュアルゲートＩＧＢＴ内部のキャリア充填時間の関係を示す図である。ここで、キャリア充填時間とは、エミッタから注入される電子キャリアが起因となり、ドリフト領域で伝導度変調が生じ、キャリア濃度が安定化する時間である。なお、駆動条件として、高温・高電流駆動時４１、高温・低電流駆動時４２、低温・低電流駆動時４３の３条件を示している。
【００４８】
ｔｄ＿ｏｎの増加に伴い、キャリア充填時間が長くなる傾向を示す。これは、ＧｓゲートとＧｃゲートの２つのゲートの内、Ｇｓゲートのみでキャリアが注入する、すなわち低い電流駆動能力の状態が長く、もう一方のＧｃゲートがオンすることで高い電流駆動能力の状態に移行する期間が長くなるためである。
【００４９】
図６は、ＧｓゲートとＧｃゲートの２つのゲートをオンした際の駆動能力であるＶＣＥ−ＩＣ波形４６、４７と、Ｇｓゲートのみゲートをオンした際の駆動能力であるＶＣＥ−ＩＣ波形４８、４９を示す図である。
ＧｓゲートとＧｃゲートとをほぼ同等の面積とした場合、Ｇｓゲートのみゲートオンした際の駆動能力４８、４９は、ＧｓゲートとＧｃゲートの２つのゲートをオンした際の駆動能力４６、４７のほぼ半分に抑制して制御することができる。
【００５０】
キャリア充填時間が長くなることで、空乏化し高電圧が印加された初期状態から、キャリアが充填し、順方向の電圧降下であるオン電圧にまで、ＶＣＥが変化する時間が長くなるので、ｄｖＣＥ／ｄｔは低下する。
【００５１】
また、低温、低電流駆動条件４６、４８になると、トランスコンダクタンスが高く、また、充填するキャリア濃度が下がることから、キャリア充填時間は短くなり、すなわちｄｖＣＥ／ｄｔが上昇する。
【００５２】
この関係により、図５に示すとおり、デュアルゲートＩＧＢＴの温度が低く、かつ通電電流量が低いほど、相対的にｔｄ＿ｏｎを大きい値とする駆動方式４５とすることで、安定したｄｖＣＥ／ｄｔのターンオンスイッチングが可能となる。なお、比較のために、ｔｄ＿ｏｎ２９を変化させず同じ時間とした場合の駆動方式４４を示す。
【００５３】
図７は、ターンオフスイッチング時のｔｄ＿ｏｆｆに対する、デュアルゲートＩＧＢＴ内部のキャリア排出時間の関係を示す図である。ここで、キャリア排出時間とは、電導度変調によりドリフト領域で高いキャリア濃度を有する初期状態から、エミッタへホールキャリアが排出されることで、ドリフト領域が空乏化する時間である。なお、駆動条件として、高温・高電流駆動条件５０、高温・低電流駆動条件５１、低温・低電流駆動条件５２の３条件を示す。
【００５４】
ｔｄ＿ｏｆｆの増加に伴い、キャリア排出時間が短くなる傾向を示す。これは、先行してＧｃゲートがオフする期間が長く設けられることで、その期間にて、キャリアがターンオフする前に事前に排出されてキャリア濃度が下がるためである。
【００５５】
キャリア排出時間が短くなることで、キャリアが充填し、順方向の電圧降下であるオン電圧が印加された初期状態から、空乏化し高電圧が印加される状態へ、ＶＣＥが変化する時間が短くなるので、ｄｖＣＥ／ｄｔは上昇する。
【００５６】
また、低温、低電流駆動条件５２になると、キャリアのライフタイムは短く、初期のキャリア濃度が低い状態であることから、キャリア排出時間は短くなり、すなわちｄｖＣＥ／ｄｔは上昇する。
【００５７】
以上の関係により、デュアルゲートＩＧＢＴの温度が低く、かつ通電電流量が低いほど、相対的にｔｄ＿ｏｆｆを小さい値とする駆動方式５４により、安定したｄｖＣＥ／ｄｔのターンオフスイッチングが可能となる。なお、比較のために、ｔｄ＿ｏｆｆ３５を変化させず同じ時間とした場合の駆動方式５３を示す。
【００５８】
以上のとおり、本発明の実施例１により、デュアルゲートＩＧＢＴが、低損失な性能で、温度や通電条件に対して安定したｄｖＣＥ／ｄｔでスイッチングすることが実現可能であることを示した。
【実施例２】
【００５９】
本発明の実施例２に係る絶縁ゲート型（ゲート制御型）の半導体装置における状態センス方式４００を説明する。
図８は、本実施例に関するデュアルゲートＩＧＢＴのコレクタ電流−コレクタ・エミッタ間電圧の相関、すなわち順方向特性を示す図である。
【００６０】
図８では、高温５６および室温５５での特性を示し、高電流、高温になるほど、コレクタ電流が通電する際に生じる電圧降下（以下、「オン電圧」といい、図中では「Ｖｏｎ」と称す）が大きくなる（５７から６０へ至る変化）。これは、高電流になるほど、通電するのに必要なキャリア濃度が高くなるため、注入に要する電圧が上昇するためであり、また、高温になるほど、キャリアライフタイムが高くキャリア濃度が高くなるため、同様に注入に要する電圧が上昇するためである。この特性より、デュアルゲートＩＧＢＴのオン電圧をモニタすることで、デュアルゲートＩＧＢＴの温度や通電電流の大きさをセンシングできる。
【００６１】
図９は、本実施例のセンス方式４００のための構成を示す図である。ｔｄ＿ｏｎおよびｔｄ＿ｏｆｆを可変に制御できる二つの信号を生成する駆動回路６３、並びに、デュアルゲートＩＧＢＴ６１から構成される。
【００６２】
駆動回路６３は、デュアルゲートＩＧＢＴ６１のコレクタ−エミッタ間電位差、すなわちオン電圧６２をセンスする。このオン電圧の情報を受けて、駆動回路６３の内部に設けられたプログラム可能な集積回路、例えばＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ−Ｇａｔｅ−Ａｒｒａｙ）６４が、デュアルゲートＩＧＢＴのオン電圧６２に対して適当なｔｄ＿ｏｎおよびｔｄ＿ｏｆｆを設けた二つのタイミング信号を導出する。
【００６３】
駆動回路６３の内部で、タイミング信号をバッファ回路６６、６７により電圧変換し、ゲート信号としてデュアルゲートＩＧＢＴ６１のＧｓゲート端子とＧｃゲート端子に与える。
【００６４】
この構成によって、デュアルゲートＩＧＢＴ６１の温度と通電電流に応じ、適当なｔｄ＿ｏｎおよびｔｄ＿ｏｆｆで駆動することができ、低損失と安定したｄｖＣＥ／ｄｔとを両立したスイッチングが実現できる。
【００６５】
図１０は、本実施例において、デュアルゲートＩＧＢＴの温度および電流の情報を取得するタイミングと最適なｔｄ＿ｏｎ２９とｔｄ＿ｏｆｆ３５を導出する手法を示す図である。
ｔｄ＿ｏｎ２９およびｔｄ＿ｏｆｆ３５は、デュアルゲートＩＧＢＴの一つ前の導通パルス期間６８において、オン電圧を読み取り（時点６９）、ＦＰＧＡ６４により、そのオン電圧に応じた値をロードすることで設定できる。
【００６６】
ここで、ＦＰＧＡ６４には、オン電圧に応じた最適なｔｄ＿ｏｎ２９およびｔｄ＿ｏｆｆ３５の値を、予めプログラムにて記録する。一例としては、図１０の下方に示す対応表（Ｌｏｏｋ−ｕｐ  Ｔａｂｌｅ）７１の形で記録される。ここで、Ｌｏｏｋ−ｕｐ  Ｔａｂｌｅ７１は、例えば、オン電圧がＡ以上Ｂ未満の際に、ｔｄ＿ｏｎ２９は「ａ」、ｔｄ＿ｏｆｆ３５は「ａ」といったように、センスしたオン電圧の入力値に対して、ｔｄ＿ｏｎ２９およびｔｄ＿ｏｆｆ３５の出力値が一義に決まる対応表である。
【００６７】
デュアルゲートＩＧＢＴは、一つ前の導通パルス期間６８において、通電し、スイッチングすることで、電力損失による発熱が生じて温度が上昇する。この温度が、次のターンオンスイッチングにおけるデュアルゲートＩＧＢＴの温度であるため、一つ前の導通パルス期間におけるオン電圧のセンスは有効である。
【００６８】
また、モータ負荷を駆動するデュアルゲートＩＧＢＴの駆動電流は、連続値をとるため、一つ前のデュアルゲートＩＧＢＴの導通パルス期間が終了する直前の電流が、次のデュアルゲートＩＧＢＴのターンオンスイッチング時の駆動電流となる。そのため、電流条件の観点でも、一つ前の導通パルス期間６８におけるオン電圧のセンスが有効である。
【００６９】
以上のとおり、本発明の実施例２により、デュアルゲートＩＧＢＴが、低損失な性能で、温度や通電条件に対して安定したｄｖＣＥ／ｄｔでスイッチングすることが可能であることを示した。
【実施例３】
【００７０】
本発明の実施例３に係る絶縁ゲート型（ゲート制御型）の半導体装置における駆動方式５００を説明する。
図１１は、本実施例に係るデュアルゲートＩＧＢＴの駆動信号波形とコレクタエミッタ間電圧（ＶＣＥ）の波形を示す図である。
【００７１】
本実施例は、ＩＧＢＴとして二つの独立制御が可能であるゲートを有するデュアルゲートＩＧＢＴを用いた半導体装置に対する駆動方式に関する。
デュアルゲートＩＧＢＴの駆動信号は、電力変換器の指令信号７２から生成される。その指令信号７２は、モータ駆動のための交流波をデュアルゲートＩＧＢＴから成るインバータで出力する場合、導通パルス幅の変調されたＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号である。
【００７２】
図１１には、そのＰＷＭ指令信号７２、Ｇｓゲート信号１、Ｇｃ信号２と４を示す。ＰＷＭ指令信号７２は、出力する交流波を電流リップルが小さく高品質な波形にするように、導通パルス幅が制御されている。この指令信号に応じ、デュアルゲートＩＧＢＴをオン・オフし、導通・非導通を制御することが、高品質なインバータ出力波形を保つ上で重要である。
【００７３】
したがって、導通・非導通のタイミングを決めるＧｓゲート信号１の導通パルス幅７４は、ＰＷＭ指令信号の導通パルス幅７３と等しくすることが必要である。さらに、上述したデュアルゲートＩＧＢＴの低損失な性能を導出するためには、ｔｄ＿ｏｎ１２およびｔｄ＿ｏｆｆ１３の期間を設ける必要があり、Ｇｃゲート信号２の導通パルス幅を短くすることでこれは実現できる。
【００７４】
また、上述したデュアルゲートＩＧＢＴの温度や通電電流の変化に対して、安定したｄｖＣＥ／ｄｔのスイッチングを導出するためには、ｔｄ＿ｏｎ１２、１４およびｔｄ＿ｏｆｆ１３、１５の各期間を温度と通電電流に応じて調整することが必要であり、Ｇｃゲート信号２、４の導通パルス幅を調整することでこれは実現できる。
【００７５】
すなわち、図９に示す駆動回路６３が、ＰＷＭ指令信号６５を受け、同じ導通パルス幅のＧｓゲート信号と、デュアルゲートＩＧＢＴの温度および通電電流に応じた最適なｔｄ＿ｏｎおよびｔｄ＿ｏｆｆを設けるように、可変で導通パルス幅の制御されたＧｃゲート信号とを出力する。これにより、低損失で安定したｄｖＣＥ／ｄｔのスイッチング波形に加え、高品質な交流出力波を導出することができる。
【００７６】
以上のとおり、本発明の実施例３により、デュアルゲートＩＧＢＴが、低損失な性能で、温度や通電条件に対して安定したｄｖＣＥ／ｄｔでスイッチングし、電流リップルの小さい高品質な交流波出力が可能であることを示した。
【実施例４】
【００７７】
本発明の実施例４に係る絶縁ゲート型（ゲート制御型）の半導体装置における状態センス方式６００を説明する。
図１２は、本実施例のセンス方式６００のための構成を示す図である。ｔｄ＿ｏｎおよびｔｄ＿ｏｆｆを可変に制御できる二つの信号を生成する駆動回路６３、並びに、デュアルゲートＩＧＢＴ６１から構成される。
【００７８】
デュアルゲートＩＧＢＴ６１のエミッタ側には、エミッタ端子、エミッタ電流センス端子７５およびエミッタ端子と接続して温度を検知可能なサーミスタ７６が接続される。駆動回路６３は、サーミスタ７６よりデュアルゲートＩＧＢＴ６１の温度をセンスし、駆動回路６３内に設けられ、デュアルゲートＩＧＢＴのエミッタ電流センス端子７５とエミッタ端子とに接続した抵抗器７９に印加される電圧によって電流をセンスする。
【００７９】
上記した温度７７と電流７８のセンス情報を受けて、駆動回路６３の内部に設けられたプログラム可能な集積回路、例えばＦＰＧＡ６４が、デュアルゲートＩＧＢＴの温度と電流に対して適当なｔｄ＿ｏｎおよびｔｄ＿ｏｆｆを設けた二つのタイミング信号を導出する。
【００８０】
駆動回路６３の内部で、タイミング信号をバッファ回路６６、６７により電圧変換し、ゲート信号としてデュアルゲートＩＧＢＴのＧｓゲート端子とＧｃゲート端子に与える。上記の構成によって、デュアルゲートＩＧＢＴ６１を、その温度と通電電流に応じて、適当なｔｄ＿ｏｎおよびｔｄ＿ｏｆｆで駆動することができ、低損失で安定したｄｖＣＥ／ｄｔを両立したスイッチングが実現できる。
【００８１】
図１３は、本実施例において、デュアルゲートＩＧＢＴの温度および電流の情報を取得するタイミング６９と最適なｔｄ＿ｏｎ２９とｔｄ＿ｏｆｆ３５とを導出する手法を示す図である。
【００８２】
ｔｄ＿ｏｎ２９およびｔｄ＿ｏｆｆ３５は、一つ前のデュアルゲートＩＧＢＴの導通パルス期間６８において、温度および電流を読み取り（時点６９）、ＦＰＧＡ６４により、そのオン電圧に応じた値をロードすることで設定できる。ここで、ＦＰＧＡ６４には、デュアルゲートＩＧＢＴの温度と電流に応じた最適なｔｄ＿ｏｎ２９およびｔｄ＿ｏｆｆ３５の値を、予めプログラムにて記録する。一例として、図１３の下方に示す対応表（Ｌｏｏｋ−ｕｐ  Ｔａｂｌｅ）８０に記録される。Ｌｏｏｋ−ｕｐ  Ｔａｂｌｅ８０は、温度と電流に対し、ｔｄ＿ｏｎおよびｔｄ＿ｏｆｆに対応した２次元の対応表である。例えば、デュアルゲートＩＧＢＴの温度がＡ以上Ｂ未満であり、電流がＡ以上Ｂ未満の際に、ｔｄ＿ｏｎ２９は「ａ」（左側の表）、ｔｄ＿ｏｆｆ３５は「ａ」（右側の表）のように、センスした温度と電流の入力値に対し、ｔｄ＿ｏｎ２９およびｔｄ＿ｏｆｆ３５の出力値が一義に決まる対応表である。
【００８３】
本実施例による状態センス方式６００においても、先の実施例２（図９に示す状態センス方式４００）と同様の作用効果を奏することができることに加えて、実施例２の状態センス方式４００のように、デュアルゲートＩＧＢＴのオン電圧により温度と電流を間接的にセンスする方式に対し、本実施例はより直接的に温度と電流をセンスできることから、より高精度なセンスが可能である。
【００８４】
以上のとおり、本発明の実施例４により、デュアルゲートＩＧＢＴが、低損失な性能で、温度や通電条件に対して安定したｄｖＣＥ／ｄｔでスイッチングすることが可能であることを示した。
【実施例５】
【００８５】
本発明の実施例５に係る絶縁ゲート型（ゲート制御型）の半導体装置における状態センス方式７００を説明する。
図１４は、本実施例のセンス方式７００のための構成を示す図である。ｔｄ＿ｏｎおよびｔｄ＿ｏｆｆを可変に制御できる二つの信号を生成する駆動回路６３、並びに、デュアルゲートＩＧＢＴ６１から構成される。
【００８６】
デュアルゲートＩＧＢＴ６１は、２つの素子に分割されて並列接続した構成から成る。それぞれの素子に、エミッタ端子とエミッタ電流センス端子７５が設けられる。ここで、二つに分解されたデュアルゲートＩＧＢＴの内の一つの素子８２の二つのゲートは、共にＧｃゲートに接続される。すなわち、デュアルゲートＩＧＢＴ６１のＧｓゲートとＧｃゲートの本数比率が１：３となる。また、共にＧｃゲートに接続される方の素子８２は、デュアルゲートＩＧＢＴではなく、シングルゲート型のＩＧＢＴでもよい。
【００８７】
二つのエミッタ端子は、温度検知が可能な一つのサーミスタ７６と接続する。駆動回路６３は、サーミスタ７６よりデュアルゲートＩＧＢＴ６１の温度をセンスし、駆動回路６３の内に設けられ、デュアルゲートＩＧＢＴ６１のエミッタ電流センス端子７５とエミッタ端子に接続した抵抗器７９に印加される電圧によって電流をセンスする。
【００８８】
上記した温度７７および電流７８のセンス情報を受けて、駆動回路６３の内部に設けられたプログラム可能な集積回路、例えばＦＰＧＡ６４が、デュアルゲートＩＧＢＴ６１の温度と電流に対して適当なｔｄ＿ｏｎおよびｔｄ＿ｏｆｆを設けた二つのタイミング信号を導出する。
【００８９】
駆動回路６３の内部で、タイミング信号をバッファ回路６６、６７により電圧変換し、ゲート信号としてデュアルゲートＩＧＢＴのＧｓゲートとＧｃゲート端子に信号を与える。
【００９０】
図１５は、デュアルゲートＩＧＢＴの順方向電流特性として、特に、ＧｓゲートとＧｃゲートとを共にオンした際の駆動性能８３、ＧｓゲートをオンしＧｃゲートをオフした際の駆動性能８４と８５、を示す。ここで、後者の駆動性能８４と８５については、本実施例のＧｓゲートとＧｃゲートの本数比率が１：３である場合の性能が８５であり、先の実施例１〜４にて示した本数比率が１：１である場合の性能が８４である。
【００９１】
本数比率を上昇することで、Ｇｓゲートをオン、Ｇｃゲートをオフした際の駆動性能は下がる。すなわち、ＧｓゲートとＧｃゲートを共にオンした際の駆動性能８３との差が広がることになる。これは、ＧｃゲートのバイアスによるデュアルゲートＩＧＢＴのキャリア制御性が高まることを示す。
【００９２】
したがって、本実施例に示すデュアルゲートＩＧＢＴの構成によって、ｔｄ＿ｏｎによるターンオンスイッチング時のｄｖＣＥ／ｄｔの調整量と、ｔｄ＿ｏｆｆによるターンオフスイッチング時のｄｖＣＥ／ｄｔの調整量とを、共に高めることができる。これにより、ｔｄ＿ｏｎおよびｔｄ＿ｏｆｆのばらつきに対する制御安定性を高めることができる。すなわち、デュアルゲートＩＧＢＴの温度と電流に応じたｔｄ＿ｏｎおよびｔｄ＿ｏｆｆの最適制御によるスイッチング時のｄｖＣＥ／ｄｔの安定性を高めることができる。
【００９３】
以上のとおり、本発明の実施例５により、デュアルゲートＩＧＢＴが、低損失な性能で、温度や通電条件に対して安定したｄｖＣＥ／ｄｔでスイッチングすることが可能であることを示した。
【実施例６】
【００９４】
図１６は、本発明の実施例６に係る電力変換装置の構成の一例を示す図である。
本実施例の電力変換装置８００は、モータを主とした誘導性負荷９５を駆動するインバータであって、直流電圧（電力）１６９を交流電圧（電力）に変換し、その交流電圧（電力）を誘導性負荷９５に供給する。
【００９５】
また、図１６は、一相分の上下アームのデュアルゲートＩＧＢＴ９１、９２と逆並列接続されたダイオード９３、９４とから構成される回路を示すが、Ｕ相、Ｖ相およびＷ相の三相の上下アームのデュアルゲートＩＧＢＴで電力変換装置を構成し、誘導性負荷であるモータを駆動する場合において、本実施例が適用される。
【００９６】
出力する交流波形を得るため、指令部８８から、導通パルス幅が変調されたＰＷＭ指令信号８９、９０を駆動回路６３に入力する。このＰＷＭ指令信号を受けて、駆動回路６３の内部に設けられたＦＰＧＡ６４によって、デュアルゲートＩＧＢＴ９１、９２の電流と温度に応じてｔｄ＿ｏｎおよびｔｄ＿ｏｆｆが最適に調整されたＧｓゲート信号とＧｃゲート信号とが生成される。
【００９７】
上記のＧｓゲート信号とＧｃゲート信号とを受けてデュアルゲートＩＧＢＴ９１、９２が動作し、導通・非導通のスイッチングが行われることにより、低損失でかつｄｖＣＥ／ｄｔの安定したスイッチングが可能となる。
【００９８】
本実施例の電力変換装置８００は、上下アーム各々に配置された駆動回路６３とデュアルゲートＩＧＢＴ９１、９２とから構成され、上下アームの導通、非導通を相補的に制御できるように、ＰＷＭ指令信号８９、９０が上下アーム各々に入力されることで、誘導性負荷９５に交流出力波を印加することができる。
【００９９】
以上のとおり、本発明の実施例６により、デュアルゲートＩＧＢＴから構成された電力変換装置が、低損失な性能で、温度や通電条件に対して安定したｄｖＣＥ／ｄｔでスイッチングすることが可能であることを示した。
【０１００】
なお、本発明は、エアコンや電子レンジなどの小電力機器から、自動車、鉄道、製鉄所等に使用されるインバータのような大電力機器まで、広く用いられている半導体装置、半導体回路の駆動装置並びに電力変換装置に適用することができる。
【０１０１】
また、本発明は、上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。さらに、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。各実施例の構成の一部について、他の構成の追加・削除・置換をすることも可能である。
【符号の説明】
【０１０２】
１…Ｇｓゲート信号、２…Ｇｃゲート信号（素子高温、高電流駆動時）、
３…デュアルゲートＩＧＢＴのＶＣＥ（素子高温、高電流駆動時）、
４…Ｇｃゲート信号（素子低温、低電流駆動時）、
５…デュアルゲートＩＧＢＴのＶＣＥ  （素子低温、低電流駆動時）、
６…ターンオンタイミング、７…ターンオフタイミング、８…オン電圧、９…オフ電圧、
１０…高電圧、１１…０Ｖ、１２…本発明のｔｄ＿ｏｎ（素子高温、高電流駆動時）、
１３…本発明のｔｄ＿ｏｆｆ（素子高温、高電流駆動時）、
１４…本発明のｔｄ＿ｏｎ（素子低温、低電流駆動時）、
１５…本発明のｔｄ＿ｏｆｆ（素子低温、低電流駆動時）、
１６…本発明のターンオンｄｖＣＥ／ｄｔ（素子高温、高電流駆動時）、
１７…本発明のターンオフｄｖＣＥ／ｄｔ（素子高温、高電流駆動時）、
１８…本発明のターンオンｄｖＣＥ／ｄｔ（素子低温、低電流駆動時）、
１９…本発明のターンオフｄｖＣＥ／ｄｔ（素子低温、低電流駆動時）、
２０…比較例のｔｄ＿ｏｎ（素子高温、高電流駆動時）、
２１…比較例のｔｄ＿ｏｆｆ（素子高温、高電流駆動時）、
２２…比較例のｔｄ＿ｏｎ（素子低温、低電流駆動時）、
２３…比較例のｔｄ＿ｏｆｆ（素子低温、低電流駆動時）、
２４…比較例のターンオンｄｖＣＥ／ｄｔ（素子高温、高電流駆動時）、
２５…比較例のターンオフｄｖＣＥ／ｄｔ（素子高温、高電流駆動時）、
２６…比較例のターンオンｄｖＣＥ／ｄｔ（素子低温、低電流駆動時）、
２７…比較例のターンオフｄｖＣＥ／ｄｔ（素子低温、低電流駆動時）、
２８…Ｇｃゲート信号、２９…本発明のｔｄ＿ｏｎ、
３０…高温、高電流駆動時のｄｖＣＥ／ｄｔとターンオン損失、ｔｄ＿ｏｎ依存、
３１…高温、低電流駆動時のｄｖＣＥ／ｄｔとターンオン損失、ｔｄ＿ｏｎ依存、
３２…低温、低電流駆動時のｄｖＣＥ／ｄｔとターンオン損失、ｔｄ＿ｏｎ依存、
３３…ｔｄ＿ｏｎ固定時の温度と駆動電流変化に伴うｄｖＣＥ／ｄｔとターンオン損失推移、
３４…ｔｄ＿ｏｎ可変時の温度と駆動電流変化に伴うｄｖＣＥ／ｄｔとターンオン損失推移、
３５…本発明のｔｄ＿ｏｆｆ、
３６…高温、高電流駆動時のｄｖＣＥ／ｄｔとターンオフ損失、ｔｄ＿ｏｆｆ依存、
３７…高温、低電流駆動時のｄｖＣＥ／ｄｔとターンオフ損失、ｔｄ＿ｏｆｆ依存、
３８…低温、低電流駆動時のｄｖＣＥ／ｄｔとターンオフ損失、ｔｄ＿ｏｆｆ依存、
３９…ｔｄ＿ｏｆｆ固定時の温度と駆動電流変化に伴うｄｖＣＥ／ｄｔとターンオフ損失推移、
４０…ｔｄ＿ｏｆｆ可変時の温度と駆動電流変化に伴うｄｖＣＥ／ｄｔとターンオフ損失推移、
４１…高温、高電流駆動時のｔｄ＿ｏｎとキャリア充填時間の相関、
４２…高温、低電流駆動時のｔｄ＿ｏｎとキャリア充填時間の相関、
４３…低温、低電流駆動時のｔｄ＿ｏｎとキャリア充填時間の相関、
４４…ｔｄ＿ｏｎ固定時の温度と駆動電流変化に伴うキャリア充填時間の変化、
４５…ｔｄ＿ｏｎ可変時の温度と駆動電流変化に伴うキャリア充填時間の変化、
４６…Ｇｓ、Ｇｃ両側オン時、低温時、４７…Ｇｓ、Ｇｃ両側オン時、高温時、
４８…Ｇｓ片側オン時、低温時、４９…Ｇｓ片側オン時、高温時、
５０…高温、高電流駆動時のｔｄ＿ｏｆｆとキャリア排出時間の相関、
５１…高温、低電流駆動時のｔｄ＿ｏｆｆとキャリア排出時間の相関、
５２…低温、低電流駆動時のｔｄ＿ｏｆｆとキャリア排出時間の相関、
５３…ｔｄ＿ｏｆｆ固定時の温度と駆動電流変化に伴うキャリア排出時間の変化、
５４…ｔｄ＿ｏｆｆ可変時の温度と駆動電流変化に伴うキャリア排出時間の変化、
５５…低温時の順方向電流特性、５６…高温時の順方向電流特性、
５７…低温、低電流通電時のオン電圧、５８…低温、高電流通電時のオン電圧、
５９…高温、低電流通電時のオン電圧、６０…高温、高電流通電時のオン電圧、
６１…デュアルゲートＩＧＢＴ、６２…デュアルゲートＩＧＢＴのオン電圧、
６３…駆動回路、６４…プログラム可能な集積回路（例えばＦＰＧＡ）、
６５…ＰＷＭ指令信号、６６…Ｇｓゲート信号生成用のバッファ回路、
６７…Ｇｃゲート信号生成用のバッファ回路、
６８…デュアルゲートＩＧＢＴが通電し、発熱する期間、
６９…デュアルゲートＩＧＢＴのオン電圧をセンスするタイミング、
７０…Ｌｏｏｋ−ｕｐ  Ｔａｂｌｅから最適ｔｄ＿ｏｎと最適ｔｄ＿ｏｆｆをロードセット、
７１…Ｌｏｏｋ−ｕｐ  Ｔａｂｌｅのオン電圧に対するｔｄ＿ｏｎとｔｄ＿ｏｆｆの対応表、
７２…ＰＷＭ指令信号、７３…導通指令パルス幅、７４…Ｇｓゲートの導通信号幅、
７５…デュアルゲートＩＧＢＴのエミッタセンス端子、７６…サーミスタ、
７７…デュアルゲートＩＧＢＴの温度情報、
７８…デュアルゲートＩＧＢＴの駆動電流情報、７９…電流検出用抵抗器、
８０…温度と駆動電流に対するｔｄ＿ｏｎとｔｄ＿ｏｆｆの対応表、
８１…ＧｓゲートとＧｃゲートに接続したデュアルゲートＩＧＢＴ、
８２…Ｇｃゲートに接続したデュアルゲートＩＧＢＴ、
８３…Ｇｓ、Ｇｃ両側オン時の順方向特性、
８４…Ｇｓ片側オン時の順方向特性（ＧｓゲートとＧｃゲートの本数比率１：１）、
８５…Ｇｓ片側オン時の順方向特性（ＧｓゲートとＧｃゲートの本数比率１：３）、
８６…ＧｓゲートとＧｃゲートの本数比率１：１構造でのＧｃゲート信号による制御幅、
８７…ＧｓゲートとＧｃゲートの本数比率１：３構造でのＧｃゲート信号による制御幅、
８８…指令部、８９…上アームのＰＷＭ指令信号線、
９０…下アームのＰＷＭ指令信号線、９１…上アームのデュアルゲートＩＧＢＴ、
９２…下アームのデュアルゲートＩＧＢＴ、
９３…上アームの逆並列接続されたダイオード、
９４…下アームの逆並列接続されたダイオード、
９５…誘導性負荷、９６…上アームデュアルゲートＩＧＢＴの温度と駆動電流の情報、
９７…下アームデュアルゲートＩＧＢＴの温度と駆動電流の情報、
１００…デュアルゲートＩＧＢＴの電流・電圧積、
１０１…従来ＩＧＢＴのターンオフスイッチング損失、
１０２…デュアルゲートＩＧＢＴのターンオフスイッチング損失、
１０３…ディレイ期間、１０４…従来ＩＧＢＴのターンオフｄｖＣＥ／ｄｔ、
１０５…デュアルゲートＩＧＢＴのターンオフｄｖＣＥ／ｄｔ、
１０６…非導通期間、１０７…導通期間、１６４…制御回路、
１６７…ＩＧＢＴのゲートを駆動する駆動回路、１６８…誘導性負荷、
１６９…直流電圧（電力）源、１７０…ＩＧＢＴ、
１７１…ＩＧＢＴ７０の絶縁ゲート（端子）、
１７２…ＩＧＢＴ７０と逆並列接続のダイオード、１７９…ダブルゲート型ＩＧＢＴ、
１８０…第一のゲート端子、１８１…第二のゲート端子、１８２…コレクタ端子、
１８３…エミッタ端子、
１８４…第一のゲートにオン信号、第二のゲートにオフ信号を印加時のキャリア濃度分布、
１８５…第一のゲートと第二のゲートにオン信号を印加時のキャリア濃度分布、
１８６…ゲート信号、１８７…第二のゲート信号、１８８…電圧、１８９…電流、
１９０…電流・電圧積、１９１…導通時、１９２…非導通時、
１９３…ＩＧＢＴの閾値電圧、１９４…電源電圧、
１９５…従来ＩＧＢＴのコレクタ・エミッタ間電圧、
１９６…デュアルゲートＩＧＢＴのコレクタ・エミッタ間電圧、
１９７…従来ＩＧＢＴのコレクタ電流、
１９８…デュアルゲートＩＧＢＴのコレクタ電流、
１９９…従来ＩＧＢＴの電流・電圧積、
２００…実施例１に係る絶縁ゲート型（ゲート制御型）の半導体装置の駆動方式、
３００…比較例の絶縁ゲート型（ゲート制御型）の半導体装置の駆動方式、
４００…実施例２に係る絶縁ゲート型（ゲート制御型）の半導体装置の状態センス方式、
５００…実施例３に係る絶縁ゲート型（ゲート制御型）の半導体装置の駆動方式、
６００…実施例４に係る絶縁ゲート型（ゲート制御型）の半導体装置の状態センス方式、
７００…実施例５に係る絶縁ゲート型（ゲート制御型）の半導体装置の状態センス方式、
８００…実施例６に係る電力変換装置
【図１】
2020162022.tif 000003
【図２】
2020162022.tif 000004
【図３】
2020162022.tif 000005
【図４】
2020162022.tif 000006
【図５】
2020162022.tif 000007
【図６】
2020162022.tif 000008
【図７】
2020162022.tif 000009
【図８】
2020162022.tif 000010
【図９】
2020162022.tif 000011
【図１０】
2020162022.tif 000012
【図１１】
2020162022.tif 000013
【図１２】
2020162022.tif 000014
【図１３】
2020162022.tif 000015
【図１４】
2020162022.tif 000016
【図１５】
2020162022.tif 000017
【図１６】
2020162022.tif 000018
【図１７】
2020162022.tif 000019
【図１８】
2020162022.tif 000020
【図１９】
2020162022.tif 000021
【図２０】
2020162022.tif 000022