(57)【要約】【課題】駆動回路、及び選択部に大電流の突入電流が生じるおそれを低減することができる駆動回路を提供すること。【解決手段】駆動信号が供給される圧電素子と、前記圧電素子への前記駆動信号の供給を制御する駆動信号選択制御回路と、を含む圧電デバイスを駆動する駆動回路であって、前記駆動信号選択制御回路と電気的に接続され、前記駆動信号選択制御回路への電源電圧信号の供給を制御する電源電圧制御回路を備え、前記電源電圧制御回路は、前記電源電圧信号が伝搬する電源電圧伝搬経路に設けられたスイッチ素子を有し、前記スイッチ素子は、複数のパルス波形を含むスイッチ制御信号により制御される、駆動回路。【選択図】図１７
2020189430.tif 000002
【特許請求の範囲】
【請求項１】
駆動信号が供給される圧電素子と、前記圧電素子への前記駆動信号の供給を制御する駆動信号選択制御回路と、を含む圧電デバイスを駆動する駆動回路であって、
前記駆動信号選択制御回路と電気的に接続され、前記駆動信号選択制御回路への電源電圧信号の供給を制御する電源電圧制御回路を備え、
前記電源電圧制御回路は、前記電源電圧信号が伝搬する電源電圧伝搬経路に設けられたスイッチ素子を有し、
前記スイッチ素子は、複数のパルス波形を含むスイッチ制御信号により制御される、
ことを特徴とする駆動回路。
【請求項２】
１つの前記パルス波形により前記スイッチ素子が導通に制御される期間は、前記電源電圧制御回路から出力される前記電源電圧信号が供給される前記電源電圧制御回路の負荷回路の時定数で規定される期間よりも短い、
ことを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記駆動信号を出力する駆動信号出力回路を備え、
前記電源電圧制御回路は、前記駆動信号出力回路への前記電源電圧信号の供給を制御する、
ことを特徴とする請求項１又は２に記載の駆動回路。
【請求項４】
前記スイッチ制御信号の第１期間のデューティー比は、前記第１期間よりも後の第２期間のデューティー比よりも大きい、
ことを特徴とする請求項１乃至３のいずれか１項に記載の駆動回路。
【請求項５】
前記電源電圧制御回路は、
前記スイッチ素子を含む電圧制限回路と、
前記電源電圧信号に基づく電荷を放出する放電回路と、
を有し、
前記放電回路は、前記電圧制限回路と前記圧電デバイスとを電気的に接続する配線と、電気的に接続されている、
ことを特徴をとする請求項１乃至４のいずれか１項に記載の駆動回路。
【請求項６】
請求項１乃至５のいずれか１項に記載の駆動回路と、
前記圧電デバイスを含むプリントヘッドと、
を備える、
ことを特徴をとする液体吐出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路、及び液体吐出装置に関する。
【背景技術】
【０００２】
インク等の液体を吐出して画像や文書を印刷するインクジェットプリンター等の液体吐出装置には、例えばピエゾ素子などの圧電素子を用いたものが知られている。圧電素子は、プリントヘッドにおいて、インクを吐出する複数のノズル、及びノズルから吐出されるインクを貯留するキャビティーに対応して設けられる。そして、圧電素子が駆動信号に従い変位することで、圧電素子とキャビティーとの間に設けられた振動板が撓み、キャビティーの容積が変化する。これにより、ノズルから所定のタイミングで所定量のインクが吐出され、媒体上にドットが形成される。
【０００３】
特許文献１には、駆動信号を出力する駆動回路、及び駆動信号の圧電素子への供給を制御する選択部に、ＤＣ４２Ｖの高電圧の電圧Ｖｈを供給し、駆動回路、及び選択部が、供給される電圧Ｖｈに基づいて、圧電素子に供給する駆動信号を生成することで、ノズルから所定の量の液体を吐出させる液体吐出装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−１４１０７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載されるような駆動回路、及び選択部に高電圧の電圧Ｖｈが供給される液体吐出装置では、近年の液体吐出装置の低消費電力化の要求の高まりから、液体吐出装置が液体の吐出を行わないスリープモード等において、駆動回路、及び選択部への電源電圧の供給を停止する液体吐出装置が知られている。このような駆動回路、及び選択部への電源電圧の供給を停止する液体吐出装置において、駆動回路、及び選択部への電源電圧の供給を再開した場合、駆動回路、及び選択部に大電流の突入電流が生じるおそれがある。
【課題を解決するための手段】
【０００６】
本発明に係る駆動回路の一態様は、
駆動信号が供給される圧電素子と、前記圧電素子への前記駆動信号の供給を制御する駆動信号選択制御回路と、を含む圧電デバイスを駆動する駆動回路であって、
前記駆動信号選択制御回路と電気的に接続され、前記駆動信号選択制御回路への電源電圧信号の供給を制御する電源電圧制御回路を備え、
前記電源電圧制御回路は、前記電源電圧信号が伝搬する電源電圧伝搬経路に設けられたスイッチ素子を有し、
前記スイッチ素子は、複数のパルス波形を含むスイッチ制御信号により制御される。
【０００７】
前記駆動回路の一態様において、
１つの前記パルス波形により前記スイッチ素子が導通に制御される期間は、前記電源電圧制御回路から出力される前記電源電圧信号が供給される前記電源電圧制御回路の負荷回路の時定数で規定される期間よりも短くてもよい。
【０００８】
前記駆動回路の一態様において、
前記駆動信号を出力する駆動信号出力回路を備え、
前記電源電圧制御回路は、前記駆動信号出力回路への前記電源電圧信号の供給を制御してもよい。
【０００９】
前記駆動回路の一態様において、
前記スイッチ制御信号の第１期間のデューティー比は、前記第１期間よりも後の第２期間のデューティー比よりも大きくてもよい。
【００１０】
前記駆動回路の一態様において、
前記電源電圧制御回路は、
前記スイッチ素子を含む電圧制限回路と、
前記電源電圧信号に基づく電荷を放出する放電回路と、
を有し、
前記放電回路は、前記電圧制限回路と前記圧電デバイスとを電気的に接続する配線と、電気的に接続されていてもよい。
【００１１】
前記液体吐出装置の一態様は、
上記駆動回路の一態様と、
前記圧電デバイスを含むプリントヘッドと、
を備える。
【図面の簡単な説明】
【００１２】
【図１】液体吐出装置の概略構成を示す斜視図である。
【図２】液体吐出装置の電気構成を示すブロック図である。
【図３】駆動信号ＣＯＭの一例を示す図である。
【図４】駆動信号選択制御回路の電気構成を示すブロック図である。
【図５】吐出部の１個分に対応する選択回路の電気構成を示す回路図である。
【図６】デコーダーにおけるデコード内容を示す図である。
【図７】駆動信号選択制御回路の動作を説明するための図である。
【図８】吐出部の概略構成を示す断面図である。
【図９】駆動回路の構成を示すブロック図である。
【図１０】駆動信号出力回路の構成を示す図である。
【図１１】駆動信号放電回路の構成を示す図である。
【図１２】基準電圧信号出力回路の構成を示す図である。
【図１３】ＶＨＶ制御信号出力回路の構成を示す図である。
【図１４】状態信号入出力回路の構成を示す図である。
【図１５】エラー信号入出力回路の構成を示す図である。
【図１６】電源電圧制御回路の構成を示す図である。
【図１７】電圧信号ＶＨＶｂの電圧値の変化とＶＨＶ制御信号ＶＨＶ＿ＣＮＴとの関係を示す図である。
【図１８】期間Ｔｂにおいて、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴに含まれるパルス波形の一例を示す図である。
【図１９】液体吐出装置、及び駆動回路の変形例におけるＶＨＶｂの電圧値の変化とＶＨＶ制御信号ＶＨＶ＿ＣＮＴとの関係を示す図である。
【図２０】期間ＴｃにおけるＶＨＶ制御信号ＶＨＶ＿ＣＮＴに含まれるパルス波形の一例を示す図である。
【図２１】期間ＴｄにおけるＶＨＶ制御信号ＶＨＶ＿ＣＮＴに含まれるパルス波形の一例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の好適な実施形態について図面を用いて説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００１４】
１  液体吐出装置の構成
本実施形態に係る液体吐出装置の一例としての印刷装置は、外部のホストコンピューターから入力される画像データに応じてインクを吐出させることで、紙などの印刷媒体にドットを形成し、当該画像データに応じた文字、図形等を含む画像を印刷するインクジェットプリンターである。
【００１５】
図１は、液体吐出装置１の概略構成を示す斜視図である。図１には、媒体Ｐが搬送される方向Ｘ、方向Ｘと交差し移動体２が往復動する方向Ｙ、インクが吐出される方向Ｚを図示している。なお、本実施形態では、方向Ｘ、方向Ｙ、方向Ｚは互いに直交する軸として説明するが、液体吐出装置１の各種構成が互いに直交して配置されていることに限るものではない。また、以下の説明において、移動体２が移動する方向Ｙを主走査方向と称する場合がある。
【００１６】
図１に示すように、液体吐出装置１は、移動体２と、移動体２を方向Ｙに沿って往復動させる移動機構３とを備える。移動機構３は、移動体２の駆動源となるキャリッジモーター３１と、両端が固定されたキャリッジガイド軸３２と、キャリッジガイド軸３２とほぼ平行に延在しキャリッジモーター３１により駆動されるタイミングベルト３３と、を有する。
【００１７】
移動体２に含まれるキャリッジ２４は、キャリッジガイド軸３２に往復動自在に支持されるとともに、タイミングベルト３３の一部に固定されている。そして、キャリッジモーター３１によりタイミングベルト３３を駆動させることで、キャリッジ２４は、キャリッジガイド軸３２に案内されて方向Ｙに沿って往復動する。また、移動体２のうち、媒体Ｐと対向する部分には多数のノズルを有するヘッドユニット２０が設けられている。ヘッドユニット２０には、ケーブル１９０を介して制御信号等が入力される。ヘッドユニット２０は、入力される制御信号に基づいて、ノズルから液体の一例としてインクを吐出する。
【００１８】
液体吐出装置１は、媒体Ｐを、方向Ｘに沿ってプラテン４０上で搬送させる搬送機構４を備える。搬送機構４は、駆動源である搬送モーター４１と、搬送モーター４１により回転して媒体Ｐを方向Ｘに沿って搬送する搬送ローラー４２と、を備える。
【００１９】
以上のように構成された液体吐出装置１では、媒体Ｐが搬送機構４により搬送されるタイミングにおいて、ヘッドユニット２０がインクを吐出することで、媒体Ｐの表面に画像が形成される。
【００２０】
２  液体吐出装置の電気構成
図２は、液体吐出装置１の電気構成を示すブロック図である。図２に示すように、液体吐出装置１は、制御回路１００、キャリッジモータードライバー３５、キャリッジモーター３１、搬送モータードライバー４５、搬送モーター４１、第１電圧生成回路９０ａ、第２電圧生成回路９０ｂ、発振回路９１、駆動回路５０、及びプリントヘッド２１を有する。
【００２１】
制御回路１００は、ホストコンピューターから入力された画像データに基づいて、各種構成を制御するための複数の制御信号等を生成し、対応する構成に出力する。具体的には、制御回路１００は、キャリッジモータードライバー３５に対して制御信号ＣＴＲ１を供給する。キャリッジモータードライバー３５は、制御信号ＣＴＲ１に従ってキャリッジモーター３１を駆動する。これにより、図１に示す方向Ｙにおけるキャリッジ２４の移動が制御される。また、制御回路１００は、搬送モータードライバー４５に対して制御信号ＣＴＲ２を供給する。搬送モータードライバー４５は、制御信号ＣＴＲ２に従って搬送モーター４１を駆動する。これにより、図１に示す方向Ｘにおける媒体Ｐの移動が制御される。
【００２２】
また、制御回路１００は、駆動回路５０に対して、駆動データ信号ＤＡＴＡを出力すると共に、プリントヘッド２１に対して、クロック信号ＳＣＫ、印刷データ信号ＳＩ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、及び駆動データ信号ＤＡＴＡを出力する。
【００２３】
第１電圧生成回路９０ａは、例えばＤＣ４２Ｖの電圧信号ＶＨＶを生成する。そして、第１電圧生成回路９０ａは、電圧信号ＶＨＶを駆動回路５０に出力する。また、第２電圧生成回路９０ｂは、例えばＤＣ３．３Ｖの電圧信号ＶＤＤを生成する。そして、第２電圧生成回路９０ｂは、電圧信号ＶＤＤを駆動回路５０に出力する。なお、電圧信号ＶＨＶ，ＶＤＤは、駆動回路５０の他に液体吐出装置１の各種構成にも供給されてもよい。
【００２４】
発振回路９１は、クロック信号ＭＣＫを駆動回路５０に出力する。ここで、発振回路９１は、図２に示すように制御回路１００と独立した構成であってもよく、また、制御回路１００の内部に構成されていてもよい。また、クロック信号ＭＣＫは、駆動回路５０のほか、液体吐出装置１の各種構成にも供給されてもよい。
【００２５】
駆動回路５０は、駆動信号出力回路５１、及び電源電圧供給制御回路５２を含む。電源電圧供給制御回路５２には、電圧信号ＶＨＶが入力される。そして、電源電圧供給制御回路５２は、入力された電圧信号ＶＨＶを、プリントヘッド２１、及び駆動信号出力回路５１に供給するのか否かを制御する。
【００２６】
駆動信号出力回路５１には、電圧信号ＶＨＶ，ＶＤＤ、駆動データ信号ＤＡＴＡ、及びクロック信号ＭＣＫが入力される。そして、駆動信号出力回路５１は、入力される電圧信号ＶＨＶ，ＶＤＤ、駆動データ信号ＤＡＴＡ、及びクロック信号ＭＣＫに基づいて、駆動信号ＣＯＭ、及び基準電圧信号ＶＢＳを生成しプリントヘッド２１に出力する。ここで、基準電圧信号ＶＢＳは、例えば、グラウンド電位、ＤＣ５Ｖ、ＤＣ６Ｖ等の一定電圧の信号である。なお、電源電圧供給制御回路５２、及び駆動信号出力回路５１を含む駆動回路５０の構成、及び動作の詳細については後述する。
【００２７】
プリントヘッド２１は、駆動信号選択制御回路２００と、複数の吐出部６００とを有する。また、各吐出部６００は、圧電素子６０を含む。駆動信号選択制御回路２００には、クロック信号ＳＣＫ、印刷データ信号ＳＩ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、駆動信号ＣＯＭ、及び電圧信号ＶＨＶが入力される。そして、駆動信号選択制御回路２００は、クロック信号ＳＣＫ、印刷データ信号ＳＩ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、及び電圧信号ＶＨＶに基づいて、駆動信号ＣＯＭを選択、又は非選択とすることで、駆動信号ＶＯＵＴを生成し、各吐出部６００に出力する。
【００２８】
駆動信号ＶＯＵＴは、複数の吐出部６００のそれぞれに含まれる圧電素子６０の一端に供給される。また、圧電素子６０の他端には、基準電圧信号ＶＢＳが供給される。そして、圧電素子６０が、駆動信号ＶＯＵＴと基準電圧信号ＶＢＳとの電位差により駆動することで、吐出部６００からインクが吐出される。
【００２９】
以上のように、プリントヘッド２１は、駆動信号ＣＯＭに基づく駆動信号ＶＯＵＴが供給される圧電素子６０と、圧電素子６０への駆動信号ＶＯＵＴの供給を制御する駆動信号選択制御回路２００とを有する。そして、駆動回路５０は、プリントヘッド２１が有する駆動信号選択制御回路２００と電気的に接続され、駆動信号選択制御回路２００への電圧信号ＶＨＶの供給を制御する電源電圧供給制御回路５２と、駆動信号ＣＯＭを出力する駆動信号出力回路５１とを備える。そして、駆動回路５０は、プリントヘッド２１を駆動させる。なお、以上のように構成されたプリントヘッド２１は、図１に示すヘッドユニット２０に含まれる。
【００３０】
ここで、プリントヘッド２１が圧電デバイスの一例であり、電源電圧供給制御回路５２により、プリントヘッド２１が有する駆動信号選択制御回路２００への供給が制御される電圧信号ＶＨＶが電源電圧信号の一例である。換言すれば、液体吐出装置１は、駆動回路５０と圧電デバイスの一例としてのプリントヘッド２１とを備える。
【００３１】
３  液体吐出ヘッドの構成及び動作
次に、駆動信号選択制御回路２００の構成、及び動作について説明する。駆動信号選択制御回路２００の構成、及び動作を説明するにあたり、まず、図３を用いて、駆動信号選択制御回路２００に入力される駆動信号ＣＯＭの一例について説明する。その後、図４から図７を用いて、駆動信号選択制御回路２００の構成、及び動作について説明する。
【００３２】
図３は、駆動信号ＣＯＭの一例を示す図である。図３には、ラッチ信号ＬＡＴが立ち上がってからチェンジ信号ＣＨが立ち上がるまでの期間Ｔ１と、期間Ｔ１の後、次にチェンジ信号ＣＨが立ち上がるまでの期間Ｔ２と、期間Ｔ２の後、ラッチ信号ＬＡＴが立ち上がるまでの期間Ｔ３とを示している。そして、この期間Ｔ１，Ｔ２，Ｔ３からなる周期が、媒体Ｐに新たなドットを形成する周期Ｔａとなる。すなわち、図３に示すように、ラッチ信号ＬＡＴは、媒体Ｐに新たなドットが形成される周期を規定する信号であり、チェンジ信号ＣＨは、駆動信号ＣＯＭに含まれる波形の切替タイミングを規定する信号である。
【００３３】
図３に示すように、駆動信号出力回路５１は、期間Ｔ１において台形波形Ａｄｐを生成する。台形波形Ａｄｐが圧電素子６０に供給された場合、対応する吐出部６００から所定量、具体的には中程度の量のインクが吐出される。また、駆動信号出力回路５１は、期間Ｔ２において台形波形Ｂｄｐを生成する。台形波形Ｂｄｐが圧電素子６０に供給された場合、対応する吐出部６００から上記所定量よりも少ない小程度の量のインクが吐出される。また、駆動信号出力回路５１は、期間Ｔ３において台形波形Ｃｄｐを生成する。台形波形Ｃｄｐが圧電素子６０に供給された場合、圧電素子６０は、対応する吐出部６００からインクが吐出されない程度に駆動する。したがって、台形波形Ｃｄｐが圧電素子６０に供給された場合、媒体Ｐにはドットが形成されない。この台形波形Ｃｄｐは、吐出部６００のノズル開孔部付近のインクを微振動させてインクの粘度が増大することを防止するための波形である。以下の説明において、インクの粘度が増大することを防止するために、吐出部６００からインクが吐出されない程度に圧電素子６０を駆動させることを「微振動」と称する。
【００３４】
ここで、台形波形Ａｄｐ、台形波形Ｂｄｐ、及び台形波形Ｃｄｐのそれぞれの開始タイミングでの電圧値、及び終了タイミングでの電圧値は、いずれも電圧Ｖｃで共通である。すなわち、台形波形Ａｄｐ，Ｂｄｐ，Ｃｄｐは、電圧Ｖｃで開始し電圧Ｖｃで終了する波形である。したがって、駆動信号出力回路５１は、台形波形Ａｄｐ，Ｂｄｐ，Ｃｄｐが周期Ｔａにおいて連続した波形の駆動信号ＣＯＭを出力する。なお、図３に示す駆動信号ＣＯＭの波形は一例であり、図３に示す波形に限られるものではない。
【００３５】
図４は、駆動信号選択制御回路２００の電気構成を示すブロック図である。駆動信号選択制御回路２００は、期間Ｔ１，Ｔ２，Ｔ３のそれぞれにおいて、駆動信号ＣＯＭに含まれる台形波形Ａｄｐ，Ｂｄｐ，Ｃｄｐを選択するか否かを切り替えことで、周期Ｔａにおいて、圧電素子６０に供給される駆動信号ＶＯＵＴを生成し出力する。図４に示すように、駆動信号選択制御回路２００は、選択制御回路２１０と、複数の選択回路２３０とを含む。
【００３６】
選択制御回路２１０には、クロック信号ＳＣＫ、印刷データ信号ＳＩ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、及び電圧信号ＶＨＶが供給される。選択制御回路２１０には、シフトレジスター２１２（Ｓ／Ｒ）とラッチ回路２１４とデコーダー２１６との組が、吐出部６００のそれぞれに対応して設けられている。すなわち、プリントヘッド２１には、吐出部６００の総数ｎと同数のシフトレジスター２１２とラッチ回路２１４とデコーダー２１６との組が設けられている。
【００３７】
シフトレジスター２１２は、対応する吐出部６００毎に、印刷データ信号ＳＩに含まれる２ビットの印刷データ［ＳＩＨ，ＳＩＬ］を一旦保持する。詳細には、吐出部６００に対応した段数のシフトレジスター２１２が互いに縦続接続されているとともに、シリアルで供給された印刷データ信号ＳＩが、クロック信号ＳＣＫに従って順次後段に転送される。なお、図４には、シフトレジスター２１２を区別するために、印刷データ信号ＳＩが供給される上流側から順番に１段、２段、…、ｎ段と表記している。
【００３８】
ｎ個のラッチ回路２１４のそれぞれは、対応するシフトレジスター２１２で保持された印刷データ［ＳＩＨ，ＳＩＬ］をラッチ信号ＬＡＴの立ち上がりでラッチする。ｎ個のデコーダー２１６の各々は、対応するラッチ回路２１４によってラッチされた２ビットの印刷データ［ＳＩＨ，ＳＩＬ］をデコードして選択信号Ｓを生成し、選択回路２３０に供給する。
【００３９】
選択回路２３０は、吐出部６００のそれぞれに対応して設けられている。すなわち、１つのプリントヘッド２１が有する選択回路２３０の数は、プリントヘッド２１に含まれる吐出部６００の総数ｎと同じである。選択回路２３０は、デコーダー２１６から供給される選択信号Ｓに基づいて、駆動信号ＣＯＭの圧電素子６０への供給を制御する。
【００４０】
図５は、吐出部６００の１個分に対応する選択回路２３０の電気構成を示す回路図である。図５に示すように、選択回路２３０は、インバーター２３２、及びトランスファーゲート２３４を有する。また、トランスファーゲート２３４は、ＮＭＯＳトランジスターであるトランジスター２３５と、ＰＭＯＳトランジスターであるトランジスター２３６とを含む。
【００４１】
選択信号Ｓは、デコーダー２１６からトランジスター２３５のゲート端子に供給される。また選択信号Ｓは、インバーター２３２によって論理反転されて、トランジスター２３６のゲート端子にも供給される。トランジスター２３５のドレイン端子、及びトランジスター２３６のソース端子は、トランスファーゲート２３４の一端である端子ＴＧ−Ｉｎに接続されている。トランスファーゲート２３４の端子ＴＧ−Ｉｎには、駆動信号ＣＯＭが入力される。そして、トランジスター２３５、及びトランジスター２３６が、選択信号Ｓに従ってオン又はオフに制御されることで、トランジスター２３５のソース端子とトランジスター２３６のドレイン端子とが共通に接続されているトランスファーゲート２３４の他端である端子ＴＧ−Ｏｕｔから、駆動信号ＶＯＵＴが出力される。この駆動信号ＶＯＵＴが出力されるトランスファーゲート２３４の端子ＴＧ−Ｏｕｔは、圧電素子６０の後述する電極６１１と電気的に接続されている。なお、以下の説明において、トランジスター２３５及びトランジスター２３６が導通状態に制御されている場合をオンと称し、トランジスター２３５及びトランジスター２３６が非導通状態に制御されている場合をオフと称する場合がある。
【００４２】
次に、図６を用いてデコーダー２１６のデコード内容について説明する。図６は、デコーダー２１６におけるデコード内容を示す図である。デコーダー２１６には、２ビットの印刷データ［ＳＩＨ，ＳＩＬ］、ラッチ信号ＬＡＴ、及びチェンジ信号ＣＨが入力される。そして、デコーダー２１６は、例えば、印刷データ［ＳＩＨ，ＳＩＬ］が「中ドット」を規定する［１，０］である場合、期間Ｔ１，Ｔ２，Ｔ３でＨ，Ｌ，Ｌレベルとなる選択信号Ｓを出力する。ここで、選択信号Ｓの論理レベルは、不図示のレベルシフターによって、電圧信号ＶＨＶに基づく高振幅論理にレベルシフトされる。
【００４３】
図７は、駆動信号選択制御回路２００の動作を説明するための図である。図７に示すように駆動信号選択制御回路２００には、印刷データ信号ＳＩがクロック信号ＳＣＫに同期してシリアルで供給され、吐出部６００に対応するシフトレジスター２１２において順次転送される。そして、クロック信号ＳＣＫの供給が停止すると、シフトレジスター２１２のそれぞれには、吐出部６００に対応した印刷データ［ＳＩＨ，ＳＩＬ］が保持される。なお、印刷データ信号ＳＩは、シフトレジスター２１２における最終ｎ段、…、２段、１段の吐出部６００に対応した順番で供給される。
【００４４】
ここで、ラッチ信号ＬＡＴが立ち上がると、ラッチ回路２１４のそれぞれは、対応するシフトレジスター２１２に保持された印刷データ［ＳＩＨ，ＳＩＬ］を一斉にラッチする。図７に示すＬＴ１、ＬＴ２、…、ＬＴｎは、１段、２段、…、ｎ段のシフトレジスター２１２に対応するラッチ回路２１４によってラッチされた印刷データ［ＳＩＨ，ＳＩＬ］をである。
【００４５】
デコーダー２１６は、ラッチされた印刷データ［ＳＩＨ，ＳＩＬ］で規定されるドットのサイズに応じて、期間Ｔ１，Ｔ２，Ｔ３のそれぞれにおいて、図６に示される内容に従う論理レベルの選択信号Ｓを出力する。
【００４６】
印刷データ［ＳＩＨ，ＳＩＬ］が［１，１］の場合、選択回路２３０は、選択信号Ｓに従い、期間Ｔ１において台形波形Ａｄｐを選択し、期間Ｔ２において台形波形Ｂｄｐを選択し、期間Ｔ３において台形波形Ｃｄｐを選択しない。その結果、図７に示す大ドットに対応する駆動信号ＶＯＵＴが生成される。したがって、吐出部６００から、中程度の量のインクと、小程度の量のインクが吐出される。よって、媒体Ｐには、当該インクが結合することで、大ドットが形成される。また、印刷データ［ＳＩＨ，ＳＩＬ］が［１，０］の場合、選択回路２３０は、選択信号Ｓに従い、期間Ｔ１において台形波形Ａｄｐを選択し、期間Ｔ２において台形波形Ｂｄｐを選択せず、期間Ｔ３において台形波形Ｃｄｐを選択しない。その結果、図７に示す中ドットに対応する駆動信号ＶＯＵＴが生成される。したがって、吐出部６００から、中程度の量のインクが吐出される。よって、媒体Ｐには、中ドットが形成される。また、印刷データ［ＳＩＨ，ＳＩＬ］が［０，１］の場合、選択回路２３０は、選択信号Ｓに従い、期間Ｔ１において台形波形Ａｄｐを選択せず、期間Ｔ２において台形波形Ｂｄｐを選択し、期間Ｔ３において台形波形Ｃｄｐを選択しない。その結果、図７に示す小ドットに対応する駆動信号ＶＯＵＴが生成される。したがって、吐出部６００から、小程度の量のインクが吐出される。よって、媒体Ｐには、小ドットが形成される。また、印刷データ［ＳＩＨ，ＳＩＬ］が［０，０］の場合、選択回路２３０は、選択信号Ｓに従い、期間Ｔ１において台形波形Ａｄｐを選択せず、期間Ｔ２において台形波形Ｂｄｐを選択せず、期間Ｔ３において台形波形Ｃｄｐを選択する。その結果、図７に示す微振動に対応する駆動信号ＶＯＵＴが生成される。したがって、吐出部６００からインクは吐出されず、微振動が生じる。
【００４７】
すなわち、駆動信号出力回路５１が出力する駆動信号ＣＯＭに含まれる台形波形を選択することで、駆動信号ＶＯＵＴが生成される。したがって、駆動信号ＣＯＭと駆動信号ＶＯＵＴとは、共に圧電素子６０を駆動させる信号であって、駆動信号出力回路５１から出力される信号でもある。すなわち、駆動信号ＶＯＵＴ、及び駆動信号ＣＯＭの少なくとも一方が駆動信号の一例である。
【００４８】
ここで、図８を用いて圧電素子６０を含む吐出部６００の構成及び動作について説明する。図８は、吐出部６００を含むようにプリントヘッド２１を切断した場合の吐出部６００の概略構成を示す断面図である。
【００４９】
図８に示されるように、プリントヘッド２１は、吐出部６００とリザーバー６４１とを含む。リザーバー６４１には、インクが供給口６６１からインクが導入される。また、リザーバー６４１は、インクの色毎に設けられている。
【００５０】
吐出部６００は、圧電素子６０、振動板６２１、キャビティー６３１、及びノズル６５１を含む。振動板６２１は、キャビティー６３１と圧電素子６０との間に設けられる。そして、振動板６２１は、上面に設けられた圧電素子６０が駆動することで変位する。すなわち、振動板６２１は、変位することで、キャビティー６３１の内部容積を拡大／縮小させるダイヤフラムとして機能する。キャビティー６３１の内部には、インクが充填されている。また、キャビティー６３１は、圧電素子６０の駆動により内部容積が変化する圧力室として機能する。ノズル６５１は、ノズルプレート６３２に設けられるとともに、キャビティー６３１に連通する開孔部である。
【００５１】
圧電素子６０は、圧電体６０１を一対の電極６１１，６１２で挟んだ構造である。電極６１１には駆動信号ＶＯＵＴが供給され、電極６１２には基準電圧信号ＶＢＳが供給される。このような構造の圧電素子６０は、電極６１１と電極６１２との電位差に応じて駆動する。そして圧電素子６０の駆動に伴い、電極６１１，６１２、及び振動板６２１の中央部分が両端部分に対して上下方向に変位する。そして、振動板６２１の変位に伴いキャビティー６３１の内部容積が変化することで、キャビティー６３１の内部に充填されたインクが、ノズル６５１から吐出される。
【００５２】
４  駆動回路の構成、及び動作
次に駆動回路５０の構成、及び動作について説明する。図９は、駆動回路５０の構成を示すブロック図である。図９に示すように駆動回路５０は、電源電圧供給制御回路５２と、駆動信号出力回路５１とを備える。そして、駆動回路５０は、プリントヘッド２１を駆動するための各種信号を出力する。なお、以下の説明では、第１電圧生成回路９０ａから出力される電圧信号ＶＨＶを、電圧信号ＶＨＶ１と称し、駆動回路５０から出力されプリントヘッド２１に入力される電圧信号ＶＨＶを、電圧信号ＶＨＶ２と称する場合がある。
【００５３】
電源電圧供給制御回路５２は、電源電圧制御回路７０と、ヒューズ８０，８１とを有する。駆動回路５０に入力された電圧信号ＶＨＶ１は、伝搬経路ａで伝搬し電源電圧供給制御回路５２が有する電源電圧制御回路７０に入力される。電源電圧制御回路７０は、入力される電圧信号ＶＨＶ１を電圧信号ＶＨＶａとして出力するか否かを制御する。電源電圧制御回路７０から出力された電圧信号ＶＨＶａは、伝搬経路ｂで伝搬しヒューズ８０に入力される。ヒューズ８０は、入力された電圧信号ＶＨＶａを電圧信号ＶＨＶｂとして出力する。電圧信号ＶＨＶｂは、伝搬経路ｃで伝搬しヒューズ８１に入力される。ヒューズ８１は、入力された電圧信号ＶＨＶｂを電圧信号ＶＨＶ２として出力する。電圧信号ＶＨＶ２は、伝搬経路ｄで伝搬し駆動回路５０から出力される。そして、駆動回路５０から出力された電圧信号ＶＨＶ２は、プリントヘッド２１が有する駆動信号選択制御回路２００に入力される。すなわち、電源電圧制御回路７０は、駆動信号選択制御回路２００と電気的に接続され、駆動信号選択制御回路２００への電圧信号ＶＨＶの供給を制御する。ここで、電圧信号ＶＨＶが電圧信号ＶＨＶ１，ＶＨＶａ，ＶＨＶｂ，ＶＨＶ２として伝搬する伝搬経路ａ，ｂ，ｃ，ｄのうち、少なくとも伝搬経路ａ，ｂを含む経路が、電源電圧伝搬経路の一例である。なお、伝搬経路ａ，ｂ，ｃ，ｄは、例えば駆動回路５０が実装される回路基板に設けられた配線パターンであってもよく、集積回路の内部に設けられた配線パターンであってもよい。
【００５４】
また、電圧信号ＶＨＶｂは、伝搬経路ｃで分岐される。分岐された一方の電圧信号ＶＨＶｂは、ヒューズ８１に供給され、分岐された他方の電圧信号ＶＨＶｂは、駆動信号出力回路５１に供給される。同様に電圧信号ＶＨＶ２は、伝搬経路ｄで分岐される。分岐された一方の電圧信号ＶＨＶ２は、プリントヘッド２１に供給され、分岐された他方の電圧信号ＶＨＶ２は、駆動信号出力回路５１に供給される。すなわち、駆動信号出力回路５１には、電源電圧制御回路７０から出力された電圧信号ＶＨＶａがヒューズ８０を介して入力される電圧信号ＶＨＶｂと、電源電圧制御回路７０から出力された電圧信号ＶＨＶａがヒューズ８０，８１を介して入力される電圧信号ＶＨＶ２とが入力される。換言すれば、電源電圧制御回路７０は、駆動信号出力回路５１への電圧信号ＶＨＶの供給も制御する。
【００５５】
また、駆動信号出力回路５１には、第２電圧生成回路９０ｂから出力される電圧信号ＶＤＤ、発振回路９１から出力されるクロック信号ＭＣＫ、及び制御回路１００から出力される駆動データ信号ＤＡＴＡが入力される。さらに、駆動信号出力回路５１と制御回路１００との間では、エラー信号ＥＲＲ、及び状態信号ＢＵＳＹが相互に伝搬されてもよい。
【００５６】
ここで、駆動回路５０が有する駆動信号出力回路５１、及び電源電圧制御回路７０の構成、及び動作について説明する。図１０は、駆動信号出力回路５１の構成を示す図である。駆動信号出力回路５１は、集積回路５００、増幅回路５５０、復調回路５６０、及び帰還回路５７０を含む。
【００５７】
集積回路５００は、増幅制御信号生成回路５０２、内部電圧生成回路４００、発振回路４１０、クロック選択回路４２０、異常検出回路４３０、レジスター制御回路４４０、駆動信号放電回路４５０、基準電圧信号出力回路４６０、ＶＨＶ制御信号出力回路４７０、状態信号入出力回路４８０、及びエラー信号入出力回路４９０を含む。
【００５８】
内部電圧生成回路４００には、電圧信号ＶＤＤが供給される。内部電圧生成回路４００は、入力される電圧信号ＶＤＤを昇圧することで、例えばＤＣ７．５Ｖの電圧信号ＧＶＤＤを生成する。電圧信号ＧＶＤＤは、後述するゲート駆動部５４０を含む集積回路５００の各種構成に入力される。
【００５９】
増幅制御信号生成回路５０２は、端子ＤＡＴＡ−Ｉｎから入力される駆動データ信号ＤＡＴＡに含まれる駆動信号ＣＯＭの波形を規定するデータ信号に基づいて、増幅制御信号Ｈｇｄ，Ｌｇｄを生成する。増幅制御信号生成回路５０２は、ＤＡＣインターフェース（ＤＡＣ＿Ｉ／Ｆ：Digital to Analog Converter Interface）５１０、ＤＡＣ部５２０、変調部５３０、及びゲート駆動部５４０を含む。
【００６０】
ＤＡＣインターフェース５１０には、端子ＤＡＴＡ−Ｉｎから供給される駆動データ信号ＤＡＴＡと、端子ＭＣＫ−Ｉｎから供給されるクロック信号ＭＣＫとが入力される。ＤＡＣインターフェース５１０は、クロック信号ＭＣＫに基づいて駆動データ信号ＤＡＴＡを積算し、駆動信号ＣＯＭの波形を規定する例えば１０ｂｉｔの駆動データｄＡを生成する。ＤＡＣ部５２０には、駆動データｄＡが入力される。ＤＡＣ部５２０は、入力される駆動データｄＡをアナログ信号の元駆動信号ａＡに変換する。この元駆動信号ａＡは、駆動信号ＣＯＭの増幅前の目標となる信号である。変調部５３０には、元駆動信号ａＡが入力される。変調部５３０は、元駆動信号ａＡにパルス幅変調を施した変調信号Ｍｓを出力する。ゲート駆動部５４０には、電圧信号ＶＨＶ，ＧＶＤＤ及び変調信号Ｍｓが入力される。ゲート駆動部５４０は、入力される変調信号Ｍｓを電圧信号ＧＶＤＤに基づき増幅するとともに、電圧信号ＶＨＶに基づいて高振幅論理にレベルシフトした増幅制御信号Ｈｇｄと、入力される変調信号Ｍｓの論理レベルを反転し、電圧信号ＧＶＤＤに基づき増幅した増幅制御信号Ｌｇｄとを生成する。すなわち、増幅制御信号Ｈｇｄと増幅制御信号Ｌｇｄとは互いに排他的にＨレベルとなる。増幅制御信号Ｈｇｄは、端子Ｈｇ−Ｏｕｔを介して集積回路５００から出力され、増幅回路５５０に入力される。同様に、増幅制御信号Ｌｇｄは、端子Ｌｇ−Ｏｕｔを介して集積回路５００から出力され、増幅回路５５０に入力される。
【００６１】
増幅回路５５０は、増幅制御信号Ｈｇｄ，Ｌｇｄに基づき動作することで増幅変調信号ＭＡｓを出力する。増幅回路５５０は、トランジスター５５１，５５２を含む。なお、トランジスター５５１，５５２のそれぞれは、例えばＮチャンネル型のＦＥＴ（Field Effect Transistor）である。
【００６２】
トランジスター５５１のドレイン端子には、電圧信号ＶＨＶが供給される。トランジスター５５１のゲート端子には端子Ｈｇ−Ｏｕｔを介して増幅制御信号Ｈｇｄが供給される。トランジスター５５１のソース端子はトランジスター５５２のドレイン端子と電気的に接続している。また、トランジスター５５２のゲート端子には、端子Ｌｇ−Ｏｕｔを介して増幅制御信号Ｌｇｄが供給される。トランジスター５５２のソース電極はグラウンドに接続している。以上のように接続されたトランジスター５５１は、増幅制御信号Ｈｇｄに応じて動作し、トランジスター５５２は、増幅制御信号Ｌｇｄに応じて動作する。すなわち、トランジスター５５１とトランジスター５５２とは排他的にオンとなる。これにより、トランジスター５５１のソース端子と、トランジスター５５２のドレイン端子との接続点には、変調信号Ｍｓを電圧信号ＶＨＶに基づいて増幅した増幅変調信号ＡＭｓが生成される。
【００６３】
増幅回路５５０で生成された増幅変調信号ＡＭｓは、復調回路５６０に入力される。復調回路５６０は、コイル５６１とコンデンサー５６２を含む。コイル５６１の一端は、トランジスター５５１のソース端子、及びトランジスター５５２のドレイン端子と共通に接続されている。また、コイル５６１の他端は、コンデンサー５６２の一端と接続されている。コンデンサー５６２の他端は、グラウンドに接続されている。すなわち、コイル５６１とコンデンサー５６２とは、ローパスフィルターを構成する。そして、当該ローパスフィルターに増幅変調信号ＡＭｓが供給されることで、増幅変調信号ＡＭｓが復調され、駆動信号ＣＯＭが生成される。この駆動信号ＣＯＭが、駆動信号出力回路５１から出力される。
【００６４】
また、復調回路５６０が生成した駆動信号ＣＯＭは、帰還回路５７０を介して変調部５３０に帰還される。帰還回路５７０は、抵抗５７１，５７２を含む。抵抗５７１の一端は、コイル５６１の他端と接続され、抵抗５７１の他端は、抵抗５７２の一端と接続されている。抵抗５７２の他端には、電圧信号ＶＨＶ２が供給される。そして、抵抗５７１の他端、及び抵抗５７２の一端は、端子Ｃｏｍ−Ｄｉｓで共通に接続され、端子Ｃｏｍ−Ｄｉｓを介して復調回路５６０と接続されている。すなわち、変調部５３０には、駆動信号ＣＯＭが帰還回路５７０を介して、電圧信号ＶＨＶ２でプルアップされて帰還する。
【００６５】
ここで、以下の説明において、集積回路５００に含まれる増幅制御信号生成回路５０２、増幅回路５５０、復調回路５６０、及び帰還回路５７０を含む構成を、駆動データ信号ＤＡＴＡに基づいて駆動信号ＣＯＭを生成する駆動信号生成回路５０１と称する場合がある。
【００６６】
発振回路４１０は、集積回路５００の動作タイミングを規定するクロック信号ＬＣＫを生成し出力する。クロック信号ＬＣＫは、クロック選択回路４２０、及び異常検出回路４３０に入力される。
【００６７】
クロック選択回路４２０には、クロック信号ＭＣＫ，ＬＣＫ、及びクロック選択信号ＣＳＷが入力される。クロック選択回路４２０は、クロック選択信号ＣＳＷの論理レベルに基づいてクロック信号ＭＣＫをクロック信号ＲＣＫとしてレジスター制御回路４４０に出力するのか、又はクロック信号ＬＣＫをクロック信号ＲＣＫとしてレジスター制御回路４４０に出力するのかを切り替える。なお、本実施形態においてクロック選択回路４２０は、クロック選択信号ＣＳＷがＨレベルの場合にクロック信号ＭＣＫをクロック信号ＲＣＫとしてレジスター制御回路４４０に出力し、クロック選択信号ＣＳＷがＬレベルの場合にクロック信号ＬＣＫをクロック信号ＲＣＫとしてレジスター制御回路４４０に出力するとして説明する。
【００６８】
異常検出回路４３０は、発振異常検出部４３１、動作異常検出部４３２、及び電源電圧異常検出部４３３を含む。
【００６９】
発振異常検出部４３１には、発振回路４１０が出力するクロック信号ＬＣＫが入力される。発振異常検出部４３１は、入力されるクロック信号ＬＣＫが正常であるか否かを検出し、検出結果に基づく論理レベルのクロック選択信号ＣＳＷ、及びエラー信号ＮＥＳを出力する。例えば、発振異常検出部４３１は、クロック信号ＬＣＫの周波数、及び電圧レベルの少なくとも一方を検出する。そして、発振異常検出部４３１は、クロック信号ＬＣＫの周波数、及び電圧レベルの少なくとも一方が異常である場合、Ｈレベルのクロック選択信号ＣＳＷをクロック選択回路４２０に出力するとともに、Ｈレベルのエラー信号ＮＥＳをレジスター制御回路４４０に出力する。また、発振異常検出部４３１は、クロック信号ＬＣＫの周波数、及び電圧レベルの双方が正常である場合、Ｌレベルのクロック選択信号ＣＳＷをクロック選択回路４２０に出力するとともに、Ｌレベルのエラー信号ＮＥＳをレジスター制御回路４４０に出力する。
【００７０】
動作異常検出部４３２には、駆動信号出力回路５１の各種構成の動作状態を示す動作状態信号ＡＳＳが入力される。動作異常検出部４３２は、入力される動作状態信号ＡＳＳの論理レベルに基づいて、駆動信号出力回路５１の各種構成が正常に動作しているか否かを検出する。本実施形態では、駆動信号出力回路５１の各種構成のいずれかが異常である場合、Ｈレベルの動作状態信号ＡＳＳが動作異常検出部４３２に入力される。そして、動作異常検出部４３２にＨレベルの動作状態信号ＡＳＳが入力された場合、動作異常検出部４３２は、Ｈレベルのエラー信号ＮＥＳをレジスター制御回路４４０に出力する。
【００７１】
電源電圧異常検出部４３３には、プリントヘッド２１に供給される電圧信号ＶＨＶ２が入力される。電源電圧異常検出部４３３は、電圧信号ＶＨＶ２の電圧値を検出する。そして、電源電圧異常検出部４３３は、電圧信号ＶＨＶ２の電圧値に基づいて、プリントヘッド２１に供給される電圧信号ＶＨＶ２の電圧レベルが正常であるか否かを検出する。本実施形態では、電源電圧異常検出部４３３において、プリントヘッド２１に供給される電圧信号ＶＨＶ２の電圧レベルが異常であると判断された場合、電源電圧異常検出部４３３は、Ｈレベルのエラー信号ＦＥＳをレジスター制御回路４４０に出力する。
【００７２】
レジスター制御回路４４０は、シーケンスレジスター４４１、状態レジスター４４２、及びレジスター制御部４４３を含む。シーケンスレジスター４４１、及び状態レジスター４４２は、クロック信号ＭＣＫに同期して駆動データ信号ＤＡＴＡとして入力される動作情報を保持する。そして、レジスター制御部４４３は、クロック信号ＲＣＫに同期して、シーケンスレジスター４４１、及び状態レジスター４４２に保持された情報に基づいて、制御信号ＣＮＴ１〜ＣＮＴ６を生成し出力する。これにより、駆動信号出力回路５１の動作が制御される。
【００７３】
制御信号ＣＮＴ１は、駆動信号放電回路４５０に入力される。駆動信号放電回路４５０は、駆動信号出力回路５１から出力される駆動信号ＣＯＭに基づく電荷の放出を制御する。図１１は、駆動信号放電回路４５０の構成を示す図である。駆動信号放電回路４５０は、抵抗４５１、トランジスター４５２、及びインバーター４５３を含む。なお、以下の説明では、トランジスター４５２をＮＭＯＳトランジスターとして説明する。
【００７４】
抵抗４５１の一端は、端子Ｃｏｍ−Ｄｉｓと接続されている。抵抗４５１の他端は、トランジスター４５２のドレイン端子と接続されている。トランジスター４５２のソース端子は、グラウンドに接続されている。また、トランジスター４５２のゲート端子には、インバーター４５３を介して制御信号ＣＮＴ１が入力される。以上のように構成された駆動信号放電回路４５０にＨレベルの制御信号ＣＮＴ１が入力された場合、トランジスター４５２はオフに制御される。したがって、駆動信号放電回路４５０は、端子Ｃｏｍ−Ｄｉｓに蓄えられている電荷の放出を行わない。一方、駆動信号放電回路４５０にＬレベルの制御信号ＣＮＴ１が入力された場合、トランジスター４５２はオンに制御される。したがって、駆動信号放電回路４５０は、端子Ｃｏｍ−Ｄｉｓに蓄えられている電荷の放出を行う。すなわち、駆動信号放電回路４５０は、制御信号ＣＮＴ１に基づいて、駆動信号ＣＯＭがプリントヘッド２１に供給される経路に蓄えられた電荷を、放出する。
【００７５】
制御信号ＣＮＴ２は、基準電圧信号出力回路４６０に入力される。基準電圧信号出力回路４６０は、圧電素子６０に供給される基準電圧信号ＶＢＳを生成し出力する。図１２は、基準電圧信号出力回路４６０の構成を示す図である。基準電圧信号出力回路４６０は、コンパレーター４６１、トランジスター４６２，４６３、抵抗４６４，４６５，４６６、及びインバーター４６７を含む。なお、以下の説明では、トランジスター４６２をＰＭＯＳトランジスターとして、また、トランジスター４６３をＮＭＯＳトランジスターとして説明する。
【００７６】
コンパレーター４６１の入力端（−）には基準電圧Ｖｒｅｆが供給される。また、コンパレーター４６１の入力端（＋）は抵抗４６４の一端、及び抵抗４６５の一端と共通に接続されている。コンパレーター４６１の出力端は、トランジスター４６２のゲート端子と接続されている。トランジスター４６２のソース端子には、電圧信号ＧＶＤＤが供給される。トランジスター４６２のドレイン端子は、抵抗４６４の他端、抵抗４６６の一端、及び基準電圧信号ＶＢＳが出力される端子ＶＢＳ−Ｏｕｔと共通に接続されている。抵抗４６６の他端はトランジスター４６３のドレイン端子と接続されている。トランジスター４６３のゲート端子にはインバーター４６７を介して制御信号ＣＮＴ２が入力される。トランジスター４６３のソース端子、及び抵抗４６５の他端はグラウンドと接続されている。
【００７７】
以上のように構成された基準電圧信号出力回路４６０において、コンパレーター４６１の入力端（＋）に供給される電圧が、コンパレーター４６１の入力端（−）に供給される基準電圧Ｖｒｅｆよりも大きい場合、コンパレーター４６１は、Ｈレベルの信号を出力する。このとき、トランジスター４６２はオフに制御される。したがって、端子ＶＢＳ−Ｏｕｔには、電圧信号ＧＶＤＤが供給されない。一方、コンパレーター４６１の入力端（＋）に供給される電圧が、コンパレーター４６１の入力端（−）に供給される基準電圧Ｖｒｅｆより小さい場合、コンパレーター４６１は、Ｌレベルの信号を出力する。このとき、トランジスター４６２は、オンに制御される。したがって、端子ＶＢＳ−Ｏｕｔには、電圧信号ＧＶＤＤが供給される。すなわち、基準電圧信号ＶＢＳを抵抗４６４，４６５とで分圧した電圧値と、基準電圧Ｖｒｅｆとが等しくなるようにコンパレーター４６１が動作することにより、基準電圧信号出力回路４６０は、電圧信号ＧＶＤＤに基づく一定電圧値の基準電圧信号ＶＢＳを生成する。
【００７８】
以上のように構成された基準電圧信号出力回路４６０にＨレベルの制御信号ＣＮＴ２が入力された場合、トランジスター４６３はオフに制御される。したがって、抵抗４６６、及びトランジスター４６３を介して端子ＶＢＳ−Ｏｕｔとグラウンドとを電気的に接続する経路は、ハイインピーダンスに制御される。その結果、端子ＶＢＳ−Ｏｕｔから、一定電圧値の基準電圧信号ＶＢＳが出力される。一方、基準電圧信号出力回路４６０にＬレベルの制御信号ＣＮＴ２が入力された場合、トランジスター４６３はオンに制御される。したがって、端子ＶＢＳ−Ｏｕｔは抵抗５７６を介してグラウンドと電気的に接続される。その結果、グラウンド電位の基準電圧信号ＶＢＳが出力される。換言すれば、基準電圧信号出力回路４６０にＬレベルの制御信号ＣＮＴ２が入力された場合、基準電圧信号出力回路４６０は、基準電圧信号ＶＢＳの出力を停止する。
【００７９】
制御信号ＣＮＴ３は、ＶＨＶ制御信号出力回路４７０に入力される。ＶＨＶ制御信号出力回路４７０は、電源電圧制御回路７０に供給されるＶＨＶ制御信号ＶＨＶ＿ＣＮＴを出力する。図１３は、ＶＨＶ制御信号出力回路４７０の構成を示す図である。ＶＨＶ制御信号出力回路４７０は、トランジスター４７１を含む。なお、以下の説明では、トランジスター４７１をＰＭＯＳトランジスターとして説明する。
【００８０】
トランジスター４７１のソース端子には、電圧信号ＧＶＤＤが供給される。トランジスター４７１のドレイン端子は、端子ＶＨＶ＿ＣＮＴ−Ｏｕｔと接続されている。トランジスター４７１のゲート端子には、制御信号ＣＮＴ３が入力される。以上のように構成されたＶＨＶ制御信号出力回路４７０にＬレベルの制御信号ＣＮＴ３が入力された場合、端子ＶＨＶ＿ＣＮＴ−Ｏｕｔには、電圧信号ＧＶＤＤが供給され、Ｈレベルの制御信号ＣＮＴ３が入力された場合、端子ＶＨＶ＿ＣＮＴ−Ｏｕｔには、グラウンド電位の信号が供給される。すなわち、ＶＨＶ制御信号出力回路４７０は、制御信号ＣＮＴ３の論理レベルが反転し、電圧信号ＧＶＤＤで増幅された信号をＶＨＶ制御信号ＶＨＶ＿ＣＮＴとして出力する。
【００８１】
ＶＨＶ制御信号出力回路４７０から出力されたＶＨＶ制御信号ＶＨＶ＿ＣＮＴは、図９に示すように、電源電圧制御回路７０に入力される。そして、詳細は後述するが、電源電圧制御回路７０は、入力されるＶＨＶ制御信号ＶＨＶ＿ＣＮＴに基づいて、プリントヘッド２１に電圧信号ＶＨＶ２を供給するのか否かを制御する。すなわち、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴは、電源電圧制御回路７０の動作を制御する信号である。
【００８２】
制御信号ＣＮＴ４は、状態信号入出力回路４８０に入力される。状態信号入出力回路４８０は、駆動信号出力回路５１の動作状態を示す状態信号ＢＵＳＹを出力すると共に、他の構成から出力された状態信号ＢＵＳＹを入力する。ここで、他の構成とは、例えば液体吐出装置１が複数の駆動信号出力回路５１を有する場合における異なる駆動信号出力回路５１であってもよく、例えば、制御回路１００であってもよい。図１４は、状態信号入出力回路４８０の構成を示す図である。状態信号入出力回路４８０は、トランジスター４８１、及びインバーター４８２を含む。なお以下の説明では、トランジスター４８１をＰＭＯＳトランジスターとして説明する。また、インバーター４８２は、集積回路５００のＣＯＭＳ入力端子として機能する。すなわち、状態信号入出力回路４８０は、レジスター制御回路４４０から出力される制御信号ＣＮＴ４に基づいて、端子ＢＵＳＹ−Ｏｕｔから状態信号ＢＵＳＹを出力する共に、端子ＢＵＳＹ−Ｏｕｔに入力される信号をレジスター制御回路４４０に入力する。なお、図１４には、レジスター制御回路４４０から出力される制御信号ＣＮＴ４を制御信号ＣＮＴ４−ｏｕｔとして図示し、レジスター制御回路４４０に入力される制御信号ＣＮＴ４を制御信号ＣＮＴ４−ｉｎとして図示している。
【００８３】
トランジスター４８１のソース端子には、電圧信号ＧＶＤＤが供給される。また、トランジスター４８１のドレイン端子は、インバーター４８２の入力端、及び端子ＢＵＳＹ−Ｏｕｔと接続されている。また、トランジスター４８１のゲート端子には、レジスター制御回路４４０から出力される制御信号ＣＮＴ４−ｏｕｔが入力される。また、インバーター４８２の出力端からレジスター制御回路４４０に入力される制御信号ＣＮＴ４−ｉｎが出力される。以上のように構成された状態信号入出力回路４８０にＬレベルの制御信号ＣＮＴ４が入力された場合、端子ＢＵＳＹ−Ｏｕｔには、電圧信号ＧＶＤＤが供給される。すなわち、Ｈレベルの状態信号ＢＵＳＹが出力される。
【００８４】
制御信号ＣＮＴ５は、エラー信号入出力回路４９０に入力される。エラー信号入出力回路４９０は、駆動信号出力回路５１に異常が生じているか否かを示すエラー信号ＥＲＲを出力すると共に、他の構成から出力されたエラー信号ＥＲＲを入力する。ここで、他の構成とは、例えば液体吐出装置１が複数の駆動信号出力回路５１を有する場合における異なる駆動信号出力回路５１であってもよく、例えば、制御回路１００であってもよい。図１５は、エラー信号入出力回路４９０の構成を示す図である。エラー信号入出力回路４９０は、トランジスター４９１、及びインバーター４９２を含む。なお以下の説明では、トランジスター４９１をＰＭＯＳトランジスターとして説明する。また、インバーター４９２は、集積回路５００のＣＯＭＳ入力端子として機能する。すなわち、エラー信号入出力回路４９０は、レジスター制御回路４４０から出力される制御信号ＣＮＴ５に基づいて、端子ＥＲＲ−Ｏｕｔからエラー信号ＥＲＲを出力する共に、端子ＥＲＲ−Ｏｕｔに入力される信号をレジスター制御回路４４０に入力する。なお、図１５には、レジスター制御回路４４０から出力される制御信号ＣＮＴ５を制御信号ＣＮＴ５−ｏｕｔとして図示し、レジスター制御回路４４０に入力される制御信号ＣＮＴ５を制御信号ＣＮＴ５−ｉｎとして図示している。
【００８５】
トランジスター４９１のソース端子には、電圧信号ＧＶＤＤが供給される。また、トランジスター４９１のドレイン端子は、インバーター４９２の入力端、及び端子ＥＲＲ−Ｏｕｔと接続されている。また、トランジスター４９１のゲート端子には、レジスター制御回路４４０から出力される制御信号ＣＮＴ５−ｏｕｔが入力される。また、インバーター４９２の出力端からは、レジスター制御回路４４０に入力される制御信号ＣＮＴ５−ｉｎが出力される。以上のように構成されたエラー信号入出力回路４９０にＬレベルの制御信号ＣＮＴ５が入力された場合、端子ＥＲＲ−Ｏｕｔには、電圧信号ＧＶＤＤが供給される。すなわち、Ｈレベルのエラー信号ＥＲＲが出力される。
【００８６】
以上のように、駆動信号出力回路５１が、状態信号入出力回路４８０及びエラー信号入出力回路４９０を備えることで、液体吐出装置１が、複数の駆動信号出力回路５１を有する場合に、駆動信号出力回路５１間でエラー情報、及び動作情報を共有することが可能となる。したがって、複数の駆動信号出力回路５１のいずれかで異常が生じた場合に、当該異常を示す状情報に基づいて、異常が生じていない他の駆動信号出力回路５１の動作を制御することが可能となる。
【００８７】
制御信号ＣＮＴ６は、増幅制御信号生成回路５０２に入力される。増幅制御信号生成回路５０２に制御信号ＣＮＴ６が入力された場合、駆動信号生成回路５０１が生成する駆動信号ＣＯＭの波形は、駆動データ信号ＤＡＴＡによらず、制御信号ＣＮＴ６により規定される。具体的には、制御信号ＣＮＴ６は、駆動信号生成回路５０１が所定の電圧値で一定となる駆動信号ＣＯＭを生成するための信号であってもよく、また、駆動信号生成回路５０１が、グラウンド電位で一定となるような、駆動信号ＣＯＭを生成するための信号であってもよい。
【００８８】
以上のように構成された駆動信号出力回路５１では、クロック信号ＭＣＫと同期して駆動データ信号ＤＡＴＡとして入力される動作情報が、シーケンスレジスター４４１に保持される。そして、レジスター制御部４４３が、シーケンスレジスター４４１に保持された動作情報に基づいて、駆動信号出力回路５１のシーケンス制御を実行する。その後、シーケンス制御が実行されることで、当該シーケンス制御の実行に伴う動作モードを示す情報が状態レジスター４４２に保持される。レジスター制御回路４４０は、状態レジスター４４２に保持された動作モードを示す情報に基づいて、制御信号ＣＮＴ１〜ＣＮＴ６の出力を制御する。これにより、駆動信号出力回路５１から出力される各種信号が制御される。
【００８９】
次に、図１６を用いて電源電圧制御回路７０の構成、及び動作について説明する。図１６は、電源電圧制御回路７０の構成を示す図である。図１６に示すように、電源電圧制御回路７０は、電源電圧遮断回路７１と、電源電圧放電回路７２とを有する。電源電圧遮断回路７１は、トランジスター７１１，７１２、抵抗７１３，７１４、及びコンデンサー７１５を含む。ここで、本実施形態におけるトランジスター７１１はＰＭＯＳトランジスターであり、トランジスター７１２はＮＭＯＳトランジスターである。
【００９０】
トランジスター７１１のソース端子は、伝搬経路ａと接続され、トランジスター７１１のドレイン端子は、伝搬経路ｂと接続されている。換言すれば、電源電圧制御回路７０は、電圧信号ＶＨＶが伝搬する伝搬経路ａ，ｂに設けられたトランジスター７１１を有する。このトランジスター７１１がスイッチ素子の一例である。また、トランジスター７１１のゲート端子は、抵抗７１３の一端、抵抗７１４の一端、及びコンデンサー７１５の一端と接続されている。
【００９１】
抵抗７１３の他端、及びコンデンサー７１５の他端は、伝搬経路ａと接続されている。すなわち、抵抗７１３、及びコンデンサー７１５は、トランジスター７１１のソース端子、ゲート端子間に並列に設けられている。抵抗７１４の他端は、トランジスター７１２のドレイン端子と接続されている。トランジスター７１２のソース端子は、グラウンドと接続されている。また、トランジスター７１２のゲート端子には、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力される。
【００９２】
以上のように構成された電源電圧遮断回路７１にＨレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力された場合、トランジスター７１２がオンに制御される。そして、トランジスター７１２がオンに制御されることで、トランジスター７１１がオンに制御される。これにより、伝搬経路ａと伝搬経路ｂとが導通し、電圧信号ＶＨＶ１は、電圧信号ＶＨＶｂとして伝搬経路ｂに伝搬される。一方、電源電圧遮断回路７１にＬレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力された場合、トランジスター７１２がオフに制御される。そして、トランジスター７１２がオフに制御されることで、トランジスター７１１がオフに制御される。これにより、伝搬経路ａと伝搬経路ｂとが電気的に遮断され、電圧信号ＶＨＶ１は、伝搬経路ｂに伝搬されない。すなわち、トランジスター７１１を含む電源電圧遮断回路７１はＶＨＶ制御信号ＶＨＶ＿ＣＮＴの論理レベルに基づいて、電圧信号ＶＨＶが伝搬される伝搬経路ａと伝搬経路ｂとの導通を制御する。換言すれば、電源電圧遮断回路７１を含む電源電圧制御回路７０は、電圧信号ＶＨＶ１のプリントヘッド２１への供給を制御する。ここで、トランジスター７１１を含む電源電圧遮断回路７１が、電圧制限回路の一例である。
【００９３】
電源電圧放電回路７２は、トランジスター７２１，７２２、抵抗７２３，７２４、及び
コンデンサー７２５を含む。ここで、本実施形態におけるトランジスター７２１，７２２は、共にＮＭＯＳトランジスターである。
【００９４】
抵抗７２３の一端は、伝搬経路ｂと接続され、抵抗７２３の他端は、トランジスター７２１のドレイン端子と接続されている。トランジスター７２１のソース端子は、グラウンドと接続されている。トランジスター７２１のゲート端子は、抵抗７２４の一端、コンデンサー７２５の一端、及びトランジスター７２２のドレイン端子と接続されている。抵抗７２４の他端には、電圧信号ＶＤＤが供給されている。コンデンサー７２５の他端、及びトランジスター７２２のソース端子は、グラウンドに接続されている。そして、トランジスター７２２のゲート端子には、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力される。
【００９５】
以上のように、電源電圧放電回路７２は、電源電圧遮断回路７１とプリントヘッド２１とを電気的に接続する配線である伝搬経路ｂと電気的に接続されている。そして、電源電圧放電回路７２は、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴに基づいて、電圧信号ＶＨＶに基づく電荷を放出する。具体的には、電源電圧放電回路７２に、ＨレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力された場合、トランジスター７２２はオンに制御される。そして、トランジスター７２２がオンすることで、トランジスター７２１はオフに制御される。このとき、電源電圧放電回路７２は、伝搬経路ｂで伝搬される電圧信号ＶＨＶに基づく電荷を放出しない。一方、電源電圧放電回路７２に、ＬレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力された場合、トランジスター７２２はオフに制御される。そして、トランジスター７２２がオフすることで、トランジスター７２１のゲート端子には、電圧信号ＶＤＤが供給される。したがって、トランジスター７２１はオンに制御される。このとき、電源電圧放電回路７２は、伝搬経路ｂで伝搬される電圧信号ＶＨＶに基づく電圧により蓄えられた電荷を放出する。ここで、電源電圧放電回路７２が、放電回路の一例である。
【００９６】
以上のように、電源電圧制御回路７０は、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴの論理レベルに基づいて電圧信号ＶＨＶ１を伝搬経路ｂに供給するのか、又は伝搬経路ｂに蓄えられた電荷を放出するのかを切り替える。具体的には、電源電圧制御回路７０にＨレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが供給された場合、トランジスター７１１がオンに制御され、トランジスター７２１がオフに制御される。その結果、伝搬経路ａに供給されている電圧信号ＶＨＶ１が、トランジスター７１１を介して電圧信号ＶＨＶａとして伝搬経路ｂに供給される。一方、電源電圧制御回路７０にＬレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが供給された場合、トランジスター７１１がオフに制御され、トランジスター７２１がオンに制御される。その結果、伝搬経路ａに供給されている電圧信号ＶＨＶ１は、トランジスター７１１により遮断され、伝搬経路ｂに蓄えられた電荷がトランジスター７２１を介して放出される。
【００９７】
ここで、図９に示すように、駆動信号出力回路５１に電圧信号ＶＨＶｂが供給される伝搬経路ｂには、電圧の変動を低減するためのコンデンサー５５が接続されている。前述の通り、電圧信号ＶＨＶｂは、駆動信号出力回路５１が有する増幅回路５５０に入力される。そして、増幅回路５５０は、増幅制御信号Ｈｇｄ，Ｌｇｄに基づいて動作し、変調信号Ｍｓを電圧信号ＶＨＶｂに基づく電圧値に増幅することで増幅変調信号ＭＳａを生成する。復調回路５６０は、増幅変調信号ＭＳａを復調することで、駆動信号ＣＯＭを生成する。そのため、電圧信号ＶＨＶｂの電圧値に変動した場合、駆動信号ＣＯＭの波形に歪みが生じ、インクの吐出精度が悪化する。すなわち、コンデンサー５５が、駆動信号出力回路５１に入力される電圧信号ＶＨＶｂの電圧値の変動を低減することで、液体吐出装置１から吐出されるインクの吐出精度が悪化するおそれを低減することができる。
【００９８】
このような電圧値の変動を低減させるコンデンサー５５は、容量値の大きなコンデンサーが用いられる場合がある。そのため、電源電圧制御回路７０が、ＬレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力され、伝搬経路ｂに蓄えられた電荷が放出されている状態から、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴの論理レベルがＨレベルとなり、伝搬経路ｂに電圧信号ＶＨＶｂの供給を開始する状態となった場合、伝搬経路ｂに供給される電圧信号ＶＨＶｂの電圧値に基づいて突入電流が生じる。このような突入電流は、電圧信号ＶＨＶｂの電圧値と突入電流が流れる経路の抵抗値により規定される。そのため、当該経路の抵抗値が小さい場合、突入電流は、大電流となる場合がある。そして、このような大電流の突入電流は、当該突入電流が流れる経路に設けられた各種部品を故障させたり、さらには、当該経路の配線が溶断させたりするおそれがあり、その結果、液体吐出装置１に故障、又は誤動作を生じさせる可能性がある。
【００９９】
このような突入電流を低減するために一般的には突入電流低減回路が設けられる。突入電流低減回路として、例えば、突入電流が生じる経路に抵抗素子を備える構成が知られている。しかしながら突入電流が生じる経路に抵抗素子を備えた場合、液体吐出装置１が吐出動作を行っている場合に、当該抵抗素子の抵抗値により、電力損失が生じ、液体吐出装置１の電力効率が低下する。また、抵抗素子と並列にスイッチ素子を設け、抵抗素子で突入電流を低減した後、スイッチ素子を導通に制御することで、上述のような電力損失を低減させる技術が知られている。しかしながら、このような構成を採用した場合、突入電流低減回路の構成が複雑になるおそれがある。
【０１００】
そこで、本実施形態における液体吐出装置１では、突入電流低減回路における電力損失を低減し、且つ複雑な構成を備えることなく大電流の突入電流が生じるおそれを低減する。具体的には、伝搬経路ｂに蓄えられた電荷が放出されている状態から、伝搬経路ｂに電圧信号ＶＨＶｂの供給を開始する場合に、電源電圧制御回路７０に複数のパルス波形を含むＶＨＶ制御信号ＶＨＶ＿ＣＮＴを供給することで、大電流の突入電流が生じるおそれを低減する。換言すれば、本実施形態における液体吐出装置１が有する駆動回路５０において、電源電圧制御回路７０が有するトランジスター７１１は、複数のパルス波形を含むＶＨＶ制御信号ＶＨＶ＿ＣＮＴにより制御される。これにより、コンデンサー５５に急峻に電荷が供給されることを低減することが可能となり、大電流の突入電流が生じるおそれを低減することが可能となる。ここで、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴがスイッチ制御信号の一例である。
【０１０１】
ここで、図１７を用いて、伝搬経路ｂに蓄えられた電荷が放出されている状態から、伝搬経路ｂに電圧信号ＶＨＶｂの供給を開始する場合に、伝搬経路ｂに供給される電圧信号ＶＨＶｂの電圧変化、及びＶＨＶ制御信号ＶＨＶ＿ＣＮＴについて説明する。図１７は、電圧信号ＶＨＶｂの電圧値の変化とＶＨＶ制御信号ＶＨＶ＿ＣＮＴとの関係を示す図である。なお、図１７に示す破線は、電源電圧制御回路７０に入力されるＶＨＶ制御信号ＶＨＶ＿ＣＮＴがパルス波形でない場合の電圧信号ＶＨＶｂの時間変化を模式的に示している。
【０１０２】
時間ｔ０以前において、電源電圧制御回路７０は、プリントヘッド２１への電圧信号ＶＨＶ２の供給を停止している。すなわち、電源電圧制御回路７０には、ＬレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力されている。そして、時間ｔ０において、電源電圧制御回路７０は、プリントヘッド２１への電圧信号ＶＨＶ２の供給を開始する。この場合において、電源電圧制御回路７０には、複数のパルス波形を含むＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力される。具体的には、時間ｔ０からの期間Ｔｂにおいて、電源電圧制御回路７０には、複数のパルス波形を含むＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力される。そして、複数のパルス波形を含むＶＨＶ制御信号ＶＨＶ＿ＣＮＴに従って、トランジスター７１２が短時間で導通、非導通を繰り返す。これにより、トランジスター７１１のゲート−ソース間電圧が、複数のパルス波形を含むＶＨＶ制御信号ＶＨＶ＿ＣＮＴにより制御されていない場合と比較してゆっくりと変化し、それに伴って、トランジスター７１１のドレイン−ソース間抵抗、すなわち伝搬経路aと伝搬経路bとの間の抵抗値は、非導通状態から導通状態へ、ゆっくりと変化する。その結果、完全な導通状態と比較して、大きな抵抗を持っている状態で、伝搬経路aから伝搬経路bへと電流が流れ始めることになり、伝搬経路ｂに大電流の突入電流が生じるおそれが低減される。
【０１０３】
そして、時間ｔ０からの期間Ｔｂ経過した後、電源電圧制御回路７０には、ＨレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力される。これにより、トランジスター７１１のドレイン−ソース間、すなわち伝搬経路aと伝搬経路bとの間は、完全に導通状態となる。このとき、コンデンサー５５には十分な電荷が蓄えられている。したがって、電源電圧制御回路７０に、ＨレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが入力された場合に、大電流の突入電流が生じるおそれは低減されている。
【０１０４】
ここで、電源電圧制御回路７０に複数のパルス波形を含むＶＨＶ制御信号ＶＨＶ＿ＣＮＴが供給されている期間Ｔｂは、駆動信号出力回路５１が有するレジスター制御回路４４０により規定される。具体的には、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴは、レジスター制御回路４４０から出力される制御信号ＣＮＴ３により制御される。そのため、期間Ｔｂにおいて、制御信号ＣＮＴ３もまた複数のパルス波形を含む。そして、ＶＨＶ制御信号出力回路４７０に出力する制御信号ＣＮＴ３のパルス数が、レジスター制御回路４４０で記憶されている所定の回数に達した場合に、レジスター制御回路４４０は、制御信号ＣＮＴ３の論理レベルをＬレベルとする。すなわち、制御信号ＣＮＴ３のパルス数が、レジスター制御回路４４０に記憶されている所定の回数に達するまでの期間が、期間Ｔｂに相当する。
【０１０５】
以上のように、レジスター制御回路４４０に記憶されている情報に基づいて、複数のパルス波形を含むＶＨＶ制御信号ＶＨＶ＿ＣＮＴが出力される期間Ｔｂを規定することで、レジスター制御回路４４０に記憶されている情報を変更することで、電圧信号ＶＨＶ２が供給される回路の構成や特性に適した期間Ｔｂを容易に設定することが可能となる。すなわち、コンデンサー５５の容量値や、プリントヘッド２１のインピーダンス特性が異なる液体吐出装置であっても、レジスター制御回路４４０に記憶される情報を変更することで、容易に大電流の突入電流が生じるおそれを低減することが可能となる。
【０１０６】
なお、期間Ｔｂは、コンデンサー５５に十分に電荷を蓄えられることが可能な時間であればよく、例えば、レジスター制御回路４４０において当該パルス波形を出力する時間で規定されてもよく、また、電圧信号ＶＨＶａ，ＶＨＶｂ，ＶＨＶ２のいずれかの電圧値に基づいて規定されてもよい。
【０１０７】
ここで、期間Ｔｂで出力されるＶＨＶ制御信号ＶＨＶ＿ＣＮＴに含まれるパルス波形について説明する。図１８は、期間Ｔｂにおいて、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴに含まれるパルス波形の一例を示す図である。ＶＨＶ制御信号ＶＨＶ＿ＣＮＴに含まれるパルス波形は、周期Ｔｂ１で周期的に繰り返される。具体的には、期間Ｔｂ２でＨレベルとなるパルス波形の信号が周期Ｔｂ１で繰り返される。そして、トランジスター７１１は、Ｈレベルのパルス信号が入力されている期間にオンに制御される。ここで、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴに含まれるパルス波形の１つでトランジスター７１１がオンに制御される期間は、電源電圧制御回路７０から出力される電圧信号ＶＨＶａが供給される負荷回路の時定数で規定される期間よりも短い。すなわち、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴに含まれるパルス波形が、図１８に示すような矩形波である場合、期間Ｔｂ２は、電源電圧制御回路７０から出力される電圧信号ＶＨＶａが供給される負荷回路の時定数で規定される期間よりも短い。
【０１０８】
ここで、電源電圧制御回路７０から出力される電圧信号ＶＨＶａが供給される負荷回路とは、コンデンサー５５、駆動信号出力回路５１、及びプリントヘッド２１を含む電圧信号ＶＨＶａ，ＶＨＶｂ，ＶＨＶ２が供給される経路に設けられた各種構成を意味する。なお、一般に、電圧信号ＶＨＶが供給される経路において、プリントヘッド２１、及び駆動信号出力回路５１が有する容量成分に対して、コンデンサー５５の容量成分は大きい。すなわち、電源電圧制御回路７０から出力される電圧信号ＶＨＶａが供給される負荷回路とは、典型的には、コンデンサー５５、駆動信号出力回路５１、及びプリントヘッド２１を含む構成であるが、狭義には、コンデンサー５５と、コンデンサー５５に電圧信号ＶＨＶを供給する経路の配線インピーダンスに相当する。
【０１０９】
そして、当該負荷回路の時定数とは、コンデンサー５５、駆動信号出力回路５１、及びプリントヘッド２１のインピーダンス、又は、コンデンサー５５と、コンデンサー５５に電圧信号ＶＨＶを供給する経路の配線インピーダンスで規定される時定数であって、例えば、伝搬経路ｂの電荷が完全に放出されている状態において、伝搬経路ｂに電圧信号ＶＨＶを供給を開始した場合に、伝搬経路ｂの電圧値が、電圧信号ＶＨＶの約６３．２％の電圧値に到達するまでの時間である。
【０１１０】
ＶＨＶ制御信号ＶＨＶ＿ＣＮＴに含まれるパルス波形の１つでトランジスター７１１がオンに制御される期間を、電源電圧制御回路７０から出力される電圧信号ＶＨＶａが供給される負荷回路の時定数で規定される期間よりも短くすることで、伝搬経路ｂに蓄えられた電荷が放出されている状態から、伝搬経路ｂに電圧信号ＶＨＶｂの供給を開始した場合に大電流の突入電流が生じるおそれをさらに低減することが可能となる。
【０１１１】
なお、図１８では、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴに含まれるパルス波形を矩形波として示しているが、例えば、三角波、ノコギリ波、及びこれらを組み合わせた波形であってもよい。
【０１１２】
５  作用効果
以上のように、本実施形態における液体吐出装置１及び駆動回路５０は、駆動信号選択制御回路２００への電圧信号ＶＨＶの供給を制御する電源電圧制御回路７０を備え、電源電圧制御回路７０は、電圧信号ＶＨＶが伝搬する伝搬経路ａ、伝搬経路ｂの間に設けられたトランジスター７１１を有する。そして、トランジスター７１１は、複数のパルス波形を含むＶＨＶ制御信号ＶＨＶ＿ＣＮＴにより制御される。
【０１１３】
以上のように、電圧信号ＶＨＶが伝搬する伝搬経路ａ、伝搬経路ｂの間に設けられたトランジスター７１１が複数のパルス波形を含むＶＨＶ制御信号ＶＨＶ＿ＣＮＴにより制御されることで、電源電圧制御回路７０から出力される電圧信号ＶＨＶが供給される経路に接続された各種構成には、電圧信号ＶＨＶに基づく電荷が徐々に蓄えられる。したがって、駆動信号出力回路５１、及び駆動信号選択制御回路２００への電圧信号ＶＨＶの供給を停止することが可能な液体吐出装置１において、駆動信号出力回路５１、及び駆動信号選択制御回路２００への電圧信号ＶＨＶの供給が再開された場合に、駆動信号出力回路５１、及び駆動信号選択制御回路２００に大電流の突入電流が生じるおそれが低減される。
【０１１４】
６  変形例
上述した液体吐出装置１、及び駆動回路５０では、伝搬経路ｂに蓄えられた電荷が放出されている状態から、伝搬経路ｂに電圧信号ＶＨＶｂの供給を開始する場合に、電源電圧制御回路７０には、期間Ｔｂにおいて一定のデューティー比のパルス波形を複数含むＶＨＶ制御信号ＶＨＶ＿ＣＮＴが供給され、その後、ＨレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが供給されているとして説明したが、図１９から図２１に示すように、伝搬経路ｂに蓄えられた電荷が放出されている状態から、伝搬経路ｂに電圧信号ＶＨＶｂの供給を開始する場合に、電源電圧制御回路７０には、伝搬経路ｂに電圧信号ＶＨＶｂの供給を開始した直後の期間Ｔｃと、期間Ｔｃよりも後の期間Ｔｄとで異なるデューティー比のパルス波形を含むＶＨＶ制御信号ＶＨＶ＿ＣＮＴが供給され、その後、ＨレベルのＶＨＶ制御信号ＶＨＶ＿ＣＮＴが供給されてもよい。その場合において、ＶＨＶ制御信号ＶＨＶ＿ＣＮＴの期間Ｔｃにおけるデューティー比は、期間Ｔｃよりも後の期間Ｔｄにおけるデューティー比よりも大きい。ここで、期間Ｔｃが第１期間の一例であり、期間Ｔｄが第２期間の一例である。
【０１１５】
図１９は、液体吐出装置１、及び駆動回路５０の変形例におけるＶＨＶｂの電圧値の変化とＶＨＶ制御信号ＶＨＶ＿ＣＮＴとの関係を示す図である。また、図２０は、期間ＴｃにおけるＶＨＶ制御信号ＶＨＶ＿ＣＮＴに含まれるパルス波形の一例を示す図であり、図２１は、期間ＴｄにおけるＶＨＶ制御信号ＶＨＶ＿ＣＮＴに含まれるパルス波形の一例を示す図である。
【０１１６】
図１９及び図２０に示すように、期間Ｔｃにおいて、電源電圧制御回路７０に供給されるＶＨＶ制御信号ＶＨＶ＿ＣＮＴは、期間Ｔｃ２でＨレベルとなるパルス波形の信号が周期Ｔｃ１で繰り返される。すなわち、デューティー比は、Ｔｃ２／Ｔｃ１となる。また、図１９及び図２１に示すように、期間Ｔｄにおいて、電源電圧制御回路７０に供給されるＶＨＶ制御信号ＶＨＶ＿ＣＮＴは、期間Ｔｄ２でＨレベルとなるパルス波形の信号が周期Ｔｄ１で繰り返される。すなわち、デューティー比は、Ｔｄ２／Ｔｄ１となる。
【０１１７】
ここで、期間Ｔｃにおけるデューティー比を期間Ｔｄにおけるデューティー比よりも大きくすることで、伝搬経路ｂに供給される電圧信号ＶＨＶｂの立ち上がりを早めることが可能となる。すなわち、変形例における液体吐出装置１では、大電流の突入電流が生じるおそれを低減するとともに、駆動信号出力回路５１、及び液体吐出装置１の起動を早くすることが可能となる。
【０１１８】
以上、実施形態及び変形例について説明したが、本発明はこれらの実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。例えば、上記の実施形態を適宜組み合わせることも可能である。
【０１１９】
本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１２０】
１…液体吐出装置、２…移動体、３…移動機構、４…搬送機構、２０…ヘッドユニット、２１…プリントヘッド、２４…キャリッジ、３１…キャリッジモーター、３２…キャリッジガイド軸、３３…タイミングベルト、３５…キャリッジモータードライバー、４０…プラテン、４１…搬送モーター、４２…搬送ローラー、４５…搬送モータードライバー、５０…駆動回路、５１…駆動信号出力回路、５２…電源電圧供給制御回路、５５…コンデンサー、６０…圧電素子、７０…電源電圧制御回路、７１…電源電圧遮断回路、７２…電源電圧放電回路、８０，８１…ヒューズ、９０ａ…第１電圧生成回路、９０ｂ…第２電圧生成回路、９１…発振回路、１００…制御回路、１９０…ケーブル、２００…駆動信号選択制御回路、２１０…選択制御回路、２１２…シフトレジスター、２１４…ラッチ回路、２１６…デコーダー、２３０…選択回路、２３２…インバーター、２３４…トランスファーゲート、２３５，２３６…トランジスター、４００…内部電圧生成回路、４１０…発振回路、４２０…クロック選択回路、４３０…異常検出回路、４３１…発振異常検出部、４３２…動作異常検出部、４３３…電源電圧異常検出部、４４０…レジスター制御回路、４４１…シーケンスレジスター、４４２…状態レジスター、４４３…レジスター制御部、４５０…駆動信号放電回路、４５１…抵抗、４５２…トランジスター、４５３…インバーター、４６０…基準電圧信号出力回路、４６１…コンパレーター、４６２，４６３…トランジスター、４６４，４６５，４６６…抵抗、４６７…インバーター、４７０…ＶＨＶ制御信号出力回路、４７１…トランジスター、４８０…状態信号入出力回路、４８１…トランジスター、４８２…インバーター、４９０…エラー信号入出力回路、４９１…トランジスター、４９２…インバーター、５００…集積回路、５０１…駆動信号生成回路、５０２…増幅制御信号生成回路、５１０…ＤＡＣインターフェース、５２０…ＤＡＣ部、５３０…変調部、５４０…ゲート駆動部、５５０…増幅回路、５５１，５５２…トランジスター、５６０…復調回路、５６１…コイル、５６２…コンデンサー、５７０…帰還回路、５７１、５７２，５７６…抵抗、６００…吐出部、６０１…圧電体、６１１，６１２…電極、６２１…振動板、６３１…キャビティー、６３２…ノズルプレート、６４１…リザーバー、６５１…ノズル、６６１…供給口、７１１，７１２…トランジスター、７１３，７１４…抵抗、７１５…コンデンサー、７２１，７２２…トランジスター、７２３，７２４…抵抗、７２５…コンデンサー、Ｐ…媒体
【図１】
2020189430.tif 000003
【図２】
2020189430.tif 000004
【図３】
2020189430.tif 000005
【図４】
2020189430.tif 000006
【図５】
2020189430.tif 000007
【図６】
2020189430.tif 000008
【図７】
2020189430.tif 000009
【図８】
2020189430.tif 000010
【図９】
2020189430.tif 000011
【図１０】
2020189430.tif 000012
【図１１】
2020189430.tif 000013
【図１２】
2020189430.tif 000014
【図１３】
2020189430.tif 000015
【図１４】
2020189430.tif 000016
【図１５】
2020189430.tif 000017
【図１６】
2020189430.tif 000018
【図１７】
2020189430.tif 000019
【図１８】
2020189430.tif 000020
【図１９】
2020189430.tif 000021
【図２０】
2020189430.tif 000022
【図２１】
2020189430.tif 000023