(57)【要約】【課題】複数の記録素子を時分割駆動するヘッド基板において、１周期の時間内で互いにタイミングのずれた複数の駆動信号を複数の生成回路により生成すると、回路サイズが増大してヘッド基板の製造コストがアップする。【解決手段】複数の記録素子と、前記複数の記録素子を駆動する駆動素子と、前記複数の駆動素子の駆動を時分割で制御する回路と、を備えた素子基板は、次の構成の生成回路を備える。その回路は素子基板外部からの送信信号に基づいて生成されるクロック信号とデータ信号に従い、複数の駆動素子を時分割駆動する１周期時間内で、複数の駆動素子のうちの第１と第２のグループに夫々属する駆動素子を駆動する第１と第２の駆動信号を生成する。ここで、第１の駆動信号と第２の駆動信号はそれぞれ異なるタイミングで生成される。【選択図】  図５
2020189448.tif 000002
【特許請求の範囲】
【請求項１】
複数の記録素子と、前記複数の記録素子を駆動する複数の駆動素子と、前記複数の駆動素子の駆動を時分割で制御する回路と、を備えた素子基板であって、
前記素子基板の外部から送信される信号に基づいて生成されるクロック信号とデータ信号とに従って、前記複数の駆動素子を時分割で駆動する１周期の時間内で、前記複数の駆動素子のうちの第１のグループに属する駆動素子を駆動する第１の駆動信号と、前記複数の駆動素子のうちの第２のグループに属する駆動素子を駆動する第２の駆動信号と、を生成する生成回路を備え、
前記第１の駆動信号と前記第２の駆動信号はそれぞれ異なるタイミングで生成されることを特徴とする素子基板。
【請求項２】
前記素子基板は、前記複数の記録素子を配列して形成される記録素子列を複数有し、
前記第１のグループに属する駆動素子と接続される記録素子が属する記録素子列と、前記第２のグループに属する駆動素子と接続される記録素子が属する記録素子列は異なることを特徴とする請求項１に記載の素子基板。
【請求項３】
前記素子基板は、前記複数の記録素子を配列して形成される記録素子列を複数有し、
前記第１のグループに属する駆動素子と接続される記録素子が属する記録素子列と、前記第２のグループに属する駆動素子と接続される記録素子が属する記録素子列は同じであることを特徴とする請求項１に記載の素子基板。
【請求項４】
前記生成回路は、
前記クロック信号を予め定められた数、カウントするカウンタと、
前記第１の駆動信号を生成した後であって前記第２の駆動信号を生成する前に、前記カウンタのカウント値をリセットするリセット回路と、を有することを特徴とする請求項１乃至３のいずれか１項に記載の素子基板。
【請求項５】
前記生成回路は、
前記クロック信号を予め定められた数、カウントするカウンタと、
前記データ信号に含まれる第１の値と前記カウンタによるカウント値とを比較する第１の比較器と、
前記データ信号に含まれる第２の値と前記カウンタによるカウント値とを比較する第２の比較器と、
前記データ信号に含まれる第３の値と前記カウンタによるカウント値とを比較する第３の比較器と、
前記データ信号に含まれる第４の値と前記カウンタによるカウント値とを比較する第４の比較器と、
前記第１の比較器からの出力と、前記第２の比較器からの出力と、前記第３の比較器からの出力と、前記第４の比較器からの出力とに基づいて、ダブルパルス信号を生成する信号生成回路と、
前記カウンタが前記予め定められた数のクロック信号をカウントすると、前記カウンタのカウントと、前記第１の比較器からの出力と、前記第２の比較器からの出力と、前記第３の比較器からの出力と、前記第４の比較器からの出力とをリセットするリセット回路とを有し、
前記１周期の時間の半分で、前記カウンタは前記予め定められた数のカウントを行うことにより生成された前記ダブルパルス信号を前記第１の駆動信号として出力し、前記１周期の時間の残りの半分で、前記カウンタは前記予め定められた数のカウントを行うことにより生成された前記ダブルパルス信号を前記第２の駆動信号として出力することを特徴とする請求項１乃至４のいずれか１項に記載の素子基板。
【請求項６】
前記生成回路はさらに、
前記第１の駆動信号を生成するために用いる前記ダブルパルス信号の生成のために前記データ信号を入力する第１のラッチ回路と、
前記第２の駆動信号を生成するために用いる前記ダブルパルス信号の生成のために前記データ信号を入力する第２のラッチ回路と、
前記第１のラッチ回路からの信号と前記第２のラッチ回路からの信号のうちのいずれかを選択して前記第１の比較器、前記第２の比較器、前記第３の比較器、及び、前記第４の比較器に出力する第１のセレクタとを有することを特徴とする請求項５に記載の素子基板。
【請求項７】
前記生成回路は、
前記データ信号に含まれる第１の値が示すパルスの数、前記クロック信号をカウントする第１のカウンタと、
前記データ信号に含まれる第２の値が示すパルスの数、前記クロック信号をカウントする第２のカウンタと、
前記データ信号に含まれる第３の値が示すパルスの数、前記クロック信号をカウントする第３のカウンタと、
前記データ信号に含まれる第４の値が示すパルスの数、前記クロック信号をカウントする第４のカウンタと、
前記第１のカウンタからの出力と、前記第２のカウンタからの出力と、前記第３のカウンタからの出力と、前記第４のカウンタからの出力とに基づいて、ダブルパルス信号を生成する信号生成回路と、
前記第４のカウンタが前記第４の値が示すパルスの数の前記クロック信号をカウントすると、前記第１のカウンタと前記第２のカウンタと前記第３のカウンタと前記第４のカウンタとをリセットするリセット回路とを有し、
前記信号生成回路は、前記１周期の時間の半分で、前記第１のカウンタと前記第２のカウンタと前記第３のカウンタと前記第４のカウンタのカウントにより生成された前記ダブルパルス信号を前記第１の駆動信号として出力し、前記１周期の時間の残りの半分で、前記第１のカウンタと前記第２のカウンタと前記第３のカウンタと前記第４のカウンタのカウントにより生成された前記ダブルパルス信号を前記第２の駆動信号として出力することを特徴とする請求項１乃至４のいずれか１項に記載の素子基板。
【請求項８】
前記生成回路はさらに、
前記第１の駆動信号を生成するために用いる前記ダブルパルス信号の生成のために前記データ信号を入力する第１のラッチ回路と、
前記第２の駆動信号を生成するために用いる前記ダブルパルス信号の生成のために前記データ信号を入力する第２のラッチ回路と、
前記第１のラッチ回路からの信号と前記第２のラッチ回路からの信号のうちのいずれかを選択して前記第１のカウンタ、前記第２のカウンタ、前記第３のカウンタ、及び、前記第４のカウンタに出力する第１のセレクタとを有することを特徴とする請求項７に記載の素子基板。
【請求項９】
前記生成回路はさらに、
前記リセット回路のリセットに従って、前記第１の駆動信号の出力、又は、前記第２の駆動信号の出力を選択する第２のセレクタを有することを特徴とする請求項５又は７に記載の素子基板。
【請求項１０】
ＬＶＤＳ方式に従って送信された第１の差動信号を受信し、前記データ信号を生成する第１のレシーバと、
ＬＶＤＳ方式に従って送信された第２の差動信号を受信し、前記クロック信号を生成する第２のレシーバとをさらに有することを特徴とする請求項１乃至９のいずれか１項に記載の素子基板。
【請求項１１】
請求項１乃至１０のいずれか１項に記載の素子基板を用いた液体吐出ヘッドであって、
液体を吐出する複数の吐出口を有することを特徴とする液体吐出ヘッド。
【請求項１２】
請求項１１に記載の液体吐出ヘッドを、前記液体をインクとし、該インクを吐出する記録ヘッドとして用い、記録媒体に記録を行う記録装置であって、
前記複数の記録素子を駆動することで、吐出口よりインクを吐出することを特徴とする記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は素子基板、液体吐出ヘッド、及び記録装置に関し、特に、例えば、複数の駆動素子と各素子を駆動する駆動回路を組み込んだ素子基板、これを用いてインクジェット方式に従って記録を行う記録ヘッド、及びその記録ヘッドを用いた記録装置に関する。
【背景技術】
【０００２】
例えばワードプロセッサ、パーソナルコンピュータ、ファクシミリ等に於ける情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行う記録装置において一般的に広く用いられている。
【０００３】
このような記録装置で使用されるヘッド基板の構成について、熱エネルギーを利用して記録を行うインクジェット方式に従うヘッド基板を例に挙げて説明する。インクジェット記録ヘッドは記録素子としてインク液滴を吐出する吐出口に連通する部位に発熱素子（ヒータ）を設け、発熱素子に電流を供給し発熱させて生じるインクの膜沸騰によりインク液滴を吐出させ記録を行う。このような記録ヘッドは多数の吐出口、発熱素子（ヒータ）を高密度に配置することが容易であり、これにより高精細な記録画像を得ることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４８８０９９４号公報
【特許文献２】特許第５４７３７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年の記録の高速化に伴い素子基板内の駆動する記録素子数が増加傾向にあり、素子基板への電力供給が課題となっている。そこで、素子基板へ流れる電流ピークを抑えるために、時分割で順次、記録素子を駆動しているが、さらに、特許文献１に記載されているように、時分割ブロック時間の中でもさらに駆動タイミングをずらして電流ピークを抑制している。このように時分割ブロック時間内で駆動タイミングをずらすためには２つの駆動信号で駆動する記録素子を２グループに分ける必要があるので、駆動信号が２倍に増えてしまう。これは、素子基板に備える入力端子数の増加を意味し、素子基板の製造コストがアップする懸念がある。
【０００６】
駆動信号が増加することによる端子数の増加を抑制する方法として、特許文献２に記載されているような素子基板内で駆動信号を生成する回路を備える方法がある。これによると、駆動信号のパルス幅を示すデータを送信し、データ転送に使用しているクロック信号の信号パルスのエッジをカウントすることにより、駆動信号端子を設けることなく記録素子を駆動することができる。しかしながら、この方法で駆動信号を２つ生成しようとすると、素子基板内の駆動信号生成回路を占める面積が２倍となり、素子基板そのものの大型化になり、その結果、製造コストがアップにしてしまう。
【０００７】
本発明は上記従来例に鑑みてなされたもので、安価な構成で駆動素子を駆動させるために用いる複数の駆動信号を内部的に生成可能な素子基板、液体吐出ヘッド、及び記録装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために本発明の素子基板は次のような構成からなる。
【０００９】
即ち、複数の記録素子と、前記複数の記録素子を駆動する駆動素子と、前記複数の駆動素子の駆動を時分割で制御する回路と、を備えた素子基板であって、前記素子基板の外部から送信される信号に基づいて生成されるクロック信号とデータ信号とに従って、前記複数の駆動素子を時分割で駆動する１周期の時間内で、前記複数の駆動素子のうちの第１のグループに属する駆動素子を駆動する第１の駆動信号と、前記複数の駆動素子のうちの第２のグループに属する駆動素子を駆動する第２の駆動信号と、を生成する生成回路を備え、前記第１の駆動信号と前記第２の駆動信号はそれぞれ異なるタイミングで生成されることを特徴とする。
【００１０】
また本発明を別の側面から見れば、上記構成の素子基板を用いた液体吐出ヘッドであって、液体を吐出する複数の吐出口を有することを特徴とする液体吐出ヘッドである。
【００１１】
さらに本発明を別の側面から見れば、上記液体吐出ヘッドを、前記液体をインクとし、該インクを吐出する記録ヘッドとして用い、記録媒体に記録を行う記録装置であって、前記複数の記録素子を駆動することで、吐出口よりインクを吐出することを特徴とする記録装置である。
【発明の効果】
【００１２】
本発明によれば、１つの生成回路で複数の駆動信号を生成できるので、素子基板を安価に製造できるとともに、時分割駆動による分割ブロック内でも複数の駆動信号を用いて駆動素子を駆動できるので駆動に伴う電流ピークを低減させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の代表的な実施例である記録ヘッドを備えた記録装置の構成概略を示す斜視図である。
【図２】図１に示した記録装置の制御構成を示すブロック図である。
【図３】記録ヘッドに内蔵される素子基板（ヘッド基板）の構成概要を示すブロック図である。
【図４】ＬＶＤＳ方式により受信する信号と素子基板の内部回路で生成される信号のタイミングチャートである。
【図５】実施例１に従う駆動信号生成回路の詳細な構成を示すブロック図である。
【図６】図４で示した１ブロック時間の詳細な信号タイミングチャートを示す図である。
【図７】実施例２に従う駆動信号生成回路の詳細な構成を示すブロック図である。
【図８】実施例３に従う駆動信号生成回路の詳細な構成を示すブロック図である。
【図９】図８に示した駆動信号生成回路が内蔵するカウンタの詳細な構成を示す回路図である。
【発明を実施するための形態】
【００１４】
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には、複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられても良い。さらに添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
【００１５】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００１６】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００１７】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００１８】
またさらに、「ノズル（「記録素子」という場合もある）」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００１９】
以下に用いる記録ヘッド用の素子基板（ヘッド基板）とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を差し示すものである。
【００２０】
さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み（built-in）」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。
【００２１】
＜記録装置の概要説明（図１〜図２）＞
図１は本発明の代表的な実施例であるインクジェット記録ヘッド（以下、記録ヘッド）を用いて記録を行なう記録装置の構成の概要を示す外観斜視図である。
【００２２】
図１に示すように、インクジェット記録装置（以下、記録装置）１はインクジェット方式に従ってインクを吐出して記録を行なうインクジェット記録ヘッド（以下、記録ヘッド）３をキャリッジ２に搭載している。そして、キャリッジ２を矢印Ａ方向に往復移動させて記録を行う。記録紙などの記録媒体Ｐを、給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００２３】
記録装置１のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを貯留するインクタンク６を装着する。インクタンク６はキャリッジ２に対して着脱自在になっている。
【００２４】
図１に示した記録装置１はカラー記録が可能であり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００２５】
この実施例の記録ヘッド３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用している。このため、記録素子（ヒータ）を備えている。この記録素子は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する記録素子にパルス電圧を印加することによって対応する吐出口からインクを吐出する。なお、記録装置は、上述したシリアルタイプの記録装置に限定するものではなく、記録媒体の幅方向に吐出口を配列した記録ヘッド（ラインヘッド）を記録媒体の搬送方向に配置するいわゆるフルラインタイプの記録装置にも適用できる。
【００２６】
図２は図１に示した記録装置の制御構成を示すブロック図である。
【００２７】
図２に示すように、コントローラ６００は、ＭＰＵ６０１、ＲＯＭ６０２、特殊用途集積回路（ＡＳＩＣ）６０３、ＲＡＭ６０４、システムバス６０５、Ａ／Ｄ変換器６０６などで構成される。ここで、ＲＯＭ６０２は後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納する。ＡＳＩＣ６０３は、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する。ＲＡＭ６０４は、画像データの展開領域やプログラム実行のための作業用領域等として用いられる。システムバス６０５は、ＭＰＵ６０１、ＡＳＩＣ６０３、ＲＡＭ６０４を相互に接続してデータの授受を行う。Ａ／Ｄ変換器６０６は以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ６０１に供給する。
【００２８】
また、図２において、６１０は画像データの供給源となる図１に示したホストやＭＦＰに対応するホスト装置である。ホスト装置６１０と記録装置１との間ではインタフェース（Ｉ／Ｆ）６１１を介して画像データ、コマンド、ステータス等をパケット通信により送受信する。このパケット通信については後で説明する。なお、インタフェース６１１としてＵＳＢインタフェースをネットワークインタフェースとは別にさらに備え、ホストからシリアル転送されるビットデータやラスタデータを受信できるようにしても良い。
【００２９】
さらに、６２０はスイッチ群であり、電源スイッチ６２１、プリントスイッチ６２２、回復スイッチ６２３などから構成される。
【００３０】
６３０は装置状態を検出するためのセンサ群であり、位置センサ６３１、温度センサ６３２等から構成される。この実施例では、この他にもインク残量を検出するフォトセンサが設けられる。このフォトセンサの詳細について後述する。
【００３１】
さらに、６４０はキャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバ、６４２は記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。
【００３２】
ＡＳＩＣ６０３は、記録ヘッド３による記録走査の際に、ＲＡＭ６０４の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子（インク吐出用のヒータ）を駆動するためのデータを転送する。加えて、この記録装置には、ユーザインタフェースとしてＬＣＤやＬＥＤで構成される表示部が備えられている。
【００３３】
図３は記録ヘッドに内蔵される素子基板（ヘッド基板）の構成概要を示すブロック図である。
【００３４】
通常、記録ヘッド３が備えるノズル（記録素子）の数は、数１００から数１０００に及ぶので、これらを同時駆動するには大電力を必要とする。そのため、複数の記録素子を複数のブロックに分割し、ブロック毎にそのブロックに属する駆動素子を時分割駆動するという方式が採られる。また、複数の記録素子は素子基板上において１列に配列されて実装されるのではなく、複数の列に配列されて実装される。図３に示す例では、複数のノズル（記録素子）は４列に分割配列されて実装され、各列のノズル毎にこれらを駆動するヒータ列回路７００Ａ、７００Ｂ、７００Ｃ、７００Ｄが備えられる。これら４つのヒータ列回路の構成は同じなので、１つのヒータ列回路７００Ａを例に説明する。
【００３５】
なお、これら４つのヒータ列（記録素子列）に対応する４つのノズル列それぞれは、フルカラー記録のために、マゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを吐出するノズル列として割当てられても良い。また、これら４つのヒータ列に対応する４つのノズル列は１色のインクを吐出して高解像度記録を行うために、４つのノズル列が１／４ノズル間隔分だけノズル配列方向にずらされて配置されても良い。この場合、フルカラー記録のためには、図３に示したような素子基板が４つ、記録ヘッドに備えられる。このように、素子基板はヒータ列（記録素子列）を複数有している。
【００３６】
図３に示すように、ヒータ列回路７００Ａは、担当するノズル内のインクを加熱して吐出させる複数の記録素子（ヒータ）７０３と複数のヒータ７０３を駆動する複数のドライバトランジスタ（駆動素子）７０２を実装している。そのドライバトランジスタとしては、ＭＯＳＦＥＴのようなトランジスタが用いられる。さらに、ヒータ列回路７００Ａは外部（記録装置の本体部）から送信される各信号により動作するロジック回路（論理回路、ここではＡＮＤ回路）７０１とフリップフロップ回路（シフトレジスタ）及びラッチ回路（Ｆ．Ｆ．／Ｌａｔｃｈ）１１３を実装している。
【００３７】
また図３から分かるように、この素子基板は記録装置のコントローラ６００からＬＶＤＳ（低電圧差動伝送）方式を用いてデータを受信する構成を採用している。そのため、この素子基板は２つのＬＤＶＳレシーバ１０１ａ、１０１ｂを備える。そして、ＬＶＤＳレシーバ１０１ａが入力端子１０３、１０４によりデータ信号（ＤＡＴＡ＋、ＤＡＴＡ−）を受信し、ＬＶＤＳレシーバ１０１ｂが入力端子１０５、１０６によりクロック信号（ＣＬＫ＋、ＣＬＫ−）を受信する。なお、ラッチ信号（ＬＴ）は通常のシリアル信号として入力端子１０７により受信し、入力回路（ＯＰアンプ）１０２がこれを増幅する。
【００３８】
図４はＬＶＤＳ方式により受信する信号と素子基板の内部回路で生成される信号のタイミングチャートである。ここでは、複数のノズル（記録素子）に対応する複数の駆動素子を１６のブロック（ｂｌｏｃｋ０〜１５）に分割して時分割駆動する例が示されている。
【００３９】
図４に示すように、時分割駆動では各ブロック時間２０１内でデータ転送と記録素子の駆動を同時に行う。このため、ブロック時間２０１の間で記録装置の本体部より差動信号であるクロック信号（ＣＬＫ＋、ＣＬＫ−）に同期して差動信号であるデータ信号（ＤＡＴＡ＋、ＤＡＴＡ−）が転送される。これらの差動信号は、図３が示すように、ＬＶＤＳレシーバ１０１ａ、１０１ｂによりシングルエンドの内部信号ｃｌｋ、ｄａｔａに変換され、データ展開回路１１１に転送される。また、内部信号ｃｌｋは駆動信号生成回路１００にも転送される。データ展開回路１１１は、内部信号ｃｌｋ、ｄａｔａをヒータ列回路７００Ａ〜７００Ｄのフリップフロップ及びラッチ回路に振り分けて転送する。
【００４０】
一方、ブロック時間ごとに入力されるラッチ信号ＬＴはＯＰアンプ１０２により増幅され、内部信号ｌｔとしてデータ展開回路１１１と駆動信号生成回路１００とヒータ列回路７００Ａ〜７００Ｄのフリップフロップ及びラッチ回路に転送される。
【００４１】
ラッチ信号ＬＴのパルスがＨｉ（ハイレベル）となったタイミングで、転送された内部信号ｄａｔａはヒータ列回路７００Ａ〜７００Ｄに格納保持され、駆動するノズル（記録素子）が選択される。
【００４２】
そして、次のブロック時間では駆動信号生成回路１００で生成されたダブルパルスの駆動信号ｈｅ１（第１の駆動信号）、ｈｅ２（第２の駆動信号）によって規定されたパルス幅に応じてドライバトランジスタ７０２が駆動される。その結果、所望のヒータ７０３が発熱し記録が実行される。図４に示す例では、駆動信号ｈｅ１によりヒータ列回路７００Ａと７００Ｃの駆動素子が駆動され、駆動信号ｈｅ２によりヒータ列回路７００Ｂと７００Ｄの駆動素子が駆動される。また、図４に示す例では、ｂｌｏｃｋ０に関して入力されたｄａｔａに基づいて、次のブロック時間にｂｌｏｃｋ０に対応するヒータが駆動されていることが示されている。以下、ｂｌｏｃｋ１、ｂｌｏｃｋ２、……ｂｌｏｃｋ１５に関しても同様である。
【００４３】
なお、図３〜図４に示す例では、駆動信号のパルス幅に対してデータ転送に要する時間が長いため、ブロック時間２０１内で駆動信号ｈｅ１、ｈｅ２のように、互いに異なるタイミングで駆動信号ｈｅ１、ｈｅ２を生成し、ヒータ列回路毎に振り分けている。これによって、素子基板に流れるピーク電流を抑制している。しかしながら、このような振り分けを同一ヒータ列内で行っても良い。
【００４４】
次に、以上のような構成の記録装置に搭載される記録ヘッドが内蔵する素子基板内部の実施例について説明する。
【実施例１】
【００４５】
図５は素子基板の内部に備えられる実施例１に従う駆動信号生成回路の詳細な構成を示すブロック図である。なお、図５において、既に図３を参照して説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
【００４６】
図６は図４で示した１ブロック（１周期）時間の詳細な信号タイミングチャートを示す図である。
【００４７】
図５に示されるように、駆動信号生成回路１００はパルス幅データが格納されるフリップフロップ及びラッチ１１４、カウンタ１１２、比較器１１５ａ〜ｄ、組み合わせ回路１１６、セレクタ１１８、切替信号生成回路（リセット回路）１１７から成る。このパルス幅データは入力された差分データ信号（ＤＡＴＡ＋、ＤＡＴＡ−）により生成された内部信号のデータ信号ｄａｔａに含まれている。
【００４８】
カウンタ１１２は８ビットの同期カウンタであり、データ転送のタイミングに使用してクロック信号ｃｌｋの立ち上がりエッジをカウントしている。カウンタ１１２のカウント値ｃｏｕｎｔ＜７：０＞とパルス幅データｐｔ０＿ｄａｔａ、ｐｔ１＿ｄａｔａ、ｐｔ２＿ｄａｔａ、ｐｔ３＿ｄａｔａは比較器１１５ａ〜ｂによりそれぞれ比較される。これら各８ビットのパルス幅データとカウント値が一致すると、次のクロック信号ｃｌｋの立ち上がりエッジのタイミングで比較器１１５ａ〜ｄはＨｉを出力する。
【００４９】
図６には、カウント値ｃｏｕｎｔ＜７：０＞が“０”、“１５”、“３１”、“６３”であるとき、比較器１１５ａ〜ｄの出力ｐｔ３、ｐｔ２、ｐｔ１、ｐｔ０がそれぞれＨｉとなっていることが示されている。言い換えると、この場合、値が“０”、“１５”、“３１”、“６３”であるパルス幅データｐｔ３＿ｄａｔａ、ｐｔ２＿ｄａｔａ、ｐｔ１＿ｄａｔａ、ｐｔ０＿ｄａｔａはそれぞれ、比較器１１５ａ〜ｄに入力される。
【００５０】
比較器１１５ａ〜ｄの出力信号ｐｔ３、ｐｔ２、ｐｔ１、ｐｔ０は、図６に示されるように、この順番でＬｏｗ（ローレベル）からＨｉに論理が反転することで、組み合わせ回路（駆動パルス生成回路１１６）はダブルパルス信号ｈｅを生成する。ダブルパルス信号の生成には、２つの信号、即ち、プレパルスの立ち上がりと立ち下がり、メインパルスの立ち上がりと立ち下がりとを規定する必要があるが、４つの比較器１１５ａ〜ｄの出力信号がＨｉに反転するタイミングがこれらの規定しているのである。
【００５１】
この例では、生成されたダブルパルス信号ｈｅのプレパルスとメインパルスのパルス幅はそれぞれ、クロック信号ｃｌｋの１５個、３２個に相当する幅となっている。しかしながら、パルス幅データｐｔ３＿ｄａｔａ、ｐｔ２＿ｄａｔａ、ｐｔ１＿ｄａｔａ、ｐｔ０＿ｄａｔａの値を変化させることで、所望のパルス幅をもつダブルパルス信号ｈｅが生成できる。
【００５２】
１回目の駆動信号生成ではセレクタ１１８はＡ側を選択しており、ダブルパルス信号ｈｅは駆動信号ｈｅ１として出力され、ヒータ列回路７００Ａ〜Ｄに入力される。
【００５３】
切替信号生成回路１１７は、駆動信号ｈｅ１の終わりを検知して駆動信号を再生成するための信号を生成する回路である。即ち、図６に示すように、駆動信号ｈｅ１の立下りパルスに相当する信号ｐｔ０がＨｉのタイミングを検知し、信号ｈｅ２＿ｓｔａｒｔ、ラッチリセット信号ｌｔ＿ｒｅｓｅｔを生成する。
【００５４】
図６に示すように、信号ｈｅ２＿ｓｔａｒｔは、信号ｐｔ０がＨｉとなった次のクロック信号ｃｌｋの立ち上がりエッジでＨｉとなる信号であり、セレクタ１１８をＢ側に選択させ駆動信号生成回路１００の出力を駆動信号ｈｅ２に切り替える。ラッチリセット信号ｌｔ＿ｒｅｓｅｔも同様に、信号ｐｔ０がＨｉとなった次のクロック信号ｃｌｋの立ち上がりエッジでＨｉとなり次のクロック信号ｃｌｋの立ち下がりエッジでＬｏとなる信号である。
【００５５】
ラッチリセット信号ｌｔ＿ｒｅｓｅｔはカウンタ１１２のカウント値を“０”にリセットし、比較器１１５ａ〜ｄの出力もＬｏにリセットする。これにより、駆動信号生成回路１００は再び動作し、駆動信号ｈｅ１と同じパルス幅の駆動信号ｈｅ２を出力する。
【００５６】
以上のように１つの駆動信号生成回路１００のカウンタ１１２を２サイクル分動作させることにより、１ブロック時間２０１の中で２つの駆動信号ｈｅ１、ｈｅ２を生成することができる。
【００５７】
仮に２つの駆動信号生成回路で駆動信号ｈｅ１、駆動信号ｈｅ２を生成しようとした場合、ずらし時間もカウントが必要なため、ブロック時間２０１内のクロック信号ｃｌｋをフルにカウントできるようにする必要がある。
【００５８】
以上説明したように、この実施例に従えば、１ブロック時間内でカウンタ１１２は２サイクル分動作するので、１ブロック時間の半分までカウントできればよいことになる。つまり、２つの駆動信号生成回路を設ける場合と比較しても、カウンタも１ビット減らすことができ、１つの駆動信号生成回路で対応可能なので、半分以下の回路面積で同様の機能を実現可能となるだけでなく、カウンタ動作の高速化も可能になる。さらに、カウントビット数が減ることで同時にパルス幅データも削減でき、転送データ量も抑えることができ処理の高速化にも貢献する。
【００５９】
なお、以上説明した実施例では１つの駆動信号生成回路において、カウンタを２サイクル分動作させたが、ブロック時間２０１に対して駆動信号ｈｅのパルス幅が充分短い場合には３サイクル分以上動作させても良い。なお、その場合はセレクタ１１８の選択チャンネル数は増やす必要がある。
【００６０】
また、駆動信号ｈｅとしてダブルパルスのものを示したが、本発明はシングルパルスの駆動信号ｈｅを用いてもよい。その場合には、比較器１１５ａ〜ｄのうち、いずれか２つの比較器を用いればよいので、比較器の数を減らすことができる。また、ヒータ列回路７００Ａおよび７００Ｃには駆動信号ｈｅ１を入力し、ヒータ列回路７００Ｂおよび７００Ｄには駆動信号ｈｅ２を入力した例を示したが、本発明はこれに限られない。即ち、１つのヒータ列回路７００Ａに含まれる複数のヒータのうち、第１のグループに属するヒータを駆動信号ｈｅ１で駆動し、第２のグループに属するヒータを駆動信号ｈｅ２で駆動する場合にも適用できる。
【実施例２】
【００６１】
実施例１では図６からも示唆されるように駆動信号ｈｅ１、ｈｅ２のパルス幅が等しい場合の例を示したが、ここでは、駆動信号ｈｅ１、ｈｅ２のパルス幅を変える場合の例について説明する。
【００６２】
図７は素子基板の内部に備えられる実施例２に従う駆動信号生成回路の詳細な構成を示すブロック図である。なお、図７において、既に図３と図５を参照して説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。ここでは、この実施例に特有の構成についてのみ説明する。
【００６３】
図７に示されるように、この実施例では駆動信号ｈｅ１と駆動信号ｈｅ２を生成するためのデータがそれぞれ格納されているフリップフロップ及びラッチ回路４０１、４０２とセレクタ４０３とを備えている。駆動信号生成回路１００ａの基本動作は実施例１と同じであるが、この実施例では駆動信号ｈｅ１の立下りを検知して出力される信号ｈｅ２＿ｓｔａｒｔ信号がセレクタ４０３にも入力される。セレクタ４０３の選択動作によって、駆動信号ｈｅ１の生成期間には比較器１１５ａ〜ｄには駆動信号ｈｅ１のパルス幅データが入力され、駆動信号ｈｅ２の生成期間には駆動信号ｈｅ２のパルス幅データに切り替えられる。
【００６４】
従って以上説明した実施例に従えば、駆動信号ｈｅ１と駆動信号ｈｅ２をそれぞれ所望のパルス幅をもつ信号として生成出力することが可能となる。なお、この実施例ではセレクタ４０３とフリップフロップ及びラッチ回路４０１、４０２が増える分、回路サイズは増大するが、駆動信号生成回路を２個、実装する場合と比べれば、約半分の回路規模で済み、実施例１と同じ効果が得られる。
【００６５】
なお、この実施例でも１つの駆動信号生成回路において、カウンタを２サイクル分動作させたが、ブロック時間２０１に対して駆動信号ｈｅのパルス幅が充分短い場合には３サイクル分以上動作させても良い。その場合はセレクタ４０３の選択チャンネル数は増やす必要があり、フリップフロップ及びラッチ回路についてもその増加分、追加する必要がある。
【実施例３】
【００６６】
実施例１、２ではカウンタと比較器を用いてカウント値とパルスデータ値を比較してパルスを生成していたが、この実施例では比較器は使用せず、カウンタに直接カウント値をセットし、ダウンカウントする構成としている。
【００６７】
図８は素子基板の内部に備えられる実施例３に従う駆動信号生成回路１００ｂの詳細な構成を示すブロック図である。なお、図８において、既に図３と図５を参照して説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。ここでは、この実施例に特有の構成についてのみ説明する。
【００６８】
また、図９は図８に示した駆動信号生成回路が内蔵するカウンタの詳細な構成を示す回路図である。なお、図８に示した駆動信号生成回路が内蔵する４つのカウンタは同じ構成なので、図９ではカウンタ５０１ａの構成のみについて示している。また、ここでは非同期９ビットダウンカウンタで構成しているが同期型カウンタでもよい。信号タイミングについては、図６を用いて既に説明したように、実施例１、２と同様なので、その説明は省略する。
【００６９】
図８〜図９に示すように、カウンタ５０１ａはラッチリセット信号ｌｔ＿ｒｅｓｅｔがＨｉのタイミングでカウンタ５０１ａのフリップフロップ回路５０３−１〜９それぞれに駆動信号ｈｅのデータであるｐｔ３＿ｄａｔａ＜７：０＞をセットする。カウンタ５０１ａは実施例１、２と同様、データ転送に使用するクロック信号ｃｌｋを使ってカウントする。カウンタ５０１ａはダウンカウンタなので、クロック信号パルスの入力ごとにカウントダウンし、９ビットすべてが“０”となり、次の立ち上がりエッジで出力されるｃａｒｒｙ信号を信号ｐｔ３とする。
【００７０】
信号ｐｔ３がＨｉとなると、信号ｐｔ３はクロック信号ｃｌｋを入力するＡＮＤ回路５０２の別の入力端子にフィードバックされ、カウンタ５０１ａ（次段のフリップフロップ回路）に入力するクロック信号を遮断する。このようにして、信号ｐｔ３は生成される。なお、他のカウンタ５０１ｂ〜ｄで生成される信号ｐｔ２〜０も同様である。
【００７１】
４つの信号ｐｔ３〜０から駆動信号ｈｅ１が生成される過程、切替信号生成回路１１７が各種信号を出力する過程については実施例１、２と同様である。
【００７２】
信号ｐｔ０がＨｉを出力し、駆動信号ｈｅ１の最後のエッジが立ち下がると、ラッチリセット信号ｌｔ＿ｒｅｓｅｔがＨｉとなり、カウンタ５０１ａには再び駆動信号のデータであるｐｔ３＿ｄａｔａ＜７：０＞がセットされる。その後の動作は、駆動信号ｈｅ１の生成時と同じ動作で駆動信号ｈｅ２が出力される。
【００７３】
以上説明したように、駆動信号生成回路の構成が異なっても、実施例１と同様の効果を得ることができる。また、実施例２で説明したように、フリップフロップ及びラッチ４０１、４０２、セレクタ４０３を図８に示した駆動生成回路に加えることで、実施例２と同様に駆動信号ｈｅ１、ｈｅ２のパルス幅をそれぞれ変更することも可能である。
【００７４】
なお、この実施例でも１つの駆動信号生成回路において、カウンタを２サイクル分動作させたが、ブロック時間２０１に対して駆動信号ｈｅのパルス幅が充分短い場合には３サイクル分以上動作させても良い。その場合はセレクタ４０３の選択チャンネル数は増やす必要があり、フリップフロップ及びラッチ回路についてもその増加分、追加する必要がある。
【００７５】
なお、以上説明した実施例では、インクを吐出する記録ヘッドとその記録装置を例として説明したが、本発明はこれに限定されるものではない。本発明は、プリンタ、複写機、通信システムを有するファクシミリ、プリンタ部を有するワードプロセッサなどの装置、さらには各種処理装置と複合的に組み合わせた産業記録装置に適用可能である。また本発明は、例えば、バイオチップ作製や電子回路印刷やカラーフィルタ製造などの用途としても用いることができる。
【００７６】
以上の実施例で説明した記録ヘッドは、一般的には、液体吐出ヘッドということもできる。また、そのヘッドから吐出するのはインクに限定されるものではなく、一般的に、液体ということもできる。
【００７７】
本発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から逸脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
【符号の説明】
【００７８】
１００、１００ａ、１００ｂ  駆動信号生成回路、１１２  カウンタ、
１１３〜１１４、４０１〜４０２  フリップフロップ及びラッチ回路、
１１５ａ〜ｄ  比較器、１１６  組み合わせ回路、１１７  切替信号生成回路、
１１８、４０３  セレクタ
【図１】
2020189448.tif 000003
【図２】
2020189448.tif 000004
【図３】
2020189448.tif 000005
【図４】
2020189448.tif 000006
【図５】
2020189448.tif 000007
【図６】
2020189448.tif 000008
【図７】
2020189448.tif 000009
【図８】
2020189448.tif 000010
【図９】
2020189448.tif 000011