(57)【要約】【課題】シリコン絶縁膜の表面における段差を減らしつつ成長速度の低下を抑制可能にしたスパッタ成膜方法を提供する。【解決手段】シリコン絶縁膜の堆積速度に対するシリコン絶縁膜のエッチング速度の比はＥ／Ｄ比であり、Ｅ／Ｄ比が０．２８以上０．７７以下である条件を用いて、凹部ＬＧの深さＬＨ以上の厚さを有したシリコン絶縁膜を、凹部ＬＧを有した対象面に成膜する第１工程と、Ｅ／Ｄ比が１．０よりも大きい条件を用いて、対象面を覆っているシリコン絶縁膜の厚さが凹部ＬＧの深さＬＨ以上である範囲内で、対象面を覆っているシリコン絶縁膜を物理的にエッチングする第２工程と、を含む。【選択図】図１
2020002420.tif 000002
【特許請求の範囲】
【請求項１】
シリコンターゲットを用いた反応性スパッタによるシリコン絶縁膜の堆積、および、当該シリコン絶縁膜に対するスパッタガスを用いた物理的なエッチングを同時に行い、凹部を有した対象面にシリコン絶縁膜を成膜するスパッタ成膜方法であって、
前記シリコン絶縁膜の堆積速度に対する前記シリコン絶縁膜のエッチング速度の比はＥ／Ｄ比であり、
前記Ｅ／Ｄ比が０．２８以上０．７７以下である条件を用いて、前記凹部の深さ以上の厚さを有した前記シリコン絶縁膜を前記対象面に成膜する第１工程と、
前記Ｅ／Ｄ比が１．０よりも大きい条件を用いて、前記対象面を覆っている前記シリコン絶縁膜の厚さが前記凹部の深さ以上である範囲内で、前記対象面を覆っている前記シリコン絶縁膜を物理的にエッチングする第２工程と、を含む
スパッタ成膜方法。
【請求項２】
前記物理的なエッチングは、前記対象面を有した基板を支持するステージに高周波電力を供給することによって行われ、
前記第２工程は、前記第１工程において前記シリコンターゲットに供給する電力よりも小さい電力を前記シリコンターゲットに供給して前記Ｅ／Ｄ比を１．０よりも大きくする
請求項１に記載のスパッタ成膜方法。
【請求項３】
前記ステージに供給する単位面積当たりの電力が１Ｗ／ｃｍ２以下である
請求項２に記載のスパッタ成膜方法。
【請求項４】
前記対象面を有した基板を静電チャックに保持して冷却しながら前記シリコン絶縁膜の堆積と前記シリコン絶縁膜の物理的なエッチングとを行う
請求項３に記載のスパッタ成膜方法。
【請求項５】
前記凹部は、ニオブ酸リチウム層に積層された櫛歯状電極の櫛歯間である
請求項４に記載のスパッタ成膜方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン絶縁膜によって対象面を覆うスパッタ成膜方法に関する。
【背景技術】
【０００２】
タンタル金属膜などの金属膜を形成するスパッタ成膜方法は、半導体装置の製造に用いられて、コンタクトホールやスルーホールなどの凹部の内部にバリア層を形成する。ターゲットと基板電極とにバイアス電圧を印加するスパッタ成膜方法は、凹部の開口部でオーバーハングが成長することを抑えて段差の被覆性を高める（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２８５８２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
シリコン酸化物膜などのシリコン絶縁膜を形成するスパッタ成膜方法は、弾性表面波（ＳＡＷ：Surface Acoustic Wave）装置の製造に用いられて、励振電極を覆う絶縁層を形成する。励振電極は、例えば、相互に噛み合う一対の櫛歯電極を有する。励振電極を覆うシリコン絶縁膜は、櫛歯電極間の凹部を埋める形状を有し、かつ、シリコン絶縁膜の表面での段差が櫛歯電極の厚さよりも十分に小さいことを求められる。
【０００５】
ここで、シリコン絶縁膜が励振電極を覆うとき、シリコン絶縁膜は、櫛歯電極上と櫛歯電極間とで別々に堆積しはじめる。バイアス電圧を印加しないスパッタ成膜方法は、櫛歯電極間での堆積速度をオーバーハングによって大幅に低下させる。結果として、櫛歯電極間にボイドが形成されたり、シリコン絶縁膜の表面に大きな段差が形成されたりしてしまう。これに対して、バイアス電圧を印加するスパッタ成膜方法は、ボイドの形成や段差の形成を抑える一方で、シリコン絶縁膜の成長速度を大幅に下げてしまう。結局のところ、上述したスパッタ成膜方法は、依然として改善の余地を残している。
なお、上述した課題は、ＳＡＷ装置の製造に限られず、凹部を有した対象面をシリコン絶縁膜によって覆うスパッタ成膜方法に共通する。
本発明は、シリコン絶縁膜の表面における段差を減らしつつ成長速度の低下を抑制可能にしたスパッタ成膜方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するためのスパッタ成膜方法は、シリコンターゲットを用いた反応性スパッタによるシリコン絶縁膜の堆積、および、当該シリコン絶縁膜に対するスパッタガスを用いた物理的なエッチングを同時に行い、凹部を有した対象面にシリコン絶縁膜を成膜するスパッタ成膜方法である。前記シリコン絶縁膜の堆積速度に対する前記シリコン絶縁膜のエッチング速度の比はＥ／Ｄ比である。そして、前記Ｅ／Ｄ比が０．２８以上０．７７以下である条件を用いて、前記凹部の深さ以上の厚さを有した前記シリコン絶縁膜を前記対象面に成膜する第１工程と、前記Ｅ／Ｄ比が１．０よりも大きい条件を用いて、前記対象面を覆っている前記シリコン絶縁膜の厚さが前記凹部の深さ以上である範囲内で、前記対象面を覆っている前記シリコン絶縁膜を物理的にエッチングする第２工程と、を含む。
【０００７】
上記スパッタ成膜方法によれば、第１工程は、堆積とエッチングとを同時に進めてボイドの形成を抑える。この際、第１工程でのＥ／Ｄ比が１．０よりも大幅に小さいため、凹部内のシリコン絶縁膜が過度にエッチングされず、シリコン絶縁膜の成長速度が大幅に低下することを抑えられる。そして、Ｅ／Ｄ比が１．０よりも大きい第２工程は、凹部周囲上のシリコン絶縁膜を優先的にエッチングして、第１工程で形成された段差を減らす。それゆえに、シリコン絶縁膜の表面における段差を減らしつつ成長速度の低下が抑制可能である。
【０００８】
上記スパッタ成膜方法において、前記物理的なエッチングは、前記対象面を有した基板を支持するステージに高周波電力を供給することによって行われ、前記第２工程は、前記第１工程において前記シリコンターゲットに供給する電力よりも小さい電力を前記シリコンターゲットに供給して前記Ｅ／Ｄ比を１．０よりも大きくしてもよい。このスパッタ成膜方法によれば、シリコンターゲットに供給する電力を小さくすることによって第１工程から第２工程に移ることが可能であるから、第１工程から第２工程に移ることを円滑に進めることが可能となる。
【０００９】
上記スパッタ成膜方法において、前記ステージに供給する単位面積当たりの電力が１Ｗ／ｃｍ２以下であってもよい。このスパッタ成膜方法によれば、ステージに供給される高周波電力によって対象面の温度が過度に高まることが抑制可能である。
【００１０】
上記スパッタ成膜方法において、前記対象面を有した基板を静電チャックに保持して冷却しながら前記シリコン絶縁膜の堆積と前記シリコン絶縁膜の物理的なエッチングとを行ってもよい。このスパッタ成膜方法によれば、対象面の温度が過度に高まることがさらに抑制可能である。
【００１１】
上記スパッタ成膜方法において、前記凹部は、ニオブ酸リチウム層に積層された櫛歯状電極の櫛歯間であってもよい。このスパッタ成膜方法によれば、対象面での過度な温度上昇が抑えられるため、ニオブ酸リチウム層を含む対象面にシリコン絶縁膜を形成することが可能ともなる。
【図面の簡単な説明】
【００１２】
【図１】スパッタ成膜方法の一実施形態を行うスパッタ装置の構成を示す構成図。
【図２】一実施形態における電力の供給タイミングを示すタイミングチャート。
【図３】（ａ）第１工程の途中に形成されるシリコン絶縁膜の形状を示す断面図、（ｂ）第１工程の終了時におけるシリコン絶縁膜の形状を示す断面図、（ｃ）第２工程の終了時におけるシリコン絶縁膜の形状を示す断面図。
【発明を実施するための形態】
【００１３】
以下、図１から図３を参照して、スパッタ成膜方法の一実施形態を説明する。まず、スパッタ成膜方法を行うスパッタ装置の構成を説明し、次いで、スパッタ装置が行うスパッタ成膜方法を説明する。
【００１４】
図１が示すように、スパッタ装置は、真空チャンバー１１とコントローラー２１とを備える。真空チャンバー１１は、ステージ１２とシリコンターゲット１４とを収容する。ステージ１２は、真空チャンバー１１に搬入された基板Ｓを載置する。ステージ１２は、基板Ｓを静電力で吸着する静電チャックである。ステージ１２は、基板Ｓの吸着を通して基板Ｓを冷却する。コントローラー２１は、プロセッサとメモリとを備えて各種の処理を行う。
【００１５】
基板Ｓの表面は、圧電体層Ｌ１を含む。圧電体層Ｌ１を構成する材料は、例えば、ニオブ酸リチウムである。基板Ｓは、圧電体層Ｌ１の上に、櫛歯状電極である励振電極Ｌ２を備える。励振電極Ｌ２を構成する材料は、例えば、アルミニウムである。
【００１６】
励振電極Ｌ２は、圧電体層Ｌ１の上面で隙間を空けて並ぶ。励振電極Ｌ２のなかで相互に隣り合う櫛歯間は、凹部ＬＧである。凹部ＬＧの深さＬＨは、励振電極Ｌ２の厚さである。励振電極Ｌ２は、基板Ｓの表面で凹凸面を構成する。基板Ｓの凹凸面は、スパッタ成膜が行われる対象面である。
【００１７】
ステージ１２は、ステージ電源１３に接続されている。ステージ電源１３は、コントローラー２１から指令を受けて、高周波電力をステージ１２に供給する。高周波電力の周波数は、例えば、１３．５６ＭＨｚである。
【００１８】
コントローラー２１は、ステージ電源１３を駆動して、ステージ電源１３が出力する電力を変更する。ステージ１２に供給された高周波電力は、スパッタガスのイオンを基板Ｓに向けて引き込む。基板Ｓに引き込まれたイオンは、基板Ｓの表面に堆積したシリコン絶縁膜を物理的にエッチングする。
【００１９】
シリコンターゲット１４は、ステージ１２と対向する。ターゲットを構成する主成分は、ケイ素である。シリコンターゲット１４は、バッキングプレートなどを介して、カソード電源１５に接続されている。カソード電源１５は、コントローラー２１から指令を受けて、シリコンターゲット１４に高周波電力を供給する。
【００２０】
コントローラー２１は、カソード電源１５を駆動して、カソード電源１５が出力する電圧を変更する。シリコンターゲット１４に供給された高周波電力は、スパッタガスのイオンをシリコンターゲット１４に向けて引き込む。シリコンターゲット１４に引き込まれたイオンは、シリコンターゲット１４の表面からスパッタ粒子を放出させる。シリコンターゲット１４から放出されたスパッタ粒子は、反応ガスと反応して、シリコン絶縁膜として基板Ｓの表面に堆積する。
【００２１】
ガス供給部１６は、コントローラー２１から指令を受けて、真空チャンバー１１にプロセスガスを供給する。プロセスガスは、例えば、アルゴンなどのスパッタガスと、ケイ素と反応する反応ガスとを含む。コントローラー２１は、ガス供給部１６を駆動して、ガス供給部１６が供給するガスの流量を変更する。
【００２２】
シリコン絶縁膜がシリコン酸化物膜である場合、反応ガスは、例えば、酸素、あるいは、一酸化二窒素である。シリコン絶縁膜がシリコン酸窒化物膜である場合、反応ガスは、例えば、一酸化二窒素、あるいは、二酸化窒素である。シリコン絶縁膜がシリコン窒化物膜である場合、反応ガスは、例えば、窒素、あるいは、アンモニアである。
【００２３】
次に、上記スパッタ装置が行うスパッタ成膜方法を説明する。
スパッタ成膜方法において、シリコン絶縁膜の堆積速度に対するシリコン絶縁膜のエッチング速度の比は、Ｅ／Ｄ比である。
【００２４】
シリコン絶縁膜の堆積速度は、物理的なエッチングが行われない状態でのシリコン絶縁膜の成膜速度である。物理的なエッチングが行われない状態は、ステージ１２に供給される高周波電力が０Ｗである状態である。シリコン絶縁膜の堆積速度は、基板Ｓでの成膜に先駆けて測定される。シリコン絶縁膜の堆積速度の測定は、平坦面を対象面とした測定用基板を用いて行われる。
【００２５】
シリコン絶縁膜のエッチング速度は、シリコンターゲット１４からスパッタ粒子が放出されない状態でのシリコン絶縁膜の膜厚の変化速度である。シリコンターゲット１４からスパッタ粒子が放出されない状態は、シリコンターゲット１４に供給される高周波電力が０Ｗである状態である。シリコン絶縁膜のエッチング速度は、基板Ｓでの成膜に先駆けて測定される。シリコン絶縁膜のエッチング速度の測定は、シリコン絶縁膜を対象面とした測定用基板を用いて行われる。
【００２６】
スパッタ成膜方法は、第１工程と第２工程とを含む。
第１工程のＥ／Ｄ比は、０．２８以上０．７７以下である。第１工程で成膜するシリコン絶縁膜の厚さは、凹部ＬＧの深さＬＨ以上であって、凹部ＬＧの深さＬＨよりも補完厚さＬＳ（図３（ｂ）参照）だけ厚い。
【００２７】
補完厚さＬＳは、例えば、５００ｎｍ以上１０００ｎｍ以下である。補完厚さＬＳが５００ｎｍ以上であれば、第２工程による物理的なエッチングによって励振電極Ｌ２が露出することが十分に抑えられる。また、補完厚さＬＳが１０００ｎｍ以下であれば、第１工程の処理時間を短くする、すなわち、第１工程と第２工程とを通じた成膜速度の低下を十分に抑えられる。
【００２８】
なお、基板Ｓの温度が過度に高まることが抑えられる観点から、第１工程でステージ１２に供給される高周波電力は、単位面積当たりに１Ｗ／ｃｍ２以下であることが好ましい。凹部ＬＧの深さＬＨは、例えば、２００ｎｍ以上１０００ｎｍ以下である。凹部ＬＧの間隙は、例えば、１０００ｎｍ以上である。
【００２９】
第２工程のＥ／Ｄ比は、１．０よりも大きい。第２工程は、第１工程で成膜されたシリコン絶縁膜をエッチングする。第２工程でエッチングするシリコン絶縁膜の厚さは、エッチング厚さである。
【００３０】
エッチング厚さは、第２工程後のシリコン絶縁膜が凹部ＬＧの深さＬＨ以上の厚さを有する範囲であって、補完厚さＬＳよりも薄い。シリコン絶縁膜の表面における段差を減らす観点では、エッチング厚さが７２０ｎｍ以上であることが好ましい。エッチング厚さが７２０ｎｍ以上であれば、シリコン絶縁膜の表面における突起３１Ｔ（図３（ｃ）を参照）の高さＬＴを十分に小さくすることが可能である。
【００３１】
なお、基板Ｓの温度が過度に高まることが抑えられる観点から、第２工程でステージ１２に供給される高周波電力は、単位面積当たりに１Ｗ／ｃｍ２以下であることが好ましい。
【００３２】
図２が示すように、コントローラー２１は、タイミングＴ０からタイミングＴ１まで第１工程を行い、次いで、タイミングＴ１からタイミングＴ２まで第２工程を行う。
【００３３】
コントローラー２１は、カソード電源１５の駆動をタイミングＴ０に開始して、シリコンターゲット１４に対して高周波電力Ｐｔａｒの供給を開始する。タイミングＴ０から供給される高周波電力Ｐｔａｒは、高レベルＰＨである。
コントローラー２１は、ステージ電源１３の駆動をタイミングＴ０に開始して、ステージ１２に対して高周波電力Ｐｓｕｂの供給を開始する。タイミングＴ０から供給される高周波電力Ｐｓｕｂは、引き込みレベルＰＢである。
【００３４】
コントローラー２１は、カソード電源１５の駆動をタイミングＴ１に変更して、シリコンターゲット１４に供給する高周波電力Ｐｔａｒを変更する。タイミングＴ１から供給される高周波電力Ｐｔａｒは、低レベルＰＬである。すなわち、コントローラー２１は、タイミングＴ１で高周波電力Ｐｔａｒのみを高レベルＰＨから低レベルＰＬに変更する。
【００３５】
コントローラー２１は、ステージ電源１３の駆動、および、カソード電源１５の駆動をタイミングＴ２に停止して、高周波電力Ｐｓｕｂの供給、および、高周波電力Ｐｔａｒの供給を停止する。
【００３６】
第１工程は、高周波電力Ｐｔａｒを高レベルＰＨで供給して、スパッタ粒子がシリコンターゲット１４から放出されることを促す。高周波電力Ｐｔａｒの供給は、低レベルＰＬの供給よりも、シリコン絶縁膜の堆積速度を高める。第１工程は、高周波電力Ｐｓｕｂを引き込みレベルＰＢで供給して、一旦堆積したシリコン絶縁膜が物理的にエッチングされることを促す。これらによって、第１工程は、Ｅ／Ｄ比を、０．２８以上０．７７以下の範囲内とする。
【００３７】
ここで、第１工程は、シリコン絶縁膜の堆積とエッチングとを同時に行う。この際、図３（ａ）が示すように、励振電極Ｌ２の上方と、励振電極Ｌ２の間である凹部ＬＧの内部とでは、別々にシリコン絶縁膜３１が堆積しはじめる。一方、引き込みレベルＰＢによる物理なエッチングは、励振電極Ｌ２の上方に堆積したシリコン絶縁膜３１、特に、励振電極Ｌ２の角部上に位置するシリコン絶縁膜３１で、優先的に進む。結果として、凹部ＬＧの開口部でオーバーハングが形成されること、ひいては、凹部ＬＧの内部にボイドが形成されることが抑制される。
【００３８】
第１工程は、Ｅ／Ｄ比を１．０よりも大幅に小さくして、凹部ＬＧの内部でシリコン絶縁膜３１が過度にエッチングされることを抑える。そして、第１工程は、シリコン絶縁膜３１の成長速度が過度に低下することを抑える。一方、成長速度の低下が抑えられた条件下では、励振電極Ｌ２の上方と、凹部ＬＧの内部との間で、シリコン絶縁膜３１の成長速度に少なからずの差が生じる。結果として、第１工程の終了時には、図３（ｂ）が示すように、シリコン絶縁膜３１は、凹部ＬＧにボイドを有さず、かつ、表面に段差３１Ｇを有した形状を有する。
【００３９】
第２工程は、高周波電力Ｐｔａｒを低レベルＰＬに変更して、スパッタ粒子がシリコンターゲット１４から放出されることを抑える。第２工程は、高周波電力Ｐｓｕｂを引き込みレベルＰＢに保ち、第１工程で成膜されたシリコン絶縁膜が物理的にエッチングされることを促す。これらによって、第２工程は、Ｅ／Ｄ比を、１．０以下の範囲内とする。
【００４０】
ここで、第２工程は、シリコン絶縁膜３１の表面のかなで見込み角が広い部位を優先的にエッチングする。シリコン絶縁膜３１の表面のなかで見込み角が広い部位は、例えば、図３（ｂ）において、励振電極Ｌ２の角部の上方に位置する。結果として、第２工程の終了時には、図３（ｃ）が示すように、第１工程で形成された段差３１Ｇが減らされて、シリコン絶縁膜３１の表面が均される。均されたシリコン絶縁膜３１の表面は、励振電極Ｌ２の上方に小さな突起３１Ｔを有する。突起３１Ｔの高さＬＴは、凹部ＬＧの深さＬＨよりも十分に小さい。
【００４１】
［実施例］
次に、上記スパッタ成膜方法の実施例を説明する。
圧電体層Ｌ１としてニオブ酸リチウム層を有する基板Ｓを用い、以下の成膜条件によるシリコン酸化膜をシリコン絶縁膜として成膜した。シリコン酸化膜の断面像を走査電子顕微鏡で観察した結果、励振電極Ｌ２の間隙にボイドは認められなかった。また、突起３１Ｔの高さＬＴは、１００ｎｍであって、凹部ＬＧの深さＬＨよりも十分に小さいことが認められた。
【００４２】
なお、第２工程の処理時間を変更してエッチング厚さを５２０ｎｍとした結果、突起３１Ｔの高さＬＴは、２００ｎｍであって、凹部ＬＧの深さＬＨよりも小さいことが認められた。また、第２工程の処理時間を変更してエッチング厚さを２８０ｎｍとした結果、突起３１Ｔの高さＬＴは、３２０ｎｍであって、凹部ＬＧの深さＬＨよりも小さいことが認められた。
・基板温度                ：        室温
・凹部ＬＧの深さＬＨ      ：  ４００ｎｍ
・凹部ＬＧの間隙          ：１４００ｎｍ
・ターゲット直径          ：  ３００ｍｍ
・成膜圧力                ：  １．０Ｐａ
・スパッタガス            ：    アルゴン
・反応ガス                ：        酸素
・高周波電力Ｐｔａｒ      ：３０００Ｗ（第１工程）、      ５０Ｗ（第２工程）
・高周波電力Ｐｓｕｂ      ：    ２５０Ｗ
・処理時間                ：４０００秒（第１工程）、  ４０００秒（第２工程）
・第１工程  Ｅ／Ｄ比      ：  ０．３０４
・第１工程  堆積速度      ：１３ｎｍ／ｍｉｎ
・第２工程  エッチング速度：  ４ｎｍ／ｍｉｎ
・第２工程  Ｅ／Ｄ比      ：  １．１３６
・第２工程  エッチング厚さ：  ７２０ｎｍ
【００４３】
上記実施の形態によれば、以下の効果を得ることができる。
（１）第１工程は、シリコン絶縁膜の堆積と、シリコン絶縁膜のエッチングとを同時に進めてボイドの形成を抑える。
（２）第１工程でのＥ／Ｄ比が０．２８以上０．７７以下であるから、凹部ＬＧの内部においてシリコン絶縁膜が過度にエッチングされず、シリコン絶縁膜の成長速度が大幅に低下することも抑えられる。
（３）Ｅ／Ｄ比が１．０よりも大きい第２工程は、励振電極Ｌ２上のシリコン絶縁膜を優先的にエッチングして、第１工程で形成された段差３１Ｇを減らす。
【００４４】
すなわち、ボイドの形成を抑え、さらに、突起３１Ｔの高さＬＴを凹部ＬＧの深さＬＨよりも小さくするためには、Ｅ／Ｄ比を第１工程よりもさらに大きくすることを要する。その結果、シリコン絶縁膜の成膜速度が大幅に低くなってしまう。この点、上記第１工程であれば、ボイドの形成を抑えることのみに特化したＥ／Ｄ比が採用されるため、上記（２）に準じた効果が得られる。そして、上記第２工程であれば、第１工程で形成された段差３１Ｇを減らすことのみに特化した処理が可能ともなる。それゆえに、シリコン絶縁膜の表面における段差を減らしつつ成長速度の低下が抑制可能である。
【００４５】
（４）シリコンターゲット１４に供給する電力を小さくすることによって第１工程から第２工程に移ることが可能であるから、第１工程から第２工程に移ることを円滑に進めることが可能となる。
【００４６】
（５）ステージ１２に供給する単位面積当たりの電力が１Ｗ／ｃｍ２以下である方法によれば、ステージ１２に供給される高周波電力によって基板Ｓの温度が過度に高まることが抑制可能である。
【００４７】
（６）基板Ｓを静電チャックに保持して冷却しながらシリコン絶縁膜の堆積とエッチングとが行われるため、基板Ｓの温度が過度に高まることがさらに抑制可能である。
【００４８】
（７）圧電体層Ｌ１がニオブ酸リチウム層である場合、圧電体層Ｌ１の特性を保つうえで、基板Ｓの温度を室温程度に保つことが求められる。この点、上記（５）、（６）に準じた効果が得られる上記構成であれば、ニオブ酸リチウム層を含む基板Ｓにシリコン絶縁膜を形成することが可能ともなる。
【００４９】
上記実施の形態は、以下のように変更して実施することもできる。
・成膜する対象である基板Ｓは、基板Ｓの表面に凹凸面を有していればよい。すなわち、凹凸面は、櫛歯状電極以外によって構成されてもよく、例えば、基板表面に形成された溝や穴などから構成されてもよい。
・ステージ１２は、基板Ｓを冷却するための冷媒を流通させてもよい。この構成によれば、上記（６）に準じた効果をさらに高めることが可能ともなる。
【００５０】
・コントローラー２１は、ステージ１２に供給する高周波電力を第１工程から高めることによって第２工程に移行することも可能である。また、コントローラー２１は、ステージ１２に供給する高周波電力を高め、かつ、シリコンターゲット１４に供給する高周波電力を低くすることによって第２工程に移行することも可能である。
【符号の説明】
【００５１】
ＬＧ…凹部、ＬＨ…深さ、Ｐｓｕｂ，Ｐｔａｒ…高周波電力、Ｓ…基板、Ｔ０，Ｔ１，Ｔ２…タイミング、１１…真空チャンバー、１２…ステージ、１３…ステージ電源、１４…シリコンターゲット、１５…カソード電源、１６…ガス供給部、２１…コントローラー、３１…シリコン絶縁膜、３１Ｇ…段差、３１Ｔ…突起。
【図１】
2020002420.tif 000003
【図２】
2020002420.tif 000004
【図３】
2020002420.tif 000005