(57)【要約】【課題】十分な機械強度を得ることのできる半導体装置、固体撮像装置及び半導体装置の製造方法を提案する。【解決手段】半導体装置は、絶縁層と、拡散防止層とが交互に積層され、内部に配線層が設けられた多層配線層と、絶縁層の少なくとも一部に設けられた空隙部と、空隙部の少なくとも一部に設けられ、多層配線層を支持する支持部と、を備える。【選択図】図１
2020053569.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、拡散防止層とが交互に積層され、内部に配線層が設けられた多層配線層と、
前記絶縁層の少なくとも一部に設けられた空隙部と、
前記空隙部の少なくとも一部に設けられ、前記多層配線層を支持する支持部と、
を備える半導体装置。
【請求項２】
前記支持部は、前記絶縁層と、前記拡散防止層との積層方向に沿った、柱形状を有する、
請求項１に記載の半導体装置。
【請求項３】
前記支持部は、前記多層配線層に渡って設けられている、
請求項２に記載の半導体装置。
【請求項４】
前記支持部は、前記空隙部を形成する際のウェットエッチングで使用される液体に耐性を持つ耐性部材で形成されている、
請求項１に記載の半導体装置。
【請求項５】
前記支持部は、ＳｉＮ、ＳｉＣ、およびＳｉＣＯのいずれかで形成されている、
請求項４に記載の半導体装置。
【請求項６】
前記支持部は、金属で形成されている、
請求項４に記載の半導体装置。
【請求項７】
前記空隙部は、複数の前記絶縁層に渡って設けられている、
請求項１に記載の半導体装置。
【請求項８】
前記多層配線層にプラズマ接合された半導体基板をさらに備える、
請求項１に記載の半導体装置。
【請求項９】
前記多層配線層にＣｕ−Ｃｕ接合された半導体基板をさらに備える、
請求項１に記載の半導体装置。
【請求項１０】
絶縁層と、拡散防止層とが交互に積層され、内部に配線層が設けられた多層配線層と、
前記絶縁層の少なくとも一部に設けられた空隙部と、
前記空隙部の少なくとも一部に設けられた支持部と、
前記多層配線層の表面に設けられた基板と、
前記基板に配置された光電変換部と、
を備える固体撮像装置。
【請求項１１】
絶縁層と、拡散防止層とが交互に積層され、内部に配線層が設けられた多層配線層を形成し、
前記多層配線層に穴部を形成し、
前記穴部にウェットエッチングで使用される液体に耐性を持つ耐性部材で埋め込むとともに、前記多層配線層の穴部が形成されている側の表面に前記耐性部材で支持部を形成する、
半導体装置の製造方法。
【請求項１２】
前記支持部の表面から少なくとも１つ以上の前記絶縁層を挿通させてスルーホールを形成し、
前記スルーホールの直下の少なくとも１つ以上の絶縁層をウェットエッチングして、空隙部を形成する、
請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記多層配線層と、半導体基板とをプラズマ接合する、
請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記支持部をエッチバックして除去し、
前記耐性部材の表面から少なくとも１つ以上の前記絶縁層を挿通させてスルーホールを形成し、
前記スルーホールの直下の少なくとも１つ以上の絶縁層をウェットエッチングして、空隙部を形成する、
請求項１１に記載の半導体装置の製造方法。
【請求項１５】
前記多層配線層と、半導体基板とをＣｕ−Ｃｕ接合する、
請求項１４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置、固体撮像装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
配線間の容量を低減するために、配線間の材料を除去し、配線間に比誘電率１の空隙(エアーギャップとも呼ばれる)を設けた半導体装置が知られている。
【０００３】
例えば、特許文献１には、エアーギャップ型の多層配線構造を有する半導体装置の上部配線のたわみを少なくすることのできる技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０―１０８９６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の従来技術は、上部配線のたわみを少なくすることを目的としており、プラズマ接合や、Ｃｕ−Ｃｕ接合などを行う際に半導体装置に加わる力の機械強度について言及されてない。そのため、特許文献１に記載の技術では、十分な機械強度を得ることができない可能性がある。
【０００６】
そこで、本開示では、十分な機械強度を得ることのできる半導体装置、固体撮像装置及び半導体装置の製造方法を提案する。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、本開示に係る一形態の半導体装置は、絶縁層と、拡散防止層とが交互に積層され、内部に配線層が設けられた多層配線層と、前記絶縁層の少なくとも一部に設けられた空隙部と、前記空隙部の少なくとも一部に設けられ、前記多層配線層を支持する支持部と、を備える。
【図面の簡単な説明】
【０００８】
【図１】本開示の第１実施形態に係る固体撮像装置の構成の一例を示す模式図である。
【図２】本開示の第１実施形態に係る固体撮像装置を積層方向に切断した断面の構成の一例を示す模式図である。
【図３】本開示の第１実施形態に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図４】本開示の第１実施形態に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図５】本開示の第１実施形態に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図６】本開示の第１実施形態に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図７】本開示の第１実施形態に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図８】本開示の第１実施形態に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図９】本開示の第１実施形態に係るＴＥＧの構成の一例を示す模式図である。
【図１０】本開示の第１実施形態に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図１１】本開示の第１実施形態に係る固体撮像装置の支持部の変形例の一例を説明するための模式図である。
【図１２】本開示の第１実施形態に係る固体撮像装置の支持部の変形例の一例を説明するための模式図である。
【図１３】ＴＥＧのレイアウト構成の一例を示す模式図である。
【図１４】本開示の実施形態の第１変形例に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図１５】本開示の実施形態の第１変形例に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図１６】本開示の実施形態の第１変形例に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図１７】本開示の実施形態の第１変形例に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図１８】本開示の実施形態の第１変形例に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図１９】本開示の実施形態の第２変形例に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図２０】本開示の実施形態の第２変形例に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図２１】本開示の実施形態の第２変形例に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図２２】本開示の実施形態の第２変形例に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【図２３】本開示の実施形態の第２変形例に係る固体撮像装置の製造方法の一例を説明するための模式図である。
【発明を実施するための形態】
【０００９】
以下に、本開示の実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
【００１０】
また、以下に示す項目順序に従って本開示を説明する。
１．第１実施形態
１−１．固体撮像装置の構成例
１−２．固体撮像装置の断面の構成
１−３．固体撮像装置の製造方法
１−４．支持部の変形例
２．第２実施形態
２−１．固体撮像装置の製造方法
【００１１】
[１−１．固体撮像装置の構成例]
まず、図１を用いて、本開示の実施形態に係る固体撮像装置の構成について説明する。図１は、本開示の実施形態に係る固体撮像装置の積層構造を説明するための模式図である。
【００１２】
図１に示すように、固体撮像装置１は、例えば、画素アレイ部２と、画素駆動回路３と、ＤＡＣ(Digital  to  Analog  Converter)４と、垂直駆動回路５と、タイミング生成回路６と、出力部７とを備える。
【００１３】
画素アレイ部２には、複数の画素２ａが２次元アレイ状に配列されている。画素２ａは、ぞれぞれ、光電変換部と、複数のトランジスタから構成される。
【００１４】
画素駆動回路３は、例えば、画素２ａを構成する画素回路を駆動する。
【００１５】
ＤＡＣ４は、例えば、時間経過に応じて電圧が単調減少する参照信号を生成する。ＤＡＣ４は、例えば、生成した参照信号を画素２ａに出力する。
【００１６】
垂直駆動回路５は、例えば、画素２ａ内で生成されたデジタルの画素信号を、タイミング生成回路６から供給されるタイミング信号に基づいて、所定の順番で出力部７に出力させる制御を行う。
【００１７】
タイミング生成回路６は、例えば、各種のタイミング信号を生成する。タイミング生成回路６は、例えば、生成した各種のタイミング信号を、画素駆動回路３、ＤＡＣ４及び垂直駆動回路５などに出力する。
【００１８】
[１−２．固体撮像装置の断面の構成]
図２を用いて、本実施形態に係る固体撮像装置１の断面の構造について説明する。図２は、本実施形態に係る固体撮像装置１の断面の構造の一例を示す模式図である。なお、以下では、固体撮像装置の構成について説明するが、これは例示では、本開示を限定するものではない。本開示は、複数の絶縁層に複数の配線層が形成された、種々の半導体装置に適用することができる。
【００１９】
図２に示すように、固体撮像装置１は、第１配線層１１と、第２配線層１２と、第３配線１３層と、第１拡散防止層２１と、第２拡散防止層２２と、第３拡散防止層２３と、第４拡散防止層２４と、絶縁層３０と、スルーホール４０からウェットエッチングで絶縁層３０の少なくとも一部を除去することで形成された空隙部(エアーギャップ)５０と、支持部６０とを備える。第１配線層１１と、第２配線層１２とは、第１ビアホール１４で電気的に接続されている。第２配線層１２と、第３配線層１３とは、第２ビアホール１５で電気的に接続されている。第１配線層１１〜第３配線層１３と、第１拡散防止層２１〜第４拡散防止層２４と、絶縁層３０とが形成されている領域は、多層配線層とも呼ばれる。多層配線層は、例えば、支持基板８０に搭載されている。支持基板８０は、シリコンウェハ８１と、シリコンウェハ８１の表面に形成された酸化膜８２とからなる。この場合、例えば、支持基板８０は、支持部６０の表面に形成された酸化膜６１と、酸化膜８２とをプラズマ接合することで多層配線層に搭載される。接合面８３が、多層配線層と、支持基板８０の接合面である。さらに、多層配線層の図２における上部には、例えば、イメージセンサ用の搭載基板７０が設けられており、搭載基板７０と、第１配線層１１とは、酸化膜７１に設けられたコンタクトプラグ７２によって電気的に接続されている。
【００２０】
搭載基板７０には、半導体基板９０が搭載されている。半導体基板９０には、画素ごとにフォトダイオード９１が形成されている。なお、多層配線層には、フォトダイオード９１に蓄積された電荷を読み出す複数のトランジスタが形成されている。半導体基板９０の上部には、例えば、図示しない透明絶縁膜が設けられている。透明絶縁膜は、例えば、光を透過させることのできる絶縁性を有する膜であって、屈折率が半導体基板９０の半導体領域よりも小さな材料である。透明絶縁膜の上部には、遮光膜１０１が形成されている。遮光膜１０１は、上部に形成されたカラーフィルタ層１１０に設けられている画素の境界領域に設けられている。遮光膜１０１の材料としては、光を遮光することのできる材料であれば特に制限はない。遮光膜１０１を含む透明絶縁膜の上部には、平坦化膜１００が設けられている。平坦化膜１００の材料としては、例えば、樹脂などの有機材料を用いることができる。平坦化膜１００の上部には、例えば、赤、緑、または青のカラーフィルタ層１１０が画素ごとに形成されている。カラーフィルタ層１１０は、例えば、顔料や染料などの色素を含んだ感光性樹脂を回転塗布することによって形成される。カラーフィルタ層１１０の上部には、オンチップレンズ１２１が画素ごとに形成されている。オンチップレンズ１２１は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン−アクリル共重合系樹脂、またはシロキサン系樹脂などの樹脂系材料で形成される。
【００２１】
なお、搭載基板７０の上部の構成について概略的に説明したが、これは例示であり、本開示を限定するものではない。本開示では、搭載基板７０の構造は、任意の構成とすることができる。
【００２２】
次に、多層配線層の構成について、より詳細に説明する。
【００２３】
固体撮像装置１は、第１拡散防止層２１〜第４拡散防止層２４と、絶縁層３０とが交互に積層された構造を有している。この場合、第１配線層１１〜第３配線層１３とは、第１拡散防止層２１〜第４拡散防止層２４とで区切られた絶縁層３０の各層に設けられている。ここで、図２に示す固体撮像装置１は、３層構造を有しているが、これは例示であり、本開示を限定するものではない。本開示では、固体撮像装置１は、例えば、３層以上の配線層が積層されていてもよい。また、本開示では、固体撮像装置１は、例えば、配線層が３層よりも少なくてもよい。
【００２４】
第１配線層１１〜第３配線層１３は、固体撮像装置１に設けられた各素子の間で電流または電圧を伝達する。第１配線層１１〜第３配線層１３は、例えば、導電性の比較的高い金属材料で形成される。例えば、第１配線層１１〜第３配線層１３は、銅、タングステン、またはアルミニウムで形成されている。また、第１配線層１１〜第３配線層１３は、銅、タングステン、またはアルミニウムを含む合金で形成されていてもよい。第１配線層１１〜第３配線層１３の表面には、バリア性が高いバリアメタル層が形成されていてもよい。バリアメタル層は、タンタル、チタン、ルテニウム、コバルト、またはマンガンなどの金属で形成される。また、バリアメタル層は、タンタル、チタン、ルテニウム、コバルト、またはマンガンなどの窒化物または酸化物で形成されてもよい。
【００２５】
第１ビアホール１４と、第２ビアホール１５とは、異なる絶縁層に設けられた配線層を互いに電気的に接続する。具体的には、第１ビアホール１４は、第１配線層１１と、第２配線層１２とを電気的に接続する。第２ビアホール１５は、第２配線層１２と、第３配線層１３とを電気的に接続する。第１ビアホール１４と、第２ビアホール１５とは、例えば、第１配線層１１〜第３配線層１３と同様の金属で形成されている。第１ビアホール１４と、第２ビアホール１５との表面には、第１配線層１１〜第３配線層１３と同様にバリアメタル層が形成されていてもよい。
【００２６】
第１拡散防止層２１〜第４拡散防止層２４は、絶縁層３０の各層を挟持するように設けられている。第１拡散防止層２１〜第４拡散防止層２４は、第１配線層１１〜第３配線層１３を構成する金属原子の表面拡散を抑制する。また、第１拡散防止層２１〜第４拡散防止層２４は、上層の部材を加工する際に、ストッパーとして機能する。第１拡散防止層２１〜第４拡散防止層２４は、例えば、絶縁層３０よりもエッチング耐性の高い絶縁材料で構成されている。具体的には、第１拡散防止層２１〜第４拡散防止層２４は、例えば、ＳｉＮｘ（窒化シリコン）、ＳｉＣＮ（炭化窒化シリコン）、ＳｉＯＮ（酸化窒化シリコン）、ＳｉＣ（炭化シリコン）などの絶縁材料で構成される。
【００２７】
絶縁層３０は、固体撮像装置１を構成する層形成材料である。絶縁層３０は、第１配線層１１〜第３配線層１３を互いに電気的に絶縁する。絶縁層３０は、第１拡散防止層２１〜第４拡散防止層２４よりも、エッチングが容易な絶縁材料で構成されている。絶縁層３０は、例えば、ＳｉＯｘなどの絶縁材料で構成される。
【００２８】
スルーホール４０は、多層配線層のいずれか一方の表面に設けられた絶縁層３０から第１拡散防止層２１〜第４拡散防止層２４の少なくとも１層を貫通して設けられる。スルーホール４０は、矩形状であってもよい、円形状であってもよい。
【００２９】
側壁保護膜４１は、スルーホール４０の内側に設けられる。側壁保護膜４１は、スルーホール４０によって露出した絶縁層３０を、ウェットエッチングから保護する。側壁保護膜４１は、空隙部５０を形成する際に、第３配線層１３が設けられている領域の絶縁層３０を保護する。そのため、側壁保護膜４１は、例えば、絶縁層３０よりもエッチング耐性の高い絶縁材料で構成されている。具体的には、側壁保護膜４１は、ＳｉＮｘ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＣなどの絶縁材料で構成される。
【００３０】
空隙部５０は、絶縁層３０の少なくとも一部に形成された中空領域である。空隙部５０は、具体的には後述するが、スルーホール４０からエッチング液を導入し、第１配線層１１及び第２配線層１２が設けられている絶縁層３０をウェットエッチングすることで形成されている。言い換えれば、空隙部５０は、第１配線層１１及び第２配線層１２が形成されている領域に設けられている。空隙部５０は、第１配線層１１及び第２配線層１２が形成されている空間を中空にすることで、比誘電率を１にする。これにより、空隙部５０は、第１配線層１１と、第２配線層１２との間の配線間容量を低減することができる。そのため空隙部５０は、絶縁層３０の全体に渡って形成されていることが好ましい。
【００３１】
支持部６０は、空隙部５０の少なくとも一部に設けられている。具体的には、支持部６０は、多層配線層の機械的な強度を向上させるように設けられている。このような支持部６０は、１つのみ設けられていてもよいし、複数設けられていてもよい。支持部６０は、例えば、柱形状を有しており、多層配線層を構成する絶縁層３０を支えるように設けられている。この場合、支持部６０は、機械的強度が予め定めた閾値を下回る箇所に、ピンポイントに設けられていてもよい。また、支持部６０は、例えば、多層配線層の上部から下部に渡って設けられていてもよい。
【００３２】
具体的には後述するが、支持部６０は、ウェットエッチングに対するエッチング耐性の比較的高い材料で構成されている。支持部６０は、例えば、ＳｉＮｘ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＣなどの絶縁材料で構成されている。また、支持部６０は、エッチング耐性が確保できる材料であれば、金属で構成されていてもよい。
【００３３】
本実施形態では、多層配線層に支持部６０を設けることで、多層配線層の機械的強度を十分に確保することができる。具体的には、支持部６０は、プラズマ接合や、Ｃｕ−Ｃｕ接合などを行う際に多層配線層に加わる力によって、多層配線層が破壊されてしまうことを防止する。
【００３４】
搭載基板７０は、各種の半導体から構成される基板であり、例えば、多結晶、単結晶、またはアモルファスのシリコンの基板であってもよい。上述したように、本実施形態では、搭載基板７０にはフォトダイオード９１などの各種の半導体素子が搭載されている。
【００３５】
コンタクトプラグ７２は、搭載基板の表面に設けられた酸化膜７１の内部形成されており、搭載基板７０に搭載された半導体素子などの電極や配線と、第１配線層１１とを電気的に接続する。コンタクトプラグ７２は、例えば、第１ビアホール１４及び第２ビアホール１５と同様の金属で構成されている。
【００３６】
[１−３．固体撮像装置の製造方法]
次に、図３〜図１１を用いて、本実施形態に係る固体撮像装置の製造方法について説明する。図３〜図１１は、本実施形態に係る固体撮像装置の製造方法を説明するための模式図である。
【００３７】
まず、搭載基板７０上に、絶縁層３０を形成する。ここで、搭載基板７０には、集積回路として信号処理を行うための各種のトランジスタや、拡散層が形成されているものとする。そして、図示されてないが、絶縁層３０上に第１拡散防止層２１を形成し、その上にさらに絶縁層３０を形成する。次に、リソグラフィと、ドライエッチングを得て、第１配線層１１を形成するための孔を形成する。そして、例えば、タングステンＣＶＤ（Chemical  Vapor  Deposition）で穴を埋め込み、ＣＭＰ（Chemical  Mechanical  Polishing）で平坦化することで第１配線層１１が形成される。これを繰り返すことで、第３配線層１３まで形成する。なお、第１配線層１１の上部に第２拡散防止層２２を形成した後、第２拡散防止層２２にスルーホールを形成する。言い換えれば、第２拡散防止層２２を除去する。第３配線層１３を形成した後に、スルーホールは絶縁層３０で製膜する。また、第２拡散防止層２２には、第１配線層１１と、第２配線層１２とを電気的に接続する第１ビアホール１４とを形成する。また、第３拡散防止層２３には、第２配線層１２と、第３配線層１３とを電気的に接続する第２ビアホール１５とを形成する。
【００３８】
そして、図３に示すように、絶縁層３０に対して、ＲＤＶ（Rapid  Deep  Via）３１を形成する(ステップＳ１０１)。具体的には、ＲＤＶ３１は、絶縁層３０に対して、リソグラフィと、ドライエッチングを実行することで形成する。この時、ＲＤＶ３１のサイズ(直径)は、例えば、１００〜１５０ｎｍである。ＲＤＶ３１の深さは、第１配線層１１から第３配線層１３までの絶縁層３０の厚みとなり、例えば、１３５０〜１７００ｎｍとなる。この場合、ＲＤＶ３１の直径と、深さとのアスペクト比は、９〜１７となる。
【００３９】
次に、図４に示すように、Ｃｙｃｌｉｃ−ＣＶＤや、ＡＬＤ（Atomic  Layer  Deposition）などを用いて空隙部を形成するための、ウェットエッチングに使用する薬液に対するエッチング耐性（例えば、フッ素化合物に対する耐性）を持つ材料で、ＲＤＶ３１を埋め込む(ステップＳ１０２)。具体的には、ＲＤＶ３１には、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯ、ＳｉＣ膜を埋め込むことで、支持部６０を形成する。この場合、機械強度が確保できるのであれば、支持部６０の内部に空隙が入ってもよい。また、ウェットエッチングに対するエッチング耐性が確保できれば、ＲＤＶ３１に金属を埋め込んで、支持部６０を形成してもよい。
【００４０】
次に、図５に示すように、支持部６０の表面から第３配線層１３が形成されている絶縁層３０に対して、リソグラフィと、ドライエッチングを実行することで、スルーホール４０を形成する(ステップＳ１０３)。
【００４１】
次に、図６に示すように、スルーホール４０の内部に側壁保護膜４１を形成し、底面をエッチバックして、スルーホール４０の深さを第１配線層１１及び第２配線層１２が形成されている層まで深くする(ステップＳ１０４)。側壁保護膜４１は、例えば、ＡＬＤ法などによって形成することができる。上述したように、側壁保護膜４１は、例えば、ウェットエッチングに対するエッチング耐性を持つ、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯ、ＳｉＣなどで形成される。
【００４２】
次に、図７に示すように、スルーホール４０からエッチング液を導入して、第１配線層１１及び第２配線層１２が形成されている少なくとも１層の絶縁層３０を除去することによって、空隙部５０を形成する(ステップＳ１０５)。図７に示すように、支持部６０は、ウェットエッチングに耐性を持つ材料で構成されているため、ウェットエッチングでは除去されない。これにより、空隙部５０において、柱状の支持部６０が形成される。
【００４３】
図８は、図７に示す固体撮像装置１を上部から構造を示している。図８には、ＲＤＶ３１が形成されていた位置が示されている。図８には、ＲＤＶ３１が１０個形成されていたことが示されているが、これは例示であり、本開示を限定するものではない。本開示では、形成するＲＤＶ３１の数は、所望の機械強度などに応じて、任意に設定することができる。また、ＲＤＶ３１を形成する位置についても特に制限はなく、所望の機械強度などに応じて、任意の位置に形成すればよい。言い換えれば、本開示では、支持部６０のレイアウトの自由度が高められている。
【００４４】
次に、図９に示すように、支持部６０の上部表面に酸化膜６１を比較的厚く形成し、例えば、ＣＭＰなどによって平坦化する。そして、シリコンウェハ８１上に酸化膜８２が形成された支持基板８０と接合する（ステップＳ１０６）。具体的には、支持部６０上の酸化膜６１と、シリコンウェハ８１上の酸化膜８２とをプラズマ接合することで、支持基板８０を、固体撮像装置１の下側の支持基板として接合する。図９には、プラズマ接合による接合面８３が示されている。
【００４５】
次に、図１０に示すように、イメージセンサなどの搭載基板７０を薄肉化する(ステップＳ１０７)。具体的には、搭載基板７０に対して、グラインダで研磨したり、ＣＭＰで研磨したりすることで、搭載基板７０を薄肉化する。この時、支持部６０が多層配線層を補強する構造になっているため、グラインダや、ＣＭＰに対する機械強度を確保することができる。言い換えれば、支持部６０は、グラインダや、ＣＭＰに対する衝撃に耐えられるように設けられていればよい。
【００４６】
そして、搭載基板７０を薄肉化した後、フォトダイオード９１などを配置することで、図１に図示の、固体撮像装置１が形成される。
【００４７】
なお、上記では、支持部６０は、柱形状であるものとして説明したが、これは例示であり、本開示を限定するものではない。
【００４８】
図１１と、図１２と、図１３とを用いて、支持部６０の変形例に係る支持部６０Ａについて説明する。図１１は、支持部６０Ａの上面の構成の一例を示す模式図である。図１２は、支持部６０Ａの断面の構成の一例を示す模式図である。図１３は、ＴＥＧ（Test  Element  Group）のレイアウト構成の一例を示す模式図である。
【００４９】
図１１には、ガードリング領域６２と、スクライブライン６３とが示されている。本実施形態の変形例では、スクライブライン６３をウェットエッチングに対するエッチング耐性を持つ材料で埋め込むことによって、支持部６０Ａを形成している。
【００５０】
図１２には、支持部６０Ａの断面の構成が示されている。図１２に示すように、支持部６０Ａは、スクライブライン６３に沿って形成されている。すなわち、支持部６０Ａは、例えば、第１配線層１１と、第２配線層１２と、第３配線層１３とを、囲うように形成されている。
【００５１】
図１３にはＴＥＧレイアウト２００が示されている。支持部６０Ａを形成するために、例えば、ＴＥＧチップ２１０の周囲のスクライブライン形成部２２０をトレンチ加工で形成した溝部に変更する。そして、変更された溝部に、ウェットエッチングに対するエッチング耐性を持つ材料を埋め込むことによって、支持部６０Ａを形成する。これにより、ＴＥＧチップ２１０の周囲(全体)が支持部６０Ａで覆われるので、機械強度を確保することができる。また、支持部６０Ａは、周囲を覆っていることから、その内部の空隙部５０の構成を自由に設計できるようになる。これにより、各配線層のレイアウトの自由度を向上させることができる。
【００５２】
スクライブライン６３のサイズは、例えば、１０μｍ〜１００μｍである。この場合、スクライブライン６３の深さは、例えば、１３５０〜１７００ｎｍとなる。すなわち、サイズと、深さとの、アスペクト比が１よりも小さいので、ＣＶＤによってスクライブライン６３にウェットエッチングに対するエッチング耐性を持つ材料で埋め込むことができる。
【００５３】
[１−４．支持部の変形例]
第１実施形態では、ステップＳ１０３において、支持部６０と共に絶縁層３０にスルーホールを形成しているが、これは例示であり、本開示を限定するものではない。
【００５４】
図１４に示すように、ステップＳ１０２の後、絶縁層３０の上部に形成された支持部６０は、除去してもよい（ステップＳ１０３Ａ）。この場合、絶縁層３０の上部に形成された支持部６０は、例えば、エッチバックで除去する。絶縁層３０の上部に形成された支持部６０を除去することで、固体撮像装置１の内部に存在する誘電率の比較的高い材料を低減することができる。
【００５５】
次に、図１５に示すように、ステップＳ１０３と同様の方法で、スルーホール４０を形成する(ステップＳ１０４Ａ)。
【００５６】
次に、図１６に示すように、ステップＳ１０４と同様の方法で、スルーホール４０の内部に側壁保護膜４１を形成し、底面をエッチバックする(ステップＳ１０５Ａ)。
【００５７】
図１７は、図１６の状態の固体撮像装置１を上面から見た模式図である。図１７に示すように、固体撮像装置１の上部は、第４拡散防止層２４が露出している。そして、ＲＤＶ３１にのみ支持部６０が埋め込まれている。
【００５８】
次に、図１８に示すように、ステップＳ１０５と同様の方法で、絶縁層３０を除去し、空隙部５０を形成する(ステップＳ１０６Ａ)。
【００５９】
次に、図１９に示すように、ステップＳ１０６と同様の方法で、支持基板８０を接合する。そして、ステップＳ１０７と同様の方法で、イメージセンサなどの搭載基板７０を薄肉化する(ステップＳ１０７Ａ)。変形例の場合であっても、搭載基板７０を薄肉化した後、フォトダイオード９１などを配置することで、図１に図示の、固体撮像装置１が形成される。
【００６０】
（２．第２実施形態）
［２−１．固体撮像装置の製造方法］
次に、図２０〜図２３を用いて、本開示の第２実施形態に係る固体撮像装置の製造方法について説明する。図２０〜図２３は、本開示の第２実施形態に係る固体撮像装置の製造方法を説明するための模式図である。
【００６１】
第２実施形態に係る固体撮像装置の製造方法は、第１実施形態の変形例に係る固体撮像層の製造方法と比較すると、ステップＳ１０６Ａまでは同じなので、説明は省略する。
【００６２】
図２０に示すように、ステップＳ１０６Ａの後、絶縁層３０の上部にはＣｕ(銅)パッド１４３を含むＣｕ配線層１４０が設けられる(ステップＳ１０７Ｂ)。具体的には、Ｃｕ配線層１４０は、シリコンウェハ１４１と、酸化膜１４２と、酸化膜１４２の内部に設けられたＣｕパッド１４３とを有する。この場合、第１配線層１１は、Ｃｕパッド１４３と電気的に接続されている。ここで、絶縁層３０の上部の支持部６０は除去されているので、Ｃｕパッド１４３を形成したとしても、信号伝達の遅延は防止される。
【００６３】
図２１は、図１８に示すＣｕ配線層１４０を上部から見た模式図である。図２１に示すように、Ｃｕ配線層１４０は、複数のＣｕパッド１４３を有している、なお、図２１に示す、Ｃｕパッド１４３の配置は例示であり、本開示を限定するものではない。また、図２１に示す、Ｃｕパッド１４３の数は例示であり、本開示を限定するものではない。本開示は、Ｃｕパッド１４３の配置や数は、設計に応じて任意に変更することができる。
【００６４】
次に、図２２に示すように、Ｃｕ配線層１４０は、固体撮像装置の支持基板１５０に結合される(ステップＳ１０８Ｂ)、具体的には、支持基板１５０は、シリコンウェハ１５１と、酸化膜１５２と、複数のＣｕパッド１５３とを含んでいる。この場合、Ｃｕ配線層１４０のＣｕパッド１４３と、支持基板１５０のＣｕパッド１５３とを、Ｃｕ−Ｃｕ結合することで、Ｃｕ配線層１４０と、支持基板１５０とが結合される。
【００６５】
そして、図２３に示すように、ステップＳ１０７と同様の方法で、イメージセンサなどの搭載基板７０を薄肉化する(ステップＳ１０９Ｂ)。第２実施形態の場合であっても、搭載基板７０を薄肉化した後、フォトダイオード９１などを配置することで、図１に図示の、固体撮像装置１が形成される。
【００６６】
上述のとおり、本開示は、プラズマ接合及びＣｕ−Ｃｕ接合のいずれの方法で固体撮像装置１を製造する場合にも適用することができる。
【００６７】
なお、本技術は以下のような構成も取ることができる。
（１）
絶縁層と、拡散防止層とが交互に積層され、内部に配線層が設けられた多層配線層と、
前記絶縁層の少なくとも一部に設けられた空隙部と、
前記空隙部の少なくとも一部に設けられ、前記多層配線層を支持する支持部と、
を備える半導体装置。
（２）
前記支持部は、前記絶縁層と、前記拡散防止層との積層方向に沿った、柱形状を有する、
前記(１)に記載の半導体装置。
（３）
前記支持部は、前記多層配線層に渡って設けられている、
前記(１)または(２)に記載の半導体装置。
（４）
前記支持部は、前記空隙部を形成する際のウェットエッチングで使用される液体に耐性を持つ耐性部材で形成されている、
前記(１)〜(３)のいずれか１つに記載の半導体装置。
（５）
前記支持部は、ＳｉＮ、ＳｉＣ、およびＳｉＣＯのいずれかで形成されている、
前記(４)に記載の半導体装置。
（６）
前記支持部は、金属で形成されている、
前記(４)に記載の半導体装置。
（７）
前記空隙部は、複数の前記絶縁層に渡って設けられている、
前記(１)〜(６)のいずれか１つに記載の半導体装置。
（８）
前記多層配線層にプラズマ接合された半導体基板をさらに備える、
前記(１)〜(７)のいずれか１つに記載の半導体装置。
（９）
前記多層配線層にＣｕ−Ｃｕ接合された半導体基板をさらに備える、
前記(１)〜(８)のいずれか１つに記載の半導体装置。
（１０）
絶縁層と、拡散防止層とが交互に積層され、内部に配線層が設けられた多層配線層と、
前記絶縁層の少なくとも一部に設けられた空隙部と、
前記空隙部の少なくとも一部に設けられた支持部と、
前記多層配線層の表面に設けられた基板と、
前記基板に配置された光電変換部と、
を備える固体撮像装置。
（１１）
絶縁層と、拡散防止層とが交互に積層され、内部に配線層が設けられた多層配線層を形成し、
前記多層配線層に穴部を形成し、
前記穴部にウェットエッチングで使用される液体に耐性を持つ耐性部材で埋め込むとともに、前記多層配線層の穴部が形成されている側の表面に前記耐性部材で耐性部材層を形成する、
半導体装置の製造方法。
（１２）
前記耐性部材の表面から少なくとも１つ以上の前記絶縁層を挿通させてスルーホールを形成し、
前記スルーホールの直下の少なくとも１つ以上の絶縁層をウェットエッチングして、空隙部を形成する、
前記(１１)に記載の半導体装置の製造方法。
（１３）
前記多層配線層と、半導体基板とをプラズマ接合する、
前記(１２)に記載の半導体装置の製造方法。
（１４）
前記耐性部材層をエッチバックして除去し、
前記耐性部材の表面から少なくとも１つ以上の前記絶縁層を挿通させてスルーホールを形成し、
前記スルーホールの直下の少なくとも１つ以上の絶縁層をウェットエッチングして、空隙部を形成する、
前記(１１)に記載の半導体装置の製造方法。
（１５）
前記多層配線層と、半導体基板とをＣｕ−Ｃｕ接合する、
前記(１４)に記載の半導体装置の製造方法。
【符号の説明】
【００６８】
１  固体撮像装置
２  画素アレイ部
２ａ  画素
３  画素駆動回路
４  ＤＡＣ（Digital  to  Analog  Converter）
５  垂直駆動回路
６  タイミング生成回路
７  出力部
１１  第１配線層
１２  第２配線層
１３  第３配線層
１４  第１ビアホール
１５  第２ビアホール
２１  第１拡散防止層
２２  第２拡散防止層
２３  第３拡散防止層
２４  第４拡散防止層
３０  絶縁層
４０  スルーホール
４１  側壁保護膜
５０  空隙部
６０  支持部
６１  酸化膜
７０  搭載基板
７１  酸化膜
７２  コンタクトプラグ
８０  支持基板
８１、１４１、１５１  シリコンウェハ
８２、１４２、１５２  酸化膜
９０  半導体基板
９１  フォトダイオード
１００  平坦化膜
１０１  遮光膜
１１０  カラーフィルタ層
１２１  オンチップレンズ
１４０  Ｃｕ配線層
１４３、１５３  Ｃｕパッド
１５０  支持基板
【図１】
2020053569.tif 000003
【図２】
2020053569.tif 000004
【図３】
2020053569.tif 000005
【図４】
2020053569.tif 000006
【図５】
2020053569.tif 000007
【図６】
2020053569.tif 000008
【図７】
2020053569.tif 000009
【図８】
2020053569.tif 000010
【図９】
2020053569.tif 000011
【図１０】
2020053569.tif 000012
【図１１】
2020053569.tif 000013
【図１２】
2020053569.tif 000014
【図１３】
2020053569.tif 000015
【図１４】
2020053569.tif 000016
【図１５】
2020053569.tif 000017
【図１６】
2020053569.tif 000018
【図１７】
2020053569.tif 000019
【図１８】
2020053569.tif 000020
【図１９】
2020053569.tif 000021
【図２０】
2020053569.tif 000022
【図２１】
2020053569.tif 000023
【図２２】
2020053569.tif 000024
【図２３】
2020053569.tif 000025