(57)【要約】【課題】制御回路の異常停止時に発生するモータの起電力による素子の損傷を防止することができるモータ駆動装置を提供する。【解決手段】制御回路は、ブリッジ接続された複数のスイッチング素子をスイッチング制御するための制御信号を生成する。制御回路はさらに、電源を受けて起動すると、一定周波数の矩形波信号を発生するように構成される。検出回路は、矩形波信号の出力停止を検出すると、複数のスイッチング素子のうち、高電位側および低電位側のうちの一方側のスイッチング素子を全てオンとし、他方側のスイッチング素子を全てオフとするように、制御信号を改変する。【選択図】図２
2020162328.tif 000002
【特許請求の範囲】
【請求項１】
モータを駆動するモータ駆動装置であって、
ブリッジ接続された複数のスイッチング素子を有し、前記複数のスイッチング素子のスイッチング制御により前記モータに交流電圧を供給するインバータと、
前記複数のスイッチング素子をスイッチング制御するための制御信号を生成する制御回路と、
前記制御信号に従って前記複数のスイッチング素子を駆動するドライバとを備え、
前記制御回路はさらに、電源を受けて起動すると、一定周波数の矩形波信号を発生するように構成され、
前記矩形波信号の出力停止を検出するように構成された検出回路をさらに備え、
前記検出回路は、前記矩形波信号の出力停止を検出すると、前記複数のスイッチング素子のうち、高電位側および低電位側のうちの一方側のスイッチング素子を全てオンとし、他方側のスイッチング素子を全てオフとするように、前記制御信号を改変する、モータ駆動装置。
【請求項２】
前記検出回路は、
前記矩形波信号の立上りエッジを検出するエッジ検出回路と、
前記エッジ検出回路の出力信号のピーク値を保持するピークホールド回路と、
前記ピークホールド回路の出力信号と閾値とを比較する比較回路と、
前記比較回路の出力信号と前記制御信号との論理演算処理により、前記制御信号を改変するロジック回路とを含む、請求項１に記載のモータ駆動装置。
【請求項３】
前記制御回路は、マイクロコンピュータを有する、請求項１または２に記載のモータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動装置に関する。
【背景技術】
【０００２】
特開２００９−０５５７８１号公報（特許文献１）は、ファンを回転させるモータを駆動するモータ駆動装置を開示する。このモータ駆動装置は、直流電圧を交流電圧に変換してモータに印加するインバータ回路と、インバータ回路を制御する制御手段と、モータの起電力による電力を消費する負荷手段とを有する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−０５５７８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、モータ駆動装置においては、モータを駆動力源とする機器で発生する騒音または電磁ノイズ等の外乱により、制御手段を構成するマイクロコンピュータ（以下、単に「マイコン」とも称する）に対してノイズが印加される場合ある。このような場合、マイコンが一時的に正常な動作ができなくなることによって、インバータ回路が運転停止状態となることがある。
【０００５】
一方で、モータの特性上、インバータ回路が運転を停止しても、慣性力でモータが回転し続けることがある。このとき、モータが発生する起電力がインバータ回路に印加される。そのため、モータが発生する起電圧がインバータ回路を構成するスイッチング素子の耐圧を超えると、スイッチング素子が損傷することが懸念される。
【０００６】
それゆえに、この発明の主たる目的は、制御回路の異常停止時に発生するモータの起電力による素子の損傷を防止することができるモータ駆動装置を提供することである。
【課題を解決するための手段】
【０００７】
この発明によれば、モータを駆動するモータ駆動装置であって、ブリッジ接続された複数のスイッチング素子を有し、複数のスイッチング素子のスイッチング制御によりモータに交流電圧を供給するインバータと、複数のスイッチング素子をスイッチング制御するための制御信号を生成する制御回路と、制御信号に従って複数のスイッチング素子を駆動するドライバとを備える。制御回路はさらに、電源を受けて起動すると、一定周波数の矩形波信号を発生するように構成される。モータ駆動装置は、矩形波信号の出力停止を検出するように構成された検出回路をさらに備える。検出回路は、矩形波信号の出力停止を検出すると、複数のスイッチング素子のうち、高電位側および低電位側のうちの一方側のスイッチング素子を全てオンとし、他方側のスイッチング素子を全てオフとするように、制御信号を改変する。
【発明の効果】
【０００８】
この発明によれば、制御回路の異常停止時に発生するモータの起電力による素子の損傷を防止することができるモータ駆動装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態によるモータ駆動装置の概略的な構成を示す図である。
【図２】図１に示した制御回路の構成例を示す回路ブロック図である。
【図３】実施の形態に係るモータ駆動装置の動作を説明するためのタイミングチャートである。
【図４】図１に示した制御回路の他の構成例を示す回路ブロック図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ、実施の形態について説明する。なお、以下の説明では、同一または対応する要素には同一の符号を付して、それらについての詳細な説明は繰り返さない。
【００１１】
（モータ駆動装置の構成）
図１は、実施の形態によるモータ駆動装置の概略的な構成を示す図である。
【００１２】
図１を参照して、モータ駆動装置１００は、直流電源１から直流電力の供給を受けて、モータ２を駆動するように構成される。直流電源１は、たとえば蓄電装置であり、リチウムイオン二次電池等の二次電池、または電気二重層キャパシタ等のキャパシタである。直流電源１は、直流定電圧を発生させる電源（たとえば安定化電源）であってもよいし、直流電力を発電するように構成された発電装置であってもよい。直流電源１の正極端子には正極線ＰＬ１が電気的に接続され、直流電源１の負極端子には負極線ＮＬ１が電気的に接続される。
【００１３】
モータ２は、モータ駆動装置１００から供給された交流電力を消費して所望の動力を発生させる。図１の例では、モータ２は単相交流モータである。モータ２は三相交流モータであってもよい。また、モータ２は、誘導モータであってもよいし、同期モータであってもよい。
【００１４】
モータ駆動装置１００は、インバータ３と、制御回路４と、プリドライバ５と、電流検出器６と、位置検出器７と、アナログ・ディジタル変換器（ＡＤＣ）８と、制御電源９と、交流端子Ｔ１，Ｔ２とを備える。
【００１５】
インバータ３は、直流電源１とモータ２との間で、直流電力と交流電力との電力変換を行なうように構成される。具体的には、インバータ３は、単相インバータであり、半導体スイッチング素子を含む半導体スイッチにより構成される。本実施の形態では、半導体スイッチング素子としてＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）が用いられる構成を例示する。以下、半導体スイッチング素子を、単に「スイッチング素子」とも称する。スイッチング素子は、ＭＯＳＦＥＴに限らず、その他ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）等の半導体スイッチング素子も適用可能である。
【００１６】
インバータ３は、ブリッジ接続された複数のスイッチング素子Ｑ１〜Ｑ４と、複数のボディダイオードＤ１〜Ｄ４とを有する。高電位側（ハイサイド）のスイッチング素子Ｑ１，Ｑ２のドレインはともに正極線ＰＬ１に接続され、それらのソースはそれぞれ交流端子Ｔ１，Ｔ２に接続される。低電位側（ローサイド）のスイッチング素子Ｑ３，Ｑ４のドレインはそれぞれ交流端子Ｔ１，Ｔ２に接続され、それらのソースはともに負極線ＮＬ１に接続される。ボディダイオードＤ１〜Ｄ４は、それぞれスイッチング素子Ｑ１〜Ｑ４に逆並列に接続される。スイッチング素子Ｑ１〜Ｑ４は、後述するプリドライバ５から供給される駆動信号Ｇ１〜Ｇ４によってスイッチングが制御される。
【００１７】
電流検出器６は、モータ２に流れる交流電流であるモータ電流を検出し、検出されたモータ電流を示す信号を制御回路４へ出力する。位置検出器７は、モータ２の回転子位置を検出し、検出された回転子位置を示す信号を制御回路４へ出力する。
【００１８】
アナログ・ディジタル変換器８は、アナログ信号である電流検出器６の検出信号をディジタル信号に変換して制御回路４へ出力する。
【００１９】
制御回路４は、アナログ・ディジタル変換器８からモータ電流を示すディジタル信号を受け、位置検出器７からモータ２の回転子位置を示す信号を受ける。制御回路４は、これら入力信号に基づいて、インバータ３を構成するスイッチング素子Ｑ１〜Ｑ４のスイッチングを制御するための制御信号Ｓ１〜Ｓ４を生成する。制御回路４は、スイッチング素子Ｑ１〜Ｑ４の制御方式として、ＰＷＭ（Pulse  Width  Modulation）制御を適用することができる。制御回路４は、生成した制御信号Ｓ１〜Ｓ４をプリドライバ５へ出力する。
【００２０】
制御回路４は、マイクロコンピュータ（以下、単に「マイコン」とも称する）を主体として構成される。マイコンは、モータ駆動装置１００全体を制御する制御手段としてのＣＰＵ（Central  Processing  Unit）と、書換え可能な記憶手段としてのＲＡＭ（Random  Access  Memory）と、読出専用のＲＯＭ（Read  Only  Memory）と、発振器とを有する。ＲＯＭには、インバータ３を制御するためのプログラムが格納されている。ＲＡＭは、ＲＯＭに格納されたプログラムに従ったＣＰＵの演算処理の結果を一時的に記憶するための記憶手段である。発振器は、所定の周期で発振信号を生成してＣＰＵに出力する。ＣＰＵは、発振信号（クロック信号）の入力を受けて、当該クロック信号に同期して各種動作を実行する。またＣＰＵは、後述するように、各種動作と並行して、当該クロック信号を用いて、マイコンの動作が正常であるか否かを示すための矩形波信号を生成する。なお、制御回路４は、マイコンに代えて、ＦＰＧＡ（Field  Programmable  Gate  Array）またはＡＳＩＣ（Application  Specific  Integrated  Circuit）などによって構成することも可能である。
【００２１】
プリドライバ５は、スイッチング素子Ｑ１〜Ｑ４のゲート端子と電気的に接続される。プリドライバ５は、制御回路４によって制御された制御信号Ｓ１〜Ｓ４に従って、スイッチング素子Ｑ１〜Ｑ４のゲート端子に印加する制御電圧を制御する。この制御電圧の大きさに応じて、各スイッチング素子は導通状態（オン状態）または非導通状態（オフ状態）となる。プリドライバ５は、スイッチング素子Ｑ１〜Ｑ４をオン状態またはオフ状態に駆動するためのゲート駆動信号Ｇ１〜Ｇ４を生成し、スイッチング素子Ｑ１〜Ｑ４のゲート端子にそれぞれ入力する。このゲート駆動信号Ｇ１〜Ｇ４に応じて、インバータ３では、スイッチング素子Ｑ１，Ｑ４のオン状態と、スイッチング素子Ｑ２，Ｑ３のオン状態とが交互に繰り返される。これにより、モータ２に印加される電圧の極性が交互に切り替わるため、モータ２の固定子に回転磁界が生成されてモータ２が回転駆動される。
【００２２】
制御電源９は、直流電源１から正極線ＰＬ１および負極線ＮＬ１を介して供給される直流電圧ＶＤＤを降圧することにより、制御回路４の電源電圧ＶＣＣを生成する。制御電源９は、生成した電源電圧ＶＣＣを正極線ＰＬ２を介して制御回路４に供給するとともに、接地電圧ＧＮＤを負極線ＮＬ２を介して制御回路４に供給する。
【００２３】
モータ駆動装置１００においては、モータ２を駆動力源とする機器で発生する騒音または電磁ノイズ等の外乱により、制御回路４に対してノイズが印加される場合ある。このような場合、制御回路４を構成するマイコンが一時的に正常な動作ができなくなることによって、制御回路４からの制御信号Ｓ１〜Ｓ４の出力が短時間停止してしまうことがある。制御信号Ｓ１〜Ｓ４の出力が停止すると、インバータ３は、スイッチング素子Ｑ１〜Ｑ４が全てオフされて運転停止状態となる。
【００２４】
一方で、モータ２の特性上、インバータ３が運転を停止しても、慣性力でモータ２が回転し続けることがある。このとき、モータ２が発生する起電力がインバータ３に印加される。そのため、モータ２が発生する起電圧がインバータ３におけるスイッチング素子の耐圧を超えると、スイッチング素子が損傷することが懸念される。したがって、制御回路４の異常停止時に発生するモータ２の起電力からモータ駆動装置１００を保護するための対策が必要である。
【００２５】
そこで、本実施の形態では、制御回路４における異常停止を検出してモータ２に短絡ブレーキをかけることで、モータ２の起電力によりモータ駆動装置１００が損傷することを防止する。
【００２６】
（制御回路の構成例）
図２は、図１に示した制御回路４の構成例を示す回路ブロック図である。
【００２７】
図２を参照して、制御回路４は、マイコン１０と、エッジ検出回路１２と、ピークホールド回路１４と、比較回路１６と、ロジック回路１８とを有する。なお、図２に示すエッジ検出回路１２、ピークホールド回路１４、比較回路１６およびロジック回路１８の構成例は、一回路例であり、これに限定されない。
【００２８】
マイコン１０は、ＣＰＵ１１を有する。ＣＰＵ１１は、正極線ＰＬ２から電源電圧ＶＣＣの供給を受けて、インバータ３のスイッチング素子Ｑ１〜Ｑ４のスイッチングを制御するための制御信号Ｓ１♯〜Ｓ４♯を生成する。具体的には、ＣＰＵ１１は、アナログ・ディジタル変換器８からのディジタル信号、位置検出器７の検出信号、図示しない上位の制御装置から与えられるモータ２の速度指令、およびモータ２の動作モードなどに基づいて、制御信号Ｓ１♯〜Ｓ４♯を生成する。制御信号Ｓ１＃〜Ｓ４＃の生成方法は、モータ２の使用用途に応じて様々な手法を用いることができる。
【００２９】
ＣＰＵ１１はさらに、矩形波信号発生手段を有する。電源電圧ＶＣＣの供給を受けてＣＰＵ１１が起動すると、ＣＰＵ１１は、一定周波数の矩形波信号Ｓ１０の生成を開始する。ＣＰＵ１１は、例えば、発振器により生成されたクロック信号を用いて矩形波信号Ｓ１０を生成することができる。ＣＰＵ１１は、生成した矩形波信号Ｓ１０をエッジ検出回路１２へ出力する。
【００３０】
マイコン１０が正常に動作していれば、ＣＰＵ１１は定常的に矩形波信号Ｓ１０を出力する。一方、マイコン１０が正常に動作しなくなると、ＣＰＵ１１は矩形波信号Ｓ１０の生成が困難となる。その結果、ＣＰＵ１１の出力信号はＨ（論理ハイ）レベルまたはＬ（論理ロー）レベルに固定されることになる。すなわち、矩形波信号Ｓ１０は、マイコン１０が正常に動作しているか否かを示す信号となる。したがって、矩形波信号Ｓ１０を監視することにより、マイコン１０が正常に動作しているか否かを判断することができる。
【００３１】
エッジ検出回路１２は、矩形波信号Ｓ１０の立上りエッジを検出し、検出信号としてパルス信号Ｓ１２を出力する。図２に示すように、エッジ検出回路１２は、容量素子Ｃ１と、抵抗素子Ｒ１，Ｒ２と、トランジスタＴｒ１，Ｔｒ２とを有する。トランジスタＴｒ１は、例えばＮＰＮトランジスタである。トランジスタＴｒ２は、例えばＰＮＰトランジスタである。容量素子Ｃ１および抵抗素子Ｒ１は、矩形波信号Ｓ１０を伝送する信号線とトランジスタＴｒ１のベースとの間に直列に接続される。容量素子Ｃ１は、直流成分を遮断するＤＣカット用容量素子である。トランジスタＴｒ１のエミッタは負極線ＮＬ２に接続され、コレクタはトランジスタＴｒ２のベースに電気的に接続される。トランジスタＴｒ１のコレクタとトランジスタＴｒ２のベースとの間には抵抗素子Ｒ２が接続される。トランジスタＴｒ２のエミッタは正極線ＰＬ２に接続され、トランジスタＴｒ２のコレクタはパルス信号Ｓ１２を伝送する信号線に接続される。エッジ検出回路１２では、矩形波信号Ｓ１０の立上りに応答してトランジスタＴｒ１がオフからオンに遷移すると、トランジスタＴｒ２のベースに入力される信号がＨレベルからＬレベルに遷移するため、トランジスタＴｒ２がオフからオンに遷移する。エッジ検出回路１２から出力されるパルス信号Ｓ１２は、トランジスタＴｒ２がオンとなる期間Ｈレベルを示し、トランジスタＴｒ２がオフとなる期間Ｌレベルを示す。
【００３２】
一方で、矩形波信号Ｓ１０がＨレベルまたはＬレベルに固定された場合には、エッジ検出回路１２は、矩形波信号Ｓ１０が入力されず、矩形波信号Ｓ１０の立上りエッジを検出することができなくなる。そのため、エッジ検出回路１２はパルス信号Ｓ１２の出力を停止する。
【００３３】
ピークホールド回路１４は、サンプリング周期ごとにパルス信号Ｓ１２のピーク値（最大値）を保持し、保持したピーク値を示す電圧信号Ｓ１４を出力する。図２に示すように、ピークホールド回路１４は、抵抗素子Ｒ２，Ｒ４および容量素子Ｃ２を有する。抵抗素子Ｒ３の一方端子はパルス信号Ｓ１２の信号線に接続され、抵抗素子Ｒ３の他方端子は電圧信号Ｓ１４を伝送する信号線に接続される。容量素子Ｃ２および抵抗素子Ｒ４は、抵抗素子Ｒ３の他方端子と負極線ＮＬ２との間に並列に接続される。抵抗素子Ｒ４は容量素子Ｃ２の自己放電抵抗として機能する。ピークホールド回路１４では、エッジ検出回路１２から入力されるパルス信号Ｓ１２がＬレベルからＨレベルに立ち上がると、これに応じて容量素子Ｃ２が充電されることにより、電圧信号Ｓ１４の電圧値が上昇する。そして、パルス信号Ｓ１２がＨレベルからＬレベルに立ち下がると、容量素子Ｃ２の充電が停止され自己放電に切り替わることにより、電圧信号Ｓ１４の電圧値が低下する。パルス信号Ｓ１２に応答して容量素子Ｃ２が充電および放電を交互に繰り返すことにより、電圧信号Ｓ１４は一定の電圧幅で変動する信号となる。
【００３４】
ただし、エッジ検出回路１２においてパルス信号Ｓ１２の出力が停止されると、ピークホールド回路１４では、上述した容量素子Ｃ２の周期的な充電が行なわれなくなる。そのため、容量素子Ｃ２の放電によって、電圧信号Ｓ１４の電圧値が徐々に低下する。
【００３５】
比較回路１６は、ピークホールド回路１４から入力される電圧信号Ｓ１４と閾値電圧Ｖｔｈとを比較し、比較結果を示す信号Ｓ１６を出力する。図２に示すように、比較回路１６は、比較器ＣＭＰと、抵抗素子Ｒ５，Ｒ６，Ｒ７とを有する。抵抗素子Ｒ５，Ｒ６は、正極線ＰＬ２および負極線ＮＬ２の間に直列接続され、分圧回路を構成する。分圧回路は、電源電圧ＶＣＣを分圧した閾値電圧Ｖｔｈを生成する。分圧回路での分圧比はＶｔｈ／ＶＣＣに設定される。抵抗素子Ｒ５，Ｒ６の抵抗値が上記分圧比が得られるように決められる。閾値電圧Ｖｔｈは、比較器ＣＭＰの反転入力端子（−端子）に入力される。
【００３６】
比較器ＣＭＰの非反転入力端子（＋端子）には、ピークホールド回路１４からの電圧信号Ｓ１４が入力される。比較器ＣＭＰは、電圧信号Ｓ１４の電圧値が閾値電圧Ｖｔｈより大きいときにＨレベルの信号Ｓ１６を出力し、電圧信号Ｓ１４の電圧値が閾値電圧Ｖｔｈより小さいときにＬレベルの信号Ｓ１６を出力する。なお、比較器ＣＭＰの出力端子は抵抗素子Ｒ７によって電源電圧ＶＣＣにプルアップされているため、出力信号Ｓ１６の電圧値は、Ｈレベルのときには電源電圧ＶＣＣとなる。
【００３７】
比較回路１６において、閾値電圧Ｖｔｈは、ピークホールド回路１４から出力される電圧信号Ｓ１４の電圧幅の下限値よりも低い電圧に設定される。これによると、電圧信号Ｓ１４の電圧値が当該電圧幅で変動している期間、比較器ＣＭＰの出力信号Ｓ１６はＨレベルに保たれる。その一方で、電圧信号Ｓ１４の電圧値が低下して当該電圧幅の下限値を下回ると、出力信号Ｓ１６はＨレベルからＬレベルに遷移することになる。
【００３８】
ロジック回路１８は、比較回路１６の出力信号Ｓ１６を用いて、マイクロコンピュータ１０により生成された制御信号Ｓ１♯〜Ｓ４♯を、プリドライバ５に入力する制御信号Ｓ１〜Ｓ４に改変する。図２に示すように、ロジック回路１８は、論理積（ＡＮＤ）回路２１，２２と、論理和（ＯＲ）回路２３，２４と、論理否定（ＮＯＴ）回路２５とを有する。
【００３９】
ＡＮＤ回路２１は、スイッチング素子Ｑ１のスイッチングを制御するための制御信号Ｓ１＃と比較回路１６の出力信号Ｓ１６との論理積を出力する。ＡＮＤ回路２１の出力信号は制御信号Ｓ１としてプリドライバ５に入力される。
【００４０】
ＡＮＤ回路２２は、スイッチング素子Ｑ２のスイッチングを制御するための制御信号Ｓ２＃と比較回路１６の出力信号Ｓ１６との論理積を出力する。ＡＮＤ回路２２の出力信号は制御信号Ｓ２としてプリドライバ５に入力される。
【００４１】
ＮＯＴ回路２５は、比較回路１６の出力信号Ｓ１６の反転信号Ｓ１８を出力する。ＯＲ回路２３は、スイッチング素子Ｑ３のスイッチングを制御するための制御信号Ｓ３＃と反転信号Ｓ１８との論理和を出力する。ＯＲ回路２３の出力信号は制御信号Ｓ３としてプリドライバ５に入力される。
【００４２】
ＯＲ回路２４は、スイッチング素子Ｑ４のスイッチングを制御するための制御信号Ｓ４＃と反転信号Ｓ１８との論理和を出力する。ＯＲ回路２４の出力信号は制御信号Ｓ４としてプリドライバ５に入力される。
【００４３】
ロジック回路１８によれば、比較回路１６の出力信号Ｓ１６がＨレベルの場合、ロジック回路１８に入力される制御信号Ｓ１＃〜Ｓ４＃と、ロジック回路１８から出力される制御信号Ｓ１〜Ｓ４とはそれぞれ等しい信号値となる。すなわち、制御信号Ｓ１＃〜Ｓ４＃は、そのまま制御信号Ｓ１〜Ｓ４となる。
【００４４】
これに対して、比較回路１６の出力信号Ｓ１６がＬレベルの場合には、制御信号Ｓ１およびＳ２は、制御信号Ｓ１＃およびＳ２＃の信号値によらず、Ｌレベルに固定される。制御信号Ｓ３およびＳ４は、制御信号Ｓ３＃およびＳ４＃の信号値によらず、Ｈレベルに固定される。
【００４５】
プリドライバ５は、ロジック回路１８から与えられる制御信号Ｓ１〜Ｓ４に基づいて、スイッチング素子Ｑ１〜Ｑ４のゲート駆動信号Ｇ１〜Ｇ４を生成する。プリドライバ５は、制御信号Ｓ１がＨレベルのとき、ゲート駆動信号Ｇ１の電圧値をスイッチング素子Ｑ１がオンする値（Ｈレベルとする）とし、制御信号Ｓ１はＬレベルのとき、ゲート駆動信号Ｇ１の電圧値をスイッチング素子Ｑ１はオフする値（Ｌレベルとする）とする。プリドライバ５は、同様の方法により、制御信号Ｓ２〜Ｓ４に基づいて、ゲート駆動信号Ｇ２〜Ｇ４を生成する。プリドライバ５は、生成したゲート駆動信号Ｇ１〜Ｇ４を、スイッチング素子Ｑ１〜Ｑ４のゲートにそれぞれ入力する。図２の例では、プリドライバ５におけるゲート駆動信号Ｇ１〜Ｇ４の出力端子と、スイッチング素子Ｑ１〜Ｑ４のゲートとの間には、スイッチング素子のスイッチング速度を調整するためのゲート抵抗ｒ１〜ｒ４が設けられている。
【００４６】
以上に説明したエッジ検出回路１２、ピークホールド回路１４および比較回路１６によれば、マイコン１０から一定周波数の矩形波信号Ｓ１０が出力されている場合には、比較回路１６からＨレベルの信号Ｓ１６が出力される。この場合、ロジック回路１８は、マイコン１０が生成した制御信号Ｓ１＃〜Ｓ４＃を、そのまま制御信号Ｓ１〜Ｓ４としてプリドライバ５に与える。そして、制御信号Ｓ１〜Ｓ４に従ってプリドライバ５がスイッチング素子Ｑ１〜Ｑ４のゲートを駆動することにより、結果的に制御信号Ｓ１＃〜Ｓ４＃に従ってスイッチング素子Ｑ１〜Ｑ４のスイッチングが制御されることになる。
【００４７】
これに対して、マイコン１０からＨレベルまたはＬレベルに固定された矩形波信号Ｓ１０が出力されている場合には、ピークホールド回路１４の出力信号Ｓ１４の電圧値が閾値電圧Ｖｔｈを下回ったことをトリガとして、比較回路１６の出力信号Ｓ１６がＨレベルからＬレベルに遷移する。この場合、ロジック回路１８は、制御信号Ｓ１＃〜Ｓ４＃とは無関係に、制御信号Ｓ１，Ｓ２をＬレベルに固定し、制御信号Ｓ３，Ｓ４をＨレベルに固定してプリドライバ５に与える。この固定された制御信号Ｓ１〜Ｓ４に従ってプリドライバ５がスイッチング素子Ｑ１〜Ｑ４のゲートを駆動することにより、結果的にハイサイドのスイッチング素子Ｑ１，Ｑ２がオフ状態に固定され、ローサイドのスイッチング素子Ｑ３，Ｑ４がオン状態に固定されることになる。
【００４８】
ここで、インバータ３において、ハイサイドのスイッチング素子Ｑ１，Ｑ２がオフ状態に固定され、ローサイドのスイッチング素子Ｑ３，Ｑ４がオン状態に固定されると、モータ２の端子間が短絡されるため、モータ２が発生する起電力が短絡され、固定子巻線に短絡電流が流れる。この短絡電流は回転中の電流とが逆方向になるため、モータ２に制御力（短絡ブレーキ）が加えられる。その結果、慣性力でモータ２が回転している状況であっても、強制的にモータ２の回転を停止させることができる。
【００４９】
なお、インバータ３において、ハイサイドのスイッチング素子Ｑ１，Ｑ２がオン状態に固定され、ローサイドのスイッチング素子Ｑ３，Ｑ４がオフ状態に固定された場合においても、モータ２に短絡ブレーキをかけることができる。
【００５０】
（モータ駆動装置の動作）
次に、モータ駆動装置１００の動作を説明する。
【００５１】
図３は、実施の形態に係るモータ駆動装置１００の動作を説明するためのタイミングチャートである。図３には、制御回路４内部で生成される複数の信号の時間波形が示される。この複数の信号には、マイコン１０のＣＰＵ１１により生成される制御信号Ｓ１＃〜Ｓ４＃および矩形波信号Ｓ１０、エッジ検出回路１２から出力されるパルス信号Ｓ１２、ピークホールド回路１４から出力される電圧信号Ｓ１４、並びに比較回路１６の出力信号Ｓ１６が含まれる。図３にはさらに、制御回路４からの制御信号Ｓ１〜Ｓ４を基にプリドライバ５が生成するゲート駆動信号Ｇ１〜Ｇ４の時間波形が示される。
【００５２】
図３を参照して、時刻ｔ１にて、制御電源９から制御回路４に電源電圧ＶＣＣが供給されて制御回路４内部のマイコン１０が起動すると、ＣＰＵ１１は、一定周波数の矩形波信号Ｓ１０の出力を開始する。エッジ検出回路１２は、矩形波信号Ｓ１０の立上りエッジを検出する。エッジ検出回路１２は、矩形波信号Ｓ１０の立上りに応答して、所定幅のワンショットパルス信号Ｓ１２を出力する。
【００５３】
ピークホールド回路１４は、エッジ検出回路１２から出力されるパルス信号Ｓ１２のパルス信号Ｓ１２に同期してピークホールド回路１４に内蔵される容量素子Ｃ２が充電および放電を繰り返すことにより、電圧信号Ｓ１４の電圧値は徐々に上昇する。時刻２において電圧信号Ｓ１４の電圧値が閾値電圧Ｖｔｈを超えると、比較回路１６の出力信号はＬレベルからＨレベルに遷移する。
【００５４】
時刻ｔ２より後の時刻ｔ３にて、制御回路４は、上記制御装置からの指令を受けて、モータ２の駆動を開始する。制御回路４において、マイコン１０は、上位制御装置からの速度指令および電流検出器および位置検出器から入力される検出信号に基づいて、インバータ３のスイッチング素子Ｑ１〜Ｑ４を制御するための制御信号Ｓ１＃〜Ｓ４＃を生成する。
【００５５】
図３に示すように、モータ２を正方向に回転（正転）させる期間（時刻ｔ３〜ｔ４，時刻ｔ７〜ｔ８に相当）、制御信号Ｓ１＃，Ｓ４＃はパルス信号とされ、かつ、制御信号Ｓ２＃，Ｓ３＃はＬレベルに固定される。一方、モータ２を負方向に回転（逆転）させる期間（時刻ｔ５〜ｔ６に相当）、制御信号Ｓ２＃，Ｓ３＃はパルス信号とされ、かつ、制御信号Ｓ１＃，Ｓ４＃はＬレベルに固定される。
【００５６】
時刻ｔ２以降、比較回路１６の出力信号Ｓ１６がＨレベルに維持されている。したがって、ロジック回路１８からプリドライバ５に出力される制御信号Ｓ１〜Ｓ４は、制御信号Ｓ１＃〜Ｓ４＃と同一の信号となる。その結果、プリドライバ５にて生成される、スイッチング素子Ｑ１〜Ｑ４のゲート駆動信号Ｇ１〜Ｇ４は、制御信号Ｓ１＃〜Ｓ４＃とそれぞれ同期した信号となる。
【００５７】
ここで、時刻ｔ８にて、外乱によるノイズが制御回路４に印加されることにより、マイコン１０が異常停止したものと仮定する。この場合、時刻ｔ８以降、マイコン１０からの矩形波信号Ｓ１０の出力が停止される。そのため、エッジ検出回路１２からのパルス信号Ｓ１２の出力も停止する。パルス信号Ｓ１２の出力停止を受けて、時刻ｔ８以降、ピークホールド回路１４の容量素子Ｃ２が放電に転じることにより、電圧信号Ｓ１４の電圧値が徐々に低下する。時刻ｔ９にて、電圧信号Ｓ１４の電圧値が閾値電圧Ｖｔｈを下回ると、比較回路１６の出力信号Ｓ１６はＨレベルからＬレベルに遷移する。
【００５８】
時刻ｔ９にて比較回路１６の出力信号Ｓ１６がＬレベルになると、ロジック回路１８からプリドライバ５に出力される制御信号Ｓ１〜Ｓ４は、制御信号Ｓ１＃〜Ｓ４＃によらず、ＨレベルまたはＬレベルに固定される。図２および図３の例では、制御信号Ｓ１，Ｓ２がＨレベルに固定され、制御信号Ｓ２，Ｓ３がＬレベルに固定される。その結果、プリドライバ５にて生成されるゲート駆動信号Ｇ１，Ｇ２はＬレベルに固定され、ゲート駆動信号Ｇ３，Ｇ４はＨレベルに固定される。これによると、時刻ｔ９以降、スイッチング素子Ｑ１，Ｑ２がオフ状態に固定され、かつ、スイッチング素子Ｑ３，Ｑ４がオン状態に固定されるため、モータ２には短絡ブレーキがかかり、慣性力によるモータ２の回転が抑制されることになる。その結果、モータ２の起電力によりモータ駆動装置１００が損傷することを防止することができる。
【００５９】
なお、図２および図３では、モータ２に短絡ブレーキをかけるための制御構成として、スイッチング素子Ｑ１，Ｑ２をオフ状態に固定し、かつ、スイッチング素子Ｑ３，Ｑ４をオン状態に固定する構成について説明したが、スイッチング素子Ｑ１，Ｑ２をオン状態に固定し、かつ、スイッチング素子Ｑ３，Ｑ４をオフ状態に固定する構成としてもよい。この場合、図４に示すように、ＡＮＤ回路２１，２２は、制御信号Ｓ３＃，Ｓ４＃および比較回路１６の出力信号Ｓ１６の論理積を、制御信号Ｓ３，Ｓ４として出力する。ＯＲ回路２３，２４は、制御信号Ｓ１＃，Ｓ２＃の反転信号および比較回路１６の出力信号Ｓ１６の論理和を、制御信号Ｓ１，Ｓ２として出力する。図４の構成例においても、比較回路１６の出力信号Ｓ１６がＨレベルからＬレベルに遷移したことをトリガとして、モータ２に短絡ブレーキをかけることができる。
【００６０】
今回開示された各実施の形態は、適宜組合わせて実施することも予定されている。そして、今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６１】
１  直流電源、２  モータ、３  インバータ、４  制御回路、５  プリドライバ、６  電流検出器、７  位置検出器、８  アナログ・ディジタル変換器、９  制御電源、１０  マイクロコンピュータ（マイコン）、１１  ＣＰＵ、１２  エッジ検出回路、１４  ピークホールド回路、１６  比較回路、１８  ロジック回路、２１，２２  ＡＮＤ回路、２３，２４  ＯＲ回路、２５  ＮＯＴ回路、Ｑ１〜Ｑ４  スイッチング素子、Ｄ１〜Ｄ４  ダイオード、ＰＬ１，ＰＬ２  正極線、ＮＬ１，ＮＬ２  負極線、Ｔｒ１，Ｔｒ２  トランジスタ、Ｃ１，Ｃ２  容量素子、Ｒ１〜Ｒ６  抵抗素子、ＣＭＰ  比較器。
【図１】
2020162328.tif 000003
【図２】
2020162328.tif 000004
【図３】
2020162328.tif 000005
【図４】
2020162328.tif 000006