(57)【要約】【課題】  クロックデータリカバリ装置が位相同期に失敗した場合にもデータの受信を再確立することを可能にした撮像装置を提供すること。【解決手段】  受信手段はデータ受信のための同期動作を行う同期手段と、同期手段の同期の状態を検知するための検知手段とを含み、制御手段は検知手段による検知結果に基づいて、同期していない場合には同期手段によって再度同期動作を行うように制御することを特徴とする。【選択図】  図４
2020053952.tif 000002
【特許請求の範囲】
【請求項１】
画像データを含むクロック埋め込み方式のシリアルデータを送信する送信部を持つ撮像素子と、
前記シリアルデータを受信する受信手段と、
前記受信手段を制御する制御手段と、
前記受信手段で受信したシリアルデータに含まれる画像データに対して画像処理手段とを備える撮像装置であって、
前記受信手段はデータ受信のための同期動作を行う同期手段と、前記同期手段の同期の状態を検知するための検知手段とを含み、
前記制御手段は前記検知手段による検知結果に基づいて、同期していない場合には前記同期手段によって再度の同期動作を行うように制御することを特徴とする撮像装置。
【請求項２】
前記同期動作は、前記シリアルデータに埋め込まれたクロックを再生する再生動作を含むことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記撮像素子は複数の送信部を有し、
前記受信手段は前記撮像素子が有する送信部の数に対応する複数の受信部を有し、
前記同期動作は、前記複数の受信部におけるデータのずれ調整を含むことを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記検知手段は検知結果を保持するレジスタを含み、
前記制御手段は前記レジスタに保持された検知結果に基づいて、同期していない場合には前記同期手段によって所定回数の内で同期が確立するまで前記同期動作を繰り返すように制御することを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
前記制御手段は前記同期動作が所定回数の失敗をすると、第１のエラー処理を行うように制御することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
前記制御手段は前記第１のエラー処理において所定回数を行った場合には、前記第１のエラー処理とは異なる第２のエラー処理を行うことを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記画像データに基づく画像を表示するための表示手段をさらに備え、
前記第１または第２のエラー処理は、再度撮影を行うことをユーザーに指示する文面を前記表示手段に表示する処理を含むことを特徴とする請求項６に記載の撮像装置。
【請求項８】
前記画像データに基づく画像を表示するための表示手段をさらに備え、
前記第１または第２のエラー処理は、再起動を行うことをユーザーに指示する文面を前記表示手段に表示する処理を含むことを特徴とする請求項６に記載の撮像装置。
【請求項９】
前記画像データに基づく画像を表示するための表示手段をさらに備え、
前記第１または第２のエラー処理は、故障を示す文面を前記表示手段に表示する処理を含むことを特徴とする請求項６に記載の撮像装置。
【請求項１０】
前記第１または第２のエラー処理は、再度の撮影動作を行う処理を含むことを特徴とする請求項６乃至９のいずれか１項に記載の撮像装置。
【請求項１１】
前記第１または第２のエラー処理は、再起動を行う処理を含むことを特徴とする請求項６乃至１０のいずれか１項に記載の撮像装置。
【請求項１２】
前記同期動作は、第１の同期動作と前記第１の同期動作よりも同期期間の短い第２の同期動作を含み、
前記制御手段は前記第２の同期動作を用いて前記受信手段を制御する場合においては再度の同期動作を行わないことを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置。
【請求項１３】
前記制御手段は前記撮像素子から画像データの読み出しを行っていないブランキング期間に前記第２の同期動作を行うように制御することを特徴とする請求項１２に記載の撮像装置。
【請求項１４】
前記制御手段は前記撮像素子から画像データの読み出しタイミングに対応して前記第１の同期または前記第２の同期動作を行うように制御することを特徴とする請求項１２または１３に記載の撮像装置。
【請求項１５】
前記制御手段は前記受信部がシリアルデータを受信していない期間に省電力状態に制御し、
前記制御手段は前記省電力状態を解除するタイミングに対応して前記第１の同期または前記第２の同期動作を行うように制御することを特徴とする請求項１２乃至１４のいずれか１項に記載の撮像装置。
【請求項１６】
前記制御手段は起動時に前記第１の同期動作を行うように制御することを特徴とする請求項１２乃至１５のいずれか１項に記載の撮像装置。
【請求項１７】
画像データを含むクロック埋め込み方式のシリアルデータを送信する送信部を持つ撮像素子と、前記シリアルデータを受信する受信部を備える信号処理手段との間の通信方法であって、
前記受信部においてデータ受信のための同期動作を行う同期ステップと、
前記同期ステップの同期結果を検知するための検知ステップと、
前記検知ステップによる検知結果に基づいて、前記受信部において再度の同期動作を行う制御ステップとを有することを特徴とする通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関し、特に撮像素子を備える撮像装置に関するものである。
【背景技術】
【０００２】
ＣＭＯＳセンサなどの撮像素子を具備する撮像装置では、撮像素子から外部の信号処理チップに画像データ（出力信号）を出力する方式としてＬＶＤＳに代表されるような、小振幅差動信号が用いられる。これは、通信に用いるクロックとデータ自体を別々に送信するソース同期式の信号伝送方式である。また、近年撮像素子の高画素化などによる出力信号量の増加に伴い、出力信号の出力レートの高速化を図るため、小振幅差動信号を用いて、クロック埋め込み式（クロックエンベデット）によるシングル伝送方式が用いられる場合がある。
【０００３】
例えば、特許文献１にはクロックエンベデット方式で出力信号を伝送する撮像素子を備える撮像装置におけるクロックデータリカバリ装置の構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１８−７４３１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、撮像素子からの出力信号を受信する信号処理チップに設けられたクロックデータリカバリ装置において、クロックの同期が必要となるが、外部から混入するノイズなどの影響によって、位相同期が失敗する場合もある。このような場合には、撮像素子からの出力信号を信号処理チップが正常に受信を行うことができず異常な画像となってしまうという課題がある。
【０００６】
そこで、本発明の目的は、クロックデータリカバリ装置が位相同期に失敗した場合にもデータの受信を再確立することを可能にした撮像装置を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、画像データを含むクロック埋め込み方式のシリアルデータを送信する送信部を持つ撮像素子と、前記シリアルデータを受信する受信手段と、前記受信手段を制御する制御手段と、前記受信手段で受信したシリアルデータに含まれる画像データに対して画像処理手段とを備える撮像装置であって、前記受信手段はデータ受信のための同期動作を行う同期手段と、前記同期手段の同期の状態を検知するための検知手段とを含み、前記制御手段は前記検知手段による検知結果に基づいて、同期していない場合には前記同期手段によって再度同期動作を行うように制御することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、クロックデータリカバリ装置が位相同期に失敗した場合にもデータの受信を再確立することを可能にした撮像装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の各実施例に係わる撮像装置の構成を示す図である。
【図２】本発明の各実施例に係わるデータ受信部の構成を示す図である。
【図３】本発明の各実施例に係わるデータ受信部の動作の概念を示す図である。
【図４】本発明の第１の実施例に係わる撮像装置の動作を示すフローチャートである。
【図５】本発明の第１の実施例に係わる撮像装置の動作を示すタイミングチャートである。
【図６】本発明の第１の実施例に係わる撮像装置の動作を示す図である。
【図７】本発明の第２の実施例に係わる撮像装置の動作を示すフローチャートである。
【図８】本発明の第３の実施例に係わるデータ受信部の構成を示す図である。
【図９】本発明の第３の実施例に係わる撮像装置の動作を示すフローチャートである。
【図１０】本発明の第３の実施例に係わる撮像装置の動作を示すタイミングチャートである。
【図１１】本発明の第３の実施例に係わる撮像装置の動作を示す図である。
【発明を実施するための形態】
【００１０】
［実施例１］
以下、図１を参照して、本発明の第１の実施例に係る撮像装置について説明する。図１は、本発明の実施形態による撮像装置の構成例を示すブロック図である。本実施形態による撮像装置１０００は、例えばデジタルカメラであり、静止画撮影機能及び動画撮影機能を有している。静止画撮影機能においては、ＪＰＥＧ（Ｊｏｉｎｔ  Ｐｈｏｔｏｇｒａｐｈｉｃ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）フォーマットの静止画データを生成するだけではなく、非圧縮のＲＡＷフォーマットの静止画データも取得することが可能である。また、動画撮影機能においては、４Ｋフォーマットまたは８Ｋフォーマットで秒間３０フレーム以上のフレームレートで動画データを取得することが可能である。
【００１１】
撮像装置１０００は、撮像装置１０００の各機能を統括的に制御するＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１０２、及び撮影レンズ１０９を通過した光学像が結像する撮像素子１００を有する。撮像素子１００は、これに結像された光学像を電気信号（アナログ画素信号）に変換後、所定の量子化ビット数に応じてデジタル画像データに変換して出力する。本実施例の撮像素子１００は水平及び垂直方向に複数の画素を備えるＣＭＯＳ型イメージセンサである。画素数は８Ｋフォーマットの動画を取得するに十分な数を有しており、例えば３２００万画素以上の画素を有する。また、各画素には集光効率を高めるためのマイクロレンズと複数の光電変換部を備える構成としてもよい。例えば一つの画素に２つの光電変換部を設ける構成（デュアルピクセル）の場合には、通常よりも出力信号量が約２倍に増加することから、より高速な動作が必要となる。また、ＣＰＵ１０２は各種設定パラメータ等の設定を各構成要素に対して行う。例えば、ＣＰＵ１０２は撮像素子１００に対して駆動のための各種パラメータを設定したり、出力タイミングを制御するタイミング信号を供給したりする。また、後述するメモリに記録されたプログラムを実行することで、後述する本実施例に記載された各処理を実現する。また、ＣＰＵ１０２はシステムメモリを含み、例えばＲＡＭが用いられる。システムメモリには、制御部１０９の動作用の定数、変数、不揮発性メモリ等から読み出したプログラム等を展開する。なお、不揮発性メモリは、電気的に消去・記録可能なメモリであり、例えばフラッシュメモリ等が用いられる。不揮発性メモリには、ＣＰＵ１０２の動作用の定数、プログラム等が記憶されるようにしてもよい。ここでいう、プログラムとは、本実施例にて後述する各種フローチャートを実行するためのプログラムのことである。なお、ＣＰＵ１０２にはプログラムを実行するＣＰＵ以外にも、リコンフィギュアラブル回路等から成るハードウェア回路を含む構成としてもよい。
【００１２】
ＤＳＰ１０１は、撮像素子１００から画像データを受信し、補正処理や圧縮処理等を適宜行う信号処理部である。１１０はシャッターであり、撮像素子１００への露光量を撮影条件に応じて制御する。本実施例ではＤＳＰ１０１はＣＰＵ１０２と異なる構成として示しているが、実際には１つのＩＣチップとして構成してもよいし、ＤＳＰ１０１の一部の機能と撮像素子１００を１つのＩＣチップとした積層型撮像素子として構成してもよい。また、ＤＳＰ１０１にＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等を設け、撮像素子１００との通信におけるバッファとして用いてもよい。
【００１３】
ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１０５は、撮像素子１００から出力される画像データ及びＤＳＰ１０１で処理された画像データを記憶するための画像メモリである。ＲＡＭ１０５は、ＣＰＵ１０２のワークメモリとしても用いられる。本実施例では、画像データ用のメモリ及びワークメモリとしてＲＡＭ１０５を用いるが、アクセス速度に問題ないものであれば、他のメモリを用いてもよい。ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）１０６には、ＣＰＵ１０２で動作するプログラムが格納される。本実施例では、ＲＯＭ１０６としてフラッシュＲＯＭが用いられるが、アクセス速度に問題がないものであれば、他のメモリを用いてもよい。
【００１４】
操作部１０３は、撮像装置１０００を起動するメインスイッチや、ユーザーが撮像装置１０００に静止画や動画の撮影命令を行う撮影スイッチを含み、撮像条件等を設定する際にも用いられる。表示部１０４は、ＣＰＵ１０２の制御下で、画像データに応じた静止画又は動画の表示を行うとともに、メニュー等の表示を行う。また、操作部１０３には静止画モードや動画モードを切り替えるための切り替えスイッチや表示部１０４の表面にタッチパネル等を備えてもよい。
【００１５】
記録部１０７は、例えば不揮発性メモリ又はハードディスクであり、画像データ等が記録される。本発明において記録部１０７は、内蔵する形で記載されているが、コネクタ等を介した着脱可能なメモリーカードなどの外部記録媒体でもよい。
【００１６】
１０８はバスであり、このバス１０８を介してＤＳＰ１０１、ＣＰＵ１０２やその他の回路間のデータの送受信を行う。
【００１７】
次に、図２を用いて撮像素子１００とＤＳＰ１０１の接続について詳細に説明する。図２（ａ）はＤＳＰ１０１の画像データ受信に関わる回路の一部の構成と、撮像素子１００との接続の一例を示す図である。本実施例において、撮像素子１００よりクロックエンベデッド方式の通信を用いて画像データがＤＳＰ１０１へ入力される。当該画像データはデータ受信部２００にて受信される。本実施例では撮像素子１００は４つの出力レーンを備え、１つの画像データまたは複数の画像データをレーン数に対応して分割し、レーンごとにデータの送信を行う。なお、本実施例において撮像素子１００の各出力レーンには不図示の対応する送信部を備えている。そして、それぞれのレーンは差動対を形成しており、約３Ｇｂｐｓ以上の通信帯域を有している。それぞれのレーンに対してデータ受信部２００が接続され、データ受信部２００ごとに独立してデータ受信を行う。なお、本実施例ではレーン数は４であるが、データのレーン数はこれより多くてもよいし、画像データの転送レートに応じて用いるレーン数を切り替えるようにしてもよい。
【００１８】
データ受信部２００は、ＣＤＲ回路２０１、シリアルパラレル（Ｓ／Ｐ）変換部２０３、１０Ｂ８Ｂ変換部２０４、ＣＤＲ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０２を含む。ＣＤＲ回路２０１は、撮像素子１００から入力される信号（入力データ）からクロックを再生する。Ｓ／Ｐ変換部２０３はＣＤＲ回路２０１が再生したクロックに基づいて、入力データをシリアルパラレル変換し、パラレルデータを生成する。その後に１０Ｂ８Ｂ変換部２０４にて１０Ｂ８Ｂ変換され、後段のスキュー調整部２０５に入力される。
【００１９】
ここで、図２（ｂ）と図３を用いてＣＤＲ回路２０１の構成とその動作（同期動作）について詳細に説明する。ＣＤＲ回路２０１は、周波数検出器（ＦＤ）２１３と、位相検出器（ＰＤ）２１０と、ループフィルタ２１１と、電圧制御発振器（ＶＣＯ）２１２とを有する。シリアルデータ２１４はクロックエンベデッド方式により撮像素子１００から入力されるデータを示している。ＣＤＲ回路２０１は、撮像素子１００から画像データとして送信されるシリアルデータ２１４が入力される。また、ＣＤＲ回路２０１は、周波数検出器２１３による周波数同期ループと、位相検出器２１０による位相同期ループとにより、シリアルデータ２１４に同期したシリアルクロック信号ＣＬＫ＿ＩＮを生成する。そして、生成されたシリアルクロック信号ＣＬＫ＿ＩＮは、シリアルデータ２１４を受信して処理するＳ／Ｐ変換部２０３に対して出力され、受信されたシリアルデータをパラレル変換するためのクロックとして使用される。
【００２０】
ここで、周波数同期ループについて説明する。周波数検出器２１３は、不図示の参照クロック信号ＲＥＦ＿ＣＬＫとシリアルクロック信号ＣＬＫ＿ＩＮを入力とし、ｎビットの周波数検出情報ＤＯＵＴ＿Ｆをデジタル値としてループフィルタ２１１に出力する。参照クロック信号ＲＥＦ＿ＣＬＫは、第１のクロック信号であり、ＣＤＲ回路２０１の外部から供給される。また、シリアルクロック信号ＣＬＫ＿ＩＮは、第２のクロック信号であり、ＶＣＯ２１２により生成される。
【００２１】
そして、ループフィルタ２１１は、デジタルフィルタで構成され、周波数検出情報ＤＯＵＴ＿Ｆをフィルタリングすることにより、不要な帯域のノイズを除去し、必要な帯域の信号を増幅して出力する。ＶＣＯ２１２は、デジタルアナログ変換器（ＤＡＣ）を内蔵するＶＣＯであり、ループフィルタ２１１の出力を基にシリアルクロック信号ＣＬＫ＿ＩＮの周波数を制御し、シリアルクロック信号ＣＬＫ＿ＩＮを周波数検出器２１３に出力する。シリアルクロック信号ＣＬＫ＿ＩＮは、周波数検出器２１３にフィードバックされる。このループ制御により、シリアルクロック信号ＣＬＫ＿ＩＮは、参照クロック信号ＲＥＦ＿ＣＬＫに対して逓倍の比率で周波数同期することができる。本実施例において、このループ制御を周波数同期ループと呼ぶ。
【００２２】
また、参照クロック信号ＲＥＦ＿ＣＬＫの周波数は、シリアルデータ２１４のデータレートに対応した周波数に対し、所定の分周比を有する。これにより、シリアルクロック信号ＣＬＫ＿ＩＮの周波数は、シリアルデータ２１４に対して極めて近い周波数まで引き込むことができる。具体的には、例えば、シリアルデータ２１４のデータレートが数Ｇｂｐｓである場合、シリアルクロック信号ＣＬＫ＿ＩＮの周波数を数ＭＨｚの周波数差以内に引き込むことができる。ここで、どこまでの近傍まで周波数引き込みできるかは、シリアルデータ２１４のデータレートに対応した周波数である数ＧＨｚを分周した周波数に対し、参照クロック信号ＲＥＦ＿ＣＬＫの周波数との誤差、並びに、周波数同期ループのゲイン等に依存する。
【００２３】
上記の周波数同期ループにより、数ＭＨｚ程度の周波数差までシリアルクロック信号ＣＬＫ＿ＩＮの周波数を引き込めれば、後述する位相同期ループで位相ロックすることが可能である。以下、位相同期ループについて詳細に説明する。
【００２４】
位相検出器２１０には、シリアルデータ２１４とシリアルクロック信号ＣＬＫ＿ＩＮが入力される。シリアルデータ２１４とシリアルクロック信号ＣＬＫ＿ＩＮの位相誤差情報ＤＯＵＴ＿Ｐをデジタル値として検出する。ループフィルタ２１１は、位相誤差情報ＤＯＵＴ＿Ｐをフィルタリングすることにより、不要な帯域のノイズを除去し、必要な帯域の信号を増幅して出力する。ＶＣＯ２１２は、ループフィルタ２１１の出力を基にシリアルクロック信号ＣＬＫ＿ＩＮの周波数を制御し、シリアルクロック信号ＣＬＫ＿ＩＮを位相検出器２１０に出力する。シリアルクロック信号ＣＬＫ＿ＩＮは、位相検出器２１０にフィードバックされる。このループ制御により、シリアルデータ２１４とシリアルクロック信号ＣＬＫ＿ＩＮは位相同期する。このループ制御を位相同期ループと呼ぶ。これにより、シリアルクロック信号ＣＬＫ＿ＩＮは、シリアルデータ２１４に対して、周波数及び位相が同じになるように制御される。
【００２５】
図３（ａ）は、周波数検出器２１３なしで、位相検出器２１０による位相同期ループのみでシリアルクロック信号ＣＬＫ＿ＩＮを位相ロック可能な周波数レンジを示す図である。シリアルデータ２１４のデータレートに対応する周波数は、例えば４．８ＧＨｚである。領域３００は、シリアルクロック信号ＣＬＫ＿ＩＮの位相ロック可能な周波数レンジであり、例えば数ＭＨｚ程度である。
【００２６】
位相検出器２１０による位相同期ループの他に、周波数検出器２１３による周波数同期ループを設けることにより、シリアルクロック信号ＣＬＫ＿ＩＮの位相ロック可能な周波数レンジを広げることができる。
【００２７】
図３（ｂ）は、周波数検出器２１３による周波数同期ループ及び位相検出器２１０による位相同期ループで、シリアルクロック信号ＣＬＫ＿ＩＮを位相ロックするまでの過渡応答の様子を示す図である。領域３０１は、主に周波数同期ループによりＶＣＯ２１２を制御する範囲である。領域３０１において十分に位相同期ループで引き込めるようになると、領域３０１から領域３０２に移行する。領域３０２は、位相同期ループによりＶＣＯ２１２を制御する範囲である。
【００２８】
位相ロックまで正常に終了したか否かの結果は、ＣＤＲ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０２に書き込まれる。正常に終了した場合はＣＤＲ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０２に１が書き込まれる。電源ノイズなどの影響により、正常に終了しない場合には０が書き込まれる。本実施例において、正常に終了したか否かはＶＣＯ２１２の出力電圧の変動が所定の変動量以下になったか否かによって判定され、所定のロジック回路によってＣＤＲ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０２に結果が書き込まれる。なお、判定方法としてはこれに限られるものではなく、周波数自体を比較してもよいし、ＤＯＵＴ＿ＰまたはＤＯＵＴ＿Ｆの結果から判定するようにしてもよい。
【００２９】
各データ受信部２００で処理されたデータは出力データとして、スキュー調整部２０５にて各レーンのデータに含まれる基準コードを基準として、レーン間のデータのずれ（スキュー）がキャンセルされる。スキュー調整部２０５でスキューがキャンセルされたデータはＤＳＰ１０１の内部回路に転送され、信号補正や信号圧縮処理等の所定の画像処理が行われる。また、所定のタイミングに応じて各データは所定の処理を介する前にメモリ等にバッファリングするようにしてもよい。
【００３０】
本実施例において、各レーンのスキュー調整が正常に終了したから否かの結果は、スキュー調整Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０６に書き込まれる。正常に終了した場合はスキュー調整Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０６に１が書き込まれる。一方で電源ノイズなどの影響により、正常に終了しない場合には０が書き込まれる。本実施例においてスキュー調整が正常に終了したか否かは各レーンに入力される基準コードのずれによって判定される。すべてのレーンでずれがなくなった場合に所定のロジック回路によってスキュー調整Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０６に値が書き込まれる。
【００３１】
上述したＣＤＲ回路２０１によるクロック再生動作からスキュー調整部２０５によるスキュー調整動作までの一連の動作を、本実施例ではトレーニング動作とし、トレーニング動作を実行する期間をトレーニング期間（同期期間）とする。ただし、トレーニング期間に含める動作はこれらに限られるものではなく、これ以外の動作も含んでもよいし、またクロック再生動作のみ行う構成も適用できる。本実施例において、ＣＤＲ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０２およびスキュー調整Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０６には同期動作の結果が書き込まれ、この値に基づいて同期の状態（同期結果）を検知することが可能となる。本実施例において各レジスタは検知手段に相当し、それらの値は検知結果に相当する。
【００３２】
次に図４と図５（ａ）を用いて、本実施例における撮像装置１０００のトレーニング動作の詳細を説明する。図４は本実施例における撮像装置１０００の静止画撮影動作を説明するフローチャートである。本フローチャートの各処理はＣＰＵ１０２が各構成要素を制御しながらそれぞれのステップの処理を順次実行する。図５（ａ）は本実施例におけるトレーニング動作における動作タイミングを示した図である。図５（ａ）に示したタイミング（ｔａ０〜ｔａ７）は図４のフローチャートの各部分に対応する。なお、以下では図４の各ステップについて図５（ａ）で示す動作タイミングに対応するステップにはその説明を追加する。
【００３３】
まず、ユーザー等が操作部１０３に含まれる静止画撮影スイッチ（ＳＷ）を押下すると（図５（ａ）  ｔａ０）、図４に示す各静止画撮影動作が順次実行される。ステップＳ１００にて、ＣＰＵ１０２は、撮像素子１００に、電荷の蓄積を開始する設定を送信し、蓄積制御を開始する（図５（ａ）  ｔａ１）。そして処理をステップＳ１０１に進める。ここで蓄積制御とは蓄積開始動作と蓄積終了動作を含む。本実施例における蓄積開始動作はいわゆる電子シャッター動作であり、撮像素子１００の受光面に配置された各画素に対してリセット動作をかけることに相当する。また、蓄積終了動作は信号を読み出す動作に相当するがメカニカルシャッタ等により遮光することで蓄積動作を終了させてもよい。なお、一回の蓄積制御に複数回の蓄積開始動作と蓄積終了動作を含めるように制御してもよい。
【００３４】
次にステップＳ１０１にて、ＣＰＵ１０２は、トレーニングを開始する制御を行う。より詳細には、ＣＰＵ１０２は撮像素子１００に対してトレーニング用のデータを出力する設定を行い、その後に前述した動作によりトレーニングを開始する設定を各データ受信部２００に対して行う（図５（ａ）  ｔａ２）。なお、トレーニング用のデータとは既知のダミーデータであるが、実際の画像データの一部をトレーニング用として用いてもよい。そして処理をステップＳ１０２に進める。
【００３５】
ステップＳ１０２にて、ＣＰＵ１０２は、トレーニング期間が終了したかを判断する。本実施例では、所定時間後にはトレーニング期間が終了しているものとして、その時間が経過したかでＣＰＵ１０２はトレーニング期間終了を判断する。終了していない場合はステップＳ１０２に戻る。トレーニング期間が終了した場合には、ステップＳ１０３へ進む（図５（ａ）  ｔａ３）。なお、トレーニング期間の終了を判定するための所定時間は固定でも可変でもよく、ノイズが多く発生するような状況においては長めに設定してもよいし、早いレスポンス動作を要する場合にはトレーニング期間を短く設定するようにしてもよい。
【００３６】
ステップＳ１０３にて、ＣＰＵ１０２は、トレーニングが問題なくトレーニングが終了したか否かを判断する。より詳細には、ＣＰＵ１０２は、すべてのデータ受信部２００のＣＤＲ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０２とスキュー調整Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０６を確認する（図５（ｂ））。すべてのレジスタにおいて、１が書き込まれていた場合、正常にトレーニングが終了したとして、ステップＳ１０４へ処理を進める。なお、トレーニングが成功したか否かはＣＤＲ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０２およびスキュー調整Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０６のいずれか一方のみで判定するようにしてもよい。また、すべてのレーンを使用しない動作の場合には使用するレーンに対応するデータ受信部２００のＣＤＲ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０２のみを確認するように制御してもよい。
【００３７】
ステップＳ１０４にて、撮像素子１００から静止画用の画像データが読み出される（図５（ａ）  ｔａ６）。ここで、ステップＳ１０３にてトレーニング動作が問題なく終了した場合には、撮像素子１００とＤＳＰ１０１の間でデータ送受信が確立している。そのため、ＣＰＵ１０２が、撮像素子１００に対して画像データを出力する設定を行うと、画像データが撮像素子１００の各レーンから順次出力される。撮像素子１００から出力された画像データは、データ受信部２００、スキュー調整部２０５を介してＤＳＰ１０１の不図示の内部回路へ転送される。ＤＳＰ１０１では補正処理等を行った後に現像が行われ、記録部１０７へ静止画として記録される。そして、処理をステップＳ１０５へ進める。
【００３８】
ステップＳ１０５にて、ＣＰＵ１０２は、データ受信部２００に対してパワーダウン処理を行う。詳細には、ＣＰＵ１０２は画像データの読み出し終了後、データ受信部２００、スキュー調整部２０５に対するクロックを停止する。これによって、内部動作が停止しパワーダウン状態（省電力状態）となる。これにより、次に撮像素子１００からのデータを受信するまでの期間の電力を低減することができる。この期間、ＣＰＵ１０２は撮像素子１００に対してもパワーダウン設定を行う。そして、ステップＳ１０６へ処理を進める。なお、ステップＳ１０１の説明では省略したが、トレーニング動作において、停止したクロックを戻す処理を行いパワーダウン状態から通常動作状態へ復帰させる。なお、パワーダウン状態にする制御としてはクロックを停止する以外に、供給する電源を停止するように制御してもよい。供給する電源を停止することは復帰までに時間がかかるというデメリットがあるが高い省電力効果を得ることができる。
【００３９】
ステップＳ１０６にて、ＣＰＵ１０２は、静止画撮影ＳＷが継続して押下されているかを判断する。ここで押下されていた場合は、静止画の連続撮影動作と判断し、ステップＳ１００へ処理を戻す。一方で、ステップＳ１０６で静止画撮影ＳＷが押下されていない場合には、静止画撮影を終了する。
【００４０】
次に、ステップＳ１０３にて、トレーニング動作が正常に終了していなかった場合について説明する。すでに説明したようにステップＳ１０３にて、ＣＰＵ１０２は、トレーニング動作が問題なく終了したかを判断する。そして、ＣＰＵ１０２は、全てのデータ受信部２００のＣＤＲ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０２とスキュー調整Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０６を確認する。いずれかのレジスタに関して一つでも０が書き込まれていた場合、正常にトレーニングが終了していないと判断する。そして、処理をステップＳ１０７へ進める。
【００４１】
ステップＳ１０７にて、ＣＰＵ１０２は、トレーニング動作が連続して失敗した回数が、予め設定されているＭ回に達しているかを判断する。判断の結果として、失敗回数がＭ回に達していなかった場合、失敗回数のカウントを１インクリメントしてステップＳ１０１へ処理を戻す（図５（ａ）  ｔａ６）。この動作でトレーニング動作が成功するまでトレーニング動作を複数回繰り返す。本実施例において繰り返す回数（前記Ｍ回）は、最初にトレーニング動作を開始してから静止画読み出しが開始するまでの時間（図５（ａ）４００）に収まるように予め決められる。例えばＭ＝２以上で設定することが望ましいが、図５（ａ）から明らかなように蓄積時間が短い等の場合には十分な再トレーニング期間を確保できない可能性がある。そのため、撮影条件（蓄積時間、ＩＳＯ感度等）やフレームレート（ブランキング期間の長さ）に応じて繰り返す回数を可変としてもよい。ステップＳ１０７にて、トレーニング動作が連続して失敗し、失敗回数のカウントがＭ回に達していた場合、ステップＳ１０８へ処理を進める。なお、ステップＳ１０７における判定はステップＳ１０３におけるエラー判定が連続して発生したか否かを判定するが、累積回数で判定するようにしてもよい。
【００４２】
ステップＳ１０８にて、ＣＰＵ１０２は、表示部１０４に図６（ａ）に示す文面である再度の撮影動作を促すメッセージを表示する。その後ステップＳ１０９へ処理を進める。本実施例において異常を示すメッセージの表示はエラー処理に相当する。エラー処理の方法としてはメッセージを表示する以外の方法を用いてもよい。例えば、音声を再生してもよいし、インジケータランプ等を点灯してもよい。また、ユーザーに指示を促す他の方法であれば複数の方法を組み合わせてもよい。
【００４３】
ステップＳ１０９にて、ＣＰＵ１０２は、ステップＳ１０８にてエラー表示（図６（ａ））が、正常に撮影できずに連続して表示された回数が、予め設定されているＮ回に達しているかを判定する。表示回数がＮ回に達していなかった場合、表示回数のカウントを１インクリメントして静止画撮影を終了する。一方で、ステップＳ１０９にてエラー表示（図６（ａ））が、正常に撮影できずに表示された回数が、Ｎ回に達した場合、ステップＳ１１０へ処理を進める。なお、ステップＳ１０９における判定はステップＳ１０８におけるエラー表示が連続して発生したか否かを判定するが、累積回数で判定するようにしてもよい。また、判定に用いる回数（Ｎ）は２回以上が好ましいが、ステップＳ１０３におけるトレーニング動作の失敗状況等に応じて可変してもよい。また、失敗状況に関してはＲＯＭ１０６等に記憶するようにしてもよい。
【００４４】
ステップＳ１１０にて、ＣＰＵ１０２は、表示部１０４に図６（ｂ）に示すメッセージを表示し、静止画撮影を終了する。
【００４５】
上述した動作により、撮影動作内でシリアルデータ伝送のトレーニングが失敗した場合でも再トレーニングを実施することが可能であり、ユーザーが意図したタイミングで撮影をすることができる。また、撮影動作内でトレーニングを行うことで、撮影動作以外ではシリアルデータ伝送に関わる回路をパワーダウン状態にすることができ、消費電力の低減をすることができる。なお、トレーニング動作を実行する期間は、少なくとも失敗回数（Ｍ）分のトレーニング動作を実施できる期間必要であるため、静止画読み出しタイミング（図５（ａ）  ｔａ６）よりも十分前にトレーニング動作を実行する必要がある。この場合、シリアルデータ伝送に関わる回路をパワーダウン状態にできる期間が減ることになるため、パワーダウン状態にできる期間を優先するか否かに応じてトレーニング動作を実行する期間を決定することが好ましい。
【００４６】
本実施例においてトレーニング動作が失敗する要因として、図３（ｂ）に示すように位相ロックまでに想定以上の時間がかかり失敗している場合も想定される。このような場合には、トレーニング動作が所定回数（Ｍ回）失敗した際には位相ロックまでに時間を延ばすことでトレーニング動作を実行する期間を延ばすように制御してもよい。
【００４７】
また、本実施例においてトレーニング動作が所定回数（Ｍ回）失敗した場合に、エラー表示し、撮影ができていないことを通知し、ユーザーに再度撮影することを促すことができる。通常はトレーニング動作が失敗したか否かはユーザーが判断することはできず、そのまま撮影した場合には異常な画像が繰り返し撮影され、最悪の場合には機器の故障につながる場合もある。さらには、本実施例に示した動作によって撮影不可状態が所定回数（Ｎ回）発生することで異なるエラー表示し、ユーザーが再度撮影できる状態になる試行を促すことができる。これによってユーザーが異常な画像が繰り返し撮影されたままで、シャッタータイミングを逃すことを回避するだけではなく、機器において異常が発生しているのをユーザーに適切に報知することが可能となる。
【００４８】
なお、本実施形態において静止画撮影動作についてフローチャートを用いて説明したが、動画撮影時も同様の処理を行うことが可能である。
【００４９】
なお、図６で示した表示部１０４に表示するメッセージは一例であり、他の表示でもよいし、単にインジケータランプを点灯させる動作によってユーザーに報知してもよい。
【００５０】
［実施例２］
以下、図７を参照して、本発明の第２の実施例による、撮像装置１０００の動作について説明する。なお、本実施例における撮像装置１０００の構成は実施例１で述べた構成と同様であり、同一の構成または動作については同一の符号を付しその説明を省略する。
【００５１】
図７は本実施例における撮像装置１０００の静止画撮影動作を説明するフローチャートである。本フローチャートの各処理はＣＰＵ１０２が各構成要素を制御しながらそれぞれのステップの処理を順次実行する。本実施例における図７は実施例１の図４に対応し、同じ番号が付された動作は、実施例１にて説明した動作と同様であるため、その説明を省略する。以下では、ステップＳ１０７以降の動作について詳細に説明する。
【００５２】
ステップＳ１０７にて、ＣＰＵ１０２は、トレーニング動作が連続して失敗した回数が、予め設定されているＭ回に達しているかを判断する。トレーニング動作が連続して失敗し、失敗回数のカウントがＭ回に達していた場合、ステップＳ２００へ処理を進める。
【００５３】
ステップＳ２００にて、ＣＰＵ１０２は、ステップＳ１０７にて、正常に撮影できずに連続してトレーニング失敗がＭ回になった回数が、Ｎ回に達した場合、ステップＳ２０１へ処理を進める。ステップＳ２０１では、ステップＳ２０１では、ＣＰＵ１０２は撮像装置１０００を再起動する処理を行い、静止画撮影動作を終了する。また、ステップＳ２００にて、正常に撮影できずに連続してトレーニング失敗がＭ回になった回数が、Ｎ回に達していない場合、ステップＳ１００に戻り再度撮影を行う。
【００５４】
上述した動作により、撮影動作内でシリアルデータ伝送のトレーニングが失敗した場合でも再トレーニングを実施し、ユーザーが意図したタイミングで撮影をすることができる。また、撮影不可状態が所定回数失敗することで撮像装置を再起動し、ユーザーが煩雑な作業をすることなく、撮影できる状態にすることができる。なお、ステップＳ２００における判定はステップＳ１０７における判定が連続して発生したか否かを判定するが、累積回数で判定するようにしてもよい。また、判定に用いる回数（Ｎ）は２回以上が好ましいが、ステップＳ１０３におけるトレーニング動作の失敗状況等に応じて可変してもよい。
【００５５】
［実施例３］
以下、図９、図１０を参照して、本発明の第３の実施例による、撮像装置１０００の動作について説明する。実施例１及び実施例２においては静止画撮影動作におけるトレーニング動作について説明した。本実施例では、画角や撮影条件を決定するためのライブビュー（ＬＶ）動作を行う場合のトレーニング動作に関して説明する。なお、本実施例における撮像装置１０００の構成は実施例１で述べた構成と同様であり、同一の構成または動作については同一の符号を付しその説明を省略する。
【００５６】
図９は本実施例における撮像装置１０００の静止画撮影動作を説明するフローチャートである。本フローチャートの各処理はＣＰＵ１０２が各構成要素を制御しながらそれぞれのステップの処理を順次実行する。本実施例における図９は実施例１の図４に対応し、同じ番号が付された動作は、実施例１にて説明した動作と同様であるため、その説明を省略する。以下では、ステップＳ１０３以降の動作について詳細に説明する。
【００５７】
実施例１にて説明した図４と同じ番号が付された動作は、実施例１にて説明した動作と同様であるため、その説明を省略する。
【００５８】
ユーザーが操作部１０３に含まれるメインスイッチを押下する（図１０  ｔｂ０）と、撮像装置１０００が起動し、ライブビュー（ＬＶ）の撮影が開始される（図１０  ｔｂ１）。起動時にＬＶ撮影動作がＣＰＵ１０２より開始されるとステップＳ１０１にてトレーニング動作を開始する。トレーニング動作を行うステップＳ１０１からステップＳ１０３の制御は、実施例１にて説明した制御と同様のため、その説明を省略する。ステップＳ１０３にて、トレーニングが正常に終了した場合には、ステップＳ３００へ処理を進める。
【００５９】
ステップＳ３００にて、ＣＰＵ１０２は、撮像素子１００を制御してＬＶに用いる画像を読み出す（図１０  ｔｂ６）。ステップＳ１０３にてトレーニング動作が問題なく終了した場合には、撮像素子１００とＤＳＰ１０１の間でデータ送受信が確立している。そのため、ＣＰＵ１０２が、撮像素子１００に対して画像データを出力する設定を行うと、画像データが撮像素子１００各レーンから順次出力される。撮像素子１００から出力された画像データは、データ受信部２００、スキュー調整部２０５を介してＤＳＰ１０１の不図示の内部回路へ転送される。ＤＳＰ１０１では補正処理等を行った後に現像が行われ、表示部１０４へＬＶ画像として表示される。そして、ステップＳ３０１へ処理を進める。
【００６０】
ステップＳ３０１にて、ＣＰＵ１０２は、データ受信部２００に対してパワーダウン処理を行う（図１０  ｔｂ７）。詳細には、ＣＰＵ１０２はＬＶ画像の読み出し終了後、データ受信部２００、スキュー調整部２０５に対するクロックを停止するなどして、パワーダウン処理を行う。図８にはＣＤＲ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０２におけるレジスタの内部構成について示している。レジスタ２２０には、前回にトレーニングを行って位相ロックした周波数（ＶＣＯ制御レベル）の値が格納されている。そして、パワーダウン期間もこの値は保持されている。また、レジスタ２２１にはトレーニング動作の成否の判定結果に用いる値が格納されている。各レジスタに必要な値を保持することにより、次に撮像素子１００からのデータを受信するまでの期間（ブランキング期間）中の電力を低減することができる。この期間、ＣＰＵ１０２は撮像素子１００に対してもパワーダウン設定を行うようにしてもよい。次に、ステップＳ３０２へ処理を進める。
【００６１】
ステップＳ３０２にて、ＣＰＵ１０２は、次のフレームのＬＶ画像を読み出すためにトレーニングを開始する。この時のトレーニングはＣＤＲ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０２に格納される周波数（ＶＣＯ制御レベル）の値を開始周波数として、図３（ｂ）３０２に示す位相同期ループでの引き込み位相ロックまでの周波数引き込みを行う。これにより、位相ロックまでの時間が短くすることができ、ライブビュー画像の読み出しの間の短い時間でもトレーニングが可能となる。一方でパワーダウン状態の期間を長くとることが可能となる。また、引き込む周波数レンジが狭い引き込みのため、トレーニングが失敗する確率が、周波数同期ループを使用したレンジの広い引き込みに比べて低くなる。そして、ステップＳ３０３へ処理を進める。
【００６２】
ステップＳ３０３では、ＣＰＵ１０２はトレーニング期間が終了したかを判断する。本実施例では、所定時間後にはトレーニング期間が終了しているものとして、その時間が経過したかでＣＰＵ１０２はトレーニング期間終了を判断する。終了していない場合はステップＳ３０３に戻る。ステップＳ３０３にてトレーニング期間が終了した場合には、ステップＳ３０４へ処理を進める（図１０  ｔｂ９）。
【００６３】
本実施例においては、すでに述べたようにトレーニング動作が失敗する確率が低いため、ＬＶ画像の読み出しが繰り返されている間はトレーニングの成否の確認と、再トレーニングは実施しない。これにより、ＬＶ画像の読み出し等の短い時間でもトレーニングが可能となる。また、トレーニングの成否の確認と、再トレーニングを実施しない分の省電力動作も実施可能となりさらなる省電力効果を得ることができる。本実施例ではＬＶ画像の読み出しに着目したが、フレームレートの早い動画撮影動作の際にも本実施例の動作は好適である。
【００６４】
ステップＳ３０４にて、ＣＰＵ１０２は、メインスイッチが押下されたかを判断する。押下された場合には、ＬＶ撮影を終了する。押下されていない場合にはステップＳ３００に戻り、ＬＶ撮影を繰り返す。
【００６５】
次に、ステップＳ１０３にてトレーニング動作が正常に終了していなかった場合について説明する。すでに説明したようにステップＳ１０３にて、ＣＰＵ１０２は、トレーニング動作が問題なく終了したかを判断する。そして、ＣＰＵ１０２は、全てのデータ受信部２００のＣＤＲ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０２とスキュー調整Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ２０６を確認する。いずれかのレジスタに関して一つでも０が書き込まれていた場合、正常にトレーニングが終了していないと判断するそして、処理をステップＳ３０５へ進める。
【００６６】
ステップＳ３０５にて、ＣＰＵ１０２は、トレーニング動作が連続して失敗した回数が、予め設定されているＰ回に達しているかを判断する。判断の結果として、失敗回数がＰ回に達していなかった場合、失敗回数のカウントを１インクリメントしてステップＳ１０１へ処理を戻す（図１０  ｔｂ４）。この動作でトレーニングが成功するまでトレーニング動作を複数回繰り返す。本実施例において繰り返す回数（前記Ｐ回）は、最初にトレーニング動作を開始してから静止画読み出しが開始するまでの時間に収まるように予め決められる。例えばＰ＝２以上で設定することが望ましいが、所定の条件に応じて可変してもよい。
【００６７】
ステップＳ３０５にて、ＣＰＵ１０２は、トレーニング動作が連続して失敗し、失敗回数のカウントがＰ回に達していた場合、ステップＳ３０６へ処理を進める。
【００６８】
ステップＳ３０６にて、ＣＰＵ１０２は、ステップＳ３０５にて、正常に撮影できずに連続してトレーニング失敗がＰ回になった回数が、Ｑ回に達したか否かを判定する。判定の結果としてＱ回に達していた場合は、ステップＳ３０７へ処理を進める。
【００６９】
ステップＳ３０７にて、ＣＰＵ１０２は、表示部１０４に図１１に示すメッセージを表示する。その後ライブビュー撮影を終了する。
【００７０】
一方で、ステップＳ３０５にて、正常に撮影できずに連続してトレーニング失敗がＰ回になった回数が、Ｑ回に達していない場合、ステップＳ３０８へ処理を進める。ステップＳ３０８では、ＣＰＵ１０２は撮像装置１０００を再起動する処理を行う。再起動の処理の後はステップＳ１０１に処理を戻す。
【００７１】
上述した動作により、撮影動作内でシリアルデータ伝送のトレーニングが失敗した場合でも再トレーニングを実施し、ユーザーが意識せずに自動的に動画の撮影を継続することができる。
【００７２】
また、撮像装置１０００の動作のタイミングによって再トレーニングの有無を切り替えることにより、動画フレームの読み出し間に短い時間でもトレーニングを実施することができる。これにより動画でもシリアルデータ伝送に関わる回路をパワーダウン状態にすることができ、消費電力の低減をすることができる。
【００７３】
以上、本発明の好ましい実施形態について説明したが、各実施例で説明した撮像素子および撮像装置は様々なアプリケーションに適用可能である。例えば、撮像素子は可視光以外にも赤外光、紫外光、Ｘ線等の光のセンシングに用いることが可能である。また、撮像装置はデジタルカメラに代表されるが他にも、スマートフォン等のカメラ付携帯電話、監視カメラ、ゲーム機器等にも適用可能である。さらに、内視鏡や血管撮像を行う医療機器や、肌や頭皮を観察する美容機器、スポーツやアクション動画を撮影するためのビデオカメラに適用できる。そして、交通や船舶監視やドライブレコーダー等の交通目的カメラ、天体観測や検体観察等の学術用途カメラ、カメラ付き家電製品、マシンビジョン等にも適用可能である。特にマシンビジョンとして、工場等におけるロボットには限られず、農業や漁業での活用も可能である。
【００７４】
また、上記実施例に示した撮像装置の構成は、一例を示したものであり、本発明を適用可能な撮像装置は、図１に示した構成に限定されるものではない。また、撮像装置の各部の回路構成も、各図に示した構成に限定されるものではない。
【００７５】
本発明は、上述の実施例の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【００７６】
なお、上記実施例は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、撮像素子と信号処理チップの間の通信に限られず、信号処理チップと表示部との間や、信号処理チップ間の通信に用いてもよい。
【符号の説明】
【００７７】
１０００  撮像装置
１００  撮像素子
１０１  ＤＳＰ
２００  データ受信部
２０１  ＣＤＲ回路
２０２  ＣＤＲ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ
【図１】
2020053952.tif 000003
【図２】
2020053952.tif 000004
【図３】
2020053952.tif 000005
【図４】
2020053952.tif 000006
【図５】
2020053952.tif 000007
【図６】
2020053952.tif 000008
【図７】
2020053952.tif 000009
【図８】
2020053952.tif 000010
【図９】
2020053952.tif 000011
【図１０】
2020053952.tif 000012
【図１１】
2020053952.tif 000013