(57)【要約】【課題】動きのある被写体のずれを防止し、ダイナミックレンジを拡大する。【解決手段】アナログデジタル変換部は、第１の転送部と第２の転送部により光電変換部に蓄積されている電荷が第３の保持部に転送された電荷に基づく信号が基準信号より小さい場合には、第１の転送部と第２の転送部により光電変換部に蓄積されている電荷が第３の保持部に転送された電荷に基づく第１の信号をアナログからデジタルに変換し、第１の転送部と第２の転送部により光電変換部に蓄積されている電荷が第３の保持部に転送された電荷に基づく信号が基準信号より大きい場合には、第１の転送部と第２の転送部により光電変換部に蓄積されている電荷が第３の保持部に転送された電荷と第３の転送部により第１の保持部に保持されている電荷が第３の転送部に転送された電荷に基づく第２の信号をアナログからデジタルに変換する。【選択図】図７
2020178163.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、
前記画素の信号をアナログからデジタルに変換するアナログデジタル変換部とを有し、
前記複数の画素の各々は、
光を電荷に変換し、前記変換した電荷を蓄積する光電変換部と、
前記光電変換部からオーバーフローした電荷を保持する第１の保持部と、
電荷を保持するための第２の保持部と、
前記光電変換部に蓄積されている電荷を前記第２の保持部に転送する第１の転送部と、
電荷を保持するための第３の保持部と、
前記第２の保持部に保持されている電荷を前記第３の保持部に転送する第２の転送部と、
前記第１の保持部に保持されている電荷を前記第３の保持部に転送する第３の転送部とを有し、
前記アナログデジタル変換部は、
前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷に基づく信号が基準信号より小さい場合には、前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷に基づく第１の信号をアナログからデジタルに変換し、
前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷に基づく信号が基準信号より大きい場合には、前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷と前記第３の転送部により前記第１の保持部に保持されている電荷が前記第３の転送部に転送された電荷に基づく第２の信号をアナログからデジタルに変換することを特徴とする撮像装置。
【請求項２】
前記複数の画素の前記光電変換部は、同時にリセットされ、
前記複数の画素において、前記第１の転送部は、前記光電変換部に蓄積されている電荷を同時に前記第２の保持部に転送することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記アナログデジタル変換部は、
前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷に基づく信号が基準信号より小さい場合には、前記第３の転送部が前記第１の保持部と前記第３の保持部とを切断した状態における前記第３の保持部に保持されている電荷量に基づく第１の信号をアナログからデジタルに変換し、
前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷に基づく信号が基準信号より大きい場合には、前記第３の転送部が前記第１の保持部と前記第３の保持部とを接続した状態における前記第３の保持部に保持されている電荷量に基づく第２の信号をアナログからデジタルに変換することを特徴とする請求項１または２に記載の撮像装置。
【請求項４】
前記アナログデジタル変換部は、
前記第３の転送部が前記第１の保持部と前記第３の保持部とを切断した状態における前記第３の保持部のリセット解除に基づく第３の信号をアナログからデジタルに変換し、
前記第３の転送部が前記第１の保持部と前記第３の保持部とを接続した状態における前記第１の保持部および前記第３の保持部のリセット解除に基づく第４の信号をアナログからデジタルに変換することを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
演算部をさらに有し、
前記演算部は、
前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷に基づく信号が基準信号より小さい場合には、前記第１の信号のデジタル値と前記第３の信号のデジタル値との差分を演算し、
前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷に基づく信号が基準信号より大きい場合には、前記第２の信号のデジタル値と前記第４の信号のデジタル値との差分を演算することを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記演算部は、前記第１の信号のデジタル値と前記第３の信号のデジタル値との差分、または前記第２の信号のデジタル値と前記第４の信号のデジタル値との差分を補正することを特徴とする請求項５に記載の撮像装置。
【請求項７】
複数の画素と、
前記画素の信号をアナログからデジタルに変換するアナログデジタル変換部とを有する撮像装置の制御方法であって、
前記複数の画素の各々は、
光を電荷に変換し、前記変換した電荷を蓄積する光電変換部と、
前記光電変換部からオーバーフローした電荷を保持する第１の保持部と、
電荷を保持するための第２の保持部と、
前記光電変換部に蓄積されている電荷を前記第２の保持部に転送する第１の転送部と、
電荷を保持するための第３の保持部と、
前記第２の保持部に保持されている電荷を前記第３の保持部に転送する第２の転送部と、
前記第１の保持部に保持されている電荷を前記第３の保持部に転送する第３の転送部とを有し、
前記アナログデジタル変換部が、前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷に基づく信号が基準信号より小さい場合には、前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷に基づく第１の信号をアナログからデジタルに変換し、
前記アナログデジタル変換部が、前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷に基づく信号が基準信号より大きい場合には、前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷と前記第３の転送部により前記第１の保持部に保持されている電荷が前記第３の転送部に転送された電荷に基づく第２の信号をアナログからデジタルに変換することを特徴とする撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置および撮像装置の制御方法に関する。
【背景技術】
【０００２】
近年、デジタルスチルカメラやデジタルビデオカメラなどの撮像素子を用いて撮像し、撮像画像をデジタルデータとして保存することができる撮像装置が知られている。撮像素子としては、ＸＹアドレス方式で各画素信号を読み出すＣＭＯＳ（Complementary Metal Oxide Semiconductor）型イメージセンサ（以下、ＣＭＯＳセンサという）がある。撮像素子では、画素の光電変換素子が入射光量に応じた電荷を蓄積し、蓄積した電荷に対応する電気信号を出力する光電変換を行う。
【０００３】
また、撮像素子は、電子シャッタ機能を備えている。電子シャッタ機能は、画素の光電変換素子をリセットすることにより露光を開始し、光電変換素子に蓄積した電荷を読み出すことにより露光を終了させる。撮像素子は、露光の始まりと終わりを制御するので、低速シャッタから高速シャッタまで、正確な露光時間の制御を実現することが可能である。
【０００４】
また、ＣＭＯＳセンサには、ローリングシャッタ動作（フォーカルプレーンシャッタ動作とも呼ばれる）がある。ＣＭＯＳセンサのローリングシャッタ動作では、ＣＣＤセンサと異なり、２次元配列された複数の画素を１ライン毎に順次走査して画素の電荷のリセットを実施する。そして、ＣＭＯＳセンサは、所定の露光時間経過後に、１ライン毎に順次走査して、蓄積した電荷の読み出しと信号の出力を行う。このように、ローリングシャッタ動作は、ライン毎に電荷読み出しと信号出力のための時間差を持った動作となっている。これにより、１回の撮影動作の中で、ライン毎に露光するタイミングがずれる。
【０００５】
この課題に対しては、特許文献１には、グローバルシャッタ機能を備えたＣＭＯＳセンサが開示されている。ＣＭＯＳセンサは、各画素が電荷保持部を備え、電子シャッタ動作を全画素同時に実施することで、露光を開始する。また、ＣＭＯＳセンサは、露光期間の終了時は、全画素同時に光電変換素子の電荷を電荷保持部に転送することで露光を終了させる。これにより、ＣＭＯＳセンサは、全画素の露光動作を同時に実施することが可能となる。
【０００６】
撮像装置では、明るいところと暗いところが混在するような被写体の撮像を行う場合に、ダイナミックレンジが不足しがちであるという問題がある。例えば、撮像装置は、明るいところに合わせて露光時間を短く制御すると、暗い部分で十分な露光時間がとれないために、黒つぶれやＳ／Ｎの劣化による画質の低下が発生する。逆に、撮像装置は、暗いところに合わせて露光時間を長く制御すると、光電変換素子の蓄積電荷量が飽和レベルに達してしまい、一定以上の明るさの被写体領域が飽和した輝度レベルに設定される白とびが発生する。
【０００７】
特許文献２には、明るい部分と暗い部分の階調を正確に再現する手法として、ダイナミックレンジ拡大処理（以下、ＨＤＲ処理という）が開示されている。撮像装置は、ＨＤＲ処理では、撮像素子上での入射光量が少ない画素では露光時間が長い信号を用いて、高いＳ／Ｎを実現し、入射光量が多い画素では露光時間が短い信号を用いて、飽和を回避する。撮像装置は、長時間露光した撮像信号と短時間露光した撮像信号を用いて合成する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１４−０６０５１９号公報
【特許文献２】特開２００１−３４６０９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献２は、長時間露光期間と短時間露光期間がそれぞれ異なるタイミングのため、動きのある被写体の場合、ずれて撮影されてしまうことになる。このため、一回の撮影でグローバルシャッタ機能とＨＤＲ処理を同時に実現するのが難しいという課題がある。また、入射光量が多い画素における短時間露光においては、扱える電荷が光電変換素子の飽和電荷量に制限されるため、ダイナミックレンジ拡大処理に限界があるという課題もある。
【００１０】
本発明の目的は、動きのある被写体のずれを防止し、ダイナミックレンジを拡大することができるようにすることである。
【課題を解決するための手段】
【００１１】
本発明の一観点によれば、複数の画素と、前記画素の信号をアナログからデジタルに変換するアナログデジタル変換部とを有し、前記複数の画素の各々は、光を電荷に変換し、前記変換した電荷を蓄積する光電変換部と、前記光電変換部からオーバーフローした電荷を保持する第１の保持部と、電荷を保持するための第２の保持部と、前記光電変換部に蓄積されている電荷を前記第２の保持部に転送する第１の転送部と、電荷を保持するための第３の保持部と、前記第２の保持部に保持されている電荷を前記第３の保持部に転送する第２の転送部と、前記第１の保持部に保持されている電荷を前記第３の保持部に転送する第３の転送部とを有し、前記アナログデジタル変換部は、前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷に基づく信号が基準信号より小さい場合には、前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷に基づく第１の信号をアナログからデジタルに変換し、前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷に基づく信号が基準信号より大きい場合には、前記第１の転送部と前記第２の転送部により前記光電変換部に蓄積されている電荷が前記第３の保持部に転送された電荷と前記第３の転送部により前記第１の保持部に保持されている電荷が前記第３の転送部に転送された電荷に基づく第２の信号をアナログからデジタルに変換する撮像装置が提供される。
【発明の効果】
【００１２】
本発明によれば、動きのある被写体のずれを防止し、ダイナミックレンジを拡大することができるようにすることである。
【図面の簡単な説明】
【００１３】
【図１】撮像装置の構成例を示す図である。
【図２】撮像素子の構成例を示す図である。
【図３】画素の構成例を示す回路図である。
【図４】列信号処理部の構成例を示す図である。
【図５】撮影の動作を示すタイミングチャートである。
【図６】画素の動作を示すタイミングチャートである。
【図７】撮像装置の制御方法を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下に説明する実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施形態に限定されるものではない。
【００１５】
図１は、本実施形態による撮像装置１００の構成を示す図である。撮像装置１００は、例えば、デジタルスチルカメラやデジタルビデオカメラなどである。撮像装置１００は、光学系１１１、撮像素子１１２、信号処理部１１３、圧縮伸張部１１４、同期制御部１１５、操作部１１６、画像表示部１１７および画像記録部１１８を有する。
【００１６】
光学系１１１は、被写体を結像させるためのレンズ、ズームや合焦を行うためのレンズ駆動機構、メカニカルシャッタ機構、および絞り機構などを有する。光学系１１１は、同期制御部１１５からの制御信号に基づいて、駆動される。
【００１７】
撮像素子１１２は、ＸＹアドレス方式のＣＭＯＳセンサであり、同期制御部１１５からの制御信号に応じて、光学系１１１により結像された光像を電気信号に変換し、電気信号をアナログからデジタルに変換し、デジタルの画像信号を出力する。
【００１８】
同期制御部１１５は、信号処理部１１３を制御する。信号処理部１１３は、撮像素子１１２から入力される画像信号に対して、ホワイトバランス調整、色補正、ガンマ補正等の信号処理、並びに、ＡＦ（Auto Focus）およびＡＥ（Auto Exposure）等の制御情報の検出を実施する。
【００１９】
圧縮伸張部１１４は、同期制御部１１５の制御の下、信号処理部１１３で信号処理された画像信号に圧縮符号化処理を実施したり、同期制御部１１５から供給された静止画像の符号化データを伸張復号化処理する。また、圧縮伸張部１１４は、動画像の圧縮符号化／伸張復号化処理を実行してもよい。
【００２０】
同期制御部１１５は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、およびＲＡＭ（Random Access Memory）などから構成されるマイクロコントローラである。同期制御部１１５は、ＲＯＭなどに記憶されたプログラムを実行することにより、撮像装置１００の各構成要素を制御する。
【００２１】
操作部１１６は、例えば、シャッタレリーズボタンなどの各種操作キー、レバー、ダイヤルなどを有し、ユーザによる入力操作に応じた制御信号を同期制御部１１５に出力する。
【００２２】
画像表示部１１７は、液晶表示器（Liquid Crystal Display）などの表示デバイスと、これに対するインタフェース回路などを有する。画像表示部１１７は、同期制御部１１５から供給された画像信号から、表示させるための画像信号を生成し、この画像信号を表示デバイスに供給して画像を表示させる。
【００２３】
画像記録部１１８は、例えば、可搬型の半導体メモリなどの記録媒体に対して、圧縮伸張部１１４により圧縮符号化された画像ファイルを同期制御部１１５から入力して記録する。また、画像記録部１１８は、同期制御部１１５からの制御信号を基に、記録媒体から指定された画像ファイルを読み出し、同期制御部１１５に出力する。
【００２４】
次に、撮像装置１００の動作について説明する。静止画像の撮像前、撮像素子１１２は、画像信号をフレーム単位で信号処理部１１３に順次出力する。信号処理部１１３は、撮像素子１１２からの画像信号に対して信号処理を施し、カメラスルー画像の信号として、同期制御部１１５を介して、画像表示部１１７に出力する。画像表示部１１７は、カメラスルー画像を表示し、ユーザは、表示画像を見て画角合わせを行うことができる。
【００２５】
操作部１１６のシャッタレリーズボタンが押下されると、撮像素子１１２は、同期制御部１１５の制御により、１フレーム分の画像信号を静止画として、信号処理部１１３に出力する。信号処理部１１３は、１フレーム分の画像信号に信号処理を施し、処理後の画像信号を、同期制御部１１５を介して圧縮伸張部１１４に出力する。
【００２６】
圧縮伸張部１１４は、入力された画像信号を圧縮符号化し、符号化データを生成し、符号化データを同期制御部１１５に出力する。同期制御部１１５は、符号化データを含む画像ファイルを生成し、画像ファイルを画像記録部１１８に出力する。画像記録部１１８は、静止画の画像ファイルを記録媒体に記録する。
【００２７】
次に、静止画の再生処理について説明する。同期制御部１１５は、操作部１１６の静止画再生の操作に応じて、選択された画像ファイルを画像記録部１１８から読み出し、画像ファイルを圧縮伸張部１１４に出力する。圧縮伸張部１１４は、画像ファイル内の符号化データに対して伸張復号化処理を実行し、伸張復号化処理した画像信号を同期制御部１１５を介して画像表示部１１７に出力する。画像表示部１１７は、入力した画像信号を静止画として表示する。
【００２８】
次に、動画の記録処理について説明する。操作部１１６の操作により、動画の記録が指示される。撮像素子１１２は、画像信号をフレーム単位で信号処理部１１３に順次出力する。信号処理部１１３は、撮像素子１１２からの画像信号に対して信号処理を施し、同期制御部１１５を介して、圧縮伸張部１１４に出力する。圧縮伸張部１１４は、信号処理後の画像信号に対して圧縮符号化処理を施し、動画像の符号化データを順次生成し、同期制御部１１５に出力する。同期制御部１１５は、動画像の符号化データを含む動画像ファイルを生成して画像記録部１１８に出力する。画像記録部１１８は、動画像ファイルを記録媒体に記録する。
【００２９】
次に、動画の再生処理について説明する。操作部１１６の操作により、動画の再生が指示される。同期制御部１１５は、画像記録部１１８から動画像ファイルを読み出して圧縮伸張部１１４に出力する。圧縮伸張部１１４は、動画像ファイル内の符号化データに対して伸張復号化処理を実行し、伸張復号化処理した画像信号を同期制御部１１５を介して画像表示部１１７に出力する。画像表示部１１７は、入力した画像信号を動画として表示する。
【００３０】
図２は、図１の撮像素子１１２の構成例を示す図である。撮像素子１１２は、例えばＣＭＯＳセンサである。撮像素子１１２は、画素領域２０１、垂直走査部２０２、複数の列信号処理部２０３、水平走査部２０７、出力部２０９、および、タイミング部２１１を有する。
【００３１】
画素領域２０１は、行列状に配置された複数の画素２００を有する。複数の画素２００は、行列状の画素Ｐ１１〜Ｐ８６で示される。１行目の画素２００は、画素Ｐ１１〜Ｐ１６で表される。８行目の画素２００は、画素Ｐ８１〜Ｐ８６で表される。図２においては、８行６列の画素２００を例として示す。画素２００の行列数は、この数に限定されない。
【００３２】
奇数行の画素２００では、Ｒ（赤）フィルタが設けられた画素と、Ｇ（緑）フィルタが設けられた画素とが交互に配置される。偶数行の画素２００では、Ｇ（緑）フィルタが設けられた画素と、Ｂ（青）フィルタが設けられた画素とが交互に配置される。
【００３３】
垂直走査部２０２は、画素領域２０１の画素２００を１行ずつ選択し、選択した画素行のリセット動作や読み出し動作を制御する。垂直走査部２０２は、各行の制御線２２１を介して、各行の画素２００に接続される。垂直走査部２０２は、行単位で、画素２００を制御する。
【００３４】
各列の信号線２３１は、各列の画素２００に共通に接続される。各列の画素２００は、制御線２２１により選択されると、それぞれ、各列の信号線２３１を介して、各列の列信号処理部２０３に画素信号を出力する。
【００３５】
各列の列信号処理部２０３は、各列の信号線２３１の画素信号に対して、それぞれ、アナログからデジタルに変換する。水平走査部２０７は、各列の列選択線２５１を介して列信号処理部２０３を列毎に選択し、列信号処理部２０３に記憶されているデジタルの画素信号を、出力線２６１を介して出力部２０９に転送する。出力部２０９は、デジタルの画素信号を行単位で信号処理部１１３に出力する。
【００３６】
タイミング部２１１は、同期制御部１１５からの制御信号に基づいて、撮像素子１１２の各構成要素に対して、各種のクロック信号や制御信号などを出力する。タイミング２１１は、制御線２７１、２８１および２８５を介して、垂直走査部２０２、列信号処理部２０３および水平走査部２０７に対して、クロック信号や制御信号などを出力する。
【００３７】
図３は、画素２００の構成例を示す回路図である。画素２００は、光電変換部ＰＤ、転送トランジスタＧＳＴ、保持トランジスタＧＳＨ、読み出しトランジスタＧＴＸ、コントロールトランジスタＯＦＣ、保持トランジスタＯＦＳ、および読み出しトランジスタＯＴＸを有する。さらに、画素２００は、フローティングディフュージョン（ＦＤ）３００、リセットトランジスタＲＳＴ、増幅トランジスタＴＤ、および選択トランジスタＳＥＬを有する。各列の画素２００は、それぞれ、各列の信号線２３１に接続される。各列の信号線２３１には、それぞれ、負荷トランジスタ２３１が接続される。
【００３８】
転送部３０１は、転送トランジスタＧＳＴ、保持トランジスタＧＳＨおよび読み出しトランジスタＧＴＸを有する。転送部３０２は、コントロールトランジスタＯＦＣ、保持トランジスタＯＦＳおよび読み出しトランジスタＯＴＸを有する。
【００３９】
垂直走査部２０２は、制御線２２１を介して、転送トランジスタＧＳＴ、保持トランジスタＧＳＨ、読み出しトランジスタＧＴＸ、コントロールトランジスタＯＦＣ、保持トランジスタＯＦＳおよび読み出しトランジスタＯＴＸのゲート信号を制御する。さらに、垂直走査部２０２は、制御線２２１を介して、リセットトランジスタＲＳＴおよび選択トランジスタＳＥＬのゲート信号を制御する。
【００４０】
光電変換部ＰＤは、例えばフォトダイオードであり、光を電荷に変換し、変換した電荷を蓄積する。光電変換部ＰＤは、アノードがグランド電位ノードに接続され、カソードが転送トランジスタＧＳＴおよびコントロールトランジスタＯＦＣに接続される。
【００４１】
光電変換部ＰＤのカソードは、転送トランジスタＧＳＴ、保持トランジスタＧＳＨおよび読み出しトランジスタＧＴＸを介して、ＦＤ３００に接続される。転送トランジスタＧＳＴ、保持トランジスタＧＳＨおよび読み出しトランジスタＧＴＸは、ＭＯＳ電界効果トランジスタである。
【００４２】
光電変換部ＰＤのカソードは、コントロールトランジスタＯＦＣ、保持トランジスタＯＦＳおよび読み出しトランジスタＯＴＸを介して、ＦＤ３００に接続される。コントロールトランジスタＯＦＣ、保持トランジスタＯＦＳおよび読み出しトランジスタＯＴＸは、ＭＯＳ電界効果トランジスタである。ＦＤ３００は、電荷を保持する電荷保持部である。
【００４３】
リセットトランジスタＲＳＴは、ドレインが電源電圧ノードＶｄｄに接続され、ソースがＦＤ３００に接続され、ＦＤ３００の電圧を電源電圧ノードＶｄｄの電圧にリセットする。
【００４４】
増幅トランジスタＴＤは、ゲートがＦＤ３００に接続され、ドレインが電源電圧ノードＶｄｄに接続され、ソースが選択トランジスタＳＥＬのドレインに接続され、ＦＤ３００に保持されている電荷量に応じた電圧を出力する。選択トランジスタＳＥＬは、ソースが信号線２３１に接続され、増幅トランジスタＴＤの出力信号を画素２００の出力信号として、信号線２３１に出力する。
【００４５】
負荷トランジスタＴＬは、ソースとゲートがグランド電位ノードに接続され、ドレインが信号線２３１に接続される。負荷トランジスタＴＬは、増幅トランジスタＴＤとともにソースフォロア回路を構成している。画素２００が信号を出力する場合、負荷トランジスタＴＬは、ゲート接地の定電流源として動作する。
【００４６】
コントロールトランジスタＯＦＣ、増幅トランジスタＴＤおよび負荷トランジスタＴＬ以外のトランジスタは、スイッチとして働き、ゲート信号がハイレベルの場合に導通し（オンし）、ゲート信号がローレベルの場合に遮断する（オフする）。
【００４７】
ＦＤ３００は、電荷を電圧に変換する。ＦＤ３００は、画素信号となる電圧と転送される電荷の関係において、リニアリティが保てる範囲で動作させることが望ましい。そこで、光電変換部ＰＤがオーバーフローする直前の電荷量と、ＦＤ３００における電荷電圧変換のリニアリティが保てる電荷量が略等しくなるように設定する。この設定は、光電変換部ＰＤの容量とＦＤ３００の容量との比が１：１の状態である。
【００４８】
また、保持トランジスタＧＳＨが保持可能な飽和容量をＧＳＨ容量と呼ぶ。また、保持トランジスタＯＦＳが電荷保持可能な飽和容量をＯＦＳ容量と呼ぶ。光電変換部ＰＤの容量とＦＤ３００の容量とＧＳＨ容量とＯＦＳ容量との比は、略１：１：１：３となるように設定されている。ＦＤ３００の電荷電圧変換の変換ゲインは、１倍である。
【００４９】
ここで、光電変換部ＰＤの容量とＦＤ３００の容量とＧＳＨ容量との比は、１：１：１であればよい。光電変換部ＰＤの容量とＯＦＳ容量との比は、１：３に限らず、１以上に設定されていれば、後述する効果がある。
【００５０】
図４は、図２の列信号処理部２０３の構成例を示す図である。列信号処理部２０３は、スイッチ回路４０１、比較器４０２、カウンタ回路４０３、ラッチ回路４０４、演算回路４０５、ＡＮＤ回路４０６およびサンプルホールド容量４０７を有する。制御線２８１は、制御線ｐＳｗＳ、信号線Ｖｒｍｐ、制御線ｐＣＮＴ、制御線ｐＬＴＣおよび制御線ｐＣＡＬを含む。
【００５１】
ＡＮＤ回路４０６は、制御線ｐＳｗＳおよびｐＳｗＨの信号の論理積信号をスイッチ回路４０１に出力する。スイッチ回路４０１は、ＡＮＤ回路４０６の出力信号に応じて、信号線２３１の信号をサンプルホールド容量４０７に書き込む。信号線Ｖｓｉｇは、サンプルホールド容量４０７に接続されている。スイッチ回路４０１は、ＡＮＤ回路４０６の出力信号がハイレベルの場合に導通し、ＡＮＤ回路４０６の出力信号がローレベルの場合に遮断する。
【００５２】
タイミング部２１１は、信号線Ｖｒｍｐに図７のランプ波Ｇ１または判定信号Ｖｊｄを出力する。ランプ波Ｇ１は、図７に示すように、初期電圧から徐々に増加する三角波である。ランプ波Ｇ１の振幅は、サンプルホールド容量４０７に接続されている信号線Ｖｓｉｇの信号の振幅に対して十分に大きければよい。
【００５３】
比較器４０２は、信号線Ｖｓｉｇの信号と信号線Ｖｒｍｐのランプ波Ｇ１を比較し、比較結果をカウンタ回路４０３に出力する。例えば、信号線Ｖｓｉｇの信号と信号線Ｖｒｍｐのランプ波Ｇ１の大小関係が逆転した場合に、比較器４０２がカウンタ回路４０３に出力する出力信号は、ハイレベルからローレベルに変化する。
【００５４】
また、比較器４０２は、信号線Ｖｓｉｇの信号と信号線Ｖｒｍｐの基準信号Ｖｊｄを比較し、比較結果を制御線ｐＳｗＨに出力する。例えば、信号線Ｖｓｉｇの信号が信号線Ｖｒｍｐの基準信号Ｖｊｄより大きい場合に、制御線ｐＳｗＨは、ハイレベルになる。信号線Ｖｓｉｇの信号が信号線Ｖｒｍｐの基準信号Ｖｊｄより小さい場合に、制御線ｐＳｗＨは、ローレベルになる。以下、制御線ｐＳｗＨがハイレベルの場合を高照度の場合といい、制御線ｐＳｗＬがローレベルの場合を低照度の場合という。
【００５５】
タイミング部２１１は、信号線Ｖｒｍｐのランプ波Ｇ１のレベル変化が開始すると、制御線ｐＣＮＴへのクロック信号の出力を開始する。カウンタ回路４０３は、制御線ｐＣＮＴのクロック信号を基にカウンタを行い、比較器４０２の出力信号がハイレベルからローレベルに変化すると、その時点のカウント値を保持してラッチ回路４０４に出力する。このカウント値は、信号線Ｖｓｉｇの信号をアナログからデジタルに変換したデジタル値である。比較器４０２とカウンタ回路４０３とラッチ回路４０４は、アナログデジタル変換部である。
【００５６】
ラッチ回路４０４は、カウンタ回路４０３が出力するカウント値を保持し、制御線ｐＬＴＣの信号に応じて、保持しているカウント値を演算回路４０５に出力する。
【００５７】
演算回路４０５は、演算部であり、制御線ｐＣＡＬの信号に応じて、ラッチ回路４０４が出力するカウント値を記憶し、信号処理を実施し、画素信号を保持する。また、演算回路４０５は、列選択線２５１の信号に応じて、記憶している画素信号を出力線２６１に出力する。
【００５８】
図５は、撮像装置１００の撮影動作を示すタイミングチャートである。フレーム同期信号ＦＳは、フレーム単位の同期信号であり、立ち下がりで有効となる。フレーム同期信号ＦＳは、時刻ｓ０１、ｓ０３、ｓ０６、ｓ０８およびｓ１１の等間隔で立ち下がる。図５の垂直方向は、撮像素子１１２の画素領域２０１を行毎に制御する場合の最初の行から最後の行までの行番号を示す。
【００５９】
時刻ｓ０１およびｓ０６で始まるフレームは、グローバルシャッタ動作における露光を行うフレームである。時刻ｓ０２およびｓ０７では、全画素２００において、同時に、光電変換部ＰＤの電荷はリセットされ、露光が開始する。
【００６０】
時刻ｓ０３およびｓ０８で始まるフレームは、グローバルシャッタ動作における読み出し動作を行うフレームである。時刻ｓ０３およびｓ０８では、全画素２００において、同時に、転送トランジスタＧＳＴは、光電変換部ＰＤに蓄積されている電荷を保持トランジスタＧＳＨに転送することで、露光を終了させる。保持トランジスタＧＳＨは、電荷を保持する。これにより、同時露光によるグローバルシャッタ動作が実現できることになる。
【００６１】
時刻ｓ０４〜ｓ０５と時刻ｓ０９〜ｓ１０では、全画素２００の行順で、読み出しトランジスタＧＴＸは、保持トランジスタＧＳＨに保持されている電荷をＦＤ３００に転送する。増幅トランジスタＴＤは、ＦＤ３００に保持されている電荷量に応じた電圧を、選択トランジスタＳＥＬを介して信号線２３１に出力する。
【００６２】
このように、撮像装置１００は、露光フレームと読み出しフレームを組み合わせてグローバルシャッタ動作を実現する。撮像装置１００は、露光フレームと読み出しフレームを交互に実施することで、動画撮影も可能である。
【００６３】
図６は、撮像素子１１２の制御方法を示すタイミングチャートである。ライン同期信号ＬＳは、ライン単位の同期信号であり、立ち下がりで有効となる。ライン同期信号ＬＳは、フレーム同期信号ＦＳの期間内で、画素領域２０１を行毎に制御する場合の最初の行から最後の行までの同期信号である。
【００６４】
制御線２２１は、制御線ｐＳＥＬ、ｐＲＳＴ、ｐＯＦＣ、ｐＯＦＳ、ｐＯＴＸ、ｐＧＳＴ、ｐＧＳＨおよびｐＧＴＸを含む。制御線ｐＳＥＬは、選択トランジスタＳＥＬのゲートに接続される。制御線ｐＲＳＴは、リセットトランジスタＲＳＴのゲートに接続される。制御線ｐＯＦＣは、コントロールトランジスタＯＦＣのゲートに接続される。制御線ｐＯＦＳは、保持トランジスタＯＦＳのゲートに接続される。制御線ｐＯＴＸは、読み出しトランジスタＯＴＸのゲートに接続される。制御線ｐＧＳＴは、転送トランジスタＧＳＴのゲートに接続される。制御線ｐＧＳＨは、保持トランジスタＧＳＨのゲートに接続される。制御線ｐＧＴＸは、読み出しトランジスタＧＴＸのゲートに接続される。
【００６５】
時刻ｔ１〜ｔ８は、図５の時刻ｓ０２およびｓ０７における全画素同時リセットを実施する行を示す。時刻ｔ１では、ライン同期信号ＬＳが立ち下がる。
【００６６】
時刻ｔ２では、制御線ｐＲＳＴ、ｐＯＦＣ、ｐＯＦＳ、ｐＯＴＸ、ｐＧＳＴ、ｐＧＳＨおよびｐＧＴＸがハイレベルになる。すると、リセットトランジスタＲＳＴ、コントロールトランジスタＯＦＣ、保持トランジスタＯＦＳ、読み出しトランジスタＯＴＸ、転送トランジスタＧＳＴ、保持トランジスタＧＳＨおよび読み出しトランジスタＧＴＸがオン状態になる。これにより、光電変換部ＰＤ、転送部３０１、転送部３０２およびＦＤ３００の電圧は、電源電圧ノードＶｄｄの電圧にリセットされる。
【００６７】
時刻ｔ３では、制御線ｐＧＳＴがローレベルになり、転送トランジスタＧＳＴがオフ状態になる。時刻ｔ４では、制御線ｐＧＳＨがローレベルになり、保持トランジスタＧＳＨがオフ状態になる。時刻ｔ５では、制御線ｐＧＴＸがローレベルになり、読み出しトランジスタＧＴＸがオフ状態になる。これにより、転送部３０１のリセットが解除される。
【００６８】
また、時刻ｔ４では、制御線ｐＯＦＣがローレベルになり、コントロールトランジスタＯＦＣがオフ状態になる。時刻ｔ５では、制御線ｐＯＦＳがローレベルになり、保持トランジスタＯＦＳがオフ状態になる。時刻ｔ６では、制御線ｐＯＴＸがローレベルになり、読み出しトランジスタＧＴＸがオフ状態になる。読み出しトランジスタＧＴＸは、保持トランジスタＯＦＳとＦＤ３００とを切断した状態にする。これにより、転送部３０２および光電変換部ＰＤのリセットが解除される。
【００６９】
時刻ｔ７では、制御線ｐＯＦＳがハイレベルになり、保持トランジスタＯＦＳがオン状態になる。時刻ｔ８では、制御線ｐＯＦＣが第３の電位になる。第３の電位は、ローレベルより高く、ハイレベルより低い電位である。また、時刻ｔ８では、制御線ｐＲＳＴがローレベルになり、リセットトランジスタＲＳＴがオフ状態になり、ＦＤ３００のリセットが解除される。
【００７０】
コントロールトランジスタＯＦＣは、制御線ｐＯＦＣが第３の電位になると、光電変換部ＰＤでオーバーフローした電荷を、保持トランジスタＧＳＨでなく、保持トランジスタＯＦＳに導く。光電変換部ＰＤは、所定量の電荷を蓄積可能である。光電変換部ＰＤで所定量を超えた電荷は、コントロールトランジスタＯＦＣを介して、保持トランジスタＯＦＳに流れ込む。保持トランジスタＯＦＳは、コントロールトランジスタＯＦＣを介して、光電変換部ＰＤからオーバーフローした電荷を保持する保持部である。
【００７１】
時刻ｔ２では、転送トランジスタＧＳＴがオフ状態になる。その後、時刻ｔ３において、コントロールトランジスタＯＦＣがオフ状態になると、露光が開始する。すなわち、光電変換部ＰＤは、リセットが解除され、電荷蓄積期間が開始する。
【００７２】
時刻ｔ９〜ｔ１２は、図５の時刻ｓ０３およびｓ０８における全画素同時転送を実施する行を示す。時刻ｔ９では、ライン同期信号ＬＳがローレベルになる。
【００７３】
時刻ｔ１０では、制御線ｐＧＳＴおよびｐＧＳＨがハイレベルにあり、転送トランジスタＧＳＴおよび保持トランジスタＧＳＨがオン状態になる。転送トランジスタＧＳＴは、光電変換部ＰＤに蓄積されている電荷を保持トランジスタＧＳＨに転送する。保持トランジスタＧＳＨは、保持部であり、転送された電荷を保持する。
【００７４】
時刻ｔ１１では、制御線ｐＯＦＣがローレベルになり、コントロールトランジスタＯＦＣがオフ状態になる。コントロールトランジスタＯＦＣは、オーバーフローした電荷を転送を終了する。
【００７５】
時刻ｔ１２では、制御線ｐＧＳＴがローレベルになり、転送トランジスタＧＳＴがオフ状態になる。転送トランジスタＧＳＴは、光電変換部ＰＤに蓄積されている電荷の転送を終了する。これにより、露光が終了し、光電変換部ＰＤの電荷蓄積期間が終了する。
【００７６】
図７は、図５の時刻ｓ０４〜ｓ０５と時刻ｓ０９〜ｓ１０において、行毎に画素２００の信号を読み出す動作を示す波形図である。信号線Ｖｓｉｇは、サンプルホールド容量４０７から比較器４０２の入力端子に接続される。信号線Ｖｒｍｐは、タイミング部２１１から比較器４０２に入力端子に接続される。図７の垂直方向は電圧Ｖを示し、図７の水平方向は時間ｔを示す。電圧Ｖは、ランプ波Ｇ１の初期電圧を基準した電圧である。
【００７７】
期間ｔｒ１では、列信号処理部２０３は、初期設定する。初期設定は、例えば、比較器４０２の入力信号のクランプを実施する。制御線ｐＳｗＨおよびｐＳｗＳがハイレベルになる。ＡＮＤ回路４０６は、ハイレベルを出力し、スイッチ回路４０１は、信号線２３１を信号線Ｖｓｉｇに接続する。サンプルホールド容量４０７は、信号線２３１の信号を保持する。比較器４０２は、内部で、信号線ＶｓｉｇおよびＶｒｍｐの信号を基準レベルとしてクランプする。
【００７８】
図６の時刻ｔ１３では、ライン同期信号ＬＳがローレベルになる。時刻ｔ１４では、制御線ｐＳＥＬがハイレベルになり、選択トランジスタＳＥＬがオン状態になる。
【００７９】
また、時刻ｔ１４では、制御線ｐＲＥＳがハイレベルになり、リセットトランジスタＳＥＬがオン状態になる。リセットトランジスタＳＥＬは、ＦＤ３００を電源電圧ノードＶｄｄの電圧にリセットする。
【００８０】
時刻ｔ１５では、制御線ｐＲＥＳがハイレベルになり、リセットトランジスタＳＥＬがオン状態になる。リセットトランジスタＳＥＬは、ＦＤ３００を電源電圧ノードＶｄｄの電圧にリセットする。保持トランジスタＧＳＨおよびＯＦＳは、それぞれ、上記の電荷を保持した状態を維持する。
【００８１】
図７の期間ｔｔ１は、図６の時刻ｔ１５の後の期間である。期間ｔｔ１では、増幅トランジスタＴＤは、ＦＤ３００のリセット解除に基づくＮ信号Ｖｎ＿Ｈを、選択トランジスタＳＥＬおよびスイッチ回路４０１を介して、信号線Ｖｓｉｇに出力する。Ｎ信号Ｖｎ＿Ｈは、サンプルホールド容量４０７に保持される。
【００８２】
なお、期間ｔｔ１の後、タイミング部２１１は、制御線ｐＳｗＳをローレベルにし、スイッチ回路４０１をオフ状態にしてもよい。Ｎ信号Ｖｎ＿Ｈは、サンプルホールド容量４０７に保持される。
【００８３】
期間ｔｒ２では、タイミング部２１１は、信号線Ｖｒｍｐｎのランプ波Ｇ１のレベル変化を開始し、制御線ｐＣＮＴのクロック信号の出力を開始する。カウンタ回路４０３は、クロック信号に基づくカウント値のカウントを開始する。比較器４０２は、信号線ＶｓｉｇのＮ信号Ｖｎ＿Ｈと信号線Ｖｒｍｐのランプ波Ｇ１とを比較する。
【００８４】
期間ｔｎｇｓは、カウント回路４０３のＮ信号Ｖｎ＿Ｈのカウント期間である。期間ｔｎｇｓの終了時刻では、ランプ波Ｇ１とＮ信号Ｖｎ＿Ｈの大小関係が逆転し、比較器４０２の出力信号は、ハイレベルからローレベルに変化する。すると、カウンタ回路４０３は、その時点のカウント値をラッチ回路４０３に出力する。このカウント値は、Ｎ信号Ｖｎ＿Ｈをアナログからデジタルに変換したデジタル値ｃｎｇｓである。ラッチ回路４０３および演算回路４０５は、Ｎ信号Ｖｎ＿Ｈのデジタル値ｃｎｇｓを保持する。
【００８５】
次に、図６の時刻ｔ１６〜ｔ１８の処理が行われる。時刻ｔ１６では、制御線ｐＧＴＸがハイレベルになり、読み出しトランジスタＧＴＸがオン状態なる。読み出しトランジスタＧＴＸは、保持トランジスタＧＳＨに保持されている電荷をＦＤ３００に転送する。ＦＤ３００は、保持部であり、転送された電荷を保持する。
【００８６】
時刻ｔ１７では、制御線ｐＧＳＨがローレベルになり、保持トランジスタＧＳＨがオフ状態なる。時刻ｔ１８では、制御線ｐＧＴＸがローレベルになり、読み出しトランジスタＧＴＸがオフ状態なる。読み出しトランジスタＧＴＸは、保持トランジスタＧＳＨに保持されている電荷の転送を終了する。なお、保持トランジスタＯＦＳは、オーバーフロー電荷を保持した状態を維持する。タイミング部２１１は、制御線ｐＳｗＳをハイレベルにし、スイッチ回路４０１をオン状態にする。
【００８７】
図７の期間ｔｔ２では、増幅トランジスタＴＤは、ＦＤ３００に保持されている光電変換に基づくＳ信号ＶｇｓＬまたはＶｇｓＨを、選択トランジスタＳＥＬおよびスイッチ回路４０１を介して信号線Ｖｓｉｇに出力する。Ｓ信号ＶｇｓＬは、光電変換部ＰＤが低照度の光を入射した場合の信号である。Ｓ信号ＶｇｓＨは、光電変換部ＰＤが高照度の光を入射した場合の信号である。
【００８８】
低照度の場合、画素２００は、Ｓ信号ＶｇｓＬを出力し、光電変換部ＰＤの電荷はオーバーフローせず、保持トランジスタＯＦＳには電荷が保持されない。高照度の場合、画素２００は、Ｓ信号ＶｇｓＨを出力し、光電変換部ＰＤの電荷はオーバーフローし、保持トランジスタＯＦＳには電荷が保持される。
【００８９】
なお、期間ｔｔ２の後、タイミング部２１１は、制御線ｐＳｗＳをローレベルにし、スイッチ回路４０１をオフ状態にしてもよい。サンプルホールド容量４０７は、Ｓ信号ＶｇｓＬまたはＶｇｓＨを保持する。
【００９０】
まず、画素２００がＳ信号ＶｇｓＨを出力する場合を説明する。期間ｔｒ３では、タイミング部２１１は、信号線Ｖｒｍｐに対して、固定レベルの基準信号Ｖｊｄを出力する。比較器４０２は、信号線ＶｓｉｇのＳ信号ＶｇｓＨと信号線Ｖｒｍｐの基準信号Ｖｊｄとを比較する。比較器４０２は、Ｓ信号ＶｇｓＨが基準信号Ｖｊｄより大きいので、制御線ｐＳｗＨにハイレベルを出力する。制御線ｐＳｗＨがハイレベルであるので、ＡＮＤ回路４０６はハイレベルを出力し、スイッチ回路４０１はオン状態になる。
【００９１】
次に、画素２００がＳ信号ＶｇｓＬを出力する場合を説明する。期間ｔｒ３では、比較器４０２は、Ｓ信号ＶｇｓＬが基準信号Ｖｊｄより小さいので、制御線ｐＳｗＨにローレベルを出力する。ＡＮＤ回路４０６はローレベルを出力し、スイッチ回路４０１はオフ状態になる。サンプルホールド容量４０７は、Ｓ信号ＶｇｓＬを保持している。
【００９２】
期間ｔｔ３は、図６の時刻ｔ１９以後の期間に対応する。時刻ｔ１９では、制御線ｐＯＴＸがハイレベルになり、読み出しトランジスタＯＴＸがオン状態になる。読み出しトランジスタＯＴＸは、保持トランジスタＯＦＳとＦＤ３００とを接続した状態にする。読み出しトランジスタＯＴＸは、保持トランジスタＯＦＳのオーバーフロー電荷をＦＤ３００に転送する。ＦＤ３００は、上記で読み出しトランジスタＧＴＸにより転送された電荷に対して、読み出しトランジスタＯＴＸにより転送された電荷を加算し、加算された電荷を保持する。
【００９３】
読み出しトランジスタＯＴＸは、保持トランジスタＯＦＳの容量とＦＤ３００の容量とを接続する。ＦＤ３００の容量と保持トランジスタＯＦＳの容量との比は、略１：３となっている。保持トランジスタＯＦＳとＦＤ３００の容量の電荷から電圧への変換ゲインは、ＦＤ３００の容量のみの場合の変換ゲインに対して、１／４倍である。
【００９４】
なお、低照度の場合、画素２００は、Ｓ信号ＶｇｓＬを出力し、光電変換部ＰＤの電荷はオーバーフローせず、保持トランジスタＯＦＳには電荷が保持されていない。
【００９５】
これにより、図７の期間ｔｔ３では、低照度の場合、信号線Ｖｓｉｇでは、Ｓ信号ＶｇｓＬがＳ信号ＶｇｏＬに低下する。Ｓ信号ＶｇｏＬは、Ｓ信号ＶｇｓＬの１／４倍の信号である。Ｓ信号ＶｇｏＬは、保持トランジスタＧＳＨの容量に保持されていた電荷に対応する信号である。
【００９６】
同様に、高照度の場合、信号線Ｖｓｉｇでは、Ｓ信号ＶｇｓＨがＳ信号ＶｇｏＨに低下する。Ｓ信号ＶｇｏＨは、保持トランジスタＧＳＨの容量に保持されていた電荷と保持トランジスタＯＦＳの容量に保持されていた電荷が加算された電荷に対応する信号である。
【００９７】
高照度の場合、信号線Ｖｓｉｇには、Ｓ信号ＶｇｏＨが出力され、上記のように、スイッチ回路４０１がオン状態になる。サンプルホールド容量４０７は、Ｓ信号ＶｇｏＨを保持する。なお、期間ｔｔ３の後、タイミング部２１１は、制御線ｐＳｗＳをローレベルにし、スイッチ回路４０１をオフ状態にしてもよい。サンプルホールド容量４０７は、Ｓ信号ＶｇｏＨを保持する。
【００９８】
低照度の場合、信号線Ｖｓｉｇには、Ｓ信号ＶｇｏＬが出力され、上記のように、スイッチ回路４０１がオフ状態になる。サンプルホールド容量４０７は、Ｓ信号ＶｇｓＬを保持したままである。
【００９９】
期間ｔｒ４では、タイミング部２１１は、信号線Ｖｒｍｐｎのランプ波Ｇ１のレベル変化を開始し、制御線ｐＣＮＴのクロック信号の出力を開始する。カウンタ回路４０３は、クロック信号に基づくカウント値のカウントを開始する。
【０１００】
高照度の場合、比較器４０２は、信号線ＶｓｉｇのＳ信号ＶｇｏＨと信号線Ｖｒｍｐのランプ波Ｇ１とを比較する。期間ｔｓｇｏＨは、カウント回路４０３のＳ信号ＶｇｏＨのカウント期間である。期間ｔｓｇｏＨの終了時刻では、ランプ波Ｇ１とＳ信号ＶｇｏＨの大小関係が逆転し、比較器４０２の出力信号は、ハイレベルからローレベルに変化する。すると、カウンタ回路４０３は、その時点のカウント値をラッチ回路４０３に出力する。このカウント値は、Ｓ信号ＶｇｏＨをアナログからデジタルに変換したデジタル値ｃｓｇｏＨである。ラッチ回路４０３および演算回路４０５は、Ｓ信号ＶｇｏＨのデジタル値ｃｓｇｏＨを保持する。
【０１０１】
低照度の場合、比較器４０２は、信号線ＶｓｉｇのＳ信号ＶｇｓＬと信号線Ｖｒｍｐのランプ波Ｇ１とを比較する。期間ｔｓｇｓＬは、カウント回路４０３のＳ信号ＶｇｓＬのカウント期間である。期間ｔｓｇｓＬの終了時刻では、ランプ波Ｇ１とＳ信号ＶｇｓＬの大小関係が逆転し、比較器４０２の出力信号は、ハイレベルからローレベルに変化する。すると、カウンタ回路４０３は、その時点のカウント値をラッチ回路４０３に出力する。このカウント値は、Ｓ信号ＶｇｓＬをアナログからデジタルに変換したデジタル値ｃｓｇｓＬである。ラッチ回路４０３および演算回路４０５は、Ｓ信号ＶｇｓＬのデジタル値ｃｓｇｓＬを保持する。
【０１０２】
期間ｔｒ４のランプ波Ｇ１の変化率は、期間ｔｒ２のランプ波Ｇ１の変化率と同じである。期間ｔｒ４のランプ波Ｇ１の最大レベルは、基準信号Ｖｊｄのレベルでよい。
【０１０３】
期間ｔｔ４は、図６の時刻ｔ２０〜ｔ２１の期間に対応する。時刻ｔ２０では、制御信号ｐＲＳＴがハイレベルになり、リセットトランジスタＲＳＴがオン状態になる。読み出しトランジスタＯＴＸは、オン状態を維持している。リセットトランジスタＲＳＴは、保持トランジスタＯＦＳの容量とＦＤ３００の容量を電源電圧ノードＶｄｄの電圧にリセットする。
【０１０４】
時刻ｔ２１では、制御信号ｐＲＳＴがローレベルになり、リセットトランジスタＲＳＴがオフ状態になる。リセットトランジスタＲＳＴは、保持トランジスタＯＦＳの容量とＦＤ３００の容量のリセットを解除する。
【０１０５】
これにより、期間ｔｔ４では、画素２００は、保持トランジスタＯＦＳの容量とＦＤ３００の容量のリセット解除に基づくＮ信号Ｖｎ＿Ｌを出力する。高照度の場合、タイミング部２１１は、制御線ｐＳｗＳをハイレベルにし、スイッチ回路４０１をオン状態にし、サンプルホールド容量４０７は、Ｎ信号Ｖｎ＿Ｌを保持する。Ｎ信号Ｖｎ＿Ｌは、読み出しトランジスタＯＴＸが保持トランジスタＯＦＳの容量とＦＤ３００の容量とを接続した場合のＮ信号である。
【０１０６】
低照度の場合、スイッチ回路４０１は、オフ状態を維持し、サンプルホールド容量４０７は、Ｓ信号ＶｇｓＬを保持した状態を維持する。
【０１０７】
期間ｔｒ５では、タイミング部２１１は、信号線Ｖｒｍｐｎのランプ波Ｇ１のレベル変化を開始し、制御線ｐＣＮＴのクロック信号の出力を開始する。カウンタ回路４０３は、クロック信号に基づくカウント値のカウントを開始する。高照度の場合、比較器４０２は、信号線ＶｓｉｇのＮ信号Ｖｎ＿Ｌと信号線Ｖｒｍｐのランプ波Ｇ１とを比較する。
【０１０８】
期間ｔｎｇｏは、カウント回路４０３のＮ信号Ｖｎ＿Ｌのカウント期間である。期間ｔｎｇｏの終了時刻では、ランプ波Ｇ１とＮ信号Ｖｎ＿Ｌの大小関係が逆転し、比較器４０２の出力信号は、ハイレベルからローレベルに変化する。すると、カウンタ回路４０３は、その時点のカウント値をラッチ回路４０３に出力する。このカウント値は、Ｎ信号Ｖｎ＿Ｌをアナログからデジタルに変換したデジタル値ｃｎｇｏである。ラッチ回路４０３および演算回路４０５は、Ｎ信号Ｖｎ＿Ｌのデジタル値ｃｎｇｏを保持する。
【０１０９】
演算回路４０５は、制御線ｐＳｗＨがローレベルであり、低照度の場合、Ｓ信号ＶｇｓＬのデジタル値ｃｓｇｓＬとＮ信号Ｖｎ＿Ｈのデジタル値ｃｎｇｓとの差分を演算し、その差分をＳ信号ＶｇｓＬの画素値として記憶する。
【０１１０】
また、演算回路４０５は、制御線ｐＳｗＨがハイレベルであり、高照度の場合、Ｓ信号ＶｇｏＨのデジタル値ｃｓｇｏＨとＮ信号Ｖｎ＿Ｌのデジタル値ｃｎｇｏとの差分を演算し、その差分の４倍の値をＳ信号ＶｇｏＨの画素値として記憶する。この４倍は、保持トランジスタＯＦＳの容量とＦＤ３００の容量の変換ゲインが１／４になっているための補正処理である。これにより、演算回路４０５は、低照度の場合の画素値に対して、高照度の場合の画素値の変換ゲインを補正することができる。
【０１１１】
低照度の場合の画素値と低照度の場合の画素値の電荷電圧変換の変換ゲインの違いを補正するため、演算回路４０５は、Ｓ信号ＶｇｏＨのデジタル値ｃｓｇｏＨとＮ信号Ｖｎ＿Ｌのデジタル値ｃｎｇｏとの差分を補正する。なお、演算回路４０５は、その補正の代わりに、上記のＳ信号ＶｇｓＬのデジタル値ｃｓｇｓＬとＮ信号Ｖｎ＿Ｈのデジタル値ｃｎｇｓとの差分を補正してもよい。
【０１１２】
期間ｔｔ５は、図６の時刻ｔ２２〜ｔ２４の期間に対応する。時刻ｔ２２では、制御線ｐＯＦＳがローレベルになり、保持トランジスタＯＦＳがオフ状態になる。時刻ｔ２３では、制御線ｐＯＴＸがローレベルになり、読み出しトランジスタＯＴＸがオフ状態になる。読み出しトランジスタＯＴＸは、ＦＤ３００の容量を保持トランジスタＯＦＳの容量から切断する。ＦＤ３００の容量の電荷電圧変換の変換ゲインは、１倍に戻る。
【０１１３】
時刻ｔ２４では、制御信号ｐＳＥＬがローレベルになり、選択トランジスタＳＥＬがオフ状態になる。選択トランジスタＳＥＬは、増幅トランジスタＴＤを信号線２３１から切断する。その後、次のライン同期信号ＬＳがローベルになり、次の行の処理が開始する。
【０１１４】
水平走査部２０７は、各列の列選択線２５１を介して、各列の列信号処理部２０３の演算回路４０５を順に選択する。各列の演算回路４０５は、順に、各列の画素値を出力線２６１を介して出力部２０９に出力する。
【０１１５】
以上のように、撮像装置１００は、一回の撮影で、グローバルシャッタ機能とダイナミックレンジ拡大処理を同時に実現し、画素２００が扱える電荷量を増大させることができる。撮像素子１１２は、光電変換部ＰＤのオーバーフロー電荷を保持するための保持トランジスタＯＦＳを用いて、全画素２００の同時露光によるグローバルシャッタ動作を実現する。グローバルシャッタ動作では、全画素２００が同時露光されるので、動きのある被写体のずれを防止することができる。
【０１１６】
また、撮像素子１１２は、保持トランジスタＯＦＳおよびＧＳＨに保持された電荷を加算することにより、光電変換部ＰＤの電荷がオーバーフローした場合の画素値を生成することができる。また、撮像素子１１２は、高照度のＳ信号ＶｇｓＨの場合には電荷電圧変換の変換ゲインを１／４倍にし、低照度のＳ信号ＶｇｓＬの場合には電荷電圧変換の変換ゲインを１倍にすることより、ダイナックレンジが拡大したＨＤＲ処理を実現することができる。期間ｔｒ４の１回のＳ信号のアナログデジタル変換を行うだけで、ＨＤＲ処理を実現できるので、フレームレートを向上させることができる。
【０１１７】
撮像装置１００は、デジタルカメラ、ビデオカメラの他、スマートフォン、タブレット、工業用カメラ、医療用カメラ、車載カメラ等に適用可能である。
【０１１８】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０１１９】
１００  撮像装置、１１２  撮像素子、２００  画素、２０３  列信号処理部、３００  ＦＤ、ＰＤ  光電変換部、ＧＳＴ  転送トランジスタ、ＧＳＨ  保持トランジスタ、ＧＴＸ  読み出しトランジスタ、ＯＦＣ  コントロールトランジスタ、ＯＦＳ  保持トランジスタ、ＯＴＸ  読み出しトランジスタ
【図１】
2020178163.tif 000003
【図２】
2020178163.tif 000004
【図３】
2020178163.tif 000005
【図４】
2020178163.tif 000006
【図５】
2020178163.tif 000007
【図６】
2020178163.tif 000008
【図７】
2020178163.tif 000009