(57)【要約】【課題】電気特性が良好な半導体装置及びその作製方法を提供する。【解決手段】絶縁層上に形成された酸化物半導体層と、酸化物半導体層の一部と重なるソース電極層及びドレイン電極層と、酸化物半導体層の一部と接するゲート絶縁層と、ゲート絶縁層上にゲート電極層と、を有するトランジスタにおいて、ソース電極層と酸化物半導体層、及びドレイン電極層と酸化物半導体層のそれぞれの間にｎ型の導電型を有するバッファ層を形成することで、寄生抵抗を低減させ、トランジスタのオン電流特性を向上させる。【選択図】図１
2020178132.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層上に形成された酸化物半導体層と、前記酸化物半導体層の一部と重なるソース電極層及びドレイン電極層と、前記酸化物半導体層の一部と接するゲート絶縁層と、前記ゲート絶縁層上にゲート電極層と、を有し、前記ソース電極層と前記酸化物半導体層、及び前記ドレイン電極層と前記酸化物半導体層のそれぞれの間には、ｎ型の導電型を有するバッファ層が形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いた半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置
全般を指す。例えば、トランジスタは半導体装置であり、該トランジスタを含む液晶表示
装置や発光装置などの電気光学装置、半導体回路及び電子機器なども半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）の様な
電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコ
ン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されてい
る。
【０００４】
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満である
インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いた
トランジスタが開示されている（特許文献１参照）。
【０００５】
また、酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジス
タよりも動作が速く、表示装置の駆動回路や高速のメモリ回路等を構成することもできる
。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
例えば、表示装置の駆動回路に用いるトランジスタには、動作が速いことが要求される。
特に、表示部が高精細であればあるほど、表示画像の書き込み時間が短くなるため、駆動
回路に用いるトランジスタは、オン電流が高く、高速動作が可能なものが望まれている。
【０００８】
従って、本発明の一態様は、オン電流が高く、高速動作が可能なトランジスタ及びその作
製方法を提供することを目的の一つとする。また、該トランジスタを含む半導体装置を提
供することを目的の一つとする。
【課題を解決するための手段】
【０００９】
本明細書で開示する本発明の一態様は、トランジスタのチャネル形成領域である酸化物半
導体層と、ソース電極またはドレイン電極である金属層との間にｎ型の導電型を有するバ
ッファ層を形成することにより、寄生抵抗を低減させ、トランジスタのオン電流特性を向
上させるものである。
【００１０】
本明細書で開示する本発明の一態様は、絶縁層上に形成された酸化物半導体層と、酸化物
半導体層の一部と重なるソース電極層及びドレイン電極層と、酸化物半導体層の一部と接
するゲート絶縁層と、ゲート絶縁層上にゲート電極層と、を有し、ソース電極層と酸化物
半導体層、及びドレイン電極層と酸化物半導体層のそれぞれの間には、ｎ型の導電型を有
するバッファ層が形成されていることを特徴とする半導体装置である。
【００１１】
上記ソース電極層及びドレイン電極層には、アルミニウム、クロム、銅、タンタル、チタ
ン、モリブデン、タングステンから選ばれた元素を主成分とする単膜、合金膜、または、
それらの積層膜を用いることができる。
【００１２】
また、上記バッファ層には、インジウム酸化物、インジウム錫酸化物、インジウム亜鉛酸
化物、錫酸化物、亜鉛酸化物、錫亜鉛酸化物から選ばれた一つの金属酸化物であるか、ま
たは該金属酸化物にアルミニウム、ガリウム、シリコンから選ばれた元素が一つ以上含ま
れている材料を用いることができる。この構成とすることで、ソース電極層及びドレイン
電極層と酸化物半導体層との間の寄生抵抗を低減することができる。
【００１３】
また、本明細書で開示する本発明の他の一態様は、絶縁表面を有する基板上に絶縁層を形
成し、絶縁層上に酸化物半導体層を島状に形成し、酸化物半導体層上にｎ型の導電型を有
するバッファ層及び金属層を成膜し、バッファ層及び金属層を選択的にエッチングするこ
とにより酸化物半導体層の一部と重なるようにバッファ層及び金属層からなるソース領域
とドレイン領域を形成し、酸化物半導体層、ソース領域及びドレイン領域を覆う様にゲー
ト絶縁層を形成し、ゲート絶縁層上に酸化物半導体層の一部と重なる様にゲート電極層を
形成することを特徴とする半導体装置の作製方法である。
【発明の効果】
【００１４】
本発明の一態様により、酸化物半導体層とソース電極層及びドレイン電極層として用いる
金属層との間の寄生抵抗を低減することができ、オン電流が高く、高速動作が可能なトラ
ンジスタを含む半導体装置及びその作製方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】半導体装置を説明する平面図及び断面図。
【図２】半導体装置の作製方法を説明する工程断面図。
【図３】半導体装置の一態様を説明する平面図。
【図４】半導体装置の一態様を説明する断面図。
【図５】半導体装置の一態様を説明する断面図。
【図６】半導体装置の一態様を説明する断面図。
【図７】電子機器を示す図。
【図８】半導体装置を説明する断面図。
【図９】マイナスゲートＢＴストレス印加前後のトランジスタのＩ−Ｖ特性。
【図１０】科学計算のモデルとマイナスゲートＢＴストレス時の電界強度分布。
【図１１】負電荷挿入時のトランジスタのＩ−Ｖ特性と電流密度分布（ドレイン電圧＋０．１Ｖ時）。
【図１２】負電荷挿入時のトランジスタのＩ−Ｖ特性と電流密度分布（ドレイン電圧＋３Ｖ時）。
【図１３】バッファ層を有するトランジスタの断面ＴＥＭ写真とその模式図。
【発明を実施するための形態】
【００１６】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば
容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符
号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを
同じくし、特に符号を付さない場合がある。
【００１７】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
【００１８】
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及び半導体装置の作製方法の一形態
を説明する。
【００１９】
本発明の一態様である半導体装置の例として、トップゲート型トランジスタの平面図及び
断面図を図１に示す。ここで、図１（Ａ）は上面図であり、図１（Ｂ）及び図１（Ｃ）は
それぞれ、図１（Ａ）におけるＡ−Ｂ断面及びＣ−Ｄ断面における断面図である。また、
トランジスタ１５１は、ソース領域及びドレイン領域が半導体層の上部に接して形成され
ていることから、トップゲート型と呼ばれることに加え、トップコンタクト型とも呼ばれ
る。
【００２０】
図１に示すトランジスタ１５１は、基板１００上に、絶縁層１０２、酸化物半導体層１０
６、ソース電極層１０８ａ、ドレイン電極層１０８ｂ、ゲート絶縁層１１２、ゲート電極
層１１４を有する。ここで、酸化物半導体層１０６とソース電極層１０８ａ、及び酸化物
半導体層１０６とドレイン電極層１０８ｂのそれぞれの間には、バッファ層１０７ａ、１
０７ｂが形成されている。なお、本明細書では、説明を容易にするためにソース電極層１
０８ａとバッファ層１０７ａを一体としてソース領域、ドレイン電極層１０８ｂとバッフ
ァ層１０７ｂを一体としてドレイン領域と呼ぶことがある。また、本実施の形態における
酸化物半導体層を用いたトランジスタは、ｎチャネル型である。
【００２１】
なお、トランジスタ１５１は、図８（Ａ）、（Ｂ）、（Ｃ）の断面図に示すような構成で
あってもよい。図８（Ａ）は酸化物半導体層１０６において、チャネル形成領域の膜厚が
薄く形成されている構成である。図８（Ｂ）は、バッファ層１０７ａ、１０７ｂ上におい
て、段差を有する様にソース電極層１０８ａ、ドレイン電極層１０８ｂが形成されている
構成である。図８（Ｃ）は、図８（Ａ）及び図８（Ｂ）が組み合わさった構成である。こ
れらの構成のトランジスタは、図１（Ｂ）の断面図に示す構成のトランジスタと同等の電
気特性を有する。
【００２２】
絶縁層１０２の材料には、酸化シリコン、酸化窒化シリコン、ＧａｘＡｌ２−ｘＯ３＋ｙ
（０≦ｘ≦２、０＜ｙ＜１、ｘは０以上２以下の値、ｙは０より大きく、１より小さい値
）で示される酸化アルミニウム、酸化ガリウム、または酸化ガリウムアルミニウム、また
はこれらの混合材料などを用いることができる。また、絶縁層１０２は、前述の材料と酸
化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウムま
たはこれらの混合材料などとの積層であっても良い。例えば、絶縁層１０２を窒化シリコ
ン層と酸化シリコン層の積層構造とすると、基板などからトランジスタ１５１への水分の
混入を防ぐことができる。絶縁層１０２を積層構造で形成する場合、酸化物半導体層１０
６と接する側を酸化シリコン、酸化窒化シリコン、酸化アルミニウム、これらの混合材料
などの酸化物層とするとよい。なお、絶縁層１０２はトランジスタ１５１の下地層として
機能する。
【００２３】
用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含
むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用い
たトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加
えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ
）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有するこ
とが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好まし
い。
【００２４】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００２５】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、
Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｇ
ａ−Ｏ系の材料、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料（ＩＧＺＯと
も表記する）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−
Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材
料、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｃｅ−Ｚｎ
−Ｏ系の材料、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−
Ｓｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系の材
料、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｏ−Ｚｎ
−Ｏ系の材料、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−
Ｙｂ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系の材料、四元系金属の酸化物であるＩ
ｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ
−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｈｆ−
Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ−Ｏ系の材料を用いることができる。
【００２６】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、ＩｎとＧａとＺｎを主成分
として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、Ｉｎ
とＧａとＺｎ以外の金属元素が入っていてもよい。
【００２７】
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でな
い）で表記される材料を用いた薄膜により形成することができる。ここで、Ｍは、Ｚｎ、
Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一つ、または複数の金属元素を示す。例えば、Ｍ
として、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎまたはＧａ及びＣｏなどを用いることができ
る。
【００２８】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ−Ｏ系
の材料やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝
１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：
１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）
の原子比のＩｎ−Ｓｎ−Ｚｎ−Ｏ系の材料やその組成の近傍の酸化物を用いるとよい。
【００２９】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
【００３０】
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
【００３１】
また、結晶性を有する酸化物半導体では、よりバルク欠陥を低減することができ、表面の
平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表
面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、
具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好まし
くは０．１ｎｍ以下の表面上に形成するとよい。
【００３２】
酸化物半導体層と下地である酸化物絶縁層とが接することで、絶縁層１０２と酸化物半導
体層１０６との界面準位及び酸化物半導体層１０６中の酸素欠損を低減することができる
。上記界面準位及び酸素欠損の低減により、トランジスタ１５１のしきい値電圧の経時変
化を小さくすることができる。
【００３３】
トランジスタ１５１のソース領域及びドレイン領域において、酸化物半導体層１０６と接
する側は、ｎ型の導電型を有するバッファ層１０７ａ、１０７ｂで形成する。該バッファ
層を形成することで、酸化物半導体層１０６とソース電極層１０８ａ、及び酸化物半導体
層１０６とドレイン電極層１０８ｂのそれぞれの間の寄生抵抗を下げることができ、トラ
ンジスタのオン電流の増加や回路の周波数特性を向上させることができる。特にトランジ
スタのチャネル長が５μｍ以下の場合において、その効果が顕著に現れる。なお、ここで
の寄生抵抗の低下は、主に酸化物半導体層１０６とソース電極層１０８ａまたはドレイン
電極層１０８ｂとの間の接触抵抗が低減することにより起こるものである。
【００３４】
ｎ型の導電型を有するバッファ層１０７ａ、１０７ｂに用いることのできる代表的な材料
としては、インジウム酸化物（Ｉｎ−Ｏ系の材料）、インジウム錫酸化物（Ｉｎ−Ｓｎ−
Ｏ系の材料）、インジウム亜鉛酸化物（Ｉｎ−Ｚｎ−Ｏ系の材料）、錫酸化物（Ｓｎ−Ｏ
系の材料）、亜鉛酸化物（Ｚｎ−Ｏ系の材料）、錫亜鉛酸化物（Ｓｎ−Ｚｎ−Ｏ系の材料
）などの金属酸化物があり、それにアルミニウム（Ａｌ）、ガリウム（Ｇａ）、シリコン
（Ｓｉ）から選ばれた元素が一つ以上含まれていても良い。また、チタン酸化物（Ｔｉ−
Ｏ系の材料）、チタンニオブ酸化物（Ｔｉ−Ｎｂ−Ｏ系の材料）、モリブデン酸化物（Ｍ
ｏ−Ｏ系の材料）、タングステン酸化物（Ｗ−Ｏ系の材料）、マグネシウム酸化物（Ｍｇ
−Ｏ系の材料）、カルシウム酸化物（Ｃａ−Ｏ系の材料）、ガリウム酸化物（Ｇａ−Ｏ系
の材料）等を用いることができる。また、上記材料に窒素（Ｎ）が含まれていても良い。
【００３５】
ソース電極層１０８ａ及びドレイン電極層１０８ｂに用いる金属層としては、例えば、ア
ルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元
素を含む金属膜、または上述した元素を成分とする合金膜（窒化チタン膜、窒化モリブデ
ン膜、窒化タングステン膜）や、それらの積層を用いることができる。例えば、アルミニ
ウム、銅などの金属膜の一方の面または双方の面にチタン、モリブデン、タングステンな
どの高融点金属膜またはそれらの窒化膜（窒化チタン膜、窒化モリブデン膜、窒化タング
ステン膜等）を積層させた構成としても良い。
【００３６】
なお、ソース電極及びドレイン電極がゲート絶縁層と接する構造では、ゲート絶縁層の耐
圧低下を防止するために、酸素を引き抜く作用が弱い金属膜をソース電極及びドレイン電
極に用いることが好ましい。該金属膜としては、例えば、モリブデンやタングステンなど
を用いることができる。ただし、ソース電極及びドレイン電極が積層である場合には、少
なくともゲート絶縁層と接する側が該金属膜であれば良い。
【００３７】
ゲート絶縁層１１２には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シ
リコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミ
ニウム、酸化ハフニウム、酸化ガリウム、酸化ランタンまたはこれらの混合材料を用いる
ことができ、プラズマＣＶＤ法、またはスパッタ法等により形成することができる。また
、ゲート絶縁層１１２は単層に限らず、上記複数の材料の積層であっても良い。
【００３８】
なお、ゲート絶縁層１１２には、酸化物半導体層と同種の成分を含む絶縁材料を用いるこ
とが好ましい。この様な材料は、酸化物半導体層との界面の状態を良好に保つことができ
る。ここで、「酸化物半導体層と同種の成分」とは、酸化物半導体層の構成元素から選択
される一つまたは複数の元素を意味する。例えば、酸化物半導体層がＩｎ−Ｇａ−Ｚｎ系
の酸化物半導体材料によって構成される場合、同種の成分を含む絶縁材料としては酸化ガ
リウムなどがある。
【００３９】
ゲート電極層１１４には、モリブデン、チタン、タンタル、タングステン、アルミニウム
、銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを主成分
とする合金材料を用いることができる。また、ゲート電極層１１４は、単層構造としても
よいし、上記材料の積層構造としてもよい。
【００４０】
なお、図示はしないが、トランジスタ１５１上には、絶縁層が設けられていてもよい。こ
の絶縁層には、絶縁層１０２と同様の材料を用いることができる。また、ソース電極層１
０８ａやドレイン電極層１０８ｂと配線とを電気的に接続させるために、ゲート絶縁層１
１２などには開口が形成されていてもよい。また、酸化物半導体層１０６の下方に、更に
第２のゲート電極を有していてもよい。なお、酸化物半導体層１０６は島状に加工されて
いることが好ましいが、島状に加工されていなくてもよい。
【００４１】
次に、図１に示すトランジスタ１５１の作製工程の例について説明する。
【００４２】
まず、絶縁表面を有する基板１００上に下地膜となる絶縁層１０２を形成する（図２（Ａ
）参照）。絶縁層１０２は、基板１００からの不純物元素の拡散を防止する機能があり、
窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、またはＧ
ａｘＡｌ２−ｘＯ３＋ｙ（０≦ｘ≦２、０＜ｙ＜１、ｘは０以上２以下の値、ｙは０より
大きく、１より小さい値）で示される酸化アルミニウム、酸化ガリウム、または酸化ガリ
ウムアルミニウムから選ばれた膜で形成することができる。また、該下地膜は単層に限ら
ず、上記の複数の膜の積層であっても良い。
【００４３】
ここで、基板１００には、少なくとも、後の熱処理に対して耐熱性を有しているものを用
いることができる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなど
のガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。
また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲ
ルマニウムなどの化合物半導体基板、ＳＯＩ基板などを用いることもできる。
【００４４】
また、基板１００として、可撓性基板を用いてもよい。あるいは、剥離層が設けられた基
板を用いてもよい。後者の場合、以下に開示する方法に従って酸化物半導体層を含むトラ
ンジスタを作製した後、可撓性基板に転置することもできる。
【００４５】
次いで、絶縁層１０２上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０
ｎｍ以下の酸化物半導体膜を形成する。
【００４６】
該酸化物半導体膜に用いる酸化物半導体としては、前述した通り、化学式ＩｎＭＯ３（Ｚ
ｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される膜を用いることができ、ここで
は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜をスパッタ法により成膜する。
【００４７】
上記スパッタ法に用いる成膜用ターゲットには、例えば、組成比として、Ｉｎ２Ｏ３：Ｇ
ａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の金属酸化物を用いる。また、Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の金属酸化物を用いてもよい。
【００４８】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（ｍｏｌ数比に換算するとＩｎ２Ｏ
３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（ｍｏｌ数
比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ
＝１．５：１〜１５：１（ｍｏｌ数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：
２）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子
数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００４９】
また、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲッ
トの組成比は、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３とすることが好ましい。
【００５０】
また、成膜用ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１０
０％以下である。充填率の高い成膜用ターゲットを用いることにより、成膜した酸化物半
導体膜は緻密な膜とすることができる。
【００５１】
また、スパッタガスとしては、希ガス（代表的にはアルゴン）、酸素、または希ガスと酸
素の混合ガスを用いることができる。なお、該スパッタガスには、水素、水、水酸基また
は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【００５２】
酸化物半導体膜の成膜は、基板を加熱しながら成膜することが好ましい。減圧状態に保持
された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは２００
℃以上４００℃以下として成膜することで、酸化物半導体膜に含まれる不純物濃度を低減
することができる。
【００５３】
また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオ
ポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、
排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
クライオポンプを用いて排気した成膜室は、例えば、水素原子、水など水素原子を含む化
合物、及び炭素原子を含む化合物等が排気されるため、該成膜室で成膜する酸化物半導体
膜に含まれる不純物の濃度を低減することができる。
【００５４】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が挙げら
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）を軽減でき、膜厚分布も均一にすることができる。
【００５５】
次いで、酸化物半導体膜を第１のフォトリソグラフィ工程及びエッチング工程により、島
状の酸化物半導体層１０６に加工する（図２（Ｂ）参照）。
【００５６】
なお、フォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成して
もよい。インクジェット法では、フォトマスクを使用しないため、製造コストを低減する
ことができる。
【００５７】
ここで、酸化物半導体膜のエッチングは、ドライエッチング、またはウェットエッチング
のどちらを用いても良い。また、両方を用いてもよい。例えば、酸化物半導体膜のウェッ
トエッチングに用いるエッチング液としては、燐酸、酢酸、及び硝酸を混ぜた溶液などを
用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。
【００５８】
次いで、第１の熱処理による酸化物半導体層１０６の脱水化または脱水素化を行う。本明
細書において、脱水化または脱水素化とは、水や水素分子を脱離させていることのみを示
すものではなく、水素原子や水酸基などを脱離することも含まれる。
【００５９】
この熱処理によって過剰な水素（水や水酸基を含む）を除去し、酸化物半導体層１０６の
エネルギーギャップ中の不純物準位を低減することができる。熱処理の温度は、２５０℃
以上６５０℃以下、好ましくは３５０℃以上５００℃以下、より好ましくは３９０℃以上
４６０℃以下とする。なお、熱処理時間は、上記好適な温度範囲であれば１時間程度行え
ば良い。また、該熱処理は、不活性ガス（窒素、ヘリウム、ネオン、またはアルゴン等）
雰囲気下において、５００℃以上７５０℃以下（若しくはガラス基板の歪点以下の温度）
で１分間以上１０分間以下、好ましくは６５０℃、３分間以上６分間以下のＲＴＡ（Ｒａ
ｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）処理で行っても良い。これらの熱処理方
法は、実施者が適宜決定すれば良い。なお、この酸化物半導体層１０６の脱水化または脱
水素化を行うための加熱処理は、このタイミングに限らず、フォトリソグラフィ工程や成
膜工程の前後などで複数回行っても良い。また、そのときには酸素を含む雰囲気で熱処理
を行っても良い。
【００６０】
また、酸化物半導体の熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に
対して行うこともできる。その場合には、熱処理後にフォトリソグラフィ工程を行う。ま
た、熱処理は、酸化物半導体の成膜後であれば、島状の酸化物半導体層上にソース電極層
及びドレイン電極層を積層させた後で行っても良い。
【００６１】
次いで、絶縁層１０２、及び酸化物半導体層１０６上に、バッファ層及び金属層を形成す
る。バッファ層及び金属層には、前述した材料を用いることができ、ここではバッファ層
としてインジウム錫酸化物、金属層としてタングステンの単層をそれぞれスパッタ法で形
成する。
【００６２】
次いで、第２のフォトリソグラフィ工程により金属層上にレジストマスクを形成し、選択
的にエッチングを行ってソース領域を構成するバッファ層１０７ａ及びソース電極層１０
８ａと、ドレイン領域を構成するバッファ層１０７ｂ及びドレイン電極層１０８ｂを形成
し、レジストマスクを除去する（図２（Ｃ）参照）。
【００６３】
なお、ソース領域及びドレイン領域を形成する際に、酸化物半導体層１０６が極力エッチ
ングされない様にすることが好ましい。しかしながら、金属層及びバッファ層のみをエッ
チングする条件を得ることは難しく、金属層及びバッファ層のエッチングの際に酸化物半
導体層１０６の一部がエッチングされ、溝部（凹部）を有する形状となることもある。ま
た、バッファ層１０７ａ、１０７ｂ上において、段差を有する様にソース電極層１０８ａ
、ドレイン電極層１０８ｂが形成されていても良い。
【００６４】
次いで、ソース領域、ドレイン領域、及び酸化物半導体層１０６上にゲート絶縁層１１２
を形成する（図２（Ｄ）参照）。ここでは、ゲート絶縁層１１２として、酸化シリコンを
スパッタ法で形成する。
【００６５】
なお、ゲート絶縁層１１２の形成は、緻密で絶縁耐圧の高い高品質な絶縁層を形成できる
マイクロ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤで形成しても
良い。酸化物半導体層と高品質ゲート絶縁層が密接することにより、界面準位を低減する
ことができる。
【００６６】
また、成膜後の熱処理によってゲート絶縁層の膜質や、酸化物半導体層との界面特性が改
質される絶縁層であっても良い。いずれにしても、ゲート絶縁層１１２は、膜質が良好で
あることは勿論のこと、酸化物半導体層との界面準位密度を低減し、良好な界面を形成で
きるものが好ましい。
【００６７】
ゲート絶縁層１１２の形成後には、第２の熱処理を行うことが好ましい。第２の熱処理の
温度は、２５０℃以上７００℃以下、好ましくは３５０℃以上６００℃以下または基板の
歪み点未満とする。
【００６８】
第２の熱処理は、酸化性ガス雰囲気下または不活性ガス雰囲気下で行えばよいが、雰囲気
中に水、水素などが含まれないことが好ましい。また、熱処理装置に導入するガスの純度
を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不
純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００６９】
第２の熱処理においては、酸化物半導体層１０６と酸素を含むゲート絶縁層１１２が接し
た状態で加熱される。従って、酸化物半導体を構成する主成分材料の一つである酸素をゲ
ート絶縁層１１２より酸化物半導体層１０６へ供給することができる。これによって、酸
化物半導体層１０６の酸素欠損及び酸化物半導体層１０６とゲート絶縁層１１２との界面
準位を低減することができる。また、同時にゲート絶縁層１１２中の欠陥も低減すること
ができる。
【００７０】
なお、第２の熱処理のタイミングは、ゲート絶縁層１１２の形成後であれば特に限定され
ない。例えば、ゲート電極層１１４の形成後に第２の熱処理を行ってもよい。
【００７１】
次に、導電膜を形成した後、第３のフォトリソグラフィ工程及びエッチング工程によりゲ
ート電極層１１４を形成する（図２（Ｅ）参照）。ここでは、該導電膜としてタングステ
ン及び窒化タンタルの積層をスパッタ法で形成する。
【００７２】
なお、図示はしないが、ゲート絶縁層１１２及びゲート電極層１１４上に絶縁層を形成し
ても良い。該絶縁層には酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜
、ＧａｘＡｌ２−ｘＯ３＋ｙ（０≦ｘ≦２、０＜ｙ＜１、ｘは０以上２以下の値、ｙは０
より大きく、１より小さい値）で示される酸化アルミニウム、酸化ガリウム、または酸化
ガリウムアルミニウムなどの無機絶縁膜を用いることができる。
【００７３】
また、更に該絶縁層上に信頼性を向上させるための保護絶縁層を形成しても良い。保護絶
縁層には、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミ
ニウム膜などの無機絶縁膜を用いることができる。
【００７４】
また、上記絶縁層または保護絶縁層上にトランジスタ起因の表面凹凸を低減するために平
坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシ
クロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材
料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜
を複数積層させることで、平坦化絶縁膜を形成してもよい。
【００７５】
以上の工程でトランジスタ１５１が形成される。
【００７６】
以上により電気特性が良好な半導体装置を提供することができる。
【００７７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【００７８】
（実施の形態２）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置と
もいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体
を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【００７９】
図３（Ａ）において、第１の基板２０１上に設けられた画素部２０２を囲むようにして、
シール材２０５が設けられ、第２の基板２０６によって封止されている。図３（Ａ）にお
いては、第１の基板２０１上のシール材２０５によって囲まれている領域とは異なる領域
に、単結晶半導体または多結晶半導体で形成された走査線駆動回路２０４、信号線駆動回
路２０３が実装されている。また、信号線駆動回路２０３と、走査線駆動回路２０４また
は画素部２０２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎ
ｔｅｄ  ｃｉｒｃｕｉｔ）２１８ａ、２１８ｂを介して供給されている。
【００８０】
図３（Ｂ）及び図３（Ｃ）において、第１の基板２０１上に設けられた画素部２０２と、
走査線駆動回路２０４とを囲むようにして、シール材２０５が設けられている。また画素
部２０２と、走査線駆動回路２０４の上に第２の基板２０６が設けられている。よって画
素部２０２と、走査線駆動回路２０４とは、第１の基板２０１とシール材２０５と第２の
基板２０６とによって、表示素子と共に封止されている。図３（Ｂ）及び図３（Ｃ）にお
いては、第１の基板２０１上のシール材２０５によって囲まれている領域とは異なる領域
に、単結晶半導体または多結晶半導体で形成された信号線駆動回路２０３が実装されてい
る。図３（Ｂ）及び図３（Ｃ）においては、別途形成された信号線駆動回路２０３、及び
走査線駆動回路２０４または画素部２０２に与えられる各種信号及び電位は、ＦＰＣ２１
８ａを介して供給されている。
【００８１】
また、図３（Ｂ）及び図３（Ｃ）においては、信号線駆動回路２０３を別途形成し、第１
の基板２０１に実装している例を示しているが、この構成に限定されない。走査線駆動回
路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部
のみを別途形成して実装してもよい。
【００８２】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ  Ｏｎ  Ｇｌａｓｓ）法、ワイヤボンディング法、或いはＴＡＢ（Ｔａｐｅ  Ａｕｔ
ｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）法などを用いることができる。図３（Ａ）は、ＣＯＧ法
により信号線駆動回路２０３、走査線駆動回路２０４を実装する例であり、図３（Ｂ）は
、ＣＯＧ方法により信号線駆動回路２０３を実装する例であり、図３（Ｃ）は、ＴＡＢ法
により信号線駆動回路２０３を実装する例である。
【００８３】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、ＦＰＣやＴＡＢテープが取り付けられたモジュール、
ＴＡＢテープの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方
式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする
。
【００８４】
また、第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有し
ており、実施の形態１で一例を示したトランジスタを用いることができる。
【００８５】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  
Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子などを含む。また、電子インクなど、電
気的作用によりコントラストが変化する表示媒体も適用することができる。
【００８６】
表示装置の一形態について、図４乃至図６を用いて説明する。図４乃至図６は、図３（Ｂ
）のＭ−Ｎにおける断面図に相当する。
【００８７】
図４乃至図６で示すように、半導体装置は、接続端子電極２１５及び端子電極２１６を有
しており、接続端子電極２１５及び端子電極２１６はＦＰＣ２１８が有する端子と異方性
導電層２１９を介して、電気的に接続されている。
【００８８】
接続端子電極２１５は、第１の電極層２３０と同じ導電層で形成され、端子電極２１６は
、トランジスタ２１０、及びトランジスタ２１１のソース電極及びドレイン電極と同じ導
電層で形成されている。
【００８９】
また、第１の基板２０１上に設けられた画素部２０２と走査線駆動回路２０４は、トラン
ジスタを複数有しており、図４乃至図６では、画素部２０２に含まれるトランジスタ２１
０と走査線駆動回路２０４に含まれるトランジスタ２１１を例示している。
【００９０】
本実施の形態では、トランジスタ２１０、２１１として、実施の形態１で示したトランジ
スタを適用することができる。トランジスタ２１０、２１１は、電気特性が優れており、
表示能力の高い表示装置を構成することができる。
【００９１】
画素部２０２に設けられたトランジスタ２１０は表示素子と電気的に接続し、表示パネル
を構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用
いることができる。
【００９２】
図４に表示素子として液晶素子を用いた液晶表示装置の例を示す。図４において、表示素
子である液晶素子２１３は、第１の電極層２３０、第２の電極層２３１、及び液晶層２０
８を含む。なお、液晶層２０８を挟持するように配向層として機能する絶縁層２３２、２
３３が設けられている。第２の電極層２３１は第２の基板２０６側に設けられ、第１の電
極層２３０と第２の電極層２３１とは液晶層２０８を介して積層する構成となっている。
また、カラー表示をするためのカラーフィルタ２３７を対向基板側に設けた構成を図示し
ているが、トランジスタを形成する基板側に設けても良い。カラー表示を行わない場合は
、カラーフィルタ２３７は不要である。
【００９３】
トランジスタ２１０、２１１の下層には、バックライト等から該トランジスタのチャネル
形成領域に照射される光を遮蔽する遮光層２３８ａ、２３８ｂが設けられている。該遮光
層に用いることのできる材料は問われず、遮光性の高い材料であれば良い。例えば、金属
層を用いた場合には、遮光層としてだけでなく、第２のゲート電極としても作用させるこ
とができる。
【００９４】
また、対向基板側において、トランジスタ２１０、２１１の上部に位置する領域にも遮光
層２３６が設けられており、該トランジスタに光が照射されることを防いでいる。遮光層
２３６は、表示領域においてブラックマトリクスとしても作用し、表示品質を向上させる
ことができる。
【００９５】
上述の様に、トランジスタ２１０、２１１に照射される光を遮ることにより、酸化物半導
体を用いたトランジスタで問題となっている光劣化現象を抑制することができ、長期間し
きい値電圧の劣化を抑えることができる。
【００９６】
また、スペーサ２３５は、絶縁層を選択的にエッチングすることで得られる柱状のスペー
サであり、液晶層２０８の層厚（セルギャップ）を制御するために設けられている。なお
球状のスペーサを用いていてもよい。
【００９７】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。これ
らの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カ
イラルネマチック相、等方相などを示す。
【００９８】
また、配向層を不要とすることができるブルー相を示す液晶を用いてもよい。ブルー相は
液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方
相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、
温度範囲を改善するために５重量％以上のカイラル剤、及び紫外線硬化樹脂などを混合さ
せた液晶組成物に紫外線照射した液晶層とする。この液晶層は広い温度範囲のブルー相を
示し、その応答速度は、１ｍｓｅｃ以下と短い。また、光学的等方性であるため配向処理
が不要であり、視野角依存性が小さい。また配向層を設けなくてもよいのでラビング処理
も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ
、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置
の生産性を向上させることが可能となる。なお、ブルー相を用いる場合は、図４の構成に
限らず、第２の電極層２３１が第１の電極層２３０と同じ基板側に形成された構造の、所
謂横電界モードの構成を用いても良い。
【００９９】
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上、好ましくは１×１０１１Ω・
ｃｍ以上、更に好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固
有抵抗率の値は、２０℃で測定した値とする。
【０１００】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流などを考慮して、所定の期間、電荷を保持できるように設定される。高純度の酸化
物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
【０１０１】
本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、オフ状態
における電流値（オフ電流値）を低くすることができる。よって、画像信号などの電気信
号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。
よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効
果を奏する。
【０１０２】
また、本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、比
較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置
の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。ま
た、上記トランジスタを用いて、同一基板上に駆動回路部を作製することができるため、
液晶表示装置の部品点数を削減することができる。
【０１０３】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉ
ｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（Ａｎｔｉｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑ
ｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１０４】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶモードなどを用いることができる。また、画素（ピクセル）をいくつかの
領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチ
ドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０１０５】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
【０１０６】
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式
（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
【０１０７】
また、画素部における表示方式には、プログレッシブ方式やインターレース方式などを用
いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（
Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表
す）、またはＲＧＢに、イエロー、シアン、マゼンタなどを一色以上追加したものがある
。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発
明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用す
ることもできる。
【０１０８】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
【０１０９】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔が
それぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、これらキャリ
ア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、
その励起状態が基底状態に戻る際に発光する。この様なメカニズムを有する発光素子は、
電流励起型の発光素子と呼ばれる。
【０１１０】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
【０１１１】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
【０１１２】
図５に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子２
４３は、画素部２０２に設けられたトランジスタ２１０と電気的に接続している。なお発
光素子２４３の構成は、第１の電極層２３０、電界発光層２４１、第２の電極層２３１の
積層構造であるが、示した構成に限定されない。発光素子２４３から取り出す光の方向な
どに合わせて、発光素子２４３の構成は適宜変えることができる。
【０１１３】
隔壁２４０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層２３０上に開口部を形成し、その開口部の側壁が連続した曲率
を持って形成される傾斜面となるように形成することが好ましい。
【０１１４】
電界発光層２４１は、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでもよい。
【０１１５】
発光素子２４３に酸素、水素、水分、二酸化炭素などが侵入しないように、第２の電極層
２３１及び隔壁２４０上に保護層を形成してもよい。保護層としては、窒化シリコン層、
窒化酸化シリコン層、ＤＬＣ層などを形成することができる。また、第１の基板２０１、
第２の基板２０６、及びシール材２０５によって封止された空間には充填材２４４が設け
られ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない
保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルムなど）やカバー材でパッケ
ージング（封入）することが好ましい。
【０１１６】
充填材２４４としては窒素やアルゴンなどの不活性ガスの他に、紫外線硬化樹脂または熱
硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイ
ミド樹脂、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート）を用いることができる。
【０１１７】
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）
、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板または円偏光板に反射防止層を設けてもよい。例えば、表面の凹凸に
より反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０１１８】
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
【０１１９】
電気泳動表示装置は、様々な形態があるが、プラスの電荷を有する第１の粒子と、マイナ
スの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散され
たものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の
粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである
。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しない
ものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする
。
【０１２０】
この様に、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆ
る誘電泳動的効果を利用したディスプレイである。
【０１２１】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０１２２】
なお、マイクロカプセル中の第１の粒子及び第２の粒子は、導電体材料、絶縁体材料、半
導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクト
ロクロミック材料、磁気泳動材料から選ばれた一種の材料またはこれらの複合材料を用い
ればよい。
【０１２３】
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法であ
る。
【０１２４】
図６に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図６
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
【０１２５】
トランジスタ２１０と接続する第１の電極層２３０と、第２の基板２０６に設けられた第
２の電極層２３１との間には、黒色領域２５５ａ及び白色領域２５５ｂを有し、周りに液
体で満たされているキャビティ２５２を含む球形粒子２５３が設けられており、球形粒子
２５３の周囲は樹脂などの充填材２５４で充填されている。第２の電極層２３１が共通電
極（対向電極）に相当する。第２の電極層２３１は、共通電位線と電気的に接続される。
【０１２６】
なお、図４乃至図６において、第１の基板２０１、第２の基板２０６としては、ガラス基
板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基
板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−
Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィ
ルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、
アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用
いることもできる。
【０１２７】
絶縁層２２１は、無機絶縁材料または有機絶縁材料を用いて形成することができる。なお
、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂など
の、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁層として好適である。また上記
有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（Ｐ
ｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏ
ｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）などを用いることもできる。なお、こ
れらの材料で形成される絶縁層を複数積層させることで、絶縁層２２１を形成してもよい
。
【０１２８】
絶縁層２２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、スピンコー
ト法、ディッピング法、スプレー塗布法、液滴吐出法（インクジェット法、スクリーン印
刷法、オフセット印刷法など）、ロールコーティング法、カーテンコーティング法、ナイ
フコーティング法などを用いることができる。
【０１２９】
表示素子に電圧を印加する第１の電極層２３０及び第２の電極層２３１（画素電極層、共
通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられ
る場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
【０１３０】
第１の電極層２３０及び第２の電極層２３１の両方、またはどちらか一方には、酸化タン
グステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化
チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸
化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、ケイ素を添加したインジウム錫
酸化物などの透光性を有する導電性材料を用いることができる。
【０１３１】
また、第１の電極層２３０、第２の電極層２３１のどちらか一方は、タングステン（Ｗ）
、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）
、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（
Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ
）などの金属、またはその合金、もしくはその窒化物から一つ、または複数種を用いて形
成することができる。
【０１３２】
また、第１の電極層２３０、第２の電極層２３１のどちらか一方は、導電性高分子（導電
性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子
としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニ
リンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導
体、またはアニリン、ピロール及びチオフェンの２種以上からなる共重合体もしくはその
誘導体などが挙げられる。
【０１３３】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１３４】
以上の様に実施の形態１で例示したトランジスタを用いることで表示性能の良い表示装置
を提供することができる。なお、実施の形態１で例示したトランジスタは上述の表示機能
を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩやメモリ
などの半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置
など様々な機能を有する半導体装置に適用することが可能である。
【０１３５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１３６】
（実施の形態３）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビまたはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。実施の形態１または２で説明した半導体装置を具備する電子機器の例に
ついて説明する。
【０１３７】
図７（Ａ）は、ノート型のパーソナルコンピュータであり、本体３０１、筐体３０２、表
示部３０３、キーボード３０４などによって構成されている。
【０１３８】
図７（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３１１には表示部３１３と、外部イ
ンターフェイス３１５と、操作ボタン３１４などが設けられている。また操作用の付属品
としてスタイラス３１２がある。
【０１３９】
図７（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍３２０は、筐体３２１及
び筐体３２２の２つの筐体で構成されている。筐体３２１及び筐体３２２は、軸部３２５
により一体とされており、該軸部３２５を軸として開閉動作を行うことができる。この様
な構成とすることで、紙の書籍の様に取り扱いをすることが可能となる。
【０１４０】
筐体３２１には表示部３２３が組み込まれ、筐体３２２には表示部３２４が組み込まれて
いる。表示部３２３及び表示部３２４は、連続する画像を表示する構成としてもよいし、
異なる画像を表示する構成としてもよい。異なる画像を表示する構成とすることで、例え
ば右側の表示部（図７（Ｃ）では表示部３２３）に文章を表示し、左側の表示部（図７（
Ｃ）では表示部３２４）に写真や絵を表示することができる。
【０１４１】
また、図７（Ｃ）では、筐体３２１に操作部などを備えた例を示している。例えば、筐体
３２１において、電源３２６、操作キー３２７、スピーカー３２８などを備えている。操
作キー３２７により、頁を送ることができる。なお、筐体の表示部と同一面にキーボード
やポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、
外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍３２０は、電子辞書としての機能を持たせた構成としても
よい。
【０１４２】
また、電子書籍３２０は、無線で情報を送受信できる構成としてもよい。無線により、電
子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも
可能である。
【０１４３】
図７（Ｄ）は、携帯電話であり、筐体３３０及び筐体３３１の二つの筐体で構成されてい
る。筐体３３１には、表示パネル３３２、スピーカー３３３、マイクロフォン３３４、ポ
インティングデバイス３３６、カメラ３３７、外部接続端子３３８などを備えている。ま
た、筐体３３０には、携帯型情報端末の充電を行う太陽電池３４０、外部メモリスロット
３４１などを備えている。また、アンテナは筐体３３１内部に内蔵されている。
【０１４４】
また、表示パネル３３２はタッチパネルを備えており、図７（Ｄ）には映像表示されてい
る複数の操作キー３３５を点線で示している。なお、太陽電池３４０で出力される電圧を
各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０１４５】
表示パネル３３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル３
３２と同一面上にカメラ３３７を備えているため、テレビ電話が可能である。スピーカー
３３３及びマイクロフォン３３４は音声通話に限らず、テレビ電話、録音、再生などが可
能である。さらに、筐体３３０と筐体３３１は、スライドし、図７（Ｄ）のように展開し
ている状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０１４６】
外部接続端子３３８は充電ケーブルやＵＳＢケーブルなどの各種ケーブルと接続可能であ
り、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモ
リスロット３４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０１４７】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
【０１４８】
図７（Ｅ）は、デジタルビデオカメラであり、本体３５１、表示部（Ａ）３５７、接眼部
３５３、操作スイッチ３５４、表示部（Ｂ）３５５、バッテリー３５６などによって構成
されている。
【０１４９】
図７（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置３６０は、筐体
３６１に表示部３６３が組み込まれている。表示部３６３により、映像を表示することが
可能である。また、ここでは、スタンド３６５により筐体３６１を支持した構成を示して
いる。
【０１５０】
テレビジョン装置３６０の操作は、筐体３６１が備える操作スイッチや、別体のリモコン
操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力
する情報を表示する表示部を設ける構成としてもよい。
【０１５１】
なお、テレビジョン装置３６０は、受信機やモデムなどを備えた構成とする。受信機によ
り一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線によ
る通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（
送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１５２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【実施例】
【０１５３】
本実施例では、実施の形態１において説明したｎ型のバッファ層を有するトランジスタを
作製し、その電気特性及び信頼性について、従来構造のトランジスタと比較した結果を説
明する。
【０１５４】
実施の形態１の作製方法に従い、図８（Ａ）の構成に相当するトランジスタを作製した。
トランジスタの構成は、下地層である絶縁層１０２として３００ｎｍの酸化シリコン膜、
酸化物半導体層１０６としてチャネル形成領域の膜厚が２５ｎｍであるＩｎ−Ｇａ−Ｚｎ
−Ｏ膜、バッファ層１０７ａ、１０７ｂとして５ｎｍのシリコン（Ｓｉ）を含むインジウ
ム錫酸化物（以下、ＩＴＯ）膜またはインジウム亜鉛酸化物（以下、ＩＺＯ）膜、ソース
電極層１０８ａ及びドレイン電極層１０８ｂとして１００ｎｍのタングステン膜、ゲート
絶縁層１１２として１５ｎｍの酸化窒化シリコン膜、ゲート電極層１１４としてゲート絶
縁層１１２側から１５ｎｍの窒化タンタル膜、１３５ｎｍのタングステン膜の積層とした
。
【０１５５】
また、図８（Ａ）には示されていないが、ゲート電極層１１４及びゲート絶縁層１１２上
に層間絶縁膜として、スパッタ法で形成した３００ｎｍの酸化シリコン膜を形成し、該層
間絶縁膜に形成したコンタクトホールを通じてソース電極層１０８ａ、ドレイン電極層１
０８ｂ、及びゲート電極層１１４のそれぞれと接続される配線層として、５０ｎｍのチタ
ン膜、１００ｎｍのアルミニウム膜、及び５ｎｍのチタン膜を形成した。該配線層は、ト
ランジスタ電気特性の取得時の取り出し電極として形成したものである。
【０１５６】
まず、作製したトランジスタ（Ｌ＝０．４μｍ、０．５μｍ、０．６μｍ、０．７μｍ、
０．８μｍ、０．９μｍ、２μｍ、３μｍ、５μｍ、１０μｍ、Ｗ＝１０μｍ）のオン抵
抗のＬ長依存性のデータを元にＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｌｉｎｅ  Ｍｏｄｅ
ｌ）法（伝送線モデル）により半導体層とソース／ドレイン電極間の寄生抵抗を求めた。
また、作製したトランジスタ（Ｌ／Ｗ＝０．８μｍ／１０μｍ）のＩ−Ｖ特性（ドレイン
電圧＝３Ｖ、ゲート電圧＝−６Ｖ〜＋６Ｖ）より電界効果移動度を求めた。それらの結果
を表１に示す。ここで、電界効果移動度は上記ゲート電圧内での最大値を示す物であり、
３種類のトランジスタ（バッファ層無し、Ｓｉを含むＩＴＯまたはＩＺＯをバッファ層と
したもの）をそれぞれ１２個測定し、その中央値を示してある。
【０１５７】
【表１】
2020178132.tif 000003
【０１５８】
表１の結果より、ｎ型のバッファ層を有したトランジスタは、半導体層とソース／ドレイ
ン電極間の寄生抵抗が約４０％低減し、ｎ型のバッファ層を有する効果が示された。また
、それに伴い、オン電流特性が向上し、電界効果移動度が９％乃至１０％程度向上する効
果も確認された。
【０１５９】
更に、上記と同様に作製したＬ／Ｗ＝３μｍ／５０μｍのトランジスタに対して、マイナ
スゲートＢＴ（電圧−熱）ストレス試験を行った。試験は、トランジスタのソースをＧＮ
Ｄ、ドレインに＋０．１Ｖ、ゲートに＋３Ｖ（＋２ＭＶ／ｃｍ）、−３Ｖ（−２ＭＶ／ｃ
ｍ）、＋９Ｖ（＋６ＭＶ／ｃｍ）、または−９Ｖ（−６ＭＶ／ｃｍ）を１５０℃で、１時
間印加する条件で行った。
【０１６０】
上記試験のうち、ゲートに＋３Ｖ、−３Ｖ、または＋９Ｖ印加したものはバッファ層の有
無で違いが見られなかったが、−９Ｖ印加したものについては、図９に示すようにオン電
流（ゲート電圧＝３Ｖ時の電流）の劣化がバッファ層を有するトランジスタは小さくなっ
ていることがわかる。図９（Ａ）、（Ｂ）、（Ｃ）から読み取ったオン電流の劣化率を表
２に示す。ここで、初期のオン電流は、ゲート電圧＝３Ｖの電流値と定義しているのに対
し、マイナスゲートＢＴストレス後のオン電流は、ゲート電圧＝３Ｖ−ΔＶｔｈ（初期と
ストレス後のしきい値電圧の差）の電流値と定義している。
【０１６１】
【表２】
2020178132.tif 000004
【０１６２】
この結果より、バッファ層が無いトランジスタに比べ、バッファ層を有するトランジスタ
はオン電流の劣化率を大幅に低減させる効果も有していることがわかる。また、バッファ
層としては、ＩＺＯよりもＳｉを含むＩＴＯを用いた方がオン電流の劣化率をより抑えら
れることも判明した。
【０１６３】
上記のマイナスゲートＢＴストレス試験の結果（オン電流の低下抑制）について、その原
因を調査するために科学計算を行った。
【０１６４】
科学計算に用いたモデルは、基本的に図８（Ａ）に示した構成である。実際のデバイス構
造を考慮して、バッファ層無しのモデルは、チャネル形成領域の酸化物半導体層の膜減り
量を５ｎｍとし、バッファ層有りのモデルは、図１３（Ａ）に示すトランジスタの断面Ｔ
ＥＭ観察の結果に合わせて、エッジのテーパ角を３０°とし、チャネル形成領域の酸化物
半導体層の膜減り量を１０ｎｍとした。なお、図１３（Ｂ）は図１３（Ａ）を説明するた
めの模式図である。
【０１６５】
また、トランジスタのサイズはＬ／Ｗ＝３／５０μｍ、ゲート絶縁膜（酸化窒化シリコン
）の膜厚は１５ｎｍとし、酸化物半導体のバンドギャップ（Ｅｇ）は３．１５ｅＶ、電子
親和力（χ）は４．３ｅＶ、誘電率は１５、電子移動度は１０ｃｍ２／Ｖｓと仮定した。
また、チャネル形成領域となる酸化物半導体層は、均一なアモルファス、ｎ型のバッファ
層は、高濃度（１×１０２０／ｃｍ３）のドナーを含む酸化物半導体を仮定した。ｎ型の
バッファ層のバンドギャップ、電子親和力などはチャネル形成領域となる酸化物半導体層
と同じ値を用い、抵抗率が３×１０−３Ω・ｃｍとなるように電子移動度の値を決定した
。ゲートメタルの仕事関数は４．９ｅＶ（タングステンを想定）、ソース／ドレインメタ
ルの仕事関数は４．５ｅＶ（モリブデンを想定）とし、計算にはシノプシス社製デバイス
シミュレータＳｅｎｔａｕｒｕｓ  Ｄｅｖｉｃｅを使用した。
【０１６６】
図１０に、それぞれのトランジスタにマイナスゲートＢＴストレス（ゲート電圧＝−９Ｖ
、ドレイン電圧＝＋０．１Ｖ、１５０℃）を印加した場合の電界強度分布図を示す。科学
計算の結果、図中に矢印で示すように、酸化物半導体層の一部で電界集中が起こることが
確認された。なお、図中のＯＳとは、酸化物半導体層、ＧＩとはゲート絶縁層を意味する
。
【０１６７】
次に、マイナスゲートＢＴストレスによって電子トラップが形成されると仮定し、電界集
中が起こる位置（酸化物半導体層とゲート絶縁層の界面）に負電荷を固定した場合の計算
結果を図１１及び図１２に示す。
【０１６８】
負電荷は、面密度１×１０１３ｃｍ−２の電荷とし、負電荷の有無においてＩ−Ｖ特性を
計算し、マイナスゲートＢＴストレス試験でオン電流が劣化した現象が再現するか否かを
確かめた。なお、負電荷は左右対称になるようにソース側の同位置にも挿入した。
【０１６９】
その結果、図１１に示すように、ドレイン電圧＝＋０．１Ｖにおいては、バッファ層無し
のモデルにおいて、オン電流が大きく低下し、図９（Ａ）のＩ−Ｖ特性を再現することが
できた。なお、図１１のバッファ層有りのモデルにおいてもオン電流の低下は認められる
が、その量は僅かであり、この点においても図９（Ｂ）、図９（Ｃ）のＩ−Ｖ特性が再現
されていると言える。
【０１７０】
図１１の電流密度分布図（ゲート電圧＝＋３Ｖ、ドレイン電圧＝＋０．１Ｖ）において、
バッファ層無しのモデルでは、負電荷によってゲート絶縁層界面の電子が反発され、負電
荷のまわりに空乏層が形成されていることがわかる。この空乏層が電流の通り道に存在す
るため、オン電流低下の要因となる。一方、バッファ層有りのモデルでは、近傍のｎ型の
バッファ層から電子が供給されるため、負電荷が存在しても空乏層は非常に小さいものと
なり、オン電流低下が抑えられると考察される。
【０１７１】
図１２の電流密度分布図（ゲート電圧＝＋３Ｖ、ドレイン電圧＝＋３Ｖ）においては、バ
ッファ層が無いモデルでも、電流が負電荷による空乏層を迂回して流れる様子が確認され
た。ドレイン電圧が高い場合（飽和領域の場合）は、ドレイン電界に引っ張られてゲート
絶縁層界面から離れた位置でも電流が流れるため、負電荷を迂回して電流が流れたと考察
される。従って、ドレイン電圧が高い場合は、マイナスゲートＢＴストレスによるオン電
流の低下が現われにくいと言える。
【０１７２】
以上により、図９に示されたマイナスゲートＢＴストレス後にオン電流が低下する現象は
、科学計算の結果により説明することができた。
【０１７３】
本実例は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である
。
【符号の説明】
【０１７４】
１００    基板
１０２    絶縁層
１０６    酸化物半導体層
１０７ａ    バッファ層
１０７ｂ    バッファ層
１０８ａ    ソース電極層
１０８ｂ    ドレイン電極層
１１２    ゲート絶縁層
１１４    ゲート電極層
１５１    トランジスタ
２０１    基板
２０２    画素部
２０３    信号線駆動回路
２０４    走査線駆動回路
２０５    シール材
２０６    基板
２０８    液晶層
２１０    トランジスタ
２１１    トランジスタ
２１３    液晶素子
２１５    接続端子電極
２１６    端子電極
２１８    ＦＰＣ
２１８ａ    ＦＰＣ
２１８ｂ    ＦＰＣ
２１９    異方性導電層
２２１    絶縁層
２３０    電極層
２３１    電極層
２３２    絶縁層
２３３    絶縁層
２３５    スペーサ
２３６    遮光層
２３７    カラーフィルタ
２３８ａ    遮光層
２３８ｂ    遮光層
２４０    隔壁
２４１    電界発光層
２４３    発光素子
２４４    充填材
２５２    キャビティ
２５３    球形粒子
２５４    充填材
２５５ａ    黒色領域
２５５ｂ    白色領域
３０１    本体
３０２    筐体
３０３    表示部
３０４    キーボード
３１１    本体
３１２    スタイラス
３１３    表示部
３１４    操作ボタン
３１５    外部インターフェイス
３２０    電子書籍
３２１    筐体
３２２    筐体
３２３    表示部
３２４    表示部
３２５    軸部
３２６    電源
３２７    操作キー
３２８    スピーカー
３３０    筐体
３３１    筐体
３３２    表示パネル
３３３    スピーカー
３３４    マイクロフォン
３３５    操作キー
３３６    ポインティングデバイス
３３７    カメラ
３３８    外部接続端子
３４０    太陽電池
３４１    外部メモリスロット
３５１    本体
３５３    接眼部
３５４    操作スイッチ
３５５    表示部（Ｂ）
３５６    バッテリー
３５７    表示部（Ａ）
３６０    テレビジョン装置
３６１    筐体
３６３    表示部
３６５    スタンド
【図１】
2020178132.tif 000005
【図２】
2020178132.tif 000006
【図３】
2020178132.tif 000007
【図４】
2020178132.tif 000008
【図５】
2020178132.tif 000009
【図６】
2020178132.tif 000010
【図７】
2020178132.tif 000011
【図８】
2020178132.tif 000012
【図９】
2020178132.tif 000013
【図１０】
2020178132.tif 000014
【図１１】
2020178132.tif 000015
【図１２】
2020178132.tif 000016
【図１３】
2020178132.tif 000017