(57)【要約】【課題】二次側同期整流方式のスイッチング電源装置において、一次側の状態の間接的に把握して二次側同期整流素子のオン、オフ制御を行うことができるようにする。【解決手段】同期整流用ＭＯＳトランジスタをオン、オフ制御する二次側制御回路を有するスイッチング電源装置において、前記二次側制御回路は、同期整流用ＭＯＳトランジスタのドレイン電圧のピーク期間を検出するピーク期間検出回路と、ドレイン電圧のピーク期間の電圧に基づいてピーク期間を判定するための基準となる電圧を生成する判定基準電圧生成回路とを備え、ピーク期間検出回路は、同期整流用ＭＯＳトランジスタのドレイン電圧と判定基準電圧生成回路により生成された基準電圧とに基づいてドレイン電圧のピーク期間を検出し、二次側制御回路はピーク期間検出回路により検出されたピーク期間に応じて同期整流用ＭＯＳトランジスタのターンオンタイミングを制御するように構成した。【選択図】図２
2020162326.tif 000002
【特許請求の範囲】
【請求項１】
電圧変換用のトランスと、該トランスの二次側コイルと直列形態に接続された同期整流用ＭＯＳトランジスタと、前記同期整流用ＭＯＳトランジスタのドレイン電圧に基づいて該同期整流用ＭＯＳトランジスタをオン、オフ制御する二次側制御回路と、を有するスイッチング電源装置であって、
前記二次側制御回路は、
前記同期整流用ＭＯＳトランジスタのドレイン電圧のピーク期間を検出するピーク期間検出回路と、
前記ドレイン電圧のピーク期間の電圧に基づいてピーク期間を判定するための基準となる電圧を生成する判定基準電圧生成回路と、を備え、
前記ピーク期間検出回路は、前記同期整流用ＭＯＳトランジスタのドレイン電圧と前記判定基準電圧生成回路により生成された基準電圧とに基づいて、前記ドレイン電圧のピーク期間を検出し、
前記二次側制御回路は、前記ピーク期間検出回路により検出されたピーク期間に応じて前記同期整流用ＭＯＳトランジスタのターンオンタイミングを制御することを特徴とするスイッチング電源装置。
【請求項２】
前記判定基準電圧生成回路は、
入力された前記ドレイン電圧を電位の低い方へ所定量だけ引き下げるオフセット付与回路と、
前記オフセット付与回路により引き下げられた電圧を取り込んで保持するサンプルホールド回路と、
前記ピーク期間検出回路の検出信号を所定の時間だけ遅延させる信号遅延回路と、
を備え、前記サンプルホールド回路は前記信号遅延回路により遅延されたタイミングで取り込んだ電圧を保持することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記判定基準電圧生成回路は、前記オフセット付与回路の後段に設けられたローパスフィルタを備え、
前記サンプルホールド回路は、前記ローパスフィルタを通過した電圧を取り込んで保持するように構成されていることを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記サンプルホールド回路は、サンプリング用のスイッチと該スイッチがオンされている間に前記ローパスフィルタを通過した電圧を取り込むコンデンサとを備え、
前記判定基準電圧生成回路は、前記サンプルホールド回路の前記コンデンサに保持されている電荷を放電させる放電回路を備え、前記放電回路は前記ピーク期間の経過後に前記コンデンサの電荷の一部を放電させるように構成されていることを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記二次側制御回路は、
前記同期整流用ＭＯＳトランジスタのドレイン電圧のボトム期間を検出するボトム期間検出回路を備え、
前記ボトム期間検出回路によるボトム期間の開始時に前記同期整流用ＭＯＳトランジスタのターンオンを許可し、前記ピーク期間検出回路によるピーク期間の終了時から所定の時間経過した時点で前記同期整流用ＭＯＳトランジスタのターンオンを禁止させる信号を生成するように構成されていることを特徴とする請求項１〜４のいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換用のトランスを備えたスイッチング制御方式の直流電源装置に関し、例えばトランスの二次側に同期整流スイッチを設けた絶縁型ＤＣ−ＤＣコンバータに利用して有効な技術に関する。
【背景技術】
【０００２】
従来、スイッチング電源装置の１つとして、トランスの一次側コイルに間欠的に電流を流すためのスイッチング素子としてのＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）および該素子をオン、オフ制御する制御回路（ＩＣ）を備え、一次側コイルに電流を流すことで二次側コイルに誘起された電流をダイオードにより整流し、コンデンサで平滑して出力するスイッチング電源装置（絶縁型ＤＣ−ＤＣコンバータ）がある。
【０００３】
しかしながら、二次側回路に整流用ダイオードを用いた絶縁型ＤＣ−ＤＣコンバータにおいては、整流用ダイオードにおける損失が大きく効率を低下させる原因となる。そこで、二次側回路の整流用ダイオードの代わりに同期整流用のスイッチング素子（ＭＯＳトランジスタ）を設けるとともに、二次側制御回路によって二次側スイッチング素子の端子電圧（ソース・ドレイン間電圧）を検出して、ボディダイオードに順方向電流が流れるタイミングで二次側スイッチング素子をターンオン制御することによって、整流素子における損失を減らし高効率化を図るようにした技術がある（例えば特許文献１）。
【０００４】
また、トランスを備えたスイッチング電源装置においては、一次側回路と二次側回路が電気的に絶縁されているため、一次側で異常があった場合に一次側回路から二次側回路へ異常の発生を知らせるには、フォトインタラプタのような絶縁型の信号伝達部品を設ける必要があり、部品の追加なしに信号を伝達することは難しい。
なお、一次側で異常があった場合に一次側制御回路が一次側のスイッチング素子のオン、オフ制御を停止することで、二次側回路の動作を停止させることはできる。ただし、この場合、二次側制御回路は一次側で異常があったことを把握して二次側回路の動作を停止するわけではない。そのため、一次側で、例えば入力電圧がＡＣリップルで低下するような一次側の制御が停止に至らない異常があった場合、二次側回路はそのような一次側での異常を把握してオン、オフ制御を停止したり制御を変更したりすることは困難である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４８６２４３２号公報
【特許文献２】特許第５１１５３１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一方、二次側の同期整流用ＭＯＳトランジスタのソース・ドレイン間電圧ＶDSがピークを取る期間は、一次側スイッチのオン期間にほぼ等しくなるため、二次側のＶDS波形から一次側の状態を間接的に知ることができる。これをもとに例えば一次側スイッチのオン期間に異常がみられるような場合に、二次側の同期整流用ＭＯＳトランジスタをオンしないなどの制御を行うことで、回路の安全性を高めることができる。なお、同期整流用ＭＯＳトランジスタのソース端子は、一般に二次側の接地点に接続されるので、以下の説明では、ソース・ドレイン間電圧を単にドレイン電圧と称する。
【０００７】
しかし、ドレイン電圧ＶDSの振幅は電源の状態や一次側の入力電圧により変化するため、固定の基準値とＶDSとの比較では、正確なＶDSピーク期間の検出はできない。また、ＶDSのピーク期間の電圧を元に比較の基準値を作れば、様々な電源に対応ができるが、単純なダイオードと容量によるピークホールド回路を使用した場合には、ダイオードの順方向電圧Ｖfによりホールド電圧が低下するとともにＶfは温度依存が大きいのでＶDS振幅が小さいほど温度によるＶfの変化の影響度が増すという問題点がある。
【０００８】
また、上記の理由でＶDSピーク期間を検出するための基準値が下がると、電流不連続期間の共振ピークなど、一次側オン期間以外の期間でのピークを拾ってしまい、正確なＶDSピーク期間の検出ができなくなる。さらに、ＶDSにサージによる変動が乗ると、そのサージ分だけ基準値が引き上げられて、誤ったＶDSピーク期間を検出してしまう。また、一次側の入力電圧がＡＣリップルで低下したり入力電圧がオフしたりするとＶDSピークが低下するため、基準値がＶDSに合わせて変化できず、ＶDSピーク期間自体が見えなくなるといった問題点がある。
【０００９】
さらに、回路の設計によっては、図６のように、電流不連続期間のドレイン電圧ＶDSの共振波形のピークが一次側スイッチのオン期間に対応するＶDSピーク期間Ｔｐの検出用基準電位ＶDS_PHまで到達する場合もある。この共振ピークを二次側制御回路が一次側スイッチのオン期間とみなして一次側に異常なしと誤判定し、その後の共振ボトムで同期整流用ＭＯＳトランジスタのターンオンしきい値（ＶTH_ON)まで到達すると、正常でないタイミングｔ41，ｔ42で同期整流用ＭＯＳトランジスタをオンしてしまうという問題点もある。
なお、二次側制御回路が異常を検出して二次側制御を中止するようにした発明として特許文献２に記載されているものがあるが、特許文献２の発明は、出力負荷検出回路を備え、出力負荷が小さいときは二次側制御を中止するというもので、ドレイン電圧ピーク期間を検出して一次側の異常を間接的に把握して二次側を制御するというものではない。
【００１０】
この発明は上記のような問題点を解決するためになされたもので、その目的とするところは、電圧変換用のトランスおよび二次側同期整流素子を備えたスイッチング電源装置において、正確なドレイン電圧ピーク期間の検出を行うことで一次側での異常発生など一次側の動作状態を間接的に把握して、二次側同期整流素子のオン、オフ制御を行うことができるようにすることにある。
本発明の他の目的は、振幅の小さいドレイン電圧でもピーク期間を検出できるとともに、電流不連続期間の共振をドレイン電圧ピーク期間と誤って検出することがないようにすることにある。
本発明のさらに他の目的は、ドレイン電圧ピーク期間を検出するための好適な基準値を生成することができ、それによって正確なドレイン電圧ピーク期間の検出を行うことができるようにすることにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、この発明は、
電圧変換用のトランスと、該トランスの二次側コイルと直列形態に接続された同期整流用ＭＯＳトランジスタと、前記同期整流用ＭＯＳトランジスタのドレイン電圧に基づいて該同期整流用ＭＯＳトランジスタをオン、オフ制御する二次側制御回路と、を有するスイッチング電源装置であって、
前記二次側制御回路は、
前記同期整流用ＭＯＳトランジスタのドレイン電圧のピーク期間を検出するピーク期間検出回路と、
前記ドレイン電圧のピーク期間の電圧に基づいてピーク期間を判定するための基準となる電圧を生成する判定基準電圧生成回路と、を備え、
前記ピーク期間検出回路は、前記同期整流用ＭＯＳトランジスタのドレイン電圧と前記判定基準電圧生成回路により生成された基準電圧とに基づいて、前記ドレイン電圧のピーク期間を検出し、
前記二次側制御回路は、前記ピーク期間検出回路により検出されたピーク期間に応じて前記同期整流用ＭＯＳトランジスタのターンオンタイミングを制御するように構成したものである。
【００１２】
上記構成のスイッチング電源装置によれば、二次側同期整流用ＭＯＳトランジスタのドレイン電圧のピーク期間の電圧に基づいてピーク期間を判定するための基準となる電圧を生成し、この判定基準電圧に基づいてドレイン電圧のピーク期間を検出するため、ドレイン電圧のピーク電圧が変動したりピーク電圧の振幅が小さくなったとしても正確にピーク期間を検出することができるとともに、電流不連続期間の共振期間をドレイン電圧ピーク期間と誤って検出することがない。また、二次側同期整流用ＭＯＳトランジスタのドレイン電圧のピーク期間は、一次側スイッチング素子の導通期間を反映しているため、検出されたピーク期間に応じて同期整流用ＭＯＳトランジスタのターンオンタイミングを制御することで、一次側の入力電圧の低下など一次側の異常な状態を間接的に把握して、二次側同期整流素子のオン、オフ制御を行うことができる。
【００１３】
ここで、望ましくは、前記判定基準電圧生成回路は、
入力された前記ドレイン電圧を電位の低い方へ所定量だけ引き下げるオフセット付与回路と、
前記オフセット付与回路により引き下げられた電圧を取り込んで保持するサンプルホールド回路と、
前記ピーク期間検出回路の検出信号を所定の時間だけ遅延させる信号遅延回路と、
を備え、前記サンプルホールド回路は前記信号遅延回路により遅延されたタイミングで取り込んだ電圧を保持するように構成する。
【００１４】
上記のような構成によれば、入力されたドレイン電圧を電位の低い方へ所定量だけ引き下げた電圧がピーク期間を判定するための基準電圧となるので、ドレイン電圧のピーク期間を確実に検出することができる。また、引き下げられた電圧を取り込むサンプルホールド回路は信号遅延回路により遅延されたタイミングで取り込んだ電圧を保持しそれがピーク期間を判定するための基準電圧となるので、ピーク期間の開始直後のサージ部分を除いた電圧を保持することができ、それによってサージの影響を受けないピーク期間判定用の基準電圧を得ることかでき、精度の高いピーク期間の検出が可能となる。
【００１５】
また、望ましくは、前記判定基準電圧生成回路は、前記オフセット付与回路の後段に設けられたローパスフィルタを備え、
前記サンプルホールド回路は、前記ローパスフィルタを通過した電圧を取り込んで保持するように構成する。
かかる構成によれば、ローパスフィルタによってドレイン電圧の変化が緩やかになるため、ピーク期間の終了のタイミングを検出してサンプルホールド回路を動作させて取り込んだ電圧を保持させる際に、保持する電圧の落ち込みを抑制し、ドレイン電圧の変化速度に影響されない精度の高いピーク期間判定用の基準電圧を得ることかできる。
【００１６】
さらに、望ましくは、前記サンプルホールド回路は、サンプリング用のスイッチと該スイッチがオンされている間に前記ローパスフィルタを通過した電圧を取り込むコンデンサとを備え、
前記判定基準電圧生成回路は、前記サンプルホールド回路の前記コンデンサに保持されている電荷を放電させる放電回路を備え、前記放電回路は前記ピーク期間の経過後に前記コンデンサの電荷の一部を放電させるように構成する。
かかる構成によれば、サンプルホールド回路ホールド用のコンデンサの電荷を、スイッチング毎に所定量ずつ放電することができ、それによってドレイン電圧ＶDSのピーク電圧が低下する場合にも、速やかにその電圧低下に追随して判定基準電圧ＶDS_PHを変化させることができるとともに、急激な落ち込みを抑制して判定基準電圧を適切な値に維持することができる。
【００１７】
また、望ましくは、前記二次側制御回路は、
前記同期整流用ＭＯＳトランジスタのドレイン電圧のボトム期間を検出するボトム期間検出回路を備え、
前記ボトム期間検出回路によるボトム期間の開始時に前記同期整流用ＭＯＳトランジスタのターンオンを許可し、前記ピーク期間検出回路によるピーク期間の終了時から所定の時間経過した時点で前記同期整流用ＭＯＳトランジスタのターンオンを禁止させる信号を生成するように構成する。
かかる構成によれば、特に電流不連続期間において誤ったタイミングで二次側同期整流素子がオンされて逆流が流れるのを防止することができる。
【発明の効果】
【００１８】
本発明によると、二次側に同期整流素子を備えたスイッチング電源装置において、正確なドレイン電圧ピーク期間の検出を行うことで一次側での異常発生など一次側の動作状態を間接的に把握して、二次側同期整流素子のオン、オフ制御を行うことができる。また、振幅の小さいドレイン電圧でもピーク期間を検出できるとともに、電流不連続期間の共振期間をドレイン電圧ピーク期間と誤って検出することがない。さらに、ドレイン電圧ピーク期間を検出するための好適な基準値を生成することができ、それによって正確なドレイン電圧ピーク期間の検出を行うことができるという効果がある。
【図面の簡単な説明】
【００１９】
【図１】本発明を適用して有効な二次側同期整流方式のスイッチング電源装置の構成例を示す回路構成図である。
【図２】実施形態のスイッチング電源装置を構成する二次側制御回路の構成例を示すブロック図である。
【図３】実施形態の二次側制御回路を構成するピーク検出判定回路の具体例を示す回路構成図である。
【図４】実施形態の二次側制御回路における通常動作時および入力電圧低下時の各部の信号の変化を示すタイミングチャートである。
【図５】実施形態の二次側制御回路におけるドレイン電圧の共振の幅と振幅が大きい時の各部の信号の変化を示すタイミングチャートである。
【図６】二次側同期整流方式のスイッチング電源装置における電流不連続期間の、振幅の大きな共振を含むドレイン電圧の変化の様子を示す波形図である。
【発明を実施するための形態】
【００２０】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用した同期整流方式のスイッチング電源装置の一実施形態を示す。
この実施形態におけるスイッチング電源装置は、一次側コイルＬｐと二次側コイルＬｓおよび補助巻線Ｌａを有する電圧変換用のトランス１０を備え、該トランス１０の一次側にＮチャネルＭＯＳトランジスタからなるスイッチング素子ＳＷおよびその制御回路（一次側制御回路）１１を設け、二次側に同期整流素子としてのＭＯＳトランジスタＳ０およびその制御回路（二次側制御回路）２０を設けた絶縁型ＤＣ−ＤＣコンバータとして構成されている。この実施形態では、トランス１０に、二次側コイルＬｓの極性が一次側コイルＬｐと逆極性のものが使用されており、フライバックコンバータとして動作するように構成されている。
【００２１】
一次側のスイッチング素子ＳＷはトランス１０の一次側コイルＬｐと直列に接続されている。一次側制御回路１１および二次側制御回路２０は、各々１個の半導体チップ上に半導体集積回路（ＩＣ）として、または１つのパッケージ内に実装された半導体装置として構成されている。トランス１０の補助巻線Ｌａの端子間にはダイオードＤ１とコンデンサＣ１とが直列に接続され、補助巻線Ｌａに誘起された電圧をダイオードＤ１で整流しコンデンサＣ１で平滑することで、一次側制御回路１１の電源電圧Ｖcc1を生成して一次側制御回路１１の電源端子に供給する。
また、この実施例のＤＣ−ＤＣコンバータは、一次側制御回路１１に接続され二次側の回路からのフィードバック信号を受ける受光用のフォトトランジスタＰＴを備え、一次側制御回路１１はフィードバック信号に応じてスイッチング素子ＳＷのスイッチング周波数またはデューティ比を変化させて、負荷や入力電圧の変動に対応するように構成されている。
【００２２】
一方、トランス１０の二次側には、二次側コイルＬｓの一方の端子と出力端子ＯＵＴ２との間に接続された同期整流用ＭＯＳトランジスタＳ０と、二次側で生成された電圧を電源電圧とし同期整流用ＭＯＳトランジスタＳ０のドレイン電圧を検出してトランジスタＳ０のオン、オフ制御信号を生成する二次側制御回路２０と、出力端子ＯＵＴ１−ＯＵＴ２間に接続され出力電圧ＶＯＵＴを安定化させる平滑コンデンサＣ２と、を備える。同期整流用ＭＯＳトランジスタＳ０と、二次側制御回路２０を、１つのパッケージに集積化してもよい。なお、出力端子ＯＵＴ１−ＯＵＴ２間に接続された可変抵抗ＬＤは、負荷の一例もしくは負荷を等価的に記載したものを表わしている。
【００２３】
出力端子ＯＵＴ１には二次側制御回路２０の電源端子ＶＣＣが接続されており、出力電圧ＶＯＵＴが二次側制御回路２０に電源電圧Ｖcc2として供給される。また、二次側制御回路２０の電源電圧は、トランス１０の補助巻線に誘起された電圧を整流して供給するように構成しても良い。
また、トランス１０の二次側には、出力端子ＯＵＴ１−ＯＵＴ２間に、フィードバック用のフォトダイオードＰＤおよび誤差アンプＥ-ＡＭＰが接続されている。誤差アンプＥ-ＡＭＰは出力電圧ＶＯＵＴのレベルに比例した電流をフォトダイオードＰＤに流すように構成されている。
【００２４】
また、二次側のフォトダイオードＰＤと一次側のフォトトランジスタＰＴは、絶縁型信号伝達手段としてのフォトインタラプタを構成しており、二次側のフォトダイオードＰＤから発せられた光が一次側のフォトトランジスタＰＴにより受光されて光の強度に応じたフィードバック信号が生成され、一次側制御回路１１はこのフィードバック信号に応じてスイッチング素子ＳＷを制御する。
【００２５】
二次側制御回路２０は、二次側スイッチング素子としての同期整流用ＭＯＳトランジスタＳ０のドレイン端子に配線を介して接続される外部端子（ドレイン電圧検出端子）Ｐ１の電圧ＶDSを監視し、所定のタイミングで同期整流用ＭＯＳトランジスタＳ０をオンまたはオフさせる制御信号（ゲート駆動電圧）ＶＧを生成して、外部端子Ｐ２を介してトランジスタＳ０のゲート端子へ出力する。
具体的には、同期整流用ＭＯＳトランジスタＳ０のドレイン電圧ＶDSは一次側スイッチング素子ＳＷのターンオン／ターンオフに連動しており、一次側スイッチング素子ＳＷがオンの時にＶDSはピークを取り、一次側スイッチング素子ＳＷがオフして二次側に電流が流れる期間はＶDSがボトムになる。そこで、二次側制御回路２０は、ＶDSを監視し、ＶDSがボトムになる期間だけ、同期整流用ＭＯＳトランジスタＳ０をオンさせる制御を行うように構成されている。
【００２６】
ところで、前述の通り、ＶDSのピーク期間は一次側スイッチング素子ＳＷのオン期間に相当する。従って、ＶDSのピーク期間を検出すれば、二次側から一次側スイッチング素子ＳＷのオン期間を検出することができることになる。また、多くの電源方式で、一次側のターンオン期間の長さは、二次側の負荷電流に比例しており、負荷が重いほど一次側のターンオン期間は長くなるので、ＶDSのピーク期間を元に、二次側制御回路による制御を最適化することができる。たとえばピーク期間が短い場合は軽負荷とみなし、ゲート駆動電圧ＶＧの出力電圧を下げて二次側制御回路のドライブ損失を抑え、電源装置の消費電力を減らしたり、ピーク期間が極端に短い時は異常状態と判断して同期整流用ＭＯＳトランジスタＳ０の駆動を止めるといった制御を行うことができる。
【００２７】
図２には、上記のような制御を実行可能な二次側制御回路２０の構成例が示されている。
図２に示されているように、二次側制御回路２０は、同期整流用ＭＯＳトランジスタＳ０のドレイン端子が接続されるドレイン電圧検出端子Ｐ１の電圧ＶDSと所定のしきい値電圧Ｖth_on（例えば-200mV）とを比較するコンパレータなどからなるオンタイミング検出回路２１、ドレイン電圧検出端子Ｐ１の電圧ＶDSと所定のしきい値電圧Ｖth_off（例えば0〜-150mV）とを比較するコンパレータなどからなるオフタイミング検出回路２２を備える。
ここで、オンタイミング検出回路２１の判定しきい値Ｖth_onは、同期整流用ＭＯＳトランジスタＳ０のボディダイオードに電流が流れ始めたことを確実に検出できるように、ボディダイオードの順方向電圧を考慮した電圧に設定される。
【００２８】
また、二次側制御回路２０は、ドレイン電圧ＶDSのピーク期間Ｔｐおよびボトム期間Ｔｂ（図４参照）を検出してイネーブル信号ＥＮを生成するピーク検出＆判定回路２３と、オンタイミング検出回路２１の出力ON_SIGとオフタイミング検出回路２２の出力OFF_SIGとピーク検出＆判定回路２３から出力されるイネーブル信号ＥＮに基づいて同期整流用ＭＯＳトランジスタＳ０をオン、オフ制御する信号を生成するオン・オフ制御回路２４と、生成されたオン、オフ制御信号を受けてゲート駆動電圧ＶＧを外部端子Ｐ２より出力するゲートドライバ回路２５を備えている。オン・オフ制御回路２４の前段にオフタイミング検出信号OFF_SIGとイネーブル信号ＥＮとを入力とするＡＮＤゲートを設けて、イネーブル信号ＥＮによりオフタイミング検出信号OFF_SIGのオン・オフ制御回路２４への入力を許可したり禁止したりするように構成しても良い。
【００２９】
図３には、上記ピーク検出＆判定回路２３の構成例が示されている。
図３に示されているように、ピーク検出＆判定回路２３は、ドレイン電圧ＶDSのピーク期間Ｔｐを検出するピーク検出部２３Ａと、ボトム期間Ｔｂを検出して同期整流用ＭＯＳトランジスタＳ０のターンオンすなわちゲート駆動電圧ＶＧを生成するゲートドライバ回路２５のソース側スイッチのオンを許可するイネーブル信号ＥＮを生成するイネーブル判定部２３Ｂとから構成される。
【００３０】
このうち、ピーク検出部２３Ａは、ドレイン電圧検出端子Ｐ１の電圧ＶDSに対して例えば数１０ｍＶ〜数１００ｍＶのマイナスのオフセットを付与するオフセット付与回路３１と、オフセット付与後のドレイン電圧ＶDS’の波形を鈍らせるためのローパスフィルタ（ＬＰＦ）３２と、サンプリング用スイッチＳ１とコンデンサＣ１とからなるサンプルホールド回路３３および放電回路３４と、サンプルホールド回路３３に取り込まれた電圧と端子Ｐ１のドレイン電圧ＶDSとを比較してピーク期間Ｔｐを検出するコンパレータ３５と、コンパレータ３５の出力（パルス）の立ち上がりのみを遅延させるディレイ回路３６を備える。ディレイ回路３６による遅延時間は、図４に示すドレイン電圧ＶDS’の波形のサージ部分ＳＧの幅に対応するように決定される。
【００３１】
オフセット付与回路３１によりマイナスのオフセットが付与されたドレイン電圧ＶDS’をサンプルホールド回路３３でホールドした電圧をピーク期間の判定のための基準電圧ＶDS_PHとして、ドレイン電圧ＶDSを入力とするコンパレータ３５の反転入力端子に印加されることで、ピーク期間のレベルが変化したとしてもそのピーク期間のレベルよりも数１０ｍＶ〜数１００ｍＶ低い電圧をピーク期間判定基準電圧とすることができる。そのため、電源の状態が変わっても正確なＶDSピーク期間の検出が安定して行えるとともに、基準電圧ＶDS_PHはドレイン電圧ＶDSとの電位差が小さいため、電流不連続期間の共振など、振幅の小さいＶDS入力によりコンパレータ３５が応答することを防止できる。
【００３２】
サンプルホールド回路３３のサンプリング用スイッチＳ１は、コンパレータ３５の出力をディレイ回路３６で遅延した信号によってオン、オフ制御され、スイッチＳ１がオフされた時点のドレイン電圧ＶDS”をコンデンサＣ１に保持する。このように、遅延信号によってドレイン電圧ＶDS”をサンプルホールド回路３３に保持することによって、ドレイン電圧ＶDSの上昇直後のサージ部分をサンプリングしないようにして、正確なピーク期間判定基準電圧ＶDS_PHを生成することができる。
【００３３】
また、オフセット付与回路３１とサンプルホールド回路３３との間にローパスフィルタ３２を設けているため、ドレイン電圧ＶDSに含まれる高周波成分を除去できるとともに、ドレイン電圧ＶDSの波形を鈍らせることができ、それによってドレイン電圧ＶDSの立ち上がり時にはＶDSに加算されるサージ電圧を抑え、ＶDSの立下り時には立下り波形の傾斜を緩やかにして、サンプル解除タイミングでのＶDS低下を抑える。つまり、サンプルホールド回路３３に保持されるピーク電圧の落ち込みを防止することができる。
放電回路３４は、サンプルホールド回路３３のコンデンサＣ１の電荷を転送する電荷転送用スイッチＳ２と、転送された電荷を保持するコンデンサＣ２と、コンデンサＣ２の充電電荷を放電させる放電用スイッチＳ３とから構成され、スイッチＳ２とＳ３はイネーブル判定部２３Ｂからの信号によってオン、オフ動作される。
【００３４】
イネーブル判定部２３Ｂは、ドレイン電圧検出端子Ｐ１の電圧ＶDSと所定の電圧Ｖrefとを比較してボトム期間Ｔｂを検出するためのコンパレータ３７と、該コンパレータ３７の出力の立ち上がりに同期してパルスを生成するワンショットパルス生成回路３８と、ピーク検出部２３Ａのコンパレータ３５の出力を遅延させるディレイ回路３９と、該ディレイ回路３９で遅延された信号と上記ボトム検出用コンパレータ３７の出力信号の論理積をとるＡＮＤゲートＧ１を備える。そして、ＡＮＤゲートＧ１の出力が、ゲート駆動電圧ＶＧを生成するゲートドライバ回路２５のシンク側スイッチのオンすなわち同期整流用ＭＯＳトランジスタＳ０のターンオフを許可するイネーブル信号ＥＮとして、オン・オフ制御回路２４へ供給される。ディレイ回路３９による遅延時間は、二次側同期整流ＭＯＳトランジスタＳ０に電流が流れる、通常のスイッチング動作において、ドレイン電圧ＶDSがピークから１０％程度に下がるまでに要する時間を考慮して決定される。
【００３５】
また、コンパレータ３７の出力が前記放電回路３４の電荷転送用スイッチＳ２の制御信号として供給され、ワンショットパルス生成回路３８の出力が前記放電回路３４の放電用スイッチＳ３の制御信号として供給されるように構成されている。そのため、放電回路３４は、ＶDSのピーク期間にはスイッチＳ２をオンさせて放電回路３４のコンデンサＣ２をサンプルホールド回路３３に接続して、コンデンサＣ２の電位をＣ１の電位と同一の電位にするとともに、ＶDSのボトム期間にはスイッチＳ３をオンさせてコンデンサＣ２の電荷を放電してリセットする。
そして、次にスイッチＳ２をオンさせた際に、コンデンサＣ１の電荷の一部がＣ２に移動して、Ｃ１のホールド電位はコンデンサＣ１とＣ２との容量比に応じて低下する。上記のような動作をスイッチングサイクル毎（パルス毎）に実行して、ホールド電圧を徐々に放電することで、ピーク期間のドレイン電圧ＶDSが低下するように状況においてＶDS_PHが固定されるのを回避して、速やかに追従して変化させることができる。
【００３６】
次に、図４および図５のタイミングチャートを用いて、ピーク検出＆判定回路２３の動作について説明する。このうち、図４は通常動作時および入力電圧低下時のもの、図５はドレイン電圧の共振の幅と振幅が大きい時のものである。
図４および図５において、（ａ）は同期整流用ＭＯＳトランジスタＳ０のドレイン電圧ＶDS、（ｂ）はスイッチＳ１をオン、オフさせるディレイ回路３６の出力、（ｃ）はボトム期間検出用のコンパレータ３７の出力、（ｄ）は放電回路３４をリセットさせるワンショットパルス生成回路３８の出力パルス、（ｅ）はピーク期間検出用のコンパレータ３５の出力、（ｆ）はコンパレータ３５の出力を遅延させるディレイ回路３９の出力、（ｇ）はＡＮＤゲートＧ１から出力されるイネーブル信号ＥＮの変化をそれぞれ示す。また、サンプルホールド回路３３に保持され、ピーク期間検出用のコンパレータ３５に供給される判定基準電圧ＶDS_PHは図４（ａ）において、破線Ｄで示されている。
【００３７】
先ず、図４を用いて、ドレイン電圧ＶDSピーク期間Ｖｐの検出動作とピーク期間検出用の基準電圧ＶDS_PHの調整動作を説明する。なお、図４の左側半分（ｔ1〜ｔ9）には電流不連続モード（ＤＣＭ）で動作している時（軽負荷時）のタイミングチャート、右側半分（ｔ10〜ｔ20）には電流連続モード（ＣＣＭ）で動作している時（重負荷時）に一次側の入力電圧が低下した場合のタイミングチャートが示されている。
図４（ａ）に示されているように、ドレイン電圧ＶDSが上昇してタイミングｔ1でボトム期間検出用のしきい値Ｖrefを超えると（ｃ）に示すようにコンパレータ３７の出力がローレベルに変化する（なお、この時点でサンプルホールド回路３３のスイッチＳ１はオフし、コンデンサＣ２はリセットされている）。
【００３８】
すると、放電回路３４の転送用スイッチＳ２がオンされて、コンデンサＣ１の電荷の一部がコンデンサＣ２へ転送されて、コンデンサＣ１に保持されている判定基準電圧ＶDS_PHが、Ｃ１に対するＣ２の比率に応じてＣ１/(Ｃ１＋Ｃ２)に低下する（図４(ａ）の破線参照）。
その後、ドレイン電圧ＶDSが上昇して判定基準電圧ＶDS_PHを超えると、（ｅ）に示すようにピーク期間検出用のコンパレータ３５の出力がハイレベルに変化する（t2）。そして、ディレイ回路３６の遅延時間deley1後にディレイ回路３６の出力がハイレベルに変化する（t3）。すると、サンプルホールド回路３３のスイッチＳ１がオンされて、コンデンサＣ１とＣ２の充電が開始され、ＶDS_PHがＶDS’まで上昇する。
【００３９】
ピーク期間検出用のコンパレータ３５の出力がハイレベルに変化（t2）してから、ディレイ回路３９の遅延時間deley2が経過すると、ディレイ回路３９の出力がハイレベルに変化する。その後、タイミングｔ4でピーク期間Ｔｐが終了してドレイン電圧ＶDSが立ち下がると、ピーク期間検出用のコンパレータ３５の出力とディレイ回路３６の出力がローレベルに変化し、サンプルホールド回路３３のスイッチＳ１がオフされて、コンデンサＣ１の充電電圧が判定基準電圧ＶDS_PHとしてホールドされる。また、このタイミングｔ4でボトム期間検出用のコンパレータ３７の出力がハイレベルに変化し、放電回路３４の転送用スイッチＳ２がオフされるとともに、ワンショットパルス生成回路３８によりパルスが生成され、そのパルスによって放電回路３４の放電用スイッチＳ３がオンされて、コンデンサＣ２の電荷がリセットされる。
【００４０】
また、このとき（t4）、ボトム期間検出用のコンパレータ３７の出力とディレイ回路３９の出力が共にハイレベルになることで、ＡＮＤゲートＧ１の出力であるイネーブル信号ＥＮがハイレベルに変化し、ディレイ回路３９の出力がローレベルになるタイミングｔ5でイネーブル信号ＥＮがローレベルに変化する。
イネーブル信号ＥＮがハイレベルの期間に、図２のオンタイミング検出回路２１が検出信号ON_SIGを出力すれば、同期整流用ＭＯＳトランジスタＳ０のターンオンが許可されてオンするが、タイミングｔ5でイネーブル信号ＥＮがローレベルに変化した後に、オンタイミング検出回路２１が検出信号ON_SIGを出力した場合には、同期整流用ＭＯＳトランジスタＳ０はターンオンしない。タイミングｔ6〜ｔ10の期間の動作は、上記タイミングｔ1〜ｔ5の期間の動作と同じであるので、説明を省略する。
【００４１】
その後、負荷が重くなって電流連続モード（ＣＣＭ）へ移行した場合には、ｔ11〜ｔ15の期間のように、ドレイン電圧ＶDSに電流不連続期間の共振は見られなくなるが、回路の動作としてはほぼ同じである。図１のようなフライバック方式の電源において、一次側の入力電圧が低下すると、タイミングｔ14〜ｔ16の期間のように、ドレイン電圧ＶDSのピークも低下し判定基準電圧ＶDS_PHに到達しなくなるため、ピーク期間検出用のコンパレータ３５の出力がハイレベルに変化しなくなり、ディレイ回路３９の出力（パルス）もイネーブル信号ＥＮも生成されなくなる。その結果、同期整流用ＭＯＳトランジスタＳ０はターンオンしないこととなる。
【００４２】
そして、放電回路３４の放電動作によって、サンプルホールド回路３３により生成されるピーク期間の判定基準電圧ＶDS_PHが徐々に低下するため、ＶDS＞ＶDS_PHの期間が発生するようになり、サージなどでピーク期間検出用のコンパレータ３５の出力が変化するようになる。ただし、サージ期間はディレイ回路３６の遅延時間Delay1より短いため、サンプルホールド回路３３にコンデンサＣ１にはサージ期間の電圧は取り込まれず、通常と同様のサンプリングを実施する。
一方、ピーク期間検出用のコンパレータ３５にはサージ分が見えるため、コンパレータ３５の出力とディレイ回路３９の出力は変化するが、ボトム期間検出用のコンパレータ３７の出力のハイレベルとディレイ回路３９の出力のハイレベルが重なる期間だけイネーブル信号ＥＮがハイレベルになり、同期整流用ＭＯＳトランジスタＳ０のターンオンが許可される。従って、負荷が少しでもあれば、ドレイン電圧ＶDSのサージ後のピーク期間だけが検出されてターンオンが許可されるため、動作上問題はない。
【００４３】
次に、図５のタイミングチャートを用いて、一次側の入力電圧が非常に小さい状態など、ドレイン電圧ＶDSのピークが電流不連続期間の共振振幅とほぼ等しい値になった場合におけるピーク検出＆判定回路２３の動作について説明する。
図５の期間Ｔｒに示すように、ドレイン電圧ＶDSの共振の振幅がピーク期間の判定基準電圧ＶDS_PHを超えるようになると、ピーク期間検出用のコンパレータ３５の出力（ｅ）がハイレベルに変化する（タイミングｔ22）という現象が発生する。この場合、ｔ24〜ｔ26の間におけるＶDSの立下りでオンタイミング検出回路２１が検出信号ON_SIGを出力するが、同期整流用ＭＯＳトランジスタＳ０のターンオンは防止する必要がある。
【００４４】
図３のピーク検出＆判定回路２３においては、ＶDSの共振波形が立ち上がるタイミングｔ21でボトム期間検出用のコンパレータ３７の出力（ｃ）がローレベルに変化する。すると、放電回路３４の電荷転送用スイッチＳ２がオンされて、サンプルホールド回路３３のコンデンサＣ１の電荷が放電回路３４のコンデンサＣ２へ転送されて、基準電圧ＶDS_PHが容量比分だけ低下する。その後、タイミングｔ22でＶDSが基準電圧ＶDS_PHを超えると、ピーク期間検出用のコンパレータ３５の出力（ｅ）がハイレベルに変化し、ディレイ回路３６の遅延時間deley1経過後（タイミングｔ23）にサンプリング信号（ｂ）がハイレベルに変化してスイッチＳ１がオンして、基準電圧ＶDS_PHはＶDS入力に合わせた電圧へ変化する（ｔ23〜ｔ24）。
【００４５】
その後、ドレイン電圧ＶDSが低下して基準電圧ＶDS_PH以下になると、ピーク期間検出用のコンパレータ３５の出力（ｅ）がローレベルに変化する（タイミングｔ24）。すると、サンプリング信号（ｂ）がローレベルに変化してスイッチＳ１がオフされ、コンデンサＣ１の充電電圧である基準電圧ＶDS_PHがホールドされる。
続いて、ｔ24からディレイ回路３９の遅延時間Delay2後に、ディレイ回路３９の出力（ｆ）がローレベルに変化するようになる（タイミングｔ25）が、この時点でＶDSは低下しきらず、ボトム期間検出用のコンパレータ３７の出力（ｃ）がローレベルのため、同期整流用ＭＯＳトランジスタＳ０のターンオンを許可するイネーブル信号ＥＮが出力されない。
【００４６】
そのため、タイミングｔ24〜ｔ26のドレイン電圧ＶDSの立下りでオンタイミング検出回路２１が検出信号ON_SIGを出力したとしても、同期整流用ＭＯＳトランジスタＳ０がターンオンされないようにすることができる。
タイミングｔ27以降の動作は、図４を用いて説明したタイミングｔ2〜ｔ6の動作と同じであるので、詳しい説明は省略するが、ｔ30〜ｔ31の期間では、ＶDSの立下りが速いため、ディレイ回路３９の出力（ｆ）がハイレベルの間に、ボトム期間検出用のコンパレータ３７の出力（ｃ）がハイレベルに変化する。そのため、同期整流用ＭＯＳトランジスタＳ０のターンオンを許可するイネーブル信号ＥＮが出力され、その間にオンタイミング検出回路２１が検出信号ON_SIGを出力すると、同期整流用ＭＯＳトランジスタＳ０がターンオンされることとなる。
【００４７】
以上説明したように、上記実施形態の二次側制御回路においては、二次側同期整流用ＭＯＳトランジスタＳ０のドレイン電圧ＶDSにオフセットを持たせたピーク期間の電圧をホールドして判定基準電圧ＶDS_PHを生成し、ドレイン電圧ＶDSと比較することで、ＶDSのピーク期間を検出することができる。ここで、ＶDSのピーク期間は一次側スイッチング素子のオン期間に相当するため、二次側で一次側スイッチの状態を間接的に検出できる。そして、この検出結果をもとに入力電圧の低下などの異常状態の発生を検出し、二次側同期整流用ＭＯＳトランジスタＳ０のオン・オフ制御を実行することが可能である。
【００４８】
また、上記実施形態の二次側制御回路においては、ピーク期間の判定基準電圧ＶDS_PHを、二次側同期整流用ＭＯＳトランジスタＳ０のドレイン電圧ＶDSのピークホールド値をもとにして生成しているので、ＶDSのピーク期間の電圧に応じて判定基準電圧ＶDS_PHを変化させることができ、幅広いＶDS入力範囲に対応することが可能である。また、入力されたドレイン電圧ＶDSから所定のオフセットを引いた電圧をピークホールドして判定基準電圧ＶDS_PHとしているため、振幅の小さいＶDSでもピーク期間を確実に検出できるとともに、ＶDSのピーク電圧は電流不連続期間の共振波形の最大値より一般的に高いため、この共振期間の波形をＶDSピーク期間と誤検出しにくくなる。
【００４９】
さらに、ドレイン電圧ＶDSのピークをホールドするサンプルホールド回路３３として、ダイオードと容量の回路構成を避けてスイッチと容量の回路構成を採用しているため、ダイオードの順方向電圧Ｖfによるホールド電圧の落ち込みを低減できる。また、ダイオードの順方向電圧Ｖfは温度依存性を有するため、温度変化で判定基準電圧ＶDS_PHが変動するおそれがあるが、ダイオードの代わりにＭＯＳトランジスタのようなスイッチを使用することで、温度変化の影響を回避して安定した制御動作が可能になる。
【００５０】
また、ピーク期間検出用のコンパレータ３５の後段にディレイ回路３６を設けて、サンプルホールド回路３３がＶDSサージの発生期間を避けたタイミングでホールドを実施しているので、サージのピークホールド値すなわち判定基準電圧ＶDS_PHへの影響を抑えることができる。
また、上記実施形態の二次側制御回路においては、判定基準電圧ＶDS_PHを生成するサンプルホールド回路３３に放電回路３４を接続して、ホールド用のコンデンサＣ１の電荷を、スイッチング毎に所定量ずつ放電するように構成されているため、ドレイン電圧ＶDSのピーク電圧が低下する場合にも、速やかにその電圧低下に追随して判定基準電圧ＶDS_PHを変化させ、適切な値に維持できる。
【００５１】
さらに、ＶDSのピーク期間の検出信号にディレイを持たせ、ＶDSのボトム検出信号との論理和をとって、二次側同期整流用ＭＯＳトランジスタＳ０のターンオンを許可するイネーブル信号ＥＮを生成しているため、電流不連続期間における同期整流用ＭＯＳトランジスタＳ０の誤ったターンオンを防止することができる。すなわち、電流不連続期間では、本来は一次側スイッチング素子ＳＷも二次側同期整流用ＭＯＳトランジスタＳ０もターンオフしている期間であるが、回路の異常動作などでＶDSが乱れ、このＶDSにオンタイミング検出回路２１が反応して二次側同期整流用ＭＯＳトランジスタＳ０をターンオンさせると逆流するおそれがあるが、上記実施形態では、ピーク期間検出用のコンパレータ３５の後段にディレイ回路３９を設けてその遅延時間Delay2の間だけ同期整流用ＭＯＳトランジスタＳ０のターンオンを許可するイネーブル信号ＥＮを生成するようにしているため、ＶDSがピークからボトムに変化するまでの時間が長い電流不連続期間では、逆流を防止できる。
【００５２】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、上記実施形態におけるオフセット付与回路は、オペアンプを使用したレベル変換回路でもよいし、オペアンプを使用せずにダイオードの順方向電圧などの素子の特性を利用したレベルシフト回路であっても良い。また、上記実施形態では、オフセット付与回路３１の後段にローパスフィルタ３２を設けているが、オフセット付与回路３１とローパスフィルタ３２の順序は逆でも良いし、ローパスフィルタ３２を省略した構成とすることも可能である。ピーク期間検出用のコンパレータ３５の非反転入力端子側に、ＶDSを所定量プラス側へ持ち上げるオフセット付与回路を設けるようにしても良い。
【００５３】
さらに、本発明に係る二次側同期整流制御回路は、図１に示すようなフライバック方式のスイッチング電源装置（ＤＣ−ＤＣコンバータ）に限定されるものではなく、例えばハーブブリッジ方式など他の方式のＤＣ−ＤＣコンバータにも適用可能である。また、一次側にインダクタとコンデンサからなる電流共振回路を設けたＬＬＣ共振コンバータにも適用することが可能である。
【符号の説明】
【００５４】
１０……トランス、１１……一次側制御回路、２０……二次側制御回路、２１……オンタイミング検出回路、２２……オフタイミング検出回路、２３……ピーク検出＆判定回路、２４……オン・オフ制御回路、２５……ゲートドライバ回路、３１……オフセット付与回路、３２……ローパスフィルタ、３３……サンプルホールド回路（判定基準電圧生成回路）、３４……放電回路、３５……ピーク期間検出用のコンパレータ（ピーク期間検回路）、３６……ディレイ回路、３７……ボトム期間検出用のコンパレータ（ボトム期間検回路）、３８……ワンショットパルス生成回路、３９………ディレイ回路（信号遅延回路）、Ｓ０……同期整流用ＭＯＳトランジスタ
【図１】
2020162326.tif 000003
【図２】
2020162326.tif 000004
【図３】
2020162326.tif 000005
【図４】
2020162326.tif 000006
【図５】
2020162326.tif 000007
【図６】
2020162326.tif 000008