(57)【要約】      （修正有）【課題】半導体スイッチング素子を有する電力変換装置において、部品等を追加することなく、小型、高密度化を満足しながらスイッチングノイズの抑制を図る。【解決手段】半導体スイッチング素子を有する電力変換回路を複数有した電力変換装置であって、電力変換回路１０００、２０００を構成する半導体スイッチング素子２ａ、２ｂ、５ａ、５ｂ、５ｃ、５ｄの駆動を制御する制御部３００は、半導体スイッチング素子のオン及びオフのタイミングが電力変換回路ごとに異なるように制御する。【選択図】図１
2020178399.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子を有する電力変換回路を複数有し、前記半導体スイッチング素子の駆動を制御する制御部を備えた電力変換装置であって、
前記制御部は前記半導体スイッチング素子のオン及びオフのタイミングが前記電力変換回路ごとに異なるように制御する電力変換装置。
【請求項２】
前記制御部は、
前記複数の電力変換回路のそれぞれに対応する互いに有効期間の異なる制御信号を生成し、前記それぞれの制御信号の有効期間に対応する電力変換回路の前記半導体スイッチング素子をオンまたはオフするように制御を行う請求項１に記載の電力変換装置。
【請求項３】
前記制御部は、
クロックに基づき周期的にカウントするカウンタ部を有し、
前記複数の電力変換回路のそれぞれに対応する制御信号の有効期間が、前記カウンタ部のそれぞれ異なるカウント値に設定されていることを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記電力変換回路は２つであり、
前記制御部は、クロックの偶数倍の周期の制御信号を生成し、
前記制御信号がハイレベルの時に、前記電力変換回路の一方の半導体スイッチング素子をオンまたはオフするように制御し、
前記制御信号がローレベルの時に、前記電力変換回路の他方の半導体スイッチング素子をオンまたはオフするように制御する請求項１に記載の電力変換装置。
【請求項５】
前記半導体スイッチング素子がワイドバンドギャップ半導体で構成された請求項１から４のいずれか１項に記載の電力変換装置。
【請求項６】
前記制御部での制御動作はハードウェア処理のみによって実行される請求項１から５のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、電力変換装置に関するものである。
【背景技術】
【０００２】
ハイブリッド自動車（ＨＥＶ：Hybrid Electric Vehicle）及び電気自動車（ＥＶ:Electric Vehicle）等に搭載される電力変換装置には小型化及び高密度実装化が求められる。このため、大電流及び高電圧をスイッチングするスイッチング素子の近傍に電流及び電圧を測定するためのセンサ回路を配置せざるを得なくなり、センサ回路がスイッチング素子からのノイズの影響を受けやすい状況となっている。特に、電力変換装置が複数の電力変換回路を有し、各電力変換回路を構成するスイッチング素子のスイッチングタイミングが一致する場合は、ノイズレベルが顕著に高くなり、電源またはＧＮＤに対してスイッチングノイズが重畳することで、センサ回路の誤検知が発生し、電力変換装置の誤動作に繋がる。
【０００３】
そこで、スイッチング素子に接続するゲート抵抗を切り替えることで、スイッチングの立ち上がり及び立ち下がりを緩やかにし、スイッチングノイズを低減させる技術がある（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１０７６７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示されている技術ではスイッチング速度の低下に伴うスイッチング損失増加により、部品を冷却するための面積の拡大が必要となる。その結果、電力変換装置の大型化に繋がり、小型及び高密度化を満足できなくなる。さらに、スイッチング速度を切り換えるための追加部品も必要であり、高コスト化にも繋がる。
【０００６】
本願は、上記課題を解決するためのものであり、複数の電力変換回路を有した電力変換装置において、各電力変換回路のスイッチング素子のオン及びオフのタイミングが異なるように制御することで、部品を追加することなくスイッチングノイズの抑制を図ることを目的としている。
【課題を解決するための手段】
【０００７】
本願に開示される電力変換装置は、半導体スイッチング素子を有する電力変換回路を複数有し、前記半導体スイッチング素子の駆動を制御する制御部を備えた電力変換装置であって、前記制御部は前記半導体スイッチング素子のオン及びオフのタイミングが前記電力変換回路ごとに異なるように制御するものである。
【発明の効果】
【０００８】
本願に開示される電力変換装置によれば、各電力変換回路間のスイッチング素子のオン及びオフのタイミングを異なるように制御することで、部品を追加することなく損失を増加させず、スイッチングノイズを低減可能な電力変換装置を実現できる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係る電力変換装置の回路構成を示す図である。
【図２】実施の形態１に係るカウンタ値を用いた電力変換回路の駆動信号の出力例を示す図である。
【図３】実施の形態１に係るカウンタ値を用いた電力変換回路の駆動信号の別の出力例を示す図である。
【図４】実施の形態１に係るクロックを用いた電力変換回路の駆動信号の出力例を示す図である。
【図５】実施の形態１に係る電力変換装置の制御装置のハードウェア構成図である。
【発明を実施するための形態】
【００１０】
以下、本願で開示される電力変換装置の実施の形態について図を参照して説明する。なお、各図中、同一符号は、同一または相当部分を示すものとする。
【００１１】
実施の形態１．
以下、実施の形態１について説明する。
図１は、実施の形態１に係る電力変換装置の一例である。図１において、電力変換装置は、ＡＣ／ＤＣコンバータ１０００と、ＡＣ／ＤＣコンバータ１０００に接続された平滑コンデンサ４と、平滑コンデンサ４に接続されたＤＣ／ＤＣコンバータ２０００と、ＡＣ／ＤＣコンバータ１０００と電源（図示せず）との間に接続され、入力電圧または入力電流を検出するセンサ回路２００ａと、平滑コンデンサ４の後段に接続され、平滑コンデンサの電圧または電流を検出するセンサ回路２００ｂと、ＤＣ／ＤＣコンバータ２０００の後段に接続され、ＤＣ／ＤＣコンバータ２０００から負荷（図示せず）に出力される出力電圧または出力電流を検出するセンサ回路２００ｃを備える。
なお、図中点線は制御部３００に入力あるいは出力される信号線を示している。
【００１２】
ＡＣ／ＤＣコンバータ１０００は、ＰＦＣリアクトル１と、半導体スイッチング素子２ａ、２ｂとダイオード３ａ、３ｂとで構成されたブリッジ回路とを有する。また、半導体スイッチング素子２ａ、２ｂのゲートにはそれぞれ半導体スイッチング素子２ａ、２ｂを駆動するドライバＩＣ１００ａ、１００ｂが接続されている。
【００１３】
ＤＣ／ＤＣコンバータ２０００は、半導体スイッチング素子５ａ〜５ｄで構成された１次側回路と、ダイオード７ａ〜７ｄで構成された２次側回路と、１次側巻線の一端が半導体スイッチング素子５ａ、５ｂの接続点に接続され他端が半導体スイッチング素子５ｃ、５ｄの接続点に接続され、２次側巻線の一端がダイオード７ａ、７ｂの接続点に接続され他端がダイオード７ｃ、７ｄの接続点に接続されたトランス６と、平滑リアクトル８と、平滑コンデンサ９とを備える。また、半導体スイッチング素子５ａ〜５ｄのゲートにはそれぞれ半導体スイッチング素子５ａ〜５ｄを駆動するドライバＩＣ１０１ａ〜１００ｄが接続されている。
【００１４】
半導体スイッチング素子２ａ、２ｂ、５ａ〜５ｄは、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）またはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の自己消弧型半導体素子を用いることができる。
【００１５】
また、電力変換回路としてＡＣ／ＤＣコンバータ１０００とＤＣ／ＤＣコンバータ２０００とを直列に接続した例を示しているが、並列でもよい。さらに、電力変換回路を２つとしているが、３つ以上でも良い。
センサ回路として、３つのセンサ回路２００ａ〜２００ｃを用いた例を示したが、電力変換回路の個数に応じて増やしてもよい。また、電力変換装置としては、少なくとも入力電圧または入力電流値を検出するセンサ回路２００ａ及び出力電圧値または出力電流値を計測するセンサ回路２００ｃがあればよい。
【００１６】
制御部３００には、センサ回路２００ａで検出された入力電圧値または入力電流値３０ａが入力され、センサ回路２００ｂで検出された平滑コンデンサ４の電圧値または電流値３０ｂが入力され、センサ回路２００ｃで検出された出力電圧値または出力電流値３０ｃが入力される。制御部３００ではこれら電圧値または電流値３０ａ〜３０ｃを基に、目標の出力電力となるように駆動信号１０ａ、１０ｂ、２０ａ〜２０ｄをそれぞれ生成する。
制御部３００は、例えばＰＷＭ制御により、目標電力となるように半導体スイッチング素子２ａ、２ｂ、５ａ〜５ｄは駆動するが、駆動信号１０ａ、１０ｂ、２０ａ〜２０ｄにより、それぞれ半導体スイッチング素子２ａ、２ｂ、５ａ〜５ｄのゲートに接続されたドライバＩＣ１００ａ、１００ｂ、１０１ａ〜１０１ｄを介して半導体スイッチング素子２ａ、２ｂ、５ａ〜５ｄを駆動する。
【００１７】
ここで制御部３００は、駆動信号１０ａ、１０ｂの立ち上がりおよび立ち下りタイミングが駆動信号２０ａ〜２０ｄの立ち上がりおよび立ち下りタイミングと一致しないように信号を生成する。
制御部３００は、電力変換回路ごとに有効な制御信号を生成する。ＡＣ／ＤＣコンバータ１０００にのみ有効な駆動信号１０ａ、１０ｂと、ＤＣ／ＤＣコンバータ２０００にのみ有効な駆動信号２０ａ〜２０ｄをそれぞれ出力し、駆動信号１０ａ、１０ｂと駆動信号２０ａ〜２０ｄの立ち上がりおよび立ち下りタイミングが一致しないようにそれぞれの駆動信号を出力する。
すなわち、ＡＣ／ＤＣコンバータ１０００側の半導体スイッチング素子２ａ、２ｂとＤＣ／ＤＣコンバータ２０００側の半導体スイッチング素子５ａ〜５ｄとの間で半導体スイッチング素子が同時にオンオフしないように制御される。
【００１８】
駆動信号の生成について、まず制御部３００が、オンとオフを繰り返し出力するクロックと、クロックに基づき周期的にカウントするカウンタ部を有している場合を例にして説明する。
図２はカウンタ部からのカウント値を用いて生成された制御信号を基にＡＣ／ＤＣコンバータ１０００用の駆動信号１０ａ、１０ｂとＤＣ／ＤＣコンバータ２０００用の駆動信号２０ａ〜２０ｄを出力した例を示す図である。
【００１９】
図２において、ＡＣ／ＤＣコンバータ１０００用の制御信号は、カウント値が１、３、５、７、９・・・である期間にのみハイレベル（Ｈｉｇｈ）となり、駆動信号１０ａ、１０ｂはこの制御信号がＨｉｇｈの期間に変化する。ＡＣ／ＤＣコンバータ１０００用の制御信号は、カウント値が２、４、６、８、１０・・・である期間にはローレベル（Ｌｏｗ）となるように切り替わる。
ＤＣ／ＤＣコンバータ２０００用の制御信号は、カウント値が２、４、６、８、１０・・・である期間（図中ハッチングの施された期間）にのみハイレベル（Ｈｉｇｈ）となり、駆動信号２０ａ〜２０ｄは制御信号がＨｉｇｈの期間に変化する。ＤＣ／ＤＣコンバータ２０００用の制御信号は、カウント値が１、３、５、７、９・・・である期間にはローレベル（Ｌｏｗ）となるように切り替わる。
【００２０】
なお、図２においては、電力変換回路が２つの例を示したが、電力変換回路は３つ以上あってもよい。図３は電力変換回路が３つある場合すなわち第１から第３コンバータに対して、それぞれ第１から第３駆動信号を発生させる例を示した図である。
【００２１】
第１コンバータ用の制御信号は、カウント値が１、４、７、・・・である期間にのみハイレベル（Ｈｉｇｈ）となり、第１駆動信号はこの制御信号がＨｉｇｈの期間に変化する。第２コンバータ用の制御信号は、カウント値が２、５、８、・・・である期間（図中右下向きの線でハッチングの施された期間）にのみハイレベル（Ｈｉｇｈ）となり、第２駆動信号は制御信号がＨｉｇｈの期間に変化する。第３コンバータ用の制御信号は、カウント値が３、６、９、・・・である期間にのみハイレベル（Ｈｉｇｈ）となり、第３駆動信号はこの制御信号がＨｉｇｈの期間に変化する。
このように、制御信号は、各電力変換回路のそれぞれに有効となるように対応し、位相が異なる（有効期間であるＨｉｇｈのタイミングをずらす）ように生成され、各電力変換回路はそれぞれの有効な制御信号の有効な期間（Ｈｉｇｈ）にのみ、それぞれの電力変換回路の具備する半導体スイッチング素子のオンまたはオフの動作が制御される。図２及び図３では、複数の制御信号が位相の異なる同周期であるものを例示したが、これに限るものではない。電力変換回路間で有効期間が重ならないようにすれば、有効期間（Ｈｉｇｈの時間）を変える、あるいは周期を変えてもよい。
【００２２】
上記アルゴリズムにより、電力変換回路の個数に応じて、半導体スイッチング素子のオン及びオフを電力変換回路ごとに、確実に異なったタイミングで切替えることができる。本実施の形態ではクロックの立ち上がりタイミングでカウントしているが、立ち下りタイミングでカウントしても良い。
【００２３】
次に、カウント値を用いない場合の駆動信号の生成について、図４を用いて説明する。図４は、クロックごとにハイレベル（Ｈｉｇｈ）とローレベル（Ｌｏｗ）とが交互に切り替わる１つの制御信号を生成し、この制御信号のレベルに応じてＡＣ／ＤＣコンバータ１０００用の駆動信号１０ａ、１０ｂとＤＣ／ＤＣコンバータ２０００用の駆動信号２０ａ〜２０ｄを出力した例を示す図である。
【００２４】
図４において、制御信号はクロックの２倍の周期で動作するように生成され、制御信号がハイレベル（Ｈｉｇｈ）の期間にのみＡＣ／ＤＣコンバータ１０００用の駆動信号１０ａ、１０ｂを変化させ、制御信号がローレベル（Ｌｏｗ）の期間（図中ハッチングの施された期間）にのみＤＣ／ＤＣコンバータ２０００用の駆動信号２０ａ〜２０ｄを変化させる。この動作により駆動信号１０ａ、１０ｂと駆動信号２０ａ〜２０ｄの立ち上がりおよび立ち下りタイミングが一致しないように制御される。図４では制御信号をクロックの２倍の周期としたが、２倍に限らず偶数倍であれば良い。
【００２５】
このように、図４の例においても、駆動信号１０ａ、１０ｂと駆動信号２０ａ〜２０ｄはクロック１周期分、異なったタイミングで動作することから、電力変換回路間において半導体スイッチング素子のオン及びオフのタイミングが一致することが確実に回避できる。
【００２６】
また、各半導体スイッチング素子２ａ、２ｂ、５ａ〜５ｄにおいて、ＧａＮ（Gallium Nitride）またはＳｉＣ（Silicon Carbide）などのワイドバンドギャップ半導体を用いると、スイッチング速度が高速となり、スイッチングによるノイズも低減し、ノイズ低減効果がより高まる。
【００２７】
制御部３００は、ハードウェアの一例を図５に示すように、プロセッサ３１０と記憶装置３２０から構成される。記憶装置は図示していないが、ランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備してもよい。プロセッサ３１０は、記憶装置３２０から入力されたプログラムを実行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ３１０にプログラムが入力される。また、プロセッサ３１０は、演算結果等のデータを記憶装置３２０の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。
【００２８】
半導体スイッチング素子２ａ、２ｂ、５ａ〜５ｄとして、ＧａＮまたはＳｉＣといったワイドバンドギャップ半導体を用いて構成すると、それら半導体スイッチング素子２ａ、２ｂ、５ａ〜５ｄを駆動する駆動信号１０ａ、１０ｂ、２０ａ〜２０ｄは高速で出力されなければならない。そのため、上述した記憶装置３２０から入力されたプログラムをプロセッサ３１０が実行するよりも高速の駆動信号の生成が求められる。
制御部３００で実行される処理を、プログラムによるソフトウェア処理を行わず、ハードウェア処理でのみ実行するようにすれば高速の処理が可能となる。例えば、制御部３００を１つ集積回路、例えば、ＦＰＧＡ（Field-Programmable Gate Array）またはＡＳＩＣ（Application Specific Integrated Circuit）等から構成することで、制御部３００を構成する部品点数を増やすことなく、高速動作を実現可能である。すなわち、ワイドバンドギャップ半導体が用いられた半導体スイッチング素子２ａ、２ｂ、５ａ〜５ｄを高速駆動することが可能となり、損失の抑制及び素子としてのノイズ低減効果を奏することが可能となる。
【００２９】
以上のように、本実施の形態１によれば、制御部にて生成する半導体スイッチング素子を駆動するための駆動信号を、各電力変換回路間の半導体スイッチング素子のオン及びオフのタイミングを異なるようにしたので、損失が増加することなく、また、追加部品も不要なため小型化及び高密度化を満足しながらスイッチングノイズを低減可能な電力変換装置を実現できる。
【００３０】
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【符号の説明】
【００３１】
１：ＰＦＣリアクトル、  ２ａ、２ｂ、５ａ〜５ｄ：半導体スイッチング素子、  ３ａ、３ｂ、７ａ〜７ｄ：ダイオード、    ４：平滑コンデンサ、  ６：トランス、  ８：平滑リアクトル、  ９：平滑コンデンサ、  １００ａ、１００ｂ、１０１ａ〜１０１ｄ：ドライバＩＣ、  ２００ａ〜２００ｃ：センサ回路、  ３００：制御部、  １０ａ、１０ｂ、２０ａ〜２０ｄ：駆動信号、  ３０ａ：入力電圧値または入力電流値、  ３０ｂ：電圧値または電流値、  ３０ｃ：出力電圧値または出力電流値、  １０００：ＡＣ／ＤＣコンバータ、  ２０００：ＤＣ／ＤＣコンバータ、  ３１０：プロセッサ、  ３２０：記憶装置。
【図１】
2020178399.tif 000003
【図２】
2020178399.tif 000004
【図３】
2020178399.tif 000005
【図４】
2020178399.tif 000006
【図５】
2020178399.tif 000007
【手続補正書】
【提出日】令和2年4月9日(2020.4.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体スイッチング素子を有する電力変換回路を複数有し、前記半導体スイッチング素子の駆動を制御する制御部を備えた電力変換装置であって、
前記電力変換回路は２つであり、
前記制御部は、クロックの偶数倍の周期の制御信号を生成し、
前記制御信号がハイレベルの時に、前記電力変換回路のうち一方の電力変換回路の半導体スイッチング素子のみをオンまたはオフするように制御し、
前記制御信号がローレベルの時に、前記電力変換回路のうち他方の電力変換回路の半導体スイッチング素子のみをオンまたはオフするように制御し、
一方の前記電力変換回路の半導体スイッチング素子のオン及びオフのタイミングと他方の前記電力変換回路の半導体スイッチング素子のオン及びオフのタイミングとが一致しないように制御する電力変換装置。
【請求項２】
前記半導体スイッチング素子がワイドバンドギャップ半導体を用いて構成された請求項１に記載の電力変換装置。
【請求項３】
前記制御部での制御動作はハードウェア処理のみによって実行される請求項１または２に記載の電力変換装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本願に開示される電力変換装置は、半導体スイッチング素子を有する電力変換回路を複数有し、前記半導体スイッチング素子の駆動を制御する制御部を備えた電力変換装置であって、前記電力変換回路は２つであり、前記制御部は、クロックの偶数倍の周期の制御信号を生成し、前記制御信号がハイレベルの時に、前記電力変換回路のうち一方の電力変換回路の半導体スイッチング素子のみをオンまたはオフするように制御し、前記制御信号がローレベルの時に、前記電力変換回路のうち他方の電力変換回路の半導体スイッチング素子のみをオンまたはオフするように制御し、一方の前記電力変換回路の半導体スイッチング素子のオン及びオフのタイミングと他方の前記電力変換回路の半導体スイッチング素子のオン及びオフのタイミングとが一致しないように制御するものである。