(57)【要約】【課題】コストを抑えつつマルチチップモジュール基板とマザー基板との間の空隙を確保して、マルチチップモジュール基板の裏面にも回路部品を実装できる電子装置を提供する。【解決手段】ＭＣＭ基板１２の表面に複数の半導体チップ１，８，９が実装され、裏面側が電子装置１７のマザー基板１６上にランドグリッドアレイにより接続されるＭＣＭ１１を備える。ＭＣＭ基板１２は、マザー基板１６との間隔が増長するように湾曲した形状となる領域１２Ｃを有しており、その領域１２の裏面に、周辺回路素子のチップ部品１３を実装する。【選択図】図４
2020123692.tif 000002
【特許請求の範囲】
【請求項１】
マザー基板（１６，４４）と、
マルチチップモジュール基板（１２，３２，３４）の第１実装面に複数の半導体パッケージ（１，８，９，２１，３５〜３７）が実装され、第２実装面側が前記マザー基板上にランドグリッドアレイにより接続されるマルチチップモジュール（１１，２５，２５’，３１，３３）と、
前記マザー基板及び前記マルチチップモジュール基板の少なくとも一方は、対向する基板との間隔が増長するように湾曲した形状であり、
前記マルチチップモジュール基板の第２実装面で且つ前記間隔が増長している領域に、周辺回路素子のチップ部品（１３，５２，５５）が実装されている電子装置。
【請求項２】
前記マルチチップモジュール基板（３２，３４）は多層基板であり、何れか２層それぞれの銅箔残存率が異なることで前記湾曲した形状をなしている請求項１記載の電子装置。
【請求項３】
前記２層は、電源層とグランド層である請求項２記載の電子装置。
【請求項４】
前記複数の半導体パッケージの１つは、前記第１実装面に対向する側に金属製のヒートシンク（２２）を備えることで当該半導体パッケージ（２１）が湾曲しており、
前記マルチチップモジュール基板（１２）は、前記ヒートシンクを備える半導体パッケージが実装されることで湾曲した形状を成している請求項１記載の電子装置。
【請求項５】
前記ランドグリッドアレイによる接続部分に、はんだペースト（１５）を印刷する請求項１から４の何れか一項に記載の電子装置。
【請求項６】
前記ランドグリッドアレイによる接続を行う際に間隔が最短となるランドを中心とする複数のランド（１４Ｃ）には、はんだペーストを印刷しない請求項５記載の電子装置。
【請求項７】
前記チップ部品（５２，５５）がはんだ付けされるランド（５３）は、当該チップ部品の接続端子（５２Ｅ，５５Ｅ）の周辺に形成されている請求項１から６の何れか一項に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マザー基板上にランドグリッドアレイにより接続されるマルチチップモジュールを備える電子装置に関する。
【背景技術】
【０００２】
電子装置の製品には、ＳｏＣ（System on Chip）のようなマイクロコンピュータや電源回路，メモリ等のように、高機能で高密度配線が必要な回路ブロックをモジュール化したマルチチップモジュールを、マザー基板上に実装する構成がある。マルチチップモジュールを、以下ＭＣＭ（Multi-Chip Module）と称する。このような製品では、小型化を図るため、例えばコンデンサ等のチップ部品をＭＣＭ基板の裏面側に実装することがある。特に、ＳｏＣのようなマイコンでは、電源ノイズを低減するため多数のバイパスコンデンサを実装する必要がある。そのため、これらのバイパスコンデンサをＭＣＭ基板の裏面側に実装すれば、実装面積を削減できるため製品の小型化を図ることができる。
【０００３】
チップコンデンサのサイズは種々あるが、一例として１００５サイズは長さが１ｍｍ，幅及び厚みが０．５ｍｍであり、このサイズのコンデンサをＭＣＭ基板の裏面に実装するには、マザー基板との間にコンデンサの厚み以上の空隙が必要となる。そのため、ＭＣＭ基板をマザー基板上に実装する際には、はんだバンプを用いたボールグリッドアレイ実装が使用されることが多い。その他、特許文献１では、はんだバンプを用いる代わりに、銅円柱をスペーサとして使用する構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−３１６６２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＭＣＭ基板とマザー基板との間の空隙を確保するため、はんだバンプや銅円柱を用いる構成では、実装機によりはんだバンプ等をＭＣＭ基板の裏面に実装する工程が必要となり、コストアップに繋がる。また、はんだバンプに替えてはんだぺーストを用いるランドグリッドアレイ実装では、コストを抑えることはできるがＭＣＭ基板とマザー基板との間の空隙長が短くなり、コンデンサ等の部品の実装が困難になる。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、コストを抑えつつマルチチップモジュール基板とマザー基板との間の空隙を確保して、マルチチップモジュール基板の裏面にも回路部品を実装できる電子装置を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１記載の電子装置によれば、マルチチップモジュール基板の第１実装面に複数の半導体パッケージが実装され、第２実装面側がマザー基板上にランドグリッドアレイにより接続されるマルチチップモジュールを備える。マザー基板及びマルチチップモジュール基板の少なくとも一方は、対向する基板との間隔が増長するように湾曲した形状となっており、マルチチップモジュール基板の第２実装面で且つ前記間隔が増長している領域に、周辺回路素子のチップ部品が実装されている。
【０００８】
このように構成すれば、はんだバンプや特許文献１のように特殊なスペーサを用いずとも、マルチチップモジュール基板とマザー基板との間に必要な長さの空隙を形成して、マルチチップモジュール基板の第２実装面にチップ部品を実装できる
【０００９】
請求項２記載の電子装置によれば、マルチチップモジュール基板が、多層基板における何れか２層それぞれの銅箔残存率が異なることで湾曲した形状をなしている。すなわち、一般に銅箔残存率が小さい方の層が凹状に反ることになるので、マルチチップモジュール基板側に湾曲した形状を持たせることができる。
【００１０】
請求項３記載の電子装置によれば、前記２層を電源層とグランド層とする。すなわち、電源層とグランド層とは、他の配線層等に比較して銅箔が占める率が比較的高いので、銅箔残存率を変化させ易い。したがって、マルチチップモジュール基板に湾曲した形状を容易に持たせることができる。
【図面の簡単な説明】
【００１１】
【図１Ａ】第１実施形態であり、樹脂封止された半導体パッケージの構成を模式的に示す断面図
【図１Ｂ】半導体パッケージの形状に反りが生じた場合の構成を模式的に示す断面図
【図２】ＭＣＭの構成を示す側面図
【図３】ＭＣＭ基板の裏面にはんだペーストを印刷した状態を示す側面図
【図４】ＭＣＭを電子装置のマザー基板に搭載した状態を示す側面図
【図５Ａ】第２実施形態であり、ヒートシンクを備えた半導体パッケージの構成を模式的に示す断面図
【図５Ｂ】半導体パッケージの形状に反りが生じた場合の構成を模式的に示す断面図
【図６】ＭＣＭの構成を示す側面図
【図７】ＭＣＭ基板の裏面にはんだペーストを印刷した状態を示す側面図
【図８】電子装置の側面図
【図９】第３実施形態であり、図７に示す構成において、中心部分にあるランドを除いてはんだペーストを印刷した状態を示す側面図
【図１０】電子装置の側面図
【図１１】電子装置の平面図
【図１２】第４実施形態であり、電子装置の側面図（その１）
【図１３】電子装置の側面図（その２）
【図１４】ＭＣＭ基板の層構成を模式的に示す図
【図１５】第５実施形態であり、電子装置の側面図
【図１６Ａ】第６実施形態であり、ＭＣＭ基板の裏面側にチップコンデンサを実装した状態を示す図
【図１６Ｂ】図１６Ａよりソルダーレジストを除いた状態を示す図
【図１６Ｃ】図１６ＡのＡ−Ａ’断面を示す図
【図１６Ｄ】図１６ＡのＢ−Ｂ’断面を示す図
【図１７Ａ】低背チップコンデンサを用いた場合の図１６Ｃ相当図
【図１７Ｂ】同図１６Ｄ相当図
【発明を実施するための形態】
【００１２】
（第１実施形態）
図１Ａに示すように、本実施形態の半導体パッケージ１はＢＧＡであり、インターポーザ２の図中表面側に、半導体チップ３がダイボンド材４を介して実装されている。何れも図示しないが、半導体チップ３上のボンディングパッドとインターポーザ２表面側の配線との間は、ボンディングワイヤ５により接続されている。インターポーザ２の表面側は、モールド樹脂６により封止されており、同裏面側にははんだバンプ７が実装されている。
【００１３】
一般に、モールド樹脂６の線膨張係数は、インターポーザ２よりも小さい。そのため、樹脂封止された半導体パッケージ１は、図中上方に対して凸となるように反る傾向にある。そこで、インターポーザ２の面積や厚さを調整することで、図１Ｂに示すように、半導体パッケージ１を、上方に対して比較的極端に凸となる湾曲した形状にする。
【００１４】
次に、図２に示すように、ＭＣＭ１１を構成する。ＭＣＭ基板１２の中央部分に半導体パッケージ１を実装し、その図中左右両側に他の半導体パッケージ８，９を実装する。これらの半導体パッケージ８，９には、半導体パッケージ１のように湾曲した形状を持たせる必要は無い。この場合も、ＭＣＭ基板１２の厚さを適宜調整することで、ＭＣＭ基板１２の半導体パッケージ１が実装された領域１２Ｃが、図中上方に対して凸となるように湾曲した形状になる。この領域１２Ｃの裏面側に、例えばコンデンサ等の周辺回路素子のチップ部品１３を実装する。ＭＣＭ基板１２の表面が第１実装面に相当し、同裏面が第２実装面に相当する。
【００１５】
また、ＭＣＭ基板１２の裏面で領域１２Ｃの両側には、後述するマザー基板との接続を行うために複数のランド１４が配置されている。これらのランド１４には、図３に示すようにはんだペースト１５を印刷し、チップ部品１３を実装する際にリフローする。それから、ＭＣＭ１１を、図４に示すように、面積がＭＣＭ基板１２よりも広いマザー基板１６に実装することで電子装置１７が構成されている。この状態において、ＭＣＭ基板１２が上方に凸となるよう湾曲した形状の領域１２Ｃを有していることで、領域１２Ｃに対向するマザー基板１６との間の空隙がより長く確保されている。これにより、領域１２Ｃの裏面側にチップ部品１３を実装可能な空間が両者の間に形成されている。
【００１６】
以上のように本実施形態によれば、ＭＣＭ基板１２の表面に複数の半導体チップ１，８，９が実装され、裏面側がマザー基板１６上にランドグリッドアレイにより接続されるＭＣＭ１１を備える。ＭＣＭ基板１２は、マザー基板１６との間隔が増長するように湾曲した形状となる領域１２Ｃを有しており、その領域１２Ｃの裏面に、周辺回路素子のチップ部品１３を実装する。これにより、はんだバンプや特殊なスペーサを用いずとも、ＭＣＭ基板１２とマザー基板１６との間に必要な長さの空隙を形成して、ＭＣＭ基板１２の裏面にチップ部品１３を実装できる。
【００１７】
また、ＭＣＭ１１を、ランドグリッドアレイによりマザー基板１６に電気的に接続する部分にはんだペースト１５を印刷することで、ＭＣＭ基板１２とマザー基板１６との間の空隙を、より長く確保できる。
【００１８】
（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図５Ａに示すように、第２実施形態の半導体パッケージ２１は、モールド樹脂６に替えて金属製のヒートシンク２２を用いた構成である。半導体チップ２３は、インターポーザ２の表面側にチップ用バンプ２４を介してＢＧＡ実装されており、チップ用バンプ２４の隙間はアンダーフィル２５で満たされている。半導体チップ２３の表面と、ヒートシンク２２との間には、サーマルインターフェイスマテリアル２６が介在している。
【００１９】
ヒートシンク２２の線膨張係数はインターポーザ２よりも大きいため、ヒートシンク２２が取り付けられた半導体パッケージ２１は、図中下方に対して凸となるように反る傾向にある。そこで、第１実施形態と同様にインターポーザ２の面積や厚さを調整することで、図５Ｂに示すように、半導体パッケージ２１を、下方に対して比較的極端に凸となる湾曲した形状にする。
【００２０】
次に、図６に示すように、ＭＣＭ２５を構成する。ＭＣＭ基板１２の中央部分に半導体パッケージ２１を実装し、その左右両側に、第１実施形態と同様に半導体パッケージ８，９を実装する。この場合も、ＭＣＭ基板１２の厚さを適宜調整することで、ＭＣＭ基板１２の半導体パッケージ１が実装された領域１２Ｃが、下方に対して凸となるように湾曲した形状になる。この領域１２Ｃに対し、左右両隣となる領域１２Ｌ，１２Ｒの裏面側にチップ部品１３を実装する。
【００２１】
また、第２実施形態では領域１２Ｃの裏面に複数のランド１４が配置されている。これらのランド１４には、図７に示すようにはんだペースト１５を印刷し、チップ部品１３を実装する際にリフローする。それから、ＭＣＭ２５を、図８に示すようにマザー基板１６に実装することで電子装置２６が構成されている。この状態において、ＭＣＭ基板１２が下方に凸となるよう湾曲した形状の領域１２Ｃを有していることで、領域１２Ｌ，１２Ｒに対向するマザー基板１６との間の空隙がより長く確保されている。これにより、領域１２Ｌ，１２Ｒの裏面側にチップ部品１３を実装可能な空間が両者の間に形成されている。
【００２２】
以上のように第２実施形態によれば、半導体チップ２３を内蔵する半導体パッケージ２１は、表面に対向する側に金属製のヒートシンク２２を備えることで、半導体パッケージ２１が下方に凸となるよう湾曲している。その半導体パッケージ２１をＭＣＭ基板１２に実装することで、下方に対して凸となるように湾曲した形状の領域１２Ｃの、左右両隣にある領域１２Ｌ，１２Ｒの裏面側にチップ部品１３を実装する。この場合も、第１実施形態と同様の効果が得られる。
【００２３】
（第３実施形態）
図９に示す第３実施形態のＭＣＭ２５’は、第２実施形態の構成において、領域１２Ｃの裏面に配置された複数のランド１４のうち、ＭＣＭ基板１２が下方に凸となる形状を有していることで、マザー基板１６に接続した際に両者の空隙が最短となる中心部分にあるランド１４Ｃにははんだペースト１５を印刷しないものとした。これにより、ＭＣＭ２５’をマザー基板１６に実装すると、図１０に示すような状態となる。以上が電子装置２６’を構成している。
【００２４】
第２実施形態のように、ランド１４Ｃにはんだペースト１５を印刷してランドグリッドアレイにより実装すると、その分だけＭＣＭ２５とマザー基板１６との間の空隙が長くなる。その結果、図８に示すように、中心から両端に位置することで空隙がより長くなっているランド１４のはんだが伸びるため、はんだの中心部が細くなっている。
【００２５】
これに対して、第３実施形態では、ランド１４Ｃにはんだペースト１５を印刷しない分だけ空隙が短くなるので、両端に位置するランド１４のはんだの中心部に生じる「細り」を抑制でき、信頼性を向上させることができる。
【００２６】
図１１は、電子装置２６’の平面図を示す。尚、この平面図において、半導体パッケージ２１の図中下方に示されている半導体パッケージ２７，２８については、図１０では示していない。
【００２７】
（第４実施形態）
第４実施形態では、図１２に示すＭＣＭ３１を構成するＭＣＭ基板３２に、又は図１３に示すＭＣＭ３３を構成するＭＣＭ基板３４に湾曲した形状を持たせる。したがって、ＭＣＭ基板３２及び３４に実装されている半導体パッケージ３５〜３７については実装される前の形状は湾曲しておらず、一般的なフラットな形状である。
【００２８】
図１４に示すように、ＭＣＭ基板３２及び３４は、例えばＬ１〜Ｌ１０からなる１０層の多層基板であり、Ｌ１が表面の部品実装面，Ｌ１０が裏面のランド面である。内層のＬ２〜Ｌ９は、電源層やグランド層，信号送等である。これらのうち何れか２層を選択し、それら各層の面積における銅箔の残存率を変化させることで、ＭＣＭ基板３２，３４を湾曲させる。銅箔残存率が小さい方の層が凹状に反る形状となる。この場合、元々銅箔が示す面積が比較的多い、例えばＬ４の電源層とＬ７又はＬ９のグランド層とを選択すると、両者の銅箔残存率に変化をつけ易くなる。
【００２９】
図１２に示すＭＣＭ３１は、例えばＬ４側の銅箔残存率を小さくした場合であり、その結果、ＭＣＭ基板３２は、図６と同様に下方に凸となる湾曲した形状を成している。そして、チップ部品１３を、ＭＣＭ基板３２の上記の湾曲した形状の領域３２Ｃに対し、左右両隣となる領域３２Ｌ，３２Ｒの裏面側に実装する。これにより、電子装置３８が構成されている。
【００３０】
一方、図１３に示すＭＣＭ３３は、例えばＬ７側の銅箔残存率を小さくした場合であり、ＭＣＭ基板３４は、図３と同様に上方に凸となる湾曲した形状を成している。そして、チップ部品１３を、ＭＣＭ基板３４の上記の湾曲した形状の領域３４Ｃの裏面側に実装する。これにより、電子装置３９が構成されている。
【００３１】
（第５実施形態）
図１５に示すように、第５実施形態の電子装置４１では、ＭＣＭ４２自体は一般的な構成であり、フラットな形状のＭＣＭ基板４３の表面に、例えば第４実施形態の半導体パッケージ３５〜３７が実装されたものである。チップ部品１３は、例えば図１３と同様に、半導体パッケージ３６に対応するＭＣＭ基板４３の中央部分の裏面に実装されている。
【００３２】
そして、マザー基板４４の表面側で、チップ部品１３が実装されている領域に対応する部位には、凹部４４Ｒが形成されている。この凹部４４Ｒでは、ＭＣＭ基板４３との間の空隙が他の部分よりも長くなるので、チップ部品１３を実装するための空間が確保されている。
【００３３】
（第６実施形態）
第６実施形態は、ＭＣＭ基板５１の裏面側にチップコンデンサ５２を実装する部分の構成に関する。チップコンデンサ５２の両端には、接続端子に相当する電極５２Ｅがある。第６実施形態では、図１６に示すように、電極５２Ｅに対応する部位には銅箔のランドを形成せず、電極５２Ｅの周囲３方を取り囲むようにランド５３を配置する。これにより、銅箔の厚み分だけ空隙をより長く確保できる。図１６Ｂは、図１６Ａに示したソルダーレジスト５４を除いた状態で、ランド５３を示している。具体数値例を示すと、ランド５３の厚みが４０μｍ，ソルダーレジスト５４の厚みが１５μｍ程度である。
【００３４】
また、図１７に示すように、低背チップコンデンサ５５を使用すれば、チップコンデンサ５２の厚さ０．５ｍｍが０．０６ｍｍ程度の高さになるので、空隙を一層長く確保できる。
【００３５】
（その他の実施形態）
第４実施形態において、ＭＣＭ基板の層数は「１０」に限らない。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【００３６】
図面中、１は半導体パッケージ、３は半導体チップ、６はモールド樹脂、１１はＭＣＭ、１２はＭＣＭ基板、１４はランド、１５ははんだペースト、１６はマザー基板を示す。
【図１Ａ】
2020123692.tif 000003
【図１Ｂ】
2020123692.tif 000004
【図２】
2020123692.tif 000005
【図３】
2020123692.tif 000006
【図４】
2020123692.tif 000007
【図５Ａ】
2020123692.tif 000008
【図５Ｂ】
2020123692.tif 000009
【図６】
2020123692.tif 000010
【図７】
2020123692.tif 000011
【図８】
2020123692.tif 000012
【図９】
2020123692.tif 000013
【図１０】
2020123692.tif 000014
【図１１】
2020123692.tif 000015
【図１２】
2020123692.tif 000016
【図１３】
2020123692.tif 000017
【図１４】
2020123692.tif 000018
【図１５】
2020123692.tif 000019
【図１６Ａ】
2020123692.tif 000020
【図１６Ｂ】
2020123692.tif 000021
【図１６Ｃ】
2020123692.tif 000022
【図１６Ｄ】
2020123692.tif 000023
【図１７Ａ】
2020123692.tif 000024
【図１７Ｂ】
2020123692.tif 000025