(57)【要約】【課題】耐熱性が低く、配線層が狭ピッチ化された配線基板にＩＣチップを実装した半導体装置を提供する。【解決手段】複数のランド端子２Ａを有し、ランド端子２Ａ間のピッチが１００μｍ以下のＩＣチップ２と、融点又はガラス転移温度が１６０℃未満の基材３と、ピッチが１００μｍ以下の複数の配線４Ａを含む導電層４と、を有する配線基板５と、導電性粒子６を含む、複数のバンプ７とを備え、複数の配線４Ａと、複数のランド端子２Ａとが互いに対向して配置され、配線４Ａとランド端子２Ａとの間にバンプ７が位置する半導体装置１とする。【選択図】図１
2020123635.tif 000002
【特許請求の範囲】
【請求項１】
複数のランド端子を有し、前記ランド端子間のピッチが１００μｍ以下のＩＣチップと、
融点又はガラス転移温度が１６０℃未満の基材と、前記基材の一方の表面に位置し、ピッチが１００μｍ以下の複数の配線を含む導電層と、を有する配線基板と、
導電性粒子を含む、複数のバンプと、を備え、
複数の前記配線と、複数の前記ランド端子とが互いに対向して配置され、
前記配線と前記ランド端子との間に前記バンプが位置する、半導体装置。
【請求項２】
前記基材の線膨張率が、１０ｐｐｍ／℃以上４００ｐｐｍ／℃以下である、請求項１に記載の半導体装置。
【請求項３】
前記バンプの上底及び下底の直径が、５μｍ以上６０μｍ以下である、請求項１又は２に記載の半導体装置。
【請求項４】
前記ＩＣチップと前記配線基板との間に、前記ＩＣチップと前記配線基板との間の距離を規制する１以上のダミーバンプをさらに備える、請求項１乃至３のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、電子機器の小型軽量化、多機能化に伴い、電子機器に搭載される配線基板においても高密度実装に対する狭ピッチ化の要求が高まっている。係る要求に対応するため、複数の絶縁性基材と導電性パターンとを交互に積み重ねて多層配線基板を形成する技術や、多層配線基板上に電子部品を実装する技術の開発が進められている。
【０００３】
導電性パターン同士を接続する配線構造の製造方法として、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）法、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）法及びバンプ法等が一般的に知られている。このうち、バンプ法にて用いられるバンプの種類には、半田バンプ、ワイヤーボンディングバンプ、銅めっきバンプ、及び導電性ペーストバンプ等が挙げられる。
【０００４】
特許文献１は、ＣＯＧ（ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）実装により、ＩＣチップを基板上に搭載した配線ガラス基板を開示する。ＩＣチップには、バンプサイズ１００μｍ×１００μｍ、バンプ高さ１５μｍ、バンプピッチ１６０μｍの金バンプが配置されている。
特許文献２は、ＣＯＦ（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）実装により、配線基板上に半導体チップをフリップチップ実装した半導体装置を開示する。半導体チップのチップ電極上、又は配線基板の電極上に先端を尖らせた金バンプを設け、この金バンプにより配線基板と半導体チップとを接合している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第２８３０６８１号公報
【特許文献２】特開２００１−２５７２３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１及び特許文献２に記載の金バンプは、接合信頼性が高く、微細配線化への対応も容易である。しかしながら、金バンプ等の金属バンプを用いた配線基板の電極との接続圧着は、高温で行う必要があるため、配線構造には耐熱性が高い材料に限定されるという課題がある。一方、ＩＣチップを実装した半導体装置には、種々の用途において、狭ピッチ化への対応が要求されている。
【０００７】
本発明は、上記事情に鑑みてなされたものであって、耐熱性が低く、配線層が狭ピッチ化された配線基板にＩＣチップを実装した半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明は以下の態様を有する。
［１］  複数のランド端子を有し、前記ランド端子間のピッチが１００μｍ以下のＩＣチップと、融点又はガラス転移温度が１６０℃未満の基材も対象とし、前記基材の一方の表面に位置し、ピッチが１００μｍ以下の複数の配線を含む導電層と、を有する配線基板と、
導電性粒子を含む、複数のバンプと、を備え、
複数の前記配線と、複数の前記ランド端子とが互いに対向して配置され、
前記配線と前記ランド端子との間に前記バンプが位置する、半導体装置。
［２］  前記基材の線膨張率が、１０ｐｐｍ／℃以上４００ｐｐｍ／℃以下である、［１］に記載の半導体装置。
［３］  前記バンプの上底及び下底の直径が、５μｍ以上６０μｍ以下である、［１］又は［２］に記載の半導体装置。
［４］  前記ＩＣチップと前記配線基板との間に、前記ＩＣチップと前記配線基板との間の距離を規制する１以上のダミーバンプをさらに備える、［１］乃至［３］のいずれかに記載の半導体装置。
【発明の効果】
【０００９】
本発明によれば、耐熱性が低く、配線層が狭ピッチ化された配線基板にＩＣチップを実装した半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態の半導体装置の構成の一例を示す断面模式図である。
【図２】第１実施形態の半導体装置の製造方法を説明するための断面模式図である。
【図３】第１実施形態の半導体装置の製造方法を説明するための断面模式図である。
【図４】第１実施形態の半導体装置の製造方法を説明するための断面模式図である。
【図５】第２実施形態の半導体装置の構成の一例を示す斜視図である。
【図６】ＩＣチップ２との実装部以外の任意の領域の断面模式図である。
【発明を実施するための形態】
【００１１】
以下、図を参照しながら、本発明の一態様における半導体装置について説明する。以下の複数の実施形態では、好ましい例や条件を共有してもよい。また、本発明の趣旨を逸脱しない範囲において、数、量、位置及び形状等について変更、省略及び置換等してもよい。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせてあることがある。
【００１２】
＜第１の実施形態＞
先ず、本発明の半導体装置を適用した第１の実施形態について説明する。
図１は、第１実施形態の半導体装置の構成の一例を示す断面模式図である。図１に示すように、本実施形態の半導体装置１は、ＩＣチップ２と、基材３と導電層４とを有する配線基板５と、導電性粒子６を含む複数のバンプ７と、絶縁層８とを備える。また、半導体装置１は、ダミーバンプ９を有していてもよい。
配線構造１は、いわゆるＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）構造である。
【００１３】
ＩＣチップ２は、一方の表面に位置する複数のランド端子２Ａを有する。
配線基板５は、基材３と、基材３の一方の表面に位置する導電層４とを有する。
ＩＣチップ２と配線基板５とは、導電層４の複数の配線４Ａと複数のランド端子２Ａとが対向して配置される。
バンプ７は、配線４Ａとランド端子２Ａとの間に位置し、バンプ７の導電性粒子６により、ＩＣチップ２と配線基板５とを電気的に接続する。
絶縁層８は、ＩＣチップ２と配線基板５との間を充填しており、ＩＣチップ２と配線基板５とを接着する接着剤の硬化物である。
ダミーバンプ９は、ＩＣチップ２と配線基板５との間の距離（クリアランス）を確保する。
【００１４】
ＩＣチップ２は、配線基板５に実装可能なものであれば、特に限定されない。ＩＣチップ２は、一方の表面に複数のランド端子２Ａを有する。
【００１５】
ランド端子２Ａは、ＩＣチップ２の一方の表面に位置し、外部と電気的な接続を行う。ランド端子２Ａの材質は、特に限定されない。ランド端子２Ａの材質としては、例えば、銅、金、ニッケル、銀、錫、アルミ、若しくははんだ、又はこれらのうち少なくとも１種を含む合金層を含む積層体が挙げられる。これらの中でも、金、ニッケル、アルミ等がより好ましい。
【００１６】
ランド端子２Ａ間のピッチｄは、１０μｍ以上１００μｍ以下であることが好ましく、５０μｍ以上９０μｍ以下であることがより好ましい。ピッチｄが上記好ましい範囲内であると、半導体装置１の電気的な接続を十分確保できて、且つ適用されるデバイスの小型化や高集積化に寄与することができる。なお、配線間のピッチｄとは、隣り合うランド端子２Ａの中心間の距離を意味する。
【００１７】
ランド端子２Ａの幅は、５μｍ以上８０μｍ以下であることが好ましく、２０μｍ以上７０μｍ以下であることがより好ましい。ランド端子２Ａの幅が上記好ましい範囲内であると、バンプ７とランド端子２Ａとの圧着後に、隣り合うバンプ７同士が短絡（ショート）し難い。
【００１８】
ランド端子２Ａ間のスペースは、５μｍ以上８０μｍ以下であることが好ましく、２０μｍ以上７０μｍ以下であることがより好ましい。ランド端子間のスペースが上記好ましい範囲内であると、バンプ７とランド端子２Ａとの圧着後に、隣り合うバンプ７同士が短絡し難い。なお、ランド端子２Ａ間のスペースとは、隣り合うランド端子２Ａの端部間の距離を意味する。
【００１９】
配線基板５は、基材３と、複数の配線４Ａを含む導電層４とを少なくとも有し、基材３と導電層４との積層部分を含む単層の配線基板であってもよいし、多層配線基板であってもよい。また、配線基板５は、可撓性を有するプリント配線基板（ＦＰＣ）でもよい。さらに、配線基板５は、基材３と導電層４との積層部分以外に、他の機能を付与するための積層部分を有してもよい。
【００２０】
配線基板５は、曲面を有してもよい。曲面は配線基板５の一部であってもよいし、全体が曲面を形成していてもよい。配線基板５の曲面の曲率半径は、例えば５０ｍｍ以上１０００ｍｍ以下である。配線基板５の曲面部分にバンプ７が位置してもよい。
【００２１】
基材３は、融点又はガラス転移温度が１６０℃未満であり、１５０℃以下であってもよい。本実施形態の半導体装置１は、基材３の耐熱温度が低いため、配線基板５にＩＣチップ２を実装する際の温度が制限される。したがって、実装時に高い温度条件を用いる従来の金バンプを用いることができない。
【００２２】
基材３の材質としては、融点又はガラス転移温度が１６０℃未満であれば、特に限定されない。このような材質としては、市販のプラスチックフィルムを用いることができ、例えば、ポリエチレンテレフタレート、ポリカーボネート、熱可塑性ポリウレタン（ＴＰＵ）、シリコーン樹脂、及びポリエチレンナフタレート等が挙げられる。これらの中でも、ポリエチレンナフタレートが好ましい。基材３は、これらの材料のうち１つのみ含んでいてもよいし、２以上を含んでいてもよい。
【００２３】
基材３の線膨張率（ｐｐｍ／℃）は、１０ｐｐｍ／℃以上４００ｐｐｍ／℃以下であることが好ましく、１５ｐｐｍ／℃以上３０ｐｐｍ／℃以下であることがより好ましい。基材３の線膨張率が上記好ましい範囲内であると、ＩＣと良好な電気的接続性が得られる。
【００２４】
導電層４は、配線基板５の一方の表面上に形成されている配線４Ａを含む。
配線４Ａは、例えばめっきやスクリーン印刷等により基材３上に所望のパターンで形成される。配線４Ａは、配線の途中又は端部がＩＣチップ２を実装する際の電極となる。配線４Ａは、銅、金、ニッケル、銀、錫、アルミ、若しくは鉛、又はこれらのうち少なくとも１種を含む合金を含む。配線４Ａは、配線上に他の導電層が形成されている多層構造であってもよい。例えば、配線４Ａは、銅配線上に、金めっき、ニッケルめっき、錫めっき、鉛めっきのうち少なくとも一つが施されている多層構造であってもよい。
【００２５】
配線４Ａ間の最小ピッチは、上述したランド端子２Ａ間のピッチｄと同じ値であることが好ましい。具体的に、配線４Ａ間のピッチは、１０μｍ以上１００μｍ以下が好ましく、５０μｍ以上９０μｍ以下であることがより好ましい。ピッチが上記好ましい範囲内であると、半導体装置１の電気的な接続を十分確保できて、且つ適用されるデバイスの小型化や高集積化に寄与することができる。なお、配線４Ａ間のピッチとは、隣り合う配線４Ａの中心間の距離を意味する。
【００２６】
配線４Ａの幅は、５μｍ以上８０μｍ以下であることが好ましく、２０μｍ以上７０μｍ以下であることがより好ましい。配線４Ａの幅が上記好ましい範囲内であると、半導体装置１の電気的な接続を十分確保できて、且つ適用されるデバイスの小型化や高集積化に寄与することができる。
【００２７】
配線４Ａ間のスペースは、５μｍ以上８０μｍ以下であることが好ましく、２０μｍ以上７０μｍ以下であることがより好ましい。配線４Ａ間のスペースが上記好ましい範囲内であると、ＩＣチップ２と配線基板５との圧着後に隣り合うバンプ７がショートし難い。なお、配線４Ａ間のスペースとは、隣り合う配線４Ａの端部間の距離を意味する。一般的に、配線４Ａ間のスペースは、配線４Ａ間のピッチの４分の１以上２分の１以下である。
【００２８】
バンプ７は、導電層４の配線４ＡとＩＣチップ２のランド端子２Ａとの間に位置する。具体的には、導電層４のうち電極となる配線４Ａの一本と、ＩＣチップ２のランド端子２Ａの一つとの間に、一つのバンプ７がそれぞれ位置する。
【００２９】
バンプ７は、導電性粒子６を含み、さらにバインダー樹脂を含んでいてもよい。
導電性粒子６は、Ａｇ、Ｃｕ、Ａｕ、Ｎｉ、Ｓｎ、Ｐｂ，Ｓｂ、Ｂｉ、Ｉｎ、Ｓｉ若しくはＧｅ、それらの少なくとも１種以上を含む合金、又は、それらの１種以上を含む化合物を含有する。導電性粒子６の平均粒径は、０．０５μｍ以上２０μｍ以下であることが好ましく、０．１μｍ以上１０μｍ以下であることがより好ましい。導電性粒子６の平均粒径が上記好ましい範囲内であると、バンプ７を形成する際、ディスペンサで塗布した際にノズルの詰まりが発生しにくく好適である。
【００３０】
導電性粒子６の平均粒径は、レーザー回折散乱粒度分布測定装置を用いて測定された値であると定義する。具体的には、レーザー回折粒度分布計（ＨＯＲＩＢＡ社製、型番：ＬＡ−９６０）を用い、測定対象物０．５ｇを、エタノール溶液１０ｍｌに投入し、測定対象物を分散させた分散液を得る。得られた分散液について粒度分布を測定し、体積基準の累積粒度分布曲線を得る。得られた累積粒度分布曲線において、５０％累積時の微小粒子側から見た粒子径（Ｄ５０）の値を、平均粒径とする。
【００３１】
圧着後のバンプ７の上面及び底面の直径は、それぞれ５〜６０μｍであることが好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。バンプ７の上面及び底面の直径が２０μｍ以上５０μｍ以下であると、半導体装置１が適用されるデバイスの小型化や高集積化に寄与することができる。なお、バンプ７の上面及び底面とは、導電層４のうち電極となる配線４Ａとの接触面と、ＩＣチップ２のランド端子２Ａとの接触面とのうち、大きい方を底面、小さい方を上面というものとする。
【００３２】
バンプ７の高さは、特に限定されず、バンプ７の底面の直径に応じて設定してもよい。例えば、バンプ７の底面の直径の０．２倍以上０．８倍以下とすることができる。この場合、バンプ７のアスペクト比（高さ／底面の直径）は、０．２以上０．８以下となる。具体的には、バンプ７の高さは、１０μｍ以上２００μｍ以下であることが好ましく、２０μｍ以上８０μｍ以下であることがより好ましい。バンプ７の底面の直径及び高さは、包埋処理で樹脂に埋め込んだフレキシブル基板を、研磨によりバンプ面で面出しを行い、光学顕微鏡（ＯＬＹＭＰＵＳ社製、型番：ＢＸ−５３Ｍ）を用いて測定した値である。
【００３３】
絶縁層８は、１以上のバンプ７を覆うようにＩＣチップ２と配線基板５との間に位置する。絶縁層８は、ＩＣチップ２と配線基板５との間に充填された樹脂成分である。絶縁層８は、ＩＣチップ２と配線基板５とを密着させる。絶縁層８は、熱可塑性樹脂、紫外線硬化性樹脂、及び熱硬化樹脂等の硬化物を適用できる。中でも熱硬化性樹脂を用いることが、十分な剥離強度が得られる点で好ましい。具体的には、絶縁層８として、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、アクリル樹脂、メラミン樹脂、フッ素樹脂、シリコーン等の熱硬化性樹脂が挙げられる。
【００３４】
絶縁層８と配線基板５との剥離強度は、１Ｎ／ｃｍ以上２０Ｎ／ｃｍ以下であることが好ましく、３Ｎ／ｃｍ以上２０Ｎ／ｃｍ以下であることがより好ましい。上記剥離強度が上述した好ましい範囲内であると、半導体装置１を湾曲させる等、曲げ応力を加えても絶縁層８と配線基板５との界面にて剥離が生じ難い。
【００３５】
絶縁層８と配線基板５との剥離強度は、ピール試験機（例えばＡＩＫＯＨ社製、型番：ＦＴＮ４−１５Ａ）を用いて、９０°剥離試験をすることで測定できる。
【００３６】
本実施形態の半導体装置１は、ＩＣチップ２と配線基板５との間に、ダミーバンプ９が配置されていてもよい。
ダミーバンプ９は、ＩＣチップ２と配線基板５との間の、バンプ７がない空間に位置する。本実施形態の半導体装置１では、バンプ７は導電ペーストによって形成されるため、弾性率が低く変形しやすい。そこで、ＩＣチップ２と配線基板５との間の、バンプ７がない空間に１つ以上のダミーバンプ９を配置することで、ＩＣチップ２と配線基板５との間の距離を所定の間隔により安定して保つことができる。ダミーバンプ９の位置は、一定の間隔で配置されたバンプ７からなるバンプ群の４隅に配置するのが好ましい。
【００３７】
ダミーバンプ９の材料としては、エポキシ樹脂、スチレン樹脂、シリコーン樹脂、アクリル樹脂、アクリル／スチレン樹脂（アクリレートとスチレンとの共重合体）、ポリオレフィン樹脂、メラミン樹脂、ベンゾグアナミン樹脂、自ビニルベンゼン架橋体等が挙げられる。ダミーバンプ９の形状は特に限定されず、球形及び柱状等であってもよい。ダミーバンプ９の最大寸法は、ＩＣチップ２と配線基板５との間の距離よりも大きく、例えば、５μｍ以上２００μｍ以下であることが好ましく、５０μｍ以上１００μｍ以下であることがより好ましい。
【００３８】
上述の構成を有する半導体装置１は、耐熱性が低い配線基板５に、ＩＣチップ２を実装可能であり、チップバンプ７によって接続するＩＣチップ２及び配線基板５の狭ピッチ化が可能である。
【００３９】
次に、本実施形態の配線構造１の製造方法の一例について、図２〜図４を参照して説明する。図２〜図４は、本実施形態の半導体装置１の製造方法を説明するための断面模式図である。
本実施形態の配線構造１の製造方法は、配線基板５の一方の表面に位置する導電層４の電極となる配線４Ａ上に、導電性粒子６を含む導電ペーストを用いてバンプ前駆体１２を１以上形成し、配線４ＡとＩＣチップ２の一方の表面に位置するランド端子２Ａとを対向配置し、１以上のバンプ前駆体１２の先端とランド端子２Ａとを圧着するものである。
【００４０】
先ず、図２に示すように、基材３の一方の表面上にスクリーン印刷法等により導電ペーストを印刷することで、電極となる配線４Ａを含む導電層４を形成した配線基板５を用意する。
次いで、導電層４の電極となる配線４Ａ上に、導電ペーストを用いて、先端部を有するバンプ前駆体１２を形成する。
【００４１】
導電ペーストは、少なくとも導電性粒子６を含むものであれば、特に限定されない。
導電ペーストは、せん断速度が１０ｓ−１のときの粘度が１００Ｐａ・ｓ以上２００Ｐａ・ｓ以下であり、せん断速度が１００ｓ−１のときの粘度が５Ｐａ・ｓ以上３０Ｐａ・ｓ以下であるものが好ましい。なお、導電ペーストの粘度は、コーンプレート型粘度計で測定する粘度の値である。
【００４２】
バンプ前駆体１２は、電極となる配線４Ａ上に、ディスペンサによる導電ペーストの吐出によって形成する。
【００４３】
ディスペンサは、導電ペーストの吐出が可能なものであれば、特に限定されない。このようなディスペンサとしては、例えば、エンジニアリングシステム社製「Ｒ−ｊｅｔ」等が挙げられる。ディスペンサから導電ペーストを吐出する際の条件としては、シリンジ背圧（空圧）を０．１〜０．３ＭＰａ、Ｒ−ｕｎｉｔの空圧を０．１〜０．３ＭＰａ、塗布時間を０．０１〜０．５秒、ディスペンサーノズル内径は２０〜４０μｍが好ましい。ディスペンサからの１回の吐出によって、１つのバンプ前駆体１２を形成することが好ましい。また、ディスペンサからの２回以上の吐出によって、１つのバンプ前駆体１２を形成してもよい。
【００４４】
導電ペーストによって形成したバンプ前駆体１２は、後述するバンプ前駆体１２とＩＣチップ２との圧着時に、高温条件を用いることなく、バンプ前駆体１２が大きく変形可能である。そのため、圧着時に低い温度条件を用いた場合でも、ＩＣチップ２と配線基板５とが確実に電気的に接続された半導体装置１が得られる。
【００４５】
バンプ前駆体１２は、配線４Ａの表面（上面）に対して垂直方向上方に、先端１２Ａを含む先端部を有する。バンプ前駆体１２の形状は、先端１２Ａを含む垂直断面を断面視した際、先端部が尖塔型であることが好ましい。すなわち、バンプ全体が尖塔型であってもよいし、先端部のみが尖塔型であってもよい。また、尖塔型としては、円錐や多角錐等の錐状体が挙げられる。
【００４６】
バンプ前駆体１２の先端１２Ａの曲率半径は、１μｍ以上４０μｍ以下であり、５μｍ以上２０μｍ以下が好ましい。バンプ前駆体１２の先端部が尖塔型であり、先端１２Ａの曲率半径が１μｍ以上４０μｍ以下であると、被接続体との圧着時に圧力の伝達が容易であり、かつバンプ前駆体１２が押しつぶされてバンプ７となる際、隣接するバンプ７と接触（短絡）しにくいため、信頼性の高い電気的接続が得られる。
【００４７】
バンプ前駆体１２の先端１２Ａの曲率半径は、白色干渉顕微鏡（日立ハイテクノロジーズ社製、型番：ＶＳ１３３０）で測定したバンプ前駆体の断面プロファイルから、真円の円弧にあたる部分の弦長と円弧の高さを見積り、公知の方法であるＮｅｗｔｏｎ−Ｒａｐｈｓｏｎ法を用いて算出可能である。
【００４８】
バンプ前駆体１２の底面の直径は、１０μｍ以上６０μｍ以下であることが好ましく、２０μｍ以上６０μｍ以下であることがより好ましい。バンプ前駆体１２の底面の直径が２０μｍ以上６０μｍ以下であると、半導体装置１が適用されるデバイスの小型化や高集積化に寄与できる。
【００４９】
バンプ前駆体１２の高さは、バンプ前駆体１２の底面の直径に応じて設定してもよい。例えば、バンプ前駆体１２の底面の直径の２．０倍以上０．８倍以下である。つまり、バンプ前駆体１２のアスペクト比（高さ／底面の直径）は、０．２以上０．８以下であることが好ましい。具体的には、バンプ前駆体１２の高さは、８μｍ以上５０μｍ以下であることが好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。バンプ前駆体１２の底面の直径及び高さは、白色干渉顕微鏡（日立ハイテクノロジーズ社製、型番：ＶＳ１３３０）を用いて測定した値である。また、バンプ前駆体１２の底面の直径及び高さとして、バンプ前駆体１２の先端１２Ａを含む垂直断面を断面視した際、算出した値を用いてもよい。
【００５０】
なお、バンプ前駆体１２を形成する前に、配線基板５の、導電層４の配線４Ａを含む表面にプラズマ処理してもよい。プラズマ処理により、配線４Ａの表面に付着する有機物等の不純物が除去され、あるいは配線４Ａの改質がなされるため、配線４Ａとバンプ前駆体１２との密着性が向上する。
【００５１】
プラズマ装置は、導電層４の配線４Ａのプラズマ処理が可能なものであれば、特に限定されない。このようなプラズマ装置としては、例えば、魁半導体社製「Ｐ５００−ＳＭ」等が挙げられる。プラズマ処理の条件としては、窒素、圧力０．１５ＭＰａ、照射時間５秒、ギャップ４ｍｍが好ましい。
【００５２】
次いで、バンプ前駆体１２を加熱乾燥して、バンプ前駆体１２に含まれる溶媒成分を除去する。具体的には、バンプ前駆体１２を形成した配線基板５をホットプレート等で８０℃以上１２０℃以下、１５分間〜６０分間乾燥させる。
【００５３】
次に、図３に示すように、配線基板５のバンプ前駆体１２を形成した表面側に、ダミーバンプ９を配置する。ダミーバンプ９は、バンプ前駆体１２が配置されていない、バンプ前駆体１２の周囲に設ける。次いで、ディスペンサ（例えば武蔵エンジニアリング社製、型番：ＭＬ−５０００ＸＩＩ）を用いて接着剤を塗布して、バンプ前駆体１２の側面及びダミーバンプ９の側面を覆うように接着剤層１３を形成する。接着剤は液状であり、２３℃における粘度が２０〜５０Ｐａ・ｓの範囲であることが好ましい。
【００５４】
次に、図４に示すように、導電層４の配線４ＡとＩＣチップ２のランド端子２Ａとを対向配置し、電極となる配線４Ａとランド端子２Ａとを位置合わせする。位置合わせの完了後、配線基板５とＩＣチップ２とをそれぞれ固定し、配線４Ａ上の１以上のバンプ前駆体１２の先端１２Ａと、被接合面となるランド端子２Ａとを一括で加熱圧着する。同時に接着剤層１３を硬化して絶縁層８を形成する。これにより、図１に示す半導体装置１を製造することができる。絶縁層８の２５℃〜９０℃における線膨張係数は、乾燥後のバンプ前駆体１２の２５〜９０℃における線膨張係数よりも高いことが好ましく、２〜５倍程度であるとより好ましい。
【００５５】
なお、加熱圧着には、市販の実装装置（例えば、パナソニック社製、型番：ＦＣＢ−３）を用いることができる。また、加熱圧着条件としては、例えば、温度１００℃、圧力：０．１Ｎ／バンプ、処理時間：９０秒間を用いることができる。
【００５６】
加熱圧着により、バンプ前駆体１２の先端１２Ａが導電層４の配線４ＡとＩＣチップ２のランド端子２Ａとの間で押しつぶされてバンプ７となる。この際、バンプ前駆体１２は、導電ペーストを用いて形成するため、潰れ量が大きくなるが、ダミーバンプ９をバンプ前駆体１２の周囲に配置することで潰れ量を規制できる。
【００５７】
なお、バンプ前駆体１２の先端１２Ａと、ランド端子２Ａとを加熱圧着する前に、バンプ前駆体１２の表面にプラズマ処理してもよい。プラズマ処理により、有機物等の不純物が除去され、あるいは改質がなされるため、バンプ前駆体１２とランド端子２Ａとの密着性が向上する。
プラズマ装置及び処理条件としては、導電層４の配線４Ａのプラズマ処理と同じものを用いることができる。
【００５８】
以上説明したように、本実施形態の半導体装置１によれば、接合対象となるＩＣチップ２と配線基板５との電気的接続に、導電性粒子６を含む導電ペーストを用いて形成した１以上のバンプ前駆体１２を用いるため、低温低荷重で接合対象同士を接続できる。したがって、耐熱温度が低い基材３を含む配線基板５であっても、配線基板５の表面に直接ＩＣチップ２を実装することができる。圧着条件は温度８０℃以上１２０℃以下、圧力０．０１Ｎ／バンプ以上０．３Ｎ／バンプ以下であることが好ましく、温度９０℃以上１１０℃以下、圧力０．０５Ｎ／バンプ以上０．１８Ｎ／バンプ以下がより好ましい。
【００５９】
また、本実施形態の半導体装置１によれば、導電性粒子６を含む導電ペーストを用いて形成した１以上のバンプ前駆体１２が少ない潰れ量でバンプ７となり、接合対象同士を電気的に接続できるため、配線４Ａの狭ピッチ化が可能となる。
【００６０】
また、本実施形態の半導体装置１によれば、接合対象となるＩＣチップ２と配線基板５とを電気的に接続する際、バンプ前駆体１２の周囲にダミーバンプ９を配置することで、バンプ前駆体１２の潰れ量を規制できる。
【００６１】
本実施形態の半導体装置１によれば、配線ピッチが１０μｍ以上１００μｍ以下のＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）構造に適用できる。
【００６２】
＜第２の実施形態＞
次に、本発明を適用した第２の実施形態である半導体装置５１について、図５及び図６を参照して詳細に説明する。
図５に示すように、第２の実施形態の半導体装置５１の構成は、上述した第１の実施形態の半導体装置１の構成とは、第１実施形態で示した配線基板５としてフレキシブル配線基板５５を用いる点、及びフレキシブル配線基板５５上に複数のＩＣチップ２を備える点で異なるものであり、その他の構成については第１の実施形態と同一である。したがって、本実施形態の半導体装置５５の構成のうち、第１の実施形態の半導体装置１と共通する構成及び製造方法については、同じ符号を付すると共に説明を省略する。
【００６３】
図５に示すように、本実施形態の半導体装置５１は、フレキシブル配線基板５５の表面上に、３つのＩＣチップ２を備える。また、半導体装置５１には、図示略の駆動部や、制御部等が接続してもよい。なお、フレキシブル配線基板５５と各ＩＣチップ２との接合は、上述した第１実施形態と同様に、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）構造である。
【００６４】
図６は、図５中に示すＩＣチップ２との実装部以外の任意の領域の断面模式図である。
図６に示すように、フレキシブル配線基板５５は、ＩＣチップ２との実装部以外の領域に、センサーデバイスとして、感温センサー２１Ａと感圧センサー２１Ｂとが設けられている。
【００６５】
フィルム基材２２の一方の表面上には、ゲート電極２３Ａ及び２３Ｂが位置する。
フィルム基材２２の一方の表面上には、ゲート電極２３Ａ及び２３Ｂを被覆するゲート絶縁膜２４が位置する。
ゲート絶縁膜２４上には、ソース電極２５Ａとドレイン電極２６Ａとが有機半導体２７Ａを挟んで対向するように配置される。同様に、ソース電極２５Ｂとドレイン電極２６Ｂとが有機半導体２７Ｂを挟んで対向するように配置される。
ゲート絶縁膜２４上には、上述したソース電極２５Ａ，２５Ｂ、ドレイン電極２６Ａ，２６Ｂ及び有機半導体２７Ａ，２７Ｂを全て被覆する中間層２８が位置する。
中間層２８上には、画素電極２９Ａと、画素電極２９Ｂと、画素電極２９Ａと対向配置された共通電極３０とが位置する。
画素電極２９Ａ，２９Ｂは、ドレイン電極２６Ａ，２６Ｂと中間層２８を挟んで対向配置されている。
画素電極２９Ａとドレイン電極２６Ａとは、中間層２８を貫通するポスト電極３１Ａによって接続されている。同様に、画素電極２９Ｂとドレイン電極２６Ｂとは、中間層２８を貫通するポスト電極３１Ｂによって接続されている。
画素電極２９Ａ及び共通電極３０の上面には、画素電極２９Ａと共通電極３０との空間を充填する、感温層３２が位置する。
中間層２８上には、画素電極２９Ａ、共通電極３０及び感温層３２を被覆する絶縁層３３が位置する。
中間層２８上には、画素電極２９Ｂを被覆する感圧層３４が位置する。
絶縁層３３及び感圧層３４上には、電極フィルム３５が位置する。
電極フィルム３５上には、フィルム基材３６が位置する。
【００６６】
感温センサー２１Ａは、フィルム基材２２とフィルム基材３６との間に位置する、ゲート電極２３Ａ、ゲート絶縁膜２４、ソース電極２５Ａ、ドレイン電極２６Ａ、有機半導体２７Ａ、中間層２８、画素電極２９Ａ、共通電極３０、ポスト電極３１Ａ、感温層３２、絶縁層３３、電極フィルム３５によって構成される。
【００６７】
感圧センサー２１Ｂは、フィルム基材２２とフィルム基材３６との間に位置する、ゲート電極２３Ｂ、ゲート絶縁膜２４、ソース電極２５Ｂ、ドレイン電極２６Ｂ、有機半導体２７Ｂ、中間層２８、画素電極２９Ｂ、ポスト電極３１Ｂ、感圧層３４、電極フィルム３５によって構成される。
【００６８】
フレキシブル配線基板５５のセンサーデバイスの製造方法は、先ず、ＰＥＴ、ＰＥＮ、ＰＣ等の耐熱性が低いフィルム基材（例えば、３００ｍｍ×２４０ｍｍ×０．０５ｍｍ）２２上に、各種印刷装置で、絶縁体と導体と半導体とを多層積層させて、トランジスタや配線を印刷して形成する。
【００６９】
次に、画素電極２９Ａ，２９Ｂ上に、感圧センサー（感圧層）や感温センサー（感温層）用の材料をスクリーン印刷でそれぞれ形成した後、対向電極（電極フィルム）と組み合わせることで、感温センサー２１Ａや感圧センサー２１Ｂとすることができる。
【００７０】
各種印刷装置としては、高精度薄膜反転印刷機、グラビアオフセット印刷機、スリットダイコーター、高精度インクジェット印刷機、スクリーン印刷機等が挙げられる。印刷装置は、形成する層によって、適宜選択すればよい。
【００７１】
以上説明したように、本実施形態の半導体装置５１によれば、上述した第１実施形態と同様に、低温低圧の接合条件でフレキシブル配線基板５５の表面上に直接ＩＣチップ２を実装し、各配線の狭ピッチ化が可能となる。
【００７２】
また、本実施形態の半導体装置５１は、感温センサー２１Ａや感圧センサー２１ＢとＩＣチップ２とが同一のフレキシブル配線基板５５に設けられており、いわゆるフレキシブルセンサー等に適用できる。
【００７３】
＜他の実施形態＞
次に、本発明を適用した他の実施形態である半導体装置について説明する。上述した第１実施形態の半導体装置１及び第２実施形態の半導体装置５１は、配線基板５あるいはフレキシブル配線基板５５の平坦部分にＩＣチップ２が位置するが、他の実施形態の半導体装置では、配線基板５あるいはフレキシブル配線基板５５の一部または全体が曲面を形成しており、その曲面部分にバンプ７を介してＩＣチップ２が位置するものである。
【００７４】
曲面部分を有する半導体装置１，５１の製造方法としては、以下の二つの方法が挙げられる。
第一の方法は、先ず、配線基板５の導電層４の配線４Ａ上にバンプ前駆体１２を形成した後、配線基板５を湾曲する。次いで、湾曲した配線４Ａに対向するようにＩＣチップ２を配置し、バンプ前駆体１２の先端１２Ａとランド端子２Ａとを圧着すればよい。
【００７５】
第二の方法は、上述した第１及び第２の実施形態と同様に、半導体装置１，５１を得る。その後、バンプ７を介する接合部分を所要の曲率半径となるように湾曲する。これにより、曲面部分を有する半導体装置が得られる。
【００７６】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、上述した実施形態では、バンプ前駆体１２を断面視した際、全体の形状が尖塔型である構成を一例として説明したが、これに限定されない。バンプ前駆体１２の断面視した際の形状は、少なくとも先端部が尖塔型であればよい。例えば、基端側が円柱や多角柱等の柱状であり、先端側円錐や多角錘等の錘状であってもよい。
【００７７】
また、上述した実施形態では、バンプ前駆体１２をディスペンサによって形成する構成を一例として説明したが、これに限定されない。ディスペンサに代えて、スクリーン印刷によって所要の形状を有するバンプ前駆体１２を形成してもよい。なお、スクリーン印刷によってバンプ前駆体１２を形成する場合、１回の印刷で形成してもよいし、複数回の印刷で形成してもよい。
【００７８】
また、上述した実施形態では、絶縁層８にダミーバンプ９を含む構成を一例として説明したが、これに限定されない。絶縁層８は、ダミーバンプ９を含まない構成としてもよい。
【００７９】
また、上述した実施形態では、バンプ前駆体１２を形成する前及びバンプ前駆体１２の先端１２Ａを被接合面に圧着する前のいずれか一方又は両方に、プラズマ処理する構成を一例として説明したが、これに限定されない。いずれにおいてもプラズマ処理をしない構成としてもよい。
【００８０】
また、上述した第１実施形態では、バンプ前駆体１２を形成した後、バンプ前駆体１２の先端１２Ａを被接合面（第２面５Ａ）に圧着する前に接着剤層１３を形成する構成を一例として説明したが、これに限定されない。バンプ前駆体１２の先端１２Ａを被接合面（第２面５Ａ）に圧着した後に、第１配線基板２と第２配線基板３との間の空間に接着剤層１３を形成してもよい。
【００８１】
また、上述した実施形態では、ディスペンサから接着剤を塗布して接着剤層１３を形成する構成を一例として説明したが、これに限定されない。あらかじめシート状に成型した接着剤層１３を用いる構成としてもよい。なお、シート状の接着剤層１３を用いる場合、接合前あるいは接合時にバンプ前駆体１２が接着剤層１３を貫通する構成としてもよい。
【００８２】
また、上述した実施形態では、導電層４の配線４Ａ上にバンプ前駆体１２を形成する構成を一例として説明したが、これに限定されない。ＩＣチップ２のランド端子２Ａ上にバンプ前駆体１２を形成してもよい。この場合、導電層４の配線４Ａが、バンプ前駆体１２の先端１２Ａの被接合面となる。
【実施例】
【００８３】
以下、実施例を示して本発明を詳細に説明するが、本発明は以下の記載によって限定されるものではない。
【００８４】
＜評価方法＞
（基材の耐熱性及び線膨張係数の評価）
基材の融点又はガラス転移温度の測定方法は、公知公用の方法により測定することができ、又は文献情報に記載された物性値を採用することが出来る。
【００８５】
（圧着後のバンプの底面と上面の直径、及び高さ）
各実施例の半導体装置について、バンプの底面と上面の直径、及び高さは、ＩＣ接続部を切り出した後に、包埋処理で樹脂に埋め込んだ半導体装置を、研磨によりバンプ面で面出しを行い、光学顕微鏡（ＯＬＹＭＰＵＳ社製、型番：ＢＸ−５３Ｍ）を用いて測定した。バンプ高さとバンプ底面の直径の比をアスペクト比とした。
【００８６】
（接続部の導通評価）
各実施例の半導体装置について、印刷電極シートの導体部をそれぞれ評価ボードに接続させて、テスター（ＳＡＮＷＡ社製、型番：ＰＣ７００）を用いてバンプによる接続部の導通の有無を確認した。１００箇所の接続部について導通の有無を確認し、ショート（短絡）不良が確認された接続部の割合を算出してショート不良率を算出した。同様の手順で、オーブン（断線）不良が確認された接続部の割合を算出して、オープン不良率を算出した。
【００８７】
（接続可能な圧着時の圧力の下限値）
各実施例の半導体装置の作製手順における、バンプと導電部との圧着時の圧力を０．０５Ｎ／バンプずつ下げた各条件で半導体装置を作製し、それぞれ初期の接続割合を上述の方法により算出した。初期の接続割合が１００％である最小の圧着時の圧力を、接続可能な圧着時の圧力の下限値とした。
【００８８】
（短絡しないランド端子ピッチの下限値）
各実施例の半導体装置の作製手順における、ＩＣ上のランド端子のピッチを０．２ｍｍ、０．１５ｍｍ、０．１ｍｍ、０．０８ｍｍ、及び０．０５ｍｍとし、同様に印刷電極シート上の導電部のピッチを０．２ｍｍ、０．１５ｍｍ、０．１ｍｍ、０．０８ｍｍ、及び０．０５ｍｍとして半導体装置を作製した。圧着前のバンプの直径は、電極からはみ出さないように調整した。
【００８９】
圧着後の半導体装置の、印刷電極シート上の導電部を評価ボードに接続させて、それぞれ隣り合うランド端子又は導電部との短絡の有無を、テスター（ＳＡＮＷＡ社製、型番：ＰＣ７００）を用いて確認した。短絡が発生しなかった最小のランド端子ピッチを短絡しない電極ピッチの下限値とした。
【００９０】
（実施例１）
ポリエチレンナフタレートのフィルム基材上にグラビアオフセット印刷法により導電ペースト（ＤＮＰファインケミカル社製、型番：ＦＡＩＮＡＰ）を印刷することで電極を有する引き出し電極パターン形成し、印刷電極シートを作製した。引き出し電極パターンは、電極のピッチが０．１ｍｍ、電極幅が０．０５ｍｍ、電極間スペースが０．０５ｍｍ、電極数が１００本のパターンとした。
【００９１】
ＩＣチップはバンプを形成していないもので、ランド端子のピッチが０．１ｍｍ、ランド端子幅が０．０５ｍｍ、ランド端子間スペースが０．０５ｍｍ、ランド端子数が１００のパターンとした。
【００９２】
平均粒子径が１μｍの銀粉、市販のエポキシ樹脂、硬化剤である市販のフェノール樹脂、及び有機溶剤としてジエチレングリコールモノブチルエーテルアセテートを混合し、ディスペンサで吐出可能な粘度となるよう、有機溶剤で粘度を適宜調整し、導電性ペーストを得た。コーンプレート型粘度計で測定された導電ペーストの粘度は、せん断速度が１００ｓ−１のときの粘度が１２Ｐａ・ｓであった。この導電ペーストを用いて、ディスペンサ（エンジニアリングシステム社製、Ｒ−ｊｅｔ）で塗布し、印刷電極シートの電極上にバンプ前駆体を形成した。塗布条件は、シリンジ背圧（空圧）を０．２Ｐａ、Ｒ−ｕｎｉｔの空圧を０．２Ｐａ、ディスペンサのノズル内径を４０μｍとした。
【００９３】
バンプ前駆体を形成した印刷電極シートをホットプレート上で１００℃３０分間乾燥させた。
【００９４】
バンプを形成した印刷電極シート上にディスペンサ（例えば武蔵エンジニアリング社製、ＭＬ−５０００ＸＩＩ）を用いて接着剤（味の素ファインテクノ社製、ＤＪ−６８）を３０μｍとなるよう塗布した。
【００９５】
接着剤が塗布された印刷電極シートを、フリップチップボンダ（パナソニック社製ＦＣＢ３）のステージに載置し、ＩＣチップの実装を行った。ＩＣチップのランド端子が、対応する印刷電極シートの電極上に位置するように位置合わせしたのち、接合ツールにより押圧しパルス加熱ヒータで加熱した。加熱により接着剤を硬化させた後に、常温冷却と除圧し取り出した。圧着条件は、１００℃９０秒で荷重は０．１Ｎ／バンプに設定した。
【００９６】
光学顕微鏡（ＯＬＹＭＰＵＳ社製、型番：ＢＸ−５３Ｍ）を用いて観察した圧着後のバンプの底面直径は５０μｍ、上面直径は３０μｍ、高さは４０μｍ（アスペクト比：０．８）であった。
【００９７】
（実施例２）
印刷電極シートのフィルム基材としてポリエチレンナフタレートの代わりにポリエチレンテレフタレートを用いた以外は、実施例１と同じ方法で半導体装置を得た。
【００９８】
（実施例３）
印刷電極シートのフィルム基材としてポリエチレンナフタレートの代わりに熱可塑性ポリウレタン（ＴＰＵ）を用いた以外は、実施例１と同じ方法で半導体装置を得た。
【００９９】
（比較例１）
実施例１における印刷電極シートの代わりに、厚さ３０μｍのポリイミド基材上に熱圧着、フォトレジストの方法により銅箔からなる引き出し配線を形成した。バンプ前駆体は、実施例１で用いた導電ペーストのかわりに、ＩＣチップのランド端子上に、金ワイヤボンドで形成したワイヤーを引きちぎり、レベリングさせることでスタッドバンプを形成した。これ以外は、実施例１と同じ方法で半導体装置を得た。
【０１００】
（比較例２）
実施例１における印刷電極シートの代わりに、厚さ３０μｍのポリイミド基材上に熱圧着、フォトレジストの方法により銅箔からなる引き出し配線を形成した。さらに配線上に銅めっきにより銅ピラーバンプを形成した。これ以外は、実施例１と同じ方法で半導体装置を得た。
【０１０１】
実施例１〜３、比較例１〜２の圧着後のバンプの底面と上面の直径、バンプ高さ、アスペクト比、ショート不良率、オープン不良率、接続可能な圧着時の圧力の下限値、及び短絡しないランド端子ピッチの下限値の結果を表１に示す。
【０１０２】
【表１】
2020123635.tif 000003
【０１０３】
実施例１〜３では、いずれもガラス転移温度が１６０℃未満の基材を使用しており、接続部の導通評価においてショート不良及びオープン不良が発生せず、良好であった。
これに対して、比較例１では、ガラス転移温度が１６０℃以上の基材を使用しており、０．１Ｎ／バンプ、１００℃９０秒の圧着条件においては、オープン不良が５０％であった。オープン不良が発生しないような、接続可能な圧力の下限値は０．２５Ｎ／バンプであった。
また、比較例２では、ガラス転移温度が１６０℃以上の基材を使用しており、０．１Ｎ／バンプ、１００℃９０秒の圧着条件においては、オープン不良が６０％であった。オープン不良が発生しないような、接続可能な圧力の下限値は０．２５Ｎ／バンプであった。
【符号の説明】
【０１０４】
１，５１…半導体装置
２…ＩＣチップ
２Ａ…ランド端子
３…基材
４…導電層
４Ａ…配線
５…配線基板
６…導電性粒子
７…バンプ
８…絶縁層
９…ダミーバンプ
１２…バンプ前駆体
１２Ａ…先端
１３…接着剤層
５５…フレキシブル配線基板
【図１】
2020123635.tif 000004
【図２】
2020123635.tif 000005
【図３】
2020123635.tif 000006
【図４】
2020123635.tif 000007
【図５】
2020123635.tif 000008
【図６】
2020123635.tif 000009