(57)【要約】【課題】表示装置における回路の大型化を避ける。【解決手段】表示装置１は、階調値で指定された明るさで発光する発光素子を含み、表示画像の最小単位となる単位回路と、ホスト装置から表示画像の走査順に供給される１行分の階調値のうち、当該階調値の最低値を含む範囲外となっている階調値があるかを否かを検出する検出回路と、検出回路によって範囲外となっている階調値があると検出された１行の次に走査される１行に対応する発光素子をオフさせる駆動回路と、を含む。【選択図】図３
2020177178.tif 000002
【特許請求の範囲】
【請求項１】
階調値で指定された明るさで発光する発光素子を含み、表示画像の最小単位となる単位回路と、
ホスト装置から前記表示画像の走査順に供給される１行分の階調値が、当該階調値の最低値を含む範囲内となっているか否かを検出する検出回路と、
前記検出回路によって前記範囲内となっている検出された１行の次に走査される１行に対応する発光素子をオフさせる駆動回路と、
を含む表示装置。
【請求項２】
前記単位回路は、走査線とデータ線とに対応して設けられ、
前記駆動回路は、
前記走査線を選択または非選択とする走査線駆動回路と、
前記階調値をアナログの電圧に変換するＤ／Ａ変換回路と、
当該アナログの電圧を増幅して前記データ線にデータ信号として供給するアンプと、
を含み
前記単位回路に含まれる前記発光素子には、前記走査線駆動回路によって前記走査線が選択されたときに前記データ線に供給されたデータ信号に応じた電流が流れる、
請求項１に記載の表示装置。
【請求項３】
前記走査線駆動回路は、
前記検出回路によって前記範囲内なっていると検出された１行の次の行の走査線の走査時に当該走査線を非選択とし、
前記駆動回路は、次の行の走査線の走査時に、前記Ｄ／Ａ変換回路および前記アンプの動作を停止させる
請求項２に記載の表示装置。
【請求項４】
前記検出回路による検出結果を示す情報を、前記検出回路によって検出された１行の次の１行に対応する階調値の前に付加する混合回路と、
前記混合回路に付加された情報を抽出する抽出回路と、
を含み、
前記駆動回路は、前記抽出された情報に基づいて前記Ｄ／Ａ変換回路および前記アンプの動作を停止させる
請求項３に記載の表示装置。
【請求項５】
請求項１乃至４のいずれかに記載の表示装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および電子機器に関する。
【背景技術】
【０００２】
表示画像の最小単位として、例えば電流で駆動されるＯＬＥＤなどの発光素子を用いた表示装置では、発光素子の階調値を指定するデータをＤ／Ａ変換回路によってアナログ信号に変換し、当該アナログ信号をアンプで増幅して、駆動することが一般的である。なお、ＯＬＥＤは、Organic Light Eemitting Diodeの略である。
表示装置には、低消費電力であることが要求されるが、Ｄ／Ａ変換回路やアンプでは、回路そのものに定常的に電流が流れ、低消費電力化を妨げる要因となっている。
【０００３】
このため、発光素子に対応する階調値を示すデータを一旦ラッチし、ラッチしたデータを解析して、当該解析結果に応じてＤ／Ａ変換回路やアンプ回路の動作を制御して、消費電力を削減する技術が提案されている（例えば特許文献１参照）。
また、表示装置で表示する画像の１行分が、最低値の黒表示であるか否かを判定し、当該１行分が黒表示であれば、当該１行分の駆動期間において、アンプを含む駆動回路の動作をオフまたは低消費電力状態に制御する技術も知られている（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−１５１２８４号公報
【特許文献２】特開２０１８−１４６８６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記いずれの技術においても、階調値を示すデータを解析または判定した後に、当該データにしたがって表示を制御するために、階調値を示すデータを少なくても１行分保持するためのメモリ等が必要となる。特に、表示装置として高解像化や高階調化が要求される昨今では、当該データを記憶するためには、たとえ１行分であっても大きな記憶容量が必要となり、回路の大型化が避けられない。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る表示装置は、階調値で指定された明るさで発光する発光素子を含  階調値で指定された明るさで発光する発光素子を含み、表示画像の最小単位となる単位回路と、ホスト装置から前記表示画像の走査順に供給される１行分の階調値が、当該階調値の最低値を含む範囲内となっているか否かを検出する検出回路と、前記検出回路によって前記範囲内となっている検出された１行の次に走査される１行に対応する発光素子をオフさせる駆動回路と、を含む。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る表示装置の電気的な構成を示すブロック図である。
【図２】表示装置におけるタイミングコントローラーの構成を示す図である。
【図３】表示パネルの構成を示す図である。
【図４】表示パネルにおける画素回路を示す図である。
【図５】表示装置の動作を示す図である。
【図６】表示装置の動作を示す図である。
【図７】表示装置の動作を示す図である。
【図８】表示装置の動作を示す図である。
【図９】表示装置の動作を示す図である。
【図１０】表示装置の表示例を示す図である。
【図１１】表示装置を用いたＨＭＤを示す斜視図である。
【図１２】ＨＭＤの光学構成を示す図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態に係る表示装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【０００９】
図１は、実施形態に係る表示装置１の構成を示す図である。この図に示されるように、表示装置１は、例えばヘッドマウント・ディスプレイに適用されて、マイクロ画像を表示するものであり、ホスト装置１０、タイミングコントローラー２０および表示パネル３０を含む。なお、図では簡略化のために、ホスト装置１０が「ＨＯＳＴ」と表記され、タイミングコントローラー２０が「ＴＣＯＮ」と表記され、表示パネル３０が「Ｐ＿Ｍｏｄ」と表記されている。
【００１０】
ホスト装置１０は、プログラムに従って各種の演算処理や制御処理等を実行し、表示パネル３０に表示させるための映像データＤnを生成し、クロック信号ＬVckに同期してタイミングコントローラー２０に供給する。なお、映像データＤnおよびクロック信号ＬVckは、例えばＬＶＤＳでホスト装置１０からタイミングコントローラー２０に供給される。ＬＶＤＳは、Low Voltage Differential Signalingの略である。
【００１１】
タイミングコントローラー２０は、ホスト装置１０から映像データＤnおよびクロック信号ＬVckを受信する一方で、表示パネル３０を駆動するためのタイミング信号を生成するとともに、受信した映像データＤnを映像データＤtとして再出力する。
なお、タイミング信号とは、表示パネル３０を垂直走査および水平走査するための信号であり、同期信号Ｖsync、Ｈsyncおよびクロック信号Ｄclkなどがある。このうち、同期信号Ｖsyncは、表示パネル３０に対して垂直走査の開始をＬレベルのパルスで指定し、同期信号Ｈsyncは、表示パネル３０に対して水平走査の開始をＬレベルのパルスで指定する。また、クロック信号Ｄclkは、映像データＤtを表示パネル３０に転送する際の同期信号として用いられる。
また、表示パネル３０は、例えば発光素子にＯＬＥＤを用いたマイクロディスプレイであり、例えばシリコン基板に集積化されて形成される。
【００１２】
図２は、タイミングコントローラー２０の構成を示す図である。この図に示されるように、タイミングコントローラー２０は、変換回路２１０、検出回路２２０および混合回路２３０を含む。なお、図では簡略化のために、変換回路２１０が「ＣＯＮＶ」と表記され、検出回路２２０が「ＤＥＴ」と表記され、混合回路２３０が「ＭＩＸ」と表記されている。
【００１３】
変換回路２１０は、タイミング信号である同期信号Ｖsync、Ｈsyncおよびクロック信号Ｄclkを生成するとともに、映像データＤnを、表示パネル３０の駆動に合わせたタイミングにて、例えば後述するヘッダの分だけ遅延させて、映像データＤtとして出力する。
なお、映像データＤtは、表示パネル３０におけるサブ画素の階調値を例えば８ビットで指定するデータであって、表示パネル３０で垂直走査および水平走査されるサブ画素の順番で供給される。また、階調値は、十進値で表記した場合に「０」〜「２５５」のいずれかで指定され、このうち、「０」が最も暗い状態の指定であり、「２５５」が最も明るい状態の指定である。ここで、「０」は階調値の最低値である。
変換回路２１０は、映像データＤnを映像データＤtとして供給する際に、階調値のアップまたはダウンコンバートや、ガンマ補正、オーバードライブなどの処理を施してもよい。
【００１４】
検出回路２２０は、一水平走査期間において供給される１行分の映像データＤtの階調値が「０」を含む範囲内となっているか否かを検出する。検出回路２２０が検出する階調値の範囲は、階調値「０」のみであってもよいし、例えば「０」〜「４」であってもよい。ここで、検出回路２２０が検出する階調値の範囲は、階調値「０」のみとして説明する。検出回路２２０は、同期信号Ｈsyncの立ち上がりにて、詳細には水平走査期間の開始タイミングにて、検出結果である信号Ｂlk_LをＨレベルにリセットし、その後、階調値が「０」以外の映像データＤtが到来したときに、Ｌレベルにセットする。このため、信号Ｂlk_Lは、任意の１行を水平走査するために供給される１行分の階調値がすべて「０」であればＨレベルに維持され、１つでも「０」以外の階調値があればＬレベルにセットされる。
【００１５】
混合回路２３０は、詳細には後述するが、同期信号ＨsyncがＬレベルとなる期間の一部において、信号Ｂlk_Lをヘッダとして映像データＤtに埋め込んで、表示パネル３０に供給する。
【００１６】
図３は、表示パネル３０の構成を示す図である。この図に示されるように、表示パネル３０の表示領域３００においては、表示すべき画像のサブ画素に対応してサブ画素回路３１がマトリクス状に配列されている。詳細には、表示領域３００において、ｍ行の走査線３１２が図において横方向に延在して設けられ、また、３列毎にグループ化された（３ｎ）列のデータ線３１４が図において縦方向に延在し、かつ、走査線３１２と互いに電気的な絶縁を保って設けられている。そして、ｍ行の走査線３１２と（３ｎ）列のデータ線３１４との交差に対応してサブ画素回路３１が設けられている。このため、本実施形態においてサブ画素回路３１は、縦ｍ行×横（３ｎ）列でマトリクス状に配列される。
【００１７】
ここで、ｍ、ｎは、いずれも２以上の整数である。走査線３１２とサブ画素回路３１とにおいて、マトリクスの行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線３１４およびサブ画素回路３１とにおいて、マトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３ｎ−１）、（３ｎ）列と呼ぶ場合がある。また、データ線３１４のグループを一般化して説明するために、１以上ｎ以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ−２）列目、（３ｊ−１）列目および（３ｊ）列目のデータ線３１４が属している、ということになる。
なお、同一行の走査線３１２と同一グループに属する３列のデータ線３１４との交差に対応した３つのサブ画素回路３１は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応する。各サブ画素回路３１には、後述するように、対応した色で発光するＯＬＥＤ３６が含まれ、電流に応じた明るさで発光する。このため、図３に示される表示パネル３０においてサブ画素回路３１は、表示画像の最小単位である単位回路の一例であり、ＲＧＢの３つのサブ画素によってカラー画像の１画素が表現される。このサブ画素回路３１は他のサブ画素回路３１とは独立して制御され、ＯＬＥＤ３６はサブ画素回路３１に対応する色で発光して、３原色の１つを表現する。
【００１８】
表示パネル３０は、走査制御回路３２０、走査線駆動回路３３０、選択信号出力回路３４０、デマルチプレクサ３５０、抽出回路３６０、ラッチ回路３７０、電圧生成回路３８０、セレクター群３８２、アンプ制御回路３９０およびアンプ群３９２を含む。
走査制御回路３２０は、タイミングコントローラー２０から供給される同期信号Ｖsync、Ｈsyncおよびクロック信号Ｄclkに基づいて、他の回路を制御するほか、映像データＤtを抽出回路３６０およびラッチ回路３７０に転送する。
【００１９】
走査線駆動回路３３０は、走査制御回路３２０の制御にしたがってｍ行の走査線３１２を選択／非選択を制御する。詳細には、走査線駆動回路３３０は、原則的に、一垂直走査期間にわたってｍ行の走査線３１２を一水平走査期間毎に順番に走査するために、走査対象となる走査線３１２への走査信号をＬレベルとする。
ここで、１行目の走査線３１２に供給される走査信号をＧwr(1)と表記し、以降同様に２、３、…、（ｍ−１）、ｍ行目の走査線３１２に供給される走査信号を、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。
また、走査線駆動回路３３０は、走査信号Ｇwr(1)〜Ｇwr(m)のほかにも、当該走査信号に同期した制御信号Ｇel(1)〜Ｇel(m)を生成して表示領域３００に供給するが、複雑化を避けるために省略されている。
ここで、１行〜ｍ行までの行を一般的に示す場合の記号として、１以上ｍ以下の整数であるｉを用いる。
ｉ行目を走査する場合に、当該走査の開始時において抽出回路３６０から抽出された信号Ｂlk_LがＨレベルであれば、走査線駆動回路３３０は、例外的に、当該ｉ行目を水平走査する場合であっても、走査信号Ｇwr(i)および制御信号Ｇel(i)を強制的にＨレベルに固定する構成となっている。
【００２０】
選択信号出力回路３４０は、デマルチプレクサ３５０における選択を制御する信号Ｓel(1)、Ｓel(2)、Ｓel(3)を走査制御回路３２０による制御にしたがって生成する。詳細には、選択信号出力回路３４０は、原則的に、水平走査期間にわたって順次排他的に信号Ｓel(1)、Ｓel(2)、Ｓel(3)をＨレベルとする。
なお、ｉ行目を水平走査する場合に、当該水平走査の開始時において信号Ｂlk_Lが、Ｈレベルであれば、選択信号出力回路３４０は、例外的に、当該水平走査期間において、信号Ｓel(1)、Ｓel(2)、Ｓel(3)を強制的にＬレベルに固定する。
【００２１】
デマルチプレクサ３５０は、データ線３１４毎に設けられたスイッチの集合体であり、各グループを構成する３列のデータ線３１４に、データ信号を順番に供給するものである。ここで、ｊ番目のグループに属する（３ｊ−２）、（３ｊ−１）、（３ｊ）列に対応した３つのスイッチの一端は、データ信号Ｖd(j)が供給される共通端子に接続される。
一方、（３ｊ−２）列に対応したスイッチの他端は、（３ｊ−２）列に対応したデータ線３１４に接続されている。同様に、（３ｊ−１）列に対応したスイッチの他端は（３ｊ−１）列に対応したデータ線３１４に接続され、（３ｊ）列に対応したスイッチの他端は（３ｊ）列に対応したデータ線３１４に接続される。
ｊ番目のグループにおいて左端列である（３ｊ−２）列に設けられたスイッチは、信号Ｓel(1)がＨレベルであるときにオンする。同様に、ｊ番目のグループにおいて中央列である（３ｊ−１）列に設けられたスイッチは、信号Ｓel(2)がＨレベルであるときにオンし、ｊ番目のグループにおいて右端列である（３ｊ）列に設けられたスイッチは、信号Ｓel(3)がＨレベルであるときにオンする。
【００２２】
説明の便宜上、サブ画素回路３１について説明する。サブ画素回路３１同士は、発色が異なるのみで、電気的にみれば互いに同一構成である。そこで、サブ画素回路３１については、ｉ行目であって、ｊ番目のグループのうち左端列の（３ｊ−２）列目に位置するｉ行（３ｊ−２）列のサブ画素回路３１を例にとって説明する。
【００２３】
図４は、サブ画素回路３１の構成を示す図である。
この図に示されるように、サブ画素回路３１は、ＰチャネルＭＯＳ型のトランジスター３３、３４、３５、ＯＬＥＤ３６と、保持容量Ｐixとを含む。ｉ行目の走査線３１２には、走査信号Ｇwr(i)が供給される。
【００２４】
ｉ行（３ｊ−２）列のサブ画素回路３１におけるトランジスター３３にあっては、ゲートノードがｉ行目の走査線３１２に接続され、ドレインまたはソースノードの一方が（３ｊ−２）列目のデータ線３１４に接続され、他方がトランジスター３４のゲートノードと、保持容量Ｐixの一端とにそれぞれ接続される。
トランジスター３４にあっては、ソースノードが給電線３１６に接続され、ドレインノードがトランジスター３５のソースノードに接続される。給電線３１６には、サブ画素回路３１における電源のうち、高位電位Ｖelが給電される。また、保持容量Ｐixの他端は、給電線３１６に接続される。このため、保持容量Ｐixは、トランジスター３４のソース・ドレインノード間の電圧を保持することになる。
【００２５】
トランジスター３５にあっては、ゲートノードに制御信号Ｇel(i)が供給され、ドレインノードがＯＬＥＤ３６のアノードに接続される。ＯＬＥＤ３６のカソードは、画素回路１１０における電源のうち、低位電位Ｖctの給電線３１８に接続される。
【００２６】
ＯＬＥＤ３６は、シリコン基板において、例えばアノードと、光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ３６の光が出射されるカソード側にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。このようなＯＬＥＤ３６において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板側のアノードとは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される。
【００２７】
ｉ行（３ｊ−２）列のサブ画素回路３１において、走査信号Ｇwr(i)がＬレベルになると、トランジスター３３がオンする。このため、（３ｊ−２）列目のデータ線３１４に供給されたデータ信号の電圧がトランジスター３４のゲートノードに印加され、この後、走査信号Ｇwr(i)がＨレベルになっても、トランジスター３４のゲートノードに印加された電圧は、保持容量Ｐixに保持される。走査信号Ｇwr(i)がＨレベルになった後、制御信号Ｇel(i)がＬレベルになれば、トランジスター３５がオンするので、トランジスター３４は、保持容量Ｐixに保持された電圧、すなわちゲート・ソースノード間の電圧に応じた電流をＯＬＥＤ３６に流す。当該ＯＬＥＤ３６は、走査信号Ｇwr(i)がＬレベルになったときに、（３ｊ−２）列目のデータ線３１４に供給されたデータ信号の電圧に応じて発光する。
当該データ信号の電圧は、後述するようにｉ行（３ｊ−２）列に対応する階調値をアナログ信号に変換した電圧である。このため、ｉ行（３ｊ−２）列のサブ画素回路３１におけるＯＬＥＤ３６は、ｉ行（３ｊ−２）列の階調値で指定された明るさで発光することになる。
【００２８】
なお、図４に示されるサブ画素回路３１の構成はあくまでも一例であり、付加的に、トランジスター３４のしきい値特性を補償するための回路や、ＯＬＥＤ３６のアノード電位をリセットする回路などを設けてもよい。
【００２９】
説明を図３に戻すと、抽出回路３６０は、走査制御回路３２０から転送された映像データＤtのうち信号Ｂlk_Lを抽出して、電圧生成回路３８０およびアンプ制御回路３９０に供給する。
【００３０】
ラッチ回路３７０は、転送された映像データＤtを、走査制御回路３２０の制御にしたがってラッチする。詳細には、ラッチ回路３７０は、ある一水平走査期間において供給された映像データＤtをラッチするとともに、次の一水平走査期間において、信号Ｓel(1)、Ｓel(2)、Ｓel(3)が順次Ｈレベルとなるタイミングに合わせて出力する。具体的には、ｊ番目のグループでいえば、ラッチ回路３７０は、（ｉ−１）行目の走査線３１２が選択される一水平走査期間に供給されたｉ行（３ｊ−２）列、ｉ行（３ｊ−１）列、ｉ行（３ｊ）列の３つのサブ画素に対応した映像データＤtをラッチし、ｉ行目の走査線３１２が選択される一水平走査期間のうち、信号Ｓel(1)がＨレベルとなる期間にｉ行（３ｊ−２）列に対応する映像データＤtを出力し、信号Ｓel(2)がＨレベルとなる期間にｉ行（３ｊ−１）列に対応する映像データＤtを出力し、信号Ｓel(3)がＨレベルとなる期間にｉ行（３ｊ）列に対応する映像データＤtを出力する。なお、ラッチ回路３７０は、ｊ番目以外のグループの映像データＤtについても、ｊ番目のグループと同時並行的にラッチを実行する。
【００３１】
電圧生成回路３８０は、例えばラダー抵抗回路等であり、電源電圧を分割して「０」から「２５５」までの各階調値に応じた電圧を生成する。ただし、電圧生成回路３８０は、水平走査の開始に供給される信号Ｂlk_LがＨレベルであれば、当該水平走査の期間におい電源電圧を遮断して、各階調値に応じた電圧の生成を中断する。
セレクター群３８２は、グループに対応したｎ個のセレクター３８１の集合体である。ここで、１個のセレクター３８１は、電圧生成回路３８０で生成された電圧のうち、ラッチ回路３７０から出力された映像データＤtで指定された階調値に応じた電圧を選択して、アンプに出力する。
したがって、セレクター３８１は、ラッチ回路３７０から出力された映像データＤtで指定された階調値を、アナログ電圧に変換するＤ／Ａ変換回路として機能する。なお、信号Ｂlk_LがＨレベルであって、電圧生成回路３８０が各階調値に応じた電圧の生成を中断した場合、セレクター３８１は、映像データＤtで指定された階調値に応じた電圧を選択しようとしても、選択すべき電圧が生成されていないので、結果的に、アナログ変換の動作が停止する。
【００３２】
アンプ群３９２は、グループに対応したｎ個のアンプ３９１の集合体であり、１個のアンプ３９１は、セレクター３８１で変換された電圧を増幅し、データ信号としてデマルチプレクサ３５０の共通端子に供給する。具体的には、ｊ番目のグループに対応するアンプ３９１は、デマルチプレクサ３５０において当該グループに対応した３つのスイッチの共通端子に、データ信号Ｖd(j)を供給する。
アンプ制御回路３９０は、アンプ群３９２におけるｎ個のアンプ３９１を制御する。具体的には、アンプ制御回路３９０は、水平走査の開始時において信号Ｂlk_LがＬレベルであれば、当該水平走査期間においてｎ個のアンプ３９１をイネーブルして増幅動作をさせる一方、信号Ｂlk_LがＨレベルであれば、当該水平走査期間においてｎ個のアンプ３９１をディセーブルして増幅動作を中断させる。
なお、走査線駆動回路３３０、選択信号出力回路３４０、デマルチプレクサ３５０、ラッチ回路３７０、電圧生成回路３８０、セレクター群３８２、アンプ制御回路３９０およびアンプ群３９２は駆動回路の一例であり、これらの要素によってサブ画素回路３１が駆動される。
【００３３】
次に、表示装置１の動作について説明する。図７および図８は、タイミングコントローラー２０において、検出回路２２０による映像データＤtの判別動作を示す図である。
ここで、図７および図８において、映像データＤtにおける黒塗りの四角は、階調値が「０」であることを示し、図８において、映像データＤtにおける白抜きの四角は、「０」以外の階調値であることを示している。
図７および図８に示されるように、変換回路２１０から出力される同期信号Ｈsyncは、一水平走査期間（Ｈ）毎に、Ｌレベルの負パルスとなる。詳細には、同期信号Ｈsyncの立ち上がりによって、一水平走査期間の開始が規定されて、この立ち上がり以降、当該期間で水平走査される１行分の映像データＤtが変換回路２１０から順番に出力される。
ここで、検出回路２２０は、出力である信号Ｂlk_Lを、同期信号Ｈsyncの立ち上がりタイミングにてＨレベルにリセットし、この後、階調値が「０」以外の映像データＤtが到来したときに、Ｌレベルにセットする。
【００３４】
このため、同期信号Ｈsyncの立ち上がり後に、水平走査される１行分の映像データＤtの階調値がすべて「０」であれば、信号Ｂlk_Lは、図７に示されるように、少なくとも同期信号Ｈsyncの次の立ち上がりまでＨレベルに維持される。
一方、同期信号Ｈsyncの立ち上がり後に、水平走査される１行分の映像データＤtのうち、「０」以外の階調値があれば、信号Ｂlk_Lは、図８に示されるように、当該データが到来するタイミングｔ1にＬレベルにセットされ、同期信号Ｈsyncが次の立ち上がりまでＬレベルに維持される。
【００３５】
図９は、混合回路２３０による信号Ｂlk_Lの埋め込みを説明するための図である。
水平走査される１行分の映像データＤtは、同期信号Ｈsyncの立ち上がり後に供給されるので、同期信号ＨsyncがＬレベルとなる期間では、映像データＤtは、データの空白期間となる。この空白期間を、本実施形態では、１行分の映像データＤtのヘッダとして用いている。
詳細には、映像データＤtにおいて、同期信号ＨsyncがＬレベルとなる期間の先頭から複数ビットについては、“Ｌ”および“Ｈ”のパターンが予め定められて、同期信号ＨsyncがＬレベルとなる期間であることを示し、当該パターン後の１ビットを例えば“Ｌ”とし、この“Ｌ”の後のビットとして、混合回路２３０は、同期信号Ｈsyncが立ち下がるタイミングｔ2にて取り込んだ信号Ｂlk_Lのレベル情報として埋め込む。
【００３６】
ヘッダに埋め込まれた信号Ｂlk_Lは、当該ヘッダの後に続く映像データＤtよりも１行前の映像データＤtがすべて階調値が「０」であるか否かを示している。このため、厳密にいえば、ヘッダに埋め込まれた信号Ｂlk_Lは、当該ヘッダの後に続く映像データＤtがすべて階調値が「０」であるか否かを示すことにはならない。ただし、実際の表示内容を考慮した場合、階調値がすべて「０」となる１行分の次行は、同様に、階調値がすべて「０」となる可能性が高い一方で、１個でも階調値が「０」ではない１行分の次行は、同様に、階調値がすべて「０」とならない可能性が高い。
【００３７】
そこで、本実施形態では、ある一水平走査期間において供給される１行分の映像データＤtの階調値がすべて「０」であれば、次行においても階調値がすべて「０」であると推定して、当該次行が水平走査の対象となっても、当該次行の駆動を停止させて、当該次行に属するサブ画素回路３１のＯＬＥＤ３６をすべて非点灯とさせる。一方で、ある一水平走査期間において供給される１行分の映像データＤtの階調値のうち、１個でも「０」以外の階調値があれば、次行においても階調値がすべて「０」ではないと推定して、当該次行が水平走査の対象となったときに、当該次行を駆動して、当該次行に属するサブ画素回路３１のＯＬＥＤ３６に階調値に応じた電流を流す構成としている。
【００３８】
図５および図６は、表示パネル３０における動作を示す図である。このうち、図５は、各行の映像データＤtの階調値がすべて「０」でない場合の動作を示し、図６は、例えば１、２、（ｍ−１）およびｍ行目の駆動を停止させる場合の動作を示す図である。
【００３９】
映像データＤtの階調値が各行ですべて「０」でない場合、各水平走査期間の開始時において抽出回路３６０から抽出される信号Ｂlk_LはＬレベルになるので、走査信号Ｇwr(1)〜Ｇwr(m)がＨレベルに固定されない。
このため、図５に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)は、一垂直走査期間（Ｆ）にわたって、一水平走査期間（Ｈ）毎に順次排他的にＬレベルとなる。ここでは、１行、２行、３行、…、ｍ行の順に走査され、この順に走査信号Ｇwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m)がＬレベルになり、走査線が選択される。これが、表示画像の走査順である。
ここで例えば、走査信号Ｇwr(i)がＬレベルとなる水平走査期間（Ｈ）では、信号Ｓel(1)、Ｓel(2)、Ｓel(3)が順次排他的にＨレベルとなる。信号Ｓel(1)がＨレベルとなる期間では、例えばｊ番目のグループのアンプが出力するデータ信号Ｖd(j)は、ｉ行（３ｊ−２）列のサブ画素の階調値に対応した電圧を有する。当該データ信号は（３ｊ−２）列目のデータ線３１４を介して、ｉ行（３ｊ−２）列のサブ画素回路３１におけるトランジスター３４のゲートノードに供給されて、保持容量Ｐixに保持される。同様に、信号Ｓel(2)がＨレベルとなる期間では、データ信号Ｖd(j)は、ｉ行（３ｊ−１）列のサブ画素の階調値に対応した電圧となり、（３ｊ−１）列目のデータ線３１４を介して、ｉ行（３ｊ−１）列のサブ画素回路３１における保持容量Ｐixに保持される。信号Ｓel(3)がＨレベルとなる期間では、データ信号Ｖd(j)は、ｉ行（３ｊ）列のサブ画素の階調値に対応した電圧となり、（３ｊ）列目のデータ線３１４を介して、ｉ行（３ｊ）列のサブ画素回路３１における保持容量Ｐixに保持される。
ここでは、ｊ番目のグループに属する３列について説明したが、他のグループに属する列についても同様な動作が同時並行で実行される。
したがって、表示パネル３０のサブ画素が、すべて階調値で指定された明るさで発光するので、映像データＤtに応じた画面が表示されることになる。
【００４０】
一方、１、（ｍ−２）、（ｍ−１）およびｍ行目の映像データＤtの階調値がすべて「０」である場合、次の１、２、（ｍ−１）およびｍ行目の水平走査期間の開始時において抽出回路３６０から抽出される信号Ｂlk_LはＨレベルになる。なお、ｍ行目は、最終行であるので、表示パネル３０では次行が存在しないが、映像データＤtでみれば、ｍ行の次行は、次の垂直走査期間において最初の１行目に相当する。
【００４１】
１、（ｍ−２）、（ｍ−１）およびｍ行目の映像データＤtの階調値がすべて「０」である場合、図６に示されるように、次行の１、２、（ｍ−１）およびｍ行目が水平走査の対象であっても、走査信号Ｇwr(1)、Ｇwr(2)、Ｇwr(m-1)、Ｇwr(m)は、Ｈレベルに固定される。また、１、２、（ｍ−１）およびｍ行目の水平走査期間において、電圧生成回路３８０が各階調値に応じた電圧の生成を中断し、アンプ制御回路３９０がｎ個のアンプをディセーブルして増幅動作を中断している。このため、１、２、（ｍ−１）およびｍ行目のサブ画素回路３１にはデータ信号が供給されない。また、図示省略しているが、制御信号Ｇel(1)、Ｇel(2)、Ｇel(m-1)、Ｇel(m)もＨレベルであるので、１、２、（ｍ−１）およびｍ行目のサブ画素回路３１におけるＯＬＥＤ３６は、すべて消灯状態となる。
なお、１、２、（ｍ−１）およびｍ行目以外については、水平走査期間の開始時において信号Ｂlk_LはＬレベルになるので、トランジスター３４のゲートノードに階調値に応じたデータ信号が供給されて、保持容量Ｐixに保持されるので、階調値に応じた明るさで発光して、表示が行われることになる。
【００４２】
図１０は、映像データＤtで指定される画像について説明するための図である。なお、図において、Ｙ方向が垂直走査方向であり、Ｘ方向が水平走査方向である。
また、この図では、画像の上端側において複数行にわたった領域Ａと、下端側において複数行にわたった領域Ｂとがそれぞれ黒表示であり、領域Ａおよび領域Ｂで挟まれる複数行にわたった領域Ｃで、例えばシネマなどが再生される場合を示している。なお、領域Ａの下端に位置する行が（１）であり、領域Ｃの上端に位置する行が（２）であり、領域Ｃの下端に位置する行が（３）であり、領域Ｂの上端に位置する行が（４）である。
【００４３】
映像データＤtで指定される画像のうち、行（１）の階調値はすべて「０」である。このため、次の行（２）の水平走査の開始時において信号ＢLk_LがＨレベルになる。したがって、当該行（２）の走査線３１２が水平走査の対象となったとき、電圧生成回路３８０やアンプ群３９２の動作が中断するので、表示パネル３０における表示領域３００の行（２）はすべて黒表示となる。映像データＤtでは、行（２）の階調値がすべて「０」ではないので、表示領域３００での表示は、映像データＤtとは背理する。なお、このような背理は、１行分黒表示から１行分非黒表示に移行する際にのみ発生するので、実質的な影響は少ない。
このように映像データＤtでみたときに、ある１行分が全黒表示であり、次の１行分すべて黒表示でない場合、当該次の１行の水平走査期間において、電圧生成回路３８０やアンプ群３９２の動作が中断する結果、表示領域３００において当該次の１行分がすべて黒表示となるのは、本実施形態における固有の現象である。
【００４４】
また、映像データＤtで指定される画像のうち、行（３）の階調値はすべて「０」ではない。このため、次の行（４）の水平走査の開始時において信号ＢLk_LがＬレベルになる。したがって、当該行（４）の走査線３１２が水平走査の対象となったとき、電圧生成回路３８０やアンプ群３９２の動作が中断しないので、映像データＤtで指定された通り黒表示となる。行（４）の階調値はすべて「０」であるが、電圧生成回路３８０やアンプ群３９２の動作が中断しないので、消費電力が削減されないものの、表示領域３００の表示は、映像データＤtとは背理しない。なお、行（４）の次の行以降では、電圧生成回路３８０やアンプ群３９２の動作が中断するので、消費電力が削減される。
このように映像データＤtでみたときに、ある１行分がすべて黒表示でなく、次の１行分すべて黒表示である場合、当該次の１行の水平走査期間において、すべて黒表示であるにもかかわらず、電圧生成回路３８０やアンプ群３９２が動作するのも、本実施形態における固有の現象である。
【００４５】
背景技術で述べたように、ある一水平走査期間において供給される１行分の映像データＤtの階調値を解析した結果に基づいて、当該行の走査線３１２を選択するための動作、および、当該行に属するサブ画素回路３１のＯＬＥＤ３６の非点灯／点灯を制御する構成では、当該行の走査線３１２の選択動作等を、１行分の映像データＤtの階調値を解析が済むまで待たせなければならない。このため、順次供給される映像データＤtを保持するための記憶回路またはラインメモリが必要となり、構成が複雑化する。
これに対して、本実施形態によれば、ある一水平走査期間において供給される１行分の映像データＤtの階調値がすべて「０」であれば、次行においても階調値がすべて「０」であると推定して、当該行の走査線３１２を選択するための動作、および、当該行に属するサブ画素回路３１のＯＬＥＤ３６を非点灯／点灯を制御するので、１行分の映像データＤtの階調値を記憶するための記憶回路またはラインメモリが不要であり、構成の簡易化を図ることが可能となる。
【００４６】
なお、上記実施形態では、一水平走査期間において供給される１行分の映像データＤtの階調値がすべて「０」であれば、次行においても階調値がすべて「０」であると推定したが、階調値が例えば「０」〜「４」程度であれば、最低値とみなせる場合もある。このため、一水平走査期間において供給される１行分の映像データＤtの階調値が「０」を含む範囲内にあれば、次行において階調値がすべて「０」であると推定して、当該次行を非選択にするとともにＯＬＥＤ３６を非点灯としても良い。
【００４７】
また、実施形態では、サブ画素回路３１におけるトランジスター３３〜３５をｐチャネル型としたが、ｎチャネル型としても良いし、ｐチャネル型とｎチャネル型とを組み合わせてもよい。サブ画素回路３１を構成するトランジスターの数や接続関係を変更してもよい。
なお、各トランジスターにおけるソースノードとドレインノードとは、チャネル型や電位関係に応じて適宜入れ替わる場合がある。
【００４８】
実施形態では、デマルチプレクサ３５０によって３列のデータ線３１４にデータ信号を分配する構成としたが、分配しないで、データ線３１４にデータ信号を個々に供給する構成としてもよいし、複数チャネルに分配したデータ信号を複数チャネルで一括してデータ線３１４に供給する、いわゆるブロック順次の構成としてもよい。
【００４９】
表示パネル３０をシリコン基板ではなくて、他の半導体基板に形成してもよいし、ガラス基板に形成してもよい。実施形態では、表示素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）であってもよい。
【００５０】
次に、実施形態等に係る表示装置１を適用した電子機器について説明する。表示装置１は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイ（ＨＭＤ）を例に挙げて説明する。
【００５１】
図１１は、ヘッドマウント・ディスプレイの外観を示す図であり、図１２は、その光学的な構成を示す図である。
まず、図１１に示されるように、ヘッドマウント・ディスプレイ４００は、外観的には、一般的な眼鏡と同様にテンプル４１０や、ブリッジ４２０、レンズ４０１Ｌ、４０１Ｒを有する。また、ヘッドマウント・ディスプレイ４００は、図１２に示されるように、ブリッジ４２０近傍であってレンズ４０１Ｌ、４０１Ｒの奥側（図において下側）には、左眼用の表示パネル３０Ｌと右眼用の表示パネル３０Ｒとが設けられる。
表示パネル３０Ｌの画像表示面は、図１２において左側となるように配置している。これによって表示パネル３０Ｌによる表示画像は、光学レンズ４０２Ｌを介して図において９時の方向に出射する。ハーフミラー４０３Ｌは、表示パネル３０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。表示パネル３０Ｒの画像表示面は、表示パネル３０Ｌとは反対の右側となるように配置している。これによって表示パネル３０Ｒによる表示画像は、光学レンズ４０２Ｒを介して図において３時の方向に出射する。ハーフミラー４０３Ｒは、表示パネル３０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
【００５２】
この構成において、ヘッドマウント・ディスプレイ４００の装着者は、表示パネル３０Ｌ、３０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ４００において、視差を伴う両眼画像のうち、左眼用画像を表示パネル３０Ｌに表示させ、右眼用画像を表示パネル３０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。
【００５３】
なお、表示パネル３０を含む表示装置１については、ヘッドマウント・ディスプレイ４００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。
また、表示装置１を回転可能な状態として視認させる構成では、ホスト装置１０から供給された映像データＤnを、例えば変換回路２１０が姿勢に応じて角度で回転処理して、表示パネル３０に供給すればよい。
【符号の説明】
【００５４】
１…表示装置、２０…タイミングコントローラー、３０…表示パネル、３１…サブ画素回路、３３〜３５…トランジスター、３６…ＯＬＥＤ、３１２…走査線、３１４…データ線、３２０…走査制御回路、３３０…走査線駆動回路、３４０…選択信号出力回路、３５０…デマルチプレクサ、３６０…抽出回路、３７０…ラッチ回路、３８０…電圧生成回路、３８２…セレクター群、３９０…アンプ制御回路、３９２…アンプ群。
【図１】
2020177178.tif 000003
【図２】
2020177178.tif 000004
【図３】
2020177178.tif 000005
【図４】
2020177178.tif 000006
【図５】
2020177178.tif 000007
【図６】
2020177178.tif 000008
【図７】
2020177178.tif 000009
【図８】
2020177178.tif 000010
【図９】
2020177178.tif 000011
【図１０】
2020177178.tif 000012
【図１１】
2020177178.tif 000013
【図１２】
2020177178.tif 000014