(57)【要約】      （修正有）【課題】ベース電流増幅率の影響を受けない基準電圧源回路を提供する。【解決手段】ＰＮＰバイポーラトランジスタＱp1a、Ｑp2a、抵抗Ｒ1a〜Ｒ3a、容量Ｃｃａ、差動増幅器１１、ＰＭＯＳトランジスタＭp1aを有する基準電圧生成回路１０と、ＰＭＯＳトランジスタＭp2aを有する第２の電圧電流変換回路２０と、ＮＭＯＳトランジスタＭn1a〜Ｍn3a、ＰＮＰバイポーラトランジスタＱp3aを有するベース電流生成回路３０と、ＰＭＯＳトランジスタＭp3a〜Ｍp6aを有するカレントミラー回路４０と備える。エミッタ面積比はＱp1a：Ｑp2a：Ｑｐ3a＝１：ｍ：１に設定されている。サイズ比はＭn1a：Ｍn2a＝１：１、Ｍp1a：Ｍp2a＝２：１、Ｍp3a：Ｍp4a：Ｍp5a：Ｍp6a＝１：１：１：１に設定されている。抵抗Ｒ1a、Ｒ2aの共通接続点からベース電流増幅率の影響のない基準電圧ＶREFを取り出す。【選択図】図２
2020123184.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧生成回路と、第２の電圧電流変換回路と、ベース電流生成回路と、カレントミラー回路とを備え、
前記基準電圧生成回路は、ベース及びコレクタが接地された第１及び第２のＰＮＰバイポーラトランジスタと、前記第１のＰＮＰバイポーラトランジスタのエミッタに一端が接続された第１の抵抗と、前記第２のＰＮＰバイポーラトランジスタのエミッタに一端が接続された第３の抵抗と、該第３の抵抗の他端に一端が接続された第２の抵抗と、非反転入力端子が前記第３の抵抗の他端に接続され反転入力端子が前記第１のＰＮＰバイポーラトランジスタのエミッタに接続された差動増幅回路と、入力端子が前記差動増幅回路の出力端子に接続され出力端子が前記第１及び第２の抵抗の他端に接続された第１の電圧電流変換回路と、該第１の電圧変換回路の入力端子と出力端子の間に接続された容量とを有し、
前記第２の電圧電流変換回路は、入力端子が前記差動増幅回路の出力端子に接続され出力端子が前記ベース電流生成回路の入力端子に接続され、
前記ベース電流生成回路は、前記入力端子が前記カレントミラー回路の第１の出力端子に接続され出力端子が前記カレントミラー回路の入力端子に接続され、
前記カレントミラー回路は、第２の出力端子が前記第１のＰＮＰバイポーラトランジスタのエミッタに接続され第３の出力端子が前記第２のＰＮＰバイポーラトランジスタのエミッタに接続されている、
ことを特徴とする基準電圧源回路。
【請求項２】
請求項１に記載の基準電圧源回路において、
前記基準電圧生成回路は、前記第１のＰＮＰバイポーラトランジスタと前記第２のＰＮＰバイポーラトランジスタの正規化エミッタ面積比が、第１のＰＮＰバイポーラトランジスタ：第２のＰＮＰバイポーラトランジスタ＝１：ｍに設定され（ｍは正の数）、前記第１の抵抗と第２の抵抗の値が同値に設定されていることを特徴とする基準電圧源回路。
【請求項３】
請求項１又は２に記載の基準電圧源回路において、
前記ベース電流生成回路は、エミッタが前記ベース電流生成回路の入力端子に接続されコレクタが接地された第３のＰＮＰバイポーラトランジスタと、ゲートとドレインが前記第３のＰＮＰバイポーラトランジスタのベースに接続されソースが接地された第１のＮＭＯＳトランジスタと、ゲートが前記第３のＰＮＰバイポーラトランジスタのベースに接続されソースが接地された第２のＮＭＯＳトランジスタと、ゲートが前記ベース電流生成回路の入力端子に接続されドレインが前記ベース電流生成回路の出力端子に接続されソースが前記第２のＮＭＯＳトランジスタのドレインに接続された第３のＮＭＯＳトランジスタとを有し、
前記第１のＮＭＯＳトランジスタと前記第２のＮＭＯＳトランジスタのサイズ比が、第１のＮＭＯＳトランジスタ：第２のＮＭＯＳトランジスタ＝１：１に設定されていることを特徴とする基準電圧源回路。
【請求項４】
請求項１、２又は３に記載の基準電圧源回路において、
前記第１の電圧電流変換回路と前記第２の電圧電流変換回路の電圧電流変換率が、第１の電圧電流変換回路：第２の電圧電流変換回路＝２：１に設定されていることを特徴とする基準電圧源回路。
【請求項５】
請求項１、２、３又は４に記載の基準電圧源回路において、
前記カレントミラー回路は、前記カレントミラー回路の入力端子、第１の出力端子、第２の出力端子、第３の出力端子の電流比が、入力端子：第１の出力端子：第２の出力端子：第３の出力端子＝１：１：１：１に設定されていることを特徴とする基準電圧源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオード接続のバイポーラトランジスタを用いた基準電圧源回路に関する。
【背景技術】
【０００２】
基準電圧源回路は、アナログ回路で多く用いられる電圧源回路の一つであり、バンドギャップ回路ともよばれていて、Ａ／Ｄコンバータのリファレンス電圧や温度センサーなどに用いられている。従来は、非特許文献１〜４にあるように、図４のような構成が用いられている。
【０００３】
従来の基準電圧源回路の原理について図４を用いて説明する。差動増幅回路１１ｐの非反転入力端子（＋）側の電位をｖ+、反転入力端子（−）側の電位をｖ−、電圧利得をＡp、ＰＭＯＳトランジスタＭp1pの電圧電流変換率をｇｍMp1p、ＰＮＰバイポーラトランジスタＱp1pの電圧電流変換率をｇｍQp1p、ＰＮＰバイポーラトランジスタＱp2pの電圧電流変換率をｇｍQp2pとすると、出力電圧ＶREFpは、以下の式（１）のように表せられる。
2020123184.tif 000003
【０００４】
Ａp、ｇｍMp1p{(Ｒ1ｐ＋1/ｇｍQp1p）//（Ｒ2ｐ＋Ｒ3p＋1/ｇｍQp2p)}を十分に大きく設定することで、ｖ＋ ≒ ｖ−という関係が得られる。このときＰＮＰバイポーラトランジスタＱp1pのエミッタ・ベース間の電圧をＶBEQp1p、ＰＮＰバイポーラトランジスタＱp2pのエミッタ・ベース間の電圧をＶBEQp2pとすると、抵抗Ｒ3pに流れる電流ＩR3p は以下の式（２）ように表せられる。
2020123184.tif 000004
【０００５】
ＰＮＰバイポーラトランジスタＱp1p、Ｑp2pの正規化エミッタ面積比をＱp1p：Ｑp2p＝１：ｍとし（ｍは正の数）、ＰＮＰバイポーラトランジスタのコレクタ電流とベース電流と飽和電流とベース電流増幅率を、それぞれＩCp、ＩBp、ＩSp、βp、熱電圧をＶTとすると、コレクタ電流ＩCpとべース・エミッタ間電圧ＶBEとの関係、コレクタ電流ＩCpとベース電流ＩBpの関係は、一般にガンメル・プーンモデルの場合、以下の式（３）ように表せられる。
2020123184.tif 000005
【０００６】
Ｒ1p＝Ｒ2pと設定し、ｖ＋ ≒ ｖ−であることから、式（３）を用いて式（２）を変形すると以下の式（４）ように表せられる。
2020123184.tif 000006
式（４）を用いると、出力電圧ＶREFp は以下のように表せられる。
2020123184.tif 000007
【０００７】
非特許文献１、２より、ＰＮＰバイポーラトランジスタのエミッタ・ベース間電圧ＶEB の温度特性は負の傾きを持っていることがすでに判明している。よって、式（５）において、第１項の電圧ＶEBQ2p の温度特性の負の傾きを第２項の電圧ＶT の持つ正の温度特性で打ち消すことで、出力電圧ＶREFp を温度不感にすることができる。
【先行技術文献】
【特許文献】
【０００８】
【非特許文献１】Johan H. Huijsing, Rudy J. Van de Plassche, Willy M.C. Sansen, “Analog Circuit Design Low-Noise, Low-Power, Low-Voltage Mixed-Mode Design with CAD Tools Voltage, Current, and Time References”, Kluwer Academic Publishers, 1995.
【非特許文献２】浅田邦博・永田穣 監訳、P.R.グレイ／P.J.フルスト／S.H.レビス／R.G.メイヤー 共著、「システムLSIのためのアナログ集積回路設計技術（基礎編）（応用編）」培風館、2004年。
【非特許文献３】KAREL E. KUIJK, “A precision reference voltage source,” IEEE Journal of Solid-State Circuits,vol. 8, no. 3, pp.222-226, June. 1973.
【非特許文献４】BANG-SUP SONG, PAUL R. GRAY, “A precision curvature-compensated CMOS bandgap reference,” IEEE Journal of Solid-State Circuits, vol. 18, no. 6, pp.634-643, Dec. 1983.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし従来例の場合、式（４）のバイアス電流はＰＮＰバイポーラトランジスタＱp1p、Ｑp2pのエミッタに流れる。このため、ＰＮＰバイポーラトランジスタＱp1p、Ｑp2pのベース電流増幅率をβQp とすると、ＰＮＰバイポーラトランジスタＱp1p、Ｑp2pのコレクタ電流ＩCQp は以下のようになる。
2020123184.tif 000008
【００１０】
以上の式（６）より、従来例の場合、ＰＮＰバイポーラトランジスタのコレクタ電流にベース電流増幅率βQp が含まれた形となってしまい、ＰＮＰバイポーラトランジスタのエミッタ・ベース間電圧ＶEB の特性がベース電流増幅率βQp のばらつき、及び、温度特性の影響を受けてしまうという問題を抱えている。特にベース電流増幅率βQpが小さい場合には、ベース電流増幅率βQp のばらつきの影響が大きくなって、出力電圧ＶREFp が大きくばらつく。
【００１１】
本発明の目的は、ベース電流増幅率の影響を受けない基準電圧を生成することのできる基準電圧源回路を提供することである。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、請求項１にかかる発明は、基準電圧生成回路と、第２の電圧電流変換回路と、ベース電流生成回路と、カレントミラー回路とを備え、前記基準電圧生成回路は、ベース及びコレクタが接地された第１及び第２のＰＮＰバイポーラトランジスタと、前記第１のＰＮＰバイポーラトランジスタのエミッタに一端が接続された第１の抵抗と、前記第２のＰＮＰバイポーラトランジスタのエミッタに一端が接続された第３の抵抗と、該第３の抵抗の他端に一端が接続された第２の抵抗と、非反転入力端子が前記第３の抵抗の他端に接続され反転入力端子が前記第１のＰＮＰバイポーラトランジスタのエミッタに接続された差動増幅回路と、入力端子が前記差動増幅回路の出力端子に接続され出力端子が前記第１及び第２の抵抗の他端に接続された第１の電圧電流変換回路と、該第１の電圧変換回路の入力端子と出力端子の間に接続された容量とを有し、前記第２の電圧電流変換回路は、入力端子が前記差動増幅回路の出力端子に接続され出力端子が前記ベース電流生成回路の入力端子に接続され、前記ベース電流生成回路は、前記入力端子が前記カレントミラー回路の第１の出力端子に接続され出力端子が前記カレントミラー回路の入力端子に接続され、前記カレントミラー回路は、第２の出力端子が前記第１のＰＮＰバイポーラトランジスタのエミッタに接続され第３の出力端子が前記第２のＰＮＰバイポーラトランジスタのエミッタに接続されていることを特徴とする。
【００１３】
請求項２にかかる発明は、請求項１に記載の基準電圧源回路において、前記基準電圧生成回路は、前記第１のＰＮＰバイポーラトランジスタと前記第２のＰＮＰバイポーラトランジスタの正規化エミッタ面積比が、第１のＰＮＰバイポーラトランジスタ：第２のＰＮＰバイポーラトランジスタ＝１：ｍに設定され（ｍは正の数）、前記第１の抵抗と第２の抵抗の値が同値に設定されていることを特徴とする。
【００１４】
請求項３にかかる発明は、請求項１又は２に記載の基準電圧源回路において、前記ベース電流生成回路は、エミッタが前記ベース電流生成回路の入力端子に接続されコレクタが接地された第３のＰＮＰバイポーラトランジスタと、ゲートとドレインが前記第３のＰＮＰバイポーラトランジスタのベースに接続されソースが接地された第１のＮＭＯＳトランジスタと、ゲートが前記第３のＰＮＰバイポーラトランジスタのベースに接続されソースが接地された第２のＮＭＯＳトランジスタと、ゲートが前記ベース電流生成回路の入力端子に接続されドレインが前記ベース電流生成回路の出力端子に接続されソースが前記第２のＮＭＯＳトランジスタのドレインに接続された第３のＮＭＯＳトランジスタとを有し、前記第１のＮＭＯＳトランジスタと前記第２のＮＭＯＳトランジスタのサイズ比が、第１のＮＭＯＳトランジスタ：第２のＮＭＯＳトランジスタ＝１：１に設定されていることを特徴とする。
【００１５】
請求項４にかかる発明は、請求項１、２又は３に記載の基準電圧源回路において、前記第１の電圧電流変換回路と前記第２の電圧電流変換回路の電圧電流変換率が、第１の電圧電流変換回路：第２の電圧電流変換回路＝２：１に設定されていることを特徴とする。
【００１６】
請求項５にかかる発明は、請求項１、２、３又は４に記載の基準電圧源回路において、前記カレントミラー回路は、前記カレントミラー回路の入力端子、第１の出力端子、第２の出力端子、第３の出力端子の電流比が、入力端子：第１の出力端子：第２の出力端子：第３の出力端子＝１：１：１：１に設定されていることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、第１及び第２のＰＮＰバイポーラトランジスタのコレクタ電流を第３の抵抗に流れる電流と等しくすることができ、第１及び第２のＰＮＰバイポーラトランジスタのベース電流増幅率の影響のない基準電圧を生成することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の基準電圧源回路のブロック図である。
【図２】本発明の基準電圧源回路の回路図である。
【図３】従来例と本発明の温度特性を示すグラフである。
【図４】従来例の基準電圧源回路の回路図である。
【発明を実施するための形態】
【００１９】
図１に本発明の基準電圧源回路の原理構成を示す。１０は基準電圧生成回路であり、ＰＮＰバイポーラトランジスタＱp1a、Ｑp2aと、抵抗Ｒ1a、Ｒ2a、Ｒ3aと、差動増幅回路１１と、第１の電圧電流変換回路１２と、容量Ｃｃａからなる。抵抗Ｒ1aは、ＰＮＰバイポーラトランジスタＱp1aのエミッタと第１の電圧電流変換回路１２の出力端子Ｏ１２１の間に接続され、抵抗Ｒ2a、Ｒ3aの直列回路は、ＰＮＰバイポーラトランジスタＱp2aのエミッタと第１の電圧電流変換回路１２の出力端子Ｏ１２１の間に接続されている。差動増幅回路１１は、非反反転入力端子が抵抗Ｒ2aと抵抗Ｒ3aの共通接続点に接続され、反転入力端子が抵抗Ｒ1aとＰＮＰバイポーラトランジスタＱp1aのエミッタの共通接続点に接続され、出力端子が第１の電圧電流変換回路１２の入力端子Ｉ１２１に接続されている。容量Ｃｃａは第１の電圧電流変換回路１２の入力端子Ｉ１２１と出力端子Ｏ１２１の間に接続されている。
【００２０】
２０は第２の電圧電流変換回路であり、入力端子Ｉ２１、出力端子Ｏ２１を備え、入力端子Ｉ２１が差動増幅回路１１の出力端子に接続されている。
【００２１】
３０はベース電流生成回路であり、入力端子Ｉ３１、出力端子Ｏ３１を備え、入力端子Ｉ３１が第２の電圧電流変換回路の出力端子Ｏ２１に接続さている。
【００２２】
４０はカレントミラー回路であり、入力端子Ｉ４１、第１の出力端子Ｏ４１、第２の出力端子Ｏ４２、第３の出力端子Ｏ４３を備える。そして、入力端子Ｉ４１はベース電流生成回路３０の出力端子Ｏ３１に接続され、第１の出力端子Ｏ４１はベース電流生成回路３０の入力端子Ｉ３１に接続され、第２の出力端子Ｏ４２はＰＮＰトランジスタＱp1aのエミッタに接続され、第３の出力端子Ｏ４３はＰＮＰトランジスタＱp2aのエミッタに接続されている。
【００２３】
図２に基準電圧源回路の具体的回路を示す。基準電圧生成回路１０において、第１の電圧電流変換回路１２は、ゲートが入力端子Ｉ１２１に接続され、ドレインが出力端子Ｏ１２１に接続され、ソースに電圧ＶＤＤが印加するＰＭＯＳトランジスタＭp1aで構成されている。ＰＮＰバイポーラトランジスタＱp1a、Ｑp2a の正規化エミッタ面積比は、Ｑp1a：Ｑp2a ＝１：ｍである（ｍは正の数）。抵抗Ｒ1a、Ｒ2aの値は、Ｒ1a＝Ｒ2aである。
【００２４】
第２の電圧電流変換回路２０は、ゲートが入力端子Ｉ２１に接続され、ドレインが出力端子Ｏ２１に接続され、ソースに電圧ＶＤＤが印加するＰＭＯＳトランジスタＭp2aで構成されている。そして、第１の電圧電流変換回路１２のＰＭＯＳトランジスタＭp1aと第２の電圧電流変換回路２０のＰＭＯＳトランジスタＭp2aのサイズ比（Ｗ／Ｌ）は、Ｍp1a：Ｍp2a＝２：１に設定されている。つまり、第１の電圧電流変換回路１２の電圧電流変換率は第２の電圧電流変換回路２０の電圧電流変換率の２倍となっている。
【００２５】
ベース電流生成回路３０は、ＮＭＯＳトランジスタＭn1a、Ｍn2a、Ｍn3aと、ＰＮＰバイポーラトランジスタＱp3aにより構成されている。そして、ＮＭＯＳトランジスタＭn1aのゲート及びドレインとＮＭＯＳトランジスタＭn2aのゲートが、ＰＮＰバイポーラトランジスタＱp3aのベースに接続されている。ＮＰＮバイポーラトランジスタＱp3aのコレクタは接地され、エミッタは入力端子Ｉ３１に接続されている。ＮＭＯＳトランジスタＭn3aは、ゲートが入力端子Ｉ３１に接続され、ソースがＮＭＯＳトランジスタＭn2aのドレインに接続され、ドレインが出力端子Ｏ３１に接続されている。ＰＮＰバイポーラトランジスタＱp1a、Ｑp2a、Ｑp3a の正規化エミッタ面積比は、Ｑp1a：Ｑp2a：Ｑp3a ＝１：ｍ：１である。
【００２６】
カレントミラー回路４０は、ＰＭＯＳトランジスタＭp3a、Ｍp4a、Ｍp5a、Ｍp6aを有する。ＰＭＯＳトランジスタＭp3a、Ｍp4a、Ｍp5a、Ｍp6aは、そのゲートがＰＭＯＳトランジスタＭp4aのドレインに共通接続されている。ＰＭＯＳトランジスタＭp3aのドレインは出力端子Ｏ４１に、ＰＭＯＳトランジスタＭp4aのドレインは第１の入力端子Ｉ４１に、ＰＭＯＳトランジスタＭp5aのドレインは第２の出力端子Ｏ４２に、ＰＭＯＳトランジスタＭp6aのドレインは第３の出力端子Ｏ４３に、それぞれ接続されている。ＰＭＯＳトランジスタＭp3a、Ｍp4a、Ｍp5a、Ｍp6aのソースには電源電圧ＶＤＤが印加している。そして、ＰＭＯＳトランジスタＭp3a、Ｍp4a、Ｍp5a、Ｍp6aのサイズ比（Ｗ／Ｌ）は、Ｍp3a：Ｍp4a：Ｍp5a：Ｍp6a＝１：１：１：１に設定されている。つまり、端子Ｉ４１、Ｏ４１〜Ｏ４３の電流比が、Ｉ４１：Ｏ４１：Ｏ４２：Ｏ４３＝１：１：１：１に設定されている。
【００２７】
ＰＮＰバイポーラトランジスタＱp3aの各端子に流れる電流は、ＰＭＯＳトランジスタＭp2aのドレイン電流をＩDMp2a、ＰＭＯＳトランジスタＭp3aのドレインを電流ＩDMp3a、ＰＮＰバイポーラトランジスタＱp3aのベース電流をＩBQp3a、ＰＮＰバイポーラトランジスタＱp3aのコレクタ電流をＩCQp3aとすると、以下の式（７）のように表せられる。
2020123184.tif 000009
【００２８】
ＭＯＳトランジスタＭn1aとＭＯＳトランジスタＭn2aのサイズ比(Ｗ／Ｌ)がＭn1a：Ｍn2a＝１：１であることから、ＭＯＳトランジスタＭn1aのドレイン電流をＩDMn1a、ＭＯＳトランジスタＭn2aのドレイン電流をＩDMn2aとすると、ＰＮＰバイポーラトランジスタＱp3aのベース電流ＩBQp3aには以下の式（８）の関係が成り立つ。
2020123184.tif 000010
【００２９】
ＮＭＯＳトランジスタＭn2aのドレイン電流ＩDMn2aは、ゲート接地回路であるＰＭＯＳトランジスタＭp3aのソース、ドレイン、ＰＭＯＳトランジスタＭp4aのドレインを経由している。また、ＰＭＯＳトランジスタＭp3a、Ｍp4a、Ｍp5a、Ｍp6aのサイズ比(Ｗ／Ｌ)はＭp3a：Ｍp4a：Ｍp5a：Ｍp6a＝１：１：１：１であるので、ＰＭＯＳトランジスタＭp4aのドレイン電流をＩDMp4a、ＰＭＯＳトランジスタＭp5aのドレイン電流をＩDMp5a、ＰＭＯＳトランジスタＭp6aのドレイン電流をＩDMp6aとすると、式（８）は次の式（９）のように書き換えられる。
2020123184.tif 000011
【００３０】
ＰＯＳトランジスタＭp1a、Ｍp2aのサイズ比(Ｗ／Ｌ)はＭp1a：Ｍp2a＝２：１であることから、ＰＭＯＳトランジスタＭp2aのドレイン電流ＩDMp2aは、抵抗Ｒ1a、Ｒ2aに流れる電流の和の半分となる。つまり、抵抗Ｒ3aに流れる電流をＩR3aとすると、次の式（１０）の関係が成立する。
2020123184.tif 000012
式（８）と式（９）と式（１０）を用いて式（７）を変形すると、次の関係式（１１）が得られる。
2020123184.tif 000013
【００３１】
以上の説明により、ＰＮＰバイポーラトランジスタＱp3aのベース電流ＩBQp3aをベース電流生成回路３０からカレントミラー回路４０までを用いてＰＮＰバイポーラトランジスタＱp3aのエミッタにフィードバックすることで、ＰＭＯＳトランジスタＭp2aのドレイン電流ＩDMp2aの値をそのままＰＮＰバイポーラトランジスタＱp3aのコレクタ電流ＩCQp3aと等しくさせることが証明できた。
【００３２】
そして、ＰＮＰバイポーラトランジスタＱp3aのベース電流ＩBQp3aと同じ電流であるＭＯＳトランジスタＭp5aのドレイン電流ＩDMp5aをＰＮＰバイポーラトランジスタＱp1aのエミッタに注入し、同様のＭＯＳトランジスタＭp6aのドレイン電流ＩDMp6aをＰＮＰバイポーラトランジスタＱp2aのエミッタに注入することで、注入した電流ＩDMp5aがＰＮＰバイポーラトランジスタＱp1aのベース電流となり、注入した電流ＩDMp6aがＰＮＰバイポーラトランジスタＱp2aのベース電流となる。
【００３３】
よって、ＰＮＰバイポーラトランジスタＱp1a、Ｑp2aのそれぞれのコレクタ電流は、抵抗Ｒ3aに流れる電流ＩR3aに等しい電流となる。この抵抗Ｒ3aに流れる電流ＩR3aは、式（４）に示した通りのＩR3a＝ＶT×ln(ｍ)／Ｒ3aであるので、本発明はＰＮＰバイポーラトランジスタＱp1a、Ｑp2aに、ベース電流増幅率の影響を受けないコレクタ電流を供給できることが証明された。
【００３４】
以上から本発明では、ＰＮＰバイポーラトランジスタＱp1a、Ｑp2aのエミッタ・ベース間電圧ＶEBQ1a、ＶEBQ2aがベース電流増幅率の影響を受けないので、式（１２）のように、そのベース電流増幅率の影響を受けない基準電圧ＶREFを生成することができる。なお、抵抗Ｒ3aの値はこの式（１２）の右辺の第１項の電圧ＶEBQ2ｐの温度特性の負の傾きを第２項の電圧ＶTの持つ正の温度係数で打ち消すことができるような値に、抵抗Ｒ2aとの関係で設定される。
2020123184.tif 000014
【００３５】
本発明の効果を示すために、シミュレーション結果を図３に示す。図３より本発明は、従来例よりも理想特性に近いことが分かる。
【００３６】
なお、以上説明した実施例は本発明の一つの形態でありこれに限られるものではない。例えば、第１の電圧電流変換回路１２と第２の電圧電流変換回路２０とカレントミラー回路４０はカスコード化してもよく、また、ベース電流生成回路３０に用いたＮＭＯＳトランジスタＭn1a、Ｍn2a、Ｍn3aは実施例のようなカスコード型だけでなくウィルソン型した場合でも同様の機能を得られる。
【符号の説明】
【００３７】
１０：基準電圧生成回路、１１：差動増幅回路、１２：第１の電圧電流変換回路
２０：第２の電圧電流変換回路
３０：ベース電流生成回路
４０：カレントミラー回路
【図１】
2020123184.tif 000015
【図２】
2020123184.tif 000016
【図３】
2020123184.tif 000017
【図４】
2020123184.tif 000018