(57)【要約】      （修正有）【課題】プリント回路基板（ＰＣＢ）をメモリデバイスに接続するためのコネクタのクロストークを低減する。【解決手段】コネクタ１００が、ＰＣＢに結合可能な筐体１０２と、上記筐体１０２に結合される第１の信号ピン１１０であって、上記第１の信号ピン１１０が、第１の湾曲部を含む第１の部分、および、上記第１の部分から延在し、第２の湾曲部を含む第２の部分を有する、第１の信号ピン１１０と、上記筐体１０２に結合される第２の信号ピン１２０であって、上記第２の信号ピン１２０が、第３の湾曲部を含む第３の部分、および、上記第３の部分から延在し、第４の湾曲部を含む第４の部分を有する第２の信号ピン１２０とを含み、上記第１の湾曲部が、上記第３の湾曲部に対する第１の反対方向に湾曲し、上記第２の湾曲部が、上記第４の湾曲部に対する第２の反対方向に湾曲する幾何形状によりコネクタ１００のクロストークを低減する。【選択図】図１Ａ
2020177903.tif 000002
【特許請求の範囲】
【請求項１】
プリント回路基板（ＰＣＢ）をメモリデバイスに接続するためのコネクタであって、
前記ＰＣＢに結合可能な筐体と、
前記筐体に結合される第１の信号ピンであって、前記第１の信号ピンが、第１の湾曲部を含む第１の部分、および、前記第１の部分から延在し、第２の湾曲部を含む第２の部分を有する、第１の信号ピンと、
前記筐体に結合される第２の信号ピンであって、前記第２の信号ピンが、第３の湾曲部を含む第３の部分、および、前記第３の部分から延在し、第４の湾曲部を含む第４の部分を有する、第２の信号ピンと
を備え、
前記第１の湾曲部が、前記第３の湾曲部に対する第１の反対方向に湾曲し、
前記第２の湾曲部が、前記第４の湾曲部に対する第２の反対方向に湾曲する、
コネクタ。
【請求項２】
前記第１の湾曲部が、前記第１の信号ピンの前記第１の部分から離れるように下方に湾曲し、
前記第３の湾曲部が、前記第２の信号ピンの前記第３の部分から離れるように上方に湾曲する、
請求項１に記載のコネクタ。
【請求項３】
前記第２の湾曲部が、前記第１の信号ピンの前記第２の部分から離れるように外向きに湾曲し、
前記第４の湾曲部が、前記第２の信号ピンの前記第４の部分から離れるように内向きに湾曲する、
請求項１に記載のコネクタ。
【請求項４】
前記第１の信号ピンが、前記第２の信号ピンに隣接する、
請求項１に記載のコネクタ。
【請求項５】
前記コネクタが、前記筐体に結合される１つまたは複数の接地ピンを更に含み、
前記１つまたは複数の接地ピンが、第５の部分および前記第５の部分から延在する第６の部分を含む、
請求項１に記載のコネクタ。
【請求項６】
前記第１の信号ピンと前記第２の信号ピンとの間に接地ピンが存在する、
請求項５に記載のコネクタ。
【請求項７】
前記第１の信号ピンが、前記第２の信号ピンに隣接し、
前記第１の信号ピンおよび前記第２の信号ピンが、第１の接地ピンと第２の接地ピンとの間に存在する、
請求項５に記載のコネクタ。
【請求項８】
前記接地ピンが、前記第１の湾曲部および前記第２の湾曲部を含む第５の部分を有し、
前記接地ピンが、前記第３の湾曲部および前記第４の湾曲部を含む第６の部分を有する、
請求項５に記載のコネクタ。
【請求項９】
前記接地ピンが、前記第１の湾曲部または前記第２の湾曲部を含む第５の部分を有し、
前記接地ピンが、前記第３の湾曲部または前記第４の湾曲部を含む第６の部分を有する、
請求項５に記載のコネクタ。
【請求項１０】
前記第１の部分が、前記第２の部分に対して実質的に直交する角度で配置され、
前記第３の部分が、前記第４の部分に対して前記実質的に直交する角度で配置され、
前記第５の部分が、前記第６の部分に対して前記実質的に直交する角度で配置される、
請求項５に記載のコネクタ。
【請求項１１】
前記メモリデバイスがＳＯＤＩＭＭを含み、
前記コネクタがＳＯＤＩＭＭコネクタを含む、
請求項１から１０のいずれか一項に記載のコネクタ。
【請求項１２】
プリント回路基板（ＰＣＢ）をメモリデバイスに接続するための接地ピンを含むコネクタであって、
前記ＰＣＢに結合可能な筐体と、
前記筐体に結合される第１の信号ピンであって、前記第１の信号ピンが、第１の湾曲部を含む第１の部分、および、前記第１の部分から延在し、第２の湾曲部を含む第２の部分を有し、前記第１の部分が、前記第２の部分に対して実質的に直交する角度で配置される、第１の信号ピンと、
前記筐体に結合される第２の信号ピンであって、前記第２の信号ピンが、第３の湾曲部を含む第３の部分、および、前記第３の部分から延在し、第４の湾曲部を含む第４の部分を有し、前記第３の部分が、前記第４の部分に対して前記実質的に直交する角度で配置され、前記第１の湾曲部が、前記第３の湾曲部に対する第１の反対方向に湾曲し、前記第２の湾曲部が、前記第４の湾曲部に対する第２の反対方向に湾曲する、第２の信号ピンと、
前記筐体に結合され、前記第１の信号ピンに隣接する接地ピンと
を備えるコネクタ。
【請求項１３】
前記第１の湾曲部が、前記第１の信号ピンの前記第１の部分から離れるように下方に湾曲し、
前記第３の湾曲部が、前記第２の信号ピンの前記第３の部分から離れるように上方に湾曲する、
請求項１２に記載のコネクタ。
【請求項１４】
前記第２の湾曲部が、前記第１の信号ピンの前記第２の部分から離れるように外向きに湾曲し、
前記第４の湾曲部が、前記第２の信号ピンの前記第４の部分から離れるように内向きに湾曲する、
請求項１２に記載のコネクタ。
【請求項１５】
前記接地ピンが、第５の部分、および、前記第５の部分から延在し、前記第５の部分に対して前記実質的に直交する角度で配置される第６の部分を含み、
前記第５の部分が、前記第１の湾曲部および前記第２の湾曲部を含み、
前記第６の部分が、前記第３の湾曲部および前記第４の湾曲部を含む、
請求項１２に記載のコネクタ。
【請求項１６】
前記接地ピンが、前記第２の信号ピンに隣接する、
請求項１２に記載のコネクタ。
【請求項１７】
前記第１の信号ピンが、前記第２の信号ピンに隣接する、
請求項１２から１６のいずれか一項に記載のコネクタ。
【請求項１８】
プリント回路基板（ＰＣＢ）と、
前記プリント回路基板に結合されるコネクタと
を備えるコンピュータシステムであって、
前記コネクタが、
前記ＰＣＢに結合可能な筐体と、
前記筐体に結合される第１の信号ピンであって、前記第１の信号ピンが、第１の湾曲部を含む第１の部分、および、前記第１の部分から延在し、第２の湾曲部を含む第２の部分を有する、第１の信号ピンと、
前記筐体に結合される第２の信号ピンであって、前記第２の信号ピンが、第３の湾曲部を含む第３の部分、および、前記第３の部分から延在し、第４の湾曲部を含む第４の部分を有する、第２の信号ピンと
を備え、
前記第１の湾曲部が、前記第３の湾曲部に対する第１の反対方向に湾曲し、
前記第２の湾曲部が、前記第４の湾曲部に対する第２の反対方向に湾曲する、
コンピュータシステム。
【請求項１９】
前記第１の湾曲部が、前記第１の信号ピンの前記第１の部分から離れるように下方に湾曲し、
前記第３の湾曲部が、前記第２の信号ピンの前記第３の部分から離れるように上方に湾曲し、
前記第２の湾曲部が、前記第１の信号ピンの前記第２の部分から離れるように外向きに湾曲し、
前記第４の湾曲部が、前記第２の信号ピンの前記第４の部分から離れるように内向きに湾曲する、
請求項１８に記載のコンピュータシステム。
【請求項２０】
前記筐体に結合される接地ピンを更に備え、
前記接地ピンが、第５の部分および前記第５の部分から延在する第６の部分を含み、
前記第５の部分が、前記第１の湾曲部および前記第２の湾曲部を含み、
前記第６の部分が、前記第３の湾曲部および前記第４の湾曲部を含む、
請求項１８または１９に記載のコンピュータシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、集積回路（ＩＣ）に関し、詳細には、クロストークを低減するコネクタピン幾何形状に関する。
【背景技術】
【０００２】
パーソナルコンピュータ、ラップトップなどのコンピュータシステムは、一般に、例えば、ハードドライブやソリッドステートドライブなど、電力を除去したときにデータが失わない持続型ストレージ、および、例えば、ランダムアクセスメモリ（ＲＡＭ）など、電力を除去したときにデータを失う非持続型ストレージとともに動作する。非持続型ストレージは、メモリモジュールコネクタにメモリモジュールを差し入れることにより実装および更新することができる。メモリモジュールコネクタは、マザーボードなど、コンピュータシステムの回路基板（例えば、プリント回路基板（ＰＣＢ））にメモリモジュールを接続する。動作においては、ＲＡＭモジュールは、一般に、コンピュータシステムのＰＣＢに搭載されるコネクタのスロットに挿入される。これにより、ＰＣＢとＲＡＭモジュールとの間に接続がもたらされるとともに、ＲＡＭを容易に実装すること、または都合良く更新することも可能になる。
【図面の簡単な説明】
【０００３】
添付の図面と併せた以下の詳細な説明により、実施形態が容易に理解されるであろう。本説明を容易にするために、同様の参照番号は、同様の構造要素を示す。さらに、同一のまたは類似する要素を特定するために、異なる図面内で同一の参照番号を使用することがある。添付の図面内では、実施形態を例として示しており、限定としては示していない。
【０００４】
【図１Ａ】一実施形態による、メモリデバイスにＰＣＢを結合するためのコネクタを示す。
【図１Ｂ】一実施形態による、メモリデバイスにＰＣＢを結合するためのコネクタを示す。
【図１Ｃ】一実施形態による、メモリデバイスにＰＣＢを結合するためのコネクタを示す。
【図１Ｄ】一実施形態による、メモリデバイスにＰＣＢを結合するためのコネクタを示す。
【図１Ｅ】一実施形態による、メモリデバイスにＰＣＢを結合するためのコネクタを示す。
【０００５】
【図２Ａ】一実施形態によるピン構成を示す。
【図２Ｂ】一実施形態によるシミュレーション結果を示す。
【図２Ｃ】一実施形態によるシミュレーション結果を示す。
【０００６】
【図３Ａ】一実施形態による他のピン構成を示す。
【図３Ｂ】一実施形態によるシミュレーション結果を示す。
【図３Ｃ】一実施形態によるシミュレーション結果を示す。
【０００７】
【図４】本開示の態様を実施するのに適した、様々な実施形態によるコンピューティングデバイスの一例を示す。
【発明を実施するための形態】
【０００８】
本開示の実施形態は、ＰＣＢをメモリデバイスに接続するためのコネクタであって、上記コネクタが、上記ＰＣＢに結合可能な筐体と、上記筐体に結合される第１の信号ピンであって、上記第１の信号ピンが、第１の湾曲部を含む第１の部分、および、上記第１の部分から延在し、第２の湾曲部を含む第２の部分を有する、第１の信号ピンと、上記筐体に結合される第２の信号ピンであって、上記第２の信号ピンが、第３の湾曲部を含む第３の部分、および、上記第３の部分から延在し、第４の湾曲部を含む第４の部分を有する、第２の信号ピンとを備え、上記第１の湾曲部が、上記第３の湾曲部に対する第１の反対方向に湾曲し、上記第２の湾曲部が、上記第４の湾曲部に対する第２の反対方向に湾曲する、コネクタに関する。
【０００９】
以下の説明では、当業者が自身の製作の本質を、他の当業者に伝えるために一般に用いる用語を使用して、説明用の実装形態の様々な側面が記載されることになる。ただし、説明を行う側面のうちのいくらかのみを用いて、本開示の実施形態が実施され得ることが、当業者には明らかであろう。説明用の実装形態の完全な理解を実現するために、説明目的で、具体的な数字、材料および構成を明記している。しかし、こうした具体的詳細なしに、本開示の実施形態が実施され得ることが、当業者には明らかであろう。他の例では、説明用の実装形態を曖昧にしないために、周知の特徴を省略または簡略化している。
【００１０】
以下の詳細な説明では、添付の図面を参照する。これらの図面は、本明細書の一部分を形成し、図面全体を通して、同様の番号は、同様の部品を示す。図面内では、本開示の主題が実施され得る実施形態を、例示として示している。本開示の範囲から逸脱することなく、他の実施形態を利用することができること、構造的変更または論理的変更を行うことができることが理解されるはずである。したがって、以下の詳細な説明は、限定を行う意味でとらえるべきではなく、実施形態の範囲は、添付の特許請求の範囲およびその均等物により規定される。
【００１１】
本開示のために、「ＡまたはＢ（Ａ  ｏｒ  Ｂ）」あるいは「Ａおよび／またはＢ（Ａ  ａｎｄ／ｏｒ  Ｂ）」といった表現は、（Ａ）、（Ｂ）、（Ａ）もしくは（Ｂ）、または（ＡおよびＢ）を意味する。本開示のために、「Ａ、Ｂ、またはＣ（Ａ，Ｂ，ｏｒ  Ｃ）」あるいは「Ａ、Ｂ、および／またはＣ（Ａ，Ｂ，ａｎｄ／ｏｒ  Ｃ）」といった表現は、（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）、または（Ａ、ＢおよびＣ）を意味する。
【００１２】
様々な動作が、例示的実施形態の理解に最も役立つように、複数の別々の動作として記載され得るが、説明の順序は、これらの動作が必ず順序に依存するということを意味するようには解釈されるべきではない。具体的には、これらの動作が、提示する順序で実行される必要はない。
【００１３】
本説明では、「様々な実施形態では」、「いくつかの実施形態では」、「一実施形態では」、および「実施形態では」などの表現が使用されることがある。これらの表現は、それぞれ、同一の実施形態または異なる実施形態のうちの１つまたは複数のことを言及し得る。さらに、本開示の実施形態について使用される「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、および「有する（ｈａｖｉｎｇ）」などの語は同義である。
【００１４】
「結合する（ｃｏｕｐｌｅｄ  ｗｉｔｈ）」という表現、およびその派生語を本明細書中で使用することがある。「結合（ｃｏｕｐｌｅｄ）」は、以下のうちの１つまたは複数を意味し得る。「結合（ｃｏｕｐｌｅｄ）」は、２つ以上の要素が直接的に物理接触または電気接触することを意味し得る。ただし、「結合（ｃｏｕｐｌｅｄ）」は、２つ以上の要素が間接的に互いに接触するが、互いに協働または作用し合うことを意味することもあり、また、互いに結合していると言われている要素の間で、１つまたは複数の他の要素が結合または接続されることを意味し得る。「直接結合（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ）」という表現は、２つ以上の要素が直接接触することを意味し得る。
【００１５】
以下の説明は、特定の術語を参照目的でのみ使用することがあり、よって、限定を行うことを意図しない。例えば、「上（ｕｐｐｅｒ）」、「下（ｌｏｗｅｒ）」、「上方（ａｂｏｖｅ）」、「下方（ｂｅｌｏｗ）」、および「下（ｕｎｄｅｒ）」などの見方に基づく記載は、図面内の参照を行う方向を指し得る。他の例では、上記の表現、ならびに、「前（ｆｒｏｎｔ）」、「後（ｂａｃｋ）」、「頂部（ｔｏｐ）」、「底部（ｂｏｔｔｏｍ）」、「後部（ｒｅａｒ）」および「側部（ｓｉｄｅ）」などの表現が、構成要素のうち任意の不変の枠の内側にある部分の向きおよび／または位置について記述するものであり得る。この枠は、議論中の構成要素の説明を行う、本文および関連する図面を参照することで明確に言及される。こうした術語には、具体的に上記で述べた表現、その派生語、および意味が同様の表現が含まれ得る。こうした記述は、議論を容易にするためにのみ使用され、本明細書で記載される実施形態の適用を、任意の特定の向きに制限することを意図しない。さらに、こうした記述は、１つの向きに基づいて使用され得るが、向きが変更される場合、または、他の向きが適用可能な場合には他の記述が適用され得る。
【００１６】
「基づく（ｂａｓｅｄ  ｏｎ）」などの表現、およびその派生語を本明細書中で使用することがある。「基づく（ｂａｓｅｄ  ｏｎ）」は、１つの要素が他の要素に完全に基づくことを意味し得、または、「基づく（ｂａｓｅｄ  ｏｎ）」は、１つの要素が他の要素に少なくとも部分的に基づき、よって、それとは別の要素にも少なくとも部分的に基づいてよいことを意味し得る。
【００１７】
本明細書では、「回路（ｃｉｒｃｕｉｔｒｙ）」という語は、特定用途向け集積回路（ＡＳＩＣ）、電子回路、１つまたは複数のソフトウェアプログラムまたはファームウェアプログラムを実行するプロセッサ（共用型、専用型、もしくはグループ型）および／またはメモリ（共用型、専用型、もしくはグループ型）、組合せ論理回路、ならびに／あるいは、記載する機能を提供する他の適切な構成要素のことを指す場合があり、または、それらの一部分である場合、もしくはそれらを含む場合がある。
【００１８】
特許請求の範囲を含め、本明細書では、「チップ」という用語は、コンピュータ上の物理的ＩＣを指し得る。したがって、本文献の文脈でのチップは、シングルコア技術またはマルチコア技術であり得る実行ユニットを指すことがある。
【００１９】
特許請求の範囲を含め、本明細書では、「プロセッサ」という用語は、物理的チップ上の論理実行ユニットを指し得る。マルチコアチップは、いくつかのコアを有し得る。本明細書では、「コア」という用語は、Ｌ１（最低レベル）のキャッシュおよび機能ユニットを含む論理実行ユニットを指し得る。複数のコアはそれぞれ独立して、プログラムまたはスレッドを実行可能であるものと理解される。
【００２０】
ＲＡＭモジュールは、そのモジュールのＰＣＢに搭載された、ＲＡＭを統合した一連の回路またはダイを含み、デュアルインラインメモリモジュール（ＤＩＭＭ）と称することができる。ラップトップなどのコンパクト型コンピューティングシステムでは、ＲＡＭモジュールは、スモールアウトラインデュアルインラインメモリモジュール（ＳＯＤＩＭＭ）に構成される。ＳＯＤＩＭＭは、コンピュータシステムのＰＣＢに搭載されるＳＯＤＩＭＭコネクタに挿入され、これにより、ＳＯＤＩＭＭコネクタは、コンピューティングシステムのＰＣＢとＳＯＤＩＭＭとの接続をもたらすことができる。したがって、ＳＯＤＩＭＭコネクタまたは任意の種類のコネクタは、モジュールに対向する端部またはモジュールに接触する端部およびＰＣＢに対向する端部またはＰＣＢに対向する端部を有し得る。コネクタは一般に、メモリモジュール上の接点を、コンピュータシステムのＰＣＢ上の接点に結合するための複数のピンを有する。ピンは、他の導電性接点（例えば、パッドなどであるが、これに限定されない）と物理的かつ電気的に結合するための接点の一種である。
【００２１】
例えば、最大で８ギガビット毎秒（Ｇｂｐｓ）（ただし、これに限定されない）のシングルエンドのバス速度を対象とするメモリ技術（例えば、ＤＤＲ第５世代ＲＡＭ（ＤＤＲ５）メモリ技術を含めた（ただし、これに限定されない）、ダブルデータレート（ＤＤＲ）メモリ技術（ただし、これに限定されない））では、クロストークが性能に影響を及ぼし得る。クロストークは、例えば、１つのコネクタピン上の信号から、他のコネクタピン上の信号に加わる干渉またはノイズであり得る。一般には、近傍に位置するピン同士は、その間に間隔があっても誘導性結合または容量性結合を有し得、その結果クロストークが起こる。よって、例えばＳＯＤＩＭＭコネクタピンなどの（ただし、これに限定されない）コネクタピンは、信号ピンの間の大きな誘導性結合または容量性結合に起因してクロストークを起こすことがあり、したがって、信号インテグリティが劣化し得る。
【００２２】
例えば、ＤＤＲ技術（例えば、ＤＤＲ５技術であるが、これに限定されない）などの（ただし、これに限定されない）高速メモリ技術についてのクロストーク要件は厳格になり得る。このことは、例えば、ＳＯＤＩＭＭピンの構成およびコネクタの設計（ただし、これに限定されない）への課題になり得る。本明細書の実施形態は、例えば、ＳＯＤＩＭＭコネクタピンなどの（ただし、これに限定されない）コネクタピンが、相対的に低いクロストークを本質的に有し、これにより、信号品質を高めることを可能にし得る。さらに、本明細書の実施形態では、コネクタの物理的寸法を増すことなく、ピン構成を簡略化することができる。例えば、ピン同士の距離を、それらピンの形状を変えることなく増やすことで、クロストークを低減することができる。しかし、この結果、ピンの数が増し、これにより、例えば、ＳＯＤＩＭＭコネクタなどの（ただし、これに限定されない）コネクタの物理的寸法が増えることもある。本明細書の実施形態は、ピン同士の距離を増やすこと、またはピンの数を増やすことなくクロストークを低減することができるが、本明細書の実施形態は、信号ピン同士の距離を増やすこと、またはピンの数を増やすことと併せても適用可能である。
【００２３】
図１Ａ、図１Ｂ、図１Ｃ、図１Ｄおよび図１Ｅは、様々な実施形態による、メモリデバイスにＰＣＢを結合するためのコネクタを示す。コネクタ１００は、メモリデバイス１６０にＰＣＢ１５０を接続する。一実施形態では、メモリデバイス１６０はＳＯＤＩＭＭモジュールであり、コネクタ１００はＳＯＤＩＭＭコネクタである。一実施形態では、コネクタ１００はＤＤＲ５コネクタであり、メモリデバイス１６０はＤＤＲ５モジュールである。ただし、本明細書の実施形態は、ＳＯＤＩＭＭコネクタもしくはＳＯＤＩＭＭモジュール、ＤＤＲコネクタもしくはＤＤＲモジュール、または、ＤＤＲ５コネクタもしくはＤＤＲ５モジュールに限定されない。コネクタ１００は、例えば、任意の種類の電子素子技術連合評議会（ＪＥＤＥＣ）規格ベースのコネクタ、ソリッドステートドライブ（ＳＳＤ）コネクタ、またはユニバーサルシリアルバス（ＵＳＢ）コネクタなど任意の種類のコネクタであり得るが、これに限定されない。さらに、メモリデバイス１６０は、本明細書の様々な実施形態で説明されるコネクタ１００である適用可能コネクタを用いて、ＰＣＢ１５０に接続することができる任意の種類のメモリデバイスであり得る。
【００２４】
コネクタ１００は、ＰＣＢ１５０に結合可能な筐体１０２を含む。筐体１０２は、例えば、プラスチックなどの硬質の非導電材料、または他の非導電材料でもよい。筐体１０２は、例えば、以下で説明する信号ピン１１０および１２０、接地ピン１３０、ならびにピン１４０などのコネクタピンを収容する（信号ピン１１０、信号ピン１２０、接地ピン１３０、またはピン１０４を不明瞭にしないために、筐体１０２を透明に図示しているか、または図示していない）。例えば、ピンが筐体１０２内に位置するか、または筐体１０２により物理的に支持もしくは固定される場合、あるいは、ピンが筐体内に位置し、かつ、筐体１０２により物理的に支持もしくは固定される場合に、ピンは筐体１０２に収容され得る。図１Ａは筐体１０２の内側に位置するピンを示しているが、ピンは筐体１０２の外側に位置してもよい。ＰＣＢ１５０は、電子構成要素が搭載され、互いに結合され得る基板を通常は含み、また、構成要素同士を電気的に結合し、構成要素に電力を提供するための導電性接点を通常は含む。構成要素をＰＣＢ１５０に取り付けること（例えば、はんだ付けすること）、または、ＰＣＢ１５０に組み込むことができる。
【００２５】
コネクタ１００は、筐体１０２に結合される信号ピン１１０を更に含み、信号ピン１１０は、第１の湾曲部を含む部分１１０Ａ、および、部分１１０Ａから延在し、第２の湾曲部を含む部分１１０Ｂを有する。信号ピンは、データまたは制御情報を送信する。例えば、信号ピンは、データ（ＤＱ）信号またはコマンド／アドレス（Ｃ／Ａ）信号などの信号を送信し得る。
【００２６】
コネクタ１００は、筐体１０２に結合される信号ピン１２０を更に含み、信号ピン１２０は、第３の湾曲部を含む部分１２０Ａ、および、部分１２０Ａから延在し、第４の湾曲部を含む部分１２０Ｂを有する。さらに、第１の湾曲部は、第３の湾曲部に対する第１の反対方向に湾曲し、第２の湾曲部は、第４の湾曲部に対する第２の反対方向に湾曲する。
【００２７】
一実施形態では、第１の湾曲部が、信号ピン１１０の部分１１０Ａから離れるように下方に湾曲し、第３の湾曲部が、信号ピン１２０の部分１２０Ａから離れるように上方に湾曲する。一実施形態では、第２の湾曲部が、信号ピン１１０の部分１１０Ｂから離れるように外向きに湾曲し、第４の湾曲部が、信号ピン１２０の部分１２０Ｂから離れるように内向きに湾曲する。他の実施形態では、第１の湾曲部が、信号ピン１１０の部分１１０Ａから離れるように上方に湾曲してよく、第３の湾曲部が、信号ピン１２０の部分１２０Ａから離れるように下方に湾曲してよく、第２の湾曲部が、信号ピン１１０の部分１１０Ｂから離れるように内向きに湾曲してよく、第４の湾曲部が、信号ピン１２０の部分１２０Ｂから離れるように外向きに湾曲してよい。一実施形態では、信号ピン１１０が信号ピン１２０に隣接する。他のピンに隣接するピンとは、２つのピンが互いに隣り合うこと、互いにそばに位置すること、または、近接し合うことを指す。
【００２８】
図１Ｅに示すように、コネクタ１００は、筐体１０２に結合される接地ピン１３０をさらに含む。接地への接続をもたらすことに加えて、接地ピンは、信号ピン間のクロストークに対するシールドを提供することができる。一実施形態では、接地ピン１３０が信号ピン１１０に隣接する。一実施形態では、接地ピン１３０が、信号ピン１１０と信号ピン１２０との間に存在し、ただし、接地ピン１３０は、信号ピン１１０および信号ピン１２０の両方に隣接する。
【００２９】
様々な実施形態で、コネクタ１００は、１つの接地ピン１３０または２つ以上の接地ピン１３０を含み、これら１つまたは複数の接地ピン１３０が、部分１３０Ａと、部分１３０Ａから延在する部分１３０Ｂとを含む。したがって、コネクタ１００は、筐体１０２に結合される１つまたは複数の接地ピン１３０を含む。一実施形態では、信号ピン１１０が、信号ピン１２０に隣接し、信号ピン１１０および信号ピン１２０が、第１の接地ピン１３０と第２の接地ピン１３０との間に存在し、ここで、信号ピン１１０は、第１の接地ピン１３０および信号ピン１２０に隣接し、信号ピン１２０は、信号ピン１１０および第２の接地ピン１３０に隣接する。
【００３０】
一実施形態では、接地ピン１３０の部分１３０Ａが、信号ピン１１０の第１の湾曲部および第２の湾曲部を含み、接地ピン１３０の部分１３０Ｂが、信号ピン１２０の第３の湾曲部および第４の湾曲部を含む。他の実施形態では、接地ピン１３０の部分１３０Ａが、信号ピン１１０の第１の湾曲部または信号ピン１１０の第２の湾曲部を含み、接地ピン１３０の部分１３０Ｂが、信号ピン１２０の第３の湾曲部または信号ピン１２０の第４の湾曲部を含む。他の実施形態では、接地ピン１３０の部分１３０Ａが湾曲部を含まず、接地ピン１３０の部分１３０Ｂが湾曲部を含まない。したがって、接地ピン１３０は、信号ピン１１０および１２０の湾曲部の全てを含んでよく、信号ピン１１０および１２０の湾曲部のうちの全てではなく、いくつかを含んでよく、または、信号ピン１１０および１２０の湾曲部を全く含まなくてもよい。様々な実施形態で、コネクタ１００は、第２の接地ピン１３０と同一の第１の接地ピン１３０を含み得る。他の実施形態では、コネクタ１００は、第２の接地ピン１３０とは異なる第１の接地ピン１３０を含み得る。さらに、様々な実施形態で、ピンが湾曲部を含む。ただし、本明細書の実施形態は、湾曲部を含むピンに限定されない。例えば、ピンが屈曲部（例えば、三角形状の屈曲部もしくは矩形状の屈曲部であるが、これに限定されない）を含んでよく、または、例えば切り込みを含んでもよい。
【００３１】
ＳＯＤＩＭＭコネクタ１００は、信号ピンまたは接地ピンであり得る１つまたは複数のピン１４０をさらに含んでよい。図１Ａに示すように、１つまたは複数のピン１４０は、信号ピン１１０および１２０ならびに接地ピン１３０よりも短くてよい。ピンが短いほど、誘電性結合または容量性結合が低くなるので、ピンが有するクロストークは小さくなり得る。したがって、本明細書の様々な実施形態は、様々な実施形態で記載する幾何形状または形状を含む相対的に高いまたは相対的に長いピン（例えば、ＳＯＤＩＭＭコネクタピンであるが、これに限定されない）ほど、クロストークに大きな影響を及ぼし得る。例えば、本明細書の実施形態は、例えば高さが５．２ミリメートル（ｍｍ）の（ただし、これに限定されない）、様々な実施形態で説明するコネクタピン（例えば、ＳＯＤＩＭＭコネクタピンであるが、これに限定されない）についてクロストークを低減することができる。クロストークの低減は、例えば、高さが例えば８．０ｍｍであるが、これに限定されないＳＯＤＩＭＭコネクタピンなどの（ただし、これに限定されない）、より高いまたは長いコネクタピンほど大きくなり得、また、例えば、高さが例えば９．２ｍｍであるが、これに限定されないＳＯＤＩＭＭコネクタピンなどの（ただし、これに限定されない）、よりいっそう高いまたは長いコネクタほどよりいっそう大きくなり得る。
【００３２】
一実施形態では、部分１１０Ａが、部分１１０Ｂに対して実質的に直交する角度で配置され、部分１２０Ａが、部分１２０Ｂに対して実質的に直交する角度で配置され、および／または、部分１３０Ａが、部分１３０Ｂに対して実質的に直交する角度で配置される。さらに、ピン１４０の第１の部分が、ピン１４０の第２の部分に対して実質的に直交する角度で配置され得る。いくつかの実施形態では、実質的に直交する角度は約９０°である。ただし、実質的に直交する角度という言及は、４５°以上９０°以下の任意の角度を含み得、例えば、約６０°であるが、これに限定されない。コネクタピンの一部分が、そのコネクタピンの他の部分に対して実質的に直交する角度で配置される点について様々な実施形態を説明するが、本明細書の実施形態は、こうした実質的に直交する角度、または任意の特定の角度に限定されない。コネクタピンの一部分は、そのコネクタピンの他の部分に対して任意の角度で配置され得る。さらに、様々な実施形態で、コネクタ内の１つのピンの複数の部分が、他のピンの複数の部分と同一の実質的に直交する角度で配置され、または、他のピンの複数の部分と同一の他の角度で配置されてもよい。ただし、１つのピンの複数の部分は、他のピンの複数の部分とは異なる実質的に直交する角度、または、他のピンの複数の部分とは異なる他の角度で配置されてもよい。さらに、信号ピン１１０および１２０、接地ピン１３０ならびにピン１４０は、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄおよび図１Ｅに示す形状を有するが、本明細書の実施形態は、図示した形状に限定されない。本明細書の実施形態は、クロストークを低減もしくは除去するために、隣接するもしくは隣接しない信号ピン同士の対応する部分を（もしくは、対応しない部分さえも）分離する任意の形状、または、接地ピンの一部分が、信号ピン同士の対応する部分に（もしくは、対応しない部分にさえも）、クロストークに対するシールドを提供することを可能にする任意の形状を含み得る。さらに、ピンは、ピン同士の対応する部分を（または、対応しない部分さえも）可能な限り分離して、クロストークを低減もしくは除去する、または、クロストークに対するシールドを提供する任意の形状を有し得る。
【００３３】
本明細書の実施形態では、信号ピン、接地ピン、および他のピンは、任意の種類のコネクタ内の任意の種類の入出力ピンとすることができる。例えば、ピンは、ＳＳＤコネクタピン、ＵＳＢコネクタピン、または任意の種類のＪＥＤＥＣ規格ベースのコネクタピンでよい。本明細書の実施形態は、例えば、高速ＤＤＲ用途、シングルエンド用途、または差動用途（ｄｉｆｆｅｒｅｎｔｉａｌ  ａｐｐｌｉｃａｔｉｏｎ）で（ただし、これに限定されない）、クロストークを低減するような形状を有するコネクタピン（例えば、ＳＯＤＩＭＭコネクタピンであるが、これに限定されない）を含み得る。シングルエンド用途は、例えば、信号ピンと接地ピンとの電位差を測定することを含んでよいが、これに限定されない。差動用途は、例えば、接地を参照することなく、信号ピン上の信号間の電位差を測定することを含んでよいが、これに限定されない。
【００３４】
様々な実施形態のＳＯＤＩＭＭコネクタピンの信号特性を、本明細書の様々な実施形態で説明するＳＯＤＩＭＭコネクタピンについてのシミュレーション結果の３次元有限要素法（ＦＥＭ）シミュレーション比較により、近端クロストーク（ＮＥＸＴ）および遠端クロストーク（ＦＥＸＴ）について評価することができる。例えば、あるシミュレーションでは、２つの信号対接地比構成、１：１および２：１を分析することができる。１つの構成では、信号ピンと接地ピンの比が１：１を含み得、他の構成では、信号ピンと接地ピンの比が２：１を含み得る。１：１構成（例えば、ＤＤＲ５  ＤＱ）および２：１構成（例えば、ＤＤＲ５  Ｄ／Ａ）ともに、様々な実施形態で説明する幾何形状または形状を含むコネクタピン（例えば、ＳＯＤＩＭＭコネクタピンであるが、これに限定されない）の使用によりクロストークを低減することができる。
【００３５】
図２Ａ、図２Ｂ、および図２Ｃは、様々な実施形態によるピン構成およびシミュレーション結果を示す。具体的には、図２Ａは、接地−信号−接地−信号−接地（ＧＳＧＳＧ）の１：１信号対接地比構成２００であって、接地ピン２０１、２０３、および２０５と、信号１（Ｓ１）を伝送するための、ＳＯＤＩＭＭモジュール２０７に結合された信号ピン１（Ｐ１）とＰＣＢ２０９に結合された信号ピン２（Ｐ２）との組合せ２０２と、信号２（Ｓ２）を伝送するための他のＰ１−Ｐ２の組合せ２０４とを有する構成を示す。ＧＳＧＳＧの１：１信号対接地比ピン構成２００について、図２ＢはＦＥＸＴシミュレーション結果を示し、図２ＣはＮＥＸＴシミュレーション結果を示し、ここで、線２１０Ｂおよび２２０Ｂは、様々な実施形態で説明する幾何形状または形状を含むＳＯＤＩＭＭコネクタピンについての結果を示し、これに対して、線２１０Ａおよび２２０Ａは、こうした幾何形状または形状を含まないＳＯＤＩＭＭコネクタピンについての結果を示す。本明細書の様々な実施形態で説明するＳＯＤＩＭＭコネクタピンについて、本明細書の様々な実施形態で説明する幾何形状または形状を含まないＳＯＤＩＭＭコネクタピンに対して、図２Ｂのシミュレーション結果は、クロストークの約２ｄＢのＦＥＸＴ低減を実現できることを示し、図２Ｃのシミュレーション結果は、約５ｄＢのＮＥＸＴ低減を実現できることを示す。
【００３６】
図３Ａ、図３Ｂ、および図３Ｃは、様々な実施形態による、他のピン構成およびシミュレーション結果を示す。具体的には、図３Ａは、接地−信号−信号−接地（ＧＳＳＧ）と、２：１信号対接地比構成３００であって、接地ピン３０１および３０４と、他のＳ１を伝送するための、ＳＯＤＩＭＭモジュール３０７に結合されたＰ１とＰＣＢ３０９に結合されたＰ２との組合せ３０２とを有する構成と、他のＳ２を伝送するための他のＰ１−Ｐ２の組合せ３０３とを示す。図３ＣはＮＥＸＴシミュレーション結果を示す一方、図３ＢはＦＥＸＴシミュレーション結果を示す。ＧＳＳＧの場合、２：１信号対接地比構成３００であり、ここで、線３１０Ｂおよび３２０Ｂは、様々な実施形態で説明する幾何形状または形状を含むＳＯＤＩＭＭコネクタピンについての結果を示し、これに対して、線３１０Ａおよび３２０Ａは、こうした幾何形状または形状を含まないＳＯＤＩＭＭコネクタピンについての結果を示す。本明細書の様々な実施形態で説明するＳＯＤＩＭＭコネクタピンについて、本明細書の様々な実施形態で説明する幾何形状または形状を含まないＳＯＤＩＭＭコネクタピンに対して、図３Ｂのシミュレーション結果は、クロストークの約５ｄＢのＦＥＸＴ低減を実現できることを示し、一方、図３Ｃのシミュレーション結果は、約２ｄＢのＮＥＸＴ低減を実現できることを示す。
【００３７】
本明細書の実施形態は、信号ピンが互いに隣接しているかどうかと、その間に接地ピンがあるかどうかとに関わらず、信号ピン間のクロストークを低減することができる。様々な実施形態で、信号ピンが互いに隣接しているかどうかと、その間に接地ピンがあるかどうかとに関わらず、一方の信号ピンの頂部および底部を、他方の信号ピンの対応する頂部および底部とは反対方向に湾曲させることができる。例えば、１つの信号ピンの頂部が下方に湾曲し、この信号ピンの底部が外向きに湾曲する場合、隣接する信号ピンの頂部は上方に湾曲し、この隣接する信号ピンの底部は内向きに湾曲する。同様に、例えば、１つの信号ピンの頂部が下方に湾曲し、この信号ピンの底部が内向きに湾曲する場合、隣接する信号ピンの頂部は上方に湾曲し、この隣接する信号ピンの底部は外向きに湾曲する。
【００３８】
様々な実施形態で、それぞれの信号ピンの長さが一致すること、ならびに、それぞれの接地ピンの長さが一致すること（ただし、ピンは実質的に等しい長さを有する）が必要である。他の実施形態では、それぞれの信号ピンの長さが一致すること、ならびに、それぞれの接地ピンの長さが一致することは、必要でないこともある。様々な実施形態で、２つの信号ピンの長さが一致すること、および／または、それぞれの接地ピンの長さが一致することが必要である場合、信号ピンおよび／または接地ピンの全長は、２つの信号ピン同士および／または接地ピン同士の頂部および底部の対応する部分が反対に湾曲することで一致させることができる。これにより、特に、ピンの長さの一貫性を維持しつつ、それぞれの信号を分離することができる。
【００３９】
様々な実施形態で、信号ピンの湾曲部を、例えば、データ信号またはコマンド／制御信号などの（ただし、これに限定されない）近接するシングルエンド信号に適用することができる。様々な実施形態で、例えば、ＤＱストローブ信号およびクロック信号などの（ただし、これに限定されない）差動信号については、近接する信号同士の形状を、ＮおよびＰのペア（すなわち、負（Ｎ）信号および正（Ｐ）信号）において同一にすることで、例えば、ペアの間での密な結合をもたらすことができる。
【００４０】
様々な実施形態で、クロストークの低減または解消をもたらすために、近接するピン同士を反対方向に湾曲させることができる。反対方向の湾曲部は、隣接または近接するピン同士が平行になる度合いを低減する効果がある。この結果、２つの信号間の磁界の一部分を垂直にすることができ、このことは、全体的な相互インダクタンスもしくはキャパシタンスまたはクロストークを低減または除去する効果がある。さらに、湾曲部により２つのピンの間にもたらされる角度により、近接する２つの信号間の距離が増し、これにより、誘導クロストーク結合または容量クロストーク結合がさらに低減または除去される。反対方向への湾曲部は、隣接または近接するピン同士が平行になる度合いを低減する効果があるが、それぞれのピンがＰＣＢまたはメモリデバイスに接触する点は、平行もしくは直線状になること、または湾曲しないことがある。
【００４１】
さらに、本明細書の実施形態により、接地ピンが信号ピン間のクロストークに対するシールドを提供する機能を高めることができる。２つの信号ピンが、それらの頂部および底部について反対方向に湾曲される場合、これら２つの信号ピンの統合体の中に接地ピンを形作ることで、安定した接地基準およびクロストークシールド効果を両信号ピンに提供することができる。本明細書の実施形態で説明する幾何形状または形状を有さないコネクタピン（例えば、ＳＯＤＩＭＭコネクタピンであるが、これに限定されない）は、同じピン形状を有し、これにより、大きな誘導性結合または容量性結合が起こるので、クロストークがより大きくなる。
【００４２】
図４は、コネクタ１００との使用に適し得る、または、コネクタ１００を含むことができる、様々な実施形態によるコンピューティングデバイス４００の一例のブロック図を示す。コンピューティングデバイス４００は、コンピュータシステムとも称し得る。いくつかの実施形態では、コンピューティングデバイス４００の構成要素が、例えば、ＰＣＢ１５０などの（ただし、これに限定されない）同一のＰＣＢ上に配置され得る。図示のように、コンピューティングデバイス４００は、１つまたは複数のプロセッサまたはプロセッサコア４０２とシステムメモリ４０４とを含み得る。特許請求の範囲を含めた本願では、「プロセッサ」および「プロセッサコア」といった語は、文脈に別段の記述のない限り、同義であるとみなしてよい。プロセッサ４０２には、中央処理ユニット（ＣＰＵ）およびマイクロプロセッサなどの任意の種類のプロセッサが含まれ得る。プロセッサ４０２は、例えばマルチコアプロセッサなど、マルチコアを有する集積回路として実装され得る。いくつかの実施形態では、プロセッサ４０２が、コアに加えて、ハードウェアアクセラレータ（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を用いて実装されるハードウェアアクセラレータ）をさらに含み得る。コンピューティングデバイス４００は、大容量記憶デバイス４０６（ディスケット、ハードドライブ、不揮発性メモリ（ＮＶＭ）（例えば、コンパクトディスクリードオンリメモリ（ＣＤ−ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、および他の種類の適切なＮＶＭなど）を含み得る。一般には、システムメモリ４０４および／または大容量記憶デバイス４０６は、揮発性メモリおよび不揮発性メモリ、ならびに、光ストレージ、磁気ストレージおよび／またはソリッドステート大容量ストレージなどを含めた（ただし、これに限定されない）、任意の種類の一時ストレージおよび／または持続型ストレージであり得る。揮発性メモリは、静的ランダムアクセスメモリおよび／または動的ランダムアクセスメモリ（ＤＲＡＭ）、および／または、メモリデバイス１６０を含んでよく（ただし、これに限定されない）、メモリデバイス１６０をコンピューティングデバイス４００のＰＣＢに結合するために、メモリデバイス１６０をコネクタ１００に結合してもよい。不揮発性メモリは、電気的消去可能プログラマブルリードオンリメモリ、相変化メモリ、抵抗メモリなどを含み得るが、これに限定されない。
【００４３】
コンピューティングデバイス４００は、入出力デバイス４０８（ディスプレイ（例えば、タッチスクリーンディスプレイ）、キーボード、カーソル制御機、遠隔制御機、ゲーミングコントローラ、および撮像デバイスなど）および通信インタフェース４１０（ネットワークインタフェースカード、モデム、赤外線受信機、および無線受信機（例えば、ブルートゥース（登録商標））など）、１つまたは複数のアンテナ、および／または、他の任意の適切な構成要素をさらに含み得る。
【００４４】
通信インタフェース４１０は、ローカルエリアネットワーク（ＬＡＮ）（例えば、イーサーネット）および／またはグローバルシステムフォーモバイルコミュニケーション（ＧＳＭ（登録商標））、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサル移動体通信システム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、高度ＨＳＰＡ（Ｅ−ＨＳＰＡ）、または、ロングタームエボリューション（ＬＴＥ）ネットワークに従ってコンピューティングデバイス４００を動作するように構成することができる通信チップ（明確化のために図示を行っていない）を含み得る。通信チップは、Ｅｎｈａｎｃｅｄ  Ｄａｔａ  ｆｏｒ  ＧＳＭ  Ｅｖｏｌｕｔｉｏｎ（ＥＤＧＥ）、ＧＳＭ  ＥＤＧＥ  Ｒａｄｉｏ  Ａｃｃｅｓｓ  Ｎｅｔｗｏｒｋ（ＧＥＲＡＮ）、Ｕｎｉｖｅｒｓａｌ  Ｔｅｒｒｅｓｔｒｉａｌ  Ｒａｄｉｏ  Ａｃｃｅｓｓ  Ｎｅｔｗｏｒｋ（ＵＴＲＡＮ）、またはＥｖｏｌｖｅｄ  ＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作するように構成することもできる。通信チップは、符号分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、デジタル拡張コードレス通信（ＤＥＣＴ）、Ｅｖｏｌｕｔｉｏｎ−Ｄａｔａ  Ｏｐｔｉｍｉｚｅｄ（ＥＶ−ＤＯ）、これらの派生規格、ならびに、３Ｇ、４Ｇ、５Ｇ、および、これらを上回るものとして指定される他の任意の無線プロトコルに従って動作するように構成され得る。他の実施形態では、通信インタフェース４１０が、他の無線プロトコルに従って動作し得る。
【００４５】
上記のコンピューティングデバイス４００の要素を、システムバス４１２を介して互いに結合することができ、システムバス４１２は、１つまたは複数のバスであってもよい。バスが複数ある場合、それらを１つまたは複数のバスブリッジ（図示せず）で架橋することができる。これらの要素のそれぞれは、当技術分野で周知の従来の機能を実行し得る。具体的には、システムメモリ４０４および大容量記憶デバイス４０６を用いて、コンピューティングデバイス４００の様々な構成要素の動作についてのプログラミング命令の作業用コピーおよび永久コピーを記憶することができ、この動作には、コンピューティングデバイス４００のオペレーティングシステム、１つまたは複数のアプリケーション、コンピューティングデバイス４００に関連する動作、プロセッサ４０２に関連する動作、および／または、大容量記憶デバイス４０６に関連する動作（これらの動作を、まとめて計算ロジック４２２と表す）が含まれるが、これに限定されない。これらの様々な構成要素は、（１つまたは複数の）プロセッサ４０２により支持されるアセンブラ命令、または、こうした命令にコンパイルすることができる高レベル言語により実装され得る。いくつかの実施形態では、プロセッサ４０２が、固定機能ＡＳＩＣ、ＦＰＧＡ、あるいは、プログラム機能もしくは構成オプションを有するまたは有さない他の任意の適切なデバイスとして実装され得る。
【００４６】
プログラミング命令の永久コピーは、工場内で大容量記憶デバイス４０６に入れること、または、現場で、例えば、コンパクトディスク（ＣＤ）などの配布媒体（図示せず）を通して、もしくは、通信インタフェース４１０を通して（配信サーバ（図示せず）から）大容量記憶デバイス４０６に入れることができる。すなわち、エージェントプログラムが実装された１つまたは複数の配布媒体を用いて、エージェントを配布し、様々なコンピューティングデバイスにプログラムを書き込むことができる。
【００４７】
要素４０８、４１０、４１２の数、性能、および／または容量は、コンピューティングデバイス４００がセットトップボックスもしくはデスクトップコンピュータなどの固定コンピューティングデバイスデとして使用されるかどうか、または、タブレットコンピューティングデバイス、ラップトップコンピュータ、ゲームコンソール、もしくはスマートフォンなどのモバイルコンピューティングデバイスとして使用されるかどうかで変動し得る。その他の場合、それら要素の構成は既知のものであるので、これ以上の説明は行わない。
【００４８】
いくつかの実施形態については、プロセッサ４０２のうちの少なくとも１つを、本明細書で説明する実施形態の態様を実行して、システムインパッケージ（ＳｉＰ）またはシステムオンチップ（ＳｏＣ）を形成するように構成される計算ロジック４２２とともにパッケージ化することができる。
【００４９】
様々な実装形態で、コンピューティングデバイス４００は、データセンタ、ラップトップ、ネットブック、ノートブック機、ウルトラブック、スマートフォン、タブレット、ウルトラモバイルＰＣ、または携帯電話の１つまたは複数の構成要素を含み得る。いくつかの実施形態では、コンピューティングデバイス４００は、サーバの１つまたは複数の構成要素を含み得る。更なる実装形態では、コンピューティングデバイス４００が、データを処理する他の任意の電子デバイスであり得る。
【００５０】
上記の技術を実行するための機械可読媒体（機械可読記憶媒体などの非一時的機械可読媒体を含む）、方法、システムおよびデバイスは、本明細書で開示する実施形態の説明用の例である。さらに、上記の相互作用内の他のデバイスを、開示する様々な技術を実行するように構成することができる。
【００５１】
本明細書で説明する様々な構成要素が、説明する動作または機能を実行する手段になり得る。本明細書で説明する各構成要素は、ソフトウェア、ハードウェア、またはこれらの組合せを含み得る。これらの構成要素は、ソフトウェアモジュール、ハードウェアモジュール、特殊目的のハードウェア（例えば、特定用途向けハードウェア、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）など）、組込みコントローラ、ハードワイヤードの回路、および／または他の適切なハードウェア構成要素もしくはソフトウェア構成要素として実装され得る。本明細書で説明することに加えて、開示する実施形態および実装形態に、それらの範囲から逸脱することなく様々な修正加えることができる。
【００５２】
本明細書で開示する技術の、説明用の非限定的例を以下に示す。これらの技術の一実施形態は、以下で説明する例のうちの１つまたは複数、およびこれらの任意の組合せを含み得る。
【００５３】
［例］
様々な実施形態に応じて、本開示はいくつかの例を説明する。
【００５４】
例１は、プリント回路基板（ＰＣＢ）をメモリデバイスに接続するためのコネクタであって、上記ＰＣＢに結合可能な筐体と、上記筐体に結合される第１の信号ピンであって、上記第１の信号ピンが、第１の湾曲部を含む第１の部分、および、上記第１の部分から延在し、第２の湾曲部を含む第２の部分を有する、第１の信号ピンと、上記筐体に結合される第２の信号ピンであって、上記第２の信号ピンが、第３の湾曲部を含む第３の部分、および、上記第３の部分から延在し、第４の湾曲部を含む第４の部分を有する、第２の信号ピンとを備え、上記第１の湾曲部が、上記第３の湾曲部に対する第１の反対方向に湾曲し、上記第２の湾曲部が、上記第４の湾曲部に対する第２の反対方向に湾曲する、コネクタである。
【００５５】
例２は、例１または本明細書の他のいずれかの例のコネクタであって、上記第１の湾曲部が、上記第１の信号ピンの上記第１の部分から離れるように下方に湾曲し、上記第３の湾曲部が、上記第２の信号ピンの上記第３の部分から離れるように上方に湾曲する、コネクタを含む。
【００５６】
例３は、例１、例２または本明細書の他のいずれかの例のコネクタであって、上記第２の湾曲部が、上記第１の信号ピンの上記第２の部分から離れるように外向きに湾曲し、上記第４の湾曲部が、上記第２の信号ピンの上記第４の部分から離れるように内向きに湾曲する、コネクタを含む。
【００５７】
例４は、例１または本明細書の他のいずれかの例のコネクタであって、上記第１の信号ピンが、上記第２の信号ピンに隣接する、コネクタを含む。
【００５８】
例５は、例１または本明細書の他のいずれかの例のコネクタであって、上記コネクタが、上記筐体に結合される１つまたは複数の接地ピンを更に含み、上記１つまたは複数の接地ピンが、第５の部分および上記第５の部分から延在する第６の部分を含む、コネクタを含む。
【００５９】
例６は、例５または本明細書の他のいずれかの例のコネクタであって、上記第１の信号ピンと上記第２の信号ピンとの間に接地ピンが存在するコネクタを含む。
【００６０】
例７は、例５または本明細書の他のいずれかの例のコネクタであって、上記第１の信号ピンが、上記第２の信号ピンに隣接し、上記第１の信号ピンおよび上記第２の信号ピンが、第１の接地ピンと第２の接地ピンとの間に存在する、コネクタを含む。
【００６１】
例８は、例５、例６、例７または本明細書の他のいずれかの例のコネクタであって、上記接地ピンが、上記第１の湾曲部および上記第２の湾曲部を含む第５の部分を有し、上記接地ピンが、上記第３の湾曲部および上記第４の湾曲部を含む第６の部分を有する、コネクタを含む。
【００６２】
例９は、例５、例６、例７または本明細書の他のいずれかの例のコネクタであって、上記接地ピンが、上記第１の湾曲部または上記第２の湾曲部を含む第５の部分を有し、上記接地ピンが、上記第３の湾曲部または上記第４の湾曲部を含む第６の部分を有する、コネクタを含む。
【００６３】
例１０は、例５、例６、例７または本明細書の他のいずれかの例のコネクタであって、上記第１の部分が、上記第２の部分に対して実質的に直交する角度で配置され、上記第３の部分が、上記第４の部分に対して上記実質的に直交する角度で配置され、上記第５の部分が、上記第６の部分に対して上記実質的に直交する角度で配置される、コネクタを含む。
【００６４】
例１１は、例１、例４、例５、例６、例７または本明細書の他のいずれかの例のコネクタであって、上記メモリデバイスがＳＯＤＩＭＭを含み、上記コネクタがＳＯＤＩＭＭコネクタを含む、コネクタを含む。
【００６５】
例１２は、プリント回路基板（ＰＣＢ）をメモリデバイスに接続するための接地ピンを含むコネクタであって、上記ＰＣＢに結合可能な筐体と、上記筐体に結合される第１の信号ピンであって、上記第１の信号ピンが、第１の湾曲部を含む第１の部分、および、上記第１の部分から延在し、第２の湾曲部を含む第２の部分を有し、上記第１の部分が、上記第２の部分に対して実質的に直交する角度で配置される、第１の信号ピンと、上記筐体に結合される第２の信号ピンであって、上記第２の信号ピンが、第３の湾曲部を含む第３の部分、および、上記第３の部分から延在し、第４の湾曲部を含む第４の部分を有し、上記第３の部分が、上記第４の部分に対して上記実質的に直交する角度で配置され、上記第１の湾曲部が、上記第３の湾曲部に対する第１の反対方向に湾曲し、上記第２の湾曲部が、上記第４の湾曲部に対する第２の反対方向に湾曲する、第２の信号ピンと、上記筐体に結合され、上記第１の信号ピンに隣接する接地ピンとを備える、コネクタである。
【００６６】
例１３は、例１２または本明細書の他のいずれかの例のコネクタであって、上記第１の湾曲部が、上記第１の信号ピンの上記第１の部分から離れるように下方に湾曲し、上記第３の湾曲部が、上記第２の信号ピンの上記第３の部分から離れるように上方に湾曲する、コネクタを含み得る。
【００６７】
例１４は、例１２、例１３または本明細書の他のいずれかの例のコネクタであって、上記第２の湾曲部が、上記第１の信号ピンの上記第２の部分から離れるように外向きに湾曲し、上記第４の湾曲部が、上記第２の信号ピンの上記第４の部分から離れるように内向きに湾曲する、コネクタを含み得る
【００６８】
例１５は、例１２または本明細書の他のいずれかの例のコネクタであって、上記接地ピンが、第５の部分、および、上記第５の部分から延在し、上記第５の部分に対して上記実質的に直交する角度で配置される第６の部分を含み、上記第５の部分が、上記第１の湾曲部および上記第２の湾曲部を含み、上記第６の部分が、上記第３の湾曲部および上記第４の湾曲部を含む、コネクタを含み得る。
【００６９】
例１６は、例１２、例１５または本明細書の他のいずれかの例のコネクタであって、上記接地ピンが、上記第２の信号ピンに隣接する、コネクタを含み得る。
【００７０】
例１７は、例１２、１５または本明細書の他のいずれかの例のコネクタであって、上記第１の信号ピンが、上記第２の信号ピンに隣接する、コネクタを含み得る。
【００７１】
例１８は、プリント回路基板（ＰＣＢ）と、上記プリント回路基板に結合されるコネクタとを備えるコンピュータシステムであって、上記コネクタが、上記ＰＣＢに結合可能な筐体と、上記筐体に結合される第１の信号ピンであって、上記第１の信号ピンが、第１の湾曲部を含む第１の部分、および、上記第１の部分から延在し、第２の湾曲部を含む第２の部分を有する、第１の信号ピンと、上記筐体に結合される第２の信号ピンであって、上記第２の信号ピンが、第３の湾曲部を含む第３の部分、および、上記第３の部分から延在し、第４の湾曲部を含む第４の部分を有する、第２の信号ピンとを含み、上記第１の湾曲部が、上記第３の湾曲部に対する第１の反対方向に湾曲し、上記第２の湾曲部が、上記第４の湾曲部に対する第２の反対方向に湾曲する、コンピュータシステムである。
【００７２】
例１９は、例１８または本明細書の他のいずれかの例のコンピュータシステムであって、上記第１の湾曲部が、上記第１の信号ピンの上記第１の部分から離れるように下方に湾曲し、上記第３の湾曲部が、上記第２の信号ピンの上記第３の部分から離れるように上方に湾曲し、上記第２の湾曲部が、上記第１の信号ピンの上記第２の部分から離れるように外向きに湾曲し、上記第４の湾曲部が、上記第２の信号ピンの上記第４の部分から離れるように内向きに湾曲する、コンピュータシステムを含み得る。
【００７３】
例２０は、例１８、例１９または本明細書の他のいずれかの例のコンピュータシステムであって、上記筐体に結合される接地ピンを更に備え、上記接地ピンが、第５の部分および上記第５の部分から延在する第６の部分を含み、上記第５の部分が、上記第１の湾曲部および上記第２の湾曲部を含み、上記第６の部分が、上記第３の湾曲部および上記第４の湾曲部を含む、コンピュータシステムを含み得る。
【００７４】
様々な実施形態が、上記では接合的形式（ａｎｄ）で説明した（例えば、「および（ａｎｄ）」は「および／または（ａｎｄ／ｏｒ）」になり得る）実施形態の代替（ｏｒ）実施形態を含めた、上記の実施形態の任意の適切な組み合わせを含むことができる。さらに、いくつかの実施形態は、実行されると、上記の実施形態のいずれかの動作をもたらす命令を記憶した1つまたは複数の製品（例えば、非一時的コンピュータ可読媒体）を含み得る。さらに、いくつかの実施形態は、上記の実施形態の様々な動作を実行する任意の適切な手段を有する装置またはシステムを含み得る。
【００７５】
要約書に記載される内容を含めて、図示を行った実装形態の上記の説明は、包括的になること、または、本開示の実施形態を、開示した厳密な形式に限定することを意図していない。本明細書では具体的な実装形態および例を説明目的で記載しているが、当業者には理解されるように、本開示の範囲内で、均等な様々な修正形態が可能である。
【００７６】
上記の詳細な説明に鑑みて、こうした修正を、本開示の実施形態に行うことができる。以下の特許請求の範囲で使用される用語は、本開示の様々な実施形態を、明細書および特許請求の範囲で開示される特定の実装形態に限定するものと解釈されるべきではない。むしろ、本範囲は、以下の特許請求の範囲により完全に決定されるべきものであり、特許請求の範囲は、請求項の解釈の確立された原理に従って解釈されるべきである。
［考えられる他の例］
（項目１）
プリント回路基板（ＰＣＢ）をメモリデバイスに接続するためのコネクタであって、
上記ＰＣＢに結合可能な筐体と、
上記筐体に結合される第１の信号ピンであって、上記第１の信号ピンが、第１の湾曲部を含む第１の部分、および、上記第１の部分から延在し、第２の湾曲部を含む第２の部分を有する、第１の信号ピンと、
上記筐体に結合される第２の信号ピンであって、上記第２の信号ピンが、第３の湾曲部を含む第３の部分、および、上記第３の部分から延在し、第４の湾曲部を含む第４の部分を有する、第２の信号ピンと
を備え、
上記第１の湾曲部が、上記第３の湾曲部に対する第１の反対方向に湾曲し、
上記第２の湾曲部が、上記第４の湾曲部に対する第２の反対方向に湾曲する、
コネクタ。
（項目２）
上記第１の湾曲部が、上記第１の信号ピンの上記第１の部分から離れるように下方に湾曲し、
上記第３の湾曲部が、上記第２の信号ピンの上記第３の部分から離れるように上方に湾曲する、
項目１に記載のコネクタ。
（項目３）
上記第２の湾曲部が、上記第１の信号ピンの上記第２の部分から離れるように外向きに湾曲し、上記第４の湾曲部が、上記第２の信号ピンの上記第４の部分から離れるように内向きに湾曲する、
項目１に記載のコネクタ。
（項目４）
上記第１の信号ピンが、上記第２の信号ピンに隣接する、
項目１に記載のコネクタ。
（項目５）
上記コネクタが、上記筐体に結合される１つまたは複数の接地ピンを更に含み、
上記１つまたは複数の接地ピンが、第５の部分および上記第５の部分から延在する第６の部分を含む、
項目１に記載のコネクタ。
（項目６）
上記第１の信号ピンと上記第２の信号ピンとの間に接地ピンが存在する、
項目５に記載のコネクタ。
（項目７）
上記第１の信号ピンが、上記第２の信号ピンに隣接し、
上記第１の信号ピンおよび上記第２の信号ピンが、第１の接地ピンと第２の接地ピンとの間に存在する、
項目５に記載のコネクタ。
（項目８）
上記接地ピンが、上記第１の湾曲部および上記第２の湾曲部を含む第５の部分を有し、
上記接地ピンが、上記第３の湾曲部および上記第４の湾曲部を含む第６の部分を有する、
項目５に記載のコネクタ。
（項目９）
上記接地ピンが、上記第１の湾曲部または上記第２の湾曲部を含む第５の部分を有し、
上記接地ピンが、上記第３の湾曲部または上記第４の湾曲部を含む第６の部分を有する、
項目５に記載のコネクタ。
（項目１０）
上記第１の部分が、上記第２の部分に対して実質的に直交する角度で配置され、
上記第３の部分が、上記第４の部分に対して上記実質的に直交する角度で配置され、
上記第５の部分が、上記第６の部分に対して上記実質的に直交する角度で配置される、
項目５に記載のコネクタ。
（項目１１）
上記メモリデバイスがＳＯＤＩＭＭを含み、
上記コネクタがＳＯＤＩＭＭコネクタを含む、
項目１に記載のコネクタ。
（項目１２）
プリント回路基板（ＰＣＢ）をメモリデバイスに接続するための接地ピンを含むコネクタであって、
上記ＰＣＢに結合可能な筐体と、
上記筐体に結合される第１の信号ピンであって、上記第１の信号ピンが、第１の湾曲部を含む第１の部分、および、上記第１の部分から延在し、第２の湾曲部を含む第２の部分を有し、上記第１の部分が、上記第２の部分に対して実質的に直交する角度で配置される、第１の信号ピンと、
上記筐体に結合される第２の信号ピンであって、上記第２の信号ピンが、第３の湾曲部を含む第３の部分、および、上記第３の部分から延在し、第４の湾曲部を含む第４の部分を有し、上記第３の部分が、上記第４の部分に対して上記実質的に直交する角度で配置され、上記第１の湾曲部が、上記第３の湾曲部に対する第１の反対方向に湾曲し、上記第２の湾曲部が、上記第４の湾曲部に対する第２の反対方向に湾曲する、第２の信号ピンと、
上記筐体に結合され、上記第１の信号ピンに隣接する接地ピンと
を備えるコネクタ。
（項目１３）
上記第１の湾曲部が、上記第１の信号ピンの上記第１の部分から離れるように下方に湾曲し、
上記第３の湾曲部が、上記第２の信号ピンの上記第３の部分から離れるように上方に湾曲する、
項目１に記載のコネクタ。
（項目１４）
上記第２の湾曲部が、上記第１の信号ピンの上記第２の部分から離れるように外向きに湾曲し、
上記第４の湾曲部が、上記第２の信号ピンの上記第４の部分から離れるように内向きに湾曲する、
項目１２に記載のコネクタ。
（項目１５）
上記接地ピンが、第５の部分、および、上記第５の部分から延在し、上記第５の部分に対して上記実質的に直交する角度で配置される第６の部分を含み、
上記第５の部分が、上記第１の湾曲部および上記第２の湾曲部を含み、
上記第６の部分が、上記第３の湾曲部および上記第４の湾曲部を含む、
項目１２に記載のコネクタ。
（項目１６）
上記接地ピンが、上記第２の信号ピンに隣接する、
項目１２に記載のコネクタ。
（項目１７）
上記第１の信号ピンが、上記第２の信号ピンに隣接する、
項目１２に記載のコネクタ。
（項目１８）
プリント回路基板（ＰＣＢ）と、
上記プリント回路基板に結合されるコネクタと
を備えるコンピュータシステムであって、
上記コネクタが、
上記ＰＣＢに結合可能な筐体と、
上記筐体に結合される第１の信号ピンであって、上記第１の信号ピンが、第１の湾曲部を含む第１の部分、および、上記第１の部分から延在し、第２の湾曲部を含む第２の部分を有する、第１の信号ピンと、
上記筐体に結合される第２の信号ピンであって、上記第２の信号ピンが、第３の湾曲部を含む第３の部分、および、上記第３の部分から延在し、第４の湾曲部を含む第４の部分を有する、第２の信号ピンと
を備え、
上記第１の湾曲部が、上記第３の湾曲部に対する第１の反対方向に湾曲し、
上記第２の湾曲部が、上記第４の湾曲部に対する第２の反対方向に湾曲する、
コンピュータシステム。
（項目１９）
上記第１の湾曲部が、上記第１の信号ピンの上記第１の部分から離れるように下方に湾曲し、
上記第３の湾曲部が、上記第２の信号ピンの上記第３の部分から離れるように上方に湾曲し、
上記第２の湾曲部が、上記第１の信号ピンの上記第２の部分から離れるように外向きに湾曲し、
上記第４の湾曲部が、上記第２の信号ピンの上記第４の部分から離れるように内向きに湾曲する、
項目１８に記載のコンピュータシステム。
（項目２０）
上記筐体に結合される接地ピンを更に備え、
上記接地ピンが、第５の部分および上記第５の部分から延在する第６の部分を含み、
上記第５の部分が、上記第１の湾曲部および上記第２の湾曲部を含み、
上記第６の部分が、上記第３の湾曲部および上記第４の湾曲部を含む、
項目１８に記載のコンピュータシステム。
【図１Ａ】
2020177903.tif 000003
【図１Ｂ】
2020177903.tif 000004
【図１Ｃ】
2020177903.tif 000005
【図１Ｄ】
2020177903.tif 000006
【図１Ｅ】
2020177903.tif 000007
【図２Ａ】
2020177903.tif 000008
【図２Ｂ】
2020177903.tif 000009
【図２Ｃ】
2020177903.tif 000010
【図３Ａ】
2020177903.tif 000011
【図３Ｂ】
2020177903.tif 000012
【図３Ｃ】
2020177903.tif 000013
【図４】
2020177903.tif 000014
【外国語明細書】
2020177903000001.pdf