(57)【要約】【課題】高いフレキシブル性とストレッチャブル性を有し、半導体層との接触抵抗が低い薄膜トランジスタアレイ基板を提供する。【解決手段】ゲート配線とソース配線に無機導電性微粒子または導電性炭素系材料と導電性樹脂を含むことで、高いフレキシブル性とストレッチャブル性を有し、ソース電極とドレイン電極が金属薄膜であることで、自己組織化単分子膜層をソース電極とドレイン電極の全表面に形成することが可能であり、接触抵抗が低い薄膜トランジスタアレイ基板を提供することが可能となる。【選択図】図１
2020177988.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくともゲート電極と、ゲート配線と、ゲート絶縁体層と、ソース電極およびドレイン電極と、ソース配線と、半導体層を有し、
前記ゲート配線と、前記ソース配線が、無機導電性微粒子または導電性炭素系材料と導電性樹脂を含み、
前記ゲート電極と、前記ソース電極と、前記ドレイン電極が、金属薄膜である薄膜トランジスタアレイ基板。
【請求項２】
前記無機導電性微粒子は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、錫（Ｓｎ）、鉄（Ｆｅ）、酸化インジウム錫（ＩＴＯ）のいずれかであることを特徴とする請求項１に記載の薄膜トランジスタアレイ基板。
【請求項３】
前記金属薄膜は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）のいずれかであることを特徴とする請求項１または請求項２に記載の薄膜トランジスタアレイ基板。
【請求項４】
前記ゲート配線と、前記ソース配線が含有する、前記無機導電性微粒子または導電性炭素系材料の割合が５０〜９８ｗｔ％であることを特徴とする請求項１から請求項３のいずれか１項に記載の薄膜トランジスタアレイ基板。
【請求項５】
請求項１から請求項４のいずれか１項に記載の薄膜トランジスタアレイ基板上に、層間絶縁体層を有し、前記層間絶縁体層の前記ドレイン電極に対応した部位に開口部を有することを特徴とする電子装置用基板。
【請求項６】
前記層間絶縁体層上に上部電極を有し、前記層間絶縁体層の前記ドレイン電極に対応した部位の開口部を介して前記ドレイン電極と前記上部電極が接続されていることを特徴とする請求項５に記載の電子装置用基板。
【請求項７】
基板上に少なくともゲート電極と、ゲート配線と、ゲート絶縁体層と、ソース電極およびドレイン電極と、ソース配線と、半導体層を有する薄膜トランジスタアレイ基板の製造方法において、
前記ゲート配線と、前記ソース配線とを、無機導電性微粒子または導電性炭素系材料と導電性樹脂を含有する材料で形成し、
前記ゲート電極と、前記ソース電極と、前記ドレイン電極とを、金属薄膜で形成することを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項８】
請求項７に記載の製造方法により製造した薄膜トランジスタアレイ基板上に、層間絶縁体層を形成する工程と、前記層間絶縁体層の前記ドレイン電極に対応した部位に開口部を形成する工程を含むことを特徴とする電子装置用基板の製造方法。
【請求項９】
請求項８に記載の製造方法により製造した電子装置用基板上に、上部電極を形成する工程と、前記開口部を介して前記ドレイン電極と前記上部電極が接続されるように形成する工程を含むことを特徴とする電子装置用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ基板および電子装置用基板と薄膜トランジスタアレイ基板および電子装置用基板の製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタアレイにおいて、曲げなどのストレスに対する強度やフレキシブル性、ストレッチャブル性は重要である。
【０００３】
例えば、特許文献１では、半導体集積回路を複数個重ね合わせることで、強度を高くする方法が記載されている。
【０００４】
また、非特許文献１では、ポリウレタンスポンジを銀ナノワイヤー溶液に浸すことで、ＰＵＳ−ＡｇＮＷを作製し、更にＰＵＳ−ＡｇＮＷをＰＤＭＳに加えることで、ストレッチャブル性に優れた導電材料であるＰＵＳ−ＡｇＮＷ−ＰＤＭＳが作製できると記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−４１０４５号公報
【非特許文献】
【０００６】
【非特許文献１】Ａｎｇｅｗ．  Ｃｈｅｍ．  Ｉｎｔ．  Ｅｄ．  ２０１３，  ５２，  １６５４−１６５９
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、高いフレキシブル性とストレッチャブル性を有し、半導体層との接触抵抗が低い薄膜トランジスタアレイ基板を提供する。
【課題を解決するための手段】
【０００８】
上記の課題を解決する手段として、本発明の一局面は、基板上に少なくともゲート電極と、ゲート配線と、ゲート絶縁体層と、ソース電極およびドレイン電極と、ソース配線と、半導体層を有し、ゲート配線と、ソース配線が、無機導電性微粒子または導電性炭素系材料と導電性樹脂を含み、ゲート電極と、ソース電極と、ドレイン電極が、金属薄膜である薄膜トランジスタアレイ基板である。
【０００９】
また、無機導電性微粒子は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、錫（Ｓｎ）、鉄（Ｆｅ）、酸化インジウム錫（ＩＴＯ）のいずれかであることを特徴とする薄膜トランジスタアレイ基板である。
【００１０】
また、金属薄膜は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）のいずれかであることを特徴とする薄膜トランジスタアレイ基板である。
【００１１】
また、ゲート配線と、ソース配線が含有する、無機導電性微粒子または導電性炭素系材料の割合は５０〜９８ｗｔ％であることを特徴とする薄膜トランジスタアレイ基板である。
【００１２】
また、薄膜トランジスタアレイ基板上に、層間絶縁体層を有し、当該層間絶縁体層のドレイン電極に対応した部位に開口部を有することを特徴とする電子装置用基板である。
【００１３】
また、層間絶縁体層上に上部電極を有し、層間絶縁体層のドレイン電極に対応した部位の開口部を介してドレイン電極と上部電極が接続されていることを特徴とする電子装置用基板である。
【００１４】
また、基板上に少なくともゲート電極と、ゲート配線と、ゲート絶縁体層と、ソース電極およびドレイン電極と、ソース配線と、半導体層を有し、ゲート配線と、ソース配線が、無機導電性微粒子または導電性炭素系材料と導電性樹脂を含み、ゲート電極と、ソース電極と、ドレイン電極が、金属薄膜である薄膜トランジスタアレイ基板の製造方法である。
【００１５】
また、薄膜トランジスタアレイ基板上に、層間絶縁体層を形成する工程と、層間絶縁体層の前記ドレイン電極に対応した部位に開口部を形成する工程を含むことを特徴とする電子装置用基板の製造方法である。
【００１６】
また、電子装置用基板上に、上部電極を形成する工程と、開口部を介してドレイン電極と上部電極が接続されるように形成する工程を含むことを特徴とする電子装置用基板の製造方法である。
【発明の効果】
【００１７】
本発明によれば、ゲート配線とソース配線に無機導電性微粒子または導電性炭素系材料と導電性樹脂を含むことで、高いフレキシブル性とストレッチャブル性を有し、ソース電極とドレイン電極が金属薄膜であることで、自己組織化単分子膜層がソース電極とドレイン電極の全表面に形成され、半導体層との接触抵抗が低い薄膜トランジスタアレイ基板を提供することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】（ａ）は本発明の薄膜トランジスタアレイ基板の一例を模式的に示した平面図である。（ｂ）は（ａ）においてＡ−Ａ’で切断した断面模式図である。
【図２】（ａ）は本発明の電子装置用基板の一例を模式的に示した平面図である。（ｂ）は（ａ）においてＢ−Ｂ’で切断した断面模式図である。
【図３】（ａ）は本発明の電子装置用基板の一例を模式的に示した平面図である。（ｂ）は（ａ）においてＣ−Ｃ’で切断した断面模式図である。
【発明を実施するための形態】
【００１９】
本発明の実施形態について、以下に図面を使用して詳細に説明する。
＜第１の実施形態＞
本発明の第一の実施形態について図１から図３を用いて説明する。
【００２０】
図１は、本発明の薄膜トランジスタアレイ基板１００の一例を模式的に示した平面図およびそのＡ−Ａ’断面図を示している。図１（ａ）に示すように、薄膜トランジスタアレイ基板１００を平面配置的に見ると、ソース配線４’はゲート配線２’に直交している。ソース電極４とドレイン電極５は、薄膜トランジスタのチャネル部９となる一定間隔のスリット部を形成するように対向して形成されている。なお、ソース電極４とドレイン電極５のスリット部は、マトリクス状に配置された薄膜トランジスタアレイの周期に対応して形成されている。
【００２１】
図１（ａ）および（ｂ）に示すように、基板１上に、金属薄膜のゲート電極２と、無機導電性微粒子または導電性炭素系材料と導電性樹脂を含んだゲート配線２’が形成され、その上がゲート絶縁体層３で覆われている。更にゲート絶縁体層３上に、金属薄膜のソース電極４およびドレイン電極５と、無機導電性微粒子または導電性炭素系材料と導電性樹脂を含んだソース配線４’が形成されている。ソース電極４およびドレイン電極５間のゲート絶縁体層３上にソース電極４およびドレイン電極５に接するように半導体層６が形成されている。ゲート配線とは、隣り合ったゲート電極を接続する配線のことで、ソース配線とは、隣り合ったソース電極を接続する配線である。微粒子とは、粒子径が３００ｎｍ以下の粒子のことである。なお、本発明での粒子径はＢＥＴ法で測定した比表面積から（平均）粒子径を算出する方法で得た値とする。使用する微粒子の粒子径を３００ｎｍ以下とすることで、配線を印刷した際に、設計どおりの印刷が可能となる。３００ｎｍより大きな粒子径の微粒子を使用するとこのような効果が得られにくい。
【００２２】
図２は、本発明の電子装置用基板１０１の一例を模式的に示した平面図およびそのＢ−Ｂ’断面図を示している。図２（ａ）および（ｂ）に示すように、電子装置用基板１０１は、半導体層６まで形成された薄膜トランジスタアレイ基板１００上に層間絶縁体層７が形成されている。この時、ドレイン電極５上の層間絶縁体層は開口部１０を有する。
【００２３】
図３は、本発明の電子装置用基板１０２の一例を模式的に示した平面図およびそのＣ−Ｃ’断面図を示している。図３（ａ）は、図２（ａ）の電子装置用基板１０１上に、上部電極８を形成した状態の一例を示す概略平面図である。上部電極８を層間絶縁体層７上に形成し、上部電極８がドレイン電極５と接続される。図３（ｂ）は、図２に記載の層間絶縁体層７の開口部１０を介して、ドレイン電極５と上部電極８を接続した状態を示している。
【００２４】
ゲート配線２’とソース配線４’が、５０〜９８ｗｔ％の無機導電性微粒子または導電性炭素系材料と導電性樹脂を含むことで、高いフレキシブル性とストレッチャブル性を得ることができる。また、ソース電極４とドレイン電極５が金属薄膜により形成されることで、自己組織化単分子膜層をソース電極４とドレイン電極５の全表面に形成することが可能であり、半導体層６との接触抵抗を低減することができる。
【００２５】
本発明の実施形態における基板１に用いる材料は特に限定されるものではなく、一般に用いられる材料として、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのフレキシブルなプラスチック材料がある。しかしながら、フレキシブル化や各プロセス温度などを考慮すると、基板１としてＰＥＮやポリイミドなどを用いることが望ましい。
【００２６】
本発明の実施形態において、ゲート電極２の電極材料として用いられる材料は金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）のいずれかである。ゲート電極２を形成する方法としては、スパッタ法や蒸着法を用いる方法などがある。
【００２７】
本発明の実施形態において、ゲート配線２’の無機導電性微粒子として用いられる材料は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、錫（Ｓｎ）、鉄（Ｆｅ）、酸化インジウム錫（ＩＴＯ）のいずれかである。ゲート配線２’の導電性炭素系材料として用いられる材料は特に限定されるものではないが、カーボンナノチューブ、カーボンナノファイバー、グラフェン、グラファイトなどがある。ゲート配線２’の導電性樹脂として用いられる材料は特に限定されるものではなく、一般にポリアセチレン、ポリアニリン、ポリピロール、ポリパラフェニレン、ポリパラフェニレンビニレンなどがある。ゲート配線２’を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、オフセット印刷、ディスペンサを用いる方法などがある。
【００２８】
本発明の実施形態において、ゲート絶縁体層３として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがあり、熱による硬化や光による硬化により形成する方法がある。
【００２９】
本発明の実施形態において、ソース電極４とドレイン電極５の電極材料として用いられる材料は金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）のいずれかである。ソース電極４とドレイン電極５を形成する方法としては、スパッタ法や蒸着法を用いる方法などがある。
【００３０】
本発明の実施形態において、ソース配線４’の無機導電性微粒子として用いられる材料は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、錫（Ｓｎ）、鉄（Ｆｅ）、酸化インジウム錫（ＩＴＯ）のいずれかである。ソース配線４’の導電性炭素系材料として用いられる材料は特に限定されるものではないが、カーボンナノチューブ、カーボンナノファイバー、グラフェン、グラファイトなどがある。ソース配線４’の導電性樹脂として用いられる材料は特に限定されるものではなく、一般にポリアセチレン、ポリチオフェン、ポリアニリン、ポリピロール、ポリパラフェニレン、ポリパラフェニレンビニレンなどがある。ゲート配線２’を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、オフセット印刷、ディスペンサを用いる方法などがある。
【００３１】
本発明の実施形態において、半導体層６の半導体材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料としてポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。半導体層６を形成する方法としては、インクジェット法、フレキソ印刷、スクリーン印刷、ディスペンサを用いる方法などがある。
【００３２】
層間絶縁体層７としては、ポリビニルフェノール、アクリル、エポキシ、ポリイミド等がある。層間絶縁体層７の形成方法としては、スクリーン印刷や、感光性の層間絶縁体層を形成後、露光・現像によって形成する方法などがある。
【００３３】
上部電極８としては、アルミニウム、クロム、金、銀、ニッケル、銅等の金属や、ＩＴＯ等の透明導電膜等を用いることができる。上部電極８の形成方法としては、蒸着、スパッタ等の成膜後にフォトリソ、エッチングする等の方法も可能であるが、銀インク、ニッケルインク、銅インク等をスクリーン印刷するのが好適である。
【実施例】
【００３４】
以下に本発明の実施例について具体的に説明するが、本発明はこれに限定されるものではない。
［薄膜トランジスタアレイ基板および電子装置用基板の作製］
【００３５】
＜実施例１＞
まず、図１に示した通り、金属薄膜のゲート電極２および無機導電性微粒子と導電性樹脂を含んだゲート配線２’とゲート絶縁体層３が形成された基板１上に、金属薄膜のソース電極４およびドレイン電極５と無機導電性微粒子と導電性樹脂を含んだソース配線４’を形成した。次に、塗布法にて複数のトランジスタにわたってチャネル部９上に半導体層６を形成した。そして、図２に示した通り、半導体層６が形成された基板１上に層間絶縁体層７を塗布、露光、現像によって形成し、図３に示した通り、層間絶縁体層７の開口部１０を介して、ドレイン電極５と上部電極８が接続するよう、上部電極８を形成した。
【００３６】
ボトムゲート・ボトムコンタクト型の薄膜トランジスタ基板およびそれを用いた電子装置用基板の製造方法について更に詳細に説明する。まず、基板１は、材料としてポリエチレンナフタレート（ＰＥＮ）を用い、厚さを１２５ μｍとした。
【００３７】
ゲート電極２は、材料として銀（Ａｇ）を用い、スパッタ法により形成した。また、ゲート配線２’の無機導電性微粒子材料は、銀（Ａｇ）８０ｗｔ％と導電性樹脂としてポリアセチレンを用い、スクリーン印刷法により形成し１８０ ℃で１時間乾燥させて形成した。なお、本実施例および比較例における無機導電性微粒子材料の粒子径は１００ｎｍである。
【００３８】
ゲート絶縁体層３は、材料としてポリビニルフェノールをシクロヘキサノンに１０ｗｔ％溶解させた溶液を用い、当該溶液をダイコータ法により塗布し、１８０ ℃で１時間乾燥させて形成した。
【００３９】
ソース電極４およびドレイン電極５は、材料として銀（Ａｇ）を用い、スパッタ法により形成した。また、ソース配線４’は、無機導電性微粒子材料として銀（Ａｇ）８０ｗｔ％と導電性樹脂としてポリアセチレンを用い、スクリーン印刷法により形成し１８０ ℃で１時間乾燥させた。
【００４０】
ペンタフルオロチオフェノールを用いて気相法により自己組織化単分子膜層をソース電極４とドレイン電極５の全表面に形成した。
【００４１】
半導体層６の材料として、フルオレン−ビチオフェンコポリマー（Ｆ８Ｔ２）をテトラリンで１．０重量％になるように溶解した溶液を用いた。半導体層６は、インクジェット法を用いて形成した。
【００４２】
層間絶縁体層７の材料として感光性樹脂をＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）に１０重量％溶解させた溶液を用いた。層間絶縁体層７は、塗布、露光、現像を行うことで形成した。
【００４３】
上部電極８は、材料としてモリブデン（Ｍｏ）を用いてスパッタ法により形成した。
【００４４】
＜実施例２＞
ゲート配線２’とソース配線４’の無機導電性微粒子材料として銀（Ａｇ）６０ｗｔ％と導電性樹脂としてポリアセチレンを用いたこと以外は実施例１と同様とし、薄膜トランジスタ基板およびそれを用いた電子装置用基板を作製した。
【００４５】
＜比較例１＞
ゲート配線２’とソース配線４’が、無機導電性微粒子と導電性樹脂を含まず、銀（Ａｇ）の金属薄膜のみでスパッタで形成したこと以外は実施例１と同様とし、薄膜トランジスタ基板およびそれを用いた電子装置用基板を作製した。
【００４６】
＜比較例２＞
ソース電極４とドレイン電極５が、無機導電性微粒子（銀（Ａｇ））を８０ｗｔ％含む導電性樹脂（ポリアセチレン）で構成されたこと以外は実施例１と同様とし、薄膜トランジスタ基板およびそれを用いた電子装置用基板を作製した。
【００４７】
［評価方法］
（移動度１）
実施例１、２および比較例１、２で作製した薄膜トランジスタアレイ基板のＶｇ−Ｉｄを５０素子ずつ測定し、その結果から算出した移動度が、高分子半導体Ｐ３ＨＴを用いた素子の移動度の値（０．１ｃｍ２／Ｖｓ）を１とした場合、
４０素子以上が
移動度１以上であるものを◎、
移動度０．５以上、１未満であるものを〇、
移動度０．５未満であるものを△、
として評価した。
【００４８】
（移動度２）
曲率半径０．８ｍｍ金属性の円柱に巻き付けた、実施例１、２および比較例１、２で作製した薄膜トランジスタアレイ基板のＶｇ−Ｉｄを５０素子ずつ測定し、その結果から算出した移動度が、高分子半導体Ｐ３ＨＴを用いた素子の移動度の値（０．１ｃｍ２／Ｖｓ）を１とした場合、
４０素子以上が
移動度１以上であるものを◎、
移動度０．５以上、１未満であるものを〇、
移動度０．５未満であるものを△、
として評価した。
【００４９】
（光学顕微鏡観察）
曲率半径０．８ｍｍ金属性の円柱に３０秒間巻き付けた、実施例１、２および比較例１、２で作製した薄膜トランジスタアレイ基板を５０素子ずつ光学顕微鏡で観察し、ゲート配線およびソース配線にクラックが発生しなかった素子の数が、
４０素子以上であるものを◎、
３０素子以上あるものを〇、
３０素子未満であるものを△、
として評価した。
【００５０】
（総合評価）
いずれかの項目において△が１つでも含まれる条件は不合格とする。
【００５１】
［評価結果］
表１に移動度１、移動度２、光学顕微鏡観察、総合評価結果を示す。実施例１と実施例２では△がなく、良好な特性が得られた。一方で、比較例１では、移動度２および顕微鏡観察が△となり、良好な特性が得られず不合格となった。また、比較例２では、移動度１および移動度２が△となり、良好な特性が得られず不合格となった。比較例１では、金属製の円柱に巻き付けたことで、配線にクラックが生じたと考えられる。また比較例２では、電極に導電性樹脂が含まれているため、半導体層との接触抵抗が大きくなったためと考えられる。
【００５２】
【表１】
2020177988.tif 000003
【符号の説明】
【００５３】
１…基板
２…ゲート電極
２’…ゲート配線
３…ゲート絶縁体層
４…ソース電極
４’…ソース配線
５…ドレイン電極
６…半導体層
７…層間絶縁体層
８…上部電極
９…チャネル部
１０…層間絶縁体層の開口部
１００…薄膜トランジスタ基板
１０１、１０２…電子装置用基板
【図１】
2020177988.tif 000004
【図２】
2020177988.tif 000005
【図３】
2020177988.tif 000006