(57)【要約】【課題】装着先との間でより安定した通信を行うことができる電子基板を提供する。【解決手段】電子基板を、保存手段１と、出力手段２と、履歴保存手段３と、算出手段４と、制御手段５を備える構成とする。保存手段１は、自基板向けに出力される信号のレベルを自基板の装着先において調整する際の第１の設定値を保存する。出力手段２は、自基板の装着先からの要求に基づいて、第１の設定値を自基板の装着先に出力する。履歴保存手段３は、自基板の装着先との間に通信エラーが発生した際に、第１の設定値をエラー履歴として保存する。算出手段４は、信エラーが発生した際に、自基板の装着先から入力される信号の波形の解析結果に基づいて、通信エラーの発生を抑制する第２の設定値を算出する。制御手段５は、第２の設定値がエラー履歴に含まれていないとき、第２の設定値を用いて保存手段１に保存されている第１の設定値を更新する。【選択図】      図１
2020123112.tif 000002
【特許請求の範囲】
【請求項１】
自基板向けに出力される信号のレベルを自基板の装着先において調整する際の第１の設定値を保存する保存手段と、
前記自基板の装着先からの要求に基づいて、前記第１の設定値を前記自基板の装着先に出力する出力手段と、
前記自基板の装着先との間に通信エラーが発生した際に、前記第１の設定値をエラー履歴として保存する履歴保存手段と、
前記通信エラーが発生した際に、前記自基板の装着先から入力される信号の波形の解析結果に基づいて、前記通信エラーの発生を抑制する第２の設定値を算出する算出手段と、
前記第２の設定値が前記エラー履歴に含まれていないとき、前記第２の設定値を用いて前記保存手段に保存されている前記第１の設定値を更新する制御手段と
を備えることを特徴とする電子基板。
【請求項２】
前記自基板の装着先から入力される信号の波形を解析する波形解析手段をさらに備え、
前記算出手段は、前記波形解析手段による解析結果を基に前記第２の設定値を算出することを特徴とする請求項１に記載の電子基板。
【請求項３】
前記制御手段は、前記第２の設定値が前記エラー履歴に含まれているとき、最適な設定値が無いことを示す情報を出力することを特徴とする請求項１または２に記載の電子基板。
【請求項４】
前記通信エラーが発生したことを示す情報を前記自基板の装着先から取得するエラー情報取得手段をさらに備えることを特徴とする請求項１から３いずれかに記載の電子基板。
【請求項５】
請求項１から４いずれかに記載の電子基板を装着する基板装着手段と、
前記基板装着手段に装着された前記電子基板との間で信号の送受信を行う通信手段と、
前記電子基板に出力する信号のレベルを調整する信号調整手段と、
前記電子基板に前記信号のレベルを調整する際の設定値を要求し、前記電子基板から応答として受け取る前記第１の設定値を基に前記信号調整手段における前記信号のレベルの調整を制御する第２の制御手段と
を備えることを特徴とする電子装置。
【請求項６】
前記通信手段が前記電子基板との間で行う通信の異常の有無を監視する監視手段をさらに備え、
前記第２の制御手段は、前記監視手段が異常を検出した際に、前記電子基板に異常が生じたことを示す情報を送ることを特徴とする請求項５に記載の電子装置。
【請求項７】
複数の前記基板装着手段を備え、
前記第２の制御手段は、前記基板装着手段それぞれに装着された前記電子基板ごとに前記信号のレベルを調整する際の設定値を要求し、前記電子基板それぞれから受け取る前記第１の設定値を基に、前記信号のレベルの調整を前記電子基板ごとに制御することを特徴とする請求項５または６に記載の電子装置。
【請求項８】
基板の装着先において、前記基板向けに出力される信号のレベルを補正する際の第１の設定値を保存し、
前記基板の装着先からの要求に基づいて、前記第１の設定値を前記基板の装着先に出力し、
前記基板の装着先との間に通信エラーが発生した際に、前記第１の設定値をエラー履歴として保存し、
前記基板の装着先から入力される信号の波形の解析結果に基づいて前記通信エラーの発生を抑制する第２の設定値を算出し、
前記第２の設定値が前記エラー履歴に含まれていないとき、前記第２の設定値を用いて保存されている前記第１の設定値を更新することを特徴とする通信方法。
【請求項９】
前記基板の装着先から前記基板に前記信号のレベルを調整する際の設定値を要求し、前記基板から応答として受け取る前記第１の設定値を基に、前記基板の装着先において前記基板に出力する信号のレベルを調整することを特徴とすることを特徴とする請求項８に記載の通信方法。
【請求項１０】
前記基板の装着先において前記基板との間で行う通信の異常の有無を監視し、
前記基板の装着先において前記通信の異常を検出された際に、前記基板において前記第２の設定値が算出されることを特徴とする請求項８または９に記載の通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板間の通信に関するものであり、特に、信号品質を高める技術に関するものである。
【背景技術】
【０００２】
ＰＣＩ（Peripheral Component Interconnect）カードは、通信の信号品質を高めるため、信号を増幅する際の波形増幅初期値をプリセット値として保持している。ＰＣＩカードが接続されたサーバ等の基板に実装されたチップセットとＰＣＩカードは、起動の際の初期ハンドシェイク時に、プリセット値の情報を基にリンクトレーニングを行う。
【０００３】
プリセット値の情報は、各ＰＣＩカードにＰＣＩカードベンダが想定した固定の値が設定されている。しかし、ＰＣＩカードが使用される環境が変わった場合などには、プリセット値と最適な動作点との間にずれが生じ、通信エラーが発生することがある。例えば、ＰＣＩカードのプリセット値は、１枚を搭載した構成で動作することを前提に設定されている。しかし、ディスクアレイコントローラにＬＡＮ（Local Area Network）カードが複数、装着されている構成など、ＰＣＩカードが複数枚、装着されていることも多い。ＰＣＩカードが複数枚、装着されている環境では、ＰＣＩカードそれぞれは、他のＰＣＩカードのノイズの影響を受ける。そのような場合には、プリセット値が最適な値ではなくなり信号品質が劣化することで、ＰＣＩバスエラーの発生の要因になり得る。そのため、ＰＣＩカードの使用環境等が変化した場合にも、安定した通信を行うことができる技術があることが望ましい。そのような、ＰＣＩカードの通信を安定化させる技術としては、例えば、特許文献１のような技術が開示されている。
【０００４】
特許文献１は、ＰＣＩカード等が有する特性と、ＰＣＩカードを実装する環境との関係に起因して、データを送受信する際に発生するエラーを回避する技術に関するものである。特許文献１では、エラーが発生していない通信経路を選択することでエラーの回避が行われている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１７−１５１６８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の技術は次のような点で十分ではない。特許文献１の技術では、環境変動等によって通信エラーが発生した際に通信経路を変更することでエラーの発生を回避している。しかし、特許文献１の技術では、ＰＣＩカードと装着先の対応を変えられないような場合には、エラーの発生を回避することはできない。よって、特許文献１の技術は、環境等が変化した場合にも、装着先と安定した通信を行う技術としては十分ではない。
【０００７】
本発明は、上記の課題を解決するため、装着先との間でより安定した通信を行うことができる電子基板を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明の電子基板は、保存手段と、出力手段と、履歴保存手段と、算出手段と、制御手段を備えている。保存手段は、自基板向けに出力される信号のレベルを自基板の装着先において調整する際の第１の設定値を保存する。出力手段は、自基板の装着先からの要求に基づいて、第１の設定値を自基板の装着先に出力する。履歴保存手段は、自基板の装着先との間に通信エラーが発生した際に、第１の設定値をエラー履歴として保存する。算出手段は、通信エラーが発生した際に、自基板の装着先から入力される信号の波形の解析結果に基づいて、通信エラーの発生を抑制する第２の設定値を算出する。制御手段は、第２の設定値がエラー履歴に含まれていないとき、第２の設定値を用いて保存手段に保存されている第１の設定値を更新する。
【０００９】
本発明の通信方法は、基板向けに出力される信号のレベルを基板の装着先において補正する際の第１の設定値を保存する。本発明の通信方法は、基板の装着先からの要求に基づいて、第１の設定値を基板の装着先に出力する。本発明の通信方法は、基板の装着先との間に通信エラーが発生した際に、第１の設定値をエラー履歴として保存する。本発明の通信方法は、基板の装着先から入力される信号の波形の解析結果に基づいて通信エラーの発生を抑制する第２の設定値を算出する。本発明の通信方法は、第２の設定値がエラー履歴に含まれていないとき、第２の設定値を用いて保存されている第１の設定値を更新する。
【発明の効果】
【００１０】
本発明によると、装着先との間でより安定した通信を行うことができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態の構成の概要を示す図である。
【図２】本発明の第２の実施形態の構成の概要を示す図である。
【図３】本発明の第２の実施形態のチップセット部の構成を示す図である。
【図４】本発明の第２の実施形態のＢＭＣ部の構成を示す図である。
【図５】本発明の第２の実施形態のＰＣＩカードの構成を示す図である。
【図６】本発明の第２の実施形態のＯＳ部の構成を示す図である。
【図７】本発明の第２の実施形態の動作フローの概要を示す図である。
【図８】本発明の第２の実施形態の動作フローの概要を示す図である。
【図９】本発明の第２の実施形態の動作フローの概要を示す図である。
【図１０】本発明の第２の実施形態の他の構成の例を示す図である。
【図１１】本発明と対比した構成の情報処理装置の例を示す図である。
【図１２】本発明と対比した構成のＢＭＣ部の例を示す図である。
【図１３】本発明と対比した構成のＰＣＩカードの例を示す図である。
【図１４】本発明と対比した構成の情報処理装置の動作フローの概要を示す図である。
【図１５】本発明と対比した構成の情報処理装置の動作フローの概要を示す図である。
【発明を実施するための形態】
【００１２】
（第１の実施形態）
本発明の第１の実施形態について図を参照して詳細に説明する。図１は、本実施形態の電子基板の構成の概要を示したものである。本実施形態の電子基板は、保存手段１と、出力手段２と、履歴保存手段３と、算出手段４と、制御手段５を備えている。
【００１３】
保存手段１は、自基板向けに出力される信号のレベルを自基板の装着先において調整する際の第１の設定値を保存する。出力手段２は、自基板の装着先からの要求に基づいて、第１の設定値を自基板の装着先に出力する。履歴保存手段３は、自基板の装着先との間に通信エラーが発生した際に、第１の設定値をエラー履歴として保存する。算出手段４は、通信エラーが発生した際に、自基板の装着先から入力される信号の波形の解析結果に基づいて、通信エラーの発生を抑制する第２の設定値を算出する。制御手段５は、第２の設定値がエラー履歴に含まれていないとき、第２の設定値を用いて保存手段１に保存されている第１の設定値を更新する。
【００１４】
本実施形態の電子基板は、自基板向けに出力される信号のレベルを自基板の装着先において調整する際の第１の設定値を保存手段１において保存し、要求に基づいて自基板の装着先に出力手段２から出力している。また、本実施形態の電子基板は、通信エラーが発生した際に、算出手段４において、自基板の装着先から入力される信号の波形の解析結果に基づいて、エラーの発生を抑制する第２の設定値を算出している。本実施形態の電子基板は、通信エラーが発生した際の設定値を保存しているエラー履歴に第２の設定値が含まれていないときに、制御手段５において、第２の設定値を用いて保存手段１に保存されている第１の設定値を更新している。このように、波形の解析結果に基づいて算出した第２の設定値のうちエラー履歴の無い設定値を用いて第１の設定値を更新することで、電子基板向けに出力される信号のレベルを調整する際の第１の設定値を通信エラーが生じない値として設定することができる。その結果、本実施形態の電子基板を用いることで、電子基板と電子基板の装着先との間でより安定した通信を行うことができる。
【００１５】
（第２の実施形態）
本発明の第２の実施形態について図を参照して詳細に説明する。図２は、本実施形態の情報処理装置の構成の概要を示したものである。本実施形態の情報処理装置は、チップセット部１０と、ＢＭＣ（Base Management Controller）部２０と、ＰＣＩ（Peripheral Component Interconnect）カード３０と、ＯＳ（Operating System）部４０を備えている。
【００１６】
チップセット部１０およびＢＭＣ部２０は、それぞれ複数または単数の半導体装置で構成され、情報処理装置のマザーボード上に備えられている。チップセット部１０は、情報処理装置のマザーボード上のＣＰＵ（Central Processing Unit）、メモリおよびその他機器用のバスを互いに接続する機能を有する。ＢＭＣは、各機器の状態の監視および発生したイベントの記録等を行う機能を有する。
【００１７】
ＰＣＩカード３０は、情報処理装置のマザーボード上に備えられたスロットに装着され、ＰＣＩバスを介してチップセット部１０およびＢＭＣ部２０と信号の送受信を行う。本実施形態のＰＣＩカード３０は、チップセット部１０およびＢＭＣ部２０とＰＣＩ  Ｅｘｐｒｅｓｓ規格に基づいた通信を行う。また、ＯＳ部４０は、チップセット部１０上で動作する。
【００１８】
チップセット部１０の構成について説明する。図３は、本実施形態のチップセット部１０の構成を示したものである。チップセット部１０は、チップセット制御部１１と、ＰＣＩカード通信部１２と、信号調整部１３と、エラー監視部１４と、イベント通知部１５を備えている。
【００１９】
チップセット制御部１１は、ＰＣＩカード通信部１２を介してＰＣＩカード３０と通信を行う。チップセット制御部１１は、ＰＣＩカード３０と通信を行う際に、信号調整部１３を制御して信号を増幅する。また、チップセット制御部１１は、エラー監視部１４が通信エラーを検出したとき、通信エラーが生じたことを示す情報を、イベント通知部１５を介してＢＭＣ部２０に通知する。
【００２０】
ＰＣＩカード通信部１２は、ＰＣＩカード３０と通信を行う。信号調整部１３は、チップセット部１０の制御に基づいて、ＰＣＩカード通信部１２との通信に用いる信号の増幅を行う。エラー監視部１４は、ＰＣＩカード３０との通信を監視し、エラーの検出を行う。エラー監視部１４は、通信のエラーを検出した際に、エラーが生じたことを示す情報をチップセット制御部１１に送る。イベント通知部１５は、チップセット制御部１１の制御に基づいて通信エラーを検出された際に、通信エラーが生じたことを示す情報をＢＭＣ部２０に送信する。
【００２１】
ＢＭＣ部２０の構成について説明する。図４は、本実施形態のＢＭＣ部２０の構成を示したものである。ＢＭＣ部２０は、イベント制御部２１と、イベント検出部２２と、ＯＳイベント通知部２３と、ＰＣＩカードイベント通信部２４を備えている。
【００２２】
イベント制御部２１は、イベント検出部２２がイベントの発生を検出した際に、発生したイベントの情報をＯＳイベント通知部２３を介してＯＳ部４０に送る。また、イベント制御部２１は、イベント検出部２２がイベントの発生を検出した際に、発生したイベントの情報をＰＣＩカードイベント通信部２４を介してＰＣＩカード３０に送る。
【００２３】
イベント検出部２２は、イベントの発生の有無を監視し、イベントが発生した際に、イベントが発生したことを示す情報を発生したイベントの種類の情報を、イベント制御部２１に送る。ＯＳイベント通知部２３は、イベント制御部２１の制御に基づいてイベントが発生した際に、発生したイベントの情報をＯＳ部４０に送る。ＰＣＩカードイベント通信部２４は、イベント制御部２１の制御に基づいてイベントが発生した際に、発生したイベントの情報をＰＣＩカード３０に送る。
【００２４】
ＰＣＩカード３０の構成について説明する。図５は、本実施形態のＰＣＩカード３０の構成を示したものである。ＰＣＩ３０は、ＰＣＩカード制御部３１と、プリセット値保存部３２と、ＢＭＣイベント通信部３３と、エラー履歴保存部３４と、Ｅｙｅパターン解析部３５と、プリセット値変更部３６を備えている。
【００２５】
ＰＣＩカード制御部３１は、信号の増幅率の情報として保存されているプリセット値をプリセット値保存部３２から読み出す。ＰＣＩカード制御部３１は、ＢＭＣイベント通信部３３を介して、ＢＭＣ部２０から発生したイベントの情報を受け取り、イベントの発生を検出する。ＰＣＩカード制御部３１は、通信エラーのイベントが発生した情報を受け取ると、発生エラーの内容と通信エラーが生じた際のプリセット値を関連づけてエラー履歴保存部３４に保存する。ＰＣＩカード制御部３１は、Ｅｙｅパターン解析部３５において行われた通信に用いられている信号の波形の解析結果を基に、最適なプリセット値を算出する。ＰＣＩカード制御部３１は、算出したプリセット値を基に、プリセット値変更部３６を制御してプリセット値保存部３２に保存されているプリセット値を更新する。また、本実施形態のＰＣＩカード制御部３１の機能は、第1の実施形態の出力手段２、算出手段４および制御手段５の機能に相当する。
【００２６】
プリセット値保存部３２は、ＢＭＣ部２０とＰＣＩカード３０間の通信に用いる信号の増幅率を示す情報をプリセット値として保存している。また、本実施形態のプリセット値保存部３２の機能は、第１の実施形態の保存手段１の機能に相当する。
【００２７】
ＢＭＣイベント通信部３３は、ＢＭＣ部２０から発生したイベントの情報を受け取る。ＢＭＣイベント通信部３３は、発生したイベントの情報を、ＰＣＩカード制御部３１に送る。
【００２８】
エラー履歴保存部３４は、発生した通信エラーの内容と、通信エラーが発生した際のプリセット値の情報を関連づけてエラー履歴として保存している。プリセット値保存部３２およびエラー履歴保存部３４は、不揮発性の半導体記憶素子を用いて構成されている。また、本実施形態のエラー履歴保存部３４の機能は、第1の実施形態の履歴保存手段３の機能に相当する。
【００２９】
Ｅｙｅパターン解析部３５は、通信に用いている信号のＥｙｅパターンを解析する。Ｅｙｅパターン解析部３５は、Ｅｙｅパターンを解析結果の情報をＰＣＩカード制御部３１に送る。プリセット値変更部３６は、プリセット値が算出された際にＰＣＩカード制御部３１に制御に基づいて、プリセット値保存部３２に保存されているプリセット値を、新たに算出されたプリセット値を用いて更新する。
【００３０】
ＯＳ部４０の構成について説明する。図６は、本実施形態のＯＳ部４０の構成を示したものである。ＯＳ部４０は、ＯＳ制御部４１と、ドライバ制御部４２と、ＯＳイベント検出部４３と、ＯＳイベント表示部４４を備えている。
【００３１】
ＯＳ制御部４１は、ドライバ制御部４２を介してＰＣＩカード３０と通信を行う。ＯＳ制御部４１は、ＯＳイベント検出部４３を介してイベントの発生を検出すると、発生したイベントの情報をＯＳイベント表示部４４を介して表示する。
【００３２】
ドライバ制御部４２は、チップセット部１０との通信を行う。ＯＳイベント検出部４３は、発生したイベントの情報をＢＭＣ部２０から受け取る。ＯＳイベント検出部４３は、受け取ったイベントの情報を、ＯＳ制御部４１に送る。ＯＳイベント表示部４４は、ＯＳ制御部４１の制御に基づいて、発生したイベントの内容を示す表示データを生成する。ＯＳイベント表示部４４は、生成した表示データを出力しディスプレイ装置に表示する。
【００３３】
本実施形態の情報処理装置の動作について説明する。始めに、正常に稼動している際の動作について説明する。図７は、本実施形態の情報処理装置が起動し、信号の通信状態を監視するまでの動作フローを示したものである。
【００３４】
情報処理装置のマザーボードが起動すると、チップセットが起動する（ステップＳ１１）。チップセット部１０のチップセット制御部１１は、ＰＣＩカード通信部１２を介してＰＣＩカード３０に信号を増幅する際の設定値であるプリセット値の情報を要求する（ステップＳ１２）。
【００３５】
プリセット値の要求を受け取ると、ＰＣＩカード３０のＰＣＩカード制御部３１は、プリセット値保存部３２からプリセット値を読み出す(ステップＳ１３）。プリセット値を読み出すと、ＰＣＩカード制御部３１は、読み出したプリセット値をチップセット部１０に送る(ステップＳ１４）。
【００３６】
ＰＣＩカード通信部１２を介してプリセット値を受け取ると、チップセット制御部１１は、受け取ったプリセット値を設定値として信号の増幅率等を設定する（ステップＳ１５）。チップセット制御部１１は、信号調整部１３を制御し、ＰＣＩカード通信部１２からＰＣＩカード３０に出力する信号を受け取ったプリセット値に応じた設定値で増幅することで調整して出力する（ステップＳ１６）。
【００３７】
プリセット値に基づいた設定値で調整された信号の出力が開始されると、エラー監視部１４は、通信エラーの有無を監視する（ステップＳ１７）。
【００３８】
次に信号に異常が生じて通信エラーが発生した場合の動作について説明する。始めにプリセット値を算出した際に、算出したプリセット値を用いることによる保存されているプリセット値の更新が可能な場合について説明する。図８は、チップセット部１０とＰＣＩカード３０の間において、通信エラーが検出された際にプリセット値の算出が行われ、保存されているプリセット値が更新される際の動作フローを示した図である。
【００３９】
運用中に信号の送受信に異常が生じると、エラー監視部１４は、ＰＣＩカード３０との通信の異常をＰＣＩバスエラーとして検出する（ステップＳ２１）。エラー監視部１４は、例えば、あらかじめ設定された回数、同内容の通信エラーが発生した場合や通信の継続が不可能な通信エラーが発生した際に通信エラーが発生したと判断する。
【００４０】
ＰＣＩバスエラーを検出すると、エラー監視部１４は、ＰＣＩバスエラーが生じたことを示す情報を、チップセット制御部１１に送る。ＰＣＩバスエラーが生じたことを示す情報を受け取ると、チップセット制御部１１は、イベント通知部１５を介してＢＭＣ２０にＰＣＩバスエラーが発生したことを示す情報を送る（ステップＳ２２）。
【００４１】
ＢＭＣ部２０のイベント制御部２１は、イベント検出部２２を介してＰＣＩバスエラーが発生したことを示す情報を受け取る。ＰＣＩバスエラーが発生したことを示す情報を受け取ると、イベント制御部２１は、ＰＣＩバスエラーが発生したことを検知する。ＰＣＩバスエラーが発生したことを検知すると、イベント制御部２１は、ＰＣＩバスエラーが発生したことを示す情報をＯＳイベント通知部２３を介してＯＳ部４０に送る（ステップＳ２４）。また、イベント制御部２１は、ＰＣＩバスエラーが発生したことを示す情報を、ＰＣＩカードイベント通信部２４を介してＰＣＩカード３０にも送る（ステップＳ２６）。
【００４２】
ＯＳ部４０のＯＳ制御部４１は、ＯＳイベント検出部４３を介してＰＣＩバスエラーが生じたことを示す情報を受け取る。ＰＣＩバスエラーが生じたことを示す情報を受け取ると、ＯＳ制御部４１は、ＯＳイベント表示部４４にＰＣＩバスエラーが発生したことを示す情報の出力を要求する。
【００４３】
ＰＣＩバスエラーが発生したことを示す情報の出力の要求を受け取ると、ＯＳイベント表示部４４は、ＰＣＩバスエラーが発生したことを示す情報の表示データを生成し、ディスプレイ装置に出力する（ステップＳ２５）。ＰＣＩバスエラーが発生したことを示す情報の表示データを受け取ると、ディスプレイ装置は、ＰＣＩバスエラーが発生したことを示す情報を画面に表示し、作業者に通知する。
【００４４】
ＰＣＩカード３０のＰＣＩカード制御部３１は、ＢＭＣイベント通信部３３を介してＰＣＩバスエラーが発生したことを示す情報を受け取る。ＰＣＩバスエラーが生じたことを示す情報を受け取ると、ＰＣＩカード制御部３１は、エラー履歴保存部３４に、ＰＣＩバスエラーが生じたことを示す情報と、エラー発生時のプリセット値を関連づけてエラー履歴として保存する（ステップＳ２７）。
【００４５】
エラー履歴を保存すると、ＰＣＩカード制御部３１は、Ｅｙｅパターン解析部３５を制御して、信号の波形を解析する（ステップＳ２８）。ＰＣＩカード制御部３１は、例えば、ｙｅパターン解析部３５が抽出した信号のアイパターンと、あらかじめ設定されているマスクを比較し、信号の品質を評価する。ＰＣＩカード制御部３１は、アイマスクとアイパターンの差と、信号を増幅する際の設定値の補正量の関係をあらかじめ保存している。ＰＣＩカード制御部３１は、アイマスクとアイパターンの差と、信号を増幅する際の設定値の補正量の関係を基に、新たなプリセット値を算出する。
【００４６】
信号の波形を解析すると、ＰＣＩカード制御部３１は、信号の波形を基に、プリセット値を算出する（ステップＳ２９）。プリセット値を算出すると、ＰＣＩカード制御部３１は、算出したプリセット値をエラー履歴保存部３４に保存されているエラー履歴のプリセット値を比較する（ステップＳ３０）。
【００４７】
エラー履歴の中に、新たに算出したプリセット値と一致するデータがないとき、ＰＣＩカード制御部３１は、算出したプリセット値を最適なプリセット値として判断する。最適なプリセット値であると判断すると、ＰＣＩカード制御部３１は、最適なプリセット値であると判断したプリセット値を用いて、プリセット値保存部３２に保存されているプリセット値のデータを更新する（ステップＳ３１）。プリセット値が更新されると、再起動等が行われ、初期動作から再度、繰り返される。
【００４８】
次にプリセット値を算出した際に、算出したプリセット値がエラー履歴に保存されているデータと一致して使用できない場合について説明する。図９は、チップセット部１０とＰＣＩカード３０の間において、通信エラーが検出された際に算出したプリセット値が使用不可な場合における動作フローを示した図である。図９においてＰＣＩバスエラーを検出してからプリセット値を算出するまでの動作、すなわち、ステップＳ４１からステップＳ５０の動作は、図８におけるステップＳ２１からステップＳ３０と同様である。
【００４９】
ステップＳ５０において、エラー履歴の中に、新たに算出したプリセット値と一致するデータがあるとき、ＰＣＩカード制御部３１は、算出したプリセット値は使用不可であり、最適なプリセット値が無いと判断する。最適なプリセット値が無いと判断すると、ＰＣＩカード制御部３１は、ＢＭＣイベント通信部３３を介して、ＢＭＣ部２０に最適なプリセット値が無いことを示す情報を送る（ステップＳ５１）。
【００５０】
ＢＭＣ部２０のイベント制御部２１は、イベント検出部２２を介して最適なプリセット値が無いことを示す情報を受け取る。最適なプリセット値が無いことを示す情報を受け取ると、受け取った情報をＯＳイベント通知部２３を介してＯＳ部４０に送る（ステップＳ５２）。
【００５１】
ＯＳ部４０のＯＳ制御部４１は、ＯＳイベント検出部４３を介して最適なプリセット値が無いことを示す情報を受け取る。最適なプリセット値が無いことを示す情報を受け取ると、ＯＳ制御部４１は、ＯＳイベント表示部４４に最適なプリセット値が無いことを示す情報の出力を要求する。
【００５２】
最適なプリセット値が無いことを示す情報を受け取ると、ＯＳイベント表示部４４は、最適なプリセット値が無いことを示す情報の表示データを生成し、ディスプレイ装置に出力する（ステップＳ５３）。最適なプリセット値が無いことを示す情報の表示データを受け取ると、ディスプレイ装置は、最適なプリセット値が無いことを示す情報を画面に表示し、作業者に通知する。
【００５３】
図２では、ＰＣＩカード３０を1枚のみ装着されている構成を示したが、ＰＣＩカード３０は、複数、装着されていてもよい。図１０は、本実施形態の情報処理装置においてＰＣＩカード３０−１からＰＣＩカード３０−ＮまでのＮ枚のＰＣＩカードが装着されている場合を例を模式的に示した図である。
【００５４】
複数のＰＣＩカード３０が装着されている場合には、信号調整部１３による信号の調整のためのプリセット値は、ＰＣＩカード３０ごとに読み出されて設定される。また、通信エラーが生じた際に、通信エラーが生じたＰＣＩカード３０において波形の解析およびプリセット値の設定が行われる。そのような構成とすることで、ＰＣＩカード３０間で互いにノイズの影響を及ぼすことで最適なプリセット値がずれた場合においても、ＰＣＩカード３０ごとの最適なプリセット値を設定することができる。
【００５５】
図１１、図１２および図１３は、本実施形態と対比した構成の情報処理装置であるプリセット値の更新機能を有しない情報処理装置の構成の例を示した図である。また、図１４および図１５は、プリセット値の更新機能を有しない情報処理装置において、チップセット部とＰＣＩカードの間で通信エラーが発生した場合の動作例を示したものである。
【００５６】
図１１に示したＢＭＣ部５０は、イベント制御部５１と、イベント検出部５２と、ＯＳイベント通知部５３を備え、ＰＣＩカードイベント通信部を備えていない。また、図１２に示したＰＣＩカード６０は、ＰＣＩカード制御部６１と、プリセット値保存部６２を備え、波形の解析機能等のプリセット値を更新する機能を備えていない。このような構成の情報処理装置では、起動後および通信エラーが発生した際に、ステップＳ６１からステップＳ７５のような動作、すなわち、本実施形態のステップＳ１１からステップＳ２５と同様の動作を行って、ＰＣＩバスエラーの発生の通知のみを行う。
【００５７】
ＰＣＩバスエラーの発生の通知のみを行う情報処理装置では、エラーが発生した際にチップセットとＰＣＩカードの組み合わせを変えて対応するか、プリセット値の書き換えをＰＣＩカードごとに作業者が行う必要がある。一方で、本実施形態の情報処理装置は、ＰＣＩバスエラーが発生した場合に、波形の解析を行って最適なプリセット値を算出するため、通信エラーが発生するような環境でも、作業者によるＰＣＩカードの交換やプリセット値の更新作業を行わなくても動作を継続することができる。特に、複数のＰＣＩカードを装着している場合において、互いのノイズの影響を受けた場合などは、波形解析の結果を基にしたプリセット値の算出によって最適なプリセット値に微修正することで動作を継続できる可能性が高い。
【００５８】
本実施形態の情報処理装置は、運用中にチップセット部１０とＰＣＩカード３０間において通信エラーが発生した場合に、ＰＣＩカード３０において通信エラー発生時にチップセット部１０側から入力される信号の波形解析を行っている。また、本実施形態の情報処理装置は、ＰＣＩカード３０間において波形解析結果を基に最適なプリセット値を算出し、エラー履歴が無い場合に、算出したプリセット値を新たなプリセット値として保存している。そのような構成とすることで、情報処理装置は、再起動等を行った際に、通信エラーが発生しない状態で動作することができる。その結果、本実施形態の情報処理装置は、電子基板、すなわち、ＰＣＩカードと電子基板の装着先であるマザーボードのチップセットの間でより安定した通信を行うことができる。
【００５９】
第２の実施形態の情報処理装置では、通信エラーをＢＭＣ部がイベントとして検出してＯＳ部への通知をしているが、ＢＭＣ部が行っている機能をチップセットまたはＰＣＩカードが備える構成としてもよい。
【００６０】
第２の実施形態では、情報処理装置のマザーボードにＰＣＩカードが装着されている構成について説明したが、装着されている基板が設定値を保持し、装着先の基板が設定値を読み出して動作する構成であれば、情報処理装置とＰＣＩカード以外の構成に上記の技術を適用してもよい。
【符号の説明】
【００６１】
１    保存手段
２    出力手段
３    履歴保存手段
４    算出手段
５    制御手段
１０    チップセット部
１１    チップセット制御部
１２    ＰＣＩカード通信部
１３    信号調整部
１４    エラー監視部
１５    イベント通知部
２０    ＢＭＣ部
２１    イベント制御部
２２    イベント検出部
２３    ＯＳイベント通知部
２４    ＰＣＩカードイベント通信部
３０    ＰＣＩカード
３１    ＰＣＩカード制御部
３２    プリセット値保存部
３３    ＢＭＣイベント通信部
３４    エラー履歴保存部
３５    Ｅｙｅパターン解析部
３６    プリセット値変更部
４０    ＯＳ部
４１    ＯＳ制御部
４２    ドライバ制御部
４３    ＯＳイベント検出部
４４    ＯＳイベント表示部
５０    ＢＭＣ部
５１    イベント制御部
５２    イベント検出部
５３    ＯＳイベント通知部
６０    ＰＣＩカード
６１    ＰＣＩカード制御部
６２    プリセット値保存部
【図１】
2020123112.tif 000003
【図２】
2020123112.tif 000004
【図３】
2020123112.tif 000005
【図４】
2020123112.tif 000006
【図５】
2020123112.tif 000007
【図６】
2020123112.tif 000008
【図７】
2020123112.tif 000009
【図８】
2020123112.tif 000010
【図９】
2020123112.tif 000011
【図１０】
2020123112.tif 000012
【図１１】
2020123112.tif 000013
【図１２】
2020123112.tif 000014
【図１３】
2020123112.tif 000015
【図１４】
2020123112.tif 000016
【図１５】
2020123112.tif 000017
【手続補正書】
【提出日】令和2年5月20日(2020.5.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
自基板向けに出力される信号のレベルを自基板の装着先において調整する際の第１の設定値を保存する保存手段と、
前記自基板の装着先からの要求に基づいて、前記第１の設定値を前記自基板の装着先に出力する出力手段と、
前記自基板の装着先との間に通信エラーが発生した際に、前記第１の設定値をエラー履歴として保存する履歴保存手段と、
前記通信エラーが発生した際に、前記自基板の装着先から入力される信号の波形の解析結果に基づいて、前記通信エラーの発生を抑制する第２の設定値を算出する算出手段と、
前記第２の設定値が前記エラー履歴に含まれていないとき、前記第２の設定値を用いて前記保存手段に保存されている前記第１の設定値を更新する制御手段と
を備えることを特徴とする電子基板。
【請求項２】
前記自基板の装着先から入力される信号の波形を解析する波形解析手段をさらに備え、
前記算出手段は、前記波形解析手段による解析結果を基に前記第２の設定値を算出することを特徴とする請求項１に記載の電子基板。
【請求項３】
前記制御手段は、前記第２の設定値が前記エラー履歴に含まれているとき、最適な設定値が無いことを示す情報を出力することを特徴とする請求項１または２に記載の電子基板。
【請求項４】
前記通信エラーが発生したことを示す情報を前記自基板の装着先から取得するエラー情報取得手段をさらに備えることを特徴とする請求項１から３いずれかに記載の電子基板。
【請求項５】
請求項１から４いずれかに記載の電子基板を装着する基板装着手段と、
前記基板装着手段に装着された前記電子基板との間で信号の送受信を行う通信手段と、
前記電子基板に出力する信号のレベルを調整する信号調整手段と、
前記電子基板に前記信号のレベルを調整する際の設定値を要求し、前記電子基板から応答として受け取る前記第１の設定値を基に前記信号調整手段における前記信号のレベルの調整を制御する第２の制御手段と
を備えることを特徴とする電子装置。
【請求項６】
前記通信手段が前記電子基板との間で行う通信の異常の有無を監視する監視手段をさらに備え、
前記第２の制御手段は、前記監視手段が異常を検出した際に、前記電子基板に異常が生じたことを示す情報を送ることを特徴とする請求項５に記載の電子装置。
【請求項７】
複数の前記基板装着手段を備え、
前記第２の制御手段は、前記基板装着手段それぞれに装着された前記電子基板ごとに前記信号のレベルを調整する際の設定値を要求し、前記電子基板それぞれから受け取る前記第１の設定値を基に、前記信号のレベルの調整を前記電子基板ごとに制御することを特徴とする請求項５または６に記載の電子装置。
【請求項８】
電子基板向けに出力される信号のレベルを前記電子基板の装着先において補正する際の第１の設定値を前記電子基板の保存手段が保存し、
前記電子基板の装着先からの要求に基づいて、前記第１の設定値を前記電子基板の装着先に前記電子基板の出力手段が出力し、
前記電子基板の装着先との間に通信エラーが発生した際に、前記第１の設定値をエラー履歴として前記電子基板の履歴保存手段が保存し、
前記電子基板の装着先から入力される信号の波形の解析結果に基づいて前記通信エラーの発生を抑制する第２の設定値を前記電子基板の算出手段が算出し、
前記第２の設定値が前記エラー履歴に含まれていないとき、前記第２の設定値を用いて保存されている前記第１の設定値を前記電子基板の制御手段が更新することを特徴とする通信方法。
【請求項９】
前記信号のレベルを調整する際の設定値を前記電子基板の装着先の第２の制御手段が前記電子基板に要求し、前記電子基板から応答として受け取る前記第１の設定値を基に、前記電子基板に出力する信号のレベルを前記電子基板の装着先の第２の制御手段が調整することを特徴とすることを特徴とする請求項８に記載の通信方法。
【請求項１０】
前記電子基板の装着先と前記電子基板との間で行う通信の異常の有無を前記電子基板の装着先の監視手段が監視し、
前記電子基板の装着先の監視手段が前記通信の異常を検出した際に、前記電子基板の算出手段が前記第２の設定値を算出することを特徴とする請求項８または９に記載の通信方法。