(57)【要約】【課題】樹脂パッケージに封止される際の応力に対して、定電流値が容易に管理することが可能な定電流回路及び半導体装置を提供する。【解決手段】ドレインが定電流出力端子に接続されたディプリーション型のＮＭＯＳトランジスタと、ＮＭＯＳトランジスタと接地端子の間に設けられた抵抗素子とを備えた定電流回路であって、ディプリーション型のＮＭＯＳトランジスタは、並列に接続され電流方向が９０度に配置されたディプリーション型の第１及び第２のＮＭＯＳトランジスタで構成し、前記抵抗素子は、電流方向が９０度に配置された第１及び第２の抵抗で構成した。【選択図】図１
2020177393.tif 000002
【特許請求の範囲】
【請求項１】
ドレインが定電流出力端子に接続されたディプリーション型のＮＭＯＳトランジスタと、前記ＮＭＯＳトランジスタと接地端子の間に設けられた抵抗素子と、を備えた定電流回路であって、
前記ディプリーション型のＮＭＯＳトランジスタは、並列に接続され、電流方向が９０度に配置されたディプリーション型の第１及び第２のＮＭＯＳトランジスタで構成され、
前記抵抗素子は、電流方向が９０度に配置された第１及び第２の抵抗で構成された、
ことを特徴とする定電流回路。
【請求項２】
前記第１の抵抗と前記第２の抵抗は、前記第１及び第２のＮＭＯＳトランジスタのソースと接地端子の間に直列に接続された、
ことを特徴とする請求項１に記載の定電流回路。
【請求項３】
前記第１の抵抗と前記第２の抵抗は、前記第１及び第２のＮＭＯＳトランジスタのソースと接地端子の間に並列に接続された、
ことを特徴とする請求項１に記載の定電流回路。
【請求項４】
ドレインが定電流出力端子に接続されたディプリーション型のＮＭＯＳトランジスタと、前記ＮＭＯＳトランジスタと接地端子の間に設けられた抵抗素子と、を備えた定電流回路であって、
前記ディプリーション型のＮＭＯＳトランジスタは、ゲートが共通に接続され、電流方向が９０度に配置されたディプリーション型の第１及び第２のＮＭＯＳトランジスタで構成され、
前記抵抗素子は、電流方向が９０度に配置された第１及び第２の抵抗で構成され、
前記第１の抵抗は、前記第１のＮＭＯＳトランジスタのソースと接地端子の間に接続され、
前記第２の抵抗は、前記第２のＮＭＯＳトランジスタのソースと接地端子の間に接続された、
ことを特徴とする定電流回路。
【請求項５】
前記第１の抵抗は、前記第１のＮＭＯＳトランジスタと電流方向が等しく配置され、
前記第２の抵抗は、前記第２のＮＭＯＳトランジスタと電流方向が等しく配置された、
ことを特徴とする請求項４に記載の定電流回路。
【請求項６】
前記第１の抵抗は、前記第１のＮＭＯＳトランジスタと電流方向が９０度に配置され、
前記第２の抵抗は、前記第２のＮＭＯＳトランジスタと電流方向が９０度に配置された、
ことを特徴とする請求項４に記載の定電流回路。
【請求項７】
請求項１から６のいずれかに記載の定電流回路を備えた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流回路及びそれを備えた半導体装置に関する。
【背景技術】
【０００２】
従来から、ディプリーション型のＭＯＳトランジスタと直列に抵抗を備え、製造工程でＭＯＳトランジスタの閾値が変動しても安定した定電流が得られる定電流回路が知られている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−１９４８４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の定電流回路は、製造工程でのＭＯＳトランジスタの特製バラツキに対しては電流値の精度は管理されるが、樹脂パッケージに封止される際に応力が加わって特性がドリフトすることに対しては考慮されていない。
本発明は、樹脂パッケージに封止される際の応力に対して、定電流の精度を管理することが可能な定電流回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の定電流回路は、ドレインが定電流出力端子に接続されたディプリーション型のＮＭＯＳトランジスタと、前記ＮＭＯＳトランジスタと接地端子の間に設けられた抵抗素子と、を備え、前記ディプリーション型のＮＭＯＳトランジスタは、並列に接続され、電流方向が９０度に配置されたディプリーション型の第１及び第２のＮＭＯＳトランジスタで構成され、前記抵抗素子は、電流方向が９０度に配置された第１及び第２の抵抗で構成された、ことを特徴とする。
【発明の効果】
【０００６】
本発明の定電流回路によれば、ディプリーション型のＮＭＯＳトランジスタを並列に接続され、電流方向が９０度に配置された２つのディプリーション型のＮＭＯＳトランジスタで構成したため、樹脂パッケージに封止される際の応力に対して、定電流値が容易に管理することが可能となる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態の定電流回路の一例を示す回路図である。
【図２】本実施形態の定電流回路の他の例を示す回路図である。
【図３】本実施形態の定電流回路の他の例を示す回路図である。
【図４】本実施形態の定電流回路の他の例を示す回路図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、本発明の実施形態について説明する。
【０００９】
図１は、本発明の実施形態の定電流回路の一例を示す回路図である。
定電流回路１００は、ディプリーション型のＮＭＯＳトランジスタ１１と、ディプリーション型のＮＭＯＳトランジスタ１２と、抵抗２１と、抵抗２２と、を備える。
【００１０】
ＮＭＯＳトランジスタ１１とＮＭＯＳトランジスタ１２は、ドレインが共に電流出力端子２に接続され、ゲートは共に接地端子１に接続され、ソースは共に抵抗２１の一端に接続されている。即ち、ＮＭＯＳトランジスタ１１とＮＭＯＳトランジスタ１２は、電気的に並列に接続されている。抵抗２２は、一端が抵抗２１の他端に接続され、他端は接地端子１に接続されている。
【００１１】
ＮＭＯＳトランジスタ１１とＮＭＯＳトランジスタ１２は、半導体基板上に、電流が流れる方向、即ちドレイン−ソース方向が９０度に配置されている。同様に、抵抗２１と抵抗２２は、電流が流れる方向が９０度に配置されている。ここで、ＮＭＯＳトランジスタ１１と抵抗２１の電流が流れる方向をｘ方向（第一の方向）、ＮＭＯＳトランジスタ１２と抵抗２２の電流が流れる方向をｙ方向（第二の方向）とする。
【００１２】
上述のように構成された定電流回路１００について、樹脂パッケージに封止される際の応力に対する特性の変化について説明する。
【００１３】
樹脂パッケージに封止される半導体チップにおいて、チップ中心部分に加わる応力は、チップ表面をｘｙ平面とすると、ｘ成分応力σxxとｙ成分応力σyyの和（σxx＋σyy：等方性応力）に回路を構成する素子固有のピエゾ係数πを積算した、π（σxx＋σyy）が主要なドリフト量となって特性が変化する。
ピエゾ係数πは、厳密には、電流方向と応力ベクトルが平行な場合のπ//と、電流方向と応力ベクトルが垂直な場合のπ⊥に分解して検討する必要がある。
【００１４】
ＮＭＯＳトランジスタ１１と抵抗２１の電流が流れる方向がｘ方向なので、主要なドリフト量はπ//σxx＋π⊥σyyである。また、ＮＭＯＳトランジスタ１２と抵抗２２の電流が流れる方向がｙ方向なので、主要なドリフト量はπ⊥σxx＋π//σyyである。
従って、ＮＭＯＳトランジスタ１１とＮＭＯＳトランジスタ１２、及び抵抗２１と抵抗２２の特性の主要なドリフト量は（π//＋π⊥）（σxx＋σyy）となって等方性応力に比例する形式となる。
【００１５】
以上説明したように、定電流回路１００は、ＮＭＯＳトランジスタ１１とＮＭＯＳトランジスタ１２、及び抵抗２１と抵抗２２を９０度に配置することで、ｘ成分応力σxxとｙ成分応力σyyが各々独立にばらついたときにも、和がばらつかなければ主要なドリフト量は一定となる。このため、応力応答動作を見積もり易いという効果が得られる。
【００１６】
このように、定電流回路１００は、構成要素であるトランジスタと抵抗をそれぞれ９０°に配置したので、等方性応力に対して比例した定電流を出力することが可能となる。
【００１７】
図２は、本実施形態の定電流回路の他の例を示す回路図である。
定電流回路２００は、ディプリーション型のＮＭＯＳトランジスタ１１と、ディプリーション型のＮＭＯＳトランジスタ１２と、抵抗２１と、抵抗２２と、を備える。
【００１８】
定電流回路１００との違いは、抵抗２１と抵抗２２を電気的に並列に接続されている点である。即ち、並列に接続されたＮＭＯＳトランジスタ１１とＮＭＯＳトランジスタ１２、及び抵抗２１と抵抗２２が、それぞれ９０度に配置されている。
【００１９】
図３は、本実施形態の定電流回路の他の例を示す回路図である。
定電流回路３００は、ディプリーション型のＮＭＯＳトランジスタ１１と、ディプリーション型のＮＭＯＳトランジスタ１２と、抵抗２１と、抵抗２２と、を備える。
定電流回路２００との違いは、ＮＭＯＳトランジスタ１１と抵抗２１が直列に接続され、ＮＭＯＳトランジスタ１２と抵抗２２が直列に接続されている点である。即ち、直列に接続された電流方向が同じＮＭＯＳトランジスタ１１と抵抗２１、及び直列に接続された電流方向が同じＮＭＯＳトランジスタ１２と抵抗２２が、それぞれ９０度に配置されている。
【００２０】
図４は、本実施形態の定電流回路の他の例を示す回路図である。
定電流回路４００は、ディプリーション型のＮＭＯＳトランジスタ１１と、ディプリーション型のＮＭＯＳトランジスタ１２と、抵抗２１と、抵抗２２と、を備える。
【００２１】
定電流回路３００との違いは、直列に接続されたＮＭＯＳトランジスタと抵抗が、互いの電流方向が異なるように、それぞれ９０度に配置されている点である。
【００２２】
図２から図４に示した定電流回路２００、３００、４００は、図１の定電流回路１００と同様の効果を得ることが出来る。
【００２３】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、ディプリーション型のトランジスタは、ゲートが接地される例を示したが、閾値ＶＴＨを上回る基準電圧に接続されても構わない。
【００２４】
本発明の定電流回路は、例えば、ホール素子を備えた半導体（センサ）装置に使用すると好適である。ホール素子は、等方性応力に比例してその主要特性のドリフト量が決定される。従って、本発明の定電流回路は、樹脂パッケージに封止される際のホール素子の主要特性のドリフトを補正しようとするときに、利用価値が発揮される。
【符号の説明】
【００２５】
１    接地端子
２    電流出力端子
１１、１２    ディプリーション型トランジスタ
２１、２２    抵抗
１００、２００、３００、４００    定電流回路
【図１】
2020177393.tif 000003
【図２】
2020177393.tif 000004
【図３】
2020177393.tif 000005
【図４】
2020177393.tif 000006