(57)【要約】【課題】各半導体スイッチ素子が正常にオンオフすることができるかを、遮断動作をする前に判定することができる直流遮断装置を提供する。【解決手段】実施形態に係る直流遮断装置は、機械遮断器と、前記機械遮断器が遮断する前に、前記遮断電流を流しその後遮断する遮断回路と、前記機械遮断器および前記遮断回路の導通状態および遮断状態を制御する制御部と、を備える。前記遮断回路は、直列に接続された複数の半導体スイッチ素子と、前記制御部が生成する駆動信号を前記複数の半導体スイッチ素子のそれぞれに供給し、前記駆動信号が正常な場合に、前記複数の半導体スイッチ素子のそれぞれの確認信号を生成して送信する駆動回路と、を含む。前記制御部は、前記遮断電流を検出していない場合に、前記駆動信号を生成し前記複数の半導体スイッチ素子が同時にオンしないように供給し、前記確認信号を受信する。【選択図】図１
2020177875.tif 000002
【特許請求の範囲】
【請求項１】
機械遮断器と、
前記機械遮断器と並列に接続され、遮断電流を検出した前記機械遮断器が遮断する前に、前記遮断電流を流しその後遮断する遮断回路と、
前記機械遮断器および前記遮断回路の導通状態および遮断状態を制御する制御部と、
を備え、
前記遮断回路は、
直列に接続された自己消弧形の複数の半導体スイッチ素子と、
前記複数の半導体スイッチ素子と前記制御部との間に設けられ、前記制御部が生成する駆動信号を前記複数の半導体スイッチ素子を駆動する駆動電圧に変換して前記複数の半導体スイッチ素子のそれぞれに供給し、前記駆動電圧が正常に変換された場合に、前記複数の半導体スイッチ素子のそれぞれの確認信号を生成して、前記制御部に送信する駆動回路と、
を含み、
前記制御部は、前記遮断電流を検出していない場合に、前記駆動信号を生成し前記複数の半導体スイッチ素子が同時にオンしないように供給し、前記確認信号を受信する直流遮断装置。
【請求項２】
前記制御部は、前記複数の半導体スイッチ素子のそれぞれに対応する前記駆動信号を前記駆動回路に順次送信する請求項１記載の直流遮断装置。
【請求項３】
前記駆動回路は、前記駆動信号が非アクティブとなったことに応じて、前記確認信号を生成し送信する請求項１または２に記載の直流遮断装置。
【請求項４】
前記複数の半導体スイッチ素子のそれぞれは、ＩＧＢＴであり、
前記駆動回路は、前記複数の半導体スイッチ素子のそれぞれをターンオフするために前記複数の半導体スイッチ素子のゲート−エミッタ間に負の振幅を有する前記駆動電圧を印加し、
前記駆動回路は、前記負の振幅の駆動電圧に応じて前記確認信号を生成し送信する請求項３記載の直流遮断装置。
【請求項５】
前記制御部と前記駆動回路とはライトガイドによって接続された請求項１〜４のいずれか１つに記載の直流遮断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、直流遮断装置に関する。
【背景技術】
【０００２】
直流遮断装置は、直流では交流のようにゼロクロスしないため、遮断時のエネルギの処理をどのようにするか、さまざま方式が検討され、提案されている（たとえば特許文献１等）。
【０００３】
機械遮断器は、両端の電圧がゼロクロスしたときに遮断動作をすれば、アークが発生しないようにすることができる。半導体スイッチは、オフ時にアーク放電を生じないので、機械遮断器と組み合わせて、機械式遮断器の両端電圧がゼロクロスするまで遮断エネルギを転流する。
【０００４】
このような半導体スイッチは、機械遮断器に並列に設けられ、通常運転時には、オフ状態である。半導体スイッチは、オフ時に直流線路の電圧に応じた高電圧が印加されるため、遮断する直流線路の電圧に応じて半導体スイッチ素子を多数個直列接続して用いられる。
【０００５】
直流遮断装置が遮断動作を開始すると、直列に接続された半導体スイッチ素子は、すべて一旦オンして、その後ターンオフして遮断時のエネルギを処理する。直列接続された半導体スイッチ素子が、ほぼ同時にオンオフ動作をすることができないと、正常な転流動作をすることができず、機械遮断器を適切に遮断することができなくなる。
【０００６】
半導体スイッチ素子がオンオフすることができない要因はいくつかあるが、オンオフできないことを事前に検出することができれば、原因をあらかじめ点検し、修理等することができる。
【０００７】
しかし、直流遮断装置が遮断動作をしていない場合には、半導体スイッチ素子に電流が流れていないため、半導体スイッチ素子がオンオフできるか否かを判定することが困難である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１６−１２７０２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
実施形態は、各半導体スイッチ素子が正常にオンオフすることができるかを、遮断動作をする前に判定することができる直流遮断装置を提供する。
【課題を解決するための手段】
【００１０】
実施形態に係る直流遮断装置は、機械遮断器と、前記機械遮断器と並列に接続され、遮断電流を検出した前記機械遮断器が遮断する前に、前記遮断電流を流しその後遮断する遮断回路と、前記機械遮断器および前記遮断回路の導通状態および遮断状態を制御する制御部と、を備える。前記遮断回路は、直列に接続され、自己消弧形の複数の半導体スイッチ素子と、前記複数の半導体スイッチ素子と前記制御部との間に設けられ、前記制御部が生成する駆動信号を前記複数の半導体スイッチ素子を駆動する駆動電圧に変換して前記複数の半導体スイッチ素子のそれぞれに供給し、前記駆動電圧が正常に変換された場合に、前記複数の半導体スイッチ素子のそれぞれの確認信号を生成して、前記制御部に送信する駆動回路と、を含む。前記制御部は、前記遮断電流を検出していない場合に、前記駆動信号を生成し前記複数の半導体スイッチ素子が同時にオンしないように供給し、前記確認信号を受信する。
【発明の効果】
【００１１】
本実施形態では、各半導体スイッチ素子が正常にオンオフすることができるかを、遮断動作をする前に判定することができる直流遮断装置が実現される。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係る直流遮断装置の主要部を例示するブロック図である。
【図２】図２（ａ）は、実施形態の直流遮断装置を例示するブロック図である。図２（ｂ）は、図２（ａ）の直流遮断装置を備えた直流送電システムを例示するブロック図である。
【図３】実施形態の直流遮断装置の動作を説明するための模式的なタイミングチャートの例である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。
【００１４】
図１は、実施形態に係る直流遮断装置の主要部を例示するブロック図である。
図１に示すように、実施形態の直流遮断装置１０は、半導体スイッチ回路２１と、駆動回路１２２ａ〜１２２ｄと、を備える。半導体スイッチ回路２１は、主端子２１ａ，２１ｂを含む。主端子２１ａは、後に詳述するが、直流送電線等の直流線の高電位側に接続され、主端子２１ｂは低電位側に接続される。半導体スイッチ回路２１は、複数の半導体スイッチ素子１２１ａ〜１２１ｄを含んでおり、複数の半導体スイッチ素子１２１ａ〜１２１ｄは、直列に接続されている。
【００１５】
複数の半導体スイッチ素子１２１ａ〜１２１ｄは、自己消弧形半導体素子であり、同一の定格、特性を有する素子でよい。半導体スイッチ素子１２１ａ〜１２１ｄは、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。つまり、半導体スイッチ素子１２１ａのエミッタ（Ｅ）端子には、半導体スイッチ素子１２１ｂのコレクタ端子（Ｃ）が接続され、半導体スイッチ素子１２１ｂのエミッタ端子（Ｅ）には、半導体スイッチ素子１２１ｃのコレクタ端子（Ｃ）が接続され、半導体スイッチ素子１２１ｃのエミッタ端子（Ｅ）には、半導体スイッチ素子１２１ｄのコレクタ端子（Ｃ）が接続されている。
【００１６】
たとえば、半導体スイッチ回路２１は、圧接型半導体素子を積層するように接続した半導体スタックである。１つの半導体スタックは、印加される電圧に応じて、４つの半導体スイッチ素子を含む場合に限らず、５つ以上とされ、３つ以下とされる。隣接して配置された半導体スイッチ素子の間に放熱のためにヒートシンクを設けてもよい。また、上述のように構成された半導体スタックは、複数個、直列に接続されてもよい。
【００１７】
駆動回路（図上、Ｄ１〜Ｄ４と表記）１２２ａ〜１２２ｄは、半導体スイッチ素子１２１ａ〜１２１ｄに対応して設けられている。つまり、駆動回路１２２ａは、半導体スイッチ素子１２１ａに接続され、駆動回路１２２ｂは、半導体スイッチ素子１２１ｂに接続され、駆動回路１２２ｃは、半導体スイッチ素子１２１ｃに接続され、駆動回路１２２ｄは、半導体スイッチ素子１２１ｄに接続されている。半導体スイッチの直列個数が異なる場合には、駆動回路は、半導体スイッチの個数に応じて設けられる。
【００１８】
駆動回路１２２ａ〜１２２ｄは、半導体スイッチ素子１２１ａ〜１２１ｄのそれぞれのゲート端子（Ｇ）およびエミッタ端子（Ｅ）に接続されている。
【００１９】
駆動回路１２２ａ〜１２２ｄは、図示しないが、それぞれ正負の電源が供給されている。正電源は、たとえば＋ＶＧを出力する電源であり、負電源は、たとえば−ＶＧを出力する電源である。＋ＶＧは、半導体スイッチ素子１２１ａ〜１２１ｄのしきい値電圧よりも十分高い電圧である。−ＶＧは、半導体スイッチ素子１２１ａ〜１２１ｄのしきい値電圧よりも十分低い電圧であり、半導体スイッチ素子１２１ａ〜１２１ｄのゲートに蓄積された電荷を急速に放電するために印加される。正負の電源の電圧の絶対値は異なっていてもよい。
【００２０】
駆動回路１２２ａ〜１２２ｄは、アクティブな駆動信号が入力されると、ゲート−エミッタ間に＋ＶＧの電圧をそれぞれ出力する。半導体スイッチ素子１２１ａ〜１２１ｄは、ゲート−エミッタ間に＋ＶＧの電圧が印加されるのでオンする。駆動回路１２２ａ〜１２２ｄは、駆動信号が非アクティブとなると、ゲート−エミッタ間にあらかじめ設定した時間にわたって−ＶＧの電圧を出力する。半導体スイッチ素子１２１ａ〜１２１ｄは、ゲート−エミッタ間に−ＶＧの電圧が印加されるのでターンオフする。
【００２１】
なお、駆動信号がアクティブであるとは、たとえばハイレベルの論理を有する信号であり、非アクティブであるとは、ローレベルの論理を有する信号である。アクティブをローレベルとし、非アクティブをハイレベルとしてももちろんよい。アクティブの信号を特定の値を有する信号に対応させ、非アクティブの信号を無信号やハイインピーダンスの信号に対応させるようにしてもよい。
【００２２】
駆動回路１２２ａ〜１２２ｄは、制御部６０に接続されている。上述のように、各駆動回路１２２ａ〜１２２ｄは、互いに電気的に絶縁されているので、駆動回路１２２ａ〜１２２ｄと制御部６０との接続には、ライトガイドが用いられる。ライトガイドは、制御部６０から駆動回路１２２ａ〜１２２ｄにそれぞれ信号を送信する送信用のライトガイド３１ａ〜３１ｄおよび制御部６０が駆動回路１２２ａ〜１２２ｄから受信する信号のためのライトガイド３２ａ〜３２ｄである。つまり、ライトガイドは、制御部６０と駆動回路１２２ａ〜１２２ｄとの間に送受信用にそれぞれ１本ずつ設けられている。
【００２３】
制御部６０は、テスト用の駆動信号Ｇ１〜Ｇ４を生成して、ライトガイド３１ａ〜３１ｄを介して、たとえば順次駆動回路１２２ａ〜１２２ｄに送信する。
【００２４】
駆動回路１２２ａ〜１２２ｄは、駆動信号Ｇ１〜Ｇ４に応じて、正の振幅＋ＶＧを有する駆動電圧を半導体スイッチ素子１２１ａ〜１２１ｄのゲート−エミッタ間にそれぞれ印加する。駆動回路１２２ａ〜１２２ｄは、駆動信号Ｇ１〜Ｇ４が非アクティブになると、負の振幅−ＶＧを有する駆動電圧を半導体スイッチ素子１２１ａ〜１２１ｄのゲート−エミッタ間にそれぞれ印加するとともに、負の振幅の駆動電圧に応じた逆電圧印加確認信号Ｒ１〜Ｒ４を生成する。
【００２５】
制御部６０は、駆動回路１２２ａ〜１２２ｄが生成する逆電圧印加確認信号Ｒ１〜Ｒ４を受信する。制御部６０は、適切なタイミングで、正常な逆電圧印加確認信号Ｒ１〜Ｒ４を受信することによって、送信用のライトガイド３１ａ〜３１ｄ、受信用のライトガイド３２ａ〜３２ｄ、駆動回路１２２ａ〜１２２ｄ、および半導体スイッチ素子１２１ａ〜１２１のいずれにも異常がないと判定する。
【００２６】
逆電圧印加確認信号Ｒ１〜Ｒ４のいずれかの受信タイミングに異常があったり、受信できなかったりした場合には、その系統の送信用のライトガイド、受信用のライトガイド、駆動回路または半導体スイッチ素子のいずれかに不具合が生じていると判定される。
【００２７】
駆動回路１２２ａ〜１２２ｄは、図示しないが、たとえば送信用のフォトカプラおよび受信用のフォトダイオードを含んでいる。送信用のフォトカプラは、送信用のライトガイド３１ａ〜３１ｄの発光に応じて点灯する受光用フォトダイオードと、この受光用フォトダイオードの発光に応じて、正負の駆動電圧を生成して出力するフォトトランジスタを含む論理回路とを含んでいる。受信用のフォトダイオードは、負の振幅−ＶＧの駆動電圧に応じて発光するように設けられている。駆動回路１２２ａ〜１２２ｄは、上述した機能を充足するように構成されていればよく、他の構成であってももちろんよい。
【００２８】
図２（ａ）は、実施形態の直流遮断装置を例示するブロック図である。図２（ｂ）は、図２（ａ）の直流遮断装置を備えた直流送電システムを例示するブロック図である。
図２（ａ）には、より具体的な直流遮断装置１０の構成例が示されている。図２（ａ）に示すように、実施形態の直流遮断装置１０は、遮断回路２０と、機械遮断器５０と、を備える。遮断回路２０は、上述した半導体スイッチ回路２１と、駆動回路１２２ａ〜１２２ｄと、を備えている。直流遮断装置１０は、このほか、主スイッチ回路４０と、制御部６０と、をさらに備える。
【００２９】
主スイッチ回路４０および機械遮断器５０は、直列に接続されている。主スイッチ回路４０および機械遮断器５０の直列回路は、端子１１ａ，１１ｂ間に接続されている。
【００３０】
主スイッチ回路４０は、たとえばＩＧＢＴ等の自己消弧型の半導体素子である。主スイッチ回路４０は、通常には導通しており、直流送電線等の直流線路において短絡事故等を生じた場合には、遮断される。なお、主スイッチ回路４０は、この例のように遮断後には、遮断電流は、遮断回路２０に流れ、両端に高電圧が印加されないので、多くの場合には、直列数は１つとされる。
【００３１】
機械遮断器５０は、通常には閉じており、直流線路において短絡事故等を生じた場合には、遮断電流が半導体スイッチ回路２１に転流された後に開放される。機械遮断器５０は、たとえば真空遮断器である。
【００３２】
遮断回路２０は、主スイッチ回路４０および機械遮断器５０の直列回路に並列に接続されている。遮断回路２０の半導体スイッチ回路２１は、通常には遮断されている。半導体スイッチ回路２１は、直流線路２において短絡事故等を生じた場合に、導通した後遮断される。
【００３３】
遮断回路２０は、上述した半導体スイッチ回路２１を含んでいる。半導体スイッチ回路２１は、主端子２１ａ，２１ｂを介して端子２２ａ，２２ｂに接続されている。主端子２１ａ，２１ｂと端子２２ａ，２２ｂとは、直接接続されていてもよいし、インダクタンス等が接続されていてもよい。
【００３４】
遮断回路２０は、半導体スイッチ回路２１のほか、スナバ回路２３およびアレスタ２６を含んでいる。スナバ回路２３は、たとえば半導体スイッチ素子１２１ａ〜１２１ｄのそれぞれに接続されており、半導体スイッチ回路２１に印加される転流エネルギを蓄積する。アレスタ２６は、スナバ回路２３で回収し切れなかった転流エネルギを吸収する。
【００３５】
制御部６０は、端子１１ｃを介して、電流検出器３（図２（ｂ））に接続されている。制御部６０は、端子１１ｄを介して、上位制御装置１００（図２（ｂ））に接続されている。制御部６０は、電流検出器３や上位制御装置１００からの信号や指令にもとづいて動作する。
【００３６】
図２（ｂ）に示すように、直流遮断装置１０は、直流回路１ａ，１ｂの間の直流線路２に直列に接続されて用いられる。直流回路１ａ，１ｂは、たとえば電力系統等の交流電圧を直流電圧に変換する交直電力変換器や、太陽光発電パネル、蓄電池等の直流電源等である。直流回路１ａ，１ｂは、直流電源で動作する直流負荷を含んでもよい。直流線路２は、たとえば直流送電線である。直流線路２には、電流検出器３が設けられており、直流遮断装置１０は、電流検出器３によって検出された電流値Ｉｓを入力して、電流値Ｉｓがあらかじめ設定されたしきい値以上の場合に、遮断動作を開始する。
【００３７】
制御部６０は、少なくとも３つの動作モードを有する。動作モードの１つは、遮断回路テストモードである。遮断回路テストモードは、直流遮断装置１０が通常の状態、つまり、直流線路に直流電流が正常に流れることができる状態において実行される。遮断回路テストモードは、遮断回路２０の各半導体スイッチ素子が正常にオンオフできるか否かをテストするモードである。
【００３８】
遮断回路テストモードは、たとえば端子１１ｄを介して、上位制御装置１００からテスト指令を受信することによって、開始される。テスト指令を受信する場合に限らず、制御部６０にあらかじめ設定された期間ごとに遮断回路テストモードを開始するようにしてもよい。
【００３９】
遮断回路テストモードは、動作を終了した場合には、たとえばテストの結果を端子１１ｄを介して、上位制御装置１００に送信する。テストの結果を取得するごとに制御部６０に結果を記憶し、上位制御装置１００からリクエストがあった場合に、結果を送信するようにしてもよい。
【００４０】
遮断回路テストモードでは、制御部６０は、主スイッチ回路４０および機械遮断器５０を閉じるように、遮断信号Ｓ１，Ｓ２を主スイッチ回路４０および機械遮断器５０に供給する。また、制御部６０は、遮断回路２０の各半導体スイッチ素子に対応する駆動回路に順次テスト用の遮断信号Ｓ３を送信する。遮断信号Ｓ３は、半導体スイッチ素子の直列数に応じて設定される。この場合、遮断信号Ｓ３は、上述したテスト用の駆動信号Ｇ１〜Ｇ４であり、順次生成され、駆動回路１２２ａ〜１２２ｄに送信される。
【００４１】
テスト用の駆動信号である遮断信号は、半導体スイッチ素子が同時にオンして、半導体スイッチ回路２１が導通しないように生成して送信すればよく、１つずつ順次駆動回路に送信する場合に限らず、２つずつ同時に送信する等してもよい。
【００４２】
遮断信号Ｓ３は、テスト用の駆動信号に応じて、制御部６０が駆動回路から受信する逆電圧印加確認信号である。つまり、遮断信号Ｓ３は、送受信用のｎ組の信号からなる。
【００４３】
制御部６０は、ｎ本のテスト用の駆動信号を送信した後、適切なタイミングでｎ本の逆電圧印加確認信号を受信した場合には、遮断回路２０および制御部６０から遮断回路２０までの通信経路に異常がないと判定することができる。
【００４４】
動作モードの残りの２つは、通常動作モードおよび遮断モードである。通常動作モードでは、制御部６０は、主スイッチ回路４０および機械遮断器５０を閉じるように、遮断信号Ｓ１，Ｓ２を主スイッチ回路４０および機械遮断器５０に供給する。また、制御部６０は、遮断信号Ｓ３をすべての半導体スイッチ素子がオフするように遮断回路２０に供給する。通常動作モードでは、ｎ組の遮断信号Ｓ３は、各半導体スイッチ素子がほぼ同時にオンし、ほぼ同時にオフするように生成され、遮断回路に送信される。
【００４５】
制御部６０は、電流検出器３に流れる電流値Ｉｓがしきい値以上であると判定された場合には、動作モードを、通常動作モードまたは遮断回路テストモードから遮断モードに切り替える。まず、制御部６０は、主スイッチ回路４０を遮断するように遮断信号Ｓ１を生成して、主スイッチ回路４０に供給するとともに、遮断回路２０をオンするようにｎ本の遮断信号Ｓ３を遮断回路２０に供給する。
【００４６】
その後、制御部６０は、適切なタイミングで、遮断回路２０をオフするように遮断信号を供給し、さらにその後、機械遮断器５０を遮断するように遮断信号Ｓ１を機械遮断器５０に供給する。
【００４７】
遮断回路テストモードを実行中に、制御部６０がしきい値を超える電流が流れたことを感知した場合には、好ましくは、遮断回路テストモードにかかわらず、遮断モードに移行する。
【００４８】
なお、実施形態の直流遮断装置１０は、半導体スイッチ回路２１を備えていればよく、上述の図２（ａ）の構成例に限らない。また、直流遮断装置が電流検出器を含んでいてもよいし、直流遮断装置が制御部を含まず、たとえば、交直電力変換器を制御する制御装置によって、遮断制御を行うようにしてもよい。
【００４９】
実施形態の直流遮断装置１０の動作について説明する。
図３は、実施形態の直流遮断装置の動作を説明するための模式的なタイミングチャートの例である。
図３の最上段の図は、送信用のライトガイド３１ａを介して制御部６０から送信されるテスト用の駆動信号Ｇ１である。
図３の２段目の図は、駆動回路１２２ａが出力する駆動電圧ＶＧＥ１の波形であり、半導体スイッチ素子１２１ａのゲート−エミッタ間に印加される電圧を表している。
図３の３段目の図は、受信用のライトガイド３２ａを介して、制御部６０が駆動回路１２２ａから受信する逆電圧印加確認信号Ｒ１である。
図３の４段目の図は、送信用のライトガイド３１ｂを介して制御部６０から送信されるテスト用の駆動信号Ｇ２である。
図３の５段目の図は、駆動回路１２２ｂが出力する駆動電圧ＶＧＥ２の波形であり、半導体スイッチ素子１２１ｂのゲート−エミッタ間に印加される電圧を表している。
図３の６段目の図は、受信用のライトガイド３２ｂを介して、制御部６０が駆動回路１２２ｂから受信する逆電圧印加確認信号Ｒ２である。
これに限るものではないが、この例では、制御部６０は、Ｇ１、Ｇ２、Ｇ３、Ｇ４の順で信号を送信し、Ｒ１、Ｒ２、Ｒ３、Ｒ４の順に信号を受信するものとする。
【００５０】
制御部６０はテスト用の駆動信号Ｇ１を生成して送信し、時刻ｔ１において、駆動回路１２２ａは、駆動信号Ｇ１を受信する。駆動回路１２２ａは、受信した駆動信号Ｇ１を正の振幅＋ＶＧを有する駆動電圧ＶＧＥ１に変換して半導体スイッチ素子１２１ａに印加する。
【００５１】
時刻ｔ２において、駆動信号Ｇ１が非アクティブとなる。これに応じて、駆動回路１２２ａは、時刻ｔ３まで負の振幅−ＶＧを有する駆動電圧ＶＧＥ１を半導体スイッチ素子１２１ａに印加する。
【００５２】
駆動回路１２２ａは、駆動電圧ＶＧＥ１に応じて、時刻ｔ２〜ｔ３までアクティブの逆電圧印加確認信号Ｒ１を生成して、制御部６０に送信する。
【００５３】
制御部６０は、駆動信号Ｇ１に続いて、駆動信号Ｇ２を生成して駆動回路１２２ｂに送信し、時刻ｔ４において、駆動回路１２２ｂは駆動信号Ｇ２を受信する。駆動回路１２２ｂは、受信した駆動信号Ｇ２を正の振幅＋ＶＧを有する駆動電圧ＶＧＥ２に変換して半導体スイッチ素子１２１ｂに印加する。
【００５４】
駆動回路１２２ｂは、駆動電圧ＶＧＥ２に応じて、時刻ｔ５〜ｔ６までアクティブの逆電圧印加確認信号Ｒ２を生成して、制御部６０に送信する。
【００５５】
以降も同様に、制御部６０は、他の系統に対しても駆動信号Ｇｎを生成して駆動回路に送信し、駆動信号Ｇｎを受信した駆動回路は、駆動電圧ＶＧＥｎに変換して半導体スイッチ素子に印加する。半導体スイッチ素子に負の振幅−ＶＧを有する駆動電圧ＶＧＥｎが印加されて、制御部６０は、それに応じて生成され送信された逆電圧印加確認信号Ｒｎを受信できれば、遮断回路２０および制御部６０から遮断回路２０までの通信経路に異常がないと判定される。
【００５６】
たとえば、図１の最上段の送信用のライトガイド３１ａやその送受信のための変換素子に異常がある場合には、時刻ｔ１等で駆動信号Ｇ１等が制御部６０から遮断回路２０に送信されない。そのため、駆動電圧ＶＧＥ１等も図示のように生成されないので、制御部６０は逆電圧印加確認信号Ｒ１等を適切なタイミング、つまり図示の時刻ｔ２等で受信することができない。
【００５７】
送信用のライトガイド３１ａやその送受信のための変換素子が正常であっても、駆動回路１２２ａや半導体スイッチ素子１２１ａに異常がある場合には、駆動電圧ＶＧＥ１の波形が異常となり、制御部６０は、逆電圧印加確認信号Ｒ１を適切なタイミングで受信することができない。
【００５８】
また、送信用のライトガイド３１ａ、駆動回路１２２ａおよび半導体スイッチ素子１２１ａが正常であっても、受信用のライトガイド３２ａに異常がある場合には、制御部６０は逆電圧印加確認信号Ｒ１を受信することができない。
【００５９】
このように、実施形態の直流遮断装置１０では、制御部６０がテスト用の駆動信号を生成して送信し、その後適切なタイミングで逆電圧印加確認信号を受信できるか否かによって、遮断回路２０および制御部６０から遮断回路２０までの通信経路の異常の有無を判定することができる。
【００６０】
実施形態の直流遮断装置１０の効果について説明する。
実施形態の直流遮断装置１０では、遮断回路テストモードを備えた制御部６０を有している。遮断回路テストモードは、直流線路に直流電流が流れ得る通常の動作状態において、実行される。遮断回路テストモードをたとえば定期的に実行することによって、遮断回路２０および制御部６０から遮断回路２０までの通信経路の異常の有無を判定することができる。直流送電線等の地絡事故等は、不特定なタイミングで予期せず生じ得るものである場合も多いので、あらかじめ直流遮断装置１０の不具合を発見し、あらかじめ修理等することによって、このような事故に確実に対応することができるようになる。
【００６１】
電力変換装置の主回路のように、常時電流が流れている回路の場合には、流れている電流を検出したり、充電されたコンデンサの両端の電圧を検出したりすること等によって、回路の異常を容易に検出することができる。しかしながら、直流遮断装置１０の遮断回路２０は、通常には、オフしており、電流が流れることがないので、半導体スイッチ素子１２１ａ〜１２１ｄ等の異常を検出することが困難であった。
【００６２】
これに対して、実施形態の直流遮断装置１０では、半導体スイッチ素子１２１ａ〜１２１ｄを含む駆動のための通信経路の信号の異常の有無を判定するので、無駄に遮断回路２０に電流等を流すことなく、異常の有無をあらかじめ判定することができる。
【００６３】
上述した駆動回路１２２ａ〜１２２ｄの機能、すなわち駆動信号Ｇ１〜Ｇ４に応じて出力された駆動電圧ＶＧＥ１〜ＶＧＥ４が正常であるか否かを判定するための逆電圧印加確認信号Ｒ１〜Ｒ４を生成して、制御部６０に送信する機能は、すでに実装されている場合がある。そのような場合には、遮断回路テストモードを実装するには、通常動作モード時に、順次、つまり同時でなく各半導体スイッチ素子１２１ａ〜１２１ｄをオンオフさせるようにプログラムを変更すればよく、容易に実装することができる。
【００６４】
以上説明した実施形態によれば、半導体スイッチ素子へのサージ電圧を抑制する直流遮断装置を実現することができる。
【００６５】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００６６】
１ａ，１ｂ  直流回路、２  直流線路、３  電流検出器、１０  直流遮断装置、２０  遮断回路、２１  半導体スイッチ回路、２３  スナバ回路、２６  アレスタ、３１ａ〜３２ｄ  ライトガイド、４０  主スイッチ回路、５０  機械遮断器、６０  制御部、１００  上位制御装置、１２１ａ〜１２１ｄ  半導体スイッチ素子、１２２ａ〜１２２ｄ  駆動回路
【図１】
2020177875.tif 000003
【図２】
2020177875.tif 000004
【図３】
2020177875.tif 000005