(57)【要約】【課題】小型化、低損失、及び広帯域を実現する。【解決手段】ＭＭＩＣ１において、第１配線層１１は、第１電極部１１ａ及び配線部１１ｂを有し、第２配線層１２は、互いに電気的に独立した第２電極部１２ａ及びランド部１２ｂ，１２ｂ，１２ｃ，１２ｃを有し、第３配線層１３は、第３電極部１３ａ及び該第３電極部１３ａに連続するパッド部１３ｂを有し、第２電極部１２ａ及び第１電極部１１ａと絶縁体層２１とによって第１ＭＩＭキャパシタ１０１が形成され、第２電極部１２ａ及び第３電極部１３ａと、絶縁体層２２とによって、第１ＭＩＭキャパシタ１０１と重なる第２ＭＩＭキャパシタ１０２が形成され、第１ＭＩＭキャパシタ１０１及び第２ＭＩＭキャパシタ１０２は、平面視すると台形状に形成されており、第３電極部１３ａは、下底部１３ｖにおいて第１電極部１１ａに接続される第１ビア１３１，１３１を有する。【選択図】図１
2020123606.tif 000002
【特許請求の範囲】
【請求項１】
基板側から順に第１配線層、第２配線層、及び第３配線層を備えた半導体装置であって、
前記第１配線層は、第１電極部を有し、
前記第２配線層は、互いに電気的に独立した第２電極部及びランド部を有し、該第２電極部は、前記半導体装置の配線構造に連続しており、
前記第３配線層は、第３電極部及び該第３電極部に連続するパッド部を有し、
前記第２電極部及び前記第１電極部と、前記第２配線層及び前記第１配線層間に介在する第１層間膜とによって、第１ＭＩＭキャパシタが形成され、
前記第２電極部及び前記第３電極部と、前記第２配線層及び前記第３配線層間に介在する第２層間膜とによって、前記第１ＭＩＭキャパシタと重なる第２ＭＩＭキャパシタが形成され、
前記第１ＭＩＭキャパシタ及び前記第２ＭＩＭキャパシタは、平面視すると、前記パッド部側の辺を下底部、前記配線構造側の辺を上底部とする台形状に形成されており、
前記第３電極部は、前記下底部において前記第１電極部に接続される第１ビアを有する、半導体装置。
【請求項２】
基板側から順に第１配線層、第２配線層、及び第３配線層を備えた半導体装置であって、
前記第１配線層は、第１電極部及び該第１電極部から独立し前記半導体装置の配線構造に連続する配線部を有し、
前記第２配線層は、互いに電気的に独立した第２電極部及びランド部を有し、
前記第３配線層は、第３電極部及び該第３電極部に連続するパッド部を有し、
前記第２電極部及び前記第１電極部と、前記第２配線層及び前記第１配線層間に介在する第１層間膜とによって、第１ＭＩＭキャパシタが形成され、
前記第２電極部及び前記第３電極部と、前記第２配線層及び前記第３配線層間に介在する第２層間膜とによって、前記第１ＭＩＭキャパシタと重なる第２ＭＩＭキャパシタが形成され、
前記第１ＭＩＭキャパシタ及び前記第２ＭＩＭキャパシタは、平面視すると、前記パッド部側の辺を下底部、前記配線構造側の辺を上底部とする台形状に形成されており、
前記第３電極部は、前記下底部において前記第１電極部に接続される第１ビアを有する、半導体装置。
【請求項３】
前記第３電極部は、前記上底部において前記第１電極部に接続される第２ビアを有する、請求項１又は２記載の半導体装置。
【請求項４】
前記第２配線層は、前記ランド部として、互いに電気的に独立した第１ランド部及び第２ランド部を有し、
前記第１ビアは前記第１ランド部を経由して前記第１電極部に接続され、前記第２ビアは前記第２ランド部を経由して前記第１電極部に接続される、請求項３記載の半導体装置。
【請求項５】
前記パッド部は、半田ボールを有する、請求項１〜４のいずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
高速動作するＩＣにおいては、回路内を伝搬する信号の波長と、ＩＣ中に設けられたコンデンサの一辺の大きさとが同程度となる場合がある。この場合には、コンデンサの一辺に対応する信号波長において共振現象が生じてしまい、回路動作が不安定になるおそれがある。特許文献１に記載された半導体装置では、ＭＩＭ（Metal-Insulator-Metal）キャパシタにおいて対向する辺同士が平行部分を有さない形状とすることにより、共振周波数を連続的に変化させ、特定の周波数で共振現象が生じることを抑制している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１７２２４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、小型化に適したパッケージ形式であるＷＬＣＳＰ（Wafer levelChip Size Package）を採用したモノリシックマイクロ波集積回路（ＭＭＩＣ：monolithicmicrowave integrated circuit）においては、ＭＩＭキャパシタを構成する電極部に連続するパッドの幅が例えば１００μｍ程度と大きいのに対して、電極部に連続する配線の幅が１０μｍ程度と小さい。このように互いの幅が大きく異なる（すなわち、インピーダンスが大きく異なる）パッドと配線とを接続した場合には、幅の差に起因した信号の反射が生じ、上述した特許文献１の構成によっても、回路動作が不安定になるおそれがある。例えば、ＭＩＭキャパシタの電極部をテーパ状に形成し、パッドに連続する側から配線に連続する側に向かって徐々にその幅が小さくなるように形成することによって、上述した信号の反射を低減することができる。しかしながら、ＭＩＭキャパシタの電極部がテーパ状に形成された構成においては、ＭＩＭキャパシタの電極部が矩形である場合と比較して対向面積が減少し、ＭＩＭキャパシタの容量値が低減してしまい、結果として、損失及び帯域が悪化してしまう。
【０００５】
そこで、本発明の一態様は、小型化、低損失、及び広帯域を実現するＭＭＩＣを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置は、基板側から順に第１配線層、第２配線層、及び第３配線層を備えた半導体装置であって、第１配線層は、第１電極部を有し、第２配線層は、互いに電気的に独立した第２電極部及びランド部を有し、該第２電極部は、半導体装置の配線構造に連続しており、第３配線層は、第３電極部及び該第３電極部に連続するパッド部を有し、第２電極部及び第１電極部と、第２配線層及び第１配線層間に介在する第１層間膜とによって、第１ＭＩＭキャパシタが形成され、第２電極部及び第３電極部と、第２配線層及び第３配線層間に介在する第２層間膜とによって、第１ＭＩＭキャパシタと重なる第２ＭＩＭキャパシタが形成され、第１ＭＩＭキャパシタ及び第２ＭＩＭキャパシタは、平面視すると、パッド部側の辺を下底部、配線構造側の辺を上底部とする台形状に形成されており、第３電極部は、下底部において第１電極部に接続される第１ビアを有する。
【０００７】
本発明の他の態様に係る半導体装置は、基板側から順に第１配線層、第２配線層、及び第３配線層を備えた半導体装置であって、第１配線層は、第１電極部及び該第１電極部から独立し半導体装置の配線構造に連続する配線部を有し、第２配線層は、互いに電気的に独立した第２電極部及びランド部を有し、第３配線層は、第３電極部及び該第３電極部に連続するパッド部を有し、第２電極部及び第１電極部と、第２配線層及び第１配線層間に介在する第１層間膜とによって、第１ＭＩＭキャパシタが形成され、第２電極部及び第３電極部と、第２配線層及び第３配線層間に介在する第２層間膜とによって、第１ＭＩＭキャパシタと重なる第２ＭＩＭキャパシタが形成され、第１ＭＩＭキャパシタ及び第２ＭＩＭキャパシタは、平面視すると、パッド部側の辺を下底部、配線構造側の辺を上底部とする台形状に形成されており、第３電極部は、下底部において第１電極部に接続される第１ビアを有する。
【発明の効果】
【０００８】
上記によれば、小型化、低損失、及び広帯域を実現するＭＭＩＣを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一態様に係るＭＭＩＣを示す図であり、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿った断面図、（ｃ）は（ａ）のｃ−ｃ線に沿った断面図、（ｄ）は（ａ）のｄ−ｄ線に沿った断面図である。
【図２】図１に示すＭＭＩＣにおける各配線層の電極構造を模式的に示す図である。
【図３】比較例に係るＭＭＩＣを模式的に示す図であり、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿った断面図である。
【図４】比較例に係るＭＭＩＣの課題を説明する図であり、（ａ）は対向面積の減少を説明する図、（ｂ）は端部がオープンスタブとして機能することを説明する図である。
【図５】本発明の一態様に係るＭＭＩＣの帯域改善及び損失改善効果を示すグラフである。
【図６】本発明の変形例に係るＭＭＩＣを示す図であり、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿った断面図、（ｃ）は（ａ）のｃ−ｃ線に沿った断面図、（ｄ）は（ａ）のｄ−ｄ線に沿った断面図である。
【発明を実施するための形態】
【００１０】
本発明の実施形態に係るモノリシックマイクロ波集積回路（ＭＭＩＣ：monolithicmicrowave integrated circuit）の具体例を、以下に図面を参照しつつ説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。本発明は以下の例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意図及び範囲内での全ての変更が含まれることが意図される。
【００１１】
図１は、本実施形態に係るＭＭＩＣ１（半導体装置）を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿った断面図、（ｃ）は（ａ）のｃ−ｃ線に沿った断面図、（ｄ）は（ａ）のｄ−ｄ線に沿った断面図である。ＭＭＩＣ１は、マイクロ波集積回路の一種であり、マイクロ波回路（マイクロ波帯のミキサ、増幅、スイッチング等の機能）を微細加工技術により単一の半導体基板上に形成した集積回路である。また、ＭＭＩＣ１は、例えば小型化に適したパッケージ形式であるＷＬＣＳＰ（Wafer level Chip Size Package）により形成されている。ＷＬＣＳＰとは、半導体素子を形成するウェハを切り出す前に端子の形成や配線等を行うパッケージ形式である。
【００１２】
図１（ａ）〜（ｄ）に示されるＭＭＩＣ１は、基板（不図示）側から順に、第１配線層１１、絶縁体層２１（第１層間膜。図１（ｃ）参照）、第２配線層１２、絶縁体層２２（第２層間膜。図１（ｃ）参照）、及び第３配線層１３が積層された構造（３層構造）を有している。なお、基板が絶縁基板である場合には基板上に直接第１配線層１１を形成してもよい。
【００１３】
第１配線層１１は、例えば、金からなる厚さ１μｍの金属層である。第２配線層１２は、例えば、金からなる厚さ１μｍの金属層である。第３配線層１３は、例えば、金からなる厚さ１μｍの金属層である。各配線層の形成には、周知の蒸着法及びその後のリフトオフ方法、あるいは、スパッタ法による金層形成の後のイオンミリング法等の方法を用いることができる。絶縁体層２１，２２としては、例えばポリイミド等を用いることができる。絶縁体層２１，２２は、それぞれ、金属層よりも厚い膜厚、例えば、厚さ２μｍで形成される。絶縁体層２１，２２の形成には、プラズマＣＶＤ法、スピンコーティング法等の方法を用いることができる。
【００１４】
図２は、図１に示すＭＭＩＣ１における各配線層の電極構造を模式的に示す図である。図２では、第１配線層１１に係る構成を二点鎖線で示し、第２配線層１２に係る構成を破線で示し、第３配線層１３に係る構成を実線で示している。図２に示されるように、第３配線層１３は、第３電極部１３ａと、該第３電極部１３ａに連続するパッド部１３ｂとを有している。パッド部１３ｂは、平面視略矩形であり、幅方向（パッド部１３ｂ及び第３電極部１３ａが連続する方向と交差する方向）の長さが例えば１００μｍ〜２００μｍ程度とされる。パッド部１３ｂ上には、半田ボール１３ｘが設けられており、該半田ボール１３ｘによって、パッド部１３ｂと外部の構成（プリント配線基板等）とが接続される。第３電極部１３ａは、パッド部１３ｂに連続しており、平面視台形状の電極部である。より詳細には、第３電極部１３ａは、平面視すると、パッド部１３ｂに連続する辺を下底部１３ｖ、パッド部１３ｂから離間した辺を上底部１３ｗとする台形状に形成されている。下底部１３ｖは、上底部１３ｗよりも長い。これにより、第３電極部１３ａは、平面視すると、下底部１３ｖから上底部１３ｗに向かってテーパ状に形成されている。
【００１５】
第１配線層１１は、第１電極部１１ａと、配線部１１ｂとを有している。第１電極部１１ａは、平面視台形状に形成された電極部であり、平面視すると、第３配線層１３の第３電極部１３ａと同一形状であり、第３電極部１３ａと形成領域が概ね重複している。すなわち、第１電極部１１ａは、平面視すると、パッド部１３ｂ側の辺を下底部１１ｖ、パッド部１３ｂから離間した辺を上底部１１ｗとする台形状に形成されている。そして、第１電極部１１ａでは、下底部１１ｖが上底部１１ｗよりも長く、平面視すると、下底部１１ｖから上底部１１ｗに向かってテーパ状に形成されている。配線部１１ｂは、第１電極部１１ａから独立して（離間して）設けられており、ＭＭＩＣ１における配線構造（例えば５０Ωの配線構造）に連続している。配線部１１ｂは、幅方向（配線部１１ｂの長手方向と交差する方向）の長さが配線構造と同程度であり、例えば１０μｍ程度とされる。
【００１６】
第２配線層１２は、第２電極部１２ａと、複数のランド部１２ｂ，１２ｂ，１２ｃ，１２ｃとを有している。複数のランド部１２ｂ，１２ｂ，１２ｃ，１２ｃは、互いに独立して設けられており、第２電極部１２ａからも独立して設けられている。ランド部１２ｂ，１２ｂ（第１ランド部）は、平面視すると、第３電極部１３ａの下底部１１ｖ側の幅方向両端部に設けられている。ランド部１２ｃ，１２ｃ（第２ランド部）は、平面視すると、第３電極部１３ａの上底部１１ｗ側の幅方向両端部に設けられている。第２電極部１２ａは、平面視略台形状に形成された第１部分１２ｄと、該第１部分１２ｄに連続すると共に第１配線層１１の配線部１１ｂと電気的に接続される第２部分１２ｆとを有している。第１部分１２ｄは、平面視すると第３電極部１３ａと形成領域が概ね重複するように視略台形状に形成されているが、上述した複数のランド部１２ｂ，１２ｂ，１２ｃ，１２ｃが形成される領域には形成されていない。すなわち、第１部分１２ｄは、ランド部１２ｂ，１２ｂが形成される下底部側の幅方向両端部と、ランド部１２ｃ，１２ｃが形成される上底部側の幅方向両端部には形成されていない。なお、第１部分１２ｄは、より詳細には、平面視すると第３電極部１３ａ及び第１電極部１１ａよりもやや内側に形成されている。第２部分１２ｆは、第１部分１２ｄの上底部側に連続して設けられている。第２部分１２ｆは、第１配線層１１の配線部１１ｂと積層方向において重なるように設けられている。第２部分１２ｆは、ビア１２ｘを介して第１配線層１１の配線部１１ｂに接続されている（図１（ｃ）参照）。
【００１７】
図１（ｂ）及び図１（ｃ）に示されるように、第３配線層１３の第３電極部１３ａは、更に、下底部１３ｖにおいて第１配線層１１の第１電極部１１ａに接続される第１ビア１３１，１３１と、上底部１３ｗにおいて第１配線層１１の第１電極部１１ａに接続される第２ビア１３２，１３２とを有している。第１ビア１３１，１３１及び第２ビア１３２，１３２は、第３電極部１３ａ及び第１電極部１１ａ間の導通を目的とした穴（ビアホール）であり、絶縁体層２１，２２を貫通するように形成されている。第１ビア１３１，１３１は、下底部１３ｖの幅方向両端部から第１電極部１１ａ方向に延びており、それぞれランド部１２ｂ，１２ｂを経由して第１電極部１１ａの下底部１１ｖに接続されている。第２ビア１３２，１３２は、上底部１３ｗの幅方向両端部から第１電極部１１ａ方向に延びており、それぞれランド部１２ｃ，１２ｃを経由して第１電極部１１ａの上底部１１ｗに接続されている。
【００１８】
このような構成を有するＭＭＩＣ１では、図１（ｃ）に示されるように、第２電極部１２ａ及び第１電極部１１ａと、第２配線層１２及び第１配線層１１間に介在する絶縁体層２１とによって、第１ＭＩＭキャパシタ１０１が形成され、第２電極部１２ａ及び第３電極部１３ａと、第２配線層１２及び第３配線層１３間に介在する絶縁体層２２とによって、第１ＭＩＭキャパシタ１０１と積層方向で重なる第２ＭＩＭキャパシタ１０２が形成される。第１電極部１１ａ、第２電極部１２ａ、及び第３電極部１３ａは、いずれも平面視台形状（或いは略台形状）であることから、第１ＭＩＭキャパシタ１０１及び第２ＭＩＭキャパシタ１０２は平面視すると、いずれも、パッド部１３ｂ側の辺を下底部、配線構造側の辺を上底部とする台形状に形成されている。
【００１９】
次に、本実施形態に係るＭＭＩＣ１の作用効果について、比較例と対比しながら説明する。
【００２０】
図３は、比較例に係るＭＭＩＣ５０１を模式的に示す図であり、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿った断面図である。ＭＭＩＣ５０１は、図３（ｂ）に示されるように、基板（不図示）側から順に、第１配線層５１１、絶縁体層５２１、及び第２配線層５１３が積層された構造（２層構造）を有している。第２配線層５１３は、平面視台形状の電極部５１３ａと、該電極部５１３ａに連続するパッド部５１３ｂとを有している。また、第１配線層５１１は、平面視台形状の電極部５１１ａと、配線構造に連続する配線部５１１ｂとを有している。そして、ＭＭＩＣ５０１では、図３（ｂ）に示されるように、電極部５１１ａ及び電極部５１３ａと絶縁体層５２１とによって、平面視台形状のＭＩＭキャパシタ６０１が形成されている。
【００２１】
ＭＭＩＣ５０１は、例えばＷＬＣＳＰにより形成されている。ＷＬＣＳＰにより形成されたＭＭＩＣ５０１は、パッド部５１３ｂの幅が例えば１００μｍ程度と大きいのに対して、配線部５１１ｂ及び配線構造の幅が１０μｍ程度と小さい。このように互いの幅が大きく異なる（すなわち、インピーダンスが大きく異なる）パッド部５１３ｂと配線構造とを接続した場合には、幅の差に起因した信号の反射が生じ、回路動作が不安定になるおそれがある。ＭＭＩＣ５０１では、ＭＩＭキャパシタ６０１の電極部５１１ａ，５１３ａについて、下底部から上底部に向かってテーパ状に形成し、パッド部５１３ｂに連続する側から配線部５１１ｂに連続する側に向かって徐々にその幅が小さくなるように形成することによって、上述した信号の反射を低減している。しかしながら、このようなＭＩＭキャパシタの電極部がテーパ状に形成された構成においては、ＭＩＭキャパシタの電極部が矩形である場合と比較して対向面積が減少してしまう。すなわち、図４（ａ）に示されるように、平面視台形状のＭＩＭキャパシタ６０１は、平面視矩形状のＭＩＭキャパシタと比べて、領域ＲＥ（一点鎖線で区画された領域）だけ、対向面積が減少してしまう。このことにより、ＭＩＭキャパシタ６０１では容量値が低減してしまい、結果として、損失及び帯域が悪化してしまう。
【００２２】
これに対し、本実施形態に係るＭＭＩＣ１は、基板側から順に第１配線層１１、第２配線層１２、及び第３配線層１３を備えた半導体装置であって、第１配線層１１は、第１電極部１１ａ及び該第１電極部１１ａから独立し配線構造に連続する配線部１１ｂを有し、第２配線層１２は、互いに電気的に独立した第２電極部１２ａ及びランド部１２ｂ，１２ｂ，１２ｃ，１２ｃを有し、第３配線層１３は、第３電極部１３ａ及び該第３電極部１３ａに連続するパッド部１３ｂを有し、第２電極部１２ａ及び第１電極部１１ａと、第２配線層１２及び第１配線層１１間に介在する絶縁体層２１とによって、第１ＭＩＭキャパシタ１０１が形成され、第２電極部１２ａ及び第３電極部１３ａと、第２配線層１２及び第３配線層１３間に介在する絶縁体層２２とによって、第１ＭＩＭキャパシタ１０１と重なる第２ＭＩＭキャパシタ１０２が形成され、第１ＭＩＭキャパシタ１０１及び第２ＭＩＭキャパシタ１０２は、平面視すると、パッド部１３ｂ側の辺を下底部、配線構造側の辺を上底部とする台形状に形成されており、第３電極部１３ａは、下底部１３ｖにおいて第１電極部１１ａに接続される第１ビア１３１，１３１を有する。
【００２３】
比較例に係るＭＭＩＣ５０１では配線層が２層構造であったのに対して、本実施形態に係るＭＭＩＣ１では、配線層が３層構造とされており、第１配線層１１の第１電極部１１ａ及び第２配線層１２の第２電極部１２ａを含んで第１ＭＩＭキャパシタ１０１が形成され、第３配線層１３の第３電極部１３ａ及び第２配線層１２の第２電極部１２ａを含んで第２ＭＩＭキャパシタ１０２が形成され、第３電極部１３ａ及び第１電極部１１ａが下底部１３ｖ，１１ｖ側において第１ビア１３１，１３１で接続されている。配線層が３層構造とされて２つのＭＩＭキャパシタが形成されることにより、ＭＩＭキャパシタが１つであるＭＭＩＣ５０１と比較して容量値を増加させることができる。すなわち、小型化に適したパッケージ形式であるＷＬＣＳＰを採用したＭＭＩＣ１において、パッド部１３ｂと配線構造との幅の差に起因した信号の反射を低減すべくＭＩＭキャパシタ（第１ＭＩＭキャパシタ１０１及び第２ＭＩＭキャパシタ１０２）をテーパ状に（平面視台形状に）形成した構成においても、２つのＭＩＭキャパシタを形成することによって容量値を担保することができる。容量値を担保することにより、ＭＭＩＣ１における損失及び帯域の悪化を抑制することができる。以上より、本実施形態に係る構成によれば、小型化、低損失、及び広帯域を実現するＭＭＩＣ１を提供することができる。
【００２４】
さらに、本実施形態に係るＭＭＩＣ１では、第３電極部１３ａが、上底部１３ｗにおいて第１電極部１１ａに接続される第２ビア１３２，１３２を有している。下底部１３ｖ，１１ｖ側に第１ビア１３１，１３１が形成された構成において、上底部１３ｗ，１１ｗ側にビアが形成されていない場合には、該上底部１３ｗ，１１ｗ側の端部がオープンスタブ３００（図４（ｂ）参照）として機能することとなり、ＭＩＭキャパシタにおける実効的な対向面積が減少することとなる。この点、上底部１３ｗ，１１ｗ側において第３電極部１３ａ及び第１電極部１１ａが第２ビア１３２，１３２によって接続されることにより、上底部１３ｗ，１１ｗ側の端部がオープンスタブとして機能しなくなり、ＭＩＭキャパシタ（第１ＭＩＭキャパシタ１０１及び第２ＭＩＭキャパシタ１０２）における実効的な対向面積の減少を抑制することができる。
【００２５】
対向面積の減少を抑制して容量値を担保することによる効果について、図５を参照して説明する。図５は、ＭＭＩＣ１の帯域改善及び損失改善効果を示すグラフである。図５において、横軸は帯域（ＧＨｚ）、縦軸はＳパラメータ（ｄＢ）である。また、図５において実線で示すグラフは比較例に係るＭＭＩＣ５０１（２層構造のＭＭＩＣ）のグラフであり、破線で示すグラフは３層構造且つ第２ビア１３２，１３２無しのＭＭＩＣのグラフであり、一点鎖線で示すグラフは本実施形態に係るＭＭＩＣ１（３層構造且つ第２ビア１３２，１３２有り）のグラフである。図５に示されるように、３層構造のＭＭＩＣは、２層構造のＭＭＩＣと比較して特に低周波帯において帯域改善が図られた。また、３層構造のＭＭＩＣ同士で比較すると、第２ビア１３２，１３２有りのＭＭＩＣは、端部がオープンスタブとならないことによって、特に高周波帯において帯域改善が図られた。
【００２６】
さらに、本実施形態に係るＭＭＩＣ１では、第２配線層１２が、ランド部として、互いに電気的に独立したランド部１２ｂ，１２ｂ及びランド部１２ｃ，１２ｃを有し、第１ビア１３１，１３１はランド部１２ｂ，１２ｂを経由して第１電極部１１ａに接続され、第２ビア１３２，１３２はランド部１２ｃ，１２ｃを経由して第１電極部１１ａに接続される。第１ビア１３１，１３１及び第２ビア１３２，１３２がランド部１２ｂ，１２ｂ，１２ｃ，１２ｃを経由して第１電極部１１ａに接続されることにより、各第１ビア１３１，１３１及び第２ビア１３２，１３２をより確実に設けることができる。
【００２７】
さらに、本実施形態に係るＭＭＩＣ１では、パッド部１３ｂが、半田ボール１３ｘを有する。これにより、プリント基板等の外部の構成とＭＭＩＣ１とを適切に接続することができる。
【００２８】
以上、本実施形態に係るＭＭＩＣについて説明してきたが、本発明はこれらに限定されるものではなく、種々の変形を適用することができる。また、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。例えば、上述したＭＭＩＣ１では、第１配線層１１の配線部が配線構造に連続する、すなわち第１配線層１１から配線構造を引き出しているとして説明したがこれに限定されず、図６（ａ）〜（ｄ）に示されるＭＭＩＣ２０１のように第２配線層２１２から配線構造を引き出す構成であってもよい。
【００２９】
図６は、本発明の変形例に係るＭＭＩＣ２０１を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ線に沿った断面図、（ｃ）は（ａ）のｃ−ｃ線に沿った断面図、（ｄ）は（ａ）のｄ−ｄ線に沿った断面図である。ＭＭＩＣ２０１は、基板（不図示）側から順に、第１配線層２１１、絶縁体層２２１（第１層間膜。図６（ｃ）参照）、第２配線層２１２、絶縁体層２２２（第２層間膜。図６（ｃ）参照）、及び第３配線層２１３が積層された構造（３層構造）を有している。第３配線層２１３は、平面視台形状の第３電極部２１３ａと、該第３電極部２１３ａに連続するパッド部２１３ｂとを有している。第１配線層２１１は、平面視台形状の第１電極部２１１ａを有している。第２配線層２１２は、互いに電気的に独立した第２電極部２１２ａ及びランド部２１２ｂ，２１２ｂ，２１２ｃ，２１２ｃを有している。ランド部２１２ｂ，２１２ｂ（第１ランド部）は、平面視すると、下底部側の幅方向両端部に設けられている。ランド部２１２ｃ，２１２ｃ（第２ランド部）は、平面視すると、上底部１１ｗ側の幅方向両端部に設けられている。第２電極部２１２ａは、配線構造に連続すると共に、平面視すると略台形状に形成されている。ただし、第２電極部２１２ａは、上述した複数のランド部２１２ｂ，２１２ｂ，２１２ｃ，２１２ｃが形成される領域には形成されていない。
【００３０】
図６（ｂ）及び図６（ｃ）に示されるように、第３配線層２１３の第３電極部２１３ａは、更に、下底部において第１配線層２１１の第１電極部２１１ａに接続される第１ビア２３１，２３１と、上底部において第１配線層２１１の第１電極部２１１ａに接続される第２ビア２３２，２３２とを有している。第１ビア２３１，２３１及び第２ビア２３２，２３２は、第３電極部２１３ａ及び第１電極部２１１ａ間の導通を目的とした穴（ビアホール）であり、絶縁体層２２１，２２２を貫通するように形成されている。第１ビア２３１，２３１は、下底部の幅方向両端部から第１電極部２１１ａ方向に延びており、それぞれランド部２１２ｂ，２１２ｂを経由して第１電極部２１１ａの下底部に接続されている。第２ビア２３２，２３２は、上底部の幅方向両端部から第１電極部２１１ａ方向に延びており、それぞれランド部２１２ｃ，２１２ｃを経由して第１電極部２１１ａの上底部に接続されている。
【００３１】
このような構成を有するＭＭＩＣ２０１では、図６（ｄ）に示されるように、第２電極部２１２ａ及び第１電極部２１１ａと、第２配線層２１２及び第１配線層２１１間に介在する絶縁体層２２１とによって、第１ＭＩＭキャパシタ２５１が形成され、第２電極部２１２ａ及び第３電極部２１３ａと、第２配線層２１２及び第３配線層２１３間に介在する絶縁体層２２２とによって、第１ＭＩＭキャパシタ２５１と積層方向で重なる第２ＭＩＭキャパシタ２５２が形成される。第１電極部２１１ａ、第２電極部２１２ａ、及び第３電極部２１３ａは、いずれも平面視台形状（或いは略台形状）であることから、第１ＭＩＭキャパシタ２５１及び第２ＭＩＭキャパシタ２５２は平面視すると、いずれも、パッド部２１３ｂ側の辺を下底部、配線構造側の辺を上底部とする台形状に形成されている。
【符号の説明】
【００３２】
１，２０１…ＭＭＩＣ（半導体装置）、１１，２１１…第１配線層、１１ａ，２１１ａ…第１電極部、１１ｂ…配線部、１２，２１２…第２配線層、１２ａ，２１２ａ…第２電極部、１２ｂ，２１２ｂ…ランド部（第１ランド部）、１２ｃ，２１２ｃ…ランド部（第２ランド部）、１３，２１３…第３配線層、１３ａ，２１３ａ…第３電極部、１３ｂ，２１３ｂ…パッド部、１３ｘ…半田ボール、２１，２２１…絶縁体層（第１層間膜）、２２，２２２…絶縁体層（第２層間膜）、１０１，２５１…第１ＭＩＭキャパシタ、１０２，２５２…第２ＭＩＭキャパシタ、１３１，２３１…第１ビア、１３２，２３２…第２ビア。
【図１】
2020123606.tif 000003
【図２】
2020123606.tif 000004
【図３】
2020123606.tif 000005
【図４】
2020123606.tif 000006
【図５】
2020123606.tif 000007
【図６】
2020123606.tif 000008