(57)【要約】【課題】表示品位の低下を抑制することが可能な表示装置を提供する。【解決手段】発光素子と、第１透明基板と、第１スイッチング素子及び第２スイッチング素子と、前記第１スイッチング素子と電気的に接続された第１画素電極と、前記第２スイッチング素子と電気的に接続された第２画素電極と、を備えた第１基板と、前記発光素子と向かい合う側面を備えた第２透明基板と、前記第１画素電極及び前記第２画素電極に重畳する共通電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に設けられ、ポリマー及び液晶分子を含む液晶層と、を備え、前記第１画素電極は、前記発光素子と前記第２画素電極との間に設けられ、前記第１画素電極の電極面積は、前記第２画素電極の電極面積より小さい、表示装置。【選択図】  図８
2020177080.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
第１透明基板と、第１スイッチング素子及び第２スイッチング素子と、前記第１スイッチング素子と電気的に接続された第１画素電極と、前記第２スイッチング素子と電気的に接続された第２画素電極と、を備えた第１基板と、
前記発光素子と向かい合う側面を備えた第２透明基板と、前記第１画素電極及び前記第２画素電極に重畳する共通電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に設けられ、ポリマー及び液晶分子を含む液晶層と、を備え、
前記第１画素電極は、前記発光素子と前記第２画素電極との間に設けられ、
前記第１画素電極の電極面積は、前記第２画素電極の電極面積より小さい、表示装置。
【請求項２】
前記第１画素電極の外周エッジの全長は、前記第２画素電極の外周エッジの全長と同等である、請求項１に記載の表示装置。
【請求項３】
前記第１基板は、第１乃至第４走査線と、前記第１乃至第４走査線と交差する第１信号線及び第２信号線と、を備え、
前記第１画素電極は、前記第１走査線及び前記第２走査線と、前記第１信号線及び前記第２信号線とで囲まれた第１画素に設けられ、
前記第２画素電極は、前記第３走査線及び前記第４走査線と、前記第１信号線及び前記第２信号線とで囲まれた第２画素に設けられ、
前記第１走査線及び前記第２走査線の間隔は、前記第３走査線及び前記第４走査線の間隔と同等である、請求項２に記載の表示装置。
【請求項４】
前記第１画素電極は、第１開口部を備え、
前記第２画素電極は、第２開口部を備え、
前記第１開口部の総面積は、前記第２開口部の総面積より大きい、請求項１乃至３のいずれか１項に記載の表示装置。
【請求項５】
前記共通電極は、前記第１開口部に重畳する第３開口部と、前記第２開口部に重畳する第４開口部と、を備えている、請求項４に記載の表示装置。
【請求項６】
前記第１開口部及び前記第２開口部の各々は、同一方向に延出し、
前記ポリマーは、前記第１開口部及び前記第２開口部の延出方向に延出した筋状に形成されている、請求項４または５に記載の表示装置。
【請求項７】
前記第１開口部及び前記第２開口部の各々は、前記延出方向に直交する幅を有し、
前記幅は、前記液晶層の厚さより大きい、請求項６に記載の表示装置。
【請求項８】
前記第１基板は、前記第１画素電極及び前記第２画素電極に重畳する容量電極を備え、
前記第１画素電極と前記容量電極との重畳面積は、前記第２画素電極と前記容量電極との重畳面積と同等である、請求項１乃至７のいずれか１項に記載の表示装置。
【請求項９】
前記第１基板は、第３スイッチング素子及び第４スイッチング素子と、前記第３スイッチング素子と電気的に接続された第３画素電極と、前記第４スイッチング素子と電気的に接続された第４画素電極と、を備え、
前記第３画素電極は、前記第２画素電極と前記第４画素電極との間に設けられ、
前記第３画素電極の電極面積は、前記第２画素電極の電極面積より小さく、
前記第４画素電極の電極面積は、前記第３画素電極の電極面積より大きい、請求項１乃至８のいずれか１項に記載の表示装置。
【請求項１０】
発光素子と、
第１透明基板と、第１スイッチング素子及び第２スイッチング素子と、前記第１スイッチング素子と電気的に接続された第１画素電極と、前記第２スイッチング素子と電気的に接続された第２画素電極と、を備えた第１基板と、
前記発光素子と向かい合う側面を備えた第２透明基板と、前記第１画素電極及び前記第２画素電極に重畳する共通電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に設けられ、筋状のポリマー及び液晶分子を含む液晶層と、
前記第１画素電極に重畳する第１透明樹脂と、
前記第２画素電極に重畳する第２透明樹脂と、を備え、
前記第１画素電極は、前記発光素子と前記第２画素電極との間に設けられ、
前記第１画素電極の電極面積は、前記第２画素電極の電極面積と同等であり、
前記第１透明樹脂及び前記第２透明樹脂は、前記ポリマー及び前記液晶分子とは異なる材料によって形成され、
前記第１画素電極と前記第１透明樹脂との重畳面積は、前記第２画素電極と前記第２透明樹脂との重畳面積より大きい、表示装置。
【請求項１１】
前記第１基板は、第３スイッチング素子及び第４スイッチング素子と、前記第３スイッチング素子と電気的に接続された第３画素電極と、前記第４スイッチング素子と電気的に接続された第４画素電極と、を備え、
前記第３画素電極に重畳する第３透明樹脂と、
前記第４画素電極に重畳する第４透明樹脂と、を備え、
前記第３画素電極は、前記第２画素電極と前記第４画素電極との間に設けられ、
前記第３画素電極と前記第３透明樹脂との重畳面積は、前記第２画素電極と前記第２透明樹脂との重畳面積より大きく、
前記第４画素電極と前記第４透明樹脂との重畳面積は、前記第３画素電極と前記第３透明樹脂との重畳面積より小さい、請求項１０に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
近年、光に対して散乱性あるいは透明性を呈する光変調素子を備えた照明装置が種々提案されている。一例では、光変調素子は、光変調層として高分子分散液晶層を備えている。光変調素子は、導光板の背後に配置され、導光板の側面から入射した光を散乱するものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１５６８１１号公報
【特許文献２】特開２０１１−１４２０６５号公報
【特許文献３】国際公開第２０１３／１６８６３８号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態の目的は、表示品位の低下を抑制することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
本実施形態によれば、
発光素子と、第１透明基板と、第１スイッチング素子及び第２スイッチング素子と、前記第１スイッチング素子と電気的に接続された第１画素電極と、前記第２スイッチング素子と電気的に接続された第２画素電極と、を備えた第１基板と、前記発光素子と向かい合う側面を備えた第２透明基板と、前記第１画素電極及び前記第２画素電極に重畳する共通電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に設けられ、ポリマー及び液晶分子を含む液晶層と、を備え、前記第１画素電極は、前記発光素子と前記第２画素電極との間に設けられ、前記第１画素電極の電極面積は、前記第２画素電極の電極面積より小さい、表示装置が提供される。  
本実施形態によれば、
発光素子と、第１透明基板と、第１スイッチング素子及び第２スイッチング素子と、前記第１スイッチング素子と電気的に接続された第１画素電極と、前記第２スイッチング素子と電気的に接続された第２画素電極と、を備えた第１基板と、前記発光素子と向かい合う側面を備えた第２透明基板と、前記第１画素電極及び前記第２画素電極に重畳する共通電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に設けられ、筋状のポリマー及び液晶分子を含む液晶層と、前記第１画素電極に重畳する第１透明樹脂と、前記第２画素電極に重畳する第２透明樹脂と、を備え、前記第１画素電極は、前記発光素子と前記第２画素電極との間に設けられ、前記第１画素電極の電極面積は、前記第２画素電極の電極面積と同等であり、前記第１透明樹脂及び前記第２透明樹脂は、前記ポリマー及び前記液晶分子とは異なる材料によって形成され、前記第１画素電極と前記第１透明樹脂との重畳面積は、前記第２画素電極と前記第２透明樹脂との重畳面積より大きい、表示装置が提供される。
【図面の簡単な説明】
【０００６】
【図１】図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。
【図２】図２は、図１に示した表示パネルＰＮＬの第１構成例を示す断面図である。
【図３】図３は、図２に示した画素ＰＸの一例を示す平面図である。
【図４】図４は、本実施形態の表示装置ＤＳＰの一例を示す断面図である。
【図５】図５は、比較例の輝度分布を説明するための図である。
【図６】図６は、第１実施形態の輝度分布を説明するための図である。
【図７】図７は、第２実施形態の輝度分布を説明するための図である。
【図８】図８は、第１基板ＳＵＢ１の一例を示す平面図である。
【図９】図９は、図８に示した第１基板ＳＵＢ１に重畳する第２基板ＳＵＢ２の一例を示す平面図である。
【図１０】図１０は、第１基板ＳＵＢ１の一例を示す平面図である。
【図１１】図１１は、図１０に示した第１基板ＳＵＢ１に重畳する第２基板ＳＵＢ２の一例を示す平面図である。
【図１２】図１２は、図９及び図１１に示したＡ−Ｂ線に沿った断面図である。
【図１３】図１３は、容量電極１３の一例を示す平面図である。
【図１４】図１４は、第１基板ＳＵＢ１の一例を示す平面図である。
【図１５】図１５は、図１４に示したＣ−Ｄ線に沿った断面図である。
【図１６】図１６は、図１４に示したＣ−Ｄ線に沿った他の断面図である。
【図１７】図１７は、第４構成例における散乱面積の分布を説明するための図である。
【図１８】図１８は、第１基板ＳＵＢ１の一例を示す平面図である。
【図１９】図１９は、第１基板ＳＵＢ１の他の例を示す平面図である。
【図２０】図２０は、第１基板ＳＵＢ１の一例を示す平面図である。
【図２１】図２１は、第１基板ＳＵＢ１の他の例を示す平面図である。
【発明を実施するための形態】
【０００７】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【０００８】
図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面に向かって見ることを平面視という。
【０００９】
本実施形態においては、表示装置ＤＳＰの一例として、高分子分散型液晶を適用した液晶表示装置について説明する。表示装置ＤＳＰは、表示パネルＰＮＬと、配線基板１と、ＩＣチップ２と、発光素子ＬＤと、を備えている。
【００１０】
表示パネルＰＮＬは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、液晶層ＬＣと、シールＳＥと、を備えている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、Ｘ−Ｙ平面と平行な平板状に形成されている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、平面視で、重畳している。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、シールＳＥによって接着されている。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持され、シールＳＥによって封止されている。図１において、液晶層ＬＣ及びシールＳＥは、異なる斜線で示している。
【００１１】
図１において拡大して模式的に示すように、液晶層ＬＣは、ポリマー３１と、液晶分子３２と、を含む高分子分散型液晶を備えている。一例では、ポリマー３１は、液晶性ポリマーである。ポリマー３１は、第１方向Ｘに沿って延出した筋状に形成されている。液晶分子３２は、ポリマー３１の隙間に分散され、その長軸が第１方向Ｘに沿うように配向される。ポリマー３１及び液晶分子３２の各々は、光学異方性あるいは屈折率異方性を有している。ポリマー３１の電界に対する応答性は、液晶分子３２の電界に対する応答性より低い。
【００１２】
一例では、ポリマー３１の配向方向は、電界の有無にかかわらずほとんど変化しない。一方、液晶分子３２の配向方向は、液晶層ＬＣにしきい値以上の高い電圧が印加された状態では、電界に応じて変化する。液晶層ＬＣに電圧が印加されていない状態では、ポリマー３１及び液晶分子３２のそれぞれの光軸は互いに平行であり、液晶層ＬＣに入射した光は、液晶層ＬＣ内でほとんど散乱されることなく透過する（透明状態）。液晶層ＬＣに電圧が印加された状態では、ポリマー３１及び液晶分子３２のそれぞれの光軸は互いに交差し、液晶層ＬＣに入射した光は、液晶層ＬＣ内で散乱される（散乱状態）。
【００１３】
表示パネルＰＮＬは、画像を表示する表示部ＤＡと、表示部ＤＡを囲む額縁状の非表示部ＮＤＡと、を備えている。シールＳＥは、非表示部ＮＤＡに位置している。表示部ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配列された画素ＰＸを備えている。  
図１において拡大して示すように、各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。  
走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと電気的に接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。共通電極ＣＥは、複数の画素電極ＰＥに対して共通に設けられている。画素電極ＰＥの各々は、第３方向Ｚにおいて共通電極ＣＥと対向している。液晶層ＬＣ（特に、液晶分子３２）は、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって駆動される。容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。
【００１４】
後に説明するが、走査線Ｇ、信号線Ｓ、スイッチング素子ＳＷ、及び、画素電極ＰＥは、第１基板ＳＵＢ１に設けられ、共通電極ＣＥは、第２基板ＳＵＢ２に設けられている。第１基板ＳＵＢ１において、走査線Ｇ及び信号線Ｓは、配線基板１あるいはＩＣチップ２と電気的に接続されている。
【００１５】
配線基板１は、第１基板ＳＵＢ１の延出部Ｅｘに電気的に接続されている。配線基板１は、折り曲げ可能なフレキシブルプリント回路基板である。ＩＣチップ２は、配線基板１に電気的に接続されている。ＩＣチップ２は、例えば、画像表示に必要な信号を出力するディスプレイドライバなどを内蔵している。なお、ＩＣチップ２は、延出部Ｅｘに電気的に接続されてもよい。
【００１６】
発光素子ＬＤは、平面視で延出部Ｅｘに重畳している。複数の発光素子ＬＤは、第１方向Ｘに沿って間隔をおいて並んでいる。
【００１７】
図２は、図１に示した表示パネルＰＮＬの第１構成例を示す断面図である。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に設けられている。  
第１基板ＳＵＢ１は、透明基板１０と、絶縁膜１１及び１２と、容量電極１３と、スイッチング素子ＳＷと、画素電極ＰＥと、配向膜ＡＬ１と、を備えている。透明基板１０は、主面（下面）１０Ａと、主面１０Ａの反対側の主面（上面）１０Ｂと、を備えている。スイッチング素子ＳＷは、主面１０Ｂ側に設けられている。絶縁膜１１は、スイッチング素子ＳＷを覆っている。なお、図１に示した走査線Ｇ及び信号線Ｓは、透明基板１０と絶縁膜１１との間に設けられているが、ここでは図示を省略している。容量電極１３は、絶縁膜１１及び１２の間に設けられている。画素電極ＰＥは、絶縁膜１２と配向膜ＡＬ１との間において、画素ＰＸ毎に設けられている。つまり、容量電極１３は、透明基板１０と画素電極ＰＥとの間に設けられている。画素電極ＰＥは、容量電極１３の開口部ＯＰを介してスイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥは、絶縁膜１２を挟んで、容量電極１３と重畳し、画素ＰＸの容量ＣＳを形成している。配向膜ＡＬ１は、画素電極ＰＥを覆っている。配向膜ＡＬ１は、液晶層ＬＣに接している。
【００１８】
第２基板ＳＵＢ２は、透明基板２０と、遮光層ＢＭと、共通電極ＣＥと、絶縁膜２１と、配向膜ＡＬ２と、を備えている。透明基板２０は、主面（下面）２０Ａと、主面２０Ａの反対側の主面（上面）２０Ｂと、を備えている。透明基板２０の主面２０Ａは、第１透明基板１０の主面１０Ｂと向かい合っている。遮光層ＢＭ及び共通電極ＣＥは、主面２０Ａ側に設けられている。遮光層ＢＭは、例えば、スイッチング素子ＳＷの直上、及び、図示しない走査線Ｇ及び信号線Ｓの直上にそれぞれ設けられている。共通電極ＣＥは、複数の画素ＰＸに亘って配置され、第３方向Ｚにおいて、複数の画素電極ＰＥと対向している。また、共通電極ＣＥは、遮光層ＢＭを覆っている。共通電極ＣＥは、容量電極１３と電気的に接続されており、容量電極１３とは同電位である。絶縁膜２１は、共通電極ＣＥを覆っている。配向膜ＡＬ２は、絶縁膜２１を覆っている。配向膜ＡＬ２は、液晶層ＬＣに接している。
【００１９】
透明基板１０及び２０は、ガラス基板やプラスチック基板などの絶縁基板である。絶縁膜１１は、例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの透明な無機絶縁膜、及び、アクリル樹脂などの透明な有機絶縁膜を含んでいる。絶縁膜１２は、シリコン窒化物などの透明な無機絶縁膜である。絶縁膜２１は、アクリル樹脂などの透明な有機絶縁膜である。容量電極１３、画素電極ＰＥ、及び、共通電極ＣＥは、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成された透明電極である。遮光層ＢＭは、絶縁層であってもよいし、共通電極ＣＥよりも低抵抗な導電層であってもよい。遮光層ＢＭが導電層である場合には、共通電極ＣＥが遮光層ＢＭと電気的に接続されることにより、共通電極ＣＥが低抵抗化される。配向膜ＡＬ１及びＡＬ２は、Ｘ−Ｙ平面に略平行な配向規制力を有する水平配向膜である。一例では、配向膜ＡＬ１及びＡＬ２は、第１方向Ｘに沿って配向処理されている。なお、配向処理とは、ラビング処理であってもよいし、光配向処理であってもよい。
【００２０】
図３は、図２に示した画素ＰＸの一例を示す平面図である。走査線Ｇは第１方向Ｘに延出し、信号線Ｓは第２方向Ｙに延出している。スイッチング素子ＳＷは、走査線Ｇ及び信号線Ｓの交差部に設けられている。スイッチング素子ＳＷは、半導体層ＳＣを備えている。半導体層ＳＣは、走査線Ｇと一体のゲート電極ＳＷＧに重畳している。信号線Ｓと一体のソース電極ＳＷＳ、及び、ドレイン電極ＳＷＤは、それぞれ半導体層ＳＣと電気的に接続されている。画素電極ＰＥは、隣接する走査線Ｇの間、及び、隣接する信号線Ｓの間に設けられている。画素電極ＰＥは、ドレイン電極ＳＷＤに重畳し、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。
【００２１】
図４は、本実施形態の表示装置ＤＳＰの一例を示す断面図である。なお、表示パネルＰＮＬについては、主要部のみを図示している。  
表示装置ＤＳＰは、透明基板３０を備えている。透明基板３０は、透明な接着層ＡＤにより透明基板２０に接着されている。透明基板２０は、第３方向Ｚにおいて、液晶層ＬＣと透明基板３０との間に位置している。透明基板３０は、ガラス基板やプラスチック基板などの絶縁基板であり、透明基板１０及び２０と同等の屈折率を有している。透明基板３０は、主面（下面）３０Ａと、主面３０Ａの反対側の主面（上面）３０Ｂと、側面３０Ｃと、を備えている。接着層ＡＤは、透明基板２０の主面２０Ｂと透明基板３０の主面３０Ａとの間に介在している。接着層ＡＤは、透明基板２０及び３０と同等の屈折率を有している。なお、ここでの「同等」とは、屈折率差がゼロの場合に限らず、屈折率差が０．０３以下の場合を含む。
【００２２】
透明基板１０は側面１０Ｃを備え、透明基板２０は側面２０Ｃを備えている。延出部Ｅｘは、第２方向Ｙに沿って側面１０Ｃと側面２０Ｃとの間の領域に相当する。側面３０Ｃは、側面２０Ｃの直上に位置している。  
発光素子ＬＤは、第２方向Ｙにおいて、側面２０Ｃ及び側面３０Ｃと向かい合っている。発光素子ＬＤは、配線基板Ｆに電気的に接続されている。発光素子ＬＤは、例えば、発光ダイオードであり、詳述しないが、赤発光部、緑発光部、及び、青発光部を備えている。なお、発光素子ＬＤと、側面２０Ｃ及び３０Ｃとの間に、透明な導光体が配置されてもよい。
【００２３】
次に、図４を参照しながら、発光素子ＬＤから出射される光Ｌ１について説明する。  
発光素子ＬＤは、側面２０Ｃ及び３０Ｃに向けて光Ｌ１を出射する。発光素子ＬＤから出射された光Ｌ１は、第２方向Ｙを示す矢印の向きに沿って進行し、側面２０Ｃから透明基板２０に入射するとともに、側面３０Ｃから透明基板３０に入射する。透明基板２０及び３０に入射した光Ｌ１は、繰り返し反射されながら、表示パネルＰＮＬの内部を進行する。電圧が印加されていない液晶層ＬＣに入射した光Ｌ１は、ほとんど散乱されることなく液晶層ＬＣを透過する。また、電圧が印加された液晶層ＬＣに入射した光Ｌ１は、液晶層ＬＣで散乱される。表示装置ＤＳＰは、主面１０Ａ側から観察可能であるとともに、主面３０Ｂ側からも観察可能である。また、表示装置ＤＳＰが主面１０Ａ側から観察された場合であっても、主面３０Ｂ側から観察された場合であっても、表示装置ＤＳＰを介して、表示装置ＤＳＰの背景を観察可能である。
【００２４】
図４に示すように、表示パネルＰＮＬは、画素ＰＸ１及びＰＸ２を備えている。画素ＰＸ１は、第２方向Ｙにおいて、発光素子ＬＤと画素ＰＸ２との間に設けられている。つまり、画素ＰＸ１は発光素子ＬＤに近接する側に設けられ、画素ＰＸ２は発光素子ＬＤから離間する側に設けられている。
【００２５】
〔基本コンセプト〕  
まず、図５乃至図７を参照しながら、本実施形態の基本コンセプトを説明する。なお、図５乃至図７の各々の（Ａ）においては、横軸は発光素子ＬＤから第２方向Ｙに沿った距離を示し、縦軸は各画素ＰＸの散乱面積を示している。散乱面積とは、液晶層ＬＣに電圧が印加された際にポリマー３１の屈折率と液晶分子３２の屈折率とがミスマッチする領域（あるいは、液晶分子３２が電界によって駆動される領域）の面積に相当する。あるいは、散乱面積は、平面視で画素電極ＰＥ及び共通電極ＣＥが重畳する電極面積と定義することもできる。図５乃至図７の各々の（Ｂ）においては、横軸は発光素子ＬＤから第２方向Ｙに沿った距離を示し、縦軸は各画素ＰＸの輝度を示している。  
以下で述べる発光素子ＬＤに近接した画素とは図４の画素ＰＸ１に相当し、発光素子ＬＤから離間した画素とは図４の画素ＰＸ２に相当する。
【００２６】
図５は、比較例の輝度分布を説明するための図である。  
図５の(Ａ)に示すように、比較例では、発光素子ＬＤからの距離に関係なく、各画素の散乱面積が一定である。表示パネルＰＮＬの内部を進行する光は、発光素子ＬＤから離れるにしたがって減衰する。また、発光素子ＬＤに近接した画素ＰＸ１に到達する光の量は、発光素子ＬＤから離間した画素ＰＸ２に到達する光の量より多い。このため、比較例では、画素ＰＸ１で散乱される光量は、画素ＰＸ２で散乱される光量より少ない。したがって、図５の（Ｂ）に示すように、比較例では、発光素子ＬＤから離れるにしたがって輝度が低下する。
【００２７】
図６は、第１実施形態の輝度分布を説明するための図である。  
図６の(Ａ)に示すように、第１実施形態では、発光素子ＬＤから離れるにしたがって、各画素の散乱面積が増加する。つまり、発光素子ＬＤに近接した画素ＰＸ１の散乱面積は、発光素子ＬＤから離間した画素ＰＸ２の散乱面積より小さい。このため、画素ＰＸ１で散乱される光の量は、比較例よりも減少する。一方で、画素ＰＸ２で散乱される光の量は、比較例よりも増加する。したがって、表示パネルＰＮＬの内部を進行する光の減衰が補償される。つまり、画素ＰＸ１に到達する光の量は多いが散乱面積が小さいため、比較例よりも輝度が低下する。一方で、画素ＰＸ２に到達する光の量は少ないが散乱面積が大きいため、比較例よりも輝度が増加する。このため、図６の（Ｂ）に示すように、第１実施形態では、発光素子ＬＤからの距離に関係なく、輝度を均一化することができる。あるいは、発光素子ＬＤに近接した画素と、発光素子ＬＤから離間した画素とでの輝度差を低減することができる。したがって、輝度の低下に伴う表示品位の低下を抑制することができる。
【００２８】
図７は、第２実施形態の輝度分布を説明するための図である。  
図７の(Ａ)に示すように、第２実施形態では、発光素子ＬＤ１、表示パネルＰＮＬ、及び、発光素子ＬＤ２がこの順に第２方向Ｙに沿って並んでいる。表示パネルＰＮＬは、第２方向Ｙに沿ったほぼ中間の領域ＭＡで最大の散乱面積を有している。つまり、発光素子ＬＤ１から領域ＭＡに向かうにしたがって各画素の散乱面積が増加する。一方で、領域ＭＡから発光素子ＬＤ２に向かうにしたがって各画素の散乱面積が減少する。発光素子ＬＤ１及びＬＤ２から等距離の画素では、散乱面積がほぼ同等である。このような第２実施形態では、発光素子ＬＤ１に近接した画素、及び、発光素子ＬＤ２に近接した画素が図４に示した画素ＰＸ１に相当し、領域ＭＡの画素が図４に示した画素ＰＸ２に相当する。
【００２９】
発光素子ＬＤ１に近接した画素ＰＸ１、あるいは、発光素子ＬＤ２に近接した画素ＰＸ１において散乱される光の量は、領域ＭＡの画素ＰＸ２で散乱される光の量よりも減少する。したがって、第１実施形態と同様に、表示パネルＰＮＬの内部を進行する光の減衰が補償される。このため、図７の（Ｂ）に示すように、第２実施形態では、発光素子ＬＤからの距離に関係なく、輝度を均一化することができる。したがって、輝度の低下に伴う表示品位の低下を抑制することができる。
【００３０】
以下、各構成例を説明する。以下の第１乃至第４構成例は第１実施形態の構成例に相当し、第５構成例は第２実施形態の構成例に相当する。
【００３１】
〔第１構成例〕  
図８は、第１基板ＳＵＢ１の一例を示す平面図である。第１基板ＳＵＢ１において、走査線Ｇ１乃至Ｇ４は、それぞれ第１方向Ｘに延出し、第２方向Ｙに並んでいる。走査線Ｇ１及びＧ２は第２方向Ｙに隣接し、また、走査線Ｇ３及びＧ４も第２方向Ｙに隣接している。走査線Ｇ２と走査線Ｇ３との間には、図示しない複数の走査線（あるいは画素）が配置されている。走査線Ｇ１及びＧ２の第２方向Ｙに沿った間隔ＤＹ１は、走査線Ｇ３及びＧ４の第２方向Ｙに沿った間隔ＤＹ２と同等である。走査線Ｇ２及びＧ３の第２方向Ｙに沿った間隔ＤＹ３は、間隔ＤＹ１よりも大きい。  
信号線Ｓ１乃至Ｓ３は、それぞれ第２方向Ｙに延出し、第１方向Ｘに並んでいる。信号線Ｓ１乃至Ｓ３は、走査線Ｇ１乃至Ｇ４と交差している。信号線Ｓ１及びＳ２は第１方向Ｘに隣接し、また、信号線Ｓ２及びＳ３も第１方向Ｘに隣接している。信号線Ｓ１及びＳ２の第１方向Ｘに沿った間隔ＤＸ１は、信号線Ｓ２及びＳ３の第１方向Ｘに沿った間隔ＤＸ２と同等である。
【００３２】
画素ＰＸ１１は、走査線Ｇ１及びＧ２と、信号線Ｓ１及びＳ２とで囲まれた領域に相当する。画素ＰＸ２１は、走査線Ｇ３及びＧ４と、信号線Ｓ１及びＳ２とで囲まれた領域に相当する。上記の通り、間隔ＤＹ１は間隔ＤＹ２と同等であるため、画素ＰＸ１１の面積は、画素ＰＸ２１の面積と同等である。
【００３３】
スイッチング素子ＳＷ１１は、走査線Ｇ１及び信号線Ｓ１と電気的に接続されている。画素電極ＰＥ１１は、画素ＰＸ１１に設けられ、スイッチング素子ＳＷ１１と電気的に接続されている。画素電極ＰＥ１１は、開口部ＯＰ１１を備えている。  
スイッチング素子ＳＷ２１は、走査線Ｇ３及び信号線Ｓ１と電気的に接続されている。画素電極ＰＥ２１は、画素ＰＸ２１に設けられ、スイッチング素子ＳＷ２１と電気的に接続されている。画素電極ＰＥ２１は、開口部ＯＰ２１を備えている。  
画素電極ＰＥ１１は、第２方向Ｙにおいて、延出部Ｅｘに設けられた発光素子ＬＤと、画素電極ＰＥ２１との間に設けられている。あるいは、透明基板１０は側面１０Ｃの反対側の側面１０Ｄを備え、画素電極ＰＥ２１は画素電極ＰＥ１１と側面１０Ｄとの間に設けられている。  
画素電極ＰＥ１１の電極面積は、画素電極ＰＥ２１の電極面積より小さい。画素電極ＰＥ１１の電極面積は開口部ＯＰ１１を除いた電極本体の面積であり、画素電極ＰＥ２１の電極面積は開口部ＯＰ２１を除いた電極本体の面積である。また、開口部ＯＰ１１の総面積は、開口部ＯＰ２１の総面積より大きい。
【００３４】
画素電極ＰＥ１１の外周エッジＥＧ１１の全長は、画素電極ＰＥ２１の外周エッジＥＧ２１の全長と同等である。つまり、画素電極ＰＥ１１の外形は、画素電極ＰＥ２１の外形と同等である。
【００３５】
開口部ＯＰ１１及びＯＰ２１の形状について、図８に示した例の円形に限定されるものではなく、楕円形、多角形などの他の形状であってもよい。  
開口部ＯＰ１１及びＯＰ２１の面積について、図８に示した例では、開口部ＯＰ１１及びＯＰ２１のそれぞれ１個当たりの面積が同等であるが、開口部ＯＰ１１の面積が開口部ＯＰ２１の面積より大きくてもよいし、開口部ＯＰ１１の面積が開口部ＯＰ２１の面積より小さくてもよい。  
開口部ＯＰ１１及びＯＰ２１の個数について、図８に示した例では、開口部ＯＰ１１の個数（９個）が開口部ＯＰ２１の個数（２個）より多いが、この例に限定されるものではない。開口部ＯＰ１１の面積が開口部ＯＰ２１の面積より大きい場合には、開口部ＯＰ１１の個数が開口部ＯＰ２１の個数より少ない場合も有り得るし、開口部ＯＰ１１の個数が開口部ＯＰ２１の個数と等しい場合も有り得る。
【００３６】
このような第１基板ＳＵＢ１において、第１方向Ｘに並んだ画素電極の電極面積は同等であり、また、開口部の総面積も同等である。  
例えば、画素ＰＸ１１に設けられた画素電極ＰＥ１１、及び、画素ＰＸ１２に設けられた画素電極ＰＥ１２は、第１方向Ｘに並んでいる。画素電極ＰＥ１２の電極面積は、画素電極ＰＥ１１の電極面積と同等である。また、画素電極ＰＥ１２が備える開口部ＯＰ１２の総面積は、画素電極ＰＥ１１が備える開口部ＯＰ１１の総面積と同等である。図８に示した例では、開口部ＯＰ１２の形状は開口部ＯＰ１１の形状と同等であり、開口部ＯＰ１２の面積は開口部ＯＰ１１の面積と同等であり、開口部ＯＰ１２の個数は開口部ＯＰ１１の個数と同等である。なお、画素電極ＰＥ１２はスイッチング素子ＳＷ１２と電気的に接続され、スイッチング素子ＳＷ１２は走査線Ｇ１及び信号線Ｓ２と電気的に接続されている。
【００３７】
同様に、画素ＰＸ２１に設けられた画素電極ＰＥ２１、及び、画素ＰＸ２２に設けられた画素電極ＰＥ２２は、第１方向Ｘに並んでいる。画素電極ＰＥ２２の電極面積は、画素電極ＰＥ２１の電極面積と同等である。また、画素電極ＰＥ２２が備える開口部ＯＰ２２の総面積は、画素電極ＰＥ２１が備える開口部ＯＰ２１の総面積と同等である。なお、画素電極ＰＥ２２はスイッチング素子ＳＷ２２と電気的に接続され、スイッチング素子ＳＷ２２は走査線Ｇ３及び信号線Ｓ２と電気的に接続されている。
【００３８】
図９は、図８に示した第１基板ＳＵＢ１に重畳する第２基板ＳＵＢ２の一例を示す平面図である。なお、走査線Ｇ１乃至Ｇ４、信号線Ｓ１乃至Ｓ３、及び、画素電極ＰＥ１１、ＰＥ１２、ＰＥ２１、ＰＥ２２は、点線で示している。
【００３９】
第２基板ＳＵＢ２において、透明基板２０は、側面２０Ｃの反対側の側面２０Ｄを備えている。側面２０Ｃは、上記の通り、第２方向Ｙにおいて発光素子ＬＤと向かい合っている。共通電極ＣＥは、走査線Ｇ１乃至Ｇ４と、信号線Ｓ１乃至Ｓ３と、画素電極ＰＥ１１、ＰＥ１２、ＰＥ２１、ＰＥ２２と、に重畳している。  
共通電極ＣＥは、開口部ＯＰ１１に重畳する開口部ＯＰ３１と、開口部ＯＰ２１に重畳する開口部ＯＰ４１と、を備えている。開口部ＯＰ３１の総面積は、開口部ＯＰ４１の総面積より大きい。
【００４０】
開口部ＯＰ３１の総面積は、開口部ＯＰ１１の総面積と同等である。開口部ＯＰ３１の形状は開口部ＯＰ１１の形状と同等であり、開口部ＯＰ３１の面積は開口部ＯＰ１１の面積と同等であり、開口部ＯＰ３１の個数は開口部ＯＰ１１の個数と同等である。第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着する際のズレがないと仮定すると、画素電極ＰＥ１１の電極本体は共通電極ＣＥの電極本体に重畳し、開口部ＯＰ３１は画素電極ＰＥ１１の電極本体に重畳せず、また、開口部ＯＰ１１は共通電極ＣＥの電極本体に重畳しない。同様に、開口部ＯＰ４１の総面積は、開口部ＯＰ２１の総面積と同等である。
【００４１】
このような第２基板ＳＵＢ２において、第１方向Ｘに並んだ画素電極に重畳する開口部の総面積は同等である。  
例えば、画素電極ＰＥ１２に重畳する開口部ＯＰ３２の総面積は、画素電極ＰＥ１１に重畳する開口部ＯＰ３１の総面積と同等である。なお、開口部ＯＰ３２は、開口部ＯＰ１２に重畳している。同様に、画素電極ＰＥ２２に重畳する開口部ＯＰ４２の総面積は、画素電極ＰＥ２１に重畳する開口部ＯＰ４１の総面積と同等である。なお、開口部ＯＰ４２は、開口部ＯＰ２２に重畳している。
【００４２】
このような第１構成例によれば、画素電極ＰＥ１１の電極面積は、画素電極ＰＥ２１の電極面積より小さい。つまり、画素ＰＸ１１において液晶層ＬＣに電圧が印加可能な領域の面積（あるいは液晶分子が駆動される領域の面積）は、画素ＰＸ２１において液晶層ＬＣに電圧が印加可能な領域の面積より小さい。このため、画素ＰＸ１１における散乱面積は、画素ＰＸ２１における散乱面積より小さい。したがって、図６を参照して説明したように、輝度を均一化することができる。あるいは、画素ＰＸ１１と画素ＰＸ２１とでの輝度差を低減することができる。
【００４３】
また、画素電極ＰＥ及び共通電極ＣＥの双方が開口部を備えたことにより、透明電極の総面積を低減することができる。このため、透明電極が光吸収性を有する場合であったとしても、開口部を備えていない場合と比較して、透明電極における光吸収を抑制することができる。
【００４４】
〔第２構成例〕  
図１０は、第１基板ＳＵＢ１の一例を示す平面図である。第２構成例は、上記の第１構成例と比較して、開口部ＯＰ１１、ＯＰ１２、ＯＰ２１、ＯＰ２２がいずれも同一方向に延出している点で相違している。図１０に示した例では、これらの開口部ＯＰ１１、ＯＰ１２、ＯＰ２１、ＯＰ２２は、いずれも第１方向Ｘに延出している。開口部ＯＰ１１、ＯＰ１２、ＯＰ２１、ＯＰ２２の延出方向は、液晶層ＬＣにおけるポリマー３１の延出方向とほぼ平行である。すなわち、ポリマー３１は、図１を参照して説明したように、第１方向Ｘに延出した筋状に形成されている。
【００４５】
図１１は、図１０に示した第１基板ＳＵＢ１に重畳する第２基板ＳＵＢ２の一例を示す平面図である。開口部ＯＰ３１、ＯＰ３２、ＯＰ４１、ＯＰ４２は、いずれも第１方向Ｘに延出している。また、第１構成例と同様に、開口部ＯＰ３１は開口部ＯＰ１１に重畳し、開口部ＯＰ３２は開口部ＯＰ１２に重畳し、開口部ＯＰ４１は開口部ＯＰ２１に重畳し、開口部ＯＰ４２は開口部ＯＰ２２に重畳している。
【００４６】
このような第２構成例においても、上記の第１構成例と同様の効果が得られる。加えて、画素電極ＰＥ及び共通電極ＣＥの各々の開口部ＯＰが第１方向Ｘに延出しているため、不所望な電界の形成を抑制することができる。すなわち、液晶分子３２は、第１方向Ｘに初期配向されている。開口部ＯＰの縁のうち、第１方向Ｘと交差する方向に延びる部分には、液晶分子３２の駆動を促進する電界が形成されやすい。このような電界が形成された領域では、液晶分子３２が駆動されることで不所望な散乱状態が形成される。本来、発光素子ＬＤに近接した画素ＰＸでは、散乱面積を低減する目的で多くの開口部ＯＰが形成されたにもかかわらず、開口部ＯＰの個数が多いほど、不所望な散乱を招く領域が増加してしまう。第２構成例では、開口部ＯＰが第１方向Ｘに延出しているため、不所望な散乱を招く領域を低減することができる。このため、電極面積と、散乱面積とがほぼ一致するようになる。
【００４７】
〔開口部断面〕  
図１２は、図９及び図１１に示したＡ−Ｂ線に沿った断面図である。ここでは、開口部ＯＰ１１を含む画素電極ＰＥ１１、開口部ＯＰ３１を含む共通電極ＣＥ、及び、液晶層ＬＣのみを図示している。  
開口部ＯＰ３１は、開口部ＯＰ１１の直上に位置している。液晶層ＬＣは、画素電極ＰＥ１１と共通電極ＣＥとの間において、第３方向Ｚに沿った厚さＴＬＣを有している。画素電極ＰＥ１１において、開口部ＯＰ１１の第２方向Ｙに沿った幅ＷＰＥは、厚さＴＬＣより大きい。なお、開口部ＯＰ３１の第２方向Ｙに沿った幅については、幅ＷＰＥと同等である。図９に示した第１構成例の開口部ＯＰ１１及びＯＰ３１は円形であり、幅ＷＰＥは開口部ＯＰ１１及びＯＰ３１の直径に相当する。図１１に示した第２構成例の開口部ＯＰ１１及びＯＰ３１は第１方向Ｘに延出しており、幅ＷＰＥは開口部ＯＰ１１及びＯＰ３１の延出方向（第１方向Ｘ）と直交する方向（第２方向Ｙ）の長さに相当する。
【００４８】
幅ＷＰＥが厚さＴＬＣより大きいため、開口部ＯＰ１１及びＯＰ３１において、斜め電界や横電界等の不所望な電界が形成されにくくなり、液晶層ＬＣにおける不所望な散乱を抑制することができる。なお、他の開口部についてもその幅は厚さＴＬＣより大きいことが望ましい。
【００４９】
〔容量電極形状〕  
図１３は、容量電極１３の一例を示す平面図である。容量電極１３は、例えば、走査線Ｇ１乃至Ｇ４と、信号線Ｓ１乃至Ｓ３と、スイッチング素子ＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２と、に重畳し、格子状に形成されている。また、容量電極１３は、図１３において斜線で示すように、画素電極ＰＥ１１、ＰＥ１２、ＰＥ２１、ＰＥ２２に重畳し、各画素における容量を形成している。なお、容量電極１３は、各画素電極ＰＥにおいて、開口部ＯＰ１１、ＯＰ１２、ＯＰ２１、ＯＰ２２には重畳していない。画素電極ＰＥ１１と容量電極１３との重畳面積は、画素電極ＰＥ２１と容量電極１３との重畳面積と同等である。また、画素電極ＰＥ１１と容量電極１３との重畳面積は、画素電極ＰＥ１２と容量電極１３との重畳面積と同等である。画素電極ＰＥ２１と容量電極１３との重畳面積は、画素電極ＰＥ２２と容量電極１３との重畳面積と同等である。つまり、発光素子からの距離にかかわらず、各画素の容量を揃えることができる。また、各画素電極ＰＥの開口部ＯＰが容量電極１３と重畳していないため、不所望なフリンジ電界の形成を抑制することができる。
【００５０】
なお、上記の第１及び第２構成例において、共通電極ＣＥの開口部が画素電極ＰＥの開口部に重畳する場合について説明したが、これに限らない。例えば、共通電極ＣＥが開口部を備えず、画素電極ＰＥが開口部を備えていてもよい。あるいは、画素電極ＰＥが開口部を備えず、共通電極ＣＥが開口部を備えていてもよい。これらの場合であっても、画素電極ＰＥまたは共通電極ＣＥが開口部を備えたことにより、画素電極ＰＥ及び共通電極ＣＥの双方が開口部を備えていない場合と比較して、開口部付近の電界が弱まる。このため、開口部付近で散乱状態が形成されにくくなり、実質的に散乱面積を低減することができる。これにより、画素電極ＰＥ及び共通電極ＣＥの双方が開口部を備えている場合と同様の輝度分布を形成することが可能となる。
【００５１】
〔第３構成例〕  
図１４は、第１基板ＳＵＢ１の一例を示す平面図である。第３構成例は、第１構成例と比較して、各画素電極ＰＥが開口部を備えていない平板状に形成され、各画素電極ＰＥに透明樹脂ＴＲが重畳している点で相違している。なお、図示しない共通電極についても、開口部を備えていない平板状に形成されている。
【００５２】
画素電極ＰＥ１１は、第２方向Ｙにおいて、発光素子ＬＤと画素電極ＰＥ２１との間に設けられている。画素電極ＰＥ１１の電極面積は、画素電極ＰＥ２１の電極面積と同等である。  
透明樹脂ＴＲ１１は画素電極ＰＥ１１に重畳し、透明樹脂ＴＲ１２は画素電極ＰＥ１２に重畳し、透明樹脂ＴＲ２１は画素電極ＰＥ２１に重畳し、透明樹脂ＴＲ２２は画素電極ＰＥ２２に重畳している。透明樹脂ＴＲは、液晶層ＬＣのポリマー３１及び液晶分子３２とは異なる材料によって形成されている。一例では、透明樹脂ＴＲは、ポリマー３１よりも高い透明度を有する材料によって形成されている。また、透明樹脂ＴＲは、ポリマー３１とは異なり、屈折率異方性を有していない。なお、透明樹脂ＴＲの屈折率は、ポリマー３１の常光屈折率ｎｏと同等であり、約１．５である。  
画素電極ＰＥ１１と透明樹脂ＴＲ１１との重畳面積は、画素電極ＰＥ２１と透明樹脂ＴＲ２１との重畳面積より大きい。なお、画素電極ＰＥ１１と透明樹脂ＴＲ１１との重畳面積は、画素電極ＰＥ１２と透明樹脂ＴＲ１２との重畳面積と同等である。また、画素電極ＰＥ２１と透明樹脂ＴＲ２１との重畳面積は、画素電極ＰＥ２２と透明樹脂ＴＲ２２との重畳面積と同等である。
【００５３】
平面視における透明樹脂ＴＲの形状について、図１４に示した例の円形に限定されるものではなく、楕円形、多角形など他の形状であってもよい。また、第２構成例で説明したように、透明樹脂ＴＲは、第１方向Ｘに延出していてもよい。  
平面視における透明樹脂ＴＲの面積について、図１４に示した例では、すべての透明樹脂の１個当たりの面積が同等であるが、異なっていてもよい。  
各画素電極ＰＥに重畳する透明樹脂ＴＲの個数について、図１４に示した例に限定されるものではない。
【００５４】
図１５は、図１４に示したＣ−Ｄ線に沿った断面図である。ここでは、画素電極ＰＥ１１、配向膜ＡＬ１、共通電極ＣＥ、配向膜ＡＬ２、透明樹脂ＴＲ１１、及び、液晶層ＬＣのみを図示している。図１５に示した例は、透明樹脂ＴＲ１１が第２基板ＳＵＢ２に設けられた例に相当する。  
図１５の（Ａ）では、透明樹脂ＴＲ１１は、共通電極ＣＥ及び配向膜ＡＬ２に接し、配向膜ＡＬ１から離間している。つまり、配向膜ＡＬ１と透明樹脂ＴＲ１１との間には液晶層ＬＣが介在している。このとき、透明樹脂ＴＲ１１の第３方向Ｚに沿った厚さＴＴＲは、液晶層ＬＣの厚さＴＬＣの１／２以上であることが望ましい。このような透明樹脂ＴＲ１１は、第３方向Ｚに押圧するような衝撃が加わった際に、配向膜ＡＬ１に接触する。これにより、表示パネルＰＮＬの過度の変形を抑制することができる。  
図１５の（Ｂ）では、透明樹脂ＴＲ１１は、共通電極ＣＥ及び配向膜ＡＬ２に接し、また、配向膜ＡＬ１に接している。つまり、透明樹脂ＴＲ１１は、配向膜ＡＬ１と配向膜ＡＬ２との間のセルギャップを形成するスペーサとして機能する。
【００５５】
図１６は、図１４に示したＣ−Ｄ線に沿った他の断面図である。図１６に示した例は、図１５に示した例と比較して、透明樹脂ＴＲ１１が第１基板ＳＵＢ１に設けられた点で相違している。図１６の（Ａ）では、透明樹脂ＴＲ１１は、画素電極ＰＥ１１及び配向膜ＡＬ１に接し、配向膜ＡＬ２から離間している。つまり、透明樹脂ＴＲ１１と配向膜ＡＬ２との間には液晶層ＬＣが介在している。図１６の（Ｂ）では、透明樹脂ＴＲ１１は、画素電極ＰＥ１１及び配向膜ＡＬ１に接し、また、配向膜ＡＬ２に接している。つまり、透明樹脂ＴＲ１１は、配向膜ＡＬ１と配向膜ＡＬ２との間のセルギャップを形成するスペーサとして機能する。
【００５６】
このような第３構成例によれば、画素電極ＰＥ１１と透明樹脂ＴＲ１１との重畳面積は、画素電極ＰＥ２１と透明樹脂ＴＲ２１との重畳面積より大きい。透明樹脂ＴＲが存在する領域は、ポリマー３１及び液晶分子３２を含まないため、散乱に寄与しない。つまり、画素ＰＸ１１における散乱面積は、画素ＰＸ２１における散乱面積より小さい。したがって、図６を参照して説明したように、輝度を均一化することができる。  
なお、上記の第１乃至第３構成例は、適宜組み合わせることが可能である。
【００５７】
〔第４構成例〕  
図１７は、第４構成例における散乱面積の分布を説明するための図である。表示パネルＰＮＬは、第２方向Ｙに並んだ複数の表示ブロックＢ１乃至Ｂ４を有している。表示ブロックＢ１乃至Ｂ４の各々は、図６の(Ａ)を参照して説明したように、発光素子ＬＤから離れるにしたがって各画素の散乱面積が増加するように構成されている。このため、表示ブロックＢ１乃至Ｂ４の各々において、発光素子ＬＤに近接した画素で散乱される光量が低減し、発光素子ＬＤから離間した画素で散乱される光量が増加する。これにより、表示ブロックＢ１乃至Ｂ４の各々において、輝度を均一化することができる。
【００５８】
表示パネルＰＮＬが有する表示ブロックの個数は、図１７に示した例に限らない。また、表示ブロックＢ１乃至Ｂ４の各々の第２方向Ｙに沿った長さは、任意に設定することができる。例えば、表示パネルＰＮＬの中央部に位置する表示ブロックＢ２が表示ブロックＢ１よりも第２方向Ｙに沿って長くなるように拡張されていてもよい。また、表示ブロックＢ１乃至Ｂ４の各々の最小散乱面積がすべて同一であってもよいし、異なっていてもよい。また、表示ブロックＢ１乃至Ｂ４の各々の最大散乱面積がすべて同一であってもよいし、異なっていてもよい。
【００５９】
図１８は、第１基板ＳＵＢ１の一例を示す平面図である。図１８に示す例は、各画素電極ＰＥが開口部ＯＰを備え、画素電極ＰＥの電極面積によって散乱面積の分布を形成するものである。
【００６０】
第１基板ＳＵＢ１において、発光素子ＬＤに近接した表示ブロックＢ１は、図８に示した第１構成例と同様である。側面１０Ｄに近接した表示ブロックＢ４も表示ブロックＢ１と同様に構成されている。表示ブロックＢ４について簡単に説明すると、スイッチング素子ＳＷ３１は、走査線Ｇ１１及び信号線Ｓ１と電気的に接続されている。画素電極ＰＥ３１は、画素ＰＸ３１に設けられ、スイッチング素子ＳＷ３１と電気的に接続されている。画素電極ＰＥ３１は、開口部ＯＰ３を備えている。スイッチング素子ＳＷ４１は、走査線Ｇ１３及び信号線Ｓ１と電気的に接続されている。画素電極ＰＥ４１は、画素ＰＸ４１に設けられ、スイッチング素子ＳＷ４１と電気的に接続されている。画素電極ＰＥ４１は、開口部ＯＰ４を備えている。画素ＰＸ３１の面積は、画素ＰＸ４１の面積と同等である。また、画素ＰＸ３１の面積は、画素ＰＸ１１及びＰＸ２１の面積とも同等である。
【００６１】
画素電極ＰＥ３１は、第２方向Ｙにおいて、画素電極ＰＥ２１と画素電極ＰＥ４１との間に設けられている。画素電極ＰＥ３１の電極面積は、画素電極ＰＥ２１の電極面積より小さい。画素電極ＰＥ４１の電極面積は、画素電極ＰＥ３１の電極面積より大きい。また、開口部ＯＰ３の総面積は、開口部ＯＰ２１の総面積より大きい。開口部ＯＰ４の総面積は、開口部ＯＰ３の総面積より小さい。  
したがって、表示ブロックＢ１及びＢ４において、それぞれ輝度を均一化することができる。
【００６２】
図１９は、第１基板ＳＵＢ１の他の例を示す平面図である。図１９に示す例は、各画素電極ＰＥと透明樹脂ＴＲとの重畳面積によって散乱面積の分布を形成するものである。
【００６３】
第１基板ＳＵＢ１において、表示ブロックＢ１は、図１４に示した第３構成例と同様である。表示ブロックＢ４も表示ブロックＢ１と同様に構成されている。表示ブロックＢ４について簡単に説明すると、画素ＰＸ３１に設けられた透明樹脂ＴＲ３１は、画素電極ＰＥ３１に重畳している。画素ＰＸ４１に設けられた透明樹脂ＴＲ４１は、画素電極ＰＥ４１に重畳している。画素電極ＰＥ３１と透明樹脂ＴＲ３１との重畳面積は、画素電極ＰＥ２１と透明樹脂ＴＲ２１との重畳面積より大きい。画素電極ＰＥ４１と透明樹脂ＴＲ４１との重畳面積は、画素電極ＰＥ３１と透明樹脂ＴＲ３１との重畳面積より小さい。また、透明樹脂ＴＲ３１の総面積は、透明樹脂ＴＲ２１の総面積より大きい。透明樹脂ＴＲ４１の総面積は、透明樹脂ＴＲ３１の総面積より小さい。  
したがって、表示ブロックＢ１及びＢ４において、それぞれ輝度を均一化することができる。
【００６４】
〔第５構成例〕  
図２０は、第１基板ＳＵＢ１の一例を示す平面図である。図２０に示す例は、各画素電極ＰＥが開口部ＯＰを備え、画素電極ＰＥの電極面積によって散乱面積の分布を形成するものである。
【００６５】
発光素子ＬＤ１は、点線で示した透明基板２０の側面２０Ｃと向かい合っている。発光素子ＬＤ２は、透明基板１０の側面１０Ｄ及び透明基板２０の側面２０Ｄと向かい合っている。
【００６６】
第１基板ＳＵＢ１において、スイッチング素子ＳＷ５１は、走査線Ｇ２１及び信号線Ｓ１と電気的に接続されている。画素電極ＰＥ５１は、画素ＰＸ５１に設けられ、スイッチング素子ＳＷ５１と電気的に接続されている。画素電極ＰＥ５１は、開口部ＯＰ５１を備えている。画素ＰＸ５１の面積は、画素ＰＸ１１及びＰＸ２１の面積と同等である。
【００６７】
画素ＰＸ２１は、図７を参照して説明した表示パネルＰＮＬの領域ＭＡに位置している。画素電極ＰＥ１１は、第２方向Ｙにおいて、発光素子ＬＤ１と画素電極ＰＥ２１との間に設けられている。画素電極ＰＥ５１は、第２方向Ｙにおいて、画素電極ＰＥ２１と発光素子ＬＤ２との間に設けられている。画素電極ＰＥ２１の電極面積は、画素電極ＰＥ１１の電極面積及び画素電極ＰＥ５１の電極面積より大きい。また、開口部ＯＰ２１の総面積は、開口部ＯＰ１１の総面積より小さく、また、開口部ＯＰ５１の総面積より小さい。
【００６８】
図２１は、第１基板ＳＵＢ１の他の例を示す平面図である。図２１に示す例は、各画素電極ＰＥと透明樹脂ＴＲとの重畳面積によって散乱面積の分布を形成するものである。
【００６９】
第１基板ＳＵＢ１において、画素ＰＸ５１に設けられた透明樹脂ＴＲ５１は、画素電極ＰＥ５１に重畳している。画素電極ＰＥ２１と透明樹脂ＴＲ２１との重畳面積は、画素電極ＰＥ１１と透明樹脂ＴＲ１１との重畳面積より小さい。画素電極ＰＥ２１と透明樹脂ＴＲ２１との重畳面積は、画素電極ＰＥ５１と透明樹脂ＴＲ５１との重畳面積より小さい。また、透明樹脂ＴＲ２１の総面積は、透明樹脂ＴＲ１１の総面積より小さく、また、透明樹脂ＴＲ５１の総面積より小さい。
【００７０】
このような第５構成例によれば、図７を参照して説明したように、輝度を均一化することができる。
【００７１】
本明細書において、例えば、透明基板１０は第１透明基板に相当し、透明基板２０は第２透明基板に相当する。スイッチング素子ＳＷ１１は第１スイッチング素子に相当し、スイッチング素子ＳＷ２１は第２スイッチング素子に相当し、スイッチング素子ＳＷ３１は第３スイッチング素子に相当し、スイッチング素子ＳＷ４１は第４スイッチング素子に相当する。  
画素電極ＰＥ１１は第１画素電極に相当し、開口部ＯＰ１１は第１開口部に相当する。画素電極ＰＥ２１は第２画素電極に相当し、開口部ＯＰ２１は第２開口部に相当する。画素電極ＰＥ３１は第３画素電極に相当し、画素電極ＰＥ４１は第４画素電極に相当する。共通電極ＣＥにおいて、開口部ＯＰ３１は第３開口部に相当し、開口部ＯＰ４１は第４開口部に相当する。  
走査線Ｇ１は第１走査線に相当し、走査線Ｇ２は第２走査線に相当し、走査線Ｇ３は第３走査線に相当し、走査線Ｇ４は第４走査線に相当する。信号線Ｓ１は第１信号線に相当し、信号線Ｓ２は第２信号線に相当する。画素ＰＸ１１は第１画素に相当し、画素ＰＸ２１は第２画素に相当する。  
透明樹脂ＴＲ１１は第１透明樹脂に相当し、透明樹脂ＴＲ２１は第２透明樹脂に相当し、透明樹脂ＴＲ３１は第３透明樹脂に相当し、透明樹脂ＴＲ４１は第４透明樹脂に相当する。
【００７２】
以上説明したように、本実施形態によれば、表示品位の低下を抑制することが可能な表示装置を提供することができる。
【００７３】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００７４】
本明細書にて開示した構成から得られる表示装置の一例を以下に付記する。  
（１）
発光素子と、
第１透明基板と、第１スイッチング素子及び第２スイッチング素子と、前記第１スイッチング素子と電気的に接続された第１画素電極と、前記第２スイッチング素子と電気的に接続された第２画素電極と、を備えた第１基板と、
前記発光素子と向かい合う側面を備えた第２透明基板と、前記第１画素電極及び前記第２画素電極に重畳する共通電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に設けられ、ポリマー及び液晶分子を含む液晶層と、を備え、
前記第１画素電極は、前記発光素子と前記第２画素電極との間に設けられ、
前記第１画素電極の電極面積は、前記第２画素電極の電極面積より小さい、表示装置。
（２）
前記第１画素電極の外周エッジの全長は、前記第２画素電極の外周エッジの全長と同等である、（１）に記載の表示装置。
（３）
前記第１基板は、第１乃至第４走査線と、前記第１乃至第４走査線と交差する第１信号線及び第２信号線と、を備え、
前記第１画素電極は、前記第１走査線及び前記第２走査線と、前記第１信号線及び前記第２信号線とで囲まれた第１画素に設けられ、
前記第２画素電極は、前記第３走査線及び前記第４走査線と、前記第１信号線及び前記第２信号線とで囲まれた第２画素に設けられ、
前記第１走査線及び前記第２走査線の間隔は、前記第３走査線及び前記第４走査線の間隔と同等である、（２）に記載の表示装置。
（４）
前記第１画素電極は、第１開口部を備え、
前記第２画素電極は、第２開口部を備え、
前記第１開口部の総面積は、前記第２開口部の総面積より大きい、（１）乃至（３）のいずれか１項に記載の表示装置。
（５）
前記共通電極は、前記第１開口部に重畳する第３開口部と、前記第２開口部に重畳する第４開口部と、を備えている、（４）に記載の表示装置。
（６）
前記第１開口部及び前記第２開口部の各々は、同一方向に延出し、
前記ポリマーは、前記第１開口部及び前記第２開口部の延出方向に延出した筋状に形成されている、（４）または（５）に記載の表示装置。
（７）
前記第１開口部及び前記第２開口部の各々は、前記延出方向に直交する幅を有し、
前記幅は、前記液晶層の厚さより大きい、（６）に記載の表示装置。
（８）
前記第１基板は、前記第１画素電極及び前記第２画素電極に重畳する容量電極を備え、
前記第１画素電極と前記容量電極との重畳面積は、前記第２画素電極と前記容量電極との重畳面積と同等である、（１）乃至（７）のいずれか１項に記載の表示装置。
（９）
前記第１基板は、第３スイッチング素子及び第４スイッチング素子と、前記第３スイッチング素子と電気的に接続された第３画素電極と、前記第４スイッチング素子と電気的に接続された第４画素電極と、を備え、
前記第３画素電極は、前記第２画素電極と前記第４画素電極との間に設けられ、
前記第３画素電極の電極面積は、前記第２画素電極の電極面積より小さく、
前記第４画素電極の電極面積は、前記第３画素電極の電極面積より大きい、（１）乃至（８）のいずれか１項に記載の表示装置。
（１０）
発光素子と、
第１透明基板と、第１スイッチング素子及び第２スイッチング素子と、前記第１スイッチング素子と電気的に接続された第１画素電極と、前記第２スイッチング素子と電気的に接続された第２画素電極と、を備えた第１基板と、
前記発光素子と向かい合う側面を備えた第２透明基板と、前記第１画素電極及び前記第２画素電極に重畳する共通電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に設けられ、筋状のポリマー及び液晶分子を含む液晶層と、
前記第１画素電極に重畳する第１透明樹脂と、
前記第２画素電極に重畳する第２透明樹脂と、を備え、
前記第１画素電極は、前記発光素子と前記第２画素電極との間に設けられ、
前記第１画素電極の電極面積は、前記第２画素電極の電極面積と同等であり、
前記第１透明樹脂及び前記第２透明樹脂は、前記ポリマー及び前記液晶分子とは異なる材料によって形成され、
前記第１画素電極と前記第１透明樹脂との重畳面積は、前記第２画素電極と前記第２透明樹脂との重畳面積より大きい、表示装置。
（１１）
前記第１基板は、第３スイッチング素子及び第４スイッチング素子と、前記第３スイッチング素子と電気的に接続された第３画素電極と、前記第４スイッチング素子と電気的に接続された第４画素電極と、を備え、
前記第３画素電極に重畳する第３透明樹脂と、
前記第４画素電極に重畳する第４透明樹脂と、を備え、
前記第３画素電極は、前記第２画素電極と前記第４画素電極との間に設けられ、
前記第３画素電極と前記第３透明樹脂との重畳面積は、前記第２画素電極と前記第２透明樹脂との重畳面積より大きく、
前記第４画素電極と前記第４透明樹脂との重畳面積は、前記第３画素電極と前記第３透明樹脂との重畳面積より小さい、（１０）に記載の表示装置。
【符号の説明】
【００７５】
ＤＳＰ…表示装置  ＰＮＬ…表示パネル  ＬＤ…発光素子
ＳＵＢ１…第１基板  ＳＵＢ２…第２基板
ＬＣ…液晶層  ３１…ポリマー  ３２…液晶分子
ＳＷ…スイッチング素子  ＰＥ…画素電極  ＣＥ…共通電極  ＯＰ…開口部
１０…透明基板  ２０…透明基板
【図１】
2020177080.tif 000003
【図２】
2020177080.tif 000004
【図３】
2020177080.tif 000005
【図４】
2020177080.tif 000006
【図５】
2020177080.tif 000007
【図６】
2020177080.tif 000008
【図７】
2020177080.tif 000009
【図８】
2020177080.tif 000010
【図９】
2020177080.tif 000011
【図１０】
2020177080.tif 000012
【図１１】
2020177080.tif 000013
【図１２】
2020177080.tif 000014
【図１３】
2020177080.tif 000015
【図１４】
2020177080.tif 000016
【図１５】
2020177080.tif 000017
【図１６】
2020177080.tif 000018
【図１７】
2020177080.tif 000019
【図１８】
2020177080.tif 000020
【図１９】
2020177080.tif 000021
【図２０】
2020177080.tif 000022
【図２１】
2020177080.tif 000023