(57)【要約】      （修正有）【課題】ベース電流増幅率の影響の無い絶対温度比例電流を用いた基準電流源回路を提供する。【解決手段】基準電流源回路は、絶対温度比例電流生成回路１０と、第１の電圧電流変換回路２０と、第２の電圧電流変換回路３０と、第１のカレントミラー回路４０と、第２のカレントミラー回路５０と、を備える。エミッタ面積比はＱｎ１ａ：Ｑｎ２ａ：Ｑｎ３ａ＝１：１：ｍに設定されている。サイズ比はＭｎ１ａ：Ｍｎ２ａ＝１：１、Ｍｎ１ｂ：Ｍｎ２ｂ＝１：１、Ｍｐ１ａ：Ｍｐ２ａ：Ｍｐ３ａ：Ｍｐ４ａ：Ｍｐ５ａ＝１：１：１：１：１、Ｍｐ１ｂ：Ｍｐ２ｂ：Ｍｐ３ｂ＝１：３：１に設定されている。第１の電圧電流変換回路２０の出力端子Ｏ２２と電圧電流変換回路３０の出力端子Ｏ３２をシンク出力電流端子６０に接続し、第１のカレントミラー回路４０の出力端子Ｏ４４と第２のカレントミラー回路５０の出力端子Ｏ５２をソース電流出力端子７０に接続する。【選択図】図２
2020123095.tif 000002
【特許請求の範囲】
【請求項１】
第１のＮＰＮバイポーラトランジスタと第２のＮＰＮバイポーラトランジスタと第３のＮＰＮバイポーラトランジスタと第１の抵抗を有する絶対温度比例電流生成回路と、第１の電圧電流変換回路と、第２の電圧電流変換回路と、第１のカレントミラー回路と、第２のカレントミラー回路と、シンク電流出力端子を備え、
前記絶対温度比例電流生成回路は、前記第１のＮＰＮバイポーラトランジスタのベースが前記第２及び第３のＮＰＮバイポーラトランジスタのベースに接続されエミッタが接地され、前記第２のＮＰＮバイポーラトランジスタのベースがコレクタに接続されエミッタが接地され、前記第３のＮＰＮバイポーラトランジスタのエミッタが前記第１の抵抗を介して接地され、
前記第１の電圧電流変換回路は、入力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記シンク電流出力端子に接続され、
前記第２の電圧電流変換回路は、入力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記シンク電流出力端子に接続され、
前記第１のカレントミラー回路は、入力端子が前記第１の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続され、第３の出力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、
前記第２のカレントミラー回路は、入力端子が前記第２の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続されていることを特徴とする基準電流源回路。
【請求項２】
請求項１に記載の基準電流源回路において、
前記第１、第２、第３のＮＰＮバイポーラトランジスタの正規化エミッタ面積比が、第１のＮＰＮバイポーラトランジスタ：第２のＮＰＮバイポーラトランジスタ：第３のＮＰＮバイポーラトランジスタ＝１：１：ｍに設定され（ｍは正の数）、
前記第１のカレントミラー回路の前記入力端子、前記第１の出力端子、前記第２の出力端子、前記第３出力端子の電流比が、入力端子：第１の出力端子：第２の出力端子：第３出力端子＝１：１：１：１に設定され、
前記第２のカレントミラー回路の前記入力端子、前記第１の出力端子の電流比が、入力端子：第１の出力端子＝１：３に設定され、
前記第１の電圧電流変換回路の前記第１の出力端子、前記第２の出力端子の電流比が、第１の出力端子：第２の出力端子＝１：１に設定され、
前記第２の電圧電流変換回路の前記第１の出力端子、前記第２の出力端子の電流比が、第１の出力端子：第２の出力端子＝１：１に設定されている、
ことを特徴とする基準電流源回路。
【請求項３】
第１のＮＰＮバイポーラトランジスタと第２のＮＰＮバイポーラトランジスタと第３のＮＰＮバイポーラトランジスタと第１の抵抗を有する絶対温度比例電流生成回路と、第１の電圧電流変換回路と、第２の電圧電流変換回路と、第１のカレントミラー回路と、第２のカレントミラー回路と、ソース電流出力端子を備え、
前記絶対温度比例電流生成回路は、前記第１のＮＰＮバイポーラトランジスタのベースが前記第２及び第３のＮＰＮバイポーラトランジスタのベースに接続されエミッタが接地され、前記第２のＮＰＮバイポーラトランジスタのベースがコレクタに接続されエミッタが接地され、前記第３のＮＰＮバイポーラトランジスタのエミッタが前記第１の抵抗を介して接地され、
前記第１の電圧電流変換回路は、入力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、
前記第２の電圧電流変換回路は、入力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、
前記第１のカレントミラー回路は、入力端子が前記第１の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続され、第３の出力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、第４の出力端子が前記ソース電流出力端子に接続され、
前記第２のカレントミラー回路は、入力端子が前記第２の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記ソース電流出力端子に接続されていることを特徴とする基準電流源回路。
【請求項４】
請求項３に記載の基準電流源回路において、
前記第１、第２、第３のＮＰＮバイポーラトランジスタの正規化エミッタ面積比が、第１のＮＰＮバイポーラトランジスタ：第２のＮＰＮバイポーラトランジスタ：第３のＮＰＮバイポーラトランジスタ＝１：１：ｍに設定され（ｍは正の数）、
前記第１のカレントミラー回路の前記入力端子、前記第１の出力端子、前記第２の出力端子、前記第３の出力端子、前記第４の出力端子の電流比が、入力端子：第１の出力端子：第２の出力端子：第３の出力端子：第４の出力端子＝１：１：１：１：１に設定され、
前記第２のカレントミラー回路の前記入力端子、前記第１の出力端子、前記第２の出力端子の電流比が、入力端子：第１の出力端子：第２の出力端子＝１：３：１に設定され
いる、
ことを特徴とする基準電流源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はダイオード接続のバイポーラトランジスタを用いた基準電流源回路に関する。
【背景技術】
【０００２】
絶対温度比例基準電流源回路はアナログ回路で多く用いられる電流源回路の一つであり、バンドギャップ回路や温度センサーなどに用いられている。従来では、非特許文献１、２や特許文献１にあるように、図５のような構成が用いられている。
【０００３】
従来の絶対温度比例電流を生成する基準電流源回路の原理について図５を用いて説明する。バイポーラトランジスタの特性は、コレクタ電流をＩｃ、正規化エミッタ面積比をｘ、飽和電流をＩｓ、ベース・エミッタ間電圧をＶBE、電気素量をｑ、ボルツマン定数をｋ、絶対温度をＴ、熱電圧をＶT＝ｋ×Ｔ／ｑ、ベース電流をＩB、ベース電流増幅率をβ、エミッタ電流をＩEとすると、以下の関係式（１）が成立する。
2020123095.tif 000003
【０００４】
ＮＰＮバイポーラトランジスタＱn1のコレクタ電流をＩCQn1、ＮＰＮバイポーラトランジスタＱn2のコレクタ電流ＩCQn2、ＮＰＮバイポーラトランジスタＱn1のベース・エミッタ間電圧をＶBEQn1、ＮＰＮバイポーラトランジスタＱn2のベース・エミッタ間電圧をＶBEQn2、ＮＰＮバイポーラトランジスタＱn1の正規化エミッタ面積比を１、ＮＰＮバイポーラトランジスタＱn2の正規化エミッタ面積比をｙとすると、以下の関係式（２）が成立する。
2020123095.tif 000004
【０００５】
この式（２）を変形すると、
2020123095.tif 000005
となる。
【０００６】
式（３）の電圧ＶBEQn1、ＶBEQn2の差分を計算すると、
2020123095.tif 000006
となる。この式(４)の差分電圧が抵抗ＲEに印加されるため、抵抗ＲEに流れる電流、すなわちＮＰＮバイポーラトランジスタＱn2のエミッタ電流ＩEQn2は、以下の式（５）ように表せる。
2020123095.tif 000007
【０００７】
ここで、ＩCQn１＝ＩCQn2が成立すれば、次式（６）のように絶対温度に比例するエミッタ電流ＩEQn2が得られる。
2020123095.tif 000008
しかし、実際はベース電流増幅率の影響を受けるため、ＩCQn１＝ＩCQn2は成立しない。
【０００８】
次に、このベース電流増幅率の影響について説明する。ＮＰＮバイポーラトランジスタＱn2のベース電流をＩBQn2、各ＮＰＮバイポーラトランジスタのベース電流増幅率をβQnとし、ＩCQn2＋ＩBQn2＝ＩEQn2が成立することと（５）式から、ＮＰＮバイポーラトランジスタＱn2のコレクタ電流ＩCQn2は以下の式（７）のように書き換えられる。
2020123095.tif 000009
この式（７）を式変形すると、
2020123095.tif 000010
となる。
【０００９】
ＰＮＰバイポーラトランジスタＱp1、Ｑp2、Ｑp3は、その正規化エミッタ面積比がすべて１で揃い、かつ、そのベース・エミッタ間電圧が等しいので、そのコレクタ電流はすべて等しくなり、そのベース電流もすべて等しくなる。ここで、ＰＮＰバイポーラトランジスタＱp1、Ｑp2、Ｑp3のコレクタ電流をＩCQp、ベース電流をＩBQpとすると、以下の式（９）の関係が成立する。
2020123095.tif 000011
【００１０】
各ＰＮＰバイポーラトランジスタのベース電流増幅率をβQpとすると、この式（９）はさらに以下の式（１０）に書き換えられる。
2020123095.tif 000012
【００１１】
Ｉｏを出力電流とすると、図５よりＩCQp＝Ioであるため、この式（１０）は以下の式（１１）に書き換えられる。
2020123095.tif 000013
【００１２】
この式（１１）に式（８）を代入すると、以下の式（１２）に変形できる。
2020123095.tif 000014
【００１３】
ＮＰＮバイポーラトランジスタＱn1のコレクタにおけるキルヒホッフの電流則から
ＩCQｐ＝ＩCQn1＋ＩBQn1＋ＩBQn2が成り立つので、ＮＰＮバイポーラトランジスタＱn1のベース電流をＩBQn1とすると以下の関係の式（１３）が成立する。
2020123095.tif 000015
【００１４】
この式（１３）に式（１０）式を代入すると、
2020123095.tif 000016
となる。この式（１４）を変形すると、
2020123095.tif 000017
となる。
【００１５】
式（１０）と式（１５）を式（１２）に代入すると、以下に示す絶対温度比例の出力電流Ｉoの式（１６）が導かれる。
2020123095.tif 000018
【先行技術文献】
【特許文献】
【００１６】
【非特許文献１】Th. J. van Kessel and Ｒ. J. van de Plassche, “Integrated  linear basic circuits”,Philips Technical Ｒeview, vol.32, pp.1-12, 1971.
【非特許文献２】浅田邦博・永田穣 監訳、P.Ｒ.グレイ／P.J.フルスト／S.H.レビス／Ｒ.G.メイヤー 共著、「システムLSIのためのアナログ集積回路設計技術（基礎編）（応用編）」培風館、2004年。
【特許文献１】米国特許第４，３０８，４９６号
【発明の概要】
【発明が解決しようとする課題】
【００１７】
以上のように、図５で説明した従来の基準電流源回路の構成では、式（１６）で明らかなように、出力電流ＩoにＰＮＰバイポーラトランジスタのベース電流増幅率βQpとＮＰＮバイポーラトランジスタのベース電流増幅率βQnが含まれるので、絶対温度比例の出力電流Ｉoがそれらのベース電流増幅率βQp、βQnのばらつきや温度特性の影響を受けてしまうという問題がある。
【００１８】
本発明の目的は、ベース電流増幅率の影響の無い絶対温度比例電流を生成できるようにした基準電流源回路を提供することである。
【課題を解決するための手段】
【００１９】
上記目的を達成するために、請求項１にかかる発明は、第１のＮＰＮバイポーラトランジスタと第２のＮＰＮバイポーラトランジスタと第３のＮＰＮバイポーラトランジスタと第１の抵抗を有する絶対温度比例電流生成回路と、第１の電圧電流変換回路と、第２の電圧電流変換回路と、第１のカレントミラー回路と、第２のカレントミラー回路と、シンク電流出力端子を備え、前記絶対温度比例電流生成回路は、前記第１のＮＰＮバイポーラトランジスタのベースが前記第２及び第３のＮＰＮバイポーラトランジスタのベースに接続されエミッタが接地され、前記第２のＮＰＮバイポーラトランジスタのベースがコレクタに接続されエミッタが接地され、前記第３のＮＰＮバイポーラトランジスタのエミッタが前記第１の抵抗を介して接地され、前記第１の電圧電流変換回路は、入力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記シンク電流出力端子に接続され、前記第２の電圧電流変換回路は、入力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記シンク電流出力端子に接続され、前記第１のカレントミラー回路は、入力端子が前記第１の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続され、第３の出力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、前記第２のカレントミラー回路は、入力端子が前記第２の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続されていることを特徴とする。
【００２０】
請求項２にかかる発明は、請求項１に記載の基準電流源回路において、前記第１、第２、第３のＮＰＮバイポーラトランジスタの正規化エミッタ面積比が、第１のＮＰＮバイポーラトランジスタ：第２のＮＰＮバイポーラトランジスタ：第３のＮＰＮバイポーラトランジスタ＝１：１：ｍに設定され（ｍは正の数）、前記第１のカレントミラー回路の前記入力端子、前記第１の出力端子、前記第２の出力端子、前記第３出力端子の電流比が、入力端子：第１の出力端子：第２の出力端子：第３出力端子＝１：１：１：１に設定され、前記第２のカレントミラー回路の前記入力端子、前記第１の出力端子の電流比が、入力端子：第１の出力端子＝１：３に設定され、前記第１の電圧電流変換回路の前記第１の出力端子、前記第２の出力端子の電流比が、第１の出力端子：第２の出力端子＝１：１に設定され、前記第２の電圧電流変換回路の前記第１の出力端子、前記第２の出力端子の電流比が、第１の出力端子：第２の出力端子＝１：１に設定されている、ことを特徴とする。
【００２１】
請求項３にかかる発明は、第１のＮＰＮバイポーラトランジスタと第２のＮＰＮバイポーラトランジスタと第３のＮＰＮバイポーラトランジスタと第１の抵抗を有する絶対温度比例電流生成回路と、第１の電圧電流変換回路と、第２の電圧電流変換回路と、第１のカレントミラー回路と、第２のカレントミラー回路と、ソース電流出力端子を備え、前記絶対温度比例電流生成回路は、前記第１のＮＰＮバイポーラトランジスタのベースが前記第２及び第３のＮＰＮバイポーラトランジスタのベースに接続されエミッタが接地され、前記第２のＮＰＮバイポーラトランジスタのベースがコレクタに接続されエミッタが接地され、前記第３のＮＰＮバイポーラトランジスタのエミッタが前記第１の抵抗を介して接地され、前記第１の電圧電流変換回路は、入力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、前記第２の電圧電流変換回路は、入力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、前記第１のカレントミラー回路は、入力端子が前記第１の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第１のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続され、第３の出力端子が前記第３のＮＰＮバイポーラトランジスタのコレクタに接続され、第４の出力端子が前記ソース電流出力端子に接続され、前記第２のカレントミラー回路は、入力端子が前記第２の電圧電流変換回路の第１の出力端子に接続され、第１の出力端子が前記第２のＮＰＮバイポーラトランジスタのコレクタに接続され、第２の出力端子が前記ソース電流出力端子に接続されていることを特徴とする。
【００２２】
請求項４にかかる発明は、請求項３に記載の基準電流源回路において、前記第１、第２、第３のＮＰＮバイポーラトランジスタの正規化エミッタ面積比が、第１のＮＰＮバイポーラトランジスタ：第２のＮＰＮバイポーラトランジスタ：第３のＮＰＮバイポーラトランジスタ＝１：１：ｍに設定され（ｍは正の数）、前記第１のカレントミラー回路の前記入力端子、前記第１の出力端子、前記第２の出力端子、前記第３の出力端子、前記第４の出力端子の電流比が、入力端子：第１の出力端子：第２の出力端子：第３の出力端子：第４の出力端子＝１：１：１：１：１に設定され、前記第２のカレントミラー回路の前記入力端子、前記第１の出力端子、前記第２の出力端子の電流比が、入力端子：第１の出力端子：第２の出力端子＝１：３：１に設定されている、ことを特徴とする。
【発明の効果】
【００２３】
本発明によれば、第１、第２、第３のＮＰＮバイポーラトランジスタのコレクタ電流を等しくし、ベース電流も等しくできる。また、第１のカレントミラー回路の第１、第２、第３の出力端子の電流を第１、第２、第３のＮＰＮバイポーラトランジスタのコレクタ電流と等しくできる。また、第２のカレントミラー回路の第１、第２の出力端子の電流を第１、第２、第３のＮＰＮバイポーラトランジスタのベース電流と等しくできる。また、第１の電流電圧変換回路の第２の出力端子の電流を第１、第２、第３のＮＰＮバイポーラトランジスタのコレクタ電流と等しくできる。さらに、第２の電流電圧変換回路の第２の出力端子の電流を第１、第２、第３のＮＰＮバイポーラトランジスタのベース電流と等しくできる。
【００２４】
よって、第１の電圧電流変換回路の第２の出力端子の電流と第２の電圧電流変換回路の第２の出力端子の電流を合成することで、第１の抵抗に流れる電流と等しい電流をシンク電流出力端子から出力させることができる。また、第１のカレントミラー回路の第４の出力端子の電流と第２のカレントミラー回路の第２の出力端子の電流を合成することで、第１の抵抗に流れる電流と等しい電流をソース電流出力端子から出力させることができる。このため、第１、第２、第３のバイポーラトランジスタのベース電流増幅率の影響のない絶対温度比例電流を、シンク電流出力端子やソース電流出力端子から基準電流として出力させることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の絶対温度比例の基準電流源回路のブロック図である。
【図２】本発明の基準電流源回路の具体的回路の回路図である。
【図３】絶対温度比例の基準電流源回路の特性を示すグラフである。
【図４】絶対温度比例の基準電流源回路の特性の線形性を示すグラフである。
【図５】絶対温度比例の基準電流源回路の従来の回路図である。
【発明を実施するための形態】
【００２６】
図１に本発明の基準電流源回路の原理構成を示す。１０は絶対温度比例電流生成回路であり、ＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aと抵抗Ｒ1aからなる。ＮＰＮバイポーラトランジスタＱn1aはベースがＮＰＮバイポーラトランジスタＱn2a、Ｑn3aのベースに接続されエミッタが接地されている。そして、ＮＰＮバイポーラトランジスタＱn2aはベースとコレクタが接続されエミッタが接地されている。ＮＰＮバイポーラトランジスタＱn3aはエミッタが抵抗Ｒ1aを介して接地されている。
【００２７】
２０は第１の電圧電流変換回路であり、入力端子Ｉ２１、第１の出力端子Ｏ２１、第２の出力端子Ｏ２２を備え、入力端子Ｉ２１がＮＰＮバイポーラトランジスタＱn1aのコレクタに接続されている。
【００２８】
３０は第２の電圧電流変換回路であり、入力端子Ｉ３１、第１の出力端子Ｏ３１、第２の出力端子Ｏ３２を備え、入力端子Ｉ３１がＮＰＮバイポーラトランジスタＱn3aのコレクタに接続されている。
【００２９】
４０は第１のカレントミラー回路であり、入力端子Ｉ４１、第１の出力端子Ｏ４１、第２の出力端子Ｏ４２、第３の出力端子Ｏ４３、第４の出力端子Ｏ４４を備える。そして、入力端子Ｉ４１は第１の電圧電流変換回路２０の第１の出力端子Ｏ２１に接続され、第１の出力端子Ｏ４１がＮＰＮバイポーラトランジスタＱn1aのコレクタに接続され、第２の出力端子Ｏ４２がＮＰＮバイポーラトランジスタＱn2aのコレクタに接続され、第３の出力端子Ｏ４３がＮＰＮバイポーラトランジスタＱn3aのコレクタに接続されている。
【００３０】
５０は第２のカレントミラー回路であり、入力端子Ｉ５１、第１の出力端子Ｏ５１、第２の出力端子Ｏ５２を備える。そして、入力端子Ｉ５１は第２の電圧電流変換回路３０の第１の出力端子Ｏ３１に接続され、第１の出力端子Ｏ５１がＮＰＮバイポーラトランジスタＱn2aのコレクタに接続されている。
【００３１】
６０はシンク電流ＩNOUT1を吸い込むシンク電流出力端子であり、第１の電圧電流変換回路２０の第２の出力端子Ｏ２２と第２の電圧電流変換回路３０の第２の出力端子Ｏ３２に接続されている。
【００３２】
７０はソース電流ＩPOUT1を吐き出すソース電流出力端子であり、第１のカレントミラー回路４０の第４の出力端子Ｏ４４と第２のカレントミラー回路５０の第２の出力端子Ｏ５２に接続されている。
【００３３】
図２に基準電流源回路の具体的回路を示す。絶対温度比例電流生成回路１０において、各ＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aの正規化エミッタ面積比は、Ｑn1a：Ｑn2a：Ｑn3a＝１：１：ｍに設定されている（ｍは正の数）。
【００３４】
第１の電圧電流変換回路２０は、ゲートが入力端子Ｉ２１に接続され、ソースが接地されたＮＭＯＳトランジスタＭn1a、Ｍn2aを有する。ＮＭＯＳトランジスタＭn1aのドレインは第１の出力端子Ｏ２１に接続され、ＮＭＯＳトランジスタＭn2aのドレインは第２の出力端子Ｏ２２に接続されている。ＮＭＯＳトランジスタＭn1a、Ｍn2aのサイズ比（Ｗ／Ｌ）は、Ｍn1a：Ｍn2a＝１：１に設定されている。つまり、端子Ｏ２１、Ｏ２２の電流比がＯ２１：Ｏ２２＝１：１に設定されている。
【００３５】
第２の電圧電流変換回路３０は、ゲートが入力端子Ｉ３１に接続され、ソースが接地されたＮＭＯＳトランジスタＭn1b、Ｍn2bを有する。ＮＭＯＳトランジスタＭn1bのドレインは第１の出力端子Ｏ３１に接続され、ＮＭＯＳトランジスタＭn2bのドレインは第２の出力端子Ｏ３２に接続されている。ＮＭＯＳトランジスタＭn1b、Ｍn2bのサイズ比（Ｗ／Ｌ）は、Ｍn1b：Ｍn2b＝１：１に設定されている。つまり、端子Ｏ３１、Ｏ３２の電流比がＯ３１：Ｏ３２＝１：１に設定されている。
【００３６】
第１のカレントミラー回路４０は、ＰＭＯＳトランジスタＭp1a、Ｍp2a、Ｍp3a、Ｍp4a、Ｍp5aを備える。ＰＭＯＳトランジスタＭp1a、Ｍp2a、Ｍp3a、Ｍp4a、Ｍp5aは、そのゲートがＰＭＯＳトランジスタＭp1aのドレインに接続されている。ＰＭＯＳトランジスタＭp1aのドレインは入力端子Ｉ４１に、ＰＭＯＳトランジスタＭp2aのドレインは第１の出力端子Ｏ４１に、ＰＭＯＳトランジスタＭp3aのドレインは第２の出力端子Ｏ４２に、ＰＭＯＳトランジスタＭp4aのドレインは第３の出力端子Ｏ４３に、ＰＭＯＳトランジスタＭp5aのドレインは第４の出力端子Ｉ４４に、それぞれ出力されている。ＰＭＯＳトランジスタＭp1a、Ｍp2a、Ｍp3a、Ｍp4a、Ｍp5aのソースには電源電圧ＶＤＤが印加している。そして、ＰＭＯＳトランジスタＭp1a、Ｍp2a、Ｍp3a、Ｍp4a、Ｍp5aのサイズ比（Ｗ／Ｌ）は、Ｍp1a：Ｍp2a：Ｍp3a：Ｍp4a：Ｍp5a＝１：１：１：１：１に設定されている。つまり、端子Ｉ４１、Ｏ４１〜Ｏ４４の電流比が、Ｉ４１：Ｏ４１：Ｏ４２：Ｏ４３：Ｏ４４＝１：１：１：１：１に設定されている。
【００３７】
第２のカレントミラー回路５０は、ＰＭＯＳトランジスタＭp1b、Ｍp2b、Ｍp3bを備える。ＰＭＯＳトランジスタＭp1b、Ｍp2b、Ｍp3bは、そのゲートがＰＭＯＳトランジスタＭp1bのドレインに接続されている。ＰＭＯＳトランジスタＭp1bのドレインは入力端子Ｉ５１に、ＰＭＯＳトランジスタＭp2bのドレインは第１の出力端子Ｏ５１に、ＰＭＯＳトランジスタＭp3bのドレインは第２の出力端子Ｏ５２に、それぞれ出力されている。ＰＭＯＳトランジスタＭp1b、Ｍp2b、Ｍp3bのソースには電源電圧ＶＤＤが印加している。そして、ＰＭＯＳトランジスタＭp1b、Ｍp2b、Ｍp3bのサイズ比（Ｗ／Ｌ）は、Ｍp1b：Ｍp2b：Ｍp3b＝１：３：１に設定されている。つまり、端子Ｉ５１、Ｏ５１、Ｏ５２の電流比が、Ｉ５１：Ｏ５１：Ｏ５２＝１：３：１に設定されている。
【００３８】
ここで、ＮＰＮバイポーラトランジスタＱn1aのコレクタ電流をＩCQn1a、ＮＭＯＳトランジスタＭn1aの電圧電流変換率をｇmn1a、ＮＭＯＳトランジスタＭp2aの出力抵抗を
ｒOp2a、ＮＰＮバイポーラトランジスタＱn1aの出力抵抗をｒOQn1aとすると、ＰＭＯＳトランジスタＭp2aのドレイン電流ＩDmp2aは、以下の式（１７）ように表せる。
2020123095.tif 000019
【００３９】
この式（１７）を変形すると、以下の式（１８）ように表せる。
2020123095.tif 000020
ここで、ｇｍn1a・ｒOQn1a・ｒOp2a ／(ｒOQn1a＋ｒOp2a）>>１であるため、上記の式（１８）は以下の式（１９）ように表せる。
2020123095.tif 000021
【００４０】
ＰＭＯＳトランジスタＭp1a、Ｍp2a、Ｍp3a、Ｍp4a、Ｍp5aのサイズ比（Ｗ／Ｌ）がＭp1a：Ｍp2a：Ｍp3a：Ｍp4a：Ｍp5a＝１：１：１：１：１であることと（１９）式から、ＰＭＯＳトランジスタＭp1aのドレイン電流をＩDmp1a、ＰＭＯＳトランジスタＭp3aのドレイン電流をＩDmp3a、ＰＭＯＳトランジスタＭp4aのドレイン電流をＩDmp4a、ＰＭＯＳトランジスタＭp5aのドレイン電流をＩDmp5aとすると、以下の式（２０）の関係が得られる。
2020123095.tif 000022
【００４１】
ＮＰＮバイポーラトランジスタＱn1a、Ｑn2aの正規化エミッタ面積比は１で揃い、かつ、ベース・エミッタ間電圧が等しいので、ＮＰＮバイポーラトランジスタＱn2aのコレクタ電流をＩCQn2aとすると、ＩCQn1a＝ＩCQn2aが成立する。このことから、上記の式（２０）は以下の式（２１）に書き換えられる。
2020123095.tif 000023
【００４２】
ＮＰＮバイポーラトランジスタＱn1aのベース電流をＩBQn1a、ＮＰＮバイポーラトランジスタＱn2aのベース電流をＩBQn2a、ＮＰＮバイポーラトランジスタＱn3aのベース電流をＩBQn3a、各ＮＰＮバイポーラトランジスタのベース電流増幅率をβnとすると、以下の式（２２）の関係が成り立つ。
2020123095.tif 000024
【００４３】
ＰＭＯＳトランジスタＭp1b、Ｍp2b、Ｍp3bのサイズ比（Ｗ／Ｌ）がＭp1b：Ｍp2b：Ｍp3b＝１：３：１であることから、ＮＭＯＳトランジスタＭn1bの電圧電流変換率をｇmn1b、ＮＰＮバイポーラトランジスタＱn3aの電圧電流変換率をｇmQn3a、ＮＰＮバイポーラトランジスタＱn3aの出力抵抗をｒOQn3a、ＭＯＳトランジスタＭp4aの出力抵抗をｒOp4aとすると、ＰＭＯＳトランジスタＭp4aのドレイン電流ＩDmp4aとＮＰＮバイポーラトランジスタＱn3aのコレクタ電流ＩCQn3aの間には、以下に示す式（２３）の関係が成立する。
2020123095.tif 000025
なお、ＲOQn3a＝（１＋ｇmQn3a・Ｒ1a）ｒOQn3aである。
３βn・ｇmn1b・ＲOQn3a・ｒOp4a ／（ＲOQn3a＋ｒOp4a）>>１であるため、式（２３）は以下の式（２４）のように変形できる。
2020123095.tif 000026
【００４４】
式（２１）と式（２２）と式（２４）から、以下に示す式（２５）の関係式が得られる。
2020123095.tif 000027
上記式（２５）より、３つのＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aは、そのベース電流が等しいことと、そのコレクタ電流が等しいことが分かったので、以後、３つのＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aのベース電流はＩBQn、コレクタ電流はＩCQnと表記する。
【００４５】
ＰＭＯＳトランジスタＭp2bのドレイン電流をＩDmp2bとすると、ＮＰＮバイポーラトランジスタＱn2aのコレクタにおけるキルヒホッフの電流則から
ＩDmp3a＋ＩDmp2b＝ＩCQn＋３ＩBQnが成り立つので、式（２１）式から、以下の式（２６）の関係が得られる。
2020123095.tif 000028
【００４６】
ＰＭＯＳトランジスタＭp1b、Ｍp2b、Ｍp3bのサイズ比(Ｗ／Ｌ)が、Ｍp1b：Ｍp2b：Ｍp3b＝１：３：１であることと式（２６）から、ＰＭＯＳトランジスタＭp1bのドレイン電流ＩDmp1b、ＰＭＯＳトランジスタＭp3bのドレイン電流ＩDmp3bは、以下の式（２７）のように表せる。
2020123095.tif 000029
【００４７】
式（２１）と式（２５）式より、ソース出力電流ＩPOUT1＝ＩDmp5a＋ＩDmp3bは以下の式（２８）ように表せ、絶対温度比例電流生成回路１０のＮＰＮトランジスタのコレクタ電流とベース電流の和であることがわかる。
2020123095.tif 000030
【００４８】
ＮＭＯＳトランジスタＭn1a、Ｍn2aのサイズ比(Ｗ／Ｌ)がＭn1a：Ｍn2a＝１：１であることと、ＮＭＯＳトランジスタＭn1b、Ｍn2bのサイズ比(Ｗ／Ｌ)がＭn1b：Ｍn2b＝１：１であることと、ＮＰＮバイポーラトランジスタＱn1aのコレクタにおけるキルヒホッフの電流則からＩDmn1a＝ＩDmp1aであることと、ＮＰＮバイポーラトランジスタＱn3aのコレクタにおけるキルヒホッフの電流則からＩDmn1b＝ＩDmp1bであることと、それに式（２１）と式（２５）と式（２７）から、ＮＭＯＳトランジスタＭn1aのドレイン電流をＩDmn1a、ＮＭＯＳトランジスタＭn2aのドレイン電流をＩDmn2a、ＮＭＯＳトランジスタＭn1bのドレイン電流をＩDmn1b、ＮＭＯＳトランジスタＭn2bのドレイン電流をＩDmn2bとすると、シンク出力電流ＩNOUT1＝ＩDmn2a＋ＩDmn2bもまた以下の式（２９）ように表される。
2020123095.tif 000031
【００４９】
ＮＰＮバイポーラトランジスタＱn2aとＮＰＮバイポーラトランジスタＱn3aに式（２）から式（６）の展開を当てはめると、抵抗Ｒ1aに流れる電流、すなわち、ＮＰＮバイポーラトランジスタＱn3aのエミッタ電流ＩEQn3aは以下の式（３０）ように表せる。
2020123095.tif 000032
【００５０】
ＩEQn3a＝ＩCQn3a＋ＩBQn3a＝ＩCQn＋ＩBQnであることから、式（２８）と式（２９）は、式（３０）を用いて以下の式（３１）と式（３２）のように表せる。
2020123095.tif 000033
2020123095.tif 000034
（３１）式と（３２）式より、バイポーラトランジスタのベース電流増幅率の影響の無い絶対温度比例電流を実現できていることが証明された。
【００５１】
このように本発明では、ＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aのコレクタ電流が等しくなり、ベース電流も等しくなる。また、第１のカレントミラー回路４０の出力端子Ｏ４１、Ｏ４２、Ｏ４３の電流がＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aのコレクタ電流と等しくなる。また、第２のカレントミラー回路５０の出力端子Ｏ５１、Ｏ５２の電流がＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aのベース電流と等しくなる。また、第１の電流電圧変換回路２０の出力端子Ｏ２１、Ｏ２２の電流がＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aのコレクタ電流と等しくなる。また、第２の電流電圧変換回路３０の出力端子Ｏ３１、Ｏ３２の電流がＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aのベース電流と等しくなる。さらに、抵抗Ｒ1aに流れるＮＰＮバイポーラトランジスタＱn3aのエミッタ電流はＮＰＮバイポーラトランジスタＱn3aのベース電流とコレクタ電流を加算したものである。
【００５２】
よって、第１の電圧電流変換回路２０の第２の出力端子Ｏ２２の電流と第２の電圧電流変換回路３０の第２の出力端子Ｏ３２の電流を合成することで、第１の抵抗Ｒ1aに流れる電流と等しい電流をシンク電流出力端子６０から出力させることができる。また、第１のカレントミラー回路４０の第４の出力端子Ｏ４４の電流と第２のカレントミラー回路５０の第２の出力端子Ｏ５２の電流を合成することで、第１の抵抗Ｒ1aに流れる電流と等しい電流をソース電流出力端子７０から出力させることができる。このため、ＮＰＮバイポーラトランジスタＱn1a、Ｑn2a、Ｑn3aのベース電流増幅率の影響のない絶対温度比例電流を、シンク電流出力端子６０やソース電流出力端子７０から基準電流として出力させることができる。
【００５３】
本発明の効果を示すために、シミュレーション結果を図３及び図４に示す。このシミュレーションは図２の実施例と図５の従来例について行ったものである。シミュレーション条件は、ｍ＝５、Ｒ1a＝ＲE＝９ｋΩ、βQn＝βn＝３５、βQp＝２７である。図３及び図４から、本発明は従来例よりも理想特性に近くかつ線形性がすぐれていることがわかる。
【００５４】
なお、以上説明した実施例は本発明の一つの形態でありこれに限られるものではない。例えば、シンク電流ＩNOUT1のみを出力させる場合は、ソース電流出力端子７０に関係する回路構成は不要である。また、ソース電流ＩPOUT1のみを出力させる場合は、シンク電流出力端子６０に関係する回路構成は不要である。さらに、第１及び第２のカレントミラー回路４０、５０はカスコードカレントミラーもしくは定電圧カスコードカレントミラーでも構成できる。
【符号の説明】
【００５５】
１０：絶対温度比例電流生成回路
２０：第１の電圧電流変換回路
３０：第２の電圧電流変換回路
４０：第１のカレントミラー回路
５０：第２のカレントミラー回路
６０：シンク電流出力端子
７０：ソース電流出力端子
【図１】
2020123095.tif 000035
【図２】
2020123095.tif 000036
【図３】
2020123095.tif 000037
【図４】
2020123095.tif 000038
【図５】
2020123095.tif 000039