(57)【要約】【課題】作製時の加工誤差に対して等価屈折率が変化しにくい光導波路を提供する。【解決手段】下部クラッド層１０１の上に形成された、コア１０３と、スラブ層１０２とを備える。下部クラッド層１０１は、基板１０４の上に形成されている。コア１０３は、半導体から構成され、断面視矩形とされている。スラブ層１０２は、半導体から構成されている。コア１０３およびスラブ層１０２は、光の２次モードまでしか存在しない厚さとされている。また、コア１０３とスラブ層１０２とは、下部クラッド層１０１の上に積層されている。また、コア１０３とスラブ層１０２とは、光結合可能な状態に配置されている。【選択図】  図１
2020177061.tif 000002
【特許請求の範囲】
【請求項１】
クラッド層の上に形成された、半導体からなる断面視矩形のコアと、
前記コアと光結合可能な状態に前記クラッド層の上に前記コアと積層された、半導体からなるスラブ層と
を備える光導波路。
【請求項２】
請求項１記載の光導波路において、
前記コアと前記スラブ層との間に形成された、絶縁体からなるスペーサ層をさらに備えることを特徴とする光導波路。
【請求項３】
請求項１記載の光導波路において、
前記コアと前記スラブ層とは、積層方向に接していることを特徴とする光導波路。
【請求項４】
請求項１〜３のいずれか１項に記載の光導波路において、
前記コアおよび前記スラブ層は、光の２次モードまでしか存在しない厚さを有することを特徴とする光導波路。
【請求項５】
請求項１〜４のいずれか１項に記載の光導波路において、
前記コアおよび前記スラブ層は、一方がＳｉから構成され他方が化合物半導体から構成されていることを特徴とする光導波路。
【請求項６】
請求項１〜５のいずれか１項に記載の光導波路において、
前記コアの形成されていない側で、前記クラッド層の上に前記スラブ層と積層された他スラブ層をさらに備えることを特徴とする光導波路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体から構成されたコアを備える光導波路に関する。
【背景技術】
【０００２】
近年のシリコンフォトニクス技術の進展により、ＳＯＩ（Silicon on Insulator）基板の表面Ｓｉ層を加工して得られたコアによる光導波路を用いた光デバイスが、多く研究されている。シリコンフォトニクスにおける光デバイスの通信容量を増大させるために、デジタルコヒーレント技術や波長分割多重（ＷＤＭ）などの技術をくみあせることが盛んに検討されている。ＷＤＭを構成するためには、多数の異なる波長の光をアレイ光導波路回折格子（Arrayed waveguide grating：ＡＷＧ）などを用いて束ねる必要がある。ＡＷＧの作製のためには、多数の光導波路を、各々の光路長を少しずつ変化させながら配置する必要があり、厳密な光導波路の等価屈折率および長さの制御が必要である（非特許文献１，非特許文献２参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】W. Bogaerts et al., "Silicon-on-Insulator Spectral Filters Fabricated With CMOS Technology", IEEE Journal of Selected Topics in Quantum Electronics, vol. 16, no. 1, pp. 33-44, 2010.
【非特許文献２】H. Okayama et al., "Si Wire Array Waveguide Grating with Reduced Phase Error: Effect of advanced lithography process", 18th OptoElectronics and Communications Conference held jointly with 2013 International Conference on Photonics in Switching, WM2-1, 2013.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
Ｓｉフォトニクスにおいては、ＳＯＩウエハの表面Ｓｉ層を深さ方向に全部、あるいは途中までエッチングすることで、光導波路となるコアを容易に形成することができる。しかし実際にコアなどを作製するためには、リソグラフィーおよびエッチングが必要となる。これらの技術を用いた表面Ｓｉ層の加工プロセスにおいて、コア幅やコア高さ（エッチング深さ）などの作成誤差に対して、光導波路の等価屈折率が敏感に変動する。このため、上述した技術を、光干渉を用いる光導波路デバイスに適用するためには、別途に光の位相調整機能が必要になるという問題があった。また、マッハツェンダ干渉計であれば位相調整機能を設ければ干渉計として動作させることができるが、ＡＷＧのように多数の光導波路を、その光路長を変えながら作る必要がある場合には、位相調整の動作が困難であるという問題があった。
【０００５】
本発明は、以上のような問題点を解消するためになされたものであり、作製時の加工誤差に対して等価屈折率が変化しにくい光導波路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る光導波路は、クラッド層の上に形成された、半導体からなる断面視矩形のコアと、コアと光結合可能な状態にクラッド層の上にコアと積層された、半導体からなるスラブ層とを備える。
【０００７】
上記光導波路の一構成例において、コアとスラブ層との間に形成された、絶縁体からなるスペーサ層をさらに備える。
【０００８】
上記光導波路の一構成例において、コアとスラブ層とは、積層方向に接している。
【０００９】
上記光導波路の一構成例において、コアおよびスラブ層は、光の２次モードまでしか存在しない厚さを有する。
【００１０】
上記光導波路の一構成例において、コアおよびスラブ層は、一方がＳｉから構成され他方が化合物半導体から構成されている。
【００１１】
上記光導波路の一構成例において、コアの形成されていない側で、クラッド層の上にスラブ層と積層された他スラブ層をさらに備える。
【発明の効果】
【００１２】
以上説明したように、本発明によれば、半導体からなる断面視矩形のコアと、半導体からなるスラブ層とを、光結合可能な状態に積層したので、作製時の加工誤差に対して等価屈折率が変化しにくい光導波路が提供できる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の実施の形態１に係る光導波路の構成を示す断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態１に係る光導波路の製造方法を説明する途中工程の光導波路の構成を示す断面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態１に係る光導波路の製造方法を説明する途中工程の光導波路の構成を示す断面図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態１に係る光導波路の製造方法を説明する途中工程の光導波路の構成を示す断面図である。
【図３】図３は、有限差分法を用いて光導波路の等価屈折率を計算した結果を示す特性図である。
【図４】図４は、有限差分法で計算した実施の形態１の光導波路のモード分布を示す分布図である。
【図５Ａ】図５Ａは、本発明の実施の形態２に係る光導波路の製造方法を説明する途中工程の光導波路の構成を示す断面図である。
【図５Ｂ】図５Ｂは、本発明の実施の形態２に係る光導波路の製造方法を説明する途中工程の光導波路の構成を示す断面図である。
【図５Ｃ】図５Ｃは、本発明の実施の形態２に係る光導波路の製造方法を説明する途中工程の光導波路の構成を示す断面図である。
【図５Ｄ】図５Ｄは、本発明の実施の形態２に係る光導波路の製造方法を説明する途中工程の光導波路の構成を示す断面図である。
【図６Ａ】図６Ａは、本発明の実施の形態３に係る光導波路の製造方法を説明する途中工程の光導波路の構成を示す断面図である。
【図６Ｂ】図６Ｂは、本発明の実施の形態３に係る光導波路の製造方法を説明する途中工程の光導波路の構成を示す断面図である。
【図６Ｃ】図６Ｃは、本発明の実施の形態３に係る光導波路の製造方法を説明する途中工程の光導波路の構成を示す断面図である。
【図６Ｄ】図６Ｄは、本発明の実施の形態３に係る光導波路の製造方法を説明する途中工程の光導波路の構成を示す断面図である。
【図７】図７は、Ｓｉコアによるスラブ光導波路のモードを計算して等価屈折率を膜厚の関数としてプロットした結果を示す特性図である。
【図８】図８は、本発明の実施の形態４に係る光導波路の構成を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態に係る光導波路について説明する。
【００１５】
［実施の形態１］
はじめに、本発明の実施の形態１に係る光導波路について、図１を参照して説明する。この光導波路は、下部クラッド層１０１の上に形成された、コア１０３と、スラブ層１０２とを備える。下部クラッド層１０１は、基板１０４の上に形成されている。コア１０３は、半導体から構成され、断面視矩形とされている。スラブ層１０２は、半導体から構成されている。コア１０３およびスラブ層１０２は、光の２次モードまでしか存在しない厚さとされている。
【００１６】
また、コア１０３とスラブ層１０２とは、下部クラッド層１０１の上に積層されている。また、コア１０３とスラブ層１０２とは、光結合可能な状態に配置されている。なお、実施の形態１では、下部クラッド層１０１からみて、スラブ層１０２の上にコア１０３が配置されている。
【００１７】
また、実施の形態１では、コア１０３とスラブ層１０２との間に形成された、絶縁体からなるスペーサ層１０６を備える。また、スペーサ層１０６（スラブ層１０２）の上には、上部クラッド層１０５が形成されている。コア１０３は、上部クラッド層１０５に埋め込まれている。
【００１８】
基板１０４、下部クラッド層１０１、スラブ層１０２は、例えば、よく知られたＳＯＩ（Silicon on Insulator）基板の、基板部、埋め込み絶縁層、表面Ｓｉ層である。この場合、スラブ層１０２は、Ｓｉから構成されたものとなる。また、コア１０３は、例えば、ＩｎＰなどの化合物半導体から構成することができる。
【００１９】
以下、本発明の実施の形態１に係る光導波路の製造方法について、図２Ａ〜図２Ｃを参照して説明する。
【００２０】
まず、ＳＯＩ基板を用意し、図２Ａに示すように、ＳＯＩ基板の基板部である基板１０４の上に、埋め込み絶縁層である下部クラッド層１０１、表面シリコン層であるスラブ層１０２が形成された状態とする。次いで、よく知られたＣＶＤ（Chemical Vapor Deposition）法により酸化シリコン（ＳｉＯ2）を堆積することで、所定の厚さのスペーサ層１０６を、スラブ層１０２の上に形成する。
【００２１】
次に、よく知られた直接接合法により、スペーサ層１０６の表面にＩｎＰ基板を貼り合わせ、貼り合わせたＩｎＰ基板を薄層化し、図２Ｂに示すように、スペーサ層１０６の上にＩｎＰ層１２３を形成する。ＩｎＰ基板の薄層化は、エッチング処理により実施することができる。
【００２２】
また、ＩｎＰ基板の上にＩｎＧａＡｓなどによるエッチング停止層を形成し、エッチング停止層の上にＩｎＰ層を形成する。次に、ＩｎＰ層とスペーサ層１０６とを接合することでＩｎＰ基板を貼り合わる。次に、ＩｎＰ基板を研削研磨などにより薄層化し、次いでウエットエッチングにより除去する。このウエットエッチングにおいて、エッチング停止層を利用することで、エッチング時間を制御することなく、選択的にＩｎＰ基板を除去できる。この後、選択エッチングによりエッチング停止層を除去することで、スペーサ層１０６の上に、ＩｎＰ層１２３が形成された状態が得られる。
【００２３】
また、上述したエッチング停止層を犠牲層として用い、ＩｎＰがエッチングされずＩｎＧａＡｓがエッチングされるエッチング処理により、エッチング停止層（犠牲層）のみを除去することで、貼り合わされているＩｎＰ層よりＩｎＰ基板を分離することができる。
【００２４】
また、ＩｎＰ基板の表面より数μｍの深さに、イオン注入法により水素原子を高濃度に導入する。次に、このＩｎＰ基板の表面をスペーサ層１０６に接合する。この後、ＩｎＰ基板の。次に、接合させたＩｎＰ基板を４００〜６００℃で熱処理を行う。これらの処理により、水素イオン注入した基板表面から数μｍの領域では、結晶の結合が切断され、容易に分離可能な状態となる。結晶の結合が切断された層でＩｎＰ基板を分離すると、スペーサ層１０６の上に、ＩｎＰ層が形成できる［スマートカット（登録商標）法］。
【００２５】
以上のようにして、スペーサ層１０６の上にＩｎＰ層１２３を形成した後、公知のリソグラフィー技術およびエッチング技術によりＩｎＰ層１２３をパターニングすることで、図２Ｃに示すように、スペーサ層１０６の上にコア１０３を形成する。この後、ＣＶＤ法によりＳｉＯ2を堆積することで、図１に示すように、上部クラッド層１０５を形成する。
【００２６】
次に、有限差分法を用いて光導波路の等価屈折率を計算した結果を図３に示す。図３の（ａ）は、断面視矩形のＳｉコアによる光導波路（チャネル型光導波路）の計算結果である。シリコンコアの幅は５００ｎｍとしている。図３の（ｂ）は、Ｓｉリブ型の光導波路の計算結果である。リブ部の幅は５００ｎｍ、リブ部の高さは、７０ｎｍとしている。
図３の（ｃ）は、実施の形態１に係る光導波路の計算結果である。Ｓｉからなるスラブ層１０２は、厚さ２２０ｎｍとしている。ＩｎＰからなるコア１０３は、幅５００ｎｍ，高さ２５０ｎｍとしている。また、ＳｉＯ2からなるスペーサ層１０６は、層厚５０ｎｍとした。
【００２７】
上述した各条件において、横軸に設計からの加工ずれを、縦軸に光導波路等価屈折率の設計からの誤差（ここではある加工ずれが発生した際の屈折率と設計値の差ΔＮを、屈折率Ｎで割った値ΔＮ／Ｎを誤差として定義する）をプロットしたものが図３である。加工ずれとしては、（ａ）および（ｃ）においては光導波路のコア幅方向が５００ｎｍからどれだけずれたかを基準としている。また（ｂ）においては、リブ部の高さが７０ｎｍからどれだけずれたかを基準としている。図３から明らかな通り、実施の形態１の光導波路（ｃ）は、従来構造（ａ）および（ｂ）と比べて光導波路の加工が設計からずれた場合であっても等価屈折率が設計からずれにくいことが分かる。
【００２８】
光導波路の加工ずれをΔＸ、屈折率の設計値からのずれをΔＮとした時の傾きΔＮ／ΔＸを３種の構造において計算すると、（ａ）２．１×１０-3、（ｂ）−２．８×１０-3、（ｃ）１．７×１０-4となる。実施の形態１によれば、従来構造と比べて１桁以上の等価屈折率誤差の抑制効果があることが分かる。
【００２９】
次に、有限差分法で計算した実施の形態１の光導波路のモード分布（強度）を図４に示す。導波モードの多くのエネルギーは、スラブ層１０２に閉じ込められ、コア１０３によって水平方向の分布が定義されていることが分かる。
【００３０】
［実施の形態２］
次に、本発明の実施の形態２に係る光導波路について説明する。まず、製造方法について、図５Ａ〜図５Ｄを参照して説明する。
【００３１】
まず、ＳＯＩ基板を用意し、ＳＯＩ基板の基板部である基板１０４の上に、埋め込み絶縁層である下部クラッド層１０１、表面シリコン層が形成された状態とする。次に、公知のリソグラフィー技術およびエッチング技術により表面シリコン層をパターニングすることで、図５Ａに示すように、下部クラッド層１０１の上にＳｉからなるコア１０３ａを形成する。コア１０３ａは、断面視矩形に形成する。
【００３２】
次に、よく知られたＣＶＤ法によりＳｉＯ2を堆積することで、図５Ｂに示すように、下部クラッド層１０１の上に、コア１０３ａを埋め込んでＳｉＯ2層１０６ａを形成する。次に、公知の化学機械研磨（ＣＭＰ）などの研削研磨方法によりＳｉＯ2層１０６ａの表面を平坦化し、図５Ｃに示すように、スペーサ層１０６ｂを形成する。スペーサ層１０６ｂは、コア１０３ａを埋め込んで下部クラッド層１０１の上に形成され、表面が平坦化されている。
【００３３】
次に、よく知られた直接接合法により、スペーサ層１０６ｂの表面にＩｎＰ基板を貼り合わせ、貼り合わせたＩｎＰ基板を薄層化し、図５Ｄに示すように、スペーサ層１０６ｂの上にＩｎＰからなるスラブ層１０２ａを形成する。実施の形態２に係る光導波路は、下部クラッド層１０１の側からみて、Ｓｉからなるコア１０３ａの上に、ＩｎＰ（化合物半導体）からなるスラブ層１０２ａが配置されたものとなる。なお、コア１０３ａおよびスラブ層１０２ａは、光の２次モードまでしか存在しない厚さとされている。
【００３４】
実施の形態２によれば、例えば、スラブ層１０２ａに、断面視で下部クラッド層１０１の平面方向に、コア１０３ａの上部のｉ型領域を挾んでｎ型領域およびｐ型領域を形成することで、発光ダイオード，半導体レーザ、光増幅器、光変調器、受光器などの光機能素子が形成できる。
【００３５】
［実施の形態３］
次に、本発明の実施の形態３に係る光導波路について説明する。まず、製造方法について、図６Ａ〜図６Ｄを参照して説明する。
【００３６】
まず、ＳＯＩ基板を用意し、図６Ａに示すように、ＳＯＩ基板の基板部である基板１０４の上に、埋め込み絶縁層である下部クラッド層１０１、表面シリコン層であるスラブ層１０２が形成された状態とする。
【００３７】
次に、よく知られた直接接合法により、スラブ層１０２の表面にＩｎＰ基板を貼り合わせ、貼り合わせたＩｎＰ基板を薄層化し、図６Ｂに示すように、スペーサ層１０６の上にＩｎＰ層１２３を形成する。
【００３８】
以上のようにして、スラブ層１０２の上にＩｎＰ層１２３を形成した後、公知のリソグラフィー技術およびエッチング技術によりＩｎＰ層１２３をパターニングすることで、図６Ｃに示すように、スラブ層１０２の上にコア１０３を形成する。コア１０３の形成のためのエッチングにおいては、Ｓｉからなるスラブ層１０２をエッチング停止層として利用することもできる。この後、ＣＶＤ法によりＳｉＯ2を堆積することで、図６Ｄに示すように、コア１０３を覆う上部クラッド層１０５を、スラブ層１０２の上に形成する。
【００３９】
実施の形態３に係る光導波路は、コア１０３とスラブ層１０２とが、積層方向に接しているものとなる。なお、コア１０３およびスラブ層１０２は、光の２次モードまでしか存在しない厚さとされている。実施の形態３によれば、Ｓｉからなるスラブ層１０２とＩｎＰ（化合物半導体）からなるコア１０３との間に電気的導通を取る素子を作製することができるという利点がある。
【００４０】
次に、本発明に係る光導波路のコアおよびスラブ層の厚さについて説明する。コアおよびスラブ層において、厚さの方向に対して複数のモードが存在すると、光導波路が多モード動作してしまう。２次モード（１次奇モード）は、光導波路のコア中心に強度を持たないが、３次モード（２次偶モード）は光導波路のコア中心部に強度を持つため、これが存在しない範囲で用いることが望ましい。言い換えると、コアおよびスラブ層は、光の２次モードまでしか存在しない厚さとされていることが望ましい。
【００４１】
図７に、Ｓｉコアによるスラブ光導波路のモードを計算し、等価屈折率を膜厚の関数としてプロットした結果を示す。Ｓｉコアの厚さが０．５μｍ以下であれば３次モードが存在しないが、シリコンコアの厚さが０．５μｍより厚くなると３次モードが存在することが分かる。このことから、コアまたはスラブ層をＳｉから構成する場合、厚さを０．５μｍ以下とすることが望ましい。
【００４２】
［実施の形態４］
次に、本発明の実施の形態４に係る光導波路について図８を参照して説明する。この光導波路は、下部クラッド層１０１の上に形成された、コア１０３ａとスラブ層１０２ａとを備える。下部クラッド層１０１は、基板１０４の上に形成されている。また、コア１０３ａを埋め込んで下部クラッド層１０１の上に形成され、表面が平坦化されたスペーサ層１０６ｂを備える。スラブ層１０２ａは、スペーサ層１０６ｂの上に形成されている。これらの構成は、実施の形態２と同様である。
【００４３】
上述した構成に加え、実施の形態４では、スラブ層１０２ａと積層された他スラブ層１０２ｂを備える。また、他スラブ層１０２ｂの上には、上部クラッド層１０５ａが形成されている。スラブ層１０２ａおよび他スラブ層１０２ｂは、ＩｎＧａＡｓＰから構成することができる。実施の形態４によれば、スラブ層１０２ａを位相変調部として機能させ、他スラブ層１０２ｂを光増幅部として機能させることができる。この構成とすることで、光導波路を導波する光の散乱などによる光損失を、他スラブ層１０２ｂで補償しながら、さらに、スラブ層１０２ａの屈折率を外部から変調させることにより、光損失の無い（あるいは光増幅の可能な）光変調器が実現できる。
【００４４】
なお、上述では、２つのスラブ層を設ける場合を例示したが、これに限るものではなく、３つ以上のスラブ層を設けることもできる。
【００４５】
以上に説明したように、本発明によれば、半導体からなる断面視矩形のコアと、半導体からなるスラブ層とを、光結合可能な状態に積層したので、作製時の加工誤差に対して等価屈折率が変化しにくい光導波路が提供できるようになる。
【００４６】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
【符号の説明】
【００４７】
１０１…下部クラッド層、１０２…スラブ層、１０３…コア、１０４…基板、１０５…上部クラッド層、１０６…スペーサ層。
【図１】
2020177061.tif 000003
【図２Ａ】
2020177061.tif 000004
【図２Ｂ】
2020177061.tif 000005
【図２Ｃ】
2020177061.tif 000006
【図３】
2020177061.tif 000007
【図４】
2020177061.tif 000008
【図５Ａ】
2020177061.tif 000009
【図５Ｂ】
2020177061.tif 000010
【図５Ｃ】
2020177061.tif 000011
【図５Ｄ】
2020177061.tif 000012
【図６Ａ】
2020177061.tif 000013
【図６Ｂ】
2020177061.tif 000014
【図６Ｃ】
2020177061.tif 000015
【図６Ｄ】
2020177061.tif 000016
【図７】
2020177061.tif 000017
【図８】
2020177061.tif 000018