(57)【要約】      （修正有）【課題】耐圧性を向上させた可変容量デバイスを提供する。【解決手段】可変容量デバイス１は、第１の容量素子（固定容量素子３１、４１、５１、６１）と、静電容量が可変の第２の容量素子（可変容量素子３２、４２、５２、６２）と、を備える。第２の容量素子は、第１の容量素子に直列接続されている。可変容量デバイスでは、出力信号の周波数帯と位相とを調整可能である。可変容量デバイスが出力する出力信号の周波数帯は、例えば、マイクロ波の周波数帯である。【選択図】図１
2020123852.tif 000002
【特許請求の範囲】
【請求項１】
第１の容量素子と、
前記第１の容量素子に直列接続されており、静電容量が可変の第２の容量素子と、を備える、
可変容量デバイス。
【請求項２】
前記第２の容量素子の静電容量を、前記第１の容量素子の静電容量を下回らない範囲で調整する調整部を更に備える、
請求項１に記載の可変容量デバイス。
【請求項３】
前記第１の容量素子は、静電容量が固定の固定容量素子であり、
前記第２の容量素子の静電容量の下限値は、前記第１の容量素子の静電容量以上である、
請求項１又は２に記載の可変容量デバイス。
【請求項４】
前記第２の容量素子は、トランジスタである、
請求項１〜３のいずれか一項に記載の可変容量デバイス。
【請求項５】
前記トランジスタは、ＦＥＴである、
請求項４に記載の可変容量デバイス。
【請求項６】
伝送線路と、
前記伝送線路に電気的に接続された共振器と、
前記第１の容量素子と前記第２の容量素子との直列回路と、を備え、
前記直列回路の一端は、前記伝送線路に電気的に接続されている、
請求項１〜５のいずれか一項に記載の可変容量デバイス。
【請求項７】
前記第１の容量素子と前記第２の容量素子との前記直列回路を２つ備え、
前記２つの直列回路の各々の一端は、前記伝送線路に電気的に接続されている、
請求項６に記載の可変容量デバイス。
【請求項８】
伝送線路を更に備え、
前記第１の容量素子と前記第２の容量素子との直列回路を複数備え、
前記複数の直列回路の各々の一端は、前記伝送線路に電気的に接続されており、
前記複数の直列回路のうち１つの直列回路と前記伝送線路との接続点は、前記複数の直列回路のうち別の１つの直列回路と前記伝送線路との接続点から離れて配置されている、
請求項１〜５のいずれか一項に記載の可変容量デバイス。
【請求項９】
伝送線路と、
前記伝送線路に電気的に接続された共振器と、を更に備え、
前記第１の容量素子と前記第２の容量素子との直列回路を３つ備え、
前記伝送線路上には、第１の接続点、第２の接続点及び第３の接続点がこの順に並んで設けられ、前記第１の接続点、前記第２の接続点及び前記第３の接続点にはそれぞれ、前記３つの直列回路のうち各接続点に対応する直列回路の一端が電気的に接続され、
前記第２の接続点は、前記第３の接続点から離れて配置されている、
請求項１〜５のいずれか一項に記載の可変容量デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は可変容量デバイスに関し、より詳細には、静電容量が可変の容量素子を備える可変容量デバイスに関する。
【背景技術】
【０００２】
従来、静電容量が可変の容量素子を備える可変容量デバイスが知られている（例えば、特許文献１）。特許文献１には、静電容量が可変の容量素子としてバラクタダイオードを備えた電圧制御発振器が記載されている。このような電圧制御発振器では、バラクタダイオードの静電容量を変えることにより、発振周波数を変えることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−９９１３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来は可変容量デバイスを利用する回路は小信号領域(例えば、１０ｍＷ以下)であったが、大信号領域(例えば、１Ｗ以上)での利用が要望されており、扱われる電力が大きくなることに伴って、より高い電圧が可変容量デバイスに印加されるようになる。そこで、可変容量デバイスの耐圧性の向上が望まれる場合があった。
【０００５】
本開示は、耐圧性を向上させた可変容量デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一態様に係る可変容量デバイスは、第１の容量素子と、静電容量が可変の第２の容量素子と、を備える。前記第２の容量素子は、前記第１の容量素子に直列接続されている。
【発明の効果】
【０００７】
本開示は、可変容量デバイスの耐圧性を向上させることができるという利点がある。
【図面の簡単な説明】
【０００８】
【図１】図１は、一実施形態に係る可変容量デバイスのブロック図である。
【図２】図２は、同上の可変容量デバイスにおける固定容量素子及び可変容量素子の特性を示すグラフである。
【図３】図３は、変形例１に係る可変容量デバイスのブロック図である。
【図４】図４は、変形例２に係る可変容量デバイスのブロック図である。
【図５】図５は、変形例３に係る可変容量デバイスのブロック図である。
【図６】図６Ａ〜６Ｃはそれぞれ、変形例４に係る可変容量デバイスの要部の構成例を示すブロック図である。
【図７】図７は、変形例５に係る可変容量デバイスの要部のブロック図である。
【発明を実施するための形態】
【０００９】
以下、実施形態に係る可変容量デバイスについて、図面を用いて説明する。ただし、下記の実施形態は、本開示の様々な実施形態の１つに過ぎない。下記の実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。
【００１０】
（１）概要
以下、図１を参照して説明する。本実施形態では、可変容量デバイス１が、特定の周波数帯の出力信号を出力端子１１から出力する発振装置である場合を例として説明する。本実施形態の可変容量デバイス１では、出力信号の周波数帯と位相とを調整可能である。可変容量デバイス１が出力する出力信号の周波数帯は、例えば、マイクロ波の周波数帯である。つまり、本実施形態の可変容量デバイス１は、一例として、周波数が３００ＭＨｚ以上３ＴＨｚ以下の電波（電磁波）であるマイクロ波を出力する。可変容量デバイス１は、例えば、マイクロ波吸収体を加熱するマイクロ波電源、電子レンジ、マイクロ波治療器、又はマイクロ波励起式の無電極ランプの点灯装置等に用いられる。
【００１１】
可変容量デバイス１は、フィードバック回路２と、増幅回路８とを備えている。フィードバック回路２は、共振回路２１０と、移相器２２０とを有している。
【００１２】
増幅回路８は、入力信号を増幅して出力信号として出力する。増幅回路８の出力信号の一部は、フィードバック回路２を通って増幅回路８に入力される（帰還される）。特に、フィードバック回路２は、増幅回路８の出力信号のうち、特定の周波数帯の信号を増幅回路８に帰還する。つまり、フィードバック回路２は、ある周波数特性を有している。
【００１３】
増幅回路８の出力信号の一部は、まず、フィードバック回路２の共振回路２１０に入力される。共振回路２１０は、共振器７１を備えており、特定の周波数帯の信号を移相器２２０へ出力する。移相器２２０は、入力された信号の位相をシフトさせて、増幅回路８へ出力する。したがって、増幅回路８の出力信号の周波数帯は共振回路２１０により規定され、増幅回路８の出力信号の位相は移相器２２０により規定される。共振回路２１０の出力信号の周波数帯は可変であり、移相器２２０（可変移相器）の出力信号の位相は可変である。
【００１４】
（２）フィードバック回路
フィードバック回路２は、伝送線路２００を有している。ここで、伝送線路２００とは、フィードバック回路２の入力端２３と出力端２４との間の配線を指す。共振回路２１０及び移相器２２０はそれぞれ、伝送線路２００の一部を含んでいる。図１では、伝送線路２００のインピーダンス成分を長方形状の記号Ｚ１、Ｚ２、Ｚ３で図示しているが、これらのインピーダンス成分Ｚ１、Ｚ２、Ｚ３は、インピーダンス素子として伝送線路２００に配置されているわけではない。また、伝送線路２００のインピーダンス成分は、インピーダンス成分Ｚ１、Ｚ２、Ｚ３だけに限らない。また、伝送線路２００は、抵抗成分とインダクタンス成分と容量成分とのうち少なくとも１つを含む。
【００１５】
共振回路２１０は、複数（図１では２つ）の直列回路３、４を有している。移相器２２０は、複数（図１では２つ）の直列回路５、６を有している。
【００１６】
複数の直列回路３〜６の各々は、固定容量素子（第１の容量素子）と、固定容量素子に直列接続された可変容量素子（第２の容量素子）とを備えている。すなわち、複数の直列回路３〜６のうち直列回路３は、固定容量素子３１と、固定容量素子３１に対応する可変容量素子３２とを備えている。直列回路４は、固定容量素子４１と、固定容量素子４１に対応する可変容量素子４２とを備えている。直列回路５は、固定容量素子５１と、固定容量素子５１に対応する可変容量素子５２とを備えている。直列回路６は、固定容量素子６１と、固定容量素子６１に対応する可変容量素子６２とを備えている。
【００１７】
固定容量素子３１、４１、５１、６１の各々において、静電容量は固定である。可変容量素子３２、４２、５２、６２の各々において、静電容量は可変である。
【００１８】
固定容量素子３１、４１、５１、６１の各々は、例えば、積層セラミックコンデンサ等のコンデンサである。固定容量素子３１、４１、５１、６１の各々の一端は、伝送線路２００に電気的に接続されており、他端は、対応する可変容量素子に電気的に接続されている。すなわち、複数の直列回路３〜６の各々の一端は、伝送線路２００に電気的に接続されている。各直列回路３〜６と伝送線路２００との接続点をそれぞれ接続点３３、４３、５３、６３と表すと、伝送線路２００上において接続点３３（第１の接続点）、接続点４３、接続点５３（第２の接続点）、接続点６３（第３の接続点）はこの順に並んで設けられている。すなわち、フィードバック回路２の入力端２３に電気的に近い側から順に、接続点３３、４３、５３、６３が並んでいる。
【００１９】
可変容量素子３２、４２、５２、６２の各々は、例えば、可変容量ダイオード（バラクタ（Varactor））である。可変容量素子３２、４２、５２、６２の各々のカソードは、対応する固定容量素子に電気的に接続されており、アノードは、グラウンドに電気的に接続されている。
【００２０】
共振回路２１０の共振器７１は、固有の共振周波数で電気的振動を発生する。共振器７１は、一例として、ＴＥＭ（Transverse Electromagnetic）モード誘電体共振器、いわゆる先端短絡型同軸共振器である。共振器７１の内部導体は、伝送線路２００に電気的に接続されている。共振器７１の外部導体は、グラウンドに電気的に接続されている。
【００２１】
共振回路２１０は、コンデンサ７４と、コンデンサ７５とを更に有している。コンデンサ７４は、共振器７１と伝送線路２００との接続点７３と、フィードバック回路２の入力端２３と、の間に電気的に接続されている。コンデンサ７５は、直列回路３と伝送線路２００との接続点３３と、直列回路４と伝送線路２００との接続点４３と、の間に電気的に接続されている。言い換えれば、コンデンサ７５は、接続点３３及び共振器７１と、接続点４３と、の間に電気的に接続されている。
【００２２】
移相器２２０において、直列回路５と伝送線路２００との接続点５３と、直列回路６と伝送線路２００との接続点６３と、の間の伝送線路２００の長さは、共振回路２１０から出力される信号の波長に応じた長さである。共振回路２１０から出力される信号の波長に応じた長さとは、具体的には、共振回路２１０から出力される信号の波長の４分の１である。つまり、接続点５３は、接続点６３から離れて配置されている。接続点５３と接続点６３との間には、インピーダンス成分Ｚ２が存在する。ここで、接続点５３と接続点６３との間の伝送線路２００の長さは、共振回路２１０から出力される信号の波長に対して厳密に４分の１の長さであることに限定されず、許容される誤差の範囲内で異なっていてもよい。
【００２３】
フィードバック回路２は、コンデンサ７６を更に有している。コンデンサ７６は、直列回路６と伝送線路２００との接続点６３と、フィードバック回路２の出力端２４と、の間に電気的に接続されている。
【００２４】
コンデンサ７４は、入力端２３と共振器７１との間を容量結合するコンデンサである。コンデンサ７６は、出力端２４と移相器２２０との間を容量結合するコンデンサである。コンデンサ７４、７６の各々は、例えば、積層セラミックコンデンサ等のコンデンサである。コンデンサ７４とフィードバック回路２の入力端２３との間には、インピーダンス成分Ｚ１が存在する。接続点６３とコンデンサ７６との間には、インピーダンス成分Ｚ３が存在する。
【００２５】
コンデンサ７４の容量はコンデンサ７６の容量よりも小さい。すなわち、コンデンサ７４とコンデンサ７６とでは、互いに異なる容量値のコンデンサが用いられている。これにより、コンデンサ７４による入力端２３と共振器７１との間の容量結合の結合度は、コンデンサ７６による出力端２４と移相器２２０との間の容量結合の結合度よりも小さくなる。言い換えれば、入力端２３と共振器７１との間の結合状態は相対的に疎結合になり、出力端２４と移相器２２０との間の結合状態は相対的に密結合になる。
【００２６】
これにより、入力端２３と共振器７１との間が密結合である場合と比較して、フィードバック回路２が増幅回路８に接続されることによる、増幅回路８の出力インピーダンスの変化が小さくなる。一方、コンデンサ７６は比較的大きな容量値を有するため、フィードバック回路２と増幅回路８の入力端８４との間のインピーダンス整合を取ることができる。ただし、コンデンサ７４の容量値が小さ過ぎると、増幅回路８の出力信号の一部が、フィードバック回路２を通って増幅回路８の入力端８４に帰還されなくなる。そこで、コンデンサ７４の容量値についても、少なくとも出力信号の一部が帰還されるだけの容量値は確保される。
【００２７】
上述の通り、可変容量素子３２、４２、５２、６２の各々において、静電容量は可変である。すなわち、可変容量素子３２、４２、５２、６２の各々を構成する可変容量ダイオードに印加する逆電圧の大きさを変えることで、空乏層の幅（Ｐ層とＮ層との間の長さ）が変わるので、空乏層の静電容量（寄生容量）を変えることができる。可変容量素子３２、４２、５２、６２では、印加される逆電圧が大きいほど、空乏層の幅が広がるので、静電容量は小さくなる。この空乏層の静電容量を、フィードバック回路２における可変容量として用いる。
【００２８】
可変容量素子３２、４２の静電容量を変えることによって、共振回路２１０が出力する出力信号の周波数帯を変えることができる。また、可変容量素子５２、６２の静電容量を変えることによって、移相器２２０が出力する出力信号の位相を変えることができる。可変容量素子５２、６２の静電容量は、固定容量素子５１及び可変容量素子５２の合成容量と、固定容量素子６１及び可変容量素子６２の合成容量とが同じ大きさとなるように調整される。
【００２９】
ここで、各可変容量素子３２、４２、５２、６２には、対応する固定容量素子（３１、４１、５１、６１）が直列接続されている。そのため、各可変容量素子３２、４２、５２、６２に印加される電圧は、対応する固定容量素子との分圧となる。つまり、各可変容量素子３２、４２、５２、６２に固定容量素子が直列接続されていない場合と比較して、各可変容量素子３２、４２、５２、６２に印加される電圧の大きさを抑えられる。これにより、フィードバック回路２には、より大きい電圧を入力することができ、結果として、可変容量デバイス１は、より大きい電圧を出力することができる。つまり、可変容量素子３２、４２、５２、６２自体の耐圧性の向上を要することなく、可変容量デバイス１の耐圧性を向上させることができる。
【００３０】
また、可変容量素子３２，４２、５２、６２として可変容量ダイオードを用いることで、可変容量素子３２、４２、５２、６２としてメカニカル可変コンデンサ（例えば、バリコン）を用いる場合と比較して、フィードバック回路２を小型に形成可能である。もちろん、可変容量素子３２、４２、５２、６２としてメカニカル可変コンデンサを用いてもよい。
【００３１】
可変容量素子３２、４２、５２、６２では、印加される逆電圧の大きさが変わることに応じて、静電容量が変わる。そこで、可変容量デバイス１は、可変容量素子３２、４２、５２、６２に印加される逆電圧の大きさを個別に調整する調整部１３を更に備えている。調整部１３は、出力電圧が可変である直流電源回路を含む。直流電源回路は、例えば、降圧チョッパ回路を含み、外部電源から供給された直流電圧に基づいて所望の電圧を生成する。調整部１３の直流電源回路は、可変容量素子３２（又は４２、５２、６２）のカソード端子に電気的に接続される。直流電源回路の出力電圧の変化に応じて、可変容量素子３２（又は４２、５２、６２）の静電容量が変わる。
【００３２】
また、可変容量デバイス１は、調整部１３の動作を制御する制御部１４を更に備えている。制御部１４は例えば、ハードウェアとしてのプロセッサ及びメモリを主構成とするマイクロコントローラ等のコンピュータシステムにより構成されている。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における制御部１４としての機能が実現される。プログラムは、コンピュータシステムのメモリに予め記録されてもよく、電気通信回線を通じて提供されてもよく、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ等の非一時的記録媒体に記録されて提供されてもよい。
【００３３】
調整部１３は、可変容量素子３２、４２、５２、６２の各々の静電容量を、対応する固定容量素子の静電容量を下回らない範囲で調整する。つまり、調整部１３は、可変容量素子３２の静電容量を、固定容量素子３１の静電容量を下回らないように調整する。また、調整部１３は、可変容量素子４２の静電容量を、固定容量素子４１の静電容量を下回らないように調整する。また、調整部１３は、可変容量素子５２の静電容量を、固定容量素子５１の静電容量を下回らないように調整する。また、調整部１３は、可変容量素子６２の静電容量を、固定容量素子６１の静電容量を下回らないように調整する。
【００３４】
これにより、可変容量素子３２、４２、５２、６２の静電容量が対応する固定容量素子の静電容量を下回る場合と比較して、可変容量素子３２、４２、５２、６２に印加される最大の電圧の大きさを抑えられる。
【００３５】
ところで、可変容量素子３２、４２、５２、６２の各々は、素子自体の特性によって、静電容量を変更可能な範囲の下限値が決まっている。可変容量素子３２、４２、５２、６２のうち少なくとも１つの静電容量の下限値は、対応する固定容量素子の静電容量以上である。つまり、可変容量素子３２、４２、５２、６２のうち少なくとも１つでは、静電容量は、逆電圧の大きさと関係なく常に、対応する固定容量素子の静電容量以上である。
【００３６】
直列回路３〜６をそれぞれ比較した場合、ある直列回路の固定容量素子の静電容量は別の直列回路の固定容量素子の静電容量とは異なる場合がある。また、ある直列回路の可変容量素子の静電容量に関する特性は、別の直列回路の可変容量素子の静電容量に関する特性とは異なる場合がある。図２では、直列回路３〜６のうち１つの直列回路に着目して、当該直列回路の固定容量素子及び可変容量素子の特性の一例を図示している。
【００３７】
図２において、Ｃ１は、固定容量素子の静電容量であって固定値（０．３［ｐＦ］）である。Ｃ２は、可変容量素子の静電容量であり、図２に示すグラフの横軸で表される。Ｃ０は、固定容量素子と可変容量素子との合成容量であり、図２に示すグラフの左側の縦軸で表される。Ｖ１は、固定容量素子に印加される電圧であり、図２に示すグラフの右側の縦軸で表される。Ｖ２は、可変容量素子に印加される電圧（逆電圧）であり、図２に示すグラフの右側の縦軸で表される。Ｖ０は、Ｖ１とＶ２との和であって固定値（３０［Ｖ］）である。また、図２に示すグラフにおいて、Ｃ０とＣ２との相関は四角印を含む実線で表され、Ｖ１とＣ２との相関は三角印を含む実線で表され、Ｖ２とＣ２との相関は丸印を含む実線で表される。
【００３８】
Ｃ２が約０．３［ｐＦ］のとき、Ｖ１とＶ２とが約１５［Ｖ］となって互いに等しくなる。このとき、Ｃ１＝Ｃ２となる。
【００３９】
Ｃ２が約０．３［ｐＦ］よりも大きいと、Ｖ１とＶ２との大小関係は、Ｖ１＞Ｖ２となる。このとき、Ｃ１＜Ｃ２となる。
【００４０】
Ｃ２が約０．３［ｐＦ］よりも小さいと、Ｖ１とＶ２との大小関係は、Ｖ１＜Ｖ２となる。このとき、Ｃ１＞Ｃ２となる。
【００４１】
可変容量素子に印加される逆電圧すなわちＶ２を抑えるために、調整部１３は、Ｃ１≦Ｃ２となるように可変容量素子の静電容量を調整する。ただし、可変容量素子を構成する可変容量ダイオードは、印加される逆電圧すなわちＶ２が大きいほど、静電容量が小さくなる。そのため、調整部１３は例えば、０．３≦Ｃ２≦４．０の範囲でＣ２を調整する。この範囲は一例であって、Ｃ２の調整範囲は特に限定されない。
【００４２】
（３）増幅回路
図１では、増幅回路８における伝送線路のインピーダンス成分を長方形状の記号Ｚ４〜Ｚ９で図示しているが、これらのインピーダンス成分Ｚ４〜Ｚ９は、インピーダンス素子として伝送線路に配置されているわけではない。また、増幅回路８の伝送線路のインピーダンス成分は、インピーダンス成分Ｚ４〜Ｚ９だけに限らない。また、増幅回路８の伝送線路は、抵抗成分とインダクタンス成分と容量成分とのうち少なくとも１つを含む。
【００４３】
増幅回路８は、トランジスタ８１と、抵抗器８５と、複数（図１では４つ）のコンデンサ９１、９２、９３、９４とを有している。
【００４４】
トランジスタ８１は、例えば、Ｎチャネル形ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。トランジスタ８１のゲート端子は、増幅回路８の入力端８４に電気的に接続されている。入力端８４は、フィードバック回路２の出力端２４に電気的に接続されている。すなわち、フィードバック回路２の出力端２４から出力された出力信号は、増幅回路８の入力端８４を介してトランジスタ８１のゲート端子に入力される。
【００４５】
トランジスタ８１のソース端子は、グラウンドに電気的に接続されている。
【００４６】
トランジスタ８１のドレイン端子は、増幅回路８の第１出力端８２及び第２出力端８３に電気的に接続されている。第１出力端８２は、可変容量デバイス１の出力端子１１に電気的に接続されている。可変容量デバイス１で生成された特定の周波数帯の出力信号は、出力端子１１から可変容量デバイス１の外部へ出力される。可変容量デバイス１は、第１出力端８２と出力端子１１との間に電気的に接続されたコンデンサ１２を更に備えている。第１出力端８２とコンデンサ１２との間には、インピーダンス成分Ｚ９が存在する。増幅回路８の第２出力端８３は、フィードバック回路２の入力端２３に電気的に接続されている。トランジスタ８１のドレイン端子から出力された出力信号の一部は、第２出力端８３を介して、フィードバック回路２の入力端２３に入力される。
【００４７】
コンデンサ９１は、トランジスタ８１のゲート端子とグラウンドとの間に電気的に接続されている。増幅回路８の入力端８４とコンデンサ９１との間には、インピーダンス成分Ｚ４が存在する。
【００４８】
抵抗器８５は、トランジスタ８１のゲート−ソース間に電圧を印加するための入力端子９５と、トランジスタ８１のゲート端子との間に電気的に接続されている。コンデンサ９２は、入力端子９５とグラウンドとの間に電気的に接続されている。抵抗器８５とコンデンサ９２との間には、インピーダンス成分Ｚ５が存在する。抵抗器８５とトランジスタ８１のゲート端子との間には、インピーダンス成分Ｚ６が存在する。
【００４９】
コンデンサ９３は、トランジスタ８１のドレイン−ソース間に電圧を印加するための入力端子９６とグラウンドとの間に電気的に接続されている。トランジスタ８１のドレイン端子とコンデンサ９３との間には、インピーダンス成分Ｚ７が存在する。
【００５０】
コンデンサ９４は、トランジスタ８１のドレイン端子とグラウンドとの間に電気的に接続されている。トランジスタ８１のドレイン端子とコンデンサ９４との間には、インピーダンス成分Ｚ８が存在する。
【００５１】
（４）発振条件
特定の周波数ωにおける可変容量デバイス１の発振条件は、次の（数１）、（数２）を
両方とも満たすことである。
【００５２】
【数１】
2020123852.tif 000003
【００５３】
【数２】
2020123852.tif 000004
【００５４】
ここで、ｓ＝ｊω（ｊは虚数単位）、Ａ（ｓ）は増幅回路８の増幅率、β（ｓ）はフィードバック回路２の帰還率、ΣΦは増幅回路８からフィードバック回路２を経由して増幅回路８へ戻るループにおける信号の位相のずれである。
【００５５】
所望の発振周波数のみで（数１）、（数２）の両方を満たすように、フィードバック回路２の共振回路２１０の可変容量素子３２、４２の静電容量と、フィードバック回路２の移相器２２０の可変容量素子５２、６２の静電容量とが調整される。
【００５６】
（変形例１）
次に、実施形態の変形例１に係る可変容量デバイス１Ａについて、図３を用いて説明する。実施形態と同様の構成については、同一の符号を付して説明を省略する。
【００５７】
本変形例１の可変容量デバイス１Ａでは、フィードバック回路２Ａは、共振回路２１０と移相器２２０とのうち、共振回路２１０のみを有している点で、実施形態のフィードバック回路２と相違する。すなわち、可変容量デバイス１Ａは移相器２２０を有していなくてもよい。移相器２２０は、可変容量デバイス１Ａに外付けされてもよい。
【００５８】
（変形例２）
次に、実施形態の変形例２に係る可変容量デバイス１Ｂについて、図４を用いて説明する。実施形態と同様の構成については、同一の符号を付して説明を省略する。
【００５９】
本変形例２の可変容量デバイス１Ｂでは、フィードバック回路２Ｂは、移相器２２０を有していない点で、実施形態のフィードバック回路２と相違する。さらに、フィードバック回路２Ｂの共振回路２１０Ｂは、直列回路４を有していない点で、実施形態の共振回路２１０と相違する。すなわち、このような共振回路２１０Ｂも、フィードバック回路２Ｂの構成として用いることができる。なお、フィードバック回路２Ｂは、共振回路２１０Ｂに加えて、実施形態において説明した移相器２２０を有していてもよい。
【００６０】
（変形例３）
次に、実施形態の変形例３に係る可変容量デバイス１Ｃについて、図５を用いて説明する。実施形態と同様の構成については、同一の符号を付して説明を省略する。
【００６１】
本変形例３の可変容量デバイス１Ｃでは、フィードバック回路２Ｃは、共振回路２１０と移相器２２０とのうち、移相器２２０のみを有している点で、実施形態のフィードバック回路２と相違する。すなわち、可変容量デバイス１Ｃは共振回路２１０を有していなくてもよい。共振回路２１０は、可変容量デバイス１Ｃに外付けされてもよい。可変容量デバイス１Ｃにおいて、増幅回路８の出力端と移相器２２０の入力端との間には、疎結合用のコンデンサ７４が電気的に接続されている。
【００６２】
（変形例４）
次に、実施形態の変形例４について、図６Ａ〜図６Ｃを用いて説明する。本変形例４は、フィードバック回路２が少なくとも１つのコイル３４を更に備えている点で、実施形態と相違する。実施形態と同様の構成については、同一の符号を付して説明を省略する。
【００６３】
以下では、図６Ａ〜図６Ｃに示すフィードバック回路２Ｄ、２Ｅ、２Ｆの各々において、固定容量素子と可変容量素子との４つの組（すなわち、直列回路３〜６：図１参照）のうち、代表例として、固定容量素子３１と可変容量素子３２との組に着目して説明する。以下で説明する内容は、フィードバック回路２Ｄ、２Ｅ、２Ｆの各々において固定容量素子と可変容量素子との残りの３つの組（すなわち、直列回路４〜６）にも適用可能である。
【００６４】
コイル３４は、固定容量素子３１と可変容量素子３２とのうち少なくとも一方に電気的に接続されている。一例として、コイル３４は、図６Ａに示すように、固定容量素子３１及び可変容量素子３２と直列に接続される。また、別の一例として、コイル３４は、図６Ｂに示すように、固定容量素子３１及び可変容量素子３２の直列回路３と並列に接続される。また、別の一例として、コイル３４は、図６Ｃに示すように、可変容量素子３２と並列に接続される。
【００６５】
コイル３４により、共振回路２１０Ｄ（又は２１０Ｅ、２１０Ｆ）におけるインダクタンスを実施形態の共振回路２１０におけるインダクタンスに対して変えることができる。また、コイル３４が移相器２２０（図１参照）に設けられている場合は、移相器２２０におけるインダクタンスを実施形態の移相器２２０におけるインダクタンスに対して変えることができる。
【００６６】
本変形例４では、コイル３４のインダクタンスの値は固定である。ただし、インダクタンスの値が可変であってもよい。
【００６７】
また、固定容量素子と可変容量素子との４つの組（直列回路３〜６）のうち一部の組にのみコイル３４が接続されていてもよいし、４つの組にそれぞれコイル３４が接続されていてもよい。
【００６８】
また、固定容量素子と可変容量素子との４つの組（直列回路３〜６）には、それぞれ異なる態様によりコイル３４が接続されていてもよい。例えば、一部の組において、コイル３４は、固定容量素子及び可変容量素子と直列に接続されており、別の一部の組において、コイル３４は、固定容量素子及び可変容量素子の直列回路と並列に接続されていてもよい。
【００６９】
また、固定容量素子と可変容量素子との各組に接続されているコイル３４の個数は１つに限定されず、２つ以上であってもよい。
【００７０】
（変形例５）
次に、実施形態の変形例５に係る可変容量デバイス１Ｇについて、図７を用いて説明する。実施形態と同様の構成については、同一の符号を付して説明を省略する。
【００７１】
本変形例５の可変容量デバイス１Ｇでは、フィードバック回路２Ｇは、実施形態のフィードバック回路２の直列回路３〜６の可変容量素子３２、４２、５２、６２をそれぞれトランジスタに置き換えた構成を有している。本変形例５では、これらのトランジスタの空乏層の静電容量（寄生容量）を、フィードバック回路２Ｇにおける可変容量として用いる。すなわち、空乏層の幅（Ｐ層とＮ層との間の長さ）を電気的に制御することにより、空乏層の静電容量を変えることができる。より詳細には、トランジスタの制御端子（ゲート端子）と２つの主端子（ドレイン端子及びソース端子）のうち一方（ドレイン端子）との間の空乏層の静電容量を変動させて可変容量として用いる。なお、本開示では、トランジスタにおいて所定の端子における電圧又は電流が制御されることで別の２つの端子間を流れる電流が制御される場合に、上記所定の端子を「制御端子」と称し、上記別の２つの端子の各々を「主端子」と称している。一方の主端子と制御端子との間の静電容量と、他方の主端子と制御端子との間の静電容量とのうち、より大きい静電容量を利用する。ここでは、ドレイン端子とゲート端子との間の静電容量を利用する。以下では、フィードバック回路２Ｇの４つ（図７では１つのみ図示）の直列回路のうち、代表例として、実施形態の直列回路３に相当する直列回路３Ｇに着目して説明する。以下で説明する内容は、フィードバック回路２Ｇの残りの３つの直列回路にも適用可能である。
【００７２】
直列回路３Ｇの可変容量素子３２Ｇは、トランジスタであり、このトランジスタの一例は、ＦＥＴ（Field-Effect Transistor）である。ＦＥＴの中でも、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor FET）又は、窒化ガリウム（ＧａＮ）を用いたＧａＮ−ＨＥＭＴ（High Electron Mobility Transistor）等が可変容量素子３２Ｇとして採用される。
【００７３】
フィードバック回路２Ｇは、２つのチョーク回路２５、２６を更に有している。チョーク回路２５、２６は、交流電圧に対しては比較的高インピーダンスとなり直流電圧に対しては比較的低インピーダンスとなる回路（フィルタ）である。チョーク回路２５、２６の各々の入力端は、可変容量素子３２Ｇのゲート・ソース間に電圧を印加するための入力端子２７に電気的に接続されている。
【００７４】
可変容量素子３２Ｇのゲート端子は、グラウンドに電気的に接続されている。可変容量素子３２Ｇのソース端子は、チョーク回路２６の出力端に電気的に接続されている。可変容量素子３２Ｇのドレイン端子は、固定容量素子３１に電気的に接続されている。可変容量素子３２Ｇのドレイン端子と固定容量素子３１との接続点３５は、チョーク回路２５の出力端に電気的に接続されている。
【００７５】
結果として、可変容量素子３２Ｇのドレイン端子とゲート端子との間の静電容量と、固定容量素子３１の静電容量との関係は、直列接続の関係となる。
【００７６】
可変容量素子３２Ｇのソース端子には、入力端子２７からチョーク回路２６を介してゲート・ソース間電圧が印加される。また、可変容量素子３２Ｇのドレイン端子には、入力端子２７からチョーク回路２５を介してゲート・ソース間電圧に等しい電圧が印加される。つまり、可変容量素子３２Ｇのソース端子とドレイン端子とが等電位となる。これにより、ソース端子とドレイン端子との間には電流が流れない状態となるので、直列回路３Ｇは、固定容量素子３１と可変容量コンデンサとの直列回路と電気的に等価となる。
【００７７】
ここで、可変容量素子３２Ｇのソース端子とドレイン端子とが等電位とは、ソース端子の電位とドレイン端子の電位とが厳密に等しいことに限定されず、許容される誤差の範囲内で異なっていてもよい。
【００７８】
以下の説明において、「可変容量素子３２Ｇの静電容量」とは、可変容量素子３２Ｇのゲート端子とドレイン端子との間の静電容量を意味する。直列回路３Ｇの静電容量は、固定容量素子３１の静電容量と可変容量素子３２Ｇの静電容量との合成容量となる。入力端子２７から可変容量素子３２Ｇのソース端子及びドレイン端子に印加される電圧を変えることにより、可変容量素子３２Ｇのゲート・ドレイン間の空乏層の幅が変わるので、可変容量素子３２Ｇの静電容量が変わる。すなわち、可変容量素子３２Ｇのゲート・ソース間電圧が大きいほど、可変容量素子３２Ｇの静電容量は小さくなる。したがって、フィードバック回路２Ｇでは、固定容量素子３１の静電容量と可変容量素子３２Ｇの静電容量との合成容量を変えることができる。言い換えると、直列回路３Ｇの静電容量を変えることができる。
【００７９】
より詳細には、調整部１３が、可変容量素子３２Ｇのソース端子及びドレイン端子に印加される電圧を制御する。すなわち、調整部１３は、所定の電圧を生成して入力端子２７に入力する。
【００８０】
フィードバック回路２Ｇにおいて、直列回路３Ｇ以外の直列回路においても同様に、固定容量素子の静電容量と可変容量素子の静電容量との合成容量を変えることができる。結果として、フィードバック回路２Ｇの出力信号の周波数帯と位相とを調整することができる。
【００８１】
可変容量素子３２Ｇとしてトランジスタを用いることで、可変容量素子３２Ｇとしてメカニカル可変コンデンサ（例えば、バリコン）を用いる場合と比較してフィードバック回路２Ｇを小型に形成可能である。
【００８２】
ここで、フィードバック回路２Ｇにおいて、固定容量素子３１を省略することもできる。この場合、可変容量素子３２Ｇのドレイン端子が接続点３３に直接接続される。可変容量素子３２Ｇを構成するトランジスタについては、可変容量ダイオードと比較して高耐圧な素子の入手が容易である。そのため、フィードバック回路２Ｇにおいて固定容量素子３１を省略してトランジスタに代えて可変容量ダイオードを用いる場合と比較して、フィードバック回路２Ｇの耐圧性の向上を図ることができる。また、トランジスタに代えてメカニカル可変コンデンサを用いる場合と比較してフィードバック回路２Ｇを小型に形成可能である。
【００８３】
つまり、本開示の一態様に係る可変容量デバイス１Ｇは、静電容量が可変の可変容量素子３２Ｇとして、トランジスタを備える。トランジスタのソース端子とドレイン端子とが等電位となるように、トランジスタに印加される電圧が制御される。
【００８４】
ただし、固定容量素子３１がある場合の方が、可変容量素子３２Ｇに印加される電圧は小さくなる。これにより、フィードバック回路２Ｇの耐圧性を向上させることができる。さらに、固定容量素子３１が可変容量素子３２Ｇに直列に接続されている場合は、直列回路３Ｇの静電容量の変動量は可変容量素子３２Ｇの静電容量の変動量よりも小さくなる。そのため、固定容量素子３１が無い場合と比較して、固定容量素子３１があると、接続点３３とグラウンドとの間の静電容量のより細かい制御が可能となる。
【００８５】
本変形例５においても、実施形態と同様に、調整部１３は、可変容量素子３２Ｇの静電容量を、固定容量素子３１の静電容量を下回らない範囲で調整してもよい。ただし、一般に、可変容量素子３２Ｇを構成するトランジスタの空乏層の静電容量の下限値は、固定容量素子３１を構成するコンデンサの静電容量よりも大きい場合が多い。そのため、可変容量素子３２Ｇの静電容量の調整範囲の下限値について特に留意を要さない場合が多い。
【００８６】
（その他の変形例）
次に、実施形態のその他の変形例を列挙する。以下の変形例は、適宜組み合わせて実現されてもよい。また、以下の変形例は、上述の変形例１〜５と適宜組み合わせて実現されてもよい。
【００８７】
共振器７１は、同軸共振器に限らず、例えば、ＴＥ（Transverse Electric）モード誘電体共振器であってもよい。また、共振器７１は、誘電体共振器に限らず、例えば、ＲＣ共振回路又はＲＬＣ共振回路等であってもよい。
【００８８】
また、固定容量素子３１（又は４１、５１、６１）と、この固定容量素子に直列に接続された可変容量素子３２（又は４２、５２、６２）とのうち少なくとも一方には、別の固定容量素子と別の可変容量素子とのうち少なくとも一方が電気的に接続されていてもよい。ここで、上記別の固定容量素子及び上記別の可変容量素子の個数は特に限定されない。また、上記別の固定容量素子及び上記別の可変容量素子は、固定容量素子３１（又は４１、５１、６１）及び可変容量素子３２（又は４２、５２、６２）のうち少なくとも一方に直列に接続されてもよいし、並列に接続されてもよいし、直並列に接続されてもよい。
【００８９】
また、伝送線路２００における各接続点３３、４３、５３、６３とグラウンドとの間に電気的に接続された固定容量素子の個数及び可変容量素子の個数は、接続点ごとに異なっていてもよい。
【００９０】
また、可変容量素子３２（又は４２、５２、６２）には、固定容量素子３１（又は４１、５１、６１）に代えて、可変容量素子が直列に接続されていてもよい。すなわち、第１の容量素子と第２の容量素子との直列回路において、第２の容量素子は、静電容量が可変の可変容量素子である一方で、第１の容量素子は、静電容量が固定の固定容量素子であってもよいし、可変容量素子であってもよい。
【００９１】
また、フィードバック回路２、２Ａ、２Ｂ、２Ｃ、２Ｄ、２Ｅ、２Ｆ、２Ｇには、実施形態と同じ増幅回路８が電気的に接続されてもよいし、実施形態の増幅回路８とは異なる回路構成を有する増幅回路が電気的に接続されてもよいし、増幅回路以外の回路が電気的に接続されてもよい。
【００９２】
また、可変容量デバイス１（又は１Ａ、１Ｂ、１Ｃ、１Ｇ）における複数の構成は、１つの筐体（ケース）内に集約されていてもよいし、複数の筐体に分散して設けられていてもよい。例えば、調整部１３及び制御部１４は、フィードバック回路２及び増幅回路８を収容する筐体とは別の筐体に収容されていてもよい。
【００９３】
（まとめ）
以上説明した実施形態等から、以下の態様が開示されている。
【００９４】
第１の態様に係る可変容量デバイス１（又は１Ａ、１Ｂ、１Ｃ、１Ｇ）は、第１の容量素子（固定容量素子３１、４１、５１又は６１）と、静電容量が可変の第２の容量素子（可変容量素子３２、４２、５２又は６２）と、を備える。第２の容量素子は、第１の容量素子に直列接続されている。
【００９５】
上記の構成によれば、第２の容量素子（可変容量素子３２、４２、５２又は６２）に印加される電圧は、第１の容量素子（固定容量素子３１、４１、５１又は６１）と第２の容量素子との分圧となる。したがって、第１の容量素子が無い場合と比較して、第２の容量素子に印加される電圧の大きさを抑えられる。これにより、可変容量デバイス１（又は１Ａ、１Ｂ、１Ｃ、１Ｇ）の耐圧性を向上させることができる。
【００９６】
また、第２の態様に係る可変容量デバイス１（又は１Ａ、１Ｂ、１Ｃ、１Ｇ）は、第１の態様において、調整部１３を更に備える。調整部１３は、第２の容量素子（可変容量素子３２、４２、５２又は６２）の静電容量を、第１の容量素子（固定容量素子３１、４１、５１又は６１）の静電容量を下回らない範囲で調整する。
【００９７】
上記の構成によれば、第２の容量素子（可変容量素子３２、４２、５２又は６２）の静電容量が第１の容量素子（固定容量素子３１、４１、５１又は６１）の静電容量を下回る場合と比較して、第２の容量素子に印加される最大の電圧の大きさを抑えられる。
【００９８】
また、第３の態様に係る可変容量デバイス１（又は１Ａ、１Ｂ、１Ｃ、１Ｇ）では、第１又は２の態様において、第１の容量素子（固定容量素子３１、４１、５１又は６１）は、静電容量が固定の固定容量素子である。第２の容量素子（可変容量素子３２、４２、５２又は６２）の静電容量の下限値は、第１の容量素子の静電容量以上である。
【００９９】
上記の構成によれば、第２の容量素子（可変容量素子３２、４２、５２又は６２）の静電容量の下限値が第１の容量素子（固定容量素子３１、４１、５１又は６１）の静電容量未満の場合と比較して、第２の容量素子に印加される最大の電圧の大きさを抑えられる。
【０１００】
また、第４の態様に係る可変容量デバイス１Ｇでは、第１〜３の態様のいずれか１つにおいて、第２の容量素子（可変容量素子３２Ｇ）は、トランジスタである。
【０１０１】
上記の構成によれば、第２の容量素子（可変容量素子３２Ｇ）がバリアブルコンデンサである場合と比較して、第２の容量素子を小型化できる。
【０１０２】
また、第５の態様に係る可変容量デバイス１Ｇでは、第４の態様において、トランジスタは、ＦＥＴである。
【０１０３】
上記の構成によれば、ＦＥＴは電圧駆動型の素子でありＦＥＴに電流を流すことなく静電容量を変えることができる。そのため、トランジスタとして電流駆動型の素子を用いる場合と比較して、トランジスタとしてＦＥＴを用いることで、トランジスタに流れる電流を低減できる。
【０１０４】
また、第６の態様に係る可変容量デバイス１（又は１Ａ、１Ｂ、１Ｇ）は、第１〜５の態様のいずれか１つにおいて、伝送線路２００と、共振器７１と、第１の容量素子（固定容量素子３１）と第２の容量素子（可変容量素子３２）との直列回路３と、を備える。共振器７１は、伝送線路２００に電気的に接続されている。直列回路３の一端は、伝送線路２００に電気的に接続されている。
【０１０５】
上記の構成によれば、第２の容量素子（可変容量素子３２）の静電容量を変えることで、共振器７１の共振周波数を変えることができる。
【０１０６】
また、第７の態様に係る可変容量デバイス１（又は１Ａ、１Ｇ）は、第６の態様において、第１の容量素子（固定容量素子３１又は４１）と第２の容量素子（可変容量素子３２又は４２）との直列回路３（又は４）を２つ備える。２つの直列回路３、４の各々の一端は、伝送線路２００に電気的に接続されている。
【０１０７】
上記の構成によれば、直列回路３の第２の容量素子（可変容量素子３２）の静電容量を変えることに加えて、直列回路４の第２の容量素子（可変容量素子４２）の静電容量を変えることで、共振器７１の共振周波数を変えられる。したがって、可変容量デバイス１（又は１Ａ、１Ｇ）が直列回路４を備えていない場合と比較して、共振器７１の共振周波数を調整しやすい。
【０１０８】
また、第８の態様に係る可変容量デバイス１（又は１Ｃ、１Ｇ）は、第１〜５の態様のいずれか１つにおいて、伝送線路２００を更に備える。可変容量デバイス１（又は１Ｃ、１Ｇ）は、第１の容量素子（固定容量素子５１又は６１）と第２の容量素子（可変容量素子５２又は６２）との直列回路５（又は６）を複数備える。複数の直列回路５、６の各々の一端は、伝送線路２００に電気的に接続されている。複数の直列回路５、６のうち１つの直列回路５と伝送線路２００との接続点５３は、複数の直列回路５、６のうち別の１つの直列回路６と伝送線路２００との接続点６３から離れて配置されている。
【０１０９】
上記の構成によれば、可変容量デバイス１（又は１Ｃ、１Ｇ）を、第２の容量素子（可変容量素子５２又は６２）の静電容量を変えることで位相のシフト量を変えられる可変移相器として用いることができる。
【０１１０】
また、第９の態様に係る可変容量デバイス１（又は１Ｇ）は、第１〜５の態様のいずれか１つにおいて、伝送線路２００と、共振器７１と、を更に備える。共振器７１は、伝送線路２００に電気的に接続されている。可変容量デバイス１（又は１Ｇ）は、第１の容量素子（固定容量素子３１、４１、５１又は６１）と第２の容量素子（可変容量素子３２、４２、５２又は６２）との直列回路３（及び５、６）を３つ備える。伝送線路２００上には、第１の接続点（接続点３３）、第２の接続点（接続点５３）及び第３の接続点（接続点６３）がこの順に並んで設けられている。第１の接続点、第２の接続点及び第３の接続点にはそれぞれ、３つの直列回路３、５、６のうち各接続点に対応する直列回路の一端が電気的に接続されている。第２の接続点は、第３の接続点から離れて配置されている。
【０１１１】
上記の構成によれば、複数の第２の容量素子（可変容量素子３２、４２、５２又は６２）の静電容量を変えることで、共振器７１の共振周波数と、共振器７１から出力される共振信号の位相のシフト量とを変えられる。
【０１１２】
第１の態様以外の構成については、１、１Ａ、１Ｂ、１Ｃ及び１Ｇに必須の構成ではなく、適宜省略可能である。
【符号の説明】
【０１１３】
１、１Ａ、１Ｂ、１Ｃ、１Ｇ  可変容量デバイス
３、４、５、６  直列回路
１３  調整部
３１、４１、５１、６１  固定容量素子（第１の容量素子）
３２、３２Ｇ、４２、５２、６２  可変容量素子（第２の容量素子）
３３  接続点（第１の接続点）
５３  接続点（第２の接続点）
６３  接続点（第３の接続点）
７１  共振器
２００  伝送線路
【図１】
2020123852.tif 000005
【図２】
2020123852.tif 000006
【図３】
2020123852.tif 000007
【図４】
2020123852.tif 000008
【図５】
2020123852.tif 000009
【図６】
2020123852.tif 000010
【図７】
2020123852.tif 000011