(57)【要約】【課題】還流電流を単純に検出すると、スイッチング素子の寄生容量からの放電電流を還流電流として誤検出して上下アームを短絡してしまう虞がある。【解決手段】  ダイオードが逆並列接続されている主スイッチング素子をオンオフ駆動する駆動装置であって、ドレイン端子およびソース端子の間の電圧を検出する検出部と、検出部が検出した検出電圧に基づいて、ソース端子側からドレイン端子側へと還流電流が流れているかを示す判定信号を出力する判定部と、主スイッチング素子をオンにするオン指令信号が入力されたこと、および、還流電流が流れていることを示す判定信号が出力されたことのそれぞれを条件として、主スイッチング素子をオン状態とする制御を行う駆動制御部とを備える駆動装置が提供される。【選択図】図１
2020018101.tif 000002
【特許請求の範囲】
【請求項１】
ダイオードが逆並列接続されている主スイッチング素子をオンオフ駆動する駆動装置であって、
ドレイン端子およびソース端子の間の電圧を検出する検出部と、
前記検出部が検出した検出電圧に基づいて、前記ソース端子側から前記ドレイン端子側へと還流電流が流れているかを示す判定信号を出力する判定部と、
前記主スイッチング素子をオンにするオン指令信号が入力されたこと、および、前記還流電流が流れていることを示す前記判定信号が出力されたことのそれぞれを条件として、前記主スイッチング素子をオン状態とする制御を行う駆動制御部と
を備える駆動装置。
【請求項２】
前記判定部は、前記検出電圧を予め定められた閾値電圧と比較して、前記還流電流が流れているかを判定する、請求項１に記載の駆動装置。
【請求項３】
前記閾値電圧は０Ｖである、請求項２に記載の駆動装置。
【請求項４】
ダイオードが逆並列接続されている主スイッチング素子をオンオフ駆動する駆動装置であって、
前記主スイッチング素子のソース端子側からドレイン端子側に向かって流れる電流を検出する検出部と、
前記検出部が検出した検出電流に基づいて、前記ソース端子側から前記ドレイン端子側へと還流電流が流れているかを示す判定信号を出力する判定部と、
前記主スイッチング素子をオンにするオン指令信号が入力されたこと、および、前記還流電流が流れていることを示す前記判定信号が出力されたことのそれぞれを条件として、前記主スイッチング素子をオン状態とする制御を行う駆動制御部と
を備える駆動装置。
【請求項５】
前記判定部は、前記検出電流を予め定められた閾値電流と比較して、前記還流電流が流れているかを判定する請求項４に記載の駆動装置。
【請求項６】
前記判定部は、前記検出電流の時間変化を予め定められた値と比較して、前記還流電流が流れているかを判定する請求項５に記載の駆動装置。
【請求項７】
前記判定部は、前記主スイッチング素子に直列に接続される対向スイッチング素子が当該対向スイッチング素子をオフにするオフ指令信号によりオフ状態とされた場合に前記還流電流が前記主スイッチング素子に流れているか否かを判定する、請求項１から６のいずれか一項に記載の駆動装置。
【請求項８】
前記駆動制御部は、前記還流電流が流れていると判定されたことに応じて前記主スイッチング素子をオン状態とする速度を、前記オン指令信号が入力されたことに応じて前記主スイッチング素子をオン状態とする速度よりも早くする、請求項１から７のいずれか一項に記載の駆動装置。
【請求項９】
前記駆動制御部は、前記主スイッチング素子のゲートに接続されるゲート抵抗を有し、前記還流電流が流れていると判定されたことに応じて前記主スイッチング素子をオン状態とする場合の前記ゲート抵抗の抵抗値を、前記オン指令信号が入力されたことに応じて前記主スイッチング素子をオン状態とする場合の前記ゲート抵抗の抵抗値よりも小さくする、請求項８に記載の駆動装置。
【請求項１０】
前記主スイッチング素子に直列に接続される対向スイッチング素子がオフ状態とされてから前記判定部により前記還流電流が流れていると判定された時点までの時間を記憶する記憶部を更に備え、
前記判定部は、前記時間が記憶された場合に、前記対向スイッチング素子がオフ状態とされてから前記時間が経過するタイミングで前記還流電流が流れていることを示す前記判定信号を出力する請求項１から９のいずれか一項に記載の駆動装置。
【請求項１１】
前記オン指令信号は、前記主スイッチング素子と、前記主スイッチング素子に直列に接続される対向スイッチング素子とがいずれもオフ状態となるデッドタイムを挟んで前記主スイッチング素子をオン状態とするよう設定され、
前記駆動制御部は、前記還流電流が流れていると判定されたことを条件として、前記主スイッチング素子をオンにするオン指令信号により前記主スイッチング素子がオン状態とされる時点以降まで、前記判定信号による前記主スイッチング素子のオン状態を維持する、請求項１から１０のいずれか一項に記載の駆動装置。
【請求項１２】
前記還流電流が流れていることを示す前記判定信号が出力されたことを条件として予め定められた時間幅を有するパルス信号を出力するパルス出力部を備え、前記駆動制御部は、前記パルス信号が出力されたことを条件として、前記主スイッチング素子をオン状態とする、請求項１１に記載の駆動装置。
【請求項１３】
前記パルス信号の時間幅は、前記デッドタイムよりも長く、かつ、次回の前記オン指令信号により前記主スイッチング素子がオン状態に維持される時間幅よりも短い、請求項１２に記載の駆動装置。
【請求項１４】
請求項１から１３のいずれか一項に記載の駆動装置と、
前記駆動装置によってゲートが駆動される前記主スイッチング素子と、
前記主スイッチング素子に逆並列に接続された還流ダイオードと、
を備えるスイッチング装置。
【請求項１５】
前記主スイッチング素子は、ワイドバンドギャップ半導体素子である請求項１４に記載のスイッチング装置。
【請求項１６】
前記還流ダイオードは、前記主スイッチング素子の寄生ダイオードである請求項１４または１５に記載のスイッチング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動装置およびスイッチング装置に関する。
【背景技術】
【０００２】
上下アームのスイッチング素子を同期整流方式でスイッチングする場合には、各アームをオン状態にする期間の間にデッドタイムを設けることで上下アームの短絡を防ぐ。但し、デッドタイム中には出力電圧が降下して損失を生じてしまう。そのため、一方のアームのスイッチング素子をオフした場合に、他方のアームで還流電流が検出されることに応じて当該他方のアームのスイッチング素子をオンしてデッドタイムを短縮する等の技術が提案されている（例えば、特許文献１〜３参照）。
特許文献１  特開２０１６−１５８４７８号公報
特許文献２  特許第５９３９９０８号明細書
特許文献３  特開２０１７−５１０４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、還流電流を単純に検出すると、スイッチング素子の寄生容量からの放電電流を還流電流として誤検出して上下アームを短絡してしまう虞がある。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、ダイオードが逆並列接続されている主スイッチング素子をオンオフ駆動する駆動装置が提供される。駆動装置は、ドレイン端子およびソース端子の間の電圧を検出する検出部を備えてよい。駆動装置は、検出部が検出した検出電圧に基づいて、ソース端子側からドレイン端子側へと還流電流が流れているかを示す判定信号を出力する判定部を備えてよい。駆動装置は、主スイッチング素子をオンにするオン指令信号が入力されたこと、および、還流電流が流れていることを示す判定信号が出力されたことのそれぞれを条件として、主スイッチング素子をオン状態とする制御を行う駆動制御部を備えてよい。
【０００５】
判定部は、検出電圧を予め定められた閾値電圧と比較して、還流電流が流れているかを判定してよい。
閾値電圧は０Ｖでよい。
【０００６】
本発明の第２の態様においては、ダイオードが逆並列接続されている主スイッチング素子をオンオフ駆動する駆動装置が提供される。駆動装置は、主スイッチング素子のソース端子側からドレイン端子側に向かって流れる電流を検出する検出部を備えてよい。駆動装置は、検出部が検出した検出電流に基づいて、ソース端子側からドレイン端子側へと還流電流が流れているかを示す判定信号を出力する判定部を備えてよい。駆動装置は、主スイッチング素子をオンにするオン指令信号が入力されたこと、および、還流電流が流れていることを示す判定信号が出力されたことのそれぞれを条件として、主スイッチング素子をオン状態とする制御を行う駆動制御部を備えてよい。
【０００７】
判定部は、検出電流を予め定められた閾値電流と比較して、還流電流が流れているかを判定してよい。
【０００８】
判定部は、検出電流の時間変化を予め定められた値と比較して、還流電流が流れているかを判定してよい。
【０００９】
判定部は、主スイッチング素子に直列に接続される対向スイッチング素子が当該対向スイッチング素子をオフにするオフ指令信号によりオフ状態とされた場合に還流電流が主スイッチング素子に流れているか否かを判定してよい。
【００１０】
駆動制御部は、還流電流が流れていると判定されたことに応じて主スイッチング素子をオン状態とする速度を、オン指令信号が入力されたことに応じて主スイッチング素子をオン状態とする速度よりも早くしてよい。
【００１１】
駆動制御部は、主スイッチング素子のゲートに接続されるゲート抵抗を有し、還流電流が流れていると判定されたことに応じて主スイッチング素子をオン状態とする場合のゲート抵抗の抵抗値を、オン指令信号が入力されたことに応じて主スイッチング素子をオン状態とする場合のゲート抵抗の抵抗値よりも小さくしてよい。
【００１２】
駆動装置は、主スイッチング素子に直列に接続される対向スイッチング素子がオフ状態とされてから判定部により還流電流が流れていると判定された時点までの時間を記憶する記憶部を更に備えてよい。判定部は、時間が記憶された場合に、対向スイッチング素子がオフ状態とされてから時間が経過するタイミングで還流電流が流れていることを示す判定信号を出力してよい。
【００１３】
オン指令信号は、主スイッチング素子と、主スイッチング素子に直列に接続される対向スイッチング素子とがいずれもオフ状態となるデッドタイムを挟んで主スイッチング素子をオン状態とするよう設定されてよい。駆動制御部は、還流電流が流れていると判定されたことを条件として、主スイッチング素子をオンにするオン指令信号により主スイッチング素子がオン状態とされる時点以降まで、判定信号による主スイッチング素子のオン状態を維持してよい。
【００１４】
駆動装置は、還流電流が流れていることを示す判定信号が出力されたことを条件として予め定められた時間幅を有するパルス信号を出力するパルス出力部を備えてよい。駆動制御部は、パルス信号が出力されたことを条件として、主スイッチング素子をオン状態としてよい。
【００１５】
パルス信号の時間幅は、デッドタイムよりも長く、かつ、次回のオン指令信号により主スイッチング素子がオン状態に維持される時間幅よりも短くてよい。
【００１６】
本発明の第３の態様においては、スイッチング装置が提供される。スイッチング装置は、第１または第２の態様の駆動装置を備えてよい。スイッチング装置は、駆動装置によってゲートが駆動される主スイッチング素子を備えてよい。スイッチング装置は、主スイッチング素子に逆並列に接続された還流ダイオードを備えてよい。
【００１７】
主スイッチング素子は、ワイドバンドギャップ半導体素子であってよい。
還流ダイオードは、主スイッチング素子の寄生ダイオードであってよい。
【００１８】
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
【図面の簡単な説明】
【００１９】
【図１】第１の実施形態に係るスイッチング装置を示す。
【図２】スイッチング装置の動作モードを示す。
【図３】第１の実施形態のスイッチング装置の動作波形を示す。
【図４】第２の実施形態に係るスイッチング装置を示す。
【発明を実施するための形態】
【００２０】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。
【００２１】
［１．第１の実施形態］
図１は、本実施形態に係るスイッチング装置１００を示す。
【００２２】
スイッチング装置１００は、一例としてモータ駆動用または電力供給用に用いられる電力変換装置の１相分を示したものであり、正側電源線１０１および負側電源線１０２と、電源出力端子１０５との接続を切り換えることで電源出力端子１０５から変換した電圧を出力する。
【００２３】
ここで、正側電源線１０１および負側電源線１０２の間には例えば６００〜８００Ｖの直流電圧が印加され、負側電源線１０２はスイッチング装置１００の全体の基準電位（一例としてグランド電位）に接続される。また、電源出力端子１０５には誘導負荷１０６が接続される。スイッチング装置１００は、正側の主スイッチング素子１および負側の主スイッチング素子２と、主スイッチング素子１、２に逆並列に接続された還流ダイオード３、４と、正側の駆動装置５および負側の駆動装置６とを備える。
【００２４】
［１−１．主スイッチング素子］
主スイッチング素子１、２は、それぞれドレイン端子およびソース端子の間を電気的に接続または切断する。例えば、主スイッチング素子１、２は、後述の駆動装置５、６によってオン（接続とも称する）／オフ（切断とも称する）を切り換える。ここで、本実施形態では一例として、主スイッチング素子１、２は負側電源線１０２および正側電源線１０１の間に直列に順次接続され、電力変換装置における上アームおよび下アームを構成している。主スイッチング素子１、２の中点には電源出力端子１０５が接続される。
【００２５】
主スイッチング素子１、２は、シリコンを基材としたシリコン半導体素子である。これに代えて、主スイッチング素子１、２の少なくとも一方はワイドバンドギャップ半導体素子であってもよい。ワイドバンドギャップ半導体素子とは、シリコン半導体素子よりもバンドギャップが大きい半導体素子であり、例えばＳｉＣ、ＧａＮ、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯなどを含む半導体素子である。ワイドバンドギャップ半導体素子は、シリコン半導体素子よりもスイッチング速度を向上させることが可能である。なお、本実施例では主スイッチング素子１、２はＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であり、正側電源線１０１の側がカソードである寄生ダイオード（図示せず）を有してよい。
【００２６】
［１−２．還流ダイオード］
還流ダイオード３、４は、主スイッチング素子１、２に逆並列に接続される。還流ダイオード３、４は、ショットキーバリアダイオードでもよいし、ＭＯＳＦＥＴの寄生ダイオードでもよい。還流ダイオード３、４は、シリコン半導体素子でもよいし、ワイドバンドギャップ半導体素子でもよい。
【００２７】
［１−３．駆動装置］
駆動装置５、６は、外部から入力される入力信号に基づいて、対応する主スイッチング素子１、２のゲートを駆動する。ここで、入力信号は図示しない信号源から供給され、主スイッチング素子１、２に同期整流方式でスイッチングを行わせる。例えば、入力信号は、主スイッチング素子１、２の両方がオフ状態となるデッドタイム（上下アームのデッドタイムとも称する）を挟んで主スイッチング素子１、２を択一的に（一例として交互に）オン状態とするよう設定される。上下アームのデッドタイムは、入力信号が主スイッチング素子１、２をそれぞれオフ状態に維持するよう指示する期間（入力信号のデッドタイムとも称する）を設けることによって実現される。入力信号は、ＰＷＭ制御により主スイッチング素子１、２を制御して、電源出力端子１０５から概ね正弦波の交流電流を出力させてよい。入力信号は主スイッチング素子１と、主スイッチング素子２とに対して別々に入力されてよい。なお、本実施形態では一例として、入力信号はハイ（オン指令信号）の場合に主スイッチング素子２をオン状態にすることを指示し、ロー（オフ指令信号）の場合に主スイッチング素子２をオフ状態にすることを指示する。
【００２８】
正側の駆動装置５は主スイッチング素子１のゲートを駆動し、負側の駆動装置６は主スイッチング素子２のゲートを駆動する。ここで、主スイッチング素子１、２のうち、スイッチングする対象と直列に接続されている素子を対向スイッチング素子とも称する。例えば、負側の駆動装置６に関しては主スイッチング素子１が対向スイッチング素子である。なお、駆動装置５、６は同様の構成であるため、本実施形態では負側の駆動装置６について説明を行い、正側の駆動装置５については説明を省略する。
駆動装置６は、検出部６１と、判定部６３と、駆動制御部６５とを備える。
【００２９】
［１−３−１．検出部］
検出部６１は、主スイッチング素子２のドレイン端子およびソース端子の間の電圧を検出する。例えば、検出部６１は、ドレイン端子およびソース端子の間に直列に接続されて、ドレイン端子およびソース端子の間の電圧を分圧する抵抗６１１、６１２を有する。抵抗６１１、６１２の中点は判定部６３に接続されており、検出される電圧を判定部６３に供給する。
【００３０】
［１−３−２．判定部］
判定部６３は、検出部６１が検出した検出電圧に基づいて、ソース端子側からドレイン端子側へと還流電流が流れているかを示す判定信号を出力する。判定部６３は、予め定められた閾値電圧と検出電圧を比較して還流電流が流れているか否かを判定する。例えば、判定部６３は、検出電圧が閾値電圧未満になったことに応じて、還流電流が流れていると判定する。これにより、還流電流が流れていることが確実に検出される。閾値電圧は一例として０Ｖであり、この場合には、ドレイン端子の電位よりもソース端子の電位が高くなることに応じて還流電流が流れていると判定される。なお、本実施形態では、検出電圧は還流ダイオード４の順方向の電圧、つまりアノード側よりもカソード側の電位が高い場合の電圧（図中の白抜き矢印を参照）を正電圧とする。閾値電圧は０Ｖよりも小さい負の電圧でもよく、例えば還流ダイオード４の閾値電圧（一例として０．６Ｖ）よりも絶対値の大きい負の電圧（−０．８Ｖ）でもよい。
【００３１】
本実施形態では一例として、判定部６３は、判定を常時行う。また、判定部６３は、還流電流が流れていると判定された場合に継続してハイとなる判定信号を駆動制御部６５に供給する。
【００３２】
［１−３−３．駆動制御部］
駆動制御部６５は主スイッチング素子２を制御し、例えば還流電流が流れていることを示す判定信号が出力されたこと、および、主スイッチング素子２に対してオン指令信号が入力されたことのそれぞれを条件として、主スイッチング素子２をオン状態とする制御を行う。本実施形態では一例として、駆動制御部６５は、対向側の主スイッチング素子１がオフ状態とされた場合に判定信号がハイになったこと、および、主スイッチング素子２に対してオン指令信号が入力されたことのそれぞれを条件として、主スイッチング素子２をオン状態とする。駆動制御部６５は、第１スイッチング素子６５１、第２スイッチング素子６５２、ゲート抵抗６５４、ＩＦ（インターフェイス）回路６５０、パルス出力回路６５５、および、ＯＲ回路６５６を有する。
【００３３】
［１−３−３（１）．第１スイッチング素子、第２スイッチング素子］
第１スイッチング素子６５１および第２スイッチング素子６５２は、主スイッチング素子２のゲート端子にオン／オフを指示するゲート駆動信号（オン指令信号／オフ指令信号）を供給する。
【００３４】
例えば、第１スイッチング素子６５１は、負側電源線１０２の基準電位よりも高い第１電位（一例として２０Ｖ）と、主スイッチング素子２のゲート端子との間にゲート抵抗６５４と直列に接続される。これにより、第１スイッチング素子６５１がオンとなると、主スイッチング素子２のゲートを駆動するゲート駆動信号がハイとなり主スイッチング素子２がターンオンされる。本実施形態では一例として、第１スイッチング素子６５１は、ＮＰＮ型のバイポーラ型トランジスタであり、第１電位の側にコレクタ端子が接続され、主スイッチング素子２のゲート端子側にエミッタ端子が接続され、ＩＦ回路６５０の側（本実施形態では一例としてＯＲ回路６５６側）にベース端子が接続される。これにより、第１スイッチング素子６５１は、入力されるゲート駆動信号がハイとなることによりオン状態となる。
【００３５】
第２スイッチング素子６５２は、基準電位よりも低い第２電位（一例として−５Ｖ）と、主スイッチング素子２のゲート端子との間にゲート抵抗６５４と直列に接続される。これにより、第２スイッチング素子６５２がオンとなると、ゲート駆動信号がローとなり、主スイッチング素子２がターンオフされる。本実施形態では一例として、第２スイッチング素子６５２は、ＰＮＰ型のバイポーラ型トランジスタであり、第２電位の側にコレクタ端子が接続され、主スイッチング素子２のゲート端子側にエミッタ端子が接続され、ＩＦ回路６５０の側（本実施形態では一例としてＯＲ回路６５６側）にベース端子が接続される。これにより、第２スイッチング素子６５２は、入力されるゲート駆動信号がローとなることによりオン状態となる。
【００３６】
なお、第１スイッチング素子６５１、第２スイッチング素子６５２は、バイポーラ型トランジスタに限らず、ＭＯＳＦＥＴなど、他の構造の半導体素子でもよい。
【００３７】
［１−３−３（２）．ゲート抵抗］
ゲート抵抗６５４は、主スイッチング素子２のゲート端子に接続される。なお、本実施形態では一例として、ゲート抵抗６５４は第１スイッチング素子６５１および第２スイッチング素子６５２の中点と主スイッチング素子２のゲート端子との間に配置されているが、第１スイッチング素子６５１および第２スイッチング素子６５２のそれぞれのコレクタ端子側に配置されてもよい。
【００３８】
［１−３−３（３）．ＩＦ回路］
ＩＦ回路６５０は、駆動装置６の外部から入力信号を受信する。本実施形態では一例として、ＩＦ回路６５０は、ＯＲ回路６５６に入力信号を供給する。
【００３９】
［１−３−３（４）．パルス出力回路］
パルス出力回路６５５は、判定部６３により還流電流が流れていると判定されたことを条件としてハイとなるパルス信号を第１スイッチング素子６５１に供給する。本実施形態では一例として、パルス出力回路６５５は、判定信号がハイとなるエッジをトリガとしてパルス信号を出力してよい。パルス出力回路６５５は、ＯＲ回路６５６を介して第１スイッチング素子６５１のベース端子にパルス信号を供給する。
【００４０】
パルス出力回路６５５は、入力信号の立ち上がり（オン指令信号）、および立ち下り（オフ指令信号）をラッチすることで、主スイッチング素子１がオフ状態とされて開始する場合のデッドタイムと、主スイッチング素子２がオフ状態とされて開始する場合のデッドタイムとを区別してよく、主スイッチング素子１がオフ状態とされた場合のデッドタイムで判定信号がハイとなった場合にパルス信号を出力してよい。
【００４１】
［１−３−３（５）．ＯＲ回路］
ＯＲ回路６５６は、ＩＦ回路６５０およびパルス出力回路６５５に接続された入力端子と、第１スイッチング素子６５１および第２スイッチング素子６５２のそれぞれのベース端子に接続された出力端子とを有する。これにより、ＯＲ回路６５６は、主スイッチング素子２に対する入力信号と、パルス出力回路６５５からのパルス信号との論理和をとったゲート制御信号を第１スイッチング素子６５１、第２スイッチング素子６５２に供給し、主スイッチング素子２のゲート端子に対するゲート駆動信号を出力させる。その結果、入力信号によりオンが指示されたこと、および、還流電流が流れていると判定されたこと（本実施形態ではパルス信号が立ち上がっていること）の少なくとも一方を条件としてゲート制御信号、ひいてはゲート駆動信号がハイとなり、主スイッチング素子２がオン状態とされる。また、入力信号によりオフが指示され、かつ、還流電流が流れたことを示す判定信号が出力されていないこと（一例としてパルス信号が立ち下がっていること）を条件としてゲート制御信号、ひいてはゲート駆動信号がローとなり、主スイッチング素子２がオフ状態とされる。
【００４２】
以上のスイッチング装置１００によれば、主スイッチング素子２のドレイン端子およびソース端子の間の検出電圧に基づいて還流電流が流れているか否かを判定するので、ソース端子からドレイン端子への電流を検出して還流電流が流れているかを単純に判定する場合と異なり、主スイッチング素子２の寄生容量の放電電流の発生により還流電流が流れていると誤判定してしまうのを防ぐことができる。従って、還流電流が確実に流れている状態で主スイッチング素子２をオンすることができるため、主スイッチング素子１、２が同時にオン状態となって上下アームが短絡してしまうのを防止することができる。
また、還流電流が流れていると判定されたこと、および、オン指令信号が入力されたことのそれぞれを条件として主スイッチング素子２をオン状態とするので、オン指令信号の入力のみを条件として主スイッチング素子２をオン状態とする場合、つまり入力信号で設定されるデッドタイムの経過を待って主スイッチング素子２をオン状態とする場合と比較して、実際のデッドタイムを短縮することができる。従って、デッドタイム期間中の電圧降下による損失を低減することができる。また、還流電流が流れる時間を短縮し、還流ダイオードの劣化、破壊を防止することができる。
【００４３】
また、還流電流が流れていると判定されたことを条件としてハイとなるパルス信号が出力されたことを条件として主スイッチング素子２がオン状態とされるので、オン状態となった主スイッチング素子２がオン指令信号によりオン状態とされる前にオフ状態となってしまうのを防止することができる。
【００４４】
また、対向側の主スイッチング素子１が切断状態とされた場合に判定信号がハイになったことを条件として主スイッチング素子２をオン状態とするので、主スイッチング素子２がオフ状態とされた場合のデッドタイムにおいて判定信号がハイとなったことにより主スイッチング素子２が再オンされて上下アームが短絡してしまうのを防止することができる。
【００４５】
［１−４．動作モード］
図２は、本実施形態のスイッチング装置１００の動作モードを示す。図中、破線の矢印は電流の流れを示し、破線円は主スイッチング素子１、２のうちオン状態（接続状態）の素子を示す。スイッチング装置１００は、主スイッチング素子１、２のオンオフの状態、および、電流の向きによって８つの動作モード（１）〜（８）をとりうる。
【００４６】
動作モード（１）〜（４）は電源出力端子１０５からの出力電流が正の場合のモードであり、デッドタイムを挟んで主スイッチング素子１、２が交互にオンになる場合に、この順での移行を繰り返す。例えば、動作モード（１）では上アームの主スイッチング素子１がオンにされる結果、主スイッチング素子１を通って電源出力端子１０５に正の電流が流れる。動作モード（２）では主スイッチング素子１がオフにされて主スイッチング素子１、２がともにオフ状態であるデッドタイムとなり、誘導負荷１０６の自己誘導作用によって動作モード（１）からの電流変化が妨げられる結果、下アームの還流ダイオード４を通って電源出力端子１０５に正の電流が流れる。動作モード（３）では主スイッチング素子２がオンにされる結果、主スイッチング素子２および還流ダイオード４を通って電源出力端子１０５に正の電流が流れる。動作モード（４）では主スイッチング素子２がオフにされてデッドタイムとなり、動作モード（２）と同様に還流ダイオード４を通って電源出力端子１０５に正の電流が流れる。このように、動作モード（１）〜（４）では下アームが還流側となって、下アームの還流ダイオード４に還流電流が流れる。
【００４７】
同様に、動作モード（５）〜（８）は電源出力端子１０５からの出力電流が負の場合のモードであり、デッドタイムを挟んで主スイッチング素子１、２が交互にオンになる場合に、この順での移行を繰り返す。例えば、動作モード（５）では上アームの主スイッチング素子１がオンにされる結果、主スイッチング素子１および還流ダイオード３を通って電源出力端子１０５に負の電流が流れる。動作モード（６）では主スイッチング素子１がオフにされてデッドタイムとなり、誘導負荷１０６の自己誘導作用によって動作モード（５）からの電流変化が妨げられる結果、上アームの還流ダイオード３を通って電源出力端子１０５に負の電流が流れる。動作モード（７）では下アームの主スイッチング素子２がオンにされる結果、主スイッチング素子２を通って電源出力端子１０５に負の電流が流れる。動作モード（８）では主スイッチング素子２がオフにされてデッドタイムとなり、動作モード（６）と同様に還流ダイオード３を通って電源出力端子１０５に負の電流が流れる。このように、動作モード（５）〜（８）では上アームが還流側となって、上アームの還流ダイオード３に還流電流が流れる。
【００４８】
［１−５．動作波形］
図３は、本実施形態のスイッチング装置１００の動作波形を示す。この例では、上述の動作モード（１）〜（３）の移行時の動作波形を示す。つまり、対向側スイッチング素子である主スイッチング素子１に対して時点ｔ１でターンオフする入力信号（オフ指令信号）が供給された後、時点ｔ１〜ｔ５の期間での入力信号のデッドタイムを挟み、還流側である主スイッチング素子２に対して時点ｔ５でターンオンする入力信号（オン指令信号）が供給される。なお、動作モード（７）、（８）、（５）の移行時の動作波形も同様である。また、図中の横軸は時間を示し、縦軸は主スイッチング素子１、２の入力信号、ゲートソース間電圧Ｖｇｓ、ドレインソース間電圧Ｖｄｓ、ドレイン電流Ｉｄ、還流電流Ｉｆなどを示す。また、図中の「Ｅｄ」は正側電源線１０１および負側電源線１０２の間の直流電圧を示す。
【００４９】
まず、時点ｔ１において主スイッチング素子１に対する入力信号がハイ（オン指令）からロー（オフ指令）に切り替わると、ゲートソース間電圧Ｖｇｓ（１）が減少し、ターンオフ動作が開始する。続いて、ゲートソース間電圧Ｖｇｓ（１）がミラー電圧まで減少すると（時点ｔ２）、ゲートソース間電圧Ｖｇｓ（１）の変化がフラットとなり（いわゆるミラー期間）、主スイッチング素子１のドレインソース間電圧Ｖｄｓ（１）が増加し、ドレイン電流Ｉｄ（１）が減少する。一方、主スイッチング素子２ではドレインソース間電圧Ｖｄｓ（２）が低下し、還流ダイオード４を通る還流電流Ｉｆ（２）が増加する。
【００５０】
次に、時点ｔ３において主スイッチング素子２のドレインソース間電圧Ｖｄｓ（２）がゼロになると、主スイッチング素子１ではミラー期間が終了して、ドレイン電流Ｉｄ（１）が急激に減少する（時点ｔ４でゼロになる）。また、ドレインソース間電圧Ｖｄｓ（１）がピーク電圧Ｖｐまで増加した後、時点ｔ４において正側電源線１０１および負側電源線１０２の間の直流電圧Ｅｄとなり、ゲートソース間電圧Ｖｇｓ（１）がゲート閾値電圧Ｖｔｈを下回る。これにより、動作モードがモード（１）からモード（２）に移行する。
【００５１】
一方、主スイッチング素子２では、還流ダイオード４に流れる還流電流Ｉｆが大きくなって還流モードが開始し、主スイッチング素子２の両端に還流ダイオード４の順方向電圧が発生し、ドレインソース間電圧Ｖｄｓ（２）がさらに低下して負電圧（負極性）となる（図中の破線円参照）。これによりドレインソース間電圧Ｖｄｓ（２）が閾値電圧（一例として０Ｖ）未満である、つまり還流電流が流れていると判定部６３で判定されて判定信号がハイとなる。
【００５２】
判定信号がハイとなると、パルス出力回路６５５からＯＲ回路６５６に対し、ハイとなったパルス信号が供給される結果、主スイッチング素子２に対する入力信号の状態によらず、主スイッチング素子２に対するゲート制御信号がハイとなる。その結果、主スイッチング素子２のゲートソース間電圧Ｖｇｓ（２）が立ち上がり、時点ｔ６'でゲート閾値電圧Ｖｔｈを上回るため、動作モードがモード（２）からモード（３）に移行する（図中「還流電流が流れる場合の波形」参照）。これに対し、時点ｔ５で入力信号がハイとなることに応じてゲートソース間電圧Ｖｇｓ（２）が立ち上がる場合には、時点ｔ５、ｔ６'よりも後の時点ｔ６でゲートソース間電圧Ｖｇｓ（２）がゲート閾値電圧を上回って動作モードがモード（２）からモード（３）に移行することとなる（図中「元の波形」参照）。従って、本実施形態によれば、入力信号に応じた上下アームのデッドタイムよりも実際の上下アームのデッドタイムが短くなる。ここで、パルス信号の時間幅は予め定められた固定長でよく、デッドタイムよりも長いパルス幅を有してよい。これにより、還流電流が流れることに起因する主スイッチング素子２のオン状態は、入力信号により主スイッチング素子２がオン状態とされる時点、例えば時点ｔ６以降まで維持される。また、パルス信号の時間幅は、次回のオン指令信号により主スイッチング素子２がオン状態に維持される時間幅よりも短くてよい。これにより、入力信号がロー（オフ指令信号）になった後に主スイッチング素子２がオン状態に維持されてしまうのが防止される。
【００５３】
以上の動作によれば、還流電流が流れていると判定された場合に判定信号ハイとなってパルス信号が出力され、パルス信号を条件として主スイッチング素子２がオン状態とされるので、還流電流が流れ続ける場合であっても、パルス信号の立下りによって主スイッチング素子２がオフ状態とされ得る。従って、還流電流が流れ続ける場合に、オフされた主スイッチング素子２がすぐに再オンされて上下アームが短絡してしまうのを防止することができる。
【００５４】
また、主スイッチング素子２は入力信号により主スイッチング素子２がオン状態とされる時点ｔ６以降までオン状態に維持されるので、還流電流が流れたことにより主スイッチング素子２がオンされた後、時点ｔ６までの間に主スイッチング素子２がオフ状態に戻ってしまうのを防ぐことができる。
【００５５】
［２．第２の実施形態］
図４は、本実施形態に係るスイッチング装置２００を示す。スイッチング装置２００の駆動制御部６５Ａは、第３スイッチング素子６５３と、ゲート抵抗６５４１〜６５４３を有する。
【００５６】
第３スイッチング素子６５３は、第１電位（一例として２０Ｖ）と、主スイッチング素子２のゲート端子との間に第１スイッチング素子６５１と並列に接続される。これにより、第３スイッチング素子６５３がオンとなると、ゲート駆動信号がハイとなり主スイッチング素子２がターンオンされる。本実施形態では一例として、第３スイッチング素子６５３は、ＮＰＮ型のバイポーラ型トランジスタであり、第１電位の側にコレクタ端子が接続され、主スイッチング素子２のゲート端子側にエミッタ端子が接続され、パルス出力回路６５５の側にベース端子が接続される。これにより、第３スイッチング素子６５３は、還流電流が流れていると判定されたことを条件としてゲート駆動信号をハイにして主スイッチング素子２をオン状態とする。なお、第３スイッチング素子６５３は、バイポーラ型トランジスタに限らず、ＭＯＳＦＥＴなど、他の構造の半導体素子でもよい。
【００５７】
ゲート抵抗６５４２は、第２電位と、主スイッチング素子２のゲート端子との間に第２スイッチング素子６５２と直列に接続される。なお、本実施形態では一例として、ゲート抵抗６５４２は第２スイッチング素子６５２のコレクタ端子側に配置されているが、エミッタ端子側に配置されてもよい。
【００５８】
ゲート抵抗６５４１は、第１電位と、主スイッチング素子２のゲート端子との間に第１スイッチング素子６５１と直列に接続される。なお、本実施形態では一例として、ゲート抵抗６５４１は第１スイッチング素子６５１のコレクタ端子側に配置されているが、エミッタ端子側に配置されてもよい。
【００５９】
ゲート抵抗６５４３は、第１電位と、主スイッチング素子２のゲート端子との間に第３スイッチング素子６５３と直列に接続される。なお、本実施形態では一例として、ゲート抵抗６５４３は第３スイッチング素子６５３のコレクタ端子側に配置されているが、エミッタ端子側に配置されてもよい。
【００６０】
ここで、ゲート抵抗６５４１、６５４３は、入力信号がハイ（オン指令信号）になる場合と、パルス信号がハイになる場合とで選択的に用いられる。本実施形態では一例として、入力信号がハイになる場合には、第１スイッチング素子６５１がオンになることでゲート抵抗６５４１が用いられ、パルス信号がハイになる場合には第１スイッチング素子６５１および第３スイッチング素子６５３がオンになることでゲート抵抗６５４１およびゲート抵抗６５４３が合成して用いられる。ゲート抵抗６５４１の抵抗値Ｒ１とゲート抵抗６５４３の抵抗値Ｒ３との合成抵抗値Ｒは、次の（１）式で表されるように、入力信号がハイとなることに応じて主スイッチング素子２をオン状態とする場合のゲート抵抗６５４１の抵抗値Ｒ１よりも小さい値に設定される。
Ｒ＝１／（１／Ｒ１＋１／Ｒ３）＜Ｒ１    （１）
【００６１】
これにより、還流電流が流れていると判定されたことに応じて主スイッチング素子２をオン状態とする場合の抵抗値Ｒは、オン指令信号が入力されたことに応じて主スイッチング素子２をオン状態とする場合の抵抗値Ｒ１よりも小さくなる。そのため、パルス信号がハイとなって主スイッチング素子２をオン状態とする速度は、入力信号がハイとなって主スイッチング素子２をオン状態とする速度よりも早くなる。
【００６２】
以上のスイッチング装置２００によれば、還流電流が流れていると判定されたことにより主スイッチング素子２をオン状態とする速度を、入力信号により主スイッチング素子２をオン状態とする速度よりも早くするので、上下アームのデッドタイムをいっそう短くすることができる。
【００６３】
なお、上記の第２の実施形態においては、入力信号がハイの場合にゲート抵抗６５４１が単独で用いられ、パルス信号がハイの場合にゲート抵抗６５４１、６５４３が合成して用いられることとして説明したが、パルス信号がハイの場合にゲート抵抗６５４３が単独で用いられることとしてもよい。この場合には、ゲート抵抗６５４３の抵抗値はゲート抵抗６５４１の抵抗値よりも小さく設定される。また、駆動制御部６５Ａは、複数のゲート抵抗６５４１、６５４３を選択的に用いて抵抗値を切り換えることに代えて、可変抵抗をゲート抵抗として用いて抵抗値を変化させてもよい。また、駆動制御部６５Ａは、ゲート抵抗の抵抗値を変化させて主スイッチング素子２のスイッチング速度を早くすることに代えて、第１電位を高くすることでスイッチング速度を速くしてもよい。
【００６４】
また、上記第１および第２の実施形態においては、駆動制御部６５、６５Ａは還流電流が流れていると判定されたことを条件として主スイッチング素子２をオン状態にすることとして説明したが、還流電流が流れており、かつ、主スイッチング素子１がオフ状態であることを条件として主スイッチング素子２をオン状態にしてもよい。この場合には、上下アームの短絡をより確実に防止することができる。
【００６５】
また、検出部６１はドレイン端子およびソース端子の間の電圧を検出することとして説明したが、ソース端子側からドレイン端子側に向かって流れる電流を検出してもよい。検出部６１はカレントトランスであってもよいし、スイッチング素子２に一体的に設けられた電流センスでもよい。検出部６１がソース端子側からドレイン端子側に向かって流れる電流を検出する場合には、判定部６３は、還流電流が流れているかを、検出部６１による検出電流に基づいて判定してよい。例えば、判定部６３は、予め定められた閾値電流と検出電流を比較して、還流電流が流れているかを判定してもよいし、予め定められた閾値変化率と、検出電流の時間変化率を比較して、還流電流が流れているかを判定してもよい。閾値電流は、例えば、主スイッチング素子２がターンオンされてドレインソース間電圧Ｖｄｓ（２）がゼロになる時点（図３の時点ｔ３参照）で還流ダイオード４を流れる電流でもよいし、これより絶対値が大きい電流でもよい。閾値電流は、主スイッチング素子２の寄生容量の放電電流の最大値より大きい電流でもよい。また、閾値変化率は、例えば、主スイッチング素子２がターンオンされてドレインソース間電圧Ｖｄｓ（２）がゼロになる時点（図３の時点ｔ３参照）で還流ダイオード４を流れる電流の変化率でもよいし、これより大きい変化率でもよい。これらの場合にも、還流電流が流れているかを単純に判定する場合と異なり、主スイッチング素子２の寄生容量の放電電流の発生により還流電流が流れていると誤判定してしまうのを防ぎ、上下アームが短絡してしまうのを防止することができる。
【００６６】
また、判定部６３は検出部６１による検出電圧または検出電流に基づいて、還流電流が流れているかを示す判定信号を出力することとして説明したが、主スイッチング素子２をターンオンする各回の制御のうち、一部のターンオンの制御においては、検出電圧および検出電流を用いずに判定信号を出力してもよい。例えば、駆動装置６には、対向スイッチング素子１がオフ状態とされてから（一例として対向スイッチング素子１にオフ指令信号が入力された時点から）判定部６３により還流電流が流れていると判定された時点までの経過時間を記憶する記憶部（図示せず）が更に備えられてもよく、判定部６３は、経過時間が記憶された場合には、対向スイッチング素子１がオフ状態とされてから経過時間が経過するタイミングで、還流電流が流れていることを示す判定信号を出力してもよい。これにより、スイッチング周期が短い場合にも、実際のデッドタイムを短縮することができる。一例として、判定部６３は、記憶部に経過時間が記憶された後の各回のターンオン制御において、当該経過時間を用いて判定信号を出力してよい。また、判定部６３は、経過時間を用いて判定信号を出力するのと並行して、検出電圧または検出電流に基づいて還流電流の有無を判定し、記憶部に記憶される経過時間を逐次更新してもよい。これに代えて、判定部６３は、複数回のターンオン制御ごと、または、基準時間の経過ごとに、記憶された経過時間を用いずに、検出電圧または検出電流に基づいて判定信号を出力し、記憶部に記憶される経過時間を更新してもよい。
【００６７】
また、駆動制御部６５、６５ＡはＯＲ回路６５６およびパルス出力回路６５５を具備せずに入力信号と、判定信号とのそれぞれによって独立に主スイッチング素子２をオン状態にしてもよい。このような構成によれば、オフされた主スイッチング素子２が再オンされて上下アームが短絡してしまうのを防止することができる。
【００６８】
また、判定部６３は判定を常時行うこととして説明したが、入力信号により主スイッチング素子１がオフ状態とされた場合のデッドタイムで行ってもよい。この場合には、判定部６３は、入力信号の立ち上がり、および立ち下りをラッチすることで、主スイッチング素子１、２がオフ状態とされて開始する場合のデッドタイムを区別してよい。
【００６９】
また、パルス出力回路６５５は固定長のパルス幅のパルス信号を出力することとして説明したが、可変長のパルス幅のパルス信号を出力してもよい。例えば、パルス出力回路６５５は、判定部６３により還流電流が流れていると判定されてから、主スイッチング素子２にオン指令信号が入力される任意の時点まで継続してハイとなるパルス信号を出力してよい。これにより、還流電流が流れたことにより主スイッチング素子２がオンされた後、オン指令信号が入力されるまでの間に主スイッチング素子２がオフ状態に戻ってしまうのを確実に防ぐことができる。
【００７０】
また、スイッチング装置１００、２００は正側の主スイッチング素子１および駆動装置５の組と、負側の主スイッチング素子２および駆動装置６の組とを備えることとして説明したが、何れか一方の組のみを備えることとしてもよい。
【００７１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７２】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００７３】
１  主スイッチング素子、２  主スイッチング素子、３  還流ダイオード、４  還流ダイオード、５  駆動装置、６  駆動装置、６１  検出部、６３  判定部、６５  駆動制御部、１００  スイッチング装置、１０１  正側電源線、１０２  負側電源線、１０５  電源出力端子、１０６  誘導負荷、２００  スイッチング装置、６１１  抵抗、６１２  抵抗、６５０  ＩＦ回路、６５１  第１スイッチング素子、６５２  第２スイッチング素子、６５３  第３スイッチング素子、６５４  ゲート抵抗、６５５  パルス出力回路、６５６  ＯＲ回路、６５４１  ゲート抵抗、６５４２  ゲート抵抗、６５４３  ゲート抵抗
【図１】
2020018101.tif 000003
【図２】
2020018101.tif 000004
【図３】
2020018101.tif 000005
【図４】
2020018101.tif 000006
【手続補正書】
【提出日】平成30年11月7日(2018.11.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ダイオードが逆並列接続されている主スイッチング素子をオンオフ駆動する駆動装置であって、
ドレイン端子およびソース端子の間の電圧を検出する検出部と、
前記検出部が検出した検出電圧に基づいて、前記ソース端子側から前記ドレイン端子側へと還流電流が流れているかを示す判定信号を出力する判定部と、
前記主スイッチング素子をオンにするオン指令信号が入力されたことを条件として前記主スイッチング素子をオン状態とし、かつ、前記還流電流が流れていることを示す前記判定信号が出力されたことを条件として前記主スイッチング素子をオン状態とする制御を行う駆動制御部と
を備える駆動装置。
【請求項２】
前記判定部は、前記検出電圧を予め定められた閾値電圧と比較して、前記還流電流が流れているかを判定する、請求項１に記載の駆動装置。
【請求項３】
前記閾値電圧は０Ｖである、請求項２に記載の駆動装置。
【請求項４】
ダイオードが逆並列接続されている主スイッチング素子をオンオフ駆動する駆動装置であって、
前記主スイッチング素子のソース端子側からドレイン端子側に向かって流れる電流を検出する検出部と、
前記検出部が検出した検出電流に基づいて、前記ソース端子側から前記ドレイン端子側へと還流電流が流れているかを示す判定信号を出力する判定部と、
前記主スイッチング素子をオンにするオン指令信号が入力されたことを条件として前記主スイッチング素子をオン状態とし、かつ、前記還流電流が流れていることを示す前記判定信号が出力されたことを条件として前記主スイッチング素子をオン状態とする制御を行う駆動制御部と
を備える駆動装置。
【請求項５】
前記判定部は、前記検出電流を予め定められた閾値電流と比較して、前記還流電流が流れているかを判定する請求項４に記載の駆動装置。
【請求項６】
前記判定部は、前記検出電流の時間変化を予め定められた値と比較して、前記還流電流が流れているかを判定する請求項５に記載の駆動装置。
【請求項７】
前記判定部は、前記主スイッチング素子に直列に接続される対向スイッチング素子が当該対向スイッチング素子をオフにするオフ指令信号によりオフ状態とされた場合に前記還流電流が前記主スイッチング素子に流れているか否かを判定する、請求項１から６のいずれか一項に記載の駆動装置。
【請求項８】
前記駆動制御部は、前記還流電流が流れていると判定されたことに応じて前記主スイッチング素子をオン状態とする速度を、前記オン指令信号が入力されたことに応じて前記主スイッチング素子をオン状態とする速度よりも早くする、請求項１から７のいずれか一項に記載の駆動装置。
【請求項９】
前記駆動制御部は、前記主スイッチング素子のゲートに接続されるゲート抵抗を有し、前記還流電流が流れていると判定されたことに応じて前記主スイッチング素子をオン状態とする場合の前記ゲート抵抗の抵抗値を、前記オン指令信号が入力されたことに応じて前記主スイッチング素子をオン状態とする場合の前記ゲート抵抗の抵抗値よりも小さくする、請求項８に記載の駆動装置。
【請求項１０】
前記主スイッチング素子に直列に接続される対向スイッチング素子がオフ状態とされてから前記判定部により前記還流電流が流れていると判定された時点までの時間を記憶する記憶部を更に備え、
前記判定部は、前記時間が記憶された場合に、前記対向スイッチング素子がオフ状態とされてから前記時間が経過するタイミングで前記還流電流が流れていることを示す前記判定信号を出力する請求項１から９のいずれか一項に記載の駆動装置。
【請求項１１】
前記オン指令信号は、前記主スイッチング素子と、前記主スイッチング素子に直列に接続される対向スイッチング素子とがいずれもオフ状態となるデッドタイムを挟んで前記主スイッチング素子をオン状態とするよう設定され、
前記駆動制御部は、前記還流電流が流れていると判定されたことを条件として、前記主スイッチング素子をオンにするオン指令信号により前記主スイッチング素子がオン状態とされる時点以降まで、前記判定信号による前記主スイッチング素子のオン状態を維持する、請求項１から１０のいずれか一項に記載の駆動装置。
【請求項１２】
前記還流電流が流れていることを示す前記判定信号が出力されたことを条件として予め定められた時間幅を有するパルス信号を出力するパルス出力部を備え、前記駆動制御部は、前記パルス信号が出力されたことを条件として、前記主スイッチング素子をオン状態とする、請求項１１に記載の駆動装置。
【請求項１３】
前記パルス信号の時間幅は、前記デッドタイムよりも長く、かつ、次回の前記オン指令信号により前記主スイッチング素子がオン状態に維持される時間幅よりも短い、請求項１２に記載の駆動装置。
【請求項１４】
請求項１から１３のいずれか一項に記載の駆動装置と、
前記駆動装置によってゲートが駆動される前記主スイッチング素子と、
前記主スイッチング素子に逆並列に接続された還流ダイオードと、
を備えるスイッチング装置。
【請求項１５】
前記主スイッチング素子は、ワイドバンドギャップ半導体素子である請求項１４に記載のスイッチング装置。
【請求項１６】
前記還流ダイオードは、前記主スイッチング素子の寄生ダイオードである請求項１４または１５に記載のスイッチング装置。