(57)【要約】【課題】検出される電源への電圧の不在検出器の接続を検出するためのシステム及び方法を提供する。【解決手段】検出される電源への電圧の不在検出器の接続を検出するためのシステム及び方法は、第１の端子に接続された第１の端子ケーブル及びこれもまた第１の端子に接続された第２の端子ケーブルを有する。ＲＦ信号は、第１の端子上に配置され、その後、その存在は、第２の信号ケーブル上で検出される。この方法及びシステムはまた、三相システムの各相に配置することができる。【選択図】図２ａ
2020177023.tif 000002
【特許請求の範囲】
【請求項１】
電圧の不在検出器のための接続システムであって、
第１の端子に接続された第１の端子ケーブルと、
前記第１の端子に接続された第２の端子ケーブルと、
前記第１の端子ケーブルに接続されたＲＦ信号発生器と、
前記第２の端子ケーブルに接続されたＲＦ信号検出器と、
を備える、接続システム。
【請求項２】
第２の端子に接続された第３の端子ケーブルと、
前記第２の端子に接続された第４の端子ケーブルと、
前記ＲＦ信号発生器に接続されたデマルチプレクサと、
前記ＲＦ信号検出器に接続されたマルチプレクサと、
をさらに備える、請求項１に記載の接続システム。
【請求項３】
前記マルチプレクサ及び前記デマルチプレクサを使用して試験手順を実行するための論理シーケンサをさらに備える、請求項２に記載の接続システム。
【請求項４】
電圧の不在検出器の接続を検出する方法であって、
第１の端子に接続された第１の端子ケーブルを提供することと、
前記第１の端子ケーブルに接続された第２の端子ケーブルを提供することと、
前記第１の端子ケーブルにＲＦ信号を生成することと、
前記第２の端子ケーブルの前記ＲＦ信号を検出することと、
を備える、方法。
【請求項５】
第２の端子に接続された第３の端子ケーブルを提供することと、
前記第２の端子に接続された第４の端子ケーブルを提供することと、
前記第１及び前記第３の端子ケーブルに一連の信号の配置を実行し、前記第２及び前記第４の端子ケーブル上の信号を試験することと、
をさらに備える、請求項４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１９年４月２２日出願の米国仮特許出願第６２／８３６，９３１号の優先権を主張するものであり、その主題は、その全体が参照により本明細書に援用される。
【背景技術】
【０００２】
本発明は、機器が、機器に直接アクセスすることなく、電気的に安全な状態であるか否かを示す常設電圧テスタを用いて電気機器における電圧の有無の信頼できる表示及び検証を提供する新規のシステム及び方法を記載する。電気機器にアクセスする前に、電圧の不在の信頼できる検証を達成することは、いくつかの方法で大きく安全性を高める。これにより、その装置と接する作業者が、装置が実際は電力供給されている場合に、不注意に対象としない回路の一部と接触する、または、導体を短絡することを防ぐ。また、作業者と通電している可能性のある導体の部分ならびにアークフラッシュが発生した場合に生じる可能性のあるあらゆる結果との間の距離を離す。
【発明の概要】
【課題を解決するための手段】
【０００３】
検出される電源への電圧の不在検出器の接続を検出するためのシステム及び方法は、第１の端子に接続された第１の端子ケーブル及びこれもまた第１の端子に接続された第２の端子ケーブルを有する。ＲＦ信号は、第１の端子上に配置され、その後、その存在は、第２の信号ケーブル上で検出される。この方法及びシステムはまた、三相システムの各相に配置することができる。
【図面の簡単な説明】
【０００４】
【図１】電圧の不在検出器の全体的なブロックシステム図を示す。
【図２ａ】電圧の存在または不在を決定する際に図１の電圧の不在検出器によって使用されるステップを示す流れ図である。
【図２ｂ】電圧の存在または不在を決定する際に図１の電圧の不在検出器によって使用されるステップを示す流れ図である。
【図３】図１の電圧の不在検出器のシステムアーキテクチャを示す。
【図４】図１の電圧の不在検出器の電源のブロック図を示す。
【図５】図１の電圧の不在検出器の電力管理及びシステムユニットのブロック図を示す。
【図６】図１の電圧の不在検出器の電圧ユニットの存在のブロック図を示す。
【図７】電圧ユニットコントローラの存在によって生成されたパルス波変調信号を示す。
【図８】図１の電圧の不在検出器のネットワークインタフェースブロック図を示す。
【図９】共通モードの電圧の不在検出器ユニットの概略図である。
【図１０】差動モードの電圧の不在検出器ユニットの概略図である。
【図１１】「テスタを試験する」手順の流れ図である。
【図１２】共通モードの電圧の不在検出器ユニットに接続された「テスタを試験する」ユニットを示す。
【図１３】差動モードの「テスタを試験する」ユニットに接続された「テスタを試験する」ユニットを示す。
【図１４】電圧の不在検出器ユニットによる自己診断手順及び期待された確認応答の予め定義される試験の順序を示す。
【図１５】図１の電圧の不在検出器の冗長チャネルを示すブロック図である。
【図１６】図１の電圧の不在検出器の接続システムアーキテクチャを示す。
【図１７】図１６の接続システムアーキテクチャの試験シーケンサを示す。
【図１８】接続システムの試験の期待されるテスト配列及び結果を示す図である。
【図１９】システム診断コントローラのブロック図である。
【図２０】信号評価判定回路のブロック図である。
【発明を実施するための形態】
【０００５】
図１は、システム全体のブロック図を示す。システムは、電圧の不在検出器、電圧の存在検出器、電圧インジケータモジュール、及びネットワークモジュール４００を有する。システムは、電力線の電圧を測定する電圧存在検出技術を実装し、既存の電圧インジケータ技術を活用して、単相または多相電力線ＡＣ／ＤＣシステムにおける電圧の存在を示す。電力線電圧が約４０Ｖである場合、システムは、機器／パネルの安全かつ絶縁側に装着されたインジケータモジュールを介して電圧の存在を示すであろう。典型的には、１つ以上の赤色ＬＥＤは、電力線（単相または多相）の数及びアプリケーション（ＡＣ／ＤＣ）に応じて点灯する。インジケータモジュールは危険な電圧が存在することを警告する働きをする。危険な電圧の存在が検出されず、インジケータが点灯していない場合、電圧不在の検証プロセスは、インジケータモジュール内のボタンによって開始されて、電圧が存在しないことを判定及び証明することができる。
【０００６】
電圧の不在検出回路は、電圧の存在監視回路で使用される一次電源から完全に独立している二次電源（電池）を必要とする。また、設置された電圧検出装置と監視された機器との間の接続、及び一次側のＡ．Ｖ．に基づいた設置不良によらない電圧の不在の表示を検証することによって、電圧の不在の致命的な誤表示を防止するために非常に重要な手順を実行することも必要とする。電圧の不在は、一次電圧の直接測定を使用する検出方式を通じてその後検証され、電圧レベルは所定の消勢レベルを下回っている（すなわち、±３Ｖ）。図２ａ及び２ｂは、詳細な電圧の不在の検証手順を示す。
【０００７】
その手順はまた、一連の自己診断を使用して、電圧検出装置が完全に機能し、実際に期待されるように動作していること、及びそれがいずれの試験条件の元でも誤った結果のきっかけとなり得る内部故障を持たないことを検証する。安全状態を検証するために使用される電圧の不在の検出結果での信頼度を高めるために、冗長な回路は、電圧の不在検出器及びテスタ自己診断回路の両方に使用されていた。このプロセスの両方の冗長チャネルで各ステップの基準が満たされる場合、電圧の不在が検証され、機器が安全な状態で監視されていると結論付けることができる。
【０００８】
図３は、電圧の存在及び不在検出器のシステムアーキテクチャを示す。システムは、主に以下のサブシステム及びモジュールから構成される。
Ａ．超広帯域入力範囲絶縁電源
Ｂ．システム電源管理及び分配
Ｃ．電圧の存在検出器
Ｄ．ネットワークインタフェース
Ｅ．電圧の不在検出器Ｉ
Ｆ．システム自己診断回路Ｉ
Ｇ．電圧の不在検出器ＩＩ
Ｈ．システム自己診断回路ＩＩ
Ｉ．接続検出器
Ｊ．システム診断コントローラ
Ｋ．信号評価及び判定回路
Ｌ．インジケータモジュール
【０００９】
以下のセクションでは、上記のサブシステムそれぞれの詳細な説明を行う。
【００１０】
超広帯域入力範囲絶縁電源
図４は、絶縁電源（ＩＰＳ）のブロック図を示す。ＩＰＳ５００は、交流電源システム及び直流電源システムの両方における電力線から電圧存在表示回路に電源投入するため利用される。支持される電圧範囲は、０〜１ＫＶ  ＡＣ／ＤＣである。ＩＰＳは、単一故障状態（例えば、入力が短絡されている）の下で最大入力電圧の１１０％で、１５Ｗの入力電力を制限して、ＵＬ１４３６で定義された機能安全要件を満たす制限インピーダンス抵抗器ネットワークと過渡保護５１０を実装する。抵抗ネットワークは、５００Ｖ／２Ｗの定格を有する一連の８つの金属皮膜高圧抵抗器で構成される。式１及び２は、単一の故障状態及び最大入力電圧の１１０％の下での総インピーダンス及び消費電力を定義する。
【００１１】
図４電圧存在回路電源ブロック図 
【００１２】
【数１】
2020177023.tif 000003
【００１３】
過渡保護は雷、誘導性負荷スイッチング、静電放電（ＥＳＤ）、電気的高速トランジェント（ＥＦＴ）からの保護を可能にするために、ＩＰＳに実装されていた。電圧整流器は、ＡＣ電源システム及びＤＣ電源システムの両方を支持し、ＤＣ電源システムの場合、逆極性保護を提供するために実装されていた。入力電圧は、超広帯域（すなわち、０〜１０００Ｖ）なので、過電圧保護を備える低損失電圧低減回路が実装されて、電力線の電圧が制限を超える場合、この段階の出力電圧を５８Ｖに制限した。電圧低減回路は、主に２つの高電圧電源ＭＯＳＦＥＴトランジスタ、２つの過渡電圧抑制器（ＴＶＳ）、及び高電圧抵抗列で構成される。構成部品の故障の場合、保護の別の層が、この段階の出力で電圧が６０Ｖを超えるのを防ぐため組み込まれていた。電磁干渉（ＥＭＩ）Ｐｉのバランスフィルタを使用して、後段でＤＣ−ＤＣ同期降圧コンバータによって生成された周波数高調波によって誘発される差動モードＥＭＩスイッチングノイズの影響を最小限にした。降圧コンバータは、ＤＣ−ＤＣ降圧コンバータの前の８２ＫΩに制限するインピーダンスネットワーク及びその他の制限回路網によりコンバータ入力でのエネルギーが非常に制限されている場合、電源回路が非常に低い入力電圧（典型的には５０Ｖ）で動作することを可能にする超低ＩＱ及びパルス周波数変調（ＰＦＭ）方式を特徴とする。ＰＦＭモードでは、最適な軽負荷効率が可能である。低電圧ロックアウト（ＵＶＬＯ）を起動に、ＤＣ−ＤＣ内部スイッチング回路を停止に１１Ｖ及び９Ｖでそれぞれ設定した。これにより、出力コンデンサを充電し、３０Ｖ程度の低い低入力電圧条件で電圧表示ＬＥＤを点灯できる。ＤＣ−ＤＣコンバータ出力の電圧を３．８Ｖに調整し、ＩＰＳの絶縁バリアのための発振周波数を生成する周波数シンセサイザを充電するため使用する。周波数シンセサイザは、デュアル出力の、制御された出力インピーダンスを有する対称相互結合正弦波発振器である。シンセサイザは、一次回路と二次回路の間の８ＫＶの強制絶縁で差動容量結合を形成する定格７６０ＶＡＣ／１５００ＶＤＣのＸ１Ｙ１コンデンサで構成される絶縁バリアに１８０°位相される１ＭＨｚまでの差動正弦波形を生成する。コンデンサ出力での差動出力電圧は、フルブリッジを形成する超低順方向電圧ダイオードを用いて整流される。ダイオードブリッジの出力は、システム電源管理及び分配ユニットによって管理される（図３のブロックＢを参照）。
【００１４】
システム電源管理及び分配
システム電源管理及び分配ユニット（ＰＭＤＵ）は、各サブシステムで使用される様々な電源電圧を変換、絶縁、及び調整する。それはまた、電圧の存在検出器（ＰＶＤ）回路に供給するため使用されるＩＰＳと絶縁された補助電源（ＡＵＸ）との間の優先順位ならびに電圧の不在検出器（ＡＶＤ）回路に供給するため使用される二次電源（ＢＡＴ）と絶縁されたＡＵＸとの間の優先順位を制御する。図５は、ＰＭＤＵのブロック図を示す。
【００１５】
ＡＵＸは、バックアップ電源の一種であり、ネットワークインタフェースを通じてシステムに供給することができる。システムは、同じツイストペア上に組み込まれた電源、ＲＳ４８５上の電源を有する絶縁されたＲＳ−４８５インタフェース上の外部モジュールと通信するように設計されていた。そのインタフェースは、同じＲＳ４８５インタフェースコネクタに接続された１２〜２４ＤＣ外部電源アダプタをサポートする。ＲＳ４８５インタフェースは、絶縁電源に差動容量結合を使用して、電源及び絶縁データを差動ＬＣフィルタに渡すのに加えて、データを渡す。その後電源は整流されて、通常１２Ｖまたは２４ＶＤＣのＲＳ４８５バス上に分散された電圧を５ＶＤＣ出力に変換するＤＣ−ＤＣ降圧コンバータに送り届けられる前にＲＳ４８５バスでの逆極性からシステムを保護するために整流される。ＡＵＸ電圧絶縁回路は、５ＫＶｒｍｓ強化絶縁を有する絶縁変圧器に加えて１６０ＫＨｚ低ノイズ、プッシュプル変圧器ドライバを使用する。変圧器の出力は、５Ｖ絶縁ＡＵＸである。
【００１６】
５Ｖ絶縁ＡＵＸは、２つの独立した自動切換え電源マルチプレクサに分散される。第１の電源ＭＵＸは、ＩＰＳとＩＰＳを越えるＡＵＸへの優先を備える絶縁ＡＵＸとの間で切り替わる。スイッチの出力は、ＤＣ−ＤＣ降圧コンバータに入り、ＰＶＤ回路を充電する±１Ｖ６を生成する。第２の電源ＭＵＸは、ＢＡＴとＡＵＸを越えるＢＡＴへの優先を備える絶縁ＡＵＸとの間で切り替わる。スイッチの出力は、ＤＣ−ＤＣ昇降圧コンバータに入り、ＡＶＤ回路を充電する±３Ｖ３を生成する。
【００１７】
電圧の存在検出器
ＰＶＤ回路ブロック図を図６に示す。それは、一次線電圧と電圧検出回路との間で抵抗絶縁（高インピーダンス）技術を実行する。それぞれ７５０ＫΩの一連の６つの抵抗器を使用して、単一抵抗器の物理的サイズを低減し、電力消費を分散し、１つの抵抗が短絡不良を起こすような単一の故障状態を埋め合わせた。抵抗器の連鎖は、オームの法則を使用し、分圧器の出力で最大検出電圧が安全かつセンシング回路部品の動作範囲内であるような１％の公差を有する比が１０００：１．５に設定された分圧器を形成する。ダイナミックレンジは、以下の境界によって定義される。
−１０００Ｖの最大線電圧のための、分圧器の出力は、１．５Ｖである。
−１Ｖの最小線電圧のための、分圧器の出力は、１．５ｍＶである。
【００１８】
超低静電容量、低クランプ電圧ＥＳＤ保護ダイオードはまた、分圧器の出力に組み込まれて、ＥＳＤ（ＩＥＣ６１０００−４−２）、ＥＦＴ（ＩＥＣ６１０００−４−４）、及びサージ（ＩＥＣ６１０００−４−５）からの保護の別の層を提供した。保護された出力は、分圧器メガオームインピーダンスとアナログデジタル変換器（ＡＤＣ）の入力インピーダンスとの間で信号調整器／アイソレータとして使用されるナノ電力、レールツーレール入出力オペアンプに接続する。ローパスフィルタは、オペアンプの後に使用され、ＰＶＤ超低電力コントローラ上１２ビットＡＤＣ入力に接続する。１２ビットＡＤＣは、一次側からの入力電圧で１６３ｍＶ測定精度用に十分である２４４μＶの解像度を提供する。
【００１９】
一般的に、ただ１つのインジケータモジュールが、各電圧検出用に使用される。システムはまた、ＩＰＳから点灯されるさらに３つの相を表示するＬＥＤを追加する二次インジケータモジュールをサポートする。ＰＶＤ相インジケータ（Ｌ１，Ｌ２，及びＬ３）は、通常安全と考えられる（通常３０〜５０Ｖ）電圧の存在下で点灯を開始する。この低電圧で、ＩＳＰ側で利用可能なエネルギーは、一次側で制限するインピーダンスにより（マイクロアンペアの速度で）とても制限される。４０Ｖで利用可能なエネルギーが４ｍＷ未満だけである場合、すべての６個のＬＥＤを点灯するには４．５ｍＷ必要である。４ｍＷのエネルギーは、位相表示ＬＥＤに加えて、すべてのＰＶＤ回路に供給する。
【００２０】
一部のエネルギーを節約するために、超低電力コントローラは、すべての三相の電圧をまず測定する。電圧が所定の閾値を超えた場合、コントローラは、１つのＬＥＤのみが一度に起動しているように閾値を超えた線電圧とのみ、ＬＥＤの起動周期を交替する。これは、図７に示すように１６％のデューティ周期で１ＫＨｚのパルス変調信号（ＰＷＭ）を生成することによって達成された。これにより、すべての６個のＬＥＤを点灯した場合、エネルギーの５０％以上を節約することができている。
【００２１】
ネットワークインタフェース
いくつかの工業用途は、親機と遠隔ユニットとの間でデータ及び電力の両方の分配を必要とする。ユニット間の距離が増えるに連れ、配線のコストは禁止になる傾向がある。配線の数、サイズ、及び重量を大幅に低減することができる共通の単一の対のケーブルに電源とデータ通信を組み合わせることにより、著しいシステムコスト削減がもたらされる。これは、新しい装置が、限られた電力アクセスの場所に配置される場合にも役立ち得る。
【００２２】
ネットワークインタフェースのブロック図を図８に示す。その設計は、バイアスティー構造を使用して、電力とデータを組み合わせる。ＤＣ電力は、適切なフィルタリングを有する電力注入器を通じて親機ユニットによってツイストペアケーブルに注入される。２個のパワーインダクタ、フィルタリング、及びブリッジ整流器から成るネットワークインタフェース上の電力抽出器は、バスから電力を抽出し、データが内部供給になるのを妨げる。ＤＣ電源のリターンパスは、同じ差動ツイストペアを通って進む。Ｌ１及びＬ２が十分に高いインピーダンスを提供する場合、それらは高周波信号に対して開回路として見え、信号忠実度に影響を及ぼさない。ＤＣ電源とリターンパスは、差動対の２本のケーブルを通ることができるので、電源からのいずれのスイッチングノイズも差動的に見え、高速差動信号上に重ねることができる。このような理由から、電源を超低ノイズであるように設計し、ノイズリダクション回路を使用して信号ノイズ浸食の可能性による任意の性能劣化を防止するためにノイズを最小化することが重要である。インダクタは、高自己共振周波数及び高飽和電流を持つことも重要である（データ速度の１０倍）。
【００２３】
容量結合段階は、最低信号周波数がフィルタのカットオフ周波数よりも高くなるように設定された単極、高パスフィルタを形成する直列容量で構成される。コンデンサは、送受信器を保護するために、バス上のＤＣ電位を遮断しながらデータが通過することを可能にする。インダクタはデータを転送する場合、インダクタは、バス上のデータ信号に対して非常に高いインピーダンスとして作用するような所定の高周波数信号に従って選択されていた。マンチェスタ符号は、バス上のデータの各バイト内の０と１の数を等しくすることにより、データ信号のＤＣ部分を除去するために実施されていた。
【００２４】
バス上の抽出及び調整された電力から直接供給されている結合されたデータは、高速ＲＳ−４８５送受信機に直接接続する。送受信機は、５ＫＶｒｍｓ強化絶縁及びＥＭＣ保護を提供する３チャネルデジタルアイソレータを通じてＰＶＤコントローラとインタフェース接続する。ＡＶＤコントローラは、ＡＶＤだけが機能上の安全の理由でＰＶＤにデータを送信できるように、一方向通信インタフェース上でＰＶＤに接続する。データは、内部電圧、温度、自己診断結果、接続障害コードなどを含むことができる。ＰＶＤは、ネットワークインタフェースを通じて通信して、データコマンドを受信またはＡＶＤデータ並びに線電圧、周波数、位相シフト及び位相バランスについての情報を送信する。ＡＶＤとＰＶＤコントローラ回路は、異なる電圧レベルを使用するため、電圧調整回路を実装して、３．３Ｖ〜±１．６Ｖの信号電圧レベルを変換していた。
【００２５】
電圧の不在検出器Ｉ
機能上の安全用途に直接関連した電圧の不在状態の伝達は危険な仮定であり得る。そのため、ＡＶＤは、電圧検出器が、すべての結果が確実にフェイルセーフ時であることを求める肯定的かつ信頼できる検証を提供しなければならない。ＰＶＤは、安全な電圧（４０〜５０Ｖ）で電圧の存在を表示することができるが、それを、装置が非通電であり、アクセスして安全であることを検証するために利用することはできない。さらに、ＡＶＤは、このＲＳに記載されたシステム用に０〜１０００ＶのＡＣ／ＤＣである装置が、インストール中に露出されてもよい電圧の全範囲にわたって確実に機能しなければならない。
【００２６】
ＡＶＤ回路アーキテクチャは、図９及び図１０に示される。入力バッファは、一次側と二次側との間に高インピーダンスを提供する高電圧抵抗器ストリングを通じて電力線と接続する。それぞれ１．２６ＭΩで合計１０ＭΩの一連の６つの抵抗器を使用して、単一抵抗器の物理的サイズを低減し、電力消費を分散し、１つの抵抗が短絡不良を起こすような単一の故障状態を埋め合わせた。レールツーレール入出力オペアンプは、高インピーダンス抵抗チェーンとウィンドウコンパレータの間でバッファ／信号調整器として使用されていた。バッファの入力の電圧を制限し、指定された動作電圧外の電圧から回路を保護するために、超低順方向電圧及び漏洩電流ショットキーダイオードを使用していた。ダイオードは機能上の安全面で危険な電圧と考えられた±３Ｖに入力電圧を制限する。バッファの入力でセラミックコンデンサを使用して、ＲＭＳに対するピーク電圧を変換した。バッファ出力は、電圧の特定のウィンドウ内にある入力電圧レベルを検出するウィンドウコンパレータに接続する。ウィンドウの境界は、「基準＝±２．９５Ｖ」に設定されていた。±２．９５Ｖの境界外の電圧は危険な電圧と考えられる。 
【００２７】
ＡＶＤ回路は、（図９に示す）共通モード及び（図１０に示す）差動モードの両方をチェックする。ＣＭ回路は、接地に対して各相（Ｌ１、Ｌ２、及びＬ３）の電圧レベルを確認するため３つのウィンドウコンパレータを含む。ＤＭ回路も、互いに対して（Ｌ１−Ｌ２、Ｌ１−Ｌ３、及びＬ２−Ｌ３）三相の間をチェックするために、３つの差動増幅器に加え３つのウィンドウコンパレータを含む。すべてのウィンドウコンパレータは、オープンドレーン出力を有し、位相のいずれかが安全な境界線の外部の電圧レベルを提示した場合、負論理であろう。
【００２８】
システム自己診断回路Ｉ
機能安全アプリケーションを設計するとき、フェイルセーフな方法で提供される結果の妥当性を確保すること、およびできるかぎり特定の種類の障害または状態に対して耐性があることが重要となる。自己診断手順は、確認方法として実装できる。自己診断手順は、「テスタを試験する」と考えることができ、一連のチェック及び検証（図１１を参照）は、すべての重要な構成部品、回路、またはプロセスが、判定結果が確認される（例えば、電圧の不在の安全な状態表示）ときのプロセスの点の前及び後の両方で期待されたように使用でき、作動することを確実にするために実行される。さらに、この手順は、システムの機能性がテスタがインストールされた環境中に存在し得る任意の望ましくない要因（例えば、極端な温度、エージング、ノイズ、静電放電等）によって悪影響を受けなかったことを確実にするのに役立つ。したがって、システムの機能性を確認することは、結果の有効性に信頼度を加え、かつそれを保証することにおいて不可欠である。
【００２９】
自己診断手順は、所定の順序で電力線にいくつかの既知の外に向かう基準信号／電圧を生成および注入することによって実行されていた。基準信号は、安全なだけでなく、ＡＶＤ用の機能安全規格で定義された危険な境界に準拠する。すなわち、±３Ｖからの任意の電圧レベルが危険と考えられていた。さらに、基準信号は、監視されている源から独立している由来源から発生していた。注入点は、診断コントローラによって直接制御される超低漏洩電流アナログスイッチを通じて電力線の高インピーダンス側に関係する。ＡＶＤが正しく生成された信号の（安全か安全でない）状態を検出した場合、ＡＶＤ回路は期待されたように使用でき、作動することを確認する。本明細書に記載の技術は、ＤＣ電源システム、ならびに、単相または多相ＡＣ電源システムに適用できる。図１２及び図１３は、基準信号注入回路及びＡＶＤ回路の入力とのその接続を示す。図１４は、ＡＶＤによる自己診断手順及び期待される確認応答（状態）の予め定義された試験の順序を示す。
【００３０】
電圧の不在検出器ＩＩ
冗長性は、システムの判定結果の信頼度のレベルを高めることおよびフェイルセーフな方法で提供される結果の有効性を確保することに役立つ別の検証方法である。冗長性は、設計において完全に同じであり、かつ機能実行中に完全に独立している、通常、チャネルと呼ばれる、少なくとも別のサブシステムを追加採用する。両方の独立したチャネルの同じように同時に失敗する可能性は相対的に非常にわずかである。
【００３１】
ＡＶＤ−ＩＩは、ＡＶＤ−Ｉに対して  冗長のチャネルである。ＡＶＤ−ＩおよびＡＶＤ−ＩＩの両方は並列に実行され、２つの独立した判定結果をもたらす。結果は、その後一緒にＡＮＤ演算される。最終判定は、両方のチャネルが同じ結果をもたらした場合のみ、安全な状態のみをもたらす。それ以外の場合は、判定結果の不一致によりフェイルセーフ状態が報告される。図１５は、ＡＶＤの冗長チャネルおよびその機能の独立を示す。
【００３２】
システム自己診断回路ＩＩ
自己診断回路ＩＩは、ＡＶＤ−ＩＩ回路専用の自己診断回路Ｉに対する冗長チャネルである。これは、すべてのシステムの重要な要素の二重の確認と検証を可能にし、結果のシステム及び妥当性の機能で、さらに自信を追加することができる。
【００３３】
接続検出器
接続検出は、設置されたＡＶＤシステムが、監視されている装置に直接接続で意図したように直接結合することを確証し確認する設計に実装された別の検証ステップであり、したがって、装置の設置は、確実にそのままであり、ＡＶＤは、電力線の実際の電圧を測定していて、各相の導線が一緒に短絡し、刺痛を残すような無意識の断線異常または設置不良による、電圧の無い状態を示してない。産業用電気装置では、設置不良とは、典型的には、不適切な終端、熱膨張、または振動により、接続が緩むか切断された状態をいう。ＡＶＤシステムの導線と回路導体の導線との間の接続の存在を検証することは、ＡＶＤから主電力線にシステムを通して連続性があることを検証することによって達成することができる。
【００３４】
図１６は、接続検出（ＣＤ）のための新規の設計概念を示す。ＣＤ回路は、主に３つの部分、すなわち、１）ＲＦ信号発生器、２）ＲＦ信号検出器、及び３）論理シーケンサから構成される。ＣＤ回路は、同じ位相に属する２本のケーブル間の連続性を検証することを目的とする。ケーブルは、物理的にＣＤ回路上で分離し、電力線側の同じ端子（すなわち、位相）に接続する。各位相は、２本のケーブルを必要とするであろう。すなわち、三相システムは、安全接地のため２本のケーブルに加えて、６本のケーブルを必要とする。各位相からの１本のケーブルは、２個の信号インダクタと直列の２個のＸ１Ｙ１コンデンサから構成された６極ＬＣ共振フィルタを通じて、３０７ＫＨｚＲＦ発生回路に接続する。Ｘ１Ｙ１コンデンサは、定格７６０ＶＡＣ／１５００ＶＤＣで、一次（すなわち、電力線）と二次（すなわち、ＣＤ）回路との間に８ＫＶ強化絶縁と静電結合を形成する。アナログデマルチプレクサを使用して、電力線に接続するすべての３本のケーブル上に生成された周波数を順番に配列していた。各位相からの他のケーブルは、これもまた２個の信号インダクタと直列の２個のＸ１Ｙ１コンデンサから構成された別の６極ＬＣ共振フィルタを通じて、周波数検出器に接続する。これは、電力線端子での接続からの戻りＲＦ信号を表す。信号は、結合変圧器の一次側に接続する。変圧器の二次側は、ＲＣバイアス電圧ネットワークを介してアナログマルチプレクサに接続する。ＲＦ包絡線検波器を使用して、次の段階で所定の基準閾値と比較される信号の振幅を検出する。同位相に属している２本のケーブルが、電力線端子に接続されている場合にのみ、検出された信号の振幅が基準閾値を超えるであろう。最初の安全接地線は、結合変圧器の一次側に接続する。他のケーブルは、二次側に接続する。接地線のいずれかが切断された場合には、変圧器の一次回路と二次回路との間にＲＦ結合は存在せず、ＣＤの手順は接続検証に失敗するであろう。
【００３５】
図１７は、論理シーケンサのブロック図を示す。テストシーケンスおよび期待された結果の真理値表は、図１８に示される。ＣＤテストシーケンス手順は、ＣＤＲＦ発生器（図１８のＣｎｔ−Ｏｕｔ０〜４を参照）によって生成されたものに類似した周波数成分を有する任意の不要な信号があるかどうかを検証することで始まる。手順は次に、同じ位相に属しているケーブルのいずれかが、他の位相からのケーブルと交換されたかどうかを検証する。ＣＤテストは、Ｃｎｔ−Ｏｕｔ＝５、１０、および１５の場合、３０７ＫＨｚＲＦ信号が検出された場合にのみ通過する。 
【００３６】
システム診断コントローラ
診断コントローラ（ＤＭＣＵ）は、自己診断回路またはテスタを試験するためのシーケンス順序を生成する役割を持つ。ＤＭＣＵは、ＡＤＶ−Ｉ、ＡＶＤ−２およびＣＤサブシステムの機能や判定結果には何の制御も影響も持たない。自己診断手順の結果を読み込み、安全な状態の表示に別の検証レベルを追加する「診断判定」を生成するだけである。さらに、ＤＭＣＵは、二次電源供給（電圧レベル）と動作温度を検証する。図１９は、ＤＭＣＵの入力と出力の概要を示す。
【００３７】
信号評価及び判定回路
信号評価は、カスケードデザインの５個のＰＭＯＳトランジスタを用いて構築された。各トランジスタは、図２０に示す５つのサブシステムのうちの１つによって生成された１つの信号によって駆動される。安全信号出力は、すべての５つの信号が論理「ＬＯＷ」を持つ場合のみ、アクティブになるであろう。すなわち、両方のチャネルに対するＡＶＤが検証され、接続が検証され、両方のチャネルに対する自己診断が検証され、すべての電源に対する電源チェックが検証される場合である。
【図１】
2020177023.tif 000004
【図２ａ】
2020177023.tif 000005
【図２ｂ】
2020177023.tif 000006
【図３】
2020177023.tif 000007
【図４】
2020177023.tif 000008
【図５】
2020177023.tif 000009
【図６】
2020177023.tif 000010
【図７】
2020177023.tif 000011
【図８】
2020177023.tif 000012
【図９】
2020177023.tif 000013
【図１０】
2020177023.tif 000014
【図１１】
2020177023.tif 000015
【図１２】
2020177023.tif 000016
【図１３】
2020177023.tif 000017
【図１４】
2020177023.tif 000018
【図１５】
2020177023.tif 000019
【図１６】
2020177023.tif 000020
【図１７】
2020177023.tif 000021
【図１８】
2020177023.tif 000022
【図１９】
2020177023.tif 000023
【図２０】
2020177023.tif 000024
【外国語明細書】
2020177023000001.pdf