(57)【要約】【課題】パルス振幅変調信号の波形品質を向上可能な光変調器駆動回路を提供すること。【解決手段】光変調器駆動回路のプリバッファ回路１０は、差動信号Ｖ１の電圧レベルに応じた遅延量で差動信号Ｖ１を遅延させることによって、差動信号Ｖ２を生成する遅延調整回路１３と、正相成分Ｖ２Ｐと逆相成分Ｖ２Ｎとの差に応じて直流電流Ｉｄｃ１を電流信号Ｉｃ１と電流信号Ｉｃ２とに分配する差動回路１５と、電流信号Ｉｃ１に基づいて正相成分ＶｏｕｔＰを生成する負荷抵抗素子１６ａと、電流信号Ｉｃ２に基づいて逆相成分ＶｏｕｔＮを生成する負荷抵抗素子１６ｂと、を備え、リミットアンプ３５は、差動信号Ｖ１の電圧レベルが入力電圧範囲内のときに非飽和動作を行うとともに、差動信号Ｖ１の電圧レベルが入力電圧範囲外のときに飽和動作を行う。【選択図】図３
2020122872.tif 000002
【特許請求の範囲】
【請求項１】
正相成分及び逆相成分を有する差動入力信号に応じて光変調器の駆動信号を出力する光変調器駆動回路であって、
前記差動入力信号の前記正相成分と前記差動入力信号の前記逆相成分との差に応じて、正相成分及び逆相成分を有する差動出力信号を生成する第１差動増幅回路と、
前記差動出力信号に応じて前記駆動信号を生成する第２差動増幅回路と、
を備え、
前記第１差動増幅回路は、
前記差動入力信号の電圧レベルを低電圧側にシフトさせることによって、正相成分及び逆相成分を有する第１差動信号を生成するエミッタフォロワ回路と、
前記第１差動信号の電圧レベルに応じた遅延量で前記第１差動信号を遅延させることによって、正相成分及び逆相成分を有する第２差動信号を生成する遅延調整回路と、
直流電流を供給する電流源と、
前記第２差動信号の前記正相成分と前記第２差動信号の前記逆相成分との差に応じて前記直流電流を第１電流信号と第２電流信号とに分配する差動回路と、
前記第１電流信号に基づいて前記差動出力信号の前記正相成分を生成する第１負荷抵抗素子と、
前記第２電流信号に基づいて前記差動出力信号の前記逆相成分を生成する第２負荷抵抗素子と、
を備え、
前記遅延調整回路は、
前記第１差動信号の前記正相成分が入力される正相入力端子と、
前記第１差動信号の前記逆相成分が入力される逆相入力端子と、
前記第２差動信号の前記正相成分を出力する正相出力端子と、
前記第２差動信号の前記逆相成分を出力する逆相出力端子と、
前記正相入力端子と前記正相出力端子との間に電気的に接続された第１抵抗素子と、
前記逆相入力端子と前記逆相出力端子との間に電気的に接続された第２抵抗素子と、
第１コンデンサと、
第２コンデンサと、
前記第２抵抗素子と前記逆相出力端子との間に電気的に接続された非反転入力端子、前記第１抵抗素子と前記正相出力端子との間に電気的に接続された反転入力端子、前記第２コンデンサを介して前記反転入力端子に電気的に接続された非反転出力端子、及び前記第１コンデンサを介して前記非反転入力端子に電気的に接続された反転出力端子を有する第３差動増幅回路と、
を備え、
前記第１差動信号の電圧レベルは、その順に大きくなる第１電圧レベル、第２電圧レベル、第３電圧レベル、及び第４電圧レベルを含み、
前記第３差動増幅回路は、前記第１差動信号の前記電圧レベルが所定の入力電圧範囲内のときに非飽和動作を行うとともに、前記第１差動信号の前記電圧レベルが前記入力電圧範囲外のときに飽和動作を行い、
前記入力電圧範囲は、前記第１電圧レベルよりも大きく前記第２電圧レベルよりも小さい第１電圧から前記第３電圧レベルよりも大きく前記第４電圧レベルよりも小さい第２電圧までの範囲である、光変調器駆動回路。
【請求項２】
前記第１電圧レベルと前記第４電圧レベルとは、前記第１差動信号の平均電圧を中心として互いに対称であり、
前記第２電圧レベルと前記第３電圧レベルとは、前記平均電圧を中心として互いに対称である、請求項１に記載の光変調器駆動回路。
【請求項３】
前記差動回路は、
前記第２差動信号の前記逆相成分が入力されるベース、前記電流源に電気的に接続されたエミッタ、及び前記第１電流信号を出力するコレクタを有する第１トランジスタと、
前記第２差動信号の前記正相成分が入力されるベース、前記電流源に電気的に接続されたエミッタ、及び前記第２電流信号を出力するコレクタを有する第２トランジスタと、
バイアス電圧が印加されるベース、前記第１トランジスタの前記コレクタに電気的に接続されたエミッタ、及び前記第１負荷抵抗素子に電気的に接続されたコレクタを有する第３トランジスタと、
前記バイアス電圧が印加されるベース、前記第２トランジスタの前記コレクタに電気的に接続されたエミッタ、及び前記第２負荷抵抗素子に電気的に接続されたコレクタを有する第４トランジスタと、
を備える、請求項１又は請求項２に記載の光変調器駆動回路。
【請求項４】
正相成分及び逆相成分を有する差動入力信号に応じて光変調器の駆動信号を出力する光変調器駆動回路であって、
前記差動入力信号の前記正相成分と前記差動入力信号の前記逆相成分との差に応じて、正相成分及び逆相成分を有する差動出力信号を生成する第１差動増幅回路と、
前記差動出力信号に応じて前記駆動信号を生成する第２差動増幅回路と、
を備え、
前記第１差動増幅回路は、
直流電流を供給する電流源と、
前記差動入力信号の前記正相成分と前記差動入力信号の前記逆相成分との差に応じて前記直流電流を第１電流信号と第２電流信号とに分配する差動回路と、
前記第１電流信号に基づいて前記差動出力信号の前記正相成分を生成する第１負荷抵抗素子と、
前記第２電流信号に基づいて前記差動出力信号の前記逆相成分を生成する第２負荷抵抗素子と、
前記差動出力信号の電圧レベルに応じた遅延量で前記差動出力信号を遅延させる遅延調整回路と、
を備え、
前記遅延調整回路は、
第１コンデンサと、
第２コンデンサと、
前記第１負荷抵抗素子と前記第２差動増幅回路との間に電気的に接続された非反転入力端子、前記第２負荷抵抗素子と前記第２差動増幅回路との間に電気的に接続された反転入力端子、前記第２コンデンサを介して前記反転入力端子に電気的に接続された非反転出力端子、及び前記第１コンデンサを介して前記非反転入力端子に電気的に接続された反転出力端子を有する第３差動増幅回路と、
を備え、
前記差動出力信号の前記電圧レベルは、その順に大きくなる第１電圧レベル、第２電圧レベル、第３電圧レベル、及び第４電圧レベルを含み、
前記第３差動増幅回路は、前記差動出力信号の前記電圧レベルが所定の入力電圧範囲内のときに非飽和動作を行うとともに、前記差動出力信号の前記電圧レベルが前記入力電圧範囲外のときに飽和動作を行い、
前記入力電圧範囲は、前記第１電圧レベルよりも大きく前記第２電圧レベルよりも小さい第１電圧から前記第３電圧レベルよりも大きく前記第４電圧レベルよりも小さい第２電圧までの範囲である、光変調器駆動回路。
【請求項５】
前記第１電圧レベルと前記第４電圧レベルとは、前記差動出力信号の平均電圧を中心として互いに対称であり、
前記第２電圧レベルと前記第３電圧レベルとは、前記平均電圧を中心として互いに対称である、請求項４に記載の光変調器駆動回路。
【請求項６】
前記差動回路は、
前記差動入力信号の前記逆相成分が入力されるベース、前記電流源に電気的に接続されたエミッタ、及び前記第１電流信号を出力するコレクタを有する第１トランジスタと、
前記差動入力信号の前記正相成分が入力されるベース、前記電流源に電気的に接続されたエミッタ、及び前記第２電流信号を出力するコレクタを有する第２トランジスタと、
バイアス電圧が印加されるベース、前記第１トランジスタの前記コレクタに電気的に接続されたエミッタ、及び前記第１負荷抵抗素子に電気的に接続されたコレクタを有する第３トランジスタと、
前記バイアス電圧が印加されるベース、前記第２トランジスタの前記コレクタに電気的に接続されたエミッタ、及び前記第２負荷抵抗素子に電気的に接続されたコレクタを有する第４トランジスタと、
を備える、請求項４又は請求項５に記載の光変調器駆動回路。
【請求項７】
前記第１差動増幅回路は、
前記第１負荷抵抗素子と直列に接続された第１インダクタと、
前記第２負荷抵抗素子と直列に接続された第２インダクタと、
をさらに備える、請求項１から請求項６のいずれか１項に記載の光変調器駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、光変調器駆動回路に関する。
【背景技術】
【０００２】
光通信で使用される光送信モジュールは、光変調器と、光変調器駆動回路と、を備えている（特許文献１参照）。近年、光送信容量の高速大容量化に伴い、光変調器駆動回路には、２８Ｇｂａｕｄ〜５６Ｇｂａｕｄ程度の高速な変調速度が要求される。このような変調速度を実現するために、ＮＲＺ（Non-Return  to  Zero）等の２値変調方式に代えて、ＰＡＭ４（4-level  Pulse  Amplitude  Modulation；４値パルス振幅変調）等の多値変調方式が採用されることがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１７２６８１号公報
【特許文献２】米国特許出願公開第２００４／０２１９８９８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、多値変調方式に対応した光変調器駆動回路では、信号の電圧レベルに応じて回路の時定数（あるいは応答速度）が変化し得る。このため、信号が各電圧レベルに到達するタイミングが互いに異なり、波形の品質が劣化するおそれがある。
【０００５】
本開示は、パルス振幅変調信号の波形品質を向上可能な光変調器駆動回路を提供する。
【課題を解決するための手段】
【０００６】
本開示の一側面に係る光変調器駆動回路は、正相成分及び逆相成分を有する差動入力信号に応じて光変調器の駆動信号を出力する駆動回路である。この光変調器駆動回路は、差動入力信号の正相成分と差動入力信号の逆相成分との差に応じて、正相成分及び逆相成分を有する差動出力信号を生成する第１差動増幅回路と、差動出力信号に応じて駆動信号を生成する第２差動増幅回路と、を備える。第１差動増幅回路は、差動入力信号の電圧レベルを低電圧側にシフトさせることによって、正相成分及び逆相成分を有する第１差動信号を生成するエミッタフォロワ回路と、第１差動信号の電圧レベルに応じた遅延量で第１差動信号を遅延させることによって、正相成分及び逆相成分を有する第２差動信号を生成する遅延調整回路と、直流電流を供給する電流源と、第２差動信号の正相成分と第２差動信号の逆相成分との差に応じて直流電流を第１電流信号と第２電流信号とに分配する差動回路と、第１電流信号に基づいて差動出力信号の正相成分を生成する第１負荷抵抗素子と、第２電流信号に基づいて差動出力信号の逆相成分を生成する第２負荷抵抗素子と、を備える。遅延調整回路は、第１差動信号の正相成分が入力される正相入力端子と、第１差動信号の逆相成分が入力される逆相入力端子と、第２差動信号の正相成分を出力する正相出力端子と、第２差動信号の逆相成分を出力する逆相出力端子と、正相入力端子と正相出力端子との間に電気的に接続された第１抵抗素子と、逆相入力端子と逆相出力端子との間に電気的に接続された第２抵抗素子と、第１コンデンサと、第２コンデンサと、第２抵抗素子と逆相出力端子との間に電気的に接続された非反転入力端子、第１抵抗素子と正相出力端子との間に電気的に接続された反転入力端子、第２コンデンサを介して反転入力端子に電気的に接続された非反転出力端子、及び第１コンデンサを介して非反転入力端子に電気的に接続された反転出力端子を有する第３差動増幅回路と、を備える。第１差動信号の電圧レベルは、その順に大きくなる第１電圧レベル、第２電圧レベル、第３電圧レベル、及び第４電圧レベルを含む。第３差動増幅回路は、第１差動信号の電圧レベルが所定の入力電圧範囲内のときに非飽和動作を行うとともに、第１差動信号の電圧レベルが入力電圧範囲外のときに飽和動作を行う。入力電圧範囲は、第１電圧レベルよりも大きく第２電圧レベルよりも小さい第１電圧から第３電圧レベルよりも大きく第４電圧レベルよりも小さい第２電圧までの範囲である。
【発明の効果】
【０００７】
本開示によれば、パルス振幅変調信号の波形品質を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、一実施形態に係る光変調器駆動回路を備える光送信モジュールの構成を概略的に示す図である。
【図２】図２は、図１に示された光変調器駆動回路の構成を概略的に示す図である。
【図３】図３は、図２に示されたプリバッファ回路の回路構成を示す図である。
【図４】図４は、図３に示されたリミットアンプの入力動作範囲を示す図である。
【図５】図５は、図３に示されたリミットアンプの回路構成の一例を示す図である。
【図６】図６は、図３に示されたリミットアンプの回路構成の別の例を示す図である。
【図７】図７は、図２に示された出力バッファ回路の回路構成を示す図である。
【図８】図８の（ａ）は、図７に示された出力バッファ回路の単相側の等価回路である。図８の（ｂ）は、スイッチング用のトランジスタが有する時定数を説明するための図である。図８の（ｃ）は、カスコードトランジスタが有する時定数を説明するための図である。
【図９】図９の（ａ）は、図２に示されたプリバッファ回路から出力される差動出力信号の一例を示す図である。図９の（ｂ）は、比較例に係るプリバッファ回路から出力される差動出力信号の一例を示す図である。
【図１０】図１０の（ａ）は、図２に示された光変調器駆動回路から出力される駆動信号の一例を示す図である。図１０の（ｂ）は、比較例に係る光変調器駆動回路から出力される駆動信号の一例を示す図である。
【図１１】図１１は、図２に示されたプリバッファ回路の回路構成の変形例を示す図である。
【発明を実施するための形態】
【０００９】
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
【００１０】
本開示の一側面に係る光変調器駆動回路は、正相成分及び逆相成分を有する差動入力信号に応じて光変調器の駆動信号を出力する駆動回路である。この光変調器駆動回路は、差動入力信号の正相成分と差動入力信号の逆相成分との差に応じて、正相成分及び逆相成分を有する差動出力信号を生成する第１差動増幅回路と、差動出力信号に応じて駆動信号を生成する第２差動増幅回路と、を備える。第１差動増幅回路は、差動入力信号の電圧レベルを低電圧側にシフトさせることによって、正相成分及び逆相成分を有する第１差動信号を生成するエミッタフォロワ回路と、第１差動信号の電圧レベルに応じた遅延量で第１差動信号を遅延させることによって、正相成分及び逆相成分を有する第２差動信号を生成する遅延調整回路と、直流電流を供給する電流源と、第２差動信号の正相成分と第２差動信号の逆相成分との差に応じて直流電流を第１電流信号と第２電流信号とに分配する差動回路と、第１電流信号に基づいて差動出力信号の正相成分を生成する第１負荷抵抗素子と、第２電流信号に基づいて差動出力信号の逆相成分を生成する第２負荷抵抗素子と、を備える。遅延調整回路は、第１差動信号の正相成分が入力される正相入力端子と、第１差動信号の逆相成分が入力される逆相入力端子と、第２差動信号の正相成分を出力する正相出力端子と、第２差動信号の逆相成分を出力する逆相出力端子と、正相入力端子と正相出力端子との間に電気的に接続された第１抵抗素子と、逆相入力端子と逆相出力端子との間に電気的に接続された第２抵抗素子と、第１コンデンサと、第２コンデンサと、第２抵抗素子と逆相出力端子との間に電気的に接続された非反転入力端子、第１抵抗素子と正相出力端子との間に電気的に接続された反転入力端子、第２コンデンサを介して反転入力端子に電気的に接続された非反転出力端子、及び第１コンデンサを介して非反転入力端子に電気的に接続された反転出力端子を有する第３差動増幅回路と、を備える。第１差動信号の電圧レベルは、その順に大きくなる第１電圧レベル、第２電圧レベル、第３電圧レベル、及び第４電圧レベルを含む。第３差動増幅回路は、第１差動信号の電圧レベルが所定の入力電圧範囲内のときに非飽和動作を行うとともに、第１差動信号の電圧レベルが入力電圧範囲外のときに飽和動作を行う。入力電圧範囲は、第１電圧レベルよりも大きく第２電圧レベルよりも小さい第１電圧から第３電圧レベルよりも大きく第４電圧レベルよりも小さい第２電圧までの範囲である。
【００１１】
この光変調器駆動回路では、第２差動信号の正相成分と逆相成分との電圧レベルの差が大きいほど、第１電流信号と第２電流信号との分配比に差が生じ、いずれか一方の電流信号の大きさが小さくなる。そして、電流信号の大きさが小さいほど、差動出力信号の遅延量が大きくなる。つまり、第１差動信号の電圧レベルが第１電圧レベル及び第４電圧レベルである場合の差動出力信号の遅延量は、第１差動信号の電圧レベルが第２電圧レベル及び第３電圧レベルである場合の差動出力信号の遅延量よりも大きくなる。上記光変調器駆動回路では、第３差動増幅回路が第１コンデンサ及び第２コンデンサを介して負帰還接続されており、第１差動信号の電圧レベルが入力電圧範囲内であるときに非飽和動作を行うとともに、第１差動信号の電圧レベルが入力電圧範囲外であるときに飽和動作を行う。
【００１２】
このように第１コンデンサ及び第２コンデンサを介して負帰還接続された第３差動増幅回路が非飽和動作を行う場合、遅延調整回路の容量は第３差動増幅回路の利得分増倍される。このため、第１差動信号の電圧レベルが第２電圧レベル及び第３電圧レベルである場合には、遅延調整回路の容量が第３差動増幅回路の利得分増倍されるので、遅延調整回路によって付加される遅延量は大きくなる。一方、第３差動増幅回路が飽和動作を行う場合には、第３差動増幅回路の利得は、遅延調整回路の容量に反映されない。このため、第１差動信号の電圧レベルが第１電圧レベル及び第４電圧レベルである場合には、遅延調整回路の容量が増加されないので、遅延調整回路によって付加される遅延量は小さい。その結果、差動入力信号（第１差動信号）の電圧レベルによる遅延量の差が低減されるので、波形の歪みを低減することができ、ＳＮ比（波形品質）を向上させることが可能となる。
【００１３】
第１電圧レベルと第４電圧レベルとは、第１差動信号の平均電圧を中心として互いに対称であってもよい。第２電圧レベルと第３電圧レベルとは、平均電圧を中心として互いに対称であってもよい。この場合、第１電圧レベルに到達するタイミングと第４電圧レベルに到達するタイミングとが略一致し、第２電圧レベルに到達するタイミングと第３電圧レベルに到達するタイミングとが略一致する。このため、差動入力信号（第１差動信号）の電圧レベルによる遅延量の差がさらに低減されるので、波形の歪みをさらに低減することができる。
【００１４】
差動回路は、第２差動信号の逆相成分が入力されるベース、電流源に電気的に接続されたエミッタ、及び第１電流信号を出力するコレクタを有する第１トランジスタと、第２差動信号の正相成分が入力されるベース、電流源に電気的に接続されたエミッタ、及び第２電流信号を出力するコレクタを有する第２トランジスタと、バイアス電圧が印加されるベース、第１トランジスタのコレクタに電気的に接続されたエミッタ、及び第１負荷抵抗素子に電気的に接続されたコレクタを有する第３トランジスタと、バイアス電圧が印加されるベース、第２トランジスタのコレクタに電気的に接続されたエミッタ、及び第２負荷抵抗素子に電気的に接続されたコレクタを有する第４トランジスタと、を備えてもよい。
【００１５】
この場合、第３トランジスタのベースにバイアス電圧が印加されているので、第３トランジスタのエミッタ電位の変動が抑制される。これにより、第１トランジスタのコレクタ電位の変動が抑制される。第１トランジスタのベースとコレクタとの間には浮遊容量が生じており、第１トランジスタのコレクタ電位によって浮遊容量が変化する。しかしながら、第１トランジスタのコレクタ電位の変動が抑制されるので、浮遊容量を介してその電位変動が第１トランジスタのベースに伝達されることが抑制される。同様に、第４トランジスタのベースにバイアス電圧が印加されているので、第４トランジスタのエミッタ電位の変動が抑制され、第２トランジスタのコレクタ電位の変動が抑制される。これにより、第１トランジスタ及び第２トランジスタのスイッチング動作が安定化するので、差動出力信号を高速化することが可能となる。
【００１６】
本開示の別の側面に係る光変調器駆動回路は、正相成分及び逆相成分を有する差動入力信号に応じて光変調器の駆動信号を出力する駆動回路である。この光変調器駆動回路は、差動入力信号の正相成分と差動入力信号の逆相成分との差に応じて、正相成分及び逆相成分を有する差動出力信号を生成する第１差動増幅回路と、差動出力信号に応じて駆動信号を生成する第２差動増幅回路と、を備える。第１差動増幅回路は、直流電流を供給する電流源と、差動入力信号の正相成分と差動入力信号の逆相成分との差に応じて直流電流を第１電流信号と第２電流信号とに分配する差動回路と、第１電流信号に基づいて差動出力信号の正相成分を生成する第１負荷抵抗素子と、第２電流信号に基づいて差動出力信号の逆相成分を生成する第２負荷抵抗素子と、差動出力信号の電圧レベルに応じた遅延量で差動出力信号を遅延させる遅延調整回路と、を備える。遅延調整回路は、第１コンデンサと、第２コンデンサと、第１負荷抵抗素子と第２差動増幅回路との間に電気的に接続された非反転入力端子、第２負荷抵抗素子と第２差動増幅回路との間に電気的に接続された反転入力端子、第２コンデンサを介して反転入力端子に電気的に接続された非反転出力端子、及び第１コンデンサを介して非反転入力端子に電気的に接続された反転出力端子を有する第３差動増幅回路と、を備える。差動出力信号の電圧レベルは、その順に大きくなる第１電圧レベル、第２電圧レベル、第３電圧レベル、及び第４電圧レベルを含む。第３差動増幅回路は、差動出力信号の電圧レベルが所定の入力電圧範囲内のときに非飽和動作を行うとともに、差動出力信号の電圧レベルが入力電圧範囲外のときに飽和動作を行う。入力電圧範囲は、第１電圧レベルよりも大きく第２電圧レベルよりも小さい第１電圧から第３電圧レベルよりも大きく第４電圧レベルよりも小さい第２電圧までの範囲である。
【００１７】
この光変調器駆動回路では、差動入力信号の正相成分と逆相成分との電圧レベルの差が大きいほど、第１電流信号と第２電流信号との分配比に差が生じ、いずれか一方の電流信号の大きさが小さくなる。そして、電流信号の大きさが小さいほど、差動出力信号の遅延量が大きくなる。つまり、差動出力信号の電圧レベルが第１電圧レベル及び第４電圧レベルである場合の差動出力信号の遅延量は、差動出力信号の電圧レベルが第２電圧レベル及び第３電圧レベルである場合の差動出力信号の遅延量よりも大きくなる。上記光変調器駆動回路では、第３差動増幅回路が第１コンデンサ及び第２コンデンサを介して負帰還接続されており、差動出力信号の電圧レベルが入力電圧範囲内であるときに非飽和動作を行うとともに、差動出力信号の電圧レベルが入力電圧範囲外であるときに飽和動作を行う。
【００１８】
このように第１コンデンサ及び第２コンデンサを介して負帰還接続された第３差動増幅回路が非飽和動作を行う場合、遅延調整回路の容量は第３差動増幅回路の利得分増倍される。このため、差動出力信号の電圧レベルが第２電圧レベル及び第３電圧レベルである場合には、遅延調整回路の容量が第３差動増幅回路の利得分増倍されるので、遅延調整回路によって付加される遅延量は大きくなる。一方、第３差動増幅回路が飽和動作を行う場合には、第３差動増幅回路の利得は、遅延調整回路の容量に反映されない。このため、差動出力信号の電圧レベルが第１電圧レベル及び第４電圧レベルである場合には、遅延調整回路の容量が増加されないので、遅延調整回路によって付加される遅延量は小さい。その結果、差動出力信号の電圧レベルによる遅延量の差が低減されるので、波形の歪みを低減することができ、ＳＮ比（波形品質）を向上させることが可能となる。
【００１９】
第１電圧レベルと第４電圧レベルとは、差動出力信号の平均電圧を中心として互いに対称であってもよい。第２電圧レベルと第３電圧レベルとは、平均電圧を中心として互いに対称であってもよい。この場合、第１電圧レベルに到達するタイミングと第４電圧レベルに到達するタイミングとが略一致し、第２電圧レベルに到達するタイミングと第３電圧レベルに到達するタイミングとが略一致する。このため、差動入力信号（第１差動信号）の電圧レベルによる遅延量の差がさらに低減されるので、波形の歪みをさらに低減することができる。
【００２０】
差動回路は、差動入力信号の逆相成分が入力されるベース、電流源に電気的に接続されたエミッタ、及び第１電流信号を出力するコレクタを有する第１トランジスタと、差動入力信号の正相成分が入力されるベース、電流源に電気的に接続されたエミッタ、及び第２電流信号を出力するコレクタを有する第２トランジスタと、バイアス電圧が印加されるベース、第１トランジスタのコレクタに電気的に接続されたエミッタ、及び第１負荷抵抗素子に電気的に接続されたコレクタを有する第３トランジスタと、バイアス電圧が印加されるベース、第２トランジスタのコレクタに電気的に接続されたエミッタ、及び第２負荷抵抗素子に電気的に接続されたコレクタを有する第４トランジスタと、を備えてもよい。
【００２１】
この場合、第３トランジスタのベースにバイアス電圧が印加されているので、第３トランジスタのエミッタ電位の変動が抑制される。これにより、第１トランジスタのコレクタ電位の変動が抑制される。第１トランジスタのベースとコレクタとの間には浮遊容量が生じており、第１トランジスタのコレクタ電位によって浮遊容量が変化する。しかしながら、第１トランジスタのコレクタ電位の変動が抑制されるので、浮遊容量を介してその電位変動が第１トランジスタのベースに伝達されることが抑制される。同様に、第４トランジスタのベースにバイアス電圧が印加されているので、第４トランジスタのエミッタ電位の変動が抑制され、第２トランジスタのコレクタ電位の変動が抑制される。これにより、第１トランジスタ及び第２トランジスタのスイッチング動作が安定化するので、差動出力信号を安定化することが可能となる。
【００２２】
第１差動増幅回路は、第１負荷抵抗素子と直列に接続された第１インダクタと、第２負荷抵抗素子と直列に接続された第２インダクタと、をさらに備えてもよい。この場合、第１インダクタ及び第２インダクタのインダクタンスを調整することによって、遅延調整回路による帯域の低下を補償することができる。
【００２３】
［本開示の実施形態の詳細］
本開示の実施形態に係る光変調器駆動回路の具体例を、図面を参照しつつ以下に説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【００２４】
図１は、一実施形態に係る光変調器駆動回路を備える光送信モジュールの構成を概略的に示す図である。図１に示されるように、光送信モジュール１は、差動入力信号Ｖｉｎに応じて、光信号Ｐｏｕｔを出力する装置である。光送信モジュール１は、光源２と、光変調器３と、光変調器駆動回路４と、を備える。光源２は、所定のピーク波長を有する連続光（ＣＷ光）Ｌを出力する。光源２の例としては、レーザダイオードが挙げられる。光変調器３は、光源２から出力された連続光Ｌを、光変調器駆動回路４から出力された駆動信号Ｖｄに応じて変調することにより、光信号Ｐｏｕｔを生成する。光変調器３の例としては、電界吸収型の光変調器（ＥＡＭ：Electro-Absorption  Modulator）、及びマッハツェンダー型の光変調器（ＭＺＭ：Mach-Zehnder  Modulator）が挙げられる。光変調器駆動回路４は、差動入力信号Ｖｉｎに応じて、駆動信号Ｖｄを出力する駆動回路である。差動入力信号Ｖｉｎは、正相成分ＶｉｎＰと逆相成分ＶｉｎＮとを有する。
【００２５】
正相成分ＶｉｎＰは、逆相成分ＶｉｎＮの位相と１８０°異なった位相を有する。例えば、正相成分ＶｉｎＰが増加するときに逆相成分ＶｉｎＮは減少し、正相成分ＶｉｎＰが減少するときに逆相成分ＶｉｎＮは増加する。また、正相成分ＶｉｎＰが最大値（ピーク値）に達するときに逆相成分ＶｉｎＮは最低値（ボトム値）に達し、正相成分ＶｉｎＰがボトム値に達するときに逆相成分ＶｉｎＮはピーク値に達する。正相成分ＶｉｎＰのピーク値と逆相成分ＶｉｎＮのピーク値とは略等しく、正相成分ＶｉｎＰのボトム値と逆相成分ＶｉｎＮのボトム値とは略等しい。したがって、正相成分ＶｉｎＰと逆相成分ＶｉｎＮとは、同じ振幅を有する。以下の説明において、他の差動信号について、その正相成分と逆相成分とは同様の関係にある。
【００２６】
なお、本実施形態では、差動入力信号Ｖｉｎ、駆動信号Ｖｄ、及び光信号Ｐｏｕｔは、ＰＡＭ４信号である。つまり、各信号は、Ｌｅｖｅｌ−０〜３の４つの論理レベルを有している。Ｌｅｖｅｌ−０〜３は、Ｌｅｖｅｌ−０、Ｌｅｖｅｌ−１、Ｌｅｖｅｌ−２、及びＬｅｖｅｌ−３の順に大きくなる。つまり、Ｌｅｖｅｌ−０が最も低い論理レベルであり、Ｌｅｖｅｌ−３が最も高い論理レベルである。
【００２７】
図２は、図１に示された光変調器駆動回路の構成を概略的に示す図である。図２に示されるように、光変調器駆動回路４は、プリバッファ回路１０（第１差動増幅回路）と、出力バッファ回路２０（第２差動増幅回路）と、を備える。プリバッファ回路１０は、光送信モジュール１の外部から差動入力信号Ｖｉｎを受信し、正相成分ＶｉｎＰと逆相成分ＶｉｎＮとの差に応じて、差動出力信号Ｖｏｕｔを生成する差動増幅回路である。差動出力信号Ｖｏｕｔは、正相成分ＶｏｕｔＰと逆相成分ＶｏｕｔＮとを有する。プリバッファ回路１０は、出力バッファ回路２０に差動出力信号Ｖｏｕｔを出力する。差動出力信号Ｖｏｕｔは、出力バッファ回路２０を駆動するために必要な振幅を有し、その振幅は例えば０．３Ｖｐｐ程度である。
【００２８】
出力バッファ回路２０は、プリバッファ回路１０から出力された差動出力信号Ｖｏｕｔを受信し、差動出力信号Ｖｏｕｔに応じて駆動信号Ｖｄを生成する差動増幅回路である。出力バッファ回路２０は、光変調器３に駆動信号Ｖｄを出力する。駆動信号Ｖｄは、光変調器３を駆動するために必要な振幅を有する。駆動信号Ｖｄは、差動信号であり、正相成分ＶｄＰと逆相成分ＶｄＮとを有する。正相信号ＶｄＰ及び逆相成分ＶｄＰのそれぞれの電圧振幅は、例えば、０．８Ｖｐｐ〜２．５Ｖｐｐである。正相信号ＶｄＰ及び逆相成分ＶｄＰのそれぞれの電流振幅は、例えば、４０ｍＡｐｐ〜１００ｍＡｐｐである。
【００２９】
図３は、図２に示されたプリバッファ回路の回路構成を示す図である。図３に示されるように、プリバッファ回路１０は、端子Ｔｉｎｐと、端子Ｔｉｎｎと、端子Ｔｏｕｔｐと、端子Ｔｏｕｔｎと、端子Ｔｄｃ１と、端子Ｔｄｃ２と、を有する。端子Ｔｉｎｐには、正相成分ＶｉｎＰが入力される。端子Ｔｉｎｎには、逆相成分ＶｉｎＮが入力される。端子Ｔｏｕｔｐは、正相成分ＶｏｕｔＰを出力する。端子Ｔｏｕｔｎは、逆相成分ＶｏｕｔＮを出力する。端子Ｔｄｃ１には、光変調器駆動回路４内部で生成されたＤＣ電位Ｖｄｃ１が供給される。端子Ｔｄｃ２には、光変調器駆動回路４内部で生成されたＤＣ電位Ｖｄｃ２（バイアス電圧）が供給される。
【００３０】
プリバッファ回路１０は、入力終端回路１１と、エミッタフォロワ回路１２と、遅延調整回路１３と、電流源１４と、差動回路１５と、負荷回路１６と、補償回路１７と、を備える。
【００３１】
入力終端回路１１は、抵抗素子１１ａと抵抗素子１１ｂとを備える。抵抗素子１１ａ及び抵抗素子１１ｂは、入力終端抵抗である。抵抗素子１１ａの一端は端子Ｔｉｎｎに電気的に接続され、抵抗素子１１ａの他端は端子Ｔｄｃ１に電気的に接続される。抵抗素子１１ｂの一端は端子Ｔｉｎｐに電気的に接続され、抵抗素子１１ｂの他端は端子Ｔｄｃ１に電気的に接続される。抵抗素子１１ａ及び抵抗素子１１ｂの抵抗値は、例えば、５０Ω程度である。なお、外部の回路（不図示）から光変調器駆動回路４に差動入力信号Ｖｉｎを伝送するために、端子Ｔｉｎｐ，Ｔｉｎｎに一対の伝送線路（不図示）が電気的に接続される場合がある。その場合に、抵抗素子１１ａ及び抵抗素子１１ｂの抵抗値は、伝送線路の特性インピーダンスに合わせて設定されてもよい。例えば、抵抗素子１１ａ及び抵抗素子１１ｂの抵抗値は、２５〜６０Ωの範囲内に設定されてもよい。
【００３２】
エミッタフォロワ回路１２は、差動入力信号Ｖｉｎの電圧レベルを低電圧側にシフトさせることによって、差動信号Ｖ１（第１差動信号）を生成する回路である。差動信号Ｖ１は、正相成分Ｖ１Ｐと逆相成分Ｖ１Ｎとを有する。図４に示されるように、差動信号Ｖ１は、ＰＡＭ４信号であり、差動入力信号Ｖｉｎと同様に、Ｌｅｖｅｌ−０〜３の４つの電圧レベル（論理レベル）を含む。Ｌｅｖｅｌ−０とＬｅｖｅｌ−３とは、差動信号Ｖ１の平均電圧（平衡状態）を中心として互いに対称である。Ｌｅｖｅｌ−１とＬｅｖｅｌ−２とは、差動信号Ｖ１の平均電圧（平衡状態）を中心として互いに対称である。なお、他のＰＡＭ４信号も、同様の波形を有する。例えば、Ｌｅｖｅｌ−０〜３の電圧をそれぞれＶ＿０〜Ｖ＿３とし、平均電圧をＶａとしたときに、上述の対称性においてＶ＿３−Ｖａ＝Ｖａ−Ｖ＿０となり、Ｖ＿２−Ｖａ＝Ｖａ−Ｖ＿１となる。
【００３３】
エミッタフォロワ回路１２は、トランジスタ１２ａと、トランジスタ１２ｂと、電流源１２ｃと、電流源１２ｄと、を備える。トランジスタ１２ａ，１２ｂは、例えばＮＰＮ型バイポーラトランジスタである。バイポーラトランジスタとして、ヘテロ接合バイポーラトランジスタ（Heterojunction  Bipolar  Transistor：HBT）が用いられてもよい。トランジスタ１２ａのベースは、端子Ｔｉｎｎに電気的に接続されている。トランジスタ１２ａのコレクタは、電源電圧ＶＣＣを供給する電源配線に電気的に接続されている。トランジスタ１２ａのエミッタは、電流源１２ｃの一端に電気的に接続されている。トランジスタ１２ｂのベースは、端子Ｔｉｎｐに電気的に接続されている。トランジスタ１２ｂのコレクタは、電源電圧ＶＣＣを供給する電源配線に電気的に接続されている。トランジスタ１２ｂのエミッタは、電流源１２ｄの一端に電気的に接続されている。電流源１２ｃは、定電流源であって、電流源１２ｃの他端は接地電位に接続されている。電流源１２ｄは、定電流源であって、電流源１２ｄの他端は接地電位に接続されている。
【００３４】
トランジスタ１２ａ及び電流源１２ｃは、エミッタフォロワ回路部を構成している。この回路部は、逆相成分ＶｉｎＮを受けて、逆相成分ＶｉｎＮの電圧レベルを低電圧側にシフトし、電圧レベルがシフトされた逆相成分ＶｉｎＮを逆相成分Ｖ１Ｎとして遅延調整回路１３に出力する。トランジスタ１２ｂ及び電流源１２ｄは、エミッタフォロワ回路部を構成している。この回路部は、正相成分ＶｉｎＰを受けて、正相成分ＶｉｎＰの電圧レベルを低電圧側にシフトし、電圧レベルがシフトされた正相成分ＶｉｎＰを正相成分Ｖ１Ｐとして遅延調整回路１３に出力する。
【００３５】
遅延調整回路１３は、差動信号Ｖ１の電圧レベルに応じた遅延量で差動信号Ｖ１を遅延させることによって、差動信号Ｖ２（第２差動信号）を生成する回路である。差動信号Ｖ２は、正相成分Ｖ２Ｐと逆相成分Ｖ２Ｎとを有する。差動信号Ｖ２は、差動信号Ｖ１と同じ振幅を有するＰＡＭ４信号であり、差動信号Ｖ１と同様に、Ｌｅｖｅｌ−０〜３の４つの電圧レベル（論理レベル）を含む。
【００３６】
遅延調整回路１３は、正相入力端子Ｔ１３ａと、逆相入力端子Ｔ１３ｂと、正相出力端子Ｔ１３ｃと、逆相出力端子Ｔ１３ｄと、を有する。正相入力端子Ｔ１３ａは、トランジスタ１２ｂのエミッタに電気的に接続されており、正相入力端子Ｔ１３ａには、差動信号Ｖ１の正相成分Ｖ１Ｐが入力される。逆相入力端子Ｔ１３ｂは、トランジスタ１２ａのエミッタに電気的に接続されており、逆相入力端子Ｔ１３ｂには、差動信号Ｖ１の逆相成分Ｖ１Ｎが入力される。正相出力端子Ｔ１３ｃは、差動信号Ｖ２の正相成分Ｖ２Ｐを差動回路１５に出力する。逆相出力端子Ｔ１３ｄは、差動信号Ｖ２の逆相成分Ｖ２Ｎを差動回路１５に出力する。
【００３７】
遅延調整回路１３は、例えば、抵抗素子３１（第２抵抗素子）と、抵抗素子３２（第１抵抗素子）と、コンデンサ３３（第１コンデンサ）と、コンデンサ３４（第２コンデンサ）と、リミットアンプ３５（第３差動増幅回路）と、を備える。抵抗素子３１は、逆相入力端子Ｔ１３ｂと逆相出力端子Ｔ１３ｄとの間に電気的に接続される。抵抗素子３２は、正相入力端子Ｔ１３ａと正相出力端子Ｔ１３ｃとの間に電気的に接続される。抵抗素子３１，３２の抵抗値は、例えば、５Ω〜５０Ωである。
【００３８】
リミットアンプ３５は、入力動作範囲ＶＲｉｎ（図４参照）内でリミット動作する。つまり、リミットアンプ３５は、差動信号Ｖ１の電圧レベルが入力動作範囲ＶＲｉｎ内であるときに非飽和動作（線形増幅）を行うとともに、差動信号Ｖ１の電圧レベルが入力動作範囲ＶＲｉｎ外であるときに飽和動作を行う。入力動作範囲ＶＲｉｎは、電圧ＶＬ（第１電圧）から電圧ＶＨ（第２電圧）までの範囲である。電圧ＶＬは、Ｌｅｖｅｌ−０よりも大きくＬｅｖｅｌ−１よりも小さい。電圧ＶＨは、Ｌｅｖｅｌ−２よりも大きくＬｅｖｅｌ−３よりも小さい。入力動作範囲ＶＲｉｎは、例えば、差動信号Ｖ１の最大振幅に対して所定の割合で設定される。差動信号Ｖ１の最大振幅は、Ｌｅｖｅｌ−３の電圧レベルとＬｅｖｅｌ−０の電圧レベルとの差である。入力動作範囲ＶＲｉｎは、例えば、差動信号Ｖ１の平均電圧を中心として、差動信号Ｖ１の最大振幅の３０％〜７０％に設定される。例えば、差動信号Ｖ１の電圧レベルについて、Ｌｅｖｅｌ−０を０％、Ｌｅｖｅｌ−３を１００％としたときに、平均電圧Ｖａは５０％であり、電圧ＶＬは１５〜３５％、電圧ＶＨは６５〜８５％となる。ここで、電圧ＶＨ，ＶＬは、ＶＨ−Ｖａ＝Ｖａ−ＶＬを満たすように設定される。
【００３９】
リミットアンプ３５の利得（差動電圧利得）は、２〜２０程度である。リミットアンプ３５は、非反転入力端子３５ａと、反転入力端子３５ｂと、非反転出力端子３５ｃと、反転出力端子３５ｄと、を有する。非反転入力端子３５ａは、抵抗素子３１と逆相出力端子Ｔ１３ｄとの間に電気的に接続されている。反転入力端子３５ｂは、抵抗素子３２と正相出力端子Ｔ１３ｃとの間に電気的に接続されている。非反転出力端子３５ｃは、コンデンサ３４を介して反転入力端子３５ｂに電気的に接続されている。つまり、コンデンサ３４は、非反転出力端子３５ｃと反転入力端子３５ｂとの間を負帰還で接続する。反転出力端子３５ｄは、コンデンサ３３を介して非反転入力端子３５ａに電気的に接続されている。つまり、コンデンサ３３は、反転出力端子３５ｄと非反転入力端子３５ａとの間を負帰還で接続する。コンデンサ３３，３４の容量値は、例えば、５ｆＦ〜５０ｆＦである。
【００４０】
電流源１４は、直流電流Ｉｄｃ１を供給する回路である。電流源１４は、直流電流Ｉｄｃ１を差動回路１５に供給する。
【００４１】
差動回路１５は、正相成分Ｖ２Ｐと逆相成分Ｖ２Ｎとの差に応じて直流電流Ｉｄｃ１を電流信号Ｉｃ１（第１電流信号）と電流信号Ｉｃ２（第２電流信号）とに分配する回路である。つまり、差動回路１５は、正相成分Ｖ２Ｐと逆相成分Ｖ２Ｎとの差に応じて直流電流Ｉｄｃ１を２つに分配して、差動電流信号（電流信号Ｉｃ１及び電流信号Ｉｃ２）を生成する。差動回路１５は、トランジスタ１５ａ（第１トランジスタ）と、トランジスタ１５ｂ（第２トランジスタ）と、トランジスタ１５ｃ（第３トランジスタ）と、トランジスタ１５ｄ（第４トランジスタ）と、抵抗素子１５ｅと、抵抗素子１５ｆと、を備える。
【００４２】
トランジスタ１５ａ〜１５ｄは、例えばＮＰＮ型バイポーラトランジスタである。バイポーラトランジスタとして、ヘテロ接合バイポーラトランジスタが用いられてもよい。トランジスタ１５ａ，１５ｂは、スイッチング用のトランジスタである。スイッチング用のトランジスタとは、例えばそのトランジスタによって増幅される信号が必要とする周波数帯域の上限値よりも高い遮断周波数を有する、高周波特性の良好なトランジスタである。トランジスタ１５ａのベースは、遅延調整回路１３の逆相出力端子Ｔ１３ｄに電気的に接続されており、トランジスタ１５ａのベースには、逆相成分Ｖ２Ｎが入力される。トランジスタ１５ａのエミッタは、抵抗素子１５ｅを介して電流源１４に電気的に接続されている。トランジスタ１５ａのコレクタは、トランジスタ１５ｃのエミッタに電気的に接続されており、電流信号Ｉｃ１を出力する。トランジスタ１５ｂのベースは、遅延調整回路１３の正相出力端子Ｔ１３ｃに電気的に接続されており、トランジスタ１５ｂのベースには、正相成分Ｖ２Ｐが入力される。トランジスタ１５ｂのエミッタは、抵抗素子１５ｆを介して電流源１４に電気的に接続されている。トランジスタ１５ｂのコレクタは、トランジスタ１５ｄのエミッタに電気的に接続されており、電流信号Ｉｃ２を出力する。トランジスタ１５ａ，１５ｂは、同じ電気的特性を有していてもよく、同じ電気的特性を有するようにするために同じトランジスタ構造によって形成されていてもよい。さらに、トランジスタ１５ａ，１５ｂは、１つの半導体チップ上に同じ半導体プロセスで製造されてもよい。
【００４３】
トランジスタ１５ｃ，１５ｄは、カスコードトランジスタである。トランジスタ１５ｃのベースは、端子Ｔｄｃ２に電気的に接続されており、トランジスタ１５ｃのベースには、ＤＣ電位Ｖｄｃ２が印加される。トランジスタ１５ｃのコレクタは、負荷回路１６に電気的に接続されるとともに、端子Ｔｏｕｔｐに電気的に接続されている。トランジスタ１５ｄのベースは、端子Ｔｄｃ２に電気的に接続されており、トランジスタ１５ｄのベースには、ＤＣ電位Ｖｄｃ２が印加される。トランジスタ１５ｄのコレクタは、負荷回路１６に電気的に接続されるとともに、端子Ｔｏｕｔｎに電気的に接続されている。トランジスタ１５ｃ，１５ｄは、同じ電気的特性を有していてもよく、同じ電気的特性を有するようにするために同じトランジスタ構造によって形成されていてもよい。さらに、トランジスタ１５ｃ，１５ｄは、１つの半導体チップ上に同じ半導体プロセスで製造されてもよい。
【００４４】
抵抗素子１５ｅ，１５ｆは、線形動作のための抵抗素子である。抵抗素子１５ｅにより、トランジスタ１５ａのエミッタ電流がオフしない領域で、トランジスタ１５ａが動作する。同様に、抵抗素子１５ｆにより、トランジスタ１５ｂのエミッタ電流がオフしない領域で、トランジスタ１５ｂが動作する。抵抗素子１５ｅ，１５ｆの抵抗値を大きくすると、差動信号Ｖ２に対する差動出力信号Ｖｏｕｔの差動電圧利得は減少し、抵抗素子１５ｅ，１５ｆの抵抗値を小さくすると、差動信号Ｖ２に対する差動出力信号Ｖｏｕｔの差動電圧利得は増加する。抵抗素子１５ｅ，１５ｆの抵抗値を適切な大きさに設定することで、差動信号Ｖ２の増加に対して差動出力信号Ｖｏｕｔが飽和するのを防ぐことができる。抵抗素子１５ｅ，１５ｆの抵抗値は互いに同じ値（この値をＲＥＰＢと表すことにする）に設定してもよい。なお、差動回路１５では、トランジスタ１５ｃ、トランジスタ１５ａ、及び抵抗素子１５ｅには、電流信号Ｉｃ１が流れる。トランジスタ１５ｄ、トランジスタ１５ｂ、及び抵抗素子１５ｆには、電流信号Ｉｃ２が流れる。
【００４５】
負荷回路１６は、差動電流信号（電流信号Ｉｃ１及び電流信号Ｉｃ２）を差動出力信号Ｖｏｕｔに変換する回路である。負荷回路１６は、負荷抵抗素子１６ａ（第１負荷抵抗素子）と、負荷抵抗素子１６ｂ（第２負荷抵抗素子）と、を備える。負荷抵抗素子１６ａの一端はトランジスタ１５ｃのコレクタに電気的に接続されている。負荷抵抗素子１６ａの他端は、補償回路１７に電気的に接続されている。負荷抵抗素子１６ａは、電流信号Ｉｃ１に基づいて差動出力信号Ｖｏｕｔの正相成分ＶｏｕｔＰを生成する。本実施形態では、負荷抵抗素子１６ａは、電流信号Ｉｃ１を正相成分ＶｏｕｔＰに変換する。具体的には、電流信号Ｉｃ１が負荷抵抗素子１６ａに流れることによって生じるトランジスタ１５ｃのコレクタ電位が正相成分ＶｏｕｔＰとして端子Ｔｏｕｔｐから出力される。
【００４６】
例えば、電流信号Ｉｃ１がゼロのとき、正相成分ＶｏｕｔＰの電圧レベルは上限値ＶｌｉｍｉｔＨとなり、ＶｌｉｍｉｔＨ＝ＶＣＣとなる。また、電流信号Ｉｃ１の電流値が、直流電流Ｉｄｃ１の値に等しいとき、正相成分ＶｏｕｔＰの電圧レベルは下限値ＶｌｉｍｉｔＬとなり、ＶｌｉｍｉｔＬ＝ＶＣＣ−Ｉｄｃ１×ＲＬとなる。ここで、ＲＬは負荷抵抗素子１６ａの抵抗値を表す。正相成分ＶｏｕｔＰの電圧レベルが上限値ＶｌｉｍｉｔＨあるいは下限値ＶｌｉｍｉｔＬに達すると、正相成分ＶｏｕｔＰは飽和する。したがって、差動入力信号Ｖｉｎの変化に対して正相成分ＶｏｕｔＰの電圧レベルが常に線形で変化するようにするために、下限値ＶｌｉｍｉｔＬより大きく、かつ、上限値ＶｌｉｍｉｔＨより小さくなるように、直流電流Ｉｄｃ１及び抵抗値ＲＬ，ＲＥＰＢが設定される。
【００４７】
負荷抵抗素子１６ｂの一端はトランジスタ１５ｄのコレクタに電気的に接続されている。負荷抵抗素子１６ｂの他端は、補償回路１７に電気的に接続されている。負荷抵抗素子１６ｂは、電流信号Ｉｃ２に基づいて差動出力信号Ｖｏｕｔの逆相成分ＶｏｕｔＮを生成する。本実施形態では、負荷抵抗素子１６ｂは、電流信号Ｉｃ２を逆相成分ＶｏｕｔＮに変換する。具体的には、電流信号Ｉｃ２が負荷抵抗素子１６ｂに流れることによって生じるトランジスタ１５ｄのコレクタ電位が逆相成分ＶｏｕｔＮとして端子Ｔｏｕｔｎから出力される。
【００４８】
例えば、電流信号Ｉｃ２がゼロのとき、逆相成分ＶｏｕｔＮの電圧レベルは上述の上限値ＶｌｉｍｉｔＨとなる。また、電流信号Ｉｃ２の電流値が、直流電流Ｉｄｃ１の値に等しいとき、逆相成分ＶｏｕｔＮの電圧レベルは上述の下限値ＶｌｉｍｉｔＬとなる。逆相成分ＶｏｕｔＮの電圧レベルが上限値ＶｌｉｍｉｔＨあるいは下限値ＶｌｉｍｉｔＬに達すると、逆相成分ＶｏｕｔＮは飽和する。正相成分ＶｏｕｔＰと逆相成分ＶｏｕｔＮとは互いに相補信号であり、正相成分ＶｏｕｔＰの線形動作について定められた上述の直流電流Ｉｄｃ１及び抵抗値ＲＬ，ＲＥＰＢに対して、逆相成分ＶｏｕｔＮの電圧レベルは下限値ＶｌｉｍｉｔＬより大きく、かつ、上限値ＶｌｉｍｉｔＨより小さい値となる。
【００４９】
補償回路１７は、抵抗素子１５ｅ，１５ｆ及び遅延調整回路１３によって低下したプリバッファ回路１０の動作帯域を補償する回路である。具体的には、補償回路１７は、プリバッファ回路１０の高周波特性を改善するために設けられる。補償回路１７は、インダクタ１７ａ（第１インダクタ）と、インダクタ１７ｂ（第２インダクタ）と、を備える。インダクタ１７ａ，１７ｂは、例えば、配線によって構成されている。インダクタ１７ａは、負荷抵抗素子１６ａと直列に接続されている。つまり、インダクタ１７ａの一端は負荷抵抗素子１６ａの他端に電気的に接続されている。インダクタ１７ａの他端は、電源電圧ＶＣＣを供給する電源配線に電気的に接続されている。インダクタ１７ｂは、負荷抵抗素子１６ｂと直列に接続されている。つまり、インダクタ１７ｂの一端は負荷抵抗素子１６ｂの他端に電気的に接続されている。インダクタ１７ｂの他端は、電源電圧ＶＣＣを供給する電源配線に電気的に接続されている。インダクタ１７ａ，１７ｂのインダクタンスは、プリバッファ回路１０の動作帯域（周波数帯域）を確保可能なように設定される。例えば、インダクタ１７ａ及びインダクタ１７ｂを適切な値に設定することによって、動作帯域の上限周波数をピーキングによって高周波側に伸ばし、動作帯域を広げることができる。
【００５０】
次に、リミットアンプ３５の回路構成例について説明する。図５は、図３に示されたリミットアンプの回路構成の一例を示す図である。図５に示されるように、リミットアンプ３５は、電流源５１と、トランジスタ５２と、トランジスタ５３と、抵抗素子５４と、抵抗素子５５と、抵抗素子５６と、抵抗素子５７と、を備える。
【００５１】
電流源５１は、直流電流を供給する回路である。電流源５１によって供給される直流電流の電流値は、例えば、０．５ｍＡ〜５ｍＡである。トランジスタ５２，５３は、例えばＮＰＮ型バイポーラトランジスタである。バイポーラトランジスタとして、ヘテロ接合バイポーラトランジスタが用いられてもよい。バイポーラトランジスタとして、ヘテロ接合バイポーラトランジスタが用いられてもよい。トランジスタ５２のベースは、非反転入力端子３５ａに電気的に接続されている。トランジスタ５２のエミッタは、抵抗素子５４を介して電流源５１に電気的に接続されている。トランジスタ５２のコレクタは、抵抗素子５６を介して電源電圧ＶＣＣを供給する電源配線に電気的に接続されるとともに、反転出力端子３５ｄに電気的に接続されている。トランジスタ５３のベースは、反転入力端子３５ｂに電気的に接続されている。トランジスタ５３のエミッタは、抵抗素子５５を介して電流源５１に電気的に接続されている。トランジスタ５３のコレクタは、抵抗素子５７を介して電源電圧ＶＣＣを供給する電源配線に電気的に接続されるとともに、非反転出力端子３５ｃに電気的に接続されている。トランジスタ５２，５３は、同じ電気的特性を有していてもよく、同じ電気的特性を有するようにするために同じトランジスタ構造によって形成されていてもよい。さらに、トランジスタ５２，５３は、１つの半導体チップ上に同じ半導体プロセスで製造されてもよい。
【００５２】
抵抗素子５４，５５は、エミッタ負荷抵抗素子であり、抵抗素子５４，５５の抵抗値は、例えば、１Ω〜５０Ωである。なお、抵抗素子５４，５５の抵抗値は、リミットアンプ３５が入力動作範囲ＶＲｉｎ内でリミット動作（飽和動作）するように設定される。抵抗素子５６，５７は、負荷抵抗素子であり、抵抗素子５６，５７の抵抗値は、例えば、５０Ω〜５００Ωである。抵抗素子５６，５７の抵抗値は、同じ値に設定されてもよい。
【００５３】
図６は、図３に示されたリミットアンプの回路構成の別の例を示す図である。図６に示されるように、リミットアンプ３５は、さらにエミッタフォロワ回路５８を備えてもよい。エミッタフォロワ回路５８は、トランジスタ５８ａと、トランジスタ５８ｂと、電流源５８ｃと、電流源５８ｄと、を備える。
【００５４】
トランジスタ５８ａ，５８ｂは、例えばＮＰＮ型バイポーラトランジスタである。バイポーラトランジスタとして、ヘテロ接合バイポーラトランジスタが用いられてもよい。トランジスタ５８ａのベースは、トランジスタ５２のコレクタに電気的に接続されている。トランジスタ５８ａのコレクタは、電源電圧ＶＣＣを供給する電源配線に電気的に接続されている。トランジスタ５８ａのエミッタは、電流源５８ｃに電気的に接続されるとともに、反転出力端子３５ｄに電気的に接続されている。トランジスタ５８ｂのベースは、トランジスタ５３のコレクタに電気的に接続されている。トランジスタ５８ｂのコレクタは、電源電圧ＶＣＣを供給する電源配線に電気的に接続されている。トランジスタ５８ｂのエミッタは、電流源５８ｄに電気的に接続されるとともに、非反転出力端子３５ｃに電気的に接続されている。電流源５８ｃ，５８ｄは、定電流源であり、電流源５８ｃ，５８ｄによって供給される電流の電流値は、例えば、０．３ｍＡ〜３ｍＡである。トランジスタ５８ａ，５８ｂは、同じ電気的特性を有していてもよく、同じ電気的特性を有するようにするために同じトランジスタ構造によって形成されていてもよい。さらに、トランジスタ５８ａ，５８ｂは、１つの半導体チップ上に同じ半導体プロセスで製造されてもよい。また、電流源５８ｃ，５８ｄの電流値は同じ値に設定されてもよい。
【００５５】
次に、出力バッファ回路２０の回路構成を説明する。図７は、図２に示された出力バッファ回路の回路構成を示す図である。図７に示されるように、出力バッファ回路２０は、端子Ｔｉｎｘｐと、端子Ｔｉｎｘｎと、端子Ｔｏｕｔｘｐと、端子Ｔｏｕｔｘｎと、端子Ｔｄｃ３と、端子Ｔｍと、を有する。端子Ｔｉｎｘｐは、端子Ｔｏｕｔｐに電気的に接続されており、端子Ｔｉｎｘｐには、正相成分ＶｏｕｔＰが入力される。端子Ｔｉｎｘｎは、端子Ｔｏｕｔｎに電気的に接続されており、端子Ｔｉｎｘｎには、逆相成分ＶｏｕｔＮが入力される。端子Ｔｏｕｔｘｐは、正相成分ＶｄＰを光変調器３に出力する。端子Ｔｏｕｔｘｎは、逆相成分ＶｄＮを光変調器３に出力する。ただし、光変調器３を単相信号で駆動する場合は、正相信号ＶｄＰあるいは逆相成分ＶｄＮのいずれか一方を光変調器３に出力し、他方は終端抵抗に電気的に接続されてもよい。端子Ｔｄｃ３には、光変調器駆動回路４内部で生成されたＤＣ電位Ｖｄｃ３（バイアス電圧）が供給される。端子Ｔｍには、調整信号Ｖｍが供給される。
【００５６】
出力バッファ回路２０は、エミッタフォロワ回路２１と、電流源２２と、差動回路２３と、負荷回路２４と、補償回路２５と、を備える。
【００５７】
エミッタフォロワ回路２１は、差動出力信号Ｖｏｕｔの電圧レベルを低電圧側にシフトさせることによって、差動信号Ｖ３を生成する回路である。差動信号Ｖ３は、正相成分Ｖ３Ｐと逆相成分Ｖ３Ｎとを有する。差動信号Ｖ３は、ＰＡＭ４信号であり、差動信号Ｖ１と同様に、Ｌｅｖｅｌ−０〜３の４つの電圧レベル（論理レベル）を含む。エミッタフォロワ回路２１は、トランジスタ２１ａと、トランジスタ２１ｂと、電流源２１ｃと、電流源２１ｄと、を備える。
【００５８】
トランジスタ２１ａ，２１ｂは、例えばＮＰＮ型バイポーラトランジスタである。バイポーラトランジスタとして、ヘテロ接合バイポーラトランジスタが用いられてもよい。トランジスタ２１ａのベースは、端子Ｔｉｎｘｎに電気的に接続されており、トランジスタ２１ａのベースには逆相成分ＶｏｕｔＮが入力される。トランジスタ２１ａのコレクタは、電源電圧ＶＣＣを供給する電源配線に電気的に接続されている。トランジスタ２１ａのエミッタは、電流源２１ｃの一端に電気的に接続されている。トランジスタ２１ｂのベースは、端子Ｔｉｎｘｐに電気的に接続されており、トランジスタ２１ｂのベースには正相成分ＶｏｕｔＰが入力される。トランジスタ２１ｂのコレクタは、電源電圧ＶＣＣを供給する電源配線に電気的に接続されている。トランジスタ２１ｂのエミッタは、電流源２１ｄの一端に電気的に接続されている。電流源２１ｃは、定電流源であって、電流源２１ｃの他端は接地電位に接続されている。電流源２１ｄは、定電流源であって、電流源２１ｄの他端は接地電位に接続されている。
【００５９】
トランジスタ２１ａ及び電流源２１ｃは、エミッタフォロワ回路部を構成している。この回路部は、逆相成分ＶｏｕｔＮを受けて、逆相成分ＶｏｕｔＮの電圧レベルを低電圧側にシフトし、電圧レベルがシフトされた逆相成分ＶｏｕｔＮを逆相成分Ｖ３Ｎとして差動回路２３に出力する。トランジスタ２１ｂ及び電流源２１ｄは、エミッタフォロワ回路部を構成している。この回路部は、正相成分ＶｏｕｔＰを受けて、正相成分ＶｏｕｔＰの電圧レベルを低電圧側にシフトし、電圧レベルがシフトされた正相成分ＶｏｕｔＰを正相成分Ｖ３Ｐとして差動回路２３に出力する。
【００６０】
電流源２２は、直流電流Ｉｄｃ２を供給する可変電流源である。直流電流Ｉｄｃ２の電流値は、端子Ｔｍに供給される調整信号Ｖｍによって設定される。電流源２２は、直流電流Ｉｄｃ２を差動回路２３に供給する。
【００６１】
差動回路２３は、正相成分Ｖ３Ｐと逆相成分Ｖ３Ｎとの差に応じて直流電流Ｉｄｃ２を電流信号Ｉｃ３と電流信号Ｉｃ４とに分配する回路である。つまり、差動回路２３は、正相成分Ｖ３Ｐと逆相成分Ｖ３Ｎとの差に応じて直流電流Ｉｄｃ２を２つに分配して、差動電流信号（電流信号Ｉｃ３及び電流信号Ｉｃ４）を生成する。差動回路２３は、トランジスタ２３ａと、トランジスタ２３ｂと、トランジスタ２３ｃと、トランジスタ２３ｄと、抵抗素子２３ｅと、抵抗素子２３ｆと、コンデンサ２３ｇと、を備える。
【００６２】
トランジスタ２３ａ〜２３ｄは、例えばＮＰＮ型バイポーラトランジスタである。バイポーラトランジスタとして、ヘテロ接合バイポーラトランジスタが用いられてもよい。トランジスタ２３ａ，２３ｂは、スイッチング用のトランジスタである。トランジスタ２３ａ，２３ｂは、一対で使用されるため、同じ電気的特性を有していてもよい。そのため、トランジスタ２３ａ，２３ｂは、同じ材料によって形成された同じ構造を有していてもよい。トランジスタ２３ａのベースは、トランジスタ２１ａのエミッタに電気的に接続されており、トランジスタ２３ａのベースには、逆相成分Ｖ３Ｎが入力される。トランジスタ２３ａのエミッタは、抵抗素子２３ｅを介して電流源２２に電気的に接続されている。トランジスタ２３ａのコレクタは、トランジスタ２３ｃのエミッタに電気的に接続されており、電流信号Ｉｃ３を出力する。トランジスタ２３ｂのベースは、トランジスタ２１ｂのエミッタに電気的に接続されており、トランジスタ２３ｂのベースには、正相成分Ｖ３Ｐが入力される。トランジスタ２３ｂのエミッタは、抵抗素子２３ｆを介して電流源２２に電気的に接続されている。トランジスタ２３ｂのコレクタは、トランジスタ２３ｄのエミッタに電気的に接続されており、電流信号Ｉｃ４を出力する。
【００６３】
トランジスタ２３ｃ，２３ｄは、カスコードトランジスタである。トランジスタ２３ｃのベースは、端子Ｔｄｃ３に電気的に接続されており、トランジスタ２３ｃのベースには、ＤＣ電位Ｖｄｃ３が印加される。トランジスタ２３ｃのコレクタは、負荷回路２４に電気的に接続されるとともに、端子Ｔｏｕｔｘｐに電気的に接続されている。トランジスタ２３ｄのベースは、端子Ｔｄｃ３に電気的に接続されており、トランジスタ２３ｄのベースには、ＤＣ電位Ｖｄｃ３が印加される。トランジスタ２３ｄのコレクタは、負荷回路２４に電気的に接続されるとともに、端子Ｔｏｕｔｘｎに電気的に接続されている。トランジスタ２３ｃ，２３ｄは、トランジスタ２３ａ，２３ｂのコレクタの電位をＤＣ電位Ｖｄｃ３に応じて一定値に保つことによりトランジスタ２３ａ，２３ｂのスイッチング動作を高速化する。トランジスタ２３ｃ，２３ｄは、同じ電気的特性を有していてもよい。そのため、トランジスタ２３ｃ，２３ｄは、同じ材料によって形成された同じ構造を有していてもよい。
【００６４】
抵抗素子２３ｅ，２３ｆは、線形動作のための抵抗素子である。抵抗素子２３ｅにより、トランジスタ２３ａのエミッタ電流がオフしない領域で、トランジスタ２３ａが動作する。同様に、抵抗素子２３ｆにより、トランジスタ２３ｂのエミッタ電流がオフしない領域で、トランジスタ２３ｂが動作する。言い換えると、抵抗素子２３ｅ及び抵抗素子２３ｆの抵抗値を大きくすると、差動信号Ｖ３を差動回路２３によって増幅して駆動信号Ｖｄを生成するときの差動電圧利得は減少し、差動信号Ｖ３に対する線形増幅領域が広くなる。抵抗素子２３ｅの抵抗値は、抵抗素子２３ｆの抵抗値と同じであってもよい。なお、差動回路２３では、トランジスタ２３ｃ、トランジスタ２３ａ、及び抵抗素子２３ｅには、電流信号Ｉｃ３が流れる。トランジスタ２３ｄ、トランジスタ２３ｂ、及び抵抗素子２３ｆには、電流信号Ｉｃ４が流れる。コンデンサ２３ｇは、出力バッファ回路２０の高周波特性を改善するための容量素子である。コンデンサ２３ｇは、例えば、半導体チップ上で２つの配線層によって平行平板を形成することで構成されている。コンデンサ２３ｇの一端はトランジスタ２３ａのエミッタに電気的に接続され、コンデンサ２３ｇの他端はトランジスタ２３ｂのエミッタに電気的に接続される。
【００６５】
負荷回路２４は、差動電流信号（電流信号Ｉｃ３及び電流信号Ｉｃ４）を駆動信号Ｖｄに変換する回路である。負荷回路２４は、負荷抵抗素子２４ａと、負荷抵抗素子２４ｂと、を備える。負荷抵抗素子２４ａの一端はトランジスタ２３ｃのコレクタに電気的に接続されている。負荷抵抗素子２４ａの他端は、補償回路２５に電気的に接続されている。負荷抵抗素子２４ａは、電流信号Ｉｃ３に基づいて駆動信号Ｖｄの正相成分ＶｄＰを生成する。本実施形態では、負荷抵抗素子２４ａは、電流信号Ｉｃ３を正相成分ＶｄＰに変換する。具体的には、電流信号Ｉｃ３が負荷抵抗素子２４ａに流れることによって生じるトランジスタ２３ｃのコレクタ電位が正相成分ＶｄＰとして端子Ｔｏｕｔｘｐから出力される。
【００６６】
負荷抵抗素子２４ｂの一端はトランジスタ２３ｄのコレクタに電気的に接続されている。負荷抵抗素子２４ｂの他端は、補償回路２５に電気的に接続されている。負荷抵抗素子２４ｂは、電流信号Ｉｃ４に基づいて駆動信号Ｖｄの逆相成分ＶｄＮを生成する。本実施形態では、負荷抵抗素子２４ｂは、電流信号Ｉｃ４を逆相成分ＶｄＮに変換する。具体的には、電流信号Ｉｃ４が負荷抵抗素子２４ｂに流れることによって生じるトランジスタ２３ｄのコレクタ電位が逆相成分ＶｄＮとして端子Ｔｏｕｔｘｎから出力される。
【００６７】
補償回路２５は、抵抗素子２３ｅ，２３ｆによって低下した出力バッファ回路２０の動作帯域を補償する回路である。具体的には、補償回路２５は、ピーキングによって特定の高周波領域において差動電圧利得を増加させて出力バッファ回路２０の高周波特性を改善するために設けられる。補償回路２５は、インダクタ２５ａと、インダクタ２５ｂと、を備える。インダクタ２５ａ，２５ｂは、例えば、半導体チップ上で配線によって構成されている。インダクタ２５ａは、負荷抵抗素子２４ａと直列に接続されている。つまり、インダクタ２５ａの一端は負荷抵抗素子２４ａの他端に電気的に接続されている。インダクタ２５ａの他端は、電源電圧ＶＣＣを供給する電源配線に電気的に接続されている。インダクタ２５ｂは、負荷抵抗素子２４ｂと直列に接続されている。つまり、インダクタ２５ｂの一端は負荷抵抗素子２４ｂの他端に電気的に接続されている。インダクタ２５ｂの他端は、電源電圧ＶＣＣを供給する電源配線に電気的に接続されている。インダクタ２５ａ，２５ｂのインダクタンスは、出力バッファ回路２０の動作帯域（周波数帯域）を確保可能なように設定される。
【００６８】
次に、出力バッファ回路２０が有する主な時定数を説明する。図８の（ａ）は、図７に示された出力バッファ回路の単相側の回路構成を示す等価回路である。図８の（ｂ）は、スイッチング用のトランジスタが有する時定数を説明するための図である。図８の（ｃ）は、カスコードトランジスタが有する時定数を説明するための図である。なお、出力バッファ回路２０の差動回路構成が左右対称であることから、図８の（ａ）には、片方の単相側の回路構成が示されている。エミッタ電位ＶＥは、時定数τＥを有する。時定数τＥは、エミッタ抵抗ＲＥとエミッタ容量ＣＥとによって構成されるローパスフィルタの時定数であり、式（１）で表される。伝達関数Ｔ（ｓ）は、時定数τＥを用いて式（２）で表される。
【数１】
2020122872.tif 000003
【数２】
2020122872.tif 000004
【００６９】
図８の（ｂ）に示されるように、トランジスタ２３ａ，２３ｂのエミッタ容量ＣＥは、コンデンサ２３ｇの容量Ｃ１を用いて、式（３）で表される。
【数３】
2020122872.tif 000005
【００７０】
図８の（ｃ）に示されるように、トランジスタ２３ｃ，２３ｄのエミッタ容量ＣＥは、式（４）で表される。
【数４】
2020122872.tif 000006
【００７１】
ここで、出力バッファ回路２０では、トランジスタ２３ａ〜２３ｄのエミッタ電流ＩＥは、飽和電流ＩＳと、ベース−エミッタ間電圧ＶＢＥと、熱電圧ＶＦと、を用いて式（５）で表される。
【数５】
2020122872.tif 000007
【００７２】
また、熱電圧ＶＦは、ボルツマン定数ｋ、絶対温度Ｔ、及び電子の電荷ｑを用いて、式（６）で表される。
【数６】
2020122872.tif 000008
【００７３】
式（５）を変形することで、ベース−エミッタ間電圧ＶＢＥは、式（７）で表される。
【数７】
2020122872.tif 000009
【００７４】
トランジスタ２３ａ〜２３ｄの（真性）エミッタ抵抗ＲＥは、トランジスタ２３ａ〜２３ｄのダイオード部の微分抵抗であるので、式（８）で表される。
【数８】
2020122872.tif 000010
【００７５】
式（８）によれば、トランジスタ２３ａ〜２３ｄのエミッタ抵抗ＲＥは、エミッタ電流ＩＥに反比例する。このため、エミッタ電流ＩＥが減少すると、エミッタ抵抗ＲＥは増加する。したがって、トランジスタ２３ａ〜２３ｄの時定数τＥはそれぞれのエミッタ電流ＩＥの減少に伴い増加する。
【００７６】
次に、比較例に係る光変調器駆動回路と比較しながら、光変調器駆動回路４の作用効果を説明する。図９の（ａ）は、図２に示されたプリバッファ回路から出力される差動出力信号の一例を示す図である。図９の（ｂ）は、比較例に係るプリバッファ回路から出力される差動出力信号の一例を示す図である。図１０の（ａ）は、図２に示された光変調器駆動回路から出力される駆動信号の一例を示す図である。図１０の（ｂ）は、比較例に係る光変調器駆動回路から出力される駆動信号の一例を示す図である。
【００７７】
比較例に係る光変調器駆動回路は、プリバッファ回路が遅延調整回路１３を備えていない点において、光変調器駆動回路４と主に相違する。つまり、比較例に係るプリバッファ回路では、エミッタフォロワ回路１２によって生成された差動信号Ｖ１が差動信号Ｖ２として差動回路１５に供給される。光変調器駆動回路４では、遅延調整回路１３の追加による帯域の低下を補償するために、プリバッファ回路１０のインダクタ１７ａ，１７ｂのインダクタンスは、比較例に係るプリバッファ回路のインダクタ１７ａ，１７ｂのインダクタンスの１．４倍に設定されている。比較例に係る光変調器駆動回路が備える出力バッファ回路は、出力バッファ回路２０と同様の回路構成を有する。
【００７８】
出力バッファ回路２０では、差動信号Ｖ３が平衡状態である場合、電流信号Ｉｃ３と電流信号Ｉｃ４とは互いに等しく、電流信号Ｉｃ３，Ｉｃ４のそれぞれは直流電流Ｉｄｃ２の半分である。つまり、Ｉｃ３＝Ｉｃ４＝０．５×Ｉｄｃ２が成立する。正相成分Ｖ３Ｐの電圧レベルがＬｅｖｅｌ−３付近である場合、つまり逆相成分Ｖ３Ｎの電圧レベルがＬｅｖｅｌ−０付近である場合、電流信号Ｉｃ３は、直流電流Ｉｄｃ２の０．１倍程度まで低下する。一方、正相成分Ｖ３Ｐの電圧レベルがＬｅｖｅｌ−０付近である場合、つまり逆相成分Ｖ３Ｎの電圧レベルがＬｅｖｅｌ−３付近である場合、電流信号Ｉｃ４は、直流電流Ｉｄｃ２の０．１倍程度まで低下する。
【００７９】
このように、正相成分Ｖ３Ｐの電圧レベルがＬｅｖｅｌ−３付近であり、逆相成分Ｖ３Ｎの電圧レベルがＬｅｖｅｌ−０付近である場合には、トランジスタ２３ａ，２３ｃのエミッタ電流ＩＥは減少するので、エミッタ抵抗ＲＥが増加し、時定数τＥも増加する。一方、正相成分Ｖ３Ｐの電圧レベルがＬｅｖｅｌ−０付近であり、逆相成分Ｖ３Ｎの電圧レベルがＬｅｖｅｌ−３付近である場合には、トランジスタ２３ｂ，２３ｄのエミッタ電流ＩＥは減少するので、エミッタ抵抗ＲＥが増加し、時定数τＥも増加する。
【００８０】
比較例に係る光変調器駆動回路のプリバッファ回路では、周波数特性が差動出力信号Ｖｏｕｔの振幅（電圧レベル）に依存しないので、図９の（ｂ）に示されるように、正相成分ＶｏｕｔＰ（逆相成分ＶｏｕｔＮ）の電圧レベルがＬｅｖｅｌ−０〜３のそれぞれに到達するタイミング（張り付きタイミング）は略同じである。上述のように、出力バッファ回路において、正相成分Ｖ３Ｐ（逆相成分Ｖ３Ｎ）の電圧レベルがＬｅｖｅｌ−０，３である場合の時定数τＥは、正相成分Ｖ３Ｐ（逆相成分Ｖ３Ｎ）の電圧レベルがＬｅｖｅｌ−１，２である場合の時定数τＥよりも大きい。このため、図１０の（ｂ）に示されるように、出力バッファ回路２０から出力される駆動信号Ｖｄの波形に歪みが生じる。
【００８１】
具体的には、駆動信号Ｖｄの正相成分ＶｄＰ（逆相成分ＶｄＮ）の電圧レベルがＬｅｖｅｌ−１，２に到達するタイミング（張り付きタイミング）と比較して、駆動信号Ｖｄの正相成分ＶｄＰ（逆相成分ＶｄＮ）の電圧レベルがＬｅｖｅｌ−０，３に到達するタイミングが遅くなる。また、正相成分ＶｄＰ（逆相成分ＶｄＮ）の電圧レベルがＬｅｖｅｌ−１，２である場合のオーバーシュートの量よりも、正相成分ＶｄＰ（逆相成分ＶｄＮ）の電圧レベルがＬｅｖｅｌ−０，３である場合のオーバーシュートの量が小さい。
【００８２】
ＰＡＭ４信号のアイパターンのレベル判定は、時間軸の１つの判定タイミングで行われることが多い。しかしながら、正相成分ＶｄＰの電圧レベルがＬｅｖｅｌ−１，２である場合の駆動信号Ｖｄの電圧方向におけるばらつきが最小となるタイミングと、正相成分ＶｄＰの電圧レベルがＬｅｖｅｌ−０，３である場合の駆動信号Ｖｄの電圧方向におけるばらつきが最小となるタイミングとが異なる。このため、１つの判定タイミングでレベル判定が行われると、Ｌｅｖｅｌ−１，２又はＬｅｖｅｌ−０，３の電圧レベルにおいて、電圧方向のばらつきが最小でなくなるので、ＳＮ比が劣化し、符号間干渉（ＩＳＩ：Inter-Symbol  Interference）が増加するおそれがある。すなわち、ランダムノイズではなく、波形の歪みによってＳＮ比の劣化が生じるおそれがある。
【００８３】
これに対し、光変調器駆動回路４では、プリバッファ回路１０が遅延調整回路１３を備えている。遅延調整回路１３の時定数τｆｉｌｔｅｒは、エミッタフォロワ回路１２の出力抵抗値ＲＥＦと、抵抗素子３１，３２の抵抗値Ｒｆ１と、リミットアンプ３５及びコンデンサ３３，３４で構成されるアンプの入力容量Ｃｆｉｌｔｅｒｉｎと、差動回路１５の入力容量Ｃｄｉｆｆｉｎと、を用いて式（９）で表される。伝達関数Ｔ（ｓ）は、時定数τｆｉｌｔｅｒを用いて式（１０）で表される。
【数９】
2020122872.tif 000011
【数１０】
2020122872.tif 000012
【００８４】
入力容量Ｃｆｉｌｔｅｒｉｎは、コンデンサ３３，３４の容量Ｃｆ１と、リミットアンプ３５の入力容量Ｃａｍｐｉｎと、リミットアンプ３５の利得Ｇａｍｐと、を用いて式（１１）で表される。
【数１１】
2020122872.tif 000013
【００８５】
式（１１）を式（９）に代入することで、式（１２）が得られる。つまり、差動信号Ｖ１の電圧レベルが入力動作範囲ＶＲｉｎ内である場合には、リミットアンプ３５は非飽和動作を行うので、その場合の時定数τｆｉｌｔｅｒ＿ｉｎｎｅｒは式（１２）で表される。
【数１２】
2020122872.tif 000014
【００８６】
一方、差動信号Ｖ１の電圧レベルが入力動作範囲ＶＲｉｎ外である場合には、リミットアンプ３５は飽和動作を行うので、利得Ｇａｍｐは０である。その場合の時定数τｆｉｌｔｅｒ＿ｏｕｔｅｒは式（１３）で表される。
【数１３】
2020122872.tif 000015
【００８７】
例えば、入力容量Ｃａｍｐｉｎ及び入力容量Ｃｄｉｆｆｉｎが７０ｆＦであり、容量Ｃｆ１が１５ｆＦであり、利得Ｇａｍｐが１０である場合、時定数τｆｉｌｔｅｒ＿ｉｎｎｅｒの容量値の合計は３０５ｆＦであり、時定数τｆｉｌｔｅｒ＿ｏｕｔｅｒの容量値の合計は、１５５ｆＦである。したがって、時定数τｆｉｌｔｅｒ＿ｏｕｔｅｒは、時定数τｆｉｌｔｅｒ＿ｉｎｎｅｒの５０％程度である。
【００８８】
時定数τｆｉｌｔｅｒ＿ｉｎｎｅｒが時定数τｆｉｌｔｅｒ＿ｏｕｔｅｒよりも大きいので、差動信号Ｖ１の電圧レベルがＬｅｖｅｌ−１，２である場合に差動信号Ｖ１に付与される遅延量は、差動信号Ｖ１の電圧レベルがＬｅｖｅｌ−０，３である場合に差動信号Ｖ１に付与される遅延量よりも大きい。これにより、プリバッファ回路１０から出力される差動出力信号Ｖｏｕｔでは、図９の（ａ）に示されるように、差動出力信号Ｖｏｕｔの正相成分ＶｏｕｔＰ（逆相成分ＶｏｕｔＮ）の電圧レベルがＬｅｖｅｌ−１，２に到達するタイミングは、差動出力信号Ｖｏｕｔの正相成分ＶｏｕｔＰ（逆相成分ＶｏｕｔＮ）の電圧レベルがＬｅｖｅｌ−０，３に到達するタイミングよりも遅くなる。
【００８９】
このように、差動入力信号Ｖｉｎ（差動出力信号Ｖｏｕｔ）の電圧レベルがＬｅｖｅｌ−０，３である場合の時定数τＥは、差動入力信号Ｖｉｎ（差動出力信号Ｖｏｕｔ）の電圧レベルがＬｅｖｅｌ−０，３である場合の時定数τＥよりも大きくなるが、時定数τｆｉｌｔｅｒ＿ｏｕｔｅｒが時定数τｆｉｌｔｅｒ＿ｉｎｎｅｒよりも小さいので、駆動信号Ｖｄでは、電圧レベルごとの遅延量の差が小さくなる。したがって、出力バッファ回路２０において生じる駆動信号Ｖｄの電圧レベルに応じた張り付きタイミングの遅延量の差が低減される。
【００９０】
図１０の（ａ）に示されるように、正相成分ＶｄＰ（逆相成分ＶｄＮ）の電圧レベルがＬｅｖｅｌ−０〜３のそれぞれに到達するタイミング（張り付きタイミング）は略同じとなるので、駆動信号Ｖｄの波形に生じる歪みが低減される。また、正相成分ＶｄＰ（逆相成分ＶｄＮ）の電圧レベルがＬｅｖｅｌ−１，２である場合のオーバーシュートの量と、正相成分ＶｄＰ（逆相成分ＶｄＮ）の電圧レベルがＬｅｖｅｌ−０，３である場合のオーバーシュートの量との差が小さくなる。その結果、１つの判定タイミングでレベル判定が行われたとしても、ＳＮ比の劣化を抑制することが可能となる。
【００９１】
なお、図１０の（ｂ）に示される駆動信号Ｖｄの波形のＳＮ比は２８．９ｄＢであり、図１０の（ａ）に示される駆動信号Ｖｄの波形のＳＮ比は３２．０ｄＢである。つまり、ＳＮ比が３．１ｄＢだけ改善された。
【００９２】
以上説明したように、光変調器駆動回路４では、差動入力信号Ｖｉｎの電圧レベルを低電圧側にシフトさせることによって差動信号Ｖ１が生成され、差動信号Ｖ１の電圧レベルに応じた遅延量で差動信号Ｖ１を遅延させることによって差動信号Ｖ２が生成される。差動信号Ｖ２の正相成分Ｖ２Ｐと差動信号Ｖ２の逆相成分Ｖ２Ｎとの差に応じて、電流源１４によって供給される直流電流Ｉｄｃ１が電流信号Ｉｃ１と電流信号Ｉｃ２とに分配され、電流信号Ｉｃ１に基づいて差動出力信号Ｖｏｕｔの正相成分ＶｏｕｔＰが生成され、電流信号Ｉｃ２に基づいて差動出力信号Ｖｏｕｔの逆相成分ＶｏｕｔＮが生成される。ここで、正相成分Ｖ２Ｐと逆相成分Ｖ２Ｎとの電圧レベルの差が大きいほど、電流信号Ｉｃ１と電流信号Ｉｃ２との分配比に差が生じ、いずれか一方の電流信号の大きさが小さくなる。そして、電流信号の大きさが小さいほど、時定数τＥは大きくなるので、差動出力信号Ｖｏｕｔの遅延量が大きくなる。つまり、差動信号Ｖ１の電圧レベルがＬｅｖｅｌ−０，３である場合の差動出力信号Ｖｏｕｔの遅延量は、差動信号Ｖ１の電圧レベルがＬｅｖｅｌ−１，２である場合の差動出力信号Ｖｏｕｔの遅延量よりも大きくなる。同様の遅延が出力バッファ回路２０でも生じ得る。
【００９３】
リミットアンプ３５は、差動信号Ｖ１の電圧レベルが入力動作範囲ＶＲｉｎ内であるときに非飽和動作を行うとともに、差動信号Ｖ１の電圧レベルが入力動作範囲ＶＲｉｎ外であるときに飽和動作を行う。このようにコンデンサ３３，３４を介して負帰還接続されたリミットアンプ３５が非飽和動作を行う場合、遅延調整回路１３の容量はリミットアンプ３５の利得分増倍される。このため、差動信号Ｖ１の電圧レベルがＬｅｖｅｌ−１，２である場合には、遅延調整回路１３の容量がリミットアンプ３５の利得分増倍されるので、遅延調整回路１３によって差動信号Ｖ１に付加される遅延量は大きくなる。一方、リミットアンプ３５が飽和動作を行う場合には、リミットアンプ３５の利得は、遅延調整回路１３の容量に反映されない。このため、差動信号Ｖ１の電圧レベルがＬｅｖｅｌ−０，３である場合には、遅延調整回路１３の容量が増倍されないので、遅延調整回路１３によって差動信号Ｖ１に付加される遅延量は小さい。したがって、差動入力信号Ｖｉｎ（差動出力信号Ｖｏｕｔ）の電圧レベルがＬｅｖｅｌ−１，２である場合と、Ｌｅｖｅｌ−０，３である場合とで、差動回路１５，２３におけるトランジスタの時定数τＥによる遅延量と、遅延調整回路１３によって付加される遅延量と、の総和が略等しくなる。その結果、差動入力信号Ｖｉｎ（差動出力信号Ｖｏｕｔ）の電圧レベルによる遅延量の差が低減されるので、波形の歪みを低減することができ、ＳＮ比（波形品質）を向上させることが可能となる。
【００９４】
Ｌｅｖｅｌ−０とＬｅｖｅｌ−３とは、差動信号Ｖ１の平均電圧（平衡状態）を中心として互いに対称である。このため、Ｌｅｖｅｌ−０に到達するタイミングとＬｅｖｅｌ−３に到達するタイミングとが略一致する。つまり、正相成分ＶｄＰの電圧レベルがＬｅｖｅｌ−０である場合の駆動信号Ｖｄの電圧方向におけるばらつきが最小となるタイミングと、正相成分ＶｄＰの電圧レベルがＬｅｖｅｌ−３である場合の駆動信号Ｖｄの電圧方向におけるばらつきが最小となるタイミングと、が略一致する。同様に、Ｌｅｖｅｌ−１とＬｅｖｅｌ−２とは、差動信号Ｖ１の平均電圧（平衡状態）を中心として互いに対称である。このため、Ｌｅｖｅｌ−１に到達するタイミングとＬｅｖｅｌ−２に到達するタイミングとが略一致する。つまり、正相成分ＶｄＰの電圧レベルがＬｅｖｅｌ−１である場合の駆動信号Ｖｄの電圧方向におけるばらつきが最小となるタイミングと、正相成分ＶｄＰの電圧レベルがＬｅｖｅｌ−２である場合の駆動信号Ｖｄの電圧方向におけるばらつきが最小となるタイミングと、が略一致する。したがって、差動入力信号Ｖｉｎ（差動出力信号Ｖｏｕｔ）の電圧レベルによる遅延量の差がさらに低減されるので、波形の歪みをさらに低減することができる。
【００９５】
差動回路１５では、トランジスタ１５ｃのベースにＤＣ電位Ｖｄｃ２が印加されているので、トランジスタ１５ｃのエミッタ電位の変動が抑制される。これにより、トランジスタ１５ａのコレクタ電位の変動が抑制される。トランジスタ１５ａのベースとコレクタとの間には浮遊容量が生じており、トランジスタ１５ａのコレクタ電位によって浮遊容量が変化する。しかしながら、トランジスタ１５ａのコレクタ電位の変動が抑制されるので、浮遊容量を介してその電位変動がトランジスタ１５ａのベースに伝達されることが抑制される。同様に、トランジスタ１５ｄのベースにＤＣ電位Ｖｄｃ２が印加されているので、トランジスタ１５ｄのエミッタ電位の変動が抑制され、トランジスタ１５ｂのコレクタ電位の変動が抑制される。これにより、トランジスタ１５ａ，１５ｂのスイッチング動作が安定化するので、差動出力信号Ｖｏｕｔを高速化することが可能となる。
【００９６】
プリバッファ回路１０は、負荷抵抗素子１６ａと直列に接続されたインダクタ１７ａと、負荷抵抗素子１６ｂと直列に接続されたインダクタ１７ｂと、を備えている。このため、インダクタ１７ａ，１７ｂのインダクタンスを調整することによって、特定の高周波領域において利得を増加させることで遅延調整回路１３による帯域の低下を補償することができる。
【００９７】
なお、本開示に係る光変調器駆動回路は上記実施形態に限定されない。
【００９８】
例えば、差動入力信号Ｖｉｎ、差動出力信号Ｖｏｕｔ、駆動信号Ｖｄ、及び光信号Ｐｏｕｔ等の各信号は、４つ以上の論理レベルを有していればよく、例えば、ＰＡＭ８、及びＰＡＭ１６等の信号であってもよい。また、その場合に、リミットアンプ３５よりも入力動作範囲が広く、または、狭く設定されたリミットアンプが用意され、リミットアンプ３５と並列に接続されてもよい。
【００９９】
プリバッファ回路１０は、入力終端回路１１を備えていなくてもよく、エミッタフォロワ回路１２を備えていなくてもよく、補償回路１７を備えていなくてもよい。
【０１００】
差動回路１５は、カスコードトランジスタ（トランジスタ１５ｃ，１５ｄ）を備えていなくてもよい。例えば、その場合には、トランジスタ１５ａのコレクタは負荷抵抗素子１６ａ及び端子ＴｏｕｔＰに電気的に接続され、トランジスタ１５ｂのコレクタは負荷抵抗素子１６ｂ及び端子ＴｏｕｔＮに電気的に接続される。同様に、差動回路２３は、カスコードトランジスタ（トランジスタ２３ｃ，２３ｄ）を備えていなくてもよい。
【０１０１】
図１１は、図２に示されたプリバッファ回路の回路構成の変形例を示す図である。図１１に示されるように、プリバッファ回路１０Ａ（第１差動増幅回路）は、遅延調整回路１３に代えて遅延調整回路１３Ａを備える点においてプリバッファ回路１０と主に相違する。遅延調整回路１３Ａは、抵抗素子３１，３２を備えていない点、及び接続箇所において遅延調整回路１３と主に相違する。
【０１０２】
遅延調整回路１３Ａは、差動回路１５の出力部と出力バッファ回路２０との間に接続される。具体的には、リミットアンプ３５の非反転入力端子３５ａは、トランジスタ１５ｃのコレクタと端子Ｔｏｕｔｐとの間に電気的に接続される。言い換えると、非反転入力端子３５ａは、負荷抵抗素子１６ａの一端と出力バッファ回路２０との間に電気的に接続される。リミットアンプ３５の反転入力端子３５ｂは、トランジスタ１５ｄのコレクタと端子Ｔｏｕｔｎとの間に電気的に接続される。言い換えると、反転入力端子３５ｂは、負荷抵抗素子１６ｂの一端と出力バッファ回路２０との間に電気的に接続される。
【０１０３】
遅延調整回路１３Ａは、差動信号Ｖ１に代えて差動出力信号Ｖｏｕｔの電圧レベルに応じた遅延量で差動出力信号Ｖｏｕｔを遅延させる回路である。差動出力信号Ｖｏｕｔは、例えば、ＰＡＭ４信号であり、差動信号Ｖ１と同様に、その順に大きくなるＬｅｖｅｌ−０〜３の４つの電圧レベル（論理レベル）を含む。Ｌｅｖｅｌ−０とＬｅｖｅｌ−３とは、差動出力信号Ｖｏｕｔの平均電圧（平衡状態）を中心として互いに対称である。Ｌｅｖｅｌ−１とＬｅｖｅｌ−２とは、差動出力信号Ｖｏｕｔの平均電圧（平衡状態）を中心として互いに対称である。例えば、Ｌｅｖｅｌ−０〜３の電圧をそれぞれＶ＿０〜Ｖ＿３とし、平均電圧をＶｂとしたときに、上述の対称性においてＶ＿３−Ｖｂ＝Ｖｂ−Ｖ＿０となり、Ｖ＿２−Ｖｂ＝Ｖｂ−Ｖ＿１となる。
【０１０４】
リミットアンプ３５は、差動出力信号Ｖｏｕｔの電圧レベルが入力動作範囲ＶＲｉｎ内であるときに非飽和動作（線形増幅）を行うとともに、差動出力信号Ｖｏｕｔの電圧レベルが入力動作範囲ＶＲｉｎ外であるときに飽和動作を行う。遅延調整回路１３Ａでは、入力動作範囲ＶＲｉｎの電圧ＶＬは、差動出力信号ＶｏｕｔのＬｅｖｅｌ−０よりも大きくＬｅｖｅｌ−１よりも小さい。入力動作範囲ＶＲｉｎの電圧ＶＨは、差動出力信号ＶｏｕｔのＬｅｖｅｌ−２よりも大きくＬｅｖｅｌ−３よりも小さい。入力動作範囲ＶＲｉｎは、例えば、差動出力信号Ｖｏｕｔの入力振幅に対して所定の割合で設定される。入力動作範囲ＶＲｉｎは、例えば、差動出力信号Ｖｏｕｔの平均電圧を中心として、差動出力信号Ｖｏｕｔの入力振幅の３０％〜７０％に設定される。
【０１０５】
プリバッファ回路１０Ａでは、遅延調整回路１３Ａ、負荷回路１６、及び補償回路１７によってフィルタが構成される。
【０１０６】
プリバッファ回路１０Ａでは、エミッタフォロワ回路１２と差動回路１５との間に遅延調整回路１３が設けられていない。このため、トランジスタ１５ａのベースは、トランジスタ１２ａのエミッタに電気的に接続される。トランジスタ１５ａのベースには、逆相成分Ｖ１Ｎが入力される。同様に、トランジスタ１５ｂのベースは、トランジスタ１２ｂのエミッタに電気的に接続される。トランジスタ１５ｂのベースには、正相成分Ｖ１Ｐが入力される。つまり、変形例の光変調器駆動回路４では、差動信号Ｖ１（差動入力信号）の正相成分Ｖ１Ｐと差動信号Ｖ１の逆相成分Ｖ１Ｎとの差に応じて、電流源１４によって供給される直流電流Ｉｄｃ１が電流信号Ｉｃ１と電流信号Ｉｃ２とに分配され、電流信号Ｉｃ１に基づいて差動出力信号Ｖｏｕｔの正相成分ＶｏｕｔＰが生成され、電流信号Ｉｃ２に基づいて差動出力信号Ｖｏｕｔの逆相成分ＶｏｕｔＮが生成される。
【０１０７】
ここで、正相成分Ｖ１Ｐと逆相成分Ｖ１Ｎの差が大きいほど、電流信号Ｉｃ１と電流信号Ｉｃ２との分配比に差が生じ、いずれか一方の電流信号の大きさが小さくなる。そして、電流信号の大きさが小さいほど、時定数τＥは大きくなるので、差動出力信号Ｖｏｕｔの遅延量が大きくなる。つまり、差動出力信号Ｖｏｕｔの電圧レベルがＬｅｖｅｌ−０，３である場合の差動出力信号Ｖｏｕｔの遅延量は、差動出力信号Ｖｏｕｔの電圧レベルがＬｅｖｅｌ−１，２である場合の差動出力信号Ｖｏｕｔの遅延量よりも大きくなる。同様の遅延が出力バッファ回路２０でも生じ得る。
【０１０８】
変形例の光変調器駆動回路４では、負荷抵抗素子１６ａと出力バッファ回路２０（端子Ｔｏｕｔｐ）との間にリミットアンプ３５の非反転入力端子３５ａが電気的に接続され、負荷抵抗素子１６ｂと出力バッファ回路２０（端子Ｔｏｕｔｎ）との間にリミットアンプ３５の反転入力端子３５ｂが電気的に接続される。そして、コンデンサ３３を介してリミットアンプ３５の非反転入力端子３５ａと反転出力端子３５ｄとが電気的に接続され、コンデンサ３４を介してリミットアンプ３５の反転入力端子３５ｂと非反転出力端子３５ｃとが電気的に接続される。リミットアンプ３５は、差動出力信号Ｖｏｕｔの電圧レベルが入力動作範囲ＶＲｉｎ内であるときに非飽和動作を行うとともに、差動出力信号Ｖｏｕｔの電圧レベルが入力動作範囲ＶＲｉｎ外であるときに飽和動作を行う。このようにコンデンサ３３，３４を介して負帰還接続されたリミットアンプ３５が非飽和動作を行う場合、遅延調整回路１３Ａの容量はリミットアンプ３５の利得分増倍される。このため、差動出力信号Ｖｏｕｔの電圧レベルがＬｅｖｅｌ−１，２である場合には、遅延調整回路１３Ａの容量がリミットアンプ３５の利得分増倍されるので、遅延調整回路１３Ａによって差動出力信号Ｖｏｕｔ付加される遅延量は大きくなる。一方、リミットアンプ３５が飽和動作を行う場合には、リミットアンプ３５の利得は、遅延調整回路１３Ａの容量に反映されない。このため、差動出力信号Ｖｏｕｔの電圧レベルがＬｅｖｅｌ−０，３である場合には、遅延調整回路１３Ａの容量が増加されないので、遅延調整回路１３Ａによって差動出力信号Ｖｏｕｔに付加される遅延量は小さい。その結果、差動出力信号Ｖｏｕｔの電圧レベルによる遅延量の差が低減されるので、波形の歪みを低減することができ、ＳＮ比（波形品質）を向上させることが可能となる。
【０１０９】
以上のように、変形例の光変調器駆動回路４においても、上記実施形態に係る光変調器駆動回路４と同様の効果が奏される。また、変形例の光変調器駆動回路４では、抵抗素子３１，３２を省くことができるので、光変調器駆動回路４を小型化できる。また、プリバッファ回路１０Ａの出力部に遅延調整回路１３Ａが付加されるので、配置及び配線を大幅に変更することなく遅延調整回路１３Ａの無いプリバッファ回路に比較的容易に遅延調整回路１３Ａを付加することができる。例えば、遅延調整回路１３Ａは、端子Ｔｏｕｔｐ，Ｔｏｕｔｎと出力バッファ回路２０との間に電気的に接続されてもよい。
【符号の説明】
【０１１０】
３…光変調器、４…光変調器駆動回路、１０，１０Ａ…プリバッファ回路（第１差動増幅回路）、１２…エミッタフォロワ回路、１３，１３Ａ…遅延調整回路、１４…電流源、１５…差動回路、１５ａ…トランジスタ（第１トランジスタ）、１５ｂ…トランジスタ（第２トランジスタ）、１５ｃ…トランジスタ（第３トランジスタ）、１５ｄ…トランジスタ（第４トランジスタ）、１６ａ…負荷抵抗素子（第１負荷抵抗素子）、１６ｂ…負荷抵抗素子（第２負荷抵抗素子）、１７ａ…インダクタ（第１インダクタ）、１７ｂ…インダクタ（第２インダクタ）、２０…出力バッファ回路（第２差動増幅回路）、３１…抵抗素子（第２抵抗素子）、３２…抵抗素子（第１抵抗素子）、３３…コンデンサ（第１コンデンサ）、３４…コンデンサ（第２コンデンサ）、３５…リミットアンプ（第３差動増幅回路）、３５ａ…非反転入力端子、３５ｂ…反転入力端子、３５ｃ…非反転出力端子、３５ｄ…反転出力端子、Ｉｃ１…電流信号（第１電流信号）、Ｉｃ２…電流信号（第２電流信号）、Ｉｄｃ１…直流電流、Ｔ１３ａ…正相入力端子、Ｔ１３ｂ…逆相入力端子、Ｔ１３ｃ…正相出力端子、Ｔ１３ｄ…逆相出力端子、Ｖ１…差動信号（第１差動信号、差動入力信号）、Ｖ１Ｎ…逆相成分、Ｖ１Ｐ…正相成分、Ｖ２…差動信号（第２差動信号）、Ｖ２Ｎ…逆相成分、Ｖ２Ｐ…正相成分、ＶＬ…電圧（第１電圧）、ＶＨ…電圧（第２電圧）、ＶＲｉｎ…入力動作範囲、Ｖｄ…駆動信号、Ｖｄｃ２…ＤＣ電位（バイアス電圧）、Ｖｉｎ…差動入力信号、ＶｉｎＮ…逆相成分、ＶｉｎＰ…正相成分、Ｖｏｕｔ…差動出力信号、ＶｏｕｔＮ…逆相成分、ＶｏｕｔＰ…正相成分。
【図１】
2020122872.tif 000016
【図２】
2020122872.tif 000017
【図３】
2020122872.tif 000018
【図４】
2020122872.tif 000019
【図５】
2020122872.tif 000020
【図６】
2020122872.tif 000021
【図７】
2020122872.tif 000022
【図８】
2020122872.tif 000023
【図９】
2020122872.tif 000024
【図１０】
2020122872.tif 000025
【図１１】
2020122872.tif 000026