(57)【要約】【課題】発振器に異常が発生したことを検出する回路に起因するノイズを低減する。【解決手段】第１発振信号を生成する第１発振回路と、第１発振信号と異なる第２発振信号を生成する第２発振回路と、第１発振信号又は第２発振信号に基づいて動作し、第２発振信号に基づいて動作している間に第２発振信号を用いて第１発振信号が正常であるか否かを判定し、第１発振信号が正常であると判定した場合に第２発振回路を停止させ、第１発振信号による動作を開始する制御回路２４と、を有する。【選択図】図２
2020144615.tif 000002
【特許請求の範囲】
【請求項１】
第１発振信号を生成する第１発振回路と、
前記第１発振信号と異なる第２発振信号を生成する第２発振回路と、
前記第１発振信号又は前記第２発振信号に基づいて動作し、前記第２発振信号に基づいて動作している間に前記第２発振信号を用いて前記第１発振信号が正常であるか否かを判定し、前記第１発振信号が正常であると判定した場合に前記第２発振回路を停止させ、前記第１発振信号による動作を開始する制御回路と、
を有する電子機器。
【請求項２】
前記制御回路は、前記第２発振信号に基づいて決定した基準時間内の前記第１発振信号のカウント数、又は、前記第１発振信号を分周した第３発振信号の当該基準時間内のカウント数に基づいて、前記第１発振信号が正常であるか否かを判定する、
請求項１に記載の電子機器。
【請求項３】
前記制御回路は、当該制御回路への電源の供給が開始された直後は、前記第２発振信号に基づいて動作を開始する、
請求項１又は２に記載の電子機器。
【請求項４】
前記制御回路は、前記第１発振信号が異常であると判定した場合に、異常であることを示す情報を出力する、
請求項１から３のいずれか一項に記載の電子機器。
【請求項５】
前記第１発振信号により前記制御回路が動作している間に前記第１発振信号が停止した場合に前記制御回路をリセットするウォッチドッグタイマをさらに有する、
請求項１から４のいずれか一項に記載の電子機器。
【請求項６】
前記制御回路及び前記第２発振回路が単一の電子素子に収容されており、前記第１発振回路が、当該電子素子の外部に設けられている、
請求項１から５のいずれか一項に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振信号に基づいて動作する電子機器に関する。
【背景技術】
【０００２】
シンセサイザ等の電子機器は、放送設備などに組み込まれた場合、１０年以上の長期にわたって稼働されることが多い。このような設備におけるシンセサイザが生成する発振信号に異常が生じると、シンセサイザが搭載された設備が正常に動作しなくなるので、発振信号の異常を検出することが求められる。
【０００３】
従来、発振信号が異常であることを検出する技術として、メインクロック発振回路と別のリング発振回路による発振信号を用いてメインクロック信号を監視することができる半導体集積回路が知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−０２１７０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の半導体集積回路においては、メインクロック信号を監視するための発振信号を生成するリング発振回路が常時動作する。その結果、リング発振回路が発生する発振信号が、不要なノイズとして放射されてしまうという問題があった。
【０００６】
そこで、本発明はこれらの点に鑑みてなされたものであり、発振器に異常が発生したことを検出する回路に起因するノイズを低減することができる電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第１の態様の電子機器は、第１発振信号を生成する第１発振回路と、前記第１発振信号と異なる第２発振信号を生成する第２発振回路と、前記第１発振信号又は前記第２発振信号に基づいて動作し、前記第２発振信号に基づいて動作している間に前記第２発振信号を用いて前記第１発振信号が正常であるか否かを判定し、前記第１発振信号が正常であると判定した場合に前記第２発振回路を停止させ、前記第１発振信号による動作を開始する制御回路と、を有する。
【０００８】
前記制御回路は、前記第２発振信号に基づいて決定した基準時間内の前記第１発振信号のカウント数、又は、前記第１発振信号を分周した第３発振信号の当該基準時間内のカウント数に基づいて、前記第１発振信号が正常であるか否かを判定してもよい。
【０００９】
前記制御回路は、当該制御回路への電源の供給が開始された直後は、前記第２発振信号に基づいて動作を開始してもよい。前記制御回路は、前記第１発振信号が異常であると判定した場合に、異常であることを示す情報を出力してもよい。
【００１０】
前記電子機器は、前記第１発振信号により前記制御回路が動作している間に前記第１発振信号が停止した場合に前記制御回路をリセットするウォッチドッグタイマをさらに有してもよい。前記制御回路及び前記第２発振回路が単一の電子素子に収容されており、前記第１発振回路が、当該電子素子の外部に設けられていてもよい。
【発明の効果】
【００１１】
本発明によれば、発振器に異常が発生したことを検出する回路に起因するノイズを低減することができるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係る電子機器の構成を示す図である。
【図２】ＭＣＵの構成を示す図である。
【図３】制御回路が第１発振信号は正常か否かを判定する手順を示すフローチャートである。
【発明を実施するための形態】
【００１３】
図１は、本実施形態に係る電子機器１００の構成を示す図である。電子機器１００は、例えば、放送設備などに組み込まれる周波数シンセサイザである。電子機器１００は、外部発振回路１、ＭＣＵ(Micro Controller Unit)２、ＬＥＤ３及びスピーカ４を備える。
【００１４】
外部発振回路１は、第１発振信号を生成する第１発振回路である。外部発振回路１は、ＭＣＵ２の外部に設けられている。外部発振回路１は、発振器１１、第１分周器１２及び第２分周器１３を備える。発振器１１は、例えば、恒温槽付水晶発振器（ＯＣＸＯ）である。発振器１１は、内蔵の水晶振動子により所定の周波数の発振信号を生成する。所定の周波数は、例えば、４０ＭＨｚである。
【００１５】
第１分周器１２は、発振器１１が生成した発振信号をＮ分の１（Ｎは自然数）に分周した第１発振信号を出力する。例えば、第１分周器１２は、発振信号を２分の１に分周する。つまり、発振器１１の発振周波数が４０ＭＨｚとすれば、第１分周器１２は、４０ＭＨｚの２分の１である２０ＭＨｚの第１発振信号を出力する。ＭＣＵ２は、第１発振信号に基づいて動作する。
【００１６】
第２分周器１３は、第１分周器１２が出力した第１発振信号の周波数をＭ分の１（Ｍは自然数）に分周した確認用発振信号（第３発振信号に対応）を出力する。例えば、第２分周器１３は、第１発振信号の周波数を２分の１に分周する。つまり、第１分周器１２が出力する第１発振信号が２０ＭＨｚであるとすれば、第２分周器１３は、２０ＭＨｚの２分の１である１０ＭＨｚの確認用発振信号を出力する。確認用発振信号はＭＣＵ２に入力される。
【００１７】
ＬＥＤ３は、電子機器１００に電源が投入した後に外部発振回路１が正常に動作しているか否かを判定した結果、外部発振回路１が異常であることを検出した場合に、外部発振回路１が異常であることをユーザに通知するための警告灯である。スピーカ４は、電気信号を空気の振動に変換する音声出力装置である。
【００１８】
図２は、ＭＣＵ２の構成を示す図である。ＭＣＵ２は、単一の電子素子であり、電子機器１００の各種制御を行う。ＭＣＵ２は、内部発振回路２１、ウォッチドッグタイマ（以下、ＷＤＴと表記する）２２、記憶部２３及び制御回路２４を備える。
【００１９】
内部発振回路２１は、第１発振信号と異なる第２発振信号を生成する第２発振回路である。内部発振回路２１は、例えば、外部発振回路１からＭＣＵ２に入力される第１発振信号又は確認用発振信号の周波数よりも高い周波数の第２発振信号を生成する。第１発振信号が２０ＭＨｚ、確認用発振信号が１０ＭＨｚである場合、第２発振信号は例えば３２ＭＨｚである。第２発振信号の周波数の精度は、外部発振回路１が生成する第１発振信号の異常を検出可能な程度に高い必要があるが、第１発振信号の周波数の精度より低くてもよい。
【００２０】
ＷＤＴ２２は、第１発振信号により制御回路２４が動作している通常動作中に制御回路２４に異常が発生したか否かを判定し、制御回路２４に異常が発生したと判定した場合に制御回路２４をリセットする。ＷＤＴ２２は、例えば、制御回路２４が第１発振信号により動作している間に、所定の信号がＷＤＴ２２に入力されない場合に、制御回路２４に異常が発生したと判定して制御回路２４をリセットする。ＷＤＴ２２は、所定の時間（例えば１秒）以内に制御回路２４から所定の信号が入力されない場合に制御回路２４をリセットする。制御回路２４が第１発振信号により動作している間に第１発振信号が停止した場合には、制御回路２４が停止するため、所定の時間内に制御回路２４から所定の信号がＷＤＴ２２へ入力されることはない。この場合、ＷＤＴ２２は、制御回路２４をリセットする。
【００２１】
記憶部２３は、制御回路２４を機能させるための各種プログラムや各種データを記憶するメモリである。記憶部２３は、ＭＣＵ２の外部に設けられていてもよい。
【００２２】
制御回路２４は、記憶部２３が記憶しているプログラムを実行することにより、各種の機能を実行する。制御回路２４は、外部発振回路１が生成した第１発振信号、又は、ＭＣＵ２に内蔵された発振回路が供給する第２発振信号に基づいて動作する。制御回路２４は、例えば、制御回路２４への電源の供給が開始された直後、又は、制御回路２４がＷＤＴ２２によりリセットされた直後には、第２発振信号に基づいて動作する。制御回路２４は、第２発振信号に基づいて動作している間に、第２発振信号を用いて確認用発振信号が正常であるか否かを判定する。
【００２３】
制御回路２４は、電子機器１００に電源が投入された直後に第２発振信号で動作し、第２発振信号を用いて、確認用発振信号が正常であるか否かを判定する。制御回路２４は、例えば、確認用発振信号が入力されているか否か、又は確認用発振信号の周波数が所定の周波数であるか否かを判定する。具体的には、まず、制御回路２４は、第２発振信号を用いて基準時間を決定する。基準時間は、例えば、確認用発振信号の周波数や第１発振信号において要求される周波数の精度に応じて定められた時間である。制御回路２４は、確認用発振信号の基準時間内のカウント数に基づいて、確認用発振信号が正常であるか否かを判定する。
【００２４】
例えば、制御回路２４は、測定したカウント数と基準値との差が閾値以内である場合に、確認用発振信号が正常であると判定する。基準値及び閾値は、温度変化に起因する周波数の増減等を考慮して当業者により定められた値である。
【００２５】
内部発振信号の周波数が第１発振信号の周波数よりも低い場合、制御回路２４は、第１発振信号をカウントすることにより第１発振信号の周波数を特定することができない。これに対して、制御回路２４が、内部発振信号よりも低い周波数の確認用発振信号をカウントすることで、確認用発振信号の周波数を特定し、確認用発振信号が正常であるか否かを高い精度で判定することができる。なお、制御回路２４は、外部発振信号自体をカウント可能である場合には、基準時間内の外部発振信号自体のカウント数に基づいて、外部発振信号が正常であるか否かを判定してもよい。
【００２６】
電子機器１００が周波数シンセサイザ等のように、周波数精度が高い発振信号で動作する必要がある場合、ＯＣＸＯを含む外部発振回路１が生成した第１発振信号で動作することが求められる。このため、制御回路２４は、第１発振信号に基づく確認用発振信号が正常であると判定した場合に、第１発振信号による動作を開始し、第２発振信号を停止させる。このように、第１発振信号が正常な場合に制御回路２４が第２発振信号を停止させることで、第２発振信号に起因するスプリアスノイズが発生することを抑制することができる。
【００２７】
制御回路２４は、確認用発振信号が正常であることを確認した後は、確認用発振信号の供給元である第２分周器１３を停止させることにより、確認用発振信号を停止させる。このような構成により、制御回路２４は、確認用発振信号に起因するスプリアスノイズを抑制することができる。
【００２８】
一方、制御回路２４は、確認用発振信号が異常であると判定した場合に、異常であることを示す情報を出力する。例えば、制御回路２４は、確認用発振信号が異常であることを示すＬＥＤ３を点灯させる。また、制御回路２４は、確認用発振信号が異常であることを示すアラームをスピーカ４から音声出力させる。このような構成より、ユーザは、外部発振回路１に異常が生じたことを把握することができる。
【００２９】
［確認用発振信号が正常か否かの判定手順］
図３は、制御回路２４が第１発振信号は正常か否かを判定する手順を示すフローチャートである。この処理手順は、ユーザが電子機器１００の電源スイッチを押下したとき、又は、ＷＤＴ２２が制御回路２４をリセットしたときに開始する。
【００３０】
まず、電子機器１００の電源回路（不図示）は、制御回路２４への電源供給を開始する（Ｓ１０１）。制御回路２４は、内部発振回路２１が供給する第２発振信号に基づいて動作する。制御回路２４は、第２発振信号を用いて確認用発振信号が正常であるか否かを判定する（Ｓ１０２）。制御回路２４は、確認用発振信号が正常であると判定した場合に（Ｓ１０２のＹＥＳ）、第１発振信号に基づく動作を開始する（Ｓ１０３）。また、制御回路２４は、ＷＤＴ２２を起動させ（Ｓ１０４）、第２発振信号を停止させる（Ｓ１０５）。制御回路２４は、確認用発振信号が正常であると判定した後は、確認用発振信号の供給元である第２分周器１３を停止させることにより、確認用発振信号も停止させる。続いて、制御回路２４は各種の初期設定を行い（Ｓ１０６）、電子機器１００のメイン処理を開始する（Ｓ１０７）。
【００３１】
制御回路２４は、Ｓ１０２の判定において、確認用発振信号が異常であると判定した場合に（Ｓ１０２のＮＯ）、外部発振回路１が異常であることを示すアラームを出力する（Ｓ１０８）。制御回路２４は、例えばスピーカ４からアラーム音を鳴動させたり、ＬＥＤ３を点灯させたりする。続いて、制御回路２４は、第２発振信号を用いて、第１発振信号が正常に戻ったか否かを再度判定する（Ｓ１０９）。制御回路２４は、例えば１秒周期で、第１発振信号が正常に戻ったか否かを判定する。制御回路２４は、第１発振信号が正常に戻ったと判定した場合（Ｓ１０９のＹＥＳ）、Ｓ１０３の処理に移る。制御回路２４は、Ｓ１０９の判定において確認用発振信号が依然として異常のままであると判定した場合（Ｓ１０９のＮＯ）、Ｓ１０９の判定を繰り返す。
【００３２】
なお、本発明では、制御回路２４は、Ｓ１０９の判定において、確認用発振信号が正常に戻ったと判定した場合（Ｓ１０９のＹＥＳ）、Ｓ１０３の処理に移る構成に限定されない。例えば、制御回路２４は、Ｓ１０９の判定において、確認用発振信号が正常に戻ったと判定した場合（Ｓ１０９のＹＥＳ）、自分自身をリセットし、その後にＳ１０１の処理に移ってもよい。
【００３３】
本実施の形態によれば、制御回路２４は、電源が投入された直後に内部発振信号を用いて確認用発振信号が正常であるか否かの判定を行い、確認用発振信号が正常である場合に、第１発振信号を用いて動作を開始する。制御回路２４は、第１発振信号を用いて動作を開始すると内部発振回路２１を停止させるので、第１発振信号を用いて動作している間に内部発振信号に起因してスプリアスノイズが発生することを抑制することができる。
【００３４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、装置の全部又は一部は、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を併せ持つ。
【符号の説明】
【００３５】
１  外部発振回路
２  ＭＣＵ
３  ＬＥＤ
４  スピーカ
１１  発振器
１２  第１分周器
１３  第２分周器
２１  内部発振回路
２２  ウォッチドッグタイマ
２３  記憶部
２４  制御回路
１００  電子機器
【図１】
2020144615.tif 000003
【図２】
2020144615.tif 000004
【図３】
2020144615.tif 000005