(57)【要約】 【課題】メモリの劣化速度を加速させ、かつ、多数のメモリチップを同時かつ安価に評価することができる信頼性評価装置を提供する。【解決手段】本実施形態による信頼性評価装置は、筐体と、筐体内へ挿入可能なボードとを備える。複数のソケットがボード上に設けられ、それぞれに半導体装置を装着可能となっている。ソケットは、半導体装置の端子と電気的に接続可能な電極を有する。ヒータは、筐体内に設けられている。コントローラは、複数のソケットおよびヒータに接続され、半導体装置の端子に印加する電圧およびヒータの出力を制御する。複数の電磁石は、ボードを筐体へ挿入したときに、複数のソケットの上方または下方に位置するように該筐体内に配置される。【選択図】図２
2020149748.tif 000002
【特許請求の範囲】
【請求項１】
筐体と、
前記筐体内へ挿入可能なボードと、
前記ボード上に設けられ、それぞれに半導体装置を装着可能な複数のソケットであって、前記半導体装置の端子と電気的に接続可能な電極を有する複数のソケットと、
前記筐体内に設けられたヒータと、
前記複数のソケットおよび前記ヒータに接続され、前記半導体装置の端子に印加する電圧および前記ヒータの出力を制御するコントローラと、
前記ボードを前記筐体へ挿入したときに、前記複数のソケットの上方または下方に位置するように該筐体内に配置された複数の電磁石とを備えた信頼性評価装置。
【請求項２】
前記複数の電磁石は、前記複数のソケットの各々に対応して設けられている請求項１に記載の信頼性評価装置。
【請求項３】
前記複数のソケットは、前記ボード上に二次元的に配列されており、
前記複数の電磁石は、前記複数のソケットからなるソケット列に対応して設けられている請求項１に記載の信頼性評価装置。
【請求項４】
前記コントローラによってエラーと判定された前記半導体装置の数をカウントするカウンタをさらに備えた請求項１から請求項３のいずれか一項に記載の信頼性評価装置。
【請求項５】
前記複数の電磁石は、前記ボードを前記筐体へ挿入したときに、前記複数のソケットの上方および下方の両方に位置するように該筐体内に配置されている請求項１から請求項４のいずれか一項に記載の信頼性評価装置。
【請求項６】
複数の前記ボードが前記筐体内に略平行に挿入可能であり、
前記複数の電磁石は、隣接する前記複数のボードの間、前記複数のボードの最上段のボードの上方、および、前記複数のボードの最下段のボードの下方に配置されている請求項１から請求項５のいずれか一項に記載の信頼性評価装置。
【請求項７】
前記ボードの上方および下方に配置された前記複数の電磁石は同一方向へ磁場を印加する請求項５または請求項６に記載の信頼性評価装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、信頼性評価装置に関する。
【背景技術】
【０００２】
磁気抵抗メモリ等のメモリの信頼性試験では、書込み／消去サイクル等の評価時間を短縮させるために、磁気抵抗メモリのパッケージに温度および電圧を印加する場合がある。
【０００３】
しかし、メモリの劣化速度をさらに加速させ、メモリを効率的に評価することが求められている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３１７４０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
メモリの劣化速度を加速させ、かつ、多数のメモリチップを同時かつ安価に評価することができる信頼性評価装置を提供する。
【課題を解決するための手段】
【０００６】
本実施形態による信頼性評価装置は、筐体と、筐体内へ挿入可能なボードとを備える。複数のソケットがボード上に設けられ、それぞれに半導体装置を装着可能となっている。ソケットは、半導体装置の端子と電気的に接続可能な電極を有する。ヒータは、筐体内に設けられている。コントローラは、複数のソケットおよびヒータに接続され、半導体装置の端子に印加する電圧およびヒータの出力を制御する。複数の電磁石は、ボードを筐体へ挿入したときに、複数のソケットの上方または下方に位置するように該筐体内に配置される。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態による信頼性評価装置の概略的な構成の一例を示す斜視図。
【図２】図１の２−２線に沿った概略断面図。
【図３】図１の３−３線に沿った断面図。
【図４】ボードおよび電磁石のコイルの位置関係を示す平面図。
【図５】支持ボードおよび電磁石の構成例を示す断面図。
【図６】コントローラの構成の一例を示すブロック図。
【図７】磁気抵抗メモリの一例としてＭＲＡＭの概要を示す図。
【図８】評価装置でＭＲＡＭを評価したときに得られたエラー率を示すグラフ。
【図９】第２実施形態による評価装置の構成例を示す断面図。
【図１０】ボードおよび電磁石のコイルの位置関係を示す平面図。
【図１１】第３実施形態による評価装置の構成例を示す断面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、ボードの上下方向は、半導体装置が配置される面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
（第１実施形態）
図１は、第１実施形態による信頼性評価装置の概略的な構成の一例を示す斜視図である。信頼性評価装置（以下、単に、評価装置とも言う）１は、筐体１０と、ソケットボード２０ａ〜２０ｃとを備えている。筐体１０は、その内部にソケットボード２０ａ〜２０ｃを収容可能に構成されている。図１では、筐体１０は、３つのソケットボード２０ａから２０ｃを収容可能となっている。しかし、筐体１０は、２つ以下のボードまたは４つ以上のボードを収容可能に構成されてもよい。
【００１０】
筐体１０は、開口部１１を有し、開口部１１からソケットボード２０ａ〜２０ｃを挿入または抜去することができる。尚、開口部１１には、蓋（図示せず）が設けられており、評価試験を実行する際には、蓋を閉めて筐体１０内部を密閉する。
【００１１】
図２は、図１の２−２線に沿った概略断面図である。図３は、図１の３−３線に沿った断面図である。評価装置１は、支持部２１ａ〜２１ｃと、ボード電極２２ａ〜２２ｃと、複数のソケット３０と、電磁石ボード４１と、複数の電磁石４０と、ヒータ５０と、コントローラ６０と、カウンタ６１とを備えている。
【００１２】
図２の支持部２１ａ〜２１ｃは、筐体１０の内壁面に固定されており、それぞれソケットボード２０ａ〜２０ｃを支持する。ソケットボード２０ａ〜２０ｃは、開口部１１から挿入されると、支持部２１ａ〜２１ｃの上を摺動して筐体１０の内部へ収容される。
【００１３】
複数のソケット３０は、ソケットボード２０ａ〜２０ｃ上に二次元的に配列されており、半導体装置としての磁気抵抗メモリ（図示せず）を装着可能になっている。ソケット３０は、電極（図示せず）を有し、磁気抵抗メモリを嵌め込んだときに磁気抵抗メモリの端子と電気的に接続可能である。
【００１４】
複数の電磁石ボード４１は、筐体１０内に互いに略平行に配列されており、筐体１０の内壁に固定されている。電磁石ボード４１の上面および下面（上面および下面のいずれか一方でもよい）には、複数の電磁石４０が二次元的に配列され固定されている。図示されていないが、電磁石４０は、電磁石ボード４１内に設けられた配線によってそれぞれコントローラ６０に接続されており、コントローラ６０からの電流によって磁場を発生する。
【００１５】
電磁石ボード４１は、筐体１０から取り外し可能になっていてもよい。この場合、電磁石ボード４１は、筐体１０内の任意の高さあるいは位置に配置できるように構成されていることが好ましい。例えば、筐体１０の内壁面に電磁石ボード４１を支持する支持部４３を異なる高さに設ける。電磁石ボード４１を任意の高さの支持部上に搭載することによって、電磁石ボード４１の高さを設定することができる。
【００１６】
ソケットボード２０ａ〜２０ｃは、筐体１０内において、複数の電磁石ボード４１間に略平行に挿入可能である。これにより、電磁石４０は、隣接するソケットボード２０ａと２０ｂとの間、ソケットボード２０ｂと２０ｃとの間、ソケットボード２０ａ〜２０ｃのうち最上段のソケットボード２０ｃの上方、および、最下段のソケットボード２０ａの下方に配置される。
【００１７】
電磁石４０は、ソケットボード２０ａ〜２０ｃの上に設けられたソケット３０のそれぞれに対応して設けられている。よって、各電磁石ボード４１に設けられた電磁石４０の個数は、各ソケットボード２０ａ〜２０ｃに設けられたソケット３０（または磁気抵抗メモリ）の個数に等しくなるか、あるいは、その整数倍となる。ソケットボード２０ａ〜２０ｃが筐体１０内に挿入されたときに、電磁石４０は、ソケット３０の上方または下方（直上または直下）に位置するように配置される。これにより、電磁石４０の各々の大きさは小さいものの、ソケット３０上の磁気抵抗メモリに効率良く磁場を与えることができる。
【００１８】
電磁石４０は、例えば、鉄芯のような磁性材料の周りに、絶縁膜で被覆された導線を巻き付けて構成されており、導線に電流を流すことによって鉄芯に磁場を発生させる。磁場の向きは、ソケット３０（即ち、磁気抵抗メモリ）へ向かう方向、あるいは、その逆方向である。ただし、或る電磁石ボード４１に設けられた電磁石４０の磁力の向きは、他の電磁石ボード４１に設けられた電磁石４０の磁場の向きと同じであることが好ましい。これにより、磁気抵抗メモリの上方および下方にある電磁石４０が同一方向の磁場を磁気抵抗メモリに印加することができ、比較的強い磁場を磁気抵抗メモリに印加することができる。もし、逆に、磁気抵抗メモリの上方および下方にある電磁石４０が互いに逆方向の磁場を磁気抵抗メモリに印加すると、磁場が打ち消しあってしまい、磁気抵抗メモリに印加される磁場が弱まってしまう。従って、複数の電磁石ボード４１に設けられた電磁石４０の磁場の向きは同じ方向であることが好ましい。
【００１９】
図３のボード電極２２ａ〜２２ｃは、それぞれソケットボード２０ａ〜２０ｃの端部に設けられており、ソケットボード２０ａ〜２０ｃの内部配線（図示せず）を介してソケット３０の電極と電気的に接続される。また、ボード電極２２ａ〜２２ｃは、筐体１０内に挿入されたときに筐体１０の奥側の側壁に設けられた電極（図示せず）に電気的に接触する。また、筐体１０の電極は、コントローラ６０に電気的に接続されている。これにより、ソケット３０の電極とコントローラ６０とが電気的に接続される。
【００２０】
コントローラ６０は、ボード電極２２ａ〜２２ｃ、ソケット３０の電極を介して磁気抵抗メモリの端子に所望の電圧および信号を印加することができ、あるいは、磁気抵抗メモリからの出力を受信することができる。これにより、コントローラ６０は、磁気抵抗メモリから読み出したデータを参照してデータエラー（書込みデータの反転）を検出する。また、コントローラ６０は、データエラーを定期的にカウントする。これにより、評価試験中に時間の経過に伴ってエラーとなったビット数（メモリセル数）をカウントすることができる。エラービット数が閾値以上となった場合、コントローラ６０は、その磁気抵抗メモリを不良メモリとする。カウンタ６１は、コントローラ６０によって不良メモリと判断された磁気抵抗メモリの数をカウントする。尚、コントローラ６０は、エラービット数のカウントまでを実行し、不良メモリか否かの判定については、外部装置またはオペレータが行ってもよい。  
【００２１】
コントローラ６０は、電磁石ボード４１内に設けられた配線を介して電磁石４０に電力を供給し、その電流を個別に制御することができる。これにより、互いに異なる条件の磁場を磁気抵抗メモリに印加することができる。電磁石４０の矢印は、磁場の方向を表している。しかし、電磁石４０に電流を逆に流すことで、磁場の方向は逆向きに変えることができる。
【００２２】
ヒータ５０は、筐体１０の内壁面に設けられており、コントローラ６０と電気的に接続されている。コントローラ６０は、ヒータ５０の出力を制御して筐体１０内の温度を設定することができる。
【００２３】
図４は、ソケットボード２０ａおよび電磁石４０のコイルの位置関係を示す平面図である。尚、ソケットボード２０ｂ、２０ｃとそれらに対応する電磁石４０との関係は、図４に示す関係と同じであるので、その詳細な説明は省略する。
【００２４】
ソケットボード２０ａは、筐体１０への挿入方向Ｄ１の手前側に取手２４を有し、奥側にボード電極２２ａを有する。ソケットボード２０ａの表面には、ソケット３０がマトリクス状に二次元的に配置されている。ソケット３０には、磁気抵抗メモリのパッケージ（図示せず）が着脱可能に装着されている。
【００２５】
ソケットボード２０ａは、筐体１０の開口部１１からＤ１方向に挿入される。筐体１０に装着されると、ソケットボード２０ａを上方からみたときに、筐体１０に固定されている電磁石４０のコイルとソケット３０とが対応し重複する。
【００２６】
図５は、電磁石ボード４１および電磁石４０の構成例を示す断面図である。電磁石ボード４１の上面および下面には、電磁石４０が配列されている。電磁石ボード４１の内部には、配線４２が設けられている。配線４２は、筐体１０の外部にあるコントローラ６０と電気的に接続されている。
【００２７】
図６は、コントローラ６０の構成の一例を示すブロック図である。コントローラ６０は、ソケット３０へ試験用の電圧パターンを印加しあるいは電磁石４０へ試験用の電流パターンを供給するパターン制御部６２と、筐体１０のヒータ５０およびパターン制御部６２等を制御する制御コンピュータ６３とをさらに備えている。尚、カウンタ６１は、図６では省略しているが、パターン制御部６２または制御コンピュータ６３内に設けてもよく、それらとは別体としてコントローラ６０内に設けてもよい。
【００２８】
パターン制御部６２は、磁気抵抗メモリに印加する試験用パターン信号を生成するパターン発生器１２２と、ソケット３０に装着された磁気抵抗メモリにそのパターン信号を印可するドライブ部１２１と、制御コンピュータ６３からの指示に基づいて各部を制御する制御部１２４とを備えている。
【００２９】
制御コンピュータ６３は、ＣＰＵ（中央処理装置）１３１と、ＣＰＵ１３１に実行される試験プログラム１３２およびバーンインボード情報１３３を格納した記憶部とを有し、一般的なコンピュータシステムにより構成されている。制御コンピュータ６３は、筐体１０内の温度が所定の温度となるようにヒータ５０を制御する。試験プログラム１３２およびバーンインボード情報１３３を格納した記憶部は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）等でよい。
【００３０】
図７は、磁気抵抗メモリの一例としてＭＲＡＭ（Magnetic Random Access Memory）の概要を示す図である。ＴＭＲ（tunneling magnetoresistive）効果を利用したＭＴＪ（Magnetic Tunnel Junction）素子は、２枚の強磁性層Ｆ，Ｐとこれらに挟まれた非磁性層（絶縁薄膜）Ｂとからなる積層構造を有し、スピン偏極トンネル効果による磁気抵抗の変化によりデジタルデータを記憶する。ＭＴＪ素子は、２枚の強磁性層Ｆ，Ｐの磁化配列によって、低抵抗状態と高抵抗状態とを取り得る。例えば、低抵抗状態をデータ“０”と定義し、高抵抗状態をデータ“１”と定義すれば、ＭＴＪ素子に１ビットデータを記録することができる。もちろん、低抵抗状態をデータ“１”と定義し、高抵抗状態をデータ“０”と定義してもよい。
【００３１】
例えば、ＭＴＪ素子は、固定層（Ｐｉｎ層）Ｐ、トンネル絶縁膜Ｂ、記録層（Ｆｒｅｅ層）Ｆを順次積層して構成される。Ｐｉｎ層ＰおよびＦｒｅｅ層Ｆは、強磁性体で構成されており、トンネル絶縁膜Ｂは、絶縁膜（例えば、Ａｌ２Ｏ３，ＭｇＯ）からなる。Ｐｉｎ層Ｐは、磁化の向きが固定されている層であり、Ｆｒｅｅ層Ｆは、磁化の向きが可変であり、その磁化の向きによってデータを記憶する。
【００３２】
書込み時に矢印Ａ１の向きに反転閾値電極以上の電流を流すと、Ｐｉｎ層Ｐの磁化の向きに対してＦｒｅｅ層Ｆのそれがアンチパラレル状態（ＡＰ状態）となり、高抵抗状態（データ“１”）となる。書込み時に矢印Ａ２の向きに反転閾値電極以上の電流を流すと、Ｐｉｎ層ＰとＦｒｅｅ層Ｆとのそれぞれの磁化の向きがパラレル状態（Ｐ状態）となり、低抵抗状態（データ“０”）となる。このように、ＭＴＪ素子は、電流の方向によって異なるデータを書き込むことができる。
【００３３】
尚、Ｐｉｎ層ＰとＦｒｅｅ層Ｆとの位置関係は逆であってもよい。この場合、電流の方向も逆にすれば、上記のようにデータを書き込むことができる。
【００３４】
以上のような本実施形態による評価装置１は、評価試験の際に、高温の雰囲気中において、多数の磁気抵抗メモリに対して同時に電圧および磁場を印加することができる。磁気抵抗メモリに電圧だけでなく、磁場を印加することによって、評価装置１は、多数の磁気抵抗メモリを短時間で同時に試験することができる。また、信頼性評価を安価に実行できる。
【００３５】
図８は、評価装置１でＭＲＡＭを評価したときに得られたエラー率を示すグラフである。このグラフの縦軸は、データ保持特性のエラー率を示している。横軸は、評価試験時間を示している。Ｌ１は、室温（約２５℃）の雰囲気中において、磁場の印加をしていない場合のエラー率を示している。Ｌ２は、高温（約９０℃）の雰囲気中において、磁場の印加をしていない場合のエラー率を示している。Ｌ３は、高温（約９０℃）の雰囲気中において、さらに、磁場を印加している場合のエラー率を示している。Ｌ３では、磁場は、約数１００Ｏｅであった。尚、電圧は、Ｌ１〜Ｌ３のいずれにも同様に印加している。
【００３６】
Ｌ１では、長時間放置しても、エラー率はなかなか上がらず、放置から７．５ヶ月後に上昇し始めた。Ｌ２では、エラー率は、放置から４ヶ月後に上昇し始めた。Ｌ３では、エラー率は、放置から１ヶ月後に上昇し始めた。この結果から、Ｌ１の条件（室温、磁場無し）では、評価試験は非常に長期間かかり、加速劣化試験とはならない。Ｌ２の条件（高温、磁場無し）では、評価試験の時間は短縮されているものの、評価試験に長い時間がかかっている。これに対し、Ｌ３の条件（高温、磁場あり）では、加速劣化試験として評価試験の時間はかなり短縮されている。
【００３７】
このように、ＭＲＡＭは、温度および電圧だけでなく、磁場を与えることによって加速劣化試験を加速させることができる。
【００３８】
（第２実施形態）
図９は、第２実施形態による評価装置１の構成例を示す断面図である。図９に示す断面は、図１の２−２線に沿った断面に対応する。図１０は、ソケットボード２０ａおよび電磁石４０のコイルの位置関係を示す平面図である。尚、ソケットボード２０ｂ、２０ｃとそれらに対応する電磁石４０との関係は、図４に示す関係と同じであるので、その詳細な説明は省略する。
【００３９】
第２実施形態によるソケットボード２０ａの構成は、第１実施形態のソケットボード２０ａの構成と同様でよい。
【００４０】
第２実施形態では、電磁石４０のコイルが、Ｄ１に対して略直交する方向に配列された複数のソケット３０で構成された列（ソケット列）に対して共通に設けられている。従って、電磁石４０は、Ｄ１に対して略直交する方向に延伸する細長形状を有する。複数の細長の電磁石４０は、Ｄ１方向に配列されている。
【００４１】
このように、電磁石４０は、複数のソケット３０に対応して設けられていてもよい。尚、電磁石４０は、Ｄ１方向に配列された複数のソケット３０で構成された列に対して共通に設けられてもよい。第２実施形態であっても、第１実施形態と同様の効果を得ることができる。
【００４２】
（第３実施形態）
図１１は、第３実施形態による評価装置１の構成例を示す断面図である。図１１に示す断面は、図１の２−２線に沿った断面に対応する。
【００４３】
第３実施形態では、筐体１０の内部に、磁場を透過させない磁気シールドボード７０が設けられている。磁気シールドボード７０は、電磁石ボード４１またはソケットボード２０ａ〜２０ｄと略平行になるように設けられており、筐体１０の下方の領域１４と上方の領域１５との間に設けられている。磁気シールドボード７０は、領域１４と領域１５との間に磁場を透過させないように筐体１０の内壁を仕切っている。
【００４４】
磁気シールドボード７０も、電磁石ボード４１と同様に、筐体１０から取り外し可能になっていてもよい。この場合、磁気シールドボード７０は、筐体１０内の任意の高さあるいは位置に配置できるように構成されていることが好ましい。例えば、筐体１０の内壁面に磁気シールドボード７０を支持する支持部４４を異なる高さに設ける。磁気シールドボード７０を任意の高さの支持部４４上に搭載することによって、磁気シールドボード７０の高さを設定することができる。磁気シールドボード７０は、電磁石ボード４１と支持部を共用してもよい。従って、支持部４３、４４は、磁気シールドボード７０および電磁石ボード４１のいずれを支持してもよい。
【００４５】
磁気シールドボード７０または電磁石ボード４１を任意の位置に配置するために、ソケットボード２０ａ〜２０ｃのいずれかを除いてもよい。
【００４６】
領域１４では、第１または第２実施形態と同様に磁場を印加する電磁石４０が設けられている。領域１５では、電磁石４０は設けられておらず、磁気抵抗メモリに磁場を印加しない。第３実施形態のその他の構成は、第１または第２実施形態と同様でよい。
【００４７】
このように、磁気シールドボード７０を設けることによって、評価装置１は、高温および電圧を印加しつつ磁場を印加しない評価試験と、高温、電圧および磁場を印加する評価試験とを同時に行うことができる。
【００４８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４９】
１  評価装置、１０  筐体、２０ａ〜２０ｃ  ソケットボード、２１ａ〜２１ｃ  支持部、２２ａ〜２２ｃ  ボード電極、３０  ソケット、４１  電磁石ボード、４０  電磁石、５０  ヒータ、６０  コントローラ、６１  カウンタ
【図１】
2020149748.tif 000003
【図２】
2020149748.tif 000004
【図３】
2020149748.tif 000005
【図４】
2020149748.tif 000006
【図５】
2020149748.tif 000007
【図６】
2020149748.tif 000008
【図７】
2020149748.tif 000009
【図８】
2020149748.tif 000010
【図９】
2020149748.tif 000011
【図１０】
2020149748.tif 000012
【図１１】
2020149748.tif 000013