(57)【要約】【課題】接続された機器から取得されるデータの処理に全て第２制御手段が用いられる場合に比べて、第２制御手段により行われる他の処理が妨げられることを抑制する。【解決手段】機器から取得されるデータを処理し、機器の動作を制御する第１制御手段を有する第１集積回路と、第１制御手段よりもデータの処理速度が速い第２制御手段を有する第２集積回路と、機器と接続可能な第１接続手段を有する第３集積回路と、を備え、第３集積回路は、第１集積回路と接続可能な第２接続手段と、第２集積回路と接続可能な第３接続手段と、第１接続手段に機器が接続された場合に、接続された機器の通信速度に応じて、接続する集積回路を設定する設定手段と、を有することを特徴とする情報処理装置。【選択図】図４
2020144527.tif 000002
【特許請求の範囲】
【請求項１】
機器から取得されるデータを処理し、当該機器の動作を制御する第１制御手段を有する第１集積回路と、
前記第１制御手段よりもデータの処理速度が速い第２制御手段を有する第２集積回路と、
前記機器と接続可能な第１接続手段を有する第３集積回路と、
を備え、
前記第３集積回路は、
前記第１集積回路と接続可能な第２接続手段と、
前記第２集積回路と接続可能な第３接続手段と、
前記第１接続手段に前記機器が接続された場合に、接続された機器の通信速度に応じて、接続する集積回路を設定する設定手段と、を有することを特徴とする情報処理装置。
【請求項２】
前記設定手段は、通信速度が第１速度未満である機器が前記第１接続手段に接続された場合、接続する集積回路を前記第１集積回路に設定し、通信速度が当該第１速度よりも速い第２速度以上である機器が当該第１接続手段に接続された場合、接続する集積回路を前記第２集積回路に設定することを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記第３集積回路は、機器の通信速度に関する速度情報と、接続可能な集積回路に関する回路情報とを関連付けて保持する保持手段をさらに有し、
前記設定手段は、前記第１接続手段に接続された前記機器に係る前記速度情報を取得すると、当該速度情報に関連付けられて前記保持手段に保持されている前記回路情報から特定される集積回路に接続することを設定することを特徴とする請求項２記載の情報処理装置。
【請求項４】
前記速度情報は、機器の通信の規格に関する情報であることを特徴とする請求項３記載の情報処理装置。
【請求項５】
前記第１制御手段に処理されたデータを格納する第１格納手段をさらに備え、
前記第１集積回路は、前記第１格納手段へのデータの書き込みを制御する第１書き込み手段をさらに有し、
前記設定手段は、通信速度が第３速度である第１機器が前記第１接続手段に接続された場合に、接続する集積回路を前記第２集積回路に設定し、
前記第３集積回路は、前記第１機器から連続データをパケット化されたデータごとに受信し、
前記第１機器がパケット化された前記データを送信してから前記第３集積回路が当該データを受信するまでの時間は、当該第３集積回路が当該データを受信してから前記第１制御手段による当該データの処理を経て当該データが前記第１格納手段に書き込まれるまでの時間よりも短いことを特徴とする請求項１記載の情報処理装置。
【請求項６】
前記第２制御手段に処理されたデータを格納する第２格納手段をさらに備え、
前記第２集積回路は、前記第２格納手段へのデータの書き込みを制御する第２書き込み手段をさらに有し、
前記第３集積回路がパケット化された前記データを受信してから前記第２制御手段による当該データの処理を経て当該データが前記第２格納手段に書き込まれるまでの時間は、前記第１機器が当該データを送信してから当該第３集積回路が当該データを受信するまでの時間よりも短いことを特徴とする請求項５記載の情報処理装置。
【請求項７】
前記第１集積回路は、前記第２集積回路と接続可能な第４接続手段をさらに有し、
前記設定手段は、通信速度が第４速度である第２機器が前記第１接続手段に接続された場合に、接続する集積回路を前記第１集積回路に設定し、
前記第３集積回路は、前記第２機器から画像データをパケット化されたデータごとに受信し、
前記第１制御手段は、パケット化された前記データごとに処理を行い、
前記第２制御手段は、前記第１制御手段による処理が施された前記画像データを取得し、当該画像データを、記録媒体出力形式の画像データに変換する処理を行うことを特徴とする請求項１記載の情報処理装置。
【請求項８】
機器から取得されるデータを処理し、当該機器の動作を制御する第１制御手段を有する第１集積回路と、
前記第１制御手段よりもデータの処理速度が速い第２制御手段を有する第２集積回路と、
前記機器と接続可能な第１接続手段を有する第３集積回路と、
を備え、
前記第３集積回路は、
前記第１集積回路と接続可能な第２接続手段と、
前記第２集積回路と接続可能な第３接続手段と、
前記第１接続手段に前記機器が接続された場合に、接続された機器の通信速度に応じて、接続する集積回路を設定する設定手段と、を有することを特徴とする半導体装置。
【請求項９】
前記設定手段は、通信速度が第１速度未満である機器が前記第１接続手段に接続された場合、接続する集積回路を前記第１集積回路に設定し、通信速度が当該第１速度よりも速い第２速度以上である機器が当該第１接続手段に接続された場合、接続する集積回路を前記第２集積回路に設定することを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記第３集積回路は、機器の通信速度に関する速度情報と、接続可能な集積回路に関する回路情報とを関連付けて保持する保持手段をさらに有し、
前記設定手段は、前記第１接続手段に接続された前記機器に係る前記速度情報を取得すると、当該速度情報に関連付けられて前記保持手段に保持されている前記回路情報から特定される集積回路に接続することを設定することを特徴とする請求項９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置および半導体装置に関する。
【背景技術】
【０００２】
情報処理装置には、機器の動作を制御する第１制御手段を有する第１集積回路が設けられることがある。第１制御手段は、例えば、情報処理装置に機器が接続された場合にこの機器と接続し、機器からデータを取得して処理を行う。また、情報処理装置には、第１制御手段よりもデータの処理速度が速い第２制御手段を有する第２集積回路がさらに設けられることがある。第２制御手段は、例えば、情報処理装置に接続された機器から取得したデータの処理や他の処理を行う。
【０００３】
ここで、第１集積回路と第２集積回路とを少なくとも有する複数の集積回路が情報処理装置に設けられていると、情報処理装置に機器が接続された場合にこの機器と接続する制御手段を第２制御手段に設定するように制御することがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１７０４７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
情報処理装置に複数の集積回路が設けられている場合に、情報処理装置に接続された機器から取得したデータの処理に全て処理速度が速い第２制御手段が用いられると、第２制御手段により行われる他の処理が妨げられることがある。
本発明は、接続された機器から取得されるデータの処理に全て第２制御手段が用いられる場合に比べて、第２制御手段により行われる他の処理が妨げられることを抑制することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、機器から取得されるデータを処理し、当該機器の動作を制御する第１制御手段を有する第１集積回路と、前記第１制御手段よりもデータの処理速度が速い第２制御手段を有する第２集積回路と、前記機器と接続可能な第１接続手段を有する第３集積回路と、を備え、前記第３集積回路は、前記第１集積回路と接続可能な第２接続手段と、前記第２集積回路と接続可能な第３接続手段と、前記第１接続手段に前記機器が接続された場合に、接続された機器の通信速度に応じて、接続する集積回路を設定する設定手段と、を有することを特徴とする情報処理装置である。
請求項２に記載の発明は、前記設定手段は、通信速度が第１速度未満である機器が前記第１接続手段に接続された場合、接続する集積回路を前記第１集積回路に設定し、通信速度が当該第１速度よりも速い第２速度以上である機器が当該第１接続手段に接続された場合、接続する集積回路を前記第２集積回路に設定することを特徴とする請求項１記載の情報処理装置である。
請求項３に記載の発明は、前記第３集積回路は、機器の通信速度に関する速度情報と、接続可能な集積回路に関する回路情報とを関連付けて保持する保持手段をさらに有し、前記設定手段は、前記第１接続手段に接続された前記機器に係る前記速度情報を取得すると、当該速度情報に関連付けられて前記保持手段に保持されている前記回路情報から特定される集積回路に接続することを設定することを特徴とする請求項２記載の情報処理装置である。
請求項４に記載の発明は、前記速度情報は、機器の通信の規格に関する情報であることを特徴とする請求項３記載の情報処理装置である。
請求項５に記載の発明は、前記第１制御手段に処理されたデータを格納する第１格納手段をさらに備え、前記第１集積回路は、前記第１格納手段へのデータの書き込みを制御する第１書き込み手段をさらに有し、前記設定手段は、通信速度が第３速度である第１機器が前記第１接続手段に接続された場合に、接続する集積回路を前記第２集積回路に設定し、前記第３集積回路は、前記第１機器から連続データをパケット化されたデータごとに受信し、前記第１機器がパケット化された前記データを送信してから前記第３集積回路が当該データを受信するまでの時間は、当該第３集積回路が当該データを受信してから前記第１制御手段による当該データの処理を経て当該データが前記第１格納手段に書き込まれるまでの時間よりも短いことを特徴とする請求項１記載の情報処理装置である。
請求項６に記載の発明は、前記第２制御手段に処理されたデータを格納する第２格納手段をさらに備え、前記第２集積回路は、前記第２格納手段へのデータの書き込みを制御する第２書き込み手段をさらに有し、前記第３集積回路がパケット化された前記データを受信してから前記第２制御手段による当該データの処理を経て当該データが前記第２格納手段に書き込まれるまでの時間は、前記第１機器が当該データを送信してから当該第３集積回路が当該データを受信するまでの時間よりも短いことを特徴とする請求項５記載の情報処理装置である。
請求項７に記載の発明は、前記第１集積回路は、前記第２集積回路と接続可能な第４接続手段をさらに有し、前記設定手段は、通信速度が第４速度である第２機器が前記第１接続手段に接続された場合に、接続する集積回路を前記第１集積回路に設定し、前記第３集積回路は、前記第２機器から画像データをパケット化されたデータごとに受信し、前記第１制御手段は、パケット化された前記データごとに処理を行い、前記第２制御手段は、前記第１制御手段による処理が施された前記画像データを取得し、当該画像データを、記録媒体出力形式の画像データに変換する処理を行うことを特徴とする請求項１記載の情報処理装置である。
請求項８に記載の発明は、機器から取得されるデータを処理し、当該機器の動作を制御する第１制御手段を有する第１集積回路と、前記第１制御手段よりもデータの処理速度が速い第２制御手段を有する第２集積回路と、前記機器と接続可能な第１接続手段を有する第３集積回路と、を備え、前記第３集積回路は、前記第１集積回路と接続可能な第２接続手段と、前記第２集積回路と接続可能な第３接続手段と、前記第１接続手段に前記機器が接続された場合に、接続された機器の通信速度に応じて、接続する集積回路を設定する設定手段と、を有することを特徴とする半導体装置である。
請求項９に記載の発明は、前記設定手段は、通信速度が第１速度未満である機器が前記第１接続手段に接続された場合、接続する集積回路を前記第１集積回路に設定し、通信速度が当該第１速度よりも速い第２速度以上である機器が当該第１接続手段に接続された場合、接続する集積回路を前記第２集積回路に設定することを特徴とする請求項８記載の半導体装置である。
請求項１０に記載の発明は、前記第３集積回路は、機器の通信速度に関する速度情報と、接続可能な集積回路に関する回路情報とを関連付けて保持する保持手段をさらに有し、前記設定手段は、前記第１接続手段に接続された前記機器に係る前記速度情報を取得すると、当該速度情報に関連付けられて前記保持手段に保持されている前記回路情報から特定される集積回路に接続することを設定することを特徴とする請求項９記載の半導体装置である。
【発明の効果】
【０００７】
請求項１の発明によれば、接続された機器から取得されるデータの処理に全て第２制御手段が用いられる場合に比べて、第２制御手段により行われる他の処理が妨げられることを抑制することができる。
請求項２の発明によれば、通信速度が第１速度未満である機器が第１接続手段に接続された場合に接続する集積回路を第２集積回路に設定する場合に比べて、通信速度が第１速度未満である機器から取得されるデータの処理に全て第２制御手段が用いられることを抑制することができる。
請求項３の発明によれば、設定手段が、一の速度情報を取得した場合において、この一の速度情報に関連付けられて保持手段に保持されている回路情報から特定される集積回路とは異なる集積回路への接続を設定することがなくなる。
請求項４の発明によれば、第１接続手段に接続された機器の通信速度を測定することなく、第３集積回路に接続させる集積回路を設定することができる。
請求項５の発明によれば、第１機器から受信したデータの処理に第１制御手段が用いられる場合に比べて、第１機器からの連続データの読み込みに要する時間を短縮することができる。
請求項６の発明によれば、第３集積回路がパケット化されたデータを受信してから第２制御手段によるデータの処理を経てデータが第２格納手段に書き込まれるまでの時間が、第１機器がデータを送信してから第３集積回路がデータを受信するまでの時間よりも長い場合に比べて、第３集積回路が受信したパケット化されたデータが第２格納手段に書き込まれるまで第１機器と第３集積回路との通信が待たされることが抑制される。
請求項７の発明によれば、第２機器から取得されるデータの処理に全て第１制御手段が用いられる場合に比べて、第２機器から画像データを読み込んだ後における画像データの処理に要する時間を短縮することができる。
請求項８の発明によれば、接続された機器から取得されるデータの処理に全て第２制御手段が用いられる場合に比べて、第２制御手段により行われる他の処理が妨げられることを抑制することができる。
請求項９の発明によれば、通信速度が第１速度未満である機器が第１接続手段に接続された場合に接続する集積回路を第２集積回路に設定する場合に比べて、通信速度が第１速度未満である機器から取得されるデータの処理に全て第２制御手段が用いられることを抑制することができる。
請求項１０の発明によれば、設定手段が、一の速度情報を取得した場合において、この一の速度情報に関連付けられて保持手段に保持されている回路情報から特定される集積回路とは異なる集積回路への接続を設定することがなくなる。
【図面の簡単な説明】
【０００８】
【図１】本実施形態に係る画像形成装置の外観図である。
【図２】本実施形態に係る画像形成装置の内部構造を示す図である。
【図３】画像形成装置を構成する制御装置等の機能モジュール間の接続構成の例を説明する図である。
【図４】画像読取装置、画像記録装置および制御装置の内部構成の一例を説明する図である。
【図５】接続管理テーブルの構成例を示した図である。
【図６】接続管理ユニットが行う処理の流れを示したフローチャートである。
【図７】Ｉ／Ｏモジュールチップにリンクアップされる機器からＤＲＡＭへ画像データを読み込む場合に実行される処理動作を説明する図である。
【図８】Ｉ／Ｏモジュールチップにリンクアップされる機器からＤＲＡＭへ画像データを読み込む場合に実行される処理動作を説明する図である。
【図９】Ｉ／Ｏモジュールチップにリンクアップされる機器からＳＳＤへ画像データを読み込む場合に実行される処理動作を説明する図である。
【図１０】Ｉ／Ｏモジュールチップにリンクアップされる機器からＳＳＤへ画像データを読み込む場合に実行される処理動作を説明する図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。
ここでは、画像形成装置を例に説明する。本実施形態で説明する画像形成装置は、用紙に画像を形成する装置であり、コピー機能、スキャナ機能、ファックス送受信機能、印刷機能を備えている。
もっとも、これら全ての機能を有する画像形成装置である必要はなく、いずれか１つの機能に特化した装置、例えば複写機、スキャナ（３次元スキャナを含む。）、ファックス送受信機、プリンタ（３次元プリンタを含む。）でもよい。
【００１０】
＜画像形成装置の概略構成＞
図１は、本実施形態に係る画像形成装置１の外観図である。図２は、本実施形態に係る画像形成装置１の内部構造を示す図である。
画像形成装置１は、原稿の画像を読み取る画像読取装置１００と、用紙上に画像を記録する画像記録装置２００と、を備えている。
また、画像形成装置１は、ユーザによる操作の受付やユーザに対する各種の情報の提示に使用するユーザインタフェース（ＵＩ）３００を備えている。
さらに、画像形成装置１は、画像形成装置１の全体動作を制御する制御装置５００を備えている。
ここでの画像形成装置１は情報処理装置の一例である。なお、制御装置５００は情報処理装置の一例でもある。
【００１１】
画像読取装置１００は、画像記録装置２００の上に取り付けられている。画像読取装置１００は、原稿の画像を光学的に読み取る。
画像記録装置２００は、画像の形成に使用するエンジンや用紙の搬送に使用する機構で構成され、その内部には制御装置５００が配置されている。
ユーザインタフェース３００は、その操作面が画像形成装置１を操作するユーザと対面するように、画像読取装置１００の手前側に配置されている。
【００１２】
このうち、画像読取装置１００は、原稿の画像を読み取る画像読取部１１０と、この画像読取部１１０に原稿を搬送する原稿搬送部１２０と、を備えている。原稿搬送部１２０は、画像読取装置１００の上部に配置され、画像読取部１１０は、画像読取装置１００の下部に配置されている。
原稿搬送部１２０は、原稿を収容する原稿収容部１２１と、原稿収容部１２１から引き出された原稿が排出される原稿排出部１２２とを有し、不図示の搬送機構を使用して原稿収容部１２１から原稿排出部１２２に原稿を搬送する。
原稿搬送部１２０は、原稿自動送り装置（ＡＤＦ：Auto Document Feeder）とも呼ばれる。
なお、原稿に対して読取光学系を相対的に移動させ、原稿の画像を読み取ることもできる。
【００１３】
画像記録装置２００は、用紙トレイから引き出された用紙Ｐに画像を形成する画像形成部２０と、画像形成部２０に対して用紙Ｐを供給する用紙供給部６０と、画像形成部２０にて画像が形成された用紙Ｐを排出する用紙排出部７０と、画像形成部２０から出力される用紙Ｐの表裏を反転させ、画像形成部２０に向けて再度搬送する反転搬送部８０と、を備えている。
これらの構成はいずれも既知であるので、詳細な説明は省略する。なお、画像形成部２０には、用紙Ｐの搬送経路に沿ってブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の各色に対応する記録ユニットが配置されている。色の種類及び色の組み合わせは一例である。
【００１４】
ユーザインタフェース３００は、ユーザからの指示を受け付ける受付装置とユーザに対して情報を提供する出力装置とで構成され、具体的には操作受付部と表示部とを有している。
ここで、操作受付部は、ハードウェアキーに対する操作を検知する機能とソフトウェアキーに対する操作を検知する機能などを提供する。一方、表示部は、情報を提供する画面やソフトウェアキー等を表示する。
【００１５】
＜機能モジュール間の接続構成＞
図３は、画像形成装置１を構成する制御装置５００等の機能モジュール間の接続構成の例を説明する図である。
画像読取装置１００、画像記録装置２００、ユーザインタフェース３００は、制御装置５００に対して接続されている。画像読取装置１００、画像記録装置２００、ユーザインタフェース３００、制御装置５００には、いずれも機能モジュール化された半導体チップが内蔵されている。
【００１６】
本実施形態では、複数のＭｏｃｈｉ（Modular Chip）チップが集約された半導体基板（Substrate）を使用する。Ｍｏｃｈｉチップとは、必要とされる機能だけを選択的に集約した半導体チップである。因みに、Ｍｏｃｈｉは商標である。
Ｍｏｃｈｉチップ間の相互接続方式には、パラレル接続方式とシリアル接続方式があるが、本実施形態では、シリアル接続方式を採用する。すなわち、本実施形態では、Ｍｏｃｈｉチップ間のデータをシリアル伝送方式により転送する。
【００１７】
＜制御装置の内部構成＞
図４は、画像読取装置１００、画像記録装置２００および制御装置５００の内部構成の一例を説明する図である。
画像読取装置１００には、Ｍｏｃｈｉインタフェースモジュール１０１が設けられている。Ｍｏｃｈｉインタフェースモジュール１０１は、制御装置５００に対して原稿の画像データを転送する。
画像記録装置２００には、Ｍｏｃｈｉインタフェースモジュール２０１が設けられている。Ｍｏｃｈｉインタフェースモジュール２０１は、制御装置５００から転送された画像データを受信する。
【００１８】
制御装置５００は、画像読取装置１００、画像記録装置２００、およびユーザインタフェース３００と外部バスで接続されている。本実施形態の制御装置５００は、複数のＭｏｃｈｉチップが集積化されたＭｏｃｈｉチップユニット５１０と、ＳＳＤ（Solid State Drive）５８０と、ＤＲＡＭ（Dynamic Random Access Memory）５９０とを有する。ここで、Ｍｏｃｈｉチップユニット５１０は、半導体装置の一例として捉えられる。
【００１９】
Ｍｏｃｈｉチップユニット５１０は、第１集積回路の一例としてのＭＦＰ（MultiFunction Peripheral）モジュールチップ５２０と、第２集積回路の一例としてのＭａｉｎＣＰＵモジュールチップ５４０と、第３集積回路の一例としてのＩ／Ｏ（Input/Output）モジュールチップ５７０とからなる。
【００２０】
ＭＦＰモジュールチップ５２０は、画像読取装置１００や画像記録装置２００の動作を制御する機能を持たされている。画像読取装置１００、画像記録装置２００、ユーザインタフェース３００、およびＭＦＰモジュールチップ５２０により、画像形成装置１による複写機、スキャナ、ファックス送受信機、プリンタ等の機能が満たされる。すなわち、制御装置５００にＭＦＰモジュールチップ５２０が設けられている場合には、ＭａｉｎＣＰＵモジュールチップ５４０が設けられていなくても、画像形成装置１としての機能が満たされる。
【００２１】
ＭＦＰモジュールチップ５２０は、ＭＦＰＣＰＵ５２７と、第１Ｍｏｃｈｉインタフェースモジュール５２１と、第２Ｍｏｃｈｉインタフェースモジュール５２２と、第３Ｍｏｃｈｉインタフェースモジュール５２３と、第４Ｍｏｃｈｉインタフェースモジュール５２４と、第５Ｍｏｃｈｉインタフェースモジュール５２５とを有する。また、ＭＦＰモジュールチップ５２０は、第１内部バス５２６と、メモリ管理ユニット（Memory Management Unit）５２８と、第１メモリコントローラ５２９と、侵入防止システム（Intrusion Prevention System）５３０とを有する。
【００２２】
第１制御手段の一例としてのＭＦＰＣＰＵ５２７は、画像形成装置１の動作を制御する。ＭＦＰＣＰＵ５２７は、画像データの読み込みの指示を受けると、画像読取装置１００から転送された画像データを読み込んでＳＳＤ５８０に格納させる。また、ＭＦＰＣＰＵ５２７は、画像の形成の指示を受けると、画像記録装置２００へ画像データを転送させ、用紙に対する画像の形成を行わせる。
【００２３】
また、ＭＦＰＣＰＵ５２７は、Ｉ／Ｏモジュールチップ５７０から転送されたデータの解析を行う。データの解析としては、例えば、データの種類を特定する処理が挙げられる。データの種類を特定する処理としては、例えば、Ｉ／Ｏモジュールチップ５７０から転送されたデータが画像データかまたは指示に関するデータであるかを特定する処理等が挙げられる。
また、ＭＦＰＣＰＵ５２７は、ＳＳＤ５８０に格納されているデータのＤＲＡＭ５９０への転送の指示を、第４Ｍｏｃｈｉインタフェースモジュール５２４に対して行う。
【００２４】
ＭＦＰＣＰＵ５２７としては、例えば、動作周波数が０．６６ＭＨｚであるものが用いられる。
本実施形態では、通信速度が１Ｇｂｐｓである機器がＩ／Ｏモジュールチップ５７０に接続された場合に、この機器がデータを送信してからＩ／Ｏモジュールチップ５７０がデータを受信するまでの時間は、Ｉ／Ｏモジュールチップ５７０がデータを受信してからＭＦＰＣＰＵ５２７によるデータの解析を経てこのデータがＳＳＤ５８０に書き込まれるまでの時間よりも短くなる。
【００２５】
第１Ｍｏｃｈｉインタフェースモジュール５２１は、画像読取装置１００から転送されたデータを受信する。
第２Ｍｏｃｈｉインタフェースモジュール５２２は、画像記録装置２００へデータを転送する。
第３Ｍｏｃｈｉインタフェースモジュール５２３は、ユーザインタフェース３００へデータを転送する。第３Ｍｏｃｈｉインタフェースモジュール５２３から転送されたデータは、ユーザインタフェース３００の表示部に表示される。なお、ＭａｉｎＣＰＵモジュールチップ５４０から転送されたデータがユーザインタフェース３００の表示部に表示されている間は、第３Ｍｏｃｈｉインタフェースモジュール５２３からユーザインタフェース３００へのデータの転送は行われない。
【００２６】
第４接続手段の一例としての第４Ｍｏｃｈｉインタフェースモジュール５２４は、ＭａｉｎＣＰＵモジュールチップ５４０に対してデータの送受信を行う。
第５Ｍｏｃｈｉインタフェースモジュール５２５は、Ｉ／Ｏモジュールチップ５７０から転送されたデータを受信する。
【００２７】
第１内部バス５２６は、予め定められたサイズ（例えば６４バイト）のパケットデータを転送する。第１内部バス５２６は、第１Ｍｏｃｈｉインタフェースモジュール５２１と、第２Ｍｏｃｈｉインタフェースモジュール５２２と、第３Ｍｏｃｈｉインタフェースモジュール５２３と、第４Ｍｏｃｈｉインタフェースモジュール５２４と、第５Ｍｏｃｈｉインタフェースモジュール５２５と、メモリ管理ユニット５２８と、第１メモリコントローラ５２９と、侵入防止システム５３０とを相互に接続し、パケットデータの受け渡しに用いられる。
なお、本実施形態では、Ｍｏｃｈｉチップユニット５１０内のデータの転送は、パケットデータごとに行われる。
【００２８】
メモリ管理ユニット５２８は、ＭＦＰＣＰＵ５２７に格納されるデータに対応するアドレス情報を管理する。
第１書き込み手段の一例としての第１メモリコントローラ５２９は、ＳＳＤ５８０に対するデータの書き込み、ＳＳＤ５８０からのデータの読み出し、ＳＳＤ５８０のリフレッシュなどを制御する回路である。第１メモリコントローラ５２９は、第１内部バス５２６に接続されており、第１内部バス５２６に接続された他のデバイスとの間でパケットデータを受け渡しする。例えば、第１メモリコントローラ５２９は、ＭＦＰＣＰＵ５２７からの要求に従ってデータの読み書きを実行する。
侵入防止システム５３０は、第１内部バス５２６を通るデータを監視し、ＭＦＰモジュールチップ５２０内への不正なアクセスを未然に防ぐ。
【００２９】
ＭａｉｎＣＰＵモジュールチップ５４０は、ＭａｉｎＣＰＵ５５０と、第６Ｍｏｃｈｉインタフェースモジュール５４１と、第７Ｍｏｃｈｉインタフェースモジュール５４２と、第８Ｍｏｃｈｉインタフェースモジュール５４３と、第２内部バス５４４と、第２メモリコントローラ５６０とを有する。
【００３０】
ＭａｉｎＣＰＵ５５０は、Ｉ／Ｏモジュールチップ５７０から転送されたデータの解析を行う。このデータの解析は、ＭＦＰＣＰＵ５２７により行われる解析と同様である。
また、ＭａｉｎＣＰＵ５５０は、ＳＳＤ５８０に格納されているデータのＤＲＡＭ５９０への転送の指示や、ＤＲＡＭ５９０に格納されているデータのＳＳＤ５８０への転送の指示を、第６Ｍｏｃｈｉインタフェースモジュール５４１に対して行う。
【００３１】
また、ＭａｉｎＣＰＵ５５０は、デコンポーズ処理を行う。デコンポーズ処理とは、画像データを、用紙出力形式の画像データに変換する処理である。用紙出力形式の画像データとしては、例えば、ビットマップデータが挙げられる。
また、ＭａｉｎＣＰＵ５５０は、ユーザインタフェース３００の操作受付部にて受け付けられた操作に応じた画像をユーザインタフェース３００の表示部に表示させる処理を行う。
【００３２】
また、ＭａｉｎＣＰＵ５５０は、ＭＦＰＣＰＵ５２７よりもデータの処理速度が速い。ＭａｉｎＣＰＵ５５０としては、例えば、動作周波数が１．６ＧＨｚのものが用いられる。
本実施形態では、通信速度が１Ｇｂｐｓである機器がＩ／Ｏモジュールチップ５７０に接続された場合に、Ｉ／Ｏモジュールチップ５７０がデータを受信してからＭａｉｎＣＰＵ５５０によるデータの解析を経てこのデータがＤＲＡＭ５９０に書き込まれるまでの時間は、この機器がデータを送信してからＩ／Ｏモジュールチップ５７０がデータを受信するまでの時間よりも短くなる。
【００３３】
ＭａｉｎＣＰＵ５５０は、画像形成装置１全体の動作を制御する第１のＣＰＵ（Central Processing Unit）コア５５１Ａと、画像読取装置１００の動作を制御する第２のＣＰＵコア５５１Ｂと、画像を処理するＧＰＵ（Graphics Processing Unit）コア５５１Ｃとで構成される。すなわち、ＭａｉｎＣＰＵ５５０はマルチコア構成である。
第１のＣＰＵコア５５１Ａ、第２のＣＰＵコア５５１Ｂは、何れも第２制御手段の一例である。広義には、ＭａｉｎＣＰＵ５５０も第２制御手段の一例である。
【００３４】
本実施形態では、第１のＣＰＵコア５５１Ａ、第２のＣＰＵコア５５１Ｂは、一次キャッシュメモリ５５２Ａ、５５２Ｂと、二次キャッシュメモリ５５３Ａとを有している。
一方、ＧＰＵコア５５１Ｃは、一次キャッシュメモリ５５２Ｃを有している。
【００３５】
第６Ｍｏｃｈｉインタフェースモジュール５４１は、ＭＦＰモジュールチップ５２０の第４Ｍｏｃｈｉインタフェースモジュール５２４に対してデータの送受信を行う。
第７Ｍｏｃｈｉインタフェースモジュール５４２は、ユーザインタフェース３００へデータを転送する。第７Ｍｏｃｈｉインタフェースモジュール５４２から転送されたデータは、ユーザインタフェース３００の表示部に表示される。
第８Ｍｏｃｈｉインタフェースモジュール５４３は、Ｉ／Ｏモジュールチップ５７０から転送されたデータを受信する。
【００３６】
第２内部バス５４４は、ＭａｉｎＣＰＵ５５０と、第６Ｍｏｃｈｉインタフェースモジュール５４１と、第７Ｍｏｃｈｉインタフェースモジュール５４２と、第８Ｍｏｃｈｉインタフェースモジュール５４３と、第２メモリコントローラ５６０とを相互に接続し、パケットデータの受け渡しに用いられる。
第２書き込み手段の一例としての第２メモリコントローラ５６０は、ＤＲＡＭ５９０に対するデータの書き込み、ＤＲＡＭ５９０からのデータの読み出し、ＤＲＡＭ５９０のリフレッシュなどを制御する回路である。第２メモリコントローラ５６０は、第２内部バス５４４に接続されており、第２内部バス５４４に接続された他のデバイスとの間でパケットデータを受け渡しする。
【００３７】
Ｉ／Ｏモジュールチップ５７０は、画像形成装置１に接続される機器からのデータの受信に用いられる。
Ｉ／Ｏモジュールチップ５７０は、接続管理ユニット５７６と、第９Ｍｏｃｈｉインタフェースモジュール５７１と、第１０Ｍｏｃｈｉインタフェースモジュール５７２と、周辺機器インタフェース部５７３と、ＵＳＢメモリインタフェース部５７４と、通信先インタフェース部５７５とを有する。
【００３８】
設定手段の一例としての接続管理ユニット５７６は、Ｉ／Ｏモジュールチップ５７０に機器が接続されると、接続された機器の通信速度に応じて、ＭＦＰモジュールチップ５２０およびＭａｉｎＣＰＵモジュールチップ５４０のうちの何れにリンクアップするかを設定する。リンクアップとは、通信可能に接続することを意味する。接続管理ユニット５７６は、機器の通信の規格に関する規格情報と、ＭＦＰモジュールチップ５２０およびＭａｉｎＣＰＵモジュールチップ５４０のうちの何れかの接続先に関する接続先情報とを関連付けて保持する。そして、Ｉ／Ｏモジュールチップ５７０に接続された機器から規格情報を取得すると、取得した規格情報に関連付けられている接続先情報から特定される接続先に接続することを設定する。ここで、接続先情報は、接続可能な集積回路に関する回路情報として捉えられる。
【００３９】
第２接続手段の一例としての第９Ｍｏｃｈｉインタフェースモジュール５７１は、Ｉ／Ｏモジュールチップ５７０がＭＦＰモジュールチップ５２０にリンクアップすることが接続管理ユニット５７６に設定された場合に用いられる。この場合に、第９Ｍｏｃｈｉインタフェースモジュール５７１は、Ｉ／Ｏモジュールチップ５７０に接続された機器からのデータを、ＭＦＰモジュールチップ５２０へ転送する。
第３接続手段の一例としての第１０Ｍｏｃｈｉインタフェースモジュール５７２は、Ｉ／Ｏモジュールチップ５７０がＭａｉｎＣＰＵモジュールチップ５４０にリンクアップすることが接続管理ユニット５７６に設定された場合に用いられる。この場合に、第１０Ｍｏｃｈｉインタフェースモジュール５７２は、Ｉ／Ｏモジュールチップ５７０に接続された機器からのデータを、ＭａｉｎＣＰＵモジュールチップ５４０へ転送する。
【００４０】
周辺機器インタフェース部５７３は、ＰＣ（Personal Computer）等の端末装置にリンクアップする。周辺機器インタフェース部５７３は、端末装置にリンクアップすると、機器とリンクアップしたことを示す接続情報を、接続管理ユニット５７６に送信する。また、周辺機器インタフェース部５７３は、リンクアップした端末装置から規格情報を取得し、取得した規格情報を、接続管理ユニット５７６に転送する。また、周辺機器インタフェース部５７３は、リンクアップした端末装置から取得した画像データを、第９Ｍｏｃｈｉインタフェースモジュール５７１や第１０Ｍｏｃｈｉインタフェースモジュール５７２へ転送する。
【００４１】
ＵＳＢメモリインタフェース部５７４は、ＵＳＢメモリにリンクアップする。ＵＳＢメモリインタフェース部５７４は、ＵＳＢメモリにリンクアップすると、接続管理ユニット５７６に接続情報を送信する。また、ＵＳＢメモリインタフェース部５７４は、リンクアップしたＵＳＢメモリから規格情報を取得し、取得した規格情報を、接続管理ユニット５７６へ転送する。また、ＵＳＢメモリインタフェース部５７４は、リンクアップしたＵＳＢメモリから取得した画像データを、第９Ｍｏｃｈｉインタフェースモジュール５７１や第１０Ｍｏｃｈｉインタフェースモジュール５７２へ転送する。
【００４２】
通信先インタフェース部５７５は、サーバ装置等の通信先にリンクアップする。通信先インタフェース部５７５は、通信先にリンクアップすると、接続管理ユニット５７６に接続情報を送信する。また、通信先インタフェース部５７５は、接続した通信先から規格情報を取得し、取得した規格情報を、接続管理ユニット５７６に転送する。また、通信先インタフェース部５７５は、接続した通信先から取得した画像データを、第９Ｍｏｃｈｉインタフェースモジュール５７１や第１０Ｍｏｃｈｉインタフェースモジュール５７２へ転送する。
なお、周辺機器インタフェース部５７３、ＵＳＢメモリインタフェース部５７４、および通信先インタフェース部５７５は、何れも、機器と接続可能な第１接続手段として捉えられる。
【００４３】
第１格納手段の一例としてのＳＳＤ５８０は、不揮発性の格納手段である半導体メモリである。なお、第１格納手段としては、例えば、ｅＭＭＣ（embedded Multi Media Card）が用いられてもよい。
第２格納手段の一例としてのＤＲＡＭ５９０は、揮発性の格納手段である半導体メモリである。
【００４４】
＜接続管理テーブルの説明＞
次に、接続管理ユニット５７６に保持されているデータについて説明する。
図５は、接続管理テーブルの構成例を示した図である。接続管理テーブルは、画像形成装置１に機器が接続された場合に、Ｉ／Ｏモジュールチップ５７０が、ＭＦＰモジュールチップ５２０およびＭａｉｎＣＰＵモジュールチップ５４０のうちの何れにリンクアップする設定を行うかを管理するためのテーブルである。
【００４５】
図５に示された接続管理テーブルでは、「通信規格」に、機器の規格情報が示されている。本実施形態では、規格情報として、機器の通信規格が示されている。
具体的には、「通信規格」には、「ＵＳＢ１．０」、「ＵＳＢ１．１」、「ＵＳＢ２．０」、「ＵＳＢ３．０」、「ＵＳＢ３．１」、「ＵＳＢ３．２」がそれぞれ示されている。これらの「通信規格」は、ＵＳＢメモリの通信規格である。
また、「通信規格」には、「１０ＢＡＳＥ−Ｔ」、「１００ＢＡＳＥ−ＴＸ」、「１０００ＢＡＳＥ−Ｔ」、「１０ＧＢＡＳＥ−Ｔ」がそれぞれ示されている。これらの「通信規格」は、コンピュータネットワークの通信規格である。具体的には、これらの「通信規格」は、イーサネット（登録商標）である。
また、「通信規格」には、「ＩＥＥＥ８０２．１１ａ」、「ＩＥＥＥ８０２．１１ａｃ」がそれぞれ示されている。これらの「通信規格」は、無線ＬＡＮの通信規格である。
【００４６】
また、接続管理テーブルには、「通信速度（Ｇｂｐｓ）」に、「通信規格」に対応する機器における最大の通信速度が示されている。
また、接続管理テーブルには、「リンクアップ先」に、ＭＦＰモジュールチップ５２０およびＭａｉｎＣＰＵモジュールチップ５４０のうちＩ／Ｏモジュールチップ５７０がリンクアップする対象が示されている。
「リンクアップ先」には、「ＭＦＰＣＰＵ」と、「ＭａｉｎＣＰＵ」とがそれぞれ示されている。「ＭＦＰＣＰＵ」は、ＭＦＰモジュールチップ５２０を意味する。また、「ＭａｉｎＣＰＵ」は、ＭａｉｎＣＰＵモジュールチップ５４０を意味する。
【００４７】
本実施形態の接続管理テーブルでは、「通信速度（Ｇｂｐｓ）」が１未満である「通信規格」には、「リンクアップ先」として「ＭＦＰＣＰＵ」が対応付けられている。具体的には、「通信速度（Ｇｂｐｓ）」が１未満である「ＵＳＢ１．０」、「ＵＳＢ１．１」、「ＵＳＢ２．０」、「１０ＢＡＳＥ−Ｔ」、「１００ＢＡＳＥ−ＴＸ」、「ＩＥＥＥ８０２．１１ａ」には、「ＭＦＰＣＰＵ」が対応付けられている。
また、「通信速度（Ｇｂｐｓ）」が１以上である「通信規格」には、「リンクアップ先」として「ＭａｉｎＣＰＵ」が対応付けられている。具体的には、「通信速度（Ｇｂｐｓ）」が１以上である「ＵＳＢ３．０」、「ＵＳＢ３．１」、「ＵＳＢ３．２」、「１０００ＢＡＳＥ−Ｔ」、「１０ＧＢＡＳＥ−Ｔ」、「ＩＥＥＥ８０２．１１ａｃ」には、「ＭａｉｎＣＰＵ」が対応付けられている。
【００４８】
接続管理ユニット５７６は、規格情報と接続先情報とを関連付けて保持する保持手段としても捉えられる。
なお、図５の接続管理テーブルに示した「通信規格」は一例に過ぎず、図５に示した「通信規格」とは異なる「通信規格」が、「通信速度（Ｇｂｐｓ）」と「リンクアップ先」とに関連付けられて示されてもよい。
【００４９】
＜接続管理ユニットが行う処理の流れ＞
次に、接続管理ユニット５７６が行う処理の流れについて説明する。
図６は、接続管理ユニット５７６が行う処理の流れを示したフローチャートである。
まず、接続管理ユニット５７６は、Ｉ／Ｏモジュールチップ５７０が機器にリンクアップしたか否かを判定する（Ｓ１０１）。機器にリンクアップしたか否かの判定は、接続管理ユニット５７６が接続情報を取得したか否かにより行われる。否定結果が継続している間、接続管理ユニット５７６は、ステップ１０１の判定動作を繰り返す。
【００５０】
一方、接続管理ユニット５７６が接続情報を取得した場合、肯定結果を得てステップ１０２へ進む。
接続管理ユニット５７６は、Ｍｏｃｈｉチップユニット５１０にＭａｉｎＣＰＵモジュールチップ５４０が設けられているか否かを判定する（Ｓ１０２）。
【００５１】
ステップ１０２にて肯定結果が得られた場合、接続管理ユニット５７６は、Ｉ／Ｏモジュールチップ５７０がリンクアップした機器の通信速度が１Ｇｂｐｓ以上であるか否かを判定する（Ｓ１０３）。具体的には、接続管理ユニット５７６は、リンクアップした機器の規格情報を取得する。そして、取得した規格情報が接続管理テーブル（図５参照）にて対応付けられている通信速度が１Ｇｂｐｓ以上であるか否かを判定する。
【００５２】
通信速度が１Ｇｂｐｓ以上である場合（Ｓ１０３にてＹＥＳ）、接続管理ユニット５７６は、リンクアップする集積回路をＭａｉｎＣＰＵモジュールチップ５４０に設定する。
一方、ステップ１０２またはＳ１０３にて否定結果が得られた場合、接続管理ユニット５７６は、リンクアップする集積回路をＭＦＰモジュールチップ５２０に設定する。
【００５３】
このように、本実施形態では、接続管理ユニット５７６は、Ｉ／Ｏモジュールチップ５７０に機器が接続された場合に、接続された機器の通信速度に応じて、接続する集積回路を設定する。
【００５４】
画像形成装置１に接続された機器から取得したデータの処理に全て処理速度が速いＭａｉｎＣＰＵ５５０が用いられると、ＭａｉｎＣＰＵ５５０がユーザインタフェース３００へ画像を表示させる等の処理が妨げられることがある。
そこで、本実施形態では、画像形成装置１に接続された機器の通信速度に応じて、リンクアップする集積回路を、ＭＦＰモジュールチップ５２０およびＭａｉｎＣＰＵモジュールチップ５４０の何れかに設定するようにしている。
【００５５】
特に本実施形態では、接続管理ユニット５７６は、通信速度が第１速度未満である機器がＩ／Ｏモジュールチップ５７０に接続された場合、接続する集積回路をＭＦＰモジュールチップ５２０に設定し、通信速度が第１速度よりも速い第２速度である機器がＩ／Ｏモジュールチップ５７０に接続された場合、接続する集積回路をＭａｉｎＣＰＵモジュールチップ５４０に設定する。ここで、第１速度は、例えば、１Ｇｂｐｓの通信速度である。また、第２速度は、１Ｇｂｐｓよりも速い通信速度である。
【００５６】
また、本実施形態では、接続管理ユニット５７６は、Ｉ／Ｏモジュールチップ５７０に接続された機器に係る速度情報を取得すると、この速度情報に関連付けられて接続管理ユニット５７６に保持されている回路情報から特定される集積回路に接続することを設定する。さらに、本実施形態では、速度情報は、機器の通信の規格に関する情報である。
【００５７】
また、本実施形態では、接続管理ユニット５７６は、通信速度が第３速度である第１機器がＩ／Ｏモジュールチップ５７０に接続された場合に、接続する集積回路をＭａｉｎＣＰＵモジュールチップ５４０に設定する。ここで、第３速度は、例えば、１Ｇｂｐｓの通信速度である。また、第１機器がパケット化されたデータを送信してからＩ／Ｏモジュールチップ５７０がデータを受信するまでの時間は、Ｉ／Ｏモジュールチップ５７０がデータを受信してからＭＦＰＣＰＵ５２７によるデータの処理を経てこのデータがＳＳＤ５８０に書き込まれるまでの時間よりも短い。ここで、ＭＦＰＣＰＵ５２７によるデータの処理とは、例えば、データの解析である。
さらに、本実施形態では、Ｉ／Ｏモジュールチップ５７０がパケット化されたデータを受信してからＭａｉｎＣＰＵ５５０によるデータの処理を経てこのデータがＤＲＡＭ５９０に書き込まれるまでの時間は、第１機器がデータを送信してからＩ／Ｏモジュールチップ５７０がデータを受信するまでの時間よりも短い。
【００５８】
＜機器からＤＲＡＭへの画像データの読み込み＞
図７および図８は、Ｉ／Ｏモジュールチップ５７０にリンクアップされる機器からＤＲＡＭ５９０へ画像データを読み込む場合に実行される処理動作を説明する図である。以下では、通信規格が「ＵＳＢ３．０」であるＵＳＢメモリがＩ／Ｏモジュールチップ５７０にリンクアップされる場合について説明する。
【００５９】
まず、ＭＦＰＣＰＵ５２７は、Ｉ／Ｏモジュールチップ５７０におけるＩ／Ｏポートを初期化する（ステップ１）。これにより、画像形成装置１に機器が接続された場合に、Ｉ／Ｏモジュールチップ５７０を機器にリンクアップさせられるようになる。この初期化は、例えば、画像形成装置１の電源の投入時に行われる。
【００６０】
画像形成装置１にＵＳＢメモリが接続されると、Ｉ／Ｏモジュールチップ５７０のＵＳＢメモリインタフェース部５７４は、接続されたＵＳＢメモリにリンクアップする（ステップ２）。
接続管理ユニット５７６は、ＵＳＢメモリインタフェース部５７４からＵＳＢメモリの規格情報を取得する。接続管理テーブル（図５参照）にて通信規格「ＵＳＢ３．０」に対応付けられている「通信速度（Ｇｂｐｓ）」は「５」であり、接続管理ユニット５７６は、リンクアップする集積回路をＭａｉｎＣＰＵモジュールチップ５４０に設定する。
Ｉ／Ｏモジュールチップ５７０の第１０Ｍｏｃｈｉインタフェースモジュール５７２は、ＭａｉｎＣＰＵ５５０に対して、リンクアップすることを示すリンクアップ通知を行う（ステップ３）。
【００６１】
Ｉ／Ｏモジュールチップ５７０のＵＳＢメモリインタフェース部５７４は、ＵＳＢメモリから画像データを取得する（ステップ４）。このとき取得する画像データは、パケット単位で区切られた複数のパケットデータのうちの最初のパケットデータである。すなわち、本実施形態では、リンクアップされたＵＳＢメモリから、画像データがパケット化されたデータごとに転送される。
ＵＳＢメモリインタフェース部５７４に取得された画像データは、ＤＲＡＭ５９０に格納される（ステップ５）。Ｉ／Ｏモジュールチップ５７０からＤＲＡＭ５９０へデータが転送される場合、このデータは、第１０Ｍｏｃｈｉインタフェースモジュール５７２および第８Ｍｏｃｈｉインタフェースモジュール５４３を介してＭａｉｎＣＰＵモジュールチップ５４０内に転送される。そして、ＭａｉｎＣＰＵモジュールチップ５４０内に転送されたデータは、第２メモリコントローラ５６０によりＤＲＡＭ５９０に格納される。
【００６２】
ＭａｉｎＣＰＵ５５０は、ＤＲＡＭ５９０に格納された画像データを取り出して解析する（ステップ６）。具体的には、画像データの種類を特定し、ファイル化する。ファイル化された画像データは、第２メモリコントローラ５６０により、再びＤＲＡＭ５９０に格納される（ステップ７）。
【００６３】
ＭａｉｎＣＰＵ５５０は、ＤＲＡＭ５９０に格納されている画像データのＳＳＤ５８０への転送を、第６Ｍｏｃｈｉインタフェースモジュール５４１に指示する（ステップ８）。この転送の指示は、ＭａｉｎＣＰＵ５５０を介さないＤＭＡ（Direct Memory Access）転送の指示である。
ＤＲＡＭ５９０に格納されている画像データは、ＳＳＤ５８０にＤＭＡ転送される（ステップ９）。ＤＲＡＭ５９０に格納されているデータがＳＳＤ５８０に転送される場合、このデータは、第６Ｍｏｃｈｉインタフェースモジュール５４１および第４Ｍｏｃｈｉインタフェースモジュール５２４を介してＭＦＰモジュールチップ５２０内に転送される。そして、ＭＦＰモジュールチップ５２０内に転送されたデータは、第１メモリコントローラ５２９によりＳＳＤ５８０に格納される。
【００６４】
第６Ｍｏｃｈｉインタフェースモジュール５４１は、画像データを転送すると、ＭａｉｎＣＰＵ５５０に対して、画像データの転送が完了したことを示す転送完了通知を行う（ステップ１０）。
この後、残りのパケットデータに対して順番に、ステップ４〜ステップ１０までの処理が行われる。
【００６５】
この後、Ｉ／Ｏモジュールチップ５７０のＵＳＢメモリインタフェース部５７４は、ＵＳＢメモリとの通信を終了する（ステップ１１）。
Ｉ／Ｏモジュールチップ５７０の第１０Ｍｏｃｈｉインタフェースモジュール５７２は、ＭａｉｎＣＰＵ５５０に対して、ＵＳＢメモリからの画像データの転送が完了したことを示す転送完了通知を行う（ステップ１２）。
【００６６】
ＭａｉｎＣＰＵ５５０は、ＳＳＤ５８０に格納されている画像データのＤＲＡＭ５９０へのＤＭＡ転送を、第６Ｍｏｃｈｉインタフェースモジュール５４１に指示する（ステップ１３）。
ＳＳＤ５８０に格納されている画像データは、ＤＲＡＭ５９０へＤＭＡ転送される（ステップ１４）。具体的には、ＳＳＤ５８０に格納されている画像データを構成する複数のパケットデータは、ＤＲＡＭ５９０へＤＭＡ転送される。転送された画像データは、第２メモリコントローラ５６０によりＤＲＡＭ５９０に格納される。
【００６７】
第６Ｍｏｃｈｉインタフェースモジュール５４１は、画像データを転送すると、この転送が完了したことを示す転送完了通知を、ＭａｉｎＣＰＵ５５０に行う（ステップ１５）。
ＭａｉｎＣＰＵ５５０は、ＤＲＡＭ５９０に格納された画像データを取り出し、デコンポーズを行う（ステップ１６）。このときデコンポーズされる画像データは、複数のパケットデータのうちの最初のパケットデータである。
デコンポーズにより変換された画像データは、第２メモリコントローラ５６０により、ＤＲＡＭ５９０に格納される（ステップ１７）。
この後、残りのパケットデータに対して順番に、ステップ１６およびステップ１７の処理が行われる。
【００６８】
この後、ＭａｉｎＣＰＵ５５０は、ＤＲＡＭ５９０に格納されている画像データのＳＳＤ５８０へのＤＭＡ転送を、第６Ｍｏｃｈｉインタフェースモジュール５４１に指示する（ステップ１８）。
ＤＲＡＭ５９０に格納されている画像データは、ＳＳＤ５８０へ転送される（ステップ１９）。具体的には、ＤＲＡＭ５９０に格納されている画像データを構成する複数のパケットデータは、ＳＳＤ５８０へ転送される。転送された画像データは、第１メモリコントローラ５２９によりＳＳＤ５８０に格納される。
この後、例えば、ＭａｉｎＣＰＵ５５０は、印刷の指示を受けると、ＭＦＰＣＰＵ５２７に対して、印刷の指示を行う（ステップ２０）。ＭＦＰＣＰＵ５２７は、印刷の指示を受けると、ＳＳＤ５８０に格納されている画像データを用いた画像の形成を画像記録装置２００に行わせる。
【００６９】
＜機器からＳＳＤへの画像データの読み込み＞
図９および図１０は、Ｉ／Ｏモジュールチップ５７０にリンクアップされる機器からＳＳＤ５８０へ画像データを読み込む場合に実行される処理動作を説明する図である。以下では、通信規格が「ＵＳＢ２．０」であるＵＳＢメモリがＩ／Ｏモジュールチップ５７０にリンクアップされる場合について説明する。
【００７０】
まず、ＭＦＰＣＰＵ５２７は、Ｉ／Ｏモジュールチップ５７０におけるＩ／Ｏポートを初期化する（ステップ３１）。
画像形成装置１にＵＳＢメモリが接続されると、Ｉ／Ｏモジュールチップ５７０のＵＳＢメモリインタフェース部５７４は、接続されたＵＳＢメモリにリンクアップする（ステップ３２）。
【００７１】
接続管理ユニット５７６は、ＵＳＢメモリインタフェース部５７４からＵＳＢメモリの規格情報を取得する。接続管理テーブル（図５参照）にて通信規格「ＵＳＢ２．０」に対応付けられている「通信速度（Ｇｂｐｓ）」は「０．４８」であり、接続管理ユニット５７６は、リンクアップする集積回路をＭＦＰモジュールチップ５２０に設定する。
Ｉ／Ｏモジュールチップ５７０の第９Ｍｏｃｈｉインタフェースモジュール５７１は、ＭＦＰＣＰＵ５２７に対して、リンクアップすることを示すリンクアップ通知を行う（ステップ３３）。
【００７２】
Ｉ／Ｏモジュールチップ５７０のＵＳＢメモリインタフェース部５７４は、ＵＳＢメモリから画像データを取得する（ステップ３４）。ここで取得する画像データは、複数のパケットデータのうちの最初のパケットデータである。
ＵＳＢメモリインタフェース部５７４に取得された画像データは、ＭＦＰＣＰＵ５２７に転送される（ステップ３５）。Ｉ／Ｏモジュールチップ５７０からＭＦＰＣＰＵ５２７へデータが転送される場合、このデータは、第９Ｍｏｃｈｉインタフェースモジュール５７１および第５Ｍｏｃｈｉインタフェースモジュール５２５を介してＭＦＰモジュールチップ５２０内に転送される。そして、ＭＦＰモジュールチップ５２０内に転送されたデータは、ＭＦＰＣＰＵ５２７に設けられているＳＲＡＭ（Static Random Access Memory）に格納される。
【００７３】
ＭＦＰＣＰＵ５２７は、取得した画像データを解析する（ステップ３６）。
ＭＦＰＣＰＵ５２７に解析された画像データは、第１メモリコントローラ５２９によりＳＳＤ５８０に格納される（ステップ３７）。
この後、残りのパケットデータに対して順番に、ステップ３４〜ステップ３７までの処理が行われる。
【００７４】
この後、Ｉ／Ｏモジュールチップ５７０のＵＳＢメモリインタフェース部５７４は、ＵＳＢメモリとの通信を終了する（ステップ３８）。
Ｉ／Ｏモジュールチップ５７０の第９Ｍｏｃｈｉインタフェースモジュール５７１は、ＭＦＰＣＰＵ５２７に対して、ＵＳＢメモリからの画像データの転送が完了したことを示す転送完了通知を行う（ステップ３９）。
【００７５】
ＭＦＰＣＰＵ５２７は、ＳＳＤ５８０に格納されている画像データのＤＲＡＭ５９０へのＤＭＡ転送を、第４Ｍｏｃｈｉインタフェースモジュール５２４に指示する（ステップ４０）。
ＳＳＤ５８０に格納されている画像データは、ＤＲＡＭ５９０へＤＭＡ転送される（ステップ４１）。具体的には、ＳＳＤ５８０に格納されている画像データを構成する複数のパケットデータは、ＤＲＡＭ５９０へＤＭＡ転送される。転送された画像データは、第２メモリコントローラ５６０によりＤＲＡＭ５９０に格納される。
【００７６】
第４Ｍｏｃｈｉインタフェースモジュール５２４は、画像データを転送すると、この転送が完了したことを示す転送完了通知を、ＭａｉｎＣＰＵ５５０に行う（ステップ４２）。
ＭａｉｎＣＰＵ５５０は、ＤＲＡＭ５９０に格納された画像データを取り出し、デコンポーズを行う（ステップ４３）。このときデコンポーズされる画像データは、複数のパケットデータのうちの最初のパケットデータである。
デコンポーズにより変換された画像データは、第２メモリコントローラ５６０により、ＤＲＡＭ５９０に格納される（ステップ４４）。
この後、残りのパケットデータに対して順番に、ステップ４３およびステップ４４の処理が行われる。
【００７７】
この後、ＭａｉｎＣＰＵ５５０は、ＤＲＡＭ５９０に格納されている画像データのＳＳＤ５８０へのＤＭＡ転送を、第６Ｍｏｃｈｉインタフェースモジュール５４１に指示する。第６Ｍｏｃｈｉインタフェースモジュール５４１は、画像データのＤＭＡ転送を、第４Ｍｏｃｈｉインタフェースモジュール５２４に指示する（ステップ４５）。
ＤＲＡＭ５９０に格納されている画像データは、ＳＳＤ５８０へ転送される（ステップ４６）。具体的には、ＤＲＡＭ５９０に格納されている画像データを構成する複数のパケットデータは、ＳＳＤ５８０へ転送される。
この後、例えば、ＭａｉｎＣＰＵ５５０は、印刷の指示を受けると、ＭＦＰＣＰＵ５２７に対して、印刷の指示を行う（ステップ４７）。ＭＦＰＣＰＵ５２７は、印刷の指示を受けると、ＳＳＤ５８０に格納されている画像データを用いた画像の形成を画像記録装置２００に行わせる。
【００７８】
このように、本実施形態では、接続管理ユニット５７６は、通信速度が第４速度である第２機器がＩ／Ｏモジュールチップ５７０に接続された場合に、接続する集積回路をＭＦＰモジュールチップ５２０に設定する。ここで、第４速度は、例えば、１Ｇｂｐｓ未満の通信速度である。そして、ＭＦＰＣＰＵ５２７は、パケット化されたデータごとに処理を行う。この処理は、例えば、データの解析である。さらに、ＭａｉｎＣＰＵ５５０は、ＭＦＰＣＰＵ５２７による処理が施された画像データを取得し、この画像データを、用紙出力形式の画像データに変換する処理を行う。
すなわち、本実施形態では、ＭＦＰＣＰＵ５２７が画像データの解析を行う場合であっても、解析された画像データのデコンポーズがＭａｉｎＣＰＵ５５０により行われるようになっている。
【００７９】
以上、本発明の実施形態について説明したが、本発明の技術的範囲は上記の実施形態に記載の範囲には限定されない。上記の実施形態に、種々の変更又は改良を加えたものも、本発明の技術的範囲に含まれることは、特許請求の範囲の記載から明らかである。
【００８０】
例えば、本実施形態に示す画像形成装置１（図１参照）では、画像読取装置１００と画像記録装置２００（制御装置５００を含む）が一体化されているが、画像読取装置１００と画像記録装置２００（図１参照）はそれぞれ独立した筐体に格納されていてもよい。
また、本実施形態における画像形成装置１では、オフィスなどで使用される装置構成を想定しているが、商業用（プロダクション用）の画像形成装置でもよい。
【００８１】
本実施形態では、Ｍｏｃｈｉチップユニット５１０に、ＭＦＰモジュールチップ５２０、ＭａｉｎＣＰＵモジュールチップ５４０およびＩ／Ｏモジュールチップ５７０とが設けられている構成としたが、さらに他の集積回路がＭｏｃｈｉチップユニット５１０に設けられてもよい。
【００８２】
本実施形態では、ＭａｉｎＣＰＵ５５０内のキャッシュメモリの階層構造が１階層の場合（ＧＰＵコア５５１Ｃ）と２階層の場合（第１のＣＰＵコア５５１Ａ、第２のＣＰＵコア５５１Ｂ）について説明したが、いずれの場合もキャッシュメモリの階層構造は例示の場合に限らない。例えばキャッシュメモリの階層構造は３階層以上でもよい。
【００８３】
本実施形態では、個々の機能モジュールで動作しない機能ブロックを含まない半導体チップ、換言すると動作に必要な機能ブロックだけを選択的に組み合わせたＭｏｃｈｉチップで構成する場合について説明したが、他の構成の半導体チップでもよい。例えば１つの半導体基板上にシステムとしての動作に必要となる機能ブロックの一式を配置した半導体チップを用いてもよい。
また、機能モジュール間の接続は、Ｍｏｃｈｉインタフェースモジュール以外の接続方式を採用してもよい。
【００８４】
本実施形態では、ＭＦＰモジュールチップ５２０におけるデータの通信路としての共用の通信路が第１内部バス５２６のみであるが、共用の通信路として第１内部バス５２６とは別に他の通信路が設けられてもよい。また、ＭａｉｎＣＰＵモジュールチップ５４０におけるデータの通信路としての共用の通信路が第２内部バス５４４のみであるが、共用の通信路として第２内部バス５４４とは別に他の通信路が設けられてもよい。
【００８５】
また、本実施形態では、接続管理ユニット５７６は、Ｉ／Ｏモジュールチップ５７０に接続された機器の規格情報を取得すると、取得した規格情報が接続管理テーブル（図５参照）にて対応付けられている「通信速度（Ｇｂｐｓ）」を参照しているが、これに限定されない。
例えば、接続管理テーブルには、「通信速度（Ｇｂｐｓ）」に関する情報が示されていなくてもよい。この場合に、接続管理ユニット５７６は、Ｉ／Ｏモジュールチップ５７０に接続された機器の規格情報を取得すると、取得した規格情報が接続管理テーブルにて対応付けられている「リンクアップ先」から特定される集積回路にリンクアップすることを設定してもよい。
【符号の説明】
【００８６】
１…画像形成装置、５１０…Ｍｏｃｈｉチップユニット、５２０…ＭＦＰモジュールチップ、５２７…ＭＦＰＣＰＵ、５４０…ＭａｉｎＣＰＵモジュールチップ、５５０…ＭａｉｎＣＰＵ、５７０…Ｉ／Ｏモジュールチップ、５７６…接続管理ユニット
【図１】
2020144527.tif 000003
【図２】
2020144527.tif 000004
【図３】
2020144527.tif 000005
【図４】
2020144527.tif 000006
【図５】
2020144527.tif 000007
【図６】
2020144527.tif 000008
【図７】
2020144527.tif 000009
【図８】
2020144527.tif 000010
【図９】
2020144527.tif 000011
【図１０】
2020144527.tif 000012