(57)【要約】【課題】待機電力を低減することと共振はずれを防止することとを両立させたスイッチング電源の制御装置を提供する。【解決手段】プリチャージ回路２８は、制御回路からスタンバイモードのバースト動作中であることを示すバースト動作信号ｂｕｒ＿ｅｎが入力され、比較器ＣＯＭＰ６がソフトスタート期間およびソフトエンド期間に生成される三角波の電圧ＣＳが閾値電圧ｖｃｓｂｓより低いことを検出しているとき、スイッチング停止期間が停止期間設定値Ｔｏｆｆ＿ｂｓを経過した後にプリチャージ期間設定値Ｔｏｎ＿ｂｓに相当するオン幅を有するプリチャージ信号Ｃｂｓ＿ｃｈｇを出力する。制御回路は、プリチャージ信号Ｃｂｓ＿ｃｈｇを受けている期間だけローサイドのスイッチング素子をオンしてブートストラップコンデンサをプリチャージし、スタンバイモードのバースト動作時におけるハイサイドドライブ回路の電源電圧の低下を抑制する。【選択図】図６
2020137171.tif 000002
【特許請求の範囲】
【請求項１】
ハイサイドドライブ回路と、
ローサイドドライブ回路と、
前記ハイサイドドライブ回路にハイサイドドライブ信号を供給し、前記ローサイドドライブ回路にローサイドドライブ信号を供給する制御回路と、
所定の第１電圧信号に応じたスイッチング周波数のオントリガ信号およびオフトリガ信号を発生して前記制御回路に供給する発振回路と、
前記制御回路からスタンバイモードのバースト動作であることを示すバースト動作信号を受けていて前記第１電圧信号が所定の閾値電圧である第２電圧信号より低下してスイッチング停止期間に入ったときであって、前記スイッチング停止期間が第１の期間を経過したとき第２の期間だけ前記制御回路に前記ローサイドドライブ信号を出力させるプリチャージ信号を供給するプリチャージ回路と、
を備えている、スイッチング電源の制御装置。
【請求項２】
前記バースト動作時におけるソフトスタート期間およびソフトエンド期間に前記第１電圧信号として三角波の電圧を生成する充放電回路を更に備えている、請求項１記載のスイッチング電源の制御装置。
【請求項３】
前記プリチャージ回路は、前記第１電圧信号と前記第２電圧信号とを比較する比較器と、あらかじめ設定された前記第１の期間および前記第２の期間をカウントするカウンタと、前記第１の期間のカウント後に前記第２の期間をカウントして前記第２の期間だけ前記プリチャージ信号を出力するステートマシンとを有している、請求項１または２記載のスイッチング電源の制御装置。
【請求項４】
前記ステートマシンは、前記第１の期間または前記第２の期間のカウント中に前記バースト動作信号がオフになるか、前記第１電圧信号が前記第２電圧信号より高くなると、アイドル状態に遷移する、請求項３記載のスイッチング電源の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流共振型スイッチング電源を制御する制御装置であって、バースト動作でスイッチングが一定期間停止しているときにハイサイド電源の電圧を維持できるようにしたスイッチング電源の制御装置に関する。
【背景技術】
【０００２】
電流共振型スイッチング電源は、高効率化・薄型化に適しているため、液晶テレビ、ＡＣ−ＤＣアダプタなどに広く採用されている。電流共振型スイッチング電源は、ハイサイドおよびローサイドにそれぞれスイッチング素子を縦続接続して構成したハーフブリッジ回路を用いて直流電圧を所定の交流電圧に変換し、さらに、その交流電圧を所定の直流電圧に変換している。ハイサイドのスイッチング素子は、ハイサイドドライブ回路によってドライブされ、ローサイドのスイッチング素子は、ローサイドドライブ回路によってドライブされる。ハイサイドドライブ回路およびローサイドドライブ回路は、ＩＣ（Integrated Circuit）化された制御装置に収容され、それぞれ独立したハイサイド電源およびローサイド電源によって給電されている。このようにハイサイドドライブ回路およびローサイドドライブ回路が収容された制御装置でのハイサイド電源は、ローサイドドライブ回路のグランド電位からフローティングされたブートストラップ電源が一般に用いられている。
【０００３】
ブートストラップ電源は、ハイサイドおよびローサイドのスイッチング素子がスイッチング動作をしているときにハイサイド基準電位がローサイド電源の電圧とグランド電位との間をスイングすることを利用している。すなわち、ブートストラップ電源は、ローサイドのスイッチング素子がオンのときに、ローサイド電源がブートストラップダイオードを介してブートストラップコンデンサを充電する。また、ローサイドのスイッチング素子がオフのとき、ブートストラップコンデンサは、その正極端子がブートストラップダイオードにより絶縁され、負極端子がローサイドのスイッチング素子により絶縁されて、独立したハイサイド電源となる。
【０００４】
ところで、近年の地球温暖化対策に対応するために、負荷である電気機器の機能の一部が使用されていないときに消費される電力をなるべく低減するようにした電流共振型スイッチング電源が開発されている。このようなスイッチング電源では、通常動作時の通常動作モードに加え、軽負荷のときに消費電力を抑える待機モード（スタンバイモード）を備えている。
【０００５】
スタンバイモードでは、スイッチング素子のスイッチングを一定期間実施後に一定期間スイッチングを停止することを繰り返すようにしたバースト動作が行われている。バースト動作によれば、スイッチングの停止期間を設けることにより、スイッチング電源のスタンバイモード時の平均的な待機電力を大幅に削減することができるようになる。しかも、このバースト動作では、負荷が軽くなるに従ってスイッチングの停止期間の長さが長くなるようにしており、無負荷では、スイッチングの停止期間がさらに長くなって待機電力をさらに削減している。
【０００６】
このようなスイッチング電源では、バースト動作をしているときに、負荷が軽負荷から無負荷になるようなことがあると、スイッチングの停止期間が非常に長くなることがある。スイッチングが停止されている間、ハイサイドドライブ回路の動作が継続されていてハイサイド電源のエネルギが消費され続けるが、その間、ブートストラップコンデンサへの充電はない。このため、スイッチングの停止期間にハイサイド電源の電圧がハイサイドドライブ回路の動作を維持するのに必要な電圧より低下することがある。このようなとき、負荷が無負荷状態から軽負荷状態または通常負荷状態に復帰するようなことがあると、ハイサイドドライブ回路が正常に動作しなくなり、共振はずれ現象の発生およびそれによるスイッチング素子の破壊が生じることがある。
【０００７】
これに対し、バースト動作のときに、ハイサイド電源であるブートストラップコンデンサの電圧をハイサイドドライブ回路の動作を維持するのに必要な電圧より低下しないようにした技術が知られている（たとえば、特許文献１参照）。この特許文献１に記載の技術によれば、トランスの二次側にある出力コンデンサに蓄積されたエネルギを一次側のブートストラップコンデンサに供給してブートストラップコンデンサの電圧低下を抑制している。このためには、トランスの二次側の整流器を同期整流スイッチで構成し、バースト動作でのスイッチングの停止期間の間、同期整流スイッチをスイッチングさせることにより出力コンデンサのエネルギを一次側に送り、ブートストラップコンデンサを充電している。これにより、バースト動作でのスイッチングの停止期間の間、ハイサイド電源として必要な電圧が常時確保され、共振はずれ現象が発生するようなこともない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第９９７９３０８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載の技術では、スタンバイモードのとき、待機電力を削減するためにバースト動作を実施しているにも拘わらず、同期整流スイッチを常に動作しているので、待機電力が悪化してしまうという問題点があった。
【００１０】
本発明はこのような点に鑑みてなされたものであり、待機電力を低減することと共振はずれを防止することとを両立させたスイッチング電源の制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明では、上記の課題を解決するために、スイッチング電源の制御装置が提供される。このスイッチング電源の制御装置は、ハイサイドドライブ回路と、ローサイドドライブ回路と、制御回路と、発振回路と、プリチャージ回路とを備えている。制御回路は、ハイサイドドライブ回路にハイサイドドライブ信号を供給し、ローサイドドライブ回路にローサイドドライブ信号を供給する。発振回路は、所定の第１電圧信号に応じたスイッチング周波数のオントリガ信号およびオフトリガ信号を発生して制御回路に供給する。そして、プリチャージ回路は、制御回路からスタンバイモードのバースト動作であることを示すバースト動作信号を受けていて第１電圧信号が所定の閾値電圧である第２電圧信号より低下してスイッチング停止期間に入ったときであって、スイッチング停止期間が第１の期間を経過したとき第２の期間だけ制御回路にローサイドドライブ信号を出力させるプリチャージ信号を供給する。
【発明の効果】
【００１２】
上記構成のスイッチング電源の制御装置は、スタンバイモードのバースト動作におけるスイッチング停止期間が長くなると、ハイサイドの電源であるブートストラップコンデンサを短期間だけプリチャージするので待機電力の低減を維持しながらハイサイドの電源電圧が維持されることによりスイッチング再開時の共振はずれが発生しないという利点がある。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態に係る制御ＩＣを備えた電流共振型スイッチング電源の構成例を示す回路図である。
【図２】制御ＩＣの構成例を示す機能ブロック図である。
【図３】発振回路の構成例を示す回路図である。
【図４】充放電回路の構成例を示す回路図である。
【図５】ピークパワー制限回路の構成例を示す回路図である。
【図６】プリチャージ回路の構成例を示す回路図である。
【図７】プリチャージ制御部のステートマシンを記述した状態遷移図である。
【図８】ステートマシンの状態を説明した状態説明図である。
【図９】軽負荷時のバースト動作における動作波形を示す図である。
【図１０】超軽負荷時のバースト動作における動作波形を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、図中、同一の符号で示される部分は、同一の構成要素を示している。また、以下の説明において、端子名とその端子における電圧、信号などは、同じ符号を用いることがある。
【００１５】
図１は本発明の実施の形態に係る制御ＩＣを備えた電流共振型スイッチング電源の構成例を示す回路図、図２は制御ＩＣの構成例を示す機能ブロック図である。
図１に示すスイッチング電源は、入力端子１０ｐ，１０ｎを有し、この入力端子１０ｐ，１０ｎには、たとえば、力率改善回路によって生成された高圧で一定にされた直流の入力電圧Ｖｉを受けている。入力端子１０ｐ，１０ｎには、また、入力コンデンサＣ１とハイサイドのスイッチング素子Ｑａおよびローサイドのスイッチング素子Ｑｂによるハーフブリッジ回路とが並列に接続されている。スイッチング素子Ｑａ，Ｑｂは、図示の例では、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を使用している。スイッチング素子Ｑａ，Ｑｂは、また、コンデンサＣａ，Ｃｂがそれぞれ並列に接続されている。このコンデンサＣａ，Ｃｂは、主にスイッチング素子Ｑａ，Ｑｂのドレイン端子およびソース端子との間の寄生容量からなる。
【００１６】
スイッチング素子Ｑａ，Ｑｂの共通の接続点は、トランスＴ１の一次巻線Ｐ１の一方の端子に接続され、一次巻線Ｐ１の他方の端子は、共振コンデンサＣ６を介してグランドに接続されている。ここで、トランスＴ１の一次巻線Ｐ１と二次巻線Ｓ１，Ｓ２との間にあるリーケージインダクタンス成分および共振コンデンサＣ６は、共振回路を構成している。なお、リーケージインダクタンスを用いず、共振コンデンサＣ６にトランスＴ１を構成するインダクタンスとは別のインダクタンスを直列に接続して、当該インダクタンスを共振回路の共振リアクタンスとしてもよい。
【００１７】
トランスＴ１の二次巻線Ｓ１の一方の端子は、ダイオードＤ３のアノード端子に接続され、二次巻線Ｓ２の一方の端子は、ダイオードＤ４のアノード端子に接続されている。ダイオードＤ３，Ｄ４のカソード端子は、出力コンデンサＣ１０の正極端子および出力端子１１ｐに接続されている。出力コンデンサＣ１０の負極端子は、二次巻線Ｓ１，Ｓ２の共通の接続点および出力端子１１ｎに接続されている。二次巻線Ｓ１，Ｓ２、ダイオードＤ３，Ｄ４および出力コンデンサＣ１０は、二次巻線Ｓ１，Ｓ２に生起された交流電圧を整流・平滑して直流の出力電圧Ｖｏに変換する回路を構成し、スイッチング電源の出力回路を構成している。
【００１８】
出力コンデンサＣ１０の正極端子は、抵抗Ｒ８を介してフォトカプラＰＣ１の発光ダイオードのアノード端子に接続され、発光ダイオードのカソード端子は、シャントレギュレータＳＲ１のカソード端子に接続されている。発光ダイオードのアノード端子およびカソード端子間には、抵抗Ｒ６が接続されている。シャントレギュレータＳＲ１のアノード端子は、出力端子１１ｎに接続されている。シャントレギュレータＳＲ１は、出力コンデンサＣ１０の正極端子と負極端子との間に直列接続された抵抗Ｒ９，Ｒ１０の接続点に接続されたリファレンス端子を有している。シャントレギュレータＳＲ１は、リファレンス端子とカソード端子との間に、抵抗Ｒ７およびコンデンサＣ１１の直列回路が接続されている。このシャントレギュレータＳＲ１は、出力電圧Ｖｏ（出力コンデンサＣ１０の両端電圧）を分圧した電位と内蔵の基準電圧との差に応じた電流をフォトカプラＰＣ１の発光ダイオードに流すものである。フォトカプラＰＣ１のフォトトランジスタは、そのコレクタ端子が制御ＩＣ（Integrated Circuit）１２のＦＢ端子に接続され、エミッタ端子がグランドに接続され、コレクタ端子およびエミッタ端子間には、コンデンサＣ２が接続されている。
【００１９】
制御ＩＣ１２は、このスイッチング電源を制御する制御装置であり、入力コンデンサＣ１の正極端子に接続されたＶＨ端子、グランドに接続されたＧＮＤ端子を有している。制御ＩＣ１２は、また、抵抗Ｒ１を介してスイッチング素子Ｑａのゲート端子に接続されたＨＯ端子、抵抗Ｒ２を介してスイッチング素子Ｑｂのゲート端子に接続されたＬＯ端子、さらには、ＣＳ端子、ＶＢ端子、ＶＳ端子、ＶＣＣ端子およびＰＬ端子を有している。
【００２０】
ＶＢ端子とＶＳ端子との間には、ハイサイド回路の電源となるブートストラップコンデンサＣ５が接続され、ＶＳ端子は、スイッチング素子Ｑａ，Ｑｂの共通の接続点に接続されている。ＶＣＣ端子は、ローサイド回路の電源端子であってコンデンサＣ３の正極端子に接続され、コンデンサＣ３の負極端子は、グランドに接続されている。ＶＣＣ端子は、また、ブートストラップダイオードＤ２のアノード端子に接続され、このブートストラップダイオードＤ２のカソード端子は、ＶＢ端子に接続されている。なお、ＶＣＣ端子は、図面を簡単にするために図示はしないが、トランスＴ１が備える補助巻線にダイオードを介して接続され、このスイッチング電源が起動後は、その補助巻線に誘起された電流をコンデンサＣ３に蓄積して制御ＩＣ１２の電源としている。ＣＳ端子は、三角波を形成するために充放電されるコンデンサＣ４が接続されている。この三角波の電圧が、第１電圧信号となる。ＰＬ端子は、直列接続された抵抗Ｒ３，Ｒ４の共通の接続点に接続され、直列接続された抵抗Ｒ３，Ｒ４は、共振コンデンサＣ６に並列に接続されている。これにより、ＰＬ端子には、共振コンデンサＣ６の端子電圧を分圧した電圧がパワーを表す信号として供給される。
【００２１】
制御ＩＣ１２は、図２に示したように、入力端子がＶＨ端子に接続された起動回路２１を有し、起動回路２１の出力端子は、ＶＣＣ端子に接続されている。ＦＢ端子およびＣＳ端子は、発振回路２２の入力端子に接続され、発振回路２２の出力端子は、制御回路２３に接続されてオントリガの信号ｏｎ＿ｔｒｇおよびオフトリガの信号ｏｆｆ＿ｔｒｇを制御回路２３に供給する。なお、ＦＢ端子は図示しない抵抗を介して図示しない基準電圧にプルアップされている。制御回路２３のハイサイド出力端子は、ハイサイドドライブ回路２４の入力端子に接続されてハイサイドドライブ信号ｈｉ＿ｐｒｅを供給する。制御回路２３のローサイド出力端子は、ローサイドドライブ回路２５の入力端子に接続されてローサイドドライブ信号ｌｏ＿ｐｒｅを供給する。ハイサイドドライブ回路２４の出力端子は、ＨＯ端子に接続され、ローサイドドライブ回路２５の出力端子は、ＬＯ端子に接続されている。ハイサイドドライブ回路２４は、また、ハイサイドの電源用のＶＢ端子およびハイサイドの基準電位となるＶＳ端子に接続されている。ローサイドドライブ回路２５は、また、ＶＣＣ端子にも接続されている。
【００２２】
ＦＢ端子は、また、充放電回路２６の入力端子に接続され、充放電回路２６は、また、制御回路２３からバースト動作信号ｂｕｒ＿ｅｎを受けるように接続されている。充放電回路２６の出力端子は、ＣＳ端子および発振回路２２の入力端子に接続されている。ＰＬ端子は、ピークパワー制限回路２７の入力端子に接続され、ピークパワー制限回路２７は、また、制御回路２３からバースト動作信号ｂｕｒ＿ｅｎを受けるように接続されている。ピークパワー制限回路２７の出力端子は、強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを供給するよう発振回路２２の入力端子に接続されている。ＣＳ端子は、また、プリチャージ回路２８の入力端子に接続され、プリチャージ回路２８は、また、制御回路２３からバースト動作信号ｂｕｒ＿ｅｎを受けるように接続されている。プリチャージ回路２８の出力端子は、プリチャージ信号Ｃｂｓ＿ｃｈｇを供給するよう制御回路２３に接続されている。
【００２３】
次に、制御ＩＣ１２の発振回路２２、充放電回路２６、ピークパワー制限回路２７およびプリチャージ回路２８の具体的な構成例について説明する。
図３は発振回路の構成例を示す回路図、図４は充放電回路の構成例を示す回路図、図５はピークパワー制限回路の構成例を示す回路図、図６はプリチャージ回路の構成例を示す回路図である。また、図７はプリチャージ制御部のステートマシンを記述した状態遷移図であり、図８はステートマシンの状態を説明した状態説明図である。
【００２４】
発振回路２２は、図３に示したように、ＦＢ端子およびＣＳ端子にカソード端子がそれぞれ接続されたダイオードＤ１１，Ｄ１２を有している。ダイオードＤ１１，Ｄ１２のアノード端子は、比較器ＣＯＭＰ１の反転入力端子およびヒステリシス比較器ＣＯＭＰ２の反転入力端子にともに接続されている。比較器ＣＯＭＰ１の非反転入力端子は、定電流源Ｉｏｓの一方の端子とコンデンサＣｏｓの一方の端子との接続点に接続されている。ヒステリシス比較器ＣＯＭＰ２の非反転入力端子は、制御ＩＣ１２の内部で作られる閾値電圧ｖｃｓｏｎまたはｖｃｓｏｆｆを受ける端子に接続されている。定電流源Ｉｏｓの他方の端子は、電源ＶＤＤに接続され、コンデンサＣｏｓの他方の端子は、グランドに接続されている。コンデンサＣｏｓには、スイッチＳＷ１が並列に接続されている。
【００２５】
比較器ＣＯＭＰ１の出力端子は、論理和回路ＯＲ１の第１の入力端子に接続されている。論理和回路ＯＲ１の第２の入力端子は、ピークパワー制限回路２７から強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを受ける端子に接続され、論理和回路ＯＲ１の第３の入力端子は、ヒステリシス比較器ＣＯＭＰ２の出力端子に接続されている。論理和回路ＯＲ１の出力端子は、ＲＳフリップフロップＲＳ−ＦＦ１のセット入力端子Ｓに接続されている。
【００２６】
ＲＳフリップフロップＲＳ−ＦＦ１の出力端子Ｑは、スイッチＳＷ１の制御入力端子と、インバータ回路ＩＮＶ３の入力端子と、ワンショット回路ＯＳ２の入力端子とに接続されている。インバータ回路ＩＮＶ３の出力端子は、ワンショット回路ＯＳ１の入力端子に接続されている。ワンショット回路ＯＳ１の出力端子は、発振回路２２のオントリガの信号ｏｎ＿ｔｒｇを出力する端子を構成している。ワンショット回路ＯＳ２の出力端子は、発振回路２２のオフトリガの信号ｏｆｆ＿ｔｒｇを出力する端子を構成している。
【００２７】
インバータ回路ＩＮＶ３の出力端子は、また、スイッチＳＷ２の制御入力端子に接続されている。スイッチＳＷ２の一方の端子は、定電流源Ｉｔｄの一方の端子と、コンデンサＣｔｄの一方の端子と、インバータ回路ＩＮＶ１の入力端子とに接続されている。定電流源Ｉｔｄの他方の端子は、電源ＶＤＤに接続され、スイッチＳＷ２の他方の端子は、コンデンサＣｔｄの他方の端子およびグランドに接続されている。インバータ回路ＩＮＶ１の出力端子は、インバータ回路ＩＮＶ２の入力端子に接続され、インバータ回路ＩＮＶ２の出力端子は、ＲＳフリップフロップＲＳ−ＦＦ１のリセット入力端子Ｒに接続されている。
【００２８】
発振回路２２のＣＳ端子に接続される充放電回路２６は、図４に示したように、ヒステリシス比較器ＣＯＭＰ３を有している。このヒステリシス比較器ＣＯＭＰ３の反転入力端子は、制御ＩＣ１２のＦＢ端子に接続され、ヒステリシス比較器ＣＯＭＰ３の非反転入力端子は、制御ＩＣ１２の内部で作られる閾値電圧ｖｆｂｓｓ，ｖｆｂｓｅを受ける端子に接続されている。ヒステリシス比較器ＣＯＭＰ３の出力端子は、論理積回路ＡＮＤ１の一方の入力端子に接続され、論理積回路ＡＮＤ１の他方の入力端子は、制御回路２３からバースト動作信号ｂｕｒ＿ｅｎを受ける端子に接続されている。論理積回路ＡＮＤ１の出力端子は、インバータ回路ＩＮＶ４を介してスイッチＳＷ３の制御入力端子に接続されている。スイッチＳＷ３は、一方の端子が定電流源Ｉｃｈｇの一方の端子に接続され、定電流源Ｉｃｈｇの他方の端子は、電源ＶＤＤに接続されている。スイッチＳＷ３の他方の端子は、ＣＳ端子と定電流源Ｉｄｃｈｇの一方の端子とに接続され、定電流源Ｉｄｃｈｇの他方の端子は、スイッチＳＷ４を介してグランドに接続されている。スイッチＳＷ４の制御入力端子は、論理積回路ＡＮＤ１の出力端子に接続されている。なお、定電流源Ｉｃｈｇは、ソフトスタート時の三角波の傾きを決めるものであり、定電流源Ｉｄｃｈｇは、ソフトエンド時の三角波の傾きを決めるものである。
【００２９】
強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを受けるよう発振回路２２の端子に接続されるピークパワー制限回路２７は、図５に示したように、２つの比較器ＣＯＭＰ４，ＣＯＭＰ５を有している。比較器ＣＯＭＰ４の反転入力端子は、制御ＩＣ１２の内部で作られた閾値電圧Ｖｒｅｆ＿ｈを受ける端子に接続され、比較器ＣＯＭＰ５の非反転入力端子は、制御ＩＣ１２の内部で作られた閾値電圧Ｖｒｅｆ＿ｌを受ける端子に接続されている。比較器ＣＯＭＰ４の非反転入力端子および比較器ＣＯＭＰ５の反転入力端子は、制御ＩＣ１２のＰＬ端子に接続されている。比較器ＣＯＭＰ４の出力端子は、ワンショット回路ＯＳ３を介して論理和回路ＯＲ２の一方の入力端子に接続されており、比較器ＣＯＭＰ５の出力端子は、ワンショット回路ＯＳ４を介して論理和回路ＯＲ２の他方の入力端子に接続されている。論理和回路ＯＲ２の出力端子は、論理積回路ＡＮＤ２の一方の入力端子に接続され、論理積回路ＡＮＤ２の他方の入力端子は、制御回路２３からバースト動作信号ｂｕｒ＿ｅｎを受ける端子に接続されている。論理積回路ＡＮＤ２の出力端子は、ピークパワー制限回路２７の出力端子を構成し、発振回路２２に強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを供給する。
【００３０】
発振回路２２のＣＳ端子に接続されるプリチャージ回路２８は、図６に示したように、比較器ＣＯＭＰ６を有している。この比較器ＣＯＭＰ６は、その反転入力端子に第１電圧信号を生成する制御ＩＣ１２のＣＳ端子が接続され、非反転入力端子に制御ＩＣ１２の内部で作られる第２電圧信号としての閾値電圧ｖｃｓｂｓを受ける端子が接続され、バースト動作におけるスイッチング停止状態を検出する機能を有する。比較器ＣＯＭＰ６の出力端子は、プリチャージ制御部ＰＣ＿ＣＴＬに接続され、比較器ＣＯＭＰ６が検出したバースト動作におけるスイッチング停止状態をプリチャージ制御部ＰＣ＿ＣＴＬに通知する。
【００３１】
プリチャージ制御部ＰＣ＿ＣＴＬは、制御回路２３からバースト動作中か否かを示すバースト動作信号ｂｕｒ＿ｅｎを受けている。プリチャージ制御部ＰＣ＿ＣＴＬは、さらに、バースト動作におけるスイッチングの停止期間の上限を設定する１０ビットの停止期間設定値Ｔｏｆｆ＿ｂｓとプリチャージする期間を設定する１０ビットのプリチャージ期間設定値Ｔｏｎ＿ｂｓとを受ける。なお、停止期間設定値Ｔｏｆｆ＿ｂｓとしては、たとえば、１００マイクロ秒（μｓ）が設定され、プリチャージ期間設定値Ｔｏｎ＿ｂｓとしては、たとえば、２０μｓが設定されている。プリチャージ制御部ＰＣ＿ＣＴＬは、入力された複数の状態と状態間の遷移を定義したステートマシンＳＭおよびスイッチング停止期間およびプリチャージ期間をそれぞれカウントするダウンカウンタＤｏｗｎ＿Ｃを有している。プリチャージ制御部ＰＣ＿ＣＴＬの出力端子は、制御回路２３にプリチャージ信号Ｃｂｓ＿ｃｈｇを供給する端子に接続されている。
【００３２】
プリチャージ制御部ＰＣ＿ＣＴＬが有するステートマシンＳＭは、図７および図８に示したように、アイドル状態Ｓｔ０、Ｔｏｆｆ＿ｂｕｒｓｔカウント状態Ｓｔ１およびＴｃｂｓ＿ｃｈｇカウント状態Ｓｔ２を有している。
【００３３】
プリチャージ制御部ＰＣ＿ＣＴＬは、アイドル状態Ｓｔ０では、バースト動作信号ｂｕｒ＿ｅｎがハイ（Ｈ）レベルであるとともに比較器ＣＯＭＰ６が「ＣＳ＜ｖｃｓｂｓ」を検出したとき、状態は、Ｔｏｆｆ＿ｂｕｒｓｔカウント状態Ｓｔ１に遷移する。
【００３４】
Ｔｏｆｆ＿ｂｕｒｓｔカウント状態Ｓｔ１では、ダウンカウンタＤｏｗｎ＿Ｃがあらかじめ設定された停止期間設定値Ｔｏｆｆ＿ｂｓをカウントダウンすることでスイッチング停止期間Ｔｏｆｆ＿ｂｕｒｓｔの長さをカウントする。ここで、スイッチング停止期間Ｔｏｆｆ＿ｂｕｒｓｔのカウント中にバースト動作信号ｂｕｒ＿ｅｎがロー（Ｌ）レベルになるか比較器ＣＯＭＰ６が「ＣＳ＞ｖｃｓｂｓ」を検出すると、状態は、アイドル状態Ｓｔ０に遷移する。また、スイッチング停止期間Ｔｏｆｆ＿ｂｕｒｓｔのカウント中に停止期間設定値Ｔｏｆｆ＿ｂｓのカウントダウン値が０になると、状態は、Ｔｃｂｓ＿ｃｈｇカウント状態Ｓｔ２に遷移する。
【００３５】
Ｔｃｂｓ＿ｃｈｇカウント状態Ｓｔ２では、ダウンカウンタＤｏｗｎ＿Ｃがあらかじめ設定されたプリチャージ期間設定値Ｔｏｎ＿ｂｓをカウントダウンすることでプリチャージ期間Ｔｃｂｓ＿ｃｈｇの長さをカウントする。ここで、プリチャージ期間Ｔｃｂｓ＿ｃｈｇのカウント中にバースト動作信号ｂｕｒ＿ｅｎがＬレベルになるか比較器ＣＯＭＰ６が「ＣＳ＞ｖｃｓｂｓ」を検出すると、状態は、アイドル状態Ｓｔ０に遷移する。または、プリチャージ期間Ｔｃｂｓ＿ｃｈｇのカウント中にプリチャージ期間設定値Ｔｏｎ＿ｂｓのカウントダウン値が０になると、状態は、アイドル状態Ｓｔ０に遷移する。これにより、Ｔｃｂｓ＿ｃｈｇカウント状態Ｓｔ２では、プリチャージ信号Ｃｂｓ＿ｃｈｇのオン幅がカウントされることになる。
【００３６】
このようにして、プリチャージ制御部ＰＣ＿ＣＴＬは、バースト動作でのスイッチング停止期間Ｔｏｆｆ＿ｂｕｒｓｔが１００μｓを超えて継続すると、２０μｓのオン幅を有するプリチャージ信号Ｃｂｓ＿ｃｈｇを出力する。プリチャージ信号Ｃｂｓ＿ｃｈｇを受けた制御回路２３は、ローサイドのスイッチング素子Ｑｂをプリチャージ期間設定値Ｔｏｎ＿ｂｓの期間だけオンすることで、ブートストラップコンデンサＣ５がプリチャージされ、ハイサイド電源の電圧が確保される。
【００３７】
以上の構成の電流共振型のスイッチング電源の動作について説明する。まず、スイッチング電源が通常モードで動作しているとき、制御回路２３は、Ｌレベルのバースト動作信号ｂｕｒ＿ｅｎを出力している。これにより、充放電回路２６では、論理積回路ＡＮＤ１の出力がＬレベルに固定されることにより、ハイサイドのスイッチＳＷ３が導通され、ローサイドのスイッチＳＷ４が遮断される。したがって、ＣＳ端子に接続されたコンデンサＣ４は、定電流源Ｉｃｈｇの充電電流により充電され続け、ＣＳ端子は、高い値の電圧信号に維持される。
【００３８】
このとき、発振回路２２では、そのスイッチング周波数は、ＦＢ端子の電圧およびＣＳ端子の電圧の値のいずれか小さい方に応じて決定される。ここでは、ＣＳ端子に高い値の電圧信号を受けているため、発振回路２２は、ＦＢ端子が受けるフィードバック信号によりスイッチング周波数が決定される。すなわち、通常モードでは、ヒステリシス比較器ＣＯＭＰ２の出力は、Ｌレベルであるので、比較器ＣＯＭＰ１がＦＢ端子の電圧よりもコンデンサＣｏｓの充電電圧Ｖｏｓが高くなったときに、ＲＳフリップフロップＲＳ−ＦＦ１がセットされてＨレベルの信号Ｔｄを出力する。
【００３９】
この信号Ｔｄは、ワンショット回路ＯＳ２に入力され、ワンショット回路ＯＳ２は、信号Ｔｄの立ち上がりエッジに同期して立ち上がる所定のオン幅を有するオフトリガの信号ｏｆｆ＿ｔｒｇを出力する。
【００４０】
このとき、Ｈレベルの信号ＴｄによりスイッチＳＷ１がオン（導通）するので、コンデンサＣｏｓの電荷は放電される。また、インバータ回路ＩＮＶ３の出力がＬレベルとなってスイッチＳＷ２がオフ（遮断）するので、インバータ回路ＩＮＶ１，ＩＮＶ２を含む遅延回路は、遅延動作を開始する。この遅延回路において、コンデンサＣｔｄの充電電圧Ｖｔｄがインバータ回路ＩＮＶ１の閾値電圧より高くなると、ＲＳフリップフロップＲＳ−ＦＦ１がリセットされ、信号Ｔｄは、Ｌレベルになる。信号Ｔｄは、インバータ回路ＩＮＶ３により論理反転されてワンショット回路ＯＳ１に入力され、ワンショット回路ＯＳ１は、信号Ｔｄの立ち下がりエッジに同期して立ち上がる所定のオン幅の信号ｏｎ＿ｔｒｇを出力する。これにより、制御回路２３は、信号ｏｆｆ＿ｔｒｇおよび信号ｏｎ＿ｔｒｇを受けて、信号ｏｎ＿ｔｒｇで立ち上がり、信号ｏｆｆ＿ｔｒｇで立ち下がるハイサイドドライブ信号ｈｉ＿ｐｒｅおよびローサイドドライブ信号ｌｏ＿ｐｒｅを出力する。これにより、ハイサイドドライブ回路２４は、スイッチング素子Ｑａをオン・オフ制御し、ローサイドドライブ回路２５は、スイッチング素子Ｑｂをオン・オフ制御する。このスイッチング素子Ｑａ，Ｑｂをオン・オフ制御することで、共振回路の共振電流が制御され、トランスＴ１の一次巻線Ｐ１および共振コンデンサＣ６に共振電流が流れる。
【００４１】
このとき、共振コンデンサＣ６の端子間に現れる電圧は、抵抗Ｒ３，Ｒ４による分圧回路により分圧され、分圧された電圧ＶＰＬがＰＬ端子に入力される。ただ、電圧ＶＰＬがＰＬ端子に入力されていても、ピークパワー制限回路２７は、論理積回路ＡＮＤ２がＬレベルのバースト動作信号ｂｕｒ＿ｅｎを受けていることで出力端子にＬレベルの強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを出力している。
【００４２】
また、プリチャージ回路２８は、制御回路２３からＬレベルのバースト動作信号ｂｕｒ＿ｅｎを入力しているので、プリチャージ動作が無効にされ、Ｌレベルのプリチャージ信号Ｃｂｓ＿ｃｈｇを出力している。
【００４３】
次に、スタンバイモードのバースト動作におけるスイッチング電源の動作について説明する。まず、プリチャージ回路２８が機能しない軽負荷時のバースト動作を説明し、次に、プリチャージ回路２８が機能する無負荷時のような超軽負荷時のバースト動作を説明する。
【００４４】
図９は軽負荷時のバースト動作における動作波形を示す図、図１０は超軽負荷時のバースト動作における動作波形を示す図である。
スタンバイモードのバースト動作では、制御回路２３は、Ｈレベルのバースト動作信号ｂｕｒ＿ｅｎを出力する。これにより、充放電回路２６では、充放電動作が有効にされ、ピークパワー制限回路２７では、強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐの出力が有効にされ、プリチャージ回路２８では、プリチャージ信号Ｃｂｓ＿ｃｈｇを出力が有効にされる。
【００４５】
また、発振回路２２では、ＣＳ端子の電圧ＣＳによりスイッチング周波数が制御される。ソフトスタートでは、電圧ＣＳが高くなるにつれて発振回路２２のスイッチング周波数が低く、ソフトエンドでは、電圧ＣＳが低くなるにつれて発振回路２２のスイッチング周波数が高くなるように制御される。
【００４６】
軽負荷時では、スイッチング素子Ｑａ，Ｑｂのスイッチングを行うと、負荷の消費電力より多くの電力を出力側に送るので、ＦＢ端子の電圧ＦＢは低下し、図９の初期状態では、図４に示す低電位側の閾値電圧ｖｆｂｓｅより低くなっている。そのため、充放電回路２６のスイッチＳＷ３はオフ、スイッチＳＷ４はオンで、ＣＳ端子の電位はグランド電位となっている。この初期状態では、スイッチング素子Ｑａ，Ｑｂのスイッチングが停止しているので、ＦＢ端子の電圧ＦＢは徐々に増加していく。
【００４７】
ＦＢ端子の電圧ＦＢが閾値電圧ｖｆｂｓｓを超えると、ヒステリシス比較器ＣＯＭＰ３の出力はＬレベルになる。これにより、論理積回路ＡＮＤ１の出力がＬレベル、インバータ回路ＩＮＶ４の出力がＨレベルとなって定電流源ＩｃｈｇによるコンデンサＣ４の充電が開始されるので、ＣＳ端子の電圧ＶＣＳの電圧が上昇を始めてソフトスタートが開始される。
【００４８】
ソフトスタートのとき、ＣＳ端子の電圧ＣＳが制御ＩＣ１２の内部で作られた高電位側の閾値電圧ｖｃｓｏｎより低いと、ヒステリシス比較器ＣＯＭＰ２の出力がＨレベルとなる。このＨレベルの信号は、論理和回路ＯＲ１を介してＲＳフリップフロップＲＳ−ＦＦ１のセット入力端子に入力され続けるので、オントリガの信号ｏｎ＿ｔｒｇが出力されず、スイッチング素子のスイッチングは停止している。
【００４９】
ＣＳ端子の電圧ＣＳが増加して、制御ＩＣ１２の内部で作られたハイサイドの閾値電圧ｖｃｓｏｎを超えると、ヒステリシス比較器ＣＯＭＰ２の出力がＬレベルとなるので、スイッチングが開始される。これにより、たとえばローサイドのＬＯ端子には、スイッチング素子Ｑｂをオン・オフ制御する信号ＶＬＯが出力される。これにより、共振回路が共振を開始し、共振コンデンサＣ６には電流Ｉｃｒが流れるようになる。このとき、最初は、スイッチング周波数が高いために、電圧ゲインが低く、一次側から二次側に伝達できるエネルギが少ないまたはゼロである無効スイッチング領域に入っている。ＣＳ端子の電圧ＣＳがさらに上昇すると、スイッチング周波数が低くなり、電圧ゲインが高くなって一次側から二次側に伝達できるエネルギが多くなる。これにより、出力電圧Ｖｏが徐々に高くなっていく。
【００５０】
スイッチング素子のスイッチングが開始されて入力側から出力側に送るエネルギが増えていくと、ＦＢ端子の電圧ＦＢは低下に転じ、電圧ＦＢが閾値電圧ｖｆｂｓｅを下回るとヒステリシス比較器ＣＯＭＰ３と論理積回路ＡＮＤ１の出力がＨレベルになる。これにより、ローサイドのスイッチＳＷ４がオンして定電流源ＩｄｃｈｇによるコンデンサＣ４の放電が開始され、ＣＳ端子の電圧ＣＳの電圧が低下を始める。そして、ＣＳ端子の電圧ＣＳの電圧が低電位側の閾値電圧ｖｃｓｏｆｆより低くなると、ヒステリシス比較器ＣＯＭＰ２の出力がＨレベルとなって、スイッチング素子のスイッチングが停止される。
【００５１】
ソフトエンドのときは、ＣＳ端子の電圧ＣＳが低下していき、制御ＩＣ１２の内部で作られたハイサイドの閾値電圧ｖｃｓｏｆｆを下回るとヒステリシス比較器ＣＯＭＰ２の出力がＨレベルとなってスイッチングが停止される。このソフトエンドでは、スイッチング周波数が高くなっていくが、その途中で電圧ゲインが低くなり、無効スイッチング領域に入る。
【００５２】
ソフトスタートおよびソフトエンドにおいて、それぞれの無効スイッチング領域に挟まれた有効領域では、一次側から二次側に伝達できるエネルギが多く、出力電圧Ｖｏが徐々に高くなっている。また、この有効領域において、一次側から二次側に伝達できるエネルギが過剰になった場合には、ピークパワー制限回路２７によりピークパワーが制限される。これにより、無効スイッチング領域を低減するために、電圧ＣＳの傾斜が急になるように設定しても、共振コンデンサＣ６の共振電流Ｉｃｒは、そのピーク値が抑えられることで、可聴ノイズの発生が抑制される。
【００５３】
なお、ＦＢ端子の電圧ＦＢと比較される閾値電圧ｖｆｂｓｓ，ｖｆｂｓｅは、バースト動作におけるＣＳ端子の電圧ＣＳより高くなるよう設定されているので、バースト動作時のスイッチング周波数は、ＣＳ端子の電圧ＣＳによってのみ制御されるようにしている。
【００５４】
ＣＳ端子の電圧ＣＳがプリチャージ回路２８の閾値電圧ｖｃｓｂｓより低下すると、比較器ＣＯＭＰ６は、Ｈレベルの信号を出力し、プリチャージ制御部ＰＣ＿ＣＴＬにバースト動作におけるスイッチング停止期間に入ったことを通知する。プリチャージ制御部ＰＣ＿ＣＴＬでは、この通知を受けて、ダウンカウンタＤｏｗｎ＿Ｃがスイッチング停止期間Ｔｏｆｆ＿ｂｕｒｓｔをカウントする。この間、軽負荷では、負荷に応じた電力消費があるので、ＦＢ端子の電圧ＦＢが徐々に増加していく。ＦＢ端子の電圧ＦＢが閾値電圧ｖｆｂｓｓを超えると、スイッチング停止期間Ｔｏｆｆ＿ｂｕｒｓｔが終了し、再度ソフトスタートが開始される。このとき、スイッチング停止期間Ｔｏｆｆ＿ｂｕｒｓｔが停止期間設定値Ｔｏｆｆ＿ｂｓの１００μｓを超えることはないので、プリチャージ制御部ＰＣ＿ＣＴＬは、アイドル状態Ｓｔ０に戻り、プリチャージ信号Ｃｂｓ＿ｃｈｇは、Ｌレベルのままである。
【００５５】
なお、ソフトスタートおよびソフトエンドのとき、ピークパワー制限回路２７では、そのＰＬ端子に共振電流Ｉｃｒに相当する電圧ＶＰＬが入力され、比較器ＣＯＭＰ４，ＣＯＭＰ５にて閾値電圧Ｖｒｅｆ＿ｈ，Ｖｒｅｆ＿ｌと比較される。
【００５６】
電圧ＶＰＬがハイサイドの閾値電圧Ｖｒｅｆ＿ｈを超えるかローサイドの閾値電圧Ｖｒｅｆ＿ｌを下回る場合、ピークパワー制限回路２７は、強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐを出力する。発振回路２２は、強制ターンオフ信号ｏｆｆ＿ｔｒｇ＿ｐが入力されると、信号ｏｆｆ＿ｔｒｇを出力して共振動作のパワーを所定の範囲に制限する。
【００５７】
次に、スタンバイモードのバースト動作のときに、スイッチング電源の負荷が無負荷のときのように超軽負荷になった場合、スイッチング停止期間Ｔｏｆｆ＿ｂｕｒｓｔにおけるＦＢ端子の電圧ＦＢの増加は、軽負荷のときより緩やかになる。このため、スイッチング停止期間Ｔｏｆｆ＿ｂｕｒｓｔは、図１０に示したように、停止期間設定値Ｔｏｆｆ＿ｂｓよりも長くなる。
【００５８】
この場合、プリチャージ回路２８は、スイッチング停止期間Ｔｏｆｆ＿ｂｕｒｓｔの開始と同時にダウンカウンタＤｏｗｎ＿Ｃがスイッチング停止期間Ｔｏｆｆ＿ｂｕｒｓｔをカウントダウンする。ここで、ダウンカウンタＤｏｗｎ＿Ｃのカウント値が０になると、プリチャージ制御部ＰＣ＿ＣＴＬは、Ｈレベルのプリチャージ信号Ｃｂｓ＿ｃｈｇを出力し、停止期間設定値Ｔｏｆｆ＿ｂｓのカウントダウンを開始する。ダウンカウンタＤｏｗｎ＿Ｃのカウント値が０になると、プリチャージ制御部ＰＣ＿ＣＴＬは、プリチャージ信号Ｃｂｓ＿ｃｈｇをＬレベルにする。
【００５９】
なお、Ｈレベルのプリチャージ信号Ｃｂｓ＿ｃｈｇを制御回路２３が受けると、制御回路２３は、スイッチング素子Ｑｂを２０μｓの期間だけオン制御する信号ＬＯが出力される。スイッチング素子Ｑｂがオンされることにより、制御ＩＣのＶＳ端子、すなわち、ブートストラップコンデンサＣ５の一方の端子がスイッチング素子Ｑｂによってグランドに接続される。これにより、ブートストラップコンデンサＣ５の他方の端子には、グランドより高電位の電圧ＶＣＣがブートストラップダイオードＤ２を介して印加され、ブートストラップコンデンサＣ５は、２０μｓの期間だけプリチャージされることになる。
【００６０】
以上の実施の形態では、停止期間設定値Ｔｏｆｆ＿ｂｓおよびプリチャージ期間設定値Ｔｏｎ＿ｂｓは、プリチャージ回路２８にて固定値で設定したが、好ましくは、必要に応じて、外部から任意の値に設定できるようにしておくとよい。
【符号の説明】
【００６１】
１０ｐ，１０ｎ  入力端子
１１ｐ，１１ｎ  出力端子
１２  制御ＩＣ
２１  起動回路
２２  発振回路
２３  制御回路
２４  ハイサイドドライブ回路
２５  ローサイドドライブ回路
２６  充放電回路
２７  ピークパワー制限回路
２８  プリチャージ回路
ＡＮＤ１，ＡＮＤ２  論理積回路
Ｃ１  入力コンデンサ
Ｃ１０  出力コンデンサ
Ｃ１１  コンデンサ
Ｃ２，Ｃ３，Ｃ４  コンデンサ
Ｃ５  ブートストラップコンデンサ
Ｃ６  共振コンデンサ
Ｃａ，Ｃｂ，Ｃｏｓ，Ｃｔｄ  コンデンサ
ＣＯＭＰ１  比較器
ＣＯＭＰ２，ＣＯＭＰ３  ヒステリシス比較器
ＣＯＭＰ４，ＣＯＭＰ５，ＣＯＭＰ６  比較器
Ｄ２  ブートストラップダイオード
Ｄ３，Ｄ４，Ｄ１１，Ｄ１２  ダイオード
Ｄｏｗｎ＿Ｃ  ダウンカウンタ
Ｉｃｈｇ，Ｉｄｃｈｇ，Ｉｏｓ，Ｉｔｄ  定電流源
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４  インバータ回路
ＯＲ１，ＯＲ２  論理和回路
ＯＳ１，ＯＳ２，ＯＳ３，ＯＳ４  ワンショット回路
Ｐ１  一次巻線
ＰＣ＿ＣＴＬ  プリチャージ制御部
ＰＣ１  フォトカプラ
Ｑａ，Ｑｂ  スイッチング素子
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０  抵抗
ＲＳ−ＦＦ１  ＲＳフリップフロップ
Ｓ１，Ｓ２  二次巻線
ＳＭ  ステートマシン
ＳＲ１  シャントレギュレータ
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４  スイッチ
Ｔ１  トランス
【図１】
2020137171.tif 000003
【図２】
2020137171.tif 000004
【図３】
2020137171.tif 000005
【図４】
2020137171.tif 000006
【図５】
2020137171.tif 000007
【図６】
2020137171.tif 000008
【図７】
2020137171.tif 000009
【図８】
2020137171.tif 000010
【図９】
2020137171.tif 000011
【図１０】
2020137171.tif 000012