(57)【要約】【課題】半導体スイッチング素子を備えた電力変換装置において、フリーホイールダイオードの電圧の振動を抑制して低コストに過電圧破壊の回避を図る。【解決手段】電力変換装置１において、Ｎ個のユニットＵ１〜ＵＮは、コンデンサＣの正極Ｐと負極Ｎとの間にフリーホイールダイオードを備えた半導体スイッチング素子ＳＷ１，ＳＷ２が直列に接続される。リアクトルＲ１〜ＲＮは、Ｎ個のユニットＵ１〜ＵＮの出力側に各々接続される。負荷２はリアクトルＲ１〜ＲＮとコンデンサＣの負極側との間に接続される。電流制御部３は、横流指令値に基づき半導体スイッチング素子ＳＷ１，ＳＷ２に流れる電流をユニット電流の下限値以上に制御する。【選択図】図１
2020137341.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットと、
このＮ個のユニットの出力側に各々接続されるリアクトルと、
前記リアクトルと前記直流電圧源の負極側との間に接続される負荷と、
以下の式（１）及び式（２）を満たす横流指令値に基づき前記半導体スイッチング素子に流れる電流をユニット電流の下限値以上に制御する電流制御部と
を備えたことを特徴とする電力変換装置。
｜Ｉａｖｅ＋Ｉｄ１｜＞Ｉｍｉｎ、｜Ｉａｖｅ＋Ｉｄ２｜＞Ｉｍｉｎ、…、｜Ｉａｖｅ＋ＩｄＮ｜＞Ｉｍｉｎ  …（１）
Ｉｄ１＋Ｉｄ２＋…＋ＩｄＮ＝０  …（２）
Ｉａｖｅ：前記ユニットの電流検出値の平均値、または、負荷電流指令値を当該ユニットの数で除算した除算値
Ｉｄ１，Ｉｄ２，…，ＩｄＮ：前記ユニットの横流指令値
Ｉｍｉｎ：ユニット電流の下限値
Ｎ：前記ユニットの数（Ｎ≧２）
【請求項２】
前記ユニットは、
前記直流電圧源の正極側に接続される第一半導体スイッチング素子と、
前記直流電圧源の負極側に接続される一方で前記第一半導体スイッチング素子と直列に接続される第二半導体スイッチング素子と
を備え、
前記リアクトルは、前記第一半導体スイッチング素子と前記第二半導体スイッチング素子との共通接続点に接続され、
前記電流制御部は、
式（１）及び式（２）を満たす前記横流指令値を算出する横流指令演算器と、
前記平均値と前記電流検出値との差分または前記除算値と当該電流検出値との差分を前記横流指令値に加算した値に基づく比例制御若しくは比例積分制御により前記ユニットの電圧操作量を算出する横流制御器と、
前記負荷の負荷電流検出値と前記負荷電流指令値との偏差に基づく比例制御若しくは比例積分制御により当該負荷の電圧指令値を生成する負荷電流制御器と、
前記ユニットの電圧操作量に前記負荷の電圧指令値を加算した値が当該ユニットの搬送波の値以上である場合に前記第一半導体スイッチング素子をオンにすると共に前記第二半導体スイッチング素子をオフにするゲート信号を生成する一方で、当該加算した値が前記ユニットの搬送波の値未満である場合に前記第一半導体スイッチング素子をオフにすると共に当該第二半導体スイッチング素子をオンにするゲート信号を生成する搬送波比較器と
を備えたことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットを備えて並列に接続される二つのグループと、
一方のグループにおけるＮ個のユニットの出力側に各々接続される第一リアクトルと、
他方のグループにおけるＮ個のユニットの出力側に各々接続される第二リアクトルと、
前記第一リアクトルと前記第二リアクトルとに接続される負荷と、
以下の式（３）から式（６）を満たす横流指令値に基づき前記半導体スイッチング素子に流れる電流をユニット電流の下限値以上に制御する電流制御部と
を備えたことを特徴とする電力変換装置。
｜Ｉａｖｅ１＋Ｉｄ１１｜＞Ｉｍｉｎ、｜Ｉａｖｅ１＋Ｉｄ１２｜＞Ｉｍｉｎ、…、｜Ｉａｖｅ１＋Ｉｄ１Ｎ｜＞Ｉｍｉｎ  …（３）
Ｉｄ１１＋Ｉｄ１２＋…＋Ｉｄ１Ｎ＝０  …（４）
｜Ｉａｖｅ２＋Ｉｄ２１｜＞Ｉｍｉｎ、｜Ｉａｖｅ２＋Ｉｄ２２｜＞Ｉｍｉｎ、…、｜Ｉａｖｅ２＋Ｉｄ２Ｎ｜＞Ｉｍｉｎ  …（５）
Ｉｄ２１＋Ｉｄ２２＋…＋Ｉｄ２Ｎ＝０  …（６）
Ｉａｖｅ１：一方のグループにおける各ユニットの電流検出値の第一平均値、または、負荷電流指令値を当該一方のグループのユニットの数で除算した第一除算値
Ｉａｖｅ２：他方のグループにおける各ユニットの電流検出値の第二平均値、または、負荷電流指令値に−１を乗算し当該他方のグループのユニットの数で除算した第二除算値
Ｉｄ１１，Ｉｄ１２，…，Ｉｄ１Ｎ：一方のグループにおけるユニットの第一横流指令値
Ｉｄ２１，Ｉｄ２２，…，Ｉｄ２Ｎ：他方のグループにおけるユニットの第二横流指令値
Ｉｍｉｎ：ユニット電流の下限値
Ｎ：前記ユニットの数（Ｎ≧２）
【請求項４】
前記ユニットは、
前記直流電圧源の正極側に接続される第一半導体スイッチング素子と、
前記直流電圧源の負極側に接続される一方で前記第一半導体スイッチング素子と直列に接続される第二半導体スイッチング素子と
を備え、
前記第一リアクトルは、前記一方のグループにおける各ユニットの前記第一半導体スイッチング素子と前記第二半導体スイッチング素子との共通接続点に接続され、
前記第二リアクトルは、前記他方のグループにおける各ユニットの前記第一半導体スイッチング素子と前記第二半導体スイッチング素子との共通接続点に接続され、
前記電流制御部は、
式（３）及び式（４）を満たす前記第一横流指令値を算出する第一横流指令演算器と、
式（５）及び式（６）を満たす前記第二横流指令値を算出する第二横流指令演算器と、
前記一方のグループの前記第一平均値と前記電流検出値との差分または前記第一除算値と当該電流検出値との差分を前記第一横流指令値に加算した値に基づく比例制御若しくは比例積分制御により当該一方のグループにおける各ユニットの第一電圧操作量を算出する第一横流制御器と、
前記他方のグループの前記第二平均値と前記電流検出値との差分または前記第二除算値と当該電流検出値との差分を前記第二横流指令値に加算した値に基づく比例制御若しくは比例積分制御により当該他方のグループにおける各ユニットの第二電圧操作量を算出する第二横流制御器と、
前記負荷の負荷電流と負荷電流指令値との偏差に基づく比例制御若しくは比例積分制御により当該負荷の電圧指令値を生成する負荷電流制御器と、
前記第一電圧操作量に前記負荷の電圧指令値を加算した値が前記一方のグループにおける各ユニットの搬送波の値以上である場合に当該ユニットの前記第一半導体スイッチング素子をオンにすると共に当該ユニットの前記第二半導体スイッチング素子をオフにするゲート信号を生成する一方で、当該加算した値が当該一方のグループの搬送波の値未満である場合に当該第一半導体スイッチング素子をオフにすると共に当該第二半導体スイッチング素子をオンにするゲート信号を生成する第一搬送波比較器と、
前記第二電圧操作量から前記負荷の電圧指令値を減算した値が前記他方のグループにおける各ユニットの搬送波の値以上である場合に当該ユニットの前記第一半導体スイッチング素子をオンにすると共に当該ユニットの前記第二半導体スイッチング素子をオフにするゲート信号を生成する一方で、当該減算した値が当該他方のグループの搬送波の値未満である場合に当該第一半導体スイッチング素子をオフにすると共に当該第二半導体スイッチング素子をオンにするゲート信号を生成する第二搬送波比較器と
を備えたことを特徴とする請求項３に記載の電力変換装置。
【請求項５】
前記ユニットは、
前記正極と前記負極との間に当該正極側から順次直列に接続される第一半導体スイッチング素子、第二半導体スイッチング素子、第三半導体スイッチング素子及び第四半導体スイッチング素子と、
前記第一半導体スイッチング素子と前記第四半導体スイッチング素子との間にて第二半導体スイッチング素子及び第三半導体スイッチング素子と並列に接続されるフライングキャパシタと
を備え、
前記第一リアクトルは、前記一方のグループにおける各ユニットの前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続され、
前記第二リアクトルは、前記他方のグループにおける各ユニットの前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続され、
前記電流制御部は、
式（３）及び式（４）を満たす前記第一横流指令値を算出する第一横流指令演算器と、
式（５）及び式（６）を満たす前記第二横流指令値を算出する第二横流指令演算器と、
前記一方のグループの前記第一平均値と前記電流検出値との差分または前記第一除算値と当該電流検出値との差分を前記第一横流指令値に加算した値に基づく比例制御若しくは比例積分制御により当該一方のグループにおける各ユニットの第一電圧操作量を算出する第一横流制御器と、
前記他方のグループの前記第二平均値と前記電流検出値との差分または前記第二除算値と当該電流検出値との差分を前記第二横流指令値に加算した値に基づく比例制御若しくは比例積分制御により当該他方のグループにおける各ユニットの第二電圧操作量を算出する第二横流制御器と、
前記負荷の負荷電流と負荷電流指令値との偏差に基づく比例制御若しくは比例積分制御により当該負荷の電圧指令値を生成する負荷電流制御器と、
前記第一電圧操作量に前記負荷の電圧指令値を加算した値が前記一方のグループにおける各ユニットの第一搬送波の値以上である場合に当該ユニットの前記第一半導体スイッチング素子及び前記第二半導体スイッチング素子をオンにすると共に前記第三半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、
前記加算した値が前記一方のグループの第一搬送波とオフセット値の異なる第二搬送波の値以上であり且つ当該一方のグループの第一搬送波の値未満であると共に前記フライングキャパシタのフライングキャパシタ電圧が基準レベル未満であり且つ前記ユニットに流れる電流が０よりも高い場合に前記一方のグループの前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオンにすると共に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、
前記加算した値が前記一方のグループの第二搬送波の値以上であり且つ当該一方のグループの第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つ前記ユニットに流れる電流が０以下である場合に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオンにすると共に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、
前記加算した値が前記一方のグループの第二搬送波の値以上であり且つ当該一方のグループの第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル未満であり且つ前記ユニットに流れる電流が０以下である場合に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオフにするゲート信号を生成し、
前記加算した値が前記一方のグループの第二搬送波の値以上であり且つ当該一方のグループの第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つ前記ユニットに流れる電流が０よりも高い場合に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオフにするゲート信号を生成し、
前記加算した値が前記一方のグループの第二搬送波の値未満である場合に前記第三半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第二半導体スイッチング素子をオフにするゲート信号を生成する第一搬送波比較器と、
前記第二電圧操作量から前記負荷の電圧指令値を減算した値が前記他方のグループにおける各ユニットの第一搬送波の値以上である場合に前記第一半導体スイッチング素子及び前記第二半導体スイッチング素子をオンにすると共に前記第三半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、
前記減算した値が前記他方のグループの第一搬送波とオフセット値の異なる第二搬送波の値以上であり且つ当該他方のグループの第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル未満であり且つ前記ユニットに流れる電流が０よりも高い場合に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオンにすると共に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、
前記減算した値が前記他方のグループの第二搬送波の値以上であり且つ当該他方のグループの第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つ前記ユニットに流れる電流が０以下である場合に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオンにすると共に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、
前記減算した値が前記他方のグループの第二搬送波の値以上であり且つ当該他方のグループの第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル未満であり且つ前記ユニットに流れる電流が０以下である場合に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオフにするゲート信号を生成し、
前記減算した値が前記他方のグループの第二搬送波の値以上であり且つ当該他方のグループの第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つ前記ユニットに流れる電流が０よりも高い場合に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオフにするゲート信号を生成し、
前記減算した値が前記他方のグループの第二搬送波の値未満である場合に前記第三半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第二半導体スイッチング素子をオフにするゲート信号を生成する第二搬送波比較器と
を備えたことを特徴とする請求項３に記載の電力変換装置。
【請求項６】
直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットと、このＮ個のユニットの出力側に各々接続されるリアクトルと、このリアクトルと前記直流電圧源の負極側との間に接続される負荷とを有する電力変換装置の電流制御方法であって、
以下の式（１）及び式（２）を満たす横流指令値に基づき前記半導体スイッチング素子に流れる電流をユニット電流の下限値以上に制御することを特徴とする電流制御方法。
｜Ｉａｖｅ＋Ｉｄ１｜＞Ｉｍｉｎ、｜Ｉａｖｅ＋Ｉｄ２｜＞Ｉｍｉｎ、…、｜Ｉａｖｅ＋ＩｄＮ｜＞Ｉｍｉｎ  …（１）
Ｉｄ１＋Ｉｄ２＋…＋ＩｄＮ＝０  …（２）
Ｉａｖｅ：前記ユニットの電流検出値の平均値、または、負荷電流指令値を当該ユニットの数で除算した除算値
Ｉｄ１，Ｉｄ２，…，ＩｄＮ：前記ユニットの横流指令値
Ｉｍｉｎ：ユニット電流の下限値
Ｎ：前記ユニットの数（Ｎ≧２）
【請求項７】
直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットを備えて並列に接続される二つのグループと、一方のグループにおけるＮ個のユニットの出力側に各々接続される第一リアクトルと、他方のグループにおけるＮ個のユニットの出力側に各々接続される第二リアクトルと、前記第一リアクトルと前記第二リアクトルとに接続される負荷とを有する電力変換装置の電流制御方法であって、
以下の式（３）から式（６）を満たす横流指令値に基づき前記半導体スイッチング素子に流れる電流をユニット電流の下限値以上に制御することを特徴とする電流制御方法。
｜Ｉａｖｅ１＋Ｉｄ１１｜＞Ｉｍｉｎ、｜Ｉａｖｅ１＋Ｉｄ１２｜＞Ｉｍｉｎ、…、｜Ｉａｖｅ１＋Ｉｄ１Ｎ｜＞Ｉｍｉｎ  …（３）
Ｉｄ１１＋Ｉｄ１２＋…＋Ｉｄ１Ｎ＝０  …（４）
｜Ｉａｖｅ２＋Ｉｄ２１｜＞Ｉｍｉｎ、｜Ｉａｖｅ２＋Ｉｄ２２｜＞Ｉｍｉｎ、…、｜Ｉａｖｅ２＋Ｉｄ２Ｎ｜＞Ｉｍｉｎ  …（５）
Ｉｄ２１＋Ｉｄ２２＋…＋Ｉｄ２Ｎ＝０  …（６）
Ｉａｖｅ１：一方のグループにおける各ユニットの電流検出値の第一平均値、または、負荷電流指令値を当該一方のグループのユニットの数で除算した第一除算値
Ｉａｖｅ２：他方のグループにおける各ユニットの電流検出値の第二平均値、または、負荷電流指令値に−１を乗算し当該他方のグループのユニットの数で除算した第二除算値
Ｉｄ１１，Ｉｄ１２，…，Ｉｄ１Ｎ：一方のグループにおける前記ユニットの第一横流指令値
Ｉｄ２１，Ｉｄ２２，…，Ｉｄ２Ｎ：他方のグループにおける前記ユニットの第二横流指令値
Ｉｍｉｎ：ユニット電流の下限値
Ｎ：前記ユニットの数（Ｎ≧２）
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置の半導体スイッチング素子に発生するサージ電圧の抑制技術に関する。
【背景技術】
【０００２】
電力変換装置としては例えば図１１に示されたハーフブリッジ回路を実装したＤＣ／ＤＣ変換器がある（特許文献１）。このＤＣ／ＤＣ変換器の回路には、コンデンサＣの正極Ｐ，負極Ｎ間に半導体スイッチング素子ＳＷ１，ＳＷ２が直列に接続されている。この半導体スイッチング素子ＳＷ１，ＳＷ２にはフリーホイールダイオードが逆並列接続されている。そして、半導体スイッチング素子ＳＷ１，ＳＷ２のオンオフ制御により、負荷２に出力される直流の負荷電流Ｉｏｕｔが所定の値に制御される。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】富士電機時報  Ｖｏｌ．７４  Ｎｏ２  ２００１
【特許文献】
【０００４】
【特許文献１】特開２０００−１１６１２０号公報
【特許文献２】特開２０１７−１６３６２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ダイオードを備えた電力変換回路においては、当該ダイオードに微小パルスが発生するとそのダイオードの電圧に振動が発生することが知られている（非特許文献１）。この現象は、半導体スイッチング素子内のフリーホイールダイオードにも発生する。
【０００６】
そして、特に、電力変換回路においてＰＷＭ制御が適用される場合、前記微小パルスは前記回路の負荷電流Ｉｏｕｔが低いとき（すなわち、半導体スイッチング素子ＳＷ１，ＳＷ２に流れる電流値が低いとき）に発生しやすくなる。このようなダイオードの電圧振動は、ダイオードに印加される電圧が当該ダイオードの耐電圧を超過するとダイオードの過電圧を招くので、抑制する必要がある。
【０００７】
また、この過電圧破壊を回避しようとすると、ダイオードの耐電圧対策やサージ抑制回路が必要となり、電力変換装置のコストが増大する。
【０００８】
本発明は、上記の事情を鑑み、半導体スイッチング素子を備えた電力変換装置において、半導体スイッチング素子内のフリーホイールダイオードの電圧の振動を抑制して低コストに過電圧破壊の回避を図ることを課題とする。
【課題を解決するための手段】
【０００９】
そこで、本発明の一態様は、電力変換装置であって、直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットと、このＮ個のユニットの出力側に各々接続されるリアクトルと、前記リアクトルと前記直流電圧源の負極側との間に接続される負荷と、以下の式（１）及び式（２）を満たす横流指令値に基づき前記半導体スイッチング素子に流れる電流をユニット電流の下限値以上に制御する電流制御部を備える。
｜Ｉａｖｅ＋Ｉｄ１｜＞Ｉｍｉｎ、｜Ｉａｖｅ＋Ｉｄ２｜＞Ｉｍｉｎ、…、｜Ｉａｖｅ＋ＩｄＮ｜＞Ｉｍｉｎ  …（１）
Ｉｄ１＋Ｉｄ２＋…＋ＩｄＮ＝０  …（２）
Ｉａｖｅ：前記ユニットの電流検出値の平均値、または、負荷電流指令値を当該ユニットの数で除算した除算値
Ｉｄ１，Ｉｄ２，…，ＩｄＮ：前記ユニットの横流指令値
Ｉｍｉｎ：ユニット電流の下限値
Ｎ：前記ユニットの数（Ｎ≧２）
本発明の一態様は、前記電力変換装置において、前記ユニットは、前記直流電圧源の正極側に接続される第一半導体スイッチング素子と、前記直流電圧源の負極側に接続される一方で前記第一半導体スイッチング素子と直列に接続される第二半導体スイッチング素子とを備え、前記リアクトルは、前記第一半導体スイッチング素子と前記第二半導体スイッチング素子との共通接続点に接続され、前記電流制御部は、式（１）及び式（２）を満たす前記横流指令値を算出する横流指令演算器と、前記平均値と前記電流検出値との差分または前記除算値と当該電流検出値との差分を前記横流指令値に加算した値に基づく比例制御若しくは比例積分制御により前記ユニットの電圧操作量を算出する横流制御器と、前記負荷の負荷電流検出値と前記負荷電流指令値との偏差に基づく比例制御若しくは比例積分制御により当該負荷の電圧指令値を生成する負荷電流制御器と、前記ユニットの電圧操作量に前記負荷の電圧指令値を加算した値が当該ユニットの搬送波の値以上である場合に前記第一半導体スイッチング素子をオンにすると共に前記第二半導体スイッチング素子をオフにするゲート信号を生成する一方で、当該加算した値が前記ユニットの搬送波の値未満である場合に前記第一半導体スイッチング素子をオフにすると共に当該第二半導体スイッチング素子をオンにするゲート信号を生成する搬送波比較器とを備える。
【００１０】
本発明の一態様は、電力変換装置であって、直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットを備えて並列に接続される二つのグループと、一方のグループにおけるＮ個のユニットの出力側に各々接続される第一リアクトルと、他方のグループにおけるＮ個のユニットの出力側に各々接続される第二リアクトルと、前記第一リアクトルと前記第二リアクトルとに接続される負荷と、以下の式（３）から式（６）を満たす横流指令値に基づき前記半導体スイッチング素子に流れる電流をユニット電流の下限値以上に制御する電流制御部を備える。
｜Ｉａｖｅ１＋Ｉｄ１１｜＞Ｉｍｉｎ、｜Ｉａｖｅ１＋Ｉｄ１２｜＞Ｉｍｉｎ、…、｜Ｉａｖｅ１＋Ｉｄ１Ｎ｜＞Ｉｍｉｎ  …（３）
Ｉｄ１１＋Ｉｄ１２＋…＋Ｉｄ１Ｎ＝０  …（４）
｜Ｉａｖｅ２＋Ｉｄ２１｜＞Ｉｍｉｎ、｜Ｉａｖｅ２＋Ｉｄ２２｜＞Ｉｍｉｎ、…、｜Ｉａｖｅ２＋Ｉｄ２Ｎ｜＞Ｉｍｉｎ  …（５）
Ｉｄ２１＋Ｉｄ２２＋…＋Ｉｄ２Ｎ＝０  …（６）
Ｉａｖｅ１：一方のグループにおける各ユニットの電流検出値の第一平均値、または、負荷電流指令値を当該一方のグループのユニットの数で除算した第一除算値
Ｉａｖｅ２：他方のグループにおける各ユニットの電流検出値の第二平均値、または、負荷電流指令値に−１を乗算し当該他方のグループのユニットの数で除算した第二除算値
Ｉｄ１１，Ｉｄ１２，…，Ｉｄ１Ｎ：一方のグループにおけるユニットの第一横流指令値
Ｉｄ２１，Ｉｄ２２，…，Ｉｄ２Ｎ：他方のグループにおけるユニットの第二横流指令値
Ｉｍｉｎ：ユニット電流の下限値
Ｎ：前記ユニットの数（Ｎ≧２）
本発明の一態様は、前記電力変換装置において、前記ユニットは、前記直流電圧源の正極側に接続される第一半導体スイッチング素子と、前記直流電圧源の負極側に接続される一方で前記第一半導体スイッチング素子と直列に接続される第二半導体スイッチング素子とを備え、前記第一リアクトルは、前記一方のグループにおける各ユニットの前記第一半導体スイッチング素子と前記第二半導体スイッチング素子との共通接続点に接続され、前記第二リアクトルは、前記他方のグループにおける各ユニットの前記第一半導体スイッチング素子と前記第二半導体スイッチング素子との共通接続点に接続され、前記電流制御部は、式（３）及び式（４）を満たす前記第一横流指令値を算出する第一横流指令演算器と、式（５）及び式（６）を満たす前記第二横流指令値を算出する第二横流指令演算器と、前記一方のグループの前記第一平均値と前記電流検出値との差分または前記第一除算値と当該電流検出値との差分を前記第一横流指令値に加算した値に基づく比例制御若しくは比例積分制御により当該一方のグループにおける各ユニットの第一電圧操作量を算出する第一横流制御器と、前記他方のグループの前記第二平均値と前記電流検出値との差分または前記第二除算値と当該電流検出値との差分を前記第二横流指令値に加算した値に基づく比例制御若しくは比例積分制御により当該他方のグループにおける各ユニットの第二電圧操作量を算出する第二横流制御器と、前記負荷の負荷電流と負荷電流指令値との偏差に基づく比例制御若しくは比例積分制御により当該負荷の電圧指令値を生成する負荷電流制御器と、前記第一電圧操作量に前記負荷の電圧指令値を加算した値が前記一方のグループにおける各ユニットの搬送波の値以上である場合に当該ユニットの前記第一半導体スイッチング素子をオンにすると共に当該ユニットの前記第二半導体スイッチング素子をオフにするゲート信号を生成する一方で、当該加算した値が当該一方のグループの搬送波の値未満である場合に当該第一半導体スイッチング素子をオフにすると共に当該第二半導体スイッチング素子をオンにするゲート信号を生成する第一搬送波比較器と、前記第二電圧操作量から前記負荷の電圧指令値を減算した値が前記他方のグループにおける各ユニットの搬送波の値以上である場合に当該ユニットの前記第一半導体スイッチング素子をオンにすると共に当該ユニットの前記第二半導体スイッチング素子をオフにするゲート信号を生成する一方で、当該減算した値が当該他方のグループの搬送波の値未満である場合に当該第一半導体スイッチング素子をオフにすると共に当該第二半導体スイッチング素子をオンにするゲート信号を生成する第二搬送波比較器とを備える。
【００１１】
本発明の一態様は、前記電力変換装置において、前記ユニットは、前記正極と前記負極との間に当該正極側から順次直列に接続される第一半導体スイッチング素子、第二半導体スイッチング素子、第三半導体スイッチング素子及び第四半導体スイッチング素子と、前記第一半導体スイッチング素子と前記第四半導体スイッチング素子との間にて第二半導体スイッチング素子及び第三半導体スイッチング素子と並列に接続されるフライングキャパシタとを備え、前記第一リアクトルは、前記一方のグループにおける各ユニットの前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続され、前記第二リアクトルは、前記他方のグループにおける各ユニットの前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続され、前記電流制御部は、式（３）及び式（４）を満たす前記第一横流指令値を算出する第一横流指令演算器と、式（５）及び式（６）を満たす前記第二横流指令値を算出する第二横流指令演算器と、前記一方のグループの前記第一平均値と前記電流検出値との差分または前記第一除算値と当該電流検出値との差分を前記第一横流指令値に加算した値に基づく比例制御若しくは比例積分制御により当該一方のグループにおける各ユニットの第一電圧操作量を算出する第一横流制御器と、前記他方のグループの前記第二平均値と前記電流検出値との差分または前記第二除算値と当該電流検出値との差分を前記第二横流指令値に加算した値に基づく比例制御若しくは比例積分制御により当該他方のグループにおける各ユニットの第二電圧操作量を算出する第二横流制御器と、前記負荷の負荷電流と負荷電流指令値との偏差に基づく比例制御若しくは比例積分制御により当該負荷の電圧指令値を生成する負荷電流制御器と、前記第一電圧操作量に前記負荷の電圧指令値を加算した値が前記一方のグループにおける各ユニットの第一搬送波の値以上である場合に当該ユニットの前記第一半導体スイッチング素子及び前記第二半導体スイッチング素子をオンにすると共に前記第三半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、前記加算した値が前記一方のグループの第一搬送波とオフセット値の異なる第二搬送波の値以上であり且つ当該一方のグループの第一搬送波の値未満であると共に前記フライングキャパシタのフライングキャパシタ電圧が基準レベル未満であり且つ前記ユニットに流れる電流が０よりも高い場合に前記一方のグループの前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオンにすると共に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、前記加算した値が前記一方のグループの第二搬送波の値以上であり且つ当該一方のグループの第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つ前記ユニットに流れる電流が０以下である場合に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオンにすると共に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、前記加算した値が前記一方のグループの第二搬送波の値以上であり且つ当該一方のグループの第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル未満であり且つ前記ユニットに流れる電流が０以下である場合に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオフにするゲート信号を生成し、前記加算した値が前記一方のグループの第二搬送波の値以上であり且つ当該一方のグループの第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つ前記ユニットに流れる電流が０よりも高い場合に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオフにするゲート信号を生成し、前記加算した値が前記一方のグループの第二搬送波の値未満である場合に前記第三半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第二半導体スイッチング素子をオフにするゲート信号を生成する第一搬送波比較器と、前記第二電圧操作量から前記負荷の電圧指令値を減算した値が前記他方のグループにおける各ユニットの第一搬送波の値以上である場合に前記第一半導体スイッチング素子及び前記第二半導体スイッチング素子をオンにすると共に前記第三半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、前記減算した値が前記他方のグループの第一搬送波とオフセット値の異なる第二搬送波の値以上であり且つ当該他方のグループの第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル未満であり且つ前記ユニットに流れる電流が０よりも高い場合に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオンにすると共に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、前記減算した値が前記他方のグループの第二搬送波の値以上であり且つ当該他方のグループの第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つ前記ユニットに流れる電流が０以下である場合に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオンにすると共に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、前記減算した値が前記他方のグループの第二搬送波の値以上であり且つ当該他方のグループの第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル未満であり且つ前記ユニットに流れる電流が０以下である場合に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオフにするゲート信号を生成し、前記減算した値が前記他方のグループの第二搬送波の値以上であり且つ当該他方のグループの第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つ前記ユニットに流れる電流が０よりも高い場合に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオフにするゲート信号を生成し、前記減算した値が前記他方のグループの第二搬送波の値未満である場合に前記第三半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第二半導体スイッチング素子をオフにするゲート信号を生成する第二搬送波比較器とを備える。
【００１２】
本発明の一態様は、直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットと、このＮ個のユニットの出力側に各々接続されるリアクトルと、このリアクトルと前記直流電圧源の負極側との間に接続される負荷とを有する電力変換装置の電流制御方法であって、式（１）及び式（２）を満たす横流指令値に基づき前記半導体スイッチング素子に流れる電流をユニット電流の下限値以上に制御する。
【００１３】
本発明の一態様は、直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットを備えて並列に接続される二つのグループと、一方のグループにおけるＮ個のユニットの出力側に各々接続される第一リアクトルと、他方のグループにおけるＮ個のユニットの出力側に各々接続される第二リアクトルと、前記第一リアクトルと前記第二リアクトルとに接続される負荷とを有する電力変換装置の電流制御方法であって、式（３）から式（６）を満たす横流指令値に基づき前記半導体スイッチング素子に流れる電流をユニット電流の下限値以上に制御する。
【発明の効果】
【００１４】
以上の本発明によれば、半導体スイッチング素子を備えた電力変換装置において、半導体スイッチング素子内のフリーホイールダイオードの電圧の振動を抑制して低コストに過電圧破壊の回避できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態１における電力変換装置の回路図。
【図２】実施形態１の電流制御部のブロック図。
【図３】本発明の実施形態２における電力変換装置の回路図。
【図４】実施形態２の電流制御部のブロック図。
【図５】本発明の実施形態３における電力変換装置の回路図。
【図６】実施形態３における搬送波を例示した説明図。
【図７】モード１でのスイッチング動作例の説明図。
【図８】モード２でのスイッチング動作例の説明図。
【図９】モード３でのスイッチング動作例の説明図。
【図１０】モード４でのスイッチング動作例の説明図。
【図１１】従来の電力変換装置の回路図。
【発明を実施するための形態】
【００１６】
以下に図面を参照しながら本発明の実施形態について説明する。
【００１７】
（実施形態１）
図１に示された本発明の実施形態１の電力変換装置１は、Ｎ個（Ｎ≧２）のユニット（以下、ユニットＵ１，Ｕ２，…，ＵＮ）と、リアクトルＲ１，Ｒ２，…，ＲＮと、負荷２と、電流制御部３とを実装する。
【００１８】
電力変換装置１においては、単相ハーフブリッジ１台の構成をユニットと称し、このユニットがＮ台並列に接続されている。
【００１９】
ユニットＵ１，Ｕ２，…ＵＮは、コンデンサＣの正極Ｐと負極Ｎとの間に直列に接続される複数の半導体スイッチング素子として半導体スイッチング素子ＳＷ１，ＳＷ２を備える。半導体スイッチング素子ＳＷ１は、本発明の第一半導体スイッチング素子に相当するものあり、コンデンサＣの正極Ｐ側に接続される。半導体スイッチング素子ＳＷ２は、本発明の第二半導体スイッチング素子に相当するものであり、コンデンサＣの負極Ｎ側に接続される一方で半導体スイッチング素子ＳＷ１と直列に接続される。
【００２０】
コンデンサＣは、本発明の直流電圧源に相当するもので、直流電圧Ｅが印加される（以下、実施形態２，３も同様）。コンデンサＣとしては直流電圧平滑用のコンデンサが例示されるが、蓄電池などの直流電源に置き換えてもよい。
【００２１】
リアクトルＲ１，Ｒ２，…，ＲＮは、ユニットＵ１，Ｕ２，…，ＵＮの半導体スイッチング素子ＳＷ２と半導体スイッチング素子ＳＷ３との共通接続点に接続され、この共通接続点から負荷２に出力される電流Ｉ１，Ｉ２，…，ＩＮの平滑化を図る。
【００２２】
負荷２は、リアクトルＲ１，Ｒ２，…，ＲＮとコンデンサＣの負極Ｎ側との間に接続される。
【００２３】
電流制御部３は、以下の式（１）及び式（２）を満たす横流指令値に基づき半導体スイッチング素子ＳＷ１，ＳＷ２に流れる電流をユニット電流の下限値以上に制御する。
｜Ｉａｖｅ＋Ｉｄ１｜＞Ｉｍｉｎ，｜Ｉａｖｅ＋Ｉｄ２｜＞Ｉｍｉｎ，…，｜Ｉａｖｅ＋ＩｄＮ｜＞Ｉｍｉｎ  …（１）
Ｉｄ１＋Ｉｄ２＋…＋ＩｄＮ＝０  …（２）
Ｉａｖｅ：ユニットＵ１，Ｕ２，…，ＵＮの電流Ｉ１，Ｉ２，…ＩＮの検出値の平均値
Ｉｄ１，Ｉｄ２，…，ＩｄＮ：ユニットＵ１，Ｕ２，…，ＵＮの横流指令値
Ｉｍｉｎ：ユニット電流の下限値
Ｎ：ユニットＵの数
ユニット電流の下限値Ｉｍｉｎは、半導体スイッチング素子ＳＷ１，ＳＷ２内のフリーホイールダイオードの過電圧破壊を誘引する微小パルスが発生しないレベルの電流（固定値）とする。この固定値は、半導体スイッチング素子のデータシートや試験結果等に基づいて予め設定される。
【００２４】
例えば、ユニット３並列で、Ｉａｖｅ＝１Ａ（つまりＩｏｕｔ＝３Ａ）、Ｉｍｉｎ＝１．５Ａ時の演算においては、Ｉｄ１＝６Ａ、Ｉｄ２＝−３Ａ、Ｉｄ３＝−３Ａとして演算すると、式（１）及び式（２）の条件を満足できる。
【００２５】
尚、式（１）において、平均値Ｉａｖｅは、ユニットＵ１，Ｕ２，…，ＵＮの電流Ｉ１，Ｉ２，…ＩＮの検出値の平均値の代わりに、負荷電流指令値Ｉｏｕｔ＊をユニットの数Ｎで除算した値（Ｉｏｕｔ＊／Ｎ）に置き換えてもよい（Ｎ：ユニット数）。
【００２６】
図２を参照して本実施形態の電流制御部３の具体的な態様例について説明する。
【００２７】
電流制御部３は、平均値演算器３１、横流指令演算器３２、横流制御器３３、負荷電流制御器３４及び搬送波比較器３５を実装する。
【００２８】
平均値演算器３１は、ユニットＵ１，Ｕ２，…，ＵＮの電流Ｉ１，Ｉ２，…ＩＮの検出値の平均値Ｉａｖｅを算出する。尚、平均値Ｉａｖｅは、負荷電流指令値Ｉｏｕｔ＊をユニットの数Ｎで除算した値に置き換えてもよい（横流指令演算器３２及び横流制御器３３Ｕ１，３３Ｕ２，…，３３ＵＮにおいても同様）。
【００２９】
横流指令演算器３２は、平均値演算器３１から供された平均値Ｉａｖｅに基づき式（１）及び式（２）を満たす横流指令値Ｉｄ１，Ｉｄ２，…，ＩｄＮを算出する。
【００３０】
横流制御器３３Ｕ１，３３Ｕ２，…，３３ＵＮは、平均値Ｉａｖｅと電流Ｉ１，Ｉ２，…ＩＮの検出値との差分を横流指令値Ｉｄ１，Ｉｄ２，…，ＩｄＮに各々加算した値に基づく比例制御若しくは比例積分制御によりユニットＵ１，Ｕ２，…，ＵＮの電圧操作量Ｖ１＊，Ｖ２＊，…，ＶＮ＊を算出する。
【００３１】
例えば、ユニットＵ１の場合、横流制御器３３Ｕ１は入力値（Ｉｄ１＋Ｉａｖｅ−Ｉ１）がゼロとなるように制御する。つまり、Ｉ１がＩｄ１＋Ｉａｖｅに制御される。さらに、式（１）を満たしているため、ユニットＵ１の電流Ｉ１はユニット電流の下限値Ｉｍｉｎ以上となる。他のユニットＵ２，…，ＵＮについても同様である。
【００３２】
負荷電流制御器３４は、負荷電流指令値Ｉｏｕｔ＊と負荷２の負荷電流Ｉｏｕｔの検出値（負荷電流検出値）との偏差に基づく比例制御若しくは比例積分制御により負荷２の電圧指令値Ｖｏｕｔ＊を生成する。
【００３３】
搬送波比較器３５Ｕ１，３５Ｕ２，…，３３ＵＮは、電圧操作量Ｖ１＊，Ｖ２＊，…，ＶＮ＊に電圧指令値Ｖｏｕｔ＊を加算した値に基づきユニットＵ１，Ｕ２，…，ＵＮの各スイッチング素子のゲート信号（オンオフ指令信号）を生成する。
【００３４】
搬送波比較器３５Ｕ１は、例えば以下の表１に示した電圧操作量Ｖ１＊に負荷２の電圧指令値Ｖｏｕｔ＊を加算した値Ｖ１＊＊とユニットＵ１の三角波状の搬送波ＴＲＩとの大小関係に基づきユニットＵ１の半導体スイッチング素子ＳＷ１，ＳＷ２のゲート信号Ｇ１を生成する。尚、搬送波ＴＲＩの波形は鋸波などの波形に置き換えてもよい。
【００３５】
【表１】
2020137341.tif 000003
【００３６】
搬送波比較器３５Ｕ２，…，３５ＵＮも、表１と同様の演算により、ユニットＵ２，…，ＵＮの半導体スイッチング素子ＳＷ１，ＳＷ２のゲート信号Ｇ２，…，ＧＮを生成する。
【００３７】
ユニットＵ１、Ｕ２，…，ＵＮの搬送波ＴＲＩの位相は、異なっていてもよい（以下、実施形態２，３も同様）。特に、ユニットが２台の場合、ユニットＵ１の搬送波とユニットＵ２の搬送波の位相差を１８０°とすると、負荷電流Ｉｏｕｔのリプル成分を低減できる。
【００３８】
以上のように、ユニットＵ１，Ｕ２，…，ＵＮの電圧操作量Ｖ１＊，Ｖ２＊，…，ＶＮ＊に負荷２の電圧指令値Ｖｏｕｔ＊を加算した値Ｖ１＊＊，Ｖ２＊＊，…，ＶＮ＊＊がユニットＵ１，Ｕ２，…，ＵＮの搬送波ＴＲＩの値以上である場合に半導体スイッチング素子ＳＷ１をオンにすると共に半導体スイッチング素子ＳＷ２をオフにするゲート信号が生成される。一方、前記加算した値Ｖ１＊＊，Ｖ２＊＊，…，ＶＮ＊＊が搬送波ＴＲＩの値未満である場合に半導体スイッチング素子ＳＷ１をオフにすると共に半導体スイッチング素子ＳＷ２をオンにするゲート信号Ｇ１，Ｇ２，…，ＧＮが生成される。
【００３９】
そして、このゲート信号Ｇ１，Ｇ２，…，ＧＮに基づく半導体スイッチング素子ＳＷ１，ＳＷ２のスイッチ動作により、ユニットＵ１,Ｕ２，…，ＵＮ（半導体スイッチング素子ＳＷ１，ＳＷ２）に流れる電流がユニット電流の下限値以上に制御される。
【００４０】
したがって、本実施形態の電力変換装置１とその負荷電流制御方法によれば、負荷電流Ｉｏｕｔが低い場合でも、半導体スイッチング素子に流れる電流が所定値（ユニット電流Ｉ１，Ｉ２，…，ＩＮの下限値Ｉｍｉｎ）以上に制御される。よって、微小な負荷電流Ｉｏｕｔが流れているときにダイオードに微小パルスが発生して半導体スイッチング素子内のフリーホイールダイオード電圧の振動およびダイオードに印加される電圧が過大となる現象が抑制される。そして、これにより、ダイオードの耐電圧対策やサージ抑制回路が不要となり、半導体スイッチング素子の過電圧破壊を低コストに回避でき、電力変換装置の信頼性が向上する。
【００４１】
（実施形態２）
図３に示された本発明の実施形態２の電力変換装置１は、実施形態１のＮ個のユニットを有する二つのグループ（以下、グループＧ１，Ｇ２）を並列に接続し、各ユニットに対応してリアクトルが各々接続されたこと以外は、実施形態１と同じ態様である。
【００４２】
本態様の回路構成は、フルブリッジの構成を採り、負荷２に交流電圧（正方向と負方向の電圧）を印加できる。
【００４３】
グループＧ１（一方のグループ）は、実施形態１のユニットＵ１，Ｕ２，…，ＵＮと同構成のユニットＵ１１，Ｕ１２，…，Ｕ１Ｎを有する。そして、ユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの半導体スイッチング素子ＳＷ１と半導体スイッチング素子ＳＷ２との共通接続点には、本発明の第一リアクトルに相当するリアクトルＲ１１，Ｒ１２，…，Ｒ１Ｎが各々接続されている。
【００４４】
グループＧ２（他方のグループ）は、実施形態２のユニットＵ１，Ｕ２，…，ＵＮと同構成のユニットＵ２１，Ｕ２２，…，Ｕ２Ｎを有する。そして、グループＧ２と同様に、ユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの半導体スイッチング素子ＳＷ１と半導体スイッチング素子ＳＷ２との共通接続点に、本発明の第二リアクトルに相当するリアクトルＲ２１，Ｒ２２，…，Ｒ２Ｎが各々接続されている。
【００４５】
本態様の電力変換装置１は、図４に示されたように、グループＧ１の電流制御部３ａと、グループＧ２の電流制御部３ｂとを備える。
【００４６】
電流制御部３ａ，３ｂは、後述の式（３）から式（６）を満たす横流指令値に基づき半導体スイッチング素子ＳＷ１，ＳＷ２に流れる電流を負荷電流Ｉｏｕｔの下限値Iｍｉｎ以下に制御する。
【００４７】
電流制御部３ａは、第一平均値演算器３１Ｇ１、第一横流指令演算器３２Ｇ１、第一横流制御器３３Ｕ１１，３３Ｕ１２，…，３３Ｕ１Ｎ及び第一搬送波比較器３５Ｕ１１，３５Ｕ１２，…，３５Ｕ１Ｎを実装する。
【００４８】
電流制御部３ｂは、第二平均値演算器３１Ｇ２、第二横流指令演算器３２Ｇ２、第二横流制御器３３Ｕ２１，３３Ｕ２２，…，３３Ｕ２Ｎ及び第二搬送波比較器３５Ｕ２１，３５Ｕ２２，…，３５Ｕ２Ｎを実装する。
【００４９】
負荷電流制御器３４は、グループＧ１，Ｇ２の共有の演算器である。
【００５０】
以上の電流制御部３ａ，３ｂの各演算器及び負荷電流制御器３４は、単一の電流制御部に実装させた態様を採ってもよい。以下、電流制御部３ａ，３ｂの各演算器及び負荷電流制御器３４の機能について説明する。
【００５１】
第一平均値演算器３１Ｇ１は、グループＧ１におけるユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの電流Ｉ１１，Ｉ１２，…Ｉ１Ｎの検出値の第一平均値Ｉａｖｅ１を算出する。
【００５２】
第二平均値演算器３１Ｇ２は、グループＧ２におけるユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの電流Ｉ２１，Ｉ２２，…Ｉ２Ｎの検出値の第二平均値Ｉａｖｅ２を算出する。
【００５３】
第一横流指令演算器３２Ｇ１は、第一平均値演算器３１Ｇ１から供された第一平均値Ｉａｖｅ１に基づき式（３）及び式（４）を満たすユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの横流指令値Ｉｄ１１，Ｉｄ１２，…，Ｉｄ１Ｎを算出する。
｜Ｉａｖｅ１＋Ｉｄ１１｜＞Ｉｍｉｎ、｜Ｉａｖｅ１＋Ｉｄ１２｜＞Ｉｍｉｎ、…、｜Ｉａｖｅ１＋Ｉｄ１Ｎ｜＞Ｉｍｉｎ  …（３）
Ｉｄ１１＋Ｉｄ１２＋…＋Ｉｄ１Ｎ＝０  …（４）
Ｉａｖｅ１：一方のグループＧ１におけるユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの電流検出値の第一平均値
Ｉｄ１１，Ｉｄ１２，…，Ｉｄ１Ｎ：ユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの第一横流指令値
Ｉｍｉｎ：ユニット電流の下限値
Ｎ：グループＧ１のユニットの数
Ｉａｖｅ１の値は、グループＧ１におけるユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの電流Ｉ１，Ｉ１２，…Ｉ１Ｎの検出値の平均値の代わりに、負荷電流指令値Ｉｏｕｔ＊をグループＧ１のユニットの数Ｎで除算した第一除算値（Ｉｏｕｔ＊／Ｎ）に置き換えてもよい。
【００５４】
第二横流指令演算器３２Ｇ２は、第二平均値演算器３１Ｇ２から供された第二平均値Ｉａｖｅ２に基づき式（５）及び式（６）を満たすユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの横流指令値Ｉｄ２１，Ｉｄ２２，…，Ｉｄ２Ｎを算出する。
｜Ｉａｖｅ２＋Ｉｄ２１｜＞Ｉｍｉｎ、｜Ｉａｖｅ２＋Ｉｄ２２｜＞Ｉｍｉｎ、…、｜Ｉａｖｅ２＋Ｉｄ２Ｎ｜＞Ｉｍｉｎ  …（５）
Ｉｄ２１＋Ｉｄ２２＋…＋Ｉｄ２Ｎ＝０  …（６）
Ｉａｖｅ２：他方のグループＧ２におけるユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの電流検出値の第二平均値
Ｉｄ２１，Ｉｄ２２，…，Ｉｄ２Ｎ：ユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの第二横流指令値
Ｉｍｉｎ：ユニット電流の下限値
Ｎ：グループＧ２のユニットの数
Ｉａｖｅ２は、グループＧ２におけるユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの電流Ｉ２１，Ｉ２２，…Ｉ２Ｎの検出値の第二平均値の代わりに、負荷電流指令値Ｉｏｕｔ＊に−１を乗算してグループＧ２のユニットの数Ｎで除算した第二除算値（＝−Ｉｏｕｔ＊／Ｎ）に置き換えてもよい。
【００５５】
第一横流制御器３３Ｕ１１，３３Ｕ１２，…，３３Ｕ１Ｎは、第一平均値Ｉａｖｅ１と電流Ｉ１１，Ｉ１２，…Ｉ１Ｎの検出値との差分を第一横流指令値Ｉｄ１１，Ｉｄ１２，…，Ｉｄ１Ｎに加算した値に基づく比例制御若しくは比例積分制御によりユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの第一電圧操作量Ｖ１１＊，Ｖ１２＊，…，Ｖ１Ｎ＊を算出する。尚、第一平均値Ｉａｖｅ１は、前記第一除算値に置き換えてもよい。
【００５６】
第二横流制御器３３Ｕ２１，３３Ｕ２２，…，３３Ｕ２Ｎは、第二平均値Ｉａｖｅ２と電流Ｉ２１，Ｉ２２，…Ｉ２Ｎの検出値との差分を第二横流指令値Ｉｄ２１，Ｉｄ２２，…，Ｉｄ２Ｎに加算した値に基づく比例制御若しくは比例積分制御によりユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの第二電圧操作量Ｖ２１＊，Ｖ２２＊，…，Ｖ２Ｎ＊を算出する。尚、第二平均値Ｉａｖｅ２は、前記第二除算値に置き換えてもよい。
【００５７】
負荷電流制御器３４は、負荷２の負荷電流指令値Ｉｏｕｔ＊と負荷電流Ｉｏｕｔの検出値との偏差に基づく比例制御若しくは比例積分制御により負荷２の電圧指令値Ｖｏｕｔ＊を生成する。
【００５８】
第一搬送波比較器３５Ｕ１１，３５Ｕ１２，…，３５Ｕ１Ｎは、表１の条件に基づき、ユニット１１，１２，…１Ｎの半導体スイッチング素子ＳＷ１，ＳＷ２のゲート信号を生成する。すなわち、ユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの第一電圧操作量Ｖ１１＊，Ｖ１２＊，…，Ｖ１Ｎ＊に負荷２の電圧指令値Ｖｏｕｔ＊を加算した値Ｖ１１＊＊，Ｖ１２＊＊，…，Ｖ１Ｎ＊＊がユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの搬送波ＴＲＩの値以上である場合に半導体スイッチング素子ＳＷ１をオンにすると共に半導体スイッチング素子ＳＷ２をオフにするゲート信号が生成される。一方、前記加算した値Ｖ１１＊＊，Ｖ１２＊＊，…，Ｖ１Ｎ＊＊が搬送波ＴＲＩの値未満である場合に半導体スイッチング素子ＳＷ１をオフにすると共に半導体スイッチング素子ＳＷ２をオンにするゲート信号が生成される。
【００５９】
第二搬送波比較器３５Ｕ２１，３５Ｕ２２，…，３５Ｕ２Ｎは、表１の条件に基づき、ユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの半導体スイッチング素子ＳＷ１，ＳＷ２のゲート信号を生成する。すなわち、ユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの第二電圧操作量Ｖ２１＊，Ｖ２２＊，…，Ｖ２Ｎ＊から負荷２の電圧指令値Ｖｏｕｔ＊を減算した値Ｖ２１＊＊，Ｖ２２＊＊，…，Ｖ２Ｎ＊＊がユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの搬送波ＴＲＩの値以上である場合に半導体スイッチング素子ＳＷ１をオンにすると共に半導体スイッチング素子ＳＷ２をオフにするゲート信号が生成される。一方、前記減算した値Ｖ２１＊＊，Ｖ２２＊＊，…，Ｖ２Ｎ＊＊が搬送波ＴＲＩの値未満である場合に半導体スイッチング素子ＳＷ１をオフにすると共に半導体スイッチング素子ＳＷ２をオンにするゲート信号が生成される。
【００６０】
以上の本実施形態によれば、実施形態１と同様に、半導体スイッチング素子の過電圧破壊が低コストに回避され、電力変換装置の信頼性が向上する。
【００６１】
（実施形態３）
図５に示された本発明の実施形態３の電力変換装置１は、実施形態２の態様において、半導体スイッチング素子ＳＷ３，ＳＷ４、フライングキャパシタＦＣをさらに備える。
【００６２】
ユニットＵ１１，…，Ｕ１Ｎ，Ｕ２１，…，Ｕ２Ｎにおいては、コンデンサＣの正極Ｐ，負極Ｎ間に複数の半導体スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３及びＳＷ４が正極Ｐ側から順次直列に接続されている。
【００６３】
半導体スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３及びＳＷ４は、本発明の第一半導体スイッチング素子，第二半導体スイッチング素子，第三半導体スイッチング素子及び第四半導体スイッチング素子に各々相当するものである。
【００６４】
半導体スイッチング素子ＳＷ１は、コンデンサＣの正極Ｐ側に接続される。半導体スイッチング素子ＳＷ４は、コンデンサＣの負極Ｎ側に接続される。半導体スイッチング素子ＳＷ２，ＳＷ３は、半導体スイッチング素子ＳＷ１，ＳＷ４の間で直列に接続される。
【００６５】
さらに、ユニットＵ１１，…，Ｕ１Ｎ，Ｕ２１，…，Ｕ２Ｎにおいて、フライングキャパシタＦＣを備える。フライングキャパシタＦＣは、半導体スイッチング素子ＳＷ１と半導体スイッチング素子ＳＷ４との間にて、半導体スイッチング素子ＳＷ２及び半導体スイッチング素子ＳＷ３と並列に接続される。
【００６６】
そして、フライングキャパシタＦＣは、半導体スイッチング素子ＳＷ２と半導体スイッチング素子ＳＷ３の共通接続点からマルチレベルのフライングキャパシタ電圧ＶＦＣを出力する（特許文献２）。例えば、図７〜１０のモードの動作例に示したように、半導体スイッチング素子ＳＷ１〜ＳＷ４のオンオフ動作により、フライングキャパシタ電圧ＶＦＣをＥ／２に制御しつつ、３レベルの電圧（Ｅ，Ｅ／２，０）を半導体スイッチング素子ＳＷ２，ＳＷ３の共通接続点より出力する。尚、図示の矢印は電流方向を表し、矢印方向を正とすると、モード１でフライングキャパシタＦＣの充電を表し、破線で示した電流は負荷２に流れる電流となる。
【００６７】
電流方向が正の場合、フライングキャパシタＦＣの電圧検出値＜Ｅ／２であるとき、図７のモード１が選択され、フライングキャパシタＦＣを充電してフライングキャパシタ電圧ＶＦＣをＥ／２に近づける。フライングキャパシタＦＣの電圧検出値＞Ｅ／２であるとき、図８のモード２が選択され、フライングキャパシタＦＣを放電してフライングキャパシタ電圧ＶＦＣをＥ／２に近づける。
【００６８】
一方、電流方向が負の場合、モード１でＦＣ放電、モード２でＦＣ充電となる。この場合、フライングキャパシタＦＣの電圧検出値＜Ｅ／２であるとき、モード２が選択され、ＦＣを充電してフライングキャパシタ電圧ＶＦＣをＥ／２に近づける。フライングキャパシタＦＣの電圧検出値＞Ｅ／２であるとき、モード１が選択され、フライングキャパシタＦＣを放電してフライングキャパシタ電圧ＶＦＣをＥ／２に近づける。
【００６９】
図９のモード３は、Ｅを出力するときのモードである。図１０のモード４は０を出力するときのモードである。これらのモードは、フライングキャパシタＦＣの制御に影響しない。
【００７０】
本実施形態の第一搬送波比較器３５Ｕ１１は、例えば、以下の表２，３の条件（第一電圧操作量Ｖ１１＊とユニットＵ１１の第一搬送波ＴＲＩ１，第二搬送波ＴＲＩ２との大小関係）に基づきユニットＵ１１の半導体スイッチング素子ＳＷ１〜ＳＷ４のゲート信号を生成する。表２において、第二搬送波ＴＲＩ２は、第一搬送波ＴＲＩ１とオフセット値の異なるユニットＵ１１の三角波状の第二搬送波を示す。図６に、第一搬送波ＴＲＩ１と第二搬送波ＴＲＩ２の波形を示す。第一搬送波ＴＲＩ１と第二搬送波ＴＲＩ２の波形は三角波となっている。これらの波形は鋸波などの波形に置き換えてもよい。
表３において、ＶＦＣは、フライングキャパシタＦＣのフライングキャパシタ電圧の検出値を示し、Ｅは、任意の電圧を示す。
【００７１】
【表２】
2020137341.tif 000004
【００７２】
【表３】
2020137341.tif 000005
【００７３】
また、第一搬送波比較器３５Ｕ１２，…，３５Ｕ１Ｎも、上記と同様の条件により、ユニットＵ１２，…，Ｕ１Ｎの半導体スイッチング素子ＳＷ１〜ＳＷ４のゲート信号を生成する。同様に、第二搬送波比較器３５Ｕ２１，…，３５Ｕ２Ｎも、ユニットＵ２１，…，Ｕ２Ｎの半導体スイッチング素子ＳＷ１〜ＳＷ４のゲート信号を生成する。
【００７４】
以上のように、グループＧ１におけるユニットＵ１１，…，Ｕ１Ｎの第一電圧操作量Ｖ１１＊，…，Ｖ１Ｎ＊に負荷２の電圧指令値Ｖｏｕｔ＊を加算した値Ｖ１１＊＊，Ｖ１２＊＊，…，Ｖ１Ｎ＊＊がユニットＵ１１，…，Ｕ１Ｎの第一搬送波ＴＲＩ１の値以上の場合、ユニットＵ１１，…，Ｕ１Ｎの半導体スイッチング素子ＳＷ１，ＳＷ２をオンにすると共に半導体スイッチング素子ＳＷ３，ＳＷ４をオフにするゲート信号が生成される。
【００７５】
前記加算した値Ｖ１１＊＊，Ｖ１２＊＊，…，Ｖ１Ｎ＊＊が第一搬送波ＴＲＩ１とオフセット値の異なるユニットＵ１１，…，Ｕ１Ｎの第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共に前記フライングキャパシタ電圧が基準レベル（表３の事例ではＥ／２）未満であり且つユニットＵ１１，…，Ｕ１Ｎに流れる電流が０よりも高いモード１の場合、半導体スイッチング素子ＳＷ１，ＳＷ３をオンにすると共に半導体スイッチング素子ＳＷ２，ＳＷ４をオフにするゲート信号が生成される。
【００７６】
前記加算した値Ｖ１１＊＊，Ｖ１２＊＊，…，Ｖ１Ｎ＊＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つユニットＵ１１，…，Ｕ１Ｎに流れる電流が０以下のモード１の場合、半導体スイッチング素子ＳＷ１，ＳＷ３をオンにすると共に半導体スイッチング素子ＳＷ２，ＳＷ４をオフにするゲート信号が生成される。
【００７７】
前記加算した値Ｖ１１＊＊，Ｖ１２＊＊，…，Ｖ１Ｎ＊＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共に前記フライングキャパシタ電圧が基準レベル未満であり且つユニットＵ１１，…，Ｕ１Ｎに流れる電流が０以下のモード２の場合、半導体スイッチング素子ＳＷ２，ＳＷ４をオンにすると共に半導体スイッチング素子ＳＷ１，ＳＷ３をオフにするゲート信号が生成される。
【００７８】
前記加算した値Ｖ１１＊＊，Ｖ１２＊＊，…，Ｖ１Ｎ＊＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つユニットＵ１１，…，Ｕ１Ｎに流れる電流が０よりも高いモード２の場合、半導体スイッチング素子ＳＷ２，ＳＷ４をオンにすると共に半導体スイッチング素子ＳＷ１，ＳＷ３をオフにするゲート信号が生成される。
【００７９】
前記加算した値Ｖ１１＊＊，Ｖ１２＊＊，…，Ｖ１Ｎ＊＊が第二搬送波ＴＲＩ２の値未満の場合、半導体スイッチング素子ＳＷ３，ＳＷ４をオンにすると共に半導体スイッチング素子ＳＷ１，ＳＷ２をオフにするゲート信号が生成される。
【００８０】
一方、グループＧ２におけるユニットＵ２１，…，Ｕ２Ｎの第二電圧操作量Ｖ２１＊，…，Ｖ２Ｎ＊から負荷２の電圧指令値を減算した値Ｖ２１＊＊，Ｖ２２＊＊，…，Ｖ２Ｎ＊＊がユニットＵ２１，…，Ｕ２Ｎの第一搬送波ＴＲＩ１の値以上の場合、半導体スイッチング素子ＳＷ１，ＳＷ２をオンにすると共に半導体スイッチング素子ＳＷ３，ＳＷ４をオフにするゲート信号が生成される。
【００８１】
前記減算した値Ｖ２１＊＊，Ｖ２２＊＊，…，Ｖ２Ｎ＊＊が第一搬送波ＴＲＩ１とオフセット値の異なるユニットＵ２１，…，Ｕ２Ｎの第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣが基準レベル未満であり且つユニットＵ２１，…，Ｕ２Ｎに流れる電流が０よりも高いモード１の場合、半導体スイッチング素子ＳＷ１，ＳＷ３をオンにすると共に半導体スイッチング素子ＳＷ２，ＳＷ４をオフにするゲート信号が生成される。
【００８２】
前記減算した値Ｖ２１＊＊，Ｖ２２＊＊，…，Ｖ２Ｎ＊＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣが基準レベル以上であり且つユニットＵ２１，…，Ｕ２Ｎに流れる電流が０以下のモード１の場合、半導体スイッチング素子ＳＷ１，ＳＷ３をオンにすると共に半導体スイッチング素子ＳＷ２，ＳＷ４をオフにするゲート信号が生成される。
【００８３】
前記減算した値Ｖ２１＊＊，Ｖ２２＊＊，…，Ｖ２Ｎ＊＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣが基準レベル未満であり且つユニットＵ２１，…，Ｕ２Ｎに流れる電流が０以下のモード２の場合、半導体スイッチング素子ＳＷ２，ＳＷ４をオンにすると共に半導体スイッチング素子ＳＷ１，ＳＷ３をオフにするゲート信号が生成される。
【００８４】
前記減算した値Ｖ２１＊＊，Ｖ２２＊＊，…，Ｖ２Ｎ＊＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つユニットＵ２１，…，Ｕ２Ｎに流れる電流が０よりも高いモード２の場合、半導体スイッチング素子ＳＷ２，ＳＷ４をオンにすると共に半導体スイッチング素子ＳＷ１，ＳＷ３をオフにするゲート信号が生成される。
【００８５】
前記減算した値Ｖ２１＊＊，Ｖ２２＊＊，…，Ｖ２Ｎ＊＊が第二搬送波ＴＲＩ２の値未満の場合、半導体スイッチング素子ＳＷ３，ＳＷ４をオンにすると共に半導体スイッチング素子ＳＷ１，ＳＷ２をオフにするゲート信号が生成される。
【００８６】
以上の本実施形態によれば、実施形態１，２と同様に、半導体スイッチング素子の過電圧破壊が低コストに回避され、電力変換装置の信頼性が向上する。
【符号の説明】
【００８７】
１…電力変換装置
Ｕ１，Ｕ２，ＵＮ１…ユニット
Ｒ１，Ｒ２，ＲＮ…リアクトル
Ｇ１，Ｇ２…グループ
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４…半導体スイッチング素子
ＦＣ…フライングキャパシタ
２…負荷
３…電流制御部、３１…平均値演算器、３２…横流指令演算器、３３…横流制御器、３４…負荷電流制御器、３５…搬送波比較器
３ａ…電流制御部、３１Ｇ１…第一平均値演算器、３２Ｇ１…第一横流指令演算器、３３Ｕ１１，３３Ｕ１２，３３Ｕ１Ｎ…第一横流制御器、３５Ｕ１１，３５Ｕ１２，３５Ｕ１Ｎ…第一搬送波比較器
３ｂ…電流制御部、３１Ｇ２…第二平均値演算器、３２Ｇ２…第二横流指令演算器、３３Ｕ２１，３３Ｕ２２，３３Ｕ２Ｎ…第二横流制御器、３５Ｕ２１，３５Ｕ２２，３５Ｕ２Ｎ…第二搬送波比較器
【図１】
2020137341.tif 000006
【図２】
2020137341.tif 000007
【図３】
2020137341.tif 000008
【図４】
2020137341.tif 000009
【図５】
2020137341.tif 000010
【図６】
2020137341.tif 000011
【図７】
2020137341.tif 000012
【図８】
2020137341.tif 000013
【図９】
2020137341.tif 000014
【図１０】
2020137341.tif 000015
【図１１】
2020137341.tif 000016