(57)【要約】【課題】パッシブフィルターの出力信号をデジタル信号に変換するアナログ／デジタル変換回路の入力信号のノイズレベルを低減させることが可能な物理量検出回路を提供すること。【解決手段】物理量検出素子の出力信号に基づく第１アナログ信号が入力されるパッシブフィルターと、アナログ／デジタル変換回路と、演算増幅器と、前記パッシブフィルターと前記演算増幅器との間の信号経路に設けられた第１チョッピング回路と、前記演算増幅器と前記アナログ／デジタル変換回路との間の信号経路に設けられた第２チョッピング回路と、を含み、前記アナログ／デジタル変換回路の入力容量をプリチャージするプリチャージ回路と、を備え、前記第１チョッピング回路及び前記第２チョッピング回路は、前記アナログ／デジタル変換回路が前記パッシブフィルターの出力信号に基づく第２アナログ信号を前記入力容量にサンプリングする動作と同期してチョッピング動作を行う、物理量検出回路。【選択図】図６
2020122675.tif 000002
【特許請求の範囲】
【請求項１】
物理量検出素子の出力信号に基づく第１アナログ信号が入力されるパッシブフィルターと、
入力容量を有し、前記パッシブフィルターの出力信号に基づく第２アナログ信号を前記入力容量にサンプリングしてデジタル信号に変換するアナログ／デジタル変換回路と、
前記パッシブフィルターと前記アナログ／デジタル変換回路との間の信号経路に設けられ、前記アナログ／デジタル変換回路が前記第２アナログ信号を前記入力容量にサンプリングする前に、前記入力容量をプリチャージするプリチャージ回路と、を備え、
前記プリチャージ回路は、
演算増幅器と、
前記パッシブフィルターと前記演算増幅器との間の信号経路に設けられた第１チョッピング回路と、
前記演算増幅器と前記アナログ／デジタル変換回路との間の信号経路に設けられた第２チョッピング回路と、を含み、
前記第１チョッピング回路及び前記第２チョッピング回路は、前記アナログ／デジタル変換回路が前記第２アナログ信号を前記入力容量にサンプリングする動作と同期してチョッピング動作を行う、物理量検出回路。
【請求項２】
前記パッシブフィルターは、ローパスフィルターである、請求項１に記載の物理量検出回路。
【請求項３】
前記アナログ／デジタル変換回路は、逐次比較型のアナログ／デジタル変換回路である、請求項１又は２に記載の物理量検出回路。
【請求項４】
前記第１アナログ信号及び前記第２アナログ信号は、それぞれ差動信号である、請求項１乃至３のいずれか一項に記載の物理量検出回路。
【請求項５】
前記物理量検出素子の出力信号を電圧に変換する信号変換回路と、
前記信号変換回路の出力信号に基づく第３アナログ信号を検波して前記第１アナログ信号を出力する検波回路と、を備えた、請求項１乃至４のいずれか一項に記載の物理量検出回路。
【請求項６】
請求項１乃至５のいずれか一項に記載の物理量検出回路と、
前記物理量検出素子と、を備えた、物理量センサー。
【請求項７】
請求項６に記載の物理量センサーを備えた、電子機器。
【請求項８】
請求項６に記載の物理量センサーを備えた、移動体。
【請求項９】
物理量検出素子の出力信号に基づく第１アナログ信号が入力されるパッシブフィルターと、入力容量を有し、前記パッシブフィルターの出力信号に基づく第２アナログ信号を前記入力容量にサンプリングしてデジタル信号に変換するアナログ／デジタル変換回路と、前記パッシブフィルターと前記アナログ／デジタル変換回路との間の信号経路に設けられたプリチャージ回路と、を備えた物理量検出回路の動作方法であって、
前記プリチャージ回路は、
演算増幅器と、
前記パッシブフィルターと前記演算増幅器との間の信号経路に設けられた第１チョッピング回路と、
前記演算増幅器と前記アナログ／デジタル変換回路との間の信号経路に設けられた第２
チョッピング回路と、を有し、
前記プリチャージ回路が、前記演算増幅器の出力信号に基づいて前記入力容量をプリチャージするプリチャージ工程と、
前記プリチャージ工程の後に、前記アナログ／デジタル変換回路が、前記第２アナログ信号を前記入力容量にサンプリングするサンプリング工程と、
前記第１チョッピング回路及び前記第２チョッピング回路が、前記サンプリング工程と同期してチョッピング動作を行うチョッピング工程と、を含む、物理量検出回路の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理量検出回路、物理量センサー、電子機器、移動体及び物理量検出回路の動作方法に関する。
【背景技術】
【０００２】
現在、様々なシステムや電子機器において、角速度を検出するジャイロセンサーや加速度を検出する加速度センサー等、各種の物理量を検出可能な物理量センサーが広く利用されている。近年、特に、信頼性の高いシステムを構築するために、物理量の検出情報をノイズ耐性の高いデジタルデータとして出力する物理量センサーが用いられている。
【０００３】
特許文献１には、ジャイロセンサー等に適用される回路装置であって、物理量トランスデューサーからの検出信号をアナログフロントエンド処理する検出回路と、検出回路の出力信号をローパスフィルター処理するパッシブローパスフィルターと、パッシブローパスフィルターの出力信号をサンプリングしてＡ／Ｄ変換し、デジタル信号として出力するＡ／Ｄ変換回路と、パッシブローパスフィルターとAD変換回路との間に設けられたプリチャージ回路と、を備えた回路装置が記載されている。
【０００４】
特許文献１に記載の回路装置によれば、Ａ／Ｄ変換回路がパッシブローパスフィルターの出力信号をサンプリングする前に、パッシブローパスフィルターの出力信号がバッファー回路によりバッファリングされてＡ／Ｄ変換回路の入力容量をプリチャージするので、パッシブローパスフィルターの駆動能力が低い場合でも、正しいデジタル信号を出力することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１６−１７１４９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の回路装置では、バッファー回路を構成する各演算増幅器において発生する１／ｆノイズがバッファー回路の出力信号に含まれるため、バッファー回路によりＡ／Ｄ変換回路の入力容量をプリチャージすることで入力信号のノイズレベルが上昇する。そのため、特許文献１に記載の回路装置は、Ａ／Ｄ変換回路の入力信号のノイズレベルを低減させて、Ａ／Ｄ変換回路から出力されるデジタル信号の精度のさらなる向上を図るために改善の余地がある。
【課題を解決するための手段】
【０００７】
本発明に係る物理量検出回路の一態様は、
物理量検出素子の出力信号に基づく第１アナログ信号が入力されるパッシブフィルターと、
入力容量を有し、前記パッシブフィルターの出力信号に基づく第２アナログ信号を前記入力容量にサンプリングしてデジタル信号に変換するアナログ／デジタル変換回路と、
前記パッシブフィルターと前記アナログ／デジタル変換回路との間の信号経路に設けられ、前記アナログ／デジタル変換回路が前記第２アナログ信号を前記入力容量にサンプリングする前に、前記入力容量をプリチャージするプリチャージ回路と、を備え、
前記プリチャージ回路は、
演算増幅器と、
前記パッシブフィルターと前記演算増幅器との間の信号経路に設けられた第１チョッピング回路と、
前記演算増幅器と前記アナログ／デジタル変換回路との間の信号経路に設けられた第２チョッピング回路と、を含み、
前記第１チョッピング回路及び前記第２チョッピング回路は、前記アナログ／デジタル変換回路が前記第２アナログ信号を前記入力容量にサンプリングする動作と同期してチョッピング動作を行う。
【０００８】
前記物理量検出回路の一態様において、
前記パッシブフィルターは、ローパスフィルターであってもよい。
【０００９】
前記物理量検出回路の一態様において、
前記アナログ／デジタル変換回路は、逐次比較型のアナログ／デジタル変換回路であってもよい。
【００１０】
前記物理量検出回路の一態様において、
前記第１アナログ信号及び前記第２アナログ信号は、それぞれ差動信号であってもよい。
【００１１】
前記物理量検出回路の一態様は、
前記物理量検出素子の出力信号を電圧に変換する信号変換回路と、
前記信号変換回路の出力信号に基づく第３アナログ信号を検波して前記第１アナログ信号を出力する検波回路と、を備えてもよい。
【００１２】
本発明に係る物理量センサーの一態様は、
前記物理量検出回路の一態様と、
前記物理量検出素子と、を備えている。
【００１３】
本発明に係る電子機器の一態様は、
前記物理量センサーの一態様を備えている。
【００１４】
本発明に係る移動体の一態様は、
前記物理量センサーの一態様を備えている。
【００１５】
本発明に係る物理量検出回路の動作方法の一態様は、
物理量検出素子の出力信号に基づく第１アナログ信号が入力されるパッシブフィルターと、入力容量を有し、前記パッシブフィルターの出力信号に基づく第２アナログ信号を前記入力容量にサンプリングしてデジタル信号に変換するアナログ／デジタル変換回路と、前記パッシブフィルターと前記アナログ／デジタル変換回路との間の信号経路に設けられたプリチャージ回路と、を備えた物理量検出回路の動作方法であって、
前記プリチャージ回路は、
演算増幅器と、
前記パッシブフィルターと前記演算増幅器との間の信号経路に設けられた第１チョッピング回路と、
前記演算増幅器と前記アナログ／デジタル変換回路との間の信号経路に設けられた第２チョッピング回路と、を有し、
前記プリチャージ回路が、前記演算増幅器の出力信号に基づいて前記入力容量をプリチャージするプリチャージ工程と、
前記プリチャージ工程の後に、前記アナログ／デジタル変換回路が、前記第２アナログ
信号を前記入力容量にサンプリングするサンプリング工程と、
前記第１チョッピング回路及び前記第２チョッピング回路が、前記サンプリング工程と同期してチョッピング動作を行うチョッピング工程と、を含む。
【図面の簡単な説明】
【００１６】
【図１】本実施形態の物理量センサーの構成例を示す図。
【図２】物理量検出素子の振動片の平面図。
【図３】物理量検出素子の動作について説明するための図。
【図４】物理量検出素子の動作について説明するための図。
【図５】駆動回路の構成例を示す図。
【図６】検出回路の構成例を示す図。
【図７】アナログ／デジタル変換回路の構成例を示す図。
【図８】チョッピング信号、イネーブル信号及びスイッチ制御信号のタイミングチャートの一例を示す図。
【図９】図８の期間Ｐ１において、チョッピング信号がハイレベルのときの容量アレイの接続状態を示す図。
【図１０】図８の期間Ｐ１において、チョッピング信号がローレベルのときの容量アレイの接続状態を示す図。
【図１１】図８の期間Ｐ２における容量アレイの接続状態を示す図。
【図１２】図８の期間Ｐ３における容量アレイの接続状態を示す図。
【図１３】図１１の回路図をより詳細に記載した図。
【図１４】本実施形態の電子機器の構成の一例を示す機能ブロック図。
【図１５】電子機器の一例であるデジタルカメラを模式的に示す斜視図。
【図１６】本実施形態の移動体の一例を示す図。
【発明を実施するための形態】
【００１７】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００１８】
以下では、物理量として角速度を検出する物理量センサー、すなわち角速度センサーを例にとり説明する。
【００１９】
１．物理量センサー
１−１．物理量センサーの構成
図１は、本実施形態の物理量センサーの機能ブロック図である。本実施形態の物理量センサー１は、物理量に関わるアナログ信号を出力する物理量検出素子１００と、物理量検出回路２００を含んで構成されている。
【００２０】
物理量検出素子１００は、駆動電極と検出電極が配置された振動片を有し、一般的に、振動片のインピーダンスをできるだけ小さくして発振効率を高めるために、振動片は気密性が確保されたパッケージに封止されている。本実施形態では、物理量検出素子１００は、Ｔ型の２つの駆動振動腕を有するいわゆるダブルＴ型の振動片を有する。
【００２１】
図２は、本実施形態の物理量検出素子１００の振動片の平面図である。物理量検出素子１００は、例えば、Ｚカットの水晶基板により形成されたダブルＴ型の振動片を有する。水晶を材料とする振動片は、温度変化に対する共振周波数の変動が極めて小さいので、角速度の検出精度を高めることができるという利点がある。なお、図２におけるＸ軸、Ｙ軸、Ｚ軸は水晶の軸を示す。
【００２２】
図２に示すように、物理量検出素子１００の振動片は、２つの駆動用基部１０４ａ、１０４ｂからそれぞれ駆動振動腕１０１ａ、１０１ｂが＋Ｙ軸方向及び−Ｙ軸方向に延出している。駆動振動腕１０１ａの側面及び上面にはそれぞれ駆動電極１１２及び１１３が形成されており、駆動振動腕１０１ｂの側面及び上面にはそれぞれ駆動電極１１３及び１１２が形成されている。駆動電極１１２、１１３は、それぞれ、図１に示した物理量検出回路２００のＤＳ端子，ＤＧ端子を介して駆動回路２０に接続される。
【００２３】
駆動用基部１０４ａ、１０４ｂは、それぞれ−Ｘ軸方向と＋Ｘ軸方向に延びる連結腕１０５ａ、１０５ｂを介して矩形状の検出用基部１０７に接続されている。
【００２４】
検出振動腕１０２は、検出用基部１０７から＋Ｙ軸方向及び−Ｙ軸方向に延出している。検出振動腕１０２の上面には検出電極１１４及び１１５が形成されており、検出振動腕１０２の側面には共通電極１１６が形成されている。検出電極１１４、１１５は、それぞれ、図１に示した物理量検出回路２００のＳ１端子，Ｓ２端子を介して検出回路３０に接続される。また、共通電極１１６は接地される。
【００２５】
駆動振動腕１０１ａ、１０１ｂの駆動電極１１２と駆動電極１１３との間に駆動信号として交流電圧が与えられると、図３に示すように、駆動振動腕１０１ａ、１０１ｂは逆圧電効果によって矢印Ｂのように、２本の駆動振動腕１０１ａ、１０１ｂの先端が互いに接近と離間を繰り返す屈曲振動をする。以下では、駆動振動腕１０１ａ、１０１ｂの屈曲振動を「励振振動」ということもある。
【００２６】
この状態で、物理量検出素子１００の振動片にＺ軸を回転軸とした角速度が加わると、駆動振動腕１０１ａ、１０１ｂは、矢印Ｂの屈曲振動の方向とＺ軸の両方に垂直な方向にコリオリの力を得る。その結果、図４に示すように、連結腕１０５ａ、１０５ｂは矢印Ｃで示すような振動をする。そして、検出振動腕１０２は、連結腕１０５ａ、１０５ｂの振動に連動して矢印Ｄのように屈曲振動をする。このコリオリ力に伴う検出振動腕１０２の屈曲振動と駆動振動腕１０１ａ、１０１ｂの屈曲振動とは位相が９０°ずれている。
【００２７】
ところで、駆動振動腕１０１ａ、１０１ｂが屈曲振動をするときの振動エネルギーの大きさ又は振動の振幅の大きさが２本の駆動振動腕１０１ａ、１０１ｂで等しければ、駆動振動腕１０１ａ、１０１ｂの振動エネルギーのバランスがとれており、物理量検出素子１００に角速度がかかっていない状態では検出振動腕１０２は屈曲振動しない。ところが、２つの駆動振動腕１０１ａ、１０１ｂの振動エネルギーのバランスがくずれると、物理量検出素子１００に角速度がかかっていない状態でも検出振動腕１０２に屈曲振動が発生する。この屈曲振動は漏れ振動と呼ばれ、コリオリ力に基づく振動と同様に矢印Ｄの屈曲振動であるが、駆動信号とは同位相である。
【００２８】
そして、圧電効果によってこれらの屈曲振動に基づいた交流電荷が、検出振動腕１０２の検出電極１１４、１１５に発生する。ここで、コリオリ力に基づいて発生する交流電荷は、コリオリ力の大きさ、すなわち、物理量検出素子１００に加わる角速度の大きさに応じて変化する。一方、漏れ振動に基づいて発生する交流電荷は、物理量検出素子１００に加わる角速度の大きさに関係せず一定である。
【００２９】
なお、駆動振動腕１０１ａ、１０１ｂの先端には、駆動振動腕１０１ａ、１０１ｂよりも幅の広い矩形状の錘部１０３が形成されている。駆動振動腕１０１ａ、１０１ｂの先端に錘部１０３を形成することにより、コリオリ力を大きくするとともに、所望の共振周波数を比較的短い振動腕で得ることができる。同様に、検出振動腕１０２の先端には、検出振動腕１０２よりも幅の広い錘部１０６が形成されている。検出振動腕１０２の先端に錘部１０６を形成することにより、検出電極１１４、１１５に発生する交流電荷を大きくす
ることができる。
【００３０】
以上のようにして、物理量検出素子１００は、Ｚ軸を検出軸としてコリオリ力に基づく交流電荷と、励振振動の漏れ振動に基づく交流電荷とを検出電極１１４、１１５を介して出力する。この物理量検出素子１００は、角速度を検出する慣性センサーとして機能する。以下では、コリオリ力に基づく交流電荷を「角速度成分」といい、漏れ振動に基づく交流電荷を「振動漏れ成分」ということもある。
【００３１】
図１の説明に戻り、物理量検出回路２００は、基準電圧回路１０、駆動回路２０、検出回路３０、データ処理回路４０、記憶部５０及び発振回路６０を含む。物理量検出回路２００は、例えば、１チップの集積回路（ＩＣ：Integrated Circuit）で実現されてもよい。なお、物理量検出回路２００は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成であってもよい。
【００３２】
基準電圧回路１０は、物理量検出回路２００のＶＤＤ端子及びＶＳＳ端子からそれぞれ供給される電源電圧ｖｄｄ及びグラウンド電圧ｇｎｄに基づいて、アナロググラウンド電圧である基準電圧などの定電圧や定電流を生成し、駆動回路２０や検出回路３０に供給する。
【００３３】
駆動回路２０は、物理量検出素子１００を励振振動させるための駆動信号を生成し、ＤＳ端子を介して物理量検出素子１００の駆動電極１１２に供給する。また、駆動回路２０は、物理量検出素子１００の励振振動により駆動電極１１３に発生する発振電流がＤＧ端子を介して入力され、この発振電流の振幅が一定に保持されるように駆動信号の振幅レベルをフィードバック制御する。また、駆動回路２０は、駆動信号と位相が同じ検波信号ＳＤＥＴを生成し、検出回路３０に出力する。
【００３４】
検出回路３０は、物理量検出回路２００のＳ１端子及びＳ２端子を介して、物理量検出素子１００の２つの検出電極１１４、１１５に発生する交流電荷がそれぞれ入力され、検波信号ＳＤＥＴを用いて、これらの交流電荷に含まれる角速度成分を検出し、角速度成分の大きさに応じたデジタル値を有するデジタル信号ＶＤＯを生成して出力する。
【００３５】
記憶部５０は、不図示の不揮発性メモリーを有し、当該不揮発性メモリーには、駆動回路２０や検出回路３０に対する各種のトリミングデータ、例えば、調整データや補正データが記憶されている。不揮発性メモリーは、例えば、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Silicon）型メモリーやＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）として構成されてもよい。さらに、記憶部５０は、不図示のレジスターを有し、物理量検出回路２００の電源投入時に、すなわち、ＶＤＤ端子の電圧が０Ｖから所望の電圧まで立ち上がる時に、不揮発性メモリーに記憶されている各種のトリミングデータがレジスターに転送されて保持され、レジスターに保持された各種のトリミングデータが駆動回路２０や検出回路３０に供給されるように構成されてもよい。
【００３６】
データ処理回路４０は、デジタル演算回路４１及びインターフェース回路４２を含む。デジタル演算回路４１は、マスタークロック信号ＭＣＬＫによって動作する。具体的には、デジタル演算回路４１は、クロック信号ＡＤＣＬＫ、イネーブル信号ＥＮ及びチョッピング信号ＣＨＯＰを生成し、検出回路３０に出力する。また、デジタル演算回路４１は、検出回路３０から出力されるデジタル信号ＶＤＯに対して所定の演算処理を行い、演算処理により得られたデジタルデータＶＯを出力する。
【００３７】
インターフェース回路４２は、物理量検出回路２００の外部装置であるＭＣＵ（Micro Control Unit）５からの要求に応じて記憶部５０の不揮発性メモリーやレジスターに記憶
されているデータを読み出してＭＣＵ５に出力する処理や、ＭＣＵ５から入力されたデータを記憶部５０の不揮発性メモリーやレジスターに書き込む処理などを行う。インターフェース回路４２は、例えば、ＳＰＩ（Serial Peripheral Interface）バスのインターフェース回路であり、ＭＣＵ５から送信された選択信号、クロック信号、データ信号が、それぞれ、物理量検出回路２００のＳＳ端子，ＳＣＬＫ端子，ＳＩ端子を介して入力され、物理量検出回路２００のＳＯ端子を介してデータ信号をＭＣＵ５に出力する。なお、インターフェース回路４２は、ＳＰＩバス以外の各種のバス、例えば、Ｉ２Ｃ（Inter-Integrated Circuit）バス等に対応するインターフェース回路であってもよい。
【００３８】
発振回路６０は、マスタークロック信号ＭＣＬＫを発生させ、マスタークロック信号ＭＣＬＫをデジタル演算回路４１に出力する。発振回路６０は、例えば、リングオシレーターやＣＲ発振回路として構成されてもよい。
【００３９】
１−２．駆動回路の構成
次に、駆動回路２０について説明する。図５は、駆動回路２０の構成例を示す図である。図５に示すように、本実施形態の駆動回路２０は、Ｉ／Ｖ変換回路２１、ハイパスフィルター２２、コンパレーター２３、全波整流回路２４、積分器２５及びコンパレーター２６を含む。なお、本実施形態の駆動回路２０は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成であってもよい。
【００４０】
Ｉ／Ｖ変換回路２１は、物理量検出素子１００の励振振動により発生し、ＤＧ端子を介して入力された発振電流を交流電圧信号に変換する。
【００４１】
ハイパスフィルター２２は、Ｉ／Ｖ変換回路２１の出力信号のオフセットを除去する。
【００４２】
コンパレーター２３は、ハイパスフィルター２２の出力信号の電圧を基準電圧と比較して２値化信号を生成する。そして、コンパレーター２３は、この２値化信号がハイレベルの時はＮＭＯＳトランジスターを導通させてローレベルを出力し、２値化信号がローレベルの時はＮＭＯＳトランジスターを非導通にし、抵抗を介してプルアップされる積分器２５の出力電圧をハイレベルとして出力する。コンパレーター２３の出力信号は、駆動信号として、ＤＳ端子を介して物理量検出素子１００に供給される。この駆動信号の周波数を物理量検出素子１００の共振周波数と一致させることで、物理量検出素子１００を安定発振させることができる。
【００４３】
全波整流回路２４は、Ｉ／Ｖ変換回路２１の出力信号を全波整流して直流化された信号を出力する。
【００４４】
積分器２５は、基準電圧回路１０から供給される所望の電圧ＶＲＤＲを基準に、全波整流回路２４の出力電圧を積分して出力する。この積分器２５の出力電圧は、全波整流回路２４の出力が高いほど、すなわち、Ｉ／Ｖ変換回路２１の出力信号の振幅が大きいほど、低くなる。従って、発振振幅が大きいほど、コンパレーター２３の出力信号である駆動信号のハイレベルの電圧が低くなり、発振振幅が小さいほど、駆動信号のハイレベルの電圧が高くなるので、発振振幅が一定に保持されるように自動利得制御（ＡＧＣ：Auto Gain Control）がかかる。
【００４５】
コンパレーター２６は、ハイパスフィルター２２の出力信号の電圧を増幅して２値化信号である方形波電圧信号を生成し、検波信号ＳＤＥＴとして出力する。
【００４６】
１−３．検出回路の構成
次に、検出回路３０について説明する。図６は、検出回路３０の構成例を示す図である
。図６に示すように、本実施形態の検出回路３０は、Ｑ−Ｖ変換回路２１０、可変ゲインアンプ２２０、ミキサー２３０、パッシブフィルター２４０、プリチャージ回路２５０及びアナログ／デジタル変換回路２７０を含む。なお、本実施形態の検出回路３０は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成であってもよい。
【００４７】
Ｑ−Ｖ変換回路２１０は、演算増幅器２１１、抵抗２１２、コンデンサー２１３、演算増幅器２１４、抵抗２１５及びコンデンサー２１６を含む。
【００４８】
演算増幅器２１１の反転入力端子には、Ｓ１端子を介して物理量検出素子１００の振動片の検出電極１１４から角速度成分と振動漏れ成分を含む交流電荷が入力される。抵抗２１２は、演算増幅器２１１の帰還抵抗である。また、コンデンサー２１３は、演算増幅器２１１の帰還容量である。同様に、演算増幅器２１４の非反転入力端子には、Ｓ２端子を介して物理量検出素子１００の振動片の検出電極１１５から角速度成分と振動漏れ成分を含む交流電荷が入力される。抵抗２１５は、演算増幅器２１４の帰還抵抗である。また、コンデンサー２１６は、演算増幅器２１４の帰還容量である。演算増幅器２１１に入力される交流電荷と演算増幅器２１４に入力される交流電荷は互いに位相が１８０°異なり、演算増幅器２１１の出力信号と演算増幅器２１４の出力信号の位相は互いに逆位相である。このように構成されているＱ−Ｖ変換回路２１０は、ＳＩ端子及びＳ２端子からそれぞれ入力された交流電荷を電圧信号に変換し、互いに逆位相の差動信号を出力する。すなわち、Ｑ−Ｖ変換回路２１０は、物理量検出素子１００の出力信号を電圧に変換する信号変換回路として機能する。
【００４９】
可変ゲインアンプ２２０は、演算増幅器２２１、抵抗２２２、コンデンサー２２３、コンデンサー２２４、演算増幅器２２５、抵抗２２６、コンデンサー２２７及びコンデンサー２２８を含む。抵抗２２２，２２６は抵抗値が可変であり、コンデンサー２２３，２２４，２２７，２２８は容量値が可変である。
【００５０】
演算増幅器２２１には、演算増幅器２１１から出力される信号がコンデンサー２２４を介して入力される。抵抗２２２は、演算増幅器２２１の帰還抵抗である。また、コンデンサー２２３は、演算増幅器２２１の帰還容量である。同様に、演算増幅器２２５には、演算増幅器２１４から出力される信号がコンデンサー２２８を介して入力される。抵抗２２６は、演算増幅器２２５の帰還抵抗である。また、コンデンサー２２７は、演算増幅器２２５の帰還容量である。このように構成されている可変ゲインアンプ２２０は、Ｑ−Ｖ変換回路２１０から出力される差動信号を増幅し、所望の電圧レベルの差動信号を出力する。
【００５１】
ミキサー２３０は、スイッチ２３１、スイッチ２３２、スイッチ２３３及びスイッチ２３４を含む。
【００５２】
スイッチ２３１，２３３は、駆動回路２０が出力する検波信号ＳＤＥＴがハイレベルの時に導通し、ローレベルのときに非導通となる。また、スイッチ２３２，２３４は、検波信号ＳＤＥＴがローレベルの時に導通し、ハイレベルのときに非導通となる。ミキサー２３０は、検波信号ＳＤＥＴがハイレベルの時は可変ゲインアンプ２２０から出力される差動信号をそのまま出力し、検波信号ＳＤＥＴがローレベルの時は可変ゲインアンプ２２０から出力される差動信号の正負が入れ替わった信号を出力する。このように構成されているミキサー２３０は、検波信号ＳＤＥＴを用いて、可変ゲインアンプ２２０から出力される差動信号を検波して角速度成分を含む差動信号を出力する検波回路として機能する。ミキサー２３０が出力する差動信号は、物理量検出素子１００に加わった角速度に応じた電圧レベルの信号である。なお、ミキサー２３０から出力される差動信号は、「物理量検出素子の出力信号に基づく第１アナログ信号」の一例である。また、可変ゲインアンプ２２
０から出力される差動信号は、「信号変換回路の出力信号に基づく第３アナログ信号」の一例である。
【００５３】
パッシブフィルター２４０は、抵抗２４１、抵抗２４２及びコンデンサー２４３を含む。抵抗２４１の一端とコンデンサー２４３の一端とが接続され、抵抗２４２の一端とコンデンサー２４３の他端とが接続され、抵抗２４１の他端及び抵抗２４２の他端には、ミキサー２３０から出力される差動信号が入力される。このように構成されているパッシブフィルター２４０は、ミキサー２３０から出力される差動信号に対して高周波ノイズを減衰させた差動信号Ｖｐ，Ｖｎを出力するローパスフィルターとして機能する。また、パッシブフィルター２４０は、アナログ／デジタル変換回路２７０に対するアンチエイリアスフィルターとしても機能する。パッシブフィルター２４０は、１／ｆノイズを発生させるトランジスター等の能動素子を含まないため、能動素子を用いて構成されるアクティブフィルターよりも出力ノイズが小さいので、物理量センサー１の出力信号のＳ／Ｎ比を向上させることが可能となる。なお、物理量センサー１の用途に応じて、パッシブフィルター２４０はバンドパスフィルターであってもよい。
【００５４】
アナログ／デジタル変換回路２７０は、クロック信号ＡＤＣＬＫ及びイネーブル信号ＥＮに基づいて動作し、入力信号Ｖｉｎｐ，Ｖｉｎｎを不図示の入力容量にサンプリングしてデジタル信号に変換する。なお、入力信号Ｖｉｎｐ，Ｖｉｎｎは、「パッシブフィルターの出力信号に基づく第２アナログ信号」の一例であり、図６の例では、パッシブフィルター２４０から出力される差動信号Ｖｐ，Ｖｎである。
【００５５】
プリチャージ回路２５０は、スイッチ２５１、チョッピング回路２５２、演算増幅器２５３、チョッピング回路２５４、スイッチ２５５、スイッチ２６１、チョッピング回路２６２、演算増幅器２６３、チョッピング回路２６４及びスイッチ２６５を含む。
【００５６】
スイッチ２５１，２５５，２６１，２６５は、イネーブル信号ＥＮがハイレベルのときに導通し、イネーブル信号ＥＮがローレベルのときに非導通となる。
【００５７】
チョッピング回路２５２は、パッシブフィルター２４０と演算増幅器２５３との間の信号経路に設けられている。イネーブル信号ＥＮがハイレベルのとき、チョッピング回路２５２の第１入力端子には、スイッチ２５１を介して、パッシブフィルター２４０から出力される差動信号Ｖｐ，Ｖｎの一方の信号Ｖｐが入力される。チョッピング回路２５２の第２入力端子には、チョッピング回路２５４の出力端子から出力される信号が入力される。そして、チョッピング回路２５２は、チョッピング信号ＣＨＯＰに基づいて、第１入力端子及び第２入力端子に入力された２つの信号の一方を第１出力端子から出力し、他方を第２出力端子から出力する。
【００５８】
チョッピング回路２６２は、パッシブフィルター２４０と演算増幅器２６３との間の信号経路に設けられている。イネーブル信号ＥＮがハイレベルのとき、チョッピング回路２６２の第１入力端子には、スイッチ２６１を介して、パッシブフィルター２４０から出力される差動信号Ｖｐ，Ｖｎの他方の信号Ｖｎが入力される。チョッピング回路２６２の第２入力端子には、チョッピング回路２６４の出力端子から出力される信号が入力される。そして、チョッピング回路２６２は、チョッピング信号ＣＨＯＰに基づいて、第１入力端子及び第２入力端子に入力された２つの信号の一方を第１出力端子から出力し、他方を第２出力端子から出力する。
【００５９】
本実施形態では、チョッピング回路２５２，２６２は、チョッピング信号ＣＨＯＰがローレベルのとき、第１入力端子に入力された信号を第１出力端子から出力し、第２入力端子に入力された信号を第２出力端子から出力する。また、チョッピング回路２５２，２６
２は、チョッピング信号ＣＨＯＰがハイレベルのとき、第１入力端子に入力された信号を第２出力端子から出力し、第２入力端子に入力された信号を第１出力端子から出力する。
【００６０】
演算増幅器２５３の反転入力端子及び非反転入力端子には、チョッピング回路２５２の第１出力端子及び第２出力端子から出力される信号がそれぞれ入力される。また、演算増幅器２６３の反転入力端子及び非反転入力端子には、チョッピング回路２６２の第１出力端子及び第２出力端子から出力される信号がそれぞれ入力される。
【００６１】
チョッピング回路２５４は、演算増幅器２５３とアナログ／デジタル変換回路２７０との間の信号経路に設けられている。チョッピング回路２５４の第１入力端子には、演算増幅器２５３の非反転出力端子から出力される信号が入力される。チョッピング回路２５４の第２入力端子には、演算増幅器２５３の反転出力端子から出力される信号が入力される。そして、チョッピング回路２５４は、チョッピング信号ＣＨＯＰに基づいて、第１入力端子及び第２入力端子に入力された２つの信号の一方を第１出力端子から出力し、他方を第２出力端子から出力する。イネーブル信号ＥＮがハイレベルのとき、チョッピング回路２５４の第１出力端子から出力された信号は、スイッチ２５５を介して、プリチャージ信号Ｖｐｃｐとしてアナログ／デジタル変換回路２７０に出力される。
【００６２】
チョッピング回路２６４は、演算増幅器２６３とアナログ／デジタル変換回路２７０との間の信号経路に設けられている。チョッピング回路２６４の第１入力端子には、演算増幅器２６３の非反転出力端子から出力される信号が入力される。チョッピング回路２６４の第２入力端子には、演算増幅器２６３の反転出力端子から出力される信号が入力される。そして、チョッピング回路２６４は、チョッピング信号ＣＨＯＰに基づいて、第１入力端子及び第２入力端子に入力された２つの信号の一方を第１出力端子から出力し、他方を第２出力端子から出力する。イネーブル信号ＥＮがハイレベルのとき、チョッピング回路２６４の第１出力端子から出力された信号は、スイッチ２６５を介して、プリチャージ信号Ｖｐｃｎとしてアナログ／デジタル変換回路２７０に出力される。
【００６３】
本実施形態では、チョッピング回路２５４，２６４は、チョッピング信号ＣＨＯＰがローレベルのとき、第１入力端子に入力された信号を第２出力端子から出力し、第２入力端子に入力された信号を第１出力端子から出力する。また、チョッピング回路２５４，２６４は、チョッピング信号ＣＨＯＰがハイレベルのとき、第１入力端子に入力された信号を第１出力端子から出力し、第２入力端子に入力された信号を第２出力端子から出力する。
【００６４】
チョッピング信号ＣＨＯＰがローレベルとハイレベルを周期的に繰り返すことにより、チョッピング回路２５２，２５４，２６２，２６４は、それぞれ、第１入力端子に入力された信号を第２出力端子から出力し、第２入力端子に入力された信号を第１出力端子から出力する第１状態と、第１入力端子に入力された信号を第１出力端子から出力し、第２入力端子に入力された信号を第２出力端子から出力する第２状態とを交互に繰り返すチョッピング動作を行う。チョッピング回路２５２，２５４のチョッピング動作により、演算増幅器２５３の出力信号の１／ｆノイズが効果的に低減されたプリチャージ信号Ｖｐｃｐが得られる。同様に、チョッピング回路２６２，２６４のチョッピング動作により、演算増幅器２６３の出力信号の１／ｆノイズが効果的に低減されたプリチャージ信号Ｖｐｃｎが得られる。
【００６５】
このように構成されているプリチャージ回路２５０は、パッシブフィルター２４０とアナログ／デジタル変換回路２７０との間の信号経路に設けられ、アナログ／デジタル変換回路２７０が入力信号Ｖｉｎｐ，Ｖｉｎｎを入力容量にサンプリングする前に、パッシブフィルター２４０から出力される差動信号の電圧レベルに応じたプリチャージ信号Ｖｐｃｐ，Ｖｐｃｎにより、アナログ／デジタル変換回路２７０の入力容量をプリチャージする
。
【００６６】
なお、チョッピング回路２５２及びチョッピング回路２５４は、それぞれ「第１チョッピング回路」及び「第２チョッピング回路」の一例である。また、チョッピング回路２６２及びチョッピング回路２６４は、それぞれ「第１チョッピング回路」及び「第２チョッピング回路」の他の一例である。
【００６７】
１−４．アナログ／デジタル変換回路の構成
次に、アナログ／デジタル変換回路２７０について説明する。本実施形態において、アナログ／デジタル変換回路２７０は、逐次比較型のアナログ／デジタル変換回路である。図７は、アナログ／デジタル変換回路２７０の構成例を示す図である。図７に示すように、本実施形態のアナログ／デジタル変換回路２７０は、スイッチ２７１Ｐ、スイッチ２７１Ｎ、スイッチ２７２Ｐ、スイッチ２７２Ｎ、スイッチアレイ２７３Ｐ、スイッチアレイ２７３Ｎ、容量アレイ２７４Ｐ、容量アレイ２７４Ｎ、スイッチ２７５Ｐ、スイッチ２７５Ｎ、コンパレーター２７６及びロジック回路２７７を含む。なお、本実施形態のアナログ／デジタル変換回路２７０は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成であってもよい。
【００６８】
容量アレイ２７４Ｐ，２７４Ｎは、それぞれ、互いに容量値の異なる複数のコンデンサーを有しており、アナログ／デジタル変換回路２７０の入力容量として機能する。
【００６９】
ロジック回路２７７は、クロック信号ＡＤＣＬＫ及びイネーブル信号ＥＮに基づいて、スイッチ２７１Ｐ，２７１Ｎ，２７２Ｐ，２７２Ｎ，２７５Ｐ，２７５Ｎ及びスイッチアレイ２７３Ｐ，２７３Ｎの動作を制御する。
【００７０】
具体的には、ロジック回路２７７は、イネーブル信号ＥＮがハイレベルのときは、スイッチ制御信号Ｓをローレベルにしてスイッチ２７１Ｐ，２７１Ｎが非導通となるように制御し、スイッチ２７２Ｐ，２７２Ｎが非導通となるように制御し、スイッチ２７５Ｐ，２７５Ｎが導通するように制御する。さらに、ロジック回路２７７は、プリチャージ信号Ｖｐｃｐ，Ｖｐｃｎによって、容量アレイ２７４Ｐ，２７４Ｎの各コンデンサーがプリチャージされるように、スイッチアレイ２７３Ｐ，２７３Ｎの動作を制御する。
【００７１】
次に、ロジック回路２７７は、イネーブル信号ＥＮがハイレベルからローレベルに変化すると、スイッチ制御信号Ｓをローレベルからハイレベルに変化させてスイッチ２７１Ｐ，２７１Ｎが導通するように制御し、入力信号Ｖｉｎｐ，Ｖｉｎｎを容量アレイ２７４Ｐ，２７４Ｎの各コンデンサーにサンプリングする。
【００７２】
次に、ロジック回路２７７は、スイッチ制御信号Ｓをローレベルからハイレベルに変化させてからサンプリングに必要な所定時間が経過すると、スイッチ制御信号Ｓをハイレベルからローレベルに変化させてスイッチ２７１Ｐ，２７１Ｎが非導通となるように制御し、スイッチ２７２Ｐ，２７２Ｎが導通するように制御し、スイッチ２７５Ｐ，２７５Ｎが非導通となるように制御する。さらに、ロジック回路２７７は、容量アレイ２７４Ｐ，２７４Ｎの各コンデンサーがロジック回路２７７と接続されるようにスイッチアレイ２７３Ｐ，２７３Ｎの動作を制御する。そして、ロジック回路２７７は、コンパレーター２７６から出力される２値化信号がハイレベルであるかローレベルであるかに応じて、容量アレイ２７４Ｐ，２７４Ｎの各コンデンサーに電源電圧ｖｄｄ又はグラウンド電圧ｇｎｄを印加する動作をＮ回繰り返す。ロジック回路２７７は、コンパレーター２７６から出力される２値信号をパラレル変換し、入力信号Ｖｉｎｐの電圧と入力信号Ｖｉｎｎの電圧との差に対応するデジタル値を有するＮビットのデジタル信号ＶＤＯを生成する。
【００７３】
このように、イネーブル信号ＥＮがハイレベルの期間はプリチャージ期間に対応し、スイッチ制御信号Ｓがハイレベルの期間はサンプリング期間に対応し、スイッチ制御信号Ｓ及びイネーブル信号ＥＮがともにローレベルの期間は変換期間に対応する。
【００７４】
１−５．物理量検出回路の動作方法
本実施形態の物理量検出回路２００の動作方法は、プリチャージ回路２５０が、演算増幅器２５３，２６３の出力信号に基づいてアナログ／デジタル変換回路２７０の入力容量をプリチャージするプリチャージ工程と、プリチャージ工程の後に、アナログ／デジタル変換回路２７０が、入力信号Ｖｉｎｐ，Ｖｉｎｎを入力容量にサンプリングするサンプリング工程と、チョッピング回路２５２，２５４，２６２，２６４が、サンプリング工程と同期してチョッピング動作を行うチョッピング工程と、を含む。また、本実施形態の物理量検出回路２００の動作方法は、サンプリング工程の後に、入力容量にサンプリングした入力信号Ｖｉｎｐ，Ｖｉｎｎをデジタル信号ＶＤＯに変換する変換工程を含む。
【００７５】
図８は、本実施形態の物理量検出回路２００の動作方法を実現するための、チョッピング信号ＣＨＯＰ、イネーブル信号ＥＮ及びスイッチ制御信号Ｓのタイミングチャートの一例を示す図である。図８に示すように、期間Ｐ１において、チョッピング信号ＣＨＯＰはハイレベル又はローレベルであり、イネーブル信号ＥＮはハイレベルであり、スイッチ制御信号Ｓはローレベルである。この期間Ｐ１はプリチャージ期間であり、期間Ｐ１において上記のプリチャージ工程が実行される。
【００７６】
図９は、期間Ｐ１において、チョッピング信号ＣＨＯＰがハイレベルのときの容量アレイ２７４Ｐ，２７４Ｎの接続状態を示す図である。図９に示すように、期間Ｐ１において、チョッピング信号ＣＨＯＰがハイレベルのときは、パッシブフィルターから出力される信号Ｖｐが演算増幅器２５３の非反転入力端子に入力され、演算増幅器２５３の非反転出力端子から出力される信号がプリチャージ信号Ｖｐｃｐとして容量アレイ２７４Ｐの各コンデンサーの一端に供給される。また、パッシブフィルターから出力される信号Ｖｎが演算増幅器２６３の非反転入力端子に入力され、演算増幅器２６３の非反転出力端子から出力される信号がプリチャージ信号Ｖｐｃｎとして容量アレイ２７４Ｎの各コンデンサーの一端に供給される。容量アレイ２７４Ｐ，２７４Ｎの各コンデンサーの他端には基準電圧が供給される。また、図１０は、期間Ｐ１において、チョッピング信号ＣＨＯＰがローレベルのときの容量アレイ２７４Ｐ，２７４Ｎの接続状態を示す図である。図１０に示すように、期間Ｐ１において、チョッピング信号ＣＨＯＰがローレベルのときは、パッシブフィルターから出力される信号Ｖｐが演算増幅器２５３の反転入力端子に入力され、演算増幅器２５３の反転出力端子から出力される信号がプリチャージ信号Ｖｐｃｐとして容量アレイ２７４Ｐの各コンデンサーの一端に供給される。また、パッシブフィルターから出力される信号Ｖｎが演算増幅器２６３の反転入力端子に入力され、演算増幅器２６３の反転出力端子から出力される信号がプリチャージ信号Ｖｐｃｎとして容量アレイ２７４Ｎの各コンデンサーの一端に供給される。容量アレイ２７４Ｐ，２７４Ｎの各コンデンサーの他端には基準電圧が供給される。
【００７７】
図８に示すように、期間Ｐ２において、チョッピング信号ＣＨＯＰはハイレベル又はローレベルであり、イネーブル信号ＥＮはローレベルであり、スイッチ制御信号Ｓはハイレベルである。この期間Ｐ２はサンプリング期間であり、期間Ｐ２において上記のサンプリング工程が実行される。図１１は、期間Ｐ２における容量アレイ２７４Ｐ，２７４Ｎの接続状態を示す図である。図１１に示すように、期間Ｐ２において、容量アレイ２７４Ｐの各コンデンサーの一端には、パッシブフィルターから出力される信号Ｖｐが供給される。また、容量アレイ２７４Ｎの各コンデンサーの一端には、パッシブフィルターから出力される信号Ｖｎが供給される。容量アレイ２７４Ｐ，２７４Ｎの各コンデンサーの他端には基準電圧が供給される。
【００７８】
図８に示すように、期間Ｐ３において、チョッピング信号ＣＨＯＰはハイレベル又はローレベルであり、イネーブル信号ＥＮはローレベルであり、スイッチ制御信号Ｓはローレベルである。この期間Ｐ３は変換期間であり、期間Ｐ３において上記の変換工程が実行される。図１２は、期間Ｐ３における容量アレイ２７４Ｐ，２７４Ｎの接続状態を示す図である。図１２に示すように、期間Ｐ３において、容量アレイ２７４Ｐの各コンデンサーの一端には、ロジック回路２７７から電源電圧ｖｄｄ又はグラウンド電圧ｇｎｄが供給され、容量アレイ２７４Ｐの各コンデンサーの他端は、コンパレーター２７６の一方の入力端子と接続される。また、容量アレイ２７４Ｎの各コンデンサーの一端には、ロジック回路２７７から電源電圧ｖｄｄ又はグラウンド電圧ｇｎｄが供給され、容量アレイ２７４Ｎの各コンデンサーの他端は、コンパレーター２７６の他方の入力端子と接続される。
【００７９】
なお、上記のチョッピング工程は、期間Ｐ１，Ｐ２，Ｐ３において実行される。したがって、期間Ｐ１ではプリチャージ工程とチョッピング工程が並行して実行され、期間Ｐ２ではサンプリング工程とチョッピング工程が並行して実行され、期間Ｐ３では変換工程とチョッピング工程が並行して実行される。
【００８０】
なお、図８では、チョッピング信号ＣＨＯＰのハイ／ローを切り替えるタイミングが、サンプリング期間Ｐ２が終了するタイミングと一致しているが、必ずしもこのタイミングである必要はなく、時系列的に隣り合うプリチャージ期間Ｐ１においてチョッピング信号ＣＨＯＰのハイ／ローが切り替わっていればよい。すなわち、プリチャージ期間Ｐ１が到来する毎に、チョッピング回路２５２，２５４，２６２，２６４の第１状態と第２状態とが交互に繰り返されていればよい。
【００８１】
１−６．作用効果
以上に説明した本実施形態の物理量センサー１では、アナログ／デジタル変換回路２７０において、入力信号Ｖｉｎｐ，Ｖｉｎｎをサンプリングするために、スイッチ２７１Ｐ，２７１Ｎを導通させた場合、図１３に示すような回路が構成される。なお、図１３は、図１１の回路図をより詳細に記載した図である。図１３において、Ｃｐ，Ｃｎは、それぞれ、スイッチアレイ２７３Ｐ，２７３Ｎの寄生容量である。仮に、容量アレイ２７４Ｐ，２７４Ｎに蓄えられた電荷量と寄生容量Ｃｐ，Ｃｎに蓄えられた電荷量との和と、パッシブフィルター２４０のコンデンサー２４３に蓄えられた電荷量とが異なっている状態で、スイッチ２７１Ｐ，２７１Ｎを導通させると、図１３において一点鎖線矢印Ａ１，Ａ２，Ａ３，Ａ４で示すように、容量アレイ２７４Ｐ，２７４Ｎ及び寄生容量Ｃｐ，Ｃｎとコンデンサー２４３との間で電荷の移動が生じ、アナログ／デジタル変換回路２７０のゲインが低下するおそれがある。前述の通り、アナログ／デジタル変換回路２７０は、逐次比較型のアナログ／デジタル変換回路であり、容量アレイ２７４Ｐ，２７４ＮがそれぞれＭ個のコンデンサーを有するため、他のタイプのアナログ／デジタル変換回路と比較して入力容量値が大きい。したがって、仮に、容量アレイ２７４Ｐ，２７４Ｎ及び寄生容量Ｃｐ，Ｃｎとコンデンサー２４３との間で電荷が移動する場合、電荷の移動量が大きくなり、アナログ／デジタル変換回路２７０のゲインが大きく低下することになる。その結果、アナログ／デジタル変換回路２７０から出力されるデジタル信号のレベルが大きく低下するため、Ｓ／Ｎ比（Signal to Noise Ratio）が低下してしまう。仮に、入力信号Ｖｉｎｐ，Ｖｉｎｎのレベルによらず、デジタル信号のレベルの低下量が一定であれば、Ｓ／Ｎ比を向上させることはできないものの、後段のデジタル演算回路４１においてデジタル信号のレベルを補正することは可能である。しかしながら、実際には、スイッチ２７１Ｐ，２７１Ｎが導通する直前に寄生容量Ｃｐ，Ｃｎに蓄えられている電荷量は、デジタル信号の値によって異なるため、入力信号Ｖｉｎｐ，Ｖｉｎｎのレベルに応じてデジタル信号のレベルの低下量が異なり、デジタル演算回路４１においてデジタル信号のレベルを補正することができない。
【００８２】
そこで、本実施形態の物理量センサー１では、前述したように、アナログ／デジタル変換回路２７０が入力信号Ｖｉｎｐ，Ｖｉｎｎを入力容量にサンプリングする前に、パッシブフィルター２４０から出力される差動信号の電圧レベルに応じたプリチャージ信号Ｖｐｃｐ，Ｖｐｃｎにより、アナログ／デジタル変換回路２７０の入力容量をプリチャージする。これにより、容量アレイ２７４Ｐ，２７４Ｎに蓄えられた電荷量と寄生容量Ｃｐ，Ｃｎに蓄えられた電荷量との和と、パッシブフィルター２４０のコンデンサー２４３に蓄えられた電荷量とがほぼ等しい状態で、スイッチ２７１Ｐ，２７１Ｎが導通するため、容量アレイ２７４Ｐ，２７４Ｎ及び寄生容量Ｃｐ，Ｃｎとコンデンサー２４３との間で電荷の移動がほとんど生じない。したがって、本実施形態の物理量センサー１によれば、アナログ／デジタル変換回路２７０のゲインの低下を小さくすることができ、その低下量も一定であるので、デジタル演算回路４１においてデジタル信号のレベルを補正することが可能である。
【００８３】
ただし、プリチャージ回路２５０の演算増幅器２５３，２６３に含まれるＭＯＳトランジスターが発生する１／ｆノイズによりプリチャージ信号Ｖｐｃｐ，Ｖｐｃｎのノイズレベルが上昇すると、アナログ／デジタル変換回路２７０の入力信号Ｖｉｎｐ，Ｖｉｎｎのノイズレベルも上昇してしまう。これに対して、本実施形態の物理量センサー１では、前述したように、プリチャージ回路２５０に含まれるチョッピング回路２５２，２５４，２６２，２６４のチョッピング動作により、１／ｆノイズが効果的に低減されたプリチャージ信号Ｖｐｃｐ，Ｖｐｃｎが得られるので、アナログ／デジタル変換回路２７０の入力信号Ｖｉｎｐ，Ｖｉｎｎのノイズレベルを低減させることができる。
【００８４】
さらに、本実施形態の物理量センサー１では、検出回路３０において、アナログ／デジタル変換回路２７０の前段のアナログ信号処理を差動信号のまま行うので、電源ノイズなどの同相ノイズの影響を受けにくく、アナログ／デジタル変換回路２７０の入力信号Ｖｉｎｐ，Ｖｉｎｎのノイズレベルの上昇を効果的に抑えることができる。
【００８５】
以上の通り、本実施形態の物理量センサー１によれば、アナログ／デジタル変換回路２７０のゲインの低下が小さく、かつ、アナログ／デジタル変換回路２７０の入力信号Ｖｉｎｐ，Ｖｉｎｎのノイズレベルが低減されるので、高いＳ／Ｎ比を有するデジタル信号を出力することができる。
【００８６】
１−７．変形例
上記の実施形態では、アナログ／デジタル変換回路２７０の入力信号は差動信号であるが、シングルエンド信号であってもよい。この場合、物理量検出素子１００から出力される差動信号は、検出回路３０のＱ−Ｖ変換回路２１０、可変ゲインアンプ２２０、ミキサー２３０、パッシブフィルター２４０のいずれかにおいてシングルエンド信号に変換される。例えば、可変ゲインアンプ２２０が、Ｑ−Ｖ変換回路２１０から出力される差動信号をシングルエンド信号に変換し、ミキサー２３０、パッシブフィルター２４０、及びプリチャージ回路２５０が、シングルエンド信号に対して前述した各処理を行ってもよい。
【００８７】
また、上記の実施形態では、物理量センサー１として、角速度を検出する物理量検出素子１００を含む角速度センサーを例に挙げたが、物理量検出素子１００が検出する物理量は、角速度に限らず、角加速度、加速度、速度、力などであってもよい。また、物理量検出素子１００の振動片は、ダブルＴ型でなくてもよく、例えば、音叉型やくし歯型であってもよいし、三角柱、四角柱、円柱状等の形状の音片型であってもよい。また、物理量検出素子１００の振動片の材料としては、水晶（ＳｉＯ2）の代わりに、例えば、タンタル酸リチウム（ＬｉＴａＯ3）、ニオブ酸リチウム（ＬｉＮｂＯ3）等の圧電単結晶やジルコン酸チタン酸鉛（ＰＺＴ）等の圧電セラミックスなどの圧電性材料を用いてもよいし、シ
リコン半導体を用いてもよい。また、物理量検出素子１００の振動片は、例えば、シリコン半導体の表面の一部に、駆動電極に挟まれた酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）等の圧電薄膜を配置した構造であってもよい。また、物理量検出素子１００は、圧電型の素子に限らず、動電型、静電容量型、渦電流型、光学型、ひずみゲージ型等の振動式の素子であってもよい。例えば、物理量検出素子１００は、静電容量型のＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、物理量検出素子１００の検出方式は、振動式に限らず、例えば、光学式、回転式、流体式であってもよい。
【００８８】
また、上記の実施形態では、物理量センサー１として、１つの物理量検出素子１００を備えた１軸センサーを例に挙げたが、物理量センサー１は、複数の物理量検出素子１００を備えた多軸センサーであってもよい。例えば、物理量センサー１は、互いに異なる３軸周りの角速度を検出する３つの物理量検出素子を備えた３軸ジャイロセンサーであってもよいし、角速度を検出する物理量検出素子と、加速度を検出する物理量検出素子とを備えた複合センサーであってもよい。
【００８９】
２．電子機器
図１４は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。図１４に示すように、本実施形態の電子機器３００は、物理量センサー３１０、制御装置３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含む。なお、本実施形態の電子機器は、図１４の構成要素の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
【００９０】
物理量センサー３１０は、物理量を検出して検出結果を制御装置３２０に出力する。物理量センサー３１０として、例えば、上述した本実施形態の物理量センサー１を適用することができる。
【００９１】
制御装置３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、物理量センサー３１０と通信し、物理量センサー３１０の出力信号を用いて各種の計算処理や制御処理を行う。その他、制御装置３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。なお、制御装置３２０は、例えば、図１に示したＭＣＵ５に対応する。
【００９２】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号を制御装置３２０に出力する。
【００９３】
ＲＯＭ３４０は、制御装置３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
【００９４】
ＲＡＭ３５０は、制御装置３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、制御装置３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。
【００９５】
通信部３６０は、制御装置３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【００９６】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、制御装置３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。
【００９７】
物理量センサー３１０として、例えば上述した本実施形態の物理量センサー１を適用することにより、例えば、信頼性の高い電子機器を実現することができる。
【００９８】
このような電子機器３００としては種々の電子機器が考えられ、例えば、モバイル型、ラップトップ型、タブレット型などのパーソナルコンピューター、スマートフォンや携帯電話機などの移動体端末、デジタルカメラ、インクジェットプリンターなどのインクジェット式吐出装置、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡等の医療機器、魚群探知機、各種測定機器、車両、航空機、船舶等の計器類、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、歩行者自立航法（ＰＤＲ：Pedestrian Dead Reckoning）装置等が挙げられる。
【００９９】
図１５は、本実施形態の電子機器３００の一例であるデジタルカメラ１３００を模式的に示す斜視図である。なお、図１５には、外部機器との接続についても簡易的に示している。ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、デジタルカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号を生成する。
【０１００】
デジタルカメラ１３００におけるケース１３０２の背面には、表示部１３１０が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成になっており、表示部１３１０は、被写体を電子画像として表示するファインダーとして機能する。また、ケース１３０２の正面側には、光学レンズやＣＣＤなどを含む受光ユニット１３０４が設けられている。撮影者が表示部１３１０に表示された被写体像を確認し、シャッターボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリー１３０８に転送・格納される。また、このデジタルカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、ビデオ信号出力端子１３１２には、テレビモニター１４３０が、データ通信用の入出力端子１３１４には、パーソナルコンピューター１４４０が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリー１３０８に格納された撮像信号が、テレビモニター１４３０や、パーソナルコンピューター１４４０に出力される構成になっている。デジタルカメラ１３００は、例えば、角速度センサーである物理量センサー３１０を有し、物理量センサー３１０の出力信号を用いて、例えば手振れ補正等の処理を行う。
【０１０１】
３．移動体
図１６は、本実施形態の移動体の一例を示す図である。図１６に示す移動体４００は、物理量センサー４１０、コントローラー４４０，４５０，４６０、バッテリー４７０、ナビゲーション装置４８０を含んで構成されている。なお、本実施形態の移動体は、図１６の構成要素の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
【０１０２】
物理量センサー４１０、コントローラー４４０，４５０，４６０、ナビゲーション装置４８０は、バッテリー４７０から供給される電源電圧で動作する。
【０１０３】
物理量センサー４１０は、物理量を検出して検出結果をコントローラー４４０，４５０，４６０に出力する。
【０１０４】
コントローラー４４０，４５０，４６０は、それぞれ、物理量センサー４１０の出力信号を用いて、姿勢制御システム、横転防止システム、ブレーキシステム等の各種の制御を行う制御装置である。
【０１０５】
ナビゲーション装置４８０は、内蔵のＧＰＳ受信機の出力情報に基づき、移動体４００の位置や時刻その他の各種の情報をディスプレイに表示する。また、ナビゲーション装置４８０は、ＧＰＳの電波が届かない時でも物理量センサー４１０の出力信号に基づいて移動体４００の位置や向きを特定し、必要な情報の表示を継続する。
【０１０６】
なお、コントローラー４４０，４５０，４６０及びナビゲーション装置４８０は、それぞれ、例えば、図１に示したＭＣＵ５に対応する。
【０１０７】
例えば、物理量センサー４１０として、上述した各実施形態の物理量センサー１を適用することにより、例えば、信頼性の高い移動体を実現することができる。
【０１０８】
このような移動体４００としては種々の移動体が考えられ、例えば、電気自動車等の自動車、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１０９】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１１０】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１１１】
１…物理量センサー、５…ＭＣＵ、１０…基準電圧回路、２０…駆動回路、２１…Ｉ／Ｖ変換回路、２２…ハイパスフィルター、２３…コンパレーター、２４…全波整流回路、２５…積分器、２６…コンパレーター、３０…検出回路、４０…データ処理回路、４１…デジタル演算回路、４２…インターフェース回路、５０…記憶部、６０…発振回路、１００…物理量検出素子、１０１ａ〜１０１ｂ…駆動振動腕、１０２…検出振動腕、１０３…錘部、１０４ａ〜１０４ｂ…駆動用基部、１０５ａ〜１０５ｂ…連結腕、１０６…錘部、１０７…検出用基部、１１２〜１１３…駆動電極、１１４〜１１５…検出電極、１１６…共通電極、２００…物理量検出回路、２１０…Ｑ−Ｖ変換回路、２１１…演算増幅器、２１２…抵抗、２１３…コンデンサー、２１４…演算増幅器、２１５…抵抗、２１６…コンデンサー、２２０…可変ゲインアンプ、２２１…演算増幅器、２２２…抵抗、２２３…コンデンサー、２２４…コンデンサー、２２５…演算増幅器、２２６…抵抗、２２７…コンデンサー、２２８…コンデンサー、２３０…ミキサー、２３１…スイッチ、２３２…スイッチ、２３３…スイッチ、２３４…スイッチ、２４０…パッシブフィルター、２４１…抵抗、２４２…抵抗、２４３…コンデンサー、２５０…プリチャージ回路、２５１…スイッチ、２５２…チョッピング回路、２５３…演算増幅器、２５４…チョッピング回路、２５５…スイッチ、２６１…スイッチ、２６２…チョッピング回路、２６３…演算増幅器、２６４…チョッピング回路、２６５…スイッチ、２７０…アナログ／デジタル変換回路、２７１Ｐ…スイッチ、２７１Ｎ…スイッチ、２７２Ｐ…スイッチ、２７２Ｎ…スイッチ、２７３Ｐ…スイッチアレイ、２７３Ｎ…スイッチアレイ、２７４Ｐ…容量アレイ、２７４Ｎ…容量アレイ、２７５Ｐ…スイッチ、２７５Ｎ…スイッチ、２７６…コンパレーター、２７
７…ロジック回路、３００…電子機器、３１０…物理量センサー、３１２…駆動回路、３２０…制御装置、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、４００…移動体、４１０…物理量センサー、４４０，４５０，４６０…コントローラー、４７０…バッテリー、４８０…ナビゲーション装置、１３００…デジタルカメラ、１３０２…ケース、１３０４…受光ユニット、１３０６…シャッターボタン、１３０８…メモリー、１３１０…表示部、１３１２…ビデオ信号出力端子、１３１４…入出力端子、１４３０…テレビモニター、１４４０…パーソナルコンピューター
【図１】
2020122675.tif 000003
【図２】
2020122675.tif 000004
【図３】
2020122675.tif 000005
【図４】
2020122675.tif 000006
【図５】
2020122675.tif 000007
【図６】
2020122675.tif 000008
【図７】
2020122675.tif 000009
【図８】
2020122675.tif 000010
【図９】
2020122675.tif 000011
【図１０】
2020122675.tif 000012
【図１１】
2020122675.tif 000013
【図１２】
2020122675.tif 000014
【図１３】
2020122675.tif 000015
【図１４】
2020122675.tif 000016
【図１５】
2020122675.tif 000017
【図１６】
2020122675.tif 000018