(57)【要約】【課題】電圧変換回路におけるスイッチングノイズの低ノイズ化とスナバ回路の低損失化とを両立させることができる新たな電圧変換回路を提供する。【解決手段】電圧変換回路は、スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、スイッチを備え、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、電圧検出部によって検出された電圧に基づいて、前記スイッチを制御する制御回路と、を備える。【選択図】図１０
2020137155.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、
前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、
前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、
電圧検出部によって検出された電圧に基づいて、前記スイッチを制御する制御回路と、
を備える電圧変換回路。
【請求項２】
前記制御回路は、
前記電圧検出部によって検出された電圧が所定の電圧値を超えた場合に、前記スイッチをオン状態にする制御を行う、
請求項１に記載の電圧変換回路。
【請求項３】
前記制御回路は、
前記電圧検出部によって検出された電圧と、電圧の上限値とを比較する第１コンパレータと、
前記電圧検出部によって検出された電圧と、電圧の下限値とを比較する第２コンパレータと、
を備え、
前記第１コンパレータの比較結果と前記第２コンパレータの比較結果とに基づいて、前記スイッチを制御する、
請求項１または請求項２に記載の電圧変換回路。
【請求項４】
前記制御回路は、
前記電圧検出部によって検出された電圧が電圧の上限値以下となるかを判定し、かつ、前記電圧検出部によって検出された電圧が電圧の上限値以下となるかを判定するＦＰＧＡ、
を備え、
前記ＦＰＧＡによる判定結果に基づいて、前記スイッチを制御する、
請求項１または請求項２に記載の電圧変換回路。
【請求項５】
スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、スイッチを備え、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、を備える電圧変換回路の制御方法であって、
電圧検出部によって検出された電圧に基づいて、前記スイッチを制御する、
制御方法。
【請求項６】
スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、スイッチを備え、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、を備える電圧変換回路のコンピュータに、
電圧検出部によって検出された電圧に基づいて、前記スイッチを制御させる、
プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換回路、制御方法及びプログラムに関する。
【背景技術】
【０００２】
昇圧回路、降圧回路、昇降圧回路などの電圧変換回路では、スイッチング素子が使用される。そして、そのような電圧変換回路では、スイッチングノイズが発生する場合がある。そのため、電圧変換回路では、スイッチングノイズを低減することが要求される場合があり、スイッチングノイズを低減する方法の１つとして、スナバ回路を用いる技術が挙げられる。
特許文献１には、関連する技術として、昇圧回路においてスナバ回路を適用し、内燃機関における燃料噴射頻度に応じて昇圧用スイッチ及びスナバ用スイッチを制御する技術が開示されている。
特許文献２には、関連する技術として、電力変換装置における短絡電流を抑制でき、かつ低損失なスナバ回路に関する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１８−０５３７８６号公報
【特許文献２】特開２００８−２０６２８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電圧変換回路にスナバ回路を適用する多くの場合では、電圧変換回路におけるスイッチングノイズの低ノイズ化と、スナバ回路の低損失化はトレードオフの関係にあり、一般的に、それらの低ノイズ化と低損失化とを両立させるスナバ回路を備える電圧変換回路を実現することは困難である。このため、電圧変換回路におけるスイッチングノイズの低ノイズ化とスナバ回路の低損失化とを両立させることのできる新たな電圧変換回路が求められている。
【０００５】
本発明の各態様は、上記の課題を解決することのできる電圧変換回路、制御方法及びプログラムを提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様によれば、電圧変換回路は、スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、電圧検出部によって検出された電圧に基づいて、前記スイッチを制御する制御回路と、を備える。
【０００７】
上記目的を達成するために、本発明の別の態様によれば、制御方法は、スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、スイッチを備え、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、を備える電圧変換回路の制御方法であって、電圧検出部によって検出された電圧に基づいて、前記スイッチを制御する。
【０００８】
上記目的を達成するために、本発明の一態様によれば、プログラムは、スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、スイッチを備え、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、を備える電圧変換回路のコンピュータに、電圧検出部によって検出された電圧に基づいて、前記スイッチを制御させる。
【発明の効果】
【０００９】
本発明の各態様によれば、電圧変換回路におけるスイッチングノイズの低ノイズ化とスナバ回路の低損失化とを両立させることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態による電圧変換回路の構成を示す図である。
【図２】降圧チョッパ回路を備える電圧変換回路の構成の一例を示す図である。
【図３】昇圧チョッパ回路を備える電圧変換回路の構成の一例を示す図である。
【図４】昇降圧チョッパ回路を備える電圧変換回路の構成の一例を示す図である。
【図５】本発明の一実施形態による電圧変換回路の処理フローを示す図である。
【図６】本発明の一実施形態による電圧変換回路が降圧回路である場合の構成の一例を示す図である。
【図７】本発明の一実施形態による電圧変換回路が昇圧回路である場合の構成の一例を示す図である。
【図８】本発明の一実施形態による電圧変換回路が昇降圧回路である場合の構成の一例を示す図である。
【図９】本発明の実施形態による電圧変換回路のアプリケーションの例を示す図である。
【図１０】本発明の実施形態による最小構成の電圧変換回路を示す図である。
【図１１】本発明の実施形態による最小構成の電圧変換回路の処理フローを示す図である。
【図１２】少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら実施形態について詳しく説明する。
＜実施形態＞
本発明の一実施形態による電圧変換回路１は、抵抗と、コンデンサと、それら抵抗とコンデンサに直列に接続されたスイッチとで構成されるスナバ回路を備える回路である。電圧変換回路１は、このようなスナバ回路を備えることで、スナバ回路の機能によって、電圧変換回路１におけるスイッチングノイズの低ノイズ化を実現する。また、電圧変換回路１は、スイッチングノードを直接監視してスナバ回路のスイッチを制御し、必要なときのみスナバ回路を動作させることで、スナバ回路の低損失化を実現する。
【００１２】
電圧変換回路１は、図１に示すように、チョッパ回路１０、キャパシタ２０、スナバ回路３０、電圧検出部４０、制御回路５０を備える。
なお、図１には、電圧変換回路１に直流電圧を供給する直流電圧源６０と、電圧変換回路１の負荷７０が記載されている。
【００１３】
チョッパ回路１０は、スイッチング素子を備える降圧回路、昇圧回路、または、昇降圧回路である。チョッパ回路１０は、図示されていない制御装置による制御の下、スイッチング素子がオン状態とオフ状態で切り替わることによって、直流電圧源６０の出力する直流電圧を所望の直流電圧に変換する。なお、図１では、チョッパ回路１０において、グラウンドＧＮＤ、入力ＩＮ、出力ＯＵＴ、スイッチングノードＰが示されている。スイッチングノードＰは、スイッチング素子がオン状態とオフ状態で切り替わるときに電圧が直接変化を示すノードである。
キャパシタ２０は、チョッパ回路１０が出力する電圧を平滑化する素子である。
【００１４】
スナバ回路３０は、チョッパ回路１０のスイッチング素子がオン状態とオフ状態で切り替わることによって発生するスイッチングノイズを低減する回路である。スナバ回路３０は、図２に示すように、ＲＣ回路３０１、スイッチ３０２を備える。
【００１５】
ＲＣ回路３０１は、チョッパ回路１０のスイッチング素子がオン状態とオフ状態で切り替わることによって発生するスイッチングノイズを低減する。ＲＣ回路３０１は、抵抗３０１ａ、キャパシタ３０１ｂを備える。
【００１６】
スイッチ３０２は、後述する制御回路５０の制御によって、スイッチングノイズの除去が必要なときのみオン状態となるスイッチである。これにより、ＲＣ回路３０１は、スイッチングノイズの除去が必要なときのみチョッパ回路に接続させる。例えば、スイッチ３０２は、ＦＥＴ（Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）などのトランジスタスイッチである。
【００１７】
なお、スナバ回路３０において直列に接続される抵抗３０１ａ、キャパシタ３０１ｂ、スイッチ３０２それぞれの順番や位置は任意である。
また、スナバ回路３０は、抵抗とキャパシタによって構成されるものに限らない。例えば、スナバ回路３０は、さらに、ダイオードを追加し、抵抗、キャパシタ、ダイオード、スイッチを直列に接続したスナバ回路等、その他のスナバ回路であってもよい。
【００１８】
電圧検出部４０は、チョッパ回路１０のスイッチングノードＰにおける電圧を検出する。電圧検出部４０は、例えば、電圧センサである。電圧検出部４０が検出した電圧は、常時、制御回路５０に出力される。
【００１９】
制御回路５０は、電圧検出部４０で検出された電圧を受ける。制御回路５０は、電圧検出部４０で検出された電圧が所定の大きさの電圧（所定の電圧値の一例）を超えた場合に、スイッチ３０２をオン状態にする制御を行う。
【００２０】
例えば、制御回路５０は、図３に示すように、コンパレータ５０１（第１コンパレータの一例）及びコンパレータ５０２（第２コンパレータの一例）を備える。コンパレータ５０１には、基準電圧として電圧の上限値＋Ｖｒｅｆ（所定の電圧値の一例）が設定される。コンパレータ５０２には、基準電圧として電圧の下限値−Ｖｒｅｆ（所定の電圧値の一例）が設定される。そして、コンパレータ５０１は、電圧検出部４０で検出された電圧と基準電圧＋Ｖｒｅｆとを比較する。また、コンパレータ５０２は、電圧検出部４０で検出された電圧と基準電圧−Ｖｒｅｆとを比較する。
その結果、コンパレータ５０１は、図４に示すように、電圧検出部４０で検出された電圧が基準電圧＋Ｖｒｅｆ以上となる場合、スイッチ３０２をオン状態にする制御信号をスナバ回路３０に出力する。また、コンパレータ５０２は、図４に示すように、電圧検出部４０で検出された電圧が基準電圧−Ｖｒｅｆ以下となる場合、スイッチ３０２をオン状態にする制御信号をスナバ回路３０に出力する。また、電圧検出部４０で検出された電圧が基準電圧＋Ｖｒｅｆと基準電圧−Ｖｒｅｆとの間にある場合には、コンパレータ５０１及びコンパレータ５０２は、スイッチ３０２をオフ状態にする制御信号をスナバ回路３０に出力する。
なお、コンパレータ５０1及びコンパレータ５０２は、ウィンドウコンパレータであってもよい。
【００２１】
次に、電圧変換回路１の動作について説明する。ここでは、図５に示す処理フローについて説明する。
電圧検出部４０は、チョッパ回路１０のスイッチングノードＰにおける電圧を検出する（ステップＳ１）。電圧検出部４０は、検出した電圧を制御回路５０に出力する。
【００２２】
制御回路５０は、電圧検出部４０で検出された電圧を受ける。制御回路５０は、電圧検出部４０によって検出された電圧に基づいて、スナバ回路３０のスイッチを制御する（ステップＳ２）。
具体的には、制御回路５０は、電圧検出部４０で検出された電圧が所定の大きさの電圧を超えた場合に、スイッチ３０２をオン状態にする制御を行う。
【００２３】
例えば、制御回路５０は、コンパレータ５０１は、電圧検出部４０で検出された電圧と基準電圧＋Ｖｒｅｆとを比較する。また、コンパレータ５０２は、電圧検出部４０で検出された電圧と基準電圧−Ｖｒｅｆとを比較する。
コンパレータ５０１は、電圧検出部４０で検出された電圧が基準電圧＋Ｖｒｅｆ以上となる場合、スイッチ３０２をオン状態にする制御信号をスナバ回路３０に出力する。また、コンパレータ５０２は、電圧検出部４０で検出された電圧が基準電圧−Ｖｒｅｆ以下となる場合、スイッチ３０２をオン状態にする制御信号をスナバ回路３０に出力する。電圧検出部４０で検出された電圧が基準電圧＋Ｖｒｅｆと基準電圧−Ｖｒｅｆとの間にある場合には、コンパレータ５０１及びコンパレータ５０２は、スイッチ３０２をオフ状態にする制御信号をスイッチ３０２の制御端子（例えば、スイッチ３０２がＦＥＴである場合、ゲート端子）に出力する。
【００２４】
スナバ回路３０のスイッチ３０２は、制御回路５０の制御によって、スイッチングノイズの除去が必要なときのみオン状態となる（ステップＳ３）。これにより、ＲＣ回路３０１は、スイッチングノイズの除去が必要なときのみチョッパ回路に接続させる。
【００２５】
ＲＣ回路３０１は、チョッパ回路に接続させたときのみ動作し、チョッパ回路１０のスイッチング素子がオン状態とオフ状態で切り替わることによって発生するスイッチングノイズを低減する（ステップＳ４）。
【００２６】
次に、チョッパ回路１０の種類に応じた電圧変換回路１の構成例を図６〜図８に示す。なお、図６〜図８では、電圧検出部４０及び制御回路５０を省略している。また、図６〜図８では、負荷７０が抵抗である場合の電圧変換回路１が示されている。
【００２７】
チョッパ回路１０が降圧チョッパ回路である場合、チョッパ回路１０は、例えば、図６に示す回路となる。
また、チョッパ回路１０が昇圧チョッパ回路である場合、チョッパ回路１０は、例えば、図７に示す回路となる。
また、チョッパ回路１０が昇降圧チョッパ回路である場合、チョッパ回路１０は、例えば、図８に示す回路となる。
なお、電圧変換回路１のアプリケーションとしては、マザーボード上の電源回路（図９参照）、バッテリ駆動のセンサ装置向け電源回路などが考えられる。
【００２８】
以上、本発明の一実施形態による電圧変換回路１について説明した。電圧変換回路１において、チョッパ回路１０は、スイッチング素子を備え、入力される電圧を、スイッチング素子を用いて昇圧、降圧、または、昇降圧する。スナバ回路３０は、直列に接続される抵抗、キャパシタ及びスイッチを備える。スナバ回路３０は、チョッパ回路１０に接続可能である。電圧検出部４０は、チョッパ回路１０におけるスイッチング素子のスイッチングノードにおける電圧を検出する。制御回路５０は、電圧検出部４０によって検出された電圧に基づいて、スナバ回路３０のスイッチを制御する。
【００２９】
このように、電圧変換回路１を構成することで、電圧変換回路１においてスイッチングノイズのリンギングが大きくなったときのみ、スナバ回路３０を動作させることができる。
その結果、例えば、負荷７０の電流が小さく、スイッチングノイズのリンギングが小さい間、スナバ回路３０において損失は発生しない。つまり、電圧変換回路１を高い効率で動作させることができる。
また、スナバ回路３０は、抵抗３０１ａとキャパシタ３０１ｂかによって構成されるシンプルなＲＣ回路３０１である。そのため、スイッチングノイズのリンギングを低減するためのＲＣ時定数を比較的容易に決定することができる。つまり、シンプルな構成のスナバ回路３０によってスイッチングノイズのリンギングを低減することができる。
よって、電圧変換回路１が低損失で高効率になることで、センサ等のＩｏＴ（Ｉｎｔｅｒｎｅｔ  ｏｆ  Ｔｈｉｎｇｓ）機器向けバッテリのアプリケーションにおいて要求されている、駆動時間の長期化、及び、ＩｏＴ機器の無線通信時の低ノイズ化の両方が達成される。
【００３０】
本発明の実施形態による最小構成の電圧変換回路１について説明する。
本発明の実施形態による最小構成の電圧変換回路１は、図１０に示すように、チョッパ回路１０、スナバ回路３０、電圧検出部４０、制御回路５０を備える。
【００３１】
チョッパ回路１０は、スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧する。
スナバ回路３０は、スイッチを備え、チョッパ回路１０に接続可能である。
電圧検出部４０は、チョッパ回路１０における前記スイッチング素子のスイッチングノードにおける電圧を検出する。
制御回路５０は、電圧検出部４０によって検出された電圧に基づいて、前記スイッチを制御する。
【００３２】
次に、最小構成の電圧変換回路１の動作について説明する。ここでは、図１１に示す処理フローについて説明する。
電圧検出部４０は、チョッパ回路１０におけるスイッチング素子のスイッチングノードにおける電圧を検出する（ステップＳ１１）。電圧検出部４０は、検出した電圧を制御回路５０に出力する。
【００３３】
制御回路５０は、電圧検出部４０で検出された電圧を受ける。制御回路５０は、電圧検出部４０によって検出された電圧に基づいて、スナバ回路３０のスイッチを制御する。（ステップＳ１２）。
【００３４】
スナバ回路３０のスイッチは、制御回路５０の制御によって、スイッチングノイズの除去が必要なときのみオン状態となる（ステップＳ１３）。これにより、スナバ回路３０は、スイッチングノイズの除去が必要なときのみチョッパ回路１０に接続させる。
【００３５】
スナバ回路３０は、チョッパ回路１０に接続させたときのみ動作し、チョッパ回路１０のスイッチング素子がオン状態とオフ状態で切り替わることによって発生するスイッチングノイズを低減する（ステップＳ１４）。
【００３６】
以上、本発明の最小構成の電圧変換回路１について説明した。
このように、電圧変換回路１を構成することで、電圧変換回路１におけるスイッチングノイズの低ノイズ化とスナバ回路３０の低損失化とを両立させることができる。
【００３７】
なお、本発明の一実施形態では、スナバ回路３０をスイッチングノードＰに接続するものとして説明した。しかしながら、本発明の別の実施形態によるスナバ回路３０は、チョッパ回路１０においてスイッチングノイズが生じる任意のノードに接続するものであってもよい。
【００３８】
なお、本発明の一実施形態による制御回路５０は、スイッチングノードＰにおける電圧レベルの検出にコンパレータを用いるものとして説明した。しかしながら、本発明の別の実施形態による制御回路５０は、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）を備え、そのＦＰＧＡが、電圧検出部４０によって検出された電圧が電圧の上限値以下となるかを判定し、かつ、電圧検出部４０によって検出された電圧が電圧の上限値以下となるかを判定するものであってもよい。
そして、制御回路５０は、ＦＰＧＡによる判定結果に基づいて、スイッチ３０２を制御するものであってもよい。
【００３９】
なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。
【００４０】
本発明の実施形態における記憶装置、その他の記憶装置（レジスタ、ラッチを含む）のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、本発明の実施形態における記憶装置、その他の記憶装置のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。
【００４１】
本発明の実施形態について説明したが、上述の電圧変換回路１、チョッパ回路１０、スナバ回路３０、制御回路５０、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
【００４２】
図１２は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ５は、図１２に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。
例えば、上述の電圧変換回路１、チョッパ回路１０、スナバ回路３０、制御回路５０、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。
【００４３】
ストレージ８の例としては、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＤＶＤ−ＲＯＭ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。
【００４４】
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。
【００４５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。
【符号の説明】
【００４６】
１・・・電圧変換回路
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０・・・チョッパ回路
２０、３０１ｂ・・・キャパシタ
３０・・・スナバ回路
４０・・・電圧検出部
５０・・・制御回路
６０・・・直流電圧源
７０・・・負荷
３０１・・・ＲＣ回路
３０１ａ・・・抵抗
３０２・・・スイッチ
５０１、５０２・・・コンパレータ
【図１】
2020137155.tif 000003
【図２】
2020137155.tif 000004
【図３】
2020137155.tif 000005
【図４】
2020137155.tif 000006
【図５】
2020137155.tif 000007
【図６】
2020137155.tif 000008
【図７】
2020137155.tif 000009
【図８】
2020137155.tif 000010
【図９】
2020137155.tif 000011
【図１０】
2020137155.tif 000012
【図１１】
2020137155.tif 000013
【図１２】
2020137155.tif 000014
【手続補正書】
【提出日】令和2年4月22日(2020.4.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、
前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、
前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、
前記電圧検出部によって検出された電圧と、電圧の上限値とを比較する第１コンパレータ及び前記電圧検出部によって検出された電圧と、電圧の下限値とを比較する第２コンパレータを有する制御回路であって、前記第１コンパレータの比較結果と前記第２コンパレータの比較結果とに基づいて、前記スイッチを制御する制御回路と、
を備える電圧変換回路。
【請求項２】
前記制御回路は、
前記電圧検出部によって検出された電圧が所定の電圧値を超えた場合に、前記スイッチをオン状態にする制御を行う、
請求項１に記載の電圧変換回路。
【請求項３】
スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、スイッチを備え、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、前記電圧検出部によって検出された電圧と、電圧の上限値とを比較する第１コンパレータ及び前記電圧検出部によって検出された電圧と、電圧の下限値とを比較する第２コンパレータを有する制御回路と、を備える電圧変換回路の制御方法であって、
前記第１コンパレータの比較結果と前記第２コンパレータの比較結果とに基づいて、前記スイッチを制御する、
制御方法。
【請求項４】
スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、スイッチを備え、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、前記電圧検出部によって検出された電圧と、電圧の上限値とを比較する第１コンパレータ及び前記電圧検出部によって検出された電圧と、電圧の下限値とを比較する第２コンパレータを有する制御回路と、を備える電圧変換回路のコンピュータに、
前記第１コンパレータの比較結果と前記第２コンパレータの比較結果とに基づいて、前記スイッチを制御させる、
プログラム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
上記目的を達成するために、本発明の一態様によれば、電圧変換回路は、スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、前記電圧検出部によって検出された電圧と、電圧の上限値とを比較する第１コンパレータ及び前記電圧検出部によって検出された電圧と、電圧の下限値とを比較する第２コンパレータを有する制御回路であって、前記第１コンパレータの比較結果と前記第２コンパレータの比較結果とに基づいて、前記スイッチを制御する制御回路と、を備える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上記目的を達成するために、本発明の別の態様によれば、制御方法は、スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、スイッチを備え、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、前記電圧検出部によって検出された電圧と、電圧の上限値とを比較する第１コンパレータ及び前記電圧検出部によって検出された電圧と、電圧の下限値とを比較する第２コンパレータを有する制御回路と、を備える電圧変換回路の制御方法であって、前記第１コンパレータの比較結果と前記第２コンパレータの比較結果とに基づいて、前記スイッチを制御する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記目的を達成するために、本発明の一態様によれば、プログラムは、スイッチング素子を備え、入力される電圧を、前記スイッチング素子を用いて昇圧、降圧、または、昇降圧するチョッパ回路と、スイッチを備え、前記チョッパ回路に接続可能にするスイッチを備えるスナバ回路と、前記チョッパ回路における前記スイッチング素子のスイッチングノードにおける電圧を検出する電圧検出部と、前記電圧検出部によって検出された電圧と、電圧の上限値とを比較する第１コンパレータ及び前記電圧検出部によって検出された電圧と、電圧の下限値とを比較する第２コンパレータを有する制御回路と、を備える電圧変換回路のコンピュータに、前記第１コンパレータの比較結果と前記第２コンパレータの比較結果とに基づいて、前記スイッチを制御させる。