(57)【要約】【課題】インピーダンスを容易に計算できるインピーダンス計算プログラムを提供する。【解決手段】インピーダンス計算プログラムは、第１ポートに接続される高周波部品と第１周波数でインピーダンスが整合する第１整合回路の第２ポートに、自己の第１ポートを接続すると前記第１周波数において前記第１整合回路のインピーダンスを相殺するインピーダンスを有する仮想的な第２整合回路を求めることと、前記求めた第２整合回路に基づいて、前記第２整合回路の第２周波数における伝送行列、アドミタンス行列、又はインピーダンス行列を求めることと、前記第２整合回路の前記第２周波数における伝送行列、アドミタンス行列、又はインピーダンス行列と、前記高周波部品及び前記第１整合回路の前記第２周波数における合成インピーダンスとに基づいて、前記第２周波数における前記高周波部品のインピーダンスを求めることとを含む処理をコンピュータに実行させる。【選択図】図３
2020197941.tif 000002
【特許請求の範囲】
【請求項１】
第１ポートに接続される高周波部品と第１周波数でインピーダンスが整合する第１整合回路の第２ポートに、自己の第１ポートを接続すると、前記第１周波数において前記第１整合回路のインピーダンスを相殺するインピーダンスを有する仮想的な第２整合回路を求めることと、
前記求めた第２整合回路に基づいて、前記第２整合回路の第２周波数における伝送行列、アドミタンス行列、又はインピーダンス行列を求めることと、
前記第２整合回路の前記第２周波数における伝送行列、アドミタンス行列、又はインピーダンス行列と、前記高周波部品及び前記第１整合回路の前記第２周波数における合成インピーダンスとに基づいて、前記第２周波数における前記高周波部品のインピーダンスを求めることと
を含む処理をコンピュータに実行させる、インピーダンス計算プログラム。
【請求項２】
前記高周波部品のインピーダンスを求めることは、前記第２整合回路の前記第２周波数における伝送行列、アドミタンス行列、又はインピーダンス行列と、前記高周波部品及び前記第１整合回路の前記第２周波数における合成インピーダンスとに基づいて、前記第２整合回路の第２ポートから見た前記第２周波数における前記高周波部品のインピーダンスを求めることである、請求項１記載のインピーダンス計算プログラム。
【請求項３】
前記第２整合回路は、前記第１整合回路の前記第１周波数における第１伝送行列、第１アドミタンス行列、又は第１インピーダンス行列の逆行列になる第２伝送行列、第２アドミタンス行列、又は第２インピーダンス行列を有する整合回路である、請求項１又は２記載のインピーダンス計算プログラム。
【請求項４】
前記第２整合回路の第１ポートから第２ポートを見た回路構成は、前記第１整合回路の第２ポートから第１ポートを見た回路構成に対してミラー対称性を有する回路構成であり、
前記第２整合回路に含まれる１又は複数の第２素子の前記第１周波数におけるインピーダンスは、前記第１整合回路に含まれる１又は複数の第１素子の前記第１周波数におけるインピーダンスの符号を逆にした値を有する、請求項１乃至３のいずれか一項記載のインピーダンス計算プログラム。
【請求項５】
前記第２周波数における前記高周波部品のインピーダンスに基づいて、前記第２周波数において前記高周波部品に整合するインピーダンスを有する整合回路を求めることをさらに含む処理を前記コンピュータに実行させる、請求項１乃至４のいずれか一項記載のインピーダンス計算プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インピーダンス計算プログラムに関する。
【背景技術】
【０００２】
従来より、第１ポートと第２ポートとの間に接続され、前記第１ポートと前記第２ポートとの間を伝送する高周波信号に対するインピーダンスを調整するインピーダンス調整素子であって、伝送する高周波信号の位相θの変化量ｄθの周波数特性であるｄθ／ｄωが負値である構造を有する、インピーダンス調整素子がある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−０２７０１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、従来のインピーダンス調整素子は、インピーダンスの計算に時間又は手間が掛かり、インピーダンスを容易に計算することが困難である。
【０００５】
そこで、インピーダンスを容易に計算できるインピーダンス計算プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の実施の形態のインピーダンス計算プログラムは、第１ポートに接続される高周波部品と第１周波数でインピーダンスが整合する第１整合回路の第２ポートに、自己の第１ポートを接続すると前記第１周波数において前記第１整合回路のインピーダンスを相殺するインピーダンスを有する仮想的な第２整合回路を求めることと、前記求めた第２整合回路に基づいて、前記第２整合回路の第２周波数における伝送行列、アドミタンス行列、又はインピーダンス行列を求めることと、前記第２整合回路の前記第２周波数における伝送行列、アドミタンス行列、又はインピーダンス行列と、前記高周波部品及び前記第１整合回路の前記第２周波数における合成インピーダンスとに基づいて、前記第２周波数における前記高周波部品のインピーダンスを求めることとを含む処理をコンピュータに実行させる。
【発明の効果】
【０００７】
インピーダンスを容易に計算できるインピーダンス計算プログラムを提供することができる。
【図面の簡単な説明】
【０００８】
【図１】インピーダンス計算プログラムを実行するコンピュータシステム２０の斜視図である。
【図２】コンピュータシステム２０の本体部２１内の要部の構成を説明するブロック図である。
【図３】実施の形態のインピーダンス計算プログラムの概略を説明する図である。
【図４】整合回路５１の回路構成及び回路素子値の一例を示す図である。
【図５】アンテナ５０のＳ１１パラメータの周波数特性を示す図である。
【図６】インピーダンス計算プログラムが生成する仮想的な整合回路５２をアンテナ５０及び整合回路５１に接続した回路を示す図である。
【図７】１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路におけるＦ行列を求める処理を説明する図である。
【図８】１．５ＧＨｚ用に換算した整合回路のＦ行列の求め方を説明する図である。
【図９】１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスを求める際の回路構成を示す図である。
【図１０】アンテナ５０と整合回路５３を示す図である。
【図１１】アンテナ５０に接続した整合回路５３のＳ１１パラメータの周波数特性を示す図である。
【図１２】実施の形態のインピーダンス計算装置１００を示す図である。
【図１３】実施の形態のインピーダンス計算プログラムの処理を表すフローチャートを示す図である。
【図１４】アンテナ５０に接続される比較用の整合回路６０を示す図である。
【図１５】インピーダンス計算装置１００の入力画面２３Ａの一例を示す図である。
【図１６】整合回路とＳ１１パラメータの計算結果を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明のインピーダンス計算プログラムを適用した実施の形態について説明する。
【００１０】
＜実施の形態＞
図１は、インピーダンス計算プログラムを実行するコンピュータシステム２０の斜視図である。図１に示すコンピュータシステム２０は、本体部２１、ディスプレイ２２、キーボード２３、マウス２４、及びモデム２５を含む。
【００１１】
本体部２１は、ＣＰＵ（Central  Processing  Unit：中央演算装置）、ＨＤＤ（Hard  Disk  Drive：ハードディスクドライブ）、及びディスクドライブ等を内蔵する。ディスプレイ２２は、本体部２１からの指示により画面２２Ａ上に処理結果等を表示する。ディスプレイ２２は、例えば、液晶モニタであればよい。キーボード２３は、コンピュータシステム２０に種々の情報を入力するための入力部である。マウス２４は、ディスプレイ２２の画面２２Ａ上の任意の位置を指定する入力部である。モデム２５は、外部のデータベース等にアクセスして他のコンピュータシステムに記憶されているプログラム等をダウンロードする。
【００１２】
インピーダンス計算プログラムは、ディスク２７等の可搬型記録媒体に格納されるか、モデム２５等の通信装置を使って他のコンピュータシステムの記録媒体２６からダウンロードされ、コンピュータシステム２０に入力されてコンパイルされる。
【００１３】
インピーダンス計算プログラムは、コンピュータシステム２０をインピーダンス計算装置として動作させる。インピーダンス計算プログラムは、例えばディスク２７等のコンピュータ読み取り可能な記録媒体に格納されていてもよい。コンピュータ読み取り可能な記録媒体は、ディスク２７、ＩＣカードメモリ、フロッピー（登録商標）ディスク等の磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＵＳＢ(Universal  Serial  Bus)メモリ等の可搬型記録媒体に限定されるものではない。コンピュータ読み取り可能な記録媒体は、モデム２５又はＬＡＮ等の通信装置を介して接続されるコンピュータシステムでアクセス可能な各種記録媒体を含む。
【００１４】
図２は、コンピュータシステム２０の本体部２１内の要部の構成を説明するブロック図である。本体部２１は、バス３０によって接続されたＣＰＵ３１、ＲＡＭ(Random  Access  Memory)又はＲＯＭ(Read  Only  Memory)等を含むメモリ部３２、ディスク２７用のディスクドライブ３３、及びハードディスクドライブ（ＨＤＤ）３４を含む。
【００１５】
なお、コンピュータシステム２０は、図１及び図２に示す構成のものに限定されず、各種周知の要素を付加してもよく、又は代替的に用いてもよい。
【００１６】
図３は、実施の形態のインピーダンス計算プログラムの概略を説明する図である。図３には、アンテナ５０、整合回路５１、及び整合回路５２を示す。整合回路５１及び整合回路５２は、それぞれ、第１整合回路及び第２整合回路の一例である。ここでは、グランド配線を省略するが、整合回路５１、５２は、ともに二端子対回路である。整合回路５１は、アンテナ５０と同様に実際に存在する回路であり、整合回路５２は、インピーダンス計算プログラムによって生成される仮想的な回路である。
【００１７】
整合回路５１は、端子５１Ａ、５１Ｂを有し、整合回路５２は、端子５２Ａ、５２Ｂを有する。整合回路５１の端子５１Ａ、５１Ｂは、それぞれ、ポート１、ポート２であり、整合回路５２の端子５２Ａ、５２Ｂは、それぞれ、ポート１、ポート２である。
【００１８】
ここで、前提条件として、アンテナ５０の給電点５０Ａには整合回路５１の端子５１Ａが予め接続されており、アンテナ５０の動作周波数（共振周波数）が１．２ＧＨｚになるように、整合回路５１のインピーダンスは、アンテナ５０のインピーダンスと整合していることとする。
【００１９】
また、一例として、整合回路５１の端子５１Ｂの特性インピーダンスは、５０Ωであることが分かっていることとする。すなわち、アンテナ５０及び整合回路５１を合わせた回路の端子５１Ｂから見たインピーダンスは、一例として５０Ωであることが分かっている。端子５１Ｂは、整合回路５１を介してアンテナ５０に給電する際の給電点（給電ポート）になる端子である。
【００２０】
なお、ここでは、アンテナ５０及び整合回路５１を合わせた回路の端子５１Ｂから見たインピーダンスが５０Ωであることとして説明するが、アンテナ５０及び整合回路５１を合わせた回路の端子５１Ｂから見たインピーダンスの値が測定等によって分かっていればよく、５０Ωではなくてもよい。
【００２１】
アンテナ５０は、高周波部品の一例であり、例えば、数百ＭＨｚから数百ＧＨｚのような高周波帯域で通信を行うアンテナである。ここでは、一例として１．２Ｇで使用されることを前提として、整合回路５１のインピーダンスが調整されている。ただし、アンテナ５０の単独でのインピーダンスは分かっていない。
【００２２】
整合回路５１は、抵抗、インダクタ、又はキャパシタ等を含み、抵抗、インダクタ、又はキャパシタ等の回路構成と、抵抗、インダクタ、又はキャパシタ等の各回路素子の値（回路素子値）は分かっている。
【００２３】
ところで、このようなアンテナ５０の動作周波数を変更して利用したい場合がある。一例として、利用者がアンテナ５０の動作周波数を１．２ＧＨｚから１．５ＧＨｚに変更して利用したいこととする。１．５ＧＨｚは、一例としてＧＰＳ(Global  Positioning  System)用のアンテナの周波数である。これは、例えばＧＰＳ以外の用途の１．２ＧＨｚ用のアンテナ５０をＧＰＳ用の１．５ＧＨｚで利用したい場合である。
【００２４】
このような場合には、例えば、整合回路５１を取り外してアンテナ５０の単独の１．５ＧＨｚでのインピーダンスを測定し、１．５ＧＨｚ用に整合回路５１の回路素子値を計算し直し、整合回路５１の回路素子を実装することになる。このような作業には非常に長い時間と手間がかかる。
【００２５】
１．５ＧＨｚ用の整合回路５１の回路素子値を計算するには、１．５ＧＨｚにおけるアンテナ５０の単独でのインピーダンスが分かればよい。
【００２６】
そこで、実施の形態のインピーダンス計算プログラムは、このような動作周波数を変更する際の計算を容易に行えるようにするために、図３に示すように、整合回路５１の端子５１Ｂ（ポート２）に、整合回路５１のインピーダンスを相殺する仮想的な整合回路５２の端子５２Ａ（ポート１）を接続し、１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスを求める。このような処理の詳細を以下で説明する。
【００２７】
図４は、整合回路５１の回路構成及び回路素子値の一例を示す図である。図４には、動作周波数が１．２ＧＨｚになるように最適化した整合回路５１の回路構成及び回路素子値をアンテナ５０とともに示す。
【００２８】
整合回路５１は、抵抗器５１Ｒ１、５１Ｒ２とインダクタ５１Ｌ１、５１Ｌ２とを有する。抵抗器５１Ｒ１、５１Ｒ２とインダクタ５１Ｌ１、５１Ｌ２の各々は、第１素子の一例である。
【００２９】
抵抗器５１Ｒ１は、端子５１Ａ及び５１Ｂの間からグランド電位点５１Ｇに向けて分岐した分岐線路にインダクタ５１Ｌ１とともに直列に挿入されている。抵抗器５１Ｒ１の抵抗値は０．４Ωであり、インダクタ５１Ｌ１のインダクタンスは３１．３ｎＨである。なお、インダクタ５１Ｌ１は抵抗器５１Ｒ１の寄生インダクタンスを表したものであってもよい。
【００３０】
抵抗器５１Ｒ２は、端子５１Ａ及び５１Ｂの間から分岐線路が分岐する分岐点と、端子５１Ｂとの間にインダクタ５１Ｌ２とともに直列に挿入されている。抵抗器５１Ｒ２の抵抗値は０．４Ωであり、インダクタ５１Ｌ２のインダクタンスは２６．９ｎＨである。なお、インダクタ５１Ｌ２は抵抗器５１Ｒ２の寄生インダクタンスを表したものであってもよい。
【００３１】
このような整合回路５１の回路構成及び回路素子値は、例えば整合回路５１の設計時に作成される回路構成及び回路素子値を表すデータによって表すことができる。
【００３２】
図５は、アンテナ５０のＳ１１パラメータの周波数特性を示す図である。図４に示すように動作周波数が１．２ＧＨｚになるように最適化した整合回路５１をアンテナ５０に接続してあるため、電圧反射係数を表すＳ１１パラメータは、１．２ＧＨｚにおいて低い値が得られている。なお、図５に示すＳ１１パラメータの周波数特性は、電磁界シミュレータによって計算されたものである。
【００３３】
図６は、インピーダンス計算プログラムが生成する仮想的な整合回路５２をアンテナ５０及び整合回路５１に接続した回路を示す図である。インピーダンス計算プログラムは、図４に示す整合回路５１の回路構成及び回路素子値に基づいて、端子５１Ｂに対して整合回路５１とはミラー対称性を有する回路構成を備え、各回路素子値の符号を逆にした（正から負に反転させた）回路素子を有する整合回路５２を生成する。
【００３４】
このような整合回路５２は、整合回路５１のＦ行列の逆行列として求まるＦ行列によって表される整合回路である。Ｆ行列は、伝送行列又は基本行列である。
【００３５】
整合回路５２は、抵抗器５２Ｒ１、５２Ｒ２とインダクタ５２Ｌ１、５２Ｌ２とを有する。抵抗器５２Ｒ１、５２Ｒ２とインダクタ５２Ｌ１、５２Ｌ２との各々は、第２素子の一例である。
【００３６】
抵抗器５２Ｒ１は、端子５２Ａ及び５２Ｂの間からグランド電位点５２Ｇに向けて分岐した分岐線路にインダクタ５２Ｌ１とともに直列に挿入されている。抵抗器５２Ｒ１の抵抗値は−０．４Ωであり、インダクタ５２Ｌ１のインダクタンスは−３１．３ｎＨである。
【００３７】
抵抗器５２Ｒ２は、端子５２Ａ及び５２Ｂの間から分岐線路が分岐する分岐点と、端子５２Ａとの間にインダクタ５２Ｌ２とともに直列に挿入されている。抵抗器５２Ｒ２の抵抗値は−０．４Ωであり、インダクタ５２Ｌ２のインダクタンスは−２６．９ｎＨである。
【００３８】
このように、インピーダンス計算プログラムは、端子５１Ｂ及び５２Ａに対して整合回路５１とはミラー対称性を有する回路構成を備え、各回路素子値の符号を逆にした（正から負に反転させた）回路素子（抵抗器５２Ｒ１、５２Ｒ２とインダクタ５２Ｌ１、５２Ｌ２）を有する整合回路５２を生成する。このような負の抵抗値及びインダクタンスのような回路素子値を有する整合回路５２は、インピーダンス計算プログラムによって生成される仮想的な回路であることから実現可能なものである。
【００３９】
このような整合回路５２を、動作周波数が１．２ＧＨｚになるように最適化した整合回路５１の端子５１Ｂ（ポート２）に対してミラー対称になるように接続すると、端子５２Ｂから見ると、整合回路５１のインピーダンスと整合回路５２のインピーダンスとが相殺されてゼロになり、動作周波数が１．２ＧＨｚのアンテナ５０の単独のインピーダンスがあることと等価になる。
【００４０】
図７は、１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路におけるＦ行列を求める処理を説明する図である。ここでは、図７の左側に示す１．２ＧＨｚ用の回路素子値（−０．４Ω、−３１．３ｎＨ、−０．４Ω、−２６．９ｎＨ）を有する整合回路５２を１．５ＧＨｚ用に換算した場合の整合回路のＦ行列をＦｔとする。このようなＦｔを求めると、図７の右側に示すようなＡ〜Ｄの値を含むＦｔが求まる。
【００４１】
ここで、図８を用いて、１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路のＦ行列を求める具体的な方法について説明する。図８は、１．５ＧＨｚ用に換算した整合回路のＦ行列の求め方を説明する図である。
【００４２】
図８に示すように、抵抗器５２Ｒ１をＲｐ、インダクタ５２Ｌ１をＬｐとし、抵抗器５２Ｒ２をＲｓ、インダクタ５２Ｌ２をＬｓとする。また、Ｒｐ、Ｌｐを表すＦ行列をＦｐとし、Ｒｓ、Ｌｓを表すＦ行列をＦｓとする。
【００４３】
１．５ＧＨｚであるため周波数ｆ＝１．５×１０９とすると、角周波数ωと、Ｒｓ、Ｌｓ、Ｒｐ、Ｌｐとの各値は次式（１）の通りである。
【００４４】
【数１】
2020197941.tif 000003
【００４５】
Ｆｓは次式（２）のように計算することができる。なお、ＺｓはＲｓとＬｓの合成インピーダンスを表す。
【００４６】
【数２】
2020197941.tif 000004
【００４７】
また、Ｆｐは次式（３）のように計算することができる。
【００４８】
【数３】
2020197941.tif 000005
【００４９】
そして、式（２）と（３）から、１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路のＦ行列であるＦｔは、次式（４）のように計算することができる。
【００５０】
【数４】
2020197941.tif 000006
【００５１】
次に、インピーダンス計算プログラムは、式（４）で表されるＦｔを用いて、１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスを求める。図９は、１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスを求める際の回路構成を示す図である。
【００５２】
１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスを求める際には、アンテナ５０及び整合回路５１の端子５１Ｂから見た１．５ＧＨｚにおけるインピーダンスをＺａｍとし、アンテナ５０及び整合回路５１をインピーダンスがＺａｍの１つの回路５１Ｃとして取り扱う。なお、動作周波数が１．５ＧＨｚの場合の端子５１Ｂにおける電圧をＶａｍ、電流をＩａｍとする。
【００５３】
また、整合回路５２Ｍの端子５２Ａを端子５１Ｂに接続する。整合回路５２Ｍは、１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路であり、整合回路５２ＭのＦ行列はＦｔである。整合回路５２Ｍは、整合回路５２と同様に端子５２Ａ（ポート１）と端子５２Ｂ（ポート２）を有する。
【００５４】
このような整合回路５２Ｍを回路５１Ｃに接続すれば、回路５１ＣのインピーダンスＺａｍと整合回路５２Ｍのインピーダンスとが相殺されるため、整合回路５２Ｍの端子５２Ｂから回路５１Ｃ側を見ると、１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスが見えることになる。
【００５５】
ここで、端子５２Ｂの電圧をＶ２、電流をＩ２とすると、電圧Ｖ２、電流Ｉ２は次式（５）で表すことができる。
【００５６】
【数５】
2020197941.tif 000007
【００５７】
ここで、インピーダンスＺａｍ、電圧Ｖａｍ、電流Ｉａｍには次式（６）が成立する。
【００５８】
【数６】
2020197941.tif 000008
【００５９】
式（６）を式（５）に代入して解くと、インピーダンスＺａｍを次式（７）のように求めることができる。
【００６０】
【数７】
2020197941.tif 000009
【００６１】
また、１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスＺａは、電圧Ｖ２と電流Ｉ２の比で求まるため、次式（８）のように計算することができる。
【００６２】
【数８】
2020197941.tif 000010
【００６３】
以上のように、１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスＺａを求めることができる。
【００６４】
さらに、式（８）で表される１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスＺａを用いて、１．５ＧＨｚにおけるアンテナ５０の整合回路を求めると、例えば、図１０に示すような整合回路５３を求めることができる。図１０は、アンテナ５０と整合回路５３を示す図である。
【００６５】
整合回路５３は、整合回路５１と同様の回路構成（回路トポロジ）を有し、端子５３Ａ、５３Ｂ、抵抗器５３Ｒ１、５３Ｒ２、及びインダクタ５３Ｌ１、５３Ｌ２を有する。端子５３Ａ、５３Ｂ、抵抗器５３Ｒ１、５３Ｒ２、及びインダクタ５３Ｌ１、５３Ｌ２の接続関係は、整合回路５１の端子５１Ａ、５１Ｂ、抵抗器５１Ｒ１、５１Ｒ２、及びインダクタ５１Ｌ１、５１Ｌ２と同様である。
【００６６】
抵抗器５３Ｒ１は０．２Ω、インダクタ５３Ｌ１は１３．９ｎＨ、抵抗器５３Ｒ２は０．２Ω、インダクタ５３Ｌ２は３．７２ｎＨである。このような回路構成と回路素子値は、例えばマイクロ波シミュレータのような整合回路を自動設計するプログラム（整合回路自動設計プログラム）によって求めることができる。インピーダンス計算プログラムは、このような整合回路自動設計プログラムを含んでいてもよい。また、マイクロ波シミュレータの代わりに、特開2017-142731号公報に記載されたアンテナ設計用コンピュータプログラムを用いてもよい。
【００６７】
図１１は、アンテナ５０に接続した整合回路５３のＳ１１パラメータの周波数特性を示す図である。動作周波数が１．５ＧＨｚになるように最適化した整合回路５３をアンテナ５０に接続してあるため、電圧反射係数を表すＳ１１パラメータは、１．５ＧＨｚにおいて低い値が得られている。なお、図１１に示すＳ１１パラメータの周波数特性は、電磁界シミュレータによって計算されたものである。
【００６８】
図１２は、実施の形態のインピーダンス計算装置１００を示す図である。インピーダンス計算装置１００は、インピーダンス計算プログラムを実行する計算装置である。また、インピーダンス計算装置１００がインピーダンス計算プログラムを実行することによって実現される方法は、インピーダンス計算方法である。以下では、アンテナ５０と整合回路５１、５２（図３参照）を用いて説明する。
【００６９】
インピーダンス計算装置１００は、制御装置１１０及び通信部１２０を含む。制御装置１１０は、図１に示す本体部２１によって実現され、通信部１２０は、図１に示すモデム２５によって実現される。以下では、制御装置１１０の構成、機能、及び動作等について説明する。
【００７０】
制御装置１１０は、主制御部１１１、回路構成取得部１１２、整合回路生成部１１３、Ｆ行列計算部１１４、インピーダンス計算部１１５、整合回路計算部１１６、及びメモリ１１７を有する。主制御部１１１、回路構成取得部１１２、整合回路生成部１１３、Ｆ行列計算部１１４、インピーダンス計算部１１５、及び整合回路計算部１１６は、制御装置１１０の機能を表したものであり、メモリ１１７は、制御装置１１０のメモリを機能的に表したものである。
【００７１】
主制御部１１１は、制御装置１１０の処理を統括する処理部であり、回路構成取得部１１２、整合回路生成部１１３、Ｆ行列計算部１１４、インピーダンス計算部１１５、整合回路計算部１１６、及びメモリ１１７が実行する処理以外の処理を行う。
【００７２】
回路構成取得部１１２は、整合回路５１の回路構成（回路トポロジ）と回路素子値を取得する。すなわち、回路構成取得部１１２は、例えば図４に示す整合回路５１の回路構成及び回路素子値を表すデータを取得する。このようなデータはメモリ１１７に格納しておけばよく、回路構成取得部１１２がメモリ１１７から読み出せばよい。なお、利用者がキーボード２３及びマウス２４（図１参照）等を用いて回路構成及び回路素子値を表すデータを入力してもよい。
【００７３】
整合回路生成部１１３は、回路構成取得部１１２によって取得された回路構成（回路トポロジ）と回路素子値に基づいて、仮想的な整合回路５２を生成する。整合回路生成部１１３は、例えば図６に示す整合回路５２のように、整合回路５１とはミラー対称性を有する回路構成を備え、各回路素子値の符号を負に反転させた回路素子を有する整合回路５２を生成する。
【００７４】
Ｆ行列計算部１１４は、整合回路生成部１１３によって生成された１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路のＦ行列を求める計算処理を行う。具体的には、Ｆ行列計算部１１４は、例えば、式（１）〜（４）を用いて、１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路のＦ行列であるＦｔを求める。
【００７５】
インピーダンス計算部１１５は、Ｆ行列計算部１１４によって計算されたＦｔ（１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路のＦ行列）を用いて、１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスＺａを求める計算処理を行う。具体的には、例えば、式（５）〜（８）を用いて、１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスＺａを求める計算処理を行う。
【００７６】
整合回路計算部１１６は、インピーダンス計算部１１５によって計算された１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスＺａに基づいて、１．５ＧＨｚを動作周波数とするアンテナ５０にインピーダンスが整合する整合回路の回路構成及び回路素子値を計算する。整合回路計算部１１６は、インピーダンス計算プログラムに含まれる整合回路自動設計プログラムであり、例えば、図１０に示す整合回路５３の回路構成及び回路素子値を求める計算処理を行う。
【００７７】
メモリ１１７は、インピーダンス計算プログラム（整合回路自動設計プログラムを含む）の他、インピーダンス計算プログラムを実行する際に利用するデータ等を格納する。また、メモリ１１７は、アンテナ５０に接続される整合回路５１の回路構成及び回路素子値を表すデータを格納する。
【００７８】
図１３は、実施の形態のインピーダンス計算プログラムの処理を表すフローチャートを示す図である。
【００７９】
主制御部１１１は、コンピュータシステム２０のキーボード２３（図１参照）等への入力操作によって処理を開始するコマンドが入力されると、処理をスタートさせる。
【００８０】
回路構成取得部１１２は、メモリ１１７から整合回路５１の回路構成と回路素子値を取得する（ステップＳ１）。
【００８１】
整合回路生成部１１３は、ステップＳ１で取得された回路構成と回路素子値に基づいて、仮想的な整合回路を生成する（ステップＳ２）。ステップＳ２の処理により、整合回路５１とはミラー対称性を有する回路構成を備え、各回路素子値の符号を負に反転させた回路素子を有する１．２ＧＨｚ用の整合回路５２が生成される。
【００８２】
主制御部１１１は、変更後の動作周波数を取得する（ステップＳ３）。主制御部１１１は、利用者がキーボード２３等を操作して入力する変更後の動作周波数（ここでは１．５ＧＨｚ）を取得する。
【００８３】
Ｆ行列計算部１１４は、ステップＳ２で生成された１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路のＦ行列であるＦｔを求める計算処理を行う（ステップＳ４）。ステップＳ４において、Ｆ行列計算部１１４は、例えば、式（１）〜（４）を用いて、１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路のＦ行列であるＦｔを求める。
【００８４】
インピーダンス計算部１１５は、ステップＳ４で計算されたＦｔ（１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路のＦ行列）を用いて、１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスＺａを求める計算処理を行う（ステップＳ５）。ステップＳ５において、インピーダンス計算部１１５は、式（５）〜（８）を用いて、１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスＺａを求める。
【００８５】
整合回路計算部１１６は、ステップＳ５で計算された１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスＺａに基づいて、１．５ＧＨｚを動作周波数とするアンテナ５０にインピーダンスが整合する整合回路の回路構成及び回路素子値を求める計算処理を行う（ステップＳ６）。
【００８６】
主制御部１１１は、ステップＳ６で求められた回路構成及び回路素子値をディスプレイ２２に表示する（ステップＳ７）。ステップＳ６で求められた回路構成及び回路素子値の組み合わせが複数ある場合には、主制御部１１１は、整合回路５１と同一の回路構成を含む組み合わせのデータを優先的に表示する。優先的に表示する方法としては、順位を設け、整合回路５１と同一の回路構成を含む組み合わせのデータを１位に表示するか、又は、整合回路５１と同一の回路構成を含む組み合わせのデータのみを表示する方法等がある。
【００８７】
以上、実施の形態によれば、アンテナ５０に接続されてインピーダンスが整合している整合回路５１とはミラー対称性を有する回路構成を備え、各回路素子値の符号を負に反転させた回路素子を有する１．２ＧＨｚ用の整合回路５２を生成し、１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路５２Ｍを表すＦ行列であるＦｔを求める。そして、Ｆｔを用いて、１．５ＧＨｚにおけるアンテナ５０及び整合回路５１の合成インピーダンスＺａｍを求め、さらに１．５ＧＨｚにおけるアンテナ５０のインピーダンスＺａを求める。
【００８８】
このため、非常に簡単な処理で１．５ＧＨｚにおけるアンテナ５０のインピーダンスＺａを求めることができる。そして、このような処理は、コンピュータがプログラムを実行することで実現可能である。
【００８９】
したがって、インピーダンスを容易に計算できるインピーダンス計算プログラムを提供することができる。
【００９０】
ここで、比較用に、回路方程式を立てることによって１．５ＧＨｚを動作周波数とするアンテナ５０にインピーダンスが整合する整合回路の回路構成及び回路素子値を求める手法について説明する。
【００９１】
図１４は、アンテナ５０に接続される比較用の整合回路６０を示す図である。整合回路６０の回路構成は、上述した整合回路５１と同様であり、抵抗器５１Ｒ１に相当する抵抗器の値をＲｐ１、インダクタ５１Ｌ１に相当するインダクタの値をＬｐ１とし、抵抗器５１Ｒ２に相当する抵抗器の値をＲｓ１、インダクタ５１Ｌ２に相当するインダクタの値をＬｓ１とする。なお、ωは角周波数である。
【００９２】
アンテナ５０の１．５ＧＨｚにおける未知のインピーダンスをＺａ１、整合回路６０の端子６１Ｂから見た１．５ＧＨｚにおける既知のインピーダンスをＺａｍ１とすると、Ｚａｍ１は次式（９）で表すことができる。
【００９３】
【数９】
2020197941.tif 000011
【００９４】
式（９）を順次変形して行くと、式（１０）、式（１１）、式（１２）が得られる。
【００９５】
【数１０】
2020197941.tif 000012
【００９６】
【数１１】
2020197941.tif 000013
【００９７】
【数１２】
2020197941.tif 000014
【００９８】
アンテナ５０のインピーダンスＺａ１は、式（１２）のように表されるが、整合回路６０の回路構成が変われば式（９）〜（１２）を変更する必要があり、プログラムで自動的に計算処理を実現するのは困難である。また、回路構成がさらに複雑になると、プログラムを組んで計算すること自体が難しくなる。
【００９９】
これに対して、実施の形態のインピーダンス計算プログラムは、整合回路５１の回路構成及び回路素子値を用いて、上述したステップＳ１〜Ｓ６の処理を行うことにより、１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスＺａを簡単に求めることができる。
【０１００】
また、さらにステップＳ７で１．５ＧＨｚを動作周波数とするアンテナ５０にインピーダンスが整合する整合回路の回路構成及び回路素子値を求めることができる。
【０１０１】
したがって、インピーダンスを容易に計算できるインピーダンス計算プログラムを提供することができる。
【０１０２】
また、インピーダンス計算プログラムを利用して、変更後の周波数におけるインピーダンスと、変更後の動作周波数でアンテナ５０にインピーダンスが整合する整合回路の回路構成及び回路素子値とを求めれば、従来に比べて非常に短時間で変更後の動作周波数で動作するアンテナ５０及び整合回路５１を作製することができる。
【０１０３】
例えば、従来は、次の（１）〜（６）のような作業を行って動作周波数を変更したアンテナ５０及び回路素子５３（図１０参照）を含む回路を作製していた。（１）アンテナ５０から１．２ＧＨｚ用の整合回路５１（図４参照）を取り外すのに１０分、（２）整合回路５１の回路素子を取り外した箇所を短絡する０Ωの回路素子を実装するのに１５分、（３）アンテナ５０単独のインピーダンスを測定するのに１０分、（４）１．５ＧＨｚ用の整合回路５３の回路構成及び回路素子値を計算するのに１０分、（５）０Ωの回路素子（（２）で実装した回路素子）を取り外すのに１０分、（６）１．５ＧＨｚ用の整合回路５３の回路構成及び回路素子を実装するのに１５分掛かっていた。（１）、（２）、（５）、（６）は手作業であり、（１）〜（６）の合計作業時間は７０分である。
【０１０４】
実施の形態のインピーダンス計算プログラムでは、（２）、（３）、（５）の作業が不要になるため、３５分に短縮することができる。
【０１０５】
したがって、動作周波数を変更したアンテナ５０及び回路素子５１を含む回路を短時間で作製することができる。
【０１０６】
なお、以上では、アンテナ５０のインピーダンスＺａを求める形態について説明したが、アンテナ５０以外の２端子型の高周波部品のインピーダンスを求めることも可能である。例えば、終端回路、又は、インピーダンスを調整する回路等の高周波部品の未知のインピーダンスを求めてもよい。
【０１０７】
また、以上では、整合回路５１のＦ行列の逆行列として求まるＦ行列によって表される整合回路５２を求める形態について説明した。ここで、Ｆ行列は、Ｙ行列（アドミタンス行列）及びＺ行列（インピーダンス行列）に変換可能である。
【０１０８】
このため、整合回路５１のＦ行列の逆行列として求まるＦ行列によって表される整合回路５２を求めることは、整合回路５１のＹ行列の逆行列として求まるＹ行列によって表される整合回路５２を求めることと等価的に扱うことができる。また、整合回路５１のＦ行列の逆行列として求まるＦ行列によって表される整合回路５２を求めることは、整合回路５１のＺ行列の逆行列として求まるＺ行列によって表される整合回路５２を求めることと等価的に扱うことができる。
【０１０９】
また、以上では、Ｆ行列計算部１１４が整合回路生成部１１３によって生成された１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路のＦ行列を求める計算処理を行う形態について説明した。Ｆ行列は、Ｙ行列（アドミタンス行列）及びＺ行列（インピーダンス行列）に変換可能である。
【０１１０】
このため、整合回路生成部１１３によって生成された１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路のＹ行列を求めてもよいし、整合回路生成部１１３によって生成された１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路のＺ行列を求めてもよい。
【０１１１】
そして、インピーダンス計算部１１５は、１．２ＧＨｚ用の整合回路５２を１．５ＧＨｚ用に換算した整合回路のＹ行列又はＺ行列を用いて、１．５ＧＨｚにおけるアンテナ５０の単独のインピーダンスＺａを求めてもよい。
【０１１２】
最後に、インピーダンス計算装置１００の入力画面の一例について説明する。図１５は、インピーダンス計算装置１００の入力画面２３Ａの一例を示す図である。このような画面は、ディスプレイ２２（図１）に表示される。
【０１１３】
アンテナ５０及びポート５５の間の線路と、グランドに分岐する線路とには、抵抗器（白抜きの四角い記号）、インダクタ（黒塗り潰しの四角い記号）、及びキャパシタ（キャパシタの記号）の直列回路が設けられており、抵抗値（Ω）、インダクタンス（ｎＨ）、又はキャパシタンス（ｐＦ）の具体的な値を入力することができる。また、抵抗値（Ω）、インダクタンス（ｎＨ）、又はキャパシタンス（ｐＦ）を０に設定するとショート（短絡）、−１に設定するとオープン（開放）に設定することができる。
【０１１４】
また、「入力ファイル」の欄と、整合させたい周波数を入力する「整合周波数」（ＭＨｚ）の欄とが設けられている。
【０１１５】
インピーダンス計算装置１００の利用者が整合回路５１の設計時に作成される回路構成及び回路素子値を表すデータのファイル名を「入力ファイル」の欄に入力するとともに、「整合周波数」（ＭＨｚ）の欄に変更後の動作周波数（例えば、１．５ＧＨｚ）を入力する。この結果、インピーダンス計算装置１００の回路構成取得部１１２は、図１３に示すステップＳ１においてメモリ１１７から整合回路５１の回路構成と回路素子値を取得する。また、主制御部１１１は、変更後の動作周波数を取得する。
【０１１６】
また、図１３に示すステップＳ１において回路構成取得部１１２がメモリ１１７から整合回路５１の回路構成と回路素子値を取得する代わりに、このような入力画面を通じて利用者によって入力される整合回路５１の回路構成と回路素子値を取得してもよい。具体的には、利用者によって図４に示す整合回路５１の通りに入力される抵抗器、インダクタ、及びキャパシタの直列回路における各値を整合回路５１の回路構成と回路素子値として取得してもよい。
【０１１７】
図１６は、整合回路とＳ１１パラメータの計算結果を示す図である。利用者が入力画面を通じて指定した条件に合致する整合回路の回路構成及び回路素子値と、Ｓ１１パラメータとが図１６に示すように表示される。このようなＳ１１パラメータの計算は、例えば、整合回路計算部１１６が行えばよい。
【０１１８】
以上、本発明の例示的な実施の形態のインピーダンス計算プログラムについて説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【０１１９】
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）
第１ポートに接続される高周波部品と第１周波数でインピーダンスが整合する第１整合回路の第２ポートに、自己の第１ポートを接続すると、前記第１周波数において前記第１整合回路のインピーダンスを相殺するインピーダンスを有する仮想的な第２整合回路を求めることと、
前記求めた第２整合回路に基づいて、前記第２整合回路の第２周波数における伝送行列、アドミタンス行列、又はインピーダンス行列を求めることと、
前記第２整合回路の前記第２周波数における伝送行列、アドミタンス行列、又はインピーダンス行列と、前記高周波部品及び前記第１整合回路の前記第２周波数における合成インピーダンスとに基づいて、前記第２周波数における前記高周波部品のインピーダンスを求めることと
を含む処理をコンピュータに実行させる、インピーダンス計算プログラム。
（付記２）
前記高周波部品のインピーダンスを求めることは、前記第２整合回路の前記第２周波数における伝送行列、アドミタンス行列、又はインピーダンス行列と、前記高周波部品及び前記第１整合回路の前記第２周波数における合成インピーダンスとに基づいて、前記第２整合回路の第２ポートから見た前記第２周波数における前記高周波部品のインピーダンスを求めることである、付記１記載のインピーダンス計算プログラム。
（付記３）
前記第２整合回路は、前記第１整合回路の前記第１周波数における第１伝送行列、第１アドミタンス行列、又は第１インピーダンス行列の逆行列になる第２伝送行列、第２アドミタンス行列、又は第２インピーダンス行列を有する整合回路である、付記１又は２記載のインピーダンス計算プログラム。
（付記４）
前記第２整合回路の第１ポートから第２ポートを見た回路構成は、前記第１整合回路の第２ポートから第１ポートを見た回路構成に対してミラー対称性を有する回路構成であり、
前記第２整合回路に含まれる１又は複数の第２素子の前記第１周波数におけるインピーダンスは、前記第１整合回路に含まれる１又は複数の第１素子の前記第１周波数におけるインピーダンスの符号を逆にした値を有する、付記１乃至３のいずれか一項記載のインピーダンス計算プログラム。
（付記５）
前記第２周波数における前記高周波部品のインピーダンスに基づいて、前記第２周波数において前記高周波部品に整合するインピーダンスを有する整合回路を求めることをさらに含む処理を前記コンピュータに実行させる、付記１乃至４のいずれか一項記載のインピーダンス計算プログラム。
（付記６）
前記第１整合回路に含まれる１又は複数の第１素子のインピーダンスの符号は正であり、前記第２整合回路に含まれる１又は複数の第２素子のインピーダンスの符号は負である、付記４記載のインピーダンス計算プログラム。
（付記７）
前記第１整合回路及び前記第２整合回路は、二端子対回路である、付記１乃至６のいずれか一項記載のインピーダンス計算プログラム。
（付記８）
前記高周波部品は、二端子型である、付記１乃至６のいずれか一項記載のインピーダンス計算プログラム。
【符号の説明】
【０１２０】
１００  インピーダンス計算装置
１１０  制御装置
１１１  主制御部
１１２  回路構成取得部
１１３  整合回路生成部
１１４  Ｆ行列計算部
１１５  インピーダンス計算部
１１６  整合回路計算部
１１７  メモリ
【図１】
2020197941.tif 000015
【図２】
2020197941.tif 000016
【図３】
2020197941.tif 000017
【図４】
2020197941.tif 000018
【図５】
2020197941.tif 000019
【図６】
2020197941.tif 000020
【図７】
2020197941.tif 000021
【図８】
2020197941.tif 000022
【図９】
2020197941.tif 000023
【図１０】
2020197941.tif 000024
【図１１】
2020197941.tif 000025
【図１２】
2020197941.tif 000026
【図１３】
2020197941.tif 000027
【図１４】
2020197941.tif 000028
【図１５】
2020197941.tif 000029
【図１６】
2020197941.tif 000030