(57)【要約】【課題】フライングキャパシタを有するマルチレベルインバータを備えた電力変換装置において、零相電圧を切り替える際に適用するデッドタイム補償法を提供する。【解決手段】ピーク検出部２５は、キャリア三角波の最大値のピーク時点と最小値のピーク時点を検出する。補正零相電圧指令値生成部２６は、零相電圧指令値Ｖ０＊の増加を最大値のピーク時点とし、零相電圧指令値Ｖ０＊の減少を最小値のピーク時点とし、補正零相電圧指令値Ｖ０＊’として出力する。デッドタイム補償値算出部２７は、補正零相電圧指令値Ｖ０＊’の切替時点から所定時間に渡り、インバータ出力電流検出値ｉｏの符号に応じたデッドタイム補償値を算出する。ＰＷＭ変調器ＰＷＭ１，ＰＷＭ２は、電圧指令値Ｖ＊に補正零相電圧指令値Ｖ０＊’およびデッドタイム補償値Ｃｄｔｃを重畳した値と、キャリア三角波と、の比較によるＰＷＭ制御を行う。【選択図】図１
2020137307.tif 000002
【特許請求の範囲】
【請求項１】
フライングキャパシタを有するマルチレベルインバータを備えた電力変換装置であって、
キャリア三角波の最大値のピーク時点と最小値のピーク時点を検出するピーク検出部と、
零相電圧指令値の増加を前記最大値のピーク時点とし、前記零相電圧指令値の減少を前記最小値のピーク時点とし、補正零相電圧指令値として出力する補正零相電圧指令値生成部と、
前記補正零相電圧指令値の切替時点から所定時間に渡り、前記補正零相電圧指令値の切替時点におけるインバータ出力電流検出値の符号に応じたデッドタイム補償値を算出するデッドタイム補償値算出部と、
電圧指令値に前記補正零相電圧指令値および前記デッドタイム補償値を重畳した値と、前記キャリア三角波と、の比較によるＰＷＭ制御を行うＰＷＭ変調器と、
を備えたことを特徴とする電力変換装置。
【請求項２】
フライングキャパシタを有するマルチレベルインバータを備えた電力変換装置であって、
キャリア三角波の最大値のピーク時点と最小値のピーク時点を検出するピーク検出部と、
零相電圧指令値の増加を前記最大値のピーク時点とし、前記零相電圧指令値の減少を前記最小値のピーク時点とし、補正零相電圧指令値として出力する補正零相電圧指令値生成部と、
前記補正零相電圧指令値を前記キャリア三角波の１周期分遅延させるバッファと、
前記キャリア三角波の１周期分遅延させた補正零相電圧指令値の切替前から所定時間に渡り、前記補正零相電圧指令値の切替時点でのインバータ出力電流検出値の符号に応じたデッドタイム補償値を算出するデッドタイム補償値算出部と、
電圧指令値に前記キャリア三角波の１周期分遅延させた補正零相電圧指令値および前記デッドタイム補償値を重畳した値と、前記キャリア三角波と、の比較によるＰＷＭ制御を行うＰＷＭ変調器と、
を備えたことを特徴とする電力変換装置。
【請求項３】
フライングキャパシタを有するマルチレベルインバータのユニットを複数台並列接続し、各ユニットのゲートタイミングをずらしたインターリーブ駆動を行う電力変換装置であって、
最も位相の遅れたキャリア三角波の最大値のピーク時点と最小値のピーク時点を検出するピーク検出部と、
零相電圧指令値の増加を前記最大値のピーク時点とし、前記零相電圧指令値の減少を前記最小値のピーク時点をとし、補正零相電圧指令値として出力する補正零相電圧指令値生成部と、
前記補正零相電圧指令値の切替時点から所定時間に渡り、前記補正零相電圧指令値の切替時点でのインバータ出力電流検出値の符号に応じたデッドタイム補償値を算出するデッドタイム補償値算出部と、
電圧指令値に前記補正零相電圧指令値および前記デッドタイム補償値を重畳した値と、前記キャリア三角波と、の比較によるＰＷＭ制御を行うＰＷＭ変調器と、
を備えたことを特徴とする電力変換装置。
【請求項４】
フライングキャパシタを有するマルチレベルインバータのユニットを複数台並列接続し、各ユニットのゲートタイミングをずらしたインターリーブ駆動を行う電力変換装置であって、
最も位相の遅れたキャリア三角波の最大値のピーク時点と最小値のピーク時点を検出するピーク検出部と、
零相電圧指令値の増加を前記最大値のピーク時点とし、前記零相電圧指令値の減少を前記最小値のピーク時点をとし、補正零相電圧指令値として出力する補正零相電圧指令値生成部と、
前記補正零相電圧指令値を前記キャリア三角波の１周期分遅延させるバッファと、
前記キャリア三角波の１周期分遅延させた補正零相電圧指令値の切替前から所定時間に渡り、前記補正零相電圧指令値の切替時点でのインバータ出力電流検出値の符号に応じたデッドタイム補償値を算出するデッドタイム補償値算出部と、
電圧指令値に前記キャリア三角波の１周期分遅延させた補正零相電圧指令値および前記デッドタイム補償値を重畳した値と、前記キャリア三角波と、の比較によるＰＷＭ制御を行うＰＷＭ変調器と、
を備えたことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フライングキャパシタを有するマルチレベルインバータを備えた電力変換装置において、零相電圧を切り替える際に生じる電流リプルを低減するためのデッドタイム補償に関する。 
【背景技術】
【０００２】
図１０に３レベルインバータの構成例を示す。図１０（ａ）はＴ型，図１０（ｂ）はＮＰＣ型、図１０（ｃ）はフライングキャパシタを有するＦＣ型である。３レベルインバータは２レベルインバータに比べ出力電圧リプルが半分である。また、遮断電圧も半分であるためスイッチング素子のスイッチング損失が減少し、スイッチング周波数を上げやすくなる。この特長は、低リプルが要求される高品質電源に適している。
【０００３】
しかし、３レベルインバータには低電圧出力時にリプルが悪化するという問題がある。図１１に示すように、３レベルインバータではキャリア三角波を２つ用いてＰＷＭ変調を行う。このＰＷＭ変調後は、スイッチング素子の保護のためデッドタイムと最小パルス幅の付加が行われる。
【０００４】
その結果、キャリア三角波の頂点付近では実際に出力される電圧のパルス幅が制限される。図１１の斜線部において電圧指令値を変化させても実際に出力される電圧パルス幅は変化しないため制御不能に陥り、結果として出力電圧や出力電流に大きなリプルが重畳してしまう。
【０００５】
特許文献１では、対策として零相電圧を重畳し図１１の斜線部（禁止帯）を使用しない方法が開示されている。ただし、図１０（ａ）のＴ型や図１０（ｂ）のＮＰＣ型の構成においては、特許文献２に開示されているように零相電圧と中性点電位には密接な関係があり、重畳する零相電圧を不用意に変更すると中性点電位が不安定になるという問題がある。
【０００６】
図１０（ｃ）のＦＣ型において、フライングキャパシタＦＣの電位制御は特許文献３の表２の関係および図２のブロックを用いて行われる。特許文献３より、フライングキャパシタＦＣの電位はスイッチングパターンと出力電流の向きに依存し零相電圧には依存しないため、零相電圧を自由に重畳することができる。ここでは、ＦＣ型マルチレベルインバータに零相電圧を重畳することを検討する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１７−１３５７６４号公報
【特許文献２】特開２０１３−２５５３１７号公報
【特許文献３】特開２０１８−１２９９６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
重畳する零相電圧を切り替える際、出力電圧や出力電流にリプルが発生してしまう。図１１に零相電圧を切り替えた際のＰＷＭ波形を示す。一般的に、電流や電圧の検出や電圧指令値の演算および更新は、スイッチングが行われず検出信号にスイッチングノイズが重畳する心配のないキャリア三角波の頂点にて行われる。
【０００９】
図１１（ａ）は、キャリア三角波の山（最大値）で零相電圧を増加、キャリア三角波の谷（最小値）で零相電圧を減少させた場合の波形である。図１１（ａ）に示すように、零相電圧の切り替え時以外はキャリア三角波１周期あたりのスイッチング回数は４回であるが、零相電圧切り替えの瞬間を含むキャリア三角波１周期あたりのスイッチング回数は５回に増加する。この切替時のキャリア周期のみ、他のキャリア周期に比べてデッドタイムが１回多く挿入される。デッドタイム中は出力電流とは逆向きの電圧が発生するため、出力電流が零に近づく。次のキャリア周期ではスイッチング回数が元に戻り、想定通りの電圧が出力される。この動作によりリプルが発生する。
【００１０】
図１１（ｂ）は零相電圧切り替えのタイミングを変更し、キャリア三角波の谷（最小値）で零相電圧を増加、キャリア三角波の山（最大値）で零相電圧を減少させた場合の波形である。ノイズなどによるキャリア三角波と電圧指令値との交点の異常増加が原因となる過剰スイッチング損失によるスイッチング素子破壊を防ぐ目的で、キャリア三角波の傾きがプラスの時は、電圧指令値の傾きはキャリア三角波の傾き以下となるよう制限される。キャリア三角波の傾きがマイナスの時は、電圧指令値の傾きはキャリア三角波の傾き以上となるよう制限される。
【００１１】
このとき、図１１（ｂ）に示すように、零相電圧の切り替え時以外はキャリア三角波１周期あたりのスイッチング回数は４回であるが、零相電圧の切り替えの瞬間を含むキャリア三角波１周期あたりのスイッチング回数は３回に減少する。これにより、スイッチング損失が減少するというメリットが得られる。その反面、制御系がシステムに介入できる頻度が減少するため、出力電圧や出力電流のリプルが増加してしまう。
【００１２】
また、Ｖ相（−Ｖ＊＋Ｖ０＊側）は零電圧を出力する期間が長くなり、キャリア１周期を超えてしまう。この期間において出力電流はフライングキャパシタＦＣを通過し続けるため、フライングキャパシタＦＣの電圧が大きく変動するという問題も発生する。フライングキャパシタＦＣの電圧の変動は、出力電圧や出力電流のリプル増加の原因となる。変動を低減するためには、インバータ出力端に接続するフィルタのリアクトルやコンデンサを大型化する必要があり、装置コスト・容積・重量増加の他、応答速度が低下してしまう。
【００１３】
以上示したようなことから、フライングキャパシタを有するマルチレベルインバータを備えた電力変換装置において、零相電圧を切り替える際に適用するデッドタイム補償法を提供することが課題となる。
【課題を解決するための手段】
【００１４】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、フライングキャパシタを有するマルチレベルインバータを備えた電力変換装置であって、キャリア三角波の最大値のピーク時点と最小値のピーク時点を検出するピーク検出部と、零相電圧指令値の増加を前記最大値のピーク時点とし、前記零相電圧指令値の減少を前記最小値のピーク時点とし、補正零相電圧指令値として出力する補正零相電圧指令値生成部と、前記補正零相電圧指令値の切替時点から所定時間に渡り、前記補正零相電圧指令値の切替時点におけるインバータ出力電流検出値の符号に応じたデッドタイム補償値を算出するデッドタイム補償値算出部と、電圧指令値に前記補正零相電圧指令値および前記デッドタイム補償値を重畳した値と、前記キャリア三角波と、の比較によるＰＷＭ制御を行うＰＷＭ変調器と、を備えたことを特徴とする。
【００１５】
また、他の態様として、フライングキャパシタを有するマルチレベルインバータを備えた電力変換装置であって、キャリア三角波の最大値のピーク時点と最小値のピーク時点を検出するピーク検出部と、零相電圧指令値の増加を前記最大値のピーク時点とし、前記零相電圧指令値の減少を前記最小値のピーク時点とし、補正零相電圧指令値として出力する補正零相電圧指令値生成部と、前記補正零相電圧指令値を前記キャリア三角波の１周期分遅延させるバッファと、前記キャリア三角波の１周期分遅延させた補正零相電圧指令値の切替前から所定時間に渡り、前記補正零相電圧指令値の切替時点でのインバータ出力電流検出値の符号に応じたデッドタイム補償値を算出するデッドタイム補償値算出部と、電圧指令値に前記キャリア三角波の１周期分遅延させた補正零相電圧指令値および前記デッドタイム補償値を重畳した値と、前記キャリア三角波と、の比較によるＰＷＭ制御を行うＰＷＭ変調器と、を備えたことを特徴とする。
【００１６】
また、他の態様として、フライングキャパシタを有するマルチレベルインバータのユニットを複数台並列接続し、各ユニットのゲートタイミングをずらしたインターリーブ駆動を行う電力変換装置であって、最も位相の遅れたキャリア三角波の最大値のピーク時点と最小値のピーク時点を検出するピーク検出部と、零相電圧指令値の増加を前記最大値のピーク時点とし、前記零相電圧指令値の減少を前記最小値のピーク時点をとし、補正零相電圧指令値として出力する補正零相電圧指令値生成部と、前記補正零相電圧指令値の切替時点から所定時間に渡り、前記補正零相電圧指令値の切替時点でのインバータ出力電流検出値の符号に応じたデッドタイム補償値を算出するデッドタイム補償値算出部と、電圧指令値に前記補正零相電圧指令値および前記デッドタイム補償値を重畳した値と、前記キャリア三角波と、の比較によるＰＷＭ制御を行うＰＷＭ変調器と、を備えたことを特徴とする。
【００１７】
また、他の態様として、フライングキャパシタを有するマルチレベルインバータのユニットを複数台並列接続し、各ユニットのゲートタイミングをずらしたインターリーブ駆動を行う電力変換装置であって、最も位相の遅れたキャリア三角波の最大値のピーク時点と最小値のピーク時点を検出するピーク検出部と、零相電圧指令値の増加を前記最大値のピーク時点とし、前記零相電圧指令値の減少を前記最小値のピーク時点をとし、補正零相電圧指令値として出力する補正零相電圧指令値生成部と、前記補正零相電圧指令値を前記キャリア三角波の１周期分遅延させるバッファと、前記キャリア三角波の１周期分遅延させた補正零相電圧指令値の切替前から所定時間に渡り、前記補正零相電圧指令値の切替時点でのインバータ出力電流検出値の符号に応じたデッドタイム補償値を算出するデッドタイム補償値算出部と、電圧指令値に前記キャリア三角波の１周期分遅延させた補正零相電圧指令値および前記デッドタイム補償値を重畳した値と、前記キャリア三角波と、の比較によるＰＷＭ制御を行うＰＷＭ変調器と、を備えたことを特徴とする。
【発明の効果】
【００１８】
本発明によれば、フライングキャパシタを有するマルチレベルインバータを備えた電力変換装置において、零相電圧を切り替える際に適用するデッドタイム補償法を提供することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】実施形態１における制御ブロックを示す概略図。
【図２】実施形態１におけるＰＷＭ波形を示すタイムチャート。
【図３】実施形態２における制御ブロックを示す概略図。
【図４】実施形態２におけるＰＷＭ波形を示すタイムチャート。
【図５】実施形態３，４の主回路構成を示す概略図。
【図６】実施形態３における制御ブロックを示す概略図。
【図７】実施形態３におけるＰＷＭ波形を示すタイムチャート。
【図８】実施形態４における制御ブロックを示す概略図。
【図９】実施形態４におけるＰＷＭ波形を示すタイムチャート。
【図１０】３レベルインバータの構成例を示す概略図。
【図１１】従来の３レベルインバータに零相電圧を重畳した場合のＰＷＭ波形を示すタイムチャート。
【発明を実施するための形態】
【００２０】
以下、本願発明におけるフライングキャパシタを有するマルチレベルインバータを適用した電力変換装置の実施形態１〜４を図１〜図１０に基づいて詳述する。
【００２１】
［実施形態１］
本実施形態１は、単相ＦＣ型３レベルインバータを例として説明する。まず、図１０（ｃ）に基づいて、単相ＦＣ型３レベルインバータの主回路構成を説明する。
【００２２】
直流電圧源ＤＣの正極と負極との間には第１〜第４スイッチング素子Ｕａ〜Ｕｄが直列接続される。第１，第２スイッチング素子Ｕａ，Ｕｂの接続点と第３，第４スイッチング素子Ｕｃ，Ｕｄの接続点との間には第１フライングキャパシタＦＣ１が接続される。第２，第３スイッチング素子Ｕｂ，Ｕｃの接続点が出力端子となる。この出力端子のインバータ出力電流検出値ｉｏは、電流検出器により検出される。
【００２３】
同様に、直流電圧源ＤＣの正極と負極との間には第１〜第４スイッチング素子Ｖａ〜Ｖｄが直列接続される。第１，第２スイッチング素子Ｖａ，Ｖｂの接続点と第３，第４スイッチング素子Ｖｃ，Ｖｄの接続点との間には第２フライングキャパシタＦＣ２が接続される。第２，第３スイッチング素子Ｕｂ，Ｕｃの接続点が出力端子となる。
【００２４】
図１に本実施形態１における制御ブロックを示す。以下、図１に基づいて、本実施形態１の制御ブロックを説明する。図１における電圧指令値Ｖ＊は、例えば固定値で与えられる他、電流制御や電圧制御の出力として与えられる。
【００２５】
ピーク検出部２５は、バッファ２と、減算器３と、比較器４と、バッファ５と、ＡＮＤ素子６，７と、を備える。
【００２６】
バッファ２は、キャリア三角波を１演算時間遅延させる。減算器３は、キャリア三角波の現在の値から１演算時間前の値を減算し、キャリア三角波の微分を出力する。比較器４は、キャリア三角波の微分がプラスならば１を出力する。バッファ５は、比較器４の出力を１演算時間遅延させる。
【００２７】
ＡＮＤ素子６は、キャリア三角波の微分がマイナス、かつ、１演算時間前のキャリア三角波の微分がプラスならば１を出力する。このＡＮＤ素子６は、キャリア三角波の山（最大値のピーク時）において１を出力する。ＡＮＤ素子７は、キャリア三角波の微分がプラス、かつ、１演算時間前のキャリア三角波の微分がマイナスならば１を出力する。このＡＮＤ素子７は、キャリア三角波の谷（最小値のピーク時）において１を出力する。
【００２８】
零相電圧指令値Ｖ０＊は、例えば、電圧指令値Ｖ＊の絶対値があらかじめ設定した閾値よりも小さければ０．５、大きければ０など、図１１の斜線部（禁止帯）を避けるような値が設定される。
【００２９】
次に、補正零相電圧指令値生成部２６について説明する。補正零相電圧指令値生成部２６は、バッファ８と、減算器９と、比較器１０と、ＮＯＴ素子１１と、ＯＲ素子１２，１３と、ホールド器ｈｏｌｄ１，ｈｏｌｄ２と、を備える。
【００３０】
バッファ８は、零相電圧指令値Ｖ０＊を１演算時間遅延させる。減算器９は、零相電圧指令値Ｖ０＊の現在の値から１演算時間前の値を減算し、零相電圧指令値Ｖ０＊の微分を出力する。比較器１０は、零相電圧指令値Ｖ０＊の微分がマイナスならば１を出力する。ＮＯＴ素子１１は、比較器１０の出力を反転する。
【００３１】
ＯＲ素子１２は、ＡＮＤ素子６の出力、および、比較器１０の出力のうち少なくとも何れか一方が１の時１を出力する。すなわち、ＯＲ素子１２は、キャリア三角波の山の時（最大値のピーク時）、または、零相電圧指令値Ｖ０＊の微分がマイナスならば１を出力する。
【００３２】
ホールド器ｈｏｌｄ１は、ＯＲ素子１２の出力が１の場合（すなわち、キャリア三角波が最大値のピーク時、または、零相電圧指令値Ｖ０＊の微分がマイナスの場合）、入力の値（零相電圧指令値Ｖ０＊）を出力し、それ以外の場合は入力の値にかかわらず出力の値を一定に保つ。
【００３３】
ＯＲ素子１３は、ＡＮＤ素子７の出力、および、ＮＯＴ素子１１の出力のうち少なくとも何れか一方が１の時１を出力する。すなわち、ＯＲ素子１３は、キャリア三角波の谷の時（最小値のピーク時）、または、零相電圧指令値Ｖ０＊の微分がプラスならば１を出力する。
【００３４】
ホールド器ｈｏｌｄ２は、ＯＲ素子１３の出力が１の場合（すなわち、キャリア三角波が最小値のピーク時、または、零相電圧指令値Ｖ０＊の微分がプラスの場合）、入力の値（ホールド器ｈｏｌｄ１の出力）を出力し、それ以外では入力の値にかかわらず出力の値を一定に保つ。
【００３５】
上記のように、補正零相電圧指令値生成部２６を構成することにより、ホールド器ｈｏｌｄ２の出力である補正零相電圧指令値Ｖ０＊’は、キャリア三角波の最小値のピーク時点でのみ減少し、キャリア三角波の最大値のピーク時点でのみ増加する。それ以外の場合において、補正零相電圧指令値Ｖ０＊’は一定を保つ。
【００３６】
次に、デッドタイム補償値算出部２７について説明する。デッドタイム補償値算出部２７は、符号検出器１と、バッファ１４と、減算器１５と、比較器１６と、タイマｔｉｍｅｒと、スイッチ１７と、乗算器１８と、を有する。
【００３７】
バッファ１４は、補正零相電圧指令値Ｖ０＊’を１演算時間遅延させる。減算器１５は、補正零相電圧指令値Ｖ０＊’の現在の値から１演算時間前の値を減算し、補正零相電圧指令値Ｖ０＊’の微分を出力する。比較器１６は、補正零相電圧指令値Ｖ０＊’の微分が０でない場合、すなわち、補正零相電圧指令値Ｖ０＊’が変化したら１を出力する。
【００３８】
タイマｔｉｍｅｒは、比較器１６の出力が１ならば、所定時間１を出力し続ける。タイマｔｉｍｅｒに設定された所定時間は、キャリア半周期やキャリア１周期などが指定される。スイッチ１７は、タイマｔｉｍｅｒの出力が１ならばデッドタイム補償値Ｃｄｔｃを、タイマｔｉｍｅｒの出力が０ならば０を出力する。
【００３９】
符号検出器１は、インバータ出力電流検出値ｉｏがプラスならば１、マイナスならば−１、零ならば０を出力する。乗算器１８は、符号検出器１の出力とスイッチ１７の出力を掛け合わせる。乗算器１８の出力がデッドタイム補償値となる。
【００４０】
加算器１９は、電圧指令値Ｖ＊に乗算器１８の出力（デッドタイム補償値）を加算し、デッドタイム補償後の補正電圧指令値Ｖ＊’を出力する。加算器２０は、補正電圧指令値Ｖ＊’と補正零相電圧指令値Ｖ０＊’を加算する。減算器２１は、補正零相電圧指令値Ｖ０＊’から補正電圧指令値Ｖ＊’を減算する。
【００４１】
第１ＰＷＭ変調器ＰＷＭ１は、Ｖ＊’＋Ｖ０＊’に変化率制限を付与し、キャリア三角波と比較しデッドタイムを付与してゲート指令ＧＵを出力する。第２ＰＭＷ変調器ＰＷＭ２は、Ｖ０＊’−Ｖ＊’に変化率制限を付与し、キャリア三角波と比較しデッドタイムを付与してゲート指令ＧＶを出力する。ゲート指令ＧＵは、第１〜第４スイッチング素子Ｕａ〜Ｕｄのゲート指令となる。ゲート指令ＧＶは、第１〜第４スイッチング素子Ｖａ〜Ｖｄのゲート指令となる。
【００４２】
本実施形態１では、以下の（１），（２）の２つの動作を行う。
（１）零相電圧の増加はキャリア三角波の山（最大値）のタイミングに限定する。零相電圧の減少はキャリア三角波の谷（最小値）のタイミングに限定する。
（２）補正零相電圧指令値Ｖ０＊’が変化したら、タイマｔｉｍｅｒで指定した所定時間の間、インバータ出力電流検出値ｉｏの符号に応じて、電圧指令値Ｖ＊にデッドタイム補償値Ｃｄｔｃを加算または減算する。
【００４３】
図２に本実施形態１を適用したＰＷＭ波形を示す。この図２では、タイマｔｉｍｅｒの所定時間にはキャリア１周期を設定し、ｉｏ＞０を想定している。図１１（ａ）と比較すると、補正零相電圧指令値Ｖ０＊’が変化してからキャリア１周期の間、Ｖ＊’＋Ｖ０＊’（実線）と−Ｖ＊’＋Ｖ０＊’（破線）の間隔が広がる。
【００４４】
出力電圧はこの２本の線の差分となるので、一時的に出力電圧を増加し、零相電圧を重畳することによって増加したスイッチングのデッドタイムによる電圧低下を補償することができる。その結果、零に近づいた出力電流を速やかに元に戻すことができる。
【００４５】
ｉｏ＜０の場合、デッドタイム補償値Ｃｄｔｃは加算ではなく減算となり、Ｖ＊’＋Ｖ０＊’（実線）と−Ｖ＊’＋Ｖ０＊’（破線）の間隔が狭まり、一時的に出力電圧が低下し、デッドタイムによる電圧増加を打ち消す動作となる。
【００４６】
また、図１１（ｂ）のように、キャリア三角波の谷（最小値）で零相電圧を増加、キャリア三角波の山（最大値）で零相電圧を減少させた場合のように、零相電圧切替時にスイッチングが減少し、出力電圧や出力電流のリプルが増加することもない。また、零電圧を出力する期間が長くなり、フライングキャパシタＦＣの電圧が大きく変動し、出力電圧や出力電流のリプルが増加することもない。
【００４７】
以上示したように、本実施形態１によれば、単相ＦＣ型３レベルインバータにおいて零相電圧を切り替えた瞬間に生じる電流・電圧リプルを低減することができる。その結果、フィルタ回路に使用するリアクトル，コンデンサを小型にすることができ、コストや容積低減の他、応答速度を向上させることができ、低リプルを実現することができる。また、零相電圧切り替えのタイミングの固定化により、フライングキャパシタの電圧変動を低減することができ、フライングキャパシタの容積低減により、低コスト化・小型化が可能となる。
【００４８】
［実施形態２］
図３に本実施形態２の制御ブロックを示す。本実施形態２では、キャリア１周期とｎ演算時間が等しく、キャリア１周期間の演算回数がｎであることを想定している。以下、実施形態１との相違点を説明する。
【００４９】
ホールド器ｈｏｌｄ３は、インバータ出力電流検出値ｉｏの符号を入力し、ＯＲ素子１２の出力が１の場合（すなわち、キャリア三角波が最大値のピーク時、または、零相電圧指令値Ｖ０＊の微分がマイナスの場合）、入力の値（インバータ出力電流検出値ｉｏの符号）を出力し、それ以外の場合は入力の値にかかわらず出力の値を一定に保つ。
【００５０】
ホールド器ｈｏｌｄ４は、ホールド器ｈｏｌｄ３の出力を入力し、ＯＲ素子１３の出力が１の場合（すなわち、キャリア三角波が最小値のピーク時、または、零相電圧指令値Ｖ０＊の微分がプラスの場合）、入力の値（ホールド器ｈｏｌｄ３の出力）を出力し、それ以外では入力の値にかかわらず出力の値を一定に保つ。すなわち、ホールド器ｈｏｌｄ３の動作条件は、ホールド器ｈｏｌｄ１と同一であり、ホールド器ｈｏｌｄ４の動作条件はｈｏｌｄ２と同一である。よって、ホールド器ｈｏｌｄ４から出力される信号は、補正零相電圧指令値Ｖ０＊’の切替時点におけるインバータ出力電流検出値ｉｏの符号となる。
【００５１】
バッファ２２ａは、補正零相電圧指令値Ｖ０＊’が変化したことを検出する比較器１６の出力をｎ演算時間（キャリア１周期）遅延させる。タイマｔｉｍｅｒ２は、バッファ２２ａの出力が１ならば、所定時間１を出力し続ける。タイマｔｉｍｅｒ２の所定時間は、キャリア半周期やキャリア１周期などが指定される。スイッチ１７ａは、タイマｔｉｍｅｒ２の出力が１ならばデッドタイム補償値Ｃｄｔｃ２を出力し、タイマｔｉｍｅｒ２の出力が０ならば０を出力する。
【００５２】
バッファ２２ｂは、補正零相電圧指令値Ｖ０＊’が変化したことを検出する比較器１６の出力をｍ演算時間（キャリア半周期）遅延させる。ただし、０≦ｍ＜ｎである。タイマｔｉｍｅｒ１は、バッファ２２ｂの出力が１ならば、所定時間１を出力し続ける。タイマｔｉｍｅｒ１の所定時間は、キャリア半周期やキャリア１周期などが指定される。スイッチ１７ｂは、タイマｔｉｍｅｒ１の出力が１ならばデッドタイム補償値Ｃｄｔｃ１を出力し、タイマｔｉｍｅｒ１の出力が０ならば０を出力する。
【００５３】
乗算器１８ａは、ホールド器ｈｏｌｄ４の出力とスイッチ１７ａの出力を掛け合わせる。乗算器１８ｂは、ホールド器ｈｏｌｄ４の出力とスイッチ１７ｂの出力を掛け合わせる。乗算器１８ａ，１８ｂの出力がデッドタイム補償値となる。
【００５４】
加算器１９ａは、電圧指令値Ｖ＊と乗算器１８ｂの出力とを加算する。加算器１９ｂは、加算器１９ａの出力と乗算器１８ａの出力を加算し、補正電圧指令値Ｖ＊’を出力する。
【００５５】
バッファ２３は、補正零相電圧指令値Ｖ０＊’をｎ演算時間（キャリア１周期）遅延させる。加算器２０は、補正電圧指令値Ｖ＊’にバッファ２３の出力（ｎ演算時間前の補正零相電圧指令値Ｖ０＊’）を加算し、第１ＰＷＭ変調器ＰＷＭ１に出力する。減算器２１は、バッファ２３の出力（ｎ演算時間前の補正零相電圧指令値Ｖ０＊’）から補正電圧指令値Ｖ＊’を減算し、第２ＰＷＭ変調器ＰＷＭ２に出力する。
【００５６】
本実施形態２の動作は、実施形態１に対して以下が異なる。補正零相電圧指令値Ｖ０＊’の変化（切り替え）をキャリア三角波の１周期分遅らせる。キャリア三角波の１周期分遅らせた補正零相電圧指令値Ｖ０＊’の変化よりもｎ−ｍ演算時間前からタイマｔｉｍｅｒ１で指定した所定時間の間、電圧指令値Ｖ＊にデッドタイム補償値Ｃｄｔｃ１を加算または減算する。零相電圧指令値Ｖ０＊の変化からタイマｔｉｍｅｒ２で指定した所定時間の間、電圧指令値Ｖ＊にデッドタイム補償値Ｃｄｔｃ２を加算または減算する。デッドタイム補償値Ｃｄｔｃ１，Ｃｄｔｃ２を加算するか減算するかは、補正零相電圧指令値Ｖ０＊’が変化した瞬間のインバータ出力電流検出値ｉｏ、すわなち、実際に零相電圧を変化させるキャリア１周期前のインバータ出力電流検出値ｉｏより決定する。
【００５７】
図４に本実施形態２を適用したＰＷＭ波形を示す。この図４では、タイマｔｉｍｅｒ１，ｔｉｍｅｒ２の所定時間をキャリア半周期ｍ＝ｎ／２に設定し、ｉｏ＞０を想定している。図２と比較して零相電圧の変化がキャリア１周期遅れるが、零相電圧の変化よりもキャリア半周期前からデッドタイム補償を開始することができる。デッドタイムによる電圧低下に備えあらかじめ電圧補償を行うことで、電流・電圧リプルをより小さくすることができる。
【００５８】
なお、ｍ，デッドタイム補償値Ｃｄｔｃ１，Ｃｄｔｃ２，タイマｔｉｍｅｒ１，ｔｉｍｅｒ２の所定時間は、本実施形態２で説明したものに限定されるものではなく、値を変更し様々な補償波形を設定することができる。
【００５９】
以上示したように、本実施形態２によれば、実施形態１と同様の作用効果を奏する。また、本実施形態２は、零相電圧の切り替え前からデッドタイム補償を開始することにより、実施形態１に比べて電流・電圧リプルをより小さくすることができる。
【００６０】
［実施形態３］
図５に本実施形態３の主回路構成を示す。本実施形態３は、Ｕ相・Ｖ相ともに第１〜第３ユニットが並列接続されている。各ユニットはインターリーブ駆動される。
【００６１】
図５に示すように、Ｕ相の第１ユニットは、直流電圧源ＤＣの正極と負極との間に、第１〜第４スイッチング素子Ｕ１ａ〜Ｕ１ｄが直列接続される。第１，第２スイッチング素子Ｕ１ａ，Ｕ１ｂの接続点と第３，第４スイッチング素子Ｕ１ｃ，Ｕ１ｄの接続点との間には第１フライングキャパシタＦＣ１が接続される。第２，第３スイッチング素子Ｕ１ｂ，Ｕ１ｃの接続点がＵ相の第１ユニットの出力端子となる。
【００６２】
Ｕ相の第２，第３ユニット、および、Ｖ相の第１〜第３ユニットもＵ相の第１ユニットと同様に構成される。Ｕ相の第１〜第３ユニットの出力端子はそれぞれリアクトルＬの一端と接続される。それぞれのリアクトルＬの他端同士は接続される。Ｖ相の第１〜第３ユニットの出力端子もそれぞれリアクトルＬの一端と接続される。それぞれのリアクトルＬの他端同士は接続される。また、各リアクトルＬの他端のインバータ出力電流検出値ｉ１〜ｉ６は電流検出器により検出される。
【００６３】
図６に本実施形態３の制御ブロック構成を示す。本実施形態３は実施形態１に対して以下の点が異なる。
【００６４】
本実施形態３では、キャリア三角波を３本用意する。第２キャリアは第１キャリアに対して位相が６０ｄｅｇ遅れ、第３キャリアは第１キャリアに対して位相が１２０ｄｅｇ遅れる。ピーク検出部２５は、最も位相の遅れた第３キャリアを入力し、第３キャリアの最大値のピーク時点、および、最小値のピーク時点を検出する。
【００６５】
実施形態１では、デッドタイム補償値Ｃｄｔｃにインバータ出力電流検出値ｉｏの符号検出結果を乗算した。本実施形態３では、デッドタイム補償値Ｃｄｔｃに乗算する値はインバータ出力電流検出値ｉ１，ｉ２，ｉ６の符号検出結果を加算器２４で足し合わせたものである。
【００６６】
Ｖ＊’＋Ｖ０＊’と第１キャリアとの比較結果をＵ相の第１ユニットのゲート指令ＧＵ１とする。Ｖ＊’＋Ｖ０＊’と第２キャリアとの比較結果をＵ相の第２ユニットのゲート指令ＧＵ２とする。Ｖ＊’＋Ｖ０＊’と第３キャリアとの比較結果をＵ相の第３ユニットのゲート指令ＧＵ３とする。
【００６７】
−Ｖ＊’＋Ｖ０＊’と第１キャリアとの比較結果をＶ相の第１ユニットのゲート指令ＧＶ１とする。−Ｖ＊’＋Ｖ０＊’と第２キャリアとの比較結果をＶ相の第２ユニットのゲート指令ＧＶ２とする。−Ｖ＊’＋Ｖ０＊’と第３キャリアとの比較結果をＶ相の第３ユニットのゲート指令ＧＶ３とする。
【００６８】
本実施形態３は、ユニット並列・インターリーブ駆動を行う場合でも実施形態１と同等の効果を得ることができる。
【００６９】
零相電圧指令値Ｖ０＊の増加は最も位相遅れの大きなキャリア（第３キャリア）の山（最大値）のタイミングに限定する。零相電圧指令値Ｖ０＊の減少は最も位相遅れの大きな第３キャリアの谷（最小値）のタイミングに限定する。
【００７０】
補正零相電圧指令値Ｖ０＊’が変化したら、タイマｔｉｍｅｒで指定した所定時間の間、インバータ出力電流検出値ｉ１，ｉ２，ｉ６の符号に応じて電圧指令値Ｖ＊にデッドタイム補償値Ｃｄｔｃを加算または減算する。
【００７１】
図７に本実施形態３を適用したＰＷＭ波形を示す。図７では、ｉ１，ｉ２＞０，ｉ６＜０の場合を示している。すべてのキャリア三角波の傾きがマイナスとなる第３キャリアの最大値の時点で零相電圧を増加させることにより、またすべてのキャリア三角波の傾きがプラスとなる第３キャリアの最小値のタイミングで零相電圧を減少させることにより、キャリア１周期あたりのスイッチング回数の減少を防ぐ。
【００７２】
このとき、Ｖ＊’＋Ｖ０＊’は第１，第２キャリアと、−Ｖ＊’＋Ｖ０＊’は第３キャリアと交差し、電流ｉ１，ｉ２，ｉ６のスイッチングが行われる。そのため、第３キャリアの最大値（補正零相電圧指令値Ｖ０＊’の切替時点）におけるインバータ出力電流検出値ｉ１，ｉ２，ｉ６の符号を検出し、デッドタイム補償量を決定する。
【００７３】
図５では、インバータ出力電流検出値ｉ４，ｉ５，ｉ６の符号がインバータ出力電流検出値ｉ１，ｉ２，ｉ３の符号とは異なる。そのため、加算器２４では、インバータ出力電流検出値ｉ６のみ減算としている。
【００７４】
本実施形態３ではＵ相，Ｖ相ともに３つのユニットを並列接続した構成を例に説明した。並列数が異なる場合においても、以下の２点を確認すれば適用することができる。
（１）零相電圧の切り替えは最も位相遅れの大きなキャリア三角波の頂点（最大値、最小値）で行う。
（２）零相電圧を切り替えた時点においてスイッチングするインバータ出力電流検出値の符号を検出しデッドタイム補償量を決定する。
【００７５】
以上示したように、本実施形態３によれば、実施形態１と同様の作用効果を奏する。また、本実施形態３は、ユニット並列構成・インターリーブ駆動を行う単相ＦＣ型３レベルインバータに適用することができる。
【００７６】
［実施形態４］
本実施形態４の主回路構成は実施形態３と同じである。図８に本実施形態４の制御ブロック構成を示す。本実施形態４は実施形態２に対して以下の点が異なる。
【００７７】
キャリア三角波を３本用意する。第２キャリアは第１キャリアに対して位相が６０ｄｅｇ遅れ、第３キャリアは第１キャリアに対して位相が１２０ｄｅｇ遅れる。ピーク検出部２５は、最も位相の遅れた第３キャリアを入力し、第３キャリアの最大値のピーク時点、および、最小値のピーク時点を検出する。
【００７８】
デッドタイム補償値Ｃｄｔｃ１，Ｃｄｃ２に乗算する値はインバータ出力電流検出値ｉ１，ｉ２，ｉ６の符号検出結果を足し合わせたものとする。
【００７９】
Ｖ＊’＋Ｖ０＊’と第１キャリアとの比較結果をＵ相の第１ユニットのゲート指令ＧＵ１とする。Ｖ＊’＋Ｖ０＊’と第２キャリアとの比較結果をＵ相の第２ユニットのゲート指令ＧＵ２とする。Ｖ＊’＋Ｖ０＊’と第３キャリアとの比較結果をＵ相の第３ユニットのゲート指令ＧＵ３とする。
【００８０】
−Ｖ＊’＋Ｖ０＊’と第１キャリアとの比較結果をＶ相の第１ユニットのゲート指令ＧＶ１とする。−Ｖ＊’＋Ｖ０＊’と第２キャリアとの比較結果をＶ相の第２ユニットのゲート指令ＧＶ２とする。−Ｖ＊’＋Ｖ０＊’と第３キャリアとの比較結果をＶ相の第３ユニットのゲート指令ＧＶ３とする。
【００８１】
本実施形態４は、ユニット並列・インターリーブ駆動を行う場合でも実施形態２と同等の効果を得ることができる。
【００８２】
図９に本実施形態４を適用したＰＷＭ波形を示す。図９では、ｉ１，ｉ２＞０，ｉ６＜０の場合を示している。図７と比較して、零相電圧を切り替えるキャリア半周期前からあらかじめ電圧補償を行うことができる。
【００８３】
本実施形態４も実施形態２と同様に、ｍ，デッドタイム補償値Ｃｄｔｃ１，Ｃｄｔｃ２，タイマｔｉｍｅｒ１，ｔｉｍｅｒ２の所定時間を変更し、様々な補償波形を設定することができる。
【００８４】
以上示したように、本実施形態４は、ユニット並列構成・インターリーブ駆動を行う単相ＦＣ型３レベルインバータにおいて、実施形態２と同等の電流・電圧リプル低減効果を得ることができる。
【００８５】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【符号の説明】
【００８６】
１：符号検出器
２，５，８，１４，２２ａ，２２ｂ，２３：バッファ
３，９，１５，２１：減算器
４，１０，１６：比較器
６，７：ＡＮＤ素子
１１：ＮＯＴ素子
１２，１３：ＯＲ素子
１７，１７ａ，１７ｂ：スイッチ
１８，１８ａ，１８ｂ：乗算器
１９，１９ａ，１９ｂ，２０，２４：加算器
２５：ピーク検出部
２６：補正零相電圧指令値生成部
２７：デッドタイム補償値算出部
【図１】
2020137307.tif 000003
【図２】
2020137307.tif 000004
【図３】
2020137307.tif 000005
【図４】
2020137307.tif 000006
【図５】
2020137307.tif 000007
【図６】
2020137307.tif 000008
【図７】
2020137307.tif 000009
【図８】
2020137307.tif 000010
【図９】
2020137307.tif 000011
【図１０】
2020137307.tif 000012
【図１１】
2020137307.tif 000013