(57)【要約】      （修正有）【課題】メモリデバイスにおけるリフレッシュ管理を実行するための方法、関連するメモリデバイス及びそのコントローラを提供する。【解決手段】方法は、温度センサを介して検出されるメモリデバイスの温度を監視するステップと、温度に従って、記録された最高温度及び記録された最低温度を更新するステップと、記録された最高温度と記録された最低温度との差分値が所定の温度閾値よりも大きいかどうかをチェックするステップと、差分地が所定の温度閾値よりも大きいときは、メモリデバイスのリフレッシュをトリガするステップと、を含む。【選択図】図４
2020144974.tif 000002
【特許請求の範囲】
【請求項１】
メモリデバイス内のリフレッシュ管理を実行するための方法であって、該メモリデバイスは不揮発性（ＮＶ）メモリを含み、該ＮＶメモリは複数のＮＶメモリ素子を含み、当該方法は、
最高温度及び最低温度の両方の記録値を第１の所定値に初期化するステップと、
前記メモリデバイスの温度を監視するステップであって、該温度が温度センサを介して検出される、監視するステップと、
監視された前記温度に従って、記録された前記最高温度及び記録された前記最低温度を更新するステップと、
記録された前記最高温度と記録された前記最低温度との差分値が所定の温度閾値よりも大きいかどうかをチェックするステップと、
前記差分値が前記所定の温度閾値よりも大きいときに、前記メモリデバイスのリフレッシュをトリガするステップと、を含み、
前記メモリデバイスの以前のリフレッシュに関して、前記メモリデバイス内のコントローラが、前記温度の以前の値を前記第１の所定値として決定する、方法。
【請求項２】
前記以前の値は、前記以前のリフレッシュの第１の時点での前記温度の最新の値を表す、請求項１に記載の方法。
【請求項３】
前記メモリデバイスのリフレッシュをトリガするステップの後に、監視された温度が目標範囲内にあるかどうかをチェックするステップであって、該目標範囲とは所定の温度範囲である、チェックするステップと、
監視された前記温度が前記目標範囲内にあるときに、前記メモリデバイスのリフレッシュを実行するステップと、をさらに含む、請求項１に記載の方法。
【請求項４】
記録された前記最高温度と記録された前記最低温度の両方を第２の所定値にリセットするステップをさらに含み、該第２の所定値は前記目標範囲内にある、請求項３に記載の方法。
【請求項５】
前記メモリデバイスのリフレッシュに関して、前記コントローラは、前記温度の現在の値を前記第２の所定値として決定する、請求項４に記載の方法。
【請求項６】
前記現在の値は、前記メモリデバイスのリフレッシュの第２の時点での前記温度の最新の値を表し、前記第１の時点が、前記第２の時点よりも前である、請求項５に記載の方法。
【請求項７】
前記トリガの動作は、リフレッシュプロセスに入ることを表し、
当該方法は、
前記リフレッシュプロセス中に、記録された前記最高温度と記録された前記最低温度の両方をリセットするステップをさらに含む、請求項１に記載の方法。
【請求項８】
前記トリガの動作がリフレッシュプロセスに入ることを表し、
当該方法は、
前記リフレッシュプロセス後、直ちに、記録された前記最高温度と記録された前記最低温度の両方をリセットするステップをさらに含む、請求項１に記載の方法。
【請求項９】
メモリデバイスであって、
情報を記憶するようにアレンジされた不揮発性（ＮＶ）メモリであって、該ＮＶメモリは複数のＮＶメモリ素子を含む、ＮＶメモリと、
前記ＮＶメモリに結合されたコントローラであって、該コントローラは当該メモリデバイスの動作を制御するようにアレンジされた、コントローラと、を含み、
前記コントローラは、ホストデバイスが前記コントローラを介して前記ＮＶメモリにアクセスすることができるように、該ホストデバイスからの複数のホストコマンドに従って前記コントローラを制御するようにアレンジされた処理回路を含み、
前記コントローラは、最高温度及び最低温度の両方の記録値を第１の所定値に初期化し、
前記コントローラは、当該メモリデバイスの温度を監視し、該温度は、温度センサによって検出され、
前記コントローラは、監視された前記温度に基づいて、記録された前記最高温度及び記録された前記最低温度を更新し、
前記コントローラは、記録された前記最高温度と記録された前記最低温度との差分値が所定の温度閾値よりも大きいかどうかをチェックし、
前記差分値が所定の温度閾値よりも大きいときは、前記コントローラは、当該メモリデバイスのリフレッシュをトリガし、
前記メモリデバイスの以前のリフレッシュに関して、当該メモリデバイス内の前記コントローラが、前記温度の以前の値を前記第１の所定値として決定する、メモリデバイス。
【請求項１０】
前記以前の値は、前記以前のリフレッシュの第１の時点での前記温度の最新の値を表す、請求項９に記載のメモリデバイス。
【請求項１１】
前記メモリデバイスのリフレッシュをトリガした後に、前記コントローラは、監視された前記温度が目標範囲内にあるかどうかをチェックし、該目標範囲とは所定の温度範囲であり、監視された前記温度が前記目標範囲内にあるときに、前記コントローラは、前記メモリデバイスのリフレッシュを実行する、請求項９に記載のメモリデバイス。
【請求項１２】
前記コントローラは、記録された前記最高温度と記録された前記最低温度の両方を第２の所定値にリセットし、該第２の所定値は前記目標範囲内にある、請求項１１に記載のメモリデバイス。
【請求項１３】
前記メモリデバイスのリフレッシュに関して、前記コントローラが、前記温度の現在の値を前記第２の所定値として決定する、請求項１２に記載のメモリデバイス。
【請求項１４】
前記現在の値は、前記メモリデバイスのリフレッシュの第２の時点での前記温度の最新の値を表し、前記第１の時点が、前記第２の時点よりも前である、請求項１３に記載のメモリデバイス。
【請求項１５】
メモリデバイスのコントローラであって、該メモリデバイスは当該コントローラと不揮発性（ＮＶ）メモリとを含み、該ＮＶメモリは複数のＮＶメモリ素子を含み、当該コントローラは、
ホストデバイスが前記コントローラを介して前記ＮＶメモリにアクセスすることができるように、該ホストデバイスからの複数のホストコマンドに従って前記コントローラを制御するようにアレンジされた処理回路を含み、
前記コントローラは、最高温度及び最低温度の両方の記録値を第１の所定値に初期化し、
当該コントローラは、前記メモリデバイスの温度を監視し、前記温度は、温度センサを介して検出され、
当該コントローラは、監視された前記温度に基づいて、記録された前記最高温度及び記録された前記最低温度を更新し、
当該コントローラは、記録された前記最高温度と記録された前記最低温度との差分値が所定の温度閾値よりも大きいかどうかをチェックし、
前記差分値が前記所定の温度閾値よりも大きいときに、前記コントローラは前記メモリデバイスのリフレッシュをトリガし、
前記メモリデバイスの以前のリフレッシュに関して、前記メモリデバイス内の当該コントローラが、前記温度の以前の値を前記第１の所定値として決定する、コントローラ。
【請求項１６】
前記以前の値は、前記以前のリフレッシュの第１の時点での前記温度の最新の値を表す、請求項１５に記載のコントローラ。
【請求項１７】
前記メモリデバイスのリフレッシュをトリガした後に、当該コントローラが、監視された温度が目標範囲内にあるかどうかをチェックし、該目標範囲とは所定の温度範囲であり、監視された前記温度が前記目標範囲内にあるときに、当該コントローラが、前記メモリデバイスのリフレッシュを実行する、請求項１５に記載のコントローラ。
【請求項１８】
当該コントローラが、記録された前記最高温度と記録された前記最低温度の両方を第２の所定値にリセットし、該第２の所定値は前記目標範囲内にある、請求項１７に記載のコントローラ。
【請求項１９】
前記メモリデバイスのリフレッシュに関して、当該コントローラは、前記温度の現在の値を前記第２の所定値として決定する、請求項１８に記載のコントローラ。
【請求項２０】
前記現在の値は、前記メモリデバイスのリフレッシュの第２の時点での前記温度の最新の値を表し、前記第１の時点が、前記第２の時点よりも前である、請求項１９に記載のコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリのアクセスに関し、より詳細には、メモリデバイスにおけるリフレッシュ管理を実行するための方法、関連するメモリデバイス、及びそのコントローラに関連する。
【背景技術】
【０００２】
メモリ技術における発展により、ＳＤ／ＭＭＣ、ＣＦ、ＭＳ及びＸＤ仕様に準拠したメモリカード、ソリッドステートドライブ（ＳＳＤ）、ＵＦＳ又はＥＭＭＣ仕様に準拠した組み込みストレージデバイス等、ポータブルメモリデバイス（又は非ポータブルメモリデバイス）の幅広い用途が可能になっている。これらのポータブルメモリデバイスにおけるメモリのアクセス制御を改善することがこの技術分野で解決すべき課題として依然として残っている。
【０００３】
ＮＡＮＤフラッシュメモリは、単一のレベルセル（ＳＬＣ）及び複数のレベルセル（ＭＬＣ）フラッシュメモリを含むことができる。ＳＬＣフラッシュメモリでは、メモリセルとして使用される各トランジスタは、２つの電荷値、論理値０及び１のいずれかを有することができる。これと比較して、ＭＬＣフラッシュメモリにおいてメモリセルとして使用される各トランジスタの記憶能力は、十分に利用することができる。トランジスタは、ＳＬＣフラッシュメモリにおけるものよりも高い電圧によって駆動され、異なる電圧レベルを利用して少なくとも２ビット（００、０１、１１、１０等）の情報を記録する。理論的には、ＭＬＣフラッシュメモリの記録密度は、ＳＬＣフラッシュメモリの記録密度の少なくとも２倍に達することができるため、ＮＡＮＤフラッシュメモリの製造者により好まれる。
【０００４】
ＭＬＣフラッシュメモリ手段がより低いコスト及びより大きい容量であることは、ＳＬＣフラッシュメモリよりもポータブルメモリデバイスに適用される可能性が高いことを意味する。しかし、ＭＬＣフラッシュメモリは不安定性の問題をかかえている。ポータブルメモリデバイスにおけるフラッシュメモリのアクセス制御が要求仕様を満たすことを保証するため、フラッシュメモリのコントローラは、データアクセスを適切に管理するための管理機構を適用するように構成される。
【０００５】
メモリデバイスは、上記の管理機構を有するものであっても、必然的に特定の欠点を有する。例えば、温度が急激に変化する状況下では、データエラー率が大幅に増加する可能性がある。したがって、副作用をもたらすことなく、又は副作用をもたらしにくい方法で、最適な性能を提供することができるメモリデバイスの新規な方法及びメモリアクセス機構が必要である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第８７６２６５６号明細書
【発明の概要】
【０００７】
本発明の目的のうちの１つは、上述の問題を解決するために、リフレッシュ管理を実行するための方法、関連するメモリデバイス及びそのコントローラ並びに関連する電子デバイスを提供することである。
【０００８】
本発明の別の目的は、副作用をもたらすことなく、又は副作用をもたらしにくい方法で、メモリデバイスが最適な性能に到達するように、リフレッシュ管理を実行するための方法、関連するメモリデバイス及びそのコントローラ並びに関連する電子デバイスを提供することである。
【０００９】
本発明の少なくとも１つの実施形態は、メモリデバイスにおいてリフレッシュ管理を実行するための方法を提供する。メモリデバイスは、複数のＮＶメモリ素子を含む不揮発性（ＮＶ）メモリを含む。本方法は、メモリデバイスの温度を監視するステップであって、温度が温度センサを介して検出される、監視するステップと、監視された温度に従って、記録された最高温度及び記録された最低温度を更新するステップと、記録された最高温度と記録された最低温度との差分値が所定の温度閾値よりも大きいかどうかをチェックするステップと、差分値が所定の温度閾値よりも大きいときに、メモリデバイスのリフレッシュをトリガするステップと、を含む方法。
【００１０】
本発明の少なくとも１つの実施形態は、ＮＶメモリとコントローラとを含むメモリデバイスを提供する。ＮＶメモリは情報を記憶するようにアレンジされ、ＮＶメモリは複数のＮＶメモリ素子を含む。コントローラはＮＶメモリに結合され、コントローラはメモリデバイスの動作を制御するようにアレンジされ、コントローラは処理回路を含む。処理回路は、ホストデバイスがコントローラを介してＮＶメモリにアクセスすることができるように、ホストデバイスからの複数のホストコマンドに従ってコントローラを制御するようにアレンジされる。コントローラは、メモリデバイスの温度を監視し、温度は温度センサによって検出され、コントローラは、監視された温度に従って、記録された最高温度及び記録された最低温度を更新し、コントローラは、記録された最高温度と記録された最低温度との差分値が所定の温度閾値よりも大きいかどうかをチェックし、差分値が所定の温度閾値よりも大きい場合、コントローラは、メモリデバイスのリフレッシュをトリガする。
【００１１】
本発明の少なくとも１つの実施形態は、メモリデバイスのコントローラを提供し、メモリデバイスは、コントローラ及びＮＶメモリを含む。ＮＶメモリは、複数のＮＶメモリ素子を含む。コントローラは、ホストデバイスがコントローラを介してＮＶメモリにアクセスすることができるように、ホストデバイスからの複数のホストコマンドに従ってコントローラを制御するようにアレンジされた処理回路を含み、コントローラは、メモリデバイスの温度を監視し、温度は温度センサを介して検出され、コントローラは、監視された温度に従って、記録された最高温度及び最低温度を更新し、コントローラは、記録された最高温度と記録された最低温度との差分値が所定の温度閾値よりも大きいかどうかをチェックし、差分値が所定の温度閾値よりも大きい場合、コントローラは、メモリデバイスのリフレッシュをトリガする。
【００１２】
本発明により提供する利点は、急激な温度変化によるデータエラーを防止するために、リフレッシュ管理を実行することによってメモリデバイスの動作を適切に制御できることである。追加的には、本発明の実施形態に従った実装は、追加コストを大幅に増加させないため、全体的なコストを大幅に上げることなく関連技術に存在する問題を解決することができる。さらに、本発明は、副作用をもたらすことなく、又は副作用をもたらしにくい方法で、最適な性能を達成することができる。
【００１３】
本発明のこれら及び他の目的は、様々な図面及び図表に示す好ましい実施形態についての以下の発明を実施するための形態を読めば、当業者には間違いなく明らかになるであろう。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態によるメモリデバイス及びホストデバイスを示す図である。
【図２】本発明の一実施形態による図１に示すメモリデバイスの分布シフト効果を示す。
【図３】本発明の別の実施形態による図１に示すメモリデバイスの分布シフト効果を示す。
【図４】本発明の一実施形態によるメモリデバイスにおけるリフレッシュ管理を実行するための方法のワークフローである。
【発明を実施するための形態】
【００１５】
Ｉ．メモリシステム
図１を参照する。本発明の一実施形態によるメモリデバイス１００及びホストデバイス５０を示す図である。ホストデバイス５０は、ホストデバイス５０の動作を制御するようにアレンジされた少なくとも１つのプロセッサ（図示せず）と、プロセッサに結合され、プロセッサ及びメモリデバイス１００に電力を供給するようにアレンジされた電源回路（図示せず）と、を含み、メモリデバイス１００は、ホストデバイス５０のために記憶空間を提供することができる。ホストデバイス５０の例としては、多機能モバイルデバイス、タブレット、ウェアラブルデバイス、及びパーソナルコンピュータ（例えば、デスクトップコンピュータ又はラップトップコンピュータ）を含むことができる（が、これらに限定されない）。メモリデバイス１００の例としては、ポータブルメモリデバイス（例えば、ＳＤ／ＭＭＣ、ＣＦ、ＭＳ、ＸＤ又はＵＦＳ仕様に準拠するメモリカード）、ソリッドステートドライブ（ＳＳＤ）及びあらゆる種類の組み込みストレージデバイス（例えば、ＵＦＳ又はＥＭＭＣ仕様に準拠したもの）を含むことができる（が、これらに限定されない）。この実施形態によれば、メモリデバイス１００は、メモリコントローラ１１０のようなコントローラを含むことができ、不揮発性（ＮＶ）メモリ１２０をさらに含むことができ、コントローラは、ＮＶメモリ１２０にアクセスするようにアレンジされ、ＮＶメモリ１２０は情報を記憶するようにアレンジされる。ＮＶメモリ１２０は、複数のＮＶメモリ素子１２２−１，１２２−２，…，１２２−Ｎを含むことができ、記号「Ｎ」は、１より大きい整数を表すことができる。例えば、ＮＶメモリ１２０は、フラッシュメモリとすることができ、ＮＶメモリ素子１２２−１，１２２−２，…，１２２−Ｎは、複数のフラッシュメモリチップ（すなわち、フラッシュチップ）又は複数のフラッシュメモリダイ（すなわち、フラッシュダイ）とすることができるが、本発明はこれらに限定されない。
【００１６】
図１に示すように、メモリコントローラ１１０は、マイクロプロセッサ１１２などの処理回路と、リードオンリメモリ（ＲＯＭ）１１２Ｍと、制御論理回路１１４と、バッファメモリ１１６と、温度センサ１１７と、伝送インタフェース回路と、を含むことができ、これらのコンポーネントは、バスを介して互いに結合することができる。バッファメモリ１１６は、ランダムアクセスメモリ（ＲＡＭ）、例えば、スタティックＲＡＭ（ＳＲＡＭ）で実装され、データをバッファするために利用することができ、温度センサ１１７は、温度を検出するようにアレンジされることができる。さらに、この実施形態におけるＲＯＭ１１２Ｍは、プログラムコード１１２Ｃを記憶するようにアレンジされ、マイクロプロセッサ１１２は、ＮＶメモリ１２０へのアクセスを制御するためにプログラムコード１１２Ｃを実行するようにアレンジされる。なお、プログラムコード１１２Ｃをバッファメモリ１１６又は任意の他のタイプのメモリにも記憶することができる。追加的に、制御論理回路１１４は、データを保護し、及び／又はエラー訂正を実行するために、エラー訂正回路（図示せず）を含むことができる。伝送インタフェース回路１１８は、ＳＡＴＡ（Serial  Advanced  Technology  Attachment）、ＰＡＴＡ（Parallel  Advanced  Technology  Attachment）、ＵＳＢ（Universal  Serial  Bus）、又はＰＣＩＥ（Peripheral  Component  Interconnect  Express）仕様などの特定の通信仕様に準拠することができ、特定の通信仕様に従って通信を実行することができる。
【００１７】
この実施形態では、ホストデバイス５０は、複数のホストコマンド及び対応する論理アドレスをメモリコントローラ１１０に送信することによって、メモリデバイス１００のＮＶメモリ１２０に間接的にアクセスすることができる。メモリコントローラ１１０は、ホストコマンド及び論理アドレスを受信し、ホストコマンドをメモリ動作コマンド（簡略化のために動作コマンドと呼ぶことができる）に変換し、動作コマンドを利用して、ＮＶメモリ１２０内の特定の物理アドレスのメモリユニット又はデータページを読み出す又は書き込む／プログラムするようにＮＶメモリを制御し、物理アドレスは論理アドレスに対応する。例えば、メモリコントローラ１１０は、論理アドレスと物理アドレスとの関係を管理するための少なくとも１つの論理−物理アドレスマッピングテーブルを生成又は更新することができる。さらに、制御論理回路１１４は、ランダム化／非ランダム化動作を実行するようにアレンジされたランダマイザ／非ランダマイザ（図示せず）を含むことができる。メモリコントローラ１１０がＮＶメモリ１２０にデータを書き込むとき、メモリコントローラ１１０は、ＮＶメモリ１２０にランダム化データを記憶させるために、データにランダム化動作を実行することができる。メモリコントローラ１１０がＮＶメモリ１２０からデータを読み出す場合、メモリコントローラ１１０は、以前に書き込まれたデータを取得するために、読み出されたランダム化データに非ランダム化動作を実行することができる。
【００１８】
ＩＩ．温度変化に対応した分布シフト
図２は、本発明の一実施形態による図１に示すメモリデバイス１００の分布シフト効果を示す。図２における横軸は、閾値電圧Ｖｔｈのデジタル制御値Ｖｔｈ＿ＤＡＣを表し、縦軸は、閾値電圧Ｖｔｈを介して読み出されるＮＶメモリ１２０（例えば、ＮＶメモリ素子１２２−１，１２２−２，…，１２２−Ｎ）において０ビットを搬送するメモリセルのセルカウントＣＣｂ０を表すことができ、デジタル制御値Ｖｔｈ＿ＤＡＣは「閾値電圧デジタル制御値」とも呼ばれることがあり、セルカウントＣＣｂ０は「ゼロビットセルカウント」とも呼ばれることがある。メモリコントローラ１１０は、ランダム化／非ランダム化機構（ランダム化／非ランダム化動作を実行するために、ランダマイザ／非ランダマイザを利用することによって実現され得る）を備えることができるため、ＮＶメモリ１２０に記憶されるデータは、ランダム化されていることがある。
【００１９】
【表１】
2020144974.tif 000003
【００２０】
表１は、閾値電圧Ｖｔｈとデジタル制御値Ｖｔｈ＿ＤＡＣとの関係の一例を示し、表１において記号「…」は、それのいくつかの表コンテンツの省略を表すが、本発明はこれに限定されない。この例においてデジタル制御値Ｖｔｈ＿ＤＡＣは、ゼロ以上の整数とすることができ、各変化ステップは２０ミリボルト（ｍＶ）とすることができる。例えば、Ｖｔｈ＿ＤＡＣ＝０のとき、Ｖｔｈ＝０ｍＶであり、Ｖｔｈ＿ＤＡＣ＝１のとき、Ｖｔｈ＝２０ｍＶ等である。別の例では、デジタル制御値Ｖｔｈ＿ＤＡＣが２５５に増加するとき、Ｖｔｈ＝５１００ｍＶ（５．１ボルト（Ｖ）に等しい）である。
【００２１】
閾値電圧Ｖｔｈは、著しく温度による影響を受ける。室温でＮＶメモリ１２０にアクセスする分布（例えば、書き込みと読み出しの両方が２５℃で実行され、これは「Ｗ２５℃／Ｒ２５℃」とラベル付けされている）と比較して、異常な温度でＮＶメモリ１２０にアクセスする分布（例えば、−４０℃で書き込みが行われ、８５℃で読み取りが行われ、これは「Ｗ−４０℃／Ｒ８５℃」とラベル付けされている）は右にシフトし、同じ閾値電圧Ｖｔｈだが、異常な温度でのＮＶメモリ１２０にアクセスすると、データエラーが生じやすくなる。
【００２２】
図３は、本発明の別の実施形態による、図１に示すメモリデバイス１００の分布シフト効果を示す。本発明の別の実施形態による、室温でＮＶメモリ１２０にアクセスする分布（例えば、書き込みと読み出しの両方が２５℃で実行され、これは「Ｗ２５℃／Ｒ２５℃」とラベル付けされている）と比較して、異常な温度でＮＶメモリ１２０にアクセスする分布（例えば、８５℃での書き込みと−４０℃での読み取りであり、これは「Ｗ８５℃／Ｒ−４０℃」とラベル付けされている）は左にシフトし、同じ閾値電圧Ｖｔｈだが、異常な温度でのＮＶメモリ１２０にアクセスすると、データエラーが生じやすくなることをさらに示している。
【００２３】
ＩＩＩ．データリフレッシュ管理
分布シフトに関して、メモリコントローラ１１０は、メモリデバイス１００のリフレッシュを実行することができ、より詳細には、ＮＶメモリ１２０からのデータ（例えば、ＮＶメモリ素子１２２−１，１２２−２，…，１２２−Ｎ内のデータ）を読み出し、ＮＶメモリ１２０にデータを書き出すために、メモリデバイス１００の記憶空間全体（例えば、ＮＶメモリ素子１２２−１，１２２−２，…，１２２−Ｎの記憶空間）のリフレッシュを実行することができ、同じデータセットの論理アドレスは通常変化しないままであるが、データセットの物理アドレスは変更してもよい。リフレッシュ動作の例は、再充電、再プログラミング、データ交換、データ移動等を含むことができる（が、これらに限定されない）。
【００２４】
図４は、本発明の一実施形態による、メモリデバイスにおけるリフレッシュ管理を実行するための方法をのワークフロー３００であり、本方法はメモリデバイス１００に適用してもよく、メモリコントローラなどのコントローラに適用してもよい。
【００２５】
ステップＳ１０では、メモリコントローラ１１０は、メモリデバイス１００に初期化を実行することができる。例えば、メモリコントローラ１１０は、温度Ｔの記録された最高温度Ｔｍａｘと記録された最低温度Ｔｍｉｎの両方を所定値Ｔ０（すなわち、Ｔｍａｘ＝Ｔ０、Ｔｍｉｎ＝Ｔ０であり、所定値Ｔ０をそれぞれの初期値として使用する）として設定することができ、メモリコントローラ１１０は、そのハードウェア資源（例えば、バッファメモリ１１６又は任意のタイプのメモリ）を利用して、所定値Ｔ０、記録された最高温度Ｔｍａｘ、及び記録された最低温度Ｔｍｉｎを記憶することができる。記号「Ｔｍａｘ」及び「Ｔｍｉｎ」の記号は、記録された最高温度Ｔｍａｘ及び記録された最低温度Ｔｍｉｎが、監視されている温度Ｔの記録された最大値及び記録された最小値（例えば、記録された最高温度及び記録された最低温度）としてそれぞれみなされることを示す。
【００２６】
ステップＳ２１では、メモリコントローラ１１０は、メモリデバイス１００が通常モードで動作するように制御することができる。例えば、マイクロプロセッサ１１２は、ホストデバイス５０がメモリコントローラ１１０を介してＮＶメモリ１２０にアクセスすることができるように、ホストデバイス５０からのホストコマンドに従ってメモリコントローラ１１０を制御することができる。
【００２７】
ステップＳ２２では、メモリコントローラ１１０は、温度センサ１１７等の内蔵センサを利用して、メモリデバイス１００の温度Ｔを監視することができる。例えば、メモリコントローラ１１０は、内蔵センサによって検出された最新の温度を使用して、温度Ｔを更新することができ、メモリコントローラ１１０は、そのハードウェア資源（例えば、バッファメモリ１１６又は任意の他のタイプのメモリ）を利用して、温度Ｔを記憶することができる。
【００２８】
ステップＳ３１では、メモリコントローラ１１０は、温度Ｔが、記録された最高温度Ｔｍａｘ（「Ｔ＞Ｔｍａｘ？」とラベル付けされている）よりも高いかどうかをチェックすることができる。温度Ｔが、記録された最高温度Ｔｍａｘよりも高いときは、ステップＳ４１に進み、そうでなければ、ステップＳ３２に進む。
【００２９】
ステップＳ３２では、メモリコントローラ１１０は、温度Ｔが、記録された最低温度Ｔｍｉｎ（「Ｔ＜Ｔｍｉｎ？」とラベル付けされている）よりも低いかどうかをチェックすることができる。温度Ｔが、記録された最低温度Ｔｍｉｎよりも低いときは、ステップＳ４２に進み、そうでなければ、ステップＳ２１に進む。
【００３０】
ステップＳ４１では、メモリコントローラ１１０は、記録された最高温度Ｔｍａｘを更新することができ、より詳細には、記録された最高温度Ｔｍａｘを、内蔵センサにより検出された最新の温度などの温度Ｔの最新の値に更新することができる。
【００３１】
ステップＳ４２では、メモリコントローラ１１０は、記録された最低温度Ｔｍｉｎを更新することができ、より詳細には、記録された最低温度Ｔｍｉｎを、内蔵センサにより検出された最新の温度などの温度Ｔの最新の値に更新することができる。
【００３２】
ステップＳ５０では、メモリコントローラ１１０は、記録された最高温度Ｔｍａｘと記録された最低温度Ｔｍｉｎとの差分値（Ｔｍａｘ−Ｔｍｉｎ）が所定の温度閾値Ｔｈ１（「（Ｔｍａｘ−Ｔｍｉｎ）＞Ｔｈ１？」とラベル付けされている）より大きいかどうかをチェックすることができる。差分値（Ｔｍａｘ−Ｔｍｉｎ）が所定の温度閾値Ｔｈ１より大きい場合、ステップＳ６１に進み、そうでなければ、ステップＳ２１に進む。
【００３３】
ステップＳ６１では、メモリコントローラ１１０は、記録された最高温度Ｔｍａｘと記録された最低温度Ｔｍｉｎをリセットすることができる。例えば、メモリコントローラ１１０は、記録された最高温度Ｔｍａｘと記録された最低温度Ｔｍｉｎを所定値Ｔ０（つまり、Ｔｍａｘ＝Ｔ０であり、Ｔｍｉｎ＝Ｔ０）としてリセットすることができる。
【００３４】
ステップＳ６２では、メモリコントローラ１１０は、メモリデバイス１００の記憶空間全体（例えば、ＮＶメモリ素子１２２−１，１２２−２，…，１２２−Ｎの記憶空間）のリフレッシュをトリガすることができ、このトリガ動作は、（例えば、リフレッシュプロセスを初期化することによって）リフレッシュプロセスに入ることを表すことができる。例えば、リフレッシュプロセスは、ステップＳ７０及びステップＳ８０の動作を含んでいてもよいが、本発明はこれに限定されない。
【００３５】
ステップＳ７０では、メモリコントローラ１１０は、温度Ｔが目標範囲内にあるかどうかをチェックすることができ、目標範囲は所定の温度範囲とすることができ、より詳細には、室温に対応する範囲とすることができる。例えば、目標範囲は、２０℃から３０℃（例えば、区間［２０，３０］（℃））内とすることができる。別の例では、所定値Ｔ０は目標範囲内とすることができ、より詳細には、目標範囲の中央値又は目標範囲の２つの境界値（例えば、２０℃及び３０℃）の平均値とすることができ、例えば、２５℃である。温度Ｔが目標範囲内であるときは、ステップＳ８０に進み、そうでなければ、もう一度、ステップＳ７０に進む。この実施形態によれば、メモリコントローラ１１０は、もう一度、ステップＳ７０を実行することにより、温度Ｔが目標範囲内になるのを待つことができ、温度Ｔが目標範囲内になるまでメモリデバイス１００のリフレッシュを開始しないため、リフレッシュプロセスにおいて、温度Ｔが目標範囲内にあるときにメモリデバイス１００のリフレッシュを実行する。
【００３６】
ステップＳ８０では、メモリコントローラ１１０は、メモリデバイス１００の記憶空間全体（例えば、ＮＶメモリ素子１２２−１，１２２−２，…，１２２−Ｎの記憶空間）をリフレッシュすることができる。
【００３７】
いくつかの実施形態によれば、フローチャート３００において、１つ以上のステップの変更、追加及び／又は削除などの調整が許可される。例えば、ステップＳ６１の動作のタイミングをリフレッシュプロセス中に実行するように調整することができる（例えば、他の実施形態においては、ステップＳ６１の動作を、ステップＳ６２の動作後まで、又はステップＳ７０の動作後まで延期することができる）が、本発明はこれに限定されない。別の例では、ステップＳ６１の動作のタイミングをリフレッシュプロセスに続いて実行するように調整することができる（例えば、ステップＳ６１の動作を、ステップＳ８０の動作後まで延期することができる）。
【００３８】
いくつかの実施形態によれば、目標範囲及び／又は所定値Ｔ０を修正することができる。例えば、より高い温度を有するいくつかの国及び／又は地理的領域に関しては、目標範囲は、３５℃〜４５℃（例えば、区間［３５，４５］（℃））のようなより高い温度範囲に調整することができ、所定値Ｔ０を４０（℃）などのより高い値に調整することができる。別の例では、より低い温度を有するいくつかの国及び／又は地理的領域に関しては、目標範囲は、５℃〜１５℃（例えば、区間［５，１５］（℃））のようなより低い温度範囲に調整することができ、所定値Ｔ０を１０（℃）などのより低い値に調整することができる。簡潔にするために、これらの実施形態に関する同様の説明はここでは詳細に繰り返さない。
【００３９】
いくつかの実施形態によれば、メモリコントローラ１１０は、温度センサ１１７などの内蔵センサを介して温度Ｔの現在値を所定値Ｔ０として決定することができる。この状況では、ステップＳ６１の動作は、ステップＳ８０の動作に続いて実行することができる。例えば、ステップＳ６１の動作の実行は、ステップＳ８０の動作後まで延期することができる。簡潔にするために、これらの実施形態に関する同様の説明はここでは詳細に繰り返さない。
【００４０】
いくつかの実施形態によれば、内蔵センサは、温度センサのような外部センサ（図示せず）と置き換えることができる。外部センサは、メモリデバイス１００の外部に配置することができ、より詳細には、ホストデバイス５０内に配置することができる。別の例では、外部センサは、メモリデバイス１００内ではあるが、メモリコントローラ１１０の外部に配置することができる。簡潔にするために、これらの実施形態に関する同様の説明はここでは詳細に繰り返さない。
【００４１】
当業者であれば、装置及び方法への多様な変更及び変形は発明の教示を保持しながら行ってよいことに容易に気づくだろう。したがって、上記の開示は、添付の特許請求の範囲の境界によってのみ制限されるものとして解釈されるべきである。
【図１】
2020144974.tif 000004
【図２】
2020144974.tif 000005
【図３】
2020144974.tif 000006
【図４】
2020144974.tif 000007