(57)【要約】【課題】ｎ型の駆動用ＴＦＴと発光素子の陽極とが接続されている場合、或いはｐ型の駆動用ＴＦＴと発光素子の陰極とが接続されている場合において、駆動用ＴＦＴを飽和領域で動作させ、なおかつビデオ信号に従って所望の階調を表示することができる、発光装置の駆動方法と、該駆動方法を用いた発光装置の提供を課題とする。【解決手段】本発明では、ビデオ信号に従って駆動用ＴＦＴのゲートに画像情報を有する電位を与える際に、直列に接続されている駆動用ＴＦＴと発光素子に逆方向バイアスの電圧を印加し、ビデオ信号に従って画素が表示を行なう際に、駆動用ＴＦＴと発光素子に順方向バイアスの電圧を印加する。【選択図】図１
2020122981.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタ乃至第４のトランジスタと、第１の発光素子と、第２の発光素子と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第１の発光素子と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第４のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第２の発光素子と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第３のトランジスタのゲートは、第４の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第５の配線と電気的に接続される表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備え
られた発光装置の駆動方法及び発光装置に関する。
【背景技術】
【０００２】
発光素子は自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックラ
イトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため発光素子を用
いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されており、実用化が進め
られている。発光装置は、パッシブマトリクス型とアクティブマトリクス型とに分類でき
る。アクティブマトリクス型はビデオ信号の入力後も発光素子への電流の供給をある程度
維持することができるので、パネルの大型化、高精細化に柔軟に対応することができ、今
後の主流となりつつある。具体的に提案されているアクティブマトリクス型発光装置にお
ける画素の構成は、メーカーによって異なっており、それぞれに特色のある技術的工夫が
凝らされているが、通常少なくとも、発光素子と、画素へのビデオ信号の入力を制御する
トランジスタと、該発光素子に電流を供給するためのトランジスタとが各画素に設けられ
ている。
【０００３】
発光装置の画素に設けられるトランジスタには、薄膜の半導体膜を活性層に用いた薄膜
トランジスタ（ＴＦＴ）が主に用いられている。ＴＦＴの中でも特に、アモルファス半導
体、セミアモルファス半導体（微結晶半導体）を用いたＴＦＴは多結晶半導体を用いたＴ
ＦＴよりも作製工程が少ない分、コスト、歩留まりを高くすることができるというメリッ
トを有している。また半導体膜の成膜後に結晶化の工程を設ける必要がないので、比較的
パネルの大型化が容易である。
【０００４】
ところで、発光装置の実用化にあたって問題となっているのは、電界発光材料の劣化に
伴う発光素子の輝度の低下である。電界発光材料の劣化の度合いは、発光している時間や
流れる電流の量に依存するため、表示する画像によって画素毎の階調が異なると、各画素
の発光素子の劣化に差が生じ、輝度にばらつきが生じてしまう。そこで下記特許文献１に
は、発光素子に供給する電流を制御するためのトランジスタを飽和領域で動作させること
で、電界発光層の劣化に関わらず、該トランジスタがオンのときのドレイン電流を一定に
保つことで、輝度の低下を抑えることについて記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１０８２８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下、アモルファス半導体またはセミアモルファス半導体で形成されたＴＦＴを画素に用
い、なおかつ発光素子に電流を供給するためのトランジスタを飽和領域で動作させる場合
に浮上する問題点について、説明する。
【０００７】
セミアモルファス半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な
構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定
な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なもの
であり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめる
ことが可能である。また、未結合手（ダングリングボンド）の中和剤として水素またはハ
ロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは便宜上、このような
半導体をセミアモルファス半導体（ＳＡＳ）と呼ぶ。さらに、ヘリウム、アルゴン、クリ
プトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が
増し良好なＳＡＳが得られる。このようなＳＡＳ半導体に関する記述は、例えば、米国特
許４，４０９，１３４号で開示されている。
【０００８】
実際にアモルファス半導体またはセミアモルファス半導体で形成されたＴＦＴを、発光
素子に電流を供給するためのトランジスタ（駆動用ＴＦＴ）として用いる場合、ある程度
の移動度を確保することができるｎ型のＴＦＴが用いられる。そして発光素子は、陽極と
、陰極と、陽極と陰極の間に設けられた電界発光層とを有しており、一般的に陽極が、発
光素子に電流を供給するためのトランジスタのソースまたはドレインと接続されている。
【０００９】
図１９（Ａ）に、ｐ型の駆動用ＴＦＴと発光素子との接続構成を示す。なお、電位Ｖｄ
ｄ＞電位Ｖｓｓとする。図１９（Ａ）に示すように、ｐ型の駆動用ＴＦＴ１０は、発光素
子１１と直列に接続されている。ｐ型のＴＦＴは、電位の高い方がソース（Ｓ）、低い方
がドレイン（Ｄ）となるので、ｐ型の駆動用ＴＦＴ１０のソースは電位Ｖｄｄが供給され
、ドレインには発光素子１１の陽極が接続され、発光素子１１の陰極には電位Ｖｓｓが供
給される。
【００１０】
駆動用ＴＦＴ１０のゲート（Ｇ）に、画素に入力されたビデオ信号に従って電位が供給
されると、駆動用ＴＦＴ１０のゲートとソース間の電位差（ゲート電圧）Ｖｇｓが生じ、
該Ｖｇｓに応じた駆動用ＴＦＴ１０のドレイン電流が発光素子１１に供給される。図１９
（Ａ）の場合、駆動用ＴＦＴ１０のソースに固定の電位Ｖｄｄが供給されているので、ゲ
ート電圧Ｖｇｓはゲートに供給された電位によってのみ決まる。
【００１１】
次に図１９（Ｂ）に、ｎ型の駆動用ＴＦＴと発光素子との接続構成を示す。図１９（Ｂ
）に示すように、ｎ型の駆動用ＴＦＴ２０は、発光素子２１と直列に接続されている。ｎ
型のＴＦＴは、電位の低い方がソース（Ｓ）、高い方がドレイン（Ｄ）となるので、ｎ型
の駆動用ＴＦＴ２０のドレインには電位Ｖｄｄが供給され、ソースは発光素子２１の陽極
が接続され、発光素子２１の陰極には電位Ｖｓｓが供給される。
【００１２】
駆動用ＴＦＴ２０のゲート（Ｇ）に、画素に入力されたビデオ信号に従って電位が供給
されると、駆動用ＴＦＴ２０のゲートとソース間に電位差（ゲート電圧）Ｖｇｓが生じ、
該Ｖｇｓに応じた駆動用ＴＦＴ２０のドレイン電流が発光素子２１に供給される。しかし
図１９（Ｂ）の場合、駆動用ＴＦＴ２０のソースに供給される電位は図１９（Ａ）の場合
とは異なり固定ではなく、駆動用ＴＦＴ２０のソースとドレイン間の電圧（ドレイン電圧
）Ｖｄｓと、発光素子２１の陽極と陰極間の電圧Ｖｅｌによって決まる。従って、ゲート
電圧Ｖｇｓはゲートに供給された電位によってのみ決まらず、同一の画像情報を有するビ
デオ信号を画素に入力しても、駆動用ＴＦＴ２０のドレイン電流が同じ大きさに保てず、
発光素子２１の輝度が異なってしまうという事態が生じうる。
【００１３】
特に駆動用ＴＦＴ２０を飽和領域で動作させた場合、線形領域で動作させた場合と比べ
てドレイン電圧Ｖｄｓが大きくなる。そのため、ビデオ信号に従って駆動用ＴＦＴ２０の
ゲートに電位を与える際に、ソースの電位を固定にしておくことが困難になり、画素が所
望の階調を表示できなくなる。
【００１４】
なお上述した問題は、駆動用ＴＦＴがｎ型のときにだけに生じるわけではない。駆動用
ＴＦＴがｐ型であっても、駆動用ＴＦＴのドレインに発光素子の陰極が接続されているよ
うな画素の場合、ビデオ信号に従ってｐ型の駆動用ＴＦＴのゲートに電位を与える際に、
ソースの電位を固定にしておくことが困難になり、画素が所望の階調を表示できなくなる
という問題が生じる。
【００１５】
本発明は上述した問題に鑑み、ｎ型の駆動用ＴＦＴと発光素子の陽極とが接続されてい
る場合、或いはｐ型の駆動用ＴＦＴと発光素子の陰極とが接続されている場合において、
駆動用ＴＦＴを飽和領域で動作させ、なおかつビデオ信号に従って所望の階調を表示する
ことができる、発光装置の駆動方法と、該駆動方法を用いた発光装置の提供を課題とする
。
【課題を解決するための手段】
【００１６】
本発明者は、発光素子の非線形性を生かすことで、画像情報を有するビデオ信号に従っ
て駆動用ＴＦＴのゲート電圧を確実に書き込むことができるのではないかと考えた。本発
明では、ビデオ信号に従って駆動用ＴＦＴのゲートに画像情報を有する電位を与える際に
、直列に接続されている駆動用ＴＦＴと発光素子に逆方向バイアスの電圧を印加し、ビデ
オ信号に従って画素が表示を行なう際に、駆動用ＴＦＴと発光素子に順方向バイアスの電
圧を印加する。
【００１７】
図１を用いて、本発明の駆動方法についてより具体的に説明する。図１（Ａ）は、ビデ
オ信号を画素に入力する期間（書き込み期間）における、ｎ型の駆動用ＴＦＴと発光素子
との接続構成と、各素子に供給される電位の関係を示している。書き込み期間では、直列
に接続された駆動用ＴＦＴ１００と発光素子１０１に、逆方向バイアスの電圧が印加され
る。具体的には、駆動用ＴＦＴはソースに電位Ｖｓｓが供給され、ドレインが発光素子１
０１の陽極に接続されている。そして発光素子の陰極には電位Ｖｓｓよりも高い電位Ｖｄ
ｄが供給されている。
【００１８】
なおＴＦＴは、ゲート、ソース、ドレインの３つの電極を有しており、ゲート以外の２
つの電極（第１の電極、第２の電極）は、与えられる電位の高さによってソースに相当す
ることもあるし、ドレインに相当することもある。ｎ型のＴＦＴの場合、電位の低い電極
がソースに、高い電極がドレインに相当する。本明細書では、より発光素子の陽極に近い
電極を第１の電極とする。
【００１９】
このとき、発光素子１０１は非線形素子であるため、陽極と陰極の間の電圧Ｖｅｌは駆
動用ＴＦＴのドレイン電圧Ｖｄｓに対して非常に大きくなる。よって、駆動用ＴＦＴ１０
０と発光素子１０１の接続のノード（ｎｏｄｅＡ）における電位は限りなくＶｓｓに近く
なる。つまり、ｎｏｄｅＡの電位はほぼ固定された状態とみなすことができる。なお書き
込み期間においてｎｏｄｅＡは、発光素子１０１の陽極と駆動用ＴＦＴのドレインとの間
の接続点に相当する。
【００２０】
この状態で駆動用ＴＦＴ１００のゲートに、ビデオ信号に従って電位Ｖｇを供給するこ
とで、電位Ｖｓｓと電位Ｖｇとの電位差が、容量素子１０２に保持される。
【００２１】
次に図１（Ｂ）に、画素が表示を行なう期間（表示期間）における、ｎ型の駆動用ＴＦ
Ｔと発光素子との接続構成と、各素子に供給される電位の関係を示す。表示期間では、直
列に接続された駆動用ＴＦＴ１００と発光素子１０１に順方向バイアスの電圧が印加され
る。具体的には、駆動用ＴＦＴはドレインに電位Ｖｄｄが供給され、ソースが発光素子１
０１の陽極に接続されている。そして発光素子の陰極には電位Ｖｓｓが供給されている。
【００２２】
このとき、ｎｏｄｅＡは駆動用ＴＦＴ１００のソースと発光素子１０１の陽極との間の
接続点に相当する。よって、容量素子１０２に保持されている電位Ｖｓｓと電位Ｖｇの電
位差が、駆動用ＴＦＴ１００のゲート電圧Ｖｇｓとなり、該ゲート電圧Ｖｇｓに見合った
大きさのドレイン電流が発光素子１０１に供給される。従って本発明では、電位Ｖｓｓが
固定であるため、駆動用ＴＦＴ１００のゲート電圧Ｖｇｓはゲートに供給された電位Ｖｇ
によってのみ決まる。
【００２３】
なお本発明において駆動用ＴＦＴはｎ型に限定されず、ｐ型であっても良い。ただし駆
動用ＴＦＴがｐ型の場合、駆動用ＴＦＴと発光素子の陰極とが接続されているものとする
。
【００２４】
本発明では、セミアモルファス半導体膜を少なくともチャネル形成領域に用いていれば
良い。またチャネル形成領域は、その膜厚方向において全てセミアモルファス半導体であ
る必要はなく、少なくとも一部にセミアモルファス半導体を含んでいれば良い。
【００２５】
また本明細書において発光素子は、電流または電圧によって輝度が制御される素子をそ
の範疇に含んでおり、具体的にはＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉ
ｎｇ  Ｄｉｏｄｅ）や、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）に用
いられているＭＩＭ型の電子源素子（電子放出素子）等が含まれる。
【００２６】
また発光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を
作製する過程における、発光素子が完成する前の一形態に相当する素子基板に関し、該素
子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。素子基板は、
具体的には、発光素子の画素電極のみが形成された状態であっても良いし、画素電極とな
る導電膜を成膜した後であって、パターニングして画素電極を形成する前の状態であって
も良いし、あらゆる形態があてはまる。
【００２７】
発光素子の１つであるＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄ
ｉｏｄｅ）は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎ
ｅｓｃｅｎｃｅ）が得られる電界発光材料を含む層（以下、電界発光層と記す）と、陽極
層と、陰極層とを有している。電界発光層は陽極と陰極の間に設けられており、単層また
は複数の層で構成されている。具体的には、ホール注入層、ホール輸送層、発光層、電子
注入層、電子輸送層等が電界発光層に含まれる。電界発光層を構成する層の中に、無機化
合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態
から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リ
ン光）とが含まれる。
【発明の効果】
【００２８】
本発明は上記構成により、ｎ型の駆動用ＴＦＴを飽和領域で動作させ、なおかつビデオ
信号に従って所望の階調を表示することができる。また、駆動用ＴＦＴを飽和領域で動作
させることで、ドレイン電流がドレイン電圧Ｖｄｓによって変化せず、ゲート電圧Ｖｇｓ
のみによって定まるので、発光素子の劣化に伴ってＶｅｌが大きくなる代わりにＶｄｓが
小さくなっても、ドレイン電流の値は比較的一定に保たれる。よって、電界発光材料の劣
化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。
【図面の簡単な説明】
【００２９】
【図１】駆動用ＴＦＴと発光素子との接続構成と、各素子に供給される電位の関係を示す図。
【図２】画素部の回路図。
【図３】本発明の発光装置の駆動方法を示す図。
【図４】画素部の回路図。
【図５】本発明の発光装置の構成を示す図。
【図６】画素の回路図。
【図７】本発明の発光装置の駆動方法を示す図。
【図８】本発明の発光装置に用いられる素子基板の概観図。
【図９】駆動回路と画素部の断面図。
【図１０】画素の回路図と、断面図。
【図１１】発光装置の作製方法を示す図。
【図１２】発光装置の作製方法を示す図。
【図１３】発光装置の作製方法を示す図。
【図１４】画素の上面図。
【図１５】画素の断面図。
【図１６】シフトレジスタの一形態を示す図。
【図１７】本発明の発光装置の上面図及び断面図。
【図１８】本発明の発光装置を用いた電子機器の図。
【図１９】駆動用ＴＦＴと発光素子との接続構成を示す図。
【図２０】本発明の発光装置の駆動方法を示す図。
【発明を実施するための形態】
【００３０】
図２に、本発明の駆動方法を用いて表示を行なう発光装置の、画素部の構成を示す。図
２に示すように、画素部には複数の画素２００がマトリクス状に設けられており、各画素
２００への各種信号、電位の供給は、信号線Ｓ１〜Ｓｘ、走査線Ｇ１〜Ｇｙ、電源線Ｖ１
〜Ｖｘを介して行なわれる。
【００３１】
各画素２００には、発光素子２０１と、画素２００へのビデオ信号の入力を制御するＴ
ＦＴ（スイッチング用ＴＦＴ）２０２と、発光素子２０１への電流の供給を制御する駆動
用ＴＦＴ２０３とが設けられている。また図２では、画素２００に容量素子２０４を駆動
用ＴＦＴ２０３とは別個に形成しているが、本発明はこの構成に限定されない。容量素子
２０４を駆動用ＴＦＴ２０３とは別個に形成せずとも、駆動用ＴＦＴ２０３のゲート電極
と活性層の間に形成される容量（ゲート容量）を容量素子２０４として用いても良い。ス
イッチング用ＴＦＴ２０２と、駆動用ＴＦＴ２０３は共にｎ型のＴＦＴである。
【００３２】
スイッチング用ＴＦＴ２０２は、ゲートが走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている
。またスイッチング用ＴＦＴ２０２のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜
ｘ）に、他方が駆動用ＴＦＴ２０３のゲートに接続されている。駆動用ＴＦＴ２０３のソ
ースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に、他方が発光素子２０１の陽極に
接続されている。容量素子２０４が有する２つの電極は、一方が駆動用ＴＦＴ２０３のゲ
ートに、他方が発光素子２０１の陽極に接続されている。
【００３３】
なお図２に示す画素の構成は、本発明の駆動方法を用いることができる発光装置の一形
態に過ぎず、本発明の駆動方法を用いることができる発光装置は、図２に示す構成に限定
されない。
【００３４】
次に、図２に示す画素部の駆動方法について説明する。本発明の駆動方法は、書き込み
期間と、逆バイアス期間と、表示期間とに分けて説明することができる。図３（Ａ）に、
書き込み期間Ｔａと、逆バイアス期間Ｔｒと、表示期間Ｔｄのタイミングの一例を示す。
【００３５】
まず、逆バイアス期間Ｔｒが開始されると、直列に接続されている駆動用ＴＦＴ２０３
と発光素子２０１に、逆方向バイアスの電圧が印加される。具体的には、電源線Ｖ１〜Ｖ
ｘに電位Ｖｓｓが、発光素子２０１の陰極に電位Ｖｓｓよりも高い電位Ｖｄｄが供給され
る。
【００３６】
そして書き込み期間Ｔａが開始される。なお本発明の駆動方法では、逆バイアス期間Ｔ
ｒ中に書き込み期間Ｔａが存在する。書き込み期間Ｔａが開始されると、走査線Ｇ１〜Ｇ
ｙが順に選択され、各画素のスイッチング用ＴＦＴ２０２がオンになる。そして信号線Ｓ
１〜Ｓｘにビデオ信号が供給されると、スイッチング用ＴＦＴ２０２を介して、駆動用Ｔ
ＦＴ２０３のゲートに該ビデオ信号の電位Ｖｇが供給される。
【００３７】
このとき、発光素子２０１は非線形素子であるため、逆方向バイアスの電圧が印加され
ると、発光素子２０１の陽極と陰極間の電圧Ｖｅｌは、駆動用ＴＦＴ２０３のドレイン電
圧Ｖｄｓよりも著しく大きくなる。よって、発光素子２０１の陽極の電位は限りなく電源
線Ｖ１〜Ｖｘの電位Ｖｓｓに近くなり、電位Ｖｓｓとビデオ信号の電位Ｖｇとの間の電位
差が容量素子２０４に蓄積され、保持される。
【００３８】
書き込み期間Ｔａが終了しスイッチング用ＴＦＴ２０２がオフすると、逆バイアス期間
Ｔｒが終了し、次に、表示期間Ｔｄが開始される。
【００３９】
表示期間では、直列に接続されている駆動用ＴＦＴ２０３と発光素子２０１に、順方向
バイアスの電圧が印加される。具体的には、電源線Ｖ１〜Ｖｘに電位Ｖｄｄよりも高い電
位Ｖｄｄ’が、発光素子２０１の陰極に電位Ｖｄｄが供給される。
【００４０】
なお本実施の形態では、逆バイアス期間Ｔｒと表示期間Ｔｄの両期間において陰極に供
給される電位を一定に保っているが、本発明はこの構成に限定されない。逆バイアス期間
Ｔｒにおいて、駆動用ＴＦＴ２０３がオンのときに発光素子２０１に逆方向バイアスの電
圧が印加されるようにし、表示期間Ｔｄにおいて、駆動用ＴＦＴ２０３がオンのときに発
光素子２０１に順方向バイアスの電圧が印加されるようにすれば良い。
【００４１】
順方向バイアスの電圧が印加されると、駆動用ＴＦＴ２０３はｎ型であるため、駆動用
ＴＦＴ２０３のソースが発光素子２０１の陽極と接続されていることになる。よって、容
量素子２０４に保持されている、電位Ｖｓｓとビデオ信号の電位Ｖｇとの間の電位差は、
そのまま駆動用ＴＦＴ２０３のゲート電圧Ｖｇｓとなる。よって駆動用ＴＦＴ２０３は、
該ゲート電圧Ｖｇｓに見合った大きさのドレイン電流を、発光素子２０１に供給する。
【００４２】
図３（Ｂ）に、各期間における走査線Ｇ１〜Ｇｙと電源線Ｖ１〜Ｖｘのタイミングチャ
ートを示す。同じ走査線を共有している画素を一行と見たとき、各行において書き込み期
間Ｔａは順に出現している。また各書き込み期間Ｔａは逆バイアス期間Ｔｒ内に存在して
いる。なお、書き込み期間Ｔａと逆バイアス期間Ｔｒを完全に重ねることも可能であるが
、逆バイアス期間Ｔｒを書き込み期間Ｔａよりも長めに取ることで、電源線Ｖ１〜Ｖｘの
電位の変動による雑音などの影響を避けることができる。
【００４３】
なお本発明において駆動用ＴＦＴはｎ型に限定されず、ｐ型であっても良い。ただし駆
動用ＴＦＴがｐ型の場合、駆動用ＴＦＴと発光素子の陰極とが接続されているものとする
。
【００４４】
なお図３（Ａ）では、ビデオ信号がアナログである場合の、書き込み期間と、逆バイア
ス期間と、表示期間のタイミングの一例を示したが、本発明においてビデオ信号はデジタ
ルであっても良い。例えばデジタルのビデオ信号を用いて、時間階調により階調を表示す
る場合、図７（Ａ）に示すように、書き込み期間Ｔａと、逆バイアス期間Ｔｒと、表示期
間Ｔｄの各期間をデジタル信号のビットごとに設ければ良い。
【００４５】
なお本実施の形態では、画素部のＴＦＴが、アモルファス半導体またはセミアモルファ
ス半導体を用いている例を示したが、本発明はこの構成に限定されない。本発明の駆動方
法は、画素部のＴＦＴが多結晶半導体を用いている発光装置にも適用可能である。
【実施例１】
【００４６】
本実施例では、図２に示した画素部において、電源線を走査線と並列に配置し、一つの
走査線駆動回路で走査線と電源線の電位を制御する、発光装置の一形態について説明する
。
【００４７】
図４に、本実施例の発光装置における画素部４００の構成を示す。図４において画素４
０１は、図２に示した画素部と同様に、発光素子４０５、スイッチング用ＴＦＴ４０２、
駆動用ＴＦＴ４０３、容量素子４０４とを有している。各素子の接続関係は図２に示した
画素２００と同じである。ただし本実施例では、電源線Ｖ１〜Ｖｙが走査線Ｇ１〜Ｇｙと
並列に配置されている。
【００４８】
次に、図４に示す画素部の駆動方法について説明する。本発明の駆動方法は、書き込み
期間Ｔａと、逆バイアス期間Ｔｒと、表示期間Ｔｄとに分けて説明することができる。図
２０（Ａ）に、書き込み期間Ｔａと、逆バイアス期間Ｔｒと、表示期間Ｔｄのタイミング
の一例を示す。また、全ての画素において逆バイアス期間Ｔｒが開始されて終了するまで
のトータルの期間を、Ｔｗとして示す。
【００４９】
まず、逆バイアス期間Ｔｒが開始されると、発光素子４０５の陰極に電位Ｖｓｓよりも
高い電位Ｖｄｄが供給され、電源線Ｖ１〜Ｖｙに、順に電位Ｖｓｓが供給される。よって
、直列に接続されている駆動用ＴＦＴ４０３と発光素子４０５に、逆方向バイアスの電圧
が各行の画素に順に印加されることになる。
【００５０】
そして書き込み期間Ｔａが開始される。なお本発明の駆動方法では、各行ごとに、書き
込み期間Ｔａが逆バイアス期間Ｔｒ中に存在している。書き込み期間Ｔａが開始されると
、走査線Ｇ１〜Ｇｙが順に選択され、各画素のスイッチング用ＴＦＴ４０２がオンになる
。そして信号線Ｓ１〜Ｓｘにビデオ信号が供給されると、スイッチング用ＴＦＴ４０２を
介して、駆動用ＴＦＴ４０３のゲートに該ビデオ信号の電位Ｖｇが供給される。
【００５１】
このとき、発光素子４０５は非線形素子であるため、逆方向バイアスの電圧が印加され
ると、発光素子４０５の陽極と陰極間の電圧Ｖｅｌは、駆動用ＴＦＴ４０３のドレイン電
圧Ｖｄｓよりも著しく大きくなる。よって、発光素子４０５の陽極の電位は限りなく電源
線Ｖ１〜Ｖｙの電位Ｖｓｓに近くなり、電位Ｖｓｓとビデオ信号の電位Ｖｇとの間の電位
差が容量素子４０４に蓄積され、保持される。
【００５２】
書き込み期間Ｔａが終了しスイッチング用ＴＦＴ４０２がオフすると、逆バイアス期間
Ｔｒが終了し、次に、表示期間Ｔｄが開始される。
【００５３】
表示期間では、直列に接続されている駆動用ＴＦＴ４０３と発光素子４０５に、順方向
バイアスの電圧が順に印加される。具体的には、発光素子４０５の陰極に電位Ｖｄｄが供
給され、電源線Ｖ１〜Ｖｙに電位Ｖｄｄよりも高い電位Ｖｄｄ’が順に供給される。
【００５４】
図４に示す発光装置では、逆バイアス期間Ｔｒと表示期間Ｔｄの両期間において陰極に
供給される電位を一定に保つ。
【００５５】
順方向バイアスの電圧が印加されると、駆動用ＴＦＴ４０３はｎ型であるため、駆動用
ＴＦＴ４０３のソースが発光素子４０５の陽極と接続されていることになる。よって、容
量素子４０４に保持されている、電位Ｖｓｓとビデオ信号の電位Ｖｇとの間の電位差は、
そのまま駆動用ＴＦＴ４０３のゲート電圧Ｖｇｓとなる。よって駆動用ＴＦＴ４０３は、
該ゲート電圧Ｖｇｓに見合った大きさのドレイン電流を、発光素子４０５に供給する。
【００５６】
図２０（Ｂ）に、各期間における走査線Ｇ１〜Ｇｙと電源線Ｖ１〜Ｖｙのタイミングチ
ャートを示す。同じ走査線を共有している画素を一行と見たとき、各行において書き込み
期間Ｔａは順に出現している。また各書き込み期間Ｔａは対応する逆バイアス期間Ｔｒ内
に存在している。なお、書き込み期間Ｔａと逆バイアス期間Ｔｒを完全に重ねることも可
能であるが、逆バイアス期間Ｔｒを書き込み期間Ｔａよりも長めに取ることで、電源線Ｖ
１〜Ｖｙの電位の変動による雑音などの影響を避けることができる。
【００５７】
図４では、図２の場合と異なり、行ごとに逆バイアス期間Ｔｒの出現するタイミングを
設定することができるので、フレーム期間に占める表示期間Ｔｄの割合を大きくすること
ができる。よって、駆動回路の動作周波数を抑えることができる。
【００５８】
なお図２０（Ａ）では、ビデオ信号がアナログである場合の、書き込み期間と、逆バイ
アス期間と、表示期間のタイミングの一例を示したが、本発明においてビデオ信号はデジ
タルであっても良い。例えばデジタルのビデオ信号を用いて、時間階調により階調を表示
する場合、図７（Ｂ）に示すように、書き込み期間Ｔａと、逆バイアス期間Ｔｒと、表示
期間Ｔｄの各期間をデジタル信号のビットごとに設ければ良い。
【００５９】
図５（Ａ）に、図４に示した画素部４００と駆動回路とを有する、発光装置の構成を示
す。図５（Ａ）において、１４０５は信号線Ｓ１〜Ｓｘにビデオ信号を供給する信号線駆
動回路に相当し、１４０６は、走査線Ｇ１〜Ｇｙ及び電源線Ｖ１〜Ｖｙの電位を制御する
走査線駆動回路に相当する。
【００６０】
図５（Ｂ）に、信号線駆動回路１４０５の一部を示す。信号線駆動回路１４０５は、シ
フトレジスタ４１０と、シフトレジスタ４１０から出力される信号を反転させるインバー
タ４１１と、シフトレジスタ４１０から出力される信号とインバータ４１１から出力され
る反転した信号とに同期して、ビデオ信号をサンプリングし、信号線Ｓ１〜Ｓｘに供給す
るトランスミッションゲート４１２とを有している。
【００６１】
図５（Ｃ）に、走査線駆動回路１４０６の一部を示す。走査線駆動回路１４０６は、シ
フトレジスタ４１５と、シフトレジスタ４１５から出力される信号を反転させるインバー
タ４１６、４１７と、パルス幅制御信号によって、インバータ４１６から出力される反転
した信号のパルス幅を制御し、走査線Ｇ１〜Ｇｙに供給するＮＯＲ４１８とを有している
。インバータ４１７から出力された信号は、電源線Ｖ１〜Ｖｙに供給される。
【００６２】
上記構成により、１つの走査線駆動回路４０６で、走査線Ｇ１〜Ｇｙと電源線Ｖ１〜Ｖ
ｙの電位を制御することができる。
【実施例２】
【００６３】
本実施例では、本発明の駆動方法を用いることができる、発光装置の画素の構成につい
て説明する。
【００６４】
図６（Ａ）に示す画素は、発光素子６０１と、スイッチング用ＴＦＴ６０２と、駆動用
ＴＦＴ６０３と、発光素子６０１の発光を強制的に終了させるための消去用ＴＦＴ６０４
と、容量素子６０５とを有している。スイッチング用ＴＦＴ６０２のゲートは第１の走査
線Ｇａｊ（ｊ＝１〜ｙ）に、ソースとドレインは一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、他
方が駆動用ＴＦＴ６０３のゲートに接続されている。駆動用ＴＦＴ６０３のソースとドレ
インは、一方が電源線Ｖｊ（ｊ＝１〜ｙ）に、他方が発光素子６０１の陽極に接続されて
いる。消去用ＴＦＴ６０４のゲートは第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）に接続されてお
り、ソースとドレインは、一方が駆動用ＴＦＴ６０３のゲートに、他方が発光素子６０１
の陽極に接続されている。容量素子６０５が有する２つの電極は、一方は発光素子６０１
の陽極に、他方は駆動用ＴＦＴ６０３のゲートに接続されている。
【００６５】
書き込み期間Ｔａにおいて消去用ＴＦＴ６０４はオフにしておく。そして直列に接続さ
れている駆動用ＴＦＴ６０３と発光素子６０１に順方向バイアスの電圧が印加されている
状態で、消去用ＴＦＴ６０４をオンにすることで、駆動用ＴＦＴ６０３のゲート電圧Ｖｇ
ｓを０にすることができる。よって、駆動用ＴＦＴ６０３をオフし、発光素子６０１の発
光を強制的に終了させ、表示期間を終わらせることができる。
【００６６】
図６（Ｂ）に示す画素は、発光素子６１１と、スイッチング用ＴＦＴ６１２と、駆動用
ＴＦＴ６１３と、発光素子６１１の発光を強制的に終了させるための消去用ＴＦＴ６１４
と、容量素子６１５とを有している。スイッチング用ＴＦＴ６１２のゲートは第１の走査
線Ｇａｊ（ｊ＝１〜ｙ）に、ソースとドレインは一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、他
方が駆動用ＴＦＴ６１３のゲートに接続されている。駆動用ＴＦＴ６１３と消去用ＴＦＴ
は電源線Ｖｊ（ｊ＝１〜ｙ）と発光素子６１１との間に直列に接続されている。具体的に
は、駆動用ＴＦＴ６１３のソースとドレインのいずれか一方が発光素子６１１の陽極に、
消去用ＴＦＴ６１４のソースとドレインのいずれか一方が電源線Ｖｊに接続されている。
消去用ＴＦＴ６１４のゲートは第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）に接続されている。容
量素子６１５が有する２つの電極は、一方は発光素子６１１の陽極に、他方は駆動用ＴＦ
Ｔ６１３のゲートに接続されている。
【００６７】
なお図６（Ｂ）では、駆動用ＴＦＴ６１３と電源線Ｖｊとの間に消去用ＴＦＴ６１４が
設けられている構成を示しているが、本発明は消去用ＴＦＴ６１４を設ける位置はこれに
限定されない。例えば、消去用ＴＦＴ６１４を発光素子６１１と駆動用ＴＦＴ６１３の間
に設けるようにしても良い。この場合具体的には、駆動用ＴＦＴ６１３のソースとドレイ
ンのいずれか一方が電源線Ｖｊに、消去用ＴＦＴ６１４のソースとドレインのいずれか一
方が発光素子６１１の陽極に接続される。そして容量素子６１５が有する２つの電極は、
一方は、駆動用ＴＦＴ６１３のソースとドレインのうち、電源線Ｖｊに接続されている方
とは異なる一方に、他方は駆動用ＴＦＴ６１３のゲートに接続される。
【００６８】
逆バイアス期間Ｔｒと表示期間Ｔｄにおいて、消去用ＴＦＴ６１４はオンにしておく。
そして、直列に接続されている駆動用ＴＦＴ６１３と、消去用ＴＦＴ６１４と、発光素子
６１１に順方向バイアスの電圧が印加されている状態で、消去用ＴＦＴ６１４をオフにす
ることで、発光素子６１１の発光を強制的に終了させ、表示期間を終わらせることができ
る。
【００６９】
デジタルのビデオ信号を用い、図６（Ａ）、図６（Ｂ）に示した画素で時間階調により
階調を表示する場合の、書き込み期間Ｔａと、逆バイアス期間Ｔｒと、表示期間Ｔｄと、
発光素子の発光を強制的に終了させることで出現する消去期間Ｔｅのタイミングを、図７
（Ｃ）に示す。図７（Ｃ）に示すように、消去期間Ｔｅを設けることで、全ての行におい
て書き込み期間Ｔａが終了する前に、最初に書き込み期間が終了した行から順に表示期間
Ｔｒを強制的に終了させることができる。よって、書き込み期間を短くしなくとも階調数
を高くすることができ、駆動回路の動作周波数を抑えることができる。
【００７０】
なお図６（Ａ）に示す画素の場合、消去期間Ｔｅにおいて、消去用ＴＦＴ６０４をずっ
と連続してオンにしておいても良いし、消去期間Ｔｅの最初にオンにした後、残りの期間
はオフにしておいても良い。一方、図６（Ｂ）に示す画素の場合、消去期間Ｔｅにおいて
、消去用ＴＦＴ６０４はずっと連続してオンにしておく。
【００７１】
図６（Ｃ）に、図２に示した画素において、発光素子の陽極と電源線との間に、ダイオ
ード接続されたＴＦＴを設けた画素の構成を示す。図６（Ｃ）に示す画素は、発光素子６
２１と、スイッチング用ＴＦＴ６２２と、駆動用ＴＦＴ６２３と、容量素子６２４と、整
流用ＴＦＴ６２５とを有している。スイッチング用ＴＦＴ６２２のゲートは走査線Ｇｊ（
ｊ＝１〜ｙ）に、ソースとドレインは一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、他方が駆動用
ＴＦＴ６２３のゲートに接続されている。駆動用ＴＦＴ６２３のソースとドレインは、一
方が電源線Ｖｉ（ｉ＝１〜ｘ）に、他方が発光素子６２１の陽極に接続されている。整流
用ＴＦＴ６２５は、ゲートが発光素子６２１の陽極に接続されており、ソースとドレイン
が、一方は電源線Ｖｉに、他方が発光素子６２１の陽極に接続されている。
【００７２】
逆バイアス期間では、整流用ＴＦＴ６２５はソースが電源線Ｖｉに接続され、ゲートと
ドレインが互いに接続されている。よって整流用ＴＦＴ６２５はオンとなり、順方向バイ
アスの電流が流れるので、発光素子６２１の陽極の電位が、電源線Ｖｉの電位により近く
なる。また表示期間では、整流用ＴＦＴ６２５はドレインが電源線Ｖｉに接続され、ゲー
トとソースが互いに接続されている。よって表示期間では整流用ＴＦＴ６２５に逆方向バ
イアスの電圧がかかることになるので、整流用ＴＦＴ６２５はオフとなる。上記構成によ
り、図６（Ｃ）に示した画素では、アナログのビデオ信号を用いて低い階調を表示する際
に、駆動用ＴＦＴ６２３のドレイン電流が低くても、発光素子６２１の陽極の電位を電源
線Ｖｉの電位により早く近づけることができる。
【００７３】
図６（Ｄ）に、図６（Ａ）に示した画素において、発光素子の陽極と電源線との間に、
ダイオード接続されたＴＦＴを設けた画素の構成を示す。図６（Ｄ）に示す画素は、発光
素子６３１と、スイッチング用ＴＦＴ６３２と、駆動用ＴＦＴ６３３と、容量素子６３４
と、消去用ＴＦＴ６３５と、整流用ＴＦＴ６３６とを有している。スイッチング用ＴＦＴ
６３２のゲートは第１の走査線Ｇａｊ（ｊ＝１〜ｙ）に、ソースとドレインは一方が信号
線Ｓｉ（ｉ＝１〜ｘ）に、他方が駆動用ＴＦＴ６３３のゲートに接続されている。駆動用
ＴＦＴ６３３のソースとドレインは、一方は電源線Ｖｊ（ｊ＝１〜ｙ）に、他方は発光素
子６３１の陽極に接続されている。消去用ＴＦＴ６３５は、ゲートが第２の走査線Ｇｂｊ
（ｊ＝１〜ｙ）に接続されており、ソースとドレインは、一方が駆動用ＴＦＴ６３３のゲ
ートに、他方が発光素子６３１の陽極に接続されている。整流用ＴＦＴ６３６は、ゲート
が発光素子６３１の陽極に接続されており、ソースとドレインが、一方は電源線Ｖｊに、
他方が発光素子６３１の陽極に接続されている。
【００７４】
図６（Ｅ）に、図６（Ｂ）に示した画素において、発光素子の陽極と電源線との間に、
ダイオード接続されたＴＦＴを設けた画素の構成を示す。図６（Ｅ）に示す画素は、発光
素子６４１と、スイッチング用ＴＦＴ６４２と、駆動用ＴＦＴ６４３と、容量素子６４４
と、消去用ＴＦＴ６４５と、整流用ＴＦＴ６４６とを有している。スイッチング用ＴＦＴ
６４２のゲートは走査線Ｇａｊ（ｊ＝１〜ｙ）に、ソースとドレインは一方が信号線Ｓｉ
（ｉ＝１〜ｘ）に、他方が駆動用ＴＦＴ６４３のゲートに接続されている。駆動用ＴＦＴ
６４３と消去用ＴＦＴ６４５は直列に接続されており、消去用ＴＦＴ６４５のソースとド
レインのいずれか一方が電源線Ｖｊに、駆動用ＴＦＴ６４３のソースとドレインのいずれ
か一方が発光素子６４１の陽極に接続されている。整流用ＴＦＴ６４６は、ゲートが発光
素子６４１の陽極に接続されており、ソースとドレインが、一方は電源線Ｖｊに、他方が
発光素子６４１の陽極に接続されている。
【００７５】
なお図６（Ｅ）では、駆動用ＴＦＴ６４３と電源線Ｖｊとの間に消去用ＴＦＴ６４５が
設けられている構成を示しているが、本発明は消去用ＴＦＴ６４５を設ける位置はこれに
限定されない。例えば、消去用ＴＦＴ６４５を発光素子６４１と駆動用ＴＦＴ６４３の間
に設けるようにしても良い。この場合具体的には、駆動用ＴＦＴ６４３のソースとドレイ
ンのいずれか一方が電源線Ｖｊに、消去用ＴＦＴ６４５のソースとドレインのいずれか一
方が発光素子６４１の陽極に接続される。そして容量素子６４４が有する２つの電極は、
一方は、駆動用ＴＦＴ６４３のソースとドレインのうち、電源線Ｖｊに接続されている方
とは異なる一方に、他方は駆動用ＴＦＴ６４３のゲートに接続される。
【００７６】
本発明の発光装置が有する画素の構成は、本実施例で示した構成に限定されない。
【実施例３】
【００７７】
本発明の発光装置では、セミアモルファス半導体で形成されたＴＦＴ（セミアモルファ
スＴＦＴ）を用いる場合、駆動回路を画素部と同じ基板上に形成することができる。また
アモルファス半導体で形成されたＴＦＴ（アモルファスＴＦＴ）を用いる場合、別の基板
に形成された駆動回路を、画素部と同じ基板上に実装しても良い。
【００７８】
図８（Ａ）に、信号線駆動回路６０１３のみを別途形成し、基板６０１１上に形成され
た画素部６０１２と接続している素子基板の形態を示す。画素部６０１２及び走査線駆動
回路６０１４は、セミアモルファスＴＦＴを用いて形成する。セミアモルファスＴＦＴよ
りも高い移動度が得られるトランジスタで信号線駆動回路を形成することで、走査線駆動
回路よりも高い駆動周波数が要求される信号線駆動回路の動作を安定させることができる
。なお、信号線駆動回路６０１３は、単結晶の半導体を用いたトランジスタ、多結晶の半
導体を用いたＴＦＴ、またはＳＯＩを用いたトランジスタであっても良い。画素部６０１
２と、信号線駆動回路６０１３と、走査線駆動回路６０１４とに、それぞれ電源の電位、
各種信号等が、ＦＰＣ６０１５を介して供給される。
【００７９】
なお、信号線駆動回路及び走査線駆動回路を、共に画素部と同じ基板上に形成しても良
い。
【００８０】
また、駆動回路を別途形成する場合、必ずしも駆動回路が形成された基板を、画素部が
形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に張り合わせるようにして
も良い。図８（Ｂ）に、信号線駆動回路６０２３のみを別途形成し、基板６０２１上に形
成された画素部６０２２及び走査線駆動回路６０２４と接続している素子基板の形態を示
す。画素部６０２２及び走査線駆動回路６０２４は、セミアモルファスＴＦＴを用いて形
成する。信号線駆動回路６０２３は、ＦＰＣ６０２５を介して画素部６０２２と接続され
ている。画素部６０２２と、信号線駆動回路６０２３と、走査線駆動回路６０２４とに、
それぞれ電源の電位、各種信号等が、ＦＰＣ６０２５を介して供給される。
【００８１】
また、信号線駆動回路の一部または走査線駆動回路の一部のみを、セミアモルファスＴ
ＦＴを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続す
るようにしても良い。図８（Ｃ）に、信号線駆動回路が有するアナログスイッチ６０３３
ａを、画素部６０３２、走査線駆動回路６０３４と同じ基板６０３１上に形成し、信号線
駆動回路が有するシフトレジスタ６０３３ｂを別途異なる基板に形成して貼り合わせる素
子基板の形態を、図８（Ｃ）に示す。画素部６０３２及び走査線駆動回路６０３４は、セ
ミアモルファスＴＦＴを用いて形成する。画素部６０３２と、信号線駆動回路と、走査線
駆動回路６０３４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０３５を介して供
給される。
【００８２】
図８（Ａ）〜図８（Ｃ）に示すように、本発明の発光装置は、駆動回路の一部または全
部を、画素部と同じ基板上に、セミアモルファスＴＦＴを用いて形成することができる。
【００８３】
また、信号線駆動回路及び走査線駆動回路を全て別途形成し、画素部が形成されている
基板に実装しても良い。図８（Ｄ）に、画素部６０４２が形成されている基板６０４１上
に、信号線駆動回路が形成されたチップ６０４３と、走査線駆動回路が形成されたチップ
６０４４とを貼り合わせる素子基板の形態を、図８（Ｄ）に示す。画素部６０４２は、セ
ミアモルファスＴＦＴまたはアモルファスＴＦＴを用いて形成する。画素部６０４２と、
信号線駆動回路が形成されたチップ６０４３と、走査線駆動回路が形成されたチップ６０
４４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０４５を介して供給される。
【００８４】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方
法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続す
る位置は、電気的な接続が可能であるならば、図８に示した位置に限定されない。また、
コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
【００８５】
なお本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有す
る形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシ
フタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナロ
グスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路
のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりに
ラッチ等を用いても良い。
【００８６】
チップの実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンデ
ィング方法、或いはＴＡＢ方法などを用いることができる。またチップを実装する位置は
、電気的な接続が可能であるならば、図８に示した位置に限定されない。また、図８では
信号線駆動回路、走査線駆動回路をチップで形成した例について示したが、コントローラ
、ＣＰＵ、メモリ等をチップで形成し、実装するようにしても良い。また、走査線駆動回
路全体をチップで形成するのではなく、走査線駆動回路を構成している回路の一部だけを
、チップで形成するようにしても良い。
【００８７】
駆動回路などの集積回路を別途チップで形成して実装することで、全ての回路を画素部
と同じ基板上に形成する場合に比べて、歩留まりを高めることができ、また各回路の特性
に合わせたプロセスの最適化を容易に行なうことができる。
【実施例４】
【００８８】
次に、本発明の発光装置に用いられるセミアモルファス半導体を用いたＴＦＴの構成に
ついて説明する。図９（Ａ）に、駆動回路に用いられるＴＦＴの断面図と、画素部に用い
られるＴＦＴの断面図を示す。５０１は駆動回路に用いられるＴＦＴの断面図に相当し、
５０２は画素部に用いられるＴＦＴ断面図に相当し、５０３は該ＴＦＴ５０２によって電
流が供給される発光素子の断面図に相当する。ＴＦＴ５０１、５０２は逆スタガ型（ボト
ムゲート型）である。
【００８９】
駆動回路のＴＦＴ５０１は、基板５００上に形成されたゲート電極５１０と、ゲート電
極５１０を覆っているゲート絶縁膜５１１と、ゲート絶縁膜５１１を間に挟んでゲート電
極５１０と重なっている、セミアモルファス半導体膜で形成された第１の半導体膜５１２
とを有している。さらにＴＦＴ５０１は、ソース領域またはドレイン領域として機能する
一対の第２の半導体膜５１３と、第１の半導体膜５１２と第２の半導体膜５１３の間に設
けられた第３の半導体膜５１４とを有している。
【００９０】
図９（Ａ）では、ゲート絶縁膜５１１が２層の絶縁膜で形成されているが、本発明はこ
の構成に限定されない。ゲート絶縁膜５１１が単層または３層以上の絶縁膜で形成されて
いても良い。
【００９１】
また第２の半導体膜５１３は、アモルファス半導体膜またはセミアモルファス半導体膜
で形成されており、該半導体膜に一導電型を付与する不純物が添加されている。そして一
対の第２の半導体膜５１３は、第１の半導体膜５１２のチャネルが形成される領域を間に
挟んで、向かい合っている。
【００９２】
また第３の半導体膜５１４は、アモルファス半導体膜またはセミアモルファス半導体膜
で形成されており、第２の半導体膜５１３と同じ導電型を有し、なおかつ第２の半導体膜
５１３よりも導電性が低くなるような特性を有している。第３の半導体膜５１４はＬＤＤ
領域として機能するので、ドレイン領域として機能する第２の半導体膜５１３の端部に集
中する電界を緩和し、ホットキャリア効果を防ぐことができる。第３の半導体膜５１４は
必ずしも設ける必要はないが、設けることでＴＦＴの耐圧性を高め、信頼性を向上させる
ことができる。なお、ＴＦＴ５０１がｎ型である場合、第３の半導体膜５１４を形成する
際に特にｎ型を付与する不純物を添加せずとも、ｎ型の導電型が得られる。よって、ＴＦ
Ｔ５０１がｎ型の場合、必ずしも第３の半導体膜５１４にｎ型の不純物を添加する必要は
ない。ただし、チャネルが形成される第１の半導体膜には、ｐ型の導電性を付与する不純
物を添加し、極力Ｉ型に近づくようにその導電型を制御しておく。
【００９３】
また、一対の第３の半導体膜５１４に接するように、配線５１５が形成されている。
【００９４】
画素部のＴＦＴ５０２は、基板５００上に形成されたゲート電極５２０と、ゲート電極
５２０を覆っているゲート絶縁膜５１１と、ゲート絶縁膜５１１を間に挟んでゲート電極
５２０と重なっている、セミアモルファス半導体膜で形成された第１の半導体膜５２２と
を有している。さらにＴＦＴ５０２は、ソース領域またはドレイン領域として機能する一
対の第２の半導体膜５２３と、第１の半導体膜５２２と第２の半導体膜５２３の間に設け
られた第３の半導体膜５２４とを有している。
【００９５】
また第２の半導体膜５２３は、アモルファス半導体膜またはセミアモルファス半導体膜
で形成されており、該半導体膜に一導電型を付与する不純物が添加されている。そして一
対の第２の半導体膜５２３は、第１の半導体膜５２２のチャネルが形成される領域を間に
挟んで、向かい合っている。
【００９６】
また第３の半導体膜５２４は、アモルファス半導体膜またはセミアモルファス半導体膜
で形成されており、第２の半導体膜５２３と同じ導電型を有し、なおかつ第２の半導体膜
５２３よりも導電性が低くなるような特性を有している。第３の半導体膜５２４はＬＤＤ
領域として機能するので、ドレイン領域として機能する第２の半導体膜５２３の端部に集
中する電界を緩和し、ホットキャリア効果を防ぐことができる。第３の半導体膜５２４は
必ずしも設ける必要はないが、設けることでＴＦＴの耐圧性を高め、信頼性を向上させる
ことができる。なお、ＴＦＴ５０２がｎ型である場合、第３の半導体膜５２４を形成する
際に特にｎ型を付与する不純物を添加せずとも、ｎ型の導電型が得られる。よって、ＴＦ
Ｔ５０２がｎ型の場合、必ずしも第３の半導体膜５２４にｎ型の不純物を添加する必要は
ない。ただし、チャネルが形成される第１の半導体膜には、ｐ型の導電性を付与する不純
物を添加し、極力Ｉ型に近づくようにその導電型を制御しておく。
【００９７】
また、一対の第３の半導体膜５２４に接するように、配線５２５が形成されている。
【００９８】
また、ＴＦＴ５０１、５０２及び配線５１５、５２５を覆うように、絶縁膜からなる第
１のパッシベーション膜５４０、第２のパッシベーション膜５４１が形成されている。Ｔ
ＦＴ５０１、５０２を覆うパッシベーション膜は２層に限らず、単層であっても良いし、
３層以上であっても良い。例えば第１のパッシベーション膜５４０を窒化珪素、第２のパ
ッシベーション膜５４１を酸化珪素で形成することができる。窒化珪素または窒化酸化珪
素でパッシベーション膜を形成することで、ＴＦＴ５０１、５０２が水分や酸素などの影
響により、劣化するのを防ぐことができる。
【００９９】
そして、配線５２５の一方は、発光素子５０３の陽極５３０に接続されている。また陽
極５３０上に接するように、電界発光層５３１が、該電界発光層５３１に接するように陰
極５３２が形成されている。
【０１００】
チャネル形成領域を含んでいる第１の半導体膜５１２、５２２を、セミアモルファス半
導体で形成することで、アモルファス半導体膜を用いたＴＦＴに比べて高い移動度のＴＦ
Ｔを得ることができ、よって駆動回路と画素部を同一の基板に形成することができる。
【０１０１】
次に、本発明の発光装置が有するＴＦＴの、図９（Ａ）とは異なる形態について説明す
る。図９（Ｂ）に、駆動回路に用いられるＴＦＴの断面図と、画素部に用いられるＴＦＴ
の断面図を示す。３０１は駆動回路に用いられるＴＦＴの断面図に相当し、３０２は画素
部に用いられるＴＦＴと、該ＴＦＴ３０２によって電流が供給される発光素子３０３の断
面図に相当する。
【０１０２】
駆動回路のＴＦＴ３０１と画素部のＴＦＴ３０２は、基板３００上に形成されたゲート
電極３１０、３２０と、ゲート電極３１０、３２０を覆っているゲート絶縁膜３１１と、
ゲート絶縁膜３１１を間に挟んでゲート電極３１０、３２０と重なっている、セミアモル
ファス半導体膜で形成された第１の半導体膜３１２、３２２とをそれぞれ有している。そ
して、第１の半導体膜３１２、３２２のチャネル形成領域を覆うように、絶縁膜で形成さ
れたチャネル保護膜３３０、３３１が形成されている。チャネル保護膜３３０、３３１は
、ＴＦＴ３０１、３０２の作製工程において、第１の半導体膜３１２、３２２のチャネル
形成領域がエッチングされてしまうのを防ぐために設ける。さらにＴＦＴ３０１、３０２
は、ソース領域またはドレイン領域として機能する一対の第２の半導体膜３１３、３２３
と、第１の半導体膜３１２、３２２と第２の半導体膜３１３、３２３の間に設けられた第
３の半導体膜３１４、３２４とをそれぞれ有している。
【０１０３】
図９（Ｂ）では、ゲート絶縁膜３１１が２層の絶縁膜で形成されているが、本発明はこ
の構成に限定されない。ゲート絶縁膜３１１が単層または３層以上の絶縁膜で形成されて
いても良い。
【０１０４】
また第２の半導体膜３１３、３２３は、アモルファス半導体膜またはセミアモルファス
半導体膜で形成されており、該半導体膜に一導電型を付与する不純物が添加されている。
そして一対の第２の半導体膜３１３、３２３は、第１の半導体膜３１２のチャネルが形成
される領域を間に挟んで、向かい合っている。
【０１０５】
また第３の半導体膜３１４、３２４は、アモルファス半導体膜またはセミアモルファス
半導体膜で形成されており、第２の半導体膜３１３、３２３と同じ導電型を有し、なおか
つ第２の半導体膜３１３、３２３よりも導電性が低くなるような特性を有している。第３
の半導体膜３１４、３２４はＬＤＤ領域として機能するので、ドレイン領域として機能す
る第２の半導体膜３１３、３２３の端部に集中する電界を緩和し、ホットキャリア効果を
防ぐことができる。第３の半導体膜３１４、３２４は必ずしも設ける必要はないが、設け
ることでＴＦＴの耐圧性を高め、信頼性を向上させることができる。なお、ＴＦＴ３０１
、３０２がｎ型である場合、第３の半導体膜３１４、３２４を形成する際に特にｎ型を付
与する不純物を添加せずとも、ｎ型の導電型が得られる。よって、ＴＦＴ３０１、３０２
がｎ型の場合、必ずしも第３の半導体膜３１４、３２４にｎ型の不純物を添加する必要は
ない。ただし、チャネルが形成される第１の半導体膜には、ｐ型の導電性を付与する不純
物を添加し、極力Ｉ型に近づくようにその導電型を制御しておく。
【０１０６】
また、一対の第３の半導体膜３１４、３２４に接するように、配線３１５、３２５が形
成されている。
【０１０７】
また、ＴＦＴ３０１、３０２及び配線３１５、３２５を覆うように、絶縁膜からなる第
１のパッシベーション膜３４０、第２のパッシベーション膜３４１が形成されている。Ｔ
ＦＴ３０１、３０２を覆うパッシベーション膜は２層に限らず、単層であっても良いし、
３層以上であっても良い。例えば第１のパッシベーション膜３４０を窒化珪素、第２のパ
ッシベーション膜３４１を酸化珪素で形成することができる。窒化珪素または窒化酸化珪
素でパッシベーション膜を形成することで、ＴＦＴ３０１、３０２が水分や酸素などの影
響により、劣化するのを防ぐことができる。
【０１０８】
そして、配線３２５の一方は、発光素子３０３の陽極３５０に接続されている。また陽
極３５０上に接するように、電界発光層３５１が、該電界発光層３５１に接するように陰
極３３２が形成されている。
【０１０９】
チャネル形成領域を含んでいる第１の半導体膜３１２、３２２を、セミアモルファス半
導体で形成することで、アモルファス半導体膜を用いたＴＦＴに比べて高い移動度のＴＦ
Ｔを得ることができ、よって駆動回路と画素部を同一の基板に形成することができる。
【０１１０】
なお本実施例では、セミアモルファス半導体を用いたＴＦＴで発光装置の駆動回路と画
素部を同じ基板上に形成した例について説明したが、本発明はこの構成に限定されない。
セミアモルファス半導体を用いたＴＦＴで画素部を形成し、該画素部が形成された基板に
別途形成された駆動回路を貼り付けても良い。またチャネルが形成される第１の半導体膜
をアモルファス半導体で形成することができる。ただしこの場合、アモルファス半導体を
用いたＴＦＴで画素部を形成し、該画素部が形成された基板に別途形成された駆動回路を
貼り付けるようにする。
【実施例５】
【０１１１】
次に、本発明の発光装置が有する画素の構成について説明する。図１０（Ａ）に、画素
の回路図の一形態を、図１０（Ｂ）に図１０（Ａ）に対応する画素の断面構造の一形態を
示す。
【０１１２】
図１０（Ａ）、図１０（Ｂ）において、２２１は画素へのビデオ信号の入力を制御する
ためのスイッチング用ＴＦＴに相当し、２２２は発光素子２２３への電流の供給を制御す
るための駆動用ＴＦＴに相当する。具体的には、スイッチング用ＴＦＴ２２１を介して画
素に入力されたビデオ信号の電位に従って、駆動用ＴＦＴ２２２のドレイン電流が制御さ
れ、該ドレイン電流が発光素子２２３に供給される。なお２２４は、スイッチング用ＴＦ
Ｔ２２１がオフのときに駆動用ＴＦＴのゲート電圧を保持するための容量素子に相当し、
必ずしも設ける必要はない。
【０１１３】
具体的には、スイッチング用ＴＦＴ２２１は、ゲート電極が走査線Ｇｊ（ｊ＝１〜ｙ）
に接続されており、ソース領域とドレイン領域が、一方は信号線Ｓｉ（ｉ＝１〜ｘ）に他
方は駆動用ＴＦＴ２２２のゲートに接続されている。また駆動用ＴＦＴ２２２のソース領
域とドレイン領域は、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に、他方が発光素子２２３の陽極
２２５に接続されている。容量素子２２４が有する２つの電極は、一方が駆動用ＴＦＴ２
２２のゲート電極に、他方が発光素子２２３の陽極２２５に接続されている。
【０１１４】
なお図１０（Ａ）、図１０（Ｂ）では、スイッチング用ＴＦＴ２２１が、直列に接続さ
れ、なおかつゲート電極が接続された複数のＴＦＴが、第１の半導体膜を共有しているよ
うな構成を有する、マルチゲート構造となっている。マルチゲート構造とすることで、ス
イッチング用ＴＦＴ２２１のオフ電流を低減させることができる。具体的に図１０（Ａ）
、図１０（Ｂ）ではスイッチング用ＴＦＴ２２１が２つのＴＦＴが直列に接続されたよう
な構成を有しているが、３つ以上のＴＦＴが直列に接続され、なおかつゲート電極が接続
されたようなマルチゲート構造であっても良い。また、スイッチング用ＴＦＴは必ずしも
マルチゲート構造である必要はなく、ゲート電極とチャネル形成領域が単数である通常の
シングルゲート構造のＴＦＴであっても良い。
【実施例６】
【０１１５】
次に、本発明の発光装置の、具体的な作製方法について説明する。
【０１１６】
基板７１０はガラスや石英などの他に、プラスチック材料を用いることができる。また
、ステンレスやアルミニウムなどの金属材料の上に絶縁膜を形成したものを用いても良い
。この基板７１０上にゲート電極及びゲート配線（走査線）を形成するための導電膜を形
成する。導電膜にはクロム、モリブデン、チタン、タンタル、タングステン、アルミニウ
ムなどの金属材料またはその合金材料を用いる。この導電膜はスパッタリング法や真空蒸
着法で形成することができる。
【０１１７】
導電膜をエッチング加工してゲート電極７１２、７１３を形成する。ゲート電極７１２
、７１３上には第１の半導体膜や配線層を形成するので、その端部がテーパー状になるよ
うに加工することが望ましい。また導電膜を、アルミニウムを主成分とする材料で形成す
る場合には、エッチング加工後に陽極酸化処理などをして表面を絶縁化しておくと良い。
また、図示しないがこの工程でゲート電極に接続する配線も同時に形成することができる
。
【０１１８】
第１絶縁膜７１４と第２絶縁膜７１５は、ゲート電極７１２、７１３の上層に形成する
ことでゲート絶縁膜として機能させることができる。この場合、第１絶縁膜７１４として
酸化珪素膜、第２絶縁膜７１５として窒化珪素膜を形成することが好ましい。これらの絶
縁膜はグロー放電分解法やスパッタリング法で形成することができる。特に、低い成膜温
度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素
を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
【０１１９】
そして、このような第１、第２絶縁膜７１４、７１５上に、第１の半導体膜７１６を形
成する。第１の半導体膜７１６は、セミアモルファス半導体（ＳＡＳ）で形成する。
【０１２０】
このＳＡＳは珪化物気体をグロー放電分解することにより得ることができる。代表的な
珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3
、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。この珪化物気体を水素、水素とヘリウ
ム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈し
て用いることでＳＡＳの形成を容易なものとすることができる。希釈率は１０倍〜１００
０倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の
反応生成は減圧下で行なうが、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行なえば良い
。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜
６０ＭＨｚの高周波電力を供給すれば良い。基板加熱温度は３００度以下が好ましく、１
００〜２００度の基板加熱温度が推奨される。
【０１２１】
また、珪化物気体中に、ＣＨ4、Ｃ2Ｈ6などの炭化物気体、ＧｅＨ4、ＧｅＦ4などのゲ
ルマニウム化気体を混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０
．９〜１．１ｅＶに調節しても良い。
【０１２２】
また、ＳＡＳは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱い
ｎ型の電気伝導性を示す。これは、アモルファス半導体を成膜するときよりも高い電力の
グロー放電を行なうため酸素が半導体膜中に混入しやすいためである。そこで、ＴＦＴの
チャネル形成領域を設ける第１の半導体膜に対しては、ｐ型を付与する不純物元素を、こ
の成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる
。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ2Ｈ6、ＢＦ3などの不
純物気体を１ｐｐｍ〜１０００ｐｐｍの割合で珪化物気体に混入させると良い。例えば、
ｐ型を付与する不純物元素としてボロンを用いる場合、該ボロンの濃度を１×１０14〜６
×１０16ａｔｏｍｓ／ｃｍ3とすると良い。
【０１２３】
次に、第２の半導体膜７１７、第３の半導体膜７１８を形成する（図１１（Ａ））。第
２の半導体膜７１７は、価電子制御を目的とした不純物元素を意図的に添加しないで形成
したものであり、第１の半導体膜７１６と同様にＳＡＳで形成することが好ましい。この
第２の半導体膜７１７は、ソース及びドレインを形成する一導電型を有する第３の半導体
膜７１８と第１の半導体膜７１６との間に形成することで、バッファ層（緩衝層）的な働
きを持っている。従って、弱ｎ型の電気伝導性を持って第１の半導体膜７１６に対して、
同じ導電型で一導電型を有する第３の半導体膜７１８を形成する場合には必ずしも必要な
い。しきい値制御をする目的において、ｐ型を付与する不純物元素を添加する場合には、
第２の半導体膜７１７は段階的に不純物濃度を変化させる効果を持ち、接合形成を良好に
する上で好ましい形態となる。すなわち、形成されるＴＦＴにおいては、チャネル形成領
域とソースまたはドレイン領域の間に形成される低濃度不純物領域（ＬＤＤ領域）として
の機能を持たせることが可能となる。
【０１２４】
一導電型を有する第３の半導体膜７１８はｎチャネル型のＴＦＴを形成する場合には、
代表的な不純物元素としてリンを添加すれば良く、珪化物気体にＰＨ3などの不純物気体
を加えれば良い。一導電型を有する第３の半導体膜７１８は、価電子制御がされているこ
とを除けば、ＳＡＳのような半導体、非晶質半導体で形成されるものである。
【０１２５】
以上、第１絶縁膜７１４から一導電型を有する第３の半導体膜７１８までは大気に触れ
させることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊
する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、ＴＦ
Ｔ特性のばらつきを低減することができる。
【０１２６】
次に、フォトレジストを用いてマスク７１９を形成し、第１の半導体膜７１６、第２の
半導体膜７１７、一導電型を有する第３の半導体膜７１８をエッチングして島状に分離形
成する（図１１（Ｂ））。
【０１２７】
その後、ソース及びドレインに接続する配線を形成するための第２導電膜７２０を形成
する。第２導電膜７２０はアルミニウム、またはアルミニウムを主成分とする導電性材料
で形成するが、半導体膜と接する側の層をチタン、タンタル、モリブデン、タングステン
、銅またはこれらの元素の窒化物で形成した積層構造としても良い。例えば１層目がＴａ
で２層目がＷ、１層目がＴａＮで２層目がＡｌ、１層目がＴａＮで２層目がＣｕ、１層目
がＴｉで２層目がＡｌで３層目がＴｉといった組み合わせも考えられる。また１層目と２
層目のいずれか一方にＡｇＰｄＣｕ合金を用いても良い。Ｗ、ＡｌとＳｉの合金（Ａｌ−
Ｓｉ）、ＴｉＮを順次積層した３層構造としてもよい。Ｗの代わりに窒化タングステンを
用いてもよいし、ＡｌとＳｉの合金（Ａｌ−Ｓｉ）に代えてＡｌとＴｉの合金膜（Ａｌ−
Ｔｉ）を用いてもよいし、ＴｉＮに代えてＴｉを用いてもよい。アルミニウムには耐熱性
を向上させるためにチタン、シリコン、スカンジウム、ネオジウム、銅などの元素を０．
５〜５原子％添加させても良い（図１１（Ｃ））。
【０１２８】
次にマスク７２１を形成する。マスク７２１はソースおよびドレインと接続する配線を
形成するためにパターン形成されたマスクであり、同時に一導電型を有する第３の半導体
膜７１８を取り除きチャネル形成領域を形成するためのエッチングマスクとして併用され
るものである。アルミニウムまたはこれを主成分とする導電膜のエチングはＢＣｌ3、Ｃ
ｌ2などの塩化物気体を用いて行なえば良い。このエッチング加工で配線７２３〜７２６
を形成する。また、チャネル形成領域を形成するためのエッチングにはＳＦ6、ＮＦ3、Ｃ
Ｆ4などのフッ化物気体を用いてエッチングを行なうが、この場合には下地となる第１の
半導体膜７１６とのエッチング選択比をとれないので、処理時間を適宜調整して行なうこ
ととなる。以上のようにして、チャネルエッチ型のＴＦＴの構造を形成することができる
（図１２（Ａ））。
【０１２９】
次に、チャネル形成領域の保護を目的とした第３絶縁膜７２７を、窒化珪素膜で形成す
る。この窒化珪素膜はスパッタリング法やグロー放電分解法で形成可能であるが、大気中
に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻
密な膜であることが要求される。第３絶縁膜７２７に窒化珪素膜を用いることで、第１の
半導体膜７１６中の酸素濃度を５×１０19ａｔｏｍｓ／ｃｍ3以下、好ましくは１×１０1
9ａｔｏｍｓ／ｃｍ3以下に抑えることができる。この目的において、珪素をターゲットと
して、窒素とアルゴンなどの希ガス元素を混合させたスパッタガスで高周波スパッタリン
グされた窒化珪素膜で、膜中の希ガス元素を含ませることにより緻密化が促進されること
となる。また、グロー放電分解法においても、珪化物気体をアルゴンなどの希ガス元素で
１００倍〜５００倍に希釈して形成された窒化珪素膜は、１００度以下の低温においても
緻密な膜を形成可能であり好ましい。さらに必要があれば第４絶縁膜７２８を酸化珪素膜
で積層形成しても良い。第３絶縁膜７２７と第４絶縁膜７２８はパッシベーション膜に相
当する。
【０１３０】
第３絶縁膜７２７および／または第４絶縁膜７２８上には、好ましい形態として平坦化
膜７２９を形成する。平坦化膜は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、
またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨｘ結晶手
を含む絶縁膜で形成することが好ましい。これらの材料は含水性があるので、水分の侵入
及び放出を防ぐバリア膜として第６絶縁膜７３０を併設することが好ましい。第６絶縁膜
７３０としては上述のような窒化珪素膜を適用すれば良い（図１２（Ｂ））。
【０１３１】
配線７３２は、第６絶縁膜７３０、平坦化膜７２９、第３絶縁膜７２７、第４絶縁膜７
２８にコンタクトホールを形成した後に形成する（図１２（Ｃ））。
【０１３２】
以上のようにして形成されたチャネルエッチ型のＴＦＴは、ＳＡＳでチャネル形成領域
を構成することにより２〜１０ｃｍ2／Ｖ・ｓｅｃの電界効果移動度を得ることができる
。
【０１３３】
次に図１３（Ａ）に示すように、配線７３２に接するように、第６絶縁膜７３０上に陽
極７３１を形成する。陽極７３１として、ＩＴＯ、ＩＺＯ、ＩＴＳＯの他、酸化インジウ
ムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いることができる。陽極
７３１として上記透明導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。この
場合、透明導電膜を成膜した後に、窒化チタン膜またはチタン膜を、光が透過する程度の
膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で成膜する。図１３（Ａ）では、陽極７３１
としＩＴＯを用いている。陽極７３１は、その表面が平坦化されるように、ＣＭＰ法、ポ
リビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またＣＭＰ法を用いた研磨
後に、陽極７３１の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
【０１３４】
次に、第６絶縁膜７３０上に、有機樹脂膜、無機絶縁膜またはシロキサンを用いて形成
された隔壁７３３を形成する。なおシロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との
結合で骨格構造が構成され、置換基に少なくとも水素を含む材料である。また上記構成に
加えて、置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有
していても良い。隔壁７３３は開口部を有しており、該開口部において陽極７３１が露出
している。次に図１３（Ｂ）に示すように、隔壁７３３の開口部において陽極７３１と接
するように、電界発光層７３４を形成する。電界発光層７３４は、単数の層で構成されて
いても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成
されている場合、陽極７３１上に、ホール注入層、ホール輸送層、発光層、電子輸送層、
電子注入層の順に積層する。
【０１３５】
そして電界発光層７３４を覆うように、陰極７３５を形成する。陰極７３５は、仕事関
数が小さい公知の材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いるこ
とができる。隔壁７３３の開口部において、陽極７３１と電界発光層７３４と陰極７３５
が重なり合うことで、発光素子７３６が形成されている（図１３（Ｂ））。
【０１３６】
なお実際には、図１３まで完成したら、さらに外気に曝されないように気密性が高く、
脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やカバ
ー材でパッケージング（封入）することが好ましい。
【０１３７】
このような、画素部と駆動回路で同じＴＦＴを用いた素子基板は、ゲート電極形成用マ
スク、半導体領域形成用マスク、配線形成用マスク、コンタクトホール形成用マスク、陽
極形成用マスクの合計５枚のマスクで形成することができる。
【０１３８】
なお本実施例では、セミアモルファス半導体を用いたＴＦＴで発光装置の駆動回路と画
素部を同じ基板上に形成した例について説明したが、本発明はこの構成に限定されない。
アモルファス半導体を用いたＴＦＴで画素部を形成し、該画素部が形成された基板に別途
形成された駆動回路を貼り付けても良い。
【０１３９】
なお、図１１〜図１３は、図９（Ａ）に示した構成を有するＴＦＴの作製方法について
示したが、図９（Ｂ）に示した構成を有するＴＦＴも同様に作製することができる。ただ
し、図９（Ｂ）に示したＴＦＴの場合は、ゲート電極３１０、３２０に重畳させて、ＳＡ
Ｓで形成された第１の半導体膜３１２、３２２上にチャネル保護膜３３０、３３１を形成
する点で、図１１〜図１３と異なっている。
【０１４０】
また、図１２（Ａ）と図１２（Ｂ）では、第３絶縁膜（第１のパッシベーション膜）、
第４絶縁膜（第２のパッシベーション膜）にコンタクトホールを形成した後、陽極を形成
し、隔壁を形成したものである。隔壁は、アクリル、ポリイミド、ポリアミドなどの有機
樹脂、またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨｘ
結晶手を含む絶縁膜で形成すれば良く、特に感光性の材料を用い、陽極上に開口部を形成
し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成するこ
とが好ましい。
【実施例７】
【０１４１】
本実施例では、図１０に示した画素の、上面図の一実施例について説明する。
【０１４２】
図１４に本実施例の画素の上面図を示す。Ｓｉは信号線、Ｖｉは電源線に相当し、Ｇｊ
は走査線に相当する。本実施例では、信号線Ｓｉと、電源線Ｖｉは同じ導電膜で形成する
。また、走査線Ｇｊと配線２５０は同じ導電膜で形成する。走査線Ｇｊの一部は、スイッ
チング用ＴＦＴ２２１のゲート電極として機能する。配線２５０は、その一部が駆動用Ｔ
ＦＴ２２２のゲート電極として機能し、別の一部が容量素子２２４の第１の電極として機
能する。また、駆動用ＴＦＴ２２２が有する活性層の、陽極２２５側の一部２５１は、容
量素子２２４の第２の電極として機能する。活性層の陽極２２５側の一部２５１と、配線
２５０の一部と、ゲート絶縁膜（図示せず）とによって、容量素子２２４が形成される。
２２５は陽極に相当し、電界発光層や陰極（共に図示せず）と重なる領域（発光エリア）
において発光する。
【０１４３】
なお本発明の上面図は本の一実施例であり、本発明はこれに限定されないことは言うま
でもない。
【実施例８】
【０１４４】
本発明の発光装置で用いるセミアモルファスＴＦＴまたはアモルファスＴＦＴは、ｎ型
である。本実施例では、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造につい
て説明する。
【０１４５】
図１５（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光
が陰極７００３側に抜ける場合の、画素の断面図を示す。図１５（Ａ）では、駆動用ＴＦ
Ｔ７００１と電気的に接続された陽極７００５上に、電界発光層７００４、陰極７００３
が順に積層されている。陽極７００５には、光を透過しにくい材料を用いることが望まし
い。例えば、窒化チタンまたはチタンを用いることができる。電界発光層７００４は、単
数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良
い。陰極７００３は、仕事関数が小さい導電膜であれば公知の材料を用いることができる
。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。ただしその膜厚は、
光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚
を有するＡｌを、陰極７００３として用いることができる。そして陰極７００３を覆うよ
うに透明導電膜７００７を形成する。透明導電膜７００７は、例えば、ＩＴＯ、ＩＺＯ、
ＩＴＳＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜
を用いることができる。
【０１４６】
陰極７００３と、電界発光層７００４と、陽極７００５とが重なっている部分が発光素
子７００２に相当する。図１５（Ａ）に示した画素の場合、発光素子７００２から発せら
れる光は、白抜きの矢印で示すように陰極７００３側に抜ける。
【０１４７】
図１５（Ｂ）に、駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光
が陰極７０１３側に抜ける場合の、画素の断面図を示す。図１５（Ｂ）では、発光素子７
０１２の陽極７０１５と駆動用ＴＦＴ７０１１が電気的に接続されており、陽極７０１５
上に電界発光層７０１４、陰極７０１３が順に積層されている。陽極７０１５は光を透過
する透明導電膜を用いて形成し、例えばＩＴＯ、ＩＺＯ、ＩＴＳＯの他、酸化インジウム
に２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。そして電界発
光層７０１４は、図１５（Ａ）と同様に、単数の層で構成されていても、複数の層が積層
されるように構成されていてもどちらでも良い。陰極７０１３は仕事関数が小さく、図１
５（Ａ）の場合と同様に、仕事関数が小さい導電膜で、なおかつ光を反射する導電膜であ
れば公知の材料を用いることができる。
【０１４８】
陽極７０１５と、電界発光層７０１４と、陰極７０１３とが重なっている部分が発光素
子７０１２に相当する。図１５（Ｂ）に示した画素の場合、発光素子７０１２から発せら
れる光は、白抜きの矢印で示すように陽極７０１５側に抜ける。
【０１４９】
次に図１５（Ｃ）を用いて、駆動用ＴＦＴ７０２１がｎ型で、発光素子７０２２から発
せられる光が陽極７０２５側と陰極７０２３側の両方から抜ける場合の、画素の断面図を
示す。図１５（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された陽極７０２５上に
、電界発光層７０２４、陰極７０２３が順に積層されている。陽極７０２５は、図１５（
Ｂ）と同様に、光を透過する透明導電膜を用いて形成することができる。そして電界発光
層７０２４は、図１５（Ａ）と同様に、単数の層で構成されていても、複数の層が積層さ
れるように構成されていてもどちらでも良い。陰極７０２３は、図１５（Ａ）の場合と同
様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜
厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３と
して用いることができる。
【０１５０】
陰極７０２３と、電界発光層７０２４と、陽極７０２５とが重なっている部分が発光素
子７０２２に相当する。図１５（Ｃ）に示した画素の場合、発光素子７０２２から発せら
れる光は、白抜きの矢印で示すように陽極７０２５側と陰極７０２３側の両方に抜ける。
【０１５１】
なお本実施例では、駆動用ＴＦＴと発光素子が電気的に接続されている例を示したが、
駆動用ＴＦＴと発光素子との間に他のＴＦＴが直列に接続されていてもよい。
【０１５２】
なお、図１５（Ａ）〜図１５（Ｃ）に示す全ての画素において、発光素子を覆うように
保護膜を成膜しても良い。保護膜は水分や酸素などの発光素子の劣化を促進させる原因と
なる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばＤＬ
Ｃ膜、窒化炭素膜、ＲＦスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。ま
た上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの
物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。
【０１５３】
また、図１５（Ｂ）、図１５（Ｃ）において、陰極側から光を得るためには、陰極の膜
厚を薄くする方法の他に、Ｌｉを添加することで仕事関数が小さくなったＩＴＯを用いる
方法もある。
【０１５４】
なお本発明の発光装置は、図１５に示した構成に限定されるものではなく、本発明の技
術的思想に基づく各種の変形が可能である。
【実施例９】
【０１５５】
本実施例では、極性が全て同一のＴＦＴを用いた、シフトレジスタの一形態について説
明する。図１６（Ａ）に、本実施例のシフトレジスタの構成を示す。図１６（Ａ）に示す
シフトレジスタは、第１のクロック信号ＣＬＫ、第２のクロック信号ＣＬＫｂ、スタート
パルス信号ＳＰを用いて動作する。１４０１はパルス出力回路であり、その具体的な構成
を、図１６（Ｂ）に示す。
【０１５６】
パルス出力回路１４０１は、ＴＦＴ８０１〜８０６と、容量素子８０７を有する。ＴＦ
Ｔ８０１は、ゲートがノード２に、ソースがＴＦＴ８０５のゲートに接続されており、ド
レインに電位Ｖｄｄが与えられている。ＴＦＴ８０２は、ゲートがＴＦＴ８０６のゲート
に、ドレインがＴＦＴ８０５のゲートに接続されており、ソースに電位Ｖｓｓが与えられ
ている。ＴＦＴ８０３は、ゲートがノード３に、ソースがＴＦＴ８０６のゲートに接続さ
れており、ドレインに電位Ｖｄｄが与えられている。ＴＦＴ８０４は、ゲートがノード２
に、ドレインがＴＦＴ８０５のゲートに接続されており、ソースに電位Ｖｓｓが与えられ
ている。ＴＦＴ８０５は、ゲートが容量素子８０７の一方の電極に、ドレインがノード１
に、ソースが容量素子８０７の他方の電極及びノード４に接続されている。またＴＦＴ８
０６は、ゲートが容量素子８０７の一方の電極に、ドレインがノード４に接続されており
、ソースに電位Ｖｓｓが与えられている。
【０１５７】
次に、図１６（Ｂ）に示すパルス出力回路１４０１の動作について説明する。ただし、
ＣＬＫ、ＣＬＫｂ、ＳＰは、ＨレベルのときＶｄｄ、ＬレベルのときＶｓｓとし、さらに
説明を簡単にするためＶｓｓ＝０と仮定する。
【０１５８】
ＳＰがＨレベルになると、ＴＦＴ８０１がオンになるため、ＴＦＴ８０５のゲートの電
位が上昇していく。そして最終的には、ＴＦＴ８０５のゲートの電位がＶｄｄ−Ｖｔｈ（
ＶｔｈはＴＦＴ８０１〜８０６のしきい値とする）となったところで、ＴＦＴ８０１がオ
フし、浮遊状態となる。一方、ＳＰがＨレベルになるとＴＦＴ８０４がオンになるため、
ＴＦＴ８０２、８０６のゲートの電位は下降し、最終的にはＶｓｓとなり、ＴＦＴ８０２
、８０６はオフになる。ＴＦＴ８０３のゲートは、このときＬレベルとなっており、オフ
している。
【０１５９】
次にＳＰはＬレベルとなり、ＴＦＴ８０１、８０４がオフし、ＴＦＴ８０５のゲートの
電位がＶｄｄ−Ｖｔｈで保持される。ここで、ＴＦＴ８０５のゲート・ソース間電圧がそ
のしきい値Ｖｔｈを上回っていれば、ＴＦＴ８０５がオンする。
【０１６０】
次に、ノード１に与えられているＣＬＫがＬレベルからＨレベルに変わると、ＴＦＴ８
０５がオンしているので、ノード４、すなわちＴＦＴ８０５のソースの電位が上昇を始め
る。そしてＴＦＴ８０５のゲート・ソース間には容量素子８０７による容量結合が存在し
ているため、ノード４の電位上昇に伴い、浮遊状態となっているＴＦＴ８０５のゲートの
電位が再び上昇する。最終的には、ＴＦＴ８０５のゲートの電位は、Ｖｄｄ＋Ｖｔｈより
も高くなり、ノード４の電位はＶｄｄに等しくなる。そして、上述の動作を２段目以降の
パルス出力回路１４０１において同様行なわれ、順にパルスが出力される。
【実施例１０】
【０１６１】
本実施例では、本発明の発光装置の一形態に相当するパネルの外観について、図１７を
用いて説明する。図１７（Ａ）は、第１の基板上に形成されたＴＦＴ及び発光素子を、第
２の基板との間にシール材によって封止した、パネルの上面図であり、図１７（Ｂ）は、
図１７（Ａ）のＡ−Ａ’における断面図に相当する。
【０１６２】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲
むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動
回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走
査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００
６とによって、充填材４００７と共に密封されている。また第１の基板４００１上のシー
ル材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結
晶半導体膜で形成された信号線駆動回路４００３が実装されている。なお本実施例では、
多結晶半導体膜を用いたＴＦＴを有する信号線駆動回路を、第１の基板４００１に貼り合
わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形
成し、貼り合わせるようにしても良い。図１７では、信号線駆動回路４００３に含まれる
、多結晶半導体膜で形成されたＴＦＴ４００９を例示する。
【０１６３】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は
、ＴＦＴを複数有しており、図１７（Ｂ）では、画素部４００２に含まれるＴＦＴ４０１
０とを例示している。なお本実施例では、ＴＦＴ４０１０が駆動用ＴＦＴであると仮定す
る。ＴＦＴ４０１０はセミアモルファス半導体を用いたＴＦＴに相当する。
【０１６４】
また４０１１は発光素子に相当し、発光素子４０１１が有する画素電極は、ＴＦＴ４０
１０のドレインと、配線４０１７を介して電気的に接続されている。そして本実施例では
、発光素子４０１１の対向電極と透明導電膜４０１２が電気的に接続されている。なお発
光素子４０１１の構成は、本実施の形態に示した構成に限定されない。発光素子４０１１
から取り出す光の方向や、ＴＦＴ４０１０の極性などに合わせて、発光素子４０１１の構
成は適宜変えることができる。
【０１６５】
また、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素
部４００２に与えられる各種信号及び電位は、図１７（Ｂ）に示す断面図では図示されて
いないが、引き回し配線４０１４及び４０１５を介して、接続端子４０１６から供給され
ている。
【０１６６】
本実施例では、接続端子４０１６が、発光素子４０１１が有する画素電極と同じ導電膜
から形成されている。また、引き回し配線４０１４は、配線４０１７と同じ導電膜から形
成されている。また引き回し配線４０１５は、ＴＦＴ４０１０が有するゲート電極と、同
じ導電膜から形成されている。
【０１６７】
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して
電気的に接続されている。
【０１６８】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的には
ステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとして
は、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、Ｐ
ＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムま
たはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフ
ィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０１６９】
但し、発光素子４０１１からの光の取り出し方向に位置する基板には、第２の基板は透
明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィル
ムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０１７０】
また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル
、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素
を用いた。
【０１７１】
なお図１７では、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装し
ている例を示しているが、本実施例はこの構成に限定されない。走査線駆動回路を別途形
成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途
形成して実装しても良い。
【０１７２】
なお本実施例では、セミアモルファス半導体を用いたＴＦＴで発光装置の駆動回路と画
素部を同じ基板上に形成した例について説明したが、本発明はこの構成に限定されない。
アモルファス半導体を用いたＴＦＴで画素部を形成し、該画素部が形成された基板に別途
形成された駆動回路を貼り付けても良い。
【０１７３】
本実施例は、他の実施例に記載した構成と組み合わせて実施することが可能である。
【実施例１１】
【０１７４】
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場
所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることがで
きる。
【０１７５】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装
置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム
機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍
等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａ
ｔｉｌｅ  Ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備え
た装置）などが挙げられる。特に携帯用電子機器の場合、斜め方向から画面を見る機会が
多く、視野角の広さが重要視されるため、発光装置を用いることが望ましい。また本発明
では、半導体膜の成膜後に結晶化の工程を設ける必要がないので、比較的パネルの大型化
が容易であるため、１０〜５０インチの大型のパネルを用いた電子機器に非常に有用であ
る。それら電子機器の具体例を図１８に示す。
【０１７６】
図１８（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、ス
ピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光装置を表示部２０
０３に用いることで、本発明の表示装置が完成する。発光装置は自発光型であるためバッ
クライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発
光素子表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表
示装置が含まれる。
【０１７７】
図１８（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２
、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウ
ス２２０６等を含む。本発明の発光装置を表示部２２０３に用いることで、本発明のノー
ト型パーソナルコンピュータが完成する。
【０１７８】
図１８（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体
（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。
表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を
表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
本発明の発光装置を表示部Ａ２４０３、Ｂ２４０４に用いることで、本発明の画像再生装
置が完成する。
【０１７９】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
【０１８０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また、本実施例の電子機器は、実施例１〜１０に示したいずれの構成の発光
装置を用いても良い。
【図１】
2020122981.tif 000003
【図２】
2020122981.tif 000004
【図３】
2020122981.tif 000005
【図４】
2020122981.tif 000006
【図５】
2020122981.tif 000007
【図６】
2020122981.tif 000008
【図７】
2020122981.tif 000009
【図８】
2020122981.tif 000010
【図９】
2020122981.tif 000011
【図１０】
2020122981.tif 000012
【図１１】
2020122981.tif 000013
【図１２】
2020122981.tif 000014
【図１３】
2020122981.tif 000015
【図１４】
2020122981.tif 000016
【図１５】
2020122981.tif 000017
【図１６】
2020122981.tif 000018
【図１７】
2020122981.tif 000019
【図１８】
2020122981.tif 000020
【図１９】
2020122981.tif 000021
【図２０】
2020122981.tif 000022