(57)【要約】【課題】電源の電圧を適切に設定することができる制御装置、及び磁気ディスク装置を提供する。【解決手段】実施形態によると、磁気ディスク装置に用いられる制御装置は、電源制御部と、制御部とを備える。電源制御部は、制御装置に電源から供給される電圧の出力電圧値を電圧制御パラメータに基づいて変化させる。制御部は、磁気ヘッドが磁気ディスクに設定されるゾーンにアクセスする際、ゾーンに対応して設けられる電圧制御パラメータを電源制御部に設定する。【選択図】  図１
2020149753.tif 000002
【特許請求の範囲】
【請求項１】
磁気ディスク装置に用いられる制御装置であって、
前記制御装置に電源から供給される電圧の出力電圧値を電圧制御パラメータに基づいて変化させる電源制御部と、
磁気ヘッドが磁気ディスクに設定されるゾーンにアクセスする際、前記ゾーンに対応して設けられる電圧制御パラメータを前記電源制御部に設定する制御部と、
を備える制御装置。
【請求項２】
前記制御部は、前記磁気ヘッドが前記磁気ディスクにランダム・アクセスする際に、現在アクセスしている前記ゾーンに対応した前記電圧制御パラメータと、次にアクセスする前記ゾーンに対応した前記電圧制御パラメータとの差分がある場合、当該差分に応じて前記電源制御部に前記電圧制御パラメータを設定する時間を調整する、
請求項１に記載の制御装置。
【請求項３】
前記制御部は、前記電圧制御パラメータの設定、又は、前記次の前記ゾーンにアクセスする時間の調整をシーク動作のときに行う、
請求項２に記載の制御装置。
【請求項４】
前記制御部は、アイドル動作時に、アイドル動作時用の前記電圧制御パラメータを前記電源制御部に設定する、
請求項１から３のいずれか一項に記載の制御装置。
【請求項５】
前記制御部は、
前記制御装置に接続されるメモリから前記電圧制御パラメータを取得する、
請求項１から４のいずれか一項に記載の制御装置。
【請求項６】
前記制御部は、
前記メモリに記憶されるファームウェアを実行して前記電源制御部に前記電圧制御パラメータの設定を実行する、
請求項５に記載の制御装置。
【請求項７】
電源と、
磁気ヘッドと、
磁気ディスクと、
前記磁気ディスクのゾーン毎に設定される電圧制御パラメータを記憶する記憶部と、
前記電源から供給される電圧の出力電圧値を前記電圧制御パラメータに基づいて変化させる電源制御部と、
前記磁気ヘッドが前記磁気ディスクにアクセスする際、前記磁気ディスクに対応する前記電圧制御パラメータを前記電源制御部に設定する制御部と、
を備える磁気ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、制御装置、及び磁気ディスク装置に関する。
【背景技術】
【０００２】
磁気ディスク装置において、制御装置に電源を供給する技術としては、外部供給電源を複数用意し、ハードウェアで制御装置への電源供給を切り替える技術、及び基準電圧を変更するための複数の分圧抵抗回路を外部に用意し、ハードウェアで制御装置への電源供給を切り替える技術が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−１１８９７号公報
【特許文献２】特開２０１０−６７２９４号公報
【特許文献３】米国特許第８，６１５，６６９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、既述の技術では、いずれも外部回路の追加が必要であること、また、部品のばらつきによる数ｍＶレベルの細かい電圧制御をすることができない。
また、近年、磁気ディスク装置は、記録密度や転送速度の向上が著しく、それを実現するための符号訂正やエラー訂正回路をハードウェアで備えたものが提案、実現されている。しかしながら、磁気ディスク装置の性能向上や、Ｓｏｃ（System on Chip）のプロセス・シュリンクに伴うリーク電流の増加に伴い、消費電力の増加が問題になってきている。これに加え、例えば多数の磁気ディスク装置を使用するストレージシステム等において、地球環境改善のため低消費電力で動作可能な磁気ディスク装置を求める要求も強くなってきている。
【０００５】
さらに、一般に、磁気ディスク装置のＳｏｃに要求されるコア電源（ＶＤＤ）電圧は、ディスクのリード時およびライト時の最大転送速度により決まる。ディスクのリード時及びライト時の最大転送速度は、ディスクの外周側と内周側とで異なるため、コア電源の電圧は、外周側のほうが高い電圧が必要になる。
しかしながら、コア電源の電圧が高い外周側に合わせて電圧を設定すると、本来、高い電圧が不要であるはずのディスク内周側の低転送速度領域でのディスク・リードおよびディスク・ライト時、並びにアイドル時において、過剰な高い電圧が設定されることになり、無駄な電力消費の要因となっている。
本発明が解決しようとする課題は、電源の電圧を適切に設定することができる制御装置、及び磁気ディスク装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一実施形態に係る、磁気ディスク装置に用いられる制御装置は、電源制御部と、制御部とを備える。電源制御部は、制御装置に電源から供給される電圧の出力電圧値を電圧制御パラメータに基づいて変化させる。制御部は、磁気ヘッドが磁気ディスクに設定されるゾーンにアクセスする際、ゾーンに対応して設けられる電圧制御パラメータを電源制御部に設定する。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態に係る磁気ディスク装置の概略的な構成の一例を示す図。
【図２】同実施形態に係る磁気ディスクに設定されたゾーンの一例を示す図。
【図３】同実施形態に係る電圧制御パラメータ管理部の一例を示す図。
【図４】同実施形態に係る磁気ディスクに設定されるゾーンからシーケンシャルにデータをリードする場合の作用の一例を示す図。
【図５】同実施形態に係る磁気ディスクに設定されるゾーンからデータをランダムにリードする場合の作用の一例を示す図。
【図６】第２実施形態に係る電圧制御パラメータ管理部の一例を示す図。
【図７】同実施形態に係る電圧制御パラメータの設定処理の一例を示すフローチャート。
【図８】同実施形態に係る磁気ディスクに設定されるゾーンからデータをランダムにリードする場合の作用の一例を示す図。
【発明を実施するための形態】
【０００８】
（第１実施形態）
以下、実施の形態について図面を参照して説明する。なお、開示はあくまで一例にすぎず、以下の実施形態に記載した内容により発明が限定されるものではない。当業者が容易に想到し得る変形は、当然に開示の範囲に含まれる。説明をより明確にするため、図面において、各部分のサイズ、形状等を実際の実施態様に対して変更して模式的に表す場合もある。複数の図面において、対応する要素には同じ参照数字を付して、詳細な説明を省略する場合もある。
【０００９】
図１は、磁気ディスク装置１の概略的な構成の一例を示す図である。
図１に示すように、磁気ディスク装置１は、Ｓｏｃ（System on Chip）１０、スイッチング・レギュレータ２０、メモリ３０、磁気ディスク部Ｄを備える。Ｓｏｃ１０は、制御部であるＣＰＵ１１、及び電源制御部であるＶＤＤＦＢ制御回路１３を含むリード・ライト・チャネル１２を含み、メモリ３０は、電圧制御プログラム記憶部３０Ａ、電圧制御パラメータ管理部３０Ｂを含む。磁気ディスク部Ｄは、磁気ディスク４０、スピンドルモータ（以下、「ＳＰＭ」と称する。）４１、磁気ヘッド（以下、「ヘッド」と称する。）４２、ヘッドＩＣ４３、モータＩＣ４４、及びボイスコイルモータ（以下、「ＶＣＭ」と称する。）４５を含む。
【００１０】
Ｓｏｃ１０と、スイッチング・レギュレータ２０とは、ラインＬ１、及びラインＬ１から分岐されるラインＬ２で接続されると共に、さらにラインＬ３で接続されている。詳細には、ラインＬ１によりスイッチング・レギュレータ２０とＳｏｃ１０とが接続され、ラインＬ１から分岐したラインＬ２によりスイッチング・レギュレータ２０とリード・ライト・チャネル１２とが接続されている。ラインＬ３によりＶＤＤＦＢ制御回路１３と、スイッチング・レギュレータ２０とが接続されている。さらに、ラインＬ４によりＣＰＵ１１とリード・ライト・チャネル１２とが接続されている。
【００１１】
Ｓｏｃ１０は、磁気ディスク部Ｄに対する処理を制御するものであり、ＣＰＵ１１、リード・ライト・チャネル１２等が１チップに組み込まれて構成される。
【００１２】
スイッチング・レギュレータ２０は、例えば、電子回路により構成されており、Ｓｏｃ１０へ出力される電圧を一定に保つように制御する。つまり、スイッチング・レギュレータ２０は、ラインＬ１及びラインＬ２を介してＳｏｃ１０内のＣＰＵ１１、リード・ライト・チャネル１２へコア電源であるＶＤＤ電圧の供給を行う。また、スイッチング・レギュレータ２０は、ラインＬ３を介してＶＤＤＦＢ制御回路１３からフィードバック信号であるＶＤＤＦＢを受信する。
【００１３】
ＣＰＵ１１は、磁気ディスク装置１のメインコントローラであり、磁気ディスク４０に対するリード／ライト動作の制御、及びヘッド４２の位置決めに必要なサーボ制御を実行する。例えば、ＣＰＵ１１は、ヘッド４２が磁気ディスク４０に設定されるゾーン（後述する。）にアクセス（リード／ライト）する際、ゾーンに対応して設けられる電圧制御パラメータ（後述する。）をラインＬ４を介してＶＤＤＦＢ制御回路１３に設定する。また、ＣＰＵ１１は、ラインＬ１を介してスイッチング・レギュレータ２０から供給されるＶＤＤ電圧により動作する。なお、ＣＰＵ１１は、ホストインタフェース（Ｉ／Ｆ）１４を介してホスト（図示省略）と通信可能になっている。
【００１４】
リード・ライト・チャネル１２は、リード／ライトに関連する信号を処理する信号処理回路である。リード・ライト・チャネル１２は、リードデータの信号処理を実行するリードチャネルと、ライトデータの信号処理を実行するライトチャネルとを含む。リード・ライト・チャネル１２は、リード信号をデジタルデータに変換し、デジタルデータからリードデータを復調する。リード・ライト・チャネル１２は、ハードディスクコントローラ（図示省略）から転送されるライトデータを符号化し、符号化されたライトデータをヘッドＩＣ４３に転送する。リード・ライト・チャネル１２は、ラインＬ１介してスイッチング・レギュレータ２０から供給されるＶＤＤ電圧により動作する。
【００１５】
ＶＤＤＦＢ制御回路１３は、ＣＰＵ１１により電圧制御パラメータが設定されると、その設定された電圧制御パラメータに応じて、ＶＤＤ電圧を変化させるＶＤＤＦＢ信号をスイッチング・レギュレータ２０にラインＬ４を介して出力する。これにより、スイッチング・レギュレータ２０から出力されるＶＤＤ電圧が動的にフィードバック制御される。
【００１６】
このフィードバック制御については、例えば、ＤＲＯ（Digital Ring Oscillator）カウンタのカウント値のモニタリングで制御する方法などが考えられる。この方法は、リード・ライト・チャネル１２がある周波数で動作するための目標ＤＲＯカウントをＶＤＤＦＢ制御回路１３に設定し、その目標ＤＲＯカウントが超過、未達時に、ＶＤＤＦＢを動的に制御して、ＶＤＤ電圧を制御し、その周波数に適切なＶＤＤ電圧にするというものである。言い換えると、ＶＤＤＦＢ制御回路１３が、スイッチング・レギュレータ２０からＳｏｃ１０供給される電圧値を電圧制御パラメータである目標ＤＲＯカウントに基づいて変化させる制御である。なお、その他、ＶＤＤ電圧の制御方法として、Ｉ２Ｃインタフェース等を利用して、スイッチング・レギュレータ２０の電圧値の設定を直接変更するという方法もある。本実施形態では、電圧制御パラメータとして、目標ＤＲＯカウントを利用した制御について説明するが、その詳細は後述する。
【００１７】
メモリ３０は、揮発性メモリおよび不揮発性メモリを含む。例えば、メモリ３０は、ＤＲＡＭからなるバッファメモリ、及びフラッシュメモリを含む。メモリ３０は、ＣＰＵ１１の処理に必要なプログラムおよびパラメータを記憶する。本実施形態では、さらに、メモリ３０には、ＶＤＤ電圧を制御するための電圧制御プログラムを記憶する電圧制御プログラム記憶部３０Ａ、及び電源制御プログラムで使用する電圧制御パラメータを管理する電圧制御パラメータ管理部３０Ｂが含まれる。なお、電圧制御プログラムは、例えば、ファームウェアで構成される。
【００１８】
磁気ディスク４０は、例えば、円板状に形成され非磁性体からなる基板を有している。基板の各表面には、下地層として軟磁気特性を示す材料からなる軟磁性層と、その上層部に、ディスク面に対して垂直方向に磁気異方性を有する磁気記録層と、その上層部に保護膜層とが記載の順に積層されている。
【００１９】
磁気ディスク４０は、ＳＰＭ４１に固定され、このＳＰＭ４１によって所定の速度で回転させられる。なお、１枚に限らず、複数枚の磁気ディスク４０がＳＰＭ４１に設置されてもよい。ＳＰＭ４１は、モータＩＣ４４から供給される駆動電流（または駆動電圧）により駆動される。磁気ディスク４０は、ヘッド４２によってデータパターンが記録再生される。
【００２０】
ＶＣＭ４５は、先端部にヘッド４２を有するアクチュエータを回動自在に設置されている。ＶＣＭ４５によってアクチュエータを回動することで、ヘッド４２は、磁気ディスク４０の所望のトラック上に移動され、位置決めされる。ＶＣＭ４５は、モータＩＣ４４から供給される駆動電流（または駆動電圧）によって駆動される。
【００２１】
ヘッド４２は、スライダ（図示省略）と、スライダに形成されたライトヘッド（図示省略）と、リードヘッド（図示省略）とを有する。ヘッド４２は、磁気ディスク４０の枚数に応じて、複数個設けられる。
【００２２】
ヘッドＩＣ４３は、リード・ライト・チャネル１２から供給されるライトデータに応じたライト信号（ライト電流）をヘッド４２に供給する。また、ヘッドＩＣ４３は、ヘッド４２から出力されたリード信号を増幅して、リード・ライト・チャネル１２に伝送する。
【００２３】
図２は、磁気ディスク４０に設定されたゾーンの一例を示す図である。
図２に示すように、磁気ディスク４０には、リング形状の１０個のゾーン０からゾーン９が設けられている。なお、ゾーン０が最も外周のゾーンであり、ゾーン９が最も内側のゾーンである。各ゾーンは、任意の数の複数のトラックにより形成される。
【００２４】
図３は、電圧制御パラメータ管理部３０Ｂの一例を示す図である。
図３に示すように、電圧制御パラメータ管理部３０Ｂは、モード、ゾーン、周波数、電圧制御パラメータ（目標ＤＲＯカウント）の項目が設けられている。モードは、磁気ディスク４０のリード／ライトモード、及びアイドルモードの２つのモードが設定されている。ゾーンの項目には、リード／ライトモードに対応して既述のゾーン０からゾーン９が設定されている。なお、アイドル時には、リード／ライトを行わないためゾーンは設定されていない。周波数は、各ゾーンでのリード／ライト時の周波数が設定されている。アイドル時は、データのリード／ライトを行わないため周波数は設定されていない。電圧制御パラメータ（目標ＤＲＯカウント）は、磁気ディスク４０の外周側（ゾーン０）から内周側（ゾーン９）へ向かうゾーン毎に、小さくなるように設定されている。なお、以下では、電圧制御パラメータを、目標ＤＲＯカウントと称する。
【００２５】
次に、上記の電源制御パラメータが電圧制御パラメータ管理部３０Ｂに管理されている場合に、磁気ディスク４０にデータをリード／ライトする場合の作用について、図４及び図５を参照して説明する。
【００２６】
図４は、磁気ディスク４０に設定されるゾーン０からゾーン９にシーケンシャルにデータをリードする場合の作用の一例を示す図である。なお、図示の都合上、ゾーン６までしか示していない。また、データをライトする場合も作用の説明はリードと同様になるため、本実施形態では、リードについて説明することとする。
【００２７】
図４に示すように、アイドル状態からシークタイムがあった後、ゾーン０から順次、各ゾーンのデータがリードされる。このとき、目標ＤＲＯカウントは、アイドル状態のときは７０００であり、この状態からゾーン０をリードするときには、目標ＤＲＯカウントは８０００に設定される。この後の目標ＤＲＯカウントは、ゾーン０からゾーン１に切り替わるときが７９００に設定され、ゾーン１からゾーン２に切り替わるときが７８００に設定され、というように、順次、ゾーンに対応した目標ＤＲＯカウントが設定される。このように、電圧制御パラメータ管理部３０Ｂの設定に基づいて、ゾーンが切り替わる毎に、ＶＤＤＦＢ制御回路１３に設定される目標ＤＲＯカウントが変更されていく。次に、目標ＤＲＯカウントが順次変更されていく場合におけるＶＤＤ電圧、及びＶＤＤＦＢ電圧の変化について図４のＶＤＤ電圧、ＶＤＤＦＢ電圧を参照しながら説明する。一般に、スイッチング・レギュレータの電圧制御は、出力電圧（本実施形態では、ＶＤＤ）を分圧したものをフィードバック信号としてスイッチング・レギュレータに戻すようになっている。このため、ＶＤＤＦＢ電圧はＶＤＤ電圧より低い電圧になる。したがって、図４に示すように、ＶＤＤＦＢ電圧が低下すると、スイッチング・レギュレータ２０内の回路で電圧が下がっていると判断され、ＶＤＤ電圧を上昇するほうに動作する。逆に、ＶＤＤＦＢ電圧が上昇すると、スイッチング・レギュレータ２０内の回路で電圧が上がっていると判断され、ＶＤＤ電圧を低下させるほうに動作する。
【００２８】
以上のように構成されたＳｏｃ１０は、磁気ディスク４０をシーケンシャル・リード／ライトする場合において、電圧制御パラメータ管理部３０Ｂに管理されている次のゾーンの目標ＤＲＯカウントを先読みし、次のゾーンに移る際に、目標ＤＲＯカウントを、ＶＤＤＦＢ制御回路１３に設定する。これにより、リード／ライトするゾーンに必要十分なＶＤＤ電圧の設定が適時行われ、言い換えると、リード／ライト時に過剰ではない必要なＶＤＤ電圧を設定することができるので、実効消費電力の削減が可能となる。また、部品のばらつきによる数ｍＶレベルの細かい電圧制御をすることができる。
【００２９】
図５は、磁気ディスク４０に設定されるゾーンからデータをランダムにリードする場合の作用の一例を示す図である。なお、データをライトする場合の説明もリードの場合と同様になるため、本実施形態では、リードについて説明することとする。
【００３０】
図５に示すように、本実施形態では、ゾーン０、ゾーン３、ゾーン１、ゾーン６の順にデータをランダムにリートする場合を示しており、ゾーン間をヘッド４２が移動するときのシーク動作の開始時に、電圧制御パラメータ管理部３０Ｂの設定に基づいて目標ＤＲＯカウントを設定するようになっている。アイドル状態からゾーン０をリードする場合、ゾーン０へヘッド４２が移動するためのシーク動作に入る前に目標ＤＲＯカウントがゾーン０に応じた８０００に設定される。そして、リードするゾーンがゾーン０からゾーン３に切り替わるためのシーク動作中に目標ＤＲＯカウントがゾーン３に応じた７７００に設定される。次に、リードするゾーンがゾーン３からゾーン１に切り替わるためのシーク動作中に目標ＤＲＯカウントがゾーン１に応じた７９００に設定される。次に、リードするゾーンがゾーン１からゾーン６に切り替わるためのシーク動作中に目標ＤＲＯカウントがゾーン６に応じた７４００に設定される。このようにＶＤＤＦＢ制御回路１３に設定される目標ＤＲＯカウントが変更されていく。これにより、ゾーン間の移動による電圧差が大きい場合にも、シーク動作中に適切なＶＤＤ電圧となるようにフィードバックされる。
【００３１】
以上のように構成されたＳｏｃ１０は、磁気ディスク４０をランダム・リード／ライトする場合において、次のアクセス先のゾーンが現在のゾーンと異なる場合、電圧制御パラメータ管理部３０Ｂに管理されている次のゾーンの目標ＤＲＯカウントを先読みし、ヘッド４２が次のゾーンに移るシーク動作中に、先読みした目標ＤＲＯカウントを、ＶＤＤＦＢ制御回路１３に設定し、ＶＤＤＦＢ電圧を制御する。これにより、リード／ライトするゾーンに必要十分なＶＤＤ電圧の設定が適時行われ、言い換えると、リード／ライト時に過剰ではない必要なＶＤＤ電圧を設定することができるので、実効消費電力の削減が可能となる。また、部品のばらつきによる数ｍＶレベルの細かい電圧制御をすることができる。
【００３２】
また、ＣＰＵ１１は、データをランダムにリード／ライトする場合、Ｓｏｃ１０は、シーク動作中のみ、電圧制御パラメータ管理部３０Ｂに管理される目標ＤＲＯカウントを用いたＶＤＤ電圧のフィードバック制御を行うようにしているため、電圧変動影響を少なくすることができると共に、次のゾーン・アクセス（リード／ライト）に間に合わせることができる。
【００３３】
（第２実施形態）
ところで、磁気ディスク４０からデータをランダムにリード／ライトする場合に、例えば最外周のゾーン０から最内周のゾーン９へ切り替える際など、切り替わる目標ＤＲＯカウントに大きな差がある場合、目標となるＶＤＤ電圧の切り替えが、次のゾーンへのシーク動作中に間に合わない事態も想定される。特に、ＶＤＤ電圧を上げる方向の場合、ＶＤＤ電圧が不十分になり、データの転送速度が間に合わなくなる可能性がある。本実施形態では、前のゾーンのリード／ライトが完了する前に、電圧補正の必要時間を計算し、その時間を考慮して先行して目標ＤＲＯカウントをＶＤＤＦＢ制御回路１３に設定する場合について説明する。なお、上記第１実施形態と同様な構成には、同一の符号を付し、これらについては詳細な説明を省略する。
【００３４】
図６は、電圧制御パラメータ管理部３０Ｃの一例を示す図である。電圧制御パラメータ管理部３０Ｃは、第１実施形態の電圧制御パラメータ管理部３０Ｂに代えてメモリ３０に設けられる。
【００３５】
図６に示すように、電圧制御パラメータ管理部３０Ｃは、モード、ゾーン、周波数、電圧制御パラメータ（目標ＤＲＯカウント）とともに、ゾーン０からゾーン９毎に、各ゾーンへの継続ライト／リード時の先行設定時間の項目が設けられている。ここで、先行設定時間とは、詳細には、データをリード／ライトするゾーンが内周側から外周側へ切り替わるときに、ＶＤＤ電圧の切り替えが終了するまでの時間がシーク時間では不足する場合に、先行して電圧値の切り替えを開始する電圧補正の必要時間である。なお、本実施形態では、内周側から外周側へゾーンが切り替わる際にすべての場合に先行設定時間が管理されている場合で説明するが、少なくともゾーンが切り替わるときにシーク動作の時間ではＶＤＤ電圧の変更が間に合わない場合の先行設定時間が管理されていればよい。また、モード、ゾーン、周波数、電圧制御パラメータ（目標ＤＲＯカウント値）については、既述の電圧制御パラメータ管理部３０Ｂと同様であるため、説明を省略する。
【００３６】
ゾーン毎の先行設定時間は、例えば、ゾーン０へ継続してデータをリード／ライトする時の先行設定時間であれば、元のゾーンが内周側から外周側になるに連れて少ない時間になる。具体的には、ゾーン９からゾーン０の場合は９ミリ秒であり、ゾーン１からゾーン０の場合は１ミリ秒になっている。なお、図６に図示した先行設定時間は、一例である。
【００３７】
次に、データをリードするときの目標ＤＲＯカウントの設定処理について説明する。図７は、ＣＰＵ１１が実行する目標ＤＲＯカウントの設定処理の一例を示すフローチャートである。なお、以下で使用するＭ，Ｎは、任意のゾーンの番号を示している。また、データをリードする場合も同様な処理になるため、本実施形態では、データをリードする場合で説明する。なお、この処理は、ＣＰＵ１１が電圧制御プログラム記憶部３０Ａに記憶される電圧制御プログラムを読み出して実行される。
【００３８】
図７に示すように、ＣＰＵ１１は、ゾーンＭのリードを開始する（ＳＴ１０１）。次に、ゾーンＮをリードするか否かを判定する（ＳＴ１０２）。ゾーンＮをリードすると判定した場合（ＳＴ１０２：ＹＥＳ）、つまり、データのランダムなリードが継続する場合、ＣＰＵ１１は、ゾーンＮの目標ＤＲＯカウントをリードする（ＳＴ１０３）。
【００３９】
次に、ＣＰＵ１１は、ゾーンＮはゾーンＭより外周側か否かを判定する（ＳＴ１０４）。外周側であると判定した場合（ＳＴ１０：ＹＥＳ４）、ＣＰＵ１１は、ゾーンＭとゾーンＮの目標ＤＲＯカウントの差分を比較し、電圧補正の必要時間を計算する（ＳＴ１０５）。この必要時間は、電圧制御パラメータ管理部３０Ｃに管理されるゾーンＭ及びゾーンＮの先行設定時間から計算される。
【００４０】
次に、ＣＰＵ１１は、ゾーンＭのリード時間の最後から上記の必要時間前にゾーンＮの目標ＤＲＯカウントをＶＤＤＦＢ制御回路１３に設定する（ＳＴ１０６）。そして、ゾーンＭのリードを完了すると（ＳＴ１０７）、ＣＰＵ１１は、ゾーンＮへのシーク動作を開始する（ＳＴ１０８）。次に、ＣＰＵ１１は、ゾーンＮのＶＤＤ電圧の設定を完了させると共に（ＳＴ１０９）、ゾーンＮへのシーク動作を完了させる（ＳＴ１１０）。そして、ＣＰＵ１１は、ゾーンＮのリードを開始する（ＳＴ１１１）。
【００４１】
また、ステップＳＴ１０４において、ゾーンＮはゾーンＭより外周側でないと判定した場合（ＳＴ１０４：ＮＯ）、ＣＰＵ１１は、ゾーンＭのリードを完了すると（ＳＴ１１２）、ゾーンＮへのシーク動作を開始し（ＳＴ１１３）、ゾーンＮの目標ＤＲＯカウントをＶＤＤＦＢ制御回路１３に設定する（ＳＴ１１４）。そして、ＣＰＵ１１は、ゾーンＮへのシーク動作を完了すると（ＳＴ１１５）、ゾーンＮのリードを開始する（ＳＴ１１６）。
【００４２】
一方、ステップＳＴ１０２において、続いてゾーンＮをリードしないと判定した場合（ＳＴ１０２：ＮＯ）、ＣＰＵ１１は、アイドル時の目標ＤＲＯカウントをリードし（ＳＴ１１７）、ゾーンＮのリードが完了すると（ＳＴ１１９）、アイドル時の目標ＤＲＯカウントをＶＤＤＦＢ制御回路１３に設定する（ＳＴ１１９）。これにより、アイドル用ＶＤＤ電圧の設定が完了される。
【００４３】
図８は、磁気ディスク４０に設定されるゾーンからデータをランダムにリードする場合の作用の一例を示す図である。なお、データをライトする場合も作用の説明はリードと同様になるため、本実施形態では、リードについて説明することとする。
【００４４】
図８に示すように、本実施形態では、ゾーン２、ゾーン９、ゾーン０、ゾーン３の順にランダムにデータをリートする場合を示している。本実施形態では、内周側から外周側へリードするゾーンが切り替わる場合に（ＳＴ１０４：ＹＥＳ）、既述のステップＳＴ１０５からＳＴ１１１の処理が実行されるため、ゾーン９からゾーン０に切り替わるタイミングを例に挙げて説明する。この場合、電圧制御パラメータ管理部３０Ｃに設定される先行設定時間から計算される必要時間は９ミリ秒になる。このため、ゾーン９のリード時間の最後、言い換えれば、シーク動作が開始される時間より、必要時間（つまり、９ミリ秒：図示のトーン部分）前に先読みＤＲＯカウントとしてＶＤＤＦＢ制御回路１３に設定する。
【００４５】
これにより、Ｓｏｃ１０は、第１実施形態の効果を奏すると共に、前のゾーンのリード／ライトが完了する前に、電圧補正の必要時間を計算し、その時間を考慮して先行して目標ＤＲＯカウントをＶＤＤＦＢ制御回路１３に設定することができる。このため、内周側から外周側へゾーンが切り替わるようなＶＤＤ電圧を上げる方向の場合、ＶＤＤ電圧が不十分になり、データの転送速度が間に合わなくなる可能性を防止することができる。
【００４６】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４７】
１…磁気ディスク装置、１０…Ｓｏｃ、１１…ＣＰＵ、１２…リード・ライト・チャネル、１３…ＶＤＤＦＢ制御回路、２０…スイッチング・レギュレータ、３０…メモリ、３０Ａ…電圧制御プログラム記憶部、３０Ｂ，３０Ｃ…電圧制御パラメータ管理部、４０…磁気ディスク、Ｌ１，Ｌ２，Ｌ３，Ｌ４…ライン
【図１】
2020149753.tif 000003
【図２】
2020149753.tif 000004
【図３】
2020149753.tif 000005
【図４】
2020149753.tif 000006
【図５】
2020149753.tif 000007
【図６】
2020149753.tif 000008
【図７】
2020149753.tif 000009
【図８】
2020149753.tif 000010