(57)【要約】      （修正有）【課題】負荷駆動回路が非動作状態にある場合に、出力端子における天絡と負荷開放とを低消費電流で区別して検出可能とする。【解決手段】異常検出回路１０１において、電源端子２５と出力端子２６の間には、スイッチ１０ａにより動作制御可能なスイッチ付定電流源１０が接続され、出力端子２６には第１のダイオード１１のアノードが接続され、カソードには、ダイオード接続状態とされたディプレッション型の検出回路用第１のトランジスタ１のドレインが接続され、検出回路用第１のトランジスタ１のゲートとソースは、第１のカレントミラー回路の入力側を構成する検出回路用第２のトランジスタ２のドレインに接続され、第１のカレントミラー回路の出力側を構成する検出回路用第３のトランジスタ３ドレインには、異常検出の結果に応じた検出電流が出力されるようになっている。【選択図】図１
2020144089.tif 000002
【特許請求の範囲】
【請求項１】
出力トランジスタと、前記出力トランジスタの駆動制御を行うゲートドライブ回路とを有し、出力端子に接続された負荷を駆動可能に構成されてなる負荷駆動回路の前記出力端子における異常を検出する異常検出回路であって、
当該異常検出回路は、前記負荷駆動回路の電源電圧が印加される電源端子と出力端子の間にスイッチ付定電流源が接続され、当該スイッチ付定電流源は、定電流の出力の有無を制御可能とするスイッチを有して構成され、
前記出力端子には第１のダイオードのアノードが接続され、当該第１のダイオードのカソードには、ディプレッション型の検出回路用第１のトランジスタのドレインが接続され、前記検出回路用第１のトランジスタのゲートとソースは相互に接続されると共に、第１のカレントミラー回路の入力側に接続され、当該第１のカレントミラー回路の出力側に、異常検出の結果に応じた検出電流を出力可能に構成されてなることを特徴とする異常検出回路。
【請求項２】
前記第１のダイオードから前記第１のカレントミラー回路の入力側に至る経路に、１つ又は複数個のダイオードを設けたことを特徴とする請求項１記載の異常検出回路。
【請求項３】
前記出力端子から前記第１のカレントミラー回路の入力側に至る経路に抵抗器を設けたことを特徴とする請求項１又は請求項２記載の異常検出回路。
【請求項４】
前記スイッチ付定電流源は、定電流源用第１及び第２のトランジスタにより構成された第２のカレントミラー回路を有し、前記第２のカレントミラー回路の出力側が前記電源端子と出力端子の間に位置せしめられる一方、前記第２のカレントミラー回路の入力側には、ダイオード接続状態とされて定電流素子として機能するディプレッション型のＭＯＳトランジスタである定電流源用第３のトランジスタと、定電流源用第４のトランジスタが直列接続状態に設けられて、前記
定電流源用第４のトランジスタは、外部から印加される制御信号により、そのオン・オフが制御されて、前記第２のカレントミラー回路の出力側における電流の出力を制御可能に構成されてなることを特徴とする請求項１乃至請求項３いずれか記載の異常検出回路。
【請求項５】
前記第１のカレントミラー回路を構成する２つのトランジスタの相互に接続されたゲートとグランドとを、外部から印加された制御信号に応じて短絡可能とする検出回路用第４のトランジスタを設けたことを特徴とする請求項１乃至請求項４いずれか記載の異常検出回路。
【請求項６】
前記負荷駆動回路がオフ状態で負荷駆動が停止されている状態において、前記スイッチ付定電流源をオフ状態とすることで前記出力端子の天絡の有無の判定状態となり、当該判定終了直後に、前記スイッチ付定電流源をオン状態とすることで前記出力端子の負荷開放又は天絡の有無の判定状態となる一方、
前記負荷駆動回路がオン状態で負荷駆動が実行されている状態においては、前記スイッチ付定電流源のオン状態かオフ状態かに関わらず前記出力端子の地絡の有無の判定状態となることを特徴とする請求項１乃至請求項５いずれか記載の異常検出回路。
【請求項７】
前記負荷駆動回路がオフ状態で負荷駆動が停止されている状態において、前記スイッチ付定電流源をオフ状態とすることで前記出力端子の天絡の有無の判定状態となり、当該判定終了直後に、前記スイッチ付定電流源をオン状態とすることで前記出力端子の負荷開放又は天絡の有無の判定状態となり、この負荷開放又は天絡の有無の判定結果により、天絡と負荷開放を区別可能に構成されてなることを特徴とする請求項１乃至請求項５いずれか記載の異常検出回路。
【請求項８】
前記負荷駆動回路がオフ状態で負荷駆動が停止されている状態において、前記スイッチ付定電流源をオフ状態とすることで前記出力端子の天絡の有無の判定状態となり、当該判定終了直後に、前記スイッチ付定電流源をオン状態とすることで前記出力端子の負荷開放又は天絡の有無の判定状態となり、この負荷開放又は天絡の有無の判定終了後、前記負荷駆動回路をオン状態で負荷駆動の実行状態とすることで、前記出力端子の地絡の有無の判定状態となり、この地絡の有無の判定結果により、天絡と負荷開放と地絡を区別可能に構成されてなることを特徴とする請求項１乃至請求項５いずれか記載の異常検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に電源供給を行う負荷駆動回路等に設けられて、負荷開放検出、天絡検出、地絡検出を行う異常検出回路に係り、特に、天絡検出における消費電力の低減、信頼性向上等を図ったものに関する。
【背景技術】
【０００２】
従来、負荷に電源電圧を供給する負荷駆動回路においては、その回路が組み込まれたシステムの状態を管理するため、負荷の断線や出力端子の短絡等の異常を検出する機能が備えられている。特に、安全が優先される自動車用のシステム等にあっては、必要な時に確実にシステムが機能するよう常時異常検出を実施している。
このため、これらに使用される負荷駆動回路では、負荷駆動回路が動作していない状態にあっても負荷開放や出力端子の短絡を検出する必要がある。
【０００３】
特に、電池を主電源とする負荷駆動回路の場合、負荷開放検出は、負荷駆動開始前や、一定周期での監視で足りるが、出力端子が電源に短絡する天絡については、天絡した際に直ちに天絡保護機能を作用させないと著しい電池の消費を招くため、常時監視する必要があり、天絡を確実に検知し、かつ、低消費電流で動作する異常検出回路が求められる。
【０００４】
従来の負荷駆動回路の出力端子において、負荷駆動が行われていない状態での負荷開放検出と天絡検出を行う回路としては、例えば、図７に示されたような構成のものが知られている。
以下、同図を参照しつつ、従来回路における負荷開放検出と天絡検出について説明する。
図７に示された回路においては、電源端子２５Ａと出力端子２６Ａ間に抵抗器ＲＡが、出力端子２６Ａと接地間に抵抗器ＲＢが、出力端子２６Ａと接地間に負荷抵抗器ＲＬが、それぞれ設けられている。
【０００５】
また、出力端子２６Ａと電源間が短絡した場合の実効的な直列抵抗を短絡抵抗ＲＳとすると、出力端子２６Ａを経由した電源と接地間の抵抗は、次述する如くとなる。
すなわち、出力端子２６Ａ経由した電源と接地間の抵抗は、出力端子２６Ａと接地間における抵抗器ＲＢと負荷抵抗器ＲＬの並列抵抗と、電源と出力端子２６Ａ間の抵抗器ＲＡと短絡抵抗器ＲＳの並列抵抗とが直列に接続された状態となる。
【０００６】
その結果、出力端子２６Ａには、抵抗器ＲＢ、負荷抵抗器ＲＬと、抵抗器ＲＡ、短絡抵抗器ＲＳにより分圧された電圧が表れる。
この出力端子２６Ａの電圧は、第１の比較回路ＣＯＭＰ１において、負荷開放判定用の第１参照電圧ＶＲ１と、第２の比較回路ＣＯＭＰ２において、天絡判定用の第２参照電圧ＶＲ２と、それぞれ比較されて、出力端子２６Ａの負荷開放と天絡の有無が検出されるようになっている。
【０００７】
ここで、第１参照電圧ＶＲ１と第２参照電圧ＶＲ２は、ＶＲ１＜ＶＲ２と設定される。かかる前提の下、出力端子２６Ａの電圧ＶＯＵＴが、ＶＯＵＴ＜ＶＲ１＜（＜ＶＲ２）であれば、第１の比較回路ＣＯＭＰ１及び第２の比較回路ＣＯＭＰ２いずれも正常判定となり、負荷開放でもなく、天絡でもない正常な状態との判定結果となる。
【０００８】
次いで、ＶＲ１＜ＶＯＵＴ＜ＶＲ２の場合、第１の比較回路ＣＯＭＰ１が異常判定、第２の比較回路ＣＯＭＰ２が正常判定となり、結果、負荷開放との判定結果となる。
さらに、（ＶＲ１＜）ＶＲ２＜ＶＯＵＴの場合、第１の比較回路ＣＯＭＰ１と第２の比較回路ＣＯＭＰ２いずれも異常判定となり、結果、天絡との判定結果となる。
【０００９】
また、負荷開放検出や天絡検出を行う従来回路としては、例えば、特許文献１等に示されたように定電流素子を用いたものもある。
特許文献１の図２に示された回路は、一見すると、図７に示された従来回路と全く異なる構成の回路であるかのように見えるが、図７における抵抗器ＲＡを低電流素子に置換した点のみが異なるものである。すなわち、出力端子の電圧を、負荷開放、天絡それぞれの参照電圧と比較することで負荷開放、天絡検出を行う判定方法は、基本的に図７に示された従来回路と同様である。
【００１０】
特許文献１に示された回路と図７に示された回路の主たる相違点は、負荷抵抗器と出力電圧の相関、電源電圧と消費電流の相関の２つの点にあると考えられる。
しかしながら、相関関係が変わるだけで判定方法の原理は同一であり、図７に示された回路においては、判定感度の設定を、抵抗器ＲＡ及び抵抗器ＲＢの抵抗比によって調整可能であるのに対して、特許文献１に開示された回路においては、同文献の図２における定電流素子（２７）の電流値と抵抗器（３３）の抵抗値によって調整可能としているだけの違いがあるだけである。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】再公表特許WO２０１３／０４７００５
【非特許文献】
【００１２】
【非特許文献１】東芝製TPD1055FAデータシート、2018年11月28日
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上述したように、従来の検出回路においては、電源から出力端子を経由して接地端子に流れる電流は、抵抗器ＲＡ、ＲＢと負荷抵抗器ＲＬ、天絡抵抗ＲＳのそれぞれの抵抗値によって定まるが、一般的に抵抗器ＲＡ、ＲＢの抵抗値は、これらの抵抗器を経由して流れる電流が無駄な消費とならないように負荷抵抗器ＲＬの抵抗値よりも十分に高い値に設定する必要がある。
そのため、通常、ＲＡ＞＞ＲＬ、かつ、ＲＢ＞＞ＲＬの関係に設定される。
なお、ＲＡ、ＲＬ、ＲＢ、ＲＬは、便宜的に上述の各抵抗器の抵抗値であるとする。
【００１４】
しかして、図７に示された従来の検出回路における消費電流は次述する如くとなる。
まず、負荷開放でも天絡でもなく、出力端子に適正に負荷抵抗器が接続されている状態について考える。
出力端子２６Ａと接地間の抵抗は、抵抗器ＲＢと負荷抵抗器ＲＬの並列抵抗であるが、ＲＢ＞＞ＲＬであることからＲＬとして近似できる。
【００１５】
そして、出力端子２６Ａを経由した電源と接地間の抵抗は、ＲＡ＋ＲＬと近似できるが、さらにＲＡ＞＞ＲＬであることからＲＡと近似することができる。
したがって、負荷が適正に接続され、かつ、負荷駆動回路が動作していない状態における電源から出力端子２６Ａを経由して接地に流れる電流は、ＶＣＣ／ＲＡと近似できる。
【００１６】
非特許文献１に示された回路例においては、ＲＡ＝１００ｋΩであり、例えば、ＶＣＣ＝１２Ｖとすると、負荷駆動されていない状態では、検出回路の動作の有無に関わらず、常時１２０μＡの電流が消費されることとなる。
抵抗ＲＡを大きくすることで、この消費電流を減らすことはできるが、低電圧時にも回路を正常に動作させるためには、出力端子電位が比較回路側の入力インピーダンスの影響を受けない程度に、抵抗器ＲＡに電流を流す必要がある。
【００１７】
また、負荷開放については、ＲＡとＲＬの比が検出感度を定める要因でもあるので、ＲＡの抵抗値は、負荷開放と判定する負荷抵抗の閾値に対する要求を考慮して定める必要があり、消費電流を減らす目的で著しく高い値にすることはできない。このため、電源電圧を高くして使用すると消費電流が増大する問題を招くこととなる。
【００１８】
実際の負荷開放検出は、負荷が完全に断線した場合だけでなく、負荷自体の破壊、故障などや、端子との接続不良などにより負荷側の直列抵抗が著しく高くなった場合にも負荷開放と判断する必要がある。ところが、従来の回路において、天絡していない状態での出力電圧ＶＯＵＴは、ＶＯＵＴ＝ＶＣＣ×ＲＢ×ＲＬ／｛ＲＡ×（ＲＢ＋ＲＬ）＋ＲＢ×ＲＬ｝であり、ＶＯＵＴ＞ＶＲ１となることで負荷開放と判定されることから、負荷開放と判定される負荷抵抗の閾値は、ＲＬ＞ＶＲ１×ＲＡ×ＲＢ／｛ＶＣＣ×ＲＢ−ＶＲ１×（ＲＡ＋ＲＢ）｝と表すことができる。
【００１９】
この式は、分母に電源電圧ＶＣＣの項を含むことから、負荷開放と判定する負荷抵抗の閾値は、電源電圧ＶＣＣに反比例して変化することを意味している。
つまり、負荷開放と判定する抵抗値を電源電圧によらず一定の値に設定することができないという問題がある。
【００２０】
次に、負荷抵抗が適正に接続された状態で出力端子が電源に短絡した場合について説明する。
まず、短絡した状態でも、実際には、抵抗値が０Ωとなるわけでなく有限の値となるため、その抵抗を短絡抵抗ＲＳと仮定すると、出力端子２６Ａの電圧ＶＯＵＴは、ＶＯＵＴ＝ＶＣＣ×ＲＢ×ＲＬ×（ＲＡ＋ＲＳ）／｛ＲＡ×ＲＳ×（ＲＢ＋ＲＬ）＋ＲＢ×ＲＬ×（ＲＡ＋ＲＳ）｝と表される。
【００２１】
先に述べたように、抵抗ＲＡ，ＲＢは、消費電流を抑制するためには、高抵抗に設定する必要があり、ＲＡ＞＞ＲＳ，ＲＢ＞＞ＲＬであることから、上述の式で表される出力電圧ＶＯＵＴは、ＶＯＵＴ＝ＶＣＣ×ＲＬ／（ＲＳ＋ＲＬ）のように近似することができる。その結果、出力端子の電圧ＶＯＵＴは、短絡抵抗ＲＳと負荷抵抗ＲＬの比によって定まるものとなる。
そして、この出力電圧ＶＯＵＴが、天絡検出用の第２参照電圧ＶＲ２より高ければ天絡と判定される。
【００２２】
ところで、天絡検出用の第２参照電圧ＶＲ２と負荷開放検出用の第１参照電圧ＶＲ１には、抵抗器ＲＡ、ＲＢと関連した制限がある。
すなわち、負荷駆動回路が動作してない状態において、負荷抵抗器が接続されておらず、かつ、出力端子２６Ａが短絡していない状態において、出力電圧ＶＯＵＴは、ＶＯＵＴ＝ＶＣＣ×｛ＲＢ／（ＲＡ＋ＲＢ）｝となるが、この値が負荷開放と判定される電圧の最大値である。
【００２３】
第１参照電圧ＶＲ１を、上述のＶＯＵＴよりも高く設定すると当然ながら負荷開放検出は機能しなくなる一方、第２参照電圧ＶＲ２を、上述のＶＯＵＴよりも低く設定すると負荷開放を天絡として誤検出することとなる。
したがって、第１参照電圧ＶＲ１と第２参照電圧ＶＲ２は、ＶＲ１＜ＶＣＣ×｛ＲＢ／（ＲＡ＋ＲＢ）｝＜ＶＲ２の関係において設定する必要がある。
【００２４】
第２参照電圧ＶＲ２は、低く設定したほうが、より高い短絡抵抗であっても検出可能となり、検出感度を上げることができるので、仮にＶＲ２を限界値のＶＣＣ×｛ＲＢ／（ＲＡ＋ＲＢ）｝に設定したとすると、検出可能な短絡抵抗ＲＳは、ＲＳ＝ＲＡ／ＲＢ×ＲＬとなる。
【００２５】
ＲＡとＲＢの比は、ＶＲ１、ＶＲ２の設定電圧範囲を狭めることがないように電源電圧の中点付近にするのが一般的である。したがって、ＲＡ：ＲＢ＝１：１とすると、ＲＳ＝ＲＬ、つまり、出力端子２６Ａと電源間が負荷抵抗器ＲＬと同程度か、それよりも小さい抵抗値で天絡しないと天絡として検出することができず、負荷開放又は正常な状態と判定されてしまう問題もある。
【００２６】
本発明は、上記実状に鑑みてなされたもので、負荷駆動回路が非動作状態にある場合に、出力端子における天絡と負荷開放とを低消費電流で区別して検出可能とし、従来に比して信頼性の高い異常検出回路を提供するものである。
【課題を解決するための手段】
【００２７】
上記本発明の目的を達成するため、本発明に係る異常検出回路は、
出力トランジスタと、前記出力トランジスタの駆動制御を行うゲートドライブ回路とを有し、出力端子に接続された負荷を駆動可能に構成されてなる負荷駆動回路の前記出力端子における異常を検出する異常検出回路であって、
当該異常検出回路は、前記負荷駆動回路の電源電圧が印加される電源端子と出力端子の間にスイッチ付定電流源が接続され、当該スイッチ付定電流源は、定電流の出力の有無を制御可能とするスイッチを有して構成され、
前記出力端子には第１のダイオードのアノードが接続され、当該第１のダイオードのカソードには、デプレッション型の検出回路用第１のトランジスタのドレインが接続され、前記検出回路用第１のトランジスタのゲートとソースは相互に接続されると共に、第１のカレントミラー回路の入力側に接続され、当該第１のカレントミラー回路の出力側に、異常検出の結果に応じた検出電流を出力可能に構成されてなるものである。
【発明の効果】
【００２８】
本発明によれば、負荷駆動回路が負荷駆動していない状態において、出力端子の天絡による異常を、負荷開放と区別して極めて低い消費電流で誤検出することなく確実に検出することができるという効果を奏するものである。
また、スイッチ付定電流源を用いて、その動作状態を時系列的にＯＮ状態とＯＦＦ状態に交互に切り換えることで、天絡と負荷開放を明確に区別して判定することが可能となり、従来に比して、より信頼性の高い異常検出回路を提供することができる。
さらに、負荷駆動時には地絡を検出することができ、負荷駆動開始直前に天絡と負荷開放の判定をし、その後に負荷駆動することで、天絡と負荷開放と地絡を区別して判定することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態における異常検出回路の第１の回路構成例を示す回路図である。
【図２】本発明の実施の形態における異常検出回路の第２の回路構成例を示す回路図である。
【図３】本発明の実施の形態における異常検出回路の第３の回路構成例を示す回路図である。
【図４】本発明の実施の形態における異常検出回路の第４の回路構成例を示す回路図である。
【図５】本発明の実施の形態における異常検出回路の第５の回路構成例を示す回路図である。
【図６】本発明の実施の形態における異常検出回路の真理値表である。
【図７】従来の異常検出回路の回路構成例を示す回路図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態について、図１乃至図６を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における異常検出回路の第１の回路構成例について、図１を参照しつつ説明する。
本発明の実施の形態における異常検出回路１０１は、負荷駆動回路１０２の出力端子２６における負荷開放、地絡及び天絡を、それぞれ区別して検出可能に構成されたものである。
【００３１】
最初に、負荷駆動回路１０２について説明する。
本発明の実施の形態における負荷駆動回路１０２は、基本的に従来同様の回路構成を有してなるものである。
すなわち、負荷駆動回路１０２は、出力トランジスタ（図１においては「Ｑ１」と表記）２１とゲートドライブ回路（図１においては「Ｇ−ＤＲＶ」と表記）２２とを有して構成されたものとなっている。
【００３２】
ゲートドライブ回路２２は、ＮチャンネルＭＯＳＦＥＴを用いた出力トランジスタ２１の動作制御を行うよう構成されたものである。
出力トランジスタ２１のゲート及びソースは、ゲートドライブ回路２２の出力段に接続されており、ゲートドライブ回路２２によりゲート・ソース間電圧を制御することで、出力トランジスタ２１の導通、非導通が制御されるものとなっている。
【００３３】
また、出力トランジスタ２１のドレインは電源端子２５に接続される一方、ソースは、出力端子２６に接続されている。
出力端子２６とグランドとの間には、負荷３０が接続されている。
【００３４】
異常検出回路１０１は、検出回路用第１乃至第３のトランジスタ（図１においては、それぞれ「Ｑdet1」、「Ｑdet2」、「Ｑdet3」と表記）１〜３と、第１のダイオード（図１においては「Ｄ１」と表記）１１と、スイッチ付定電流源１０とを有して構成されている。
【００３５】
本発明の実施の形態において、検出回路用第１のトランジスタ１にはディプレッション型のＮチャンネルＭＯＳＦＥＴが用いられている。
検出回路用第２及び第３のトランジスタ２，３には、ＮチャンネルＭＯＳＦＥＴが用いられている。
電源端子２５と出力端子２６との間に、スイッチ付定電流源１０が接続され、出力端子２６には、第１のダイオード１１のアノードが接続されている。
【００３６】
スイッチ付定電流源１０は、スイッチ１０ａがオン（閉成）状態とされた場合に定電流を出力する一方、スイッチ１０ａがオフ（開成）状態とされた場合には高インピーダンス状態となり電流出力が停止されるよう構成されてなるものである。
【００３７】
第１のダイオード１１のカソードは、検出回路用第１のトランジスタ１のドレインに接続され、検出回路用第１のトランジスタ１のソースは、ゲートと共に検出回路用第２のトランジスタ２のドレインに接続されている。ここで、検出回路用第１のトランジスタ１は、いわゆるダイオード接続状態で設けられたものとなっている。
第１のダイオード１１は、出力端子２６が負電圧となった際に逆電流の発生を防止するための逆流防止用ダイオードである。
【００３８】
検出回路用第２及び第３のトランジスタ２，３は、第１のカレントミラー回路を構成している。
すなわち、まず、検出回路用第２のトランジスタ２のドレインとゲートが相互に接続されると共に、検出回路用第３のトランジスタ３のゲートと接続されている。
【００３９】
また、検出回路用第２及び第３のトランジスタ２，３のソースは、共にグランドに接続されている。
そして、カレントミラー回路の出力側となる検出回路用第３のトランジスタ３のドレインは、異常検出の結果である検出電流を外部に取り出すための検出端子２７に接続されている。
【００４０】
検出回路用第２のトランジスタ２は、異常検出回路１０１への電流流入を制限する定電流素子として機能するものとなっている。この検出回路用第２のトランジスタ２の電流は、出力トランジスタ２１のサイズやゲートドライブ回路２２の回路構成の影響などを考慮して定める必要があるが、大凡、１０μＡ〜１００μＡ程度の定電流素子とするのが好適である。
【００４１】
次に、上記構成における動作について説明する。
以下の回路動作の説明は、負荷駆動回路１０２が負荷駆動している状態（ＯＮ）と負荷駆動していない状態（ＯＦＦ）と、スイッチ付定電流源１０がＯＮ（動作）している場合とＯＦＦ（非動作）している場合のそれぞれについて出力端子２６の状態に応じた回路動作を説明する。
【００４２】
最初に、負荷駆動回路１０２がＯＦＦ（負荷駆動が停止状態）、スイッチ付定電流源１０がＯＮで、負荷３０が正常に接続されている場合について説明する。
この場合、出力トランジスタ２１は、ゲートドライブ回路２２によりゲート・ソース間電圧が閾値電圧よりも低くなるように制御されてＯＦＦ状態である。
そのため、電源端子２５から出力トランジスタ２１を介して出力端子２６に電流が流れることはないが、スイッチ付定電流源１０はＯＮしているため、電源端子２５からスイッチ付定電流源１０を介して出力端子２６に定電流が流入する。
【００４３】
図１に示された回路において、出力端子２６からグランドへ至る経路は、次の１）〜３）の３つの経路が存在する。
１）負荷３０を経由してグランドへ至る経路
２）第１のダイオード１１、検出回路用第１のトランジスタ１及び検出回路用第２のトランジスタ２を経由してグランドへ至る経路
３）出力トランジスタ２１のソースからゲートドライブ回路２２を経由してグランドへ至る経路
【００４４】
この内、３つ目の経路３）において、出力端子２６は負荷駆動の動作状態に応じて負電圧から正の電源電圧まで変動し、この変動に追従して出力トランジスタ２１のソース電位とゲート電位も変動する。このため、出力トランジスタ２１のソース及びゲートのグランドに対するインピーダンスは高抵抗となっており、一般的には、この経路は数百ｋΩの抵抗と見なすことができる。
【００４５】
また、１つ目の経路１）においては、負荷３０を介する経路は、他の経路よりもはるかに低抵抗であり、大半の電流がこの経路に流れ込むこととなる。
例えば、負荷３０の抵抗値が１０Ω、スイッチ付定電流源１０の出力電流ＩＣ１が５０μＡとすると、出力端子２６の電圧は、０．５ｍＶとなり、グランド電位とほぼ同電位と見なすことができる。
【００４６】
この状況にあっては、第１のダイオード１１を経由して異常検出回路１０１に電流は流入せず、それ故、第１のカレントミラー回路を構成し、その出力段となる検出回路用第３のトランジスタ３のドレインが接続された検出端子２７に検出電流は流れない。
【００４７】
次に、負荷駆動回路１０２がＯＦＦ、スイッチ付定電流源１０がＯＮで、負荷開放の場合について説明する。
この場合、出力トランジスタ２１は、ゲートドライブ回路２２によりゲート・ソース間電圧が閾値電圧よりも低くなるように制御されて、ＯＦＦ状態である。
それ故、電源端子２５から出力トランジスタ２１を介して出力端子２６に電流が流入することは無いが、スイッチ付定電流源１０はＯＮしているため、電源端子２５からスイッチ付定電流源１０を介して出力端子２６に定電流が流入する。
【００４８】
負荷３０の接続がはずれた状態にあっては、出力端子２６から負荷３０に電流が流れ込むことはなく、出力端子２６からゲートドライブ回路２２又は異常検出回路１０１を介してグランドへ電流が流れ、出力端子２６の電圧が上昇する。
この際、異常検出回路１０１に電流が流れて検出端子２７から検出電流が出力されるためには、出力端子２６の電圧が、第１のダイオード１１の順方向電圧（ＶＤ１）、検出回路用第１のトランジスタ１の飽和電圧（ＶＥ１）、検出回路用第２のトランジスタ２の閾値電圧（Ｖｔ２）及び検出回路用第２のトランジスタ２の飽和電圧（ＶＥ２）の和より高くなる必要がある。すなわち、出力端子２６の電圧ＶＯＵＴが、下記する式１を満たす必要がある。
【００４９】
ＶＯＵＴ＞ＶＤ１＋ＶＥ１＋Ｖｔ２＋ＶＥ２・・・式１
【００５０】
この式１が成立すると、出力端子２６から第１のダイオード１１に電流が流入し、検出回路用第１のトランジスタ１を経由して検出回路用第２及び第３のトランジスタ２，３による第１のカレントミラー回路により検出端子２７から検出電流が出力されることとなる。
【００５１】
例えば、ＶＤ１＝０．７Ｖ、ＶＥ１＝０．２Ｖ、Ｖｔ２＝０．６Ｖ、ＶＥ２＝０．２Ｖとすると、出力端子２６の電圧が１．７Ｖを越えると検出電流が出力されることとなる。
【００５２】
次に、負荷駆動回路１０２がＯＦＦ、スイッチ付定電流源１０がＯＮで、出力端子２６が天絡している場合について説明する。
この場合、出力端子２６の電位は、電源電圧ＶＣＣとほぼ等しい電圧になり、異常検出回路１０１には、検出回路用第１のトランジスタ１のゲート・ソース電圧Ｖｇｓ＝０Ｖ時の飽和電流に相当する電流が出力端子２６から第１のダイオード１１に流入する。この電流は、検出回路用第２及び第３のトランジスタ２，３による第１のカレントミラー回路によってカレントミラーされ、その結果、検出回路用第３のトランジスタ３のドレインから検出端子２７に検出電流が出力されることとなる。
【００５３】
次に、負荷駆動回路１０２がＯＦＦ、スイッチ付定電流源１０がＯＮで、出力端子２６が地絡している場合について説明する。
この場合、出力端子２６の電位はグランド電位となり、スイッチ付定電流源１０による定電流はグランドに流れるため、異常検出回路１０１には電流が流れず、検出端子２７から検出電流は出力されない。
【００５４】
上述した負荷駆動回路１０２が負荷駆動していない場合の各々の動作状態の説明を纏めると、次述する如くとなる。
まず、負荷駆動回路１０２が負荷駆動しておらず、スイッチ付定電流源１０がＯＮで定電流が流れている状態においては、異常検出回路１０１は、負荷開放と天絡を検出して検出電流を出力する。
一方、負荷駆動回路１０２が負荷駆動していない状態において、負荷３０が正常に接続されている場合と、出力端子２６が地絡の場合については、異常検出回路１０１は検出電流を出力しない。
【００５５】
次に、負荷駆動回路１０２がＯＦＦ、スイッチ付定電流源１０がＯＦＦで、負荷３０が正常に接続されている場合について説明する。
この場合、出力トランジスタ２１は、ゲートドライブ回路２２によりゲート・ソース間電圧が閾値電圧よりも低くなるように制御されて、ＯＦＦ状態である。
それ故、電源端子２５から出力トランジスタ２１を介して出力端子２６に電流が流入することはない。
【００５６】
また、スイッチ付定電流源１０もＯＦＦしているため、電源端子２５からスイッチ付定電流源１０を介して出力端子２６に定電流が流入することもない。したがって、異常検出回路１０１への電流流入もなく、また、検出電流も流れない。
この場合、出力端子２６は、低抵抗の負荷３０でグランドと接続されているため、ほぼグランド電位に等しい電位となっている。
【００５７】
次に、負荷駆動回路１０２がＯＦＦ、スイッチ付定電流源１０がＯＦＦで、負荷開放の場合について説明する。
この場合、出力トランジスタ２１は、ゲートドライブ回路２２によりゲート・ソース間電圧が閾値電圧よりも低くなるように制御されて、ＯＦＦ状態である。  それ故、電源端子２５から出力トランジスタ２１を介して出力端子２６に電流が流入することは無い。
【００５８】
また、スイッチ付定電流源１０もＯＦＦしているため、電源端子２５からスイッチ付定電流源１０を介して出力端子２６に定電流が流入することもない。
したがって、異常検出回路１０１への電流流入もなく、また、検出電流も流れない。
この場合、出力端子２６は、ゲート・ドライブ回路２２を介して高抵抗の負荷でグランドに接続されている状態となるため、ほぼグランド電位と等しい電位となっている。
【００５９】
次に、負荷駆動回路１０２がＯＦＦ、スイッチ付定電流源１０がＯＦＦで、出力端子２６が天絡している場合について説明する。
この場合、出力端子２６の電位は、電源電圧ＶＣＣとほぼ等しい電圧になり、
異常検出回路１０１には、検出回路用第１のトランジスタ１のゲート・ソース電圧Ｖｇｓ＝０Ｖ時の飽和電流に相当する電流が出力端子２６から第１のダイオード１１に流入する。
この電流は、検出回路用第２及び第３のトランジスタ２，３による第１のカレントミラー回路によってカレントミラーされ、その結果、検出回路用第３のトランジスタ３のドレインから検出端子２７に検出電流が出力されることとなる。
【００６０】
次に、負荷駆動回路１０２がＯＦＦ、スイッチ付定電流源１０がＯＦＦで、出力端子２６が地絡している場合について説明する。
この場合、出力端子２６の電位はグランド電位となり、また、検出回路用第１のトランジスタ１、スイッチ付定電流源１０いずれも電流が流れないため、異常検出回路１０１には電流が流れず、検出端子２７から検出電流は出力されない。
【００６１】
以上説明した異常検出回路１０１の動作を纏めると次述する如くとなる。
すなわち、負荷駆動回路１０２が負荷駆動してない状態にあって、スイッチ付定電流源１０がＯＦＦで定電流が流れていない状態にある場合、異常検出回路１０１は、天絡のみを検知して検出電流を出力するが、負荷３０が正常に接続されている場合と負荷開放及び地絡については検出電流を出力しない。
【００６２】
次に、負荷駆動回路１０２が負荷駆動している場合について以下説明する。
なお、以下の説明においては、負荷駆動回路１０２が負荷駆動している場合、電源端子２５と出力端子２６間は、出力トランジスタ２１により低インピーダンスになっており、スイッチ付定電流源１０が出力する定電流は、出力端子２６の状態にほとんど影響を与えないので、負荷駆動回路１０２が負荷駆動している場合のスイッチ付定電流源１０の動作についてＯＮ、ＯＦＦのいずれかを特定せずに記することとする。
【００６３】
まず、負荷駆動回路１０２がＯＮ（負荷駆動の実行状態）、スイッチ付定電流源１０がＯＮ又はＯＦＦで、負荷３０が正常に接続されている場合について説明する。
この場合、出力トランジスタ２１がＯＮして電源端子２５と出力端子２６間は低インピーダンスとなるため、負荷３０へは電源電圧ＶＣＣの印加による電流が流れる。
【００６４】
そして、出力端子２６は、出力ランジスタ２１のＯＮ抵抗の積となる電圧降下分だけ電源電圧ＶＣＣより低い電位となる。
異常検出回路１０１には、検出回路用第１のトランジスタ１のゲート・ソース間電圧Ｖｇｓ＝０Ｖ時の飽和電流に相当する電流が、出力端子２６から第１のダイオード１１に流入する。この電流は、検出回路用第２及び第３トランジスタ２，３による第１のカレントミラー回路によってカレントミレーされ、その結果、検出回路用第３のトランジスタ３のドレインから検出端子２７に検出電流が出力されることとなる。
【００６５】
次に、負荷駆動回路１０２がＯＮ、スイッチ付定電流源１０がＯＮ又はＯＦＦで、負荷開放の場合について説明する。
この場合、出力トランジスタ２１がＯＮして電源端子２５と出力端子２６間は低インピーダンスとなるが、負荷開放状態であるため、負荷３０を経由してグランドに電流は流れない。
また、出力トランジスタ２１は、ＯＮとなることでゲート電位がソース電位よりも高くなっているため、出力端子２６からゲートドライブ回路２２を経由して電流が流れることもない。
【００６６】
それ故、異常検出回路１０１のみに、検出回路用第１のトランジスタ１のゲート・ソース間電圧Ｖｇｓ＝０Ｖ時の飽和電流に相当する電流が、出力端子２６から第１のダイオード１１に流入する。この電流は、検出回路用第２及び第３トランジスタ２，３による第１のカレントミラー回路によってカレントミラーされ、その結果、検出回路用第３のトランジスタ３のドレインから検出端子２７に検出電流が出力されることとなる。
【００６７】
次に、負荷駆動回路１０２がＯＮ、スイッチ付定電流源１０がＯＮ又はＯＦＦで、出力端子２６が天絡している場合について説明する。
この場合、出力端子２６の電位は、電源電圧ＶＣＣとほぼ等しい電圧になり、異常検出回路１０１には、検出回路用第１のトランジスタ１のゲート・ソース間電圧Ｖｇｓ＝０Ｖ時の飽和電流に相当する電流が、出力端子２６から第１のダイオード１１に流入する。この電流は、検出回路用第２及び第３トランジスタ２，３による第１のカレントミラー回路によってカレントミラーされ、その結果、検出回路用第３のトランジスタ３のドレインから検出端子２７に検出電流が出力されることとなる。
【００６８】
次に、負荷駆動回路１０２がＯＮ、スイッチ付定電流源１０がＯＮ又はＯＦＦで、出力端子２６が地絡している場合について説明する。
この場合、出力端子２６は、グランド電位となる。
また、出力トランジスタ２１はＯＮしており、かつ、ドレイン・ソース間には、電源電圧ＶＣＣ・グランド間の電圧が印加されるため飽和領域で動作することとなる。
しかし、出力トランジスタ２１の電流は、直接グランドに流れてしまうため、異常検出回路１０１には電流の流入は無く、検出電流は流れない。
【００６９】
図６には、上述した各動作状態における真理値表が示されており、以下、その内容について、同図を参照しつつ説明する。
まず、負荷駆動回路１０２がＯＦＦ、スイッチ付定電流源１０がＯＦＦの場合、出力端子２６が天絡した場合のみ検出電流が流れる。すなわち、負荷駆動回路１０２がＯＦＦ状態において、常時電流を流すことなく、出力端子２６の天絡を監視、検出が可能である（図６（１）の行参照）。
【００７０】
また、負荷駆動回路１０２がＯＦＦ、スイッチ付定電流源１０がＯＮの場合、出力端子２６が天絡又は負荷開放となった場合に検出電流が流れ、出力端子２６の天絡と負荷開放の監視、検出が可能となっている（図６（２）の行参照）。
すなわち、負荷駆動回路１０２がＯＦＦ状態にあって、スイッチ付定電流源１０を時系列にＯＮ状態、ＯＦＦ状態と交互に切り替えることで、出力端子２６の天絡と負荷開放を区別した異常検出が可能である。
【００７１】
また、負荷駆動回路１０２がＯＮの場合は、スイッチ付定電流源１０がＯＮかＯＦＦかに関わらず、出力端子２６が地絡している場合にのみ検出電流が流れないので、この事象に基づいて出力端子２６の地絡検出が可能である（図６（３）の行参照）。
さらに、負荷駆動回路１０２による負荷駆動開始前に、スイッチ付定電流源１０を時系列にＯＮ状態とＯＦＦ状態に交互に切り替えることで、天絡と負荷開放の判定をし（図６（１）の行及び（２）の行参照）、しかる後に、負荷駆動を開始することで、天絡と負荷開放と地絡を区別して判定することができる。
【００７２】
次に、本発明の実施の形態における異常検出回路の第２の回路構成例について、図２を参照しつつ説明する。
なお、図１に示された回路構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の回路構成例における異常検出回路１０１Ａは、先の図１に示された第１の回路構成例における第１のダイオード１１と検出回路用第１のトランジスタ１の間に、第２のダイオード（図２においては「Ｄ２」と表記）１２が挿入されると共に、検出回路用第１及び第２のトランジスタ１，２の間に、第３のダイオード（図２においては「Ｄ３」と表記）１３が挿入された構成を有するものである。
【００７３】
すなわち、第１のダイオード１１のカソードには、第２のダイオード１２のアノードが接続され、第２のダイオード１２のカソードは、検出回路用第１のトランジスタ１のドレインに接続されている。
また、検出回路用第１のトランジスタ１のソースには、第３のダイオード１３のアノードが接続され、第３のダイオード１３のカソードは、検出回路用第２のトランジスタ２のドレインに接続されている。
【００７４】
かかる構成においては、検出端子２７に検出電流が流れ始める際の出力端子２６の電圧を高くすることができる。
図１に示された第１の回路構成例の場合、検出電流が流れ始める際の出力端子２６の電圧と異常検出回路１０１の主要部な素子の電圧との関係は、先に述べたように式１で表されるが、この第２の回路構成例においては、下記する式２で表される関係となる。
【００７５】
ＶＯＵＴ＞ＶＤ１＋ＶＤ２＋ＶＥ１＋ＶＤ３＋Ｖｔ２＋ＶＥ２・・・式２
【００７６】
ここで、ＶＤ２は、第２のダイオード１２の順方向電圧、ＶＤ３は、第３のダイオード１３の順方向電圧である。
すなわち、第２の回路構成例の場合、異常検出回路１０１Ａが負荷開放や天絡を検出する際の出力端子２６の電圧の閾値は、先の第１の回路構成例に比して、ダイオード２素子分の順方向電圧だけ高くなる。
【００７７】
なお、ダイオードを挿入する位置は、図２に示されたように、第１のダイオード１１と検出回路用第１のトランジスタ１との間、又は、検出回路用第１のトランジスタ１と検出回路用第２のトランジスタ２の間であるが、挿入するダイオードの数は、合計で１であっても、また、複数個であっても、いずれでも良い。
かかる第２の回路構成例の回路動作は、負荷開放や天絡を検出する際の出力端子２６の電圧の閾値が異なる以外は、基本的には第１の回路構成例と同様であるので、ここでの再度の詳細な説明は省略することとする。
【００７８】
次に、本発明の実施の形態における異常検出回路の第３の回路構成例について、図３を参照しつつ説明する。
なお、図１、図２に示された回路構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第３の回路構成例における異常検出回路１０１Ｂは、先の図１に示された第１の回路構成例における検出回路用第１のトランジスタ１と検出回路用第２のトランジスタ２との間に、抵抗器（図３においては「Ｒ１」と表記）１５を設けた構成を有するものである。
【００７９】
すなわち、検出回路用第１のトランジスタ１のソースには、抵抗器１５の一端が接続され、抵抗器１５の他端は、検出回路用第２のトランジスタ２のドレインに接続されている。
このように抵抗器１５を挿入することで、異常検出回路１０１Ｂの検出端子２７に検出電流が流れ始める際の出力端子２６の電圧を高くすることが可能となる。
図１に示された第１の回路構成例の場合、検出電流が流れ始める際の出力端子２６の電圧と異常検出回路１０１の主要部な素子の電圧との関係は、先に述べたように式１で表されるが、この第３の回路構成例においては、下記する式３で表される関係となる。
【００８０】
ＶＯＵＴ＞ＶＤ１＋ＶＥ１＋Ｒ１×ＩＤ１＋Ｖｔ２＋ＶＥ２・・・式３
【００８１】
ここで、ＩＤ１は、出力端子２６から第１のダイオード１１に流入する電流とする。
結局、この第３の回路構成例では、異常検出回路１０１Ｂが負荷開放や天絡を検出する出力端子２６の電圧の閾値が、第１の回路構成例に比して、抵抗器１５により生ずる電圧降下分高くなる。
【００８２】
なお、抵抗器１５を挿入する位置は、図３に示された例に限定される必要はなく、例えば、出力端子２６と第１のダイオード１１の間、第１のダイオード１１と検出回路用第１のトランジスタ１の間、検出回路用第１のトランジスタ１と検出回路用第２のトランジスタ２の間のいずれかであれば良い。
【００８３】
かかる第３の回路構成例の回路動作は、負荷開放や天絡を検出する際の出力端子２６の電圧の閾値が異なる以外は、基本的には第１の回路構成例と同様であるので、ここでの再度の詳細な説明は省略することとする。
【００８４】
次に、本発明の実施の形態における異常検出回路の第４の回路構成例について、図４を参照しつつ説明する。
なお、図１乃至図３のいずれかの回路構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
第４の回路構成例における異常検出回路１０１Ｃは、先の図１に示された第１の回路構成例におけるスイッチ付定電流源１０に代えて後述するように構成されたスイッチ付定電流源１０Ａを用いる構成としたものである。
【００８５】
スイッチ付定電流源１０Ａは、定電流源用第１乃至第４のトランジスタ（図４においては、それぞれ「Ｑcc1」、「Ｑcc2」、「Ｑcc3」、「Ｑcc4」と表記）５〜８を用いて構成されている。
本発明の実施の形態において、定電流源用第１及び第２のトランジスタ５，６には、ＰチャンネルＭＯＳＦＥＴが、定電流源用第３のトランジスタ７には、ディプレッション型のＮチャンネルＭＯＳＦＥＴが、定電流源用第４のトランジスタ８には、ＮチャンネルＭＯＳＦＥＴが、それぞれ用いられている。
【００８６】
以下、スイッチ付定電流源１０Ａの具体的な構成について説明する。
まず、定電流源用第１及び第２のトランジスタ５，６は第２のカレントミラー回路を構成しており、定電流源用第２のトランジスタ６が入力段、定電流源用第１のトランジスタ５が出力段となるように次述するように接続されて構成されている。
【００８７】
定電流源用第１のトランジスタ５と定電流源用第２のトランジスタ６は、ソースが相互に接続されて電源端子２５に接続される一方、定電流源用第１のトランジスタ５のドレインは、第１のダイオード１１のアノードに、定電流源用第２のトランジスタ６のドレインは、定電流源用第３のトランジスタ７のドレインに、それぞれ接続されている。
【００８８】
また、定電流源用第１のトランジスタ５と定電流源用第２のトランジスタ６は、ゲートが相互に接続されると共に、定電流源用第２のトランジスタ６のドレインと接続されている。ここで、定電流源用第２のトランジスタ６は、いわゆるダイオード接続された状態となっている。
【００８９】
定電流源用第３のトランジスタ７は、ゲートとソースが相互に接続されると共に、定電流源用第４のトランジスタ８のドレインに接続されており、定電流源用第４のトランジスタ８のソースは、グランドに接続されている。
また、定電流源用第４のトランジスタ８のゲートは、制御信号印加端子（図４においては「ＥＮ」と表記）２８に接続されている。
【００９０】
かかる構成においては、制御信号印加端子２８に外部から制御信号として、論理値Ｈｉｇｈに相当する電圧が入力されると、定電流源用第４のトランジスタ８はＯＮ状態となり、定電流源用第３のトランジスタ７は定電流源として機能し、ゲート・ソース間電圧０Ｖに相当する飽和電流が流れる。
定電流源用第３のトランジスタ７に流れる飽和電流は、定電流源用第１及び第２のトランジスタ５，６で構成される第２のカレントミラー回路により定電流源用第１のトランジスタ５へカレントミラーされる。その結果、出力端子２６には、定電流源用第３のトランジスタ７の飽和電流に比例した電流が流れる。
【００９１】
一方、制御信号印加端子２８に制御信号として、論理値Ｌｏｗに相当する電圧が入力された場合、定電流源用第４のトランジスタ８はＯＦＦ状態となって定電流源用第３のトランジスタ７には電流が流れないため、定電流源用第１のトランジスタ５から出力端子２６に電流は流れない。
このように、第４の回路構成例におけるスイッチ付定電流源１０Ａは、制御信号印加端子２８の電圧を制御することで、電源電圧ＶＣＣから出力端子２６に電流を供給するスイッチ付の定電流源として機能する。
【００９２】
かかる第４の回路構成例の回路動作は、上述したように半導体素子から構成されたスイッチ付定電流源１０Ａを用いる構成とした点を除けば、基本的には第１の回路構成例と同様であるので、ここでの再度の詳細な説明は省略することとする。
【００９３】
次に、本発明の実施の形態における異常検出回路の第５の回路構成例について、図５を参照しつつ説明する。
なお、図１乃至図４のいずれかの回路構成例における構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第５の回路構成例における異常検出回路１０１Ｄは、図１に示された回路構成例の異常検出回路１０１において第１のカレントミラー回路を構成する検出回路用第２のトランジスタ２と検出回路用第３のトランジスタ３のゲートとグランドとの間に、検出回路用第４のトランジスタ４を設けて、検出回路用第２及び第３のトランジスタ２，３により構成されるカレントミラー回路の動作を外部からの制御信号に応じてオン・オフ可能とした構成を有するものである。
【００９４】
以下、具体的な回路構成について説明する。
本発明の実施の形態において、検出回路用第４のトランジスタ４には、ＮチャンネルＭＯＳＦＥＴが用いられている。
検出回路用第４のトランジスタ４のドレインは、検出回路用第２及び第３のトランジスタ２，３のゲートに接続される一方、ソースはグランドに接続されている。
また、検出回路用第４のトランジスタ４のゲートは、制御信号印加端子２８に印加されている。
【００９５】
かかる構成においては、負荷駆動回路１０２が負荷駆動していない状態では、制御信号印加端子２８には、論理値Ｌｏｗに相当する制御信号を常時印加しておき、検出回路用第４のトランジスタ４をＯＦＦ状態とさせておくことで、検出回路用第２及び第３のトランジスタ２，３により構成されるカレントミラー回路を、第１の回路構成例における同カレントミラー回路と同一の回路状態として、同一の動作を得ることができる。
【００９６】
また、負荷駆動回路１０２が負荷駆動している状態において、同様に制御信号印加端子２８に論理値Ｌｏｗに相当する制御信号を常時印加した場合も、上述したように検出回路用第２及び第３のトランジスタ２，３により構成される第１のカレントミラー回路を、第１の回路構成例における同カレントミラー回路と同一の回路状態として、同一の動作を得ることができる。
すなわち、この第５の回路構成例では、負荷駆動回路１０２がＯＦＦ時には、制御信号印加端子２８に常時論理値Ｌｏｗの制御信号を印加して使用することで、第１の回路構成例と同一の機能を実現することができる。
【００９７】
一方、負荷駆動回路１０２が負荷駆動している状態において、制御信号印加端子２８に論理値Ｈｉｇｈに相当する制御信号を常時印加した場合は、検出回路用第４のトランジスタ４がＯＮ状態となり、検出回路用第２及び第３のトランジスタ２，３のゲートがグランドに短絡された状態となる。そのため、出力端子２６から第１のダイオード１１に電流が流入しても、検出回路用第１のトランジスタ１と検出回路用第４のトランジスタ４を経由してグランドに流れてしまうため、検出端子２７を介して検出回路用第３のトランジスタ３のドレインからの電流は出力されない。
すなわち、この第５の回路構成例では、負荷駆動回路１０２が負荷駆動している状態で、制御信号印加端子２８に論理値Ｈｉｇｈの制御信号を常時印加することで、異常検出回路１０１Ｄは機能無効の状態となる。
【００９８】
このように、第５の回路構成例における異常検出回路１０１Ｄは、制御信号印加端子２８の電圧制御によって負荷駆動されていない状態では、異常検出回路１０１Ｄの機能を使用し、負荷駆動されている状態では、異常検出回路１０１Ｄを適宜無効として、例えば、別途用意した異常検出回路（図示せず）を機能させることが可能となる。
【００９９】
なお、本発明は、上述した各回路構成例に限定されるものではなく、例えば、本発明の実施の形態において、出力トランジスタ２１にＮチャンネルＭＯＳＦＥＴを用いたが、ＰチャンネルＭＯＳＦＥＴを用いて負荷駆動回路を構成しても良い。
また、本発明の実施の形態においては、第１のカレントミラー回路を構成する検出回路用第２及び第３のトランジスタ２，３や第２のカレントミラー回路を構成する定電流源用第１及び第２のトランジスタ５，６に、ＭＯＳＦＥＴを用いたが、バイポーラトランジスタを用いても良い。
【産業上の利用可能性】
【０１００】
負荷駆動回路が非動作状態における出力端子の天絡と負荷開放の低消費電流での信頼性の高い検出が所望される異常検出回路に適用できる。
【符号の説明】
【０１０１】
１〜４…検出回路用第１乃至第４のトランジスタ
５〜８…定電流源用第１乃至第４のトランジスタ
１１〜１３…第１乃至第３のダイオード
１０，１０Ａ…スイッチ付定電流源
【図１】
2020144089.tif 000003
【図２】
2020144089.tif 000004
【図３】
2020144089.tif 000005
【図４】
2020144089.tif 000006
【図５】
2020144089.tif 000007
【図６】
2020144089.tif 000008
【図７】
2020144089.tif 000009