(57)【要約】【課題】画素内マルチドメインを採用した場合であっても開口率の低下を抑制することができる液晶表示パネルを提供する。【解決手段】液晶表示パネル２は、複数の映像信号線４０（第１信号線）と、複数の画素ＰＸの各々に設けられたトランジスタ２０と、複数の画素ＰＸの各々に設けられ、トランジスタ２０を介して映像信号線４０に接続された画素電極１０とを備え、複数の画素ＰＸの各々において、画素電極１０は、映像信号線４０を挟んで分けられた第１画素電極１１及び第２画素電極１２と、映像信号線４０を跨いで第１画素電極１１及び第２画素電極１２を接続するブリッジ電極１３とを有し、第１画素電極１１は、第１方向にストライプ状に延在する複数本の第１ライン電極１１Ｌを有し、第２画素電極１２は、第１方向とは異なる第２方向にストライプ状に延在する複数本の第２ライン電極１２Ｌを有する。【選択図】図３
2020140036.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配列された複数の画素を有する液晶表示パネルであって、
行方向又は列方向に延在する複数の第１信号線と、
前記複数の画素の各々に設けられたトランジスタと、
前記複数の画素の各々に設けられ、当該画素に対応する前記トランジスタを介して当該画素に対応する前記第１信号線に接続された画素電極とを備え、
前記複数の画素の各々において、前記画素電極は、当該画素に対応する前記第１信号線を挟んで分けられた第１画素電極及び第２画素電極と、当該第１信号線を跨いで前記第１画素電極及び前記第２画素電極を接続するブリッジ電極とを有し、
前記第１画素電極は、第１方向にストライプ状に延在する複数本の第１ライン電極を有し、
前記第２画素電極は、前記第１方向とは異なる第２方向にストライプ状に延在する複数本の第２ライン電極を有する、
液晶表示パネル。
【請求項２】
平面視した場合、前記複数の画素の各々において、前記複数本の第１ライン電極のうちの少なくとも１つの第１ライン電極の先端部及び前記複数本の第２ライン電極のうちの少なくとも１つの第２ライン電極の先端部は、当該画素に対応する前記第１信号線に重なっている、
請求項１に記載の液晶表示パネル。
【請求項３】
前記第１画素電極は、前記複数本の第１ライン電極のうちの少なくとも１つの第１ライン電極の辺の一部が前記第１方向に対して傾く方向に屈曲する第１屈曲部を有し、
前記第２画素電極は、前記複数本の第２ライン電極のうちの少なくとも１つの第２ライン電極の辺の一部が前記第２方向に対して傾く方向に屈曲する第２屈曲部を有し、
平面視した場合、前記複数の画素の各々において、前記第１屈曲部及び前記第２屈曲部の少なくとも一方は、当該画素に対応する前記第１信号線に重なっている、
請求項１又は２に記載の液晶表示パネル。
【請求項４】
前記複数本の第１ライン電極には、両端部のうちの一方の端部が開放端となった第１フィンガー電極部が含まれ、
前記複数本の第２ライン電極には、両端部のうちの一方の端部が開放端となった第２フィンガー電極部が含まれ、
前記第１屈曲部は、前記第１フィンガー電極の先端部に形成され、
前記第２屈曲部は、前記第２フィンガー電極の先端部に形成されている、
請求項３に記載の液晶表示パネル。
【請求項５】
隣り合う２つの前記第１信号線の間に、隣り合う２つの前記画素の一方の画素の前記第２画素電極と、隣り合う２つの前記画素の他方の画素の前記第１画素電極とが設けられている、
請求項１〜４のいずれか１項に記載の液晶表示パネル。
【請求項６】
前記一方の画素における前記複数本の第２ライン電極のうち最も前記他方の画素の前記複数本の第１ライン電極側に位置する第２端部電極と、前記他方の画素における前記複数本の第１ライン電極のうち最も前記一方の画素の前記複数本の第２ライン電極側に位置する第１端部電極とが隣接している、
請求項５に記載の液晶表示パネル。
【請求項７】
前記第１端部電極と前記第２端部電極との間の間隔は、前記複数本の第１ライン電極のピッチ及び前記複数本の第２ライン電極のピッチよりも大きい、
請求項６に記載の液晶表示パネル。
【請求項８】
前記第１端部電極と前記第２端部電極との間の間隔と、前記複数本の第１ライン電極のピッチと、前記複数本の第２ライン電極のピッチとが同じである、
請求項６に記載の液晶表示パネル。
【請求項９】
前記一方の画素における前記複数本の第２ライン電極の延在方向である前記第２方向と、前記他方の画素における前記複数本の第１ライン電極の延在方向である前記第１方向とが同じ方向である、
請求項５〜８のいずれか１項に記載の液晶表示パネル。
【請求項１０】
前記複数の第１信号線と直交する方向に延在する複数の第２信号線を備え、
隣り合う２つの前記画素のうちの一方の画素の前記トランジスタと他方の画素の前記トランジスタとが、異なる前記第２信号線に重なるように設けられている、
請求項１〜９のいずれか１項に記載の液晶表示パネル。
【請求項１１】
前記第１信号線は、前記トランジスタのソースドレイン電極に接続された映像信号線である、
請求項１〜１０のいずれか１項に記載の液晶表示パネル。
【請求項１２】
前記第１信号線は、前記トランジスタのゲート電極に接続された走査線である、
請求項１〜１０のいずれか１項に記載の液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、液晶表示パネルに関する。
【背景技術】
【０００２】
広視野角特性を有する横電界方式の液晶表示パネルが知られている。横電界方式の液晶表示パネルの液晶駆動方式としては、例えば、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式及びＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）方式がある。横電界方式の液晶表示パネルは、例えば、各画素に櫛歯状に形成された画素電極と櫛歯状に形成された共通電極（コモン電極）とを備える。
【０００３】
さらに、色視野角特性を改善するためにマルチドメイン方式を採用した横電界方式の液晶表示パネルが提案されている。マルチドメイン方式を採用した横電界方式の液晶表示パネルには、１つの画素内に複数のドメインを含む画素内マルチドメイン（１画素マルチドメイン）タイプの液晶表示パネルと、２つの画素の各々に１つのドメインを有する画素ごとマルチドメイン（２画素マルチドメイン）タイプの液晶表示パネルとが知られている。
【０００４】
例えば、特許文献１には、画素内マルチドメインタイプの横電界方式の液晶表示パネルが開示されている。また、特許文献２には、画素ごとマルチドメインタイプの横電界方式の液晶表示パネルが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−１４８８２６号公報
【特許文献２】特開平９−１０５９０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
画素内マルチドメインタイプの横電界方式の液晶表示パネルでは、良好な色視野角特性と広視野角特性とを実現することができるが、開口率が低下する。
【０００７】
一方、画素ごとマルチドメインタイプの横電界方式の液晶表示パネルでは、良好な色視野角特性を実現できる画素内マルチドメインタイプの横電界方式の液晶表示パネルと比べて開口率の低下を抑制できるものの、視野角特性が悪くなる。
【０００８】
本開示は、このような課題を解決するためになされたものであり、画素内マルチドメインを採用した場合であっても開口率の低下を抑制することができる液晶表示パネルを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本開示に係る液晶表示パネルの一態様は、行列状に配列された複数の画素を有する液晶表示パネルであって、行方向又は列方向に延在する複数の第１信号線と、前記複数の画素の各々に設けられたトランジスタと、前記複数の画素の各々に設けられ、当該画素に対応する前記トランジスタを介して当該画素に対応する前記第１信号線に接続された画素電極とを備え、前記複数の画素の各々において、前記画素電極は、当該画素に対応する前記第１信号線を挟んで分けられた第１画素電極及び第２画素電極と、当該第１信号線を跨いで前記第１画素電極及び前記第２画素電極を接続するブリッジ電極とを有し、前記第１画素電極は、第１方向にストライプ状に延在する複数本の第１ライン電極を有し、前記第２画素電極は、前記第１方向とは異なる第２方向にストライプ状に延在する複数本の第２ライン電極を有する。
【発明の効果】
【００１０】
本開示によれば、画素内マルチドメインタイプの液晶表示パネルであっても、開口率の低下を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る液晶表示装置の概略構成を模式的に示す図である。
【図２】実施の形態１に係る液晶表示パネルの画素回路を示す図である。
【図３】実施の形態１に係る液晶表示パネルの画素のレイアウトを示す平面図である。
【図４】実施の形態１に係る液晶表示パネルの画素の部分拡大図である。
【図５】実施の形態１に係る液晶表示パネルの他の画素の一例を示す部分拡大図である。
【図６】実施の形態１に係る液晶表示パネルの断面図である。
【図７】比較例１の液晶表示パネルの画素のレイアウトを示す図である。
【図８】比較例２の液晶表示パネルの画素のレイアウトを示す図である。
【図９】実施の形態１の変形例に係る液晶表示パネルの画素のレイアウトを示す平面図である。
【図１０】実施の形態２に係る液晶表示パネルの画素のレイアウトを示す平面図である。
【図１１】実施の形態２に係る液晶表示パネルの画素の部分拡大図である。
【図１２】実施の形態２に係る液晶表示パネルの他の画素の一例を示す部分拡大図である。
【図１３】比較例３の液晶表示パネルの画素のレイアウトを示す図である。
【図１４】比較例４の液晶表示パネルの画素のレイアウトを示す図である。
【図１５】実施の形態２の変形例に係る液晶表示パネルの画素のレイアウトを示す平面図である。
【図１６】実施の形態３に係る液晶表示パネルの画素のレイアウトを示す平面図である。
【図１７】実施の形態３の変形例に係る液晶表示パネルの画素のレイアウトを示す平面図である。
【発明を実施するための形態】
【００１２】
以下、本開示の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１３】
各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
【００１４】
（実施の形態１）
まず、液晶表示パネル２を用いた実施の形態１に係る液晶表示装置１の概略構成について、図１及び図２を用いて説明する。図１は、実施の形態１に係る液晶表示装置１の概略構成を模式的に示す図である。図２は、実施の形態１に係る液晶表示パネル２の画素回路を示す図である。
【００１５】
液晶表示装置１は、画像表示装置の一例であって、静止画像又は動画像の画像（映像）を表示する。図１に示すように、液晶表示装置１は、液晶表示パネル２と、バックライト３と、画像処理部４とを備える。
【００１６】
液晶表示パネル２は、バックライト３の光出射側に配置される。液晶表示パネル２は、画像が表示される画像表示領域（アクティブ領域）２ａを有する。液晶表示パネル２の液晶駆動方式は、例えばＩＰＳ又はＦＦＳ等の横電界方式である。また、液晶表示パネル２は、例えば、ノーマリーブラック方式により電圧の制御が行われるが、電圧制御の方式は、ノーマリーブラック方式に限らない。
【００１７】
図１及び図２に示すように、液晶表示パネル２は、行列状（マトリクス状）に配列された複数の画素ＰＸを有する。画像表示領域２ａは、複数の画素ＰＸによって構成されている。
【００１８】
図２に示すように、液晶表示パネル２は、複数の画素ＰＸの各々に設けられた画素電極１０及びトランジスタ２０と、画素電極１０に対向する共通電極３０とを有する。また、液晶表示パネル２は、列方向に延在する複数の第１信号線である映像信号線（データ線）４０と、列方向に直交する行方向に延在する複数の第２信号線である走査線（ゲート線）５０とを有する。
【００１９】
複数の画素ＰＸの各々において、画素電極１０は、当該画素ＰＸに対応するトランジスタ２０を介して当該画素ＰＸに対応する映像信号線４０及び走査線５０と接続されている。
【００２０】
本実施の形態における液晶表示パネル２は、画素内マルチドメインタイプであり、１つの画素ＰＸ内に複数のドメインを有する。具体的には、複数の画素ＰＸの各々は、画素ＰＸに対応する映像信号線４０を挟んで行方向に分けられた第１ドメインＤ１及び第２ドメインＤ２を有する。つまり、各画素ＰＸは、映像信号線４０を境界にして第１ドメインＤ１と第２ドメインＤ２とに区分けされている。
【００２１】
そして、画素電極１０は、第１ドメインＤ１に設けられた第１画素電極１１と、第２ドメインＤ２に設けられた第２画素電極１２とを有する。つまり、画素電極１０は、映像信号線４０を境界にして第１画素電極１１と第２画素電極１２とに区分けされている。映像信号線４０を挟んで行方向に分けられた第１画素電極１１及び第２画素電極１２は、ブリッジ電極１３によって接続されている。
【００２２】
各画素ＰＸのトランジスタ２０は、走査線５０が延在する方向に沿って配列されている。具体的には、各トランジスタ２０は、平面視において、走査線５０と重なる位置に設けられている。
【００２３】
トランジスタ２０は、薄膜トランジスタであり、ゲート電極２０Ｇ、ソース電極２０Ｓ及びドレイン電極２０Ｄを有する。なお、本明細書において、ソース電極２０Ｓ及びドレイン電極２０Ｄは、まとめてソースドレイン電極と記載することもあり、ソースドレイン電極とは、ソース電極２０Ｓ及びドレイン電極２０Ｄの少なくとも一方のこと、ソース電極２０Ｓ及びドレイン電極２０Ｄのいずれかのみのこと、あるいは、ソース電極２０Ｓ及びドレイン電極２０Ｄの両方のことを意味する。本実施の形態において、トランジスタ２０は、各画素ＰＸに１つ設けられている。
【００２４】
共通電極３０は、画素電極１０と同様に複数の画素ＰＸの各々に設けられていてもよいが、複数の画素ＰＸにわたって設けられていてもよい。本実施の形態において、共通電極３０は、画像表示領域２ａの全ての画素ＰＸにわたって設けられている。例えば、共通電極３０は、全ての画素ＰＸに共通する１つの平面状の電極であり、画像表示領域２ａの全体に形成されている。
【００２５】
複数の映像信号線４０の各々は、列方向に配列された複数の画素ＰＸの各々の複数のトランジスタ２０のソースドレイン電極と接続されている。本実施の形態において、各映像信号線４０は、各トランジスタ２０のソース電極２０Ｓ及びドレイン電極２０Ｄのうちドレイン電極２０Ｄに接続されている。つまり、本実施の形態において、映像信号線４０は、ドレイン線である。
【００２６】
複数の走査線５０の各々は、行方向に配列された複数の画素ＰＸの各々の複数のトランジスタ２０と接続されている。具体的には、各走査線５０は、各トランジスタ２０のゲート電極２０Ｇと接続されている。
【００２７】
図１に示すように、液晶表示パネル２は、入力された映像信号に応じた画像を表示するために、液晶表示パネル駆動回路として、ソースドライバ５及びゲートドライバ６を有する。ソースドライバ５及びゲートドライバ６は、例えばドライバＩＣ（ＩＣパッケージ）であり、ＦＦＣ（Ｆｌｅｘｉｂｌｅ  Ｆｌａｔ  Ｃａｂｌｅ）又はＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）等のフレキシブル配線基板に実装されている。例えば、ＣＯＦ（Ｃｈｉｐ  ｏｎ  Ｆｉｌｍ）によりソースドライバ５及びゲートドライバ６が実装されたフレキシブル配線基板が異方性導電性フィルム（ＡＣＦ；Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）を用いた熱圧着によって液晶表示パネル２の電極端子と接続されている。
【００２８】
図２に示すように、ソースドライバ５は、液晶表示パネル２の映像信号線４０に接続されている。ソースドライバ５は、ゲートドライバ６による走査線５０の選択に合わせて、画像処理部４から入力される映像信号に応じた電圧（データ電圧）を映像信号線４０に供給する。
【００２９】
ゲートドライバ６は、走査線５０に接続されている。ゲートドライバ６は、画像処理部４から入力されるタイミング信号に応じて映像信号を書き込む画素ＰＸを選択し、選択した画素ＰＸのトランジスタ２０をオンする電圧（ゲートオン電圧）を走査線５０に供給する。これにより、選択された画素ＰＸの画素電極１０には、トランジスタ２０を介してデータ電圧が供給される。なお、共通電極３０には、コモンドライバ（図示せず）から共通電圧が供給される。
【００３０】
このように、ゲートドライバ６からゲートオン電圧が走査線５０に供給されると、選択された画素ＰＸのトランジスタ２０がオンし、このトランジスタ２０に接続された映像信号線４０からデータ電圧が画素電極１０に供給される。そして、画素電極１０に供給されたデータ電圧と共通電極３０に供給された共通電圧との差により液晶層に電界が生じる。この電界により各画素ＰＸにおける液晶層の液晶分子の配向状態が変化し、液晶表示パネル２を通過するバックライト３の光の透過率が画素ＰＸごとに制御される。これにより、液晶表示パネル２の画像表示領域２ａに所望の画像が表示される。
【００３１】
バックライト３は、図１に示すように、液晶表示パネル２の背面側に配置されており、液晶表示パネル２に向けて光を照射する。本実施の形態において、バックライト３は、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を光源とするＬＥＤバックライトであるが、これに限るものではない。また、バックライト３は、液晶表示パネル２に対面するようにＬＥＤが基板上に二次元状に配列された直下型のＬＥＤバックライトであるが、エッジ型であってもよい。バックライト３は、平面状の均一な散乱光（拡散光）を照射する面発光ユニットである。なお、バックライト３は、光源からの光を拡散させるために拡散板（拡散シート）等の光学部材を有していてもよい。
【００３２】
画像処理部４は、ＣＰＵ等の演算処理回路と、ＲＯＭやＲＡＭ等のメモリとを備える制御装置である。画像処理部４には、液晶表示パネル２に表示するための映像データが入力される。画像処理部４は、ＣＰＵがメモリに格納されたプログラムを読み出して実行することにより各種の処理を実行する。具体的には、画像処理部４は、外部のシステム（図示せず）から入力された映像データに対して色調整等の各種の画像信号処理を行って各画素ＰＸの階調値を示す映像信号と各画素ＰＸに映像信号を書き込むタイミングを示すタイミング信号とを生成し、映像信号をソースドライバ５に出力するとともにタイミング信号をゲートドライバ６に出力する。
【００３３】
次に、実施の形態１に係る液晶表示パネル２の具体的な構造について説明する。まず、液晶表示パネル２の画素ＰＸのレイアウトについて、図２を参照しつつ、図３及び図４を用いて説明する。図３は、実施の形態１に係る液晶表示パネル２の画素ＰＸのレイアウトを示す平面図である。図４は、同液晶表示パネル２の部分拡大図であり、図３の破線で囲まれる領域Ａの拡大図を示している。なお、図３において、１つの画素ＰＸは、破線の台形で囲まれる領域で示されている。また、液晶表示パネル２がカラー画像を表示する場合、複数の画素ＰＸの各々は、赤色画素、緑色画素及び青色画素のいずれかである。一例として、赤色画素、緑色画素及び青色画素は、これら３つ一組で行方向に沿って繰り返して配列されている。
【００３４】
図３に示すように、列方向に延在する複数の映像信号線４０は、各々が直線状であり、互いに平行となるように形成されている。本実施の形態において、複数の映像信号線４０は、互いに同じ幅である。
【００３５】
また、行方向に延在する複数の走査線５０は、各々が直線状であり、互いに平行となるように形成されている。本実施の形態において、複数の走査線５０は、互いに同じ幅である。なお、１本の走査線５０の幅は、１本の映像信号線４０の幅よりも太い。
【００３６】
映像信号線４０と走査線５０とは、ブラックマトリクスＢＭによって覆われている。つまり、映像信号線４０及び走査線５０の上方は、非開口部となっている。
【００３７】
上記のように、複数の画素ＰＸの各々は、映像信号線４０を挟んで行方向に分けられた第１ドメインＤ１と第２ドメインＤ２とを有する。したがって、第１ドメインＤ１と第２ドメインＤ２との境界（ドメイン境界）は、映像信号線４０を覆うブラックマトリクスＢＭ（非開口部）と重なっている。
【００３８】
図３に示すように、複数の画素ＰＸの各々において、画素電極１０は、当該画素ＰＸに対応する１本の映像信号線４０を挟んで行方向に分けられた第１画素電極１１及び第２画素電極１２と、この映像信号線４０を跨いで第１画素電極１１及び第２画素電極１２を接続するブリッジ電極１３とを有する。
【００３９】
各画素ＰＸにおいて、第１画素電極１１は、第１ドメインＤ１に設けられており、第２画素電極１２は、第２ドメインＤ２に設けられている。そして、第１ドメインＤ１に設けられた第１画素電極１１と第２ドメインＤ２に設けられた第２画素電極１２とは、映像信号線４０を跨ぐブリッジ電極１３によって連結されている。つまり、映像信号線４０とブリッジ電極１３とは立体交差している。
【００４０】
本実施の形態において、第１画素電極１１と第２画素電極１２とは、２本のブリッジ電極１３によって連結されているが、これに限らない。例えば、第１画素電極１１と第２画素電極１２とは、１本のブリッジ電極１３によって連結されていてもよいし、３本以上の複数本のブリッジ電極１３によって連結されていてもよい。
【００４１】
第１画素電極１１及び第２画素電極１２の各々には複数のスリットが形成されており、第１画素電極１１は、第１方向にストライプ状に延在する複数本の第１ライン電極１１Ｌを有し、第２画素電極１２は、第１方向とは異なる第２方向にストライプ状に延在する複数本の第２ライン電極１２Ｌを有する。
【００４２】
つまり、複数本の第１ライン電極１１Ｌは、各々が短冊状であり、第１方向に延在する複数本のスリットが第１画素電極１１に形成されることで、ストライプ状に形成されている。同様に、複数本の第２ライン電極１２Ｌは、各々が短冊状であり、第２方向に延在する複数本のスリットが第２画素電極１２に形成されることで、ストライプ状に形成されている。
【００４３】
また、各画素ＰＸ内において、第１ライン電極１１Ｌの延在方向である第１方向と、第２ライン電極１２Ｌの延在方向である第２方向とは、平行な関係ではなく、交差する関係になっている。本実施の形態において、第１ライン電極１１Ｌの延在方向である第１方向と、第２ライン電極１２Ｌの延在方向である第２方向とは、行方向及び列方向に対して傾斜している。
【００４４】
本実施の形態において、複数本の第１ライン電極１１Ｌの延在方向である第１方向と、複数本の第２ライン電極１２Ｌの延在方向である第２方向とは、各画素ＰＸにおいて、当該画素ＰＸに対応する１本の映像信号線４０を基準にして線対称となる関係にある。つまり、第１方向と列方向とのなす角のうち９０度よりも小さい方の角度をθとすると、第２方向と列方向とのなす角のうち９０度よりも小さい方の角度もθとなる。
【００４５】
複数本の第１ライン電極１１Ｌには、長手方向の両端部が一対の第１連結電極１１Ｃによってラダー状に連結された第１ラダー電極部１１Ｌ１と、長手方向の両端部の一方が第１連結電極１１Ｃによって連結されずに開放端となった第１フィンガー電極部１１Ｌ２とが含まれている。一対の第１連結電極１１Ｃは、走査線５０の近傍において行方向に沿って延在している。
【００４６】
具体的には、第１ラダー電極部１１Ｌ１は、長手方向の一方の端部同士が一方側の第１連結電極１１Ｃによって連結されているとともに、長手方向の他方の端部同士が他方側の第１連結電極１１Ｃによって連結されている。
【００４７】
一方、第１フィンガー電極部１１Ｌ２は、長手方向の一方の端部同士が一方側の第１連結電極１１Ｃによって連結されているが、長手方向の他方の端部が他方側の第１連結電極１１Ｃによって連結されていない。
【００４８】
本実施の形態では、第１ラダー電極部１１Ｌ１及び第１フィンガー電極部１１Ｌ２のうち複数本の第１ライン電極１１Ｌには第１ラダー電極部１１Ｌ１の方が多く含まれている。第１フィンガー電極部１１Ｌ２は、複数本の第１ライン電極１１Ｌのうち映像信号線４０側に位置する第１ライン電極１１Ｌである。つまり、第１フィンガー電極部１１Ｌ２は、複数本の第１ライン電極１１Ｌのうち、一方側の第１連結電極１１Ｃから他方側の第１連結電極１１Ｃに向かって延在させたときに映像信号線４０を超えることになる第１ライン電極１１Ｌである。
【００４９】
同様に、複数本の第２ライン電極１２Ｌには、長手方向の両端部が一対の第２連結電極１２Ｃによってラダー状に連結された第２ラダー電極部１２Ｌ１と、長手方向の両端部の一方が第２連結電極１２Ｃによって連結されずに開放端となった第２フィンガー電極部１２Ｌ２とが含まれている。一対の第２連結電極１２Ｃは、走査線５０の近傍において行方向に沿って延在している。
【００５０】
具体的には、第２ラダー電極部１２Ｌ１は、長手方向の一方の端部同士が一方側の第２連結電極１２Ｃによって連結されているとともに、長手方向の他方の端部同士が他方側の第２連結電極１２Ｃによって連結されている。
【００５１】
一方、第２フィンガー電極部１２Ｌ２は、長手方向の一方の端部が一方側の第２連結電極１２Ｃによって連結されているが、長手方向の他方の端部が他方側の第２連結電極１２Ｃによって連結されていない。
【００５２】
本実施の形態では、第２ラダー電極部１２Ｌ１及び第２フィンガー電極部１２Ｌ２のうち複数本の第２ライン電極１２Ｌには第２ラダー電極部１２Ｌ１の方が多く含まれている。第２フィンガー電極部１２Ｌ２は、複数本の第２ライン電極１２Ｌのうち映像信号線４０側に位置する第２ライン電極１２Ｌである。つまり、第２フィンガー電極部１２Ｌ２は、複数本の第２ライン電極１２Ｌのうち、一方側の第２連結電極１２Ｃから他方側の第２連結電極１２Ｃに向かって延在させたときに映像信号線４０を超えることになる第２ライン電極１２Ｌである。
【００５３】
そして、平面視した場合、複数の画素ＰＸの各々において、複数本の第１ライン電極１１Ｌのうちの少なくとも１つの第１ライン電極１１Ｌの先端部及び複数本の第２ライン電極１２Ｌのうちの少なくとも１つの第２ライン電極１２Ｌの先端部は、当該画素ＰＸに対応する映像信号線４０に重なっている。
【００５４】
具体的には、図３及び図４に示すように、複数本の第１ライン電極１１Ｌのうち第１フィンガー電極部１１Ｌ２の先端部が、第１画素電極１１と第２画素電極１２との境界に位置する映像信号線４０と重なっている。つまり、第１フィンガー電極部１１Ｌ２の先端部は、第１ドメインＤ１と第２ドメインＤ２との境界（ドメイン境界）に位置しており、映像信号線４０を覆うブラックマトリクスＢＭ（非開口部）に重なっている。
【００５５】
同様に、複数本の第２ライン電極１２Ｌのうち第２フィンガー電極部１２Ｌ２の先端部が、第１画素電極１１と第２画素電極１２との境界に位置する映像信号線４０と重なっている。つまり、第２フィンガー電極部１２Ｌ２の先端部は、第１ドメインＤ１と第２ドメインＤ２との境界（ドメイン境界）に位置しており、映像信号線４０を覆うブラックマトリクスＢＭ（非開口部）に重なっている。
【００５６】
この場合、本実施の形態では、図４に示すように、映像信号線４０と重なる位置において、各画素ＰＸの第１画素電極１１の第１ライン電極１１Ｌと第２画素電極１２の第２ライン電極１２Ｌとが接続されていないが、これに限らない。例えば、図５に示すように、映像信号線４０と重なる位置において、各画素ＰＸの第１画素電極１１の第１ライン電極１１Ｌと第２画素電極１２の第２ライン電極１２Ｌとが接続されていてもよい。例えば、第１画素電極１１の第１フィンガー電極部１１Ｌ２と第２画素電極１２の第２フィンガー電極部１２Ｌ２とが接続されていてもよい。
【００５７】
また、図３に示すように、本実施の形態において、各画素ＰＸにおいて、第１画素電極１１における全ての第１ライン電極１１Ｌは、互いに同一の幅で直線状に形成されているとともに、互いに平行である。なお、第１画素電極１１において、隣り合う２本の第１ライン電極１１Ｌの間隔（スリット幅）は一定である。つまり、全ての第１ライン電極１１Ｌのピッチは、同じである。
【００５８】
同様に、各画素ＰＸにおいて、第２画素電極１２における全ての第２ライン電極１２Ｌは、互いに同一の幅で直線状に形成されているとともに、互いに平行である。なお、第２画素電極１２において、隣り合う２本の第２ライン電極１２Ｌの間隔（スリット幅）は一定である。つまり、全ての第２ライン電極１２Ｌのピッチは、同じである。
【００５９】
また、各画素ＰＸにおいて、第１画素電極１１における第１ライン電極１１Ｌと第２画素電極１２における第２ライン電極１２Ｌとは、互いに同一の幅であり、また、第１ライン電極１１Ｌのピッチと第２ライン電極１２Ｌのピッチとは、同一ピッチである。
【００６０】
図３に示すように、行方向に隣り合う２つの画素ＰＸのうちの一方の画素ＰＸ（図３の右側の画素）を第１画素ＰＸ１とし、行方向に隣り合う２つの画素ＰＸのうちの他方の画素ＰＸ（図３の左側の画素）を第２画素ＰＸ２とすると、隣り合う２つの映像信号線４０の間に、第１画素ＰＸ１の第２画素電極１２と第２画素ＰＸ２の第１画素電極１１とが設けられている。つまり、隣り合う２つの映像信号線４０の間に、第１画素ＰＸ１の複数本の第２ライン電極１２Ｌと第２画素ＰＸ２の複数本の第１ライン電極１１Ｌとが設けられている。
【００６１】
この場合、第１画素ＰＸ１における複数本の第２ライン電極１２Ｌのうち最も第２画素ＰＸ２の第１ライン電極１１Ｌ側に位置する第２端部電極１２Ｌａと、第２画素ＰＸ２における複数本の第１ライン電極１１Ｌのうち最も第１画素ＰＸ１の第２ライン電極１２Ｌ側に位置する第１端部電極１１Ｌａとが隣接している。
【００６２】
本実施の形態では、行方向に隣り合う第１画素ＰＸ１と第２画素ＰＸ２とにおいて、第１画素ＰＸ１における複数本の第２ライン電極１２Ｌの延在方向である第２方向と、第２画素ＰＸ２における複数本の第１ライン電極１１Ｌの延在方向である第１方向とが同じ方向になっている。つまり、行方向に隣り合う第１画素ＰＸ１と第２画素ＰＸ２とにおいて、第１画素ＰＸ１における複数本の第２ライン電極１２Ｌと、第２画素ＰＸ２における複数本の第１ライン電極１１Ｌとが、平行になっている。したがって、隣り合う２つの映像信号線４０の間に存在する複数本の第１ライン電極１１Ｌと複数本の第２ライン電極１２Ｌとは、異なる画素ＰＸの画素電極でありながら、同じ方向に延在する連続した画素電極として形成されている。
【００６３】
なお、行方向に隣り合う２つの第１画素ＰＸ１及び第２画素ＰＸ２において、第１画素ＰＸ１における複数本の第１ライン電極１１Ｌの延在方向である第１方向と、第２画素ＰＸ２における複数本の第２ライン電極１２Ｌの延在方向である第２方向とも同じ方向になっている。
【００６４】
次に、液晶表示パネル２の断面構造について、図２及び図３を参照しつつ、図６を用いて説明する。図６は、図３のＶＩ−ＶＩ線における液晶表示パネル２の断面図である。
【００６５】
図６に示すように、液晶表示パネル２は、第１基板１００と、第１基板１００に対向する第２基板２００と、第１基板１００と第２基板２００との間に配置された液晶層３００とを備えている。図示しないが、液晶層３００は、枠状の封止部材によって第１基板１００と第２基板２００との間に封止されている。
【００６６】
第１基板１００は、トランジスタ２０としてＴＦＴを有するＴＦＴ基板である。具体的には、第１基板１００は、複数のトランジスタ２０がマトリクス状に配列されたアクティブマトリクス基板である。また、第１基板１００には、トランジスタ２０だけではなく、映像信号線４０及び走査線５０等の各種配線、これらの配線間を絶縁する層間絶縁膜、画素電極１０、共通電極３０及び配向膜６０等が設けられている。これらは、第１透明基材１１０に形成される。第１透明基材１１０は、例えば、ガラス基板等の透明基板である。
【００６７】
第１透明基材１１０に形成されたトランジスタ２０は、ゲート電極２０Ｇと、ソース電極２０Ｓと、ドレイン電極２０Ｄと、チャネル層となる半導体層２０ＳＣとによって構成されている。本実施の形態において、トランジスタ２０は、ボトムゲート構造のＴＦＴであり、第１透明基材１１０の上に形成されたゲート電極２０Ｇと、ゲート電極２０Ｇの上に形成されたゲート絶縁膜である第１絶縁膜１２１と、第１絶縁膜１２１を介してゲート電極２０Ｇの上方に形成された半導体層２０ＳＣとを備える。ソース電極２０Ｓ及びドレイン電極２０Ｄは、半導体層２０ＳＣの上に形成されている。
【００６８】
ゲート電極２０Ｇは、例えば、モリブデン膜と銅膜との２層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる１層の金属膜によって構成されていてもよい。第１絶縁膜１２１は、例えば、酸化シリコン膜と窒化シリコン膜との２層構造の絶縁膜によって構成されていてもよいし、酸化シリコン膜又は窒化シリコン膜の１層の絶縁膜によって構成されていてもよい。半導体層２０ＳＣは、例えば、ｉ−アモルファスシリコン膜とｎ−アモルファスシリコン膜との２層構造からなる半導体膜によって構成されていてもよいし、１層の半導体膜によって構成されていてもよい。ソース電極２０Ｓ及びドレイン電極２０Ｄは、例えば、モリブデン膜と銅膜との２層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる１層の金属膜によって構成されていてもよい。
【００６９】
なお、ゲート電極２０Ｇ、ソース電極２０Ｓ、ドレイン電極２０Ｄ、半導体層２０ＳＣ及び第１絶縁膜１２１の材料は、これらに限定されるものではない。例えば、半導体層２０ＳＣの材料としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体等を用いてもよい。
【００７０】
図６に示すように、第１基板１００には、映像信号線４０及び走査線５０が形成されている。映像信号線４０は、ソース電極２０Ｓ及びドレイン電極２０Ｄと同じメタル層に形成されている。つまり、映像信号線４０とソース電極２０Ｓ及びドレイン電極２０Ｄとは、同じ金属膜をパターニングすることによって形成される。一方、走査線５０は、ゲート電極２０Ｇと同じメタル層に形成されている。つまり、走査線５０とゲート電極２０Ｇとは、同じ金属膜をパターニングすることによって形成される。
【００７１】
図６に示すように、本実施の形態において、トランジスタ２０のソース電極２０Ｓは、コンタクトホールを介して画素電極１０に接続されている。具体的には、ソース電極２０Ｓは、画素電極１０の第１画素電極１１に接続されている。なお、トランジスタ２０のドレイン電極２０Ｄは、映像信号線４０に接続されている。
【００７２】
第１透明基材１１０の上には、トランジスタ２０、映像信号線４０及び走査線５０を覆うように、第２絶縁膜１２２が形成されている。第２絶縁膜１２２は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。無機絶縁膜である第２絶縁膜１２２は、例えばＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法によって成膜することができる。
【００７３】
さらに、第２絶縁膜１２２を覆うように第３絶縁膜１２３が形成されている。本実施の形態において、第３絶縁膜１２３の厚さは、第２絶縁膜１２２の厚さよりも厚い。具体的には、第３絶縁膜１２３の厚さは、第２絶縁膜１２２の厚さの４倍以上であり、一例として、３０００ｎｍである。これにより、映像信号線４０及び走査線５０等の配線と共通電極３０との間の厚み方向の距離を大きくすることができるので、映像信号線４０及び走査線５０等の配線と共通電極３０とで形成される寄生容量を軽減することができる。しかも、第３絶縁膜１２３を厚くすることで、トランジスタ２０、映像信号線４０及び走査線５０を形成することで生じるＴＦＴ層の凹凸差を軽減してＴＦＴ層を平坦化することもできる。これにより、表面が平坦化された第３絶縁膜１２３を形成することができるので、第３絶縁膜１２３の直上の共通電極３０を平坦な平面状に形成することができる。
【００７４】
本実施の形態において、第３絶縁膜１２３は、炭素を含む有機材料からなる有機絶縁膜によって構成されている。有機絶縁膜である第３絶縁膜１２３は、例えば液状の有機材料を塗布して硬化することによって形成することができる。これにより、第３絶縁膜１２３を容易に厚膜化することができるので、全ての画素ＰＸにわたって第３絶縁膜１２３の表面を容易に平坦にすることができる。つまり、第３絶縁膜１２３は、平坦化層として機能している。
【００７５】
また、第１基板１００には、画素電極１０及び共通電極３０が形成されている。具体的には、画素電極１０及び共通電極３０は、第４絶縁膜１２４を介して対向して積層されている。
【００７６】
本実施の形態において、共通電極３０は、第３絶縁膜１２３の上に形成されている。そして、共通電極３０を覆うように第４絶縁膜１２４が形成され、第４絶縁膜１２４の上に画素電極１０が形成されている。具体的には、第４絶縁膜１２４の上には、画素電極１０として、第１画素電極１１及び第２画素電極１２が所定形状で形成される。このとき、第１画素電極１１及び第２画素電極１２とともにとブリッジ電極１３も形成される。つまり、第１画素電極１１、第２画素電極１２及びブリッジ電極１３は、同層に形成されており、同じ導電膜をパターニングすることによって形成される。
【００７７】
画素電極１０及び共通電極３０は、例えば、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明金属酸化物によって構成された透明電極である。また、第４絶縁膜１２４は、例えば、窒化シリコン膜等の無機絶縁膜によって構成されている。無機絶縁膜である第４絶縁膜１２４は、例えばＣＶＤ法によって成膜することができる。
【００７８】
上述のように、共通電極３０は、全ての画素ＰＸにわたって形成された平面状のべた電極である。これにより、映像信号線４０及び走査線５０等の配線が共通電極３０によって覆われるので、映像信号線４０及び走査線５０等の配線で発生する電界を共通電極３０によって遮蔽することができる。つまり、ＴＦＴ層で発生する電界を共通電極３０によってシールドすることができる。したがって、共通電極３０の上に形成される画素電極１０の形状及び大きさの設計の自由度が向上するので、画素ＰＸの光透過率及び開口率を容易に向上させることができる。
【００７９】
なお、共通電極３０は薄膜平面状のべた電極であるが、図３及び図４に示すように、共通電極３０における走査線５０の上には、トランジスタ２０のソース電極２０Ｓと画素電極１０とを接続するために開口部３０ａが形成されている。したがって、共通電極３０の開口部３０ａには、第２絶縁膜１２２、第３絶縁膜１２３及び第４絶縁膜１２４の３層構造の絶縁層を貫通するコンタクトホールが設けられており、各画素ＰＸにおいて、トランジスタ２０のソース電極２０Ｓと画素電極１０とはこのコンタクトホールを介して接続されている。
【００８０】
画素電極１０の上には配向膜６０が形成されている。配向膜６０は、画素電極１０を覆うように第４絶縁膜１２４の全面にわたって形成されている。配向膜６０は、液晶層３００に接しており、液晶層３００の液晶分子の初期配向角度を制御する。本実施の形態では、液晶分子の初期配向角度を一定方向に揃えるために、配向膜６０にはラビング処理が施されている。
【００８１】
なお、図示しないが、共通電極３０に接するように、銅等の低抵抗材料からなる複数のコモン線を設けてもよい。例えば、コモン線は、共通電極３０の直上に形成される。この場合、銅線からなるコモン線は、遮光性を有するので、ブラックマトリクスＢＭで覆われる映像信号線４０又は走査線５０と重なるように形成するとよい。
【００８２】
次に、第２基板２００について説明する。第２基板２００は、第１基板１００に対向する対向基板である。第２基板２００は、第２透明基材２１０と、第２透明基材２１０に形成されたブラックマトリクスＢＭとを有する。第２透明基材２１０は、第１透明基材１１０と同様に、例えば、ガラス基板等の透明基板である。
【００８３】
ブラックマトリクスＢＭは、黒色層の遮光層であり、例えばカーボンブラックによって構成されている。ブラックマトリクスＢＭは、第２透明基材２１０の液晶層３００側の面に形成される。本実施の形態にいて、ブラックマトリクスＢＭは、映像信号線４０及び走査線５０を覆うように格子状に形成されている。ブラックマトリクスＢＭの幅は、映像信号線４０及び走査線５０の幅よりも大きくなっている。
【００８４】
なお、液晶表示パネル２がカラー画像を表示する場合、第２基板２００は、カラーフィルタを有するカラーフィルタ基板（ＣＦ基板）となる。この場合、複数の画素ＰＸは、赤色画素、緑色画素及び青色画素よって構成されており、赤色画素、緑色画素及び青色画素の各々に対応して、赤色カラーフィルタ、青色カラーフィルタ及び緑色カラーフィルタが形成される。カラーフィルタは、ブラックマトリクスＢＭの間の領域（つまりブラックマトリクスＢＭの開口部）に形成される。一方、液晶表示パネル２がモノクロ画像を表示する場合は、第２基板２００にはカラーフィルタが形成されない。
【００８５】
また、第２基板２００は、複数のスペーサ２２０を有する。スペーサ２２０は、第１基板１００に向かって突出するように第２透明基材２１０に形成されている。スペーサ２２０は、第１基板１００と第２基板２００との間隔（セルギャップ）を一定に維持するための柱状部材である。つまり、スペーサ２２０によって、液晶層３００の厚みを一定に維持することができる。一例として、スペーサ２２０は、円柱台形状である。また、スペーサ２２０は、アクリル樹脂等の樹脂材料によって構成されており、弾性変形することができる。スペーサ２２０は、例えばフォトリソグラフィー等によってパターン形成することができる。
【００８６】
このように構成される液晶表示パネル２には、一対の偏光板（不図示）が貼り合わされている。例えば、一対の偏光板の一方が第１基板１００の外面に形成され、一対の偏光板の他方が第２基板２００の外面に形成される。一対の偏光板は、偏光方向が互いに直交するように配置されている。また、一対の偏光板には、位相差板が貼り合わされていてもよい。
【００８７】
なお、液晶表示装置１において、液晶表示パネル２は、例えば、第１基板１００がバックライト３側に位置し、第２基板２００が観察者側に位置するようにして配置されるが、逆であってもよい。
【００８８】
次に、実施の形態に係る液晶表示パネル２の効果等について、図７及び図８を用いて本開示に至った経緯も含めて説明する。図７は、比較例１の液晶表示パネル２Ｘの画素のレイアウトを示す図である。図８は、比較例２の液晶表示パネル２Ｙの画素のレイアウトを示す図である。
【００８９】
図７に示される比較例１の液晶表示パネル２Ｘは、画素内マルチドメインタイプの横電界方式の液晶表示パネルである。
【００９０】
図７に示すように、画素内マルチドメインタイプの横電界方式の液晶表示パネル２Ｘでは、１画素内において、画素電極１０Ｘを「く」の字状に形成する等して画素電極１０Ｘの一部に屈曲部を形成している。このため、図７に示される画素内マルチドメインタイプの横電界方式の液晶表示パネル２Ｘでは、良好な色視野角特性と広視野角特性とを実現することができるが、画素電極１０Ｘの屈曲部において液晶分子が回転しにくくなるため、屈曲部が形成されていない複数本の直線状の画素電極を有する横電界方式の液晶表示パネルと比べて開口率が低下する。
【００９１】
そこで、図８に示される比較例２の液晶表示パネル２Ｙが考えられる。図８に示される比較例２の液晶表示パネル２Ｙは、画素ごとマルチドメインタイプの横電界方式の液晶表示パネルである。
【００９２】
図８に示される比較例２の液晶表示パネル２Ｙでは、１画素内では画素電極１０Ｙに屈曲部を形成せずに、隣り合う２つの画素の画素電極１０Ｙの向きを変えることで２画素分で１つの屈曲部を有するように構成している。このため、図８に示される比較例２の液晶表示パネル２Ｙでは、図７に示される比較例１の液晶表示パネル２Ｘと比べて、開口率の低下を抑制することができるものの、行ごとに左右視野角特性が異なることになるため、視野角特性が悪くなってしまう。
【００９３】
本発明者らは、このような課題に対して鋭意検討した結果、画素内マルチドメインタイプの横電界方式の液晶表示パネルであっても、画素内のレイアウトを工夫することによって開口率の低下を抑制できることを見出した。
【００９４】
具体的には、本実施の形態における液晶表示パネル２は、画素内マルチドメインタイプの横電界方式の液晶表示パネルであり、図３に示すように、複数の画素ＰＸの各々において、画素電極１０が、第１方向にストライプ状に延在する複数本の第１ライン電極１１Ｌを有する第１画素電極１１と、第１方向とは異なる第２方向にストライプ状に延在する複数本の第２ライン電極１２Ｌを有する第２画素電極１２とを有している。
【００９５】
そして、本実施の形態における液晶表示パネル２では、第１ドメインＤ１に設けられた第１画素電極１１と第２ドメインＤ２に設けられた第２画素電極１２とが、映像信号線４０を挟んで行方向に分けられているとともに、映像信号線４０を跨ぐブリッジ電極１３で接続されている。
【００９６】
この構成により、第１ドメインＤ１と第２ドメインＤ２との境界（ドメイン境界）を、映像信号線４０（メタル層）を覆うブラックマトリクスＢＭ（非開口部）に重ねることができる。これにより、画素内マルチドメインタイプの液晶表示パネル２であっても、開口率の低下を抑制することができる。
【００９７】
この場合、本実施の形態のように、複数の画素ＰＸの各々において、複数本の第１ライン電極１１Ｌのうちの少なくとも１つの第１ライン電極１１Ｌの先端部及び複数本の第２ライン電極１２Ｌのうちの少なくとも１つの第２ライン電極１２Ｌの先端部は、当該画素ＰＸに対応する映像信号線４０に重なっているとよい。本実施の形態では、各画素ＰＸにおいて、複数本の第１ライン電極１１Ｌのうち第１フィンガー電極部１１Ｌ２の先端部と、複数本の第２ライン電極１２Ｌのうち第２フィンガー電極部１２Ｌ２の先端部とが、映像信号線に重なっている。
【００９８】
この構成により、映像信号線４０を境界にして画素電極１０を第１画素電極１１と第２画素電極１２とに分けたとしても、映像信号線４０の端縁にまで第１画素電極１１及び第２画素電極１２を形成することができるので、開口率の低下を抑制することができる。
【００９９】
また、本実施の形態において、隣り合う２つの映像信号線４０の間に、隣り合う２つの画素ＰＸの一方の画素ＰＸ（例えば図３の画素ＰＸ１）の第２画素電極１２と、隣り合う２つの画素ＰＸの他方の画素ＰＸ（例えば図３の画素ＰＸ２）の第１画素電極１１とが設けられている。
【０１００】
この構成により、隣り合う２つの映像信号線４０の間に、隣り合う２つの画素ＰＸの境界を存在させることができる。
【０１０１】
この場合、隣り合う２つの画素ＰＸにおいて、一方の画素ＰＸ（例えば図３の画素ＰＸ１）における複数本の第２ライン電極１２Ｌのうち最も他方の画素ＰＸ（例えば図３の画素ＰＸ２）の複数本の第１ライン電極１１Ｌ側に位置する第２端部電極１２Ｌａと、他方の画素ＰＸにおける複数本の第１ライン電極１１Ｌのうち最も一方の画素ＰＸの複数本の第２ライン電極１２Ｌ側に位置する第１端部電極１１Ｌａとが隣接している。
【０１０２】
この構成により、隣り合う２つの画素ＰＸの境界にまで、第１画素電極１１及び第２画素電極１２を存在させることができる。つまり、隣り合う２つの画素ＰＸの境界を開口部にすることができる。これにより、開口率の低下を一層抑制することができる。
【０１０３】
また、本実施の形態では、隣り合う２つの画素ＰＸにおいて、他方の画素ＰＸの第１端部電極１１Ｌａと一方の画素ＰＸの第２端部電極１２Ｌａとの間の間隔と、複数本の第１ライン電極１１Ｌのピッチと、複数本の第２ライン電極１２Ｌのピッチとが同じである。
【０１０４】
この構成により、隣り合う２つの画素ＰＸにおいて、各画素ＰＸだけではなく、隣り合う２つの画素ＰＸの画素間においても画素電極１０のピッチを揃えることができるので、開口率の低下を一層抑制することができる。
【０１０５】
なお、隣り合う２つの画素ＰＸにおいて、他方の画素ＰＸ（例えば図３の画素ＰＸ２）の第１端部電極１１Ｌａと一方の画素ＰＸ（例えば図３の画素ＰＸ１）の第２端部電極１２Ｌａとの間の間隔は、複数本の第１ライン電極１１Ｌのピッチ及び複数本の第２ライン電極１２Ｌのピッチよりも大きくしてもよい。
【０１０６】
この構成により、隣り合う２つの画素ＰＸにおいて、異なる電位となる一方の画素ＰＸの画素電極１０と他方の画素ＰＸの画素電極１０とを遠ざけることができるので、画素間における電界の干渉を抑制することができる。また、液晶表示パネル２がカラー画像を表示する場合は隣り合う２つの画素ＰＸが異なる色の画素となるが、このように構成することで、隣り合う２つの画素ＰＸの画素電極１０同士を遠ざけることができるので、混色を抑制するこができる。
【０１０７】
また、隣り合う２つの画素ＰＸにおいて、一方の画素ＰＸ（例えば図３の画素ＰＸ１）における複数本の第２ライン電極１２Ｌの延在方向である第２方向と、他方の画素ＰＸ（例えば図３の画素ＰＸ２）における複数本の第１ライン電極１１Ｌの延在方向である第１方向とが同じ方向である。
【０１０８】
この構成により、隣り合う２つの画素ＰＸの境界に存在する無効領域を小さくすることができるので開口率の低下を一層抑制できる。
【０１０９】
また、本実施の形態では、画像表示領域全体として複数の画素ＰＸが整列配置となっており、隣り合う２つの画素ＰＸのうちの一方の画素ＰＸのトランジスタ２０と他方の画素ＰＸのトランジスタ２０とが同じ走査線５０に重なるように設けられていたが、これに限らない。
【０１１０】
例えば、図９に示すように、隣り合う２つの画素ＰＸのうちの一方の画素ＰＸ（図９の右側の画素ＰＸ１）のトランジスタ２０と他方の画素ＰＸ（図９の左側の画素ＰＸ２）のトランジスタ２０とが、異なる走査線５０に重なるように設けられていてもよい。具体的には、行方向に隣り合う２つの画素ＰＸのトランジスタ２０が列ごとに映像信号線４０が延在する方向で交互に反転した位置に設けられていてもよい。つまり、図９では、平面視において、複数の画素ＰＸ及びトランジスタ２０が上下千鳥配置になっている。
【０１１１】
この構成により、行方向に隣り合う２つの画素ＰＸについて、画素電極１０と共通電極３０との間の画素容量の差を小さくすることができる。例えば、行方向に隣り合う２つの画素ＰＸの画素容量を同じにすることができる。これにより、表示画像の品質を向上させることができる。なお、図９において、１つの画素ＰＸは、破線の台形で囲まれる領域で示されている。
【０１１２】
（実施の形態２）
次に、実施の形態２について、図１０を用いて説明する。図１０及び図１１は、実施の形態２に係る液晶表示装置に用いられる液晶表示パネル２Ａの画素ＰＸのレイアウトを示す平面図である。図１１は、図１０の破線で囲まれる領域Ｂの拡大図である。なお、図１０において、１つの画素ＰＸは、破線の台形で囲まれる領域で示されている。
【０１１３】
本実施の形態に係る液晶表示パネル２Ａが上記実施の形態に係る液晶表示パネル２と異なる点は、押しドメイン対策用の屈曲部が画素電極１０に形成されている点である。
【０１１４】
具体的には、本実施の形態に係る液晶表示パネル２Ａでは、図１０に示すように、各画素ＰＸにおいて、第１画素電極１１は、複数本の第１ライン電極１１Ｌのうちの少なくとも１つの第１ライン電極１１Ｌの辺の一部が第１方向に対して傾く方向に屈曲する第１屈曲部１１Ｂを有する。また、第２画素電極１２は、複数本の第２ライン電極１２Ｌのうちの少なくとも１つの第２ライン電極１２Ｌの辺の一部が第２方向に対して傾く方向に屈曲する第２屈曲部１２Ｂを有する。
【０１１５】
第１屈曲部１１Ｂは、第１ライン電極１１Ｌのストライプ方向（第１方向）よりも傾斜が深くなっており、列方向に対する傾斜角が大きくなっている。つまり、第１屈曲部１１Ｂは、第１ライン電極１１Ｌのストライプ方向（第１方向）よりも行方向に対する傾斜角が小さくなっている。
【０１１６】
同様に、第２屈曲部１２Ｂは、第２ライン電極１２Ｌのストライプ方向（第２方向）よりも傾斜が深くなっており、列方向に対する傾斜角が大きくなっている。つまり、第２屈曲部１２Ｂは、第２ライン電極１２Ｌのストライプ方向（第２方向）よりも行方向に対する傾斜角が小さくなっている。
【０１１７】
図１０及び図１１に示すように、第１画素電極１１の第１屈曲部１１Ｂは、両端部のうちの一方の端部が開放端となった第１フィンガー電極部１１Ｌ２の先端部に形成されている。また、第２画素電極１２の第２屈曲部１２Ｂは、両端部のうちの一方の端部が開放端となった第２フィンガー電極部１２Ｌ２の先端部に形成されている。
【０１１８】
そして、複数の画素ＰＸの各々において、当該画素ＰＸに対応する映像信号線４０と、第１屈曲部１１Ｂ及び第２屈曲部１２Ｂの少なくとも一方とが重なっているとよい。本実施の形態では、第１屈曲部１１Ｂ及び第２屈曲部１２Ｂの両方が映像信号線４０と重なっている。
【０１１９】
また、本実施の形態において、第１屈曲部１１Ｂは、第１連結電極１１Ｃに連結されずに一方端が開放端となった第１ライン電極１１Ｌの先端部だけではなく、両端部の各々が第１連結電極１１Ｃに連結された第１ライン電極１１Ｌの両端部の各々にも形成されている。つまり、第１屈曲部１１Ｂは、第１ライン電極１１Ｌにおける第１連結電極１１Ｃとの連結部分（根元部分）にも形成されている。
【０１２０】
同様に、第２屈曲部１２Ｂは、第２連結電極１２Ｃに連結されずに一方端が開放端となった第２ライン電極１２Ｌの先端部だけではなく、両端部の各々が第２連結電極１２Ｃに連結された第２ライン電極１２Ｌの両端部の各々にも形成されている。つまり、第２屈曲部１２Ｂは、第２ライン電極１２Ｌにおける第２連結電極１２Ｃとの連結部分（根元部分）にも形成されている。
【０１２１】
なお、本実施の形態では、図１１に示すように、映像信号線４０と重なる位置において、各画素ＰＸの第１画素電極１１の第１ライン電極１１Ｌと第２画素電極１２の第２ライン電極１２Ｌとが接続されていないが、これに限らない。例えば、図１２に示すように、映像信号線４０と重なる位置において、各画素ＰＸの第１画素電極１１の第１ライン電極１１Ｌと第２画素電極１２の第２ライン電極１２Ｌとが接続されていてもよい。なお、図１２において、一点鎖線で囲まれる部分は、液晶分子が回転しにくい領域となり、この部分では、光が透過しにくい。
【０１２２】
次に、本実施の形態に係る液晶表示パネル２Ａの効果について、図１３及び図１４を用いて説明する。図１３は、比較例３の液晶表示パネル２Ｍの画素のレイアウトを示す図である。図１４は、比較例４の液晶表示パネルの２Ｎの画素のレイアウトを示す図である。
【０１２３】
図１３に示される比較例３の液晶表示パネル２Ｍは、押しドメイン対策が施された画素内マルチドメインタイプの横電界方式の液晶表示パネルである。
【０１２４】
押しドメインとは、液晶表示パネルの表面を指等で押した場合、その部分において、液晶セルのＴＦＴ基板と対向基板との間隔（セルギャップ）が部分的に変化する等して液晶分子が回転して発生したドメインのことである。例えば、白表示画面の場合、押しドメインが発生した箇所ではバックライト光の透過量が低下して黒っぽくなる。
【０１２５】
そこで、このような押しドメインを抑制するために、画素電極の一部に傾斜を深くする屈曲部を形成することが考えられる。例えば、図１３に示される液晶表示パネル２Ｍでは、画素内マルチドメインを実現するために画素電極１０Ｍを「く」の字状に形成して画素電極１０Ｍにマルチドメイン用の屈曲部を形成しているが、押しドメイン対策として、このマルチドメイン用の屈曲部よりも傾斜を深くする押しドメイン対策用の屈曲部１０Ｂが形成されている。また、図１３に示される液晶表示パネル２Ｍでは、ライン電極の根元部分にも押しドメイン対策用の屈曲部が形成されている。
【０１２６】
しかしながら、図１３に示される液晶表示パネル２Ｍでは、図７に示される液晶表示パネル２Ｘと同様に、良好な色視野角特性と広視野角特性とを実現することができるが、画素電極１０Ｍが「く」の字状に屈曲しているので、開口率が低下する。しかも、図１３に示される液晶表示パネル２Ｍでは、マルチドメイン用の屈曲部に加えて、押しドメイン対策用の屈曲部が形成されているので、さらに開口率が低下する。つまり、図１３に示される液晶表示パネル２Ｍでは、開口率が大幅に低下する。
【０１２７】
そこで、図１４に示される比較例４の液晶表示パネル２Ｎが考えられる。図１４に示される比較例４の液晶表示パネル２Ｎは、画素ごとマルチドメインタイプの横電界方式の液晶表示パネルである。
【０１２８】
図１４に示される比較例４の液晶表示パネル２Ｎでは、マルチドメイン用の屈曲部を１画素内に形成せずに、隣り合う２つの画素の画素電極１０Ｎの向きを変えることで２画素分で１つの屈曲部を有するように構成している。また、図１４に示される比較例４の液晶表示パネル２Ｎでは、押しドメイン対策用の屈曲部がライン電極の根元部分にしか形成されていない。このため、図１４に示される比較例４の液晶表示パネル２Ｎでは、図１３に示される比較例３の液晶表示パネル２Ｍと比べて、開口率の低下を抑制することができる。しかしながら、図１４に示される比較例４の液晶表示パネル２Ｎでは、行ごとに左右視野角特性が異なることになるため、視野角特性が悪くなってしまう。
【０１２９】
そこで、本実施の形態における液晶表示パネル２Ａでは、上記実施の形態における液晶表示パネル２と同様に、画素電極１０が、第１方向にストライプ状に延在する複数本の第１ライン電極１１Ｌを有する第１画素電極１１と、第１方向とは異なる第２方向にストライプ状に延在する複数本の第２ライン電極１２Ｌを有する第２画素電極１２とを有している。
【０１３０】
そして、本実施の形態における液晶表示パネル２Ａでも、第１ドメインＤ１に設けられた第１画素電極１１と第２ドメインＤ２に設けられた第２画素電極１２とが、映像信号線４０を挟んで行方向に分けられているとともに、映像信号線４０を跨ぐブリッジ電極１３で接続されている。
【０１３１】
この構成により、第１ドメインＤ１と第２ドメインＤ２との境界（ドメイン境界）を、映像信号線４０を覆うブラックマトリクスＢＭ（非開口部）と重ねることができる。これにより、画素内マルチドメインタイプの液晶表示パネル２Ａであっても、開口率の低下を抑制することができる。
【０１３２】
さらに、本実施の形態における液晶表示パネル２Ａでは、各画素ＰＸにおいて、押しドメイン対策として、第１画素電極１１に第１屈曲部１１Ｂが形成されているとともに、第２画素電極１２に第２屈曲部１２Ｂ形成されているが、第１屈曲部１１Ｂ及び第２屈曲部１２Ｂは、映像信号線４０と重なっている。
【０１３３】
これにより、押しドメイン対策として第１屈曲部１１Ｂ及び第２屈曲部１２Ｂを形成したとしても、開口率が低下することを抑制することができる。つまり、開口率を低下させることなく、押しドメイン対策用の第１屈曲部１１Ｂ及び第２屈曲部１２Ｂを形成することができる。
【０１３４】
この場合、第１屈曲部１１Ｂは、第１ライン電極１１Ｌの両辺の各々に形成してもよいが、図１１に示すように、本実施の形態では、第１屈曲部１１Ｂは、第１ライン電極１１Ｌの両辺のうち、映像信号線４０と重なる部分のみに形成されており、映像信号線４０と重ならない部分には形成されていない。同様に、第２屈曲部１２Ｂは、第２ライン電極１２Ｌの両辺のうち、映像信号線４０と重なる部分のみに形成されており、映像信号線４０と重ならない部分には形成されていない。具体的には、第１屈曲部１１Ｂは、第１フィンガー電極１１Ｌ２の先端部に形成されており、第２屈曲部１２Ｂは、第２フィンガー電極１２Ｌ２の先端部に形成されている。
【０１３５】
これにより、第１屈曲部１１Ｂ及び第２屈曲部１２Ｂは、ブラックマトリクスＢＭで覆われた映像信号線４０と重なることになり、スリット開口部には重ならない。したがって、押しドメイン対策として第１屈曲部１１Ｂ及び第２屈曲部１２Ｂを形成したとしても、開口率が低下することを効果的に抑制することができる。
【０１３６】
また、本実施の形態では、画像表示領域全体として複数の画素ＰＸが整列配置となっており、隣り合う２つの画素ＰＸのうちの一方の画素ＰＸのトランジスタ２０と他方の画素ＰＸのトランジスタ２０とが同じ走査線５０に重なるように設けられていたが、これに限らない。
【０１３７】
例えば、図１５に示すように、隣り合う２つの画素ＰＸのうちの一方の画素ＰＸ（例えば図１５の右側の画素ＰＸ１）のトランジスタ２０と他方の画素ＰＸ（例えば図１５の左側の画素ＰＸ２）のトランジスタ２０とが、異なる走査線５０に重なるように設けられていてもよい。具体的には、行方向に隣り合う２つの画素ＰＸのトランジスタ２０が列ごとに映像信号線４０が延在する方向で交互に反転した位置に設けられていてもよい。つまり、図１５では、平面視において、複数の画素ＰＸ及びトランジスタ２０が上下千鳥配置になっている。
【０１３８】
この構成により、行方向に隣り合う２つの画素ＰＸについて、画素電極１０と共通電極３０との間の画素容量の差を小さくすることができる。例えば、行方向に隣り合う２つの画素ＰＸの画素容量を同じにすることができる。これにより、表示画像の品質を向上させることができる。なお、図１５において、１つの画素ＰＸは、破線の台形で囲まれる領域で示されている。
【０１３９】
（実施の形態３）
次に、実施の形態３について、図１６を用いて説明する。図１６は、実施の形態３に係る液晶表示装置に用いられる液晶表示パネル２Ｂの画素ＰＸのレイアウトを示す平面図である。なお、図１６において、１つの画素ＰＸは、破線の台形で囲まれる領域で示されている。
【０１４０】
上記実施の形態１における液晶表示パネル２では、複数の画素ＰＸの各々において、第１画素電極１１と第２画素電極１２とは、映像信号線４０を挟んで分けられていたが、図１６に示すように、本実施の形態における液晶表示パネル２Ｂでは、複数の画素ＰＸの各々において、第１画素電極１１と第２画素電極１２とは、走査線５０を挟んで分けられている。したがって、第１画素電極１１と第２画素電極１２とを接続するブリッジ電極１３は走査線５０を跨いでいる。つまり、本実施の形態において、ブリッジ電極１３は、走査線５０と立体交差している。
【０１４１】
また、上記実施の形態１における液晶表示パネル２では、第１画素電極１１の複数本の第１ライン電極１１Ｌと第２画素電極１２の複数本の第２ライン電極１２Ｌとが、画像表示領域全体として、主として列方向に沿って延在していたが、本実施の形態では、図１６に示すように、第１画素電極１１の複数本の第１ライン電極１１Ｌと第２画素電極１２の複数本の第２ライン電極１２Ｌとは、画像表示領域全体として、主として行方向に沿って延在している。
【０１４２】
また、本実施の形態における液晶表示パネル２Ｂでは、各画素ＰＸにおいて、複数本の第１ライン電極１１Ｌのうちの走査線５０側に位置する第１ライン電極１１Ｌの先端部と、複数本の第２ライン電極１２Ｌのうちの走査線５０側に位置する第２ライン電極１２Ｌの先端部とが、走査線５０と重なっている。
【０１４３】
また、本実施の形態における液晶表示パネル２Ｂでは、隣り合う２つの画素ＰＸにおいて、一方の画素ＰＸの第１画素電極１１と他方の画素ＰＸの第２画素電極１２とが列方向に隣り合っている。したがって、本実施の形態では、隣り合う２つの画素ＰＸにおいて、一方の画素ＰＸの第１画素電極１１と他方の画素ＰＸの第２画素電極１２とが、隣り合う２つの走査線５０の間に設けられている。
【０１４４】
以上、本実施の形態における液晶表示パネル２Ｂについても、上記実施の形態１における液晶表示パネル２と同様の効果を奏する。例えば、本実施の形態における液晶表示パネル２Ｂでは、第１ドメインＤ１と第２ドメインＤ２との境界（ドメイン境界）を走査線５０を覆うブラックマトリクスＢＭ（非開口部）に重ねている。これにより、画素内マルチドメインタイプの液晶表示パネル２Ｂであっても、開口率の低下を抑制することができる。
【０１４５】
なお、本実施の形態においても、上記実施の形態２のように、第１画素電極１１及び第２画素電極１２に押しドメイン対策用の屈曲部を形成してもよい。この場合、本実施の形態において、押しドメイン対策用の屈曲部は走査線５０に重ねるとよい。これにより、押しドメイン対策用の屈曲部を、映像信号線４０よりも線幅が太い走査線５０で覆うことができるので、押しドメイン対策用の屈曲部の長さを長くすることができる。したがって、上記実施の形態２と比べて、押しドメインを効果的に抑制することができる。
【０１４６】
また、本実施の形態では、画像表示領域全体として複数の画素ＰＸが整列配置となっており、隣り合う２つの画素ＰＸのうちの一方の画素ＰＸのトランジスタ２０と他方の画素ＰＸのトランジスタ２０とが同じ映像信号線４０に重なるように設けられていたが、これに限らない。
【０１４７】
例えば、図１７に示すように、隣り合う２つの画素ＰＸのうちの一方の画素ＰＸ（例えば図１７の上側の画素ＰＸ１）のトランジスタ２０と他方の画素ＰＸ（例えば図１７の下側の画素ＰＸ２）のトランジスタ２０とが、異なる映像信号線４０に重なるように設けられていてもよい。具体的には、列方向に隣り合う２つの画素ＰＸのトランジスタ２０が行ごとに走査線５０が延在する方向で交互に反転した位置に設けられていてもよい。つまり、図１７では、平面視において、複数の画素ＰＸ及びトランジスタ２０が左右千鳥配置になっている。
【０１４８】
この構成により、列方向に隣り合う２つの画素ＰＸについて、画素電極１０と共通電極３０との間の画素容量の差を小さくすることができる。例えば、列方向に隣り合う２つの画素ＰＸの画素容量を同じにすることができる。これにより、表示画像の品質を向上させることができる。なお、図１７において、１つの画素ＰＸは、破線の台形で囲まれる領域で示されている。
【０１４９】
（変形例）
以上、本開示に係る液晶表示パネル及び液晶表示装置について、実施の形態に基づいて説明したが、本開示は、上記実施の形態１〜３に限定されるものではない。
【０１５０】
例えば、上記実施の形態１〜３において、第１画素電極１１及び第２画素電極１２は、複数本のスリットが形成された電極であって、ラダー電極の両端部が連結された電極としたが、これに限らない。具体的には、第１画素電極１１及び第２画素電極１２は、全てのライン電極の一方の端部同士のみが連結された櫛歯状の電極であってもよい。つまり、第１画素電極１１及び第２画素電極１２は、フィンガー電極のみによって構成されていてもよい。
【０１５１】
また、上記実施の形態１〜３では、映像信号線４０とトランジスタ２０のドレイン電極２０Ｄとを接続し、画素電極１０とトランジスタ２０のソース電極２０Ｓとを接続したが、これに限らない。例えば、映像信号線４０とトランジスタ２０のソース電極２０Ｓとを接続し、画素電極１０とトランジスタ２０のドレイン電極２０Ｄとを接続してもよい。
【０１５２】
また、上記実施の形態１〜３において、各画素ＰＸにおいて、トランジスタ２０は、画素電極１０の第１画素電極１１に接続されていたが、これに限らない。例えば、各画素ＰＸにおいて、トランジスタ２０は、画素電極１０の第２画素電極１２に接続されていてもよい。
【０１５３】
また、上記実施の形態１〜３において、列方向に延在する映像信号線４０は、直線状に形成されていたが、これに限らない。例えば、列方向に延在する映像信号線４０は、一部が「く」の字状に屈曲していてもよい。
【０１５４】
また、上記実施の形態１〜３において、ブリッジ電極１３は、第１画素電極１１及び第２画素電極１２と同層に形成されていたが、これに限らない。例えば、ブリッジ電極１３は、第１画素電極１１及び第２画素電極１２と異なる層に形成されていてもよい。この場合、ブリッジ電極１３は、コンタクトホールを介して第１画素電極１１及び第２画素電極１２に接続される。また、ブリッジ電極１３と第１画素電極１１及び第２画素電極１２とを異なる層に形成する場合、ブリッジ電極１３は、メタル層等の既存の配線層と同層に形成してもよい。
【０１５５】
その他、上記実施の形態１〜３に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態１〜３における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
【符号の説明】
【０１５６】
１  液晶表示装置
２、２Ａ、２Ｂ  液晶表示パネル
２ａ  画像表示領域
３  バックライト
４  画像処理部
５  ソースドライバ
６  ゲートドライバ
１０  画素電極
１１  第１画素電極
１１Ｌ  第１ライン電極
１１Ｌ１  第１ラダー電極部
１１Ｌ２  第１フィンガー電極部
１１Ｌａ  第１端部電極
１１Ｃ  第１連結電極
１１Ｂ  第１屈曲部
１２  第２画素電極
１２Ｌ  第２ライン電極
１２Ｌ１  第２ラダー電極部
１２Ｌ２  第２フィンガー電極部
１２Ｌａ  第２端部電極
１２Ｃ  第２連結電極
１２Ｂ  第２屈曲部
１３  ブリッジ電極
２０  トランジスタ
２０Ｇ  ゲート電極
２０Ｓ  ソース電極
２０Ｄ  ドレイン電極
２０ＳＣ  半導体層
３０  共通電極
３０ａ  開口部
４０  映像信号線
５０  走査線
６０  配向膜
１００  第１基板
１１０  第１透明基材
１２１  第１絶縁膜
１２２  第２絶縁膜
１２３  第３絶縁膜
１２４  第４絶縁膜
２００  第２基板
２１０  第２透明基材
２２０  スペーサ
３００  液晶層
【図１】
2020140036.tif 000003
【図２】
2020140036.tif 000004
【図３】
2020140036.tif 000005
【図４】
2020140036.tif 000006
【図５】
2020140036.tif 000007
【図６】
2020140036.tif 000008
【図７】
2020140036.tif 000009
【図８】
2020140036.tif 000010
【図９】
2020140036.tif 000011
【図１０】
2020140036.tif 000012
【図１１】
2020140036.tif 000013
【図１２】
2020140036.tif 000014
【図１３】
2020140036.tif 000015
【図１４】
2020140036.tif 000016
【図１５】
2020140036.tif 000017
【図１６】
2020140036.tif 000018
【図１７】
2020140036.tif 000019