(57)【要約】【課題】簡便な構成で、基板同士を接合して封止する際に残留ストレスが生じるのを抑制でき、充分な接合品質を有し、生産性及び素子特性に優れ、高い信頼性を有するパッケージ及びその製造方法を提供する。【解決手段】第１基板２と、第１基板２の上面２ａ側に設けられる素子及び電極と、第１基板２の上面２ａ側に素子を覆った状態で接合され、第１基板２側に配置される下面側に、第１基板２に接合される凸状体３１と、平面視で凸状体３１に囲まれるように形成され、素子上に封止空間を確保するための凹状のキャビティ領域３２と、平面視で電極を露出されるための貫通部３３とを有する第２基板３と、を備え、凸状体３１は、平面視で複数のコーナー部３５を有する枠状とされており、且つ、複数のコーナー部３５は、平面視において少なくとも一部がコーナーカットされた形状である。【選択図】図１
2020150034.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板の上面側に設けられる素子及び電極と、
前記第１基板の上面側に前記素子を覆った状態で接合され、前記第１基板側に配置される下面側に、前記第１基板に接合される凸状体と、平面視で前記凸状体に囲まれるように形成され、前記素子上に封止空間を確保するための凹状のキャビティ領域と、平面視で前記電極を露出されるための貫通部とを有する第２基板と、を備え、
前記凸状体は、平面視で複数のコーナー部を有する枠状とされており、且つ、前記複数のコーナー部は、平面視において少なくとも一部がコーナーカットされた形状であることを特徴とするパッケージ。
【請求項２】
前記凸状体は、前記複数のコーナー部が面取り形状とされていることを特徴とする請求項１に記載のパッケージ。
【請求項３】
前記凸状体は、前記複数のコーナー部が平面視円弧状とされていることを特徴とする請求項１に記載のパッケージ。
【請求項４】
さらに、前記第２基板に形成された前記凸状体の先端を覆うように第２金属接合膜が設けられており、
前記第１基板の上面に、前記第２基板に形成された前記凸状体に対応する位置で第１金属接合膜が設けられていることを特徴とする請求項１〜請求項３の何れか一項に記載のパッケージ。
【請求項５】
前記第１基板及び前記第２基板がシリコン基板からなることを特徴とする請求項１〜請求項４の何れか一項に記載のパッケージ。
【請求項６】
前記第２基板が、（１００）面を有するシリコン基板からなり、且つ、前記凸状体に備えられる前記コーナー部の少なくとも一部に（２２１）面が出現していることを特徴とする請求項５に記載のパッケージ。
【請求項７】
前記素子が赤外線検出素子であり、且つ、前記第２基板が赤外線を透過可能とされていることを特徴とする請求項１〜請求項６の何れか一項に記載のパッケージ。
【請求項８】
少なくとも、
基板材料の表面をエッチングすることにより、素子を収容する凹状のデバイス領域を形成して第１基板を得る工程（１）と、
基板材料の表面をエッチングすることにより、前記基板材料の少なくとも一部に貫通部を形成するとともに、平面視で複数のコーナー部を有する枠状の凸状体と、平面視で前記凸状体に囲まれるように形成され、前記素子上に封止空間を確保するための凹状のキャビティ領域とを形成し、且つ、前記凸状体における前記複数のコーナー部を、平面視において少なくとも一部がコーナーカットされた形状に形成することで第２基板を得る工程（２）と、
前記第１基板に形成された前記デバイス領域に前記素子を配置する工程（３）と、
前記第１基板と前記第２基板との間に前記素子が配置されるように前記第１基板と前記第２基板とを重ね合わせ、前記第２基板に形成された凸状体を前記第１基板に接合することにより、前記第１基板及び前記第２基板に囲まれた封止空間を形成しながら、前記第１基板と前記第２基板とを接合する工程（４）と、
前記ダイシングラインに沿って前記第１基板及び前記第２基板を切断することにより、チップ単位に個片化する工程（５）と、
を備えることを特徴とするパッケージの製造方法。
【請求項９】
前記工程（２）は、前記凸状体の前記複数のコーナー部を面取り形状に形成することを特徴とする請求項８に記載のパッケージの製造方法。
【請求項１０】
前記工程（２）は、前記凸状体の前記複数のコーナー部を平面視円弧状に形成することを特徴とする請求項８に記載のパッケージの製造方法。
【請求項１１】
さらに、前記工程（１）及び前記工程（２）の後に、
前記第２基板に形成された前記凸状体の先端を覆うように第２金属接合膜を形成する工程（６）と、
前記第１基板と前記第２基板とを重ね合わせたときに前記凸状体に対応する位置で、前記第１基板上に第１金属接合膜を形成する工程（７）と、
前記第１基板の前記上面に、前記第１金属接合膜よりも外側の領域に複数の電極を形成する工程（８）と、を備え、
前記工程（４）は、前記工程（６）及び前記工程（７）の後に、前記第１基板と前記第２基板とを重ね合わせて互いに加圧し、前記第１金属接合膜と前記第２金属接合膜とを拡散接合させることで、前記第１基板と前記第２基板とを接合することを特徴とする請求項８〜請求項１０の何れか一項に記載のパッケージの製造方法。
【請求項１２】
前記工程（１）及び前記工程（２）は、前記基板材料としてシリコン基板を用いることを特徴とする請求項８〜請求項１１の何れか一項に記載のパッケージの製造方法。
【請求項１３】
前記工程（２）は、前記第２基板として、（１００）面を有するシリコン基板を用い、且つ、前記第２基板をエッチングすることにより、前記凸状体に備えられる前記コーナー部の少なくとも一部に（２２１）面を出現させることを特徴とする請求項１２に記載のパッケージの製造方法。
【請求項１４】
前記工程（３）は、前記素子として、赤外線検出素子を、前記第１基板に形成された前記デバイス領域に配置することを特徴とする請求項８〜請求項１３の何れか一項に記載のパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ及びパッケージの製造方法に関する。
【背景技術】
【０００２】
例えば、赤外線センサ等の半導体装置に使用されているパッケージは、一般に、  第１基板と、センサ素子と、第２基板とが備えられる。センサ素子は第１基板の上面に設けられており、各種検知を行う。また、第２基板は、センサ素子を覆った状態で第１基板の上面に接合される。また、第１基板と第２基板とに覆われた、センサ素子の上方に確保される封止空間は、減圧空間（キャビティ）とされている。
【０００３】
上記のようなパッケージ、特に赤外センサにおいては、センサ特性の安定化及び向上のために外系と熱的な隔離を行う必要があることから、一般に、キャビティ内を真空封止した構成が採用される。従来、キャビティ内を真空封止するパッケージにおいては、例えば、赤外線の透過窓の部分にシリコン材料からなる基板を用い、この透過窓を構成する基板と、赤外線検出素子が配置される基板との接合部にハンダを配置し、真空雰囲気中でハンダを熱溶解させて各基板を互いに接合する方法が採用されている。この際、ハンダを熱溶解するプロセスによって基板に熱ストレスが生じるおそれがあるが、このような熱ストレスを回避するため、例えば、赤外線検出素子とその支持基板との間に第２空洞を設けることが提案されている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１１／０３０４２８号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方、各基板を互いに接合する接合部を全体的に均一に接合した場合、接合部において残留ストレスが発生し、素子、及び、その検出信号を処理する駆動回路や制御回路等にも、上記の残留ストレスによる電気的特性への影響が生じるおそれがある。特に、素子信号を増幅する増幅回路においては、上記の残留ストレスに起因するオフセット電圧の発生に伴い、電気的特性の低下が生じるおそれがある。このため、例えば、特許文献１のように、支持基板と素子との間に空洞を設けるだけでは、電気的特性の安定化や内部の気密封止性等を維持することが難しく、信頼性が低下するおそれがあるという問題があった。
【０００６】
本発明は上記問題点に鑑みてなされたものであり、簡便な構成で、基板同士を接合して封止する際に残留ストレスが生じるのを抑制でき、充分な接合品質を有し、生産性及び素子特性に優れ、高い信頼性を有するパッケージを提供することを目的とする。
また、本発明は、基板同士を接合して封止する工程において残留ストレスが生じるのを抑制し、接合品質並びに素子特性に優れ、高い信頼性を有するパッケージを、工程を増加させることなく、生産性よく製造することが可能なパッケージの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明のパッケージは、第１基板と、前記第１基板の上面側に設けられる素子及び電極と、前記第１基板の上面側に前記素子を覆った状態で接合され、前記第１基板側に配置される下面側に、前記第１基板に接合される凸状体と、平面視で前記凸状体に囲まれるように形成され、前記素子上に封止空間を確保するための凹状のキャビティ領域と、平面視で前記電極を露出されるための貫通部とを有する第２基板と、を備え、前記凸状体は、平面視で複数のコーナー部を有する枠状とされており、且つ、前記複数のコーナー部は、平面視において少なくとも一部がコーナーカットされた形状であることを特徴とする。
【０００８】
本発明によれば、第２基板に設けられた枠状の凸状体のコーナー部が、平面視で少なくとも一部がコーナーカットされた形状であることにより、第１基板と第２基板の凸状体とを接合する際、熱圧着によるストレスがコーナー部で開放され、応力が緩和されるので、基板同士の接合部分に残留ストレスが生じるのを抑制でき、接合品質が高められる。これにより、素子、及び、その検出信号を処理する駆動回路や制御回路等に、残留ストレスによる影響が及ぶのを回避できるので、素子特性や回路特性が低下するのを防止できるとともに、高い封止気密性が得られる。
さらに、凸状体を備えることにより、第１基板と第２基板の凸状体とを接合する際に、接合装置による加圧力が効率的に付与されるため、接合安定性が向上する。
従って、簡便な構成で、充分な接合品質を有し、生産性及び素子特性に優れ、高い信頼性を有するパッケージが実現できる。
【０００９】
また、本発明のパッケージは、上記構成において、前記凸状体における前記複数のコーナー部が面取り形状とされた構成を採用できる。
また、本発明のパッケージは、上記構成において、前記凸状体における前記複数のコーナー部が平面視円弧状とされた構成を採用できる。
【００１０】
本発明によれば、平面視枠状とされた凸状体におけるコーナー部が、面取り形状（Ｃ面）、あるいは、平面視円弧状（Ｒ形状）であることにより、上記のような、基板同士の接合部分に残留ストレスが生じるのを抑制できる作用が安定的に得られる。
【００１１】
また、本発明のパッケージは、上記構成において、さらに、前記第２基板に形成された前記凸状体の先端を覆うように第２金属接合膜が設けられており、前記第１基板の上面に、前記第２基板に形成された前記凸状体に対応する位置で第１金属接合膜が設けられていることを特徴とする。
【００１２】
本発明によれば、上記の第１金属接合膜及び第２金属接合膜が、それぞれ対応する位置で設けられていることにより、第１基板と第２基板とを接合したとき、金属拡散接合によってより高い封止気密性が得られる。また、第１基板及び第２基板における加工精度に起因する凹凸等が吸収されるので、封止気密性のさらなる向上に加え、内部における電気的特性もより良好になり、優れた素子特性が得られる。
【００１３】
また、本発明のパッケージは、上記構成において、前記第１基板及び前記第２基板がシリコン基板からなることが好ましい。
【００１４】
本発明によれば、第１基板及び第２基板が、加工性に優れるシリコン基板からなることで、特に、第２基板に設けられる凸状体の形状精度等が高められるとともに、接合による内部応力が低減されるので、上記のような、基板同士の接合部分に残留ストレスが生じるのを抑制できる作用がさらに安定的に得られる。
【００１５】
また、本発明のパッケージは、上記構成において、前記第２基板が、（１００）面を有するシリコン基板からなり、且つ、前記凸状体に備えられる前記コーナー部の少なくとも一部に（２２１）面が出現している構成としてもよい。
【００１６】
本発明によれば、第２基板が、エッチング速度が速い（１００）面を有するシリコン基板からなることで、シリコンの結晶異方性に起因するエッチング速度の勾配により、上記のようなコーナーカットされた形状を有し、（２２１）面が出現したコーナー部が得られる。これにより、凸状体の形状精度等がより高められ、上記のような、基板同士の接合部分に残留ストレスが生じるのを抑制できる作用がより安定的に得られる。
【００１７】
また、本発明のパッケージは、上記構成において、前記素子が赤外線検出素子であり、且つ、前記第２基板が赤外線を透過可能とされた、所謂赤外線センサとしての構成を採用することが可能である。
【００１８】
本発明によれば、上記のパッケージ構造を有し、素子として赤外線検出素子を備えた構成を採用することで、接合部分に残留ストレスが生じるのが抑制され、充分な接合品質を有し、生産性及び素子特性に優れるとともに、高い信頼性を有するパッケージとしての赤外線センサが実現できる。
【００１９】
本発明のパッケージの製造方法は、少なくとも、基板材料の表面をエッチングすることにより、素子を収容する凹状のデバイス領域を形成して第１基板を得る工程（１）と、基板材料の表面をエッチングすることにより、前記基板材料の少なくとも一部に貫通部を形成するとともに、平面視で複数のコーナー部を有する枠状の凸状体と、平面視で前記凸状体に囲まれるように形成され、前記素子上に封止空間を確保するための凹状のキャビティ領域とを形成し、且つ、前記凸状体における前記複数のコーナー部を、平面視において少なくとも一部がコーナーカットされた形状に形成することで第２基板を得る工程（２）と、前記第１基板に形成された前記デバイス領域に前記素子を配置する工程（３）と、前記第１基板と前記第２基板との間に前記素子が配置されるように前記第１基板と前記第２基板とを重ね合わせ、前記第２基板に形成された凸状体を前記第１基板に接合することにより、前記第１基板及び前記第２基板に囲まれた封止空間を形成しながら、前記第１基板と前記第２基板とを接合する工程（４）と、前記ダイシングラインに沿って前記第１基板及び前記第２基板を切断することにより、チップ単位に個片化する工程（５）と、を備えることを特徴とする。
【００２０】
本発明によれば、基板材料の表面をエッチングすることで、枠状の凸状体のコーナー部を、少なくとも一部がコーナーカットされた形状に形成して第２基板を得る工程（２）を備えた方法なので、工程（４）において第１基板と第２基板の凸状体とを接合する際、熱圧着によるストレスがコーナー部で開放され、応力が緩和されることで、基板同士の接合部分に残留ストレスが生じるのを抑制し、充分な接合品質で接合できる。これにより、素子、及び、その検出信号を処理する駆動回路や制御回路等に、残留ストレスによる影響が及ぶのを回避できるので、得られるパッケージの素子特性や回路特性が低下することを防止でき、また、高い封止気密性を確保できる。
また、工程（２）において、第２基板の下面をエッチングすることで、複数のコーナー部を有する枠状の凸状体を形成する方法なので、この第２基板の下面における凸状体以外の部分がエッチングで除去されるので、凹状のキャビティ領域を同時に形成することができ、工程を簡略化することができる。
さらに、上記の凸状体を備えることにより、工程（４）において第１基板と第２基板の凸状体とを接合する際、接合装置による加圧力が効率的に付与されるため、接合安定性が向上する。
従って、接合品質並びに素子特性に優れ、高い信頼性を有するパッケージを、工程を増加させることなく、生産性よく製造することが可能になる。
【００２１】
また、本発明のパッケージの製造方法は、上記構成において、前記工程（２）が、前記凸状体の前記複数のコーナー部を面取り形状に形成する方法とすることができる。
また、本発明のパッケージの製造方法は、上記構成において、前記工程（２）が、前記凸状体の前記複数のコーナー部を平面視円弧状に形成する方法とすることができる。
【００２２】
本発明によれば、平面視枠状とされた凸状体におけるコーナー部を、面取り形状（Ｃ面）、あるいは、平面視円弧状（Ｒ形状）に形成することにより、上記のような、基板同士の接合部分に残留ストレスが生じるのを抑制できる作用が安定的に得られる。
【００２３】
また、本発明のパッケージの製造方法は、上記構成において、さらに、前記工程（１）及び前記工程（２）の後に、前記第２基板に形成された前記凸状体の先端を覆うように第２金属接合膜を形成する工程（６）と、前記第１基板と前記第２基板とを重ね合わせたときに前記凸状体に対応する位置で、前記第１基板上に第１金属接合膜を形成する工程（７）と、前記第１基板の前記上面に、前記第１金属接合膜よりも外側の領域に複数の電極を形成する工程（８）と、を備え、前記工程（４）は、前記工程（６）及び前記工程（７）の後に、前記第１基板と前記第２基板とを重ね合わせて互いに加圧し、前記第１金属接合膜と前記第２金属接合膜とを拡散接合させることで、前記第１基板と前記第２基板とを接合する方法を採用することがより好ましい。
【００２４】
本発明によれば、さらに、上記の工程（６）及び工程（７）を備え、第１金属接合膜及び第２金属接合膜を、それぞれ対応する位置で形成したうえで、上記の工程（４）において、第１金属接合膜と第２金属接合膜とを拡散接合させ、第１基板と第２基板とを接合することで、高い封止気密性を有するパッケージが得られる。また、第１基板及び第２基板における加工精度に起因する凹凸等が吸収されるので、封止気密性の向上に加え、内部における電気的特性もより良好になり、優れた特性を有するパッケージを製造することが可能になる。
【００２５】
また、本発明のパッケージの製造方法は、上記構成において、前記工程（１）及び前記工程（２）が、前記基板材料としてシリコン基板を用いる工程であることがより好ましい。
【００２６】
本発明によれば、第１基板及び第２基板に、加工性に優れるシリコン基板を用いることで、後工程となる工程（４）で第１基板と第２基板とを接合する際の内部応力が低減されるとともに、第２基板に設けられる凸状体の形状精度等が高められる。これにより、上記のような、基板同士の接合部分に残留ストレスが生じるのを抑制できる作用がより安定的に得られる。
【００２７】
また、本発明のパッケージの製造方法は、上記構成において、前記工程（２）が、前記第２基板として、（１００）面を有するシリコン基板を用い、且つ、前記第２基板をエッチングすることにより、前記凸状体に備えられる前記コーナー部の少なくとも一部に（２２１）面を出現させる方法とすることができる。
【００２８】
本発明によれば、前記工程（２）において、第２基板として、エッチング速度が速い（１００）面を有するシリコン基板を用いることで、シリコンの結晶異方性に起因するエッチング速度の勾配により、上記のようなコーナーカットされた形状を有し、（２２１）面が出現したコーナー部を形成できる。これにより、凸状体の形状精度等がより高められるので、上記のような、基板同士の接合部分に残留ストレスが生じるのを抑制できる作用が、さらに安定的に得られる。
【００２９】
また、本発明のパッケージの製造方法は、上記構成において、前記工程（３）が、前記素子として、赤外線検出素子を、前記第１基板に形成された前記デバイス領域に配置する方法を採用してもよい。
【００３０】
本発明によれば、上記の各工程によって得られるパッケージ構造を有し、素子として赤外線検出素子をデバイス領域に配置する方法なので、接合部分に残留ストレスが生じるのが抑制され、生産性及び素子特性に優れるとともに、高い信頼性を有するパッケージとしての赤外線センサを製造することが可能になる。
【００３１】
なお、本発明で説明する「コーナーカットされた形状」とは、コーナー部を平面視したときの頂点（角部）が削除された形状であり、例えば、上記のような面取り形状や、円弧形状等が挙げられる。
【発明の効果】
【００３２】
本発明のパッケージによれば、上記構成を採用することにより、第１基板と第２基板の凸状体とを接合する際に生じる、熱圧着によるストレスに伴う応力が緩和され、接合部分に残留ストレスが生じるのを抑制でき、充分な接合品質が得られる。これにより、素子及び駆動回路や制御回路等に残留ストレスによる影響が及ぶのを回避できるので、素子特性や回路特性が低下するのを防止できるとともに、高い封止気密性が得られる。従って、簡便な構成で充分な接合品質が得られ、生産性及び素子特性に優れ、高い信頼性を有するパッケージが実現できる。
【００３３】
また、本発明のパッケージの製造方法によれば、上記方法を採用することにより、第１基板と第２基板の凸状体とを接合する際、熱圧着によるストレスに伴う応力が緩和され、接合部分に残留ストレスが生じるのを抑制できる。これにより、素子、及び、その検出信号を処理する駆動回路や制御回路等に、残留ストレスによる影響が及ぶのを回避し、パッケージの素子特性や回路特性が低下することを防止しながら、高い封止気密性を確保できる。従って、接合品質及び素子特性に優れ、高い信頼性を有するパッケージを、工程を増加させることなく、生産性よく製造することが可能になる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態であるパッケージを模式的に説明する平面図である。
【図２】本発明の実施形態であるパッケージを模式的に説明する図であり、図１中に示すＩ−Ｉ断面図である。
【図３】本発明の実施形態であるパッケージを模式的に説明する図であり、図３（ａ）は、第２基板に設けられる凸状体のコーナー部を拡大して示す図、図３（ｂ）は、図３（ａ）中に示すＩＩ−ＩＩ断面図である。
【図４】本発明の実施形態であるパッケージの製造方法を模式的に説明する図であり、図４（ａ）〜（ｃ）は、工程（２）において基板をウェットエッチングすることで第２基板を得るステップを示す工程図、図４（ｄ）は、工程（６）において第２基板の凸状体に第２金属接合膜を形成するステップを示す工程図である。
【図５】本発明の実施形態であるパッケージの製造方法を模式的に説明する図であり、図５（ａ）は、工程（７）において第１基板の表面に第１金属接合膜を形成するステップ、及び、工程（３）においてデバイス領域に素子を配置するステップを示す工程図、図５（ｂ）は、工程（４）において第１基板と第２基板とを接合することでパッケージを得るステップを示す工程図、図５（ｃ）は、工程（６）においてウエハをダイシングすることで電極を露出させるとともに、チップ化するステップを示す工程図である。
【発明を実施するための形態】
【００３５】
以下、本発明のパッケージ及びパッケージの製造方法の実施形態を挙げ、その構成について図１〜図４を適宜参照しながら詳述する。なお、以下の説明で用いる各図面は、本発明のパッケージの特徴をわかりやすくするため、便宜上、特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率等は実際とは異なる場合がある。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００３６】
［パッケージの構成］
以下に、本実施形態のパッケージの構成について説明する。
図１は、本実施形態のパッケージ１を模式的に説明する平面図であり、図２は、図１中に示すパッケージ１のＩ−Ｉ断面図である。また、図３（ａ）は、パッケージ１の要部を拡大して示す平面図であり、図３（ｂ）は、図３（ａ）中に示すＩＩ−ＩＩ断面図である。
図１〜図３に示すように、本実施形態のパッケージ１は、第１基板２（ベース基板）と、素子４と、第２基板３（リッド基板）とを備える。本実施形態のパッケージ１は、内部に素子４が設けられることで、種々のセンサ装置や半導体装置等を構成するものである。
【００３７】
より詳細には、本実施形態のパッケージ１は、第１基板２と、第１基板２の上面２ａ側に設けられる素子４及び電極８と、第１基板２の上面２ａ側に、素子４を覆った状態で枠状の接合体５を介して接合され、且つ、平面視で電極８を露出されるための貫通部３３が設けられた第２基板３と、第１基板２、第２基板３及び接合体５に囲まれるように確保された封止空間Ｃと、を備えて概略構成される。
【００３８】
また、本実施形態のパッケージ１は、第２基板３の下面３ｂ側に、第１基板２に接合される凸状体３１と、平面視で凸状体３１に囲まれるように形成され、素子４上に上記の封止空間Ｃを確保するための凹状のキャビティ領域３２と、平面視で電極８を露出されるための貫通部３３とを有する。
そして、本実施形態のパッケージ１は、第２基板３の下面３ｂに設けられる凸状体３１が、平面視で複数のコーナー部３５を有する枠状とされており、且つ、複数のコーナー部３５は、平面視において少なくとも一部がコーナーカットされた形状とされている。
以下、本実施形態のパッケージ１の構成について説明する。
【００３９】
第１基板２は、パッケージ１のベース基板であり、例えば、シリコン基板からなる。また、第１基板２は、図１に示す例では、平面視で矩形状に形成されている。また、第１基板２の上面２ａには、後述する素子４を配置するためのデバイス領域２２が凹状に形成されており、図示例においては、平面視で概略中央にデバイス領域２２が設けられている。
【００４０】
第１基板２の平面視形状は、図示例のような概略矩形状のものには限定されず、パッケージ１としての平面視形状に合わせて各種形状を採用することができる。
また、本実施形態においては、第１基板２の上面２ａ及び下面２ｂは、デバイス領域２２の部分を除いて概略平坦に構成されている。また、第１基板２の側面は、上面２ａ及び下面２ｂに対して概略垂直に構成されている。
【００４１】
第１基板２は、例えば、シリコン基板をウェットエッチングすることにより、デバイス領域２２を形成して得ることができる。デバイス領域２２は、例えば、平面視矩形状に形成される領域である。
【００４２】
素子４は、上述のように、第１基板２の上面２ａ側に形成された凹状のデバイス領域２２に収容されるように設けられている。また、素子４は、例えば、ベース基板の構成材料から構成された部分を有してもよく、外部から供給された材料から構成された部分を有してもよく、ベース基板の構成材料と外部から供給された材料とを混合して構成された部分を有してもよい。本実施形態における素子４としては、例えば、センサ素子の他、電子素子、集積回路等が挙げられる。また、センサ素子としては、例えば、赤外線センサ、加速度センサ、角速度センサ等が挙げられる。
【００４３】
また、図１や図２等においては図示を省略しているが、本実施形態のパッケージ１においては、第１基板２におけるデバイス領域２２の周囲や、後述の電極８の周囲等に絶縁層が設けられていてもよい。具体的には第１基板２の上面２ａ側のうち、素子４よりも外側の領域に、平面視で素子４を囲むように図視略の絶縁層を設けることができる。絶縁層は、絶縁性を有する材料からなり、例えば、二酸化ケイ素（ＳｉＯ２）等のシリコン酸化膜や、シリコン窒化膜（ＳｉＮｘ）等から形成される。
【００４４】
第２基板３は、パッケージ１のリッド基板（蓋）であり、第１基板２と同様、例えば、シリコン基板からなる。また、図示例の第２基板３は、第１基板２と同様、平面視で矩形状に形成されている。第２基板３には、角部の１カ所、具体的には、第１基板２の上面２ａに設けられる電極８に対応した位置で、平面視矩形状で、且つ、切り欠き状に形成された貫通部３３が設けられている。
【００４５】
第２基板３の下面３ｂには、上述したように、第１基板２に接合される凸状体３１と、平面視で凸状体３１に囲まれるように形成され、素子４上に上記の封止空間Ｃを確保するための凹状のキャビティ領域３２が設けられている。また、第２基板３の上面３ａは概略平坦に構成されている。また、第２基板３の側面は、貫通部３３に対応する部分を除き、上面３ａ及び下面３ｂに対して概略垂直に構成されている。
【００４６】
また、図１中に透過して示したように、上記の貫通部３３による切り欠き形状に合わせて、平面視枠状の凸状体３１、及び、該凸状体３１に囲まれたキャビティ領域３２も、貫通部３３に対応する位置が平面視で切り欠き形状とされている。
また、第２基板３は、第１基板２に対して概略平行となるように重ね合わせられている。
【００４７】
第２基板３の平面視形状としても、第１基板２の場合と同様、図示例のような概略矩形状には限定されず、パッケージ１としての平面視形状に合わせて、第１基板２と対応する形状とすることができる。
また、第２基板３は、上記の素子４が赤外線検出素子である場合には、赤外線を透過可能に構成される。
【００４８】
また、第２基板３における貫通部３３は、その２カ所の側壁３３ａ，３３ｂが、平面視で基板の内側から外側に向かうに従って第１基板２側に傾斜するように形成されている。図２においては、側壁３３ａにおける傾斜状態を示している。これらの傾斜面は、詳細を後述するドライエッチングやウェットエッチング等の方法により、斜面状に形成されるものである。
第２基板３に設けられる貫通部３３は、上記により、第１基板２上に設けられる電極８を上方に露出させることで、外部と電気的に接続できるように構成するものである。
【００４９】
貫通部３３の平面視形状は、図示例のような矩形状には限定されず、電極８を露出させ、且つ、外部との結線等を施しやすい形状であれば、如何なる形状であってもよい。また、貫通部３３の平面視寸法としても特に限定されず、上記のように、電極８への結線の容易性等を勘案しながら決定すればよい。
【００５０】
そして、本実施形態のパッケージ１においては、第２基板３に設けられた枠状の凸状体３１のコーナー部３５が、平面視で少なくとも一部がコーナーカットされた形状とされ、図１に示す例では、コーナー部３５が平面視で面取りされた形状とされている。これにより、後述の製造方法に示した手順で第１基板２と第２基板３の凸状体３１とを接合する際、熱圧着によるストレスがコーナー部３５で開放され、応力が緩和される。このような作用により、基板同士の接合部分に残留ストレスが生じるのが抑制されるので、第１基板２と第２基板３との接合品質が高められ、高い封止気密性が得られる。
また、上記構成の凸状体３１を備えることにより、後述の手順で第１基板２と第２基板３の凸状体３１とを接合する際に、接合装置による加圧力が効率的に付与されるため、接合安定性がさらに向上する。
【００５１】
上記のような、少なくとも一部がコーナーカットされたコーナー部３５の形状は、例えば、シリコン基板をエッチングする際の、シリコンの異方性によって形成される。具体的には、第２基板３として（１００）面を有するシリコン基板を採用し、このシリコン基板をエッチングしたとき、シリコンの結晶異方性に起因するエッチング速度の勾配が生じ、特に、枠状の凸状体３１のコーナー部３５におけるエッチング速度が速くなる。これにより、図示例のようなコーナーカットされた形状を有し、（２２１）面が出現したコーナー部３５が得られる。このような手順で得られた第２基板３は、凸状体３１の形状精度等がより高められたものとなり、基板同士の接合部分に残留ストレスが生じるのを抑制できる作用がより安定的に得られ、接合品質の一層の向上に寄与する。
【００５２】
凸状体３１のコーナー部３５は、少なくとも一部がコーナーカットされた形状であれば、上記のような、残留ストレスの抑制高価が得られるので、特に限定されないが、図３（ａ）に示す例のような面取り形状や、平面視円弧状（図視略）であることが好ましい。コーナー部３５が、図示例のような面取り形状（Ｃ面）、あるいは、平面視円弧状（Ｒ形状）であることにより、上記のような、基板同士の接合部分に残留ストレスが生じるのを抑制できる作用が安定的に得られる。
【００５３】
また、コーナー部３５の寸法としても、特に限定されるものではないが、一般に、シリコン基板をエッチングした際の、面取り形状における削れ長さ、即ち、図３（ａ）中に示す面取り幅Ｋは、シリコン基板の表面のエッチング深さ、即ち、図３（ｂ）中に示すキャビティ深さＤと関係があり、このキャビティ深さＤに対して約２〜３倍の寸法となる。
例えば、図３（ｂ）中に示すキャビティ深さＤが３０μｍであり、且つ、凸状体３１の先端における接合幅Ｗが１００μｍである場合には、図３（ａ）中に示すように、コーナー部３５の頂点が除去され、この頂点を通る対角線Ｈ方向で概ね６０〜９０μｍほど削られる。このため、コーナー部３５における対角線Ｈ方向の幅Ｔは、概ね５０〜８０μｍ程度となる。
ここで、コーナー部３５における対角線Ｈ上の幅寸法は、凸状体３１の直線部における幅寸法にできる限り近い寸法であることが、接合後の封止性を確保する等の観点からより好ましい。
【００５４】
なお、本実施形態のパッケージ１においては、第２基板３の下面（他面）３ｂ側にキャビティ領域３２が設けられていることで、第１基板２の上面２ａに設けられた素子４と概略対応する位置で封止空間Ｃが確保される。
【００５５】
接合体５は、第１基板２と第２基板３とを接合するものであり、図１及び図２では詳細な図示を省略しているが、第２基板３の下面３ｂに設けられた凸状体３１に対応するように、平面視で枠状に構成される。また、接合体５は、第１基板２側に配置される第１金属接合膜５１と、第２基板３側に配置される第２金属接合膜５２とが金属拡散接合されてなる。本実施形態のパッケージ１に備えられる接合体５は、第１基板２と第２基板３とを接合することで、これら第１基板２、第２基板３及び接合体５に囲まれた封止空間Ｃが形成される。
【００５６】
より具体的には、接合体５は、第１基板２の上面２ａに配置される第１下地層５１ａ、及び、第１下地層５１ａ上に積層して設けられる第１接合層５１ｂからなる第１金属接合膜５１と、第２基板３の下面３ｂに配置される第２下地層５２ａ、及び、第２下地層５２ａに積層して設けられる第２接合層５２ｂからなる第２金属接合膜５２と、から構成される。
そして、接合体５は、第１接合層５１ｂと第２接合層５２ｂとが接合されることで、第１基板２と第２基板３との間を接合する。
【００５７】
第１下地層５１ａ及び第２下地層５２ａは、それぞれ、第１基板２の上面２ａ、又は、第２基板３の下面３ｂに接合される。上記のような各下地層を備えることにより、第１接合層５１ｂが第１基板２に対して強固に接合され、第２接合層５２ｂが第２基板３に対して強固に接合される。
【００５８】
第１下地層５１ａ及び第２下地層５２ａは、第１基板２の上面２ａ上、又は、第２基板３の凸状体３１の先端において、導電性を有する金属材料によって薄膜状に形成されている。
第１下地層５１ａ及び第２下地層５２ａの材料としては、特に限定されないが、例えば、タンタル（Ｔａ）又は窒化チタン（ＴｉＮ）からなる薄膜とされていることが好ましい。
また、第１基板２側に設けられる第１下地層５１ａは、例えば、図視略のグラウンドに接続されている。このグラウンドは、例えば、第１基板２の下面２ｂ側に設けることができるが、第１基板２の上面２ａ側に設けられていてもよい。
【００５９】
第１接合層５１ｂ及び第２接合層５２ｂは、上記のように、それぞれ、第１下地層５１ａ又は第２下地層５２ａに積層されている。
第１接合層５１ｂ及び第２接合層５２ｂの材料としては、特に限定されないが、例えば、第１下地層５１ａ及び第２下地層５２ａの材料としてタンタルを用いた場合には、第１接合層５１ｂ及び第２接合層５２ｂの材料として金（Ａｕ）を用いる。また、第１下地層５１ａ及び第２下地層５２ａの材料として窒化チタンを用いた場合には、第１接合層５１ｂ及び第２接合層５２ｂの材料としてアルミニウム（Ａｌ）を用いる。
【００６０】
そして、本実施形態においては、第１接合層５１ｂと第２接合層５２ｂとが、同じ材料同士で接合されるように構成される。即ち、第１接合層５１ｂ及び第２接合層５２ｂは、両方が同じ材料、即ち、金（Ａｕ）又はアルミニウム（Ａｌ）の何れか一方の材料を含むように構成される。
【００６１】
接合体５を上記材料から構成した場合、各層の厚さは特に限定されない。一方、電気的特性や接合時の強度等を勘案し、第１下地層５１ａ及び第２下地層５２ａをタンタルから構成し、第１接合層５１ｂ及び第２接合層５２ｂを金から構成した場合には、例えば、｛第１接合層５１ｂ（又は第２接合層５２ｂ）：０．５ｎｍ〜２μｍ／第１下地層５１ａ（又は第２下地層５２ａ）：０．０５〜０．２μｍ｝の範囲とすることが好ましい。
同様に、第１下地層５１ａ及び第２下地層５２ａを窒化チタンから構成し、第１接合層５１ｂ及び第２接合層５２ｂをアルミニウムから構成した場合には、例えば、｛第１接合層５１ｂ（又は第２接合層５２ｂ）：１〜３μｍ／第１下地層５１ａ（又は第２下地層５２ａ）：０．０５〜０．５μｍ｝の範囲とすることが好ましい。
【００６２】
本実施形態においては、接合体５を上記のような層構造から構成することにより、詳細については後述するが、第１基板２と第２基板３とを重ね合わせて加圧した際に、第１下地層５１ａ及び第１接合層５１ｂと、第２下地層５２ａ及び第２接合層５２ｂとの間に金属拡散接合が発現される。これにより、接合体５を強固な接合構造とし、且つ、第１基板２と第２基板３の凸状体３１とを、封止空間Ｃにおける封止性を高めながら強固に接合することが可能になる。
【００６３】
また、本実施形態においては、接合体５を上記材料から構成して金属拡散接合させることには限定されず、例えば、接合体５の各層を金（Ａｕ）又はスズ（Ｓｎ）から構成し、Ａｕ−Ｓｎ共晶接合させた構成を採用してもよい。この場合、例えば、第１下地層５１ａ及び第２下地層５２ａ、並びに、第１接合層５１ｂ及び第２接合層５２ｂを、それぞれＡｕ−Ｓｎ共晶合金から形成し、共晶温度まで加熱及び溶融させることで、第１下地層５１ａ及び第１接合層５１ｂと、第２下地層５２ａ及び第２接合層５２ｂとの間を共晶接合させる。これにより、第１基板２と第２基板３とを接合することができる。
【００６４】
第１基板２の上面２ａには、電極８が設けられている。電極８は、図視略の内部配線等を介して素子４と電気的に接続され、素子４による検出信号等を外部に出力するものである。電極８は、図示例では、第１基板２の上面２ａ上における１カ所にのみ設けられているが、通常、複数箇所に設けられる。また、電極８は、上述したように、平面視で、第２基板３に設けられる貫通部３３から露出するように設けられる。
そして、電極８は、例えば、素子４による検出信号等を必要とする種々の外部機器に対して電気的に接続可能に設けられる。
【００６５】
電極８を構成する材料としては、優れた導電性を有する電極材料であれば、特に限定されず、従来からこの分野で用いられている金属材料を何ら制限無く用いることができる。例えば、電極８として、窒化チタン（ＴｉＮ）、アルミシリコン合金（ＡｌＳｉ）、及び窒化チタン（ＴｉＮ）を、スパッタリング法によって順次積層したもの等を用いることが可能である。
【００６６】
本実施形態のパッケージ１によれば、第２基板３の下面３ｂに設けられる枠状の凸状体３１のコーナー部３５がコーナーカットされた形状であることにより、第１基板２と第２基板３の凸状体３１とを接合する際、熱圧着によるストレスがコーナー部３５で開放され、応力が緩和される。これにより、基板同士の接合部分に残留ストレスが生じるのが抑制され、充分な接合品質が得られるので、素子、及び、その検出信号を処理する駆動回路や制御回路等に、残留ストレスによる影響が及ぶのを回避でき、素子特性や回路特性が低下するのを防止できるとともに、高い封止気密性が得られる。従って、簡便な構成で、充分な接合品質を有し、生産性及び素子特性に優れ、高い信頼性を有するパッケージ１が実現できる。
【００６７】
また、本実施形態のパッケージ１によれば、接合体５を構成する第１金属接合膜５１及び第２金属接合膜５２が、それぞれ対応する位置で設けられていることで、第１基板２と第２基板３とを接合したとき、金属拡散接合によってより高い封止気密性が得られる。また、第１基板２及び第２基板３における加工精度に起因する凹凸等が吸収されるので、封止気密性のさらなる向上に加え、内部における電気的特性もより良好になり、優れた素子特性が得られる。
【００６８】
また、本実施形態のパッケージ１は、第１基板２及び第２基板３が、詳細を後述するブラスト加工やウェットエッチングによって加工した際の加工性が優れるシリコン基板からなることで、特に、第２基板３に設けられる凸状体３１の形状精度等が高められるとともに、接合による内部応力が低減される。これにより、上記のような、基板同士の接合部分に残留ストレスが生じるのを抑制できる作用がさらに安定的に得られ、パッケージ１の素子特性がさらに高められる。
【００６９】
また、本実施形態のパッケージ１によれば、素子４として赤外線検出素子を採用し、且つ、第２基板３が赤外線を透過可能に構成されることにより、接合部分に残留ストレスが生じるのが抑制され、生産性及び素子特性に優れるとともに、高い信頼性を有するパッケージとしての赤外線センサが実現できる。
【００７０】
次に、本実施形態のパッケージ１を用いた各種検出に係る処理の一例として、素子４に赤外線検出素子を用い、赤外線センサとしてパッケージを構成した場合について説明する。
まず、赤外線が第２基板３の上面３ａ側から入射して第２基板３を透過すると、赤外線検出素子からなる素子４は、その赤外線を検出して検出信号を出力する。素子４から出力された検出信号は、図視略の内部配線等を通り、電極８から出力される。電極８から出力された検出信号は、外部機器に送信されて所定の動作が行われる。
【００７１】
［パッケージの製造方法］
次に、本実施形態のパッケージの製造方法について、図４及び図５を参照しながら詳述する（パッケージ１の構成については図１〜図３も適宜参照）。
図４及び図５は、本実施形態のパッケージ１の製造方法を模式的に説明する図であり、  図４（ａ）〜（ｃ）は、以下に説明する工程（２）において基板をウェットエッチングすることで第２基板３を得るステップを示す工程図、図４（ｄ）は、工程（６）において第２基板３の凸状体３１に第２金属接合膜５２を形成するステップを示す工程図である。また、図５（ａ）は、以下に説明する工程（７）において第１基板２の上面２ａに第１金属接合膜５１を形成するステップ、及び、工程（３）においてデバイス領域２２に素子４を配置するステップを示す工程図、図５（ｂ）は、工程（４）において第１基板２と第２基板３とを接合することでパッケージ１を得るステップを示す工程図、図５（ｃ）は、工程（６）においてウエハをダイシングすることでチップ化するステップを示す工程図である。
【００７２】
本実施形態のパッケージの製造方法は、例えば、図１〜３に示すような本実施形態のパッケージ１を製造する方法であり、少なくとも、以下の工程（１）〜（５）を備える方法である。
工程（１）：基板材料の表面をエッチングすることにより、素子４を収容する凹状のデバイス領域２２を形成して第１基板２を得る。
工程（２）：基板材料の表面をエッチングすることにより、基板材料の少なくとも一部に貫通部３３を形成するとともに、平面視で複数のコーナー部３５を有する枠状の凸状体３１と、平面視で凸状体３１に囲まれるように形成され、素子４上に封止空間Ｃを確保するための凹状のキャビティ領域３２とを形成し、且つ、凸状体３１における複数のコーナー部３５を、平面視において少なくとも一部がコーナーカットされた形状に形成することで第２基板３を得る。
工程（３）：第１基板２に形成されたデバイス領域２２に素子４を配置する。
工程（４）：第１基板２と第２基板３との間に素子４が配置されるように第１基板２と第２基板３とを重ね合わせ、前記第２基板に形成された凸状体を前記第１基板に接合することにより、第１基板２及び第２基板３に囲まれた封止空間Ｃを形成しながら、第１基板２と第２基板３とを接合する。
工程（５）：ダイシングラインＬに沿って第１基板２及び第２基板３を切断することにより、チップ単位に個片化する。
【００７３】
なお、本実施形態においては、上記の工程（１）〜（５）に加え、さらに、工程（１）及び工程（２）の後に、第２基板３に形成された凸状体３１の先端を覆うように第２金属接合膜５２を形成する工程（６）と、第１基板２と第２基板３とを重ね合わせたときに凸状体３１に対応する位置で、第１基板２上に第１金属接合膜５１を形成する工程（７）と、第１基板２の上面２ａに、第１金属接合膜５１よりも外側の領域に複数の電極８を形成する工程（８）と、を備え、上記の工程（４）が、工程（６）及び工程（７）の後に、第１基板２と第２基板３とを重ね合わせて互いに加圧し、第１金属接合膜５１と第２金属接合膜５２とを拡散接合させることで、第１基板２と第２基板３とを接合する例を説明する。
【００７４】
まず、工程（１）において、基板材料、例えばシリコン基板の表面をウェットエッチングし、素子４を収容する凹状のデバイス領域２２を形成して第１基板２を作製する（図５（ａ）を参照）。
具体的には、工程（１）では、まず、基板材料となるシリコン基板の表面に、フォトリソグラフィ法により、凹状のデバイス領域２２をウェットエッチングで形成するための、図視略のレジストパターンを形成する。
次いで、シリコン基板の表面をウェットエッチングすることにより、凹状のデバイス領域２２を形成する。
その後、第１基板２からレジストパターンを剥離する。
【００７５】
工程（１）においては、フォトリソグラフィ法によってレジストパターンを形成するにあたり、例えばスピンコート法等を用いて、従来公知の条件でレジストパターンを形成することができる。
また、工程（１）におけるウェットエッチング条件としても、特に限定されず、例えば、従来からシリコン基板のエッチングに用いられているＫＯＨ等のエッチング液を用いることができる。また、エッチング液の温度やエッチング時間等の各条件についても、従来公知の条件を何ら制限無く採用できる。
【００７６】
本実施形態では、上記工程（１）を実施するのと平行して、工程（２）において、基板材料、例えばシリコン基板の表面（下面３ｂ）をエッチングすることにより、貫通部３３と、枠状の凸状体３１と、平面視で凸状体３１に囲まれるように形成され、素子４上に封止空間Ｃを確保するための凹状のキャビティ領域３２とを形成しで第２基板３を作製する。
【００７７】
まず、工程（２）においては、図５（ａ）に示すような、基板材料となるシリコン基板３Ａを準備する。
次いで、詳細な図示を省略するが、シリコン基板３Ａの一方の表面（下面３ｂ）にドライフィルムレジストを塗布した後、フォトリソグラフィ法によってパターン化することにより、凸状体３１及びキャビティ領域３２をウェットエッチングで形成するための図視略のレジストパターンを形成する。
これと同時に、シリコン基板３Ａの他方の表面（上面３ａ）に、上記同様、ドライフィルムレジストを塗布した後、フォトリソグラフィ法によってパターン化することにより、貫通部３３をドライエッチングやウェットエッチングで形成するための図視略のレジストパターンを形成する。
【００７８】
次いで、図４（ｂ）に示すように、シリコン基板３Ａの一方の表面（下面３ｂ）をウェットエッチングすることにより、凸状体３１を形成するとともに、図１及び図２中にも示すような、凸状体３１に囲まれたキャビティ領域３２を形成する。
これと同時に、図４（ｃ）に示すように、シリコン基板３Ａの他方の表面（上面３ａ）をドライエッチング又はウェットエッチングすることにより、貫通部３３を形成する。
【００７９】
なお、本実施形態においては、工程（２）において貫通部３３を形成するにあたり、ドライエッチングやウェットエッチングでは工程時間がかかりすぎるおそれもあるため、例えば、シリコン基板３Ａの表面をサンドブラスト加工する方法によって貫通部３３を形成してもよい。この場合、貫通部３３を形成するのと同時に、後述の工程（５）においてダイシング加工を行う際の目印となる、平面視で複数の矩形状の領域に区画されたダイシングラインＬを形成することができる（図５（ｃ）等を参照）。
【００８０】
ここで、本実施形態の工程（２）においては、図３（ａ）に示すように、凸状体３１における複数のコーナー部３５を、平面視において少なくとも一部がコーナーカットされた形状に形成する。
具体的には、例えば、具体的には、（１００）面を有するシリコン基板の一方の表面（下面３ｂ）を、水酸化カリウム溶液をエッチング溶液に用いてウェットエッチングする。この際、シリコン基板の一方の表面（下面３ｂ）上において、シリコンの結晶異方性に起因するエッチング速度の勾配が生じることで、特に、コーナー部３５におけるエッチング速度が速くなる。これにより、コーナー部３５が、頂点が除去された形状でエッチングが進行し、図３（ａ）に示すようなコーナーカットされた形状を有し、（２２１）面が出現したコーナー部３５が得られる。
【００８１】
なお、コーナー部３５の平面視形状は、図示例のような面取り形状（Ｃ面）には限定されず、例えば、平面視円弧状（Ｒ形状）となるように、エッチング条件の選択によってコントロールしてもよい。
【００８２】
また、コーナー部３５の寸法についても、この分野においてシリコン基板をウェットエッチングする際に適用される一般的な条件を採用することにより、図３（ａ），（ｂ）中に示す面取り幅Ｋ、キャビティ深さＤ、接合幅Ｗ及び対角線方向の幅Ｔが、上述したような寸法関係となるようにコントロールすることができる。
【００８３】
本実施形態においては、工程（２）において、キャビティ領域３２の形成と同一工程で、上記のようなコーナー部３５を有する枠状の凸状体３１を形成することができため、工程を増加させることがない。
【００８４】
なお、上述したように、貫通部３３及びダイシングラインＬをブラスト加工で同時に形成する場合には、例えば、図視略のレジストパターンにおける露出領域のサイズを最適化することにより、貫通部３３と凹状のダイシングラインＬを同時に形成できる。即ち、レジストパターンにおける貫通部３３の形成予定領域に対応する位置を、比較的大きな露出領域とする一方、ダイシングラインＬの形成予定領域に対応する位置を、幅の狭いライン状の露出領域として形成する。これにより、貫通部３３の形成予定領域においては、図視略の砥粒がシリコン基板３Ａ（第２基板３）の厚さ方向で奥深く入り込むため、貫通部３３が第２基板３を貫通するように形成される。一方、ダイシングラインＬの形成予定領域においては、砥粒がシリコン基板３Ａの厚さ方向で浅い位置までしか入り込まないため、ダイシングラインＬは第２基板３を貫通することなく凹状に形成される。
【００８５】
また、例えば、図視略のブラスト加工装置の設定により、このブラスト加工装置及び研磨剤から決定されるアスペクト比に基づき、ダイシングラインＬの幅寸法が、シリコン基板３Ａを貫通可能な幅寸法よりも狭い幅寸法となるように調整する方法を採用することもできる。
【００８６】
上記のブラスト加工によって形成されるダイシングラインＬの幅寸法としては、特に限定されず、後述の工程（５）におけるダイシング時の位置合わせや加工性を考慮して適宜決定すればよく、例えば、５０〜２００μｍ程度とすることができる。
【００８７】
また、工程（２）のブラスト加工で用いる砥粒としても、特に限定されないが、本実施形態で製造するパッケージがチップサイズであることや、ダイシングラインＬが微細なラインであること等も考慮し、例えば、６００〜１２００番程度のものを用いることができる。
【００８８】
次に、工程（６）において、第１基板２における素子４が配置された上面２ａに、該素子４を囲むように枠状の第１金属接合膜５１を形成する。
具体的には、まず、図５（ａ）に示すような、工程（１）で得られた第１基板２の上面２ａ側に、スプレーコート法等のフォトリソグラフィ法により、第１金属接合膜５１を形成するための、図視略のレジストパターンを形成する。この際、第１基板２の上面２ａにおける、第１金属接合膜５１の形成予定位置を除いた全面にレジストパターンを形成する。
【００８９】
次いで、例えば、スパッタリング法、蒸着法又はめっき法等の方法により、図５（ａ）等に示すように、第１金属接合膜５１を形成する。この際、材料及び積層順を適宜選択することにより、上述したような｛Ａｕ層／Ｔａ層｝構造、又は、｛Ａｌ層／ＴｉＮ層｝構造の薄膜からなり、第１下地層５１ａ上に第１接合層５１ｂが積層された第１金属接合膜５１を形成することができる。
その後、第１基板２の上面２ａから図視略のレジストパターンを剥離する。
【００９０】
次に、工程（８）において、第１基板２の上面２ａに、第１金属接合膜５１よりも外側の領域に複数の電極８を形成する。
具体的には、図５（ａ）中に示すように、第１基板２の上面２ａに、スパッタリング法によって導電性材料を積層することにより、電極８を形成する。この際、電極８に用いられる電極材料としては、特に限定されないが、例えば、上述したような、ＴｉＮ、ＡｌＳｉ、及びＴｉＮを順次積層することで形成することができる。
【００９１】
次に、工程（７）において、第２基板３の上面３ａ側に形成された凸状体３１の先端部を覆うように、枠状の第２金属接合膜５２を形成する。
具体的には、まず、図４（ｄ）に示すような、工程（２）で得られた第２基板３の下面３ｂ側に、スプレーコート法等のフォトリソグラフィ法により、第２金属接合膜５２を形成するための、図視略のレジストパターンを形成する。この際、第２基板３の下面３ｂにおける、凸状体３１を除いた全面にレジストパターンを形成する。
【００９２】
次いで、例えば、スパッタリング法、蒸着法又はめっき法等の方法により、第２基板３の下面３ｂにおける凸状体３１の先端の全体に、枠状の第２金属接合膜５２を形成する。
なお、工程（７）においては、材料及び積層順を適宜選択することにより、上述したような｛Ａｕ／Ｔａ｝構造、又は、｛Ａｌ／ＴｉＮ｝構造の薄膜からなり、第２下地層５２ａ上に第２接合層５２ｂが積層された第２金属接合膜５２を形成することができる。
この際、第１金属接合膜５１が｛Ａｕ／Ｔａ｝構造からなる場合には、第２金属接合膜５２も同様の材料から形成する。この場合には、第１接合層５１ｂ（Ａｕ）と第２接合層５２ｂ（Ａｕ）とが接合される。
また、第１金属接合膜５１が｛Ａｌ／ＴｉＮ｝構造からなる場合には、第２金属接合膜５２も同様の材料から形成する。この場合には、第１接合層５１ｂ（Ａｌ）と第２接合層５２ｂ（Ａｌ）とが接合される。
その後、第２基板３の下面３ｂから図視略のレジストパターンを剥離する。
【００９３】
次に、工程（３）において、第１基板２の上面２ａに形成された凹状のデバイス領域２２に、素子４を配置する（図５（ａ）等を参照）。
【００９４】
次に、工程（４）においては、第１基板２と第２基板３とを、第１金属接合膜５１と、凸状体３１の先端部に形成された第２金属接合膜５２とを接合して重ね合わせることにより、第１基板２、第２基板３、及び、第１金属接合膜５１と第２金属接合膜５２とが積層されてなる接合体５に囲まれた封止空間Ｃを形成しながら接合する。
【００９５】
具体的には、まず、図４（ｂ）に示すように、第１金属接合膜５１と第２金属接合膜５２とを突き合わせるように、第１基板２と第２基板３とを重ね合わせる。
次いで、第１基板２と第２基板３とを互いに加圧することにより、第１金属接合膜５１と第２金属接合膜５２との間に金属拡散接合を発現させ、この部分を接合する。これにより、第１基板２と第２基板３とが、第１金属接合膜５１と第２金属接合膜５２とが接合されてなる接合体５を介して接合された状態となる。
【００９６】
上記の金属拡散接合を行う際の条件、即ち、パッケージ１の封止空間Ｃを封止する条件としては、特に限定されないが、例えば、第１基板２側の第１金属接合膜５１、及び、第２基板３側の第２金属接合膜５２が｛Ａｕ（第１接合層５１ｂ又は第２接合層５２ｂ）／Ｔａ（第１下地層５１ａ又は第２下地層５２ａ）｝構造である場合には、例えば、温度条件を３００〜３５０℃の範囲とし、加圧力を４５０〜９００ｋＰａの範囲とすることが好ましい。
一方、第１金属接合膜５１及び第２金属接合膜５２が｛Ａｌ（第１接合層５１ｂ又は第２接合層５２ｂ）／ＴｉＮ（第１下地層５１ａ又は第２下地層５２ａ）｝構造である場合には、例えば、温度条件を３５０〜４００℃の範囲とし、加圧力を２７〜６０ＭＰａの範囲とすることが好ましい。
【００９７】
また、第１基板２と第２基板３とを接合する際の封止幅（接合幅）、即ち、第１金属接合膜５１及び第２金属接合膜５２の最大幅も、特に限定されない。一方、封止気密性の向上等を考慮した場合、上記の封止幅は、第１金属接合膜５１及び第２金属接合膜５２が｛Ａｕ（第１接合層５１ｂ又は第２接合層５２ｂ）／Ｔａ（第１下地層５１ａ又は第２下地層５２ａ）｝構造である場合には、例えば、０．１５〜０．３０ｍｍの範囲であることが好ましい。また、第１金属接合膜５１及び第２金属接合膜５２が｛Ａｌ（第１接合層５１ｂ又は第２接合層５２ｂ）／ＴｉＮ（第１下地層５１ａ又は第２下地層５２ａ）｝構造である場合には、上記の封止幅は、例えば、０．０３〜０．１０ｍｍの範囲であることが好ましい。
【００９８】
そして、本実施形態では、工程（５）において、例えば、ブレードを用いて、ダイシングラインＬに沿って第１基板２及び第２基板３を切断することにより、チップ単位に個片化する。
以上の各工程により、本実施形態のパッケージ１を製造することができる。
なお、上記の各工程は、可能な範囲で、その工程順を変更したり、あるいは、同じ工程として行ったりすることも可能である。
【００９９】
本実施形態のパッケージ１の製造方法によれば、上記のように、基板材料の表面をエッチングすることで、枠状の凸状体３１のコーナー部３５を、平面視において少なくとも一部がコーナーカットされた形状に形成することで第２基板３を得る工程（２）を備えた方法なので、工程（４）において第１基板２と第２基板３の凸状体３１とを接合する際、熱圧着によるストレスがコーナー部３５で開放され、応力が緩和される。これにより、基板同士の接合部分に残留ストレスが生じるのを抑制できるので、充分な接合品質で第１基板２と第２基板３とを接合できる。従って、素子４、及び、その検出信号を処理する駆動回路や制御回路等に、残留ストレスによる影響が及ぶのを回避できるので、得られるパッケージ１の素子特性や回路特性が低下することを防止でき、また、高い封止気密性を確保できる。また、工程（２）において、第２基板３の下面３ｂをエッチングすることで、複数のコーナー部３５を有する枠状の凸状体３１を形成する方法なので、この第２基板３の下面３ｂにおける凸状体３１以外の部分がエッチングで除去されることで、凹状のキャビティ領域３２を同時に形成することができ、工程を簡略化することができる。さらに、凸状体３１を備えることにより、工程（４）において第１基板２と第２基板３の凸状体３１とを接合する際、接合装置による加圧力が効率的に付与されるため、接合安定性が向上する。従って、接合品質並びに素子特性に優れ、高い信頼性を有するパッケージ１を、工程を増加させることなく、生産性よく製造することが可能になる。
【０１００】
また、本実施形態においては、さらに、上記の工程（６）及び工程（７）を備え、接合体５を構成する第１金属接合膜５１及び第２金属接合膜５２を、それぞれ対応する位置で形成したうえで、上記の工程（４）において、第１金属接合膜５１と第２金属接合膜５２とを拡散接合させ、第１基板２と第２基板３とを接合することで、高い封止気密性を有するパッケージ１が得られる。また、第１基板２及び第２基板３における加工精度に起因する凹凸等が吸収されるので、封止気密性の向上に加え、内部における電気的特性もより良好になり、優れた特性を有するパッケージ１を製造することが可能になる。
【０１０１】
また、本実施形態の製造方法によれば、第１基板２及び第２基板３に、ウェットエッチングやブラスト加工の際の加工性に優れるシリコン基板を用いることで、後工程となる工程（４）で第１基板２と第２基板３とを接合する際の内部応力が低減されるとともに、第２基板３に設けられる凸状体３１の形状精度等が高められる。これにより、上記のような、基板同士の接合部分に残留ストレスが生じるのを抑制できる作用がより安定的に得られる。
【０１０２】
また、本実施形態の製造方法では、工程（２）において、第２基板３として、エッチング速度が速い（１００）面を有するシリコン基板を用いることで、シリコンの結晶異方性に起因するエッチング速度の勾配により、上記のようなコーナーカットされた形状を有し、（２２１）面が出現したコーナー部３５を形成できる。これにより、凸状体３１の形状精度等がより高められるので、上記のような、基板同士の接合部分に残留ストレスが生じるのを抑制できる作用が、さらに安定的に得られる。
【０１０３】
さらに、本実施形態では、工程（３）において、素子４として赤外線検出素子をデバイス領域に配置することにより、接合部分に残留ストレスが生じるのが抑制され、充分な接合品質を有し、生産性及び素子特性に優れるとともに、高い信頼性を有するパッケージ１として赤外線センサを製造できる。
【０１０４】
［作用効果］
以上説明したように、本実施形態のパッケージ１によれば、上記のように、第２基板３に設けられた枠状の凸状体３１が、コーナー部３５の少なくとも一部がコーナーカットされた形状とされている。このような構成により、第１基板２と第２基板３の凸状体３１とを接合する際、熱圧着によるストレスがコーナー部３５で開放されることで応力が緩和され、接合部分に残留ストレスが生じるのを抑制でき、充分な接合品質が得られる。これにより、素子４及び駆動回路や制御回路等に、残留ストレスによる影響が及ぶのを回避できるので、素子特性や回路特性が低下するのを防止できるとともに、高い封止気密性が得られる。従って、簡便な構成で充分な接合品質が得られ、生産性及び素子特性に優れ、高い信頼性を有するパッケージ１が実現できる。
【０１０５】
また、本発明に係るパッケージ１の製造方法によれば、上記のように、基板材料の表面をエッチングすることで、枠状の凸状体３１のコーナー部３５を、少なくとも一部がコーナーカットされた形状に形成して第２基板３を得る工程（２）を備える方法を採用している。このような構成により、工程（４）において第１基板２と第２基板３の凸状体３１とを接合する際、熱圧着によるストレスがコーナー部３５で開放されて応力が緩和され、基板同士の接合部分に残留ストレスが生じるのを抑制できる。これにより、第１基板２と第２基板３とを充分な接合品質で接合できるので、素子４及び駆動回路や制御回路等に、残留ストレスによる影響が及ぶのを回避し、パッケージの素子特性や回路特性が低下することを防止しながら、高い封止気密性を確保できる。従って、接合品質及び素子特性に優れ、高い信頼性を有するパッケージ１を、工程を増加させることなく、生産性よく製造することが可能になる。
【産業上の利用可能性】
【０１０６】
本発明のパッケージは、上述したように、生産性及び素子特性に優れ、高い信頼性を有するものなので、信頼性の高い各種検出精度が要求される電子機器等における用途、例えば、携帯端末、スマートフォン、センサネットワーク・デバイス、モノのインターネット（ＩｏＴ）技術等において非常に好適である。
【符号の説明】
【０１０７】
１…パッケージ
２…第１基板
２ａ…上面
２ｂ…下面
２２…デバイス領域
３…第２基板
３ａ…上面
３ｂ…下面
３１…凸状体
３５…コーナー部
３２…キャビティ領域
３３…貫通部
３３ａ，３３ｂ…側壁
３Ａ…シリコン基板
４…素子
５…接合体
５１…第１金属接合膜
５１ａ…第１下地層
５１ｂ…第１接合層
５２…第２金属接合膜
５２ａ…第２下地層
５２ｂ…第２接合層
８…電極
Ｃ…封止空間
Ｌ…ダイシングライン
Ｄ…キャビティ深さ（エッチング深さ）
Ｈ…対角線
Ｋ…面取り幅（面取り形状における削れ長さ）
Ｔ…幅（対角線Ｈ方向の幅）
Ｗ…接合幅
【図１】
2020150034.tif 000003
【図２】
2020150034.tif 000004
【図３】
2020150034.tif 000005
【図４】
2020150034.tif 000006
【図５】
2020150034.tif 000007