(57)【要約】【課題】  ドレインフィールドプレート（１４０）を有するＨＥＭＴが提供される。【解決手段】  ドレインフィールドプレート（１４０）が、ＨＥＭＴのゲート（１１８）とドレイン（１０４）との間の領域に形成される。ドレインフィールドプレート（１４０）は、ドレインパッド（１０４）よりも大きい投影領域を持つ金属パッド（１４０）を含む。ドレインフィールドプレート（１４０）及びドレインフィールドプレートの下に配置された半導体層（１０２）が、金属−半導体（Ｍ−Ｓ）ショットキー構造を形成する。Ｍ−Ｓショットキー構造のキャパシタンスが、半導体領域（１０２）内のキャパシタンスを生成し、それが、ＨＥＭＴのトランジスタコンポーネントのブレイクダウン電圧を高める。活性領域（２０３）の下の基板（１００）の一部を除去することができ、それにより熱伝導率が高められ、ＨＥＭＴのトランジスタコンポーネントのジャンクション温度が低下される。【選択図】  図１３
2020150280.tif 000002
【特許請求の範囲】
【請求項１】
エピタキシャル層と、
前記エピタキシャル層の頂面に形成された複数のトランジスタコンポーネントと、
前記エピタキシャル層の底面上に形成され、前記複数のトランジスタコンポーネントの一部の下の領域の外側にある領域に配置された基板と、
電気絶縁材料で形成され、前記基板の底面と前記エピタキシャル層の底面の一部との上に配置された絶縁層と、
前記絶縁層の底面から、前記複数のトランジスタコンポーネントのうちの少なくとも１つのトランジスタコンポーネントの底面まで、前記エピタキシャル層を貫いて延在する少なくとも１つのビアと、
前記絶縁層の底面、前記少なくとも１つのビアの側壁、及び前記複数のトランジスタコンポーネントのうちの前記少なくとも１つのトランジスタコンポーネントの前記底面、の上に形成された少なくとも１つの金属層と、
を有する半導体トランジスタ。
【請求項２】
前記少なくとも１つの金属層の底面に付与されたはんだペースト、
を更に有する請求項１に記載の半導体トランジスタ。
【請求項３】
前記少なくとも１つの金属層は、
前記絶縁層の前記底面、前記少なくとも１つのビアの前記側壁、及び前記複数のトランジスタコンポーネントのうちの前記１つのトランジスタコンポーネントの前記底面、の上に形成された第１の金属層と、
前記第１の金属層の底面上に形成された第２の金属層と
を含む、請求項１に記載の半導体トランジスタ。
【請求項４】
当該半導体トランジスタは高電子移動度トランジスタ（ＨＥＭＴ）である、請求項１に記載の半導体トランジスタ。
【請求項５】
半導体トランジスタの処理方法であって、前記半導体トランジスタは、基板と、エピタキシャル層と、該エピタキシャル層上に形成された複数のトランジスタコンポーネントとを含み、当該方法は、
前記複数のトランジスタコンポーネントの一部の下方に配置された前記基板の一部を除去し、それにより前記エピタキシャル層の底面の一部を露出させることと、
前記エピタキシャル層の前記底面の前記露出された部分上に、電気絶縁材料からなる絶縁層を形成することと、
前記絶縁層の底面から前記複数のトランジスタコンポーネントのうちの少なくとも１つのトランジスタコンポーネントの底面まで延在する少なくとも１つのビアを形成することと、
前記絶縁層の前記底面上、前記ビアの側壁上、及び前記複数のトランジスタコンポーネントのうちの前記少なくとも１つのトランジスタコンポーネントの前記底面上に、少なくとも１つの金属層を堆積させることと
を有する、方法。
【請求項６】
前記少なくとも１つの金属層の底面上にはんだペーストを付与すること、
を更に有する請求項５に記載の方法。
【請求項７】
前記少なくとも１つの金属層を堆積させるステップは、
前記絶縁層の前記底面上、前記ビアの前記側壁上、及び前記複数のトランジスタコンポーネントのうちの前記１つのトランジスタコンポーネントの前記底面上に、第１の金属層を堆積させることと、
前記第１の金属層の底面上に第２の金属層を堆積させることと
を含む、請求項５に記載の方法。
【請求項８】
前記少なくとも１つの金属層は、前記基板よりも高い熱伝導率を有する、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに関し、より具体的には高電子移動度トランジスタに関する。
【背景技術】
【０００２】
ヘテロ構造ＦＥＴ（ＨＦＥＴ）又は変調ドープＦＥＴ（ＭＯＤＦＥＴ）としても知られる高電子移動度トランジスタ（ＨＥＭＴ）は、電界効果トランジスタ（ＦＥＴ）の一種であり、ＨＥＭＴにおいては、チャネル層とその電子親和力がチャネル層のそれよりも小さいバリア層との間にヘテロ接合が形成される。ＨＥＭＴトランジスタは、通常のトランジスタよりも高いミリ波周波数に至る周波数で動作することができ、典型的に、例えば移動電話局間の電力増幅器（パワーアンプ）及び軍事用途のフェイズドアレイレーザなどの高周波及び高出力の製品に使用されている。
【０００３】
一般に、無線周波数（ＲＦ）域での動作用のＨＥＭＴは、通常のトランジスタよりも高いブレイクダウン電圧（絶縁破壊電圧）を必要とする。ここで、ブレイクダウン電圧は、トランジスタのゲートが扱うことができる最大電圧である。既存のＨＥＭＴでは、ブレイクダウン電圧を高めるために、ソースに接続されたゲートフィールドプレートが使用されてきた。しかしながら、最新のモバイル通信技術の出現により、より高いブレイクダウン電圧を持つＨＥＭＴの需要が絶えず増している。また、良好な線形性を得るためには、ゲート−ドレイン間容量（Ｃｇｄ）値が動的駆動域内でフラット（平坦）なままである必要がある。
【０００４】
また、高出力（ハイパワー）域で動作するように設計されたＨＥＭＴは、高い熱エネルギーを生成することがある。故に、それらは、負荷に大きい電流を送達することができるような低い出力抵抗と、高電圧に耐えるための良好なジャンクション絶縁とに関して設計される必要がある。ほとんどの熱エネルギーがヘテロ接合で生成されるので、熱エネルギーが非常に迅速に消散され、それにより過熱を防ぐように、このジャンクションの領域が可能な限り大きくされ得る。しかしながら、多くの高出力用途では、ＨＥＭＴのフォームファクタがデバイス領域のサイズに制限を課して、ＨＥＭＴが扱うことができる最大電力に対する制限をもたらし得る。
【０００５】
従って、高いブレイクダウン電圧、動的駆動域内でのフラットなＣｇｄ値、及び強化された放熱機構を有し、それにより、様々な用途において、特に無線周波数域において、最大電圧、線形性、及び電力定格を高めるＨＥＭＴが望まれる。
【発明の概要】
【０００６】
実施形態において、ＨＥＭＴのドレインの上方にドレインフィールドプレートが形成される。ドレインフィールドプレートは、ドレインパッドよりも大きい投影領域を持つ金属パッドを含む。ドレインフィールドプレートは、ゲート側のドレインパッドによって生成される電界の強度を低減させて、ＨＥＭＴのブレイクダウン電圧の上昇をもたらす。
【０００７】
実施形態において、ＳｉＮパッシベーション層を堆積させ、該ＳｉＮパッシベーション層をパターニングし、パターニングされたＳｉＮ層の上に金属層を堆積させることによって、ドレインフィールドプレートが形成される。ドレインフィールドプレート及びその下にある半導体層が、半導体中に空乏層を生成する金属−半導体（Ｍ−Ｓ）ショットキー接合を形成し、この空乏層がＨＥＭＴのブレイクダウン電圧を上昇させる。そして、ドレインフィールドプレートの形状を変えることにより、ゲート−ドレイン間容量（Ｃｇｄ）及びドレイン−ソース間容量（Ｃｄｓ）を制御することができ、ＨＥＭＴのＲＦ特性が高められる。
【０００８】
実施形態において、バルクリーク電流及びジャンクション温度（Ｔｊ）を低減させるようにＨＥＭＴが設計される。表側を処理すること（すなわち、基板の前面にトランジスタコンポーネントを形成すること）の完了を受けて、基板の裏面が、放熱を高めるように処理され得る。実施形態において、裏面処理は幾つかの工程を含む。先ず、活性領域の下の基板の部分が除去される（エッチングされる）。次いで、裏側表面全体にＳｉＮ層を堆積させることができ、該ＳｉＮ層の厚さは好ましくは約３５ｎｍである。次に、ソースの下のＡｌＧａＮ／ＧａＮエピタキシャル層を貫いてビアホールが作製される。ビアを通じて基板の裏面と前面上のソースとが電気的に接続されるように、例えばスパッタリングなどの好適プロセスによって、Ｔｉ／Ａｕからなる第１の金属層が裏側表面に堆積され、そして、該第１の金属層の上に、例えばＣｕ／Ａｕ、Ｃｕ／Ａｕ／Ｃｕ／Ａｕ、又はＣｕ／Ａｇ／Ａｕなどの複合構造を持つ第２の金属層を形成され得る。
【０００９】
実施形態において、この裏面処理は、活性領域の下に金属層が堆積される前に、活性領域の下の基板を除去し得る。例えばＳｉ又はサファイアなどの典型的な基板材料は、金属層よりも低い熱伝導率を有するので、この裏面処理は、ＨＥＭＴの熱伝導率を高めて、トランジスタコンポーネントのＴｊを低下させ得る。実施形態において、この裏面処理は、ＳｉＮ層が堆積される前に、活性領域の下の基板を除去してもよい。典型的な基板材料はＳｉＮよりも低い電気絶縁を有するので、この裏面処理は、電気絶縁を高めて、トランジスタコンポーネントのバルクリーク電流を低減させ得る。
【００１０】
実施形態において、各ＨＥＭＴが、ウエハからダイシングされ（すなわち、個片化プロセスが実行され）、そして、従来の共晶ダイアタッチのプリフォームなしでパッケージに取り付けられ得る。これは、少なくとも１つの製造工程を削減し、それ故に製造コストを低減させる。実施形態において、表面実装デバイス（ＳＭＤ）リフロー方法を用いて、ダイをパッケージに取り付け得る。
【００１１】
典型的に、従来のダイボンディングプロセスは、空気ボイドの問題に遭遇することになり、その空気ボイドが熱伝導率を低下させてトランジスタの信頼性に悪影響を及ぼす。実施形態では、ビアホール及び基板の凹所領域を充填するように裏面にはんだペーストが付与され、ダイボンディングプロセス中の空気ボイドの形成が未然に防止される。
【図面の簡単な説明】
【００１２】
その例が添付図面に示されることがある本発明の実施形態を参照する。これらの図は、限定するものではなく、例示的なものであることが意図される。本発明は、概してこれらの実施形態の文脈にて記述されるが、理解されるべきことには、本発明の範囲をこれら特定の実施形態に限定することは意図されていない。
【図１】図１−５は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。
【図２】図１−５は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。
【図３】図１−５は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。
【図４】図１−５は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。
【図５】図１−５は、本発明の実施形態に従った、基板の前面に半導体コンポーネントを形成する例示的なプロセスを示している。
【図６】本発明の実施形態に従った、パッシベーション層を堆積させる例示的なプロセスを示している。
【図７】本発明の実施形態に従った、コンタクトオープンを形成する例示的なプロセスを示している。
【図８】本発明の実施形態に従った、ゲートフィールドプレート及びドレインフィールドプレートを形成する例示的なプロセスを示している。
【図９】本発明の実施形態に従ったドレインフィールドプレートの上面図を示している。
【図１０】本発明の実施形態に従ったドレインフィールドプレートの上面図を示している。
【図１１】本発明の実施形態に従った、トランジスタコンポーネント上に金属層をめっきする例示的なプロセスを示している。
【図１２】図１２及び１３は、本発明の実施形態に従った、電気絶縁層を堆積させ、該絶縁層の一部をエッチングする例示的なプロセスを示している。
【図１３】図１２及び１３は、本発明の実施形態に従った、電気絶縁層を堆積させ、該絶縁層の一部をエッチングする例示的なプロセスを示している。
【図１４】本発明の実施形態に従ったウエハ薄層化の例示的なプロセスを示している。
【図１５】本発明の実施形態に従った、基板をエッチングする例示的なプロセスを示している。
【図１６】本発明の実施形態に従った、ＳｉＮ層を堆積させる例示的なプロセスを示している。
【図１７】本発明の実施形態に従った、ビアホールを生成する例示的なプロセスを示している。
【図１８】本発明の実施形態に従った、ウエハの裏側表面の上に金属層を堆積させる例示的なプロセスを示している。
【図１９】本発明の実施形態に従った、ウエハの裏側表面の上に金属層を堆積させる例示的なプロセスを示している。
【図２０】本発明の実施形態に従った、ウエハの裏側表面にはんだペーストを付与する例示的なプロセスを示している。
【図２１】本発明の実施形態に従った、ＨＥＭＴウエハの裏面を処理する例示的なプロセスを示している。
【図２２】本発明の実施形態に従った、ウエハの裏側表面の上に金属層を堆積させる例示的なプロセスを示している。
【図２３】本発明の実施形態に従った、ウエハの裏側表面の上に金属層を堆積させる例示的なプロセスを示している。
【図２４】本発明の実施形態に従った、ウエハの裏側表面にはんだペーストを付与する例示的なプロセスを示している。
【発明を実施するための形態】
【００１３】
以下の記載では、説明の目的で、本開示の理解を提供するために具体的詳細が記載される。しかしながら、当業者に明らかなことには、本開示はこれらの詳細を用いずに実施されることができる。また、当業者が認識することには、以下に記述される本開示の実施形態は、例えばプロセス、装置、システム、デバイス、又は有形のコンピュータ読み取り可能媒体上の方法などの、多様なやり方で実装され得る。
【００１４】
当業者が認識するはずのことには、（１）特定のステップはオプションで実行されてもよく、（２）ステップは、ここに記載される特定の順序に限定されないことがあり、また、（３）特定のステップは、同時に行われることを含め、異なる順序で実行されてもよい。
【００１５】
図に示される要素／コンポーネントは、本開示の例示的な実施形態を図示するものであり、本開示を不明瞭にすることを避けるように作成されている。本明細書中の“一実施形態”、“好適実施形態”、“或る実施形態”、又は“実施形態”への言及は、その実施形態に関連して記述される特定の機構、構造、特性、又は機能が、本開示の少なくとも１つの実施形態に含まれること、そして、２つ以上の実施形態に含まれ得ることを意味する。本明細書の様々な箇所に“一実施形態において”、“或る実施形態において”、又は“実施形態において”なる言い回しが現れることは、必ずしも全てが同じ１つ以上の実施形態に言及しているわけではない。用語“含む”、“含んでいる”、“有する”、“有している”は、オープンな用語であると理解され、それに続いて列挙されるものは例であって、それら列挙されるアイテムに限定されることを意味しない。ここで使用される見出しは、単に編成目的でのものであり、説明又は請求項の範囲を限定するために使用されているわけではない。さらに、本明細書の様々な箇所での特定の用語の使用は、例示のためであり、限定するものとして解釈されるべきでない。
【００１６】
本開示の実施形態は、ＨＥＭＴのブレイクダウン電圧を高めるドレインフィールドプレートを含む。また、ドレインフィールドプレートは、ＨＥＭＴのＣｇｄ及び／又はＣｄｓを増加又は減少させ、フラットなＣｇｄ値を維持し、ＨＥＭＴのＲＦ特性を向上させるためにも使用され得る。
【００１７】
本開示の実施形態は、活性領域の下の基板の一部を除去し、それにより熱伝導率を高めてＨＥＭＴのコンポーネントのジャンクション温度を低下させるプロセスを含む。
【００１８】
本開示の実施形態は、活性領域の下の基板の一部を除去し、そして、ＳｉＮ層を堆積させるプロセスを含む。ＳｉＮ層は基板材料よりも良好な電気絶縁特性を有するので、このプロセスは、ＨＥＭＴのコンポーネントのバルクリーク電流を減少させ得る。
【００１９】
本開示の実施形態は、活性領域の下の基板の一部を除去し、そして、金属層を堆積させるプロセスを含む。金属層は、基板材料よりも良好な熱伝導率を有するので、このプロセスは、熱伝導率を高めてＨＥＭＴのコンポーネントのジャンクション温度を低下させ得る。
【００２０】
本開示の実施形態は、活性領域の下の基板の一部を除去し、そして、ビアホールを形成するプロセスを含み、ビアホール内に金属層が堆積される。これらのプロセスは、ＨＥＭＴのソースインダクタンスを低減させ得る。
【００２１】
本開示の実施形態は、活性領域の下の基板の一部を除去し、金属層を堆積させ、そして、ウエハの裏側表面にはんだペーストを付与して空気ボイドの形成を回避するプロセスを含み、それにより、ＨＥＭＴのコンポーネントの熱伝導特性が向上され、ＨＥＭＴのコンポーネントのジャンクション温度が低下される。
【００２２】
本開示の実施形態は、活性領域の下の基板の一部を除去し、金属層を堆積させ、そして、ウエハの裏側表面にはんだペーストを付与するプロセスを含む。これらのプロセスは、ＨＥＭＴダイをパッケージに取り付けるための従来のプリフォームプロセス（例えば共晶ダイ取り付けプロセスなど）を排除することができ、それにより製造コストを低減させ得る。
【００２３】
本開示の実施形態は、活性領域の下の基板の一部を除去し、金属層を堆積させ、そして、ウエハの裏側表面にはんだペーストを付与するプロセスを含む。故に、ＨＥＭＴダイをパッケージに取り付けるために、共晶ダイ取り付けプロセス又はＳＭＤリフロープロセスの何れも使用することができる。
【００２４】
図１−５は、本発明の実施形態に従った、基板の前面（又は頂面）にＨＥＭＴコンポーネントを形成する例示的なプロセスを示している。図１に示すように、基板１００の前面（頂面）上にエピタキシャル層１０２が形成される。基板１００は、好ましくはＳｉ又はサファイアで形成され得るが、その他の好適材料が基板に使用されてもよい。エピタキシャル層１０２は、基板上にＡｌＧａＮ／ＧａＮヘテロ接合層が形成されるようにＧａＮで形成され得る。なお、エピタキシャル層１０２は、その他の好適タイプの材料で形成されてもよい。以下では、例示的なＨＥＭＴとしてＧａＮ  ＨＥＭＴを用いるが、その他のタイプのＨＥＭＴが本明細書に記載されるプロセスによって製造されてもよい。
【００２５】
エピタキシャル層１０２の上に、ドレイン（又は、等価的に、ドレインパッド若しくはドレイン電極若しくはドレイン用オーミックメタライゼーション）１０４及び１０８と、ソース（又は、等価的に、ソースパッド若しくはソース電極若しくはソース用オーミックメタライゼーション）とが形成され得る。ドレイン及びソースは、好適な（１つ以上の）金属で形成され得る。実施形態において、ドレイン及びソースの各々は、Ｔｉ／Ａｌ／Ｎｉ／Ａｕを含む複合金属層構造を有し得る。ドレイン及びソースのオーミックコンタクトは、ドレイン及びソースを合金化し、それによりドレイン／ソースとエピタキシャル層１０２との間の界面における抵抗を低減させることによって生成され得る。
【００２６】
図２に示すように、基板１００の前側表面の上に電気絶縁層１１０が形成され得る。実施形態において、絶縁層１１０はＳｉＮで形成されることができ、又は、その他の好適材料が電気絶縁に使用されてもよい。絶縁層１１０は、エピタキシャル層１０２、ドレイン１０４及び１０８、並びにソース１０６の頂面上の、これらの要素の製造中に形成され得るダメージを覆い得る。後述するように、ＳｉＮ層は、ゲートを形成するためにパターニングされ得る。
【００２７】
図３は、イオン注入部（又は、簡潔に、注入部）１１２を生成するイオン注入プロセスを示しており、注入部１１２は、ドレイン１０４及び１０８並びにソース１０６を、ＨＥＭＴの独立した動作単位として分離し得る。実施形態において、パターニングされたフォトレジスト層（図３には図示せず）が、好適なフォトリソグラフィプロセスによってＨＥＭＴの頂面上にコーティングされてフォトレジスト（ＰＲ）マスク層として使用されることで、注入プロセスにおいて、例えば窒素イオン又は酸素イオンなどのイオンが選択的に絶縁層１１０を通り抜けてエピタキシャル層１０２に注入されることを可能にし得る。そして、その後にフォトレジスト層が除去される。
【００２８】
図４に示すように、絶縁層１１０の１つ以上の部分が好適エッチングプロセスによってエッチングされる。実施形態において、パターニングされたマスク層（図４には図示せず）が、フォトリソグラフィプロセスによって絶縁層１１０上に形成され、そして、絶縁層の一部を除去し、それにより窪み（ディップ）１１６を形成してエピタキシャル層の頂面を露出させるために使用され得る。
【００２９】
図５は、窪み１１６内に形成され、絶縁層１１０の上に延在するウィング部を有するＴ字ゲート１１８を示している。実施形態において、Ｔ字ゲートフォトリソグラフィプロセス（図５には記載されず）が行われ、そして、その後に、例えばＮｉ／Ａｕ又はＮｉ／Ｐｔ／Ａｕなどの好適な金属を用いて、ゲートメタライゼーションが実行される。
【００３０】
図６に示すように、ＨＥＭＴの前側表面の上にパッシベーション層１２０が堆積され得る。実施形態において、パッシベーション層１２０はＳｉＮで形成されることができるが、その他の好適な電気絶縁材料がパッシベーション層１２０に使用されてもよい。パッシベーション層１２０は、Ｔ字ゲート１１８とドレイン／ソースとの間のブレイクダウン電圧を高め、それによりＨＥＭＴの信頼性を向上させ得る。Ｔ字ゲート１１８のウィング部及び絶縁層１１０は、ドレイン側のゲートエッジ領域の電界を減少させるキャパシタンスを生成し、それによりゲート１１８のブレイクダウン電圧を高め得る。
【００３１】
図７は、本発明の実施形態に従った、コンタクト開口を作製する例示的なプロセスを示している。図示のように、コンタクト開口（又は窪み）１３０、１３２及び１３４）とＳｉＮコンタクト開口（又は窪み）１３１及び１３５とを形成するように、絶縁層１１０及びパッシベーション層１２０の一部が除去される。後述するように、ＳｉＮコンタクト開口１３１及び１３５は、ドレインフィールドメタル（又は、等価的にドレインフィールドプレート）を形成するために（１つ以上の）金属で充填され得る。実施形態において、絶縁層１１０及びパッシベーション層１２０のこれらの部分を除去して、それによりエピタキシャル層１０２の頂面の一部を露出させるために、フォトリソグラフィ技術に基づくエッチングプロセスが使用され得る。
【００３２】
図８は、本発明の実施形態に従った、ソース接続されたゲートフィールドメタル（又は、等価的に、ソース接続されたゲートフィールドプレート）１４４と、ドレインフィールドプレート１４０とを形成する例示的なプロセスを示している。図９は、本発明の実施形態に従ったドレインフィールドプレート１４０の上面図を示している。ソース接続されたゲートフィールドプレート（又は、簡潔に、ゲートフィールドプレート）１４４は、Ｔ字ゲート１１８の上のパッシベーション層１２０上に形成されてドレイン１０４の方に延在するものであり、下にある層１１０及び１２０とともにキャパシタを生成する。このキャパシタは、ドレイン側のゲートエッジ領域の電界を低減させ、それによりゲート１１８とドレイン１０４との間のブレイクダウン電圧を高める。実施形態において、ソース接続されたゲートフィールドプレート１４４は、好適な（１つ以上の）金属で形成され得る。
【００３３】
実施形態において、ドレインフィールドプレート１４０は、ドレイン１０４の上に形成されてドレイン１０４のエッジを超えて延在し得る。ドレインフィールドプレート１４０は、ドレインフィールドプレート１４０によって生成されるキャパシタンスがブレイクダウン電圧を高め得るという点で、ソース接続されたゲートフィールドプレート１４４と同様の効果を有する。より具体的には、ドレインフィールドプレート１４０、層１１０、１２０、及びエピタキシャル層１０２が、金属−半導体（Ｍ−Ｓ）構造を形成する。このＭ−Ｓショットキー構造がキャパシタンスを形成し、次にそれがエピタキシャル層１０２内に空乏領域を生成し、それによりブレイクダウン電圧が高められる。
【００３４】
一般に、ゲート１１８とドレイン１０４との間のフリンジ容量（Ｃｇｄ）は、ＲＦ信号がゲート１１８に印加されるときにドレイン−ソース静止電流に対して悪影響を有し、すなわち、静止電流が変動する過渡期間を有するという悪影響を有する。実施形態では、ドレインフィールドプレート１４０のＭ−Ｓショットキー構造によって生成されるキャパシタンスがフリンジ容量（Ｃｇｄ）を制御して、Ｃｇｄの平坦性が維持され得るようにすることができる。
【００３５】
図９に示すように、実施形態において、ドレインフィールドプレート１４０は、ｘ方向においてドレイン１０４の投影領域を覆うとともにドレイン１０４の投影領域の外側まで更に延在する金属領域を指す（以下、ｘｙ平面はエピタキシャル層１０２の頂面に平行であるとして、投影領域なる用語は、３次元物体の形状をｘｙ平面上に投影することによって得られる２次元領域を指す）。ドレインフィールドプレート１４０はまた、ｘ方向及びｙ方向の双方においてＳｉＮコンタクト開口１３１の投影領域を覆うとともにＳｉＮコンタクト開口１３１の投影領域の外側まで更に延在する金属領域を指す。対照的に、従来のシステムでは、ドレインコンタクト開口１３０が金属材料で充填され、ドレインコンタクト開口１３０の投影領域はドレイン１０４の投影領域の外側にまで延在しない。
【００３６】
実施形態において、ｙ方向におけるＳｉＮコンタクト開口１３１のエッジとドレインフィールドプレート１４０のエッジとの間の距離である長さＤ１は、約１μｍである。ｙ方向におけるドレインフィールドプレート１４０のエッジとドレイン１０４のエッジとの間の距離である長さＤ２は、約１μｍである。ｘ方向におけるＳｉＮコンタクト開口１３１の寸法である幅Ｄ３は、約１μｍである。ｘ方向におけるＳｉＮコンタクト開口１３１のエッジとドレイン１０４のエッジとの間の距離である幅Ｄ４は、約１μｍである。ｘ方向におけるＳｉＮコンタクト開口１３１のエッジとドレインフィールドプレート１４０のエッジ部との間の距離である幅Ｄ５は、約１μｍである。ｘ方向におけるドレイン１０４のエッジとドレインフィールドプレート１４０のエッジとの間の距離である幅Ｄ６は、約３μｍである。ｘ方向におけるコンタクト開口領域１３０のエッジとドレイン１０４のエッジとの間の距離である幅Ｄ７は、約５μｍである。なお、長さＤ１−Ｄ７の値は例示的なものであり、その他の好適な値が使用されてもよい。
【００３７】
実施形態において、長さＤ１−Ｄ７の間の比は、ドレイン１０４の寸法が変化されるときにも維持され得る。例えば、ドレイン１０４の寸法が変更されるとき、Ｄ６とＤ７との間の比が１に維持され得る。
【００３８】
ドレインフィールドプレート１４０は、例えばＴｉ／Ａｕ又はＴｉ／Ａｕ／Ｔｉ／Ａｕなどのマルチ金属層構造で形成され得る。実施形態において、ソース接続されたゲートフィールドプレート１４４及びドレインフィールドプレート１４０は同じプロセスにおいて形成されることができ、すなわち、パターニングされたマスク層（図８及び９には図示せず）が好適フォトリソグラフィプロセスによって堆積されて、ソース接続されたゲートフィールドプレート１４４とドレインフィールドプレート１４０とが堆積されながら、同じプロセス中に同じ金属材料でコンタクト開口領域１３０、１３２、１３４も充填され得るようにされ得る。
【００３９】
図１０は、本発明の他の一実施形態に従ったドレインフィールドプレートの上面図を示している。図示のように、ドレインフィールドプレート１５０は、３つのプレート４０１、４０２、及び４０３を含むことができ、プレート４０１及び４０３はプレート４０２から電気的に分離され、プレート４０２がドレイン１０４に電気的に接続される。プレート４０２は、コンタクト開口領域１３０を充填する金属層を含み、プレート４０１、４０３は、２つのＳｉＮコンタクト開口１３１をそれぞれ充填する金属層を含む。
【００４０】
実施形態において、図９中の幅Ｄ５、Ｄ３、及びＤ４と同様である幅Ｄ１０、Ｄ１１、及びＤ１２は、各々、約１μｍである。同様に、それぞれＤ２及びＤ１と同様である長さＤ１３及びＤ１４は、各々、約１μｍである。
【００４１】
図１０に示すように、ドレインフィールドプレート４０１、４０２及び４０３の側面は互いにかみ合わされ（インターデジテートされ）得る。例えば、インターデジテート部分の突出／凹所部に関連するものである長さＤ１５−Ｄ１７及びＤ１９−Ｄ２３は、各々、約１μｍとし得る。ｘ方向におけるドレイン１０４のエッジとコンタクト開口領域１３０のエッジとの間の距離である長さＤ１８は、約５μｍとし得る。
【００４２】
実施形態において、ドレインフィールドプレート１４０、４０１、４０２及び４０３は、Ｃｇｄ及び／又はＣｇｓ（ゲートとソースとの間のフリンジ容量）を制御するための意図したキャパシタンスをＭ−Ｓショットキー構造が有することができるような、その他の好適形状を有してもよい。実施形態において、ドレインフィールドプレートの形状及びドレインフィールドプレートとドレイン１０４のエッジとの間の距離は、意図したキャパシタンスを達成するように調節され得る。実施形態において、このインターデジタルキャパシタは、ＤＣ信号に対しては開路（オープン）であるが、ＲＦ信号に対しては電気的に短絡（ショート）されることになり、それにより、このインターデジタルキャパシタはＲＦ信号に選択的に応答して動作するようにされる。なお、ドレインフィールドプレート１４２及びＳｉＮコンタクト開口１３５の上面図は、図９及び図１０と同じ構成を有し、すなわち、ドレインフィールドプレート１４２は、ドレインフィールドプレート１４０と同じ形状を有することができ、又は、ドレインフィールドプレート１４２は、金属プレート４０１、４０２、及び４０３と同様の３つの金属プレートを有することができる。
【００４３】
図１１は、本発明の実施形態に従った、トランジスタコンポーネント上に金属層をめっきする例示的なプロセスを示している。図示のように、それらのコンポーネントがエアブリッジ又はボンディングパッドプロセスによって電気的に接続され得るように、例えばＡｕめっきプロセスなどのめっきプロセスによって、ドレイン及びソース上に金属素子１６０、１６２、及び１６４が堆積され得る。
【００４４】
図１２及び１３は、本発明の実施形態に従った、電気絶縁層１６６を堆積させ、そして、絶縁層１６６の一部をエッチングする例示的なプロセスを示している。図示のように、絶縁層１６６が部分的にエッチングされて、金属素子（ボンディングパッド）１６０、１６２及び１６４が、それぞれ、それにワイヤを接続するためのコンタクト開口１７０、１７２及び１７４を有するようにされる。例えば、実施形態において、ワイヤの端部をコンタクト開口１７０に接合（ワイヤボンディング）して、該ワイヤからの／への電気信号が金属素子（ボンディングパッド）１６０及びドレインフィールドプレート１４０を介してドレイン１０４に／から伝送され得るようにし得る。
【００４５】
図１４−２４は、基板１００及びエピタキシャル層１０２の裏側（底面側）を処理することを例示している。図１４は、本発明の実施形態に従ったウエハ薄層化の例示的なプロセスを示している。図示のように、基板１００は、例えばビアホール生成及び個片化などの裏面プロセス及びパッケージへのＨＥＭＴのアセンブリを容易にするよう、例えばラッピング及び研磨などの好適プロセスによって薄化され得る。
【００４６】
図１５は、本発明の実施形態に従った基板エッチングの例示的なプロセスを示している。図示のように、活性領域２０３の下の基板１００の一部が、例えばドライエッチング又はウェットエッチングなどの好適プロセスによって除去され得る。ここで、活性領域２０３は、動作中に熱エネルギーを生成する例えばドレイン、ゲート及びソースなどの能動半導体コンポーネントの下の領域を指す。次いで、図１６に示すように、基板の裏側表面（又は底面）に、例えばＳｉＮ層などの電気絶縁層２０４が堆積され得る。
【００４７】
図１７は、本発明の実施形態に従った、ビアホール２０６を生成する例示的なプロセスを示している。図示のように、実施形態において、ビアホール２０６は、ソース１０６の底面まで延在し得る。図示のように、ビアホール２０６を形成するよう、好適なエッチングプロセスによって、絶縁層２０４及びエピタキシャル層１０２がエッチングされ得る。ビアホール２０６はスロットビアホールとし得る。
【００４８】
図１８は、本発明の実施形態に従った、基板の裏側表面の上に金属層２０６を堆積させる例示的なプロセスを示している。実施形態において、スパッタリングプロセスを用いて、基板の裏側表面の上に、例えばＴｉ／Ａｕで形成された金属層２０６を堆積させ得るが、金属層２０６を堆積させるためにその他の好適プロセスを使用してよい。
【００４９】
図１９は、本発明の実施形態に従った、基板の裏側表面の上に金属層２０８を電気めっきする例示的なプロセスを示している。実施形態において、金属層２０６は、金属層２０８のためのシード層とし得る。実施形態において、金属層２０８は、例えば電気めっきプロセスなどの好適プロセスによって堆積されることができ、また、金属層２０８は、例えばＣｕ／Ａｕ／Ｃｕ／Ａｕ及びＣｕ／Ａｇ／Ａｕなどの複合金属構造を有することができる。
【００５０】
図２０は、本発明の実施形態に従った、基板の裏側表面にはんだペースト２０８を付与する例示的なプロセスを示している。図示のように、はんだペースト２０８は、ビアホール２０６と活性領域２０３の下の基板１００の凹部とを充填し得る。
【００５１】
上述のように、金属層２０６及び２０８が堆積される前に、活性領域２０３の下の基板の部分が除去され得る。例えばＳｉ又はサファイアなどの基板材料は金属層２０６及び２０８よりも低い熱伝導率を有し得るので、図１５−２０のプロセスは、ＨＥＭＴの熱伝導率を高めて、活性領域２０３内のトランジスタコンポーネントのＴｊを低下させ得る。同様に、典型的な基板材料はＳｉＮよりも低い電気絶縁を有するので、この裏面処理は、電気絶縁を高めて、トランジスタコンポーネントのバルクリーク電流を減少させる。
【００５２】
図２１は、本発明の実施形態に従った、ＨＥＭＴウエハの裏面の例示的な処理を示している。図２１のＨＥＭＴは、図１７のＨＥＭＴと同様であるが、図２１のＨＥＭＴは、エアブリッジ（図２１には図示せず）によって互いに接続され得る複数のソース３１０、３１４及び３１８を有するという違いがある。例えば、実施形態において、活性領域３０９の外側に置かれ得るビア３０２及び３０４を用いて、ソース３１０及び３１８がＨＥＭＴの底面に電気的に接続され得る。図示のように、ビアホール３０２及び３０４を形成するために、絶縁層（例えばＳｉＮ層など）３０１、基板３００、エピタキシャル層３０５及びイオン注入領域３０７が好適エッチングプロセスによってエッチングされ得る。
【００５３】
なお、図２１には３つのみのソースが示されている。しかしながら、当業者に明らかになるはずのことには、その他の好適数のソースがエアブリッジによって互いに接続されてもよい。また、図２１には２つのみの通常のビアホールが示されているが、その他の好適数のビアホールが形成されてもよい。
【００５４】
図２２は、本発明の実施形態に従った、基板の裏側表面の上に金属層３３０を堆積させる例示的なプロセスを示している。実施形態において、スパッタリングプロセスを用いて、基板の裏側表面の上に、例えばＴｉ／Ａｕで形成された金属層を堆積させ得る。
【００５５】
図２３は、本発明の実施形態に従った、基板の裏側表面の上に金属層３３２を堆積させる例示的なプロセスを示している。金属層３３０は、金属層３３２のシード層とし得る。実施形態において、金属層３３２は、例えば電気めっきプロセスなどの好適プロセスによって堆積されることができ、また、金属層３３２は、例えばＣｕ／Ａｕ／Ｃｕ／Ａｕ及びＣｕ／Ａｇ／Ａｕなどの複合金属構造を有することができる。
【００５６】
図２４は、本発明の実施形態に従った、ウエハの裏側表面にはんだペースト３３４を付与する例示的なプロセスを示している。図示のように、はんだペースト３３４は、ビアホール３０２及び３０４と活性領域３０９の下の基板３００の凹部とを充填し得る。
【００５７】
本開示の実施形態は、活性領域２０３又は３０９の下の基板１００又は３００の一部を除去（エッチング）し、そして、（１つ以上の）金属層を堆積させるプロセスを含む。金属層は、典型的な基板材料よりも良好な熱伝導率を有するので、これらのプロセスは、動作中にＨＥＭＴコンポーネントによって生成される熱の放熱を高め得る。
【００５８】
本開示の実施形態は、活性領域の下の基板の一部を除去（エッチング）し、金属層を堆積させ、そして、裏側表面にはんだペースト２２０又は３３４を付与するプロセスを含み、空気ボイドの形成が回避され、それにより、ＨＥＭＴのコンポーネントの熱伝導特性が向上され、ＨＥＭＴのコンポーネントのジャンクション温度が低下される。
【００５９】
本開示の実施形態は、活性領域の下の基板の一部を除去（エッチング）し、そして、ＳｉＮ層２０４又は３０１を堆積させるプロセスを含む。ＳｉＮ層は、典型的な基板材料よりも良好な電気絶縁特性を有するので、このプロセスは、ＨＥＭＴのコンポーネントのバルクリーク電流を減少させ得る。
【００６０】
実施形態において、図２０及び図２４の各ＨＥＭＴが、ウエハからダイシング（個片化）され、ソルダーペースト２２０又は３３２を加熱する（すなわち、リフローする）ことによってパッケージ（図２０及び２４には図示せず）に取り付けられ得る。対照的に、従来アプローチでは、ダイが取り付けられる前に、セラミックパッケージ又はリードフレームの上に、共晶金属を含んだはんだペーストが付与される。故に、実施形態では、従来のように共晶材料をプリフォームすることは必要とされず、少なくとも１つの製造工程及び故に製造コストが削減される。実施形態において、表面実装デバイス（ＳＭＤ）リフロー法を用いて、ＨＥＭＴダイをパッケージに取り付け得る。
【００６１】
図１−２４に関連して記述されたプロセスうち１つ以上は、コンピュータソフトウェアによって実行され得る。なお、本開示の実施形態は更に、様々なコンピュータ実行処理を実行するためのコンピュータコードを有する非一時的な有形コンピュータ読み取り可能媒体を備えたコンピュータプロダクトに関係し得る。媒体及びコンピュータコードは、本開示の目的のために特別に設計及び構築されたものであってもよいし、あるいは、それらは、関連技術の当業者に知られている又は利用可能である種類のものであってもよい。有形コンピュータ読み取り可能媒体の例は、以下に限られないが、例えばハードディスク、フロッピーディスク（登録商標）、及び磁気テープなどの磁気媒体；例えばＣＤ−ＲＯＭ及びホログラフィックデバイスなどの光媒体；磁気光媒体；例えば特定用途向け集積回路（ＡＳＩＣ）、プログラマブルロジックデバイス（ＰＬＤ）、フラッシュメモリデバイス、ＲＯＭデバイス及びＲＡＭデバイスなどの、プログラムコードを格納する又は格納して実行するように特別に構成されるハードウェアデバイスを含む。コンピュータコードの例は、例えばコンパイラによって生成されるものなどの機械語、及びインタープリタを使用してコンピュータによって実行されるもっと高水準のコードを含んだファイルを含む。本開示の実施形態は、全体として、又は部分的に、プロセッシングデバイスによって実行されるプログラムモジュール内にあり得る機械実行可能命令として実装されてもよい。プログラムモジュールの例は、ライブラリ、プログラム、ルーチン、オブジェクト、コンポーネント、及びデータ構造を含む。分散コンピューティング環境では、プログラムモジュールは、ローカル、リモート、又はそれら双方である設定にて物理的に配置され得る。
【００６２】
当業者が認識することには、コンピューティングシステム又はプログラミング言語は、本開示の実施にとって重要でない。これまた当業者が認識することには、上述の数多の要素は、物理的且つ／或いは機能的にサブモジュールに分離されてもよいし、一緒に組み合わされてもよい。
【００６３】
当業者に認識されることには、以上の例及び実施形態は、例示的なものであり、本開示の範囲に対する限定ではない。本明細書を読むこと及び図面の検討を受けて当業者に明らかな、以上の例及び実施形態への全ての並べ替え、増強、均等、組み合わせ、及び改良は、本開示の真の精神及び範囲の中に含まれることが意図される。
［例１］  エピタキシャル層と、
前記エピタキシャル層上に形成されたドレインと、
前記エピタキシャル層上に形成され、前記ドレインの頂面上の第１コンタクト開口領域を除いて前記ドレインを覆う絶縁層と、
導電材料で形成され、前記絶縁層の一部上及び前記第１コンタクト開口領域上に配置され、それにより前記第１コンタクト開口領域において前記ドレインへの直接的な接触を為すドレインフィールドプレートであり、前記ドレインの投影領域の外側まで延在する投影領域を持つドレインフィールドプレートと、
を有する半導体トランジスタ。
［例２］  電気絶縁材料で形成され、前記絶縁層と前記ドレインフィールドプレートとの間に配置され、前記ドレインの前記頂面上の前記第１コンタクト開口領域を除いて前記ドレインを覆うパッシベーション層、
を更に有する例１に記載の半導体トランジスタ。
［例３］  前記パッシベーション層及び前記絶縁層は、前記ドレインの側方に配置された少なくとも１つの第２コンタクト開口領域を有し、前記ドレインフィールドプレートが、前記少なくとも１つの第２コンタクト開口領域上に形成され、それにより前記少なくとも１つの第２コンタクト開口領域において前記エピタキシャル層への直接的な接触を為す、例２に記載の半導体トランジスタ。
［例４］  前記エピタキシャル層はＧａＮを含み、当該半導体トランジスタは高電子移動度トランジスタ（ＨＥＭＴ）である、例１に記載の半導体トランジスタ。
［例５］  前記エピタキシャル層上に形成されたゲートであり、当該ゲートの頂面が前記パッシベーション層によって覆われているゲートと、
前記パッシベーション層上に形成され且つ前記ゲートの上方に配置されたゲートフィールドプレートと、
を更に有する例１に記載の半導体トランジスタ。
［例６］  前記ドレインフィールドプレート上に直接的に配置された金属素子と、
前記金属素子を覆い、前記金属素子の頂面上にコンタクト開口領域を有する絶縁層と、
を更に有する例１に記載の半導体トランジスタ。
［例７］  エピタキシャル層と、
前記エピタキシャル層上に形成されたドレインと、
前記エピタキシャル層と前記ドレインとの上に形成された絶縁層であり、前記ドレインの頂面上の第１コンタクト開口領域と前記エピタキシャル層の頂面上の第２コンタクト開口領域とを有する絶縁層と、
第１の金属プレートと第２の金属プレートとを含むドレインフィールドプレートであり、前記第１の金属プレートは、前記絶縁層の一部上及び前記第１コンタクト開口領域上に配置され、それにより前記第１コンタクト開口領域において前記ドレインへの直接的な接触を為し、前記第２の金属プレートは、前記絶縁層の一部上及び前記第２コンタクト開口領域上に配置され、それにより前記エピタキシャル層への直接的な接触を為し、前記第１及び第２の金属プレートは互いに離隔されている、ドレインフィールドプレートと、
を有する半導体トランジスタ。
［例８］  前記第１及び第２の金属プレートは、インターデジテートに配置された突出部及び凹所部を有する、例７に記載の半導体トランジスタ。
［例９］  電気絶縁材料で形成され、前記絶縁層と前記ドレインフィールドプレートとの間に配置されたパッシベーション層、
を更に有する例７に記載の半導体トランジスタ。
［例１０］  前記エピタキシャル層はＧａＮを含み、当該半導体トランジスタは高電子移動度トランジスタ（ＨＥＭＴ）である、例７に記載の半導体トランジスタ。
［例１１］  前記エピタキシャル層上に形成されたゲートであり、当該ゲートの頂面が前記パッシベーション層によって覆われているゲートと、
前記パッシベーション層上に形成され且つ前記ゲートの上方に配置されたゲートフィールドプレートと、
を更に有する例７に記載の半導体トランジスタ。
［例１２］  前記ドレインフィールドプレート上に直接的に配置された金属素子と、
前記金属素子を覆い、前記金属素子の頂面上にコンタクト開口領域を有する絶縁層と、
を更に有する例７に記載の半導体トランジスタ。
［例１３］  半導体トランジスタの処理方法であって、前記半導体トランジスタは、基板と、エピタキシャル層と、該エピタキシャル層上に形成された複数のトランジスタコンポーネントとを含み、当該方法は、
前記複数のトランジスタコンポーネントの一部の下方に配置された前記基板の一部を除去し、それにより前記エピタキシャル層の底面の一部を露出させることと、
前記エピタキシャル層の前記底面の前記露出された部分上に、電気絶縁材料からなる絶縁層を形成することと、
前記絶縁層の底面から前記複数のトランジスタコンポーネントのうちの少なくとも１つのトランジスタコンポーネントの底面まで延在する少なくとも１つのビアホールを形成することと、
前記絶縁層の前記底面上、前記ビアホールの側壁上、及び前記複数のトランジスタコンポーネントのうちの前記少なくとも１つのトランジスタコンポーネントの前記底面上に、少なくとも１つの金属層を堆積させることと
を有する、方法。
［例１４］  前記少なくとも１つの金属層の底面上にはんだペーストを付与すること、
を更に有する例１３に記載の方法。
［例１５］  前記少なくとも１つの金属層を堆積させるステップは、
前記絶縁層の前記底面上、前記ビアホールの前記側壁上、及び前記複数のトランジスタコンポーネントのうちの前記１つのトランジスタコンポーネントの前記底面上に、第１の金属層を堆積させることと、
前記第１の金属層の底面上に第２の金属層を堆積させることと
を含む、例１３に記載の方法。
［例１６］  前記少なくとも１つの金属層は、前記基板よりも高い熱伝導率を有する、例１３に記載の方法。
［例１７］  エピタキシャル層と、
前記エピタキシャル層の頂面に形成された複数のトランジスタコンポーネントと、
前記エピタキシャル層の底面上に形成され、前記複数のトランジスタコンポーネントの一部の下の領域の外側にある領域に配置された基板と、
電気絶縁材料で形成され、前記基板の底面と前記エピタキシャル層の底面の一部との上に配置された絶縁層と、
前記絶縁層の底面から、前記複数のトランジスタコンポーネントのうちの少なくとも１つのトランジスタコンポーネントの底面まで、前記エピタキシャル層を貫いて延在する少なくとも１つのビアホールと、
前記絶縁層の底面、前記少なくとも１つのビアホールの側壁、及び前記複数のトランジスタコンポーネントのうちの前記少なくとも１つのトランジスタコンポーネントの前記底面、の上に形成された少なくとも１つの金属層と、
を有する半導体トランジスタ。
［例１８］  前記少なくとも１つの金属層の底面に付与されたはんだペースト、
を更に有する例１７に記載の半導体トランジスタ。
［例１９］  前記少なくとも１つの金属層は、
前記絶縁層の前記底面、前記少なくとも１つのビアホールの前記側壁、及び前記複数のトランジスタコンポーネントのうちの前記１つのトランジスタコンポーネントの前記底面、の上に形成された第１の金属層と、
前記第１の金属層の底面上に形成された第２の金属層と
を含む、例１７に記載の半導体トランジスタ。
［例２０］  当該半導体トランジスタは高電子移動度トランジスタ（ＨＥＭＴ）である、例１７に記載の半導体トランジスタ。
【図１】
2020150280.tif 000003
【図２】
2020150280.tif 000004
【図３】
2020150280.tif 000005
【図４】
2020150280.tif 000006
【図５】
2020150280.tif 000007
【図６】
2020150280.tif 000008
【図７】
2020150280.tif 000009
【図８】
2020150280.tif 000010
【図９】
2020150280.tif 000011
【図１０】
2020150280.tif 000012
【図１１】
2020150280.tif 000013
【図１２】
2020150280.tif 000014
【図１３】
2020150280.tif 000015
【図１４】
2020150280.tif 000016
【図１５】
2020150280.tif 000017
【図１６】
2020150280.tif 000018
【図１７】
2020150280.tif 000019
【図１８】
2020150280.tif 000020
【図１９】
2020150280.tif 000021
【図２０】
2020150280.tif 000022
【図２１】
2020150280.tif 000023
【図２２】
2020150280.tif 000024
【図２３】
2020150280.tif 000025
【図２４】
2020150280.tif 000026
【外国語明細書】
2020150280000001.pdf