(57)【要約】【課題】  インピーダンスの周波数特性が改善された信号電源分離回路、並びに、信号と直流バイアス電源とを良好に分離しながら１本の信号線に信号と直流バイアス電源とを重畳させて通信を行える信号伝送回路および車両を提供する。【解決手段】  信号電源分離回路１１は、信号および直流バイアス電源が重畳して伝搬する信号線１３と直流バイアス電源を出力するバイアス供給源１４との間に、分離用インダクタＬ１，Ｌ２，Ｌ３が３個直列に接続されて構成されている。さらに、複数個の分離用インダクタＬ１，Ｌ２，Ｌ３のうちの少なくとも１個の分離用インダクタＬ３に、共振抑制用インダクタＬ４と抵抗Ｒ４とコンデンサＣ２との直列回路が並列に接続されている。共振抑制用インダクタＬ４は、比透磁率が１０〜２，０００の軟磁性体をコアとするフェライトビーズインダクタである。【選択図】  図２
2020195009.tif 000002
【特許請求の範囲】
【請求項１】
信号および直流バイアス電源が重畳して伝搬する信号線と前記直流バイアス電源を出力するバイアス供給源との間に第１インダクタが複数個直列に接続されて構成される信号電源分離回路において、
比透磁率が１０〜２，０００の軟磁性体をコアとする第２インダクタとコンデンサとの直列回路が、複数個の前記第１インダクタのうちの少なくとも１個の前記第１インダクタに並列に接続されることを特徴とする信号電源分離回路。
【請求項２】
複数個の各前記第１インダクタのそれぞれに並列に前記直列回路が接続されることを特徴とする請求項１に記載の信号電源分離回路。
【請求項３】
前記直列回路は前記第２インダクタおよび前記コンデンサに直列に抵抗を備えることを特徴とする請求項１または請求項２に記載の信号電源分離回路。
【請求項４】
信号が伝搬する信号線に直流バイアス電源を重畳させて通信が行われる信号伝送回路において、請求項１から請求項３のいずれか１項に記載の信号電源分離回路が用いられて前記信号線における前記信号と前記直流バイアス電源とが分離されることを特徴とする信号伝送回路。
【請求項５】
請求項４に記載の信号伝送回路が用いられて車載電子機器間の通信が行われることを特徴とする車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号および直流バイアス電源が重畳して伝搬する信号線からバイアス供給源へ信号が流れるのを阻止し、バイアス供給源から直流バイアス電源を信号線へ通す信号電源分離回路、およびそれを用いた信号伝送回路並びに車両に関するものである。
【背景技術】
【０００２】
従来、この種の信号電源分離回路としては、例えば、特許文献１に開示されたバイアス回路がある。
【０００３】
このバイアス回路では、ＤＣバイアス回路から出力されるバイアス電源が抵抗器とインダクタとの並列回路を介して高速信号線路上の一端に供給される。並列回路は、高速信号線路を伝送する高周波信号がＤＣバイアス回路へ流れるのを阻止すると共に、直流のバイアス電源を高速信号線路へ通過させる信号電源分離回路を構成している。このバイアス回路によれば、並列回路が誘導リアクタンス成分だけでなく、抵抗成分も併せ持つようになる。したがって、インダクタを実装することによって発生した寄生容量成分を打ち消した後でも抵抗成分がバイアス回路に残り、伝送線路からバイアス回路を見たインピーダンスの低下が防止される。このため、高速信号線路を伝搬する信号がバイアス回路側へ流入しなくなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００５／１０７０６３号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、高速信号線路を伝搬するより広帯域な信号に対してインピーダンスの低下が防止する特性を信号電源分離回路に持たせるため、周波数特性の異なる複数個のインダクタが直列に接続され、組み合わされて、信号電源分離回路が構成される場合が多い。しかし、異なるインダクタ同士が組み合わされて使用されると、例えば図８（ｂ）に示すグラフのように反共振が信号電源分離回路に発生し、信号電源分離回路のインピーダンスが低下してしまう。したがって、信号電源分離回路のインピーダンスの周波数特性は劣化する。
【０００６】
図８（ｂ）に示すグラフは、図８（ａ）に示すように、例えば３個のインダクタＬ１，Ｌ２，Ｌ３が直列に接続されて構成された信号電源分離回路１についての、インピーダンスの周波数特性を示す。信号電源分離回路１は、信号線路２からバイアス供給源３へ信号が流れるのを阻止し、バイアス供給源３から出力される直流バイアス電源を信号線路２へ通過させる特性を有する。同グラフの横軸は周波数ｆ[ＭＨｚ]、縦軸はインピーダンスＺ[Ω]を表す。同グラフに示されるように、信号電源分離回路１には約７[ＭＨｚ]の周波数ｆで共振が発生し、約３０[ＭＨｚ]の周波数ｆで反共振が発生している。したがって、高い周波数ｆにおけるインピーダンスＺと低い周波数ｆにおけるインピーダンスＺとに大きな差が発生し、信号電源分離回路１のインピーダンスの周波数特性が劣化している。これは、信号線路２のインピーダンスの不安定性を引き起こす可能性がある点で、問題である。
【０００７】
このため、特許文献１に開示された、インダクタに並列に抵抗を接続する従来の回路のように、例えば、図９に示すように信号電源分離回路１ａを構成し、各インダクタＬ１，Ｌ２，Ｌ３に並列に抵抗Ｒ１，Ｒ２，Ｒ３を接続することが考えられる。各インダクタＬ１，Ｌ２，Ｌ３に並列に接続される抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値は、共振が発生する約７[ＭＨｚ]の周波数帯で高く、反共振が発生する約３０[ＭＨｚ]の周波数帯で低いことが望ましい。しかし、抵抗Ｒ１，Ｒ２，Ｒ３として用いられるチップ抵抗の値は周波数に対して一定である。このため、周波数によってインピーダンスが変動する信号電源分離回路１ａのインピーダンスの周波数特性を平坦にコントロールするのには限界がある。
【課題を解決するための手段】
【０００８】
本発明はこのような課題を解消するためになされたもので、
信号および直流バイアス電源が重畳して伝搬する信号線と直流バイアス電源を出力するバイアス供給源との間に第１インダクタが複数個直列に接続されて構成される信号電源分離回路において、
比透磁率が１０〜２，０００の軟磁性体をコアとする第２インダクタとコンデンサとの直列回路が、複数個の第１インダクタのうちの少なくとも１個の第１インダクタに並列に接続されることを特徴とする。
【０００９】
第１インダクタは、その第１インダクタに並列に現れる浮遊容量が隣接する第１インダクタとの間で直列共振を起こすことで、ある周波数で反共振を引き起こす。しかし、本構成によれば、少なくとも１個の第１インダクタに並列に接続される第２インダクタのインピーダンスの周波数特性を、少なくとも１個のその第１インダクタに並列に現れる浮遊容量が隣接する第１インダクタとの間で反共振を引き起こす周波数で、反共振を起こす特性を持ったものに選定することで、その反共振を引き起こす周波数における信号電源分離回路のインピーダンスは高められる。すなわち、その反共振を引き起こす周波数で浮遊容量に流れていた電流は第２インダクタに分流するようになり、浮遊容量が隣接する第１インダクタとの間で起こす反共振が弱められる。このため、信号電源分離回路のインピーダンスの反共振点における周波数特性の落ち込みは平坦側にコントロールされ、信号電源分離回路のインピーダンスの周波数特性は望ましい周波数特性に近づけられる。
【００１０】
また、本発明は、信号が伝搬する信号線に直流バイアス電源を重畳させて通信が行われる信号伝送回路において、上記の信号電源分離回路が用いられて信号線における信号と直流バイアス電源とが分離される信号伝送回路を構成した。
【００１１】
本構成によれば、信号線に重畳される信号と直流バイアス電源とが良好に分離されて通信が行われる信号伝送回路が提供される。
【００１２】
また、本発明は、上記の信号伝送回路が用いられて車載電子機器間の通信が行われる車両を構成した。
【００１３】
本構成によれば、信号線に重畳される信号と直流バイアス電源とが良好に分離されて、車載電子機器間の通信が行われる車両が提供される。
【発明の効果】
【００１４】
本発明によれば、インピーダンスの周波数特性が改善された信号電源分離回路を提供することができ、信号と直流バイアス電源とを良好に分離しながら１本の信号線に信号と直流バイアス電源とを重畳させて通信を行える信号伝送回路および車両を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態による信号電源分離回路が適用された信号伝送回路の概略構成を示すブロック図である。
【図２】（ａ）は一実施形態による信号電源分離回路を示す回路図、（ｂ）はそのインピーダンスの周波数特性を示すグラフである。
【図３】（ａ）は一実施形態による信号電源分離回路を構成する共振抑制用インダクタに並列に接続される直列回路を示す回路図、（ｂ）はそのインピーダンスの周波数特性を示すグラフである。
【図４】（ａ）は比較例の共振対策が行われた信号電源分離回路を示す回路図、（ｂ）はそのインピーダンスの周波数特性を示すグラフである。
【図５】一実施形態による信号電源分離回路を構成する共振抑制用インダクタとして用いられる一般的なフェライトビーズインダクタの直列重畳特性を示すグラフである。
【図６】一実施形態による信号電源分離回路の変形例を示す回路図である。
【図７】本発明の一実施形態による信号伝送回路を用いて構成された車両の概略構成図である。
【図８】（ａ）は従来の信号電源分離回路を示す回路図、（ｂ）はそのインピーダンスの周波数特性を示すグラフである。
【図９】他の従来の信号電源分離回路を示す回路図である。
【発明を実施するための形態】
【００１６】
次に、本発明による信号電源分離回路およびそれを用いた信号伝送回路並びに車両を実施するための形態について、説明する。
【００１７】
図１は、本発明の一実施形態による信号電源分離回路１１が適用された信号伝送回路１２の概略構成を示すブロック図である。
【００１８】
信号伝送回路１２は、同軸ケーブルによって構成される１本の信号線１３に信号と直流バイアス電源とを重畳させて、１本の同軸ケーブルを使って通信を行うＰｏｃ（Power Over Coax.）と呼ばれる伝送技術を使っている。この信号伝送回路１２は、Ｂｉａｓ−Ｔインダクタと呼ばれる分離用インダクタＬ１，Ｌ２，Ｌ３（第１インダクタ、図２参照）を用いて構成される信号電源分離回路１１により、信号線１３を伝搬する信号と、バイアス供給源１４から信号線１３へ供給されるＤＣ５[Ｖ]の直流バイアス電源とを分離している。すなわち、信号電源分離回路１１は、信号線１３からバイアス供給源１４へ信号が流れるのを阻止し、バイアス供給源１４から出力される直流バイアス電源を信号線１３へ通す。
【００１９】
信号線１３は各SerDes（Serializer Deserializer：サーデス）回路１５，１６間にわたって配線されている。SerDes回路１５，１６は、複数本の信号線を経由して送られて来たパラレル信号をシリアル信号にシリアライズ（Serialize）して１本の信号線へ送出し、１本の信号線を経由して送られて来たシリアル信号をデシリアライズ（Deserialize）してパラレル信号に変換し、複数本の信号線へ送出する回路である。バイアス供給源１４から出力される直流バイアス電源は、SerDes回路１６に直接供給されると共に、SerDes回路１６側の信号電源分離回路１１を通って信号線１３を伝搬する。信号線１３を伝搬した直流バイアス電源は、SerDes回路１５側の信号電源分離回路１１を通って信号線１３から分離して、SerDes回路１５へ供給される。各SerDes回路１５，６と信号線１３との間にはそれぞれコンデンサＣ１，Ｃ１が直列に接続され、信号線１３を伝搬する直流バイアス電源の各SerDes回路１５，１６への通過が、コンデンサＣ１，Ｃ１によってカットされている。信号線１３を伝搬する高周波の信号はコンデンサＣ１，Ｃ１を経由して各SerDes回路１５，１６へ伝えられる。各信号電源分離回路１１，１１は、コンデンサＣ１と信号線１３の端部に設けられる図示しない同軸ケーブルコネクタとの間に接続されている。各信号電源分離回路１１，１１の理想的なインピーダンスの周波数特性は、直流では０[Ω]、高周波ではハイインピーダンスを示す特性である。
【００２０】
一方のSerDes回路１５には例えばイメージセンサ１７が複数本の信号線１８を介して接続され、SerDes回路１５は、イメージセンサ１７から複数本の信号線１８を介して入力される広帯域の映像信号をシリアライズして１本の信号線１３へ送出する。この際、SerDes回路１５は、シリアライザ（Serializer）として働き、パラレル信号をシリアル信号に変換して出力する送信器（Ｔｘ）となる。
【００２１】
他方のSerDes回路１６には例えばディスプレイ１９が複数本の信号線２０介して接続され、SerDes回路１６は、信号線１３を介してSerDes回路１５から送られてくるシリアル映像信号をデシリアライズして、複数本の信号線２０を介してディスプレイ１９へ出力する。この際、SerDes回路１６は、デシリアライザ（Deserializer）として働き、シリアル信号を元のパラレル信号に変換して受信する受信器（Ｒｘ）となる。
【００２２】
また、SerDes回路１６からSerDes回路１５側へ、１本の信号線１３を逆方向へ制御信号が伝搬し、イメージセンサ１７がディスプレイ１９側の回路によって制御される。この際、SerDes回路１６はシリアライザとして働き、パラレル信号をシリアル信号に変換して出力する送信器（Ｔｘ）となる。また、SerDes回路１５は、デシリアライザ（Deserializer）として働き、シリアル信号を元のパラレル信号に変換して受信する受信器（Ｒｘ）となる。
【００２３】
図２（ａ）は、本実施形態における信号電源分離回路１１の構成を示す回路図である。なお、同図において図１と同一または相当する部分には同一符号を付してその説明は省略する。
【００２４】
信号電源分離回路１１は、信号および直流バイアス電源が重畳して伝搬する信号線１３と直流バイアス電源を出力するバイアス供給源１４との間に、分離用インダクタＬ１，Ｌ２，Ｌ３が複数個、本実施形態では３個直列に接続されて構成されている。さらに、複数個の分離用インダクタＬ１，Ｌ２，Ｌ３のうちの少なくとも１個の分離用インダクタＬ３に、共振抑制用インダクタ（第２インダクタ）Ｌ４と抵抗Ｒ４とコンデンサＣ２との直列回路が並列に接続されている。共振抑制用インダクタＬ４は、比透磁率が１０〜２，０００の軟磁性体であるフェライトをコアとするフェライトビーズインダクタである。
【００２５】
図２（ｂ）は、分離用インダクタＬ１，Ｌ２，Ｌ３のインダクタンス値がそれぞれ１６０[ｎＨ]，３．３[μＨ]，１００[μＨ]、共振抑制用インダクタＬ４の１[ＧＨｚ]でのインピーダンスが１，５００[Ω]、抵抗Ｒ４の抵抗値が８００[Ω]、コンデンサＣ２の容量値が１０[ｐＦ]のときにおける、信号電源分離回路１１のインピーダンスの周波数特性を示すグラフである。同グラフの横軸は周波数ｆ[ＭＨｚ]、縦軸はインピーダンスＺ[Ω]を表す。
【００２６】
図８（ｂ）に示される、分離用インダクタＬ１，Ｌ２，Ｌ３が３個直列に接続されて構成される比較例の信号電源分離回路１のインピーダンスの周波数特性に比べ、図２（ｂ）に示される本実施形態による信号電源分離回路１１のインピーダンスの周波数特性では、約３０[ＭＨｚ]で起きていた反共振によるインピーダンスの落ち込みが抑制され、理想的な平坦な特性に近づいている。なお、図８（ｂ）に示される分離用インダクタＬ１，Ｌ２，Ｌ３は、図２（ａ）に示されるものと同じもので、同じインダクタンス値を有する。
【００２７】
この本実施形態による信号電源分離回路１１におけるインピーダンスの周波数特性の改善は、次のように説明することができる。
【００２８】
図３（ａ）は、図２（ａ）に示される、分離用インダクタＬ３に並列に接続されている共振抑制用インダクタＬ４と抵抗Ｒ４とコンデンサＣ２との直列回路である。図３（ｂ）に示されるグラフは、この直列回路のインピーダンスの周波数特性を示すグラフである。同グラフの横軸および縦軸は図２（ｂ）に示されるグラフのものと同じである。図３（ｂ）に示される、分離用インダクタＬ３に並列に接続される直列回路のインピーダンスの周波数特性も、分離用インダクタＬ１，Ｌ２，Ｌ３が３個直列に接続されて構成される信号電源分離回路１の、図８（ｂ）に示されるインピーダンス特性と同様に、約３０[ＭＨｚ]で反共振が起きている。
【００２９】
本実施形態による信号電源分離回路１１は、図８（ａ）に示される分離用インダクタＬ１，Ｌ２，Ｌ３のうちの１個の分離用インダクタＬ３に、図３（ａ）に示される直列回路が並列に接続された構成をしている。分離用インダクタＬ３は、その分離用インダクタＬ３に並列に現れる浮遊容量が隣接する分離用インダクタＬ２との間で直列共振を起こすことで、約３０[ＭＨｚ]で反共振を引き起こしている。一方で、本実施形態による信号電源分離回路１１では、分離用インダクタＬ３に並列に接続される共振抑制用インダクタＬ４のインピーダンスの周波数特性が、分離用インダクタＬ３に並列に現れる浮遊容量が分離用インダクタＬ２との間で反共振を引き起こす約３０[ＭＨｚ]の周波数で、図３（ｂ）に示されるように反共振を起こす特性を持ったものに選定されている。本実施形態による信号電源分離回路１１では、このように同じ周波数帯で反共振特性を示す分離用インダクタＬ３と図３（ａ）に示される直列回路との両者が並列に接続されることにより、反共振を引き起こす約３０[ＭＨｚ]の周波数帯におけるインピーダンスが高められている。すなわち、反共振を引き起こす約３０[ＭＨｚ]の周波数帯で、分離用インダクタＬ３に並列に現れる浮遊容量に流れていた電流は共振抑制用インダクタＬ４に分流するようになり、浮遊容量が分離用インダクタＬ２との間で起こす反共振が弱められる。このため、信号電源分離回路１１のインピーダンスの反共振点における周波数特性の落ち込みは、図２（ｂ）のグラフに示されるように落ち込みを抑制する平坦側にコントロールされ、信号電源分離回路１１のインピーダンスの周波数特性は望ましい周波数特性に近づけられている。
【００３０】
図４（ａ）は、分離用インダクタＬ１，Ｌ２，Ｌ３のうちの１個の分離用インダクタＬ３に、図３（ａ）に示される直列回路に代えて１，５００[Ω]の抵抗値の抵抗Ｒ５が並列に接続された信号電源分離回路１ｂを示す。なお、図４（ａ）において図１と同一または相当する部分には同一符号を付してその説明は省略する。図４（ｂ）は、この信号電源分離回路１ｂのインピーダンスの周波数特性を示すグラフである。同グラフの横軸および縦軸は図２（ｂ）に示されるグラフのものと同じである。
【００３１】
図４（ｂ）に示される信号電源分離回路１ｂのインピーダンスの周波数特性は、図２（ｂ）に示される本実施形態による信号電源分離回路１１のインピーダンスの周波数特性に比べ、５[ＭＨｚ]帯のピークが下がってハイインピーダンスを維持できず、３０[ＭＨｚ]帯の反共振点におけるインピーダンスは低く、落ち込みが大きくなっている。このように、反共振の抑制のために抵抗のみを用いた対策は、インピーダンスの周波数特性のコントロールに限界がある。
【００３２】
図３（ａ）に示す直列回路にコンデンサＣ２を含む理由は、直列回路に直流電流が流れるのを阻止して、共振抑制用インダクタＬ４の直流重畳特性によって共振抑制用インダクタＬ４にインピーダンスの低下が発生するのを防止するためである。図５は、共振抑制用インダクタＬ４として用いられる一般的なフェライトビーズインダクタの直流重畳特性を表すグラフである。同グラフの横軸および縦軸は図２（ｂ）に示されるグラフのものと同じである。また、点線で表される特性線３１はフェライトビーズインダクタに直流電流が流れていない０[ｍＡ]のときの直流重畳特性、実線で表される特性線３２はフェライトビーズインダクタに１００[ｍＡ]の直流電流が流れているときの直流重畳特性、一点鎖線で表される特性線３３はフェライトビーズインダクタに３００[ｍＡ]の直流電流が流れているときの直流重畳特性である。
【００３３】
同グラフに示されるように、フェライトビーズインダクタに直流電流が流れると、その直流電流の大きさに応じてフェライトビーズインダクタのインピーダンスは低下する。したがって、図３（ａ）に示す共振抑制用インダクタＬ４にフェライトビーズインダクタを用いる直列回路に直流電流が流れると、直列回路のインピーダンスが低下し、引いては信号電源分離回路１１のインピーダンスの周波数特性が悪化する。
【００３４】
また、図３（ａ）に示す直列回路に抵抗Ｒ４を含む理由は、信号電源分離回路１１のインピーダンスの周波数特性をかさ上げするためである。すなわち、信号電源分離回路１１のインピーダンスの周波数特性は、共振抑制用インダクタＬ４およびコンデンサＣ２に直列に抵抗Ｒ４を備えることで、備える抵抗Ｒ４の抵抗値に応じた分だけかさ上げされた、つまり、グラフに示されるインピーダンスの周波数特性線がグラフ上で上方に移動した、周波数特性を呈するようになる。
【００３５】
このため、信号電源分離回路１１のインピーダンスの周波数特性をさらに細かく調整することが可能となり、信号電源分離回路１１のインピーダンスの周波数特性は、より望ましい平坦な周波数特性に近づけられている。したがって、抵抗Ｒ４は信号電源分離回路１１のインピーダンスの微調整用であり、共振抑制用インダクタＬ４に並列に接続する直列回路に抵抗Ｒ４は必ずしも備える必要はなく、無くてもよい。
【００３６】
このような本実施形態によれば、インピーダンスの周波数特性が改善された信号電源分離回路１１を提供することができる。また、この信号電源分離回路１１が用いられて信号線１３における信号と直流バイアス電源とが分離される信号伝送回路１２が構成されるため、信号線１３に重畳される信号と直流バイアス電源とが良好に分離されて、各SerDes回路１５，１６間で通信が行われる信号伝送回路１２が提供される。
【００３７】
なお、上記の実施形態では、複数個の分離用インダクタＬ１，Ｌ２，Ｌ３のうちの少なくとも１個の分離用インダクタＬ３に、共振抑制用インダクタＬ４と抵抗Ｒ４とコンデンサＣ２との直列回路が並列に接続された場合について、説明した。しかし、分離用インダクタＬ３でなく、１個の分離用インダクタＬ１またはＬ２に直列回路を並列に接続するようにして、信号電源分離回路１１を構成してもよい。また、図６に示すように、複数個の分離用インダクタＬ１，Ｌ２，Ｌ３のそれぞれに直列回路が並列に接続されるようにして、信号電源分離回路１１を構成してもよい。また、複数個の分離用インダクタＬ１，Ｌ２，Ｌ３のうちの特定のインダクタ、例えば２個の分離用インダクタＬ１，Ｌ２、または分離用インダクタＬ１，Ｌ３、または分離用インダクタＬ２，Ｌ３のそれぞれに直列回路が並列に接続されるようにして、信号電源分離回路１１を構成してもよい。また、直列に接続する分離用インダクタＬ１，Ｌ２，Ｌ３の個数も３個に限定されることはなく、任意の複数個であってよい。
【００３８】
また、上記実施形態では、共振抑制用インダクタＬ４を、比透磁率が１０〜２，０００の軟磁性体であるフェライトをコアとするフェライトビーズインダクタとした場合について説明したが、共振抑制用インダクタＬ４はこれに限定されるものではない。共振抑制用インダクタＬ４は、例えば、アモルファス金属材料やナノ結晶軟磁性材料などからなる比透磁率が１０〜２，０００の軟磁性体をコアとするインダクタなどであってもよい。
【００３９】
このような各変形例による各信号電源分離回路１１によっても上記の実施形態と同様な作用効果が奏される。
【００４０】
図７は、上記の実施形態による信号伝送回路１２が用いられて車載電子機器間の通信が行われる車両４１の概略構成図である。なお、同図において図１と同一または相当する部分には同一符号を付してその説明は省略する。各SerDes回路１５，１６は、各車載電子機器を制御する各ＥＣＵ（電子制御ユニット）４２，４３に接続されている。本構成によれば、信号線１３に重畳される信号と直流バイアス電源とが良好に分離されて、車載電子機器間の通信が行われる車両４１が提供される。
【符号の説明】
【００４１】
１１…信号電源分離回路
１２…信号伝送回路
１３…信号線
１４…バイアス供給源
１５，１６…SerDes回路
１７…イメージセンサ
１９…ディスプレイ
４１…車両
Ｌ１，Ｌ２，Ｌ３…分離用インダクタ（第１インダクタ）
Ｌ４…共振抑制用インダクタ（第２インダクタ）
Ｒ４…抵抗
Ｃ２…コンデンサ
【図１】
2020195009.tif 000003
【図２】
2020195009.tif 000004
【図３】
2020195009.tif 000005
【図４】
2020195009.tif 000006
【図５】
2020195009.tif 000007
【図６】
2020195009.tif 000008
【図７】
2020195009.tif 000009
【図８】
2020195009.tif 000010
【図９】
2020195009.tif 000011