(57)【要約】【課題】本発明の一実施形態は、出力する信号の高調波を抑制する増幅装置を提供する。【解決手段】本発明の一実施形態としての増幅装置は、スイッチングアンプと、調整部と、を備える。前記スイッチングアンプは、制御信号に基づいて駆動し、入力された増幅対象信号を増幅して増幅信号を生成する。前記調整部は、前記制御信号を前記スイッチングアンプに入力される前に調整する。具体的には、前記調整部は、前記制御信号のパルス幅、および、前記増幅対象信号に対する前記制御信号の遅延時間の少なくともいずれかを調整する。【選択図】図１
2020150449.tif 000002
【特許請求の範囲】
【請求項１】
制御信号に基づいて駆動し、入力された増幅対象信号を増幅して増幅信号を生成するスイッチングアンプと、
前記制御信号を前記スイッチングアンプに入力される前に調整する調整部と、
を備え、
前記調整部が、前記制御信号のパルス幅、および、前記増幅対象信号に対する前記制御信号の遅延時間の少なくともいずれかを調整する
増幅装置。
【請求項２】
前記調整部は、前記増幅対象信号の周波数に応じたパルス幅または遅延時間となるように、前記制御信号を調整する
請求項１に記載の増幅装置。
【請求項３】
前記調整部の調整により、前記スイッチングアンプが、前記調整部の調整前よりも高次高調波の電力レベルが低い増幅信号を生成する
請求項１または２に記載の増幅装置。
【請求項４】
前記調整部が、前記パルス幅および前記遅延時間の両方を調整する
請求項１ないし３のいずれか一項に記載の増幅装置。
【請求項５】
前記スイッチングアンプが、前記増幅対象信号および前記制御信号に基づいて駆動するフルブリッジ回路により構成されている
請求項１ないし４のいずれか一項に記載の増幅装置。
【請求項６】
前記フルブリッジ回路は、
第１ハイサイドトランジスタと、
前記第１ハイサイドトランジスタと並列に接続された第２ハイサイドトランジスタと、
前記第１ハイサイドトランジスタと直列に接続された第１ローサイドトランジスタと、
前記第２ハイサイドトランジスタとは直列に、前記第１ローサイドトランジスタとは並列に、接続された第２ローサイドトランジスタと、
を備え、
前記第１ローサイドトランジスタおよび前記第２ローサイドトランジスタは、前記制御信号に基づいて、スイッチングを行う
請求項５に記載の増幅装置。
【請求項７】
前記フルブリッジ回路は、前記第１ハイサイドトランジスタと前記第１ローサイドトランジスタとの接続点に一端が接続され、前記第２ハイサイドトランジスタと前記第２ローサイドトランジスタとの接続点に他端が接続されているトランスをさらに備える
請求項６に記載の増幅装置。
【請求項８】
前記スイッチングアンプは、複数備えられており、
各前記スイッチングアンプからの各増幅信号を合成して合成信号を生成する合成器をさらに備える
請求項１ないし７のいずれか一項に記載の増幅装置。
【請求項９】
前記合成器は、電圧加算により、前記各出力信号を合成する
請求項８に記載の増幅装置。
【請求項１０】
前記合成器は、各前記スイッチングアンプとの結合係数が上限値以下となるように配置または構成されており、
前記上限値が０．９である
請求項９に記載の増幅装置。
【請求項１１】
一つ以上のＡＮＤ回路をさらに備え、
前記調整部が、前記増幅対象信号を調整し、
前記ＡＮＤ回路に、調整された増幅対象信号と、前記スイッチングアンプの駆動を決定する信号と、が入力されることにより、前記ＡＮＤ回路に対応するスイッチングアンプに対する制御信号が生成される
請求項７ないし９のいずれか一項に記載の増幅装置。
【請求項１２】
前記調整部が、前記増幅対象信号を調整することにより、前記制御信号を生成する
請求項１ないし１０のいずれか一項に記載の増幅装置。
【請求項１３】
前記制御信号生成部は、前記制御信号の周期が前記増幅対象信号の周期の半分となるように、前記制御信号を生成する
請求項１２に記載の増幅装置。
【請求項１４】
矩形信号を前記増幅対象信号として受け取り、前記合成信号を出力する請求項１１または１２に記載の増幅装置と、
前記合成信号を送信するアンテナ部と、
を備える送信装置。
【請求項１５】
入力された信号の波形を矩形波に変換することにより、前記矩形信号を生成する矩形波生成部
をさらに備える請求項１４に記載の送信装置。
【請求項１６】
前記合成信号に含まれる所定の周波数成分を除去するフィルタ
をさらに備える
請求項１４または１５に記載の送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、増幅装置および送信装置に関する。
【背景技術】
【０００２】
矩形信号の増幅に用いられるスイッチングアンプは、様々な装置に用いられているが、スイッチングアンプからの出力信号には高次高調波成分が含まれる。そのため、一般には、高次高調波を抑制する機能を別途設ける必要がある。例えば、多段化されたバンドパスフィルタ（ＢＰＦ）、特定の高調波を抑制する負荷回路、などがスイッチングアンプとともに用いられている。
【０００３】
しかし、高次高調波を抑制する機能を別途設けると、回路規模が増大してしまう。また、回路パラメータの増加により、回路調整に時間を要するという課題もある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開２００８／０３２７８２号
【特許文献２】国際公開２０１４／１０３２６５号
【特許文献３】特開２００７−２５８７６８号公報
【特許文献４】特開２０１６−１４４０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一実施形態は、出力する信号の高調波を抑制する増幅装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の一実施形態としての増幅装置は、スイッチングアンプと、調整部と、を備える。前記スイッチングアンプは、制御信号に基づいて駆動し、入力された増幅対象信号を増幅して増幅信号を生成する。前記調整部は、前記制御信号を前記スイッチングアンプに入力される前に調整する。具体的には、前記調整部は、前記制御信号のパルス幅、および、前記増幅対象信号に対する前記制御信号の遅延時間の少なくともいずれかを調整する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態である増幅装置の一例を示すブロック図。
【図２】スイッチングアンプの構成の一例を示す図。
【図３】スイッチングアンプに入力される増幅対象信号および制御信号の波形を示す図。
【図４】パルス幅が調整された場合における増幅信号の周波数成分の電力レベルを示す図。
【図５】遅延時間が調整された場合における増幅信号の周波数成分の電力レベルを示す図。
【図６】第２の実施形態である増幅装置の一例を示すブロック図。
【図７】合成器の一例を示す図。
【図８】第３の実施形態である増幅装置の一例を示すブロック図。
【図９】第３の実施形態の調整部の第１の実現例を示す回路図。
【図１０】第３の実施形態の調整部の第２の実現例を示す回路図。
【図１１】第４の実施形態である増幅装置の一例を示すブロック図。
【図１２】第５の実施形態である送信装置の一例を示すブロック図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら、本発明の実施形態について説明する。
【０００９】
（第１の実施形態）
図１は、第１の実施形態である増幅装置１の一例を示すブロック図である。本実施形態に係る増幅装置１は、スイッチングアンプ１１と、調整部１２と、を備える。調整部１２は、パルス幅調整回路１２１と、遅延回路１２２と、を備える。
【００１０】
本実施形態の増幅装置１は、増幅装置１に入力された増幅の対象とされる矩形信号に対し、増幅を行う装置である。以降、増幅の対象とされる信号を「増幅対象信号」と、増幅された信号を「増幅信号」と記載する。本実施形態の増幅装置１は、増幅対象信号が最大（ＨＩＧＨ）の区間および最小（ＬＯＷ）の区間において、１回ずつ増幅を行えばよいことを想定する。増幅を行う期間は特に定められていないとする。
【００１１】
また、増幅装置１は、バンドパスフィルタ（ＢＰＦ）等を備えていなくとも、増幅信号に含まれる高次高調波成分を抑える。具体的には、増幅対象信号に基づき、スイッチングアンプ１１の駆動タイミングおよび駆動期間を調整することにより、高次高調波成分を抑える。
【００１２】
スイッチングアンプ１１は、駆動時において、入力された増幅対象信号を増幅して増幅信号を生成する。増幅を行うか否かは、スイッチングアンプ１１に入力される制御信号により判断される。すなわち、制御信号は、スイッチングアンプ１１の駆動（ＯＮ/ＯＦＦ）を制御するものであり、スイッチングアンプ１１は制御信号に基づいて駆動する。
【００１３】
本説明においては、制御信号は０または１の二値で表されものとする。そして、制御信号の値が１の場合に、スイッチングアンプ１１がＯＮとなり、増幅信号が出力されるとする。また、制御信号の値が０の場合は、スイッチングアンプ１１はＯＦＦとなり、出力がないものとする、言い換えれば、０Ｖが出力されるものとする。
【００１４】
スイッチングアンプ１１が、制御信号に基づいて駆動し、増幅対象信号を増幅することができるならば、その構成は、特に限られるものではない。例えば、フルブリッジ回路を用いてスイッチングアンプ１１を実現することできる。フルブリッジ回路は、スイッチとして動作する四つのトランジスタが、フルブリッジ状に構成されたものである。
【００１５】
図２は、スイッチングアンプ１１の構成の一例を示す図である。図２では、スイッチングアンプ１１がフルブリッジ回路で実現された例が示されている。前述の四つのトランジスタは、第１トランジスタＱ１、第２トランジスタＱ２、第３トランジスタＱ３、および第４トランジスタＱ４と記載する。具体的には、第１トランジスタＱ１と第２トランジスタＱ２は並列に接続されおり、第３トランジスタＱ３と第４トランジスタＱ４も並列に接続されている。また、第１トランジスタＱ１と第３トランジスタＱ３は直列に接続されており、第２トランジスタＱ２と第４トランジスタＱ４も直列に接続されている。
【００１６】
また、第１トランジスタＱ１と第２トランジスタＱ２との接続点には電源電圧Ｖｄが掛けられており、第３トランジスタＱ３と第４トランジスタＱ４との接続点はグラウンド（ＧＮＤ）と接続されている。電源電圧側にある第１トランジスタＱ１および第２トランジスタＱ２は、それぞれ、第１ハイサイドトランジスタおよび第２ハイサイドトランジスタとも記載する。ＧＮＤ側にある第３トランジスタＱ３および第４トランジスタＱ４は、それぞれ、第１ローサイドトランジスタおよび第２ローサイドトランジスタとも記載する。
【００１７】
また、図２の例では、フルブリッジ回路に一つのトランスＬが組み込まれている。増幅された電圧が、このトランスＬを介して出力されることを想定する。トランスＬの一端は、第１トランジスタＱ１と第３トランジスタＱ３との接続点と接続されている。一方、トランスＬの他端は、第２トランジスタＱ２と第４トランジスタＱ４との接続点と接続されている。図２の例では、このトランスＬに電源電圧が掛かることにより、増幅が行われる。つまり、制御信号が１のときは、トランスＬの両端間に電位差があるようにし、制御信号が０のときは、トランスＬの両端間に電位差がないように、各トランジスタが制御される。
【００１８】
各トランジスタは、増幅対象信号および制御信号の少なくともいずれかに基づき制御される。図２の例では、第１トランジスタＱ１は、入力される増幅対象信号に応じてスイッチングする。第２トランジスタＱ２は、増幅対象信号の反転信号が入力されて、当該反転信号に応じてスイッチングする。第３トランジスタＱ３は、増幅対象信号の反転信号と、制御信号の反転信号と、に応じてスイッチングする。図２の例では、第３トランジスタＱ３の入力線に増幅対象信号の反転信号が入力され、また、当該入力線に制御信号の反転信号に応じてスイッチングする第１スイッチＳＷ１が接続されている。これにより、第３トランジスタＱ３が、増幅対象信号の反転信号と、制御信号の反転信号と、に応じてスイッチングすることができる。第４トランジスタＱ４は、増幅対象信号と、制御信号の反転信号と、に応じてスイッチングする。図２の例では、第４トランジスタＱ４の入力線に増幅対象信号が入力され、また、当該入力線に制御信号の反転信号に応じてスイッチングする第２スイッチＳＷ２が接続されている。これにより、第４トランジスタＱ４が、増幅対象信号と、制御信号の反転信号と、に応じてスイッチングすることができる。
【００１９】
なお、各トランジスタは、入力された信号の値が閾値以上のときはＯＮになり、閾値未満のときはＯＦＦになるが、各トランジスタに入力される信号（増幅対象信号またはその反転信号）は矩形波のため、当該信号がＨＩＧＨのときはＯＮになり、ＬＯＷのときはＯＦＦになる。また、各スイッチは、入力された信号の値が１のとき（つまり制御信号が０のとき）はＯＮになり、０のとき（つまり制御信号が１のとき）はＯＦＦになるものとする。
【００２０】
図２のような構成の場合、制御信号が０であれば、各スイッチがＯＮになってＧＮＤに電流が流れてしまうため、各ローサイドトランジスタがＯＮにならない。したがって、トランスＬに電流が流れず、理想的には、出力電力が０になる。このような増幅対象信号および制御信号に基づいて駆動するフルブリッジ回路により、スイッチングアンプ１１を実現してもよい。
【００２１】
調整部１２は、スイッチングアンプ１１に入力される制御信号を、スイッチングアンプ１１に入力される前に調整する。具体的には、パルス幅調整回路１２１がパルス幅を調整し、遅延回路１２２が増幅対象信号に対する遅延時間を調整する。
【００２２】
なお、本実施形態では、調整部１２がパルス幅と遅延時間の両方を調整することを想定しているが、パルス幅および遅延時間のいずれか一方のみが調整されてもよい。その場合、調整されない方を処理する回路は、省略されてもよい。
【００２３】
パルス幅調整回路１２１による調整後の制御信号のパルス幅を「ＴＯＮ」と記載する。つまり、制御信号は、スイッチングアンプ１１に入力される前にパルス幅調整回路１２１により調整されて、そのパルス幅がＴＯＮとなる。
【００２４】
遅延回路１２２により調整される遅延時間は、増幅対象信号が切り替わってから、制御信号が最初に切り替わるまでの時間長を意味する。例えば、増幅対象信号のＬＯＷからＨＩＧＨへの切り替わりのタイミングを基準とすると、当該基準から、制御信号が最初にＯＦＦからＯＮへ切り替わるタイミングまでの時間長を意味する。調整後の制御信号の遅延時間を「ＤＥＬＡＹ」と記載する。つまり、制御信号は、スイッチングアンプ１１に入力される前に遅延回路１２２により調整されて、その遅延時間がＤＥＬＡＹとなる。
【００２５】
図３は、スイッチングアンプ１１に入力される増幅対象信号および制御信号の波形を示す図である。制御信号は、パルス幅調整回路１２１および遅延回路１２２に調整された後のものである。ゆえに、制御信号のパルス幅はＴＯＮであり、遅延時間はＤＥＬＡＹである。
【００２６】
なお、本実施形態では、制御信号は、増幅装置１の外部の装置により生成されて、増幅装置１に入力されるものとする。また、制御信号は、増幅対象信号の周期の半分の周期を持つように生成されているものとする。ゆえに、増幅対象信号がＨＩＧＨの区間でも、ＬＯＷの区間でも、前記制御信号がＯＦＦからＯＮになるタイミング（立ち上がり）と、前記制御信号がＯＮからＯＦＦになるタイミング（立ち下がり）とが、１回ずつ生じる。制御信号のデューティー比は、任意な値でよい。
【００２７】
このようにして、パルス幅および遅延時間が調整されると、高次高調波の電力レベル（電力スペクトル）が変化することを発明者達は発見した。したがって、パルス幅および遅延時間を適切に調整することにより、高次高調波の電力レベルを抑えることができる。
【００２８】
図４は、パルス幅が調整された場合における増幅信号の周波数成分の電力レベルを示す図である。基本波が周波数ｆ０と表されており、Ｎ（Ｎは２以上の整数）次高調波が、Ｎｆ０と表されている。例えば、３ｆ０は３次高調波を表す。
【００２９】
図４では、ＴＯＮが異なる３種類の制御信号（Ｃ１、Ｃ２、Ｃ３）による各増幅信号の電力レベルが示されている。なお、各制御信号の遅延量は同じである。図４に示すように、増幅信号の周波数成分の電力レベルは、ＴＯＮによって異なることが分かる。ゆえに、ＴＯＮを適切な値に調整すれば、高次高調波の電力レベルを抑えることができる。例えば、３次高調波成分を抑えたい場合は、３種類の制御信号のうち、制御信号Ｃ３を用いればよいことが分かる。
【００３０】
なお、図４の例では、増幅対象信号の周波数は５００ｋＨｚ、制御信号Ｃ１のＴＯＮは２００ｎ秒、制御信号Ｃ２のＴＯＮは４００ｎ秒、制御信号Ｃ３のＴＯＮは６００ｎ秒とした。また、各制御信号の遅延時間は調整されておらず、遅延時間は０である。なお、周波数成分の電力レベルの低下は、ＴＯＮの大きさに比例するものではない。また、最適なＴＯＮは、基本周波数によって異なる。ゆえに、用いられる増幅対象信号の周波数、抑えたい高次高調波などに基づいて、パルス幅調整回路１２１の調整量は予め決定されておく必要がある。
【００３１】
図５は、遅延時間が調整された場合における増幅信号の周波数成分の電力レベルを示す図である。図４と同様、基本波が記号ｆ０と表されており、Ｎ次高調波が、Ｎｆ０と表されている。
【００３２】
図５では、ＤＥＬＡＹが異なる３種類の制御信号（Ｃ４、Ｃ５、Ｃ６）による各増幅信号の電力レベルが示されている。なお、各制御信号のＴＯＮは同じである。図５により、増幅信号の周波数成分の電力レベルは、ＤＥＬＡＹによって異なることが分かる。ゆえに、ＤＥＬＡＹを適切な値に調整すれば、高次高調波の電力レベルを抑えることができる。例えば、５次高調波成分を抑えたい場合は、３種類の制御信号のうち、制御信号Ｃ５を用いればよいことが分かる。
【００３３】
なお、図５の例では、増幅対象信号の周波数は５００ｋＨｚ、制御信号Ｃ４のＤＥＬＡＹは９０ｎ秒、制御信号Ｃ５のＤＥＬＡＹは２０ｎ秒、制御信号Ｃ６のＤＥＬＡＹは４０ｎ秒とした。また、各制御信号のパルス幅は調整されておらず、パルス幅は２００ｎ秒とした。なお、周波数成分の電力レベルの低下は、ＤＥＬＡＹの大きさに比例するものではない。また、最適なＤＥＬＡＹは、基本周波数によって異なる。ゆえに、用いられる増幅対象信号の周波数、抑えたい高次高調波などに基づいて、遅延回路１２２の調整量も予め決定されておく必要がある。
【００３４】
なお、ＴＯＮおよびＤＥＬＡＹを連続的に変化させる場合は、可変抵抗などを用いて、パルス幅調整回路１２１および遅延回路１２２を実現することができる。ＴＯＮおよびＤＥＬＡＹを離散的に変化させる場合は、スイッチなどを用いて、パルス幅調整回路１２１および遅延回路１２２を実現することができる。
【００３５】
また、パルス幅調整回路１２１および遅延回路１２２が、増幅対象信号の周波数と調整量との関係を表したテーブルを記憶しておき、増幅対象信号の周波数に応じて、調整量を変動させてもよい。これにより、どのような周波数に対しても良好な特性が得られる。その場合、増幅対象信号の周波数を測定する回路を増幅装置１に別途設けてもよい。
【００３６】
なお、厳密に言えば、制御信号のＤＥＬＡＹは、スイッチングアンプ１１に処理される時点において、所望の値となることが好ましい。調整部１２において、増幅対象信号と制御信号の遅延時間を所望の値に合わせても、スイッチングアンプ１１内の各トランジスタのゲート端子に至るまでに、回路遅延により、ＤＥＬＡＹが増減することが想定される。したがって、調整部１２は、制御信号および増幅対象信号の切り替わりのタイミングを、調整時点において完全に揃えるのではなく、スイッチングアンプ１１に処理される時点において揃うように調整するほうが好ましい。すなわち、遅延回路１２２は、増幅対象信号がスイッチングアンプ１１に印加されるまでの回路遅延を吸収するように、動作してもよい。
【００３７】
例えば、増幅対象信号がスイッチングアンプ１１のゲート端子に印加されるまでに時間Ｔｍほど遅延する場合、遅延回路１２２は、想定のＤＥＬＡＹに加えて、時間Ｔｍだけ遅延させた信号を出力してもよい。その場合、遅延回路１２２から出力された信号の実際のＤＥＬＡＹは、「想定のＤＥＬＡＹ＋Ｔｍ」と表される。また、調整部１２内の回路、すなわち、パルス幅・周波数調整回路１２３による遅延と、遅延回路１２２による遅延と、が存在する。調整部１２内の回路により時間ＴＣほど遅延する場合、想定のＤＥＬＡＹに加えて、増幅対象信号の遅延時間Ｔｍから制御信号の遅延時間ＴＣを差し引いた差分だけ、遅延させた信号を出力してもよい。その場合、遅延回路１２２から出力された信号の実際のＤＥＬＡＹは、「想定のＤＥＬＡＹ＋Ｔｍ−ＴＣ」と表される。
【００３８】
このように、調整部１２は、増幅対象信号のパルス幅および遅延時間の少なくともいずれかが増幅対象信号の周波数に応じたＴＯＮまたはＤＥＬＡＹになるように調整する。これにより、スイッチングアンプ１１は、調整部１２の調整前よりも高次高調波の電力レベルが低い増幅信号を生成するようになる。
【００３９】
なお、図２に示したように、トランスを用いて増幅信号を出力する場合には、増幅装置１のトランスと、出力先のトランスとの結合係数を意図的に下げるような構成にしてもよい。結合係数が低い場合、漏れインダクタンスが生じ、漏れインダクタンスにより高帯域の周波数が伝送されにくくなる。ゆえに、増幅装置１のトランスと、出力先のトランスとの結合係数が所定の上限値以下となるように、トランスの配置または構成を変えることにより、出力先の高次高調波の電力レベルを抑えることができる。例えば、上限値を０．９とすれば、高次高調波の電力レベルを明らかに低下させることができる。
【００４０】
結合係数を下げるために、例えば、トランスの１次側と２次側の距離を離す、トランスの１次側と２次側の軸方向の傾きに差異を設ける、トランスの１次側と２次側の中心をずらすといったことが考えられる。また、コア材に線をゆるく巻きつけることも考えられる。コア材に巻きつける線を、隙間を空けないように密着させて巻くと結合係数は高くなるため、隙間を空けて巻くことにより、結合係数を低くすることが考えられる。複数のトランスを使用する場合には、例えば、２次側の各トランスのコア材それぞれに線が巻かれておらず、線が複数のコア材をまとめるように巻かれている、といったことが考えられる。結局のところ、トランスの配置、巻方などの構成を変えるなど、意図的に磁束が漏れるようにすることで結合係数が下げられる。
【００４１】
以上のように、第１の実施形態によれば、制御信号のパルス幅および遅延時間を調整して、スイッチングアンプ１１の駆動タイミングおよび駆動期間を適切にする。これにより、増幅信号の高次高調波の電力レベルは、前記調整部の調整前よりも低下している。ゆえに、スイッチングアンプ１１に単純な回路が追加された第１の実施形態の増幅装置１でも、増幅信号に含まれる高次高調波を抑制することができる。したがって、回路の複雑化が防がれ、回路の製造コスト等を抑えることができる。
【００４２】
（第２の実施形態）
第２の実施形態では、複数のスイッチングアンプ１１を一様に駆動させて、１台のスイッチングアンプ１１を駆動させたときよりも、増幅信号の振幅レベルを上昇させる場合を説明する。
【００４３】
図６は、第２の実施形態である増幅装置１の一例を示すブロック図である。本実施形態に係る増幅装置１は、複数のスイッチングアンプ１１と、調整部１２と、合成器１３と、を備える。
【００４４】
複数のスイッチングアンプ１１を一様に駆動させて、増幅信号の振幅レベルを上昇させたい場合、複数の第１の実施形態の増幅装置１を用いることも可能である。しかし、各増幅装置１のスイッチングアンプ１１に入力される制御信号のＴＯＮおよびＤＥＬＡＹは、全増幅装置１で同一である。ゆえに、複数の調整部１２を持つ必要性はない。そこで、本実施形態では、１台の調整部１２からの調整された制御信号を、複数のスイッチングアンプ１１に分配する。これにより、増幅装置１の製造コストを抑えることができる。
【００４５】
調整部１２は、第１の実施形態と同様に動作する。調整部１２により調整された制御信号は、分配されて各スイッチングアンプ１１に入力される。また、増幅対象信号も、分配されて各スイッチングアンプ１１に入力される。これにより、各スイッチングアンプ１１は、同じタイミングで駆動し、第１の実施形態と同様に動作する。
【００４６】
合成器１３は、各スイッチングアンプ１１の増幅信号を合成する。図７は、合成器１３の一例を示す図である。図７の例では、トランスを用いて、合成器１３が実現されている。図７の例の合成器１３は、各スイッチングアンプ１１からの出力電力を受け取るために、各スイッチングアンプ１１の台数以上のトランスを有する。合成器１３の各トランスは直列に接続されており、接続されたトランス全体の一端は接地されており、他端からは合成された信号（合成信号）が出力される。このような構成により、各スイッチングアンプ１１の増幅信号は電圧加算されて、合成信号として出力される。
【００４７】
第１の実施形態で説明した通り、スイッチングアンプ１１が出力する増幅信号の高次高調波は抑制されている。これは、スイッチングアンプ１１が複数であっても同様である。また、合成器１３の合成において、高次高調波は発生しない。そのため、合成器１３からの合成信号の高次高調波も、抑制されている。
【００４８】
なお、第１の実施形態にて述べたように、高次高調波の電力レベルを抑えるために、合成器１３内のトランスの配置または構成も、スイッチングアンプ１１との結合係数が上限値以下となるように変えてよい。
【００４９】
以上のように、第２の実施形態によれば、複数のスイッチングアンプ１１を用いて、増幅信号の振幅レベルを上昇させた場合でも、出力される合成信号の高次高調波を抑制することができる。また、スイッチングアンプ１１それぞれごとに制御信号を調整するといった複雑な処理は行わないため、増幅装置１内の回路を単純化することができ、回路の製造コストなどを抑えることができる。
【００５０】
（第３の実施形態）
第３の実施形態では、外部から制御信号を受け取るのではなく、制御信号を増幅対象信号から生成する場合を説明する。
【００５１】
図８は、第３の実施形態である増幅装置１の一例を示すブロック図である。本実施形態に係る増幅装置１は、調整部１２が、周波数を逓倍する点がこれまでの実施形態と異なる。図８の例では、パルス幅調整回路１２１の代わりに、パルス幅と周波数の両方を調整する、パルス幅・周波数調整回路１２３が示されている。
【００５２】
なお、図８の例では、第２の実施形態のようにスイッチングアンプが複数ある場合が示されているが、第１の実施形態のようにスイッチングアンプは一つであってもよい。
【００５３】
本実施形態の調整部１２は、増幅対象信号から制御信号を生成する。ゆえに、調整部１２は、制御信号生成部とも言える。パルス幅・周波数調整回路１２３は、周波数を２逓倍することができ、パルス幅がＴＯＮで、周期が増幅対象信号の周期の半分である信号を出力する。
【００５４】
図９は、第３の実施形態の調整部１２の第１の実現例を示す回路図である。図９の回路に入力された増幅対象信号は、分岐されて、コンデンサと抵抗から構成されるＣＲ遅延回路１２３１と、ＸＯＲ回路（排他的論理和回路）１２３２に、入力される。ＣＲ遅延回路１２３１の抵抗は可変抵抗であり、可変抵抗の値の変化に応じて増幅対象信号を遅延させることができる。ＣＲ遅延回路１２３１により、アナログ的に遅延した信号が出力され、ＸＯＲ回路１２３２に入力される。ＸＯＲ回路は２逓倍器として使用されＸＯＲ回路出力には２逓倍された信号が出力される。言い換えると、ＸＯＲ回路１２３２の出力信号の周期は、ＸＯＲ回路１２３２の入力信号の周期の半分である。ＣＲ遅延回路１２３の可変抵抗の値を調整することでＸＯＲ回路１２３２の出力のパルス幅を調整できる。また、ＸＯＲ回路の出力信号において大きいパルス幅を実現するために、ＣＲ遅延回路１２３１と、その出力にバッファ回路等を設けた組み合わせ（ユニット）を複数直列に接続することも可能である。
【００５５】
ＸＯＲ回路１２３２から出力された信号は、ＣＲ遅延回路１２２１によりアナログ的に遅延されて、バッファ回路１２２２に入力される。バッファ回路１２２２は、入力された信号をデジタル信号に変換する。このようにして、周波数を逓倍する調整部１２を実現することができる。
【００５６】
なお、図９に示されたＸＯＲ回路１２３２、バッファ回路１２２２などをロジックＩＣにより実現する場合において、ロジックＩＣの閾値ばらつき等が性能に影響を与える恐れがある。例えば、大きいパルス幅を実現する場合、図９のＣＲ遅延回路１２３１の代わりに、ＣＲ遅延回路と、その出力を受け付けるバッファ回路等と、から成るユニットを複数直列にした構成が取られる場合がある。特に、このような構成では、バッファ回路の閾値やＸＯＲ回路１２３２のＨＩＧＨとＬＯＷの閾値のアンバランスによって複数直列にした構成の出力信号のデューティー比が５０％からずれてしまうことがある。これにより、ＸＯＲ回路１２３２の出力信号パルスのデューティー比が偶数番目と奇数番目でずれてしまい、アンバランスが発生する。また、ＸＯＲ回路１２３２のＨＩＧＨとＬＯＷの閾値のずれでも同様の問題が生じることがある。これを回避するため、２Ｍ（Ｍは１以上の整数）個のユニットを設け、各ユニットのバッファ回路として反転バッファを用いることが考えらえる。
【００５７】
図１０は、第３の実施形態の調整部１２の第２の実現例を示す回路図である。図１０（Ａ）では、図９のＣＲ遅延回路１２３１の代わりに、ＣＲ遅延回路１２３３と、第１バッファ回路１２３４と、ＣＲ遅延回路１２３５と、第２バッファ回路１２３６と、が示されている。ＣＲ遅延回路１２３３と、第１バッファ回路１２３４とが、第１のユニットを構成し、ＣＲ遅延回路１２３５と、第２バッファ回路１２３６とが、第２のユニットを構成する。なお、ＣＲ遅延回路１２３３およびＣＲ遅延回路１２３５の可変抵抗の値は同じとする。
【００５８】
図１０（Ｂ）は、第１バッファ回路１２３４および第２バッファ回路１２３６が非反転バッファである場合における、図１０（Ａ）の回路に入力された増幅対象信号の波形の変化を示す。図１０（Ｂ）の一番上の波形は、ＣＲ遅延回路１２３３へ入力される時点における波形を表す。増幅対象信号の立ち上がりの時点をｔ０とする。この時点のパルス幅はＴＡである。図１０（Ｂ）の二番目の波形は、バッファ回路１２３４から出力された時点における波形を表す。第１のユニットにより、立ち上がり時点はｔ０＋αと変化し、立ち下がり時点はｔ０＋ＴＡ＋βと変化している。図１０（Ｂ）の三番目の波形は、バッファ回路１２３６から出力された時点における波形を表す。第２のユニットでも、第１のユニットと同じ変化量が増幅対象信号に加えられる。ゆえに、立ち上がり時点はｔ０＋２αと変化し、立ち下がり時点はｔ０＋ＴＡ＋２βと変化している。したがって、パルス幅の差は、２β−２αとなる。
【００５９】
図１０（Ｃ）は、第２バッファ回路１２３６が反転バッファである場合における、図１０（Ａ）の回路に入力された増幅対象信号の波形の変化を示す。図１０（Ｃ）の一番上の波形は、ＣＲ遅延回路１２３３へ入力される時点における波形を表す。当該波形は、図１０（Ｂ）の一番上の波形と同じである。図１０（Ｃ）の二番目の波形は、バッファ回路１２３４から出力された時点における波形を表す。図１０（Ｃ）の場合、遅延かつ反転が行われるため、立ち上がり時点ｔ０はαだけ遅延されて、立ち下がりになる。一方、立ち下がり時点ｔ０＋ＴＡはβだけ遅延されて、立ち上がりになる。結果として、図１０（Ｃ）に示すように、立ち下がり時点がｔ０＋αと変化し、立ち上がり時点はｔ０＋ＴＡ＋βと変化する。図１０（Ｃ）の三番目の波形は、バッファ回路１２３６から出力された時点における波形を表す。ここでも、遅延かつ反転が行われるため、立ち下がり時点ｔ０＋α、はβだけ遅延されて、立ち上がりになる。一方、立ち上がり時点ｔ０＋ＴＡ＋βはαだけ遅延されて、立ち下がりになる。結果として、図１０（Ｃ）に示すように、立ち下がり時点がｔ０＋α＋βと変化し、立ち下がり時点はｔ０＋ＴＡ＋α＋βと変化する。したがって、パルス幅の差は０となる。
【００６０】
このような構成において、閾値のずれを打ち消すよう可変抵抗の値をそれぞれ調整することで、ＸＯＲ回路１２３２から出力された信号には、閾値のばらつきによるパルス波形の乱れが少なくなる。
【００６１】
以上のように、第３の実施形態によれば、増幅対象信号から制御信号を生成することが可能である。
【００６２】
（第４の実施形態）
第２および３の実施形態では、複数のスイッチングアンプ１１を一様に駆動させる場合を想定した。しかし、複数のスイッチングアンプ１１の一部を駆動し、残りを停止させることも考えられる。例えば、増幅対象信号が変調信号である場合に、変調信号の振幅レベルに応じてスイッチングアンプ１１の駆動台数を動的に変化させることも考えられる。
【００６３】
図１１は、第４の実施形態である増幅装置の一例を示すブロック図である。本実施形態では、第３の実施形態の増幅装置１が複数のＡＮＤ回路１４をさらに備える。また、増幅装置１が複数の駆動制御信号を受け取る点がこれまでの実施形態とは異なる。
【００６４】
ＡＮＤ回路１４は、スイッチングアンプ１１それぞれに対して設けられており、調整部１２から出力された信号と、対応する駆動制御信号と、が入力されて、それらの論理積をスイッチングアンプ１１に出力する。言い換えると、本実施形態において、各スイッチングアンプ１１に対して与えられる制御信号は、調整部１２から出力された信号と、各スイッチングアンプ１１に対応する駆動制御信号とを、ＡＮＤ演算して得られる信号となる。
【００６５】
駆動制御信号は、スイッチングアンプ１１を動作させるかどうかを判定するための信号である。駆動制御信号も、制御信号と同様、０または１の二値で表されものとする。駆動制御信号が１の場合は、ＡＮＤ回路１４の出力は、制御信号の値と同じであるため、制御信号に応じてスイッチングアンプ１１は動作する。駆動制御信号が０の場合は、ＡＮＤ回路１４の出力は０であるため、スイッチングアンプ１１は動作しない。つまり、駆動制御信号は、スイッチングアンプ１１に与える制御信号の有効・無効を決めるための信号と考えて構わない。
【００６６】
なお、スイッチングアンプをグループ化し、グループごとに駆動制御信号を受け取っても構わない。この場合、駆動制御信号の数はＮよりも小さくなる。ゆえに、Ｎ台のスイッチングアンプがある場合、増幅装置１は最大Ｎ個の駆動制御信号を受け取る。
【００６７】
以上のように、第４の実施形態によれば、駆動制御信号に応じて複数台のスイッチングアンプ１１を並列に動作させ、その出力を合成する構成において、スイッチングアンプの駆動台数を動的に変化させることが可能となる。
【００６８】
（第５の実施形態）
第５の実施形態では、増幅装置１の利用例として、送信装置２に適用した例を示す。
【００６９】
図１２は、第５の実施形態である送信装置２の一例を示すブロック図である。本実施形態に係る送信装置２は、矩形波生成部２１と、第３の実施形態の増幅装置１と、アンテナ部２２と、を備える。
【００７０】
本実施形態の送信装置２は、入力された信号を増幅して送信する装置である。送信装置２に入力された信号を送信対象信号と記載する。送信対象信号は、特に限られるものではなく、無変調のキャリア信号、伝送する情報を含んだ信号をキャリア信号に基づいて変調することにより生成された被変調信号などが想定される。
【００７１】
なお、増幅装置１の有効性を示すために、上記のような処理を行う送信装置２に増幅装置１を適用した例を示すが、増幅装置１の適用先が限られるわけではない。
【００７２】
矩形波生成部２１は、送信対象信号に対して閾値判定を行い、送信対象信号をＨＩＧＨとＬＯＷに変換する。これにより、送信対象信号の波形を矩形波に変換する。変換された矩形波の信号を矩形波送信対象信号と記載する。なお、増幅装置１に矩形波の信号が入力される場合は、矩形波生成部２１は省略されてよい。
【００７３】
増幅装置１は、矩形波送信対象信号を増幅対象信号として受け取る。増幅装置１の処理は、第３の実施形態にて説明した通りである。つまり、調整部１２により矩形波送信対象信号から制御信号が生成され、スイッチングアンプ１１により矩形波送信対象信号の増幅信号が生成され、合成器１３により各増幅信号の合成信号が生成される。また、第３の実施形態で説明したとおり、合成信号の高次高調波は低減されている。
【００７４】
アンテナ部２２は、少なくともアンテナを有し、当該アンテナを介して、合成器１３からの合成信号を電波にて送信する。アンテナ部２２は、増幅器、フィルタなどを独自に有していてもよい。図１２では、アンテナ部２２内にフィルタ２３１が示されている。なお、フィルタ２３１は、削除すべき周波数成分を除去することができれば、どのようなフィルタでもよい。例えば、一般的なフィルタとして、所望の信号帯域のみを通過させるバンドパスフィルタ、所望の周波数以下を通過させるローパスフィルタ、所望の周波数以上を通過させるバイパスフィルタなどがあるが、フィルタ２３１は、いずれでもよい。なお、フィルタ２３１はアンテナ部と独立して存在していてもよい。合成器１３からの合成信号がフィルタ２３１を介してアンテナ部に伝送されてもよい。
【００７５】
以上のように、第３の実施形態の増幅装置１を含む本実施形態の送信装置２は、高次高調波が抑制された合成信号を送信することができる。これにより、ＢＰＦの要求仕様が緩和されるため、あるいは、ＢＰＦが不要となるため、送信装置２の製造コストを抑えることができる。
【００７６】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００７７】
１  増幅装置
１１  スイッチングアンプ
１２  調整部
１２１  パルス幅調整回路
１２２  遅延回路
１２３  パルス幅・周波数調整回路
１２２１  ＣＲ遅延回路
１２２２  バッファ回路
１２３１  ＣＲ遅延回路
１２３２  ＸＯＲ回路
１２３３  ＣＲ遅延回路
１２３４  第１バッファ回路
１２３５  ＣＲ遅延回路
１２３６  第２バッファ回路
１３  合成器
１４  ＡＮＤ回路
２  送信装置
２１  矩形波生成部
２２  アンテナ部
２２１  フィルタ
Ｑ１  第１トランジスタ
Ｑ２  第２トランジスタ
Ｑ３  第３トランジスタ
Ｑ４  第４トランジスタ
ＳＷ１  第１スイッチ
ＳＷ２  第２スイッチ
Ｌ  トランス
【図１】
2020150449.tif 000003
【図２】
2020150449.tif 000004
【図３】
2020150449.tif 000005
【図４】
2020150449.tif 000006
【図５】
2020150449.tif 000007
【図６】
2020150449.tif 000008
【図７】
2020150449.tif 000009
【図８】
2020150449.tif 000010
【図９】
2020150449.tif 000011
【図１０】
2020150449.tif 000012
【図１１】
2020150449.tif 000013
【図１２】
2020150449.tif 000014