(57)【要約】【課題】過電流を確実に検出する。【解決手段】  実施の形態に係る電流検出回路は、出力端子に第１の電流を供給するＮ型の第１のトランジスタと、前記第１のトランジスタと共にミラー回路を構成するＮ型の第２のトランジスタと、前記第２のトランジスタに流れる電流に基づいて前記第１の電流が所定の閾値を超えたか否かの検出結果を出力する比較回路と、前記出力端子の地絡を検出する地絡検出回路と、前記比較回路の検出結果と前記地絡検出回路の地絡検出結果とに基づいて前記第１の電流が過電流であるか否かを示す電流検出信号を発生する論理回路とを具備する。【選択図】図１
2020195189.tif 000002
【特許請求の範囲】
【請求項１】
出力端子に第１の電流を供給するＮ型の第１のトランジスタと、
前記第１のトランジスタと共にミラー回路を構成するＮ型の第２のトランジスタと、
前記第２のトランジスタに流れる電流に基づいて前記第１の電流が所定の閾値を超えたか否かの検出結果を出力する比較回路と、
前記出力端子の地絡を検出する地絡検出回路と、
前記比較回路の検出結果と前記地絡検出回路の地絡検出結果とに基づいて前記第１の電流が過電流であるか否かを示す電流検出信号を発生する論理回路と
を具備した電流検出回路。
【請求項２】
前記地絡検出回路は、
前記出力端子に地絡が生じることによって導通する第３のトランジスタと、
前記第３のトランジスタと共にミラー回路を構成する第４のトランジスタと、
前記第４のトランジスタに流れる電流に基づいて前記地絡検出結果を発生する地絡検出結果出力回路と
を具備する請求項１に記載の電流検出回路。
【請求項３】
前記第２のトランジスタに前記第１の電流に比例した電流を流すように、前記第１及び第２のトランジスタのソース電位を同一にする差動アンプを更に具備し、
前記地絡検出回路は、
前記第１のトランジスタと前記出力端子との接続点と、前記差動アンプの一方入力端との間に接続される第１のダイオードと、
前記第３のトランジスタと前記差動アンプの一方入力端との間に接続される第２のダイオードと、
前記差動アンプの一方入力端と基準電位点との間に接続される電流源とを更に具備する
請求項２に記載の電流検出回路。
【請求項４】
前記第２のトランジスタと前記差動アンプの他方入力端との間に接続される第３のダイオードを更に具備する
請求項３に記載の電流検出回路。
【請求項５】
前記地絡検出回路は、
前記第４のトランジスタと基準電位点との間に接続される抵抗と、
制御端が前記第４のトランジスタと抵抗との接続点に接続され、第１端が能動負荷を介して電源端子に接続され、第２端が基準電位点に接続される第５のトランジスタとを更に具備する
請求項３に記載の電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電流検出回路に関する。
【背景技術】
【０００２】
従来、例えばモータや電源回路等に電流を供給する駆動回路等においては、過電流を防止するために電流検出回路が設けられる場合がある。電流検出回路は、出力トランジスタに流れる電流を検出し、電流値が閾値を超えたか否かによって、過電流を検出する。
【０００３】
しかしながら、出力端子の地絡等の条件によっては、過電流を検出することができなくなる場合があるという問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第６４４５１９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、過電流を確実に検出することができる電流検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態の電流検出回路は、出力端子に第１の電流を供給するＮ型の第１のトランジスタと、前記第１のトランジスタと共にミラー回路を構成するＮ型の第２のトランジスタと、前記第２のトランジスタに流れる電流に基づいて前記第１の電流が所定の閾値を超えたか否かの検出結果を出力する比較回路と、前記出力端子の地絡を検出する地絡検出回路と、前記比較回路の検出結果と前記地絡検出回路の地絡検出結果とに基づいて前記第１の電流が過電流であるか否かを示す電流検出信号を発生する論理回路とを具備する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施の形態に係る電流検出回路を示す回路図。
【図２】電流検出回路の関連技術を示す回路図。
【図３】コンパレータＣＯＭＰ１の動作を説明するための波形図。
【図４】課題を説明するためのタイミングチャート。
【図５】実施の形態の動作を説明するためのタイミングチャート。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【０００９】
（第１の実施の形態）
図１は第１の実施の形態に係る電流検出回路を示す回路図である。また、図２は電流検出回路の関連技術を示す回路図である。本実施の形態は、電流検出を行う回路に地絡検出を行う回路を追加し、電流検出結果と地絡検出結果とに基づいて、過電流を検出するものである。図１及び図２において同一の構成要素には同一符号を付し、同一構成については重複する説明を省略するものとする。図１及び図２の電流検出回路は、例えば、ハイサイドドライバを構成するものであってもよい。
【００１０】
先ず、図２を参照して電流検出回路の関連技術について説明する。Ｎ型ＭＯＳトランジスタＭ１は、出力端子ＶＯＵＴに接続された図示しない負荷に、電流ＩＬｏａｄを供給する出力トランジスタである。トランジスタＭ１は、ドレインが電源端子ＶＣＣ１に接続され、ソースが出力端子ＶＯＵＴに接続され、ゲートにはゲート電圧制御回路１の出力が与えられる。トランジスタＭ１は、ゲート電圧制御回路１によって駆動されて、ゲート・ソース間電圧Ｖｇｓに応じた電流ＩＬｏａｄを出力端子ＶＯＵＴに出力する。
【００１１】
ゲート電圧制御回路１は、電源端子ＶＣＣ２から電圧が与えられて動作し、出力端子ＶＯＵＴに接続された負荷の変動に応じた電圧をトランジスタＭ１のゲートに供給することで、所定の電流ＩＬｏａｄが流れるように制御する。
【００１２】
電流ＩＬｏａｄを検出するために、トランジスタＭ１とともにミラー回路を構成するＮ型ＭＯＳトランジスタＭ２が設けられる。即ち、トランジスタＭ２は、ゲートがトランジスタＭ１のゲートに接続され、ドレインが電源端子ＶＣＣ１に接続される。なお、トランジスタＭ２のサイズは、トランジスタＭ１のサイズのα倍である。αは１未満の実数であり、非常に小さい値である。従って、トランジスタＭ１とトランジスタＭ２とのゲート、ドレイン、ソースの電位がそれぞれ同一ならば、トランジスタＭ２には、電流ＩＬｏａｄのα倍の電流が流れる。
【００１３】
トランジスタＭ１，Ｍ２のソース電位を同一にするためにオペアンプＡＭＰ１が採用される。オペアンプＡＭＰ１は、正極性入力端がトランジスタＭ１のソースに接続され、負極性入力端がトランジスタＭ２のソースに接続される。オペアンプＡＭＰ１の出力端は、Ｐ型ＭＯＳトランジスタＭ３のゲートに接続される。トランジスタＭ３は、ソースがトランジスタＭ２のソースに接続され、ドレインがＮ型ＭＯＳトランジスタＭ４のドレイン・ソース路を介して基準電位点に接続される。
【００１４】
オペアンプＡＭＰ１は、正極性入力端と負極性入力端を同電位とするように、トランジスタＭ３を制御する。これにより、電流α×ＩＬｏａｄが、トランジスタＭ２のソースから基準電位点に流れる。
【００１５】
トランジスタＭ４は、ゲートがドレインに接続されると共に、カレントミラー回路を構成するＮ型ＭＯＳトランジスタＭ５のゲートにも接続される。トランジスタＭ５は、ドレインがＰ型ＭＯＳトランジスタＭ６のドレイン・ソース路を介して電源端子ＶＣＣ３に接続され、ソースが基準電位点に接続される。
【００１６】
トランジスタＭ６は、ゲートがドレインに接続されると共に、カレントミラー回路を構成するＰ型ＭＯＳトランジスタＭ７のゲートにも接続される。トランジスタＭ７は、ソースが電源端子ＶＣＣ３に接続され、ドレインが抵抗Ｒ１を介して基準電位点に接続される。
【００１７】
トランジスタＭ４，Ｍ５によるカレントミラー回路によって、トランジスタＭ４のドレイン・ソース路に流れる電流α×ＩＬｏａｄは、トランジスタＭ５及びトランジスタＭ６のソース・ドレイン路にも流れる。更に、トランジスタＭ６，Ｍ７によるカレントミラー回路によって、トランジスタＭ６のソース・ドレイン路に流れる電流α×ＩＬｏａｄは、トランジスタＭ７のソース・ドレイン路及び抵抗Ｒ１にも流れる。
【００１８】
トランジスタＭ４，Ｍ５のサイズが１：１で、トランジスタＭ６，Ｍ７のサイズが１：１である場合には、抵抗値Ｒ１の抵抗Ｒ１による電圧降下は、Ｒ１×α×ＩＬｏａｄとなる。この電圧降下を、コンパレータＣＯＭＰ１によって、過電流の閾値を与える基準電圧ＶＲＥＦ１と比較することで、過電流の検出が可能となる。
【００１９】
コンパレータＣＯＭＰ１の正極性入力端は、抵抗Ｒ１とトランジスタＭ７のドレインとの接続点に接続されて、抵抗Ｒ１の電圧降下による電圧が与えられる。コンパレータＣＯＭＰ１の負極性入力端は、基準電圧源ＶＲＥＦ１を介して基準電位点に接続されて、基準電圧ＶＲＥＦ１が与えられる。コンパレータＣＯＭＰ１は、２入力を比較した結果を出力端から電流検出信号として出力する。比較結果は、Ｒ１×α×ＩＬｏａｄ＞ＶＲＥＦ１の場合、ハイレベルとなる。比較結果がハイレベルとなることにより、ＩＬｏａｄがＶＲＥＦ１／（Ｒ１×α）よりも大きくなったこと（過電流）を検出することができる。即ち、ＶＲＥＦ１／（Ｒ１×α）は、電流ＩＬｏａｄが過電流であるか否かを判定する過電流判定閾値である。
【００２０】
図３はコンパレータＣＯＭＰ１の動作を説明するための波形図である。横軸は電流ＩＬｏａｄをとり、縦軸はコンパレータＣＯＭＰ１からの電流検出信号を示す。電流検出信号は、電流ＩＬｏａｄが過電流判定閾値以下の場合にはローレベル(ＬＯ）となり、過電流判定閾値を越すとハイレベル(ＨＩ）となる。
【００２１】
ところで、出力端子ＶＯＵＴが地絡することがある。そうすると、トランジスタＭ１のソースは０Ｖとなり、オペアンプＡＭＰ１の正極性入力端は０Ｖとなる。この状態において、電流ＩＬｏａｄを正確に検出するためには、トランジスタＭ２のソースも０Ｖにする必要がある。しかしながら、トランジスタＭ３は比較的小さい電圧Ｖｓｄでオンとなる一方、トランジスタＭ４をオンにするための電圧Ｖｇｓは比較的大きい。従って、トランジスタＭ３のソース電位（トランジスタＭ２のソース電位）は、トランジスタＭ４のＶｇｓにより最低の電位が制限され、０Ｖまで低下させることはできない。この結果、トランジスタＭ２のソースに流れる電流は、ＩＬｏａｄのα倍とならず、電流ＩＬｏａｄを正確に検出することはできない。
【００２２】
図４はこの課題を説明するためのタイミングチャートである。なお、以下の説明では、トランジスタのゲート・ソース間電圧をＶｇｓ、ドレイン・ソース間電圧をＶｄｓ、ドレイン・ソース路に流れる電流をＩｄｓ、閾値電圧をＶｔｈとし、トランジスタに付した符号を括弧で囲むことにより、いずれのトランジスタの特性値であるかを示すものとする。また、以下の説明では、地絡時は、出力端子ＶＯＵＴに地絡が発生している場合のことであり、非地絡時は、出力端子ＶＯＵＴに地絡が発生していない場合のことをいう。図４において、横軸は時間を示し、上から順にＩＬｏａｄ、ゲート・ソース電圧Ｖｇｓ、抵抗Ｒの電圧降下ＶＲ１、ＣＯＭＰ１の電流検出信号の時間変化を示す。
【００２３】
非地絡時において、電流ＩＬｏａｄが変動している例を示している。電流ＩＬｏａｄが過電流判定閾値を超えると、コンパレータＣＯＭＰ１の出力がローレベルからハイレベルに変化する。電流ＩＬｏａｄが過電流判定閾値以下の場合には、コンパレータＣＯＭＰ１の出力はローレベルである。
【００２４】
非地絡時は、電流ＩＬｏａｄが過電流判定閾値を超えると、コンパレータＣＯＭＰ１はハイレベルの電流検出信号を出力する。非地絡時は、トランジスタＭ１のＶｇｓ（Ｍ１）とトランジスタＭ２のＶｇｓ（Ｍ２）とが一致している
【００２５】
一方、出力端子ＶＯＵＴに地絡が発生すると、トランジスタＭ１のソースが０Ｖになり、Ｖｇｓ（Ｍ１）が大きくなって、電流ＩＬｏａｄが過電流判定閾値を超える。このとき、Ｖｇｓ（Ｍ２）は、Ｖｇｓ（Ｍ４）だけＶｇｓ（Ｍ１）よりも低い値となる（図４の２段目）。この結果、トランジスタＭ２により検出されるべき電流が低下し、抵抗Ｒ１の電圧降下は、電圧ＶＲＥＦ１以下となる（図４の３段目）。即ち、地絡時には、コンパレータＣＯＭＰ１の出力はローレベルのままであり、過電流を検出することができない（図４の４段目）。
【００２６】
そこで、本実施の形態においては、電流検出回路に地絡検出を行う回路２と、回路２とコンパレータＣＯＭＰ１との出力の論理和を求めるオア回路ＯＲ１とを採用する。非地絡時には、コンパレータＣＯＭＰ１の出力によって過電流を検出し、地絡時には、回路２の出力によって過電流を検出するのである。
【００２７】
図１において、トランジスタＭ１のソースと出力端子ＶＯＵＴとの接続点と、オペアンプＡＭＰ１の正極性入力端（以下、ノードＮという）との間にはダイオードＤ１が設けられる。ダイオードＤ１のアノードは出力端子ＶＯＵＴに、カソードはノードＮに接続される。また、ノードＮは、電流源ＩＲＥＦ１を介して基準電位点に接続される。また、ダイオードＤ３のアノードはＰ型ＭＯＳトランジスタＭ８のソース・ドレイン路を介して電源端子ＶＣＣ１に接続され、カソードはノードＮに接続される。
【００２８】
電流源ＩＲＥＦ１、トランジスタＭ８及びダイオードＤ１は、地絡の発生を検知するために設けられる。地絡時において出力端子ＶＯＵＴが０ＶになることによってダイオードＤ１はオフとなり、電流源ＩＲＥＦ１により発生する電流、すなわち、電源端子ＶＣＣ１−ノードＮ間の電流は、トランジスタＭ８のソース・ドレイン路、ダイオードＤ３を介して基準電位点に流れる。つまり、トランジスタＭ８に流れる電流によって地絡の発生を検知する。
【００２９】
しかし、トランジスタＭ１に流れる電流ＩＬｏａｄの正確な検出のためには、トランジスタＭ８はオフであった方がよい。そこで、非地絡時における電流ＩＬｏａｄが過電流判定閾値以下の場合には、トランジスタＭ８がオフとなるように設定される。即ち、非地絡時において、電流ＩＬｏａｄが過電流判定閾値ＶＲＥＦ１／（Ｒ１×α）である場合におけるトランジスタＭ１の最大のゲート・ソース間電圧（Ｖｄｓ（Ｍ１）＿ｍａｘ）よりも、トランジスタＭ８のＶｔｈ（Ｍ８）を大きな値に設定する。この条件を満足する場合には、過電流判定閾値以下の電流ＩＬｏａｄが供給される非地絡時には、トランジスタＭ８は必ずオフとなる。
【００３０】
なお、図１の例では、トランジスタＭ８のドレインとノードＮとの間にはダイオードＤ３のみが接続されているが、Ｖｄｓ（Ｍ１）＿ｍａｘ＜Ｖｔｈ（Ｍ８）が成立しない場合には、ｍ（ｍは１以上の整数）個のダイオードを追加接続し、Ｖｄｓ（Ｍ１）＿ｍａｘ＜Ｖｔｈ（Ｍ８）＋ＶＦ（ａｄｄ）×ｍを成立させる。ＶＦ（ａｄｄ）は追加するダイオードの順方向電圧である。
【００３１】
オペアンプＡＭＰ１は、正極性入力端と負極性入力端とが同電位となるように出力を制御する。トランジスタＭ１のソースとノードＮとの間にダイオードＤ１を設けたので、トランジスタＭ２のソースとオペアンプＡＭＰ１の負極性入力端との間にもダイオードＤ２を設ける。
【００３２】
なお、電流源ＩＲＥＦ１の電流値は、ＩＲＥＦ１≪ＩＬｏａｄに設定する。電流源ＩＲＥＦ１の追加により、電流Ｉｄｓ（Ｍ１）は、ＩＬｏａｄとＩＲＥＦ１の和電流に変化するが、ＩＲＥＦ１がＩＬｏａｄに比べて十分に小さいので、電圧Ｖｄｓ（Ｍ１）の変化は極めて小さく、電流ＩＬｏａｄの検出誤差は無視できる。
【００３３】
更に、過電流の検出精度を高くするためには、電流ＩＬｏａｄが過電流判定閾値近傍となる場合において、トランジスタＭ１，Ｍ２のソース電位をオペアンプＡＭＰ１により一致させた方がよい。そこで、電流ＩＬｏａｄが過電流判定閾値となる場合のダイオードＤ１，Ｄ２の順方向電圧を一致させる。すなわち、電流ＩＲＥＦ１を、過電流判定閾値の電流ＩＬｏａｄが供給される場合のトランジスタＭ２の電流Ｉｄｓ（Ｍ２）（＝α×ＩＬｏａｄ）とほぼ等しい値に設定する。
【００３４】
トランジスタＭ８のゲートは、ドレインに接続されると共に、カレントミラー回路を構成するＰ型ＭＯＳトランジスタＭ９のゲートにも接続される。トランジスタＭ９は、ソースが電源端子ＶＣＣ１に接続され、ドレインがＰ型ＭＯＳトランジスタＭ１０のソース・ドレイン路、Ｎ型ＭＯＳトランジスタＭ１１のドレイン・ソース路及び抵抗Ｒ２を介して基準電位点に接続される。
【００３５】
トランジスタＭ１０のゲートは、電圧ＶＲＥＦ２が印加される。また、トランジスタＭ１１のゲートは、電源端子ＶＣＣ３に接続される。電源端子ＶＣＣ３は、能動負荷を構成する電流源ＩＲＥＦ２及びＮ型ＭＯＳトランジスタＭ１２のドレイン・ソース路を介して基準電位点に接続される。トランジスタＭ１２のゲートは、トランジスタＭ１１のソースと抵抗Ｒ２の接続点に接続される。なお、電流源ＩＲＥＦ２に代えて抵抗を採用してもよい。
【００３６】
トランジスタＭ８，Ｍ９によるカレントミラー回路によって、トランジスタＭ８に流れる電流ＩＲＥＦ１は、トランジスタＭ９からトランジスタＭ１０，Ｍ１１を介して抵抗Ｒ２に流れる。トランジスタＭ８，Ｍ９のサイズ比を１：１、抵抗Ｒ２の抵抗値をＲ２とすると、抵抗Ｒ２による電圧降下はＩＲＥＦ１×Ｒ２となる。トランジスタＭ１２の閾値Ｖｔｈ（Ｍ１２）がＩＥＲＦ１×Ｒ２＞Ｖｔｈ（Ｍ１２）となるように設定することで、トランジスタＭ１２はオンとなる。
【００３７】
トランジスタＭ１２のドレインは、トランジスタＭ１２のオフ時には電源電圧ＶＣＣ３によってハイレベルであり、トランジスタＭ１２がオンになるとローレベルに変化する。即ち、トランジスタＭ８がオフからオンになると、トランジスタＭ１２のドレインはハイレベルからローレベルに変化する。トランジスタＭ１２のドレイン電圧がインバータＩＮＶ１に与えられる。インバータＩＮＶ１は、トランジスタＭ１２のドレイン電圧を反転させてオア回路ＯＲ１に出力する。抵抗Ｒ２、電流源ＩＲＥＦ２、トランジスタＭ１２及びインバータＩＮＶ１によって、地絡検出結果出力回路が構成される。
【００３８】
オア回路ＯＲ１は、コンパレータＣＯＭＰ１とインバータＩＮＶ１との出力論理和を電流検出信号として出力する。
【００３９】
トランジスタＭ１０は、トランジスタＭ９の耐圧保護用のクランプを構成する。即ち、トランジスタＭ１０は、ゲートに電圧ＶＲＥＦ２が与えられることで、トランジスタＭ９のドレインの電位を所定値に維持するものである。また、トランジスタＭ１１は、トランジスタＭ１２の耐圧保護用クランプである。即ち、トランジスタＭ１１は、抵抗Ｒ２の電圧降下が大きくなりすぎるとオフとなって、Ｖｇｓ（Ｍ１２）を抑制するように作用する。なお、これらのトランジスタＭ１０，Ｍ１１は、トランジスタＭ９、Ｍ１２の素子耐圧に問題ないならば省略可能である。
【００４０】
また、図２の関連技術では、オペアンプＡＭＰ１の正極性入力端には、電源電圧ＶＣＣ１から０Ｖ（地絡時）までの大きな入力電圧が入力される。これに対し、本実施の形態においては、オペアンプＡＭＰ１の正極性入力端は、電源電圧ＶＣＣ１からＶＣＣ１−（Ｖｇｓ（Ｍ８）＋ＶＦ（Ｄ３））までの入力電圧に制限される。ＶＦ（Ｄ３）は、ダイオードＤ３の順方向電圧である。従って、本実施の形態にいては、オペアンプＡＭＰ１の差動入力回路を低耐圧素子で構成することが可能であるという利点もある。
【００４１】
なお、非地絡時においても、過電流判定閾値を超える電流ＩＬｏａｄが供給されると、トランジスタＭ８がオンとなる場合もある。このため、抵抗Ｒ２等の値、電流ＩＬｏａｄの大きさ等によって、トランジスタＭ１２がオンとなり、インバータＩＮＶ１の出力はハイレベルとなる。しかし、コンパレータＣＯＭＰ１からも過電流を示すハイレベルが出力されるので、特に問題は無い。
【００４２】
次に、このように構成された実施の形態の動作について図５を参照して説明する。図５は実施の形態の動作を説明するためのタイミングチャートである。横軸は時間を示し、上から順にＩＬｏａｄ、ＣＯＭＰ１出力、ＩＮＶ１出力、ＯＲ１出力の時間変化を示す。
【００４３】
（非地絡時）
非地絡時において、ＩＬｏａｄ≦ＶＲＥＦ１／（Ｒ１×α）であるものとする。過電流判定閾値はＶＲＥＦ１／（Ｒ１×α）を示している。非地絡時において、電流ＩＬｏａｄが変動しており、ＩＬｏａｄが過電流判定閾値を超える期間もある（図５の１段目）。
【００４４】
電流ＩＬｏａｄが過電流判定閾値以下の場合には、トランジスタＭ８はオフである。従って、トランジスタＭ１２のドレインはハイレベルであり、インバータＩＮＶ１の出力はローレベルである。即ち、この場合には、回路２は電流検出信号に影響を与えない。
【００４５】
オペアンプＡＭＰ１は、トランジスタＭ１，Ｍ２のソース電位を同一にするように作用する結果、Ｖｄｓ（Ｍ１）＋ＶＦ（Ｄ１）＝Ｖｄｓ（Ｍ２）＋ＶＦ（Ｄ２）となる。ＶＦ（Ｄ１），ＶＦ（Ｄ２）は、それぞれダイオードＤ１，Ｄ２の順方向電圧である。Ｉｄｓ（Ｍ２）は、α×ＩＬｏａｄとなるため、抵抗Ｒ１にはＩＬｏａｄ×Ｒ１×αの電圧降下が生じる。この電圧降下ＩＬｏａｄ×Ｒ１×αはＶＲＥＦ１以下であり、コンパレータＣＯＭＰ１の出力はローレベルである。
【００４６】
一方、非地絡時において、電流ＩＬｏａｄが過電流判定式値を超えると、抵抗Ｒ１の電圧降下ＩＬｏａｄ×Ｒ１×αがＶＲＥＦ１を超えて、コンパレータＣＯＭＰ１の出力はハイレベルとなる。過電流判定閾値を超えた場合、電流検出信号はハイレベルとなる。
【００４７】
（地絡時）
地絡時には、出力端子ＶＯＵＴが０Ｖになり、ダイオードＤ１がオフとなって、Ｖｇｓ（Ｍ１）が増大する。すると、電流ＩＬｏａｄは、過電流判定閾値を超える。ダイオードＤ１がオフとなる結果、電流ＩＲＥＦ１はトランジスタＭ８を介して流れる。この電流ＩＲＥＦ１のミラー電流がトランジスタＭ９からトランジスタＭ１０，Ｍ１１及び抵抗Ｒ２を介して基準電位点に流れる。抵抗Ｒ２にはＩＲＥＦ１×Ｒ２の電圧降下が生じ、トランジスタＭ１２のドレインは、ハイレベルからローレベルに変化する。
【００４８】
そうすると、インバータＩＮＶ１の出力はローレベルからハイレベルに変化する（図５の３段目）。こうして、オア回路ＯＲ１からの電流検出信号は、地絡時においてハイレベルとなる。
【００４９】
このように本実施の形態においては、電流検出回路に地絡を検出する回路を追加し、地絡時には地絡検出回路の出力によって電流検出信号を得るようになっている。非地絡時には、コンパレータＣＯＭＰ１の出力によって過電流が検出され、地絡時には、インバータＩＮＶ１の出力によって過電流が検出される。これにより、非地絡時及び地絡時のいずれの場合にも、正確に電流検出信号を得ることができる。
【００５０】
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００５１】
１…ゲート電圧制御回路、ＡＭＰ１…オペアンプ、ＣＯＭＰ１…コンパレータ、Ｄ１〜Ｄ３…ダイオード、ＩＮＶ１…インバータ、ＩＲＥＦ１，ＩＲＥＦ２…電流源、Ｍ１〜Ｍ１１…トランジスタ、ＯＲ１…オア回路、Ｒ１，Ｒ２…抵抗、ＶＲＥＦ１…基準電圧源。
【図１】
2020195189.tif 000003
【図２】
2020195189.tif 000004
【図３】
2020195189.tif 000005
【図４】
2020195189.tif 000006
【図５】
2020195189.tif 000007