(57)【要約】【課題】キャリアの流れを高精度に制御することが可能な半導体装置およびその製造方法を提供する。【解決手段】一の実施形態によれば、半導体装置は、基板と、前記基板上に交互に設けられた複数の絶縁層および複数の第１膜であって、前記第１膜の少なくともいずれかは、電極層と、前記電極層の側面に第１絶縁膜を介して設けられた電荷蓄積層とを含む、複数の絶縁層および複数の第１膜と、前記電荷蓄積層の側面に第２絶縁膜を介して設けられた半導体層とを備える。前記装置は、少なくとも前記第１絶縁膜と前記電荷蓄積層との間に設けられ、窒素を含む第１部分と、少なくとも前記電荷蓄積層と前記第２絶縁膜との間に設けられ、窒素を含む第２部分と、少なくとも前記第２絶縁膜と前記半導体層との間に設けられ、窒素を含む第３部分と、の少なくともいずれかをさらに備える。【選択図】図１
2020150227.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に交互に設けられた複数の絶縁層および複数の第１膜であって、前記第１膜の少なくともいずれかは、電極層と、前記電極層の側面に第１絶縁膜を介して設けられた電荷蓄積層とを含む、複数の絶縁層および複数の第１膜と、
前記電荷蓄積層の側面に第２絶縁膜を介して設けられた半導体層とを備え、
少なくとも前記第１絶縁膜と前記電荷蓄積層との間に設けられ、窒素を含む第１部分と、
少なくとも前記電荷蓄積層と前記第２絶縁膜との間に設けられ、窒素を含む第２部分と、
少なくとも前記第２絶縁膜と前記半導体層との間に設けられ、窒素を含む第３部分と、
の少なくともいずれかをさらに備える半導体装置。
【請求項２】
前記第１部分は、前記電荷蓄積層の側面に設けられている、請求項１に記載の半導体装置。
【請求項３】
前記第１部分はさらに、前記電荷蓄積層の上面および下面に設けられている、請求項２に記載の半導体装置。
【請求項４】
前記第２部分は、前記電荷蓄積層の側面と前記絶縁層の側面とに設けられている、請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記第２部分は、前記電荷蓄積層側に突出した部分を含む、請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記第３部分は、前記電荷蓄積層の側面の方向で上方部分と下方部分とに分断されている、請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
前記電荷蓄積層の側面、上面、および下面に設けられた前記第１部分と、前記電荷蓄積層の側面に設けられた前記第２部分と、の両方を備える請求項１から６のいずれか１項に記載の半導体装置。
【請求項８】
前記第１、第２、および第３部分の少なくともいずれかは、窒素を含む絶縁膜である、請求項１から７のいずれか１項に記載の半導体装置。
【請求項９】
前記電荷蓄積層は、シリコンと窒素とを含み、
前記第１および第２部分の少なくともいずれかは、シリコンと窒素とを含み、シリコンおよび窒素に対する窒素の組成比が前記電荷蓄積層よりも高い、請求項１から８のいずれか１項に記載の半導体装置。
【請求項１０】
前記第１絶縁膜は、前記電極層の側面であって前記電荷蓄積層と対向する面に設けられた第１層と、前記電荷蓄積層の側面であって前記電極層と対向する面に設けられた第２層とを含み、
前記第１層は、前記電極層の上面および下面にさらに設けられており、
前記第２層は、前記電荷蓄積層の上面および下面にさらに設けられている、
請求項１から９のいずれか１項に記載の半導体装置。
【請求項１１】
前記第２層は、高誘電率絶縁膜を含む、請求項１０に記載の半導体装置。
【請求項１２】
前記第２層は、シリコンを含む絶縁膜をさらに備え、前記高誘電率絶縁膜は、シリコンを含む前記絶縁膜の一部分と他の部分との間に挟まれている、請求項１１に記載の半導体装置。
【請求項１３】
前記第１絶縁膜は、前記第２層内にエアギャップを備える、請求項１０から１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記第２層は、前記電荷蓄積層の側面に設けられた第１領域と、前記電荷蓄積層の上面および下面に設けられ、前記第１領域中の炭素濃度よりも高い炭素濃度を有する第２領域とを含む、請求項１０から１３のいずれか１項に記載の半導体装置。
【請求項１５】
前記電荷蓄積層は、金属膜および半導体膜の少なくともいずれかを含む、請求項１から１４のいずれか１項に記載の半導体装置。
【請求項１６】
前記電荷蓄積層は、前記半導体膜と、前記半導体膜の間に設けられまたは前記半導体膜と前記第１または第２部分との間に設けられた前記金属膜とを含む、請求項１５に記載の半導体装置。
【請求項１７】
基板上に複数の絶縁層と複数の第２膜とを交互に形成し、
前記第２膜の一部を除去して前記絶縁層間に第１凹部を形成し、前記第１凹部内の前記第２膜の側面に第１絶縁膜を介して電荷蓄積層を形成し、
前記電荷蓄積層の側面に第２絶縁膜を介して半導体層を形成し、
前記第２膜の別の一部を除去して前記絶縁層間に第２凹部を形成し、前記第２凹部内の前記電荷蓄積層の側面に前記第１絶縁膜を介して電極層を形成する、
ことを含み、
少なくとも前記第１絶縁膜と前記電荷蓄積層との間に設けられ、窒素を含む第１部分と、
少なくとも前記電荷蓄積層と前記第２絶縁膜との間に設けられ、窒素を含む第２部分と、
少なくとも前記第２絶縁膜と前記半導体層との間に設けられ、窒素を含む第３部分と、
の少なくともいずれかを形成することをさらに含む半導体装置の製造方法。
【請求項１８】
前記第１部分は、前記電荷蓄積層の形成後かつ前記電極層の形成前に、前記第１絶縁膜と前記電荷蓄積層との間に形成される、請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記第２部分は、前記電荷蓄積層の形成後かつ前記半導体層の形成前に、前記電荷蓄積層の側面に形成される、請求項１７または１８に記載の半導体装置の製造方法。
【請求項２０】
前記第３部分は、前記電荷蓄積層の形成後かつ前記電極層の形成前に、前記第２絶縁膜と前記半導体層との間に形成される、請求項１７から１９のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
３次元メモリなどの半導体メモリの集積度は年々向上している。そのため、メモリセルの内部や付近でのキャリアの流れを高精度に制御しなければ、集積度の高い半導体メモリに所望の動作をさせることが困難になるおそれがある。例えば、メモリセル間でキャリアが流れて非選択セルへの誤書き込みが生じるおそれがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第９２８７３８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
キャリアの流れを高精度に制御することが可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体装置は、基板と、前記基板上に交互に設けられた複数の絶縁層および複数の第１膜であって、前記第１膜の少なくともいずれかは、電極層と、前記電極層の側面に第１絶縁膜を介して設けられた電荷蓄積層とを含む、複数の絶縁層および複数の第１膜と、前記電荷蓄積層の側面に第２絶縁膜を介して設けられた半導体層とを備える。前記装置は、少なくとも前記第１絶縁膜と前記電荷蓄積層との間に設けられ、窒素を含む第１部分と、少なくとも前記電荷蓄積層と前記第２絶縁膜との間に設けられ、窒素を含む第２部分と、少なくとも前記第２絶縁膜と前記半導体層との間に設けられ、窒素を含む第３部分と、の少なくともいずれかをさらに備える。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態の半導体装置の構造を示す断面図である。
【図２】第１実施形態の半導体装置の製造方法を示す断面図(1/4)である。
【図３】第１実施形態の半導体装置の製造方法を示す断面図(2/4)である。
【図４】第１実施形態の半導体装置の製造方法を示す断面図(3/4)である。
【図５】第１実施形態の半導体装置の製造方法を示す断面図(4/4)である。
【図６】第１実施形態の第１変形例の半導体装置の構造を示す断面図である。
【図７】第１実施形態の第１変形例の半導体装置の製造方法を示す断面図である。
【図８】第１実施形態の第２変形例の半導体装置の構造を示す断面図である。
【図９】第１実施形態の第２変形例の半導体装置の製造方法を示す断面図である。
【図１０】第１実施形態の第３変形例の半導体装置の構造を示す断面図である。
【図１１】第１実施形態の第３変形例の半導体装置の製造方法を示す断面図である。
【図１２】第２実施形態の半導体装置の構造を示す断面図である。
【図１３】第２実施形態の半導体装置の製造方法を示す断面図である。
【図１４】第２実施形態の変形例の半導体装置の構造を示す断面図である。
【図１５】第２実施形態の別の変形例の半導体装置の構造を示す断面図である。
【図１６】第３実施形態の半導体装置の構造を示す断面図である。
【図１７】第３実施形態の変形例の半導体装置の構造を示す断面図である。
【図１８】第４実施形態の半導体装置の構造を示す断面図である。
【図１９】第４実施形態の半導体装置の製造方法を示す断面図である。
【図２０】第４実施形態の変形例の半導体装置の構造を示す断面図である。
【図２１】第４実施形態の別の変形例の半導体装置の構造を示す断面図である。
【図２２】第５実施形態の半導体装置の製造方法を示す断面図(1/2)である。
【図２３】第５実施形態の半導体装置の製造方法を示す断面図(2/2)である。
【図２４】第６実施形態の半導体装置の構造を示す断面図である。
【図２５】第６実施形態の半導体装置の製造方法を示す断面図である。
【図２６】第７実施形態の半導体装置の構造を示す断面図である。
【図２７】第７実施形態の半導体装置の製造方法を示す断面図(1/2)である。
【図２８】第７実施形態の半導体装置の製造方法を示す断面図(2/2)である。
【図２９】第７実施形態の第１変形例の半導体装置の製造方法を示す断面図である。
【図３０】第７実施形態の第２変形例の半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。図１から図３０において、同一または類似の構成には同一の符号を付し、重複する説明は省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。図１の半導体装置は、例えば３次元メモリである。
【０００９】
図１の半導体装置は、基板１と、基板１上に交互に積層された複数の絶縁層２および複数の中間部３とを備えている。中間部３は、第１膜の例である。図１は、これらの絶縁層２および中間部３のうち、２つの絶縁層２と１つの中間部３とを示している。
【００１０】
中間部３は、３次元メモリのメモリセルの構成要素である電極層１１、ブロック絶縁膜１２、および電荷蓄積層１３を備えている。図１の半導体装置はさらに、３次元メモリのメモリセルの構成要素として、絶縁層２および中間部３の側面に連続して設けられたトンネル絶縁膜１４およびチャネル半導体層１５を備えている。ブロック絶縁膜１２は第１絶縁膜の例であり、トンネル絶縁膜１４は第２絶縁膜の例である。ブロック絶縁膜１２は、２つの絶縁膜１２ａ、１２ｂを含んでいる。絶縁膜１２ａは第１層の例であり、絶縁膜１２ｂは第２層の例である。
【００１１】
図１の半導体装置はさらに、シリコン窒化膜（ＳｉＮ）２１、２２を備えている。シリコン窒化膜２１は第１部分の例であり、シリコン窒化膜２２は第３部分の例である。シリコン窒化膜２１、２２はさらに、窒素を含む絶縁膜の例である。
【００１２】
基板１は例えば、シリコン（Ｓｉ）基板などの半導体基板である。図１は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。−Ｚ方向は、重力方向と一致していてもよいし、重力方向とは一致していなくてもよい。
【００１３】
絶縁層２は、例えばシリコン酸化膜（ＳｉＯ２）である。絶縁層２の膜厚は、例えば３０ｎｍである。同様に、中間部３の膜厚は、例えば３０ｎｍである。
【００１４】
電極層１１は例えば、タングステン（Ｗ）層などの金属層であり、ワード線として機能する。ブロック絶縁膜１２は、電極層１１の側面、上面、および下面に設けられた絶縁膜１２ａと、電荷蓄積層１３の側面、上面、および下面に設けられた絶縁膜１２ｂとを含んでいる。絶縁膜１２ａは例えばアルミニウム酸化膜（ＡｌＯＸ）であり、絶縁膜１２ｂは例えばシリコン酸化膜である。絶縁膜１２ａは、電極層１１の側面であって電荷蓄積層１３と対向する面に設けられており、絶縁膜１２ｂは、電荷蓄積層１３の側面であって電極層１１と対向する面に設けられている。ここで、電極層１１の上面は、電極層１１の面のうち、電極層１１の上方向に位置する絶縁層２に対向する面である。また、電極層１１の下面は、電極層１１の面のうち、電極層１１の下方向に位置する絶縁層２に対向する面である。また、電極層１１の側面は、電極層１１の面のうち、電極層１１の上面と下面との間に位置する面である。これは、電荷蓄積層１３の側面、上面、および下面についても同様である。
【００１５】
電荷蓄積層１３は、電極層１１の側面にブロック絶縁膜１２（絶縁膜１２ａ、１２ｂ）を介して形成されている。電荷蓄積層１３は、データ記憶用の電荷が蓄積される層として機能する。電荷蓄積層１３は例えばシリコン層であり、このシリコン層に電荷が蓄積される。電荷蓄積層１３は、浮遊電極とも呼ばれる。電荷蓄積層１３は、電荷が蓄積される層として機能する金属層や絶縁膜で形成されていてもよい。
【００１６】
トンネル絶縁膜１４は、電荷蓄積層１３の側面と絶縁層２の側面に連続して形成されている。トンネル絶縁膜１４は、例えばシリコン酸化膜である。チャネル半導体層１５は、電荷蓄積層１３の側面と絶縁層２の側面にトンネル絶縁膜１４を介して形成されている。チャネル半導体層１５は、シリコン層である。
【００１７】
シリコン窒化膜２１は、ブロック絶縁膜１２と電荷蓄積層１３との間に形成され、具体的には、電荷蓄積層１３の側面に形成されている。シリコン窒化膜２２は、トンネル絶縁膜１４とチャネル半導体層１５との間に形成され、具体的には、電荷蓄積層１３の側面の方向で上方部分と下方部分とに分断されている。図１では、シリコン窒化膜２２の上方部分と下方部分が、絶縁層２の側面の方向に配置されている。
【００１８】
なお、本実施形態のシリコン窒化膜２１、２２は、窒素を含む膜として形成されているが、窒素を含むが膜とはいえない状態の部分に置き換えてもよい。すなわち、窒素を含むが膜とはいえない状態の部分が、シリコン窒化膜２１、２２の代わりに、ブロック絶縁膜１２と電荷蓄積層１３との間や、トンネル絶縁膜１４とチャネル半導体層１５との間に形成されていてもよい。これらの部分も、第１部分や第３部分の例である。
【００１９】
ここで、シリコン窒化膜２１、２２の詳細を説明する。
【００２０】
本実施形態の半導体装置は、拡散層を備えていないため、ワード線（電極層１１）から漏れ出たフリンジ電界によりセル間のチャネルを反転させてキャリアを流す。これを促進するために、電荷蓄積層１３（シリコン層）内に不純物を添加することが考えられるが、電荷蓄積層１３の膜厚が薄いと添加は難しい。一方、セル間のチャネルを反転させるために非選択セルのワード線に高電圧を印加すると、非選択セルへの誤書き込みが生じる可能性がある。
【００２１】
そこで、本実施形態の半導体装置は、ブロック絶縁膜１２と電荷蓄積層１３との間にシリコン窒化膜２１を備え、トンネル絶縁膜１４とチャネル半導体層１５との間にシリコン窒化膜２２を備えている。これにより、非選択セルへの誤書き込みなどの問題を抑制することが可能となる。
【００２２】
例えば、本実施形態のシリコン窒化膜２２は、絶縁層２の側面の方向に形成され、電荷蓄積層１３の側面の方向で上方部分と下方部分とに分断されている。よって、本実施形態によれば、トンネル絶縁膜１４とチャネル半導体層１５との間の領域の窒素濃度を、セル部の領域に比べてセル間の領域で高くすることができる。これにより、セル間の閾値電圧を低下させることが可能となり、非選択セルのワード線に高電圧を印加しなくてもセル間のチャネルを反転させることが可能となる。その結果、非選択セルへの誤書き込みを低減することが可能となる。本実施形態では、セル間の閾値電圧を低下することでオン電流が増加する。
【００２３】
また、本実施形態のシリコン窒化膜２２は、電荷トラップを抑制することができ、これによりオン電流のばらつきを抑制することができる。よって、本実施形態によれば、セルからの読み出し時間を短縮することが可能となり、これにより非選択セルへの誤書き込みをさらに低減することが可能となる。
【００２４】
また、本実施形態のシリコン窒化膜２１は、ブロック絶縁膜１２と電荷蓄積層１３との間に誘電率の高い層を提供することができる。これにより、セルからのリーク電流を低減することが可能となり、セルへの書き込み特性を改善することが可能となる。
【００２５】
以上のように、本実施形態によれば、キャリアの流れを高精度に制御することが可能となり、これにより非選択セルへの誤書き込みなどの問題を抑制することが可能となる。
【００２６】
図２から図５は、第１実施形態の半導体装置の製造方法を示す断面図である。
【００２７】
まず、基板１上に複数の絶縁層２と複数の犠牲層４とを交互に形成する（図２(ａ)）。絶縁層２は例えば、３０ｎｍの膜厚を有するシリコン酸化膜であり、ＣＶＤ（Chemical Vapor Deposition）により減圧環境（例えば２０００Ｐａ以下）にて３００〜７００℃でＴＥＯＳ（オルトケイ酸テトラエチル）を用いて形成される。犠牲層４は例えば、３０ｎｍの膜厚を有するシリコン窒化膜であり、ＣＶＤにより減圧環境（例えば２０００Ｐａ以下）にてＳｉＨ４およびＮＨ３を用いて形成される（Ｈは水素を表す）。犠牲層４は、第２膜の例である。
【００２８】
次に、ＲＩＥ（Reactive Ion Etching）により、これらの絶縁層２および犠牲層４内に溝Ｈ１を形成する（図２(ｂ)）。溝Ｈ１は、Ｙ方向に延びるように形成される。図２(ｂ)の工程では、Ｙ方向に延びる複数本の溝が形成され、図２(ｂ)は、これらの溝のうちの１本の溝Ｈ１を示している。以下、溝Ｈ１に関する説明は、溝Ｈ１以外のこれらの溝にも同様に適用される。
【００２９】
次に、溝Ｈ１内に絶縁膜５を埋め込む（図２(ｃ)）。絶縁膜５は、例えばシリコン酸化膜である。
【００３０】
次に、ＲＩＥにより、絶縁膜５内に複数のホールＨ２を形成する（図３(ａ)、図３(ｂ)、および図３(ｃ)）。図３(ａ)は、図２(ａ)から図２(ｃ)と同じＸＺ断面を示し、図３(ｂ)は、図３(ｂ)と異なるＸＺ断面を示している。図３(ｃ)は、ある絶縁層２の高さでのＸＹ断面を示している。図３(ａ)と図３(ｂ)はそれぞれ、図３(ｃ)に示すＡ−Ａ’線上とＢ−Ｂ’線上のＸＺ断面を示している。
【００３１】
次に、熱リン酸を用いたウェットエッチングにより、ホールＨ２内に露出した各犠牲層４の一部を選択的に除去する（図４(ａ)）。その結果、各犠牲層４の側面に空洞Ｈ３が形成される。空洞Ｈ３は、第１凹部の例である。
【００３２】
次に、空洞Ｈ３内に、ブロック絶縁膜１２を構成する絶縁膜１２ｂと、電荷蓄積層１３とを順に形成する（図４(ｂ)）。絶縁膜１２ｂは例えば、１０ｎｍの膜厚を有するシリコン酸化膜であり、ＡＬＤ（Atomic Layer Deposition）により減圧環境（例えば２０００Ｐａ以下）にて４００〜８００℃でＴＤＭＡＳ（tris(dimethylamino)silane）およびＯ３を用いて形成される。電荷蓄積層１３は例えば、１０ｎｍの膜厚を有するシリコン層であり、ＣＶＤにより減圧環境（例えば２０００Ｐａ以下）にて４００〜８００℃でＳｉＨ４を用いて形成される。なお、空洞Ｈ３外の電荷蓄積層１３はアルカリ系の薬液を用いて除去され、異なる空洞Ｈ３内の電荷蓄積層１３同士は互いに分断される。
【００３３】
次に、各ホールＨ２内に、トンネル絶縁膜１４と、チャネル半導体層１５とを順に形成する（図４(ｃ)）。その結果、電荷蓄積層１３の側面と絶縁層２の側面とに、トンネル絶縁膜１４とチャネル半導体層１５とが順に形成される。トンネル絶縁膜１４は例えば、７ｎｍの膜厚を有するシリコン酸化膜であり、ＡＬＤにより減圧環境（例えば２０００Ｐａ以下）にて４００〜８００℃でＴＤＭＡＳおよびＯ３を用いて形成される。チャネル半導体層１５は例えば、１０ｎｍの膜厚を有するシリコン層であり、ＣＶＤにより減圧環境（例えば２０００Ｐａ以下）にて４００〜８００℃でＳｉＨ４を用いて形成される。
【００３４】
次に、熱リン酸を用いたウェットエッチングにより、不図示のホール内に露出した各犠牲層４の残部を選択的に除去する（図５(ａ)）。その結果、各絶縁膜１２ｂの側面に空洞Ｈ４が形成される。空洞Ｈ４は、第２凹部の例である。
【００３５】
次に、空洞Ｈ４を利用した窒化処理を行う（図５(ｂ)）。その結果、シリコン窒化膜２１が、ブロック絶縁膜１２と電荷蓄積層１３との間に形成され、具体的には、電荷蓄積層１３の側面に形成される。さらには、シリコン窒化膜２２は、トンネル絶縁膜１４とチャネル半導体層１５との間に形成され、具体的には、チャネル半導体層１５の側面に形成される。窒化処理は例えば、窒化ガス（例えばＮＨ３）を用いて５００℃以上で行われる。図５(ｂ)に示す矢印は、窒化ガスまたは窒化ガスから生じた物質が進行する様子を模式的に示している。
【００３６】
なお、本実施形態の電荷蓄積層１３は、窒化ガスまたは窒化ガスから生じた物質を遮蔽する機能を有する。よって、本実施形態のシリコン窒化膜２２は、電荷蓄積層１３の側面の方向に形成されず、電荷蓄積層１３の側面の方向で上方部分と下方部分とに分断されている。
【００３７】
次に、空洞Ｈ４内に、ブロック絶縁膜１２を構成する絶縁膜１２ａと、電極層１１とを順に形成する（図５(ｃ)）。絶縁膜１２ａは例えば、アルミニウム酸化膜であり、ＡＬＤにより５００℃以下で形成される。電極層１１は例えば、バリアメタル層であるチタン窒化膜（ＴｉＮ）と、電極材層であるタングステン層とを含む。チタン窒化膜は例えば、ＴｉＣｌ４およびＮＨ３を用いて形成される（Ｃｌは塩素を表す）。タングステン層は例えば、ＷＦ６を用いて形成される（Ｆはフッ素を表す）。
【００３８】
その後、基板１上に種々の配線層や層間絶縁膜が形成される。このようにして、本実施形態の半導体装置が製造される。
【００３９】
以下、本実施形態のさらなる詳細を説明する。
【００４０】
絶縁層２や犠牲層４は、本実施形態ではＣＶＤで形成するが、その他の方法で形成してもよい。絶縁層２（シリコン酸化膜）は例えば、プラズマＣＶＤによりＳｉＨ４およびＮ２Ｏを用いて形成してもよい。犠牲層４（シリコン窒化膜）は例えば、プラズマＣＶＤによりＳｉＨ２Ｃｌ２およびＮＨ３を用いて形成してもよい。
【００４１】
電荷蓄積層１３は、本実施形態ではＳｉＨ４を用いて形成するが、その他のガスを用いて形成してもよい。例えば、Ｓｉ２Ｈ６を用いて電荷蓄積層１３を形成してもよい。また、有機ＳｉソースガスもしくはＳｉ２Ｈ６を用いて電荷蓄積層１３のシード層を形成し、ＳｉＨ４を用いて電荷蓄積層１３のメイン層を形成してもよい。電荷蓄積層１３のソースガスと共にＰＨ３ガスまたはＢＣｌ３ガスを供給することで、電荷蓄積層１３（シリコン層）にＰ原子またはＢ原子を添加してもよい（Ｐはリンを、Ｂはボロンを表す）。これにより、メモリセルの閾値電圧を好適な値に調整することが可能となり、メモリセルの特性を向上させることが可能となる。
【００４２】
図４(ｂ)の工程では、空洞Ｈ３外の電荷蓄積層１３を除去した後に、電荷蓄積層１３にＴｉ（チタン）、Ｃｏ（コバルト）、Ｒｕ（ルテニウム）、Ｎｉ（ニッケル）などの金属元素を添加してもよい。例えば、電荷蓄積層１３としてシリコン層を形成し、ＴｉＣｌ４を用いてシリコン層上にチタン層を形成し、チタン層によりシリコン層をシリサイド化してもよい。この場合、電荷蓄積層１３は金属層（チタンシリサイド層）となることから、メモリセルの書き込み特性や消去特性を向上させることができる。同様の効果は、電荷蓄積層１３を、シリコン層と、シリコン層内に挿入された金属層（例えばＴｉＮ層）で構成する場合にも得ることができる。
【００４３】
また、電荷蓄積層１３としてシリコン層を形成し、シリコン層に窒素を添加して、シリコン層の一部をＳｉＮ膜に変化させてもよい。また、電荷蓄積層１３を、シリコン層と、シリコン層内に挿入されたＳｉＮ膜で構成してもよい。このような電荷蓄積層１３は、シリコン層の形成中にシリコン層のＳｉソースガス（例えばＳｉＨ２Ｃｌ２ガス）をｉｎ−ｓｉｔｕでＮＨ３ガスに切り替えることで形成可能である。電荷蓄積層１３内に窒素を含ませることで、例えば電荷蓄積層１３の電荷保持特性を向上させることが可能となる。
【００４４】
トンネル絶縁膜１４と絶縁膜１２ｂ（シリコン酸化膜）は、本実施形態ではＴＤＭＡＳおよびＯ３を用いたＡＬＤにより形成するが、その他のガスを用いてその他の方法により形成してもよい。例えば、ＳｉＨ４およびＮ２Ｏを用いたＣＶＤによりトンネル絶縁膜１４と絶縁膜１２ｂを形成してもよい。
【００４５】
図５(ｂ)の窒化処理では、ＮＨ３以外のガスを用いてもよい。このようなガスの例は、ＮＯガスやＮＤ３ガスである（Ｄは重水素を表す）。ＮＤ３ガスを用いる場合には、トンネル絶縁膜１４や絶縁膜１２ｂに重水素原子を添加することができる。これにより、トンネル絶縁膜１４や絶縁膜１２ｂの絶縁性や信頼性を向上させることが可能となる。
【００４６】
本実施形態では、図４(ｂ)の工程で空洞Ｈ３外の電荷蓄積層１３を薬液により除去する際に、電荷蓄積層１３のトンネル絶縁膜１４側の角部が薬液により丸くなる。そのため、窒化工程の窒化剤が、電荷蓄積層１３の端部から入り込み、結果として端部付近のトンネル絶縁膜１４とチャネル半導体層１５との界面が窒化される。この場合、この界面の窒素濃度は、セルの中央部に向かうに従い減少する。
【００４７】
なお、図５(ｂ)の窒化処理にて電荷蓄積層１３の上面や下面にシリコン窒化膜が形成される場合、電荷蓄積層１３の上面付近や下面付近の窒化濃度は、電荷蓄積層１３の上面から下に向かうほど減少し、電荷蓄積層１３の下面から上に向かうほど減少する。理由は、窒化剤が電荷蓄積層１３の内部に拡散するに従い、電荷蓄積層１３内に窒素濃度勾配が生じるからである。
【００４８】
本実施形態では、ブロック絶縁膜１２と電荷蓄積層１３との間にシリコン窒化膜２１を形成し、トンネル絶縁膜１４とチャネル半導体層１５との間にシリコン窒化膜２２を形成するが、電荷蓄積層１３とトンネル絶縁膜１４との間や、絶縁層２とトンネル絶縁膜１４との間にシリコン窒化膜を形成してもよい。例えば、トンネル絶縁膜１４の形成後に、ＮＯ、ＮＨ３、またはＮＤ３を用いて５００℃以上の窒化処理を行うことで、電荷蓄積層１３とトンネル絶縁膜１４との間にシリコン窒化膜を形成することができる。この場合、チャネル半導体層１５の形成後に、ＮＯを用いて５００℃以上の窒化処理を行うことで、トンネル絶縁膜１４とチャネル半導体層１５との間にもシリコン窒化膜を形成してもよい。このシリコン窒化膜は、絶縁層２の側面の方向だけでなく、電荷蓄積層１３の側面の方向にも形成される。
【００４９】
トンネル絶縁膜１４とチャネル半導体層１５との間にこのようなシリコン窒化膜を形成する場合には、図５(ｂ)の窒化処理にて再びトンネル絶縁膜１４とチャネル半導体層１５との間にシリコン窒化膜２２が形成される。そのため、トンネル絶縁膜１４とチャネル半導体層１５との界面において、シリコン窒化膜２２が形成される部分の窒素濃度は、その他の部分の窒素濃度よりも高くなる。そのため、セル間のトランジスタの閾値電圧をさらに低下させることができる。
【００５０】
なお、電荷蓄積層１３とトンネル絶縁膜１４との間にシリコン窒化膜を備える半導体装置を製造する場合には、電荷蓄積層１３の形成後かつトンネル絶縁膜１４の形成前に電荷蓄積層１３の側面を窒化してもよい。この場合には、Ｎ２、ＮＨ３、ＮＤ３、またはＮＯを用いたプラズマ窒化またはラジカル窒化により窒化を行ってもよい。
【００５１】
なお、シリコン窒化膜２１、２２以外のシリコン窒化膜の詳細については後述する。
【００５２】
ブロック絶縁膜１２を構成する絶縁膜１２ａは、本実施形態ではアルミニウム酸化膜であるが、その他の絶縁膜でもよい。例えば、絶縁膜１２ａは、２層以上のシリコン窒化膜と１層以上のシリコン酸化膜とを交互に含む積層膜でもよいし、アルミニウム酸化膜以外のｈｉｇｈ−ｋ絶縁膜（高誘電率絶縁膜）でもよい。このようなｈｉｇｈ−ｋ絶縁膜の例は、ＨｆＯＸ膜やＬａＡｌＯＸ膜である（Ｈｆはハフニウム、Ｌａはランタンを表す）。また、絶縁膜１２ａは、シリコン酸化膜とｈｉｇｈ−ｋ絶縁膜とを含む積層膜でもよい。以上の材料は、トンネル絶縁膜１４にも適用可能である。
【００５３】
以下、第１実施形態の種々の変形例について説明する。
【００５４】
図６は、第１実施形態の第１変形例の半導体装置の構造を示す断面図である。
【００５５】
図６の半導体装置は、シリコン窒化膜２１、２２の代わりにシリコン窒化膜２３を備えている。シリコン窒化膜２３は、電荷蓄積層１３とトンネル絶縁膜１４との間や、絶縁層２とトンネル絶縁膜１４との間に形成され、具体的には、電荷蓄積層１３の側面と絶縁層２の側面とに形成されている。シリコン窒化膜２３は、第２部分の例である。
【００５６】
図７は、第１実施形態の第１変形例の半導体装置の製造方法を示す断面図である。
【００５７】
まず、図２(ａ)から図４(ｂ)の工程を実行する。図７(ａ)は、図４(ｂ)と同じ断面を示している。次に、ホールＨ２内に露出した電荷蓄積層１３や絶縁層２の側面にシリコン窒化膜２３を形成する（図７(ｂ)）。シリコン窒化膜２３は例えば、ＣＶＤにより形成してもよいし、プラズマ窒化やラジカル窒化により形成してもよい。シリコン窒化膜２３を窒化により形成する場合には、シリコン窒化膜２３の少なくとも一部は、シリコンと窒素とを含むその他の絶縁膜（例えばシリコン酸窒化膜）でもよい。
【００５８】
本変形例ではその後、図４(ｃ)から図５(ｃ)の工程を実施する。このようにして、本変形例の半導体装置が製造される。
【００５９】
図８は、第１実施形態の第２変形例の半導体装置の構造を示す断面図である。
【００６０】
図８の半導体装置は、シリコン窒化膜２１、２２の代わりにシリコン窒化膜２４を備えている。シリコン窒化膜２４は、ブロック絶縁膜１２と電荷蓄積層１３との間や、電荷蓄積層１３とトンネル絶縁膜１４との間に形成され、具体的には、電荷蓄積層１３の側面、上面、および下面に形成されている。本変形例のシリコン窒化膜２４は、電荷蓄積層１３の全表面を覆っている。シリコン窒化膜２４は、第１部分と第２部分の例である。
【００６１】
図９は、第１実施形態の第２変形例の半導体装置の製造方法を示す断面図である。
【００６２】
まず、図２(ａ)から図４(ａ)の工程を実行する。図９(ａ)は、図４(ａ)と同じ断面を示している。次に、空洞Ｈ３内に、ブロック絶縁膜１２を構成する絶縁膜１２ｂと、シリコン窒化膜２４を構成する絶縁膜（シリコン窒化膜）２４ａと、電荷蓄積層１３とを順に形成する（図９(ｂ)）。絶縁膜２４ａは、例えばＣＶＤにより形成される。
【００６３】
次に、ホールＨ２内に露出した電荷蓄積層１３の側面に、シリコン窒化膜２４を構成する絶縁膜（シリコン窒化膜）２４ｂを形成する（図９(ｃ)）。絶縁膜２４ａは例えば、電荷蓄積層１３の側面を窒化することで形成される。次に、各ホールＨ２内に、トンネル絶縁膜１４と、チャネル半導体層１５とを順に形成する（図９(ｃ)）。
【００６４】
本変形例ではその後、図５(ａ)から図５(ｃ)の工程を実施する。このようにして、本変形例の半導体装置が製造される。
【００６５】
図１０は、第１実施形態の第３変形例の半導体装置の構造を示す断面図である。
【００６６】
図１０の半導体装置は、シリコン窒化膜２１、２２の代わりにシリコン窒化膜２５を備えている。シリコン窒化膜２５は、ブロック絶縁膜１２と電荷蓄積層１３との間や、電荷蓄積層１３とトンネル絶縁膜１４との間に形成されており、具体的には、電荷蓄積層１３の側面、上面、および下面に形成されている。シリコン窒化膜２５はさらに、絶縁層２の側面に形成されている。本変形例のシリコン窒化膜２５は、第２変形例のシリコン窒化膜２４と同様に、電荷蓄積層１３の全表面を覆っている。シリコン窒化膜２５は、第１部分と第２部分の例である。
【００６７】
図１１は、第１実施形態の第３変形例の半導体装置の製造方法を示す断面図である。
【００６８】
まず、図２(ａ)から図４(ａ)の工程を実行する。図１１(ａ)は、図４(ａ)と同じ断面を示している。次に、空洞Ｈ３内に、ブロック絶縁膜１２を構成する絶縁膜１２ｂと、シリコン窒化膜２５を構成する絶縁膜（シリコン窒化膜）２５ａと、電荷蓄積層１３とを順に形成する（図１１(ｂ)）。絶縁膜２５ａは、例えばＣＶＤにより形成される。
【００６９】
次に、ホールＨ２内に露出した電荷蓄積層１３や絶縁層２の側面に、シリコン窒化膜２５を構成する絶縁膜（シリコン窒化膜）２５ｂを形成する（図１１(ｃ)）。絶縁膜２５ｂは例えば、ＣＶＤにより形成してもよいし、プラズマ窒化やラジカル窒化により形成してもよい。絶縁膜２５ｂを窒化により形成する場合には、絶縁膜２５ｂの少なくとも一部は、シリコンと窒素とを含むその他の絶縁膜（例えばシリコン酸窒化膜）でもよい。
【００７０】
本変形例ではその後、図５(ａ)から図５(ｃ)の工程を実施する。このようにして、本変形例の半導体装置が製造される。
【００７１】
これらの変形例によれば、シリコン窒化膜２３、２４、２５を形成することで、シリコン窒化膜２１、２２を形成した場合と同様の効果を得ることが可能となる。例えば、トンネル絶縁膜１４等への電荷トラップを抑制することや、セルからのリーク電流を低減することが可能となる。これにより、非選択セルへの誤書き込みなどの問題を抑制することが可能となる。
【００７２】
以上のように、本実施形態やその変形例では、シリコン窒化膜２１〜２５が、ブロック絶縁膜１２と電荷蓄積層１３との間や、電荷蓄積層１３とトンネル絶縁膜１４との間や、トンネル絶縁膜１４とチャネル半導体層１５との間に形成されている。よって、本実施形態やその変形例によれば、キャリアの流れを高精度に制御することが可能となり、これにより非選択セルへの誤書き込みなどの問題を抑制することが可能となる。
【００７３】
（第２実施形態）
図１２は、第２実施形態の半導体装置の構造を示す断面図である。
【００７４】
図１２の半導体装置は、図１の半導体装置と同様に、シリコン窒化膜２１、２２を備えている。図１２はさらに、電極層１１を構成するバリアメタル層１１ａおよび電極材層１１ｂと、ブロック絶縁膜１２を絶縁膜１２ａ、１２ｂと共に構成する絶縁膜１２ｃ、１２ｄとを示している。絶縁膜１２ａは第１層の例であり、絶縁膜１２ｂ、１２ｃ、１２ｄは第２層の例である。
【００７５】
電極層１１は、絶縁膜１２ａの側面、上面、および下面に設けられたバリアメタル層１１ａと、バリアメタル層１１ａの側面、上面、および下面に設けられた電極材層１１ｂとを含んでいる。バリアメタル層１１ａは、例えばＴｉＮ層である。電極材層１１ｂは、例えばＷ層である。
【００７６】
ブロック絶縁膜１２は、電極層１１の側面、上面、および下面に設けられた絶縁膜１２ａと、電荷蓄積層１３の側面、上面、および下面に順に設けられた絶縁膜１２ｄ、１２ｃ、１２ｂとを含んでいる。絶縁膜１２ａは例えば、アルミニウム酸化膜である。絶縁膜１２ｂは例えば、シリコン酸化膜である。絶縁膜１２ｃは例えば、シリコン窒化膜や、金属を含むｈｉｇｈ−ｋ絶縁膜（高誘電率絶縁膜）である。絶縁膜１２ｄは例えば、シリコン酸化膜である。本実施形態によれば、絶縁膜１２ｂ、１２ｄ間に絶縁膜１２ｃを設けることで、電荷蓄積層１３側のブロック絶縁膜１２の性能を向上させることが可能となる。
【００７７】
ブロック絶縁膜１２は、電荷蓄積層１３側に位置する絶縁膜１２ｂ、１２ｃ、１２ｄ内にエアギャップＧを含んでいる。本実施形態のエアギャップＧは、絶縁膜１２ｃと同様に絶縁膜１２ｂと絶縁膜１２ｄとの間に挟まれている。後述するように、このエアギャップＧは、絶縁膜１２ｃの一部を除去することで形成される。
【００７８】
本実施形態によれば、ブロック絶縁膜１２にエアギャップＧが含まれることで、セル間の干渉を低減することや、セルからのリーク電流を低減することや、絶縁膜１３ｃに起因する誤書き込みを低減することが可能となる。
【００７９】
図１３は、第２実施形態の半導体装置の製造方法を示す断面図である。
【００８０】
まず、図２(ａ)から図４(ａ)の工程を実行した後、空洞Ｈ３内などに絶縁膜１２ｂ、１２ｃ、１２ｄと電荷蓄積層１３とを順に形成する（図１３(ａ)）。絶縁膜１２ｂ、１２ｃ、１２ｄは、例えばＣＶＤやＡＬＤにより形成される。
【００８１】
次に、アルカリ系の薬液を用いたウェットエッチングにより、空洞Ｈ３外の電荷蓄積層１３と絶縁膜１２ｄ、１２ｃとを除去する（図１３(ｂ)）。その結果、異なる空洞Ｈ３内の電荷蓄積層１３同士が互いに分断される。
【００８２】
次に、ホールＨ２からのウェットエッチングにより、絶縁膜１２ｃの一部を選択的に除去する（図１３(ｃ)）。その結果、絶縁膜１２ｃの側面がリセスされ、絶縁膜１２ｄ、１２ｂ間にエアギャップＧが形成される。
【００８３】
本実施形態ではその後、図４(ｃ)から図５(ｃ)の工程を実施する。このようにして、本実施形態の半導体装置が製造される。
【００８４】
図１４は、第２実施形態の変形例の半導体装置の構造を示す断面図である。
【００８５】
図１４(ａ)の変形例では、トンネル絶縁膜１４の一部（凸部）１４ａがエアギャップＧ内に入り込んでいる。このような構造は、トンネル絶縁膜１４の形成時にトンネル絶縁膜１４の一部１４ａがエアギャップＧ内に入り込むことで実現可能である。
【００８６】
図１４(ｂ)の変形例では、エアギャップＧが、絶縁膜１２ｄの上面および下面のみに形成されており、絶縁膜１２ｄの側面まで延びていない。このような構造は、図１３(ｃ)の工程で絶縁膜１２ｃのリセス量を少なくすることで実現可能である。
【００８７】
図１４(ｃ)の変形例では、エアギャップＧが図１４(ｂ)の変形例よりもさらに小さく形成されており、エアギャップＧが絶縁膜１２ｄ、１２ｂにより完全に包囲されている。このような構造は、図１３(ｃ)の工程で絶縁膜１２ｃのリセス量をさらに少なくすることで実現可能である。図１４(ｃ)において、エアギャップＧの右端に接する絶縁膜は、絶縁膜１２ｄの代わりにトンネル絶縁膜１４の一部１４ａでもよい。
【００８８】
エアギャップＧの形状は、図１２の形状にする代わりに、図１４(ａ)、図１４(ｂ)、または図１４(ｃ)の形成にしてもよい。
【００８９】
図１５は、第２実施形態の別の変形例の半導体装置の構造を示す断面図である。
【００９０】
図１５(ａ)の変形例では、ブロック絶縁膜１２が、絶縁膜１２ａ、１２ｂ、１２ｃ、１２ｄを含んでいるが、エアギャップＧを含んでいない。本変形例の絶縁膜１２ｃは、端部が尖った形状を有している。このような構造は、図１３(ｂ)の工程後に絶縁膜１２ｃの一部を酸化することで実現可能である。本変形例によれば、電荷蓄積層１３の上面や下面と絶縁膜１２ｃとの距離を遠くすることで、絶縁膜１３ｃに起因する誤書き込みを低減することが可能となる。
【００９１】
図１５(ｂ)の変形例では、図１５(ａ)の絶縁膜１２ｃの一部がエアギャップＧに置き換えられている。このような構造は、図１３(ｂ)の工程後に絶縁膜１２ｃの一部を酸化し、その後に図１３(ｃ)の工程を実行することで実現可能である。本変形例によれば、上述のエアギャップＧの利点を享受しつつ、電荷蓄積層１３の上面や下面とエアギャップＧとの距離が遠いことによる利点も享受することが可能となる。図１５(ｂ)において、エアギャップＧの右端やその付近に接する絶縁膜の少なくとも一部は、絶縁膜１２ｂ、１２ｂの代わりにトンネル絶縁膜１４の一部１４ａでもよい。
【００９２】
以上のように、本実施形態やその変形例のブロック絶縁膜１２は、電荷蓄積層１３側に位置する絶縁膜１２ｂ、１２ｃ、１２ｄ内にエアギャップＧを含んでいる。よって、本実施形態やその変形例によれば、セル間の干渉を低減することや、セルからのリーク電流を低減することや、絶縁膜１３ｃに起因する誤書き込みを低減することが可能となる。
【００９３】
（第３実施形態）
図１６は、第３実施形態の半導体装置の構造を示す断面図である。
【００９４】
図１６の半導体装置は、図１の半導体装置と同様に、シリコン窒化膜２１、２２を備えている。図１６はさらに、上述のバリアメタル層１１ａ、電極材層１１ｂ、および絶縁膜１２ｃ、１２ｄと、電荷蓄積層１３を構成する半導体膜１３ａ、金属膜１３ｂ、および半導体膜１３ｃとを示している。
【００９５】
半導体膜１３ａは、絶縁膜１２ｄの上面および下面と、シリコン窒化膜２１の側面とに形成されている。半導体膜１３ａは、例えばシリコン膜である。金属膜１３ｂは、半導体膜１３ａの上面、下面、および側面に形成されている。金属膜１３ｂは、例えばチタン窒化膜である。金属膜１３ｂは、半導体膜１３ａの上面および下面の全部ではなく、半導体膜１３ａの上面および下面の一部に形成されている。半導体膜１３ｃは、金属膜１３ｂの上面、下面、および側面と、半導体膜１３ａの上面および下面とに形成されている。半導体膜１３ｃは、例えばシリコン膜である。
【００９６】
金属膜１３ｂは、半導体膜１３ａ、１３ｃ間に挟まれており、さらには、半導体膜１３ａ、１３ｃにより完全に覆われている。よって、金属膜１３ｂは、トンネル絶縁膜１４に接していない。
【００９７】
本実施形態の電荷蓄積層１３は、図４(ｂ)の工程で空洞Ｈ３内に半導体膜１３ａ、金属膜１３ｂ、および半導体膜１３ｃを順に形成することで形成可能である。ただし、金属膜１３ｂの表面に半導体膜１３ｃを形成する前に、金属膜１３ｂの一部を除去しておく。
【００９８】
以上のように、本実施形態の電荷蓄積層１３は、半導体膜１３ａ、１３ｃだけでなく、金属膜１３ｂを含んでいる。電荷蓄積層１３が半導体のみで形成されている場合、チャネル半導体層１５からの電子が、電荷蓄積層１３を貫通して電極層１１に抜けるおそれがある。しかしながら、本実施形態によれば、金属膜１３ｂが電子散乱を起こすことで、電極層１１への電子の抜けを抑制することが可能となる。
【００９９】
電荷蓄積層１３内の電子は、半導体膜１３ａ、１３ｃ内に溜まっても金属膜１３ｂ内に溜まってもよい。本実施形態では、電荷蓄積層１３内の電子は、半導体膜１３ａ、１３ｃ内に溜まる。
【０１００】
また、本実施形態の金属膜１３ｂは、トンネル絶縁膜１４に接しないように形成されている。これにより、メモリセルのウィンドウを改善することや、金属膜１３ｂからトンネル絶縁膜１４へのダメージを抑制することが可能となる。
【０１０１】
図１７は、第３実施形態の変形例の半導体装置の構造を示す断面図である。
【０１０２】
図１７(ａ)の変形例では、金属膜１３ｂは、半導体膜１３ａ、１３ｃにより完全には覆われていない。しかしながら、本変形例の半導体装置は、電荷蓄積層１３とトンネル絶縁膜１４との間にシリコン窒化膜２６を備えている。よって、金属膜１３ｂとトンネル絶縁膜１４との接触が、シリコン窒化膜２６により防止されている。シリコン窒化膜２６は例えば、図９(ｃ)のシリコン窒化膜２４ｂと同様の方法で形成可能である。本変形例の金属膜１３ｂは、半導体膜１３ａと半導体膜１３ｃとの間や、半導体膜１３ａとシリコン窒化膜２６との間に形成されている。シリコン窒化膜２６は、第２部分の例である。
【０１０３】
図１７(ｂ)の変形例では、図１６の電荷蓄積層１３から半導体膜１３ａが除外されている。図１７(ｃ)の変形例では、図１７(ａ)の電荷蓄積層１３から半導体膜１３ａが除外されている。電荷蓄積層１３は、これらの変形例のように形成してもよい。これらの変形例では、金属膜１３ｄは、半導体膜１３ｃとシリコン窒化膜２１との間などに挟まれている。
【０１０４】
以上のように、本実施形態やその変形例では、電荷蓄積層１３が金属膜１３ｂを含んでいる。よって、本実施形態やその変形例によれば、電荷蓄積層１３から電極層１１への電子の抜けを抑制することが可能となる。
【０１０５】
（第４実施形態）
図１８は、第４実施形態の半導体装置の構造を示す断面図である。
【０１０６】
図１８の半導体装置は、図８の半導体装置と同様に、シリコン窒化膜２４（ただし絶縁膜２４ａは含むが絶縁膜２４ｂは含まない）を備えている。図１８はさらに、上述のバリアメタル層１１ａおよび電極材層１１ｂと、ブロック絶縁膜１２を絶縁膜１２ａ、１２ｄと共に構成する絶縁膜１２ｅ、１２ｆとを示している。
【０１０７】
ブロック絶縁膜１２は、電極層１１の側面、上面、および下面に設けられた絶縁膜１２ａと、電荷蓄積層１３の側面、上面、および下面に順に設けられた絶縁膜１２ｆ、１２ｅ、１２ｂとを含んでいる。絶縁膜１２ａは例えば、アルミニウム酸化膜である。絶縁膜１２ｂは例えば、シリコン酸化膜である。絶縁膜１２ｅは例えば、ｈｉｇｈ−ｋ絶縁膜（高誘電率絶縁膜）であり、具体的には、ＨｆＯＸ膜（またはチタン原子の組成率の低いＨｆＴｉＯＸ膜）である。絶縁膜１２ｆは例えば、ｈｉｇｈ−ｋ絶縁膜であり、具体的には、チタン原子の組成率の高いＨｆＴｉＯＸ膜である。本実施形態では、絶縁膜１２ｅ内のチタン原子の組成率は、絶縁膜１２ｆ内のチタン原子の組成率よりも低くなっている。絶縁膜１２ｅがＨｆＯＸ膜の場合には、絶縁膜１２ｅ内のチタン原子の組成率は０またはほぼ０である。本実施形態によれば、電荷蓄積層１３側のブロック絶縁膜１２が絶縁膜１２ｂだけでなく絶縁膜１２ｅ、１２ｆを含んでいることで、電荷蓄積層１３側のブロック絶縁膜１２の性能を向上させることが可能となる。
【０１０８】
本実施形態の絶縁膜１２ｆの端部は、絶縁膜１２ｅおよびシリコン窒化膜２４により覆われている。よって、本実施形態の絶縁膜１２ｆは、第２実施形態の絶縁膜１２ｃと同様に、トンネル絶縁膜１４には接していない。本実施形態では、絶縁膜１２ｆの端部付近の絶縁膜１２ｅは、窒素原子を含むＨｆＯＸ膜となっている。
【０１０９】
実験の結果、絶縁膜１２ｅ、１２ｆがＨｆＴｉＯＸ膜である場合には、絶縁膜１２ｅ、１２ｆがＨｆＯＸ膜である場合に比べて、絶縁膜１２ｅ、１２ｆ内のトラップ密度が増加することが分かった。これにより、メモリセルの書き込み特性や消去特性を向上させることができる。
【０１１０】
実験の結果さらに、ＨｆＴｉＯＸ膜内のチタン原子の組成率の増加に伴い、ＨｆＴｉＯＸ膜内のトラップ密度が増加することが分かった。トラップ密度の増加は、メモリセルの書き込み特性や消去特性の向上をもたらすが、メモリセルへの誤書き込みを増加させる可能性がある。そこで、本実施形態のブロック絶縁膜１２は、チタン原子の組成率が低い絶縁膜１２ｅと、チタン原子の組成率が高い絶縁膜１２ｆとを含み、かつ、絶縁膜１２ｆとトンネル絶縁膜１４との接触を絶縁膜１２ｅにより防止している。これにより、メモリセルへの誤書き込みを抑制しつつ、トラップ密度の増加の利益を享受することができる。
【０１１１】
実験の結果さらに、ＨｆＯＸ膜やＨｆＴｉＯＸ膜の窒素濃度が高いと、これらの膜の外部から内部にチタン原子が拡散しにくく、これらの膜の内部から外部にチタン原子が拡散しやすいことが分かった。そこで、本実施形態では、トンネル絶縁膜１４付近の絶縁膜１２ｅ、１２ｆ内に窒素原子をドープする。これにより、絶縁膜１２ｆの端部を絶縁膜１２ｅで覆う構造を実現することが可能となり（後述する図１９(ｃ)を参照）、メモリセルへの誤書き込みを効果的に抑制することが可能となる。
【０１１２】
なお、絶縁膜１２ｅ内のチタン濃度は、少なくとも絶縁膜１２ｆの端部付近にて例えば１．０×１０２０ａｔｏｍｓ／ｃｍ３以下であり、絶縁膜１２ｆ内のチタン濃度は、例えば１．０×１０２０ａｔｏｍｓ／ｃｍ３以上である。さらに、絶縁膜１２ｅ内の窒素濃度は、少なくとも絶縁膜１２ｆの端部付近にて例えば１．０×１０２０ａｔｏｍｓ／ｃｍ３以上であり、絶縁膜１２ｆ内の窒素濃度は、例えば１．０×１０２０ａｔｏｍｓ／ｃｍ３以下である。本実施形態の絶縁膜１２ｅ、１２ｆは、Ｈｆ原子の代わりにＡｌ原子、Ｓｉ原子、またはＺｒ（ジルコニウム）原子を含んでいてもよい。
【０１１３】
図１９は、第４実施形態の半導体装置の製造方法を示す断面図である。
【０１１４】
まず、図２(ａ)から図４(ａ)の工程を実行した後、空洞Ｈ３内などに絶縁膜１２ｂ、１２ｅ、１２ｆ、シリコン窒化膜２４、および電荷蓄積層１３を順に形成する（図１９(ａ)）。絶縁膜１２ｅは例えば、ＨｆＯＸ膜であり、ＨｆソースガスおよびＯ３を用いたＡＬＤにより形成される。ＨｆＯＸ膜を形成した後に、ＨｆＯＸ膜の表面を窒化して、１ｎｍ程度の窒化膜を形成してもよい。この窒化処理は例えば、プラズマアニールによりＮ２雰囲気内で３００〜８００℃で行う。Ｎ２ガスの代わりにＮＨ３ガスを用いてもよい。絶縁膜１２ｆは例えば、ＨｆＴｉＯＸ膜であり、Ｈｆソースガス、Ｔｉソースガス、およびＯ３を用いたＡＬＤにより形成される。
【０１１５】
次に、アルカリ系の薬液を用いたウェットエッチングにより、空洞Ｈ３外の電荷蓄積層１３と絶縁膜１２ｆ、１２ｅとを除去する（図１９(ｂ)）。その結果、異なる空洞Ｈ３内の電荷蓄積層１３同士が互いに分断される。
【０１１６】
次に、ホールＨ２から絶縁膜１２ｅ、１２ｆを窒化して、絶縁膜１２ｅ、１２ｆの１ｎｍ程度の端部を窒化する。この窒化処理は例えば、プラズマアニールによりＮ２雰囲気内で３００〜８００℃で行う。Ｎ２ガスの代わりにＮＨ３ガスを用いてもよい。この窒化処理によれば、絶縁膜１２ｅ、１２ｆの端部から外部にチタン原子を拡散させることができ、その結果、絶縁膜１２ｅ、１２ｆの端部はいずれもＨｆＯＸ膜（またはチタン原子の組成率の低いＨｆＴｉＯＸ膜）となる。これは、絶縁膜１２ｆの端部が絶縁膜１２ｅに変化したことに相当する。これにより、絶縁膜１２ｆの端部を電極層１１の方向に移動させることが可能となり、絶縁膜１２ｆの端部を絶縁膜１２ｅで覆う構造を実現することが可能となる（図１９(ｃ)）。
【０１１７】
本実施形態ではその後、図４(ｃ)から図５(ｃ)の工程を実施する。このようにして、本実施形態の半導体装置が製造される。
【０１１８】
図２０は、第４実施形態の変形例の半導体装置の構造を示す断面図である。
【０１１９】
図２０(ａ)の変形例では、シリコン窒化膜２４が電荷蓄積層１３の全表面に形成されている。このような構造は、上述の絶縁膜２４ａと絶縁膜２４ｂとを形成する工程により実現可能である。
【０１２０】
図２０(ｂ)の変形例では、絶縁膜１２ｅ、１２ｆの端部と、シリコン窒化膜２４の端部が、電荷蓄積層１３の側面に対してリセスされている。そして、これらの端部に面する凹部にトンネル絶縁膜１４が入り込んでいる。このような構造は、図１９(ｃ)の工程の代わりに、これらの端部をウェットエッチングによりリセスさせる工程を行うことで実現可能である。このような構造によれば、図１８の構造と同様に、メモリセルへの誤書き込みを抑制することが可能となる。
【０１２１】
図２０(ｃ)の変形例では、シリコン窒化膜２４が電荷蓄積層１３の全表面に形成されていると共に、絶縁膜１２ｅ、１２ｆの端部が、電荷蓄積層１３の側面に対してリセスされている。そして、これらの端部に面する凹部にトンネル絶縁膜１４が入り込んでいる。このような構造は、図１９(ｃ)の工程の代わりに、これらの端部をウェットエッチングによりリセスさせる工程と、絶縁膜２４ｂを形成する工程とを行うことで実現可能である。このような構造によれば、図１８の構造と同様に、メモリセルへの誤書き込みを抑制することが可能となる。なお、このリセスの工程の際に、シリコン窒化膜２４の端部もリセスされてもよい。このリセスされた部分には、絶縁膜２４ｂが形成されることになる。
【０１２２】
図２１は、第４実施形態の別の変形例の半導体装置の構造を示す断面図である。
【０１２３】
図２１の変形例では、図１９の構造とは逆に、絶縁膜１２ｅの端部を絶縁膜１２ｆが覆っている。このような構造は、絶縁膜１２ｅとして、チタン原子の組成率の高いＨｆＴｉＯＸ膜を形成し、絶縁膜１２ｆとして、ＨｆＯＸ膜（またはチタン原子の組成率の低いＨｆＴｉＯＸ膜）を形成することで実現可能である。本変形例によれば、図１９の場合と同様の効果を得ることが可能となる。
【０１２４】
本実施形態やその変形例によれば、電荷蓄積層１３側のブロック絶縁膜１２をＨｆＯＸ膜および／またはＨｆＴｉＯＸ膜を用いて構成することで、トラップ密度の増加による利益を得ることが可能となる。
【０１２５】
（第５実施形態）
図２２および図２３は、第５実施形態の半導体装置の製造方法を示す断面図である。本実施形態では、シームやバーズビークを利用した窒化処理について取り扱う。
【０１２６】
まず、図２(ａ)から図４(ａ)の工程を実行した後、空洞Ｈ３内などに絶縁膜１２ｂを形成する（図２２(ａ)）。絶縁膜１２ｂは例えば、１０ｎｍの膜厚を有するシリコン酸化膜であり、ＡＬＤにより減圧環境（例えば２０００Ｐａ以下）にて４００〜８００℃でＴＤＭＡＳおよびＯ３を用いて形成される。
【０１２７】
次に、空洞Ｈ３内などに電荷蓄積層１３を形成する（図２２(ｂ)）。電荷蓄積層１３は例えば、１０ｎｍの膜厚を有するシリコン層であり、ＣＶＤにより減圧環境（例えば２０００Ｐａ以下）にて４００〜８００℃でＳｉＨ４を用いて形成される。図２２(ｂ)は、この工程の際に電荷蓄積層１３に形成されたシームＢ１と、電荷蓄積層１３の表面に形成された自然酸化膜３１とを示している。
【０１２８】
次に、アルカリ系の薬液を用いたウェットエッチングにより、空洞Ｈ３外の電荷蓄積層１３を除去する（図２２(ｃ)）。その結果、異なる空洞Ｈ３内の電荷蓄積層１３同士が互いに分断される。図２２(ｃ)は、この工程の際に部分的に削られたシームＢ１と、この工程の際に電荷蓄積層１３の角部に形成されたバーズビークＢ２と、電荷蓄積層１３の表面等に形成された自然酸化膜３２とを示している。
【０１２９】
なお、図２２(ｃ)の工程は、アルカリ系の薬液を用いたウェットエッチングにより実行する代わりに、ＣＸＦＹガス（Ｃは炭素、Ｆはフッ素を表す）を用いたドライエッチングにより実行してもよい。この場合には、半導体装置の完成後に電荷蓄積層１３の側面にフッ素が残存し、かつ、後熱工程によりフッ素がブロック絶縁膜１２、トンネル絶縁膜１４、チャネル半導体層１５へも拡散する。ドライエッチングのガスがフッ素以外のハロゲン元素を含む場合には、当該側面にハロゲン元素が残存し得る。
【０１３０】
次に、ホールＨ２を利用した窒化処理を実行する（図２３(ａ)）。その結果、シリコン窒化膜２７が、電荷蓄積層１３の側面等に形成される。窒化処理は例えば、窒化ガス（例えばＮ２ガス）を用いたラジカル窒化により５００℃以上で行われる。シリコン窒化膜２７は、シームＢ１やバーズビークＢ２にも入り込んでいることに留意されたい。本工程によれば、電荷蓄積層１３側に突出した部分を含むシリコン窒化膜２７が形成される。シリコン窒化膜２７は、第２部分の例である。
【０１３１】
なお、図２３(ａ)の工程では、電荷蓄積層１３と自然酸化膜３２とが窒化される。さらには、絶縁膜１２ｂや絶縁層２が窒化されてもよい。そのため、シリコン窒化膜２７のうち、自然酸化膜３２、絶縁膜１２ｂ、および絶縁層２が窒化されて形成された部分は、正確にはシリコン酸窒化膜となる。このように、シリコン窒化膜２７は、少なくとも部分的に酸素を含んでいてもよい。
【０１３２】
次に、図４(ｃ)の工程と同様に、各ホールＨ２内にトンネル絶縁膜１４とチャネル半導体層１５とを順に形成する（図２３(ｂ)）。次に、図５(ａ)の工程や図５(ｃ)の工程と同様に、各犠牲層４の残部を絶縁膜１２ａと電極層１１とに置き換える（図２３(ｃ)）。
【０１３３】
その後、基板１上に種々の配線層や層間絶縁膜が形成される。このようにして、本実施形態の半導体装置が製造される。
【０１３４】
本実施形態のシリコン窒化膜２７は、上述のシリコン窒化膜２５と似た形状に形成される。よって、本実施形態によれば、シリコン窒化膜２７を形成することで、シリコン窒化膜２５を形成する場合と同様の効果を得ることが可能となる。
【０１３５】
また、本実施形態では、シリコン窒化膜２７がシームＢ１やバーズビークＢ２内に入り込むように形成される。仮にシームＢ１やバーズビークＢ２を自然酸化膜３２で覆われた状態に放置すると、シームＢ１やバーズビークＢ２の位置のダメージの影響や自然酸化膜３２の影響により、メモリセルの書き込み特性が低下してしまう。しかしながら、本実施形態によれば、シリコン窒化膜２７をシームＢ１やバーズビークＢ２内に入り込むように形成することで、メモリセルの書き込み特性を良好にすることが可能となる。また、フッ素が熱拡散により供給された場合には、例えば、界面欠陥がフッ素終端され、書き込み消去サイクルストレス耐性が向上する。この場合にはさらに、チャネル半導体層において、結晶化されたシリコンの粒界の欠陥や、トンネル絶縁膜１４とチャネル半導体層１５との界面の欠陥のフッ素終端によって、例えば、チャネル電流が増加し、閾値分布が小さくなり、メモリセルを多値化しやすくなる。
【０１３６】
（第６実施形態）
図２４は、第６実施形態の半導体装置の構造を示す断面図である。
【０１３７】
図２４の半導体装置は、図１の半導体装置と同様に、シリコン窒化膜２１、２２を備えている。図２４はさらに、ブロック絶縁膜１２を絶縁膜１２ａと共に構成する絶縁膜１２ｇ、１２ｈとを示している。絶縁膜１２ａは第１層の例であり、絶縁膜１２ｇ、１２ｈは第２層の例である。
【０１３８】
ブロック絶縁膜１２は、電極層１１の側面、上面、および下面に設けられた絶縁膜１２ａと、電荷蓄積層１３の上面および下面に設けられた絶縁膜１２ｇと、電荷蓄積層１３の側面に設けられた絶縁膜１２ｈとを含んでいる。絶縁膜１２ａは例えば、アルミニウム酸化膜である。絶縁膜１２ｇは例えば、炭素原子の組成率が比較的高いＳｉＯＣ膜である。絶縁膜１２ｈは例えば、ＳｉＯ２膜（または炭素原子の組成率が比較的低いＳｉＯＣ膜）である。本実施形態では、絶縁膜１２ｇ内の炭素濃度は、絶縁膜１２ｈ内の炭素濃度よりも高くなっている。絶縁膜１２ｈがＳｉＯ２膜の場合には、絶縁膜１２ｈ内の炭素濃度は０またはほぼ０である。絶縁膜１２ｈ内の炭素濃度は、例えば１．０×１０１６ａｔｏｍｓ／ｃｍ３以下であり、絶縁膜１２ｇ内の炭素濃度は、例えば１．０×１０１６ａｔｏｍｓ／ｃｍ３以上である。絶縁膜１２ｈは第１領域の例であり、絶縁膜１２ｇは第２領域の例である。
【０１３９】
図２５は、第６実施形態の半導体装置の製造方法を示す断面図である。
【０１４０】
まず、図２(ａ)から図５(ａ)の工程を実行した後、図５(ｃ)の工程と同様に空洞Ｈ４内に絶縁膜１２ａを形成する（図２５(ａ)）。ただし、図４(ｂ)の工程では絶縁膜１２ｂの代わりに絶縁膜１２ｇを形成する。絶縁膜１２ｇは例えば、１０ｎｍの膜厚を有するＳｉＯＣ膜である。例えば、ＣＶＤにより減圧環境（例えば２０００Ｐａ以下）にて３００〜７００℃でＳｉＨ４、Ｓｉ２Ｈ６、およびＣ２Ｈ６を用いてアモルファスＳｉＣ膜を形成し、プラズマ酸化または熱酸化により減圧環境（例えば２０００Ｐａ以下）にて５００〜７００℃でＨ２およびＯ２を用いてアモルファスＳｉＣ膜を酸化することにより、ＳｉＣ膜からＳｉＯＣ膜（絶縁膜１２ｇ）を形成する。ＳｉＨ４および／またはＳｉ２Ｈ６の代わりに、ＳｉＨ２Ｃｌ２、Ｓｉ２Ｃｌ６、ＳｉＣｌ４の少なくともいずれかを使用してもよい。
【０１４１】
次に、絶縁膜１２ａ（アルミニウム酸化膜）を改質するため、絶縁膜１２ａを６００〜１２００℃の窒素雰囲気中でアニールする（図２５(ｂ)）。この際、絶縁膜１２ａ付近の絶縁膜１２ｇから外部に炭素原子が抜ける。その結果、電荷蓄積層１３の側面の絶縁膜１２ｇは、ＳｉＯ２膜（または炭素原子の組成率が比較的低いＳｉＯＣ膜）に変化、すなわち絶縁膜１２ｈに変化する。一方、電荷蓄積層１３の上面および下面の絶縁膜１２ｇは、炭素原子の組成率が比較的高いＳｉＯＣ膜に維持、すなわち絶縁膜１２ｇに維持される。
【０１４２】
次に、空洞Ｈ４内に電極層１１を形成する（図２５(ｃ)）。電極層１１は例えば、バリアメタル層であるチタン窒化膜と、電極材層であるタングステン層とを含む。チタン窒化膜は例えば、ＴｉＣｌ４およびＮＨ３を用いて形成される。タングステン層は例えば、ＷＦ６を用いて形成される。
【０１４３】
その後、基板１上に種々の配線層や層間絶縁膜が形成される。このようにして、本実施形態の半導体装置が製造される。
【０１４４】
以上のように、本実施形態のブロック絶縁膜１２は、炭素を含む絶縁膜１２ｇを電荷蓄積層１３の上面および下面に含んでいる。これにより、非選択セルへの負荷電界を抑制することが可能となり、非選択セルへの誤書き込みを低減することが可能となる。
【０１４５】
ＳｉＯ２膜の比誘電率は３．９であるのに対し、ＳｉＯＣ膜の比誘電率は３．９よりも低くなる。本実施形態では、絶縁膜１２ｇが炭素を含むことで、絶縁膜１２ｇの比誘電率を３．０程度まで低下させることができる。これにより、非選択セルへの誤書き込みを効果的に低減することが可能となる。
【０１４６】
（第７実施形態）
図２６は、第７実施形態の半導体装置の構造を示す断面図である。
【０１４７】
図２６の半導体装置は、図１０の半導体装置と同様の構造を有している。ただし、本実施形態において、電荷蓄積層１３は、Ｓｉリッチなシリコン窒化膜であり、シリコン窒化膜２５は、Ｎリッチなシリコン窒化膜である。
【０１４８】
よって、本実施形態のシリコン窒化膜２５は、シリコンおよび窒素に対する窒素の組成比が電荷蓄積層１３よりも高くなっている。シリコン窒化膜２５を組成式Ｓｉ１−ＸＮＸで表し、電荷蓄積層１３を組成式Ｓｉ１−ＹＮＹで表す場合、Ｘ＞Ｙの関係が成り立つ。このように、シリコン窒化膜２５内の窒素の組成比は比較的高く、例えば「Ｘ／（１−Ｘ）」の値が１．２２以上（例えば１．３０）となっている。一方、電荷蓄積層１３内の窒素の組成比は比較的低く、例えば「Ｙ／（１−Ｙ）」の値が１．２２以下となっている。
【０１４９】
なお、電荷蓄積層１３やシリコン窒化膜２５は、シリコンと、窒素と、さらに別の元素とを含んでいてもよい。例えば、電荷蓄積層１３は、酸素と炭素の少なくともいずれかを含んでいてもよい。
【０１５０】
図２７および図２８は、第７実施形態の半導体装置の製造方法を示す断面図である。
【０１５１】
まず、図２(ａ)から図４(ａ)の工程を実行する。図２７(ａ)は、図４(ａ)と同じ断面を示している。
【０１５２】
次に、空洞Ｈ３内などに、ブロック絶縁膜１２を構成する絶縁膜１２ｂを形成する（図２７(ｂ)）。絶縁膜１２ｂは例えば、５〜１０ｎｍの膜厚を有するシリコン酸化膜であり、ＡＬＤにより減圧環境（例えば２０００Ｐａ以下）にて４００〜８００℃でＴＤＭＡＳおよびＯ３を用いて形成される。
【０１５３】
次に、空洞Ｈ３内などに、シリコン窒化膜２５を構成する絶縁膜２５ａを形成する（図２７(ｃ)）。絶縁膜２５ａは例えば、５ｎｍの膜厚を有するＮリッチなシリコン窒化膜であり、ＡＬＤにより減圧環境（例えば２０００Ｐａ以下）にて３００〜８００℃でＳｉＨ２Ｃｌ２およびＮＨ３を用いて形成される。
【０１５４】
次に、空洞Ｈ３内などに、電荷蓄積層１３を形成する（図２８(ａ)）。電荷蓄積層１３は例えば、５〜１０ｎｍの膜厚を有するＳｉリッチなシリコン窒化膜であり、ＡＬＤにより減圧環境（例えば２０００Ｐａ以下）にて３００〜８００℃でＳｉＨ２Ｃｌ２およびＮＨ３を用いて形成される。ただし、電荷蓄積層１３を形成する際のＳｉＨ２Ｃｌ２の供給量は、電荷蓄積層１３内の窒素の組成比が、絶縁膜２５ａ内の窒素の組成比よりも低くなるように制御される。
【０１５５】
次に、アルカリ系の薬液を用いたウェットエッチングにより、空洞Ｈ３外の電荷蓄積層１３や絶縁膜２５ａを除去する（図２８(ｂ)）。その結果、異なる空洞Ｈ３内の電荷蓄積層１３同士が互いに分断される。図２８(ｂ)は、その後に電荷蓄積層１３の表面等に形成された自然酸化膜３３とを示している。
【０１５６】
次に、ホールＨ２を利用した窒化処理を実行する（図２８(ｃ)）。その結果、シリコン窒化膜２５を構成する絶縁膜２５ｂが、電荷蓄積層１３の側面等に形成される。窒化処理は例えば、ＮＨ３ガスを用いたアニールにより行われる。絶縁膜２５ｂは例えば、Ｎリッチなシリコン窒化膜である。
【０１５７】
なお、図２８(ｃ)の工程では、電荷蓄積層１３と自然酸化膜３３とが窒化される。さらには、絶縁膜１２ｂや絶縁層２が窒化されてもよい。そのため、絶縁膜２５ｂのうち、自然酸化膜３３、絶縁膜１２ｂ、および絶縁層２が窒化されて形成された部分は、正確にはシリコン酸窒化膜となる。このように、絶縁膜２５ｂは、少なくとも部分的に酸素を含んでいてもよい。
【０１５８】
本実施形態ではその後、図４(ｃ)、図５(ａ)、および図５(ｃ)の工程を実施する。このようにして、本実施形態の半導体装置が製造される。
【０１５９】
以上のように、本実施形態の電荷蓄積層１３は、Ｓｉリッチなシリコン窒化膜であり、かつＮｉリッチなシリコン窒化膜（シリコン窒化膜２５）により覆われている。よって、本実施形態によれば、Ｓｉリッチなシリコン窒化膜に電荷を蓄積することや、Ｓｉリッチなシリコン窒化膜からの電荷の抜けをＮリッチなシリコン窒化膜により防止することが可能となる。よって、本実施形態によれば、キャリアの流れを高精度に制御することが可能となり、これにより非選択セルへの誤書き込みなどの問題を抑制することが可能となる。
【０１６０】
図２９は、第７実施形態の第１変形例の半導体装置の製造方法を示す断面図である。
【０１６１】
本変形例では、図２８(ｃ)の工程の代わりに、図２９(ａ)および図２９(ｂ)の工程を実行する。図２９(ａ)の工程では、自然酸化膜３３の側面にトンネル絶縁膜１４を形成する。トンネル絶縁膜１４は、例えばシリコン酸化膜である。
【０１６２】
次に、ＮＯガスを用いたアニール処理を実行する（図２９(ｂ)）。その結果、自然酸化膜３３の電荷蓄積層１３側の側面が窒化されて、絶縁膜２５ｂが形成される。絶縁膜２５ｂは例えば、Ｎリッチなシリコン窒化膜である。その後、チャネル半導体層１５を形成した後、図５(ａ)および図５(ｃ)の工程を実施して、半導体装置を完成させる。
【０１６３】
図３０は、第７実施形態の第２変形例の半導体装置の製造方法を示す断面図である。
【０１６４】
図３０(ａ)は、図２８(ｂ)と同じ断面を示している。本変形例では、図２８(ｃ)の工程の代わりに、図３０(ｂ)の工程を実行する。図３０(ｂ)の工程では、ＡＬＤにより、自然酸化膜３３の表面に、ＮリッチなＳｉＮ膜（またはＳｉＯＮ膜）を形成する。これにより、自然酸化膜３３とこのＳｉＮ膜とを含む絶縁膜２５ｂが形成される。ＡＬＤの際やＡＬＤの後に、自然酸化膜３３内に窒素原子が取り込まれてもよい。その後、チャネル半導体層１５を形成した後、図５(ａ)および図５(ｃ)の工程を実施して、半導体装置を完成させる。
【０１６５】
以上のように、本実施形態やその変形例では、電荷蓄積層１３は、Ｓｉリッチなシリコン窒化膜であり、かつＮｉリッチなシリコン窒化膜（シリコン窒化膜２５）により覆われている。よって、本実施形態やその変形例によれば、第１実施形態等と同様に、キャリアの流れを高精度に制御することが可能となり、これにより非選択セルへの誤書き込みなどの問題を抑制することが可能となる。
【０１６６】
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
【符号の説明】
【０１６７】
１：基板、２：絶縁層、３：中間部、４：犠牲層、５：絶縁膜、
１１：電極層、１１ａ：バリアメタル層、１１ｂ：電極材層、１２：ブロック絶縁膜、
１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ、１２ｆ、１２ｇ、１２ｈ：絶縁膜、
１３：電荷蓄積層、１３ａ：半導体膜、１３ｂ：金属膜、１３ｃ：半導体膜、
１４：トンネル絶縁膜、１４ａ：凸部、１５：チャネル半導体層、
２１、２２、２３、２４、２４ａ、２４ｂ、２５、２５ａ、２５ｂ：シリコン窒化膜、
２６、２７：シリコン窒化膜、３１、３２、３３：自然酸化膜
【図１】
2020150227.tif 000003
【図２】
2020150227.tif 000004
【図３】
2020150227.tif 000005
【図４】
2020150227.tif 000006
【図５】
2020150227.tif 000007
【図６】
2020150227.tif 000008
【図７】
2020150227.tif 000009
【図８】
2020150227.tif 000010
【図９】
2020150227.tif 000011
【図１０】
2020150227.tif 000012
【図１１】
2020150227.tif 000013
【図１２】
2020150227.tif 000014
【図１３】
2020150227.tif 000015
【図１４】
2020150227.tif 000016
【図１５】
2020150227.tif 000017
【図１６】
2020150227.tif 000018
【図１７】
2020150227.tif 000019
【図１８】
2020150227.tif 000020
【図１９】
2020150227.tif 000021
【図２０】
2020150227.tif 000022
【図２１】
2020150227.tif 000023
【図２２】
2020150227.tif 000024
【図２３】
2020150227.tif 000025
【図２４】
2020150227.tif 000026
【図２５】
2020150227.tif 000027
【図２６】
2020150227.tif 000028
【図２７】
2020150227.tif 000029
【図２８】
2020150227.tif 000030
【図２９】
2020150227.tif 000031
【図３０】
2020150227.tif 000032