(57)【要約】      （修正有）【課題】ウェハー・スケール・プロセスで支持基板に取り付けられる半導体発光デバイスを提供する。【解決手段】半導体発光デバイスは、支持基板１０と、少なくともｎ型領域１２、ｐ型領域１６、及び活性領域１４を含むとともに、支持基板の幅と等しい幅を有する、半導体構造体と、ｎ型領域上のｎ型コンタクト２６であって、ｎ型領域から後退されている金属層２７を有する、ｎ型コンタクトと、半導体構造体と支持基板との間の平坦な接合層と、支持基板を通って且つ半導体構造体の一部が露出されるように平坦な接合層を通って延びる支持基板のビアとを有する。【選択図】図２
2020150274.tif 000002
【特許請求の範囲】
【請求項１】
発光デバイスであって：
支持基板と；
少なくともｎ型領域、ｐ型領域、及び活性領域を含むとともに、前記支持基板の幅と等しい幅を有する、半導体構造体と；
前記ｎ型領域上のｎ型コンタクトであって、前記ｎ型領域の端部から後退されている金属層を有する、ｎ型コンタクトと；
前記半導体構造体と前記支持基板との間の平坦な接合層と；
前記支持基板を通って且つ前記半導体構造体の一部が露出されるように前記平坦な接合層を通って延びる前記支持基板のビアと；
を有する、
発光デバイス。
【請求項２】
前記半導体構造体はさらに、前記ｎ型領域の前記端部に反射性誘電体層を有する、
請求項１に記載の発光デバイス。
【請求項３】
前記反射性誘電体層は、前記ｎ型領域の前記端部の上に広がり且つ前記ｎ型領域の側壁を覆う、
請求項２に記載の発光デバイス。
【請求項４】
前記反射性誘電体層は、反射性誘電体スタックである、
請求項２に記載の発光デバイス。
【請求項５】
前記反射性誘電体層上にポリマー層をさらに有する、
請求項２に記載の発光デバイス。
【請求項６】
前記ポリマー層は、光吸収材料でドープされる、
請求項５に記載の発光デバイス。
【請求項７】
前記ポリマー層は、光散乱材料でドープされる、
請求項５に記載の発光デバイス。
【請求項８】
前記ビアの側壁にパッシベーション層をさらに有する、
請求項１に記載の発光デバイス。
【請求項９】
前記ビアは、角度を付けられた側壁を有する、
請求項１に記載の発光デバイス。
【請求項１０】
前記ビアの側壁に配置される誘電体層をさらに有し、前記誘電体層は前記ビアの端部で金属層を露出させるようにパターン化される、
請求項１に記載の発光デバイス。
【請求項１１】
前記誘電体層上の前記ビアに配置された金属をさらに有する、
請求項１０に記載の発光デバイス。
【請求項１２】
前記金属は、前記ビアの外側の前記支持基板の表面上にあり、前記支持基板の前記表面上に配置された前記金属は１μｍから２０μｍの間の厚さである、
請求項１１に記載の発光デバイス。
【請求項１３】
前記金属は前記ビアを充填する、
請求項１１に記載の発光デバイス。
【請求項１４】
前記金属は前記ビアを完全に充填しない、
請求項１１に記載の発光デバイス。
【請求項１５】
前記ｎ型コンタクトの前記金属層は金属のスタックである、
請求項１に記載の発光デバイス。
【請求項１６】
前記ｎ型コンタクトは、前記ｎ型領域の前記端部を覆わない、
請求項１に記載の発光デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持基板に半導体発光デバイスを取り付けるためのウェハー・スケール・プロセスに関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ）、共振空洞発光ダイオード（ＲＣＬＥＤ）、垂直共振レーザーダイオード（ＶＣＳＥＬ）、及び端面発光レーザー等の半導体発光デバイスは、現在利用可能な発光源として、最も効率の良い群に含まれる。可視スペクトルにわたって作動可能な高輝度発光デバイスの製造において、現在関心を集めている材料系は、III−V族半導体、特にガリウム、アルミニウム、インジウム、及び窒素の二元合金、三元合金、及び四元合金（III族窒化物材料とも呼ぶ）を含む。一般的に、III族窒化物発光デバイスは、異なる組成及びドーパント濃度を有する複数の半導体層のスタックを、有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、又は他のエピタキシャル技術によってサファイア、炭化ケイ素、III族窒化物、又は他の適切な基板上にエピキャシタル成長させることで製造される。スタックは、しばしば基板上に形成される一つ又は複数のｎ型層（例えばＳｉドープ）と、一つ又は複数のｎ型層上に形成される活性領域内の一つ又は複数の発光層と、活性領域上に形成される一つ又は複数のｐ型層（例えばＭｇドープ）を含む。ｎ型領域及びｐ型領域上には、電気的コンタクトが形成される。
【０００３】
図１０は、ＵＳ６８７６００８でより詳細に説明されている、サブマウント１１４に取り付けられた発光ダイオードダイ１１０を示す。サブマウントの上面及び底面のはんだ付け可能表面間の電気的接続は、サブマウント内部で形成される。はんだボール１２２−１及び１２２−２が配置されるサブマウント上面のはんだ付け可能領域と、はんだ接合体１３８に接着するサブマウント底面のはんだ付け可能領域とは、サブマウント内の導電経路によって電気的に接続されている。はんだ接合体１３８は、サブマウント底面のはんだ付け可能領域をボード１３４に電気的に接続する。サブマウント１１４は、例えばいくつかの異なる領域を有するシリコン／ガラス複合サブマウントでもよい。シリコン領域１１４−２は、サブマウントの上面と底面との間の導電経路を形成するメタライゼーション１１８−１及び１１８−２によって囲まれている。メタライゼーション１１８−１及び１１８−２によって囲まれるシリコン領域１１４−２内、又は他のシリコン領域１１４−３内にＥＳＤ保護回路等の回路を形成してもよい。このような他のシリコン領域１１４−３も、ダイ１１０又はボード１３４に電気的に接続してもよい。ガラス領域１１４−１は、異なるシリコン領域を互いに絶縁する。はんだ接合体１３８は、例えば誘電層又は空気である絶縁領域１３５によって互いに絶縁されてもよい。
【０００４】
図１０に示すデバイスにおいて、メタライゼーション１１８−１及び１１８−２を含むサブマウント１１４は、ダイ１１０がサブマウント１１４に取り付けられる前に、ダイ１１０とは別に形成される。例えば、ＵＳ６８７６００８は、多数のサブマウントのための多数のサイトを有するシリコンウェハーが、上記ＥＳＤ保護回路等の任意の所望の回路を含むように成長されることを説明する。ウェハーには従来のマスキング及びエッチング工程によって穴（ホール）が形成される。ウェハー上及び穴の内側には金属等の導電層が形成される。その後、導電層をパターニングすることができる。次いで、ウェハー上及び穴の内側にガラスの層が形成される。導電層を露出するために、ガラス層及びウェハーの一部が除去される。その後、ウェハーの下面の導電層をパターニングしてもよく、また、追加の導電層を加えてパターニングしてもよい。ウェハーの下面がパターニングされた後、個々のＬＥＤダイ１１０をインターコネクト（相互接続子）１２２によって物理的及び電気的にサブマウント上の導電領域に接続することができる。言い換えれば、ＬＥＤ１１０は、個々のダイオードにダイシングされた後にサブマウント１１４に取り付けられる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、支持基板に半導体発光デバイスを取り付けるためのウェハー・スケール・プロセスを提供することである。
【課題を解決するための手段】
【０００６】
本発明の実施形態に係る方法は、ｎ型領域とｐ型領域との間に挟まれた発光体層を各々有する半導体発光デバイスのウェハーを提供することを含む。ボディを各々有する支持基板のウェハーが提供される。半導体発光デバイスのウェハーは、支持基板のウェハーに接合される。各支持基板のボディの全体の厚さを貫通して延在する複数のビアが形成される。
【０００７】
ウェハー・スケール・プロセスは、従来はダイスケールで実施されていたいくつかの処理工程をウェハースケールで実施することを可能にし、これによってコストを削減できる。
【図面の簡単な説明】
【０００８】
【図１】図１は、複数の半導体発光デバイスのウェハーの一部を示す。図１では二つの発光デバイスが描かれている。
【図２】図２は、一つ又は複数の金属層及び一つ又は複数のポリマー層が追加された後の、図１のデバイスのうちの一方のデバイスを示す。
【図３】図３は、金属接合体によって支持基板に接合されたデバイスを示す。
【図４】図４は、単一のポリマー層によって支持基板に接合されたデバイスを示す。
【図５】図５は、デバイス上及び支持基板上に形成された誘電層によって支持基板に接合されたデバイスを示す。
【図６】図６は、支持基板のボディにビアが形成された後の図３の構造体を示す。
【図７】図７は、ビア、並びにパターニングされた金属及び誘電層が形成された後の図４の構造体を示す。
【図８】図８は、追加のパターニングされた金属及び誘電層を形成し、はんだバンプ及び波長変換層を取り付けた後の図７の構造体を示す。
【図９】図９は、ｎ型領域の端に形成されたリフレクタ―（反射体）を示す。
【図１０】図１０は、サブマウントに取り付けられたＬＥＤを含む従来のデバイスを示す。
【発明を実施するための形態】
【０００９】
本発明のいくつかの実施形態では、ウェハー・スケール・プロセスにおいて半導体発光デバイスがマウントに接合される。下記の実施例では、半導体発光デバイスは青色又は紫外線光を発するIII族窒化物ＬＥＤであるが、レーザーダイオード等のＬＥＤ以外の半導体発光デバイス、及びIII−V族材料、III族リン化物、III族砒化物、II−VI族材料、ＺｎＯ、又はＳｉ系材料等の他の材料系からなる半導体発光デバイスを用いてもよい。
【００１０】
図１は、複数の半導体発光デバイスのウェハーの一部を示す。図１には、二つのデバイスが描かれている。図１の構造体は、例えばサファイア、ＳｉＣ、Ｓｉ、ＧａＮ、又は複合基板等、任意の適切な基板１０でよい成長基板上に半導体構造体を成長させることで形成できる。半導体構造体は、ｎ及びｐ型領域１２と１６との間に挟まれた発光又は活性領域１４を含む。最初にｎ型領域１２を成長させてもよく、ｎ型領域１２は、異なる組成及びドーパント濃度を有する複数の層、例えばバッファ層又は核生成層、及び／又は成長基板の除去を容易にするための層等の、ｎ型又は意図的にはドープされていない準備層、及び発光領域が効率よく光を発するために望ましい特定の光学的又は電気的性質を有するよう設計されたｎ型デバイス層を（若しくはｐ型デバイス層さえも）含み得る。発光又は活性領域１４は、ｎ型領域１２上に成長される。好適な発光領域の例は、単一の厚い若しくは薄い発光層、又は、バリア層によって分離された複数の厚い若しくは薄い発光層を有する多重量子井戸発光領域を含む。その後、ｐ型領域１６を発光領域１４上に成長させることができる。ｎ型領域１２と同様、ｐ型領域１６は、意図的にはドープされていない層、又はｎ型層を含め、異なる組成、厚さ、及びドーパント濃度を有する複数の層を有し得る。いくつかの実施形態においては、デバイス内の全半導体材料の総厚は１０μｍより小さく、いくつかの実施形態においては６μｍより小さい。いくつかの実施形態においては、ｐ型領域が最初に成長され、その後活性領域、ｎ型領域が成長される。いくつかの実施形態においては、半導体材料は成長後任意で２００℃〜８００℃でアニールされてもよい。  
【００１１】
その後、ｐ型領域１６上に金属コンタクトが形成される。図１のデバイスでは、ｐ型コンタクトは二つの金属層１８及び２０を含む。金属１８は、例えば蒸着又はスパッタリングによって堆積され、その後通常のフォトリソグラフィック処理、例えばエッチング又はリフトオフによってパターニングされてもよい。金属１８は、ｐ型III族窒化物材料とオーミック接触する反射性金属、例えば銀でもよい。また、金属１８は、遷移金属及び銀を含む複数層スタックでもよい。遷移金属は、例えばニッケルでもよい。いくつかの実施形態においては、金属１８の厚さは１００Å〜２０００Åであり、いくつかの実施形態においては５００Å〜１７００Å、いくつかの実施形態においては１０００Å〜１６００Åである。金属１８の堆積後、任意で構造体に二回目のアニールを実施してもよい。
【００１２】
任意の第二ｐ型コンタクト金属２０を、ｐ型コンタクト金属１８上に、例えば蒸着又はスパッタリングによって堆積し、その後通常のフォトリソグラフィック処理、例えばエッチング又はリフトオフによってパターニングして形成してもよい。金属２０は、銀との反応が最小であるあらゆる導電性材料、例えばチタン及びタングステンの合金であり得る。この合金は、部分的に又は完全に窒化処理されていてもよく、又は全く窒化処理されていなくてもよい。あるいは、金属２０はクロム、プラチナ、若しくはシリコンでもよく、また、周囲の層との接着及び金属１８の拡散防止のために最適化されたこれらの材料の複数層スタックでもよい。金属２０の厚さは、いくつかの実施形態では１０００Å〜１００００Å、いくつかの実施形態では２０００Å〜８０００Å、いくつかの実施形態では２０００Å〜７０００Åである。
【００１３】
その後、構造体は通常のフォトリソグラフィック処理によってパターニングされ、例えば半導体材料を化学反応性プラズマによって除去する反応性イオンエッチング（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ：ＲＩＥ）、又はプラズマが高周波数磁場によって生成されるＲＩＥ処理である誘導接合プラズマ（ｉｎｄｕｃｔｉｖｅｌｙ  ｃｏｕｐｌｅｄ  ｐｌａｓｍａ：ＩＣＰ）エッチング等によってエッチングされる。いくつかの実施形態においては、パターンは、ｐ型コンタクト金属２０をパターニングするためのフォトリソグラフィック・マスクによって決定されてもよい。これらの実施形態においては、エッチングは、ｐ型コンタクト金属２０のエッチングに続いて単一の工程内で実施されてもよい。いくつかの領域においては、ｐ型領域１６の全厚さ及び発光領域１４の全厚さが除去され、ｎ型領域１２の表面１３が露出される。その後、デバイス間の領域１１においてｎ型領域１２がエッチングされ、III族窒化物材料が、最終デバイスの端となる点２００から距離２０２だけ後退するよう、すなわち、デバイス間の露出した基板１０の距離が距離２０２の２倍になるように、基板１０が露出される。例えば、いくつかの実施形態においては、III族窒化物材料はデバイスの端から１μｍ〜５０μｍ後退してもよく、いくつかの実施形態においては２０μｍ未満、いくつかの実施形態においては１０μｍ未満、いくつかの実施形態においては６μｍ未満後退してもよい。
【００１４】
例えば、プラズマＣＶＤ（ＰＥＣＶＤ）、ＣＶＤ、又は蒸着によって図１の構造体上に誘電体２２を堆積してもよい。誘電体２２は、ｎ型及びｐ型領域に接続する金属コンタクトに電気的絶縁を提供する。誘電体２２は、領域１３においてｎ型領域１２を露出させ、領域２４においてｐ型コンタクト金属２０を露出させるよう、通常のフォトリソグラフィック処理によってパターニングされ、ＩＣＰエッチング又はＲＩＥによってエッチングされる。誘電体２２は、リフトオフによってパターニングされてもよい。誘電体２２は、窒化ケイ素、酸化ケイ素、及び酸窒化ケイ素を含む任意の適切な誘電体であり得る。いくつかの実施形態においては、誘電体２２は自身に入射する光を反射するよう最適化された複数層誘電体スタックである。誘電体２２の厚さは、いくつかの実施形態では２μｍ未満であり、いくつかの実施形態では２００Å〜５０００Å、いくつかの実施形態では５００Å〜３２００Åである。
【００１５】
本明細書で説明されるデバイスは複数のデバイスを含むウェハー上に形成されることを説明するために、図１では二つのデバイスが示されている。簡略化のため、図２、３、４，５、６、７、及び８では一つのデバイスしか示されていないが、これらの図に示される構造体はウェハーにわたって繰り返されることを理解されたい。
【００１６】
図２では、ｎ型領域１２と接触する領域内にｎ型コンタクト２６を形成する金属層２７、及び追加のｐ型コンタクト層３２が堆積されパターニングされている。金属２７は、アルミニウム等のあらゆる適切な金属、又はアルミニウム、チタン／タングステン合金、銅、及び金等を含む複数層スタックでもよい。金属２７が複数層スタックであるいくつかの実施形態においては、最初の金属（すなわち、ｎ型領域１２に隣接する金属）は、ＧａＮとオーミック接触を形成し、青色光及び白色光を反射するよう選択されてもよい。このような最初の金属は、例えばアルミニウムであり得る。最後の金属は、デバイスをマウントに取り付けるために用いられるどのような接合（ボンディング）処理にも適した金属であり得る。例えば、いくつかの実施形態においては、接合処理は熱圧縮であり、最後の金属は金である。金属２７は、任意の処理、例えばスパッタリング、蒸着、メッキ又はこれらの処理の組み合わせ等によって堆積することができる。
【００１７】
図２のデバイスにおいては、ｎ型コンタクト２６がｎ型領域１２の端を超えて成長基板１０に接触するが、いくつかの実施形態においては、ｎ型コンタクト２６がｎ型領域１２の端を覆わないよう、ｎ型コンタクト２６はｎ型領域１２の端から後退してもよい。いくつかの実施形態においては、後に説明されるポリマー層２８は、ｎ型コンタクト２６によって覆われていないｎ型領域１２の部分に接触するようより幅広でもよい。いくつかの実施形態においては、デバイスの一部を示す図９に示されるように、ｎ型領域１２の端部のまわりに反射性誘電材料７０が堆積される。反射性誘電材料７０は、例えば誘電体２２と同時に形成されるか、又は別の堆積及びパターニング工程で形成される反射性誘電体スタックでもよい。いずれの場合においても、ｎ型領域１２及びｎ型コンタクト２６はともにデバイスの端２００から後退している。
【００１８】
その後、一つ又は複数のポリマー層が堆積されパターニングされる。ポリマー層２８は隣接するデバイス間に配置される。ポリマー層３０は、ｐ型コンタクト３２とｎ型コンタクト２６とを分離する。ポリマー層２８及び３０は同じ材料でもよく、同じ工程で堆積及びパターニングされてもよいが、異なる材料や工程でもよい。例えば、図４のデバイスにおいては、ポリマー層２８及び３０並びに接合層４２は、全て単一の工程で堆積される同一の材料でもよい。この場合、堆積された材料をパターニングする必要がなく、また、平坦化も要さない可能性がある。いくつかの実施形態においては、ポリマー層２８及び３０は高温耐性である。適切な材料の例としては、ベンゾシクロブテン系ポリマー、ポリイミド系ポリマー、及びエポキシが含まれる。いくつかの実施形態においては、ポリマー層２８は、二酸化チタン等の散乱成分又はカーボンブラック等の吸光物質によってドープされてもよい。ポリマー層２８は、いくつかの実施形態においてはシリコーンでもよい。堆積されたポリマー層２８及び３０は、例えば化学機械研磨、機械研磨、又はフライカッティング等によって平坦化されてもよい。
【００１９】
図２に示す複数のデバイスのウェハーは、図２で描かれている向きに関してひっくり返され、複数の支持基板のウェハーに接合される。図３、４、及び５は、半導体発光デバイス３３と支持基板３４との間の適切な接合の三つの例を示す。図３、４、及び５に示される支持基板３４は、ボディ３５を含む。ボディは、いくつかの実施形態においてはＳｉ、ＧａＡｓ、又はＧｅであってもよく、又は他の任意の適切な材料であってもよい。いくつかの実施形態においては、支持基板３４内に電子部品が組み込まれてもよい。内蔵要素は、例えば静電放電保護のための回路要素、又は駆動電子部品でもよい。適切な内蔵要素の例としては、ダイオード、抵抗器、及びコンデンサーが含まれる。内蔵要素は、従来の半導体加工（処理）技術によって形成されてもよい。
【００２０】
図３に示す構造体では、任意の誘電体３６が支持基板３４上に成長される。誘電体３６は、ボディ３５の熱成長自然酸化物（例えば、シリコンの酸化物）、ＰＥＣＶＤ又はＣＶＤによって堆積された誘電体（例えば、シリコンの酸化物、窒化物、又は酸窒化物）、又は任意の他の適切な誘電体でもよい。例えば、Ｏ２及び又はＨ２Ｏを含む気体雰囲気においてシリコンを８００℃〜１２００℃で加熱して熱酸化物を成長させてもよい。シラン及びＮ２Ｏ若しくはＯ２雰囲気内、又はオルトケイ酸テトラエチル及びＮ２Ｏ若しくはＯ２雰囲気内、１５０℃〜４００℃でＰＥＣＶＤ酸化物を成長させてもよい。シラン及びＮ２Ｏ若しくはＯ２雰囲気、又はオルトケイ酸テトラエチル及びＮ２Ｏ若しくはＯ２雰囲気内、３００℃〜９００℃でＣＶＤ酸化物を成長させてもよい。
【００２１】
誘電体３６（存在する場合）、又はボディ３５上に金属３８が堆積される。金属３８は、例えば銅、金、又は他の任意の適切な金属であり、スパッタリング、メッキ、蒸着、これらの技術の組み合わせ、又は任意の他の技術によって堆積される。金属３８は、複数層金属スタックを含んでもよい。金属３８が複数層スタックであるいくつかの実施形態においては、スタックの最後に堆積される層は、デバイス３３を支持基板３４に取り付けるためのどのような接合技術にも適した金属であり得る。いくつかの実施形態においては、接合技術は熱圧縮であり、最後に堆積される層は金でもよい。金属３８は、例えば付加的処理又は除去的処理によってパターニングされてもよい。
【００２２】
誘電体４０が堆積されパターニングされる。誘電体４０は、ｎ型及びｐ型半導体層と電気的に接続されている金属層間の電気的絶縁を提供するため、誘電体４０は、ポリマー層３０と整列していなければならない。誘電体４０は、接合材料又は接着剤として適したポリマー又は他の有機材料であり得る。誘電体４０は、例えばベンゾシクロブテン系ポリマー、ポリイミド系ポリマー、シリコーン系ポリマー、エポキシ、材料の組み合わせ、任意の他の適切な有機材料又は無機誘電体でもよい。任意で、支持基板３４の上面（すなわち、金属３８及び誘電体４０の上面）を、例えば研磨、機械化学研磨、又は任意の他の適切な処理によって平坦化してもよい。
【００２３】
図４に示す構造体において、単一の誘電性接合層４２が図２の構造体の上面（すなわち、金属層２６及び３２、並びにポリマー層２８及び３０の上面）に形成されている。あるいは、誘電体４２は、支持基板３４のボディ３５上に形成されてもよい。誘電体４２は、接合材料又は接着剤に適したポリマー又は他の有機材料でもよい。誘電体４２は、ベンゾシクロブテン系ポリマー、ポリイミド系ポリマー、エポキシ、シリコーン系ポリマー、又は他の適切な有機材料でもよい。誘電体４２は、ポリマー層２８及び３０と同じ材料でもよいし、そうでなくてもよい。誘電体４２は、例えばスピンコーティングによって形成されてもよく、堆積後に、例えば化学機械研磨、機械研磨、又はフライカッティングによって平坦化されてもよい。誘電体４２がポリマー層２８及び３０と同じ材料であるいくつかの実施形態においては、デバイスは同時堆積の後、単一の工程内で、例えば化学機械研磨によって平坦化されてもよい。いくつかの実施形態においては、誘電体の平坦化は必要ない。誘電体４２は、金属層２６及び３２上で厚さが１００Å〜１μｍでもよく、またウェハー全体にわたって平坦でもよい。
【００２４】
図５に示すデバイスにおいて、接合層４４及び４６は、それぞれボディ３５及びデバイス３３上に形成される。デバイス３３上に形成される接合層４６は、例えばＰＥＣＶＤによって低温で堆積されたケイ素の酸化物、窒化ケイ素又は酸窒化ケイ素等の誘電体でもよい。例えば、シラン及びＮ２Ｏ若しくはＯ２雰囲気、又はオルトケイ酸テトラエチル及びＮ２Ｏ若しくはＯ２雰囲気において、１５０℃〜４００℃でＰＥＣＶＤ酸化物を成長させてもよい。いくつかの実施形態においては、誘電体４６の厚さは１００Å〜１μｍでもよい。支持基板３４上に形成される接合層４４は、例えばケイ素酸化物、窒化ケイ素、又は酸窒化ケイ素等の誘電体でもよい。シリコン（ケイ素）酸化物は、シリコン支持基板上に熱成長された酸化物でもよく、例えばＣＶＤによって高温で堆積されてもよく、また、例えばＰＥＣＶＤによって低温で堆積されてもよい。いくつかの実施形態においては、誘電体４４の厚さは１００Å〜１μｍでもよい。例えば、熱酸化物は、８００℃〜１２００℃、Ｏ２及び／又はＨ２Ｏ気体雰囲気においてシリコンを加熱することで成長させてもよい。ＰＥＣＶＤ酸化物は、１５０℃〜４００℃、シラン及びＮ２Ｏ若しくはＯ２雰囲気、又はオルトケイ酸テトラエチル及びＮ２Ｏ若しくはＯ２雰囲気において堆積されてもよい。ＣＶＤ酸化物は、３００℃〜９００℃、シラン及びＮ２Ｏ若しくはＯ２雰囲気、又はオルトケイ酸テトラエチル及びＮ２Ｏ若しくはＯ２雰囲気において堆積されてもよい。
【００２５】
複数のデバイス３３のウェハーは、例えば図３、４、及び５に示される接合構造の一つによって複数の支持基板３４のウェハーに接合される。接合は、いくつかの実施形態のいては５０℃〜５００℃で行われてもよく、いくつかの実施形態においては１００℃〜２５０℃で行われてもよい。接合は、いくつかの実施形態においては５ＭＰａ未満の圧縮圧力下において行われてもよい。いくつかの実施形態においては、複数の支持基板３４のウェハーへの接合後、成長基板１０を、例えばエッチング又はレーザーリフトオフによってデバイス３３から除去してもよい。成長基板１０が除去されるいくつかの実施形態においては、デバイスは成長基板無しでは機械的に自身を支えること（自立）ができないほどに薄いため、支持基板３４はデバイス３３に機械的支持を提供する。例えば、基板が除かれた図２のデバイスの総厚は、いくつかの実施形態では７μｍ以下で、いくつかの実施形態では２５μｍ以下である。成長基板１０を除去することによって露出される半導体材料は、例えば光抽出を向上させるために、光電気化学エッチング等の任意の適切な処理によってパターニング又は粗面化されてもよい。いくつかの実施形態においては、成長基板１０は最終デバイスの一部に残る。いくつかの実施形態においては、成長基板は例えば鋸引き（ソーイング）又はエッチング等によって成形されてもよい。デバイス３３への接合の前後で、支持基板３４のボディ３５は、いくつかの実施形態においては厚さ５０μｍ〜２５０μｍまで薄くされてもよく、いくつかの実施形態においては厚さ８０μｍ〜１２０μｍに薄くされてもよい。減肉は、例えば化学機械研磨、又はグラインディング及びポリッシングによって行われてもよい。
【００２６】
接合後、図６、７、及び８に示されるように、支持基板にはビアが形成され、接合された構造体はさらに処理を受ける。図６は、図３のデバイスに形成されたビアを示す。図７及び８は、図４のデバイス上に形成されたビア並びに金属及び誘電層を示す。図６、７、及び８の処理は、図３、４、及び５のいずれのデバイスに実施されてもよい。
【００２７】
図６に示すように、ビア４８は、支持基板３４のボディ３５を貫通するようエッチングされる。二つのビアが図示されており、一方はｎ型領域１２に電気的に接続された金属を露出するもので、他方はｐ型領域１６に電気的に接続された金属を露出させるものである。図６に示す（図３の接合を含む）デバイスにおいては、金属層３８を露出させるよう、ビア４８はボディ３５及び任意の誘電体３６を貫通してエッチングされる。図４及び５に示すデバイスにおいては、ｐ型金属３２及びｎ型金属２６を露出させるよう、ビアは接合層４２、４４及び４６を貫通してエッチングされる。ビア４８は、例えば深堀ＲＩＥ、ＲＩＥ、湿式化学エッチング、又は他の任意の適切なエッチング技術によってエッチングされてもよい。支持基板３４がＳｉである実施形態における適切なエッチングガスは、例えばＳＦ６を含み、エッチングは、一般にボッシュプロセスと呼ばれる処理によって、例えばオクタフルオロシクロブタンを用いて化学的不活性パッシベーション層をＳｉ側壁上に堆積させながら時間多重で実施してもよい。支持基板３４がＧａＡｓである実施形態の適切なエッチングガスは、例えばＣｌ２、ＨＢｒ、又はＣｌ２及びＨＢｒの混合気体を含む。支持基板３４がＧｅである実施形態の適切なエッチングガスは、例えばＣｌ２、ＳＣｌ４、又はＣｌ２及びＳＣｌ４の混合気体を含む。支持基板３４がＧａＡｓ又はＧｅである実施形態のエッチングも、側壁に化学的不活性パッシベーション層を堆積させつつ時間多重で実施してもよい。ビア４８の側壁はボディ３５に対して垂直でもよく、図６に示すように角度がつけられていてもよい。
【００２８】
図７に示すように、その後ボディ３５の表面上及びビア４８の内部に誘電体５０が堆積される。誘電体５０は、例えば低温でＰＥＣＶＤによって堆積されたケイ素酸化物、ケイ素窒化物、又はケイ素酸窒化物等でもよい。例えば、ＰＥＣＶＤ酸化物は、シラン及びＮ２Ｏ若しくはＯ２、又はオルトケイ酸テトラエチル及びＮ２Ｏ若しくはＯ２雰囲気において、１５０℃〜４００℃で堆積されてもよい。誘電体５０の厚さは、いくつかの実施形態では１００Å〜２μｍでもよい。その後、金属層３２及び２６を露出するために、誘電体５０はビア４８の頂部においてパターニングされる。
【００２９】
金属層が堆積され、ｐ型コンタクト及びｎ型コンタクトに電気的接続部５２及び５４を形成するようパターニングされる。電気接続部５２及び５４は、例えばスパッタリング、メッキ、又はスパッタリング及びメッキの組み合わせによって堆積されたＣｕ等でもよい。電気的接続部５２及び５４の厚さは、いくつかの実施形態においては１μｍ〜２０μｍでもよく、いくつかの実施形態においては６μｍ〜１０μｍでもよい。図７の断面図においては、電気的接続部５２及び５４は完全にはビア４８を充填しない。いくつかの実施形態においては、ビア４８の誘電体５０によって占有されていない部分は、電気的接続部５２及び５４によって完全に充填されていてもよい。電気的接続部５２及び５４を形成する金属層は、例えばＴｉ、ＴｉＷ、Ｃｕ、Ｎｉ、及びＡｕを含む複数層金属スタックでもよく、スパッタリング、又はスパッタリング及びメッキの組み合わせによって堆積されてもよい。
【００３０】
図８に示すように、電気的接続部５２及び５４を電気的に絶縁及び／又は保護するために、誘電体５５が堆積されパターニングされる。誘電体５５は、例えば一つ若しくは複数のベンゾシクロブテン系ポリマー又は一つ若しくは複数のポリイミド系ポリマーでもよい。ビア４８が電気的接続部５２及び５４を形成する金属層によって完全には充填されていない実施形態においては、誘電体５５はビア４８をほとんど又は完全に充填してもよいし、ビア４８は充填されなくてもよい。
【００３１】
その後、任意ではんだ接続部５６及び５８を形成するために追加金属層が堆積される。追加金属層は、電気接続部５２及び５４とインターコネクト６０及び６２（いくつかの実施形態でははんだバンプ）とを接続するのに適した任意の金属であり得る。はんだ接続部５６及び５８の適切な例は、第一のスパッタリングＮｉＶ層又はメッキＮｉ層及び第二のスパッタリング又はメッキＡｕ薄層、第一のスパッタリングＴｉＷ層、第二のスパッタリングＮｉＶ層又はメッキＮｉ層、及び第三のスパッタリング又はメッキＡｕ薄層、又は第一のスパッタリング又はメッキＴｉＷ層、第二のメッキＣｕ層、及び第三のスパッタリング又はメッキＡｕ層を含む。はんだ接続部５６及び５８の総厚は、いくつかの実施形態では１μｍ〜１５μｍでもよい。
【００３２】
いくつかの実施形態においては、発光層１４上、発光層から出射される光の経路内に、波長変換層６４が配置される。波長変換層６４は、デバイスから間を空けて離されていてもよく、成長基板１０が除去されている場合にはｎ型領域１２に取り付けられてもよく、成長基板１０が存在する場合には成長基板１０に取り付けられてもよい。波長変換層は、発光層から出射された光を吸収し、他の波長の光を出射するよう構成された一つ又は複数の波長変換材料を含む。発光層によって出射され、波長変換層に入射される光の全て又は一部のみが波長変換材料によって変換されてもよい。発光層によって出射された無変換の光が最終的な光のスペクトルの一部でもよいが、そうでなくともよい。一般的な組み合わせの例としては、青色ＬＥＤと黄色発光波長変換材料、青色ＬＥＤと緑色及び赤色発光波長変換材料、紫外線ＬＥＤと青色及び黄色発光波長変換材料、及び紫外線ＬＥＤと青色、緑色、及び赤色発光波長変換材料が含まれる。デバイスから出射される光のスペクトルを適合させるために、他の色の光を発する波長変換材料を追加してもよい。
【００３３】
波長変換層６４は、例えばラミネーションによってウェハー上に堆積された、シリコーンマトリックス内に蛍光体粒子を含む層でもよい。波長変換層の厚さは、いくつかの実施形態では１０μｍ〜１００μｍでもよく、いくつかの実施形態では１５μｍ〜５０μｍでもよく、いくつかの実施形態では１８μｍ〜３０μｍでもよい。波長変換層６４は、例えばスプレーコーティング、電気泳動、オーバーモールド成形、ステンシル法、スクリーン若しくはインクジェット印刷、沈殿、蒸着、スパッタリング、又は他の任意の適切な技術によってデバイス上に堆積された有機又は無機封入剤内の粉末状蛍光体又は量子ドットでもよい。波長変換層６４は、例えば事前に形成された、焼結による固体セラミック蛍光体、又はガラス系蛍光体等の自立層でもよい。このような自立層は、接着剤を用いずにデバイスに直接接合してもよいし、シリコーン接着剤等の接着剤によって接合してもよい。いくつかの実施形態においては、波長変換層６４は、ｎ型領域１２に直接堆積又は接合される高屈折率スペーサ材料、及びスペーサ材料上に堆積される蛍光体層を含む複数層構造体でもよい。適切な蛍光体の例としては、ドープ・イットリウム・アルミニウム・ガーネット系蛍光体、窒化物系蛍光体、及び任意の他の適切な蛍光体が含まれる。
【００３４】
いくつかの実施形態においては、波長変換層６４がデバイス内における唯一の波長変換材料である。いくつかの実施形態においては、波長変換層６４は、白色光又は他の単色光をつくり出すために他の波長変換要素、例えば他の蛍光体、量子ドット、半導体波長変換要素、又は染料と組み合わされてもよい。
【００３５】
いくつかの実施形態においては、接続部５６及び５８上に、図８の構造体をプリント基板等の他の構造体に取り付けるのに適した任意のインターコネクト６０及び６２を形成してもよい。インターコネクト６０及び６２はしばしばはんだバンプであるが、任意の適切なインターコネクトを使用することができる。インターコネクト６０及び６２は、例えばスズ、銀、及び銅の合金（ＳＡＣはんだ）、又は金及びスズの合金でもよい。はんだは任意の適切な技術、例えばメッキでつけることができる。メッキ後、はんだバンプ６０及び６２の構造及び微細構造を平滑化するために、構造体をリフローしてもよい。
【００３６】
その後、複数の支持基板３４に接合される複数のデバイス３３のウェハーをダイシングして個々のＬＥＤチップすることができる。デバイス３３と支持基板３４とは一緒に切断されるので、図３、４、５、６、７、及び８に示されるように、支持基板はデバイスより幅広ではない。シンギュレーションは、例えば従来の鋸引き、１９３ｎｍ、２４８ｎｍ、又は３５５ｎｍの光を用いたレーザーアブレーション、又はウォータージェット切断によって実施されてもよい。シンギュレーションは、スクライビングと機械的破壊（ブレーキング）との組み合わせによって実施されてもよく、スクライビングは、例えば従来の鋸引き、１９３ｎｍ、２４８ｎｍ、又は３５５ｎｍの光を用いたレーザーアブレーション、又はウォータージェット切断でもよい。
【００３７】
上記複数のデバイスは複数の支持基板にウェハースケールで接合されるので、本発明の実施形態は、デバイスがダイ毎に支持基板に接続される従来の方式に対して、効率性及びコスト削減を提供することができる。例えば、効率性は、成長基板の除去、成長基板除去後の半導体表面の粗面化、及び波長変換層の形成を含む、従来のＬＥＤにおいては通常パッケージレベルで実施される多数の処理工程を、ウェハーレベルで実施可能であることに起因し得る。
【００３８】
従来の半導体垂直統合方式においては、統合されるデバイスは多くの場合、名目上は同じ材料、又は類似した熱膨張係数（ＣＴＥ）を有する材料である。したがって、構造体のウェハー接合は高温で実施することができる。サファイア及びウェハー上に成長されたIII族窒化物デバイスがシリコン支持基板に接合される場合、サファイアのＣＴＥ及びシリコンのＣＴＥは、高温でのウェハーボンディングによって大きなストレスが接合された構造体内に閉じ込められるのに十分なほど異なり、これは次の処理における接合体の反り又は破壊につながる。上記のいくつかの実施形態においては、デバイスは支持基板に低温で接合されるため、閉じ込められるストレスが最小になり、降伏が改善される。例えば、接合はいくつかの実施形態では３００℃未満で実施され、いくつかの実施形態では２３０℃〜２７５℃で、またいくつかの実施形態ではそれ未満の温度で実施される。シリコーン系接合層を用いるいくつかの実施形態においては、接合は１５０℃未満で実施されてもよい。
【００３９】
いくつかの実施形態においては、接合の際には支持基板ウェハーは何も機構（フィーチャー）を有さないので、細かな位置合わせ（アラインメント）をすることなくデバイスウェハーを支持基板ウェハーに接合することができる。デバイスウェハー及び支持基板ウェハーは、例えば目視によって大まかに位置合わせするたけでよく、両ウェハー上のパターニングされた機構を精密に位置合わせする必要はない。接合後、ビアのエッチングマスクをＬＥＤメタライゼーションに位置合わせする必要があり、これはＩＲアラインメント（接合されたウェハーを透視する方法）、又は裏面アラインメント（サファイア等の透明成長基板を通して見えるＬＥＤパターンを見ながら支持基板ウェハー側のマスクを位置合わせする方法）によって実施することができる。
【００４０】
本発明を詳細に説明してきたが、本開示に基づき、本明細書に記載の発明思想の趣旨から逸脱することなく本発明を変更し得ることは、当業者によって理解されるであろう。したがって、本発明の範囲は図示又は記載された特定の実施形態に限定されるべきではない。
【００４１】
次の付記を記す。
（付記１）  ｎ型領域とｐ型領域との間に挟まれた発光体層を各々有する半導体発光デバイスのウェハーを提供することと、
ボディを各々有する支持基板のウェハーを提供することと、
前記半導体発光デバイスのウェハーを前記支持基板のウェハーに、前記支持基板のウェハー全体にわたって平坦である接合層を介して接合することと、
前記半導体発光デバイスのウェハーを前記支持基板のウェハーに接合後、前記半導体発光デバイスのウェハーの前記接合層に接合する部分の一部が露出するよう、各前記支持基板の前記ボディの全体の厚さ及び前記接合層の全体の厚さを貫通して延在するビアを形成することとを含む、方法。
（付記２）  前記半導体発光デバイスのウェハーを前記支持基板のウェハーに接合することは、少なくとも一つの前記接合層を介して接合することを含む、付記１に記載の方法。
（付記３）  前記少なくとも一つの接合層は、誘電領域によって分離された金属領域を含み、前記金属領域及び誘電領域は、各前記支持基板の前記ボディの上面上に形成される、付記２に記載の方法。
（付記４）  前記少なくとも一つの接合層は、前記半導体発光デバイスのウェハー上に形成されたポリマー層を含む、付記２に記載の方法。
（付記５）  前記少なくとも一つの接合層は、前記半導体発光デバイスのウェハー上に形成された有機接着剤を含む、付記２に記載の方法。
（付記６）  前記少なくとも一つの接合層は、前記半導体発光デバイスのウェハー上に形成された第一誘電性接合層と、前記支持基板のウェハー上に形成された第二誘電性接合層とを含む、付記２に記載の方法。
（付記７）  前記第一誘電性接合層及び前記第二誘電性接合層は、ケイ素酸化物を含む、付記６に記載の方法。
（付記８）  各前記支持基板の前記ボディは、Ｓｉ、ＧａＡｓ、及びＧｅのうちの一つを含む、付記１に記載の方法。
（付記９）  各前記支持基板の前記ボディの全体の厚さを貫通して延在するビアを形成することは、各前記支持基板の前記ボディの全体の厚さを貫通するビアをエッチングして、少なくとも一つの金属領域を露出させることを含む、付記１に記載の方法。
（付記１０）  前記金属領域は、前記支持基板のウェハー上に形成された金属接合層である、付記９に記載の方法。
（付記１１）  前記金属領域は、前記半導体発光デバイスのウェハー上に形成され、前記ｎ型領域及び前記ｐ型領域のうちの一方に電気的に接続される金属コンタクトである、付記９に記載の方法。
（付記１２）  前記半導体発光デバイスのウェハーを前記支持基板のウェハーに接合後、前記半導体発光デバイスのウェハーを個々の発光デバイスチップにダイシングすることをさらに含む、付記１に記載の方法。
（付記１３）  前記半導体発光デバイスのウェハーをダイシングする前に、前記半導体発光デバイスのウェハーから成長基板を除去することをさらに含む、付記１２に記載の方法。
（付記１４）  前記成長基板を除去することによって露出された前記半導体発光デバイスのウェハーの表面を粗面化することをさらに含み、前記粗面化は、前記半導体発光デバイスのウェハーをダイシングする前に実施される、請求項１３に記載の方法。
（付記１５）  前記半導体発光デバイスのウェハーをダイシングする前に、前記半導体発光デバイスのウェハー上に波長変換層を配置することをさらに含む、付記１２に記載の方法。
【図１】
2020150274.tif 000003
【図２】
2020150274.tif 000004
【図３】
2020150274.tif 000005
【図４】
2020150274.tif 000006
【図５】
2020150274.tif 000007
【図６】
2020150274.tif 000008
【図７】
2020150274.tif 000009
【図８】
2020150274.tif 000010
【図９】
2020150274.tif 000011
【図１０】
2020150274.tif 000012
【外国語明細書】
2020150274000001.pdf