(57)【要約】【課題】配線長を短くして寄生インダクタンスを抑制するとともに、使用条件に適合した自由な設計を可能とするパワーモジュール及びスイッチング電源を提供する。【解決手段】複数の電子部品で構成されるパワー回路の一部を構成する1個以上の電子部品からなる内部搭載電子部品と、絶縁性部材により前記内部搭載電子部品を内部に封止したモールドケースと、前記モールドケースの外表面上に形成され、前記外表面上で前記内部搭載電子部品と電気的に接続される1個以上の電子部品からなる外部搭載電子部品を搭載するための1個以上の外部電極と、前記モールドケース内部で前記内部搭載電子部品と前記外部電極とを電気的に接続した導電部材と、を備えていることを特徴とするパワーモジュール。【選択図】図１
2020167748.tif 000002
【特許請求の範囲】
【請求項１】
複数の電子部品で構成されるパワー回路の一部を構成する1個以上の電子部品からなる内部搭載電子部品と、
絶縁性部材により前記内部搭載電子部品を内部に封止したモールドケースと、
前記モールドケースの外表面上に形成され、前記外表面上で前記内部搭載電子部品と電気的に接続される1個以上の電子部品からなる外部搭載電子部品を搭載するための1個以上の外部電極と、
前記モールドケース内部で前記内部搭載電子部品と前記外部電極とを電気的に接続した導電部材と、
を備えていることを特徴とするパワーモジュール。
【請求項２】
前記モールドケースの外表面には前記外部搭載電子部品を搭載するための凹部が設けられ、
前記外部電極は、前記凹部に備えられていること、
を特徴とする請求項１に記載のパワーモジュール。
【請求項３】
前記外部電極は、前記パワー回路で生じたノイズを除去する電子部品接続用のノイズ除去部品接続用電極であること、
を特徴とする請求項１に記載のパワーモジュール。
【請求項４】
前記ノイズ除去部品接続用電極は、コンデンサの接続用電極であること、
を特徴とする請求項３に記載のパワーモジュール。
【請求項５】
前記外部電極は、前記パワー回路の寄生成分に起因するスイッチング波形のノイズを吸収する保護回路を形成するための前記外部搭載電子部品を接続するための保護回路接続用電極であること、
を特徴とする請求項１に記載のパワーモジュール。
【請求項６】
前記保護回路接続用電極は、サージ電圧を吸収するアバランシェダイオードの接続用電極であること、
を特徴とする請求項５に記載のパワーモジュール。
【請求項７】
前記保護回路接続用電極は、スナバ回路接続用電極であること、
を特徴とする請求項５に記載のパワーモジュール。
【請求項８】
前記保護回路接続用電極には、スナバ回路を構成するコンデンサ、抵抗及びダイオードのいずれか1つ又は２つ以上の電子部品が接続されること、
を特徴とする請求項５に記載のパワーモジュール。
【請求項９】
前記内部搭載電子部品の一部はスナバ回路であり、
前記保護回路接続用電極は、前記スナバ回路を構成する電子部品のパラメータを調整する補助電子部品を接続するための補助電子部品接続用電極であること、
を特徴とする請求項８に記載のパワーモジュール。
【請求項１０】
前記パワー回路を構成する２個のスイッチング素子それぞれに、内部搭載電子部品である前記スナバ回路の一部が設けられており、
前記保護回路接続用電極は、一方の前記スイッチング素子のスナバ回路と他方の前記スイッチング素子のスナバ回路を接続する電子部品の、接続用電極であること、
を特徴とする請求項８に記載のパワーモジュール。
【請求項１１】
前記内部搭載電子部品は、スイッチング素子又は整流素子を含み、
前記スイッチング素子又は前記整流素子は、ガリウム・ナイトライド、ガリウム・オキサイド又はシリコン・カーバイドから成る素子を含むこと、
を特徴とする請求項１に記載のパワーモジュール。
【請求項１２】
前記スイッチング素子は、ノーマリーオン型半導体とノーマリーオフ型半導体とがカスコード接続される構成を有し、
前記ノーマリーオン型半導体と前記ノーマリーオフ型半導体のいずれか一方が、前記内部搭載電子部品であり、前記外部電極は、他の前記ノーマリーオン型半導体又は前記ノーマリーオフ型半導体の接続用電極であること、
を特徴とする請求項１１に記載のパワーモジュール。
【請求項１３】
前記外部電極は、ゲートドライブ回路を構成する電子部品用のゲートドライブ回路部品接続用電極であること、
を特徴とする請求項１に記載のパワーモジュール。
【請求項１４】
前記ゲートドライブ回路部品接続用電極は、前記ゲートドライブ回路を構成するワンチップＩＣの接続用電極であること、
を特徴とする請求項１３に記載のパワーモジュール。
【請求項１５】
前記ゲートドライブ回路部品接続用電極は、前記ゲートドライブ回路を構成する絶縁型ゲートドライバの接続用電極であること、
を特徴とする請求項１３に記載のパワーモジュール。
【請求項１６】
前記ゲートドライブ回路部品接続用電極は、前記ゲートドライブ回路を構成するブートスラップ回路又はブートストラップ回路の一部の電子部品の接続用電極であること、
を特徴とする請求項１３に記載のパワーモジュール。
【請求項１７】
前記ゲートドライブ回路部品接続用電極は、前記ゲートドライブ回路を構成するミラークランプ回路の接続用電極であること、
を特徴とする請求項１３に記載のパワーモジュール。
【請求項１８】
前記外部電極に、アバランシェサージダイオード、スナバ回路、抵抗、ダイオード、コンデンサ、入力ノイズ除去部品、入力コンデンサ、ゲートドライブＩＣ、絶縁型ゲートドライバ、ブートスラップ回路、及び、ミラークランプ回路のいずれか１つ又は２つ以上が搭載されることを特徴とする請求項１乃至２のいずれか１項に記載のパワーモジュール。
【請求項１９】
請求項１に記載のパワーモジュールを備えたことを特徴とするスイッチング電源。
【請求項２０】
請求項１に記載のパワーモジュールを備えたことを特徴とするパワーコントロールユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーモジュール、スイッチング電源及びパワーコントロールユニットに関する。
【背景技術】
【０００２】
最近のパワーエレクトロニクスは、パワーデバイスの高速化に伴い半導体変換装置に高周波スイッチング技術が導入されている。パワーＭＯＳＦＥＴ（酸化物半導体電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、さらには次世代デバイスとして注目されているＧａＮ（ガリウム・ナイトライド）やＳｉＣ（シリコン・カーバイド）等の高速パワーデバイスを適用したハードスイッチングをベースとした高周波スイッチング回路では、スイッチング周波数の上昇に伴い、スイッチング損失の増大や回路配線の寄生インダクタンスによる電磁ノイズの増加など、従来の技術では不十分であり、解決すべき問題が多く生じている。スイッチングの高速化は、例えばスイッチングのターンオフタイミングで、スイッチング素子の出力スイッチング波形に対して大きなサージ電圧が印加されストレスをもたらす場合があり、更には、寄生インダクタンスや寄生コンデンサ等の条件によっては、自励発振して制御不能となる場合があった。
【０００３】
これに対して、特許文献１には、同一基板に形成された配線に、バンプ等を用いて、スイッチング素子、スナバコンデンサ、スナバ抵抗、及びスナバコンデンサを実装してモジュール化し、サージ電圧を低減する方法が開示されている。特許文献２には半導体チップ、上側および下側放熱板、各種端子や配線を一体化した多層配線バスバー、制御端子、素子中継電極およびプレートなどを備えた構成とし、スイッチング素子をモジュール内に多層配置して寄生インダクタンスを減らす方法が開示されている。
【０００４】
モジュール内での多層構造による寄生インダクタンス低減については、特許文献３にも開示されている。高電位側のスイッチング素子および低電位側のスイッチング素子が多層基板の同一層に埋め込まれ、これらの形成された層に、互いに絶縁されて配置されている。高電位側のスイッチング素子および低電位側のスイッチング素子は、いずれも縦型のデバイスである。これらスイッチング素子の上面部には配線層が設けられており、ビア導体を介して多層基板の表面にスナバ回路が接続されている。スナバ回路は、配線層間を最短で結ぶ電気経路に平行に走るように配置されている。また、配線層とスナバ回路との接続手段であるビア導体の長さは、これらビア導体および配線層接続点とビア導体および配線層の接続点との間隔よりも十分に短いものとなっている。また、特許文献６にも多層構造でスナバコンデンサを設ける構造が開示されている。
【０００５】
特許文献４は、電源装置の主回路の寄生インダクタンスを低減することのできる回路構成技術を開示している。第１半導体チップの電界効果トランジスタをｎチャネル型の縦型の電界効果トランジスタで形成し、第２半導体チップの電界効果トランジスタをｎチャネル型の縦型の電界効果トランジスタで形成し、第１半導体チップのソース電極が配置された面と、第２半導体チップのドレイン電極が配置された面を同一のチップ搭載部に搭載して互いに電気的に接続し、第１半導体チップのドレイン電極は入力電源供給用の外部端子に接続された第１リード板を有し、第２半導体チップのソース電極は基準電位供給用の外部端子に接続された第２リード板を有している。第１リード板と第２リード板との間に電気的に接続されたコンデンサを有し、コンデンサは、一対の電極の一方が第１リード板に接合され、一対の電極の他方が前記第２リード板に接合されてパッケージ表面に実装されている。
【０００６】
特許文献５には、サージ電圧を抑制するためのスナバ回路を構成するモジュールが開示されており、１２個のスナバ用ダイオードと、スナバコンデンサとが樹脂モールド内に封入され、スナバコンデンサの２つの端子にそれぞれ接続された２つのコンデンサ用外部端子と、１２個のスナバ用ダイオードのうちの各２つのスナバ用ダイオードの接続部にそれぞれ接続された６つの引出し端子とが樹脂モールドから露出するように構成されている。
【０００７】
特許文献６と７は、半導体パッケージの上面に実装される電子素子に供給可能な電流を大きくすることを課題としており、半導体チップを収容するパッケージと、半導体チップと電気的に結合したパッケージの第１面に露出する複数の端子と、パッケージの第１面から、第１面と反対側の第２面まで貫通し、第１面の方向における断面積が、第１面における複数の端子の面積よりも大きい少なくとも１つの銅ポストと、を有している。半導体チップと電子部品を立体的に実装するパッケージであり、放熱に対して効果がある。
【０００８】
特許文献８は、横型スイッチ素子とスナバコンデンサとを備えた電力変換装置のサージ電圧が上昇するのを抑制するために、スナバコンデンサと横型スイッチ素子の電極との間の配線インダクタンスを小さくする構成が開示されている。この電力変換装置では、表面側に第１電極および第２電極を有するとともに、第１電極と第２電極との間に、横型スイッチ素子と、スナバコンデンサと、横型スイッチ素子とスナバコンデンサとの間に挟まれるように配置された接続用導体とを備え、接続用導体を介してスナバコンデンサと横型スイッチ素子とが電気的に接続される電流経路が形成される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１２−１３５０６５号公報
【特許文献２】特開２０１５−２１１５２４号公報
【特許文献３】特開２０１２−１１５１２８号公報
【特許文献４】特開２００８−０１０８５１号公報
【特許文献５】特開２００４−０９６９７４号公報
【特許文献６】特開２０１８−１２５４０３号公報
【特許文献７】特開２０１８−１２５５３０号公報
【特許文献８】ＷＯ２０１４／０３３８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、スイッチング電源では、ＳｉＣやＧａＮといった次世代デバイスを搭載した、より高電圧、大電流で高速スイッチングが要求されており、従来構造ではサージ発生や自励発振を十分に抑制することが困難であった。また、同一平面に部品が実装されているため、配線が長くなり、寄生インダクタンスが大きくなる問題があった。
【００１１】
ディスクリート部品で構成する従来のスイッチング電源では、配線長を短くすることができず、寄生インダクタンス等に起因してスイッチング動作が不安定になるといった課題があった。そのため、パワーモジュールによって、可能な限り寄生インダクタンス等を低減して動作を安定させるといった対策がなされている。しかしながら、スイッチング動作は入出力条件や設計条件によって異なるため、内部に設けた電子部品の定数によっては、スイッチング動作が不安定になることがあり、使用条件、例えば、入出力条件、ドライブ条件、スイッチング周波数、寄生インダクタンス、実装条件等に適合させて、自由に設計できないといった課題があった。
【００１２】
例えば、ノイズ対策としてモジュール内部にスナバ回路を設けているが、回路設計する場合にスナバコンデンサやスナバ抵抗等の容量値や抵抗値は固定されてしまう。このため、実装した場合に、ノイズに対応した選択の自由が妨げられ、モジュールの信頼性が低下するといった問題があった。
【００１３】
モジュール内部にスナバ回路を設ける構造は、スナバ回路に接続する配線及び領域が必要となり、他の部品の配線距離を長くして、より寄生インダクタンスを発生させたり、スナバ回路への配線にも寄生インダクタンスを発生させたりする問題があった。
【００１４】
また、モジュール外部のプリント基板上にスナバ回路を設けたり、特許文献5に開示されているようにスナバ回路をモジュール化してプリント基板上に設けたりすることも考えられるが、スイッチング素子からプリント基板上のスナバ回路までの配線に寄生インダクタンスが発生し、サージ電圧の増加や動作の不安定性に繋がるといった問題があった。
【００１５】
また、モジュール（パッケージ）上部に電子部品を実装する特許文献６及び７は、半導体チップと電気的に結合した複数の端子と、パッケージの下面から上面まで貫通し、断面積が端子の面積よりも大きい銅ポストを有している。銅ポストの断面積が大きいことにより、従来のスルーホールにより基板を貫通させる構成や、端子と同程度の断面積の銅ポストを用いる構成に比べて、電気抵抗が小さく熱の発生量を少なくし、さらに高実装密度、設計製造自由度向上を可能としている。しかしながら、特許文献６及び７に開示された発明は、放熱性向上を目的とするものであり、寄生ＬＣ発振によるノイズの抑制に対しては何ら示唆されていない。
【００１６】
ノイズの抑制に対して特許文献８では、パワーモジュールの表面に露出した電極にスナバコンデンサを搭載する技術が開示されているが、スナバコンデンサに特定されていること、パワーモジュールはスナバコンデンサを含めてモールドされるのが常套手段であることから、設計者が使用条件に適合させてノイズを最小とするスナバコンデンサを適宜選択することができない。
【００１７】
従って、ノイズを低減し、大電流高電圧で高スルーレート（（例えば、数十Ａ以上、数百Ｖ以上で数十ｎｓのスルーレート）の安定的なスイッチング動作を可能とする効果を奏するためには、別の解決手段が必要となる。特に、半導体チップにＧａＮやＳｉＣといったデバイスを用いた場合には、大電流高電圧で高速スイッチングの安定化は従来技術では困難であった。
【００１８】
スイッチング電源ではスイッチン素子を駆動する制御回路や出力監視回路等も必要となり、配線長の短縮が課題となっている。さらに、スイッチン電源の使用条件によってもノイズの発生が変わり、誤動作の要因となる。
【００１９】
本発明は、これらの課題を解決するために、配線長を短くして寄生インダクタンスを抑制するとともに、使用条件に適合した自由な設計を可能とするパワーモジュール及びスイッチング電源を提供することを目的としている。
【課題を解決するための手段】
【００２０】
（１）本発明のパワーモジュールは、複数の電子部品で構成されるパワー回路の一部を構成する1個以上の電子部品からなる内部搭載電子部品と、絶縁性部材により前記内部搭載電子部品を内部に封止したモールドケースと、前記モールドケースの外表面上に形成され、前記外表面上で前記内部搭載電子部品と電気的に接続される1個以上の電子部品からなる外部搭載電子部品を搭載する1個以上の外部電極と、前記モールドケース内部で前記内部搭載電子部品と前記外部電極とを電気的に接続した導電部材と、を備えていることを特徴とする。
【００２１】
（２）本発明のパワーモジュールには、前記モールドケースの外表面に前記外部搭載電子部品を搭載するための凹部が設けられ、前記外部電極は、前記凹部に備えられていることが好ましい。
【００２２】
（３）本発明のパワーモジュールにおいては、前記外部電極は、前記パワー回路で生じたノイズを除去する電子部品接続用のノイズ除去部品接続用電極であることが好ましい。
【００２３】
（４）本発明のパワーモジュールにおいては、前記ノイズ除去部品接続用電極は、コンデンサの接続用電極であることが好ましい。
【００２４】
（５）本発明のパワーモジュールにおいては、前記外部電極は、前記パワー回路の寄生成分に起因するスイッチング波形のノイズを吸収する保護回路を形成するための前記外部搭載電子部品を接続するための保護回路接続用電極であることが好ましい。
【００２５】
（６）本発明のパワーモジュールにおいては、前記保護回路接続用電極は、サージ電圧を抑制するアバランシェダイオードの接続用電極であることが好ましい。
【００２６】
（７）本発明のパワーモジュールにおいては、前記保護回路接続用電極は、スナバ回路接続用電極であることが好ましい。
【００２７】
（８）本発明のパワーモジュールにおいては、前記保護回路接続用電極には、スナバ回路を構成するコンデンサ、抵抗及びダイオードのいずれか1つ又は２つ以上の電子部品が接続されることが好ましい。
【００２８】
（９）本発明のパワーモジュールにおいては、前記内部搭載電子部品の一部がスナバ回路であり、前記保護回路接続用電極は、前記スナバ回路を構成する電子部品のパラメータを調整する補助電子部品を接続するための補助電子部品接続用電極であることが好ましい。
【００２９】
（１０）本発明のパワーモジュールにおいては、前記パワー回路を構成する２個のスイッチング素子それぞれに、内部搭載電子部品である前記スナバ回路の一部が設けられており、前記保護回路接続用電極は、一方のスイッチング素子のスナバ回路と他方のスイッチング素子のスナバ回路を接続する電子部品の、接続用電極であることが好ましい。
【００３０】
（１１）本発明のパワーモジュールにおいては、前記内部搭載電子部品は、スイッチング素子又は整流素子を含み、前記スイッチング素子又は前記整流素子はガリウム・ナイトライド、ガリウム・オキサイド又はシリコン・カーバイドから成る素子を含むことが好ましい。
【００３１】
（１２）本発明のパワーモジュールにおいては、前記スイッチング素子は、ノーマリーオン型半導体とノーマリーオフ型半導体とがカスコード接続される構成を有し、前記ノーマリーオン型半導体と前記ノーマリーオフ型半導体のいずれか一方が、前記内部搭載電子部品であり、前記外部電極は、他の前記ノーマリーオン型半導体又は前記ノーマリーオフ型半導体の接続用電極であることが好ましい。
【００３２】
（１３）本発明のパワーモジュールにおいては、前記外部電極は、ゲートドライブ回路を構成する電子部品用のゲートドライブ回路部品接続用電極であることが好ましい。
【００３３】
（１４）本発明のパワーモジュールにおいては、前記ゲートドライブ回路部品接続用電極は、前記ゲートドライブ回路を構成するワンチップＩＣの接続用電極であることが好ましい。
【００３４】
（１５）本発明のパワーモジュールにおいては、前記ゲートドライブ回路部品接続用電極は、前記ゲートドライブ回路を構成する絶縁型ゲートドライバの接続用電極であることが好ましい。
【００３５】
（１６）本発明のパワーモジュールにおいては、前記ゲートドライブ回路部品接続用電極は、前記ゲートドライブ回路を構成するブートスラップ回路又はブートストラップ回路の一部の電子部品の接続用電極であることが好ましい。
【００３６】
（１７）本発明のパワーモジュールにおいては、前記ゲートドライブ回路部品接続用電極は、前記ゲートドライブ回路を構成するミラークランプ回路の接続用電極であることが好ましい。
【００３７】
（１８）本発明のパワーモジュールにおいては、外部電極に、アバランシェサージダイオード、スナバ回路、抵抗、ダイオード、コンデンサ、入力ノイズ除去部品、入力コンデンサ、ゲートドライブＩＣ、絶縁型ゲートドライバ、ブートスラップ回路、及び、ミラークランプ回路のいずれか１つ又は２つ以上が搭載されることが好ましい。
【００３８】
（１９）本発明のスイッチング電源は、本発明のパワーモジュールを備えたことを特徴とする。
【００３９】
（２０）本発明のパワーコントロールユニットは、本発明のパワーモジュールを備えたことを特徴とする。
【発明の効果】
【００４０】
（１）本発明のパワーモジュールは、内部搭載電子部品と、絶縁性部材によるモールドケースと、モールドケースの外表面上に形成された、前記外表面上で前記内部搭載電子部品と電気的に接続される1個以上の電子部品からなる外部搭載電子部品を搭載するための1個以上の外部電極と、内部搭載電子部品と外部電極とを電気的に接続した導電部材とを備えており、モールドケースの内部搭載電子部品によるパワー回路は完成されたパワー回路ではない。モールドケースの外表面に露出した外部電極に、モールドケース外部から設計条件に適合させた電子部品を搭載することによって最終的に目的の機能を発揮する回路となる。外部電極は、必要数を設置することができる。これにより、パワー回路の使用される条件に適合させるように、測定しながらデータを参照して外部搭載電子部品を自由に設計でき、最終的に目的の機能を発揮する最適なパワーモジュールを得ることができる。このため、数十Ａ以上の大電流、数百Ｖ以上の高電圧で、数十ｎｓレベルの高スルーレートでの安定的なスイッチング動作が可能となる。特に、例えば、ＧａＮやＳｉＣ等の大容量高速スイッチングデバイスを用いた場合であっても、安定的な高速スイッチング動作が実現可能となる。
【００４１】
モールドケースの内部搭載電子部品によるパワー回路には、モールドケース外部から設計条件に適合させた電子部品を搭載するスペースが不要となり、高密度に電子部品が配置できる。これにより、配線パターンを短くすることができ、寄生インダクタンスを最小限とするパワー回路構成となる。２以上の複数の外部電極を形成することにより、各種回路に対応でき、入出力条件や設計条件に幅広く適合できるため、安定的なスイッチング動作を可能とするパワーモジュール及びスイッチング電源を提供することができる。
【００４２】
外部搭載電子部品は、モールドケースの外表面に搭載されるため、３次元的な電子部品の搭載構造となり、配線パターンの短い高密度な実装が可能である。本発明のパワーモジュールは、幅広いパワー回路に適用可能であり、例えば３相インバータモジュールにも適用可能である。
【００４３】
（２）本発明のパワーモジュールにおいて、モールドケースの外表面に外部搭載電子部品を搭載するための凹部を設け、この凹部に外部電極を備えるようにすれば、コンデンサ、ゲートドライブ回路、又は、スナバ回路等の電子部品を容易に搭載することができる。さらにパワーモジュール周辺の部材と位置的干渉を防ぐことができ、放熱効果も備えた安定なスイッチング動作を可能とするパワーモジュールを提供することができる。
【００４４】
（３）本発明のパワーモジュールにおいて、外部電極を、パワー回路で生じたノイズを除去する電子部品接続用のノイズ除去部品接続用電極とすれば、ノイズ除去部品を搭載する領域を無くすことができ、配線パターンの短縮化が可能となる。
【００４５】
（４）本発明のパワーモジュールにおいて、ノイズ除去部品接続用電極を、コンデンサの接続用電極とすれば、コンデンサを搭載する領域を無くすことができ、配線パターンの短縮化が可能となり、使用条件に適合したコンデンサの選択が可能となる。コンデンサは、例えば入力コンデンサや出力コンデンサとすることができる。
【００４６】
（５）本発明のパワーモジュールにおいて、外部電極を、パワー回路の寄生成分に起因するスイッチング波形のノイズ（例えばサージ電圧や高周波リンギング）を吸収する保護回路を形成するための外部搭載電子部品を接続するための保護回路接続用電極とすれば、スイッチング素子の近傍に保護回路を形成する領域を無くすことができ、配線パターンの短縮化が可能となる。これにより、パワーモジュールと外部電極に接続される電子部品との間の寄生インダクタンスを最小限とする構造となり、入出力条件や設計条件に適合させた、安定なスイッチング動作を可能とするパワーモジュールを提供することができる。
【００４７】
（６）本発明のパワーモジュールにおいて、保護回路接続用電極を、サージ電圧を抑制するアバランシェダイオードの接続用電極とすれば、スイッチング素子の近傍にアバランシェダイオードを搭載する領域を無くすことができ、配線パターンの短縮化が可能となる。サージ電圧を吸収するバランシェダイオードを搭載すれば、サージ電圧による過電圧 <https://www.weblio.jp/content/%E9%81%8E%E9%9B%BB%E5%9C%A7>からの保護が可能となる。
【００４８】
（７）本発明のパワーモジュールにおいて、保護回路接続用電極を、スナバ回路接続用電極とすれば、スイッチング素子の近傍にスナバ回路を形成する領域を無くすことができ、配線パターンの短縮化が可能となる。
【００４９】
（８）本発明のパワーモジュールにおいて、保護回路接続用電極には、スナバ回路を構成するコンデンサ、抵抗及びダイオードのいずれか1つ又は２つ以上の電子部品を接続すれば、入出力条件やドライブ条件に適合させた自由な回路構成が可能となる。
【００５０】
（９）本発明のパワーモジュールにおいて、内部搭載電子部品の一部をスナバ回路とし、保護回路接続用電極を、スナバ回路を構成する電子部品のパラメータを調整する補助電子部品を接続するための補助電子部品接続用電極とすれば、例えば抵抗値の調整には補助スナバ抵抗を補助電子部品接続用電極に接続し、コンデンサ容量の調整には、補助スナバコンデンサを補助電子部品接続用電極に接続することで、高スルーレートでノイズを抑制した最適なスナバ回路とすることができる。
【００５１】
（１０）本発明のパワーモジュールにおいて、パワー回路を構成する２個のスイッチング素子それぞれに内部搭載電子部品であるスナバ回路の一部を設け、保護回路接続用電極を、一方のスイッチング素子のスナバ回路と他方のスイッチング素子のスナバ回路を接続する電子回路の、接続用電極とすれば、外部電極に相互のスナバ回路を接続する電子部品を搭載することで、例えば放電阻止型スナバ回路とすることができる。放電阻止型スナバ回路とすることにより、スナバ回路の発生損失、特にスナバ抵抗での損失が少なく、高周波でのスイッチングに適したスナバ回路が得られる。外部搭搭載電子部品をスナバ抵抗とすれば、ドライブ条件に適合させて抵抗値の選択ができ、高スルーレートでノイズの少ない最適なパワーモジュールとなる。
【００５２】
（１１）本発明のパワーモジュールにおいて、内部搭載電子部品を、スイッチング素子又は整流素子を含む電子部品とし、スイッチング素子又は整流素子を、ガリウム・ナイトライド、ガリウム・オキサイド又はシリコン・カーバイドから成る素子を含むものとすれば、高速スイッチング動作が可能となり、外部電極に電子部品を搭載できるので配線パターンが短縮され、高スルーレートでノイズの少ないパワーモジュールとなる。
【００５３】
（１２）本発明のパワーモジュールにおいて、スイッチング素子を、ノーマリーオン型半導体とノーマリーオフ型半導体とがカスコード接続される構成を有するものとし、カスコード接続されたノーマリーオン型半導体とノーマリーオフ型半導体のいずれか一方を内部搭載電子部品とすることにより、ノーマリーオン型半導体とノーマリーオフ型半導体のいずれか一つの搭載領域を無くすことができるので配線パターンが短縮される。さらに、スイッチング素子の発熱を、パワーモジュールの内部と外部に分散させることができ、温度上昇を抑えることができる。
【００５４】
（１３）本発明のパワーモジュールにおいて、外部電極をゲートドライブ回路接続用電極とすれば、ゲートドライブ回路を搭載する領域を無くすことができ、配線パターンの短縮化が可能となる。さらに、設計時に、入出力条件や設計条件に適合させたゲートドライブ回路を選択でき、安定なスイッチング動作を可能とするパワーモジュールを提供することができる。
【００５５】
（１４）本発明のパワーモジュールにおいて、ゲートドライブ回路部品接続用電極を、ゲートドライブ回路を構成するワンチップＩＣの接続用電極とすれば、ゲートドライブＩＣを構成する電子部品を搭載する領域を無くすことができ、配線パターンの短縮化が可能となる。さらに、設計時に、入出力条件や設計条件に適合させたワンチップＩＣを選択でき、安定なスイッチング動作を可能とするパワーモジュールを提供することができる。
【００５６】
（１５）本発明のパワーモジュールにおいて、ゲートドライブ回路部品接続用電極を、ゲートドライブ回路を構成する絶縁型ゲートドライバの接続用電極とすれば、絶縁型ゲートドライバを搭載する領域を無くすことができ、配線パターンの短縮化が可能となる。さらに、設計時に、入出力条件や設計条件に適合させた絶縁型ゲートドライバを選択でき、安定なスイッチング動作を可能とするパワーモジュールを提供することができる。
【００５７】
（１６）本発明のパワーモジュールにおいて、ゲートドライブ回路部品接続用電極を、ゲートドライブ回路を構成するブートスラップ回路又はブートストラップ回路の一部の電子部品を接続するゲートドライブ回路部品接続用電極とすれば、ブートスラップ回路又はブートストラップ回路の一部の電子部品を搭載する領域を無くすことができ、配線パターンの短縮化が可能となる。さらに、設計時に、入出力条件や設計条件に適合させたブートスラップ回路又はブートストラップ回路の一部の電子部品を選択でき、安定なスイッチング動作を可能とするパワーモジュールを提供することができる。
【００５８】
（１７）本発明のパワーモジュールにおいて、ゲートドライブ回路部品接続用電極を、ゲートドライブ回路を構成するミラークランプ回路の接続用電極とすれば、ミラークランプ回路を搭載する領域を無くすことができ、配線パターンの短縮化が可能となる。さらに、設計時に、入出力条件や設計条件に適合させたミラークランプ回路を選択でき、安定なスイッチング動作を可能とするパワーモジュールを提供することができる。
【００５９】
（１８）本発明のパワーモジュールにおいて、外部電極に、アバランシェサージダイオード、スナバ回路、抵抗、ダイオード、コンデンサ、入力ノイズ除去部品、入力コンデンサ、ゲートドライブＩＣ、絶縁型ゲートドライバ、ブートスラップ回路、及び、ミラークランプ回路のいずれか１つ又は２つ以上を搭載できるようにすれば、モールドケースの内部の電子回路からこれらの電子部品を搭載する領域を無くすことができ、配線パターンの短縮化が可能となる。さらに、設計時に、入出力条件や設計条件に適合させた各種電子部品を選択でき、安定なスイッチング動作を可能とするパワーモジュールを提供することができる。
【００６０】
（１９）本発明のスイッチング電源は、本発明のパワーモジュールを備えることから、モールドケースの外表面に露出した外部電極に、モールドケース外部から設計条件に適合させた電子部品を搭載することによって最終的に目的の機能を発揮するスイッチング電源となる。このため、スイッチング電源の使用される条件に適合させるように、外部搭載電子部品を自由に設計でき、最終的に目的の機能を発揮する最適なスイッチング電源を得ることができる。
【００６１】
（２０）本発明のパワーコントロールユニットは、本発明のパワーモジュールを備えることから、モールドケースの外表面に露出した外部電極に、モールドケース外部から設計条件に適合させた電子部品を搭載することによって最終的に目的の機能を発揮するパワーコントロールユニットとなる。このため、パワーコントロールユニットの使用される条件に適合させるように、外部搭載電子部品を自由に設計でき、最終的に目的の機能を発揮する最適なパワーコントロールユニットを得ることができる。
【図面の簡単な説明】
【００６２】
【図１】本発明のパワーモジュール（以下、単にパワーモジュールという。）１０の底面（裏面）に外部電極１４−１及び外部電極１４―２を設けた構造を示す図である。
【図２】モールドケース１２の外表面に外部搭載電子部品を搭載するための凹み部を設けたパワーモジュール１０の外観図を示している。
【図３】パワーモジュール１０に、外部搭載電子部品として入力コンデンサ２２を搭載した例を示す外部部品搭載パワーモジュール２０の外観図である。
【図４】外部電極１４−１、１４−２を、入力電圧のノイズを除去する電子部品接続用としたパワーモジュール１０−１を示す図である。
【図５】同期整流式降圧型ＤＣ／ＤＣコンバータ３０の基本回路を示す図である。
【図６】寄生インダクタンス、寄生容量を考慮した等価回路４８を示す図である。
【図７】同期整流式降圧型ＤＣ／ＤＣコンバータ３０に保護回路６４を接続した場合に、保護回路６４の配線に発生する寄生インダクタンス５０−１０を考慮した等価電気回路を示す図である。
【図８】同期整流方式のスイッチング回路７０を示す図である。
【図９】非同期整流方式のスイッチング回路７０−１を示す図である。
【図１０】サージ吸収用のアバランシェダイオード９０を外部電極１４−１、１４−２に接続した例を示す図である。
【図１１】モールドケース１２の外表面に外部電極１４−１、１４−２を設けたパワーモジュール１０−１に接続される一括スナバ回路の例を示した図である。
【図１２】スナバ回路の一部の電子回路部品をモールドケース内のプリント版に搭載し、他の電子部品を外部電極１４−１、１４−５に接続して、全体としてスナバ回路を構成する場合の例を示す図である。
【図１３】スナバ回路の一部の電子回路部品をモールドケース内のプリント版に搭載し、他の電子部品を外部電極１４−１、１４−５に接続して、全体としてスナバ回路を構成する場合の他の例を示す図である。
【図１４】スナバ抵抗１００とスナバコンデンサ１０２から構成されるＣＲスナバ回路９２の抵抗値と容量を調整可能としたパワーモジュール１０−３を示す図である。
【図１５】ハイサイドスイッチング素子７２とローサイドスイッチング素子８０に、それぞれ個別スナバ回路を接続可能としたパワーモジュール１０−４を示す図である。
【図１６】ハイサイドスイッチング素子７２とローサイドスイッチング素子８０に対して個別に接続するスナバ回路のうち、１つをモールドケース１２−５内のパワー回路に内部搭載する場合のパワーモジュール１０−５の例を示す図である。
【図１７】ハイサイドスイッチング素子７２とローサイドスイッチング素子８０に対して個別に接続するスナバ回路のうち、一部の電子部品をモールドケース１２−６内のパワー回路に内部搭載する場合のパワーモジュール１０−６の例を示す図である。
【図１８】ハイサイドスイッチング素子７２とローサイドスイッチング素子８０に対して個別に接続するスナバ回路のうち、一部の電子部品をモールドケース１２−７内のパワー回路に内部搭載する場合のパワーモジュール１０−７の他の例を示す図である。
【図１９】ハイサイドスイッチング素子７２とローサイドスイッチング素子８０に対して放電阻止型スナバ回路を構成する一部の電子部品をモールドケース１２−８内のパワー回路に内部搭載する場合のパワーモジュール１０−８の例を示す図である。
【図２０】モールドケース内部に搭載されているパワー回路の他の例である三相インバータを示す図である。
【図２１】カスコ―ド接続素子１１０の例であり、底面と内部等価回路を示す図である。
【図２２】カスコ―ド接続素子１１０を本発明のパワーモジュール１０−１０に適用した図である。
【図２３】ディスクリート素子によるカスコ―ド接続回路を用いたスイッチング回路において、第１スイッチング素子を外部接続とするパワーモジュール１０−１１を示す図である。
【図２４】ＤＣ／ＤＣコンバータ２８のスイッチング回路７０を駆動するゲートドライブ回路３８のブロック図である。
【図２５】デッドタイムを説明する図である。
【図２６】外部電極１４−９、１４−１０をゲートドライブＩＣ接続用としたパワーモジュール１０−１２の例を示す図である。
【図２７】外部電極１４−９、１４−１０を絶縁型ゲートドライバ接続用としたパワーモジュール１０−１３の例を示す図である。
【図２８】外部電極１４−１１、１４−１２をブートストラップコンデンサ１５４の接続用とし、外部電極１４−１３、１４−１４をミラークランプ回路１５４の接続用としたパワーモジュール１０−１４の例を示す図である。
【図２９】本発明を適用した同期整流式降圧型ＤＣ／ＤＣコンバータの実施例１の回路図である。
【図３０】実施例１と実施例２の測定データである。
【図３１】外部電極をゲートドライブＩＣ１３０の接続用とした本発明のパワーモジュール１３０に、ゲートドライブＩＣ１０−１２を搭載した外観図である。
【図３２】昇圧型の同期整流式ＤＣ／ＤＣコンバータの回路例を示す図である。
【図３３】ＡＣ／ＤＣコンバータであるセミブリッジレスＰＦＣ（Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）の回路例を示す図である。
【図３４】パワーコントロールユニットの例を示す図である。
【図３５】パワーモジュール１０−１６の上面（表面）に外部電極１４−１及び外部電極１４―２を設けた構造を示す図である。
【発明を実施するための形態】
【００６３】
以下、本発明の実施形態について図に基づいて説明する。ここで、パワーモジュールは、インテリジェントパワーモジュールとも呼ばれ、電力 <https://ja.wikipedia.org/wiki/%E9%9B%BB%E5%8A%9B>を制御するパワーデバイス <https://ja.wikipedia.org/wiki/%E9%9B%BB%E5%8A%9B%E7%94%A8%E5%8D%8A%E5%B0%8E%E4%BD%93%E7%B4%A0%E5%AD%90>の駆動回路や保護機能を組み込んだ電力用半導体デバイス <https://ja.wikipedia.org/wiki/%E9%9B%BB%E5%8A%9B%E7%94%A8%E5%8D%8A%E5%B0%8E%E4%BD%93%E7%B4%A0%E5%AD%90>である。スイッチング電源は、パワーモジュールを用いて、平滑回路 <https://ja.wikipedia.org/w/index.php?title=%E5%B9%B3%E6%BB%91%E5%9B%9E%E8%B7%AF&action=edit&redlink=1>、過電流・過電圧保護回路等を付加し、フィードバック <https://ja.wikipedia.org/wiki/%E3%83%95%E3%82%A3%E3%83%BC%E3%83%89%E3%83%90%E3%83%83%E3%82%AF>回路によってスイッチング素子のオン・オフ時間比率（デューティ比 <https://ja.wikipedia.org/wiki/%E3%83%87%E3%83%A5%E3%83%BC%E3%83%86%E3%82%A3%E6%AF%94>）をコントロールする事により出力を安定化させる電源装置 <https://ja.wikipedia.org/wiki/%E9%9B%BB%E6%BA%90%E5%9B%9E%E8%B7%AF>である。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００６４】
本発明のパワーモジュールは、複数の電子部品で構成されるパワー回路の一部を構成する1個以上の電子部品からなる内部搭載電子部品と、絶縁性部材により内部搭載電子部品を内部に封止したモールドケースと、モールドケースの外表面上に形成され、外表面上で内部搭載電子部品と電気的に接続される1個以上の電子部品からなる外部搭載電子部品を搭載するための1個以上の外部電極と、モールドケース内部で前記内部搭載電子部品と外部電極とを電気的に接続した導電部材とを備えている。
【００６５】
数十Ａ以上の大電流、数百Ｖ以上の高電圧で、数十ｎｓレベルの高スルーレートでの安定的なスイッチング動作を行わせることと、寄生ＬＣ発振によるノイズの抑制は相反する現象でもある。例えば、スイッチング波形のノイズ抑制のためのスナバ回路は、一種のローパスフィルタであるため、周波数帯域を狭くすると高周波ノイズは抑制できるが、スルーレートが低くなる。
【００６６】
パワー回路は様々な電子部品で回路が構成されており、回路設計時に寄生ＬＣ発振について高精度でシミュレーションするのは難しく、さらに使用条件にも依存するため、数十Ａ以上の大電流、数百Ｖ以上の高電圧で、数十ｎｓレベルの高スルーレートでの安定的なスイッチング動作のためには、実装時にデータを取得しながら最適条件、即ち、高スルーレートとノイズ抑制のバランスの取れた電子部品を実装することが好適である。このため、この電子部品をモールドケースの外表面に露出した外部電極に取り付けるようにすることで、実装時に最適条件とすることができる。
【００６７】
本発明は、完全なパワー回路を提供するのではなく、使用者が最適な電子部品を搭載することで回路が完成する。モールドケースの外表面に露出した外部電極に、モールドケース外部から使用条件に適合させた電子部品を搭載することができるため、設計の自由度が増し、最終的に目的の機能を発揮する最適な回路となる。また、モールドケースの外表面に露出した外部電極に、電子部品を搭載することができるため、モールドケース内部におけるパワー回路に外部搭載部品を配置する領域が不要である。このため、内部電子部品を接続する配線を短くすることができ、配線長に起因する寄生インダクタンスを抑えることができる。
【００６８】
図１は、本発明のパワーモジュール（以下、単にパワーモジュールという。）１０の底面（裏面）に外部電極１４−１及び外部電極１４―２を設けた構造を示す図である。外部電極１４−１及び外部電極１４―２は、電気部品をはんだ付けして接続するため、パッド形状となっている。外部電極１４−１及び外部電極１４―２は、モールドケース１２の内部に搭載されている電子部品と導電部材又はビアを介して接続されている。リード１６は、パワーモジュール１０をプリント板に挿入するためのピンであり、ハンダで固定される。パワーモジュール１０の内部には、複数個のパワー半導体を組み合わせて集積化したパワー回路が搭載されており、外部電極１４−１及び外部電極１４―２には、パワー回路の1部の電子部品が接続される、
【００６９】
図２は、モールドケース１２の外表面に外部搭載電子部品を搭載するための凹み部を設けたパワーモジュール１０の外観図を示している。図２（Ａ）は、1個の凹み部１８を備え、図２（Ｂ）は、２個の凹み部１８−１、１８−２を備えている。凹み部１８、１８−１、１８−２の内部には外部電極１４が設けられている。凹み部１８、１８−１、１８−２に外部電極１４を備えているため、コンデンサ、ゲートドライブ回路、又は、スナバ回路等の電子部品を容易に搭載することができる。さらにパワーモジュール周辺の電子部品等と位置的干渉を防ぐことができ、放熱効果も備えた安定なスイッチング動作を可能とするパワーモジュールを提供することができる。
【００７０】
図３は、パワーモジュール１０に、外部搭載電子部品として入力コンデンサ２２を搭載した例を示す外部部品搭載パワーモジュール２０の外観図である。外部電極１４−１及び外部電極１４―２に、外部搭載電子部品である入力コンデンサ２２が接続されている。入力コンデンサ２２は、パワー回路で生じたノイズ、即ち、サージ電圧や高調波リンギングを抑制する。入力コンデンサ２２は、容量に応じて複数搭載してもよい。また、高さがが限られているため、容量が大きく外形が大きい入力コンデンサ２２の場合、リード１６に高さ調整用のスペーサを取り付けてもよい。これにより、電子部品搭載用の高さが確保される。
【００７１】
入力コンデンサ２２は外部搭載電子部品であり、パワーモジュール１０は、外部搭載電子部品の無い状態である。このため、入力コンデンサ２２は、設計時に自由に選択可能となる。パワー回路への入力電源が有するノイズに影響されるため、一定容量のコンデンサ２２で除去できるものではなく、設計時に使用される条件に合わせて容量を決めることができれば最適なパワー回路とすることができる。入力コンデンサ２２に代えて出力コンデンサを用いることもできる。出力コンデンサとした場合も同様に、設計したパワー回路に対応して容量を決めることで、最適なパワー回路とすることができる。
【００７２】
図４は、外部電極１４−１、１４−２を、入力電圧のノイズを除去する電子部品接続用としたパワーモジュール１０−１を示す図である。パワーモジュール１０−１において、モールドケース１２の内部に搭載されているパワー回路は、ＤＣ／ＤＣコンバータ２８であり、入力端子２４からの直流の入力電圧を電圧変換して出力端子２６に出力する。ＤＣ／ＤＣコンバータ２８は、降圧型であっても昇圧型であってもよく、様々なＤＣ／ＤＣコンバータが適用可能である。また、ＡＣ／ＤＣコンバータであってもよい。
【００７３】
外部電極１４−１、１４−２は、入力端子２４とＤＣ／ＤＣコンバータ２８の間に設けられており、入力端子２４に入力される入力電圧のノイズを除去するため入力コンデンサ２２の接続用電極としている。
【００７４】
入力ノイズは、入力電圧が有するパワーモジュール１０−１外部からのノイズであるが、パワー回路自身からもスイッチングによるノイズが発生する。以下、同期整流式ＤＣ／ＤＣコンバータを例として、その基本回路とノイズを考慮した等価回路について説明する。
【００７５】
図５は、同期整流式降圧型ＤＣ／ＤＣコンバータ３０の基本回路を示す図である。入力電圧３２と並列にノイズ除去用の入力コンデンサ２２が接続されている。同期整流式降圧型ＤＣ／ＤＣコンバータは、変圧比に応じて入力電流の平均値が小さくなるが、瞬時的には出力電流と同じ電流が流れ、これを入力コンデンサ２２で平均化する。入力電圧３２は、ハイサイドスイッチング素子３４とローサイドスイッチング素子３６で構成されるスイッチング回路に印加される。ハイサイドスイッチング素子３４とローサイドスイッチング素子３６は、ゲートドライブ回路３８からのパルス信号により、交互にオン／オフする制御が行われる。これにより、ハイサイドスイッチング素子３４とローサイドスイッチング素子３６の中間点の出力スイッチング波形は、スイッチング周波数に対応してパルス波形となる。ハイサイドスイッチング素子３４とローサイドスイッチング素子３６の中間点の出力スイッチング波形は、直列接続された出力インダクタ４０と出力コンデンサ４２による平滑回路を介して直流電圧となり、負荷４４に供給される。
【００７６】
同期整流式降圧型ＤＣ／ＤＣコンバータのノイズは、スイッチング素子のオフ時に発生するサージ電圧、リンギング電圧や、配線の寄生インダクタンスとスイッチング素子の寄生容量により発生している。配線の寄生インダクタンスとスイッチング素子の寄生容量によるノイズを考慮した等価回路を以下に説明する。
【００７７】
図６は、寄生インダクタンス、寄生容量を考慮した等価回路４８を示す図である。スイッチング素子は選択する素子の種類にもよるため、ここではパワーＭＯＳＦＥＴとし、図６におけるハイサイドスイッチング素子３４をハイサイドパワーＭＯＳＦＥＴ６０、ローサイドスイッチング素子３６をローサイドパワーＭＯＳＦＥＴ６２とした。
【００７８】
寄生要素は、入力コンデンサ２２では寄生インダクタンス５０−１とＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉａｌ  Ｒｅｓｉｓｔａｎｃｅ）である。ＥＳＲは配線にも存在し、図６ではまとめてＥＳＲ５２−１とした。パワーＭＯＳＦＥＴでは、ミラー容量とゲート容量は考慮せず、ボディダイオードと寄生容量を寄生要素とした。ハイサイドパワーＭＯＳＦＥＴ６０では、ボディダイオード５６−１と寄生容量５４−１を、ローサイドパワーＭＯＳＦＥＴ６２では、ボディダイオード５６−２と寄生容量５４−２を寄生要素として等価回路に示している。
【００７９】
出力インダクタ４０には、インダクタの巻き線間の寄生容量と基板パターンの寄生容量が発生し、浮遊容量５８として示している。出力コンデンサ４２では、入力コンデンサ２２と同じく、寄生インダクタンス５０−２とＥＳＲ５２−２が寄生要素である。配線、レイアウト、ビア等にも寄生インダクタンスが発生するが、図６では配線の寄生インダクタンス５０−２、５０−３、５０−４に含めた。
【００８０】
ハイサイドパワーＭＯＳＦＥＴ６０とローサイドパワーＭＯＳＦＥＴ６２のオン／オフは、ゲートドライブ回路３８のスイッチング波形により制御されるが、高周波ノイズは、主にハイサイドパワーＭＯＳＦＥＴ６０とローサイドパワーＭＯＳＦＥＴ６２がオフする時に発生する。ハイサイドパワーＭＯＳＦＥＴ６０がオンになると、入力電圧３２からハイサイドパワーＭＯＳＦＥＴ６０を通して電流が流れ込み、ローサイドパワーＭＯＳＦＥＴ６２の還流電流をキャンセルするようにローサイドパワーＭＯＳＦＥＴ６２に流れ込む。
【００８１】
ローサイドパワーＭＯＳＦＥＴ６２の電流がゼロになってもローサイドパワーＭＯＳＦＥＴ６２のボディダイオード５６−２が有しているリカバリ機能により、蓄積されたキャリアがなくなるまでボディダイオード５６−２のカソードからアノードに向かって逆方向にリカバリ電流が流れる。このリカバリ電流は、入力コンデンサ２２、ハイサイドパワーＭＯＳＦＥＴ６０とローサイドパワーＭＯＳＦＥＴ６２で構成されるループ（図６の破線参照）に流れる短絡電流ｉであり、ループに存在する全ての寄生容量にエネルギーが蓄積される。
【００８２】
このエネルギーは、リカバリが働かなくなった瞬間に開放され、この時にループ内の寄生インダクタンスと寄生容量で共振が起き、サージ電圧やリンギング電圧となって、高周波ノイズが発生する。この時、ハイサイドパワーＭＯＳＦＥＴ６０はオン状態で導通しているので、ハイサイドパワーＭＯＳＦＥＴ６０の寄生容量５４−１は関係なく、高周波リンギングの周波数は、ループの全ての寄生インダクタンスと寄生容量の共振周波数である。
【００８３】
ハイサイドパワーＭＯＳＦＥＴ６０とローサイドパワーＭＯＳＦＥＴ６２のオフ時の数百ＭＨｚのノイズは、高ｄｉ／ｄｔの電流サージとして入力コンデンサ２２、ハイサイドパワーＭＯＳＦＥＴ６０とローサイドパワーＭＯＳＦＥＴ６２の高周波リンギングループを循環する。これによって、入力コンデンサ２２にはｄｉ／ｄｔに依存したサージ電圧を発生させ、ハイサイドパワーＭＯＳＦＥＴ６０とローサイドパワーＭＯＳＦＥＴ６２には、電圧Ｖに対応したｄＶ／ｄｔのリンギング電圧が発生する。
【００８４】
ループを流れる高周波のリンギング電流は、ループの面積に依存した磁束を発生させ、この磁束が外部へ向かって放射されるため、電磁波として機器の基板のストリップラインやループにおいて電磁誘導を引き起こす。このため、同期整流式降圧型ＤＣ／ＤＣコンバータ３０には、サージ電圧やリンギング電圧を抑制することを目的とした保護回路が設けられる。
【００８５】
図７は、同期整流式降圧型ＤＣ／ＤＣコンバータ３０に保護回路６４を接続した場合に、保護回路６４の配線に発生する寄生インダクタ５０−１０を考慮した等価電気回路を示す図である。保護回路６４の搭載は配線を必要とし、新たな寄生インダクタンス５０−１０を発生させることになる。さらに、保護回路６４を内部搭載電子部品と同一のプリント基板に搭載しようとすると、内部搭載電子部品の配置も変わり、配線も長くしなければならず、寄生インダクタンスも増加する。
【００８６】
本発明は、保護回路６４を外部電極１４−１、１４−２に接続して搭載することができるので、保護回路接続用の配線を短くすることができ、新たな寄生インダクタンス５０−１０の発生を抑えることができる。さらに、内部搭載電子部品の配置も変えることなく、配線も長くする必要が無い。
【００８７】
本発明のパワーモジュールは、外部電極を、スイッチング波形の寄生成分に起因するノイズ吸収用の保護回路を形成するための外部搭載電子部品を接続する保護回路接続用電極とすることができる。
【００８８】
外部電極を保護回路接続用電極とした本発明のパワーモジュールは、同期整流方式と非同期整流方式、昇圧型と降圧型、絶縁型と非絶縁型等様々なパワー回路が可能であるが、スイッチング回路に着目して、同期整流方式と非同期整流方式のスイッチング回路を以下に説明する。
【００８９】
図８は、同期整流方式のスイッチング回路７０を示す図である。スイッチング回路７０は、モールドケース１２内に構成されているパワー回路の一部であり、スイッチング素子は、例えばパワーＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｅｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）である。ハイサイドスイッチング素子７２のＨソース７８とローサイドスイッチング素子８０のＬドレイン８４が接続されている。
【００９０】
スイッチング回路７０は、ハイサイドスイッチング素子７２とローサイドスイッチング素子８０を直列に接続して形成され、ハイサイドスイッチング素子７２のＨゲート７４とローサイドスイッチング素子８０のＬゲート８２は、ゲートドライブ回路（図示せず）に接続され、交互にオン／オフを繰り返すように制御されている。直列接続されたハイサイドスイッチング素子７２とローサイドスイッチング素子８０の両端部、即ち、Ｈドレイン７６とＬソース８６が、外部電極１４−１、１４―２に接続されている。外部電極１４−１、１４―２には、保護回路６４が搭載される。保護回路６４は、設計条件に応じて任意の電子部品で構成される。
【００９１】
図９は、非同期整流方式のスイッチング回路７０−１示す図である。非同期整流方式のスイッチング回路７０−１は、スイッチング素子と整流素子を用いている。図９（Ａ）は、図８に示したスイッチング回路７０において、ローサイドスイッチング素子８０を整流素子であるスイッチングダイオード８８に置き換えたスイッチング回路７０−１である。
【００９２】
図９（Ａ）に示したスイッチング回路７０−１は、ハイサイドスイッチング素子７２がオンのとき、スイッチングダイオード８８には電流が流れず、ハイサイドスイッチング素子７２がオフのとき、スイッチングダイオード８８には順方向電流が流れる。非同期方式は、同期方式に比べて効率が劣り、出力電圧をアクティブに制御できず、負荷電流が減少すると高周波リンギングが発生することもあるが、スイッチング素子が１つであるため、電源回路に適用する場合は、制御回路も簡単に構成できる特徴がある。
【００９３】
図９（Ｂ）は、図８に示したスイッチング回路７０において、ハイサイドスイッチング素子７２を整流素子であるスイッチングダイオード８８に置き換えたスイッチング回路７０−２である。スイッチングダイオード８８は、ショットキーダイオード多く使用されている。
【００９４】
図９（Ａ）に示したスイッチング回路７０−１は降圧型ＤＣコンバータ、図９（Ｂ）に示したスイッチング回路７０−２は昇圧型ＤＣコンバータのスイッチング回路として使用される。降圧型ＤＣコンバータと昇圧型ＤＣコンバータは、同期整流方式では基本的な回路構成は同じで、一方を入力とし他方を出力として兼用でき、出力とした方から負帰還制御を行い各々のスイッチのタイミングを制御し、逆方向に電流を流して制御している点が異なっているだけである。これに対して、非同期整流方式では、スイッチングダイオード８８が順方向電流しか流れないために、降圧型ＤＣコンバータと昇圧型ＤＣコンバータは別の回路となる。
【００９５】
スイッチング回路７０は、高周波でスイッチング素子をオン・オフするため、ノイズの発生は避けられない。スイッチング素子はパワートランジスタが使用されており、オフ時にサージ電圧やリンギング電圧（サージ/リンギング電圧）が発生する。この時、スイッチング回路７０にはサージ／リンギング電流iが流れ、それがスイッチング回路７０を使用したＤＣコンバータの高周波リンギングループに流れ、そのループに存在する寄生インダクタンスＬによってＬ×ｄｉ／ｄｔのサージ／リンギング電圧が発生する。これがパワー回路における入力コンデンサの端子にノイズを引き起こしたり、スイッチノードにノイズを引き起こしたり、インダクタや基板の寄生容量を介して出力端子やほかの機器に伝わったりする。
【００９６】
本発明は、保護回路を外部電極１４−１、１４−２に接続して３次元的に搭載することができるので、保護回路接続用の配線を短くすることができ、新たな寄生インダクタンス７０−１０の発生を抑えることができる。さらに、他の回路素子の配置も変えることなく、配線も長くする必要が無い。
【００９７】
スイッチング波形の寄生成分に起因するノイズは運転条件、ドライブ条件、回路条件などにより様々な挙動を示し、一律に決定できるものではない。保護回路接続用の外部電極１４−１、１４−２を備えた本発明のパワーモジュールを使用する場合に、保護回路は使用条件に適合させて設計される。
【００９８】
本発明では、保護回路接続用の外部電極がモールドケースの外表面に設けられており、ユーザが実際に使用する実装状態で、サージ／リンギング電圧を測定しながら自由に設計できる。このため、最適なサージ／リンギング電圧の抑制が可能となる。
【００９９】
波形の測定にはノイズの影響を受けにくくするために、例えば帯域が１ＧＨｚのオシロスコープを用いて受動プローブとマウントジャックを使用し、ＦＥＴプローブを使用する等に注意しながら、サージ／リンギング電圧を測定する。その結果を基にサージ／リンギング電圧を抑制する保護回路９２を設計し実装することができる。
【０１００】
サージ／リンギング電圧を抑制する保護回路は、ノイズ除去用の電子部品からなる電気回路であり、様々な形態が考えられる。以下に主な例を説明する。
【０１０１】
スイッチング素子は高速でオン／オフされるため、コレクタに流れる電流ｉが立ち上がる上昇率や、コレクタに流れる電流ｉが立ち下がる下降率は高くなる。一方、パワー回路の配線には規制インダクタンスＬＳが存在し、サージ電圧ＶＣＳが発生する。サージ電圧ＶＣＳは、ＶＣＳ＝ＬＳ（ｄｉ／ｄｔ）の関係がある。
【０１０２】
サージ電圧を抑制するためには、電圧クランプ素子による方法があり、スイッチング波形の寄生成分に起因するノイズのサージ電圧を吸収するアバランシェダイオードを使用することができる。サージエネルギをアバランシェダイオードに吸収させて、サージ電圧をクランプする。
【０１０３】
図１０は、サージ吸収用のアバランシェダイオード９０を外部電極１４−１、１４−２に接続した例を示す図である。アバランシェダイオード９０は、直列接続されたハイサイドスイッチング素子７２とローサイドスイッチング素子８０の両端部、即ち、外部電極１４−１、１４―２を介してＨドレイン７６とＬソース８６に接続されている。アバランシェダイオード９０は、特定の逆電圧でアバランシェ降伏を起こし、過電圧から回路を保護するクランパである。
【０１０４】
アバランシェダイオードは、出力スイッチング波形の時間領域に注目して、サージ電圧（又は電流）のピーク値を検出しカットすることを目的としている。カットする電圧（又は電流）の最大値は、アバランシェダイオードの降伏電圧で決定される。近年パワーモジュールは、高電圧を高速にスイッチングすることが要求されているが、例えばシリコンアバランシェダイオードは数ｋＶの降伏電圧を持つものもある。また、周波数特性は、アバランシェダイオード９０の回復時間に依存する。
【０１０５】
外部電極１４−１、１４−２に接続するクランパは、アバランシェダイオードの他、スナバダイオードとスナバツェナーダイオードを逆向きに直列接続してもよい。これらの選択は、設計時に使用される条件に合わせて適宜決定することができる。
【０１０６】
スイッチング素子で発生するサージ電圧やリンギング電圧を抑制するためには、スナバ回路が用いられる。保護回路接続用電極は、スナバ回路接続用電極とすることができる。スナバ回路には、スイッチング回路に一括で付ける一括スナバ回路と、スイッチング回路を構成する全ての素子に対して1対1で対応する個別スナバ回路とがある。
【０１０７】
保護回路接続用電極には、スナバ回路を構成するコンデンサ、抵抗及びダイオードのいずれか1つ又は２つ以上の電子部品が接続される
【０１０８】
図１１は、モールドケース１２の外表面に外部電極１４−１、１４−２を設けたパワーモジュール１０−１に接続される一括スナバ回路の例を示した図である。図１１（Ａ）は、スナバ抵抗（Ｒ）１００（以下、スナバ回路に使用される電子部品は、スナバを冠した名称とする。）とスナバコンデンサ（Ｃ）１０２としたＣＲスナバ回路の例を示す図である。スナバ抵抗１００とスナバコンデンサ１０２を直列接続したスナバ回路９２−１は、一種のローパスフィルタであり、カットオフ周波数を高周波リンギングの周波数以下にすることが必要となる。
【０１０９】
スナバコンデンサ１０２のみの使用は、エネルギーの吸収も早いが放出も早く、出力スイッチング波形の立ち上がり、立下りの急峻な電圧サージを吸収するが、高周波リンギングの抑制が十分でない場合がある。このような場合に、スナバコンデンサ１０２に、スナバ抵抗１００を直列に接続してエネルギーの吸収・放出を遅くする。また、高調波成分をカットしているため、出力スイッチング波形の立ち上がり時間と立下り時間が緩慢になる。
【０１１０】
図１１（Ｂ）は、直列接続されたスナバ抵抗１００とスナバコンデンサ１０２に、スナバダイオード（Ｄ）１０４を並列接続したＣＲＤスナバ回路９４を示す図である。ＣＲＤスナバ回路９４は、充放電型であり、サージ電圧の抑制に効果がある。ＣＲＤスナバ回路９４は、直列接続されたハイサイドスイッチング素子７２とローサイドスイッチング素子8０の両端部、即ち、外部電極１４−１、１４―２を介してＨドレイン７６とＬソース８６に接続されている。スナバダイオード１０４により、スナバコンデンサ１０２に蓄積されたエネルギーの放出を促している。スナバダイオード１０４はアノードとカソードの向きを変えて、スナバコンデンサ１０２にエネルギーの蓄積を促してもよい。また、スナバツェナーダイオードとしてもよい。これらの一括スナバ回路は、使用条件に適合させて、設計される。
【０１１１】
図１２は、スナバ回路の一部の電子回路部品をモールドケース内のプリント基板に搭載し、他の電子部品を外部電極１４−１、１４−５に接続して、全体としてスナバ回路を構成する場合の例を示す図である。図１２（Ａ）は、ＣＲＤスナバ回路９４のスナバダイオード１０４とスナバコンデンサ１０２をモールドケース１２−３内部のパワー回路に搭載し、外部電極１４−１、１４−２を設けたパワーモジュール１０−２を示す図である。このパワーモジュール１０−２を提供することにより、設計時には、図１２（Ｂ）に示すように、スナバ抵抗１００を使用条件に適合させて最適な抵抗値を自由に選択できる。
【０１１２】
図１３は、スナバ回路の一部の電子回路部品をモールドケース内のプリント基板に搭載し、他の電子部品を外部電極１４−１、１４−５に接続して、全体としてスナバ回路を構成する場合の他の例を示す図である。図１３（Ａ）は、スナバ抵抗１００とスナバコンデンサ１０２から構成されるＣＲスナバ回路９２をモールドケース１２−４内部のパワー回路に搭載し、外部電極１４−１、１４−５を設けたパワーモジュール１０−３を示す図である。このパワーモジュール１０−３を提供することにより、設計時には、図１３（Ｂ）に示すように、必要な場合には、使用条件に適合させてスナバダイオード１０４を追加し、ＣＲＤスナバ回路９４とすることができる。
【０１１３】
図１４は、スナバ抵抗１００とスナバコンデンサ１０２から構成されるＣＲスナバ回路９２の抵抗値と容量を調整可能としたパワーモジュール１０―３を示す図である。保護回路接続用電極は、内部搭載電子部品の一部がＣＲスナバ回路９２であり、ＣＲスナバ回路９２を構成する電子部品のパラメータを調整する補助電子部品を接続するための補助電子部品接続用電極１４−１、１４−２、１４−５としている。
【０１１４】
図１４（Ａ）は、図１３（Ａ）と同じ回路構成である。スナバ抵抗１００とスナバコンデンサ１０２の接続点に、外部電極１４−５を設けている。設計時に、図１４（Ｂ）に示すように、スナバ抵抗１００と並列に補助スナバ抵抗１０１を、スナバコンデンサ１０２と並列に補助スナバコンデンサ１０３を接続することができる。これにより、スナバ抵抗１００の抵抗値とスナバコンデンサ１０２のコンデンサ容量が調整可能である。
【０１１５】
並列に補助スナバ抵抗１０１の接続により抵抗値は小さくなるため、内部搭載されるスナバ抵抗は大きい値の抵抗値とすることが好適である。また、補助スナバコンデンサ１０３の接続によりコンデンサ容量は大きくなるため、内部搭載されるスナバコンデンサ１０２は小さい値のコンデンサ容量とすることが好適である。これにより、使用条件に適合させて補助スナバ抵抗１０１と補助スナバコンデンサ１０３を追加し、最適なスナバ回路とすることができる。
【０１１６】
図１５は、ハイサイドスイッチング素子７２とローサイドスイッチング素子８０に、それぞれ個別スナバ回路を接続可能としたパワーモジュール１０−４を示す図である。図１５（Ａ）は、モールドケース１２の外表面に４個の外部電極１４−１〜４を備えたパワーモジュール１０−４を示す図である。外部電極１４−１は、ハイサイドスイッチング素子７２のＨドレインに接続され、外部電極１４−３は、ハイサイドスイッチング素子７２のＨソースに接続され、外部電極１４−４は、ローサイドスイッチング素子８０のＬドレインに接続され、外部電極１４−２は、ローサイドスイッチング素子８０のＬソースに接続されている。
【０１１７】
図１５（Ｂ）は、スナバ抵抗１００とスナバコンデンサ１０２にスナバダイオード１０４を並列接続したＣＲＤスナバ回路９４−１、９４−２を、ハイサイドスイッチング素子７２とローサイドスイッチング素子８０に個別に接続した個別スナバ回路の図を示している。勿論、スナバ回路は他の回路構成でもよく、例えば、ＣＲスナバ回路９２でもよい。また、ＣＲＤスナバ回路９４とＣＲスナバ回路９２との組み合わせでもよい。このパワーモジュール１０−４を提供することにより、設計時には、使用条件に適合させてスナバ回路を設計することができる。
【０１１８】
図１６は、ハイサイドスイッチング素子７２とローサイドスイッチング素子８０に対して個別に接続するスナバ回路のうち、１つをモールドケース１２−５内のパワー回路に内部搭載する場合のパワーモジュール１０−５の例を示す図である。図１６（Ａ）は、ローサイドスイッチング素子８０に接続するＣＲＤスナバ回路９４−２を内部搭載とし、ハイサイドスイッチング素子７２に接続するスナバ回路接続用の電極を外部電極１４−１、１４−３としている。モールドケース内のプリント基板に内部搭載するスナバ回路は、ＣＲスナバ回路９２であってもよい。内部搭載のＣＲＤスナバ回路９４−２は、スイッチング素子７２に対するスナバ回路であってもよい。
【０１１９】
図１６（Ｂ）は、ハイサイドスイッチング素子７２に個別に接続したＣＲＤスナバ回路９４−１の図を示している。勿論、スナバ回路は他の回路構成、例えば、ＣＲスナバ回路９２でもよい。このパワーモジュール１０−５を提供することにより、設計時には、使用条件に適合させてハイサイドスイッチング素子７２のスナバ回路を設計することができる。
【０１２０】
図１７は、ハイサイドスイッチング素子７２とローサイドスイッチング素子８０に対して個別に接続するスナバ回路のうち、一部の電子部品をモールドケース１２−６内のパワー回路に内部搭載する場合のパワーモジュール１０−６の例を示す図である。外部電極には、スナバ回路を構成するスナバコンデンサ、スナバ抵抗及びスナバダイオードのいずれか１つ又は２つ以上の電子部品が接続される。図１７（Ａ）は、直列接続したスナバダイオード１０４−１とスナバコンデンサ１０２−１が、ハイサイドスイッチング素子７２のＨドレイン７６とＨソース７８に接続され、直列接続したスナバダイオード１０４−２とスナバコンデンサ１０２−２がローサイドスイッチング素子８０のＬドレイン８４とＬソース８６に接続されている。
【０１２１】
外部電極１４−１は、ハイサイドスイッチング素子７２のＨドレイン７６に接続され、外部電極１４−５は、スナバダイオード１０４−１とスナバコンデンサ１０２−１の中間点に接続されている。外部電極１４−４は、ローサイドスイッチング素子８０のＬドレイン８４に接続され、外部電極１４−６は、スナバダイオード１０４−２とスナバコンデンサ１０２−２の中間点に接続されている。
【０１２２】
図１７（Ｂ）は、外部電極１４−１と外部電極１４−５にスナバ抵抗１００−１を接続し、外部電極１４−４と外部電極１４−６にスナバダイオード１００−２を接続した図を示している。スナバ抵抗１００−１を接続することで、ハイサイドスイッチング素子７２に対するＣＲＤスナバ回路９４−１とすることができる。また、スナバ抵抗１００−２を接続することで、ローサイドスイッチング素子８０に対するＣＲＤスナバ回路９４−２とすることができる。このパワーモジュール１０−６を提供することにより、使用条件に適合させてスナバ抵抗１００−１とスナバ抵抗１００−２を設計することができる。
【０１２３】
図１８は、ハイサイドスイッチング素子７２とローサイドスイッチング素子８０に対して個別に接続するスナバ回路のうち、一部の電子部品をモールドケース１２−７内のパワー回路に内部搭載する場合のパワーモジュール１０−７の他の例を示す図である。図１８（Ａ）は、直列接続したスナバ抵抗１００−１とスナバコンデンサ１０２−１が、ハイサイドスイッチング素子７２のＨドレイン７６とＨソースに接続され、直列接続したスナバ抵抗１０２−２とスナバコンデンサ１０２−２が、ローサイドスイッチング素子８０のＬドレイン８４とＬソース８６に接続されている。外部電極１４−１は、ハイサイドスイッチング素子７２のＨドレイン７６に接続され、外部電極１４−５は、スナバ抵抗１００−１とスナバコンデンサ１０２−１の中間点に接続されている。外部電極１４−４は、ローサイドスイッチング素子８０のＬドレイン８４に接続され、外部電極１４−６は、スナバ抵抗１００−２とスナバコンデンサ１０２−２の中間点に接続されている。
【０１２４】
図１８（Ｂ）は、外部電極１４−１と外部電極１４−５にスナバダイオード１０４−１を接続し、外部電極１４−４と外部電極１４−６にスナバダイオード１０４−２を接続した図を示している。モールドケース１２−７の内部に搭載したスナバ回路は、ＣＲスナバ回路９２であるが、スナバダイオード１０４−１とスナバダイオード１０４−２を接続することで、ハイサイドスイッチング素子７２に対するＣＲＤスナバ回路９４−１、ローサイドスイッチング素子８０に対するＣＲＤスナバ回路９４−２とすることができる。このパワーモジュール１０−７を提供することにより、使用条件に適合させてスナバダイオード１０４−１とスナバダイオード１０４−２を設計することができる。
【０１２５】
図１９は、ハイサイドスイッチング素子７２とローサイドスイッチング素子８０に対して放電阻止型スナバ回路を構成する一部の電子部品をモールドケース１２−８内のパワー回路に内部搭載する場合のパワーモジュール１０−８の例を示す図である。図１９（Ａ）に示したモールドケース１２−８内では、ハイサイドスイッチング素子７２のＨドレイン７６に接続されたスナバコンデンサ１０２−１とハイサイドスイッチング素子７２のＨソース７８に接続されたスナバダイオード１０４−１が直列に接続され、ローサイドスイッチング素子８０のＬドレイン８４に接続されたスナバダイオード１０４−１とローサイドスイッチング素子８０のＬソース８６に接続されたスナバコンデンサ１０２−２が直列に接続されている。
【０１２６】
外部電極１４−１は、ハイサイドスイッチング素子７２のＨドレイン７６に接続され、外部電極１４−５は、スナバコンデンサ１０２−１とスナバダイオード１０４−１の中間点に接続されている。外部電極１４−４は、ローサイドスイッチング素子８０のＬドレイン８４に接続され、外部電極１４−６は、スナバダイオード１０４−２とスナバコンデンサ１０２−２の中間点に接続されている。
【０１２７】
図１９（Ｂ）は、外部電極１４−１と外部電極１４−４にスナバ抵抗１００−１を接続し、外部電極１４−５と外部電極１４−６にスナバ抵抗１００−２を接続して、放電阻止型ＣＲＤスナバ回路９６構成とした図を示している。放電阻止型ＣＲＤスナバ回路９６は、発生損失が少なく、高周波スイッチングに適している。このパワーモジュール１０−８を提供することにより、使用条件に適合させてスナバ抵抗１００−１とスナバ抵抗１００−２を接続することができる。
【０１２８】
保護回路６４として、スナバ回路について述べたが、その他、スイッチング素子を過電流から保護するため、例えば同期整流方式降圧型ＤＣコンバータ３０では、出力電圧に過渡応答などによるオーバーシュートが発生すると、出力に同期して電流を逆流させて入力側に回生し、出力電圧を強制的に下げるという動作を行なう回生回路が使用されている。さらに、熱から素子を保護するためのサーマルシャットダウン機能、起動時の突入電流を防ぐため出力電圧の立ち上がりに時定数をもたせてゆっくり上昇させるソフトスタート機能等の保護回路がある。これらの回路又は一部の電子部品を、外部電極に接続する構造とすることにより、モールドケース内での搭載領域を無くし、配線を短くして寄生インダクタンスを抑制することもできる。
【０１２９】
図２０は、モールドケース内部に搭載されているパワー回路の他の例である三相インバータを示す図である。モールドケース１２−９の内部にあるパワー回路は、３個のスイッチング回路７０−１１、７０−１２、７０−１３を並列に接続して搭載した３相インバータ回路である。三相インバータ回路は、直流電源から３相の電圧波形を生成し、例えば三相交流モータを駆動するパワー回路として使用される。モールドケース１２−９の外表面には、外部電極１４−１、１４−２が設けられている。外部電極１４−１は、スイッチング回路７０−１１、７０−１２、７０−１３の共通ドレインに接続されている。外部電極１４−２は、スイッチング回路７０−１１、７０−１２、７０−１３の共通ソースに接続されている。
【０１３０】
外部電極１４−２、１４−２には、例えば、コンデンサが接続され、スイッチング時のリプルの低減やノイズの影響が抑制された電圧波形が形成される。コンデンサは、設計時にパワーモジュール１０−９の使用条件に適合させて選択することができる。
【０１３１】
モールドケース１２の内部に搭載されているパワー回路の例として、スイッチング素子が直列に接続されているスイッチング回路と三相インバータ回路を示したが、この例に限られることはなく、スイッチング素子と整流素子を使用したスイッチング回路であってもよい。
【０１３２】
パワーモジュールのスイッチング回路に使用されているスイッチング素子について、以下に説明する。
【０１３３】
スイッチング素子に使用されているパワーＭＯＳＦＥＴは、縦型と横型の２種類に分類でき、特に縦型は高耐圧化と低オン抵抗化に適している。また、縦型を多層構造に実装することにより、低オン抵抗化と共に配線を短くできるため、寄生インダクタンスを抑止できる。
【０１３４】
スイッチング素子としては、金属酸化物半導体電界効果トランジスタ又はフォワードダイオードを備えたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を使用してもよい。ＩＧＢＴは、負荷電流を転流させるためのＦＷＤ（Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）が必要となるが、ＦＷＤ内臓タイプのＩＧＢＴを使用することにより、部品点数を増加させることなく使用できる。
【０１３５】
ＩＧＢＴは、例えばｎチャネル型の場合、パワーＭＯＳＦＥＴのドレイン側にｐ＋層を追加した構造となっており、パワーＭＯＳＦＥＴよりも大電流での低オン抵抗化が可能な素子である。
【０１３６】
高耐圧高速スイッチングが可能な次世代のパワー半導体デバイス用の材料としてＩＩＩ族窒化物、例えば、ＧａＮ（ガリウム・ナイトライド）系の半導体が期待されている。ＧａＮ系の半導体デバイスはＳｉ（シリコン）と比較して広いバンドギャップを備え、Ｓｉの半導体デバイスと比較して、高い耐圧、低い損失が実現できる。ＧａＮ系のトランジスタでは、一般に、２次元電子ガス（２ＤＥＧ）をキャリアとするＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）構造である（以下、ＧａＮ―ＨＥＭＴ構造のスイッチング素子をＧａＮと略す）。スイッチング素子としては、さらにＳｉＣ（Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ）からなる半導体素子もある（以下、ＳｉＣからなる半導体素子をＳｉＣと略す）。絶縁破壊電界強度がシリコンの１０倍、バンドギャップがシリコンの３倍と優れており、現在１２００Ｖ、１００Ａクラスのデバイスがある。オン抵抗をシリコンと同じ程度の面積抵抗率である１０ｍΩ・ｃｍ２まで下げた場合は、１６００Ｖの耐圧が得られている。
【０１３７】
ＧａＮは、電子移動度や絶縁破壊電界強度の点でＳｉＣに勝っているため、大電力変換容量に向いている。一方、ＳｉＣは熱伝導率がＧａＮに対して約３倍高く、高温での使用に向いている。
【０１３８】
最近では、酸化ガリウム（ガリウム・オキサイド）のパワーデバイスも開発されている。酸化ガリウムのバンドギャプは、４．７〜４．９ｅＶであり、ＧａＮやＳｉＣの３．３〜３．４よりはるかに高く、低オン抵抗化が図れる。このため、さらなる高効率・高性能のパワーデバイスが可能である。
【０１３９】
本発明のパワーモジュールは、これらＧａＮ，ＳｉＣ及び酸化ガリウムより成る素子であるスイッチング素子や整流素子の何れも使用可能である。
【０１４０】
パワー回路には、複数の電子部品で構成されるスイッチング電源回路の一部を構成する1個以上の電子部品からなる内部搭載電子部品は、スイッチング素子又は整流素子を含み。スイッチング素子又は整流素子はガリウム・ナイトライド、ガリウム・オキサイド又はシリコン・カーバイドから成る素子を含むことにより、高速、高耐圧のパワーモジュールが可能となる。
【０１４１】
ＧａＮは、Ｓｉデバイスと比べ低オン抵抗・高速スイッチングに適しているが、ノーマリーオン（ｄｅｐｌｅｔｉｏｎ‐ｍｏｄｅ）動作となり、フェイルセーフ（ｆａｉｌ‐ｓａｆｅ）ノ観点から、ノーマリーオフ（ｅｎｈａｎｃｅｍｅｎｔ−  ｍｏｄｅ）動作が求められている。また、ＳｉＣは、酸化膜の信頼性やチャネル移動度の劣化などから、特性・信頼性の面など解決しなければならない問題がある。
【０１４２】
ノーマリーオン型のパワーデバイスをノーマリーオフ型のパワーデバイス動作をさせるため、低耐圧であってもノーマリーオフ型のスイッチング素子とカスコ―ド接続して実現することができる。
【０１４３】
図２１は、カスコ―ド接続素子１１０の例であり、底面と内部等価回路を示す図である。カスコ―ド接続は、ノーマリ―オン型の第１スイッチング素子１１２とノーマリーオフ型の第２スイッチング素子１１４で構成されている。第１スイッチング素子１１２のソースが第２スイッチング素子１１４のドレインに接続され、第１スイッチング素子１１２のゲートが第２スイッチング素子１１４のソースに接続されている。第２スイッチング素子１１４のゲートにゲート信号が印加されると第２スイッチング素子１１４のドレインに電流が流れ、この電流は、第１スイッチング素子１１２のソース電流に変換される。このソース電流が第１スイッチング素子１１２のドレイン電流となる。第１スイッチング素子１１２のドレインから見たインピーダンスは高く、周波数特性に優れた回路構成である。
【０１４４】
さらに、第２スイッチング素子１１４のドレイン側の負荷が第１スイッチング素子１１２のソースとなるため、第２スイッチング素子１１４のソース・ドレイン間の容量は変わらず、ミラー効果がほとんど生じない。このため、カスコ―ド接続回路は、周波数特性に優れ、高速・高耐圧が要求されるパワーモジュールに適した回路である。
【０１４５】
カスコ―ド接続素子１１０では、その底面に、第１スイッチング素子１１２のドレイン電極Ｄ、第２スイッチング素子１１４のゲート電極Ｇ、及び、第１スイッチング素子１１２のゲートと第２スイッチング素子１１４のソースが共通に接続された電極ＳとＫがある。このため、ノーマリーオン型のパワーデバイスをノーマリーオフ型のパワーデバイスと同様の扱いで使用することができる。
【０１４６】
図２２は、カスコ―ド接続素子１１０を本発明のパワーモジュール１０−１０に適用した図である。ＧａＮやＳｉＣからなるスイッチング素子１１２−１とＭＯＳＦＥＴ１１４−１をカスコ―ド接続したハイサイドスイッチング素子と、同じくＧａＮやＳｉＣからなるスイッチング素子１１２−２とＭＯＳＦＥＴ１１４−２をカスコ―ド接続したローサイドサイドスイッチング素子とが直列接続されている。これにより、高速・高耐圧のノーマリーオン型のパワー素子をノーマリ―オフ型のパワー素子として扱え、本発明のパワーモジュールに適用可能である。
【０１４７】
従来のＧａＮは、ゲートに電圧を印加しない状態でドレイン電流が流れてしまうノーマリーオン特性を示すものが多く、カスコ―ド接続としたり、ドレイン電流を止めるためにゲートに負電圧を印加したりする必要があった。このため、ドレイン電流を流すための電子の数をデバイスのチャネル全体で少なくし、さらにゲート構造を少し工夫することでノーマリーオフを実現することが可能である。また、Ｐ型ＧａＮ材料の持つ内部的な電気的作用でＰ型ＧａＮのあるゲート下のみの電子を消滅させ、オン抵抗を低減させたまま、ノーマリーオフを実現することもできる。当然ながら、ノーマリーオフ特性を備えたＧａＮも、本発明のパワーモジュールに適用可能であり、高耐圧。高効率で小型のパワーモジュールが実現できる。
【０１４８】
ディスクリート素子によりカスコ―ド接続としたパワーモジュールとすることもできる。スイッチング素子を、ノーマリーオン型半導体とノーマリーオフ型半導体とがカスコード接続される構成とし、ノーマリーオン型半導体とノーマリーオフ型半導体のいずれか一つが、内部搭載電子部品であり、外部電極は、他のノーマリーオン型半導体又はノーマリーオフ型半導体の接続用電極とする。
【０１４９】
図２３は、ディスクリート素子によるカスコ―ド接続回路を用いたスイッチング回路において、第２スイッチング素子を外部接続とするパワーモジュール１０−１１を示す図である。図２３（Ａ）は、ハイサイド第１スイッチング素子１１８とローサイド第１スイッチング素子１２２を搭載したパワーモジュール１０−１１を示す図である。ハイサイド第１スイッチング素子１１８のゲートＧとローサイド第１スイッチング素子１２２のドレインＤは、パワーモジュール１０−１１の内部で接続されている。外部電極１４-７はハイサイド第１スイッチング素子１１６のソースＳに接続され、外部電極１４-３はハイサイド第１スイッチング素子１１６のゲートＧ及びローサイド第１スイッチング素子１２０のドレインＤに接続されている。外部電極１４-８はローサイド第１スイッチング素子１２０のソースＳに接続され、外部電極１４-２はローサイド第１スイッチング素子１２０のゲートＧに接続されている。外部電極１４−１８と外部電極１４−１９は、パワーモジュール１０−１１の内部の電気回路に接続されている。
【０１５０】
図２３（Ｂ）は、パワーモジュール１０−１１に、ハイサイド第２スイッチング素子１１８とローサイド第２スイッチング素子１２２を接続した図を示している。ハイサイド第２スイッチング素子１１８のドレインＤは外部電極１４−７に接続され、ハイサイド第２スイッチング素子１１８のソースＳは外部電極１４−３に接続される。ハイサイド第２スイッチング素子１１８のゲートＧは外部電極１４−１８に接続される。ローサイド第２スイッチング素子１２２のドレインＤは外部電極１４−８に接続され、ローサイド第２スイッチング素子１２０のソースＳは外部電極１４−２に接続される。ローサイド第２スイッチング素子１２２のゲートＧは外部電極１４−１９に接続される。
【０１５１】
ハイサイド第1スイッチング素子１１６とローサイド第1スイッチング素子１２０は、高耐圧の可能な、ＧａＮ−ＨＥＭＴやＳｉＣからなるスイッチング素子が好適である。ＧａＮ−ＨＥＭＴやＳｉＣからなるスイッチング素子をモジュール内に搭載することで、放熱効果が良好となる。ハイサイド第２スイッチング素子１１８とローサイド第２スイッチング素子１２２は、ノーマリーオフタイプのパワーＭＯＳＦＥＴやＩＧＢＴが好適であり、設計時に選択することができるため、ハイサイド第1スイッチング素子１１６とローサイド第1スイッチング素子１２０とのチューニングや、電圧やスイッチング周波数への適合が容易となる。カスコ―ド接続回路は、２つのスイッチング素子を使用するため、熱の発生が大きいが、１つのスイッチング素子を外部接続とすることで、放熱対策として有効である。また、ハイサイド第２スイッチング素子１１８とローサイド第２スイッチング素子１２２をパワーモジュール１０−１１の内部搭載素子として、ハイサイド第1スイッチング素子１１６とローサイド第1スイッチング素子１２０を外付け素子としてもよい。
【０１５２】
次に、スイッチング素子のゲートをオン・オフするゲートドライブ回路について述べる。
【０１５３】
図２４は、ＤＣ／ＤＣコンバータ２８のスイッチング回路７０を駆動するゲートドライブ回路３８のブロック図である。スイッチング回路７０は、２個のスイッチング素子が直列に接続されており、ゲートドライブ回路３８によりスイッチング素子のオン・オフ制御が行われる。ゲートドライブ回路３８には、出力電圧をモニタする出力モニタ１２６の信号入力をフィードバックして、出力電圧を安定化する機能を備えてもよい。
【０１５４】
ゲートドライブ回路３８は、例えば、ゲートドライブＩＣ１３０、絶縁型ゲートドライバ１３２、ハイサイド駆動回路１３４、ローサイド駆動回路１３６、ブートストラップ回路１３８とミラークランプ回路１４０から構成されている。ゲートドライブＩＣ１３０は、スイッチング回路７０をオン／オフ制御するパルス信号を生成している。ゲートドライブＩＣ１３０で生成する制御信号は、ハイサイドスイッチング素子を駆動するハイサイドゲート信号とローサイドスイッチング素子を駆動するローサイドゲート信号である。
【０１５５】
絶縁型ゲートドライバ１３２は、ゲート信号とスイッチング素子を絶縁している。トランスによる絶縁方式とフォトカプラによる絶縁方式がある。ハイサイド駆動回路１３４とローサイド駆動回路１３６には、ゲート抵抗が備えられている。ゲート抵抗はスイッチング損失とサージ電圧を考慮して決定される。ハイサイド駆動回路１３４とローサイド駆動回路１３６により、ゲート信号は、スイッチング素子に適合する電圧に変換される。
【０１５６】
ブートストラップ回路１３８は、ハイサイドスイッチング素子に適用される。スイッチング素子がパワーＭＯＳＦＥＴの場合、完全にオンさせるには、ドレインに高い電圧が必要になる。降圧型のＤＣ／ＤＣコンバータの場合、ドレイン電圧は、通常、入力電圧なのでパワー回路内で一番高い電圧になる。このため、入力電圧以上の電圧を作るのがブートストラップ回路である。
【０１５７】
ミラークランプ回路１４０は、ローサイドスイッチング素子に適用される。スイッチング素子は反転増幅器であり、入力（ゲート）と出力（ドレイン）の間にあるキャパシタンス（容量）は、この反転増幅のゲイン倍大きく見えるミラー効果がある。このミラー容量のため、スイッチング素子が誤動作を起こす場合がある。ハイサイドスイッチング素子がオンすると、ハイサイドスイッチング素子のソース電位及びローサイドスイッチング素子のドレイン電位が上昇して、ｄｖ／ｄｔが印加される。このとき、ローサイドスイッチング素子のドレイン−ゲート間の寄生容量（ミラー容量）を介してゲートに電流が流れこむ。このため、ローサイドスイッチング素子のゲート電位が上昇し、閾値を超えると、ハイサイドスイッチング素子とローサイドスイッチング素子がアーム短絡する。このため、ローサイドスイッチング素子のゲートとソースを短絡し、誤動作を防止する回路がミラークランプ回路である。
【０１５８】
ゲートドライブ回路３８で生成されるハイサイドゲート信号とローサイドゲート信号は、デッドタイムを設けて交互にオン／オフされている。スイッチング回路７０のスイッチング素子のスイッチング時に発生するｄｖ／ｄｔによってゲートが誤点狐することを回避し、パルス状の短絡電流が流れることによる加熱やスイッチング素子の破壊を防止するためである。
【０１５９】
図２５は、デッドタイムを説明する図である。ハイサイドゲート信号は、ハイサイドスイッチング素子のゲートに入力され、ローサイドゲート信号は、ローサイドスイッチング素子のゲートに入力される。デッドタイムは、ハイサイドスイッチング素子とローサイドスイッチング素子が同時にオンとなることを避けるために、ハイサイドゲート信号がオフとなってから一定時間遅延させる第１デッドタイムを設けて、ローサイドゲート信号をオンにする。次に、ローサイドゲート信号がオフとなったら、一定時間遅延させる第２デッドタイムを設けて、ハイサイドゲート信号をオンにする。この第１デッドタイムと第２デッドタイムの設定により、ハイサイドスイッチング素子とローサイドスイッチング素子の短絡を防止している。
【０１６０】
デッドタイムは、スイッチング素子のスイッチング時間よりも長く設定する必要がある。デッドタイムが十分であってもスイッチング素子のミラー容量を抜けてくる微小なパルス状電流が流れるが、デッドタイムが不足していると、大きな短絡電流が流れ、スイッチング素子の破壊までには至らない場合であっても、ノイズとなってスイッチング動作を不安定にさせる要因となる。
【０１６１】
図２６は、外部電極１４−９、１４−１０をゲートドライブＩＣ接続用としたパワーモジュール１０−１２の例を示す図である。外部電極は、ゲートドライブ回路を構成する電子部品用のゲートドライブ回路部品接続用電極である。図２６に示したモールドケース１２−１２内のゲートドライブ回路３８には、絶縁型ゲートドライバ１３２、ハイサイド駆動回路１３４、ローサイド駆動回路１３６、ブートストラップ回路１３８とミラークランプ回路１４０が搭載されている。
【０１６２】
図２７は、外部電極１４−９、１４−１０を絶縁型ゲートドライバ接続用としたパワーモジュール１０−１３の例を示す図である。図２７に示したモールドケース内のゲートドライブ回路３８には、ハイサイド駆動回路１３４、ローサイド駆動回路１３６、ブートストラップ回路１３８とミラークランプ回路１４０が搭載されている。
【０１６３】
外部電極１４−９、１４−１０には、絶縁型ゲートドライバ１３２が外部搭載素子として接続されている。モールドケース１２−１３内のゲートドライブ回路３８には、ゲートドライブＩＣ１３０と絶縁型ゲートドライバの１３２を搭載する領域がないため、配線を短くできる。絶縁型ゲートドライバ１３２は、パルストランス１４２でもフォトカプラ１４４でもよく、設計時に最適な絶縁型ゲートドライバ１３２が選択可能である。
【０１６４】
図２８は、外部電極１４−１１、１４−１２をブートストラップコンデンサ１５４、外部電極１４−１３、１４−１４をミラークランプ回路１４０の接続用としたパワーモジュール１０−１４の例を示す図である。ブートストラップ回路１３８は、ブートストラップ抵抗１５０、ブートストラップダイオード１５２とブートストラップコンデンサ１５４で構成される。ブートストラップ抵抗１５０は入力端子２４に接続され、ブートストラップダイオード１５２と直列に接続されている。
【０１６５】
さらに、ブートストラップダイオード１５２は外部電極１４−１１に接続され、外部電極１４−１２はハイサイドスイッチング素子７２のＨゲート７４に接続されている。外部電極１４−１１、１４−１２にブートストラップコンデンサ１５４が接続される。ブートストラップ抵抗１５０、ブートストラップダイオード１５２とブートストラップコンデンサ１５４をすべて外部搭載用電子部品としてもよい。また、設計時に任意に選択可能であるが、測定データによりゲートストラップ回路を搭載する必要が無い場合もある。
【０１６６】
外部電極１４−１３、１４−１４は、ミラークランプ回路接続用である。ミラークランプ回路１４０は、例えば、ローサイドスイッチング素子８０のＬゲート８２とＬソース８６の間のパスをスイッチング素子で短絡するミラークランプ回路１４２がある。ミラークランプ回路１４２のスイッチング素子は、コンパレータ等によってミラー電圧以下に設定した電圧より低くなると、コンパレータの出力がハイとなり、短絡される。ミラークランパ１４０は、クランプコンデンサ１４４でもよい。クランプコンデンサ１４４の場合は、ノイズ除去機能となる。
【０１６７】
モールドケース１４−１１内のゲートドライブ回路３８には、ブートストラップ回路１３８とミラークランパ１４０を搭載する領域がないため、配線を短くできる。ブートストラップコンデンサ１５４とミラークランプ回路１４０は、誤動作を無くして安定な動作が行えるように、測定しながら、設計時に選択可能である。例えば、ゲート抵抗が最適ならば、ミラークランプ回路１４０を搭載する必要が無い場合もある。
【０１６８】
以上説明したように、外部電極に、アバランシェサージダイオード、スナバ回路、抵抗、ダイオード、コンデンサ、入力ノイズ除去部品、入力コンデンサ、ゲートドライブＩＣ、絶縁型ゲートドライバ、ブートスラップ回路、及び、ミラークランプ回路のいずれか１つ又は２つ以上が搭載される。
【０１６９】
（実施例１）
図２９は、実施例１の回路図であり、本発明を適用したパワー回路の一例である同期整流式降圧型ＤＣ／ＤＣコンバータである。入力電圧３２は３９５Ｖであり出力電圧ＤＣＯＵＴは２４Ｖである。入力コンデンサ２２は４７μＦの電解コンデンサを２個並列に接続している。スイッチング回路は、ハイサイドパワーＭＯＳＦＥＴ７２とローサイドパワーＭＯＳＦＥＴ８０を直列接続し、ゲートには制御部からの制御信号が入力されている。出力インダクタ４０は２４．９μＨであり、出力コンデンサ４２は０．００２２μＦである。
【０１７０】
同期整流式降圧型ＤＣ／ＤＣコンバータの実施例１では、パワーＭＯＳＦＥＴを直列に接続したスイッチング回路を用いて本発明のパワーモジュール１０−４としている。このパワーモジュール１０−４では、底面にパット形状の外部電極１４−１〜４を設け、スイッチング回路７０とビアで接続している。実施例１では、一括スナバ回路としているため外部電極は外部電極１４−１と外部電極１４−２を使用した。ＣＲスナバ回路９２の構成となるスナバ抵抗１００とスナバコンデンサ１０２を外部搭載部品としているため、パワー回路を搭載する回路基板でのスナバ抵抗１００とスナバコンデンサ１０２の搭載スペースが不要となり、他の電子部品への配線が短くできる。
【０１７１】
外部電極１４−１と外部電極１４−２には、図１０で示したアバランシェダイオードや、図１１（Ｂ）で示したＣＲＤスナバ回路９４を搭載してもよい。本発明のパワーモジュールにより、ノイズを測定しながらの設計ができ、低ノイズのスイッチング電源を得ることができた。
【０１７２】
（実施例２）
実施例２では、図２９で示した外部電極１４−１〜４を使用し、ハイサイドパワーＭＯＳＦＥＴ７２とローサイドパワーＭＯＳＦＥＴ８０に個別スナバ回路を搭載した。外部電極１４−１〜４へは、図１５（Ｂ）で示したＣＲＤスナバ回路９４−１，９４−２を搭載した。ＣＲＤスナバ回路９４−１，９４−２のスナバ抵抗１００やスナバコンデンサ１０２は、ノイズを測定しながらの設計ができ、低ノイズのスイッチング電源を得ることができた。
【０１７３】
図３０は、実施例１と実施例２の測定データである。図２９の矢印で示した箇所のスイッチング回路の出力電圧波形をＦＥＴプローブで測定している。図３０（Ａ）は、シミュレーション手段により、実施例１におけるＣＲスナバ回路９２、実施例２におけるＣＲＤスナバ回路９２−１，９２−２のスナバ抵抗１００の抵抗値とスナバコンデンサ１０２のコンデンサ容量を設定し、外部電極に搭載した場合の電圧波形である。実施例１及び実施例２とも同様な波形であった。
【０１７４】
図３０（Ｂ）は、ノイズを測定しながら外部搭載電子部品の値を調整してノイズを除去した結果を示す測定データである。実施例１ではノイズを測定しながら抵抗値とコンデンサ容量を調整し、実施例２におけるＣＲＤスナバ回路９２−１，９２−２では、ノイズを測定しながら抵抗値とコンデンサ容量を調整した。サージ電圧が除去され、高周波リンギングも抑圧された。これにより、本発明の有効性が確認された。
【０１７５】
（実施例３）
図３１は、外部電極をゲートドライブＩＣ１３０の接続用とした本発明のパワーモジュール１３０に、ゲートドライブＩＣ１３０を搭載した外観図である。ゲートドライブＩＣ１３０にもスイッチング周波数、デッドタイムや各種調整機能により様々な種類があるが、設計時に最適なゲートドライブＩＣ１３０を選択することができる。なお、ゲートドライブＩＣ１３０の周辺回路の電子部品、特に調整機能を外部電極に接続するようにしてもよい。
【０１７６】
スイッチング電源は様々な形態があるが、本発明のパワーモジュールは、ＤＣ／ＤＣコンバータによるスイッチング電源やＡＣ／ＤＣコンバータによるスイッチング電源に適用可能である。さらには、ユニットに応じた機能パワーモジュール、パワーコントロールユニットであってもよい。
【０１７７】
（実施例４）
図３２は、同期整流式昇圧型ＤＣ／ＤＣコンバータの回路例を示す図である。同期整流式昇圧型ＤＣ／ＤＣコンバータは、図５に示した同期整流式降圧型ＤＣ／ＤＣコンバータに対して、入力と出力を逆にした回路構成である。同期整流式昇圧型のＤＣ／ＤＣコンバータでは、図２２に示したパワーモジュール１０−１０に、ＣＲＤスナバ回路９４−１，９４−２を個別スナバ回路として外部搭載部品を接続している。スイッチング素子をカスコ―ド接続として、第１スイッチング素子にＧａＮを使用した場合の回路である。ＧａＮを使用することで１ｋＶ以上の出力電圧ＤＣｏｕｔが得られた。
【０１７８】
（実施例５）
図３３は、ＡＣ／ＤＣコンバータであるセミブリッジレスＰＦＣ（Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）の回路例を示す図である。セミブリッジレスＰＦＣは、インダクタが２つのインダクタＬ１、Ｌ２に分割され、各スイッチング・ノードの入力ラインに接続されている。２つの分割インダクタを使用することで、スイッチング・ノードの高いｄｖ／ｄｔが入力端子に直接印加されることがなくなり、基板のグランドに対するライン電位の安定性を高めることができる。
【０１７９】
また、２つのダイオードＤ３およびＤ４によってＰＦＣの出力グランドが入力ラインにリンクされ、Ｄ１とＤ２によりリターンパスが形成される。これにより、入力ライン電圧はフローティングではなく、通常のグランド基準となる。さらに、ダイオードＤ３およびＤ４によって、入力ラインと出力グランドがダイオードを介して接続され、高いコモン・ノイズの発生が避けられる。
【０１８０】
図３３に示したセミブリッジレスＰＦＣにおいては、ハイサイドスイッチング素子はダイオード型スイッチング素子７３−１、７３−２であり、ローサイドスイッチング素子８０−１、８０−２はパワーＭＯＳＦＥＴである。また、ＣＲＤスナバ回路９４−１、９４−２を、ローサイドスイッチング素子８０−１、８０−２に個別に設けている。実施例３におけるＣＲＤスナバ回路９２−１，９２−２では、ノイズを測定しながら抵抗値とコンデンサ容量を調整した。サージ電圧が除去され、高周波リンギングも抑圧された。これにより、本発明の有効性が確認された。
【０１８１】
（実施例６）
図３４は、産業用のパワーコントロールユニットの例を示す図である。パワーコントロールユニットは、ダイオード、サイリスタ、ＭＯＳＦＥＴなど、パワー半導体を多く採用し、単相・３相ブリッジなどで高効率化が可能なモジュールである。産業機器や自動車市場など幅広い市場に対応している。図３４に示した産業用パワーユニットは、自動車用であり、スタータジェネラータ、インバータ整流部、ＤＣ昇圧部、昇降圧部、インバータ出力部及び双方向インバータ部により構成されている。
【０１８２】
インバータ出力部は、パワーモジュール１０−１のスイッチング回路７０を並列接続してゲート信号の制御により直流を交流に変換することができる。インバータ整流部には、図２０で示した三相インバータ回路のパワーモジュール１０−９が利用可能である。
【０１８３】
インバータ整流部、インバータ出力部に使用されるパワーモジュールのスナバ回路は、外部電極に接続する電子部品である抵抗の値やコンデンサの容量を、使用条件での測定データを基に最適値に決定することができ、安定なパワーコントロールユニットが得られた。
【０１８４】
本発明の実施形態について、外部電極は、パワーモジュールの底面に配置しているが、底面に限ることは無く、上面（表面）でもよい。
【０１８５】
図３５は、パワーモジュール１０−１６の上面（表面）に外部電極１４−１及び外部電極１４―２を設けた構造を示す図である。パワーモジュール１０−１６内部の基板面よりパッケージ上面に直接端子を出すことで、配線長が短くなる回路構成も存在し、寄生インダクタンスの影響を最小限に抑えることができる。
【０１８６】
以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【符号の説明】
【０１８７】
１０、１０−１〜１６  パワーモジュール
１２、１２−１〜１５  モールドケース
１４、１４−１〜１９  外部電極
１６  リード
１８、１８−１、１８−２  凹み部
２０  外部部品搭載パワーモジュール
２２  入力コンデンサ
２４  入力端子
２６  出力端子
２８  ＤＣ／ＤＣコンバータ
３０  同期整流式降圧型ＤＣ／ＤＣコンバータ
３２  入力電圧
３４  ハイサイドスイッチング素子
３６  ローサイドスイッチング素子
３８  ゲートドライブ回路
４０  出力インダクタ
４２  出力コンデンサ
４４  負荷
４８  寄生インダクタンス、寄生容量を考慮した等価回路
５０−１〜４、５０−１０  寄生インダクタンス
５２−１、５２−２  ＥＳＲ（等価抵抗）
５４−１、５４−２  寄生容量
５６−１、５６−２  ボディダイオード
５８  浮遊容量
６０  ハイサイドパワーＭＯＳＦＥＴ
６２  ローサイドパワーＭＯＳＦＥＴ
６４  保護回路
７０、７０−１〜８、７０−１１〜１３  スイッチング回路
７２、７２−１、７２−２  ハイサイドスイッチング素子
７３−１、７３−２  ダイオード型スイッチング素子
７４  Ｈゲート
７６  Ｈドレイン
７８  Ｈソース
８０、８０−１、８０−２  ローサイドスイッチング素子
８２  Ｌゲート
８４  Ｌドレイン
８６  Ｌソース
８８  スイッチングダイオード
９０  アバランシェダイオード
９２、９２−１  ＣＲスナバ回路
９４、９４−１、９４−２  ＣＲＤスナバ回路
９６  放電阻止型スナバ回路
１００、１００−１、１００−２  スナバ抵抗
１０１  補助スナバ抵抗
１０２、１０２−１、１０２−２  スナバコンデンサ
１０３  補助スナバコンデンサ
１０４、１０４−１、１０４−２  スナバダイオード
１１０  カスコード接続素子
１１２、１１２−１、１１２−２  第１スイッチング素子
１１４、１１４−１、１１４−２  第２スイッチング素子
１１６  ハイサイド第１スイッチング素子
１１８  ハイサイド第２スイッチング素子
１２０  ローサイド第１スイッチング素子
１２２  ローサイド第２スイッチング素子
１３０  ゲートドライブＩＣ
１３２  絶縁型ゲートドライバ
１３４  ハイサイド駆動回路
１３６  ローサイド駆動回路
１３８  ブートストラップ回路
１４０、１４２  ミラークランプ回路
１４４  クランプコンデンサ
１５０  ブートストラップ抵抗
１５２  ブートストラップダイオード
１５４  ブートストラップコンデンサ
【図１】
2020167748.tif 000003
【図２】
2020167748.tif 000004
【図３】
2020167748.tif 000005
【図４】
2020167748.tif 000006
【図５】
2020167748.tif 000007
【図６】
2020167748.tif 000008
【図７】
2020167748.tif 000009
【図８】
2020167748.tif 000010
【図９】
2020167748.tif 000011
【図１０】
2020167748.tif 000012
【図１１】
2020167748.tif 000013
【図１２】
2020167748.tif 000014
【図１３】
2020167748.tif 000015
【図１４】
2020167748.tif 000016
【図１５】
2020167748.tif 000017
【図１６】
2020167748.tif 000018
【図１７】
2020167748.tif 000019
【図１８】
2020167748.tif 000020
【図１９】
2020167748.tif 000021
【図２０】
2020167748.tif 000022
【図２１】
2020167748.tif 000023
【図２２】
2020167748.tif 000024
【図２３】
2020167748.tif 000025
【図２４】
2020167748.tif 000026
【図２５】
2020167748.tif 000027
【図２６】
2020167748.tif 000028
【図２７】
2020167748.tif 000029
【図２８】
2020167748.tif 000030
【図２９】
2020167748.tif 000031
【図３０】
2020167748.tif 000032
【図３１】
2020167748.tif 000033
【図３２】
2020167748.tif 000034
【図３３】
2020167748.tif 000035
【図３４】
2020167748.tif 000036
【図３５】
2020167748.tif 000037