(57)【要約】【課題】ＰＷＭ調光モードにおいて、スイッチングレギュレート動作のスイッチングが再開された後に、発光素子に十分な電流を供給できる発光制御装置等を提供すること。【解決手段】発光制御装置１００は、第１制御信号ＤＲＶ１と第２制御信号ＧＴＢ１を出力する第１発光制御回路１０１と、第３制御信号ＤＲＶ２と第４制御信号ＧＴＢ２を出力する第２発光制御回路１０２と、を含む。第１発光制御回路１０１は、第１ＰＷＭ調光モードのとき第１ＰＷＭ信号ＤＣＳ１に基づいて第２制御信号ＧＴＢ１の位相を制御する。第２発光制御回路１０２は、第２ＰＷＭ調光モードのとき第２ＰＷＭ信号ＤＣＳ２に基づいて第４制御信号ＧＴＢ２の位相を制御する。第２発光制御回路１０２は、第１アナログ調光モードかつ第２アナログ調光モードのとき、第２制御信号ＧＴＢ１とは位相が異なる第４制御信号ＧＴＢ２を出力する。【選択図】      図１
2020140798.tif 000002
【特許請求の範囲】
【請求項１】
第１電源ノードと第１インダクターの一端との間において第１発光素子に対して直列に設けられた第１スイッチング素子と、前記第１インダクターの他端から第２電源ノードとの間に設けられた第２スイッチング素子と、前記第１電源ノードと第２インダクターの一端との間において第２発光素子に対して直列に設けられた第３スイッチング素子と、前記第２インダクターの他端から前記第２電源ノードとの間に設けられた第４スイッチング素子と、を制御する発光制御装置であって、
第１ＰＷＭ信号に基づいて前記第１スイッチング素子のオンオフを制御する第１制御信号と、前記第１ＰＷＭ信号がアクティブである期間において前記第２スイッチング素子のオンオフを制御する第２制御信号と、を出力する第１発光制御回路と、
第２ＰＷＭ信号に基づいて前記第３スイッチング素子のオンオフを制御する第３制御信号と、前記第２ＰＷＭ信号がアクティブである期間において前記第４スイッチング素子のオンオフを制御する第４制御信号と、を出力する第２発光制御回路と、
を含み、
前記第１ＰＷＭ信号のオンデューティーにより前記第１発光素子の発光量が設定される第１ＰＷＭ調光モードのとき、前記第１発光制御回路は、前記第１ＰＷＭ信号に基づいて前記第２制御信号の位相を制御し、
前記第２ＰＷＭ信号のオンデューティーにより前記第２発光素子の発光量が設定される第２ＰＷＭ調光モードのとき、前記第２発光制御回路は、前記第２ＰＷＭ信号に基づいて前記第４制御信号の位相を制御し、
前記第１ＰＷＭ信号がアクティブに固定される第１アナログ調光モード、かつ前記第２ＰＷＭ信号がアクティブに固定される第２アナログ調光モードのとき、前記第２発光制御回路は、前記第２制御信号とは位相が異なる前記第４制御信号を出力することを特徴とする発光制御装置。
【請求項２】
請求項１において、
第１クロック信号を生成する第１発振回路と、
第２クロック信号を生成する第２発振回路と、
前記第１クロック信号の位相をシフトさせた第３クロック信号を出力するクロック位相シフト回路と、
を含み、
前記第１発光制御回路は、
前記第１クロック信号に基づいて前記第２制御信号を出力し、
前記第２発光制御回路は、
前記第２ＰＷＭ調光モードのとき、前記第２クロック信号に基づいて前記第４制御信号を出力し、前記第１アナログ調光モードかつ前記第２アナログ調光モードのとき、前記第３クロック信号に基づいて前記第４制御信号を出力することを特徴とする発光制御装置。
【請求項３】
請求項２において、
前記クロック位相シフト回路は、
前記第１クロック信号の位相を反転させた前記第３クロック信号を出力することを特徴とする発光制御装置。
【請求項４】
請求項１において、
第１クロック信号を生成する第１発振回路と、
第２クロック信号を生成する第２発振回路と、
前記第２制御信号を遅延させた信号に基づいて前記第２発振回路のイネーブル信号を出力する遅延回路と、
を含み、
前記第１発光制御回路は、
前記第１クロック信号に基づいて前記第２制御信号を出力し、
前記第２発振回路は、
前記第２ＰＷＭ調光モードのとき、前記第２ＰＷＭ信号に基づいて発振を開始し、前記第１アナログ調光モードかつ前記第２アナログ調光モードのとき、前記イネーブル信号に基づいて発振を開始し、
前記第２発光制御回路は、
前記第２クロック信号に基づいて前記第４制御信号を出力することを特徴とする発光制御装置。
【請求項５】
請求項４において、
前記遅延回路は、
前記第２制御信号がアクティブである期間又はデューティーによって制御される時間に対応した遅延量だけ前記第２制御信号を遅延させ、前記遅延された前記第２制御信号に基づいて前記イネーブル信号を出力することを特徴とする発光制御装置。
【請求項６】
請求項２乃至５のいずれか一項において、
前記第１発振回路は、
前記第１ＰＷＭ調光モードにおいて、前記第１ＰＷＭ信号のアクティブエッジで発振を開始し、
前記第２発振回路は、
前記第２ＰＷＭ調光モードにおいて、前記第２ＰＷＭ信号のアクティブエッジで発振を開始することを特徴とする発光制御装置。
【請求項７】
請求項１乃至６のいずれか一項において、
前記第１発光制御回路が前記第１ＰＷＭ調光モードであるか前記第１アナログ調光モードであるかを、前記第１ＰＷＭ信号に基づいて判定する第１モード判定回路と、
前記第２発光制御回路が前記第２ＰＷＭ調光モードであるか前記第２アナログ調光モードであるかを、前記第２ＰＷＭ信号に基づいて判定する第２モード判定回路と、
を含むことを特徴とする発光制御装置。
【請求項８】
請求項７において、
前記第１モード判定回路は、
前記第１ＰＷＭ信号のアクティブ期間の長さ、又は前記第１ＰＷＭ信号のデューティー比を判定することで、前記第１ＰＷＭ調光モードであるか前記第１アナログ調光モードであるかを判定し、
前記第２モード判定回路は、
前記第２ＰＷＭ信号のアクティブ期間の長さ、又は前記第２ＰＷＭ信号のデューティー比を判定することで、前記第２ＰＷＭ調光モードであるか前記第２アナログ調光モードであるかを判定することを特徴とする発光制御装置。
【請求項９】
請求項１乃至８のいずれか一項に記載の発光制御装置と、
前記第１発光素子と、
前記第１スイッチング素子と、
前記第２スイッチング素子と、
前記第１インダクターと、
前記第２発光素子と、
前記第３スイッチング素子と、
前記第４スイッチング素子と、
前記第２インダクターと、
を含むことを特徴とする光源装置。
【請求項１０】
請求項９に記載の光源装置を含むことを特徴とする投写型映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光制御装置、光源装置及び投写型映像表示装置等に関する。
【背景技術】
【０００２】
例えばプロジェクター等に用いられる光源を制御する発光制御装置が知られている。発光制御装置は、外部の処理装置から供給されるＰＷＭ信号と調光制御用電圧に基づいて、発光素子の発光量を調光する。調光モードには、調光用制御電圧の電圧値によって発光量が調光されるアナログ調光モードと、ＰＷＭ信号のパルス幅によって発光量が調光されるＰＷＭ調光モードと、がある。最大輝度から所定輝度までアナログ調光モードにより調光され、所定輝度以下ではＰＷＭ調光モードにより調光される。このような発光制御装置の従来技術は、例えば特許文献１に開示されている。
【０００３】
特許文献１の発光制御装置は複数の発光制御回路を有し、各発光制御回路は、インダクターに流れる電流をスイッチングレギュレートするためのスイッチング素子に対して、制御信号を出力している。インダクターの電流が発光素子に流れることで発光素子が発光する。特許文献１では、複数の発光制御回路は互いにスイッチングの位相をずらしている。また特許文献１では、ＰＷＭ調光モードにおいて、ＰＷＭ信号が非アクティブのときにスイッチング素子のスイッチングを停止させることで、発光素子に流れる電流をＰＷＭ制御している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−０４３６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１のＰＷＭ調光モードにおいて、ＰＷＭ信号が非アクティブからアクティブに変化したとき、スイッチング素子のスイッチングが再開される。このとき、ＰＷＭ信号とスイッチングの位相関係は任意であるため、スイッチングが再開された後の最初のオン期間が短くなる可能性がある。スイッチング素子のオン期間が短くなると、そのオン期間においてインダクターに十分なエネルギーが蓄積されないので、発光素子に十分な電流が流れない可能性があるという課題がある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、第１電源ノードと第１インダクターの一端との間において第１発光素子に対して直列に設けられた第１スイッチング素子と、前記第１インダクターの他端から第２電源ノードとの間に設けられた第２スイッチング素子と、前記第１電源ノードと第２インダクターの一端との間において第２発光素子に対して直列に設けられた第３スイッチング素子と、前記第２インダクターの他端から前記第２電源ノードとの間に設けられた第４スイッチング素子と、を制御する発光制御装置であって、第１ＰＷＭ信号に基づいて前記第１スイッチング素子のオンオフを制御する第１制御信号と、前記第１ＰＷＭ信号がアクティブである期間において前記第２スイッチング素子のオンオフを制御する第２制御信号と、を出力する第１発光制御回路と、第２ＰＷＭ信号に基づいて前記第３スイッチング素子のオンオフを制御する第３制御信号と、前記第２ＰＷＭ信号がアクティブである期間において前記第４スイッチング素子のオンオフを制御する第４制御信号と、を出力する第２発光制御回路と、を含み、前記第１ＰＷＭ信号のオンデューティーにより前記第１発光素子の発光量が設定される第１ＰＷＭ調光モードのとき、前記第１発光制御回路は、前記第１ＰＷＭ信号に基づいて前記第２制御信号の位相を制御し、前記第２ＰＷＭ信号のオンデューティーにより前記第２発光素子の発光量が設定される第２ＰＷＭ調光モードのとき、前記第２発光制御回路は、前記第２ＰＷＭ信号に基づいて前記第４制御信号の位相を制御し、前記第１ＰＷＭ信号がアクティブに固定される第１アナログ調光モード、かつ前記第２ＰＷＭ信号がアクティブに固定される第２アナログ調光モードのとき、前記第２発光制御回路は、前記第２制御信号とは位相が異なる前記第４制御信号を出力する発光制御装置に関係する。
【図面の簡単な説明】
【０００７】
【図１】光源装置の構成例。
【図２】第１発光制御回路と第１光源回路の詳細構成例。
【図３】アナログ調光モードにおける波形図。
【図４】ＰＷＭ調光モードにおける波形図。
【図５】調光モードに応じたセレクターの動作を説明する図。
【図６】第１発光制御回路及び第２発光制御回路の一方又は両方がＰＷＭ調光モードのときの波形図。
【図７】第１発光制御回路と第２発光制御回路が同位相でスイッチングレギュレート制御した場合の問題点を説明する波形図。
【図８】第１発光制御回路及び第２発光制御回路の両方がアナログ調光モードのときの波形図。
【図９】第２発光制御回路の第２構成例。
【図１０】調光モードに応じたセレクターの動作を説明する図。
【図１１】第１発光制御回路及び第２発光制御回路の両方がアナログ調光モードのときの波形図。
【図１２】遅延回路の詳細構成例。
【図１３】遅延回路の動作を説明する波形図。
【図１４】第１モード判定回路の詳細構成例。
【図１５】第１モード判定回路の動作を説明する波形図。
【図１６】投写型映像表示装置の構成例。
【発明を実施するための形態】
【０００８】
以下、本開示の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。
【０００９】
１．光源装置
図１は、光源装置２００の構成例である。光源装置２００は、発光制御装置１００と第１光源回路１０と第２光源回路２０とを含む。発光制御装置１００は例えば集積回路装置であり、例えば半導体チップにより実現される。
【００１０】
第１光源回路１０は、第１発光素子１５と第１スイッチング素子１１と第１インダクター１４と第２スイッチング素子１２とを含む。第１インダクター１４と第２スイッチング素子１２は、第１発光素子１５に流れる電流をスイッチングレギュレートする。第１スイッチング素子１１は、第１発光素子１５に流れる電流をオンオフすることで、第１発光素子１５に流れる電流をＰＷＭ（Pulse With Modulation）制御する。第１光源回路１０の詳細は図２等で後述する。
【００１１】
第１光源回路１０は、第２発光素子２５と第３スイッチング素子２１と第２インダクター２４と第４スイッチング素子２２とを含む。第２インダクター２４と第４スイッチング素子２２は、第２発光素子２５に流れる電流をスイッチングレギュレートする。第３スイッチング素子２１は、第２発光素子２５に流れる電流をオンオフすることで、第２発光素子２５に流れる電流をＰＷＭ制御する。
【００１２】
発光制御装置１００は、第１発光素子１５の発光を制御する第１発光制御回路１０１と、第２発光素子２５の発光を制御する第２発光制御回路１０２と、を含む。発光制御装置１００には、発光制御装置１００の外部に設けられた処理装置から、第１ＰＷＭ信号ＤＣＳ１と第１調光用電圧ＡＣＳ１と第２ＰＷＭ信号ＤＣＳ２と第２調光用電圧ＡＣＳ２とが入力される。処理装置は、発光制御装置１００のホスト装置であり、例えばＭＰＵ、ＣＰＵ等のプロセッサーである。
【００１３】
第１発光制御回路１０１は、第１駆動回路１１０と第２駆動回路１２０と第１モード判定回路１３０と第１発振回路１４０とを含む。第１駆動回路１１０は、第１スイッチング素子１１のオンオフを制御する第１制御信号ＤＲＶ１を、第１ＰＷＭ信号ＤＣＳ１に基づいて出力する。第１発振回路１４０は第１クロック信号ＣＬＫ１を生成する。第２駆動回路１２０は、第２スイッチング素子１２のオンオフを制御する第２制御信号ＧＴＢ１を、第１調光用電圧ＡＣＳ１及び第１クロック信号ＣＬＫ１に基づいて出力する。第１モード判定回路１３０は、第１ＰＷＭ信号ＤＣＳ１に基づいて第１発光制御回路１０１の調光モードを判定し、その判定結果である第１調光モード判定信号ＡＭＯＤ１を出力する。第１発光制御回路１０１の詳細は図２等で説明する。
【００１４】
第２発光制御回路１０２は、第３駆動回路１５０と第４駆動回路１６０と第２モード判定回路１７０と第２発振回路１８０とセレクター１９０とインバーター１９１とを含む。第３駆動回路１５０は、第３スイッチング素子２１のオンオフを制御する第３制御信号ＤＲＶ２を、第２ＰＷＭ信号ＤＣＳ２に基づいて出力する。第２モード判定回路１７０は、第２ＰＷＭ信号ＤＣＳ２に基づいて第２発光制御回路１０２の調光モードを判定し、その判定結果である第２調光モード判定信号ＡＭＯＤ２を出力する。第２発振回路１８０は第２クロック信号ＣＬＫ２を生成する。インバーター１９１は、第１クロック信号ＣＬＫ１の位相を反転させることで第３クロック信号ＣＬＫ３を出力する。即ちインバーター１９１は、第１クロック信号ＣＬＫ１の位相を１８０度シフトさせるクロック位相シフト回路である。セレクター１９０は、第１調光モード判定信号ＡＭＯＤ１と第２調光モード判定信号ＡＭＯＤ２に基づいて、第１クロック信号ＣＬＫ１の反転信号である第３クロック信号ＣＬＫ３、又は第２クロック信号ＣＬＫ２を選択し、クロック信号ＣＬＫ２’として出力する。第４駆動回路１６０は、第４スイッチング素子２２のオンオフを制御する第４制御信号ＧＴＢ２を、第２調光用電圧ＡＣＳ２及びクロック信号ＣＬＫ２’に基づいて出力する。
【００１５】
まず、第１発光制御回路１０１及び第１光源回路１０を例に、調光モードにおける動作を説明する。その後、調光モード判定と、その判定結果を用いたクロック位相制御について説明する。
【００１６】
図２は、第１発光制御回路１０１と第１光源回路１０の詳細構成例である。なお、第２発光制御回路１０２及び第２光源回路２０についても、セレクター１９０及びインバーター１９１を除き、基本的な構成及び動作は同じである。
【００１７】
図２に示すように、第１光源回路１０は、第１スイッチング素子１１と第２スイッチング素子１２と第１インダクター１４と第１発光素子１５とを含む。また第１光源回路１０は、抵抗ＲＣＳ、ＲＩＳ、ＲＡとキャパシターＣＡ〜ＣＤとダイオードＤＡ〜ＤＤとを含む。なお図２には、第１スイッチング素子１１と第２スイッチング素子１２がＮ型トランジスターである場合を図示するが、これらのスイッチング素子はＮ型トランジスターに限定されない。
【００１８】
第１発光素子１５は、電流ＩＬＤ１によって駆動され、電流ＩＬＤ１の電流値に応じた明るさで発光する。第１発光素子１５は、直列に接続された複数のレーザーダイオードである。但し、第１発光素子１５は、１つのレーザーダイオードであってもよいし、或いはＬＥＤ（Light Emitting Diode）であってもよい。
【００１９】
第１発光素子１５と第１スイッチング素子１１は、第１電源ノードＮＶＩと第１インダクター１４の一端との間に直列に設けられる。第２スイッチング素子１２は、第１インダクター１４の他端と第２電源ノードＮＧＮとの間に設けられる。具体的には、第１電源ノードＮＶＩと第１発光素子１５の一端の間に抵抗ＲＣＳが接続され、第１発光素子１５の他端が第１スイッチング素子１１のドレインに接続され、第１スイッチング素子１１のソースが第１インダクター１４の一端に接続される。第１インダクター１４の他端が第２スイッチング素子１２のドレインに接続され、第２スイッチング素子１２のソースと第２電源ノードＮＧＮの間に抵抗ＲＩＳが接続される。第１電源ノードＮＶＩは第１電源が入力されるノードであり、第２電源ノードＮＧＮは第２電源が入力されるノードである。第１電源の電圧は第２電源の電圧より高い。第２電源は例えばグランドである。なお、抵抗ＲＡ、キャパシターＣＡ〜ＣＤ、ダイオードＤＡ〜ＤＤについて接続関係は図２に図示する通りであり、これらの回路素子を含む第１光源回路１０の動作について図３、図４で後述する。
【００２０】
第２スイッチング素子１２は、第１インダクター１４に流れる電流をスイッチングレギュレート制御する。第１スイッチング素子１１は、第１インダクター１４に流れる電流を第１発光素子１５に流すか否かを制御する。詳細は後述するが、第１スイッチング素子１１が常時オンしており、第２スイッチング素子１２のスイッチングレギュレート制御によって第１発光素子１５の発光量が制御されるモードをアナログ調光モードと呼ぶ。また、第１スイッチング素子１１がオンオフすることで、そのオンデューティーによって第１発光素子１５の発光量が制御されるモードをＰＷＭ調光モードと呼ぶ。ここで、第１スイッチング素子１１は周期的にオンオフを繰り返しており、その１周期において第１スイッチング素子１１がオンしている期間の割合を、オンデューティーと呼ぶ。図４で後述するように、第１ＰＷＭ信号ＤＣＳ１のデューティーは（ＴＨＷ／ＴＰＷＭ）×１００％であり、これが第１スイッチング素子１１のオンデューティーに対応する。
【００２１】
第１発光制御回路１０１は、ＰＷＭ端子ＴＤＣＳと第１駆動回路１１０と第２駆動回路１２０と第１モード判定回路１３０とを含む。また第１発光制御回路１０１は、第１発振回路１４０と調光用電圧入力端子ＴＡＣＳと端子ＴＤＲＶ、ＴＧＴＡ、ＴＧＴＢ、ＴＩＳ、ＴＣＳＰ、ＴＣＳＮとを含む。
【００２２】
ＰＷＭ端子ＴＤＣＳには、ＰＷＭ調光モードにおいて調光制御に用いられる第１ＰＷＭ信号ＤＣＳ１が、処理装置から入力される。調光用電圧入力端子ＴＡＣＳには、アナログ調光モードにおいて調光制御に用いられる第１調光用電圧ＡＣＳ１が、処理装置から入力される。
【００２３】
第１駆動回路１１０は、第１スイッチング素子１１をオン又はオフに制御する第１制御信号ＤＲＶ１を、第１ＰＷＭ信号ＤＣＳ１に基づいて出力する。第１制御信号ＤＲＶ１は端子ＴＤＲＶから出力され、キャパシターＣＤを介して第１スイッチング素子１１のゲートに入力される。第１駆動回路１１０は、第１ＰＷＭ信号ＤＣＳ１がアクティブのとき、第１スイッチング素子１１をオンさせる第１制御信号ＤＲＶ１を出力し、第１ＰＷＭ信号ＤＣＳ１が非アクティブのとき、第１スイッチング素子１１をオフさせる第１制御信号ＤＲＶ１を出力する。第１駆動回路１１０は、例えば、第１ＰＷＭ信号ＤＣＳ１をバッファリングするバッファー回路等により構成される。
【００２４】
第１発振回路１４０は、第１クロック信号ＣＬＫ１を生成する。例えば第１発振回路１４０は、ＣＲ発振回路、又はリングオシレーター、マルチバイブレーター等である。
【００２５】
第２駆動回路１２０は、第１調光用電圧ＡＣＳ１と第１ＰＷＭ信号ＤＣＳ１と第１クロック信号ＣＬＫ１に基づいて第２制御信号ＧＴＢ１を出力する。第２制御信号ＧＴＢ１は、端子ＴＧＴＢから出力され、第２スイッチング素子１２のゲートに入力される。第２制御信号ＧＴＢ１は、第１ＰＷＭ信号ＤＣＳ１がアクティブである期間において、第２スイッチング素子１２のオンオフを制御する。具体的には、抵抗ＲＣＳの一端の電圧ＣＳＰが端子ＴＣＳＰに入力され、抵抗ＲＣＳの他端の電圧ＣＳＮが端子ＴＣＳＮに入力され、抵抗ＲＩＳの一端の電圧ＩＳが端子ＴＩＳに入力される。第２駆動回路１２０は、電圧ＣＳＰ、ＣＳＮ、ＩＳと第１調光用電圧ＡＣＳ１に基づいて、第１発光素子１５に流れる電流ＩＬＤ１をスイッチングレギュレート制御することで、第１調光用電圧ＡＣＳ１に対応した電流ＩＬＤ１となるように制御する。
【００２６】
また第２駆動回路１２０は、第１スイッチング素子１１の動作を補助する制御信号ＧＴＡを出力する。制御信号ＧＴＡと第２制御信号ＧＴＢ１は基本的に同じであるが、第２制御信号ＧＴＢ１が制御信号ＧＴＡと異なってもよい。具体的には、第１ＰＷＭ信号ＤＣＳ１が所定デューティー以下であるとき、第１ＰＷＭ信号ＤＣＳ１が非アクティブとなった後、所定期間が経過したとき、第２制御信号ＧＴＢ１が非アクティブとなってもよい。なお制御信号ＧＴＡを第２制御信号として第２スイッチング素子１２のゲートに入力してもよい。この場合、端子ＴＧＴＢは省略される。
【００２７】
第２駆動回路１２０は、制御信号出力回路１２１とスロープ補償回路１２２と電流検出回路１２３とエラーアンプ回路１２４とスイッチ回路１２５とコンパレーター１２６とを含む。以下、これら第２駆動回路１２０の各部と第１駆動回路１１０の各調光モードにおける動作について、図３、図４の波形図を用いて説明する。なお以下ではアクティブをハイレベルとし、非アクティブをローレベルとする。
【００２８】
図３はアナログ調光モードにおける波形図である。アナログ調光モードにおいて、第１ＰＷＭ信号ＤＣＳ１はハイレベルである。第１駆動回路１１０は、ハイレベルの第１制御信号ＤＲＶ１を出力することで、第１スイッチング素子１１を常時オンさせる。なおＰＷＭ調光モードでは、第１ＰＷＭ信号ＤＣＳ１は、ハイ幅のデューティーが１００％未満の矩形波である。アナログ調光モードにおける常時ハイレベルの第１ＰＷＭ信号ＤＣＳ１を、ハイ幅のデューティーが１００％のＰＷＭ信号とする。
【００２９】
電流検出回路１２３は、抵抗ＲＣＳの両端の電位差ＣＳＰ−ＣＳＮ＝ＲＣＳ×ＩＬＤに所与のゲインを乗じることで、検出電圧ＤＴＱを出力する。エラーアンプ回路１２４は、検出電圧ＤＴＱと第１調光用電圧ＡＣＳ１の誤差を増幅する。スイッチ回路１２５は、第１ＰＷＭ信号ＤＣＳ１がハイレベルのときオンであり、第１ＰＷＭ信号ＤＣＳ１がローレベルのときオフである。アナログ調光モードではスイッチ回路１２５は常時オンである。
【００３０】
スロープ補償回路１２２は、レーザーダイオードに流れる駆動電流のサブハーモニック発振を抑制するために、電圧ＩＳの時間変化における傾きを増加させ、その傾き増加後の電圧ＳＬＱを出力する。コンパレーター１２６は、電圧ＳＬＱとエラーアンプ回路１２４の出力電圧ＥＲＱとを比較し、ＳＬＱ＜ＥＲＱのときローレベルの信号ＣＰＱを出力し、ＳＬＱ＞ＥＲＱのときハイレベルの信号ＣＰＱを出力する。
【００３１】
制御信号出力回路１２１は、第１クロック信号ＣＬＫ１のエッジで第２制御信号ＧＴＢ１をローレベルからハイレベルに遷移させる。第２制御信号ＧＴＢ１がハイレベルのとき第２スイッチング素子１２がオンなので、第２スイッチング素子１２と抵抗ＲＩＳを介して第１インダクター１４から第２電源ノードＮＧＮに電流が流れる。第１インダクター１４に流れる電流が増加していくので、電圧ＩＳが上昇し、スロープ補償回路１２２の出力電圧ＳＬＱが上昇する。第１インダクター１４に流れる電流は第１スイッチング素子１１を介して第１発光素子１５に流れるので、第１発光素子１５に流れる電流ＩＬＤ１も上昇していく。
【００３２】
ＳＬＱ＞ＥＲＱとなったときコンパレーター１２６の出力信号ＣＰＱがローレベルからハイレベルに遷移する。このとき制御信号出力回路１２１は、第２制御信号ＧＴＢ１をハイレベルからローレベルに遷移させる。第２制御信号ＧＴＢ１がローレベルのとき、第２スイッチング素子１２がオフなので、第１インダクター１４からダイオードＤＡを介して第１電源ノードＮＶＩに電流が流れる。第１インダクター１４に流れる電流は低下していくので、第１発光素子１５に流れる電流ＩＬＤ１も低下していく。
【００３３】
電流ＩＬＤ１の検出結果である検出電圧ＤＴＱと、第１調光用電圧ＡＣＳ１とが異なっている場合、エラーアンプ回路１２４の出力電圧ＥＲＱが変化するので、第２制御信号ＧＴＢ１のデューティーが変化する。これにより、検出電圧ＤＴＱが第１調光用電圧ＡＣＳ１に一致するように、電流ＩＬＤ１がフィードバック制御される。このようなフィードバック制御によって、電流ＩＬＤ１が一定に保たれる。この電流ＩＬＤ１を一定に保つ制御をスイッチングレギュレート制御と呼ぶ。電流ＩＬＤ１は、第１調光用電圧ＡＣＳ１に対応した電流値に保たれ、処理装置が第１調光用電圧ＡＣＳ１を変化させた場合には、それに応じて電流ＩＬＤ１が変化する。即ち、アナログ調光モードでは、第１調光用電圧ＡＣＳ１によって第１発光素子１５の発光量が調光される。
【００３４】
制御信号ＧＴＡについて説明する。制御信号ＧＴＡは第２制御信号ＧＴＢ１と同じ波形である。第１スイッチング素子１１のゲート−ソース間にはダイオードＤＢと抵抗ＲＡが保護素子として接続されている。第１制御信号ＤＲＶ１はキャパシターＣＤによりＤＣカットされているので、抵抗ＲＡを介して第１スイッチング素子１１のゲート−ソース間電圧が徐々に低下していく。このため、ゲート−ソース間電圧を維持するために制御信号ＧＴＡが出力される。
【００３５】
具体的には、制御信号ＧＴＡはキャパシターＣＣの一端に入力される。制御信号ＧＴＡがローレベルのとき、キャパシターＣＣの他端の電圧は、ダイオードＤＣを介して第１スイッチング素子１１のソース電圧となっている。制御信号ＧＴＡがローレベルからハイレベルに遷移したときの電位差を遷移電圧と呼ぶこととする。制御信号ＧＴＡがローレベルからハイレベルに遷移したとき、キャパシターＣＣの他端の電圧が遷移電圧の分だけ上昇するので、その電圧がダイオードＤＤを介して第１スイッチング素子１１のゲートに供給される。これにより、第１スイッチング素子１１のゲート−ソース間電圧が遷移電圧となるので、抵抗ＲＡによる電圧低下が補償される。なお、以上の説明ではダイオードにおける電圧ドロップを無視している。
【００３６】
以上のアナログ調光モードは、電流ＩＬＤ１の最大値から所定値まで用いられる。即ち第１発光素子１５を高輝度で発光させる場合にアナログ調光モードが用いられる。一方、電流ＩＬＤ１が所定値未満のとき、即ち、第１発光素子１５を低輝度で発光させる場合には、ＰＷＭ調光モードが用いられる。
【００３７】
図４は、ＰＷＭ調光モードにおける波形図である。第１ＰＷＭ信号ＤＣＳ１の周期をＴＰＷＭとし、第１ＰＷＭ信号ＤＣＳ１がハイレベルの期間をＴＨＷとする。ＴＨＷをアクティブ期間の長さ、又はパルス幅とも呼ぶ。第１ＰＷＭ信号ＤＣＳ１のデューティーは（ＴＨＷ／ＴＰＷＭ）×１００％である。なお、第２制御信号ＧＴＢ１の周波数は、第１ＰＷＭ信号ＤＣＳ１の周波数よりも高く設定されている。
【００３８】
第１ＰＷＭ信号ＤＣＳ１がハイレベルのとき、第１駆動回路１１０はハイレベルの第１制御信号ＤＲＶ１を出力し、第１スイッチング素子１１をオンさせる。このとき、第２駆動回路１２０が第２制御信号ＧＴＢ１をスイッチングすることで、スイッチングレギュレート制御を行う。これにより、第１調光用電圧ＡＣＳ１に対応した電流ＩＬＤ１が第１発光素子１５に流れる。第１ＰＷＭ信号ＤＣＳ１がローレベルのとき、第１駆動回路１１０はローレベルの第１制御信号ＤＲＶ１を出力し、第１スイッチング素子１１をオフさせる。また第２駆動回路１２０は、第２制御信号ＧＴＢ１をローレベルにする。このとき、第１発光素子１５に電流は流れない。
【００３９】
第１発光素子１５に流れる電流ＩＬＤ１の時間平均は、第１ＰＷＭ信号ＤＣＳ１のデューティーによって決まるので、発光量も第１ＰＷＭ信号ＤＣＳ１のデューティーによって決まる。このように、ＰＷＭ調光モードでは、第１ＰＷＭ信号ＤＣＳ１のデューティーにより調光制御される。一方で、第１発光素子１５に電流ＩＬＤ１が流れているときの電流値は、その時間平均よりも高い電流値が確保されている。レーザーダイオードを発光させるためには、しきい値以上の電流ＩＬＤ１をレーザーダイオードに流す必要がある。上記のようなＰＷＭ制御を行うことで、レーザーダイオードにしきい値以上の電流ＩＬＤ１を流して発光させる共に、時間平均として調光を行うことが可能となっている。
【００４０】
なお以下では、第１発光制御回路１０１のアナログ調光モードを第１アナログ調光モードと呼び、第２発光制御回路１０２のアナログ調光モードを第２アナログ調光モードと呼ぶ。また第１発光制御回路１０１のＰＷＭ調光モードを第１ＰＷＭ調光モードと呼び、第２発光制御回路１０２のＰＷＭ調光モードを第２ＰＷＭ調光モードと呼ぶ。
【００４１】
２．調光モード判定、クロック位相制御
以下、図１の発光制御装置１００が行う調光モード判定と、その判定結果を用いたクロック位相制御について説明する。図５は、調光モードに応じたセレクター１９０の動作を説明する図である。
【００４２】
ＡＭＯＤ１＝ＡＭＯＤ２＝Ｈ以外のとき、即ち、第１発光制御回路１０１及び第２発光制御回路１０２の一方又は両方がＰＷＭ調光モードのとき、セレクター１９０は、第２クロック信号ＣＬＫ２をクロック信号ＣＬＫ２’として出力する。即ち、第１発光制御回路１０１の第２駆動回路１２０は、第１クロック信号ＣＬＫ１を用いてスイッチングレギュレート制御を行い、第２発光制御回路１０２の第４駆動回路１６０は、第２クロック信号ＣＬＫ２を用いてスイッチングレギュレート制御を行う。
【００４３】
一方、ＡＭＯＤ１＝ＡＭＯＤ２＝Ｈのとき、即ち第１発光制御回路１０１及び第２発光制御回路１０２が共にアナログ調光モードのとき、セレクター１９０は、第１クロック信号ＣＬＫ１の反転信号である第３クロック信号ＣＬＫ３を、クロック信号ＣＬＫ２’として出力する。即ち、第１発光制御回路１０１の第２駆動回路１２０と第２発光制御回路１０２の第４駆動回路１６０は、互いに逆相のクロック信号を用いてスイッチングレギュレート制御を行う。なお、図５においてＣＬＫ１の上にバーを付すことで反転信号を示している。
【００４４】
まず、図６を用いて、第１発光制御回路１０１及び第２発光制御回路１０２の一方又は両方がＰＷＭ調光モードのときのクロック位相制御について説明する。図６には、第１発光制御回路１０１及び第２発光制御回路１０２の両方がＰＷＭ調光モードのときの波形図を例として示す。なお図６において、ＰＷＭ信号の立ち上がりエッジがアクティブエッジに相当する。
【００４５】
第１発光制御回路１０１は、第１ＰＷＭ信号ＤＣＳ１に基づいて第２制御信号ＧＴＢ１の位相を制御する。具体的には、第１発振回路１４０は、第１ＰＷＭ信号ＤＣＳ１がローレベルのとき発振停止しており、第１ＰＷＭ信号ＤＣＳ１の立ち上がりエッジをトリガーとして発振を開始する。即ち、第１クロック信号ＣＬＫ１の立ち上がりエッジを位相０度とすると、第１ＰＷＭ信号ＤＣＳ１がローレベルからハイレベルになったとき、第１クロック信号ＣＬＫ１は位相０度から出力される。第２駆動回路１２０は、第１クロック信号ＣＬＫ１の立ち上がりエッジにおいて位相０度となる第２制御信号ＧＴＢ１を出力する。即ち、第１ＰＷＭ信号ＤＣＳ１の立ち上がりエッジにおいて、第２制御信号ＧＴＢ１は位相０度から出力開始される。
【００４６】
同様に、第２発光制御回路１０２は、第２ＰＷＭ信号ＤＣＳ２に基づいて第４制御信号ＧＴＢ２の位相を制御する。具体的には、第２発振回路１８０は、第２ＰＷＭ信号ＤＣＳ２がローレベルのとき発振停止しており、第２ＰＷＭ信号ＤＣＳ２の立ち上がりエッジをトリガーとして発振を開始する。即ち、第２ＰＷＭ信号ＤＣＳ２がローレベルからハイレベルになったとき、第２クロック信号ＣＬＫ２は位相０度から出力される。第４駆動回路１６０は、第２クロック信号ＣＬＫ２の立ち上がりエッジにおいて位相０度となる第４制御信号ＧＴＢ２を出力する。即ち、第２ＰＷＭ信号ＤＣＳ２の立ち上がりエッジにおいて、第４制御信号ＧＴＢ２は位相０度から出力開始される。
【００４７】
以上の本実施形態によれば、第１ＰＷＭ信号ＤＣＳ１の立ち上がりエッジで第２スイッチング素子１２のスイッチングが再開されたとき、第２制御信号ＧＴＢ１は位相０度から開始される。同様に、第２ＰＷＭ信号ＤＣＳ２の立ち上がりエッジで第４スイッチング素子２２のスイッチングが再開されたとき、第４制御信号ＧＴＢ２は位相０度から開始される。これにより、スイッチング素子のスイッチングが再開されたときのオン期間が短くならないので、インダクターに十分なエネルギーが蓄積され、発光素子に十分な電流を流すことができる。
【００４８】
次に、第１発光制御回路１０１及び第２発光制御回路１０２の両方がアナログ調光モードのときのクロック位相制御について説明する。まず図７を用いて、第１発光制御回路１０１と第２発光制御回路１０２が同位相でスイッチングレギュレート制御した場合の問題点を説明する。
【００４９】
図７に示すように、第１クロック信号ＣＬＫ１の立ち上がりエッジで第２制御信号ＧＴＢ１及び第４制御信号ＧＴＢ２の位相が０度であるとする。この場合、第２スイッチング素子１２と第４スイッチング素子２２が同位相でオンオフされるので、第１発光素子１５に流れる電流ＩＬＤ１のリップルと、第２発光素子２５に流れる電流ＩＬＤ２のリップルとが、同位相で発生することになる。そうすると、ＩＬＤ１＋ＩＬＤ２のリップル振幅は、ＩＬＤ１のリップル振幅とＩＬＤ２のリップル振幅とを加算したものとなるので、ＩＬＤ１＋ＩＬＤ２の最大値が大きくなる。この電流ＩＬＤ１＋ＩＬＤ２は、第１光源回路１０及び第２光源回路２０に電源を供給する電源回路の負荷となるので、電源回路の最大負荷が大きくなり、容量の大きな電源が必要になるという課題がある。
【００５０】
図８は、本実施形態において、第１発光制御回路１０１及び第２発光制御回路１０２の両方がアナログ調光モードのときの波形図である。
【００５１】
本実施形態では、第１発光制御回路１０１及び第２発光制御回路１０２の両方がアナログ調光モードのとき、第１クロック信号ＣＬＫ１の位相が反転された第３クロック信号ＣＬＫ３に基づいて第４制御信号ＧＴＢ２が出力される。即ち、第２制御信号ＧＴＢ１の位相と第４制御信号ＧＴＢ２の位相が１８０度ずれるので、第２スイッチング素子１２と第４スイッチング素子２２が逆位相でオンオフされる。これにより、第１発光素子１５に流れる電流ＩＬＤ１のリップルと、第２発光素子２５に流れる電流ＩＬＤ２のリップルとが、逆位相で発生するので、ＩＬＤ１＋ＩＬＤ２のリップル振幅は、図７の場合に比べて低減される。ＩＬＤ１＋ＩＬＤ２のリップル振幅が低減されることで、電源回路の負荷が低減されるので、電源回路の容量を小さくすることが可能となる。
【００５２】
３．第２手法
発光制御装置１００が行う調光モード判定と、その判定結果を用いたクロック位相制御の第２手法について説明する。
【００５３】
図９は、第２発光制御回路１０２の第２構成例である。第１発光制御回路１０１は図１と同じ構成である。図９では、第２発光制御回路１０２はセレクター１９３と遅延回路１９４と第３駆動回路１５０と第４駆動回路１６０と第２モード判定回路１７０と第２発振回路１８０とを含む。
【００５４】
遅延回路１９４は、第２制御信号ＧＴＢ１に基づいて第２発振回路１８０のイネーブル信号ＡＥＮＢを出力する。具体的には、遅延回路１９４は、第２制御信号ＧＴＢ１がアクティブである期間に対応した遅延量だけ第２制御信号ＧＴＢ１を遅延させ、その遅延された第２制御信号ＧＴＢ１に基づいてイネーブル信号ＡＥＮＢを出力する。
【００５５】
セレクター１９０は、第１調光モード判定信号ＡＭＯＤ１と第２調光モード判定信号ＡＭＯＤ２に基づいて、第２ＰＷＭ信号ＤＣＳ２又はイネーブル信号ＡＥＮＢを選択し、イネーブル信号ＥＮＢとして第２発振回路１８０に出力する。第２発振回路１８０は、イネーブル信号ＥＮＢがアクティブから非アクティブになったとき発振を開始する。
【００５６】
図１０は、調光モードに応じたセレクター１９３の動作を説明する図である。ＡＭＯＤ１＝ＡＭＯＤ２＝Ｈ以外のとき、即ち、第１発光制御回路１０１及び第２発光制御回路１０２の一方又は両方がＰＷＭ調光モードのとき、セレクター１９３は、第２ＰＷＭ信号ＤＣＳ２をイネーブル信号ＥＮＢとして出力する。即ち、第２発振回路１８０は、第２ＰＷＭ信号ＤＣＳ２に基づいて発振を開始し、第２クロック信号ＣＬＫ２を出力する。
【００５７】
一方、ＡＭＯＤ１＝ＡＭＯＤ２＝Ｈのとき、即ち第１発光制御回路１０１及び第２発光制御回路１０２が共にアナログ調光モードのとき、セレクター１９３は、遅延回路１９４からのイネーブル信号ＡＥＮＢをイネーブル信号ＥＮＢとして出力する。即ち、第２発振回路１８０は、遅延回路１９４からのイネーブル信号ＡＥＮＢに基づいて発振を開始し、第２クロック信号ＣＬＫ２を出力する。
【００５８】
なお、第１発光制御回路１０１及び第２発光制御回路１０２の一方又は両方がＰＷＭ調光モードのときには、図８の波形図と同様な動作となる。そのため、ここでは波形図及び説明を省略する。
【００５９】
図１１は、第１発光制御回路１０１及び第２発光制御回路１０２の両方がアナログ調光モードのときの波形図である。
【００６０】
ＡＭＯＤ１とＡＭＯＤ２がローレベルからハイレベルになった後、最初に第２制御信号ＧＴＢ１がハイレベルからローレベルになったとき、遅延回路１９４がイネーブル信号ＡＥＮＢをローレベルからハイレベルにする。なお、ＡＭＯＤ１とＡＭＯＤ２が異なるタイミングで遷移する場合、ＡＭＯＤ１とＡＭＯＤ２の論理積がローレベルからハイレベルになった後、最初に第２制御信号ＧＴＢ１がハイレベルからローレベルになったとき、遅延回路１９４がイネーブル信号ＡＥＮＢをローレベルからハイレベルにする。
【００６１】
イネーブル信号ＡＥＮＢがローレベルからハイレベルになったとき、第２発振回路１８０が発振を開始する。即ち、イネーブル信号ＡＥＮＢがローレベルからハイレベルになったとき、第２クロック信号ＣＬＫ２は位相０度から開始される。これにより、第４駆動回路１６０は、第２制御信号ＧＴＢ１に対して遅延時間ＴＤＧだけ遅延した第４制御信号ＧＴＢ２を出力する。遅延時間ＴＤＧは、第２制御信号ＧＴＢ１のアクティブ期間に対応している。
【００６２】
本実施形態によれば、第２制御信号ＧＴＢ１による第２スイッチング素子１２のスイッチングと、第４制御信号ＧＴＢ２による第４スイッチング素子２２のスイッチングの位相が、第２制御信号ＧＴＢ１のアクティブ期間に対応した遅延時間ＴＤＧだけずれる。これにより、第１発光素子１５に流れる電流ＩＬＤ１が最大となるタイミングと、第２発光素子２５に流れる電流ＩＬＤ２が最大となるタイミングとをずらすことができる。即ち、図７の場合に比べて、ＩＬＤ１＋ＩＬＤ２のリップル振幅を低減できるので、電源回路の負荷を低減できる。
【００６３】
なお、遅延時間ＴＤＧは第２制御信号ＧＴＢ１のアクティブ期間と同じである必要はなく、第２制御信号ＧＴＢ１のアクティブ期間又はデューティーによって制御される時間であればよい。例えば、図１３で後述するように、遅延時間ＴＤＧは、第２制御信号ＧＴＢ１のアクティブ期間より長くてもよい。
【００６４】
図１２は遅延回路１９４の詳細構成例である。遅延回路１９４は、抵抗ＲＥ１とキャパシターＣＥ１、ＣＰＥとトランジスターＴＲＥ１、ＴＲＥ２とインバーターＩＮＥ１、ＩＮＥ２と出力回路ＱＣＥとを含む。トランジスターＴＲＥ１はＰ型トランジスターであり、トランジスターＴＲＥ２はＮ型トランジスターである。
【００６５】
図１３を用いて、図１２の遅延回路１９４の動作を説明する。なお図１３ではハイレベルをアクティブとし、ローレベルを非アクティブとする。
【００６６】
第２制御信号ＧＴＢ１がハイレベルのとき、インバーターＩＮＥ１がローレベルを出力するので、トランジスターＴＲＥ１がオンである。これにより、キャパシターＣＰＥの一端の電圧ＤＬＱが電源電圧ＶＤＡとなり、キャパシターＣＰＥの電荷がリセットされた状態となる。
【００６７】
抵抗ＲＥ１とキャパシターＣＥ１はローパスフィルターを構成しており、第２制御信号ＧＴＢ１を平滑化することで電圧ＶＬＰをトランジスターＴＲＥ２のゲートに出力する。トランジスターＴＲＥ２は、電圧ＶＬＰに対応したオン抵抗を有しており、キャパシターＣＰＥの一端からグランドに電流を流す。即ち、第２制御信号ＧＴＢ１がローレベルのとき、トランジスターＴＲＥ２が流す電流によってキャパシターＣＰＥの電荷が増加し、電圧ＤＬＱが低下していく。なお、電圧ＶＬＰは、ＧＴＢ１がハイレベルのときの電圧と、ＧＴＢ１のデューティーとが乗算された電圧である。即ち、ＧＴＢ１のデューティーが大きいほど電圧ＶＬＰが高くなるので、トランジスターＴＲＥ２のオン抵抗が小さくなり、電圧ＤＬＱが低下していく傾きが大きくなる。
【００６８】
電圧ＤＬＱがインバーターＩＮＥ２のロジカルスレショルド以下になると、インバーターＩＮＥ２の出力信号ＤＧＴＢがローレベルからハイレベルになる。第２制御信号ＧＴＢ１がハイレベルになると電圧ＤＬＱが再び電源電圧ＶＤＡとなるので、インバーターＩＮＥ２の出力信号ＤＧＴＢがハイレベルからローレベルとなる。
【００６９】
出力回路ＱＣＥはロジック回路であり、ＡＭＯＤ１とＡＭＯＤ２の論理積がローレベルからハイレベルになった後、最初のＤＧＴＢの立ち上がりエッジでイネーブル信号ＡＥＮＢをローレベルからハイレベルにする。イネーブル信号ＡＥＮＢがローレベルからハイレベルになると、第２発振回路１８０が発振を開始して第２クロック信号ＣＬＫ２を出力する。以上のようにして、第２制御信号ＧＴＢ１から位相が遅延した第２クロック信号ＣＬＫ２が生成される。
【００７０】
なお図１３の例では、第２クロック信号ＣＬＫ２の位相０度は、第２制御信号ＧＴＢ１の立ち下がりエッジから遅延している。この遅延時間は、トランジスターＴＲＥ２に流れる電流をＩＴＲＥ２としたとき、ＣＰＥ×ＶＤＡ／ＩＴＲＥ２である。
【００７１】
４．モード判定回路の詳細構成例
図１４は、第１モード判定回路１３０の詳細構成例である。なお第２モード判定回路１７０も同様な構成である。
【００７２】
第１モード判定回路１３０は、遅延回路ＤＬＣＡとＮＯＲ回路ＮＲＡとトランジスターＴＲＡと電流源ＩＳＡとキャパシターＣＰＡとバッファー回路ＳＨＭＡとを含む。
【００７３】
キャパシターＣＰＡの一端は第２電源ノードに接続される。第２電源ノードは例えばグランドノードである。電流源ＩＳＡは、キャパシターＣＰＡの他端に接続され、キャパシターＣＰＡに電流ＩＢＡを供給する。トランジスターＴＲＡは、Ｎ型トランジスターであり、キャパシターＣＰＡの他端と第２電源ノードとの間に接続される。即ちトランジスターＴＲＡのソースが第２電源ノードに接続され、トランジスターＴＲＡのドレインがキャパシターＣＡの他端に接続される。キャパシターＣＡの他端の電圧をＶＤＴＡとする。バッファー回路ＳＨＭＡは、しきい値電圧を基準として出力論理レベルを判定する。即ち、バッファー回路ＳＨＭＡは、電圧ＶＤＴＡがしきい値電圧よりも高いか否かに応じて、第１論理レベル又は第２論理レベルの第１調光モード判定信号ＡＭＯＤ１を出力する。バッファー回路ＳＨＭＡは、例えばシュミット回路である。
【００７４】
図１５は、第１モード判定回路１３０の動作を説明する波形図である。図１５では、第１論理レベルをローレベルとし、第２論理レベルをハイレベルとし、第２電源をグランドとする。
【００７５】
遅延回路ＤＬＣＡは、第１ＰＷＭ信号ＤＣＳ１を遅延させた信号ＤＣＳ＿ＤＬＡを出力する。遅延時間は、第１ＰＷＭ信号ＤＣＳ１の周期ＴＰＷＭよりも十分短い時間である。ＮＯＲ回路ＮＲＡは、第１ＰＷＭ信号ＤＣＳ１と信号ＤＣＳ＿ＤＬＡの否定論理和を、マスク信号ＭＳＫＡとして出力する。第１ＰＷＭ信号ＤＣＳ１がローレベルのとき、基本的にマスク信号ＭＳＫＡがハイレベルとなるが、遅延回路ＤＬＣＡによる遅延時間の分だけマスク信号ＭＳＫＡの立ち上がりが遅延する。
【００７６】
マスク信号ＭＳＫＡがハイレベルのとき、トランジスターＴＲＡがオンなので、キャパシターＣＰＡの他端の電圧ＶＤＴＡがグランドになる。マスク信号ＭＳＫＡがローレベルになるとトランジスターＴＲＡがオフになり、キャパシターＣＰＡに電流ＩＢＡが供給される。これにより電圧ＶＤＴＡが上昇する。第１ＰＷＭ調光モードの場合、マスク信号ＭＳＫＡが再びハイレベルになるので、電圧ＶＤＴＡがグランドに戻る。このときの電圧ＶＤＴＡの最大値を超えないようにバッファー回路ＳＨＭＡのしきい値電圧ＶＴＨＡが設定されている。即ち、第１ＰＷＭ調光モードでは、第１調光モード判定信号ＡＭＯＤ１はローレベルに維持される。
【００７７】
第１アナログ調光モードの場合には、周期ＴＰＷＭよりも長い期間、第１ＰＷＭ信号ＤＣＳ１がハイレベルとなっている。この場合、電圧ＶＤＴＡがしきい値電圧ＶＴＨＡを超えるので、第１調光モード判定信号ＡＭＯＤ１がローレベルからハイレベルになる。再び第１ＰＷＭ調光モードとなり、第１ＰＷＭ信号ＤＣＳ１がローレベルになるとマスク信号ＭＳＫＡがハイレベルとなり、第１調光モード判定信号ＡＭＯＤ１がローレベルとなる。以上のようにして、第１ＰＷＭ信号ＤＣＳ１のアクティブ期間の長さに基づいて、第１アナログ調光モード及び第１ＰＷＭ調光モードが検出される。
【００７８】
５．投写型映像表示装置
図１６は、光源装置２００を含む投写型映像表示装置４００の構成例である。投写型映像表示装置４００は、スクリーンに映像を投写する装置であり、プロジェクターとも呼ばれる。投写型映像表示装置４００は、光源装置２００と処理装置３００と操作部３１０と記憶部３２０と通信部３３０と表示装置３４０と光学系３５０とを含む。光源装置２００は発光制御装置１００と第１光源回路１０とを含む。
【００７９】
通信部３３０は、ＰＣ等の情報処理装置との間で通信を行う。通信部３３０は、ＶＧＡ規格又はＤＶＩ規格、ＨＤＭＩ（ＨＤＭＩは登録商標）規格等の種々の映像インターフェースである。或いは、通信部３３０は、ＵＳＢ規格等の通信インターフェースであってもよいし、又はＬＡＮ等のネットワークインターフェースであってもよい。記憶部３２０は、通信部３３０から入力された画像データを記憶する。また記憶部３２０は処理装置３００のワーキングメモリーとして機能してもよい。記憶部３２０は、半導体メモリー又はハードディスクドライブ等の種々の記憶装置である。操作部３１０は、ユーザーが投写型映像表示装置４００を操作するためのユーザーインターフェースである。例えば操作部３１０は、ボタン又はタッチパネル、ポインティングデバイス、文字入力デバイス等である。処理装置３００は、ＣＰＵ又はＭＰＵ等のプロセッサーである。処理装置３００は、記憶部３２０に記憶された画像データを表示装置３４０へ送信する。また処理装置３００は、発光制御装置１００にＰＷＭ信号及び調光用電圧を出力することで調光制御を行う。表示装置３４０は、液晶表示パネルと、画像データに基づいて液晶表示パネルに画像を表示させる表示ドライバーと、を含む。液晶パネルには第１光源回路１０から光が入射され、液晶パネルを透過した光が光学系３５０によってスクリーンに投写される。図１６では光の経路を点線矢印で示している。
【００８０】
以上に説明した本実施形態の発光制御装置は、第１スイッチング素子と第２スイッチング素子と第３スイッチング素子と第４スイッチング素子とを制御する。第１スイッチング素子は、第１電源ノードと第１インダクターの一端との間において第１発光素子に対して直列に設けられる。第２スイッチング素子は、第１インダクターの他端から第２電源ノードとの間に設けられる。第３スイッチング素子は、第１電源ノードと第２インダクターの一端との間において第２発光素子に対して直列に設けられる。第４スイッチング素子は、第２インダクターの他端から第２電源ノードとの間に設けられる。発光制御装置は、第１発光制御回路と第２発光制御回路とを含む。第１発光制御回路は、第１ＰＷＭ信号に基づいて第１スイッチング素子のオンオフを制御する第１制御信号と、第１ＰＷＭ信号がアクティブである期間において第２スイッチング素子のオンオフを制御する第２制御信号と、を出力する。第２発光制御回路は、第２ＰＷＭ信号に基づいて第３スイッチング素子のオンオフを制御する第３制御信号と、第２ＰＷＭ信号がアクティブである期間において第４スイッチング素子のオンオフを制御する第４制御信号と、を出力する。第１ＰＷＭ信号のオンデューティーにより第１発光素子の発光量が設定される第１ＰＷＭ調光モードのとき、第１発光制御回路は、第１ＰＷＭ信号に基づいて第２制御信号の位相を制御する。第２ＰＷＭ信号のオンデューティーにより第２発光素子の発光量が設定される第２ＰＷＭ調光モードのとき、第２発光制御回路は、第２ＰＷＭ信号に基づいて第４制御信号の位相を制御する。第１ＰＷＭ信号がアクティブに固定される第１アナログ調光モード、かつ第２ＰＷＭ信号がアクティブに固定される第２アナログ調光モードのとき、第２発光制御回路は、第２制御信号とは位相が異なる第４制御信号を出力する。
【００８１】
このようにすれば、第１ＰＷＭ調光モードにおいて、第１ＰＷＭ信号がアクティブとなったとき第２スイッチング素子のスイッチングが再開され、その再開のときの第２制御信号の位相が第１ＰＷＭ信号に基づいて制御される。また第２ＰＷＭ調光モードにおいて、第２ＰＷＭ信号がアクティブとなったとき第４スイッチング素子のスイッチングが再開され、その再開のときの第４制御信号の位相が第２ＰＷＭ信号に基づいて制御される。これにより、スイッチング素子のスイッチングが再開されたときのオン期間を確保することが可能になるので、インダクターに十分なエネルギーが蓄積され、発光素子に十分な電流を流すことができる。また、第１アナログ調光モードかつ第２アナログ調光モードのとき、第２制御信号と第４制御信号の位相が異なるので、第２スイッチング素子と第４スイッチング素子が、異なる位相でオンオフされる。これにより、第１発光素子に流れる電流が最大となるタイミングと、第２発光素子に流れる電流が最大となるタイミングとが、ずれるので、第１光源回路及び第２光源回路に電源を供給する電源回路の負荷を低減できる。
【００８２】
また本実施形態では、発光制御装置は、第１クロック信号を生成する第１発振回路と、第２クロック信号を生成する第２発振回路と、第１クロック信号の位相をシフトさせた第３クロック信号を出力するクロック位相シフト回路と、を含んでもよい。第１発光制御回路は、第１クロック信号に基づいて第２制御信号を出力してもよい。第２発光制御回路は、第２ＰＷＭ調光モードのとき、第２クロック信号に基づいて第４制御信号を出力し、第１アナログ調光モードかつ第２アナログ調光モードのとき、第３クロック信号に基づいて第４制御信号を出力してもよい。
【００８３】
このようにすれば、第１アナログ調光モードかつ第２アナログ調光モードのとき、第１クロック信号に基づいて第２制御信号が出力され、第１クロック信号の位相がシフトされた第３クロック信号に基づいて、第４制御信号が出力される。これにより、第１アナログ調光モードかつ第２アナログ調光モードにおいて、第２スイッチング素子と第４スイッチング素子を、異なる位相でスイッチングできる。
【００８４】
また本実施形態では、クロック位相シフト回路は、第１クロック信号の位相を反転させた第３クロック信号を出力してもよい。
【００８５】
このようにすれば、第１アナログ調光モードかつ第２アナログ調光モードのとき、第１クロック信号の位相が反転された第３クロック信号に基づいて、第４制御信号が出力される。これにより、第１アナログ調光モードかつ第２アナログ調光モードにおいて、第２スイッチング素子と第４スイッチング素子を、逆位相でスイッチングできる。
【００８６】
また本実施形態では、発光制御装置は、第１クロック信号を生成する第１発振回路と、第２クロック信号を生成する第２発振回路と、第２制御信号を遅延させた信号に基づいて第２発振回路のイネーブル信号を出力する遅延回路と、を含んでもよい。第１発光制御回路は、第１クロック信号に基づいて第２制御信号を出力してもよい。第２発振回路は、第２ＰＷＭ調光モードのとき、第２ＰＷＭ信号に基づいて発振を開始し、第１アナログ調光モードかつ第２アナログ調光モードのとき、イネーブル信号に基づいて発振を開始してもよい。第２発光制御回路は、第２クロック信号に基づいて第４制御信号を出力してもよい。
【００８７】
このようにすれば、第１アナログ調光モードかつ第２アナログ調光モードのとき、第２制御信号を遅延させた信号に基づいて出力されたイネーブル信号に基づいて、第２発振回路の発振が開始される。第２発振回路が出力する第２クロック信号に基づいて第４制御信号が出力されるので、第２制御信号と第４制御信号の位相を異ならせることができる。
【００８８】
また本実施形態では、遅延回路は、第２制御信号がアクティブである期間又はデューティーによって制御される時間に対応した遅延量だけ第２制御信号を遅延させ、遅延された第２制御信号に基づいてイネーブル信号を出力してもよい。
【００８９】
このようにすれば、第１アナログ調光モードかつ第２アナログ調光モードのとき、第２制御信号がアクティブである期間又はデューティーによって制御される時間に対応した遅延量だけ、第２発振回路の発振開始を遅延させることができる。これにより、その遅延量だけ、第２制御信号と第４制御信号の位相を異ならせることができる。
【００９０】
また本実施形態では、第１発振回路は、第１ＰＷＭ調光モードにおいて、第１ＰＷＭ信号のアクティブエッジで発振を開始してもよい。第２発振回路は、第２ＰＷＭ調光モードにおいて、第２ＰＷＭ信号のアクティブエッジで発振を開始してもよい。
【００９１】
このようにすれば、第１ＰＷＭ調光モードにおいて、第１ＰＷＭ信号のアクティブエッジにおける第１クロック信号の位相が、各アクティブエッジで同じになる。また第２ＰＷＭ調光モードにおいて、第２ＰＷＭ信号のアクティブエッジにおける第２クロック信号の位相が、各アクティブエッジで同じになる。これにより、第２スイッチング素子のスイッチングが再開されたときのオン期間、及び第４スイッチング素子のスイッチングが再開されたときのオン期間を確保することが可能になる。
【００９２】
また本実施形態では、発光制御装置は、第１モード判定回路と第２モード判定回路とを含む。第１モード判定回路は、第１発光制御回路が第１ＰＷＭ調光モードであるか第１アナログ調光モードであるかを、第１ＰＷＭ信号に基づいて判定してもよい。第２モード判定回路は、第２発光制御回路が第２ＰＷＭ調光モードなのか第２アナログ調光モードなのかを、第２ＰＷＭ信号に基づいて判定してもよい。
【００９３】
ＰＷＭ調光モードとアナログ調光モードでは、ＰＷＭ信号のデューティー比が異なる。このため、第１ＰＷＭ信号に基づいて第１発光制御回路の調光モードを判定することが可能となる。また、第２ＰＷＭ信号に基づいて第２発光制御回路の調光モードを判定することが可能となる。
【００９４】
また本実施形態では、第１モード判定回路は、第１ＰＷＭ信号のアクティブ期間の長さ、又は第１ＰＷＭ信号のデューティー比を判定することで、第１ＰＷＭ調光モードであるか第１アナログ調光モードであるかを判定してもよい。第２モード判定回路は、第２ＰＷＭ信号のアクティブ期間の長さ、又は第２ＰＷＭ信号のデューティー比を判定することで、第２ＰＷＭ調光モードであるか第２アナログ調光モードであるかを判定してもよい。
【００９５】
このようにすれば、ＰＷＭ信号のアクティブ期間の長さ、又はＰＷＭ信号のデューティー比を判定することで、調光モードを判定できる。ＰＷＭ信号の周期に対するアクティブ期間の長さの比がデューティー比なので、アクティブ期間の長さを判定することで実質的にデューティー比を判定できる。
【００９６】
また本実施形態の光源装置は、上記のいずれかに記載の発光制御装置と、第１発光素子と、第１スイッチング素子と、第２スイッチング素子と、第１インダクターと、第２発光素子と、第３スイッチング素子と、第４スイッチング素子と、第２インダクターと、を含む。
【００９７】
また本実施形態の投写型映像表示装置は、上記のいずれかに記載された光源装置を含む。
【００９８】
なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また発光制御回路、発光制御装置、光源回路、光源装置、投写型映像表示装置の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００９９】
１０…第１光源回路、１１…第１スイッチング素子、１２…第２スイッチング素子、１４…第１インダクター、１５…第１発光素子、２０…第２光源回路、２１…第３スイッチング素子、２２…第４スイッチング素子、２４…第２インダクター、２５…第２発光素子、１００…発光制御装置、１０１…第１発光制御回路、１０２…第２発光制御回路、１１０…第１駆動回路、１２０…第２駆動回路、１２１…制御信号出力回路、１２２…スロープ補償回路、１２３…電流検出回路、１２４…エラーアンプ回路、１２５…スイッチ回路、１２６…コンパレーター、１３０…第１モード判定回路、１４０…第１発振回路、１５０…第３駆動回路、１６０…第４駆動回路、１７０…第２モード判定回路、１８０…第２発振回路、１９０…セレクター、１９１…インバーター、１９３…セレクター、１９４…遅延回路、２００…光源装置、３００…処理装置、３１０…操作部、３２０…記憶部、３３０…通信部、３４０…表示装置、３５０…光学系、４００…投写型映像表示装置、ＡＣＳ１…第１調光用電圧、ＡＣＳ２…第２調光用電圧、ＡＥＮＢ…イネーブル信号、ＡＭＯＤ１…第１調光モード判定信号、ＡＭＯＤ２…第２調光モード判定信号、ＣＬＫ１…第１クロック信号、ＣＬＫ２…第２クロック信号、ＣＬＫ３…第３クロック信号、ＤＣＳ１…第１ＰＷＭ信号、ＤＣＳ２…第２ＰＷＭ信号、ＤＲＶ１…第１制御信号、ＤＲＶ２…第３制御信号、ＧＴＢ１…第２制御信号、ＧＴＢ２…第４制御信号、ＩＬＤ１…電流、ＮＧＮ…第２電源ノード、ＮＶＩ…第１電源ノード、ＴＤＣＳ…ＰＷＭ端子、ＴＤＧ…遅延時間
【図１】
2020140798.tif 000003
【図２】
2020140798.tif 000004
【図３】
2020140798.tif 000005
【図４】
2020140798.tif 000006
【図５】
2020140798.tif 000007
【図６】
2020140798.tif 000008
【図７】
2020140798.tif 000009
【図８】
2020140798.tif 000010
【図９】
2020140798.tif 000011
【図１０】
2020140798.tif 000012
【図１１】
2020140798.tif 000013
【図１２】
2020140798.tif 000014
【図１３】
2020140798.tif 000015
【図１４】
2020140798.tif 000016
【図１５】
2020140798.tif 000017
【図１６】
2020140798.tif 000018