(57)【要約】【課題】モータの駆動モードの切り替えに伴って生じ得る電流グリッチを抑制する。【解決手段】フルブリッジ回路を用いモータ（１１４）をスイッチング駆動モード又はリニア駆動モードで駆動する。スイッチング駆動モードでは、モータ電流の経路が、第１ハイサイドトランジスタ（１１）から第２ローサイドトランジスタ（１４）に向かう第１経路と、第１ハイサイドトランジスタ（１１）から第２ハイサイドトランジスタ（１３）に向かう第２経路と、第１ローサイドトランジスタ（１２）から第２ローサイドトランジスタ（１４）に向かう第３経路と、で切り替わる。スイッチング駆動モードからリニア駆動モードに切り替える場合、第２経路から第１経路への遷移タイミングにおいて当該切り替えを実行し、この際、第１ハイサイドトランジスタ及び第２ローサイドトランジスタのゲート電荷を強制放電させる。【選択図】図７
2020054110.tif 000002
【特許請求の範囲】
【請求項１】
互いに直接接続された第１ハイサイドトランジスタ及び第１ローサイドトランジスタから成る第１ハーフブリッジ回路と、互いに直接接続された第２ハイサイドトランジスタ及び第２ローサイドトランジスタから成る第２ハーフブリッジ回路とによってフルブリッジ回路を構成し、前記フルブリッジ回路にてモータを駆動するモータドライバ装置において、
前記フルブリッジ回路からスイッチング電圧が前記モータに供給されるスイッチング駆動を実現するスイッチングドライバと、前記フルブリッジ回路から連続的な電圧であるリニア電圧が前記モータに供給されるリニア駆動を実現するリニアドライバと、前記モータの駆動モードを前記スイッチング駆動が実現されるスイッチング駆動モード又は前記リニア駆動が実現されるリニア駆動モードに設定する制御回路と、を備え、
前記第１ハーフブリッジ回路から前記モータを介し前記第２ハーフブリッジ回路に向けてモータ電流が流れる電流状況において、前記スイッチング駆動により前記モータ電流が流れる電流経路は複数の経路間で切り替わり、
前記複数の経路は、前記第１ハイサイドトランジスタから前記モータを介して前記第２ローサイドトランジスタに向かう経路を含んだ第１経路と、前記第１ハイサイドトランジスタから前記モータを介して前記第２ハイサイドトランジスタに向かう経路を含んだ第２経路と、前記第１ローサイドトランジスタから前記モータを介して前記第２ローサイドトランジスタに向かう経路を含んだ第３経路と、を含み、
当該モータドライバ装置には、更に、前記電流経路の前記第２経路から前記第１経路への遷移を検出する検出回路と、前記フルブリッジ回路を構成する各トランジスタのゲート電荷を個別に放電可能な放電用回路と、が設けられ、
前記制御回路は、前記電流状況において前記モータの駆動モードを前記スイッチング駆動モードから前記リニア駆動モードに切り替える場合、前記検出回路による前記遷移の検出に応答して当該切り替えを実行し、この際、前記電流経路を前記１経路とするために前記スイッチングドライバにより前記第１ハイサイドトランジスタのゲート及び前記第２ローサイドトランジスタのゲートに供給されていた前記第１ハイサイドトランジスタのゲート電荷及び前記第２ローサイドトランジスタのゲート電荷を前記放電用回路を用いて放電させる
ことを特徴とするモータドライバ装置。
【請求項２】
前記第１ハーフブリッジ回路及び前記第２ハーフブリッジ回路の夫々は所定の電源電圧部と所定の基準電位部との間に配置され、
前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタ間の接続ノードは第１出力端子に接続される一方で前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタ間の接続ノードは第２出力端子に接続され、前記第１出力端子及び前記第２出力端子間に前記モータが接続され、
前記放電用回路は、前記第１ハイサイドトランジスタのゲートと前記第１出力端子との間に挿入された第１ハイサイド放電用回路と、前記第１ローサイドトランジスタのゲートと前記基準電位部との間に挿入された第１ローサイド放電用回路と、前記第２ハイサイドトランジスタのゲートと前記第２出力端子との間に挿入された第２ハイサイド放電用回路と、前記第２ローサイドトランジスタのゲートと前記基準電位部との間に挿入された第２ローサイド放電用回路と、を有する
ことを特徴とする請求項１に記載のモータドライバ装置。
【請求項３】
前記制御回路は、前記電流状況において前記モータの駆動モードを前記スイッチング駆動モードから前記リニア駆動モードに切り替える場合、前記第１ハイサイドトランジスタの前記ゲート電荷及び前記第２ローサイドトランジスタの前記ゲート電荷を、前記検出回路による前記遷移の検出に応答して、前記第１ハイサイド放電用回路及び前記第２ローサイド放電用回路を介して放電させる
ことを特徴とする請求項２に記載のモータドライバ装置。
【請求項４】
前記第１ハイサイド放電用回路、前記第１ローサイド放電用回路、前記第２ハイサイド放電用回路及び前記第２ローサイド放電用回路の夫々は、スイッチと整流素子との直列回路から成り、
前記制御回路は、前記電流状況において前記モータの駆動モードを前記スイッチング駆動モードから前記リニア駆動モードに切り替える場合、前記検出回路による前記遷移の検出に応答して前記第１ハイサイド放電用回路及び前記第２ローサイド放電用回路の各スイッチを所定時間だけオンとし、これによって、前記第１ハイサイドトランジスタの前記ゲート電荷及び前記第２ローサイドトランジスタの前記ゲート電荷を、対応する前記整流素子を介して放電させる
ことを特徴とする請求項３に記載のモータドライバ装置。
【請求項５】
前記第１ハイサイド放電用回路、前記第１ローサイド放電用回路、前記第２ハイサイド放電用回路及び前記第２ローサイド放電用回路の夫々において、前記整流素子は、ダイオード接続された放電用トランジスタから成る
ことを特徴とする請求項４に記載のモータドライバ装置。
【請求項６】
前記制御回路は、所定の情報の入力を受け、前記所定の情報が第１情報を示すとき前記モータの駆動モードを前記スイッチング駆動モードに設定する一方で、前記所定の情報が第２情報を示すとき前記モータの駆動モードを前記リニア駆動モードに設定し、
前記スイッチング駆動が行われているときにおいて、前記所定の情報にて前記第１情報から前記第２情報への変化があったとき、前記検出回路により前記遷移が検出されるまで前記リニア駆動モードへの切り替えを待機し、前記遷移の検出に応答して前記モータの駆動モードを前記スイッチング駆動モードから前記リニア駆動モードに切り替える
ことを特徴とする請求項１〜５の何れかに記載のモータドライバ装置。
【請求項７】
前記モータ電流の大きさ及び向きを指定する電流指令信号と前記モータ電流の検出信号とに基づき帰還制御信号を生成する帰還制御信号生成回路を更に備え、
前記スイッチングドライバは、前記スイッチング駆動において前記帰還制御信号に基づく前記スイッチング電圧を前記モータに供給し、
前記リニアドライバは、前記リニア駆動において前記帰還制御信号に基づく前記リニア電圧を前記モータに供給し、
前記制御回路は、前記電流指令信号を前記所定の情報として受ける
ことを特徴とする請求項６に記載のモータドライバ装置。
【請求項８】
前記制御回路は、前記電流指令信号により指定される前記モータ電流の大きさが所定値より大きいとき、前記モータの駆動モードを前記スイッチング駆動モードに設定し、前記電流指令信号により指定される前記モータ電流の大きさが前記所定値より小さいとき、前記モータの駆動モードを前記リニア駆動モードに設定する
ことを特徴とする請求項７に記載のモータドライバ装置。
【請求項９】
前記検出回路は、前記電流経路が前記第２経路から前記第１経路へと遷移する過程において、前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタ間の接続ノードの電圧に基づき、前記電流経路の前記第２経路から前記第１経路への遷移が生じたか否かを検出する
ことを特徴とする請求項１〜８の何れかに記載のモータドライバ装置。
【請求項１０】
磁気ディスク装置の磁気ヘッドを磁気ディスクの半径方向に移動させるボイスコイルモータを前記モータとして駆動する
ことを特徴とする請求項１〜９の何れかに記載のモータドライバ装置。
【請求項１１】
請求項１〜１０の何れかに記載のモータドライバ装置を形成する半導体装置であって、
前記モータドライバ装置は集積回路を用いて形成される
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータドライバ装置及び半導体装置に関する。
【背景技術】
【０００２】
フルブリッジ回路にてモータを駆動する方式として、スイッチング駆動方式とリニア駆動方式がある。スイッチング駆動方式では、フルブリッジ回路を構成する各パワートランジスタをＰＷＭ変調等を利用してスイッチングすることでスイッチング電圧をモータに供給する。スイッチング駆動方式ではモータの高効率駆動が可能となる。これに対し、リニア駆動方式では、パワートランジスタの線形領域（能動領域）を利用することで連続的なリニア電圧をモータに供給する。リニア駆動方式は、効率においてスイッチング駆動方式より劣るが、モータを高精度に制御できるというメリットを有する。
【０００３】
磁気ディスク装置のボイスコイルモータを駆動するための回路として、スイッチング駆動用の回路とリニア駆動用の回路を用意しておき、必要に応じてそれらを切り替えることで、効率の高さとモータ制御の高精度化を両立させる技術が提案されている（下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第８８１０９４２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
モータの駆動方式をスイッチング駆動方式及びリニア駆動方式間で切り替えることができるように構成されたモータドライバ装置、即ち、モータの駆動モードをスイッチング駆動モード及びリニア駆動モード間で切り替えることができるように構成されたモータドライバ装置では、モータ制御に高い精度が必要となる際、モータの駆動モードをスイッチング駆動モードからリニア駆動モードに切り替えることができる。
【０００６】
但し、スイッチング駆動モードとリニア駆動モードとではパワートランジスタの制御方式が異なるため、何の工夫も無しにスイッチング駆動モードからリニア駆動モードへの切り替えを行うと、モータ電流にグリッチが生じることがある（グリッチの発生状況の詳細については後述される）。例えば、磁気ディスク装置のボイスコイルモータを駆動対象とした場合において、シーク動作からトラッキング動作への遷移の際に、モータ電流にグリッチが生じると、ボイスコイルモータにて位置制御される磁気ヘッドが予期せぬ方向に飛び、データの読み書きのパフォーマンスが低下するおそれがある。
【０００７】
本発明は、モータの駆動モードの切り替えに伴って生じ得るモータ電流のグリッチの抑制に寄与するモータドライバ装置及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るモータドライバ装置は、互いに直接接続された第１ハイサイドトランジスタ及び第１ローサイドトランジスタから成る第１ハーフブリッジ回路と、互いに直接接続された第２ハイサイドトランジスタ及び第２ローサイドトランジスタから成る第２ハーフブリッジ回路とによってフルブリッジ回路を構成し、前記フルブリッジ回路にてモータを駆動するモータドライバ装置において、前記フルブリッジ回路からスイッチング電圧が前記モータに供給されるスイッチング駆動を実現するスイッチングドライバと、前記フルブリッジ回路から連続的な電圧であるリニア電圧が前記モータに供給されるリニア駆動を実現するリニアドライバと、前記モータの駆動モードを前記スイッチング駆動が実現されるスイッチング駆動モード又は前記リニア駆動が実現されるリニア駆動モードに設定する制御回路と、を備え、前記第１ハーフブリッジ回路から前記モータを介し前記第２ハーフブリッジ回路に向けてモータ電流が流れる電流状況において、前記スイッチング駆動により前記モータ電流が流れる電流経路は複数の経路間で切り替わり、前記複数の経路は、前記第１ハイサイドトランジスタから前記モータを介して前記第２ローサイドトランジスタに向かう経路を含んだ第１経路と、前記第１ハイサイドトランジスタから前記モータを介して前記第２ハイサイドトランジスタに向かう経路を含んだ第２経路と、前記第１ローサイドトランジスタから前記モータを介して前記第２ローサイドトランジスタに向かう経路を含んだ第３経路と、を含み、当該モータドライバ装置には、更に、前記電流経路の前記第２経路から前記第１経路への遷移を検出する検出回路と、前記フルブリッジ回路を構成する各トランジスタのゲート電荷を個別に放電可能な放電用回路と、が設けられ、前記制御回路は、前記電流状況において前記モータの駆動モードを前記スイッチング駆動モードから前記リニア駆動モードに切り替える場合、前記検出回路による前記遷移の検出に応答して当該切り替えを実行し、この際、前記電流経路を前記１経路とするために前記スイッチングドライバにより前記第１ハイサイドトランジスタのゲート及び前記第２ローサイドトランジスタのゲートに供給されていた前記第１ハイサイドトランジスタのゲート電荷及び前記第２ローサイドトランジスタのゲート電荷を前記放電用回路を用いて放電させることを特徴とする。
【０００９】
具体的には例えば、前記モータドライバ装置において、前記第１ハーフブリッジ回路及び前記第２ハーフブリッジ回路の夫々は所定の電源電圧部と所定の基準電位部との間に配置され、前記第１ハイサイドトランジスタ及び前記第１ローサイドトランジスタ間の接続ノードは第１出力端子に接続される一方で前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタ間の接続ノードは第２出力端子に接続され、前記第１出力端子及び前記第２出力端子間に前記モータが接続され、前記放電用回路は、前記第１ハイサイドトランジスタのゲートと前記第１出力端子との間に挿入された第１ハイサイド放電用回路と、前記第１ローサイドトランジスタのゲートと前記基準電位部との間に挿入された第１ローサイド放電用回路と、前記第２ハイサイドトランジスタのゲートと前記第２出力端子との間に挿入された第２ハイサイド放電用回路と、前記第２ローサイドトランジスタのゲートと前記基準電位部との間に挿入された第２ローサイド放電用回路と、を有していると良い。
【００１０】
より具体的には例えば、前記モータドライバ装置において、前記制御回路は、前記電流状況において前記モータの駆動モードを前記スイッチング駆動モードから前記リニア駆動モードに切り替える場合、前記第１ハイサイドトランジスタの前記ゲート電荷及び前記第２ローサイドトランジスタの前記ゲート電荷を、前記検出回路による前記遷移の検出に応答して、前記第１ハイサイド放電用回路及び前記第２ローサイド放電用回路を介して放電させると良い。
【００１１】
更に具体的には例えば、前記モータドライバ装置において、前記第１ハイサイド放電用回路、前記第１ローサイド放電用回路、前記第２ハイサイド放電用回路及び前記第２ローサイド放電用回路の夫々は、スイッチと整流素子との直列回路から成り、前記制御回路は、前記電流状況において前記モータの駆動モードを前記スイッチング駆動モードから前記リニア駆動モードに切り替える場合、前記検出回路による前記遷移の検出に応答して前記第１ハイサイド放電用回路及び前記第２ローサイド放電用回路の各スイッチを所定時間だけオンとし、これによって、前記第１ハイサイドトランジスタの前記ゲート電荷及び前記第２ローサイドトランジスタの前記ゲート電荷を、対応する前記整流素子を介して放電させると良い。
【００１２】
更に具体的には例えば、前記モータドライバ装置において、前記第１ハイサイド放電用回路、前記第１ローサイド放電用回路、前記第２ハイサイド放電用回路及び前記第２ローサイド放電用回路の夫々において、前記整流素子は、ダイオード接続された放電用トランジスタにて形成されていて良い。
【００１３】
また例えば、前記モータドライバ装置において、前記制御回路は、所定の情報の入力を受け、前記所定の情報が第１情報を示すとき前記モータの駆動モードを前記スイッチング駆動モードに設定する一方で、前記所定の情報が第２情報を示すとき前記モータの駆動モードを前記リニア駆動モードに設定し、前記スイッチング駆動が行われているときにおいて、前記所定の情報にて前記第１情報から前記第２情報への変化があったとき、前記検出回路により前記遷移が検出されるまで前記リニア駆動モードへの切り替えを待機し、前記遷移の検出に応答して前記モータの駆動モードを前記スイッチング駆動モードから前記リニア駆動モードに切り替えると良い。
【００１４】
この際例えば、前記モータドライバ装置は、前記モータ電流の大きさ及び向きを指定する電流指令信号と前記モータ電流の検出信号とに基づき帰還制御信号を生成する帰還制御信号生成回路を更に備え、前記スイッチングドライバは、前記スイッチング駆動において前記帰還制御信号に基づく前記スイッチング電圧を前記モータに供給し、前記リニアドライバは、前記リニア駆動において前記帰還制御信号に基づく前記リニア電圧を前記モータに供給し、前記制御回路は、前記電流指令信号を前記所定の情報として受けると良い。
【００１５】
そして例えば、前記モータドライバ装置において、前記制御回路は、前記電流指令信号により指定される前記モータ電流の大きさが所定値より大きいとき、前記モータの駆動モードを前記スイッチング駆動モードに設定し、前記電流指令信号により指定される前記モータ電流の大きさが前記所定値より小さいとき、前記モータの駆動モードを前記リニア駆動モードに設定しても良い。
【００１６】
また例えば、前記モータドライバ装置において、前記検出回路は、前記電流経路が前記第２経路から前記第１経路へと遷移する過程において、前記第２ハイサイドトランジスタ及び前記第２ローサイドトランジスタ間の接続ノードの電圧に基づき、前記電流経路の前記第２経路から前記第１経路への遷移が生じたか否かを検出すると良い。
【００１７】
また例えば、前記モータドライバ装置は、磁気ディスク装置の磁気ヘッドを磁気ディスクの半径方向に移動させるボイスコイルモータを前記モータとして駆動しても良い。
【００１８】
本発明に係る半導体装置は、前記モータドライバ装置を形成する半導体装置であって、前記モータドライバ装置は集積回路を用いて形成されることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、モータの駆動モードの切り替えに伴って生じ得るモータ電流のグリッチの抑制に寄与するモータドライバ装置及び半導体装置を提供することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に係るハードディスク装置の機構に関わる概略構成図である。
【図２】本発明の実施形態に係るハードディスク装置の電気的な概略ブロック図である。
【図３】本発明の実施形態に係るハードディスク装置に搭載されるドライバＩＣの外観斜視図である。
【図４】本発明の実施形態に係るＶＣＭドライバの主要部の概略的な構成図である。
【図５】スイッチング駆動モードにおいて、モータ電流が流れる経路を示す図である。
【図６】リニア駆動モードにおいて、モータ電流が流れる経路を示す図である。
【図７】本発明の実施形態に係るＶＣＭドライバの詳細な構成例を示す図である。
【図８】本発明の実施形態に係る帰還制御信号生成回路の構成例を示す図である。
【図９】本発明の実施形態に係る２つのランプ電圧の波形図である。
【図１０】本発明の実施形態に係り、スイッチング駆動モードでのＰＷＭ制御に関わる信号及び電圧の関係を示す図である。
【図１１】本発明の実施形態に係り、スイッチング駆動モードでの信号及び電圧の波形図である。
【図１２】本発明の実施形態に係り、スイッチング駆動モードにおける信号及び電圧の波形に関連付けて３つの区間が定義されることを説明するための図である。
【図１３】本発明の実施形態に係り、モータ電流とＶＣＭの駆動モードとの関係を示す図である。
【図１４】スイッチング駆動モードからリニア駆動モードへの切り替わるタイミング周辺の電圧及び電流の波形図である（第１及び第２グリッチ抑制技術の非採用時）。
【図１５】ＶＣＭドライバに設けられた検出回路の構成例を示す図である。
【図１６】スイッチング駆動モードからリニア駆動モードへの切り替わるタイミング周辺の電圧及び電流の波形図である（第１グリッチ抑制技術の採用時）。
【図１７】制御回路により放電用回路の各スイッチがオン／オフ制御される様子を示す図である。
【図１８】スイッチング駆動モードからリニア駆動モードへの切り替わるタイミング周辺の電圧及び電流の波形図である（第１及び第２グリッチ抑制技術の採用時）。
【図１９】スイッチング駆動モードからリニア駆動モードへの切り替わるタイミング周辺の電圧及び電流の波形図であって、第１グリッチ抑制技術のみが採用されたときの波形図（ａ）と、第１及び第２グリッチ抑制技術が採用されたときの波形図（ｂ）である。
【図２０】スイッチング駆動モードからリニア駆動モードへの切り替わりに際し、パワートランジスタのゲート電荷が放電される様子を示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量又は部材等の名称を省略又は略記することがある。例えば、後述の“１１”によって参照されるパワートランジスタは、パワートランジスタ１１と表記されることもあるし、トランジスタ１１と略記されることもあり得るが、それらは全て同じものを指す。
【００２２】
まず、本実施形態の記述にて用いられる幾つかの用語について説明を設ける。
グランド及びグランド電位とは、０Ｖ（ゼロボルト）の基準電位を有する導電部を指す又は基準電位そのものを指す。各実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。ラインは配線と同義である。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。
周期的にレベルがローレベルとハイレベルとの間で切り替わる任意の信号又は電圧について、当該信号又は電圧の１周期分の区間の長さに対する、当該信号又は電圧のレベルがハイレベルとなる区間の長さの割合を、デューティと称する。
ＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態（遮断状態）となっていることを指す。任意のスイッチは１以上のＦＥＴ（電界効果トランジスタ）にて構成され、或るスイッチがオン状態のときには当該スイッチの両端子間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端子間が非導通となる。以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。
【００２３】
図１は、本発明の実施形態に係る磁気ディスク装置としてのハードディスク装置（以下ＨＤＤ装置と称する）１００の機構に関わる概略構成図である。
【００２４】
ＨＤＤ装置１００は、記録媒体である磁気ディスク１１０と、磁気ディスク１１０に対して情報の書き込み及び読み込みを行う磁気ヘッド１１１（以下ヘッド１１１とも称されうる）と、磁気ヘッド１１１を磁気ディスク１１０の半径方向に対して移動自在に支持するアーム１１２と、磁気ディスク１１０を支持及び回転させるスピンドルモータ１１３（以下ＳＰＭ１１３とも称されうる）と、アーム１１２を回転駆動及び位置決めすることで磁気ヘッド１１１を磁気ディスク１１０の半径方向に対して移動させ且つ位置決めするボイスコイルモータ１１４（以下ＶＣＭ１１４とも称されうる）と、を備える。
【００２５】
ＨＤＤ装置１００は、更に、一対の圧電素子１１５と、ロードビーム１１６と、磁気ヘッド１１１を磁気ディスク１１０から離間した所定の退避位置に保持するランプ部１１７と、を備える。アーム１１２の先端にロードビーム１１６が取り付けられ、ロードビーム１１６の先端に磁気ヘッド１１１が取り付けられる。アーム１１２の先端部におけるロードビーム１１６の取り付け部付近に一対の圧電素子１１５が配置される。一対の圧電素子１１５に対して互いに逆位相の電圧を加えることで、一対の圧電素子１１５が互いに逆位相で伸縮し、ロードビーム１１６の先端の磁気ヘッド１１１を磁気ディスク１１０の半径方向において変位させることができる。
【００２６】
このように、ＨＤＤ装置１００では、いわゆる２段アクチュエータ方式が採用されている。ＶＣＭ１１４は、アーム１１２を駆動することで磁気ディスク１１０上において磁気ヘッド１１１を荒く位置決めする（相対的に荒い分解能で位置決めする）粗動アクチュエータとして機能し、一対の圧電素子１１５は、アーム１１２の位置を基準にして磁気ヘッド１１１の位置を調整することで磁気ディスク１１０上において磁気ヘッド１１１を精密に位置決めする（ＶＣＭ１１４よりも細かい分解能で位置決めする）微動アクチュエータとして機能する。以下では、一対の圧電素子１１５から成るアクチュエータを、マイクロアクチュエータの略称“ＭＡ”を用い、ＭＡ１１５と称する。尚、圧電素子１１５を複数対設けることで微動アクチュエータを複数段アクチュエータとして良い。
【００２７】
磁気ディスク１１０と、磁気ヘッド１１１と、ＭＡ１１５及びロードビーム１１６が取り付けられたアーム１１２と、ＳＰＭ１１３と、ＶＣＭ１１４と、ランプ部１１７は、ＨＤＤ装置１００の筐体内に収められる。尚、ＶＣＭ１１４又はＭＡ１１５による磁気ヘッド１１１の移動、変位に関し、磁気ディスク１１０の半径方向における移動、変位とは、円盤形状を有する磁気ディスク１１０の外周と中心とを結ぶ方向における移動、変位を意味するが、ＶＣＭ１１４又はＭＡ１１５による磁気ヘッド１１１の移動、変位が、磁気ディスク１１０の半径方向における移動、変位に加えて、他の方向（例えば磁気ディスク１１０の外周の接線方向）における移動、変位の成分を含むこともある。
【００２８】
図２は、ＨＤＤ装置１００の電気的な概略ブロック図である。ＨＤＤ装置１００には、電気的な構成部品として、ドライバＩＣ１３０、信号処理回路１２１、ＭＰＵ（micro-processing unit）１２２及び電源回路１２３が設けられている。電源回路１２３は、ドライバＩＣ１３０及び信号処理回路１２１、ＭＰＵ１２２を駆動するための電源電圧を、それらに供給する。ＭＰＵ１２２は、信号処理回路１２１及びドライバＩＣ１３０の夫々に対し、双方向通信が可能な形態で接続されている。
【００２９】
信号処理回路１２１は、磁気ディスク１１０への情報（データ）の書き込み時には、当該情報を書き込むための記録信号を磁気ヘッド１１１に出力し、磁気ディスク１１０から情報（データ）を読み出す時には、磁気ディスク１１０から読み出された信号に対して必要な信号処理を施し、これによって得られた信号をＭＰＵ１２２に送る。ＭＰＵ１２２は、信号処理回路１２１の制御を通じて磁気ヘッド１１１による情報の書き込み動作及び読み込み動作を制御する。
【００３０】
ドライバＩＣ１３０は、図３に示すような、半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品（ドライバ装置）である。尚、図３に示されるドライバＩＣ１３０のピン数（外部端子の数）は例示に過ぎない。ドライバＩＣ１３０には、ＳＰＭ１１３を駆動制御するためのＳＰＭドライバ１３３、ＶＣＭ１１４を駆動制御するためのＶＣＭドライバ１３４及びＭＡ１１５を駆動制御するためのＭＡドライバ１３５が設けられる他、ＭＰＵ１２２及びドライバＩＣ１３０間の双方向通信を可能とするためのＩＦ回路（インターフェース回路）１３２や、ＩＦ回路１３２を通じてＭＰＵ１２２から受けた制御データに基づきドライバ１３３〜１３５の動作を制御する統括制御部１３１などが設けられる。
【００３１】
ＭＰＵ１２２は、ドライバＩＣ１３０のＳＰＭドライバ１３３を制御することによりＳＰＭ１１３の駆動制御を通じて磁気ディスク１１０の回転制御を行い、ドライバＩＣ１３０のＶＣＭドライバ１３４及びＭＡドライバ１３５を制御することによりＶＣＭ１１４及びＭＡ１１５の駆動制御を通じて磁気ヘッド１１１の移動制御及び位置決めを行う。磁気ディスク１１０の各箇所には磁気ディスク１１０上の各々の位置を示す位置情報が記録されており、磁気ディスク１１０上に磁気ヘッド１１１が位置しているとき、この位置情報は磁気ヘッド１１１により読み取られて、信号処理回路１２１を通じてＭＰＵ１２２に伝達される。ＭＰＵ１２２は当該位置情報に基づいてＶＣＭドライバ１３４及びＭＡドライバ１３５を制御でき、この制御を通じて、ＶＣＭドライバ１３４がＶＣＭ１１４に必要な駆動電流を供給することで磁気ヘッド１１１の第１段階の位置決めが実現され且つＭＡドライバ１３５がＭＡ１１５に必要な電圧を供給することで磁気ヘッド１１１の第２段階の位置決めが実現される。尚、磁気ヘッド１１１が磁気ディスク１１０上に位置しているとは、磁気ヘッド１１１が微小な空間を隔てて磁気ディスク１１０の上方に位置していることを意味する。
【００３２】
磁気ヘッド１１１が磁気ディスク１１０の外周の外側に位置している場合など、磁気ヘッド１１１にて位置情報が読み出されていない状態においては、ＭＰＵ１２２は、位置情報に頼らずにＶＣＭドライバ１３４及びＭＡドライバ１３５を制御できる。例えば、磁気ヘッド１１１をランプ部１１７における退避位置から磁気ディスク１１０上に移動させる場合、ＭＰＵ１２２は、その移動に適した所定の駆動電流をＶＣＭ１１４に供給することを指示する信号をドライバＩＣ１３０に出力すれば良く、これによりＶＣＭドライバ１３４は当該信号に基づく所定の駆動電流をＶＣＭ１１４に供給する。磁気ヘッド１１１にて位置情報が読み出されていない状態において、磁気ヘッド１１１の精密な位置制御は不要となるため、ＭＡ１１５に対する供給電圧はゼロとされて良い又は固定電圧とされて良い。
【００３３】
図４にＶＣＭドライバ１３４の主要部の概略的な構成を示す。ＶＣＭ１１４は、２つの永久磁石と該２つの永久磁石により形成される磁界中に配置されたコイルＬＶＣＭとで構成される。ＩＯＵＴはコイルＬＶＣＭに流れる電流（換言すればＶＣＭ１１４に流れる電流）であるモータ電流（駆動電流）を表す。
【００３４】
ＶＣＭドライバ１３４は、第１チャネルのハーブブリッジ回路１０Ａと第２チャネルのハーブブリッジ回路１０Ｂを備え、ハーブブリッジ回路１０Ａ及び１０Ｂを用いてＶＣＭ１１４に対するフルブリッジ回路を構成する。具体的にはハーブブリッジ回路１０Ａ及び１０Ｂの夫々は、電源電圧ＶＰＷＲが加わる電源電圧部とグランド電位が加わる基準電位部との間に直列に接続された２つのパワートランジスタから成る。この２つのパワートランジスタの内、電源電圧部に接続されるパワートランジスタはハイサイドトランジスタと称されることがあり、基準電位部に接続されるパワートランジスタはローサイドトランジスタと称されることがある。ハーブブリッジ回路１０Ａにおけるハイサイドトランジスタ及びローサイドトランジスタは、夫々、符号“１１”、“１２”にて参照され、ハーブブリッジ回路１０Ｂにおけるハイサイドトランジスタ及びローサイドトランジスタは、夫々、符号“１３”、“１４”にて参照される。電源電圧ＶＰＷＲは所定の正の直流電圧値を有し、ここでは、例として、電源電圧ＶＰＷＲは１２Ｖ（ボルト）であるとする。
【００３５】
パワートランジスタ１１〜１４はＮチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として構成されている。図示されていないが、パワートランジスタ１１〜１４の夫々を構成するＭＯＳＦＥＴにおいて、ＭＯＳＦＥＴのソースからドレインに向かう方向を順方向とする寄生ダイオードがＭＯＳＦＥＴに対して並列に形成及び接続される。尚、パワートランジスタ１１及び１３をＰチャネル型のＭＯＳＦＥＴにて構成する変形も可能である。
【００３６】
ハーブブリッジ回路１０Ａにおいて、トランジスタ１１のドレインは電源電圧ＶＰＷＲが加わる電源電圧部に接続され、トランジスタ１２のソースはグランド電位が加わる基準電位部に接続され、トランジスタ１１のソースとトランジスタ１２のドレインはノードＮＤＡにて共通接続される。ハーブブリッジ回路１０Ｂにおいて、トランジスタ１３のドレインは電源電圧ＶＰＷＲが加わる電源電圧部に接続され、トランジスタ１４のソースはグランド電位が加わる基準電位部に接続され、トランジスタ１３のソースとトランジスタ１４のドレインはノードＮＤＢにて共通接続される。
【００３７】
ノードＮＤＡは出力端子ＴＭＡＯＵＴに接続され、ノードＮＤＢは出力端子ＴＭＢＯＵＴに接続される。出力端子ＴＭＡＯＵＴに加わる電圧を“ＶＡＯＵＴ”にて表し、出力端子ＴＭＢＯＵＴに加わる電圧を“ＶＢＯＵＴ”にて表す。
【００３８】
出力端子ＴＭＡＯＵＴ及びＴＭＢＯＵＴ間には、センス抵抗ＲＳＮＳとＶＣＭ１１４の直列回路が挿入される。より具体的には、センス抵抗ＲＳＮＳの一端が出力端子ＴＭＡＯＵＴに接続され、ＶＣＭ１１４の一端（即ちコイルＬＶＣＭの一端）が出力端子ＴＭＢＯＵＴに接続され、センス抵抗ＲＳＮＳの他端とＶＣＭ１１４の他端（即ちコイルＬＶＣＭの他端）は端子ＴＭＩＳＮＳにて共通接続される。センス抵抗ＲＳＮＳはモータ電流ＩＯＵＴを検出するために設けられる。端子ＴＭＡＯＵＴ、ＴＭＢＯＵＴ及びＴＭＩＳＮＳは、ドライバＩＣ１３０に設けられた複数の外部端子に含まれる。
【００３９】
モータ電流ＩＯＵＴは、センス抵抗ＲＳＮＳ及びコイルＬＶＣＭの直列回路を経由して出力端子ＴＭＡＯＵＴ及びＴＭＢＯＵＴ間に流れる。ここでは、端子ＴＭＡＯＵＴから端子ＴＭＢＯＵＴに向けて流れるモータ電流ＩＯＵＴの極性が正であるとし、端子ＴＭＢＯＵＴから端子ＴＭＡＯＵＴに向けて流れるモータ電流ＩＯＵＴの極性が負であるとする。正のモータ電流ＩＯＵＴをコイルＬＶＣＭに供給することでヘッド１１１は磁気ディスク１１０の外周側から磁気ディスク１１０の中心に向けて移動し、負のモータ電流ＩＯＵＴをコイルＬＶＣＭに供給することでヘッド１１１は磁気ディスク１１０の中心から磁気ディスク１１０の外周側に向けて移動する。
【００４０】
ＶＣＭドライバ１３４は、スイッチング駆動を実現するスイッチングドライバ２０と、リニア駆動を実現するリニアドライバ３０と、パワートランジスタ１１〜１４のゲート電荷を個別に放電可能な放電用回路４０と、スイッチングドライバ２０、リニアドライバ３０及び放電用回路４０の動作を制御する制御回路５０と、を備える。ＶＣＭ１１４に電力を供給してＶＣＭ１１４を駆動する最終的なドライバがフルブリッジ回路であるという考えに立てば、スイッチングドライバ２０はスイッチングプリドライバと称され得る。同様に、リニアドライバ３０はリニアプリドライバと称され得る。
【００４１】
ＶＣＭドライバ１３４では、ＶＣＭ１１４の駆動方式としてスイッチング駆動方式とリニア駆動方式とが切り替えて使用される。ＶＣＭ１１４の駆動方式としてスイッチング駆動方式が使用される駆動モードをスイッチング駆動モードと称し、ＶＣＭ１１４の駆動方式としてリニア駆動方式が使用される駆動モードをリニア駆動モードと称する。制御回路５０は、ＶＣＭ１１４の駆動モード（換言すればＶＣＭドライバ１３４の動作モード）をスイッチング駆動モード及びリニア駆動モード間で切り替え設定することができる。
【００４２】
ここではスイッチング駆動方式としてＰＷＭ駆動方式を用いる。ＰＭＷ駆動方式では、パルス幅変調された電圧である矩形波状の電圧がＶＣＭ１１４の駆動電圧として供給されることで間欠的にＶＣＭ１１４に電力が供給される。一方、リニア駆動方式では、パルス幅変調されていない連続的な電圧がＶＣＭ１１４の駆動電圧として供給されることでＶＣＭ１１４に常時電力が供給される。
【００４３】
即ち、スイッチング駆動モードでは、スイッチングドライバ２０がアクティブとなって、上記フルブリッジ回路からスイッチング電圧（パルス幅変調された電圧）がＶＣＭ１１４に供給されるスイッチング駆動が実現される。より具体的には、スイッチング駆動モードでは、モータ電流ＩＯＵＴの検出結果に基づいて生成されたＰＷＭ信号に基づき、スイッチングドライバ２０によりパワートランジスタ１１〜１４がスイッチングされ、結果、電源電圧ＶＰＷＲをパルス幅変調した電圧であるスイッチング電圧がＶＣＭ１１４に供給されることになる。
【００４４】
一方、リニア駆動モードでは、リニアドライバ３０がアクティブとなって、上記フルブリッジ回路からリニア電圧がＶＣＭ１１４に供給されるリニア駆動が実現される。即ち、リニア駆動モードでは、モータ電流ＩＯＵＴの検出結果に基づいて生成された信号に基づき、パルス幅変調されていない連続的な電圧がリニア電圧としてＶＣＭ１１４として供給されることで、連続的なモータ電流ＩＯＵＴがＶＣＭ１１４に供給されることになる。
【００４５】
任意のＦＥＴ（電界効果トランジスタ）について、ゲート−ソース間電圧が所定のゲート閾値電圧（ゲートカットオフ電圧）未満であるとき、ＦＥＴはオフとなり、ゲート−ソース間電圧が所定のゲート閾値電圧よりも十分に高いとき、ＦＥＴはオンとなる。ＦＥＴをスイッチング素子として捉えたとき、ＦＥＴがオフとなる領域、状態は一般に遮断領域、遮断状態と称され、ＦＥＴがオンとなる領域、状態は一般に飽和領域、飽和状態と称される。尚、任意のＦＥＴについて、ゲート−ソース間電圧とは、当該ＦＥＴのソースの電位から見た当該ＦＥＴのゲートの電位を指す。スイッチングドライバ２０は、パワートランジスタ１１〜１４をスイッチング素子として用いて、パワートランジスタ１１〜１４の状態をオン、オフ間で切り替える。スイッチング駆動モードにおいて、パワートランジスタ１１がオンであればパワートランジスタ１２がオフとされ且つパワートランジスタ１１がオフであればパワートランジスタ１２がオンとされ、同様に、パワートランジスタ１３がオンであればパワートランジスタ１４がオフとされ且つパワートランジスタ１３がオフであればパワートランジスタ１４がオンとされる。但し、直列接続された２つのパワートランジスタが同時にオンとなることを回避するためのデッドタイムが適宜挿入される。
【００４６】
一方、リニア駆動モードでは、パワートランジスタ１１〜１４について線形領域（能動領域）も利用され、パワートランジスタ１１〜１４の内の１以上を可変抵抗として用いてモータ電流ＩＯＵＴを制御することができる。即ち、リニア駆動モードにおいて、ＶＣＭ１１４に正のモータ電流ＩＯＵＴを供給する際、リニアドライバ３０は、例えば、パワートランジスタ１２及び１３をオフとした上でパワートランジスタ１１及び１４が線形領域で動作するようにパワートランジスタ１１及び１４のゲート−ソース間電圧を制御し、これによってモータ電流ＩＯＵＴを制御することができる。
【００４７】
図５（ａ）〜（ｄ）に、正のモータ電流ＩＯＵＴが流れるときの、モータ電流ＩＯＵＴが流れる経路となりうる電流経路Ａ〜Ｃ及びＺを示す。尚、図５（ａ）〜（ｄ）及び後述の図６を含む幾つかの図面では、センス抵抗ＲＳＮＳの図示を省略している。正のモータ電流ＩＯＵＴが流れるとき、スイッチング駆動モードでは、電流経路Ａ、Ｂ及びＣの何れかの電流経路にてモータ電流ＩＯＵＴが流れる。以下、モータ電流ＩＯＵＴが流れる経路をモータ電流経路と称することがある。
【００４８】
正のモータ電流ＩＯＵＴが流れる状況において、パワートランジスタ１１及び１４がオン且つパワートランジスタ１２及び１３がオフである状態（以下、第１オン／オフ状態と称する）では、モータ電流経路は電流経路Ａとなり、図５（ａ）に示す如く、電流経路Ａに沿ったモータ電流ＩＯＵＴは、電源電圧部からパワートランジスタ１１、ＶＣＭ１１４、パワートランジスタ１４をこの順番で経由して基準電位部（グランド）へと流れる。
正のモータ電流ＩＯＵＴが流れる状況において、パワートランジスタ１１及び１３がオン且つパワートランジスタ１２及び１４がオフである状態（以下、第２オン／オフ状態と称する）では、モータ電流経路は電流経路Ｂとなり、図５（ｂ）に示す如く、電流経路Ｂに沿ったモータ電流ＩＯＵＴは、電源電圧部からパワートランジスタ１１、ＶＣＭ１１４、パワートランジスタ１３をこの順番で経由して電源電圧部へと流れる。
正のモータ電流ＩＯＵＴが流れる状況において、パワートランジスタ１２及び１４がオン且つパワートランジスタ１１及び１３がオフである状態（以下、第３オン／オフ状態と称する）では、モータ電流経路は電流経路Ｃとなり、図５（ｃ）に示す如く、電流経路Ｃに沿ったモータ電流ＩＯＵＴは、基準電位部（グランド）からパワートランジスタ１２、ＶＣＭ１１４、パワートランジスタ１４をこの順番で経由して基準電位部（グランド）へと流れる。
第１〜第３オン／オフ状態の内、第１オン／オフ状態においてのみ、電源電圧ＶＰＷＲに基づく電力がＶＣＭ１１４に供給されてモータ電流ＩＯＵＴの増大が生じる。
【００４９】
また、正のモータ電流ＩＯＵＴが流れる状況において、パワートランジスタ１１〜１４が全てオフとされる状態（以下、第４オン／オフ状態と称する）では、モータ電流経路は電流経路Ｚとなり、図５（ｄ）に示す如く、電流経路Ｚに沿ったモータ電流ＩＯＵＴは、回生電流として、基準電位部（グランド）からパワートランジスタ１２（詳細にはパワートランジスタ１２の寄生ダイオード）、ＶＣＭ１１４、パワートランジスタ１３（詳細にはパワートランジスタ１３の寄生ダイオード）をこの順番で経由して電源電圧部へと流れる。
【００５０】
一方、リニア駆動モードにおいて正のモータ電流ＩＯＵＴが流れるとき、モータ電流経路は図６の電流経路Ｌであり、図５（ａ）の電流経路Ａと同様、電流経路Ｌに沿ったモータ電流ＩＯＵＴは、電源電圧部からパワートランジスタ１１、ＶＣＭ１１４、パワートランジスタ１４をこの順番で経由して基準電位部（グランド）へと流れることになる。
【００５１】
制御回路５０は、スイッチング駆動モードからリニア駆動モードへの切り替え時において、電流経路Ａと電流経路Ｌとの同一性を考慮した制御等を行うが、それについては後述される。
【００５２】
図７にＶＣＭドライバ１３４の詳細な構成例を示す。スイッチングドライバ２０は、図７では、パワートランジスタ１１〜１４に対する個別スイッチングドライバとも称されるべきスイッチングドライバ２１〜２４から成る。リニアドライバ３０は、図７では、パワートランジスタ１１及び１２に対するリニアドライバ３１と、パワートランジスタ１３及び１４に対するリニアドライバ３２とから成る。放電用回路４０は、図７では、パワートランジスタ１１〜１４に対する個別放電用回路とも称されるべき放電用回路４１〜４４から成る。また、図６では特に示さなかった部位として、ＶＣＭドライバ１３４には、検出回路６０、帰還制御信号生成回路７０及びＰＷＭ信号生成回路８０が設けられている。パワートランジスタ１１、１２、１３、１４のゲートに加わるゲート信号を、夫々、“ＡＧＨ”、“ＡＧＬ”、“ＢＧＨ”、“ＢＧＬ”にて表す。電圧に注目した場合、ゲート信号はゲート電圧とも称される。
【００５３】
スイッチングドライバ２１は、トランジスタ２１ａ及び２１ｂ並びに定電流回路２１ｃ及び２１ｄから成り、スイッチング駆動モードにおいて、後述の信号ＰＷＭＡに基づきゲート信号ＡＧＨをハイレベル又はローレベルとすることでパワートランジスタ１１をオン又はオフとする。スイッチングドライバ２２は、トランジスタ２２ａ及び２２ｂ並びに定電流回路２２ｃ及び２２ｄから成り、スイッチング駆動モードにおいて、後述の信号ＰＷＭＡに基づきゲート信号ＡＧＬをハイレベル又はローレベルとすることでパワートランジスタ１２をオン又はオフとする。スイッチングドライバ２３は、トランジスタ２３ａ及び２３ｂ並びに定電流回路２３ｃ及び２３ｄから成り、スイッチング駆動モードにおいて、後述の信号ＰＷＭＢに基づきゲート信号ＢＧＨをハイレベル又はローレベルとすることでパワートランジスタ１３をオン又はオフとする。スイッチングドライバ２４は、トランジスタ２４ａ及び２４ｂ並びに定電流回路２４ｃ及び２４ｄから成り、スイッチング駆動モードにおいて、後述の信号ＰＷＭＢに基づきゲート信号ＢＧＬをハイレベル又はローレベルとすることでパワートランジスタ１４をオン又はオフとする。
【００５４】
スイッチングドライバ２１〜２４内の各トランジスタはＮチャネル型のＭＯＳＦＥＴとして構成されている。ゲート信号ＡＧＨ及びＢＧＨのハイレベルは内部電源電圧ＶＣＰの電位を有し、ゲート信号ＡＧＨ及びＢＧＨのローレベルはグランド電位を有する。内部電源電圧ＶＣＰは電源電圧ＶＰＷＲよりも高く、ここでは１７Ｖであるとする。ゲート信号ＡＧＬ及びＢＧＬのハイレベルは内部電源電圧Ｖｒｅｇの電位を有し、ゲート信号ＡＧＬ及びＢＧＬのローレベルはグランド電位を有する。内部電源電圧Ｖｒｅｇは電源電圧ＶＰＷＲより低くて良く、ここでは５Ｖであるとする。
【００５５】
スイッチングドライバ２１に関し、トランジスタ２１ａ及び２１ｂが夫々第１及び第２トランジスタとして機能し、定電流回路２１ｃ及び２１ｄが夫々第１及び第２定電流回路として機能し、パワートランジスタ１１が対象トランジスタとして機能する。
スイッチングドライバ２２に関し、トランジスタ２２ａ及び２２ｂが夫々第１及び第２トランジスタとして機能し、定電流回路２２ｃ及び２２ｄが夫々第１及び第２定電流回路として機能し、パワートランジスタ１２が対象トランジスタとして機能する。
スイッチングドライバ２３に関し、トランジスタ２３ａ及び２３ｂが夫々第１及び第２トランジスタとして機能し、定電流回路２３ｃ及び２３ｄが夫々第１及び第２定電流回路として機能し、パワートランジスタ１３が対象トランジスタとして機能する。
スイッチングドライバ２４に関し、トランジスタ２４ａ及び２４ｂが夫々第１及び第２トランジスタとして機能し、定電流回路２４ｃ及び２４ｄが夫々第１及び第２定電流回路として機能し、パワートランジスタ１４が対象トランジスタとして機能する。
【００５６】
スイッチングドライバ２１〜２４について、それらの構成は互いに同一であり、以下のように接続され且つ動作する。
第１トランジスタのソースと第２トランジスタのドレインは対象トランジスタのゲートに接続され、第１定電流回路と対象トランジスタのゲートとの間に第１トランジスタが配置され、第２定電流回路と対象トランジスタのゲートとの間に第２トランジスタが配置される。スイッチング駆動モードにおいて、第１及び第２トランジスタの何れか一方がオンとされ、他方はオフとされる。
第１トランジスタがオンであるときには第１定電流回路からの定電流が第１トランジスタを介して対象トランジスタのゲートに流れ込み、対象トランジスタのゲート電圧が上昇することで対象トランジスタがオンとなる。但し、対象トランジスタのゲート電圧の上昇は、内部電源電圧（ドライバ２１及び２３にとってはＶＣＰであり、ドライバ２２及び２４にとってはＶｒｅｇ）を上限とする。
第２トランジスタがオンであるときには第２定電流回路が対象トランジスタのゲート電荷を第２トランジスタを介して定電流にて引き込むことで、対象トランジスタのゲート電圧が低下し、これによって対象トランジスタがオフとなる。但し、対象トランジスタのゲート電圧の低下はグランド電位を下限とする。
【００５７】
リニアドライバ３１は、パワートランジスタ１１及び１２の各ゲート及びノードＮＤＡに接続され、リニア駆動モードにおいて、後述の帰還制御電圧Ｖｆｂに基づきゲート電圧ＡＧＨ及びＡＧＬを制御する。リニアドライバ３２は、パワートランジスタ１３及び１４の各ゲート及びノードＮＤＢに接続され、リニア駆動モードにおいて、後述の帰還制御電圧Ｖｆｂに基づきゲート電圧ＢＧＨ及びＢＧＬを制御する。
【００５８】
放電用回路４１は放電用トランジスタ４１ａ及びスイッチ４１ｂから成り、放電用回路４２は放電用トランジスタ４２ａ及びスイッチ４２ｂから成り、放電用回路４３は放電用トランジスタ４３ａ及びスイッチ４３ｂから成り、放電用回路４４は放電用トランジスタ４４ａ及びスイッチ４４ｂから成る。放電用トランジスタ４１ａ〜４４ａはＮチャネル型のＭＯＳＦＥＴとして構成されている。放電用トランジスタ４１ａ〜４４ａの夫々においてドレイン及びゲート間は短絡されている。つまり、放電用トランジスタ４１ａ〜４４ａの夫々はダイオード接続されている。
【００５９】
そして、放電用トランジスタ４１ａのドレイン及びゲートはスイッチ４１ｂを介してパワートランジスタ１１のゲートに接続され、放電用トランジスタ４１ａのソースはノードＮＤＡに接続される。放電用トランジスタ４２ａのドレイン及びゲートはスイッチ４２ｂを介してパワートランジスタ１２のゲートに接続され、放電用トランジスタ４２ａのソースはグランドに接続される。放電用トランジスタ４３ａのドレイン及びゲートはスイッチ４３ｂを介してパワートランジスタ１３のゲートに接続され、放電用トランジスタ４３ａのソースはノードＮＤＢに接続される。放電用トランジスタ４４ａのドレイン及びゲートはスイッチ４４ｂを介してパワートランジスタ１４のゲートに接続され、放電用トランジスタ４４ａのソースはグランドに接続される。スイッチ４１ｂ〜４４ｂは制御回路５０からの制御信号ＣＮＴ１〜ＣＮＴ４に基づきオン、オフ制御される。
【００６０】
検出回路６０には出力端子ＴＭＡＯＵＴ及びＴＭＢＯＵＴが接続される。検出回路６０の機能については後述される。
【００６１】
帰還制御信号生成回路７０は、センス抵抗ＲＳＮＳに生じる電圧ＶＳＮＳに基づき、モータ電流ＩＯＵＴに応じた帰還制御信号として帰還制御電圧Ｖｆｂを生成する。図８（ａ）に帰還制御信号生成回路７０の回路例を示す。図８（ａ）の帰還制御信号生成回路７０は、電流センス回路７１、ＤＡＣ７２、演算増幅器７３、コンデンサ７４及び抵抗７５ａ〜７５ｃを備える。
【００６２】
電流センス回路７１は、センス抵抗ＲＳＮＳの両端に接続され、センス抵抗ＲＳＮＳに生じる電圧ＶＳＮＳを増幅した検出電圧Ｖ１を生成する。検出電圧Ｖ１はモータ電流ＩＯＵＴの大きさ及び向きを示す電圧値を有する。より具体的には例えば、図８（ｂ）に示す如く、電流センス回路７１は、演算増幅器７１ａ及び抵抗７１ｂ〜７１ｅにて構成される。そして、演算増幅器７１ａの非反転入力端子は、抵抗７１ｂを介して端子ＴＭＡＯＵＴに接続される一方で抵抗７１ｃを介して所定の基準電圧Ｖｒｅｆが加わる端子に接続される。基準電圧Ｖｒｅｆは、ここでは０．７５Ｖであるとする。演算増幅器７１ａの反転入力端子は、抵抗７１ｄを介して端子ＴＭＩＳＮＳに接続される一方で抵抗７１ｅを介して演算増幅器７１ａの出力端子に接続され、演算増幅器７１ａの出力端子に検出電圧Ｖ１が生じる。
【００６３】
ＤＡＣ７２は、モータ電流ＩＯＵＴの大きさ及び向きを指定するデジタル信号ＤＡＣＩＮをアナログの制御電圧Ｖ２に変換して出力するデジタル／アナログ変換器である。デジタル信号ＤＡＣＩＮは、例えばＭＰＵ１２２から供給される。但し、ドライバＩＣ１３０内でデジタル信号ＤＡＣＩＮが生成されても良い。デジタル信号ＤＡＣＩＮは電流指令信号であるとも言えるし、ＶＣＭ１１４のトルクはモータ電流ＩＯＵＴに依存するため、デジタル信号ＤＡＣＩＮはトルク指令信号であるとも言える。ＶＣＭドライバ１３４は、デジタル信号ＤＡＣＩＮに従ったモータ電流ＩＯＵＴをＶＣＭ１１４に供給することとなる。
【００６４】
電流センス回路７１から出力される検出電圧Ｖ１が加わるラインは抵抗７５ａを介して演算増幅器７３の反転入力端子に接続され、ＤＡＣ７２から出力される制御電圧Ｖ２が加わるラインは抵抗７５ｂを介して演算増幅器７３の反転入力端子に接続される。演算増幅器７３の非反転入力端子には所定の基準電圧Ｖｒｅｆが印加される。検出電圧Ｖ１及び制御電圧Ｖ２に基づく、演算増幅器７３の反転入力端子に入力される電圧を電圧Ｖ３と称する。
【００６５】
演算増幅器７３は、電圧Ｖ３と基準電圧Ｖｒｅｆとの誤差を増幅し、増幅された誤差を、自身の出力端子から帰還制御電圧Ｖｆｂとして出力する誤差増幅器として機能する。ここでは、演算増幅器７３とコンデンサ７４と抵抗７５ｃとで積分器が構成されているものとする。具体的には、誤差増幅器７３の反転入力端子及び出力端子間にコンデンサ７４と抵抗７５ｃの直列回路が挿入されている。尚、図８（ａ）に示される部品の内、コンデンサ７４及び抵抗７５ｃは、ドライバＩＣ１３０内に設けられない部品であって、ドライバＩＣ１３０に対して外部接続される部品であって良い。
【００６６】
図７を再度参照し、帰還制御電圧Ｖｆｂはリニアドライバ３１及び３２並びにＰＷＭ信号生成回路８０に入力される。ＰＷＭ信号生成回路８０は比較器８１及び８２並びにランプ電圧生成回路８３を有する。ランプ信号電圧回路８３は、周期的に電圧値が変化するランプ電圧ＲＡＭＰＡ及びＲＡＭＰＢを生成する。ここでは、図９に示す如く、ランプ電圧ＲＡＭＰＡ及びＲＡＭＰＢは、基準電圧Ｖｒｅｆを中心に電圧値が所定のＰＷＭ周期で三角波状に変化する三角波信号であるとする。但し、ランプ電圧ＲＡＭＰＢはランプ電圧ＲＡＭＰＡの反転信号である。
【００６７】
比較器８１はランプ電圧ＲＡＭＰＡと帰還制御電圧Ｖｆｂとの比較結果に基づく信号ＰＷＭＡを生成し、比較器８２はランプ電圧ＲＡＭＰＢと帰還制御電圧Ｖｆｂとの比較結果に基づく信号ＰＷＭＢを生成する。信号ＰＷＭＡ及びＰＷＭＢの夫々は、ハイレベル又はローレベルをとるＰＷＭ信号（パルス幅変調信号）である。帰還制御電圧Ｖｆｂがランプ電圧ＲＡＭＰＡよりも高いとき、信号ＰＷＭＡはハイレベルとなり、そうでないとき、信号ＰＷＭＡはローレベルとなる。ランプ電圧ＲＡＭＰＢが帰還制御電圧Ｖｆｂよりも高いとき、信号ＰＷＭＢはハイレベルとなり、そうでないとき、信号ＰＷＭＢはローレベルとなる。信号ＰＭＷＡ及びＰＭＷＢは制御回路５０に供給され、制御回路５０は、スイッチング駆動モードにおいて、信号ＰＭＷＡ及びＰＭＷＢに基づきスイッチングドライバ２１〜２４を制御する。
【００６８】
スイッチング駆動モードにおける動作について説明する。スイッチング駆動モードにおいて、制御回路５０はスイッチングドライバ２０をアクティブとし且つリニアドライバ３０をノンアクティブとする。
スイッチングドライバ２０をアクティブにするとは、信号ＰＷＭＡをスイッチングドライバ２１及び２２に伝達すると共に信号ＰＷＭＢをスイッチングドライバ２３及び２４に伝達することで、スイッチングドライバ２１〜２４によるゲート電圧ＡＧＨ、ＡＧＬ、ＢＧＨ及びＢＧＬの制御並びにスイッチングドライバ２１〜２４によるパワートランジスタ１１〜１４のオン、オフ制御を実現することを指す。
リニアドライバ３０をノンアクティブにするとは、リニアドライバ３１及び３２の出力をハイインピーダンス状態とすることを指し、リニアドライバ３０がノンアクティブとされているとき、リニアドライバ３１及び３２はゲート電圧ＡＧＨ、ＡＧＬ、ＢＧＨ及びＢＧＬに影響を与えるような電荷の入出力を行わない。
【００６９】
スイッチング駆動モードにおいて、スイッチングドライバ２１〜２４は、制御電圧Ｖ２に応じたモータ電流ＩＯＵＴ（即ちデジタル信号ＤＡＣＩＮにて指定された大きさ及び向きのモータ電流ＩＯＵＴ）がＶＣＭ１１４に供給されるよう、信号ＰＷＭＡ及びＰＷＭＢに基づいてパワートランジスタ１１〜１４のオン、オフを切り替えるスイッチング制御を行う。スイッチング駆動モードでは、モータ電流ＩＯＵＴは脈流となるため、詳細には、モータ電流ＩＯＵＴの直流成分がデジタル信号ＤＡＣＩＮの指定内容に従うことになる。
【００７０】
図１０にスイッチング駆動モードでのＰＷＭ制御に関わる信号及び電圧の関係を示す。
スイッチング駆動モードにおいて、信号ＰＷＭＡがハイレベルであるとき、トランジスタ２１ａ及び２１ｂが夫々オン、オフとされることでゲート電圧ＡＧＨがハイレベルとなり、且つ、トランジスタ２２ａ及び２２ｂが夫々オフ、オンとされることでゲート電圧ＡＧＬがローレベルとなり、この結果、パワートランジスタ１１及び１２が夫々オン、オフとなるので、電圧ＶＡＯＵＴはハイレベルとなる。電圧ＶＡＯＵＴにおけるハイレベルは電源電圧ＶＰＷＲのレベルに相当する。
スイッチング駆動モードにおいて、信号ＰＷＭＡがローレベルであるとき、トランジスタ２１ａ及び２１ｂが夫々オフ、オンとされることでゲート電圧ＡＧＨがローレベルとなり、且つ、トランジスタ２２ａ及び２２ｂが夫々オン、オフとされることでゲート電圧ＡＧＬがハイレベルとなり、この結果、パワートランジスタ１１及び１２が夫々オフ、オンとなるので、電圧ＶＡＯＵＴはローレベルとなる。電圧ＶＡＯＵＴにおけるローレベルはグランドのレベルに相当する。
スイッチング駆動モードにおいて、信号ＰＷＭＢがハイレベルであるとき、トランジスタ２３ａ及び２３ｂが夫々オン、オフとされることでゲート電圧ＢＧＨがハイレベルとなり、且つ、トランジスタ２４ａ及び２４ｂが夫々オフ、オンとされることでゲート電圧ＢＧＬがローレベルとなり、この結果、パワートランジスタ１３及び１４が夫々オン、オフとなるので、電圧ＶＢＯＵＴはハイレベルとなる。電圧ＶＢＯＵＴにおけるハイレベルは電源電圧ＶＰＷＲのレベルに相当する。
スイッチング駆動モードにおいて、信号ＰＷＭＢがローレベルであるとき、トランジスタ２３ａ及び２３ｂが夫々オフ、オンとされることでゲート電圧ＢＧＨがローレベルとなり、且つ、トランジスタ２４ａ及び２４ｂが夫々オン、オフとされることでゲート電圧ＢＧＬがハイレベルとなり、この結果、パワートランジスタ１３及び１４が夫々オフ、オンとなるので、電圧ＶＢＯＵＴはローレベルとなる。電圧ＶＢＯＵＴにおけるローレベルはグランドのレベルに相当する。
【００７１】
図１１（ａ）〜（ｃ）に、スイッチング駆動モードにおけるランプ電圧ＲＡＭＰＡ及びＲＡＭＰＢ、帰還制御電圧Ｖｆｂ、並びに、電圧ＶＡＯＵＴ及びＶＢＯＵＴにおける関係例を示す。但し、図１１（ａ）、（ｂ）、（ｃ）は、夫々、“Ｖｆｂ＝Ｖｒｅｆ”、“Ｖｆｂ＞Ｖｒｅｆ”、“Ｖｆｂ＜Ｖｒｅｆ”であるときのそれらの関係例を示している。スイッチング駆動モードにおいて、電圧ＶＡＯＵＴのデューティは、“Ｖｆｂ＝Ｖｒｅｆ”であるときにおいて５０％となり、“Ｖｆｂ＞Ｖｒｅｆ”であるときにおいて５０％より大きくなり、“Ｖｆｂ＜Ｖｒｅｆ”であるときにおいて５０％より小さくなる。電圧ＶＢＯＵＴのデューティは、１００％から電圧ＶＡＯＵＴのデューティを差し引いたものとなる。
【００７２】
図１２を参照し“Ｖｆｂ＞Ｖｒｅｆ”が成立する区間について注目する。スイッチング駆動モードにおいて、“Ｖｆｂ＞Ｖｒｅｆ”が成立する区間では、正のモータ電流ＩＯＵＴが流れることになり、その区間は、図１２に示す如く、電圧ＶＡＯＵＴがハイレベル且つ電圧ＶＢＯＵＴがローレベルとなる区間ＰＡと、電圧ＶＡＯＵＴ及びＶＢＯＵＴが共にハイレベルとなる区間ＰＢと、電圧ＶＡＯＵＴ及びＶＢＯＵＴが共にローレベルとなる区間ＰＣとに大別される。区間ＰＡにおいて、パワートランジスタ１１〜１４の状態は第１オン／オフ状態であってモータ電流経路は電流経路Ａである（図５（ａ）参照）。区間ＰＢにおいて、パワートランジスタ１１〜１４の状態は第２オン／オフ状態であってモータ電流経路は電流経路Ｂである（図５（ｂ）参照）。区間ＰＣにおいて、パワートランジスタ１１〜１４の状態は第３オン／オフ状態であってモータ電流経路は電流経路Ｃである（図５（ｃ）参照）。スイッチング駆動モードでは、グランドからパワートランジスタ１２、ＶＣＭ１１４、パワートランジスタ１３を通じて電源電圧部に回生電流が流れるような区間（即ち、図５（ｄ）の電流経路Ｚに沿ってモータ電流ＩＯＵＴが流れる区間）が設けられないため、回生電流によって電源電圧ＶＰＷＲが過剰に上昇するといったことが抑制される。但し、正のモータ電流ＩＯＵＴが流れるときのスイッチング駆動モードにおいて、モータ電流経路が電流経路Ａ、Ｂ、Ｃ及びＺ間で切り替わるようなスイッチング駆動を行うといった変形も可能ではある。
【００７３】
リニア駆動モードにおける動作について説明する。リニア駆動モードにおいて、制御回路５０はスイッチングドライバ２０をノンアクティブとし且つリニアドライバ３０をアクティブとする。
スイッチングドライバ２０をノンアクティブにするとは、信号ＰＷＭＡ及びＰＷＭＢに関係なく、トランジスタ２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂ、２４ａ及び２４ｂを全てオフ状態に維持して、スイッチングドライバ２１〜２４の出力をハイインピーダンス状態にすることを指す。スイッチングドライバ２０がノンアクティブとされているとき、スイッチングドライバ２１〜２４はゲート電圧ＡＧＨ、ＡＧＬ、ＢＧＨ及びＢＧＬに影響を与えるような電荷の入出力を行わない。
リニアドライバ３０がアクティブとされるとき、リニアドライバ３１及び３２は帰還制御電圧Ｖｆｂに応じてゲート電圧ＡＧＨ、ＡＧＬ、ＢＧＨ及びＢＧＬを制御する。
【００７４】
即ちリニア駆動モードにおいて、リニアドライバ３１及び３２は、帰還制御電圧Ｖｆｂに基づきゲート電圧ＡＧＨ、ＡＧＬ、ＢＧＨ及びＢＧＬを制御し、これによって、制御電圧Ｖ２に応じたモータ電流ＩＯＵＴ（即ちデジタル信号ＤＡＣＩＮにて指定された大きさ及び向きのモータ電流ＩＯＵＴ）がＶＣＭ１１４に供給されるよう、電圧ＶＡＯＵＴ及びＶＢＯＵＴを制御する。ＶＣＭ１１４への供給電圧（即ち電圧ＶＡＯＵＴ及びＶＢＯＵＴ間の差電圧）並びに電圧ＶＡＯＵＴ及びＶＢＯＵＴの夫々は、スイッチング駆動モードでは矩形波に近いスイッチング電圧となるが、リニア駆動モードでは連続的なリニア電圧となる。
【００７５】
具体的には、リニアドライバ３１は、“Ｖｆｂ＝Ｖｒｅｆ”の成立時との比較において、“Ｖｆｂ＞Ｖｒｅｆ”が成立している際にはゲート電圧ＡＧＨを高め且つゲート電圧ＡＧＬを低くするように動作し、逆に“Ｖｆｂ＜Ｖｒｅｆ”が成立している際にはゲート電圧ＡＧＨを低め且つゲート電圧ＡＧＬを高めるように動作する。
リニアドライバ３２は、“Ｖｆｂ＝Ｖｒｅｆ”の成立時との比較において、“Ｖｆｂ＞Ｖｒｅｆ”が成立している際にはゲート電圧ＢＧＨを低め且つゲート電圧ＢＧＬを高めるように動作し、逆に“Ｖｆｂ＜Ｖｒｅｆ”が成立している際にはゲート電圧ＢＧＨを高め且つゲート電圧ＢＧＬを低くするように動作する。
【００７６】
リニアドライバ３１は、正の電荷をパワートランジスタ１１のゲートに供給することでゲート電圧ＡＧＨを高めることができ、パワートランジスタ１１のゲート電荷を引き抜いてノードＮＤＡに向けて流すことでゲート電圧ＡＧＨを低下させることができる。また、リニアドライバ３１は、正の電荷をパワートランジスタ１２のゲートに供給することでゲート電圧ＡＧＬを高めることができ、パワートランジスタ１２のゲート電荷を引き抜いてグランドに向けて流すことでゲート電圧ＡＧＬを低下させることができる。
同様に、リニアドライバ３２は、正の電荷をパワートランジスタ１３のゲートに供給することでゲート電圧ＢＧＨを高めることができ、パワートランジスタ１３のゲート電荷を引き抜いてノードＮＤＢに向けて流すことでゲート電圧ＢＧＨを低下させることができる。また、リニアドライバ３２は、正の電荷をパワートランジスタ１４のゲートに供給することでゲート電圧ＢＧＬを高めることができ、パワートランジスタ１４のゲート電荷を引き抜いてグランドに向けて流すことでゲート電圧ＢＧＬを低下させることができる。
【００７７】
図１３は駆動モードの設定方法を示す図である。制御回路５０は、デジタル信号ＤＡＣＩＮに基づき駆動モードを設定することができる。具体的には、制御回路５０は、デジタル信号ＤＡＣＩＮ（電流指令信号）にて指定されるモータ電流ＩＯＵＴの大きさ（絶対値）を電流指令値として参照し、電流指令値が所定の電流値Ｉｔｈより大きいとき、ＶＣＭ１１４の駆動モードをスイッチング駆動モードに設定し、電流指令値が所定の電流値Ｉｔｈより小さいとき、ＶＣＭ１１４の駆動モードをリニア駆動モードに設定する。電流指令値が所定の電流値Ｉｔｈとちょうど一致するとき、ＶＣＭ１１４の駆動モードはスイッチング駆動モード及びリニア駆動モードの何れに設定されても良い。電流値Ｉｔｈは任意であるが例えば２００ｍＡ（ミリアンペア）である。
【００７８】
アーム１１２は、所望のデータを磁気ディスク１１０に読み書きするのに際し、シーク動作とトラッキング動作を繰り返す。シーク動作は読み書きが必要なトラックまでヘッド１１１を移動させる動作に相当し、その後のトラッキング動作においてヘッド１１１を所望のトラックに追従させてデータの読み書きが行われる。シーク動作時にはアーム１１２を素早く且つ大きく移動させる必要があるため、電流指令値は相対的に大きく、高効率なスイッチング駆動が適している。これに対し、トラッキング動作時にはアーム１１２の位置を高精度に調整する必要があるため、高精度の位置調整に適したリニア駆動が適している。リニア駆動はスイッチング駆動よりも効率が劣るが、リニア駆動が行われる状況では、電流指令値が小さいため、効率の低下に基づく損失は少ない。このように、ＶＣＭドライバ１１４では、スイッチング駆動方式とリニア駆動方式を切り替えて利用することで高効率化とアーム１１２の位置制御の高精度化を両立している。
【００７９】
但し、ＶＣＭ１１４の駆動モードをスイッチング駆動モードからリニア駆動モードに切り替える際、切り替えのタイミングによってはモータ電流ＩＯＵＴにグリッチ（以下電流グリッチと称する）が生じることが懸念される。
【００８０】
図１４を参照して、このような電流グリッチの発生状況を説明する。ＳＰＭドライバ１３４では、電流グリッチを抑制する技術として後述の第１及び第２グリッチ抑制技術が採用されるが、図１４は、第１及び第２グリッチ抑制技術が非採用とされたときにおける電圧及び電流の模式的な波形例を示している。
【００８１】
図１４に示す例では、正のモータ電流ＩＯＵＴが流れている状況下において、タイミングｔ１にてＶＣＭ１１４の駆動モードがスイッチング駆動モードからリニア駆動モードに切り替えられている。ここで、タイミングｔ１は区間ＰＢに属し、故に、タイミングｔ１においてパワートランジスタ１１〜１４の状態は第２オン／オフ状態であってモータ電流経路は電流経路Ｂである（図５（ｂ）参照）。タイミングｔ１においてスイッチングドライバ２０がアクティブからノンアクティブに切り替えられると共にリニアドライバ３０がノンアクティブからアクティブに切り替えられ、これに伴ってモータ電流経路が電流経路Ｂから電流経路Ｌ（図６）に遷移していくことになる。しかしながら、電流経路Ｂと電流経路Ｌとが相違することから、上記遷移の実現のために引き抜く必要のあるゲート電荷の引き抜きに相応の時間がかかり、上記遷移の過渡状態において比較的大きな電流グリッチが生じる。シーク動作からトラッキング動作への遷移の際に、このような電流グリッチが生じると、ヘッド１１１が予期せぬ方向に飛び、データの読み書きのパフォーマンスが低下することになる。尚、リニア駆動が行われる区間は“ＰＬ”にて表される。
【００８２】
第１グリッチ抑制技術を説明する。第１グリッチ抑制技術では、ＶＣＭ１１４の駆動モードをスイッチング駆動モードからリニア駆動モードに切り替える際、モータ電流経路が電流経路Ｂから電流経路Ａに遷移したか否かを監視し、電流経路Ａへの遷移が検出されたことに応答してＶＣＭ１１４の駆動モードをスイッチング駆動モードからリニア駆動モードに切り替えるようにする。上記監視及び検出は検出回路６０（図７参照）により実現される。
【００８３】
図１５に、上記監視及び検出を実現する検出回路６０の構成例を示す。図１５の検出回路６０は、Ｎチャネル型のＭＯＳＦＥＴとして構成されたトランジスタ６１及び６３と、抵抗６２及び６４と、を備える。トランジスタ６１のゲート閾値電圧はパワートランジスタ１２のそれと同一又は同程度とされて良く、トランジスタ６３のゲート閾値電圧はパワートランジスタ１４のそれと同一又は同程度とされて良い。
【００８４】
トランジスタ６１のゲートはノードＮＤＡに接続され、電圧ＶＡＯＵＴがトランジスタ６１のゲートに加わる。トランジスタ６１のドレインは抵抗６２を介して内部電源電圧Ｖｒｅｇが加わる端子に接続され、トランジスタ６１のソースはグランドに接続される。トランジスタ６３のゲートはノードＮＤＢに接続され、電圧ＶＢＯＵＴがトランジスタ６３のゲートに加わる。トランジスタ６３のドレインは抵抗６４を介して内部電源電圧Ｖｒｅｇが加わる端子に接続され、トランジスタ６３のソースはグランドに接続される。トランジスタ６１のドレイン電圧は信号Ｓｉｇ１として且つトランジスタ６３のドレイン電圧は信号Ｓｉｇ２として制御回路５０に出力される。
【００８５】
電圧ＶＡＯＵＴがトランジスタ６１のゲート閾値電圧以上であることでトランジスタ６１がオンとなるときには、信号Ｓｉｇ１はローレベルとなり、電圧ＶＡＯＵＴがトランジスタ６１のゲート閾値電圧未満であることでトランジスタ６１がオフとなるときには、信号Ｓｉｇ１はハイレベルとなる。電圧ＶＢＯＵＴがトランジスタ６３のゲート閾値電圧以上であることでトランジスタ６３がオンとなるときには、信号Ｓｉｇ２はローレベルとなり、電圧ＶＢＯＵＴがトランジスタ６３のゲート閾値電圧未満であることでトランジスタ６３がオフとなるときには、信号Ｓｉｇ２はハイレベルとなる。
【００８６】
正のモータ電流ＩＯＵＴが流れている状況下でのスイッチング駆動モードにおいて、ハイレベルの信号Ｓｉｇ２はモータ電流経路が電流経路Ａ又はＣであることを示している一方で、ローレベルの信号Ｓｉｇ２はモータ電流経路が電流経路Ｂであることを示しており、モータ電流経路について電流経路Ｂの次の電流経路は電流経路Ａである（図１６参照）。故に、検出回路６０は、信号Ｓｉｇ２がローレベルからハイレベルへの切り替わったときにモータ電流経路が電流経路Ｂから電流経路Ａに切り替わったと検出すると言える。
【００８７】
尚、正のモータ電流ＩＯＵＴが流れている状況下でのスイッチング駆動モードにおいて、ハイレベルの信号Ｓｉｇ２はパワートランジスタ１１〜１４の状態が第１又は第３オン／オフ状態であることを示しているとも言え、ローレベルの信号Ｓｉｇ２はパワートランジスタ１１〜１４の状態が第２オン／オフ状態であることを示しているとも言え、且つ、
第２オン／オフ状態の次に訪れるオン／オフ状態は第１オン／オフ状態である。故に、検出回路６０は、信号Ｓｉｇ２がローレベルからハイレベルへの切り替わったときにパワートランジスタ１１〜１４の状態が第２オン／オフ状態から第１オン／オフ状態に切り替わったと検出するものである、と考えても良い。
【００８８】
信号Ｓｉｇ１は負のモータ電流ＩＯＵＴが流れている状況下において、正のモータ電流ＩＯＵＴが流れている状況下での信号Ｓｉｇ２と同様の機能を持つことになる。
【００８９】
図１６は、第１及び第２グリッチ抑制技術の内、第１グリッチ抑制技術のみが採用されたときにおける電圧及び電流の模式的な波形例を示している。図１６に示す例では、正のモータ電流ＩＯＵＴが流れている状況下において、タイミングｔＰ１より前ではＶＣＭ１１４の駆動モードがスイッチング駆動モードに設定され、タイミングｔＰ１にてデジタル信号ＤＡＣＩＮに基づきＶＣＭ１１４の駆動モードのスイッチング駆動モードからリニア駆動モードへの切り替えの必要性が認められたとする。即ち、デジタル信号ＤＡＣＩＮ（電流指令信号）にて指定されるモータ電流ＩＯＵＴの大きさ（絶対値）が電流指令値として参照され、タイミングｔＰ１を境に電流指令値が所定の電流値Ｉｔｈより大きい状態から所定の電流値Ｉｔｈより小さい状態へと切り替わったとする。またタイミングｔＰ１は区間ＰＢに属しているものとする。
【００９０】
この場合、制御回路５０は、タイミングｔＰ１にて、即時、リニア駆動モードへの切り替えを行うのではなく、モータ電流経路の電流経路Ｂから電流経路Ａへの遷移（換言すればパワートランジスタ１１〜１４の状態の第２オン／オフ状態から第１オン／オフ状態への遷移）が検出されるまでリニア駆動モードへの切り替えを待機し（従ってスイッチング駆動モードを維持し）、当該遷移の検出に応答して、ＶＣＭ１１４の駆動モードをスイッチング駆動モードからリニア駆動モードに切り替える。図１６のタイミングｔＰ２は、信号Ｓｉｇ２のローレベルからハイレベルへの切り替えが生じたタイミングであって、上記遷移の検出タイミングである。故に、制御回路５０は、タイミングｔＰ２にてＶＣＭ１１４の駆動モードをスイッチング駆動モードからリニア駆動モードに切り替えることになる。
【００９１】
電流経路Ｂから電流経路Ｌへの切り替えを伴う図１４の例では電流グリッチが比較的大きくなるおそれがあるが、第１グリッチ抑制技術の採用時には、スイッチング駆動モードからリニア駆動モードへの切り替え時にモータ電流経路が実質的に変化しないため、電流グリッチが生じにくくなる。
【００９２】
第１グリッチ抑制技術により電流グリッチの抑制が可能となるが、多少の電流グリッチが残存し得る。これは、スイッチング駆動モードにてスイッチングドライバからパワートランジスタに供給されたゲート電荷がリニア駆動モードへの切替直後において残留し、この残留ゲート電荷がリニアドライバの応答を鈍らせていることに一因がある。第２グリッチ抑制技術では、放電用回路４０（図４参照）を用いて、上記残留ゲート電荷に対する手当てを行う。
【００９３】
図１７に示す如く、制御回路５０は、制御信号ＣＮＴ１〜ＣＮＴ４の出力を通じてスイッチ４１ｂ〜４４ｂのオン、オフを個別に制御する。制御信号ＣＮＴ１、ＣＮＴ２、ＣＮＴ３、ＣＮＴ４がハイレベルであるとき、夫々、スイッチ４１ｂ、４２ｂ、４３ｂ、４４ｂがオンとなり、制御信号ＣＮＴ１、ＣＮＴ２、ＣＮＴ３、ＣＮＴ４がローレベルであるとき、夫々、スイッチ４１ｂ、４２ｂ、４３ｂ、４４ｂがオフとなる。制御信号ＣＮＴ１〜ＣＮＴ４は原則としてローレベルに維持されており、スイッチング駆動モードからリニア駆動モードの切り替え時において、制御信号ＣＮＴ１〜ＣＮＴ４の内、必要な制御信号が短時間だけハイレベルとされる（詳細は後述）。
【００９４】
放電用トランジスタ４１ａ〜４４ａのゲート閾値電圧が夫々パワートランジスタ１１〜１４のゲート閾値電圧と同一又は同程度となるように、放電用トランジスタ４１ａ〜４４ａが形成される（但し、本発明はこれに限定されない）。故に例えば、パワートランジスタ１１のゲート電圧が相応に高い状況において（例えば電源電圧ＶＣＰに相当するハイレベルであるときにおいて）、スイッチ４１ｂがオンとなると、パワートランジスタ１１のゲート電荷がスイッチ４１ｂ及び放電用トランジスタ４１ａを介しノードＮＤＡに向けて放電され、パワートランジスタ１１のゲート−ソース間電圧が急速にパワートランジスタ１１のゲート閾値電圧近辺に低下することになる。パワートランジスタ１２〜１４についても同様である。
【００９５】
図１８は、第１及び第２グリッチ抑制技術が採用されたときにおける電圧及び電流の模式的な波形例を示している。図１８に示す例では、図１６に示す例と同様に、正のモータ電流ＩＯＵＴが流れている状況下において、タイミングｔＰ１より前ではＶＣＭ１１４の駆動モードがスイッチング駆動モードに設定され、タイミングｔＰ１にてデジタル信号ＤＡＣＩＮに基づきＶＣＭ１１４の駆動モードのスイッチング駆動モードからリニア駆動モードへの切り替えの必要性が認められたとする。即ち、デジタル信号ＤＡＣＩＮ（電流指令信号）にて指定されるモータ電流ＩＯＵＴの大きさ（絶対値）が電流指令値として参照され、タイミングｔＰ１を境に電流指令値が所定の電流値Ｉｔｈより大きい状態から所定の電流値Ｉｔｈより小さい状態へと切り替わったとする。またタイミングｔＰ１は区間ＰＢに属しているものとする。
【００９６】
この場合、第１グリッチ抑制技術を採用する制御回路５０は、タイミングｔＰ１にて、即時、リニア駆動モードへの切り替えを行うのではなく、モータ電流経路の電流経路Ｂから電流経路Ａへの遷移が検出されるタイミングｔＰ２にて、ＶＣＭ１１４の駆動モードをスイッチング駆動モードからリニア駆動モードに切り替える。この点については上述した通りである。
【００９７】
更に、第２グリッチ抑制技術を採用する制御回路５０は、タイミングｔＰ２を起点として所定の放電時間だけ制御信号ＣＮＴ１及びＣＮＴ４をハイレベルとし、これによってタイミングｔＰ２から上記放電時間だけ放電用トランジスタ４１及び４４をオンとする。上記放電時間を除き制御信号ＣＮＴ１及びＣＮＴ４はローレベルに維持されており、また、正のモータ電流ＩＯＵＴが流れている状況下において制御信号ＣＮＴ２及びＣＮＴ３については常にローレベルとされている。パワートランジスタのゲート容量等を考慮して適切な時間（例えば数１００ナノ秒〜数マイクロ秒）を放電時間として予め設定しておけば良い。
【００９８】
図１９（ａ）は、第１及び第２グリッチ抑制技術の内、第１グリッチ抑制技術のみが採用されたときのタイミングｔＰ２周辺の幾つかの電圧及び電流の波形図であり、図１９（ｂ）は、第１及び第２グリッチ抑制技術の双方が採用されたときのタイミングｔＰ２周辺の幾つかの電圧及び電流の波形図である。図１９（ａ）との対比において図１９（ｂ）では、スイッチング駆動時にパワートランジスタに導入されたゲート電荷（リニア駆動にとっては不要となりうる残留ゲート電荷）がタイミングｔＰ２を起点にして速やかに放電されていることが分かる。図１９（ａ）及び（ｂ）では、パワートランジスタ１１のゲート電圧ＡＧＨが注目され、パワートランジスタ１１の残留ゲート電荷が第２グリッチ抑制技術により速やかに放電される様子が示されているが、このとき、放電用回路４４を用いてパワートランジスタ１４の残留ゲート電荷も同様に放電される。
【００９９】
このように、第１及び第２グリッチ抑制技術が採用された制御回路５０は、正のモータ電流ＩＯＵＴが流れる状況において、ＶＣＭ１１４の駆動モードをスイッチング駆動モードからリニア駆動モードに切り替える際、モータ電流経路の電流経路Ｂから電流経路Ａへの遷移（換言すればパワートランジスタ１１〜１４の状態の第２オン／オフ状態から第１オン／オフ状態への遷移）が検出されることをトリガにして、ＶＣＭ１１４の駆動モードのスイッチング駆動モードからリニア駆動モードへの切り替えを実行する。タイミングｔＰ２以前において、モータ電流経路を電流経路Ａとするために（即ちゲート電圧ＡＧＨ及びＢＧＬをハイレベルとするために）スイッチングドライバ２１及び２４はパワートランジスタ１１及び１４のゲートに電荷を供給するが、この供給された電荷はタイミングｔＰ２にてパワートランジスタ１１及び１４のゲートに残留する。この残留ゲート電荷によるパワートランジスタ１１及び１４のゲート電圧は、それらを完全にオン状態とするものであり、リニア駆動にとって過剰に高い。そこで、制御回路５０は、タイミングｔＰ２を起点とする放電時間において、残留したゲート電荷を放電用回路４１及び４４を用いて放電させ、パワートランジスタ１１及び１４のゲート電圧をゲート閾値電圧付近まで急速に低下させる（図２０参照）。これにより、リニア駆動へロスなく遷移することができ、電流グリッチを極力抑えることが可能となる。
【０１００】
正のモータ電流ＩＯＵＴが流れる状況（以下、正電流状況と称する）を想定して第１及び第２グリッチ抑制技術を説明したが、負のモータ電流ＩＯＵＴが流れる状況（以下、負電流状況と称する）でも第１及び第２グリッチ抑制技術は適用される。負電流状況では、正電流状況の下で説明したパワートランジスタ１１、１２、１３、１４を夫々パワートランジスタ１３、１４、１１、１２に置き換えて考えれば済み、スイッチング駆動モードからリニア駆動モードへの切り替えの際には信号Ｓｉｇ１のローレベルからハイレベルへの遷移を受けて所定の放電時間だけスイッチ４３ｂ及び４２ｂをオンとすれば良い。
【０１０１】
つまり、正電流状況及び負電流状況の双方を考慮して第１及び第２グリッチ抑制技術を一般化して述べると以下のようになる。
【０１０２】
モータドライバ装置としてのＶＣＭドライバ１１４では、第１ハイサイドトランジスタ及び第１ローサイドトランジスタから成る第１ハーフブリッジ回路と、第２ハイサイドトランジスタ及び第２ローサイドトランジスタから成る第２ハーフブリッジ回路とでＶＣＭ１１４に対するフルブリッジ回路を形成する。第１及び第２ハーフブリッジ回路の内、任意の一方がハーフブリッジ回路１０Ａであり、他方がハーフブリッジ回路１０Ｂである（図４参照）。
第１ハーフブリッジ回路からＶＣＭ１１４を介し第２ハーフブリッジ回路に向けてモータ電流ＩＯＵＴが流れる電流状況（正電流状況又は負電流状況）において、スイッチング駆動によりモータ電流経路は複数の経路間で切り替わり、その複数の経路は、第１ハイサイドトランジスタからＶＣＭ１１４を介して第２ローサイドトランジスタに向かう第１経路（正電流状況では電流経路Ａ）と、第１ハイサイドトランジスタからＶＣＭ１１４を介して第１ハイサイドトランジスタに向かう第２経路（正電流状況では電流経路Ｂ）と、第１ローサイドトランジスタからＶＣＭ１１４を介して第２ローサイドトランジスタに向かう第３経路（正電流状況では電流経路Ｂ）と、を含む。
検出回路６０は、モータ電流経路の第２経路から第１経路への遷移を検出する。制御回路５０は、上記電流状況（正電流状況又は負電流状況）においてＶＣＭ１１４の駆動モードをスイッチング駆動モードからリニア駆動モードに切り替える場合、検出回路６０による遷移の検出に応答して当該切り替えを実行し、この際、モータ電流経路を１経路とするためにスイッチングドライバ３０により第１ハイサイドトランジスタのゲート及び第２ローサイドトランジスタのゲートに供給された第１ハイサイドトランジスタのゲート電荷及び第２ローサイドトランジスタのゲート電荷を放電用回路４０を用いて放電させる。
【０１０３】
放電用回路４０は、第１ハイサイド放電用回路、第１ローサイド放電用回路、第２ハイサイド放電用回路及び第２ローサイド放電用回路から成る。第１ハイサイド放電用回路、第１ローサイド放電用回路、第２ハイサイド放電用回路及び第２ローサイド放電用回路は、正電流状況では夫々放電用回路４１、４２、４３、４４に対応し、負電流状況では夫々放電用回路４３、４４、４１、４２に対応することになる。
第１ハイサイドトランジスタのゲート電荷及び第２ローサイドトランジスタのゲート電荷が、検出回路６０による遷移の検出に応答して、第１ハイサイド放電用回路及び第２ローサイド放電用回路を介して放電させることになる。より具体的には、正電流状況ではパワートランジスタ１１及び１４のゲート電荷を放電用回路４１及び４４を用いて放電させ、負電流状況ではパワートランジスタ１３及び１２のゲート電荷を放電用回路４３及び４２を用いて放電させることになる。
【０１０４】
第１ハイサイド放電用回路、第１ローサイド放電用回路、第２ハイサイド放電用回路及び第２ローサイド放電用回路の夫々は、スイッチと整流素子との直列回路から成る。図７の構成では、ダイオード接続された放電用トランジスタ（４１ａ、４２ａ、４３ａ、４４ａ）が整流素子として機能するが、ダイオードそのものを整流素子として用いるようにしても良い。リニア駆動モードへの切り替え時に放電されるべきゲート電荷（図１８及び図２０の例において、パワートランジスタ１１及び１４のゲート電荷）は、対応する整流素子を介して放電されることになる。
【０１０５】
制御回路５０は、所定の情報の入力を受け、所定の情報が第１情報を示すときＶＣＭ１１４の駆動モードをスイッチング駆動モードに設定する一方で、所定の情報が第２情報を示すときＶＣＭ１１４の駆動モードをリニア駆動モードに設定する。デジタル信号ＤＡＣＩＮにて示される上記電流指令値が所定の情報として利用される例が上述され、この場合、所定の電流値Ｉｔｈより大きい電流指令値は第１情報に属し、所定の電流値Ｉｔｈより小さい電流指令値は第２情報に属していると考えられる。但し、ここにおける所定の情報は電流指令値に限定されない。例えば、電流指令値とは別にＭＰＵ１２２からドライバＩＣ１３０に入力されるモード指令値が所定の情報であっても良い。この場合例えば、モード指令値が「１」を示しているときが“所定の情報が第１情報を示すとき”に相当し、モード指令値が「０」を示しているときが“所定の情報が第２情報を示すとき”に相当すると考えれば良い。ＭＰＵ１２２は、例えば、シーク動作を行わせるときに「１」のモード指令値をドライバＩＣ１３０に出力することでＶＣＭ１１４をスイッチング駆動方式で駆動することを指示し、トラッキング動作を行わせるときに「０」のモード指令値をドライバＩＣ１３０に出力することでＶＣＭ１１４をリニア駆動方式で駆動することを指示する、といったことが可能となる。
何れにせよ、制御回路５０は、スイッチング駆動が行われているときにおいて、所定の情報にて第１情報から第２情報への変化があったとき、モータ電流経路の第２経路から第１経路への遷移が検出回路６０により検出されるまでリニア駆動モードへの切り替えを待機し（図１８の例ではタイミングｔＰ２まで待機し）、当該遷移の検出に応答してＶＣＭ１１４の駆動モードをスイッチング駆動モードからリニア駆動モードに切り替えると良い。
【０１０６】
また、検出回路６０は、モータ電流経路が第２経路から第１経路へと遷移する過程において、第２ハイサイドトランジスタ及び第２ローサイドトランジスタ間の接続ノードの電圧（正電流状況ではＶＢＯＵＴ、負電流状況ではＶＡＯＵＴ）に基づき、モータ電流経路が第２経路から第１経路へと遷移したか否かを検出する。
【０１０７】
尚、本実施形態では、ＶＣＭ１１４がＨＤＤ装置１００に利用されることを想定しているが、ＶＣＭ１１４の用途は任意である。例えば、デジタルカメラのレンズ駆動にＶＣＭ１１４が利用されても良い。
【０１０８】
また、ＶＣＭ１１４は本発明に係るモータドライバ装置の駆動対象である直流モータの一種である。本発明に係るモータドライバ装置の駆動対象はＶＣＭ１１４に限定されず、任意の直流モータが本発明に係るモータドライバ装置の駆動対象であって良い。
【０１０９】
上述したように、ドライバＩＣ１３０の各構成要素は半導体集積回路の形態で形成され、当該半導体集積回路を樹脂にて構成された筐体（パッケージ）内に封入することで半導体装置が構成される。但し、複数のディスクリート部品を用いてドライバＩＣ１３０内の回路と同等の回路を構成するようにしても良い。
【０１１０】
また、任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。
【０１１１】
また、上述の実施形態に示されたＦＥＴ（電界効果トランジスタ）のチャネルの種類は例示であり、Ｎチャネル型のＦＥＴがＰチャネル型のＦＥＴに変更されるように、或いは、Ｐチャネル型のＦＥＴがＮチャネル型のＦＥＴに変更されるように、ＦＥＴを含む回路の構成は変形され得る。
【０１１２】
また、上述の実施形態で例示した各トランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして示されたトランジスタを、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
【０１１３】
但し、上述のパワートランジスタ１１〜１４は、ＭＯＳＦＥＴを含むＦＥＴ又はＩＧＢＴなどの電圧制御型の出力トランジスタ（即ち、制御電極における電圧に応じて第１及び第２電極間に流れる電流が制御されるトランジスタ）とされると良い。
【０１１４】
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
【符号の説明】
【０１１５】
１１〜１４  パワートランジスタ
２０（２１〜２４）  スイッチングドライバ
３０（３１、３２）  リニアドライバ
４０（４１〜４４）  放電用回路
５０  制御回路
６０  検出回路
７０  帰還制御信号生成回路
８０  ＰＷＭ信号生成回路
１００  ＨＤＤ装置
１１４  ＶＣＭ
１３０  ドライバＩＣ
１３４  ＶＣＭドライバ
【図１】
2020054110.tif 000003
【図２】
2020054110.tif 000004
【図３】
2020054110.tif 000005
【図４】
2020054110.tif 000006
【図５】
2020054110.tif 000007
【図６】
2020054110.tif 000008
【図７】
2020054110.tif 000009
【図８】
2020054110.tif 000010
【図９】
2020054110.tif 000011
【図１０】
2020054110.tif 000012
【図１１】
2020054110.tif 000013
【図１２】
2020054110.tif 000014
【図１３】
2020054110.tif 000015
【図１４】
2020054110.tif 000016
【図１５】
2020054110.tif 000017
【図１６】
2020054110.tif 000018
【図１７】
2020054110.tif 000019
【図１８】
2020054110.tif 000020
【図１９】
2020054110.tif 000021
【図２０】
2020054110.tif 000022