(57)【要約】【課題】フォトンの計数精度の低下を抑制できるフォトンカウンティング装置およびフォトンカウンティング方法を提供する。【解決手段】フォトンカウンティング装置は、入力された光を電荷に変換する光電変換素子と光電変換素子によって変換された電荷を増幅して電圧に変換するアンプとを含む複数の画素と、複数の画素の前記アンプから出力される電圧をデジタル値に変換するＡ／Ｄコンバータと、複数の画素ごとに、参照データを参照して、Ａ／Ｄコンバータから出力されたデジタル値をフォトン数に変換する変換部と、を備え、参照データは、複数の画素ごとのゲイン及びオフセット値に基づいて作成されている。【選択図】図１
2020167728.tif 000002
【特許請求の範囲】
【請求項１】
入力された光を電荷に変換する光電変換素子と前記光電変換素子によって変換された電荷を増幅して電圧に変換するアンプとを含む複数の画素と、
前記複数の画素の前記アンプから出力される電圧をデジタル値に変換するＡ／Ｄコンバータと、
前記複数の画素ごとに、参照データを参照して、前記Ａ／Ｄコンバータから出力された前記デジタル値をフォトン数に変換する変換部と、を備え、
前記参照データは、前記複数の画素ごとのゲイン及びオフセット値に基づいて作成されている、フォトンカウンティング装置。
【請求項２】
前記参照データは、前記複数の画素ごとのゲイン及びオフセット値に基づいて作成された複数の閾値データを有し、
前記変換部は、前記複数の閾値データに基づいて前記複数の画素ごとの前記デジタル値をフォトン数に変換する、請求項１に記載のフォトンカウンティング装置。
【請求項３】
前記参照データは、前記ゲイン及び前記オフセット値に対応するパラメータであって、前記複数の画素に共通する予め設定された該パラメータを含み、
前記変換部は、前記ゲイン及び前記オフセット値と前記パラメータとのズレに基づいて、前記複数の画素ごとの前記デジタル値を補正し、補正された前記デジタル値をフォトン数に変換する、請求項１に記載のフォトンカウンティング装置。
【請求項４】
前記アンプの読み出しノイズは、０．２［ｅ−ｒｍｓ］以下である、請求項１〜３のいずれか一項に記載のフォトンカウンティング装置。
【請求項５】
前記アンプの読み出しノイズは、０．１５［ｅ−ｒｍｓ］以下である、請求項１〜３のいずれか一項に記載のフォトンカウンティング装置。
【請求項６】
前記ゲインは、１０［ＤＮ／ｅ］以上である、請求項１〜５のいずれか一項に記載のフォトンカウンティング装置。
【請求項７】
複数の画素を構成するそれぞれの光電変換素子に入力された光を電荷に変換するステップと、
変換された前記電荷を前記複数の画素を構成するアンプによって増幅して、電圧に変換するステップと、
それぞれの前記アンプから出力される電圧をＡ／Ｄコンバータによってデジタル値に変換して出力するステップと、
前記複数の画素におけるそれぞれのゲイン及びオフセット値に基づいて、前記Ａ／Ｄコンバータから出力された前記複数の画素ごとの前記デジタル値をフォトン数に変換するステップと、を備える、フォトンカウンティング方法。
【請求項８】
前記デジタル値をフォトン数に変換するステップでは、前記複数の画素におけるそれぞれのゲイン及びオフセット値に基づいて前記複数の画素ごとに作成された閾値データを用いて前記デジタル値をフォトン数に変換する、請求項７に記載のフォトンカウンティング方法。
【請求項９】
前記デジタル値をフォトン数に変換するステップでは、前記ゲイン及び前記オフセット値と、パラメータとのズレに基づいて、前記複数の画素ごとの前記デジタル値を補正し、補正された前記デジタル値をフォトン数に変換し、
前記パラメータは、前記ゲイン及び前記オフセット値に対応しており、前記複数の画素に共通するように予め設定されている、請求項７に記載のフォトンカウンティング方法。
【請求項１０】
前記アンプの読み出しノイズは、０．２［ｅ−ｒｍｓ］以下である、請求項７〜９のいずれか一項に記載のフォトンカウンティング方法。
【請求項１１】
前記アンプの読み出しノイズは、０．１５［ｅ−ｒｍｓ］以下である、請求項７〜９のいずれか一項に記載のフォトンカウンティング方法。
【請求項１２】
前記ゲインは、１０［ＤＮ／ｅ］以上である、請求項７〜１１のいずれか一項に記載のフォトンカウンティング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、フォトンカウンティング装置およびフォトンカウンティング方法に関する。
【背景技術】
【０００２】
例えば非特許文献１には、ＣＭＯＳイメージセンサを用いたフォトンカウンティングの技術が記載されている。この技術では、イメージセンサのフレームレートを高くすることによって、１画素に対して１フレーム中に１フォトンしか入射されない条件の下で、撮像が行われている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】B Saleh Masoodian,Jiaju Ma, Dakota Starkey, Yuichiro Yamashita, and Eric R. Fossum, “A 1Mjot 1040fps 0.22e-rms Stacked BSI Quanta Image Sensor withCluster-Parallel Readout”, 2017International Image Sensor Workshop（IISW）の予稿集, May 30 - June2,2017, P230-233
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、ＣＭＯＳイメージセンサを用いてフォトンカウンティングを行おうとした場合、Ａ／Ｄコンバータから出力されるデジタル値に基づいてフォトンの数を判別することが考えられる。しかしながら、ＣＭＯＳイメージセンサでは、センサを構成するそれぞれの画素が読み出しノイズを有している。また、複数の画素におけるゲイン及びオフセット値は、一定の範囲でバラツキを有している。そのため、例えば、１フォトン入射したときのデジタル値と２フォトン入射したときのデジタル値とが同様の値を示すことがあり、フォトンの計数精度が低下する虞がある。
【０００５】
本開示の一側面は、フォトンの計数精度の低下を抑制できるフォトンカウンティング装置およびフォトンカウンティング方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一側面のフォトンカウンティング装置は、入力された光を電荷に変換する光電変換素子と光電変換素子によって変換された電荷を増幅して電圧に変換するアンプとを含む複数の画素と、複数の画素のアンプから出力される電圧をデジタル値に変換するＡ／Ｄコンバータと、複数の画素ごとに、参照データを参照して、Ａ／Ｄコンバータから出力されたデジタル値をフォトン数に変換する変換部と、を備え、参照データは、複数の画素ごとのゲイン及びオフセット値に基づいて作成されている。
【０００７】
このようなフォトンカウンティング装置では、光電変換素子に入力されたフォトンに応じた電圧がアンプから出力される。出力された電圧はＡ／Ｄコンバータによってデジタル値に変換される。そして、変換部によってデジタル値がフォトン数に変換される。変換部では、参照データが参照されて、デジタル値がフォトン数に変換される。参照データは、複数の画素におけるそれぞれのゲイン及びオフセット値に基づいて作成されている。そのため、画素同士でゲイン及びオフセット値にバラツキがあったとしても、変換部は、バラツキの影響を抑制してデジタル値をフォトン数に変換することができる。したがって、フォトンの計数精度の低下を抑制できる。
【０００８】
また、参照データは、複数の画素ごとのゲイン及びオフセット値に基づいて作成された複数の閾値データを有し、変換部は、複数の閾値データに基づいて複数の画素ごとのデジタル値をフォトン数に変換してもよい。この構成では、画素ごとのゲイン及びオフセット値にバラツキがあってとしても、バラツキに応じた閾値を用いてフォトン数を導出できる。
【０００９】
また、参照データは、ゲイン及びオフセット値に対応するパラメータであって、複数の画素に共通する予め設定された該パラメータを含み、変換部は、ゲイン及びオフセット値とパラメータとのズレに基づいて、複数の画素ごとのデジタル値を補正し、補正されたデジタル値をフォトン数に変換してもよい。この構成では、ゲイン及びオフセット値のバラツキに応じてデジタル値を補正することができるので、例えば、全ての画素で同じ閾値を用いてデジタル値をフォトン数に変換することができる。
【００１０】
また、アンプの読み出しノイズは、０．２［ｅ−ｒｍｓ］以下であってよい。この場合、例えば、誤検出率を１％以下に抑制することができる。さらに、アンプの読み出しノイズは、０．１５［ｅ−ｒｍｓ］以下であってよい。この場合、例えば誤検出率を０．１％以下に抑制することができる。
【００１１】
また、ゲインは、１０［ＤＮ／ｅ］以上であってよい。ゲインを高くすることによって、アンプから出力されるアナログ値を高い精度で再現することができる。
【００１２】
また、一側面のフォトンカウンティング方法は、複数の画素を構成するそれぞれの光電変換素子に入力された光を電荷に変換するステップと、変換された電荷を複数の画素を構成するアンプによって増幅して、電圧に変換するステップと、それぞれのアンプから出力される電圧をＡ／Ｄコンバータによってデジタル値に変換して出力するステップと、複数の画素におけるそれぞれのゲイン及びオフセット値に基づいて、Ａ／Ｄコンバータから出力された複数の画素ごとのデジタル値をフォトン数に変換するステップと、を備える。
【００１３】
このようなフォトンカウンティング方法では、入力されるフォトンに応じてアンプから出力された電圧がＡ／Ｄコンバータによってデジタル値に変換される。そして、デジタル値は、複数の画素におけるそれぞれのゲイン及びオフセット値に基づいて、フォトン数に変換される。そのため、画素同士でゲイン及びオフセット値にバラツキがあったとしても、バラツキの影響を抑制してデジタル値をフォトン数に変換することができる。したがって、フォトンの計数精度の低下を抑制できる。
【００１４】
また、デジタル値をフォトン数に変換するステップでは、複数の画素におけるそれぞれのゲイン及びオフセット値に基づいて複数の画素ごとに作成された閾値データを用いてデジタル値をフォトン数に変換してもよい。この構成では、画素ごとのゲイン及びオフセット値にバラツキがあってとしても、バラツキに応じた閾値を用いてフォトン数を導出できる。
【００１５】
また、デジタル値をフォトン数に変換するステップでは、ゲイン及びオフセット値と、パラメータとのズレに基づいて、複数の画素ごとのデジタル値を補正し、補正されたデジタル値をフォトン数に変換し、パラメータは、ゲイン及びオフセット値に対応しており、複数の画素に共通するように予め設定されてもよい。この構成では、ゲイン及びオフセット値のバラツキに応じてデジタル値を補正することができるので、例えば、全ての画素で同じ閾値を用いてデジタル値をフォトン数に変換することができる。
【発明の効果】
【００１６】
一側面のフォトンカウンティング装置およびフォトンカウンティング方法によれば、フォトンの計数精度の低下を抑制できる。
【図面の簡単な説明】
【００１７】
【図１】図１は、一実施形態に係るフォトンカウンティング装置の構成を示す図である。
【図２】図２は、電子数と確率密度との関係を示すグラフである。
【図３】図３は、読み出しノイズと誤検出率との関係を示すグラフである。
【図４】図４の（ａ）は、電子数と確率密度との関係を示すグラフである。図４の（ｂ）は、図４の（ａ）に基づくシミュレーションの結果を示すグラフである。
【図５】図５の（ａ）は、電子数と確率密度との関係を示すグラフである。図５の（ｂ）は、図５の（ａ）に基づくシミュレーションの結果をデジタル値に変換したグラフである。
【図６】図６の（ａ）は、電子数と確率密度との関係を示すグラフである。図６の（ｂ）は、図６の（ａ）に基づくシミュレーションの結果をデジタル値に変換したグラフである。
【図７】図７の（ａ）は、電子数と確率密度との関係を示すグラフである。図７の（ｂ）は、図７の（ａ）に基づくシミュレーションの結果をデジタル値に変換したグラフである。
【図８】図８は、測定されたデジタル値をフォトン数に変換する過程を模式的に示す図である。
【図９】図９は、測定されたデジタル値をフォトン数に変換する過程を模式的に示す図である。
【図１０】図１０は、オフセット値を導出する過程を模式的に示す図である。
【図１１】図１１は、ゲインを導出する過程を模式的に示す図である。
【図１２】図１２は、ゲイン及びオフセット値と閾値との対応を示す図である。
【図１３】図１３は、測定されたデジタル値をフォトン数に変換する過程を模式的に示す図である。
【図１４】図１４は、一実施形態に係るフォトンカウンティング装置の動作を示すフローチャートである。
【図１５】図１５は、測定されたデジタル値と補正後のデジタル値との対応を示す図である。
【図１６】図１６は、他の実施形態に係るフォトンカウンティング装置の動作を示すフローチャートである。
【発明を実施するための形態】
【００１８】
以下、実施の形態について図面を参照しながら具体的に説明する。便宜上、実質的に同一の要素には同一の符号を付し、その説明を省略する場合がある。また、実施の形態におけるフォトンカウンティングとは、イメージセンサの各画素で生成される光電子（フォトエレクトロン）数のカウンティング、及び、イメージセンサの量子効率（ＱＥ：Ｑｕａｎｔｕｍ  Ｅｆｆｉｃｉｅｎｃｙ）を考慮したフォトン数のカウンティングの両方を含む。
【００１９】
［第１実施形態］
図１はフォトンカウンティング装置の構成を示す図である。図１に示すように、フォトンカウンティング装置１は、ＣＭＯＳイメージセンサ１０と、ＣＭＯＳイメージセンサ１０に接続されたコンピュータ２０とを備えている。ＣＭＯＳイメージセンサ１０は、複数の画素１１と、Ａ／Ｄコンバータ１５とを含んでいる。複数の画素１１は、２次元に配置されており、行方向及び列方向に配列されている。各画素１１は、フォトダイオード（光電変換素子）１２とアンプ１３とを有している。フォトダイオード１２は、フォトンの入力によって生成された電子（光電子）を電荷として蓄積する。アンプ１３は、フォトダイオード１２に蓄積された電荷を電圧に変換し、増幅する。増幅された電圧は、各画素１１の選択スイッチ１４の切換によって、ライン毎（行毎）に垂直信号線１６に転送される。各垂直信号線１６にはＣＤＳ（correlated double sampling）回路１７が配置されている。ＣＤＳ回路１７は、画素間でバラツキのあるノイズを除去し、転送された電圧を一時的に保管する。
【００２０】
Ａ／Ｄコンバータ１５は、複数の画素１１におけるそれぞれのアンプ１３から出力される電圧をデジタル値に変換する。本実施形態では、Ａ／Ｄコンバータ１５は、ＣＤＳ回路１７に保管された電圧をデジタル値に変換する。変換されたデジタル値は、それぞれコンピュータ２０に出力される。例えば、デジタル値は、列選択の切換によって不図示の水平信号線に送られて、コンピュータ２０に出力されてもよい。このように、ＣＭＯＳイメージセンサ１０では、各画素１１にフォトンが入力されると、入力されたフォトン数に応じたデジタル値がコンピュータ２０に出力される。なお、Ａ／Ｄコンバータ１５は、各画素１１に設けられてもよい。
【００２１】
アンプ１３によって増幅された電圧が読み出される際、アンプ１３内ではランダムなノイズである読み出しノイズが発生する。図２は、電子の確率分布を示すグラフであり、横軸が電子数、縦軸が確率密度になっている。図２に示されるように、入力されたフォトンによって生成される電子の数はポアソン分布に従う。図２では、１画素に平均で２フォトン入力した場合の電子の確率分布が、読み出しノイズごとに示されている。読み出しノイズの例としては、０．１２、０．１５、０．２５、０．３５、０．４０、０．４５及び１．０［ｅ−ｒｍｓ］が挙げられている。図２に示されるように、読み出しノイズが小さいほど、確率分布の波形のピークが鋭く現れており、電子数ごとの分布の切り分けが明確になっている。一方、読み出しノイズが大きくなると、隣り合う電子数同士で分布が重複しあっており、電子数ごとの分布の切り分けが難しくなる。例えば、読み出しノイズが０．４０［ｅ−ｒｍｓ］以下の場合には、電子数ごとのピークが識別可能に現れている。これに対し、読み出しノイズが０．４５［ｅ−ｒｍｓ］以上の場合には、電子数ごとのピークを識別することが困難である。本実施形態では、ピークの識別の可否によって、電子数の区分が可能な読み出しノイズの大きさを求めた。これにより、本実施形態のＣＭＯＳイメージセンサ１０では、読み出しノイズが０．４［ｅ−ｒｍｓ］以下となっている。なお、確率分布を２次微分することによって変曲点を検出し、電子数の区分が可能な読み出しノイズの大きさを求めてもよい。
【００２２】
また、隣り合う電子数同士を区分するための閾値を設定した場合、読み出しノイズに応じて、検出される電子数の誤検出率が変化する。図３は、例えば、０．５ｅ，１．５ｅ，２．５ｅ…というように、電子数同士の中間の値を閾値とした場合における、読み出しノイズと誤検出率との関係を示すグラフである。なお、誤検出率とは、誤った電子数であるとして検出される割合であり、電子の確率分布の広がりに起因する。図３に示すように、誤検出率を１％以下にしたい場合には、読み出しノイズを０．２［ｅ−ｒｍｓ］以下にする必要がある。また、誤検出率を０．１％以下にしたい場合には、読み出しノイズを０．１５［ｅ−ｒｍｓ］以下にする必要がある。
【００２３】
図４の（ａ）は、電子数と確率密度との関係を示すグラフである。図４の（ｂ）は、図４の（ａ）に基づくシミュレーションの結果を示すグラフである。図４の（ａ）では、読み出しノイズが０．１５［ｅ−ｒｍｓ］である場合に、１画素に平均で２フォトン入力したときの電子の確率分布が示されている。また、図４の（ｂ）では、測定回数ごとの電子数の分布がアナログ値で示されている。Ａ／Ｄコンバータ１５では、図４の（ｂ）に示されるアナログ値をデジタル値に変換して出力する。各画素１１から出力されるデジタル値は、以下の式によって示される。
デジタル値［ＤＮ］＝ゲイン［ＤＮ／ｅ］×電子数［ｅ］＋オフセット値［ＤＮ］
【００２４】
図５の（ｂ）、図６の（ｂ）及び図７の（ｂ）は、それぞれ図４の（ｂ）のアナログ値をデジタル値に変換したときのグラフである。図５の（ａ）、図６の（ａ）及び図７の（ａ）には、いずれも図４の（ａ）と同様に、読み出しノイズが０．１５［ｅ−ｒｍｓ］である場合に、１画素に平均で２フォトン入力したときの電子の確率分布が示されている。図５〜図７では、０．５ｅ，１．５ｅ，２．５ｅ…というように、電子数同士の中間の値を基準として、電子数同士を区分するための閾値が設定されている。図面において、閾値は破線によって示されている。図５の（ｂ）では、ゲインが２［ＤＮ／ｅ］であり、オフセット値が１００［ＤＮ］である。図５の（ｂ）に示すように、ゲインが２［ＤＮ／ｅ］の場合、アナログ値で観測されている測定値のバラツキがグラフに反映され難い。また、閾値と同じ値を示すデジタル値が出力される割合が、高くなっている。
【００２５】
図６の（ｂ）では、ゲインが１０［ＤＮ／ｅ］であり、オフセット値が１００［ＤＮ］である。図６の（ｂ）に示すように、ゲインが１０［ＤＮ／ｅ］の場合、デジタル値の分布がアナログ値の分布に近似している。一方で、ゲインが偶数であるため、図示されるように、閾値に対応するデジタル値をとる場合もある。図７の（ｂ）では、ゲインが１１［ＤＮ／ｅ］であり、オフセット値が１００［ＤＮ］となっている。図７の（ｂ）に示すように、ゲインが１１［ＤＮ／ｅ］の場合、デジタル値の分布がアナログ値により近似している。さらに、ゲインが奇数であるため、閾値に対応するデジタル値をとることが抑制される。このように、ゲインの値が大きくなることによって、出力されるデジタル値がアナログ値に近似し得る。本実施形態において、ＣＭＯＳイメージセンサ１０は例えば１０［ＤＮ／ｅ］以上のゲインを有していてよい。
【００２６】
再び図１を参照する。コンピュータ２０は、物理的には、ＲＡＭ、ＲＯＭ等の記憶装置、ＣＰＵ等のプロセッサ（演算回路）、通信インターフェイス等を備えて構成されている。かかるコンピュータ２０としては、例えばパーソナルコンピュータ、クラウドサーバ、スマートデバイス（スマートフォン、タブレット端末など）、マイクロコンピュータ、ＦＰＧＡ（field-programmable gate array）などが挙げられる。コンピュータ２０は、記憶装置に格納されるプログラムをコンピュータシステムのＣＰＵで実行することにより、記憶部２１、変換部２２、データ処理部２３、制御部２４として機能する。コンピュータ２０は、ＣＭＯＳイメージセンサ１０を含むカメラ内部に配置されてもよいし、カメラ外部に配置されてもよい。コンピュータ２０には、表示装置２５及び入力装置２６が接続され得る。表示装置２５は、例えばコンピュータ２０によって得られたフォトンカウンティング結果を表示することができるディスプレイである。入力装置２６は、ユーザが計測条件を入力するためのキーボード、マウス等である。なお、表示装置２５及び入力装置２６として、共通のタッチスクリーンを用いてもよい。
【００２７】
記憶部２１は、ＣＭＯＳイメージセンサ１０から出力されるデジタル値をフォトン数に変換するためのテーブル（参照データ）を記憶する。テーブルは、例えばルックアップテーブルである。テーブルは、複数の画素１１におけるそれぞれのゲイン及びオフセット値に基づいて作成される。本実施形態では、各画素１１のそれぞれに対応付けられた閾値データがテーブルとして記憶されている。
【００２８】
変換部２２は、記憶部２１に記憶されたテーブルを参照して、Ａ／Ｄコンバータ１５から出力された複数の画素１１ごとのデジタル値をそれぞれフォトン数に変換する。データ処理部２３は、変換部２２から出力されるフォトン数に基づいて、各画素１１におけるフォトン数を示す２次元画像を作成する。また、データ処理部２３は、フォトン数に対する画素数のプロットであるヒストグラムなどを作成してもよい。作成された２次元画像等は、表示装置２５に出力され得る。制御部２４は、コンピュータ２０の各機能やＣＭＯＳイメージセンサ１０を統括的に制御し得る。
【００２９】
続いて、フォトンカウンティング装置１の詳細について、変換部２２の処理を中心に説明する。以下、説明の簡単のために、フォトンカウンティング装置のＣＭＯＳイメージセンサ１０が３行×３列に配列された画素１１を有するものとして説明する。
【００３０】
まず、ゲイン及びオフセット値にバラツキがないと仮定した場合に、デジタル値をフォトン数に変換する方法を示す。図８は、測定されたデジタル値を電子数に変換する過程を模式的に示す。図８の例では、各画素において、オフセット値が１００［ＤＮ］であり、ゲインが１１［ＤＮ／ｅ］であるとする。また、読み出しノイズは０．１５［ｅ−ｒｍｓ］であるとする。
【００３１】
図８に示すように、このようなＣＭＯＳイメージセンサ１０において、各画素１１にフォトンが入力されると、各画素１１ではフォトン数に応じて電荷が蓄積される。図示例では、全ての画素１１において５電子が蓄積されたことを示している。蓄積された電荷は、アンプ１３によって電圧に変換され、Ａ／Ｄコンバータ１５によってデジタル値に変換される。図８では、各画素におけるデジタル値が画素内に示されている。そして変換されたデジタル値は、電子数に変換される。この場合、例えば閾値範囲を用いて、デジタル値が電子数に変換される。図８の例では、上述のとおりゲイン及びオフセット値にバラツキがないと仮定されている。そのため、閾値範囲の上限及び下限を電子数の中間の値とした場合、５電子に対応する閾値範囲は、４．５ｅ以上５．５ｅ未満となる。この閾値範囲は、デジタル値で示すと１５０〜１６０［ＤＮ］となる。この閾値範囲を参照して、図８に例示されたデジタル値を電子数に変換した場合、いずれの画素１１においてもデジタル値は５電子に変換される。上述のとおり、入力されたフォトンによって生成される電子の数はポアソン分布に従うので、画素ごとに平均電子数を量子効率で除算することによって、平均フォトン数を得ることができる。量子効率が１００％の場合、電子数とフォトン数とは同数になる。
【００３２】
続いて、ゲイン及びオフセット値にバラツキを有する状態で、同様の閾値範囲を用いて、デジタル値を電子数に変換する場合を考える。図９は、ゲイン及びオフセット値にバラツキを有する場合における、デジタル値を示す。この例では、平均ゲインが１１［ＤＮ／ｅ］であり、ゲインのバラツキσが１０％となっている。すなわち、ゲイン±σは、９．９〜１２．１の値を取り得る。また、平均オフセット値が１００［ＤＮ］であり、オフセット値のバラツキσが３％となっている。すなわち、オフセット値±σは、９７〜１０３の値を取り得る。図９の例も、図８と同様に全ての画素において５電子蓄積されたモデルである。図８の例と同様の閾値を用いると、１３９〜１４９の場合に４電子、１５０〜１６０の場合に５電子、１６１〜１７１の場合に６電子、となる。このように、ゲイン及びオフセット値にバラツキを有する状態では、デジタル値を正しい電子数に変換することが困難となる場合がある。
【００３３】
そこで、本実施形態の変換部２２は、記憶部２１に記憶されたテーブルを参照して、Ａ／Ｄコンバータ１５から出力された複数の画素ごとのデジタル値をそれぞれ電子数に変換する。テーブルは、複数の画素１１におけるそれぞれのオフセット値及びゲインに基づいて作成された閾値データを有する。図１０は、オフセット値を取得する工程を示す模式図である。上述のように、デジタル値は以下の式で示される。そのため、オフセット値は、光が入力されない状態で出力されるデジタル値として示される。そこで、本実施形態では、図１０に示されるように、光が入力されていない状態でＣＭＯＳイメージセンサ１０によって取得された複数のダーク画像から複数のデジタル値を取得する。取得されたデジタル値を画素ごとに平均化することによってオフセット値が取得される。
デジタル値［ＤＮ］＝ゲイン［ＤＮ／ｅ］×電子数［ｅ］＋オフセット値［ＤＮ］
【００３４】
図１１は、ゲインを取得する工程を示す模式図である。各画素のゲインを取得する場合、十分な光量でＣＭＯＳイメージセンサ１０によって複数のフレーム画像を取得する。そして、各画素におけるデジタル値の平均光信号値Ｓ［ＤＮ］と、標準偏差Ｎ［ＤＮ］とを取得する。ゲインは、Ｎ２／Ｓで表されるので、平均光信号値Ｓ及び標準偏差Ｎからゲインが導出される。
【００３５】
本実施形態の記憶部２１は、ゲイン及びオフセット値に基づいて導出された画素ごとの閾値データをテーブルとして保持している。電子数の中間の値を閾値とする場合、各電子数の下限を示す閾値、及び上限を示す閾値はそれぞれ以下の式で示され、これら下限の閾値と上限の閾値の範囲が、その電子数に対応する閾値範囲となる。
閾値（下限）＝（電子数−０．５）×ゲイン＋オフセット値
閾値（上限）＝（電子数＋０．５）×ゲイン＋オフセット値
【００３６】
これにより、例えば電子数が５電子であると判定する場合の閾値は、図１２に示すように導出され得る。図１２は、ゲイン及びオフセット値と閾値との対応を示す図である。図１２では、取得されたゲイン及びオフセット値が画素ごとに示されている。また、電子数が５電子であると判定する場合の閾値が画素ごとに示されている。例えば、ゲインが１０．９［ＤＮ／ｅ］であり、オフセット値が９７．７［ＤＮ］である場合、下限の閾値は１４６．８［ＤＮ］であり、上限の閾値は１５７．７［ＤＮ］である。記憶部２１では、画素ごとに、各電子数に対応した閾値データをテーブルとして有している。図１３は、測定された画素ごとのデジタル値を電子数に変換する過程を模式的に示す図である。変換部２２では、記憶部２１に記憶されたテーブルを参照することによって、デジタル値から正しい電子数を導出することができる。例えば、図９の例では、デジタル値が１６２［ＤＮ］の場合に６電子であると判定しているが、図１３の例では、５電子であると判定している。変換部２２は、画素ごとに平均電子数を量子効率で除算することによって、平均フォトン数を得ることができる。
【００３７】
続いて、フォトンカウンティング装置１の動作について説明する。図１４は、フォトンカウンティング装置の動作を示すフローチャートである。本実施形態では、フォトンカウンティング装置１が動作された状態で計測が開始されると、まず、ＣＭＯＳイメージセンサ１０の画素１１に対して入射されたフォトンがフォトダイオード１２によって電荷に変換される（ステップＳ１１）。そして、変換された電荷は、アンプ１３によって電圧に変換される（ステップＳ１２）。当該電圧は、Ａ／Ｄコンバータ１５によってデジタル値に変換されてコンピュータ２０に出力される（ステップＳ１３）。デジタル値は、コンピュータ２０の変換部２２によって、画素１１ごとに設定された閾値と比較され（ステップＳ１４）、比較結果に基づいてフォトン数に変換される（ステップＳ１５）。これにより、画素ごとに入力されたフォトン数が計測される。計測結果は、例えば画像データ等として表示装置２５に表示されてもよい。
【００３８】
以上説明したように、フォトンカウンティング装置１では、変換部２２によってデジタル値がフォトン数に変換される。変換部２２では、記憶部２１に記憶されたテーブルを参照することで、画素ごとに設定された閾値を用いてデジタル値を電子数に変換している。テーブルは、複数の画素１１におけるそれぞれのゲイン及びオフセット値を考慮して作成されている。そのため、画素１１同士でゲイン及びオフセット値にバラツキがあったとしても、変換部２２は、バラツキの影響を抑制してデジタル値を電子数に変換することができる。したがって、フォトンの計数精度の低下を抑制できる。
【００３９】
テーブルは、複数の画素１１にそれぞれ対応した複数の閾値データを有している。この構成では、ゲイン及びオフセット値のバラツキに応じて画素１１ごとに適切な閾値データが作成されているので、精度良く電子数を判定できる。また、例えばバラツキを考慮してデジタル値を補正する等の必要がない。
【００４０】
アンプ１３の読み出しノイズは、０．２［ｅ−ｒｍｓ］以下であってよい。この場合、例えば、誤検出率を１％以下に抑制することができる。さらに、アンプ１３の読み出しノイズは、０．１５［ｅ−ｒｍｓ］以下であってよい。この場合、例えば誤検出率を０．１％以下に抑制することができる。
【００４１】
ゲインは、１０［ＤＮ／ｅ］以上であってよい。ＣＭＯＳイメージセンサ１０が高いゲインを有することによって、アンプ１３から出力されるアナログ値を高い精度でデジタル値に再現することができる。
【００４２】
［第２実施形態］
本実施形態に係るフォトンカウンティング装置は、記憶部２１及び変換部２２の構成において第１実施形態のフォトンカウンティング装置と相違している。以下、主として第１実施形態と相違する点について説明する。なお、装置構成については、図１に示す第１実施形態と同様であるため省略する。
【００４３】
記憶部２１は、ＣＭＯＳイメージセンサ１０から出力されるデジタル値を電子数に変換するためのテーブル（参照データ）を記憶する。テーブルは、複数の画素１１におけるそれぞれのゲイン及びオフセット値に基づいて作成される。本実施形態における記憶部２１は、画素１１ごとのゲイン及びオフセット値をテーブルとして記憶している。また、記憶部は、全ての画素１１に共通する電子数ごとの閾値データをテーブルとして記憶している。
【００４４】
変換部２２は、複数の画素１１におけるそれぞれのゲイン及びオフセット値に基づいて、複数の画素１１間におけるゲイン及びオフセット値のばらつきの影響が抑制されるように複数の画素１１ごとのデジタル値を補正し、補正されたデジタル値をフォトン数に変換してもよい。本実施形態では、変換部２２が各画素１１のデジタル値を補正することによって、見た目上の各画素１１のゲイン及びオフセット値（パラメータ）が同じになる。補正後のデジタル値は、各画素のゲイン及びオフセット値と、全画素に共通する見た目上のゲイン及び見た目上のオフセット値とのズレに基づいて導出され得る。この場合、補正後のデジタル値は、以下の補正式によって導出される。なお、見た目上のゲイン及び見た目上のオフセット値は予め設定されており、記憶部２１又は変換部２２に記憶されていてよい。
補正後のデジタル値＝（（デジタル値−オフセット値）／ゲイン）×見た目上のゲイン＋見た目上のオフセット値
【００４５】
図１５は、測定されたデジタル値と補正後のデジタル値との対応を示す図である。図１５の例では、第１実施形態におけるＣＭＯＳイメージセンサ（図９参照）１０によって測定されたデジタル値が上記補正式によって補正された例を示している。この例では、変換部２２は、全画素での見た目上のゲインが１１［ＤＮ／ｅ］となり、見た目上のオフセット値が１００［ＤＮ］となるように、デジタル値を補正している。すなわち、補正後のデジタル値は、以下の補正式によって導出されている。
補正後のデジタル値＝（（デジタル値−オフセット値）／ゲイン）×１１＋１００
【００４６】
変換部２２では、補正後のデジタル値に対して各画素に共通の閾値データを用いて電子数を取得する。例えば、記憶部２１は、以下の式によって導出される閾値範囲をテーブルとして保持していてよい。変換部２２は、テーブルに保持された閾値データを参照して、補正後のデジタル値を電子数に変換することができる。なお、図１５の例では、見た目上のゲインが１１［ＤＮ／ｅ］であり、見た目上のオフセット値が１００［ＤＮ］であるため、補正後のデジタル値が１５０〜１６０の場合に５電子であると判断される。変換部２２は、画素ごとに平均電子数を量子効率で除算することによって、平均フォトン数を得ることができる。
閾値（下限）＝（電子数−０．５）×見た目上のゲイン＋見た目上のオフセット値
閾値（上限）＝（電子数＋０．５）×見た目上のゲイン＋見た目上のオフセット値
【００４７】
図１６は、フォトンカウンティング装置の動作を示すフローチャートである。本実施形態では、フォトンカウンティング装置１が動作された状態で計測が開始されると、まず、ＣＭＯＳイメージセンサ１０の画素に対して入射された光がフォトダイオード１２によって電荷に変換される（ステップＳ２１）。そして、変換された電荷は、アンプ１３によって電圧に変換される（ステップＳ２２）。当該電圧は、Ａ／Ｄコンバータ１５によってデジタル値に変換されてコンピュータ２０に出力される（ステップＳ２３）。デジタル値は、コンピュータ２０の変換部２２によって、画素ごとに補正される（ステップＳ２４）。補正されたデジタル値は、設定された閾値データと比較され（ステップＳ２５）、比較結果に基づいてフォトン数に変換される（ステップＳ２６）。これにより、画素ごとに入力されたフォトン数が計測される。
【００４８】
本実施形態では、ゲイン及びオフセット値のバラツキに応じて、当該ばらつきの影響が抑制されるようにデジタル値を補正している。そのため、上記のとおり、全ての画素で同じ閾値データを用いて補正後のデジタル値を電子数に変換することができる。
【００４９】
以上、実施の形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られない。
【００５０】
例えば、変換部では、以下の式のように、計測されたデジタル値からオフセット値を減じた値をゲインで除算することによって画素ごとの電子数を求めてもよい。この場合、求められた電子数に対して、全ての画素に対応する共通の閾値範囲を用いてもよい。例えば、上述のように閾値範囲の上限及び下限を電子数の中間の値として、共通の閾値範囲が設定され得る。この場合、５電子に対応する閾値範囲は、４．５ｅ以上５．５ｅ未満となる。
電子数＝（（デジタル値−オフセット値）／ゲイン）
【００５１】
また、本実施形態のＣＭＯＳイメージセンサ１０では、各画素の読み出しノイズが０．４［ｅ−ｒｍｓ］以下となっている例を示した。しかしながら、センサ仕様において読み出しノイズが０．４［ｅ−ｒｍｓ］となっていても、一部の画素のノイズが０．４［ｅ−ｒｍｓ］より大きい場合がある。このような場合には、読出しノイズが０．４［ｅ−ｒｍｓ］以下の画素を計測等によって事前に把握しておき、読出しノイズが０．４［ｅ−ｒｍｓ］以下の画素のみを用いてフォトンカウンティングを実行してもよい。
【符号の説明】
【００５２】
１…フォトンカウンティング装置、１１…画素、１２…フォトダイオード（光電変換素子）、１３…アンプ、１５…Ａ／Ｄコンバータ、２１…記憶部、２２…変換部。
【図１】
2020167728.tif 000003
【図２】
2020167728.tif 000004
【図３】
2020167728.tif 000005
【図４】
2020167728.tif 000006
【図５】
2020167728.tif 000007
【図６】
2020167728.tif 000008
【図７】
2020167728.tif 000009
【図８】
2020167728.tif 000010
【図９】
2020167728.tif 000011
【図１０】
2020167728.tif 000012
【図１１】
2020167728.tif 000013
【図１２】
2020167728.tif 000014
【図１３】
2020167728.tif 000015
【図１４】
2020167728.tif 000016
【図１５】
2020167728.tif 000017
【図１６】
2020167728.tif 000018