(57)【要約】      （修正有）【課題】アーキングの発生を回避することが可能な半導体製造装置を提供する。【解決手段】半導体製造装置１は、半導体基板を支持するステージ１０と、半導体基板１００を囲むようにステージ１０の外周部に設けられた導電性の環状部材２０と、を備える。ステージ１０は、環状部材２０の内周端の下部に設けられた溝１１を有する。【選択図】図１
2020140983.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を支持するステージと、
前記半導体基板を囲むように前記ステージの外周部に設けられた導電性の環状部材と、を備え、
前記ステージは、前記環状部材の内周端の下部に設けられた溝を有する、半導体製造装置。
【請求項２】
前記溝は、前記環状部材の内周端の全周に沿って設けられた環状溝である、請求項１に記載の半導体製造装置。
【請求項３】
前記溝の内縁部が、前記内周端の前記下部よりも前記ステージの中央側に位置し、
前記溝の外縁部が、前記内周端の前記下部よりも前記ステージの外周側に位置する、請求項１または２に記載の半導体製造装置。
【請求項４】
前記溝の前記内縁部が、前記半導体基板の外周端の下部に位置する、請求項３に記載の半導体製造装置。
【請求項５】
半導体基板を支持するステージと、
前記半導体基板を囲むように前記ステージの外側に設けられた導電性の環状部材と、
前記環状部材を支持する支持脚と、
を備える、半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体製造装置に関する。
【背景技術】
【０００２】
半導体製造装置には、プラズマを発生させた状態で半導体基板上に導電膜を形成する成膜装置がある。このような成膜装置では、半導体基板はステージ上に載置されている。また、ステージの外周部には、プラズマを均一に発生させるためにエッジリングと呼ばれる環状部材が設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５４８２２８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような成膜装置でプラズマを発生させたとき、膜は、半導体基板上だけでなくエッジリング上およびステージ上にも形成される。そのため、半導体基板上に形成される膜と、エッジリングからステージまで連続する膜との電位差によって、アーキングが発生する場合がある。この場合、成膜装置が停止して一括成膜が妨げられる。また、装置内の部品が、アーキングによって破損することが懸念される。
【０００５】
本発明の実施形態は、アーキングの発生を回避することが可能な半導体製造装置を提供することである。
【課題を解決するための手段】
【０００６】
一実施形態に係る半導体製造装置は、半導体基板を支持するステージと、半導体基板を囲むようにステージの外周部に設けられた導電性の環状部材と、を備える。ステージは、環状部材の内周端の下部に設けられた溝を有する。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態に係る半導体製造装置の概略的な平面図である。
【図２】図１に示す領域Ｒの拡大図である。
【図３】第１実施形態に係る半導体製造装置の要部の平面図である。
【図４】比較例に係る半導体製造装置の一部を拡大した断面図である。
【図５】変形例１に係る溝の断面図である。
【図６】変形例２に係る溝の断面図である。
【図７】変形例２に係る溝の平面図である。
【図８】変形例３に係る溝の断面図である。
【図９】第２実施形態に係る半導体製造装置の概略的な断面図である。
【図１０】第２実施形態に係るエッジリングの支持形態を示す斜視図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
【０００９】
（第１実施形態）
図１は、第１実施形態に係る半導体製造装置の概略的な断面図である。図２は、図１に示す領域Ｒの拡大図である。図３は、第１実施形態に係る半導体製造装置の要部の平面図である。
【００１０】
図１、図２、および図３に示す半導体製造装置１は、プラズマを発生させた状態でＣＶＤ（Chemical Vapor Deposition）法により成膜するプラズマＣＶＤ装置である。この半導体製造装置１は、ステージ１０と、エッジリング２０と、電極板３０と、を備える。
【００１１】
ステージ１０の上面には、ウェハ状の半導体基板１００が載置される。ステージ１０は、半導体基板１００を加熱するための加熱機能を有する。さらに、ステージ１０の上面には、溝１１が設けられている。溝１１は、図３に示すように、環状溝である。
【００１２】
エッジリング２０は、半導体基板１００を囲むようにステージ１０の外周部に設けられ、台形状の断面を有する環状部材である。エッジリング２０は、導電性の材料で形成される。
【００１３】
電極板３０は、ステージ１０およびエッジリング２０に対向する。電極板３０に高周波電力が供給されると、電極板３０とステージ１０との間にプラズマが発生する。
【００１４】
本実施形態では、導電性のエッジリング２０がステージ１０の外周部に設けられている。そのため、プラズマが、ステージ１０の中央部と外周部との間で均一に発生する。なお、プラズマを均一に発生させるために、エッジリング２０の高さｈは、半導体基板１００の厚さｔ以上であることが望ましい。
【００１５】
本実施形態では、プラズマが発生した状態で成膜ガス(不図示)を導入すると、図１および図２に示すように、膜１０１ａがステージ１０に支持された半導体基板１００上に形成される。プラズマが均一に発生すると、膜１０１ａの厚さも均一になる。さらに、膜１０１ａと同時に、膜１０１ｂがステージ１０上に形成され、膜１０１ｃがエッジリング２０上に形成される。本実施形態では、膜１０１ａ、膜１０１ｂ、および膜１０１ｃは、マスクに用いられるカーボン膜である。ただし、各膜は、カーボン膜以外の導電膜であってもよい。
【００１６】
図４は、比較例に係る半導体製造装置の一部を拡大した断面図である。この半導体製造装置では、ステージ１０は、溝１１を有していない。そのため、上述した成膜工程の結果、ステージ１０上に形成された膜１０１ｂと、エッジリング２０上に形成された膜１０１ｃとが、一体になる。膜１０１ｃと、半導体基板１００上に形成された膜１０１ａとの間における電位差は大きい。そのため、膜１０１ｃと同電位である膜１０１ｂと、膜１０１ａとの電位差も大きくなり、その結果、アーキングが起こり得る。
【００１７】
一方、本実施形態に係る半導体製造装置１では、図２に示すように、ステージ１０は、エッジリング２０の内周端２０ａの下部に設けられた溝１１を有する。溝１１によって、エッジリング２０の内周端２０ａとステージ１０との空間距離が拡大する。これにより、ステージ１０上の膜１０１ｂは、エッジリング２０上の膜１０１ｃから分離されて形成される。すなわち、膜１０１ｂは、膜１０１ａとの電位差が大きな膜１０１ｃから分離される。
【００１８】
したがって、本実施形態によれば、膜１０１ａと膜１０１ｂとの間における電位差が低減するので、アーキングを回避することができる。これにより、半導体基板１００上に膜１０１ａを一括成膜することができる。さらに、アーキングによる部品の破損も回避することができる。
【００１９】
(変形例１)
図５は、変形例１に係る溝１１の断面図である。上述した第１実施形態では、図２に示すように、溝１１の内縁部１１ａは、半導体基板１００の外周端の下部と、エッジリング２０の内周端２０ａの下部との間に位置している。これに対し、図５に示す溝１１では、内縁部１１ａは、半導体基板１００の外周端の下部に位置している。すなわち、内縁部１１ａは、エッジリング２０の内周端２０ａの下部よりもステージ１０の中央側に位置していればよい。
【００２０】
本変形例によれば、溝１１の外縁部１１ｂが、第１実施形態と同様に、エッジリング２０の内周端２０ａの下部よりもステージ１０の外周側に位置しているので、膜１０１ｂを膜１０１ｃから分離することができる。
【００２１】
(変形例２)
図６は、変形例２に係る溝１１の断面図である。また、図７は、変形例２に係る溝１１の平面図である。
【００２２】
上述した第１実施形態では、図３に示すように、溝１１は、エッジリング２０の内周端２０ａの全周に沿って設けられた１つの環状溝である。一方、本変形例では、図６および図７に示すように、上記環状溝の内側に、さらに別の溝１１が形成されている。すなわち、溝１１は、２重の環状溝である。
【００２３】
本変形例においても、ステージ１０上に形成される膜１０１ｂをエッジリング２０上に形成される膜１０１ｃから分離することができる。したがって、半導体基板１００上に膜１０１ａを形成するときにアーキングを回避することができる。なお、溝１１は、２重よりも多重の環状溝であってもよい。
【００２４】
(変形例３)
図８は、変形例３に係る溝１１の断面図である。上述した第１実施形態では、図３に示すように、溝１１は、エッジリング２０の内周端２０ａの全周に沿って連続した環状溝である。一方、本変形例に係る溝１１は、図８に示すように、溝１１は、エッジリング２０の内周端２０ａに沿って断続的に設けられた溝である。
【００２５】
本変形例によれば、溝１１がステージ１０に形成されていない比較例（図４参照）に比べて、アーキングの発生を抑制することができる。
【００２６】
(第２実施形態)
図９は、第２実施形態に係る半導体製造装置の概略的な断面図である。また、図１０は、第２実施形態に係るエッジリング２０の支持形態を示す斜視図である。上述した第１実施形態と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
【００２７】
図９に示すように、本実施形態に係る半導体製造装置２では、エッジリング２０は、ステージ１０の外側に設けられている。すなわち、ステージ１０は、エッジリング２０から分離している。また、図１０に示すように、エッジリング２０は、４本の支持脚４０によって支持されている。なお、支持脚４０の本数は、エッジリング２０を支持可能な範囲内であれば制限されない。
【００２８】
上記のように構成された半導体製造装置２では、ステージ１０とエッジリング２０とは、空間によって隔てられている。そのため、図９に示すように、プラズマＣＶＤよる成膜工程において、ステージ１０上に形成される膜１０１ｂは、エッジリング２０上に形成される膜１０１ｃと分離される。これにより、半導体基板１００上に形成される膜１０１ａと膜１０１ｂとの間における電位差が低減する。よって、本実施形態においても、第１実施形態と同様に、アーキングを回避することができる。
【００２９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００３０】
１、２：半導体製造装置、１０：ステージ、１１：溝、２０：エッジリング(環状部材)、４０：支持脚、１００：半導体基板
【図１】
2020140983.tif 000003
【図２】
2020140983.tif 000004
【図３】
2020140983.tif 000005
【図４】
2020140983.tif 000006
【図５】
2020140983.tif 000007
【図６】
2020140983.tif 000008
【図７】
2020140983.tif 000009
【図８】
2020140983.tif 000010
【図９】
2020140983.tif 000011
【図１０】
2020140983.tif 000012