(57)【要約】【課題】半導体に集積された駆動制御装置においてコストアップを防ぎつつ、サージによる破壊を防止する。【解決手段】駆動制御装置は、ハイサイドトランジスターのゲートノードに接続される第１出力ノードと、駆動ノードに接続される第２出力ノードと、第１電源ノードと前記第１出力ノードとの間に設けられた第１トランジスターと、第１出力ノードと第２出力ノードとの間に直列に設けられた電流制限回路および第２トランジスターと、を含み、電流制限回路は、駆動ノードから第１出力ノードに向かう電流を所定値に制限する。電流制限回路は、例えば第２トランジスターとは逆向きのトランジスターである。【選択図】図２
2020150575.tif 000002
【特許請求の範囲】
【請求項１】
第１電源電位の第１電源ノードと第１駆動ノードとの間に設けられた第１ハイサイドトランジスターと、
前記第１駆動ノードと前記第１電源電位よりも低い第２電源電位の第２電源ノードとの間に設けられた第１ローサイドトランジスターと、
前記第１電源ノードと第２駆動ノードとの間に設けられた第２ハイサイドトランジスターと、
前記第２駆動ノードと前記第２電源ノードとの間に設けられた第２ローサイドトランジスターと、
を駆動して、
前記第１駆動ノードおよび前記第２駆動ノードに接続されたモーターを制御する駆動制御装置であって、
前記第１ハイサイドトランジスターのゲートノードに接続される第１出力ノードと、
前記第１駆動ノードに接続される第２出力ノードと、
前記第１ローサイドトランジスターのゲートノードに接続される第３出力ノードと、
前記第２ハイサイドトランジスターのゲートノードに接続される第４出力ノードと、
前記第２駆動ノードに接続される第５出力ノードと、
前記第２ローサイドトランジスターのゲートノードに接続される第６出力ノードと、
前記第１電源ノードと前記第１出力ノードとの間に設けられた第１トランジスターと、
前記第１出力ノードと前記第２出力ノードとの間に直列に設けられた第１ダイオードおよび第２トランジスターと、
前記第１電源ノードと前記第４出力ノードとの間に設けられた第３トランジスターと、
前記第４出力ノードと前記第５出力ノードとの間に直列に設けられた第２ダイオードおよび第４トランジスターと、
を含み、
前記第１乃至第４トランジスターはエンハンスメント型であり、
前記第１ダイオードの順方向は、前記第１出力ノードから前記第２出力ノードに向かう方向であり、
前記第２ダイオードの順方向は、前記第４出力ノードから前記第６出力ノードに向かう方向である
駆動制御装置。
【請求項２】
前記第１ダイオードは、ディプレッション型の第５トランジスターであり、
前記第５トランジスターのゲートノードは前記第５トランジスターのソースノードに接続され、
前記第２ダイオードは、ディプレッション型の第６トランジスターであり、
前記第６トランジスターのゲートノードは前記第６トランジスターのソースノードに接続された、
請求項１に記載の駆動制御装置。
【請求項３】
前記第５トランジスターに並列接続された第７トランジスターと、
前記第６トランジスターに並列接続された第８トランジスターと、
を含み、
前記第７トランジスターのゲートノードは前記第７トランジスターのソースノードに接続され、
前記第８トランジスターのゲートノードは前記第８トランジスターのソースノードに接続された、
請求項２に記載の駆動制御装置。
【請求項４】
前記第１ダイオードは、第９トランジスターであり、
前記第９トランジスターのゲートノードには、
前記第９トランジスターにおけるソースノードの電圧を所定値だけシフトした電圧が印加され、
前記第２ダイオードは、第１０トランジスターであり、
前記第１０トランジスターのゲートノードには、
前記第１０トランジスターにおけるソースノードの電圧を前記所定値だけシフトした電圧が印加される、
請求項１に記載の駆動制御装置。
【請求項５】
第１電源電位の第１電源ノードと駆動ノードとの間に設けられたハイサイドトランジスターと、
前記駆動ノードと前記第１電源電位よりも低い第２電源電位の第２電源ノードとの間に設けられたローサイドトランジスターと、
を駆動して、
前記駆動ノードに接続されたモーターを制御する駆動制御装置であって、
前記ハイサイドトランジスターのゲートノードに接続される第１出力ノードと、
前記駆動ノードに接続される第２出力ノードと、
前記第１電源ノードと前記第１出力ノードとの間に設けられた第１トランジスターと、
前記第１出力ノードと前記第２出力ノードとの間に直列に設けられた電流制限回路および第２トランジスターと、
を含み、
前記電流制限回路は、
前記駆動ノードから前記第１出力ノードに向かう電流を所定値に制限する
駆動制御装置。
【請求項６】
第１電源電位の第１電源ノードと第１駆動ノードとの間に設けられた第１ハイサイドトランジスターと、
前記第１駆動ノードと前記第１電源電位よりも低い第２電源電位の第２電源ノードとの間に設けられた第１ローサイドトランジスターと、
前記第１電源ノードと第２駆動ノードとの間に設けられた第２ハイサイドトランジスターと、
前記第２駆動ノードと前記第２電源ノードとの間に設けられた第２ローサイドトランジスターと、
を駆動して、
前記第１駆動ノードおよび前記第２駆動ノードに接続されたモーターを制御する駆動制御装置であって、
前記第１ハイサイドトランジスターのゲートノードに接続される第１出力ノードと、
前記第１駆動ノードに接続される第２出力ノードと、
前記第１ローサイドトランジスターのゲートノードに接続される第３出力ノードと、
前記第２ハイサイドトランジスターのゲートノードに接続される第４出力ノードと、
前記第２駆動ノードに接続される第５出力ノードと、
前記第２ローサイドトランジスターのゲートノードに接続される第６出力ノードと、
前記第１電源ノードと前記第３出力ノードとの間に設けられた第１１トランジスターと、
前記第３出力ノードと前記第２電源ノードとの間に直列に設けられた第３ダイオードおよび第１２トランジスターと、
前記第１電源ノードと前記第６出力ノードとの間に設けられた第１３トランジスターと、
前記第６出力ノードと前記第２電源ノードとの間に直列に設けられた第４ダイオードおよび第１４トランジスターと、
を含み、
前記第１１乃至第１４トランジスターはエンハンスメント型であり、
前記第３ダイオードの順方向は、前記第３出力ノードから前記第２電源ノードに向かう方向であり、
前記第４ダイオードの順方向は、前記第６出力ノードから前記第２電源ノードに向かう方向である
駆動制御装置。
【請求項７】
第１駆動ノードおよび第２駆動ノードに接続されたモーターを駆動する駆動回路であって、
第１電源電位の第１電源ノードと前記第１駆動ノードとの間に設けられた第１ハイサイドトランジスターと、
前記第１駆動ノードと前記第１電源電位よりも低い第２電源電位の第２電源ノードとの間に直列に接続された第１ダイオードおよび第１ローサイドトランジスターと、
前記第１電源ノードと前記第２駆動ノードとの間に設けられた第２ハイサイドトランジスターと、
前記第２駆動ノードと前記第２電源ノードとの間に直列に接続された第２ダイオードおよび第２ローサイドトランジスターと、
を含み、
前記第１ハイサイドトランジスター、前記第２ハイサイドトランジスター、前記第１ローサイドトランジスターおよび前記第２ローサイドトランジスターはエンハンスメント型であり、
前記第１ダイオードは、ディプレッション型の第５トランジスターであり、
前記第５トランジスターのゲートノードは前記第５トランジスターのソースノードに接続され、
前記第２ダイオードは、ディプレッション型の第６トランジスターであり、
前記第６トランジスターのゲートノードは前記第６トランジスターのソースノードに接続された、
駆動回路。
【請求項８】
モーターと、
前記第１ハイサイドトランジスター、前記第２ハイサイドトランジスター、前記第１ローサイドトランジスターおよび前記第２ローサイドトランジスターと、
請求項１乃至６のいずれかに記載の駆動制御装置と、
を含み、前記モーターの回転を動力とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば駆動制御装置、駆動回路および移動体に関する。
【背景技術】
【０００２】
例えば三相のモーターを駆動する技術として、相毎に設けられたハイサイドのトランジスターとローサイドのトランジスターとを、半導体に集積された駆動制御装置によって制御する技術が知られている（例えば特許文献１参照）。
モーターは、電気的にみればインダクターと等価であるので、モーターの回転方向の切り替え等によってサージ電圧が発生する。また、上述したハイサイドのトランジスターおよびローサイドのトランジスターにおいても、低抵抗化のためにトランジスターサイズが大きくなっているので、スイッチングによってサージ電圧が発生する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１０２６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このようなサージ電圧が半導体に集積された駆動制御装置のノードを介して入力された場合、当該駆動制御装置の内部素子を破壊しまうことがある。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、一態様に係る駆動制御装置は、第１電源電位の第１電源ノードと第１駆動ノードとの間に設けられた第１ハイサイドトランジスターと、前記第１駆動ノードと前記第１電源電位よりも低い第２電源電位の第２電源ノードとの間に設けられた第１ローサイドトランジスターと、前記第１電源ノードと第２駆動ノードとの間に設けられた第２ハイサイドトランジスターと、前記第２駆動ノードと前記第２電源ノードとの間に設けられた第２ローサイドトランジスターと、を駆動して、前記第１駆動ノードおよび前記第２駆動ノードに接続されたモーターを制御する駆動制御装置であって、前記第１ハイサイドトランジスターのゲートノードに接続される第１出力ノードと、前記第１駆動ノードに接続される第２出力ノードと、前記第１ローサイドトランジスターのゲートノードに接続される第３出力ノードと、前記第２ハイサイドトランジスターのゲートノードに接続される第４出力ノードと、前記第２駆動ノードに接続される第５出力ノードと、前記第２ローサイドトランジスターのゲートノードに接続される第６出力ノードと、前記第１電源ノードと前記第１出力ノードとの間に設けられた第１トランジスターと、前記第１出力ノードと前記第２出力ノードとの間に直列に設けられた第１ダイオードおよび第２トランジスターと、前記第１電源ノードと前記第４出力ノードとの間に設けられた第３トランジスターと、前記第４出力ノードと前記第５出力ノードとの間に直列に設けられた第２ダイオードおよび第４トランジスターと、を含み、前記第１乃至第４トランジスターはエンハンスメント型であり、前記第１ダイオードの順方向は、前記第１出力ノードから前記第２出力ノードに向かう方向であり、前記第２ダイオードの順方向は、前記第４出力ノードから前記第６出力ノードに向かう方向である。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係る駆動制御装置を含む電気機器の構成を示す図である。
【図２】駆動制御装置の要部を示す図である。
【図３】駆動制御装置における負サージの経路を示す図である。
【図４】駆動制御装置による負サージの経路の電流制限を示す図である。
【図５】駆動制御装置における負サージの経路を示す図である。
【図６】駆動制御装置におけるシンク電流の経路を示す図である。
【図７】駆動制御装置におけるシンク電流の経路を示す図である。
【図８】駆動制御装置におけるシンク時における電圧波形を示す図である。
【図９】駆動制御装置におけるトランジスターのレイアウトの一例を示す図である。
【図１０】駆動制御装置におけるトランジスターのレイアウトの一例を示す図である。
【図１１】第２実施形態に係る駆動制御装置の要部を示す図である。
【図１２】駆動制御装置におけるトランジスターのレイアウトの一例を示す図である。
【図１３】応用例のその１に係る駆動制御装置の要部を示す図である。
【図１４】応用例のその２に係る駆動制御装置の要部を示す図である。
【図１５】応用例のその３に係る駆動制御装置の要部を示す図である。
【図１６】応用例のその４に係る駆動制御装置の要部を示す図である。
【図１７】第１実施形態に係る駆動制御装置の他の要部を示す図である。
【図１８】第３実施形態に係る駆動回路を含む電気機器の構成を示す図である。
【発明を実施するための形態】
【０００７】
以下、実施形態に係る駆動制御装置について、図面を参照して説明する。
なお、各図において、各部の寸法及び縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【０００８】
図１は、第１実施形態に係る駆動制御装置１０を含む電気機器１の一例を示す図である。この図に示されるように、電気機器１は、駆動制御装置１０と、駆動回路３０と、モーターＭとを含む。電気機器１の例としては、モーターＭの回転を増速／減速させたり、正転／逆転を切り換えたりする装置、特に、当該モーターＭを動力として移動する移動体などが挙げられる。
【０００９】
モーターＭは、ノードｕ、ｖ、ｗから出力される信号によって駆動される三相ブラシレスモーターである。なお、説明の便宜上、本実施形態では、モーターＭを三相モーターとするが、Ｗ相を省いた二相モーターとしてもよいし、四相以上のモーターとしてもよい。
【００１０】
モーターＭのローター回転位置は、図示省略されたセンサーにより検出されて、その回転位置を示すセンサー信号ＨＵ、ＨＶ、ＨＷが駆動制御装置１０に入力される。駆動制御装置１０は、ノードＵＨ、Ｕ、ＵＬ、ＶＨ、Ｖ、ＶＬ、ＷＨ、ＷおよびＷＬを有する半導体集積回路であって、プリドライバー１００を含む。
このプリドライバー１００は、センサー信号ＨＵ、ＨＶ、ＨＷに応じて、各相のハイサイド／ローサイドの制御信号を生成する。詳細には、プリドライバー１００は、Ｕ相のハイサイド／ローサイドの制御信号を生成し、ノードＵＨ／ＵＬを介して出力する。また、プリドライバー１００は、Ｖ相のハイサイド／ローサイドの制御信号を生成し、ノードＶＨ／ＶＬを介して出力し、Ｗ相のハイサイド／ローサイドの制御信号を生成し、ノードＷＨ／ＷＬを介して出力する。
また、プリドライバー１００におけるノードＵは、駆動回路３０におけるノードｕに接続され、同様に、ノードＶはノードｖに接続され、ノードＷはノードｗに接続される。
【００１１】
なお、駆動制御装置１０は、プリドライバー１００のほかに、保護回路、ロジック回路、クロック信号生成部などを含むが、本件とは直接関係ないので、省略されている。
また、プリドライバー１００においてノードＵＨは第１出力ノードの一例であり、ノードＵは第２出力ノードの一例であり、ノードＵＬは第３出力ノードの一例である。同様に、ノードＶＨは第４出力ノードの一例であり、ノードＶは第５出力ノードの一例であり、ノードＶＬは第６出力ノードの一例である。
【００１２】
駆動回路３０は、電源の高位電圧Ｖccが印加された電源ノードと、ノードｕ／ｖ／ｗとの間に接続されたハイサイドトランジスター３２Ｕ／３２Ｖ／３２Ｗと、ノードｕ／ｖ／ｗと電源の低位電圧である接地電位Ｇndの接地ノードとの間に接続されたローサイドトランジスター３４Ｕ／３４Ｖ／３４Ｗと、を含む。
詳細には、Ｕ相でいえば、ハイサイドトランジスター３２Ｕについては、ドレインノードが電源ノードに接続され、ゲートノードがノードＵＨに接続され、ソースノードがノードｕに接続される。また、ローサイドトランジスター３４Ｕについては、ドレインノードがノードｕに接続され、ゲートノードがノードＵＬに接続され、ソースノードが接地ノードに接続される。Ｖ相のハイサイドトランジスター３２Ｖおよびローサイドトランジスター３４Ｖと、Ｗ相のハイサイドトランジスター３２Ｗおよびローサイドトランジスター３４Ｗについても、Ｕ相のハイサイドトランジスター３２Ｕおよびローサイド３４Ｕと同様に接続される。
なお、ハイサイドトランジスター３２Ｕ、３２Ｖ、３２Ｗと、ローサイドトランジスター３４Ｕ、３４Ｖ、３４Ｗとについては、スイッチング動作を行うので、例えばエンハンスメント型が好ましい。
【００１３】
なお、電圧Ｖccが印加された電源ノードは、第１電源ノードの一例であり、接地電位Ｇndの接地ノードは、第２電源ノードの一例である。ノードｕは、第１駆動ノードの一例であり、ノードｖは、第２駆動ノードの一例である。
また、ハイサイドトランジスター３２Ｕは、第１ハイサイドトランジスターの一例であり、ハイサイドトランジスター３２Ｖは、第２ハイサイドトランジスターの一例である。ローサイドトランジスター３４Ｕは、第１ローサイドトランジスターの一例であり、ローサイドトランジスター３４Ｖは、第２ローサイドトランジスターの一例である。
【００１４】
図２は、プリドライバー１００の要部構成を示す図である。なお、ここでは、要部として、ノードＵＨおよびＵに接続される出力段の構成としている。
【００１５】
図２において、トランジスター１２１は、エンハンスメント型のＰチャネルＭＯＳである。トランジスター１２１にあっては、ソースノードが電圧Ｖccの電源ノードに接続され、ドレインノードがノードＵＨに接続される。なお、ダイオードｄ１、ｄ２は、トランジスター１２１に寄生するダイオードであり、このうち、ダイオードｄ１の順方向は、ドレインノードからソースノードに向かう方向であり、ダイオードｄ２の順方向は、半導体集積回路の基板（Ｇnd）、すなわち接地ノードからソースノードに向かう方向である。
【００１６】
ノードＵＨとノードＵとの間には、トランジスター１２５と１２３が直列に接続される。
このうち、トランジスター１２３は、エンハンスメント型のＮチャネルＭＯＳである。トランジスター１２３にあっては、ソースノードがノードＵに接続され、ドレインノードがトランジスター１２５のドレインノードに接続される。
なお、ダイオードｄ３、ｄ４は、トランジスター１２３に寄生するダイオードであり、このうち、ダイオードｄ３の順方向は、ソースノードからドレインノードに向かう方向であり、ダイオードｄ４の順方向は、接地ノードからドレインノードに向かう方向である。
【００１７】
トランジスター１２５は、ディプレッション型のＮチャネルＭＯＳである。なお、トランジスター１２５については、ディプレッション型のＮＤＭＯＳが好ましい。ＮＤＭＯＳは、N-channel type double-diffused metal oxide semiconductorの略である。
トランジスター１２５にあっては、ソースノードおよびゲートノードがノードＵＨに接続され、ドレインノードがトランジスター１２５のドレインノードに接続される。
なお、ダイオードｄ５、ｄ６は、トランジスター１２５に寄生するダイオードであり、このうち、ダイオードｄ５の順方向は、ソースノードからドレインノードに向かう方向であり、ダイオードｄ６の順方向は、接地ノードからドレインノードに向かう方向である。
【００１８】
なお、トランジスター１２１のゲートノードには、図示省略された上位回路から、制御信号が供給される。トランジスター１２５のゲートノードにも、同様に、図示省略された上位回路から、制御信号が供給される。
【００１９】
また、ここではＵ相におけるノードＵＨおよびノードＵについて説明したが、Ｖ相におけるノードＶＨおよびノードＶと、Ｗ相におけるノードＷＨおよびノードＷとについても同様な構成である。
詳細には、Ｖ相におけるノードＶＨおよびノードＶでは、図２における括弧書で示されるように、トランジスター１２１をトランジスター１３１に、トランジスター１２３をトランジスター１３３に、トランジスター１２５をトランジスター１３５に、それぞれ読み替える構成となる。
ここで、トランジスター１２１は、第１トランジスターの一例であり、トランジスター１２３は、第２トランジスターの一例である。また、トランジスター１３１は、第３トランジスターの一例であり、トランジスター１３３は、第４トランジスターの一例である。
トランジスター１２５は、第５トランジスターの一例であり、トランジスター１３５は、第６トランジスターの一例である。トランジスター１２５に寄生するダイオードｄ５が第１ダイオードの一例であり、トランジスター１３５に寄生するダイオードｄ５が第１ダイオードの一例である。
【００２０】
なお、Ｗ相におけるノードＷＨおよびノードＷでは、図２における括弧書で示されるように、トランジスター１２１をトランジスター１４１に、トランジスター１２３をトランジスター１４３に、トランジスター１３５をトランジスター１４５に、それぞれ読み替える構成となる。
Ｕ相におけるノードＵＬの出力段については、後述する。また、Ｖ相におけるノードＶＬの出力段、および、Ｗ相におけるノードＷＬの出力段についても後述する。
【００２１】
図３は、上記要部構成において、モーターＭの回転方向の切り替え等によって、ノードＵＨに、負サージ電圧が発生した場合の例を示している。
ディプレッション型のトランジスター１２５では、ゲートノードおよびソースノード間の電圧がゼロであってもドレインノードからソースノードに向かって電流が流れる。この電流が大きくなると、ソースノードおよびドレインノードの間の電圧が上昇するが、この電圧の上昇に対して、ドレインノードからソースノードに向かって流れる電流は、ある電流値で飽和する。このため、トランジスター１２５では、チャネル領域を通過する電流を、当該電流値に制限する電流制限回路として機能する。
【００２２】
図４は、ノードＵＨにおける負サージ電圧Ｖsagに対して、トランジスター１２５のチャネル領域に流れる電流の特性を示している。詳細には、図４は、電圧Ｖsagが上昇しても、トランジスター１２５のチャネル領域に流れる電流が電流値Ｉsatに制限される様子を示している。
なお、図４の横軸は、負サージ電圧Ｖsagを示しているので、右方向に向かうほど、負の電圧が絶対値でみて、大きくなることを示している。
【００２３】
負サージ電流が流れる方向は、トランジスター１２５に寄生するダイオードｄ５に対して逆向きである。このため、負サージ電流は、ダイオードｄ５に流れず、トランジスター１２５におけるチャネル領域に流れる。トランジスター１２５のチャネル領域では、ドレインノードからソースノードに向かう方向に流れる電流が電流値Ｉsatに制限されるので、負サージ電圧が発生しても、流れる電流が増加し続けることがなくなり、これにより、内部素子の破壊が防止される。
なお、負サージ電流は、図５に示される電流経路で流れる場合も想定される。この場合も、トランジスター１２５が電流を制限するので、負サージによる破壊が防止される。
【００２４】
一般にトランジスターにおけるチャネル領域の抵抗は、温度に対して負の温度係数を有する。このため、本実施形態において、負サージがトランジスター１２５のチャネル領域に流れて、自己発熱が生じた場合でも、破壊が抑制される方向に作用するので、負サージによる破壊を確実に防止することができる。
【００２５】
次に、モーターＭの制御においてノードＵＨの電圧を急速に下げる場合の動作、すなわち、ノードＵＨを介してシンク電流を吸収する動作（シンク動作）について説明する。
【００２６】
図６および図７は、シンク電流が流れる経路を示す図である。
シンク動作では、トランジスター１２３がオンし、図６等では省略されたトランジスター１２１がオフする。トランジスター１２５におけるソースノードおよびドレインノードの間の電圧が、ダイオードｄ５がオンする電圧未満である場合、トランジスター１２５において電流はチャネル領域のみに流れる。なお、ダイオードがオンする電圧とは、順方向に電流が流れ始める電圧をいう。
この場合、シンク電流Ｉsnkは、図６に示されるように、トランジスター１２５のチャネル領域、および、オン状態のトランジスター１２３という経路で流れる。ここで、トランジスター１２３のオン抵抗をＲ１と表記し、トランジスター１２５のチャネル領域における抵抗をＲ２と表記した場合、ノードＵＨとノードＵとの間の抵抗Ｒは、次式（１）で表される。
Ｒ＝Ｒ１＋Ｒ２  …（１）
【００２７】
トランジスター１２５におけるソースノードおよびドレインノードの間の電圧が、ダイオードｄ５がオンする電圧以上である場合、トランジスター１２５において電流はダイオードｄ５の順方向に流れる。なお、トランジスター１２５のチャネル領域にも電流が流れるが、この電流は、ダイオードｄ５に流れる電流と比較して無視できるほどに小さい。
このため、シンク電流Ｉsnkは、図７に示されるように、トランジスター１２５のダイオードｄ５、および、オン状態のトランジスター１２３という経路で流れる、といって差し支えない。ここで、ダイオードｄ５における順方向のオン抵抗を無視すると、抵抗Ｒは、次式（２）で表されるように、トランジスター１２３のオン抵抗Ｒ１のみとなる。
Ｒ＝Ｒ１  …（２）
【００２８】
このように、トランジスター１２５におけるソースノードおよびドレインノードの間の電圧が、ダイオードｄ５がオンする電圧未満である場合と、オンする電圧以上である場合とで、トランジスター１２５に流れる電流の経路が切り替わる。この切り替わりについて実際のノードＵＨでのシンク動作を考慮して説明する。
【００２９】
図８は、ノードＵＨの電圧Ｖoutの波形を示す図である。詳細には、ノードＵＨの電圧Ｖoutが、トランジスター１２１のオンによって電圧Ｖccに保たれていた状態において、時刻ｔ11にトランジスター１２１がオフし、トランジスター１２３がオンした場合の波形の一例を示す図である。ここで、ダイオードｄ５がオンするときの電圧ＶoutをＶtと表記している。
時刻ｔ11の直後では、電圧Ｖoutが電圧Ｖt以上であるから、シンク電流Ｉsnkは、図７に示されるように、ダイオードｄ５およびオン状態のトランジスター１２３を介した低抵抗の経路で流れる。このため、ノードＵＨの電圧Ｖoutは急峻に減衰する。
【００３０】
電圧Ｖoutが電圧Ｖt未満となる時刻ｔ12以降では、ダイオードｄ５には電流が流れないので、シンク電流Ｉsnkは、図６に示されるように、トランジスター１２５のチャネル領域およびオン状態のトランジスター１２３を介して経路で流れる。このため、ノードＵＨの電圧は、緩やかに減衰する。
このように電圧Ｖoutは、電圧Ｖt未満になると、減衰しにくくなる。
【００３１】
ここで、ダイオードｄ５の順方向降下電圧Ｖfと表記した場合、当該電圧Ｖfは次式（３）で表すことができる。
Ｖf＝Ｒ２×Ｉsnk  …（３）
式（３）を変形すると、シンク電流Ｉsnkは、次式（４）で表すことができる。
Ｉsnk＝Ｖf／Ｒ２  …（４）
【００３２】
ノードＵＨの電圧Ｖoutが電圧Ｖtである場合、次式（５）が成立する。
（Ｖout＝）Ｖt＝（Ｒ１＋Ｒ２）×Ｉsnk  …（５）
【００３３】
式（４）のＩsnkを式（５）に代入すると、次式（６）のように表すことができる。
Ｖt＝｛（Ｒ１＋Ｒ２）／Ｒ２｝×Ｖf  …（６）
【００３４】
式（６）から判るように、トランジスター１２５に流れるシンク電流Ｉsnkが、ダイオードｄ５またはチャネル領域の一方から他方に切り替わる電圧Ｖtについては、抵抗Ｒ１とＲ２との比で設計可能である。具体的には、電圧Ｖtについては、トランジスター１２３のサイズとトランジスター１２５のサイズとの比で設計することが可能である。
【００３５】
上述したように電圧Ｖoutは、電圧Ｖt未満になると、減衰しにくくなる。ただし、トランジスター１２５のしきい値電圧Ｖthを電圧Ｖtよりも低くすることで、減衰しにくくなる点を改善してシンク動作の効率化を図ることができる。
具体的には、式（６）から、
Ｒ１＜Ｒ２
となるように、トランジスター１２５のサイズを、トランジスター１２３のサイズよりも小さくなるように設計することで、電圧Ｖtを低くして、シンク動作の効率化を図ることができる。
【００３６】
図９は、プリドライバー１００に形成されるトランジスター１２１のサイズ、トランジスター１２３のサイズ、および、トランジスター１２５のサイズの一例を平面視で示す図である。
Ｒ１＜Ｒ２
とするために、トランジスター１２３のサイズよりもトランジスター１２５のサイズを小さくする必要から、トランジスター１２３が形成される領域Ａｒ３よりもトランジスター１２５が形成される領域Ａｒ５は、狭くなっている。
なお、トランジスター１２１が形成される領域Ａｒ１は、トランジスター１２５が形成される領域Ａｒ５とほぼ同じである。
また、領域Ａｒ１にはＰチャネル型のトランジスター１２１が形成され、領域Ａｒ５にはＮチャネル型のトランジスター１２５が形成されるので、ラッチアップを防ぐために、領域Ａｒ１およびＡｒ５の隙間は、同チャネルのトランジスターが形成される領域Ａｒ５およびＡｒ３の隙間よりも、平面視で大きくなっている。
なお、領域Ａｒ１、Ａｒ３、Ａｒ５については、図１０に示されるように、複数の領域にさらに分離して、分離した領域に形成された複数のトランジスターを並列に配線してもよい。
【００３７】
本実施形態では、負サージ電流が、トランジスター１２５による電流制限機能によって飽和して流れるので、駆動制御装置１０に対して保護用のダイオードを外付けで設ける必要がなく、コストアップを招くことがない。また、半導体装置である駆動制御装置１０の製造プロセスを変更する必要がないので、この点においても、コストアップを防ぐことができる。
【００３８】
なお、Ｖ相においてノードＶＨおよびＶの間に設けられるトランジスター１３３、１３５においても、トランジスター１２３、１２５と同様に、負サージ電流が、電流制限機能によって飽和して流れる。
【００３９】
図１１は、第２実施形態に係る駆動制御装置１０のプリドライバー１００における要部構成を示す図である。この図では、トランジスター１２６が、トランジスター１２５に並列接続される。
トランジスター１２６は、ＮＭＯＳであり、ソースノードおよびゲートノードがノードＵＨに接続される。トランジスター１２６のドレインノードは、トランジスター１２３のドレインノードおよびトランジスター１２５のドレインノードに接続される。すなわち、トランジスター１２６は、常時オフであって、寄生するダイオードｄ１５の向きがトランジスター１２５のダイオードｄ５と同方向となる向きで、当該トランジスター１２５と並列に接続されている。
なお、トランジスター１２６には、ダイオードｄ１６も寄生しており、その順方向が接地ノードからドレインノードに向かう方向となっている。トランジスター１２６は、第７トランジスターの一例である。
【００４０】
トランジスター１２５、１２６を有する構成において、シンク動作では、トランジスター１２１がオフし、トランジスター１２３がオンする。トランジスター１２５におけるソースノードおよびドレインノードの間の電圧が、ダイオードｄ５がオンする電圧以上である場合、シンク電流Ｉsnkは、トランジスター１２５のダイオードｄ５、および、トランジスター１２６のチャネル領域の２経路に分岐して、オン状態のトランジスター１２３に合流するという経路で流れる。なお、この場合、トランジスター１２５のチャネル領域に流れる電流は無視できるほどに少ない。
【００４１】
第１実施形態において、負サージの発生時に電流を制限するための電流値Ｉsatに応じて、ディプレッション型のトランジスター１２５のサイズを定めると、同時に寄生するダイオードｄ５のサイズ、特性も定まってしまう。このため、シンク動作におけるダイオードｄ５のオン抵抗も決まってしまうので、設計の自由度が小さいと言える。
【００４２】
これに対して、第２実施形態では、トランジスター１２５に対して、オフのトランジスター１２６が並列に接続されるので、シンク動作時におけるトランジスター１２５のソースノードからドレインノードに向かう合成抵抗を、ダイオードｄ５のオン抵抗のみの場合（図７参照）よりも小さくすることができる。
詳細には、第２実施形態では、電流値Ｉsatに応じてトランジスター１２５のサイズを定めてダイオードｄ５のオン抵抗を決めても、シンク電流Ｉsnkを、ダイオードｄ５のオン抵抗よりも低い状態で、すなわち、トランジスター１２６との並列接続で、流すことができる。
このため、第２実施形態では、電流値Ｉsatに応じてトランジスター１２５のサイズを定めても、シンク電流Ｉsnkを逃がす経路の抵抗が一義的に定まることはないので、当該経路における抵抗を設計する際の自由度を、第１実施形態と比較して大きくすることができる。
また、第２実施形態では、並列接続によってシンク動作におけるトランジスター１２５の負荷が低減される。このため、コンタクトホールでのエレクトロマイグレーションの耐性が向上するので、信頼性を高めることができる。
【００４３】
なお、シンク動作において、トランジスター１２５におけるソースノードおよびドレインノードの間の電圧が、ダイオードｄ５がオンする電圧未満である場合、シンク電流Ｉsnkは、トランジスター１２５のチャネル領域、および、オン状態のトランジスター１２３を経由して流れる。
【００４４】
ここではＵ相におけるノードＵＨおよびノードＵについて説明したが、Ｖ相におけるノードＶＨおよびノードＶと、Ｗ相におけるノードＷＨおよびノードＷとについても同様な構成である。詳細には、Ｖ相におけるノードＶＨおよびノードＶでは、図１１における括弧書で示されるように、トランジスター１２６をトランジスター１３６に読み替える構成となる。ここで、トランジスター１３６は、第８トランジスターの一例である。
また、Ｗ相におけるノードＷＨおよびノードＷでは、図１１における括弧書で示されるように、トランジスター１２６をトランジスター１４６に読み替える構成となる。
【００４５】
図１２は、トランジスター１２５、１２６を有する構成において、各トランジスターのサイズの一例を平面視で示す図である。この図において、領域Ａｒ５は、トランジスター１２５が形成される領域であり、領域Ａｒ６は、トランジスター１２６が形成される領域である。領域Ａｒ５、Ａｒ６は、図９に示される領域Ａｒ５をほぼ等分に分割して設けられる。なお、常時オフ状態で用いるトランジスター１２６については、トランジスター１２３におけるソース、ドレインの構造と揃えることが好ましい。
【００４６】
上述した第１実施形態および第２実施形態については、次のように変形および応用が可能である。そこで、このような変形例および応用例について説明する。
【００４７】
図１３は、応用例のその１に係るプリドライバー１００の要部構成を示す図である。この図に示される回路では、図１１におけるトランジスター１２６が、ダイオードＳbd1に置き換わっている。ダイオードＳbd1は、ショットキーバリアダイオードであり、順方向降下電圧がディプレッション型のトランジスター１２５における寄生のダイオードｄ５の順方向降下電圧Ｖfよりも低い。このため、応用例のその１によれば、電圧Ｖoutの減衰度が切り替わる電圧Ｖtを低くすることができるので、後段におけるハイサイドトランジスター３２Ｕを効率良く駆動することが可能となる。
【００４８】
図１４は、応用例のその２に係るプリドライバー１００の要部構成を示す図である。この図に示される回路では、図２におけるトランジスター１２５が、ショットキーバリアダイオードＳbd1に置き換わった構成となっている。この構成においても、負サージ電圧の対策をしつつ、シンク動作の効率化を図ることができる。
【００４９】
図１５は、応用例のその３に係るプリドライバー１００の要部構成を示す図である。この図に示される回路では、図１１におけるトランジスター１２６が、ダイオードＤd1に置き換わっている。なお、ダイオードＤd1は、ショットキーバリアダイオードではなく、通常のダイオード、すなわちｐｎ接合のダイオードとなっている。このため、常時オフのトランジスター１２６よりも、ダイオードＤd1のほうが、形成するスペースを狭くすることができる。したがって、応用例のその３によれば、図１１に示される第２実施形態と比較して、回路スペースを縮小化することができる。
【００５０】
図１６は、応用例のその４に係るプリドライバー１００の要部構成を示す図である。図１６に示される回路では、図２におけるトランジスター１２３が、通常のトランジスター１２７に置き換わるとともに、バイアスアンプ１５２が設けられて、当該バイアスアンプ１５２の出力端がトランジスター１２７のゲートノードに接続される。
なお、ここでいう通常のトランジスター１２７とは、具体的には例えばトランジスター１２５と同じエンハンスメント型である。また、トランジスター１２７は、ＮＭＯＳとしている。
【００５１】
トランジスター１２７にあっては、ソースノードがノードＵＨに接続され、ドレインノードがトランジスター１２５のドレインノードに接続される。このため、トランジスター１２７に寄生するダイオードｄ７の向きは、図２おけるトランジスター１２５のダイオードｄ５と同じ方向である。なお、ダイオードｄ８は、ダイオーｄ７と同様にトランジスター１２７に寄生するダイオードであり、その順方向は、接地ノードからドレインノードに向かう方向である。
【００５２】
バイアスアンプ１５２は、例えばオペアンプで構成され、トランジスター１２７におけるソースノードの電圧を所定値としての電圧ΔＶだけ加算して、当該トランジスター１２７のゲートノードに印加する。なお、電圧ΔＶは、所定の飽和ドレイン電流になるように設定される。トランジスター１２７では、ソースノードの電圧が電圧ΔＶだけ加算されて、ゲートノードに印加されるので、ノードＵＨに負サージが発生した場合には、ディプレッション型のトランジスター１２５と同様に、飽和電流分の電流制限がかかる。なお、負サージの電圧が仮に負側に大きく振れた場合、当該電圧は、バイアスアンプ１５２の負電源を下回ることが想定される。しかしながら、この場合、バイアスアンプ１５２の出力電圧も負側に振れるので、トランジスター１２７はオフ状態になる。
また、この構成では、シンク動作においてシンク電流がダイオードｄ７を介して流れる。このため、シンク動作は、第１実施形態と同様となる。
【００５３】
応用例のその１乃至その４については、Ｕ相におけるノードＵＨおよびノードＵについて説明したが、Ｖ相におけるノードＶＨおよびノードＶと、Ｗ相におけるノードＷＨおよびノードＷとについても同様な構成となる。
例えば、Ｖ相におけるノードＶＨおよびノードＶでは、図１６における括弧書で示されるように、トランジスター１２７をトランジスター１３７に、バイアスアンプ１５２をバイアスアンプ１５４に、それぞれ読み替える構成となる。ここで、トランジスター１２７は、第９トランジスターの一例であり、トランジスター１３７は、第１０トランジスターの一例である。
また、Ｗ相におけるノードＷＨおよびノードｗでは、図１６における括弧書で示されるように、トランジスター１２７をトランジスター１４７に、バイアスアンプ１５２をバイアスアンプ１５６に、それぞれ読み替える構成となる。
【００５４】
上述した第１実施形態、第２実施形態、応用例のその１乃至その４では、プリドライバー１００のうち、駆動回路３０におけるハイサイドトランジスター３２Ｕ（３２Ｖ、３２Ｗ）のゲートノードに接続されるノードＵＨ（ＶＨ、ＷＨ）の出力段について説明した。ここで、プリドライバー１００のうち、ローサイドトランジスター３４Ｕ（３４Ｖ、３４Ｗ）のゲートノードに接続されるノードＵＬ（ＶＬ、ＷＬ）の出力段についてもほぼ同様な構成となる。
【００５５】
図１７は、例えば第１実施形態に係る駆動制御装置１０に含まれるプリドライバー１００ののうち、ノードＵＬに接続される出力段を示す図である。
図１７に示される構成は、例えばノードＵＬについていえば、図２に示される構成において、ノードＵＨをノードＵＬに、ノードＵを接地電位Ｇndの接地ノードに、それぞれ読み替える構成となる。
詳細には、エンハンスメント型のＰＭＯＳのトランジスター１６１が、電源ノードとノードＵＬとの間に、トランジスター１２１と同様な向きで設けられる。なお、ダイオードｄ２１、ｄ２２は、トランジスター１６１に寄生するダイオードであり、このうち、ダイオードｄ２１の順方向は、ドレインノードからソースノードに向かう方向であり、ダイオードｄ２２の順方向は、接地ノードからソースノードに向かう方向である。
同様に、ディプレッション型のＰＭＯＳのトランジスター１６５とエンハンスメント型のＮＭＯＳのトランジスター１６３とは、ノードＵＬと接地ノードとの間に直列に接続され、かつ、トランジスター１６５がトランジスター１２５と同様な向きに、トランジスター１６３がトランジスター１２３と同様な向きに、それぞれ設けられる。
なお、ダイオードｄ２３、ｄ２４は、トランジスター１６３に寄生するダイオードであり、ダイオードｄ２５、ｄ２６は、トランジスター１６５に寄生するダイオードである。
このうち、ダイオードｄ２３、ｄ２５の順方向は、ソースノードからドレインノードに向かう方向であり、ダイオードｄ２４、ｄ２６の順方向は、基板からドレインノードに向かう方向である。
【００５６】
この構成において、Ｖ相におけるノードＶＬについては、図１７における括弧書で示されるように、トランジスター１６１をトランジスター１７１に、トランジスター１６３をトランジスター１７３に、トランジスター１６５をトランジスター１７５に、それぞれ読み替える構成となる。
トランジスター１６１は、第１１トランジスターの一例であり、トランジスター１６３は、第１２トランジスターの一例である。また、トランジスター１７１は、第１３トランジスターの一例であり、トランジスター１７３は、第１４トランジスターの一例である。トランジスター１６５に寄生するダイオードｄ２５が第３ダイオードの一例であり、トランジスター１７５に寄生するダイオードｄ２５が第４ダイオードの一例である。
また、Ｗ相におけるノードＷＬおよびノードＷでは、同図における括弧書で示されるように、トランジスター１６１をトランジスター１８１に、トランジスター１６３をトランジスター１８３に、トランジスター１６５をトランジスター１８５に、それぞれ読み替える構成となる。
【００５７】
このような構成によっても、負サージ電流が、トランジスター１６５（１７５、１８５）による電流制限機能によって飽和して流れるので、保護用のダイオードを駆動制御装置１０に対して外付けで設ける必要がなく、コストアップを招くことがない。また、半導体装置である駆動制御装置１０の製造プロセスを変更する必要がないので、この点においても、コストアップを防ぐことができる。
【００５８】
モーターＭが小型である場合、駆動回路３０は、半導体集積回路である駆動制御装置１０に内包される構成としてもよい。そこで、駆動制御装置１０が駆動回路３０を内包する第３実施形態について説明する。
【００５９】
図１８は、第３実施形態に係る駆動制御装置１０の構成を示す図である。
この図に示されるように、駆動回路３０は、ハイサイドトランジスター３２Ｕ、３２Ｖ、３２Ｗと、ローサイドトランジスター３４Ｕ、３４Ｖ、３４Ｗとに加えて、トランジスター３３Ｕ、３３Ｖ、３３Ｗを含む。トランジスター３３Ｕ、３３Ｖ、３３Ｗは、例えばディプレッション型のＮチャネルＭＯＳである。
【００６０】
トランジスター３３Ｕは、ノードｕとローサイドトランジスター３４Ｕのドレインノードとの間において設けられる。トランジスター３３Ｕにおいて、ソースノードとゲートノードとがノードｕに接続され、ドレインノードはローサイドトランジスター３４Ｕのドレインノードに接続される。このため、トランジスター３３Ｕにおいて寄生するダイオードの順方向は、特に図示しないが、図２におけるトランジスター１２５と同様に、ソースノードからドレインノードに向かう方向となる。
【００６１】
トランジスター３３Ｖ、３３Ｗについてもトランジスター３３Ｕと同様に設けられる。詳細には、トランジスター３３Ｖは、ノードｖとローサイドトランジスター３４Ｖのドレインノードとの間において設けられ、トランジスター３３Ｗは、ノードｗとローサイドトランジスター３４Ｗのドレインノードとの間において設けられる。
【００６２】
図１８に示される構成では、例えばＵ相についていえば、ハイサイドトランジスター３２Ｕ／ローサイドトランジスター３４Ｕ／トランジスター３３Ｕが、図２におけるトランジスター１２１／１２３／１２５と同じ関係となる。Ｕ相およびＷ相について同様である。
したがって、図１８に示される構成においても、第１実施形態と同様に、保護用のダイオードを駆動制御装置１０に対して外付けで設ける必要がなく、また、駆動制御装置１０の製造プロセスを変更する必要がないので、コストアップを防ぐことができる。
【００６３】
なお、図１８に示される構成において、第１実施形態以外でも、第２実施形態や、応用例のその１乃至その４を適宜適用可能である。
また、図１８に示される構成において、トランジスター３３Ｕが第５トランジスターの一例となり、トランジスター３３Ｕに寄生するダイオードが第１ダイオードの一例となる。トランジスター３３Ｖが第６トランジスターの一例となり、トランジスター３３Ｖに寄生するダイオードが第２ダイオードの一例となる。
【００６４】
なお、上述した説明では、トランジスター等をチャネル型については、適宜変更可能である。また、図２に構成において、トランジスター１２３をノードＵの側に、トランジスター１２５をノードＵＨの側に、それぞれ設けたが、逆に、トランジスター１２３をノードＵＨの側に、トランジスター１２５をノードＵの側に、それぞれ設けてもよい。
【符号の説明】
【００６５】
１…電子機器、１０…駆動制御装置、３０…駆動回路、３２Ｕ、３２Ｖ、３２Ｗ…ハイサイドトランジスター、３３Ｕ、３３Ｖ、３３Ｗ…トランジスター、３４Ｕ、３４Ｖ、３４Ｗ…ローサイドトランジスター、１００…プリドライバー、１２１、１２３、１２５、１２６、１２７…トランジスター、１５２、１５４…バイアスアンプ、Ｍ…モーター。
【図１】
2020150575.tif 000003
【図２】
2020150575.tif 000004
【図３】
2020150575.tif 000005
【図４】
2020150575.tif 000006
【図５】
2020150575.tif 000007
【図６】
2020150575.tif 000008
【図７】
2020150575.tif 000009
【図８】
2020150575.tif 000010
【図９】
2020150575.tif 000011
【図１０】
2020150575.tif 000012
【図１１】
2020150575.tif 000013
【図１２】
2020150575.tif 000014
【図１３】
2020150575.tif 000015
【図１４】
2020150575.tif 000016
【図１５】
2020150575.tif 000017
【図１６】
2020150575.tif 000018
【図１７】
2020150575.tif 000019
【図１８】
2020150575.tif 000020