(57)【要約】 【課題】改質部分から広がる劈開の直進性を向上させることができる半導体装置を提供する。【解決手段】本実施形態による半導体装置は、第１面と該第１面に対して反対側にある第２面とを有する半導体基板を備える。半導体素子は、半導体基板の第１面に設けられている。多結晶または非晶質の第１材料層が、半導体基板の第１面の少なくとも外縁に設けられている。レーザ光を透過させる第２材料層が、半導体基板の第２面に設けられている。【選択図】図１
2020150224.tif 000002
【特許請求の範囲】
【請求項１】
第１面と該第１面に対して反対側にある第２面とを有する半導体基板と、
前記半導体基板の前記第１面に設けられた半導体素子と、
前記半導体基板の前記第１面の少なくとも外縁に設けられた多結晶または非晶質の第１材料層と、
前記半導体基板の前記第２面に設けられ、レーザ光を透過させる第２材料層とを備えた半導体装置。
【請求項２】
前記第１材料層は、前記半導体素子と前記半導体基板との間にも設けられている、請求項１に記載の半導体装置。
【請求項３】
前記第１材料層には、ポリシリコン、アモルファスシリコン、シリコン酸化膜、シリコン窒化膜、ダイヤモンドライクカーボン、酸化イットリウム、酸化ジルコニウム、酸化アルミニウム、タングステン、モリブデンのいずれかを用いている、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第２材料層は、波長８００ｎｍ〜２５００ｎｍのレーザ光を透過させる、請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記第２材料層は、前記半導体基板よりもヤング率において高い、請求項１から請求項４のいずれか一項に記載の半導体装置。
【請求項６】
前記第２材料層には、シリコン窒化膜、ダイヤモンドライクカーボン、酸化イットリウム、酸化ジルコニウム、酸化アルミニウムのいずれかを用いている、請求項１から請求項５のいずれか一項に記載の半導体装置。
【請求項７】
前記半導体基板の前記第１面と前記第２面との間にある側面には、前記レーザ光による改質層が一層だけ設けられている、請求項１から請求項６のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体装置に関する。
【背景技術】
【０００２】
レーザダイシング技術は、レーザを用いて半導体ウェハの内部を改質し、改質部分を起点として半導体ウェハを劈開する手法である。しかし、改質部分から広がる劈開の直進性が弱いため、半導体ウェハのダイシングライン上にある材料膜が直線的に分割されず、分割ラインが蛇行する場合がある。レーザによる改質後、研削工程により半導体ウェハが薄化されると、材料膜の分割ラインはさらに大きく曲がり、クラックがデバイス領域にまで到達することがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第９５６６７９１号公報
【特許文献２】米国特許公開第２０１８／０２１２１００号公報
【特許文献３】特開２００９−１３５３４２号公報（米国特許第８８２８３０６号公報）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
改質部分から広がる劈開の直進性を向上させることができる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本実施形態による半導体装置は、第１面と該第１面に対して反対側にある第２面とを有する半導体基板を備える。半導体素子は、半導体基板の第１面に設けられている。多結晶または非晶質の第１材料層が、半導体基板の第１面の少なくとも外縁に設けられている。レーザ光を透過させる第２材料層が、半導体基板の第２面に設けられている。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態による半導体チップの構成例を示す概略図。
【図２】ダイシング工程を示す概略図。
【図３】レーザ光を照射している様子を示す図。
【図４】レーザ光を照射している様子を示す図。
【図５】亀裂の伸展を示す図。
【図６】亀裂の伸展を示す図。
【図７】エキスパンド工程を示す図。
【図８】エキスパンドによって半導体チップ間に亀裂が形成された様子を示す図。
【図９】エキスパンドによって半導体チップ間に亀裂が形成された様子を示す図。
【図１０】第２実施形態による半導体チップの構成例を示す概略図。
【図１１】レーザ光を照射している様子を示す図。
【図１２】レーザ光を照射している様子を示す図。
【図１３】亀裂の伸展を示す図。
【図１４】亀裂の伸展を示す図。
【図１５】エキスパンドによって半導体チップ間に亀裂が形成された様子を示す図。
【図１６】エキスパンドによって半導体チップ間に亀裂が形成された様子を示す図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、半導体基板の上下方向は、半導体素子が設けられる表面または裏面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態による半導体チップの構成例を示す概略図である。半導体装置としての半導体チップ１は、例えば、ＮＡＮＤ型フラッシュメモリ等の半導体記憶装置を備えた半導体装置でもよい。半導体記憶装置のメモリセルアレイは、例えば、三次元的にメモリセルを配置した立体型メモリセルアレイでもよい。
【０００９】
半導体チップ１は、半導体基板１０と、第１材料層２０と、デバイス層３０と、第２材料層４０と、改質層５０とを備えている。
【００１０】
半導体基板１０は、例えば、シリコン基板等である。半導体基板１０は、第１面Ｆ１と、第１面Ｆ１に対して反対側にある第２面Ｆ２とを有する。また、半導体基板１０は、第１面Ｆ１と第２面Ｆ２との間にある側面Ｆ３を有する。半導体基板１０は略直方体であり、側面Ｆ３は四角形の第１および第２面Ｆ１、Ｆ２の四辺に設けられている。
【００１１】
半導体基板１０の第１面Ｆ１には、第１材料層２０が設けられている。第１材料層２０は、特定の方向に結晶方位を持たない多結晶材料または非晶質材料である。第１材料層２０には、例えば、ポリシリコン、アモルファスシリコン、シリコン酸化膜、シリコン窒化膜、ダイヤモンドライクカーボン、酸化イットリウム、酸化ジルコニウム、酸化アルミニウム、タングステン、モリブデンのいずれか単層または２種以上の積層を用いている。あるいは、第１材料層２０には、上記材料の２種以上の混合材料を用いてもよい。
【００１２】
半導体基板１０は、例えば、第１面Ｆ１と第２面Ｆ２との対向方向（Ｚ方向）に結晶方位を有しているので、ダイシング工程において改質層５０から亀裂がＺ方向に伸展し易い。これに対し、第１材料層２０の上記材料は、特定の方向に結晶方位を持たないので、改質層５０から亀裂が伸展してきても、第１材料層２０においてその亀裂の伸展が停止する。即ち、第１材料層２０は、半導体基板１０の改質層５０から発生する亀裂がデバイス層３０まで伸展することを抑制する補強膜として機能する。
【００１３】
通常、レーザダイシング工程においては、赤外領域(８００ｎｍ〜２５００ｎｍ)のレーザ光を用いて、半導体ウェハのダイシング領域の内部に改質層５０を形成する。その後、エキスパンド工程において、半導体ウェハをエキスパンドテープ上で中心から外方向へ全体を引っ張ることによって、改質層５０を起点として半導体ウェハを一気に劈開する。このとき、半導体ウェハは、ダイシング領域においてほぼ直線状に劈開される。
【００１４】
しかし、レーザ光を半導体ウェハのダイシング領域に照射して改質層５０を形成すると、改質層５０からの劈開は、エキスパンド工程前に半導体ウェハへの衝撃で容易に伸展し、さらに亀裂がダイシング領域の表面まで達する場合がある。このような亀裂は半導体基板１０のような結晶方位を有する単結晶材料においてはさほど蛇行しないが、半導体基板１０上に形成されたパッシベーション膜等において蛇行することがある。このような亀裂の蛇行は、半導体チップ１の信頼性を低下させる。さらに、亀裂がデバイス層３０の素子形成部３１に達すると不良となる。例えば、薄膜化された半導体ウェハでは、改質層５０からの亀裂がデバイス層３０へ達し易いので、特に取り扱いに注意を要する。
【００１５】
本実施形態によれば、半導体チップ１は、第１面Ｆ１の外縁を含む全体に第１材料層２０を有し、第１材料層２０上にデバイス層３０が設けられている。即ち、補強膜としての第１材料層２０は、半導体基板１０とデバイス層３０との間に設けられている。これにより、改質層５０からの亀裂が、エキスパンド工程前にデバイス層３０へ伸展することが抑制される。尚、ＣＭＯＳ形成領域では、第１材料層２０を除去してデバイス層３０にＣＭＯＳが形成される。その他の領域には、第１材料層２０がデバイス層３０上に残置されている。
【００１６】
半導体基板１０の第２面Ｆ２には、第２材料層４０が設けられている。第２材料層４０は、ダイシング工程に用いられるレーザ光を透過させ、かつ、ヤング率が半導体基板１０よりも高い材料である。第２材料層４０には、例えば、シリコン窒化膜、ダイヤモンドライクカーボン、酸化イットリウム、酸化ジルコニウム、酸化アルミニウムのいずれか単層または２以上の積層を用いている。あるいは、第２材料層４０には、上記材料の２種以上の混合材料を用いてもよい。
【００１７】
第２材料層４０の上記材料は、８００ｎｍ〜２５００ｎｍの波長を有する赤外領域のレーザ光を透過させる。赤外領域のレーザ光の透過率は、例えば、シリコン窒化膜では、約５３％、酸化ジルコニウムでは、約６７％、酸化アルミニウムでは、約９０％である。このように、レーザ光の透過率は材料に依って異なるものの、第２材料層４０のレーザ光の透過率は、約２５％以上であることが好ましい。
【００１８】
ダイシング工程において、レーザ光は、半導体基板１０の第２面Ｆ２から入射し、改質層５０を半導体基板１０のダイシング領域内に形成する。このとき、第２面Ｆ２上に設けられた第２材料層４０がレーザ光を透過しないと、第２材料層４０がレーザ光を吸収してしまい、改質層５０が形成されない。従って、第２材料層４０はレーザ光を少なくとも改質層５０を形成可能な程度に透過させる材料であることが好ましい。
【００１９】
また、シリコン単結晶のヤング率は約１８５ＧＰａである。これに対し、第２材料層４０の上記材料のヤング率は、１８５ＧＰａよりも高い。例えば、シリコン窒化膜のヤング率は、２８０ＧＰａ〜３００ＧＰａであり、ダイヤモンドライクカーボンのヤング率は、１８５ＧＰａ〜８００ＧＰａであり、酸化ジルコニウムのヤング率は、約２１０ＧＰａであり、酸化アルミニウムのヤング率は、３５０ＧＰａ〜３９０ＧＰａである。このように、第２材料層４０は、半導体基板１０（シリコン単結晶）よりも硬いことが好ましい。第２材料層４０が半導体基板１０よりも硬いことにより、ダイシング工程において、改質層５０が半導体基板１０内に形成されても、亀裂が第２材料層４０内まで伸展することを抑制する。即ち、第２材料層４０は、半導体基板１０の改質層５０から発生する亀裂の伸展を抑制する補強膜として機能する。
【００２０】
このように、第１面Ｆ１では第１材料層２０が亀裂の伸展を抑制し、第２面Ｆ２では第２材料層４０が亀裂の伸展を抑制する。これにより、エキスパンド工程で半導体ウェハをエキスパンドするまで、改質層５０からの亀裂は半導体基板１０内に留まることができる。その後、エキスパンド工程において、半導体ウェハをエキスパンドすることによって、改質層５０から亀裂は、第１および第２材料層２０、４０並びにデバイス層３０のダイシング部３２に略鉛直方向（Ｚ方向）へ伸展する。エキスパンド工程では、亀裂は、第１および第２材料層２０、４０並びにデバイス層３０のダイシング部３２に、ほぼ直線状に伸展する。即ち、本実施形態によれば、改質層５０から広がる亀裂の直進性を向上させることができる。これにより、半導体ウェハから切断された半導体チップ１の信頼性が高くなる。
【００２１】
デバイス層３０は、第１材料層２０上に設けられている。デバイス層３０は、半導体素子（図示せず）が設けられている素子形成部３１と、素子形成部３１の周囲（半導体チップ１の外縁）に設けられたダイシング部３２とを含む。素子形成部３１に形成された半導体素子は、パッシべーション膜等の絶縁膜によって被覆され保護されている。また、ダイシング部３２には、半導体素子は形成されておらず、絶縁膜が設けられている。
【００２２】
改質層５０は、半導体チップ１の側面Ｆ３上にＺ方向に対して略直交方向（ＸまたはＹ方向）に延伸している。改質層５０は、パルス状のレーザ光により断続的に形成され、ダイシング領域に沿ってＸまたはＹ方向に形成される。このような改質層５０は、断続的に形成されるが、ＸまたはＹ方向に繋がってほぼ層状になる。第１材料層２０が多結晶材料または非晶質材料であるため、レーザ光の反射光は散乱されやすい。したがって、第１材料層２０からの反射光による改質層は改質層５０の他には形成されにくい。
【００２３】
次に、レーザダイシング工程について説明する。
【００２４】
図２〜図９は、ダイシング工程を示す概略図である。尚、図３〜図９では、便宜的に、第２面Ｆ２を上に向けて半導体基板１０を図示している。
【００２５】
図２は、半導体ウェハＷを示す平面図である。図２に示すように、半導体ウェハＷは、半導体チップ１となる複数のチップ領域Ｒｃｈｉｐと、ダイシング工程で切断される複数のダイシング領域Ｒｄとを備えている。半導体素子は、半導体製造プロセスを経てチップ領域Ｒｃｈｉｐに形成される。さらに、半導体素子は、パッシベーション膜３３等の絶縁膜で被覆される。パッシベーション膜３３には、例えば、ポリイミドが用いられる。ダイシング領域Ｒｄは、隣接するチップ領域Ｒｃｈｉｐ間のライン状の領域であり、ダイシングによって切断される領域（ダイシングライン）である。
【００２６】
図３および図４は、レーザ光を照射している様子を示すである。図３は、図２の３−３線に沿った断面に対応する。半導体基板１０の第１面Ｆ１上には、第１材料層２０が設けられており、第１材料層２０上にデバイス層３０が設けられている。本実施形態において、第１材料層２０は、第１面Ｆ１全面に設けられている。デバイス層３０は、チップ領域Ｒｃｈｉｐに設けられた素子形成部３１と、ダイシング領域Ｒｄに設けられたダイシング部３２とを含む。素子形成部３１の半導体素子の図示は省略されている。素子形成部３１上には、パッシベーション膜３３が設けられている。ダイシング部３２には、半導体素子は設けられておらず、パッシベーション膜を含む絶縁膜（シリコン酸化膜）が設けられている。
【００２７】
一方、半導体基板１０の第２面Ｆ２上には、第２材料層４０が設けられている。第２材料層４０は、第２面Ｆ２全面に設けられている。第２材料層４０上には、シリコン酸化膜等の絶縁膜６０が設けられていてもよい。絶縁膜６０は、第２材料層４０のレーザ光の透過率に影響を与えないように薄く形成されている。このように、半導体基板１０の第１および第２面Ｆ１、Ｆ２には、第１および第２材料層２０、４０が設けられている。
【００２８】
さらに、半導体チップ１には、貫通電極（ＴＳＶ（Through Silicon Via））８０が設けられていてもよい。貫通電極８０は、半導体基板１０の第２面Ｆ２から第１面Ｆ１へ貫通する電極である。貫通電極８０は、第２面Ｆ２側に配置される他の半導体チップや実装基板（図示せず）の配線を、デバイス層３０の半導体素子に電気的に接続されるために設けられている。貫通電極８０は、第１および第２材料層２０、４０、パッシベーション膜３３、絶縁膜６０が形成され、半導体ウェハＷがＣＭＰ（Chemical Mechanical Polishing）等で薄化された後に形成される。
【００２９】
次に、ダイシング工程においては、半導体ウェハＷの表面に、ダイシング用の保護テープ（図示せず）が貼付される。または、接着層を有するダイシングテープ上に半導体ウェハＷを接着し、ダイシングテープをリングで固定する（図示せず）。
【００３０】
次に、図３および図４に示すように、レーザ発振器１２０を用いて、半導体ウェハＷの第２面（裏面）Ｆ２からダイシング領域Ｒｄに対応する部分にレーザ光１２１を照射する。これにより、半導体ウェハＷの内部に改質層５０が形成される。
【００３１】
レーザ発振器１２０は、例えば、Ｘ方向へ移動しながら、レーザ光１２１をパルス照射する。これにより、改質層５０は、ダイシング領域Ｒｄに沿ってＸ方向に断続的に形成される。このような改質層５０は、断続的に形成されるが、Ｘ方向に繋がってほぼ層状になる。Ｙ方向に延びるダイシング領域Ｒｄでは、レーザ発振器１２０は、Ｙ方向へ移動しながらレーザ光１２１をパルス照射し、Ｙ方向に改質層５０を形成する。
【００３２】
改質層５０の形成後の半導体基板１０の取り扱いにより、図５および図６に示すように、改質層５０を起点とする亀裂Ｃが半導体基板１０内に伸展することがある。図５および図６は、亀裂の伸展を示す図である。ここで、半導体基板１０は、第１および第２面Ｆ１、Ｆ２において第１および第２材料層２０、４０によって保護されている。従って、亀裂Ｃは、半導体基板１０内に留まり、Ｚ方向にほぼ直線状に劈開する。また、ダイシング領域Ｒｄの延伸方向（Ｘ方向またはＹ方向）においても、亀裂Ｃは、半導体基板１０内をほとんど蛇行せずに直線状に延伸する。
【００３３】
次に、図７は、エキスパンド工程を示す図である。図７に示すように半導体ウェハＷは接着層を有するダイシングテープ１３６上に接着され、ダイシングテープ１３６はリング１３５で固定されている。次に、ダイシングテープ１３６を下方から押上部材１４０で押し上げることによって、ダイシングテープ１３６を引っ張る（エキスパンドさせる）。これにより、ダイシングテープ１３６とともに半導体ウェハＷが外方向へ引っ張られる。このとき、半導体ウェハＷが改質層５０に沿って劈開され、複数の半導体チップに個片化される。
【００３４】
このとき、図８および図９に示すように、第１および第２材料層２０、４０は、改質層５０および／または亀裂Ｃに従ってほぼ直線状にＺ方向に切断される。図８および図９は、エキスパンドによって半導体チップ間に亀裂が形成された様子を示す図である。また、第１および第２材料層２０、４０は、ダイシング領域Ｒｄに沿ってＸ方向またはＹ方向にほぼ直線状に切断される。
【００３５】
このように、本実施形態では、半導体基板１０の第１および第２面Ｆ１、Ｆ２に、第１および第２材料層２０、４０が設けられることによって、改質層５０からの亀裂がエキスパンド工程前にデバイス層３０へ伸展することを抑制する。尚、エキスパンド工程前に、デバイス層３０へ伸展していなければ、亀裂Ｃは、第１および第２材料層２０、４０の途中まで伸展していても構わない。
【００３６】
その後、エキスパンド工程において、半導体ウェハをエキスパンドすることによって、改質層５０からの亀裂Ｃを第１および第２材料層２０、４０並びにデバイス層３０のダイシング部３２に伸展させる。エキスパンド工程では、亀裂ＣがＺ方向およびダイシング領域Ｒｄに沿ってほぼ直線状に伸展するように、半導体基板１０をエキスパンドする。従って、亀裂Ｃは、第１および第２材料層２０、４０並びにデバイス層３０のダイシング部３２において略直線状に伸展する。即ち、エキスパンド工程前の改質層５０および亀裂Ｃは、あくまでもエキスパンド時における分割の起点として機能し、エキスパンド工程における外力を与えることで第１および第２材料層２０、４０まで切断する。その結果、本実施形態は、改質層５０からの亀裂Ｃの直進性を向上させることができ、亀裂Ｃが不用意に素子形成部３１へ伸展することを抑制することができる。
【００３７】
（第２実施形態）
図１０は、第２実施形態による半導体チップの構成例を示す概略図である。第２実施形態では、第１および第２材料層２０、４０はダイシング領域Ｒｄのみに設けられており、チップ領域Ｒｃｈｉｐには設けられていない。即ち、半導体基板１０の第１面Ｆ１において、チップ領域Ｒｃｈｉｐには、デバイス層３０の素子形成部３１が半導体基板１０上に設けられており、その下には第１材料層２０は設けられていない。半導体基板１０の第２面Ｆ２において、チップ領域Ｒｃｈｉｐには、パッシベーション膜３３を含む絶縁膜６０が半導体基板１０上に設けられており、その下に第２材料層４０は設けられていない。換言すると、第１材料層２０は、チップ領域Ｒｃｈｉｐの素子形成部３１の周囲（外縁）に設けられている。第２材料層４０は、チップ領域Ｒｃｈｉｐの絶縁膜６０の周囲（外縁）に設けられている。
【００３８】
このように、第１および第２材料層２０、４０は、第１および第２面Ｆ１、Ｆ２のそれぞれの全面に設ける必要は無く、ダイシング領域Ｒｄのみに設けてもよい。この場合、第１および第２材料層２０、４０は、半導体基板１０の全体を補強することはできないが、少なくともダイシング領域Ｒｄを補強することができる。従って、第２実施形態も、第１実施形態と同様の効果を得ることができる。
【００３９】
図１１〜図１６は、ダイシング工程を示す概略図である。第２実施形態も第１実施形態と同様に、図２に示す半導体ウェハＷから半導体チップ１へ個片化する。
【００４０】
図１１および図１２は、レーザ光を照射している様子を示す図である。第１および第２材料層２０、４０は、ダイシング領域Ｒｄのみに設けられており、チップ領域Ｒｃｈｉｐには設けられていない。レーザ発振器１２０は、第１実施形態と同様に、半導体ウェハＷの第２面Ｆ２からダイシング領域Ｒｄに対応する部分にレーザ光１２１を照射する。これにより、半導体ウェハＷの内部に改質層５０が形成される。
【００４１】
改質層５０の形成後の半導体基板１０の取り扱いにより、図１３および図１４に示すように、改質層５０を起点とする亀裂Ｃが半導体基板１０内に伸展することがある。図１３および図１４は、亀裂の伸展を示す図である。ここで、半導体基板１０のダイシング領域Ｒｄは、第１および第２面Ｆ１、Ｆ２において第１および第２材料層２０、４０によって保護されている。第１および第２面Ｆ１、Ｆ２において第１および第２材料層２０、４０によって保護されている。第2面F2における、材料層40への亀裂の伸展は有っても、無くても構わない。いずれにしても、従って、亀裂Ｃは、第1面F1において、半導体基板１０内に留まり、Ｚ方向にほぼ直線状に劈開する。従って、亀裂Ｃは、半導体基板１０内に留まり、ほぼＺ方向に直線状に劈開する。また、ダイシング領域Ｒｄの延伸方向（Ｘ方向またはＹ方向）においても、亀裂Ｃは、ほとんど蛇行せずに直線状に延伸する。
【００４２】
次に、図７を参照して説明したように、半導体ウェハＷをエキスパンドして、複数の半導体チップに個片化する。
【００４３】
このとき、図１５および図１６に示すように、第１および第２材料層２０、４０は、改質層５０および／または亀裂Ｃに従ってほぼ直線状にＺ方向に切断される。図１５および図１６は、エキスパンドによって半導体チップ間に亀裂が形成された様子を示す図である。また、第１および第２材料層２０、４０は、ダイシング領域Ｒｄに沿ってＸ方向またはＹ方向にほぼ直線状に切断される。
【００４４】
このように、第１および第２材料層２０、４０は、ダイシング領域Ｒｄのみに設けても、改質層５０からの亀裂Ｃの直進性を向上させることができ、亀裂Ｃが不用意に素子形成部３１へ伸展することを抑制することができる。
【００４５】
（変形例）
第１および第２実施形態の第１および第２材料層２０、４０は、適宜、組み合わせてもよい。例えば、第１実施形態の第１材料層２０および第２実施形態の第２材料層４０を組み合わせてもよい。逆に、第２実施形態の第１材料層２０および第１実施形態の第２材料層４０を組み合わせてもよい。このような変形例であっても、本実施形態の効果は失われない。
【００４６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４７】
１  半導体チップ、１０  半導体基板、２０  第１材料層、３０  デバイス層、３１  素子形成部、３２  ダイシング部、４０  第２材料層、５０  改質層、Ｆ１  第１面、Ｆ２  第２面、Ｆ３  側面、Ｒｃｈｉｐ  チップ領域、Ｒｄ  ダイシング領域
【図１】
2020150224.tif 000003
【図２】
2020150224.tif 000004
【図３】
2020150224.tif 000005
【図４】
2020150224.tif 000006
【図５】
2020150224.tif 000007
【図６】
2020150224.tif 000008
【図７】
2020150224.tif 000009
【図８】
2020150224.tif 000010
【図９】
2020150224.tif 000011
【図１０】
2020150224.tif 000012
【図１１】
2020150224.tif 000013
【図１２】
2020150224.tif 000014
【図１３】
2020150224.tif 000015
【図１４】
2020150224.tif 000016
【図１５】
2020150224.tif 000017
【図１６】
2020150224.tif 000018