(57)【要約】【課題】２つのトランジスタ中の一方のトランジスタにおいて短絡故障が発生した場合であっても、他方のトランジスタをオンに維持することができる給電制御装置を提供する。【解決手段】給電制御装置では、共通の給電経路から分岐した２つの分岐経路を介した給電を制御する。２つの分岐経路それぞれには、Ｎチャネル型のＦＥＴ５０，６０が配置されている。昇圧回路８０は、共通の出力端から電圧を出力し、回路抵抗８３を介してＦＥＴ５０，６０のゲートに電圧を印加する。昇圧回路８０の出力端からＦＥＴ５０，６０のゲートに電圧を印加する２つの印加経路それぞれに充電抵抗５２，６２に配置されている。充電抵抗５２，６２それぞれの両端間にダイオード５４，６４が接続されている。ダイオード５４，６４のカソードは昇圧回路８０側に配置されている。【選択図】図２
2020167612.tif 000002
【特許請求の範囲】
【請求項１】
共通の給電経路から分岐した２つの分岐経路を介した給電を制御する給電制御装置であって、
前記２つの分岐経路それぞれに配置され、電流が出力される電流出力端の電位を基準とした制御端の電圧値が高い程、電流が入力される電流入力端及び前記電流出力端間の抵抗値が小さい２つのトランジスタと、
第１抵抗と、
共通の出力端から電圧を出力し、前記第１抵抗を介して前記２つのトランジスタの前記制御端に電圧を印加する電圧印加部と、
前記電圧印加部の前記出力端から前記２つのトランジスタの前記制御端に電圧を印加する２つの印加経路それぞれに配置された２つの第２抵抗と、
前記２つの第２抵抗それぞれの両端間に接続され、カソードが前記電圧印加部側に配置される２つのダイオードと
を備える給電制御装置。
【請求項２】
前記２つのダイオードそれぞれに直列に接続される２つの第３抵抗を備え、
前記ダイオード及び第３抵抗を含む２つの直列回路それぞれは、前記２つの第２抵抗の両端間に接続され、
前記２つの第２抵抗それぞれは、自身に両端間に接続される第３抵抗の抵抗値よりも大きい抵抗値を有する
請求項１に記載の給電制御装置。
【請求項３】
前記電圧印加部が前記出力端から出力する電圧の電圧値Ｖｐ、前記２つのトランジスタに含まれる第１トランジスタの電流入力端の電圧値Ｖｉ、前記第１抵抗の抵抗値Ｒ１、及び、前記２つのトランジスタに含まれる第２トランジスタの制御端に印加する印加経路に配置された前記第２抵抗の抵抗値Ｒ２は、下記式を満たす
請求項１又は請求項２に記載の給電制御装置。
（Ｖｐ−Ｖｉ）・Ｒ２／（Ｒ１＋Ｒ２）≧Ｖｇ
但し、
Ｖｇ：前記第１トランジスタをオンに切替えるために必要な前記電流出力端及び制御端間の電圧値
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は給電制御装置に関する。
【背景技術】
【０００２】
車両には、直流電源から負荷への給電を制御する給電制御装置（例えば、特許文献１を参照）が搭載されている。特許文献１に記載されている給電制御装置では、２つのＮチャネル型のＦＥＴ(Field Effect Transistor)が並列に接続されている。２つのＦＥＴはスイッチとして機能する。制御回路は、２つのＦＥＴをオン又はオフに切替えることによって、負荷への給電が制御される。２つのＦＥＴがオンである場合、直流電源が２つのＦＥＴを介して負荷に電力を供給する。２つのＦＥＴがオフである場合、負荷への給電が停止する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−２３９２９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
Ｎチャネル型のＦＥＴは、ソースの電位を基準としたゲートの電圧値を一定のオン閾値以上の電圧値に調整した場合、オンに切替わる。Ｎチャネル型のＦＥＴは、ソースの電位を基準としたゲートの電圧値を一定のオフ閾値未満の電圧値に調整した場合、オフに切替わる。オン閾値はオフ閾値以上であり、オフ閾値はゼロＶを超えている。特許文献１における給電制御装置では、ＦＥＴがオンである場合、ドレインに電流が入力され、ソースから電流が出力される。
【０００５】
特許文献１に記載されている給電制御装置が備える制御回路の構成として、駆動回路が共通の出力端から２つのＦＥＴのゲートに電圧を印加する構成がある。また、ＦＥＴの故障の１つとして、ゲート及びソースが短絡し、かつ、ドレイン及びソースが短絡する短絡故障がある。２つのＦＥＴがオンであると仮定する。駆動回路が共通の出力端から２つのＦＥＴのゲートに電圧を印加する構成では、一方のＦＥＴにおいて短絡故障が発生した場合、他方のＦＥＴにおけるソース及びゲート間の電圧値は、ゼロＶ、即ち、オフ閾値未満の電圧値に低下し、ゼロＶに維持される。
【０００６】
従って、一方のＦＥＴにおいて短絡故障が発生した場合、他方のＦＥＴは、オフに切替わり、オフを維持する。この場合、短絡が発生しているＦＥＴに電流が集中する。過大な電流がＦＥＴを流れた場合、このＦＥＴの温度が異常な温度に上昇し、種々の問題が発生する可能性がある。例えば、ＦＥＴの周辺機器の温度も上昇し、周辺機器の動作について不具合が発生する可能性がある。
【０００７】
本開示は斯かる事情に鑑みてなされたものであり、その目的とするところは、２つのトランジスタ中の一方のトランジスタにおいて短絡故障が発生した場合であっても、他方のトランジスタをオンに維持することができる給電制御装置を提供することにある。
【課題を解決するための手段】
【０００８】
本開示の一態様に係る給電制御装置は、共通の給電経路から分岐した２つの分岐経路を介した給電を制御する給電制御装置であって、前記２つの分岐経路それぞれに配置され、電流が出力される電流出力端の電位を基準とした制御端の電圧値が高い程、電流が入力される電流入力端及び前記電流出力端間の抵抗値が小さい２つのトランジスタと、第１抵抗と、共通の出力端から電圧を出力し、前記第１抵抗を介して前記２つのトランジスタの前記制御端に電圧を印加する電圧印加部と、前記電圧印加部の前記出力端から前記２つのトランジスタの前記制御端に電圧を印加する２つの印加経路それぞれに配置された２つの第２抵抗と、前記２つの第２抵抗それぞれの両端間に接続され、カソードが前記電圧印加部側に配置される２つのダイオードとを備える。
【発明の効果】
【０００９】
上記の態様によれば、２つのトランジスタ中の一方のトランジスタにおいて、短絡故障が発生した場合であっても、他方のトランジスタをオンに維持することができる。
【図面の簡単な説明】
【００１０】
【図１】本実施形態における電源システムの要部構成を示すブロック図である。
【図２】駆動回路の要部構成を示すブロック図である。
【図３】ＦＥＴのオンへの切替えの説明図である。
【図４】給電制御装置において満たされている条件の説明図である。
【図５】給電制御装置の効果の説明図である。
【図６】ＦＥＴのオフへの切替えの説明図である。
【発明を実施するための形態】
【００１１】
［本開示の実施形態の説明］
最初に本開示の実施態様を列挙して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
【００１２】
（１）本開示の一態様に係る給電制御装置は、共通の給電経路から分岐した２つの分岐経路を介した給電を制御する給電制御装置であって、前記２つの分岐経路それぞれに配置され、電流が出力される電流出力端の電位を基準とした制御端の電圧値が高い程、電流が入力される電流入力端及び前記電流出力端間の抵抗値が小さい２つのトランジスタと、第１抵抗と、共通の出力端から電圧を出力し、前記第１抵抗を介して前記２つのトランジスタの前記制御端に電圧を印加する電圧印加部と、前記電圧印加部の前記出力端から前記２つのトランジスタの前記制御端に電圧を印加する２つの印加経路それぞれに配置された２つの第２抵抗と、前記２つの第２抵抗それぞれの両端間に接続され、カソードが前記電圧印加部側に配置される２つのダイオードとを備える。
【００１３】
上記の一態様にあっては、トランジスタは、例えば、Ｎチャネル型のＦＥＴである。この場合、ゲート、ドレイン及びソースそれぞれが制御端、電流入力端及び電流出力端に相当する。２つのトランジスタにおいて、電流出力端の電位を基準とした制御端の電圧値が高い場合、電流入力端及び電流出力端間の抵抗値は小さく、２つのトランジスタがオンである。この状態で、一方のトランジスタにおいて、制御端及び電流出力端が短絡し、かつ、電流入力端及び電流出力端が短絡する短絡故障が発生したと仮定する。この場合、正常なトランジスタの制御端の電圧値は、短絡故障が発生しているトランジスタの制御端に電圧を印加する印加経路に配置された第２抵抗の抵抗値が大きい程、高い。このため、第２抵抗として、抵抗値が大きい抵抗を用いた場合においては、一方のトランジスタにおいて短絡故障が発生したときであっても、他方のトランジスタはオンに維持される。
【００１４】
２つのトランジスタそれぞれでは、制御端及び電流出力端間に、入力容量が形成されている。第２抵抗を介してトランジスタの制御端に電圧を印加した場合、入力容量が充電され、制御端の電圧値が上昇する。結果、電流入力端及び電流出力端間の抵抗値が低下し、トランジスタがオンに切替わる。入力容量が放電した場合、制御端の電圧値が低下する。結果、電流入力端及び電流出力端間の抵抗値が上昇し、トランジスタがオフに切替わる。入力容量は、抵抗値が大きい第２抵抗ではなく、ダイオードを介して放電するので、入力容量に蓄えられている電力は素早く放出され、トランジスタを素早くオフに切替えることができる。
【００１５】
（２）本開示の一態様に係る給電制御装置は、前記２つのダイオードそれぞれに直列に接続される２つの第３抵抗を備え、前記ダイオード及び第３抵抗を含む２つの直列回路それぞれは、前記２つの第２抵抗の両端間に接続され、前記２つの第２抵抗それぞれは、自身に両端間に接続される第３抵抗の抵抗値よりも大きい抵抗値を有する。
【００１６】
上記の一態様にあっては、第３抵抗の抵抗値は、第２抵抗の抵抗値よりも小さい。このため、各トランジスタの入力容量は、ダイオード及び第３抵抗を含む直列回路を介して、電力を放出する。
【００１７】
（３）本開示の一態様に係る給電制御装置では、前記電圧印加部が前記出力端から出力する電圧の電圧値Ｖｐ、前記２つのトランジスタに含まれる第１トランジスタの電流入力端の電圧値Ｖｉ、前記第１抵抗の抵抗値Ｒ１、及び、前記２つのトランジスタに含まれる第２トランジスタの制御端に印加する印加経路に配置された前記第２抵抗の抵抗値Ｒ２は、下記式を満たす。
（Ｖｐ−Ｖｉ）・Ｒ２／（Ｒ１＋Ｒ２）≧Ｖｇ
但し、Ｖｇは、前記第１トランジスタをオンに切替えるために必要な前記電流出力端及び制御端間の電圧値である。
【００１８】
上記の一態様にあっては、第１トランジスタの電流入力端が第２トランジスタの電流入力端に直接に接続している場合において、第２トランジスタにおいて、制御端及び電流出力端が短絡し、かつ、電流入力端及び電流出力端が短絡したとき、第２トランジスタにおいて、固定電位を基準とした制御端の電圧値はＶｉである。このため、第１トランジスタにおいて、固定電位を基準とした制御端の電圧値は、（（Ｖｐ−Ｖｉ）・Ｒ２／（Ｒ１＋Ｒ２）＋Ｖｉ）で表される。ここで、（Ｖｐ−Ｖｉ）・Ｒ２／（Ｒ１＋Ｒ２）≧Ｖｇが満たされているので、固定電位を基準とした制御端の電圧値は（Ｖｇ＋Ｖｉ）以上である。結果、第１トランジスタにおいて、電流出力端の電位を基準とした制御端の電圧値は、Ｖｇ以上であり、第１トランジスタは確実にオンに維持される。
【００１９】
［本開示の実施形態の詳細］
本開示の実施形態に係る給電制御装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００２０】
本実施形態の具体例として、給電制御装置を備える電源システムを説明する。
＜電源システムの構成＞
図１は、電源システム１の要部構成を示すブロック図である。電源システム１は、好適に車両に搭載され、給電制御装置２、直流電源３及び負荷４を備える。給電制御装置２は、直流電源３の正極と、負荷４の一端とに接続されている。直流電源３の負極と、負荷４の他端とは接地されている。接地は、例えば、車両のボディに接続することによって実現される。接地電位は、固定された電位である。
【００２１】
給電制御装置２は、直流電源３及び負荷４の電気的な接続と、直流電源３及び負荷４間の電気的な接続の遮断とを行う。直流電源３は、例えばバッテリである。負荷４は、車両に搭載される電気機器である。負荷４に電力が供給された場合、負荷４は作動する。負荷４への給電が停止した場合、負荷４は動作を停止する。
【００２２】
給電制御装置２には、負荷４の作動を指示する作動信号と、負荷４の動作の停止を指示する停止信号が入力される。給電制御装置２は、作動信号が入力された場合、直流電源３及び負荷４を電気的に接続する。これにより、直流電源３は、負荷４に電力を供給し、負荷４は作動する。給電制御装置２は、停止信号が入力された場合、直流電源３及び負荷４間の電気的な接続を遮断する。これにより、負荷４への給電は停止し、負荷４は動作を停止する。このように、給電制御装置２は負荷４への給電を制御する。
【００２３】
＜給電制御装置２の構成＞
給電制御装置２は、Ｎチャネル型のＦＥＴ５０，６０、直列抵抗５１，６１、充電抵抗５２，６２、放電抵抗５３，６３、ダイオード５４，６４、駆動回路７０、電流検出回路７１及びマイクロコンピュータ（以下、マイコンという）７２を有する。ＦＥＴ５０において、ゲート及びドレイン間に入力容量Ｃｄ１が接続され、ゲート及びソース間に入力容量Ｃｓ１が接続されている。入力容量Ｃｄ１，Ｃｓ１は、ＦＥＴ５０が製造される過程で形成され、寄生容量とも呼ばれる。同様に、ＦＥＴ６０において、ゲート及びドレイン間に入力容量Ｃｄ２が接続され、ゲート及びソース間に入力容量Ｃｓ２が接続されている。入力容量Ｃｄ２，Ｃｓ２は、ＦＥＴ６０が製造される過程で形成され、寄生容量とも呼ばれる。
【００２４】
ＦＥＴ５０，６０のドレインは、直流電源３の正極に接続されている。ＦＥＴ５０，６０それぞれのソースは、直列抵抗５１，６１の一端に接続されている。直列抵抗５１，６１の他端は、負荷４の一端に接続されている。ＦＥＴ５０のゲートは、充電抵抗５２の一端に接続されている。充電抵抗５２の他端は駆動回路７０に接続されている。充電抵抗５２の一端は、更に、放電抵抗５３の一端が接続されている。放電抵抗５３の他端はダイオード５４のアノードに接続されている。ダイオード５４のカソードは充電抵抗５２の他端に接続されている。このように、放電抵抗５３は、ダイオード５４に直列に接続されている。放電抵抗５３及びダイオード５４を含む直列回路は、充電抵抗５２の両端間に接続されている。充電抵抗５２の抵抗値は放電抵抗５３の抵抗値よりも大きい。
【００２５】
同様に、ＦＥＴ６０のゲートは、充電抵抗６２の一端に接続されている。充電抵抗６２の他端は駆動回路７０に接続されている。充電抵抗６２の一端は、更に、放電抵抗６３の一端が接続されている。放電抵抗６３の他端はダイオード６４のアノードに接続されている。ダイオード６４のカソードは充電抵抗６２の他端に接続されている。このように、放電抵抗６３は、ダイオード６４に直列に接続されている。放電抵抗６３及びダイオード６４を含む直列回路は、充電抵抗６２の両端間に接続されている。充電抵抗６２の抵抗値は放電抵抗６３の抵抗値よりも大きい。
充電抵抗５２，６２それぞれは第２抵抗に相当する。放電抵抗５３，６３それぞれは第３抵抗に相当する。
【００２６】
駆動回路７０は、更に、ＦＥＴ５０，６０のドレインと、マイコン７２とに接続されている。駆動回路７０は、更に、接地されている。直列抵抗５１の一端及び他端は、電流検出回路７１に各別に接続されている。電流検出回路７１は、更に、マイコン７２に接続されている。
【００２７】
ＦＥＴ５０，６０それぞれでは、直流電源３からドレインに電流が入力され、ソースから負荷４に電流が出力される。また、ＦＥＴ５０，６０それぞれでは、ソースの電位を基準としたゲートの電圧値が高い程、ドレイン及びソース間の抵抗値は小さい。
ＦＥＴ５０，６０それぞれにおいて、ドレイン、ソース及びゲートそれぞれは、電流入力端、電流出力端及び制御端に相当する。
【００２８】
ＦＥＴ５０，６０それぞれでは、ソースの電位を基準としたゲートの電圧値が一定のオン閾値以上である場合、ドレイン及びソース間の抵抗値が十分に小さい。このとき、ＦＥＴ５０，６０それぞれはオンであり、ＦＥＴ５０，６０それぞれでは、ドレイン及びソースを介して電流が流れる。ＦＥＴ５０，６０がオンに切替わった場合、直流電源３及び負荷４が電気的に接続され、直流電源３は負荷４に電力を供給する。このとき、直流電源３の正極から出力された電流の一部は、ＦＥＴ５０、直列抵抗５１及び負荷４の順に流れる。直流電源３の正極から出力された電流の残りは、ＦＥＴ６０、直列抵抗６１及び負荷４の順に流れる。
【００２９】
ＦＥＴ５０，６０それぞれでは、ソースの電位を基準としたゲートの電圧値が一定のオフ閾値未満である場合、ドレイン及びソース間の抵抗値が十分に大きい。このとき、ＦＥＴ５０，６０それぞれはオフであり、ＦＥＴ５０，６０それぞれでは、ドレイン及びソースを介して電流が流れることはない。ＦＥＴ５０，６０がオフに切替わった場合、直流電源３及び負荷４間の電気的な接続が遮断され、負荷４の給電は停止する。オン閾値はオフ閾値以上であり、オフ閾値はゼロＶを超えている。
【００３０】
以上のように、給電制御装置２では、直流電源３の正極が配置されている共通の給電経路から分岐した２つの分岐経路を介した負荷４への給電が制御される。一方の分岐経路にＦＥＴ５０が配置されている。他方の分岐経路にＦＥＴ６０が配置されている。
【００３１】
マイコン７２は、ハイレベル電圧及びローレベル電圧によって構成される２値信号を駆動回路７０に出力している。駆動回路７０に出力している電圧を、マイコン７２がローレベル電圧からハイレベル電圧に切替えた場合、駆動回路７０は、直流電源３の出力電圧を、予め設定されている目標電圧に昇圧する。駆動回路７０は、昇圧した電圧（目標電圧）を、充電抵抗５２を介してＦＥＴ５０のゲートに印加するとともに、充電抵抗６２を介してＦＥＴ６０のゲートに印加する。昇圧した電圧は、接地電位を基準とした電圧値である。
【００３２】
駆動回路７０が、昇圧した電圧をＦＥＴ５０のゲートに印加した場合、入力容量Ｃｄ１，Ｃｓ１が充電される。これにより、ＦＥＴ５０において、ソースの電位を基準としたゲートの電圧値が上昇する。ソースの電位を基準としたゲートの電圧値がオン閾値以上となった場合、ＦＥＴ５０はオンに切替わる。
同様に、駆動回路７０が、昇圧した電圧をＦＥＴ６０のゲートに印加した場合、入力容量Ｃｄ２，Ｃｓ２が充電される。これにより、ＦＥＴ６０において、ソースの電位を基準としたゲートの電圧値が上昇する。ソースの電位を基準としたゲートの電圧値がオン閾値以上となった場合、ＦＥＴ６０はオンに切替わる。
【００３３】
マイコン７２は、駆動回路７０に出力している電圧をハイレベル電圧からローレベル電圧に切替えた場合、ダイオード５４，６４のカソードを接地させる。これにより、ＦＥＴ５０の入力容量Ｃｄ１，Ｃｓ１は、蓄えた電力を、放電抵抗５３及びダイオード５４を介して放出する。更に、ＦＥＴ６０の入力容量Ｃｄ２，Ｃｓ２も、蓄えた電力を、放電抵抗６３及びダイオード６４を介して放出する。
【００３４】
入力容量Ｃｓ１及びＣｄ１は放電した場合、ＦＥＴ５０において、ソースの電位を基準としたゲートの電圧値が低下する。ソースの電位を基準としたゲートの電圧値がオフ閾値未満となった場合、ＦＥＴ５０はオフに切替わる。
同様に、入力容量Ｃｓ２及びＣｄ２は放電した場合、ＦＥＴ６０において、ソースの電位を基準としたゲートの電圧値が低下する。ソースの電位を基準としたゲートの電圧値がオフ閾値未満となった場合、ＦＥＴ６０はオフに切替わる。
【００３５】
以上のように、駆動回路７０は、ＦＥＴ５０，６０において、ソースの電位を基準としたゲートの電圧値を調整することによって、ＦＥＴ５０，６０をオン又はオフに切替える。
【００３６】
ＦＥＴ５０がオンである場合、電流は直列抵抗５１を流れる。ＦＥＴ６０がオンである場合、電流は直列抵抗６１を流れる。電流検出回路７１は、直列抵抗５１を流れる電流の電流値を検出する。電流検出回路７１は、検出した電流値を示す電流情報をマイコン７２に出力する。電流情報は、例えば、電流検出回路７１が検出した電流値、即ち、直列抵抗５１を流れる電流の電流値に比例する電圧値である。
【００３７】
マイコン７２には、作動信号及び停止信号が入力される。マイコン７２は、作動信号が入力された場合、駆動回路７０に出力している電圧をハイレベル電圧に切替える。これにより、駆動回路７０は、ＦＥＴ５０，６０をオンに切替え、直流電源３は負荷４に電力を供給する。結果、負荷４は作動する。マイコン７２は、停止信号が入力された場合、駆動回路７０に出力している電圧をローレベル電圧に切替える。これにより、駆動回路７０は、ＦＥＴ５０，６０をオフに切替え、直流電源３から負荷４の給電が停止する。結果、負荷４は動作を停止する。
【００３８】
マイコン７２は、ＦＥＴ５０，６０がオンである場合、電流検出回路７１から入力された電流情報が示す電流値に基づいて、ＦＥＴ５０，６０を介して流れる電流の電流値が基準電流値以上であるか否かを判定する。マイコン７２は、ＦＥＴ５０，６０を介して流れる電流の電流値が基準電流値以上であると判定した場合、駆動回路７０に出力している電圧をローレベル電圧に切替え、駆動回路７０は、ＦＥＴ５０，６０をオフに切替える。これにより、ＦＥＴ５０，６０を介して過電流が流れることが防止される。
【００３９】
＜駆動回路７０の構成＞
図２は、駆動回路７０の要部構成を示すブロック図である。駆動回路７０は、昇圧回路８０、充電スイッチ８１、放電スイッチ８２及び回路抵抗８３を有する。昇圧回路８０は、直流電源３の正極と、充電スイッチ８１の一端とに接続されている。充電スイッチ８１の他端は、放電スイッチ８２の一端に接続されている。放電スイッチ８２の他端は接地されている。充電スイッチ８１及び放電スイッチ８２間の接続ノードは、回路抵抗８３の一端に接続されている。回路抵抗８３の他端は、充電抵抗５２，６２の他端に接続されている。
【００４０】
図３は、ＦＥＴ５０，６０のオンへの切替えの説明図である。マイコン７２から駆動回路７０に出力している電圧がローレベル電圧からハイレベル電圧に切替わった場合、昇圧回路８０は作動し、充電スイッチ８１はオンに切替わり、放電スイッチ８２はオフに切替わる。昇圧回路８０は、チャージポンプ回路とも呼ばれ、直流電源３の出力電圧を目標電圧に昇圧する。昇圧回路８０は、昇圧した電圧（目標電圧）を、回路抵抗８３及び充電抵抗５２を介してＦＥＴ５０のゲートに印加するとともに、昇圧した電圧を、回路抵抗８３及び充電抵抗６２を介してＦＥＴ６０のゲートに印加する。
【００４１】
昇圧回路８０が、昇圧した電圧をＦＥＴ５０のゲートに印加した場合、電流は、回路抵抗８３及び充電抵抗５２を介して、ＦＥＴ５０の入力容量Ｃｄ１，Ｃｓ１に流れる。これにより、入力容量Ｃｄ１，Ｃｓ１は充電され、ＦＥＴ５０において、ソースの電位を基準としたゲートの電圧値がオン閾値以上の電圧値に上昇する。結果、ＦＥＴ５０はオンに切替わる。入力容量Ｃｓ１が充電速度は、充電抵抗５２の抵抗値が小さい程、速く、入力容量Ｃｓ１の容量値が小さい程、速い。同様に、入力容量Ｃｄ１の充電速度は、充電抵抗６２の抵抗値が小さい程、速く、入力容量Ｃｄ１の容量値が小さい程、速い。従って、ＦＥＴ５０がオフからオンに切替わる速度は、充電抵抗５２の抵抗値が小さい程、速い。
【００４２】
昇圧回路８０が、昇圧した電圧をＦＥＴ６０のゲートに印加した場合、電流は、回路抵抗８３及び充電抵抗６２を介して、ＦＥＴ６０の入力容量Ｃｄ２，Ｃｓ２に流れる。これにより、入力容量Ｃｄ２，Ｃｓ２は充電され、ＦＥＴ６０において、ソースの電位を基準としたゲートの電圧値がオン閾値以上の電圧値に上昇する。結果、ＦＥＴ６０はオンに切替わる。入力容量Ｃｓ２の充電速度は、充電抵抗６２の抵抗値が小さい程、速く、入力容量Ｃｓ２の容量値が小さい程、速い。同様に、入力容量Ｃｄ２の充電速度は、充電抵抗６２の抵抗値が小さい程、速く、入力容量Ｃｄ２の容量値が小さい程、速い。従って、ＦＥＴ６０がオフからオンに切替わる速度は、充電抵抗５２の抵抗値が小さい程、速い。
【００４３】
以上のように、昇圧回路８０は、共通の出力端から、昇圧した電圧を出力し、回路抵抗８３を介してＦＥＴ５０，６０のゲートに、昇圧した電圧を印加する。昇圧回路８０の出力端からＦＥＴ５０，６０のゲートに、昇圧した電圧を印加する２つの印加経路それぞれに充電抵抗５２，６２が配置されている。前述したように、ダイオード５４は充電抵抗５２の両端間に接続され、ダイオード６４は充電抵抗６２の両端間に接続されている。ダイオード５４，６４のカソードは、昇圧回路８０側に配置されている。回路抵抗８３は第１抵抗に相当する。昇圧回路８０は電圧印加部として機能する。
【００４４】
図４は、給電制御装置２において満たされている条件の説明図である。以下では、昇圧回路８０が出力端から出力する電圧（目標電圧）の電圧値をＶｐと記載する。ＦＥＴ５０，６０のドレインの電圧値をＶｉと記載する。回路抵抗８３の抵抗値をＲｄと記載する。充電抵抗５２，６２それぞれの抵抗値をＲｎ１，Ｒｎ２と記載する。ＦＥＴ５０のオン閾値、即ち、ＦＥＴ５０をオンに切替えるために必要なソース及びゲート間の電圧値をＶｇ１と記載する。ＦＥＴ６０のオン閾値、即ち、ＦＥＴ６０をオンに切替えるために必要な電圧値をＶｇ２と記載する。電圧値Ｖｐ，Ｖｉは、接地電位を基準とした電圧値である。
【００４５】
ＦＥＴ５０，６０それぞれの故障の１つとして、ゲート及びソースが短絡し、かつ、ドレイン及びソースが短絡する短絡故障が挙げられる。
給電制御装置２では、ＦＥＴ６０において短絡故障が発生した場合において、ＦＥＴ５０の入力容量Ｃｄ１及びＣｓ１それぞれが充電及び放電の両方を停止しているとき、下記の（１）式が満たされている。
（（Ｖｐ−Ｖｉ）・Ｒｎ２／（Ｒｄ＋Ｒｎ２））≧Ｖｇ１・・・（１）
同様に、ＦＥＴ５０において、短絡故障が発生した場合において、ＦＥＴ６０の入力容量Ｃｄ２及びＣｓ２それぞれが充電及び放電の両方を停止しているとき、下記の（２）式が満たされている。
（（Ｖｐ−Ｖｉ）・Ｒｎ１／（Ｒｄ＋Ｒｎ１））≧Ｖｇ２・・・（２）
【００４６】
なお、抵抗値Ｒｄは抵抗値Ｒ１に相当する。抵抗値Ｒｎ１，Ｒｎ２それぞれは、抵抗値Ｒ２に相当する。電圧値Ｖｇ１，Ｖｇ２それぞれは電圧値Ｖｇに相当する。
【００４７】
（１）式が満たされている場合、ＦＥＴ５０がオンである状態でＦＥＴ６０において短絡故障が発生したときであっても、ＦＥＴ５０は、オフに切替わらず、オンに維持される。（２）式が満たされている場合、ＦＥＴ６０がオンである状態でＦＥＴ５０において短絡故障が発生したときであっても、ＦＥＴ６０はオフに切替わらず、オンに維持される。ＦＥＴ５０，６０がオンに維持される理由を以下に説明する。
【００４８】
図５は、給電制御装置２の効果の説明図である。以下では、充電抵抗５２，６２及び回路抵抗８３間の接続ノードの電圧値をＶｄと記載する。電圧値Ｖｄも接地電位を基準とした電圧値である。昇圧回路８０が、昇圧した電圧を出力端から出力している場合において、ＦＥＴ６０において、短絡故障が発生したと仮定する。このとき、充電スイッチ８１はオンであり、放電スイッチ８２はオフである。
【００４９】
ＦＥＴ６０において短絡故障が発生した場合、昇圧回路８０の出力端から、電流は、充電スイッチ８１、回路抵抗８３、充電抵抗６２、ＦＥＴ６０のゲート、及び、ＦＥＴ６０のソースの順に流れる。更に、ＦＥＴ５０の入力容量Ｃｄ１，Ｃｓ１において、放電又は充電が行われる。入力容量Ｃｄ１，Ｃｓ１の放電又は充電が完了した場合、回路抵抗８３を流れた電流の全てが充電抵抗６２を流れ、電流が充電抵抗５２を流れることはない。このとき、ＦＥＴ５０において、接地電位を基準としたゲートの電圧値は、電圧値Ｖｄと一致する。
【００５０】
入力容量Ｃｄ１，Ｃｓ１が放電及び充電の両方を停止している場合における電圧値Ｖｄは、下記の（３）式で表される。
Ｖｄ＝（（Ｖｐ−Ｖｉ）・Ｒｎ２／（Ｒｄ＋Ｒｎ２））＋Ｖｉ・・・（３）
【００５１】
（３）式は、以下のようにも表すことができる。
Ｖｄ＝（Ｖｐ−Ｖｉ）／（（Ｒｄ／Ｒｎ２）＋１）＋Ｖｉ
【００５２】
従って、充電抵抗６２の抵抗値Ｒｎ２が大きい程、電圧値Ｖｄが高い。電圧値Ｖｄが電圧値Ｖｉよりも高く、かつ、電圧値Ｖｄ，Ｖｉの差が電圧値Ｖｇ１以上である場合、ＦＥＴ５０はオンである。
【００５３】
（１）式が満たされている場合、下記の（４）式が満たされる。
Ｖｄ≧Ｖｇ１＋Ｖｉ・・・（４）
なお、（１）式及び（３）式を用いて、電圧値Ｖｐを消去することによって（４）式が得られる。
【００５４】
（１）式が満たされている場合、電圧値Ｖｄが電圧値Ｖｉよりも高く、かつ、電圧値Ｖｄ，Ｖｉの差が電圧値Ｖｇ１以上である。結果、ＦＥＴ５０はオンに維持される。（１）式が満たされている場合においては、ＦＥＴ６０において短絡故障が発生したときであっても、ＦＥＴ５０はオンに維持される。
【００５５】
同様に、ＦＥＴ５０において短絡故障が発生した場合、昇圧回路８０の出力端から、電流は、充電スイッチ８１、回路抵抗８３、充電抵抗５２、ＦＥＴ５０のゲート、及び、ＦＥＴ５０のソースの順に流れる。更に、ＦＥＴ６０の入力容量Ｃｄ２，Ｃｓ２において、放電又は充電が行われる。入力容量Ｃｄ２，Ｃｓ２の放電又は充電が完了した場合、回路抵抗８３を流れた電流の全てが充電抵抗５２を流れ、電流が充電抵抗６２を流れることはない。このとき、ＦＥＴ６０において、接地電位を基準としたゲートの電圧値は、電圧値Ｖｄと一致する。
【００５６】
入力容量Ｃｄ２，Ｃｓ２が放電及び充電を停止している場合における電圧値Ｖｄは、下記の（５）式で表される。
Ｖｄ＝（（Ｖｐ−Ｖｉ）・Ｒｎ１／（Ｒｄ＋Ｒｎ１））＋Ｖｉ・・・（５）
【００５７】
（５）式は、以下のようにも表すことができる。
Ｖｄ＝（Ｖｐ−Ｖｉ）／（（Ｒｄ／Ｒｎ１）＋１）＋Ｖｉ
【００５８】
従って、充電抵抗５２の抵抗値Ｒｎ１が大きい程、電圧値Ｖｄが高い。電圧値Ｖｄが電圧値Ｖｉよりも高く、かつ、電圧値Ｖｄ，Ｖｉの差が電圧値Ｖｇ２以上である場合、ＦＥＴ６０はオンである。
【００５９】
（２）式が満たされている場合、下記の（６）式が満たされる。
Ｖｄ≧Ｖｇ２＋Ｖｉ・・・（６）
なお、（２）式及び（５）式を用いて、電圧値Ｖｐを消去することによって（６）式が得られる。
【００６０】
（２）式が満たされた場合、電圧値Ｖｄが電圧値Ｖｉよりも高く、かつ、電圧値Ｖｄ，Ｖｉの差が電圧値Ｖｇ２以上である。結果、ＦＥＴ６０はオンに維持される。（２）式が満たされている場合においては、ＦＥＴ５０において短絡故障が発生したときであっても、ＦＥＴ６０はオンに維持される。
【００６１】
以上のように、給電制御装置２では、充電抵抗５２，６２として、抵抗値が大きい抵抗を用いた場合においては、ＦＥＴ５０，６０中の一方のＦＥＴにおいて短絡故障が発生したときであっても、他方のＦＥＴは、オフに切替わらず、オンに維持される。結果、短絡故障が発生しているＦＥＴに電流が集中すること、即ち、短絡故障が発生しているＦＥＴに過大な電流が流れることが防止される。また、（１）式及び（２）式が満たされているため、ＦＥＴ５０，６０中の一方のＦＥＴにおいて短絡故障が発生した場合において、他方のＦＥＴは確実にオンに維持される。
【００６２】
図６は、ＦＥＴ５０，６０のオフへの切替えの説明図である。マイコン７２から駆動回路７０に出力している電圧がハイレベル電圧からローレベル電圧に切替わった場合、昇圧回路８０は動作を停止し、充電スイッチ８１はオフに切替わり、放電スイッチ８２はオンに切替わる。
【００６３】
前述したように、ＦＥＴ５０，６０がオンである場合、入力容量Ｃｄ１，Ｃｓ１，Ｃｄ２，Ｃｓ２は充電されている。放電スイッチ８２がオンに切替わった場合、入力容量Ｃｄ１，Ｃｓ１，Ｃｄ２，Ｃｓ２は放電する。
【００６４】
前述したように、放電抵抗５３の抵抗値は、充電抵抗５２の抵抗値よりも小さい。このため、ＦＥＴ５０の入力容量Ｃｄ１，Ｃｓ１が放電する場合、電流は、入力容量Ｃｄ１，Ｃｓ１のゲート側の一端から、放電抵抗５３、ダイオード５４、回路抵抗８３及び放電スイッチ８２の順に流れる。入力容量Ｃｄ１，Ｃｓ１が放電している間、入力容量Ｃｄ１，Ｃｓ１に蓄えられている電力が時間の経過とともに低下する。結果、ＦＥＴ５０において、ソースの電位を基準としたゲートの電圧値がオフ閾値未満の電圧値に低下し、ＦＥＴ５０はオフに切替わる。
【００６５】
入力容量Ｃｄ１の放電速度は、放電抵抗５３の抵抗値が小さい程、速く、入力容量Ｃｄ１の容量値が小さい程、速い。同様に、入力容量Ｃｓ１の放電速度は、放電抵抗５３の抵抗値が小さい程、速く、入力容量Ｃｓ１の容量値が小さい程、速い。従って、ＦＥＴ５０がオンからオフに切替わる速度は、放電抵抗５３の抵抗値が小さい程、速い。前述したように、放電抵抗５３の抵抗値は、充電抵抗５２の抵抗値よりも小さい。従って、ＦＥＴ５０がオンからオフに切替わる速度は、ＦＥＴ５０がオフからオンに切替わる速度よりも速い。
【００６６】
また、前述したように、放電抵抗６３の抵抗値は、充電抵抗６２の抵抗値よりも小さい。このため、ＦＥＴ６０の入力容量Ｃｄ２，Ｃｓ２が放電する場合、電流は、入力容量Ｃｄ２，Ｃｓ２のゲート側の一端から、放電抵抗６３、ダイオード６４、回路抵抗８３及び放電スイッチ８２の順に流れる。入力容量Ｃｄ２，Ｃｓ２が放電している間、入力容量Ｃｄ２，Ｃｓ２に蓄えられている電力が時間の経過とともに低下する。結果、ＦＥＴ６０において、ソースの電位を基準としたゲートの電圧値がオフ閾値未満の電圧値に低下し、ＦＥＴ６０はオフに切替わる。
【００６７】
入力容量Ｃｄ２が放電速度は、放電抵抗６３の抵抗値が小さい程、速く、入力容量Ｃｄ２の容量値が小さい程、速い。同様に、入力容量Ｃｓ２の放電速度は、放電抵抗６３の抵抗値が小さい程、速く、入力容量Ｃｓ２の容量値が小さい程、速い。従って、ＦＥＴ６０がオンからオフに切替わる速度は、放電抵抗６３の抵抗値が小さい程、速い。前述したように、放電抵抗６３の抵抗値は、充電抵抗６２の抵抗値よりも小さい。ＦＥＴ６０がオンからオフに切替わる速度は、ＦＥＴ６０がオフからオンに切替わる速度よりも速い。
【００６８】
以上のように、給電制御装置２では、放電抵抗５３及びダイオード５４を含む直列回路を充電抵抗５２の両端間に接続しているため、入力容量Ｃｄ１，Ｃｓ１に蓄えられている電力は素早く放出され、ＦＥＴ５０を素早くオフに切替えることができる。同様に、放電抵抗６３及びダイオード６４を含む直列回路を充電抵抗６２の両端間に接続しているため、入力容量Ｃｄ２，Ｃｓ２に蓄えられている電力は素早く放出され、ＦＥＴ６０を素早くオフに切替えることができる。前述したように、マイコン７２は、ＦＥＴ５０，６０を介して流れる電流の電流値が基準電流値以上であると判定した場合、駆動回路７０に出力している電圧をローレベル電圧に切替え、駆動回路７０は、ＦＥＴ５０，６０をオフに切替える。これにより、ＦＥＴ５０，６０を介して過電流が流れることが防止される。
【００６９】
電流値が基準電流値以上である場合、即ち、ＦＥＴ５０，６０において大きな熱が発生している場合、ＦＥＴ５０，６０を介して電流が流れる期間は短いことが好ましい。ＦＥＴ５０，６０を介して電流が流れる期間は短い場合、ＦＥＴ５０，６０の温度上昇が抑制される。給電制御装置２では、ＦＥＴ５０，６０が素早くオフに切替わるため、ＦＥＴ５０，６０を介して電流が流れる期間が短く、ＦＥＴ５０，６０の温度上昇が抑制される。
【００７０】
なお、給電制御装置２において、放電抵抗５３及びダイオード５４は直列に接続されていればよいので、ダイオード５４は放電抵抗５３のＦＥＴ５０側に配置されていてもよい。この場合も、ダイオード５４のカソードは昇圧回路８０側に配置される。同様に、放電抵抗６３及びダイオード６４は直列に接続されていればよいので、ダイオード６４は放電抵抗６３のＦＥＴ６０側に配置されていてもよい。この場合も、ダイオード６４のカソードは昇圧回路８０側に配置される。
【００７１】
また、給電制御装置２は、直列抵抗５１を有していなくてもよい。この場合、ＦＥＴ５０のソースは負荷４の一端に接続される。同様に、給電制御装置２は、直列抵抗６１を有していなくてもよい。この場合、ＦＥＴ６０のソースは負荷４の一端に接続される。
更に、ＦＥＴ５０，６０それぞれは、電流出力端の電位を基準とした制御端の電圧値が高い程、電流入力端及び電流出力端間の抵抗値が低下するトランジスタとして機能すればよい。このため、ＦＥＴ５０，６０それぞれの代わりに、ＦＥＴとは異なるトランジスタ、例えば、ＩＧＢＴ(Insulated Gate Bipolar Transistor)を用いてもよい。ＩＧＢＴのゲート、コレクタ及びエミッタそれぞれは、ＦＥＴのゲート、ドレイン及びソースに対応する。
【００７２】
また、回路抵抗８３は、昇圧回路８０が出力端からＦＥＴ５０，６０のゲートに電圧を印加する印加経路の共通部分に配置されていればよい。このため、回路抵抗８３は、例えば、昇圧回路８０の出力端と充電スイッチ８１との間に配置されていてもよい。この場合、充電スイッチ８１及び放電スイッチ８２間の接続ノードは、充電抵抗５２，６２の昇圧回路８０側の一端に接続される。
【００７３】
前述したように、直流電源３が負荷４に電力を供給する場合、電流は共通の給電経路を流れ、給電経路は２つの分岐経路に分岐している。共通の給電経路に種々の素子が配置されてもよい。例えば、共通の給電経路に抵抗が配置されてもよい。この場合、直流電源３の出力電圧値は、ＦＥＴ５０，６０のドレインの電圧値とは異なる。更に、給電制御装置２では、２つの分岐経路それぞれに直列抵抗５１，６１が配置されている。しかしながら、給電制御装置２の構成は、直列抵抗５１，６１の一方又は両方が配置されていない構成であってもよい。直列抵抗５１が配置されない場合、ＦＥＴ５０のソースは、負荷４の一端に直接に接続される。この場合、電流検出回路７１の代わりに、例えば、抵抗を用いずに電流を検出することができる電流センサを用いる。直列抵抗６１が配置されない場合、ＦＥＴ６０のソースは、負荷４の一端に直接に接続される。また、直列抵抗５１，６１それぞれの代わりに、他の素子を配置してもよい。
【００７４】
給電制御装置２の構成として、共通の給電経路が分岐し、かつ、トランジスタが配置される分岐経路の数が２である構成を説明した。しかしながら、給電制御装置２の構成を、分岐経路の数が３以上である構成に拡張することができる。この場合、充電抵抗５２、放電抵抗５３及びダイオード５４によって構成される回路と同様の回路が、駆動回路７０が各トランジスタの制御端に印加する印加経路に配置される。各回路において、充電抵抗の抵抗値は、放電抵抗の抵抗値よりも大きい。各トランジスタにおいて短絡故障が発生した状態を考慮することによって、（１）式又は（２）式等の条件式と同様の条件式を設定することができる。ただし、分岐経路の数が３以上である構成には、分岐経路の数が２である構成が含まれる。
【００７５】
開示された本実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７６】
１  電源システム
２  給電制御装置
３  直流電源
４  負荷
５０，６０  ＦＥＴ（第１トランジスタ、第２トランジスタ）
５１，６１  直列抵抗
５２，６２  充電抵抗（第２抵抗）
５３，６３  放電抵抗（第３抵抗）
５４，６４  ダイオード
７０  駆動回路
７１  電流検出回路
７２  マイコン
８０  昇圧回路（電圧印加部）
８１  充電スイッチ
８２  放電スイッチ
８３  回路抵抗（第１抵抗）
Ｃｄ１，Ｃｓ１，Ｃｄ２，Ｃｓ２  入力容量
【図１】
2020167612.tif 000003
【図２】
2020167612.tif 000004
【図３】
2020167612.tif 000005
【図４】
2020167612.tif 000006
【図５】
2020167612.tif 000007
【図６】
2020167612.tif 000008