(57)【要約】【課題】遷移電圧を増大させてＳＯＡを拡大することが可能な半導体装置を提供する。【解決手段】基板の上にコレクタ層、ベース層、エミッタ層が配置され、エミッタ層の一部の領域の上にエミッタメサ層が配置されている。平面視においてエミッタメサ層と重ならない領域にベース電極が配置されている。ベース電極は、ベース層にベース電流を流す。平面視において、エミッタメサ層の縁の一部である第１の縁が第１方向に延びており、ベース電極の縁の一部である第２の縁が第１の縁に対向しており、エミッタメサ層の、第１方向の一方の端部側に位置する末端部分における第１の縁と第２の縁との間隔が、エミッタメサ層の中間部分における間隔より広い。【選択図】図４
2020150250.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に配置されたコレクタ層、ベース層、エミッタ層、及び前記エミッタ層の一部の領域の上に配置されたエミッタメサ層を備え、前記コレクタ層、前記ベース層、及び前記エミッタ層はこの順番に積層されており、
さらに、
平面視において前記エミッタメサ層と重ならない領域であって、前記ベース層にベース電流を流すベース電極
を有し、
平面視において、前記エミッタ層は第１方向に長い第１の縁を有しており、
平面視において、前記ベース電極は前記第１方向に長い第２の縁を有しており、
前記ベース電極の前記第２の縁が前記エミッタメサ層の前記第１の縁に対向しており、前記エミッタメサ層の、前記第１方向の一方の端部側に位置する末端部分において、前記第１の縁と前記第２の縁との間隔が、前記エミッタメサ層の前記第１方向の中間部分における前記第１の縁と前記第２の縁との間隔より広い半導体装置。
【請求項２】
さらに、前記ベース電極より上の層に配置されたベース配線を有し、
前記ベース電極は、ベース電極パッド部と、前記ベース電極パッド部から前記第１方向に延びるベース電極主部とを含み、前記ベース電極パッド部は、前記エミッタメサ層の、前記第１方向の一方の端部から前記第１方向に間隔を隔てて配置され、前記ベース電極パッド部が前記ベース配線に接続されており、
前記エミッタメサ層の、前記ベース電極パッド部に近い方の末端部分において、前記第１の縁と前記第２の縁との間隔が、前記第１方向の中間部分における前記第１の縁と前記第２の縁との間隔より広くなっている請求項１に記載の半導体装置。
【請求項３】
前記エミッタメサ層の、前記ベース電極パッド部から遠い方の末端部分における前記第１の縁と前記第２の縁との間隔が、前記第１方向の中間部分における前記第１の縁と前記第２の縁との間隔より広い請求項２に記載の半導体装置。
【請求項４】
前記第２の縁は前記第１方向に平行であり、前記エミッタメサ層の、前記ベース電極パッド部に近い方の末端部分の前記第１の縁が、前記第１方向の中間部分の前記第１の縁よりも前記第２の縁から遠ざかる向きに後退した位置に配置されている請求項２または３に記載の半導体装置。
【請求項５】
前記第１の縁は前記第１方向に平行であり、前記エミッタメサ層の、前記ベース電極パッド部に近い方の末端部分において、前記第２の縁が、前記第１方向の中間部分における前記第２の縁よりも前記第１の縁から遠ざかる向きに後退した位置に配置されている請求項２または３に記載の半導体装置。
【請求項６】
前記エミッタメサ層の、前記ベース電極パッド部に近い方の末端部分において、前記第１の縁と前記第２の縁との間隔が中間部分における前記第１の縁と前記第２の縁との間隔より広くなっている部分の前記第１方向の寸法が０．５μｍ以上である請求項２乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記エミッタメサ層の前記ベース電極パッド部に近い方の末端部分において、前記第１の縁と前記第２の縁との間隔が、中間部分における前記第１の縁と前記第２の縁との間隔より０．３μｍ以上広い請求項２乃至６のいずれか１項に記載の半導体装置。
【請求項８】
前記エミッタメサ層は、平面視において少なくとも２つの部分で構成されており、前記エミッタメサ層の２つの部分は、それぞれ前記第１方向に長い平面形状を有し、前記第１方向に対して直交する第２方向に間隔を隔てて配置されており、
前記ベース電極主部は、平面視において前記エミッタメサ層の２つの部分の間に配置されており、
前記エミッタメサ層の２つの部分の、前記ベース電極主部に対向する縁が前記第１の縁を構成し、前記ベース電極主部の、前記エミッタメサ層の２つの部分にそれぞれ対向する縁が前記第２の縁を構成する請求項２乃至７のいずれか１項に記載の半導体装置。
【請求項９】
さらに、
前記エミッタメサ層の上に配置されたエミッタ電極と、
前記エミッタ電極よりも上の層で、前記ベース配線と同一の層に配置され、前記エミッタ電極に接続されたエミッタ配線と
を有し、
平面視で、前記ベース電極パッド部の縁から前記エミッタ配線の縁までの最短距離が、前記ベース電極パッド部の縁から前記エミッタメサ層の縁までの最短距離より長い請求項２乃至８のいずれか１項に記載の半導体装置。
【請求項１０】
平面視において、前記エミッタ電極は前記エミッタメサ層の縁から外側にはみ出している請求項９に記載の半導体装置。
【請求項１１】
さらに、前記エミッタメサ層の上に配置されたエミッタ電極を有し、
平面視において、前記エミッタ電極は前記エミッタメサ層の縁から外側にはみ出している請求項１乃至８のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
移動体端末のパワーアンプモジュールを構成する能動素子として、主にヘテロ接合型バイポーラトランジスタ（ＨＢＴ）が使用されている（特許文献１）。このＨＢＴに要求される望ましい特性として、高効率、高利得、高出力、及び高耐圧等の諸項目がある。最近注目されているエンベロープトラッキングシステムにおいては、高いコレクタ電圧で動作するＨＢＴが必要とされる。ＨＢＴの高電圧動作を実現するためには、安全動作領域（ＳＯＡ：Ｓａｆｅ  Ｏｐｅａｒｔｉｎｇ  Ａｒｅａ）を拡大する必要がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１０１４０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
コレクタ電流−コレクタ電圧特性（Ｉｃ−Ｖｃｅ特性）を示すグラフにおいてＨＢＴのコレクタ電圧を高くすると、ＳＯＡの範囲内と範囲外との境界線（ＳＯＡライン）が徐々に低下する。本願の発明者らの評価実験によると、あるコレクタ電圧においてＳＯＡラインが不連続に低下する現象が現れることが判明した。本明細書において、ＳＯＡラインが不連続に低下するときのコレクタ電圧を「遷移電圧」ということとする。なお、ＳＯＡラインが不連続に低下する特性については、後に図１２を参照して説明する。
【０００５】
動作電圧を遷移電圧と同程度かそれより高くすると、ＨＢＴの動作中に負荷の変動が生じた場合に、実際の動作範囲がＳＯＡの範囲から大きく外れてしまう危険性が高まる。動作範囲がＳＯＡの範囲から大きく外れると、ＨＢＴが損傷してしまう場合がある。従って、負荷変動が生じてもＨＢＴが損傷することなく、高いコレクタ電圧で動作させるために、遷移電圧を増大させてＳＯＡを拡大することが望まれる。
【０００６】
本発明の目的は、遷移電圧を増大させてＳＯＡを拡大することが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一観点によると、
基板の上に配置されたコレクタ層、ベース層、エミッタ層、及び前記エミッタ層の一部の領域の上に配置されたエミッタメサ層を備え、前記コレクタ層、前記ベース層、及び前記エミッタ層はこの順番に積層されており、
さらに、
平面視において前記エミッタメサ層と重ならない領域であって、前記ベース層にベース電流を流すベース電極
を有し、
平面視において、前記エミッタ層は第１方向に長い第１の縁を有しており、
平面視において、前記ベース電極は前記第１方向に長い第２の縁を有しており、
前記ベース電極の前記第２の縁が前記エミッタメサ層の前記第１の縁に対向しており、前記エミッタメサ層の、前記第１方向の一方の端部側に位置する末端部分において、前記第１の縁と前記第２の縁との間隔が、前記エミッタメサ層の前記第１方向の中間部分における前記第１の縁と前記第２の縁との間隔より広い半導体装置が提供される。
【発明の効果】
【０００８】
エミッタメサ層の、第１方向の一方の端部側に位置する末端部分における第１の縁と第２の縁との間隔が、エミッタメサ層の中間部分における間隔より広い構成とすると、末端部分における単位長さあたりのベースアクセス抵抗が、中間部分における単位長さたりのベースアクセス抵抗より高くなる。ベース電流が増加すると、ベースアクセス抵抗による電圧降下により、末端部分における正味のベースエミッタ間電圧が、中間部分における正味のベースエミッタ間電圧より低下する。その結果、大電流動作時に、エミッタ電流が主として流れる領域がエミッタメサ層の中間部分に概ね限定されることになり、エミッタ電流が主として流れる領域の位置の安定性が高まる。これにより、エミッタ電流が主として流れる領域がエミッタメサ層内で移動しにくくなる。これによって遷移電圧を上昇させ、ＳＯＡを拡大することが可能になる。
【図面の簡単な説明】
【０００９】
【図１】図１は、評価実験の対象とした参考例によるＨＢＴの平面図である。
【図２】図２は、ＨＢＴのＳＯＡラインの実測結果を示すグラフである。
【図３】図３は、コレクタ電流−ベース電圧特性（Ｉｃ−Ｖｂ特性）及びベース電流−ベース電圧特性（Ｉｂ−Ｖｂ特性）の実測結果を示すグラフである。
【図４】図４は、第１実施例による半導体装置を構成する複数の単位トランジスタのうちの１つの単位トランジスタの平面図である。
【図５】図５は、図４の一点鎖線５−５における断面図である。
【図６】図６は、図４の一点鎖線６−６における断面図である。
【図７】図７は、第１実施例による半導体装置の平面図である。
【図８】図８は、第１実施例による半導体装置のエミッタメサ層とベース電極との平面的な位置関係を示す図である。
【図９】図９Ａ、図９Ｂ、及び図９Ｃは、第１実施例の変形例による半導体装置のエミッタメサ層とベース電極との平面視における形状及び位置関係を示す図である。
【図１０】図１０は、第１実施例の変形例による半導体装置の断面図であり
【図１１】図１１は、第２実施例による半導体装置を構成する複数の単位トランジスタのうちの１つの単位トランジスタの平面図である。
【図１２】図１２は、第２実施例による半導体装置のＳＯＡラインの実測結果を示すグラフである。
【図１３】図１３は、エミッタメサ層の両端の末端部分の第１方向の寸法と、遷移電圧との関係を示すグラフである。
【図１４】図１４は、第２実施例の変形例による半導体装置の平面図である。
【図１５】図１５は、第３実施例による半導体装置を構成する複数の単位トランジスタのうちの１つの単位トランジスタの平面図である。
【図１６】図１６は、第３実施例の変形例による半導体装置の平面図である。
【図１７】図１７は、第３実施例の他の変形例による半導体装置の平面図である。
【図１８】図１８は、第３実施例のさらに他の変形例による半導体装置の平面図である。
【図１９】図１９は、さらに他の変形例による半導体装置の平面図である。
【図２０】図２０は、第４実施例による半導体装置を構成する複数の単位トランジスタのうちの１つの単位トランジスタの平面図である。
【図２１】図２１は、第５実施例による半導体装置を構成する複数の単位トランジスタのうちの１つの単位トランジスタの平面図である。
【図２２】図２２は、図２１の一点鎖線２２−２２における断面図である。
【図２３】図２３は、第６実施例による半導体装置を構成する複数の単位トランジスタのうちの１つの単位トランジスタの平面図である。
【図２４】図２４は、第７実施例による半導体装置の平面図である。
【発明を実施するための形態】
【００１０】
実施例について説明する前に、一般的なＨＢＴにおいてＳＯＡの拡大を妨げている１つの要因について、本願発明者らの行った評価実験に基づいて図１から図３までの図面を参照して説明する。
【００１１】
図１は、評価実験の対象とした参考例によるＨＢＴの平面図である。基板の表層部に導電性を持つ半導体からなるサブコレクタ層２０が設けられている。サブコレクタ層２０の上に、コレクタ層２１、ベース層２２、及びエミッタ層２３が配置されている。コレクタ層２１、ベース層２２、及びエミッタ層２３は、平面視においてほぼ一致しており、平面視においてサブコレクタ層２０の内部に配置されている。エミッタ層２３の一部の領域の上にエミッタメサ層２５が配置されている。平面視において、エミッタメサ層２５はエミッタ層２３の内部に配置される。コレクタ層２１、ベース層２２、エミッタ層２３、及びエミッタメサ層２５は、バイポーラトランジスタ、例えばＨＢＴを構成する。
【００１２】
エミッタメサ層２５は、平面視において一方向（図１において横方向）に長い平面形状を有する。例えばエミッタメサ層２５の平面形状は長方形である。エミッタメサ層２５の上にエミッタ電極３３が配置されている。平面視において、エミッタ電極３３はエミッタメサ層２５の内部に配置されている。エミッタ電極３３は金属で形成されており、エミッタメサ層２５にオーミック接触する。
【００１３】
平面視において、エミッタ層２３のうちエミッタメサ層２５と重なる領域がＨＢＴのエミッタとして動作する。本明細書において、エミッタ層２３のうちエミッタメサ層２５と重なる部分を、真性エミッタ層２３Ａという。平面視において、エミッタ層２３のうちエミッタメサ層２５と重ならない部分をレッジ層２３Ｂという。
【００１４】
レッジ層２３Ｂの上にベース電極３２が配置されている。ベース電極３２は、合金化処理によりレッジ層２３Ｂを通過してベース層２２に接続されており、ベース層２２にベース電流を流す。図１において、ベース電極３２にハッチングを付している。ベース電極３２は、２本のベース電極主部３２Ａと、ベース電極パッド部３２Ｂとを含む。２本のベース電極主部３２Ａは、それぞれ平面視において、エミッタメサ層２５の幅方向の両側に配置されており、エミッタメサ層２５の長手方向に延びている。ベース電極パッド部３２Ｂは、エミッタメサ層２５の長手方向の一方の端部（図１において左端）より外側において２本のベース電極主部３２Ａを相互に接続する。ベース電極主部３２Ａ及びベース電極パッド部３２Ｂからなるベース電極３２は、エミッタメサ層２５をＵ字形に取り囲んでいる。
【００１５】
サブコレクタ層２０の内側であってコレクタ層２１の両側に、それぞれコレクタ電極３１が配置されている。コレクタ電極３１の各々は、エミッタメサ層２５の長手方向と平行な方向に長い平面形状を持つ。コレクタ電極３１は、サブコレクタ層２０を介してコレクタ層２１に接続されている。
【００１６】
コレクタ電極３１、ベース電極３２、及びエミッタ電極３３の上に絶縁膜が配置されている。この絶縁膜の上に、平面視においてコレクタ電極３１、ベース電極パッド部３２Ｂ、及びエミッタ電極３３と重なるように、それぞれコレクタ配線Ｃ１、ベース配線Ｂ１、及びエミッタ配線Ｅ１が配置されている。コレクタ配線Ｃ１は、その下の絶縁膜に設けられたコレクタ開口３５を通ってコレクタ電極３１に接続されている。ベース配線Ｂ１は、その下の絶縁膜に設けられたベース開口３６を通ってベース電極３２に接続されている。エミッタ配線Ｅ１は、その下の絶縁膜に設けられたエミッタ開口３７を通ってエミッタ電極３３に接続されている。
【００１７】
エミッタ開口３７は、平面視においてエミッタ電極３３の内部に配置されており、エミッタメサ層２５の長手方向に長い平面形状を持つ。コレクタ開口３５は、平面視においてコレクタ電極３１の内部に配置されており、コレクタ電極３１の長手方向に長い平面形状を持つ。ベース開口３６は、平面視においてベース電極パッド部３２Ｂの内部に配置されている。
【００１８】
エミッタ配線Ｅ１は、ベース電極パッド部３２Ｂから遠ざかる向きに引き出されている。ベース配線Ｂ１は、エミッタメサ層２５から遠ざかる向きに引き出されている。エミッタ配線Ｅ１、コレクタ配線Ｃ１、及びベース配線Ｂ１の上に、さらに２層目の配線が配置される場合もある。
【００１９】
平面視において、エミッタメサ層２５、エミッタ電極３３、及びエミッタ開口３７は、長手方向及び幅方向のいずれに関しても対称性を有する。また、エミッタメサ層２５の縁とベース電極主部３２Ａの縁との間隔はほぼ一定である。
【００２０】
通常、エミッタメサ層２５及び真性エミッタ層２３Ａ内の電流が流れる領域を広く確保するために、エミッタ電極３３の面積をできるだけ大きく設計する。例えば、エミッタメサ層２５の外周線とエミッタ電極３３の外周線との間隔は１μｍ以下に設計される。図１において、エミッタ電流の等値線３８の分布の一例を細い実線で概念的に示している。このように、平面視において、エミッタ電流の大きさは均一ではなく、ある分布を持っている。この等値線３８の分布については、後に詳述する。
【００２１】
図１に示したＨＢＴは、パワーアンプを組み込んだモノリシックマイクロ波集積回路素子（ＭＭＩＣ）を構成する場合、１枚の半導体基板に形成されたＭＭＩＣ１個あたり複数個配置される。複数のＨＢＴはお互いに、エミッタ配線Ｅ１、コレクタ配線Ｃ１、ベース配線Ｂ１、及びその上の２層目の配線等を介して、直接、または抵抗等の素子を介して間接的に、電気的に接続される。これにより、パワー段やドライバ段のパワーアンプが構成される。
【００２２】
図２は、ＨＢＴのＳＯＡラインの実測結果を示すグラフである。横軸はコレクタ電圧Ｖｃｅを単位「Ｖ」で表し、縦軸はコレクタ電流密度Ｊｃを単位「ｋＡ／ｃｍ２」で表す。グラフ中の丸記号及び三角記号は、それぞれ異なるエミッタ寸法の試料の実測に基づくＳＯＡラインを示す。図２のグラフ中の丸記号及び実線は、エミッタ電極３３の幅が３μｍ、長さが４０μｍの試料の実測結果を示し、三角記号及び破線は、エミッタ電極３３の幅が３μｍ、長さが２０μｍの試料の実測結果を示す。ＳＯＡラインより低電圧側の領域がＳＯＡに相当する。
【００２３】
コレクタ電圧Ｖｃｅが６Ｖから６．５Ｖに増加すると、ＳＯＡラインが不連続に急激に低下していることがわかる。ＳＯＡラインが不連続に低下するときのコレクタ電圧Ｖｃｅが遷移電圧Ｖｔに相当する。
【００２４】
図１及び図２に示した参考例では、エミッタ電極３３を１本とし、ベース電極主部３２Ａを２本としたが、エミッタ電極３３の本数とベース電極主部３２Ａの本数とをその他の組み合わせとしたＨＢＴにおいても、ＳＯＡラインの不連続な低下が確認されている。例えば、エミッタ電極３３及びベース電極主部３２Ａを共に１本としたＨＢＴ、エミッタ電極３３を２本としベース電極主部３２Ａを１本としたＨＢＴ、エミッタ電極３３を２本としベース電極主部３２Ａを３本としたＨＢＴ、エミッタ電極３３を３本としベース電極主部３２Ａを４本としたＨＢＴにおいても、ＳＯＡラインの不連続な低下が確認されている。
【００２５】
図３は、コレクタ電流−ベース電圧特性（Ｉｃ−Ｖｂ特性）及びベース電流−ベース電圧特性（Ｉｂ−Ｖｂ特性）の実測結果を示すグラフである。横軸はベース電圧Ｖｂを任意単位で表し、縦軸はコレクタ電流Ｉｃ及びベース電流Ｉｂを任意単位で表す。図３において実線がＩｃ−Ｖｂ特性を表し、破線がＩｂ−Ｖｂ特性を表す。なお、コレクタ電流Ｉｃを表す縦軸のスケールと、ベース電流Ｉｂを表す縦軸のスケールとは異なっている。測定においては、ベース電流Ｉｂの大きさを電流源で掃引しながら、ベース電圧Ｖｂとコレクタ電流Ｉｃとを測定した。コレクタ電圧Ｖｃｅ＝Ｖ１、Ｖ２、Ｖ３、Ｖ４及びＶ５の複数の電圧において測定を行った。ここで、電圧Ｖ１からＶ５までの大小関係は、Ｖ１＜Ｖ２＜Ｖ３＜Ｖ４＜Ｖ５である。
【００２６】
図３において実線で示すように、コレクタ電流Ｉｃが小さい範囲では、ベース電圧Ｖｂの増加に伴ってコレクタ電流Ｉｃが単調に増加し、ベース電圧Ｖｂに対するコレクタ電流Ｉｃの傾きが徐々に大きくなる。同様に、図３において破線で示すように、ベース電流Ｉｂの傾きも徐々に大きくなる。さらにコレクタ電流Ｉｃが大きくなると、ベース電圧Ｖｂに対するコレクタ電流Ｉｃの傾きが無限大になるスナップバック点ＳＢを迎える。このとき、破線のベース電流Ｉｂの傾きも無限大になる。スナップバック点ＳＢを越えてコレクタ電流Ｉｃを増加させると、ベース電圧Ｖｂに対する実線のコレクタ電流Ｉｃ及び破線のベース電流Ｉｂの傾きが負に変わり、実線のコレクタ電流Ｉｃ及び破線のベース電流Ｉｂの増加と共に、ベース電圧Ｖｂが低下する。
【００２７】
図３において実線で示すように、コレクタ電圧ＶｃｅがＶ４及びＶ５のとき、コレクタ電流Ｉｃがスナップバック点ＳＢを通過した後に、コレクタ電流Ｉｃが不連続に低下するキンクＫが現れている。コレクタ電圧ＶｃｅがＶ４、Ｖ５より低いＶ１、Ｖ２、Ｖ３のときには、キンクＫは現れていない。キンクＫが現れる最小のコレクタ電圧Ｖｃｅが、遷移電圧Ｖｔ（図２）に対応する。ここで、キンクＫとは、Ｉｃ−Ｖｂ特性においてベース電圧Ｖｂが減少しコレクタ電流Ｉｃが増加する傾向を示す領域で、ベース電圧Ｖｂの一時的な増加、またはコレクタ電流Ｉｃの一時的な減少が現れる特徴的な領域を指す（図３参照）。
【００２８】
次に、コレクタ電流−ベース電圧特性のスナップバック点ＳＢを越えた領域にキンクＫが現れる理由について説明する。
【００２９】
キンクＫの出現は、ＨＢＴの持つ熱的または電気的非対称性によると推定される。エミッタメサ層２５（図１）の内側においては、エミッタ電極３３及びエミッタ開口３７の配置が対称性を維持している。ところが、エミッタメサ層２５の周辺には、エミッタメサ層２５を基準として非対称に配置されたベース電極３２や種々の配線等が配置されている。また、パワー段やドライバ段のパワーアンプを構成する複数のＨＢＴと、その周辺の引出配線、回路素子、バイアホール等の配置を俯瞰すると、着目する１つのエミッタメサ層２５に対して熱的、電気的非対称要因が存在する。
【００３０】
コレクタ電流Ｉｃがスナップバック点ＳＢに至るまでは、エミッタ電流Ｉｅが主として流れる領域の電流分布は、エミッタメサ層２５（図１）の長手方向の中央付近に最大値を持ち、長手方向の両側に広がる。スナップバック点ＳＢを越えてコレクタ電流Ｉｃが増加すると、エミッタメサ層２５の周囲の非対称要因によって、エミッタ電流Ｉｅが主として流れる領域の電流分布が、エミッタメサ層２５（図１）の中央付近から長手方向に変位した位置に最大値を持つように変化する。例えば、図１に示したエミッタ電流の等値線３８の分布が、中心付近から、ベース電極パッド部３２Ｂが位置する側に偏る。本明細書において、「非対称性」とは、エミッタ電流Ｉｅが主として流れる領域がエミッタメサ層２５（図１）の中央付近から長手方向に変位した位置に電流最大値を持つ要因を意味する。エミッタ電流Ｉｅが主として流れる領域の電流最大値を持つ位置の変位によって、キンクＫ（図３）が現れると考えられる。以下に説明する実施例では、エミッタ電流Ｉｅが主として流れる領域の電流最大値の位置が、エミッタメサ層２５の周辺の非対称要因の影響を受けにくい。
【００３１】
［第１実施例］
次に、図４から図８までの図面を参照して、第１実施例による半導体装置について説明する。以下、図１に示した参考例による半導体装置と共通の構成については説明を省略する。
【００３２】
図４は、第１実施例による半導体装置を構成する複数の単位トランジスタ７０のうちの１つの単位トランジスタ７０の平面図である。エミッタメサ層２５は、平面視において一方向に長い形状を有する。エミッタメサ層２５の長手方向を第１方向ということとする。平面視において、エミッタメサ層２５の幅方向の両側にある第１の縁４１が第１方向に延びている。ベース電極３２の２つのベース電極主部３２Ａの縁のうち第１の縁４１に対向する部分にあたる第２の縁４２が第１方向に延びている。平面視において第１の縁４１と第２の縁４２とが対向するとは、２つの縁同士が向き合って配置されていることを意味する。２つの縁が対向している状態には、２つの縁同士が平行である状態のみならず、２つの縁が斜めの位置関係にある状態も含まれる。
【００３３】
エミッタメサ層２５の、ベース電極パッド部３２Ｂに近い方の末端部分４４における第１の縁４１と第２の縁４２との間隔Ｇ１が、エミッタメサ層２５の中間部分４５における両者の間隔Ｇ０より広い。より具体的には、第２の縁４２は第１方向に平行な直線であり、末端部分４４の第１の縁４１は、中間部分４５の第１の縁４１よりも、第２の縁４２から遠ざかる向きに後退位置に配置されており、第１の縁４１は屈曲した形状を持つ。ここで、「末端部分」とは、第１方向の端に位置する一部分を意味し、「中間部分」とは、両端の末端部分に挟まれた部分を意味する。
【００３４】
ベース電極パッド部３２Ｂから遠い方の末端部分４６においても、第１の縁４１と第２の縁４２との形状及び位置関係は、ベース電極パッド部３２Ｂに近い方の末端部分４４における両者の形状及び位置関係と同様である。このため、エミッタメサ層２５は、両端の末端部分４４、４６が中間部分４５より細い平面形状を有する。
【００３５】
ベース電極パッド部３２Ｂの縁からエミッタ配線Ｅ１の縁までの最短距離が、ベース電極パッド部３２Ｂからエミッタメサ層２５の縁までの最短距離より長い。言い換えると、エミッタメサ層２５のベース電極パッド部３２Ｂ側の端部が、エミッタ配線Ｅ１のベース電極パッド部３２Ｂ側の端部より、ベース電極パッド部３２Ｂに向かって第１方向にはみ出している。このため、ベース電極パッド部３２Ｂに近い方のエミッタメサ層２５の端部に、エミッタ配線Ｅ１で覆われていない領域が存在する。
【００３６】
図５は、図４の一点鎖線５−５における断面図である。半絶縁性のＧａＡｓからなる基板６０の上にｎ型ＧａＡｓ層が配置されており、ｎ型ＧａＡｓ層の一部がイオン注入技術によって絶縁化されている。絶縁化されていないｎ型ＧａＡｓ層によってサブコレクタ層２０が形成される。基板６０の両面のうちサブコレクタ層２０が形成されている方の面を「主面」ということとする。サブコレクタ層２０の一部の領域の上に、コレクタ層２１、ベース層２２、及びエミッタ層２３がこの順番に積層されている。エミッタ層２３の一部の領域の上にエミッタメサ層２５が配置されている。エミッタ層２３は、エミッタメサ層２５の真下の真性エミッタ層２３Ａと、エミッタメサ層２５で覆われていないレッジ層２３Ｂとに区分される。真性エミッタ層２３Ａは、平面視においてエミッタメサ層２５とほぼ一致し、主として真性エミッタ層２３Ａを動作電流が流れる。なお、本明細書において「平面視において」、「平面視で」とは、基板６０の主面に直交する方向から基板６０の主面を平面視した状態を意味する。エミッタメサ層２５は、エミッタ層２３側のキャップ層２５Ａと、その上に配置されたコンタクト層２５Ｂとを含む。
【００３７】
コレクタ層２１はｎ型ＧａＡｓで形成され、ベース層２２はｐ型ＧａＡｓで形成される。ベース層２２のシート抵抗ρｓは、例えば１３０Ω／□以上４００Ω／□以下である。エミッタ層２３は、例えばＳｉドーピング濃度が２×１０１７ｃｍ−３以上５×１０１７ｃｍ−３以下のｎ型ＩｎＧａＰで形成され、その厚さは２０ｎｍ以上５０ｎｍ以下である。キャップ層２５Ａは、例えばＳｉドーピング濃度が２×１０１８ｃｍ−３以上４×１０１８ｃｍ−３以下のｎ型ＧａＡｓで形成され、その厚さは５０ｎｍ以上２００ｎｍ以下である。コンタクト層２５Ｂは、例えばＳｉドーピング濃度が１×１０１９ｃｍ−３以上３×１０１９ｃｍ−３以下のｎ型ＩｎＧａＡｓで形成され、その厚さは１００ｎｍ以上２００ｎｍ以下である。なお、これらの半導体層にその他の化合物半導体を用いてもよい。
【００３８】
サブコレクタ層２０の上に、コレクタ電極３１が配置されている。コレクタ電極３１は、図５に示した断面においてコレクタ層２１の両側に配置されている。レッジ層２３Ｂの上に配置されたベース電極３２が、レッジ層２３Ｂを貫く合金層２４を介してベース層２２に接続されている。合金層２４は、ベース電極３２の材料が熱処理プロセスによってレッジ層２３Ｂ内に拡散し、合金化されたものである。図５に示した断面には、ベース電極３２のうちベース電極主部３２Ａ（図４）が現れており、ベース電極主部３２Ａはエミッタメサ層２５の両側に配置されている。エミッタメサ層２５の上にエミッタ電極３３が配置されている。
【００３９】
コレクタ電極３１、ベース電極３２、及びエミッタ電極３３を覆うように、絶縁膜６１が配置されている。絶縁膜６１の上に、エミッタ配線Ｅ１及びコレクタ配線Ｃ１が配置されている。エミッタ配線Ｅ１は、絶縁膜６１に設けられたエミッタ開口３７を通ってエミッタ電極３３に接続されている。コレクタ配線Ｃ１は、絶縁膜６１に設けられたコレクタ開口３５を通ってコレクタ電極３１に接続されている。このように、コレクタ電極３１、ベース電極３２、及びエミッタ電極３３の上に、絶縁膜６１を介してエミッタ配線Ｅ１及びコレクタ配線Ｃ１等の導体パターンを含む層が配置されている。図５に示されているように、エミッタ配線Ｅ１は、エミッタ電極３３よりも上の層に配置されている。図５に示した断面には現れていないが、ベース配線Ｂ１（図４）は、ベース電極３２より上の層に配置されている。このように、「上の層」とは、基板６０の主面からの高さの高低によって定義されるのではなく、絶縁膜を介して厚さ方向に積み重ねられた複数の導体パターンの層の上下関係によって定義される。
【００４０】
図６は、図４の一点鎖線６−６における断面図である。以下、図５に示した断面図に現れている構成部分については説明を省略する。
【００４１】
図６に示した断面には、ベース電極３２のうちベース電極パッド部３２Ｂが現れている。ベース電極３２及びエミッタ電極３３を覆う絶縁膜６１の上にベース配線Ｂ１及びエミッタ配線Ｅ１が配置されている。ベース配線Ｂ１は、絶縁膜６１に設けられたベース開口３６を通ってベース電極パッド部３２Ｂに接続されている。ベース配線Ｂ１とエミッタ配線Ｅ１とは、同一の層内に配置されており、両者の間隔は、例えばベース配線Ｂ１とエミッタ配線Ｅ１とが配置された層のデザインルールの最小間隔になるように設計される。デザインルールの最小間隔は、例えば１．５μｍ以上３μｍ以下の範囲に設定される。
【００４２】
ベース電極パッド部３２Ｂから見て、エミッタ配線Ｅ１の、ベース電極パッド部３２Ｂに近い方の端部側に位置する縁２６が、エミッタメサ層２５の、ベース電極パッド部３２Ｂに近い方の端部側に位置する縁２７よりも遠くに位置する。このような配置により、エミッタメサ層２５の面積を一定に維持した条件の下で、ベースコレクタ接合面積を可能な限り最小化して、トランジスタの性能向上を図っている。
【００４３】
図７は、第１実施例による半導体装置の平面図である。第１実施例による半導体装置は複数の単位トランジスタ７０（図４）を含む。複数の単位トランジスタ７０は、エミッタメサ層２５の長手方向（第１方向）に対して直交する方向（図７において縦方向）に並んで配置されている。
【００４４】
単位トランジスタ７０の各々から、エミッタ配線Ｅ１が第１方向の一方の側（図７において右側）に向かって引き出されている。単位トランジスタ７０の各々から引き出されたエミッタ配線Ｅ１は、エミッタ共通配線（グランド配線）７１に連続する。平面視において、エミッタ共通配線７１の内部にバイアホール７２が設けられている。バイアホール７２は、基板６０（図５、図６）を貫通して基板６０の裏面まで達する。エミッタ共通配線７１は、バイアホール７２内に配置される金属部材を介して、基板６０の裏面に設けられる外部接続用のグランド電極に接続される。
【００４５】
単位トランジスタ７０の各々から、エミッタ配線Ｅ１の引き出し方向とは反対方向（図７において左側）に向かってベース配線Ｂ１が引き出されている。ベース配線Ｂ１の各々は、拡幅されて高周波入力配線７５に重なる。ベース配線Ｂ１の各々と高周波入力配線７５との重なり箇所が、ＭＩＭ構造のコンデンサ７６として機能する。さらに、ベース配線Ｂ１の各々は、薄膜抵抗７７を介してバイアス配線７８に接続されている。
【００４６】
単位トランジスタ７０の各々の１層目のコレクタ配線Ｃ１は、エミッタ共通配線７１より上層に配置される２層目のコレクタ共通配線（図示せず）に接続される。エミッタ共通配線７１及びコレクタ共通配線は、それぞれ独立にＣｕピラーバンプ、ハンダバンプ等に接続してもよい。
【００４７】
次に、図８を参照して、第１実施例の優れた効果について説明する。
図８は、第１実施例による半導体装置のエミッタメサ層２５とベース電極３２との平面的な位置関係を示す図である。エミッタメサ層２５の第１の縁４１と、ベース電極３２の第２の縁４２とが対向している。
【００４８】
エミッタメサ層２５の末端部分４４、４６において、第１の縁４１と第２の縁４２との間隔Ｇ１が、中間部分４５における間隔Ｇ０より広くなっている。このため、末端部分４４、４６において、ベースアクセス抵抗が増加する。つまり、第１方向の単位長さ当たりのベースアクセス抵抗に着目すると、末端部分４４、４６のベースアクセス抵抗が、中間部分４５のベースアクセス抵抗よりも大きい。
【００４９】
全ベース電流Ｉｂが増加し、全エミッタ電流Ｉｅ及び全コレクタ電流Ｉｃがスナップバック点ＳＢ（図３）の近傍に来ると、末端部分４４、４６では、相対的に大きなベースアクセス抵抗による電圧降下が、中間部分４５における電圧降下より大きくなる。このため、末端部分４４、４６では、寄生抵抗の影響を除いた正味のベース電位、すなわち真性エミッタ層２３Ａ（図４、図５、図６）の第１の縁４１に加わるベース電位が、中間部分４５における正味のベース電位より低くなる。これにより、末端部分４４、４６において、寄生抵抗の影響を除いた正味のベースエミッタ間電圧が相対的に低下し、その結果、エミッタ電流Ｉｅ及びコレクタ電流Ｉｃが相対的に抑制される。従って、末端部分４４、４６では、中間部分４５に比べて、エミッタベース接合面を流れる電流の密度が相対的に減少する。電流密度の相対的な減少によって、温度が相対的に低下する。
【００５０】
温度の低下は、さらに電流密度の相対的な低下を招く。この正のフィードバックの連鎖によって、スナップバック点ＳＢ（図３）近傍の大電流範囲では、スナップバック点ＳＢ（図３）から離れた小電流範囲と比較して、末端部分４４、４６において電流密度が急速に減少し始める。スナップバック点ＳＢを超えた大電流範囲では、最終的には、電流が実質的に流れなくなる。つまり、全エミッタ電流Ｉｅが主として流れる領域と、高温になる領域とが、第１方向に関して概ね中間部分４５に限定される。その結果、大電流領域におけるＨＢＴの動作が、エミッタメサ層２５の両端近傍の熱的及び電気的非対称性の影響を受けにくくなる。これにより、キンクＫ（図３）の発生が抑制され、遷移電圧が上昇する。遷移電圧が上昇することにより、ＳＯＡが拡大され、ＨＢＴの高電圧動作が可能となる。
【００５１】
次に、第１実施例による半導体装置の各構成要素の好ましい寸法について説明する。
エミッタメサ層２５の長手方向（第１方向）の好ましい長さは５μｍ以上８０μｍ以下である。エミッタメサ層２５の中間部分４５の好ましい幅は１μｍ以上８μｍ以下である。間隔Ｇ１と間隔Ｇ０との好ましい差は、０．３μｍ以上１μｍ以下である。これらの寸法を上記範囲に設定すと、ＳＯＡを拡大するとともに、エミッタ電流を維持する効果が高まる。末端部分４４、４６の各々の第１方向の寸法は、０．５μｍ以上とすることが好ましく、１μｍ以上とすることがより好ましい。また、設計余裕を考慮すると、末端部分４４、４６の各々の第１方向の寸法を２μｍ以上とすることが好ましい。
【００５２】
ＨＢＴの電流増幅率βは、概ね５０以上２００以下の範囲内である。ベース層２２（図５、図６）のシート抵抗ρｓ、間隔Ｇ１とＧ０との差、及び電流増幅率は、ρｓ（Ｇ１−Ｇ０）／β≧０．７５Ω・μｍを満たすように設定することが好ましい。例えば、ρｓ＝２００Ω／□、β＝８０のとき、Ｇ１−Ｇ０≧０．３μｍとするとよい。
【００５３】
次に、第１実施例の変形例について説明する。第１実施例では、エミッタメサ層２５の両端の末端部分４４、４６における第１の縁４１と第２の縁４２との間隔Ｇ１を等しくし、かつ中間部分４５における両者の間隔Ｇ０より広くしている。変形例として、一方の末端部分４４における間隔Ｇ１と、他方の末端部分４６における間隔Ｇ１を異ならせてもよい。特に、ベース電極パッド部３２Ｂに近い方の末端部分４４において、ＨＢＴの動作が熱的または電気的な非対称性の影響を受けやすい。この非対称性の影響を軽減するために、ベース電極パッド部３２Ｂに近い方の末端部分４４において、第１の縁４１と第２の縁４２との間隔Ｇ１を、末端部分４６における間隔Ｇ１より広くすることが好ましい。
【００５４】
次に、図９Ａ、図９Ｂ、図９Ｃを参照して、第１実施例のさらに他の複数の変形例について説明する。図９Ａ、図９Ｂ、及び図９Ｃは、これらの変形例による半導体装置のエミッタメサ層２５とベース電極３２との平面視における形状及び位置関係を示す図である。
【００５５】
図９Ａに示した変形例では、エミッタメサ層２５の平面視における形状が楕円である。楕円の長軸が、ベース電極主部３２Ａの長手方向（第１方向）と平行である。エミッタメサ層２５を楕円の長軸で２分割して得られる２本の外周線を、それぞれ第１方向に長い第１の縁４１と考えることができる。
【００５６】
本変形例では、末端部分４４、４６と、中間部分４５との境界線４７を、エミッタメサ層２５の形状に基づいて明確に定義することができない。末端部分４４、４６と、中間部分４５との境界線４７をどこに定義しても、末端部分４４、４６の第１の縁４１は、中間部分４５の第１の縁４１よりも、第２の縁４２から遠ざかる向きに後退した位置に配置されている。この点で、本変形例は第１実施例の場合と同様である。本変形例では、第１の縁４１と第２の縁４２との第２方向の間隔が一定ではないが、間隔を第１方向に平均すると、末端部分４４、４６の第１の縁４１と第２の縁４２との間隔が、中間部分４５の第１の縁４１と第２の縁４２との間隔より広いということができる。
【００５７】
図９Ｂに示した変形例では、エミッタメサ層２５の平面視における形状がレーストラック型である。具体的には、第１方向に長い長方形の２つの短辺に、それぞれ半円を接続した形状である。この場合、長方形の部分を中間部分４５と定義し、半円形の部分を末端部分４４、４６と定義すればよい。２つの半円の各々の中心を結ぶ直線でレーストラック形状を２分割して得られる２本の外周線を、それぞれ第１方向に長い第１の縁４１と考えることができる。
【００５８】
本変形例においても、末端部分４４の第１の縁４１が、中間部分４５の第１の縁４１よりも、第２の縁４２から遠ざかる向きに後退した位置に配置されているという点で、第１実施例の場合と同様である。さらに、末端部分４４、４６の第１の縁４１と第２の縁４２との間隔が、中間部分４５の第１の縁４１と第２の縁４２との間隔より広いということができる。
【００５９】
図９Ｃに示した変形例では、エミッタメサ層２５の平面視における形状が六角形である。より具体的には、第１方向に長い長方形の２つの短辺に、それぞれ二等辺三角形の底辺を接続した形状である。この場合、長方形の部分を中間部分４５と定義し、二等辺三角形の部分を末端部分４４、４６と定義すればよい。この六角形を２つの二等辺三角形の頂角で２分割して得られる２本の外周線を、それぞれ第１方向に長い第１の縁４１と考えることができる。
【００６０】
本変形例においても、末端部分４４の第１の縁４１が、中間部分４５の第１の縁４１よりも、第２の縁４２から遠ざかる向きに後退した位置に配置されているという点で、第１実施例の場合と同様である。さらに、末端部分４４、４６の第１の縁４１と第２の縁４２との間隔が、中間部分４５の第１の縁４１と第２の縁４２との間隔より広いということができる。
【００６１】
従って、図９Ａ、図９Ｂ、及び図９Ｃに示した第１実施例の変形例においても、第１実施例と同様に、ＳＯＡが拡大され、ＨＢＴの高電圧動作が可能になるという優れた効果が得られる。
【００６２】
次に、図１０を参照して第１実施例のさらに他の変形例について説明する。
図１０は、本変形例による半導体装置の断面図である。コレクタ配線Ｃ１及びエミッタ配線Ｅ１より基板６０側の構成は、第１実施例による半導体装置（図５）の構成と同一である。
【００６３】
第１実施例では、複数の単位トランジスタ７０のエミッタ電極３３を相互に接続するエミッタ共通配線７１（図７）がエミッタ配線Ｅ１と同一の層に配置されている。また、平面視においてエミッタ共通配線７１は、単位トランジスタ７０と重ならない位置に配置されている。これに対して本変形例では、エミッタ共通配線７１に代えて２層目のエミッタ配線Ｅ２が配置されている。エミッタ配線Ｅ２は、エミッタ配線Ｅ１やコレクタ配線Ｃ１を覆う絶縁膜６２の上に配置されている。２層目のエミッタ配線Ｅ２は、絶縁膜６２に設けられたエミッタ開口６３を通って１層目のエミッタ配線Ｅ１に接続されている。平面視において、２層目のエミッタ配線Ｅ２は複数の単位トランジスタ７０と重なっている。
【００６４】
２層目のエミッタ配線Ｅ２の上に、フェイスダウン実装用のＣｕピラーバンプやハンダバンプ等が配置される。本変形例では、Ｃｕピラーバンプやハンダバンプ等を、発熱源であるエミッタメサ層２５に近い位置に配置することができる。この構造は、放熱経路の熱抵抗の低減に寄与する。この配置では、コレクタ配線は、図７においてコレクタ電極３１（図４、図５）から、ベース配線Ｂ１が引き出された側とは反対側（図７において右側）に引き出され、１層目の配線で形成されたコレクタ共通配線に接続される。このコレクタ共通配線の上に、コレクタ用のＣｕピラーバンプやハンダバンプ等が配置される。
【００６５】
次に、第１実施例のさらに他の変形例について説明する。第１実施例では、平面視においてエミッタ電極３３がエミッタメサ層２５の内側に配置されているが、エミッタ電極３３がエミッタメサ層２５の外側まではみ出した構成としてもよい。この構成は、例えばエミッタ電極３３をエッチングマスクとして用いてその下の半導体層をエッチングし、エミッタメサ層２５を残す自己整合プロセスを用いて形成することができる。
【００６６】
［第２実施例］
次に、図１１、図１２、及び図１３を参照して第２実施例による半導体装置について説明する。以下、第１実施例による半導体装置（図４から図８までの図面）と共通の構成については説明を省略する。
【００６７】
図１１は、第２実施例による半導体装置を構成する複数の単位トランジスタ７０のうちの１つの単位トランジスタ７０の平面図である。第１実施例では、１つのエミッタメサ層２５を、ベース電極３２がＵ字状に取り囲んでいる。これに対し、第２実施例による半導体装置の単位トランジスタ７０は、エミッタメサ層２５が平面視において２つの部分で構成されたダブルエミッタ構造を有する。エミッタメサ層２５の２つの部分は、それぞれ第１方向に長い平面形状を有し、第１方向に対して直交する第２方向に間隔を隔てて配置されている。
【００６８】
ベース電極３２は、１本のベース電極主部３２Ａと、ベース電極主部３２Ａに連続するベース電極パッド部３２Ｂとで構成される。ベース電極主部３２Ａは、エミッタメサ層２５の２つの部分の間に配置されている。エミッタメサ層２５の２つの部分の各々の縁の一部分である第１の縁４１が、ベース電極主部３２Ａに対向する。ベース電極主部３２Ａの縁の一部分である第２の縁４２が、エミッタメサ層の２つの部分にそれぞれ対向する。ベース電極主部３２Ａの縁のうち、幅方向の両側の縁が、第２の縁４２に相当する。
【００６９】
第２実施例においても、第１の縁４１と第２の縁４２との間隔は、第１方向に関して第１実施例による両者の間隔と同様の変化を示す。すなわち、エミッタメサ層２５の末端部分４４、４６において、第１の縁４１と第２の縁４２との間隔Ｇ１が、中間部分４５における間隔Ｇ０より広い。
【００７０】
次に、第２実施例の優れた効果について説明する。
第２実施例においても、第１の縁４１と第２の縁４２との間隔が、第１実施例の場合と同様に変化しているため、遷移電圧を上昇させ、ＳＯＡを拡大するという優れた効果が得られる。さらに、第２実施例では、第１実施例と比べて、エミッタメサ層２５の面積に対するコレクタ層２１の面積の比が小さくなる。その結果、ＨＢＴの高周波特性（利得、効率等）が向上するという優れた効果が得られる。
【００７１】
次に、第２実施例の優れた効果を確認するために行った評価実験について説明する。
評価実験では、第２実施例による半導体装置、及び比較例による半導体装置について、コレクタ電流−コレクタ電圧特性を測定し、ＳＯＡラインを求めた。比較例による半導体装置は、図１１に示した第２実施例による半導体装置における間隔Ｇ１を間隔Ｇ０と等しくした構成を有する。エミッタメサ層２５の長さ（第１方向の寸法）を４０μｍとし、幅（第１方向に直交する方向の寸法）を３μｍとし、間隔Ｇ０、Ｇ１を共に１μｍとした。
【００７２】
第２実施例による半導体装置においては、間隔Ｇ１を２μｍとし、間隔Ｇ０を１μｍとした。エミッタメサ層２５の長さを４０μｍとし、中間部分４５におけるエミッタメサ層２５の幅を３μｍとした。第１の縁４１と第２の縁４２との間隔を相対的に広くした末端部分４４、４６の第１方向の寸法を１．５μｍ以上７．５μｍ以下の範囲で異ならせた複数の試料を作製した。
【００７３】
図１２は、第２実施例による半導体装置のＳＯＡラインの実測結果を示すグラフである。横軸はコレクタ電圧Ｖｃｅを単位「Ｖ」で表し、縦軸はコレクタ電流Ｉｃを単位「Ａ」で表す。図１２のグラフ中の実線及び破線は、それぞれ第２実施例及び比較例による半導体装置のＳＯＡラインを示す。なお、図１２に示した特性が得られた第２実施例による半導体装置は、第１の縁４１と第２の縁４２との間隔を相対的に広くした末端部分４４、４６の第１方向の寸法を１．５μｍとしたものである。
【００７４】
第２実施例による半導体装置の構成を採用することにより、比較例の構成と比べて遷移電圧がＶｔ０からＶｔ１まで上昇し、その結果ＳＯＡが拡大していることが確認された。
【００７５】
図１３は、エミッタメサ層２５の両端の末端部分４４、４６の第１方向の寸法と、遷移電圧との関係を示すグラフである。横軸は末端部分４４、４６の第１方向の寸法Ｌｘを単位「μｍ」で表し、縦軸は遷移電圧を単位「Ｖ」で表す。末端部分４４、４６の第１方向の寸法Ｌｘが０の試料は、比較例による半導体装置に相当する。
【００７６】
末端部分４４、４６の第１方向の寸法Ｌｘが少なくとも１．５μｍ以上７．５μｍ以下の範囲で、遷移電圧を上昇させる効果が明確に得られることが確認された。
【００７７】
次に、末端部分４４、４６の好ましい寸法について説明する。
図１２及び図１３に示した実測結果から、末端部分４４、４６の第１方向の寸法（長さ）を１．５μｍ以上にすると、ＳＯＡを拡大する効果が得られることが確認された。なお、末端部分４４、４６の長さが１．５μｍ未満であっても、ＳＯＡを拡大するある程度の効果は得られる。なお、半導体プロセスにおける微細加工精度の制約から、末端部分４４、４６を短くし過ぎると、末端部分４４、４６と中間部分４５とを区別できなくなってしまう。末端部分４４、４６と中間部分４５とを区別可能にし、ＳＯＡを拡大する効果を得るために、末端部分４４、４６の長さを０．５μｍ以上にすることが好ましい。
【００７８】
また、末端部分４４、４６を長くし過ぎると、エミッタメサ層２５及び真性エミッタ層２３Ａの面積が小さくなることによる影響が大きくなる。具体的には、同じベース電圧で得られる電流が小さくなってしまう。従って、末端部分４４、４６の長さは、ＳＯＡを拡大する十分な効果が得られる範囲の下限値に近付けることが好ましい。
【００７９】
間隔Ｇ１とＧ０との差が小さすぎると、末端部分４４、４６におけるベースアクセス抵抗と、中間部分４５におけるベースアクセス抵抗との差が小さくなる。その結果、大電流領域において末端部分４４、４６の真性エミッタ層２３Ａを流れる電流の電流密度が相対的に低下するという現象が現れにくくなる。大電流領域において、エミッタ電流が主として流れる領域を中間部分４５に制限するために、間隔Ｇ１を間隔Ｇ０より０．３μｍ以上広くすることが好ましい。
【００８０】
次に、間隔Ｇ１とＧ０との差（Ｇ１−Ｇ０）と、末端部分４４、４６の長さＬｘとの好ましい関係について説明する。トランジスタの特性は、エミッタメサ層２５の周辺の幅方向（第１方向に直交する方向）に関する非対称性の影響を受けにくく、長手方向（第１方向）に関する非対称性の影響を受けやすい。これは、幅方向のエミッタメサ層２５の寸法が長手方向のエミッタメサ層２５の寸法より小さく、平面的な広がりが小さいためである。非対称性の影響を受けやすい方向である長手方向に関して、非対称性の影響を受けにくくするために、末端部分４４、４６の長さＬｘを、Ｇ１−Ｇ０より長くすることが好ましい。
【００８１】
次に、図１４を参照して第２実施例の変形例による半導体装置について説明する。
図１４は、第２実施例の変形例による半導体装置の平面図である。第２実施例では、エミッタメサ層２５の、第１の縁４１とは反対側の縁が、平面視において一方の端部から他方の端部まで１本の直線で構成されている。このため、末端部分４４、４６の幅が、中間部分４５の幅より狭い。これに対して本変形例では、末端部分４４、４６の幅と、中間部分４５の幅とがほぼ等しくなるように、エミッタメサ層２５の、第１の縁４１とは反対側の縁も屈曲している。
【００８２】
このように、エミッタメサ層２５の幅を、一方の端部から他方の端部に亘ってほぼ一定にしてもよい。この場合にも、ベース電極主部３２Ａの第２の縁４２とエミッタメサ層２５の第１の縁４１との位置関係は第２実施例の場合と同様である。このため、第２実施例の場合と同様に、遷移電圧を上昇させ、ＳＯＡを拡大するという優れた効果が得られる。
【００８３】
次に、第２実施例の他の変形例について説明する。第２実施例では、平面視においてエミッタ電極３３がエミッタメサ層２５の内側に配置されているが、エミッタ電極３３がエミッタメサ層２５の外側まではみ出した構成としてもよい。この構成は、例えばエミッタ電極３３をエッチングマスクとして用いてその下の半導体層をエッチングし、エミッタメサ層２５を残す自己整合プロセスを用いて形成することができる。
【００８４】
［第３実施例］
次に、図１５を参照して第３実施例による半導体装置について説明する。以下、第１実施例による半導体装置（図４から図７までの図面）と共通の構成については説明を省略する。
【００８５】
図１５は、第３実施例による半導体装置を構成する複数の単位トランジスタ７０のうちの１つの単位トランジスタ７０の平面図である。第１実施例では、ベース電極主部３２Ａの第２の縁４２が１本の直線で構成されており、それに対向するエミッタメサ層２５の第１の縁４１が屈曲した線で構成されている。第１の縁４１を屈曲した線にすることにより、末端部分４４、４６における間隔Ｇ１が中間部分４５における間隔Ｇ０よりも広くされている。
【００８６】
これに対し、第３実施例では、エミッタメサ層２５の第１の縁４１が１本の直線で構成されており、ベース電極主部３２Ａの第２の縁４２が屈曲した線で構成されている。具体的には、エミッタメサ層２５の末端部分４４、４６に対向するベース電極主部３２Ａの第２の縁４２が、中間部分４５に対向する第２の縁４２よりも、エミッタメサ層２５の第１の縁４１から遠ざかる向きに後退した位置に配置されている。
【００８７】
ベース電極主部３２Ａの、第２の縁４２とは反対側の縁も、第２の縁４２の形状が反映された屈曲した線で構成されており、ベース電極主部３２Ａの幅がほぼ一定にされている。平面視においてベース電極３２を内側に含むコレクタ層２１、ベース層２２、及びエミッタ層２３の縁の形状にも、ベース電極主部３２Ａの縁の形状が反映されている。具体的には、コレクタ層２１、ベース層２２、及びエミッタ層２３の、ベース電極主部３２Ａに対応する部分の縁が屈曲した線で構成されている。この構成により、コレクタ層２１、ベース層２２、及びエミッタ層２３の縁からベース電極主部３２Ａまでの間隔がほぼ一定にされている。コレクタ電極３１の、コレクタ層２１に対向する縁の形状も、コレクタ層２１の縁の形状を反映して屈曲した線とされている。
【００８８】
一例として、エミッタメサ層２５の第１方向の寸法（長さ）は５μｍ以上８０μｍ以下であり、第１方向に直交する方向の寸法（幅）は１μｍ以上８μｍ以下である。第１実施例の場合と同様に、間隔Ｇ１と間隔Ｇ０との差は０．３μｍ以上１μｍ以下とするとよい。第１の縁４１と第２の縁４２との間隔を広げた部分である末端部分４４の第１方向の好ましい寸法は、第１実施例の場合と同様である。
【００８９】
次に、第３実施例の優れた効果について説明する。第３実施例においても、エミッタメサ層２５の末端部分４４、４６においてベースアクセス抵抗が相対的に大きい。このため、第１実施例の場合と同様に、遷移電圧を上昇させ、ＳＯＡを拡大することができる。これにより、ＨＢＴの高電圧動作が可能になる。
【００９０】
さらに、第３実施例では、エミッタメサ層２５の末端部分４４、４６が中間部分４５と比べて細くされていない。すなわち、実質的にエミッタ電流及びコレクタ電流が流れる領域が、第１実施例の場合と比べて広い。その結果、全コレクタ電流Ｉｃを大きく保つことができるという効果が得られる。
【００９１】
コレクタ層２１、ベース層２２、及びエミッタ層２３の縁を、ベース電極主部３２Ａの外側の縁の屈曲形状に合わせて屈曲させているため、直線とする場合に比べて、コレクタ層２１、ベース層２２、及びエミッタ層２３の平面形状の面積が小さくなる。その結果、ベースコレクタ間接合容量Ｃｂｃの増大を抑制することができ、高周波特性の低下が抑制される。
【００９２】
次に、図１６を参照して第３実施例の変形例による半導体装置について説明する。
図１６は、本変形例による半導体装置の平面図である。第３実施例（図１５）では、ベース電極主部３２Ａの、第２の縁４２とは反対側の縁も、第２の縁４２の形状が反映された屈曲した線で構成されており、ベース電極主部３２Ａの幅がほぼ一定にされている。これに対して本変形例では、ベース電極主部３２Ａの両端の末端部分の幅が、中間部分の幅より細い。ベース電極主部３２Ａの末端部分の第２の縁４２が中間部分の第２の縁４２よりも、エミッタメサ層２５の第１の縁４１から遠ざかる向きに後退した位置に配置されている。このため、第３実施例の場合と同様に、末端部分４４、４６における間隔Ｇ１が中間部分４５における間隔Ｇ０よりも広い。このため、第３実施例の場合と同様に、遷移電圧を上昇させ、ＳＯＡを拡大することができる。
【００９３】
次に、図１７を参照して第３実施例の他の変形例による半導体装置ついて説明する。
図１７は、本変形例による半導体装置の平面図である。本変形例においては、ベース電極主部３２Ａの第２の縁４２のみならず、エミッタメサ層２５の第１の縁４１も、第１実施例（図４）のように屈曲している。この構成を採用すると、間隔Ｇ１と間隔Ｇ０との差が一定の条件の下で、末端部分４４、４６における第１の縁４１及び第２の縁４２の屈曲量が小さくなる。逆に、末端部分４４、４６における第１の縁４１及び第２の縁４２の屈曲量を、それぞれ第１実施例及び第２実施例の場合と同一にすると、間隔Ｇ１と間隔Ｇ０との差を大きくすることができる。ここで、「屈曲量」とは、末端部分４４、４６の縁と中間部分４５の縁との幅方向の位置ずれ量を意味する。
【００９４】
次に、図１８を参照して第３実施例のさらに他の変形例による半導体装置について説明する。
【００９５】
図１８は、本変形例による半導体装置の平面図である。第３実施例（図１５）では、１つのエミッタメサ層２５の幅方向の両側にそれぞれベース電極主部３２Ａが配置されている。本変形例では、さらに２つのエミッタメサ層２５が配置されており、合計で３個のエミッタメサ層２５が配置されている。３個のエミッタメサ層２５は幅方向に並んで配置されており、幅方向に隣り合う２つのエミッタメサ層２５の間にそれぞれベース電極主部３２Ａが配置されている。
【００９６】
１本のベース電極主部３２Ａの幅方向の両側に、それぞれエミッタメサ層２５の第１の縁４１が配置される。いずれの第１の縁４１においても、末端部分４４の第１の縁４１が中間部分４５の第１の縁４１よりも、ベース電極主部３２Ａの第２の縁４２から遠ざかる向きに後退した位置に配置されている。このため、本変形例においても、第３実施例の場合と同様に、遷移電圧を上昇させ、ＳＯＡを拡大することができる。なお、エミッタメサ層２５の個数を、４個以上にしてもよい。例えば４個のエミッタメサ層２５を幅方向に並べて配置する場合には、合計３本のベース電極主部３２Ａを配置するとよい。
【００９７】
次に、図１９を参照して第３実施例のさらに他の変形例による半導体装置について説明する。
【００９８】
図１９は、本変形例による半導体装置の平面図である。図１９に示した変形例による半導体装置は、図１８に示した変形例による半導体装置と同様に３つのエミッタメサ層２５を有する。図１８に示した変形例では、ベース電極３２が２本のベース電極主部３２Ａを有しており、２本のベース電極主部３２Ａは、それぞれ幅方向に隣り合う２つのエミッタメサ層２５の間に配置されている。これに対して図１９に示した変形例では、さらに、幅方向の最も外側に位置する２つのエミッタメサ層２５の外側に、それぞれベース電極主部３２Ａが配置されており、ベース電極３２は、合計４本のベース電極主部３２Ａを有している。４本のベース電極主部３２Ａは、１つのベース電極パッド部３２Ｂに接続されている。
【００９９】
本変形例においては、３つのエミッタメサ層２５のいずれにおいても、幅方向に関して両側にそれぞれベース電極主部３２Ａが配置されている。このため、３つのエミッタメサ層２５において実質的なベース抵抗を低減させることができる。
【０１００】
次に、第３実施例のさらに他の変形例について説明する。第３実施例では、平面視においてエミッタ電極３３がエミッタメサ層２５の内側に配置されているが、エミッタ電極３３がエミッタメサ層２５の外側まではみ出した構成としてもよい。この構成は、例えばエミッタ電極３３をエッチングマスクとして用いてその下の半導体層をエッチングし、エミッタメサ層２５を残す自己整合プロセスを用いて形成することができる。
【０１０１】
［第４実施例］
次に、図２０を参照して第４実施例による半導体装置について説明する。以下、第２実施例による半導体装置（図１１から図１３までの図面）と共通の構成については説明を省略する。
【０１０２】
図２０は、第４実施例による半導体装置を構成する複数の単位トランジスタ７０のうちの１つの単位トランジスタ７０の平面図である。第２実施例では、エミッタメサ層２５の両端の末端部分４４、４６において、エミッタメサ層２５の第１の縁４１が中間部分４５の縁よりも、ベース電極主部３２Ａの第２の縁４２から遠ざかる向きに後退した位置に配置されている。これに対し、第４実施例では、ベース電極パッド部３２Ｂに近い方の末端部分４４においてのみ、第１の縁４１が中間部分４５の第１の縁より、第２の縁４２から遠ざかる向きに後退した位置に配置されており、反対側の末端部分４６においては、間隔Ｇ１と間隔Ｇ０とが等しい。
【０１０３】
次に、第４実施例の優れた効果について説明する。
ベース電極パッド部３２Ｂの存在が、エミッタメサ層２５から見て第１方向に関する熱的及び電気的な対称性を大きく崩している。第４実施例では、ベース電極パッド部３２Ｂに近い方の末端部分４４において、第１の縁４１をベース電極パッド部３２Ｂから相対的に遠ざけている。このため、ベース電極パッド部３２Ｂの存在に起因するキンクＫ（図３）の発生を抑制することができる。その結果、遷移電圧を上昇させ、ＳＯＡを拡大することができる。
【０１０４】
次に、第４実施例の変形例について説明する。第４実施例では、平面視においてエミッタ電極３３がエミッタメサ層２５の内側に配置されているが、エミッタ電極３３がエミッタメサ層２５の外側まではみ出した構成としてもよい。この構成は、例えばエミッタ電極３３をエッチングマスクとして用いてその下の半導体層をエッチングし、エミッタメサ層２５を残す自己整合プロセスを用いて形成することができる。
【０１０５】
さらに、第４実施例では、第２実施例と比べてエミッタメサ層２５の平面形状の面積が大きくなる。その結果、コレクタ電流量を増やすことができる。
【０１０６】
［第５実施例］
次に、図２１及び図２２を参照して第５実施例による半導体装置について説明する。以下、第２実施例による半導体装置（図１１から図１３までの図面）と共通の構成については説明を省略する。
【０１０７】
図２１は、第５実施例による半導体装置を構成する複数の単位トランジスタ７０のうちの１つの単位トランジスタ７０の平面図である。第２実施例では、平面視においてエミッタメサ層２５（図１１）の内部にエミッタ電極３３が配置されている。これに対し、第５実施例では、エミッタ電極３３がエミッタメサ層２５よりも外側にはみ出している。
【０１０８】
図２２は、図２１の一点鎖線２２−２２における断面図である。エミッタメサ層２５の上にエミッタ電極３３が配置されている。エミッタ電極３３は、エミッタメサ層２５の側面から横方向に庇状に張り出している。エミッタメサ層２５は、エミッタ電極３３をエッチングマスクとしてドライエッチングすることによりパターニングされる。このエッチングには、ＩｎＧａＰのエミッタ層２３に対してＩｎＧａＡｓのコンタクト層２５Ｂ及びＧａＡｓのキャップ層２５Ａを選択的にエッチングするガス、例えばＣＦ系のガスを用いる。
【０１０９】
次に、第５実施例の優れた効果について説明する。第５実施例においても、エミッタメサ層２５とベース電極３２との形状及び位置関係が、第２実施例の場合と同一である。このため、第２実施例と同様に、ＳＯＡを拡大することができる。
【０１１０】
さらに第５実施例では、エミッタ電極３３をエッチングマスクとしてエミッタメサ層２５をパターニングする自己整合プロセスが用いられる。このため、フォトマスクを１層分省略することができる。その結果、製造コストの低減を図ることができる。
【０１１１】
［第６実施例］
次に、図２３を参照して第６実施例による半導体装置について説明する。以下、第２実施例による半導体装置（図１１から図１３までの図面）と共通の構成については説明を省略する。
【０１１２】
図２３は、第６実施例による半導体装置を構成する複数の単位トランジスタ７０のうちの１つの単位トランジスタ７０の平面図である。第２実施例では、平面視においてエミッタメサ層２５の２つの部分の間に１本のベース電極主部３２Ａが配置されている。これに対し第６実施例では、第２方向（幅方向）に関してエミッタメサ層２５の２つの部分の各々の外側にもベース電極主部３２Ａが配置されている。エミッタメサ層２５の第１の縁４１と、それに対向するベース電極主部３２Ａの第２の縁４２との形状及び位置関係は、第２実施例における両者の形状及び位置関係と同一である。
【０１１３】
次に、第６実施例の優れた効果について説明する。
第６実施例においても、エミッタメサ層２５の第１の縁４１と、それに対向するベース電極主部３２Ａの第２の縁４２との形状及び位置関係が、第２実施例における両者の位置関係と同一であるため、第２実施例と同様に、ＳＯＡを拡大することができる。さらに、エミッタメサ層２５の各部分の両側にベース電極主部３２Ａが配置されているため、エミッタメサ層２５の中間部分４５におけるベースアクセス抵抗を低減させることができる。
【０１１４】
次に、第６実施例の変形例について説明する。
第６実施例では、エミッタメサ層２５を２つの部分で構成したダブルエミッタ構造が採用されているが、エミッタメサ層２５を３つの部分で構成するトリプルエミッタ構造を採用してもよい。この場合には、ベース電極主部３２Ａを４本配置するとよい。さらに、エミッタメサ層２５を４つ以上の部分で構成してもよい。
【０１１５】
［第７実施例］
次に、図２４を参照して第７実施例による半導体装置について説明する。以下、第１実施例による半導体装置（図４から図８までの図面）と共通の構成については説明を省略する。
【０１１６】
図２４は、第７実施例による半導体装置の平面図である。第１実施例（図４）では、２つの末端部分４４、４６の第１の縁４１が中間部分４５の第１の縁４１よりも、ベース電極主部３２Ａの第２の縁４２から遠ざかる向きに後退した位置に配置されている。これに対して第７実施例では、ベース電極パッド部３２Ｂに近い方の末端部分４４の第１の縁４１と、中間部分４５の第１の縁４１とが、１本の直線上に位置する。ベース電極パッド部３２Ｂから遠い方の末端部分４６のみの第１の縁４１が、中間部分４５の第１の縁４１よりも、ベース電極主部３２Ａの第２の縁４２から遠ざかる向きに後退した位置に配置されている。
【０１１７】
次に、第７実施例の優れた効果について説明する。
熱的、電気的非対称性要因によって、大電流時に、エミッタ電流がベース電極パッド部３２Ｂから遠ざかる方向に偏在しやすい傾向を示す場合がある。例えば、エミッタメサ層２５から見てベース電極パッド部３２Ｂとは反対側において温度が上昇しやすい傾向を示す場合、エミッタ電流がベース電極パッド部３２Ｂから遠ざかる方向に偏在しやすい傾向を示す。このような傾向を示す場合に、第７実施例の構成を採用すると、エミッタ電流の偏在が生じにくくなる。その結果、遷移電圧を上昇させ、ＳＯＡを拡大させることができる。
【０１１８】
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【０１１９】
２０  サブコレクタ層
２１  コレクタ層
２２  ベース層
２３  エミッタ層
２３Ａ  真性エミッタ層
２３Ｂ  レッジ層
２４  合金層
２５  エミッタメサ層
２５Ａ  キャップ層
２５Ｂ  コンタクト層
２６  エミッタ配線の縁
２７  エミッタメサ層の縁
３１  コレクタ電極
３２  ベース電極
３２Ａ  ベース電極主部
３２Ｂ  ベース電極パッド部
３３  エミッタ電極
３５  コレクタ開口
３６  ベース開口
３７  エミッタ開口
３８  エミッタ電流の等値線
４１  第１の縁
４２  第２の縁
４４  ベース電極パッド部に近い方の末端部分
４５  中間部分
４６  ベース電極パッド部に遠い方の末端部分
４７  末端部分と中間部分との境界線
６０  基板
６１、６２  絶縁膜
６３  エミッタ開口
７０  単位トランジスタ
７１  エミッタ共通配線
７２  バイアホール
７５  高周波入力配線
７６  コンデンサ
７７  薄膜抵抗
７８  バイアス配線
Ｂ１  ベース配線
Ｃ１  コレクタ配線
Ｅ１、Ｅ２  エミッタ配線
【図１】
2020150250.tif 000003
【図２】
2020150250.tif 000004
【図３】
2020150250.tif 000005
【図４】
2020150250.tif 000006
【図５】
2020150250.tif 000007
【図６】
2020150250.tif 000008
【図７】
2020150250.tif 000009
【図８】
2020150250.tif 000010
【図９】
2020150250.tif 000011
【図１０】
2020150250.tif 000012
【図１１】
2020150250.tif 000013
【図１２】
2020150250.tif 000014
【図１３】
2020150250.tif 000015
【図１４】
2020150250.tif 000016
【図１５】
2020150250.tif 000017
【図１６】
2020150250.tif 000018
【図１７】
2020150250.tif 000019
【図１８】
2020150250.tif 000020
【図１９】
2020150250.tif 000021
【図２０】
2020150250.tif 000022
【図２１】
2020150250.tif 000023
【図２２】
2020150250.tif 000024
【図２３】
2020150250.tif 000025
【図２４】
2020150250.tif 000026
【手続補正書】
【提出日】令和2年3月17日(2020.3.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の一観点によると、
基板の上に配置されたコレクタ層、ベース層、エミッタ層、及び前記エミッタ層の一部の領域の上に配置されたエミッタメサ層を備え、前記コレクタ層、前記ベース層、及び前記エミッタ層はこの順番に積層されており、
さらに、
平面視において前記エミッタメサ層と重ならない領域であって、前記ベース層にベース電流を流すベース電極
を有し、
平面視において、前記エミッタメサ層は第１方向に長い第１の縁を有しており、
平面視において、前記ベース電極は前記第１方向に長い第２の縁を有しており、
前記ベース電極の前記第２の縁が前記エミッタメサ層の前記第１の縁に対向しており、前記エミッタメサ層の、前記第１方向の一方の端部側に位置する末端部分において、前記第１の縁と前記第２の縁との間隔が、前記エミッタメサ層の前記第１方向の中間部分における前記第１の縁と前記第２の縁との間隔より広い半導体装置が提供される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
ベース電極３２は、１本のベース電極主部３２Ａと、ベース電極主部３２Ａに連続するベース電極パッド部３２Ｂとで構成される。ベース電極主部３２Ａは、エミッタメサ層２５の２つの部分の間に配置されている。エミッタメサ層２５の２つの部分の各々の縁の一部分である第１の縁４１が、ベース電極主部３２Ａに対向する。ベース電極主部３２Ａの縁の一部分である第２の縁４２が、エミッタメサ層２５の２つの部分にそれぞれ対向する。ベース電極主部３２Ａの縁のうち、幅方向の両側の縁が、第２の縁４２に相当する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
一例として、エミッタメサ層２５の第１方向の寸法（長さ）は５μｍ以上８０μｍ以下であり、第１方向に直交する方向の寸法（幅）は１μｍ以上８μｍ以下である。第１実施例の場合と同様に、間隔Ｇ１と間隔Ｇ０との差は０．３μｍ以上１μｍ以下とするとよい。第１の縁４１と第２の縁４２との間隔を広げた部分である末端部分４４、４６の第１方向の好ましい寸法は、第１実施例の場合と同様である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１０２
【補正方法】変更
【補正の内容】
【０１０２】
図２０は、第４実施例による半導体装置を構成する複数の単位トランジスタ７０のうちの１つの単位トランジスタ７０の平面図である。第２実施例では、エミッタメサ層２５の両端の末端部分４４、４６において、エミッタメサ層２５の第１の縁４１が中間部分４５の第１の縁４１よりも、ベース電極主部３２Ａの第２の縁４２から遠ざかる向きに後退した位置に配置されている。これに対し、第４実施例では、ベース電極パッド部３２Ｂに近い方の末端部分４４においてのみ、第１の縁４１が中間部分４５の第１の縁４１より、第２の縁４２から遠ざかる向きに後退した位置に配置されており、反対側の末端部分４６においては、間隔Ｇ１と間隔Ｇ０とが等しい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１１３
【補正方法】変更
【補正の内容】
【０１１３】
次に、第６実施例の優れた効果について説明する。
第６実施例においても、エミッタメサ層２５の第１の縁４１と、それに対向するベース電極主部３２Ａの第２の縁４２との位置関係が、第２実施例における両者の位置関係と同一であるため、第２実施例と同様に、ＳＯＡを拡大することができる。さらに、エミッタメサ層２５の各部分の両側にベース電極主部３２Ａが配置されているため、エミッタメサ層２５の中間部分４５におけるベースアクセス抵抗を低減させることができる。
【手続補正６】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
基板の上に配置されたコレクタ層、ベース層、エミッタ層、及び前記エミッタ層の一部の領域の上に配置されたエミッタメサ層を備え、前記コレクタ層、前記ベース層、及び前記エミッタ層はこの順番に積層されており、
さらに、
平面視において前記エミッタメサ層と重ならない領域であって、前記ベース層にベース電流を流すベース電極
を有し、
平面視において、前記エミッタメサ層は第１方向に長い第１の縁を有しており、
平面視において、前記ベース電極は前記第１方向に長い第２の縁を有しており、
前記ベース電極の前記第２の縁が前記エミッタメサ層の前記第１の縁に対向しており、前記エミッタメサ層の、前記第１方向の一方の端部側に位置する末端部分において、前記第１の縁と前記第２の縁との間隔が、前記エミッタメサ層の前記第１方向の中間部分における前記第１の縁と前記第２の縁との間隔より広い半導体装置。