(57)【要約】【課題】本発明の一実施形態は、従来よりも信頼性の高い、スイッチングアンプを用いた増幅装置を提供する。【解決手段】本発明の一実施形態としての増幅装置は、スイッチングアンプと、調整部と、を備える。前記スイッチングアンプは、制御信号に基づいて駆動し、入力された増幅対象信号を増幅して増幅信号を生成する。前記調整部は、前記増幅対象信号および前記制御信号の少なくともいずれかを、前記スイッチングアンプに入力される前に調整する。また、前記調整部は、前記制御信号がＬＯＷからＨＩＧＨになるタイミングが、前記増幅対象信号がＬＯＷからＨＩＧＨになるタイミングと揃うように、あるいは、前記増幅対象信号がＨＩＧＨからＬＯＷになるタイミングと揃うように、調整する。【選択図】図１
2020150406.tif 000002
【特許請求の範囲】
【請求項１】
制御信号に基づいて駆動し、入力された増幅対象信号を増幅して増幅信号を生成するスイッチングアンプと、
前記増幅対象信号および前記制御信号の少なくともいずれかを、前記スイッチングアンプに入力される前に調整する調整部と、
を備え、
前記調整部は、前記制御信号がＬｏｗからＨｉｇｈになるタイミングが、前記増幅対象信号がＬｏｗからＨｉｇｈになるタイミングと揃うように、あるいは、前記増幅対象信号がＨｉｇｈからＬｏｗになるタイミングと揃うように、調整する
増幅装置。
【請求項２】
前記調整部が、遅延回路により構成されている
請求項１に記載の増幅装置。
【請求項３】
前記調整部が、Ｄフリップフロップにより構成され、
前記ＤフリップフロップのＤ端子にて前記増幅対象信号を受け取り、
前記ＤフリップフロップのＣＬＫ端子にて前記制御信号を受け取る
請求項１または２に記載の増幅装置。
【請求項４】
前記スイッチングアンプが、前記増幅対象信号および前記制御信号に基づいて駆動するフルブリッジ回路により構成されている
請求項１ないし３のいずれか一項に記載の増幅装置。
【請求項５】
前記フルブリッジ回路は、
第１ハイサイドトランジスタと、
前記第１ハイサイドトランジスタと並列に接続された第２ハイサイドトランジスタと、
前記第１ハイサイドトランジスタと直列に接続された第１ローサイドトランジスタと、
前記第２ハイサイドトランジスタとは直列に、前記第１ローサイドトランジスタとは並列に、接続された第２ローサイドトランジスタと、
を備え、
前記第１ローサイドトランジスタおよび前記第２ローサイドトランジスタは、前記制御信号に基づいて、スイッチングを行う
請求項４に記載の増幅装置。
【請求項６】
前記第１ハイサイドトランジスタ、前記第２ハイサイドトランジスタ、前記第１ローサイドトランジスタ、および前記第２ローサイドトランジスタが、ボディダイオードを有するトランジスタにて構成されている
請求項５に記載の増幅装置。
【請求項７】
前記第１ハイサイドトランジスタ、前記第２ハイサイドトランジスタ、前記第１ローサイドトランジスタ、および前記第２ローサイドトランジスタがＭＯＳＦＥＴである
請求項６に記載の増幅装置。
【請求項８】
前記フルブリッジ回路は、前記第１ハイサイドトランジスタと前記第１ローサイドトランジスタとの接続点に一端が接続され、前記第２ハイサイドトランジスタと前記第２ローサイドトランジスタとの接続点に他端が接続されているトランスをさらに備える
請求項４ないし７のいずれか一項に記載の増幅装置。
【請求項９】
前記スイッチングアンプは、複数備えられており、
各前記スイッチングアンプからの各増幅信号を合成して合成信号を生成する合成器をさらに備える
請求項１ないし８のいずれか一項に記載の増幅装置。
【請求項１０】
前記合成器は、電圧加算により、前記合成信号を生成する
請求項９に記載の増幅装置。
【請求項１１】
指定された信号の振幅レベルに応じて前記スイッチングアンプの駆動台数を決定し、決定された駆動台数となるように、各前記スイッチングアンプの制御信号を生成する制御信号生成部
をさらに備える請求項９または１０に記載の増幅装置。
【請求項１２】
前記制御信号生成部は、前記制御信号の周期が前記増幅対象信号の周期の半分となるように、前記制御信号を生成する
請求項１１に記載の増幅装置。
【請求項１３】
キャリア信号に基づき、送信する情報が含まれた送信対象信号を変調して送信する送信装置であって、
前記キャリア信号の波形を矩形波に変換する矩形波生成部と、
前記キャリア信号に基づき、前記送信対象信号を変調して、被変調信号を生成する変調部と、
矩形波に変換されたキャリア信号を前記増幅対象信号として受け取り、前記被変調信号を前記指定された信号として受け取り、前記合成信号を出力する請求項１１または１２に記載の増幅装置と、
前記合成信号を送信するアンテナ部と、
を備える送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、増幅装置および送信装置に関する。
【背景技術】
【０００２】
矩形信号の増幅に用いられるスイッチングアンプは、様々な装置に用いられている。例えば、信号の振幅レベルに応じて、スイッチングアンプの駆動台数を変え、各スイッチングアンプから出力された信号を合成することにより、変調を行う装置が知られている。また、スイッチングアンプからの出力信号には高次高調波成分が含まれるため、一般には、バンドパスフィルタ（ＢＰＦ）などのフィルタが用いられるが、前述の変調を行う装置では、出力信号の波形がステップ状となるため、フィルタを用いずとも高次高調波を抑制することができるという利点がある。
【０００３】
このように、スイッチングアンプの制御は非常に重要である。しかしながら、スイッチングアンプが想定通りに制御されない場合がある。そのため、スイッチングアンプを用いた装置の信頼性が損なわれる危険性がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開２００８／０３２７８２号
【特許文献２】国際公開２０１４／１０３２６５号
【特許文献３】特開２００７−２５８７６８号公報
【特許文献４】特開２０１６−１４４０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一実施形態は、従来よりも信頼性の高い、スイッチングアンプを用いた増幅装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の一実施形態としての増幅装置は、スイッチングアンプと、調整部と、を備える。前記スイッチングアンプは、制御信号に基づいて駆動し、入力された増幅対象信号を増幅して増幅信号を生成する。前記調整部は、前記増幅対象信号および前記制御信号の少なくともいずれかを、前記スイッチングアンプに入力される前に調整する。また、前記調整部は、前記制御信号がＬＯＷからＨＩＧＨになるタイミングが、前記増幅対象信号がＬＯＷからＨＩＧＨになるタイミングと揃うように、あるいは、前記増幅対象信号がＨＩＧＨからＬＯＷになるタイミングと揃うように、調整する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態である増幅装置の一例を示すブロック図。
【図２】スイッチングアンプの構成の一例を示す図。
【図３】フルブリッジ回路のスイッチング動作とその出力を説明する図。
【図４】調整部による調整を説明する図。
【図５】調整部が遅延回路により構成されている例を示す図。
【図６】調整部がＤフリップフロップにより構成されている例を示す図。
【図７】第２の実施形態である送信装置の一例を示すブロック図。
【図８】合成器の一例を示す図。
【図９】制御信号の生成について説明する図。
【図１０】第２の実施形態のスイッチングアンプに入力される制御信号と矩形波キャリア信号の例を示す図。
【図１１】制御信号の他の一例を示す図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら、本発明の実施形態について説明する。
【０００９】
（第１の実施形態）
図１は、第１の実施形態である増幅装置１の一例を示すブロック図である。本実施形態に係る増幅装置１は、スイッチングアンプ１１と、調整部１２と、を備える。
【００１０】
本実施形態の増幅装置１は、増幅装置１に入力された増幅の対象とされる矩形信号に対し、増幅を行う装置である。以降、増幅の対象とされる信号を「増幅対象信号」と、増幅された信号を「増幅信号」と記載する。例えば、中波放送などを送信する送信装置が、振幅変調を行うために、増幅装置１を備えることが想定され得る。その場合、波形が矩形に加工済みのキャリア信号が増幅対象信号に該当する。
【００１１】
スイッチングアンプ１１は、駆動時において、入力された増幅対象信号を増幅して増幅信号を生成する。なお、各スイッチングアンプ１１は、駆動していない場合もあり得る。例えば、複数の増幅装置１がある場合において、それらの一部が増幅を行い、残りは増幅を行わないこともあり得る。増幅を行うか否かは、スイッチングアンプ１１に入力される制御信号により判断される。すなわち、制御信号は、スイッチングアンプ１１の駆動（ＯＮ/ＯＦＦ）を制御するものであり、スイッチングアンプ１１は制御信号に基づいて駆動する。
【００１２】
本説明においては、制御信号は０または１の二値で表されものとする。そして、制御信号の値が１の場合に、スイッチングアンプ１１がＯＮとなり、増幅信号が出力されるとする。また、制御信号の値が０の場合は、スイッチングアンプ１１はＯＦＦとなり、出力がないものとする、言い換えれば、０Ｖが出力されるものとする。
【００１３】
なお、本実施形態では、制御信号は、増幅装置１の外部の装置により生成されて、増幅装置１に入力されるものとする。また、制御信号は、増幅対象信号の周期の半分の周期であるように生成されているものとする。制御信号のデューティー比は、任意な値でよい。
【００１４】
スイッチングアンプ１１の動作の詳細について説明する。図２は、スイッチングアンプ１１の構成の一例を示す図である。図２では、スイッチングアンプ１１がフルブリッジ回路で構成された例が示されている。フルブリッジ回路は、スイッチとして動作する四つのトランジスタが、フルブリッジ状に構成されたものである。ここでは、四つのトランジスタは、第１トランジスタＱ１、第２トランジスタＱ２、第３トランジスタＱ３、および第４トランジスタＱ４と記載する。具体的には、第１トランジスタＱ１と第２トランジスタＱ２は並列に接続されおり、第３トランジスタＱ３と第４トランジスタＱ４も並列に接続されている。また、第１トランジスタＱ１と第３トランジスタＱ３は直列に接続されており、第２トランジスタＱ２と第４トランジスタＱ４も直列に接続されている。
【００１５】
また、第１トランジスタＱ１と第２トランジスタＱ２との接続点には電源電圧Ｖｄが掛けられており、第３トランジスタＱ３と第４トランジスタＱ４との接続点はグラウンド（ＧＮＤ）と接続されている。電源電圧側にある第１トランジスタＱ１および第２トランジスタＱ２は、それぞれ、第１ハイサイドトランジスタおよび第２ハイサイドトランジスタとも記載する。ＧＮＤ側にある第３トランジスタＱ３および第４トランジスタＱ４は、それぞれ、第１ローサイドトランジスタおよび第２ローサイドトランジスタとも記載する。
【００１６】
また、図２の例では、フルブリッジ回路に一つのトランスＬが組み込まれている。増幅された電圧が、このトランスＬを介して出力されることを想定する。トランスＬの一端は、第１トランジスタＱ１と第３トランジスタＱ３との接続点と接続されている。一方、トランスＬの他端は、第２トランジスタＱ２と第４トランジスタＱ４との接続点と接続されている。図２の例では、このトランスＬに電源電圧が掛かることにより、増幅が行われる。つまり、制御信号が１のときは、トランスＬの両端間に電位差があるようにし、制御信号が０のときは、トランスＬの両端間に電位差がないように、各トランジスタが制御される。なお、ここでは、トランスＬの電位差は、第１トランジスタＱ１および第３トランジスタＱ３の接続点の電位（Ｖ１３）が、第２トランジスタＱ２および第４トランジスタＱ４の接続点の電位（Ｖ２４）よりも高い場合に正と定義し、低い場合に負と定義する。
【００１７】
各トランジスタは、増幅対象信号および制御信号の少なくともいずれかに基づき制御される。図２の例では、第１トランジスタＱ１は、入力される増幅対象信号に応じてスイッチングする。第２トランジスタＱ２は、増幅対象信号の反転信号が入力されて、当該反転信号に応じてスイッチングする。第３トランジスタＱ３は、増幅対象信号の反転信号と、制御信号の反転信号と、に応じてスイッチングする。図２の例では、第３トランジスタＱ３の入力線に増幅対象信号の反転信号が入力され、また、当該入力線に制御信号の反転信号に応じてスイッチングする第１スイッチＳＷ１が接続されている。これにより、第３トランジスタＱ３が、増幅対象信号の反転信号と、制御信号の反転信号と、に応じてスイッチングすることができる。第４トランジスタＱ４は、増幅対象信号と、制御信号の反転信号と、に応じてスイッチングする。図２の例では、第４トランジスタＱ４の入力線に増幅対象信号が入力され、また、当該入力線に制御信号の反転信号に応じてスイッチングする第２スイッチＳＷ２が接続されている。これにより、第４トランジスタＱ４が、増幅対象信号と、制御信号の反転信号と、に応じてスイッチングすることができる。
【００１８】
なお、各トランジスタは、入力された信号の値が閾値以上のときはＯＮになり、閾値未満のときはＯＦＦになるが、各トランジスタに入力される信号（増幅対象信号またはその反転信号）は矩形波のため、当該信号が最大（ＨＩＧＨ）のときはＯＮになり、最小（ＬＯＷ）のときはＯＦＦになる。また、各スイッチは、入力された信号の値が１のとき（つまり制御信号が０のとき）はＯＮになり、０のとき（つまり制御信号が１のとき）はＯＦＦになるものとする。
【００１９】
図２のような構成の場合、制御信号が０であれば、各スイッチがＯＮになってＧＮＤに電流が流れてしまうため、各ローサイドトランジスタがＯＮにならない。したがって、トランスＬの両端の電位差が０になり、２次側に発生する電圧も０になるというのが理想的な動作である。このように、図２のフルブリッジ回路は、増幅対象信号および制御信号に基づいて駆動するように構成されている。
【００２０】
しかし、スイッチングアンプ１１の構成によっては、制御信号が０であっても、還流電流が流れる場合がある。例えば、トランスＬに瞬間的な高電圧が掛かることを防ぐために、還流電流用ダイオードを設ける場合がある。また、トランジスタには、その内部に、等価的なダイオードを有するものがある。例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ型電磁効果トランジスタ）では、その構造上、ソースとドレインとの間にダイオードが等価的に内蔵される。このような、等価的なダイオードは、ボディダイオードと称される。ＭＯＳＦＥＴでは、通常、ドレインからソースに向かって電流が流れるが、このボディダイオードを介して、ソースからドレインに向かって還流電流が流れる場合がある。ゆえに、スイッチングアンプ１１がボディダイオードを有するトランジスタにより構成されている場合には、還流電流により、想定とは異なる出力が発生する場合がある。
【００２１】
図３（３Ａから３Ｆ）は、フルブリッジ回路のスイッチング動作とその出力を説明する図である。なお、図３Ａから３Ｆでは、ＯＦＦの状態のトランジスタは、ダイオードの図記号により示されている。また、ＯＮの状態のトランジスタも、ボディダイオードを介して電流が流れる場合は、ダイオードの図記号により示されている。
【００２２】
図３Ａから３Ｆの上部には、増幅対象信号および制御信号の波形が示されている。増幅対象信号の波形は、時間ｔにおける増幅対象信号の値を示す関数Ｓ（ｔ）にて表されるとする。また、制御信号の波形は、時間ｔにおける制御信号の値を示す関数Ｃ（ｔ）にて表されるとする。図３の例では、増幅対象信号および制御信号の値の変動により、１周期が[１]から[６]の６つの期間に分けられる。
【００２３】
なお、説明の便宜上、増幅対象信号および制御信号の値の組み合わせを、（増幅対象信号の値，制御信号の値）で表すものとする。また、増幅対象信号は矩形波であるため、ＨＩＧＨとＬＯＷの二値を取るが、ここでは、増幅対象信号のＨＩＧＨを１とし、ＬＯＷを０として説明する。つまり、組み合わせは、（１，０）、（１，１）、（０，０）、（０，１）の四種類である。
【００２４】
図３Ａは、組み合わせが（１，０）から（１，１）に切り替わった［１］の期間におけるフルブリッジ回路の動作を示す。[１]の期間では、第１トランジスタＱ１および第４トランジスタＱ４がＯＮとなり、第２トランジスタＱ２および第３トランジスタＱ３がＯＦＦとなる。ゆえに、第２トランジスタＱ２および第３トランジスタＱ３は、ダイオードの図記号により示されている。[１]の期間では、矢印で示されたように、直流電流がハイサイドからローサイドへ流れる。ここでは、第１トランジスタＱ１と第２トランジスタＱ２との接続点から、第２トランジスタＱ２と第４トランジスタＱ４との接続点へ向かう方向をプラスとし、反対方向をマイナスとする。つまり、組み合わせが（１，１）の状態では、トランスＬにプラスの電流が流れる。また、電位Ｖ１３のほうが電位Ｖ２４よりも高いため、出力電力はプラスとなる。
【００２５】
図３Ｂは、組み合わせが（１，１）から（１，０）に切り替わった[２]の期間におけるフルブリッジ回路の動作を示す。[２]の期間では、第１トランジスタＱ１のみがＯＮとなり、その他のトランジスタがＯＦＦとなる。[２]の期間では、本来は電流経路がないはずだが、第２トランジスタＱ２のボディダイオードにより電流経路が生じ、電流は矢印のように流れる。トランスＬ両端の電位差は、概ね０Ｖとなる。
【００２６】
図３Ｃは、組み合わせが（１，０）から（０，０）に切り替わった[３]の期間におけるフルブリッジ回路の動作を示す。[３]の期間では、第２トランジスタＱ２のみがＯＮとなり、その他のトランジスタがＯＦＦとなる。この場合も、本来は電流経路がないはずだが、第２トランジスタＱ２および第３トランジスタＱ３のボディダイオードにより、電源とＧＮＤが導通してしまう。また、直前の（１，０）の状態では、トランスＬにプラスの電流が流れていたため、トランスＬの自己誘導により、プラスの電流がトランスＬに流れ続けようとする。そのため、図３Ｃに示すように、第３トランジスタＱ３、トランスＬ、および第２トランジスタＱ２を経由して、電流が流れて電源に吸収される。トランジスタＱのＯＮ抵抗が０Ωである理想的な状態を仮定すると、トランスＬにかかる電位差は−Ｖｄになる。
【００２７】
制御信号が０であるため、本来ならばトランスＬの両端の電位差は０Ｖであることが望ましい。しかし、ボディダイオードを通る還流電流により、このように望ましくない出力電圧が生じることになる。
【００２８】
図３Ｄは、組み合わせが（０，０）から（０，１）に切り替わった[４]の期間におけるフルブリッジ回路の動作を示す。[４]の期間では、第２トランジスタＱ２および第３トランジスタＱ３がＯＮとなり、第１トランジスタＱ１および第４トランジスタＱ４がＯＦＦとなる。ゆえに、ハイサイドからローサイドへマイナスの電流が流れる。電位Ｖ１３のほうが電位Ｖ２４よりも低いため、出力電力はマイナスとなる。
【００２９】
図３Ｅは、組み合わせが（０，１）から（０，０）に切り替わった[５]の期間におけるフルブリッジ回路の動作を示す。[５]の期間では、第２トランジスタＱ２のみがＯＮとなり、その他のトランジスタがＯＦＦとなる。この場合も、本来は電流経路がないはずだが、第１トランジスタＱ１のボディダイオードにより電流経路が生じ、トランスＬの自己誘導により、電流は矢印のように流れる。出力電力は概ね０Ｖとなる。
【００３０】
図３Ｆは、組み合わせが（０，０）から（１，０）に切り替わった[６]の期間におけるフルブリッジ回路の動作を示す。[６]の期間では、第１トランジスタＱ１のみがＯＮとなり、その他のトランジスタがＯＦＦとなる。この場合も、本来は電流経路がないはずだが、第４トランジスタＱ４のボディダイオードにより、電源とＧＮＤが導通してしまい、トランスＬの自己誘導により、電流は矢印のように流れる。電位Ｖ１３のほうが電位Ｖ２４よりも高いため、出力電力はプラスとなる。
【００３１】
このように、組み合わせが（１，０）から（０，０）に切り替わる[３]の期間と、（０，０）から（１，０）に切り替わる［６］の期間とでは、出力電圧が０にならず、意図しない増幅が行われる。このように還流電流が生じてしまうと、スイッチングアンプ１１が想定通りに動作しない場合がある。そのため、高調波成分が抑制された増幅信号を得るために、スイッチングアンプ１１の駆動を制御したとしても、想定ほどの効果が得られないといった事態が生じる。
【００３２】
調整部１２は、スイッチングアンプ１１において上述された意図しない増幅が行われないように、増幅対象信号および制御信号の少なくともいずれかをスイッチングアンプ１１に入力される前に調整する。具体的には、図３で示された［３］および［６］の期間をなくすため、増幅対象信号の立ち上がりのタイミングと、制御信号の切り替わりのタイミングと、が一致するように調整する。なお、増幅対象信号および制御信号の切り替わる方向は同じでなくともよい。つまり、制御信号がＬＯＷからＨＩＧＨになるタイミング（立ち上がり）が、増幅対象信号がＬＯＷからＨｉｇｈ（立ち上がり）になるタイミングと揃うように、あるいは、増幅対象信号がＨＩＧＨからＬＯＷ（立ち下がり）になるタイミングと揃うように、調整すればよい。
【００３３】
なお、増幅対象信号および制御信号の切り替わりのタイミングの差異が増幅装置１に要求される精度に基づく許容範囲内であれば、増幅対象信号および制御信号の切り替わりのタイミングは一致したとみなしてよい。
【００３４】
図４は、調整部１２による調整を説明する図である。図４は、増幅対象信号が調整された場合を示す。図３に示された増幅対象信号および制御信号の波形に加えて、調整された増幅対象信号の波形が示されている。
【００３５】
調整された増幅対象信号は、増幅対象信号を遅延させることにより、生成され得る。図４に示すように、制御信号の立ち上がりは、増幅対象信号Ｓ（ｔ）の立ち上がりに対して、時間Ｔだけ遅れている。ゆえに、調整部１２は、増幅対象信号を時間Ｔだけ遅延させた信号Ｓ（ｔ−Ｔ）を生成し、スイッチングアンプ１１に入力する。これにより、図４に示すように、［３］および［６］の期間をなくすことができる。このように、意図しない増幅が行われる期間をなくすことにより、還流電流による意図しない増幅を防ぐことができる。
【００３６】
例えば、遅延回路を調整部１２として用いることができる。図５は、調整部１２が遅延回路１２１により構成されている例を示す図である。図５は、増幅対象信号を遅延させることを想定して、遅延回路１２１に増幅対象信号が入力されている。なお、遅延回路１２１に制御信号を入力して制御信号を遅延させてもよい。増幅対象信号および制御信号間の遅延量は予め確認されており、当該遅延量の分だけ、スイッチングアンプ１１への入力が遅れることになる。これにより、スイッチングアンプ１１への入力時点において、両信号の切り替わるタイミングが一致する。したがって、遅延回路１２１を調整部１２として用いることができる。
【００３７】
例えば、Ｄフリップフロップ（Ｄ−ＦＦ）を調整部１２として用いてもよい。図６は、調整部１２がＤフリップフロップ１２２により構成されている例を示す図である。Ｄフリップフロップ１２２は、ＣＬＫ端子への入力信号の立ち上がりにおいて、Ｄ端子への入力信号を出力すると同時に、それを保持する機能を有する。ゆえに、Ｄフリップフロップ１２２は、ＣＬＫ端子にて制御信号を受け取り、Ｄ端子にて増幅対象信号を受け取る。これにより得られたＤフリップフロップ１２２の出力信号の切り替わりのタイミングは、制御信号の立ち上がりのタイミングと一致する。Ｄフリップフロップ１２２は、遅延回路１２１の一種であるが、制御信号の立ち上がりのタイミングが周期ごとに変動するような場合でも特別な設定をすることなく、制御信号および増幅対象信号の切り替わりのタイミングを揃えることができる。
【００３８】
なお、厳密に言えば、増幅対象信号の切り替わりおよび制御信号の立ち上がりのタイミングは、スイッチングアンプ１１に処理される時点において、一致すべきである。言い換えれば、スイッチングアンプ１１内の各トランジスタのゲート端子の切り替わりのタイミングと、各ローサイドトランジスタに接続された各スイッチの動作タイミングと、を合わせることが望ましい。しかし、調整部１２において制御信号および増幅対象信号の切り替わりのタイミングを揃えても、各トランジスタのゲート端子に至るまでに、回路遅延により、制御信号および増幅対象信号のタイミングがずれることが想定される。したがって、調整部１２は、制御信号および増幅対象信号の切り替わりのタイミングを、調整時点において完全に揃えるのではなく、スイッチングアンプ１１に処理される時点において揃うように調整するほうが好ましい。例えば、調整部１２の調整後からスイッチングアンプ１１に処理されるまでに、増幅対象信号が時間Ｔｍだけ遅延し、制御信号が時間ＴＣだけ遅延する場合には、調整部１２は、増幅対象信号が制御信号よりも時間Ｔｍ−ＴＣだけ進んでいるように調整する。このようにして、回路の遅延を吸収することにより、より正確な増幅を実現できる。時間Ｔｍ及びＴＣは予め計測しておけばよい。
【００３９】
以上のように、本実施形態の増幅装置１では、調整部１２がスイッチングアンプ１１に入力される増幅対象信号および制御信号の少なくともいずれかを調整することにより、増幅対象信号がＬＯＷからＨＩＧＨになるタイミングもしくはＨＩＧＨからＬＯＷになるタイミングが、制御信号がＬＯＷからＨＩＧＨになるタイミングと一致する。これにより、意図しない増幅が行われるのを防ぎ、スイッチングアンプ１１から想定通りの増幅信号を得ることができる。
【００４０】
（第２の実施形態）
第２の実施形態では、第１の実施形態の増幅装置１の利用例として、第１の実施形態の増幅装置１を送信装置に適用した例を示す。
【００４１】
図７は、第２の実施形態である送信装置の一例を示すブロック図である。本実施形態に係る送信装置２は、矩形波生成部２１と、変調部２２と、制御信号生成部２３と、複数の増幅装置１と、合成器２４と、アンテナ部２５と、を備える。増幅装置１の数は特に限られるものではなく、ここでは、Ｎ（Ｎは２以上の整数）台の増幅装置１があるとする。
【００４２】
本実施形態の送信装置２は、音声信号などの送信対象の信号（送信対象信号）を、キャリア信号に基づき変調して送信する装置である。送信装置２は、送信対象の信号の振幅レベルに応じた台数の増幅装置１を駆動させることにより、振幅変調が施された信号を得る。つまり、必要な台数分だけ増幅装置１が駆動される。ゆえに、第１の実施形態と同様、制御信号により各増幅装置１の駆動は制御される。
【００４３】
なお、増幅装置１の有効性を示すために、上記のような処理を行う送信装置２に増幅装置１を適用した例を示すが、増幅装置１の適用先が限られるわけではない。
【００４４】
矩形波生成部２１は、正弦波であるキャリア信号に対して閾値判定を行い、キャリア信号をＨＩＧＨとＬＯＷに分ける。これにより、キャリア信号の波形を矩形波に変換する。正弦波であるキャリア信号を正弦波キャリア信号と、変換された矩形波のキャリア信号を矩形波キャリア信号と記載する。例えば、発振器などで発生させた正弦波を、矩形波生成部２１に通すことにより、パルス化することが考えられる。なお、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などから直接生成されたパルス波形をキャリア信号として使用する場合もあり得る。その場合は、ＦＰＧＡが矩形波生成部２１に該当し、正弦波キャリア信号の入力は不要となる。
【００４５】
変調部２２は、送信対象信号を、正弦波キャリア信号を用いて振幅変調して、被変調信号を生成する。なお、本説明において、「被変調信号」という用語は、変調される対象の信号が変調された結果生じた信号を意味する。言い換えれば、「被変調信号」は変調後の信号を意味する。一方、変調される対象の信号、すなわち、変調前の信号は、「変調信号」と記載される。
【００４６】
制御信号生成部２３は、被変調信号に基づき、増幅装置１の駆動を制御するための制御信号を生成する。図７の例では、各増幅装置１を他の増幅装置１とは関係なく駆動させるために、制御信号は増幅装置１ごとに生成される。ここでは、ｋ（ｋは、２以上かつＮ以下の整数）番目の増幅装置１に対する制御信号をＣｋと記載する。なお、いくつかの増幅装置１をまとめて同じ駆動にする場合は、まとめて駆動される増幅装置１に対する制御信号は共通でよい。制御信号の生成の詳細については後述する。
【００４７】
各増幅装置１は、第１の実施形態と同様に動作する。本実施形態では、対応する制御信号と、増幅対象信号である矩形波キャリア信号を受け取り、制御信号が１の場合に、矩形波キャリア信号の増幅信号を出力する。各増幅装置１の内部では、制御信号の立ち上がりおよび矩形波キャリア信号の切り替わりのタイミングが一致するように調整されている。図７では、矩形波キャリア信号が調整されている。
【００４８】
なお、遅延させる時間が同じである増幅回路がある場合、それらの増幅回路の調整部１２は共通としてもよい。つまり、複数のスイッチングアンプ１１と、一つの調整部１２と、を備えた増幅装置１を用いてもよい。
【００４９】
合成器２４は、各増幅装置１からの各増幅信号を合成して合成信号を生成する。図８は、合成器２４の一例を示す図である。図８では、トランスを用いて、合成器２４が実現されている。図８の例の合成器２４は、各増幅装置１からの出力電力を受け取るために、増幅装置１の台数以上のトランスを有する。合成器２４の各トランスは直列に接続されており、直列に接続されたトランス全体の一端は接地されており、他端からは合成信号が出力される。このような構成により、各増幅装置１からの増幅信号は電圧加算されて合成信号となり、アンテナ部２５に出力され得る。なお、図８に記載した複数のトランスは、すべて同じ巻き数比でも構わないし、異なる巻き数比でも構わない。
【００５０】
アンテナ部２５は、少なくともアンテナを有し、当該アンテナを介して、合成器２４からの合成信号を電波にて送信する。アンテナ部２５は、増幅器、フィルタなどを独自に有していてもよい。なお、フィルタは、所望の信号帯域のみを通過させるバンドパスフィルタであってもよいし、所望の周波数以下を通過させるローパスフィルタ、所望の周波数以上を通過させるバイパスフィルタ等があるが、いずれのフィルタを有していてもよい。
【００５１】
制御信号の生成の詳細について説明する。図９は、制御信号の生成について説明する図である。図９の例では、第１から第４までの４台の増幅装置１があることを想定し、四つの制御信号（Ｃ１からＣ４）が生成されるとする。
【００５２】
まず、制御信号生成部２３は、被変調信号の各時点の振幅レベルに応じてスイッチングアンプ１１の駆動台数を決定し、決定された駆動台数となるように、各スイッチングアンプ１１の制御信号を生成する。被変調信号が図９の上側に示されているが、振幅が上昇するにつれて、増幅装置１の必要駆動台数が増加する。そして、制御信号生成部２３は、複数の増幅装置１のうちから、決定された駆動台数分、増幅装置１を選択する。選択の方法は適宜に定めてよい。そして、選択された増幅装置１に対する制御信号の値を１にし、選択されなかった増幅装置１に対する制御信号の値を０とする。これにより、所望のタイミングにおいて、必要な台数分の増幅装置１が駆動される。また、制御信号生成部２３は、制御信号の周期が矩形波キャリア信号の周期の半分となるように、制御信号を生成する。
【００５３】
図９の例では、制御信号Ｃ４から降順に１に変更されている。被変調信号が０前後であれば、いずれのスイッチングアンプ１１も使用されないため、四つの制御信号は全て０である。振幅が０から上昇して第１の閾値を越えた場合、必要な駆動台数が１台となり、制御信号Ｃ４が１となる。その他の制御信号は０のままである。振幅がさらに上昇して第２の閾値を越えた場合は、必要な駆動台数が２台となり、制御信号Ｃ３およびＣ４が１となり、その他の制御信号は０のままである。このようにして、値が１である制御信号の数が増えていく。
【００５４】
そして、振幅が最大値に到達して下降していくと、値が１である制御信号の数も減少していく。また、振幅が０からマイナスに減少するときも、使用されるスイッチングアンプ１１の数は、振幅がプラスであるときと同様に、変動する。
【００５５】
このように、制御信号が生成されると、図９に示されているように、増幅対象信号である矩形波キャリア信号と、制御信号と、の切り替わりのタイミングは異なる。ゆえに、従来の増幅装置が備えられていると、意図しない増幅が起こり得る。
【００５６】
図１０は、第２の実施形態のスイッチングアンプ１１に入力される制御信号と矩形波キャリア信号の例を示す図である。前述の通り、スイッチングアンプ１１ごとに矩形波キャリア信号が調整されている。例えば、矩形波キャリア信号Ｓ（ｔ）の切り替わり時刻に対し、制御信号Ｃ１の立ち上がりは時間Ｔ１だけ遅れ、制御信号Ｃ２は時間Ｔ２だけ遅れ、制御信号Ｃ３は時間Ｔ３だけ遅れ、制御信号Ｃ４はＴ４だけ遅れているとする。その場合、第１増幅装置１は、矩形波キャリア信号Ｓ（ｔ）に対しＴ１の時間だけ遅延させた矩形波キャリア信号Ｓ（ｔ−Ｔ１）をスイッチングアンプ１１に入力する。第２増幅装置１は、矩形波キャリア信号Ｓ（ｔ）に対しＴ２の時間だけ遅延させた矩形波キャリア信号Ｓ（ｔ−Ｔ１）をスイッチングアンプ１１に入力する。第３増幅装置１は、矩形波キャリア信号Ｓ（ｔ）に対しＴ３の時間だけ遅延させた矩形波キャリア信号Ｓ（ｔ−Ｔ３）をスイッチングアンプ１１に入力する。第４増幅装置１は、矩形波キャリア信号Ｓ（ｔ）に対しＴ４の時間だけ遅延させた矩形波キャリア信号Ｓ（ｔ−Ｔ４）をスイッチングアンプ１１に入力する。これにより、いずれのスイッチングアンプ１１でも、矩形波キャリア信号の切り替わりおよび制御信号の立ち上がりのタイミングが一致している。これにより、意図しない増幅が防がれる。また、合成信号は、図１０の下側に示すように、ステップ状になるため、高次高調波が抑制された信号となる。
【００５７】
図１１は、制御信号の他の一例を示す図である。図９では、制御信号Ｃ１のパルス幅が制御信号Ｃ４のパルス幅よりも大幅に狭くなっている。この場合、増幅装置に高い応答速度が求められ、製造コストの増加等につながる。これを回避するために、図１１の例では、増幅装置１は、駆動した順に停止する。この場合、図９の例と比較すると、制御信号Ｃ１の立ち下がりの時刻と制御信号Ｃ４の立ち下がり時刻とが交換され、制御信号Ｃ２の立ち下がり時刻と制御信号Ｃ３の立ち下がり時刻とが交換されたようになる。各時点においてＯＮである増幅装置１の数は、図９の場合と同じであるため、合成信号は、結果的に、図１０の合成信号と同じになる。
【００５８】
このように制御信号のパルス幅を揃える場合は、制御信号生成部２３は、被変調信号の符号（すなわち正か負か）と、被変調信号の傾き（すなわち微分値）の符号と、の組み合わせを用いることにより、制御信号を生成する。使用する増幅装置１の優先順位を、この組み合わせごとに予め決めておくことで、増幅装置１を駆動した順に停止することが可能である。なお、この場合、送信装置２は、制御信号生成部２３とは別に、被変調信号の符号を判定する第１判定部と、被変調信号の微分値を算出する微分値算出部と、微分値の符号を判定する第２判定部と、を備えていてもよい。
【００５９】
以上のように、本実施形態の送信装置２は、第１の実施形態の増幅装置１を複数含む。各増幅装置１には個別の制御信号が入力されるが、各増幅装置１は、入力された制御信号の立ち上がりタイミングと、増幅対象信号の切り替わりタイミングとを、それぞれ揃える。これにより、各増幅装置１が正常な増幅動作を達成し、想定通りの増幅信号を生成することができる。また、送信装置２は、制御信号を用いて各増幅装置１の駆動順番を制御して、高調波成分が抑制された合成信号を生成する。意図しない増幅信号が含まれないため、当該合成信号は、既存装置より、高精度に高調波成分を抑制することができる。これにより、変調装置に用いるＢＰＦの要求仕様が緩和されるため、あるいは、ＢＰＦが不要となるため、変調装置の製造コストを抑えることができる。
【００６０】
また、本実施形態では調整部１２が増幅装置１に含まれるとしたが、調整部がＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）で実現されていてもよい。この場合、例えば矩形波性成分２１、変調部２２、制御信号生成部２３、調整部１２がＦＰＧＡに実装されており、ＦＰＧＡから複数の増幅器１に対してそれぞれ個別にＦＰＧＡ内で遅延させた矩形波キャリア信号と制御信号を与えることになる。
【００６１】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００６２】
１  増幅装置
１１  スイッチングアンプ
１２  調整部
１２１  遅延回路
１２２  Ｄフリップフロップ
２  送信装置
２１  矩形波生成部
２２  変調部
２３  制御信号生成部
２４  合成器
２５  アンテナ部
Ｑ１  第１トランジスタ
Ｑ２  第２トランジスタ
Ｑ３  第３トランジスタ
Ｑ４  第４トランジスタ
ＳＷ１  第１スイッチ
ＳＷ２  第２スイッチ
Ｌ  トランス
【図１】
2020150406.tif 000003
【図２】
2020150406.tif 000004
【図３Ａ】
2020150406.tif 000005
【図３Ｂ】
2020150406.tif 000006
【図３Ｃ】
2020150406.tif 000007
【図３Ｄ】
2020150406.tif 000008
【図３Ｅ】
2020150406.tif 000009
【図３Ｆ】
2020150406.tif 000010
【図４】
2020150406.tif 000011
【図５】
2020150406.tif 000012
【図６】
2020150406.tif 000013
【図７】
2020150406.tif 000014
【図８】
2020150406.tif 000015
【図９】
2020150406.tif 000016
【図１０】
2020150406.tif 000017
【図１１】
2020150406.tif 000018