(57)【要約】【課題】  性能を向上させることが可能な磁気抵抗素子を提供する。【解決手段】  実施形態の磁気抵抗素子は、不変の磁化方向を有する第１磁性層１４と、第１磁性層１４上に設けられた非磁性層１５と、非磁性層１５上に設けられ、可変の磁化方向を有し、希土類元素を含む第２磁性層１６と、第２磁性層１６上に設けられ、コバルトで構成された第３磁性層１７と、第３磁性層１７上に設けられた酸化物層１８とを含む。【選択図】  図１
2020150216.tif 000002
【特許請求の範囲】
【請求項１】
不変の磁化方向を有する第１磁性層と、
前記第１磁性層上に設けられた非磁性層と、
前記非磁性層上に設けられ、可変の磁化方向を有し、希土類元素を含む第２磁性層と、
前記第２磁性層上に設けられ、コバルトで構成された第３磁性層と、
前記第３磁性層上に設けられた酸化物層と
を具備する磁気抵抗素子。
【請求項２】
前記第２磁性層の前記希土類元素は、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、又はルテチウム（Ｌｕ）を含む
請求項１に記載の磁気抵抗素子。
【請求項３】
前記第２磁性層は、鉄（Ｆｅ）、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）の少なくとも１つをさらに含む
請求項１又は２に記載の磁気抵抗素子。
【請求項４】
前記酸化物層は、希土類元素を含む
請求項１乃至３のいずれかに記載の磁気抵抗素子。
【請求項５】
前記酸化物層の前記希土類元素は、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、又はルテチウム（Ｌｕ）を含む
請求項４に記載の磁気抵抗素子。
【請求項６】
前記第３磁性層の厚さは、０．１ｎｍ以上かつ０．３ｎｍ以下である
請求項１乃至５のいずれかに記載の磁気抵抗素子。
【請求項７】
請求項１に記載の磁気抵抗素子を含むメモリセルを具備する磁気記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗素子及び磁気記憶装置に関する。
【背景技術】
【０００２】
半導体記憶装置の一種としてＭＲＡＭ（magnetoresistive random access memory）が知られている。ＭＲＡＭは、情報を記憶するメモリセルに磁気抵抗効果（magnetoresistive effect）を持つ磁気抵抗素子を用いたメモリデバイスである。ＭＲＡＭの書込み方式には、スピン注入書き込み方式がある。このスピン注入書き込み方式は、磁性体のサイズが小さくなる程、磁化反転に必要なスピン注入電流が小さくなるという性質を有するため、高集積化、低消費電力化、及び高性能化に有利である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第９，１６６，０６５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、性能を向上させることが可能な磁気抵抗素子及び磁気記憶装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る磁気抵抗素子は、不変の磁化方向を有する第１磁性層と、前記第１磁性層上に設けられた非磁性層と、前記非磁性層上に設けられ、可変の磁化方向を有し、希土類元素を含む第２磁性層と、前記第２磁性層上に設けられ、コバルトで構成された第３磁性層と、前記第３磁性層上に設けられた酸化物層とを具備する。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１実施形態に係るＭＴＪ素子１０の断面図である。
【図２】図２は、非磁性元素が添加された強磁性層の磁気特性を説明する模式図である。
【図３】図３は、他の非磁性元素が添加された強磁性層の磁気特性を説明する模式図である。
【図４】図４は、希土類元素が添加された強磁性層の磁気特性を説明する模式図である。
【図５】図５は、比較例１〜６、及び実施例１〜３の特性を説明する図である。
【図６】図６は、比較例１、２の積層構造を説明する断面図である。
【図７】図７は、比較例３の積層構造を説明する断面図である。
【図８】図８は、比較例４〜６の積層構造を説明する断面図である。
【図９】図９は、実施例１〜３の積層構造を説明する断面図である。
【図１０】図１０は、第２実施形態に係るＭＲＡＭ１００のブロック図である。
【図１１】図１１は、第２実施形態に係るＭＲＡＭ１００の断面図である。
【発明を実施するための形態】
【０００７】
以下に実施形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。図面は模式的又は概念的なものであり、各図面の寸法及び比率等は必ずしも現実のものと同一とは限らない。各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
【０００８】
［第１実施形態］
以下に、磁気記憶装置に含まれる磁気抵抗素子（magnetoresistive element）について説明する。磁気抵抗素子は、磁気抵抗効果素子、又はＭＴＪ（magnetic tunnel junction）素子とも呼ばれる。磁気記憶装置（磁気メモリ）は、ＭＲＡＭ（magnetoresistive random access memory）である。
【０００９】
［１］  ＭＴＪ素子の構造
図１は、第１実施形態に係るＭＴＪ素子１０の断面図である。図１に示したＭＴＪ素子１０は、基板を含む下地構造（図示せず）上に設けられる。
【００１０】
図１に示すように、ＭＴＪ素子１０は、バッファ層（ＢＬ）１１、シフトキャンセル層（ＳＣＬ：shift cancelling layer）１２、スペーサ層１３、参照層（ＲＬ：reference layer）１４、トンネルバリア層（ＴＢ）１５、記憶層（ＳＬ：storage layer）１６、コバルト層（磁性層ともいう）１７、酸化物層（ＲＥＯ）１８、及びキャップ層（Ｃａｐ）１９が順に積層されて構成される。記憶層１６は、自由層（free layer）とも呼ばれる。参照層１４は、固定層（fixed layer）とも呼ばれる。シフトキャンセル層１２は、シフト調整層（shift adjustment layer）とも呼ばれる。ＭＴＪ素子１０の平面形状については特に制限はなく、例えば円や楕円である。
【００１１】
バッファ層１１は、アルミニウム（Ａｌ）、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、シリコン（Ｓｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、タンタル（Ｔａ）、或いはバナジウム（Ｖ）等を含む。また、これらのホウ化物を含んでもよい。ホウ化物は、２種類の元素からなる二元化合物に限らず、２種類の元素からなる三元化合物でもよい。つまり、二元化合物の混合物でもよい。例えば、バッファ層１１は、ホウ化ハフニウム(ＨｆＢ)、ホウ化マグネシウムアルミニウム(ＭｇＡｌＢ)、ホウ化ハフニウムアルミニウム(ＨｆＡｌＢ)、ホウ化スカンジウムアルミニウム(ＳｃＡｌＢ)、ホウ化スカンジウムハフニウム(ＳｃＨｆＢ)、或いはホウ化ハフニウムマグネシウム(ＨｆＭｇＢ)であってもよい。また、これらの材料が積層されていてもよい。高融点金属、及びそれらのホウ化物を用いることで、バッファ層の材料が磁性層に拡散するのを抑制でき、ＭＲ比（magnetoresistance ratio）の劣化を防ぐことができる。ここで、高融点金属とは、鉄（Ｆｅ）、及びコバルト（Ｃｏ）より融点が高い材料であり、例えばジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、タンタル（Ｔａ）、バナジウム（Ｖ）、或いはこれらの合金である。
【００１２】
シフトキャンセル層１２は、参照層１４からの漏れ磁場を低減し、この漏れ磁場が記憶層１６に印加されて記憶層１６の保磁力（或いは磁化曲線）がシフトするのを抑制する機能を有する。シフトキャンセル層１２は、強磁性材料で構成される。シフトキャンセル層１２は、例えば垂直磁気異方性を有し、その容易磁化方向は、膜面に対してほぼ垂直である。“ほぼ垂直”とは、残留磁化の方向が膜面に対して、４５°＜θ≦９０°の範囲内にあることを含む。シフトキャンセル層１２の磁化方向は、不変であり、一方向に固定される。シフトキャンセル層１２と参照層１４との磁化方向は、反平行に設定される。シフトキャンセル層１２は、例えば参照層１４と同じ強磁性材料で構成される。参照層１４の材料については後述する。シフトキャンセル層１２は、参照層１４の材料として列挙した強磁性材料のうち、参照層１４と異なる材料から選択してもよい。
【００１３】
スペーサ層１３は、非磁性材料で構成され、参照層１４とシフトキャンセル層１２とを反強磁性結合させる機能を有する。すなわち、参照層１４、スペーサ層１３、及びシフトキャンセル層１２は、ＳＡＦ（synthetic antiferromagnetic）構造を有する。参照層１４とシフトキャンセル層１２とは、スペーサ層１３を介して反強磁性結合する。スペーサ層１３は、例えば、ルテニウム（Ｒｕ）、又はルテニウム（Ｒｕ）を含む合金で構成される。
【００１４】
参照層１４は、強磁性材料で構成される。参照層１４は、例えば垂直磁気異方性を有し、その容易磁化方向は、膜面に対してほぼ垂直である。参照層１４の磁化方向は、不変であり、一方向に固定される。“磁化方向が不変”とは、ＭＴＪ素子１０に所定の書き込み電流を流した場合に、参照層１４の磁化方向が変化しないことを意味する。
【００１５】
参照層１４は、鉄（Ｆｅ）、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）のいずれか１つの元素を含む化合物で構成される。また、参照層１４は、ホウ素（Ｂ）、リン（Ｐ）、炭素（Ｃ）、アルミニウム（Ａｌ）、ケイ素（Ｓｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）、及びチタン（Ｔｉ）の少なくとも１つを不純物として更に含んでいてもよい。より具体的には、例えば、参照層１４は、コバルト鉄ボロン（ＣｏＦｅＢ）、又はホウ化鉄（ＦｅＢ）を含んでもよい。又は、参照層１４は、コバルト白金（ＣｏＰｔ）、コバルトニッケル（ＣｏＮｉ）、及びコバルトパラジウム（ＣｏＰｄ）の少なくともいずれか１つを含んでもよい。
【００１６】
トンネルバリア層１５は、非磁性材料で構成される。トンネルバリア層１５は、参照層１４と記憶層１６との障壁として機能する。トンネルバリア層１５は、例えば、絶縁材料で構成され、具体的には、酸化マグネシウム（ＭｇＯ）を含む。
【００１７】
記憶層１６は、強磁性材料で構成される。記憶層１６は、例えば垂直磁気異方性を有し、その容易磁化方向は、膜面に対して垂直又はほぼ垂直である。記憶層１６の磁化方向は、可変であり、反転可能である。“磁化方向が可変”とは、ＭＴＪ素子１０に所定の書き込み電流を流した場合に、記憶層１６の磁化方向が変化できることを意味する。記憶層１６、トンネルバリア層１５、及び参照層１４は、磁気トンネル接合を構成する。図１には、記憶層１６、参照層１４、及びシフトキャンセル層１２の磁化方向の一例を矢印で示している。なお、記憶層１６、参照層１４、及びシフトキャンセル層１２の磁化方向は、垂直方向に限定されず、面内方向であってもよい。
【００１８】
記憶層１６は、鉄（Ｆｅ）、コバルト（Ｃｏ）、及びニッケル（Ｎｉ）の少なくとも１つと、希土類元素とを含む化合物で構成される。なお、これら化合物にボロン（Ｂ）を含有してもよい。換言すると、記憶層１６は、Ｃｏ＋希土類元素、Ｆｅ＋希土類元素、Ｎｉ＋希土類元素、Ｃｏ＋Ｆｅ＋希土類元素、又はこれら構成にＢを含有する構成としてもよい。希土類元素は、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、又はルテチウム（Ｌｕ）を含む。希土類元素としては、特に、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、及びジスプロシウム（Ｄｙ）が効果的である。
【００１９】
コバルト層１７は、コバルト（Ｃｏ）を主成分とする磁性層である。具体的には、コバルト層１７は、コバルト（Ｃｏ）単体で構成される。コバルト層１７は、記憶層１６の磁気特性を向上させる機能を有する。
【００２０】
酸化物層１８は、金属酸化物で構成され、希土類元素（ＲＥ：Rare-earth element）を含む。希土類元素の酸化物を、単に希土類酸化物（ＲＥＯ：rare-earth oxide）とも言う。酸化物層１８に含まれる希土類元素は、例えば、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、又はルテチウム（Ｌｕ）を含む。酸化物層１８内に含まれる希土類元素は、結合（例えば、共有結合（covalent bonding））の格子間隔が他の元素と比較して大きい結晶構造を有する。このため、酸化物層１８は、これに隣り合う強磁性層が不純物を含む非晶質（アモルファス状態である）である場合、高温環境（例えば、アニール処理）下において、当該不純物を酸化物層１８内に拡散させる機能を有する。すなわち、酸化物層１８は、アニール処理によって、アモルファス状態の強磁性層から不純物を取り除き、強磁性層を高配向な結晶状態にする機能を有する。
【００２１】
キャップ層１９は、非磁性の導電層であり、例えば、白金（Ｐｔ）、タングステン（Ｗ）、タンタル（Ｔａ）、又はルテニウム（Ｒｕ）等を含む。
【００２２】
ＭＴＪ素子１０は、例えば、スピン注入書き込み方式によりデータの書き換えが可能である。スピン注入書き込み方式では、ＭＴＪ素子１０に直接に書き込み電流を流し、この書き込み電流によってＭＴＪ素子１０の磁化状態を制御する。ＭＴＪ素子１０は、記憶層１６と参照層１４との磁化の相対関係が平行か反平行かによって、低抵抗状態と高抵抗状態とのいずれかを取り得る。すなわち、ＭＴＪ素子１０は、可変抵抗素子である。
【００２３】
ＭＴＪ素子１０に対して、記憶層１６から参照層１４へ向かう書き込み電流を流すと、記憶層１６と参照層１４との磁化の相対関係が平行になる。この平行状態の場合、ＭＴＪ素子１０の抵抗値は最も低くなり、ＭＴＪ素子１０は低抵抗状態に設定される。ＭＴＪ素子１０の低抵抗状態を、例えばデータ“０”と規定する。
【００２４】
一方、ＭＴＪ素子１０に対して、参照層１４から記憶層１６へ向かう書き込み電流を流すと、記憶層１６と参照層１４との磁化の相対関係が反平行になる。この反平行状態の場合、ＭＴＪ素子１０の抵抗値は最も高くなり、ＭＴＪ素子１０は高抵抗状態に設定される。ＭＴＪ素子１０の高抵抗状態を、例えばデータ“１”と規定する。
【００２５】
これにより、ＭＴＪ素子１０を１ビットデータ（２値データ）を記憶可能な記憶素子として使用することができる。ＭＴＪ素子１０の抵抗状態とデータとの割り当ては任意に設定可能である。
【００２６】
ＭＴＪ素子１０からデータを読み出す場合は、ＭＴＪ素子１０に読み出し電圧を印加し、この時にＭＴＪ素子１０に流れる読み出し電流に基づいてＭＴＪ素子１０の抵抗値を、センスアンプなどを用いて検知する。この読み出し電流は、スピン注入によって磁化反転する閾値よりも十分小さい値に設定される。
【００２７】
［２］  記憶層の構成について
次に、記憶層の構成について説明する。記憶層は、強磁性層で構成される。
【００２８】
書き込みエラー率ＷＥＲ（write error rate）を改善するためには、強磁性層の飽和磁化Ｍｓを低くすることが望ましい。飽和磁化Ｍｓを低くするには、強磁性層に非磁性元素を添加することが考えられる。
【００２９】
図２は、非磁性元素が添加された強磁性層の磁気特性を説明する模式図である。図２は、質量が比較的重い非磁性元素を強磁性層に添加した例である。質量が比較的重い非磁性元素としては、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、及びタンタル（Ｔａ）などが挙げられる。図２の矢印を含む丸は、強磁性層を構成する複数の強磁性粒子ＦＭを表している。強磁性粒子内の矢印は、スピンを表している。図２のハッチングを付した丸は、非磁性元素ＮＭ１を表している。
【００３０】
図２に示すように、質量が比較的重い非磁性元素ＮＭ１が添加された強磁性層では、飽和磁化Ｍｓを低くすることができる。しかし、非磁性元素ＮＭ１の周囲において、スピンが乱れる。これに起因して、強磁性層の熱安定性Δが劣化してしまう。製造工程において、高温熱処理が施されるＭＴＪ素子では、強磁性層の熱安定性Δが劣化するのは好ましくない。
【００３１】
また、強磁性層のスピンが乱れることで、ダンピング定数αが増加する。書き込み電流は、ダンピング定数αに比例するため、低電流化のためにはダンピング定数αが小さいことが望ましい。さらに、強磁性層のスピンが乱れることで、交換スティフネス定数Ａｅｘが低下してしまう。交換スティフネス定数Ａｅｘは、粒子間の交換相互作用の強さを表す指標である。強磁性層の交換スティフネス定数Ａｅｘが低下すると、熱安定性Δが劣化してしまう。
【００３２】
図３は、他の非磁性元素が添加された強磁性層の磁気特性を説明する模式図である。図３は、質量が比較的軽い非磁性元素を強磁性層に添加した例である。質量が比較的軽い非磁性元素としては、例えば、ホウ素（Ｂ）が挙げられる。図３のハッチングを付した丸は、非磁性元素ＮＭ２を表している。
【００３３】
図３に示すように、質量が比較的軽い非磁性元素ＮＭ２が添加された強磁性層では、飽和磁化Ｍｓを低くすることができる。しかし、非磁性元素ＮＭ２の周囲において、スピンが乱れるのは、図２と同様である。これに起因して、ダンピング定数αが増加し、また、交換スティフネス定数Ａｅｘが低下してしまう。
【００３４】
図４は、希土類元素が添加された強磁性層の磁気特性を説明する模式図である。図４において、破線の丸が希土類元素ＲＥを表している。
【００３５】
図４に示すように、強磁性層に希土類元素ＲＥを添加すると、希土類元素ＲＥの磁化方向は、強磁性層の磁化方向と反平行になる。すなわち、希土類元素ＲＥは、強磁性層の飽和磁化Ｍｓを部分的にキャンセルすることができるため、強磁性層の飽和磁化Ｍｓを低減できる。
【００３６】
また、希土類元素ＲＥと強磁性粒子ＦＭとは磁性的に結合しているので、強磁性層のスピンが乱れるのを抑制できる。これにより、強磁性層の交換スティフネス定数Ａｅｘが低下するのを抑制できるため、強磁性層の熱安定性Δが劣化するのを抑制できる。希土類元素ＲＥの添加量を大きくするほど、飽和磁化Ｍｓを低下させることができる。
【００３７】
本実施形態の記憶層１６は、図４の構成を有する。また、本実施形態の記憶層１６は、コバルト鉄ボロン（ＣｏＦｅＢ）を主成分とし、ＣｏＦｅＢに希土類元素ＲＥが添加されて構成される場合として説明を行う。
【００３８】
［３］  記憶層ＳＬ、コバルト層Ｃｏ、及び酸化物層ＲＥＯの積層構造について
次に、記憶層ＳＬ、コバルト層Ｃｏ、及び酸化物層ＲＥＯの積層構造について説明する。
【００３９】
図５は、比較例１〜６、及び実施例１〜３の特性を説明する図である。図６は、比較例１、２の積層構造を説明する断面図である。図７は、比較例３の積層構造を説明する断面図である。図８は、比較例４〜６の積層構造を説明する断面図である。図９は、実施例１〜３の積層構造を説明する断面図である。なお、図６〜図９は、記憶層ＳＬとその上下の層とを抽出して示した断面図である。
【００４０】
図５には、記憶層ＳＬの組成、コバルト層Ｃｏの有無、記憶層ＳＬの厚さ（ｎｍ）、記憶層ＳＬの異方性磁界Ｈｋ（ｋＯｅ）、記憶層ＳＬの飽和磁化Ｍｓ（ｅｍｕ／ｃｍ３）、熱安定性Δの計算値、書き込みエラー率ＷＥＲ、及びアニール温度を示している。図５において、記憶層ＳＬの組成を“ＳＬ  composition”、コバルト層の有無を“Ｃｏ  insert”、記憶層ＳＬの厚さを“ＳＬ  ＴＨＫ”、記憶層ＳＬの異方性磁界を“ＳＬ  Ｈｋ”、 記憶層ＳＬの飽和磁化を“ＳＬ  Ｍｓ”、熱安定性Δの計算値を“Δｃａｌ．”、アニール温度を“Anneal temp.”と表記している。書き込みエラー率ＷＥＲは、「良い（Good）」、「悪い（Bad）」の２種類で相対的に表している。アニール温度は、「高温（high）」、「中間温度（middle）」、「低温（low）」の３種類で相対的に表している。
【００４１】
図６（比較例１、２）に示すように、ＭＴＪ素子は、トンネルバリア層ＴＢ、記憶層ＳＬ、及び酸化物層ＲＥＯがこの順に積層された積層構造を含む。トンネルバリア層ＴＢは、酸化マグネシウム（ＭｇＯ）で構成される。記憶層ＳＬは、コバルト鉄ボロン（ＣｏＦｅＢ）で構成される。酸化物層ＲＥＯは、希土類酸化物で構成され、例えばガドリニウム酸化物で構成される。図６に示すように、複数の層が積層された後に、アニール（熱処理）が行われる。なお、実際には、アニールは、ＭＴＪ素子１０を構成する全ての層が積層された後に行われる。図７〜９についても、同様にアニールが行われる。
【００４２】
図５における比較例１、２では、異方性磁界Ｈｋが低く、飽和磁化Ｍｓが高くなっている。また、比較例１、２では、ＷＥＲが悪くなっている。
【００４３】
図７（比較例３）に示すように、ＭＴＪ素子は、トンネルバリア層ＴＢ、記憶層ＳＬ、及び酸化物層ＲＥＯがこの順に積層された積層構造を含む。トンネルバリア層ＴＢは、酸化マグネシウム（ＭｇＯ）で構成される。記憶層ＳＬは、コバルト鉄ボロン（ＣｏＦｅＢ）に、非磁性元素としてのモリブデン（Ｍｏ）が添加されて構成される。モリブデン（Ｍｏ）が添加されたＣｏＦｅＢを“ＣｏＦｅＢ−Ｍｏ”と表記する。酸化物層ＲＥＯは、希土類酸化物で構成され、例えばガドリニウム酸化物で構成される。
【００４４】
図５における比較例３では、強磁性層（ＣｏＦｅＢ）に非磁性元素（モリブデン（Ｍｏ））を添加したことで、飽和磁化Ｍｓを低くできる。また、ＷＥＲが良くなっている。しかし、比較例３では、熱安定性Δが劣化している。
【００４５】
図８（比較例４〜６）に示すように、ＭＴＪ素子は、トンネルバリア層ＴＢ、記憶層ＳＬ、及び酸化物層ＲＥＯがこの順に積層された積層構造を含む。トンネルバリア層ＴＢは、酸化マグネシウム（ＭｇＯ）で構成される。記憶層ＳＬは、コバルト鉄ボロン（ＣｏＦｅＢ）に、希土類元素ＲＥが添加されて構成される。希土類元素ＲＥが添加されたＣｏＦｅＢを“ＣｏＦｅＢ−ＲＥ”と表記する。希土類元素ＲＥとしては、例えばガドリニウム（Ｇｄ）が用いられる。ガドリニウム（Ｇｄ）が添加されたＣｏＦｅＢを“ＣｏＦｅＢ−Ｇｄ”と表記する。
【００４６】
図５に示すように、比較例４、比較例５、比較例６はそれぞれ、アニール温度が高温、中間温度、低温に対応している。比較例４〜６では、飽和磁化Ｍｓをさらに低くできる。しかし、アニール温度が高くなるにつれて、すなわち、比較例６、比較例５、比較例４の順に、熱安定性Δが劣化している。比較例４〜６では、ＣｏＦｅＢ−Ｇｄの温度耐性が悪い（ネール点が低い）ことによる熱安定性Δの劣化（Ｈｋの低下）が生じる。ＭＴＪ素子を製造する工程において、高温でアニールが行われる場合がある。高温でアニールが行われた場合でも、ＭＴＪ素子は、磁気特性が劣化しないことが望ましい。
【００４７】
図９（実施例１〜３）に示すように、ＭＴＪ素子は、トンネルバリア層ＴＢ、記憶層ＳＬ、コバルト層Ｃｏ、及び酸化物層ＲＥＯがこの順に積層された積層構造を含む。トンネルバリア層ＴＢは、酸化マグネシウム（ＭｇＯ）で構成される。記憶層ＳＬは、ＣｏＦｅＢ−ＲＥ、例えばＣｏＦｅＢ−Ｇｄで構成される。実施例１〜３における記憶層ＳＬ、コバルト層Ｃｏ、及び酸化物層ＲＥＯはそれぞれ、図１の記憶層１６、コバルト層１７、及び酸化物層１８に対応する。
【００４８】
図５に示すように、実施例１〜３は、コバルト層Ｃｏの厚さを変えており、具体的には、実施例１、実施例２、実施例３はそれぞれ、コバルト層Ｃｏの厚さが０．１ｎｍ、０．２ｎｍ、０．３ｎｍに対応している。コバルト層Ｃｏの厚さは、０．１ｎｍ以上かつ０．３ｎｍ以下であることが望ましい。記憶層ＳＬと酸化物層ＲＥＯとの間にコバルト層Ｃｏを挿入することで、熱安定性Δを向上させることができる。また、コバルト層Ｃｏの厚さを厚くするにつれて、すなわち、実施例１〜３につれて、熱安定性Δが向上している。実施例１〜３では、コバルト層Ｃｏの厚さを厚くするにつれてＨｋが向上し、その結果、熱安定性Δが向上している。
【００４９】
［４］  第１実施形態の効果
以上詳述したように第１実施形態では、磁気抵抗素子（ＭＴＪ素子）１０は、（１）不変の磁化方向を有する参照層１４と、（２）参照層１４上に設けられたトンネルバリア層１５と、（３）トンネルバリア層１５上に設けられ、可変の磁化方向を有し、希土類元素を含む記憶層１６と、（４）記憶層１６上に設けられ、コバルトで構成された磁性層１７と、（５）磁性層１７上に設けられ、希土類元素を含む酸化物層１８とを含む。
【００５０】
従って第１実施形態によれば、強磁性層に希土類元素が添加されて記憶層１６が構成される。これにより、記憶層１６の飽和磁化Ｍｓを低減できる。この結果、書き込みエラー率ＷＥＲを低減できる。
【００５１】
また、ＭＴＪ素子１０は、希土類元素を含む酸化物層１８を備える。酸化物層１８は、アニール処理によって、アモルファス状態の強磁性層から不純物を取り除くことができる。これにより、記憶層１６の結晶配向を向上させることができる。
【００５２】
また、記憶層１６と酸化物層１８との間にコバルト層１７を挿入している。コバルト層１７を挿入することで、記憶層１６の熱安定性Δを向上させることができる。
【００５３】
すなわち、本実施形態の記憶層１６は、飽和磁化Ｍｓを低下させつつ、熱安定性Δが劣化するのを抑制できる。また、コバルト層１７を挿入することにより異方性磁界Ｈｋが向上し、交換スティフネス定数Ａｅｘを維持しながら飽和磁化Ｍｓの低減と、熱安定性Δの向上とが両立できる。結果として、性能を向上させることが可能な磁気抵抗素子を実現できる。
【００５４】
［第２実施形態］
第２実施形態は、第１実施形態で示したＭＴＪ素子１０を用いた磁気記憶装置、すなわちＭＲＡＭの構成例である。
【００５５】
図１０は、第２実施形態に係るＭＲＡＭ１００のブロック図である。ＭＲＡＭ１００は、メモリセルアレイ３１、ロウデコーダ３２、カラムデコーダ３３、カラム選択回路３４Ａ、３４Ｂ、書き込み回路３５Ａ、３５Ｂ、及び読み出し回路３６などを備える。
【００５６】
メモリセルアレイ３１は、行列状に配置された複数のメモリセルＭＣを備える。メモリセルアレイ３１内には、複数のビット線ＢＬ、複数のソース線ＳＬ、及び複数のワード線ＷＬが配設される。複数のビット線ＢＬ、及び複数のソース線ＳＬは、カラム方向に延び、複数のワード線ＷＬは、カラム方向に交差するロウ方向に延びる。１個のメモリセルＭＣは、１本のビット線ＢＬ、１本のソース線ＳＬ、及び１本のワード線に接続される。
【００５７】
メモリセルＭＣは、１個のＭＴＪ素子１０と、１個の選択トランジスタ３０とを備える。選択トランジスタ３０は、例えばＮチャネルＭＯＳトランジスタで構成される。
【００５８】
ＭＴＪ素子１０の一端は、ビット線ＢＬに接続され、ＭＴＪ素子１０の他端は、選択トランジスタ３０のドレインに接続される。選択トランジスタ３０のソースは、ソース線ＳＬに接続され、そのゲートは、ワード線ＷＬに接続される。
【００５９】
ロウデコーダ３２は、複数のワード線ＷＬに接続される。ロウデコーダ３２は、外部からのアドレス信号をデコードし、デコード結果に基づいて、１本のワード線ＷＬを選択する。
【００６０】
カラムデコーダ３３は、外部からのアドレス信号をデコードし、カラム選択信号を生成する。カラム選択信号は、カラム選択回路３４Ａ、３４Ｂに送られる。
【００６１】
カラム選択回路３４Ａは、ビット線ＢＬの一端、及びソース線ＳＬの一端に接続される。カラム選択回路３４Ｂは、ビット線ＢＬの他端、及びソース線ＳＬの他端に接続される。カラム選択回路３４Ａ、３４Ｂは、カラムデコーダ３３から送られるカラム選択信号に基づいて、１本のビット線ＢＬ、及び１本のソース線ＳＬを選択する。
【００６２】
書き込み回路３５Ａは、カラム選択回路３４Ａを介して、ビット線ＢＬの一端、及びソース線ＳＬの一端に接続される。書き込み回路３５Ａは、カラム選択回路３４Ａを介して、ビット線ＢＬの他端、及びソース線ＳＬの他端に接続される。書き込み回路３５Ａ、３５Ｂは、ビット線ＢＬ及びソース線ＳＬを介して、メモリセルＭＣに書き込み電流を流し、メモリセルにデータを書き込む。書き込み回路３５Ａ、３５Ｂは、書き込み電流を発生する電流源又は電圧源などのソース回路、及び書き込み電流を吸収するシンク回路などを備える。
【００６３】
読み出し回路３６は、カラム選択回路３４Ｂを介して、ビット線ＢＬ及びソース線ＳＬに接続される。読み出し回路３６は、選択メモリセルに流れる電流を検知することによって、選択メモリセルに格納されたデータを読み出す。読み出し回路３６は、読み出し電流を発生する電圧源又は電流源、読み出し電流を検知及び増幅するセンスアンプ、及びデータを一時的に保持するラッチ回路などを備える。
【００６４】
データの書き込み時、書き込み回路３５Ａ、３５Ｂは、メモリセルＭＣに書き込まれるデータに応じて、書き込み電流をメモリセルＭＣ内のＭＴＪ素子１０に双方向に流す。すなわち、書き込み回路３５Ａ、３５Ｂは、ＭＴＪ素子１０に書き込むデータに応じて、ビット線ＢＬからソース線ＳＬに向かう書き込み電流、或いはソース線ＳＬからビット線ＢＬに向かう書き込み電流を、メモリセルＭＣに供給する。書き込み電流の電流値は、磁化反転閾値より大きく設定される。
【００６５】
データの読み出し時、読み出し回路３６は、読み出し電流を、メモリセルＭＣに供給する。読み出し電流の電流値は、読み出し電流によってＭＴＪ素子１０の記憶層の磁化が反転しないよう、磁化反転閾値より小さく設定される。
【００６６】
読み出し電流が供給されたＭＴＪ素子１０の抵抗値の大きさに応じて、電流値または電位が異なる。この抵抗値の大きさに応じた変動量（読み出し信号、読み出し出力）に基づいて、ＭＴＪ素子１０が記憶するデータが判別される。
【００６７】
次に、ＭＲＡＭの構造の一例について説明する。図１１は、第２実施形態に係るＭＲＡＭ１００の断面図である。
【００６８】
半導体基板４０は、Ｐ型半導体基板からなる。Ｐ型半導体基板４０は、半導体基板に設けられたＰ型半導体領域（Ｐ型ウェル）であってもよい。
【００６９】
半導体基板４０内には、選択トランジスタ３０が設けられる。選択トランジスタ３０は、例えば、ＮチャネルＭＯＳトランジスタで構成される。また、選択トランジスタ３０は、例えば、埋め込みゲート（buried gate）構造を有するＭＯＳトランジスタで構成される。なお、選択トランジスタ３０は、埋め込みゲート型ＭＯＳトランジスタに限定されず、プレーナー型ＭＯＳトランジスタで構成してもよい。
【００７０】
選択トランジスタ３０は、ゲート電極４１、キャップ層４２、ゲート絶縁膜４３、ソース領域４４、及びドレイン領域４５を備える。ゲート電極４１は、ワード線ＷＬとして機能する。
【００７１】
ゲート電極４１は、ロウ方向に延び、半導体基板４０に埋め込まれる。ゲート電極４１の上面は、半導体基板４０の上面より低い。ゲート電極４１上には、絶縁材料で構成されるキャップ層４２が設けられる。ゲート電極４１の底面及び両側面には、ゲート絶縁膜４３が設けられる。半導体基板４０内かつゲート電極４１の両側には、ソース領域４４及びドレイン領域４５が設けられる。ソース領域４４及びドレイン領域４５は、半導体基板４０に高濃度のＮ型不純物を導入して形成されたＮ＋型拡散領域からなる。
【００７２】
ドレイン領域４５上には、ピラー状の下部電極４６が設けられ、下部電極４６上には、ＭＴＪ素子１０が設けられる。ＭＴＪ素子１０上には、ピラー状の上部電極４７が設けられる。上部電極４７上には、ロウ方向に交差するカラム方向に延びるビット線ＢＬが設けられる。
【００７３】
ソース領域４４上には、コンタクトプラグ４８が設けられる。コンタクトプラグ４８上には、カラム方向に延びるソース線ＳＬが設けられる。例えば、ソース線ＳＬは、ビット線ＢＬより下層の配線層で構成される。半導体基板４０とビット線ＢＬとの間には、層間絶縁層４９が設けられる。
【００７４】
第２実施形態によれば、第１実施形態で示したＭＴＪ素子１０を用いてＭＲＡＭを構成することができる。また、性能を向上させることが可能なＭＲＡＭを実現できる。
【００７５】
上述の実施形態ではスイッチング素子として、３端子型の選択トランジスタを適用した場合にて説明したが、スイッチング素子として、２端子型のスイッチング機能を有するスイッチング素子を適用してもよい。また、メモリセルアレイは、例えば、１本のビット線ＢＬと１本のワード線ＷＬとの組によって１つのメモリセルＭＣを選択可能な構造を有し、これら構造がＺ方向に複数積層された構造を有するようなアレイ構造など、任意のアレイ構造が適用可能である。
【００７６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７７】
１０…ＭＴＪ素子、１１…バッファ層、１２…シフトキャンセル層、１３…スペーサ層、１４…参照層、１５…トンネルバリア層、１６…記憶層、１７…コバルト層、１８…酸化物層、１９…キャップ層、３０…選択トランジスタ、３１…メモリセルアレイ、３２…ロウデコーダ、３３…カラムデコーダ、３４Ａ，３４Ｂ…カラム選択回路、３５Ａ，３５Ｂ…書き込み回路、３６…読み出し回路、４０…半導体基板、４１…ゲート電極、４２…キャップ層、４３…ゲート絶縁膜、４４…ソース領域、４５…ドレイン領域、４６…下部電極、４７…上部電極、４８…コンタクトプラグ、４９…層間絶縁層。
【図１】
2020150216.tif 000003
【図２】
2020150216.tif 000004
【図３】
2020150216.tif 000005
【図４】
2020150216.tif 000006
【図５】
2020150216.tif 000007
【図６】
2020150216.tif 000008
【図７】
2020150216.tif 000009
【図８】
2020150216.tif 000010
【図９】
2020150216.tif 000011
【図１０】
2020150216.tif 000012
【図１１】
2020150216.tif 000013