(57)【要約】【課題】周期的に変化するＶＣＯの入力制御電圧に係る異常を簡易的に検出できるようにしたＰＬＬ回路の異常検出装置を提供する。【解決手段】ＰＬＬ回路は、入力制御電圧Ｖｃに応じて周波数を変化させる信号を出力するＶＣＯを用いて入力制御電圧Ｖｃを周期的に制御することで、ＶＣＯの出力周波数ｆｃを所定の周波数変調方式により周期的に制御する。異常検出装置は、平均部により入力制御電圧Ｖｃを検出した検出電圧Ｖc2を平均化し、ロジック回路９は平均部１２により平均化された検出電圧Ｖc2が正常範囲から外れているか否かを判定することで異常検出する。【選択図】図３
2020195080.tif 000002
【特許請求の範囲】
【請求項１】
入力制御電圧に応じて周波数を変化させる信号を出力するＶＣＯ（２）を用いて前記入力制御電圧を周期的に制御することで前記ＶＣＯの出力周波数を所定の周波数変調方式により前記周期的に制御するように構成されるＰＬＬ回路（１）についての異常検出装置（１０；２１０）であって、
前記周期的に変化する前記入力制御電圧を検出して平均化する平均部（１２）と、
前記平均部により平均化された検出電圧が正常範囲から外れているか否かを判定することで異常検出する異常検出部（９）と、
を備える異常検出装置。
【請求項２】
前記異常検出部は、所定の周波数範囲から逸脱しているか否かの異常検出、及び、所定の周波数変調の異常検出を同時に行う請求項１記載の異常検出装置。
【請求項３】
前記平均部は、ＲＣローパスフィルタ回路を用いて構成され、前記ＲＣローパスフィルタ回路の時定数が調整可能に構成されている請求項１または２記載の異常検出装置。
【請求項４】
前記平均部が平均化する前に前記入力制御電圧の前記検出電圧をプリチャージするプリチャージ部（３０）、をさらに備える請求項１から３の何れか一項に記載の異常検出装置。
【請求項５】
前記異常検出部は、前記周波数が前記周期的に変化する特性であれば、前記周波数が線形的に変化するか非線形に変化するかに拘わらず異常検出する請求項１から４の何れか一項に記載の異常検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異常検出装置に関する。
【背景技術】
【０００２】
システムがＰＬＬ回路を用いて周波数変調する場合、ＰＬＬ回路を構成するＶＣＯ（Voltage Controlled Oscillator）の入力制御電圧を変化させることで周波数変調を実現する。このとき、ＶＣＯの入力制御電圧が規定の電圧範囲を逸脱すると、ＰＬＬ回路の周波数ロックが不能になり、周波数変調制御に異常を生じることもある。システムは、この種の異常に対処するため、ロック検出を行うことがある（例えば、特許文献１参照）。ＰＬＬ回路を構成する分周器の出力信号を取得しデジタル信号処理を行うことでロックエラーを検出することも考えられるが、多重系の相互監視を必要とする車載異常監視システムではデバイス端のアナログ判定も有効となる。
【０００３】
そこで特許文献１記載のように、ＶＣＯの入力制御電圧を監視することでロックエラーを検出することが考えられる。システムがＶＣＯの入力制御電圧を監視するとき当該入力制御電圧を所定の上限閾値電圧及び下限閾値電圧と比較する比較器を設け、上限閾値電圧及び下限閾値電圧の間に入っているか否かを監視する。
【０００４】
ここではＰＬＬ回路がＶＣＯの入力制御電圧を下限値から上限値まで徐々に変化させることで初期周波数から最終周波数まで徐々に上昇させるＦＣＭ変調方式を適用した場合のエラー検出方法について説明する。
ＶＣＯの入力制御電圧が所定の範囲内で変化するか否かを判定するため、システムは変調周期の初期にＶＣＯの入力制御電圧を一定とする異常判定期間を設け、入力制御電圧がこの異常判定期間中に下限閾値電圧を下回っているか否かを比較判定する。このとき入力制御電圧が下限閾値電圧を下回っていれば下限異常と判定できる。またシステムは、変調周期の終期にＶＣＯの入力制御電圧を一定とする異常判定期間を設けることで、異常判定期間中に入力制御電圧が上限閾値電圧を上回っているか否かを比較判定する。このとき入力制御電圧が上限閾値電圧を上回っていれば上限異常と判定できる。
【０００５】
しかしながら、例えばＶＣＯの入力制御電圧が変調周期の途中で異常値となった場合には異常を検出することができない。このようなことが想定される場合、変調周期内でリアルタイムに入力制御電圧を閾値電圧と高速比較して異常検出する必要があり、このような高速且つ高性能の比較器は、実装コストを増加させてしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許５１８５５５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、周期的に変化するＶＣＯの入力制御電圧に係る異常を簡易的に検出できるようにした異常検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１記載の発明によれば、制御部がＶＣＯの入力制御電圧を周期的に制御することで、ＶＣＯは入力制御電圧に応じて出力信号の周波数を変化させる。このとき、平均部は、周期的に変化する入力制御電圧を検出して平均化し、異常検出部は、平均部により平均化された検出電圧が所定範囲から外れているか否かを判定することで異常検出する。このため異常検出部は、ＶＣＯの入力制御電圧を平均化した検出電圧が正常範囲から外れているか否かを判定することで、たとえ変調周期の途中で異常値となった場合であっても平均化された検出電圧が正常範囲から外れたときに異常判定できるようになり、ＶＣＯの入力制御電圧に係る異常を簡易的に検出できる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態におけるＰＬＬ回路及びその異常検出装置の電気的構成図
【図２】異常検出装置の詳細回路図
【図３】タイミングチャート
【図４】異常検出態様の説明図
【図５】中心値と上限閾値及び下限閾値の設計例
【図６】第２実施形態における異常検出装置の詳細回路図
【図７】タイミングチャート
【図８】第３実施形態における中心値と上限閾値及び下限閾値の設計例
【発明を実施するための形態】
【００１０】
以下、幾つかの実施形態について図面を参照しながら説明する。以下に説明する各実施形態において、同一又は類似の動作を行う構成については、同一又は類似の符号を付し、必要に応じて説明を省略することがある。
【００１１】
（第１実施形態）
図１から図５は、第１実施形態の説明図を示す。図１に示すように、ＰＬＬ回路１は、ＶＣＯ２（Voltage Controlled Oscillator）、分周器３、ＭＭＤ４（Multi Modulus Divider）、位相比較器５、ループフィルタ６、小数点演算ロジック部７、変調信号生成器８、及び、ロジック回路９を備え、外部の基準信号生成器（図示せず）により生成された基準信号Reference Clockを位相比較器５に入力し、ロジック回路９の制御に基づいて動作する。ロジック回路９は、ハードウェアにより制御主体を構成するもので異常検出部として機能し、必要に応じて非遷移的実体的記録媒体としてのメモリを備える。
【００１２】
ＶＣＯ２は、ループフィルタ６を通じて入力される入力制御電圧Ｖｃに応じて周波数を変化させながら出力する。ＶＣＯ２は、例えばＬＣ共振型発振回路により構成され４０ＧＨｚ程度の周波数帯の信号を出力する。分周器３は、ＶＣＯ２の出力を分周し、数ＧＨｚ帯に周波数変換してＭＭＤ４に出力する。変調信号生成器８は、予め定められた変調方式に基づいて周期的に変化する変調信号を生成し、小数点演算ロジック部７に出力する。
【００１３】
変調方式は、初期周波数ｆ＿startから最終周波数ｆ＿stopまで周波数を漸増又は漸減しその後に素早く初期周波数ｆ＿startまで戻す変化を周期的に繰り返すＦＣＭ（Fast Chirp Modulation）変調方式などを挙げることができる。小数点演算ロジック部７は、ＭＭＤ４の分周比を決定するための分周比設定モジュールであり、必要とする動作周波数に応じて、変調信号生成器８から与えられる変調設定を変更し、ＭＭＤ４に与える値、すなわち分周比を変更してＭＭＤ４に出力する。
【００１４】
ＭＭＤ４は、ＶＣＯ２から分周器３を経て得られる出力を再度分周するためのマルチモジュラスディバイダであり、小数点演算ロジック部７から与えられる分周比に応じて分周器３の出力信号を再度分周し、位相比較器５に出力する。位相比較器５は、基準信号Reference ClockとＭＭＤ４の出力との位相を比較し、位相差に応じた信号を検出する回路であり、ＶＣＯ２の出力信号の周波数・位相誤差をパルスにより検出する。
【００１５】
ループフィルタ６は、この検出されたパルスの高域をカットすることでローパスフィルタ処理し、ＶＣＯ２の入力制御電圧Ｖｃとして出力する。したがって、ロジック回路９が、変調信号生成器８に制御信号を出力することで変調信号生成器８から変調信号を出力させると、ＶＣＯ２が変調信号生成器８により生成される変調信号に基づいてその出力周波数ｆｃを変化させることができる。
【００１６】
ＰＬＬ回路１には、異常検出装置１０が接続されている。異常検出装置１０は、切替スイッチ１１、平均部１２、及び、比較器１３、１４を備える。切替スイッチ１１は、ロジック回路９から与えられるイネーブル信号Det＿ENに基づいてオン・オフすることで異常検出装置１０による電圧引き込みの有効・無効を切り替える。図２に示すように、切替スイッチ１１は、例えばＮチャネル型及びＰチャネル型のＭＯＳＦＥＴ＿Ｍ１、Ｍ２のドレインソースを並列接続したＣＭＯＳスイッチにより構成される。
【００１７】
ロジック回路９が、切替スイッチ１１にイネーブル信号Det＿ENとしてオフ出力すると切替スイッチ１１がオフし、異常検出装置１０による電圧引き込みが無効化される。ロジック回路９が、切替スイッチ１１にイネーブル信号Det＿ENとしてオン出力すると、切替スイッチ１１がオンし、ＶＣＯ２の入力制御電圧Ｖｃを検出できる。これにより、異常検出装置１０の動作の有効、無効を切り替えることができる。
【００１８】
図１に示すように、平均部１２は、例えば抵抗１５及び可変容量１６を図示形態に接続したＲＣローパスフィルタ回路により構成され、入力制御電圧Ｖｃを平均化した電圧Ｖc2を比較器１３、１４に出力する。
【００１９】
図２に示すように、平均部１２の可変容量１６は、固定容量Ｃ１〜Ｃ３、及び、ＭＯＳＦＥＴ＿Ｍ３〜Ｍ５を図示形態に接続して構成され、ロジック回路９の出力制御信号によりＭＯＳＦＥＴ＿Ｍ３〜Ｍ５をオン・オフ制御することで全体の容量を変更可能に構成される。これにより、平均部１２を構成するＲＣローパスフィルタ回路の時定数は調整可能に構成されている。なお、時定数を調整する必要がなければ可変容量１６を設けなくても良く、容量を固定値としても良い。
【００２０】
また図１に示すように、比較器１３は、平均部１２の検出電圧Ｖc2を上限閾値ＶtHと比較して比較結果Err＿Hiを出力するよう構成されている。比較器１３は、電源電圧Ｖｄｄの供給ノード間に能動負荷１７、差動対１８、及び電流源１９を直列接続して構成されている。能動負荷１７は、Ｐチャネル型のＭＯＳＦＥＴ＿Ｍ６及びＭ７をカレントミラー接続して構成されている。
【００２１】
差動対１８は、Ｎチャネル型のＭＯＳＦＥＴ＿Ｍ８及びＭ９を図示形態に接続して構成されている。電源電圧Ｖddの供給ノード間には、抵抗分圧回路２０によるバイアス回路が構成されており、抵抗分圧回路２０は、電源電圧Ｖddを分圧することで上限閾値ＶtHを生成し、ＭＯＳＦＥＴ＿Ｍ８のゲートに上限閾値ＶtHを与える。ＭＯＳＦＥＴ＿Ｍ９のゲートには平均部１２の検出電圧Ｖc2が与えられている。比較器１３は、ＭＯＳＦＥＴ＿Ｍ６及びＭ８の共通接続ドレインから上限閾値ＶtHと検出電圧Ｖc2との比較結果Err＿Hiを出力するよう構成されている。
【００２２】
また同様に、比較器１４は、平均部１２の検出電圧Ｖc2を下限閾値ＶtLと比較し当該比較結果Err＿Loを出力する。比較器１４は、電源電圧Ｖｄｄの供給ノード間に電流源２１、差動対２２、及び、能動負荷２３を直列接続して構成されている。差動対２２は、Ｐチャネル型のＭＯＳＦＥＴ＿Ｍ１０及びＭ１１を図示形態に接続して構成される。能動負荷２３は、Ｎチャネル型のＭＯＳＦＥＴ＿Ｍ１２及びＭ１３をカレントミラー接続して構成される。抵抗分圧回路２０は、電源電圧Ｖｄｄを分圧することで上限閾値ＶtHより低い下限閾値ＶtLを生成し、ＭＯＳＦＥＴ＿Ｍ１０のゲートに下限閾値ＶtLを与える。ＭＯＳＦＥＴ＿Ｍ１１のゲートには平均部１２の検出電圧Ｖc2が与えられている。比較器１４は、ＭＯＳＦＥＴ＿Ｍ１１及びＭ１３の共通接続ドレインから下限閾値ＶtLと検出電圧Ｖc2との比較結果Err＿Loを出力するよう構成されている。
【００２３】
上限閾値ＶtH及び下限閾値ＶtLは、平均部１２の検出電圧Ｖc2の正常範囲を規定する閾値を示す。特に、上限閾値ＶtH及び下限閾値ＶtLは、変調周期の１周期分の積分電圧の平均値を中心値とし、その上下の正常範囲を規定するように定めることが望ましい。このような構成を用いることで、異常検出装置１０は、平均部１２の検出電圧Ｖc2が上限閾値ＶtHと下限閾値ＶtLとの間の正常範囲から外れているか否かを判定できる。
【００２４】
以下、詳細に動作説明する。ここでは図３に示すように、変調方式としてＦＣＭ変調方式を適用した例を説明する。図３に示すように、ロジック回路９は、変調信号生成器８から変調信号を出力させることで入力制御電圧Ｖｃを変化させる。ロジック回路９は、入力制御電圧Ｖｃを初期電圧Ｖｃ＿startから最終電圧Ｖｃ＿stopまで上昇させた後に初期電圧Ｖｃ＿startまで瞬時に下降させるように制御する。するとＶＣＯ２は、出力周波数ｆｃを初期周波数f＿startから最終周波数ｆ＿stopまで漸増させた後、ランプ期間Rampを終了したときに初期周波数ｆ＿startまで瞬時に戻すように出力変化させる。ロジック回路９は、このようなランプ期間Rampの周波数変調処理を、所定のレスト期間Restだけ間隔をおいて周期的に繰り返している。
【００２５】
ロジック回路９は、周期的に周波数変調制御する間、ランプ期間Rampの間にはイネーブル信号Det＿ENをイネーブルとし、レスト期間Restの間にはイネーブル信号Det＿ENをディスイネーブルとする。
【００２６】
他方、異常検出装置１０は、ロジック回路９によりイネーブル信号Det＿ENがイネーブルとなっている間、入力制御電圧Ｖｃを参照し、平均部１２の検出電圧Ｖc2が上限閾値ＶtHと下限閾値ＶtLとの間の正常範囲から外れているか否かを判定する。平均部１２を構成するローパスフィルタ回路の時定数は、例えばＦＣＭ変調方式の変調周期に比較して長く構成されている。このため、変調処理が周期的に繰り返される度に平均部１２の検出電圧Ｖc2は、下限電圧Vc2＿startから平均電圧Ｖdd／２に向けて徐々に増加する。
【００２７】
ロジック回路９が変調処理を開始した初期期間ｔ１〜ｔ２中には、平均部１２の検出電圧Ｖc2は下限閾値ＶtLを下回っているため、比較結果Err＿Loとしてエラー出力される。しかし、ＦＣＭ変調が周期的に繰り返されることで、平均部１２の検出電圧Ｖc2は徐々にある一定範囲内に収束する（ｔ２以降参照）。
【００２８】
上限閾値ＶtH及び下限閾値ＶtLは、平均部１２の検出電圧Ｖc2の正常範囲を予め定めるように規定されている。このため、ＰＬＬ回路１が正常動作していれば、初期期間ｔ１〜ｔ２を経過した後、平均部１２の検出電圧Ｖc2は正常範囲内に収束する。このため、初期期間ｔ１〜ｔ２を経過した後、ロジック回路９が、比較器１３、１４の比較結果Err＿Lo、Err＿Hiを参照することで入力制御電圧Ｖｃに異常を生じているか否かを判定できる。
【００２９】
ロジック回路９がＭＯＳＦＥＴ＿Ｍ３、Ｍ４、Ｍ５への出力制御信号を変化させることでＭＯＳＦＥＴ＿Ｍ３、Ｍ４、Ｍ５は選択的にオン・オフする。このため、ロジック回路９は可変容量１６の値を調整でき、平均部１２を構成するＲＣローパスフィルタ回路の時定数は変更可能になっている。このため、図３の実線特性Ｓａ、破線特性Ｓｂに示すように、ロジック回路９は、平均部１２のフィルタ時定数を調整することで、検出電圧Ｖc2の変化度合を変更できる。本実施形態では、平均部１２が入力制御電圧Ｖｃを平滑化して検出電圧Ｖc2とするため、検出電圧Ｖc2が収束するまでにフィルタ時定数に対応して電圧上昇遅れを生じる。フィルタ時定数の大きい方が収束に時間を要するものの、平滑後の電圧リプルが小さいため異常判定を安定的に行うことができる。これにより、平均部１２の検出電圧Ｖc2の収束速度、及び、収束後の検出電圧Ｖc2の電圧リプルの大きさを調整できるようになり、異常検出の安定度を調整できる。
【００３０】
またロジック回路９が、図２に示すＭＯＳＦＥＴ＿Ｍ３〜Ｍ５を全てオフ制御することで可変容量１６の両端ノードを開放するように制御でき、この場合、図３の破線特性Ｓｃに示すように、入力制御電圧Ｖｃをそのまま検出電圧Ｖc2として取得でき、ロジック回路９は入力制御電圧Ｖｃの生データを用いて異常検出することもできる。
【００３１】
図４には１回の変調周期あたりの平均電圧をハッチングにより示している。平均部１２の検出電圧Ｖc2は、ＶＣＯ２の入力制御電圧Ｖｃを周期的に平均化して得られる値である。このためロジック回路９は、検出電圧Ｖc2が上限閾値ＶtHと下限閾値ＶtLの間に入っていれば正常であると判定する（「通常（normal）」を参照）。
【００３２】
また、ロジック回路９が周波数変調制御しているにも拘わらず、何らかの影響により入力制御電圧Ｖｃが初期電圧Ｖｃ＿startのまま変化せず、周波数変調異常を生じているときには、平均部１２が周期的に入力制御電圧Ｖｃを平均化したとしても、平均部１２の検出電圧Ｖc2は下限電圧Ｖc2＿startのまま保持される。この場合、ロジック回路９は、入力制御電圧Ｖｃが正常範囲より低いと判定できる（「チャープ異常（chirp abnormal）」参照）。
【００３３】
例えば、温度変化や電源電圧変動など緩やかな環境の変化に伴うドリフトの影響を生じ、ＶＣＯ２の入力制御電圧Ｖｃが通常よりも下側にシフトし、ＶＣＯ２の出力周波数ｆｃが所定の周波数範囲から逸脱してしまう場合には、平均部１２の検出電圧Ｖc2を正常範囲よりも低く検出できる。この場合もまた、ロジック回路９は、入力制御電圧Ｖｃが正常範囲よりも低いと判定できる（「オーバーレンジ１（over-range1）」参照）。
【００３４】
さらに、ドリフトの影響により、ＶＣＯ２の入力制御電圧Ｖｃが通常よりも上側にシフトし、ＶＣＯ２の出力周波数ｆｃが所定の周波数範囲から逸脱してしまう場合には、平均部１２の検出電圧Ｖc2を正常範囲よりも高く取得する。この場合、ロジック回路９は、入力制御電圧Ｖｃが正常範囲よりも高いと判定できる（「オーバーレンジ２（over-range2）」参照）。
【００３５】
図示はしていないが、たとえランプ期間Rampの途中で、入力制御電圧Ｖｃが瞬間的に異常値となった場合や、入力制御電圧Ｖｃが意図しないような異常変化をしたとしても、平均部１２の検出電圧Ｖc2は、これらの入力制御電圧Ｖｃの異常値、異常変化に基づいて変化することになる。このためロジック回路９は、平均部１２の検出電圧Ｖc2の比較結果Err＿Hi、Err＿Loを検出することで、入力制御電圧Ｖｃが正常範囲内で変化しているか否かを判定でき、平均部１２による検出電圧Ｖc2が正常範囲から外れたときに異常と判定できる。検出感度は、上限閾値ＶtH−下限閾値ＶtLによる閾値幅の設定に依存する。閾値幅を小さくすれば突発異常の検出精度は上がるが、正常時のリプル電圧による検出ミスを誘発することとなる。システムの要求により各閾値ＶtH、ＶtLを設定することで優先状況を選択することが可能である。
【００３６】
本実施形態によれば、平均部１２が、周期的に変化するＶＣＯ２の入力制御電圧Ｖｃを検出して平均化し、ロジック回路９は、比較器１３、１４を用いて検出電圧Ｖc2が正常範囲から外れているか否かを判定することで異常検出している。これにより、ＶＣＯ２の入力制御電圧Ｖｃに係る異常を簡易的に検出できる。
【００３７】
背景技術欄に説明したように、変調初期と変調終期に入力制御電圧Ｖｃが異常電圧となっているか否かを判定することで入力制御電圧Ｖｃに係る異常を検出する方法を用いることができるが、変調初期と変調終期に異常検出期間を別途設けなければならず、必然的に、隣接する変調周期の間のレスト期間Restを長時間設ける必要がある。
【００３８】
本実施形態によれば、ロジック回路９は、平均部１２の検出電圧Ｖc2を用いて入力制御電圧Ｖｃに係る異常を判定しているため、レスト期間Restを長期間設ける必要がなくなり、１変調周期当たりのレスト期間Restに対するランプ期間Rampの時間割合を大きくでき、有効動作期間を長期間確保できる。また、入力制御電圧Ｖｃの検出電圧Ｖc2を所望の閾値とリアルタイム高速比較するよりは、比較的簡易・低コストで実現可能な比較器１３、１４を用いて異常監視できる。
【００３９】
またロジック回路９は、出力周波数ｆｃが所定の周波数範囲から逸脱しているか否かの異常検出を行うと同時に、周波数変調の異常検出も行っている。このため、個別に異常検出を実行する必要がなくなり、システム構成を簡略化できる。
【００４０】
平均部１２を構成するＲＣローパスフィルタ回路の時定数が調整可能になっているため、平均部１２による検出電圧Ｖc2の収束速度、及び、収束後の電圧リプルの大きさを調整できるようになり、異常検出の安定度を調整できる。
ＣＭＯＳスイッチによる切替スイッチ１１が異常検出装置１０の入力部分に追加されているため、異常検出装置１０が入力制御電圧Ｖｃを検出するタイミングや周期を任意に決定できる。
【００４１】
（設計例）
以下、図４及び図５を参照し、平均部１２の検出電圧Ｖc2の中心値と上限閾値ＶtH及び下限閾値ＶtLの設計例を説明する。ＦＣＭ変調方式を用いた場合、出力周波数ｆｃが線形的に変化するランプ期間Ramp中の検出電圧Ｖc2の中心値は(Ｖc2＿start＋Ｖc2＿stop）／２に設定すると良く、例えば、電源電圧Ｖddの１／２であるＶdd／２を中心値に設定すると良い。
【００４２】
上限閾値ＶtH、下限閾値ＶtLは、それぞれこの中心値から上下に同値だけオフセット設定すると良い。例えば、電源電圧Ｖdd＝１［Ｖ］と仮定すると、中心値を０．５［Ｖ］に設定すると良く、また上限閾値ＶtH、下限閾値ＶtLを中心値から±０．１［Ｖ］にそれぞれオフセット設定するのであれば、ＶtL＝０．４［Ｖ］、ＶtH＝０．６［Ｖ］に設定すると良い。
【００４３】
前記のように中心値を設定した状態で、ロジック回路９が、実際に周波数変調制御しているランプ期間Rampの間だけ入力制御電圧Ｖｃを検出するように切替スイッチ１１を切替えることで、変調制御途中のデータを正確に平均化でき、異常判定精度を向上できる。
【００４４】
ただし、切替スイッチ１１がランプ期間Ramp毎に頻繁に切替えられると、切替スイッチ１１のスイッチングノイズがＶＣＯ２の入力制御電圧Ｖｃに影響を及ぼし、ＶＣＯ２の出力に不要なスプリアスを生じる虞もある。このような懸念を生じる場合、ロジック回路９は、一旦切替スイッチ１１をオンに切替えた後には、切替スイッチ１１をオン状態に保持すると良い。この場合、設計者はランプ期間Rampにレスト期間Restを加算した一回の変調周期の平均電圧に基づいて平均部１２の検出電圧Ｖc2の中心値をオフセット設定すると良い。例えば、ランプ期間Rampとレスト期間Restの時間比率が、例えば図５に示すように９：１などのように予め定められていれば検出電圧Ｖc2の中心値を容易に見積もることができる。
【００４５】
例えば、図５に示すように、Ｖdd＝１［Ｖ］、Ｖc＿start＝０．２５×Ｖdd＝０．２５［Ｖ］、Ｖc＿stop＝０．７５×Ｖdd＝０．７５［Ｖ］と仮定する。またレスト期間Rest＝１［μｓｅｃ］、ランプ期間Ramp＝９［μｓｅｃ］とする。ランプ期間Rampとレスト期間Restを合わせた一周期の平均電圧は、０．５［Ｖ］×０．９＋０．２５［Ｖ］×０．１＝０．４７５［Ｖ］と見積もることができる。この場合、平均部１２の検出電圧Ｖc2の中心値を０．４７５［Ｖ］に設定し、この中心値に合わせて上限閾値ＶtH、下限閾値ＶtLを適宜設定すると良い。
【００４６】
すなわち、１０％のレスト期間Restを考慮した場合には、考慮していない場合に比較して、平均部１２の検出電圧Ｖc2の中心値を２５［ｍＶ］減少させていることと同等であることがわかる。このため、中心値や当該中心値に合わせた上限閾値ＶtH、下限閾値ＶtLを変更するだけで、入力制御電圧Ｖｃに係る異常を判定できる。この結果、切替スイッチ１１によるスイッチングノイズの影響を極力抑制できる。
【００４７】
（第２実施形態）
図６及び図７は、第２実施形態の説明図を示す。図６に示すように、異常検出装置２１０は、異常検出装置１０の構成の他、プリチャージ部３０を備える。プリチャージ部３０は、平均部１２により入力制御電圧Ｖｃの検出電圧Ｖc2を平均化する前に当該検出電圧Ｖc2をプリチャージするために設けられる。
【００４８】
プリチャージ部３０は、電圧バッファ３１及びプリチャージスイッチＳＷを備える。電圧バッファ３１は、オペアンプＯＰ１を用いたボルテージフォロワにより構成され、抵抗分圧回路２０により生成された分圧電圧を入力し駆動能力を上げてプリチャージスイッチＳＷを通じて平均部１２の検出電圧Ｖc2の検出ノードにプリチャージ電圧を出力する。このときのプリチャージ電圧は、上限閾値ＶtHと下限閾値ＶtLとの間の中間電圧に設定されていれば良い。また特に、プリチャージ電圧は前述実施形態で説明した検出電圧Ｖc2の中心値に設定することが望ましく、図６に示しているようにランプ期間Rampの平均電圧であるＶｄｄ／２に設定しても良いし、レスト期間Restを考慮に入れるのであれば０．４７５×Ｖｄｄに設定しても良い。
【００４９】
プリチャージスイッチＳＷは、ロジック回路９からチャージイネーブル信号Cha＿ENが与えられることによりオン・オフ切替可能に構成されている。その他の異常検出装置２１０の構成は、図２に示す異常検出装置１０と同様の構成であるため説明を省略する。
【００５０】
上記構成に係る動作を説明する。図７に示すように、ロジック回路９は、ＦＣＭ変調方式による変調処理を実行開始する前の待機時間（Wait term）中に、プリチャージスイッチＳＷのチャージイネーブル信号Cha＿ENをイネーブルとすることで、プリチャージスイッチＳＷをオン制御する。プリチャージスイッチＳＷが、図７のタイミングｔ０にてオンすると、プリチャージ部３０がプリチャージ電圧を平均部１２の検出電圧Ｖc2の検出ノードに印加する。プリチャージ電圧は、上限閾値ＶtHと下限閾値ＶtLとの間の中間電圧に設定されているため、実際の変調を実行開始する前の待機時間ｔ０〜ｔ１内に、入力制御電圧Ｖｃの検出電圧Ｖc2（すなわち比較器１３、１４の入力電圧Ｖc2）を正常範囲内に変化させることができる。これにより、入力制御電圧Ｖｃの検出電圧Ｖc2の初期収束時間を短縮できる。
【００５１】
その後、ロジック回路９は、タイミングｔ１においてプリチャージスイッチＳＷのチャージイネーブル信号Cha＿ENをディスイネーブルとすることで、プリチャージスイッチＳＷをオフ制御する。プリチャージスイッチＳＷが図７のタイミングｔ１にてオフした後、ロジック回路９は、ＰＬＬ回路１により周期的な変調処理を開始させる。
【００５２】
ＰＬＬ回路１が、タイミングｔ１以降に周期的な変調処理を開始したとしても、入力制御電圧Ｖｃの検出電圧Ｖc2が予め正常範囲に入っているため、比較器１３、１４は初期期間ｔ１〜ｔ２においても比較結果Err＿Hi、Err＿Loとしてエラー出力することがなくなる。
本実施形態によれば、プリチャージ部３０が入力制御電圧Ｖｃの検出電圧Ｖc2をプリチャージしているため、当該検出電圧Ｖc2の初期収束時間を短縮できる。また、プリチャージ部３０が、実際に変調を開始するタイミングｔ１の前に検出電圧Ｖc2の中心値に近い電圧値まで検出ノードにプリチャージした場合には、初期期間ｔ１〜ｔ２中に誤検出防止のための異常検出マスクを行う必要がなくなる。
【００５３】
（第３実施形態）
図８は、第３実施形態の説明図を示す。変調方式は、前述実施形態で説明したＦＣＭ変調に限らず他の線形又は非線形に変化する各種の変調方式を用いることができ、周波数を非線形的（例えば、ステップ状）に変化させる場合にも適用できる。
平均部１２の検出電圧Ｖc2の一変調周期当たりの中心値を見積もることができれば、任意の周波数変調方式を適用しても異常検出できる。例えば図８に示すように、ＶＣＯ２の出力周波数ｆｃを所定の２周波数にステップ的に変化させる周波数変調方式を適用しても良い。この場合、図１に示す変調信号生成器８は、ステップ状に入力制御電圧Ｖｃを変化させるための変調信号を生成する。
【００５４】
図８に示すように、ＶＣＯ２の出力周波数ｆｃを第１周波数ｆc1で一定に制御する期間を４０％、第２周波数ｆc2で一定に制御する期間を６０％と仮定する。ロジック回路９は、イネーブル信号Det＿ENを常時イネーブルとして切替スイッチ１１を常時オン制御しながら、変調信号生成器８を制御することでＶＣＯ２の入力制御電圧Ｖｃを第１制御電圧Ｖcs1と第２制御電圧Ｖcs2とに周期的に切り替える。
【００５５】
このとき例えば、第１制御電圧Ｖcs1＝０．２５［Ｖ］、第２制御電圧Ｖcs2＝０．７５［Ｖ］と設定したときには、検出電圧Ｖc2の中心値を０．２５［Ｖ］×４０％＋０．７５［Ｖ］×６０％＝０．５５［Ｖ］と見積もることができる。この場合、平均部１２の中心値を０．５５［Ｖ］に設定し、この中心値に合わせて上限閾値ＶtH、下限閾値ＶtLを適宜設定すると良い。また、第２実施形態に示したように、プリチャージ部３０を設けた場合には、プリチャージ部３０のプリチャージ電圧も中心値である０．５５［Ｖ］に設定すると良い。
【００５６】
本実施形態によれば、ＶＣＯ２の出力周波数ｆｃがステップ状に２周波数に変化する２周波数変調方式を適用した場合であっても異常検出できる。第１周波数ｆc1、第２周波数ｆc2の２周波数にステップ状に周波数変化する周波数変調方式を適用した例を示したが、これに限定されるものではなく、出力周波数ｆｃが周期的に変化する周波数変調方式であれば適用できる。これにより、出力周波数ｆｃが線形的に変化するか非線形に変化するかに拘わらず異常検出できる。
【００５７】
（他の実施形態）
前述した複数の実施形態の構成、機能を組み合わせても良い。前述実施形態の一部を、課題を解決できる限りにおいて省略した態様も実施形態と見做すことが可能である。また、特許請求の範囲に記載した文言によって特定される発明の本質を逸脱しない限度において考え得るあらゆる態様も実施形態と見做すことが可能である。
【００５８】
本開示は、前述した実施形態に準拠して記述したが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範畴や思想範囲に入るものである。
【符号の説明】
【００５９】
図面中、１はＰＬＬ回路、２はＶＣＯ、６はループフィルタ、９はロジック部（異常検出部）、１０、２１０は異常検出装置、１２は平均部、を示す。
【図１】
2020195080.tif 000003
【図２】
2020195080.tif 000004
【図３】
2020195080.tif 000005
【図４】
2020195080.tif 000006
【図５】
2020195080.tif 000007
【図６】
2020195080.tif 000008
【図７】
2020195080.tif 000009
【図８】
2020195080.tif 000010