(57)【要約】      （修正有）【課題】出力に接続される負荷の抵抗によらず電力変換効率を高く保つことができる変換回路を提供する。【解決手段】ＲＦ−ＤＣ変換回路１は、高周波電力を直流電力に変換する主回路Ｃｍａｉｎと、主回路Ｃｍａｉｎを制御する制御回路Ｃｃｏｎｔと、を備える。主回路Ｃｍａｉｎは、互いに直列に接続された複数の第１単位回路ＵＭＣ１からｎを備える。複数の第１単位回路ＵＭＣ１からｎの各々は、高周波電力を整流して昇圧しつつ直流電力に変換する複数のＭＯＳＦＥＴを備える。制御回路Ｃｃｏｎｔは、複数のＭＯＳＦＥＴの各々のボディー端子の電位を制御する。【選択図】図１
2020167840.tif 000002
【特許請求の範囲】
【請求項１】
高周波電力を直流電力に変換する主回路と、
前記主回路を制御する制御回路と、
を備え、
前記主回路は、互いに直列に接続された複数の第１単位回路を備え、
複数の前記第１単位回路の各々は、前記高周波電力を整流して昇圧しつつ直流電力に変換する複数のＭＯＳＦＥＴを備え、
前記制御回路は、複数の前記ＭＯＳＦＥＴの各々のボディー端子の電位を制御する、
変換回路。
【請求項２】
前記制御回路は、複数の前記ＭＯＳＦＥＴの各々のソース・ドレイン間が導通状態にあるときは、当該ＭＯＳＦＥＴのソース電圧に対して前記ボディー端子が正電圧となるように前記ボディー端子に制御電圧を印加し、当該ＭＯＳＦＥＴのソース・ドレイン間が遮断状態にあるときは、当該ＭＯＳＦＥＴのソース電圧に対して前記ボディー端子が負電圧となるように前記ボディー端子に制御電圧を印加する、
請求項１に記載の変換回路。
【請求項３】
前記制御回路は、互いに直列に接続された複数の第２単位回路を備え、
複数の前記第２単位回路の各々は、前記第１単位回路と同じ構成を有する、
請求項１または２に記載の変換回路。
【請求項４】
前記制御回路は、互いに直列に接続された複数の第２単位回路を備え、
複数の前記第２単位回路の各々で発生される制御電圧の位相と、複数の前記第２単位回路の各々と対応付けられる前記第１単位回路の位相との差が、所定の閾値以下である、
請求項１または２に記載の変換回路。
【請求項５】
複数の前記第２単位回路の各々は、互いに直列に接続された第１のＭＯＳＦＥＴと、第２のＭＯＳＦＥＴと、を備え、前記第１のＭＯＳＦＥＴのドレインを前記第２単位回路の入力とし、前記第２のＭＯＳＦＥＴのソースを前記第２単位回路の出力とする、
請求項３または４に記載の変換回路。
【請求項６】
複数の前記第２単位回路のうち、ｍ段目の第２単位回路に含まれる第１のＭＯＳＦＥＴのボディー端子が、前記ｍ段目の第２単位回路の出力に接続され、前記ｍ段目の第２単位回路に含まれる第２のＭＯＳＦＥＴのボディー端子が、ｍ＋１段目の第２単位回路に含まれる２つのＭＯＳＦＥＴの間の接続点に接続される、
請求項５に記載の変換回路。
【請求項７】
複数の前記第１単位回路のうち、前記ｍ段目の第２単位回路と同相で動作するｍ段目の第１単位回路に含まれる第１のＭＯＳＦＥＴのボディー端子に、前記制御回路の前記ｍ段目の第２単位回路に含まれる前記第１のＭＯＳＦＥＴのボディー端子が接続され、
前記ｍ段目の第２単位回路と同相で動作する前記ｍ段目の第１単位回路に含まれる第２のＭＯＳＦＥＴのボディー端子に、前記制御回路の前記ｍ段目の第２単位回路に含まれる前記第２のＭＯＳＦＥＴのボディー端子が接続される、
請求項６に記載の変換回路。
【請求項８】
複数の前記第１単位回路のうち、前記ｍ段目の第２単位回路と逆相で動作するｍ段目の第１単位回路に含まれる第１のＭＯＳＦＥＴのボディー端子に、前記制御回路の前記ｍ段目またはｍ＋１段目の第２単位回路に含まれる前記第２のＭＯＳＦＥＴのボディー端子が接続され、
前記ｍ段目の第２単位回路と逆相で動作する前記ｍ段目の第１単位回路に含まれる第２のＭＯＳＦＥＴのボディー端子に、前記制御回路の前記ｍ＋１段目またはｍ＋２段目の第２単位回路に含まれる前記第１のＭＯＳＦＥＴのボディー端子が接続される、
請求項６に記載の変換回路。
【請求項９】
前記制御回路に含まれる複数の前記第２単位回路の段数は、前記主回路に含まれる複数の前記第１単位回路の段数よりも１段または２段だけ多い、
請求項７に記載の変換回路。
【請求項１０】
前記制御回路に含まれる複数の前記第２単位回路の段数は、前記主回路に含まれる複数の前記第１単位回路の段数よりも１段、２段または３段だけ多い、
請求項８に記載の変換回路。
【請求項１１】
前記ＭＯＳＦＥＴは、ｎ型ＭＯＳＦＥＴであり、
前記直流電力は、正電圧である、
請求項１から１０のいずれか一項に記載の変換回路。
【請求項１２】
前記ＭＯＳＦＥＴは、ｐ型ＭＯＳＦＥＴであり、
前記直流電力は、負電圧であり、
前記制御回路は、複数の前記ＭＯＳＦＥＴの各々のソース・ドレイン間が導通状態にあるときは、当該ＭＯＳＦＥＴのソース電圧に対して前記ボディー端子が負電圧となるように前記ボディー端子に制御電圧を印加し、当該ＭＯＳＦＥＴのソース・ドレイン間が遮断状態にあるときは、当該ＭＯＳＦＥＴのソース電圧に対して前記ボディー端子が正電圧となるように前記ボディー端子に制御電圧を印加する、
請求項１に記載の変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変換回路に関する。
【背景技術】
【０００２】
身の回りのエネルギーを電力に変換して利用する環境発電に関する研究が行われている。例えば、電波(ＲＦ：Radio Frequency)を直流(ＤＣ：Direct Current)の電力に変換する装置であるＲＦ−ＤＣ変換回路が知られている。ＲＦ−ＤＣ変換回路としては、例えば、高電圧のＤＣを得る目的のコッククロフト・ウォルトン回路 (Cockcroft‐Walton circuit)、低電圧のＤＣを得る目的のシェンケル回路(Schenkel circuit)などが知られている。
【０００３】
シェンケル回路は、コッククロフト・ウォルトン回路に比べて、出力を低インピーダンスにしやすいため、センサなど半導体機器の電源としての利用が期待されている。例えば、このシェンケル回路は、ＭＯＳＦＥＴ(Metal‐Oxide‐Semiconductor Field Effect Transistor)を含む半導体集積回路で実現される。非特許文献１には、シェンケル回路に含まれるダイオードを、ＭＯＳＦＥＴのダイオード接続による素子で置き換えたディクソン回路(Dickson circuit)が開示されている。ＭＯＳＦＥＴのダイオード接続とは、ドレインとゲートとを接続して、ドレインをダイオードのアノード端子、ソースをダイオードのカソード端子にみなせるようにするものである。
【０００４】
非特許文献２には、電力変換効率を高めることを目的とし、逆方向のリーク電流が増大しない条件下において順方向の電流をより低電圧で流すために、ＭＯＳＦＥＴのゲート電圧を制御する方式が開示されている。この方式は、ＭＯＳＦＥＴのゲート電圧を高めて閾値を低くするものであるが、過度に閾値を低くすると逆方向のリーク電流を小さく保つことが困難になり、その結果ダイオードとしての整流特性が劣化する場合がある。
【０００５】
非特許文献３には、上記のような整流特性の劣化を防ぐことを目的とし、ＭＯＳＦＥＴがＳｉ薄膜上に形成されたＳＯＩ(Silicon‐on‐Insulator)基板を用いたディクソン回路が開示されている。このディクソン回路では、個々のＭＯＳＦＥＴが電気的に絶縁される利点を生かして、各ＭＯＳＦＥＴのゲート電圧の代わりにボディー電位が制御される。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】John F. Dickson, “On-Chip High-Voltage Generation in MNOS Integrated Circuits Using an Improved Voltage Multiplier Technique”, IEEE Journal of Solid-State Circuits, Vol. SC-11, No.3, pp.374-378, 1976
【非特許文献２】G. Papottoら, “A 90-nm CMOS Threshold-Compensated RF Energy Harvester”, IEEE Journal of Solid-State Circuits, Vol. 46, No.9, pp.1985-1997, 2011
【非特許文献３】Y. Igarashiら, “SOI CMOS Voltage Multiplier Circuits with Body Bias Control Technique for Battery-Less Wireless Sensor System”, IEICE Transactions of Fundamentals of Electronics, Communications and Computer Sciences, Vol.E97-A, No.3, pp.741-748, March 2014
【発明の概要】
【発明が解決しようとする課題】
【０００７】
非特許文献３に開示されているＲＦ−ＤＣ変換回路では、ＭＯＳＦＥＴのボディー電位を制御するために、該ＭＯＳＦＥＴの上段の回路（ＤＣ出力に近い側に位置する回路）の電位が使用される。このため、ＲＦ−ＤＣ変換回路のＤＣ出力に接続される負荷の抵抗により、ＲＦ−ＤＣ変換回路の電力変換効率が著しく変動する場合があった。
【０００８】
本発明は、このような事情を考慮してなされたものであり、出力に接続される負荷の抵抗によらず電力変換効率を高く保つことが可能な変換回路を提供することを目的の一つとする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、高周波電力を直流電力に変換する主回路と、前記主回路を制御する制御回路と、を備え、前記主回路は、互いに直列に接続された複数の第１単位回路を備え、複数の前記第１単位回路の各々は、前記高周波電力を整流して昇圧しつつ直流電力に変換する複数のＭＯＳＦＥＴを備え、前記制御回路は、複数の前記ＭＯＳＦＥＴの各々のボディー端子の電位を制御する、変換回路である。
【発明の効果】
【００１０】
本発明によれば、出力に接続される負荷の抵抗によらず電力変換効率を高く保つことが可能な変換回路を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係るＲＦ−ＤＣ変換回路１を示す回路図である。
【図２】第１の実施形態に係る第１単位回路ＵＭＣｍを示す回路図である。
【図３】第１の実施形態に係る制御回路Ｃｃｏｎｔを示す回路図である。
【図４】第１の実施形態に係る主回路Ｃｍａｉｎと制御回路Ｃｃｏｎｔとの接続関係を説明する図である。
【図５】実施例に係るＲＦ−ＤＣ変換回路１を示す回路図である。
【図６】実施例に係るＲＦ−ＤＣ変換回路１におけるＲＦ入力電力と出力電圧との関係を示すグラフである。
【図７】実施例に係るＲＦ−ＤＣ変換回路１における電力変換効率の負荷電流依存性を示すグラフである。
【図８】第１の実施形態に係るＲＦ−ＤＣ変換回路１の変形例を示す回路図である。
【図９】第２の実施形態に係るＲＦ−ＤＣ変換回路２を示す回路図である。
【図１０】第２の実施形態に係る主回路Ｃｍａｉｎと制御回路Ｃｃｏｎｔとの接続関係を説明する図である。
【図１１】第２の実施形態に係るＲＦ−ＤＣ変換回路２の変形例を示す回路図である。
【図１２】第３の実施形態に係るＲＦ−ＤＣ変換回路３を示す回路図である。
【図１３】第３の実施形態に係る主回路Ｃｍａｉｎと制御回路Ｃｃｏｎｔとの接続関係を説明する図である。
【図１４】第３の実施形態に係るＲＦ−ＤＣ変換回路３の変形例を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して、本発明に係る変換回路のいくつかの実施形態について説明する。
【００１３】
[第１の実施形態]
図１は、第１の実施形態に係るＲＦ−ＤＣ変換回路１（「変換回路」の一例）を示す回路図である。ＲＦ−ＤＣ変換回路１は、外部から入力される電波（ＲＦ）を、直流（ＤＣ）の電力に変換して出力する変換回路である。例えば、ＲＦ−ＤＣ変換回路１は、ＳＯＩ基板を用いた構成を有する。ＳＯＩ基板は、ＭＯＳＦＥＴなどをＳｉ薄膜上に形成し、その裏側に絶縁膜を介して厚いシリコン基板を配して機械的に保持する構造を有する。
【００１４】
ＲＦ−ＤＣ変換回路１は、例えば、主回路Ｃｍａｉｎと、制御回路Ｃｃｏｎｔとを備える。主回路Ｃｍａｉｎは、入力端子Ｐｉｎから入力される電波（高周波電力）を、直流の電力（直流電力）に変換して、出力端子Ｐｏｕｔから出力する。主回路Ｃｍａｉｎは、互いに直列に接続された複数の第１単位回路ＵＭＣ（ＵＭＣ１からｎ）を備える。ｎは、２以上の整数である。
【００１５】
図２は、第１の実施形態に係る第１単位回路ＵＭＣｍを示す回路図である。第１単位回路ＵＭＣｍは、互いに直列に接続された複数の第１単位回路ＵＭＣ（ＵＭＣ１からｎ）のうち、入力端子Ｐｉｎに近い側から数えて、ｍ個目（ｍ段目）に位置する第１単位回路を示す。ｍは、１からｎの整数である。第１単位回路ＵＭＣの各々は、高周波電力を整流して昇圧しつつ直流電力に変換する複数のＭＯＳＦＥＴを備える。高周波電力を整流して昇圧するとは、例えば、第１単位回路ＵＭＣの入力電圧と出力電圧を比較した場合、入力電圧に比べて出力電圧を１倍以上に増大させることを言う。第１単位回路ＵＭＣは、例えば、２個のＭＯＳＦＥＴ（ＭＯＳＦＥＴｆｍ１、ＭＯＳＦＥＴｆｍ２）と、２個のコンデンサ（コンデンサＣｍ１、コンデンサＣｍ２）とを備える。ＭＯＳＦＥＴｆｍ１およびＭＯＳＦＥＴｆｍ２の各々は、ダイオード接続のｎ型ＭＯＳＦＥＴである。この場合、ＲＦ−ＤＣ変換回路１から出力される直流電力は正電圧となる。入力端子Ｐｉｎと出力端子Ｐｏｕｔとの間において、ＭＯＳＦＥＴｆｍ１と、ＭＯＳＦＥＴｆｍ２とが、互いに直列に接続される。ＭＯＳＦＥＴｆｍ１が、ＭＯＳＦＥＴｆｍ２よりも入力端子Ｐｉｎに近い側に配置される。ＭＯＳＦＥＴｆｍ１のドレインが、当該第１単位回路ＵＭＣの入力となる。ＭＯＳＦＥＴｆｍ１のソースが、ＭＯＳＦＥＴｆｍ２のドレインと接続される。ＭＯＳＦＥＴｆｍ２のソースが、当該第１単位回路ＵＭＣｍの出力となる。
【００１６】
コンデンサＣｍ１は、ＭＯＳＦＥＴｆｍ１のソースとＭＯＳＦＥＴｆｍ２のドレインとの間の接続点Ｐ１と、ＲＦ供給線Ｌ１とに接続される。コンデンサＣｍ２は、ＭＯＳＦＥＴｆｍ２のソースと、接地線Ｌ３とに接続される。
【００１７】
第１単位回路ＵＭＣｍには、ＭＯＳＦＥＴｆｍ１およびｆｍ２の各々のボディー端子の電位（ボディー電位）を制御するためのボディー端子Ｂ１およびＢ２がそれぞれ設けられている。「ボディー電位」とは、ＭＯＳＦＥＴのソースとドレインとの間のチャネル部分の電位である。なお、ボディー電位は、バルクシリコンウエハに製造したＭＯＳＦＥＴではウエル電位に相当する。
【００１８】
ＳＯＩ基板を用いたダイオード接続されたＭＯＳＦＥＴは、ＭＯＳＦＥＴの各々がシリコン酸化膜（ＳｉＯ２）で覆われて電気的に絶縁されるため、隣り合うＭＯＳＦＥＴとのリーク電流が発生しにくく、寄生容量も小さくなる。ゲート電圧を制御する従来の手法とは異なり、本実施形態に係る第１単位回路ＵＭＣでは、ＭＯＳＦＥＴの各々が電気的に絶縁される利点を生かして、各ＭＯＳＦＥＴのボディー電位が独立して制御される。
【００１９】
制御回路Ｃｃｏｎｔは、主回路Ｃｍａｉｎに含まれるＭＯＳＦＥＴｆｍのボディー電位を制御する。制御回路Ｃｃｏｎｔは、主回路ＣｍａｉｎのＲＦ−ＤＣ変換回路と同じ構成を有する。本実施形態において、主回路Ｃｍａｉｎと、制御回路Ｃｃｏｎｔとが同じ構成を有するとは、その動作において主回路Ｃｍａｉｎと、制御回路Ｃｃｏｎｔとの間の位相差が、正常な動作を確保するために許容できる位相差の範囲であることを示している。例えば、主回路Ｃｍａｉｎと、制御回路Ｃｃｏｎｔとの間の位相差が、所定の閾値以下であればよく、両者が完全に同一の回路構成を有する必要はない。すなわち、複数の第２単位回路ＵＣＣの各々で発生される制御電圧の位相と、複数の第２単位回路ＵＣＣの各々と対応付けられる第１単位回路ＵＭＣの位相との差が、所定の閾値以下であればよい。
【００２０】
図３は、第１の実施形態に係る制御回路Ｃｃｏｎｔを示す回路図である。図３に示すように、制御回路Ｃｃｏｎｔは、互いに直列に接続された複数の第２単位回路ＵＣＣ（ＵＣＣ１からｋ）を備える。ｋは、２以上の整数である。図３では、互いに直列に接続された３つの第２単位回路ＵＣＣｍ−１、ＵＣＣｍ、およびＵＣＣｍ＋１を示している。第２単位回路ＵＣＣｍは、互いに直列に接続された複数の第２単位回路ＵＣＣ（ＵＣＣ１からｋ）のうち、入力端子Ｐｉｎに近い側から数えて、ｍ個目（ｍ段目）に位置する第２単位回路を示す。第２単位回路ＵＣＣｍは、２個のＭＯＳＦＥＴ（ＭＯＳＦＥＴｆｃ１、ＭＯＳＦＥＴｆｃ２）と、２個のコンデンサ（コンデンサＣｃ１、Ｃｃ２）とを備える。ＭＯＳＦＥＴｆｃ１と、ＭＯＳＦＥＴｆｃ２とが、互いに直列に接続される。ＭＯＳＦＥＴｆｃ１が、ＭＯＳＦＥＴｆｃ２よりも入力端子Ｐｉｎに近い側に配置される。
【００２１】
第２単位回路ＵＣＣｍにおいて、１つ目のＭＯＳＦＥＴｆｃ１のボディー端子は、接続線Ｌ５を介して、第２単位回路ＵＣＣｍの出力に接続される。第２単位回路ＵＣＣｍにおいて、２つ目のＭＯＳＦＥＴｆｃ２のボディー端子は、接続線Ｌ６を介して、ｍ＋１段目に位置する第２単位回路ＵＣＣｍ＋１の中間点、すなわち、第２単位回路ＵＣＣｍ＋１に含まれる２つのＭＯＳＦＥＴの間の接続点に接続される。これにより、ある第２単位回路に含まれる各ＭＯＳＦＥＴのボディー端子は、その上段に位置する第２単位回路（ＤＣ出力に近い側に位置する回路）の電位により自動的にかつ能動的に制御される。
【００２２】
すなわち、複数の第２単位回路ＵＣＣのうち、ｍ段目の第２単位回路ＵＣＣｍに含まれる第１のＭＯＳＦＥＴのボディー端子が、ｍ段目の第２単位回路ＵＣＣｍの出力に接続され、ｍ段目の第２単位回路ＵＣＣｍに含まれる第２のＭＯＳＦＥＴのボディー端子が、ｍ＋１段目の第２単位回路ＵＣＣｍ＋１に含まれる２つのＭＯＳＦＥＴの間の接続点に接続される。
【００２３】
図１に戻り、主回路Ｃｍａｉｎに含まれる第１単位回路ＵＭＣの各ＭＯＳＦＥＴのボディー端子は、制御回路Ｃｃｏｎｔの同じ段数の第２単位回路ＵＣＣのボディー端子と接続される。これにより、制御回路Ｃｃｏｎｔにおいて生成されたボディー電位が、主回路Ｃｍａｉｎのボディー端子に供給される。すなわち、主回路Ｃｍａｉｎに含まれる第１単位回路ＵＭＣの各ＭＯＳＦＥＴのボディー電位は、制御回路Ｃｃｏｎｔによって制御される。
【００２４】
図４は、第１の実施形態に係る主回路Ｃｍａｉｎと制御回路Ｃｃｏｎｔとの接続関係を説明する図である。図４に示すように、制御回路Ｃｃｏｎｔに含まれる第２単位回路ＵＣＣｍのＭＯＳＦＥＴｆｃ１において生成されたボディー電位が、接続線Ｌ７を介して、主回路Ｃｍａｉｎに含まれる第１単位回路ＵＭＣｍのＭＯＳＦＥＴｆｍ１のボディー端子に接続される。これにより、ＭＯＳＦＥＴｆｍ１のボディーのボディー電位が、ＭＯＳＦＥＴｆｃ１のボディー電位と等しくなる。また、制御回路Ｃｃｏｎｔに含まれる第２単位回路ＵＣＣｍのＭＯＳＦＥＴｆｃ２において生成されたボディー電位が、接続線Ｌ８を介して、主回路Ｃｍａｉｎに含まれる第１単位回路ＵＭＣｍのＭＯＳＦＥＴｆｍ２のボディー端子に接続される。これにより、ＭＯＳＦＥＴｆｍ２のボディーのボディー電位は、ＭＯＳＦＥＴｆｃ２のボディー電位と等しくなる。すなわち、主回路Ｃｍａｉｎに含まれる第１単位回路ＵＭＣｍの各ＭＯＳＦＥＴのボディー電位は、制御回路Ｃｃｏｎｔに含まれる単位制御主回路ＵＣＣｍによって制御されることになる。
【００２５】
すなわち、複数の第１単位回路ＵＭＣのうち、ｍ段目の第２単位回路ＵＣＣｍと同相で動作するｍ段目の第１単位回路ＵＭＣｍに含まれる第１のＭＯＳＦＥＴのボディー端子に、制御回路Ｃｃｏｎｔのｍ段目の第２単位回路ＵＣＣｍに含まれる第１のＭＯＳＦＥＴのボディー端子が接続され、ｍ段目の第２単位回路ＵＣＣｍと同相で動作するｍ段目の第１単位回路ＵＭＣｍに含まれる第２のＭＯＳＦＥＴのボディー端子に、制御回路Ｃｃｏｎｔのｍ段目の第２単位回路ＵＣＣｍに含まれる第２のＭＯＳＦＥＴのボディー端子が接続される。
【００２６】
図１に戻り、制御回路Ｃｃｏｎｔに含まれる第２単位回路ＵＣＣの数（段数）は、主回路Ｃｍａｉｎに含まれる第１単位回路ＵＭＣの数（段数）よりも多い。これは、制御回路Ｃｃｏｎｔの終端の影響を低減し、制御回路Ｃｃｏｎｔにおいて発生するボディー端子の電位を安定させるためである。例えば、第２単位回路ＵＣＣの数は、第１単位回路ＵＭＣの数よりも１以上多くてよい。例えば、第２単位回路ＵＣＣの段数は、第１単位回路ＵＭＣの段数よりも１段または２段だけ多くてよい。図１では、制御回路Ｃｃｏｎｔは、追加の第２単位回路Ｃａｄｄを１つ含んでおり、すなわち、第２単位回路ＵＣＣの段数が、第１単位回路ＵＭＣの段数よりも１段だけ多い例を示している。第２単位回路Ｃａｄｄは回路の終端になるため、第２のＭＯＳＦＥＴのゲート端子とボディー端子を接続して、ボディー電位がフローティングになるのを防いでいる。
【００２７】
制御回路Ｃｃｏｎｔには、主回路Ｃｍａｉｎと同じ位相の電波ＲＦが入力される。本実施形態では、電波ＲＦが、制御回路Ｃｃｏｎｔおよび主回路Ｃｍａｉｎの間で共通のＲＦ入力端子Ｐｉｎにおいて分岐され、主回路Ｃｍａｉｎと制御回路Ｃｃｏｎｔとに分配されているが、電波ＲＦの入力は、位相が同じであれば別にしてもよい。
【００２８】
主回路Ｃｍａｉｎの各ダイオード接続のｎ型ＭＯＳＦＥＴｆｍの動作に同期して、当該ＭＯＳＦＥＴｆｍがＯＮ状態（導通状態）では、当該ＭＯＳＦＥＴｆｍのソース電圧に対してボディー端子が正電位になるように制御電圧が印加される。一方、当該ＭＯＳＦＥＴｆｍがＯＦＦ状態（遮断状態）では、当該ＭＯＳＦＥＴｆｍのソース電圧に対してボディー端子が負電位になるように制御電圧が印加される。
【００２９】
本実施形態においては、ＲＦ−ＤＣ変換を行う主回路Ｃｍａｉｎと、制御回路Ｃｃｏｎｔとが別回路であるため、主回路Ｃｍａｉｎの出力端子Ｐｏｕｔに接続される負荷の抵抗の影響がボディー電位制御に及びにくくなる。これにより、主回路Ｃｍａｉｎに含まれるＭＯＳＦＥＴｆｍのボディー端子を正確に制御することができる。すなわち、負荷に接続される主回路Ｃｍａｉｎは負荷の抵抗により電流が変化するが、制御回路Ｃｃｏｎｔは負荷に接続されず、負荷の抵抗の影響を受けないため安定したボディー電圧を発生できる。
【００３０】
例えば、非特許文献３（Ｆｉｇ．Ａ−２（ａ）（ｂ））によれば、負荷抵抗が小さくなると、ボディー電圧Ｖｂｓ（Ｖｂｏｄｙ）が小さくなる。これは、非特許文献３のＦｉｇ．１６に示されるように、出力電流が大きくなると出力電圧が低下するため、ボディー制御に使用する各段(各単位回路)の電圧も低下し、その結果Ｖｂｓ（Ｖｂｏｄｙ）も低下するためである。一方、本実施形態に係るＲＦ−ＤＣ変換回路によれば、負荷につながる主回路Ｃｍａｉｎは負荷抵抗によりその電流が変化するが、制御回路Ｃｃｏｎｔは負荷とは接続されていないため安定したボディー電圧を発生することができる。
【００３１】
例えば、非特許文献３（Ｆｉｇ．Ａ−２（ａ）（ｂ））によれば、負荷抵抗が１ＭΩである場合、ボディー電流（Ｉｂ）は３ｕＡ程度であり、ソース電流（Ｉｓ）やドレイン電流（Ｉｄ）は３０ｕＡ程度なので、ボディー制御に必要な電流は主回路の１／１０である。一方、本実施形態においては、主回路Ｃｍａｉｎと制御回路Ｃｃｏｎｔとは同じ回路構成を有するため、主回路Ｃｍａｉｎに比べて制御回路Ｃｃｏｎｔの電流が１／１０ということは、各段（各単位回路）の電圧降下が制御回路Ｃｃｏｎｔでは主回路Ｃｍａｉｎに比べて１／１０になるということである。従って、本実施形態のＲＦ−ＤＣ変換回路１によれば、ボディー制御における負荷の抵抗の影響を低減でき、ボディー電圧を安定して主回路Ｃｍａｉｎに供給することができる。このように、主回路Ｃｍａｉｎと制御回路Ｃｃｏｎｔとを分離して相互に同期させれば、負荷の抵抗の影響を低減したボディー制御を実現することができる。
【００３２】
[実施例]
本実施形態に係るＲＦ−ＤＣ変換回路１の特性を説明するために、本発明に係る実施例の電力変換効率の結果を、比較例の結果とともに示す。図５は、実施例に係るＲＦ−ＤＣ変換回路１を示す回路図である。本実施例のＲＦ−ＤＣ変換回路１において、主回路Ｃｍａｉｎは、９個の第１単位回路ＵＭＣ（ＵＭＣ１からＵＭＣ９）を備える。また、ＲＦ−ＤＣ変換回路１の終端の影響を低減する目的で、制御回路Ｃｃｏｎｔに含まれる第２単位回路ＵＣＣの数（ＵＣＣ１からＵＣＣ１０の計１０個）を、主回路Ｃｍａｉｎに含まれる第１単位回路ＵＭＣの数（ＵＭＣ１からＵＭＣ９の計9個）に比べて１つ多くしている。第２単位回路ＵＣＣ１０は回路の終端になるため、第２のＭＯＳＦＥＴのゲート端子とボディー端子を接続して、ボディー電位がフローティングになるのを防いでいる。
【００３３】
一方、比較例に係るＲＦ−ＤＣ変換回路Ｋは、本実施例の主回路Ｃｍａｉｎと同様に、変換処理を行うための９個の単位回路（Ｈ１からＨ９）と、ＲＦ−ＤＣ変換回路Ｋの終端の影響を低減するためのバイアス用回路Ｈ１０とを備えている。ＲＦ−ＤＣ変換回路Ｋは、本実施例における制御回路を備えていない。ＲＦ−ＤＣ変換回路Ｋにおいて、ｍ段目の単位回路の１つ目のＭＯＳＦＥＴのボディー端子は２つ目のＭＯＳＦＥＴのソースに接続され、２つ目のＭＯＳＦＥＴのボディー端子は、ｍ＋１段目の単位回路の１つ目のＭＯＳＦＥＴのソースに接続される。これにより、ある単位回路に含まれる各ＭＯＳＦＥＴのボディー端子は、その上段に位置する単位回路の電位により制御される。バイアス用回路Ｈ１０は回路の終端になるため、第２のＭＯＳＦＥＴのゲート端子とボディー端子を接続して、ボディー電位がフローティングになるのを防いでいる。
【００３４】
ＳＯＩ−ＭＯＳＦＥＴは、ゲート長が０．２ｕｍであり、ゲート幅が５ｕｍであるｎ型ＭＯＳＦＥＴを６並列にしたものをドレインとゲートを接続して、ドレインをダイオードのアノード端子、ソースをダイオードのカソード端子にみなせるようにした。各ＳＯＩ−ＭＯＳＦＥＴはボディー端子を引き出して制御できるようにしている。コンデンサは容量が１ｐＦに設定したものを使用した。評価の際は、ＲＦ−ＤＣ変換チップをプリント基板上にダイスボンディングした後で、各電極をワイヤーボンディングでプリント基板上のパターンに引き出した評価基板を用いた。
【００３５】
図６は、実施例に係るＲＦ−ＤＣ変換回路１におけるＲＦ入力電力と出力電圧との関係を示すグラフである。測定条件として、ＲＦ−ＤＣ変換回路１の出力端子に負荷（負荷抵抗＝２２０ｋΩ）を接続し、電波ＲＦ（動作周波数＝９００ＭＨｚ）をＲＦ−ＤＣ変換回路に印加した。マッチング回路を介していないため、周波数９００ＭＨｚはＲＦ入力部で一部のＲＦ電力は反射して供給できないものの、特性評価は可能なレベルの電力を供給できた。本実施例のＲＦ−ＤＣ変換回路１と、比較例のＲＦ−ＤＣ変換回路Ｋとは、ＲＦ入力電力が＋２ｄＢｍの場合における出力電圧（約５．５Ｖ）はほぼ同等である。一方、低パワーのＲＦ入力電力の場合（例えば、−３ｄｂｍから＋１ｄｂｍ）における出力電圧は、本実施例のＲＦ−ＤＣ変換回路１の方が、比較例のＲＦ−ＤＣ変換回路Ｋよりも高い。これは、本実施例のＲＦ−ＤＣ変換回路１における主回路Ｃｍａｉｎのボディー電位の制御が、比較例のＲＦ−ＤＣ変換回路Ｋよりも正確にできていたためである。
【００３６】
図７は、実施例に係るＲＦ−ＤＣ変換回路１における電力変換効率の負荷電流依存性を示すグラフである。測定条件として、電波ＲＦ（動作周波数＝９００ＭＨｚ、ＲＦ電力＝＋１ｄＢｍ）をＲＦ−ＤＣ変換回路に印加した。ＲＦ−ＤＣ変換回路の出力端子に接続された負荷抵抗を変化させて、各負荷電流における電力変換効率を測定した。電力変換効率は、ＲＦ−ＤＣ変換回路１の出力電力を入力電力（ＲＦ電力）で除することにより算出した。
【００３７】
本実施例のＲＦ−ＤＣ変換回路１と、比較例のＲＦ−ＤＣ変換回路Ｋとにおいて、負荷電流が低い場合（例えば、負荷電流＜１０μＡ）における特性はほぼ一致するが、最高電力変換効率に達した以降のふるまいが異なることが分かる。比較例のＲＦ−ＤＣ変換回路Ｋでは、高い電力変換効率が得られる負荷電流は非常に狭い範囲であるが、本実施例のＲＦ−ＤＣ変換回路１では、比較的広い負荷電流の範囲で電力変換効率が高く維持されていることが分かる。電力変換効率の半値幅で表すと、比較例のＲＦ−ＤＣ変換回路Ｋでは約１０μＡであるのに対して、本実施例のＲＦ−ＤＣ変換回路１では約４０μＡとなる。すなわち、本実施例のＲＦ−ＤＣ変換回路１は、比較例のＲＦ−ＤＣ変換回路Ｋの４倍程度の負荷電流範囲を有する。
【００３８】
これにより、本実施例のＲＦ−ＤＣ変換回路１では主回路Ｃｍａｉｎのボディー電位の制御を、制御回路Ｃｃｏｎｔにおいて発生した電圧を用いて行うため、負荷電流の依存性を低減できる。この広い負荷電流の範囲で電力変換効率を高い維持できる特性は、さまざまなアプリケーション（ＤＣ出力に接続される装置）に対応するために有利である。
【００３９】
以上において説明した第１の実施形態に係るＲＦ−ＤＣ変換回路１によれば、出力に接続される負荷の抵抗によらず電力変換効率を高く保つことができる。ＲＦ−ＤＣ変換回路１は、出力に接続される負荷の抵抗値が、最大電力変換効率が得られる負荷の抵抗値からずれても、効率の低下が小さいため、様々な負荷に利用することができる。また、制御回路Ｃｃｏｎｔによる主回路Ｃｍａｉｎのボディー電位の制御により、主回路ＣｍａｉｎのＭＯＳＦＥＴの導通時の閾値を下げるだけでなく、ＭＯＳＦＥＴの遮断時の閾値を上げる制御も可能であるため、順方向電流が流れやすくなると同時に、逆方向電流を低減することができ、ダイオードとしての整流特性を高めることができる。この結果、図7に示すように広い負荷電流範囲で電力変換効率を高めることができる。
【００４０】
尚、上記においては、主回路Ｃｍａｉｎとしてｎ型ＭＯＳＦＥＴによるダイオード接続を用いた構成を例に挙げて説明したが、ｎ型ＭＯＳＦＥＴに代えて、極性の異なるｐ型ＭＯＳＦＥＴを用いてもよい。この場合、ＲＦ−ＤＣ変換回路１から出力される直流電力は負電圧となる。この場合、制御回路Ｃｃｏｎｔは、主回路Ｃｍａｉｎの複数のＭＯＳＦＥＴの各々のソース・ドレイン間が導通状態にあるときは、ＭＯＳＦＥＴのソース電圧に対してボディー端子が負電圧となるようにボディー端子に制御電圧を印加し、ＭＯＳＦＥＴのソース・ドレイン間が遮断状態にあるときは、ＭＯＳＦＥＴのソース電圧に対してボディー端子が正電圧となるようにボディー端子に制御電圧を印加する。
【００４１】
また、上記においては、ＳＯＩ−ＭＯＳＦＥＴで作製したＲＦ−ＤＣ変換回路を用いた構成を例に挙げて説明したが、ＳＯＩではなくバルクシリコン上に作製されたＭＯＳＦＥＴでもそのウエル電位が各ＭＯＳＦＥＴで個別に制御できるようにすれば、本発明が適用できることは自明である。
【００４２】
また、上記においては、主回路ＣｍａｉｎのＭＯＳＦＥＴのボディー電位を制御回路Ｃｃｏｎｔにより制御する構成を例に挙げて説明したが、図８に示すように、主回路Ｃｍａｉｎのゲートを制御回路Ｃｃｏｎｔにより制御してもよい。この場合、主回路ＣｍａｉｎのＭＯＳＦＥＴ（ＭＯＳＦＥＴｆｍ１、ＭＯＳＦＥＴｆｍ２）のボディー電位がフローティングになるのを防ぐため、主回路ＣｍａｉｎのＭＯＳＦＥＴはゲートとボディーとを接続している。
【００４３】
[第２の実施形態]
次に、本発明の第２の実施形態に係るＲＦ−ＤＣ変換回路２について説明する。本実施形態に係るＲＦ−ＤＣ変換回路２は、主回路Ｃｍａｉｎに含まれるＭＯＳＦＥＴと、制御回路Ｃｃｏｎｔに含まれるＭＯＳＦＥＴとの間の接続関係が、第１の実施形態のＲＦ−ＤＣ変換回路１と異なる。このため、第１の実施形態と重複する構成、動作については同一の符号を付し、詳細な説明を省略する。
【００４４】
図９は、第２の実施形態に係るＲＦ−ＤＣ変換回路２を示す回路図である。ＲＦ−ＤＣ変換回路２の主回路Ｃｍａｉｎに含まれる第１単位回路ＵＭＣの構成は、第１の実施形態と同じである。すなわち、主回路Ｃｍａｉｎは、互いに直列に接続された複数の第１単位回路ＵＭＣ（ＵＭＣ１からｎ）を備える。ｎは、２以上の整数である。主回路Ｃｍａｉｎのｍ段目に位置する第１単位回路ＵＭＣｍは、例えば、２個のＭＯＳＦＥＴ（ＭＯＳＦＥＴｆｍ１、ＭＯＳＦＥＴｆｍ２）と、２個のコンデンサ（コンデンサＣｍ１、コンデンサＣｍ２）とを備える。ＭＯＳＦＥＴｆｍ１およびＭＯＳＦＥＴｆｍ２の各々は、ダイオード接続のｎ型ＭＯＳＦＥＴである。ＭＯＳＦＥＴｆｍ１のドレインが、当該第１単位回路ＵＭＣｍの入力となる。ＭＯＳＦＥＴｆｍ１のソースが、ＭＯＳＦＥＴｆｍ２のドレインと接続される。ＭＯＳＦＥＴｆｍ２のソースが、当該第１単位回路ＵＭＣｍの出力となる。
【００４５】
コンデンサＣｍ１が、ＭＯＳＦＥＴｆｍ１のソースとＭＯＳＦＥＴｆｍ２のドレインとの間の接続点Ｐ１と、ＲＦ供給線Ｌ１とに接続される。コンデンサＣｍ２が、ＭＯＳＦＥＴｆｍ２のソースと、接地線Ｌ３とに接続される。第１単位回路ＵＭＣには、ＭＯＳＦＥＴｆｍ１およびｆｍ２のボディー電位を制御するためのボディー端子がそれぞれ設けられている。
【００４６】
ＲＦ−ＤＣ変換回路２の制御回路Ｃｃｏｎｔに含まれる第２単位回路ＵＣＣの構成は、第１実施形態と同じである。すなわち、制御回路Ｃｃｏｎｔは、主回路ＣｍａｉｎのＲＦ−ＤＣ変換回路と同じ構成を有する。本実施形態において、主回路Ｃｍａｉｎと、制御回路Ｃｃｏｎｔとが同じ構成を有するとは、その動作に於いて主回路Ｃｍａｉｎと、制御回路Ｃｃｏｎｔとの間の位相差が、正常な動作を確保するために許容できる位相差の範囲であることを示している。例えば、主回路Ｃｍａｉｎと、制御回路Ｃｃｏｎｔとの間の位相差が、所定の閾値以下であれば、両者は完全に同一の回路構成を有する必要はない。
【００４７】
制御回路Ｃｃｏｎｔは、互いに直列に接続された複数の第２単位回路ＵＣＣ（ＵＣＣ１からｋ）を備える。ｋは、２以上の整数である。例えば、制御回路Ｃｃｏｎｔのｍ段目に位置する第２単位回路ＵＣＣｍは、２個のＭＯＳＦＥＴ（ＭＯＳＦＥＴｆｃ１、ＭＯＳＦＥＴｆｃ２）と、２個のコンデンサ（コンデンサＣｃ１、Ｃｃ２）とを備える。第２単位回路ＵＣＣｍにおいて、１つ目のＭＯＳＦＥＴｆｃ１のボディー端子には、第２単位回路ｍの出力が接続される。第２単位回路ＵＣＣｍにおいて、２つ目のＭＯＳＦＥＴｆｃ２のボディー端子には、ｍ＋１段目に位置する第２単位回路ＵＣＣｍ＋１の中間点、すなわち、第２単位回路ＵＣＣｍ＋１に含まれる２つのＭＯＳＦＥＴの間の接続点が接続される。これにより、ある第２単位回路に含まれる各ＭＯＳＦＥＴのボディー端子は、その上段に位置する第２単位回路の電位により自動的にかつ能動的に制御される。
【００４８】
主回路Ｃｍａｉｎに含まれる第１単位回路ＵＭＣｍのボディー端子には、制御回路Ｃｃｏｎｔの同じ段数から１／２段または３／２段ずれたＭＯＳＦＥＴのボディー端子の電位が接続される。すなわち、主回路Ｃｍａｉｎに含まれるｍ段目の第１単位回路ＵＭＣｍの１つ目のＭＯＳＦＥＴｆｍ１のボディー端子には、制御回路Ｃｃｏｎｔのｍ段目の第２単位回路ＵＣＣｍの２つ目のＭＯＳＦＥＴｆｃ２のボディー端子またはｍ＋１段目の第２単位回路ＵＣＣｍ＋１の２つ目のＭＯＳＦＥＴｆｃ２のボディー端子の電位が接続される。
【００４９】
図１０は、第２の実施形態に係る主回路Ｃｍａｉｎと制御回路Ｃｃｏｎｔとの接続関係を説明する図である。図１０に示すように、制御回路Ｃｃｏｎｔに含まれるｍ段目の第２単位回路ＵＣＣｍの２つ目のＭＯＳＦＥＴｆｃ２において生成されたボディー電位が、接続線Ｌ９を介して、主回路Ｃｍａｉｎに含まれるｍ段目の第１単位回路ＵＭＣｍの1つ目のＭＯＳＦＥＴｆｍ１のボディー端子に接続される。これにより、第１単位回路ＵＭＣｍのＭＯＳＦＥＴｆｍ１のボディー電位は、第２単位回路ＵＣＣｍのＭＯＳＦＥＴｆｃ２のボディー電位と等しくなる。また、制御回路Ｃｃｏｎｔに含まれるｍ＋１段目の第２単位回路ＵＣＣｍ＋１のＭＯＳＦＥＴｆｃ１において生成されたボディー電位が、接続線Ｌ１０を介して、主回路Ｃｍａｉｎに含まれるｍ段目の第１単位回路ＵＭＣｍの２つ目のＭＯＳＦＥＴｆｍ２のボディー端子に接続される。これにより、第１単位回路ＵＭＣｍのＭＯＳＦＥＴｆｍ２のボディー電位は、第２単位回路ＵＣＣｍ＋１のＭＯＳＦＥＴｆｃ１のボディー電位と等しくなる。
【００５０】
すなわち、複数の第１単位回路ＵＭＣのうち、ｍ段目の第２単位回路ＵＣＣｍと逆相で動作するｍ段目の第１単位回路ＵＭＣｍに含まれる第１のＭＯＳＦＥＴのボディー端子に、制御回路Ｃｃｏｎｔのｍ段目の第２単位回路ＵＣＣｍまたはｍ＋１段目の第２単位回路ＵＣＣｍ＋１に含まれる第２のＭＯＳＦＥＴのボディー端子が接続され、ｍ段目の第２単位回路ＵＣＣｍと逆相で動作するｍ段目の第１単位回路ＵＭＣｍに含まれる第２のＭＯＳＦＥＴのボディー端子に、制御回路Ｃｃｏｎｔのｍ＋１段目の第２単位回路ＵＣＣｍ＋１またはｍ＋２段目の第２単位回路ＵＣＣｍ＋２に含まれる第１のＭＯＳＦＥＴのボディー端子が接続される。
【００５１】
図９に戻り、制御回路Ｃｃｏｎｔに含まれる第２単位回路ＵＣＣの数（段数）は、主回路Ｃｍａｉｎに含まれる第１単位回路ＵＭＣの数（段数）よりも多い。これは、制御回路Ｃｃｏｎｔの終端の影響を低減し、制御回路Ｃｃｏｎｔにおいて発生するボディー端子の電位を安定させるためである。例えば、第２単位回路ＵＣＣの数は、第１単位回路ＵＭＣの数よりも１以上多くてよい。第２単位回路ＵＣＣの段数は、第１単位回路ＵＭＣの段数よりも１段、２段または３段だけ多くてよい。図９では、制御回路Ｃｃｏｎｔは、追加の第２単位回路Ｃａｄｄを１つ含んでおり、すなわち、第２単位回路ＵＣＣの段数が、第１単位回路ＵＭＣの段数よりも１段だけ多い例を示している。
【００５２】
制御回路Ｃｃｏｎｔに対しては、主回路Ｃｍａｉｎと逆位相の電波ＲＦを入力する。本実施形態では、ＲＦ信号源の２端子をそれぞれ主回路Ｃｍａｉｎと制御回路Ｃｃｏｎｔに接続し、接地線Ｌ３を主回路Ｃｍａｉｎと制御回路Ｃｃｏｎｔの共通の接地Ｇとしているが、ＲＦ入力は逆位相の２系統に分けてもよい。すなわち、主回路ＣｍａｉｎのＲＦ入力と、制御回路ＣｃｏｎｔのＲＦ入力とを個別に設け、それぞれが逆相に制御されてよい。
【００５３】
主回路Ｃｍａｉｎの各ダイオード接続のｎ型ＭＯＳＦＥＴｆｍの動作に同期して、当該ＭＯＳＦＥＴｆｍがＯＮ状態では、当該ＭＯＳＦＥＴｆｍのソース電圧に対してボディー端子が正電位になるように制御電圧を印加し、当該ＭＯＳＦＥＴｆｍがＯＦＦ状態では、当該ＭＯＳＦＥＴｆｍのソース電圧に対してボディー端子が負電位になるように制御電圧を印加する。制御回路ＣｃｏｎｔをＲＦ−ＤＣ変換を行う当該主回路Ｃｍａｉｎとは別回路にしたため、主回路Ｃｍａｉｎにつながる負荷抵抗の影響がボディー電位制御に及びにくくなり、ボディー端子を正確に制御できる。回路動作は、ＲＦ入力が主回路Ｃｍａｉｎと制御回路Ｃｃｏｎｔで逆相になることを除けば、第１の実施形態と同じである。従って、広い負荷電流範囲で高い電力変換効率が得ることができる。
【００５４】
以上において説明した第２の実施形態に係るＲＦ−ＤＣ変換回路２によれば、出力に接続される負荷の抵抗によらず電力変換効率を高く保つことができる。ＲＦ−ＤＣ変換回路２は、出力に接続される負荷の抵抗値が、最大電力変換効率が得られる負荷の抵抗値からずれても、効率の低下が小さいため、様々な負荷に利用することができる。また、制御回路Ｃｃｏｎｔによる主回路Ｃｍａｉｎのボディー電位の制御により、主回路ＣｍａｉｎのＭＯＳＦＥＴの導通時の閾値を下げるだけでなく、ＭＯＳＦＥＴの遮断時の閾値を上げる制御も可能であるため、順方向電流が流れやすくなると同時に、逆方向電流を低減することができ、ダイオードとしての整流特性を高めることができる。この結果、図7に示すように広い負荷電流範囲で電力変換効率を高めることができる。
【００５５】
尚、上記においては、主回路Ｃｍａｉｎとしてｎ型ＭＯＳＦＥＴによるダイオード接続を用いた構成を例に挙げて説明したが、ｎ型ＭＯＳＦＥＴに代えて、極性の異なるｐ型ＭＯＳＦＥＴを用いてもよい。また、上記においては、ＳＯＩ−ＭＯＳＦＥＴで作製したＲＦ−ＤＣ変換回路を用いた構成を例に挙げて説明したが、ＳＯＩではなくバルクシリコン上に作製されたＭＯＳＦＥＴでもそのウエル電位が各ＭＯＳＦＥＴで個別に制御できるようにすれば、本発明が適用できることは自明である。
【００５６】
また、上記においては、主回路ＣｍａｉｎのＭＯＳＦＥＴのボディー電位を制御回路Ｃｃｏｎｔにより制御する構成を例に挙げて説明したが、図１１に示すように、主回路Ｃｍａｉｎのゲートを制御回路Ｃｃｏｎｔにより制御してもよい。この場合、主回路ＣｍａｉｎのＭＯＳＦＥＴ（ＭＯＳＦＥＴｆｍ１、ＭＯＳＦＥＴｆｍ２）のボディー電位がフローティングになるのを防ぐため、主回路ＣｍａｉｎのＭＯＳＦＥＴはゲートとボディーとを接続している。
【００５７】
[第３の実施形態]
次に、本発明の第３の実施形態に係るＲＦ−ＤＣ変換回路３について説明する。第１の実施形態に係るＲＦ−ＤＣ変換回路１と比較して、本実施形態のＲＦ−ＤＣ変換回路３は、制御回路の構成が異なる。このため、第１の実施形態と重複する構成、動作については同一の符号を付し、詳細な説明を省略する。
【００５８】
図１２は、第３の実施形態に係るＲＦ−ＤＣ変換回路３を示す回路図である。ＲＦ−ＤＣ変換回路３の主回路Ｃｍａｉｎに含まれる第１単位回路ＵＭＣの構成は、第１実施形態と同じである。すなわち、第１単位回路ＵＭＣは、例えば、２個のＭＯＳＦＥＴ（ＭＯＳＦＥＴｆｍ１、ＭＯＳＦＥＴｆｍ２）と、２個のコンデンサ（コンデンサＣｍ１、コンデンサＣｍ２）とを備える。ＭＯＳＦＥＴｆｍ１およびＭＯＳＦＥＴｆｍ２の各々は、ダイオード接続のｎ型ＭＯＳＦＥＴである。ＭＯＳＦＥＴｆｍ１のドレインが、当該第１単位回路ＵＭＣの入力となる。ＭＯＳＦＥＴｆｍ１のソースが、ＭＯＳＦＥＴｆｍ２のドレインと接続される。ＭＯＳＦＥＴｆｍ２のソースが、当該第１単位回路ＵＭＣの出力となる。
【００５９】
コンデンサＣｍ１が、ＭＯＳＦＥＴｆｍ１のソースとＭＯＳＦＥＴｆｍ２のドレインとの間の接続点Ｐ１と、ＲＦ供給線Ｌ１とに接続される。コンデンサＣｍ２が、ＭＯＳＦＥＴｆｍ２のソースと、接地線Ｌ３とに接続される。第１単位回路ＵＭＣには、ＭＯＳＦＥＴｆｍ１およびｆｍ２のボディー電位を制御するためのボディー端子がそれぞれ設けられている。
【００６０】
制御回路Ｃｃｏｎｔは、主回路Ｃｍａｉｎの各ダイオード接続のｎ型ＭＯＳＦＥＴｆｍの動作に同期して、当該ＭＯＳＦＥＴｆｍがＯＮ状態では、当該ＭＯＳＦＥＴｆｍのソース電圧に対してボディー端子が正電位になるように制御電圧を印加し、当該ＭＯＳＦＥＴｆｍがＯＦＦ状態では、当該ＭＯＳＦＥＴｆｍのソース電圧に対してボディー端子が負電位になるように制御電圧を印加する。制御回路Ｃｃｏｎｔは、主回路Ｃｍａｉｎに含まれる第１単位回路ＵＭＣのＭＯＳＦＥＴのボディー電位を制御できるものであれば、任意の回路構成を有してよい。制御回路Ｃｃｏｎｔは、外部電源により制御されてもよく、ＲＦ−ＤＣ変換を含む環境発電により制御されてもよい。
【００６１】
図１３は、第３の実施形態における主回路Ｃｍａｉｎと制御回路Ｃｃｏｎｔとの接続関係を説明する図である。図１３に示すように、制御回路Ｃｃｏｎｔと、主回路Ｃｍａｉｎに含まれる第１単位回路ＵＭＣの１つ目のＭＯＳＦＥＴｆｍ１のボディー端子とが、接続線Ｌ１１を介して接続される。また、制御回路Ｃｃｏｎｔと、主回路Ｃｍａｉｎに含まれる第１単位回路ＵＭＣの２つ目のＭＯＳＦＥＴｆｍ２のボディー端子とが、接続線Ｌ１２を介して接続される。これにより、第１単位回路ＵＭＣのＭＯＳＦＥＴｆｍ１およびＭＯＳＦＥＴｆｍ２の各々のボディー電位を、制御回路Ｃｃｏｎｔにより制御することができる。
【００６２】
制御回路ＣｃｏｎｔをＲＦ−ＤＣ変換を行う主回路Ｃｍａｉｎとは別回路にしたため、制御回路Ｃｃｏｎｔの動作には主回路Ｃｍａｉｎの負荷抵抗の影響がなくなり、主回路ＣｍａｉｎのＭＯＳＦＥＴのボディー端子を正確に制御することができる。回路動作は、基本的には第１の実施形態におけるＲＦ−ＤＣ変換回路１と同じである。第１の実施形態では同一のＲＦ入力を分岐して、主回路Ｃｍａｉｎと制御回路Ｃｃｏｎｔとに入力しているため、ＲＦ入力のインピーダンスの影響を受ける場合がある。一方、第３の実施形態では、完全に制御回路Ｃｃｏｎｔを主回路Ｃｍａｉｎから分離することで、主回路Ｃｍａｉｎの制御をより正確に行うことができる。従って、第１の実施形態よりも広い負荷電流範囲で高い電力変換効率を得ることができる。
【００６３】
以上において説明した第３の実施形態に係るＲＦ−ＤＣ変換回路３によれば、出力に接続される負荷の抵抗によらず電力変換効率を高く保つことができる。ＲＦ−ＤＣ変換回路３は、出力に接続される負荷の抵抗値が、最大電力変換効率が得られる負荷の抵抗値からずれても、効率の低下が小さいため、様々な負荷に利用することができる。また、制御回路Ｃｃｏｎｔによる主回路Ｃｍａｉｎのボディー電位の制御により、主回路ＣｍａｉｎのＭＯＳＦＥＴの導通時の閾値を下げるだけでなく、ＭＯＳＦＥＴの遮断時の閾値を上げる制御も可能であるため、順方向電流が流れやすくなると同時に、逆方向電流を低減することができ、ダイオードとしての整流特性を高めることができる。
【００６４】
尚、上記においては、主回路Ｃｍａｉｎとしてｎ型ＭＯＳＦＥＴによるダイオード接続を用いた構成を例に挙げて説明したが、ｎ型ＭＯＳＦＥＴに代えて、極性の異なるｐ型ＭＯＳＦＥＴを用いてもよい。また、上記においては、ＳＯＩ−ＭＯＳＦＥＴで作製したＲＦ−ＤＣ変換回路を用いた構成を例に挙げて説明したが、ＳＯＩではなくバルクシリコン上に作製されたＭＯＳＦＥＴでもそのウエル電位が各ＭＯＳＦＥＴで個別に制御できるようにすれば、本発明が適用できることは自明である。
【００６５】
また、上記においては、主回路ＣｍａｉｎのＭＯＳＦＥＴのボディー電位を制御回路Ｃｃｏｎｔにより制御する構成を例に挙げて説明したが、図１４に示すように、主回路Ｃｍａｉｎのゲートを制御回路Ｃｃｏｎｔにより制御してもよい。この場合、主回路ＣｍａｉｎのＭＯＳＦＥＴ（ＭＯＳＦＥＴｆｍ１、ＭＯＳＦＥＴｆｍ２）のボディー電位がフローティングになるのを防ぐため、主回路ＣｍａｉｎのＭＯＳＦＥＴはゲートとボディーとを接続している。
【００６６】
以上、本発明を実施するための形態について実施形態を用いて説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。
【符号の説明】
【００６７】
１、２、３・・・ＲＦ−ＤＣ変換回路，Ｃｍａｉｎ・・・主回路，Ｃｃｏｎｔ・・・制御回路，ＵＭＣ・・・第１単位回路，ＵＣＣ・・・第２単位回路
【図１】
2020167840.tif 000003
【図２】
2020167840.tif 000004
【図３】
2020167840.tif 000005
【図４】
2020167840.tif 000006
【図５】
2020167840.tif 000007
【図６】
2020167840.tif 000008
【図７】
2020167840.tif 000009
【図８】
2020167840.tif 000010
【図９】
2020167840.tif 000011
【図１０】
2020167840.tif 000012
【図１１】
2020167840.tif 000013
【図１２】
2020167840.tif 000014
【図１３】
2020167840.tif 000015
【図１４】
2020167840.tif 000016