(57)【要約】【課題】温度上昇を抑制することができる電源回路を提供する。【解決手段】電源回路１００では、シフト相であるスイッチング素子ＳＷ３，ＳＷ４に接続されるシフト相のダイオードＤ３，Ｄ４の順方向降下電圧は、固定相であるスイッチング素子ＳＷ１，ＳＷ２に接続される固定相のダイオードＤ１，Ｄ２の順方向降下電圧よりも低い。従って、電源回路１００に大電流が流れた場合、順方向降下電圧が低いことにより、シフト側のダイオードＤ３，Ｄ４の電圧の増加が早い段階で頭打ちになり、抑制される。その結果、シフト相のダイオードＤ３，Ｄ４での発熱量が抑制されるため、電源回路１００の温度上昇を抑制することができる。【選択図】図１
2020167754.tif 000002
【特許請求の範囲】
【請求項１】
直流電源回路のプラス側出力に接続される第１のスイッチング素子及び第３のスイッチング素子と、前記第１のスイッチング素子に相対向する第４のスイッチング素子と前記第３のスイッチング素子に相対向する第２のスイッチング素子とからブリッジを形成し、直流電圧を高周波交流電圧に変換するインバータ回路と、
相対向する前記第１のスイッチング素子及び前記第４のスイッチング素子を導通させる状態、平行する前記第２のスイッチング素子及び前記第４のスイッチング素子を導通させる状態、相対向する前記第２のスイッチング素子及び前記第３のスイッチング素子を導通させる状態、及び平行する前記第１のスイッチング素子及び前記第３のスイッチング素子を導通させる状態を位相シフトさせて切り替えることによる位相シフト制御を行う位相シフト制御回路と、を備える電源回路であって、
シフト相である前記第３のスイッチング素子及び前記第４のスイッチング素子に接続されるシフト相の第３のダイオード及び第４のダイオードの順方向降下電圧は、固定相である前記第１のスイッチング素子及び前記第２のスイッチング素子に接続される固定相の第１のダイオード及び第２のダイオードの順方向降下電圧よりも低い、電源回路。
【請求項２】
前記シフト相のダイオードは、前記シフト相のスイッチング素子を有するトランジスタに内蔵される、請求項１に記載の電源回路。
【請求項３】
前記シフト相のダイオードは、前記シフト相のスイッチング素子に対して外付けで設けられる、請求項１に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関する。
【背景技術】
【０００２】
従来、電源回路として、特許文献１に示すものが知られている。この電源回路は、直流電源回路のプラス側出力に接続される第１のスイッチング素子及び第３のスイッチング素子と、第１のスイッチング素子に相対向する第４のスイッチング素子と第３のスイッチング素子に相対向する第２のスイッチング素子とからブリッジを形成し、直流電圧を高周波交流電圧に変換するインバータ回路と、直流電圧を高周波交流電圧に変換するインバータ回路と、各スイッチング素子の導通状態を組み合わせることで位相シフト制御を行う位相シフト制御回路と、を備える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−７４２５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、上述の電源回路では、大電流が流れる場合における温度上昇が大きくなるという問題があった。従って、大電流を電源回路に流す場合に、温度上昇を抑制することが求められていた。
【０００５】
本発明は、温度上昇を抑制することができる電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る電源回路は、直流電源回路のプラス側出力に接続される第１のスイッチング素子及び第３のスイッチング素子と、第１のスイッチング素子に相対向する第４のスイッチング素子と第３のスイッチング素子に相対向する第２のスイッチング素子とからブリッジを形成し、直流電圧を高周波交流電圧に変換するインバータ回路と、相対向する第１のスイッチング素子及び第４のスイッチング素子を導通させる状態、平行する第２のスイッチング素子及び第４のスイッチング素子を導通させる状態、相対向する第２のスイッチング素子及び第３のスイッチング素子を導通させる状態、及び平行する第１のスイッチング素子及び第３のスイッチング素子を導通させる状態を位相シフトさせて切り替えることによる位相シフト制御を行う位相シフト制御回路と、を備える電源回路であって、シフト相である第３のスイッチング素子及び第４のスイッチング素子に接続されるシフト相の第３のダイオード及び第４のダイオードの順方向降下電圧は、固定相である第１のスイッチング素子及び第２のスイッチング素子に接続される固定相の第１のダイオード及び第２のダイオードの順方向降下電圧よりも低い。
【０００７】
本発明に係る電源回路は、いわゆる位相シフトフルブリッジ回路を構成している。位相シフトフルブリッジ回路では、電力伝送が行われない期間において、シフト相のダイオードに流れる電流は、固定相のダイオードに流れる電流より大きくなる。従って、シフト相のダイオードによる発熱は、固定相のダイオードによる発熱よりも、電源回路の温度上昇に大きな影響を及ぼす。電源回路に大電流が流れるときは、当該影響がさらに顕著となる。これに対し、シフト相である第３のスイッチング素子及び第４のスイッチング素子に接続されるシフト相のダイオードの順方向降下電圧は、固定相である第１のスイッチング素子及び第２のスイッチング素子に接続される固定相のダイオードの順方向降下電圧よりも低い。従って、電源回路に大電流が流れた場合、順方向降下電圧が低いことにより、シフト側のダイオードの電圧の増加が早い段階で頭打ちになり、抑制される。その結果、シフト相のダイオードでの発熱量が抑制されるため、電源回路の温度上昇を抑制することができる。
【０００８】
シフト相のダイオードは、シフト相のスイッチング素子を有するトランジスタに内蔵されてよい。この場合、内蔵型のダイオードとすることで、実装面積という点において省スペース化を図ることができる。
【０００９】
シフト相のダイオードは、シフト相のスイッチング素子に対して外付けで設けられてよい。この場合、ダイオードの部品選択という点において、自由度が高くなる。また、循環電流による発熱がダイオードにも分散するため、発熱の集中を避けることができる。
【発明の効果】
【００１０】
本発明によれば、温度上昇を抑制できる電源回路を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る電源回路を示す回路図である。
【図２】端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４で受信する駆動信号の波形、主変圧器ＭＴの一次巻線の一次電圧Ｖｍｔの波形、及び主変圧器ＭＴの一次巻線の一次電流ｉ（ｔ）の波形を示すグラフである。
【図３】各タイミングにおける電源回路の動作モードを示す図である。
【図４】各タイミングにおける電源回路の動作モードを示す図である。
【図５】各タイミングにおける電源回路の動作モードを示す図である。
【図６】ダイオードの特性を示すグラフである。
【図７】シフト相のダイオードの順方向降下電圧を低くするための構成の一例を示す概略図である。
【発明を実施するための形態】
【００１２】
図１を参照して、本実施形態に係る電源回路の構成について説明する。図１は、本発明の実施形態に係る電源回路を示す回路図である。図１に示すように、電源回路１００は、直流電源回路１１０と、インバータ回路１２０と、位相シフト制御回路１３０と、直流電圧供給部１４０と、を備える。
【００１３】
直流電源回路１１０は、交流電源ＡＣの出力を整流して直流電圧に変換する一次整流回路ＤＲ１と、上記一次整流回路ＤＲ１で直流に変換した電力を平滑する平滑コンデンサＣｉと、を備える。一次整流回路ＤＲ１は、端子１０６，１０７を介して直流電圧を供給する。なお、入力電源は上述のような交流電源ＡＣによる入力に限定されず、直流の電圧源が採用されてもよい（例えばバッテリなどの直流源）。
【００１４】
インバータ回路１２０は、直流電圧を高周波交流電圧に変換する回路である。インバータ回路１２０は、直流電源回路１１０のプラス側出力に接続される第１のスイッチング素子ＳＷ１及び第３のスイッチング素子ＳＷ３と、第１のスイッチング素子ＳＷ１に相対向する第４のスイッチング素子ＳＷ４と第３のスイッチング素子ＳＷ３に相対向する第２のスイッチング素子ＳＷ２とからブリッジを形成している。このうち、第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２は固定相を構成する。第３のスイッチング素子ＳＷ３及び第４のスイッチング素子ＳＷ４はシフト相を構成する。インバータ回路１２０では、位相シフト制御回路１３０から出力される位相シフト信号である第１の駆動信号Ｐｓ１から第４の駆動信号Ｐｓ４によって、これらの対をなす２個の素子に与える上記駆動信号にずれを設け位相シフトさせて、一対をなす素子が交互に導通と遮断を繰り返して直流電圧を高周波交流電圧に変換する。各スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４は、端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４にて、位相シフト制御回路１３０からの駆動信号Ｐｓ１，Ｐｓ２，Ｐｓ３，Ｐｓ４を入力される。
【００１５】
第１のスイッチング素子ＳＷ１には、第１のダイオードＤ１が逆極性で並列に接続される。第２のスイッチング素子ＳＷ２には、第２のダイオードＤ２が逆極性で並列に接続される。第３のスイッチング素子ＳＷ３には、第３のダイオードＤ３が逆極性で並列に接続される。第４のスイッチング素子ＳＷ４には、第４のダイオードＤ４が逆極性で並列に接続される。
【００１６】
位相シフト制御回路１３０は、位相シフト信号である駆動信号Ｐｓ１，Ｐｓ２，Ｐｓ３，Ｐｓ４を各スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４に対して位相シフトを設けて出力する。位相シフト制御回路１３０は、相対向する第１のスイッチング素子ＳＷ１及び第４のスイッチング素子ＳＷ４を導通させる状態、平行する第２のスイッチング素子ＳＷ２及び第４のスイッチング素子ＳＷ４を導通させる状態、相対向する第２のスイッチング素子ＳＷ２及び第３のスイッチング素子ＳＷ３を導通させる状態、及び平行する第１のスイッチング素子ＳＷ１及び第３のスイッチング素子ＳＷ３を導通させる状態を位相シフトさせて切り替えることによる位相シフト制御を行う。位相シフト制御回路１３０による位相シフト制御の詳細な内容は、後述する。
【００１７】
直流電圧供給部１４０は、主変圧器ＭＴの出力を整流して直流電圧に変換する二次整流回路１３５と、直流リアクトルＬｃｈと、コンデンサＣｏと、を備える。直流電圧供給部１４０は、端子１３６，１３７から直流電圧を供給する。主変圧器ＭＴは、一次側の高周波交流電圧を出力に適した電圧に変換する機器である。なお、主変圧器ＭＴは、入力と出力を電気的に絶縁するという機能も兼ねている。
【００１８】
次に、図２〜図５を参照して、位相シフト制御回路１３０による位相シフト制御の内容について説明する。図２は、端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４で受信する駆動信号の波形、主変圧器ＭＴの一次巻線の一次電圧Ｖｍｔの波形、及び主変圧器ＭＴの一次巻線の一次電流ｉ（ｔ）の波形を示すグラフである。図３〜図５は、各タイミングにおける電源回路の動作モードを示す図である。図３〜図５では、電流の流れを破線の矢印で示している。
【００１９】
図２に示す期間（ｔ１〜ｔ２）において、図３（ａ）に示す第１のスイッチング素子ＳＷ１及び第４のスイッチング素子ＳＷ４は導通状態にあり、主変圧器ＭＴの一次巻線の両端に一次電圧Ｖｍｔが供給され、これにより一次巻線に図２（Ｅ）に示す一次電流ｉ（ｔ）が流れる。
【００２０】
期間（ｔ２〜ｔ４）において、第４のスイッチング素子ＳＷ４が遮断状態になる。しかし、漏洩インダクタンスによって蓄積されたエネルギが、図３（ｂ）に示すように、第３のダイオードＤ３に流れて一次電流ｉ（ｔ）を継続する。このとき主変圧器ＭＴの一次側は短絡状態になり一次電圧Ｖｍｔは供給されなくなる。なお、エネルギの蓄積元としては、上述の漏洩インダクタンスの他、リアクトルＬｒも考えられる。
【００２１】
図２に示す時刻ｔ＝ｔ４において、第３のスイッチング素子ＳＷ３は主変圧器ＭＴの一次側が短絡状態で導通するために、零電位で導通することができる。さらに、期間（ｔ４〜ｔ５）において、一次電流ｉ（ｔ）は図４（ａ）に第１のスイッチング素子ＳＷ１及び第３のダイオードＤ３を循環し、主変圧器ＭＴの一次巻線を通して流れる。
【００２２】
期間（ｔ５〜ｔ７）において、第１のスイッチング素子ＳＷ１が遮断状態になると、漏洩インダクタンスによって蓄積されたエネルギが、図４（ｂ）に示すように、主変圧器ＭＴの一次巻線及び第２のダイオードＤ２に一次電流ｉ（ｔ）を流して放電される。
【００２３】
図２に示す時刻ｔ＝ｔ７において、第２のスイッチング素子ＳＷ２は零電位で導通することができる。さらに、期間（ｔ７〜ｔ９）において、図５（ａ）に示す第２のスイッチング素子ＳＷ２及び第３のスイッチング素子ＳＷ３は導通状態にあり、主変圧器ＭＴの一次巻線の両端に一次電圧Ｖｍｔが供給されるが、上記（前半周期）とは逆が極性となり、これにより一次巻線に図２に示す負の一次電流ｉ（ｔ）が流れる。
【００２４】
期間（ｔ９〜ｔ１１）において、第３のスイッチング素子ＳＷ３が遮断状態になる。しかし、漏洩インダクタンスによって蓄積されたエネルギが、図５（ｂ）に示すように、第４のダイオードＤ４に流れて負の一次電流ｉ（ｔ）を継続する。このとき主変圧器ＭＴの一次側は短絡状態になり一次電圧Ｖｍｔは供給されなくなる。
【００２５】
図２に示す時刻ｔ＝ｔ１１において、第４のスイッチング素子ＳＷ４は主変圧器ＭＴの一次側が短絡状態で導通するために、零電位で導通することができる。さらに、期間（ｔ１１〜ｔ１２）において、負の一次電流ｉ（ｔ）は、図５（ｂ）に示すように、第２のスイッチング素子ＳＷ２及び第４のダイオードＤ４を循環し、主変圧器ＭＴの一次巻線を通して流れる。また、主変圧器ＭＴの一次電圧Ｖｍｔは第２のスイッチング素子ＳＷ２及び第４のスイッチング素子ＳＷ４により零電圧付近にクランプされる。
【００２６】
ここで、図２において一次電圧Ｖｍｔが正側又は負側に立ち上がっている箇所では、主変圧器ＭＴを介して電力伝送が行われている。これに対し、一次電圧Ｖｍｔがゼロになっている箇所では、電力伝送が行われていない（このような期間を還流期間と称する場合がある）。例えば、ｔ４〜ｔ７  (ｔ８からｔ７へ変更しました)の期間では、電力伝送が行われていない状態であるにも関わらず、図２に示す「Ｉ３」のような電流が流れる。具体的に、ｔ４〜ｔ７の期間では図２の「Ｉ３」の電流が、シフト相の第３のスイッチング素子ＳＷ３のチャネル（導通層）及び第３のダイオードＤ３に分流する。また、固定相側のスイッチング素子に並列のダイオードにも流れる電流はｔ５〜ｔ７期間の電流であり、この期間は固定相の第２のスイッチング素子ＳＷ２に並列の第２のダイオードＤ２と第３のスイッチング素子ＳＷ３および第３のダイオードＤ３に流れる。「Ｉ３」の電流導通時間を比較するとシフト側の導通期間が長い。従って、当該一次電流ｉ（ｔ）が大電流となると、電力伝送に寄与しないにも関わらず、シフト相の第３のダイオードＤ３での発熱量が大きくなる。同様の理由により、還流期間におけるシフト相の第４のダイオードＤ４での発熱量が大きくなる。
【００２７】
従って、本実施形態においては、シフト相である第３のスイッチング素子ＳＷ３及び第４のスイッチング素子ＳＷ４に接続されるシフト相のダイオードＤ３，Ｄ４の順方向降下電圧Ｖｆ１は、固定相である第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２に接続される固定相のダイオードＤ１，Ｄ２の順方向降下電圧Ｖｆ２よりも低い。
【００２８】
具体的には、図６において、固定相のダイオードＤ１，Ｄ２の特性は一点鎖線のグラフＧＦ２で示され、シフト相のダイオードＤ３，Ｄ４の特性は実線のグラフＧＦ１で示される。図６の座標の縦軸は逆方向ドレイン電流を示し、横軸はソース・ドレイン間の電圧を示す。図６に示すように、ソフト相のダイオードＤ３，Ｄ４の順方向降下電圧Ｖｆ１は、固定相のダイオードＤ１，Ｄ２の順方向降下電圧Ｖｆ２よりも低い。
【００２９】
なお、順方向降下電圧とは、ダイオードに当該電圧を超える電圧がかかった時に、急速に電流が立ち上がり始めるときの電圧である。例えば、グラフＧＦ１に示すように、順方向降下電圧Ｖｆ１より電圧が低い領域では、電流は所定の増加率に抑えられた状態で増加する。これに対し、順方向降下電圧Ｖｆより電圧が高い領域では、電流が電圧の低い領域に比して、電圧の増加に応じて急速に立ち上がっている。
【００３０】
大電流が流れるような電源回路１００の場合、順方向降下電圧を超える領域では、電流の増加に対する電圧の増加を抑制することができる。従って、シフト相のダイオードＤ３，Ｄ４の順方向降下電圧Ｖｆ１を低くすることで、大電流が流れるときの電圧の増加をダイオードＤ３，Ｄ４にてクランプして抑制することができる。なお、ここでの大電流とは、「Ｒｄｓ×Ｉｉｎ＞Ｖｆ１」を満たすような電流である。「Ｒｄｓ」はダイオードにおけるドレイン・ソース間の抵抗を示す。Ｉｉｎは、還流期間中における一次電流である。
【００３１】
シフト相のダイオードＤ３，Ｄ４の順方向降下電圧Ｖｆ１が、固定相のダイオードＤ１，Ｄ２の順方向降下電圧Ｖｆ２に比してどの程度低いかは特に限定されない。ただし、例えば、シフト相のダイオードＤ３，Ｄ４の順方向降下電圧Ｖｆ１は、固定相のダイオードＤ１，Ｄ２の順方向降下電圧Ｖｆ２の９０％以下であってよい。ただし、当該上限値は特に限定されるものではない。なお、ダイオードの順方向降下電圧は、低電圧ほど損失が下がることになるため、順方向降下電圧Ｖｆ１が低すぎることによる影響はないため、特に下限値は設定されない。
【００３２】
シフト相のダイオードＤ３，Ｄ４の順方向降下電圧Ｖｆ１を低くするための構成として、具体的には次のような構成が採用される。例えば、図７（ａ）に示すように、低い順方向降下電圧Ｖｆ１を有するダイオードＤ３，Ｄ４が内蔵されたトランジスタＴＲをシフト相のスイッチング素子ＳＷ３，ＳＷ４のカ所に適用してよい。この場合、低い順方向降下電圧Ｖｆ１のシフト相のダイオードＤ３，Ｄ４は、シフト相のスイッチング素子ＳＷ３，ＳＷ４を有するトランジスタＴＲに内蔵される。
【００３３】
または、図７（ｂ）に示すように、シフト相のスイッチング素子ＳＷ３，ＳＷ４を有するトランジスタＴＲに対して、外付けでダイオードＤ３，Ｄ４を設ける構成を採用してもよい。この場合、シフト相のダイオードＤ３，Ｄ４は、シフト相のスイッチング素子ＳＷ３，ＳＷ４に対して外付けで設けられる。なお、トランジスタＴＲは、ダイオードを有さないタイプであってもよく、ダイオードを内蔵するタイプであってもよい。ダイオードを内蔵するタイプのトランジスタＴＲの場合も、外付けするダイオードＤ３，Ｄ４を低い順方向降下電圧Ｖｆ１のものとすることで、損失を抑制することが可能となる。
【００３４】
次に、本実施形態に係る電源回路１００の作用・効果について説明する。
【００３５】
本実施形態に係る電源回路１００は、いわゆる位相シフトフルブリッジ回路を構成している。位相シフトフルブリッジ回路では、電力伝送が行われない期間において、シフト相のダイオードＤ３，Ｄ４に流れる電流は、固定相のダイオードＤ１，Ｄ２に流れる電流より大きくなる。従って、シフト相のダイオードＤ３，Ｄ４による発熱は、固定相のダイオードＤ１，Ｄ２による発熱よりも、電源回路１００の温度上昇に大きな影響を及ぼす。電源回路１００に大電流が流れるときは、当該影響がさらに顕著となる。
【００３６】
ここで、比較例として、シフト相のダイオードＤ３，Ｄ４として、固定相のダイオードＤ１，Ｄ２と同様のものを採用した場合の電源回路について説明する。この場合、シフト相のダイオードＤ３，Ｄ４の順方向降下電圧は、固定相のダイオードＤ１，Ｄ２と同じく「Ｖｆ２」となる。従って、比較例におけるシフト相のダイオードＤ３，Ｄ４の特性は、図６のグラフＧＦ２に示すものとなる。
【００３７】
例えば、図６のグラフＧＦ２に示すように、還流期間中にダイオードＤ３，Ｄ４に流れる電流をＡ１とする。この場合、順方向降下電圧Ｖｆ２に至るまでの領域においては、電圧と電流は比例関係をなしているため、電流が大きくなる分、電圧も順次大きくなる。電流がＡ２となると電圧が順方向降下電圧Ｖｆ２に達するため、電流がＡ２からＡ１に至る領域では、電圧の増加が頭打ちとなる。電流がＡ１となるときの電圧はＶ１となる。従って、シフト相のダイオードＤ３，Ｄ４における電力は「Ｖ１×Ａ１」で示され、ダイオードＤ３，Ｄ４での発熱量は、当該電力に対応するものとなる。
【００３８】
これに対し、本実施形態に係る電源回路１００では、シフト相であるスイッチング素子ＳＷ３，ＳＷ４に接続されるシフト相のダイオードＤ３，Ｄ４の順方向降下電圧は、固定相であるスイッチング素子ＳＷ１，ＳＷ２に接続される固定相のダイオードＤ１，Ｄ２の順方向降下電圧よりも低い。従って、電源回路１００に大電流が流れた場合、順方向降下電圧が低いことにより、シフト側のダイオードＤ３，Ｄ４の電圧の増加が早い段階で頭打ちになり、抑制される。その結果、シフト相のダイオードＤ３，Ｄ４での発熱量が抑制されるため、電源回路１００の温度上昇を抑制することができる。
【００３９】
例えば、図６のグラフＧＦ１に示すように、順方向降下電圧Ｖｆ１に至るまでの領域においては、グラフＧＦ２と同じく電圧と電流は比例関係をなしているため、電流が大きくなる分、電圧も順次大きくなる。しかし、順方向降下電圧Ｖｆ１が順方向降下電圧Ｖｆ２ よりも低いため、電流がＡ２よりも低いＡ３に達することで、電圧の増加が早い段階で頭打ちになる。そして、電流がＡ３よりも大きい領域では、電圧の増加が抑制された状態にて、電流がＡ１まで至る。電流がＡ１となるときの電圧は、Ｖ１よりも低いＶ２となる。従って、シフト相のダイオードＤ３，Ｄ４における電力は「Ｖ２×Ａ１」で示され、ダイオードＤ３，Ｄ４での発熱量は、当該電力に対応するものとなる。図６に示すように、実施形態におけるシフト相のダイオードＤ３，Ｄ４における電力（Ｖ２×Ａ１）は、比較例に係るシフト相のダイオードＤ３，Ｄ４における電力（Ｖ１×Ａ１）よりも小さい。従って、本実施形態に係る電源回路１００は、比較例に係る電源回路に比して温度上昇が抑制された状態にて動作することができる。
【００４０】
シフト相のダイオードＤ３，Ｄ４は、シフト相のスイッチング素子ＳＷ３，ＳＷ４を有するトランジスタＴＲに内蔵されてよい。この場合、内蔵型のダイオードＤ３，Ｄ４とすることで、実装面積という点において省スペース化を図ることができる。
【００４１】
シフト相のダイオードＤ３，Ｄ４は、シフト相のスイッチング素子ＳＷ３，ＳＷ４に対して外付けで設けられてよい。この場合、ダイオードＤ３，Ｄ４の部品選択という点において、自由度が高くなる。また、循環電流による発熱がダイオードＤ３，Ｄ４にも分散するため、発熱の集中を避けることができる。
【００４２】
本発明は、上述の実施形態に限定されるものではない。例えば、上述の実施形態では位相シフト制御回路による切替パターンとして図２に示すパターンが採用された。ただし、電源回路は、位相シフトフルブリッジ回路を構成していれば、特に採用される切替パターンは限定されるものではない。
【符号の説明】
【００４３】
１００…電源回路、１１０…直流電源回路、１２０…インバータ回路、１３０…位相シフト制御回路、ＳＷ１…第１のスイッチング素子、ＳＷ２…第２のスイッチング素子、ＳＷ３…第３のスイッチング素子、ＳＷ４…第４のスイッチング素子、Ｄ１…第１のダイオード、Ｄ２…第２のダイオード、Ｄ３…第３のダイオード、Ｄ４…第４のダイオード。
【図１】
2020167754.tif 000003
【図２】
2020167754.tif 000004
【図３】
2020167754.tif 000005
【図４】
2020167754.tif 000006
【図５】
2020167754.tif 000007
【図６】
2020167754.tif 000008
【図７】
2020167754.tif 000009