(57)【要約】【課題】スイッチ短絡が発生したことを判定できるスイッチの駆動回路を提供する。【解決手段】スイッチを駆動するスイッチの駆動回路において、前記スイッチのゲート電圧Ｖｇａｔを検出するゲート電圧検出部５２と、前記ゲート電圧検出部により検出された前記ゲート電圧の時間変化率Ｄｇａｔに基づいて、前記スイッチに短絡異常が発生したことを判定する判定部７９と、を備える。【選択図】      図３
2020054088.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ（ＳＷ）を駆動するスイッチの駆動回路（Ｄｒ）において、
前記スイッチのゲート電圧（Ｖｇａｔ）を検出するゲート電圧検出部（５２）と、
前記ゲート電圧検出部により検出された前記ゲート電圧の時間変化率（Ｄｇａｔ）に基づいて、前記スイッチに短絡異常が発生したことを判定する判定部（７９）と、を備えるスイッチの駆動回路。
【請求項２】
前記スイッチは、自身に流れる電流と相関を有する微小電流が流れるセンス端子（Ｓｔ）を有し、
前記センス端子に接続されたセンス抵抗体（６２）の両端の電位差であるセンス電圧（Ｖｓｅｒ）を検出するセンス電圧検出部（５３）を備え、
前記判定部は、前記ゲート電圧の時間変化率と、前記センス電圧検出部により検出されたセンス電圧とに基づいて、前記スイッチに短絡異常が発生したことを判定する請求項１に記載のスイッチの駆動回路。
【請求項３】
前記判定部は、前記ゲート電圧の時間変化率が、０よりも大きいゲート判定値（Ｖｊｇ）よりも大きくなっているとともに、前記センス電圧が、前記スイッチをオン状態に切り替える指令であるオン指令がなされてから判定期間（Ｈｓ）経過するタイミングにおいて、０よりも大きいセンス判定値（Ｖｊｓ）よりも大きくなっている場合に、前記スイッチに短絡異常が発生したことを判定する請求項２に記載のスイッチの駆動回路。
【請求項４】
前記判定部は、前記センス電圧が、前記オン指令がなされてから第１判定期間（Ｈｓ１）経過するタイミングにおいて、０よりも大きい第１センス判定値（Ｖｊｓ１）よりも大きくなっているか、または、前記オン指令がなされてから第２判定期間（Ｈｓ２）経過するタイミングにおいて、０よりも大きい第２センス判定値（Ｖｊｓ２）よりも大きくなっていると判定した場合に、前記センス電圧が、前記判定期間経過するタイミングにおいて、前記センス判定値よりも大きくなっていると判定し、
前記第２判定期間は、前記第１判定期間よりも短く、前記第２センス判定値は、前記第１センス判定値よりも大きく設定されている請求項３に記載のスイッチの駆動回路。
【請求項５】
前記判定部は、前記スイッチに短絡異常が発生していると判定した場合に、前記判定期間を短い側に変更する請求項３または請求項４に記載のスイッチの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチの駆動回路に関する。
【背景技術】
【０００２】
この種の駆動回路としては、特許文献１に見られるように、センス抵抗体が接続されたセンス端子を有するスイッチ（例えばＩＧＢＴ）を駆動するものが知られている。駆動回路は、スイッチのゲート電圧が第１の短絡検知レベルを超えて、かつ、センス抵抗体の両端の電位差であるセンス電圧が第２の短絡検知レベルを超えたと判定した場合、スイッチのゲート電圧によらずスイッチがオン状態になるスイッチ短絡が発生していると判定する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２９８１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
スイッチ短絡を判定するために用いられるパラメータとして、スイッチのゲート電圧がふさわしくないこともある。この場合、上述したスイッチ短絡の判定方法とは別の判定方法の採用が望まれる。
【０００５】
本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチ短絡が発生したことを判定できるスイッチの駆動回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、スイッチを駆動するスイッチの駆動回路において、前記スイッチのゲート電圧を検出するゲート電圧検出部と、前記ゲート電圧検出部により検出された前記ゲート電圧の時間変化率に基づいて、前記スイッチに短絡異常が発生したことを判定する判定部と、を備える。
【０００７】
本発明のスイッチの駆動回路は、ゲート電圧の時間変化率に基づいてスイッチ短絡を判定する。スイッチ短絡の発生時において、ゲート電圧の時間変化率は、ゲート電圧よりも急峻に上昇する。そのため、ゲート電圧の時間変化率を用いることで、短絡異常と判定されるまでの期間を短縮することができ、スイッチ短絡を早期に判定することができる。
【図面の簡単な説明】
【０００８】
【図１】回転電機の制御システムの全体構成図。
【図２】第１実施形態に係る駆動回路を示す図。
【図３】第１実施形態に係る駆動回路の一部の構成を示す詳細図。
【図４】オン指令がなされた場合の各波形の推移を示すタイムチャート。
【図５】第２実施形態に係る駆動回路を示す図。
【図６】第２実施形態に係る駆動回路の一部の構成を示す詳細図。
【図７】遅延時間とゲート判定用電圧との関係を示す図。
【発明を実施するための形態】
【０００９】
＜第１実施形態＞
以下、本発明に係るスイッチの駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態に係る駆動回路は、回転電機の制御システムを構成する。
【００１０】
図１に示すように、制御システムは、直流電源１０、電力変換器としてのインバータ２０、回転電機３０及び制御装置４０を備えている。回転電機３０の巻線３１は、インバータ２０を介して直流電源１０に接続されている。本実施形態では、直流電源１０の出力電圧として、蓄電池の出力電圧を昇圧する昇圧コンバータの出力電圧を想定している。昇圧コンバータの出力電圧は、可変設定される。なお、直流電源１０及びインバータ２０の間には、平滑コンデンサ１１が設けられている。また、回転電機３０としては、例えば永久磁石界磁型の同期機が用いられればよい。
【００１１】
インバータ２０は、３相分の上，下アームスイッチＳＷを備えている。各相の上，下アームスイッチＳＷの接続点には、回転電機３０の巻線３１の第１端が接続されている。各相の巻線３１の第２端は、中性点で接続されている。本実施形態では、インバータ２０のスイッチＳＷとして、電圧制御形の半導体スイッチング素子が用いられ、より具体的にはＩＧＢＴが用いられている。各スイッチＳＷには、フリーホイールダイオードＦＷＤが逆並列に接続されている。
【００１２】
制御装置４０は、周知のマイクロコンピュータを主体として構成されている。制御装置４０は、回転電機３０の制御量をその指令値に制御すべく、各相において、上アームのスイッチＳＷと下アームのスイッチＳＷとを交互にオン状態とする。制御量は、例えばトルクである。制御装置４０は、スイッチＳＷの駆動信号ＩＮとして、オン状態に切り替える指令であるオン指令、又はオフ状態に切り替える指令であるオフ指令をインバータ２０の駆動回路Ｄｒに対して出力する。駆動回路Ｄｒは、各スイッチＳＷに対応して個別に設けられている。駆動回路Ｄｒは、制御装置４０からの駆動信号ＩＮを取得し、取得した駆動信号ＩＮに基づいて、スイッチＳＷを駆動する。
【００１３】
続いて図２を用いて、スイッチＳＷの駆動回路Ｄｒについて説明する。
【００１４】
駆動回路Ｄｒは、ドライブＩＣ５０を備えている。ドライブＩＣ５０は、ゲート駆動部５１と、ゲート電圧検出部５２と、センス電圧検出部５３及び異常判定部５４を備えている。ゲート駆動部５１には、ドライブＩＣ５０の第１端子Ｔ１を介して充放電用抵抗体６０の第１端が接続されている。充放電用抵抗体６０の第２端には、スイッチＳＷのゲートが接続されている。ゲート駆動部５１により、スイッチＳＷのゲートにゲート電圧Ｖｇａｔが印加される。スイッチＳＷのゲートには、検出用抵抗体６１を介してドライブＩＣ５０の第２端子Ｔ２が接続されている。第２端子Ｔ２には、ゲート電圧検出部５２が接続されている。ゲート電圧検出部５２は、第２端子Ｔ２を介してゲート電圧Ｖｇａｔを検出する。
【００１５】
スイッチＳＷは、自身に流れるコレクタ電流と相関を有する微小電流が流れるセンス端子Ｓｔを備えている。センス端子Ｓｔには、センス抵抗体６２の第１端が接続され、センス抵抗体６２の第２端には、スイッチＳＷのエミッタが接続されている。センス抵抗体６２の第１端には、ドライブＩＣ５０の第３端子Ｔ３を介してセンス電圧検出部５３が接続されている。センス端子Ｓｔに流れる微少電流により、センス抵抗体６２に電圧降下が生じる。本実施形態では、スイッチＳＷのエミッタ電位に対するセンス抵抗体６２の第１端側の電位を、センス電圧Ｖｓｅｒと称すこととする。スイッチＳＷのエミッタには、ドライブＩＣ５０の第４端子Ｔ４が接続されている。センス電圧検出部５３は、第４端子Ｔ４の電位を基準として、センス抵抗体６２の両端の電位差としてのセンス電圧Ｖｓｅｒを検出する。本実施形態では、スイッチＳＷのエミッタ電位をゼロとし、センス抵抗体６２の第１端側の電位がエミッタ電位よりも高い場合のセンス電圧Ｖｓｅｒが正と定義されている。
【００１６】
ゲート駆動部５１は、制御装置４０から出力された駆動信号ＩＮを、ドライブＩＣ５０の第５端子Ｔ５を介して取得する。ゲート駆動部５１は、取得した駆動信号ＩＮがオン指令であると判定した場合、充電処理により、スイッチＳＷをオン状態に切り替える。充電処理は、充放電用抵抗体６０を介してスイッチＳＷのゲートに充電電流を供給する処理である。充電処理によれば、スイッチＳＷのゲート電圧Ｖｇａｔが閾値電圧Ｖｇｔｈ以上となる。その結果、スイッチＳＷがオフ状態からオン状態に切り替えられる。ゲート駆動部５１は、駆動信号ＩＮがオフ指令であると判定した場合、放電処理により、スイッチＳＷをオフ状態に切り替える。放電処理は、充放電用抵抗体６０を介してスイッチＳＷのゲートから放電電流を放出させる処理である。放電処理によれば、スイッチＳＷのゲート電圧Ｖｇａｔが閾値電圧Ｖｇｔｈ未満となる。その結果、スイッチＳＷがオン状態からオフ状態に切り替えられる。
【００１７】
異常判定部５４は、ゲート電圧検出部５２とセンス電圧検出部５３とに接続されており、ゲート電圧検出部５２から出力されたゲート比較結果信号Ｅｇａｔと、センス電圧検出部５３から出力されたセンス比較結果信号Ｅｓｅｒとが入力される。異常判定部５４は、ゲート比較結果信号Ｅｇａｔとセンス比較結果信号Ｅｓｅｒとに基づいて、スイッチ短絡の発生を判定する異常判定処理を実施する。異常判定部５４は、ゲート駆動部５１に接続されており、スイッチＳＷの短絡異常を示す短絡異常信号Ｅｓｗをゲート駆動部５１に出力する。ゲート駆動部５１は、短絡異常信号Ｅｓｗを取得することで、スイッチＳＷがオン状態の場合には、スイッチＳＷをオフ状態に切り替えることができる。また、ゲート駆動部５１は、スイッチＳＷがオフ状態の場合には、オン指令を取得した場合でも、スイッチＳＷをオン状態に切り替えないようにすることができる。
【００１８】
図３を用いて、ゲート電圧検出部５２、センス電圧検出部５３及び異常判定部５４について説明する。
【００１９】
ゲート電圧検出部５２は、ゲート判定用電源７０、微分回路７１及びオペアンプ７２を備えている。ゲート判定用電源７０は、ゼロよりも大きい所定のゲート判定用電圧Ｖｊｇを有する電圧源である。微分回路７１は、微分用抵抗体７３と、コンデンサ７４とにより構成されるハイパスフィルタである。オペアンプ７２の非反転入力端子７２ａは、ゲート判定用電源７０に接続されている。また、オペアンプ７２の反転入力端子７２ｂは、微分回路７１を介してスイッチＳＷのゲートに接続されている。なお、本実施形態において、ゲート判定用電圧Ｖｊｇが「ゲート判定値」に相当する。
【００２０】
そのため、オペアンプ７２の反転入力端子７２ｂには、スイッチＳＷのゲート電圧Ｖｇａｔが微分回路７１により微分されたゲート電圧Ｖｇａｔの時間変化率（以下、単に時間変化率という）Ｄｇａｔが入力される。オペアンプ７２は、時間変化率Ｄｇａｔがゲート判定用電圧Ｖｊｇ以下の場合に論理Ｌとなり、ゲート判定用電圧Ｖｊｇよりも大きくなった場合に論理Ｈとなるゲート比較結果信号Ｅｇａｔを、出力端子７２ｃから異常判定部５４に出力する。
【００２１】
センス電圧検出部５３は、センス判定用電源７５、オペアンプ７６及びフィルタ回路７７を備えている。センス判定用電源７５は、ゼロよりも大きい所定のセンス判定用電圧Ｖｊｓを有する電圧源である。オペアンプ７６の非反転入力端子７６ａは、センス判定用電源７５に接続されている。また、オペアンプ７６の反転入力端子７６ｂは、センス抵抗体６２に接続されている。なお、本実施形態において、センス判定用電圧Ｖｊｓが「センス判定値」に相当する。
【００２２】
そのため、オペアンプ７６の反転入力端子７２ｂには、スイッチＳＷのセンス電圧Ｖｓｅｒが入力される。オペアンプ７６は、センス電圧Ｖｓｅｒがセンス判定用電圧Ｖｊｓ以下の場合に論理Ｌとなり、センス判定用電圧Ｖｊｓよりも大きくなった場合に論理Ｈとなる信号を、出力端子７６ｃからフィルタ回路７７に出力する。
【００２３】
フィルタ回路７７は、制御装置４０から駆動信号ＩＮが入力され、駆動信号ＩＮに基づいてオン指令がなされたタイミングを取得する。フィルタ回路７７は、オン指令がなされてから所定の遅延期間Ｈｓが経過するタイミングまでは、オペアンプ７６から入力される信号に関わらず論理Ｌとなり、該タイミングの経過後においてオペアンプ７６から入力される信号と同一論理となるセンス比較結果信号Ｅｓｅｒを異常判定部５４へ出力する。なお、本実施形態のフィルタ回路７７は、遅延期間Ｈｓを変更する機能を有する。本実施形態において、遅延期間Ｈｓが「判定期間」に相当する。
【００２４】
異常判定部５４は、論理積回路７８及び判定部７９を備えている。論理積回路７８の第１入力端子７８ａは、ゲート電圧検出部５２に接続されており、ゲート比較結果信号Ｅｇａｔが入力されている。論理積回路７８の第２入力端子７８ｂは、センス電圧検出部５３に接続されており、センス比較結果信号Ｅｓｅｒが入力されている。論理積回路７８は、ゲート比較結果信号Ｅｇａｔとセンス比較結果信号Ｅｓｅｒとが共に論理Ｈとなっている場合に論理Ｈとなり、それ以外の場合に論理Ｌとなる論理積信号Ｅａｎｄを、出力端子７８ｃから判定部７９に出力する。
【００２５】
判定部７９は、論理積回路７８から入力される論理積信号Ｅａｎｄに基づいて、スイッチＳＷに短絡異常が発生したことを判定する。上述したように、論理積信号Ｅａｎｄは、ゲート比較結果信号Ｅｇａｔに基づいて出力される。そのため、判定部７９は、ゲート比較結果信号Ｅｇａｔに基づいて、つまり時間変化率Ｄｇａｔに基づいて、スイッチＳＷに短絡異常が発生したことを判定する、ということができる。
【００２６】
また、論理積信号Ｅａｎｄは、ゲート比較結果信号Ｅｇａｔとセンス比較結果信号Ｅｓｅｒとに基づいて設定される。そのため、判定部７９は、ゲート比較結果信号Ｅｇａｔとセンス比較結果信号Ｅｓｅｒとに基づいて、つまり、時間変化率Ｄｇａｔとセンス電圧Ｖｓｅｒとに基づいて、スイッチＳＷに短絡異常が発生したことを判定する、ということができる。
【００２７】
具体的には、論理積信号Ｅａｎｄは、ゲート比較結果信号Ｅｇａｔとセンス比較結果信号Ｅｓｅｒとの論理積信号である。そのため、判定部７９は、ゲート比較結果信号Ｅｇａｔとセンス比較結果信号Ｅｓｅｒとが共に論理Ｈとなった場合、つまり、時間変化率Ｄｇａｔがゲート判定用電圧Ｖｊｇよりも大きくなっているとともに、センス電圧Ｖｓｅｒが、オン指令がなされてから遅延期間Ｈｓが経過するタイミングにおいて、センス判定用電圧Ｖｊｓよりも大きくなっている場合に、スイッチＳＷに短絡異常が発生したことを判定する。
【００２８】
判定部７９は、スイッチＳＷに短絡異常が発生したことを判定した場合に、スイッチＳＷの短絡異常を示す短絡異常信号Ｅｓｗをゲート駆動部５１に出力する。また、判定部７９は、スイッチＳＷに短絡異常が発生したことを判定した場合に、設定変更信号Ｃｎｇをフィルタ回路７７に出力する。フィルタ回路７７は、判定部７９から設定変更信号Ｃｎｇを取得すると、設定変更信号Ｃｎｇを取得する前に比べて、遅延期間Ｈｓを短い側、例えば遅延期間Ｈｓをゼロに変更する。なお、判定部７９が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実施するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
【００２９】
図４を用いて本実施形態の異常判定処理について説明する。ここで、図４（ａ）は、ゲート電圧Ｖｇａｔの推移を示し、図４（ｂ）は、異常判定信号Ｅｒｒの推移を示す。ここで、異常判定信号Ｅｒｒは、ゲート電圧Ｖｇａｔに基づいて、スイッチＳＷに短絡異常が発生したことを判定する信号である。異常判定信号Ｅｒｒは、ゲート電圧Ｖｇａｔが所定の判定電圧Ｖｊｒ以下の場合に論理Ｌとなり、判定電圧Ｖｊｒよりも大きくなった場合に論理Ｈとなる。ここで、判定電圧Ｖｊｒは、ゲート電圧Ｖｇａｔに基づいて、スイッチＳＷに短絡異常が発生したことを判定するための閾値である。
【００３０】
また、図４（ｃ）は、時間変化率Ｄｇａｔの推移を示し、図４（ｄ）は、ゲート比較結果信号Ｅｇａｔの推移を示し、図４（ｅ）は、センス電圧Ｖｓｅｒの推移を示し、図４（ｆ）は、センス比較結果信号Ｅｓｅｒの推移を示し、図４（ｈ）は、短絡異常信号Ｅｓｗの推移を示す。なお、図４において、破線で示すグラフは、スイッチＳＷが正常である場合の各値の推移を示す。また、実線で示すグラフは、スイッチＳＷが短絡異常である場合の各値の推移を示す。
【００３１】
図示される例では、オン指令がなされる時刻ｔ１において、異常判定処理が開始される。これにより、ゲート電圧Ｖｇａｔが上昇し始める。その後、時刻ｔ２において、ゲート電圧Ｖｇａｔが閾値電圧Ｖｇｔｈに到達することで、センス電圧Ｖｓｅｒが上昇し始める。ここで、閾値電圧Ｖｇｔｈとは、スイッチＳＷがオフ状態からオン状態に切り替わる電圧のことであり、詳細には、スイッチＳＷの一対の主端子間に基準電流（例えば１ｍＡ）が流れた場合のゲート電圧Ｖｇａｔのことである。
【００３２】
スイッチＳＷが正常である場合、その後、時刻ｔ５においてゲート電圧Ｖｇａｔがミラー電圧Ｖｍｉｌに到達し、時刻ｔ６においてミラー期間の終了タイミングとなる。つまり、スイッチＳＷが正常である場合、ミラー期間が存在し、このミラー期間において、ゲート電圧Ｖｇａｔが一定のミラー電圧Ｖｍｉｌに維持される。判定電圧Ｖｊｒは、ミラー電圧Ｖｍｉｌよりも高い電圧に設定されている。そのため、時刻ｔ１〜時刻ｔ６までの遅延期間Ｈｓ内において、ゲート電圧Ｖｇａｔは判定電圧Ｖｊｒを超えることはない。
【００３３】
その後、時刻ｔ７においてゲート電圧Ｖｇａｔがゲート判定用電圧Ｖｊｇに到達し、その後、時刻ｔ８においてゲート電圧Ｖｇａｔが直流電源１０の出力電圧Ｖｏｍに到達する。上述したように、スイッチＳＷが正常である場合、ゲート電圧Ｖｇａｔの上昇が、時刻ｔ１〜時刻ｔ５までの期間と、時刻ｔ６〜時刻ｔ８までの期間とに分割されている。そのため、スイッチＳＷが正常である場合、時間変化率Ｄｇａｔの上昇が抑制され、時間変化率Ｄｇａｔはゲート判定用電圧Ｖｊｇを超えることはなく、ゲート比較結果信号Ｅｇａｔは、論理Ｌに維持される。
【００３４】
一方、スイッチＳＷに短絡異常が発生している場合、ミラー期間が存在せず、ゲート電圧Ｖｇａｔは、時刻ｔ２後、すぐに上昇し、ｔ３に判定電圧Ｖｊｒに到達し、その後、時刻ｔ４に出力電圧Ｖｏｍに到達する。そのため、異常判定信号Ｅｒｒは、時刻ｔ３において論理Ｌから論理Ｈへと切り替わる。
【００３５】
また、スイッチＳＷに短絡異常が発生している場合、ゲート電圧Ｖｇａｔの上昇が、時刻ｔ１〜時刻ｔ４までの期間に集中する。そのため、スイッチＳＷに短絡異常が発生している場合、時間変化率Ｄｇａｔは急峻に上昇し、時刻ｔ２にゲート判定用電圧Ｖｊｇに到達する。そのため、ゲート比較結果信号Ｅｇａｔは、時刻ｔ２において論理Ｌから論理Ｈへと切り替わる。
【００３６】
したがって、時間変化率Ｄｇａｔを用いてスイッチＳＷの短絡異常を判定することで、ゲート電圧Ｖｇａｔを用いてスイッチＳＷの短絡異常を判定する場合に比べて、スイッチＳＷに短絡異常が発生していることを早期に判定することができる。
【００３７】
本実施形態の異常判定処理では、時間変化率Ｄｇａｔとともに、センス電圧Ｖｓｅｒに基づいて、スイッチＳＷの短絡異常を判定する。センス電圧Ｖｓｅｒは、ゲート電圧Ｖｇａｔに比べてスイッチングノイズ等の影響を受けやすく、スイッチＳＷが正常である場合、センス電圧Ｖｓｅｒは、遅延期間Ｈｓ内において、スイッチングノイズ等の影響により増減を繰り返す。そのため、センス電圧Ｖｓｅｒに基づいてスイッチＳＷの短絡異常を判定すると、遅延期間Ｈｓ内においてセンス電圧Ｖｓｅｒがセンス判定用電圧Ｖｊｓを超え、スイッチＳＷの短絡異常を誤判定することがある。本実施形態では、センス比較結果信号Ｅｓｅｒは、遅延期間Ｈｓにおいて論理Ｌに維持されており、スイッチングノイズ等の影響によりスイッチＳＷの短絡異常が誤判定されることが抑制されている。
【００３８】
その後、時刻ｔ６においてゲート電圧Ｖｇａｔがミラー電圧Ｖｍｉｌから上昇を開始すると、センス電圧Ｖｓｅｒは安定するとともにわずかに減少し、一定の基準電圧Ｖｋに到達する。センス判定用電圧Ｖｊｓは、基準電圧Ｖｋよりも高く設定されている。そのため、遅延期間Ｈｓ経過後において、センス電圧Ｖｓｅｒはセンス判定用電圧Ｖｊｓを超えることはなく、センス比較結果信号Ｅｓｅｒは、論理Ｌに維持され、この結果、短絡異常信号Ｅｓｗも、論理Ｌに維持される。
【００３９】
一方、スイッチＳＷに短絡異常が発生している場合、センス電圧Ｖｓｅｒは、ゲート電圧Ｖｇａｔの上昇とともに上昇し、センス電圧Ｖｓｅｒはセンス判定用電圧Ｖｊｓを超え、最大電圧Ｖｍａｘに到達する。そのため、センス比較結果信号Ｅｓｅｒは、遅延期間Ｈｓ経過後の時刻ｔ６において、論理Ｌから論理Ｈへと切り替わり、この結果、短絡異常信号Ｅｓｗも、時刻ｔ６において、論理Ｌから論理Ｈへと切り替わる。
【００４０】
したがって、異常判定部５４は、ゲート比較結果信号Ｅｇａｔとセンス比較結果信号Ｅｓｅｒとが共に論理Ｈとなった時刻ｔ６において、スイッチＳＷの短絡異常を判定する。ゲート比較結果信号Ｅｇａｔとセンス比較結果信号Ｅｓｅｒとを用いて、スイッチＳＷの短絡異常を判定することで、ゲート比較結果信号Ｅｇａｔのみを用いてスイッチＳＷの短絡異常を判定する場合に比べて、短絡異常を精度よく判定することができる。
【００４１】
スイッチＳＷの短絡異常が発生していると判定された場合、ゲート駆動部５１により、スイッチＳＷがオン状態に切り替えないように制御される。また、遅延期間Ｈｓが短い側に変更される。そのため、スイッチＳＷの短絡異常が判定された後に、誤ってスイッチＳＷがオン状態に切り替えられた場合でも、時刻ｔ６よりも前にスイッチＳＷの短絡異常を判定することができる。そのため、時刻ｔ６においてスイッチＳＷの短絡異常が判定される場合に比べて、スイッチＳＷに流れる短絡電流を抑制することができる。
【００４２】
以上説明した本実施形態によれば、以下の効果が得られるようになる。
【００４３】
・本実施形態では、ゲート電圧Ｖｇａｔの時間変化率Ｄｇａｔに基づいてスイッチＳＷの短絡異常を判定する。スイッチＳＷの短絡異常の発生時には、スイッチＳＷのゲート−コレクタ間容量の充電が行われないため、ミラー期間が存在しない。そのため、時間変化率Ｄｇａｔは、ゲート電圧Ｖｇａｔよりも急峻に上昇する。したがって、時間変化率Ｄｇａｔを用いることで、短絡異常と判定されるまでの期間を短縮することができ、スイッチＳＷの短絡異常を早期に判定することができる。
【００４４】
・本実施形態では、時間変化率Ｄｇａｔがゲート判定用電圧Ｖｊｇよりも大きくなった場合に、ゲート比較結果信号Ｅｇａｔが論理Ｌから論理Ｈへと切り替わる。そのため、時間変化率Ｄｇａｔのみに基づいてスイッチＳＷの短絡異常を判定すると、ノイズ等により時間変化率Ｄｇａｔが瞬間的にゲート判定用電圧Ｖｊｇを超えた場合に、スイッチＳＷの短絡異常を誤判定するおそれがある。本実施形態では、時間変化率Ｄｇａｔとセンス電圧Ｖｓｅｒとに基づいて、スイッチＳＷの短絡異常を判定するので、スイッチＳＷの短絡異常の誤判定を抑制することができる。
【００４５】
・一方、センス電圧Ｖｓｅｒは、ゲート電圧Ｖｇａｔに比べてスイッチングノイズ等の影響を受けやすく、遅延期間Ｈｓ内においてセンス判定用電圧Ｖｊｓを超えることがある。そのため、センス電圧Ｖｓｅｒに基づいてスイッチＳＷの短絡異常を判定すると、スイッチＳＷの短絡異常を誤判定するおそれがある。本実施形態では、遅延期間Ｈｓ内においてセンス比較結果信号Ｅｓｅｒが論理Ｌに維持されおり、遅延期間Ｈｓが経過する時刻ｔ６において、センス電圧Ｖｓｅｒに基づいてスイッチＳＷの短絡異常を判定する。したがって、スイッチングノイズ等の影響によるスイッチＳＷの短絡異常の誤判定を抑制することができる。
【００４６】
・本実施形態では、スイッチＳＷの短絡異常が発生していると判定された場合、遅延期間Ｈｓが短い側に変更される。そのため、スイッチＳＷの短絡異常が判定された後に、誤ってスイッチＳＷがオン状態に切り替えられた場合でも、スイッチＳＷに流れる短絡電流を抑制することができる。
【００４７】
＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、ドライブＩＣ５０が、ゲート電圧検出部とセンス電圧検出部とを２つずつ備えている。以下では、第１実施形態で説明したゲート電圧検出部５２及びセンス電圧検出部５３を、第１ゲート電圧検出部５２及び第１センス電圧検出部５３と呼び、本実施形態で追加されたゲート電圧検出部５５及びセンス電圧検出部５６を、第２ゲート電圧検出部５５及び第２センス電圧検出部５６と呼ぶ。
【００４８】
図５に示すように、スイッチＳＷのゲートには、検出用抵抗体６３を介してドライブＩＣ５０の第６端子Ｔ６が接続されている。第６端子Ｔ６には、第２ゲート電圧検出部５５が接続されている。第２ゲート電圧検出部５５は、第６端子Ｔ６を介してゲート電圧Ｖｇａｔを検出する。
【００４９】
また、センス抵抗体６２の第１端には、ドライブＩＣ５０の第７端子Ｔ７を介して第２センス電圧検出部５６が接続されている。第２センス電圧検出部５６は、第４端子Ｔ４の電位を基準として、センス電圧Ｖｓｅｒを検出する。
【００５０】
図６を用いて、第１ゲート電圧検出部５２、第１センス電圧検出部５３、異常判定部５４、第２ゲート電圧検出部５５及び第２センス電圧検出部５６について説明する。
【００５１】
第１ゲート電圧検出部５２では、オペアンプ７２の反転入力端子７２ｂに、スイッチＳＷのゲート電圧Ｖｇａｔが微分回路８１により微分されたゲート電圧Ｖｇａｔの第１時間変化率Ｄｇａｔ１が入力される。オペアンプ７２は、第１時間変化率Ｄｇａｔ１がゲート判定用電源７０の第１ゲート判定用電圧Ｖｊｇ１以下の場合に論理Ｌとなり、第１ゲート判定用電圧Ｖｊｇ１よりも大きくなった場合に論理Ｈとなる第１ゲート比較結果信号Ｅｇａｔ１を、出力端子７２ｃから異常判定部５４に出力する。
【００５２】
第１センス電圧検出部５３では、オペアンプ７６は、センス電圧Ｖｓｅｒがセンス判定用電源７５の第１センス判定用電圧Ｖｊｓ１以下の場合に論理Ｌとなり、第１センス判定用電圧Ｖｊｓ１よりも大きくなった場合に論理Ｈとなる信号を、出力端子７６ｃから第１フィルタ回路７７に出力する。第１フィルタ回路７７は、オン指令がなされてから第１遅延期間Ｈｓ１が経過するタイミングまでは、オペアンプ７６から入力される信号に関わらず論理Ｌとなり、該タイミングの経過後においてオペアンプ７６から入力される信号と同一論理となる第１センス比較結果信号Ｅｓｅｒ１を異常判定部５４へ出力する。なお、本実施形態において、第１遅延期間Ｈｓ１が「第１判定期間」に相当し、第１センス判定用電圧Ｖｊｓ１が「第１センス判定値」に相当する。
【００５３】
第２ゲート電圧検出部５５は、ゲート判定用電源８０、微分回路８１及びオペアンプ８２を備えている。ゲート判定用電源８０は、ゼロよりも大きい所定の第２ゲート判定用電圧Ｖｊｇ２を有する電圧源である。微分回路８１は、微分用抵抗体８３と、コンデンサ８４とにより構成されるハイパスフィルタである。オペアンプ８２の非反転入力端子８２ａは、ゲート判定用電源８０に接続されている。また、オペアンプ８２の反転入力端子８２ｂは、微分回路８１を介してスイッチＳＷのゲートに接続されている。なお、本実施形態において、第２ゲート判定用電圧Ｖｊｇ２は「ゲート判定値」に相当する。
【００５４】
そのため、オペアンプ８２の反転入力端子８２ｂには、スイッチＳＷのゲート電圧Ｖｇａｔが微分回路８１により微分されたゲート電圧Ｖｇａｔの第２時間変化率Ｄｇａｔ２が入力される。オペアンプ８２は、第２時間変化率Ｄｇａｔ２が第２ゲート判定用電圧Ｖｊｇ２以下の場合に論理Ｌとなり、第２ゲート判定用電圧Ｖｊｇ２よりも大きくなった場合に論理Ｈとなる第２ゲート比較結果信号Ｅｇａｔ２を、出力端子８２ｃから異常判定部５４に出力する。
【００５５】
第２センス電圧検出部５６は、センス判定用電源８５、オペアンプ８６及び第２フィルタ回路８７を備えている。センス判定用電源８５は、ゼロよりも大きい所定の第２センス判定用電圧Ｖｊｓ２を有する電圧源である。オペアンプ８６の非反転入力端子８６ａは、センス判定用電源８５に接続されている。また、オペアンプ８６の反転入力端子８６ｂは、センス抵抗体６２に接続されている。なお、本実施形態において、第２センス判定用電圧Ｖｊｓ２は「第２センス判定値」に相当する。
【００５６】
そのため、オペアンプ８６の反転入力端子８２ｂには、スイッチＳＷのセンス電圧Ｖｓｅｒが入力される。オペアンプ８６は、センス電圧Ｖｓｅｒが第２センス判定用電圧Ｖｊｓ２以下の場合に論理Ｌとなり、第２センス判定用電圧Ｖｊｓ２よりも大きくなった場合に論理Ｈとなる信号を、出力端子８６ｃから第２フィルタ回路８７に出力する。
【００５７】
第２フィルタ回路８７は、制御装置４０から駆動信号ＩＮが入力され、駆動信号ＩＮに基づいてオン指令がなされたタイミングを取得する。第２フィルタ回路８７は、オン指令がなされてから所定の第２遅延期間Ｈｓ２が経過するタイミングまでは、オペアンプ８６から入力される信号に関わらず論理Ｌとなり、該タイミングの経過後においてオペアンプ８６から入力される信号と同一論理となる第２センス比較結果信号Ｅｓｅｒ２を異常判定部５４へ出力する。なお、本実施形態の第２フィルタ回路８７は、第２遅延期間Ｈｓ２を変更する機能を有する。本実施形態において、第２遅延期間Ｈｓ２は「第２判定期間」に相当する。
【００５８】
異常判定部５４は、第１論理積回路７８、第２論理積回路８８及び判定部７９を備えている。第１論理積回路７８の第１入力端子７８ａは、第１ゲート電圧検出部５２に接続されており、第１ゲート比較結果信号Ｅｇａｔ１が入力されている。第１論理積回路７８の第２入力端子７８ｂは、第１センス電圧検出部５３に接続されており、第１センス比較結果信号Ｅｓｅｒ１が入力されている。第１論理積回路７８は、第１ゲート比較結果信号Ｅｇａｔ１と第１センス比較結果信号Ｅｓｅｒ１とが共に論理Ｈとなっている場合に論理Ｈとなり、それ以外の場合に論理Ｌとなる第１論理積信号Ｅａｎｄ１を、出力端子７８ｃから判定部７９に出力する。
【００５９】
第２論理積回路８８の第１入力端子８８ａは、第２ゲート電圧検出部５５に接続されており、第２ゲート比較結果信号Ｅｇａｔ２が入力されている。第２論理積回路８８の第２入力端子８８ｂは、第２センス電圧検出部５６に接続されており、第２センス比較結果信号Ｅｓｅｒ２が入力されている。第２論理積回路８８は、第２ゲート比較結果信号Ｅｇａｔ２と第２センス比較結果信号Ｅｓｅｒ２とが共に論理Ｈとなっている場合に論理Ｈとなり、それ以外の場合に論理Ｌとなる第２論理積信号Ｅａｎｄ２を、出力端子７８ｃから判定部７９に出力する。
【００６０】
判定部７９は、第１論理積回路７８から入力される第１論理積信号Ｅａｎｄ１、及び第２論理積回路８８から入力される第２論理積信号Ｅａｎｄ２に基づいて、スイッチＳＷに短絡異常が発生したことを判定する。具体的には、判定部７９は、第１時間変化率Ｄｇａｔ１が第１ゲート判定用電圧Ｖｊｇ１よりも大きくなっているとともに、センス電圧Ｖｓｅｒが、オン指令がなされてから第１遅延期間Ｈｓ１が経過するタイミングにおいて、第１センス判定用電圧Ｖｊｓ１よりも大きくなっているか、または、第２時間変化率Ｄｇａｔ２が第２ゲート判定用電圧Ｖｊｇ２よりも大きくなっているとともに、センス電圧Ｖｓｅｒが、オン指令がなされてから第２遅延期間Ｈｓ２が経過するタイミングにおいて、第２センス判定用電圧Ｖｊｓ２よりも大きくなっている場合に、スイッチＳＷに短絡異常が発生したことを判定する。
【００６１】
図４、７を用いて本実施形態の異常判定処理について説明する。図４（ｅ）に示すように、スイッチＳＷがオフ状態からオン状態に切り替わる時刻ｔ２において、センス電圧Ｖｓｅｒが上昇し始める。上述したように、スイッチＳＷが正常である場合、センス電圧Ｖｓｅｒは、スイッチングノイズ等の影響により増減を繰り返す。
【００６２】
そのため、第１センス判定用電圧Ｖｊｓ１及び第２センス判定用電圧Ｖｊｓ２を、増減するセンス電圧Ｖｓｅｒの上限値に設定することで、センス電圧Ｖｓｅｒに基づいてスイッチＳＷの短絡異常を早期に判定することができる。具体的には、第１センス判定用電圧Ｖｊｓ１及び第２センス判定用電圧Ｖｊｓ２を、増減するセンス電圧Ｖｓｅｒの上限値に設定することで、スイッチＳＷが正常である場合に、センス電圧Ｖｓｅｒが第１センス判定用電圧Ｖｊｓ１及び第２センス判定用電圧Ｖｊｓ２を超えることが抑制されるとともに、第１センス判定用電圧Ｖｊｓ１及び第２センス判定用電圧Ｖｊｓ２に対応する第１遅延期間Ｈｓ１及び第２遅延期間Ｈｓ２を短く設定することができる。
【００６３】
図７のグラフＦ２に示すように、センス電圧Ｖｓｅｒの上限値は、スイッチＳＷがオフ状態からオン状態に切り替わる時刻ｔ２において最大となり、その後ゆるやかに減少する。
【００６４】
そこで、本実施形態では、このグラフＦ２に基づいて、第１センス判定用電圧Ｖｊｓ１及び第２センス判定用電圧Ｖｊｓ２を設定する。具体的には、第１遅延期間Ｈｓ１を時刻ｔ１から時刻ｔ６までの期間に設定するとともに、第１センス判定用電圧Ｖｊｓ１を、グラフＦ２において時刻ｔ６に対応する電圧に設定する。また、時刻ｔ１０を、時刻ｔ１と時刻ｔ６との略中央の時刻に設定し、第２遅延期間Ｈｓ２を時刻ｔ１から時刻ｔ１０までの期間に設定する。そして、第２センス判定用電圧Ｖｊｓ２を、グラフＦ２において時刻ｔ１０に対応する電圧に設定する。つまり、第２遅延期間Ｈｓ２を、第１遅延期間Ｈｓ１よりも短い期間に設定するとともに、第２センス判定用電圧Ｖｊｓ２を、第１センス判定用電圧Ｖｊｓ１よりも大きい電圧に設定する。なお、第１センス判定用電圧Ｖｊｓ１及び第２センス判定用電圧Ｖｊｓ２は、センス電圧Ｖｓｅｒの最大電圧Ｖｍａｘよりも小さい電圧に設定される。
【００６５】
・以上説明した本実施形態によれば、第２遅延期間Ｈｓ２は、第１遅延期間Ｈｓ１よりも短い期間に設定される。そのため、第２センス電圧検出部５６を用いることで、オン指令がなされる時刻ｔ１以前に、またはオン指令がなされる時刻ｔ１においてスイッチＳＷに短絡異常が発生した場合において、スイッチＳＷの短絡異常を早期に判定することができる。これにより、時刻ｔ１後において、スイッチＳＷに流れる短絡電流を抑制することができる。
【００６６】
・また、本実施形態によれば、第１センス判定用電圧Ｖｊｓ１は、第２センス判定用電圧Ｖｊｓ２よりも小さい電圧に設定される。そのため、第１センス電圧検出部５３を用いることで、センス電圧Ｖｓｅｒが基準電圧Ｖｋに到達した後にスイッチＳＷに短絡異常が発生した場合において、スイッチＳＷの短絡異常を早期に判定することができる。
【００６７】
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００６８】
・上記第１実施形態では、ドライブＩＣ５０が、ゲート電圧検出部５２とセンス電圧検出部５３とを備える例を示したが、センス電圧検出部５３を必ずしも備えなくてもよい。
【００６９】
・この場合、異常判定部５４は、ゲート電圧検出部５２から入力されるゲート比較結果信号Ｅｇａｔに基づいて、つまり、ゲート電圧Ｖｇａｔの時間変化率Ｄｇａｔに基づいて、スイッチＳＷに短絡異常が発生したことを判定する。時間変化率Ｄｇａｔを用いることで、ゲート電圧Ｖｇａｔを用いる場合に比べて、スイッチＳＷの短絡異常を早期に判定することができる。これにより、スイッチＳＷに流れる短絡電流を抑制することができる。
【００７０】
・上記第１実施形態では、スイッチＳＷに短絡異常が発生していると判定した場合に、遅延期間Ｈｓをゼロに変更する例を示したが、これに限られない。遅延期間Ｈｓを短い側に変更できれば、必ずしもゼロに変更する必要はない。
【００７１】
・上記第２実施形態では、ドライブＩＣ５０が、第１ゲート電圧検出部５２と第２ゲート電圧検出部５５とを備える例を示したが、１つのゲート電圧検出部５２のみを備えていてもよい。この場合、第１論理積回路７８の第１入力端子７８ａと第２論理積回路８８の第１入力端子８８ａとには、同一のゲート比較結果信号Ｅｇａｔが入力される。
【００７２】
・上記第２実施形態では、ドライブＩＣ５０が、第１センス電圧検出部５３と第２センス電圧検出部５６とを備える例を示したが、３つ以上のセンス電圧検出部を備えていてもよい。この場合、各センス電圧検出部の遅延期間Ｈｓは、異なる期間に設定され、それに伴い、各センス電圧検出部のセンス判定用電圧Ｖｊｓは、図６のグラフＦ２に基づいて、異なる電圧に設定される。
【００７３】
・この場合、３つ以上のセンス電圧検出部の中から、スイッチＳＷの短絡異常の判定に用いる１つ又は２つのセンス電圧検出部を選択するようにしてもよい。これにより、スイッチＳＷに用いられる素子の種類等に応じて、遅延期間Ｈｓ及びセンス判定用電圧Ｖｊｓを適宜選択することができる。
【００７４】
・インバータ２０が備えるスイッチＳＷとしては、ＩＧＢＴに限らず、例えばＮチャネルＭＯＳＦＥＴＩＧＢＴであってもよい。ドライブＩＣ５０では、スイッチＳＷに用いられる素子に応じて、ゲート電圧検出部の微分回路における定数、並びにセンス電圧検出部の遅延期間Ｈｓ及びセンス判定用電圧Ｖｊｓが適宜調整される。
【００７５】
・インバータ２０としては、３相のものに限らず、相数分の上，下アームスイッチＳＷＨ，ＳＷＬの直列接続体を備える２相のインバータ、又は４相以上のインバータであってもよい。例えば、２相の場合、互いに直列接続された１組目の上，下アームスイッチＳＷＨ，ＳＷＬの接続点と、互いに直列接続された２組目の上，下アームスイッチＳＷＨ，ＳＷＬの接続点とが、誘導性負荷（例えば巻線）を介して接続されることとなる。
【００７６】
・インバータ２０として、直流電力を交流電力に変換するインバータに限らない。上，下アームスイッチＳＷの直列接続体を備え、直列接続体が直流電源に並列接続される構成であれば、他の電力変換器であってもよい。
【符号の説明】
【００７７】
５２…ゲート電圧検出部、７９…判定部、Ｄｇａｔ…時間変化率、Ｄｒ…駆動回路、ＳＷ…スイッチ、Ｖｇａｔ…ゲート電圧。
【図１】
2020054088.tif 000003
【図２】
2020054088.tif 000004
【図３】
2020054088.tif 000005
【図４】
2020054088.tif 000006
【図５】
2020054088.tif 000007
【図６】
2020054088.tif 000008
【図７】
2020054088.tif 000009