(57)【要約】      （修正有）【課題】光検出器の感度を向上させる。【解決手段】光検出器１０は、光検出部２０を備える光検出器であって、光検出部２０は半導体層２２を有し、半導体層２２は、第１の導電型の第１半導体層と、第１半導体層とＰＮ接合し、第１の導電型と異なる第２の導電型の第２半導体層と、を有する。光検出部２０は、一端がコンタクト電極２７を介して第２半導体層に接続される、光透過性を有したクエンチ抵抗を備える。【選択図】図１
2020150161.tif 000002
【特許請求の範囲】
【請求項１】
光検出部を備える光検出器であって、
第１の導電型の第１半導体層と、前記第１半導体層とＰＮ接合し、前記第１の導電型と異なる第２の導電型の第２半導体層と、を有する光検出部と、
光透過性を有し、一端が前記第２半導体層に接続されるクエンチ抵抗と、
を備える光検出器。
【請求項２】
前記クエンチ抵抗は、前記第２半導体層の一側に積層されている請求項１に記載の光検出器。
【請求項３】
前記クエンチ抵抗は、単原子層、単分子層、又は二次元半導体層からなる請求項１又は２に記載の光検出器。
【請求項４】
前記クエンチ抵抗は、グラフェン層である請求項１乃至３のいずれか一項に記載の光検出器。
【請求項５】
前記クエンチ抵抗の一側に、絶縁層を介して設けられる抵抗制御電極を備える請求項１乃至４のいずれか一項に記載の光検出器。
【請求項６】
前記クエンチ抵抗の他側に、絶縁層を介して設けられる抵抗制御電極を備える請求項５に記載の光検出器。
【請求項７】
前記抵抗制御電極は、光透過性を有する請求項５又は６に記載の光検出器。
【請求項８】
複数の前記光検出部を備え、
前記光検出器それぞれの前記抵抗制御電極に接続される制御配線を備える請求項５乃至７のいずれか一項に記載の光検出装置。
【請求項９】
複数の前記光検出部を備え、
前記光検出部それぞれの前記クエンチ抵抗の他端に接続される共通配線を備える請求項１乃至８のいずれか一項に記載の光検出器。
【請求項１０】
対象物に光を照射する光源と、
前記光の反射光を受光する請求項１乃至９のいずれか一項に記載の光検出器と、
を備えるライダー装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、光検出器及びライダー装置に関する。
【背景技術】
【０００２】
対象物に照射された光の反射光を受光して、対象物までの距離をセンシングするライダー（Light Detection and Rangin）装置が知られている。近年、ライダー装置は、例えば，自動車の自動運転などへの応用が期待されている。
【０００３】
ライダー装置は、反射光を受光するための光検出器を備えている。この種の光検出器としては、例えばシリコンフォトマルチプライヤ（SiPM :Silicon Photomultiplier）が用いられる。ＳｉＰＭは、例えばマトリクス状に二次元配置されたアバランシェフォトダイオード（APD :avalanche photodiode）を有している。各ＡＰＤには、降伏電圧よりも高い逆バイアス電圧が印加される。これにより、各ＡＰＤは、ガイガーモードで動作する。ガイガーモードで動作するＡＰＤは、利得が高く、微弱な光を検出することができる。
【０００４】
ＳｉＰＭを構成するＡＰＤでは、フォトンが入射した際に、いわゆる電子なだれが生じる。そこで、ＡＰＤには、電子なだれを収束させるためのクエンチ抵抗が設けられる。クエンチ抵抗は、十分な抵抗値を確保するためにある程度の長さが必要である。そのため、クエンチ抵抗は、ＡＰＤの周囲や上面に引き回されるように配線される。
【０００５】
しかしながら、クエンチ抵抗をＡＰＤの周囲や上面に引き回すと、ＡＰＤの開口率が低下し、ＡＰＤの感度が低下する要因となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−８２４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、光検出器の感度を向上させることを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本実施形態に係る光検出器は、光検出部を備える光検出器であって、第１の導電型の第１半導体層と、第１半導体層とＰＮ接合し、第１の導電型と異なる第２の導電型の第２半導体層と、を有する光検出部と、光透過性を有し、一端が第２半導体層に接続されるクエンチ抵抗と、を備える。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る光検出器の斜視図である。
【図２】光検出部の平面図である。
【図３】光検出部の断面を示す図である。
【図４】光検出器の製造方法を説明するための図である。
【図５】光検出器の製造方法を説明するための図である。
【図６】光検出器の製造方法を説明するための図である。
【図７】光検出器の製造方法を説明するための図である。
【図８】光検出器の製造方法を説明するための図である。
【図９】光検出器の製造方法を説明するための図である。
【図１０】クエンチ抵抗の透過率と波長との関係を示す図である。
【図１１】第２の実施形態に係る光検出器の斜視図である。
【図１２】光検出器に形成される光検出部の断面図である。
【図１３】クエンチ抵抗を流れる抵抗電流と、電極層に印加される印加電圧との関係を示す図である。
【図１４】クエンチ抵抗を流れる抵抗電流の時間的な推移を示す図である。
【図１５】光検出器の製造方法を説明するための図である。
【図１６】光検出器の製造方法を説明するための図である。
【図１７】光検出器を備えるライダー装置の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本実施形態を、図面を用いて説明する。説明にあたっては、相互に直行するＸ軸、Ｙ軸、Ｚ軸からなるＸＹＺ座標系を適宜用いる。また、参照する図面に示される基板や、基板に積層される各層の厚みや大きさは模式的に示され、実際の厚みや大きさとは必ずしも一致しない。
【００１１】
《第１の実施形態》
図１は、本実施形態に係る光検出器１０の斜視図である。光検出器１０は、例えばライダー装置などに用いられる正方形、長方形、六角形、円形、その他、各種形状の板状の光検出器である。光検出器１０は、半導体基板２１，半導体層２２、絶縁層２５、及び共通電極２９を有している。また、光検出器１０には、複数の光検出部２０が規定されている。本実施形態では、一例として１６個の光検出部２０が、４行４列のマトリクス状に規定されている。各光検出部２０は、光検出部相互間で干渉が生じないように、電気的・光学的に分離されている。光検出素子相互間の分離は、例えば、隣接する光検出部２０の間にトレンチ構造を設けたり、隣接する光検出部２０の間のシリコン層の不純物の種類や濃度を周辺と変える事で実現される。また、光検出器１０を、選択酸化素子分離構造（LOCOS :Local Oxidation of Silicon）とすることでも実現される。
【００１２】
図２は、光検出部２０の平面図である。また、図３は、図１における光検出部２０のＡＡ断面を示す図である。図３に示されるように、光検出部２０は、Ｐ＋型の半導体基板２１と、半導体基板２１の上面に形成されるＰ−型の半導体層２２と、半導体層２２の上面に形成される絶縁層２５を備えている。半導体層２２と絶縁層２５の間には、Ｐ＋型の半導体層２３と、半導体層２３の上面に積層するＮ＋型の半導体層２４が形成されている。半導体層２３と半導体層２４は、ＰＮ接合されている。また、絶縁層２５の上面にはクエンチ抵抗２８が形成されている。
【００１３】
半導体基板２１は、結晶性のＰ型シリコンからなる基板である。半導体基板２１の下面には共通電極２９が形成されている。共通電極２９は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、及びＷ（タングステン）などの金属や、これらの金属に他の元素を含む合金やグラフェン等のうちの一種類の材料による単一層や、複数の異なる種類の材料による積層からなる。
【００１４】
半導体層２２は、半導体基板２１に積層されたＰ−型の半導体層である。半導体層２２は、例えばエピタキシャル成長により、半導体基板２１の上面に形成される。
【００１５】
半導体層２３は、半導体層２２の上面に形成されたＰ＋型の半導体層である。この半導体層２３は、光検出部２０を構成する半導体層２２の大部分に形成される。半導体層
２３は、半導体層２２へ例えばボロン（Ｂ）などの不純物を注入することにより、半導体層２２の一部に形成された半導体層である。
【００１６】
半導体層２４は、半導体層２３に積層されたＮ＋型の半導体層である。半導体層２４は、例えばエピタキシャル成長により、半導体層２３の上面に形成される。
【００１７】
絶縁層２５は、例えば、二酸化ケイ素（ＳｉＯ２）やシリコン窒化物（ＳｉＮｘ）などからなる。絶縁層２５は、スパッタ法或いはＣＶＤ（chemical vapor deposition）法などを用いて形成することができる。
【００１８】
図２に示されるように、絶縁層２５の上面には、共通配線２６、コンタクト電極２７、及びクエンチ抵抗２８が形成されている。
【００１９】
共通配線２６は、図１に示されるように、複数の光検出部２０にわたって設けられる配線である。本実施形態では、８個の光検出部２０にわたって共通配線２６が設けられている。共通配線２６は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、及びＷ（タングステン）などの金属や、これらの金属に他の元素を含む合金や、グラフェン等のうちの一種類の材料による単一層や、複数の異なる種類の材料による積層などからなる。共通配線２６は、例えば、蒸着法やスパッタ法などにより形成することができる。
【００２０】
図３に示されるように、コンタクト電極２７は、絶縁層２５の内部に位置するビア導体と、絶縁層２５の上面に位置する矩形の導体パターンからなる。コンタクト電極２７は、ビア導体が半導体層２４に接続されることによって、半導体層２４と電気的にコンタクトする電極である。コンタクト電極２７も、共通配線２６と同様に、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、及びＷ（タングステン）などの金属や、これらの金属に他の元素を含む合金や、グラフェン等のうちの一種類の材料による単一層や、複数の異なる種類の材料による積層などからなる。
【００２１】
クエンチ抵抗２８は、図２に示されるように、共通配線２６とコンタクト電極２７の間に設けられる抵抗回路である。クエンチ抵抗２８の抵抗値は、配線長に比例するため、抵抗値を大きくするために、クエンチ抵抗２８は、絶縁層２５の上面を蛇行するように配線される。なお、クエンチ抵抗の配線の敷設形状は、抵抗値を大きくするために配線幅をより小さくして直線状にしてもよいし、十分高い抵抗値が得られる場合には、板状にしてもよい。
【００２２】
クエンチ抵抗２８は、光検出器１０の検出対象となる光に対して透過性を有する単原子または単分子からなる層、或いは二次元半導体層から構成される。具体的には、クエンチ抵抗２８は、グラフェン層からなる。幅が１０μｍで長さが１０μｍのグラフェン層の抵抗値は、例えばおよそ２５００Ω程度である。クエンチ抵抗２８は、例えば幅が１μｍで長さが１３６μｍである。この場合、クエンチ抵抗２８の抵抗値は、３４０ｋΩとなる。グラフェン層からなるクエンチ抵抗２８は、例えば、転写法やエピタキシャル成長により、絶縁層２５の上面に形成される。
【００２３】
図１に示されるように、１６個の光検出部２０それぞれは、マトリクス状に配置されている。また、各光検出部２０を構成する半導体基板２１、半導体層２２、絶縁層２５、及び共通電極２９は、１６個の光検出部２０に共通し、光検出器１０として一体的に形成されている。
【００２４】
光検出部２０では、共通配線２６と共通電極２９に逆バイアス電圧が駆動電圧として印加される。この駆動電圧は、光検出部２０の降伏電圧以上に設定される。降伏電圧以上の駆動電圧が共通配線２６と共通電極２９に印加されると、光検出部２０は、ガイガーモードで動作する。
【００２５】
図３の白抜き矢印に示されるように、光検出部２０に光（フォトン）が入射すると、ＰＮ接合された半導体層２３と半導体層２４でアバランシェ増倍が生じ、多数のキャリアが発生する。このキャリアは、コンタクト電極２７及びクエンチ抵抗２８を介して、共通配線２６に移動する。これにより、共通配線２６には、フォトンの入射に応じた光電流が流れる。光電流は、共通配線２６を介して外部機器に検出される。外部機器は、光検出器１０を構成する各光検出部２０からの検出電流に基づいて、検出したフォトンの量や強度を検出することができる。また、光電流がクエンチ抵抗２８を流れると、光検出部２０に印加される電圧が、降伏電圧以下に低下し、１つのフォトンによって生じた光電流が収束する。
【００２６】
次に、上述のように構成される光検出器１０の製造方法について説明する。まず、図４に示されるように、半導体基板２１を準備する。半導体基板２１は、結晶性のＰ型シリコンからなる基板である。半導体基板２１は、例えばチョクラルスキー法（ＣＺ法）により形成されたインゴッドから切り出された基板である。
【００２７】
次に、図５に示されるように、半導体基板２１の上面に、半導体層２２を形成する。半導体層２２は、例えばエピタキシャル成長法により形成することができる。エピタキシャル成長法では、例えば、四塩化ケイ素（ＳｉＣｌ４）等を用いることが考えられる。
【００２８】
次に、半導体層２２の上面に、半導体層２４を形成する。半導体層２４は、例えばイオン注入法やエピタキシャル成長法により形成することができる。
【００２９】
次に、図６に示されるように、半導体基板２１にボロン等の不純物を注入して、Ｐ−型の半導体層２２の上面に、Ｐ＋型の半導体層２３を形成する。
【００３０】
次に、図７に示されるように、半導体層２３，２４の上面に絶縁層２５を形成する。絶縁層２５は、例えば、ＣＶＤ用やスパッタ法により形成することができる。スパッタ法では、二酸化ケイ素（ＳｉＯ２）やシリコン窒化物（ＳｉＮｘ）などをターゲットとして用いることが考えられる。
【００３１】
次に、図８に示されるように、絶縁層２５の上面にコンタクト電極２７と共通配線２６を形成する。コンタクト電極２７及び共通配線２６を形成する際には、まず、絶縁層２５に、貫通口２５ａを形成する。貫通口２５ａは、フォトリソグラフィにより形成することができる。具体的には、貫通口２５ａに対応する箇所に開口が形成されたレジストを絶縁層２５の上面に形成する。そして、レジストをマスクとして絶縁層２５をエッチングすることにより、貫通口２５ａを形成する。次に、レジストを除去し、コンタクト電極２７及び共通配線２６に対応する箇所に開口が形成されたレジストを、絶縁層２５の上面に形成する。そして、スパッタ法などを用いて、コンタクト電極２７と共通配線２６を形成する。スパッタ法では、アルミニウムなどの金属をターゲットとして用いる。
【００３２】
コンタクト電極２７及び共通配線２６を形成したら、レジストを除去する。これにより、図８に示されるように、絶縁層２５の上面にコンタクト電極２７及び共通配線２６が形成される。
【００３３】
次に、図２に示されるように、絶縁層２５の上面に、コンタクト電極２７と共通配線２６にわたって、クエンチ抵抗２８を形成する。グラフェン層からなるクエンチ抵抗２８は、例えば転写法によって形成することができる。
【００３４】
現在では、例えば、上面にグラフェン層が形成されたシートを入手することができる。この種のシートでは、支持材としての樹脂膜がグラフェン層の上面に形成されている。まず、矩形のグラフェン層が形成されたシートを準備する。そして、シートからグラフェン層を剥離して純水に浮かべる。グラフェン層の大きさは、例えば、図１に示される光検出器１０の上面とほぼ同等の大きさである。
【００３５】
次に、コンタクト電極２７及び共通配線２６が形成された光検出器１０を沈めて、光検出器１０の上面と、各グラフェン層とを位置決めする。そして、光検出器１０を上方に移動させて、水に浮かぶグラフェン層を、光検出器１０の上面に載置する。そして、グラフェン層が光検出部２０に載置された状態の光検出器１０を、純水から引き上げる。図９に示されるように、純水から引き上げられた光検出器１０では、上面が、クエンチ抵抗２８となるグラフェン層２８０に被覆された状態になっている。
【００３６】
次に、光検出器１０を乾燥させた後、適宜アニール処理を行う。これにより、光検出器１０の絶縁層２５と、グラフェン層２８０との密着性が向上する。そして、グラフェン層２８０の上面に残る支持材としての樹脂膜を、溶剤を用いて除去する。
【００３７】
次に、リソグラフィ処置を行って、グラフェン層２８０をパターニングして、図１に示されるように、光検出器１０の光検出部２０それぞれに、共通配線２６とコンタクト電極２７に接続される蛇行したクエンチ抵抗２８を形成する。これにより光検出器１０が完成する。なお、工程の順番を入替えてグラフェン層を先に形成してから、コンタクト電極および共通配線を形成してもよい。
【００３８】
以上説明したように、本実施形態に係る光検出器１０では、光検出部２０での電子なだれを抑制するためのクエンチ抵抗２８が、透明性が高く可視光に対する透過性を有するグラフェン層２８０から構成されている。したがって、クエンチ抵抗２８を、光検出部２０の上に引き回して配線しても、光検出部２０の開口率が低下することがない。したがって、光検出部２０の感度を向上することができ、結果的に、光検出器１０の感度を向上することができる。
【００３９】
図１０は、単一のグラフェン層からなるクエンチ抵抗２８の透過率と波長との関係を示す図である。図１０に示されるように、クエンチ抵抗２８は、波長が３８０ｎｍの可視光、及び可視光よりも波長が長い光に対して、概ね９０％以上の透過率を有する。したがって、本実施形態に係る光検出器１０は、可視光や可視光よりも波長が長い光を感度よく検出することができる。
【００４０】
なお、上記実施形態では、クエンチ抵抗２８が、グラフェン層から構成されている場合について説明した。これに限らず、クエンチ抵抗２８は、検出光に対する透光性を有していれば、必ずしもグラフェン層から形成されていなくてもよい。検出光に対する透光性を有していれば、クエンチ抵抗２８は、例えば、単原子層、単分子層、又は二次元半導体層から構成されていてもよい。
また、上記実施形態では、半導体基板２１がＰ＋型、半導体層２２がＰ−型、半導体層２３がＰ＋型、半導体層２４がＮ＋型で構成されている場合について説明した。これに限らず、半導体基板２１がＮ＋型、半導体層２２がＮ−型、半導体層２３がＮ＋型、半導体層２４がＰ＋型で構成されていてもよい。また、半導体基板２１がＰ＋型、半導体層２２がＮ−型、半導体層２３がＰ＋型、半導体層２４がＮ＋型で構成されており、なおかつ、半導体層２３が半導体基板２１に接して位置しており、半導体層２３と半導体層２４の間に半導体層２２が位置する構成でもよい。また、半導体基板２１がＮ＋型、半導体層２２がＰ−型、半導体層２３がＮ＋型、半導体層２４がＰ＋型で構成されており、なおかつ、半導体層２３が半導体基板２１に接して位置しており、半導体層２３と半導体層２４の間に半導体層２２が位置する構成でもよい。
【００４１】
《第２の実施形態》
次に、第２の実施形態を図面に基づいて説明する。第１の実施形態と同一又は同等の構成については、同等の符号を用いるとともに、その説明を省略又は簡略する。図１１は、本実施形態に係る光検出器１０Ａの斜視図である。光検出器１０Ａは、絶縁層２５及び半導体層２２の間に、絶縁層３０と電極層３１を有し、上面に制御配線３２が配線されている点で、第１の実施形態に係る光検出器１０と相違する。
【００４２】
図１２は、光検出器１０Ａに形成される光検出部２０Ａの断面図である。図１２に示されるように、絶縁層３０は、半導体層２２，２４の上面に積層されている。絶縁層３０は、例えば、二酸化ケイ素（ＳｉＯ２）やシリコン窒化物（ＳｉＮｘ）などからなる。絶縁層３０は、スパッタ法或いはＣＶＤ（chemical vapor deposition）法などを用いて形成することができる。
【００４３】
電極層３１は、絶縁層３０の上面に積層されている。電極層３１は、光検出器１０の検出対象となる光に対して高い透過率を有する導電材料から構成される。電極層３１としては、例えば、酸化インジウム錫（ITO: Indium Tin Oxide）を用いることができる。この時、電極層３１は、例えばスパッタ法などを用いて形成することができる。また、電極層３１はグラフェンを用いて形成することもできる。
【００４４】
電極層３１は、コンタクト電極２７とは電気的に絶縁されている。そして、上部が絶縁層２５から露出する制御配線３２と電気的に接続されている。制御配線３２は、図１１に示されるように、Ｙ軸方向を長手方向とする配線である。制御配線３２は、４つ又は８つの光検出部２０にわたって配線されている。
【００４５】
上述した光検出器１０Ａの光検出部２０Ａでは、グラフェン層からなるクエンチ抵抗２８と電極層３１からトランジスタが形成される。そのため、光検出部２０Ａでは、共通配線２６と共通電極２９に逆バイアス電圧が駆動電圧として印加されたときに、制御配線３２に、所望の電圧を印加することで、クエンチ抵抗２８の抵抗値やクエンチ抵抗を流れる電流を制御することができる。
【００４６】
例えば、図１３は、フォトンが入射したときに、クエンチ抵抗を流れる抵抗電流Ｉｄと、制御配線３２を介して、電極層３１に印加される印加電圧Ｖｇとの関係を示す図である。ここで、図１３に示すグラフの縦軸は任意単位である。図１３に示されるように、電極層３１に電圧を印加すると、印加電圧Ｖｇに対する抵抗電流Ｉｄが増加することがわかる。このことは、印加電圧Ｖｇを印加することによって、クエンチ抵抗２８の抵抗値Ｒｑが小さくなることを示す。そのため、光検出器１０Ａの用途に応じて、制御配線３２への印加電圧を調整することで、光検出器１０Ａにフォトンが入射しときの出力を調整することができる。なお、図１３に示した特性は一例であって、抵抗電流Ｉｄが最小となる印加電圧Ｖｇの値は零ボルトに限らず、各部の材質や、製造方法や、電圧印加条件により正の値や、負の値に設定することができる。
【００４７】
例えば、図１４は、１つのフォトンが光検出部２０Ａに入射したときに、クエンチ抵抗２８を流れる抵抗電流Ｉｄの時間的な推移を示す図である。図１４に示されるように、光検出部２０Ａにフォトンが入射すると、時間ｔ１経過したときに、抵抗電流Ｉｄが最大値Ｉｄｍａｘとなる。この状態のときに、印加電圧Ｖｇが零である場合には、例えば破線で示されるように、抵抗電流Ｉｄが時刻ｔ３に零に収束する。一方、印加電圧Ｖｇが零より大きい場合には、クエンチ抵抗２８の抵抗値Ｒｑが小さくなる。そのため、抵抗電流Ｉｄは、時刻ｔ３より前の時刻ｔ２で零に収束する。
【００４８】
以上のように、光検出器１０Ａでは、電極層３１に印加する印加電圧Ｖｇを調整することで、光検出器１０Ａのデッドタイム、すなわちフォトンが入射しても十分な信号が発生しない期間を調整することができる。したがって、例えば光検出器１０Ａをライダー装置に使用する場合には、電極層３１に印加電圧Ｖｇを印加することで、フォトンの入射間隔が小さい場合にも精度よくフォトンを検出することができる。一方、電極層３１への印加電圧Ｖｇの印加を停止するか、または零ボルトにすることで、デッドタイムが長くなる。デッドタイム中はノイズ源である熱励起キャリアによるアバランシェ増倍も起こり難にくいので、アバランシェ増倍に伴うアフターパルスも発生頻度が低下する。このためデッドタイムを適切に長くすることにより、フォトン検出時のアフターパルスの発生を低減することで、フォトン光電流ＳＮ比を大きくすることができ、精度よくフォトン検出することができる。
【００４９】
そのため、光検出器１０Ａをライダー装置に用いる場合には、測定距離が長くフォトンの入射間隔が長い場合には、印加電圧Ｖｇを零とし、ライダー装置による測定距離が短くフォトンの入射間隔が短い場合には、印加電圧Ｖｇを零以下に減少、又は、零以上に増加させることで、精度よく距離の計測を行うことが可能となる。
【００５０】
次に、上述のように構成される光検出器１０Ａの製造方法について説明する。第１の実施形態に係る光検出器１０の製造と同様に、半導体基板２１を準備し、図１５に示されるように、半導体基板２１の上面に、半導体層２２、２３，２４を形成し、次に、半導体層２３，２４の上面に絶縁層３０を形成する。
【００５１】
そして、絶縁層３０の上面に開口３１ａが形成された電極層３１を形成する。具体的には、電極層３１を、例えばスパッタ法などを用いて形成する。そして、電極層３１の上面に、開口３１ａに対応する部分が開口したマスクを形成する。そして、マスクから露出する電極層３１をエッチングする。これにより、電極層３１が形成される。
【００５２】
次に、図１６に示されるように、電極層３１の上面に絶縁層２５を形成する。そして、絶縁層２５の上面にコンタクト電極２７、共通配線２６、及び制御配線３２を形成する。コンタクト電極２７、共通配線２６、及び制御配線３２を形成する際には、まず、フォトリソグラフィにより、絶縁層２５，３０に、電極層３１の開口３１ａに一致する貫通口２５ａ，３０ａを形成する。また、絶縁層２５に電極層３１に連絡する開口部２５ｂを形成する。そして、スパッタ法やＣＶＤ法などを用いて、コンタクト電極２７，共通配線２６、及び制御配線３２を形成する。
【００５３】
次に、図２に示されるように、絶縁層２５の上面に、コンタクト電極２７と共通配線２６にわたって、クエンチ抵抗２８を形成する。これにより光検出器１０が完成する。
【００５４】
以上説明したように、本実施形態に係る光検出器１０Ａでは、電極層３１に印加する印加電圧Ｖｇを調整することで、光検出器１０Ａのデッドタイムを調整することができる。したがって、例えば光検出器１０Ａをライダー装置に使用する場合には、電極層３１に印加電圧Ｖｇを印加することで、フォトンの入射間隔が小さい場合にも精度よくフォトンを検出することができる。一方、電極層３１への印加電圧Ｖｇの印加を停止することで、フォトンの光電流のＳＮ比を大きくすることができ、精度よくフォトン検出することができる。
【００５５】
図１７は、上述のように構成される光検出器１０Ａを備えるライダー装置１００の一例を示す図である。図１７に示されるように、ライダー装置１００は、インタフェース１１０、制御装置１２０、及び光検出器１０Ａなどを備えている。
【００５６】
インタフェース１１０は、例えば、ユーザからの指令を入力するためのボタンや、ユーザが使用するコンピュータと通信が可能な接続ポートなどを備えている。ユーザは、インタフェース１１０を介して、制御装置１２０を操作することができる。また、制御装置１２０は、ＣＰＵ（Central Processing Unit）、ＣＰＵの作業領域となる主記憶部、及びＣＰＵが実行するプログラム等を記憶する補助記憶部等を有している。
【００５７】
例えば、ユーザが、インタフェース１１０を介して、ライダー装置１００による計測距離や、計測モードなどを入力すると、制御装置１２０は、計測距離や計測モードに応じて、光検出器１０Ａの電極層３１へ印加する印加電圧Ｖｇを制御する。これにより、光検出器１０Ａのデッドタイムが、計測距離等に応じて適切に設定されることになる。
【００５８】
制御装置１２０は、光検出器１０Ａから出力される抵抗電流Ｉｄ（光電流）に基づいて、計測結果を演算しインタフェース１１０を介して、計測結果をユーザに表示する。
【００５９】
以上、本発明の実施形態について説明したが、本発明は上記実施形態によって限定されるものではない。例えば、上記実施形態では、図２に示されるように、クエンチ抵抗２８が、絶縁層２５の上面を蛇行するように配線されている場合について説明した。クエンチ抵抗２８の配線パターンはこれに限られるものではなく、例えば、絶縁層２５の上面を渦巻き状に配線されていてもよい。クエンチ抵抗２８は、検出光に対して透過性を有するため、任意のパターンで配線することができる。
【００６０】
上記実施形態では、図１に示されるように、光検出器１０，１０Ａが、４行４列のマトリクス状に配置された１６個の光検出部２０，２０Ａを有している場合について説明した。これに限らず、光検出器１０，１０Ａは、１７個以上、或いは１５個以下の光検出部２０，２０Ａを備えていてもよい。
【００６１】
上記実施形態で説明した光検出器１０，１０Ａの構成や製造方法は、一例であり、光検出器１０，１０Ａの構成等は、種々変形することが可能である。
【００６２】
上記実施形態では、図１２に示されるように、クエンチ抵抗２８の下面側（−Ｚ側）に、絶縁層２５を介して電極層３１が配置されている場合について説明した。これに限らず、クエンチ抵抗２８の上面側（＋Ｚ側）に、絶縁層２５を介して電極層３１が配置されていてもよい。また、電極層３１は、クエンチ抵抗２８の上面側と下面側に配置されていてもよい。
【００６３】
本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施しうるものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６４】
１０，１０Ａ  光検出器
２０，２０Ａ  光検出部
２１  半導体基板
２２〜２４  半導体層
２５  絶縁層
２５ａ  貫通口
２５ｂ  開口部
２６  共通配線
２７  コンタクト電極
２８  クエンチ抵抗
２９  共通電極
３０  絶縁層
３０ａ  貫通口
３１  電極層
３１ａ  開口
３２  制御配線
１００  ライダー装置
１１０  インタフェース
１２０  制御装置
２８０  グラフェン層
【図１】
2020150161.tif 000003
【図２】
2020150161.tif 000004
【図３】
2020150161.tif 000005
【図４】
2020150161.tif 000006
【図５】
2020150161.tif 000007
【図６】
2020150161.tif 000008
【図７】
2020150161.tif 000009
【図８】
2020150161.tif 000010
【図９】
2020150161.tif 000011
【図１０】
2020150161.tif 000012
【図１１】
2020150161.tif 000013
【図１２】
2020150161.tif 000014
【図１３】
2020150161.tif 000015
【図１４】
2020150161.tif 000016
【図１５】
2020150161.tif 000017
【図１６】
2020150161.tif 000018
【図１７】
2020150161.tif 000019