(57)【要約】      （修正有）【課題】デッドタイムを次の周期にまたがらずに決定できる、スイッチング電源を提供する。【解決手段】スイッチング電源１において、コンデンサ容量検出部７６は、ハイサイドスイッチＱ１と並列に設けられる第１コンデンサ４７とローサイドスイッチＱ２と並列に設けられる第２コンデンサ４９との合成容量であるコンデンサ容量を検出する。また、入力電圧検出部７１は、全波整流回路１１からトランス３２の一次巻線５１に供給される入力電圧を検出する。コントローラ７２は、ハイサイドスイッチＱ１がオンになる都度、そのオンの間に、コンデンサ容量と入力電圧とから、ハイサイドスイッチＱ１のオフからローサイドスイッチＱ２のオンまでの期間およびローサイドスイッチＱ２のオフからハイサイドスイッチＱ１の次のオンまでの期間に適用されるデッドタイムを算出する。【選択図】図１
2020167850.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、
共振コンデンサと、
第１出力端および第２出力端を有し、前記第１出力端と前記第２出力端との間にある電位差である直流電圧を出力する直流電圧電源部と、
第１スイッチおよび第２スイッチを有し、前記第１スイッチの一端と前記第２スイッチとの一端とが接続点を介して接続された構成のハーフブリッジ回路部と、
前記第１スイッチと並列に設けられる第１コンデンサと、
前記第２スイッチと並列に設けられる第２コンデンサと、
前記直流電圧を検出する直流電圧検出部と、
制御部と、を備え、
前記トランスの一次巻線の一端と前記接続点とが前記共振コンデンサを介して接続され、
前記一次巻線の他端と前記第１出力端とが第１配線により接続され、
前記第１スイッチの他端が前記第１配線に接続され、
前記第２出力端と前記第２スイッチの他端とが第２配線により接続されており、
前記制御部は、
前記第１スイッチと前記第２スイッチとをデッドタイムを挟んで交互にオン／オフ制御する制御処理と、
前記第１コンデンサの両端間に第１電圧を印加開始してから所定時間が経過した時点での前記第１コンデンサの端子電圧と、前記第２コンデンサの両端間に第２電圧を印加開始してから前記所定時間が経過した時点での前記第２コンデンサの端子電圧とから、前記第１コンデンサと前記第２コンデンサとの合成容量であるコンデンサ容量を検出する容量検出処理と、
前記第１スイッチがオンになる都度、前記第１スイッチがオンの間に、前記容量検出処理で検出した前記コンデンサ容量および前記直流電圧検出部が検出する前記直流電圧から、前記第１スイッチのオフから前記第２スイッチのオンまでの期間および前記第２スイッチのオフから前記第１スイッチの次のオンまでの期間に適用される前記デッドタイムを決定する決定処理と、
を実行する、スイッチング電源。
【請求項２】
請求項１に記載のスイッチング電源であって、
前記トランスおよび前記直流電圧電源部と前記ハーフブリッジ回路部との接続および切断を切り替える電源スイッチと、
前記第１出力端および前記第２出力端に接続され、前記直流電圧を前記制御部の動作電圧に変換して、前記動作電圧を前記制御部に供給するサブ電源部と、を備え、
前記制御部は、前記電源スイッチが前記直流電圧電源部と前記ハーフブリッジ回路部とを切断するオフの状態において、前記サブ電源部から供給される前記動作電圧により動作して、前記容量検出処理を実行する、
スイッチング電源。
【請求項３】
請求項２に記載のスイッチング電源であって、
前記制御部は、前記容量検出処理の実行後、前記電源スイッチがオフの状態から前記電源スイッチが前記直流電圧電源部と前記ハーフブリッジ回路部とを接続するオンの状態に切り替えて、前記制御処理および前記決定処理を実行する、
スイッチング電源。
【請求項４】
請求項１〜３のいずれか一項に記載のスイッチング電源であって、
前記制御部は、前記容量検出処理において、前記第１コンデンサの両端間に前記第１電圧を印加開始してから前記所定時間が経過した時点での前記第１コンデンサの端子電圧を検出して、その検出結果から前記第１コンデンサの静電容量を算出し、前記第２コンデンサの両端間に第２電圧を印加開始してから前記所定時間が経過した時点での前記第２コンデンサの端子電圧を検出して、その検出結果から前記第２コンデンサの静電容量を算出する、
スイッチング電源。
【請求項５】
請求項１〜３のいずれか一項に記載のスイッチング電源であって、
前記制御部は、前記容量検出処理において、前記第１コンデンサの一端と前記第２コンデンサの他端との間に第３電圧を印加開始してから前記所定時間が経過した時点での前記第１コンデンサの一端と前記第２コンデンサの他端との間の電圧および前記第２コンデンサの端子電圧をそれぞれ検出して、それらの検出結果から前記第１コンデンサの静電容量および前記第２コンデンサの静電容量を算出する、
スイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関する。
【背景技術】
【０００２】
従来、ＬＬＣ方式のスイッチング電源（ＤＣ／ＤＣコンバータ）が知られている。ＬＬＣ方式のスイッチング電源では、コンデンサの充放電を切り替えて、トランスの一次巻線に流れる電流の向きを反転させるため、２つのスイッチング素子が交互にオンにされる。スイッチング素子のオンとオフとが切り替えられる際、２つのスイッチング素子の両方がオフとなるデッドタイムが設けられることにより、ソフトスイッチングが実現される。デッドタイムが適切でない場合、スイッチング素子における損失が大きくなり、トランスの変換効率が低下する。
【０００３】
特許文献１では、第１のスイッチング素子に入力される第１の電圧値と、第１のスイッチング素子と第２のスイッチング素子との間の第２の電圧値とを測定し、第１のスイッチング素子がオフするごとに、第２の電圧値が第１の電圧値の２／３の電圧値から１／３の電圧値に低下するまでの時間を計測して、その計測した時間に基づいて、第１のスイッチング素子の次のオフのタイミングでのデッドタイムを演算することが提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−２０４７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、その提案の技術では、第１のスイッチング素子がオフされたときに、第１のスイッチング素子が次にオフにされるときのデッドタイムが決定されるため、デッドタイムが１周期前の電圧値の変化に応じた時間となり、必ずしも適切に決定されない。
【０００６】
本発明の目的は、デッドタイムを決定できる、スイッチング電源を提供することである。
【課題を解決するための手段】
【０００７】
前記の目的を達成するため、本発明に係るスイッチング電源は、トランスと、共振コンデンサと、第１出力端および第２出力端を有し、第１出力端と第２出力端との間にある電位差である直流電圧を出力する直流電圧電源部と、第１スイッチおよび第２スイッチを有し、第１スイッチの一端と第２スイッチとの一端とが接続点を介して接続された構成のハーフブリッジ回路部と、第１スイッチと並列に設けられる第１コンデンサと、第２スイッチと並列に設けられる第２コンデンサと、直流電圧を検出する入力電圧検出部と、制御部と、を備え、トランスの一次巻線の一端と接続点とが共振コンデンサを介して接続され、一次巻線の他端と第１出力端とが第１配線により接続され、第１スイッチの他端が第１配線に接続され、第２出力端と第２スイッチの他端とが第２配線により接続されており、制御部は、第１スイッチと第２スイッチとをデッドタイムを挟んで交互にオン／オフ制御する制御処理と、第１コンデンサの両端間に第１電圧を印加開始してから所定時間が経過した時点での第１コンデンサの端子電圧と、第２コンデンサの両端間に第２電圧を印加開始してから所定時間が経過した時点での第２コンデンサの端子電圧とから、第１コンデンサと第２コンデンサとの合成容量であるコンデンサ容量を検出する容量検出処理と、第１スイッチがオンになる都度、第１スイッチがオンの間に、容量検出処理で検出したコンデンサ容量および入力電圧検出部が検出する入力電圧から、第１スイッチのオフから第２スイッチのオンまでの期間および第２スイッチのオフから第１スイッチの次のオンまでの期間に適用されるデッドタイムを決定する決定処理と、を実行する。
【０００８】
この構成によれば、第１スイッチと並列に設けられる第１コンデンサと第２スイッチと並列に設けられる第２コンデンサとの合成容量であるコンデンサ容量が検出される。また、直流電源部からトランスの一次巻線に供給される入力電圧が検出される。そして、第１スイッチがオンになる都度、そのオンの間に、コンデンサ容量と入力電圧とから、第１スイッチのオフから第２スイッチのオンまでの期間および第２スイッチのオフから第１スイッチの次のオンまでの期間に適用されるデッドタイムが決定される。
【０００９】
すなわち、第１スイッチのオフ後のデッドタイムと第２スイッチのオフ後のデッドタイムとがその直前の第１スイッチのオンの期間に決定される。したがって、デッドタイムを次の周期にまたがらずに決定することができる。
【００１０】
また、デッドタイムが第１コンデンサおよび第２コンデンサの各容量に応じて決定されるので、第１コンデンサおよび第２コンデンサの経年劣化に対しても、デッドタイムを適切に決定することができる。
【００１１】
デッドタイムを適切に決定できるので、高い精度のソフトスイッチングによりスイッチング損失を低減でき、ひいては、トランスの変換効率の向上を図ることができる。
【発明の効果】
【００１２】
本発明によれば、第１スイッチおよび第２スイッチのオフの後のデッドタイムを、次の周期にまたがらずに、そのオフの前に適切に決定することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係るスイッチング電源の構成を示す図である。
【図２】第１コンデンサの静電容量（第１容量）および第２コンデンサの静電容量（第２容量）を検出するための構成を示す図である。
【図３】起動処理の流れを示すフローチャートである。
【図４】メインルーチンの流れを示すフローチャートである。
【図５】コンデンサ容量検出処理の流れを示すフローチャートである。
【図６】スイッチング処理の流れを示すフローチャートである。
【図７】ハイサイドスイッチおよびローサイドスイッチのゲート−ソース間電圧、ハイサイドスイッチおよびローサイドスイッチのドレイン−ソース間電圧、ならびに励磁電流の時間変化の一例を示す図である。
【図８】第１コンデンサの静電容量（第１容量）および第２コンデンサの静電容量（第２容量）を検出するための他の構成を示す図である。
【図９】図８に示される構成が採用される場合のコンデンサ容量検出処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００１４】
以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。
【００１５】
＜回路構成＞
図１に示されるスイッチング電源１は、たとえば、プリンタ、スキャナ又は複合機（ＭＦＰ：Multi-Function Peripheral）などの装置に用いられる電源である。スイッチング電源１は、全波整流回路１１（直流電圧電源部の一例）と、平滑回路１２と、ＤＣ−ＤＣ変換回路１３とを備えている。
【００１６】
全波整流回路１１は、商用電源１４から供給される交流電圧を直流電圧に変換する回路である。全波整流回路１１では、たとえば、２個のダイオードの直列回路と残りの２個のダイオードの直列回路とが並列に接続されており、各直列回路における２個のダイオードの接続点が全波整流回路１１の一対の入力端２１，２２であり、一方の直列回路と他方の直列回路との接続点が全波整流回路１１の一対の出力端２３，２４（第１出力端および第２出力端の一例）である。一対の入力端２１，２２には、商用電源１４が接続されている。出力端２３，２４には、それぞれ配線２５，２６が接続されている。配線２６（第２配線の一例）は、トランス３２の一次側のグランド（ＧＮＤ）に接続されている。全波整流回路１１では、商用電源１４から入力端２１，２２に入力される交流電圧が全波整流され、その全波整流された波形の電圧が出力端２３，２４との間に発生する。
【００１７】
平滑回路１２は、平滑コンデンサ２７を備えている。平滑コンデンサ２７の一端は、配線２５（第１配線の一例）に接続され、平滑コンデンサ２７の他端は、配線２６に接続されている。
【００１８】
ＤＣ−ＤＣ変換回路１３は、電源側回路３１、トランス３２および負荷側回路３３を備えている。
【００１９】
電源側回路３１は、トランス３２の電源側、つまり一次側に設けられている。電源側回路３１には、ハーフブリッジ回路４１（ハーフブリッジ回路部の一例）と、共振コンデンサ４２とが含まれる。ハーフブリッジ回路４１は、第１スイッチの一例としてのハイサイドスイッチＱ１と、第２スイッチの一例としてのローサイドスイッチＱ２とを備えている。ハイサイドスイッチＱ１とローサイドスイッチＱ２とは、接続点４５を介して接続されている。具体的には、ハイサイドスイッチＱ１およびローサイドスイッチＱ２は、いずれもＮチャネル型のＭＯＳＦＥＴである。接続点４５では、ハイサイドスイッチＱ１のソースとローサイドスイッチＱ２のドレインとが接続されている。ハイサイドスイッチＱ１のドレインは、平滑回路１２よりもトランス３２側で配線２５に接続され、ローサイドスイッチＱ２のソースは、配線２６に接続されている。
【００２０】
また、電源側回路３１には、ハイサイドスイッチＱ１と並列に、第１寄生ダイオード４６および第１コンデンサ４７が設けられ、ローサイドスイッチＱ２と並列に、第２寄生ダイオード４８および第２コンデンサ４９が設けられている。具体的には、第１寄生ダイオード４６は、ハイサイドスイッチＱ１（Ｎチャネル型のＭＯＳＦＥＴ）の寄生ダイオードである。第１コンデンサ４７の一端は、ハイサイドスイッチＱ１のドレインに接続され、第１コンデンサ４７の他端は、ハイサイドスイッチＱ１のソースに接続されている。第１コンデンサ４７は、ハイサイドスイッチＱ１の寄生容量であってもよい。第２寄生ダイオード４８は、ローサイドスイッチＱ２（Ｎチャネル型のＭＯＳＦＥＴ）の寄生ダイオードである。第２コンデンサ４９の一端は、ローサイドスイッチＱ２のドレインに接続され、第２コンデンサ４９の他端は、ローサイドスイッチＱ２のソースに接続されている。第２コンデンサ４９は、ローサイドスイッチＱ２の寄生容量であってもよい。
【００２１】
トランス３２は、一次巻線５１および二次巻線５２を有している。一次巻線５１は、電源側回路３１に接続され、二次巻線５２は、負荷側回路３３に接続されている。
【００２２】
具体的には、一次巻線５１の一端は、共振コンデンサ４２を介して、接続点４５に接続されている。一次巻線５１の他端は、配線２５を介して、全波整流回路１１の出力端２３に接続されている。
【００２３】
負荷側回路３３には、第１ダイオード６１、第２ダイオード６２およびコンデンサ６３が含まれる。二次巻線５２の一端は、配線６４を介して、第１ダイオード６１のアノードに接続されている。第１ダイオード６１のカソードには、配線６５が接続されている。二次巻線５２の他端は、配線６６を介して、第２ダイオード６２のアノードに接続されている。第２ダイオード６２のカソードは、配線６７を介して、配線６５に接続されている。また、二次巻線５２の一端と他端との中間点は、配線６８に接続されている。配線６８は、トランス３２の一次側のグランドに接続されている。コンデンサ６３の一端は、配線６５に接続され、コンデンサ６３の他端は、配線６８に接続されている。配線６５は、スイッチング電源１の出力端子に接続されており、その出力端子を介してモータなどの負荷に接続される。
【００２４】
また、トランス３２の一次側には、全波整流回路１１と電源側回路３１との接続および切断を切り替えるスイッチＳＷ１，ＳＷ２（電源スイッチの一例）が設けられている。スイッチＳＷ１は、配線２５における平滑回路１２とＤＣ−ＤＣ変換回路１３との間に設けられている。スイッチＳＷ２は、共振コンデンサ４２と一次巻線５１の一端との間に設けられている。
【００２５】
＜制御構成＞
トランス３２の一次側には、入力電圧検出部７１、コントローラ７２（制御部の一例）およびサブ電源部７３が設けられている。トランス３２の二次側には、出力電圧検出部７４が設けられている。
【００２６】
入力電圧検出部７１は、配線２５，２６間の電位差である入力電圧Ｖｉｎに応じた検出信号を出力する。入力電圧検出部７１が出力する検出信号は、コントローラ７２に入力される。
【００２７】
コントローラ７２は、たとえば、デジタルシグナルプロセッサであり、内蔵する制御プログラムの実行により、スイッチング制御部７５およびコンデンサ容量検出部７６の各機能を実現する。スイッチング制御部７５は、ハイサイドスイッチＱ１、ローサイドスイッチＱ２およびスイッチＳＷ１，ＳＷ２の各スイッチのオンおよびオフを切り替える。コンデンサ容量検出部７６は、第１コンデンサ４７の静電容量である第１容量Ｃ１および第２コンデンサ４９の静電容量である第２容量Ｃ２を検出する。
【００２８】
サブ電源部７３は、全波整流回路１１の一対の出力端２３，２４に接続されている。サブ電源部７３は、出力端２３，２４間の電位差である直流電圧をコントローラ７２の動作電圧に変換して、その動作電圧をコントローラ７２に供給する。
【００２９】
出力電圧検出部７４は、配線６５，６８間の電位差である出力電圧Ｖｏｕｔに応じた検出信号を出力する。出力電圧検出部７４が出力する検出信号は、フォトカプラからなる絶縁部７７を介してコントローラ７２に入力される。
【００３０】
コントローラ７２は、第１容量Ｃ１および第２容量Ｃ２の検出のために、図２に示されるように、電圧出力端子８１、検出端子８２およびグランド端子８３を有している。電圧出力端子８１には、配線８４の一端が接続されている。配線８４の他端は、第１コンデンサ４７の一端と同電位の点Ａに接続されている。配線８４には、抵抗８５およびスイッチＳＷ３が電圧出力端子８１側からこの順に設けられている。検出端子８２には、配線８６の一端が接続されている。配線８６の他端は、第１コンデンサ４７の他端および第２コンデンサ４９の一端と同電位の点Ｂに接続されている。また、配線８４には、抵抗８５とスイッチＳＷ３との間において、配線８７の一端が接続されている。配線８７の他端は、配線８６に接続されている。配線８６には、点Ｂと配線８７の接続点との間において、スイッチＳＷ４が設けられている。グランド端子８３には、配線８８の一端が接続されている。配線８８の他端は、第２コンデンサ４９の他端と同電位の点Ｃに接続されている。
【００３１】
＜起動処理＞
スイッチング電源１が搭載された装置の電源がオンにされると、図３に示される起動の流れが実行される。
【００３２】
装置の電源がオンにされると、サブ電源部７３が自動で起動する（Ｓ１）。サブ電源部７３の起動により、サブ電源部７３からコントローラ７２に動作電力の供給が開始される。
【００３３】
その後、サブ電源部７３からの動作電力の供給により動作可能となったコントローラ７２が起動する。
【００３４】
＜メインルーチン＞
コントローラ７２が実行する制御プログラムには、図４に示されるメインルーチンが含まれる。コントローラ７２の起動後、コントローラ７２により、メインルーチンが実行される
メインルーチンでは、コントローラ７２は、コンデンサ容量検出処理を実行する（Ｓ３）。コンデンサ容量検出処理は、第１容量Ｃ１および第２容量Ｃ２の検出、ひいては第１容量Ｃ１および第２容量Ｃ２の合成容量であるコンデンサ容量Ｃの検出のためのサブルーチンである。コンデンサ容量検出処理の詳細については、後述する。
【００３５】
コンデンサ容量検出処理の終了後、コントローラ７２は、スイッチＳＷ１，ＳＷ２をオンにする（Ｓ４）。スイッチＳＷ１，ＳＷ２のオンにより、トランス３２の一次巻線５１が電源側回路３１に接続される。
【００３６】
その後、コントローラ７２は、スイッチング処理を実行する（Ｓ５）。スイッチング処理は、ハイサイドスイッチＱ１およびローサイドスイッチＱ２のオンおよびオフの切り替えのためのサブルーチンである。スイッチング処理の詳細については、後述する。
【００３７】
＜コンデンサ容量検出処理＞
コンデンサ容量検出処理の流れは、図５に示されている。
【００３８】
コンデンサ容量検出処理では、コントローラ７２は、まず、ハイサイドスイッチＱ１、ローサイドスイッチＱ２およびスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の全部をオフにする（Ｓ３０１）。
【００３９】
次に、コントローラ７２は、ローサイドスイッチＱ２をオンにする（Ｓ３０２）。そして、コントローラ７２は、電圧出力端子８２から出力される電圧Ｖ０を既定のハイレベル電圧にする（Ｓ３０３）。また、コントローラ７２は、スイッチＳＷ３をオンにする（Ｓ３０４）。これにより、点Ａ−Ｂ間、つまり第１コンデンサ４７の両端間にハイレベル電圧である電圧Ｖ０が印加され、第１コンデンサ４７の充電が開始される。
【００４０】
その後、コントローラ７２は、スイッチＳＷ３のオンから所定時間「ｔ」が経過するのを待ち（Ｓ３０５）、スイッチＳＷ３のオンから所定時間「ｔ」が経過すると（Ｓ３０５：ＹＥＳ）、その時点で検出端子８２に入力される点Ａの電位Ｖｄｅｔ（ｔ）を検出する（Ｓ３０６）。このとき、ローサイドスイッチＱ２がオンであり、点Ｂと点Ｃとは同電位であるから、点Ａの電位Ｖｄｅｔ（ｔ）は、点Ａと点Ｂとの間の電圧と同じであり、第１コンデンサ４７の端子電圧である第１コンデンサ電圧と一致する。
【００４１】
コントローラ７２は、第１コンデンサ電圧Ｖｄｅｔ（ｔ）から第１コンデンサ４７の第１容量Ｃ１を演算する（Ｓ３０７）。具体的には、第１コンデンサ電圧Ｖｄｅｔ（ｔ）は、次式（１）で示されるので、コントローラ７２は、検出した第１コンデンサ電圧Ｖｄｅｔ（ｔ）、ならびに、既知である抵抗８５の抵抗値Ｒ、ハイレベル電圧である電圧Ｖ０および所定時間「ｔ」を代入し、第１容量Ｃ１について解くことにより、第１容量Ｃ１を算出する。
Ｖｄｅｔ（ｔ）＝Ｖ０＊｛１−ｅ＾（−ｔ／（Ｃ１＊Ｒ））｝    ・・・（１）
【００４２】
なお、所定時間「ｔ」は、第１コンデンサ４７の充電が完了しないように、十分に短い時間に設定されている。
【００４３】
第１容量Ｃ１の演算後、コントローラ７２は、電圧出力端子８２から出力される電圧Ｖ０をローレベル電圧、つまり０Ｖにする（Ｓ３０８）。これにより、第１コンデンサ４７の放電が開始される。第１コンデンサ４７が完全に放電し、検出端子８２に入力される点Ａの電位Ｖｄｅｔが０になると（Ｓ３０９：ＹＥＳ）、コントローラ７２は、スイッチＳＷ３をオフにする（Ｓ３１０）。
【００４４】
その後、コントローラ７２は、ローサイドスイッチＱ２をオフにする（Ｓ３１１）。そして、コントローラ７２は、電圧出力端子８２から出力される電圧Ｖ０をハイレベル電圧にする（Ｓ３１２）。また、コントローラ７２は、スイッチＳＷ４をオンにする（Ｓ３１３）。これにより、点Ｂ−Ｃ間、つまり第２コンデンサ４９の両端間にハイレベル電圧である電圧Ｖ０が印加され、第２コンデンサ４９の充電が開始される。
【００４５】
その後、コントローラ７２は、スイッチＳＷ４のオンから所定時間「ｔ」が経過するのを待ち（Ｓ３１４）、スイッチＳＷ４のオンから所定時間「ｔ」が経過すると（Ｓ３１４：ＹＥＳ）、その時点で検出端子８２に入力される点Ｂの電位Ｖｄｅｔ（ｔ）を検出する（Ｓ３１５）。このとき、ローサイドスイッチＱ２がオフであるから、点Ｂの電位Ｖｄｅｔ（ｔ）は、点Ｂと点Ｃとの間の電圧と同じであり、第２コンデンサ４９の端子電圧である第２コンデンサ電圧と一致する。
【００４６】
コントローラ７２は、第２コンデンサ電圧Ｖｄｅｔ（ｔ）から第２コンデンサ４９の第２容量Ｃ２を演算する（Ｓ３１６）。具体的には、第２コンデンサ電圧Ｖｄｅｔ（ｔ）は、次式（２）で示されるので、コントローラ７２は、検出した第２コンデンサ電圧Ｖｄｅｔ（ｔ）、ならびに、既知である抵抗８５の抵抗値Ｒ、ハイレベル電圧である電圧Ｖ０および所定時間「ｔ」を代入し、第２容量Ｃ２について解くことにより、第２容量Ｃ２を算出する。
Ｖｄｅｔ（ｔ）＝Ｖ０＊｛１−ｅ＾（−ｔ／（Ｃ２＊Ｒ））｝    ・・・（２）
【００４７】
第２容量Ｃ２の演算後、コントローラ７２は、電圧出力端子８２から出力される電圧Ｖ０をローレベル電圧である０Ｖにする（Ｓ３１７）。これにより、第２コンデンサ４９の放電が開始される。第２コンデンサ４９が完全に放電し、検出端子８２に入力される点Ｂの電位Ｖｄｅｔが０になると（Ｓ３１８：ＹＥＳ）、コントローラ７２は、スイッチＳＷ４をオフにして（Ｓ３１９）、コンデンサ容量検出処理を終了する。
【００４８】
＜スイッチング処理＞
スイッチング処理の流れは、図６に示されている。
【００４９】
スイッチング処理では、コントローラ７２は、ハイサイドスイッチＱ１およびローサイドスイッチＱ２の両方を一旦オフにする（Ｓ５０１）。その後、コントローラ７２は、図７に示されるように、ローサイドスイッチＱ２のゲートーソース間電圧Ｖｇｓ２をオン閾値未満に保ち、ローサイドスイッチＱ２をオフにしたまま、ハイサイドスイッチＱ１のゲート−ソース間電圧Ｖｇｓ１をオン閾値以上に上げて、ハイサイドスイッチＱ１をオンにする（Ｓ５０２）。
【００５０】
ハイサイドスイッチＱ１がオンである間に、コントローラ７２は、まず、入力電圧検出部７１および出力電圧検出部７４から入力される各検出信号に基づいて、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔを検出する（Ｓ５０３）。次に、コントローラ７２は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔに応じたスイッチング周期Ｔｓｗを算出し、その算出したスイッチング周期Ｔｓｗの半周期を演算する（Ｓ５０４）。
【００５１】
その後、コントローラ７２は、スイッチング周期Ｔｓｗ、第１コンデンサ４７と第２コンデンサ４９との合成容量であるコンデンサ容量Ｃ（＝Ｃ１＋Ｃ２）およびトランス３２の励磁インダクタンスＬｍを用いて、ハイサイドスイッチＱ１およびローサイドスイッチＱ２の各オフ後のデッドタイム「ｔｄ１」を演算する（Ｓ５０５：決定処理の一例）。
【００５２】
ハイサイドスイッチＱ１のオフからローサイドスイッチＱ２のオンまでの期間に、第２コンデンサ４９が完全放電し、第２寄生ダイオード４８が導通すれば、ローサイドスイッチＱ２のオンがＺＶＳ（Zero Voltage Switching：ゼロ電圧スイッチング）となり、ソフトスイッチングが実現される。同様に、ローサイドスイッチＱ２のオフからハイサイドスイッチＱ１のオンまでの期間に、第１コンデンサ４７が完全放電し、第１寄生ダイオード４６が導通すれば、ハイサイドスイッチＱ１のオンがＺＶＳとなり、ソフトスイッチングが実現される。
【００５３】
ハイサイドスイッチＱ１およびローサイドスイッチＱ２の各オフ後に流れる励磁電流をＩｍとすると、デッドタイム「ｔｄ１」の間に第１コンデンサ４７または第２コンデンサ４９が完全放電するためには、次式（３）が成立すればよい。
ｔｄ１＊Ｉｍ＝Ｃ＊Ｖｉｎ    ・・・（３）
【００５４】
励磁電流Ｉｍは、次式（４）から求めることができる。
Ｉｍ＝（１／Ｌｍ）＊（Ｖｉｎ／２）＊（Ｔｓｗ／４）    ・・・（４）
【００５５】
したがって、次式（５）にコンデンサ容量Ｃ、入力電圧Ｖｉｎおよび式（４）で求まる励磁電流Ｉｍの各値を代入することにより、デッドタイム「ｔｄ１」を算出することができる。
ｔｄ１＝Ｃ＊Ｖｉｎ／Ｉｍ    ・・・（５）
【００５６】
デッドタイム「ｔｄ１」の演算後、コントローラ７２は、ハイサイドスイッチＱ１のオンから時間「Ｔｓｗ／２−ｔｄ１」が経過したか否かを判断する（Ｓ５０６）。コントローラ７２は、ハイサイドスイッチＱ１のオンから時間「Ｔｓｗ／２−ｔｄ１」が経過したと判断すると（Ｓ５０６：ＹＥＳ）、ハイサイドスイッチＱ１をオフにして（Ｓ５０７）、ステップＳ５０５で演算したデッドタイム「ｔｄ１」の経過を待つ（Ｓ５０８）。そして、コントローラ７２は、ハイサイドスイッチＱ１のオフからデッドタイム「ｔｄ１」が経過したと判断すると（Ｓ５０８：ＹＥＳ）、ハイサイドスイッチＱ１のゲートーソース間電圧Ｖｇｓ１をオン閾値未満に保ち、ハイサイドスイッチＱ１をオフにしたまま、ローサイドスイッチＱ２のゲート−ソース間電圧Ｖｇｓ２をオン閾値以上に上げて、ローサイドスイッチＱ２をオンにする（Ｓ５０９）。
【００５７】
その後、コントローラ７２は、ローサイドスイッチＱ２のオンから時間「Ｔｓｗ／２−ｔｄ１」が経過したか否かを判断する（Ｓ５１０）。コントローラ７２は、ローサイドスイッチＱ２のオンから時間「Ｔｓｗ／２−ｔｄ１」が経過したと判断すると（Ｓ５１０：ＹＥＳ）、ローサイドスイッチＱ２をオフにして（Ｓ５１１）、ステップＳ５０５で演算したデッドタイム「ｔｄ１」の経過を待つ（Ｓ５１２）。そして、コントローラ７２は、ローサイドスイッチＱ２のオフからデッドタイム「ｔｄ１」が経過したと判断すると（Ｓ５１２：ＹＥＳ）、ハイサイドスイッチＱ１を再びオンにする（Ｓ５０２）。その後は、前述したＳ５０２〜Ｓ５１２の処理が繰り返されて、ハイサイドスイッチＱ１がオンの間に、デッドタイム「ｔｄ２」、「ｔｄ３」、・・・が１スイッチング周期ごとに演算される。
【００５８】
＜作用効果＞
以上のように、ハイサイドスイッチＱ１と並列に設けられる第１コンデンサ４７とローサイドスイッチＱ２と並列に設けられる第２コンデンサ４９との合成容量であるコンデンサ容量Ｃが検出される。また、全波整流回路１１からトランス３２の一次巻線５１に供給される入力電圧Ｖｉｎが検出される。そして、ハイサイドスイッチＱ１がオンになる都度、そのオンの間に、コンデンサ容量Ｃと入力電圧Ｖｉｎとから、ハイサイドスイッチＱ１のオフからローサイドスイッチＱ２のオンまでの期間およびローサイドスイッチＱ２のオフからハイサイドスイッチＱ１の次のオンまでの期間に適用されるデッドタイム「ｔｄ１」、「ｔｄ２」、・・・が決定される。したがって、デッドタイム「ｔｄ１」、「ｔｄ２」、・・・を次のスイッチング周期にまたがらずに決定することができる。
【００５９】
また、デッドタイム「ｔｄ１」、「ｔｄ２」、・・・が第１コンデンサ４７および第２コンデンサ４９の各容量に応じて決定されるので、第１コンデンサ４７および第２コンデンサ４９の経年劣化に対しても、デッドタイム「ｔｄ１」、「ｔｄ２」、・・・を適切に決定することができる。
【００６０】
デッドタイム「ｔｄ１」、「ｔｄ２」、・・・を適切に決定できるので、高い精度のソフトスイッチングによりスイッチング損失を低減でき、ひいては、トランス３２の変換効率の向上を図ることができる。
【００６１】
コンデンサ容量Ｃの検出のために、コントローラ７２により、コンデンサ容量検出処理が実行されて、第１コンデンサ４７の静電容量である第１容量Ｃ１および第２コンデンサ４９の静電容量である第２容量Ｃ２が検出される。コンデンサ容量Ｃは、第１容量Ｃ１および第２容量Ｃ２から演算により検出される。コンデンサ容量検出処理は、スイッチＳＷ１，ＳＷ２がオフにされて、全波整流回路１１およびトランス３２と電源側回路３１とが切断された状態で実行される。スイッチＳＷ１，ＳＷ２がオフにされていても、コントローラ７２は、サブ電源部７３から動作電圧の供給を受けて動作することができる。コンデンサ容量検出処理の実行後は、スイッチＳＷ１，ＳＷ２がオンにされて、全波整流回路１１およびトランス３２と電源側回路３１とが接続される。
【００６２】
＜他の実施形態＞
第１容量Ｃ１および第２容量Ｃ２の検出のための回路構成は、図２に示される構成に限らず、図８に示される構成であってもよい。
【００６３】
図８に示される構成では、コントローラ７２は、電圧出力端子９１、第１検出端子９２、第２検出端子９３およびグランド端子９４を有している。電圧出力端子９１には、配線９５の一端が接続されている。配線９５の他端は、第１コンデンサ４７の一端と同電位の点Ａに接続されている。配線９５には、抵抗９６およびスイッチＳＷ５が電圧出力端子９１側からこの順に設けられている。また、配線９５には、抵抗９６とスイッチＳＷ５との間において、配線９７の一端が接続されている。配線９７の他端は、第１検出端子９２に接続されている。第２検出端子９３には、配線９８の一端が接続されている。配線９８の他端は、第１コンデンサ４７の他端および第２コンデンサ４９の一端と同電位の点Ｂに接続されている。配線９８には、スイッチＳＷ６が設けられている。グランド端子９４には、配線９９の一端が接続されている。配線９９の他端は、第２コンデンサ４９の他端と同電位の点Ｃに接続されている。
【００６４】
図８に示される構成が採用される場合、コントローラ７２により、図９に示されるコンデンサ容量検出処理が実行される。
【００６５】
このコンデンサ容量検出処理では、コントローラ７２は、ハイサイドスイッチＱ１、ローサイドスイッチＱ２およびスイッチＳＷ１，ＳＷ２，ＳＷ５，ＳＷ６の全部をオフにする（Ｓ３２１）。
【００６６】
次に、コントローラ７２は、電圧出力端子８２から出力される電圧Ｖ０を既定のハイレベル電圧にする（Ｓ３２２）。また、コントローラ７２は、スイッチＳＷ５，ＳＷ６をともにオンにする（Ｓ３２３）。これにより、点Ａ−Ｃ間、つまり第１コンデンサ４７の一端と第２コンデンサ４９の他端との間にハイレベル電圧である電圧Ｖ０が印加され、第１コンデンサ４７及び第２コンデンサ４９の充電が開始される。
【００６７】
その後、コントローラ７２は、スイッチＳＷ５，ＳＷ６のオンから所定時間「ｔ」が経過するのを待ち（Ｓ３２４）、スイッチＳＷ５，ＳＷ６のオンから所定時間「ｔ」が経過すると（Ｓ３２４：ＹＥＳ）、その時点で第１検出端子９２に入力される点Ａの電位Ｖｄｅｔ１（ｔ）を検出する（Ｓ３２５）。点Ａの電位Ｖｄｅｔ１（ｔ）は、点Ａと点Ｃとの間のＡ−Ｃ間電圧と同じである。また、スイッチＳＷ５，ＳＷ６のオンから所定時間「ｔ」が経過した時点で、第２検出端子９３に入力される点Ｂの電位Ｖｄｅｔ２（ｔ）を検出する（Ｓ３２６）。点Ｂの電位Ｖｄｅｔ２（ｔ）は、点Ｂと点Ｃとの間のＢ−Ｃ間電圧と同じである。
【００６８】
次いで、コントローラ７２は、Ａ−Ｃ間電圧Ｖｄｅｔ１（ｔ）から第１コンデンサ４７と第２コンデンサ４９との合成容量であるコンデンサ容量Ｃを演算する。具体的には、Ａ−Ｃ間電圧Ｖｄｅｔ１（ｔ）は、次式（６）で示されるので、コントローラ７２は、検出したＡ−Ｃ間電圧Ｖｄｅｔ１（ｔ）、ならびに、既知である抵抗９６の抵抗値Ｒ、ハイレベル電圧である電圧Ｖ０および所定時間「ｔ」を代入し、コンデンサ容量Ｃについて解くことにより、コンデンサ容量Ｃを算出する。
Ｖｄｅｔ１（ｔ）＝Ｖ０＊｛１−ｅ＾（−ｔ／（Ｃ＊Ｒ））｝    ・・・（６）
【００６９】
なお、所定時間「ｔ」は、第１コンデンサ４７および第２コンデンサ４９の充電が完了しないように、十分に短い時間に設定されている。
【００７０】
また、第１コンデンサ４７の静電容量である第１容量Ｃ１と第２コンデンサ４９の静電容量である第２容量Ｃ２との比は、第１コンデンサ４７の端子電圧と第２コンデンサ４９の端子電圧との逆比に等しく、第１コンデンサ４７の端子電圧、つまりＡ−Ｂ間電圧は、Ｖｄｅｔ１（ｔ）−Ｖｄｅｔ２（ｔ）であり、第２コンデンサ４９の端子電圧、つまりＢ−Ｃ間電圧は、Ｖｄｅｔ２（ｔ）であるから、次式（７）が成立する。
Ｖｄｅｔ２（ｔ）：Ｖｄｅｔ１（ｔ）−Ｖｄｅｔ２（ｔ）＝Ｃ１：Ｃ２
・・・（７）
【００７１】
また、コンデンサ容量Ｃは、
Ｃ＝Ｃ１＊Ｃ２／（Ｃ１＋Ｃ２）    ・・・（８）
であるから、式（７）および式（８）から第２容量Ｃ２を消して第１容量Ｃ１について解けば、
Ｃ１＝（Ｖｄｅｔ１（ｔ）／｛Ｖｄｅｔ１（ｔ）−Ｖｄｅｔ２（ｔ）｝＊Ｃ
・・・（９）
となり、
式（７）および式（８）から第１容量Ｃ１を消して第２容量Ｃ２について解けば、
Ｃ２＝（Ｖｄｅｔ１（ｔ）／Ｖｄｅｔ２（ｔ））＊Ｃ    ・・・（１０）
となる。
【００７２】
コントローラ７２は、式（９）に従って第１容量Ｃ１を演算し、式（１０）に従って第２容量Ｃ２を演算する（Ｓ３２７）。
【００７３】
第１容量Ｃ１および第２容量Ｃ２の演算後、コントローラ７２は、電圧出力端子８２から出力される電圧Ｖ０をローレベル電圧、つまり０Ｖにする（Ｓ３２８）。これにより、第１コンデンサ４７および第２コンデンサ４９の放電が開始される。第１コンデンサ４７および第２コンデンサ４９が完全に放電し、第１検出端子９２に入力される点Ａの電位Ｖｄｅｔが０になると（Ｓ３２９：ＹＥＳ）、コントローラ７２は、スイッチＳＷ５，ＳＷ６をオフにして（Ｓ３３０）、コンデンサ容量検出処理を終了する。
【００７４】
＜変形例＞
以上、本発明のいくつかの実施の形態について説明したが、本発明は、さらに他の形態で実施することもできる。また、前述の各構成には、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００７５】
１１：全波整流回路（直流電圧電源部の一例）
２３，２４：出力端
２５，２６：配線
３２：トランス
４１：ハーフブリッジ回路（ハーフブリッジ回路部の一例）
４２：共振コンデンサ
４５：接続点
４７：第１コンデンサ
４９：第２コンデンサ
５１：一次巻線
７１：入力電圧検出部（直流電圧検出部の一例）
７２：コントローラ
７３：サブ電源部
Ｑ１：ハイサイドスイッチ
Ｑ２：ローサイドスイッチ
ＳＷ１，ＳＷ２：スイッチ
【図１】
2020167850.tif 000003
【図２】
2020167850.tif 000004
【図３】
2020167850.tif 000005
【図４】
2020167850.tif 000006
【図５】
2020167850.tif 000007
【図６】
2020167850.tif 000008
【図７】
2020167850.tif 000009
【図８】
2020167850.tif 000010
【図９】
2020167850.tif 000011