(57)【要約】【課題】電気的信頼性の高い半導体装置を提供する。【解決手段】一実施の形態に係る半導体装置の製造方法は、第１リードＳＬ１及び第２リードＳＬ２のそれらの一部が露出するように、半導体チップ１０と第１リードＳＬ１及び第２リードＳＬ２とを封止体ＭＲにより封止する工程とを有する。さらに、封止工程の後、封止体ＭＲから露出した第１リードＳＬ１及び第２リードＳＬ２の一部に測定端子を接続し、第１リードＳＬ１、第１リードＳＬ１に接続されたソースボンディングワイヤＳＷ、第１電極１２、第２リードＳＬ２に接続されたソースボンディングワイヤＳＷ及び第２リードＳＬ２とで構成される導電経路１００の抵抗値を測定する工程とを含む。【選択図】図１
2020150116.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法；
（ａ）チップ搭載部と、前記チップ搭載部の周囲に配置された第１リード及び第２リードとを含むリードフレームを準備する工程；
（ｂ）第１電極を有する半導体チップを前記チップ搭載部に配置する工程；
（ｃ）前記半導体チップの前記第１電極と、前記第１リード及び前記第２リードとを個別のボンディングワイヤによりそれぞれ電気的に接続する工程；
（ｄ）前記第１リード及び前記第２リードのそれらの一部が露出するように、前記半導体チップと前記第１リード及び前記第２リードとを封止体により封止する工程；
（ｅ）前記（ｄ）工程の後、前記封止体から露出した前記第１リード及び前記第２リードの一部に測定端子を接続し、前記第１リード、前記第１リードに接続された前記ボンディングワイヤ、前記第１電極、前記第２リードに接続された前記ボンディングワイヤ及び前記第２リードとで構成される導電経路の抵抗値を測定する工程。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｅ）工程の後、更に（ｆ）前記測定された抵抗値が所定の値の範囲の場合、前記半導体装置を良品として選別する工程を含む。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記（ｆ）工程は、更に、前記測定された抵抗値が所定の値の範囲外の場合、前記半導体装置を不良品として選別する工程を含む。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記（ａ）工程は、前記第１リードと前記第２リードとが、互いに分離して形成され、かつ、同一形状で形成された前記第１リード及び前記第２リードを含むリードフレームを準備する工程を有する。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程は、前記半導体チップの第１主面に前記第１電極と前記第１電極とは異なる第２電極とを形成し、前記第１主面と反対側の第２主面に第３電極を形成し、前記第１乃至第３電極が形成された前記半導体チップを前記チップ搭載部に配置する工程を含む。
【請求項６】
半導体チップと、
前記半導体チップの周囲に配置された複数のリードと、
前記複数のリードと前記半導体チップとを電気的に接続する複数のボンディングワイヤと、
封止体と、
を有し、
前記封止体は、前記半導体チップと、前記複数のリードの各々の一部分と、前記複数のボンディングワイヤとを封止し、
前記複数のリードは、第１リード及び第２リードを含み、
前記第１リードは、前記封止体の外部において互いに分離する第１部分及び第２部分と、前記封止体の内部で前記第１部分及び前記第２部分を一体に接続する第３部分を有し、
前記第１リード及び前記第２リードは、前記複数のボンディングワイヤの中のそれぞれ個別のボンディングワイヤで、前記半導体チップへ電気的に接続される、半導体装置。
【請求項７】
請求項６記載の半導体装置において、
前記第１リード及び前記第２リードは、前記半導体チップの第１主面に形成された第１電極に前記個別のボンディングワイヤを介して接続される。
【請求項８】
請求項７記載の半導体装置において、
前記半導体チップの前記第１主面に、前記第１電極とは異なる第２電極が形成され、前記第１主面の反対側の第２主面に第３電極が形成される。
【請求項９】
第１電極を有する半導体チップと、
前記半導体チップの周囲に配置され、かつ、所定の間隔をもって配置された複数のリードと、
前記半導体チップの前記第１電極と前記複数のリードを電気的に接続する複数のボンディングワイヤと、
封止体と、
を有し、
前記封止体は、前記半導体チップと、前記複数のリードの各々の一部と、前記複数のボンディングワイヤとを封止し、
前記複数のリードの間に位置し、前記封止体の内部で前記複数のリードの各々を接続する高抵抗接続部を有し、
平面視において、前記高抵抗接続部は、前記封止体の外部に突出した前記複数のリードの各々の幅に比較して、狭い幅を有する、半導体装置。
【請求項１０】
請求項９記載の半導体装置において、
前記高抵抗接続部の抵抗値は、前記複数のリードの各々の抵抗値よりも大きい。
【請求項１１】
請求項１０記載の半導体装置において、
前記高抵抗接続部の抵抗値は、前記複数のリードの各々の抵抗値の１０倍以上である。
【請求項１２】
請求項１０記載の半導体装置において、
前記半導体チップの第１主面に、前記第１電極と、前記第１電極とは異なる第２電極が形成され、前記第１主面の反対側の第２主面に第３電極が形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造技術に関し、例えば、半導体装置の電気的特性を検査する工程を含む半導体装置の製造方法に適用して有効な技術に関する。
【背景技術】
【０００２】
特開平０９−２６６２２６（特許文献１）には、ソース電極に共通接続されるボンディングワイヤの断線による不良を検出するために、ソース電極を複数の領域に分割する技術が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０９−２６６２２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
封止体によってボンディングワイヤが封止されると、封止体形成時の樹脂応力によって、ボンディングワイヤの断線や接触不良が起こったことを目視によって確認することは困難になる。例えば、特許文献１に記載のように、オン抵抗を測定する方法でボンディングワイヤの断線や接触不良を確認する方法であると、チップ抵抗がボンディングワイヤの抵抗と比べて一桁以上大きいため、ボンディングワイヤの断線や接触不良による抵抗値の変化がチップ抵抗のバラツキの範囲に吸収されてしまうため、ボンディングワイヤの断線や接触不良の判定が困難になる懸念がある。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態における半導体装置の製造方法は、チップ搭載部と、チップ搭載部の周囲に配置された第１リード及び第２リードとを含むリードフレームを準備する工程と、第１電極を有する半導体チップをチップ搭載部に配置する工程と、半導体チップの第１電極と、第１リード及び第２リードとを個別のボンディングワイヤによりそれぞれ電気的に接続する工程と、第１リード及び第２リードのそれらの一部が露出するように、半導体チップと第１リード及び第２リードとを封止体により封止する工程とを有する。半導体装置の製造方法は、さらに、封止工程の後、封止体から露出した第１リード及び第２リードの一部に測定端子を接続し、第１リード、第１リードに接続されたボンディングワイヤ、第１電極、第２リードに接続されたボンディングワイヤ及び第２リードとで構成される導電経路の抵抗値を測定する工程とを有する。
【０００７】
また、一実施の形態における半導体装置は、半導体チップと、半導体チップの周囲に配置された複数のリードと、複数のリードと半導体チップとを電気的に接続する複数のボンディングワイヤと、封止体とを有する。封止体は、半導体チップと、複数のリードの各々の一部分と、複数のボンディングワイヤとを封止する。複数のリードは、第１リード及び第２リードを含む。第１リードは、封止体の外部において互いに分離する第１部分及び第２部分と、封止体の内部で第１部分及び第２部分を一体に接続する第３部分を有する。第１リードと第２リードは、複数のボンディングワイヤの中のそれぞれ個別のボンディングワイヤで、半導体チップへ電気的に接続される。
【０００８】
また、一実施の形態における半導体装置は、第１電極を有する半導体チップと、半導体チップの周囲に配置され、かつ、所定の間隔をもって配置された複数のリードと、半導体チップの第１電極と複数のリードを電気的に接続する複数のボンディングワイヤと、封止体を有する。封止体は、半導体チップと、複数のリードの各々の一部分と、複数のボンディングワイヤとを封止する。
【０００９】
半導体装置は、さらに、複数のリードの間に位置し、封止体の内部で複数のリードの各々を接続する高抵抗接続部を有する。平面視において、高抵抗接続部は、封止体の外部に突出した複数のリードの各々の幅に比較し、狭い幅を有する。
【発明の効果】
【００１０】
一実施の形態による半導体装置の製造方法によれば、樹脂封止工程の後であっても、半導体装置の電気的特性テストでボンディングワイヤ毎の電気的信頼性検査を実施することが可能となる。また、電気的信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、一実施の形態に係る半導体装置の構成の一例を示す図である。
【図２】図２は、図１のＡ−Ａ線で切断した断面図である。
【図３】図３は、一実施の形態に係る半導体装置の製造方法を示す製造工程の一例を示すフローチャートである。
【図４】図４は、一実施の形態に係る他の半導体装置の構成の一例を示す図である。
【図５】図５は、一実施の形態に係る他の半導体装置の構成の一例を示す図である。
【図６】図６は、一実施の形態に係る半導体装置をテストするためのテスターを示すものである。
【図７】図７は、一実施の形態に係る半導体装置と測定装置との接続を示す図である。
【図８】図８は、一実施の形態に係る半導体装置と測定装置との接続を示す図である。
【発明を実施するための形態】
【００１２】
以下の実施の形態においては、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１３】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、同一の工程についても、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１４】
（実施の形態１）
以下に、実施の形態１に係る半導体装置の構成を説明する。
【００１５】
図１は、本実施の形態に係る半導体装置の構成の一例を示す図である。なお、半導体装置ＰＫＧの封止体ＭＲの内部を透視して示している。本実施の形態における半導体装置ＰＫＧは、樹脂からなる封止体により封止された矩形形状の封止体ＭＲを有している。この封止体ＭＲの内部には、半導体チップ１０、半導体チップ１０の搭載部であるチップ搭載部１６、チップ搭載部１６の周囲に配置された複数のソースリード（外部端子とも言う）ＳＬ、ゲートリードＧＬ、複数のソースリードＳＬ、ゲートリードＧＬと半導体チップ１０とを電気的に接続する複数のソースボンディングワイヤ（ソースワイヤとも言う）ＳＷ、ゲートボンディングワイヤ（ゲートワイヤとも言う）ＧＷが示される。チップ搭載部１６は、ダイフレームまたは、ダイパッドとも言う。
【００１６】
半導体装置ＰＫＧは、パワーＭＯＳＦＥＴ（パワートランジスタとも言う）が形成された半導体チップ１０を内包する。半導体チップ１０は、第１主面に第１電極１２と、第1電極１２とは異なる第２電極１４とが形成され、第１主面の反対側の第２主面に、第３電極１７が形成される縦型構造によって形成される。パワーＭＯＳＦＥＴとは、複数の単位トランジスタ（ユニットセルとも言う）を並列接続する構成を有し、例えば１Ｗ以上の電力を扱うことができる構成となる。
【００１７】
複数のソースリードＳＬ、ゲートリードＧＬは、複数のソースボンディングワイヤＳＷ及びゲートボンディングワイヤＧＷを介して、各々電気的に半導体チップ１０と接続されている。第１電極１２は、半導体チップ１０に形成されたソースと電気的に接続されるソース電極を示す。第２電極１４は、半導体チップ１０に形成されたゲートと電気的に接続されるゲート電極を示す。第３電極１７（図２参照）は、半導体チップ１０に形成されたドレインと電気的に接続されるドレイン電極を示す。第２電極１４は、第１電極１２よりも外形サイズが小さく形成されている。
【００１８】
チップ搭載部１６上には、半導体チップ１０が配置される。封止体ＭＲの第１長辺には、複数のソースリードＳＬ、ゲートリードＧＬが配置される。リードフレームは、封止体ＭＲの内外に亘って延在する構造となっており、チップ搭載部１６、複数のソースリードＳＬ、ゲートリードＧＬとを含んでいる。チップ搭載部１６は、周囲に複数のソースリードＳＬ、ゲートリードＧＬが配置されている。複数のソースリードＳＬ、ゲートリードＧＬは、その一部が封止体ＭＲの外部に露出されている。
【００１９】
リードフレームは、金属からなり、例えば、銅を主成分とする金属から形成されている。ここで、主成分とは、部材を構成する構成材料のうち、最も多く含まれている材料成分のことをいい、例えば、銅を主成分とする材料とは、部材の材料が銅を最も多く含んでいることを意味している。よって、部材が基本的に銅から構成されているが、その他に不純物を含む場合を排除するものではないことを意味する。
【００２０】
複数のソースリードＳＬ、ゲートリードＧＬは、第１電極１２に電気的に接続された複数のソースリードＳＬと、第２電極１４に電気的に接続されたゲートリードＧＬとを含む。複数のソースリードＳＬは、所定の間隔をもって配置され、かつ、互いに分離して形成される。さらに、複数のソースリードＳＬは、第１リードＳＬ１、第２リードＳＬ２と、を含む。さらに、複数のソースリードＳＬの各々は同一形状からなる。
【００２１】
複数のソースボンディングワイヤＳＷ及びゲートボンディングワイヤＧＷは、第１電極１２に接続された複数のソースボンディングワイヤＳＷと、第２電極１４に接続されたゲートボンディングワイヤＧＷとを含む。複数のソースリードＳＬはそれぞれ、個別のソースボンディングワイヤＳＷを介して、それぞれ第１電極１２に電気的に接続される。また、ゲートリードＧＬは、ゲートボンディングワイヤＧＷを介して電気的に第２電極１４に接続されている。さらに、複数のソースリードＳＬおよびゲートリードＧＬは、それらの一部を封止体ＭＲから露出するように配置されている。つまり、複数のソースリードＳＬおよびゲートリードＧＬは、その一部が封止体の外部に突出している。
【００２２】
導電経路１００は、抵抗値を測定する工程で、テスター（テスト装置とも言う）の測定端子を、第１リードＳＬ１と第２リードＳＬ２の一部に接続して抵抗値を測定したときの導電経路を示している。導電経路１００は、第１リードＳＬ１、第１リードＳＬ１に接続されたソースボンディングワイヤＳＷ、半導体チップ１０上の第１電極１２、第２リードＳＬ２に接続されたソースボンディングワイヤＳＷおよび、第２リードＳＬ２とで構成される。また、複数のソースリードＳＬの数は、図に示される数に限られない。複数のソースリードＳＬの数は、２以上であれば図に示されるよりも多くても少なくてもよい。
【００２３】
続いて、本実施の形態における半導体装置ＰＫＧの内部構造について説明する。図２は、図１のＡ−Ａ線で切断した断面図である。図２に示すように、リードフレームの一部であるチップ搭載部１６上には、ハンダや銀ペーストなどの接着剤ＡＤＨ（ボンド材とも言う）を介して、半導体チップ１０が搭載されている。半導体チップ１０の下面、つまり半導体チップ１０の第２主面の全体に、第３電極１７が形成されている。半導体チップ１０、およびチップ搭載部１６は封止体ＭＲで覆われている。この時、チップ搭載部１６の下面は、封止体ＭＲから一部露出している。露出したチップ搭載部１６の下面は、ドレイン端子ＤＬとされ、実装基板上で、外部の装置に接続可能な構成とされる。
【００２４】
以下に、実施の形態１に係る半導体装置の製造方法を、図３に示される半導体装置の製造方法を示す製造工程のフローチャートで説明する。
【００２５】
リードフレーム準備工程Ｓ３０１では、図１に示すチップ搭載部１６、複数のソースリードＳＬ、ゲートリードＧＬと、を含むリードフレームを準備する。
【００２６】
ダイボンディング工程Ｓ３０２では、図２に示す半導体チップ１０は、チップ搭載部１６上に接着剤ＡＤＨを介して搭載される。半導体チップ１０は、第１電極１２及び第２電極１４が形成された第１主面と、その反対側に位置する第２主面とを有しており、第２主面がチップ搭載部１６に接着される。
【００２７】
ワイヤボンディング工程Ｓ３０３は、図１に示す半導体チップ１０の第１電極１２が、複数のソースボンディングワイヤＳＷを介して、複数のソースリードＳＬと電気的に接続される。さらに、半導体チップ１０の第２電極１４が、ゲートボンディングワイヤＧＷを介してゲートリードＧＬと電気的に接続されるものである。
【００２８】
樹脂封止工程（モールド工程とも言う）Ｓ３０４では、半導体チップ１０、複数のソースボンディングワイヤＳＷ、ゲートボンディングワイヤＧＷ、リードフレームのそれぞれの一部分（インナーリード部とも言う）を樹脂により封止して、封止体ＭＲ（樹脂体とも言う）が形成される。複数のソースリードＳＬ、ゲートリードＧＬの一部分（アウターリード部とも言う）は、封止体ＭＲから露出される。さらに、封止体ＭＲの外部に露出したソースリードＳＬ、ゲートリードＧＬのそれぞれを切断することにより、半導体装置ＰＫＧを個片化する。
【００２９】
検査工程（テスト工程とも言う）の一つである抵抗値測定工程Ｓ３０５は、半導体装置ＰＫＧの封止体ＭＲから露出された複数のソースリードＳＬの一部に測定装置（テスターとも言う）の測定端子を接続して、半導体装置ＰＫＧの電気抵抗値の測定を実施するものである。測定装置は、２以上の測定端子を有し、その端子を測定対象の半導体装置ＰＫＧへ接続する。測定装置の一方の測定端子から所定の電流を半導体装置ＰＫＧへ印加し、他方の測定端子から半導体装置ＰＫＧを経由してきた電流が出力される。測定端子が接続されたソースリードＳＬ間の電位差である電圧値を測定することで、そのソースリードＳＬ間の抵抗値を測定する。
【００３０】
ソースリードＳＬ間の抵抗値は、例えば図１の導電経路１００に示されるように、複数のソースリードＳＬ、複数のソースボンディングワイヤＳＷの抵抗値を含む。導電経路１００の抵抗値は、ソースボンディングワイヤＳＷの状態によって、その値が変化する。つまり、ソースボンディングワイヤＳＷが、不良状態の場合、導電経路１００の抵抗値は変化する。
【００３１】
ソースボンディングワイヤＳＷが不良状態の場合とは、例えばオープン不良、ソースボンディングワイヤＳＷがソースリードＳＬや半導体チップ１０に正しく接続できていない圧着不良、ソースボンディングワイヤＳＷが断線までには至らないが部分的に断裂して高抵抗となる状態、ソースボンディングワイヤＳＷの電気的な断線等の状態を含む。このとき、導電経路１００の抵抗値は、ソースボンディングワイヤＳＷの正常状態の抵抗値に比較し、大きい値となる。
【００３２】
また、各々のソースボンディングワイヤＳＷの不良状態を抵抗値の大小によって検出するため、測定端子を接続するソースリードＳＬは、同一電極に個別のソースボンディングワイヤＳＷで接続されたソースリードＳＬであることが望ましい。例えば、第１電極１２に個別のソースボンディングワイヤＳＷで電気的に接続された第１リードＳＬ１および第２リードＳＬ２の一部が、測定装置の測定端子と接続され、導電経路１００の抵抗値が測定される。
【００３３】
またこのとき、抵抗値測定工程Ｓ３０５は、全てのソースリードＳＬに対して実行される。つまり、任意の二つのソースリードＳＬに対して、順に測定を行うものである。またその場合の導電経路は、導電経路１００と同様に、一方の測定端子が接続されたソースリードＳＬ、一方の測定端子が接続されたソースリードＳＬに接続されたソースボンディングワイヤＳＷ、第１電極１２、他方の測定端子に接続されたソースリードＳＬに接続されたソースボンディングワイヤＳＷ、他方の測定端子に接続されたソースリードＳＬとで構成される。
【００３４】
また、測定対象となる半導体装置ＰＫＧのソースリードＳＬの配置は、隣り合って配置されるソースリードＳＬに限られず、測定端子が接続されたソースリードＳＬの間に、別のソースリードＳＬが配置されていてもよい。しかし、測定端子が接続されたソースリードＳＬ間の距離が長くなるとそれに伴い、ソースリードＳＬに接続されたソースボンディングワイヤＳＷ間の半導体チップ１０上の距離も長くなる。結果として半導体チップ１０の第１電極１２上の抵抗値が大きくなることを考慮すると、ソースボンディングワイヤＳＷの抵抗値の変動を測定するために、測定端子に接続されるソースリードＳＬは、より近い位置に配置されたソースリードＳＬ間であることが望ましい。さらに、電流を印加するソースリードＳＬは一つに限らず、複数であってもよい。
【００３５】
第１電極１２に接続されたソースボンディングワイヤＳＷは、例えば１ｍΩの抵抗値である。また、第１電極１２に接続されたソースリードＳＬは、例えば抵抗値が０．１ｍΩである。第１電極１２上に隣り合って配置されたソースボンディングワイヤＳＷ間の抵抗値は、例えば０．５ｍΩである。
【００３６】
ここで、例として、導電経路１００の抵抗値を測定する場合を説明する。抵抗値測定工程Ｓ３０５において、測定端子を介して例えば５０Ａの電流が第１リードＳＬ１に印加される。この時、第１リードＳＬ１と隣に配置される第２リードＳＬ２間に発生する電位差ＰＤを測定すると、正常時は電圧値約０．１３５Ｖとなる。つまり、電流印加される第１リードＳＬ１に接続されたソースボンディングワイヤＳＷと、他方の第２リードＳＬ２に接続されたソースボンディングワイヤＳＷの２つのソースボンディングワイヤＳＷの抵抗値約２．７ｍΩが測定される。正常状態であっても生じる製造バラツキおよび測定値の誤差が１０％程度である場合、抵抗値が誤差を含む１０％範囲内であれば正常と判定できる。
【００３７】
ソースボンディングワイヤＳＷが断線しているなどの不良状態のとき、抵抗値は所定の値の範囲外、つまり正常時の導電経路の抵抗値の範囲に比較して大きくなるため、その状態を容易に検出することが可能となる。これにより、半導体装置ＰＫＧのソースボンディングワイヤＳＷの断線等の不良状態の有無を正確に判定することが可能となる。不良状態が検出された場合、それ以降の抵抗値測定工程Ｓ３０５を省略し、次の良品判別・出荷工程Ｓ３０６に進めてもよい。これにより、検査工程の時間短縮を図ることが可能となる。また、検査工程の一つとして、抵抗値測定工程Ｓ３０５のみを示したが、それ以外にも、様々な外観検査工程や、様々な電気的特性検査工程等が含まれていてよい。
【００３８】
また、抵抗値測定工程Ｓ３０５の時、第３電極１７（図２参照）に接続されたドレイン端子ＤＬ及び第２電極１４に接続されるゲートリードＧＬは、所定の電位、例えば０Ｖが供給される。さらに、抵抗値の測定対象となる第１リードＳＬ１及び第２リードＳＬ２以外のソースリードＳＬは、測定値に影響を与えてしまうため、測定装置とは非接続とする。
【００３９】
なお、第２電極１４が、複数のゲートリードＧＬ対して、複数のゲートボンディングワイヤＧＷと接続された構成である場合、本実施の形態と同様の抵抗値測定工程Ｓ３０５を実施することが可能となる。これにより、第１電極１２に接続したソースボンディングワイヤＳＷだけでなく、第２電極１４に接続したゲートボンディングワイヤＧＷに関しても、断線等の不良状態を検出することが可能となる。
【００４０】
良品判別・出荷工程Ｓ３０６において、抵抗値測定工程Ｓ３０５によって測定された抵抗値を元に、出荷可能な良品であるか、断線等の異常が発生している不良品であるかを判定する。抵抗値が、所定の範囲内の場合は良品と判定し、所定の範囲外、例えば抵抗値が大きい場合は不良品と判定する。
【００４１】
また、良品判別・出荷工程Ｓ３０６は、半導体装置の電気的特性検査、つまり、上記抵抗値測定工程Ｓ３０５を含む様々な電気的特性検査を実施された結果に基づき、あらかじめ定められた評価基準に適合する良品を選別（判別、判定とも言う）するものである。良品の半導体装置は出荷され、実装基板に実装される。例えば、抵抗値測定工程Ｓ３０５において、抵抗値が正常値と比較して大きな抵抗値が検出された半導体装置は、良品判別・出荷工程Ｓ３０６において、不良品、つまり、出荷不適合品として選別され、出荷が見合わせられるものである。
【００４２】
本実施の形態では、複数のソースリードＳＬが、それぞれ個別のソースボンディングワイヤＳＷによって第１電極１２に接続される構成とされる。そのとき、ソースリードＳＬを介して導電経路の抵抗値を測定することにより、ソースボンディングワイヤＳＷの断線等の不良状態を検出することが可能となり、半導体装置の信頼性を向上させることができる。
【００４３】
また、本実施の形態においては、複数のソースボンディングワイヤＳＷが共通のソースリードＳＬに接続される構成に比べて、ソースリードＳＬが互いに分離して形成され、かつ、個別のソースボンディングワイヤＳＷによって接続される構成となる。それにより、ソースボンディングワイヤＳＷの断線等の不良状態における抵抗値の変化が、より大きな値として測定できる。つまり製造バラツキおよび測定値の誤差で生じる変化（例えば１０％）よりも大きな値として測定できるものである。その結果、不良状態をより効率的に検出することが可能となる。また、ソースリードＳＬが分離する構成とするだけでよいため、設計・製造段階で、不要な構成の追加を回避でき、コスト面、実装面においても、コストの増大を抑制した半導体装置およびテスト構成を実現することが可能となる。
【００４４】
（実施の形態２）
図４は、実施の形態２の半導体装置の構成の一例を示す図である。なお、以下の説明では、実施の形態１との相違点を主に説明する。
【００４５】
本実施の形態では、半導体装置ＰＫＧ２の複数のソースリードＳＬは、第１リードＳＬ１を有する。ここで、第１リードＳＬ１は、第１方向に延びる第１部分ＳＬ１ａと、同じく第１方向に延び、かつ、この第１部分の隣に位置する第２部分ＳＬ１ｂと、第１方向と交差する第２方向に延び、かつ、第１部分ＳＬ１ａと第２部分ＳＬ１ｂとの間に位置する第３部分ＳＬ１ｃからなる。さらに、第１リードの第１部分ＳＬ１ａと第２部分ＳＬ１ｂとは、封止体ＭＲから突出した部分、つまりアウターリード部分を示す。さらに、第１リードの第１部分ＳＬ１ａと第２部分ＳＬ１ｂは、封止体ＭＲの外部で互いに分離されている。また、第１リードの第３部分ＳＬ１ｃは、封止体ＭＲの内側の部分、つまりインナーリード部分を示す。第３部分ＳＬ１ｃは、封止体の内部で、第１部分ＳＬ１ａと第２部分ＳＬ１ｂを一体に接続している。また、第１リードＳＬ１と第２リードＳＬ２とは、封止体ＭＲの内部で分離されている。本実施の形態の第１リードＳＬ１（第１部分ＳＬ１ａ、第２部分ＳＬ１ｂ、第３部分ＳＬ１ｃ）は、上記実施の形態１における第１リードＳＬ１に相当する部分でもある。
【００４６】
ここで、第１リードの第１部分ＳＬ１ａ、第２部分ＳＬ１ｂ、第３部分ＳＬ１ｃとは、図４に示されるように１枚のリードフレームで一体に形成されている。第１リードの第１部分ＳＬ１ａと、第２部分ＳＬ１ｂとは、第３部分ＳＬ１ｃによってインナーリード部が一体化された形状で、アウターリード部が分岐した形状のソースリードとされる。第１リードの第３部分は、第１リードの第１部分ＳＬ１ａおよび第２部分ＳＬ１ｂに対応するように、例えば２本のソースボンディングワイヤＳＷで、半導体チップ１０の第１主面に形成された第１電極１２と電気的に接続されている。
【００４７】
第１リードＳＬ１は、第２リードＳＬ２の隣に配置される。また、第１リードの第１部分ＳＬ１ａと第２リードＳＬ２の間には、第１リードの第２部分ＳＬ１ｂが配置されている。すなわち、第２リードＳＬ２は、第１リードの第２部分ＳＬ１ｂを介して第１リードの第１部分ＳＬ１ａの隣に位置している。また、第１リードＳＬ１と第２リードＳＬ２とは、複数のソースボンディングワイヤＳＷの中の、個別のソースボンディングワイヤＳＷを介して、半導体チップ１０の第１主面に形成された第１電極１２に接続される。
【００４８】
本実施の形態では、インナーリード部が一体化された形状の第１リードＳＬ１（第１部分ＳＬ１ａ、第２部分ＳＬ１ｂ、第３部分ＳＬ１ｃ）及びこれらと同様の形状が２つ配置されている。ソースリードＳＬの配置は、図４の配置に限られず、インナーリード部が一体化した第１リードＳＬ１（第１部分ＳＬ１ａ、第２部分ＳＬ１ｂ、第３部分ＳＬ１ｃ）と同様の形状のソースリードが３以上配置されていてもよい。また、インナーリード部が一体化した第１リードＳＬ１（第１部分ＳＬ１ａ、第２部分ＳＬ１ｂ、第３部分ＳＬ１ｃ）の隣に、分岐されていないソースリード、つまり、図１を用いて説明した第２リードＳＬ２と同様の形状のソースリードが２以上配置されていてもよい。さらには、インナーリード部が一体化した第１リードＳＬ１（第１部分ＳＬ１ａ、第２部分ＳＬ１ｂ、第３部分ＳＬ１ｃ）は、１つだけ配置されていてもよい。これらの場合において、検出精度の観点から、インナーリード部と第１電極１２との接続は、アウターリード部のソースリードＳＬの数に対して、同数以下のソースボンディングワイヤＳＷが接続される構成が望ましい。
【００４９】
以下に、実施の形態２に係る半導体装置の製造方法を、図３に示される半導体装置の製造方法を示す製造工程のフローチャートで説明する。なお、以下の説明では、実施の形態１との相違点を主に説明する。
【００５０】
リードフレーム準備工程Ｓ３０１では、インナーリード部が一体化した形状の第１リードＳＬ１（第１部分ＳＬ１ａ、第２部分ＳＬ１ｂ、第３部分ＳＬ１ｃ）を含むリードフレームを準備する。また、別のソースリードＳＬは、実施の形態１と同様の分岐の無い形状とされる。
【００５１】
ワイヤボンディング工程Ｓ３０３において、図４に示す第１リードの第１部分ＳＬ１ａと第２部分ＳＬ１ｂに対応するように、第１リードの第３部分ＳＬ１ｃにソースボンディングワイヤＳＷが接続される。この時、樹脂封止の際に、近接して配置されたソースボンディングワイヤＳＷが別のソースボンディングワイヤＳＷと接触して不良状態を発生させないためにも、ソースボンディングワイヤＳＷは、できるだけ等間隔にソースリードＳＬに接続されることが望ましい。例えば、第１リードの第１部分とＳＬ１ａと第２部分ＳＬ１ｂのアウターリード部の幅方向の中心線の間隔と同じ間隔でソースボンディングワイヤＳＷを接続するとよい。しかし、ソースボンディングワイヤＳＷの接続間隔はこれに限らず、他のソースボンディングワイヤＳＷと接触しない範囲で第１リードの第３部分ＳＬ１ｃ上であればどのように配置されていてもよい。
【００５２】
抵抗値測定工程Ｓ３０５において、抵抗値測定の対象として、例えば第１リードの第１部分ＳＬ１ａと第２部分ＳＬ１ｂと、第２リードＳＬ２のそれぞれが、測定装置の測定端子と接続される。第１リードの第１部分ＳＬ１ａと第２部分ＳＬ１ｂとは、測定端子を介して電流を印加される。電流は導電経路１０１を経由して半導体装置内に流れている。
【００５３】
このとき、導電経路１０１は、第１リードの第１部分ＳＬ１ａと第２部分ＳＬ１ｂ、第１リードの第１部分ＳＬ１ａに接続されたソースボンディングワイヤＳＷ、第１リードの第２部分ＳＬ１ｂに接続されたソースボンディングワイヤＳＷ、第１電極１２、第２リードＳＬ２に接続されたソースボンディングワイヤＳＷ、第２リードＳＬ２を含む。これらの経路上の抵抗が、導電経路１０１における抵抗値として測定される。
【００５４】
また、以降の式において、抵抗Ｒに、符号を付加してそれぞれの抵抗値を示している。ソースボンディングワイヤＳＷの抵抗値は、接続されたソースリードＳＬの符号と組合せて示される。ここで、第１リードＳＬ１の抵抗値の記載については、その記載の複雑化を避けるため、第１リードＳＬ１を、二分割したと想定して記載する。つまり、第１部分ＳＬ１ａと第２部分ＳＬ１ｂの測定の際に、第３部分も含めて抵抗を測定している。第１リードＳＬ１の一方である第１部分ＳＬ１ａ側の抵抗値を、Ｒｓｌ１ａと示し、第１リードＳＬ１の他方である第２部分ＳＬ１ｂ側の抵抗値を、Ｒｓｌ１ｂと示す。同様に、ソースリードＳＬに接続されたソースボンディングワイヤＳＷについては、第１リードＳＬ１の一方である第１部分ＳＬ１ａ側に接続されたソースボンディングワイヤＳＷの抵抗値はＲｓｗ−ｓｌ１ａと示す。また、第１リードＳＬ１の他方である第２部分ＳＬ１ｂ側に接続されたソースボンディングワイヤＳＷの抵抗値は、Ｒｓｗ−ｓｌ１ｂと示す。
【００５５】
例えば、各ソースリードＳＬの抵抗値は０．１ｍΩ（Ｒｓｌ１ａ，Ｒｓｌ１ｂ，Ｒｓｌ２）とされる。各ソースボンディングワイヤＳＷの抵抗値は１ｍΩ（Ｒｓｗ−ｓｌ１ａ、Ｒｓｗ−ｓｌ１ｂ、Ｒｓｗ−ｓｌ２）とされる。第１電極１２上の隣り合うソースボンディングワイヤＳＷ間、例えば、第１リードの第１部分ＳＬ１ａ側に接続されたソースボンディングワイヤＳＷと、第１リードの第２部分ＳＬ１ｂ側に接続されたソースボンディングワイヤＳＷとの間の抵抗値は０．５ｍΩ（Ｒ１２）とされる場合、以下のように示される。
【００５６】
Ｒｔｏｔａｌ＝（Ｒｓｌ１ａ／／Ｒｓｌ１ｂ）＋（（Ｒｓｗ−ｓｌ１ａ＋Ｒ１２）／／Ｒｓｗ−ｓｌ１ｂ）＋Ｒ１２＋Ｒｓｗ−ｓｌ２＋Ｒｓｌ２  ・・・（Ａ１）
上記式より求められる正常時の導電経路１０１における全抵抗値Ｒｔｏｔａｌは、２．２５ｍΩとなる。
【００５７】
この時、製造バラツキおよび測定値の誤差（例えば全体で１０％程度）を考慮すると、抵抗値が、正常時の抵抗値に対し０．２２５ｍΩの誤差を含む値、例えば２．４７５ｍΩ以上の場合、導電経路１０１上に、なんらかの不良が発生していると判別することが可能となる。例えば、第１リードの第１部分ＳＬ１ａ側に接続するソースボンディングワイヤＳＷが断線した場合には、
Ｒｏｐｅｎ（ｓｗ−ｓｌ１ａ）＝（Ｒｓｌ１ａ／／Ｒｓｌ１ｂ）＋Ｒｓｗ−ｓｌ１ｂ＋Ｒ１２＋Ｒｓｗ−ｓｌ２＋Ｒｓｌ２  ・・・（Ａ２）
から求められ、抵抗値Ｒｏｐｅｎ（ｓｗ−ｓｌ１ａ）は２．６５ｍΩとなる。
【００５８】
さらに、第１リードの第２部分ＳＬ１ｂ側に接続するソースボンディングワイヤＳＷが断線した場合には、
Ｒｏｐｅｎ（ｓｗ−ｓｌ１ｂ）＝（Ｒｓｌ１ａ／／Ｒｓｌ１ｂ）＋（Ｒｓｗ−ｓｌ１ａ＋Ｒ１２）＋Ｒ１２＋Ｒｓｗ−ｓｌ２＋Ｒｓｌ２  ・・・（Ａ３）
から求められ、抵抗値Ｒｏｐｅｎ（ｓｗ−ｓｌ１ｂ）は３．１５ｍΩとなる。よって、いずれも、製造バラツキおよび測定値の誤差を含む正常時の場合の抵抗値２．４７５ｍΩよりも大きい値となる。これにより、導電経路１０１において、不良が発生していると容易に判断することが可能となる。
【００５９】
実施の形態１と同様、抵抗値測定工程Ｓ３０５では、全てのソースリードＳＬの抵抗値を測定する。このとき、インナーリード部が一体化した第１リードＳＬ１（第１部分ＳＬ１ａ、第２部分ＳＬ１ｂ、第３部分ＳＬ１ｃ）については、個別に測定するのではなく、インナーリード部が一体化した第１リードＳＬ１（第１部分ＳＬ１ａ、第２部分ＳＬ１ｂ、第３部分ＳＬ１ｃ）と、別のソースリードＳＬとの組合せによって測定を行う。また、１度でも正常時とは異なる抵抗値が測定された場合は、全てのソースリードＳＬに対しての測定が完了する前であっても、抵抗値測定工程Ｓ３０５を終了し、速やかに、良品判別・出荷工程Ｓ３０６に移り、不良品を判定する工程を実行してもよい。
【００６０】
また、実施の形態１と同様、電流印加の対象とされない第２電極１４に接続されたゲートリードＧＬおよび第３電極１７に接続されたドレイン端子ＤＬは、所定の電位、例えば０Ｖを供給するとよい。また、測定対象でないソースリードＳＬに関しては、印加電流に影響を与えてしまうため、測定装置とは非接続とする。
【００６１】
上記のように、半導体装置が、インナーリード部が一体化した第１リードＳＬ１（第１部分ＳＬ１ａ、第２部分ＳＬ１ｂ、第３部分ＳＬ１ｃ）を有することにより、複数のソースリードＳＬ及びそれに接続した複数のソースボンディングワイヤＳＷをまとめて測定することが可能となり、抵抗値測定工程Ｓ３０５の時間を短縮することが可能となる。
【００６２】
実施の形態２の場合、インナーリード部が一体化した第１リードＳＬ１（第１部分ＳＬ１ａ、第２部分ＳＬ１ｂ、第３部分ＳＬ１ｃ）に接続された複数のソースボンディングワイヤＳＷが第１電極１２に接続されているため、ソースボンディングワイヤＳＷが１本不良となった場合の抵抗変化が、実施の形態１よりも小さくなる。しかし、本実施の形態では、複数本のソースボンディングワイヤＳＷに対して、１回の抵抗値測定で、正常状態であるか不良状態であるかを判定することができる。これにより、抵抗値測定工程Ｓ３０５の時間を短縮することが可能となる。実際には、検出感度、つまり、１本のソースボンディングワイヤＳＷの抵抗変化量を考慮して、最も測定工程の時間が短くなるように、ソースリードＳＬに接続するソースボンディングワイヤ数を決定することが望ましい。
【００６３】
（実施の形態３）
図５は、実施の形態３に係る半導体装置の構成の一例を示す図である。なお、実施の形態１および実施の形態２に係る半導体装置の構成と異なる点を主に説明し、重複する説明は繰り返さないものとする。
【００６４】
実施の形態３に係る半導体装置ＰＫＧ３では、複数のソースリードＳＬは、高抵抗接続部３０（３０ａ〜３０ｄ）を有したソースリードＳＬ４とされる。複数のソースリードＳＬ４は、半導体チップ１０の周囲に配置され、かつ、所定の間隔をもって配置されている。さらに、複数のソースリードＳＬ４の間には、高抵抗接続部３０が位置している。複数のソースリードＳＬ４の各々は、封止体ＭＲの内部に、ソースリードＳＬ４の各々を接続する高抵抗接続部３０を有している。つまり、複数のソースリードＳＬ４は、高抵抗接続部３０を介して互いに接続された構成とされる。高抵抗接続部３０を有したソースリードＳＬ４は、それぞれ複数のソースボンディングワイヤＳＷにより、個別に半導体チップ１０と接続される。また、複数のソースリードＳＬ４と高抵抗接続部３０とは、図５に示されるように１枚のリードフレームで一体に形成されている。
【００６５】
また、平面視において、高抵抗接続部３０は、封止体ＭＲの外部に突出した複数のソースリードＳＬ４の各々の幅に比較して、狭い幅を有している。同一素材で形成されるソースリードＳＬ４において、部分的に狭い幅で形成することにより、封止体ＭＲの外部に突出したソースリードＳＬ４の抵抗値に比較して、高抵抗接続部３０の抵抗値を大きくすることができる。
【００６６】
高抵抗接続部３０を有したソースリードＳＬ４のそれぞれを、ＳＬ４ａ、ＳＬ４ｂ、ＳＬ４ｃ、ＳＬ４ｄ、ＳＬ４ｅとして示す。さらに、複数の高抵抗接続部３０を、それぞれ３０ａ、３０ｂ、３０ｃ、３０ｄとして示す。
【００６７】
実施の形態３の半導体装置ＰＫＧ３の製造方法を、図３の半導体装置の製造方法を示す製造工程のフローチャートに従って、説明する。以下の説明では、実施の形態１および実施の形態２との相違点を主に説明する。
【００６８】
リードフレーム準備工程Ｓ３０１で、高抵抗接続部３０は、リードフレームのプレス成型の際に、リードフレームの端子間を完全に切断しないで、一部を残すことによって形成される。
【００６９】
ワイヤボンディング工程Ｓ３０３で、高抵抗接続部３０を有したソースリードＳＬ４に対して、ソースボンディングワイヤＳＷがそれぞれ接続される。この時、それぞれのソースボンディングワイヤＳＷは、接続先となる高抵抗接続部３０を有したソースリードＳＬ４のインナーリード部における幅方向の中心線付近に接続するとよい。これにより、それぞれのソースボンディングワイヤＳＷをおよそ等間隔に、高抵抗接続部３０を有したソースリードＳＬ４に対して接続することが可能となる。しかし、ソースボンディングワイヤＳＷの接続位置はこれに限られず、他のソースボンディングワイヤＳＷと接触しない範囲でソースリードＳＬ４上であればどこでもよい。
【００７０】
樹脂封止工程Ｓ３０４で、高抵抗接続部３０を有したソースリードＳＬ４は、ソースボンディングワイヤＳＷ、半導体チップ１０と共に封止体ＭＲによって樹脂封止される。このとき、高抵抗接続部３０で接続されていることによって、樹脂封止の際にリードフレームが移動する、つまり封止体ＭＲによってリードフレームが流れてしまうことを抑止することが可能な構成となる。つまり、個別にソースリードＳＬが配置される場合に比べ、高抵抗接続部３０を有したソースリードＳＬ４は互いに接続し、一体化した構成であるために、樹脂による封止の際に、配置された位置を移動する可能性が小さくなる。これにより、半導体装置の製造工程における、不良の発生を抑制することが可能となる。また、高抵抗接続部３０を有したソースリードＳＬ４は互いに接続している構成のため、封止体ＭＲからが脱落してしまうという不良も発生し難くなるため、さらに、半導体装置の不良発生を抑制することが可能となる。
【００７１】
抵抗値測定工程Ｓ３０５において、例えば、測定装置の測定端子は、導電経路１０２の電流入出力端子となる、二本のソースリードＳＬ４ａ、ＳＬ４ｂに接続される。接続された測定端子を介して、一方の電流入出力端子であるソースリードＳＬ４ａに電流が印加される。ソースリードＳＬ４ａ、ＳＬ４ｂ間の電位差である電圧値を測定することで、導電経路１０２の抵抗値が算出される。
【００７２】
このとき、導電経路１０２は、一方の電流入出力端子であるソースリードＳＬ４ａ、一方の電流入出力端子であるソースリードＳＬ４ａに接続されたソースボンディングワイヤＳＷ、半導体チップ１０上の第１電極１２、他方の電流入出力端子であるソースリードＳＬ４ｂに接続されたソースボンディングワイヤＳＷ、他方の電流入出力端子であるソースリードＳＬ４ｂを含み、かつ、それぞれの高抵抗接続部３０（３０ａ〜３０ｄ）及び、それらに接続されたソースボンディングワイヤＳＷ、第１電極１２を介した並列接続成分を含む。
【００７３】
また、導電経路１０２の抵抗値は、一方の電流入出力端子であるソースリードＳＬ４ａ、一方の電流入出力端子であるソースリードＳＬ４ａに接続されたソースボンディングワイヤＳＷ、第１電極１２に接続される隣り合う二つのソースボンディングワイヤＳＷ間の抵抗、他方の電流入出力端子であるソースリードＳＬ４ｂに接続されたソースボンディングワイヤＳＷ、他方の電流入出力端子であるソースリードＳＬ４ｂ、および複数の高抵抗接続部３０（３０ａ〜３０ｄ）及び、それらに接続されたソースボンディングワイヤＳＷ、第１電極１２を介した並列接続成分のそれぞれの抵抗値を含んで測定される。
【００７４】
ここで、高抵抗接続部３０を有したソースリードＳＬ４（ＳＬ４ａ〜ＳＬ４ｅ）の抵抗値Ｒｓｌ４ａ〜Ｒｓｌ４ｅは０．１ｍΩ、ソースボンディングワイヤＳＷの抵抗値Ｒｓｗは１ｍΩ、第１電極１２に接続され隣り合う二つのソースボンディングワイヤＳＷ間の抵抗値Ｒ１２は０．５ｍΩ、高抵抗接続部３０の抵抗値Ｒ３０ａ〜Ｒ３０ｄは１ｍΩとする。また、ソースボンディングワイヤＳＷの抵抗値は、接続されるソースリードＳＬ４の符号と組合せて示される。例えば、ソースリードＳＬ４ａに接続されるソースボンディングワイヤＳＷの抵抗値は、Ｒｓｗ−ｓｌ４ａと示される。
【００７５】
ソースボンディングワイヤＳＷが正常状態のときの導電経路１０２の抵抗値は、
Ｒｔｏｔａｌ＝Ｒｓｌ４ａ＋Ｒｓｌ４ｂ＋（Ｒ３０ａ／／（Ｒｓｗ−ｓｌ４ａ＋Ｒ１２＋Ｒｓｗ−ｓｌ４ｂ）／／（Ｒｓｗ−ｓｌ４ａ＋２Ｒ１２＋Ｒｓｗ−ｓｌ４ｃ＋Ｒ３０ｂ）／／（Ｒｓｗ−ｓｌ４ａ＋３Ｒ１２＋Ｒｓｗ−ｓｌ４ｄ＋Ｒ３０ｃ＋Ｒ３０ｂ）／／（Ｒｓｗ−ｓｌ４ａ＋４Ｒ１２＋Ｒｓｗ−ｓｌ４ｅ＋Ｒ３０ｄ＋Ｒ３０ｃ＋Ｒ３０ｂ））  ・・・（Ａ４）
並列成分＝（１／Ｒ３０ａ＋１／（Ｒｓｗ−ｓｌ４ａ＋Ｒ１２＋Ｒｓｗ−ｓｌ４ｂ）＋１／（Ｒｓｗ−ｓｌ４ａ＋２Ｒ１２＋Ｒｓｗ−ｓｌ４ｃ＋Ｒ３０ｂ）＋１／（Ｒｓｗ−ｓｌ４ａ＋３Ｒ１２＋Ｒｓｗ−ｓｌ４ｄ＋Ｒ３０ｃ＋Ｒ３０ｂ）＋１／（Ｒｓｗ−ｓｌ４ａ＋４Ｒ１２＋Ｒｓｗ−ｓｌ４ｅ＋Ｒ３０ｄ＋Ｒ３０ｃ＋Ｒ３０ｂ））＾（−１）  ・・・（Ａ５）
と表される。導電経路１０２の抵抗値は、上式（Ａ４）および（Ａ５）より、０．７０６４ｍΩと求められる。仮に、正常状態であっても生じる製造バラツキおよび測定値の誤差を１０％程度とすれば、０．０７０６４ｍΩとなる。
【００７６】
ここで、導電経路１０２上のソースリードＳＬ４ａに接続したソースボンディングワイヤＳＷにおいて、断線などの不良が発生したとすると、その抵抗値は
Ｒｏｐｅｎ（ｓｗ−ｓｌ４ａ）＝Ｒｓｌ４ａ＋Ｒｓｌ４ｂ＋Ｒ３０ａ・・・（Ａ６）
で表される。この場合、導電経路１０２の抵抗値は１．２ｍΩと求められ、正常状態の抵抗値に対して十分高抵抗となる。
【００７７】
また、導電経路１０２上のソースリードＳＬ４ｂに接続したソースボンディングワイヤＳＷにおいて断線などの不良が発生したとすると、その抵抗値は、
Ｒｏｐｅｎ（ｓｗ−ｓｌ４ｂ）＝Ｒｓｌ４ａ＋Ｒｓｌ４ｂ＋（Ｒ３０ａ／／（Ｒｓｗ−ｓｌ４ａ＋２Ｒ１２＋Ｒｓｗ−ｓｌ４ｃ＋Ｒ３０ｂ）／／（Ｒｓｗ−ｓｌ４ａ＋３Ｒ１２＋Ｒｓｗ−ｓｌ４ｄ＋Ｒ３０ｃ＋Ｒ３０ｂ）／／（Ｒｓｗ−ｓｌ４ａ＋４Ｒ１２＋Ｒｓｗ−ｓｌ４ｅ＋Ｒ３０ｄ＋Ｒ３０ｃ＋Ｒ３０ｂ））  ・・・（Ａ７）
で表され、導電経路１０２の抵抗値は０．８３５０ｍΩとなる。
【００７８】
これらの結果から、断線などの不良発生時、正常状態の抵抗値との差は、少なくとも０．１２８６ｍΩ以上あることになる。つまり、抵抗値の１０％程度の製造バラツキおよび測定値の誤差よりも、より大きく抵抗値の差分が生じる。その結果、不良状態を検出することが十分に可能となる。これにより、何れのソースボンディングワイヤＳＷが断線して不良状態となったとしても、本実施の形態を適用することによりその不良を容易に判別することが可能となるものである。
【００７９】
ここで、高抵抗接続部３０を有したソースリードＳＬ４ａとＳＬ４ｂとを測定装置に接続した場合を示したが、実施の形態１および２と同様に、全ての高抵抗接続部３０を有したソースリードＳＬ４に対して抵抗値の測定を行う。
【００８０】
また、高抵抗接続部３０は、高抵抗接続部３０を有したソースリードＳＬ４の抵抗値に対して十分に大きい抵抗値であることが必要である。例えば、高抵抗接続部３０を有したソースリードＳＬ４の抵抗値に比較し、１０倍以上の抵抗値が望ましい。
【００８１】
本実施の形態では、例えば、ソースボンディングワイヤＳＷの抵抗値及び高抵抗接続部３０の抵抗値は、同程度の１ｍΩとしたが、それに限定されるものではない。つまり、高抵抗接続部３０の抵抗値を、ソースボンディングワイヤＳＷよりも同じかそれ以上の抵抗値とすることにより、それぞれのソースボンディングワイヤＳＷの断線を検出することが可能となる。
【００８２】
（実施の形態４）
図６は、実施の形態１〜３に係る抵抗値測定工程Ｓ３０５において、半導体装置ＰＫＧをテストするための測定装置８００を示すものである。実際に測定する時の構成として、図１の半導体装置ＰＫＧを接続した構成を示し、その符号についても図１を参照して示している。また、接続された半導体装置ＰＫＧの封止体ＭＲの内部を透視して示している。本実施の形態４では、半導体装置ＰＫＧを適用しているが、他の実施の形態に記載の半導体装置ＰＫＧを適用されてよい。
【００８３】
測定装置８００は、電圧電流印加測定装置（ソース／メジャーユニットとも言う）ＳＭＵ１〜ＳＭＵ５、リードフレームに接続されるプローブ端子（７００〜７０５、７０９〜７１０）、各プローブ端子と電圧電流印加測定装置ＳＭＵ１〜ＳＭＵ５とを任意に接続するためのスイッチングマトリクス８０２、各プローブ端子（７００〜７０５、７０９〜７１０）を搭載したパッケージ用冶具８０１とを有する。
【００８４】
パッケージ用冶具８０１は、様々な形状となる半導体装置ＰＫＧを接続可能に構成されている。プローブ端子（７００〜７０５、７０９〜７１０）は、リードフレームに接続してプローブするためのプローブ端子７００〜７０５、７０９と、半導体装置ＰＫＧの裏面のドレイン端子ＤＬに接続するためのプローブ端子７１０とを含む。また、プローブ端子（７００〜７０５、７０９〜７１０）は、実施の形態１〜３の測定端子に相当するものである。
【００８５】
図７は、図６における測定装置８００を用いて半導体装置ＰＫＧを測定するときの、電流等の経路を示している。一例として、プローブ端子７０１とプローブ端子７０２を半導体装置ＰＫＧに接続して抵抗値を測定する方法を示す。また、一部の経路については、説明の都合上、図を省略している。
【００８６】
まず、測定装置８００と半導体装置ＰＫＧとを接続する。スイッチングマトリクス８０２を制御して、半導体装置ＰＫＧのドレイン端子ＤＬは、プローブ端子７１０を介して電圧電流印加測定装置ＳＭＵ５と接続される。さらに、ゲートリードＧＬは、プローブ端子７００を介して電圧電流印加測定装置ＳＭＵ４と接続される。さらに、一つのソースリードＳＬは、プローブ端子７０１を介して電圧電流印加測定装置ＳＭＵ２と接続される。さらに別のソースリードＳＬはプローブ端子７０２を介して電圧電流印加測定装置ＳＭＵ１と接続される。
【００８７】
また、接続経路９００は、電圧電流印加測定装置ＳＭＵ５とプローブ端子７１０、７０９との接続経路を示す。接続経路９０１は、電圧電流印加測定装置ＳＭＵ４とプローブ端子７００との接続経路を示す。接続経路９０２、９０３と導電経路９０４とは、電圧電流印加測定装置ＳＭＵ２、ＳＭＵ１とプローブ端子７０１〜７０２との接続経路及び半導体装置ＰＫＧ内での導電経路を示す。
【００８８】
次に、測定装置８００は、電圧電流印加測定装置ＳＭＵ５、ＳＭＵ４、ＳＭＵ１の出力を０Ｖに設定する。接続経路９００を経由して、電圧電流印加測定装置ＳＭＵ５からプローブ端子７１０とプローブ端子７０９に０Ｖの電圧が供給される。接続経路９０１を経由して、電圧電流印加測定装置ＳＭＵ４からプローブ端子７００に０Ｖの電圧が供給される。接続経路９０３を経由して、電圧電流印加測定装置ＳＭＵ１からプローブ端子７０２に０Ｖの電圧が供給される。
【００８９】
次に、電圧電流印加測定装置ＳＭＵ２は例えば５０Ａの電流を印加し、所定の待機時間経過後に、電圧電流印加測定装置ＳＭＵ２の電位ＰＶを測定する。測定装置８００は、電流電圧印加を解除する。
【００９０】
次に、測定された電位ＰＶを印加電流５０Ａで割ることで、導電経路９０４の抵抗値を算出する。算出された抵抗値が所定の範囲の場合、半導体装置ＰＫＧは良品として選別される。また、抵抗値が所定の範囲を超えて高い値を示した場合は、断線等の不良が発生している不良品として選別される。
【００９１】
次に、すべてのソースリードＳＬに対して、測定装置８００によって電流印加と電圧測定を実施する。例えば、スイッチングマトリクス８０２を制御することにより、図６に示されるようにプローブ端子７０３とプローブ端子７０４とを電圧電流印加測定装置ＳＭＵ１〜ＳＭＵ２に接続して、半導体装置ＰＫＧに電流印加を行う。
【００９２】
さらに別のソースリードＳＬに接続する場合は、スイッチングマトリクス８０２を制御することにより、電圧電流印加測定装置ＳＭＵと、プローブ端子（７００〜７０５、７０９〜７１０）との組合せを切り替える。これらの操作を繰り返すことによって、ソースボンディングワイヤＳＷの抵抗値を測定し、不良状態の有無を検出するものである。
【００９３】
半導体装置ＰＫＧと電圧電流印加測定装置ＳＭＵとの接続を、スイッチングマトリクス８０２を用いたスイッチングマトリクス構成にする。これにより、ゲートリードＧＬおよびソースリードＳＬの数に対してより少ない数の電圧電流印加測定装置ＳＭＵを用意すればよく、測定装置８００の装置の構成を簡易化させることが可能となる。
【００９４】
（実施の形態５）
図８は、実施の形態１〜３に係る抵抗値測定工程Ｓ３０５において、半導体装置ＰＫＧをテストするための測定装置８００の別の実施の形態を示すものである。実際に測定する構成の例として、図４の半導体装置ＰＫＧ２を接続した構成を示し、その符号については図４を参照して示している。さらに、図８は、接続された半導体装置ＰＫＧ２の封止体ＭＲの内部を透視して示している。スイッチングマトリクス８０２にかえて、接続部８０３を適用したものである。また、本実施の形態５では、半導体装置ＰＫＧ２を適用しているが、他の実施の形態に記載の半導体装置ＰＫＧを適用されてよい。
【００９５】
以下の説明では、実施の形態４との相違点を主に説明する。電圧電流印加測定装置ＳＭＵ３は、プローブ端子７０１〜７０２と、インナーリード部が一体化された形状の第１リードＳＬ１と接続される。電圧電流印加測定装置ＳＭＵ２は、プローブ端子７０３と第２リードＳＬ２とを接続する。電圧電流印加測定装置ＳＭＵ１は、インナーリード部が一体化された形状のソースリードＳＬとプローブ端子７０４〜７０５とを接続する。
【００９６】
接続経路９０５、９０７は、電圧電流印加測定装置ＳＭＵ２〜ＳＭＵ３とプローブ端子７０１〜７０３との接続経路を示し、導電経路９０６は、プローブ端子７０１〜７０３と半導体装置ＰＫＧ２との導電経路を示す。接続経路９０７、９０９は、電圧電流印加測定装置ＳＭＵ１〜ＳＭＵ２とプローブ端子７０３〜７０５との接続経路を示し、導電経路９０８は、プローブ端子７０３〜７０５と半導体装置ＰＫＧ２との導電経路を示す。
【００９７】
測定装置８００は、電圧電流印加測定装置ＳＭＵ３に、例えば５０Ａの電流を印加する。このときの電流は、接続経路９０５、導電経路９０６、接続経路９０７の順に流れていく。所定の待機時間経過後に、電圧電流印加測定装置ＳＭＵ３の電位ＰＶを測定する。測定装置８００は、電流電圧印加を解除する。次に、測定された電位ＰＶを印加電流の５０Ａで割ることで、導電経路９０６の抵抗値を算出する。
【００９８】
次に、第１リードＳＬ１と同様、インナーリード部が一体化された形状のもう一方のソースリードＳＬの測定を行なう。測定装置８００は、電圧電流印加測定装置ＳＭＵ１に、例えば５０Ａの電流を印加する。このときの電流は、接続経路９０９、導電経路９０８、接続経路９０７の順に流れていく。所定の待機時間経過後に、電圧電流印加測定装置ＳＭＵ１の電位ＰＶを測定する。測定装置８００は、電流電圧印加を解除する。次に、測定された電位ＰＶを印加電流の５０Ａで割ることで、導電経路９０８の抵抗値を算出する。
【００９９】
接続部８０３は、固定的にプローブ端子７００〜７０５、７０９〜７１０と電圧電流印加測定装置ＳＭＵ１〜ＳＭＵ５とを接続しているため、抵抗値測定工程Ｓ３０５を行うために必要な電圧電流印加測定装置ＳＭＵ１〜ＳＭＵ５の数は増加する。しかし、プローブ端子７００〜７０５、７０９〜７１０と電圧電流印加測定装置ＳＭＵ１〜ＳＭＵ５とを接続するためのスイッチングマトリクス制御が不要となるため、その制御に必要な時間を削減することが可能となる。
【０１００】
本実施の形態では、ソースリードＳＬの構成に応じて、プローブ端子７００〜７０５、７０９〜７１０と電圧電流印加測定装置ＳＭＵ１〜ＳＭＵ５とを接続する接続部８０３を用意するものである。抵抗を測定したいソースボンディングワイヤＳＷに接続したソースリードＳＬと、電圧電流印加測定装置ＳＭＵ１〜ＳＭＵ５とを、接続部８０３を介して接続する。これにより、対象となるソースボンディングワイヤＳＷに、電流の印加や測定を行うことが可能となり、その良品判定を行うことが可能となるものである。
【０１０１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【０１０２】
ＰＫＧ、ＰＫＧ２、ＰＫＧ３  半導体装置
ＭＲ  封止体
１２  第１電極
１４  第２電極
１７  第３電極
１０  半導体チップ
１６  チップ搭載部
ＡＤＨ  接着剤
ＧＬ  ゲートリード
ＤＬ  ドレイン端子
ＳＬ、ＳＬ４、ＳＬ４ａ〜ＳＬ４ｅ  ソースリード
ＳＬ１  第１リード
ＳＬ２  第２リード
ＳＬ１ａ  第１部分
ＳＬ１ｂ  第２部分
ＳＬ１ｃ  第３部分
ＳＷ  ソースボンディングワイヤ
ＧＷ  ゲートボンディングワイヤ
ＳＭＵ、ＳＭＵ１〜ＳＭＵ５  電圧電流印加測定装置
１００、１０１、１０２、９０４、９０６、９０８  導電経路
７００〜７１０  プローブ端子
８００  測定装置
８０１  パッケージ用冶具
８０２  スイッチングマトリクス
８０３  接続部
９００〜９０３、９０５、９０７、９０９  接続経路
【図１】
2020150116.tif 000003
【図２】
2020150116.tif 000004
【図３】
2020150116.tif 000005
【図４】
2020150116.tif 000006
【図５】
2020150116.tif 000007
【図６】
2020150116.tif 000008
【図７】
2020150116.tif 000009
【図８】
2020150116.tif 000010