(57)【要約】【課題】高い電気的特性、または、高い信頼性を有する半導体装置、若しくはその作製方法を提供することを目的の一とする。【解決手段】ゲート電極と、ゲート電極と重なる酸化物半導体層と、酸化物半導体層と接するソース電極及びドレイン電極と、ゲート電極と酸化物半導体層との間に設けられたゲート絶縁層と、を有し、酸化物半導体層は、対向ターゲット方式を用いたスパッタリング法により成膜され、且つ酸化物半導体層に含まれるキャリア濃度が、１×１０１２／ｃｍ３未満である半導体装置を提供する。【選択図】図１
2020167431.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、ゲート電極を形成し、
前記ゲート電極上にゲート絶縁層を形成し、
前記ゲート絶縁層上に酸化物半導体層を形成し、
前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極を形成する半導体装置の作製方法であって、
前記酸化物半導体層は、対向させて配置した一組のターゲットを用いたスパッタリング法により成膜され、
前記酸化物半導体層形成後に、第１の加熱処理により、前記酸化物半導体層に含まれる水素濃度を低減し、第２の加熱処理により、前記酸化物半導体層に酸素を供給する半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の技術分野は、半導体装置およびその作製方法に関する。ここで、半導体装置とは、
半導体特性を利用することで機能する素子および装置全般を指すものである。
【背景技術】
【０００２】
半導体材料として酸化物半導体を用いてトランジスタ等の半導体装置を作製し、該半導体
装置を半導体集積回路や電子デバイスに応用する技術が注目されている。例えば、半導体
材料として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いてトランジスタを作製
し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開
示されている。
【０００３】
酸化物半導体にチャネル形成領域（チャネル領域ともいう）を設けたトランジスタは、ア
モルファスシリコンを用いたトランジスタよりも高い移動度が得られている。さらに、酸
化物半導体膜はスパッタリング法（スパッタ法ともいう）などによって比較的低温で膜形
成が可能であり、多結晶シリコンを用いたトランジスタよりも製造工程が容易である。例
えば、特許文献３では、対向して配置された一組のターゲットを用いたスパッタリング法
により形成した酸化亜鉛薄膜をチャネル形成領域に用いた薄膜トランジスタが開示されて
いる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２００６−００５１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、酸化物半導体を用いて作製した半導体素子の特性は未だ充分なものとは言
えない。例えば、酸化物半導体層を用いたトランジスタには、制御された閾値電圧、高い
動作速度等の電気的特性、または十分な信頼性が求められている。
【０００６】
そこで、本発明の一態様は、高い電気的特性を有する半導体装置、若しくはその作製方法
を提供することを目的の一とする。または、高い信頼性を有する半導体装置、若しくはそ
の作製方法を提供することを目的の一とする。
【課題を解決するための手段】
【０００７】
トランジスタの作製工程において、ゲート絶縁層と酸化物半導体層との界面にプラズマダ
メージが混入すると、ゲート絶縁層と酸化物半導体層との界面に欠陥（界面トラップ）を
生じる。更には、ゲート絶縁層中及び酸化物半導体層中の一方または双方にプラズマダメ
ージが混入すると、欠陥（膜中トラップ）を生じる。これらの欠陥は、トランジスタの閾
値電圧がシフトする原因となる。
【０００８】
さらに、酸化物半導体を用いたトランジスタの閾値電圧は酸化物半導体膜に含まれるキャ
リア密度（キャリア濃度ともいう）にも影響される。また、酸化物半導体膜に含まれるキ
ャリアは、酸化物半導体膜に含まれる不純物により発生する。例えば、成膜された酸化物
半導体膜に含まれるＨ２Ｏに代表される水素原子を含む化合物や炭素原子を含む化合物、
もしくは水素原子や炭素原子等の不純物は、酸化物半導体膜のキャリア密度を高める。
【０００９】
Ｈ２Ｏに代表される水素原子を含む化合物、もしくは水素原子等の不純物を含む酸化物半
導体膜を用いて作製したトランジスタは、閾値電圧のシフトなどの経時劣化を制御するこ
とが困難である。
【００１０】
そこで、上記目的を達成するためには、作製工程におけるゲート絶縁層中、酸化物半導体
層中、またはその界面の少なくとも一へのプラズマダメージを抑制し、且つ、酸化物半導
体膜に含まれるキャリア密度に影響する不純物、例えば、Ｈ２Ｏに代表される水素原子を
含む化合物、もしくは水素原子等の不純物を排除すればよい。
【００１１】
具体的には、本発明の一態様の半導体装置は、ゲート電極と、ゲート電極と重なる酸化物
半導体層と、酸化物半導体層と接するソース電極及びドレイン電極と、ゲート電極と酸化
物半導体層との間に設けられたゲート絶縁層と、を有し、酸化物半導体層は、対向ターゲ
ット方式を用いたスパッタリング法により成膜され、且つ酸化物半導体層に含まれるキャ
リア濃度が、１×１０１２／ｃｍ３未満である半導体装置である。
【００１２】
また、本発明の別の一態様の半導体装置は、ゲート電極と、ゲート電極と重なる酸化物半
導体層と、酸化物半導体層と接するソース電極及びドレイン電極と、ゲート電極と酸化物
半導体層との間に設けられたゲート絶縁層と、を有し、酸化物半導体層に含まれるキャリ
ア濃度は、１×１０１２／ｃｍ３未満であり、ゲート絶縁層は、対向ターゲット方式を用
いたスパッタリング法により成膜される半導体装置である。
【００１３】
また、上記の半導体装置において、酸化物半導体層は、対向ターゲット方式を用いたスパ
ッタリング法により成膜されるのが好ましい。
【００１４】
または、上記の半導体装置において、酸化物半導体層の少なくとも一部に接する絶縁層を
さらに有し、絶縁層は、対向ターゲット方式を用いたスパッタリング法により成膜される
のが好ましい。
【００１５】
また、本発明の別の一態様は、基板上に、ゲート電極を形成し、ゲート電極上にゲート絶
縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層と電気的に接
続するソース電極及びドレイン電極を形成する半導体装置の作製方法であって、酸化物半
導体層は、対向させて配置した一組のターゲットを用いたスパッタリング法により成膜さ
れ、酸化物半導体層形成後に、第１の加熱処理により、酸化物半導体層に含まれる水素濃
度を低減し、第２の加熱処理により、酸化物半導体層に酸素を供給する半導体装置の作製
方法である。
【００１６】
また、本発明の別の一態様は、基板上に酸化物半導体層を形成し、酸化物半導体層と電気
的に接続するソース電極及びドレイン電極を形成し、酸化物半導体層の少なくともチャネ
ル形成領域と接するゲート絶縁層を形成し、ゲート絶縁層上に、ゲート電極を形成する半
導体装置の作製方法であって、酸化物半導体層は、対向させて配置した一組のターゲット
を用いたスパッタリング法により成膜され、酸化物半導体層形成後に、第１の加熱処理に
より、酸化物半導体層に含まれる水素濃度を低減し、第２の加熱処理により、酸化物半導
体層に酸素を供給する半導体装置の作製方法である。
【００１７】
なお、上記の半導体装置の作製方法において、ゲート絶縁膜を、対向させて配置した一組
のターゲットを用いたスパッタリング法により形成するのが好ましい。
【００１８】
または、上記の半導体装置の作製方法において、酸化物半導体層に接して、対向させて配
置した一組のターゲットを用いたスパッタリング法により絶縁層を形成するのが好ましい
。
【００１９】
本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直
下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表
現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
【００２０】
本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定する
ものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆
もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が
一体となって形成されている場合をなどをも含む。
【００２１】
「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるも
のとする。
【００２２】
本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介
して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、
接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば
、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどの
スイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子
などが含まれる。
【発明の効果】
【００２３】
開示する発明の一態様によって、以下のいずれか、または双方の効果を得ることが可能で
ある。
【００２４】
本発明の一態様によって、高い電気的特性を有する半導体装置またはその作製方法を提供
することができる。
【００２５】
本発明の一態様によって、高い信頼性を有する半導体装置またはその作製方法を提供する
ことができる。
【図面の簡単な説明】
【００２６】
【図１】半導体装置の断面図。
【図２】成膜装置の断面図。
【図３】成膜装置の断面図及び上面図。
【図４】半導体装置の作製工程に係る断面図。
【図５】半導体装置の作製工程に係る断面図。
【図６】半導体装置の平面図及び断面図。
【図７】半導体装置の断面図。
【図８】半導体装置の断面図、上面図及び回路図。
【図９】電子機器を示す図。
【発明を実施するための形態】
【００２７】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下
の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および
詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下
に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２８】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００２９】
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混
同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００３０】
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体装置の構成およびその作製工程の
例について、図１乃至図４を参照して説明する。
【００３１】
〈半導体装置の構成例〉
図１（Ａ）乃至図１（Ｄ）に、半導体装置の例として、トランジスタの断面構造を示す。
【００３２】
図１（Ａ）に示すトランジスタ１６０は、トップゲート型のトランジスタの一例であり、
基板１００上に、酸化物半導体層１４４と、酸化物半導体層１４４に接して設けられたソ
ース電極１４２ａ及びドレイン電極１４２ｂと、酸化物半導体層１４４の少なくともチャ
ネル形成領域、ソース電極１４２ａ及びドレイン電極１４２ｂを覆うゲート絶縁層１４６
と、ゲート絶縁層１４６上に設けられ、酸化物半導体層１４４のチャネル形成領域と重な
るゲート電極１４８と、を有している。
【００３３】
図１（Ｂ）に示すトランジスタ１７０もまた、トップゲート型のトランジスタの一例であ
り、図１（Ａ）に示すトランジスタ１６０との相違の一は、ソース電極１４２ａ及びドレ
イン電極１４２ｂと、酸化物半導体層１４４との積層順である。すなわち、図１（Ｂ）に
示すトランジスタ１７０は、基板１００上に、ソース電極１４２ａ及びドレイン電極１４
２ｂと、ソース電極１４２ａ及びドレイン電極１４２ｂの一端面に少なくとも接する酸化
物半導体層１４４と、酸化物半導体層１４４上に設けられたゲート絶縁層１４６と、ゲー
ト絶縁層１４６上に設けられ、酸化物半導体層１４４のチャネル形成領域と重なるゲート
電極１４８と、を有している。
【００３４】
図１（Ｃ）に示すトランジスタ１８０は、ボトムゲート型のトランジスタの一例であり、
基板１００上に、ゲート電極１４８と、ゲート電極１４８を覆うゲート絶縁層１４６と、
ゲート絶縁層１４６上に設けられたソース電極１４２ａ及びドレイン電極１４２ｂと、ソ
ース電極１４２ａ及びドレイン電極１４２ｂの一端面に少なくとも接する酸化物半導体層
１４４と、酸化物半導体層１４４上に設けられた絶縁層１５０と、を有している。なお、
絶縁層１５０は、必ずしも設けなくとも良い。
【００３５】
図１（Ｄ）に示すトランジスタ１９０もまた、ボトムゲート型のトランジスタの一例であ
り、図１（Ｃ）に示すトランジスタ１８０との相違の一は、ソース電極１４２ａ及びドレ
イン電極１４２ｂと、酸化物半導体層１４４との積層順である。すなわち、図１（Ｄ）に
示すトランジスタ１９０は、基板１００上に、ゲート電極１４８と、ゲート電極１４８を
覆うゲート絶縁層１４６と、ゲート絶縁層１４６上に設けられた酸化物半導体層１４４と
、酸化物半導体層１４４に接して設けられたソース電極１４２ａ及びドレイン電極１４２
ｂと、酸化物半導体層１４４の少なくともチャネル形成領域、ソース電極１４２ａ及びド
レイン電極１４２ｂを覆う絶縁層１５０と、を有している。なお、絶縁層１５０は、必ず
しも設けなくとも良い。
【００３６】
図１（Ａ）乃至図１（Ｄ）に示す各トランジスタに含まれる酸化物半導体層１４４は、水
素などの不純物が十分に除去されることにより、または、十分な酸素が供給されることに
より、高純度化された酸化物半導体層である。具体的には、例えば、酸化物半導体層１４
４の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍ
ｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上
述の酸化物半導体層１４４中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏ
ｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定されるものである。
このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠
乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層１４４では、
水素や酸素欠陥等に由来するキャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１
×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。酸化
物半導体層１４４を有するトランジスタでは、オフ電流を十分に小さくすることが可能で
ある。例えば、酸化物半導体層１４４の膜厚が３０ｎｍで、チャネル長が２μｍのトラン
ジスタの、室温（２５℃）でのチャネル幅１μｍあたりのオフ電流（ゲートバイアスは−
３Ｖ）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは
１０ｚＡ以下となる。このように、高純度化された酸化物半導体（以下、本明細書では、
Ｉ型化（真性化）または実質的にＩ型化された酸化物半導体ともいう）を用いることで、
極めて優れたオフ電流特性のトランジスタを得ることができる。
【００３７】
さらに、図１（Ａ）乃至図１（Ｄ）に示す各トランジスタに含まれる酸化物半導体層１４
４、またはゲート絶縁層１４６の少なくとも一、好ましくは双方が、図２に示す対向ター
ゲット方式のスパッタリング装置を用いて成膜されており、成膜時に生じるプラズマ等の
電界の影響が低減されている。
【００３８】
〈成膜装置の構成例〉
図２に示すスパッタリング装置は、真空容器２０２内に、対向して配置された一組のター
ゲット２０４ａ及びターゲット２０４ｂと、ターゲット２０４ａ及びターゲット２０４ｂ
のスパッタ面に対して垂直な方向に磁界を発生させる永久磁石等の磁界発生手段２０６ａ
〜２０６ｄと、基板１００を載置するための基板ホルダー２０８と、を有している。図２
において、ターゲットは、電源２１０と接続された電極（図示せず）にそれぞれ固定され
ている。基板ホルダー２０８は、基板１００面内における膜厚分布を抑制するために、基
板１００を図２の左から右（あるいはその逆）へ移動可能であるのが好ましい。
【００３９】
成膜を行う際には、排気管２１２と連結された排気手段（図示せず）を用いて真空容器２
０２内を減圧または真空状態とし、ガス供給手段（図示せず）と連結された供給管２１４
よりスパッタガスとして酸素（Ｏ２）ガスとアルゴン（Ａｒ）ガスの混合ガス、またはＡ
ｒガスを導入する。その後、ターゲット２０４ａ及びターゲット２０４ｂに電圧を印加す
ることによりスパッタガスを励起し、励起されたイオンによりターゲット２０４ａ及びタ
ーゲット２０４ｂをスパッタリングする。スパッタリングに用いる電源は、ＤＣ（直流）
電源またはＲＦ（交流）電源のいずれを用いても良いが、酸化物半導体層を成膜する場合
には、ＤＣ電源を用いるのが好ましく、ゲート絶縁層（絶縁層）を成膜する場合には、Ｒ
Ｆ電源を用いるのが好ましい。
【００４０】
図２に図示するスパッタリング方法では、スパッタ面（基板１００の被成膜面）に対して
垂直な方向に発生した磁界によって、プラズマがターゲット２０４ａ及びターゲット２０
４ｂ間に閉じこめられ、基板１００に直接作用しないため、成膜される膜及びその下地と
なる膜にプラズマによるダメージを与えずに成膜することが可能である。なお、成膜速度
が安定するまでシャッター２１６によって基板１００への被膜形成を停止しておき、成膜
時にシャッター２１６を開けて成膜を開始するのが好ましい。シャッター２１６の形状は
図２に限定されない。
【００４１】
また、基板ホルダー２０８にはヒータを設けて、基板１００を加熱しながら成膜を行って
もよい。基板ホルダー２０８のヒータを用いて、減圧状態に保持された真空容器２０２内
に基板１００を保持し、基板１００の温度が１００℃以上５５０℃未満、好ましくは２０
０℃以上４００℃以下となるように基板１００上の膜を熱することもできる。そして、真
空容器２０２内の水分を除去しつつ、水素や水などが除去されたスパッタガス（酸素また
はアルゴン）を導入し、上記ターゲット２０４ａ、２０４ｂを用いて成膜を行う。基板ホ
ルダー２０８のヒータを用いて、基板１００を熱しながら成膜することにより、スパッタ
による損傷をより軽減することもできる。
【００４２】
真空容器２０２内の水分を除去するためには、吸着型の真空ポンプを用いることが好まし
い。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用い
ることができる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。
クライオポンプなどを用いて排気することで、真空容器２０２から水素や水などを除去す
ることができる。
【００４３】
なお、図２では真空容器２０２底面に対して基板１００の被成膜面を平行に示しているが
、特に限定されず、基板ホルダー２０８で基板１００の被成膜面が真空容器２０２底面に
対して斜め、または垂直になるように配置してもよい。
【００４４】
また、真空容器２０２内に基板１００を２枚以上配置することも可能である。例えば、図
３に示すように、真空容器２０２内に基板を複数枚（図３では６枚）配置することができ
る。なお、図３（Ａ）は真空容器２０２の断面模式図であり、図３（Ｂ）は、図３（Ａ）
における鎖線Ａ−Ｂの断面を上方からみた上面模式図である。
【００４５】
図３に示すスパッタリング装置においては、空間を形成するように、ターゲット２０４ａ
とターゲット２０４ｂとが対向して配置され、該空間に表面が面するように、６枚の基板
１００が円状に配置されている。また、円筒状のシャッター２１６を装置上方または下方
から伸縮させることで、成膜速度が安定するまでシャッター２１６によって基板１００へ
の被膜形成を停止しておき、成膜時にシャッター２１６を開けて成膜を開始するのが好ま
しい。シャッター２１６の形状は図３に限定されない。
【００４６】
図３に示す成膜装置を用いると、一度のスパッタリング工程で複数枚の基板を処理するこ
とが可能となるため、半導体装置の製造工程におけるスループットを向上させることがで
きる。
【００４７】
なお、図１（Ｃ）または図１（Ｄ）に示すトランジスタ１８０またはトランジスタ１９０
において、絶縁層１５０を図２または図３に示すスパッタリング装置を用いて成膜すると
より好ましい。
【００４８】
〈トランジスタの作製工程の例〉
以下、図４及び図５を用いて、図１に示すトランジスタの作製工程の例について説明する
。
【００４９】
〈トランジスタ１６０の作製工程〉
まず、図４（Ａ）乃至図４（Ｃ）を用いて、図１（Ａ）に示すトランジスタ１６０の作製
工程の一例について説明する。
【００５０】
基板１００上にスパッタリング法により酸化物半導体層を成膜し、選択的にエッチングし
て島状の酸化物半導体層１４４を形成する（図４（Ａ）参照）。酸化物半導体層の成膜に
は、図２または図３に示した対向ターゲット方式のスパッタリング法を用いるのが好まし
い。酸化物半導体層の成膜に対向ターゲット方式のスパッタリング法を用いることで、被
成膜面、及び、形成される酸化物半導体層へのプラズマによる損傷（プラズマダメージ）
を抑制することができ、膜質の良い酸化物半導体層とすることができる。
【００５１】
基板１００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理
に耐えうる程度の耐熱性を有していることが必要となる。例えば、ガラス基板、セラミッ
ク基板、石英基板、サファイア基板など基板を用いることができる。また、少なくとも酸
化物半導体層１４４の形成面に絶縁表面を有していれば、シリコンや炭化シリコンなどの
単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、
ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が設けられて
いてもよい。また、基板１００上に下地膜が設けられていても良い。
【００５２】
酸化物半導体層は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、三元系金
属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−
Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、
二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ
−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ
−Ｏ系などを用いて形成することができる。
【００５３】
中でも、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料は、無電界時の抵抗が十分に高くオ
フ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体
装置に用いる半導体材料としては好適である。
【００５４】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料の代表例としては、ＩｎＧａＯ３（ＺｎＯ）
ｍ（ｍ＞０）で表記されるものがある。また、Ｇａに代えてＭを用い、ＩｎＭＯ３（Ｚｎ
Ｏ）ｍ（ｍ＞０）のように表記される酸化物半導体材料がある。ここで、Ｍは、ガリウム
（Ｇａ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、
コバルト（Ｃｏ）などから選ばれた一の金属元素または複数の金属元素を示す。例えば、
Ｍとしては、Ｇａ、ＧａおよびＡｌ、ＧａおよびＦｅ、ＧａおよびＮｉ、ＧａおよびＭｎ
、ＧａおよびＣｏなどを適用することができる。なお、上述の組成は結晶構造から導き出
されるものであり、あくまでも一例に過ぎないことを付記する。
【００５５】
酸化物半導体層をスパッタ法で作製するためのターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝
１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下）の組成式で表されるものを用いるのが
好適である。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］（ｘ＝１、ｙ＝１）
、（すなわち、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）の組成比
を有するターゲットなどを用いることができる。また、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．
５［ａｔｏｍ比］（ｘ＝１、ｙ＝０．５）の組成比を有するターゲットや、Ｉｎ：Ｇａ：
Ｚｎ＝１：１：２［ａｔｏｍ比］（ｘ＝１、ｙ＝２）の組成比を有するターゲットや、Ｉ
ｎ：Ｇａ：Ｚｎ＝１：０：１［ａｔｏｍ比］（ｘ＝０、ｙ＝１）の組成比を有するターゲ
ットを用いることもできる。
【００５６】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１
５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）と
する。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００５７】
本実施の形態では、非晶質構造の酸化物半導体層を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化
物ターゲットを用いる対向ターゲット方式のスパッタリング法により形成することとする
。
【００５８】
金属酸化物ターゲット中の金属酸化物の相対密度は８０％以上、好ましくは９５％以上、
さらに好ましくは９９．９％以上である。相対密度の高い金属酸化物ターゲットを用いる
ことにより、緻密な構造の酸化物半導体層を形成することが可能である。
【００５９】
酸化物半導体層の形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、ま
たは、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である。具体
的には、例えば、水素、水、水酸基、水素化物などの不純物が、濃度１ｐｐｍ以下（望ま
しくは濃度１０ｐｐｂ以下）にまで除去された高純度ガス雰囲気を用いるのが好適である
。
【００６０】
酸化物半導体層の形成の際には、例えば、減圧状態に保持された処理室内に被処理物を保
持し、被処理物の温度が１００℃以上５５０℃未満、好ましくは２００℃以上４００℃以
下となるように被処理物を熱する。または、酸化物半導体層の形成の際の被処理物の温度
は、室温（２５℃±１０℃）としてもよい。そして、処理室内の水分を除去しつつ、水素
や水などが除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体層を
形成する。被処理物を熱しながら酸化物半導体層を形成することにより、酸化物半導体層
に含まれる不純物を低減することができる。また、スパッタによる損傷を軽減することが
できる。処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好まし
い。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用い
ることができる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。
クライオポンプなどを用いて排気することで、処理室から水素や水などを除去することが
できるため、酸化物半導体層中の不純物濃度を低減できる。
【００６１】
なお、酸化物半導体層の形成にパルス直流（ＤＣ）電源を用いると、ごみ（成膜時に形成
される粉状の物質など）を低減でき、膜厚分布も均一となるため好ましい。酸化物半導体
層の厚さは、１ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下、より好まし
くは１ｎｍ以上１０ｎｍ以下とする。このような厚さの酸化物半導体層を用いることで、
微細化に伴う短チャネル効果を抑制することが可能である。ただし、適用する酸化物半導
体材料や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材
料や用途などに応じて選択することもできる。
【００６２】
その後、酸化物半導体層に対して、熱処理（第１の熱処理）を行うことが望ましい。この
第１の熱処理によって酸化物半導体層中の、過剰な水素（水や水酸基を含む）を除去し、
酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる
。第１の熱処理の温度は、例えば、３００℃以上５５０℃未満、または４００℃以上５０
０℃以下とする。
【００６３】
なお、対向ターゲット方式のスパッタリング装置を用いて酸化物半導体層１４４を形成す
る場合、平行平板のスパッタリング装置と比較して成膜時の気相状態が長いため、形成さ
れた酸化物半導体層中には、平行平板のスパッタリング装置で成膜した酸化物半導体層よ
りも高い濃度で水素（水や水酸基を含む）が含有されていることがある。したがって、該
対向ターゲット方式のスパッタリング法を用いて形成された酸化物半導体層１４４に対し
て脱水・脱水素の効果を奏する第１の熱処理を施すことは、特に効果的である。
【００６４】
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、
４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせ
ず、水や水素の混入が生じないようにする。
【００６５】
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐ
ｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅ
ｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ
）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が
用いられる。
【００６６】
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい
。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、
酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである
。
【００６７】
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等
）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【００６８】
いずれにしても、第１の熱処理によって不純物を低減し、Ｉ型（真性半導体）またはＩ型
に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実
現することができる。
【００６９】
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、
当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や
、脱水素化処理は、酸化物半導体層の形成後やゲート絶縁層の形成後、ゲート電極の形成
後、などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱
水素化処理は、一回に限らず複数回行っても良い。
【００７０】
酸化物半導体層のエッチングは、上記熱処理の前、または上記熱処理の後のいずれにおい
て行っても良い。また、素子の微細化という観点からはドライエッチングを用いるのが好
適であるが、ウェットエッチングを用いても良い。エッチングガスやエッチング液につい
ては被エッチング材料に応じて適宜選択することができる。なお、素子におけるリーク電
流などが問題とならない場合には、酸化物半導体層を島状に加工しないで用いても良い。
【００７１】
次に、酸化物半導体層１４４上に導電層を形成し、該導電層を選択的にエッチングして、
ソース電極１４２ａ、ドレイン電極１４２ｂを形成する（図４（Ｂ）参照）。
【００７２】
導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用
いて形成することができる。また、導電層の材料としては、アルミニウム、クロム、銅、
タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分
とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウ
ム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いて
もよい。
【００７３】
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極１４２ａ、およびドレイン電極１４２ｂへの加工が容易であるというメリッ
トがある。
【００７４】
また、導電層は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物とし
ては酸化インジウム、酸化錫、酸化亜鉛、インジウム錫酸化物（ＩＴＯと略記する場合が
ある）、酸化インジウム酸化亜鉛、または、これらの金属酸化物材料にシリコン若しくは
酸化シリコンを含有させたものを用いることができる。
【００７５】
導電層のエッチングは、形成されるソース電極１４２ａおよびドレイン電極１４２ｂの端
部が、テーパー形状となるように行うことが好ましい。ここで、テーパー角は、例えば、
３０°以上６０°以下であることが好ましい。ソース電極１４２ａ、ドレイン電極１４２
ｂの端部をテーパー形状となるようにエッチングすることにより、後に形成されるゲート
絶縁層１４６の被覆性を向上し、段切れを防止することができる。
【００７６】
なお、トランジスタ１６０のチャネル長（Ｌ）は、ソース電極１４２ａおよびドレイン電
極１４２ｂの下端部の間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未満
のトランジスタを形成する場合に用いるマスク形成の露光を行う際には、数ｎｍ〜数１０
ｎｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望
ましい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成され
るトランジスタのチャネル長（Ｌ）を、１０ｎｍ以上１０００ｎｍ（１μｍ）以下とする
ことも可能であり、回路の動作速度を高めることが可能である。また、微細化によって、
半導体装置の消費電力を低減することも可能である。
【００７７】
次に、ソース電極１４２ａおよびドレイン電極１４２ｂ上に、酸化物半導体層１４４の少
なくともチャネル形成領域に接するゲート絶縁層１４６を形成し、その後、ゲート絶縁層
１４６上において酸化物半導体層１４４と重畳する領域にゲート電極１４８を形成する（
図４（Ｃ）参照）。
【００７８】
ゲート絶縁層１４６は、ＣＶＤ法やスパッタ法等を用いて形成することができる。また、
ゲート絶縁層１４６は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウ
ム、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳ
ｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯ
ｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（
ｘ＞０、ｙ＞０））、などを含むように形成するのが好適である。ゲート絶縁層１４６は
、単層構造としても良いし、積層構造としても良い。また、その厚さは特に限定されない
が、半導体装置を微細化する場合には、トランジスタの動作を確保するために薄くするの
が望ましい。例えば、酸化シリコンを用いる場合には、１ｎｍ以上１００ｎｍ以下、好ま
しくは１０ｎｍ以上５０ｎｍ以下とすることができる。
【００７９】
なお、ゲート絶縁層１４６の成膜には、図２または図３に示した対向ターゲット方式のス
パッタリング法を用いるのが好ましい。ゲート絶縁層１４６の成膜に対向ターゲット方式
のスパッタリング法を用いることで、被成膜面（具体的には、ソース電極１４２ａ、ドレ
イン電極１４２ｂまたは酸化物半導体層１４４と、ゲート絶縁層１４６との界面）、及び
形成されるゲート絶縁層１４６に対するプラズマによる損傷（プラズマダメージ）を抑制
することができ、膜質の良いゲート絶縁層１４６とすることができる。また、ゲート絶縁
層１４６の被覆性を向上し、ゲートリーク電流などの発生を抑制することができる。
【００８０】
上述のように、ゲート絶縁層を薄くすると、トンネル効果などに起因するゲートリークが
問題となる。ゲートリークの問題を解消するには、ゲート絶縁層１４６に、酸化ハフニウ
ム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０
、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞
０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０）
）、などの高誘電率（ｈｉｇｈ−ｋ）材料を用いると良い。ｈｉｇｈ−ｋ材料をゲート絶
縁層１４６に用いることで、電気的特性を確保しつつ、ゲートリークを抑制するために膜
厚を大きくすることが可能になる。なお、ｈｉｇｈ−ｋ材料を含む膜と、酸化シリコン、
窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどのいずれか
を含む膜との積層構造としてもよい。
【００８１】
ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱
処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５
０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行え
ばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減
することができる。また、ゲート絶縁層１４６が酸素を含む場合、酸化物半導体層１４４
に酸素を供給し、該酸化物半導体層１４４の酸素欠損を補填して、Ｉ型（真性半導体）ま
たはＩ型に限りなく近い酸化物半導体層を形成することもできる。
【００８２】
なお、本実施の形態では、ゲート絶縁層１４６の形成後に第２の熱処理を行っているが、
第２の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に第２の
熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良いし、第
１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を兼ねさ
せても良い。
【００８３】
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物
半導体層１４４を、その主成分以外の不純物が極力含まれないように高純度化することが
できる。
【００８４】
ゲート電極１４８は、ゲート絶縁層１４６上に導電層を形成した後に、当該導電層を選択
的にエッチングすることによって形成することができる。ゲート電極１４８となる導電層
は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形
成することができる。詳細は、ソース電極１４２ａ及びドレイン電極１４２ｂ上などの場
合と同様であり、これらの記載を参酌できる。
【００８５】
以上の工程によって、トランジスタ１６０を形成することができる。
【００８６】
また、トランジスタ１６０上に保護絶縁層や、平坦化のための平坦化絶縁層を設けてもよ
い。例えば、保護絶縁層として酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、
窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することができ
る。また、保護絶縁層の成膜に対向ターゲット方式のスパッタリング法を用いることもで
きる。
【００８７】
また、平坦化絶縁層としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド
、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他
に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰ
ＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶
縁膜を複数積層させることで、平坦化絶縁層を形成してもよい。
【００８８】
なお、図１（Ｂ）に示すトランジスタ１７０は、ソース電極１４２ａ及びドレイン電極１
４２ｂと、酸化物半導体層１４４の成膜順以外は、図４に示すトランジスタ１６０の作製
工程と同様の工程によって作製することが可能である。すなわち、基板１００上に、導電
層を形成し、該導電層を選択的にエッチングすることによってソース電極１４２ａ及びド
レイン電極１４２ｂを形成し、ソース電極１４２ａ及びドレイン電極１４２ｂ上に酸化物
半導体層１４４を形成した後、酸化物半導体層１４４に接するゲート絶縁層１４６を形成
し、その後、ゲート絶縁層１４６上において酸化物半導体層１４４と重畳する領域にゲー
ト電極１４８を形成することで、トランジスタ１７０を形成することができる。酸化物半
導体層１４４成膜後には、第１の熱処理及び第２の熱処理を施すのが好ましい。これらの
詳細は図４を参酌することができるため、記載を省略する。
【００８９】
〈トランジスタ１８０の作製工程〉
次いで、図５（Ａ）乃至図５（Ｃ）を用いて、図１（Ｃ）に示すトランジスタ１８０の作
製工程の一例について説明する。なお、特に記載がない限り、図４に示したトランジスタ
１６０と同じ符号を付した構成には、同様の材料及び同様の成膜方法を採用することがで
きる。
【００９０】
基板１００上に、導電層を形成し、当該導電層を選択的にエッチングすることによって、
ゲート電極１４８を形成する。次いで、ゲート電極１４８を覆うようにゲート絶縁層１４
６を成膜する。その後、ゲート絶縁層１４６上に導電層を形成し、該導電層を選択的にエ
ッチングしてソース電極１４２ａ及びドレイン電極１４２ｂを形成する（図５（Ａ）参照
）。
【００９１】
なお、図５においては、ゲート絶縁層１４６を選択的にエッチングし、島状のゲート絶縁
層１４６としているが、島状に加工されていない構成を採用しても良い。ゲート絶縁層１
４６を島状に加工しない場合には、加工の際のエッチングによるゲート絶縁層１４６の汚
染を防止することができる。
【００９２】
ゲート絶縁層１４６の成膜には、図２または図３に示した対向ターゲット方式のスパッタ
リング法を用いるのが好ましい。ゲート絶縁層１４６の成膜に対向ターゲット方式のスパ
ッタリング法を用いることで、被成膜面（具体的には、ゲート電極１４８とゲート絶縁層
１４６との界面）、及び形成されるゲート絶縁層１４６に対するプラズマによる損傷（プ
ラズマダメージ）を抑制することができ、膜質の良いゲート絶縁層１４６とすることがで
きる。また、ゲート絶縁層１４６の被覆性を向上し、ゲートリーク電流などの発生を抑制
することができる。
【００９３】
次いで、ソース電極１４２ａ及びドレイン電極１４２ｂ上にスパッタリング法により酸化
物半導体層を成膜し、選択的にエッチングして島状の酸化物半導体層１４４を形成する（
図５（Ｂ）参照）。酸化物半導体層の成膜には、図２または図３に示した対向ターゲット
方式のスパッタリング法を用いるのが好ましい。酸化物半導体層の成膜に対向ターゲット
方式のスパッタリング法を用いることで、被成膜面（具体的には、ソース電極１４２ａ、
ドレイン電極１４２ｂまたはゲート絶縁層１４６と、酸化物半導体層との界面）、及び形
成される酸化物半導体層へのプラズマによる損傷（プラズマダメージ）を抑制することが
でき、膜質の良い酸化物半導体層とすることができる。また、酸化物半導体層の被覆性を
向上し、接続不良などの発生を抑制することができる。また、酸化物半導体層１４４に対
しては、熱処理（第１の熱処理）を行うことが望ましい。
【００９４】
次いで、ソース電極１４２ａ、ドレイン電極１４２ｂ及び酸化物半導体層１４４を覆うよ
うに絶縁層１５０を形成する（図５（Ｃ）参照）。
【００９５】
絶縁層１５０は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層１５０に水
、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層１５０
に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体
層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）し
てしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層１５０はできるだけ
水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【００９６】
なお、絶縁層１５０の成膜には、図２または図３に示した対向ターゲット方式のスパッタ
リング法を用いるのが好ましい。絶縁層１５０の成膜に対向ターゲット方式のスパッタリ
ング法を用いることで、被成膜面（具体的には、ソース電極１４２ａ、ドレイン電極１４
２ｂまたは酸化物半導体層１４４と、絶縁層１５０との界面）、及び形成される絶縁層１
５０へのプラズマによる損傷（プラズマダメージ）を抑制することができ、膜質の良い絶
縁層とすることができる。また、絶縁層の被覆性を向上し、段切れなどの発生を抑制する
ことができる。
【００９７】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気
下で２５０℃、１時間の第２の熱処理を行う。第２の熱処理を行うと、酸化物半導体層１
４４が絶縁層１５０と接した状態で加熱される。
【００９８】
以上の工程を経ることによって、成膜後の酸化物半導体層に対して脱水化または脱水素化
のための熱処理を行って低抵抗化した後、酸化物半導体層の酸素欠損を補填することがで
きる。その結果、高抵抗化（Ｉ型化）した酸化物半導体層１４４が形成される。以上の工
程でトランジスタ１８０が形成される。
【００９９】
絶縁層１５０上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を用いて
窒化珪素膜を形成することができる。また、保護絶縁層の成膜に対向ターゲット方式のス
パッタリング法を用いることもできる。また、保護絶縁層上に平坦化のための平坦化絶縁
層を設けてもよい。
【０１００】
なお、図１（Ｄ）に示すトランジスタ１９０は、ソース電極１４２ａ及びドレイン電極１
４２ｂと、酸化物半導体層１４４の成膜順以外は、図５に示すトランジスタ１８０の作製
工程と同様の工程によって作製することが可能である。すなわち、基板１００上に、ゲー
ト電極１４８を形成し、ゲート電極１４８上にゲート絶縁層１４６を形成し、ゲート絶縁
層１４６上に酸化物半導体層１４４を形成した後、酸化物半導体層１４４に接するソース
電極１４２ａ及びドレイン電極１４２ｂを形成し、その後、酸化物半導体層１４４の少な
くともチャネル形成領域、ソース電極１４２ａ及びドレイン電極１４２ｂを覆う絶縁層１
５０を形成することで、トランジスタ１９０を形成することができる。酸化物半導体層１
４４成膜後には、第１の熱処理及び第２の熱処理を施すのが好ましい。これらの詳細は図
５を参酌することができるため、記載を省略する。
【０１０１】
本実施の形態で示すトランジスタは、ゲート絶縁層及び酸化物半導体層の少なくとも一方
を、対向ターゲット方式を用いたスパッタリング法により形成しているため、ゲート絶縁
層と酸化物半導体層との界面、ゲート絶縁層中、または、酸化物半導体層中の少なくとも
いずれかへのプラズマダメージの混入を防ぎ、界面トラップ、膜中トラップ等の欠陥の発
生を抑制することができる。よって、閾値電圧のシフトが制御された信頼性の高いトラン
ジスタを形成することができる。
【０１０２】
また、本実施の形態で示すトランジスタは、第１の熱処理により、Ｎ型不純物である水素
を酸化物半導体から除去し、第２の熱処理により、欠損部に酸素を導入することで、酸化
物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性化（
Ｉ型化）、又は実質的に真性化している。酸化物半導体膜を高純度化することにより、ト
ランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのトランジ
スタを実現できる。
【０１０３】
このように、Ｉ型化または実質的にＩ型化された酸化物半導体（例えば、キャリア密度が
１×１０１２／ｃｍ３未満、さらに望ましくは、１．４５×１０１０／ｃｍ３未満）を用
いることで、極めて優れたオフ電流特性のトランジスタを得ることが可能である。また、
閾値電圧のばらつきの少ない、信頼性の高いトランジスタとすることが可能である。
【０１０４】
特に、対向ターゲット方式のスパッタリング装置を用いて酸化物半導体層を形成する場合
、形成された酸化物半導体層中には、平行平板のスパッタリング装置で成膜した酸化物半
導体層よりも高い濃度で水素（水や水酸基を含む）が含有されていることがあるため、脱
水・脱水素の効果を奏する第１の熱処理を施すことは、効果的である。
【０１０５】
さらに、ゲート絶縁層及び酸化物半導体層の少なくとも一方を、対向ターゲット方式を用
いたスパッタリング法により形成することで、ゲート絶縁層または酸化物半導体層を薄膜
化した場合でも被覆性の良い膜を、安定した膜質で成膜することが可能であるため、半導
体装置の微細化を実現することができる。半導体装置を十分に微細化することで、一基板
あたりの半導体装置の取り数が増大し、半導体装置を低コストで製造可能となる。また、
チャネル長の縮小による、動作の高速化、低消費電力化などの効果を得ることもできる。
【０１０６】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【０１０７】
（実施の形態２）
本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの外観及び断面につい
て、図６を用いて説明する。図６に示す液晶表示パネルは、実施の形態１で示したトラン
ジスタを含む。図６（Ａ）及び図６（Ｃ）は、トランジスタ４０１０、４０１１、及び液
晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パ
ネルの平面図であり、図６（Ｂ）は、図６（Ａ）または図６（Ｃ）のＭ−Ｎにおける断面
図に相当する。
【０１０８】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０１０９】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図６（Ａ）は、
ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図６（Ｃ）は、ＴＡＢ方
法により信号線駆動回路４００３を実装する例である。
【０１１０】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図６（Ｂ）では、画素部４００２に含まれるトランジス
タ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示してい
る。図６（Ｂ）において、トランジスタ４０１０、４０１１は、第１のゲート絶縁層４０
２０ａ、第２のゲート絶縁層４０２０ｂを有する。なお、ゲート絶縁層を単層としても良
い。トランジスタ４０１０、４０１１上には絶縁層４０４１、４０４２、４０２１が設け
られている。
【０１１１】
トランジスタ４０１０、４０１１には、実施の形態１で示したトランジスタ１９０を用い
ることができる。もちろん、実施の形態１で示したトランジスタ１６０、１７０、１８０
のいずれかを用いてもよい。また、これらを組み合わせて用いることもできる。本実施の
形態において、トランジスタ４０１０、４０１１はｎチャネル型トランジスタである。
【０１１２】
絶縁層４０２１上において、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャ
ネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸化物
半導体層のチャネル形成領域と重なる位置に設けることによって、トランジスタの信頼性
が向上し、例えばバイアス−熱ストレス試験（ＢＴ試験）において、ＢＴ試験前後におけ
るトランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、導電層
４０４０の電位はトランジスタ４０１１のゲート電極の電位と同じでもよいし、異なって
いても良く、第２のゲート電極として機能させることもできる。また、導電層４０４０の
電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０１１３】
また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的
に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６
上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重
なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極
層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁
層４０３２、４０３３を介して液晶層４００８を挟持している。
【０１１４】
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることがで
き、ポリエステルフィルム、またはアクリル樹脂フィルムなどのプラスチックや、ガラス
や、セラミックスなどを用いることができる。
【０１１５】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。
共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１
と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５
に含有させる。
【０１１６】
また、配向膜を用いないブルー相を示す液晶を用いてもよく、その場合には横電界方式と
するため、図６に示す電極配置と異なる配置とする。例えば、同一絶縁層上に画素電極層
と共通電極層とを並べて配置し、液晶層に横電界を印加する。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０１１７】
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
【０１１８】
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとし
て機能する遮光膜を設けてもよい。
【０１１９】
トランジスタ４０１１、４０１０上には、酸化物半導体層に接して絶縁層４０４１が形成
されている。絶縁層４０４１は実施の形態１で示した絶縁層１５０と同様な材料及び方法
で形成すればよい。ここでは、絶縁層４０４１として、図２または図３の成膜装置を用い
たスパッタ法により酸化珪素膜を形成する。また、絶縁層４０４１上に接して保護絶縁層
４０４２を形成する。また、保護絶縁層４０４２は実施の形態１で示した保護絶縁層と同
様な材料及び方法で形成すればよい。また、トランジスタの表面凹凸を低減するために、
保護絶縁層４０４２を平坦化絶縁膜として機能する絶縁層４０２１で覆う構成となってい
る。
【０１２０】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
【０１２１】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層の加熱処理を
兼ねることで効率よく半導体装置を作製することが可能となる。
【０１２２】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、酸化インジウム酸化亜鉛、
酸化シリコンを含むインジウム錫酸化物などの透光性を有する透光性の導電性材料を用い
ることができる。
【０１２３】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１２４】
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極及びド
レイン電極と同じ導電膜で形成されている。
【０１２５】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
【０１２６】
また図６においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装
している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装
しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実
装しても良い。
【０１２７】
本実施の形態で示す液晶表示パネルは、実施の形態１で示した電気的特性が良好で、信頼
性の高いトランジスタを用いて構成されているため、良好な品質を有する液晶表示パネル
とすることが可能である。
【０１２８】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【０１２９】
（実施の形態３）
本実施の形態では、半導体装置の一形態として電子ペーパーの例を示す。
【０１３０】
実施の形態１に示すトランジスタは、スイッチング素子と電気的に接続する素子を利用し
て電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示
装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に
比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０１３１】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
【０１３２】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。
【０１３３】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０１３４】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１のトランジスタ
によって得られるアクティブマトリクス基板を用いることができる。
【０１３５】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
【０１３６】
図７は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装
置に用いられるトランジスタ５８１としては、実施の形態１で示すトランジスタと同様に
作製でき、電気的特性が良好で、信頼性の高いトランジスタである。
【０１３７】
図７の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイスト
ボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である
第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を
生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０１３８】
図７において、トランジスタ５８１はボトムゲート構造のトランジスタであり、実施の形
態１で示したトランジスタ１９０を用いることができる。もちろん、実施の形態１で示し
たトランジスタ１６０、１７０、１８０のいずれかを用いてもよい。また、これらを組み
合わせて用いることもできる。トランジスタ５８１は、第１のゲート絶縁層５８２ａ、第
２のゲート絶縁層５８２ｂの積層上に接して酸化物半導体層を有し、該酸化物半導体層と
接する絶縁層５８３に覆われている。なお、第１のゲート絶縁層５８２ａはハフニウムを
含む絶縁膜とするのが好ましく、第２のゲート絶縁層５８２ｂよりも比誘電率の高い膜を
用いているのが好ましい。ただし、ゲート絶縁層を単層で形成しても良い。
【０１３９】
トランジスタ５８１のソース電極又はドレイン電極は、絶縁層５８３、５８５に形成され
る開口で、第１の電極層５８７と接して電気的に接続している。第１の電極層５８７と第
２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体
で満たされている球形粒子５８９が一対の基板５８０、５９６の間に設けられており、球
形粒子５８９の周囲は樹脂等の充填材５９５で充填されている。
【０１４０】
また、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当す
る。第２の電極層５８８は、トランジスタ５８１と同一基板上に設けられる共通電位線と
電気的に接続される。共通接続部を用いて、一対の基板５８０、５９６間に配置される導
電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
【０１４１】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶素子に比べて反射率が高いため、補助ライトは不要であり
、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表
示部に電源が供給されない場合であっても、一度表示した像を保持することが可能である
ため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する
半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可
能となる。
【０１４２】
以上の工程により、実施の形態１で示すトランジスタを有する電子ペーパーを作製するこ
とができる。本実施の形態で示す電子ペーパーは、実施の形態１で示した電気的特性が良
好で、信頼性の高いトランジスタを用いて構成されているため、良好な品質を有する電子
ペーパーとすることが可能である。
【０１４３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１４４】
（実施の形態４）
本実施の形態では、半導体装置の一例として、記憶媒体（メモリ素子）を示す。本実施の
形態では、実施の形態１で示す酸化物半導体を用いたトランジスタと、酸化物半導体以外
の材料を用いたトランジスタとを同一基板上に形成する。
【０１４５】
図８は、半導体装置の構成の一例である。図８（Ａ）には、半導体装置の断面を、図８（
Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図８（Ａ）は、図８（Ｂ）のＣ
１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図８（Ｃ）には、上記半導体
装置をメモリ素子として用いる場合の回路図の一例を示す。図８（Ａ）および図８（Ｂ）
に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ１４０を有し、
上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施の形態では、第１
の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体と
する。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリ
コンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半
導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい。このような半導
体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いた
トランジスタは、その特性により長時間の電荷保持を可能とする。
【０１４６】
図８におけるトランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板２
００に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設け
られた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネ
ル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けら
れたゲート電極１１０と、を有する。
【０１４７】
半導体材料を含む基板２００は、シリコンや炭化シリコンなどの単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用す
ることができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設け
られた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料か
らなる半導体層が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体
層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
【０１４８】
基板２００上にはトランジスタ１４０を囲むように素子分離絶縁層１０６が設けられてお
り、トランジスタ１４０を覆うように絶縁層１２８および絶縁層１３０が設けられている
。なお、高集積化を実現するためには、図８に示すようにトランジスタ１４０がサイドウ
ォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１４０の特性
を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物濃
度が異なる領域を含む不純物領域１２０を設けても良い。
【０１４９】
トランジスタ１４０は公知の技術を用いて作製することができる。このようなトランジス
タ１４０は、高速動作が可能であるという特徴を有する。このため、当該トランジスタを
読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができ
る。
【０１５０】
トランジスタ１４０を形成した後、トランジスタ１６２および容量素子１６４の形成前の
処理として、絶縁層１２８や絶縁層１３０にＣＭＰ処理を施して、ゲート電極１１０の上
面を露出させる。ゲート電極１１０の上面を露出させる処理としては、ＣＭＰ処理の他に
エッチング処理などを適用することも可能であるが、トランジスタ１６２の特性を向上さ
せるために、絶縁層１２８や絶縁層１３０の表面は可能な限り平坦にしておくことが望ま
しい。
【０１５１】
次に、ゲート電極１１０、絶縁層１２８、絶縁層１３０などの上に導電層を形成し、該導
電層を選択的にエッチングして、ソース電極またはドレイン電極１４２ｃ、ソース電極ま
たはドレイン電極１４２ｄを形成する。
【０１５２】
導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用
いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｗからから選ばれた元素や、上述した元素を成分とする合金等を用いることが
できる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わ
せた材料を用いてもよい。
【０１５３】
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極またはドレイン電極１４２ｃ、およびソース電極またはドレイン電極１４２
ｄへの加工が容易であるというメリットがある。
【０１５４】
上部のトランジスタ１６２のチャネル長（Ｌ）は、ソース電極またはドレイン電極１４２
ｃ、およびソース電極またはドレイン電極１４２ｄの下端部の間隔によって決定される。
なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形
成の露光を行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線を用いるのが望ましい
。
【０１５５】
次に、ソース電極またはドレイン電極１４２ｃの上に絶縁層１４３ａを、ソース電極また
はドレイン電極１４２ｄの上に絶縁層１４３ｂを、それぞれ形成する。絶縁層１４３ａお
よび絶縁層１４３ｂは、ソース電極またはドレイン電極１４２ｃや、ソース電極またはド
レイン電極１４２ｄを覆う絶縁層を形成した後、当該絶縁層を選択的にエッチングするこ
とにより形成できる。また、絶縁層１４３ａおよび絶縁層１４３ｂは、後に形成されるゲ
ート電極の一部と重畳するように形成する。このような絶縁層を設けることにより、ゲー
ト電極と、ソース電極またはドレイン電極との間の容量を低減することが可能である。
【０１５６】
絶縁層１４３ａや絶縁層１４３ｂは、酸化シリコン、酸窒化シリコン、窒化シリコン、酸
化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。
【０１５７】
なお、ゲート電極と、ソース電極またはドレイン電極との間の容量を低減させるという点
では、絶縁層１４３ａおよび絶縁層１４３ｂを形成するのが好適であるが、当該絶縁層を
設けない構成とすることも可能である。
【０１５８】
次に、ソース電極またはドレイン電極１４２ｃ、およびソース電極またはドレイン電極１
４２ｄを覆うように酸化物半導体層を形成した後、当該酸化物半導体層を選択的にエッチ
ングして酸化物半導体層１４４を形成する。
【０１５９】
酸化物半導体層は、実施の形態１に示す材料及び形成プロセスを用いる。なお、酸化物半
導体層の成膜には、図２または図３に示す対向ターゲット方式のスパッタリング装置を用
いるのが好ましい。
【０１６０】
その後、酸化物半導体層に対して、熱処理（第１の熱処理）を行うことが望ましい。この
第１の熱処理によって酸化物半導体層中の、過剰な水素（水や水酸基を含む）を除去し、
酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる
。第１の熱処理の温度は、例えば、３００℃以上５５０℃未満、または４００℃以上５０
０℃以下とする。特に、対向ターゲット方式のスパッタリング装置を用いて酸化物半導体
層を形成する場合、形成された酸化物半導体層中には、平行平板のスパッタリング装置で
成膜した酸化物半導体層よりも高い濃度で水素（水や水酸基を含む）が含有されているこ
とがあるため、脱水・脱水素の効果を奏する第１の熱処理を施すことは、効果的である。
【０１６１】
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、
４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせ
ず、水や水素の混入が生じないようにする。第１の熱処理によって不純物を低減し、Ｉ型
（真性）またはＩ型に限りなく近い酸化物半導体層を形成することで、極めて優れた特性
のトランジスタを実現することができる。
【０１６２】
次に、酸化物半導体層１４４に接するゲート絶縁層１４６を形成する。ゲート絶縁層１４
６は、実施の形態１に示す材料及び形成プロセスを用いる。なお、ゲート絶縁層１４６の
成膜には、図２または図３に示す対向ターゲット方式のスパッタリング装置を用いるのが
好ましい。
【０１６３】
次に、ゲート絶縁層１４６上において酸化物半導体層１４４と重畳する領域にゲート電極
１４８ａを形成し、ソース電極またはドレイン電極１４２ｃと重畳する領域に電極１４８
ｂを形成する。
【０１６４】
ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱
処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５
０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行え
ばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減
することができる。また、ゲート絶縁層１４６が酸素を含む場合、酸化物半導体層１４４
に酸素を供給し、該酸化物半導体層１４４の酸素欠損を補填して、Ｉ型（真性）またはＩ
型に限りなく近い酸化物半導体層を形成することもできる。
【０１６５】
なお、第２の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に
第２の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良い
し、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を
兼ねさせても良い。
【０１６６】
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物
半導体層１４４を、その主成分以外の不純物が極力含まれないように高純度化することが
できる。
【０１６７】
ゲート電極１４８ａおよび電極１４８ｂは、ゲート絶縁層１４６上に導電層を形成した後
に、当該導電層を選択的にエッチングすることによって形成することができる。
【０１６８】
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、および電極１４８ｂ上に、絶縁層１５
０および絶縁層１５２を形成する。絶縁層１５０および絶縁層１５２は、スパッタ法やＣ
ＶＤ法などを用いて形成することができる。また、酸化シリコン、酸窒化シリコン、窒化
シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成
することができる。なお、絶縁層１５０および絶縁層１５２の成膜には、図２または図３
に示す対向ターゲット方式のスパッタリング装置を用いるのが好ましい。
【０１６９】
次に、ゲート絶縁層１４６、絶縁層１５０、及び絶縁層１５２に、ソース電極またはドレ
イン電極１４２ｄにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた
選択的なエッチングにより行われる。
【０１７０】
その後、上記開口に電極１５４を形成し、絶縁層１５２上に電極１５４に接する配線１５
６を形成する。
【０１７１】
電極１５４は、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて導電層を形成
した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層の一部を除去するこ
とにより形成することができる。
【０１７２】
配線１５６は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法
を用いて導電層を形成した後、当該導電層をパターニングすることによって形成される。
また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元
素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ
、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は
、ソース電極またはドレイン電極１４２ｃなどと同様である。
【０１７３】
以上により、高純度化された酸化物半導体層１４４を用いたトランジスタ１６２、および
容量素子１６４が完成する。容量素子１６４は、ソース電極またはドレイン電極１４２ｃ
、酸化物半導体層１４４、ゲート絶縁層１４６、および電極１４８ｂ、で構成される。
【０１７４】
なお、図８の容量素子１６４では、酸化物半導体層１４４とゲート絶縁層１４６を積層さ
せることにより、ソース電極またはドレイン電極１４２ｃと、電極１４８ｂとの間の絶縁
性を十分に確保することができる。もちろん、十分な容量を確保するために、酸化物半導
体層１４４を有しない構成の容量素子１６４を採用しても良い。また、絶縁層１４３ａと
同様に形成される絶縁層を有する構成の容量素子１６４を採用しても良い。さらに、容量
が不要の場合は、容量素子１６４を設けない構成とすることも可能である。
【０１７５】
図８（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。
図８（Ｃ）において、トランジスタ１６２のソース電極またはドレイン電極の一方と、容
量素子１６４の電極の一方と、トランジスタ１４０のゲート電極と、は電気的に接続され
ている。また、第１の配線（１ｓｔ  Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ１４
０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ  Ｌｉｎｅ：ビット線とも
呼ぶ）とトランジスタ１４０のドレイン電極とは、電気的に接続されている。また、第３
の配線（３ｒｄ  Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース電極
またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ  Ｌｉｎｅ：第
２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極とは、電気的に接続されてい
る。そして、第５の配線（５ｔｈ  Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６４の
電極の他方は電気的に接続されている。
【０１７６】
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有し
ているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース
電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０
のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間
にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノ
ードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易
になる。
【０１７７】
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラン
ジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これ
により、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積
される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル
電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後
、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ
１６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには
所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を
蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
【０１７８】
トランジスタ１６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時
間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフ
レッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減すること
ができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持する
ことが可能である。
【０１７９】
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与
えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持さ
れた電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、トランジスタ１
４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合の
トランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が
保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるた
めである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状態」とするた
めに必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ
＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判
別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、
第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１４０は「オン状態」
となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔ
ｈ＿Ｌ）となっても、トランジスタ１４０は「オフ状態」のままである。このため、第５
の配線の電位を制御して、トランジスタ１４０のオン状態またはオフ状態を読み出す（第
２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
【０１８０】
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電
荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係
る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６２がオン状態
となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電
位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄
積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にして
、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る
電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の
電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで
、記憶させた情報を上書きすることが可能である。
【０１８１】
本実施の形態で示すトランジスタ１６２は、ゲート絶縁層及び酸化物半導体層の少なくと
も一方を、対向ターゲット方式を用いたスパッタリング法により形成しているため、ゲー
ト絶縁層と酸化物半導体層との界面、ゲート絶縁層中、または、酸化物半導体層中の少な
くともいずれかへのプラズマダメージの混入を防ぎ、界面トラップ、膜中トラップ等の欠
陥の発生を抑制することができる。さらに、高純度化され、真性化された酸化物半導体層
１４４を用いることで、トランジスタ１６２のオフ電流を十分に低減することができる。
そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持す
ることが可能な半導体装置が得られる。
【０１８２】
また、本実施の形態において示す半導体装置では、トランジスタ１４０とトランジスタ１
６２を重畳させることで、集積度が十分に高められた半導体装置が実現される。
【０１８３】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
【０１８４】
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
【０１８５】
本実施の形態では、上記実施の形態のいずれか一で得られる電気的特性が良好で、信頼性
の高いトランジスタを搭載した電子機器の例について図９を用いて説明する。
【０１８６】
図９（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２
、表示部３００３、キーボード３００４などによって構成されている。なお、ノート型の
パーソナルコンピュータは、上記実施の形態で示すトランジスタを含んでいる。そのため
、良好な品質を有し、信頼性の高いノート型のパーソナルコンピュータが実現される。
【０１８７】
図９（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外
部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の
付属品としてスタイラス３０２２がある。なお、携帯情報端末（ＰＤＡ）は、上記実施の
形態で示すトランジスタを含んでいる。そのため、良好な品質を有し、信頼性の高い携帯
情報端末（ＰＤＡ）が実現される。
【０１８８】
図９（Ｃ）は、上記実施の形態で示す電子ペーパーを一部品として実装して作製した電子
書籍である。図９（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は
、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および
筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉
動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可
能となる。
【０１８９】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図９（Ｃ）では表示部２７０５）に文章を表示し、左側の表
示部（図９（Ｃ）では表示部２７０７）に画像を表示することができる。
【０１９０】
また、図９（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐
体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵ
ＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える
構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成
としてもよい。
【０１９１】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【０１９２】
図９（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成され
ている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン
２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２
８０８などを備えている。また、筐体２８０１には、携帯型情報端末の充電を行う太陽電
池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体
２８０１内部に内蔵されている。なお、携帯電話は、上記実施の形態で示すトランジスタ
を少なくとも一部品として含んでいる。
【０１９３】
また、表示パネル２８０２はタッチパネルを備えており、図９（Ｄ）には映像表示されて
いる複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０１９４】
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
９（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適し
た小型化が可能である。
【０１９５】
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。記録媒体として、実施の形態４に示す半導体装置を用いることができる。実施の形態
４によれば、オフ電流を十分に低減することができるトランジスタを用いることで、極め
て長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
【０１９６】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
【０１９７】
図９（Ｅ）は、デジタルカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３
０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによっ
て構成されている。なお、デジタルカメラは、上記実施の形態で示すトランジスタを含ん
でいる。そのため、良好な品質を有し、信頼性の高いデジタルカメラが実現される。
【０１９８】
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、良好な品質を有する電子機器が実現される。
【符号の説明】
【０１９９】
１００    基板
１０６    素子分離絶縁層
１０８    ゲート絶縁層
１１０    ゲート電極
１１６    チャネル形成領域
１２０    不純物領域
１２４    金属化合物領域
１２８    絶縁層
１３０    絶縁層
１４０    トランジスタ
１４２ａ    ソース電極
１４２ｂ    ドレイン電極
１４２ｃ    ドレイン電極
１４２ｄ    ドレイン電極
１４３ａ    絶縁層
１４３ｂ    絶縁層
１４４    酸化物半導体層
１４６    ゲート絶縁層
１４８    ゲート電極
１４８ａ    ゲート電極
１４８ｂ    電極
１５０    絶縁層
１５２    絶縁層
１５４    電極
１５６    配線
１６０    トランジスタ
１６２    トランジスタ
１６４    容量素子
１７０    トランジスタ
１８０    トランジスタ
１９０    トランジスタ
２００    基板
２０２    真空容器
２０４ａ    ターゲット
２０４ｂ    ターゲット
２０６ａ    磁界発生手段
２０６ｂ    磁界発生手段
２０６ｃ    磁界発生手段
２０６ｄ    磁界発生手段
２０８    基板ホルダー
２１０    電源
２１２    排気管
２１４    供給管
２１６    シャッター
【図１】
2020167431.tif 000003
【図２】
2020167431.tif 000004
【図３】
2020167431.tif 000005
【図４】
2020167431.tif 000006
【図５】
2020167431.tif 000007
【図６】
2020167431.tif 000008
【図７】
2020167431.tif 000009
【図８】
2020167431.tif 000010
【図９】
2020167431.tif 000011