(57)【要約】【課題】内部電極に含まれる空隙を少なくして、セラミック素体のクラックの発生を抑制する。【解決手段】積層セラミックコンデンサ１０は、積層された複数の誘電体層１２と複数の内部電極１３ａ、１３ｂとを含み、積層方向に相対する主面と、幅方向に相対する側面と、長さ方向に相対する端面とを有するセラミック素体１１と、内部電極と電気的に接続され、セラミック素体の両端面に設けられた外部電極１４ａ、１４ｂとを備える。誘電体層１２にはＳｉおよびＭｇのうちの少なくとも一方の元素が含まれている。平面視で誘電体層１２の１０μｍ×１０μｍの矩形領域内に含まれる少なくとも一方の元素の量は、セラミック素体の長さ方向の中央部の位置の、幅方向および積層方向により規定される断面において、幅方向中央部と比べて幅方向外側の方が高く、内部電極の幅方向の端部から１０μｍの範囲内における内部電極の連続性は９５％以上である。【選択図】図２
2020167283.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層と複数の内部電極とを含み、積層方向において相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第１の端面および第２の端面とを有するセラミック素体と、
前記内部電極と電気的に接続され、前記セラミック素体の前記第１の端面および前記第２の端面にそれぞれ設けられた外部電極と、
を備え、
前記誘電体層にはＳｉおよびＭｇのうちの少なくとも一方の元素が含まれており、
平面視で、前記誘電体層の１０μｍ×１０μｍの矩形領域内に含まれる前記少なくとも一方の元素の量は、前記セラミック素体を前記長さ方向の中央部の位置で切断することによって得られる前記幅方向および前記積層方向により規定される断面において、前記幅方向の中央部と比べて前記幅方向の外側の方が高く、
前記内部電極の前記幅方向の端部から１０μｍの範囲内における前記内部電極の連続性は９５％以上であることを特徴とする積層セラミックコンデンサ。
【請求項２】
前記セラミック素体の前記幅方向および前記積層方向により規定される断面において、前記誘電体層の前記幅方向の外側に位置する１０μｍ×１０μｍの矩形領域内に存在する前記少なくとも一方の元素の偏析量は、前記誘電体層の前記積層方向の外側に位置する１０μｍ×１０μｍの矩形領域内に存在する前記少なくとも一方の元素の偏析量よりも多いことを特徴とする請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記内部電極の前記幅方向の端部から１０μｍの範囲内における前記内部電極の連続性は９８％以上であることを特徴とする請求項１または２に記載の積層セラミックコンデンサ。
【請求項４】
前記積層方向の外側に位置する前記誘電体層の前記幅方向の端部に存在する誘電体粒子の平均粒径は、５０ｎｍ以上１０００ｎｍ以下であり、
前記積層方向の中央部に位置する前記誘電体層の前記幅方向の中央部に存在する誘電体粒子の平均粒径は、５０ｎｍ以上５００ｎｍ以下であることを特徴とする請求項１〜３のいずれかに記載の積層セラミックコンデンサ。
【請求項５】
前記内部電極の少なくとも一部の空洞には、前記少なくとも一方の元素が偏析していることを特徴とする請求項１〜４のいずれかに記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサに関する。
【背景技術】
【０００２】
従来、積層された複数の誘電体層と複数の内部電極とを含むセラミック素体と、内部電極と電気的に接続され、セラミック素体の両端面に設けられた外部電極とを備えた積層セラミックコンデンサが知られている。
【０００３】
特許文献１には、そのような構造を有する積層セラミックコンデンサであって、内部電極がその厚みに相当する空隙を含んでおり、内部電極の所定の範囲内における空隙率が５〜１５％である積層セラミックコンデンサが記載されている。そのような構成の積層セラミックコンデンサは、セラミック素体のクラックの発生を抑制することができると特許文献１には記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−３３５７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の積層セラミックコンデンサの構造では、急激な熱変化が生じた場合に、空隙に端を発したクラックによって、セラミック素体にクラックが生じる可能性がある。
【０００６】
本発明は、上記課題を解決するものであり、内部電極に含まれる空隙を少なくして、セラミック素体のクラックの発生を抑制することができる積層セラミックコンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の積層セラミックコンデンサは、
積層された複数の誘電体層と複数の内部電極とを含み、積層方向において相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第１の端面および第２の端面とを有するセラミック素体と、
前記内部電極と電気的に接続され、前記セラミック素体の前記第１の端面および前記第２の端面にそれぞれ設けられた外部電極と、
を備え、
前記誘電体層にはＳｉおよびＭｇのうちの少なくとも一方の元素が含まれており、
平面視で、前記誘電体層の１０μｍ×１０μｍの矩形領域内に含まれる前記少なくとも一方の元素の量は、前記セラミック素体を前記長さ方向の中央部の位置で切断することによって得られる前記幅方向および前記積層方向により規定される断面において、前記幅方向の中央部と比べて前記幅方向の外側の方が高く、
前記内部電極の前記幅方向の端部から１０μｍの範囲内における前記内部電極の連続性は９５％以上であることを特徴とする。
【０００８】
上記積層セラミックコンデンサにおいて、前記セラミック素体の前記幅方向および前記積層方向により規定される断面において、前記誘電体層の前記幅方向の外側に位置する１０μｍ×１０μｍの矩形領域内に存在する前記少なくとも一方の元素の偏析量は、前記誘電体層の前記積層方向の外側に位置する１０μｍ×１０μｍの矩形領域内に存在する前記少なくとも一方の元素の偏析量よりも多くてもよい。
【０００９】
また、前記内部電極の前記幅方向の端部から１０μｍの範囲内における前記内部電極の連続性は９８％以上であってもよい。
【００１０】
前記積層方向の外側に位置する前記誘電体層の前記幅方向の端部に存在する誘電体粒子の平均粒径は、５０ｎｍ以上１０００ｎｍ以下であり、
前記積層方向の中央部に位置する前記誘電体層の前記幅方向の中央部に存在する誘電体粒子の平均粒径は、５０ｎｍ以上５００ｎｍ以下であってもよい。
【００１１】
前記内部電極の少なくとも一部の空洞には、前記少なくとも一方の元素が偏析していてもよい。
【発明の効果】
【００１２】
本発明の積層セラミックコンデンサによれば、誘電体層にＳｉおよびＭｇのうちの少なくとも一方の元素が含まれており、平面視で誘電体層の１０μｍ×１０μｍの矩形領域内に含まれる少なくとも一方の元素の量は、誘電体層の幅方向の中央部と比べて幅方向の外側の方が高い。そのような構造により、誘電体層を緻密化して空隙を低減することができ、クラックの発生を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】一実施形態における積層セラミックコンデンサの斜視図である。
【図２】図１に示す積層セラミックコンデンサのＩＩ−ＩＩ線に沿った断面図である。
【図３】図１に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】セラミック素体の長さ方向の中央部で、セラミック素体の幅方向および積層方向により規定される断面を露出させた際の、積層方向の中央部に位置する第１の内部電極の幅方向の端部の断面を模式的に示す図である。
【図５】セラミック素体の幅方向の位置と、誘電体粒子のＣＶとの関係を示す図である。
【図６】セラミック素体の幅方向の位置と、誘電体粒子の粒径との関係を示す図である。
【図７】セラミック素体の幅方向の位置と、元素の偏析量との関係を示す図である。
【図８】セラミック素体の幅方向の位置と、誘電体層内の空洞量との関係を示す図である。
【図９】セラミック素体の元素Ｍの含有量と、セラミック素体のクラックの発生率との関係を示す実験データのグラフである。
【発明を実施するための形態】
【００１４】
以下に本発明の実施形態を示して、本発明の特徴を具体的に説明する。
【００１５】
図１は、一実施形態における積層セラミックコンデンサ１０の斜視図である。図２は、図１に示す積層セラミックコンデンサ１０のＩＩ−ＩＩ線に沿った断面図である。図３は、図１に示す積層セラミックコンデンサ１０のＩＩＩ−ＩＩＩ線に沿った断面図である。
【００１６】
図１〜図３に示すように、積層セラミックコンデンサ１０は、全体として直方体形状を有する電子部品であり、セラミック素体１１と、一対の外部電極１４ａ、１４ｂとを有している。一対の外部電極１４ａ、１４ｂは、図１に示すように、対向するように配置されている。
【００１７】
ここでは、一対の外部電極１４ａ、１４ｂが対向する方向を積層セラミックコンデンサ１０の長さ方向Ｌと定義し、後述する誘電体層１２と内部電極１３ａ、１３ｂとが積層されている方向を積層方向Ｔと定義し、長さ方向Ｌおよび積層方向Ｔのいずれの方向にも直交する方向を幅方向Ｗと定義する。
【００１８】
積層セラミックコンデンサ１０の長さ方向Ｌ、幅方向Ｗ、および積層方向Ｔの寸法はそれぞれ、例えば、０．２〜３．２ｍｍ、０．１〜２．５ｍｍ、０．１〜２．５ｍｍである。ただし、積層セラミックコンデンサ１０の寸法が上述した数値に限定されることはない。積層セラミックコンデンサ１０の寸法は、マイクロメータまたは光学顕微鏡で測定することができる。
【００１９】
セラミック素体１１は、長さ方向Ｌに相対する第１の端面１５ａおよび第２の端面１５ｂと、積層方向Ｔに相対する第１の主面１６ａおよび第２の主面１６ｂと、幅方向Ｗに相対する第１の側面１７ａおよび第２の側面１７ｂとを有する。
【００２０】
第１の端面１５ａには、第１の外部電極１４ａが設けられており、第２の端面１５ｂには、第２の外部電極１４ｂが設けられている。
【００２１】
セラミック素体１１は、角部および稜線部に丸みを帯びていることが好ましい。ここで、角部は、セラミック素体１１の３面が交わる部分であり、稜線部は、セラミック素体１１の２面が交わる部分である。
【００２２】
図２および図３に示すように、セラミック素体１１は、積層された複数の誘電体層１２と複数の内部電極１３ａ、１３ｂとを含む。内部電極１３ａ、１３ｂには、第１の内部電極１３ａと第２の内部電極１３ｂとが含まれている。より詳細には、セラミック素体１１は、第１の内部電極１３ａと第２の内部電極１３ｂとが積層方向Ｔにおいて、誘電体層１２を介して交互に複数積層された構造を有する。
【００２３】
誘電体層１２は、セラミック素体１１の積層方向Ｔの両外側に位置する外層誘電体層１２１と、第１の内部電極１３ａと第２の内部電極１３ｂとの間に位置する内層誘電体層１２２とを含む。外層誘電体層１２１の厚みは、例えば２０μｍであり、内層誘電体層１２２の厚みは、例えば０．８μｍである。また、図３に示すように、誘電体層１２のうち、セラミック素体１１の積層方向Ｔの両外側に位置する２つの外層誘電体層１２１に挟まれた領域であって、かつ、内部電極１３ａ、１３ｂの幅方向における端部よりも外側の領域を、サイドギャップ領域１２３と呼ぶ。なお、Ｓｉを内部電極１３ａ、１３ｂまで到達させるためには、外層誘電体層１２１の厚みは３００μｍ以下が好ましい。
【００２４】
誘電体層１２は、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、または、ＣａＺｒＯ3などを主成分とする誘電体材料からなる。上述した主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの、主成分よりも含有量の少ない副成分が添加されていてもよい。
【００２５】
本実施形態では、誘電体層１２に、ＳｉおよびＭｇのうちの少なくとも一方の元素が含まれている。誘電体層１２にＳｉおよびＭｇのうちの少なくとも一方の元素が含まれていることにより、誘電体層１２が緻密化して空隙を低減することができ、クラックの発生を抑制することができる。ここでは、誘電体層１２に含まれるＳｉおよびＭｇのうちの少なくとも一方の元素を元素Ｍと表記する。
【００２６】
セラミック素体１１を長さ方向Ｌの中央部の位置で切断することによって得られる幅方向Ｗおよび積層方向Ｔにより規定される断面において、平面視で、誘電体層１２の１０μｍ×１０μｍの矩形領域内に含まれる元素Ｍの量は、誘電体層１２の幅方向Ｗの中央部と比べて、幅方向Ｗの外側の方が高い。誘電体層１２の幅方向Ｗの中央部とは、第１の内部電極１３ａと第２の内部電極１３ｂとに挟まれた部分の位置であり、誘電体層１２の幅方向Ｗの外側とは、サイドギャップ領域１２３内の位置である。
【００２７】
また、セラミック素体１１の幅方向Ｗおよび積層方向Ｔにより規定される断面において、誘電体層１２の幅方向Ｗの外側に位置する１０μｍ×１０μｍの矩形領域内に存在する元素Ｍの偏析量は、積層方向Ｔの外側に位置する１０μｍ×１０μｍの矩形領域内に存在する元素Ｍの偏析量よりも多い。「誘電体層１２の幅方向Ｗの外側に位置する１０μｍ×１０μｍの矩形領域」とは、サイドギャップ領域１２３内の１０μｍ×１０μｍの矩形領域であり、「誘電体層１２の積層方向Ｔの外側に位置する１０μｍ×１０μｍの矩形領域」とは、外層誘電体層１２１内の１０μｍ×１０μｍの矩形領域である。
【００２８】
ここで、元素Ｍの偏析量は、例えば、波長分散型Ｘ線分析装置（以下、ＷＤＸと呼ぶ）を用いて求めることができる。例えば、セラミック素体１１を、長さ方向Ｌの中央部まで研磨して、幅方向Ｗおよび積層方向Ｔにより規定される断面を露出させ、ＷＤＸを用いて、１０μｍ×１０μｍの矩形領域内で元素Ｍが偏析している領域を特定することによって、偏析量を求めることができる。
【００２９】
積層方向Ｔの外側に位置する誘電体層１２、すなわち、外層誘電体層１２１の幅方向Ｗの端部に位置する誘電体粒子の平均粒径は、５０ｎｍ以上１０００ｎｍ以下である。また、積層方向Ｔの中央部に位置する誘電体層１２の幅方向Ｗの中央部に存在する誘電体粒子の平均粒径は、５０ｎｍ以上５００ｎｍ以下である。
【００３０】
第１の内部電極１３ａは、セラミック素体１１の第１の端面１５ａに引き出されている。また、第２の内部電極１３ｂは、セラミック素体１１の第２の端面１５ｂに引き出されている。
【００３１】
なお、セラミック素体１１は、第１の内部電極１３ａおよび第２の内部電極１３ｂの他に、表面に露出しない内部電極を備えていてもよい。
【００３２】
第１の内部電極１３ａは、第２の内部電極１３ｂと対向する部分である対向電極部と、対向電極部からセラミック素体１１の第１の端面１５ａまで引き出された部分である引出電極部とを備えている。また、第２の内部電極１３ｂは、第１の内部電極１３ａと対向する部分である対向電極部と、対向電極部からセラミック素体１１の第２の端面１５ｂまで引き出された部分である引出電極部とを備えている。
【００３３】
第１の内部電極１３ａの対向電極部と、第２の内部電極１３ｂの対向電極部とが誘電体層１２を介して対向することにより容量が形成され、これにより、コンデンサとして機能する。
【００３４】
第１の内部電極１３ａおよび第２の内部電極１３ｂは、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ｔｉ、ＣｒおよびＡｕなどの金属、またはそれらの金属を主成分とする合金などを含有している。第１の内部電極１３ａおよび第２の内部電極１３ｂは、共材として、誘電体層１２に含まれるセラミックと同一組成系の誘電体粒子を含んでいてもよい。
【００３５】
第１の内部電極１３ａおよび第２の内部電極１３ｂの厚みは、例えば０．８μｍである。また、第１の内部電極１３ａおよび第２の内部電極１３ｂを含む内部電極の積層枚数は、例えば５００枚である。
【００３６】
第１の内部電極１３ａおよび第２の内部電極１３ｂは、その製造過程において、空洞が生じるが、本実施形態における積層セラミックコンデンサ１０では、第１の内部電極１３ａおよび第２の内部電極１３ｂの少なくとも一部の空洞に元素Ｍが偏析している。そのような構造により、内部電極１３ａ、１３ｂの連続性が向上する。
【００３７】
セラミック素体１１を長さ方向Ｌの中央部の位置で切断することによって得られる幅方向Ｗおよび積層方向Ｔにより規定される断面において、内部電極１３ａ、１３ｂの幅方向Ｗの端部から１０μｍの範囲内における内部電極１３ａ、１３ｂの連続性は９５％以上である。
【００３８】
図４は、セラミック素体１１の長さ方向Ｌの中央部で、セラミック素体１１の幅方向Ｗおよび積層方向Ｔにより規定される断面を露出させた際の、積層方向Ｔの中央部に位置する第１の内部電極１３ａの幅方向Ｗの端部の断面を模式的に示す図である。ここでは、第１の内部電極１３ａの連続性について説明するが、第２の内部電極１３ｂの連続性も同様である。
【００３９】
図４に示すように、第１の内部電極１３ａには、部分的に空洞４１が存在している場合がある。また、第１の内部電極１３ａには、製造時に形成される空洞に元素Ｍが偏析している偏析部４２も存在する。第１の内部電極１３ａは、空洞４１が存在する位置では不連続であるが、偏析部４２では連続している。ここでは、幅方向Ｗにおける第１の内部電極１３ａの端部１３０から１０μｍの範囲内における複数の空洞４１の合計寸法（Ｌ１＋Ｌ２）に基づいて、次式（１）で規定されるＫを、第１の内部電極１３ａの連続性と定義する。ただし、空洞４１の幅方向における寸法Ｌ１、Ｌ２の単位はμｍである。
Ｋ＝｛１−（Ｌ１＋Ｌ２）／１０｝×１００            （１）
【００４０】
上述した幅方向Ｗおよび積層方向Ｔにより規定される断面において、内部電極１３ａ、１３ｂの幅方向Ｗの端部から１０μｍの範囲内における内部電極１３ａ、１３ｂの連続性は９８％以上であることが好ましい。
【００４１】
第１の外部電極１４ａは、セラミック素体１１の第１の端面１５ａの全体に形成されているとともに、第１の端面１５ａから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および第２の側面１７ｂに回り込むように形成されている。第１の外部電極１４ａは、第１の内部電極１３ａと電気的に接続されている。
【００４２】
第２の外部電極１４ｂは、セラミック素体１１の第２の端面１５ｂの全体に形成されているとともに、第２の端面１５ｂから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および第２の側面１７ｂに回り込むように形成されている。第２の外部電極１４ｂは、第２の内部電極１３ｂと電気的に接続されている。
【００４３】
第１の外部電極１４ａおよび第２の外部電極１４ｂは、例えば、下地電極層と、下地電極層上に配置されためっき層とを備える。
【００４４】
下地電極層は、以下に説明するような、焼付け電極層、樹脂電極層、および、薄膜電極層などの層のうち、少なくとも１つの層を含む。
【００４５】
焼付け電極層は、ガラスと金属とを含む層であり、１層であってもよいし、複数層であってもよい。焼付け電極層は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、およびＡｕなどの金属、またはＡｇとＰｄの合金などを含む。
【００４６】
焼付け電極層は、ガラスおよび金属を含む導電ペーストを積層体に塗布して焼き付けることによって形成される。焼き付けは、積層体の焼成と同時に行ってもよいし、セラミック素体の焼成後に行ってもよい。
【００４７】
樹脂電極層は、例えば、導電性粒子と熱硬化性樹脂とを含む層として形成することができる。樹脂電極層を形成する場合には、焼付け電極層を形成せずに、セラミック素体上に直接形成するようにしてもよい。樹脂電極層は、１層であってもよいし、複数層であってもよい。
【００４８】
薄膜電極層は、例えば、金属粒子が堆積した１μｍ以下の層であり、スパッタ法または蒸着法などの既知の薄膜形成法により形成することができる。
【００４９】
下地電極層上に配置されるめっき層は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、およびＡｕなどの金属、またはＡｇとＰｄの合金などのうちの少なくとも１つを含む。めっき層は、１層であってもよいし、複数層であってもよい。ただし、めっき層は、Ｎｉめっき層とＳｎめっき層の２層構造とすることが好ましい。Ｎｉめっき層は、下地電極層が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されるのを防止する機能を果たす。また、Ｓｎめっき層は、積層セラミックコンデンサ１０を実装する際のはんだの濡れ性を向上させる機能を果たす。
【００５０】
なお、第１の外部電極１４ａおよび第２の外部電極１４ｂは、上述した下地電極層を備えず、セラミック素体１１上に直接配置されるめっき層により構成されていてもよい。この場合、めっき層が直接、第１の内部電極１３ａまたは第２の内部電極１３ｂと接続される。
【００５１】
（積層セラミックコンデンサの製造方法）
上述した積層セラミックコンデンサ１０の製造方法の一例を以下で説明する。
【００５２】
初めに、セラミックグリーンシート、内部電極用導電性ペースト、および、外部電極用導電性ペーストをそれぞれ用意する。セラミックグリーンシート、および、内部電極用導電性ペーストはそれぞれ、有機バインダおよび有機溶剤を含む公知のものを用いることができる。
【００５３】
続いて、セラミックグリーンシートに内部電極用導電性ペーストを印刷することによって、内部電極パターンを形成する。内部電極用導電性ペーストの印刷は、例えば、スクリーン印刷やグラビア印刷などの印刷方法を用いることができる。
【００５４】
続いて、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極パターンが形成されたセラミックグリーンシートを順次積層し、その上に、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層して、マザー積層体を作製する。
【００５５】
続いて、マザー積層体を、剛体プレス、静水圧プレスなどの方法により、積層方向にプレスした後、押切り、ダイシング、レーザなどの切断方法により、所定のサイズにカットし、積層チップを得る。この後、バレル研磨などにより、積層チップの角部および稜線部に丸みをつけてもよい。
【００５６】
続いて、積層チップの両端面と、両主面の一部および両側面の一部とに、外部電極用導電性ペーストを塗布する。外部電極用導電性ペーストには、例えばＣｕ粉、ガラスフリット、有機溶剤、などが含まれる。
【００５７】
続いて、積層チップの全体を、水溶性コロイダルシリカ、水溶性マグネシウム化合物の分散体、または、２種類の混合溶液を純水で濃度調整した溶液に浸漬して、真空状態にすることにより、積層チップの内部に元素Ｍを含む溶液を浸透させる。
【００５８】
その後、積層チップを乾燥させた後、焼成する。焼成温度は、用いられるセラミック材料や導電性ペーストの材料にもよるが、例えば９００℃以上１３００℃以下である。これにより、セラミック素体および外部電極の金属層が形成される。
【００５９】
最後に、金属層の表面にめっき層を形成する。
【００６０】
上述した工程により、積層セラミックコンデンサを製造することができる。
【００６１】
なお、上述した製造工程では、外部電極用導電性ペーストを塗布した積層チップを、元素Ｍを含む溶液に浸漬したが、外部電極用導電性ペーストを塗布する前の積層チップを、元素Ｍを含む溶液に浸漬した後、外部電極用導電性ペーストを塗布して焼成するようにしてもよい。その場合、積層チップの両端面側からも、元素Ｍを含む溶液が内部に浸透するので、誘電体層がより緻密化する。焼成前に、誘電体層に空洞を作るように仮焼成する方がさらに好ましい。仮焼成の焼成温度は、例えば、７００℃以上１２００℃以下である。
【００６２】
上述した製造工程において、元素Ｍを含む溶液に積層チップを浸漬した場合と、浸漬しない場合とにおける誘電体粒子のＣＶ値（Coefficient of Variation）、粒径、元素Ｍの偏析量、誘電体層内の空洞量について調べた。この結果を図５〜図８にそれぞれ示す。図５〜図８において、横軸の「外側端部」は、セラミック素体１１の幅方向Ｗにおける端部のことであり、「電極端部」とは、セラミック素体１１の幅方向Ｗにおける内部電極１３ａ、１３ｂの端部のことである。すなわち、図５〜図８の横軸に示す外側端部から電極端部までの間の領域は、サイドギャップ領域１２３に対応する。なお、ここでは元素ＭとしてＳｉを用いた。
【００６３】
図５は、セラミック素体１１の幅方向Ｗの位置と、誘電体粒子のＣＶ値との関係を示す図である。図５に示すように、元素Ｍを含む溶液に積層チップを浸漬した場合には、元素Ｍを含む溶液に積層チップを浸漬しない場合と比べて、誘電体粒子のＣＶ値は高くなった。
【００６４】
図６は、セラミック素体１１の幅方向Ｗの位置と、誘電体粒子の粒径との関係を示す図である。図６に示すように、セラミック素体１１の幅方向Ｗにおける端部に近い領域では、元素Ｍを含む溶液に積層チップを浸漬しない場合の方が誘電体粒子の粒径が大きいことが分かる。
【００６５】
図７は、セラミック素体１１の幅方向Ｗの位置と、誘電体層１２における元素Ｍの偏析量との関係を示す図である。図７に示すように、誘電体層１２の幅方向Ｗにおける端部に近い領域では、元素Ｍを含む溶液に積層チップを浸漬した場合の方が元素Ｍの偏析量が多いことが分かる。
【００６６】
図８は、セラミック素体１１の幅方向Ｗの位置と、誘電体層１２内の空洞量との関係を示す図である。図８に示すように、元素Ｍを含む溶液に積層チップを浸漬した場合には、積層チップを浸漬しない場合と比べて、誘電体層内の空洞量が少なくなる。
【００６７】
図９は、セラミック素体１１の元素Ｍの含有量と、セラミック素体１１のクラックの発生率との関係を示す実験データのグラフである。元素ＭとしてはＳｉを用いた。
【００６８】
図９に示すように、セラミック素体１１に元素Ｍが含まれない構造の場合には、クラックの発生率が約９０％となったが、セラミック素体１１に元素Ｍが０．１重量％未満含まれている構造の場合には、クラックの発生率が０％となった。
【００６９】
本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。
【符号の説明】
【００７０】
１０    積層セラミックコンデンサ
１１    セラミック素体
１２    誘電体層
１３ａ  第１の内部電極
１３ｂ  第２の内部電極
１４ａ  第１の外部電極
１４ｂ  第２の外部電極
１５ａ  セラミック素体の第１の端面
１５ｂ  セラミック素体の第２の端面
１６ａ  セラミック素体の第１の主面
１６ｂ  セラミック素体の第２の主面
１７ａ  セラミック素体の第１の側面
１７ｂ  セラミック素体の第２の側面
４１    空洞
４２    偏析部
１２１  外層誘電体層
１２２  内層誘電体層
１２３  サイドギャップ領域
【図１】
2020167283.tif 000003
【図２】
2020167283.tif 000004
【図３】
2020167283.tif 000005
【図４】
2020167283.tif 000006
【図５】
2020167283.tif 000007
【図６】
2020167283.tif 000008
【図７】
2020167283.tif 000009
【図８】
2020167283.tif 000010
【図９】
2020167283.tif 000011