(57)【要約】【課題】はんだ接続部に発生するはんだ歪みを分散させることにより平均化することではんだ接続寿命を向上させ、これによって信頼性が向上した電子装置を提供する。【解決手段】電子装置は、上チップ（１０ａ、３０ａ）を備える上パッケージ（１０、３０）と、下チップ（１２ａ、３２ａ）を備える下パッケージ（１２、３２）と、前記上パッケージ、及び前記下パッケージを上部に積層して備えるプリント基板（１６）と、前記上パッケージと前記下パッケージとの間を接続するはんだボール（２０、２４）と、前記下パッケージと前記プリント基板との間を接続するはんだボール（２２、２６）と、を備え、前記下パッケージの熱膨張係数は、前記上パッケージの熱膨張係数と前記プリント基板の熱膨張係数との間に設定される。【選択図】図１
2020167182.tif 000002
【特許請求の範囲】
【請求項１】
上チップ（１０ａ、３０ａ）を備える上パッケージ（１０、３０）と、
下チップ（１２ａ、３２ａ）を備える下パッケージ（１２、３２）と、
前記上パッケージ、及び前記下パッケージを上部に積層して備えるプリント基板（１６）と、
前記上パッケージと前記下パッケージとの間を接続するはんだボール（２０、２４）と、前記下パッケージと前記プリント基板との間を接続するはんだボール（２２、２６）と、を備え、
前記下パッケージの熱膨張係数は、前記上パッケージの熱膨張係数と前記プリント基板の熱膨張係数との間に設定された電子装置。
【請求項２】
前記下パッケージの熱膨張係数は、前記上パッケージの熱膨張係数と前記プリント基板の熱膨張係数との中央に設定された請求項１に記載の電子装置。
【請求項３】
前記上パッケージの熱膨張係数と前記下パッケージの熱膨張係数との差と、前記下パッケージの熱膨張係数と前記プリント基板の熱膨張係数との差との差分の絶対値は、３．５（ｐｐｍ／℃）以下に設定された請求項１に記載の電子装置。
【請求項４】
前記上パッケージと前記下パッケージとの間を接続する前記はんだボール（２４）の直径は、前記下パッケージと前記プリント基板との間を接続する前記はんだボール（２２）の直径よりも大きい請求項１に記載の電子装置。
【請求項５】
前記上パッケージと前記下パッケージとを接続するはんだボール（２０）の直径が、前記下パッケージと前記プリント基板とを接続するはんだボール（２６）の直径よりも小さい場合は、前記上パッケージの熱膨張係数と前記下パッケージの熱膨張係数との差は、前記下パッケージの熱膨張係数と前記プリント基板の熱膨張係数との差よりも小さい請求項１に記載の電子装置。
【請求項６】
前記上パッケージと前記下パッケージとの間を接続するはんだボールの直径に対する前記下パッケージと前記プリント基板の間を接続するはんだボールの直径の比は、前記上パッケージの熱膨張係数と前記下パッケージの熱膨張係数との差に対する前記下パッケージの熱膨張係数と前記プリント基板の熱膨張係数との差の比に等しい請求項１に記載の電子装置。
【請求項７】
前記下パッケージ（１２）の横寸法が、前記上パッケージ（３０）の横寸法よりも大きい場合に、前記上パッケージの熱膨張係数と前記下パッケージの熱膨張係数との差は、前記下パッケージの熱膨張係数と前記プリント基板の熱膨張係数との差よりも大きい請求項１に記載の電子装置。
【請求項８】
前記上パッケージの横寸法に対する前記下パッケージの横寸法の比は、前記上パッケージの熱膨張係数と前記下パッケージの熱膨張係数との差に対する前記下パッケージの熱膨張係数と前記プリント基板の熱膨張係数との差の比に等しい請求項１に記載の電子装置。
【請求項９】
前記下パッケージは、少なくとも、前記上パッケージ（１０）と前記下パッケージ（３２）との間を接続するはんだボールに接する上層（３２ｂ）と、前記下パッケージと前記プリント基板との間を接続するはんだボールに接する下層（３２ｄ）とを備え、
前記上層の熱膨張係数は前記下層の熱膨張係数よりも小さい請求項１に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関する。
【背景技術】
【０００２】
２つのＩＣパッケージを積層して形成されたＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）を、プリント基板に実装した電子装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１６２８１５号公報
【特許文献１】特許５９６１６２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記電子装置の場合、冷熱サイクル試験時に、上パッケージと下パッケージとを接続するはんだ接続部、下パッケージとプリント基板とを接続するはんだ接続部にはんだ歪が生じ、はんだクラックが発生して接続不良に至る場合がある。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、その目的は、はんだ接続部に発生するはんだ歪みを分散させることにより平均化することではんだ接続寿命を向上させ、これによって信頼性が向上した電子装置を提供することである。
【課題を解決するための手段】
【０００６】
請求項１に記載した電子装置は、上チップ（１０ａ、３０ａ）を備える上パッケージ（１０、３０）と、下チップ（１２ａ、３２ａ）を備える下パッケージ（１２、３２）と、前記上パッケージ、及び前記下パッケージを上部に積層して備えるプリント基板（１６）と、前記上パッケージと前記下パッケージとの間を接続するはんだボール（２０、２４）と、前記下パッケージと前記プリント基板との間を接続するはんだボール（２２、２６）と、を備え、前記下パッケージの熱膨張係数は、前記上パッケージの熱膨張係数と前記プリント基板の熱膨張係数との間に設定される。
【０００７】
上記の電子装置によれば、各熱膨張係数を平均化することによりはんだ接続部に発生するはんだ歪みを分散させる。これによりはんだ接続寿命を向上させ、信頼性が向上した電子装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係る電子装置の概略構成を示す縦断面図
【図２】第２実施形態に係る電子装置の概略構成を示す縦断面図
【図３】第３実施形態に係る電子装置の概略構成を示す縦断面図
【図４】第４実施形態に係る電子装置の概略構成を示す縦断面図
【図５】第５実施形態に係る電子装置の概略構成を示す縦断面図
【図６】第６実施形態に係る電子装置の概略構成を示す縦断面図
【図７】第７実施形態に係る電子装置の概略構成を示す縦断面図
【図８】第８実施形態に係る電子装置の概略構成を示す縦断面図
【図９】第９実施形態に係る電子装置の概略構成を示す縦断面図
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態に係る電子装置について図面を参照して説明する。以下の説明において前出と同様の要素については同様の符号又は同様の名称を付し、その説明については省略する。また、図において、電子装置１の上パッケージ１０側を上方向、プリント基板１６側を下方向とする。
【００１０】
（第１実施形態）
図１に示すように、第１実施形態に係る電子装置１は、２つのＩＣパッケージである上パッケージ１０及び下パッケージ１２を積層した所謂ＰｏＰである。電子装置１は、プリント基板１６（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ、以下、ＰＣＢと称する）、上パッケージ１０、及び下パッケージ１２を備えている。ＰＣＢ１６の上部には上パッケージ１０、及び下パッケージ１２が上下方向に積層されて配置されている。電子装置１、上パッケージ１０、及び下パッケージ１２は平板略矩形状をなしている。
【００１１】
上パッケージ１０と下パッケージ１２との間には複数の上はんだボール２０が配置されている。上はんだボール２０は上パッケージ１０と下パッケージ１２との間を接続している。下パッケージ１２とＰＣＢ１６との間には複数の下はんだボール２２が配置されている。下はんだボール２２は下パッケージ１２とＰＣＢ１６との間を接続している。
【００１２】
はんだボールに発生するはんだ歪みは、はんだボールによって接続される接続物のパッケージ平面方向の線膨張係数の差に比例する。この場合、上はんだボール２０に発生するはんだ歪みの大きさは、上パッケージ１０の線膨張係数αTopと下パッケージ１２の線膨張係数αBottomの差に比例する。また、下はんだボール２２に発生するはんだ歪みの大きさは、下パッケージ１２の線膨張係数αBottomとＰＣＢ１６の線膨張係数αPCBの差に比例する。
【００１３】
上パッケージ１０は、上チップ１０ａ、上層１０ｂ、下層１０ｃを備えている。上チップ１０ａは下層１０ｃ上に配置されている。上チップ１０ａの上面及び側面は上層１０ｂにより覆われている。上チップ１０ａは図示しない半導体基板に複数のトランジスタ及び配線等を搭載した集積回路すなわちＩＣチップであり、上層１０ｂは例えばモールド樹脂、下層１０ｃは例えばプリント基板である。上チップ１０ａは平板略矩形状をなしている。
【００１４】
下パッケージ１２は、下チップ１２ａ、上層１２ｂ、中間層１２ｃ、下層１２ｄを備えている。下チップ１２ａは下層１２ｄ上に配置されている。下チップ１２ａの上面及び側面は中間層１２ｃにより覆われている。中間層１２ｃの上には上層１２ｂが配置されている。下チップ１２ａは平板略矩形状をなしている。電子装置１に備えられる上パッケージ１０及び下パッケージ１２、更に上チップ１０ａ及び下チップ１２ａも平面略矩形状をなしている。
【００１５】
下チップ１２ａは図示しない半導体基板に複数のトランジスタ及び配線等を形成した集積回路すなわちＩＣチップであり、上層１２ｂ及び下層１２ｄは例えばプリント基板、中間層１２ｃは例えばモールド樹脂である。
【００１６】
プリント基板１６及び、下パッケージ１２を構成するプリント基板である上層１２ｂ及び下層１２ｄは、樹脂などの電気絶縁材料を用いて形成された基材に、図示しない配線が配置されて回路が形成されている。電子装置１は平面略矩形状をなしている。モールド樹脂は例えば熱硬化性樹脂であるエポキシ樹脂などに、シリカなどのフィラーを添加させた材料により構成されている。
【００１７】
第１実施形態の電子装置１において、プリント基板１６の熱膨張係数は、上パッケージ１０及び下パッケージ１２の熱膨張係数よりも大きく設定される。また、下パッケージ１２の熱膨張係数は、上パッケージ１０の熱膨張係数とプリント基板１６の熱膨張係数との間となるように設定される。ここで、上パッケージ１０の熱膨張係数をαＴｏｐ、下パッケージ１２の熱膨張係数をαＢｏｔｔｏｍ、プリント基板１６の熱膨張係数をαＰＣＢとすると、各熱膨張係数は、小さいものから、αTop、αBottom、αPCBの順に大きくなるように設定される。
【００１８】
上パッケージ１０、下パッケージ１２、及びプリント基板１６の熱膨張係数は以下の式（１）で算出される。
α＝（αｆＥｆＶｆ＋αｍＥｍＶｍ＋・・・）／（ＥｆＶｆ＋ＥｍＶｍ＋・・・）  …（１）
式（１）はいわゆるＴｕｒｎｅｒの式であり、式（１）において、αは線膨張係数、Ｅは弾性率、Ｖは体積であり、Ｖｆ＋Ｖｍ＋・・・＝１である。
【００１９】
第１実施形態に係る電子装置１において、以下の式（２）が成立するように各熱膨張係数が設定される。
αTop＜αBottom＜αPCB      …（２）
【００２０】
更に、好ましくは、下パッケージ１２の熱膨張係数を、上パッケージ１０の熱膨張係数とプリント基板１６の熱膨張係数の略中央となるように設定される。この場合、以下の式（３）が成立する。
αBottom-αTop＝αPCB-αBottom      …（３）
【００２１】
更に、この場合、上パッケージ１０の熱膨張係数と下パッケージ１２の熱膨張係数との差と、下パッケージ１２の熱膨張係数とプリント基板１６の熱膨張係数との差との差分の絶対値は、３．５（ｐｐｍ／℃）以下であることが好ましい。つまり、上はんだボール２０の直径をΦＴｏｐ、下はんだボール２２の直径をΦＢｏｔｔｏｍとした場合、以下の式（４）が成立するように上パッケージ１０、下パッケージ１２、及びプリント基板１６の熱膨張係数が設定される。
｜(αBottom-αTop)-(αPCB-αBottom)｜≦３．５（ｐｐｍ／℃）      …（４）
【００２２】
また、更に、第１実施形態に係る電子装置１においては、上パッケージ１０と下パッケージ１２との間に配置された上はんだボール２０の直径は、下パッケージ１２とプリント基板１６との間に配置された下はんだボール２２の直径と略同じとなるように設定される。上はんだボール２０と下はんだボール２２の直径は同程度なので、上パッケージ１０と下パッケージ１２、及び下パッケージ１２とプリント基板１６に対する接触面積、及びはんだボールの破壊耐性は同程度である。従って、上はんだボール２０と下はんだボール２２のはんだ歪みに対する耐クラック性は略同程度となる。
【００２３】
この場合、以下の式（５）が成立するように、上パッケージ１０、下パッケージ１２、及びプリント基板１６の熱膨張係数を設定する。
Φtop=Φbottomの時、  (αBottom-αTop)≒(αPCB-αBottom)      …（５）
【００２４】
上パッケージ１０、下パッケージ１２、及びプリント基板１６のそれぞれの熱膨張係数は以下のように制御することができる。まず、上パッケージ１０、下パッケージ１２、及びプリント基板１６の厚さを大きくすれば熱膨張係数は大きくなり、厚さを小さくすれば熱膨張係数は小さくなる。また、これらを構成するモールド樹脂で構成される上層１０ｂ、中間層１２ｃの厚さを大きくすれば熱膨張係数を大きくすることができる。
【００２５】
また、プリント基板１６、プリント基板で構成される上パッケージ１０の下層１０ｃや下パッケージ１２の上層１２ｂ及び下層１２ｄが備える図示しないソルダレジスト、プリプレグ層及びコア層の厚さ、又は図示しない銅配線として用いられる銅箔の厚さや残存率を大きくすると熱膨張係数を大きくすることができ、これらを小さくすると熱膨張係数を小さくすることができる。
【００２６】
なお、上記実施形態においては、下パッケージ１２の熱膨張係数を制御することにより上記式（２）から（５）を成立させることができるため、下パッケージ１２の熱膨張係数を制御すれば足りるが、さらに上パッケージ１０及びプリント基板１６の熱膨張係数の制御を制限するものではない。
【００２７】
上記に説明した第１実施形態に係る電子装置１によれば以下の効果を奏する。
プリント基板１６の熱膨張係数は大きいため、熱変動により膨張する比率が大きい。これに比較して上パッケージ１０の熱膨張係数は小さいため、熱変動により膨張する比率はプリント基板１６に比較して小さい。このため、熱変動が生じた場合に、膨張による寸法の変動が大きいプリント基板１６と、膨張による寸法の変動が小さい上パッケージ１０の間で歪みが生ずるため、下パッケージ１２の熱膨張係数が上パッケージ１０又はプリント基板１６の何れかに近い場合は、上はんだボール２０又は下はんだボール２２に何れかにはんだ歪みが集中し、はんだ歪みが大きくなるためはんだクラックが発生してしまう。
【００２８】
例えば、上パッケージ１０と下パッケージ１２の熱膨張係数が近い場合は、下パッケージ１２とプリント基板１６との間に配置された下はんだボール２２にはんだ歪みが集中するため、下はんだボール２２においてはんだクラックが発生しやすくなる。また、下パッケージ１２とプリント基板１６の熱膨張係数が近い場合は、上パッケージ１０と下パッケージ１２との間に配置された上はんだボール２０にはんだ歪みが集中するため、上はんだボール２０においてはんだクラックが発生しやすくなる。
【００２９】
第１実施形態によれば、上パッケージ１０とプリント基板１６との間に、上記に説明した構成の下パッケージ１２を介在させた。これにより、熱変動による上パッケージ１０とプリント基板１６との間の歪みを、下パッケージ１２により平均化することができる。従って、上はんだボール２０又は下はんだボール２２の何れかにはんだ歪みが集中することを抑制することができるため、はんだ歪みの集中を低減してはんだクラックの発生を抑制することができる。このようにして、はんだ接続部に発生するはんだ歪みを分散させることにより平均化することではんだ接続寿命を向上させ、これによって信頼性が向上した電子装置を提供することができる。
【００３０】
（第２実施形態及び第３実施形態）
次に第２実施形態及び第３実施形態について、図２及び図３を参照して説明する。第２実施形態及び第３実施形態において、電子装置１は第１実施形態とほぼ同様の構成を備えるが、以下の点で異なっている。
【００３１】
図２に示す様に、第２実施形態に係る電子装置１においては、上パッケージ１０と下パッケージ１２との間に配置され、上パッケージ１０と下パッケージ１２との間を接続する上はんだボール２４が設けられている。上はんだボール２４の直径ΦＴｏｐは、下パッケージ１２とプリント基板１６との間に配置される下はんだボール２２の直径ΦＢｏｔｔｏｍよりも、大きく設定されている。
【００３２】
はんだボールの直径が大きいほどはんだボールが接触する上層もしくは下層との接触面積を大きくすることができる。また、はんだボールの大きさが大きいほど、はんだボール自体の耐破壊性が高くなる。このため、はんだ接続部の耐クラック性ははんだボールの直径が大きいほど向上する。
【００３３】
上パッケージ１０と下パッケージ１２との間の熱膨張係数の差が大きくはんだ歪みが大きい場合、上はんだボール２４の大きさを大きくすることにより、耐クラック性を確保することができる。つまり、上パッケージ１０と下パッケージ１２との間に大きさが大きい上はんだボール２４を配置すると、上パッケージ１０と下パッケージ１２との間のはんだ歪みが大きい場合であっても、耐クラック性を確保することができる。
【００３４】
第２実施形態においては、上はんだボール２４の直径が大きいため、上パッケージ１０と下パッケージ１２との間の熱膨張係数の差は大きくても上はんだボール２４によるはんだ接続部の耐クラック性が向上されているため、クラックの発生は抑制される。
【００３５】
ここで、上パッケージ１０の熱膨張係数をαＴｏｐ、下パッケージ１２の熱膨張係数をαＢｏｔｔｏｍ、プリント基板１６の熱膨張係数をαＰＣＢとすると、第２実施形態に係る電子装置１においては、以下の式（６）が成立するように熱膨張係数が設定される。
Φtop＞Φbottomの時、  (αBottom-αTop)＞(αPCB-αBottom)       …（６）
【００３６】
一方、図３に示す様に第３実施形態に係る電子装置１は、図２に示す第２実施形態に係る電子装置１と直径が大きなはんだボールの配置場所を上下逆とした状態を示している。図３に示す様に、上はんだボール２４の直径ΦＴｏｐは、下パッケージ１２とプリント基板１６との間に配置される下はんだボール２２の直径ΦＢｏｔｔｏｍよりも小さく構成されている。この場合、上はんだボール２０の直径よりも下はんだボール２６の直径が大きいため、下パッケージ１２とプリント基板１６との間の熱膨張係数の差が大きくても下はんだボール２６のクラックの発生は抑制される。
【００３７】
下パッケージ１２とプリント基板１６との間の熱膨張係数の差が大きくはんだ歪みが大きい場合、下はんだボール２６の大きさを大きくすることにより、耐クラック性を確保することができる。つまり、下パッケージ１２とプリント基板１６との間に大きさが大きい下はんだボール２６を配置すると、下パッケージ１２とプリント基板１６との間のはんだ歪みが大きい場合であっても、耐クラック性を確保することができる。
【００３８】
この時、以下の式（７）が成立するように熱膨張係数が設定される。
Φtop＜Φbottomの時、  (αBottom-αTop)＜(αPCB-αBottom)       …（７）
【００３９】
なお、上述した第２実施形態及び第３実施形態において、上はんだボール２４、及び、下はんだボール２６が楕円である場合は、楕円の長径を直径としている。
【００４０】
また、はんだボールの耐はんだクラック性ははんだボールの直径に比例する。そこで、上パッケージ１０と下パッケージ１２との間の熱膨張係数の差に対する、下パッケージ１２とプリント基板１６との間の熱膨張係数の差の比を、上はんだボール２４の直径ΦＴｏｐに対する下はんだボール２２の直径Ｂｏｔｔｏｍの比と略等しくなるように設定することができる。
【００４１】
この時、式（８）が成立するように、各熱膨張係数、及び上はんだボールの直径が設定される。
Φtop：Φbottomの時、  (αBottom-αTop)：(αPCB-αBottom)       …（８）
【００４２】
これにより、上パッケージ１０、下パッケージ１２、プリント基板１６の各間の各熱膨張係数の差すなわちはんだ歪みの大きさに応じて、上はんだボール２４又は下はんだボール２６を、はんだ接続部のクラック性を確保しうるように配置することができる。つまり、上パッケージ１０、下パッケージ１２、プリント基板１６の間の各熱膨張係数の差が大きい場所すなわちはんだ歪みが大きい場所について、上はんだボール２４又は下はんだボール２６の大きさを大きくし、はんだ接続部の耐クラック性を向上させることができる。このため、電子装置１の耐クラック性を効率的に向上させることができる。
【００４３】
第２実施形態及び第３実施形態に係る電子装置１によれば、第１実施形態に係る電子装置１と同様の効果を得る。
【００４４】
（第４実施形態）
次に、図４を参照して第４実施形態に係る電子装置１について説明する。第４実施形態において、電子装置１の上側に配置される上パッケージ３０の横寸法ＬＴｏｐは、下側に配置される下パッケージ１２の横寸法ＬＢｏｔｔｏｍよりも小さく設定されている。
【００４５】
ここで、パッケージの熱変動による寸法変動は、パッケージの横寸法が大きい方が大きくなる。従って、横寸法が大きいパッケージにおけるはんだ歪みは、横寸法が小さいパッケージよりも大きくなる。
【００４６】
第４実施形態に係る電子装置１においては、下側に配置される下パッケージ１２の横寸法ＬＢｏｔｔｏｍは上パッケージ３０の横寸法ＬＴｏｐよりも大きい。従って、下パッケージ１２の下はんだボール２２におけるはんだ歪みは、上パッケージ３０の上はんだボール２０におけるはんだ歪みよりも大きい。
【００４７】
そこで、第４実施形態においては、上パッケージ３０の横寸法ＬＴｏｐが下パッケージ１２の横寸法ＬＢｏｔｔｏｍよりも大きい場合に、前記上パッケージの熱膨張係数と前記下パッケージの熱膨張係数との差を、前記下パッケージの熱膨張係数と前記プリント基板の熱膨張係数との差よりも大きくなるように設定する。
【００４８】
つまり、下記式（９）が成立するように熱膨張係数が設定される。
ＬＴｏｐ＜ＬＢｏｔｔｏｍの場合、  (αBottom-αTop)＞(αPCB-αBottom)       …（９）
【００４９】
また、はんだ歪みは、パッケージの横寸法に比例する。このため、上パッケージ３０の横寸法ＬＴｏｐと下パッケージ１２の横寸法ＬＢｏｔｔｏｍとの比を、上パッケージ３０の熱膨張係数と下パッケージ１２の熱膨張係数との差の比に略等しくなるように熱膨張係数を設定することで、はんだ歪みを平均化することができる。
【００５０】
つまり、下記式（１０）が成立するように熱膨張係数が設定される。
ＬＴｏｐ：ＬＢｏｔｔｏｍの場合、  (αBottom-αTop)＞(αPCB-αBottom)       …（１０）
【００５１】
第４実施形態に係る電子装置１によれば、第１実施形態に係る電子装置１と同様の効果を得る。
【００５２】
（第５実施形態）
次に、第５実施形態に係る電子装置１について説明する。図５に示す様に、電子装置１は、下パッケージ３２は、下チップ３２ａ、及び、上層３２ｂ、中間層３２ｃ、及び下層３２ｄからなる多層構造を備えている。第１実施形態から第４実施形態と同様に、第５実施形態においてもプリント基板１６の熱膨張係数が上パッケージ１０の熱膨張係数よりも大きい場合を想定している。
【００５３】
第５実施形態においては、下層３２ｄの熱膨張係数を、上層３２ｂの熱膨張係数よりも大きくなるように設定する。このようにすると、熱膨張係数が小さい上パッケージ１０に、熱膨張係数が小さい上層３２ｂが上はんだボール２０を介して接続され、熱膨張係数が大きいプリント基板１６に熱膨張係数が大きい下層３２ｄが下はんだボール２２を介して接続されるため、上はんだボール２０、２２の接続領域において、熱膨張係数の差がより小さくなる。これによって、はんだ歪みを平均化することができる。
【００５４】
この時、下記式（１１）が成立するように熱膨張係数が設定される。
αTop＜αBottom＜αPCBの時、αBottom up＜αBottom low    …（１１）
式（１１）において、αBottom upは下パッケージ３２の上層３２ｂの熱膨張係数、αBottom lowは下層３２ｄの熱膨張係数である。
【００５５】
第５実施形態に係る電子装置１によれば、第１実施形態に係る電子装置１と同様の効果を得る。
【００５６】
（第６実施形態）
次に、第６実施形態に係る電子装置１について説明する。図６に示す様に、第６実施形態に係る電子装置１においては、上チップ１０ａと下チップ１２ａの長手方向の長さ及び長手方向の端部位置Ｇが一致するように上パッケージ１０と下パッケージ１２が配置されている。これにより、上パッケージ１０と上はんだボール２０の熱変動による反り形状を一致させることができるため、上パッケージ１０と下パッケージ１２の間のはんだ接続部の耐はんだクラック性を向上させることができる。
【００５７】
（第７実施形態）
次に、第７実施形態に係る電子装置１について説明する。図７に示す様に、第７実施形態に係る電子装置１においては、上チップ１０ａと下チップ１２ａの長手方向の長さ及び長手方向の端部位置Ｇが一致するように上パッケージ１０と下パッケージ１２が配置される。更に、端部位置Ｇに一致させて、上パッケージ１０と下パッケージ１２との間、及び、下パッケージ１２とプリント基板１６との間に、はんだボールが存在しないはんだボール欠落部３３を設ける。これにより、はんだ歪みが局所的に大きくなる端部位置Ｇにおいて、はんだボール欠落部３３設けたため、端部位置Ｇ付近のはんだクラックを抑制することができる。
【００５８】
（第８実施形態）
次に、第８実施形態に係る電子装置１について説明する。図８に示す様に、第８実施形態に係る電子装置１においては、上パッケージ３６は内部に横方向に並列して上チップ３６ａ及び上チップ３６ｂを備えている。そして、上チップ３６ａ及び上チップ３６ｂの略中央部が、下パッケージ１２の下チップ１２ａの端部位置Ｈに一致するようにして配置される。
【００５９】
このように構成すると、ＩＣチップである上チップ３６ａ及び上チップ３６ｂは剛直であるため、下パッケージ１２の下チップ１２ａ端部位置Ｈにおける反りを抑制することができるため、電子装置１のはんだ歪みを低減することができる。
【００６０】
（第９実施形態）
次に、第９実施形態に係る電子装置１について説明する。図９に示す様に、第９実施形態に係る電子装置１においては、下パッケージ１２上に上パッケージ４０及び上パッケージ４２を備える。上パッケージ４０は、上チップ４０ａ、上層４０ｂ、下層４０ｃを備える。上パッケージ４２は、上チップ４２ａ、上層４２ｂ、下層４２ｃを備える。上パッケージ４０と上パッケージ４２は横方向に並列して、下パッケージ１２上に配置される。この時、下チップ１２ａの端部位置Ｈに一致するようにして、上パッケージ４０、上チップ４０ａ、上パッケージ４２、上チップ４２ａの中央部が配置される。
【００６１】
このように構成すると、上パッケージ４０、上チップ４０ａ、及び上パッケージ４２、上チップ４２ａは剛直であるため、これによって下パッケージ１２の下チップ１２ａの端部位置Ｈにおける反りを抑制することができる。従って、これにより電子装置１のはんだ歪みを低減することができる。
【００６２】
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【００６３】
１…電子装置、１０、３０…上パッケージ、１０ａ、３０ａ…上チップ、１２、３２…下パッケージ、１２ａ、３２ａ…下チップ、１６…プリント基板、２０、２２、２４、２６…はんだボール、３２ｂ…上層、３２ｄ…下層
【図１】
2020167182.tif 000003
【図２】
2020167182.tif 000004
【図３】
2020167182.tif 000005
【図４】
2020167182.tif 000006
【図５】
2020167182.tif 000007
【図６】
2020167182.tif 000008
【図７】
2020167182.tif 000009
【図８】
2020167182.tif 000010
【図９】
2020167182.tif 000011