(57)【要約】【課題】基板を過度に研磨することなく、オン抵抗を低減できる半導体基板構造体、この半導体基板構造体の製造方法、及びこの半導体基板構造体を備える半導体装置を提供する。【解決手段】半導体基板構造体は、溝部を有する基板と、前記溝部を覆う金属バリア層と、前記基板に一部が埋没し、前記金属バリア層を覆う第１金属層と、前記第１金属層上に配置された第２金属層と、を有し、前記第１金属層は前記第２金属層と接し、前記第１金属層の上面全体は、前記溝部の上面と同一平面または上方にある。【選択図】図１
2020167281.tif 000002
【特許請求の範囲】
【請求項１】
溝部を有する基板と、
前記溝部を覆う金属バリア層と、
前記基板に一部が埋没し、前記金属バリア層を覆う第１金属層と、
前記第１金属層上に配置された第２金属層と、を有し、
前記第１金属層は前記第２金属層と接し、
前記第１金属層の上面全体は、前記溝部の上面と同一平面または上方にある、半導体基板構造体。
【請求項２】
前記溝部は、前記第２金属層及び前記金属バリア層を備え、かつ、前記溝部の断面が矩形状を備える、請求項１に記載の半導体基板構造体。
【請求項３】
前記溝部は、前記第２金属層及び前記金属バリア層を備え、かつ、前記溝部の断面がテーパー形状を備える、請求項１に記載の半導体基板構造体。
【請求項４】
前記テーパー形状は順テーパーである、請求項３に記載の半導体基板構造体。
【請求項５】
前記基板の厚さと前記溝部の深さとの差は、５０〜１００μｍである、請求項１〜４のいずれか１項に記載の半導体基板構造体。
【請求項６】
前記溝部の深さは、３００〜３５０μｍである、請求項１〜５のいずれか１項に記載の半導体基板構造体。
【請求項７】
前記溝部は、２つ以上あり、前記溝部の一と、最近接する前記溝部の他の一との間隔は、５０〜１００μｍである、請求項１〜６のいずれか１項に記載の半導体基板構造体。
【請求項８】
前記基板は、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、酸化ゲルマニウム、及び酸化ガリウムからなる群から選択される少なくとも１種類を含む、請求項１〜７のいずれか１項に記載の半導体基板構造体。
【請求項９】
前記第１金属層は、銅を含む、請求項１〜８のいずれか１項に記載の半導体基板構造体。
【請求項１０】
前記第１金属層の平面における形状は、ストライプ状、櫛歯状、格子状、斜傾ストライプ状、斜傾格子状、多角ドット状、円形ドット状、多角千鳥格子状、及び円形千鳥格子状から選ばれる少なくとも１種類である、請求項１〜９のいずれか１項に記載の半導体基板構造体。
【請求項１１】
請求項１〜１０のいずれか１項に記載の半導体基板構造体を備える半導体装置。
【請求項１２】
前記半導体装置は、ＳｉＣショットキーバリアダイオード、ＳｉＣ−ＭＯＳＦＥＴ、ＳｉＣバイポーラトランジスタ、ＳｉＣダイオード、ＳｉＣサイリスタ、及びＳｉＣ絶縁ゲートバイポーラトランジスタの群から選ばれる少なくとも１種類を備える、請求項１１に記載の半導体装置。
【請求項１３】
基板を形成する工程と、
前記基板に溝部を形成する工程と、
前記溝部を覆う金属バリア層を形成する工程と、
前記金属バリア層上に第１金属層を形成する工程と、
前記溝部を埋めるように前記第１金属層上に第２金属層を形成する工程と、
前記第２金属層の上面を研磨する工程と、
研磨した前記第２金属層上に第３金属層を形成する工程と、を有する半導体基板構造体の製造方法。
【請求項１４】
前記第１金属層及び第２金属層は同一材料である、請求項１３に記載の半導体基板構造体の製造方法。
【請求項１５】
前記溝部の断面が矩形状を備える、請求項１４に記載の半導体基板構造体の製造方法。
【請求項１６】
前記溝部の断面が順テーパー形状を備える、請求項１４に記載の半導体基板構造体の製造方法。
【請求項１７】
前記溝部は、基板温度が−５０〜−３０℃の雰囲気下で形成される、請求項１６に記載の半導体基板構造体の製造方法。
【請求項１８】
前記第２金属層の上面は、化学機械研磨法により平坦化される、請求項１３〜１７のいずれか１項に記載の半導体基板構造体の製造方法。
【請求項１９】
前記第１金属層をスパッタリング法により形成し、
前記第２金属層をめっき処理により形成する、請求項１３〜１８のいずれか１項に記載の半導体基板構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施の形態は、半導体基板構造体、その製造方法、及び半導体装置に関する。
【背景技術】
【０００２】
近年、Ｓｉ半導体やＧａＡｓ半導体に比べてバンドギャップエネルギーが広く、高電界耐圧性能を有するため、高耐圧化、大電流化、低オン抵抗化、高効率化、低消費電力化、高速スイッチング等を実現できるシリコンカーバイド（ＳｉＣ：Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ：炭化ケイ素）半導体が注目されている。ＳｉＣは、その低消費電力性能のために炭酸ガス（ＣＯ２）の発生を削減可能であることから、環境保護の点でも注目されている。
【０００３】
最近では、ＳｉＣデバイスは、例えば、空気調節装置（エアコン）、太陽光発電システム、自動車システムや列車・車両システム等数多くの応用分野に適用されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２０２９３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
パワー半導体装置に用いる縦型の電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の抵抗には、例えば、ドレイン電極の抵抗、基板の抵抗、ドリフト領域の抵抗、チャネル領域の抵抗、及びソース電極の抵抗等が挙げられ、ＦＥＴのオン抵抗を低減するためにはこれらの抵抗を低減する必要がある。
【０００６】
上記の抵抗において、基板の抵抗を低減するためには、電流の通過経路である基板の厚さを薄くすればよいが基板の厚さを過度に薄くしてしまうと後工程での搬送が困難になってしまう。また、基板を研磨して厚さを薄くする方法は、研磨量を精緻に制御することが困難であるため基板の研磨量を小さくせざるを得なく、それに伴って基板を厚めにせざるを得ないという問題がある。
【０００７】
本実施の形態は、基板を過度に研磨することなく、オン抵抗を低減できる半導体基板構造体、この半導体基板構造体の製造方法、及びこの半導体基板構造体を備える半導体装置を提供する。
【課題を解決するための手段】
【０００８】
本実施の形態の一態様は、溝部を有する基板と、前記溝部を覆う金属バリア層と、前記基板に一部が埋没し、前記金属バリア層を覆う第１金属層と、前記第１金属層上に配置された第２金属層と、を有し、前記第１金属層は前記第２金属層と接し、前記第１金属層の上面全体は、前記溝部の上面と同一平面または上方にある半導体基板構造体である。
【０００９】
また、本実施の形態の他の一態様は、上記の半導体基板構造体を備える半導体装置である。
【００１０】
また、本実施の形態の他の一態様は、基板を形成する工程と、前記基板に溝部を形成する工程と、前記溝部を覆う金属バリア層を形成する工程と、前記金属バリア層上に第１金属層を形成する工程と、前記溝部を埋めるように前記第１金属層上に第２金属層を形成する工程と、前記第２金属層の上面を研磨する工程と、研磨した前記第２金属層上に第３金属層を形成する工程と、を有する半導体基板構造体の製造方法である。
【発明の効果】
【００１１】
本実施の形態によれば、基板を過度に研磨することなく、オン抵抗を低減できる半導体基板構造体、この半導体基板構造体の製造方法、及びこの半導体基板構造体を備える半導体装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本実施の形態の一態様に係る半導体基板構造体を用いて製造したトレンチゲート型ＭＯＳＦＥＴの模式的断面図である。
【図２】図２は、比較例のトレンチゲート型ＭＯＳＦＥＴの模式的断面図である。
【図３】図３は、本実施の形態の一態様に係る半導体基板構造体の製造方法の一例を説明する図であって、（ａ）バックシール１２ＢＳを基板１２上に形成する工程の断面図、（ｂ）基板１２を研削する工程の断面図、（ｃ）レジスト１３を基板１２上にパターン形成する工程の断面図、及び（ｄ）基板１２をエッチングする工程の断面図である。
【図４】図４は、本実施の形態の一態様に係る半導体基板構造体の製造方法の一例を説明する図であって、（ａ）レジスト１３を基板１２から剥離する工程の断面図、（ｂ）金属バリア層１７及び金属層１６を形成する工程の断面図、（ｃ）基板１２の底面に保護テープ１２Ｐを張る工程の断面図、及び（ｄ）金属層１６上にめっき処理により金属層１６を形成する工程の断面図である。
【図５】図５は、本実施の形態の一態様に係る半導体基板構造体の製造方法の一例を説明する図であって、（ａ）保護テープ１２Ｐを基板１２から除去する工程の断面図、及び（ｂ）金属層１６の上面をＣＭＰ法により平坦化し、金属層１０を形成する工程の断面図である。
【図６】図６は、本実施の形態の他の一態様に係る半導体基板構造体の製造方法の一例を説明する図であって、（ａ）バックシール１２ＢＳを基板１２上に形成する工程の断面図、（ｂ）基板１２を研削する工程の断面図、（ｃ）酸化膜１２ＰＴを基板１２上に形成する工程の断面図、及び（ｄ）レジスト１３を酸化膜１２ＰＴ上にパターン形成する工程の断面図である。
【図７】図７は、本実施の形態の他の一態様に係る半導体基板構造体の製造方法の一例を説明する図であって、（ａ）酸化膜１２ＰＴをエッチングし、ハードマスクを形成する工程の断面図、（ｂ）レジスト１３をハードマスクから剥離する工程の断面図、（ｃ）基板１２の底面に保護テープ１２Ｐ１を張る工程の断面図、及び（ｄ）基板１２をエッチングする工程の断面図である。
【図８】図８は、本実施の形態の他の一態様に係る半導体基板構造体の製造方法の一例を説明する図であって、（ａ）ハードマスクを基板１２から剥離する工程の断面図、（ｂ）保護テープ１２Ｐ１を基板１２から除去する工程の断面図、（ｃ）基板１２の底面に保護テープ１２Ｐ２を張る工程の断面図、及び（ｄ）金属バリア層１７及び金属層１６を形成する工程の断面図である。
【図９】図９は、本実施の形態の他の一態様に係る半導体基板構造体の製造方法の一例を説明する図であって、（ａ）金属層１６上にめっき処理により金属層１６を形成する工程の断面図、（ｂ）保護テープ１２Ｐ２を基板１２から除去する工程の断面図、及び（ｃ）金属層１６の上面をＣＭＰ法により平坦化し、金属層１０を形成する工程の断面図である。
【図１０】図１０は、本実施の形態の一態様に係る半導体基板構造体の金属層１６の平面図の一例を説明する図であって、（ａ）金属層１６がストライプ状、（ｂ）金属層１６がストライプ状で、かつ、互いに接続されている、（ｃ）金属層１６が櫛歯状、（ｄ）金属層１６が格子状である。
【図１１】図１１は、本実施の形態の一態様に係る半導体基板構造体の金属層１６の平面図の一例を説明する図であって、（ａ）金属層１６が斜傾ストライプ状、（ｂ）金属層１６が斜傾ストライプ状で、かつ、互いに接続されている、及び（ｃ）金属層１６が斜傾格子状である。
【図１２】図１２は、本実施の形態の一態様に係る半導体基板構造体の金属層１６の平面図の一例を説明する図であって、（ａ）金属層１６が多角ドット状、（ｂ）金属層１６が円形ドット状、（ｃ）金属層１６が多角千鳥格子状、及び（ｄ）金属層１６が円形千鳥格子状である。
【発明を実施するための形態】
【００１３】
次に、図面を参照して、本実施の形態について説明する。以下に説明する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１４】
また、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、各構成部品の材質、形状、構造、配置等を特定するものではない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１５】
本実施の形態に係る半導体基板構造体を備える半導体素子を図１に示す。当該半導体素子は、金属層１０と基板１２とからなる半導体基板構造体を用いたトレンチゲート型ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。
【００１６】
［半導体基板構造体］
基板１２は、溝部を有しており、金属バリア層１７と金属バリア層１７の側面を覆う金属層１６が溝部に埋没されるように形成されている。また、金属層１６は、金属層１０と接している。図１に示す金属層１６の上面全体は、溝部の上面と同一平面にあるがこれに限られず、溝部の上面の上方にあってもよい。なお、本明細書等の半導体基板構造体において、基板１２に対して金属層１０側を上方向として説明する。
【００１７】
金属層１０は、ドレイン電極として機能し、Ｔｉ、Ｎｉ、Ａｕ、Ａｇ、及びＡｌからなる群から選択される少なくとも１種類を用いることができる。また、金属層１０は、上記材料を含む単層構造を有していてもよいし、積層構造でもよい。
【００１８】
基板１２は、ＩＶ族元素半導体、ＩＩＩ―Ｖ族化合物半導体、及びＩＩ−ＶＩ族化合物半導体、ＢＮ、ＡｌＮ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ダイヤモンド、カーボン、及びグラファイト、並びに、シリコンカーバイド、窒化ガリウム、シリコン、窒化アルミニウム、酸化ゲルマニウム、及び酸化ガリウムからなる群から選択される少なくとも１種類を用いることができる。
【００１９】
金属層１６は、溝部への埋め込み性の観点から、スパッタリング法、化学的気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、及び原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等により薄く成膜した後、めっき処理により溝部を埋め込むように形成することが好ましい。
【００２０】
また、溝部の断面は矩形状及びテーパー形状等であってもよいが順テーパー形状であると溝部の角部に金属層１６が埋め込まれやすくなるため好ましい。
【００２１】
さらに、金属層１６は、金属層１０より抵抗の小さい材料を用いることが好ましく、例えば、銅を用いることが好ましい。
【００２２】
抵抗の小さい材料を含む金属層１６を基板１２の溝部に埋め込むことで基板１２の厚さを確保できるため、後工程での搬送においても影響が生じることなく、基板１２の抵抗を低減することができる。
【００２３】
金属バリア層１７は、金属層１６の金属成分が基板１２へ拡散されることを抑制する機能を有している。上記拡散を抑制することにより、金属成分が基板１２において抵抗成分となることを抑制することができる。このため、基板１２の抵抗を低減することができる。基板１２の抵抗の低減に伴って、半導体基板構造体を備えるＭＯＳＦＥＴのオン抵抗を低減することができる。
【００２４】
また、金属バリア層１７は、金属層１６と比較して基板１２との密着性がよい。このため、金属バリア層１７を設けることで金属バリア層１７に接して形成する金属層１６を溝部に埋め込むことができる。
【００２５】
［半導体基板構造体の一形態の製造方法］
半導体基板構造体の一形態の製造方法について図面を用いて説明する。
【００２６】
まず、図３（ａ）に示すように、基板１２を用意し、基板１２上にバックシール１２ＢＳを形成する。バックシール１２ＢＳは、ポリシリコンや酸化シリコンを用いることができる。
【００２７】
次に、図３（ｂ）に示すように、バックシール１２ＢＳ、及び基板１２の一部を研削し、基板１２を所望の厚さにする。研削には、例えば、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法や機械的研磨（ＭＰ：Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を用いることができる。本実施の形態では、基板１２の厚さが４００μｍになるように研削する。
【００２８】
次に、図３（ｃ）に示すように、基板１２上にレジスト１３をパターン形成する。
【００２９】
次に、図３（ｄ）に示すように、レジスト１３をマスクとして基板１２をエッチングし、基板１２に溝部を形成する。溝部の深さは、例えば３００〜３５０μｍであることが好ましく、幅は、例えば１５０〜５５０μｍであることが好ましい。溝部の深さを上記の範囲にすることでと以後の工程におけるプロセスマージンが広がるため歩留りが向上し、それに伴って製造コストを低減することができる。なお、基板１２の厚さと溝部の深さとの差は、例えば５０〜１００μｍであることが好ましい。また、溝部は２つ以上あってもよく、溝部の一と、最近接する溝部の他の一との間隔は、例えば５０〜１５０μｍである。
【００３０】
なお、基板温度を、例えば−５０〜−３０℃の雰囲気下において溝部を形成すると、溝部の側壁部分のエッチングが抑制されるため溝部が順テーパー形状になる。溝部が順テーパー形状であると溝部の角部に、後に形成する金属層１６が埋め込まれやすくなるため好ましい。本実施の形態では、基板温度を−４０℃の雰囲気下において基板１２をドライエッチングした後、プラズマを用いて基板１２の表面処理を行う。また、溝部の深さは３５０μｍであり、幅は１７５μｍであり、各溝部の間隔は１００μｍである。
【００３１】
次に、図４（ａ）に示すように、レジスト１３を基板１２から剥離する。
【００３２】
次に、図４（ｂ）に示すように、溝部に金属バリア層１７及び金属層１６を形成する。金属バリア層１７及び金属層１６は、スパッタリング法、ＣＶＤ法、及びＡＬＤ法等により薄く成膜することができる。金属バリア層１７の厚さは、例えば１０００〜３０００Åであることが好ましく、金属層１６の厚さは、例えば７０００〜９０００Åであることが好ましい。本実施の形態では、金属バリア層１７に厚さ１８００ÅのＴｉを、金属層１６に厚さ８０００ÅのＣｕをそれぞれ用いる。
【００３３】
次に、図４（ｃ）に示すように、基板１２の底面に保護テープ１２Ｐを張り、基板１２を保護する。
【００３４】
次に、図４（ｄ）に示すように、薄く形成した金属層１６上にさらに溝部を埋め込むように金属層１６を形成する。金属層１６は、めっき処理により形成することができる。
【００３５】
次に、図５（ａ）に示すように、保護テープ１２Ｐを基板１２から除去する。
【００３６】
次に、図５（ｂ）に示すように、金属層１６の上面に平坦化処理を行い、平坦化した金属層１６上に金属層１０を形成する。なお、図１に示すように金属バリア層１７が溝部の側面および底面のみに残るように平坦化処理を行ってもよい。平坦化処理には、例えば、ＣＭＰ法を用いることができる。なお、本明細書等における平坦とは、表面粗さＲａが０．３ｎｍ以下のものを含む。
【００３７】
上記工程を経ることにより、基板１２の抵抗を低減した半導体基板構造体を得ることができる。
【００３８】
なお、半導体素子は、基板１２に設けられた状態で上記工程を経て半導体基板構造体を形成してもよいし、上記工程を経て形成した半導体基板構造体上に半導体素子を形成したり、張付けたりしてもよい。
【００３９】
［半導体基板構造体の他の一形態の製造方法］
また、半導体基板構造体の他の一形態の製造方法について図面を用いて説明する。
【００４０】
前述した半導体基板構造体の一形態の製造方法と同様、まず、図６（ａ）に示すように、基板１２を用意し、基板１２上にバックシール１２ＢＳを形成する。
【００４１】
次に、図６（ｂ）に示すように、バックシール１２ＢＳ、及び基板１２の一部を研削し、基板１２を所望の厚さにする。本実施の形態では、基板１２の厚さが４００μｍになるように研削する。
【００４２】
次に、図６（ｃ）に示すように、基板１２上に酸化膜１２ＰＴを形成する。酸化膜１２ＰＴは、例えば、ＵＳＧ（Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃａ  Ｇｌａｓｓ）層等の酸化シリコンを用いることができる。
【００４３】
次に、図６（ｄ）に示すように、酸化膜１２ＰＴ上にレジスト１３をパターン形成する。
【００４４】
次に、図７（ａ）に示すように、レジスト１３をマスクとして酸化膜１２ＰＴをエッチングする。パターン形成した酸化膜１２ＰＴはハードマスクとして機能する。基板１２をエッチングする最中にレジスト１３が後退して基板１２を所望の形状に加工することが困難である場合があるがハードマスクとして機能する酸化膜１２ＰＴを用いることで基板１２とのエッチング選択比をレジスト１３と比較して大きくすることができるため基板１２を所望の形状に加工することできる。
【００４５】
次に、図７（ｂ）に示すように、レジスト１３を酸化膜１２ＰＴから剥離する。
【００４６】
次に、図７（ｃ）に示すように、基板１２の底面に保護テープ１２Ｐ１を張り、基板１２を保護する。
【００４７】
次に、図７（ｄ）に示すように、酸化膜１２ＰＴをマスクとして基板１２を異方性エッチングし、基板１２に溝部を形成する。なお、異方性エッチングによって溝部に（１１１）面が露出する。溝部の深さは、例えば３００〜３５０μｍであることが好ましく、幅は、例えば１５０〜５５０μｍであることが好ましい。溝部の深さを上記の範囲にすることでと以後の工程におけるプロセスマージンが広がるため歩留りが向上し、それに伴って製造コストを低減することができる。なお、基板１２の厚さと溝部の深さとの差は、例えば５０〜１００μｍであることが好ましい。また、溝部は２つ以上あってもよく、溝部の一と、最近接する溝部の他の一との間隔は、例えば５０〜１５０μｍである。
【００４８】
次に、図８（ａ）に示すように、酸化膜１２ＰＴを基板１２から剥離する。酸化膜１２ＰＴを剥離するための剥離剤は、例えば、フッ酸を用いることができる。
【００４９】
次に、図８（ｂ）に示すように、剥離剤により劣化した保護テープ１２Ｐ１を基板１２から除去する。
【００５０】
次に、図８（ｃ）に示すように、再度、基板１２の底面に保護テープ１２Ｐ２を張り、基板１２を保護する。なお、保護テープ１２Ｐ１の劣化の度合が小さく、後の工程においても保護テープ１２Ｐ１で基板１２を保護できる場合は、保護テープ１２Ｐ１を除去せずにそのまま用いてもよい。
【００５１】
以降の工程は、前述した半導体基板構造体の一形態の製造方法と同様、図８（ｄ）に示すように、溝部に金属バリア層１７及び金属層１６を形成する。金属バリア層１７の厚さは、例えば１０００〜３０００Åであることが好ましく、金属層１６の厚さは、例えば７０００〜９０００Åであることが好ましい。本実施の形態では、金属バリア層１７に厚さ１８００ÅのＴｉを、金属層１６に厚さ８０００ÅのＣｕをそれぞれ用いる。
【００５２】
次に、図９（ａ）に示すように、薄く形成した金属層１６上にさらに溝部を埋め込むように金属層１６を形成する。金属層１６は、めっき処理により形成することができる。
【００５３】
次に、図９（ｂ）に示すように、保護テープ１２Ｐを基板１２から除去する。その後、図９（ｃ）に示すように、金属層１６の上面に平坦化処理を行い、平坦化した金属層１６上に金属層１０を形成する。なお、図１に示すように金属バリア層１７が溝部の側面および底面のみに残るように平坦化処理を行ってもよい。
【００５４】
上記工程を経ることにより、基板１２の抵抗を低減した半導体基板構造体を得ることができる。
【００５５】
なお、半導体素子は、基板１２に設けられた状態で上記工程を経て半導体基板構造体を形成してもよいし、上記工程を経て形成した半導体基板構造体上に半導体素子を形成したり、張付けたりしてもよい。
【００５６】
［金属層の形状］
金属層１６の形状の一例について図１０〜１２を用いて説明する。図１０〜１２は、本実施の形態に係る半導体基板構造体を備える半導体素子を含むチップが４つ並んでおり、各チップ内の金属層１６の平面における形状を示す図である。
【００５７】
金属層１６は、図１０（ａ）に示すように、ストライプ状に形成されていてもよい。また、金属層１６は、図１０（ｂ）に示すように、ストライプ状で、かつ、互いに接続されて形成されていてもよい。また、金属層１６は、図１０（ｃ）に示すように、櫛歯状に形成されていてもよい。また、金属層１６は、図１０（ｄ）に示すように、格子状に形成されていてもよい。
【００５８】
また、金属層１６は、図１１（ａ）に示すように、図１０（ａ）に示す金属層１６に対して４５°傾いたストライプ状（斜傾ストライプ状）に形成されていてもよい。また、金属層１６は、図１１（ｂ）に示すように、図１０（ａ）に示す金属層１６に対して４５°傾いたストライプ状、かつ、互いに接続されて形成されていてもよい。また、金属層１６は、図１１（ｃ）に示すように、図１０（ｄ）に示す金属層１６に対して４５°傾いた格子状（斜傾格子状）に形成されていてもよい。
【００５９】
また、金属層１６は、図１２（ａ）に示すように、島状の多角形（例えば、四角形）が連なった多角ドット状に形成されていてもよい。また、金属層１６は、図１２（ｂ）に示すように、島状の円形が連なった円形ドット状に形成されていてもよい。また、金属層１６は、図１２（ｃ）に示すように、島状の多角形（例えば、四角形）で、かつ、千鳥格子状（多角千鳥格子状）に形成されていてもよい。また、金属層１６は、図１２（ｄ）に示すように、島状の円形で、かつ、千鳥格子状（円形千鳥格子状）に形成されていてもよい。
【００６０】
［半導体素子］
本実施の形態に係る半導体基板構造体を備える半導体素子は、図１に示すように、ドリフト領域１４と、絶縁層２０、２１、２２、２４、及び２６と、電極１８及び１９と、金属層２８と、ｎ＋型のソース領域と、ｐ型のボディ領域と、を備える。
【００６１】
絶縁層２０、２１、２２、２４、及び２６は、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ジルコニウム、及び酸化タンタル等を用いることができ、単層または積層構造であってもよい。
【００６２】
絶縁層２４は、電極１８及び１９の側面に被覆しており、第１厚さＴ１及び第２厚さＴ２（Ｔ２＜Ｔ１）を有している。絶縁層２４の幅ＷＴに対する第１厚さＴ１の比Ｔ１／ＷＴは、例えば０．１以上０．４以下であってもよい。比Ｔ１／ＷＴは、０．１以上０．１５以下、０．１５以上０．２以下、０．２以上０．２５以下、０．２５以上０．３以下、０．３以上０．３５以下、または０．３５以上０．４以下であってもよく、０．２５以上０．３５以下であることが好ましい。
【００６３】
第１厚さＴ１は、例えば１５００Å以上４０００Å以下であってもよい。第１厚さＴ１は、１５００Å以上２０００Å以下、２０００Å以上２５００Å以下、２５００Å以上３０００Å以下、３０００Å以上３５００Å以下、または３５００Å以上４０００Å以下であってもよく、１８００Å以上３５００Å以下あることが好ましい。
【００６４】
第２厚さＴ２は、例えば第１厚さＴ１の１／１００以上１／１０以下であってもよい。第２厚さＴ２は、１００Å以上５００Å以下であってもよい。第２厚さＴ２は、１００Å以上２００Å以下、２００Å以上３００Å以下、３００Å以上４００Å以下、または４００Å以上５００Å以下であってもよく、２００Å以上４００Å以下あることが好ましい。
【００６５】
電極１８及び１９は、導電性ポリシリコン、タングステン、アルミニウム、銅、アルミニウム合金、及び銅合金からなる群から選択される少なくとも１種類を用いてもよい。導電性ポリシリコンは、ｎ型不純物またはｐ型不純物を含んでいてもよく、ｎ型不純物を含むことが好ましい。なお、電極１８はゲート電極として機能する。
【００６６】
電極１９はフローティング電位であり、グラウンド、電源、信号源等に電気的に接続されていない。したがって、電極１９は、ソース電極、ドレイン電極、ゲート電極には電気的に接続されていない。電極１９は、チャネル方向の電界を緩和する機能を有し、絶縁層や半導体等の破壊を抑制することができ、半導体装置の耐圧を向上させることができる。
【００６７】
金属層２８は、ソース電極として機能し、Ｔｉ、Ｎｉ、Ａｕ、Ａｇ、及びＡｌからなる群から選択される少なくとも１種類を用いることができる。また、金属層１０は、上記材料を含む単層構造を有していてもよいし、積層構造でもよい。
【００６８】
ソース電極として機能する金属層２８とドレイン電極として機能する金属層１０との間（ソース−ドレイン間）に所定の電位差を発生させた状態で、ゲート電極として機能する電極１８に所定の電圧（ゲート閾値電圧以上の電圧）を印加することにより、電極１８からの電界によりボディ領域における絶縁層との界面近傍にチャネルを形成することができる。これにより、金属層２８と金属層１０との間に電流を流すことができ、ＭＯＳＦＥＴをオン状態にさせることができる。
【００６９】
また、図示は省略するが、本実施の形態に係る半導体基板構造体は、例えば、各種ＳｉＣ半導体素子の製造に利用することができる。例えば、ＳｉＣショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）、ＳｉＣトレンチゲート（Ｔ：Ｔｒｅｎｃｈ）型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、及びＳｉＣプレーナゲート型ＭＯＳＦＥＴ等が挙げられる。
【００７０】
また、図示は省略するが、本実施の形態に係る半導体基板構造体を用いてバイポーラトランジスタを製造することもできる。その他、本実施の形態に係る半導体基板構造体は、ＳｉＣ−ｐｎダイオード、ＳｉＣ絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、ＳｉＣ相補型ＭＯＳＦＥＴ等の製造に用いることもできる。
【００７１】
本実施の形態に係る半導体基板構造体を備えるパワー半導体装置は、ＳｉＣ系、Ｓｉ系、ＧａＮ系、ＡｌＮ系、酸化ガリウム系のＩＧＢＴ、ダイオード、ＭＯＳＦＥＴ、サイリスタのいずれかを備えていてもよい。
【００７２】
本実施の形態に係る半導体基板構造体を備えるパワー半導体装置は、ワンインワンモジュール、ツーインワンモジュール、フォーインワンモジュール、シックスインワンモジュール、セブンインワンモジュール、エイトインワンモジュール、トゥエルブインワンモジュール、又はフォーティーンインワンモジュールのいずれかの構成を備えていてもよい。
【００７３】
図２は、本実施の形態の一態様に係る半導体基板構造体を用いずに製造した比較例のトレンチゲート型ＭＯＳＦＥＴの模式的断面図である。本実施の形態の一態様に係る半導体基板構造体と比較して、半導体基板構造体に溝部、金属層１６、及び金属バリア層１７を備えていない構成となっている。
【００７４】
図２に示すＭＯＳＦＥＴは、金属層１０、基板１２、ドリフト領域１４と、絶縁層２０、２１、２２、２４、及び２６と、電極１８及び１９と、金属層２８と、ｎ＋型のソース領域と、ｐ型のボディ領域と、を備える。
【００７５】
図２に示すＭＯＳＦＥＴの抵抗には、金属層１０の抵抗Ｒｂｍ、基板１２の抵抗Ｒｓｕｂ、ドリフト領域１４の抵抗Ｒｄｒ、チャネル領域の抵抗Ｒｃｈ、及び金属層２８の抵抗Ｒｔｍ等が挙げられる。
【００７６】
本実施の形態の一態様に係る半導体基板構造体を用いることで基板１２の抵抗Ｒｓｕｂを低減することができ、オン抵抗を低減できる半導体基板構造体を備えるパワー半導体装置を提供することができる。
【００７７】
［その他の実施の形態］
上記のように、いくつかの実施の形態について記載したが、開示の一部をなす論述及び図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。このように、本実施の形態は、ここでは記載していない様々な実施の形態等を含む。
【産業上の利用可能性】
【００７８】
本実施の形態の半導体基板構造体、その製造方法、及びこの半導体基板構造体を備えるパワー半導体装置は、ＩＧＢＴモジュール、ダイオードモジュール、ＭＯＳモジュール（Ｓｉ、ＳｉＣ、ＧａＮ、ＡｌＮ、酸化ガリウム）等の各種の半導体モジュール技術に利用することができ、電気自動車（ハイブリッド車を含む）・電車・産業用ロボット等の動力源として利用される電動モータを駆動するインバータ回路用パワーモジュール、また、太陽電池・風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力に変換するインバータ回路用パワーモジュール等幅広い応用分野に適用可能である。
【符号の説明】
【００７９】
１０…金属層、１２…基板、１３…レジスト、１４…ドリフト領域、１６…金属層、１７…金属バリア層、１８…電極、１９…電極、２０…絶縁層、２１…絶縁層、２２…絶縁層、２４…絶縁層、２６…絶縁層、２８…金属層、１２ＢＳ…バックシール、１２Ｐ…保護テープ、１２Ｐ１…保護テープ、１２Ｐ２…保護テープ、１２ＰＴ…酸化膜
【図１】
2020167281.tif 000003
【図２】
2020167281.tif 000004
【図３】
2020167281.tif 000005
【図４】
2020167281.tif 000006
【図５】
2020167281.tif 000007
【図６】
2020167281.tif 000008
【図７】
2020167281.tif 000009
【図８】
2020167281.tif 000010
【図９】
2020167281.tif 000011
【図１０】
2020167281.tif 000012
【図１１】
2020167281.tif 000013
【図１２】
2020167281.tif 000014