(57)【要約】【課題】過大信号が入力された場合でも、増幅回路の飽和を抑え、信号消失のアイドル期間を低減すること。【解決手段】増幅回路１００は、ＮＰＮトランジスタ（バイポーラトランジスタ）１１１を含むエミッタ接地増幅回路（増幅回路本体）１１０と、エミッタ接地増幅回路１１０のＮＰＮトランジスタ１１１のベース−コレクタ間の電位関係を維持するクランプ回路１３０と、を備えている。クランプ回路１３０は、レベルシフト回路１３１と、エミッタ接地増幅回路１１０のＮＰＮトランジスタ１１１のコレクタ電位低下を抑えるクランプダイオード１３２と、を有している。【選択図】図１
2020195103.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラトランジスタを含む増幅回路本体と、
前記増幅回路本体のバイポーラトランジスタのベース−コレクタ間の電位関係を維持するクランプ回路と、
を備え、
前記クランプ回路は、レベルシフト回路と、前記増幅回路本体のバイポーラトランジスタのコレクタ電位低下を抑えるクランプダイオードと、を有している、
増幅回路。
【請求項２】
請求項１に記載の増幅回路において、
前記レベルシフト回路は、ダイオードと、抵抗と、定電流源とが直列接続された構成である、
増幅回路。
【請求項３】
請求項２に記載の増幅回路において、
前記レベルシフト回路のダイオードは、ベース−コレクタ間が結線されたバイポーラトランジスタで構成されている、
増幅回路。
【請求項４】
請求項１に記載の増幅回路において、
前記クランプダイオードは、エミッタフォロワのバイポーラトランジスタで構成されている、
増幅回路。
【請求項５】
請求項４に記載の増幅回路において、
前記クランプダイオードは、バイポーラトランジスタのベース−エミッタ間電圧を逆方向耐圧内にクランプするダイオードを備えている、
増幅回路。
【請求項６】
請求項１に記載の増幅回路において、
前記増幅回路本体は、エミッタ接地増幅回路である、
増幅回路。
【請求項７】
請求項１に記載の増幅回路において、
前記増幅回路本体は、一対の差動対を有する差動増幅器であり、
前記クランプ回路は、前記一対の差動対に含まれる一対のバイポーラトランジスタのそれぞれに対応するクランプダイオードを備えている、
増幅回路。
【請求項８】
請求項７に記載の増幅回路において、
前記クランプ回路は、前記一対のバイポーラトランジスタのそれぞれのベースと前記レベルシフト回路との間に設けられる整流回路を備え、
前記整流回路は、それぞれの前記ベースのベース電位のうちいずれかを選択し出力する、
増幅回路。
【請求項９】
請求項８に記載の増幅回路において、
前記整流回路は、前記一対のバイポーラトランジスタのそれぞれに対応する一対のエミッタフォロワのバイポーラトランジスタを有し、
前記一対のエミッタフォロワのバイポーラトランジスタは、並列接続されている、
増幅回路。
【請求項１０】
請求項７に記載の増幅回路において、
前記一対の差動対に含まれるバイポーラトランジスタは、ＮＰＮトランジスタであり、
前記整流回路は、電位が高い方の前記ベース電位を選択し出力する、
増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関する。
【背景技術】
【０００２】
センサから外界の情報を得て信号処理するセンシングシステムは、近年応用範囲が拡大している。例えば自動車の自動運転には、レーダー、ＬＩＤＡＲ（Ｌｉｇｈｔ  Ｄｅｔｅｃｔｉｏｎ  ａｎｄ  Ｒａｎｇｉｎｇ）等で取得する測距情報、さらに慣性センサにより取得する加速度情報や角度情報等の各種情報を信号処理するセンシングシステムが用いられる。また、超音波診断装置のような医用画像診断装置には、音響／電気変換を行うトランスデューサからの信号を処理するセンシングシステムが用いられる。センシングシステムには、センサから受信した信号を増幅する増幅回路等が含まれる。
【０００３】
増幅回路の一例として、特許文献１には、相補出力を得ると同時に、正負方向の閾値電圧を任意に設定可能なシュミット回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−２３５７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
センサから過大信号が入力された場合、増幅回路ではバイポーラトランジスタのベース−コレクタ間の電位関係が逆転し、増幅回路は飽和状態となってしまう。これにより、増幅回路は、入力信号に応じた電位が一時的に出力できなくなり、出力信号が消失したアイドル期間が発生してしまう。
【０００６】
そこで、本発明は、過大信号が入力された場合でも、増幅回路の飽和を抑え、信号消失のアイドル期間を低減することが可能な増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００８】
本発明の代表的な実施の形態による増幅回路は、バイポーラトランジスタを含む増幅回路本体と、増幅回路本体のバイポーラトランジスタのベース−コレクタ間の電位関係を維持するクランプ回路と、を備えている。クランプ回路は、レベルシフト回路と、増幅回路本体のバイポーラトランジスタのコレクタ電位低下を抑えるクランプダイオードと、を有している。
【発明の効果】
【０００９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１０】
すなわち、本発明の代表的な実施の形態によれば、過大信号が入力された場合でも、増幅回路の飽和を抑え、信号消失のアイドル期間を低減することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る増幅回路の一例を示す回路図である。
【図２】本発明の実施の形態２に係る増幅回路の一例を示す回路図である。
【図３】本発明の実施の形態２に係る増幅回路のＤＣ特性の一例を示す図である。
【図４】本発明の実施の形態２における過大信号入力時の過渡状態の波形の一例を示す図である。
【図５】本発明の実施の形態３に係る増幅回路の構成の一例を示す回路図である。
【図６】本発明の実施の形態４に係る増幅回路の一例を示す回路図である。
【図７】本発明の実施の形態４に係る増幅回路のＤＣ特性の一例を示す図である。
【図８】整流回路が必要な理由を説明する図である。
【図９】整流回路が必要な理由を説明する図である。
【図１０】本発明の実施の形態４における過大信号入力時の過渡状態の波形の一例を示す図である。
【図１１】本発明の実施の形態４における過大信号入力時の過渡状態の波形の一例を示す図である。
【図１２】センシングシステムの構成例を示すブロック図である。
【図１３】従来のセンシングシステムにおけるフロントエンドの構成例を示す図である。
【図１４】トランジスタのコレクタ電流、コレクタ−エミッタ電位間の静特性を示す図である。
【図１５】トランジスタ及び寄生トランジスタを示す断面図である。
【図１６】過大信号入力前後の動作の一例を示すタイミングチャートである。
【図１７】過大信号入力前後の動作の一例を示すタイミングチャートである。
【図１８】特許文献１の図３を発明者の視点で描き直した図である。
【発明を実施するための形態】
【００１２】
［課題についての補足］
ここで、前述した課題について補足説明を行う。図１２は、センシングシステムの構成例を示すブロック図である。図１２に示すように、センシングシステム５００は、センサ５０１、ＬＮＡ（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）５０２、ＶＧＡ（Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ）５０３、ＡＡＦ（Ａｎｔｉ−Ａｌｉａｓ  Ｆｉｌｔｅｒ）５０４、ＡＤＣ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）５０５、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）５０６を含む。
【００１３】
センシングシステム５００では、センシング対象の物理量がセンサ５０１によりアナログの電気信号に変換され、電気信号はＬＮＡ５０２で増幅される。増幅された電気信号は、ＶＧＡ５０３でさらに増幅された後、ＡＤＣ５０５でアナログ信号がデジタル信号に変換される。
【００１４】
その際、アナログ／デジタル変換における離散時間サンプリングによる雑音の折り返しを低減するため、ＡＡＦ５０４において、増幅された電気信号に含まれる所定の帯域外の不要な高周波雑音を減衰させてから、アナログ／デジタル変換が行われる。ＡＤＣ５０５から出力されたデジタル信号は、ＤＳＰ５０６により信号処理される。
【００１５】
センサ５０１から過大信号が出力されると、ＬＮＡ５０２、ＶＧＡ５０３等の受信系回路は、線形範囲を超えた飽和動作に移行する。飽和状態に移行すると、増幅回路が通常動作へ復帰するまでに時間を要する。
【００１６】
図１３は、従来のセンシングシステムにおけるフロントエンドの構成例を示す図である。具体的に述べると、図１３には、一般的なＬＮＡとＶＧＡとを組み合わせた構成が示されている。
【００１７】
入力端６０３は、容量６０４を介してＮＰＮトランジスタ６０５のベースと接続されている。ＮＰＮトランジスタ６０５のベースは、抵抗６０８及び直流電圧源６０７を介してグラウンドに接地されている。ＮＰＮトランジスタ６０５のベース電位は、抵抗６０８及び直流電圧源６０７からなるバイアス回路により決められる。
【００１８】
ＬＮＡ６０１の利得は、ＮＰＮトランジスタ６０５のトランスコンダクタンス、エミッタデジェネレーション抵抗６０９の抵抗値、コレクタ負荷抵抗６１０の抵抗値により決められる。
【００１９】
図１４は、トランジスタのコレクタ電流Ｉｃ、コレクタ−エミッタ電位Ｖｃｅ間の静特性を示す図である。図１５は、トランジスタ及び寄生トランジスタを示す断面図である。
【００２０】
入力端６０３に過大信号が入力されると、ＮＰＮトランジスタ６０５のベース電位は上昇し、コレクタ電位は低下する。そうすると、ＮＰＮトランジスタ６０５の動作は、図１４に示す飽和領域７０１に移行する。この飽和領域７０１では、ＮＰＮトランジスタのベース−コレクタ間が順方向にバイアスされ、所望の利得を得ることができなくなる。このため、通常この飽和領域７０１に入らないようにＮＰＮトランジスタの設計は行われる。
【００２１】
飽和領域７０１に入ると、図１５に示す寄生トランジスタの問題も発生する。シリコン基板がＰ型の場合、ＮＰＮトランジスタには、寄生ＰＮＰトランジスタ８０１も存在する。ＮＰＮトランジスタ６０５のコレクタ電位がベース電位より高い場合、寄生ＰＮＰトランジスタ８０１は、ベース電位＞エミッタ電位の状態となるため寄生ＰＮＰトランジスタ８０１はオンしない。一方、入力端６０３に過大信号が入力され、ＮＰＮトランジスタ６０５がコレクタ電位＜ベース電位の状態になると、寄生ＰＮＰトランジスタ８０１はベース電位＜エミッタ電位の状態となり、寄生ＰＮＰトランジスタ８０１がオンして、ＮＰＮトランジスタ６０５のベース電流が基板電流ＩｓｕｂとしてＰ型基板に引き抜かれてしまう。
【００２２】
このときの動作をタイミングチャート用いて説明する。図１６、図１７は、過大信号入力前後の動作の一例を示すタイミングチャートである。図１６は、過大信号入力時においても寄生ＰＮＰトランジスタがオンしない場合のタイミングチャートである。通常信号期間９０１の後、過大信号バースト期間９０２においてＬＮＡ６０１の入力端６０３に過大信号が入力される。その後、通常信号期間９０３に復帰する。
【００２３】
図１６に示すように、過大信号バースト期間９０２では、線形範囲を超えて矩形波のように歪んだ信号が出力されるが、過大信号バースト期間９０２終了後は、再び通常信号を出力する。後段のＶＧＡにおいても同様の信号が出力される。
【００２４】
一方、図１７は、過大信号入力時に寄生ＰＮＰトランジスタがオンした場合のタイミングチャートである。ＬＮＡ入力は、図１６と同様である。通常信号期間１００１から過大信号バースト期間１００２に移行すると、ＮＰＮトランジスタ６０５の寄生ＰＮＰトランジスタ８０１がオンし、ベース電流の一部が基板電流ＩｓｕｂとしてＰ型基板に引き抜かれる。
【００２５】
その結果、ＮＰＮトランジスタ６０５のベース電位には、図１７に示すオフセット１００４が発生する。ＬＮＡ利得によりオフセットは増幅され、ＬＮＡ出力にも出力オフセット１００５が発生する。過大信号バースト期間１００２終了後、ＶＧＡ６０２にはオフセットを含む信号が入力されるため、ＶＧＡ６０２は線形範囲を超える飽和状態となる。その結果、出力信号は１００６のようになり、ＶＧＡ６０２は、入力信号を線形に増幅して出力することができない。
【００２６】
ＬＮＡ６０１のオフセット１００４は徐々に解消され、ＬＮＡ６０１は、過大信号バースト期間１００２前の通常動作に向かう。ただし、オフセット減衰に係る時定数は、ＬＮＡ入力の容量結合ハイパスフィルタを構成する容量６０４の容量値と、抵抗６０８の抵抗値で決まり、低域を通過させる設計であるほど入力オフセットが解消されるまでに時間を要する。この期間はＬＮＡ＋ＶＧＡの信号が消失するため、センシングシステムとして正常に動作できず、アイドル期間となる。
【００２７】
このようなＮＰＮトランジスタの飽和、寄生ＰＮＰトランジスタの問題を回避するためには、ＬＮＡ６０１を構成するトランジスタ６０５のコレクタ電位が所定電位以下に下がらないようにクランプする方法が考えられる。前述の特許文献１には、ダイオードによるコレクタ電位をクランプ方法が特許文献１に提案されている。
【００２８】
図１８は、特許文献１の図３を発明者の視点で描き直した図である。特許文献１では、シュミット回路において相補出力を得ると同時に、正負方向の閾値電圧を任意に設定可能である。図１８は、ヒステリシス幅を任意に設定できるシュミット回路１５００を示している。シュミット回路１５００は、信号を線形増幅する回路ではないが、ＮＰＮトランジスタ１５０３、エミッタデジェネレーション抵抗１５０９、コレクタ負荷抵抗１５１０がエミッタ接地増幅回路を構成しているとみれば、コレクタ負荷抵抗１５１０と並列にクランプダイオード１５１５が接続され、ＮＰＮトランジスタ１５０３のコレクタ電位が過渡的に下がりすぎて飽和状態に入るのを防いでいるとみなすことができる。
【００２９】
シュミット回路１５００が、センサからの過大信号を直接受けるような回路として使用される場合、図１８の差動対を構成するＮＰＮトランジスタ１５０１も飽和領域に入り得る。仮に差動対を構成するＮＰＮトランジスタ１５０１のコレクタ負荷抵抗１５０６にも、これと並列にクランプダイオードが追加されたとしても、入力端１５１２の電位が上昇すれば、ＮＰＮトランジスタ１５０１はいずれ飽和状態に移行し、前述の寄生ＰＮＰトランジスタがオンになり得る。
【００３０】
このような点から、センサからの過大信号に対してバイポーラトランジスタが飽和領域に入らないようなクランプ方法が求められる。
【００３１】
以下、本発明の実施の形態を、図面を参照しつつ説明する。以下で説明する各実施の形態は、本発明を実現するための一例であり、本発明の技術範囲を限定するものではない。なお、実施例において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は、特に必要な場合を除き省略する。
【００３２】
（実施の形態１）
＜増幅回路の構成＞
図１は、本発明の実施の形態１に係る増幅回路の一例を示す回路図である。図１の増幅回路１００は、図１２のＬＮＡに対応する回路である。図１の増幅回路１００は、エミッタ接地増幅回路（増幅回路本体）１１０、バイアス回路１２０、クランプ回路１３０等を備えている。
【００３３】
《エミッタ接地増幅回路》
エミッタ接地増幅回路１１０は、ＮＰＮトランジスタ（バイポーラトランジスタ）１１１、エミッタデジェネレーション抵抗１１２、コレクタ負荷抵抗１１３を有する。ＮＰＮトランジスタ１１１のエミッタは、エミッタデジェネレーション抵抗１１２を介して低電圧電源であるグラウンドに接地されている。ＮＰＮトランジスタ１１１のコレクタは、コレクタ負荷抵抗１１３を介して高電位電源と接続されている。また、ＮＰＮトランジスタ１１１のコレクタは、出力端Ｐ２と接続されている。ＮＰＮトランジスタ１１１のベースと入力端Ｐ１との間には、容量１０１が設けられている。
【００３４】
《バイアス回路》
ＮＰＮトランジスタ１１１のベースとエミッタ（又はグラウンド）との間には、ＮＰＮトランジスタ１１１のベースをバイアスするバイアス回路１２０が設けられている。バイアス回路１２０は、定電圧源回路１２１及び高抵抗１２２を備えている。定電圧源回路１２１の正側は抵抗１２２の一端と接続されている。定電圧源回路１２１の負側はグラウンドに接地され、抵抗１２２の他端は、ＮＰＮトランジスタ１１１のベースと接続されている。このように、定電圧源回路１２１及び抵抗１２２は直列に接続されている。
【００３５】
ＮＰＮトランジスタ１１１のベースは、容量１０１を介して入力端Ｐ１とＡＣ接続される。このため、バイアス回路１２０は、前段のセンサとは独立して、ＮＰＮトランジスタ１１１のベースのバイアスを設定することが可能である。
【００３６】
《クランプ回路》
ＮＰＮトランジスタ１１１のベースとコレクタとの間には、ＮＰＮトランジスタ１１１のベース−コレクタ間の電位関係を維持するクランプ回路１３０が設けられている。クランプ回路１３０は、レベルシフト回路１３１及びＮＰＮトランジスタ１１１のコレクタ電位の所定電位以下への低下を抑えるクランプダイオード１３２を備えている。コレクタ電位が低下すると、ＮＰＮトランジスタ１１１は、この電位関係に反する状態となってしまうが、クランプダイオード１３２が負荷抵抗１１３に流れる電流をバイパスしてコレクタ電位の低下を抑えることで、この電位関係が維持される。
【００３７】
レベルシフト回路１３１の正側はクランプダイオード１３２のアノードと接続されている。レベルシフト回路１３１の負側はＮＰＮトランジスタ１１１のベースと接続され、クランプダイオード１３２のカソードはＮＰＮトランジスタ１１１のコレクタと接続されている。このように、レベルシフト回路１３１及びクランプダイオード１３２は直列に接続されている。
【００３８】
クランプ回路１３０は、出力端Ｐ２の電位（すなわちＮＰＮトランジスタ１１１のコレクタ電位）が低下してＮＰＮトランジスタ１１１が飽和状態に入らないよう、ＮＰＮトランジスタ１１１のコレクタ電位をクランプする回路である。具体的に述べると、クランプダイオード１３２は、ＮＰＮトランジスタ１１１のコレクタ電位が低下しても、コレクタ電位をベース電位より高い所定のクランプ電位Ｖｃｌｐ以下にならないよう、コレクタ電位をクランプする。
【００３９】
クランプ電位Ｖｃｌｐは、ＮＰＮトランジスタ１１１のベース電位に対し、レベルシフト回路１３１の端子間電圧から、クランプダイオード１３２の順方向電位を差し引いた電位となる。
【００４０】
＜増幅回路の動作＞
次に、増幅回路の動作について説明する。入力端Ｐ１は、例えば図１２のセンサと接続される。センサから入力される信号には、検出対象のセンシングデータを含む信号だけでなく、センサ周辺の環境ノイズ等も含まれる。過大信号とは、これらの信号のうち強度が高い信号のことをいう。
【００４１】
すでに述べたように、ＮＰＮトランジスタ１１１のベースは、容量１０１を介して入力端Ｐ１とＡＣ接続されている。このため、入力信号の強度に応じて、ＮＰＮトランジスタ１１１のベース電位は変動する。また、ＮＰＮトランジスタ１１１のベース電位に応じてＮＰＮトランジスタ１１１のコレクタ電位も変動する。クランプ回路１３０は、ＮＰＮトランジスタ１１１のコレクタ電位Ｖｃが下降しても、クランプ電位Ｖｃｌｐ以下には低下させない。これにより、ＮＰＮトランジスタ１１１では、コレクタ電位Ｖｃがベース電位Ｖｂより高い状態（Ｖｃ＞Ｖｂ）が維持される。
【００４２】
＜本実施の形態による主要な効果＞
本実施の形態によれば、センサから過大信号が入力されても、ＮＰＮトランジスタ１１１のコレクタ電位がベース電位より高い状態が維持される。これにより、増幅回路１００の飽和を抑えられるので、過大信号の入力が終了した直後から、増幅回路１００は通常動作に復帰することが可能となり、信号消失のアイドル期間を低減することが可能となる。また、寄生トランジスタがオフ状態に維持され、ベース電流の引き抜きが抑えられる。これにより、増幅回路１００のＮＰＮトランジスタ１１１のベースおよびＰ２出力電位におけるオフセットの発生が抑えられる。
【００４３】
また、本実施の形態によれば、クランプダイオード１３２が設けられている。これにより、ＮＰＮトランジスタ１１１のコレクタ電位低下が抑えられ、ベース−コレクタ間の電位関係が維持される。
【００４４】
（実施の形態２）
次に、実施の形態２について説明する。なお、以下では、前述の実施の形態と重複する箇所については原則としてその説明を省略する。図２は、本発明の実施の形態２に係る増幅回路の一例を示す回路図である。図２の増幅回路２００は、エミッタ接地増幅回路１１０、バイアス回路１２０、クランプ回路２３０等を備えている。
【００４５】
《クランプ回路》
本実施の形態のクランプ回路２３０は、ダイオード２３１、抵抗２３２、定電流源２３３、エミッタフォロワのＮＰＮトランジスタ２３４、ダイオード２３５を備えている。図２に示すダイオード２３１は、ＮＰＮトランジスタのベース−コレクタ間が結線された構成である。ダイオード２３１のＮＰＮトランジスタのエミッタは、エミッタ接地増幅回路１１０のＮＰＮトランジスタ１１１のベースと接続されている。ダイオード２３１のＮＰＮトランジスタのベース及びコレクタは、抵抗２３２の一端と接続されている。ＮＰＮトランジスタのベース及びコレクタが、ダイオード２３１のアノードに対応し、ＮＰＮトランジスタのエミッタが、ダイオード２３１のカソードに対応している。
【００４６】
抵抗２３２の他端は、定電流源２３３の低電位側及びＮＰＮトランジスタ２３４のベースと接続されている。定電流源２３３の高電位側は、高電位電源と接続されている。定電流源２３３は、抵抗２３２、及びクランプ動作時にはＮＰＮトランジスタ２３４のベースへ電流を供給する。本実施の形態では、ダイオード２３１、抵抗２３２、定電流源２３３により、図１のレベルシフト回路１３１が実現される。
【００４７】
ＮＰＮトランジスタ２３４のコレクタは、高電位電源と接続されている。ＮＰＮトランジスタ２３４のエミッタは、ＮＰＮトランジスタ１１１のコレクタ及び出力端Ｐ２と接続されている。
【００４８】
エミッタフォロワのＮＰＮトランジスタ２３４は、エミッタ接地増幅器１１０のＮＰＮトランジスタ１１１のコレクタ電位（出力端Ｐ２の出力電位）をクランプする。すなわち、本実施の形態では、エミッタフォロワのＮＰＮトランジスタ２３４により、図１のクランプダイオード１３２が実現されている。
【００４９】
ＮＰＮトランジスタ２３４のエミッタ−ベース間には、エミッタ−ベース間の電圧が所定の耐圧を越えることを防ぐダイオード２３５が設けられている。ダイオード２３５は、複数のダイオード２３５ａ、２３５ｂが直列に接続された構成となっている。なお、ダイオード２３５は、１個のダイオードで構成されてもよいし、３個以上のダイオードで構成されてもよい。ダイオードの個数は、必要とされるエミッタ−ベース間の電位差に応じて適宜選択される。
【００５０】
ダイオード２３５ａのアノードは、ＮＰＮトランジスタ２３４のエミッタと接続されている。ダイオード２３５ａのカソードは、ダイオード２３５ｂのアノードと接続されている。ダイオード２３５ｂのカソードは、ＮＰＮトランジスタ２３４のベースと接続されている。
【００５１】
ダイオード２３５は、入力端Ｐ１の電位及びＮＰＮトランジスタ１１１のベース電位が低下し、出力端Ｐ２の電位が高くなった場合に、ＮＰＮトランジスタ２３４のエミッタ−ベース間の逆方向電圧を所定の耐圧以下にするクランプダイオードである。これにより、ダイオード２３５は、ＮＰＮトランジスタ２３４及びクランプ回路２３０を保護する。
【００５２】
具体的に述べると、入力端Ｐ１の電位及びＮＰＮトランジスタ１１１のベース電位が低下すると、ダイオード２３５の両端に印加される電圧は、ＮＰＮトランジスタ２３４のエミッタ側の方が高くなる。そうすると、ダイオード２３５には、ＮＰＮトランジスタ２３４のエミッタからベースへ向けて順方向の電流が流れる。これにより、ＮＰＮトランジスタ２３４のエミッタ電位は、ダイオード２３５を介して引き抜かれ、ＮＰＮトランジスタ２３４のエミッタ−ベース間の逆方向電圧が所定の耐圧以下に調整される。このように、ダイオード２３５は、ＮＰＮトランジスタ２３４のエミッタ−ベース間電位をクランプする。
【００５３】
＜増幅回路の動作＞
図３は、本発明の実施の形態２に係る増幅回路のＤＣ特性の一例を示す図である。図３のＶｃはエミッタ接地増幅回路１１０のＮＰＮトランジスタ１１１のコレクタ電位、ＶｂはＮＰＮトランジスタ１１１のベース電位、ＶｅはＮＰＮトランジスタ１１１のエミッタ電位である。図３のＶｅｆｂはクランプ回路２３０のエミッタフォロワであるＮＰＮトランジスタ２３４のベース電位である。Ｖｃｌｐは仮想的なクランプ電位である。
【００５４】
Ｖｅｆｂは、ＮＰＮトランジスタ１１１のベース電位から、ダイオードであるＮＰＮトランジスタ２３１のベース−エミッタ電位Ｖｂｅと、抵抗２３２の抵抗値と定電流源２３３から供給される電流値との積で算出される電位とを足し合わせた電位分シフトした電位となっている。すなわち、Ｖｅｆｂは、ベース電位Ｖｂに対し、これらの電位分上がっている。
【００５５】
そして、クランプ電位Ｖｃｌｐは、ＶｅｆｂからＮＰＮトランジスタ２３４のベース−エミッタ電位分低下した電位となる。したがって、ＮＰＮトランジスタ１１１のコレクタ電位Ｖｃは、クランプ回路２３０が設けられたことで、クランプ電位Ｖｃｌｐ以下に低下することはない。
【００５６】
通常動作時、ＮＰＮトランジスタ１１１は、線形範囲１１０１で動作する。線形範囲１１０１において、ＮＰＮトランジスタ１１１のベース電位Ｖｂが上昇すると、ＮＰＮトランジスタ１１１のコレクタ電位Ｖｃは低下する。従来はクランプ回路が設けられていなかたため、Ｖｃ＜Ｖｂになると寄生ＰＮＰトランジスタがオン状態となっていた。
【００５７】
しかし、本実施の形態では、クランプ電位ＶｃｌｐもＶｂ上昇とともに上昇し、コレクタ電位Ｖｃは、クランプ電位Ｖｃｌｐに近づくとクランプされ、Ｖｂから逃げるように上昇してゆく。これにより、線形範囲１１０１及び線形範囲１１０１よりもベース電位Ｖｂが高い高ベース範囲１１０２を含む広い範囲に渡ってＶｃ＞Ｖｂの状態が維持される。
【００５８】
すなわち、過大信号が入力された場合にも、寄生ＰＮＰトランジスタがオンするのを防ぎ、入力端Ｐ１におけるオフセット発生、ひいては後段のＶＧＡの飽和を防ぎ、過大信号終了直後から通常動作を行うことが可能となる。
【００５９】
図４は、本発明の実施の形態２における過大信号入力時の過渡状態の波形の一例を示す図である。図４のＶｃはＮＰＮトランジスタ１１１のコレクタ電位、ＶｂはＮＰＮトランジスタ１１１のベース電位、Ｖｃｌｐはクランプ電位である。図４に示すように、ＮＰＮトランジスタ１１１のベース電位Ｖｂが、周期的に上昇及び下降を繰り返した場合には、クランプ電位Ｖｃｌｐも、ＮＰＮトランジスタ１１１のベース電位Ｖｂに連動して上昇及び下降を繰り返す。
【００６０】
期間Ｔ１では、ベース電位Ｖｂは上昇し、コレクタ電位Ｖｃは下降している。コレクタ電位Ｖｃは、クランプ電位Ｖｃｌｐより高い状態（Ｖｃ＞Ｖｃｌｐ）から下降している。コレクタ電位Ｖｃがクランプ電位Ｖｃｌｐに達すると、期間Ｔ１が終了する。期間Ｔ２では、ベース電位Ｖｂは、上昇した後下降している。一方、コレクタ電位Ｖｃは、クランプ電位Ｖｃｌｐにクランプされており、ベース電位Ｖｂと連動して上昇した後下降している。期間Ｔ３では、ベース電位Ｖｂは、下降した後上昇している。一方、コレクタ電位Ｖｃは、上昇した後下降しており、クランプ電位Ｖｃｌｐより高い状態となっている。過大信号入力が正弦波である場合の過渡状態において、エミッタ接地増幅回路１１０のＮＰＮトランジスタ１１１は、これらの動作を繰り返す。
【００６１】
＜本実施の形態による主要な効果＞
本実施の形態によれば、実施の形態１における効果に加え、以下の効果が得られる。本実施の形態によれば、ダイオード２３１及び抵抗２３２に定電流源２３３から定電流を流すことで、ＮＰＮトランジスタ２３４のベース電位は、ＮＰＮトランジスタ１１１のベース電位Ｖｂより高く設定される。
【００６２】
また、本実施の形態によれば、クランプ回路２３０のレベルシフト回路２３１及びクランプダイオード２３４には、ＮＰＮトランジスタがそれぞれ設けられている。この構成によれば、ダイオード２３１を構成するＮＰＮトランジスタと、ＮＰＮトランジスタ２３４との間における、ベース−エミッタ電位のばらつきや温度変動を相殺させることが可能となる。また、これにより、安定したクランプ電位Ｖｃｌｐが得られる。
【００６３】
また、本実施の形態によれば、レベルシフト回路を構成する抵抗２３２が設けられている。この構成によれば、クランプ電位Ｖｃｌｐの調整を容易に行うことが可能となる。
【００６４】
また、本実施の形態によれば、ＮＰＮトランジスタ２３４のエミッタ−ベース間にダイオード２３５が設けられている。この構成によれば、ＮＰＮトランジスタ２３４のエミッタ−ベース間の逆方向電圧が所定の耐圧以下に調整されるので、ＮＰＮトランジスタ２３４及びクランプ回路２３０を保護することが可能となる。
【００６５】
また、本実施の形態によれば、レベルシフト回路１３１のダイオードは、ベース−コレクタ間が結線されたバイポーラトランジスタで構成されている。
【００６６】
（実施の形態３）
次に、実施の形態３について説明する。電源ノイズ等の同相ノイズに対する耐性確保や、出力信号の偶数次歪の低減等のため、増幅回路を差動構成にしたい場合がある。そこで、以下の実施の形態では、増幅回路本体が差動増幅器で構成された増幅回路について説明する。
【００６７】
図５は、本発明の実施の形態３に係る増幅回路の構成の一例を示す回路図である。図５の増幅回路３００は、差動増幅器（増幅回路本体）３１０、バイアス回路３２０、クランプ回路３３０等を備えている。図５に示すように、増幅回路３００は、シングルエンド入力、差動出力に対応した構成となっている。
【００６８】
《差動増幅器》
差動増幅器３１０は、図５に示すように、正側の第１回路３１０ａ、負側の第２回路３１０ｂ、定電流源３１５を有する。第１回路３１０ａ、第２回路３１０ｂは、一対の差動対を構成する。第１回路３１０ａは、正側のＮＰＮトランジスタ３１１ａ、抵抗３１２ａ、３１３ａを有する。ＮＰＮトランジスタ３１１ａのエミッタは、抵抗３１２ａを介して定電流源３１５と接続されている。ＮＰＮトランジスタ３１１ａのコレクタは、抵抗３１３ａを介して高電位電源と接続されている。また、ＮＰＮトランジスタ３１１ａのコレクタは、出力端Ｐ１２ａと接続されている。ＮＰＮトランジスタ３１１ａのベースと入力端Ｐ１１との間には、容量３０１ａが設けられている。
【００６９】
第２回路３１０ｂは、負側のＮＰＮトランジスタ３１１ｂ、抵抗３１２ｂ、３１３ｂを有する。ＮＰＮトランジスタ３１１ｂのエミッタは、抵抗３１２ｂを介して定電流源３１５と接続されている。ＮＰＮトランジスタ３１１ｂのコレクタは、抵抗３１３ｂを介して高電位電源と接続されている。また、ＮＰＮトランジスタ３１１ｂのコレクタは、出力端Ｐ１２ｂと接続されている。ＮＰＮトランジスタ３１１ａのベースとグラウンドとの間には、容量３０１ｂが設けられている。
【００７０】
第１回路３１０ａ及び第２回路３１０ｂは、抵抗を介して、エミッタ同士が接続されている。このように、第１回路３１０ａ及び第２回路３１０ｂは、互いに対称な差動対を構成している。定電流源３１５により、差動増幅器３１０内の電流が一定に保たれる。
【００７１】
《バイアス回路》
バイアス回路３２０は、ＮＰＮトランジスタ３１１ａのベース及びＮＰＮトランジスタ３１１ｂのベースをバイアスする回路である。図５に示すように、バイアス回路３２０は、レベルシフト回路３２１、高抵抗値の抵抗３２２ａ、３２２ｂを備えている。
【００７２】
抵抗３２２ａの一端は、ＮＰＮトランジスタ３１１ａのベースと接続されている。抵抗３２２ｂの一端は、ＮＰＮトランジスタ３１１ｂのベースと接続されている。抵抗３２２ａの他端は、抵抗３２２ｂの他端と接続されている。このように、抵抗３２２ａ、３２２ｂは、ＮＰＮトランジスタ３１１ａのベースとＮＰＮトランジスタ３１１ｂのベースとの間で直列に接続されている。
【００７３】
定電圧源回路３２１の正側は抵抗３２２ａの他端及び抵抗３２２ｂの他端と接続されている。定電圧源回路３２１の負側はグラウンドに接地されている。
【００７４】
ＮＰＮトランジスタ３１１ａのベースは、容量３０１ａを介して入力端Ｐ１１とＡＣ接続される。また、ＮＰＮトランジスタ３１１ｂのベースは、容量３０１ｂを介してグラウンドに接地されている。このため、バイアス回路３２０は、前段のセンサとは独立して、ＮＰＮトランジスタ３１１ａのベース、ＮＰＮトランジスタ３１１ｂのベースのバイアスを決定することが可能である。
【００７５】
《クランプ回路》
ＮＰＮトランジスタ３１１ａのベースとコレクタとの間、及びＮＰＮトランジスタ３１１ｂのベースとコレクタとの間には、クランプ回路３３０が設けられている。クランプ回路３３０は、出力端Ｐ１２ａ、Ｐ１２ｂの電位が低下してＮＰＮトランジスタ３１１ａ、３１１ｂが飽和状態に入らないよう、ＮＰＮトランジスタ３１１ａのコレクタ電位、ＮＰＮトランジスタ３１１ｂのコレクタ電位をクランプする。
【００７６】
クランプ回路３３０は、図５に示すように、レベルシフト回路３３１、クランプダイオード３３２ａ、３３２ｂ、及び整流回路３３９を備えている。整流回路３３９の入力端は、ＮＰＮトランジスタ３１１ａのベース、及びＮＰＮトランジスタ３１１ｂのベースとそれぞれ接続されている。整流回路３３９の出力端は、レベルシフト回路３３１の負側と接続されている。整流回路３３９は、ＮＰＮトランジスタ３１１ａ、３１１ｂそれぞれのベース電位のうちいずれかを選択し出力する。
【００７７】
レベルシフト回路３３１の正側は、クランプダイオード３３２ａのアノード、及びクランプダイオード３３２ｂのアノードとそれぞれ接続されている。クランプダイオード３３２ａのカソードは、ＮＰＮトランジスタ３１１ａのコレクタ及び出力端Ｐ１２ａと接続されている。クランプダイオード３３２ｂのカソードは、ＮＰＮトランジスタ３１１ｂのコレクタ及び出力端Ｐ１２ｂと接続されている。このように、本実施の形態では、一対のＮＰＮトランジスタ３１１ａ、３１１ｂのそれぞれに対応するクランプダイオード３３２ａ、３３２ｂが設けられている。
【００７８】
クランプ回路３３０は、出力端Ｐ１２ａ、Ｐ１２ｂの電位が低下してＮＰＮトランジスタ３１１ａ、３１１ｂが飽和状態に入らないよう、ＮＰＮトランジスタ３１１ａのコレクタ電位、及びＮＰＮトランジスタ３１１ｂのコレクタ電位をクランプする回路である。
【００７９】
＜増幅回路の動作＞
次に、差動増幅器を有する増幅回路の動作について説明する。入力端Ｐ１１は、例えば図２１のセンサと接続される。このため、ＮＰＮトランジスタ３１１ａのベースは、センサから入力される信号の強度に応じて電位が変動する。
【００８０】
一方、差動対を構成するＮＰＮトランジスタ３１１ｂのベースは、容量３０１ｂを介して接地されている。このため、ＮＰＮトランジスタ３１１ｂのベースに信号は入力されず、ＮＰＮトランジスタ３１１ｂのベース電位は、ＤＣ電位となっている。
【００８１】
差動増幅器３１０は、ＮＰＮトランジスタ３１１ａのベース電位、及びＮＰＮトランジスタ３１１ｂのベース電位に応じて、出力端Ｐ１２ａ、Ｐ１２ｂから所定の電位がそれぞれ出力される。このように、増幅回路本体が差動増幅器で構成された場合、各トランジスタのベース電位に応じた所定の差動出力が得られる。
【００８２】
整流回路３３９は、差動対を構成するＮＰＮトランジスタ３１１ａ、３１１ｂの各ベース電位のうち、高い方の電位を取り出す。そして、クランプ回路３３０は、整流回路３３９の出力電位を基準として、電位をシフトさせることでクランプ電位を生成する。そして、クランプダイオード３３２ａは、ＮＰＮトランジスタ３１１ａのコレクタ電位が低下しても、ＮＰＮトランジスタ３１１ａのコレクタ電位をクランプする。また、クランプダイオード３３２ｂは、ＮＰＮトランジスタ３１１ｂのコレクタ電位が低下しても、ＮＰＮトランジスタ３１１ｂのコレクタ電位をクランプする。
【００８３】
＜本実施の形態による主要な効果＞
本実施の形態によれば、増幅回路本体は、対称な構成を有する第１回路３１０ａ、３１０ｂにより差動対で構成されている。この構成によれば、電源ノイズ等の同相ノイズを低減させることができる。これにより、同相ノイズに対する耐性を向上させることが可能となる。また、出力信号の偶数次歪を低減させることが可能となる。
【００８４】
また、本実施の形態によれば、一対のＮＰＮトランジスタ３１１ａ、３１１ｂのそれぞれに対応するクランプダイオード３３２ａ、３３２ｂが設けられている。この構成によれば、ＮＰＮトランジスタ３１１ａ、３１１ｂごとにコレクタ電位のクランプができる。
【００８５】
（実施の形態４）
次に、実施の形態４について説明する。図６は、本発明の実施の形態４に係る増幅回路の一例を示す回路図である。図４の増幅回路４００は、差動増幅器（増幅回路本体）３１０、バイアス回路３２０、クランプ回路４３０等を備えている。図６の増幅回路４００は、図５の増幅回路３００と類似しており、シングルエンド入力、差動出力に対応した構成となっている。
【００８６】
《クランプ回路》
本実施の形態のクランプ回路４３０は、ダイオード４３１、抵抗４３２、定電流源４３３、エミッタフォロワのＮＰＮトランジスタ４３４ａ、４３４ｂ、ダイオード４３５ａ、４３５ｂ、整流回路４３９を備えている。
【００８７】
整流回路４３９は、図６に示すように、エミッタフォロワのＮＰＮトランジスタ４３９ａ、４３９ｂ、定電流源４３９ｃを有する。ＮＰＮトランジスタ４３９ａのベースは、差動増幅器３１０のＮＰＮトランジスタ３１１ａのベースと接続されている。ＮＰＮトランジスタ４３９ｂのベースは、差動増幅器３１０のＮＰＮトランジスタ３１１ｂのベースと接続されている。
【００８８】
ＮＰＮトランジスタ４３９ａのエミッタ及びＮＰＮトランジスタ４３９ｂのエミッタは、定電流源４３９ｃの高電位側と接続されている。また、ＮＰＮトランジスタ４３９ａのエミッタ及びＮＰＮトランジスタ４３９ｂのエミッタは、ダイオード４３１ａのカソードと接続されている。定電流源４３９ｃの低電位側は、グラウンドに接地されている。
【００８９】
ＮＰＮトランジスタ４３９ａのコレクタ及びＮＰＮトランジスタ４３９ｂのコレクタは、高電位電源と接続されている。このように、本実施の形態の整流回路４３９は、ＮＰＮトランジスタ４３９ａ、４３９ｂのエミッタ同士が互いに接続されたエミッタ共通のエミッタフォロワで実現されている。このように、整流回路４３９は、一対のバイポーラトランジスタ３１１ａ、３１１ｂのそれぞれに対応する一対のエミッタフォロワのバイポーラトランジスタ４３９ａ、４３９ｂを有している。
【００９０】
ダイオード４３１は、ダイオード４３１ａ、４３１ｂを有しており、高電位側からダイオード４３１ｂ、４３１ａが順次直列に接続された構成となっている。ダイオード４３１ａ、４３１ｂは、図２のダイオード２３１と同様の構成であり、ＮＰＮトランジスタのベース−コレクタ間が結線された構成である。したがって、ＮＰＮトランジスタのベース及びコレクタが、ダイオード４３１ａ、４３１ｂのアノードに対応し、ＮＰＮトランジスタのエミッタが、ダイオード４３１ａ、４３１ｂのカソードに対応している。
【００９１】
ダイオード４３１ａのカソードは、ＮＰＮトランジスタ４３９ａのエミッタ及びＮＰＮトランジスタ４３９ｂのエミッタと接続されている。ダイオード４３１ａのアノードは、ダイオード４３１ｂのカソードと接続されている。ダイオード４３１ｂのアノードは、抵抗４３２の一端と接続されている。
【００９２】
抵抗４３２の他端は、定電流源４３３の低電位側、ＮＰＮトランジスタ４３４ａのベース、及びＮＰＮトランジスタ４３４ｂのベースと接続されている。定電流源４３３の高電位側は、高電位電源と接続されている。定電流源４３３は、抵抗４３２、さらにクランプ動作時にはＮＰＮトランジスタ４３４ａのベース、及びＮＰＮトランジスタ４３４ｂのベースへ電流を供給する。本実施の形態では、ダイオード４３１ａ、４３１ｂ、抵抗４３２、定電流源４３３により、図５のレベルシフト回路３３１が実現される。
【００９３】
ＮＰＮトランジスタ４３４ａのコレクタは、高電位電源と接続されている。ＮＰＮトランジスタ４３４ａのエミッタは、ＮＰＮトランジスタ３１１ａのコレクタ及び出力端Ｐ１２ａと接続されている。エミッタフォロワのＮＰＮトランジスタ４３４ａは、ＮＰＮトランジスタ３１１ａのコレクタ電位（出力端Ｐ１２ａの出力電位）をクランプする。すなわち、本実施の形態では、エミッタフォロワのＮＰＮトランジスタ４３４ａにより、図３のクランプダイオード３３２ａが実現されている。
【００９４】
ＮＰＮトランジスタ４３４ａのエミッタ−ベース間には、ダイオード４３５ａが設けられている。ダイオード４３５ａは、複数のダイオードが直列に接続された構成となっている。なお、ダイオード４３５ａは、１個のダイオードで構成されてもよいし、３個以上のダイオードで構成されてもよい。
【００９５】
ＮＰＮトランジスタ４３４ｂのコレクタは、高電位電源と接続されている。ＮＰＮトランジスタ４３４ｂのエミッタは、ＮＰＮトランジスタ３１１ｂのコレクタ及び出力端Ｐ１２ｂと接続されている。エミッタフォロワのＮＰＮトランジスタ４３４ｂは、ＮＰＮトランジスタ３１１ｂのコレクタ電位（出力端Ｐ１２ｂの出力電位）をクランプする。すなわち、本実施の形態では、エミッタフォロワのＮＰＮトランジスタ４３４ｂにより、図３のクランプダイオード３３２ｂが実現されている。
【００９６】
ＮＰＮトランジスタ４３４ｂのエミッタ−ベース間には、ダイオード４３５ｂが設けられている。ダイオード４３５ｂは、複数のダイオードが直列に接続された構成となっている。なお、ダイオード４３５ｂは、１個のダイオードで構成されてもよいし、３個以上のダイオードで構成されてもよい。
【００９７】
ダイオード４３５ａ、４３５ｂは、入力端Ｐ１１の電位及びＮＰＮトランジスタ３１１ａ、３１１ｂそれぞれのベース電位が低下し、出力端Ｐ１２ａ、Ｐ１２ｂの電位が高くなった場合に、ＮＰＮトランジスタ４３４ａ、４３４ｂのエミッタ−ベース間の逆方向電圧を所定の耐圧以下にするクランプダイオードである。このように、ダイオード４３５ａ、４３５ｂは、ＮＰＮトランジスタ４３４ａ、４３４ｂをそれぞれ保護し、クランプ回路２３０を保護する。
【００９８】
具体的に述べると、入力端Ｐ１１の電位及びＮＰＮトランジスタ１１１のベース電位が低下すると、ダイオード４３５ａの両端に印加される電圧は、ＮＰＮトランジスタ４３４ａのエミッタ側の方が高くなる。そうすると、ダイオード４３５ａには、ＮＰＮトランジスタ４３４ａのエミッタからベースへ向けて順方向の電流が流れる。これにより、ＮＰＮトランジスタ４３４ａのエミッタ電位は、ダイオード４３５ａを介して下げられ、ＮＰＮトランジスタ４３４ａのエミッタ−ベース間の逆方向電圧が所定の耐圧以下に調整される。このように、ダイオード４３５ａは、ＮＰＮトランジスタ４３４ａのエミッタ−ベース間電位をクランプする。ダイオード４３５ｂも、ダイオード４３５ａと同様に動作し、ＮＰＮトランジスタ４３４ｂのエミッタ−ベース間電位をクランプする。
【００９９】
＜増幅回路の動作＞
図７は、本発明の実施の形態４に係る増幅回路のＤＣ特性の一例を示す図である。図７は、主に差動増幅器３１０の第１回路３１０ａのＤＣ特性を示している。図７のＶｃａは差動増幅器３１０のＮＰＮトランジスタ３１１ａのコレクタ電位、ＶｂａはＮＰＮトランジスタ３１１ａのベース電位、ＶｅａはＮＰＮトランジスタ３１１ａのエミッタ電位である。図７のＶｅｆｂはＮＰＮトランジスタ４３４ａ、４３４ｂのベース電位である。Ｖｃｌｐは仮想的なクランプ電位である。
【０１００】
Ｖｅｆｂは、整流回路４３９の出力電位から、ダイオード４３１ａ、４３１ｂの各ベース−エミッタ電位Ｖｂｅと、抵抗４３２の抵抗値と定電流源４３３から供給される電流値との積で算出される電位とを足し合わせた電位分高い電位にシフトしている。
【０１０１】
より具体的に述べると、Ｖｅｆｂは、差動増幅器３１０のＮＰＮトランジスタ３１１ａ、３１１ｂのうち高い方のベース電位から、整流回路４３９のＮＰＮトランジスタ４３９ａ、４３９ｂのいずれかのベース−エミッタ電位Ｖｂｅ分下がり、ダイオード４３１ａ、４３１ｂの各ベース−エミッタ電位Ｖｂｅ上がり、抵抗４３２の抵抗値と定電流源４３３から供給される電流値との積で算出される電位分上がった電位となっている。
【０１０２】
そして、クランプ電位Ｖｃｌｐは、ＶｅｆｂからＮＰＮトランジスタ４３４ａのベース−エミッタ電位Ｖｂｅ分低下した電位となっている。ＮＰＮトランジスタ３１１ａのコレクタ電位Ｖｃａは、クランプ回路２３０が設けられたことで、クランプ電位Ｖｃｌｐ以下に低下することはない。
【０１０３】
また、すでに述べたように、Ｖｅｆｂは、差動増幅器３１０のＮＰＮトランジスタのベース電位に対し、整流回路４３９に含まれるＮＰＮトランジスタのベース−エミッタ電位分下がり、ダイオード４３１に含まれる２つのＮＰＮトランジスタのベース−エミッタ電位分上がっている。一方、クランプ電位Ｖｃｌｐは、ＶｅｆｂからＮＰＮトランジスタ４３４ａのベース−エミッタ電位Ｖｂｅ分下がった電位である。このため、クランプ電位Ｖｃｌｐでは、前述のＮＰＮトランジスタのベース−エミッタＶｂｅはすべて相殺されている。よって、クランプ電位Ｖｃｌｐは、差動増幅器３１０に含まれるいずれかのＮＰＮトランジスタのベース電位と、抵抗４３２×定電流源４３３から供給される電流との合計で決まる。
【０１０４】
したがって、クランプ電流Ｖｃｌｐは、経路上に設けられたＮＰＮトランジスタの影響を受けないため、温度変動やバラツキに対する安定性に優れたクランプ電位Ｖｃｌｐを設定することが可能となる。
【０１０５】
図７と図３とを比較すると、ベース電位が低い領域におけるＮＰＮトランジスタ３１１ａの動作は、図３と異なっている。一方、線形範囲１３０１、及び高ベース範囲１３０２における動作は、図３と概ね同様である。すなわち、増幅回路本体として差動増幅器３１０が用いられた場合においても、線形範囲１３０１及び過大信号が入力時の高ベース範囲１３０２を含む広い範囲に渡ってＶｃａ＞Ｖｂａの状態が維持される。
【０１０６】
《整流回路が必要な理由》
差動増幅器を備えた増幅回路では、クランプ回路に整流回路が設けられている。ここで、整流回路が必要な理由について説明する。なお、以下では、実施の形態４に構成に沿って整流回路が必要な理由の説明を行う。
【０１０７】
整流回路４３９は、差動増幅器４１０を構成する正側のＮＰＮトランジスタ３１１ａのベース電位、及び負側のＮＰＮトランジスタ４３１ｂのベース電位のうち、高い方の電位を選択し、選択したベース電位からＮＰＮトランジスタのベース−エミッタ電位分下がった電位を出力する。
【０１０８】
前述の通り、差動増幅器３１０ａの負側のＮＰＮトランジスタ４３１ｂのベースはＤＣ電位である。このため、過大信号により、正側のＮＰＮトランジスタ４３１ａのベース電位が低下した場合、負側のＮＰＮトランジスタ４３１ｂのベース電位を基にクランプ電位が決まることとなる。このため、正側のＮＰＮトランジスタ４３１ａのベース電位Ｖｂａが低い領域では、図７に示すように、Ｖｅｆｂ及びＶｃｌｐは、Ｖｂａに追従せず、負側のＮＰＮトランジスタ４３１ｂのベース電位を基に規定される所定の電位で下げ止まる。
【０１０９】
図８、図９は、整流回路が必要な理由を説明する図である。図８は、主に差動増幅器３１０の第２回路３１０ｂのＤＣ特性を示している。図８の横軸は、信号入力である正側のＮＰＮトランジスタ３１１ａのベース電位Ｖｂａである。図８のＶｃｂは差動増幅器３１０の負側のＮＰＮトランジスタ３１１ｂのコレクタ電位、ＶｂｂはＮＰＮトランジスタ３１１ｂのベース電位、ＶｅｂはＮＰＮトランジスタ３１１ｂのエミッタ電位である。
【０１１０】
ＮＰＮトランジスタ３１１ｂのベースには、センサからの入力信号は供給されない。また、負側のＮＰＮトランジスタ３１１ｂのベースは、ハイインピーダンスである。このため、正側のＮＰＮトランジスタ３１１ａのベース電位Ｖｂａが高くなると、負側のＮＰＮトランジスタ３１１ｂのエミッタ電位Ｖｅｂは、ＶｂａからＮＰＮトランジスタ３１１ａのベース−エミッタ電位分だけ電位が下がったＮＰＮトランジスタ３１１ａのエミッタ電位に追従して電位が上昇する。そして、ＮＰＮトランジスタ３１１ｂのエミッタ電位Ｖｅｂの上昇に追従して、ＮＰＮトランジスタ３１１ｂのベース電位Ｖｂｂも上昇する。
【０１１１】
一方、Ｖｂａが低い領域においては、ＮＰＮトランジスタ３１１ｂのベース電位Ｖｂｂは、バイアス回路３２０により規定される一定の電位となる。そして、整流回路４３９は、一定のベース電位ＶｂｂからＮＰＮトランジスタ４３９ｂのベース−エミッタ電位分だけ下がった電位を出力する。このため、線形領域１６０１よりＶｂａが低い領域では、クランプ電位Ｖｃｌｐは、Ｖｂａによらない所定の電位で下げ止まった状態となる。このため、ＮＰＮトランジスタ３１１ｂのコレクタ電位Ｖｃｂは、クランプ電位Ｖｃｌｐ以下には低下せず、Ｖｂａが低い領域においてもＶｃｂ＞Ｖｂｂの状態が維持される。
【０１１２】
図９は、クランプ回路に整流回路が設けられない場合の負側トランジスタのＤＶ特性を例示する図である。なお、図９に付された各符号は、図８と同じである。仮に、クランプ回路４３０に整流回路４３９が設けられない場合、クランプ電位Ｖｃｌｐは、Ｖｂａのみに追従することとなる。また、線形領域１７０１よりＶｂａが低い領域においても、クランプ電位Ｖｃｌｐは、Ｖｂａのみに追従して低下し、負側のＮＰＮトランジスタのコレクタ電位ＶｃｂもＶｃｌｐまで低下する。そうすると、線形領域１７０１よりＶｂａが低い領域では、Ｖｃｂ＜Ｖｂの状態となってしまい。Ｖｃｂ＞Ｖｂｂの状態を維持することができなくなる。このように、差動増幅器を備えた増幅回路では、整流回路が必要となる。
【０１１３】
また、整流回路を搭載すれば、トランジスタの耐圧を緩和させることが可能である。エミッタフォロワのＮＰＮトランジスタ４３４ａのエミッタ−ベース電圧をＶｅｆｅｂとする。ＮＰＮトランジスタ４３４ａのベース電位Ｖｂａが線形領域１３０１より低い領域では、Ｖｅｆｅｂは、図７に示すように、ほぼ一定となる。
【０１１４】
一般に、ＮＰＮトランジスタにおけるエミッタ−ベース間の逆方向耐圧（Ｖｂ＜Ｖｅ）は半導体プロセスに依存するが、過大信号入力時においても耐圧違反が発生しない設計をする必要がある。そこで、クランプ回路４３０に整流回路４３９を導入すれば、ＮＰＮトランジスタ４３４ａ、４３４ｂの耐圧違反に対するマージンを確保することが可能となる。
【０１１５】
エミッタフォロワのＮＰＮトランジスタ４３４ａ、４３４ｂに設けられたエミッタ−ベース間のクランプダイオード４３５ａ、４３５ｂによってもこれと同様の効果が得られる。ただし、クランプダイオード４３５ａ、４３５ｂでは、ダイオード順方向電圧の自然数倍の値でしかクランプ電圧を規定することができないという制約がある。一方、整流回路４３９、ダイオード４３１、抵抗４３２、定電流源４３３を用いれば、Ｖｅｆｂ、Ｖｅｆｅｂを任意に設定できるという利点がある。
【０１１６】
また、整流回路４３９は、差動対のＮＰＮトランジスタ３３１ａのベース、３３１ｂのベースの双方と接続されるため、差動増幅器の対称性を確保しつつ、電源ノイズの除去性能向上や偶数次歪み低減の効果が得られる。
【０１１７】
《過渡状態におけるクランプ電位の変動》
次に、過渡状態におけるクランプ電位の変動について説明する。図１０、図１１は、本発明の実施の形態４における過大信号入力時の過渡状態の波形の一例を示す図である。図１０は、差動増幅器３１０の正側のＮＰＮトランジスタ３１１ａにおける過渡状態の波形を示している。
【０１１８】
図１０のＶｃａは正側のＮＰＮトランジスタ３１１ａのコレクタ電位、ＶｂａはＮＰＮトランジスタ３１１ａのベース電位、Ｖｃｌｐはクランプ電位である。図１０に示すように、ＮＰＮトランジスタ３１１ａの動作は、図４と類似している。しかし、クランプ電位Ｖｃｌｐの波形は、図４と異なっている。
【０１１９】
期間Ｔ１１、Ｔ１２におけるクランプ電位Ｖｃｌｐの波形は、図４の期間Ｔ１、Ｔ２それぞれにおける波形と同様である。一方、期間Ｔ１３では、ＮＰＮトランジスタ３１１ａのベース電位Ｖｂａは、ＮＰＮトランジスタ３１１ｂのベース電位より低くなっている。この場合、クランプ電位Ｃｖｌｐは、電位が低いベース電位Ｖｂａには追従せず、電位が高いＮＰＮトランジスタ３１１ｂのベース電位により規定される。このため、期間Ｔ１３のクランプ電位Ｃｖｌｐは、ほぼ一定の電位となる。過大信号入力時の過渡状態において、差動増幅器３１０のＮＰＮトランジスタ３１１ａは、これらの動作を繰り返す。このように、ＮＰＮトランジスタ３１１ａでは、Ｖｃａ＞Ｖｂａの状態が維持される。
【０１２０】
一方、図１１は、差動増幅器３１０の負側のＮＰＮトランジスタ３１１ｂにおける過渡状態の波形を示している。
【０１２１】
期間Ｔ２１では、ＮＰＮトランジスタ３１１ａの方がＮＰＮトランジスタ３１１ｂよりもベース電位が高い状態となっている。ＮＰＮトランジスタ３１１ｂのコレクタ電位Ｖｃｂは、大きく上昇した後下降している。また、この影響で、ＮＰＮトランジスタ３１１ｂのベース電位Ｖｂｂも、所定の電位からわずかに上昇した後下降している。期間Ｔ２１のクランプ電位Ｖｃｌｐは、ＮＰＮトランジスタ３１１ａのベース電位に基づき規定され、ＮＰＮトランジスタ３１１ａのベース電位に追従して上昇し下降している。
【０１２２】
これに対し、期間Ｔ２２では、ＮＰＮトランジスタ３１１ｂの方がＮＰＮトランジスタ３１１ａよりもベース電位が高い状態となっている。したがって、期間Ｔ２２のクランプ電位Ｖｃｌｐは、ＮＰＮトランジスタ３１１ｂのベース電位に基づき規定される。ＮＰＮトランジスタ３１１ｂのベース電位は、ほぼ一定であるので、この期間Ｔ２２のクランプ電位Ｖｃｌｐもほぼ一定である。期間Ｔ２１の後半においてＮＰＮトランジスタ３１１ｂのコレクタ電位Ｖｃｂは急激に下降している。しかしながら、期間Ｔ２２では、ＮＰＮトランジスタ３１１ｂのコレクタ電位Ｖｃｂはクランプ電位Ｖｃｌｐでクランプされ、クランプ電位Ｖｃｌｐ以下に低下しないようになっている。このように、ＮＰＮトランジスタ３１１ｂにおいても、Ｖｃｂ＞Ｖｂｂの状態が維持される。
【０１２３】
＜本実施の形態による主要な効果＞
本実施の形態によれば、整流回路４３９は、一対のバイポーラトランジスタ３１１ａ、３１１ｂのそれぞれに対応する一対のエミッタフォロワのバイポーラトランジスタ４３９ａ、４３９ｂを有している。この構成によれば、バイポーラトランジスタ３１１ａ、３１１ｂのそれぞれのベース電位を適切に選択することが可能である。また、この構成によれば、バイポーラトランジスタ４３９ａ、４３９ｂが並列接続されているので、いずれのベース電位が選択されても、整流回路４９３における電位シフト量を同じにすることが可能となる。
【０１２４】
ここまで、バイポーラトランジスタとしてＮＰＮトランジスタを例示して説明してきたが、ＰＮＰトランジスタを用いることももちろん可能である。ＰＮＰトランジスタを用いた場合、ベース−コレクタ間の電位関係、及びベース−エミッタ間の電位関係は、ＮＰＮトランジスタを用いた場合とは逆になる。
【０１２５】
なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。なお、図面に記載した各部材や相対的なサイズは、本発明を分かりやすく説明するため簡素化・理想化しており、実装上はより複雑な形状となる場合がある。
【符号の説明】
【０１２６】
１００、２００、３００、４００…増幅回路、１１０、３１０…増幅回路本体、１３０、２３０、３３０、４３０…クランプ回路、１３１、３３１…レベルシフト回路、１３２、３３２ａ、３３２ｂ…クランプダイオード、２３４、４３４ａ、４３４ｂ…ＮＰＮトランジスタ（クランプダイオード）、２３５、４３５ａ、４３５ｂ…ダイオード、３３９、４３９…整流回路
【図１】
2020195103.tif 000003
【図２】
2020195103.tif 000004
【図３】
2020195103.tif 000005
【図４】
2020195103.tif 000006
【図５】
2020195103.tif 000007
【図６】
2020195103.tif 000008
【図７】
2020195103.tif 000009
【図８】
2020195103.tif 000010
【図９】
2020195103.tif 000011
【図１０】
2020195103.tif 000012
【図１１】
2020195103.tif 000013
【図１２】
2020195103.tif 000014
【図１３】
2020195103.tif 000015
【図１４】
2020195103.tif 000016
【図１５】
2020195103.tif 000017
【図１６】
2020195103.tif 000018
【図１７】
2020195103.tif 000019
【図１８】
2020195103.tif 000020