(57)【要約】【課題】入力信号をリニア増幅動作とスイッチング増幅動作を行う装置において、小型化が可能な増幅装置及び方法を提供すること。【解決手段】増幅装置１１は、入力信号を増幅して第１出力信号を出力する第１増幅部１１１と、第１増幅部１１１と並列に接続され、入力信号によってスイッチング動作を行い、スイッチ出力信号を出力する入力スイッチ部１１２と、第１出力信号又はスイッチ出力信号を増幅して第２出力信号を出力する第２増幅部１１３と、を備え、入力信号の種別に基づいて、第１増幅部１１１又は入力スイッチ部１１２が動作する。【選択図】図１
2020195061.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅して第１出力信号を出力する第１増幅部と、
前記第１増幅部と並列に接続され、前記入力信号によってスイッチング動作を行い、スイッチ出力信号を出力する入力スイッチ部と、
前記第１出力信号又は前記スイッチ出力信号を増幅して第２出力信号を出力する第２増幅部と、
を備え、
前記入力信号の種別に基づいて、前記第１増幅部又は前記入力スイッチ部が動作する、
増幅装置。
【請求項２】
前記入力信号の種別が振幅変調信号の場合、前記第１増幅部が動作し、前記入力スイッチ部は動作を停止し、
前記入力信号の種別が定包絡線信号の場合、前記入力スイッチ部が動作し、前記第１増幅部は動作を停止する、
請求項１に記載の増幅装置。
【請求項３】
前記第１増幅部が動作する間は、前記入力スイッチ部は動作を停止し、
前記入力スイッチ部が動作する間は、前記第１増幅部は動作を停止する、
請求項１に記載の増幅装置。
【請求項４】
前記第２出力信号を整合する受動回路をさらに備える、
請求項１に記載の増幅装置。
【請求項５】
前記入力信号、前記第１出力信号、前記スイッチ出力信号、及び前記第２出力信号は、差動信号である、
請求項１に記載の増幅装置。
【請求項６】
前記第１増幅部は、第１トランジスタを有し、
前記入力スイッチ部は、第２トランジスタを有し、
前記第２増幅部は、第３トランジスタを有し、
前記入力信号は、前記第１トランジスタのゲートと前記第２トランジスタのゲートに接続され、
前記第１トランジスタのソースと前記第２トランジスタのソースは、グランドに接続され、
前記第１トランジスタのドレインと前記第２トランジスタのドレインは、前記第３トランジスタのソースに接続され、
前記第２出力信号は、前記第３トランジスタのドレインから出力され、
前記入力信号が振幅変調信号の場合、前記第１トランジスタのゲートに第１所定電圧が印加されて前記第１増幅部が動作し、前記第２トランジスタのゲートに低レベル電圧が印加され前記入力スイッチ部が動作を停止し、
前記入力信号が定包絡線信号の場合、前記第１トランジスタのゲートに前記低レベル電圧が印加されて前記第１増幅部が動作を停止し、前記入力スイッチ部が動作する、
請求項１に記載の増幅装置。
【請求項７】
前記第１増幅部は、第１トランジスタを有し、
前記入力スイッチ部は、第２トランジスタを有し、
前記第２増幅部は、リニア増幅用第３トランジスタとスイッチング増幅用第３トランジスタとを有し、
前記入力信号は、前記第１トランジスタのゲートと前記第２トランジスタのゲートに接続され、
前記第１トランジスタのソースと前記第２トランジスタのソースは、グランドに接続され、
前記第１トランジスタのドレインは、前記リニア増幅用第３トランジスタのソースに接続され、
前記第２トランジスタのドレインは、前記スイッチング増幅用第３トランジスタのソースに接続され、
前記リニア増幅用第３トランジスタのドレインは、前記スイッチング増幅用第３トランジスタのドレインに接続され、
前記リニア増幅用第３トランジスタのドレインから前記第２出力信号が出力され、
前記入力信号が振幅変調信号の場合、前記第１トランジスタのゲートに第１所定電圧が印加されて前記第１増幅部が動作し、前記第２トランジスタのゲートに低レベル電圧が印加され前記入力スイッチ部が動作を停止し、
前記入力信号が定包絡線信号の場合、前記第１トランジスタのゲートに前記低レベル電圧が印加されて前記第１増幅部が動作を停止し、前記入力スイッチ部が動作する、
請求項１に記載の増幅装置。
【請求項８】
前記第１増幅部は、第１トランジスタを有し、
前記入力スイッチ部は、第２トランジスタを有し、
前記第２増幅部は、第３トランジスタを有し、
前記入力信号は、前記第１トランジスタのゲートと前記第２トランジスタのゲートに接続され、
前記第１トランジスタのソースと前記第２トランジスタのソースは、グランドに接続され、
前記第１トランジスタのドレインと前記第２トランジスタのドレインは、前記第３トランジスタのソースに接続され、
前記第２出力信号は、前記第３トランジスタのドレインから出力され、
前記入力信号が振幅変調信号の場合、前記第１トランジスタのゲートに第１所定電圧が印加されて前記第１増幅部が動作し、前記第３トランジスタのゲートに第２所定電圧が印加されて前記第２増幅部が動作し、前記第２トランジスタのゲートに低レベル電圧が印加されて前記入力スイッチ部が動作を停止し、
前記入力信号が定包絡線信号の場合、前記第１トランジスタのゲートに前記低レベル電圧が印加されて前記第１増幅部が動作を停止し、前記第３トランジスタのゲートに前記第２所定電圧よりも低い第３所定電圧が印加されて前記入力スイッチ部と前記第２増幅部が動作する、
請求項１に記載の増幅装置。
【請求項９】
前記第３所定電圧は、前記第１トランジスタのドレインおよび前記第２トランジスタのドレインにおいて、ピーク電圧が前記第１トランジスタおよび前記第２トランジスタの素子耐圧閾値を超えない電圧値である、
請求項８に記載の増幅装置。
【請求項１０】
前記入力信号の種別に基づいて、前記第１増幅部又は前記入力スイッチ部を動作させるように制御する制御部をさらに備える、
請求項１に記載の増幅装置。
【請求項１１】
前記第１増幅部と前記入力スイッチ部と前記第２増幅部とを有する電力増幅回路を複数個備え、
前記複数の電力増幅回路の全ての出力は、受動回路の入力に接続され、
前記複数の第１増幅部の全ての入力は、第１入力端子に接続され、
前記複数の入力スイッチ部の入力は、前記複数の入力スイッチ部ごとに設けられた第２入力端子に接続され、
振幅変調信号が前記第１入力端子から入力された場合、第１制御信号によって前記第１増幅部の動作する個数を制御し、第２制御信号によって前記第２増幅部の動作する個数を制御し、
定包絡線信号が前記第２入力端子から入力された場合、前記定包絡線信号によって前記入力スイッチ部が動作し、前記第２制御信号によって前記第２増幅部の動作する個数を制御し、
前記受動回路の出力端子での送信電力が所望の送信電力になるように制御する、
請求項１に記載の増幅装置。
【請求項１２】
入力信号を増幅して第１出力信号を出力することと、
前記入力信号によってスイッチング動作を行い、スイッチ出力信号を出力することと、
前記入力信号の種類に基づいて、前記第１出力信号又は前記スイッチ出力信号を増幅して第２出力信号を出力することと、
を備える方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は増幅装置及び方法に関し、例えば、入力信号をリニア増幅動作とスイッチング増幅動作を行う装置において、小型化が可能な増幅装置及び方法に関する。
【背景技術】
【０００２】
電力メータやスマートグリッド市場をターゲットとしたサブギガヘルツ帯域の無線周波数を使用した無線送信装置においては、データレートを拡充するため、周波数変調（ＦＳＫ：Frequency Shift Keying）に代表される定包絡線変調方式だけでなく、ＯＦＤＭ／ＯＱＰＳＫ（Orthogonal Frequency Division Multiplexing / Offset Quadrature Phase Shift Keying）に代表される振幅変調を含む変調方式に対応する必要が出てきている。ＯＦＤＭの信号を増幅する場合に要求される特性は、周波数変調の信号を増幅する場合に要求される特性とは異なる。よって、一般的には、ＯＦＤＭの信号に対応した送信増幅器を別途追加する必要があった。
【０００３】
特許文献１には、出力電力のフィードバック制御に必要な出力レベルの検出を電流検出方式で行ない出力レベル検出信号と出力レベル指示信号とを比較してその差に応じて高周波電力増幅回路のバイアス電圧を生成してゲイン制御を行なう無線通信システムを構成する高周波電力増幅用電子部品において、電流検出回路と電流−電圧変換回路との間にｎ乗根変換回路もくしは対数変換回路を設けるようにしたことが開示されている。特許文献１に開示された技術を用いて振幅変調方式と定包絡線変調方式とに対応する場合、振幅変調方式用の増幅器、定包絡線変調方式用の増幅器、振幅変調方式用のフィルタ、及び定包絡線変調方式用のフィルタ等が必要になる。このため、増幅器に使用される素子のチップ面積が大きくなり、増幅装置を小型化することは難しい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１４０５１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のように、ＯＦＤＭの信号に対応する場合、ＯＦＤＭの信号に対応した送信増幅器を別途追加する必要があるので、増幅装置を小型化することが難しいという課題があった。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、増幅装置は、
入力信号を増幅して第１出力信号を出力する第１増幅部と、
前記第１増幅部と並列に接続され、前記入力信号によってスイッチング動作を行い、スイッチ出力信号を出力する入力スイッチ部と、
前記第１出力信号又は前記スイッチ出力信号を増幅して第２出力信号を出力する第２増幅部と、
を備え、
前記入力信号の種別に基づいて、前記第１増幅部又は前記入力スイッチ部が動作する。
【０００８】
別の一実施の形態によれば、増幅装置は、
前記第１増幅部と前記入力スイッチ部と前記第２増幅部とを有する電力増幅回路を複数個備え、
前記複数の電力増幅回路の全ての出力は、受動回路の入力に接続され、
前記複数の第１増幅部の全ての入力は、第１入力端子に接続され、
前記複数の入力スイッチ部の入力は、前記複数の入力スイッチ部ごとに設けられた第２入力端子に接続され、
振幅変調信号が前記第１入力端子から入力された場合、第１制御信号によって前記第１増幅部の動作する個数を制御し、第２制御信号によって前記第２増幅部の動作する個数を制御し、
定包絡線信号が前記第２入力端子から入力された場合、前記定包絡線信号によって前記入力スイッチ部が動作し、前記第２制御信号によって前記第２増幅部の動作する個数を制御し、
前記受動回路の出力端子での送信電力が所望の送信電力になるように制御する、
一実施の形態に記載の増幅装置である。
【０００９】
別の一実施の形態によれば、方法は、
入力信号を増幅して第１出力信号を出力することと、
前記入力信号によってスイッチング動作を行い、スイッチ出力信号を出力することと、
前記入力信号の種類に基づいて、前記第１出力信号又は前記スイッチ出力信号を増幅して第２出力信号を出力することと、
を備える。
【発明の効果】
【００１０】
前記一実施の形態によれば、入力信号をリニア増幅動作とスイッチング増幅動作を行う装置において、小型化が可能な増幅装置及び方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る増幅装置を例示するブロック図である。
【図２】実施の形態１に係る増幅装置を例示する回路図である。
【図３】実施の形態１に係る受動回路を例示する回路図である。
【図４】実施の形態１に係る増幅装置を例示する回路図である。
【図５】実施の形態１に係る増幅装置の設定を例示する図である。
【図６】実施の形態２に係る増幅装置を例示するブロック図である。
【図７】実施の形態２に係る増幅装置を例示する回路図である。
【図８】実施の形態２に係る増幅装置の設定を例示する図である。
【図９】実施の形態２に係る増幅装置の制御２電圧と出力Ｄ１の電圧との関係を例示するグラフである。
【図１０】実施の形態３に係る増幅装置を例示するブロック図である。
【図１１】実施の形態３に係る増幅装置を例示する回路図である。
【図１２】実施の形態４に係る増幅装置を例示するブロック図である。
【図１３】実施の形態４に係る増幅装置を例示する回路図である。
【図１４】実施の形態４に係る増幅装置の出力電力を例示するグラフである。
【図１５】実施の形態４に係る増幅装置を例示する回路図である。
【図１６】実施の形態４に係る増幅装置の設定を例示する図である。
【図１７】実施の形態４に係る増幅装置の制御２電圧と出力Ｄ１の電圧との関係を例示するグラフである。
【図１８】実施の形態４に係る増幅装置を例示する回路図である。
【図１９】実施の形態５に係る増幅装置を例示する回路図である。
【図２０】実施の形態５に係る増幅装置の設定を例示する図である。
【図２１】実施の形態６に係る増幅装置を例示する回路図である。
【図２２】実施の形態７に係る増幅装置を例示するブロック図である。
【図２３】実施の形態７に係る受動回路を例示する回路図である。
【図２４】実施の形態７に係る可変容量素子を例示する回路図である。
【図２５】実施の形態８に係る増幅装置を例示するブロック図である。
【図２６】実施の形態９に係る増幅装置を例示するブロック図である。
【発明を実施するための形態】
【００１２】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１３】
また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
【００１４】
［実施の形態１］
実施の形態１に係る増幅装置の概要を説明する。
図１は、実施の形態１に係る増幅装置を例示するブロック図である。
【００１５】
図１に示すように、実施の形態１に係る増幅装置１１は、電力増幅部１１ａと受動回路１１５とを備える。電力増幅部１１ａは、入力増幅部１１１と、入力スイッチ部１１２と、ゲート接地増幅部１１３と、を含む。
【００１６】
尚、入力増幅部を第１増幅部と称することもある。ゲート接地増幅部を第２増幅部と称することもある。受動回路を整合回路と称することもある。電力増幅部をパワーアンプユニットと称することもある。
【００１７】
入力増幅部１１１は、入力１端子を介して入力した入力信号を増幅して第１出力信号を出力する。
【００１８】
入力スイッチ部１１２は、入力増幅部１１１と並列に接続され、入力２端子を介して入力した入力信号によってスイッチング動作を行い、スイッチ出力信号を出力する。スイッチング動作とは、例えば、スイッチの開閉を制御することを意味する。
【００１９】
入力増幅部１１１の出力である第１出力信号と入力スイッチ部１１２の出力であるスイッチ出力信号とが接続され、ゲート接地増幅部１１３に入力される。第１出力信号とスイッチ出力信号とが接続される接続点を出力Ｄ１と称する。
【００２０】
ゲート接地増幅部１１３は、第１出力信号又はスイッチ出力信号を増幅して第２出力信号を出力する。
【００２１】
第２出力信号は、受動回路１１５に入力する。受動回路１１５は、第２出力信号を整合する受動回路である。
【００２２】
入力信号の種別に基づいて、入力増幅部１１１又は入力スイッチ部１１２が動作する。増幅装置１１は、入力１端子に入力する入力信号、入力２端子に入力する入力信号、並びに制御１に入力する制御信号に基づいて、入力増幅部１１１を動作させ入力スイッチ部１１２を停止させる状態と、入力スイッチ部１１２が動作させ入力増幅部１１１を停止させる状態を制御する。
【００２３】
具体的には、入力信号の種別が振幅変調信号の場合、入力増幅部１１１が動作し、入力スイッチ部１１２は動作を停止する。これにより、増幅装置１１は、入力信号が振幅変調信号の場合、入力増幅部１１１から第１出力信号を出力し、入力スイッチ部１１２からスイッチ出力信号を出力しない。すなわち、入力増幅部１１１が動作する間は、入力スイッチ部１１２は動作を停止する。
【００２４】
また、入力信号の種別が定包絡線信号の場合、入力スイッチ部１１２が動作し、第１増幅部１１１は動作を停止する。これにより、増幅装置１１は、入力信号が定包絡線信号の場合、入力増幅部１１１から第１出力信号を出力せず、入力スイッチ部１１２からスイッチ出力信号を出力する。すなわち、入力スイッチ部１１２が動作する間は、入力増幅部１１１は動作を停止する。
【００２５】
この排他的な動作により、電力増幅部１１ａは、入力１端子に入力する入力信号をＡ級やＡＢ級に増幅するリニア増幅動作と、入力２端子に入力する入力信号をＥ級に増幅するスイッチング増幅動作と、を備えることができる。
【００２６】
実施の形態１に係る増幅装置１１は、リニア増幅動作とスイッチング増幅動作に係る受動回路１１５を共用化することができるので、増幅装置１１を小型化することができる。すなわち、実施の形態１によれば、入力信号をリニア増幅動作とスイッチング増幅動作を行う装置において、小型化が可能な増幅装置及び方法を提供することができる。
【００２７】
また、実施の形態１に係る増幅装置１１は、受動回路１１５を共用化するので、部品のチップ面積を削減し、消費電流を削減し、コストを低減することができる。
【００２８】
また、実施の形態１に係る増幅装置１１は、入力増幅部１１１と入力スイッチ部１１２とを分けることにより、リニア増幅動作及びスイッチング増幅動作のそれぞれの特性劣化を抑制することができる。その結果、増幅部の電力効率の低下やデバイス耐圧に依る経年劣化を防ぐことができる。
【００２９】
実施の形態１に係る増幅装置の詳細を説明する。
図２は、実施の形態１に係る増幅装置を例示する回路図である。
図３は、実施の形態１に係る受動回路を例示する回路図である。
図４は、実施の形態１に係る増幅装置を例示する回路図である。
【００３０】
図２に示すように、実施の形態１に係る電力増幅部１１ａの入力増幅部１１１は、トランジスタＭ１と容量素子Ｃｄｃと抵抗素子Ｒｄｃとを有する。入力スイッチ部１１２は、トランジスタＭ２を有する。ゲート接地増幅部１１３は、トランジスタＭ３を有する。
【００３１】
入力増幅部１１１のトランジスタＭ１のソースＳは接地され、入力１端子から入力した入力信号は、容量素子Ｃｄｃを介してトランジスタＭ１のゲートＧに接続され、制御１端子から入力した制御信号は、抵抗素子Ｒｄｃを介してトランジスタＭ１のゲートＧに接続される。
【００３２】
入力２端子から入力した入力信号は、トランジスタＭ２のゲートＧに接続される。トランジスタＭ１のソースＳとトランジスタＭ２のソースＳは、グランドに接続される（接地される）。
【００３３】
トランジスタＭ１のドレインＤとトランジスタＭ２のドレインＤは、トランジスタＭ３のソースＳに接続される。トランジスタＭ３は、第２出力信号をドレインＤから出力し、第２出力信号は、受動回路１１５に入力する。
【００３４】
入力信号が振幅変調信号の場合、トランジスタＭ１のゲートＧに第１所定電圧Ｖｇ１が印加され入力増幅部１１１が動作し、トランジスタＭ２のゲートＧに低レベル電圧が印加され入力スイッチ部１１２が動作を停止する。これにより、入力増幅部１１１から第１出力信号を出力させ、入力スイッチ部１１２からスイッチ出力信号を出力させないようにする。
【００３５】
また、入力信号が定包絡線信号の場合、トランジスタＭ１のゲートＧに低レベル電圧が印加され入力増幅部１１１が動作を停止し、入力スイッチ部１１２が動作する。これにより、入力スイッチ部１１２からスイッチ出力信号を出力させ、入力増幅部１１１から第１出力信号を出力させないようにする。
【００３６】
尚、トランジスタＭ１を第１トランジスタと称し、トランジスタＭ２を第２トランジスタと称し、トランジスタＭ３を第３トランジスタと称することもある。
【００３７】
また、図２において、トランジスタＭ１の寄生容量を寄生容量Ｃｐ１として示す。また、トランジスタＭ２の寄生容量を寄生容量Ｃｐ２として示す。
【００３８】
受動回路１１５は、電源供給と負荷の役割を担う誘導素子Ｌ１と、容量素子Ｃ１と、容量素子Ｃ２と、容量素子Ｃ３と、誘導素子Ｌ２とを含む。受動回路１１５は、整合や波形整形を担う整合回路である。波形整形を担う回路の構成は、システムに要求される仕様、たとえば不要輻射の規制値などに応じて自由に変更することが可能である。
【００３９】
図３は、受動回路の最小構成を例示する回路図である。容量素子Ｃ１は、図２に示す寄生容量Ｃｐ１及び寄生容量Ｃｐ２で代用できる。このため、受動回路１１５の容量素子Ｃ１は、図３に示すように省略されることもある。
【００４０】
尚、電力増幅部１１ａは、図２に示す回路とは異なる図４に示す回路に置き換えることもできる。すなわち、入力増幅部１１１は、トランジスタＭ１を有し、入力スイッチ部１１２は、トランジスタＭ２を有し、ゲート接地増幅部１１３は、リニア増幅用トランジスタＭ３ａとスイッチング増幅用トランジスタＭ３ｂとを有する。
【００４１】
入力１端子から入力された入力信号は、トランジスタＭ１のゲートＧに接続される。入力２端子から入力された入力信号は、トランジスタＭ２のゲートＧに接続される。トランジスタＭ１のソースＳとトランジスタＭ２のソースＳは、グランドに接続される（接地される）。
【００４２】
トランジスタＭ１のドレインＤは、リニア増幅用トランジスタＭ３ａのソースＳに接続される。トランジスタＭ２のドレインＤは、スイッチング増幅用トランジスタＭ３ｂのソースＳに接続される。
【００４３】
リニア増幅用トランジスタＭ３ａのドレインＤは、スイッチング増幅用トランジスタＭ３ｂのドレインＤに接続される。リニア増幅用トランジスタＭ３ａのドレインＤから第２出力信号が出力される。
【００４４】
実施の形態１に係る増幅装置１１の動作を説明する。ここでは、図２に示す回路について動作を説明する。
図５は、実施の形態１に係る増幅装置の設定を例示する図である。
【００４５】
図２に示す電力増幅部１１ａは、入力増幅部１１１及びゲート接地増幅部１１３による「リニア増幅動作」と、入力スイッチ部１１２及びゲート接地増幅部１１３による「スイッチング増幅動作」という２つの異なる動作で増幅動作を行う。
【００４６】
「リニア増幅動作」とは、例えば、Ａ級増幅やＡＢ級増幅のように、入力信号をリニアに増幅する動作をいう。また、「スイッチング増幅動作」とは、例えば、Ｅ級増幅のように、入力信号で制御されたスイッチの過渡現象を利用して効率良く増幅信号として取り出す動作をいう。
【００４７】
増幅装置１１は、図２に示す入力１端子、入力２端子、及び制御１端子に対して、図５に示すような設定を行うことで、「リニア増幅動作」及び「スイッチング増幅動作」を行う。
【００４８】
増幅装置１１は、リニア増幅を行う場合、入力１に振幅変調を伴う変調信号（振幅変調信号）を入力する。また、増幅装置１１は、入力２にＬｏｗレベル電圧を印加し、入力スイッチ部１１２の動作をオフ状態にする。このとき、トランジスタＭ２のドレインＤは、高インピーダンス状態となるので、トランジスタＭ１の動作に影響を与えない。尚、Ｌｏｗレベル電圧を、低レベル電圧又はＬｏｗ固定と称することもある。
【００４９】
増幅装置１１は、制御１にトランジスタＭ１がＡ級増幅動作もしくはＡＢ級増幅動作を行うために必要な所定のバイアス電圧である第１所定電圧Ｖｇ１を印加する。
【００５０】
増幅装置１１は、図５に示すリニア増幅動作の設定を行うことで、入力１端子から入力された入力信号をリニア増幅動作で増幅し、入力１に対する増幅信号を出力する。
【００５１】
増幅装置１１は、スイッチング増幅を行う場合、入力２に定包絡線信号を入力する。また、増幅装置１１は、入力１に信号を入力せず（無信号）、制御１にＬｏｗレベル電圧を印加し、入力増幅部１１１の動作をオフ状態にする。このとき、トランジスタＭ１のドレインＤは、高インピーダンス状態となるので、トランジスタＭ２の動作に影響を与えない。
【００５２】
増幅装置１１は、図５に示すスイッチング増幅動作の設定を行うことで、入力２端子から入力された入力信号をスイッチング増幅動作で増幅し、入力２に対する増幅信号を出力する。
【００５３】
実施の形態１に係る増幅装置１１は、入力増幅部１１１と入力スイッチ部１１２とに分け、それぞれが増幅動作を行う。
【００５４】
これにより、電力増幅部１１ａがリニア増幅を行ったときの出力Ｄ１の電位は、ゲート接地増幅部１１３のゲートＧの電圧によって決まり、ある一定の電位を基準とした動作になる。このため、電力増幅部１１ａの動作が安定した動作となり、寄生容量の影響を受けにくくなり、特性劣化を低減することができる。
【００５５】
また、入力増幅部１１１と入力スイッチ部１１２とを、それぞれ個別に設計することができるので、送信特性と電力効率のバランスを最適化することができる。
【００５６】
また、負荷となる受動回路１１５を共用化するので、部品のチップ面積を削減することができる。これにより、増幅装置１１を小型化することができる。
【００５７】
［実施の形態２］
図６は、実施の形態２に係る増幅装置を例示するブロック図である。
図７は、実施の形態２に係る増幅装置を例示する回路図である。
図８は、実施の形態２に係る電力増幅部の設定を例示する図である。
図９は、実施の形態２に係る増幅装置の制御２電圧と出力Ｄ１の電圧との関係を例示するグラフである。
【００５８】
図６に示すように、実施の形態２に係る増幅装置２１は、実施の形態１に係る増幅装置１１と比べて、ゲート接地増幅部１１３に対して、制御２を介して別の制御信号を加える点が異なる。
【００５９】
具体的には、図７に示すように、ゲート接地増幅部１１３のトランジスタＭ３のゲートＧに制御２を介して別の制御信号を加えることにより、スイッチング増幅動作時に生じるピーク電圧から素子破壊を防止する。すなわち、トランジスタＭ３のゲートＧにリニア増幅動作時とは異なる電圧値を与えることで、出力Ｄ１でのピーク電圧値を素子耐圧閾値以下に抑え、入力増幅部１１１の素子および入力スイッチ部１１２の素子を素子破壊から防止することができる。
【００６０】
実施の形態２に係る増幅装置２１の制御２に関する動作以外の動作は、実施の形態１に係る増幅装置１１の動作と同じであるので省略する。
【００６１】
図８に示すように、増幅装置２１がスイッチング増幅を行う場合、別の制御信号として、制御２にトランジスタＭ３がゲート接地増幅動作に必要なアナログ電圧である第３所定電圧Ｖｇ３が印加される。このとき、トランジスタＭ１のドレインＤおよびトランジスタＭ２のドレインＤと接続された出力Ｄ１において、ピーク電圧がトランジスタＭ１およびトランジスタＭ２の素子耐圧閾値を超えない範囲で第３所定電圧Ｖｇ３が設定（選択）される。ゲート接地増幅部１１３のゲートＧに制御２を介して第３所定電圧Ｖｇ３が印加される。
【００６２】
これにより、入力増幅部１１１のトランジスタＭ１と入力スイッチ部１１２のトランジスタＭ２のドレインＤでのピーク電圧（出力Ｄ１での電圧）が、リニア増幅動作およびスイッチング増幅動作時に、素子耐圧閾値を超えないようにすることができる。
【００６３】
ここで、出力Ｄ１での電圧を電圧ＶＤとし、電圧ＶＤに現れるＡＣ成分を電圧Ｖａｃとし、電力増幅部１１ａの出力信号である第２出力信号の電圧を電圧Ｖｐａとする。このとき、電圧ＶＤのピーク電圧Ｖｐｅａｋは、Ｖｐｅａｋ＝Ｖａｃ＋Ｖｇ３−Ｖｔｈ３としてあらわすことができる。ただし、Ｖｔｈ３はトランジスタＭ３のスレッショルド電圧を示す。
【００６４】
増幅装置２１は、第３所定電圧Ｖｇ３を小さくすることで、ピーク電圧Ｖｐｅａｋが、トランジスタＭ１およびトランジスタＭ２の素子耐圧閾値を超えない様に制御することができる。
【００６５】
一方、トランジスタＭ３についても耐圧を考慮する必要がある。トランジスタＭ３のドレインＤとソースＳの間の電圧は、最大で、Ｖｐａ−Ｖｐｅａｋとなる。トランジスタＭ１およびトランジスタＭ２のピーク電圧は、図９に示すように、反比例の関係となるので、トランジスタＭ１、トランジスタＭ２およびトランジスタＭ３が、素子耐圧閾値を超えないように最適に制御する。
【００６６】
増幅装置２１がリニア増幅動作を行う場合、スイッチング増幅動作の場合と同様に第２所定電圧Ｖｇ２の電圧値を選択する。リニア増幅動作時の出力Ｄ１に現れる電圧のＡＣ成分は、一般的に、スイッチング動作時の電圧Ｖａｃよりも小さくなるので、第２所定電圧Ｖｇ２を大きくすることができる。
【００６７】
第２所定電圧Ｖｇ２を大きくすることで、リニア増幅動作時の電力増幅部２１ａの利得を大きくすることができるので、第２所定電圧Ｖｇ２を、第３所定電圧Ｖｇ３よりも大きくすることが多い。これにより、制御２はリニア増幅とスイッチング増幅で異なる値となり、電源電圧値≧Ｖｇ２≧Ｖｇ３の関係となる。
【００６８】
実施の形態２に係る増幅装置２１の動作をまとめると、以下のようになる。
増幅装置２１は、入力信号が振幅変調信号の場合、トランジスタＭ１のゲートＧに第１所定電圧Ｖｇ１が印加されて入力増幅部１１１が動作し、トランジスタＭ３のゲートＧに第２所定電圧Ｖｇ２が印加されてゲート接地増幅部１１３が動作する。また、増幅装置２１は、この場合、トランジスタＭ２のゲートＧに低レベル電圧が印加されて入力スイッチ部１１２が動作を停止する。
【００６９】
増幅装置２１は、入力信号が定包絡線信号の場合、トランジスタＭ１のゲートＧに低レベル電圧が印加されて入力増幅部１１１が動作を停止する。また、増幅装置２１は、この場合、トランジスタＭ３のゲートＧに第２所定電圧Ｖｇ２よりも低い第３所定電圧Ｖｇ３が印加されて入力スイッチ部１１２とゲート接地増幅部１１３が動作する。
【００７０】
尚、トランジスタＭ１およびトランジスタＭ２には、電力増幅部２１ａの電力効率の改善を目的として、相互コンダクタンスｇｍが高く、寄生容量の小さいトランジスタ、いわゆる、薄膜トランジスタを使用することもできる。
【００７１】
［実施の形態３］
図１０は、実施の形態３に係る増幅装置を例示するブロック図である。
図１１は、実施の形態３に係る増幅装置を例示する回路図である。
【００７２】
図１０及び図１１に示すように、実施の形態３に係る増幅装置３１は、実施の形態１に係る増幅装置１１と比べて、差動信号に対応した点が異なる。増幅装置３１において、入力信号、第１出力信号、スイッチ出力信号、及び第２出力信号は、差動信号である。
【００７３】
図１０に示すように、電力増幅部３１ａは、構成要素を差動ペアで構成して差動信号に対応する。
【００７４】
入力増幅部３１１は、差動の入力信号に対応するためのトランジスタＭ１ＮとトランジスタＭ１Ｐとを有する。入力スイッチ部３１２は、差動の入力信号に対応するためのトランジスタＭ２ＮとトランジスタＭ２Ｐとを有する。
【００７５】
ゲート接地増幅部３１３は、差動信号を増幅するためのトランジスタＭ３ＮとトランジスタＭ３Ｐとを有する。電力増幅部３１ａの差動出力は、トランジスタＭ３ＮのドレインＤとトランジスタＭ３ＰのドレインＤであり、受動回路３１５の入力と接続する。
【００７６】
受動回路３１５は、差動信号からシングル信号に変換するためのＮ対１のバランＢＲと、容量素子Ｃ１と容量素子Ｃ２と誘導素子Ｌ１とを有する。ただし、Ｎは自然数である。また、バランＢＲの一次側の中点は、電力増幅部３１ａに電源供給のために電源に接続される。
【００７７】
実施の形態３に係る増幅装置３１は、差動構成とすることにより、偶数次の高調波信号をキャンセルすることができる。また、増幅装置３１は、シングル出力よりも高い電力を出力することができる。
【００７８】
［実施の形態４］
図１２は、実施の形態４に係る増幅装置を例示するブロック図である。
図１３は、実施の形態４に係る増幅装置を例示する回路図である。
図１４は、実施の形態４に係る増幅装置の出力電力を例示するグラフである。
図１４の横軸は動作状態にした電力増幅部の数を示し、縦軸は出力電力を示す。
【００７９】
図１２に示すように、実施の形態４に係る増幅装置４１は、実施の形態１に係る増幅装置１１と比べて、電力増幅部４１ａの利得を調整して電力増幅部４１ａからの送信電力の値を制御する点が異なる。
【００８０】
増幅装置４１は、入力増幅部１１１と入力スイッチ部１１２とゲート接地増幅部１１３とを有する電力増幅部１１ａを複数個備える。複数の電力増幅部１１ａをまとめて電力増幅部４１ａと称する。複数の電力増幅部１１ａの全ての出力、すなわち、電力増幅部４１ａの出力は、受動回路１１５の入力に接続される。複数の入力増幅部１１１の全ての入力、すなわち、電力増幅部４１ａの入力は、第１入力端子に接続される。複数の入力スイッチ部１１２の入力は、複数の入力スイッチ部１１２ごとに設けられた第２入力端子に接続される。第１入力端子を入力１端子と称することもある。第２入力端子を入力２端子と称することもある。電力増幅部を電力増幅回路と称することもある。
【００８１】
増幅装置４１の入力１端子に振幅変調信号が入力された場合、制御１端子から入力する第１制御信号によって入力増幅部１１１の動作する個数を制御し、制御２端子から入力する第２制御信号によってゲート接地増幅部１１３の動作する個数を制御する。
【００８２】
増幅装置４１の入力２端子に定包絡線信号が入力された場合、定包絡線信号によって入力スイッチ部１１２が動作し、制御２端子から入力する第２制御信号によってゲート接地増幅部１１２の動作する個数を制御する。定包絡線信号によって開閉するスイッチの個数が変化する。
【００８３】
増幅装置４１は、受動回路１１５の出力端子での送信電力が所望の送信電力になるように制御する。
【００８４】
実施の形態４に係る増幅装置４１の概要を説明する。
電力増幅部４１ａは、複数の電力増幅部１１ａを並列に接続し、全ての電力増幅部１１ａの出力と全ての入力１を共有する。また、複数の電力増幅部１１ａのそれぞれの入力２、制御１、及び制御２は、独立している。複数の電力増幅部１１ａのそれぞれが有するトランジスタのサイズは、単一でもよいし、重み付けを行っても良い。尚、図１２においては、複数の入力２を、入力２端子１、入力２端子２、・・・、入力２端子ｎとして示す。ただし、ｎは整数である。制御１及び制御２も同様に示す。
【００８５】
ここで、説明を簡単にするため、複数の電力増幅部１１ａのうち１つを電力増幅部１１ａとし、別の１つを電力増幅部１１ｂとして説明する。増幅装置４１は、電力増幅部１１ａと別の電力増幅部１１ｂとを備える。電力増幅部１１ａは、入力増幅部１１１ａと入力スイッチ部１１２ａとゲート接地増幅部１１３ａとを有する。
【００８６】
入力増幅部１１１ａは、入力信号を増幅して第１出力信号を出力する。
【００８７】
入力スイッチ部１１２ａは、入力増幅部１１１ａと並列に接続され、入力信号によってスイッチング動作を行い、スイッチ出力信号を出力する。
【００８８】
ゲート接地増幅部１１３ａは、入力信号の種別に基づいて入力増幅部１１１ａが動作した場合、第１出力信号を増幅して第２出力信号を出力する。また、ゲート接地増幅部１１３ａは、入力信号の種別に基づいて入力スイッチ部１１２ａが動作した場合、スイッチ出力信号を増幅して第２出力信号を出力する。
【００８９】
一方、別の電力増幅部１１ｂは、別の入力増幅部１１１ｂと別の入力スイッチ部１１２ｂと別のゲート接地増幅部１１３ｂとを有する。
【００９０】
別の入力増幅部１１１ｂは、入力信号を増幅して別の第１出力信号を出力する。
【００９１】
別の入力スイッチ部１１２ｂは、別の入力増幅部１１１ｂと並列に接続され、入力信号によってスイッチング動作を行い、別のスイッチ出力信号を出力する。
【００９２】
別のゲート接地増幅部１１３ｂは、入力信号の種別に基づいて別の第１増幅部１１１ｂが動作した場合、別の第１出力信号を増幅して別の第２出力信号を出力する。また、別のゲート接地増幅部１１３ｂは、入力信号の種別に基づいて別の入力スイッチ部１１２ｂが動作した場合、別のスイッチ出力信号を増幅して別の第２出力信号を出力する。
【００９３】
増幅装置４１は、第２出力信号と別の第２出力信号とを合成して出力する。尚、別の電力増幅部１１ｂは、複数個存在してもよい。
【００９４】
実施の形態４に係る増幅装置４１の動作を説明する。
以下の説明では、簡単の為、トランジスタのサイズは、単一サイズのものを複数並列に接続したものを例に挙げて説明する。また、電力増幅部４１ａが有する複数の電力増幅部１１ａのうち、増幅動作で動作状態となる電力増幅部１１ａをオンユニット、動作状態とならず停止状態となる電力増幅部１１ａをオフユニットと称する。
【００９５】
図１３に示すように、電力増幅部４１ａは、制御１から入力する制御信号および入力２から入力する入力信号を論理レベルで変化させることにより、オンして動作状態とする電力増幅部１１ａの数、すなわち、オンユニットの数を変更する。その結果、図１４に示すように、リニア増幅動作時、及びスイッチング増幅動作時のそれぞれで、送信電力を制御する。
【００９６】
また、増幅に寄与しない電力増幅部１１ａの制御２の電圧を、一定値で与えることで増幅に寄与しない電力増幅部１１ａのトランジスタを保護する。
【００９７】
図１５は、実施の形態４に係る増幅装置を例示する回路図である。
図１５は、複数の電力増幅部１１ａをオンユニットとオフユニットに分けて示したものである。
図１６は、実施の形態４に係る増幅装置の設定を例示する図である。
【００９８】
図１５に示すオンユニットの出力Ｄｏｎでの電圧を電圧ＶＤｏｎとし、オフユニットの出力Ｄｏｆｆでの電圧を電圧ＶＤｏｆｆとする。電力増幅部４１ａの出力Ｄｔでの電圧を電圧Ｖｐａとする。オンユニットとオフユニットの機能は同じであり、使用されるトランジスタも同じ仕様のものとする。また、各々のユニットにおいて、電力増幅部１１ａの入力２、制御１および制御２は独立している。
【００９９】
図１６に示すように、増幅装置４１は、リニア増幅動作を行う場合、全ての入力１に振幅変調信号が入力され、全ての入力２にＬｏｗレベル電圧が固定で印加され、オフユニットの制御１にＬｏｗレベル電圧が印加される（ステップＳ１０１）。
【０１００】
また、増幅装置４１は、オンユニットの制御１にトランジスタＭ１ｏｎがリニア動作を行うために必要なバイアス電圧である第１所定電圧Ｖｇ１が印加され、制御２にトランジスタＭ３ｏｎが増幅動作するためのバイアス電圧である第２所定電圧Ｖｇ２が印可される（ステップＳ１０２）。このとき、オンユニットの制御２に印加される第２所定電圧Ｖｇ２として、電圧ＶＤｏｎがトランジスタＭ１ｏｎ、トランジスタＭ２ｏｎの端子間電圧が素子耐圧閾値電圧（素子破壊電圧）を超えない電圧が選択される。
【０１０１】
また、オフユニットの制御２にトランジスタＭ１ｏｆｆ及びトランジスタＭ２ｏｆｆの素子保護のための電圧であるバイアス電圧Ｖｇ２＿ｏｆｆが印可されて電圧ＶＤｏｆｆを制限する（ステップＳ１０３）。
【０１０２】
ステップＳ１０１、ステップＳ１０２、及びステップＳ１０３により、オンユニットが複数並列に接続された状態でリニア増幅動作が行われ、振幅変調信号が増幅された信号（入力１に対する増幅信号）が電力増幅部４１ａから出力される。
【０１０３】
増幅装置４１は、スイッチング増幅動作を行う場合、オンユニットの入力２に定包絡線信号が入力され、オフユニットの入力２にＬｏｗレベル電圧が固定で印加され、オンユニットの入力１とオフユニットの入力１が無信号入力とされる（ステップＳ２０１）。また、オンユニットの制御１とオフユニットの制御１にＬｏｗレベル電圧が印加される（ステップＳ２０１）。
【０１０４】
また、オンユニットの制御２にトランジスタＭ３ｏｎがスイッチング増幅動作するのに必要な第３所定電圧Ｖｇ３が印可される（ステップＳ２０２）。このとき、オンユニットの制御２に印加する第３所定電圧Ｖｇ３として、電圧ＶＤｏｎがトランジスタＭ１ｏｎ、トランジスタＭ２ｏｎ端子間電圧が素子破壊電圧を超えない電圧が選択される。
【０１０５】
また、オフユニットの制御２にトランジスタＭ１ｏｆｆ及びトランジスタＭ２ｏｆｆの素子保護のためのバイアス電圧Ｖｇ３＿ｏｆｆが印可されて電圧ＶＤｏｆｆが制限される。
【０１０６】
ステップＳ２０１、ステップＳ２０２、及びステップＳ２０３により、オンユニットが複数並列に接続された状態でスイッチング増幅動作が行われ、定包絡線信号が増幅された信号（入力２に対する増幅信号）が、電力増幅部４１ａから出力される。
【０１０７】
増幅装置４１のリニア増幅動作では、１つの入力増幅部に流れる電流は変わらない。増幅装置４１においては、複数の入力増幅部が同じ動作を行うことにより、入力増幅部そのものが並列に動作することに等しくなる。増幅装置４１においては、トランジスタに流す電流が並列にした分だけ増加し、入力増幅部の増幅率が並列にした分だけ増加する。並列に動作させるオンユニットの数を増加させると送信電力が増加し、並列に動作させるオンユニットの数を減少させると送信電力が減少する。これにより、増幅装置４１は、送信電力を制御することができる。
【０１０８】
増幅装置４１のスイッチング増幅では、電力増幅部の入力スイッチ部が複数のスイッチとして動作する。このとき、電力増幅部のスイッチは、抵抗の並列接続として見えるためオン抵抗が変化する。これにより、オン抵抗におけるロスが変わり、送信電力を制御（調整）する。
【０１０９】
尚、増幅装置４１においては、電源電圧を変えることで送信電力を調整してもよい。また、ステップＳ２０１からステップＳ２０３の方法と、電源電圧を変える方法とを組み合わせて、送信電力を制御してもよい。
【０１１０】
実施の形態４に係る増幅装置４１の効果を説明する。
増幅装置４１は、オンユニットの数を制御（調整）することで、送信電力（出力パワー）を広範囲に制御することができる。
【０１１１】
また、増幅装置４１は、ステップＳ１０３及びステップＳ２０３を行うことにより、リニア増幅動作およびスイッチング動作時に、トランジスタＭ１ｏｆｆとトランジスタＭ２ｏｆｆのドレイン電圧が素子耐圧閾値（耐圧限界）を超えない様に制限することができる。
【０１１２】
単一の電力増幅部で送信電力を制御する場合、ゲートバイアスや負荷の調整では限界がある。そこで、実施の形態４に係る増幅装置４１では、複数の電力増幅部を並列に接続することで、ゲートバイアスの調整が小さく、負荷が一定であっても、広範囲に送信電力を制御することができる。
【０１１３】
ここで、素子耐圧閾値を超えないように調整することについて説明する。
図１７は、実施の形態４に係る増幅装置の制御２電圧と出力Ｄ１での電圧との関係を例示するグラフである。
図１７の横軸は制御２の電圧を示し、縦軸のＶＤは、出力Ｄ１（出力Ｄｏｎ又は出力Ｄｏｆｆ）での電圧を示す。縦軸のＶｐａは、出力Ｄｔでの電圧を示す。
【０１１４】
実施の形態１に係る増幅装置１１では、単一の電力増幅部であったので、オフユニットが存在せず、それぞれの動作モード（リニア増幅動作又はスイッチング増幅動作）でのオンユニットだけを考慮すればよかった。
【０１１５】
一方、実施の形態４に係る増幅装置４１では、オンユニットとオフユニットが存在する。そして、オフユニットはオンユニットとは異なり、動作しないので電流が流れない。実施の形態４では、増幅装置４１は、オンユニットとオフユニットが同じ出力端子を共有する。このため、増幅装置４１では、大きな信号を出力した際、該大きな信号の電圧Ｖｐａがオフユニットのゲート接地増幅部の寄生容量を通じて出力Ｄｏｆｆにかかる。
【０１１６】
制御２は、電力増幅部ごとに独立しているため、制御２を通じて個別にトランジスタＭ３ｏｆｆのゲートに一定のバイアス電圧Ｖｇ２＿ｏｆｆ（バイアス電圧Ｖｇ３＿ｏｆｆ）をかけ、出力Ｄｏｆｆにバイアスを掛けることができる。すなわち、出力Ｄｏｆｆの電圧を制限することができ、オフユニットのトランジスタの素子耐圧閾値を超えないように調整することが可能である。
【０１１７】
実施の形態２と同様に、リニア増幅動作とスイッチング増幅動作とで使用する制御２の電圧は異なる。そのため、オフユニットの制御２の電圧値もまた異なる。制御２の電圧は、ゲート接地増幅部の耐圧を考慮すると、図１７に示すようになる。
【０１１８】
尚、実施の形態４に係る増幅装置４１は、差動信号に対応してもよい。
図１８は、実施の形態４に係る増幅装置を例示する回路図である。
図１８は、差動構成の場合の回路図を示す。
【０１１９】
図１８に示すように、差動構成の場合の電力増幅部４１ａは、複数の電力増幅部３１ａを並列に接続する。電力増幅部３１ａは、入力増幅部と、入力スイッチ部と、ゲート接地増幅部とを備える。入力増幅部は、トランジスタＭ１ＮとトランジスタＭ１Ｐとを有する。入力スイッチ部は、トランジスタＭ２ＮとトランジスタＭ２Ｐとを有する。ゲート接地増幅部は、トランジスタＭ３ＮとトランジスタＭ３Ｐとを有する。
【０１２０】
複数の電力増幅部３１ａを並列に接続した電力増幅部４１ａの差動出力は、すべて共有される。電力増幅部４１ａの差動出力は、受動回路４１５に接続される。受動回路４１５は、Ｎ対１の変換比をもつバランＢＲと、誘導素子Ｌ１と、容量素子Ｃ１と、容量素子Ｃ２と、を有し、整合や波形整形を担う回路である。
【０１２１】
［実施の形態５］
図１９は、実施の形態５に係る増幅装置を例示する回路図である。
図１９の点線内に、電力増幅部４１ａと受動回路１１５を示す。
【０１２２】
実施の形態５に係る増幅装置５１は、デコーダとドライバを備える。また、増幅装置５１は、複数の電力増幅部１１ａの入力２を制御する構成の一例を示したものである。ＩＮ２から定包絡のＲＦ信号（定包絡線信号）が入力され、ＩＮ１は、常に無信号（ＧＮＤ）である。また、制御１および制御２は、実施の形態４に係るスイッチング増幅動作（図１６参照）での制御動作に従う。
【０１２３】
デコーダは、制御ビットを制御信号ＥＮに変換する回路である。制御ビットは、例えば、ユーザが入力した値である。制御信号ＥＮは論理信号であり、ＬｏｗもしくはＨｉｇｈの状態を有する。
【０１２４】
ドライバは、ＡＮＤ回路を有する。デコーダの各出力（制御信号ＥＮ１から制御信号ＥＮｎ）は、ＡＮＤ回路の入力の一方に接続される。ＩＮ２は、ＡＮＤ回路の入力のもう一方に接続される。ＩＮ２と各制御信号ＥＮとの論理積をとった各出力は、各電力増幅部の入力２に接続される。
【０１２５】
尚、実施の形態５に係るデコーダとドライバは、後述する制御部の一部にしてもよい。
【０１２６】
図２０は、実施の形態５に係る増幅装置の設定を例示する図である。
図２０は、制御信号ＥＮに対する入力２の動作状態を示す。
【０１２７】
図２０に示すように、制御信号ＥＮ＝Ｈｉｇｈの場合、ドライバからＲＦ信号が出力されて入力２に入力される。また、制御信号ＥＮ＝Ｌｏｗの場合、ドライバはＲＦ信号を遮断し、ＩＮ２に関わらず入力２は常にＬｏｗとなる。すなわち、デコーダ出力である制御信号ＥＮ１から制御信号ＥＮｎを変えることで入力２を個別に制御することができる。
【０１２８】
実施の形態５によれば、入力２の制御が可能になり、スイッチング増幅を行う際の電力増幅部の数を変えることができる。
【０１２９】
［実施の形態６］
図２１は、実施の形態６に係る増幅装置を例示する回路図である。
実施の形態６に係る増幅装置６１は、デコーダと電圧生成部とセレクタとを備える。制御１および制御２は、実施の形態４に係るスイッチング増幅動作（図１６参照）での制御動作に従う。
【０１３０】
電圧生成部は、リニア増幅動作およびスイッチング増幅動作に必要なすべての第１所定電圧Ｖｇ１、第２所定電圧Ｖｇ２、第３所定電圧Ｖｇ３、バイアス電圧Ｖｇ２＿ｏｆｆ、及びバイアス電圧Ｖｇ３＿ｏｆｆを生成する。デコーダは、ユーザからの制御ビットを変換する。
【０１３１】
セレクタは、４極スイッチと２極スイッチとを有する。４極スイッチの出力は、第２所定電圧Ｖｇ２、第３所定電圧Ｖｇ３、バイアス電圧Ｖｇ２＿ｏｆｆ、及びバイアス電圧Ｖｇ３＿ｏｆｆのいずれかがデコーダによって選択され、制御２端子に入力される。また、２極スイッチの出力は、第１所定電圧Ｖｇ１、又はグランドのいずれかが選択され、制御１端子に入力される。
【０１３２】
尚、実施の形態６に係るデコーダとセレクタと電圧生成部は、後述する制御部の一部にしてもよい。
【０１３３】
実施の形態６によれば、図１６に示すような、制御１および制御２の電圧を印可することができる。
【０１３４】
［実施の形態７］
図２２は、実施の形態７に係る増幅装置を例示するブロック図である。
図２３は、実施の形態７に係る受動回路を例示する回路図である。
図２４は、実施の形態７に係る可変容量素子を例示する回路図である。
【０１３５】
図２２に示すように、実施の形態７に係る増幅装置７１は、実施の形態１に係る増幅装置１１と比べて、受動回路７１５に制御３を追加した点が異なる。
【０１３６】
受動回路７１５に制御３を追加したことにより、電力増幅部１１ａから見た受動回路７１５のインピータンスを変化させることができる。このため、リニア増幅動作とスイッチング増幅動作において、電力効率が最大となるようにインピータンスを最適に制御することができる。
【０１３７】
具体的には、図２３に示すように、制御３からの制御信号により、可変容量素子ＶＣ１の容量値を変化させる。尚、可変容量素子ＶＣ１は、例えば、図２４に示す回路で実現することができる。
【０１３８】
増幅装置７１においては、可変容量素子ＶＣ１を変化させて電力増幅部１１ａから見た受動回路７１５のインピータンスを、リニア増幅動作とスイッチング増幅動作のそれぞれで、電力効率が最大になるインピータンスに制御する。これにより、消費電流を低減することができる。
【０１３９】
［実施の形態８］
図２５は、実施の形態８に係る増幅装置を例示するブロック図である。
【０１４０】
図２５に示すように、実施の形態８に係る増幅装置８１は、実施の形態１に係る増幅装置１１と比べて、制御部１２と電源部１３と信号処理部１４と発振部１６とミキサ部１５とをさらに備える。制御部１２は、入力信号の種別に基づいて、入力増幅部１１１又は入力スイッチ部１１２を動作させるように制御する。
【０１４１】
信号処理部１４は、ユーザからのデータ入力およびそのデータ量に応じて、電力増幅部１１ａの入力１と入力２のどちらの信号パスを使うかを決定する。信号処理部１４は、決定した信号パスに応じて、第１ベースバンド信号ＢＢ１又は第２ベースバンド信号ＢＢ２を出力する。すなわち、信号処理部１４は、電力増幅部１１ａの入力１を使用すると決定した場合、第１ベースバンド信号ＢＢ１を出力する。また、信号処理部１４は、電力増幅部１１ａの入力２を使用すると決定した場合、第２ベースバンド信号ＢＢ２を出力する。
【０１４２】
電力増幅部１１ａは、入力１の信号パスを使用する場合、第１ベースバンド信号ＢＢ１をミキサ部１５に入力する。第１ベースバンド信号ＢＢ１は、データを含む振幅変調を伴う直交変調信号であって、周波数が数ＭＨｚ程度の信号である。
【０１４３】
発振部１６からの高周波ローカル信号ＬＯは、ミキサ部１５に入力する。ミキサ部１５は、高周波ローカル信号と第１ベースバンド信号ＢＢ１とを混合し、第１ベースバンド信号ＢＢ１を第１無線周波数信号ＲＦ１にアップコンバートする。第１無線周波数信号ＲＦ１は、電力増幅部１１ａの入力１に入力される。
【０１４４】
電力増幅部１１ａは、第１無線周波数信号ＲＦ１を適切に増幅し、アンテナから送信する。信号の変調方式がＯＦＤＭ方式やＯＱＰＳＫ方式の場合、信号は、この方法で送信される。
【０１４５】
電力増幅部１１ａは、入力２の信号パスを使用する場合、第２ベースバンド信号ＢＢ２を発振部１６に入力する。発振部１６は、第２ベースバンド信号ＢＢ２で直接変調を行い、第２無線周波数信号ＲＦ２を出力する。第２無線周波数信号ＲＦ２は、電力増幅部１１ａの入力２に入力される。第２無線周波数信号ＲＦ２は、定包絡信号である。
【０１４６】
電力増幅部１１ａは、第２無線周波数信号ＲＦ２を高効率で増幅し、アンテナから送信する。信号の変調方式がＦＳＫ方式の場合、信号は、この方法で送信される。
【０１４７】
尚、ミキサ部１５は、ダイレクトコンバージョン方式の回路である。発振部１６は、直接変調方式の回路である。
【０１４８】
［実施の形態９］
図２６は、実施の形態９に係る増幅装置を例示するブロック図である。
【０１４９】
図２６に示すように、実施の形態９に係る増幅装置９１は、実施の形態８に係る増幅装置８１と比べて、受信部１７をさらに備える点が異なる。
【０１５０】
受信アンテナで受信された受信信号は、受信部によって適切に増幅され、データを含む信号が取り出され受信出力に出力される。信号処理部１４は、受信信号のデータレートおよびそのデータ量に応じて、電力増幅部１１ａの入力１と入力２のどちらの信号パスを使用するかを決定し、第１ベースバンド信号ＢＢ１および第２ベースバンド信号ＢＢ２に適切なデータを出力する。この後の信号処理は、実施の形態８と同様である。
【０１５１】
尚、実施の形態９においては、送信アンテナと受信アンテナを別々に備えているが、これには限定されない。送受信兼用アンテナで代用してもよい。
【０１５２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【０１５３】
１１、２１、３１、４１、５１、６１、７１、８１、９１…増幅装置
１１ａ、１１ｂ、２１ａ、３１ａ、４１ａ…電力増幅部
１１１、１１１ａ、１１１ｂ、３１１…入力増幅部
１１２、１１２ａ、１１２ｂ、３１２…入力スイッチ部
１１３、１１３ａ、１１３ｂ、３１３…ゲート接地増幅部
１１５、３１５、４１５、７１５…受動回路
１２…制御部
１３…電源部
１４…信号処理部
１５…ミキサ部
１６…発振部
１７…受信部
Ｍ１、Ｍ２、Ｍ３、Ｍ１Ｎ、Ｍ２Ｎ、Ｍ３Ｎ、Ｍ１Ｐ、Ｍ２Ｐ、Ｍ３Ｐ、Ｍ１ｏｆｆ、Ｍ１ｏｎ、Ｍ２ｏｆｆ、Ｍ２ｏｎ、Ｍ３ｏｆｆ、Ｍ３ｏｎ…トランジスタ
Ｍ３ａ…リニア増幅用トランジスタ
Ｍ３ｂ…スイッチング増幅用トランジスタ
Ｇ…ゲート
Ｓ…ソース
Ｄ…ドレイン
Ｄ１、Ｄｏｎ、Ｄｏｆｆ、Ｄｔ…出力
ＢＢ１…第１ベースバンド信号
ＢＢ２…第２ベースバンド信号
ＲＦ１…第１無線周波数信号
ＲＦ２…第２無線周波数信号
ＢＲ…バラン
ＥＮ、ＥＮ１、ＥＮｎ…制御信号
ＬＯ…高周波ローカル信号
Ｃｄｃ、Ｃ１、Ｃ２、Ｃ３…容量素子
ＶＣ１…可変容量素子
Ｃｐ、Ｃｐ１、Ｃｐ２…寄生容量
Ｒｄｃ…抵抗素子
Ｌ１、Ｌ２…誘導素子
Ｖｐａ、Ｖａｃ、ＶＤ、ＶＤｏｆｆ、ＶＤｏｎ…電圧
Ｖｇ１…第１所定電圧
Ｖｇ２…第２所定電圧
Ｖｇ３…第３所定電圧
Ｖｇ２＿ｏｆｆ、Ｖｇ３＿ｏｆｆ…バイアス電圧
Ｖｐｅａｋ…ピーク電圧
【図１】
2020195061.tif 000003
【図２】
2020195061.tif 000004
【図３】
2020195061.tif 000005
【図４】
2020195061.tif 000006
【図５】
2020195061.tif 000007
【図６】
2020195061.tif 000008
【図７】
2020195061.tif 000009
【図８】
2020195061.tif 000010
【図９】
2020195061.tif 000011
【図１０】
2020195061.tif 000012
【図１１】
2020195061.tif 000013
【図１２】
2020195061.tif 000014
【図１３】
2020195061.tif 000015
【図１４】
2020195061.tif 000016
【図１５】
2020195061.tif 000017
【図１６】
2020195061.tif 000018
【図１７】
2020195061.tif 000019
【図１８】
2020195061.tif 000020
【図１９】
2020195061.tif 000021
【図２０】
2020195061.tif 000022
【図２１】
2020195061.tif 000023
【図２２】
2020195061.tif 000024
【図２３】
2020195061.tif 000025
【図２４】
2020195061.tif 000026
【図２５】
2020195061.tif 000027
【図２６】
2020195061.tif 000028