(57)【要約】【課題】より高画質で、液晶を流れる直流電流に起因する寿命の短縮化を抑制できる表示装置を提供する。【解決手段】表示装置は、液晶表示パネルに設けられて液晶の配向を制御するための電位差が与えられる２つの電極と、ソース又はドレインの一方が２つの電極の一方と接続されるスイッチング素子と、スイッチング素子のゲートと接続される走査線と、ソース又はドレインの他方と接続される信号線と、２つの電極の相対的な電位の高低を所定周期で反転させる反転駆動部と、走査線に第１電位Ｖ１、第２電位Ｖ２又は第３電位Ｖ３のいずれかを与える走査回路とを備え、所定周期内にソース−ドレイン間が複数回開閉され、走査回路は、ソース−ドレイン間を閉鎖する期間内、２つの電極の他方が一方よりも相対的に低電位にされるタイミングで走査線の電位を第２電位Ｖ２から第３電位Ｖ３に切り替える。【選択図】図９
2020115179.tif 000002
【特許請求の範囲】
【請求項１】
対向する２枚の基板の間に液晶が封入された液晶表示パネルと、
前記液晶表示パネルに設けられて前記液晶の配向を制御するための電位差が与えられる２つの電極と、
ソース又はドレインの一方が前記２つの電極の一方と接続されるスイッチング素子と、
前記スイッチング素子のゲートと接続されて前記スイッチング素子のソース−ドレイン間を開閉するための電位が与えられる走査線と、
前記ソース又は前記ドレインの他方と接続される信号線と、
前記２つの電極の一方の電位と前記２つの電極の他方の電位との相対的な電位の高低を所定周期で反転させる反転駆動部と、
前記走査線に第１電位、第２電位又は第３電位のいずれかを与える走査回路とを備え、
前記第１電位は、前記ソース−ドレイン間を開通する電位であり、
前記第２電位は、前記ソース−ドレイン間を閉鎖する電位であり、
前記第３電位は、前記ソース−ドレイン間を閉鎖する電位であって前記第２電位よりも低い電位であり、
前記所定周期内に前記ソース−ドレイン間が複数回開閉され、
前記走査回路は、前記ソース−ドレイン間を閉鎖する期間内、前記２つの電極の他方が一方よりも相対的に低電位にされるタイミングで前記走査線の電位を前記第２電位から前記第３電位に切り替える
表示装置。
【請求項２】
前記走査回路は、前記ソース−ドレイン間を閉鎖する期間内、前記２つの電極の他方が一方よりも相対的に高電位にされるタイミングで前記走査線の電位を前記第３電位から前記第２電位に切り替える
請求項１に記載の表示装置。
【請求項３】
前記走査回路は、前記ソース−ドレイン間を閉鎖状態から開通状態にするタイミングの前に前記第３電位だった前記走査線の電位を、当該タイミングの後に前記ソース−ドレイン間を閉鎖状態にする場合に前記第２電位にする
請求項１に記載の表示装置。
【請求項４】
前記液晶表示パネルを照明する光源が点灯するタイミングは、前記ソース−ドレイン間が開通される複数回のタイミング間に設定される前記２つの電極の一方の電位保持期間である
請求項１から３のいずれか一項に記載の表示装置。
【請求項５】
前記光源は、第１色の光源と、第２色の光源と、第３色の光源とを含む
請求項４に記載の表示装置。
【請求項６】
前記第１色、前記第２色及び前記第３色の組み合わせは、赤、緑及び青の組み合わせ又はシアン、マゼンタ及びイエローの組み合わせである
請求項５に記載の表示装置。
【請求項７】
前記所定周期内に前記ソース−ドレイン間が開通される複数回の開通期間は、前記第１色に対応した画素信号の書き込み期間と、前記第２色に対応した画素信号の書き込み期間と、前記第３色に対応した画素信号の書き込み期間とを含む
請求項５又は６に記載の表示装置。
【請求項８】
前記光源は、前記液晶表示パネルで画像が表示される表示面の反対側に設けられる
請求項４から７のいずれか一項に記載の表示装置。
【請求項９】
前記光源は、前記液晶表示パネルの側方に設けられる
請求項４から７のいずれか一項に記載の表示装置。
【請求項１０】
前記液晶は、高分子分散型液晶である
請求項１から９のいずれか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
同一画素から複数色の光をそれぞれ異なるタイミングで透過させるように画素を制御する液晶表示装置が知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−０９７４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
液晶表示装置では、液晶に直流電流が流れると液晶の寿命の短縮化やフリッカの発生等の問題が生じる。このため、当該直流電流をできるだけ抑制できるよう、液晶を挟んで対向する２つの電極間の電位差を調整する方法が求められている。
【０００５】
本発明は、上記の課題に鑑みてなされたもので、より高画質で、液晶を流れる直流電流に起因する寿命の短縮化を抑制できる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様による表示装置は、対向する２枚の基板の間に液晶が封入された液晶表示パネルと、前記液晶表示パネルに設けられて前記液晶の配向を制御するための電位差が与えられる２つの電極と、ソース又はドレインの一方が前記２つの電極の一方と接続されるスイッチング素子と、前記スイッチング素子のゲートと接続されて前記スイッチング素子のソース−ドレイン間を開閉するための電位が与えられる走査線と、前記ソース又は前記ドレインの他方と接続される信号線と、前記２つの電極の一方の電位と前記２つの電極の他方の電位との相対的な電位の高低を所定周期で反転させる反転駆動部と、前記走査線に第１電位、第２電位又は第３電位のいずれかを与える走査回路とを備え、前記第１電位は、前記ソース−ドレイン間を開通する電位であり、前記第２電位は、前記ソース−ドレイン間を閉鎖する電位であり、前記第３電位は、前記ソース−ドレイン間を閉鎖する電位であって前記第２電位よりも低い電位であり、前記所定周期内に前記ソース−ドレイン間が複数回開閉され、前記走査回路は、前記ソース−ドレイン間を閉鎖する期間内、前記２つの電極の他方が一方よりも相対的に低電位にされるタイミングで前記走査線の電位を前記第２電位から前記第３電位に切り替える。
【図面の簡単な説明】
【０００７】
【図１】図１は、表示装置の主要構成を示す模式的な回路図である。
【図２】図２は、液晶表示パネルの概略断面図である。
【図３】図３は、フィールドシーケンシャル制御の流れの一例を示すタイミングチャートである。
【図４】図４は、スイッチング素子のトランジスタ特性の一例を示すグラフである。
【図５】図５は、比較例による液晶表示パネルの画素駆動に係る走査において最後に書込期間になる画素の行の駆動波形を示すタイミングチャートである。
【図６】図６は、図５で示す駆動波形が与えられる画素の画素電極に与えられる電位の遷移を示すタイミングチャートである。
【図７】図７は、図６に示す電位からＶＣＯＭ駆動信号を差し引いた電位を示すタイミングチャートである。
【図８】図８は、実施形態１の表示装置の走査において最初に書込期間になる画素の行の駆動波形を示すタイミングチャートである。
【図９】図９は、実施形態１の表示装置の走査において最後に書込期間になる画素の行の駆動波形を示すタイミングチャートである。
【図１０】図１０は、図８で示す駆動波形が与えられる画素の画素電極に与えられる電位の遷移を示すタイミングチャートである。
【図１１】図１１は、図９で示す駆動波形が与えられる画素の画素電極に与えられる電位の遷移を示すタイミングチャートである。
【図１２】図１２は、図１０に示す電位からＶＣＯＭ駆動信号を差し引いた電位を示すタイミングチャートである。
【図１３】図１３は、図１１に示す電位からＶＣＯＭ駆動信号を差し引いた電位を示すタイミングチャートである。
【図１４】図１４は、実施形態２の走査において最初に書込期間になる画素の行の駆動波形を示すタイミングチャートである。
【図１５】図１５は、実施形態２の走査において最後に書込期間になる画素の行の駆動波形を示すタイミングチャートである。
【図１６】図１６は、図１４で示す駆動波形が与えられる画素の画素電極に与えられる電位の遷移を示すタイミングチャートである。
【図１７】図１７は、図１５で示す駆動波形が与えられる画素の画素電極に与えられる電位の遷移を示すタイミングチャートである。
【図１８】図１８は、図１６に示す電位からＶＣＯＭ駆動信号を差し引いた電位を示すタイミングチャートである。
【図１９】図１９は、図１７に示す電位からＶＣＯＭ駆動信号を差し引いた電位を示すタイミングチャートである。
【図２０】図２０は、光源装置の構成例を示す模式図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００９】
（実施形態１）
図１は、表示装置１００の主要構成を示す模式的な回路図である。表示装置１００は、液晶表示パネルＰと、光源装置Ｌとを備える。液晶表示パネルＰは、表示部７と、信号出力回路８と、走査回路９と、ＶＣＯＭ駆動回路１０と、タイミングコントローラ１３と、電源回路１４とを備える。以下、表示部７が面する液晶表示パネルＰの一面を表示面とし、他面を背面とする。
【００１０】
表示部７には、複数の画素Ｐｉｘがマトリクス状に配置されている。画素Ｐｉｘは、スイッチング素子１と、２つの電極とを含む。図１及び後述する図２では、２つの電極として、画素電極２と、共通電極６とを図示している。
【００１１】
図２は、液晶表示パネルＰの概略断面図である。液晶表示パネルＰは、対向する２枚の基板と、当該２枚の基板の間に封入された液晶３を有する。以下、当該２枚の基板の一方を第１基板３０とし、他方を第２基板２０とする。
【００１２】
第１基板３０は、透光性のガラス基板３５と、ガラス基板３５の第２基板２０側に積層された画素電極２と、画素電極２を覆うように第２基板２０側に積層された絶縁層５５とを含む。画素電極２は、画素Ｐｉｘ毎に個別に設けられる。第２基板２０は、透光性のガラス基板２１と、ガラス基板２１の第１基板３０側に積層された共通電極６と、共通電極６を覆うように第１基板３０側に積層された絶縁層５６とを含む。共通電極６は、複数の画素Ｐｉｘで共有される板状又は膜状の形状を有する。
【００１３】
実施形態１の液晶３は、高分子分散型液晶である。具体的には、液晶３は、バルク５１と、微粒子５２とを含む。微粒子５２は、バルク５１内で画素電極２と共通電極６との電位差に応じて配向が変化する。画素Ｐｉｘ毎に画素電極２の電位が個別に制御されることで、画素Ｐｉｘ毎に少なくとも透光及び分散のいずれかの度合いが制御される。
【００１４】
図２を参照して説明した実施形態１では、画素電極２と共通電極６は、液晶３を挟むように対向するが、液晶表示パネルＰは、１つの基板に画素電極２と共通電極６が設けられて画素電極２と共通電極６によって発生する電界によって液晶３の配向が制御される構成であってもよい。また、液晶３は高分子分散型液晶以外の液晶でもよい。
【００１５】
次に、画素電極２及び共通電極６の電位を制御する仕組みについて説明する。図１に示すようにスイッチング素子１は、例えば薄膜トランジスタ（ＴＦＴ：Thin  Film  Transistor）等、半導体を用いたスイッチング素子である。スイッチング素子１のソース又はドレインの一方は、２つの電極の一方（画素電極２）と接続される。スイッチング素子１のソース又はドレインの他方が信号線４と接続される。スイッチング素子１のゲートは、走査線５と接続される。走査線５は、走査回路９の制御下で、スイッチング素子１のソース−ドレイン間を開閉するための電位を与える。当該電位の制御は、走査回路９が行う。走査回路９による電位の制御の詳細については後述する。
【００１６】
図１に示す例では、複数の信号線４は、画素Ｐｉｘの並び方向のうち一方（行方向）に沿って並ぶ。信号線４は、画素Ｐｉｘの並び方向のうち他方（列方向）に沿って延出する。信号線４は、列方向に並ぶ複数の画素Ｐｉｘのスイッチング素子１で共有される。複数の走査線５は、列方向に沿って並ぶ。走査線５は、行方向に沿って延出する。走査線５は、行方向に並ぶ複数の画素Ｐｉｘのスイッチング素子１で共有される。
【００１７】
共通電極６は、ＶＣＯＭ駆動回路１０と接続される。ＶＣＯＭ駆動回路１０は、共通電極６に基準電位を与える。走査回路９が走査線５に対して駆動信号として機能する電位（第１電位）を与えるタイミングで、信号出力回路８が信号線４に対して画素信号を出力することで、画素電極２と共通電極６との間に形成された蓄積容量と容量性負荷である液晶（微粒子５２）を充電する。これによって、画素Ｐｉｘの電圧は画素信号に対応した電圧となる。第１電位の印加の完了後、蓄積容量と容量性負荷である液晶（微粒子５２）は画素信号を保持する。液晶（微粒子５２）の配向は、各画素Ｐｉｘの電圧と共通電極６の電圧によって生じる電界に応じて制御される。
【００１８】
表示装置１００の背面側には、光源１１が配置されている。光源１１は、赤色の光を発する第１光源１１Ｒと、緑色の光を発する第２光源１１Ｇと、青色の光を発する第３光源１１Ｂと、を有する。第１光源１１Ｒ、第２光源１１Ｇ、第３光源１１Ｂはそれぞれ、光源駆動回路１２の制御下で発光する。実施形態１の第１光源１１Ｒ、第２光源１１Ｇ及び第３光源１１Ｂは、例えば発光ダイオード（ＬＥＤ：Light  Emitting  Diode）のような発光素子を用いた光源であるが、これに限られるものでなく、発光タイミングを制御可能な光源であればよい。光源駆動回路１２は、タイミングコントローラ１３の制御下で第１光源１１Ｒ、第２光源１１Ｇ、第３光源１１Ｂの発光タイミングを制御する。
【００１９】
タイミングコントローラ１３は、信号出力回路８、走査回路９、ＶＣＯＭ駆動回路１０及び光源駆動回路１２の動作タイミングを制御する。実施形態１では、フィールドシーケンシャル制御が行われる。
【００２０】
図３はフィールドシーケンシャル制御の流れの一例を示すタイミングチャートである。図３では２フレーム期間の概略的なタイミングチャートを例示している。図３のタイミングチャートは、フレーム信号の出力、フィールド信号の出力、駆動信号の切り替わり、共通電位の切り替わり、第１光源１１Ｒ、第２光源１１Ｇ及び第３光源１１Ｂの点灯タイミングを示す情報を含む。駆動信号の切り替わりは、走査線５の電位の切り替わりを示す。共通電位の切り替わりは、共通電極６の電位の切り替わりを示す。
【００２１】
フレーム信号は、各フレーム期間の開始タイミングを示す信号である。図３では、１フレーム目の期間ＦＬ１の開始時と、２フレーム目の期間ＦＬ２の開始時、２フレーム目が終了した後に続く次のフレーム（３フレーム目）の期間の開始時にフレーム信号が出力されることを示している。
【００２２】
フィールド信号は、各フレーム期間に含まれるフィールド期間の開始タイミングを示す信号である。１フレーム期間は、光源１１が発する光の色数に対応する数のフィールド期間を含む。図３では、１フレーム目の期間ＦＬ１に含まれる第１フィールド期間ＦＩ１１、第２フィールド期間ＦＩ１２及び第３フィールド期間ＦＩ１３、２フレーム目の期間ＦＬ２に含まれる第１フィールド期間ＦＩ２１、第２フィールド期間ＦＩ２２及び第３フィールド期間ＦＩ２３ならびに２フレーム目が終了した後に続く次のフレーム（３フレーム目）の期間の第１フィールド期間の開始時にフィールド信号が出力されることを示している。
【００２３】
各フィールド期間は、画素信号の書込期間と、蓄積容量による画素信号の保持期間とを含む。図３における書込（Ｒ＋）は、第１フィールド期間ＦＩ１１の書込期間である。保持（Ｒ＋）は、第１フィールド期間ＦＩ１１の保持期間である。書込（Ｇ＋）は、第２フィールド期間ＦＩ１２の書込期間である。保持（Ｇ＋）は、第２フィールド期間ＦＩ１２の保持期間である。書込（Ｂ＋）は、第３フィールド期間ＦＩ１３の書込期間である。保持（Ｂ＋）は、第３フィールド期間ＦＩ１３の保持期間である。書込（Ｒ−）は、第１フィールド期間ＦＩ２１の書込期間である。保持（Ｒ−）は、第１フィールド期間ＦＩ２１の保持期間である。書込（Ｇ−）は、第２フィールド期間ＦＩ２２の書込期間である。保持（Ｇ−）は、第２フィールド期間ＦＩ２２の保持期間である。書込（Ｂ−）は、第３フィールド期間ＦＩ２３の書込期間である。保持（Ｂ−）は、第３フィールド期間ＦＩ２３の保持期間である。
【００２４】
１フレームの期間における複数のフィールド期間に含まれる書込期間は、それぞれ異なる色の階調値に対応する画素信号が書き込まれる期間である。例えば、１フレーム目の画素信号をＲＧＢの階調値で表した場合に（Ｒ，Ｇ，Ｂ）＝（ｒ１，ｇ１，ｂ１）であるとする。この場合、第１フィールド期間ＦＩ１１の書込期間に「ｒ１」の階調値に対応する画素信号が書き込まれる。また、第２フィールド期間ＦＩ１２の書込期間に「ｇ１」の階調値に対応する画素信号が書き込まれる。また、第３フィールド期間ＦＩ１３の書込期間に「ｂ１」の階調値に対応する画素信号が書き込まれる。１フレームの期間における複数のフィールド期間に含まれる保持期間は、それぞれ異なる色の階調値に対応する画素信号が保持される期間である。
【００２５】
光源１１が有する複数の色の光源（例えば、第１光源１１Ｒ、第２光源１１Ｇ及び第３光源１１Ｂ）は、対応するフィールド期間の保持期間内に点灯するよう制御される。例えば、第１光源１１Ｒは赤色の光源、第２光源１１Ｇは緑色の光源、第３光源１１Ｂは青色の光源とされる。例えば、１フレーム目の期間ＦＬ１において、第１光源１１Ｒは、第１フィールド期間Ｆ１１の保持期間に点灯する。これによって、第１フィールド期間Ｆ１１の書込期間に書き込まれた赤（Ｒ）の階調値（ｒ１）に対応する電圧に応じた赤色の散乱光が放出される。また、１フレーム目の期間ＦＬ１において、第２光源１１Ｇは、第２フィールド期間Ｆ１２に点灯する。これによって、第２フィールド期間Ｆ１２の書込期間に書き込まれた緑（Ｇ）の階調値（ｇ１）に対応する電圧に応じた緑色の散乱光が放出される。また、１フレーム目の期間ＦＬ１において、第３光源１１Ｂは、第３フィールド期間Ｆ１３に点灯する。これによって、第３フィールド期間Ｆ１３の書込期間に書き込まれた青（Ｂ）の階調値（ｂ１）に対応する電圧に応じた青色の散乱光が放出される。このように、１フレーム期間内にＲ，Ｇ，Ｂの画素信号の書込と保持及び対応する色の光源からの光による照明とが含まれることによって、１フレーム期間内にＲＧＢの画像データに対応する色再現が行われる。２フレーム目の期間ＦＬ２以降についても、同様の仕組みで色再現が行われる。
【００２６】
フィールド期間の周波数は、フレーム期間の周波数に光源１１が発する光の色数を乗じたものである。実施形態１では、フレーム期間の周波数は、例えば６０Ｈｚであるが、これに限られるものでなく、１２０Ｈｚであってもよいし、他の周波数であってもよい。また、フレーム期間の周波数が６０Ｈｚである場合、実施形態１のフィールド期間の周波数は１８０Ｈｚであるが、フィールド期間の周波数は、フレーム期間の周波数及び光源１１が発する光の色数に応じて適宜変更可能である。
【００２７】
また、図３では、書込期間と保持期間が見かけ上同じ程度の期間として図示されているが、実際には、保持期間は、書込期間よりも長い期間である。
【００２８】
液晶を利用する液晶表示パネルＰでは、２つの電極の一方の電位と他方の電位との相対的な電位の高低を所定周期で反転させる反転駆動が行われる。図３では、１フレーム目の期間ＦＬ１に共通電位がマイナス（−）の電位とされ、２フレーム目の期間ＦＬ２に共通電位がプラス（＋）の電位とされるようＶＣＯＭ駆動回路１０が共通電極６の電位を制御する。これに対応して、１フレーム目の期間ＦＬ１に画素電極２の電位がプラス（＋）の電位となるよう画素信号が書き込まれ、２フレーム目の期間ＦＬ２に画素電極２の電位がマイナス（−）の電位となるよう画素信号が書き込まれる。図３に示す駆動信号の記載における括弧内の符号は、書き込まれる画素信号に対応するＲＧＢの階調値の色と電位との組み合わせを示している。
【００２９】
実施形態１では、画素Ｐｉｘでは、反転駆動に対応するための画素電極２の電位が行われる。具体的には、信号出力回路８が信号線４に対して反転駆動のための画素信号を出力する。すなわち、信号出力回路８は、共通電極６が反転駆動されるタイミングに応じて、画素電極２と共通電極６との間の電圧が振幅を同じくして、極性が異なるよう画素信号を出力する。また、ＶＣＯＭ駆動回路１０が反転駆動のための共通電極６の電位の切替を行う。そして、タイミングコントローラ１３が、フレーム期間周期で、反転駆動回路による画素電極２の電位の切替タイミングとＶＣＯＭ駆動回路１０による共通電極６の電位の切替タイミングとを同期させる。これらが実施形態１の反転駆動部として機能する。
【００３０】
図３に示す例では、１フレーム目の期間ＦＬ１に画素電極２の電位が共通電極６に対して相対的に高くなり、２フレーム目の期間ＦＬ２に画素電極２の電位が共通電極６に対して相対的に低くなるようフレーム期間単位で反転駆動が行われているが、これはあくまで反転駆動方式の具体的な制御例であってこれに限られるものでない。例えば、複数フレーム期間単位で画素電極２と共通電極６の電位の高低を反転するようにしてもよい。
【００３１】
なお、画素信号の元になる画像信号（ＲＧＢデータ）は、例えば外部の画像出力装置が有する入力回路１５を介して液晶表示パネルＰに入力される。入力回路１５は、画像信号に基づいて各画素Ｐｉｘの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各々の色の階調値を示す信号を信号出力回路８に出力する。また、入力回路１５は、信号出力回路８に対する信号入力タイミングに同期した同期信号その他の制御信号をタイミングコントローラ１３に出力する。タイミングコントローラ１３は、入力回路１５から入力される信号に基づいて信号出力回路８、走査回路９、ＶＣＯＭ駆動回路１０等の動作を制御する。なお、入力回路１５は、液晶表示パネルＰに設けられてもよい。また、入力回路１５は、タイミングコントローラ１３等の他の回路を統合するよう設計されたＤＤＩＣ（Display  Driver  Integrated  Circuit）の一機能として設けられてもよい。
【００３２】
実施形態１の走査回路９は、走査線５単位で各行の画素Ｐｉｘの駆動タイミングをシフトさせる走査を行う。このため、画素Ｐｉｘの行によって書込期間のタイミングが異なる。また、１つのフィールド期間内では、走査において最初に書込期間になる画素Ｐｉｘの行のタイミングと、走査において最後に書込期間になる画素Ｐｉｘの行のタイミングとの間で書込期間になるタイミング同士の差が最大になる。
【００３３】
図４は、スイッチング素子１の薄膜トランジスタＴＦＴ特性の一例を示すグラフである。図４の縦軸（Ｉｄ［Ａ］）は、スイッチング素子１リーク電流の大きさを示す。図４の横軸（Ｖｇｓ［Ｖ］）は、スイッチング素子１のドレイン―ソース間の１のゲート―ソース間に与えられる電圧を示す。スイッチング素子１をＮ型ＭＯＳトランジスタとしたとき、横軸の正の方向はゲート電位がソース電位に対して高い場合であり、横軸の負の方向はゲート電位がソース電位に対して低い場合である。図４では、スイッチング素子１のソース−ドレイン間電圧（Ｖｄｓ）が０．１［Ｖ］の場合の一点鎖線グラフ、スイッチング素子１のソース−ドレイン間電圧が５［Ｖ］の場合の破線グラフ及びスイッチング素子１のソース−ドレイン間電圧が１０［Ｖ］の場合の線グラフを例示している。
【００３４】
図４のグラフは、左下の原点から遠ざかるほど、リーク電流が大きいことを示している。スイッチング素子１は、ゲートに正の電圧が与えられることでソース−ドレイン間が開通するオン状態になる。また、スイッチング素子１は、ゲートに負の電圧が与えられることでソース−ドレイン間が閉鎖するオフ状態になる。ここで、スイッチング素子１は、ゲートに与えられる負の電圧が大きくなると、対数的にリーク電流が多くなるという特性を有する。また、スイッチング素子１のソース−ドレイン間の電圧が大きくなるほど、リーク電流も大きくなる特性を有する。
【００３５】
図５は、液晶表示パネルの画素駆動に係る走査において最後に書込期間になる画素Ｐｉｘの行の駆動波形を示すタイミングチャートである。図５に示す第１電位パルス４０４のタイミング及び電位は、図９に示す第１電位パルス１１０４のタイミング及び電位と同様である。図６は、図５で示す駆動波形が与えられる画素Ｐｉｘの画素電極２に与えられる電位の遷移を示すタイミングチャートである。図６では、画素Ｐｉｘの階調度が最高である場合（白ラスター）の電位遷移６０１と画素Ｐｉｘの階調度が最低である場合（黒ラスター）の電位遷移６０２とを例示している。図７は、図６に示す電位からＶＣＯＭ駆動信号３０１を差し引いた電位を示すタイミングチャートである。図７に示す電圧遷移８０１，８０２は、電位遷移６０１，６０２からＶＣＯＭ駆動信号３０１の電位遷移を差し引いたものである。すなわち、共通電極６と画素電極２間の電圧波形である。図１３では、図１１に示すピーク６０３の期間に対応する期間８０３を付している。
【００３６】
図５に示す例では、第１電位Ｖ１が与えられるタイミング以外の期間、第３電位Ｖ３のみが与えられている。このようなスイッチング素子１のゲート電位制御では、反転駆動後のピーク６０３の期間に信号線４の電位（画素電極２に与えられている電位）が走査線５の電位に比して著しく低いことに起因し、スイッチング素子１のソース−ドレイン間のリーク電流が多くなる。係るリーク電流の多さによって、ピーク６０３の電位変化及び期間８０３の電圧変化が示すように、第１タイミングＴ１後に第１電位パルス４０４がスイッチング素子１のゲートに与えられるまでの間における保持電圧の変化がより大きくなる。すなわち、画素Ｐｉｘの行方向の位置によってリーク電流の発生期間及び変化の度合いに差が生じる。このため、画素Ｐｉｘの行方向の位置によって輝度の変化の度合いに差が生じ、画素Ｐｉｘの行方向の位置によって輝度が不均一になる現象が視認される。
【００３７】
また、図５に示す例では、第１タイミングＴ１の後のゲートの閉鎖電圧（オフ電圧）が第３電位Ｖ３のままである。このため、第３電位Ｖ３と第１電位パルス４０４の第１電位Ｖ１との差が第２電位Ｖ２と第１電位パルス４０４の第１電位Ｖ１との差よりも大きいことによって電圧上昇８０４を発生させる。この電圧上昇８０４は、フリッカを生じさせる場合がある。
【００３８】
このように、反転駆動によって、スイッチング素子１と接続される画素電極２の電位が正負に大きく揺さぶられる。これによって画素電極が相対的に低電位になった場合の電圧上昇８０４が大きくなり、画素電極２と対向する共通電極６の電位制御を併用しても直流電流の抑制及びフリッカの抑制が不十分になっていた。特に、図５を参照して説明したように、走査回路９から駆動信号が与えられる順番が相対的により後回しになる走査線５と接続されている画素では、直流電流及びフリッカの影響がより大きかった。言い換えれば、画素Ｐｉｘが接続される走査線５の並び方向の位置によって、液晶表示装置の表示画面内における点灯の仕方が不均一になる現象が視認されるという問題が生じていた。これらの問題によって、液晶表示装置の画質及び寿命に問題が生じていた。
【００３９】
図８は、実施形態１の表示装置１００の走査において最初に書込期間になる画素Ｐｉｘの行の駆動波形を示すタイミングチャートである。図９は、実施形態１の表示装置１００の走査において最後に書込期間になる画素Ｐｉｘの行の駆動波形を示すタイミングチャートである。図８及び図９ならびに後述する図５、図１４及び図１５等、駆動波形を示すタイミングチャートでは、共通電位の波形に対応するＶＣＯＭ駆動信号３０１、画素Ｐｉｘの階調度が最高である場合（白ラスター）の画素信号電位３０２、画素Ｐｉｘの階調度が最低である場合（黒ラスター）の画素信号電位３０３等の相対的な電位の高低を示している。なお、画素信号電位３０２による電位は、画素信号電位３０３による電位に比してＶＣＯＭ駆動信号３０１との電位差が大きい。
【００４０】
なお、図８及び図９ならびに後述する図１４及び図１５等、駆動波形を示すタイミングチャートにおいて画素電極２に設定可能な電位（ソース電圧）は、例えば０［Ｖ］から１５［Ｖ］の範囲内である。このようなソース電圧に対して、共通電極６のプラス（＋）電位は、１５［Ｖ］を上回り、かつ、後述する第１電位Ｖ１を下回る正の電位である。また、共通電極６のマイナス（−）電位は、０［Ｖ］を下回り、かつ、後述する第２電位Ｖ２を上回る負の電位である。ＶＣＯＭ駆動回路１０が共通電極６に与える基準電位は、当該共通電極６のプラス（＋）電位又は共通電極６のマイナス（−）電位のいずれかである。
【００４１】
ＶＣＯＭ駆動回路１０は、反転駆動のタイミングに応じて共通電極６の電位を切り替えるようにＶＣＯＭ駆動信号３０１を出力する。図８、図９等で示す例では、第１タイミングＴ１で共通電極６の電位がマイナス（−）からプラス（＋）に切り替わっている。また、第２タイミングＴ２で共通電極６の電位がプラス（＋）からマイナス（−）に切り替わっている。反転駆動によって共通電極６の電位が切り替わるタイミングは、画素Ｐｉｘの位置に関わらず共通である。
【００４２】
一方、画素Ｐｉｘの書込期間のタイミング、すなわち、画素Ｐｉｘが有するスイッチング素子１のソース−ドレイン間を開通する第１電位Ｖ１がスイッチング素子１のゲートに与えられるタイミングは、画素Ｐｉｘの列方向の位置（画素行の位置）によって異なる。同一フレーム期間の同一フィールド期間（例えば、第１フィールド期間Ｆ１１）において最初に書込期間になる画素Ｐｉｘの行における第１電位Ｖ１の印加タイミングＴ３（図８参照）と、最後に書込期間になる画素Ｐｉｘの行における第１電位Ｖ１の印加タイミングＴ４（図８参照）との間には、時間差ＤＴがある。すなわち、走査線５を並び方向の一方（例えば、図１の上側）から他方（例えば、図１の下方）に順に走査していくときの一番最初の走査線５の波形が図８で一番最後の走査線５の波形が図９である。
【００４３】
なお、図８の第１電位パルス１００４及び図９の第１電位パルス１１０４が示すように、スイッチング素子１のゲートに第１電位Ｖ１が与えられるタイミングは周期的に生じる。すなわち、画素Ｐｉｘの行方向の位置によって生じる時間差（例えば、時間差ＤＴ）は、どの色のフィールド期間であるかに関わらず生じる。
【００４４】
実施形態１では、図３を参照して説明したように、所定周期（例えば、１フレーム期間）内に、複数の色（例えば、赤（Ｒ）、緑（Ｇ）及び青（Ｂ））の階調出力に対応してスイッチング素子１のソース−ドレイン間が複数回開閉される。このため、１フレーム期間に対応する第１タイミングＴ１と第２タイミングＴ２の間に、第１電位パルス１００４及び第１電位パルス１１０４が色数（例えば、３）に対応した回数発生してスイッチング素子１のソース−ドレイン間を開閉している。
【００４５】
走査回路９は、第１電位Ｖ１が与えられるタイミング以外の期間、画素Ｐｉｘの行方向の位置に関わらず、スイッチング素子１のゲートに第２電位Ｖ２又は第３電位Ｖ３を与える。第２電位Ｖ２及び第３電位Ｖ３は、ソース−ドレイン間を閉鎖する電位である。また、第３電位Ｖ３は、第２電位Ｖ２よりも低い電位である。図８及び図９に示すように、実施形態１の走査回路９は、共通電極６の電位がマイナス（−）である期間、スイッチング素子１のゲートに第３電位Ｖ３を与える。また、走査回路９は、共通電極６の電位がプラス（＋）である期間、スイッチング素子１のゲートに第２電位Ｖ２を与える。このように、実施形態１の走査回路９は、ソース−ドレイン間を閉鎖する期間内、共通電極６が画素電極２よりも相対的に低電位にされるタイミングで走査線５の電位を第２電位Ｖ２から第３電位Ｖ３に切り替える。また、実施形態１の走査回路９は、ソース−ドレイン間を閉鎖する期間内、共通電極６が画素電極２よりも相対的に高電位にされるタイミングで走査線５の電位を第３電位Ｖ３から第２電位Ｖ２に切り替える。
【００４６】
第１電位Ｖ１は、例えば２５［Ｖ］である。第１電位Ｖ１は、画素Ｐｉｘの画素電極２に与えられる最大電位（例えば、１５［Ｖ］）に対して、スイッチング素子１がソース−ドレイン間を確実に開放可能になるよう設定される。第２電位Ｖ２は、例えば−７［Ｖ］である。第３電位Ｖ３は、例えば−２２［Ｖ］である。第２電位Ｖ２及び第３電位Ｖ３は、画素Ｐｉｘの画素電極２に与えられる最小電位（例えば、０［Ｖ］）に対して、スイッチング素子１が十分にオフになるようにマージンを持って設定される。すなわち、第３電位Ｖ３は、共通電極６のマイナス（−）の電位に応じてスイッチング素子１が十分にオフになるようにマージンを持って設定される。また、スイッチング素子１が十分にオフになるようにマージンを持った範囲内で、第２電位Ｖ２と共通電極６のプラス（＋）の電位との差と、第３電位Ｖ３と共通電極６のマイナス（−）の電位との差がより小さくなるよう第２電位Ｖ２が設定される。
【００４７】
また、共通電極６のプラス（＋）の電位及びマイナス（−）の電位は、液晶３の長寿命化とフリッカの抑制のため、液晶３にかかるＤＣ電圧ができるだけ小さくなるよう調整されることが望ましい。
【００４８】
第１電位Ｖ１、第２電位Ｖ２及び第３電位Ｖ３は、例えば電源回路１４（図１参照）によって生成される。電源回路１４は、外部から電力Ｗの供給を受けて第１電位Ｖ１、第２電位Ｖ２及び第３電位Ｖ３の各々に対応する電位を走査回路９に供給する。図示しないが、電源回路１４は、表示装置１００が備える各構成の動作に適した電位を生成して各構成に電力供給を行ってもよい。走査回路９は、外部からの電力供給を受けて第１電位Ｖ１、第２電位Ｖ２及び第３電位Ｖ３を生成する機能を備えていてもよい。
【００４９】
図１０は、図８で示す駆動波形が与えられる画素Ｐｉｘの画素電極２に与えられる電位の遷移を示すタイミングチャートである。図１０では、画素Ｐｉｘの階調度が最高である場合（白ラスター）の電位遷移１２０１と画素Ｐｉｘの階調度が最低である場合（黒ラスター）の電位遷移１２０２とを例示している。図１１は、図９で示す駆動波形が与えられる画素Ｐｉｘの画素電極２に与えられる電位の遷移を示すタイミングチャートである。図１１では、画素Ｐｉｘの階調度が最高である場合（白ラスター）の電位遷移１３０１と画素Ｐｉｘの階調度が最低である場合（黒ラスター）の電位遷移１３０２とを例示している。すなわち、走査線５を並び方向の一方（例えば、図１の上側）から他方（例えば、図１の下方）に順に走査していくときの一番最初の走査線５と接続されている画素Ｐｉｘの画素電極２に与えられる電位の遷移が図１０で一番最後の走査線５と接続されている画素Ｐｉｘの画素電極２に与えられる電位の遷移が図１１である。
【００５０】
図１０に示す電位遷移１２０１，１２０２では、反転駆動によって共通電極６の電位がマイナス（−）からプラス（＋）に切り替わる第１タイミングＴ１で共通電極６と画素電極２との間の容量結合により共通電極６の電位の変動に応じて画素電位が上昇している（１２０３，１２０４）。また、図１０に示す電位遷移１２０１，１２０２では、反転駆動によって共通電極６の電位がプラス（＋）からマイナス（−）に切り替わる第２タイミングＴ２で共通電極６と画素電極２との間の容量結合により共通電極６の電位の変動に応じて画素電位が降下している（１２０５，１２０６）。これらの電圧上昇（１２０３，１２０４）及び電圧降下（１２０５，１２０６）の後に画素電極２を有する画素Ｐｉｘのスイッチング素子１のゲートに第１電位Ｖ１（第１電位パルス１００４）が与えられ、信号線４から画素電極２に画素信号が与えられる。これによって、画素電極２に与えられる電位は、画素信号に応じた電位となる。
【００５１】
図１１に示す電位遷移１３０１，１３０２では、図１０に示す電位遷移１２０１，１２０２と同様、第１タイミングＴ１で共通電極６と画素電極２との間の容量結合により共通電極６の電位の変動に応じて画素電位が上昇している（１３０３，１３０４）。また、第２タイミングＴ２で共通電極６と画素電極２との間の容量結合により共通電極６の電位の変動に応じて画素電位が降下している（１３０５，１３０６）。これらの電圧上昇（１３０３，１３０４）及び電圧降下（１３０５，１３０６）の後に画素電極２を有する画素Ｐｉｘのスイッチング素子１のゲートに第１電位Ｖ１（第１電位パルス１１０４）が与えられ、信号線４から画素電極２に画素信号が与えられる。これによって、画素電極２に与えられる電位は、画素信号に応じた電位となる。ここで、ピーク１３０３，１３０４で電位が高留まりする期間は、ピーク１２０３，１２０４よりも長い。また、ピーク１３０５，１３０６で電位が低留まりする期間は、ピーク１２０５，１２０６よりも長い。これは、画素Ｐｉｘの行方向の位置によって、スイッチング素子１のゲートに第１電位Ｖ１が与えられるタイミングが異なるためである。従って、走査において最初に書込期間になる画素Ｐｉｘの行において、ピーク１２０３，１２０４，１２０５，１２０６の継続期間が最短になる。また、走査において最後に書込期間になる画素Ｐｉｘの行において、ピーク１３０３，１３０４，１３０５，１３０６の継続期間が最長になる。
【００５２】
実施形態１では、ピーク１３０３，１３０４で高留まりする画素電極２の電位及びピーク１３０５，１３０６で低留まりする画素電極２の電位が、ピークの終了までほとんど変化しない。これは、上述のように、共通電極６の電位がプラス（＋）である期間、スイッチング素子１のゲートに第２電位Ｖ２が与えられ、共通電極６の電位がマイナス（−）である期間、スイッチング素子１のゲートに第３電位Ｖ３が与えられるようにスイッチング素子１のゲートの電位と共通電極６の電位の電位との関係が制御されることで、共通電極６の電位の切替によってスイッチング素子１のゲートの電位と共通電極６の電位の電位との差異が必要以上に大きくならないよう制御されることによる。仮に、スイッチング素子１のゲートの電位と共通電極６の電位の電位との差異が必要以上に大きくなった場合、スイッチング素子１のソース−ドレイン間のリーク電流がより多くなって画素電極２の電位を維持することが困難になるが、実施形態１では第２電位Ｖ２と第３電位Ｖ３との使い分けによってこのようなリーク電流の増加を抑制している。
【００５３】
図１２は、図１０に示す電位からＶＣＯＭ駆動信号３０１を差し引いた電位を示すタイミングチャートである。図１２に示す電圧遷移１４０１，１４０２は、電位遷移１２０１，１２０２からＶＣＯＭ駆動信号３０１の電位遷移を差し引いたものである。すなわち、共通電極６と画素電極２間の電圧波形である。図１２では、図１０に示すピーク１２０３の期間に対応する期間１４０３を付している。図１３は、図１１に示す電位からＶＣＯＭ駆動信号３０１を差し引いた電位を示すタイミングチャートである。図１３に示す電圧遷移１５０１，１５０２は、電位遷移１３０１，１３０２からＶＣＯＭ駆動信号３０１の電位遷移を差し引いたものである。すなわち、共通電極６と画素電極２間の電圧波形である。図１３では、図１１に示すピーク１３０３の期間に対応する期間１５０３を付している。
【００５４】
図１２及び図１３に示す電位は、実質的に画素Ｐｉｘの液晶３に働く画素電極２−共通電極６間の電圧（保持電圧）を示している。ここで、図１２に示す期間１４０３（図１０の１２０３に対応）の保持電圧は、電圧遷移１４０１が示す期間１４０３以前の保持電圧とほとんど変わらない。同様に、図１３に示す期間１５０３（図１１の１３０３に対応）の保持電圧は、電圧遷移１５０１が示す期間１５０３以前の保持電圧とほとんど変わらない。このように、実施形態１によれば、第１タイミングＴ１とその直後の第１電位Ｖ１のタイミングとの関係、すなわち、画素Ｐｉｘの行方向の位置によって、保持電圧に大きな差異が生じることを抑制することができる。従って、画素Ｐｉｘの行方向の位置によって輝度が不均一になる現象の発生を抑制することができる。また、図１３では、第１タイミングＴ１の後の最初の第１電位パルス１１０４に対応するタイミングで電圧上昇１５０４がごくわずかに発生しているが、電圧遷移１５０１が示す電圧の変化の範囲内において微々たるものであり、画素Ｐｉｘの透光性、すなわち輝度には実質的に影響しない。すなわち、電圧上昇１５０４によるフリッカの発生を抑制することができる。また、このようなごくわずかな電圧上昇１５０４では、画素Ｐｉｘの液晶３に対する直流電流の発生も実質的に問題ないレベルであり、電圧上昇１５０４による液晶３の寿命短縮を抑制することができる。
【００５５】
実施形態１によれば、上述のように、画素Ｐｉｘの行方向の位置によって輝度が不均一になる現象の発生を抑制することができる。また、実施形態１によれば、フリッカの発生及び液晶３の寿命短縮を抑制することができる。従って、実施形態１によれば、より高画質で、液晶３を流れる直流電流に起因する寿命の短縮化を抑制できる。
【００５６】
また、液晶表示パネルＰを照明する光源１１が点灯するタイミングは、保持期間、すなわち、スイッチング素子１のソース−ドレイン間が開通される複数回のタイミング間に設定される画素電極２の電位保持期間である。これによって、１フレーム期間内の複数のフィールド期間の各々で異なる色の光で液晶表示パネルＰを照明することで、各画素Ｐｉｘで複数の色の階調値に対応する出力を行える。
【００５７】
また、光源１１は、第１光源１１Ｒと、第２光源１１Ｇと、第３光源１１Ｂとを含む。また、１フレーム期間内にソース−ドレイン間が開通される複数回の開通期間は、ＲＧＢデータによる赤（Ｒ），緑（Ｇ），青（Ｂ）の階調値のうち赤（Ｒ）に対応した画素信号の書き込み期間と、緑（Ｇ）に対応した画素信号の書き込み期間と、青（Ｂ）に対応した画素信号の書き込み期間とを含む。これによって、各画素ＰｉｘでＲＧＢの階調値に対応する出力を行える。
【００５８】
（実施形態２）
次に、実施形態２の表示装置について、図１４から図１９を参照して説明する。図１４から図１９を参照して特筆する事項を除いて、実施形態２の表示装置は、実施形態１の表示装置１００と同様である。
【００５９】
図１４は、実施形態２の走査において最初に書込期間になる画素Ｐｉｘの行の駆動波形を示すタイミングチャートである。図１５は、実施形態２の走査において最後に書込期間になる画素Ｐｉｘの行の駆動波形を示すタイミングチャートである。すなわち、走査線５を並び方向の一方（例えば、図１の上側）から他方（例えば、図１の下方）に順に走査していくときの一番最初の走査線５の波形が図１４で一番最後の走査線５の波形が図１５である。
【００６０】
図１４及び図１５に示すように、実施形態２の走査回路９は、共通電極６の電位がプラス（＋）である期間、実施形態１の走査回路９と同様、スイッチング素子１のゲートに第２電位Ｖ２を与える。また、実施形態２の走査回路９は、共通電極６の電位がプラス（＋）からマイナス（−）に切り替わるタイミングでスイッチング素子１のゲートに与える電位を第２電位Ｖ２から第３電位Ｖ３に切り替えるが、その後に発生する第１電位パルス１６０４，１７０４の後、スイッチング素子１のゲートに与える電位を第２電位Ｖ２にする。このように、実施形態２の走査回路９は、ソース−ドレイン間を閉鎖する期間内、共通電極６が画素電極２よりも相対的に低電位にされるタイミングで走査線５の電位を第２電位Ｖ２から第３電位Ｖ３に切り替える。また、実施形態２の走査回路９は、ソース−ドレイン間を閉鎖状態から開通状態にするタイミングの前に第３電位Ｖ３だった走査線５の電位を、当該タイミングの後にソース−ドレイン間を閉鎖状態にする場合に第２電位Ｖ２にする。
【００６１】
図１６は、図１４で示す駆動波形が与えられる画素Ｐｉｘの画素電極２に与えられる電位の遷移を示すタイミングチャートである。図１６では、画素Ｐｉｘの階調度が最高である場合（白ラスター）の電位遷移１８０１と画素Ｐｉｘの階調度が最低である場合（黒ラスター）の電位遷移１８０２とを例示している。図１７は、図１５で示す駆動波形が与えられる画素Ｐｉｘの画素電極２に与えられる電位の遷移を示すタイミングチャートである。図１７では、画素Ｐｉｘの階調度が最高である場合（白ラスター）の電位遷移１９０１と画素Ｐｉｘの階調度が最低である場合（黒ラスター）の電位遷移１９０２とを例示している。
【００６２】
図１８は、図１６に示す電位からＶＣＯＭ駆動信号３０１を差し引いた電位を示すタイミングチャートである。すなわち、共通電極６と画素電極２間の電圧波形である。図１８に示す電圧遷移２００１，２００２は、電位遷移１８０１，１８０２からＶＣＯＭ駆動信号３０１の電位遷移を差し引いたものである。図１８では、図１６に示すピーク１８０３の期間に対応する期間２００３を付している。図１９は、図１７に示す電位からＶＣＯＭ駆動信号３０１を差し引いた電位を示すタイミングチャートである。図１９に示す電圧遷移２１０１，２１０２は、電位遷移１９０１，１９０２からＶＣＯＭ駆動信号３０１の電位遷移を差し引いたものである。すなわち、共通電極６と画素電極２間の電圧波形である。図１９では、図１７に示すピーク１９０３の期間に対応する期間２１０３を付している。
【００６３】
実施形態２では、共通電極６の電位がプラス（＋）からマイナス（−）に切り替わるタイミングで画素電極２の電位を第２電位Ｖ２から第３電位Ｖ３に切り替えることで、当該タイミング前後における共通電極６とスイッチング素子１のゲートとの間の電圧を高レベルで維持してスイッチング素子１のソース−ドレイン間の閉鎖状態を保持している。すなわち、当該タイミング後に共通電極６とスイッチング素子１のゲートとの間の電圧が低くなることによって意図せずスイッチング素子１のソース−ドレイン間が開放されてしまうスイッチング素子１の誤作動を抑制している。そのうえで、実施形態２では、当該タイミング後にスイッチング素子１のゲートに第１電位Ｖ１が与えられた後にはゲートを閉鎖するための電位を第２電位Ｖ２としている。すなわち、実施形態２では、当該タイミング後のゲート閉鎖電位（第３電位Ｖ３）と１回の第１電位Ｖ１との電位差を除いて、他のタイミングのゲート閉鎖電位（第２電位Ｖ２）と第１電位Ｖ１との電位差をより小さくすることができる。このため、画素Ｐｉｘの保持電圧が負の電圧側にシフトする量を実施形態１よりも低減することができる。これによって、液晶３のＤＣバランスをより改善できる。また、実施形態２では、走査線５の電位が第２電位Ｖ２である期間が実施形態１よりも長い。これによって、走査線５の電位と画素信号に基づいたソース電位（画素電極２の電位）との間の寄生容量により発生する電位のスパイクが小さくなる。具体的には、図１６のスパイク１８０７、図１７のスパイク１９０７、図１８のスパイク２００７、図１９のスパイク２１０７が、図１０のスパイク１２０７、図１１のスパイク１３０７、図１２のスパイク１４０７、図１３のスパイク１５０７よりも小さくなる。
【００６４】
なお、光源１１が有する複数の色の光源の組み合わせは、赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の組み合わせに限られるものでない。例えば、光源１１は、シアン、マゼンタ及びイエローの組み合わせによる３色の各々に対応する光源を有していてもよい。
【００６５】
図２０は、光源装置ＬＡの構成例を示す模式図である。光源装置Ｌ（又は光源装置ＬＡ）は、液晶表示パネルＰを照明可能であればよく、その具体的な配置については適宜変更可能である。例えば、図１で模式的に示すように、液晶表示パネルＰを背面側から照明する光源１１の発光面において、第１光源１１Ｒ、第２光源１１Ｇ、第３光源１１Ｂのような複数の色の光源が直接配置されていてもよいし、図２０に示すように、液晶表示パネルＰの背面に設けられた導光板ＬＧＰに対して多色光源１１Ｍが側方に配置された構成を採用してもよい。多色光源１１Ｍは、例えば上述の第１光源１１Ｒ、第２光源１１Ｇ及び第３光源１１Ｂの組み合わせ又はシアン、マゼンタ及びイエローの組み合わせによる３色の各々に対応する光源を含み、１フレーム期間内の各フィールド期間で異なる色の光を発するよう制御される。
【００６６】
また、上記で例示した第１電位Ｖ１、第２電位Ｖ２、第３電位Ｖ３その他の電位を含む具体的な数値はあくまで一例であってこれに限られるものでなく、正負及び相対する２つの値の相対的な関係を維持する範囲内で適宜変更可能である。
【００６７】
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００６８】
１  スイッチング素子
２  画素電極
３  液晶
４  信号線
５  走査線
５２  微粒子
６  共通電極
７  表示部
８  信号出力回路
９  走査回路
１０  ＶＣＯＭ駆動回路
１１  光源
１１Ｒ  第１光源
１１Ｇ  第２光源
１１Ｂ  第３光源
１２  光源駆動回路
１３  タイミングコントローラ
１４  電源回路
１００  表示装置
Ｐ  液晶表示パネル
Ｌ，ＬＡ  光源装置
【図１】
2020115179.tif 000003
【図２】
2020115179.tif 000004
【図３】
2020115179.tif 000005
【図４】
2020115179.tif 000006
【図５】
2020115179.tif 000007
【図６】
2020115179.tif 000008
【図７】
2020115179.tif 000009
【図８】
2020115179.tif 000010
【図９】
2020115179.tif 000011
【図１０】
2020115179.tif 000012
【図１１】
2020115179.tif 000013
【図１２】
2020115179.tif 000014
【図１３】
2020115179.tif 000015
【図１４】
2020115179.tif 000016
【図１５】
2020115179.tif 000017
【図１６】
2020115179.tif 000018
【図１７】
2020115179.tif 000019
【図１８】
2020115179.tif 000020
【図１９】
2020115179.tif 000021
【図２０】
2020115179.tif 000022