(57)【要約】【課題】差動の発振信号のバランスの悪化等を防止しながら、差動の発振信号の信号状態のモニターが可能な回路装置等の提供。【解決手段】回路装置２０は、第１、第２の出力信号線ＬＱ１、ＬＱ２と、第１、第２の信号ＱＮ、ＱＰにより構成される差動の発振信号を生成して、第１の信号ＱＮを第１の出力信号線ＬＱ１に出力し、第２の信号ＱＰを第２の出力信号線ＬＱ２に出力する発振回路３０と、第１の出力信号線ＬＱ１に一端が接続される第１の入力キャパシターＣ１を有する第１の入力部４２と、第１の入力部４２に接続され、モニター結果を出力する出力部５０とを、有するモニター回路４０と、第２の出力信号線ＬＱ２に一端が接続される第２の入力キャパシターＣ２を有する第２の入力部６２を有する容量補償回路６０を含む。【選択図】図１
2020039102.tif 000002
【特許請求の範囲】
【請求項１】
第１の出力信号線と、
第２の出力信号線と、
第１の信号及び第２の信号により構成される差動の発振信号を生成して、前記第１の信号を前記第１の出力信号線に出力し、前記第２の信号を前記第２の出力信号線に出力する発振回路と、
前記第１の出力信号線に一端が接続される第１の入力キャパシターを有する第１の入力部と、前記第１の入力部に接続され、モニター結果を出力する出力部とを、有するモニター回路と、
前記第２の出力信号線に一端が接続される第２の入力キャパシターを有する第２の入力部を有する容量補償回路と、
を含むことを特徴とする回路装置。
【請求項２】
請求項１に記載の回路装置において、
前記第１の入力部は、
前記第１の入力キャパシターの他端の電圧を設定する第１の電圧設定回路を有し、
前記第２の入力部は、
前記第２の入力キャパシターの他端の電圧を設定する第２の電圧設定回路を有することを特徴とする回路装置。
【請求項３】
請求項１又は２に記載の回路装置において、
前記出力部は、
前記第１の入力部からの入力信号をバッファリングした信号を、前記モニター結果として出力するバッファー回路を有することを特徴とする回路装置。
【請求項４】
請求項１又は２に記載の回路装置において、
前記出力部は、
前記第１の入力部からの入力信号に対する検出結果を、前記モニター結果として出力する検出回路を有することを特徴とする回路装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の回路装置において、
前記モニター回路の前記モニター結果を出力する端子を含むことを特徴とする回路装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の回路装置において、
前記発振回路は、インダクターとキャパシターを有するＬＣ発振回路であることを特徴とする回路装置。
【請求項７】
請求項１乃至５のいずれか一項に記載の回路装置において、
前記第１の出力信号線と前記第２の出力信号線の間の基準線の第１の方向側に、前記モニター回路が配置され、
前記第１の方向の反対方向を第２の方向としたときに、前記基準線の前記第２の方向側に、前記容量補償回路が配置されることを特徴とする回路装置。
【請求項８】
請求項７に記載の回路装置において、
前記発振回路は、インダクターとキャパシターを有するＬＣ発振回路であり、
前記第１の方向に直交する方向を第３の方向としたときに、前記インダクターは、前記モニター回路及び前記容量補償回路の前記第３の方向側に配置されることを特徴とする回路装置。
【請求項９】
請求項７又は８に記載の回路装置において、
前記発振回路は、
前記第１の出力信号線に一端が接続され、容量が可変の第１のキャパシターと、前記第２の出力信号線に一端が接続され、容量が可変の第２のキャパシターと、を有し、
前記第１のキャパシターは、前記基準線に対して第１の方向側に配置され、
前記第２のキャパシターは、前記基準線に対して第２の方向側に配置されることを特徴とする回路装置。
【請求項１０】
請求項１乃至９のいずれか一項に記載の回路装置において、
基準クロック信号と、前記第１信号及び前記第２の信号に基づくクロック信号とを比較する比較回路と、
前記比較回路の比較結果に基づいてチャージポンプ動作を行うチャージポンプ回路と、
前記チャージポンプ回路の出力信号の平滑化を行って、前記発振回路の発振周波数を制御する制御電圧を生成して前記発振回路に出力するローパスフィルターと、
を含むことを特徴とする回路装置。
【請求項１１】
請求項１乃至１０のいずれか一項に記載の回路装置と、
前記回路装置に電気的に接続されている振動子と、
を含むことを特徴とする発振器。
【請求項１２】
請求項１乃至１０のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
【請求項１３】
請求項１乃至１０のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、発振器、電子機器及び移動体等に関する。
【背景技術】
【０００２】
ノイズ耐性が強く、高速で安定性が高い信号伝送として、差動信号伝送が知られている。差動信号伝送では、差動信号を構成する第１、第２の信号を用いて信号伝送を行う。例えば特許文献１には、差動信号であるＵＳＢのＤＰ、ＤＭの信号を複数の差動増幅器に入力して、ＵＳＢのディスコネクト検出を行うディスコネクト検出回路が開示されている。このディスコネクト検出回路では、差動信号の電圧及びその反転信号の電圧をそれぞれ差動増幅し、差動信号の電圧の差動増幅値と反転信号の電圧の差動増幅値とを、ＤＡコンバーターの出力電圧と比較することで、ＵＳＢのディスコネクト検出を実現する。特許文献１によれば、プロセスや周囲温度の変動があっても動作が不安定にならないディスコネクト検出回路を実現できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−６５２３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１には、差動の発振信号を生成する発振回路における発振信号の信号状態をモニターする回路については、何ら開示されていない。このような差動の発振信号の信号状態をモニターする際に、回路の簡素化のために、差動の発振信号を構成する一方の信号の出力信号線に対してのみモニター回路を設ける手法が考えられる。しかしながら、この手法では、モニター回路が接続される出力信号線に対して容量が付加されてしまい、差動の発振信号のバランスが悪化するおそれがある。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は態様として実現することが可能である。
【０００６】
本発明の一態様は、第１の出力信号線と、第２の出力信号線と、第１の信号及び第２の信号により構成される差動の発振信号を生成して、前記第１の信号を前記第１の出力信号線に出力し、前記第２の信号を前記第２の出力信号線に出力する発振回路と、前記第１の出力信号線に一端が接続される第１の入力キャパシターを有する第１の入力部と、前記第１の入力部に接続され、モニター結果を出力する出力部とを、有するモニター回路と、前記第２の出力信号線に一端が接続される第２の入力キャパシターを有する第２の入力部を有する容量補償回路と、を含む回路装置に関係する。
【図面の簡単な説明】
【０００７】
【図１】本実施形態の回路装置の構成例。
【図２】本実施形態の回路装置の詳細な構成例。
【図３】モニター回路の第１の構成例。
【図４】モニター回路の第２の構成例。
【図５】モニター回路のモニター結果を処理回路に出力する手法の説明図。
【図６】モニター回路のモニター結果に基づいてアナログ回路を制御する手法の説明図。
【図７】発振回路の構成例。
【図８】回路装置のレイアウト配置例。
【図９】ＭＩＭのキャパシターの構造例。
【図１０】ＭＩＭを用いた可変容量キャパシターの構成例。
【図１１】発振器の構成例。
【図１２】電子機器の構成例。
【図１３】移動体の構成例。
【発明を実施するための形態】
【０００８】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【０００９】
１．回路装置の構成
図１に本実施形態の回路装置２０の構成例を示す。回路装置２０は、発振回路３０と、出力信号線ＬＱ１、ＬＱ２と、モニター回路４０と、容量補償回路６０を含む。出力信号線ＬＱ１、ＬＱ２は、各々、第１の出力信号線、第２の出力信号線であり、発振回路３０に接続される。モニター回路４０は出力信号線ＬＱ１に接続され、容量補償回路６０は出力信号線ＬＱ２に接続される。出力信号線ＬＱ１、ＬＱ２は、回路装置２０の信号配線であり、例えばアルミ層などの金属層で形成される配線である。
【００１０】
発振回路３０は、信号ＱＮ及びＱＰにより構成される差動の発振信号を生成する。そして、信号ＱＮを出力信号線ＬＱ１に出力し、信号ＱＰを出力信号線ＬＱ２に出力する。信号ＱＮは第１の信号であり、信号ＱＰは第２の信号である。信号ＱＮは、ネガティブ側信号又は負極信号とも呼ばれる。信号ＱＰは、ポジティブ側信号又は正極信号とも呼ばれる。信号ＱＮ及びＱＰは互いに平衡な関係にある信号である。なお図１では、ネガティブ側信号である信号ＱＮを第１の信号とし、ポジティブ側信号である信号ＱＰを第２の信号としたが、信号ＱＰが第１の信号であり、信号ＱＮが第２の信号であってもよい。この場合には、信号ＱＰの出力信号線にモニター回路４０が接続され、信号ＱＮの出力信号線に容量補償回路６０が接続されることになる。また本実施形態における接続は、電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続であり、他の信号線や能動素子等を介した接続であってもよい。
【００１１】
発振回路３０は、後述するように例えばＬＣ発振回路により実現される。即ち、ＬＣの共振を利用して発振信号を生成する。但し発振回路３０は水晶振動子等の振動子を用いて発振信号を生成するようにしてもよい。
【００１２】
モニター回路４０は、出力信号線ＬＱ１の信号状態をモニターするための回路であり、当該信号状態をモニター結果ＭＱとして伝達したり、信号状態を検出する回路である。モニター回路４０は出力信号線ＬＱ１の信号ＱＮの検出回路と言うこともできる。
【００１３】
モニター回路４０は入力部４２と出力部５０を有する。入力部４２は、発振回路３０の出力信号線ＬＱ１の信号ＱＮを入力するための回路である。入力部４２は、第１の出力信号線である出力信号線ＬＱ１に一端が接続される入力キャパシターＣ１を有する。入力部４２は第１の入力部であり、入力キャパシターＣ１は第１の入力キャパシターである。入力キャパシターＣ１は、一例としてはＭＩＭ（Metal-Insulator-Metal）により実現できる。入力キャパシターＣ１の他端は例えば所定の電圧に設定される。
【００１４】
入力キャパシターＣ１は、例えば出力信号線ＬＱ１の信号ＱＮのＤＣ成分をカットしてモニター回路４０に入力するためのＡＣカップリング用のキャパシターとして機能する。これにより信号ＱＮのＡＣ成分が出力部５０に入力されるようになる。モニター回路４０の入力部４２として入力キャパシターＣ１を設けることで、モニター回路４０を出力信号線ＬＱ１に接続することによる影響を、入力キャパシターＣ１による容量の付加による影響に限定できるようになる。
【００１５】
出力部５０は、入力部４２に接続され、モニター結果ＭＱを出力する。出力部５０は例えばモニター回路４０のモニター結果を出力するための回路である。モニター結果ＭＱは、出力信号線ＬＱ１の信号ＱＮの信号状態を特定するものであり、アナログ信号又はデジタルデータ信号である。例えば出力部５０は、モニター結果ＭＱとして、出力信号線ＬＱ１の信号ＱＮに対応する信号をバッファリングした信号を出力してもよいし、信号ＱＮに対して検出処理を行うことで得られた検出信号を出力してもよい。
【００１６】
容量補償回路６０は、出力信号線ＬＱ１にモニター回路４０が接続されることにより出力信号線ＬＱ１に付加される第１の容量の影響を補償するための回路であり、容量の調整回路である。例えば容量補償回路６０が接続されることにより出力信号線ＬＱ２に付加される第２の容量を用いて、出力信号線ＬＱ１に付加される第１の容量による影響を補償する。
【００１７】
容量補償回路６０は入力部６２を有する。入力部６２は、発振回路３０の出力信号線ＬＱ２の信号ＱＰを入力するための回路である。入力部６２は、モニター回路４０の入力部４２に対応するものであり、入力部４２に対応するダミー回路である。入力部６２は、モニター回路４０の入力部４２と例えば同一の回路構成となっている。入力部６２は、第２の出力信号線である出力信号線ＬＱ２に一端が接続される入力キャパシターＣ２を有する。入力部６２は第２の入力部であり、入力キャパシターＣ２は第２の入力キャパシターである。入力キャパシターＣ２は、一例としてはＭＩＭにより実現できる。入力キャパシターＣ２の他端は例えば所定の電圧に設定される。入力キャパシターＣ２は、入力キャパシターＣ１と例えば同一の容量を有する。
【００１８】
以上のように本実施形態では、発振回路３０が差動の発振信号を構成する信号ＱＮ、ＱＰを生成して出力信号線ＬＱ１、ＬＱ２に出力する。このように発振回路３０の発振信号の差動信号伝送を行うことで、ノイズ耐性が強く、高速で安定性が高い信号伝送を実現できる。そして本実施形態では、出力信号線ＬＱ１に対してモニター回路４０が設けられて、第１の信号である信号ＱＮの信号状態がモニターされる。なお前述したようにモニター対象となる第１の信号は信号ＱＰであってもよい。このような信号状態のモニターを行うことで、発振回路３０が適正な発振を行っているかをモニターできるようになる。例えば発振信号の振幅が仕様を満たす振幅になっているかをモニターできるようになる。或いは後述の図６で説明するように、モニター結果に基づいて回路装置２０のアナログ回路１１０に対するフィードバック制御を行うことも可能になる。例えば発振回路３０が適正な発振動作を行うようにするフィードバック制御などが可能になる。
【００１９】
一方、本実施形態では、出力信号線ＬＱ１に対してモニター回路４０が接続されるため、モニター回路４０の入力部４２の入力キャパシターＣ１による容量が出力信号線ＬＱ１に付加される。別の言い方をすれば、モニター回路４０の入力部４２として入力キャパシターＣ１を設ければ、モニター回路４０を接続することの影響を、入力キャパシターＣ１の接続による容量の付加に限定できる。そして、このような容量が、発振回路３０の差動信号伝送用の出力信号線ＬＱ１、ＬＱ２のうちの一方の出力信号線ＬＱ１に付加されると、出力信号線ＬＱ１に対してのみ寄生容量を余分に持つことになり、差動信号伝送の対称性が悪化し、差動の発振信号のバランスが悪化するおそれがある。即ち信号ＱＮの振幅又は位相等の信号状態と信号ＱＰの振幅又は位相等の信号状態が異なったものになってしまう。このような差動の発振信号のバランスの悪化は、発振回路３０の発振動作に悪影響を与えたり、発振信号に基づくクロック信号の周波数精度の劣化などの問題を招く。例えば、差動の発振信号の振幅が異なることで、振幅が小さい方の信号はノイズ特性が悪化してしまう。これにより、出力されるクロック信号のノイズ特性が劣化するおそれがある。
【００２０】
そこで本実施形態では、モニター対象となる出力信号線ＬＱ１に対してモニター回路４０を接続すると共に、モニター対象となっていない出力信号線ＬＱ２に対しても容量補償回路６０を接続している。容量補償回路６０は、モニター回路４０が接続されることにより出力信号線ＬＱ１に付加される容量である第１の容量による影響を補償するための回路である。例えば容量補償回路６０に対して、当該第１の容量と同等の容量である第２の容量を持たせることで、第１の容量による影響を補償する調整を行う。第１の容量は入力キャパシターＣ１による容量であり、第２の容量は入力キャパシターＣ２による容量であり、容量補償回路６０の入力部６２に対して、第２の容量の入力キャパシターＣ２を設けることで、入力キャパシターＣ１の第１の容量による影響を補償することが可能になる。
【００２１】
なお、本実施形態の変形例の手法として、モニター回路４０と同一構成の回路を、出力信号線ＬＱ２に接続してもよい。但し、この手法によればモニター回路４０による寄生容量の影響をより低減できると考えられるものの、信号のバッファリングや検出などを行う出力部５０と同じ構成の回路を、出力信号線ＬＱ２側に設けなければならなくなり、回路装置２０の回路配置におけるレイアウト効率が悪化する。この点、本実施形態では、容量補償回路６０に対しては、モニター回路４０の入力部４２に対応する入力部６２を設ける一方で、モニター回路４０の出力部５０に対応する出力部については設けないようにしている。これにより、回路装置２０の回路の配置領域を有効に使うことができ、面積効率を向上させることができる。以上のように本実施形態によれば、差動の発振信号のバランスの悪化や回路配置のレイアウト効率の悪化を防止しながら、差動の発振信号の信号状態のモニターが可能な回路装置２０の提供が可能になる。
【００２２】
図２に本実施形態の回路装置２０の詳細な構成例を示す。図２では、モニター回路４０の入力部４２は、入力キャパシターＣ１の他端の電圧を設定する電圧設定回路４４を有する。そして容量補償回路６０の入力部６２も、入力キャパシターＣ２の他端の電圧を設定する電圧設定回路６４を有する。電圧設定回路４４、６４は、各々、第１の電圧設定回路、第２の電圧設定回路である。電圧設定回路４４、６４は、バイアス電圧の設定回路と言うこともできる。電圧設定回路４４を設けることで、入力キャパシターＣ１の一端は出力信号線ＬＱ１に接続される一方で、入力キャパシターＣ１の他端は所定の電圧に設定されるようになる。また電圧設定回路６４を設けることで、入力キャパシターＣ２の一端は出力信号線ＬＱ２に接続される一方で、入力キャパシターＣ２の他端は所定の電圧に設定されるようになる。電圧設定回路４４の設定電圧と電圧設定回路６４の設定電圧は例えば同一電圧である。
【００２３】
入力キャパシターＣ１の一端を出力信号線ＬＱ１に接続し、入力キャパシターＣ１の他端を出力部５０に接続することで、出力信号線ＬＱ１の信号ＱＮのＡＣ成分を出力部５０に入力できるようになる。電圧設定回路４４は、出力部５０に入力される信号ＱＮのＡＣ成分に対する例えばバイアス電圧を設定する。これにより電圧設定回路４４により設定された電圧をコモンモード電圧とした波形の信号が出力部５０に入力されるようになる。コモンモード電圧は、差動信号の基準となる電圧であり、例えば差動信号の振幅の中心電圧である。そして本実施形態では、モニター回路４０の入力部４２に対してのみならず、容量補償回路６０の入力部６２に対しても電圧設定回路６４を設けている。このようにすることで、入力部６２の入力キャパシターＣ２の他端の状態を、モニター回路４０の入力キャパシターＣ１の他端と同等の状態にすることが可能になる。
【００２４】
また図２では、回路装置２０は、モニター回路４０のモニター結果ＭＱを出力する端子ＴＭを含む。端子ＴＭは、例えば半導体チップである回路装置２０のパッドであり、外部接続用の端子である。これにより、モニター回路４０でのモニター結果ＭＱを表す信号が、端子ＴＭを介して外部に出力されるようになる。モニター結果ＭＱを表す信号は、アナログ信号であってもよいし、デジタルデータの信号であってもよい。またモニター結果ＭＱを表す信号は、信号ＱＮに対応する信号をバッファリングした信号であってもよいし、信号ＱＮに対して検出処理を行うことで得られる検出信号であってもよい。信号ＱＮに対応する信号は例えば信号ＱＮのＡＣ成分の信号である。検出信号は、例えば信号ＱＮの振幅等の信号状態についての検出結果信号である。信号ＱＮに対応する信号をバッファリングした信号を、端子ＴＭを介して出力することで、外部の装置が信号ＱＮの信号状態を検出したり解析できるようになる。また信号ＱＮについての検出信号を、端子ＴＭを介して出力することで、外部の装置が信号ＱＮの信号状態の検出結果を取得できるようになる。
【００２５】
２．モニター回路
図３にモニター回路４０の第１の構成例を示す。図３ではモニター回路４０の出力部５０は、入力部４２からの入力信号をバッファリングした信号を、モニター結果として出力するバッファー回路５２を有する。例えば入力部４２の入力キャパシターＣ１の他端からは、信号ＱＮのＡＣ成分に対応する入力信号が出力部５０に入力される。出力部５０のバッファー回路５２は、この入力信号をバッファリングした信号ＢＱを、モニター結果として出力する。例えばバッファリング後の信号ＢＱを、端子ＴＢＱを介して外部に出力する。この端子ＴＢＱは図２の端子ＴＭに対応する。
【００２６】
バッファー回路５２は、アナログのバッファー回路であり、例えばボルテージフォロワ接続された演算増幅器ＯＰにより実現できる。例えば入力キャパシターＣ１の他端が、演算増幅器ＯＰの第１の端子である非反転入力端子に接続され、演算増幅器ＯＰの出力端子が、演算増幅器ＯＰの第２の端子である反転入力端子に接続される。このようなバッファー回路５２を用いることで、出力部５０から出力される信号ＢＱの低インピーダンス化を図れる。これにより、端子ＴＢＱを介して信号ＢＱを受けた外部の装置は、適正な信号状態での信号ＢＱの検出処理や解析処理を実行できるようになる。例えば外部の装置は、出力信号線ＬＱ１での信号ＱＮとほぼ同一の信号状態で、信号ＱＮに対応する信号ＢＱの検出処理や解析処理を実行できるようになる。
【００２７】
また図３では電圧設定回路４４は、電圧分割回路により実現されている。具体的には電圧設定回路４４は、高電位側の電源電圧であるＶＤＤのノードと低電位側の電源電圧であるＶＳＳとのノードの間に直列に接続された抵抗Ｒ１、Ｒ２を含む。そして抵抗Ｒ１、Ｒ２によるＶＤＤとＶＳＳの分割電圧が電圧ＶＢＳとして入力キャパシターＣ１の他端に設定される。これにより出力部５０のバッファー回路５２には、例えば電圧ＶＢＳをコモンモード電圧などの基準電圧とする信号が入力されるようになる。そして図２の容量補償回路６０の電圧設定回路６４についても、図３の電圧設定回路４４と同様の構成の回路により実現される。即ち、電圧設定回路６４は、抵抗等を用いたＶＤＤとＶＳＳの電圧分割回路などにより実現される。なお電圧設定回路４４、６４を、例えば基準電圧生成回路などを用いたアナログのバイアス電圧設定回路などにより実現してもよい。
【００２８】
また図３では、回路装置２０は、電圧設定回路４４の設定電圧を出力する端子ＴＶＢＳを含む。即ち電圧設定回路４４による設定電圧である電圧ＶＢＳが端子ＴＶＢＳを介して外部に出力される。これにより、出力部５０からの信号ＢＱの検出処理や解析処理を実行する外部の装置に対して、信号ＢＱの中心電圧に対応するコモンモード電圧などの基準電圧についても、電圧ＶＢＳとして端子ＴＶＢＳを介して出力できるようになる。
【００２９】
図４にモニター回路４０の第２の構成例を示す。図４ではモニター回路４０の出力部５０は、入力部４２からの入力信号に対する検出結果を、モニター結果として出力する検出回路５４を有する。例えば検出回路５４は、入力部４２の入力キャパシターＣ１の他端からの入力信号に対して、振幅検出などの信号状態の検出処理を行う。そして検出回路５４は、モニター結果である検出結果となる検出信号ＤＱを出力する。例えば検出回路５４における振幅検出などの検出処理は、入力部４２からの入力信号の電圧と、基準電圧などの比較用電圧との比較を行う比較回路などにより実現できる。比較用電圧として複数の電圧を用いることで、入力信号の振幅がどの振幅範囲にあるかを検出できる。この場合に比較用電圧として、電圧設定回路４４により設定される電圧ＶＢＳを基準とした電圧を用いることができる。或いは、振幅検出などの検出処理を包絡線検波などにより実現してもよい。例えば入力部４２からの入力信号を整流回路により整流し、整流後のＤＣ電圧に基づいて入力信号の振幅を判断する。このように出力部５０に検出回路５４を設けることで、信号ＱＮの振幅等の信号状態を、検出回路５４からの検出信号ＤＱにより判断できるようになり、回路装置２０や外部の装置は、検出結果に応じた適切な処理を実行できるようになる。
【００３０】
なお前述の図２では、モニター回路４０のモニター結果ＭＱを端子ＴＭを介して外部に出力している。具体的には図３に示すように、出力部５０からの信号ＢＱを端子ＴＢＱを介して外部に出力しているが、本実施形態はこれに限定されない。例えば図５に示すようにモニター回路４０のモニター結果ＭＱを処理回路９０に出力してもよい。そして処理回路９０が、モニター回路４０からのモニター結果ＭＱを受け、モニター結果ＭＱに対応するデータをインターフェース回路９２を介して外部に出力する。インターフェース回路９２は、Ｉ２Ｃ、ＳＰＩなどのインターフェースを実現する回路である。このようにすれば、モニター結果ＭＱを出力する端子ＴＭを設けることなく、モニター結果ＭＱを、インターフェース回路９２を介して外部の装置に出力できるようになる。例えば振幅等についての検出データなどを、インターフェース回路９２を介して外部の装置に出力できるようになる。
【００３１】
また本実施形態では図６に示すように、モニター回路４０でのモニター結果ＭＱに基づいて、回路装置２０のアナログ回路１１０の制御等を行うようにしてもよい。例えば図６では、アナログ回路１１０としてバイアス電流回路１１２が設けられており、モニター回路４０でのモニター結果ＭＱに基づいて、バイアス電流回路１１２に流れるバイアス電流を制御する。バイアス電流は例えば後述する図１１のＰＬＬ回路７０などに用いられる。例えばモニター結果ＭＱに基づくフィードバック制御を行えば、アナログ回路１１０の適正な動作が可能になる。例えばアナログ回路１１０であるＰＬＬ回路７０の適正なＰＬＬ動作や発振回路３０の適正な発振動作などを実現できるようになる。或いはモニター回路４０のモニター結果ＭＱに基づいてＰＬＬ回路７０のロック状態の検出などを行ってもよい。
【００３２】
３．発振回路
図７に発振回路３０の構成例を示す。本実施形態の発振回路３０は、例えばインダクターとキャパシターを有するＬＣ発振回路である。
【００３３】
例えば図７の構成の発振回路３０では、出力信号線ＬＱ１の接続ノードであるノードＮ１と、ノードＮ３との間に、トランジスターＴＡ１が設けられ、出力信号線ＬＱ２の接続ノードであるノードＮ２と、ノードＮ３との間に、トランジスターＴＡ２が設けられる。またノードＮ３とＶＳＳのノードの間に電流源ＩＳが設けられる。トランジスターＴＡ１、ＴＡ２は、例えば第１導電型であるＮ型のトランジスターである。トランジスターＴＡ１のゲートはノードＮ２に接続され、トランジスターＴＡ２のゲートはノードＮ１に接続される。電流源ＩＳは、例えばゲートにバイアス電圧が設定されるＮ型のトランジスターなどにより実現できる。
【００３４】
また図７の発振回路３０では、ＶＶＤのノードＮ５とノードＮ１との間にインダクターＬ１が設けられ、ＶＶＤのノードＮ５とノードＮ２との間にインダクターＬ２が設けられる。即ちインダクターＬ１、Ｌ２の一端はＶＤＤのノードＮ５に共通接続され、インダクターＬ１、Ｌ２の他端は、各々、ノードＮ１、Ｎ２に接続される。
【００３５】
また発振回路３０のノードＮ４には、発振回路３０の発振周波数を制御する制御電圧ＶＣが印加される。例えば後述する図１１では、この制御電圧ＶＣはＰＬＬ回路７０のローパスフィルター７３から発振回路３０に入力される。そしてノードＮ４とノードＮ１との間にはキャパシターＣＡ１が設けられ、ノードＮ４とノードＮ２との間にはキャパシターＣＡ２が設けられる。キャパシターＣＡ１は第１のキャパシターであり、キャパシターＣＡ２は第２のキャパシターである。キャパシターＣＡ１、ＣＡ２は、容量が可変のキャパシターであり、例えばバラクターにより実現できる。バラクターは、印加電圧によって静電容量が変化するキャパシターであり、可変容量ダイオードやバリキャップとも呼ばれる。このようなバラクターなどにより実現される容量が可変のキャパシターＣＡ１、ＣＡ２の一端に、制御電圧ＶＣを印加することで、インダクターＬ１、Ｌ２及びキャパシターＣＡ１、ＣＡ２によるＬＣの共振回路の共振周波数が変化して、発振回路３０の発振周波数を制御できるようになる。
【００３６】
また図７の発振回路３０では、ノードＮ１とＶＳＳのノードの間にキャパシターＣＢ１が設けられ、ノードＮ２とＶＳＳのノードの間にキャパシターＣＢ２が設けられる。キャパシターＣＢ１は第１のキャパシターであり、キャパシターＣＢ２は第２のキャパシターである。キャパシターＣＢ１、ＣＢ２は、容量が可変のキャパシターであり、例えば後述の図１０に示すように、ＭＩＭのキャパシターのキャパシターアレイとスイッチ素子のスイッチアレイとにより実現できる。例えば周波数設定データに基づいて、スイッチアレイのスイッチ素子のオン、オフを制御することで、キャパシターＣＢ１、ＣＢ２の容量を可変に調整できる。キャパシターＣＢ１、ＣＢ２の容量を変化させることで、発振回路３０の周波数の微調整を実現できる。例えば回路装置２０の製品の出荷時や検査時などにおいて、キャパシターＣＢ１、ＣＢ２の容量を調整することで、発振回路３０の発振周波数を公称周波数の仕様の範囲内に収めることが可能になる。
【００３７】
図８に本実施形態の回路装置２０のレイアウト配置例を示す。図８では回路装置２０のうち、発振回路３０、モニター回路４０、容量補償回路６０の部分のレイアウト配置を主に示している。レイアウト配置は、回路装置２０の半導体チップでの回路素子や回路ブロックの物理的な配置を示すものである。図８では、方向ＤＲ１の反対方向を方向ＤＲ２とし、方向ＤＲ１に直交する方向を方向ＤＲ３とし、方向ＤＲ３の反対方向を方向ＤＲ４としている。方向ＤＲ１、ＤＲ２、ＤＲ３、ＤＲ４は、各々、第１の方向、第２の方向、第３の方向、第４の方向である。
【００３８】
図８では発振回路３０の出力信号線ＬＱ１、ＬＱ２は例えば方向ＤＲ３に沿って配線される。例えば出力信号線ＬＱ１、ＬＱ２は互いに平行に配線される。そして出力信号線ＬＱ１、ＬＱ２の間の基準線をＬＲＦとする。基準線ＬＲＦは方向ＤＲ３に沿った線である。そして基準線ＬＲＦは例えば発振回路３０のレイアウト配置における対称軸に対応する線である。例えば発振回路３０は基準線ＬＲＦを対称軸として線対称にレイアウト配置されている。このようなレイアウト配置とすることで差動信号伝送のバランスが悪化するのを防止できる。
【００３９】
そしてモニター回路４０は、出力信号線ＬＱ１と出力信号線ＬＱ２の間の基準線ＬＲＦの方向ＤＲ１側に配置される。例えば出力信号線ＬＱ１、ＬＱ２は方向ＤＲ３に沿って配線され、モニター回路４０は、基準線ＬＲＦを基準として、方向ＤＲ３に直交する方向ＤＲ１側に配置される。そして方向ＤＲ１の反対方向を方向ＤＲ２としたときに、基準線ＬＲＦの方向ＤＲ２側に容量補償回路６０が配置される。例えばモニター回路４０と容量補償回路６０は方向ＤＲ２に沿って配置され、これらのモニター回路４０と容量補償回路６０の間において、方向ＤＲ３に沿って出力信号線ＬＱ１、ＬＱ２が配線される。
【００４０】
このような配置にすることで、出力信号線ＬＱ１、ＬＱ２を基準にしてモニター回路４０及び容量補償回路６０を対称に配置することが可能になる。これにより出力信号線ＬＱ１、ＬＱ２、モニター回路４０、容量補償回路６０のレイアウト配置の対称性を向上でき、差動信号伝送のバランスが悪化するのを抑制できるようになる。
【００４１】
また容量補償回路６０には、入力部６２を設けるだけでよく、モニター回路４０に設けられる出力部５０に対応する回路は設けられない。従って図８に示すように、例えば容量補償回路６０の方向ＤＲ２側の領域が空きスペースになり、例えば電源間キャパシターなどの他の回路素子を配置したり、配線領域として利用できるようになる。従って、レイアウト効率を向上でき、回路装置２０の面積の縮小化等に寄与できる。
【００４２】
また図８の発振回路３０は、図７に示すようにインダクターＬ１、Ｌ２とキャパシターＣＡ１、ＣＡ２等を有するＬＣ発振回路である。そして方向ＤＲ１に直交する方向を方向ＤＲ３としたときに、図８に示すようにインダクターＬ１、Ｌ２は、モニター回路４０及び容量補償回路６０の方向ＤＲ３側に配置される。例えばインダクターＬ１、Ｌ２は、アルミ層等の金属線を複数回、周回させることで形成されている。例えばインダクターＬ１は、金属線を時計回りに周回させることで形成され、インダクターＬ２は、金属線を半時計回りに周回させることで形成されている。例えばインダクターＬ１の金属線とインダクターＬ２の金属線は平行になるように周回して配線されている。例えば基準線ＬＲＦに対して方向ＤＲ１側の領域では、インダクターＬ１の金属線が最外周に配線され、その内側にインダクターＬ２の金属線が配線され、その内側にインダクターＬ１の金属線が配線されている。一方、基準線ＬＲＦに対して方向ＤＲ２側の領域では、インダクターＬ２の金属線が最外周に配線され、その内側にインダクターＬ１の金属線が配線され、その内側にインダクターＬ２の金属線が配線されている。そしてインダクターＬ１の一端は、信号線やコンタクトを介してモニター回路４０に接続され、インダクターＬ２の一端は、信号線やコンタクトを介して容量補償回路６０に接続される。一方、インダクターＬ１、Ｌ２の他端は、コンタクトを介してＶＤＤの電源供給線に接続される。ＶＤＤの電源供給線はインダクターＬ１、Ｌ２の方向ＤＲ３側に配線されている。
【００４３】
このようなインダクターの配置手法によれば、モニター回路４０及び容量補償回路６０の方向ＤＲ３側の領域を有効活用にして、インダクターＬ１、Ｌ２をレイアウト配置できるようになり、レイアウト効率を向上できる。またモニター回路４０、容量補償回路６０とインダクターＬ１、Ｌ２を接続する配線の長さを短くすることができ、寄生抵抗等の寄生素子の悪影響を低減できる。また例えば基準線ＬＲＦに対して方向ＤＲ１側に配置されるモニター回路４０に出力信号線ＬＱ１を接続すると共に、この出力信号線ＬＱ１に金属線を接続し、当該金属線を周回配線することで、インダクターＬ１を形成できるようになる。また基準線ＬＲＦに対して方向ＤＲ２側に配置される容量補償回路６０に出力信号線ＬＱ２を接続すると共に、この出力信号線ＬＱ１に金属線を接続し、当該金属線を周回配線することで、インダクターＬ２を形成できるようになる。
【００４４】
また図７に示すように発振回路３０は、出力信号線ＬＱ１に一端が接続され、容量が可変のキャパシターＣＡ１、ＣＢ１と、出力信号線ＬＱ２に一端が接続され、容量が可変のキャパシターＣＡ２、ＣＢ２を有する。キャパシターＣＡ１、ＣＢ１は第１のキャパシターであり、キャパシターＣＡ２、ＣＢ２は第２のキャパシターである。キャパシターＣＡ１、ＣＡ２は例えばバラクターにより実現でき、キャパシターＣＢ１、ＣＢ２は、例えばＭＩＭのキャパシターアレイとスイッチアレイを有する可変容量キャパシターにより実現できる。そして図８に示すようにキャパシターＣＡ１、ＣＢ１は、基準線ＬＲＦに対して方向ＤＲ１側に配置される。具体的にはキャパシターＣＡ１は、基準線ＬＲＦと出力信号線ＬＱ１との間に配置され、キャパシターＣＢ１は、出力信号線ＬＱ１の方向ＤＲ１側に配置される。一方、キャパシターＣＡ２、ＣＢ２は、基準線ＬＲＦに対して方向ＤＲ２側に配置される。具体的にはキャパシターＣＡ２は、基準線ＬＲＦと出力信号線ＬＱ２との間に配置され、キャパシターＣＢ２は、出力信号線ＬＱ２の方向ＤＲ２側に配置される。なお図７、図８では、発振周波数の微調整用のキャパシターＣＢ１、ＣＢ２を設けているが、これらのキャパシターＣＢ１、ＣＢ２を設けない構成とする変形実施も可能である。
【００４５】
このように容量が可変のキャパシターＣＡ１、ＣＢ１、ＣＡ２、ＣＢ２を設けることで、発振回路３０の発振周波数の制御や初期調整などが可能になる。そして図８に示すキャパシターの配置手法によれば、基準線ＬＲＦに沿って配線される出力信号線ＬＱ１、ＬＱ２にキャパシターＣＡ１、ＣＢ１、ＣＡ２、ＣＢ２をショートパスで接続できるようになる。これにより、レイアウト効率を向上でき、回路装置２０の小面積化に寄与できると共に、信号を引き回すことによる寄生容量に起因して発振周波数が変動してしまう事態などを抑制できるようになる。またキャパシターＣＡ１、ＣＢ１とキャパシターＣＡ２、ＣＢ２とを、基準線ＬＲＦに対して線対称に配置することが可能になり、差動信号伝送のバランスが悪化するのを防止できるようになる。
【００４６】
図９に入力キャパシターＣ１、Ｃ２やキャパシターＣＢ１、ＣＢ２を構成するＭＩＭのキャパシターＣＭの構造例を示す。図９では、金属層である下層のアルミ層ＡＬＡと上層のアルミ層ＡＬＢの間に、ＭＩＭ用のアルミ層ＡＬＭが形成されている。上層のアルミ層ＡＬＢとＭＩＭ用のアルミ層ＡＬＭはコンタクトＣＮＴにより電気的に接続される。そしてアルミ層ＡＬＭと、アルミ層ＡＬＡと、アルミ層ＡＬＭとアルミ層ＡＬＡの間に形成された絶縁層ＩＮＳとにより、ＭＩＭのキャパシターＣＭが構成される。
【００４７】
図１０に、ＭＩＭのキャパシターアレイとスイッチアレイにより構成される可変容量キャパシターＣＢの構成例を示す。可変容量キャパシターＣＢは図７のキャパシターＣＢ１、ＣＢ２に対応するものであり、可変容量回路である。この可変容量キャパシターＣＢは、ＭＩＭの複数のキャパシターＣＭ１〜ＣＭｎにより構成されるキャパシターアレイと、キャパシターＣＭ１〜ＣＭｎに一端が接続される複数のスイッチ素子ＳＷ１〜ＳＷｎにより構成されるスイッチアレイを有する。キャパシターアレイであるキャパシターＣＭ１〜ＣＭｎとスイッチアレイであるスイッチ素子ＳＷ１〜ＳＷｎは、ノードＮＣ１とノードＮＣ２の間に直列に設けられている。スイッチ素子ＳＷ１〜ＳＷｎのオン、オフを制御することで、可変容量キャパシターＣＢの容量が設定される。
【００４８】
４．発振器
図１１に本実施形態の発振器４の構成例を示す。発振器４は、本実施形態の回路装置２０と振動子１０を含む。振動子１０は回路装置２０に電気的に接続されている。例えば振動子１０及び回路装置２０を収納するパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて、振動子１０と回路装置２０は電気的に接続されている。そして振動子１０は発振回路３０での差動の発振信号の生成に用いられる。図１１では発振回路８０が振動子１０を振動させる発振動作を行うことで、基準クロック信号ＲＦＣＫが生成され、この基準クロック信号ＲＦＣＫを用いて、発振回路３０での発振信号が生成される。具体的には発振回路３０は、回路装置２０のＰＬＬ回路７０のＶＣＯ（Voltage Controlled Oscillator）として用いられ、ＰＬＬ回路７０は、振動子１０を用いて生成された基準クロック信号ＲＦＣＫとＶＣＯである発振回路３０を用いて、クロック信号ＣＫＱを生成する。
【００４９】
振動子１０は、電気的な信号により機械的な振動を発生する素子である。振動子１０は、例えば水晶振動片などの振動片により実現できる。例えば振動子１０は、カット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片などにより実現できる。例えば振動子１０は、ＳＰＸＯ（Simple Packaged Crystal Oscillator）の振動子であってもよい。或いは振動子１０は、恒温槽を備える恒温槽型発振器（ＯＣＸＯ）に内蔵されている振動子であってもよいし、恒温槽を備えない温度補償型発振器（ＴＣＸＯ）に内蔵されている振動子であってもよい。なお本実施形態の振動子１０は、例えば厚みすべり振動型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片により実現できる。例えば振動子１０として、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。
【００５０】
回路装置２０は、例えば半導体プロセスにより製造されるＩＣ（Integrated Circuit）であり、半導体基板上に回路素子が形成された半導体チップである。回路装置２０は、ＰＬＬ回路７０を含む。即ち回路装置２０は、比較回路７１とチャージポンプ回路７２とローパスフィルター７３と発振回路３０などを含む。また回路装置２０は、発振回路８０、分周回路８２、出力回路８４、処理回路９０、インターフェース回路９２を含むことができる。
【００５１】
発振回路８０は振動子１０を振動させて発振信号である基準クロック信号ＲＦＣＫを生成する。例えば回路装置２０は、第１、第２の振動子用端子を含み、回路装置２０の外付け部品である振動子１０の一端が第１の振動子用端子に接続され、振動子１０の他端が第２の振動子用端子に接続される。発振回路８０は、第１の振動子用端子と第２の振動子用端子の間に設けられた発振用のバッファー回路などを含む。
【００５２】
ＰＬＬ回路７０は、発振回路８０からの基準クロック信号ＲＦＣＫが入力され、基準クロック信号ＲＦＣＫの周波数を逓倍した周波数のクロック信号ＣＫＱを生成する。図１１のＰＬＬ回路７０は、フラクショナル−Ｎ型のＰＬＬ（Phase Locked Loop）の回路例である。具体的にはＰＬＬ回路７０は、比較回路７１、チャージポンプ回路７２、ローパスフィルター７３、発振回路３０、モニター回路４０、容量補償回路６０を含む。またＰＬＬ回路７０は、バッファー回路７４、分周回路７５、デルタシグマ変調回路７６を含むことができる。
【００５３】
比較回路７１は、基準クロック信号ＲＦＣＫと、クロック信号ＤＶＣＫとを比較する。即ち比較回路７１は、振動子１０を用いて生成された基準クロック信号ＲＦＣＫと、発振回路３０により生成された第１、第２の信号である信号ＱＮ、ＱＰに基づくクロック信号ＤＶＣＫとを比較する。例えば比較回路７１は基準クロック信号ＲＦＣＫと、発振回路３０からのフィードバック信号であるクロック信号ＤＶＣＫの位相や周波数の比較を行う。チャージポンプ回路７２は、比較回路７１の比較結果に基づいてチャージポンプ動作を行う。例えば比較回路７１は、基準クロック信号ＲＦＣＫとクロック信号ＤＶＣＫの位相比較等を行って、比較結果であるアップ信号とダウン信号を出力信号として出力する。チャージポンプ回路７２は、比較回路７１の出力信号を出力電流に変換する。即ち、矩形の電圧パルスであるアップ信号とダウン信号を、矩形の電流パルスである出力電流に変換する。例えばチャージポンプ回路７２は、アップ信号が入力された場合には正の電流パルスを出力し、ダウン信号が入力された場合には負の電流パルスを出力する。ローパスフィルター７３は、チャージポンプ回路７２の出力信号の平滑化を行って、ＶＣＯである発振回路３０の発振周波数を制御する制御電圧ＶＣを生成して発振回路３０に出力する。具体的にはローパスフィルター７３は、チャージポンプ回路７２の出力電流を電流電圧変換すると共にフィルター処理を行う。ローパスフィルター７３の出力電圧である制御電圧ＶＣは、アップ信号が出力された場合には上昇し、ダウン信号が出力された場合には下降する。
【００５４】
ローパスフィルター７３からの制御電圧ＶＣが図７の発振回路３０に入力されることで、バラクターであるキャパシターＣＡ１、ＣＡ２の容量が変化して、発振回路３０の発振周波数が制御される。そして制御電圧ＶＣにより設定される発振周波数の信号ＱＮ、ＱＰがバッファー回路７４に出力される。そして本実施形態では、モニター回路４０により信号ＱＮの信号状態がモニターされ、モニター結果が回路装置２０の端子から出力される。
【００５５】
バッファー回路７４は、差動の信号ＱＮ、ＱＰに基づいて、クロック信号ＣＫＱを分周回路８２に出力すると共にフィードバック用のクロック信号ＦＤＣＫを分周回路７５に出力する。本実施形態では分周回路７５とデルタシグマ変調回路７６とによりフラクショナル分周器が構成される。フラクショナル分周器は、ＰＬＬ回路７０の逓倍率の逆数を分周比としてフィードバック用のクロック信号ＦＤＣＫを分周し、分周後のクロック信号ＤＶＣＫを比較回路７１に出力する。デルタシグマ変調回路７６は、分周比の小数部の値をデルタシグマ変調して、整数である変調値を生成する。そして分周比の整数部の値と変調値の加算値が、分周比の設定値として分周回路７５に設定される。これによりフラクショナル−Ｎ型のＰＬＬ回路が実現される。
【００５６】
分周回路８２は、処理回路９０からの分周比の設定値に基づいて、ＰＬＬ回路７０からのクロック信号ＣＫＱの分周を行い、分周後のクロック信号を出力回路８４に出力する。出力回路８４は、ＬＶＤＳ（Low Voltage Differential Signaling）、ＰＥＣＬ（Positive Emitter Coupled Logic）、ＨＣＳＬ（High Speed Current Steering Logic）、又はＣＭＯＳ（Complementary MOS）などの信号波形で、クロック信号を回路装置２０の外部に出力する。例えば出力回路８４は、ＬＶＤＳ、ＰＥＣＬ、ＨＣＳＬ及びＣＭＯＳの全ての信号波形のクロック信号が出力可能な回路であってもよい。この場合には出力回路８４は、処理回路９０により設定された信号波形のクロック信号を出力することになる。
【００５７】
処理回路９０は、回路装置２０の種々の制御処理や設定処理を行う。例えば処理回路９０は、回路装置２０の各回路ブロックの制御処理を行う。また処理回路９０が、温度補償処理、エージング補正処理、或いはデジタルフィルター処理などのデジタル信号処理を行ってもよい。温度補償処理を行う場合には、例えば温度センサーを設け、処理回路９０が、温度センサーからの温度検出情報に基づいて、発振周波数の温度特性を補償する温度補償処理を行い、発振周波数を制御するための周波数制御データを出力する。具体的には処理回路９０は、温度に応じて変化する温度検出データと、近似関数の係数である温度補償係数のデータに基づいて、温度変化による発振周波数の変動をキャンセル又は抑制するための温度補償処理を行う。処理回路９０は、ゲートアレイ等の自動配置配線によるＡＳＩＣ（Application Specific Integrated Circuit）の回路により実現できる。或いは処理回路９０を、ＤＳＰ（Digital Signal Processor）、ＣＰＵ（Central Processing Unit）などのプロセッサーにより実現してもよい。
【００５８】
インターフェース回路９２は、Ｉ２Ｃ（Inter Integrated Circuit）、ＳＰＩ（Serial Peripheral Interface）などのインターフェースを実現する回路である。即ちインターフェース回路９２は、発振器４の外部装置との間のインターフェース処理を行う。このインターフェース回路９２を介して、モニター回路４０のモニター結果を外部に出力してもよい。
【００５９】
５．電子機器、移動体
図１２に、本実施形態の回路装置２０を含む電子機器５００の構成例を示す。電子機器５００は、振動子１０、回路装置２０、処理装置５２０を含む。また電子機器５００は、アンテナＡＮＴ、通信インターフェース５１０、操作インターフェース５３０、表示部５４０、メモリー５５０を含むことができる。振動子１０と回路装置２０により発振器４が構成される。なお電子機器５００は図１２の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００６０】
電子機器５００は、例えば基地局又はルーター等のネットワーク関連機器、距離、時間、流速又は流量等の物理量を計測する高精度の計測機器、生体情報を測定する生体情報測定機器、或いは車載機器などである。生体情報測定機器は例えば超音波測定装置、脈波計又は血圧測定装置等である。車載機器は自動運転用の機器等である。また電子機器５００は、頭部装着型表示装置や時計関連機器などのウェアラブル機器、ロボット、印刷装置、投影装置、スマートフォン等の携帯情報端末、コンテンツを配信するコンテンツ提供機器、或いはデジタルカメラ又はビデオカメラ等の映像機器などであってもよい。
【００６１】
通信インターフェース５１０は、アンテナＡＮＴを介して外部からデータを受信したり、外部にデータを送信する処理を行う。プロセッサーである処理装置５２０は、電子機器５００の制御処理や、通信インターフェース５１０を介して送受信されるデータの種々のデジタル処理などを行う。処理装置５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作インターフェース５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイなどにより実現できる。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。メモリー５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーにより実現できる。
【００６２】
図１３に、本実施形態の回路装置２０を含む移動体の例を示す。本実施形態の回路装置２０は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図１３は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、本実施形態の回路装置２０を有する不図示の発振器が組み込まれる。制御装置２０８は、発振器により生成されたクロック信号により動作する。制御装置２０８は、例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御する。例えば制御装置２０８により、自動車２０６の自動運転を実現してもよい。なお本実施形態の回路装置２０が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６等の移動体に設けられるメーターパネル機器やナビゲーション機器などの種々の車載機器に組み込むことが可能である。
【００６３】
以上に説明したように本実施形態の回路装置は、第１の出力信号線と、第２の出力信号線と、第１の信号及び第２の信号により構成される差動の発振信号を生成して、第１の信号を第１の出力信号線に出力し、第２の信号を第２の出力信号線に出力する発振回路を含む。また本実施形態の回路装置は、第１の出力信号線に一端が接続される第１の入力キャパシターを有する第１の入力部と、第１の入力部に接続され、モニター結果を出力する出力部とを、有するモニター回路と、第２の出力信号線に一端が接続される第２の入力キャパシターを有する第２の入力部を有する容量補償回路と、を含む。
【００６４】
本実施形態によれば、発振回路が、差動の発振信号を構成する第１、第２の信号を生成して、第１、第２の出力信号線に出力する。このように発振回路の発振信号の差動信号伝送を行うことで、ノイズ耐性が強く、高速で安定性が高い信号伝送を実現できる。また本実施形態では、第１の出力信号線に対してはモニター回路が設けられ、第２の出力信号線に対しては容量補償回路が設けられる。そしてモニター回路は、第１の入力部と、第１の入力部に接続される出力部とを有し、第１の入力部の第１の入力キャパシターの一端が第１の出力信号線に接続され、出力部が、モニター結果を出力する。一方、容量補償回路は、第２の入力部を有し、第２の入力部の第２の入力キャパシターの一端が第２の出力信号線に接続される。このように第１の出力信号線に対してモニター回路を設けることで、第１の信号の信号状態をモニターすることが可能になり、発振回路の適正な動作等の実現に寄与できる。また第２の出力信号線に対しては、モニター回路の第１の入力キャパシターに対応する第２のキャパシターを有する容量補償回路が設けられる。このような容量補償回路を設けることで、モニター回路が接続されることにより第１の出力信号線に付加される容量による影響を、容量補償回路の第２の入力キャパシターを用いて補償できるようになり、差動の発振信号のバランスの悪化を防止できる。従って、差動の発振信号のバランスの悪化等を防止しながら、差動の発振信号の信号状態のモニターが可能な回路装置の提供が可能になる。
【００６５】
また本実施形態では、第１の入力部は、第１の入力キャパシターの他端の電圧を設定する第１の電圧設定回路を有し、第２の入力部は、第２の入力キャパシターの他端の電圧を設定する第２の電圧設定回路を有してもよい。
【００６６】
このように第１の電圧設定回路を設けることで、第１の入力キャパシターの一端は第１の出力信号線に接続される一方で、第１の入力キャパシターの他端は所定の電圧に設定されるようになる。また第２の電圧設定回路を設けることで、第２の入力キャパシターの一端は第２の出力信号線に接続される一方で、第２の入力キャパシターの他端は所定の電圧に設定されるようになる。
【００６７】
また本実施形態では、出力部は、第１の入力部からの入力信号をバッファリングした信号を、モニター結果として出力するバッファー回路を有してもよい。
【００６８】
このようにすれば、第１の出力信号線の第１の信号に対応する信号を、第１の入力部からの入力信号としてバッファー回路に入力し、この入力信号をバッファリングした信号を、モニター結果として出力部から出力することが可能になる。
【００６９】
また本実施形態では、出力部は、第１の入力部からの入力信号に対する検出結果を、モニター結果として出力する検出回路を有してもよい。
【００７０】
このようにすれば、第１の出力信号線の第１の信号に対応する信号を、第１の入力部からの入力信号として検出回路に入力し、検出回路の検出結果を、モニター結果として出力部から出力することが可能になる。
【００７１】
また本実施形態では、モニター回路のモニター結果を出力する端子を含んでもよい。
【００７２】
このようにすれば、モニター回路のモニター結果を端子を介して外部の装置に出力できるようになり、第１の信号の信号状態の検出や解析を実現することが可能になる。
【００７３】
また本実施形態では、発振回路は、インダクターとキャパシターを有するＬＣ発振回路であってもよい。
【００７４】
このようにすれば、ＬＣ発振回路を用いた簡素な回路構成で、差動の発振信号を構成する第１、第２の信号を生成して、第１、第２の出力信号線に出力できるようになる。
【００７５】
また本実施形態では、第１の出力信号線と第２の出力信号線の間の基準線の第１の方向側に、モニター回路が配置され、第１の方向の反対方向を第２の方向としたときに、基準線の第２の方向側に、容量補償回路が配置されてもよい。
【００７６】
このようにすれば、第１、第２の出力信号線に対応する基準線を基準にして、第１の方向側にモニター回路を配置し、第２の方向側に容量補償回路を配置できるようになり、レイアウト配置の対称性を向上でき、差動信号伝送のバランスが悪化するのを防止できるようになる。
【００７７】
また本実施形態では、発振回路は、インダクターとキャパシターを有するＬＣ発振回路であり、第１の方向に直交する方向を第３の方向としたときに、インダクターは、モニター回路及び容量補償回路の第３の方向側に配置されてもよい。
【００７８】
このようにすれば、モニター回路及び容量補償回路の第３の方向側の領域を有効活用にして、ＬＣ発振回路を実現するためのインダクターをレイアウト配置できるようになり、レイアウト効率を向上できる。
【００７９】
また本実施形態では、発振回路は、第１の出力信号線に一端が接続され、容量が可変の第１のキャパシターと、第２の出力信号線に一端が接続され、容量が可変の第２のキャパシターと、を有してもよい。そして第１のキャパシターは、基準線に対して第１の方向側に配置され、第２のキャパシターは、基準線に対して第２の方向側に配置されてもよい。
【００８０】
このように容量が可変の第１、第２のキャパシターを設けることで、発振回路の発振周波数の制御や調整などが可能になる。また第１、第２の出力信号線に第１、第２のキャパシターをショートパスで接続することも可能になり、レイアウト効率を向上できる。
【００８１】
また本実施形態では、基準クロック信号と、第１信号及び第２の信号に基づくクロック信号とを比較する比較回路と、比較回路の比較結果に基づいてチャージポンプ動作を行うチャージポンプ回路と、チャージポンプ回路の出力信号の平滑化を行って、発振回路の発振周波数を制御する制御電圧を生成して発振回路に出力するローパスフィルターと、を含んでもよい。
【００８２】
このようにすれば、ＰＬＬ回路の電圧制御発振器として、差動の発振信号を生成する発振回路を用いることが可能になる。そして発振回路の第１の信号の信号状態をモニター回路によりモニターすることで、ＰＬＬ回路の適切な動作等を実現することが可能になる。
【００８３】
また本実施形態は、上記に記載の回路装置と、回路装置に電気的に接続されている振動子と、を含む発振器に関係する。
【００８４】
また本実施形態は、上記記載の回路装置を含む電子機器に関係する。
【００８５】
また本実施形態は、上記記載の回路装置を含む移動体に関係する。
【００８６】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、発振器、電子機器、移動体の構成・動作や、出力ドライバーの回路構成及び配置構成等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００８７】
ＬＱ１、ＬＱ２…出力信号線、ＱＮ、ＱＰ…信号、Ｃ１、Ｃ２…入力キャパシター、
ＭＱ…モニター結果、ＴＭ、ＴＢＱ、ＴＶＢＳ…端子、ＯＰ…演算増幅器、
ＢＱ…信号、ＤＱ…検出信号、Ｒ１、Ｒ２…抵抗、
ＣＡ１、ＣＢ１、ＣＡ２、ＣＢ２…キャパシター、Ｌ１、Ｌ２…インダクター、
ＴＡ１、ＴＡ２トランジスター、ＩＳ…電流源、ＬＲＦ…基準線、
ＤＲ１、ＤＲ２、ＤＲ３、ＤＲ４…方向、ＣＭ、ＣＭ１〜ＣＭｎ…キャパシター、
ＣＢ…可変容量キャパシター、ＳＷ１〜ＳＷｎ…スイッチ素子、ＶＣ…制御電圧、
ＣＫＱ、ＦＤＣＫ、ＤＶＣＫ…クロック信号、ＲＦＣＫ…基準クロック信号、
４…発振器、１０…振動子、２０…回路装置、３０…発振回路、
４０…モニター回路、４２…入力部、４４…電圧設定回路、５０…出力部、
５２…バッファー回路、５４…検出回路、６０…容量補償回路、６２…入力部、
６４…電圧設定回路、７０…ＰＬＬ回路、７１…比較回路、
７２…チャージポンプ回路、７３…ローパスフィルター、７４…バッファー回路、
７５…分周回路、７６…デルタシグマ変調回路、８０…発振回路、８２…分周回路、
８４…出力回路、９０…処理回路、９２…インターフェース回路、
１１０…アナログ回路、１１２…バイアス電流回路、
２０６…自動車、２０７…車体、２０８…制御装置、２０９…車輪、
５００…電子機器、５１０…通信インターフェース、５２０…処理装置、
５３０…操作インターフェース、５４０…表示部、５５０…メモリー
【図１】
2020039102.tif 000003
【図２】
2020039102.tif 000004
【図３】
2020039102.tif 000005
【図４】
2020039102.tif 000006
【図５】
2020039102.tif 000007
【図６】
2020039102.tif 000008
【図７】
2020039102.tif 000009
【図８】
2020039102.tif 000010
【図９】
2020039102.tif 000011
【図１０】
2020039102.tif 000012
【図１１】
2020039102.tif 000013
【図１２】
2020039102.tif 000014
【図１３】
2020039102.tif 000015