(57)【要約】【課題】簡易な構成でゲート抵抗を適切な抵抗値に設定することにある。【解決手段】実施形態に係るスイッチング装置は、スイッチングトランジスタと、抵抗部と、切替制御部と、目標値取得部と、算出部と、抵抗値設定部と、を備える。ゲート抵抗部は、抵抗値を変更可能な第１抵抗および第２抵抗を含む。切替制御部は、ターンオフ期間の前半である第１期間において、入力端子とゲートとの間に第１抵抗を接続させ、ターンオフ期間の後半である第２期間において、入力端子とゲートとの間に第２抵抗を接続させる。算出部は、目標電圧立上り速度および第１演算式に基づき第１ゲート抵抗値を算出し、許容最大電圧値および第２演算式に基づき第２ゲート抵抗値を算出する。抵抗値設定部は、第１ゲート抵抗値および第２ゲート抵抗値に基づき、第１抵抗および第２抵抗の抵抗値を設定する。【選択図】図８
2020039219.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング信号に応じてオンおよびオフを切り替えるスイッチングトランジスタと、
抵抗値を変更可能な第１抵抗および第２抵抗を含むゲート抵抗部と、
前記スイッチングトランジスタにおけるターンオフ期間の前半である第１期間において、前記スイッチング信号を受け取る入力端子と前記スイッチングトランジスタのゲートとの間に前記第１抵抗を接続させ、前記ターンオフ期間の後半である第２期間において、前記入力端子と前記ゲートとの間に前記第２抵抗を接続させる切替制御部と、
前記スイッチングトランジスタの目標電圧立上り速度および許容最大電圧値を取得する目標値取得部と、
前記目標電圧立上り速度および第１演算式に基づき、前記第１期間における前記入力端子と前記ゲートとの間の抵抗値である第１ゲート抵抗値を算出し、前記許容最大電圧値および第２演算式に基づき、前記第２期間における前記入力端子と前記ゲートとの間の抵抗値である第２ゲート抵抗値を算出する算出部と、
前記第１ゲート抵抗値および前記第２ゲート抵抗値に基づき、前記第１抵抗および前記第２抵抗の抵抗値を設定する抵抗値設定部と、
を備えるスイッチング装置。
【請求項２】
オン時において前記スイッチングトランジスタから出力される負荷電流の電流値を取得する負荷電流取得部をさらに備え、
前記算出部は、さらに前記負荷電流の電流値に基づき前記第１ゲート抵抗値および前記第２ゲート抵抗値を算出する
請求項１に記載のスイッチング装置。
【請求項３】
前記スイッチングトランジスタに印加される電源電圧の電圧値を取得する電源電圧取得部をさらに備え、
前記算出部は、さらに前記電源電圧の電圧値に基づき前記第１ゲート抵抗値および前記第２ゲート抵抗値を算出する
請求項２に記載のスイッチング装置。
【請求項４】
前記切替制御部は、前記スイッチングトランジスタのドレイン−ソース間の電圧値が前記電源電圧の電圧値に最初に達したタイミングにおいて、前記入力端子と前記ゲートとの間に接続される抵抗を、前記第１抵抗から前記第２抵抗に切り換える
請求項３に記載のスイッチング装置。
【請求項５】
前記算出部は、
前記目標電圧立上り速度および前記電源電圧の電圧値に基づき、前記第１期間の時間長を算出し、
式（１）に基づき、前記第１ゲート抵抗値を算出し、
【数１】
2020039219.tif 000007
Ｒｇ１は、前記第１ゲート抵抗値を表し、
ｔ１は、前記第１期間の時間長を表し、
ＩＬは、前記負荷電流の電流値を表し、
ＶＣＣは、前記電源電圧の電圧値を表し、
Ｖｔｈは、前記スイッチングトランジスタの閾値電圧値を表し、
ｇｍは、前記スイッチングトランジスタのトランスコンダクタンスを表し、
Ｃｒｓｓは、前記スイッチングトランジスタのゲート−ドレイン間寄生キャパシタンスを表す
請求項４に記載のスイッチング装置。
【請求項６】
前記算出部は、
前記許容最大電圧値、前記電源電圧の電圧値、前記負荷電流の電流値、および、前記負荷電流が流れる配線の配線インダクタンスに基づき、前記第２期間の時間長を算出し、
式（２）に基づき、前記第２ゲート抵抗値を算出し、
【数２】
2020039219.tif 000008
Ｒｇ２は、前記第２ゲート抵抗値を表し、
ｔ２は、前記第２期間の時間長を表し、
Ｃｇｓは、前記スイッチングトランジスタのゲート−ソース間寄生キャパシタンスを表す
請求項５に記載のスイッチング装置。
【請求項７】
前記ゲート抵抗部は、抵抗値を変更可能な第３抵抗および第４抵抗を、さらに含み、
前記切替制御部は、前記スイッチングトランジスタにおけるターンオン期間の前半である第３期間において、前記入力端子と前記ゲートとの間に前記第３抵抗を接続させ、前記ターンオン期間の後半である第４期間において、前記入力端子と前記ゲートとの間に前記第４抵抗を接続させ、
前記目標値取得部は、前記スイッチングトランジスタにおける目標電流立上り速度および許容最大電流値を取得し、
前記算出部は、前記目標電流立上り速度および第３演算式に基づき、前記第３期間における前記入力端子と前記ゲートとの間の抵抗値である第３ゲート抵抗値を算出し、前記許容最大電流値および第４演算式に基づき、前記第４期間における前記入力端子と前記ゲートとの間の抵抗値である第４ゲート抵抗値を算出し、
前記抵抗値設定部は、前記第３ゲート抵抗値および前記第４ゲート抵抗値に基づき、前記第３抵抗および前記第４抵抗の抵抗値を設定する
請求項３に記載のスイッチング装置。
【請求項８】
前記スイッチング信号の電圧値を取得するスイッチング電圧取得部をさらに備え、
前記算出部は、さらに前記負荷電流の電流値、前記電源電圧の電圧値および前記スイッチング信号の電圧値に基づき、前記第３ゲート抵抗値および前記第４ゲート抵抗値を算出する
請求項７に記載のスイッチング装置。
【請求項９】
前記切替制御部は、前記スイッチングトランジスタのドレインに流れる電流値が前記負荷電流の電流値に最初に達したタイミングにおいて、前記入力端子と前記ゲートとの間に接続される抵抗を、前記第３抵抗から前記第４抵抗に切り換える
請求項８に記載のスイッチング装置。
【請求項１０】
前記算出部は、
前記目標電流立上り速度および前記負荷電流の電流値に基づき、前記第３期間の時間長を算出し、
式（３）に基づき、前記第３ゲート抵抗値を算出し、
【数３】
2020039219.tif 000009
Ｒｇ３は、前記第３ゲート抵抗値を表し、
ｔ３は、前記第３期間の時間長を表し、
ＩＬは、前記負荷電流の電流値を表し、
Ｖｇは、前記スイッチング信号の電圧値を表し、
Ｖｔｈは、前記スイッチングトランジスタの閾値電圧値を表し、
ｇｍは、前記スイッチングトランジスタのトランスコンダクタンスを表し、
Ｃｒｓｓは、前記スイッチングトランジスタのゲート−ドレイン間寄生キャパシタンスを表し、
Ｃｇｓは、前記スイッチングトランジスタのゲート−ソース間寄生キャパシタンスを表す
請求項９に記載のスイッチング装置。
【請求項１１】
前記算出部は、
前記許容最大電流値、前記電源電圧の電圧値、前記負荷電流の電流値、および、前記負荷電流が流れる配線の配線インダクタンス、および、前記負荷電流が流れる配線の配線抵抗に基づき、前記第４期間の時間長を算出し、
式（４）に基づき、前記第４ゲート抵抗値を算出し、
【数４】
2020039219.tif 000010
Ｒｇ４は、前記第４ゲート抵抗値を表し、
ｔ４は、前記第４期間の時間長を表す
ＶＣＣは、前記電源電圧の電圧値を表す
請求項１０に記載のスイッチング装置。
【請求項１２】
前記算出部は、前記電源電圧の電圧値を変数とする予め設定された関数に基づき、前記ゲート−ドレイン間寄生キャパシタンスを算出する
請求項５、６、１０または１１に記載のスイッチング装置。
【請求項１３】
前記算出部は、前記スイッチング信号の電圧値を変数とする予め設定された関数に基づき、前記トランスコンダクタンスを算出する
請求項５、６、１０、１１または１２に記載のスイッチング装置。
【請求項１４】
前記算出部は、
前記負荷電流の電流値を変数とする予め設定された第１のフィッティング関数に基づき前記第１ゲート抵抗値を算出し、
前記負荷電流の電流値を変数とする予め設定された第２のフィッティング関数に基づき前記第２ゲート抵抗値を算出する
請求項２から１３の何れか１項に記載のスイッチング装置。
【請求項１５】
スイッチング信号に応じてオンおよびオフを切り替えるスイッチングトランジスタと、
抵抗値を変更可能な第３抵抗および第４抵抗を含むゲート抵抗部と、
前記スイッチングトランジスタにおけるターンオン期間の前半である第３期間において、前記スイッチング信号を受け取る入力端子と前記スイッチングトランジスタのゲートとの間に前記第３抵抗を接続させ、前記ターンオン期間の後半である第４期間において、前記入力端子と前記ゲートとの間に前記第４抵抗を接続させる切替制御部と、
目標電流立上り速度および許容最大電流値を取得する目標値取得部と、
前記目標電流立上り速度および第３演算式に基づき、前記第３期間における前記入力端子と前記ゲートとの間の抵抗値である第３ゲート抵抗値を算出し、前記許容最大電流値および第４演算式に基づき、前記第４期間における前記入力端子と前記ゲートとの間の抵抗値である第４ゲート抵抗値を算出する算出部と、
前記第３ゲート抵抗値および前記第４ゲート抵抗値に基づき、前記第３抵抗および前記第４抵抗の抵抗値を設定する抵抗値設定部と、
を備えるスイッチング装置。
【請求項１６】
電源から出力された電力を負荷に供給する電力変換装置であって、
請求項１から１５の何れか１項に記載のスイッチング装置と、
前記スイッチングトランジスタに前記スイッチング信号を与えて、前記スイッチングトランジスタのオンおよびオフを切り替える駆動制御部と、
を備え、
前記スイッチング装置は、前記電源から出力された電圧を前記スイッチング信号に応じてスイッチングして前記負荷に電流を供給する
電力変換装置。
【請求項１７】
スイッチング信号に応じてオンおよびオフを切り替えるスイッチングトランジスタと、
抵抗値を変更可能な第１抵抗および第２抵抗を含むゲート抵抗部と、
前記スイッチングトランジスタにおけるターンオフ期間の前半である第１期間において、前記スイッチング信号を受け取る入力端子と前記スイッチングトランジスタのゲートとの間に前記第１抵抗を接続させ、前記ターンオフ期間の後半である第２期間において、前記入力端子と前記ゲートとの間に前記第２抵抗を接続させる切替制御部と、
を備えるスイッチ部に対して、前記第１抵抗および前記第２抵抗を設定する制御装置であって、
前記制御装置は、
目標電圧立上り速度および許容最大電圧値を取得する目標値取得部と、
前記目標電圧立上り速度および第１演算式に基づき、前記第１期間における前記入力端子と前記ゲートとの間の抵抗値である第１ゲート抵抗値を算出し、前記許容最大電圧値および第２演算式に基づき、前記第２期間における前記入力端子と前記ゲートとの間の抵抗値である第２ゲート抵抗値を算出する算出部と、
前記第１ゲート抵抗値および前記第２ゲート抵抗値に基づき、前記第１抵抗および前記第２抵抗の抵抗値を設定する抵抗値設定部と、
を有する制御装置。
【請求項１８】
スイッチング信号に応じてオンおよびオフを切り替えるスイッチングトランジスタと、
抵抗値を変更可能な第１抵抗および第２抵抗を含むゲート抵抗部と、
前記スイッチングトランジスタにおけるターンオフ期間の前半である第１期間において、前記スイッチング信号を受け取る入力端子と前記スイッチングトランジスタのゲートとの間に前記第１抵抗を接続させ、前記ターンオフ期間の後半である第２期間において、前記入力端子と前記ゲートとの間に前記第２抵抗を接続させる切替制御部と、
を備えるスイッチ部に対して、前記第１抵抗および前記第２抵抗を設定する制御装置において実行されるプログラムであって、
前記制御装置に、
目標電圧立上り速度および許容最大電圧値を取得させ、
前記目標電圧立上り速度および第１演算式に基づき、前記第１期間における前記入力端子と前記ゲートとの間の抵抗値である第１ゲート抵抗値を算出させ、
前記許容最大電圧値および第２演算式に基づき、前記第２期間における前記入力端子と前記ゲートとの間の抵抗値である第２ゲート抵抗値を算出させ、
前記第１ゲート抵抗値および前記第２ゲート抵抗値に基づき、前記第１抵抗および前記第２抵抗の抵抗値を設定させる
プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、スイッチング装置、電力変換装置、制御装置およびプログラムに関する。
【背景技術】
【０００２】
車両のモータを駆動するインバータ等は、高電圧をスイッチングするためのＦＥＴ（Field  effect  transistor）等を備える。このようなＦＥＴは、ゲート抵抗の抵抗値を大きくした場合、オンからオフに遷移するターンオフ期間に発生するサージ電圧が小さくなる。しかし、ターンオフ期間が長くなり、この結果、スイッチング速度が遅くなり、電力損失が大きくなってしまう。一方、ＦＥＴは、ゲート抵抗の抵抗値を小さくした場合、ターンオフ期間が短くなり、この結果、スイッチング速度が速くなり、電力損失を小さくできる。しかし、ターンオフ期間に発生するサージ電圧が大きくなり、この結果、ノイズの増大やＦＥＴの絶縁破壊といった問題が起こる。
【０００３】
このような問題を解決するため、ＦＥＴのゲート抵抗の抵抗値を、ターンオフ期間の途中で切り換える切換制御部を設ける技術が知られている。例えば、切換制御部は、スイッチングを開始してからドレイン電圧が電源電圧に達するまでの期間において、ゲート抵抗の抵抗値を小さくし、ドレイン電圧が電源電圧に達してドレイン電流が流れ始めた後、ゲート抵抗の抵抗値を大きくする。これにより、ＦＥＴは、電力損失が小さくなり且つサージ電圧が小さくなる。
【０００４】
また、切換制御部は、オフ状態からオン状態に遷移するターンオン期間においても、ターンオフ期間と同様に、ゲート抵抗の抵抗値を途中で切り換えてもよい。これにより、ＦＥＴは、電力損失が小さくなり且つ電流オーバーシュートが小さくなる。
【０００５】
ところで、適切なゲート抵抗の抵抗値は、目標とするスイッチング速度および許容するサージ電圧（または電流オーバーシュート）の大きさ等によって異なる。また、適切なゲート抵抗の抵抗値は、ＦＥＴから負荷へと出力される負荷電流によっても異なる。従って、ＦＥＴは、ゲート抵抗を適切な抵抗値に設定しなければ、電力損失を小さくし且つサージ電圧（または電流オーバーシュート）を小さくすることはできない。
【０００６】
しかし、目標とするスイッチング速度および許容するサージ電圧（または電流オーバーシュート）は、ＦＥＴの種類およびがＦＥＴ適用される回路によって異なる。また、ＦＥＴから負荷へと出力される負荷電流は、負荷の状態によって変動する。また、電源電圧またはゲート駆動電圧等も、ＦＥＴが適用される回路によって異なる。従って、ＦＥＴのゲート抵抗の抵抗値をターンオフ期間またはターンオン期間の途中で切り換える技術を適用する場合、ＦＥＴの種類、回路設定および周囲の装置の状況等に応じて、簡易な構成でゲート抵抗を適切な抵抗値に設定する必要があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１６９４０７号公報
【特許文献２】特開２０１１−２５３４３４号公報
【特許文献３】特開２００６−１５６５３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、簡易な構成でゲート抵抗を適切な抵抗値に設定して、高速で且つ効率良いスイッチングをすることにある。
【課題を解決するための手段】
【０００９】
実施形態に係るスイッチング装置は、スイッチングトランジスタと、抵抗部と、切替制御部と、目標値取得部と、算出部と、抵抗値設定部と、を備える。前記スイッチングトランジスタは、スイッチング信号に応じてオンおよびオフを切り替える。前記ゲート抵抗部は、抵抗値を変更可能な第１抵抗および第２抵抗を含む。前記切替制御部は、前記スイッチングトランジスタにおけるターンオフ期間の前半である第１期間において、前記スイッチング信号を受け取る入力端子と前記スイッチングトランジスタのゲートとの間に前記第１抵抗を接続させ、前記ターンオフ期間の後半である第２期間において、前記入力端子と前記ゲートとの間に前記第２抵抗を接続させる。前記目的値取得部は、前記スイッチングトランジスタの目標電圧立上り速度および許容最大電圧値を取得する。前記算出部は、前記目標電圧立上り速度および第１演算式に基づき、前記第１期間における前記入力端子と前記ゲートとの間の抵抗値である第１ゲート抵抗値を算出し、前記許容最大電圧値および第２演算式に基づき、前記第２期間における前記入力端子と前記ゲートとの間の抵抗値である第２ゲート抵抗値を算出する。前記抵抗値設定部は、前記第１ゲート抵抗値および前記第２ゲート抵抗値に基づき、前記第１抵抗および前記第２抵抗の抵抗値を設定する。
【図面の簡単な説明】
【００１０】
【図１】実施形態に係るモータシステムの構成図。
【図２】電力変換装置の構成を示す図。
【図３】モータを駆動するための複数のスイッチング信号の波形を示す図。
【図４】スイッチ部の構成を示す図。
【図５】ターンオフ期間におけるＶＧ、ＶＤＳおよびｉＤの波形図。
【図６】ターンオン期間におけるＶＧＳ、ＶＤＳおよびｉＤの波形図。
【図７】ゲート抵抗の切り替えタイミングを示す図。
【図８】設定部の機能構成を示すブロック図。
【図９】設定部の処理の流れを示すフローチャート。
【図１０】第１期間のゲート抵抗の抵抗値を算出する処理の流れを示す図。
【図１１】第２期間のゲート抵抗の抵抗値を算出する処理の流れを示す図。
【図１２】第３期間のゲート抵抗の抵抗値を算出する処理の流れを示す図。
【図１３】第４期間のゲート抵抗の抵抗値を算出する処理の流れを示す図。
【図１４】第１変形例に係る、設定部の処理の流れを示すフローチャート。
【図１５】第２変形例に係る、設定部の機能構成を示すブロック図。
【図１６】設定部のハードウェア構成を示すブロック図。
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら実施形態に係るモータシステム１０について詳細に説明する。モータシステム１０は、簡易な構成でゲート抵抗を適切な抵抗値に設定して、高速で且つ効率良くスイッチングをすることができる。
【００１２】
図１は、実施形態に係るモータシステム１０の構成を示す図である。モータシステム１０は、モータ１２と、電源１４と、電源電圧検出部１６と、負荷電流検出部１８と、電力変換装置２０とを備える。
【００１３】
モータ１２は、負荷の一例である。本実施形態においては、モータ１２は、三相モータであり、Ｕ相端子１２Ｕ、Ｖ相端子１２ＶおよびＷ相端子１２Ｗを有する。モータ１２には、Ｕ相端子１２Ｕ、Ｖ相端子１２ＶおよびＷ相端子１２Ｗに対して、回転軸を回転させるような３相の駆動電圧が印加される。
【００１４】
電源１４は、直流電力を発生する。電源１４は、正側端子１４Ｐおよび負側端子１４Ｎを有する。電源１４は、正側端子１４Ｐから正側の電源電圧を出力する。電源１４は、負側端子１４Ｎから負側の電源電圧または０Ｖを出力する。
【００１５】
電源電圧検出部１６は、電源１４から発生される電源電圧の電圧値を検出する。負荷電流検出部１８は、モータ１２に供給される負荷電流の電流値を検出する。
【００１６】
電力変換装置２０は、電源１４から直流電力を受け取って、電力変換を行い、負荷であるモータ１２へ交流電力を供給する。本実施形態では、電力変換装置２０は、電源１４から受け取った直流電力を３相の交流電力に変換し、３相の交流電圧をモータ１２に供給する。
【００１７】
また、電力変換装置２０は、内部に、後述する複数のスイッチングトランジスタ５０を含む。電力変換装置２０は、電源電圧検出部１６により検出された電源電圧の電圧値および負荷電流検出部１８により検出された負荷電流の電流値に基づき、それぞれのスイッチングトランジスタ５０のゲート抵抗の抵抗値を算出して、設定する。
【００１８】
なお、電源１４から出力される電源電圧の電圧値が既知であり安定している場合、モータシステム１０は、電源電圧検出部１６を備えない構成であってもよい。この場合、電力変換装置２０は、内部に電源電圧の電圧値を記憶する。
【００１９】
また、電力変換装置２０は、モータ１２に限らず、どのような負荷に電力を供給してもよい。例えば、電力変換装置２０は、３相以外のモータに電力を供給してもよいし、直流で安定化した電圧を発生してもよい。
【００２０】
図２は、電力変換装置２０の構成を示す図である。電力変換装置２０は、変換部２２と、駆動制御部２４と、設定部３０とを有する。
【００２１】
変換部２２は、Ｕ相上側スイッチ部２１２と、Ｖ相上側スイッチ部２１４と、Ｗ相上側スイッチ部２１６と、Ｕ相下側スイッチ部２２２と、Ｖ相下側スイッチ部２２４と、Ｗ相下側スイッチ部２２６と、Ｕ相上側ダイオード２３２と、Ｖ相上側ダイオード２３４と、Ｗ相上側ダイオード２３６と、Ｕ相下側ダイオード２４２と、Ｖ相下側ダイオード２４４と、Ｗ相下側ダイオード２４６とを含む。
【００２２】
Ｕ相上側スイッチ部２１２は、正側端子１４ＰとＵ相端子１２Ｕとの間を接続または開放する。Ｖ相上側スイッチ部２１４は、正側端子１４ＰとＶ相端子１２Ｖとの間を接続または開放する。Ｗ相上側スイッチ部２１６は、正側端子１４ＰとＷ相端子１２Ｗとの間を接続または開放する。
【００２３】
Ｕ相下側スイッチ部２２２は、負側端子１４ＮとＵ相端子１２Ｕとの間を接続または開放する。Ｖ相下側スイッチ部２２４は、負側端子１４ＮとＶ相端子１２Ｖとの間を接続または開放する。Ｗ相下側スイッチ部２２６は、負側端子１４ＮとＷ相端子１２Ｗとの間を接続または開放する。
【００２４】
Ｕ相上側スイッチ部２１２、Ｖ相上側スイッチ部２１４、Ｗ相上側スイッチ部２１６、Ｕ相下側スイッチ部２２２、Ｖ相下側スイッチ部２２４およびＷ相下側スイッチ部２２６は、内部に、後述するスイッチングトランジスタ５０を含む。
【００２５】
Ｕ相上側ダイオード２３２は、カソードが正側端子１４Ｐに接続され、アノードがＵ相端子１２Ｕに接続される。Ｖ相上側ダイオード２３４は、カソードが正側端子１４Ｐに接続される。Ｗ相上側ダイオード２３６は、カソードが正側端子１４Ｐに接続され、アノードがＷ相端子１２Ｗに接続される。
【００２６】
Ｕ相下側ダイオード２４２は、アノードが負側端子１４Ｎに接続され、カソードがＵ相端子１２Ｕに接続される。Ｖ相下側ダイオード２４４は、アノードが負側端子１４Ｎに接続され、カソードがＶ相端子１２Ｖに接続される。Ｗ相下側ダイオード２４６は、アノードが負側端子１４Ｎに接続され、カソードがＷ相端子１２Ｗに接続される。
【００２７】
駆動制御部２４は、Ｕ相上側スイッチング信号をＵ相上側スイッチ部２１２に与えて、Ｕ相上側スイッチ部２１２の状態をオンまたはオフに切り替える。駆動制御部２４は、Ｖ相上側スイッチング信号をＶ相上側スイッチ部２１４に与えて、Ｖ相上側スイッチ部２１４の状態をオンまたはオフに切り替える。駆動制御部２４は、Ｗ相上側スイッチング信号をＷ相上側スイッチ部２１６に与えて、Ｗ相上側スイッチ部２１６の状態をオンまたはオフに切り替える。
【００２８】
駆動制御部２４は、Ｕ相下側スイッチング信号をＵ相下側スイッチ部２２２に与えて、Ｕ相下側スイッチ部２２２の状態をオンまたはオフに切り換える。駆動制御部２４は、Ｖ相下側スイッチング信号をＶ相下側スイッチ部２２４に与えて、Ｖ相下側スイッチ部２２４の状態をオンまたはオフに切り換える。駆動制御部２４は、Ｗ相下側スイッチング信号をＷ相下側スイッチ部２２６に与えて、Ｗ相下側スイッチ部２２６の状態をオンまたはオフに切り換える。
【００２９】
設定部３０は、電源電圧検出部１６により検出された電源電圧の電圧値、および、負荷電流検出部１８により検出された負荷電流の電流値を取得する。また、設定部３０は、駆動制御部２４から、各スイッチング信号の電圧値を取得する。なお、設定部３０は、電源電圧の電圧値を内部に予め記憶していてもよい。また、設定部３０は、各スイッチング信号の電圧値を内部に予め記憶していてもよい。
【００３０】
また、設定部３０は、後述するスイッチングトランジスタ５０の動作目標値を、電力変換動作の前に予め取得する。動作目標値については詳細を後述する。
【００３１】
設定部３０は、電源電圧の電圧値、負荷電流の電流値、各スイッチング信号の電圧値および動作目標値に基づき、後述するスイッチングトランジスタ５０のゲート抵抗の抵抗値を算出して、設定する。なお、ゲート抵抗の抵抗値の算出方法については詳細を後述する。
【００３２】
図３は、モータ１２を駆動するための複数のスイッチング信号の波形を示す図である。駆動制御部２４は、例えば、図３に示すようなタイミングで、Ｕ相上側のスイッチング信号、Ｖ相上側のスイッチング信号、Ｗ相上側のスイッチング信号、Ｕ相下側のスイッチング信号、Ｖ相下側のスイッチング信号およびＷ相下側のスイッチング信号を発生する。これにより、駆動制御部２４は、モータ１２を回転駆動させるように、Ｕ相上側スイッチ部２１２、Ｖ相上側スイッチ部２１４、Ｗ相上側スイッチ部２１６、Ｕ相下側スイッチ部２２２、Ｖ相下側スイッチ部２２４およびＷ相下側スイッチ部２２６の状態をオンまたはオフに切り換えることができる。なお、駆動制御部２４は、図３に示すようなパターン以外のタイミングでスイッチング信号を発生してもよい。
【００３３】
図４は、スイッチ部４０の構成を示す図である。Ｕ相上側スイッチ部２１２、Ｖ相上側スイッチ部２１４、Ｗ相上側スイッチ部２１６、Ｕ相下側スイッチ部２２２、Ｖ相下側スイッチ部２２４およびＷ相下側スイッチ部２２６の構成は、同一である。以下、これらをまとめて、スイッチ部４０と呼ぶ。また、Ｕ相上側のスイッチング信号、Ｖ相上側のスイッチング信号、Ｗ相上側のスイッチング信号、Ｕ相下側のスイッチング信号、Ｖ相下側のスイッチング信号およびＷ相下側のスイッチング信号をまとめてスイッチング信号と呼ぶ場合もある。
【００３４】
スイッチ部４０は、入力端子４２と、ドレイン側端子４４と、ソース側端子４６とが設けられている。入力端子４２は、駆動制御部２４からスイッチング信号を受け取る。
【００３５】
スイッチ部４０が、Ｕ相上側スイッチ部２１２、Ｖ相上側スイッチ部２１４またはＷ相上側スイッチ部２１６である場合、ドレイン側端子４４は、電源１４の正側端子１４Ｐに接続され、ソース側端子４６は、モータ１２のＵ相端子１２Ｕ、Ｖ相端子１２ＶまたはＷ相端子１２Ｗに接続される。スイッチ部４０が、Ｕ相下側スイッチ部２２２、Ｖ相下側スイッチ部２２４またはＷ相下側スイッチ部２２６の場合、ドレイン側端子４４は、モータ１２のＵ相端子１２Ｕ、Ｖ相端子１２ＶまたはＷ相端子１２Ｗに接続され、ソース側端子４６は、電源１４の負側端子１４Ｎに接続される。これにより、ドレイン側端子４４は、高電位側に接続され、ソース側端子４６は、低電位側に接続される。
【００３６】
スイッチ部４０は、スイッチングトランジスタ５０と、ゲート抵抗部５２と、切替制御部５４とを有する。
【００３７】
本実施形態において、スイッチングトランジスタ５０は、例えば、電界効果トランジスタ（ＦＥＴ）である。本実施形態では、スイッチングトランジスタ５０は、ｎチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor  field-effect  transistor）である。スイッチングトランジスタ５０は、ｐチャネル型のＭＯＳＦＥＴであってもよい。また、スイッチングトランジスタ５０は、ＦＥＴに限らず、例えばＩＧＢＴ（Insulated  gate  bipolar  transistor）であってもよい。この場合、ドレインは、コレクタに対応し、ソースは、エミッタに対応する。
【００３８】
スイッチングトランジスタ５０は、ゲートとソースとの間の電圧に応じて、ドレインとソースとの間の状態をオンまたはオフとする。スイッチングトランジスタ５０は、オンの状態において、ドレイン−ソース間の抵抗値が理想的には０となる。また、スイッチングトランジスタ５０は、オフの状態において、ドレイン−ソース間の抵抗値が理想的には無限大（開放）となる。
【００３９】
スイッチングトランジスタ５０のゲートは、ゲート抵抗部５２を介して入力端子４２に接続される。スイッチングトランジスタ５０のドレインは、ドレイン側端子４４に接続される。また、スイッチングトランジスタ５０のソースは、ソース側端子４６に接続される。
【００４０】
従って、スイッチングトランジスタ５０は、スイッチング信号の電圧値に応じて、ドレイン側端子４４とソース側端子４６との間を接続または開放することができる。スイッチングトランジスタ５０は、オン状態の場合、ドレイン側端子４４とソース側端子４６との間を接続して、ドレイン側端子４４から受け取った電流をソース側端子４６から出力させることができる。また、スイッチングトランジスタ５０は、オフ状態の場合、ドレイン側端子４４とソース側端子４６との間を開放して、ドレイン側端子４４とソース側端子４６との間に流れる電流を０とする。
【００４１】
ゲート抵抗部５２は、入力端子４２とスイッチングトランジスタ５０のゲートとの間に接続される。ゲート抵抗部５２は、第１抵抗６１と、第２抵抗６２と、第３抵抗６３と、第４抵抗６４と、選択部６６と、保護抵抗６８とを含む。
【００４２】
第１抵抗６１、第２抵抗６２、第３抵抗６３および第４抵抗６４は、抵抗値を変更可能であってもよい。第１抵抗６１、第２抵抗６２、第３抵抗６３および第４抵抗６４は、設定部３０により抵抗値が変更される。例えば、第１抵抗６１、第２抵抗６２、第３抵抗６３および第４抵抗６４は、一端が入力端子４２に接続される。
【００４３】
選択部６６は、第１抵抗６１、第２抵抗６２、第３抵抗６３および第４抵抗６４のうちの切替制御部５４により指定された１つを、入力端子４２とスイッチングトランジスタ５０のゲートとの間に接続させる。例えば、選択部６６は、第１抵抗６１、第２抵抗６２、第３抵抗６３および第４抵抗６４のうちの何れ１つにおける、入力端子４２が接続されていない他端を、スイッチングトランジスタ５０のゲートに接続する。
【００４４】
保護抵抗６８は、入力端子４２とスイッチングトランジスタ５０のゲートとの間に接続される。保護抵抗６８は、第１抵抗６１、第２抵抗６２、第３抵抗６３または第４抵抗６４の切り替え時等において、スイッチングトランジスタ５０のゲートをオープン状態としないようにすることができる。
【００４５】
切替制御部５４は、選択部６６による抵抗の切り替えタイミングを制御する。具体的には、切替制御部５４は、スイッチングトランジスタ５０における、オンからオフへの切り替え動作中のターンオフ期間の前半である第１期間Ｔ１において、入力端子４２とスイッチングトランジスタ５０のゲートとの間に第１抵抗６１を接続させる。また、切替制御部５４は、ターンオフ期間の後半である第２期間Ｔ２において、入力端子４２とゲートとの間に第２抵抗６２を接続させる。
【００４６】
また、切替制御部５４は、スイッチングトランジスタ５０における、オフからオンへの切り替え動作中のターンオン期間の前半である第３期間Ｔ３において、入力端子４２とスイッチングトランジスタ５０のゲートとの間に第３抵抗６３を接続させる。また、切替制御部５４は、ターンオン期間の後半である第４期間Ｔ４において、入力端子４２とゲートとの間に第４抵抗６４を接続させる。
【００４７】
図５は、ターンオフ期間における、ゲート−ソース電圧間の電圧値（ＶＧＳ）、ドレイン−ソース間の電圧値（ＶＤＳ）およびドレイン電流（ｉＤ）の波形を示す図である。なお、オン状態におけるドレイン−ソース間の電圧値（ＶＤＳ）は、オン時電圧（ＶＯＮ）である。また、オフ状態におけるドレイン−ソース間の電圧値（ＶＤＳ）は、電源電圧の電圧値（ＶＣＣ）である。また、ＩＬは、モータ１２に流れる負荷電流の電流値である。
【００４８】
スイッチングトランジスタ５０は、ゲート−ソース電圧間の電圧値（ＶＧＳ）が閾値電圧（Ｖｔｈ）を下回ると、ターンオフ状態に遷移する。ドレイン−ソース間の電圧値（ＶＤＳ）は、ターンオフ状態に遷移すると、オン時電圧（ＶＯＮ）から徐々に大きくなる。そして、ドレイン−ソース間の電圧値（ＶＤＳ）が電源電圧の電圧値（ＶＣＣ）を超えると、ドレイン電流（ｉＤ）は、急激に減少を開始する。
【００４９】
さらに、ドレイン−ソース電圧（ＶＤＳ）は、電源電圧の電圧値（ＶＣＣ）を超えた後にも、大きくなり、サージを発生する。そして、サージが減少した後、ドレイン−ソース間の電圧値（ＶＤＳ）は、電源電圧の電圧値（ＶＣＣ）で安定する。また、サージが減少した後、ドレイン電流（ｉＤ）は、０に安定する。
【００５０】
ここで、切替制御部５４は、ドレイン−ソース間の電圧値（ＶＤＳ）が変化を開始したタイミング（ａ１）から、ドレイン−ソース間の電圧値（ＶＤＳ）が電源電圧の電圧値（ＶＣＣ）に最初に達したタイミング（ａ２）までを第１期間Ｔ１とする。また、切替制御部５４は、ドレイン−ソース間の電圧値（ＶＤＳ）が電源電圧の電圧値（ＶＣＣ）に最初に達したタイミング（ａ２）から、ドレイン−ソース間の電圧値（ＶＤＳ）が電源電圧の電圧値（ＶＣＣ）に安定したタイミング（ａ３）までを第２期間Ｔ２とする。そして、切替制御部５４は、第１期間Ｔ１において第１抵抗６１を接続させ、第２期間Ｔ２において第２抵抗６２を接続させる。
【００５１】
すなわち、切替制御部５４は、ドレイン−ソース間の電圧値（ＶＤＳ）が電源電圧の電圧値（ＶＣＣ）に最初に達したタイミング（ａ２）において、入力端子４２とゲートとの間に接続される抵抗を、第１抵抗６１から第２抵抗６２に切り換える。例えば、切替制御部５４は、スイッチングトランジスタ５０のゲート−ソース電圧間の電圧値（ＶＧＳ）と、電源電圧の電圧値（ＶＣＣ）とを比較して、切り替えタイミング（ａ２）を検出する。
【００５２】
図６は、ターンオン期間における、ゲート−ソース電圧間の電圧値（ＶＧＳ）、ドレイン−ソース間の電圧値（ＶＤＳ）およびドレイン電流（ｉＤ）の波形を示す図である。
【００５３】
スイッチングトランジスタ５０は、ゲート−ソース電圧間の電圧値（ＶＧＳ）が閾値電圧（Ｖｔｈ）を超えると、ターンオン状態に遷移する。ドレイン電流の電流値（ｉＤ）は、ターンオン状態に遷移すると、変化を開始し、０から徐々に大きくなる。そして、ドレイン電流の電流値（ｉＤ）は、あるタイミングで負荷電流の電流値（ＩＬ）に達して、オーバーシュートが発生する。その後、ドレイン電流の電流値（ｉＤ）は、リンギングをしながら負荷電流の電流値（ＩＬ）に安定する。
【００５４】
また、ドレイン−ソース電圧（ＶＤＳ）は、ターンオン状態に遷移すると、変化を開始し、電源電圧の電圧値（ＶＣＣ）から徐々に減少を開始する。そして、ドレイン−ソース電圧（ＶＤＳ）は、あるタイミングで、オン時電圧値（ＶＯＮ）に安定する。
【００５５】
ここで、切替制御部５４は、ドレイン電流が変化を開始したタイミング（ａ４）から、ドレイン電流の電流値（ｉＤ）が負荷電流の電流値（ＩＬ）に最初に達したタイミング（ａ５）までを第３期間Ｔ３とする。また、切替制御部５４は、ドレイン電流の電流値（ｉＤ）が負荷電流の電流値（ＩＬ）に最初に達したタイミング（ａ５）から、ドレイン−ソース間の電圧値（ＶＤＳ）がオン時電圧値（ＶＣＣ）に安定したタイミング（ａ６）までを第４期間Ｔ４とする。そして、切替制御部５４は、第３期間Ｔ３において第３抵抗６３を接続させ、第４期間Ｔ４において第４抵抗６４を接続させる。
【００５６】
すなわち、切替制御部５４は、ドレイン電流の電流値（ｉＤ）が負荷電流の電流値（ＩＬ）に最初に達したタイミング（ａ５）において、入力端子４２とゲートとの間に接続される抵抗を、第３抵抗６３から第４抵抗６４に切り換える。例えば、切替制御部５４は、ドレイン電流の電流値（ｉＤ）と、負荷電流の電流値（ＩＬ）とを比較して、切り替えタイミング（ａ５）を検出する。
【００５７】
図７は、ゲート抵抗の切り替えタイミングを示す図である。
【００５８】
切替制御部５４は、オフ期間（ａ３からａ４までの間）において、ゲートに少なくともスイッチング信号の電圧が正常に印加され続ければ、入力端子４２とスイッチングトランジスタ５０のゲートとの間に、どのような抵抗値の抵抗を接続してもよい。従って、切替制御部５４は、オフ期間における、任意のタイミング（ａ７）で、入力端子４２とゲートとの間に接続される抵抗を、第２抵抗６２から第３抵抗６３に切り換えてもよい。これにより、切替制御部５４は、ターンオン状態に遷移する前に、入力端子４２とゲートとの間に第３抵抗６３を予め接続しておくことができる。
【００５９】
また、切替制御部５４は、オン期間（ａ６からａ１までの間）において、ゲートに少なくともスイッチング信号の電圧が正常に印加され続ければ、入力端子４２とスイッチングトランジスタ５０のゲートとの間に、どのような抵抗値の抵抗を接続してもよい。従って、切替制御部５４は、オン期間における、任意のタイミング（ａ８）で、入力端子４２とゲートとの間に接続される抵抗を、第４抵抗６４から第１抵抗６１に切り換えてもよい。これにより、切替制御部５４は、ターンオフ状態に遷移する前に、入力端子４２とゲートとの間に第１抵抗６１を予め接続しておくことができる。
【００６０】
図８は、設定部３０の機能構成を示すブロック図である。設定部３０は、目標値取得部８０と、目標値記憶部８２と、負荷電流取得部８４と、電源電圧取得部８６と、スイッチング電圧取得部８８と、回路定数記憶部９０と、パラメータ記憶部９２と、演算式記憶部９４と、算出部９６と、抵抗値設定部９８とを有する。
【００６１】
目標値取得部８０は、外部の装置から、ターンオフ時およびターンオン時におけるスイッチングトランジスタ５０の動作目標値を、電力変換動作の前に取得する。例えば、目標値取得部８０は、ユーザが外部の装置を用いて入力した動作目標値を取得する。
【００６２】
具体的には、目標値取得部８０は、ターンオフ時におけるスイッチングトランジスタ５０の目標電圧立上り速度（ｄｖ／ｄｔ）および許容最大電圧値（ＶＭＡＸ）を取得する。目標電圧立上り速度（ｄｖ／ｄｔ）は、スイッチングトランジスタ５０におけるドレイン−ソース間の電圧値（ＶＤＳ）の単位時間当たりの変化量である。また、許容最大電圧値（ＶＭＡＸ）は、スイッチングトランジスタ５０におけるドレイン−ソース間の電圧値（ＶＤＳ）の最大値である。
【００６３】
また、目標値取得部８０は、ターンオン時におけるスイッチングトランジスタ５０の目標電流立上り速度（ｄｉ／ｄｔ）および許容最大電流値（ＩＭＡＸ）を取得する。目標電流立上り速度（ｄｉ／ｄｔ）は、スイッチングトランジスタ５０におけるドレイン電流の電流値（ｉｄ）の変化速度である。また、許容最大電流値（ＩＭＡＸ）は、スイッチングトランジスタ５０におけるドレイン電流の電流値（ｉｄ）の最大値である。
【００６４】
目標値記憶部８２は、目標値取得部８０により取得された動作目標値を記憶する。
【００６５】
負荷電流取得部８４は、負荷電流検出部１８により検出された負荷電流の電流値（ＩＬ）を取得する。
【００６６】
電源電圧取得部８６は、電源電圧検出部１６により検出された電源電圧の電圧値（ＶＣＣ）を取得し、取得した電源電圧の電圧値（ＶＣＣ）を回路定数記憶部９０に記憶させる。なお、電源電圧の電圧値（ＶＣＣ）は、回路定数記憶部９０に予め記憶されていてもよい。この場合、設定部３０は、電源電圧取得部８６を有さない構成となる。
【００６７】
スイッチング電圧取得部８８は、駆動制御部２４からスイッチング信号の電圧値（Ｖｇ）を取得し、取得したスイッチング信号の電圧値（Ｖｇ）を回路定数記憶部９０に記憶させる。なお、スイッチング信号の電圧値（Ｖｇ）は、回路定数記憶部９０に予め記憶されていてもよい。この場合、設定部３０は、スイッチング電圧取得部８８を有さない構成となる。
【００６８】
回路定数記憶部９０は、各種の回路定数を記憶する。具体的には、回路定数記憶部９０は、電力変換に先だって取得された電源電圧の電圧値（ＶＣＣ）およびスイッチング信号の電圧値（Ｖｇ）を記憶する。また、回路定数記憶部９０は、負荷電流が流れる配線の配線インダクタンス（Ｌ）および負荷電流が流れる配線の配線抵抗（Ｒ）を記憶する。
【００６９】
例えば、工場出荷時等に製造者が、回路定数を回路定数記憶部９０に書き込む。また、設定部３０が変換部２２に対して取り外し可能である場合、変換部２２と設定部３０とを接続したときに、ユーザ等が回路定数を回路定数記憶部９０に書き込んでもよい。
【００７０】
パラメータ記憶部９２は、スイッチングトランジスタ５０の特性を表すトランジスタパラメータを記憶する。例えば、スイッチングトランジスタ５０がＦＥＴである場合、パラメータ記憶部９２は、スイッチングトランジスタ５０の閾値電圧値（Ｖｔｈ）、トランスコンダクタンス（ｇｍ）、ゲート−ソース間寄生キャパシタンス（Ｃｇｓ）およびゲート−ドレイン間寄生キャパシタンス（Ｃｒｓｓ）を記憶する。
【００７１】
例えば、工場出荷時等に製造者がトランジスタパラメータをパラメータ記憶部９２に書き込む。また、設定部３０が変換部２２に対して取り外し可能である場合、変換部２２と設定部３０とを接続したときに、ユーザ等がトランジスタパラメータをパラメータ記憶部９２にパラメータを書き込んでもよい。
【００７２】
演算式記憶部９４は、動作目標値、負荷電流の電流値（ＩＬ）、電源電圧の電圧値（ＶＣＣ）、スイッチング信号の電圧値（Ｖｇ）、各種の回路定数およびトランジスタパラメータを用いてスイッチングトランジスタ５０のゲート抵抗の抵抗値を算出するための演算式を記憶する。
【００７３】
より具体的には、演算式記憶部９４は、第１期間Ｔ１における入力端子４２とゲートとの間の抵抗値である第１ゲート抵抗値（Ｒｇ１）を算出するための第１演算式を記憶する。また、演算式記憶部９４は、第２期間Ｔ２における入力端子４２とゲートとの間の抵抗値である第２ゲート抵抗値（Ｒｇ２）を算出するための第２演算式を記憶する。また、演算式記憶部９４は、第３期間Ｔ３における入力端子４２とゲートとの間の抵抗値である第３ゲート抵抗値（Ｒｇ３）を算出するための第３演算式を記憶する。また、演算式記憶部９４は、第４期間Ｔ４における入力端子４２とゲートとの間の抵抗値である第４ゲート抵抗値（Ｒｇ４）を算出するための第４演算式を記憶する。
【００７４】
算出部９６は、負荷電流取得部８４により取得された負荷電流の電流値（ＩＬ）、目標値記憶部８２に記憶された目標電圧立上り速度（ｄｖ／ｄｔ）、回路定数記憶部９０に記憶された回路定数、および、パラメータ記憶部９２に記憶されたトランジスタパラメータ、および、演算式記憶部９４に記憶された第１演算式に基づき、第１期間Ｔ１における入力端子４２とゲートとの間の抵抗値である第１ゲート抵抗値（Ｒｇ１）を算出する。
【００７５】
また、算出部９６は、負荷電流取得部８４により取得された負荷電流の電流値（ＩＬ）、目標値記憶部８２に記憶された許容最大電圧値（ＶＭＡＸ）、回路定数記憶部９０に記憶された回路定数、および、パラメータ記憶部９２に記憶されたトランジスタパラメータを、および、演算式記憶部９４に記憶された第２演算式に基づき、第２期間Ｔ２における入力端子４２とゲートとの間の抵抗値である第２ゲート抵抗値（Ｒｇ２）を算出する。
【００７６】
算出部９６は、負荷電流取得部８４により取得された負荷電流の電流値（ＩＬ）、目標値記憶部８２に記憶された目標電流立上り速度（ｄｉ／ｄｔ）、回路定数記憶部９０に記憶された回路定数、および、パラメータ記憶部９２に記憶されたトランジスタパラメータを、および、演算式記憶部９４に記憶された第３演算式に基づき、第３期間Ｔ３における入力端子４２とゲートとの間の抵抗値である第３ゲート抵抗値（Ｒｇ３）を算出する。
【００７７】
また、算出部９６は、負荷電流取得部８４により取得された負荷電流の電流値（ＩＬ）、目標値記憶部８２に記憶された許容最大電流値（ＩＭＡＸ）、回路定数記憶部９０に記憶された回路定数、および、パラメータ記憶部９２に記憶されたトランジスタパラメータを、および、演算式記憶部９４に記憶された第４演算式に基づき、第４期間Ｔ４における入力端子４２とゲートとの間の抵抗値である第４ゲート抵抗値（Ｒｇ４）を算出する。
【００７８】
抵抗値設定部９８は、変換部２２内の複数のスイッチ部４０のそれぞれに含まれるゲート抵抗部５２内の抵抗の抵抗値を設定する。具体的には、抵抗値設定部９８は、算出部９６により算出された第１ゲート抵抗値（Ｒｇ１）に基づき、第１抵抗６１の抵抗値を設定する。また、抵抗値設定部９８は、算出部９６により算出された第２ゲート抵抗値（Ｒｇ２）に基づき、第２抵抗６２の抵抗値を設定する。また、抵抗値設定部９８は、算出部９６により算出された第３ゲート抵抗値（Ｒｇ３）に基づき、第３抵抗６３の抵抗値を設定する。また、抵抗値設定部９８は、算出部９６により算出された第４ゲート抵抗値（Ｒｇ４）に基づき、第４抵抗６４の抵抗値を設定する。
【００７９】
図９は、設定部３０の処理の流れを示すフローチャートである。設定部３０は、電力変換の動作中に図９に示すフローチャートに従って動作を実行する。
【００８０】
まず、Ｓ１１において、設定部３０は、負荷電流検出部１８により検出された負荷電流の電流値（ＩＬ）を取得する。
【００８１】
続いて、Ｓ１２において、設定部３０は、ターンオフ期間の前半（第１期間Ｔ１）のゲート抵抗の抵抗値（第１ゲート抵抗値（Ｒｇ１））を算出する。Ｓ１２の処理の詳細は、図１０でさらに説明する。
【００８２】
続いて、Ｓ１３において、設定部３０は、ターンオフ期間の後半（第２期間Ｔ２）のゲート抵抗の抵抗値（第２ゲート抵抗値（Ｒｇ２））を算出する。Ｓ１３の処理の詳細は、図１１でさらに説明する。
【００８３】
続いて、Ｓ１４において、設定部３０は、ターンオン期間の前半（第３期間Ｔ３）のゲート抵抗の抵抗値（第３ゲート抵抗値（Ｒｇ３））を算出する。Ｓ１４の処理の詳細は、図１２でさらに説明する。
【００８４】
続いて、Ｓ１５において、設定部３０は、ターンオン期間の後半（第４期間Ｔ４）のゲート抵抗の抵抗値（第４ゲート抵抗値（Ｒｇ４））を算出する。Ｓ１５の処理の詳細は、図１３でさらに説明する。
【００８５】
続いて、Ｓ１６において、設定部３０は、第１ゲート抵抗値（Ｒｇ１）に基づき第１抵抗６１の抵抗値を変更する。設定部３０は、第２ゲート抵抗値（Ｒｇ２）に基づき第２抵抗６２の抵抗値を変更する。設定部３０は、第３ゲート抵抗値（Ｒｇ３）に基づき第３抵抗６３の抵抗値を変更する。設定部３０は、第４ゲート抵抗値（Ｒｇ４）に基づき第４抵抗６４の抵抗値を変更する。
【００８６】
設定部３０は、Ｓ１６の処理を終えると、一定期間経過後、Ｓ１１から処理を繰り返す。設定部３０は、電力変換の動作が終了するまで、Ｓ１１からＳ１６の処理を繰り返す。これにより、設定部３０は、スイッチングトランジスタ５０のゲート抵抗を、負荷電流の電流値（ＩＬ）に応じた適切な抵抗値に設定することができる。
【００８７】
図１０は、ターンオフ期間の前半（第１期間Ｔ１）のゲート抵抗の抵抗値（Ｒｇ１）を算出する処理の流れを示すフローチャートである。設定部３０の算出部９６は、図９のＳ１２において、図１０に示す処理を実行する。
【００８８】
まず、Ｓ２１において、算出部９６は、目標電圧立上り速度（ｄｖ／ｄｔ）を目標値記憶部８２から読み出す。続いて、Ｓ２２において、算出部９６は、負荷電流の電流値（ＩＬ）を負荷電流取得部８４から受け取る。続いて、Ｓ２３において、算出部９６は、電源電圧の電圧値（ＶＣＣ）を回路定数記憶部９０から読み出す。続いて、Ｓ２４において、算出部９６は、閾値電圧値（Ｖｔｈ）、トランスコンダクタンス（ｇｍ）およびゲート−ドレイン間寄生キャパシタンス（Ｃｒｓｓ）をパラメータ記憶部９２から読み出す。
【００８９】
続いて、Ｓ２５において、算出部９６は、目標電圧立上り速度（ｄｖ／ｄｔ）および電源電圧の電圧値（ＶＣＣ）に基づき、第１期間Ｔ１の時間長（ｔ１）を算出する。具体的には、算出部９６は、下記の式（１１）を算出する。
ｔ１＝ＶＣＣ／（ｄｖ／ｄｔ）…（１１）
【００９０】
続いて、Ｓ２６において、算出部９６は、第１期間Ｔ１の時間長（ｔ１）、負荷電流（ＩＬ）、電源電圧の電圧値（ＶＣＣ）、閾値電圧値（Ｖｔｈ）、トランスコンダクタンス（ｇｍ）およびゲート−ドレイン間寄生キャパシタンス（Ｃｒｓｓ）に基づき、第１ゲート抵抗値（Ｒｇ１）を算出する。具体的には、算出部９６は、下記の式（１２）に基づき、第１ゲート抵抗値（Ｒｇ１）を算出する。
【数１】
2020039219.tif 000003
【００９１】
式（１２）は、ＭＯＳＦＥＴの動作をモデル化した式に基づき導かれる。
【００９２】
そして、算出部９６は、Ｓ２６の処理を終えると本フローを終了する。以上の処理により、算出部９６は、ターンオフ期間の前半（第１期間Ｔ１）のゲート抵抗の抵抗値（Ｒｇ１）を算出することができる。
【００９３】
図１１は、ターンオフ期間の後半（第２期間Ｔ２）のゲート抵抗の抵抗値（Ｒｇ２）を算出する処理の流れを示すフローチャートである。設定部３０の算出部９６は、図９のＳ１３において、図１１に示す処理を実行する。
【００９４】
まず、Ｓ３１において、算出部９６は、許容最大電圧値（ＶＭＡＸ）を目標値記憶部８２から読み出す。続いて、Ｓ３２において、算出部９６は、負荷電流の電流値（ＩＬ）を負荷電流取得部８４から受け取る。続いて、Ｓ３３において、算出部９６は、電源電圧の電圧値（ＶＣＣ）および配線インダクタンス（Ｌ）を回路定数記憶部９０から読み出す。続いて、Ｓ３４において、算出部９６は、閾値電圧値（Ｖｔｈ）、トランスコンダクタンス（ｇｍ）、ゲート−ソース間寄生キャパシタンス（Ｃｇｓ）およびゲート−ドレイン間寄生キャパシタンス（Ｃｒｓｓ）をパラメータ記憶部９２から読み出す。
【００９５】
続いて、Ｓ３５において、算出部９６は、許容最大電圧値（ＶＭＡＸ）、電源電圧の電圧値（ＶＣＣ）および配線インダクタンス（Ｌ）に基づき、電流立下り速度（ｄｉ／ｄｔ）を算出する。電流立下り速度（ｄｉ／ｄｔ）は、ドレイン電流（ｉｄ）の単位時間当たりの変化量である。具体的には、算出部９６は、下記の式（１３）を算出する。
ｄｉ／ｄｔ＝（ＶＭＡＸ−ＶＣＣ）／Ｌ…（１３）
【００９６】
続いて、Ｓ３６において、算出部９６は、負荷電流の電流値（ＩＬ）および電流立下り速度（ｄｉ／ｄｔ）に基づき、第２期間Ｔ２の時間長（ｔ２）を算出する。具体的には、算出部９６は、下記の式（１４）を算出する。
ｔ２＝ＩＬ／（ｄｉ／ｄｔ）…（１４）
【００９７】
続いて、Ｓ３７において、算出部９６は、第２期間Ｔ２の時間長（ｔ２）、負荷電流の電流値（ＩＬ）、閾値電圧値（Ｖｔｈ）、トランスコンダクタンス（ｇｍ）、ゲート−ソース間寄生キャパシタンス（Ｃｇｓ）およびゲート−ドレイン間寄生キャパシタンス（Ｃｒｓｓ）に基づき、第２ゲート抵抗値（Ｒｇ２）を算出する。具体的には、算出部９６は、下記の式（１５）に基づき、第２ゲート抵抗値（Ｒｇ２）を算出する。
【数２】
2020039219.tif 000004
【００９８】
式（１５）は、ＭＯＳＦＥＴの動作をモデル化した式に基づき導かれる。
【００９９】
そして、算出部９６は、Ｓ３７の処理を終えると本フローを終了する。以上の処理により、算出部９６は、ターンオフ期間の後半（第２期間Ｔ２）のゲート抵抗の抵抗値（Ｒｇ２）を算出することができる。
【０１００】
図１２は、ターンオン期間の前半（第３期間Ｔ３）のゲート抵抗の抵抗値（Ｒｇ３）を算出する処理の流れを示すフローチャートである。設定部３０の算出部９６は、図９のＳ１４において、図１２に示す処理を実行する。
【０１０１】
まず、Ｓ４１において、算出部９６は、目標電流立上り速度（ｄｉ／ｄｔ）を目標値記憶部８２から読み出す。続いて、Ｓ４２において、算出部９６は、負荷電流の電流値（ＩＬ）を負荷電流取得部８４から受け取る。続いて、Ｓ４３において、算出部９６は、電源電圧の電圧値（ＶＣＣ）およびスイッチング信号の電圧値（Ｖｇ）を回路定数記憶部９０から読み出す。続いて、Ｓ４４において、算出部９６は、閾値電圧値（Ｖｔｈ）、トランスコンダクタンス（ｇｍ）、ゲート−ソース間寄生キャパシタンス（Ｃｇｓ）およびゲート−ドレイン間寄生キャパシタンス（Ｃｒｓｓ）をパラメータ記憶部９２から読み出す。
【０１０２】
続いて、Ｓ４５において、算出部９６は、目標電流立上り速度（ｄｉ／ｄｔ）および負荷電流の電流値（ＩＬ）に基づき、第３期間Ｔ３の時間長（ｔ３）を算出する。具体的には、算出部９６は、下記の式（１６）を算出する。
ｔ３＝ＩＬ／（ｄｉ／ｄｔ）…（１６）
【０１０３】
続いて、Ｓ４６において、算出部９６は、第３期間Ｔ３の時間長（ｔ３）、負荷電流（ＩＬ）、スイッチング信号の電圧値（Ｖｇ）、閾値電圧値（Ｖｔｈ）、トランスコンダクタンス（ｇｍ）、ゲート−ソース間寄生キャパシタンス（Ｃｇｓ）およびゲート−ドレイン間寄生キャパシタンス（Ｃｒｓｓ）に基づき、第３ゲート抵抗値（Ｒｇ３）を算出する。具体的には、算出部９６は、下記の式（１７）に基づき、第３ゲート抵抗値（Ｒｇ３）を算出する。
【数３】
2020039219.tif 000005
【０１０４】
式（１７）は、ＭＯＳＦＥＴの動作をモデル化した式に基づき導かれる。
【０１０５】
そして、算出部９６は、Ｓ４６の処理を終えると本フローを終了する。以上の処理により、算出部９６は、ターンオン期間の前半（第３期間Ｔ３）のゲート抵抗の抵抗値（Ｒｇ３）を算出することができる。
【０１０６】
図１３は、ターンオン期間の後半（第４期間Ｔ４）のゲート抵抗の抵抗値（Ｒｇ４）を算出する処理の流れを示すフローチャートである。設定部３０の算出部９６は、図９のＳ１５において、図１３に示す処理を実行する。
【０１０７】
まず、Ｓ５１において、算出部９６は、許容最大電流値（ＩＭＡＸ）を目標値記憶部８２から読み出す。続いて、Ｓ５２において、算出部９６は、負荷電流の電流値（ＩＬ）を負荷電流取得部８４から受け取る。続いて、Ｓ５３において、算出部９６は、電源電圧の電圧値（ＶＣＣ）、スイッチング信号の電圧値（Ｖｇ）、配線抵抗（Ｒ）および配線インダクタンス（Ｌ）を回路定数記憶部９０から読み出す。続いて、Ｓ５４において、算出部９６は、閾値電圧値（Ｖｔｈ）、トランスコンダクタンス（ｇｍ）およびゲート−ドレイン間寄生キャパシタンス（Ｃｒｓｓ）をパラメータ記憶部９２から読み出す。
【０１０８】
続いて、Ｓ５５において、算出部９６は、許容最大電流値（ＩＭＡＸ）、負荷電流の電流値（ＩＬ）、配線抵抗（Ｒ）および配線インダクタンス（Ｌ）に基づき、電圧立下り速度（ｄｖ／ｄｔ）を算出する。電圧立下り速度（ｄｖ／ｄｔ）は、スイッチングトランジスタ５０におけるドレイン−ソース間の電圧値（ＶＤＳ）の単位時間当たりの変化量である。具体的には、算出部９６は、下記の式（１８）を算出する。Ｃは、スイッチングトランジスタのドレイン−ソース間寄生キャパシタンスである。
ｄｖ／ｄｔ＝（ＩＭＡＸ−ＩＬ）／Ｃ…（１８）
【０１０９】
続いて、Ｓ５６において、算出部９６は、負荷電流の電流値（ＩＬ）および電流立下り速度（ｄｉ／ｄｔ）に基づき、第４期間Ｔ４の時間長（ｔ４）を算出する。具体的には、算出部９６は、下記の式（１９）を算出する。
ｔ４＝ＶＣＣ／（ｄｖ／ｄｔ）…（１９）
【０１１０】
続いて、Ｓ５７において、算出部９６は、第４期間Ｔ４の時間長（ｔ４）、負荷電流の電流値（ＩＬ）、電源電圧の電圧値（ＶＣＣ）、スイッチング信号の電圧値（Ｖｇ）、閾値電圧値（Ｖｔｈ）、トランスコンダクタンス（ｇｍ）およびゲート−ドレイン間寄生キャパシタンス（Ｃｒｓｓ）に基づき、第４ゲート抵抗値（Ｒｇ４）を算出する。具体的には、算出部９６は、下記の式（２０）に基づき、第４ゲート抵抗値（Ｒｇ４）を算出する。
【数４】
2020039219.tif 000006
【０１１１】
式（２０）は、ＭＯＳＦＥＴの動作をモデル化した式に基づき導かれる。
【０１１２】
そして、算出部９６は、Ｓ５７の処理を終えると本フローを終了する。以上の処理により、算出部９６は、ターンオン期間の後半（第４期間Ｔ４）のゲート抵抗の抵抗値（Ｒｇ４）を算出することができる。
【０１１３】
以上のように、本実施形態に係る電力変換装置２０は、スイッチングトランジスタ５０のゲート抵抗の抵抗値をターンオフ期間およびターンオン期間のそれぞれの途中で切り換えることができる。これにより、本実施形態に係る電力変換装置２０によれば、電力損失を小さくし、且つ、サージ電圧（または電流オーバーシュート）を小さくすることができる。
【０１１４】
さらに、本実施形態に係る電力変換装置２０は、負荷電流の電流値、回路定数、トランジスタパラメータおよび予め設定された演算式により、ターンオフ期間の前半、ターンオフ期間の後半、ターンオン期間の前半およびターンオン期間の後半のそれぞれでのゲート抵抗の抵抗値を算出する。これにより、本実施形態に係る電力変換装置２０によれば、簡易な構成で、ゲート抵抗を適切な抵抗値に設定することができる。
【０１１５】
図１４は、第１変形例に係る設定部３０の処理の流れを示すフローチャートである。設定部３０は、図１４に示すフローチャートに従って動作を実行してもよい。なお、図１４に示すフローチャートは、図９に示したフローチャートと略同一であり、同一の処理を実行するステップには、同一のステップ番号を振り詳細な説明を省略する。
【０１１６】
トランジスタパラメータの１つであるゲート−ドレイン間寄生キャパシタンス（Ｃｒｓｓ）は、電源電圧の電圧値（ＶＣＣ）によって変動する特性を有する。また、トランジスタパラメータの１つであるトランスコンダクタンス（ｇｍ）は、スイッチング信号の電圧値（Ｖｇ）によって変動する特性を有する。
【０１１７】
そこで、設定部３０は、電源電圧の電圧値（ＶＣＣ）に対するゲート−ドレイン間寄生キャパシタンス（Ｃｒｓｓ）を表すキャパシタンス近似関数を予め記憶する。例えば、設定部３０は、複数の電源電圧の電圧値（ＶＣＣ）に対するゲート−ドレイン間寄生キャパシタンス（Ｃｒｓｓ）の測定値を取得し、取得した複数の測定点に対してフィッティング処理をして生成された第１のフィッティング関数関数（例えば２次関数）を、キャパシタンス近似関数として記憶する。
【０１１８】
また、設定部３０は、スイッチング信号の電圧値（Ｖｇ）に対するトランスコンダクタンス（ｇｍ）を表すトランスコンダクタンス近似関数を予め記憶する。例えば、設定部３０は、複数のスイッチング信号の電圧値（Ｖｇ）に対するトランスコンダクタンス（ｇｍ）の測定値を取得し、取得した複数の測定点に対してフィッティング処理をして生成された第２のフィッティング関数（例えば２次関数）を、トランスコンダクタンス近似関数として記憶する。
【０１１９】
そして、設定部３０は、電力変換の動作中に図１４に示すフローチャートに従って動作を実行する。
【０１２０】
設定部３０は、Ｓ１１において、負荷電流の電流値（ＩＬ）を取得した後、処理をＳ６１に進める。Ｓ６１において、設定部３０は、電源電圧の電圧値（ＶＣＣ）およびスイッチング信号の電圧値（Ｖｇ）を回路定数記憶部９０から読み出す。
【０１２１】
続いて、Ｓ６２において、設定部３０は、予め記憶しているキャパシタンス近似関数と、電源電圧の電圧値（ＶＣＣ）とに基づき、ゲート−ドレイン間寄生キャパシタンス（Ｃｒｓｓ）を算出する。続いて、Ｓ６３において、予め記憶しているトランスコンダクタンス近似関数と、スイッチング信号の電圧値（Ｖｇ）とに基づき、トランスコンダクタンス（ｇｍ）を算出する。Ｓ６３を終えると、設定部３０は、処理をＳ１２に進める。以後、設定部３０は、図９と同様の処理を実行する。
【０１２２】
このような第１変形例に係る設定部３０によれば、ゲート−ドレイン間寄生キャパシタンス（Ｃｒｓｓ）およびトランスコンダクタンス（ｇｍ）を精度良く算出することができる。これにより、第１変形例に係る電力変換装置２０によれば、精度良くゲート抵抗の抵抗値を算出することができる。
【０１２３】
図１５は、第２変形例に係る、設定部３０の機能構成を示すブロック図である。設定部３０は、図１５に示すブロックにより構成されてもよい。なお、図１５に示すブロック図は、図８に示したブロック図と略同一であり、同一の構成を有する要素には同一の番号を振り詳細な説明を省略する。
【０１２４】
設定部３０は、パラメータ記憶部９２および演算式記憶部９４に代えて、近似式記憶部１０２を有してもよい。近似式記憶部１０２は、第１期間Ｔ１、第２期間Ｔ２、第３期間Ｔ３および第４期間Ｔ４のそれぞれについて、時間長を算出するための演算式と、ゲート抵抗を算出するための近似関数とを記憶する。
【０１２５】
近似関数は、負荷電流の電流値（ＩＬ）を変数として値を出力する関数である。例えば、近似関数は、式（１２）、式（１５）、式（１７）および式（２０）における時間長（ｔ１，ｔ２，ｔ３，ｔ４）を除く部分演算式を近似した関数である。この場合、電源電圧の電圧値（ＶＣＣ）およびスイッチング信号の電圧値（Ｖｇ）を所定の値に固定し、複数の負荷電流の電流値（ＩＬ）に対する部分演算式の出力値を算出する。そして、複数の出力値に対して例えば所定次数の関数（例えば２次関数）をフィッティング処理して近似関数が生成される。
【０１２６】
近似式記憶部１０２は、複数の電源電圧の電圧値（ＶＣＣ）および複数のスイッチング信号の電圧値（Ｖｇ）の組み合わせ毎に、近似関数を記憶していてもよい。
【０１２７】
そして、算出部９６は、このような近似関数の変数に取得した負荷電流の電流値（ＩＬ）を代入して、部分演算式に対応する値を算出する。これにより、設定部３０は、簡単な演算処理により、適切なゲート抵抗値を算出することができる。
【０１２８】
（ハードウェア構成）
図１６は、設定部３０のハードウェア構成を示すブロック図である。本実施形態に係る設定部３０は、例えば図１６に示すようなハードウェア構成の情報処理回路により実現され、制御装置として機能する。設定部３０は、ＣＰＵ（Central  Processing  Unit）３０２と、ＲＡＭ（Random  Access  Memory）３０４と、ＲＯＭ（Read  Only  Memory）３０６と、記憶装置３０８と、通信部３１０とを備える。そして、これらの各部は、バスにより接続される。
【０１２９】
ＣＰＵ３０２は、プログラムに従って演算処理および制御処理等を実行するプロセッサである。ＣＰＵ３０２は、ＲＡＭ３０４の所定領域を作業領域として、ＲＯＭ３０６および記憶装置３０８等に記憶されたプログラムとの協働により各種処理を実行する。
【０１３０】
ＲＡＭ３０４は、ＳＤＲＡＭ（Synchronous  Dynamic  Random  Access  Memory）等のメモリである。ＲＡＭ３０４は、ＣＰＵ３０２の作業領域として機能する。ＲＯＭ３０６は、プログラムおよび各種情報を書き換え不可能に記憶するメモリである。
【０１３１】
記憶装置３０８は、フラッシュメモリ等の半導体による記憶媒体、または、磁気的若しくは光学的に記録可能な記憶媒体等にデータを書き込みおよび読み出しをする装置である。記憶装置３０８は、ＣＰＵ３０２からの制御に応じて、記憶媒体にデータの書き込みおよび読み出しをする。通信部３１０は、ＣＰＵ３０２からの制御に応じて外部の機器とネットワークを介して通信する。
【０１３２】
本実施形態の設定部３０で実行されるプログラムは、目標値取得モジュールと、負荷電流取得モジュールと、電源電圧取得モジュールと、スイッチング電圧取得モジュールと、算出モジュールと、抵抗値設定モジュールとを含むモジュール構成となっている。このプログラムは、ＣＰＵ３０２（プロセッサ）によりＲＡＭ３０４上に展開して実行されることにより、ＣＰＵ３０２を目標値取得部８０、負荷電流取得部８４、電源電圧取得部８６、スイッチング電圧取得部８８、算出部９６および抵抗値設定部９８として機能させる。また、このプログラムは、ＲＡＭ３０４および記憶装置３０８の少なくとも一方を、目標値記憶部８２、パラメータ記憶部９２および演算式記憶部９４として機能する。
【０１３３】
なお、設定部３０は、このような構成に限らず、目標値取得部８０、負荷電流取得部８４、電源電圧取得部８６、スイッチング電圧取得部８８、算出部９６および抵抗値設定部９８の少なくとも一部をハードウェア回路（例えば半導体集積回路）により実現した構成であってもよい。
【０１３４】
また、本実施形態の設定部３０で実行されるプログラムは、コンピュータにインストール可能な形式または実行可能な形式のファイルで、ＣＤ−ＲＯＭ、フレキシブルディスク、ＣＤ−Ｒ、ＤＶＤ（Digital  Versatile  Disk）等のコンピュータで読み取り可能な記録媒体に記録されて提供される。
【０１３５】
また、本実施形態の設定部３０で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、本実施形態の設定部３０で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。また、設定部３０で実行されるプログラムを、ＲＯＭ３０６等に予め組み込んで提供するように構成してもよい。
【０１３６】
本発明の実施形態および変形例を説明したが、この実施形態および変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１３７】
１０  モータシステム
１２  モータ
１２Ｕ  Ｕ相端子
１２Ｖ  Ｖ相端子
１２Ｗ  Ｗ相端子
１４  電源
１４Ｐ  正側端子
１４Ｎ  負側端子
１６  電源電圧検出部
１８  負荷電流検出部
２０  電力変換装置
２２  変換部
２４  駆動制御部
３０  設定部
２１２  Ｕ相上側スイッチ部
２１４  Ｖ相上側スイッチ部
２１６  Ｗ相上側スイッチ部
２２２  Ｕ相下側スイッチ部
２２４  Ｖ相下側スイッチ部
２２６  Ｗ相下側スイッチ部
２３２  Ｕ相上側ダイオード
２３４  Ｖ相上側ダイオード
２３６  Ｗ相上側ダイオード
２４２  Ｕ相下側ダイオード
２４４  Ｖ相下側ダイオード
２４６  Ｗ相下側ダイオード
４０  スイッチ部
４２  入力端子
４４  ドレイン側端子
４６  ソース側端子
５０  スイッチングトランジスタ
５２  ゲート抵抗部
５４  切替制御部
６１  第１抵抗
６２  第２抵抗
６３  第３抵抗
６４  第４抵抗
６６  選択接続部
６８  保護抵抗
８０  目標値取得部
８２  目標値記憶部
８４  電源電圧取得部
８６  負荷電流取得部
８８  スイッチング電圧取得部
９０  回路定数記憶部
９２  パラメータ記憶部
９４  演算式記憶部
９６  算出部
９８  抵抗値設定部
１０２  近似式記憶部
【図１】
2020039219.tif 000011
【図２】
2020039219.tif 000012
【図３】
2020039219.tif 000013
【図４】
2020039219.tif 000014
【図５】
2020039219.tif 000015
【図６】
2020039219.tif 000016
【図７】
2020039219.tif 000017
【図８】
2020039219.tif 000018
【図９】
2020039219.tif 000019
【図１０】
2020039219.tif 000020
【図１１】
2020039219.tif 000021
【図１２】
2020039219.tif 000022
【図１３】
2020039219.tif 000023
【図１４】
2020039219.tif 000024
【図１５】
2020039219.tif 000025
【図１６】
2020039219.tif 000026