(57)【要約】【課題】外部磁場によって生ずる磁気センサの出力電圧のオフセットを除去する。【解決手段】開示される実施形態に係る信号処理回路は、ロータの回転位置を検出する第１の磁気センサと、ロータの回転中心に配置される第２の磁気センサと、第１の磁気センサから出力される信号である第１信号と、第２の磁気センサから出力される信号である第２信号との差分を増幅する信号増幅部と、信号増幅部の出力信号をパルス信号に変換するパルス信号生成部と、を備えたモータを備える。【選択図】図８
2020171162.tif 000002
【特許請求の範囲】
【請求項１】
ロータの回転位置を検出する第１の磁気センサと、
ロータの回転中心に配置される第２の磁気センサと、
第１の磁気センサから出力される信号である第１信号と、第２の磁気センサから出力される信号である第２信号との差分を増幅する信号増幅部と、
前記信号増幅部の出力信号をパルス信号に変換するパルス信号生成部と、
を備えたモータ。
【請求項２】
第１信号は、基準電圧に対して極性が異なる一対の信号を含み、
第２信号は、基準電圧に対して極性が異なる一対の信号を含み、
前記信号増幅部は、
第１信号のうち第１極性の信号と、第２信号のうち第１極性の信号とを差動入力信号として、前記基準電圧を基準に所定の増幅率で増幅する第１差動増幅器と、
第１信号のうち第２極性の信号と、第２信号のうち第２極性の信号とを差動入力信号として、前記基準電圧を基準に所定の増幅率で増幅する第２差動増幅器と、を備え、
前記パルス信号生成部は、前記第１差動増幅器の出力信号と、前記第２差動増幅器の出力信号との比較結果に基づいて、前記パルス信号を生成する、
請求項１に記載されたモータ。
【請求項３】
第１信号は、基準電圧に対して極性が異なる一対の信号を含み、
第２信号は、基準電圧に対して極性が異なる一対の信号を含み、
前記信号増幅部は、第１信号のうち第２極性の信号と、第２信号のうち第１極性の信号とが並列に入力される第１入力端子、および、第１信号のうち第１極性の信号と、第２信号のうち第２極性の信号とが並列に入力される第２入力端子を有し、前記基準電圧を基準に所定の増幅率で増幅する差動増幅器を備え、
前記信号変換部は、前記差動増幅器の出力信号と、前記基準電圧との比較結果に基づいて、前記パルス信号を生成する、
請求項１に記載されたモータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータに関する。
【背景技術】
【０００２】
従来から、ホール素子等、磁力の大きさに応じて変化する磁気センサに対して出力のオフセットをキャンセルする回路が知られている。例えば特許文献１には、回路内のコンデンサの寄生容量によって生ずるオフセットをキャンセルするようにした、ホール素子のオフセットキャンセル回路が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−４７６３０号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、モータにおいてロータの位置検出を行うために磁気センサとしてホール素子が広く用いられる。ホール素子の信号は信号処理回路で増幅されてマイクロコントローラに供給され、モータ駆動の制御に利用される。ここで、モータに永久磁石等の外部磁場を近づけると磁気センサからの信号にオフセットが生ずるため、マイクロコントローラにホール素子の信号が正確に伝わらないという課題がある。しかしながら、外部磁場によって生ずるオフセットを除去する方法については、従来知られていなかった。
【０００５】
そこで、本発明は、外部磁場によって生ずる磁気センサの出力電圧のオフセットを除去することを目的とする。
【課題を解決するための手段】
【０００６】
本願の例示的な第１発明は、ロータの回転位置を検出する第１の磁気センサと、ロータの回転中心に配置される第２の磁気センサと、第１の磁気センサから出力される信号である第１信号と、第２の磁気センサから出力される信号である第２信号との差分を増幅する信号増幅部と、前記信号増幅部の出力信号をパルス信号に変換するパルス信号生成部と、を備えたモータである。
【発明の効果】
【０００７】
本発明によれば、外部磁場によって生ずる磁気センサの出力電圧のオフセットを除去することができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態のモータ駆動システムのシステム構成を示す図である。
【図２】参照回路の回路図である。
【図３】参照回路の動作を示すタイミングチャートである。
【図４】外部磁界によるホール素子の信号に対する影響を説明する図である。
【図５】外部磁界があるときの参照回路の動作を示すタイミングチャートである。
【図６】第１の実施形態におけるモータ駆動システムのホール素子の配置を示す図である。
【図７】第１の実施形態におけるホール素子の出力波形の例を示す図である。
【図８】第１の実施形態の信号処理回路の回路図である。
【図９】第１の実施形態の信号処理回路の動作を示すタイミングチャートである。
【図１０】第１の実施形態の信号処理回路の動作を示すタイミングチャートである。
【図１１】第２の実施形態の信号処理回路の回路図である。
【図１２】第２の実施形態の信号処理回路の動作を示すタイミングチャートである。
【図１３】第２の実施形態の信号処理回路の動作を示すタイミングチャートである。
【０００９】
以下、本発明の駆動システムの実施形態であるモータ駆動システムについて説明する。
なお、以下の実施形態において、少なくとも３相交流モータ、複数のホール素子、および、各ホール素子の信号処理回路を含む構成が、本発明のモータに相当する。
【００１０】
（１）第１の実施形態
（１−１）システム構成
以下、本発明のモータ駆動システムの一実施形態について図面を参照して説明する。
図１は、実施形態のモータ駆動システム１のシステム構成を示す図である。モータ駆動システム１は、インバータ装置２、降圧電源回路３、ＣＰＵ（Central Processing Unit）５、および、３相交流モータＭを備える。ＣＰＵ５は、マイクロコントローラの例である。
インバータ装置２は、３相電圧生成部１０および駆動回路群２０を備え、３相交流電力を発生させて３相交流モータＭに供給する。３相交流モータＭには、回転子の位置を検出する相ごとのホール素子群１００が取り付けられている。
【００１１】
以下の説明において、回路内のノードまたは端子の電圧は、グランド電位ＧＮＤ（以下の説明では、「ＧＮＤ電位」とする。）を基準とした電位を意味している。例えば、インバータ装置２において最も高い電位は電源電位ＶＭであるが、ＧＮＤ電位は０Ｖとみなしてよいため、適宜、「電源電圧ＶＭ」ともいう。
降圧電源回路３は、電源電圧ＶＭをＣＰＵ５が動作するのに必要となる所定の電圧（本実施形態の例では、＋３．３Ｖ）まで低下させてＣＰＵ５に供給する。
ＣＰＵ５は、駆動回路群２０の駆動回路２１〜２３の各々に対して、振幅が３．３Ｖのパルス信号を供給する。各駆動回路は、ＣＰＵ５からのパルス信号を、３相電圧生成部１０内のＭＯＳトランジスタを動作可能となる信号レベルに変換する。
図１では、駆動回路２１〜２３がそれぞれ、ノードＮ１１〜Ｎ１３に対応しており、それぞれ後述する駆動回路の出力端子に相当する。
【００１２】
（１−２）インバータ装置２の構成
以下、インバータ装置２の構成を詳細に説明する。
図１に示すように、インバータ装置２の３相電圧生成部１０は、ローサイドスイッチとしてのＮＭＯＳトランジスタＭ１１，Ｍ２１，Ｍ３１、および、ハイサイドスイッチとしてのＰＭＯＳトランジスタＭ１２，Ｍ２２，Ｍ３２を備える。３相交流モータＭは１００％デューティで動作する場合もあるため、３相電圧生成部１０は、ハイサイドスイッチをＰＭＯＳトランジスタとしている。
【００１３】
本実施形態では、ＰＭＯＳトランジスタＭ１２とＮＭＯＳトランジスタＭ１１は、３相交流モータＭに供給される３相交流電力のＵ相に対して設けられる。ＰＭＯＳトランジスタＭ１２とＮＭＯＳトランジスタＭ１１とがスイッチング動作を行うことによりＵ相の出力電圧であるＵ相電圧Ｖｕが生成される。
同様に、ＰＭＯＳトランジスタＭ２２とＮＭＯＳトランジスタＭ２１は、３相交流モータＭに供給される３相交流電力のＶ相に対して設けられる。ＰＭＯＳトランジスタＭ２２とＮＭＯＳトランジスタＭ２１とがスイッチング動作を行うことによりＶ相の出力電圧であるＶ相電圧Ｖｖが生成される。ＰＭＯＳトランジスタＭ３２とＮＭＯＳトランジスタＭ３１は、３相交流モータＭに供給される３相交流電力のＷ相に対して設けられる。ＰＭＯＳトランジスタＭ３２とＮＭＯＳトランジスタＭ３１とがスイッチング動作を行うことによりＷ相の出力電圧であるＷ相電圧Ｖｗが生成される。
【００１４】
ＮＭＯＳトランジスタＭ１１，Ｍ２１，Ｍ３１のソースは、グランド電位ＧＮＤに設定されている。ＰＭＯＳトランジスタＭ１２，Ｍ２２，Ｍ３２のソースは、インバータ装置２の電源電圧ＶＭに接続されている。
【００１５】
Ｕ相のＮＭＯＳトランジスタＭ１１とＰＭＯＳトランジスタＭ１２の共通のドレイン（ノードＮ１１）は、３相交流モータＭのＵ相の巻線（図示せず）の一端に接続される。同様に、Ｖ相のＮＭＯＳトランジスタＭ２１とＰＭＯＳトランジスタＭ２２の共通のドレイン（ノードＮ１２）は、３相交流モータＭのＶ相の巻線（図示せず）の一端に接続され、Ｗ相のＮＭＯＳトランジスタＭ３１とＰＭＯＳトランジスタＭ３２の共通のドレイン（ノードＮ１３）は、３相交流モータＭのＷ相の巻線（図示せず）の一端に接続される。
【００１６】
ホール素子群１００は、４個のホール素子Ｈ１，Ｈ２，Ｈ３，Ｈ４からなる。なお、以下の説明では、４個のホール素子Ｈ１，Ｈ２，Ｈ３，Ｈ４について共通して言及するときには、単に「ホール素子Ｈ」と表記する。ホール素子Ｈ１〜Ｈ３は、３相交流モータＭのロータマグネットの位置を検出する素子であり、それぞれ３相交流モータＭのロータマグネット（適宜に単に「ロータ」ともいう。）の回転に応じて変化する磁力の大きさを電気信号に変換する素子である。ホール素子Ｈ４は、ロータの回転中心に配置され、外部磁界による成分を検出するために設けられる。
３個のホール素子Ｈ１，Ｈ２，Ｈ３の信号は、基準電圧に対して互いに反転した一対の信号である相補信号であり、順に１２０度ずつ位相差がある正弦波信号であり、それぞれＵ相、Ｖ相、Ｗ相に対応している。ホール素子Ｈ４も基準電圧に対して互いに反転した一対の信号である相補信号であるが、ロータの回転に伴う磁界の影響を受けず、外部磁界に応じた信号を出力する。
【００１７】
信号処理回路６Ａは、各ホール素子Ｈの信号を増幅するとともに、３．３Ｖ振幅のパルス信号に変換してＣＰＵ５に供給する。信号処理回路６Ａの詳細については後述する。信号処理回路６Ａから供給されるパルス信号のデューティ比は、通常５０％であり、５０％から大きく外れることはない。
【００１８】
ＣＰＵ５は、信号処理回路６Ａによって供給されるパルス信号に基づいて、駆動回路群２０の駆動回路２１〜２３に供給するパルス信号のデューティ比を決定し、決定したデューティ比のパルス信号を各駆動回路に供給する。各駆動回路に供給されるパルス信号の振幅は、ＣＰＵ５の動作電圧と同一の３．３Ｖである。
【００１９】
駆動回路群２０の各駆動回路は、振幅３．３ＶのＣＰＵ５からのパルス信号をレベル変換し、３相電圧生成部１０のＰＭＯＳトランジスタのゲートとＮＭＯＳトランジスタのゲートに入力する。駆動回路２１は、Ｕ相のＮＭＯＳトランジスタＭ１１およびＰＭＯＳトランジスタＭ１２の各ゲートに対してレベル変換したパルス信号を入力する。駆動回路２２は、Ｖ相のＮＭＯＳトランジスタＭ２１およびＰＭＯＳトランジスタＭ２２の各ゲートに対してレベル変換したパルス信号を入力する。駆動回路２３は、Ｗ相のＮＭＯＳトランジスタＭ３１およびＰＭＯＳトランジスタＭ３２の各ゲートに対してレベル変換したパルス信号を入力する。
駆動回路２１，２２，２３によってレベル変換されたパルス信号によって、ローサイドスイッチであるＮＭＯＳトランジスタＭ１１，Ｍ２１，Ｍ３１およびハイサイドスイッチであるＰＭＯＳトランジスタＭ１２，Ｍ２２，Ｍ３２の動作が制御される。
【００２０】
（１−３）信号処理回路の構成
以下、本実施形態の信号処理回路６Ａの構成について詳しく説明するが、その前に先ず、信号処理回路６Ａと対比する目的で、参照用の信号処理回路である参照回路６Ｒについて図２および図３を参照して説明する。
【００２１】
（１−３−１）参照回路
図２は、参照回路６Ｒの回路図である。図３は、参照回路６Ｒの動作を示すタイミングチャートである。図３に示す参照回路６Ｒでは、ホール素子群１００のうち１つのホール素子Ｈに対する信号処理回路を示しているが、他の相のホール素子Ｈに対する信号処理も同様である。
図３に示すように、ホール素子Ｈに対して所定のバイアス電圧又はバイアス電流を発生させるために、電源電圧Ｖｃｃに対して抵抗Ｒｂ１，Ｒｂ２が設けられる。ホール素子Ｈの出力端子Ｐ１，Ｐ２からそれぞれ、ホール素子信号Ｖｈ−およびホール素子信号Ｖｈ＋の一対の相補信号が出力される。ホール素子信号Ｖｈ＋およびホール素子信号Ｖｈ−は、基準電圧ＶＲを基準として互いに逆相の正弦波信号（つまり、基準電圧ＶＲに対して極性が異なる信号）である。
基準電圧ＶＲは、本実施形態の例では、電源電圧Ｖｃｃの１／２のレベルの電圧である。
【００２２】
参照回路６Ｒは、信号増幅部６０および比較器６２を備える。信号増幅部６０は、差動増幅器６１と、抵抗Ｒ１〜Ｒ４とを含む。
差動増幅器６１は差動アンプであり、ホール素子Ｈの信号Ｖｈ＋，Ｖｈ−を増幅して、電圧Ｖｏ１の信号を出力する。ホール素子Ｈの出力端子Ｐ２と差動増幅器６１の反転入力端子との間には抵抗Ｒ１が設けられ、ホール素子Ｈの出力端子Ｐ１と差動増幅器６１の非反転入力端子との間には抵抗Ｒ３が設けられる。
差動増幅器６１の反転入力端子と出力端子の間には帰還抵抗Ｒ２が設けられる。抵抗Ｒ４の一端は差動増幅器６１の非反転入力端子に接続され、抵抗Ｒ４の他端は基準電圧ＶＲに設定される。
典型的にはＲ２／Ｒ１＝Ｒ４／Ｒ３となるように設定され、この値が信号増幅部６０の増幅率（ゲイン）となる。
【００２３】
比較器６２（パルス信号生成部の例）は、信号増幅部６０で増幅されて出力された信号（出力電圧Ｖｏ１）と基準電圧ＶＲとを比較して、その比較結果を示す２値のパルス信号（出力電圧Ｖｏｕｔ）を出力する。このパルス信号がＣＰＵ５に供給される。
【００２４】
図３は、ホール素子信号Ｖｈ＋，Ｖｈ−、差動増幅器６１の出力電圧Ｖｏ１、比較器６２の出力電圧Ｖｏｕｔ、および、基準電圧ＶＲの波形のシミュレーション結果を示している。図３Ａは、ホール素子信号の振幅が０．２Ｖp-pであり、信号増幅部６０のゲインが５倍の場合を示す。図３Ｂは、ホール素子信号の振幅が０．６Ｖp-pであり、信号増幅部６０のゲインが５倍の場合を示す。
図３Ｂに示すように出力電圧Ｖｏ１がＶp-pで電源電圧Ｖｃｃ（３．３Ｖ）を超える場合には、クランプされて正弦波にはならない。図３Ａ，図３Ｂのいずれの場合であっても、出力電圧Ｖｏｕｔは、５０％デューティのパルス波形となっている。
【００２５】
図３は、参照回路６Ｒが正常に動作している場合を示している。しかし、外部に検出対象以外の磁界が存在する場合、ホール素子信号Ｖｈ＋，Ｖｈ−にオフセットが生ずるため、出力電圧Ｖｏｕｔが５０％デューティとならない。この点を図４に示す。
図４は、３相交流モータＭの近くに磁石（永久磁石）がない場合と磁石がある場合とで、ホール素子信号Ｖｈ＋，Ｖｈ−と、参照回路６Ｒの出力電圧Ｖｏｕｔ（パルス）がどのように変化するかを示す図である。３相交流モータＭの近くに磁石がない場合には、ロータマグネットの回転に応じて基準電圧ＶＲとのクロス点が一定間隔となる正弦波のホール素子信号Ｖｈ＋，Ｖｈ−が発生し、それによって参照回路６Ｒの出力電圧Ｖｏｕｔが５０％デューティのパルス波形が得られる。
それに対して、３相交流モータＭの近くに磁石がある場合、当該磁界によるオフセット成分により、ロータマグネットの回転に応じて、ホール素子信号Ｖｈ＋，Ｖｈ−の基準電圧ＶＲとのクロス点が一定間隔とならないため、参照回路６Ｒの出力電圧Ｖｏｕｔが５０％デューティのパルス波形とならない。
例えば、図５は、参照回路６Ｒにおいてホール素子信号の振幅が０．６Ｖp-pであり、信号増幅部６０のゲインが５倍であり、ホール素子の信号に０．５Ｖ（ＤＣ）の外部磁界による成分を重畳させた場合の波形である。図に示すように、外部磁界のため、ホール素子信号Ｖｈ＋，Ｖｈ−のクロス点の間隔が一定とならず、デューティ比が５０％から外れることがわかる。
【００２６】
（１−３−２）本実施形態におけるホール素子の配置と信号処理回路
次に、本実施形態のホール素子の配置と信号処理回路６Ａについて、図６〜図１０を参照して説明する。
図６は、本実施形態におけるモータ駆動システム１のホール素子の配置を示す図である。図７は、本実施形態におけるホール素子の出力波形のシミュレーション結果を示す図である。図８は、本実施形態の信号処理回路６Ａの回路図である。図９および図１０は、それぞれ、本実施形態の信号処理回路６Ａの動作を示すタイミングチャートである。
図６Ａは、モータの回転軸に直交する平面において、各ホール素子Ｈの配置を示す図である。図６Ｂは、モータの概略断面図である。
【００２７】
参照回路６Ｒの上述した課題に鑑み、本実施形態の信号処理回路６Ａは、外部に検出対象以外の磁界が存在する場合であっても、外部磁界によるオフセット成分をキャンセルするように構成される。そのために、本実施形態では、Ｕ相、Ｖ相、Ｗ相の磁界に対応する３個のホール素子Ｈ１，Ｈ２，Ｈ３に加えて、外部磁界のオフセット検出用のホール素子Ｈ４を配置している。
図６Ｂに示すように、本実施形態の３相交流モータＭでは、台座５１に基板５２が配置され、基板５２上にホール素子Ｈ１〜Ｈ４が設けられる。基板５２は円形であり、基板５２を覆うようにしてロータマグネットが配置されている。なお、図６Ｂでは、外部磁界としてスピーカ７１が例として図示されている。
【００２８】
図６Ａに示す例では、３相交流モータＭの極数は４（つまり、極対数が２）である。この場合、ホール素子Ｈ１〜Ｈ３のそれぞれが１２０度（２／３π）（電気角）の位相差を有する信号を生成するため、電気角＝機械角×極対数の関係から、各ホール素子の配置は、６０度（π／３）ずつシフトした配置となる。
ホール素子Ｈ４は、ロータの回転中心に配置され、モータの回転による磁界の影響を受けない。
【００２９】
図７を参照して、本実施形態の信号処理回路６Ａの信号処理の原理を説明すると以下のとおりである。図７では、Ｕ相に対応するホール素子Ｈ１のホール素子信号Ｖｈ１＋，Ｖｈ１−と、外部磁界成分であるホール素子Ｈ４のホール素子信号Ｖｈ４＋，Ｖｈ４−とが示される。図に示すように、ホール素子Ｈ１のホール素子信号Ｖｈ１＋，Ｖｈ１−は、外部磁界の影響により、ホール素子信号Ｖｈ４＋，Ｖｈ４−が重畳した波形となっている。そこで、信号処理回路６Ａでは、外部磁界の影響を除去するために、ホール素子信号Ｖｈ４＋とホール素子信号Ｖｈ１＋の差分をとると共に、ホール素子信号Ｖｈ４−とホール素子信号Ｖｈ１−の差分をとる。そして、得られた差分を増幅して２値化することによって、外部磁場の影響を除外したパルス波形を生成することができる。
なお、Ｖ相、Ｗ相のホール素子信号についても同様に、ホール素子Ｈ４のホール素子信号との差分をとることで、外部磁場の影響を除外することができる。
【００３０】
図７を参照して説明した信号処理の原理に基づいた信号処理回路６Ａについて、図８を参照して説明する。なお、図８に示す信号処理回路６Ａは、Ｕ相に対応するホール素子Ｈ１のホール素子信号の信号処理のみを示しているが、Ｖ相，Ｗ相にそれぞれ対応するホール素子Ｈ２，Ｈ３のホール素子信号に対する信号処理についても同様である。
【００３１】
図８に示すように、信号処理回路６Ａでは所定のバイアス電圧又はバイアス電流を発生させるため、ホール素子Ｈ１の電源電圧Ｖｃｃに対して抵抗Ｒｂ１１，Ｒｂ１２が設けられ、ホール素子Ｈ４の電源電圧Ｖｃｃに対して抵抗Ｒｂ４１，Ｒｂ４２が設けられる。
ホール素子Ｈ１の出力端子Ｐ１１，Ｐ１２からそれぞれ、ホール素子信号Ｖｈ１＋およびホール素子信号Ｖｈ１−の一対の相補信号が出力される。ホール素子信号Ｖｈ１＋およびホール素子信号Ｖｈ１−は、基準電圧ＶＲを基準として互いに逆相の正弦波信号（つまり、基準電圧ＶＲに対して極性が異なる信号）である。
同様に、ホール素子Ｈ４の出力端子Ｐ４１，Ｐ４２からそれぞれ、ホール素子信号Ｖｈ４＋およびホール素子信号Ｖｈ４−の一対の相補信号が出力される。ホール素子信号Ｖｈ４＋およびホール素子信号Ｖｈ４−は、基準電圧ＶＲを基準として互いに逆相の正弦波信号（つまり、基準電圧ＶＲに対して極性が異なる信号）である。
基準電圧ＶＲは、本実施形態の例では、電源電圧Ｖｃｃの１／２のレベルの電圧である。
【００３２】
信号処理回路６Ａは、信号増幅部６０Ａ，６０Ｂおよび比較器６２を備える。信号増幅部６０Ａは、差動増幅器６１Ａと、抵抗Ｒ１〜Ｒ４とを含む。信号増幅部６０Ｂは、差動増幅器６１Ｂと、抵抗Ｒ１〜Ｒ４とを含む。
【００３３】
差動増幅器６１Ａは差動アンプであり、ホール素子Ｈ１の信号Ｖｈ１＋とホール素子Ｈ４の信号Ｖｈ４＋の差分を増幅して、電圧Ｖｏ１の信号を出力する。ホール素子Ｈ４の出力端子Ｐ４１と差動増幅器６１Ａの反転入力端子との間には抵抗Ｒ１が設けられ、ホール素子Ｈ１の出力端子Ｐ１１と差動増幅器６１Ａの非反転入力端子との間には抵抗Ｒ３が設けられる。
差動増幅器６１Ａの反転入力端子と出力端子の間には帰還抵抗Ｒ２が設けられる。抵抗Ｒ４の一端は差動増幅器６１Ａの非反転入力端子に接続され、抵抗Ｒ４の他端は基準電圧ＶＲに設定される。
典型的にはＲ２／Ｒ１＝Ｒ４／Ｒ３となるように設定され、この値が信号増幅部６０Ａの増幅率（ゲイン）となる。
【００３４】
差動増幅器６１Ｂは差動アンプであり、ホール素子Ｈ１の信号Ｖｈ１−とホール素子Ｈ４の信号Ｖｈ４−の差分を増幅して、電圧Ｖｏ２の信号を出力する。ホール素子Ｈ４の出力端子Ｐ４２と差動増幅器６１Ｂの反転入力端子との間には抵抗Ｒ１が設けられ、ホール素子Ｈ１の出力端子Ｐ１２と差動増幅器６１Ｂの非反転入力端子との間には抵抗Ｒ３が設けられる。
差動増幅器６１Ｂの反転入力端子と出力端子の間には帰還抵抗Ｒ２が設けられる。抵抗Ｒ４の一端は差動増幅器６１Ｂの非反転入力端子に接続され、抵抗Ｒ４の他端は基準電圧ＶＲに設定される。
典型的にはＲ２／Ｒ１＝Ｒ４／Ｒ３となるように設定され、この値が信号増幅部６０Ｂの増幅率（ゲイン）となる。
【００３５】
比較器６２は、信号増幅部６０Ａで増幅されて出力された信号（出力電圧Ｖｏ１）と信号増幅部６０Ｂで増幅されて出力された信号（出力電圧Ｖｏ２）とを比較して、その比較結果を示す２値のパルス信号（出力電圧Ｖｏｕｔ）を出力する。このパルス信号がＣＰＵ５に供給される。
【００３６】
なお、図８に示した回路例では、ホール素子Ｈ１の信号Ｖｈ１＋と信号Ｖｈ１−が非反転入力端子に入力され、ホール素子Ｈ４の信号Ｖｈ４＋と信号Ｖｈ４−が反転入力端子に入力される場合について示したが、その限りではない。逆に、ホール素子Ｈ１の信号Ｖｈ１＋と信号Ｖｈ１−が反転入力端子に入力され、ホール素子Ｈ４の信号Ｖｈ４＋と信号Ｖｈ４−が非反転入力端子に入力されてもよい。その場合、信号増幅部６０Ａ，６０Ｂの出力信号Ｖｏ１，Ｖｏ２は、図８の場合に対して逆相となり、比較器６２の出力電圧Ｖｏｕｔも逆相になる。
【００３７】
図９は外部磁界により各ホール素子信号に０．５Ｖ（図９Ａを参照）が重畳する場合、図１０は外部磁界により各ホール素子信号に振幅０．５Ｖ（p-p）、１ｋＨｚの信号が重畳する場合を示している。
図９Ａおよび図１０Ａは、ホール素子Ｈ４の信号Ｖｈ４＋，Ｖｈ４−であり、外部磁界のみによる信号レベルを示している。図９Ｂおよび図１０Ｂは、外部磁界による信号が重畳したホール素子Ｈ１の信号Ｖｈ１＋，Ｖｈ１−を示している。
図９Ｃおよび図１０Ｃに示すように、外部磁界の信号がＤＣ成分のみの場合（図９Ｃ）および周波数成分を含む場合（図１０Ｃ）のいずれの場合でも、外部磁界の信号成分が除去されて出力電圧Ｖｏｕｔのデューティ比が５０％になっていることがわかる。
【００３８】
以上説明したように、本実施形態のモータ駆動システム１では、ロータの回転位置を検出するホール素子Ｈ１〜Ｈ３（第１の磁気センサの例）と、ロータの回転中心に配置されるホール素子Ｈ４（第２の磁気センサの例）とを設けるように構成する。そして、信号増幅部６０Ａ，６０Ｂは、例えばホール素子Ｈ１のホール素子信号Ｖｈ１＋，Ｖｈ１−（第１信号の例）と、ホール素子Ｈ４ホール素子信号Ｖｈ４＋，Ｖｈ４−（第２信号の例）との差分を増幅し、比較器６２が信号増幅部６０Ａ，６０Ｂの出力信号Ｖｏ１，Ｖｏ２をパルス信号である出力電圧Ｖｏｕｔに変換する。そのため、外部磁界による雑音信号レベルがＤＣであっても周波数成分を含む場合であっても除去することができる。
【００３９】
（２）第２の実施形態
次に、第２の実施形態に係るモータ駆動システムについて、図１１〜図１３を参照して説明する。
以下の各実施形態に係るモータ駆動システムでは、第１の実施形態のモータ駆動システム１と比較して信号処理回路が異なるのみであるため、信号処理回路についてのみ説明する。
図１１は、本実施形態の信号増幅部６０Ｃの回路図である。図１２および図１３はそれぞれ、本実施形態の信号増幅部６０Ｃの動作を示すタイミングチャートである。
【００４０】
図１１を図８と比較してわかるように、本実施形態の信号増幅部６０Ｃは、差動増幅器の数が２個から１個に集約した回路で構成される。
より具体的には、信号増幅部６０Ｃの差動増幅器６１Ｃの反転入力端子（第１入力端子の例）には、ホール素子Ｈ１のホール素子信号Ｖｈ１−と、ホール素子Ｈ４のホール素子信号Ｖｈ４＋とが並列に、それぞれ抵抗Ｒ１’，Ｒ１を介して入力される。差動増幅器６１Ｃの非反転入力端子（第２入力端子の例）には、ホール素子Ｈ１のホール素子信号Ｖｈ１＋と、ホール素子Ｈ４のホール素子信号Ｖｈ４−とが、それぞれ抵抗Ｒ３’，Ｒ３を介して並列に入力される。差動増幅器６１Ｃは、これらの入力の差分を、基準電圧ＶＲを基準にして所定の増幅率で増幅する。差動増幅器６１Ｃの出力端子と反転入力端子の間には、帰還抵抗Ｒ２が設けられる。
なお、本実施形態では、ホール素子Ｈ１のホール素子信号Ｖｈ１＋は、第１信号の第１極性の信号の一例であり、ホール素子Ｈ１のホール素子信号Ｖｈ１−は、第１信号の第２極性の信号の一例である。また、ホール素子Ｈ４のホール素子信号Ｖｈ４＋は、第２信号の第１極性の信号の一例であり、ホール素子Ｈ４のホール素子信号Ｖｈ４−は、第２信号の第２極性の信号の一例である。
【００４１】
図１１において典型的には、Ｒ１＝Ｒ１’＝Ｒ３＝Ｒ３’であり、その場合、信号増幅部６０Ｃの増幅率（ゲイン）は、Ｒ２／Ｒ１（＝Ｒ４／Ｒ３）である。
本実施形態の比較器６２Ｃは、差動増幅器６１Ｃの出力信号Ｖｏと基準電圧ＶＲとの比較結果に基づいて、パルス信号（出力電圧Ｖｏｕｔ）を出力する。  
【００４２】
図１１に示す信号処理回路６Ｃと、図８に示した信号処理回路６Ａとは実質的に等価である。この点を以下に示す。
差動増幅器６１Ｃの非反転入力端子における電圧をＶａ’とし、反転入力端子における電圧をＶａとした場合、以下の式（１），（２）が成立する。
【数１】
2020171162.tif 000003
【数２】
2020171162.tif 000004
【００４３】
ここで、Ｒ１＝Ｒ１’＝Ｒ３＝Ｒ３’＝Ｒとし、Ｒ２＝Ｒ４＝ｋＲ（ｋ：ゲイン）とした場合、式（１）、（２）はそれぞれ式（３）、（４）のように表される。
【数３】
2020171162.tif 000005
【数４】
2020171162.tif 000006
【００４４】
イマジナリショートからＶａ＝Ｖａ’であるため式（３）、（４）から以下の式（５）が得られる。
【数５】
2020171162.tif 000007
そのため、比較器６２Ｃによる比較結果は、以下の式（６）で表される。
【数６】
2020171162.tif 000008
【００４５】
他方、図８の信号処理回路６Ａでは、各信号増幅部６０Ａ，６０Ｂに対して以下の式（７）、（８）が成立する。
【数７】
2020171162.tif 000009
【数８】
2020171162.tif 000010
そのため、比較器６２による比較結果は、以下の式（９）で表される。
【数９】
2020171162.tif 000011
【００４６】
式（６），（９）が示すとおり、本実施形態の信号処理回路６Ｃは、図８の信号処理回路６Ａと等価であることがわかる。
【００４７】
図１２は、図１０Ａと同じ外部磁界が発生する条件で、差動増幅器６１Ｃの出力信号Ｖｏのレベルと、比較器６２の出力電圧Ｖｏｕｔとを示すタイミングチャート（シミュレーション結果）であり、図１０Ｃと同様に、デューティ比が５０％の波形が得られていることが確認された。
【００４８】
図１３は、本実施形態の信号処理回路６ＣをＵ相、Ｖ相、Ｗ相のすべてに対して適用した場合のシミュレーション結果に基づくタイミングチャート（シミュレーション結果）を示している。図１３Ａは、ホール素子Ｈ１，Ｈ２，Ｈ３のホール素子信号Ｖｈ１＋，Ｖｈ２＋，Ｖｈ３＋の波形を示しており、ロータマグネットからの信号成分のみ（つまり、外部磁界の成分は含まない）の信号波形である。図１３Ｂは、ホール素子Ｈ４のホール素子信号Ｖｈ４＋，Ｖｈ４−の信号波形であり、外部磁界の成分のみが含まれる。図１３Ｃは、外部磁界による成分が重畳された、ホール素子Ｈ１，Ｈ２，Ｈ３のホール素子信号Ｖｈ１＋，Ｖｈ１−，Ｖｈ２＋，Ｖｈ２−，Ｖｈ３＋，Ｖｈ３−の波形を示している。図１３Ｄは、各相に対応する信号増幅部６０Ｃの出力信号Ｖｏ−１（Ｕ相；図１１のＶｏと同じ），Ｖｏ−２（Ｖ相），Ｖｏ−３（Ｗ相）を示している。図１３Ｅは、各相に対応する信号処理回路６Ｃの出力電圧Ｖｏｕｔ１（Ｕ相；図１１のＶｏｕｔと同じ），Ｖｏｕｔ２（Ｖ相），Ｖｏｕｔ３（Ｗ相）の波形を示している。
図１３Ｄ，図１３Ｅに示すように、各相は１２０度ずつ位相がずれ、かつ各相の出力電圧において５０％のデューティ比が得られていることが確認された。
【００４９】
以上、本発明のモータの実施形態について詳細に説明したが、本発明の範囲は上記の実施形態に限定されない。また、上記の実施形態は、本発明の主旨を逸脱しない範囲において、種々の改良や変更が可能である。複数の実施形態の各々で述べた技術的事項は、適宜組み合わせることが可能である。
【００５０】
例えば、上述した実施形態では、３相電圧生成部１０の各駆動用ＭＯＳトランジスタのオン・オフ制御が、ホールセンサの位置情報に基づく１２０度通電によって行われる場合について説明したが、その限りではない。各駆動用ＭＯＳトランジスタのオン・オフ制御方法は、１８０度通電等の他の通電制御方法を適用してもよい。
【符号の説明】
【００５１】
１…モータ駆動システム、２…インバータ装置、３…降圧電源回路、５…ＣＰＵ、６、６Ａ，６Ｃ…信号処理回路、６Ｒ…参照回路、１０…３相電圧生成部、２０…駆動回路群、６０…信号増幅部、Ｎ１１〜Ｎ１３…ノード、Ｖｕ…Ｕ相電圧、Ｖｖ…Ｖ相電圧、Ｖｗ…Ｗ相電圧、Ｍ…３相交流モータ、１００…ホール素子群、ホール素子…Ｈ（Ｈ１，Ｈ２，Ｈ３，Ｈ４）
【図１】
2020171162.tif 000012
【図２】
2020171162.tif 000013
【図３】
2020171162.tif 000014
【図４】
2020171162.tif 000015
【図５】
2020171162.tif 000016
【図６】
2020171162.tif 000017
【図７】
2020171162.tif 000018
【図８】
2020171162.tif 000019
【図９】
2020171162.tif 000020
【図１０】
2020171162.tif 000021
【図１１】
2020171162.tif 000022
【図１２】
2020171162.tif 000023
【図１３】
2020171162.tif 000024