(57)【要約】【課題】制御部に異常が発生した場合でも、電力が供給される発熱体を制限し、加熱装置の過昇温を防止すること。【解決手段】発熱体５４ｂ１に対応して設けられたトライアック５６ａを導通状態にするためのハイレベルの駆動指示信号ＤＲＶ＿ＡがＣＰＵ９４から出力されると、発熱体５４ｂ２に対応して設けられたトライアック５６ｂが導通状態になることが禁止された後にトライアック５６ａが導通状態になり、トライアック６５ａを非導通状態にするためのローレベルの駆動指示信号ＤＲＶ＿ＡがＣＰＵ９４から出力されると、トライアック５６ａが非導通状態となった後にトライアック５６ｂが導通状態になることが禁止された状態が解除される。【選択図】図４
2020115187.tif 000002
【特許請求の範囲】
【請求項１】
交流電源から電力を供給されて発熱する複数の発熱体と、
前記複数の発熱体のそれぞれに対応して設けられ、前記発熱体に電力を供給するために導通状態又は電力の供給を遮断するために非導通状態となる複数の接続手段と、
前記複数の接続手段を制御する制御手段と、
を備える加熱装置であって、
第１の発熱体に対応して設けられた第１の接続手段を導通状態にするための第１の信号が前記制御手段から出力されると、第２の発熱体に対応して設けられた第２の接続手段が導通状態になることが禁止された後に前記第１の接続手段が導通状態になり、
前記第１の接続手段を非導通状態にするための第２の信号が前記制御手段から出力されると、前記第１の接続手段が非導通状態となった後に前記第２の接続手段が導通状態になることが禁止された状態が解除されることを特徴とする加熱装置。
【請求項２】
前記第１の接続手段が非導通状態となってから前記禁止された状態が解除されるまでの期間は、前記交流電源の交流電圧の半周期よりも長いことを特徴とする請求項１に記載の加熱装置。
【請求項３】
前記第１の接続手段を駆動するための第１の駆動手段と、
前記第２の接続手段を駆動するための第２の駆動手段と、
時定数を決定するための抵抗及びコンデンサを有し、前記第１の信号が入力されると前記第１の駆動手段を導通状態にするための第１の駆動信号を出力し、前記第２の信号が入力されると前記第１の駆動手段を非導通状態にするための第２の駆動信号を出力する第１の駆動部と、
時定数を決定するための抵抗及びコンデンサを有し、前記第１の信号が入力されると前記第２の駆動手段を非導通状態にするための禁止信号を出力し、前記第２の信号が入力されると前記第２の駆動手段を導通状態にするための解除信号を出力する前記第２の駆動部と、
を備え、
前記第２の駆動部の時定数は、
入力される信号が前記第２の信号から前記第１の信号に変化するときには、前記第１の駆動部における時定数よりも小さくなるように設定され、
入力される信号が前記第１の信号から前記第２の信号に変化するときには、前記第１の駆動部における時定数よりも大きくなるように設定されることを特徴とする請求項２に記載の加熱装置。
【請求項４】
前記第１の駆動手段及び前記第２の駆動手段は、発光部と、受光部と、前記受光部の両端電圧が所定の電圧以下のときにのみ導通可能となる機能と、を有するフォトトライアックカプラであることを特徴とする請求項３に記載の加熱装置。
【請求項５】
前記禁止信号が出力されてから前記フォトトライアックカプラが導通状態となるまでの時間は、前記フォトトライアックカプラの前記受光部の両端電圧がゼロクロス電圧以下となっている時間よりも長いことを特徴とする請求項４に記載の加熱装置。
【請求項６】
前記フォトトライアックカプラが非導通状態となってから前記解除信号が出力されるまでの時間は、前記フォトトライアックカプラの前記受光部の両端電圧がゼロクロス電圧以下となっている時間よりも長いことを特徴とする請求項４に記載の加熱装置。
【請求項７】
前記制御手段は、前記第１の信号を前記半周期の間、継続して出力することを特徴とする請求項４から請求項６のいずれか１項に記載の加熱装置。
【請求項８】
前記第１の接続手段を駆動するための第１の駆動手段と、
前記第２の接続手段を駆動するための第２の駆動手段と、
前記第１の駆動手段を駆動するための第１の電圧を供給するための第１の供給手段と、
前記第２の駆動手段を駆動するための第２の電圧を供給するための第２の供給手段と、
を備え、
前記制御手段により前記第１の信号が出力されると前記第１の供給手段から前記第１の電圧が供給され、前記制御手段により前記第２の信号が出力されると前記第２の供給手段から前記第２の電圧が供給されることを特徴とする請求項２に記載の加熱装置。
【請求項９】
前記第１の電圧及び前記第２の電圧がともに供給されない期間が設けられることを特徴とする請求項８に記載の加熱装置。
【請求項１０】
前記第１の発熱体は、長手方向の長さが第１の長さであり、
前記第２の発熱体は、前記長手方向の長さが前記第１の長さよりも短い第２の長さであることを特徴とする請求項１から請求項９のいずれか１項に記載の加熱装置。
【請求項１１】
前記長手方向の長さが前記第２の長さよりも短い第３の長さである第３の発熱体を備えることを特徴とする請求項１０に記載の加熱装置。
【請求項１２】
前記第１の発熱体、前記第２の発熱体、及び前記第３の発熱体が配置される基板を備え、
前記第１の発熱体は、前記基板の短手方向の一方の端部に配置された一方の前記第１の発熱体と、他方の端部に配置された他方の前記第１の発熱体とであり、
前記短手方向において、前記一方の第１の発熱体、前記第２の発熱体、前記第３の発熱体、前記他方の第１の発熱体の順に配置されていることを特徴とする請求項１１に記載の加熱装置。
【請求項１３】
前記一方の第１の発熱体、前記他方の第１の発熱体及び前記第３の発熱体の一方の端部が電気的に接続された第１の接点と、
前記一方の第１の発熱体、前記他方の第１の発熱体及び前記第２の発熱体の他方の端部が電気的に接続された第２の接点と、
前記第２の発熱体の一方の端部が電気的に接続された第３の接点と、
前記第３の発熱体の他方の端部が電気的に接続された第４の接点と、
を備えることを特徴とする請求項１２に記載の加熱装置。
【請求項１４】
記録材に未定着のトナー像を形成する画像形成手段と、
記録材上の未定着のトナー像を定着する請求項１から請求項１３のいずれか１項に記載の加熱装置と、
を備えることを特徴とする画像形成装置。
【請求項１５】
前記複数の発熱体により加熱される第１の回転体と、
前記第１の回転体とともにニップ部を形成する第２の回転体と、
を備えることを特徴とする請求項１４に記載の画像形成装置。
【請求項１６】
前記第１の回転体は、フィルムであることを特徴とする請求項１５に記載の画像形成装置。
【請求項１７】
前記複数の発熱体は、前記フィルムの内面に接するように設けられており、
前記ニップ部は、前記フィルムを介して前記複数の発熱体と前記第２の回転体とにより形成されていることを特徴とする請求項１６に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、加熱装置及び画像形成装置に関し、特に、複写機やレーザプリンタ等の画像形成装置に搭載される定着装置において使用される加熱装置の制御回路の保護構成に関する。
【背景技術】
【０００２】
従来、複写機やプリンタ等の画像形成装置、すなわち電子写真方式等の画像形成手段により加熱軟化性の樹脂等によるトナーを用いて記録材に形成したトナー像を定着装置により加熱処理を施し固着画像として形成する装置がある。定着装置は、電力が供給されることによって発熱する加熱体と、電力の供給を制御する制御素子と、加熱体の温度を検知する温度検知手段を備えている。また、定着装置は、温度検知結果に基づき制御素子を制御する制御部と、記録材を加熱体と共に挟持搬送するための加圧体とを備えている。制御部は、温度検知手段の検知結果に基づき制御素子を駆動することによって加熱体の発熱量を制御している場合が多い。また、画像形成装置の高速化に対応する手段として、セラミックヒータを備える場合がある。セラミックヒータは、セラミック基材上に配置され、電力が供給されることにより発熱する発熱抵抗体と、発熱抵抗体に電力を供給するための給電用電極部と、発熱抵抗体を覆うように配置されたオーバーコート層と、を有している。更に、複数の発熱抵抗体と、複数の制御素子とを有し、記録材の幅に応じて電力が供給される発熱抵抗体を選択・調整することで、様々な幅の記録材に対して良質な定着性かつ高速な定着処理を提供する構成も存在する。
【０００３】
ここで、温度検知手段や制御部等が正常に機能しない場合、定着装置は正常に機能しなくなる。そのような異常状態に対し、過昇温保護素子を用いることにより、定着装置が過昇温状態とならないように構成されている。また、過昇温保護素子とは別に、例えば図１３に示すような安全回路を設ける構成が提案されている（例えば、特許文献１参照）。この構成では、加圧体の回転数に応じて電力供給が可能な発熱抵抗体を制限することにより、加圧体の回転状態・非回転状態に応じてセラミックヒータへ供給可能な電力を変更している。なお、図１３の構成の詳細は後述する。加圧体が回転状態のときには、全ての発熱抵抗体への電力供給を可能とすることで加圧体の回転時に必要とされる電力量を供給可能とする。一方、加圧体が停止状態のときには、電力供給可能な発熱抵抗体を制限することで、加圧体の停止時の異常状態における定着装置の過昇温によるダメージを最小限に留めている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４９７９４４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年の画像形成装置の高速化に伴い、より多種の幅の記録材に対する高速な定着処理が必要とされている。複数の発熱抵抗体と、複数の制御素子とを有し、記録材の幅に応じて電力が供給される発熱抵抗体を選択する構成においては、より多くの電力を供給可能な発熱抵抗体を用いることで高速化に対応している。一方で、制御部の故障等の異常状態において、複数の発熱抵抗体に同時に電力が供給されうる状況が発生すると、供給される電力量も増加してしまう。その結果、過昇温保護素子等を用いて異常状態における過渡な過昇温状態を防止する上で、加圧体の回転状態においても複数の発熱抵抗体に同時に電力が供給されないよう、電力が供給される発熱抵抗体を制限する必要がある。しかしながら、従来の加圧体の回転数に応じた電力制限を行う構成では、加圧体が回転状態のときには発熱抵抗体への電力供給を制限できない。
【０００６】
本発明は、このような状況のもとでなされたもので、制御部に異常が発生した場合でも、電力が供給される発熱体を制限し、加熱装置の過昇温を防止することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明は、以下の構成を備える。
【０００８】
（１）交流電源から電力を供給されて発熱する複数の発熱体と、前記複数の発熱体のそれぞれに対応して設けられ、前記発熱体に電力を供給するために導通状態又は電力の供給を遮断するために非導通状態となる複数の接続手段と、前記複数の接続手段を制御する制御手段と、を備える加熱装置であって、第１の発熱体に対応して設けられた第１の接続手段を導通状態にするための第１の信号が前記制御手段から出力されると、第２の発熱体に対応して設けられた第２の接続手段が導通状態になることが禁止された後に前記第１の接続手段が導通状態になり、前記第１の接続手段を非導通状態にするための第２の信号が前記制御手段から出力されると、前記第１の接続手段が非導通状態となった後に前記第２の接続手段が導通状態になることが禁止された状態が解除されることを特徴とする加熱装置。
【０００９】
（２）記録材に未定着のトナー像を形成する画像形成手段と、記録材上の未定着のトナー像を定着する前記（１）に記載の加熱装置と、を備えることを特徴とする画像形成装置。
【発明の効果】
【００１０】
本発明によれば、制御部に異常が発生した場合でも、電力が供給される発熱体を制限し、加熱装置の過昇温を防止することができる。
【図面の簡単な説明】
【００１１】
【図１】実施例１〜３の画像形成装置の概略図
【図２】実施例１〜３の画像形成装置の制御ブロック図
【図３】実施例１〜３の定着装置の長手方向の中央部付近の断面模式図、ヒータの模式図
【図４】実施例１の制御回路の概略図
【図５】実施例１の制御回路の各波形を示すタイムチャート
【図６】実施例１の発熱体を増やした場合の制御回路の概略図
【図７】実施例２の制御回路の概略図
【図８】実施例２の制御回路の各波形を示すタイムチャート
【図９】実施例２の発熱体を増やした場合の制御回路の概略図
【図１０】実施例３の制御回路の概略図
【図１１】実施例３の制御回路の各波形を示すタイムチャート
【図１２】実施例３の発熱体を増やした場合の制御回路の概略図
【図１３】従来例の保護回路の概略図
【発明を実施するための形態】
【００１２】
［図１３の回路の説明］
図１３の回路について説明する。発熱体９０１と発熱体９０２に対してそれぞれ駆動用の双方向サイリスタ（以下、トライアックという）９０３とトライアック９０４とがある。それぞれのトライアック９０３、９０４は、フォトトライアックカプラ９０５とフォトトライアックカプラ９０６とによって、ゲート電流を制御されている。トライアック９０３に関しては、ＣＰＵ９０７から駆動信号ＤＲＶ１が出力されることにより、抵抗９０８を介してベース電流が供給され、トランジスタ９１０が導通状態となる。なお、抵抗９０９はプルダウン抵抗である。トランジスタ９１０が導通状態となることで、電源電圧Ｖｃｃから抵抗９１１を介してフォトトライアックカプラ９０５の発光部に電流が供給され、フォトトライアックカプラ９０５の受光部が導通する。その結果、抵抗９１２を介してトライアック９０３にゲート電流が供給され、交流電源９２２から供給された電流が発熱体９０１に流れる。なお、電源電圧Ｖｃｃは、例えば、交流電源５５の交流電圧に接続された電源回路（不図示）によって生成されるものとする。
【００１３】
一方で、トライアック９０４の場合は次の通りとなる。ＣＰＵ９０７から駆動信号ＤＲＶ２が出力され、抵抗９１３を介してトランジスタ９１５へのベース電流が供給される。ここで、抵抗９１４はプルダウン抵抗である。また、ＭＯＴＤＥＴ信号は、加圧体の回転状態によって変化する。例えば、加圧体が回転状態のときにＭＯＴＤＥＴ信号はローレベル（Ｌ）、非回転状態のときにハイレベル（Ｈ）となる信号である。加圧体が非回転状態のとき、プルアップ抵抗９１７によってトランジスタ９１６はオフ状態となり、トライアック９０４へのゲート電流は供給されない。そのため、ＤＲＶ２信号が出力されてもフォトトライアックカプラ９０６は導通状態となれない。逆に加圧体が回転状態のとき、トランジスタ９１６は導通状態となり、電源電圧Ｖｃｃから抵抗９１８を介してフォトトライアックカプラ９０６の発光部に電流が供給可能となる。ＤＲＶ２信号が出力されている場合はトライアック９０４へのゲート電流が抵抗９１９を介して供給され、トライアック９０４は導通状態となる。加圧体が回転状態のときは、全ての発熱体９０１、９０２への電力の供給を可能とすることで加圧体の回転状態のときに必要とされる電力量を供給可能とする。一方、加圧体が非回転（停止）状態のときには、電力を供給可能な発熱体を制限することで、加圧体の回転が非回転状態のときの異常状態における定着装置の過昇温によるダメージを最小限に留めている。
【実施例１】
【００１４】
［画像形成装置］
図１は実施例１の定着装置を有する画像形成装置の一例を示す図である。像担持体である感光ドラム１は表面に感光層が形成されている。感光ドラム１は、帯電手段である帯電ローラ２によって表層が帯電された後に、露光手段である露光装置１１からのレーザ光の照射によって潜像が形成される。感光ドラム１上の潜像に、現像手段である現像ローラ４によってトナー５が付与されてトナー像が形成される。転写手段である転写ローラ２５は記録材である用紙Ｐに電荷を供給する。感光ドラム１と転写ローラ２５との転写ニップ部において、搬送されてきた用紙Ｐ上（記録材上）に未定着のトナー像が転写され、加熱装置である定着装置５０へ搬送される。第１の回転体であるフィルム５１は、図１における奥行き方向を長手方向とした、円筒状の定着フィルムである。第２の回転体である加圧ローラ５３はフィルム５１に対して加圧されることで定着ニップ部Ｎ（図３参照）を形成するローラである。ヒータ５４は例えばセラミック製の基材と発熱体と保護層からなる発熱部材である。ステイ５１２は発熱体５４ｂを保持する。部材５１３は補強用の部材である。定着温度センサ５９は、ヒータ５４の温度を検知するサーミスタ等の温度検知素子である。ヒータ５４の加熱により、未定着のトナー像が用紙Ｐに固着される。その後、用紙Ｐは定着ニップ部Ｎから排出口を介して画像形成装置の排出トレー３０に排出される。なお、給紙ローラ１７は用紙Ｐを給紙するためのローラであり、搬送ローラ２１８、２１９は用紙Ｐを搬送するためのローラである。ＣＰＵ９４は、定着温度センサ５９の検知結果に基づき後述する双方向サイリスタ（以下、トライアックという）を介して商用電源からの電力供給を制御する。
【００１５】
［画像形成装置のブロック図］
図２は画像形成装置の動作を説明するブロック図であり、この図を参照しながら画像形成装置のプリント動作について説明する。ホストコンピュータであるＰＣ１１１０は、画像形成装置の内部にあるビデオコントローラ９１に対してプリント指令を出力し、プリント画像の画像データをビデオコントローラ９１に転送する役割を担う。
【００１６】
ビデオコントローラ９１はＰＣ１１１０からの画像データを露光データに変換し、エンジンコントローラ９２内にある露光制御装置９３に転送する。露光制御装置９３はＣＰＵ９４から制御され、露光データのオンオフ、露光装置１１の制御を行う。制御手段であるＣＰＵ９４はプリント指令を受信すると画像形成シーケンスをスタートさせる。
【００１７】
エンジンコントローラ９２にはＣＰＵ９４、メモリ９５等が搭載されており、予めプログラムされた動作を行う。高電圧電源９６は帯電高電圧電源２０、現像高電圧電源２１、転写高電圧電源２６から構成される。電力制御部９７は、後述する双方向サイリスタ（以下、トライアックという）５６を有する。ヒータ５４においては、発熱体５４ｂ１か発熱体５４ｂ２のいずれか一方に対して電力が供給される。電力制御部９７は、定着装置５０において発熱する発熱体５４ｂに電力を供給し、供給する電力量を決定する。また、駆動装置９８はメインモータ９９、定着モータ１００等から構成される。またセンサ１０１は定着装置５０の温度を検知する定着温度センサ５９、フラグを有し用紙Ｐの有無を検知する紙有無センサ１０２等からなり、センサ１０１の検知結果はＣＰＵ９４に送信される。ＣＰＵ９４は画像形成装置内のセンサ１０１の検知結果を取得し、露光装置１１、高電圧電源９６、電力制御部９７、駆動装置９８を制御する。これにより、ＣＰＵ９４は、静電潜像の形成、現像されたトナー像の転写、用紙Ｐへのトナー像の定着等を行い、露光データがトナー像として用紙Ｐ上にプリントされる画像形成工程の制御を行う。なお、本発明が適用される画像形成装置は、図１で説明した構成の画像形成装置に限定されるものではなく、異なる幅の用紙Ｐをプリントすることが可能で、後述するヒータ５４を有する定着装置５０を備える画像形成装置であればよい。
【００１８】
［定着装置］
次に、実施例１における定着装置５０の構成について図３を用いて説明する。ここで、長手方向とは、後述する用紙Ｐの搬送方向と略直交する加圧ローラ５３の回転軸方向のことである。また、搬送方向に略直交する方向（長手方向）の用紙Ｐの長さを幅という。図３（ａ）は、定着装置５０の断面模式図、図３（ｂ）はヒータ５４の模式図である。
【００１９】
図３（ａ）左側から未定着のトナー像Ｔｎを保持した用紙Ｐが、定着ニップ部Ｎにおいて図中左から右に向けて搬送されながら加熱されることにより、トナー像Ｔｎが用紙Ｐに定着される。実施例１における定着装置５０は、円筒状のフィルム５１と、フィルム５１を保持するニップ形成部材５２と、フィルム５１と共に定着ニップ部Ｎを形成する加圧ローラ５３と、用紙Ｐを加熱するためのヒータ５４とにより構成されている。
【００２０】
フィルム５１は加熱回転体としての定着フィルムである。実施例１では、基層として、例えばポリイミドを用いている。基層の上に、シリコーンゴムからなる弾性層、ＰＦＡからなる離型層を用いている。フィルム５１の回転によるニップ形成部材５２及びヒータ５４とフィルム５１との間に生じる摩擦力を低減するために、フィルム５１の内面には、グリスが塗布されている。
【００２１】
ニップ形成部材５２はフィルム５１を内側からガイドするとともに、フィルム５１を介して加圧ローラ５３との間で定着ニップ部Ｎを形成する役割を果たす。ニップ形成部材５２は剛性・耐熱性・断熱性を有する部材であり、液晶ポリマー等により形成されている。フィルム５１はこのニップ形成部材５２に対して外嵌されている。加圧ローラ５３は加圧回転体としてのローラである。加圧ローラ５３は、芯金５３ａ、弾性層５３ｂ、離型層５３ｃからなる。加圧ローラ５３は、両端を回転可能に保持されており、定着モータ１００（図２参照）によって回転駆動される。また、加圧ローラ５３の回転により、フィルム５１は従動回転する。加熱部材であるヒータ５４は、ニップ形成部材５２に保持され、フィルム５１の内面と接している。基板５４ａ、発熱体５４ｂ１、５４ｂ２、保護ガラス層５４ｅ、定着温度センサ５９については後述する。
【００２２】
（ヒータ）
ヒータ５４について、図３（ｂ）を用いて詳しく説明する。ヒータ５４は、基板５４ａ、発熱体５４ｂ１、５４ｂ２、導体５４ｃ、接点５４ｄ１〜５４ｄ３、保護ガラス層５４ｅからなる。基板５４ａ上に、発熱体５４ｂ１、５４ｂ２、導体５４ｃ、接点５４ｄ１〜５４ｄ３が形成され、その上に発熱体５４ｂ１、５４ｂ２とフィルム５１との絶縁を確保するために保護ガラス層５４ｅが形成されている。発熱体５４ｂ１と発熱体５４ｂ２とは、長手方向の長さ（以下、サイズともいう）が異なっている。具体的には、発熱体５４ｂ１の長手方向の長さが第１の長さであるＬ１であり、発熱体５４ｂ２の長手方向の長さが第２の長さであるＬ２であり、長さＬ１と長さＬ２は、Ｌ１＞Ｌ２の関係になっている。発熱体５４ｂ１の長さＬ１は、この画像形成装置によってプリントする（又は、搬送する）ことが可能な用紙Ｐのうち最大の幅（以下、最大通紙幅という）を有する用紙Ｐを定着可能な長さになっている。以下、第１の幅の記録材である長さＬ１の用紙ＰをＬ１幅の用紙Ｐ、第２の幅の記録材である長さＬ２の用紙ＰをＬ２幅の用紙Ｐともいう。発熱体５４ｂ１は導体５４ｃを介して接点５４ｄ１、５４ｄ３に電気的に接続されており、発熱体５４ｂ２は導体５４ｃを介して接点５４ｄ２、５４ｄ３に電気的に接続されている。すなわち、接点５４ｄ３は、発熱体５４ｂ１、５４ｂ２に共通して接続されている接点である。
【００２３】
定着温度センサ５９は、基板５４ａに対して保護ガラス層５４ｅと反対の面に位置し、かつ発熱体５４ｂ１、５４ｂ２の長手方向における中心位置ａに設置され、基板５４ａと接している。定着温度センサ５９は例えばサーミスタであり、ヒータ５４の温度を検知し、検知結果をＣＰＵ９４に出力する。ＣＰＵ９４は、定着温度センサ５９の検知結果に基づいて、定着処理時の温度を制御する。
【００２４】
［制御回路］
図４は実施例１の制御回路の概略図である。ヒータ５４への制御回路部は次の通りとなっている。発熱体５４ｂ１又は発熱体５４ｂ２が交流電源５５から電力を供給されることによりヒータ５４は発熱する。ＣＰＵ９４は、発熱体５４ｂ１又は発熱体５４ｂ２のどちらに電力を供給するかは、例えばヒータ５４の長手方向に対する用紙Ｐの長さに応じて決定する。ＣＰＵ９４は、発熱体５４ｂ１と発熱体５４ｂ２のどちらか一方のみに電力を供給するように制御する。
【００２５】
（ＧＡＴＥ＿Ａ信号について）
トライアック５６ａは、発熱体５４ｂ１への電力を供給、又は電力の供給を遮断するトライアックである。第１の駆動手段であるフォトトライアックカプラ１０５の受光部が導通することにより、ゲート抵抗１０６によって制限されたゲート電流がトライアック５６ａへ供給され、トライアック５６ａは導通状態となる。フォトトライアックカプラ１０５は、受光部の両端電圧が所定の電圧以下のときにのみ導通可能となる。また、ゲート電流が供給されない状態でトライアック５６ａに流れる電流がゼロクロスポイントに到達することで、トライアック５６ａは導通状態から非導通状態となる。
【００２６】
フォトトライアックカプラ１０５は次のように制御されている。ＣＰＵ９４は、電源（不図示）により生成された電源電圧Ｖｃｃによって駆動される。ＣＰＵ９４がトライアック５６ａを駆動する（導通させる）ための駆動指示信号ＤＲＶ＿Ａをハイレベルにする。これにより、電界効果トランジスタ（以下、ＦＥＴという）１０７とＦＥＴ１０８とによって構成される第１のＣＭＯＳ出力部から出力された電圧はローレベルになる。駆動指示信号ＤＲＶ＿ＡはＦＥＴ１０７及びＦＥＴ１０８のゲート端子に入力されている。ＦＥＴ１０７は、ソース端子が電源電圧Ｖｃｃに接続され、ドレイン端子は、ＦＥＴ１０８のドレイン端子とコンパレータ１１１の反転入力端子とに接続されている。ＦＥＴ１０８は、ソース端子が接地され、ドレイン端子は、ＦＥＴ１０７のドレイン端子とコンパレータ１１１の反転入力端子とに接続されている。
【００２７】
以上のことから、第１の信号であるハイレベルの駆動指示信号ＤＲＶ＿Ａが入力されると、ＦＥＴ１０７はオフ、ＦＥＴ１０８はオンとなり、第１のＣＭＯＳ出力部から出力される電圧はローレベルとなる。第２の信号であるローレベルの駆動指示信号ＤＲＶ＿Ａが入力されると、ＦＥＴ１０７はオン、ＦＥＴ１０８はオフとなり、第１のＣＭＯＳ出力部から出力される電圧はハイレベルとなる。
【００２８】
第１のＣＭＯＳ出力部は、抵抗１０９を介してコンパレータ１１１の反転入力端子に接続されている。コンパレータ１１１は、第１のＣＭＯＳ出力部から出力された電圧と、非反転入力端子に接続された抵抗１１２と抵抗１１３とによる第１の基準電圧とを比較する。コンパレータ１１１の反転入力端子に印加される電圧は、抵抗１０９とコンデンサ１１０による時定数をもって変化する。すなわち、駆動指示信号ＤＲＶ＿Ａの出力が変化してから抵抗１０９及びコンデンサ１１０の時定数で決定されている時間だけ遅延して、コンパレータ１１１の反転入力端子の電圧が変化する。第１のＣＭＯＳ出力部、抵抗１０９、コンデンサ１１０は、第１の駆動部として機能する。
【００２９】
コンパレータ１１１の反転入力端子への電圧が第１の基準電圧以下の場合、コンパレータ１１１の出力端子はハイインピーダンス状態となる。これにより、電源電圧Ｖｃｃから抵抗１１４を介してベース電流が流れることで、第１の駆動信号であるハイレベルのＧＡＴＥ＿Ａ信号がトランジスタ１１５のベース端子へ供給される。これによりトランジスタ１１５はオンする。トランジスタ１１５がオンすることで、フォトトライアックカプラ１０５の発光部に電源電圧Ｖｃｃから抵抗１１６を介して電流が流れ、フォトトライアックカプラ１０５の受光部が導通状態となる。これにより、トライアック５６ａが導通（オン）する。
【００３０】
（ＧＡＴＥ＿Ｂ信号について）
発熱体５４ｂ２への電力の供給、電力の供給の遮断はトライアック５６ｂによって行われる。第２の駆動手段であるフォトトライアックカプラ１１８の受光部が導通状態となることにより、ゲート抵抗１１９によって制限されたゲート電流がトライアック５６ｂに供給され、トライアック５６ｂは導通状態となる。フォトトライアックカプラ１１８は、受光部の両端電圧が所定の電圧以下のときにのみ導通可能となる。トライアック５６ａと同様に、ゲート電流が供給されない状態でトライアック５６ｂに供給される電流がゼロクロスポイントに到達することで、トライアック５６ｂは導通状態から非導通状態となる。
【００３１】
ＣＰＵ９４は、フォトトライアックカプラ１１８に対する駆動指示信号として、駆動指示信号ＤＲＶ＿Ｂを出力する。ＣＰＵ９４が駆動指示信号ＤＲＶ＿Ｂをハイレベルにすることで、ＦＥＴ１２０とＦＥＴ１２１によって構成される第２のＣＭＯＳ出力部はローレベルとなる。駆動指示信号ＤＲＶ＿ＢはＦＥＴ１２０及びＦＥＴ１２１のゲート端子に入力されている。ＦＥＴ１２０は、ソース端子が電源電圧Ｖｃｃに接続され、ドレイン端子は、ＦＥＴ１２１のドレイン端子とコンパレータ１２４の反転入力端子とに接続されている。ＦＥＴ１２１は、ソース端子が接地され、ドレイン端子は、ＦＥＴ１２０のドレイン端子とコンパレータ１２４の反転入力端子とに接続されている。
【００３２】
以上のことから、第１の信号であるハイレベルの駆動指示信号ＤＲＶ＿Ｂが入力されると、ＦＥＴ１２０はオフ、ＦＥＴ１２１はオンとなり、第２のＣＭＯＳ出力部から出力される電圧はローレベルとなる。第２の信号であるローレベルの駆動指示信号ＤＲＶ＿Ｂが入力されると、ＦＥＴ１２０はオン、ＦＥＴ１２１はオフとなり、第２のＣＭＯＳ出力部から出力される電圧はハイレベルとなる。
【００３３】
第２のＣＭＯＳ出力部は、抵抗１２２を介してコンパレータ１２４の反転入力端子に接続されている。コンパレータ１２４は、第２のＣＭＯＳ出力部から出力された電圧と、非反転入力端子に接続された抵抗１２５と抵抗１２６とによる第２の基準電圧とを比較する。コンパレータ１２４の反転入力端子に印加される電圧は、抵抗１２２とコンデンサ１２３による時定数をもって変化する。すなわち、駆動指示信号ＤＲＶ＿Ｂの出力が変化してから抵抗１２２及びコンデンサ１２３の時定数で決定されている時間だけ遅延して、コンパレータ１２４の反転入力端子の電圧が変化する。第２のＣＭＯＳ出力部、抵抗１２２、コンデンサ１２３は、第１の駆動部として機能する。
【００３４】
コンパレータ１２４の反転入力端子への電圧が第２の基準電圧以下の場合、コンパレータ１２４の出力端子はハイインピーダンス状態となる。これにより、電源電圧Ｖｃｃから抵抗１２７を介してベース電流が流れることで、第１の駆動信号であるハイレベルのＧＡＴＥ＿Ｂ信号がトランジスタ１２８のベース端子へ供給される。これによりトランジスタ１２８はオンする。トランジスタ１２８がオンすることで、フォトトライアックカプラ１１８の発光部に電源電圧Ｖｃｃから抵抗１２９を介して電流が流れ、フォトトライアックカプラ１１８の受光部が導通状態となる。これにより、トライアック５６ｂが導通（オン）する。以下、トライアック５６ａ、５６ｂを総称してトライアック５６といい、駆動指示信号ＤＲＶ＿Ａ、ＤＲＶ＿Ｂを総称して駆動指示信号ＤＲＶという。
【００３５】
（／ＤＩＳＡＢＬＥ＿Ｂ信号について）
また、一方のトライアック５６に対する駆動指示信号ＤＲＶが出力された際の、他方のトライアック５６の駆動信号（ＧＡＴＥ＿Ａ信号又はＧＡＴＥ＿Ｂ信号）は次のようになる。ＣＰＵ９４からハイレベルの駆動指示信号ＤＲＶ＿Ａが出力されることで、ＦＥＴ１３０とＦＥＴ１３１によって構成される第３のＣＭＯＳ出力部はローレベルとなる。駆動指示信号ＤＲＶ＿ＡはＦＥＴ１３０及びＦＥＴ１３１のゲート端子に入力されている。ＦＥＴ１３０は、ソース端子が電源電圧Ｖｃｃに接続され、ドレイン端子は、ＦＥＴ１３１のドレイン端子とコンパレータ１３６の非反転入力端子とに接続されている。ＦＥＴ１３１は、ソース端子が接地され、ドレイン端子は、ＦＥＴ１３０のドレイン端子とコンパレータ１３６の非反転入力端子とに接続されている。ハイレベルの駆動指示信号ＤＲＶ＿Ａが入力されると、ＦＥＴ１３０はオフ、ＦＥＴ１３１はオンとなり、第３のＣＭＯＳ出力部から出力される電圧はローレベルとなる。ローレベルの駆動指示信号ＤＲＶ＿Ａが入力されると、ＦＥＴ１３０はオン、ＦＥＴ１３１はオフとなり、第３のＣＭＯＳ出力部から出力される電圧はハイレベルとなる。
【００３６】
第３のＣＭＯＳ出力部の出力端子は、抵抗１３２を介してコンパレータ１３６の非反転入力端子に接続されている。抵抗１３２には、ダイオード１３５と抵抗１３３とが直列に接続された回路が並列に接続されている。ダイオード１３５は、カソード端子が第３のＣＭＯＳ出力部の出力端子に接続され、アノード端子が抵抗１３３の一端に接続されている。抵抗１３３の他端はコンパレータ１３６の非反転入力端子に接続されている。これにより、第３のＣＭＯＳ出力部の出力端子の状態に応じて、コンパレータ１３６の非反転入力端子に入力される電圧が遅延する時間（回路の時定数）が変化する。詳細は後述する。
【００３７】
（第３のＣＭＯＳ出力部の遷移がＨ⇒Ｌのとき）
第３のＣＭＯＳ出力部から出力される電圧がハイレベルからローレベルに遷移するとき、抵抗１３２と抵抗１３３とコンデンサ１３４とを有する回路の時定数をもって、コンパレータ１３６の非反転入力端子の電圧が変化する。すなわち、駆動指示信号ＤＲＶ＿Ａの出力が変化して、抵抗１３２、１３３及びコンデンサ１３４の時定数で決定されている時間だけ遅延して、コンパレータ１３６の非反転入力端子の電圧が変化する。第３のＣＭＯＳ出力部、抵抗１３２、抵抗１３３、コンデンサ１３４は、第２の駆動部として機能する。
【００３８】
コンパレータ１３６は、非反転入力端子の電圧と、反転入力端子に接続された抵抗１３７と抵抗１３８とによる第３の基準電圧とを比較する。コンパレータ１３６は、比較の結果、非反転入力端子の電圧が第３の基準電圧未満の場合、出力端子から禁止信号であるローレベルの／ＤＩＳＡＢＬＥ＿Ｂ信号を出力する。／ＤＩＳＡＢＬＥ＿Ｂ信号がローレベル状態の場合、ＧＡＴＥ＿Ｂ信号がローレベルに固定され無効状態となる。言い換えれば、トライアック５６ｂが導通状態となることが禁止された状態となる。例えば、第１の基準電圧と第３の基準電圧とを１／２×Ｖｃｃとする。また、第３のＣＭＯＳ出力部の出力がハイレベルからローレベルへと遷移する場合の／ＤＩＳＡＢＬＥ＿Ｂ信号とＧＡＴＥ＿Ａ信号との時定数の関係を、
｛（Ｒ１３２×Ｒ１３３）／（Ｒ１３２＋Ｒ１３３）｝×Ｃ１３４
＜Ｒ１０９×Ｃ１１０
とする。ここで、時定数｛（Ｒ１３２×Ｒ１３３）／（Ｒ１３２＋Ｒ１３３）｝×Ｃ１３４をτ１、時定数Ｒ１０９×Ｃ１１０をτ２とする。これにより、ＣＰＵ９４からハイレベルの駆動指示信号ＤＲＶ＿Ａが出力されたとき、／ＤＩＳＡＢＬＥ＿Ｂ信号が先にローレベル状態となってからＧＡＴＥ＿Ａ信号がハイレベル状態となる。すなわち、先にトライアック５６ｂの制御が無効状態とされてから、トライアック５６ａが導通状態となる。ここで、Ｒ１０９、Ｒ１３２、Ｒ１３３はそれぞれ抵抗１０９と抵抗１３２と抵抗１３３の抵抗値を示す。また、Ｃ１１０とＣ１３４はそれぞれコンデンサ１１０とコンデンサ１３４の容量値を示す。
【００３９】
（第３のＣＭＯＳ出力部の遷移がＬ⇒Ｈのとき）
また、第３のＣＭＯＳ出力部から出力される電圧がローレベルからハイレベルに遷移するとき、抵抗１３２とコンデンサ１３４とによる時定数Ｒ１３２×Ｃ１３４をもって、コンパレータ１３６の非反転入力端子の電圧は上昇する。すなわち、駆動指示信号ＤＲＶ＿Ａの出力が変化してから抵抗１３２及びコンデンサ１３４の時定数で決定されている時間だけ遅延して、コンパレータ１３６の非反転入力端子の電圧が上昇する。コンパレータ１３６による比較の結果、非反転入力端子の電圧が第３の基準電圧以上の場合、／ＤＩＳＡＢＬＥ＿Ｂ信号はハイインピーダンス状態（解除信号に相当）となる。第３のＣＭＯＳ出力部の出力がローレベルからハイレベルへと遷移する場合の／ＤＩＳＡＢＬＥ＿Ｂ信号とＧＡＴＥ＿Ａ信号との時定数の関係を、
Ｒ１３２×Ｃ１３４＞Ｒ１０９×Ｃ１１０
とする。ここで、時定数Ｒ１３２×Ｃ１３４をτ３とする。これにより、ＣＰＵ９４からローレベルの駆動指示信号ＤＲＶ＿Ａが出力されたとき、ＧＡＴＥ＿Ａ信号が先にローレベルとなりトライアック５６ａが停止してから、／ＤＩＳＡＢＬＥ＿Ｂ信号がハイインピーダンス状態となる。すなわち、先にトライアック５６ａが非導通状態となってから、トライアック５６ｂの制御の無効状態が解除される。
【００４０】
（／ＤＩＳＡＢＬＥ＿Ａ信号について）
ＣＰＵ９４からハイレベルの駆動指示信号ＤＲＶ＿Ｂが出力されることで、ＦＥＴ１３９とＦＥＴ１４０によって構成される第４のＣＭＯＳ出力部からの出力はローレベルとなる。駆動指示信号ＤＲＶ＿ＢはＦＥＴ１３９及びＦＥＴ１４０のゲート端子に入力されている。ＦＥＴ１３９は、ソース端子が電圧Ｖｃｃに接続され、ドレイン端子は、ＦＥＴ１４０のドレイン端子とコンパレータ１４５の非反転入力端子とに接続されている。ＦＥＴ１４０は、ソース端子が接地され、ドレイン端子は、ＦＥＴ１３９のドレイン端子とコンパレータ１４５の非反転入力端子とに接続されている。ハイレベルの駆動指示信号ＤＲＶ＿Ｂが入力されると、ＦＥＴ１３９はオフ、ＦＥＴ１４０はオンとなり、第４のＣＭＯＳ出力部から出力される電圧はローレベルとなる。ローレベルの駆動指示信号ＤＲＶ＿Ｂが入力されると、ＦＥＴ１３９はオン、ＦＥＴ１４０はオフとなり、第４のＣＭＯＳ出力部から出力される電圧はハイレベルとなる。
【００４１】
第４のＣＭＯＳ出力部の出力端子は、抵抗１４１を介してコンパレータ１４５の非反転入力端子に接続されている。抵抗１４１には、ダイオード１４４と抵抗１４２とが直列に接続された回路が並列に接続されている。ダイオード１４４は、カソード端子が第４のＣＭＯＳ出力部の出力端子に接続され、アノード端子が抵抗１４２の一端に接続されている。抵抗１４２の他端はコンパレータ１４５の非反転入力端子に接続されている。これにより、第４のＣＭＯＳ出力部の出力端子の状態に応じて、コンパレータ１４５の非反転入力端子に入力される電圧が遅延する時間（回路の時定数）が変化する。詳細は後述する。
【００４２】
（第４のＣＭＯＳ出力部の遷移がＨ⇒Ｌのとき）
第４のＣＭＯＳ出力部から出力される電圧がハイレベルからローレベルに遷移するとき、コンパレータ１４５の非反転入力端子の電圧は、抵抗１４１と抵抗１４２とコンデンサ１４３とによる時定数をもって低下する。すなわち、駆動指示信号ＤＲＶ＿Ｂの出力が変化してから抵抗１４１、１４２及びコンデンサ１４３の時定数で決定されている時間だけ遅延して、コンパレータ１４５の非反転入力端子の電圧が低下する。第４のＣＭＯＳ出力部、抵抗１４１、抵抗１４２、コンデンサ１４３は、第２の駆動部として機能する。
【００４３】
コンパレータ１４５は、非反転入力端子の電圧と、反転入力端子に接続された抵抗１４６と抵抗１４７とによる第４の基準電圧とを比較する。コンパレータ１４５は、比較の結果、非反転入力端子の電圧が第４の基準電圧未満の場合、出力端子から禁止信号であるローレベルの／ＤＩＳＡＢＬＥ＿Ａ信号を出力する。／ＤＩＳＡＢＬＥ＿Ａ信号がローレベル状態の場合、ＧＡＴＥ＿Ａ信号がローレベルに固定され無効状態となる。例えば、第２の基準電圧と第４の基準電圧とを１／２×Ｖｃｃとする。また、第４のＣＭＯＳ出力部の出力がハイレベルからローレベルへと遷移する際の／ＤＩＳＡＢＬＥ＿Ａと信号ＧＡＴＥ＿Ｂ信号との時定数の関係を、
｛（Ｒ１４１×Ｒ１４２）／（Ｒ１４１＋Ｒ１４２）｝×Ｃ１４３
＜Ｒ１２２×Ｃ１２３
とする。ここで、時定数｛（Ｒ１４１×Ｒ１４２）／（Ｒ１４１＋Ｒ１４２）｝×Ｃ１４３をτ４、時定数Ｒ１２２×Ｃ１２３をτ５とする。これにより、ＣＰＵ９４からハイレベルの駆動指示信号ＤＲＶ＿Ｂが出力されたとき、／ＤＩＳＡＢＬＥ＿Ａ信号が先にローレベル状態となってからＧＡＴＥ＿Ｂ信号がハイレベル状態となる。すなわち、先にトライアック５６ａの制御が無効状態とされてから、トライアック５６ｂが導通状態となる。ここで、Ｒ１２２、Ｒ１４１、Ｒ１４２はそれぞれ抵抗１２２と抵抗１４１と抵抗１４２の抵抗値を示す。また、Ｃ１２３とＣ１４３はそれぞれコンデンサ１２３とコンデンサ１４３の容量値を示す。
【００４４】
（第４のＣＭＯＳ出力部の遷移がＬ⇒Ｈのとき）
また、第４のＣＭＯＳ出力部から出力される電圧がローレベルからハイレベルに遷移するとき、抵抗１４１とコンデンサ１４３とによる時定数Ｒ１４１×Ｃ１４３をもって、コンパレータ１４５の非反転入力端子の電圧は上昇する。すなわち、駆動指示信号ＤＲＶ＿Ｂの出力が変化してから抵抗１４１及びコンデンサ１４３の時定数で決定されている時間だけ遅延して、コンパレータ１４５の非反転入力端子の電圧が上昇する。コンパレータ１４５による比較の結果、非反転入力端子の電圧が第４の基準電圧以上の場合、／ＤＩＳＡＢＬＥ＿Ａ信号はハイインピーダンス状態（解除信号に相当）となる。第４のＣＭＯＳ出力部の出力がローレベルからハイレベルへと遷移する場合の／ＤＩＳＡＢＬＥ＿Ａ信号とＧＡＴＥ＿Ｂ信号との時定数の関係を、
Ｒ１４１×Ｃ１４３＞Ｒ１２２×Ｃ１２３
とする。ここで、時定数Ｒ１４１×Ｃ１４３をτ６とする。これにより、ＣＰＵ９４からローレベルの駆動指示信号ＤＲＶ＿Ｂが出力されたとき、ＧＡＴＥ＿Ｂ信号が先にローレベルとなりトライアック５６ｂが停止してから、／ＤＩＳＡＢＬＥ＿Ａ信号がハイインピーダンス状態となる。すなわち、先にトライアック５６ｂが非導通状態となってから、トライアック５６ａの制御の無効状態が解除される。
【００４５】
このように、駆動指示信号ＤＲＶ＿Ａがハイレベルとなるとき、時定数τ２は時定数τ１よりも長くなるように設定され（τ１＜τ２）る。一方、駆動指示信号ＤＲＶ＿Ａがローレベルとなるとき、時定数τ３は時定数τ２よりも長くなるように設定される（τ２＜τ３）。また、駆動指示信号ＤＲＶ＿Ｂがハイレベルとなるとき、時定数τ５は時定数τ４よりも長くなるように設定され（τ４＜τ５）、駆動指示信号ＤＲＶ＿Ｂがローレベルとなるとき、時定数τ６は時定数τ５よりも長くなるように設定される（τ５＜τ６）。
【００４６】
［制御回路の動作］
図５は、交流電源５５と、駆動指示信号ＤＲＶ＿Ａと、／ＤＩＳＡＢＬＥ＿Ｂ信号と、ＧＡＴＥ＿Ａ信号と、トライアック５６ａに供給される電流と経過時間との関係を示す。図５で、（ｉ）は交流電源５５［Ｖ］の波形を示し、（ｉｉ）は駆動指示信号ＤＲＶ＿Ａの波形（ハイレベル（Ｈ）、ローレベル（Ｌ））を示す。（ｉｉｉ）は／ＤＩＳＡＢＬＥ＿Ｂ信号の波形を示し、ハイレベルを「駆動可」とし、ローレベルを「駆動不可」とする。（ｉｖ）はＧＡＴＥ＿Ａ信号の波形を示し、ハイレベルを「ゲート電流供給」とし、ローレベルを「ゲート電流停止」とする。（ｖ）はトライアック５６ａに供給される電流［Ａ］の波形を示す。いずれも横軸は時間［ミリ秒（ｍｓｅｃ）］を示す。
【００４７】
なお、図５の波形に関わる抵抗等の定数は、例として次の通りである。交流電源５５は電圧１００Ｖａｃ、周波数５０Ｈｚ（周期２０ｍｓｅｃ）の交流電圧であり、発熱体５４ｂ１、５４ｂ２は共に２０Ω程度である。電源電圧Ｖｃｃは３．３Ｖであり、第１の基準電圧から第４の基準電圧を決定する抵抗１１２と、抵抗１１３と、抵抗１２５と、抵抗１２６と、抵抗１３７と、抵抗１３８と、抵抗１４６と、抵抗１４７とは全て１０ｋΩである。このような抵抗定数とすることで第１の基準電圧と第３の基準電圧を１／２×Ｖｃｃとする。駆動指示信号ＤＲＶ＿Ａに対するＧＡＴＥ＿Ａ信号及び駆動指示信号ＤＲＶ＿Ｂに対するＧＡＴＥ＿Ｂ信号の時定数を決定する抵抗１０９と、コンデンサ１１０と、抵抗１２２と、コンデンサ１２３とは、それぞれ１０ｋΩと４７００ｐＦ程度である。駆動指示信号ＤＲＶ＿Ａに対する／ＤＩＳＡＢＬＥ＿Ｂ信号及び駆動指示信号ＤＲＶ＿Ｂに対する／ＤＩＳＡＢＬＥ＿Ａ信号の時定数を決定する抵抗１３２と抵抗１４１とは４２０ｋΩ程度である。更に、抵抗１３３と抵抗１４２とは１００Ω程度、コンデンサ１３４とコンデンサ１４３は０．０４７μＦ程度である。
【００４８】
（トライアック５６ａの導通（オン））
基準となるタイミングｔ３００（０ｍｓｅｃ）から約１２ｍｓｅｃが経過したタイミングｔ３０１で駆動指示信号ＤＲＶ＿Ａがハイレベルとなる（図５（ｉｉ））。タイミングｔ３０１での駆動指示信号ＤＲＶ＿Ａのハイレベルへの変化に対して、／ＤＩＳＡＢＬＥ＿Ｂ信号は５μｓｅｃ程度経過したタイミングｔ３０２でローレベルに変化する（図５（ｉｉｉ））。タイミングｔ３０１からタイミングｔ３０２までの時間は、時定数τ１に相当する。タイミングｔ３０１での駆動指示信号ＤＲＶ＿Ａのハイレベルへの変化に対して、ＧＡＴＥ＿Ａ信号は３５μｓｅｃ程度経過したタイミングｔ３０３でハイレベルに変化する（図５（ｉｖ））。タイミングｔ３０１からタイミングｔ３０３までの時間は、時定数τ２に相当する。上述したように、時定数τ２は時定数τ１より長くなるように設定されている（τ２＞τ１）。／ＤＩＳＡＢＬＥ＿Ｂ信号が出力されてからＧＡＴＥ＿Ａ信号が出力されるまでの期間を第１の期間（τ２−τ１）とした場合、実施例１における第１の期間は３０（３５−５）μｓｅｃ程度となる。つまり、／ＤＩＳＡＢＬＥ＿Ｂ信号によってＧＡＴＥ＿Ｂ信号が無効状態となってから３０μｓｅｃ程度経過してからトライアック５６ａへのゲート電流が供給される（図５（ｖ））。
【００４９】
（トライアック５６ａの非導通（オフ））
また、タイミングｔ３００から約１４ｍｓｅｃが経過したタイミングｔ３０４で、駆動指示信号ＤＲＶ＿Ａがローレベルとなる（図５（ｉｉ））。タイミングｔ３０４においては、ゼロクロスポイントに到達していないため（図５（ｉ））、トライアック５６ａによる発熱体５４ｂ１への電力の供給は継続される（図５（ｖ））。
【００５０】
一方で、タイミングｔ３０４における駆動指示信号ＤＲＶ＿Ａのハイレベルからローレベルへの変化に対して、ＧＡＴＥ＿Ａ信号は３５μｓｅｃ程度経過したタイミングｔ３０５で、遅れてローレベルに変化する（図５（ｉｖ））。タイミングｔ３０４からタイミングｔ３０５までの時間は、時定数τ２に相当する。また、／ＤＩＳＡＢＬＥ＿Ｂ信号は、タイミングｔ３０４から１３．６ｍｓｅｃ程度経過したタイミングｔ３０６でハイインピーダンス状態となる（図５（ｉｉｉ））。タイミングｔ３０４からタイミングｔ３０６までの時間は、時定数τ３に相当する。上述したように、時定数τ３は時定数τ２より長くなるように設定されている。ＧＡＴＥ＿Ａ信号がローレベル状態となったタイミングｔ３０５から／ＤＩＳＡＢＬＥ＿Ｂ信号がハイインピーダンス状態となるタイミングｔ３０６までの期間（τ２−τ３）を第２の期間とした場合、第２の期間は次のような時間になる。すなわち、実施例１における第２の期間は、１３．５（１３．６−０．０３５）ｍｓｅｃ程度となる。なお、第２の期間は、トライアック５６ａが非導通状態となってからトライアック５６ｂの導通状態が禁止された状態が解除されるまでの期間ともいえる。ここで、第２の期間を交流電源５５の交流電圧の半波の周期（１周期の半分；半周期）よりも長くする（１３．５ｍｓｅｃ＞１０ｍｓｅｃ）。これにより、トライアック５６ａにより供給される電流は、ゼロクロスポイントに確実に到達し（図５（ｖ））、トライアック５６ａが確実に非導通状態となった後にトライアック５６ｂが駆動可能となる。
【００５１】
このように、実施例１の制御回路は、第１の発熱体である一方の発熱体５４ｂに電力を供給するための第１の接続手段である一方のトライアック５６を導通状態とする際には、次のように動作する。すなわち、まず、第２の発熱体である他方の発熱体５４ｂに電力を供給するための第２の接続手段である他方のトライアック５６が導通状態となることが禁止される。その後、一方のトライアック５６が導通状態となる。また、一方のトライアック５６を非導通状態とする際には、一方のトライアック５６が非導通状態となった後で、他方のトライアック５６が導通状態となることが禁止された状態が解除される。
【００５２】
なお、ＣＰＵ９４による正常な制御においては、電力供給の対象となる一方の発熱体５４ｂから他方の発熱体５４ｂへと変更する際は、次のように制御する。一方の発熱体５４ｂへの駆動指示信号ＤＲＶを出力してから第２の期間以上の期間を設けてから他方の発熱体５４ｂへの駆動指示信号ＤＲＶを出力する。これにより、電力供給の対象となる発熱体５４ｂを変更できる。また、駆動指示信号ＤＲＶ＿Ｂに対してもＧＡＴＥ＿Ａ信号を無効化する／ＤＩＳＡＢＬＥ＿Ａ信号を有し、第１の期間と第２の期間とを有する。そのため、ＣＰＵ９４に異常が発生し、ＧＡＴＥ＿Ａ信号とＧＡＴＥ＿Ｂ信号が同時にハイレベル状態となった場合でも、トライアック５６ａ及びトライアック５６ｂに、同時に電力が供給されることを防止できる。なお、実施例１においては、独立に電力が供給される発熱体５４ｂが２つの場合にて説明したが、発熱体５４ｂの数に制限は無く、上述した制御を適用することができる。
【００５３】
［発熱体を増やした場合］
図６に発熱体５４ｂを増やした場合の例としてのヒータ５４の構成及び電気的接続概略図を示す。なお、上述した構成と同じ構成には同じ符号を付し、説明を省略する。ヒータ５４は、発熱体５４ｂ１、５４ｂ２を有し、更に、発熱体５４ｂ３及び接点５４ｄ４〜５４ｄ６を有する構成である。発熱体５４ｂ１と発熱体５４ｂ２と発熱体５４ｂ３とは、サイズが異なっており、発熱体５４ｂ３の発熱体の長手方向の長さを第３の長さであるＬ３とした場合、Ｌ１＞Ｌ２＞Ｌ３の関係になっている。
【００５４】
図６に示すように、発熱体５４ｂ１は、基板５４ｅの短手方向の一方の端部に配置された一方の発熱体５４ｂ１と、他方の端部に配置された他方の発熱体５４ｂ１とである。短手方向において、一方の発熱体５４ｂ１、発熱体５４ｂ２、発熱体５４ｂ３、他方の発熱体５４ｂ１の順に配置されている。
【００５５】
発熱体５４ｂ１は、導体５４ｃと第１の接点である接点５４ｄ１と第２の接点である接点５４ｄ６を介して電気的に接続されており、トライアック５６ａによって電力供給が制御されている。なお、発熱体５４ｂ２は、導体５４ｃと、第３の接点である接点５４ｄ４と、接点５４ｄ６と、リレー５７ａとリレー５７ｂとを介して電気的に接続されている。発熱体５４ｂ３は、導体５４ｃと、接点５４ｄ１と、第４の接点である接点５４ｄ５と、リレー５７ａとリレー５７ｂを介して電気的に接続されている。ここで、リレー５７ａ及びリレー５７ｂの接続状態によって発熱体５４ｂ２と発熱体５４ｂ３のどちらか一方が電気的に接続状態となり、トライアック５６ｂによって供給される電力が制御されている。トライアック５６ａ及びトライアック５６ｂに、同時に電力が供給されることが防止されているため、発熱体５４ｂ１と発熱体５４ｂ２と発熱体５４ｂ３とのどれか一つにしか電力が供給されない構成となっている。
【００５６】
以上、実施例１によれば、制御部に異常が発生した場合でも、電力が供給される発熱体を制限し、加熱装置の過昇温を防止することができる。
【実施例２】
【００５７】
［実施例２の制御回路］
実施例１の図４に記載した回路では、フォトトライアックカプラ１０５及びフォトトライアックカプラ１１８は導通のタイミングに制限無く電力を供給できるものである。トライアック５６ａ及びトライアック５６ｂの電力供給の最小単位を交流電源５５の１半波単位とする場合、トライアック５６ａ及びトライアック５６ｂの駆動用としてゼロクロス検知機能を有するフォトトライアックカプラを用いることがある。ゼロクロス検知機能を有するフォトトライアックカプラは、受光部の両方の端子の電圧（以下、両端電圧という）（２つの端子間の電位差）（以下、端子間電圧ともいう）がゼロクロス電圧Ｖｚｅｒｏｘ以下（ゼロクロス電圧以下）である場合に導通状態となる。なお、詳細には、フォトトライアックカプラの受光部の端子間電圧が−Ｖｚｅｒｏｘ以上＋Ｖｚｅｒｏｘ以下となる期間で、フォトトライアックカプラは導通状態となる。以下、単に端子間電圧が以下となる、と表現する。ゼロクロス検知機能を有するフォトトライアックカプラは、受光部の端子間電圧がゼロクロス電圧Ｖｚｅｒｏｘより大きい場合には非導通状態である。そのため、ゼロクロス検知機能を有するフォトトライアックカプラの発光部に電流が供給されていれば、交流電源５５の交流電圧のゼロクロスポイント近傍でフォトトライアックカプラの受光部は導通状態となる。これにより、交流電源５５のゼロクロスポイントの情報が無くとも、１半波単位での制御が可能となる。
【００５８】
図７にゼロクロス検知機能を有するフォトトライアックカプラを用いた際の制御回路の概略図を示す。なお、実施例１で説明した構成と同じ構成には同じ符号を付し、説明を省略する。ここで、フォトトライアックカプラ４０１、４０２は、それぞれトライアック５６ａ及びトライアック５６ｂの駆動用のフォトトライアックカプラである。ＣＰＵ９４は、第１の駆動手段であるフォトトライアックカプラ４０１を駆動する際に出力する駆動指示信号ＤＲＶ＿Ａと、第２の駆動手段であるフォトトライアックカプラ４０２を駆動するＧＡＴＥ＿Ｂ信号とのどちらかをハイレベルとして出力する。
【００５９】
トライアック５６ａの場合は、ＣＰＵ９４からハイレベルの駆動指示信号ＤＲＶ＿Ａが出力されることで、ＦＥＴ１０７とＦＥＴ１０８からなる第１のＣＭＯＳ出力部はローレベルとなる。第１のＣＭＯＳ出力部は、抵抗４０４を介してコンパレータ１１１の反転入力端子に接続され、抵抗４０４とコンデンサ４０５とによる時定数Ｒ４０４×Ｃ４０５をもって変化する。ここでＲ４０４は抵抗４０４の抵抗値を、Ｃ４０５はコンデンサ４０５の容量値を示す。コンパレータ１１１の反転入力端子の電圧は、非反転入力端子に接続された抵抗１１２と抵抗１１３とによる第１の基準電圧と比較される。反転入力端子に入力された電圧が第１の基準電圧未満の場合は、コンパレータ１１１の出力端子はハイインピーダンス状態となる。その結果、ハイレベルのＧＡＴＥ＿Ａ信号がトランジスタ１１５のベース電流として供給され、フォトトライアックカプラ４０１の発光部に電流が流れる。ここで、フォトトライアックカプラ４０１の受光部の端子間電圧がゼロクロス電圧Ｖｚｅｒｏｘ以下である場合、フォトトライアックカプラ４０１の受光部は導通し、ゲート電流がトライアック５６ａへ供給される。また、ゲート電流が供給されない状態でトライアック５６ａに供給される電流がゼロクロスポイントに到達することで、トライアック５６ａは導通状態から非導通状態となる。
【００６０】
トライアック５６ｂの場合は、ＣＰＵ９４からハイレベルのＧＡＴＥ＿Ｂ信号が出力されることで、抵抗４０６を介してトランジスタ１２８のベース電流が供給され、トランジスタ１２８がオンする。トランジスタ１２８がオンすることで、フォトトライアックカプラ４０２の発光部に電流が流れる。ここで、フォトトライアックカプラ４０２の受光部の端子間電圧がゼロクロス電圧Ｖｚｅｒｏｘ以下である場合、フォトトライアックカプラ４０２の受光部は導通し、ゲート電流がトライアック５６ｂに供給される。また、ゲート電流が供給されない状態でトライアック５６ｂに供給される電流がゼロクロスポイントに到達することで、トライアック５６ｂは導通状態から非導通状態となる。
【００６１】
（第３のＣＭＯＳ出力部の遷移がＨ⇒Ｌのとき）
一方で、駆動指示信号ＤＲＶ＿Ａがローレベルからハイレベルへと遷移することで、ＦＥＴ１３０とＦＥＴ１３１からなる第３のＣＭＯＳ出力部がハイレベルからローレベルへと遷移する。なお、実施例２の第３のＣＭＯＳ出力部は、実施例１の第３のＣＭＯＳ出力部の構成と符号が異なる部分があるものの、素子構成や接続構成は同じであり、説明を省略する。その結果、コンパレータ１３６の非反転入力端子の電圧は、｛（Ｒ４０７×Ｒ４０８）／（Ｒ４０７＋Ｒ４０８）｝×Ｃ４０９の時定数をもって低下する。すなわち、駆動指示信号ＤＲＶ＿Ａの出力が変化してから抵抗４０７、４０８及びコンデンサ４０９の時定数で決定されている時間だけ遅延して、コンパレータ１３６の非反転入力端子の電圧が低下する。ここで、Ｒ４０７とＲ４０８はそれぞれ抵抗４０７と抵抗４０８の抵抗値を、Ｃ４０９はコンデンサ４０９の容量値を示す。コンパレータ１３６は、非反転入力端子の電圧と、反転入力端子に接続された抵抗１３７と抵抗１３８からなる第３の基準電圧とを比較する。コンパレータ１３６による比較の結果、非反転入力端子の電圧が第３の基準電圧未満の場合、コンパレータ１３６の出力端子である／ＤＩＳＡＢＬＥ＿Ｂ信号はローレベル状態となる。例えば、第１の基準電圧と第３の基準電圧とを１／２×Ｖｃｃとする。また、第３のＣＭＯＳ出力部がハイレベルからローレベルへと遷移する際の／ＤＩＳＡＢＬＥ＿Ｂ信号とＧＡＴＥ＿Ａ信号との時定数の関係を、
｛（Ｒ４０７×Ｒ４０８）／（Ｒ４０７＋Ｒ４０８）｝×Ｃ４０９
＜Ｒ４０４×Ｃ４０５
とする。ここで、時定数｛（Ｒ４０７×Ｒ４０８）／（Ｒ４０７＋Ｒ４０８）｝×Ｃ４０９をτ１１、時定数Ｒ４０４×Ｃ４０５をτ１２とする。これにより、／ＤＩＳＡＢＬＥ＿Ｂ信号がローレベル状態となってからＧＡＴＥ＿Ａ信号がハイレベル状態となる。すなわち、先にトライアック５６ｂの制御が無効状態とされてから、トライアック５６ａが導通状態となる。
【００６２】
（第３のＣＭＯＳ出力部の遷移がＬ⇒Ｈのとき）
また、駆動指示信号ＤＲＶ＿Ａがハイレベルからローレベルへと遷移する場合、第３のＣＭＯＳ出力部がローレベルからハイレベルへと遷移する。その結果、コンパレータ１３６の非反転入力端子の電圧は、Ｒ４０７×Ｃ４０９の時定数をもって上昇する。すなわち、駆動指示信号ＤＲＶ＿Ａの出力が変化してから抵抗４０７及びコンデンサ４０９の時定数で決定されている時間だけ遅延して、コンパレータ１３６の非反転入力端子の電圧が上昇する。コンパレータ１３６による比較の結果、非反転入力端子の電圧が第３の基準電圧以上の場合、コンパレータ１３６の出力端子である／ＤＩＳＡＢＬＥ＿Ｂ信号がハイインピーダンス状態となる。第３のＣＭＯＳ出力部がローレベルからハイレベルへの遷移する際の／ＤＩＳＡＢＬＥ＿Ｂ信号とＧＡＴＥ＿Ａ信号との時定数の関係を、
Ｒ４０７×Ｃ４０９＞Ｒ４０４×Ｃ４０５
とする。ここで、時定数Ｒ４０７×Ｃ４０９をτ１３とする。これにより、ＧＡＴＥ＿Ａ信号がローレベルとなってから／ＤＩＳＡＢＬＥ＿Ｂ信号がハイインピーダンス状態となる。すなわち、先にトライアック５６ａが非導通状態となってから、トライアック５６ｂの制御の無効状態が解除される。
【００６３】
［制御回路の動作］
図８は、交流電源５５と、フォトトライアックカプラ４０１の駆動可能タイミングと、駆動指示信号ＤＲＶ＿Ａと、／ＤＩＳＡＢＬＥ＿Ｂ信号と、ＧＡＴＥ＿Ａ信号と、トライアック５６ａの供給電流とのタイミングの関係を示す。図８の（ｉ）、（ｉｉｉ）〜（ｖｉ）は、図５の（ｉ）〜（ｖ）と同様の波形を示すグラフであり、説明を省略する。（ｉｉ）はフォトトライアックカプラ４０１の駆動可能タイミングを示し、ハイレベルを「駆動可」とし、ローレベルを「駆動不可」とする。
【００６４】
ここで、第１の基準電圧と第３の基準電圧は１／２×Ｖｃｃとし、フォトトライアックカプラ４０１のゼロクロス電圧Ｖｚｅｒｏｘは２０Ｖとする。また、抵抗４０４は１８ｋΩ、抵抗４０７は３３ｋΩ、抵抗４０８は１００Ω、コンデンサ４０５とコンデンサ４０９は０．１μＦとしている。更に、２０Ｖのゼロクロス電圧Ｖｚｅｒｏｘに対し、フォトトライアックカプラ４０１の受光部の端子間電圧がゼロクロス電圧Ｖｚｅｒｏｘ以下となり導通可能となっている時間をｔｓｓｒ  ｏｎとする。期間ｔｓｓｒ  ｏｎは、交流電源５５の交流電圧のゼロクロスポイントの前後０．５ｍｓｅｃ程度の期間に限定される。
【００６５】
（トライアック５６ａの導通（オン））
タイミングｔ５００から約２ｍｓｅｃが経過したタイミングｔ５０１で、ＣＰＵ９４からハイレベルの駆動指示信号ＤＲＶ＿Ａが出力される（図８（ｉｉｉ））。タイミングｔ５０１から８μｓｅｃ程度が経過したタイミングｔ５０２で／ＤＩＳＡＢＬＥ＿Ｂ信号がローレベルとなる（図８（ｉｖ））。タイミングｔ５０１からタイミングｔ５０２までの時間は、時定数τ１１に相当する。ＧＡＴＥ＿Ａ信号は、タイミングｔ５０１から１．１ｍｓｅｃ程度経過したタイミングｔ５０３でハイレベルとなる（図８（ｖ））。タイミングｔ５０１からタイミングｔ５０３までの時間は、時定数τ１２に相当する。
【００６６】
ここで、／ＤＩＳＡＢＬＥ＿Ｂ信号がローレベルとなったタイミングｔ５０２からＧＡＴＥ＿Ａ信号がハイレベル出力となるタイミングｔ５０３までの期間を第３の期間とする（τ１２−τ１１）。第３の期間は、導通可能期間ｔｓｓｒ  ｏｎよりも長く設定している（τ１２−τ１１＞ｔｓｓｒ  ｏｎ）。また、ＧＡＴＥ＿Ａ信号のハイレベル状態を、交流電源５５の１半波の周期である１０ｍｓｅｃ程度継続する。これにより、ＧＡＴＥ＿Ａ信号がハイレベルの期間内にフォトトライアックカプラ４０１の導通可能期間ｔｓｓｒ  ｏｎ、すなわち駆動可となる期間が入ることとなり、トライアック５６ａのゲート電流の供給が開始される（図８（ｖｉ））。
【００６７】
（トライアック５６ａの非導通（オフ））
タイミングｔ５００から約１２ｍｓｅｃが経過したタイミングｔ５０６で、ＣＰＵ９４からローレベルの駆動指示信号ＤＲＶ＿Ａが出力される（図８（ｉｉｉ））。タイミングｔ５０６から１．１ｍｓｅｃ程度経過したタイミングｔ５０７でＧＡＴＥ＿Ａ信号がローレベルとなる（図８（ｖ））。タイミングｔ５０６からタイミングｔ５０７までの時間は、時定数τ１２に相当する。／ＤＩＳＡＢＬＥ＿Ｂ信号は、タイミングｔ５０６から２．２ｍｓｅｃ程度経過したタイミングｔ５０８でハイインピーダンス状態となる（図８（ｉｖ））。タイミングｔ５０６からタイミングｔ５０８までの時間は、時定数τ１３に相当する。第３の期間と同様に、タイミングｔ５０７からタイミングｔ５０８までの期間を第４の期間とする（τ１３−τ１２）。第４の期間は、導通可能期間ｔｓｓｒ  ｏｎよりも長く設定している（τ１３−τ１２＞ｔｓｓｒ  ｏｎ）。第４の期間、実施例２では、１．１（＝２．２−１．１）ｍｓｅｃ程度が経過したタイミングｔ５０８で、／ＤＩＳＡＢＬＥ＿Ｂ信号がハイインピーダンス状態となる。
【００６８】
例えば／ＤＩＳＡＢＬＥ＿Ｂ信号がハイインピーダンス状態となったタイミングｔ５０８で、ＧＡＴＥ＿Ｂ信号がハイレベルであっても、フォトトライアックカプラ４０２の導通可能期間ｔｓｓｒ  ｏｎではない（図８（ｉｉ））。このため、トライアック５６ａの導通が終了する際のゼロクロスポイントを迎えるタイミングｔ５０９まで、トライアック５６ｂへのゲート電流の供給は開始されない。このように、実施例２では、／ＤＩＳＡＢＬＥ＿Ｂ信号として、ＧＡＴＥ＿Ａ信号のハイレベルの出力期間の前後に導通可能期間ｔｓｓｒ  ｏｎよりも長い期間をそれぞれ設けた信号とする。このようなＧＡＴＥ＿Ｂ信号が無効となる期間を設けることにより、交流電源５５の同一の１半波中にトライアック５６ｂとトライアック５６ａとの両方が同時に電力供給可能となることを防止する構成となる。
【００６９】
つまり、ゼロクロス検知機能を有するフォトトライアックカプラを用いる場合は、他方のトライアックを制限する回路を一つ設ける構成でよい。これにより、駆動指示信号ＤＲＶ＿ＡとＧＡＴＥ＿Ｂ信号とが同時にハイレベル状態となった場合においてもトライアック５６ａ及びトライアック５６ｂに同時に電力が供給されることを防止することができる。
【００７０】
［発熱体を増やした場合］
また、図９に示す様な発熱体５４ｂを増やした構成の場合においても、実施例１と同様にトライアック５６ａ及びトライアック５６ｂに、同時に電力が供給されることが防止されている。なお、上述した構成を同じ構成には同じ符号を付し、説明を省略する。そのため、実施例２で発熱体を増やした場合でも、発熱体５４ｂ１と発熱体５４ｂ２と発熱体５４ｂ３とのどれか一つにしか電力が供給されない構成となっている。
【００７１】
以上、実施例２によれば、制御部に異常が発生した場合でも、電力が供給される発熱体を制限し、加熱装置の過昇温を防止することができる。
【実施例３】
【００７２】
実施例１では、複数のフォトトライアックカプラに対して駆動信号が同時に供給されない構成、実施例２ではフォトトライアックカプラの特性を利用して受光部が同時に導通状態となることを防止する構成について説明した。実施例３では、フォトトライアックカプラ１０５の発光部とフォトトライアックカプラ１１８の発光部に供給される電源電圧を選択する構成について説明する。
【００７３】
［制御回路］
図１０に実施例３の制御回路の概略図を示す。ＣＰＵ９４はＧＡＴＥ信号とＳＥＬＥＣＴ信号の２つの信号を用いてフォトトライアックカプラ１０５又はフォトトライアックカプラ１１８を制御する。なお、図４等と同じ構成には同じ符号を付し、説明を省略する。
【００７４】
（フォトトライアックカプラ１０５）
例えば、コンパレータ６０２の非反転入力端子に接続されたＳＥＬＥＣＴ信号がローレベル状態からハイレベル状態となった際に、この電圧が抵抗６０３と抵抗６０４とによる第５の基準電圧以上の場合、コンパレータ６０２の出力はハイインピーダンスとなる。コンパレータ６０２の出力がローレベルからハイインピーダンスとなることで、抵抗６０５とコンデンサ６０６による時定数Ｒ６０５×Ｃ６０６をもってコンパレータ６０７の反転入力端子の電圧は上昇する。すなわち、ＳＥＬＥＣＴ信号の出力が変化してから抵抗６０５及びコンデンサ６０６の時定数で決定されている時間だけ遅延して、コンパレータ６０７の反転入力端子の電圧が上昇する。ここで、Ｒ６０５は抵抗６０５の抵抗値を、Ｃ６０６はコンデンサ６０６の容量値を示す。
【００７５】
コンパレータ６０７の反転入力端子の電圧が抵抗６０９と抵抗６１０とによる第６の基準電圧以上となることで、コンパレータ６０７の出力端子はローレベル状態となる。コンパレータ６０７の出力は抵抗６１１と抵抗６１２とにより分圧され、分圧された電圧がＦＥＴ６１３のゲート端子に印加される。その結果、ＦＥＴ６１３が導通状態となることで、電源回路（不図示）（第１の供給手段）により供給される第１の電圧である電源電圧ＶＳＳＲＡがフォトトライアックカプラ１０５の発光部に供給される。更に、ＣＰＵ９４がハイレベルのＧＡＴＥ信号を出力することにより、フォトトライアックカプラ１０５の発光部に電流が流れ、フォトトライアックカプラ１０５の受光部は導通状態となり、トライアック５６ａが導通状態となる。
【００７６】
また、ＳＥＬＥＣＴ信号がローレベルになると、コンパレータ６０２の出力がハイインピーダンスからローレベルとなる。そうすると、コンパレータ６０７の反転入力端子の電圧は、抵抗６０５と抵抗６０８とコンデンサ６０６による時定数｛（Ｒ６０５×Ｒ６０８）／（Ｒ６０５＋Ｒ６０８）｝×Ｃ６０６にて減少する。すなわち、ＳＥＬＥＣＴ信号の出力が変化してから抵抗６０５、６０８及びコンデンサ６０６の時定数で決定されている時間だけ遅延して、コンパレータ６０７の反転入力端子の電圧が減少する。ここで、Ｒ６０８は抵抗６０８の抵抗値を示す。コンパレータ６０７の反転入力端子の電圧が第６の基準電圧未満となることで、コンパレータ６０７の出力端子はハイインピーダンス状態となる。その結果、ＦＥＴ６１３は非導通状態となり、フォトトライアックカプラ１０５の発光部への電源電圧ＶＳＳＲＡが遮断される。これにより、ハイレベルのＧＡＴＥ信号が出力されてもフォトトライアックカプラ１０５は動作しない状態となる。
【００７７】
（フォトトライアックカプラ１１８）
一方で、コンパレータ６１４の反転入力端子に接続されたＳＥＬＥＣＴ信号がハイレベル状態からローレベル状態となった際に、この電圧が抵抗６１５と抵抗６１６とによる第７の基準電圧未満の場合、コンパレータ６１４の出力はハイインピーダンスとなる。コンパレータ６１４の出力がローレベルからハイインピーダンスとなることで、抵抗６１７とコンデンサ６１８による時定数Ｒ６１７×Ｃ６１８をもってコンパレータ６２０の反転入力端子の電圧は上昇する。すなわち、ＳＥＬＥＣＴ信号の出力が変化してから抵抗６１７及びコンデンサ６１８の時定数で決定されている時間だけ遅延して、コンパレータ６２０の反転入力端子の電圧が上昇する。ここでＲ６１７は抵抗６１７の抵抗値を、Ｃ６１８はコンデンサ６１８の容量値を示す。
【００７８】
コンパレータ６２０の反転入力端子の電圧が、抵抗６２１と抵抗６２２とによる第８の基準電圧以上となることで、コンパレータ６２０の出力端子はローレベル状態となる。コンパレータ６２０の出力は抵抗６２３と抵抗６２４とにより分圧され、分圧された電圧がＦＥＴ６２５のゲート端子に印加される。その結果、ＦＥＴ６２５が導通状態となることで、電源回路（不図示）（第２の供給手段）により供給される第２の電圧である電源電圧ＶＳＳＲＢがフォトトライアックカプラ１１８の発光部に供給される。更に、ＣＰＵ９４がハイレベルのＧＡＴＥ信号を出力することにより、フォトトライアックカプラ１１８の発光部に電流が流れ、フォトトライアックカプラ１１８の受光部は導通状態となり、トライアック５６ｂが導通状態となる。
【００７９】
また、ＳＳＥＬＥＣＴ信号がローレベルになると、コンパレータ６１４の出力がハイインピーダンスからローレベルとなる。そうすると、コンパレータ６２０の反転入力端子の電圧は、抵抗６１７と抵抗６１９とコンデンサ６１８による時定数｛（Ｒ６１７×Ｒ６１９）／（Ｒ６１７＋Ｒ６１９）｝×Ｃ６１８をもって減少する。すなわち、ＳＥＬＥＣＴ信号の出力が変化してから抵抗６１７、６１９及びコンデンサ６１８の時定数で決定されている時間だけ遅延して、コンパレータ６２０の反転入力端子の電圧が減少する。ここでＲ６１９は抵抗６１９の抵抗値を示す。コンパレータ６２０の反転入力端子の電圧が第８の基準電圧未満となることで、コンパレータ６２０の出力端子はハイインピーダンス状態となる。その結果、ＦＥＴ６２５は非導通状態となり、フォトトライアックカプラ１１８の発光部への電源電圧ＶＳＳＲＢの供給が遮断される。これにより、ハイレベルのＧＡＴＥ信号が出力されてもフォトトライアックカプラ１１８は動作しない状態となる。
【００８０】
表１にＳＥＬＥＣＴ信号の出力状態と駆動可能となるトライアック５６の関係を示す。表１は、１行目にＣＰＵ９４から出力されるＳＥＬＥＣＴ信号の状態（Ｈ又はＬ）、２行目に供給可能となる電源電圧、３行目に駆動対象となるトライアック５６、４行目にＣＰＵ９４から出力されるトライアックの駆動信号をそれぞれ示す。
【００８１】
【表１】
2020115187.tif 000003
【００８２】
ＣＰＵ９４から出力されるＳＥＬＥＣＴ信号がハイレベル（Ｈ）の場合、電源電圧ＶＳＳＲＡが供給可能となり、トライアック５６ａが駆動対象となり、ＣＰＵ９４はＧＡＴＥ信号を出力することによりトライアック５６ａを制御する。一方、ＣＰＵ９４から出力されるＳＥＬＥＣＴ信号がローレベル（Ｌ）の場合、電源電圧ＶＳＳＲＢが供給可能となり、トライアック５６ｂが駆動対象となり、ＣＰＵ９４はＧＡＴＥ信号を出力することによりトライアック５６ｂを制御する。以上のことから、トライアック５６ａに対しては、ハイレベルのＳＥＬＥＣＴ信号が第１の信号に相当し、ローレベルのＳＥＬＥＣＴ信号が第２の信号に相当する。トライアック５６ｂに対しては、ローレベルのＳＥＬＥＣＴ信号が第１の信号に相当し、ハイレベルのＳＥＬＥＣＴ信号が第２の信号に相当する。このように、ＳＥＬＥＣＴ信号のハイレベル又はローレベルの状態に応じて、トライアック５６ａとトライアック５６ｂのどちらか一方しか駆動できない状態となっていることがわかる。なお、電源電圧ＶＳＳＲＡ、ＶＳＳＲＢは、電源電圧Ｖｃｃであってもよい。
【００８３】
［制御回路の動作］
図１１にＳＥＬＥＣＴ信号のローレベルからハイレベル又はハイレベルからローレベルへと切り替える際の電源電圧ＶＳＳＲＡと電源電圧ＶＳＳＲＢの出力状態の関係を示す。図１１で、（ｉ）は交流電源５５［Ｖ］の波形を示し、（ｉｉ）はＳＥＬＥＣＴ信号の波形（ハイレベル（Ｈ）、ローレベル（Ｌ））を示す。（ｉｉｉ）は電源電圧ＶＳＳＲＡの波形を示し、ハイレベルのとき電源電圧Ｖｃｃが供給され、ローレベルのとき０Ｖとなっている。（ｉｖ）は電源電圧ＶＳＳＲＢの波形を示し、ハイレベルのとき電源電圧Ｖｃｃが供給され、ローレベルのとき０Ｖとなっている。（ｖ）はフォトトライアックカプラ１０５、１１８の駆動可能タイミングを示し、ハイレベルを「不可」とし、ローレベルを「可」とする。いずれも横軸は時間［ミリ秒（ｍｓｅｃ）］を示す。
【００８４】
なお、図１１の波形に関わる抵抗等の定数は、例えば次の通りである。抵抗６０３と、抵抗６０４と、抵抗６０９と、抵抗６１０と、抵抗６１５と、抵抗６１６と、抵抗６２１と、抵抗６２２とは１ｋΩである。この抵抗定数によって第５の基準電圧から第８の基準電圧は、１／２×Ｖｃｃとする。抵抗６０５と抵抗６１７は３３ｋΩ、抵抗６０８と、抵抗６１２と、抵抗６１９と抵抗６２４は１００Ω、抵抗６１１と抵抗６２３は１０ｋΩ、コンデンサ６０６とコンデンサ６１８は０．４７μＦである。
【００８５】
ＳＥＬＥＣＴ信号がローレベルからハイレベルに遷移したタイミングｔ８０１で（図５（ｉｉ））、コンパレータ６２０の出力は約３０μｓｅｃ遅れてハイインピーダンスとなり、タイミングｔ８０２で電源電圧ＶＳＳＲＢは遮断される（図１１（ｉｖ））。また、コンパレータ６０７の出力は約１０．７ｍｓｅｃ遅れてローレベル状態となり、タイミングｔ８０３で電源電圧ＶＳＳＲＡは供給される（図１１（ｉｉｉ））。その結果、電源電圧ＶＳＳＲＡ及び電源電圧ＶＳＳＲＢのどちらも出力されない１０．６（＝１０．７−０．０３）ｍｓｅｃ程度の第５の期間が発生する。タイミングｔ８０３からタイミングｔ８０５は、フォトトライアックカプラ１０５が駆動可能な期間である（図１１（ｖ））。
【００８６】
また、タイミングｔ８０４におけるＳＥＬＥＣＴ信号のハイレベルからローレベルへの遷移においても（図１１（ｉｉ））、電源電圧ＶＳＳＲＡは約３０μｓｅｃ遅れてタイミングｔ８０５で遮断され（図１１（ｉｉｉ））る。そして、電源電圧ＶＳＳＲＢは約１０．７ｍｓｅｃ遅れてタイミングｔ８０６で供給される（図１１（ｉｖ））。この場合も、電源電圧ＶＳＳＲＡ及び電源電圧ＶＳＳＲＢのどちらも出力されない１０．６ｍｓｅｃ程度の第６の期間が発生する。タイミングｔ８０６からタイミングｔ８０７は、フォトトライアックカプラ１１８が駆動可能な期間である（図１１（ｖ））。
【００８７】
つまり、駆動対象のトライアック５６を切り替える際に、両方のトライアック５６に対してゲート電流を供給できない期間として、交流電源５５の１半波の周期よりも長い期間が設けられる。そのため、どちらか一方のトライアック５６が電力を供給中であった場合でも、必ず供給されている電流のゼロクロスポイントに到達した上で停止した後に、他方のトライアック５６にゲート電流を供給可能となる。
【００８８】
このような構成により、ＣＰＵ９４に異常が発生し、ＧＡＴＥ信号とＳＥＬＥＣＴ信号とが同時にハイレベル状態となった場合に、トライアック５６ａ及びトライアック５６ｂが同時に電力が供給されることを防止できる。また、これらの信号がハイレベルからローレベル又はその逆の遷移が異常なタイミングで発生してもトライアック５６ａ及びトライアック５６ｂが同時に電力が供給されることを防止できる。
【００８９】
［発熱体を増やした場合］
また、図１２に示す様な発熱体５４ｂを増やした構成の場合においても、実施例１と同様にトライアック５６ａ及びトライアック５６ｂに、同時に電力が供給されることが防止されている。なお、上述した構成を同じ構成には同じ符号を付し、説明を省略する。そのため、実施例３で発熱体を増やした場合でも、発熱体５４ｂ１と発熱体５４ｂ２と発熱体５４ｂ３とのどれか一つにしか電力が供給されない構成となっている。
【００９０】
以上、実施例３によれば、制御部に異常が発生した場合でも、電力が供給される発熱体を制限し、加熱装置の過昇温を防止することができる。
【符号の説明】
【００９１】
５０                定着装置
５４ｂ１、５４ｂ２  発熱体
５６ａ、５６ｂ      双方向サイリスタ
９４                ＣＰＵ
【図１】
2020115187.tif 000004
【図２】
2020115187.tif 000005
【図３】
2020115187.tif 000006
【図４】
2020115187.tif 000007
【図５】
2020115187.tif 000008
【図６】
2020115187.tif 000009
【図７】
2020115187.tif 000010
【図８】
2020115187.tif 000011
【図９】
2020115187.tif 000012
【図１０】
2020115187.tif 000013
【図１１】
2020115187.tif 000014
【図１２】
2020115187.tif 000015
【図１３】
2020115187.tif 000016