(57)【要約】【課題】スイッチ素子を高周波数で駆動する場合には、配線のインダクタンスに起因してサージ電圧が生じる。素子の耐圧を上げると素子の消費電力が増加する等によって電力損失が増加する。【解決手段】対をなす第１電源端子および第２電源端子と、対をなす第３電源端子および第４電源端子と、第１電源端子および第４電源端子の間に順次接続された第１〜第ｎのスイッチと、第１電源端子および第３電源端子の間に順次接続された第１〜第ｎの整流素子と、それぞれ第Ｎのスイッチと第（Ｎ＋１）のスイッチとの間の第Ｎの端子と、第Ｎの整流素子と第（Ｎ＋１）の整流素子との間の第Ｎの端子との間に物理的に配置され電気的に接続された第１〜第（ｎ−１）のキャパシタとを備え、第１〜第ｎのスイッチのそれぞれと、第１〜第ｎの整流素子のそれぞれとは、物理的に並ぶように配置される電力変換装置が提供される。【選択図】図３
2020171163.tif 000002
【特許請求の範囲】
【請求項１】
互いに対をなす第１電源端子および第２電源端子と、
互いに対をなす第３電源端子および第４電源端子と、
前記第１電源端子および前記第４電源端子の間に順次電気的かつ物理的に直列に接続された第１から第ｎのスイッチ（ｎは２以上の整数）と、
前記第１電源端子および前記第３電源端子の間に順次電気的かつ物理的に直列に接続された第１から第ｎの整流素子と、
それぞれ第Ｎのスイッチ（Ｎは１≦Ｎ≦ｎ−１の各整数）と第（Ｎ＋１）のスイッチとの間の第Ｎのスイッチ側端子と、第Ｎの整流素子と第（Ｎ＋１）の整流素子との間の第Ｎの整流素子側端子との間に物理的に配置され、前記第Ｎのスイッチ側端子および前記第Ｎの整流素子側端子の間に電気的に接続された第１から第（ｎ−１）のキャパシタと、
を備え、
前記第１から第ｎのスイッチのそれぞれと、前記第１から第ｎの整流素子のそれぞれとは、物理的に並ぶように配置される
電力変換装置。
【請求項２】
前記第１から第ｎのスイッチと、前記第１から第ｎの整流素子とは、物理的に平行な２つの直線上に配置され、
各キャパシタは、前記２つの直線に対して物理的に直交するように配置される、
請求項１に記載の電力変換装置。
【請求項３】
前記第１から第ｎのスイッチは、少なくとも１つのスイッチモジュールに内蔵され、
前記第１から第ｎの整流素子は、少なくとも１つの整流素子モジュールに内蔵される、
請求項１または２に記載の電力変換装置。
【請求項４】
各スイッチモジュールは各スイッチ側端子を露出し、各整流素子モジュールは各整流素子側端子を露出しており、
各キャパシタは、前記少なくとも１つのスイッチモジュールの何れかと、前記少なくとも１つの整流素子モジュールの何れかとに装着される、
請求項３に記載の電力変換装置。
【請求項５】
各整流素子はダイオードである、
請求項１から４のいずれか一項に記載の電力変換装置。
【請求項６】
第ｎのスイッチと前記第４電源端子との間の第ｎのスイッチ側端子と、第ｎの整流素子と前記第３電源端子との間の第ｎの整流素子側端子との間に物理的に配置され、前記第ｎのスイッチ側端子および前記第ｎの整流素子側端子の間に電気的に接続された第ｎのキャパシタをさらに備える、
請求項５に記載の電力変換装置。
【請求項７】
前記第１から第ｎのスイッチのうち何れかのスイッチがオンされる場合に電流を流してエネルギを蓄積し、当該スイッチがオフされる場合にエネルギを電流として放出するインダクタをさらに備える、
請求項５または６に記載の電力変換装置。
【請求項８】
前記第１電源端子および前記第２電源端子は、電源入力端子であり、
前記第３電源端子および前記第４電源端子は、電源出力端子であり、
当該電力変換装置は昇圧チョッパである、
請求項５から７のいずれか一項に記載の電力変換装置。
【請求項９】
前記第１電源端子および前記第２電源端子は、電源出力端子であり、
前記第３電源端子および前記第４電源端子は、電源入力端子であり、
当該電力変換装置は降圧チョッパである、
請求項５から７のいずれか一項に記載の電力変換装置。
【請求項１０】
各整流素子はスイッチである、
請求項１から４のいずれか一項に記載の電力変換装置。
【請求項１１】
前記第１電源端子および前記第２電源端子は、電源出力端子であり、
前記第３電源端子および前記第４電源端子は、電源入力端子であり、
当該電力変換装置はインバータである、
請求項１０に記載の電力変換装置。
【請求項１２】
請求項１から１１のいずれか一項に記載され、並列に接続された複数の電力変換装置と、
前記第１電源端子および前記第２電源端子と、前記第３電源端子および前記第４電源端子との何れか一方に接続された電源と、
を備える電源装置。
【請求項１３】
前記第１から第ｎのスイッチおよび前記第１から第ｎの整流素子の少なくとも１つはワイドバンドギャップ半導体を含む、
請求項１２に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置および電源装置に関する。
【背景技術】
【０００２】
従来、昇圧チョッパなどの電力変換装置ではスイッチ素子を駆動させることにより電力変換を行う（例えば、特許文献１参照）。
特許文献１  特開２０１３−１９２３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、スイッチ素子を高周波数で駆動する場合には、配線のインダクタンスに起因してサージ電圧が生じる。これに備えて素子の耐圧を上げると素子の消費電力が増加する等によって電力損失が増加してしまう。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明の第１の態様においては、電力変換装置が提供される。電力変換装置は、互いに対をなす第１電源端子および第２電源端子を備えてよい。電力変換装置は、互いに対をなす第３電源端子および第４電源端子を備えてよい。電力変換装置は、第１電源端子および第４電源端子の間に順次電気的かつ物理的に直列に接続された第１から第ｎのスイッチ（ｎは２以上の整数）を備えてよい。電力変換装置は、第１電源端子および第３電源端子の間に順次電気的かつ物理的に直列に接続された第１から第ｎの整流素子を備えてよい。電力変換装置は、それぞれ第Ｎのスイッチ（Ｎは１≦Ｎ≦ｎ−１の各整数）と第（Ｎ＋１）のスイッチとの間の第Ｎのスイッチ側端子と、第Ｎの整流素子と第（Ｎ＋１）の整流素子との間の第Ｎの整流素子側端子との間に物理的に配置され、第Ｎのスイッチ側端子および第Ｎの整流素子側端子の間に電気的に接続された第１から第（ｎ−１）のキャパシタを備えてよい。第１から第ｎのスイッチのそれぞれと、第１から第ｎの整流素子のそれぞれとは、物理的に並ぶように配置されてよい。
【０００５】
第１から第ｎのスイッチと、第１から第ｎの整流素子とは、物理的に平行な２つの直線上に配置されてよい。各キャパシタは、２つの直線に対して物理的に直交するように配置されてよい。
【０００６】
第１から第ｎのスイッチは、少なくとも１つのスイッチモジュールに内蔵されてよい。第１から第ｎの整流素子は、少なくとも１つの整流素子モジュールに内蔵されてよい。
【０００７】
各スイッチモジュールは各スイッチ側端子を露出してよい。各整流素子モジュールは各整流素子側端子を露出してよい。各キャパシタは、少なくとも１つのスイッチモジュールの何れかと、少なくとも１つの整流素子モジュールの何れかとに装着されてよい。
【０００８】
各整流素子はダイオードであってよい。
電力変換装置は、第ｎのスイッチと第４電源端子との間の第ｎのスイッチ側端子と、第ｎの整流素子と第３電源端子との間の第ｎの整流素子側端子との間に物理的に配置され、第ｎのスイッチ側端子および第ｎの整流素子側端子の間に電気的に接続された第ｎのキャパシタをさらに備えてよい。
【０００９】
電力変換装置は、第１から第ｎのスイッチのうち何れかのスイッチがオンされる場合に電流を流してエネルギを蓄積し、当該スイッチがオフされる場合にエネルギを電流として放出するインダクタをさらに備えてよい。
【００１０】
第１電源端子および第２電源端子は電源入力端子であってよい。第３電源端子および第４電源端子は電源出力端子であってよい。電力変換装置は昇圧チョッパであってよい。
【００１１】
第１電源端子および第２電源端子は電源出力端子であってよい。第３電源端子および第４電源端子は電源入力端子であってよい。電力変換装置は降圧チョッパであってよい。
【００１２】
各整流素子はスイッチであってよい。
第１電源端子および第２電源端子は電源出力端子であってよい。第３電源端子および第４電源端子は電源入力端子であってよい。電力変換装置はインバータであってよい。
【００１３】
本発明の第２の態様においては、電源装置が提供される。電源装置は、第１の態様の並列に接続された複数の電力変換装置を備えてよい。電源装置は、第１電源端子および第２電源端子と、第３電源端子および第４電源端子との何れか一方に接続された電源を備えてよい。
【００１４】
第１から第ｎのスイッチおよび第１から第ｎの整流素子の少なくとも１つはワイドバンドギャップ半導体を含んでよい。
【００１５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態に係る電源装置１を示す。
【図２】電力変換装置２の動作を示す。
【図３】電力変換装置２における素子の物理的配置を示す。
【図４】電力変換装置２の外観構成を示す。
【図５】変形例（１）に係る電源装置１Ａを示す。
【図６】変形例（２）に係る電源装置１Ｂを示す。
【図７】電力変換装置２Ｂにおける素子の物理的配置を示す。
【図８】電力変換装置２Ｂの外観構成を示す。
【図９】変形例（３）に係る電源装置１Ｃを示す。
【発明を実施するための形態】
【００１７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１８】
［１．電源装置］
図１は、本実施形態に係る電源装置１を示す。電源装置１は、電源１０と、電力変換装置２とを備える。なお、図中に太字の斜字体で示した「Ｅ」および「Ｅ／２」等は各点での電位を示す。
【００１９】
電源１０は、直流電力の電圧源であり、本実施形態では一例としてＶｉｎ（Ｖ）の電圧を供給可能となっている。例えば、電源１０は、整流ダイオードおよびコンデンサを含む整流回路によって商用周波数（例えば５０Ｈｚまたは６０Ｈｚ）の交流電力を直流電力に整流して供給する回路であってよい。
【００２０】
［１−１．電力変換装置２］
電力変換装置２は、本実施形態では一例として、いわゆる３レベルの昇圧チョッパであり、電源１０から供給される電圧Ｖｉｎを３段階に昇圧して負荷（図示せず）に供給する。電力変換装置２は、第１正側電源端子Ｐ１および第１負側電源端子Ｎ１と、第２正側電源端子Ｐ２および第２負側電源端子Ｎ２と、インダクタＬと、ｎ個のダイオードＤ（ダイオードＤ１〜Ｄｎとも称する）と、ｎ個のスイッチＱ（スイッチＱ１〜Ｑｎとも称する）と、ｎ個のキャパシタＣ（キャパシタＣ１〜Ｃｎとも称する）とを有する。なお、添え字の「１」，…「ｎ」は素子の番号を示す。また、「ｎ」は２以上の整数であり、本実施形態では一例として「２」である。
【００２１】
第１正側電源端子Ｐ１および第１負側電源端子Ｎ１は、第１電源端子および第２電源端子の一例であり、互いに対をなす。第１正側電源端子Ｐ１および第１負側電源端子Ｎ１は、本実施形態では一例として電源入力端子であり、電源１０の正側端子および負側端子に接続される。
【００２２】
第２正側電源端子Ｐ２および第２負側電源端子Ｎ２は、第３電源端子および第４電源端子の一例であり、互いに対をなす。第２正側電源端子Ｐ２および第２負側電源端子Ｎ２は、本実施形態では一例として電源出力端子であり、図示しない負荷の両端に接続される。第２正側電源端子Ｐ２および第２負側電源端子Ｎ２は、Ｖｉｎ（Ｖ）よりも高いＥ（Ｖ）（一例としてＶｉｎが５６５Ｖのときに７１０Ｖ）の電圧を出力可能である。
【００２３】
インダクタＬは、スイッチＱ１，Ｑ２のうち何れかのスイッチがオンされる場合に電流を流してエネルギを蓄積し、当該スイッチがオフされる場合にエネルギを電流として放出する。これにより、電源１０の電圧Ｖｉｎが昇圧されて適宜、放出される。なお、本実施形態では一例として、インダクタＬは、第１正側電源端子Ｐ１と、ダイオードＤ１〜ＤｎおよびスイッチＱ１〜Ｑｎの間のノードＵとの間に接続されているが、第１負側電源端子Ｎ１とスイッチＱｎとの間など他の位置に接続されてもよい。
【００２４】
ダイオードＤ１〜Ｄｎ（本実施形態では一例としてダイオードＤ１〜Ｄ２）は、それぞれ整流素子の一例である。ダイオードＤ１〜Ｄｎは、第１正側電源端子Ｐ１および第２正側電源端子Ｐ２の間（本実施形態では一例としてノードＵと第２正側電源端子Ｐ２との間）に順次電気的に直列に接続され、逆流防止ダイオードとして機能する。各ダイオードＤは、ワイドバンドギャップ半導体を含んでよい。例えば、各ダイオードＤは、ＳｉＣ、ＧａＮ、ダイヤモンド、ＡｌＮ、または、ＺｎＯのいずれかを含みシリコン半導体よりもバンドギャップが大きい（広い）半導体を含んでよい。
【００２５】
ここで、ダイオードＤＮ（但しＮは１≦Ｎ≦ｎの各整数であり、本実施形態では一例として１，２の各整数）とダイオードＤＮ＋１または第２正側電源端子Ｐ２との間には整流素子側端子Ｔ（Ｄ）Ｎが位置してよい。例えば、ダイオードＤ１と、ダイオードＤ２との間には整流素子側端子Ｔ（Ｄ）１が位置し、ダイオードＤ２と第２正側電源端子Ｐ２との間には整流素子側端子Ｔ（Ｄ）２が位置してよい。
【００２６】
スイッチＱ１〜Ｑｎ（本実施形態では一例としてスイッチＱ１〜Ｑ２）は、第１正側電源端子Ｐ１および第２負側電源端子Ｎ２の間（本実施形態では一例としてノードＵと第２負側電源端子Ｎ２との間）に順次電気的に直列に接続される。各スイッチ素子Ｑは、ワイドバンドギャップ半導体（例えばダイオードＤと同種のワイドギャップ半導体）を含んでよい。各スイッチング素子Ｑは、逆阻止型ＩＧＢＴ、ＭＯＳＦＥＴ、または、バイポーラトランジスタ等であってよい。
【００２７】
ここで、スイッチＱＮとスイッチＱＮ＋１または第２負側電源端子Ｎ２との間にはスイッチ側端子Ｔ（Ｑ）Ｎが位置してよい。例えば、スイッチＱ１と、スイッチＱ２との間にはスイッチ側端子Ｔ（Ｑ）１が位置し、スイッチＱ２と第２負側電源端子Ｎ２との間にはスイッチ側端子Ｔ（Ｑ）２が位置してよい。
【００２８】
各キャパシタＣＮは、スイッチ側端子Ｔ（Ｑ）Ｎおよび整流素子側端子Ｔ（Ｄ）Ｎの間に電気的に接続される。例えば、キャパシタＣ１は、スイッチ側端子Ｔ（Ｑ）１および整流素子側端子Ｔ（Ｄ）１の間に電気的に接続される。また、スイッチ側端子Ｔ（Ｑ）２および整流素子側端子Ｔ（Ｄ）２の間に電気的に接続される。
【００２９】
ここで、キャパシタＣｎ（本実施形態では一例としてキャパシタＣ２）は、Ｅ（Ｖ）の電圧を生成するように充放電を行うとともに、負荷（図示せず）に流れる電流を平滑化する。なお、キャパシタＣｎは電力変換装置２に具備されずに、第２正側電源端子Ｐ２および第２負側電源端子Ｎ２に対して外部接続されてもよい。
【００３０】
また、キャパシタＣ１〜Ｃｎ−１（本実施形態では一例としてキャパシタＣ１）は、いわゆるフライングキャパシタとして機能してよい。例えば、キャパシタＣ１は、スイッチング素子Ｑ１〜Ｑ２の駆動によって充放電を繰り返すことで負荷側の電圧値（キャパシタＣ２の両端の電位差）をＥ（Ｖ）にしてよい。一例として、キャパシタＣ１の電圧は、電力変換装置２の停止中には予備充電回路（図示せず）によって、また電力変換装置２の運転中には後述の制御によって、概ねＥ／２（Ｖ）に保たれてよい。これにより、ノードＵには、３レベルの電圧（例えば０、Ｅ／２、Ｅ（Ｖ））が生成される。
【００３１】
キャパシタＣ１〜Ｃｎはフィルムキャパシタであってもよいし、セラミックキャパシタでもよい。なお、スイッチ側端子Ｔ（Ｑ）ＮからキャパシタＣＮを通り整流素子側端子Ｔ（Ｄ）Ｎに至る配線には、意図しない配線インダクタンスＬｓＮが存在し得る。
【００３２】
以上の電源装置１によれば、Ｖｉｎ（Ｖ）からＥ（Ｖ）に昇圧した電力を負荷に供給することができる。また、ダイオードＤやスイッチＱがワイドバンドギャップ半導体を含むので、スイッチング損失を低減することができる。また、スイッチングを高速化することができるため、インダクタＬやキャパシタＣを小型化し、電力変換装置２を小型化することができる。
【００３３】
［１−２．電力変換装置２の動作］
図２は、電力変換装置２の動作を示す。図２に示すように、各スイッチＱは、図示しない制御部からの制御信号により、オンオフの期間および周期が制御される。
【００３４】
ここで、図中の太線矢印は電流の流れを示し、破線の円はオン状態のスイッチ素子を示す。また、太字で示した「Ｖｒ」はスイッチＱ１〜Ｑ２の直列回路の両端電圧、つまりノードＵに対する入力電圧を示す。
【００３５】
まず、図２（ａ）示す状態では、スイッチＱ１，Ｑ２が共にオンにされる。これにより、電圧Ｖｒは０［Ｖ］となり、インダクタＬに流れる誘導電流が増加する。
【００３６】
また、図２（ｂ）に示す状態では、スイッチＱ１がオフにされ、スイッチＱ２がオンにされる。これにより、インダクタＬの誘導電圧により昇圧された電圧が図中の電流経路でキャパシタＣ１に供給され、キャパシタＣ１が充電されて両端の電圧が概ねＥ／２（Ｖ）になる。このときインダクタＬにより昇圧された電圧、および、電圧Ｖｒも概ねＥ／２（Ｖ）になる。
【００３７】
また、図２（ｃ）に示す状態では、スイッチＱ１がオンにされ、スイッチＱ２がオフにされる。これにより、インダクタＬにより昇圧されたＥ／２の電圧と、キャパシタＣ１から放電されるＥ／２の電圧とがキャパシタＣ２に供給され、キャパシタＣ２が充電されて両端の電圧がＥ（Ｖ）になり、この電圧が負荷に供給される。ここで、キャパシタＣ１のキャパシタンスは、上記の充電または放電動作の１回で充放電される電荷量に対して大きく、充放電にともなう電圧変動は小さい（例えばＥ／２の１０％以下）ものとする。
【００３８】
また、図２（ｄ）に示す状態では、スイッチＱ１，Ｑ２が共にオフにされる。このとき、インダクタＬの誘導電圧によりＥ／２よりも高く昇圧された電圧がキャパシタＣ２に供給され、キャパシタＣ２が更に充電される。
【００３９】
ここで、低圧側と高圧側との電圧比が１：２である場合、つまり電圧ＶｒがＥ／２（Ｖ）である場合には、図２（ｂ）と図２（ｃ）の状態が交互に、かつ期間が均等になるように切り換えられてよい。これにより、キャパシタＣ１の充電量と放電量とが等しくされて、その電圧がＥ／２（Ｖ）付近の一定値に保たれる。電源１０の電圧Ｖｉｎが０〜Ｅ／２（Ｖ）の場合には、インダクタＬの電流を一定に保つために、Ｖｒの平均値が０〜Ｅ／２（Ｖ）となるように図２（ａ）〜（ｃ）の状態が切り換えられてよい。この場合、図２（ｂ）の状態および図２（ｃ）の状態は、（ａ）の状態を挟んで交互に、かつ期間が均等になるように制御される。電圧ＶｉｎがＥ／２〜Ｅ（Ｖ）の場合には、インダクタＬの電流を一定に保つために、Ｖｒの平均値がＥ／２〜Ｅ（Ｖ）となるように図２（ｂ）〜（ｄ）の状態が切り換えられてよい。この場合、図２（ｂ）の状態および図２（ｃ）の状態は、（ｄ）の状態を挟んで交互に、かつ期間が均等になるように制御される。
【００４０】
以上のような動作において、図２（ｂ）の状態から図２（ｃ）の状態への切り換えや、図２（ｃ）の状態から図２（ｄ）の状態への切り替えを行うと、配線インダクタンスＬｓＮに突入電流や電流の反転、遮断が生じたりすることによってサージ電圧が生じる。
【００４１】
［１−３．電力変換装置２の素子の物理的配置］
図３は、電力変換装置２における素子の物理的配置を示す。
【００４２】
スイッチＱ１〜Ｑｎ（本実施形態では一例としてスイッチＱ１〜Ｑ２）と、ダイオードＤ１〜Ｄｎ（本実施形態では一例としてダイオードＤ１〜Ｄ２）とは、それぞれ物理的に直列に接続され、別言すれば、それぞれ１つの直線をなすように接続される。スイッチＱ１〜Ｑｎと、ダイオードＤ１〜Ｄｎとは、物理的に平行な２つの直線上にそれぞれ配置されてよい。
【００４３】
また、スイッチＱ１〜Ｑｎ（本実施形態では一例としてスイッチＱ１〜Ｑ２）のそれぞれと、ダイオードＤ１〜Ｄｎ（本実施形態では一例としてダイオードＤ１〜Ｄ２）のそれぞれとは、物理的に並ぶように配置される。本図では、スイッチＱ１とダイオードＤ１とが物理的に並んで配置され、スイッチＱ２とダイオードＤ２とが物理的に並んで配置される。
【００４４】
ここで、本実施形態においては一例として、スイッチＱ１〜ＱｎはスイッチモジュールＭＱ１に内蔵されてよく、ダイオードＤ１〜ＤｎはダイオードモジュールＭＤ１に内蔵されてよい。スイッチモジュールＭＱ１は各スイッチ側端子Ｔ（Ｑ）（本実施形態では一例としてＴ（Ｑ）１、Ｔ（Ｑ）２）を露出し、ダイオードモジュールＭＤ１は各整流素子側端子Ｔ（Ｄ）（本実施形態では一例としてＴ（Ｄ）１、Ｔ（Ｄ）２）を露出してよい。これに加え、スイッチモジュールＭＱ１はスイッチＱ１と第１正側電源端子Ｐ１との間に位置するスイッチ側端子Ｔ（Ｑ）０を露出し、ダイオードモジュールＭＤ１はダイオードＤ１と第１正側電源端子Ｐ１との間に位置する整流素子側端子Ｔ（Ｄ）０を露出してよく、これらのスイッチ側端子Ｔ（Ｑ）０，整流素子側端子Ｔ（Ｄ）０を介して第１正側電源端子Ｐ１に電気的に接続されてよい。
【００４５】
キャパシタＣＮ（本実施形態においては一例としてＮは１，２の各整数）のそれぞれは、スイッチ側端子Ｔ（Ｑ）Ｎと整流素子側端子Ｔ（Ｄ）Ｎとの間に物理的に配置される。例えば、キャパシタＣ１は、スイッチ側端子Ｔ（Ｑ）１と、整流素子側端子Ｔ（Ｄ）１との間に物理的に配置され、キャパシタＣ２はスイッチ側端子Ｔ（Ｑ）２と、整流素子側端子Ｔ（Ｄ）２との間に物理的に配置される。
【００４６】
各キャパシタＣは、スイッチＱ１〜Ｑｎが配置された直線、および、ダイオードＤ１〜Ｄｎが配置された直線に対して物理的に直交するように配置されてよい。各キャパシタＣは、スイッチモジュールＭＱ１およびダイオードモジュールＭＤ１から露出したスイッチ側端子Ｔ（Ｑ），整流素子側端子Ｔ（Ｄ）を介してスイッチモジュールＭＱ１と、ダイオードモジュールＭＤ１とに装着されてよい。
【００４７】
以上の電力変換装置２によれば、電気的かつ物理的に直列に接続されたスイッチＱ１〜Ｑｎ（本実施形態では一例としてスイッチＱ１〜Ｑ２）のそれぞれと、電気的かつ物理的に直列に接続されたダイオードＤ１〜Ｄｎ（本実施形態では一例としてダイオードＤ１〜Ｄ２）のそれぞれとが物理的に並ぶように配置され、キャパシタＣ１〜Ｃｎ（本実施形態では一例としてキャパシタＣ１〜Ｃ２）がそれぞれスイッチＱ間のスイッチ側端子Ｔ（Ｑ）と、ダイオードＤ間の整流素子側端子Ｔ（Ｄ）との間に物理的に配置されて当該端子Ｔ（Ｑ），Ｔ（Ｄ）間に電気的に接続される。従って、スイッチＱ間の端子Ｔ（Ｑ）からキャパシタＣを通ってダイオードＤ間の端子Ｔ（Ｄ）に至る電流経路が最短（または概ね最短）となり、配線インダクタンスが小さくなるため、スイッチＱの駆動により当該電流経路に発生するサージ電圧を低減することができる。よって、サージ電圧による素子破壊を防止することができる。また、素子の耐圧を上げる場合と異なり、スイッチング損失の低下を防止すると共に、装置の大型化を防止することができる。
【００４８】
また、スイッチＱ１〜Ｑｎと、ダイオードＤ１〜Ｄｎとは平行な２つの直線上に配置され、各キャパシタＣは当該２つの直線に対して直交するよう配置される。従って、スイッチＱ間のスイッチ側端子Ｔ（Ｑ）からキャパシタＣを通ってダイオードＤ間の整流素子側端子Ｔ（Ｄ）に至る電流経路が最短となり、配線インダクタンスが小さくなるため、スイッチＱの駆動により当該電流経路に発生するサージ電圧を確実に低減することができる。
【００４９】
また、各スイッチＱは少なくとも１つのスイッチモジュールＭＱ１に内蔵され、各ダイオードＤは少なくとも１つのダイオードモジュールＭＤ１に内蔵されるので、スイッチモジュールＭＱ１およびダイオードモジュールＭＤ１を配置することで電力変換装置２を製造することができる。従って、電力変換装置２の製造を容易化することができる。
【００５０】
また、各キャパシタＣは、スイッチモジュールＭＱ１およびダイオードモジュールＭＤ１から露出したスイッチ側端子Ｔ（Ｑ），整流素子側端子Ｔ（Ｄ）を介してスイッチモジュールＭＱ１とダイオードモジュールＭＤ１とに装着される。従って、電力変換装置２の製造をいっそう容易化することができる。
【００５１】
［１−４．電力変換装置２の外観構成］
図４は、電力変換装置２の外観構成を示す。
【００５２】
電力変換装置２は、スイッチＱ１〜Ｑ２を含むスイッチモジュールＭＱ１と、ダイオードＤ１〜Ｄ２を含むダイオードモジュールＭＤ１と、キャパシタＣ１、Ｃ２と、１または複数の配線バーＢとを備えてよい。
【００５３】
スイッチモジュールＭＱ１およびダイオードモジュールＭＤ１は、それぞれ平面視長方形状の直方体に形成されてよく、長手方向に沿ってスイッチ側端子Ｔ（Ｑ）０〜Ｔ（Ｑ）２、整流素子側端子Ｔ（Ｄ）０〜Ｔ（Ｄ）２を露出してよい。スイッチ側端子Ｔ（Ｑ）０および整流素子側端子Ｔ（Ｄ）０は、配線バーＢを介して互いに電気的に接続されてよい。
【００５４】
キャパシタＣ１，Ｃ２は、スイッチＱ１〜Ｑ２の配置された直線、および、ダイオードＤ１〜Ｄ２が配置された直線に対して物理的に直交するように、スイッチ側端子Ｔ（Ｑ），整流素子側端子Ｔ（Ｄ）上に配置されてよい。
【００５５】
［２．変形例（１）］
図５は、変形例（１）に係る電源装置１Ａを示す。
【００５６】
本変形例（１）に係る電源装置１Ａは、並列に接続された複数（本図では３つ）の電力変換装置２と、各電力変換装置２における第１正側電源端子Ｐ１および第１負側電源端子Ｎ１に接続された電源１０とを備える。
【００５７】
各電力変換装置２の第２正側電源端子Ｐ２は正側出力端子Ｐに接続され、各電力変換装置２の第２負側電源端子Ｎ２は負側出力端子Ｎに接続される。これにより、電源装置１Ａは、電源１０から供給される電圧Ｖｉｎを各電力変換装置２で昇圧して正側出力端子Ｐおよび負側出力端子Ｎから出力する。
【００５８】
以上の電源装置１Ａによれば、複数の電力変換装置２が並列に接続されるので、電源装置１Ａの全体としての電流容量を増加させることができる。
【００５９】
なお、本図では第１負側電源端子Ｎ１と第２負側電源端子Ｎ２とを同じ端子として図示しているが、別々の端子としてもよい。また、各電力変換装置２がキャパシタＣｎ（本変形例では一例としてキャパシタＣ２）を具備しない場合には、各電力変換装置２の第２正側電源端子Ｐ２および第２負側電源端子Ｎ２に対して共通のキャパシタＣｎが接続されてもよい。一例として、共通のキャパシタＣｎは正側出力端子Ｐおよび負側出力端子Ｎの間に電気的に接続されてよい。
【００６０】
［３．変形例（２）］
図６は、変形例（２）に係る電源装置１Ｂを示す。本変形例に係る電源装置１Ｂの電力変換装置２Ｂは、第１正側電源端子Ｐ１および第２正側電源端子Ｐ２の間に順次電気的に直列に接続された４個のダイオードＤ１〜Ｄ４と、第１正側電源端子Ｐ１および第２負側電源端子Ｎ２の間に順次電気的に直列に接続された４個のスイッチＱ１〜Ｑ４と、スイッチ側端子Ｔ（Ｑ）および整流素子側端子Ｔ（Ｄ）の間に電気的に接続された４個のキャパシタＣ１〜Ｃ４とを有する。
【００６１】
電力変換装置２は、いわゆる５レベルの昇圧チョッパであり、電源１０から電力供給を受けて５段階に昇圧を行い、負荷（図示せず）に供給する。例えば、電力変換装置２Ｂの運転中にスイッチＱ１〜Ｑ４は従来より公知の任意の手法で駆動されてよく、キャパシタＣ１〜Ｃ４の充電電圧はそれぞれＥ／４、２Ｅ／４、３Ｅ／４、Ｅ（Ｖ）に保たれてよい。なお、スイッチ側端子Ｔ（Ｑ）Ｎ（本変形例ではＮは１〜４の各整数）からキャパシタＣＮを通り整流素子側端子Ｔ（Ｄ）Ｎに至る配線には、意図しない配線インダクタンスＬｓＮが存在し得る。
【００６２】
図７は、電力変換装置２Ｂにおける素子の物理的配置を示す。
スイッチＱ１〜Ｑ４と、ダイオードＤ１〜Ｄ４とは、それぞれ物理的に直列に接続されており、一例として物理的に平行な２つの直線上にそれぞれ配置される。また、スイッチＱ１〜スイッチＱ４のそれぞれと、ダイオードＤ１〜ダイオードＤ４のそれぞれとは、物理的に並ぶように配置される。本図では、スイッチＱ１とダイオードＤ１、スイッチＱ２とダイオードＤ２、スイッチＱ３とダイオードＤ３、スイッチＱ４とダイオードＤ４とがそれぞれ物理的に並んで配置される。
【００６３】
ここで、本変形例（２）においては、スイッチＱ１〜Ｑ２はスイッチモジュールＭＱ１に内蔵され、スイッチＱ３〜Ｑ４はスイッチモジュールＭＱ２に内蔵される。スイッチモジュールＭＱ１はスイッチ側端子Ｔ（Ｑ）０〜Ｔ（Ｑ）２を露出し、スイッチモジュールＭＱ２はスイッチ側端子Ｔ（Ｑ）３、Ｔ（Ｑ）４を露出する。これに加え、スイッチモジュールＭＱ２はスイッチＱ２とスイッチＱ３との間に位置するスイッチ側端子Ｔ（Ｑ）２ａを露出してよく、このスイッチ側端子Ｔ（Ｑ）２ａを介してスイッチモジュールＭＱ１に電気的に接続されてよい。
【００６４】
また、ダイオードＤ１〜Ｄ２はダイオードモジュールＭＤ１に内蔵され、ダイオードＤ３〜Ｄ４はダイオードモジュールＭＤ２に内蔵される。ダイオードモジュールＭＤ１は整流素子側端子Ｔ（Ｄ）０〜Ｔ（Ｄ）２を露出し、ダイオードモジュールＭＤ２は整流素子側端子Ｔ（Ｄ）３、Ｔ（Ｄ）４を露出する。これに加え、ダイオードモジュールＭＤ２はダイオードＤ２とダイオードＤ３との間に位置する整流素子側端子Ｔ（Ｄ）２ａを露出してよく、この整流素子側端子Ｔ（Ｄ）２ａを介してダイオードモジュールＭＤ１に電気的に接続されてよい。
【００６５】
キャパシタＣＮ（本変形例では一例としてＮは１〜４の各整数）のそれぞれは、スイッチ側端子Ｔ（Ｑ）Ｎと整流素子側端子Ｔ（Ｄ）Ｎとの間に物理的に配置される。例えば、キャパシタＣ１はスイッチ側端子Ｔ（Ｑ）１と整流素子側端子Ｔ（Ｄ）１との間、キャパシタＣ２はスイッチ側端子Ｔ（Ｑ）２と整流素子側端子Ｔ（Ｄ）２との間、キャパシタＣ３はスイッチ側端子Ｔ（Ｑ）３と整流素子側端子Ｔ（Ｄ）３との間、キャパシタＣ４はスイッチ側端子Ｔ（Ｑ）４と整流素子側端子Ｔ（Ｄ）４との間にそれぞれ物理的に配置される。各キャパシタＣは、スイッチＱ１〜Ｑ４が配置された直線、および、ダイオードＤ１〜Ｄ４が配置された直線に対して物理的に直交するように配置されてよい。
【００６６】
図８は、電力変換装置２Ｂの外観構成を示す。
電力変換装置２Ｂは、スイッチＱ１〜Ｑ２を含むスイッチモジュールＭＱ１と、スイッチＱ３〜Ｑ４を含むスイッチモジュールＭＱ２と、ダイオードＤ１〜Ｄ２を含むダイオードモジュールＭＤ１と、ダイオードＤ３〜Ｄ４を含むダイオードモジュールＭＤ２と、キャパシタＣ１〜Ｃ４と、１または複数の配線バーＢとを備えてよい。
【００６７】
スイッチモジュールＭＱ１，ＭＱ２およびダイオードモジュールＭＤ１，ＭＤ２は、それぞれ平面視長方形状の直方体に形成されてよく、長手方向に沿ってスイッチ側端子Ｔ（Ｑ）０〜Ｔ（Ｑ）２，Ｔ（Ｑ）２ａ〜Ｔ（Ｑ）４、整流素子側端子Ｔ（Ｄ）０〜Ｔ（Ｄ）２、Ｔ（Ｄ）２ａ〜Ｔ（Ｄ）４を露出してよい。整流素子側端子Ｔ（Ｄ）２，Ｔ（Ｄ）２ａは配線バーＢを介して互いに電気的に接続されてよい。また、スイッチ側端子Ｔ（Ｑ）２，Ｔ（Ｑ）２ａは配線バーＢを介して互いに電気的に接続されてよい。これにより、スイッチモジュールＭＱ１，ＭＱ２が互いに物理的に接続される。
【００６８】
キャパシタＣ１〜Ｃ４は、スイッチＱ１〜Ｑ４の配置された直線、および、ダイオードＤ１〜Ｄ４が配置された直線に対して物理的に直交するように、スイッチ側端子Ｔ（Ｑ），整流素子側端子Ｔ（Ｄ）上に配置されてよい。このうち、キャパシタＣ２は、スイッチ側端子Ｔ（Ｑ）２，Ｔ（Ｑ）２ａの間を接続した配線バーＢと、整流素子側端子Ｔ（Ｄ）２，Ｔ（Ｄ）２ａの間を接続した配線バーＢとの間に物理的に配置されてよい。なお、キャパシタＣ２はスイッチ側端子Ｔ（Ｑ）２および整流素子側端子Ｔ（Ｄ）２の間と、スイッチ側端子Ｔ（Ｑ）２ａおよび整流素子側端子Ｔ（Ｄ）２ａの間との少なくとも一方に物理的に配置されてもよい。
【００６９】
以上の電力変換装置２Ｂによれば、ダイオードモジュールＭＤ１，ＭＤ２およびスイッチモジュールＭＱ１，ＭＱ２をそれぞれ直列に接続し、整流素子側端子Ｔ（Ｄ）とスイッチ側端子Ｔ（Ｑ）との間にそれぞれキャパシタＣを配置することで５レベルの昇圧チョッパを形成することができる。同様にして、ダイオードモジュールＭＤ、スイッチモジュールＭＱおよびキャパシタＣの個数を増やすことで５より多い任意のレベル数の昇圧チョッパを形成することができる。
【００７０】
［４．変形例（３）］
図９は、変形例（３）に係る電源装置１Ｃを示す。本変形例に係る電源装置１Ｃは、３つの電力変換装置２Ｃと、キャパシタＣｂとを備える。
【００７１】
［４−１．電力変換装置２Ｃ］
各電力変換装置２Ｃは、互いに対をなす第１電源端子Ｔ１および第２電源端子Ｔ２と、互いに対をなす第３電源端子Ｔ３および第４電源端子Ｔ４と、インダクタＬと、ｎ個の整流素子Ｓ（整流素子Ｓ１〜Ｓｎとも称する）と、ｎ個のスイッチＱ（スイッチＱ１〜Ｑｎとも称する）と、（ｎ−１）個のキャパシタＣ（キャパシタＣ１〜Ｃｎ−１とも称する）とを有する。
【００７２】
ここで、本変形例に係る各電力変換装置２Ｃは、双方向に電力変換を行う装置であってよい。例えば、各電力変換装置２Ｃは、第１電源端子Ｔ１および第２電源端子Ｔ２から入力される交流電力を整流して第３電源端子Ｔ３および第４電源端子Ｔ４から出力する整流回路、ならびに、第３電源端子Ｔ３および第４電源端子Ｔ４から入力される直流電力をＤＣ／ＡＣ変換して第１電源端子Ｔ１および第２電源端子Ｔ２から出力するインバータ回路として機能する。各電力変換装置２Ｃがインバータ回路として機能する場合には、３つの電力変換装置２Ｃは単相インバータとして機能してもよいし、３相インバータとして機能してもよい。なお、電力変換装置２Ｃは整流回路およびインバータ回路の一方としてのみ機能してもよい。
【００７３】
第１電源端子Ｔ１および第２電源端子Ｔ２は、本変形例では一例として交流電力の入出力端子であり、電力変換装置２Ｃが整流回路として機能する場合には電源入力端子として機能し、電力変換装置２Ｃがインバータ回路として機能する場合には電源出力端子として機能する。第１電源端子Ｔ１および第２電源端子Ｔ２は、図示しない交流電源および負荷のそれぞれに接続されてよい。第１電源端子Ｔ１および第２電源端子Ｔ２は、図示しない整流回路を介して負荷に接続されてもよい。
【００７４】
第３電源端子Ｔ３および第４電源端子Ｔ４は、本変形例では一例として直流電力の入出力端子であり、電力変換装置２Ｃが整流回路として機能する場合には電源出力端子として機能し、電力変換装置２Ｃがインバータ回路として機能する場合には電源入力端子として機能する。第３電源端子Ｔ３および第４電源端子Ｔ４は、キャパシタＣｂと、図示しないＤＣ／ＡＣインバータとのそれぞれに接続されてよい。なお、図９では第２電源端子Ｔ２と第４電源端子Ｔ４とを同じ端子として図示しているが、別々の端子としてもよい。
【００７５】
整流素子Ｓ１〜Ｓｎ（本変形例では一例として整流素子Ｓ１〜Ｓ４）は、第１電源端子Ｔ１および第３電源端子Ｔ３の間（本変形例では一例としてノードＵと第３電源端子Ｔ３との間）に順次電気的に直列に接続される。各整流素子Ｓはスイッチであり、例えば逆阻止型ＩＧＢＴ、ＭＯＳＦＥＴ、または、バイポーラトランジスタ等であってよい。各整流素子Ｓは、ワイドバンドギャップ半導体を含んでよい。例えば、各整流素子Ｓは、ＳｉＣ、ＧａＮ、ダイヤモンド、ＡｌＮ、または、ＺｎＯのいずれかを含みシリコン半導体よりもバンドギャップが大きい（広い）半導体を含んでよい。整流素子ＳＮ（但し本変形例ではＮは１〜３の各整数）と整流素子ＳＮ＋１との間には整流素子側端子Ｔ（Ｄ）Ｎが位置してよい。例えば、整流素子Ｓ１と、整流素子Ｓ２との間には整流素子側端子Ｔ（Ｄ）１が位置し、整流素子Ｓ２と整流素子Ｓ３との間には整流素子側端子Ｔ（Ｄ）２が位置してよい。
【００７６】
スイッチＱ１〜Ｑｎ（本変形例では一例としてスイッチＱ１〜Ｑ４）は、第１電源端子Ｔ１および第４電源端子Ｔ４の間（本変形例では一例としてノードＵと第４電源端子Ｔ４との間）に順次電気的に直列に接続される。スイッチＱＮとスイッチＱＮ＋１との間にはスイッチ側端子Ｔ（Ｑ）Ｎが位置してよい。例えば、スイッチＱ１と、スイッチＱ２との間にはスイッチ側端子Ｔ（Ｑ）１が位置し、スイッチＱ２とスイッチＱ３との間にはスイッチ側端子Ｔ（Ｑ）２が位置してよい。
【００７７】
各キャパシタＣＮ（本変形例では一例としてＮは１〜３の各整数）は、スイッチ側端子Ｔ（Ｑ）Ｎおよび整流素子側端子Ｔ（Ｄ）Ｎの間に電気的に接続される。各キャパシタＣＮは、電圧をクランプするクランプキャパシタとして機能してよい。なお、スイッチ側端子Ｔ（Ｑ）Ｎ（本変形例ではＮは１〜３の各整数）からキャパシタＣＮを通り整流素子側端子Ｔ（Ｄ）Ｎに至る配線には、意図しない配線インダクタンスＬｓＮが存在し得る。
【００７８】
［４−２．キャパシタＣｂ］
キャパシタＣｂは、電力変換装置２Ｃが整流回路として機能する場合には整流回路の出力側平滑キャパシタとして機能し、電力変換装置２Ｃがインバータ回路として機能する場合にはインバータ回路の入力側平滑キャパシタとして機能する。
【００７９】
なお、第３電源端子Ｔ３および第４電源端子Ｔ４はキャパシタＣｂに代えて直流電源に接続されてもよく、当該直流電源は、電力系統から供給される交流電流を整流する整流回路でもよい。また、キャパシタＣｂは各電力変換装置２Ｃに具備されて整流素子Ｓ４および第３電源端子Ｔ３の間の整流素子側端子と、スイッチＱ４および第４電源端子Ｔ４の間のスイッチ側端子との間に接続されてもよい。
【００８０】
以上の電源装置１Ｃにおいては、上述の変形例（２）や図７、図８と同様に、スイッチＱ１〜Ｑｎ（本変形例では一例としてスイッチＱ１〜Ｑ４）と、整流素子Ｓ１〜整流素子Ｓｎ（本変形例では一例として整流素子Ｓ１〜Ｓ４）とがそれぞれ物理的に直列に接続されてよく、一例として物理的に平行な２つの直線上にそれぞれ配置されてよい。また、スイッチＱ１〜Ｑｎのそれぞれと、整流素子Ｓ１〜Ｓｎのそれぞれとは、物理的に並ぶように配置されてよい。
【００８１】
また、スイッチＱ１〜Ｑｎは１または複数のスイッチモジュールＭＱに内蔵されてよく、整流素子Ｓ１〜Ｓｎは１または複数の整流素子モジュールＭＳに内蔵されてよい。各スイッチモジュールＭＱは各スイッチ側端子Ｔ（Ｑ）（本変形例では一例としてＴ（Ｑ）１〜Ｔ（Ｑ）３）を露出してよく、各整流素子モジュールＭＳは各整流素子側端子Ｔ（Ｄ）（本変形例では一例としてＴ（Ｄ）１〜Ｔ（Ｄ）３）を露出してよい。そして、キャパシタＣＮ（Ｎは１〜３の各整数）のそれぞれは、スイッチ側端子Ｔ（Ｑ）Ｎと整流素子側端子Ｔ（Ｄ）Ｎとの間に物理的に配置されてよい。各キャパシタＣは、スイッチＱ１〜Ｑｎが配置された直線、および、整流素子Ｓ１〜Ｓｎが配置された直線に対して物理的に直交するように配置されてよい。各キャパシタＣは、スイッチモジュールＭＱ１および整流素子モジュールＭＳ１から露出したスイッチ側端子Ｔ（Ｑ），整流素子側端子Ｔ（Ｄ）を介してスイッチモジュールＭＱ１と、整流素子モジュールＭＳとに装着されてよい。
【００８２】
［５．その他の変形例］
なお、上記の実施形態および変形例においては、電力変換装置２，２Ｂの第１正側電源端子Ｐ１および第１負側電源端子Ｎ１を電源入力端子、第２正側電源端子Ｐ２および第２負側電源端子Ｎ２を電源出力端子として説明し、電力変換装置２，２Ｂを昇圧チョッパとして説明した。しかしながら、第１正側電源端子Ｐ１および第１負側電源端子Ｎ１を電源出力端子とし、第２正側電源端子Ｐ２および第２負側電源端子Ｎ２を電源入力端子として、電力変換装置２，２Ｂを降圧チョッパとしてもよい。
【００８３】
また、各スイッチモジュールＭＱが２つのスイッチＱを有し、各ダイオードモジュールＭＤが２つのダイオードＤを有し、各整流素子モジュールＭＳが２つの整流素子Ｓを有することとして説明したが、それぞれ３以上のスイッチＱやダイオードＤ、整流素子Ｓを有してもよい。
【００８４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００８５】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００８６】
１，１Ａ〜１Ｃ  電源装置、２，２Ｂ，２Ｃ  電力変換装置、１０  電源、Ｂ  配線バー、Ｃ  キャパシタ、Ｄ  ダイオード、Ｌ  インダクタ、Ｌｓ  配線インダクタンス、ＭＤ  ダイオードモジュール、ＭＱ  スイッチモジュール、ＭＳ  整流素子モジュール、Ｎ１  第１負側電源端子、Ｎ２  第２負側電源端子、Ｐ１  第１正側電源端子、Ｐ２  第２正側電源端子Ｑ  スイッチ、Ｓ  整流素子、Ｔ１  第１電源端子、Ｔ２  第２電源端子、Ｔ３  第３電源端子、Ｔ４  第４電源端子、Ｔ（Ｑ）  スイッチ側端子、Ｔ（Ｄ）  整流素子側端子
【図１】
2020171163.tif 000003
【図２】
2020171163.tif 000004
【図３】
2020171163.tif 000005
【図４】
2020171163.tif 000006
【図５】
2020171163.tif 000007
【図６】
2020171163.tif 000008
【図７】
2020171163.tif 000009
【図８】
2020171163.tif 000010
【図９】
2020171163.tif 000011