(57)【要約】【課題】リーク電流が低減された半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、半導体基板の表面に、ソース領域の一部が露出する開口が形成されているマスク層を成膜する工程と、マスク層の開口に露出する半導体基板の表面からソース領域とボディ領域を貫通して深さ方向に伸びるトレンチを形成する工程であって、反応生成物がトレンチの側面に露出するソース領域を被覆するように付着する、工程と、マスク層及び反応生成物が残存している状態で、トレンチの内面に犠牲酸化膜を成膜する工程と、マスク層、反応生成物及び犠牲酸化膜を除去する工程と、を備えている。【選択図】図２
2020115533.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のドリフト領域と第２導電型のボディ領域と第１導電型のソース領域が半導体基板の深さ方向に沿ってこの順で並んでいる前記半導体基板の表面に、前記ソース領域の一部が露出する開口が形成されているマスク層を成膜する工程と、
前記マスク層の前記開口に露出する前記半導体基板の表面から前記ソース領域と前記ボディ領域を貫通して前記深さ方向に伸びるトレンチを形成する工程であって、反応生成物が前記トレンチの側面に露出する前記ソース領域を被覆するように付着する、工程と、
前記マスク層及び前記反応生成物が残存している状態で、前記トレンチの内面に犠牲酸化膜を成膜する工程と、
前記マスク層、前記反応生成物及び前記犠牲酸化膜を除去する工程と、を備えている、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、トレンチゲートを備える半導体装置の製造方法に関する。
【背景技術】
【０００２】
トレンチゲートを備える半導体装置の開発が進められている。このようなトレンチゲートは、半導体基板の表面からｎ型のソース領域とｐ型のボディ領域を貫通して深さ方向に伸びて形成されたトレンチ内に設けられている。半導体基板の表面から深さ方向に伸びるトレンチを形成するときに、トレンチの内面にダメージ層が形成されることが知られている。
【０００３】
このようなダメージ層を除去するために、トレンチの内面に犠牲酸化膜を成膜し、次に、その犠牲酸化膜を除去することにより、トレンチの内面に形成されたダメージ層を犠牲酸化膜とともに除去する技術が知られている。特許文献１は、この種の技術の一例を開示する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−８２０９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図８〜図１３を参照し、犠牲酸化膜を利用してトレンチの内面に形成されたダメージ層を除去する従来技術を説明する。まず、図８に示されるように、ｎ+型のドレイン領域１１３とｎ型のドリフト領域１１４とｐ型のボディ領域１１５とｎ+型のソース領域１１７が半導体基板１１０の深さ方向に沿ってこの順で並んでいる半導体基板１１０を準備する。半導体基板１１０は、炭化珪素基板である。半導体基板１１０の裏面１１０ａにはドレイン領域１１３が露出しており、半導体基板１１０の表面１１０ｂにはソース領域１１７が露出している。半導体基板１１０の表層部には、ソース領域１１７の間にｐ+型のボディコンタクト領域１１６も形成されている。
【０００６】
次に、図９に示されるように、フォトリソグラフィー技術を利用して、半導体基板１１０の表面１１０ｂ上にマスク層１４２をパターニングする。マスク層１４２は、開口からソース領域１１７の一部が露出するようにパターニングされる。
【０００７】
次に、図１０に示されるように、ドライエッチング技術を利用して、マスク層１４２の開口に露出する半導体基板１１０の表面１１０ｂから半導体基板１１０の深さ方向に沿って伸びるトレンチＴＲを形成する。このとき、トレンチＴＲの側面には反応生成物１５２（すなわち、デポ物）が付着する。
【０００８】
次に、図１１に示されるように、ウェットエッチング技術を利用して、マスク層１４２及び反応生成物１５２を除去する。この段階で、トレンチＴＲの内面には、トレンチＴＲを形成したときのダメージ層が形成されている。
【０００９】
次に、図１２に示されるように、熱酸化技術を利用して、半導体基板１１０の表面及びトレンチＴＲの内面に犠牲酸化膜１５４を成膜する。ソース領域１１７は、不純物濃度が濃いことから、トレンチＴＲを形成するときのダメージ層とは別に、イオン注入時のダメージも多く含んでいる。このようなダメージの多い領域では、酸化速度が速く、犠牲酸化膜１５４の膜厚が大きくなる。このため、図１２に示されるように、犠牲酸化膜１５４のうちのソース領域１１７の表面に対応する部分１５４ａの膜厚が大きく形成される。
【００１０】
次に、図１３に示されるように、ウェットエッチング技術を利用して、犠牲酸化膜１５４を除去する。これにより、トレンチＴＲの内面に形成されていたダメージ層が犠牲酸化膜１５４とともに除去される。
【００１１】
しかしながら、図１３に示されるように、ソース領域１１７の表面に対応する部分の犠牲酸化膜１５４の厚みが大きく形成されていたことから、犠牲酸化膜１５４を除去すると、ソース領域１１７とボディ領域１１５の界面近傍（図中破線で囲まれた部分）に段差が形成される。このような段差が存在すると、この後の工程でトレンチ内に設けられるゲート絶縁膜の膜質がこの段差部分で悪化する。本発明者らの研究によると、この段差部分でリーク電流が流れることが分かってきた。
【００１２】
本願明細書は、リーク電流が低減された半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１３】
本明細書が開示する半導体装置の製造方法は、第１導電型のドリフト領域と第２導電型のボディ領域と第１導電型のソース領域が半導体基板の深さ方向に沿ってこの順で並んでいる前記半導体基板の表面に、前記ソース領域の一部が露出する開口が形成されているマスク層を成膜する工程と、前記マスク層の前記開口に露出する前記半導体基板の表面から前記ソース領域と前記ボディ領域を貫通して前記深さ方向に伸びるトレンチを形成する工程であって、反応生成物が前記トレンチの側面に露出する前記ソース領域を被覆するように付着する、工程と、前記マスク層及び前記反応生成物が残存している状態で、前記トレンチの内面に犠牲酸化膜を成膜する工程と、前記マスク層、前記反応生成物及び前記犠牲酸化膜を除去する工程と、を備えることができる。ここで、前記ドリフト領域と前記ボディ領域と前記ソース領域は、前記半導体基板の深さ方向に沿ってこの順で並んでいる限り、それらの領域間に他の半導体領域が介在してもよい。
【００１４】
上記製造方法では、前記トレンチを形成するときに生成される前記反応生成物が前記ソース領域の表面を被覆した状態で、前記トレンチの内面に前記犠牲酸化膜を成膜する。このため、前記ソース領域の表面における増速酸化が抑えられ、前記ソース領域の表面において膜厚の大きい前記犠牲酸化膜が成膜されることが抑えられ、前記ソース領域と前記ボディ領域の界面近傍に段差が形成されることが抑えられる。したがって、上記製造方法では、段差が形成されることが抑えられるので、リーク電流が低減された半導体装置を製造することができる。
【図面の簡単な説明】
【００１５】
【図１】本実施形態の半導体装置の要部断面図を模式的に示す。
【図２】本実施形態の半導体装置を製造する工程のフロー図を示す。
【図３】本実施形態の半導体装置の製造過程の要部断面図を模式的に示す。
【図４】本実施形態の半導体装置の製造過程の要部断面図を模式的に示す。
【図５】本実施形態の半導体装置の製造過程の要部断面図を模式的に示す。
【図６】本実施形態の半導体装置の製造過程の要部断面図を模式的に示す。
【図７】本実施形態の半導体装置の製造過程の要部断面図を模式的に示す。
【図８】従来の半導体装置の製造過程の要部断面図を模式的に示す。
【図９】従来の半導体装置の製造過程の要部断面図を模式的に示す。
【図１０】従来の半導体装置の製造過程の要部断面図を模式的に示す。
【図１１】従来の半導体装置の製造過程の要部断面図を模式的に示す。
【図１２】従来の半導体装置の製造過程の要部断面図を模式的に示す。
【図１３】従来の半導体装置の製造過程の要部断面図を模式的に示す。
【発明を実施するための形態】
【００１６】
図１に示されるように、半導体装置１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と称されるパワー半導体素子であり、半導体基板１０、半導体基板１０の裏面１０ａを被覆するドレイン電極２２、半導体基板１０の表面１０ｂを被覆するソース電極２４及び半導体基板１０の表層部に設けられているトレンチゲート３０を備えている。トレンチゲート３０は、半導体基板１０の表面１０ｂに対して直交する方向から観測したときに、例えばストライプ状に配置されている。
【００１７】
半導体基板１０は、炭化珪素（ＳｉＣ）を材料とする基板であり、ｎ+型のドレイン領域１３、ｎ型のドリフト領域１４、ｐ型のボディ領域１５、ｐ+型のボディコンタクト領域１６及びｎ+型のソース領域１７を有している。
【００１８】
ドレイン領域１３は、半導体基板１０の裏層部に配置されており、半導体基板１０の裏面１０ａに露出している。ドレイン領域１３は、後述するドリフト領域１４がエピタキシャル成長するための下地基板でもある。ドレイン領域１３は、半導体基板１０の裏面１０ａを被覆するドレイン電極２２にオーミック接触している。
【００１９】
ドリフト領域１４は、ドレイン領域１３上に設けられている。ドリフト領域１４は、エピタキシャル成長技術を利用して、ドレイン領域１３の表面から結晶成長して形成される。ドリフト領域１４の不純物濃度は、半導体基板１０の厚み方向に一定である。
【００２０】
ボディ領域１５は、ドリフト領域１４上に設けられており、半導体基板１０の表層部に配置されている。ボディ領域１５は、トレンチゲート３０の側面に接している。ボディ領域１５は、イオン注入技術を利用して、半導体基板１０の表面１０ｂに向けてアルミニウムをイオン注入し、半導体基板１０の表層部に形成される。
【００２１】
ボディコンタクト領域１６は、ボディ領域１５上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面１０ｂに露出しており、ボディ領域１５よりもｐ型不純物の濃度が濃い領域である。ボディコンタクト領域１６は、半導体基板１０の表面１０ｂを被覆するソース電極２４にオーミック接触している。ボディコンタクト領域１６は、イオン注入技術を利用して、半導体基板１０の表面１０ｂに向けてアルミニウムをイオン注入し、半導体基板１０の表層部に形成される。
【００２２】
ソース領域１７は、ボディ領域１５上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面１０ｂに露出している。ソース領域１７は、ボディ領域１５によってドリフト領域１４から隔てられている。ソース領域１７は、トレンチゲート３０の側面に接している。ソース領域１７は、半導体基板１０の表面１０ｂを被覆するソース電極２４にオーミック接触している。ソース領域１７は、イオン注入技術を利用して、半導体基板１０の表面１０ｂに向けて窒素をイオン注入し、半導体基板１０の表層部に形成される。
【００２３】
トレンチゲート３０は、半導体基板１０の表面１０ｂから半導体基板１０の深さ方向（紙面上下方向）に沿って伸びており、ゲート絶縁膜３２及びゲート電極３４を有している。トレンチゲート３０は、ソース領域１７とボディ領域１５を貫通してドリフト領域１４に達している。ゲート絶縁膜３２は、酸化シリコンである。ゲート電極３４は、ゲート絶縁膜３２で被覆されており、不純物を含むポリシリコンである。
【００２４】
次に、図１を参照し、半導体装置１の動作を説明する。ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、トレンチゲート３０のゲート電極３４が接地されていると、半導体装置１はオフである。ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、トレンチゲート３０のゲート電極３４にソース電極２４よりも正となる閾値電圧以上の電圧が印加されていると、半導体装置１はオンである。このとき、ソース領域１７とドリフト領域１４を隔てるボディ領域１５のうちのトレンチゲート３０の側面に対向する部分に反転層が形成される。ソース領域１７から供給される電子は、その反転層を経由してドリフト領域１４に達する。このようにして、半導体装置１は、導通状態と非導通状態を切り換えるスイッチング動作を行うことができる。
【００２５】
次に、半導体装置１の製造方法を説明する。図２に、半導体装置１を製造する方法のうちのトレンチゲート３０が配置されるトレンチを加工する工程のフロー図を示す。図３〜７に、トレンチを加工する各工程における要部断面図を示す。なお、半導体装置１を製造する方法のうちのトレンチを加工する工程以外の工程については、既知の従来技術を採用することができる。
【００２６】
まず、図３に示されるように、ドレイン領域１３とドリフト領域１４とボディ領域１５とソース領域１７が半導体基板１０の深さ方向に沿ってこの順で並んでいる半導体基板１０を準備する（図２のステップＳ１）。ドレイン領域１３が半導体基板１０の裏面１０ａに露出しており、ソース領域１７が半導体基板１０の表面１０ｂに露出している。半導体基板１０の表層部には、ソース領域１７の間にボディコンタクト領域１６も形成されている。この半導体基板１０は、エピタキシャル成長技術を利用して、ドレイン領域１３からドリフト領域１４を結晶成長した後に、イオン注入技術を利用して、半導体基板１０の表面１０ｂに向けてｎ型不純物及びｐ型不純物をイオン注入し、ボディ領域１５とボディコンタクト領域１６とソース領域１７を形成することで準備される。なお、ドリフト領域１４とボディ領域１５の間に、ドリフト領域１４よりもｎ型不純物の濃度が濃い領域が介在していてもよい。
【００２７】
次に、図４に示されるように、フォトリソグラフィー技術を利用して、半導体基板１０の表面１０ｂ上にマスク層４２をパターニングする。マスク層４２は、開口からソース領域１７の一部が露出するようにパターニングされる。マスク層４２の材料は、例えば酸化シリコンである。
【００２８】
次に、図５に示されるように、ドライエッチング技術を利用して、マスク層４２の開口から露出する半導体基板１０の表面１０ｂから半導体基板１０の深さ方向に沿って伸びるトレンチＴＲを形成する（図２のステップＳ２）。トレンチＴＲは、半導体基板１０の表面１０ｂからソース領域１７とボディ領域１５を貫通してドリフト領域１４に達するように形成される。このとき、トレンチＴＲの側面には反応生成物５２（すなわち、デポ物）が付着する。反応生成物５２は、トレンチＴＲの側面に露出するソース領域１７の表面全体を被覆し、トレンチＴＲの側面に露出するボディ領域１５の表面の少なくとも一部を被覆しないように付着される。このドライエッチング工程では、一例ではあるが、エッチャントガスとしてＳｉＦ4とＳＦ6とＯ2とＡｒの混合ガスが用いられる。これらのうちのＳｉＦ4は、反応生成物５２の残存状態に強く影響する。したがって、このドライエッチング工程では、ＳｉＦ4の流量を調整することで、ソース領域１７の表面全体を被覆するように反応生成物５２を付着させる。
【００２９】
次に、図６に示されるように、熱酸化技術を利用して、トレンチＴＲの内面に犠牲酸化膜５４を成膜する（図２のステップＳ３）。ソース領域１７の表面には反応生成物５２が付着しているので、ソース領域１７の表面における酸化速度が抑えられる。このため、背景技術で説明したように（図１２参照）、増速酸化によってソース領域１７の表面に膜厚の大きい犠牲酸化膜５４が成膜されることが抑えられる。なお、図６では、ソース領域１７の表面に犠牲酸化膜５４が成膜されていないように図示されている。しかしながら、反応生成物５２が除去された場合に比して酸化速度が抑えられるのであって、ソース領域１７の表面に薄い犠牲酸化膜５４が成膜されていてもよい。
【００３０】
次に、図７に示されるように、ウェットエッチング技術を利用して、マスク層４２、反応生成物５２及び犠牲酸化膜５４を除去する（図２のステップＳ４）。これにより、トレンチＴＲの内面に形成されていたダメージ層が犠牲酸化膜５４とともに除去される。特に、本実施例の製造方法では、反応生成物５２がトレンチＴＲの側面に露出するボディ領域１５の表面の少なくとも一部を被膜していないので、そのボディ領域１５の表面の少なくとも一部に成膜された犠牲酸化膜５４によってボディ領域１５の表面の少なくとも一部のダメージ層が良好に除去される。なお、上記したように、ソース領域１７の表面にも薄い犠牲酸化膜が成膜されており、ソース領域１７の表面のダメージ層も除去される。
【００３１】
次に、ＣＶＤ技術を利用して、トレンチＴＲ内にゲート絶縁膜３２を堆積する。次に、ＣＶＤ技術を利用して、ゲート電極３４をトレンチ内に充填する。最後に、半導体基板１０の裏面にドレイン電極２２を成膜し、半導体基板１０の表面にソース電極２４を成膜すると、半導体装置１が完成する。
【００３２】
背景技術で説明したように、従来の製造方法では、トレンチの内面に犠牲酸化膜を成膜するときに、増速酸化によってソース領域の表面において膜厚の大きい部分が形成され、これにより、ソース領域とボディ領域の界面近傍に段差が形成されていた（図１２及び図１３参照）。一方、本実施例の製造方法では、トレンチＴＲを形成するときに生成される反応生成物５２がソース領域１７の表面に付着した状態で、トレンチＴＲの内面に犠牲酸化膜５４が成膜される（図６参照）。換言すると、本実施例の製造方法では、反応生成物５２を除去する工程を実施しない。このため、増速酸化によってソース領域１７の表面において膜厚の大きい犠牲酸化膜５４が成膜されることが抑えられ、ソース領域１７とボディ領域１５の界面近傍に段差が形成されることが抑えられる。したがって、本実施例の製造方法によると、段差が形成されることが抑えられるので、リーク電流が低減された半導体装置１を製造することができる。
【００３３】
また、半導体装置１の半導体基板１０の材料が炭化珪素である。背景技術で説明したように、ソース領域とボディ領域の界面近傍の段差は、特に炭化珪素の半導体基板において問題となる。これは、炭化珪素の半導体基板においては、高キャリア濃度のソース領域を形成するために多量のｎ型不純物をイオン注入する必要があり、ソース領域に多量のダメージが含まれているからである。このため、炭化珪素の半導体基板においては、犠牲酸化膜を成膜するときに、ソース領域の表面における増速酸化によって特に、犠牲酸化膜の膜厚が大きくなるからである。したがって、本実施例の製造方法は、半導体基板の材料が炭化珪素の場合に特に有用である。
【００３４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３５】
１      ：半導体装置
１０    ：半導体基板
１３    ：ドレイン領域
１４    ：ドリフト領域
１５    ：ボディ領域
１６    ：ボディコンタクト領域
１７    ：ソース領域
２２    ：ドレイン電極
２４    ：ソース電極
３０    ：トレンチゲート
３２    ：ゲート絶縁膜
３４    ：ゲート電極
【図１】
2020115533.tif 000003
【図２】
2020115533.tif 000004
【図３】
2020115533.tif 000005
【図４】
2020115533.tif 000006
【図５】
2020115533.tif 000007
【図６】
2020115533.tif 000008
【図７】
2020115533.tif 000009
【図８】
2020115533.tif 000010
【図９】
2020115533.tif 000011
【図１０】
2020115533.tif 000012
【図１１】
2020115533.tif 000013
【図１２】
2020115533.tif 000014
【図１３】
2020115533.tif 000015