(57)【要約】【課題】ムービングラインステイン現象、水平クロストーク現象及びフリッカ現象を予防または抑制し、表示品質を向上させることができる表示装置及びその駆動方法を提供すること。【解決手段】本発明の表示装置は、第１方向に延長された複数のゲートラインと、第１方向と交差する第２方向に延長された複数のデータラインと、ゲートライン及びデータラインに接続された複数の画素と、を含み、画素は、ゲートラインｉ＋１（ｉは自然数）番目のゲートラインを介して第２方向に互いに隣接するｋ（ｋは自然数）番目の行の画素及びｋ＋１番目の行の画素を含み、ｋ番目の行の画素の中でｇ（ｇは自然数）番目の列に配置された第１画素とｋ＋１番目の行の画素の中でｇ番目の列に配置された第２画素は、ｊ（ｊは自然数）番目のデータラインに接続され、ｋ番目の行の画素は、ｉ番目のゲートライン及びｉ＋１番目のゲートラインに交互に接続される。【選択図】図３
2020115215.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延長された複数のゲートラインと、
前記第１方向と交差する第２方向に延長された複数のデータラインと、
前記ゲートライン及び前記データラインに接続された複数の画素と、を含み、
前記画素は、前記複数のゲートラインのうちｉ＋１（ｉは自然数）番目のゲートラインを介して前記第２方向に互いに隣接するｋ（ｋは自然数）番目の行の画素及びｋ＋１番目の行の画素を含み、前記ｋ番目の行の画素の中でｇ（ｇは自然数）番目の列に配置された第１画素と前記ｋ＋１番目の行の画素の中で前記ｇ番目の列に配置された第２画素は、ｊ（ｊは自然数）番目のデータラインに接続され、
前記画素は、複数の第１画素グループ及び複数の第２画素グループにグループ化され、前記第１画素グループ及び前記第２画素グループは、前記第１方向及び前記第２方向に交互に配置され、
前記ｋ番目の行及び前記ｋ＋１番目の行の各々で、前記第１画素グループ及び前記第２画素グループは、互いに異なる極性のデータ電圧を受信し、
前記ｋ番目の行の画素は、前記第１画素グループ及び前記第２画素グループのそれぞれにおいて前記ｉ番目のゲートライン及び前記ｉ＋１番目のゲートラインに交互に接続され、前記第１画素グループ及び前記第２画素グループは、各々２個の画素を含み、
前記ｋ番目の行に配置された４個の隣接した画素単位のうち同じ色の画素は、同一の極性のデータ電圧を受信し、
前記ｋ番目の行の前記第１画素グループの最初の画素が前記ｉ＋１番目のゲートラインに接続するとき、前記ｋ＋１番目の行の前記第２画素グループの最後の画素は前記ｉ＋１番目のゲートラインに接続され、
前記４個の隣接した画素単位の中で、前記ｇ番目の列とｇ＋３番目の列に配置された画素は、前記ｉ＋１番目のゲートラインに接続され、ｇ＋１番目の列とｇ＋２番目の列に配置された画素は、前記ｉ番目のゲートラインに接続される表示装置。
【請求項２】
前記ｋ番目の行に配置された４個の隣接した画素単位は、前記ｉ番目のゲートライン及び前記ｉ＋１番目のゲートラインに同様に接続され、
前記ｋ番目の行の前記第１画素グループの最初の画素が前記ｉ＋１番目のゲートラインに接続するとき、前記ｋ＋１番目の行の前記第２画素グループの最初の画素は前記ｉ＋２番目のゲートラインに接続される
請求項１に記載の表示装置。
【請求項３】
前記データラインは、２つデータライン単位に交互に異なる極性のデータ電圧を受信し、前記データ電圧の極性は、フレーム毎に反転される請求項１に記載の表示装置。
【請求項４】
同一の行で同一のゲートラインに接続された画素の中で、正極性のデータ電圧を受信する画素の個数と、負極性のデータ電圧を受信する画素の個数とが同一である請求項１に記載の表示装置。
【請求項５】
各前記画素は、レッド、グリーン、ブルー、ホワイト、イエロー、シアン、及びマゼンタの中でいずれか１つの色を表示する請求項１に記載の表示装置。
【請求項６】
各々の前記第１画素グループは、レッド画素、グリーン画素、ブルー画素、及びホワイト画素の中で２つを含み、
各々の前記第２画素グループは、前記レッド画素、前記グリーン画素、前記ブルー画素、及び前記ホワイト画素の中で残る２つを含む請求項５に記載の表示装置。
【請求項７】
各々の前記第１画素グループは、
レッドを表示する前記レッド画素と、
グリーンを表示する前記グリーン画素と、を含む請求項６に記載の表示装置。
【請求項８】
各々の前記第２画素グループは、
ブルーを表示する前記ブルー画素と、
ホワイトを表示する前記ホワイト画素と、を含む請求項６に記載の表示装置。
【請求項９】
前記画素の各々は、第１トランジスタ、前記第１トランジスタの第１ドレーン電極に接続された第１液晶キャパシターを含む第１サブ画素と、
第２トランジスタ、前記第２トランジスタの第２ドレーン電極に接続された第２液晶キャパシターおよび前記第２ドレーン電極と接続された第３トランジスタを含む第２サブ画素と、を含み、
前記第１液晶キャパシターに充電された第１画素電圧は、前記第２液晶キャパシターに充電された第２画素電圧よりも大きい、請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置及びその駆動方法に関する。特に、表示品質を向上させることができる表示装置及びそれの駆動方法に関する。
【背景技術】
【０００２】
一般的な表示装置は、レッド、グリーン、及びブルーの３原色の組合せで様々な色を表示する。したがって、表示装置の表示パネルはレッド、グリーン、及びブルーに各々対応する画素を含む。近年は、レッド、グリーン、ブルー、に加えて他の原色を使用して様々な色を表示する表示装置が開発されている。例えば、付加的な原色は、マゼンタ、シアン、イエロー、及びホワイトの中のいずれか１つ以上の色であってもよい。
【０００３】
一般的に、レッド、グリーン、ブルー及びホワイト画素を含む表示装置は表示画像の輝度を向上させる。このような表示装置はレッド、グリーン、及びブルー画像信号を受信して、それをレッド、グリーン、ブルー、及びホワイトデータ信号に変換する。変換されたレッド、グリーン、ブルー、及びホワイトデータ信号は各々対応するレッド、グリーン、ブルー及びホワイト画素に印加される。その結果、レッド、グリーン、ブルー及びホワイト画素によって画像が表示される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第８５８７５０４号明細書
【特許文献２】韓国特許第１０−１４４２７１３号公報
【特許文献３】韓国公開特許第１０−２０１１−００７７８９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、ムービングラインステイン現象、水平クロストーク現象、及びフリッカ現象を予防または抑制して、表示品質を向上させることができる表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の実施形態によるシステムおよび方法は、第１方向に延長された複数のゲートラインと、前記第１方向と交差する第２方向に延長された複数のデータラインと、前記ゲートライン及び前記データラインに接続された複数の画素と、を含む表示装置を提供する。前記画素は、前記ゲートラインｉ＋１（ｉは自然数）番目のゲートラインを介して前記第２方向に互いに隣接するｋ（ｋは自然数）番目の行の画素及びｋ＋１番目の行の画素を含み、前記ｋ番目の行の画素の中でｇ（ｇは自然数）番目の列に配置された第１画素と前記ｋ＋１番目の行の画素の中で前記ｇ番目の列に配置された第２画素は、ｊ（ｊは自然数）番目のデータラインに接続され、前記ｋ番目の行の画素は、前記ｉ番目のゲートライン及び前記ｉ＋１番目のゲートラインに交互に接続される。
【０００７】
各前記画素は、レッド、グリーン、ブルー、ホワイト、イエロー、シアン、及びマゼンタの中でいずれか１つの色を表示してもよい。
【０００８】
前記画素は、複数の第１画素グループ及び複数の第２画素グループにグループ化され、前記第１画素グループ及び前記第２画素グループは、前記第１方向及び前記第２方向に交互に配置してもよい。
【０００９】
前記ｋ番目の行及び前記ｋ＋１番目の行の各々で前記第１画素グループ及び前記第２画素グループは、互に異なる極性のデータ電圧を受信してもよい。
【００１０】
前記第１画素グループ及び前記第２画素グループは、各々２ｈ（ｈは自然数）個の画素を含んでもよい。
【００１１】
各々の前記第１画素グループは、レッド画素、グリーン画素、ブルー画素、及びホワイト画素の中で２つを含み、各々の前記第２画素グループは、前記レッド画素、前記グリーン画素、前記ブルー画素、及び前記ホワイト画素の中で残る２つを含んでもよい。
【００１２】
各々の前記第１画素グループは、レッドを表示する前記レッド画素及びグリーンを表示する前記グリーン画素を含んでもよい。
【００１３】
各々の前記第２画素グループは、ブルーを表示する前記ブルー画素及びホワイトを表示する前記ホワイト画素を含んでもよい。
【００１４】
前記ｋ番目の行の画素は、４ｌ（ｌは自然数）個の画素単位に前記ｉ番目のゲートライン及び前記ｉ＋１番目のゲートラインに交互に接続され、前記ｋ＋１番目の行の画素は、前記ｋ番目の行の画素と同一の接続構成を有してもよい。
【００１５】
４ｌ個の画素単位の内の隣接した画素は、前記ｉ番目のゲートライン及び前記ｉ＋１番目のゲートラインに１画素単位に交互に接続してもよい。
【００１６】
前記４ｌ個の隣接した画素単位に対応する列で、正極性のデータ電圧を受信する最初の画素セットのゲートライン及びデータラインの接続構造は、負極性のデータ電圧を受信する次の画素セットのゲートライン及びデータラインの接続構造と同一であってもよい。そして前記最初の画素セットは、前記次の画素セットと同じ色を表示してもよい。
【００１７】
前記データラインは、２つデータライン単位に交互に異なる極性のデータ電圧を受信してもよい。
【００１８】
前記データ電圧の極性は、フレーム毎に反転してもよい。
【００１９】
前記ｋ番目の行に配置された４ｌ（ｌは自然数）個の隣接した画素単位は、前記ｉ番目のゲートライン及び前記ｉ＋１番目のゲートラインに同様に接続され、前記ｋ＋１番目の行の画素は、前記ｋ番目の行の画素と同様の接続構成を有してもよい。
【００２０】
前記４ｌ個の隣接した画素単位の中で、前記ｇ番目の列とｇ＋３番目の列に配置された画素は、前記ｉ＋１番目のゲートラインに接続され、ｇ＋１番目の列とｇ＋２番目の列に配置された画素は、前記ｉ番目のゲートラインに接続してもよい。
【００２１】
同一の行で同一のゲートラインに接続された画素の中で、正極性のデータ電圧を受信する画素の個数と、負極性のデータ電圧を受信する画素の個数は同一であってもよい。
【００２２】
本発明の実施形態によるシステムと方法は、第１方向に延長されたゲートラインを通じて複数の第１画素グループ及び複数の第２画素グループにグループ化された複数の画素にゲート信号を印加する段階と、前記第１方向と交差する第２方向に延長されたデータラインを通じて前記画素にデータ電圧を印加する段階と、を含む表示装置の駆動方法も提供する。前記データ電圧を印加する段階は、第一方向に配列された第１画素グループ及び第２
画素グループに異なる極性のデータ電圧を印加する段階を含む。前記画素は、前記ゲートラインｉ＋１（ｉは自然数）番目のゲートラインを介して前記第２方向に互いに隣接するｋ（ｋは自然数）番目の行の画素及びｋ＋１番目の行の画素を含み、前記ｋ番目の行の画素の中でｇ（ｇは自然数）番目の列に配置された第１画素と前記ｋ＋１番目の行の画素の中で前記ｇ番目の列に配置された第２画素は、ｊ（ｊは自然数）番目のデータラインに接続され、前記ｋ番目の行の画素は、前記ｉ番目のゲートライン及び前記ｉ＋１番目のゲートラインに交互に接続される。
【発明の効果】
【００２３】
本発明により、表示装置のムービングラインステイン現象、水平クロストーク現象、及びフリッカ現象を予防または抑制して、表示装置の表示品質を向上させることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態による表示装置のブロック図である。
【図２】図１に図示された１つの画素の回路図である。
【図３】本発明の例示的な実施形態における表示パネルの一部を示した平面図である。
【図４】本発明の例示的な実施形態における、図３に図示された画素のいずれか一行で、原色が表示された時の画素の駆動状態を示す図面である。
【図５】本発明の例示的な実施形態における、図３に図示された表示パネルでレッド画素を示した図面である。
【図６】比較表示パネル及び、本発明の例示的な実施形態における表示パネルのムービングラインステイン指数を示したシミュレーショングラフである。
【図７Ａ】比較表示パネルで発生した共通電圧のリップルを測定した図面である。
【図７Ｂ】本発明の例示的な実施形態における表示パネルで発生された共通電圧のリップルを測定した図面である。
【図８】本発明の別の例示的な実施形態による表示装置の一部を示した平面図である。
【図９】本発明の例示的な実施形態における、フルホワイトモードで第２ゲートラインによって操作される図８に図示された画素の駆動状態を示した図面である。
【図１０】本発明の例示的な実施形態による表示パネルの一部を示した平面図である。
【図１１】本発明の例示的な実施形態における、図１０に図示された１つの画素の回路図である。
【図１２】本発明の例示的な実施形態における、図１０に図示された１つの画素の他の回路図である。
【発明を実施するための形態】
【００２５】
本発明の長所及び特徴、そしてそれらを達成する方法は、添付される図面と共に詳細に後術されている実施形態を参照すれば明確になる。しかし、本発明は以下で開示される実施形態に限定されず、互に異なる多様な形態に具現され得り、単なる本実施形態は本発明の開示が完全になるようにし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明は請求項の範疇によって定義される。明細書の全体に亘って同一参照符号は同一構成要素を称する。
【００２６】
素子（ｅｌｅｍｅｎｔ）又は層が他の素子又は層の“接する（ｏｎ）”、“接続する（Ｃｏｎｎｅｃｔｅｄ  ｔｏ）”又は“結合する（ｃｏｕｐｌｅｄ  ｔｏ）”と言及された時、他の素子又は層に直接接する、接続する、結合するだけでなく、中間に他の層又は他の素子を介在した場合を全て含む。一方、素子が“直接、接する（ｄｉｒｅｃｔｌｙ  ｏｎ）”  “直接、接続する（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ  ｔｏ）”又は“直接、結合する（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ  ｔｏ）”と言及されるときは中間に他の素子又は層を介在しないことを示す。
【００２７】
明細書の全体に亘って、同一参照番号は同一構成要素を示す。本明細で使用する“及び／又は”は言及されたアイテムの各々及び１つ以上のすべての組合を含む。
【００２８】
“第１”、“第２”等が、多様な素子、構成要素、領域、層及び／又はセクションを言及するために使用されるが、これら素子、構成要素、領域、層及び／又はセクションはこれら用語によって限定されることはない。これら用語は単なる１つの素子、構成要素、領域、層又はセクションを、他の、領域、層又はセクションと区別するために使用される。したがって、以下で論じる第１素子、第１構成要素、第１領域、第１層又は第１セクションは、本発明のシステム及び方法の教示から逸脱することなく、同様に第２素子、第２構成要素、第１領域、第１層又は第２セクションと言及することができる。
【００２９】
空間的に相対的な用語である“下（ｂｅｎｅａｔｈ）”、“下（ｂｅｌｏｗ）”、  “
下部（ｌｏｗｅｒ）”、“上（ａｂｏｖｅ）”、“上部（ｕｐｐｅｒ）”等は、図面に図示されているように１つの素子又は構成要素と他の素子又は構成要素との相関関係を容易に説明するために使用される。空間的に相対的な用語は、使用又は操作において図面に図示されている方向に加えて装置の異なる方向を含むことが意図される。たとえば、図中の装置を反転させた場合、他の要素または特徴の“下（ｂｅｌｏｗ）”、“下（ｂｅｎｅａｔｈ）”であった要素は、他の要素または特徴の“上（ａｂｏｖｅ）”に配向させる。したがって、“下（ｂｅｌｏｗ）”の例示的な用語は、図面に示されたものと装置の方向に応じて“上（ａｂｏｖｅ）”を意味すると解釈されることもある。したがって、本明細で使用される空間的に相対的な用語は、図に示す方向に対して相対的に解釈すべきである。
【００３０】
特定の実施形態を説明するために本明細書で使用される用語は、本発明のシステム及び方法を限定することを意図するものではない。本明細書で使用する場合、単数形“ａ”、
“ａｎ”、および“ｔｈｅ”は、文脈が明らかに他を示さない限り、複数形も含むことを意図する。さらに、本明細書で使用する場合、“含む（ｉｎｃｌｕｄｅｓ）”および／または、“含む（ｉｎｃｌｕｄｉｎｇ）”は、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を特定するが、１種以上の他の特徴、整数、ステップ、動作、要素、構成要素、および／または構成要素の存在または付加は排除しない。特に定義しない限り、本明細書で使用される（技術用語および科学用語を含む）すべての用語は、一般的に本発明のシステム及び方法が属する技術分野の当業者によって理解される意味を有する。
【００３１】
本明細書で記述する実施形態は本発明の理想的な概略図である平面図及び断面図を参考して説明される。したがって、製造技術及び／又は許容誤差等によって例示図の形態が変形されることができる。したがって、本発明の実施形態は図示された特定形態に制限されることではなく、製造工程によって生成される形態の変化も含むことである。したがって、図面で例示された領域は概略的な属性を有し、図面で例示された領域の模様は素子の領域の特定形態を例示するためのことであり発明の範疇を制限するためのことではない。
【００３２】
以下、本発明のシステム及び方法について、添付された図面を参照しながら詳細に説明する。図１は本発明の一実施形態による表示装置のブロック図である。図１を参照すれば、表示装置１００は表示パネル１１０、タイミングコントローラ１２０、ゲート駆動部１３０、及びデータ駆動部１４０を含む。
【００３３】
表示パネル１１０は、互いに対向する２つの基板と、その間に配置された液晶層と、を含む液晶表示パネルであが、それに限定されない。表示パネル１１０は、複数のゲートラインＧＬ１〜ＧＬｍと、複数のデータラインＤＬ１〜ＤＬｎと、複数の画素ＰＸとを含む。
【００３４】
ゲートラインＧＬ１〜ＧＬｍは第１方向ＤＲ１に延長されて、ゲート駆動部１３０に接続される。データラインＤＬ１〜ＤＬｎは第１方向ＤＲ１と交差する第２方向ＤＲ２に延長されて、データ駆動部１４０に接続される。ｍ及びｎは自然数である。第１方向ＤＲ１は行方向に対応し、第２方向ＤＲ２は列方向に対応する。
【００３５】
画素ＰＸは互いに交差するゲートラインＧＬ１〜ＧＬｍ及びデータラインＤＬ１〜ＤＬｎによって区画された領域に配置される。したがって、画素ＰＸはマトリックス形態に配列される。それぞれの画素ＰＸは対応するゲートラインＧＬ１〜ＧＬｍ及び対応するデータラインＤＬ１〜ＤＬｎに接続される。画素ＰＸとゲートラインＧＬ１〜ＧＬｍ及び画素ＰＸとデータラインＤＬ１〜ＤＬｎの接続構成は、以下、図３を参照して詳細に説明する。
【００３６】
各画素ＰＸは原色（ｐｒｉｍａｒｙ  ｃｏｌｏｒ）の中で１つを表示してもよい。例えば図３の実施形態において、原色はレッド、グリーン、ブルー、及びホワイトを含む。しかし本発明のシステム及び方法は、これに限定されない。原色はさらにイエロー、シアン、及びマゼンタ等多様な色を含むことができる。
【００３７】
タイミングコントローラ１２０は、外部システムボード（図示せず）から画像信号ＲＧＢ及び制御信号ＣＳを受信する。制御信号ＣＳは、フレーム判別信号としての垂直同期信号と、行判別信号としての水平同期信号と、データイネーブル信号と、メインクロック信号とを含んでもよい。データイネーブル信号は、データ入力期間を示すためにデータが外部システムボードによって出力されている期間にハイレベルに維持することができる。
【００３８】
タイミングコントローラ１２０は、タイミングコントローラ１２０とデータ駆動部１４０とのインターフェイスの仕様に合うように画像信号ＲＧＢのデータフォーマットを変換する。タイミングコントローラ１２０は、データフォーマットが変換された出力データＤＡＴＡをデータ駆動部１４０に印加する。
【００３９】
タイミングコントローラ１２０は、制御信号ＣＳに応答してゲート制御信号ＧＣＳ及びデータ制御信号ＤＣＳを生成する。ゲート制御信号ＧＣＳは、ゲート駆動部１３０の作動タイミングを制御するために使用される。データ制御信号ＤＣＳはデータ駆動部１４０の作動タイミングを制御するために使用される。
【００４０】
ゲート制御信号ＧＣＳは、走査開始を指示する走査開始信号と、少なくとも１つのゲートオン電圧の出力周期を制御するクロック信号と、ゲートオン電圧を制御する出力イネーブル信号とを含んでもよい。
【００４１】
データ制御信号ＤＣＳは、データ信号ＤＡＴＡのデータ駆動部１４０への送信開始を指示する水平開始信号と、データラインＤＬ１〜ＤＬｎにデータ電圧を印加するという信号であるロード信号と、共通電圧に対してデータ電圧の極性を制御する極性制御信号を含んでもよい。
【００４２】
タイミングコントローラ１２０は、ゲート制御信号ＧＣＳをゲート駆動部１３０に印加し、データ制御信号ＤＣＳをデータ駆動部１４０に印加する。
【００４３】
ゲート駆動部１３０は、ゲート制御信号ＧＣＳに応答してゲート信号を生成する。ゲート駆動部１３０は、ゲート信号を順次出力することができ、ゲート信号はゲートラインＧ
Ｌ１〜ＧＬｍを通じて行単位に画素に印加される。
【００４４】
データ駆動部１４０は、データ制御信号ＤＣＳに応答して画像データ信号ＤＡＴＡに対応するアナログ形態のデータ電圧を生成する。データ電圧はデータラインＤＬ１〜ＤＬｎを通じて画素ＰＸに印加される。
【００４５】
画素ＰＸに印加されるデータ電圧の極性は、液晶の焼き付きや劣化を防止するためにフレーム毎に反転されてもよい。例えば、データ駆動部１４０は極性制御信号に応答してフレーム毎にデータ電圧の極性を反転することができる。さらには、１フレームの画像が表示される時、画質向上のために２つのデータライン単位に交互に異なる極性を持つデータ電圧が画素ＰＸに出力されてもよい。
【００４６】
画素ＰＸは、ゲートラインＧＬ１〜ＧＬｍを通じて印加されたゲート信号に応答してデータラインＤＬ１〜ＤＬｎを通じてデータ電圧を受信する。画素ＰＸはデータ電圧に対応するグレー階調を表示することによって、画像が表示される。
【００４７】
タイミングコントローラ１２０は、集積回路チップの形態で印刷回路基板上に実装されて、ゲート駆動部１３０及びデータ駆動部１４０に接続されてもよい。ゲート駆動部１３０及びデータ駆動部１４０は、複数の駆動チップに統合されてフレキシブル印刷回路基板上に実装され、テープキャリヤーパッケージ（ＴＣＰ：Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）方式で表示パネル１１０に接続されてもよい。しかし、本発明のシステム及び方法は、これに限定されることはない。
【００４８】
他の方法として、ゲート駆動部１３０及びデータ駆動部１４０は、複数の駆動チップに統合されてチップオンガラス（ＣＯＧ：Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式で表示パネル１１０に実装されてもよい。ゲート駆動部１３０は、実質的に画素ＰＸのトランジスタと共に同時に形成されて、ＡＳＧ（Ａｍｏｒｐｈｏｕｓ  Ｓｉｌｉｃｏｎ  ＴＦＴ  Ｇａｔｅ  ｄｒｉｖｅｒ  ｃｉｒｃｕｉｔ）方式で表示パネル１１０に実装されてもよい。
【００４９】
図２は、本発明の一実施形態における図１に図示された１つの画素の回路図である。説明を簡単にするため、図２には第２ゲートラインＧＬ２及び第１データラインＤＬ１に接続された画素ＰＸだけを示す。図示しないが、表示パネル１１０の他の画素ＰＸの構成は実質的に、図２に図示された画素ＰＸと同一である。図２を参照すれば、表示パネル１１０は第１基板１１１と、第１基板１１１と対向する第２基板１１２と、第１基板１１１と第２基板１１２との間に配置された液晶層ＬＣとを含む。
【００５０】
画素ＰＸは、第２ゲートラインＧＬ２及び第１データラインＤＬ１に接続されたトランジスタＴＲと、トランジスタＴＲに接続された液晶キャパシターＣｌｃと、液晶キャパシターＣｌｃに並列に接続されたストレージキャパシターＣｓｔとを含む。ストレージキャパシターＣｓｔは省略されてもよい。
【００５１】
トランジスタＴＲは第１基板１１１に配置されてもよい。トランジスタＴＲは、第２ゲートラインＧＬ２に接続されたゲート電極と、第１データラインＤＬ１に接続されたソース電極と、液晶キャパシターＣｌｃ及びストレージキャパシターＣｓｔに接続されたドレーン電極とを含む。
【００５２】
液晶キャパシターＣｌｃは、第１基板１１１に配置された画素電極ＰＥと、第２基板１１２に配置された共通電極ＣＥと、画素電極ＰＥと共通電極ＣＥとの間に配置された液晶層ＬＣとを含む。液晶層ＬＣは誘電体としての役割を果たす。画素電極ＰＥは、トランジスタＴＲのドレーン電極に接続される。図２では画素電極ＰＥはスリット構造を持たないが、これに限定されず、画素電極ＰＥは十字形の幹部及び幹部から放射形に延長された複数の枝部から成るスリット構造を有してもよい。
【００５３】
共通電極ＣＥは、第２基板１１２の表面に全体的に配置される。しかし本発明のシステム及び方法はこれに限定されず、例えば、いくつかの実施形態では共通電極ＣＥは第１基板１１１に配置されてもよい。このような場合、少なくとも１つの画素電極ＰＥ及び共通電極ＣＥはスリット構造を含む。
【００５４】
ストレージキャパシターＣｓｔは、画素電極ＰＥと、ストレージライン（図示せず）から分岐されたストレージ電極（図示せず）と、画素電極ＰＥとストレージ電極（図示せず）との間に配置された絶縁層を含んでもよい。ストレージラインは、第１基板１１１上及びゲートラインＧＬ１〜ＧＬｍと同一層にに配置され、ゲートラインＧＬ１〜ＧＬｍと同時に又は実質的に同時に形成されてもよい。ストレージ電極は画素電極ＰＥと部分的にオーバーラップされてもよい。
【００５５】
画素ＰＸはさらに、原色の中の１つの光を透過するカラーフィルターＣＦを含んでもよい。例示的な実施形態として、カラーフィルターＣＦは図２に示したように、第２基板１１２に配置される。しかし本発明のシステム及び方法はこれに限定されず、例えばカラーフィルターＣＦは第２基板１１２のかわりに第１基板１１１に配置されてもよい。
【００５６】
トランジスタＴＲは、第２ゲートラインＧＬ２を通じて印加されたゲート信号に応答してオンにされる。第１データラインＤＬ１を通じて受信されたデータ電圧は、オンにされたトランジスタＴＲを通じて液晶キャパシターＣｌｃの画素電極ＰＥに印加される。共通電極ＣＥには共通電圧が印加される。
【００５７】
データ電圧及び共通電圧の電圧レベルの差によって、画素電極ＰＥと共通電極ＣＥとの間に電界が形成される。画素電極ＰＥと共通電極ＣＥとの間に形成された電界によって、液晶層ＬＣの液晶分子の配向及び／又は配置が決定される。電界によって液晶分子の配向及び／又は配置を制御することによって、液晶層ＬＣへの入射光の透過率が調節されて画像が表示される。図示していないが、表示パネル１１０に光を提供するため表示パネル１１０の背面にバックライトユニットを配置してもよい。
【００５８】
ストレージラインには、一定な電圧レベルを有するストレージ電圧が印加されてもよい。しかし、これに限定されず、例えばストレージラインは共通電圧を受信してもよい。ストレージキャパシターＣｓｔは、液晶キャパシターＣｌｃの遅い充電速度を補償する。
【００５９】
図３は本発明の一実施形態による表示パネルの一部を示した平面図である。例示的な実施形態として、図３には第１から第５ゲートラインＧＬ１〜ＧＬ５及び第１から第８データラインＤＬ１〜ＤＬ８に接続された画素ＰＸが図示される。図３では説明を簡単にするため、レッド画素はＲ、グリーン画素はＧ、ブルー画素はＢ、及びホワイト画素はＷと図示する。
【００６０】
図３で、最初のフレームの間に正極性（＋）のデータ電圧を受信する画素ＰＸは、それぞれＲ＋、Ｇ＋、Ｂ＋、及びＷ＋と図示される。また、最初のフレームの間に負極性（−）のデータ電圧を受信する画素ＰＸは、それぞれＲ−、Ｇ−、Ｂ−、及びＷ−を図示される。
【００６１】
図３を参照すると、画素ＰＸはレッド色を表示する複数のレッド画素Ｒと、グリーン色を表示する複数のグリーン画素Ｇと、ブルー色を表示する複数のブルー画素Ｂと、及びホワイト色を表示する複数のホワイト画素Ｗとを含む。しかし本発明のシステムおよび方法は、これに限定されず、画素ＰＸはさらにイエロー、シアン、及びマゼンタ色を表示するイエロー画素、シアン画素、及びマゼンタ画素を含んでもよい。
【００６２】
図３で、画素ＰＸは第１画素グループＰＧ１及び第２画素グループＰＧ２にグループ化される。第１画素グループＰＧ１と第２画素グループＰＧ２とは第１方向ＤＲ１及び第２方向ＤＲ２に交互に配置される。
【００６３】
第１画素グループＰＧ１及び第２画素グループＰＧ２は各々２ｈ個の画素ＰＸを含む。ｈは自然数である。図３の例示的な実施形態として、ｈは１であり、このような場合、第１画素グループＰＧ１及び第２画素グループＰＧ２は各々２つの画素ＰＸを含む。
【００６４】
第１画素グループＰＧ１は、各々レッド画素Ｒ、グリーン画素Ｇ，ブルー画素Ｂ，及びホワイト画素Ｗのうちの２つの画素を含み、第２画素グループＰＧ２は、各々レッド画素Ｒ、グリーン画素Ｇ，ブルー画素Ｂ，及びホワイト画素Ｗのうちの残りの２つの画素を含む。図３の例では、第１画素グループＰＧ１は各々レッド画素Ｒ及びグリーン画素Ｇを含み、第２画素グループＰＧ２は各々ブルー画素Ｂ及びホワイト画素Ｗを含む。しかし、画素ＰＸの配置構成は図３に図示された画素ＰＸの配置構成に限定されない。
【００６５】
例えば別の実施形態において、第１画素グループＰＧ１は各々レッド画素Ｒ及びブルー画素Ｂを含み、第２画素グループＰＧ２は各々グリーン画素Ｇ及びホワイト画素Ｗを含んでもよい。さらに別に実施形態では、第１画素グループＰＧ１は各々レッド画素Ｒ及びホワイト画素Ｗを含み、第２画素グループＰＧ２は各々グリーン画素Ｇ及びブルー画素Ｂを含んでもよい。
【００６６】
画素ＰＸは列単位に対応する第１から第８データラインＤＬ１〜ＤＬ８に接続される。例えば、ｇ番目の列に配置された画素ＰＸは、対応するｊ番目のデータラインに接続される。即ち、同一列に配置された画素ＰＸは同一のデータラインに接続される。ｇ及びｊは自然数である。
【００６７】
ｉ番目のゲートライン及びｉ＋１番目のゲートラインの間に配置されたｋ番目の行の画素は、ｉ番目のゲートライン及びｉ＋１番目のゲートラインに４ｌ個の画素単位で交互に接続される。また、各行に配置された画素は同一の接続構成を有する。ｉ及びｋは自然数である。具体的に、ｋ番目の行の画素ＰＸは４ｌ個の画素ＰＸ単位にｉ番目のゲートライン及びｉ＋１番目のゲートラインに反転されて接続される。また、４ｌ個の隣接する画素単位の内の画素ＰＸは、第１画素列から開始して、ｉ番目のゲートライン及びｉ＋１番目のゲートラインに１つの画素毎に交互に接続される。各々の列に配置される画素は同じ接続構成を有する。例えば図３では、最初の画素列の各々の画素は左側のデータラインと下側のゲートラインに接続され、次の列の各々の画素は左側のデータラインと上側のゲートラインに接続される。
【００６８】
ｌ及びｋは１である場合、第１行ＲＯＷ１に配置された画素ＰＸは、第１ゲートラインＧＬ１及び第２ゲートラインＧＬ２に４つの画素ＰＸ単位に交互に接続される。さらに、４つの隣接する画素ＰＸ単位の画素ＰＸは、第１画素列から開始して、１つの画素単位に
第１ゲートラインＧＬ１及び第２ゲートラインＧＬ２に交互に接続される。
【００６９】
例えば図３で、第１行ＲＯＷ１の第１番目から第４番目の画素ＰＸは、第２ゲートラインＧＬ２、第１ゲートラインＧＬ１、第２ゲートラインＧＬ２、及び第１ゲートラインＧＬ１に順に接続される。さらに、第１ゲートラインＧＬ１及び第２ゲートラインＧＬ２には４つの画素ＰＸ単位に交互に接続されるので、第１行ＲＯＷ１の第５番目から第８番目の画素ＰＸは第１番目から第４番目の画素ＰＸと反対に、第１ゲートラインＧＬ１、第２ゲートラインＧＬ２、第１ゲートラインＧＬ１、及び第２ゲートラインＧＬ２に順に接続される。他の行に配置された画素ＰＸも、第１行ＲＯＷ１に配置された画素ＰＸと同様に対応するゲートラインＧＬ２からＧＬｍに接続される。
【００７０】
このような画素の接続構成によって、ｋ番目の行の隣接する第１画素グループＰＧ１の画素ＰＸは、ゲートラインに対して反対の接続構成を持っている。ｉ番目のゲートライン及びｉ＋１番目のゲートラインに１つの画素単位に交互に接続される。同様に、ｋ番目の行の隣接する第２画素グループＰＧ２の画素ＰＸは、はゲートラインに対して反対の接続構成を持っている。ｉ番目のゲートライン及びｉ＋１番目のゲートラインに１つの画素単位に交互に接続される。
【００７１】
例えば、ｉ及びｋが１である場合、図３に図示された第１行ＲＯＷ１の最初のの第１画素グループＰＧ１で（第１番目、第２番目の画素列）、レッド画素Ｒ＋は第２ゲートラインＧＬ２に接続され、グリーン画素Ｇ＋は第１ゲートラインＧＬ１に接続される。さらに、第１行ＲＯＷ１の２番目の第１画素グループＰＧ１で（第５番目、第６番目の画素列）、レッド画素Ｒ＋は第１ゲートラインＧＬ１に接続され、グリーン画素Ｇ＋は第２ゲートラインＧＬ２に接続される。同様に、第１行ＲＯＷ１に配置された各々の第２画素グループＰＧ２の画素ＰＸは第１ゲートラインＧＬ１及び第２ゲートラインＧＬ２に交互に接続される。
【００７２】
図３に示すように、第１から第８データラインＤＬ１〜ＤＬ８は、２つのデータライン単位に交互に異なる極性のデータ電圧を受信する。例えば、第１、第２、第５、及び第６データラインＤＬ１、ＤＬ２、ＤＬ５、ＤＬ６は正極性（＋）のデータ電圧を受信する。第３、第４、第７、及び第８データラインＤＬ３、ＤＬ４、ＤＬ７、ＤＬ８は負極性（−）のデータ電圧を受信する。
【００７３】
このような場合、ｋ番目の行で第１画素グループＰＧ１及び第２画素グループＰＧ２は、互に異なる極性のデータ電圧を受信する。例えば、ｋは１である場合、第１行ＲＯＷ１で第１画素グループＰＧ１は第１、第２、第５、及び第６データラインＤＬ１、ＤＬ２、ＤＬ５、ＤＬ６を通じて正極性（＋）のデータ電圧を受信する。第１行ＲＯＷ１で第２画素グループＰＧ２は第３、第４、第７、及び第８データラインＤＬ３、ＤＬ４、ＤＬ７、ＤＬ８を通じて負極性（−）のデータ電圧を受信する。
【００７４】
正極性（＋）及び負極性（−）のデータ電圧はデータラインＤＬ１〜ＤＬ８を通じて画素ＰＸに印加される。したがって、図３に示したように、画素ＰＸの極性は２つ列単位に反転される。
【００７５】
図３に図示された表示パネル１１０の画素ＰＸに印加されるデータ電圧の極性は、最初のフレームの間の極性を示す。前述したように、データ駆動部１４０はフレーム毎にデータ電圧の極性を反転させて出力する。したがって、次のフレームで画素ＰＸに印加されるデータ電圧の極性は反転される。
【００７６】
図３に示す表示パネル１１０の比較のため、同じ行に配置される画素は同じゲートラインに接続され、同じ列に配置される画素は同じデータラインに接続される表示パネルを検討する。以下、このような表示パネルは比較表示パネルと称する。比較表示パネルで、レッド画像を表示するために、最初のフレームの間に第１列、第３列、第５列、及び第７列のレッド画素が駆動し、次のフレームでは第５列、第７列、第９列、及び第１１列のレッド画素が駆動する。
【００７７】
また、最初のフレームの間に＋−＋−−＋−＋の極性を反復的に有するデータ電圧がデ
ータラインを通じて画素に印加され、次のフレームの間に−＋−＋＋−＋−の極性を反復的に有するデータ電圧がデータラインを通じて画素に印加される。したがって、最初のフレームで第１列及び第３列に配置されたレッド画素は正極性のデータ電圧で駆動され、第５列及び第７列に配置されたレッド画素は負極性のデータ電圧で駆動される。
【００７８】
以下、同一の色を表示する画素は同一の画素であると称する。第１列のレッド画素及び第５列のレッド画素は、同一行に配置された同一の画素として互いに反対極性のデータ電圧を受信して駆動される。さらに、第３列のレッド画素及び第７列のレッド画素は同一行に配置された同一の画素として互いに反対極性のデータ電圧を受信して駆動される。即ち、同一行に配置されたレッド画素は反対極性のデータ電圧を交互に受信して駆動される。
【００７９】
さらに、次のフレームで第５列及び第７列のレッド画素は正極性のデータ電圧で駆動され、第９列及び第１１列のレッド画素は負極性のデータ電圧で駆動される。
【００８０】
この時、正極性のデータ電圧が印加されたレッド画素と、負極性のデータ電圧が印加されたレッド画素の間に輝度差が発生する。このような場合、最初のフレームから次のフレームに進行する時、縦ラインが移動する画像が視認することができる。以下、縦ラインが移動する現象はムービングラインステイン現象（ｍｏｖｉｎｇ  ｌｉｎｅ−ｓｔａｉｎ  ｐｈｅｎｏｍｅｎｏｎ）と称する。ムービングラインステイン現象は、特定色が表現される場合のみならず、フルホワイトモードのようにすべての画素が駆動される場合にも起こるかもしれない。
【００８１】
しかし、同一行に配置された同一の画素ＰＸが同一の極性のデータ電圧を受信する時、例えば図３のように、第１行ＲＯＷ１に配置されたレッド画素Ｒ＋は正極性（＋）のデータ電圧を受信する時、ムービングラインステイン現象は予防または抑制することができる。
【００８２】
図４は、本発明の一実施形態による、原色を表示しているときの図３の画素の行の駆動状態を示す図である。
【００８３】
以下、レッド色が表示されるときの、第２行ＲＯＷ２に配置されるレッド画素Ｒ−の動作を例示的に説明する。
【００８４】
図４を参照すれば、第２行ＲＯＷ２に配置される８つの画素ＰＸの中で、２つのレッド画素Ｒ−は同一の負極性（−）を有するデータ電圧を受信して駆動される。第２行ＲＯＷ２に配置される他の画素ＰＸは、ブラックグレー階調を表示するように駆動される。
【００８５】
２つのレッド画素Ｒ−の中で、左側レッド画素ＬＲＸは第３ゲートラインＧＬ３及び第３データラインＤＬ３に接続され、２つのレッド画素Ｒ−の中で右側のレッド画素ＲＲＸは第２ゲートラインＧＬ２及び第７データラインＤＬ７に接続される。
【００８６】
図４では、同じ行に配置された８つの画素ＰＸのうちのそれぞれの同じ画素は、対応するゲートラインを介しゲートラインに応答して駆動される。例えば、左側レッド画素ＬＲＸは、第３ゲートラインＧＬ３を通じて印加されたゲート信号に応答して第３データラインＤＬ３を通じて負極性（−）のデータ電圧を受信する。右側レッド画素ＲＲＸは、第２ゲートラインＧＬ２を通じて印加されたゲート信号に応答して第７データラインＤＬ７を通じて負極性（−）のデータ電圧を受信する。
【００８７】
したがって、第２行ＲＯＷ２の２つの左側及び右側レッド画素ＬＲＸ、ＲＲＸは各々対応するゲートラインＧＬ３、ＧＬ２を通じて印加されたゲート信号によって駆動される。即ち、同一行の８つの画素ＰＸ単位で同一の画素は各々対応するゲートラインを通じて印加されたゲート信号によって駆動される。
【００８８】
前述した比較表示パネルで、画素は行単位に対応する同じゲートゲートラインに接続され、列単位に対応する同じデータラインに接続される。即ち、同一の行のレッド画素は同一のゲートラインに接続される。このため、比較表示パネルの場合、同一の行に配置された画素の中で２つのレッド画素は同一のゲートラインに接続される。
【００８９】
さらに、現在フレームの間に＋−−＋＋−−＋の極性を反復的に有するデータ電圧がデータラインを通じて比較表示パネルの画素に印加される。このような場合、比較表示パネルで同一の行に配置された８つの画素の中で２つの画素は、１つのゲートラインを通じて印加されたゲート信号に応答して同一の極性を有するデータ電圧を受信する。
【００９０】
しかし、図４例示的な実施形態における表示パネル１１０の同一の行に配置された８つの画素ＰＸの中で２つのレッド画素Ｒ−は、２つの異なるゲートラインを介して適用されたゲート信号に応答して、同一の極性のデータ電圧を受信する。その結果、同一の行で同一のゲートラインに接続されて同一の極性のデータ電圧を受信して駆動される図３の例示的な実施形態による表示パネル１１０の同一の画素ＰＸの個数は、比較表示パネルより半分に減少された。
【００９１】
一般的に、各行の画素が駆動される区間の間に同一のゲートラインに接続された同一の画素に印加されるデータ電圧の極性が同一である場合、データラインと共通電極のカップリング現象によって共通電圧にリップルが発生する。データ電圧の極性が正極性である場合、共通電圧に正の方向にリップルが発生する。データ電圧の極性が負極性である場合、共通電圧に負の方向にリップルが発生する。
【００９２】
レッド色を表示するためにレッド画素が駆動され、共通電圧にリップルが発生する場合、レッド画素の第１方向に隣接する領域の輝度と、レッド画素の上部及び下部領域の輝度差が視認される。さらに、レッド画素の隣接領域と、レッド画素の隣接領域の上部及び下部領域でも輝度差が視認される。その結果、水平クロストーク現象が発生する。
【００９３】
同一の行で同一のゲートラインに接続されて同一の極性のデータ電圧を受信する同一の画素の個数が多くなるほど、共通電圧のリップルが大きくなるので、水平クロストーク現象が増強される。
【００９４】
本発明のシステムおよび方法による実施形態で、表示パネル１１０の同一の行で同一のゲートラインに接続されて同一の極性のデータ電圧を受信する同一の画素ＰＸの個数が、比較表示パネルの半分まで減少される。その結果、本発明の表示パネル１１０で水平クロストーク現象が予防または抑制することができる。
【００９５】
図５は、本発明の一実施形態による図３に図示された表示パネルでレッド画素を示した図面である。図５を参照すれば、４ｌ個の画素単位に対応する４ｌ個の隣接する列単位で、最初の画素列から開始して、正極性（＋）のデータ電圧を受信する画素ＰＸのゲートライン及びデータラインの接続構造は、同じ色だけど負極性（−）のデータ電圧を受信する画素ＰＸのゲートライン及びデータラインの接続構造と同一である。
【００９６】
例えばｌは１である場合、図５でレッド画素Ｒは接続されるゲートライン及びデータライン、及び印加されるデータ電圧の極性にしたがって第１から第４レッド画素ＲＸ１〜ＲＸ４に区分される。図５のように、最初の４つの列単位で、第１レッド画素ＲＸ１は下部
のゲートライン（ＧＬ２およびＧＬ４）、及び左側のデータライン（ＤＬ１）に接続され、正極性（＋）のデータ電圧を受信するレッド画素Ｒ＋を含む。例えば、第１レッド画素ＲＸ１は第２ゲートラインＧＬ２及び第１データラインＤＬ１に接続されたレッド画素Ｒ＋及び第４ゲートラインＧＬ４及び第１データラインＤＬ１に接続されたレッド画素Ｒ＋を含む。同様に、第２レッド画素ＲＸ２は下部のゲートライン（ＧＬ３およびＧＬ５）、及び左側のデータライン（ＤＬ３）に接続され、負極性（−）のデータ電圧を受信するレッド画素Ｒ−を含む。例えば、第２レッド画素ＲＸ２は第３ゲートラインＧＬ３及び第３データラインＤＬ３に接続されたレッド画素Ｒ−と第５ゲートラインＧＬ５及び第３データラインＤＬ３に接続されたレッド画素Ｒ−とを含む。したがって、第１レッド画素ＲＸ１のゲートライン及びデータラインの接続構造は第２レッド画素ＲＸ２のゲートライン及びデータラインの接続構造と同一である。
【００９７】
第２番目の４つの列単位で第３レッド画素ＲＸ３は上部のゲートライン（ＧＬ１およびＧＬ３）及び左側のデータライン（ＤＬ５）に接続され、正極性（＋）のデータ電圧を受信するレッド画素Ｒ＋を含む。例えば、第３レッド画素ＲＸ３は第１ゲートラインＧＬ１及び第５データラインＤＬ５に接続されたレッド画素Ｒ＋と第３ゲートラインＧＬ３及び第５データラインＤＬ５に接続されたレッド画素Ｒ＋とを含む。同様に、第４レッド画素ＲＸ４は上部のゲートライン（ＧＬ２およびＧＬ４）及び左側のデータライン（ＤＬ７）に接続され、負極性（−）のデータ電圧を受信するレッド画素Ｒ−を含む。例えば、第４レッド画素ＲＸ４は第２ゲートラインＧＬ２及び第７データラインＤＬ７に接続されたレッド画素Ｒ−と第４ゲートラインＧＬ４及び第７データラインＤＬ７に接続されたレッド画素Ｒ−とを含む。したがって、第３レッド画素ＲＸ３のゲートライン及びデータラインの接続構造は、第４レッド画素ＲＸ４のゲートライン及びデータラインの接続構造と同一である。
【００９８】
ゲートライン及びデータラインの接続位置が異なる２つの画素は、製造工程における誤差による互いに異なる形状のトランジスタを有するかもしれない。互いに異なる形状のトランジスタは、互に異なる寄生容量を有するかもしれない。このような場合、２つの画素が同一のデータ電圧が印加されても、２つの画素に充電される画素電圧は異なることがあり得え、そのため異なる輝度の画像を表示するかもしれない。即ち、互いに異なるゲートライン及びデータラインの接続構造を有する２つの画素は同一のデータ電圧が印加されても互に異なる輝度を表示することができる。例えば、異なる接続構造を持つ第１レッド画素ＲＸ１と第３レッド画素ＲＸ３は、同一のデータ電圧が適用されても互に異なる輝度を表示することができる。さらには、フレーム反転が遂行され、最初のフレームの間に正極性のデータ電圧を受信する画素のゲートライン及びデータラインの接続構造と、最初のフレームの間に負極性のデータ電圧を受信する画素のゲートライン及びデータラインの接続構造とが異なる場合、フレーム毎に前述した画素間の輝度差によってフリッカ現象が発生するかもしれない。
【００９９】
しかし、本発明の実施形態で正極性（＋）のデータ電圧を受信する第１レッド画素ＲＸ１のゲートライン及びデータラインの接続構造は、負極性（−）のデータ電圧を受信する第２レッド画素ＲＸ２のゲートライン及びデータラインの接続構造と同一である。同様に、正極性（＋）のデータ電圧を受信する第３レッド画素ＲＸ３のゲートライン及びデータラインの接続構造は、負極性（−）のデータ電圧を受信する第４レッド画素ＲＸ４のゲートライン及びデータラインの接続構造と同一である。画素ＰＸのゲートライン及びデータラインの接続構造が同一である場合、フレーム毎に輝度差が発生されない。したがって、本発明の表示パネル１１０ではフリッカ現象の発生を妨げることができる。結果的に、本システムおよび方法による表示装置１００はムービングラインステイン現象、水平クロストーク現象、及びフリッカ現象の発生を妨げ、表示品質を向上させることができる。
【０１００】
図６は比較表示パネル及び本発明の一実施形態による表示パネルのムービングラインステイン指数を示したシミュレーショングラフである。ムービングラインステイン指数は、ムービングラインステインが視認される程度を定量化した値である。ムービングラインステイン指数が高いほど、ムービングラインステインが相対的に多く視認され、ムービングラインステイン指数が低いほど、ムービングラインステインが相対的に少なく視認される。
【０１０１】
図６には各色相のムービングラインステイン指数及び色相のムービングラインステイン指数の平均値である代表指数が図示された。図６に図示されたムービングラインステイン指数は表示パネル１１０と使用者の距離を５０ｃｍに設定して測定されたムービングラインステイン指数である。
【０１０２】
図６を参照すれば、すべての色相で本発明の表示パネル１１０のムービングラインステイン指数は比較表示パネルのムービングラインステイン指数より低い。即ち、本発明の表示装置１００は比較表示パネルよりムービングラインステイン現象を抑制することができる。
【０１０３】
図７Ａは比較表示パネルで発生された共通電圧のリップルを測定した図面である。図７Ｂは本発明の一実施形態による表示パネルで発生された共通電圧のリップルを測定した図面である。
【０１０４】
図７Ａ及び図７Ｂを参照すると、共通電圧ＶＣＯＭは一定な基準レベルＶｒｅｆを有し、共通電極ＣＥに印加される。しかし、データラインＤＬ１〜ＤＬｎと共通電極ＣＥとの間にカップリング現象によって共通電圧ＶＣＯＭにリップルが発生する。図７Ａに示したように、比較表示パネルの共通電圧ＶＣＯＭのリップルは３００ｍＶから９１９ｍＶの大きさを有する。しかし、図７Ｂに示したように本発明の一実施形態による表示パネル１１０の共通電圧ＶＣＯＭのリップルは２９０ｍＶ乃至４３５ｍＶの大きさを有する。即ち、本発明の表示パネル１１０の共通電圧ＶＣＯＭのリップルは、比較表示パネルの共通電圧ＶＣＯＭのリップルより小さくなる。本発明の表示装置１００は水平クロストーク現象を抑制することができる。
【０１０５】
図８は、本発明の別の例示的な実施形態による表示装置の一部を示した平面図である。図８の表示装置は少なくとも、画素ＰＸとゲートラインＧＬ１〜ＧＬｍ及びデータラインＤＬ１〜ＤＬｎの接続構成の部分で図１の表示装置とは異なる。したがって、以下、図８を参照して、画素ＰＸとゲートラインＧＬ１〜ＧＬ５及びデータラインＤＬ１〜ＤＬ８の接続構成が説明される。
【０１０６】
図８を参照すれば、第１画素グループＰＧ１及び第２画素グループＰＧ２は、第１方向ＤＲ１と第２方向ＤＲ２ともに交互に配置される。画素ＰＸは列単位に対応するデータラインＤＬ１〜ＤＬ８に接続される。特に、同じ列の画素は、同じデータラインに接続される。
【０１０７】
ｉ番目のゲートライン及びｉ＋１番目のゲートラインの間に配置されたｋ番目の行の画素ＰＸは、４ｌ個の画素ＰＸ単位にｉ番目のゲートライン及びｉ＋１番目のゲートラインに同様に繰り返し接続される。それぞれのグループの４ｌ個の画素ＰＸで、ｇ番目の列とｇ＋３番目の列とに配置された画素ＰＸはｉ＋１番目のゲートラインに接続され、ｇ＋１番目の列とｇ＋２番目の列とに配置された画素ＰＸはｉ番目のゲートラインに接続される。
【０１０８】
例えば、ｋ、ｉ、ｇが１である場合、第１ゲートラインＧＬ１及び第２ゲートラインＧＬ２の間に配置された第１行ＲＯＷ１の画素ＰＸは、第１ゲートラインＧＬ１及び第２ゲートラインＧＬ２に４つの画素ＰＸ単位に同様に接続される。最初の４つの画素ＰＸで、第１列ＣＯＬ１と第４列ＣＯＬ４とに配置された画素ＰＸは、第２ゲートラインＧＬ２に接続され、第２列ＣＯＬ２と第３列ＣＯＬ３とに配置された画素ＰＸは第１ゲートラインＧＬ１に接続される。
【０１０９】
データラインＤＬ１〜ＤＬ８は、２つデータライン単位に互に異なる極性のデータ電圧を受信する。正極性（＋）及び負極性（−）のデータ電圧はデータラインＤＬ１〜ＤＬ８を通じて画素ＰＸに印加される。したがって、画素ＰＸの極性は２つ列単位に反転される。
【０１１０】
図８に示したように、同一行に配置された同一の画素ＰＸは、同一の極性のデータ電圧を受信して駆動される。したがって、図８の例示的な実施形態による表示パネル２１０でムービングラインステイン現象が抑制することができる。
【０１１１】
図９は、本発明の例示的な実施形態における、フルホワイトモードで第２ゲートラインによって操作される図８に図示された画素の駆動状態を示した図面である。図９を参照すれば、表示パネル２１０はすべての画素ＰＸが駆動されるフルホワイトモードで駆動される。フルホワイトモードで第２ゲートラインＧＬ２を通じてゲート信号ＧＳが画素ＰＸに印加される場合、第２ゲートラインＧＬ２に接続された画素ＰＸが駆動する。
【０１１２】
このような場合、第１行ＲＯＷ１に配置されて第２ゲートラインＧＬ２に接続された画素ＰＸの中で正極性（＋）のデータ電圧を受信する画素ＰＸの個数と負極性（−）のデータ電圧を受信する画素ＰＸの個数とは同一である。
【０１１３】
また、第２行ＲＯＷ２に配置されて第２ゲートラインＧＬ２に接続された画素ＰＸの中で正極性（＋）のデータ電圧を受信する画素ＰＸの個数と負極性（−）のデータ電圧を受信する画素ＰＸの個数とは同一である。
【０１１４】
一般的に、同一の行及び同一のゲートラインに接続された画素ＰＸに印加されるデータ電圧の極性の合計が正極性又は負極性に傾く場合、それぞれ正の方向又は負の方向にリップルが発生し、共通電圧を変化させる。
【０１１５】
図９の場合、第２ゲートラインＧＬ２に接続される第１行ＲＯＷ１の画素ＰＸに印加されるデータ電圧は、２つの正極性（＋）のデータ電圧及び２つの負極性（−）のデータ電圧を含み、第２ゲートラインＧＬ２に接続される第２行ＲＯＷ２の画素ＰＸに適用されるデータ電圧は、２つの正極性（＋）のデータ電圧及び２つの負極性（−）のデータ電圧を含む。それぞれの行で同一のゲートラインに接続された画素ＰＸの中で、正極性（＋）のデータ電圧を受信する画素ＰＸの個数と負極性（−）のデータ電圧を受信する画素ＰＸの個数とは同一なので、第２ゲートラインＧＬ２に接続された画素ＰＸに印加されるデータ電圧の極性の合計に偏りはない。このように、図８及び図９における表示パネル２１０は共通電圧にリップルが発生されず、水平クロストーク現象を防止または抑制する。それによって表示装置の表示品質を向上させることができる。
【０１１６】
図１０は本発明の例示的な実施形態による表示パネルの一部を示した平面図である。図１０を参照すれば、表示パネル３１０は複数の画素ＰＸを含む。各画素ＰＸは互に異なる階調の画像を表示する第１サブ画素ＰＸ１及び第２サブ画素ＰＸ２を含む。第１サブ画素ＰＸ１及び第２サブ画素ＰＸ２は互いに同一のゲートライン及び同一のデータラインに接続され、そのため互いに同一の極性のデータ電圧を受信する。しかし、第１サブ画素ＰＸ１及び第２サブ画素ＰＸ２は互に異なるレベルの画素電圧を充電し、異なるグレー階調を持つ画像を表示する。このような場合、表示装置を見る人の目は２つの画素電圧の中間値を認識する。
【０１１７】
表示パネル３１０は、中間階調以下のガンマカーブの歪曲による側面視野角の低下が防止または抑制する。即ち、第１及び第２サブ画素ＰＸ１、ＰＸ２が互に異なるレベルの画素電圧を充電することによって、表示パネル３１０の視認性を改善することができる。
【０１１８】
図１０に図示された画素ＰＸのゲートライン及びデータラインの接続構造は、実質的に、図３に図示された画素ＰＸの接続構造と同一である。図１０と図３の構造の違いは、図１０に示す第１サブ画素ＰＸ１及び第２サブ画素ＰＸ２の包含である。  以下、“視認性構造体”と称する。このような視認性構造は、図３及び図８に図示された表示パネル１１０及び表示パネル２１０に適用される。
【０１１９】
図１１は、本発明の例示的な実施形態における、図１０に図示された１つの画素の回路図である。図１１を参照すれば、画素ＰＸは第１サブ画素ＰＸ１及び第２サブ画素ＰＸ２を含む。第１サブ画素ＰＸ１は、第１トランジスタＴＲ１と、第１液晶キャパシターＣｌｃ１と、第１ストレージキャパシターＣｓｔ１とを含む。第２サブ画素ＰＸ２は、第２トランジスタＴＲ２と、第３トランジスタＴＲ３と、第２液晶キャパシターＣｌｃ２と、第２ストレージキャパシターＣｓｔ２とを含む。
【０１２０】
第１トランジスタＴＲ１は、ｉ番目のゲートラインＧＬｉに接続されたゲート電極と、ｊ番目のデータラインＤＬｊに接続されたソース電極と、第１液晶キャパシターＣｌｃ１及び第１ストレージキャパシターＣｓｔ１に接続されたドレーン電極とを含む。
【０１２１】
第１液晶キャパシターＣｌｃ１は、第１トランジスタＴＲ１のドレーン電極に接続された第１電極と、共通電圧Ｖｃｏｍを受信する第２電極とを含む。第１ストレージキャパシターＣｓｔ１は、第１トランジスタＴＲ１のドレーン電極に接続された第１電極と、ストレージ電圧Ｖｃｓｔを受信する第２電極とを含む。
【０１２２】
第２トランジスタＴＲ２は、ｉ番目のゲートラインＧＬｉに接続されたゲート電極と、ｊ番目のデータラインＤＬｊに接続されたソース電極と、第２液晶キャパシターＣｌｃ２及び第２ストレージキャパシターＣｓｔ２に接続されたドレーン電極とを含む。
【０１２３】
第２液晶キャパシターＣｌｃ２は、第２トランジスタＴＲ２のドレーン電極に接続された第１電極と、共通電圧Ｖｃｏｍを受信する第２電極とを含む。第２ストレージキャパシターＣｓｔ２は、第２トランジスタＴＲ２のドレーン電極に接続された第１電極と、ストレージ電圧Ｖｃｓｔを受信する第２電極とを含む。
【０１２４】
第３トランジスタＴＲ３は、ｉ番目のゲートラインＧＬｉに接続されたゲート電極と、ストレージ電圧Ｖｃｓｔを受信するソース電極と、第２トランジスタＴＲ２のドレーン電極に接続されたドレーン電極とを含む。即ち、第３トランジスタＴＲ３のドレーン電極は、第２液晶キャパシターＣｌｃ２の第１電極に接続される。
【０１２５】
第１から第３トランジスタＴＲ１〜ＴＲ３は、ｉ番目のゲートラインＧＬｉを通じて印加されたゲート信号に応答してオンにされる。ｊ番目のデータラインＤＬｊを通じて受信されたデータ電圧は、オンにされた第１トランジスタＴＲ１を通じて第１サブ画素ＰＸ１に印加される。データ電圧と共通電圧Ｖｃｏｍとのレベル差に対応した第１画素電圧が第１液晶キャパシターＣｌｃ１に充電される。
【０１２６】
ｊ番目のデータラインＤＬｊを通じて受信されたデータ電圧は、オンにされた第２トラ
ンジスタＴＲ２を通じて第２サブ画素ＰＸ２に印加される。即ち、ｊ番目のデータラインＤＬｊを通じて受信されたデータ電圧は、第２トランジスタＴＲ２を通じて第２液晶キャパシターＣｌｃ２に印加される。
【０１２７】
オンにされた第３トランジスタＴＲ３は、ストレージ電圧Ｖｃｓｔを受信して、第２サブ画素ＰＸ２に印加する。即ち、ストレージ電圧Ｖｃｓｔは第３トランジスタＴＲ３を通じて第２液晶キャパシターＣｌｃ２に印加される。
【０１２８】
データ電圧は、正極性及び負極性のいずれか１つの極性を有する。共通電圧Ｖｃｏｍは、ストレージ電圧Ｖｃｓｔと実質的に同一の電圧を有してもよい。
【０１２９】
第２トランジスタＴＲ２のドレーン電極及び第３トランジスタＴＲ３のドレーン電極が接続された接点ノードＣＮの電圧は、第２トランジスタＴＲ２及び第３トランジスタＴＲ３のオンにした時、抵抗状態の接点ノードＣＮの抵抗値によって決定される。即ち、接点ノードＣＮの電圧は、オンにされた第２トランジスタＴＲ２を通じて印加されるデータ電圧より小さく、オンにされた第３トランジスタＴＲ３を通じて印加されるストレージ電圧Ｖｃｓｔより大きい値を有する。接点ノードＣＮの電圧と共通電圧Ｖｃｏｍとのレベル差に対応する第２画素電圧が第２液晶キャパシターＣｌｃ２に充電される。
【０１３０】
第２画素電圧は、接点ノードＣＮの電圧と共通電圧Ｖｃｏｍとのレベル差に対応するので、第１液晶キャパシターＣｌｃ１に充電された第１画素電圧は、第２液晶キャパシターＣｌｃ２に充電された第２画素電圧より大きい。その結果、第１サブ画素ＰＸ１に充電された第１画素電圧と、第２サブ画素ＰＸ２に充電された第２画素電圧とが互いに異なるので、表示装置の視認性が改善できる。
【０１３１】
図１２は、本発明の例示的な実施形態における、図１０に図示された１つの画素の別の回路図である。図１２を参照すれば、画素ＰＸは、第１サブ画素ＰＸ１及び第２サブ画素ＰＸ２を含む。第１サブ画素ＰＸ１は、第１トランジスタＴＲ１と、第１液晶キャパシターＣｌｃ１と、第１ストレージキャパシターＣｓｔ１とを含む。第２サブ画素ＰＸ２は、第２トランジスタＴＲ２と、第３トランジスタＴＲ３と、第２液晶キャパシターＣｌｃ２と、第２ストレージキャパシターＣｓｔ２と、カップリングキャパシターＣｃｐとを含む。
【０１３２】
第１トランジスタＴＲ１は、ｉ番目のゲートラインＧＬｉに接続されたゲート電極と、ｊ番目のデータラインＤＬｊに接続されたソース電極と、第１液晶キャパシターＣｌｃ１及び第１ストレージキャパシターＣｓｔ１に接続されたドレーン電極とを含む。
【０１３３】
第１液晶キャパシターＣｌｃ１は、第１トランジスタＴＲ１のドレーン電極に接続された第１電極と、共通電圧Ｖｃｏｍを受信する第２電極とを含む。第１ストレージキャパシターＣｓｔ１は、第１トランジスタＴＲ１のドレーン電極に接続された第１電極と、ストレージ電圧Ｖｃｓｔを受信する第２電極とを含む。
【０１３４】
第２トランジスタＴＲ２は、ｉ番目のゲートラインＧＬｉに接続されたゲート電極と、ｊ番目のデータラインＤＬｊに接続されたソース電極と、第２液晶キャパシターＣｌｃ２及び第２ストレージキャパシターＣｓｔ２に接続されたドレーン電極とを含む。
【０１３５】
第２液晶キャパシターＣｌｃ２は、第２トランジスタＴＲ２のドレーン電極に接続された第１電極と、共通電圧Ｖｃｏｍを受信する第２電極とを含む。第２ストレージキャパシターＣｓｔ２は、第２トランジスタＴＲ２のドレーン電極に接続された第１電極と、ストレージ電圧Ｖｃｓｔを受信する第２電極とを含む。
【０１３６】
第３トランジスタＴＲ３は、ｉ＋１番目のゲートラインＧＬｉ＋１に接続されたゲート電極と、カップリングキャパシターＣｃｐに接続されたソース電極と、第２トランジスタＴＲ２のドレーン電極に接続されたドレーン電極とを含む。カップリングキャパシターＣｃｐは、第３トランジスタＴＲ３のソース電極に接続された第１電極と、ストレージ電圧Ｖｃｓｔを受信する第２電極とを含む。
【０１３７】
図１０に示していないが、図１２の画素ＰＸが図１０に図示された表示パネル３１０に使用される場合、第２サブ画素ＰＸ２の第３トランジスタＴＲ３はｉ＋１番目のゲートラインＧＬｉ＋１に接続されてもよい。
【０１３８】
第１及び第２トランジスタＴＲ１、ＴＲ２は、ｉ番目のゲートラインＧＬｉを通じて印加されたゲート信号に応答してオンにされる。ｊ番目のデータラインＤＬｊを通じて受信されたデータ電圧は、オンにされた第１及び第２トランジスタＴＲ１、ＴＲ２を通じて第１及び第２サブ画素ＰＸ１、ＰＸ２に印加される。その結果、データ電圧と共通電圧Ｖｃｏｍとのレベル差に対応される第１画素電圧が、第１及び第２液晶キャパシターＣｌｃ１、Ｃｌｃ２に充電される。
【０１３９】
次に、第３トランジスタＴＲ３がｉ＋１番目のゲートラインＧＬｉ＋１を通じて印加されたゲート信号に応答してオンにされる。第３トランジスタＴＲ３がオンにされた時、第２液晶キャパシターＣｌｃ２とカップリングキャパシターＣｃｐとの間に電圧分配が起きる。
【０１４０】
第２トランジスタＴＲ２のドレーン電極及び第３トランジスタＴＲ３のドレーン電極が接続された接点ノードＣＮの電圧は、第２液晶キャパシターＣｌｃ２、第２ストレージキャパシターＣｓｔ２、及びカップリングキャパシターＣｃｐの電荷を共有（ｃｈａｒｇｅ  ｓｈａｒｉｎｇ）することによって得られる電圧に相当する。即ち、ｉ＋１番目のゲートラインＧＬｉ＋１を通じてゲート信号が印加された場合、一定期間の後、第２液晶キャパシターＣｌｃ２に充電された電圧が低下する。
【０１４１】
その結果、第１液晶キャパシターＣｌｃ１に充電された第１画素電圧は、第２液晶キャパシターＣｌｃ２に充電された第２画素電圧より大きく、第１サブ画素ＰＸ１に充電された第１画素電圧と第２サブ画素ＰＸ２に充電された第２画素電圧とが互いに異なるので、表示装置の視認性が改善することができる。
【０１４２】
本発明の例示的な実施形態を説明したが、本発明のシステムおよび方法は、これらの例示的な実施形態に限定されるものではない。種々の変更および修正は、本システムおよび方法の意図および範囲から逸脱することなく当業者によってなされ得る。
【符号の説明】
【０１４３】
１００表示装置
１１０、２１０、３１０  表示パネル
１２０タイミングコントローラ
１３０ゲート駆動部
１４０データ駆動部
１１１第１基板
１１２第２基板
ＰＸ  画素
ＰＸ１、ＰＸ２  第１及び第２画素
ＰＧ１、ＰＧ２  第１及び第２画素グループ
【図１】
2020115215.tif 000003
【図２】
2020115215.tif 000004
【図３】
2020115215.tif 000005
【図４】
2020115215.tif 000006
【図５】
2020115215.tif 000007
【図６】
2020115215.tif 000008
【図７Ａ】
2020115215.tif 000009
【図７Ｂ】
2020115215.tif 000010
【図８】
2020115215.tif 000011
【図９】
2020115215.tif 000012
【図１０】
2020115215.tif 000013
【図１１】
2020115215.tif 000014
【図１２】
2020115215.tif 000015