(57)【要約】      （修正有）【課題】発電装置で発電された電源電圧に基づいて、安定して起動させることができる半導体装置並びに電子システム装置及びその駆動方法を提供する。【解決手段】電子システム装置１は、第１電源電圧を生成する発電装置Ｐと、第１電源ノードＮ３を介して発電装置に接続された制御回路ＣＮＴと、制御回路に接続された基板バイアス制御回路ＶＢＣとを有する半導体装置ＭＣ１と、第１電源ノードを介して制御回路と並列に発電装置に接続されたＤＣ−ＤＣコンバータＤＭと、第１電源ノードとＤＣ−ＤＣコンバータとの間に設けられ、かつ、第１電源ノードとＤＣ−ＤＣコンバータとに接続された第１スイッチＳ１と、を備える。【選択図】図１
2020171152.tif 000002
【特許請求の範囲】
【請求項１】
第１電源電圧を生成する発電装置と、
第１電源ノードを介して前記発電装置に接続された制御回路と、前記制御回路に接続された基板バイアス制御回路とを有する半導体装置と、
前記第１電源ノードを介して前記制御回路と並列に記発電装置に接続されたＤＣ−ＤＣコンバータと、
前記第１電源ノードと前記ＤＣ−ＤＣコンバータとの間に設けられ、かつ前記第１電源ノードと前記ＤＣ−ＤＣコンバータとに接続された第１スイッチと、
を備え、
前記制御回路は、電界効果トランジスタで構成され、かつ前記第１電源電圧を受け取った後に前記第１スイッチをＯＦＦ状態からＯＮ状態に設定し、
前記ＤＣ−ＤＣコンバータは、前記第１スイッチがＯＮ状態に制御された後に前記第１スイッチを介して前記第１電源電圧を受け取り、
前記基板バイアス制御回路は、前記ＤＣ−ＤＣコンバータが前記第１電源電圧を受け取る前に、前記電界効果トランジスタへ基板バイアス電圧を供給する、電子システム装置。
【請求項２】
前記基板バイアス制御回路は、前記制御回路が前記第１電源電圧を受け取った後で、かつ前記第１スイッチがＯＦＦ状態からＯＮ状態に設定される前に前記電界効果トランジスタへ前記基板バイアス電圧を供給する、請求項１に記載の電子システム装置。
【請求項３】
前記ＤＣ−ＤＣコンバータは、前記第１電源電圧とは異なる第２電源電圧を生成する、請求項２に記載の電子システム装置。
【請求項４】
インターフェイス装置を更に備え、
前記インターフェイス装置は、前記ＤＣ−ＤＣコンバータから第２電源電圧を受け取り、かつ前記半導体装置へデータ信号を供給する、請求項３に記載の電子システム装置。
【請求項５】
前記半導体装置は、前記ＤＣ−ＤＣコンバータから前記第２電源電圧を受け取る入出回路を有し、
前記入出回路は、前記第２電源電圧に基づいて動作し、かつ前記インターフェイス装置から前記データ信号を受け取る、請求項４に記載の電子システム装置。
【請求項６】
前記基板バイアス制御回路は、前記入出回路が前記データ信号を受け取る前に前記基板バイアス電圧の供給を止める、請求項５に記載の電子システム装置。
【請求項７】
前記基板バイアス制御回路は、前記入出回路が前記データ信号を受け取った後に前記基板バイアス電圧を再度供給する、請求項６に記載の電子システム装置。
【請求項８】
前記制御回路は、前記基板バイアス制御回路が前記基板バイアス電圧を再度供給した後に、前記第１スイッチをＯＮ状態からＯＦＦ状態に設定する、請求項７に記載の電子システム装置。
【請求項９】
前記電界効果トランジスタは、
基板と、
前記基板に形成されたウェル領域と、
前記ウェル領域上に絶縁膜を介して形成された半導体層と、
前記半導体層内に形成されたソース領域、ドレイン領域、及びチャネル領域と、
前記チャネル領域上にゲート絶縁膜を介して配置されたゲート電極と、
を含み、
前記基板バイアス制御回路は、前記基板バイアス電圧を前記ウェル領域へ供給する、請求項２に記載の電子システム装置。
【請求項１０】
第１コンデンサを更に備え、
前記半導体装置は、前記発電装置と前記第１電源ノードとの間に配置された第２スイッチと、前記第２スイッチと前記発電装置の間の第２電源ノードを介して接続された第１モニタ回路とを有し、
前記第１コンデンサは、第１モニタ回路と並列に前記第２電源ノードに接続され、
前記第１モニタ回路は、前記第２電源ノードの電圧に基づいて前記第２スイッチを制御する、請求項９に記載の電子システム装置。
【請求項１１】
２次電池を更に備え、
前記半導体装置は、前記第２電源ノードと前記第２スイッチとの間の第３電源ノードを介して接続された第３スイッチと、前記第３スイッチに接続された第２モニタ回路とを有し、
前記２次電池は、第２モニタ回路と並列に前記第３スイッチに接続され、
前記制御回路は、前記基板バイアス制御回路が前記基板バイアス電圧を供給した後に、前記第３スイッチをＯＦＦ状態からＯＮ状態に設定する、請求項１０に記載の電子システム装置。
【請求項１２】
第２コンデンサを更に備え、
前記第２コンデンサは、前記ＤＣ−ＤＣコンバータに接続される、請求項１１に記載の電子システム装置。
【請求項１３】
前記制御回路は、前記ＤＣ−ＤＣコンバータが前記第１電源電圧を受け取った後に、制御信号を前記ＤＣ−ＤＣコンバータへ供給し、
前記ＤＣ−ＤＣコンバータは、前記制御信号に基づいて前記第２電源電圧を生成する、請求項３に記載の電子システム装置。
【請求項１４】
電子システム装置の駆動方法において、
前記電子システム装置は、
第１電源電圧を生成する発電装置と、
電界効果トランジスタで構成され、かつ電源ノードを介して前記発電装置に接続された制御回路と、前記制御回路に接続された基板バイアス制御回路とを有する半導体装置と、
前記電源ノードを介して前記制御回路と並列に記発電装置に接続されたＤＣ−ＤＣコンバータと、
前記電源ノードと前記ＤＣ−ＤＣコンバータと間に設けられ、かつ前記電源ノードと前記ＤＣ−ＤＣコンバータとに接続されたスイッチと、
を備え、
前記制御回路は、前記電源ノードを介して前記第１電源電圧を受け取り、
前記スイッチは、前記制御回路が前記第１電源電圧を受け取った後に、前記制御回路によってＯＦＦ状態からＯＮ状態に設定され、
前記ＤＣ−ＤＣコンバータは、前記スイッチがＯＮ状態に制御された後に、前記スイッチを介して前記第１電源電圧を受け取り、
前記基板バイアス制御回路は、前記ＤＣ−ＤＣコンバータが前記第１電源電圧を受け取る前に、前記電界効果トランジスタへ基板バイアス電圧を供給する、電子システム装置の駆動方法。
【請求項１５】
前記電界効果トランジスタは、
基板と、
前記基板に形成されたウェル領域と、
前記ウェル領域上に絶縁膜を介して形成された半導体層と、
前記半導体層内に形成されたソース領域、ドレイン領域、及びチャネル領域と、
前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、
を含み、
前記基板バイアス制御回路は、前記基板バイアス電圧を前記ウェル領域へ供給する、請求項１４に記載の電子システム装置の駆動方法。
【請求項１６】
前記基板バイアス制御回路は、前記制御回路が前記第１電源電圧を受け取った後で、かつ前記スイッチがＯＮ状態に設定される前に、前記電界効果トランジスタへ前記基板バイアス電圧を供給する、請求項１５に記載の電子システム装置の駆動方法。
【請求項１７】
前記電子システム装置は、更にインターフェイス装置を備え、
前記ＤＣ−ＤＣコンバータは、前記第１電源電圧を受け取った後に前記第１電源電圧とは異なる第２電源電圧を生成し、
前記インターフェイス装置は、前記ＤＣ−ＤＣコンバータから前記第２電源電圧を受け取る、請求項１６に記載の電子システム装置の駆動方法。
【請求項１８】
発電装置で発電された電源電圧で駆動し、ＤＣ−ＤＣコンバータを制御する半導体装置であって、
前記半導体装置は、
前記発電装置に接続された第１端子と、
電界効果トランジスタで構成され、かつ電源ノードを介して前記第１端子に接続された制御回路と、
前記制御回路に接続された基板バイアス制御回路と、
前記電源ノードを介して前記制御回路と並列に前記第１端子に接続され、かつ前記ＤＣ−ＤＣコンバータに接続された第２端子と、
前記電源ノードと前記第２端子と間に設けられ、前記電源ノードと前記第２端子とに接続されたスイッチと、
を有し、
前記制御回路は、前記第１端子を介して前記電源電圧を受け取った後に前記スイッチをＯＦＦ状態からＯＮ状態に設定し、
前記第２端子は、前記スイッチのＯＮ状態に制御された後に前記電源電圧を前記ＤＣ−ＤＣコンバータへ供給し、
前記基板バイアス制御回路は、前記第２端子が前記電源電圧を前記ＤＣ−ＤＣコンバータへ供給する前に前記電界効果トランジスタへ基板バイアス電圧を供給する、半導体装置。
【請求項１９】
前記電界効果トランジスタは、
基板と、
前記基板に形成されたウェル領域と、
前記ウェル領域上に絶縁膜を介して形成された半導体層と、
前記半導体層内に形成されたソース領域、ドレイン領域、及びチャネル領域と、
前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、
を含み、
前記基板バイアス制御回路は、前記基板バイアス電圧を前記ウェル領域へ供給する、請求項１８に記載の半導体装置。
【請求項２０】
前記基板バイアス制御回路は、前記制御回路が前記電源電圧を受け取った後で、かつ前記スイッチがＯＮ状態に設定される前に、前記電界効果トランジスタへ前記基板バイアス電圧を供給する、請求項１９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、並びに電子システム装置及びその駆動方法に関し、例えば発電装置で発電された電源電圧で駆動する半導体装置、並びに電子システム装置及びその駆動方法に利用できるものである。
【背景技術】
【０００２】
近年、太陽光、振動及び熱等のエネルギーから電力を得て、その電力に基づいて電子システム装置を駆動させるエナジーハーベスト（環境発電）技術が提供されている。電子システム装置は、半導体装置及びインターフェイス装置を含んでいる。インターフェイス装置は、例えば、無線装置又はセンサー装置である。
【０００３】
エナジーハーベスト技術を用いた電子システム装置は、半導体装置及びインターフェイス装置以外に、インターフェイス装置へ安定した電圧を供給するためにＤＣ−ＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｔ−Ｄｉｒｅｃｔ  Ｃｕｒｒｅｔ）コンバータが設けられる場合がある。
【０００４】
特開２００１−２１８３８７号公報（特許文献１）には、エナジーハーベスト技術を用いた電子システム装置として、太陽電池、負荷コントローラ、及びＤＣ−ＤＣコンバータを含んだ電気二重層コンデンサ蓄電電源装置が記載されている。また、特許文献１には、ＤＣ−ＤＣコンバータが消費する待機電力をなくすことが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２１８３８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の電気二重層コンデンサ蓄電電源装置は、多くの装置を含んでいるため、起動時に大きな電力が必要とされ、瞬時の電圧低下が発生する可能性がある。そのため、電気二重層コンデンサ蓄電電源装置は、安定して起動することが出来ないという課題がある。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態に係る電子システム装置は、第１電源電圧を生成する発電装置を備える。また、電子システム装置は半導体装置を備える。半導体装置は、第１電源ノードを介して発電装置に接続された制御回路と、制御回路に接続された基板バイアス制御回路とを有する。電子システム装置は、第１電源ノードを介して制御回路と並列に発電装置に接続されたＤＣ−ＤＣコンバータを備える。更に、電子システム装置は、第１電源ノードとＤＣ−ＤＣコンバータと間に設けられ、第１電源ノードとＤＣ−ＤＣコンバータとに接続された第１スイッチを備える。制御回路は、電界効果トランジスタで構成される。また、制御回路は第１電源電圧を受け取った後に第１スイッチをＯＦＦ状態からＯＮ状態に設定する。第１スイッチがＯＮ状態に制御された後に、ＤＣ−ＤＣコンバータは第１スイッチを介して第１電源電圧を受け取る。ＤＣ−ＤＣコンバータが第１電源電圧を受け取る前に、基板バイアス制御回路は電界効果トランジスタへ基板バイアス電圧を供給する。
【０００８】
他の実施の形態に係る電子システム装置の駆動方法において、電子システム装置は、第１電源電圧を生成する発電装置を備える。また、電子システム装置は半導体装置を備える。半導体装置は、電源ノードを介して発電装置に接続された制御回路と、制御回路に接続された基板バイアス制御回路とを有している。制御回路は、電界効果トランジスタで構成される。電子システム装置は、電源ノードを介して制御回路と並列に発電装置に接続されたＤＣ−ＤＣコンバータを備える。更に、電子システム装置は、電源ノードとＤＣ−ＤＣコンバータと間に設けられ、電源ノードとＤＣ−ＤＣコンバータとに接続された第１スイッチを備える。電子システム装置の駆動方法において、制御回路は、電源ノードを介して第１電源電圧を受け取る。制御回路が第１電源電圧を受け取った後に、スイッチは制御回路によってＯＦＦ状態からＯＮ状態に設定される。スイッチがＯＮ状態に制御された後に、ＤＣ−ＤＣコンバータはスイッチを介して第１電源電圧を受け取る。ＤＣ−ＤＣコンバータが第１電源電圧を受け取る前に、基板バイアス制御回路は電界効果トランジスタへ基板バイアス電圧を供給する。
【０００９】
他の実施の形態に係る半導体装置は、発電装置で発電された電源電圧で駆動し、ＤＣ−ＤＣコンバータを制御する。半導体装置は、発電装置に接続された第１端子と、電源ノードを介して第１端子に接続された制御回路と、制御回路に接続された基板バイアス制御回路と、電源ノードを介して制御回路と並列に第１端子に接続され、かつＤＣ−ＤＣコンバータに接続された第２端子と、電源ノードと第２端子と間に設けられ、かつ電源ノードと第２端子とに接続された第１スイッチとを有する。制御回路は、電界効果トランジスタで構成される。また、制御回路は電源電圧を受け取った後にスイッチをＯＦＦ状態からＯＮ状態に設定する。スイッチがＯＮ状態に制御された後に、第２端子は電源電圧をＤＣ−ＤＣコンバータへ供給する。第２端子が電源電圧をＤＣ−ＤＣコンバータへ供給する前に、基板バイアス制御回路は電界効果トランジスタへ基板バイアス電圧を供給する。
【発明の効果】
【００１０】
実施の形態によれば、発電装置で発電された電源電圧に基づいて半導体装置及び電子システム装置を安定して起動させることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施の形態１に係る電子システム装置の構成例を説明するブロック図である。
【図２】図２は、ＳＯＴＢトランジスタの構造例を説明する断面図である。
【図３】図３は、ＭＯＳトランジスタの構造例を説明する断面図である。
【図４】図４は、実施の形態１に係る電子システム装置の動作について説明するタイミングチャートである。
【図５】図５は、実施の形態１に係る変形例である電子システム装置の構成例を説明するブロック図である。
【図６】図６は、実施の形態２に係る電子システム装置の構成例を説明するブロック図である。
【図７】図７は、実施の形態２に係る電子システム装置の動作について説明するタイミングチャートである。
【発明を実施するための形態】
【００１２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、構成要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１３】
更に、以下の実施の形態において、その構成要素（動作ステップ等もを有する）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等には類似するものを有するものとする。
【００１４】
［実施の形態１］
（電子システム装置の構成）
図１は、実施の形態１に係る電子システム装置１の構成例を説明するブロック図である。
【００１５】
電子システム装置１は、発電装置Ｐ、ダイオードＤ、コンデンサＣ１及びＣ２、２次電池ＳＣ、半導体装置ＭＣ１、スイッチＳ１、ＤＣ−ＤＣコンバータＤＭ、及びインターフェイス回路ＳＭ及びＷＬＭを備えている。電子システム装置１はエナジーハーベスト技術に基づいて駆動する。言い換えれば、電子システム装置１内の半導体装置ＭＣ１と、ＤＣ−ＤＣコンバータＤＭ、及びインターフェイス回路ＳＭ及びＷＬＭは、エナジーハーベスト技術に基づいて駆動する。インターフェイス回路ＳＭ及びＷＬＭは、電子システム装置１の外部とやり取りを実施する装置である。実施の形態１のインターフェイス回路ＳＭは、センサー装置であり、インターフェイス回路ＷＬＭは、ワイヤレス装置である。また、図１には、２つのインターフェイス回路が設けられている場合が示されているが、その数には限定されない。また、コンデンサＣ１及びＣ２、２次電池ＳＣは、キャパシタでもよい。更に、電子システム装置１において、インターフェイス回路ＳＭ及びＷＬＭの動作電圧は、半導体装置ＭＣ１の制御回路ＣＮＴの動作電圧と異なる。
【００１６】
発電装置Ｐは、電子システム装置１を駆動させるための電力を出力する。例えば、発電装置Ｐが出力する電流は、５μＡである。発電装置Ｐは、半導体装置ＭＣ１と、ＤＣ−ＤＣコンバータＤＭ、及びインターフェイス回路ＳＭ及びＷＬＭを駆動させるための電源電圧を生成する。実施の形態１の発電装置Ｐは、太陽電池である。但し、発電装置Ｐは、太陽電池に限定されず、例えば熱電対、微弱電波を受信するアンテナなど、小さい電力しか供給できない微小電力源でもよい。つまり、実施の形態１に係る電子システム装置１は、環境下で得られるエネルギーを回収して電力を出力する発電装置Ｐを用いて起動する。発電装置Ｐは、ダイオードＤを介して半導体装置ＭＣ１の端子ＴＥ１に接続される。発電装置Ｐは、電源電圧ＶＰを生成し、ダイオードＤを介して電源電圧ＶＰを端子ＴＥ１へ供給する。
【００１７】
半導体装置ＭＣ１は、端子ＴＥ１、ＴＥ２、ＴＥ３、ＴＥ４、ＴＥ５、ＴＥ６、ＴＥ７、ＴＥ８及びＴＥ９と、スイッチＳ２及びＳ３と、モニタ回路Ｍ１及びＭ２と、制御回路ＣＮＴと、基板バイアス制御回路ＶＢＣと、レベルシフタ回路ＬＳ１、及び専用入出回路ＩＯ１とを備えている。また、半導体装置ＭＣ１は、図１には図示されていない内蔵容量を有する。半導体装置ＭＣ１は、ＤＣ−ＤＣコンバータＤＭを制御する。また、半導体装置ＭＣ１は、インターフェイス回路ＳＭ及びＷＬＭとデータ信号の通信を行う。
【００１８】
端子ＴＥ１は、電源ノードＮ１を介してモニタ回路Ｍ１及び端子ＴＥ２に接続されている。また、端子ＴＥ２は、コンデンサＣ１と接続されている。つまり、モニタ回路Ｍ１及びコンデンサＣ１は、電源ノードＮ１を介して端子ＴＥ１に並列接続されている。端子ＴＥ１は、電源ノードＮ１を介して電源電圧ＶＰを端子ＴＥ２へ供給する。それに伴い、端子ＴＥ２は、電源電圧ＶＰをコンデンサＣ１へ供給する。したがって、発電装置Ｐが出力する電荷は、端子ＴＥ１と、電源ノードＮ１、及び端子ＴＥ２を介してコンデンサＣ1に蓄積され、コンデンサＣ1は、電源電圧ＶＰを電源電圧ＶＣとして得る。コンデンサＣ１は、主に制御回路ＣＮＴへ安定した電圧を供給するために設けられている。
【００１９】
また、端子ＴＥ１は、電源ノードＮ１及びＮ２を介してスイッチＳ２に接続されている。スイッチＳ２は、電源ノードＮ３を介して制御回路ＣＮＴ及び端子ＴＥ４に接続されている。つまり、スイッチＳ２は、発電装置Ｐと電源ノードＮ３との間に配置されている。上述したように、モニタ回路Ｍ１は、スイッチＳ２と発電装置Ｐの間の電源ノードＮ１を介して接続されている。つまり、モニタ回路Ｍ１は、端子ＴＥ１と端子ＴＥ２の間の電源ノードＮ１の電源電圧を監視し、電源ノードＮ１の電源電圧ＶＣに基づいてスイッチＳ２を制御する。具体的には、モニタ回路Ｍ１は、制御信号ＣＳ１をスイッチＳ２へ供給し、スイッチＳ２をＯＮ/ＯＦＦ状態に設定する。モニタ回路Ｍ１は、電源電圧ＶＣが閾値電圧より高い場合に、Ｈｉｇｈレベルの制御信号ＣＳ１をスイッチＳ２へ供給し、スイッチＳ２をＯＦＦ状態からＯＮ状態へ設定する。つまり、モニタ回路Ｍ１によって、電源電圧ＶＣは、スイッチＳ２を介して電源ノードＮ３へ電源電圧ＶＣＣとして供給される。
【００２０】
制御回路ＣＮＴ及び端子ＴＥ４は、電源ノードＮ３を介してスイッチＳ２に並列接続されている。つまり、電源電圧ＶＣＣは、電源ノードＮ３を介して制御回路ＣＮＴ及び端子ＴＥ４へ供給する。したがって、制御回路ＣＮＴ及び端子ＴＥ４は、スイッチＳ２及び電源ノードＮ３を介して発電装置Ｐに接続され、発電装置Ｐが生成した電源電圧ＶＰを電源電圧ＶＣＣとして受け取る。端子ＴＥ４は、スイッチＳ１を介して電源電圧ＶＣＣを電源電圧ＶＩＮとしてＤＣ−ＤＣコンバータＤＭへ供給する。
【００２１】
更に、端子ＴＥ１は、電源ノードＮ１及びＮ２を介して、スイッチＳ３に接続されている。スイッチＳ３は、電源ノードＮ１とスイッチＳ２との間の電源ノードＮ２を介して接続されている。スイッチＳ３は、制御回路ＣＮＴからの制御信号ＣＳ２に基づいてＯＮ/ＯＦＦ状態が設定される。また、スイッチＳ３は、端子ＴＥ３及びモニタ回路Ｍ２に接続されている。具体的には、端子ＴＥ３及びモニタ回路Ｍ２は、スイッチＳ３と並列接続されている。端子ＴＥ３は、２次電池ＳＣと接続されている。つまり、発電装置Ｐが出力する電荷は、端子ＴＥ１及びＴＥ３と、電源ノードＮ１及びＮ２、及びスイッチＳ３を介して２次電池ＳＣへ蓄積され、２次電池ＳＣは電源電圧ＶＰを電源電圧ＶＳとして得る。２次電池ＳＣは、主にＤＣ−ＤＣコンバータＤＭへ安定した電圧を供給するために設けられている。モニタ回路Ｍ２は、スイッチＳ３と端子ＴＥ３の間の電源電圧を監視し、制御信号ＣＳ３を制御回路ＣＮＴへ供給する。具体的には、モニタ回路Ｍ２は、電源電圧ＶＳが閾値電圧より高い場合に、Ｈｉｇｈレベルの制御信号ＣＳ３を制御回路ＣＮＴへ供給する。
【００２２】
制御回路ＣＮＴは、端子ＴＥ５を介して制御信号ＣＳ４をスイッチＳ１へ供給し、スイッチＳ１を制御する。また、制御回路ＣＮＴは、制御信号ＣＳ２をスイッチＳ３へ供給し、スイッチＳ３を制御する。また、制御回路ＣＮＴは、端子ＴＥ６を介して制御信号ＣＳ５をＤＣ−ＤＣコンバータＤＭの端子ＴＥ１１へ供給し、ＤＣ−ＤＣコンバータＤＭを制御する。更に、制御回路ＣＮＴは、レベルシフト回路ＬＳ１を介して専用入出力回路ＩＯ１を制御する。また、制御回路ＣＮＴは、図１には図示されていない内蔵容量を有する。
【００２３】
更に、制御回路ＣＮＴは、電界効果トランジスタで構成されている。電界効果トランジスタは、例えば、ＳＯＴＢ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｔｈｉｎ  Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）トランジスタやＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである。本例において、ＭＯＳトランジスタは、ＳＯＴＢトランジスタと区別され、バルクトランジスタと呼ばれる。ＳＯＴＢトランジスタとは、シリコン基板上に薄い絶縁膜とシリコン薄膜が形成された基板を用いたトランジスタを意味している。ｐ型ＳＯＴＢトランジスタは、ドレイン電流が流れるチャンネルがｐ型チャンネルとなるＳＯＴＢトランジスタを意味しており、ｎ型ＳＯＴＢトランジスタは、ドレイン電流が流れるチャンネルがｎ型チャンネルとなるＳＯＴＢトランジスタを意味している。同様に、ＭＯＳトランジスタは、チャンネルがｐチャンネルとなるＭＯＳトランジスタは、ｐ型ＭＯＳトランジスタと称し、チャンネルがｎ型チャンネルとなるＭＯＳトランジスタは、ｎ型ＭＯＳトランジスタと称する。
【００２４】
なお、制御回路ＣＮＴは、ＳＯＴＢトランジスタのみで構成されてもよいし、またはＭＯＳトランジスタのみで構成されてもよい。もちろん、制御回路ＣＮＴはＳＯＴＢトランジスタＭＯＳトランジスタの両方で構成されてもよい。詳細なＳＯＴＢトランジスタ及びＭＯＳトランジスタの構造については、後ほど、図２及び図３を用いて説明する。
【００２５】
基板バイアス制御回路ＶＢＣは、制御回路ＣＮＴに接続され、制御回路ＣＮＴ内の電界効果トランジスタの基板バイアス電圧を制御する。具体的には、基板バイアス制御回路ＶＢＣは、基板バイアス電圧ＶＢＰ及びＶＢＮを制御回路ＣＮＴへ供給し、制御回路ＣＮＴ内の電界効果トランジスタの閾値電圧を制御し、リーク電流を抑制する。
【００２６】
専用入出力回路ＩＯ１は、端子ＴＥ７を介してＤＣ−ＤＣコンバータＤＭの端子ＴＥ１２と接続され、端子ＴＥ７を介してＤＣ−ＤＣコンバータＤＭから電源電圧ＶＯＵＴを受け取る。専用入出力回路ＩＯ１は、電源電圧ＶＯＵＴに基づいて動作する。専用入出力回路ＩＯ１は、端子ＴＥ８を介してインターフェイス回路ＳＭの端子ＴＥ１４に接続されている。専用入出力回路ＩＯ１は、端子ＴＥ８を介してインターフェイス回路ＳＭからデータ信号ＤＳ１を受け取る、またはインターフェイス回路ＳＭへデータ信号ＤＳ１を供給する。さらに、専用入出力回路ＩＯ１は、端子ＴＥ９を介してインターフェイス回路ＷＬＭの端子ＴＥ１６に接続されている。専用入出力回路ＩＯ１は、端子ＴＥ９を介してインターフェイス回路ＷＬＭからデータ信号ＤＳ２を受け取る、またはインターフェイス回路ＷＬＭへデータ信号ＤＳ２を供給する。
【００２７】
レベルシフト回路ＬＳ１は、制御回路ＣＮＴと専用入出回路ＩＯ１と間に配置される。制御回路ＣＮＴの動作電圧と専用入出回路ＩＯ１の動作電圧が異なるため、レベルシフト回路ＬＳ１により制御回路ＣＮＴと専用入出回路ＩＯ１との通信を可能にさせる。
【００２８】
スイッチＳ１は、半導体装置ＭＣ１の端子ＴＥ４とＤＣ−ＤＣコンバータＤＭの端子ＴＥ１０に接続され、それらの間に配置される。言い換えれば、スイッチＳ１は、電源ノードＮ３とＤＣ−ＤＣコンバータＤＭの間に設けられ、電源ノードＮ３と前ＤＣ−ＤＣコンバータＤＭとに接続されている。スイッチＳ１は、制御信号ＣＳ４に基づいてＯＮ/ＯＦＦ状態が設定される。また、スイッチＳ１を介して、電源電圧ＶＣＣは電源電圧ＶＩＮとしてＤＣ−ＤＣコンバータＤＭへ供給される。
【００２９】
ＤＣ−ＤＣコンバータＤＭは、端子ＴＥ１０、ＴＥ１１及びＴＥ１２を備えている。更に、ＤＣ−ＤＣコンバータＤＭは、図１に図示されていないが内蔵容量を有している。例えば、内蔵容量は、端子ＴＥ１０に接続されたコンデンサである。コンデンサは、端子ＴＥ１０に接続されていれば、ＤＣ−ＤＣコンバータＤＭの内部でいいし、ＤＣ−ＤＣコンバータＤＭの外部に配置されてもよい。言い換えれば、内蔵容量は、スイッチＳ１とＤＣ−ＤＣコンバータＤＭの端子ＴＥ１０の間で接続されるコンデンサでもよい。また、コンデンサに限定されず、キャパシタでもよい。ＤＣ−ＤＣコンバータＤＭは、半導体装置ＭＣ１を介して電源装置Ｐから電源電圧ＶＩＮを受け取り、電源電圧ＶＩＮとは異なる電圧値である電源電圧ＶＯＵＴを生成し、電源電圧ＶＯＵＴを供給する。
【００３０】
具体的には、ＤＣ−ＤＣコンバータＤＭは、スイッチＳ１及び端子ＴＥ１０介して半導体装置ＭＣ１の端子ＴＥ４から電源電圧ＶＩＮを受け取る。つまり、ＤＣ−ＤＣコンバータＤＭは、電源ノードＮ３を介して制御回路ＣＮＴと並列に発電装置Ｐに接続され、少なくとも発電装置Ｐが生成した電源電圧ＶＰを電源電圧ＶＩＮとして受け取る。それに伴って、ＤＣ−ＤＣコンバータＤＭは起動を開始する。さらに、ＤＣ−ＤＣコンバータＤＭは、端子ＴＥ１１介して入力される制御信号ＣＳ５に基づいて、電源電圧ＶＯＵＴを生成し、端子ＴＥ１２を介して電源電圧ＶＯＵＴを供給する。具体的には、ＤＣ−ＤＣコンバータＤＭは、Ｈｉｇｈレベルの制御信号ＣＳ５を受け取らない限り、電源電圧ＶＯＵＴを供給しない。電源電圧ＶＯＵＴの値は、電源電圧ＶＰ、ＶＩＮ、ＶＣＣ、及びＶＳの値と異なる。例えば、電源電圧ＶＯＵＴは、３．３Ｖであり、電源電圧ＶＩＮは、２．６Ｖである。ＤＣ−ＤＣコンバータＤＭの端子ＴＥ１２は、コンデンサＣ２、半導体装置ＭＣ１の端子ＴＥ１７、インターフェイス回路ＳＭの端子ＴＥ１３、及びインターフェイス回路ＳＭの端子ＴＥ１４に接続され、それぞれへ電源電圧ＶＯＵＴを供給する。
【００３１】
コンデンサＣ２は、インターフェイス回路ＳＭの端子ＴＥ１３と、インターフェイス回路ＷＬＭの端子ＴＥ１５と、ＤＣ−ＤＣコンバータＤＭの端子ＴＥ１２に接続されている。コンデンサＣ２は、主にＤＣ−ＤＣコンバータＤＭのリップル除去用である。
【００３２】
インターフェイス回路ＳＭは、端子ＴＥ１３及びＴＥ１４を有する。インターフェイス回路ＳＭは、端子ＴＥ１３を介してＤＣ−ＤＣコンバータＤＭの端子ＴＥ１２から電源電圧ＶＯＵＴを受け取り、起動する。インターフェイス回路ＳＭは、電子システム装置１の外部をセンシングする。それに伴い、インターフェイス回路ＳＭは、端子ＴＥ１４を介して半導体装置ＭＣ１の端子ＴＥ８へデータ信号ＤＳ１を供給する。または、インターフェイス回路ＳＭは、半導体装置ＭＣ１からデータ信号ＤＳ１を受け取る。言い換えれば、半導体装置ＭＣ１とインターフェイス回路ＳＭは、データ信号ＤＳ１の通信を行う。
【００３３】
インターフェイス回路ＷＬＭは、端子ＴＥ１５及びＴＥ１６を有する。インターフェイス回路ＷＬＭは、端子ＴＥ１５を介して電源電圧ＶＯＵＴを受け取り、起動する。インターフェイス回路ＷＬＭは、電子システム装置１の外部とワイヤレス通信を実施する。それに伴い、インターフェイス回路ＷＬＭは、端子ＴＥ１６を介して半導体装置ＭＣ１の端子ＴＥ９へデータ信号ＤＳ２を供給する。または、インターフェイス回路ＷＬＭは、半導体装置ＭＣ１からデータ信号ＤＳ２を受け取る。言い換えれば、半導体装置ＭＣ１とインターフェイス回路ＷＬＭは、データ信号ＤＳ２の通信を行う。
【００３４】
（ＭＯＳトランジスタ及びＳＯＴＢトランジスタの構造）
図２は、ＳＯＴＢトランジスタの構造例を説明する断面図である。
【００３５】
制御回路ＣＮＴがＳＯＴＢトランジスタで構成される場合、制御回路ＣＮＴは、ｐ型ＳＯＴＢトランジスタＰＴ１及びｎ型ＳＯＴＢトランジスタＮＴ１を有する。ＳＯＴＢトランジスタには、ｐ型基板ＳＵに深いｎ型ウェル領域ＤＮＷが形成される。
【００３６】
ｐ型ＳＯＴＢトランジスタＰＴ１において、ｎ型ウェル領域ＤＮＷ上にｎ型ウェル領域ＮＷが形成される。ｎ型ウェル領域ＮＷ上に薄い絶縁膜ＢＯＸが形成される。薄い絶縁膜ＢＯＸを挟むように、ｎ型ウェル領域ＮＷ上に半導体層ＳＬ１が形成される。半導体層ＳＬ１内には、ｐ型ＳＯＴＢトランジスタＰＴ１のソース領域となるｐ＋型領域ＳＲ１と、ドレイン領域となるｐ＋ 型領域ＤＲ１とが形成される。また、半導体層ＳＬ１内には、ｐ＋型領域ＳＲ１とｐ＋型領域ＤＲ１との間には実質的に不純物を含有していないチャネル領域ＣＨ１が形成されるを。チャネル領域ＣＨ１の不純物濃度は、３×１０１７ｃｍ−３以下となっている。ｐ型ＳＯＴＢトランジスタＰＴ１のゲート電極Ｇ１は、ゲート絶縁膜ＤＬ１を介して、チャネル領域ＣＨ１上に形成される。
【００３７】
ｎ型ＳＯＴＢトランジスタＮＴ１において、ｎ型ウェル領域ＤＮＷ上にｐ型ウェル領域ＰＷが形成される。ｐ型ウェル領域ＰＷ上に薄い絶縁膜ＢＯＸが形成される。薄い絶縁膜ＢＯＸを挟むように、ｐ型ウェル領域ＰＷ上に半導体層ＳＬ２が形成される。半導体層ＳＬ２内には、ｎ型ＳＯＴＢトランジスタＮＴ１のソース領域となるｎ＋型領域ＳＲ２と、ドレイン領域となるｎ＋ 型領域ＤＲ２とが形成される。また、半導体層ＳＬ２内には、ｎ＋型領域ＳＲ２とｎ＋ 型領域ＤＲ２との間には実質的に不純物を含有していないチャネル領域ＣＨ２が形成される。チャネル領域ＣＨ２の不純物濃度は、３×１０１７ｃｍ−３以下となっている。ｎ型ＳＯＴＢトランジスタＮＴ１のゲート電極Ｇ２は、ゲート絶縁膜ＤＬ２を介して、チャネル領域ＣＨ２上に形成される。
【００３８】
また、薄い絶縁膜ＢＯＸの厚さは、例えば１０ｎｍ程度である。ｐ型ＳＯＴＢトランジスタＰＴ１において、ｎ型ウェル領域ＮＷ上には、基板バイアス制御回路ＶＢＣが基板バイアス電圧ＶＢＰをｎ型ウェル領域ＮＷへ供給するためのｎ＋型領域ＮＲが形成される。ｎ型ＳＯＴＢトランジスタＮＴ１において、ｐ型ウェル領域ＰＷ上には、基板バイアス制御回路ＶＢＣが基板バイアス電圧ＶＢＮをｐ型ウェル領域ＰＷへ供給するためのｐ＋型領域ＰＲが形成される。したがって、基板バイアス制御回路ＶＢＣから供給される基板バイアス電圧ＶＢＰ及びＶＢＮによって、ｐ型ＳＯＴＢトランジスタＰＴ１及びｎ型ＳＯＴＢトランジスタＮＴ１の閾値電圧は制御され、リーク電流を抑制する。それに伴って、制御回路ＣＮＴの消費電力が低減する。また、ｐ型ＳＯＴＢトランジスタＰＴ１と、ｎ型ＳＯＴＢトランジスタＮＴ１と、ｐ＋型領域ＰＲ、及びｎ＋型領域ＮＲは、素子分離膜ＳＴＩにより分離される。
【００３９】
また、図３は、ＭＯＳトランジスタの構造例を説明する断面図である。図３において、図２と同様の構成要素については、同一の符号を付し、説明は省略する。また、ＭＯＳトランジスタは、ＳＯＴＢトランジスタとは異なり、絶縁膜ＢＯＸが形成されていない。
【００４０】
制御回路ＣＮＴがＭＯＳトランジスタで構成される場合、制御回路ＣＮＴは、ｐ型ＭＯＳトランジスタＰＴ２及びｎ型ＭＯＳトランジスタＮＴ２を有する。
【００４１】
ｐ型ＭＯＳトランジスタＰＴ２において、ｎ型ウェル領域ＮＷ上に、ｐ型ＭＯＳトランジスタＰＴ２のソース領域となるｐ＋型領域ＳＲ３と、ドレイン領域となるｐ＋ 型領域ＤＲ３とが形成される。ｐ＋型領域ＳＲ３とｐ＋ 型領域ＤＲ３との間には、不純物を含有するチャネル領域ＣＨ３が形成される。ｐ型ＭＯＳトランジスタＰＴ２のゲート電極Ｇ３は、ゲート絶縁膜ＤＬ３を介してチャネル領域ＣＨ３上に形成される。
【００４２】
ｎ型ＭＯＳトランジスタＮＴ２は、ｐ型ウェル領域ＰＷ上に、ｎ型ＭＯＳトランジスタＮＴ２のソース領域となるｎ＋型領域ＳＲ４と、ドレイン領域となるｎ＋型領域ＤＲ４とが形成されている。ｎ＋型領域ＳＲ４とｎ＋型領域ＤＲ４との間には、不純物を含有するチャネル領域ＣＨ４が形成される。ｎ型ＭＯＳトランジスタＮＴ２のゲート電極Ｇ４は、ゲート絶縁膜ＤＬ４を介して、チャネル領域ＣＨ４上に形成される。
【００４３】
また、ｐ型ＭＯＳトランジスタＰＴ２において、ｎ型ウェル領域ＮＷ上には、基板バイアス制御回路ＶＢＣが基板バイアス電圧ＶＢＰをｎ型ウェル領域ＮＷへ供給するためのｎ＋型領域ＮＲが形成される。ｎ型ＭＯＳトランジスタＮＴ２もおいて、ｐ型ウェル領域ＰＷ上には、基板バイアス制御回路ＶＢＣが基板バイアス電圧ＶＢＮをｐ型ウェル領域ＰＷへ供給するためのｐ＋型領域ＰＲが形成される。したがって、基板バイアス制御回路ＶＢＣから供給される基板バイアス電圧ＶＢＰ及びＶＢＮによって、ｐ型ＭＯＳトランジスタＰＴ２及びｎ型ＭＯＳトランジスタＮＴ２の閾値電圧は制御され、リーク電流を抑制する。それに伴って、制御回路ＣＮＴの消費電力が低減する。
【００４４】
但し、ｎ型ＭＯＳトランジスタＮＴ２及びｐ型ＭＯＳトランジスタＰＴ２においては、不純物を含有するｎ型ウェル領域ＮＷ及びｐ型ウェル領域ＰＷ内に、チャンネル領域ＣＨ３及びチャンネル領域ＣＨ４が各々形成される。例えば、制御回路ＣＮＴ内に複数のｐ型ＭＯＳトランジスタＰＴ２が形成されている場合、複数のｎ型ウェル領域ＮＷが形成される。複数のｎ型ウェル領域ＮＷ間で含有する不純物の濃度がばらつくと、複数のｐ型ＭＯＳトランジスタＰＴ２間で閾値電圧がばらつく。また、ｎ型ウェル領域ＮＷとｐ型ＭＯＳトランジスタＰＴ２のソース領域およびドレイン領域との間にｐｎ接合が存在する。そのため、ｐ型ＭＯＳトランジスタＰＴ２において、基板バイアス制御回路ＶＢＣが基板バイアス電圧ＶＢＰをｎ型ウェル領域ＮＷに供給すると、ｐｎ接合よるリーク電流が発生する。上述の内容は、ｎ型ＭＯＳトランジスタＮＴ２についても同様である。
【００４５】
これに対して、ｐ型ＳＯＴＢトランジスタＰＴ１及びｎ型ＳＯＴＢトランジスタＮＴ１においては、半導体層ＳＬ１内のチャンネル領域ＣＨ１及び半導体層ＳＬ２内のチャンネル領域ＣＨ２は、実質的に不純物を含有していない。そのため、不純物の量がばらつきに起因して、ｐ型ＳＯＴＢトランジスタＰＴ１及びｎ型ＳＯＴＢトランジスタＮＴ１の閾値電圧がばらつくことを低減することが出来る。また、実質的に不純物を含有していないため、基板バイアス電圧ＶＢＰ及びＶＢＮに比例して、ｐ型ＳＯＴＢトランジスタＰＴ１及びｎ型ＳＯＴＢトランジスタＮＴ１の閾値電圧は変化する。更に、ｐ型ＳＯＴＢトランジスタＰＴ１において、半導体層ＳＬ１内にｐ型ＳＯＴＢトランジスタＰＴ１のソース領域およびドレイン領域が形成されているため、ウェル領域ＮＷとのｐｎ接合が存在しない。これにより、ｐｎ接合によりリーク電流が発生することを防ぐことが可能となる。また、ウェル領域ＮＷと、チャンネル領域となる半導体層ＳＬ１との間には、ｐ型ＳＯＴＢトランジスタＰＴ１において、半導体層ＳＬ１とウェル領域ＮＷとの間に絶縁膜ＢＯＸが介在しているため、基板バイアス電圧ＶＢＰを供給しても、半導体層ＳＬ１とウェル領域ＮＷとの間をリーク電流が流れるのを防ぐことが可能となる。これにより、ＳＯＴＢトランジスタは、消費電力の低減を図りながら、安定して動作する。上述の内容は、ｎ型ＳＯＴＢトランジスタＮＴ１についても同様である。したがって、ＳＯＴＢトランジスタは、ＭＯＳトランジスタより消費電力を低減することが出来る。
【００４６】
また、制御回路ＣＮＴが、ＳＯＴＢトランジスタ及びＭＯＳトランジスタの両方で構成されている場合、ＳＯＴＢトランジスタのｎ型ウェル領域ＮＷへ供給される基板バイアス電圧ＶＢＰとＭＯＳトランジスタのｎ型ウェル領域ＮＷへ供給される基板バイアス電圧ＶＢＰは、異なる電圧でも良い。同様に、ＳＯＴＢトランジスタのｐ型ウェル領域ＰＷへ供給される基板バイアス電圧ＶＢＮとＭＯＳトランジスタのｐ型ウェル領域ＰＷへ供給される基板バイアス電圧ＶＢＮは、異なる電圧でも良い。言い換えれば、ＳＯＴＢトランジスタ及びＭＯＳトランジスタへ供給する各々の基板バイアス電圧ＶＢＰ及びＶＢＮは、異なる電圧で良い。
【００４７】
（実施の形態１に係る電子システム装置の動作）
図４は、実施の形態１に係る電子システム装置１の動作について説明するタイミングチャートである。電子システム装置１の初期状態において、スイッチＳ１、Ｓ２及びＳ３は、ＯＦＦ状態である。同様に、制御信号ＣＳ１、ＣＳ２、ＣＳ３、ＣＳ４及びＣＳ５は、フローティング状態（Ｈｉｇｈ−Ｚ）である。
【００４８】
時刻Ｔ０において、発電装置Ｐは、例えば照明や太陽光により電源電圧ＶＰを生成し、供給する。
【００４９】
それに伴い、時刻Ｔ１において、電源電圧ＶＰがダイオードＤ、端子ＴＥ１、電源ノードＮ１、及び端子ＴＥ２を介して発電装置ＰからコンデンサＣ1へ供給され、コンデンサＣ1の充電が開始する。その結果、コンデンサＣ1は、電源電圧ＶＰを電源電圧ＶＣとして得る。この充電期間では、スイッチＳ１、Ｓ２、及びＳ３は、ＯＦＦ状態である。また、半導体装置ＭＣ１内の様々な内蔵容量が充電され始め、半導体装置ＭＣ１の起動が開始する。また、モニタ回路Ｍ１の起動も開始し、モニタ回路Ｍ１は制御信号ＣＳ１をフローティング状態からＬｏｗレベルへ設定する。
【００５０】
モニタ回路Ｍ１が電源ノードＮ１の電源電圧ＶＣを監視する。電源電圧ＶＣが閾値電圧より高い場合に、時刻Ｔ２においてモニタ回路Ｍ１は制御信号ＣＳ１をＬｏｗレベルからＨｉｇｈレベルへ遷移させ、制御信号ＣＳ１をスイッチＳ２へ供給する。その結果、スイッチＳ２は、ＯＦＦ状態からＯＮ状態になる。
【００５１】
それに伴い、時刻Ｔ３において、電源電圧ＶＣがスイッチＳ２を介して電源電圧ＶＣＣとして供給される。それに伴い、電源電圧ＶＣＣが電源ノードＮ３を介して制御回路ＣＮＴ及び端子ＴＥ４へ供給され始める。つまり、制御回路ＣＮＴは、少なくとも発電装置Ｐが生成した電源電圧ＶＰを受け取る。その結果、制御回路ＣＮＴを含む半導体装置ＭＣ１内の内蔵容量が、一気に充電され始める。それに伴い、半導体装置ＭＣ１に大きな起動電流が流れる。また、スイッチＳ３はＯＦＦ状態であるため、電源電圧ＶＣＣはスイッチＳ３を介してＤＣ−ＤＣコンバータＤＭへ供給されない。したがって、インターフェイス回路ＳＭ及びＷＬＭへも電源電圧が供給されない。これにより、半導体装置ＭＣ１の起動電流のタイミングと他の装置の起動電流のタイミングが異なるため、コンデンサＣ1の電源電圧ＶＣが一気に低下しない。
【００５２】
時刻Ｔ４において、電源電圧ＶＣＣはＨｉｇｈレベルになり、制御回路ＣＮＴの起動が完了する。
【００５３】
それに伴い、時刻Ｔ５において、制御回路ＣＮＴは、制御信号ＣＳ２、ＣＳ４、及びＣＳ５をフローティング状態からＬｏｗレベルへ設定する。スイッチＳ１は、初期状態と同様にＯＦＦ状態である。また、基板バイアス制御回路ＶＢＣは、基板バイアス電圧ＶＢＰ及びＶＢＮを制御回路ＣＮＴへ供給する。具体的には、基板バイアス電圧ＶＢＰは正電位である電圧であり、基板バイアス電圧ＶＢＮは負電位である電圧である。これにより、制御回路ＣＮＴ内の電界効果トランジスタの閾値電圧を制御し、電界効果トランジスのリーク電流を低減する。それに伴い、半導体装置ＭＣ１の消費電力が低減する。また、基板バイアス電圧ＶＢＰ及びＶＢＮが供給されている間、半導体装置ＭＣ１は低消費モードとして動作する。例えば、低消費モードの半導体装置ＭＣ１は、低速のクロック信号に同期して動作する。言い換えれば、半導体装置ＭＣ１は、低速モードとして動作する。
【００５４】
時刻Ｔ６において基板バイアス電圧ＶＢＰ及びＶＢＮが供給された後に、時刻Ｔ７において、制御回路ＣＮＴは、制御信号ＣＳ２をＬｏｗレベルからＨｉｇｈレベルへ遷移させ、制御信号ＣＳ２をスイッチＳ３へ供給する。その結果、スイッチＳ３は、ＯＦＦ状態からＯＮ状態になる。つまり、制御回路ＣＮＴは、電源電圧ＶＣＣを受け取った後、スイッチＳ３をＯＮ状態に設定する。また、基板バイアス制御回路ＶＢＣは、スイッチＳ３がＯＮ状態に設定される前に、制御回路ＣＮＴの電界効果トランジスタへ基板バイアス電圧ＶＢＰ及びＶＢＮを供給する。それは、半導体装置ＭＣ１の消費電力を低減するためである。
【００５５】
それに伴い、時刻Ｔ８において、ダイオードＤと、端子ＴＥ１と、電源ノードＮ１及びＮ３と、スイッチＳ３、及び端子ＴＥ３を介して発電装置Ｐから二次電池ＳＣへの充電が開始される。また、コンデンサＣ２からもこれにより、二次電池ＳＣは、電源電圧ＶＰを電源電圧ＶＳとして得る。また、モニタ回路Ｍ２の起動も開始し、モニタ回路Ｍ２は制御信号ＣＳ３をフローティング状態からＬｏｗレベルへ設定する。
【００５６】
モニタ回路Ｍ２が電源電圧ＶＳを監視し、電源電圧ＶＳが閾値電圧より高い場合に、時刻Ｔ９においてモニタ回路Ｍ２は制御信号ＣＳ３をＬｏｗレベルからＨｉｇｈレベルへ遷移させる。これにより、半導体装置ＭＣ１の起動が完了する。半導体装置ＭＣ１の起動が完了した後は、半導体装置ＭＣ１はスタンバイ状態になる。
【００５７】
時刻Ｔ１０において、半導体装置ＭＣ１がスタンバイ状態である時に、半導体装置ＭＣ１は図示しない割り込み信号を受けると、制御回路ＣＮＴは、制御信号ＣＳ４をＬｏｗレベルからＨｉｇｈレベルへ遷移させ、端子ＴＥ５を介してスイッチＳ１へ制御信号ＣＳ４を供給する。それに伴い、スイッチＳ１はＯＦＦ状態からＯＮ状態になる。
【００５８】
その結果、時刻Ｔ１１において、電源電圧ＶＩＮがＤＣ−ＤＣコンバータＤＭの端子ＴＥ１０へ供給される。言い換えれば、ＤＣ−ＤＣコンバータＤＭは、スイッチＳ１を介して電源電圧ＶＣＣを電源電圧ＶＩＮとして受け取る。また、時刻Ｔ１１での電源電圧ＶＩＮは、少なくとも電源電圧ＶＰ及びＶＣだけでなく電源電圧ＶＳも含まれた電圧である。それに伴い、ＤＣ−ＤＣコンバータＤＭの図示しない内蔵容量が充電され始め、ＤＣ−ＤＣコンバータＤＭの起動が開始する。上述で説明したように、内蔵容量は、端子ＴＥ１０に接続されたコンデンサ等である。その際に、ＤＣ−ＤＣコンバータＤＭに大きな起動電流が流れる。既に、半導体装置ＭＣ１の起動は完了しているため、ＤＣ−ＤＣコンバータＤＭの起動のタイミングは、半導体装置ＭＣ１の起動のタイミングと重ならない。したがって、電源電圧ＶＣ、ＶＳ及びＶＩＮが一気に低下しない。半導体装置ＭＣ１とＤＣ−ＤＣコンバータＤＭとで同時に大きな起動電流が発生しないため、電子システム装置１内で瞬時の電圧低下が発生せず、電子システム装置１がリセットされることはない。
【００５９】
時刻Ｔ１２において電源電圧ＶＩＮがＨｉｇｈレベルになった後、時刻Ｔ１３において、制御回路ＣＮＴは制御信号ＣＳ５をＬｏｗレベルからＨｉｇｈレベルへ遷移される。制御回路ＣＮＴは、端子ＴＥ６を介して制御信号ＣＳ５をＤＣ−ＤＣコンバータＤＭの端子ＴＥ１１へ供給する。
【００６０】
それに伴って、時刻Ｔ１４において、ＤＣ−ＤＣコンバータＤＭは端子ＴＥ１２を介して出力電圧として電源電圧ＶＯＵＴをコンデンサＣ２と、専用入出回路ＩＯ１の端子ＴＥ７と、インターフェイス回路ＳＭの端子ＴＥ１３、及びインターフェイス回路ＷＬＭの端子ＴＥ１５へ供給する。これにより、コンデンサＣ２、インターフェイス回路ＳＭ及びＷＬＭの内蔵容量が充電される。それに伴って、インターフェイス回路ＳＭ及びＷＬＭの起動が開始する。既に、半導体装置ＭＣ１及びＤＣ−ＤＣコンバータＤＭの起動は完了しているため、インターフェイス回路ＳＭ及びＷＬＭの起動のタイミングは、半導体装置ＭＣ１及びＤＣ−ＤＣコンバータＤＭの起動のタイミングと重ならない。そのため、電子システム装置１の各装置で同時に大きな起動電流が発生しないため、電子システム装置１内の瞬時の電圧低下が発生せず、電子システム装置１がリセットされることはない。したがって、発電装置Ｐからの出力される数μＡレベルの電流に基づいて、電子システム装置１の起動が可能である。
【００６１】
コンデンサＣ２、インターフェイス回路ＳＭ及びＷＬＭの内蔵容量が充電された後、時刻Ｔ１５において、電子システム装置１の起動が完了する。電子システム装置１の起動が完了した後、電子システム装置１は待受状態になる。
【００６２】
時刻Ｔ１６において、電子システム装置１の待受状態時に、半導体装置ＭＣ１は図示しない割り込み信号を受ける。それに伴い、基板バイアス制御回路ＶＢＣは、制御回路ＣＮＴへ基板バイアス電圧ＶＢＰ及びＶＢＮの供給を止める。それに伴って、半導体装置ＭＣ１は通常モードとして動作を始める。例えば、通常モードの半導体装置ＭＣ１は、低消費モードの半導体装置ＭＣ１に比べて、高速のクロック信号に同期して動作する。これにより、半導体装置ＭＣ１は、低消費モードの半導体装置ＭＣ１より高速な処理が可能になる。
【００６３】
基板バイアス制御回路ＶＢＣが基板バイアス電圧ＶＢＰ及びＶＢＮの供給を止めた後に、半導体装置ＭＣ１は、インターフェイス回路ＳＭ及びＷＬＭと通信を開始する。時刻Ｔ１７からＴ１８の間において、半導体装置ＭＣ１の専用入出力回路ＩＯ１は、インターフェイス回路ＳＭからデータ信号ＤＳ１を受け取る、またはインターフェイス回路ＳＭへデータ信号ＤＳ１を供給する。また、専用入出力回路ＩＯ１は、インターフェイス回路ＷＬＭからデータ信号ＤＳ２を受け取る、またはインターフェイス回路ＷＬＭからデータ信号ＤＳ２を供給する。
【００６４】
上述の通信動作が終了後に、時刻Ｔ１９において、基板バイアス制御回路ＶＢＣが再び基板バイアス電圧ＶＢＰ及びＶＢＮを制御回路ＣＮＴへ供給する。それに伴って、半導体装置ＭＣ１は低消費モードとして動作する。その結果、半導体装置ＭＣ１の消費電力を低減することが可能になる。言い換えれば、半導体装置ＭＣ１は通信動作を実施していない間は、半導体装置ＭＣ１は低消費モードとして動作し、半導体装置ＭＣ１の待機電流を抑制する。それに伴い、電子システム装置１の消費電力が低減する。
【００６５】
時刻Ｔ２０において、半導体装置ＭＣ１は図示しない割り込み信号を受けると、制御回路ＣＮＴは、制御信号ＣＳ５をＨＩｇｈレベルからＬｏｗレベルへ遷移させる。
【００６６】
それに伴い、時刻Ｔ２１において、ＤＣ−ＤＣコンバータＤＭは、電源電圧ＶＯＵＴの供給を止める。その結果、コンデンサＣ２の電力は、インターフェイス回路ＳＭ及びＷＬＭ等のリーク電流となって自然放電され、電源電圧ＶＯＵＴはＬＯＷレベルへ遷移する。
【００６７】
時刻Ｔ２２において、半導体装置ＭＣ１は図示しない割り込み信号を受けると、制御回路ＣＮＴは、制御信号ＣＳ４をＨＩｇｈレベルからＬｏｗレベルへ遷移させる。それに伴い、スイッチＳ１はＯＮ状態からＯＦＦ状態になる。
【００６８】
その結果、時刻Ｔ２３において、電源電圧ＶＩＮの供給が止まる。ＤＣ−ＤＣコンバータＤＭの内蔵容量が自然放電され、電源電圧ＶＩＮはＨＩｇｈレベルからＬｏｗレベルへ遷移する。これにより、電子システム装置１はスタンバイ状態へ移行する。また、スイッチＳ１をＯＮ状態の場合、ＤＣ−ＤＣコンバータＤＭのリーク電流が流れるため、スイッチＳ１をＯＦＦ状態に設定することにより、電子システム装置１の消費電力を低減することが出来る。
【００６９】
再び、電子システム装置１が動作する場合は、図４の動作を繰り返せばよい。電子システム装置１は上述のように消費電流を抑えているため、電子システム装置１は間欠動作をすることが出来る。
【００７０】
したがって、電子システム装置１において、半導体装置ＭＣ１及びＤＣ−ＤＣコンバータＤＭの起動タイミングが異なり、更にそれらの起動タイミングは、インターフェイス回路ＳＭ及びＷＬＭの起動タイミングとも異なる。そのため、電子システム装置１内の瞬時の電圧低下が発生しない。それにより、発電装置Ｐからの出力される数μＡレベルの電流に基づいても、電子システム装置１はリセットせずに安定して起動することが可能である。更に、ＤＣ−ＤＣコンバータＤＭ、及びインターフェイス回路ＳＭ及びＷＬＭが起動する際には、半導体装置ＭＣ１は低消費モードで動作しているため、電子システム装置１は安定して起動することが可能である。また、スタンバイ状態において、半導体装置ＭＣ１は低消費モードで動作し、かつＤＣ−ＤＣコンバータＤＭのリーク電流を抑制しているため、消費電力が小さい。その結果、電子システム装置１は、電流出力が不安定なエナジーハーベスト技術によっても間欠動作が可能である。
【００７１】
［実施の形態１の変形例］
図５は、実施の形態１に係る変形例である電子システム装置２の構成例を説明するブロック図である。実施の形態１に係る電子システム装置１と同様の構成要素は、同一の符号を付し、説明は省略する。また、電子システム装置２の起動動作は、電子システム装置１の起動動作と主に同様である。
【００７２】
変形例である電子システム装置２は、電子システム装置１と異なり、半導体装置ＭＣ２及びレベルシフト装置ＬＳ２を備えている。具体的に、半導体装置ＭＣ２は半導体装置ＭＣ１と異なり、スイッチＳ１を半導体装置ＭＣ２内に備えている。また、半導体装置ＭＣ２は、半導体装置ＭＣ１の専用入出回路ＩＯ１の代わりに、汎用入出力回路ＩＯ２を備えている。汎用入出力回路ＩＯ２は、制御回路ＣＮＴと同じ電源電圧で動作する。そのため、半導体装置ＭＣ２は、半導体装置ＭＣ１内のレベルシフト回路ＬＳ１を備えていない。その代わりに、電子システム装置２は、半導体装置ＭＣ２の外部にレベルシフト装置ＬＳ２を備えている。
【００７３】
半導体装置ＭＣ２において、スイッチＳ１が電源ノードＮ３と端子ＴＥ４との間に設けられている。半導体装置ＭＣ１の動作と同様に、制御回路ＣＮＴが電源ノードＮ３を介して電源電圧ＶＣＣを受け取った後に、基板バイアス制御回路は、基板バイアス電圧ＶＢＰ及びＶＢＮを制御回路ＣＮＴへ供給する。その後、制御回路ＣＮＴがスイッチＳ１をＯＦＦ状態からＯＮ状態に設定する。その後、端子ＴＥ４は、電源電圧ＶＩＮをＤＣ−ＤＣコンバータＤＭへ供給する。
【００７４】
汎用入出力回路ＩＯ２は、専用入出力回路ＩＯ１と異なり、端子ＴＥ４から端子ＴＥ７を介して電源電圧ＶＩＮを受け取り、その電源電圧で動作を行う。また、汎用入出力回路ＩＯ２は、制御回路ＣＮＴと同じ値の電源電圧で動作する。そのため、半導体装置ＭＣ２の制御回路ＣＮＴは、汎用入出力回路ＩＯ２を直接的に制御することが出来る。汎用入出力回路ＩＯ２は、レベルシフト装置ＬＳ２を介してインターフェイス回路ＳＭ及びＷＬＭとデータ信号ＤＳ１及びＤＳ２の通信を行う。
【００７５】
レベルシフト装置ＬＳ２は、半導体装置ＭＣ２の外部に形成されているため、端子ＴＥ１７、ＴＥ１８、ＴＥ１９、ＴＥ２０、ＴＥ２１、ＴＥ２２、及びＴＥ２３を備えている。端子ＴＥ１７は、半導体装置ＭＣ２の制御回路ＣＮＴから制御信号ＣＳ５を受け取り、それに基づいてレベルシフト装置ＬＳ２の動作が始まる。端子ＴＥ１８は、半導体装置ＭＣ２のスイッチＳ１を介して電源電圧ＶＩＮを受け取る。端子ＴＥ２１は、ＤＣ−ＤＣコンバータＤＭから電源電圧ＶＯＵＴを受け取る。レベルシフト装置ＬＳ２は、電源電圧ＶＩＮ及びＶＯＵＴに基づいて動作する。それに伴って、インターフェイス回路ＳＭと汎用入出力回路ＩＯ２は、端子ＴＥ１９及びＴＥ２２を介してデータ信号ＤＳ１の通信を行う。同様に、インターフェイス回路ＷＬＭと汎用入出力回路ＩＯ２は、端子ＴＥ２０及びＴＥ２３を介してデータ信号ＤＳ２の通信を行う。
【００７６】
したがって、電子システム装置２は、スイッチＳ１が半導体装置ＭＣ２内に形成されているため、半導体装置ＭＣ２の外部になる外部装置の部品数を減らすことができ、また半導体装置ＭＣ１の端子ＴＥ５も削減することが出来る。そのため、電子システム装置２を小型化することができる。
【００７７】
また、インターフェイス装置ＳＭ及びＷＬＭの動作電圧が、半導体装置ＭＣ２が受けられる電圧より高い場合でも、レベルシフト装置ＬＳ２によって半導体装置ＭＣ２とインターフェイス装置ＳＭ及びＷＬＭの通信動作が可能になる。そのため、電子システム装置２は、電子システム装置１より汎用性が高い。また、電子システム装置１と同様に、発電装置Ｐからの出力される数μＡレベルの電流に基づいて、電子システム装置２の安定した起動が可能である。
【００７８】
［実施の形態２］
（電子システム装置の構成）
図６は、実施の形態２に係る電子システム装置３の構成例を説明するブロック図である。実施の形態１に係る電子システム装置１と同様の構成要素は、同一の符号を付し、説明は省略する。
【００７９】
実施の形態２に係る電子システム装置３は、半導体装置ＭＣ１の代わりに半導体装置ＭＣ３を備えている。更に、電子システム装置３は、電子システム装置１と異なり、スイッチＳ１を備えていない。半導体装置ＭＣ３のスイッチＳ３が、電子システム装置１のスイッチＳ１として機能する。また、半導体装置ＭＣ３は、端子ＴＥ４を備えていない。そのため、半導体装置ＭＣ３の端子ＴＥ３が、電源ノードＮ４を介してＤＣ−ＤＣコンバータＤＭの端子ＴＥ１０と接続されている。したがって、ＤＣ−ＤＣコンバータＤＭは、端子ＴＥ３から電源電圧ＶＩＮを受け取る。また、電子システム装置３において、制御回路ＣＮＴは、電源ノードＮ２を介して発電装置Ｐに接続され、ＤＣ−ＤＣコンバータＤＭは電源ノードＮ２を介して制御回路ＣＮＴと並列に発電装置Ｐに接続されている。
【００８０】
（実施の形態２に係る電子システム装置の動作）
図７は、実施の形態２に係る電子システム装置３の動作について説明するタイミングチャートである。電子システム装置３の初期状態は、電子システム装置１の初期状態と同様である。
【００８１】
時刻Ｔ３０から時刻Ｔ３７までの電子システム装置３の各々の動作は、時刻Ｔ１から時刻Ｔ７までの電子システム装置１の各々の動作と同様であるため、説明は省略する。具体的には、時刻Ｔ３０の動作は、時刻Ｔ０の動作に対応する。時刻Ｔ３１の動作は、時刻Ｔ１の動作に対応する。時刻Ｔ３２の動作は、時刻Ｔ２の動作に対応する。時刻Ｔ３３の動作は、時刻Ｔ３の動作に対応する。時刻Ｔ３４の動作は、時刻Ｔ４の動作に対応する。時刻Ｔ３５の動作は、時刻Ｔ５の動作に対応する。時刻Ｔ３６の動作は、時刻Ｔ６の動作に対応する。時刻Ｔ３７は、時刻Ｔ７に対応する。
【００８２】
スイッチＳ３はＯＦＦ状態からＯＮ状態になった後、時刻Ｔ３８において、発電装置ＰからダイオードＤと、端子ＴＥ１と、電源ノードＮ１及びＮ３と、スイッチＳ３、端子ＴＥ３、及び電源ノードＮ４を介して二次電池ＳＣへの充電が開始される。これにより、二次電池ＳＣは、電源電圧ＶＳを得る。更に、電源電圧ＶＳは、電源ノードＮ４を介して電源電圧ＶＩＮとしてＤＣ−ＤＣコンバータＤＭの端子ＴＥ１０へ供給される。言い換えれば、電源電圧ＶＳと電源電圧ＶＩＮは同じである。つまり、ＤＣ−ＤＣコンバータＤＭは、スイッチＳ３を介して電源電圧ＶＩＮを受け取る。それに伴い、ＤＣ−ＤＣコンバータＤＭの内蔵容量が充電され始め、ＤＣ−ＤＣコンバータＤＭの起動が開始する。その際に、ＤＣ−ＤＣコンバータＤＭに起動電流が流れる。既に、半導体装置ＭＣ３の制御回路ＣＮＴの起動は完了しているため、ＤＣ−ＤＣコンバータＤＭの起動のタイミングは、制御回路ＣＮＴの起動のタイミングと重ならない。したがって、電源電圧ＶＣ及びＶＳが一気に低下しない。半導体装置ＭＣ３とＤＣ−ＤＣコンバータＤＭとで同時に大きな起動電流が発生しないため、電子システム装置３内で瞬時の電圧低下が発生せず、電子システム装置３がリセットされることはない。
【００８３】
時刻Ｔ３９は、時刻Ｔ９に対応する。これにより、半導体装置ＭＣ３の起動が完了する。半導体装置ＭＣ３の起動が完了した後は、半導体装置ＭＣ３はスタンバイ状態になる。
【００８４】
電源電圧ＶＳ及びＶＩＮがＨｉｇｈレベルになった後、半導体装置ＭＣ３は図示しない割り込み信号を受ける。それに伴って、時刻Ｔ４０において、制御回路ＣＮＴは制御信号ＣＳ５をＬｏｗレベルからＨｉｇｈレベルへ遷移される。制御回路ＣＮＴは、端子ＴＥ６を介して制御信号ＣＳ５をＤＣ−ＤＣコンバータＤＭの端子ＴＥ１１へ供給する。この動作は、電子システム装置１の時刻Ｔ１３に対応する。
【００８５】
また、時刻Ｔ４１からから時刻Ｔ４８までの電子システム装置３の各々の動作は、時刻Ｔ１４から時刻Ｔ２０までの電子システム装置１の各々の動作と同様であるため、説明は省略する。具体的には、時刻Ｔ４１の動作は、時刻Ｔ１４の動作に対応する。時刻Ｔ４２の動作は、時刻Ｔ１５の動作に対応する。時刻Ｔ４３の動作は、時刻Ｔ１６の動作に対応する。時刻Ｔ４４の動作は、時刻Ｔ１７の動作に対応する。時刻Ｔ４５の動作は、時刻Ｔ１８の動作に対応する。時刻Ｔ４６の動作は、時刻Ｔ１９の動作に対応する。時刻Ｔ４７の動作は、時刻Ｔ２０の動作に対応する。時刻Ｔ４８の動作は、時刻Ｔ２１の動作に対応し、これにより、電子システム装置３はスタンバイ状態へ移行する。再び、電子システム装置３が動作する場合は、図７の動作を繰り返せばよい。
【００８６】
したがって、電子システム装置３の動作には、電子システム装置１の時刻Ｔ１０、Ｔ１１、Ｔ１２、Ｔ２２、及びＴ２３の動作がない。これは、上述で説明したように、電子システム装置３では、電子システム装置１のスイッチＳ１が備えられていない。その代わりに、半導体装置ＭＣ３のスイッチＳ３が、電子システム装置１のスイッチＳ１として機能しているからである。そのため、電子システム装置３は、スイッチＳ１およびスイッチＳ１に接続された端子ＴＥ５を備えていないため、電子システム装置１より型化することができる。また、電子システム装置３は、電子システム装置１の制御信号ＣＳ４による制御動作がないため、電子システム装置１より高速に起動することが出来る。
【００８７】
電子システム装置１と同様に、電子システム装置３は、半導体装置ＭＣ３及びＤＣ−ＤＣコンバータＤＭの起動タイミングが異なり、更にそれらの起動タイミングは、インターフェイス回路ＳＭ及びＷＬＭの起動タイミングとも異なる。そのため、電子システム装置３内の瞬時の電圧低下が発生しない。それにより、発電装置Ｐからの出力される数μＡレベルの電流に基づいても、電子システム装置３はリセットせずに安定して起動することが可能である。
【符号の説明】
【００８８】
１、２、３  電子システム装置
ＢＯＸ  絶縁膜
Ｃ１、Ｃ２  コンデンサ
ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４  チャネル領域
ＣＮＴ  制御回路
Ｄ  ダイオード
ＤＬ１、ＤＬ２、ＤＬ２、ＤＬ３  ゲート絶縁膜
ＤＭ  ＤＣ−ＤＣコンバータ
ＤＮＷ  ｎ型ウェル領域
Ｇ１、Ｇ２、Ｇ３、Ｇ４  ゲート電極
ＩＯ１  専用入出力回路
ＩＯ２  汎用入出力回路
ＬＳ１  レベルシフト回路
ＬＳ２  レベルシフト装置
Ｍ１、Ｍ２  モニタ回路
ＭＣ１、ＭＣ２、ＭＣ３  半導体装置
Ｎ１、Ｎ２、Ｎ３、Ｎ４  電源ノード
ＮＴ１  ｎ型ＳＯＴＢトランジスタ
ＮＴ２  ｎ型ＭＯＳトランジスタ
ＮＷ  ｎ型ウェル領域
Ｐ  発電装置
ＰＴ１  ｐ型ＳＯＴＢトランジスタ
ＰＴ２  ｐ型ＭＯＳトランジスタ
ＰＷ  ｐ型ウェル領域ＰＷ
Ｓ１、Ｓ２、Ｓ３  スイッチ
ＳＣ  二次電池
ＳＭ、ＷＬＭ  インターフェイス回路
ＳＲ１、ＳＲ３  ｐ＋型領域
ＳＲ２、ＳＲ４  ｎ＋型領域
ＳＴＩ  素子分離膜
ＳＵ  ｐ型基板
ＴＥ１、ＴＥ２、ＴＥ３、ＴＥ４、ＴＥ５、ＴＥ６、ＴＥ７、ＴＥ８、ＴＥ９、ＴＥ１０、ＴＥ１１、ＴＥ１２、ＴＥ１３、ＴＥ１４、ＴＥ１５、ＴＥ１６、ＴＥ１７、ＴＥ１８、ＴＥ１９、ＴＥ２０、ＴＥ２１、ＴＥ２２、ＴＥ２３  端子
ＶＢＣ  基板バイアス制御回路
【図１】
2020171152.tif 000003
【図２】
2020171152.tif 000004
【図３】
2020171152.tif 000005
【図４】
2020171152.tif 000006
【図５】
2020171152.tif 000007
【図６】
2020171152.tif 000008
【図７】
2020171152.tif 000009