(57)【要約】【課題】シリコンウェーハのＤＬＴＳ測定において、測定の際の疑似ピーク等のノイズの発生を抑制することのできるＤＬＴＳ測定用電極の作製方法を提供する。【解決手段】シリコンウェーハＷを用意するステップと、真空下で前記シリコンウェーハの表面に所定金属を蒸着し、所定大きさの電極１を形成するステップと、前記電極が蒸着された前記シリコンウェーハに対し、２００℃以上３００℃以下で１５分以上３０分以下の間、真空下での加熱処理を施すステップと、を備える。【選択図】図２
2020115531.tif 000002
【特許請求の範囲】
【請求項１】
シリコンウェーハのＤＬＴＳ測定用に該シリコンウェーハにショットキー電極を形成するＤＬＴＳ測定用電極の作製方法であって、
前記シリコンウェーハを用意するステップと、
真空下で前記シリコンウェーハの表面に所定金属を蒸着し、所定大きさの電極を形成するステップと、
前記電極が蒸着された前記シリコンウェーハに対し、２００℃以上３００℃以下で１５分以上３０分以下の間、真空下での加熱処理を施すステップと、
を備えることを特徴とするＤＬＴＳ測定用電極の作製方法。
【請求項２】
前記所定金属は、Ｔｉ（チタン）であることを特徴とする請求項１に記載されたＤＬＴＳ測定用電極の作製方法。
【請求項３】
前記シリコンウェーハを用意するステップにおいて、
前記シリコンウェーハをフッ化水素酸水溶液に浸漬し、ウェーハ表面の自然酸化膜を除去するステップを備えることを特徴とする請求項１または請求項２に記載されたＤＬＴＳ測定用電極の作製方法。
【請求項４】
真空下で前記シリコンウェーハに対し所定金属を蒸着し、所定大きさの電極を形成するステップにおいて、
前記電極の厚さを５０ｎｍ以上３００ｎｍ以下に形成することを特徴とする請求項１乃至請求項３のいずれかに記載されたＤＬＴＳ測定用電極の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＬＴＳ測定用電極の作製方法に関し、特に、シリコンウェーハをＤＬＴＳ測定する際の疑似ピーク等のノイズの発生を抑制するＤＬＴＳ測定用電極の作製方法に関する。
【背景技術】
【０００２】
シリコンウェーハは、その製造過程において微量な金属不純物により汚染されているが、前記金属不純物がキャリアの再結合中心となる深い準位を形成し、表面或いは表層に形成されるデバイスの電気特性に悪影響を及ぼすことが知られている。
シリコンウェーハにおけるキャリアの再結合中心となる金属不純物を分析する手法として、ＤＬＴＳ（Ｄｅｅｐ  Ｌｅｖｅｌ  Ｔｒａｎｓｉｅｎｔ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定が知られている。このＤＬＴＳ測定を実施する場合、シリコンウェーハ上にショットキー電極を形成し、その電極から測定用の信号を得ることになる。
【０００３】
前記ＤＬＴＳ測定について簡単に説明する。ＤＬＴＳ測定は、前記ショットキー電極から逆バイアス電圧を印加し、電極の接合部に生じる空乏層を広げ、周期的なパルスの導入で変化する空乏層の静電容量変化（ΔＣ）を測定する。そして、前記ΔＣの温度依存性から金属不純物に関する情報を得る。具体的には、シリコンウェーハの場合、３００Ｋ以下の低温領域を掃引し、静電容量変化のピーク波形が検出されれば、トラップ準位、つまり、金属不純物の存在を示す。その際、ピーク波形の時定数からエネルギー準位が、ピーク波形の高さ（ΔＣ）からトラップ準位の密度が判明する。
【０００４】
ところで従来、ショットキー電極の材料としてはＡｌ（アルミニウム）が多く用いられているが、Ａｌだけではリーク電流量が多く、十分な整流作用（ショットキー特性）を得るのが難しいため、ＤＬＴＳ測定には不向きであった。このショットキー特性を良化するため、例えば特許文献１（特開２０１６−８２１７０号公報）では、シリコンウェーハとＡｌ電極との間に薄い酸化膜を形成するようにしている。
【０００５】
しかしながら、シリコンウェーハとＡｌ電極との間に酸化膜を介在させた状態でも、電気的特性の測定精度が低下するという課題があった。
また、Ａｌ電極を用いてＤＬＴＳ測定を行う場合、該電極からの信号測定の際に金属不純物とは関係のない静電容量変化の疑似ピークが検出されやすいという課題があった。これは、疑似ピークの主原因が、電極を蒸着する際、真空チャンバ内の残留ガスが気化した蒸着材料（Ａｌなど）に取り込まれ、取り込まれた残留ガスがシリコンと反応して絶縁性の酸化物を形成することにあると考えられている。
【０００６】
そのような課題を解決するものとして特許文献２（特開２０１１−１２９６５０号公報）では、ショットキー電極としてＳｂ（アンチモン）を材料に用いる方法が開示されている。
特許文献２に開示される発明のように、ショットキー電極を形成する材料がＳｂ（アンチモン）である場合は、残留ガスが取り込まれたとしても、これがシリコンとは反応せず、Ｓｂと反応してＳｂの酸化物（三酸化アンチモン）を形成する。
Ｓｂの酸化物（三酸化アンチモン）は導電性であるため、絶縁性の酸化物が形成された場合に生じるような疑似ピークは現れない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１６−８２１７０号公報
【特許文献２】特開２０１１−１２９６５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献２に開示されたＤＬＴＳ測定用電極にあっては、Ｓｂを材料としたショットキー電極の強度を確保するために、シリコンウェーハとの間に例えばＴｉ（チタン）からなる導電性の密着膜が必要である。
この密着膜は、電極強度を確保し、酸化膜の場合よりも測定精度の向上が期待できるが、ショットキー電極をシリコンウェーハに直接接合した場合に比べ、整流特性が劣るという課題があった。
【０００９】
本発明者は、上記課題を解決すべく鋭意研究を重ねた結果、ショットキー電極の材料として、Ｔｉ、Ｗ（タングステン）、Ｐｔ（白金）のいずれか（特にＴｉが好ましい）を用いてもＤＬＴＳ測定において擬似ピークの発生を抑制できることを見いだした。
更には、蒸着による電極の形成後、所定条件下で熱処理を施すことにより、密着膜を介在させることなく十分な電極強度が得られることを知見した。
【００１０】
本発明は、このような技術的知見に基づきなされたものであり、シリコンウェーハのＤＬＴＳ測定において、測定の際の疑似ピーク等のノイズの発生を抑制することができ、精度良い測定結果を得ることができるＤＬＴＳ測定用電極の作製方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記課題を解決するためになされた、本発明に係るＤＬＴＳ測定用電極の作製方法は、シリコンウェーハのＤＬＴＳ測定用に該シリコンウェーハにショットキー電極を形成するＤＬＴＳ測定用電極の作製方法であって、前記シリコンウェーハを用意するステップと、真空下で前記シリコンウェーハの表面に所定金属を蒸着し、所定大きさの電極を形成するステップと、前記電極が蒸着された前記シリコンウェーハに対し、２００℃以上３００℃以下で１５分以上３０分以下の間、真空下での加熱処理を施すステップと、を備えることに特徴を有する。
尚、前記所定金属は、Ｔｉであることが望ましい。
また、前記シリコンウェーハを用意するステップにおいて、前記シリコンウェーハをフッ化水素酸水溶液に浸漬し、ウェーハ表面の自然酸化膜を除去するステップを備えることが望ましい。
また、真空下で前記シリコンウェーハに対し所定金属を蒸着し、所定大きさの電極を形成するステップにおいて、前記電極の厚さを５０ｎｍ以上３００ｎｍ以下に形成することが望ましい。
【００１２】
このような方法により、シリコンウェーハとショットキー電極との間に密着膜が無くても良好な接合性を得ることができる。更には、ショットキー電極の材料をＴｉとすれば、真空蒸着による電極の作製が容易であり、擬似ピーク等のノイズの発生を抑制し、精度の良いＤＬＴＳ測定を行うことができる。
【発明の効果】
【００１３】
本発明によれば、シリコンウェーハのＤＬＴＳ測定において、測定の際の疑似ピーク等のノイズの発生を抑制することができ、精度良い測定結果を得ることのできるＤＬＴＳ測定用電極の作製方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明に係る方法により作製されたＤＬＴＳ測定用電極を模式的に示す断面図である。
【図２】図２は、本発明に係るＤＬＴＳ測定用電極（ショットキー電極）の作製方法の流れを示すフローチャートである。
【図３】図３は、本発明に係る方法に用いる蒸着装置の一例を模式的に示す断面図であり、
【図４】図４は、本発明に係る方法に用いる熱処理装置の一例を模式的に示す断面図である。
【図５】図５は、本発明に係る実施例の結果を示すグラフである。
【図６】図６は、本発明に係る比較例の結果を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、本発明に係るＤＬＴＳ測定用電極の作製方法について説明する。本発明のＤＬＴＳ測定用電極の作製方法にあっては、特にシリコンウェーハ中の金属不純物に起因した深い準位を測定するためのショットキー電極の作製方法であり、具体的には前記シリコンウェーハの表面に好ましくはＴｉからなるショットキー電極を形成するための方法である。
【００１６】
本発明に係る作製方法により得られるＤＬＴＳ測定用電極は、図１に模式的に示すように、シリコンウェーハＷの表面にＴｉからなるショットキー電極１が直接的（密着膜などを介さず）に形成されてなる。
前記ショットキー電極１の大きさ（直径ｄ）は、例えばφ１ｍｍ〜φ３ｍｍに形成されている。これはＤＬＴＳ測定装置において測定サンプル（シリコンウェーハ）を載せる測定ステージの大きさ（例えば５ｍｍ角）、或いは測定サンプルの大きさにより決定される。
【００１７】
また、前記ショットキー電極１の厚さｔは、５０ｎｍ以上３００ｎｍ以下に形成されている。これは、前記ショットキー電極１の厚さｔが５０ｎｍ未満では、薄すぎてショットキー特性を得るのが困難であるためであり、３００ｎｍを越える厚さでもシリコンウェーハに対するＴｉ膜の密着性が悪化するためである。
【００１８】
このようにシリコンウェーハＷの表面上にショットキー電極１を直接形成することにより、ＤＬＴＳ測定の信号を精度良く得ることができる。また、ショットキー電極１の材料をＴｉとすることにより、ＤＬＴＳ測定時における疑似ピークなどのノイズの発生を抑制することができる。
また、シリコンウェーハＷとショットキー電極１との接合性は、後述する電極蒸着後の真空熱処理により、物理的に良好なものとなり（コメント：接合性が良好になる理由についてご教示願います）、従来のようにシリコンウェーハＷと電極１との間に導電性の密着膜が介在しなくても十分な強度を得ることができる。
【００１９】
続いて、前記ショットキー電極１をシリコンウェーハＷ上に形成する方法について図２乃至図４を用いて説明する。図２は本発明に係るＤＬＴＳ測定用電極（ショットキー電極）の作製方法の流れを示すフローチャートであり、図３は前記電極の作製方法に用いる蒸着装置の一例を模式的に示す断面図であり、図４は前記電極の作製方法に用いる熱処理装置の一例を模式的に示す断面図である。
【００２０】
まず、ＤＬＴＳ測定の対象とするシリコンウェーハＷを用意してフッ化水素酸（ＨＦ）水溶液に浸漬し、ウェーハ表面の自然酸化膜を除去する（ステップＳ１）。
その後、シリコンウェーハＷを純水でリンス洗浄し、シリコンウェーハＷの表面を清浄な面とする（ステップＳ２）。
【００２１】
次いで、シリコンウェーハＷを図３に示すような蒸着装置１０のチャンバ１１内に搬送する（ステップＳ３）。ここで、図３に示す蒸着装置１０について簡単に説明すると、シリコンウェーハＷを収容するチャンバ１１には、内部を真空状態にするためにバルブ１２と真空ポンプ１３とが接続されている。また、チャンバ１１内においては、図示しない支持手段によりシリコンウェーハＷが支持され、その下に電極パターンが形成されたマスク基板１４が支持されるようになっている。また、マスク基板１４の下方には、Ｔｉからなる金属片１５と、この金属片１５を加熱し蒸発させるための加熱プレート１６とが具備されている。
【００２２】
前述のようにシリコンウェーハＷが、この蒸着装置１０に搬送されると、バルブ１２が開いて真空ポンプ１３が作動し、チャンバ１１内が真空状態（０．０００４Ｐａ以下）となされる。尚、チャンバ１１内の気圧が０．０００４Ｐａより大きいと、残留ガスと金属との反応により電極が十分に作製できない虞があるため好ましくない。
次いで、加熱プレート１６を加熱し（約１７００℃以上）、その上のＴｉの金属片１５を気化させる。これにより気化した金属がマスク基板１４のパターンを通過し、シリコンウェーハＷに蒸着する（ステップＳ４）。即ち、シリコンウェーハＷの表面には、Ｔｉからなる所定形状のショットキー電極が形成されることになる。
【００２３】
ここで、前記蒸着処理により形成する電極の大きさ（直径ｄ）は、前記マスク基板１４に形成されたパターンにより例えばφ１ｍｍ〜φ３ｍｍに形成される。
また、電極の厚さｔの制御は蒸着時間を調整することによりなされ、電極の厚さｔは、５０ｎｍ以上３００ｎｍ以下に形成される。その理由は、前記したように５０ｎｍ未満では、薄すぎてショットキー特性を得るのが困難であるためであり、３００ｎｍを越えると、シリコンウェーハに対するＴｉ膜の密着性が悪化するためである。
【００２４】
前記蒸着によりＴｉからなるショットキー電極１がシリコンウェーハＷ上に形成されると、シリコンウェーハＷは図４に示す熱処理装置２０に搬送される（ステップＳ５）。ここで、図４の熱処理装置について簡単に説明する。図４に示す熱処理装置２０は、シリコンウェーハＷを収容するチャンバ２１を有し、このチャンバ２１には、内部空間を真空状態にするためにバルブ２２と真空ポンプ２３とが接続されている。また、チャンバ２１内には、シリコンウェーハＷを支持するための基板支持台２４が設けられ、例えばその上方及び下方にヒータ２５、２６が配置されている。
【００２５】
このような熱処理装置２０にショットキー電極１が蒸着されたシリコンウェーハＷが搬送されると、バルブ２２が開いて真空ポンプ２３が作動し、チャンバ２１内が真空状態（０．０００５Ｐａ以下）となされる。
次いで、ヒータ２５、２６が作動され、チャンバ２１内の温度が２００℃以上３００℃以下の範囲で設定され、この加熱状態が１５分以上３０分以下で設定された時間継続される（ステップＳ６）。
【００２６】
この真空状態での熱処理はＴｉからなるショットキー電極１とシリコンウェーハＷとの物理的接合性を強化し、電気的特性の測定精度を向上するために行う。
また、真空中での熱処理のため、熱処理中におけるＴｉやシリコンの酸化を防止することができる。
【００２７】
ここで、熱処理温度が２００℃未満、あるは２００℃以上３００℃未満でも処理時間が１５分未満の場合には、ショットキー電極１とシリコンウェーハＷとの接合性が向上しない。一方、熱処理温度が３００℃より高い、或いは２００℃以上３００℃未満でも処理時間が３０分を越える場合には、ショットキー電極１からシリコンウェーハＷの電気的特性を得ることが困難となる。
【００２８】
ステップＳ５での熱処理終了後に得られたシリコンウェーハＷはＴｉからなるショットキー電極１がウェーハＷ上に直接接合されたものである。これを用いてＤＬＴＳ測定を行う場合、前記ショットキー電極１から逆バイアス電圧を印加し、接合部に生じる空乏層を広げる。そして、周期的なパルスを導入し、変化する空乏層の静電容量変化（ΔＣ）を測定することにより、ΔＣの時定数に基づいて金属不純物に関する情報を得ることができる。
【００２９】
以上のように本発明に係る実施の形態によれば、シリコンウェーハＷの表面にＴｉを真空蒸着し、さらに２００℃以上３００℃以下の熱処理温度、且つ１５分以上３０分以下の熱処理時間で真空加熱することによりＤＬＴＳ測定用のショットキー電極１を作製する。
これにより、シリコンウェーハＷとショットキー電極１との良好な接合性が得られる。更には、ショットキー電極１の材料をＴｉとするため、真空蒸着による電極の作製が容易であり、擬似ピーク等のノイズの発生を抑制し、精度の良いＤＬＴＳ測定を行うことができる。
【００３０】
尚、前記実施の形態においては、ショットキー電極１の材料としてＴｉを例に説明したが本発明にあっては、それに限定されるものではない。
Ｔｉ以外には、例えば、Ｗ或いはＰｔを電極として用いることができる。しかしながら、ＴｉはＷやＰｔよりも融点が低く、真空蒸着による電極の作製が容易であり、またＷやＰｔに比べてＤＬＴＳ測定時のノイズが検出されにくいため最も好ましい。
【実施例】
【００３１】
本発明に係るＤＬＴＳ測定用電極の作製方法について、実施例に基づきさらに説明する。本実施例では、前記実施の形態に基づき以下の実験を行った。
【００３２】
（実施例１）
実施例１では、前記実施の形態に従いＰ型シリコンウェーハ（５ｍｍ角サンプル）上にＴｉを真空蒸着して電極を形成した。電極の大きさはφ３ｍｍ、厚さは２００ｎｍとした。その後、真空下での加熱処理を２５０℃で１５分間行い、ＤＬＴＳ測定用のショットキー電極を得た。
得られたＤＬＴＳ測定用電極を用いて、前記Ｐ型シリコンウェーハに対するＤＬＴＳ測定を行った。具体的には、セミラボ製のＤＬＴＳ測定装置を使用して、逆バイアス電圧を−５Ｖ、パルス電圧を−０．５Ｖ、温度を４０〜３００Ｋの範囲で０．０１Ｋ／ｓｅｃで掃引して、ＤＬＴＳ信号を取得した。
【００３３】
（実施例２）
実施例２では、実施例１と同様の条件にてＴｉを真空蒸着してＰ型シリコンウェーハ上に電極を形成し、真空加熱処理を２５０℃で３０分間行い、ＤＬＴＳ測定用のショットキー電極を得た。その他の測定条件は実施例１と同様とした。
【００３４】
（実施例３）
実施例３では、実施例１と同様の条件にてＴｉを真空蒸着してＰ型シリコンウェーハ上に電極を形成し、真空加熱処理を２００℃で２０分間行い、ＤＬＴＳ測定用のショットキー電極を得た。その他の測定条件は実施例１と同様とした。
【００３５】
（実施例４）
実施例４では、実施例１と同様の条件にてＴｉを真空蒸着してＰ型シリコンウェーハ上に電極を形成し、真空加熱処理を３００℃で２０分間行い、ＤＬＴＳ測定用のショットキー電極を得た。その他の測定条件は実施例１と同様とした。
【００３６】
（実施例５）
実施例５では、電極の大きさはφ３ｍｍ、厚さは５０ｎｍとした以外、実施例１と同じ条件でＤＬＴＳ用電極を作製し、測定を行った。
【００３７】
（実施例６）
実施例６では、電極の大きさはφ３ｍｍ、厚さは３００ｎｍとした以外、実施例１と同じ条件でＤＬＴＳ用電極を作製し、測定を行った。
【００３８】
実施例１〜６の結果を図５のグラフに示す。図５のグラフにおいて、横軸は温度（Ｋ）、縦軸はＤＬＳ信号（ｍＶ）である。
このグラフに示されるように、実施例１〜６の場合には、ほぼ温度変化によらず、ノイズの発生がないことが確認された。即ち、電極を真空蒸着後に真空加熱処理を２００℃以上３００℃以下の範囲で１５分以上３０分以下の時間実施することによりノイズを抑制することができると確認した。
【００３９】
（比較例１）
比較例１では、実施例１と同様の条件にてＴｉを真空蒸着してＰ型シリコンウェーハ上に電極を形成し、真空加熱処理を施さずに該電極をＤＬＴＳ測定用のショットキー電極とした。その他の測定条件は実施例１と同様とした。
【００４０】
（比較例２）
比較例２では、実施例１と同様の条件にてＴｉを真空蒸着してＰ型シリコンウェーハ上に電極を形成し、真空加熱処理を２５０℃で５分間行い、ＤＬＴＳ測定用のショットキー電極を得た。その他の測定条件は実施例１と同様とした。
【００４１】
（比較例３）
比較例３では、実施例１と同様の条件にてＴｉを真空蒸着してＰ型シリコンウェーハ上に電極を形成し、真空加熱処理を２５０℃で１０分間行い、ＤＬＴＳ測定用のショットキー電極を得た。その他の測定条件は実施例１と同様とした。
【００４２】
（比較例４）
比較例２では、実施例１と同様の条件にてＴｉを真空蒸着してＰ型シリコンウェーハ上に電極を形成し、真空加熱処理を１５０℃で３０分間行い、ＤＬＴＳ測定用のショットキー電極を得た。その他の測定条件は実施例１と同様とした。
【００４３】
（比較例５）
比較例３では、実施例１と同様の条件にてＴｉを真空蒸着してＰ型シリコンウェーハ上に電極を形成し、真空加熱処理を４００℃で３０分間行い、ＤＬＴＳ測定用のショットキー電極を得た。その他の測定条件は実施例１と同様とした。
【００４４】
（比較例６）
比較例６では、実施例１と同様の条件にてＴｉを真空蒸着してＰ型シリコンウェーハ上に電極を形成し、真空加熱処理を２５０℃で３５分間行い、ＤＬＴＳ測定用のショットキー電極を得た。その他の測定条件は実施例１と同様とした。
【００４５】
（比較例７）
比較例７では、実施例１と同様の条件にてＴｉを真空蒸着してＰ型シリコンウェーハ上に電極を形成し、常圧での加熱処理を２５０℃で１５分間行い、ＤＬＴＳ測定用のショットキー電極を得た。その他の測定条件は実施例１と同様とした。
【００４６】
（比較例８）
比較例８では、電極の大きさはφ３ｍｍ、厚さは４０ｎｍとした以外、実施例１と同じ条件でＤＬＴＳ用電極を作製し、測定を行った。
【００４７】
（比較例９）
比較例９では、電極の大きさはφ３ｍｍ、厚さは３５０ｎｍとした以外、実施例１と同じ条件でＤＬＴＳ用電極を作製し、測定を行った。
【００４８】
比較例１〜９の結果を図６のグラフに示す。図６のグラフにおいて、横軸は温度（Ｋ）、縦軸はＤＬＳ信号（ｍＶ）である。
このグラフに示されるように、比較例１〜７、９の場合には、いずれも４０Ｋ〜１００Ｋ付近において、疑似ピークの発生が確認された。また、比較例８の場合には、電極の厚み寸法が小さいため、ＤＬＴＳ信号を取得することが出来なかった。
【００４９】
以上の実施例の結果より、本発明によれば、シリコンウェーハのＤＬＴＳ測定において、測定の際の疑似ピーク等のノイズの発生を抑制できることを確認した。
【符号の説明】
【００５０】
１      ショットキー電極（ＤＬＴＳ測定用電極）
Ｗ      シリコンウェーハ
【図１】
2020115531.tif 000003
【図２】
2020115531.tif 000004
【図３】
2020115531.tif 000005
【図４】
2020115531.tif 000006
【図５】
2020115531.tif 000007
【図６】
2020115531.tif 000008