(57)【要約】【課題】低変換利得データと高変換利得データの接続点におけるノイズギャップを除去でき、消費電力の増大、回路面積の増大を抑止し可能で、しかも広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供する。【解決手段】画素から読み出される複数の画素信号を増幅可能な増幅部４１は、アンプ４１１を有し、アンプ４１１は、反転入力端子（−）と非反転入力端子（＋）を含み、反転入力端子（−）は第１反転入力チャネルＣＨＮ１と第２反転入力チャネルＣＨＮ２を有し、第１反転入力チャネルＣＨＮ１は第２ノードＮＤ２に接続され、第２反転入力チャネルＣＨＮ２は第３ノードＮＤ３に接続され、第２サンプリングキャパシタＣＳ４２の容量は８Ｃに設定され、第１サンプリングキャパシタＣＳ４１の容量はＣに設定されている。【選択図】図１２
2020115603.tif 000002
【特許請求の範囲】
【請求項１】
各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を合成してダイナミックレンジを拡大可能な固体撮像装置であって、
画素が配置された画素部と、
前記画素部の列出力に対応して配置された列信号処理部を含む読み出し部と、を有し、
前記列信号処理部は、
前記画素から読み出される前記複数の読み出し信号を増幅可能な増幅部を含み、
前記増幅部は、
反転入力端子と非反転入力端子を含み、前記反転入力端子は少なくとも第１反転入力チャネルと第２反転入力チャネルを有するアンプと、
前記複数の読み出し信号が入力される第１ノードと、
前記第１反転入力チャネルに接続された第２ノードと、
前記第２反転入力チャネルに接続された第３ノードと、
前記アンプの出力端子に接続された第４ノードと、
第１出力スイッチを介して前記第４ノードと接続される第５ノードと、
第２出力スイッチを介して前記第４ノードと接続される第６ノードと、
前記第１ノードと前記第２ノードとの間に直列に接続された第１入力スイッチおよび第１サンプリングキャパシタと、
前記第１ノードと前記第３ノードとの間に直列に接続された第２入力スイッチおよび第２サンプリングキャパシタと、
前記第２ノードと前記第５ノードとの間に接続された第１帰還キャパシタと、
前記第３ノードと前記第６ノードとの間に接続された第２帰還キャパシタと、を含む
固体撮像装置。
【請求項２】
前記第２サンプリングキャパシタの容量は前記第１サンプリングキャパシタの容量より大きい
請求項１記載の固体撮像装置。
【請求項３】
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力するソースフォロワ素子と、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
前記読み出し部は、
前記リセット期間に前記リセット素子を通じて前記フローティングディフュージョンをリセットし、
少なくとも前記リセット期間後の第１読み出し期間に、前記第１入力スイッチおよび前記第１出力スイッチを所定期間導通状態に保持して第１変換利得モード読み出し（ＬＣＧ）による第１リセット信号の増幅読み出しを行い、
前記第１リセット信号の読み出し後、前記第１入力スイッチおよび前記第１出力スイッチを非導通状態に切り替え、
前記第２入力スイッチおよび前記第２出力スイッチを導通状態に切り替え、第２変換利得モード読み出し（ＨＣＧ）による第２リセット信号の増幅読み出しを行い、
前記第１読み出し期間後の転送期間に、前記転送素子を通じて前記光電変換素子の蓄積電荷を前記フローティングディフュージョンに転送させ、
前記転送期間後の第２読み出し期間に、前記第２入力スイッチおよび前記第２出力スイッチを導通状態に保持したまま、第２変換利得モード読み出し（ＨＣＧ）による第２読み出し信号の増幅読み出しを行い、
第２読み出し信号の読み出し後、前記第２入力スイッチおよび前記第２出力スイッチを非導通状態に切り替えて、前記第１入力スイッチおよび前記第１出力スイッチを導通状態に切り替え、第１変換利得モード読み出し（ＬＣＧ）による第１読み出し信号の増幅読み出しを行う
請求項２記載の固体撮像装置。
【請求項４】
前記増幅部は、
前記第２ノードと前記第５ノードとの間に前記第１帰還キャパシタと並列となるように接続された第１オートゼロスイッチと、
前記第３ノードと前記第６ノードとの間に前記第２帰還キャパシタと並列となるように接続された第２オートゼロスイッチと、を含み、
前記読み出し部は、
前記リセット期間に前記リセット素子を通じて前記フローティングディフュージョンをリセットし、前記第１オートゼロスイッチを所定期間導通状態に保持して前記アンプを初期化し、
前記第１リセット信号の読み出し後、前記第１入力スイッチおよび前記第１出力スイッチを非導通状態に切り替え、前記第２オートゼロスイッチを所定期間導通状態に保持して前記アンプを初期化し、
少なくとも前記第２オートゼロスイッチによる初期化後、前記第２入力スイッチおよび前記第２出力スイッチを導通状態に切り替え、第２変換利得モード読み出し（ＨＣＧ）による第２リセット信号の増幅読み出しを行う
請求項３記載の固体撮像装置。
【請求項５】
前記アンプは、
第１ドレインノードと、
前記第４ノードに接続される第２ドレインノードと、
ソースが電源に接続され、ゲートとドレインが接続され、当該接続部が前記第１ドレインノードに接続された第１ＰＭＯＳトランジスタと、
ソースが電源に接続され、ゲートが前記第１ＰＭＯＳトランジスタのゲートおよびドレインに接続され、ドレインが前記第２ドレインノードに接続された第２ＰＭＯＳトランジスタと、
基準電位に接続された電流源と、
前記第１ドレインノードと前記電流源との間に接続された第１非反転入力チャネルおよび第２非反転入力チャネルを含む２チャネルの非反転入力端子と、
前記第２ドレインノードと前記電流源との間に接続された第１反転入力チャネルおよび第２反転入力チャネルを含む２チャネルの反転入力端子と、を有し、
前記第１非反転入力チャネルは、
前記第１ドレインノードと前記電流源との間に直列に接続された第１ＮＭＯＳトランジスタおよび第１ドレインスイッチを含み、
前記第２非反転入力チャネルは、
前記第１ドレインノードと前記電流源との間に直列に接続された第２ＮＭＯＳトランジスタおよび第２ドレインスイッチを含み、
前記第１反転入力チャネルは、
前記第２ドレインノードと前記電流源との間に直列に接続された第３ＮＭＯＳトランジスタおよび第３ドレインスイッチを含み、
前記第２反転入力チャネルは、
前記第２ドレインノードと前記電流源との間に直列に接続された第４ＮＭＯＳトランジスタおよび第４ドレインスイッチを含み、
前記第１ドレインスイッチおよび前記第３ドレインスイッチは、前記第１入力スイッチおよび前記第１出力スイッチと同相で導通状態、非導通状態が制御され、
前記第２ドレインスイッチおよび前記第４ドレインスイッチは、前記第２入力スイッチおよび前記第２出力スイッチと同相で導通状態、非導通状態が制御され、
前記第１ＮＭＯＳトランジスタおよび前記第２ＮＭＯＳトランジスタのゲートは基準電位に接続され、
前記第３ＮＭＯＳトランジスタのゲートは前記第２ノードに接続され、
前記第４ＮＭＯＳトランジスタのゲートは前記第３ノードに接続されている
請求項１から４のいずれか一に記載の固体撮像装置。
【請求項６】
前記アンプはテレスコピック型である
請求項５記載の固体撮像装置。
【請求項７】
前記アンプは２ステージ型である
請求項５記載の固体撮像装置。
【請求項８】
前記アンプは折り返しカスコード型である
請求項５記載の固体撮像装置。
【請求項９】
前記アンプは、
前記非反転入力端子が、第１非反転入力チャネルおよび第２非反転入力チャネルの２チャネルを含み、
前記非反転入力端子の２チャネルのうちの少なくとも一方のチャネルに、画素グランドノイズキャンセル回路が接続されている
請求項１から８のいずれか一に記載の固体撮像装置。
【請求項１０】
前記画素グランドノイズキャンセル回路は、
前記非反転入力端子に接続されるチャネルノードと、
信号の入力ラインと前記チャネルノードとの間に接続されたキャンセル回路用サンプリングキャパシタと、
前記チャネルノードと基準電位との間に接続さえたキャンセル回路用帰還キャパシタと、
前記チャネルノードと参照電位とを選択的に接続するスイッチと、を含む
請求項９記載の固体撮像装置。
【請求項１１】
前記非反転入力端子の２チャネルの両方のチャネルに、画素グランドノイズキャンセル回路が接続されている場合、
一方のチャネルの画素グランドノイズキャンセル回路の前記キャンセル回路用サンプリングキャパシタの容量と前記第１サンプリングキャパシタの容量が等しく、
他方のチャネルの画素グランドノイズキャンセル回路の前記キャンセル回路用サンプリングキャパシタの容量と前記第２サンプリングキャパシタの容量が等しい
請求項１０記載の固体撮像装置。
【請求項１２】
前記アンプは、
第１ドレインノードと、
前記第４ノードに接続される第２ドレインノードと、
ソースが電源に接続され、ゲートとドレインが接続され、当該接続部が前記第１ドレインノードに接続された第１ＰＭＯＳトランジスタと、
ソースが電源に接続され、ゲートが前記第１ＰＭＯＳトランジスタのゲートおよびドレインに接続され、ドレインが前記第２ドレインノードに接続された第２ＰＭＯＳトランジスタと、
基準電位に接続された電流源と、
前記第１ドレインノードと前記電流源との間に接続された第１非反転入力チャネルを含む１チャネルの非反転入力端子と、
前記第２ドレインノードと前記電流源との間に接続された第１反転入力チャネルおよび第２反転入力チャネルを含む２チャネルの反転入力端子と、を有し、
前記第１非反転入力チャネルは、
前記第１ドレインノードと前記電流源との間に直列に接続された第１ＮＭＯＳトランジスタを含み、
前記第１反転入力チャネルは、
前記第２ドレインノードと前記電流源との間に直列に接続された第３ＮＭＯＳトランジスタおよび第３ドレインスイッチを含み、
前記第２反転入力チャネルは、
前記第２ドレインノードと前記電流源との間に直列に接続された第４ＮＭＯＳトランジスタおよび第４ドレインスイッチを含み、
前記第１ドレインスイッチおよび前記第３ドレインスイッチは、前記第１入力スイッチおよび前記第１出力スイッチと同相で導通状態、非導通状態が制御され、
前記第４ドレインスイッチは、前記第２入力スイッチおよび前記第２出力スイッチと同相で導通状態、非導通状態が制御され、
前記第１ＮＭＯＳトランジスタは基準電位に接続され、
前記第３ＮＭＯＳトランジスタのゲートは前記第２ノードに接続され、
前記第４ＮＭＯＳトランジスタのゲートは前記第３ノードに接続されている
請求項１から４のいずれか一に記載の固体撮像装置。
【請求項１３】
前記アンプは、
前記非反転入力端子の第１非反転入力チャネルに、画素グランドノイズキャンセル回路が接続されている
請求項１２記載の固体撮像装置。
【請求項１４】
前記画素グランドノイズキャンセル回路は、
前記非反転入力端子に接続されるチャネルノードと、
信号の入力ラインと前記チャネルノードとの間に接続されたキャンセル回路用サンプリングキャパシタと、
前記チャネルノードと基準電位との間に接続さえたキャンセル回路用帰還キャパシタと、
前記チャネルノードと参照電位とを選択的に接続するスイッチと、を含む
請求項１３記載の固体撮像装置。
【請求項１５】
画素グランドノイズキャンセル回路の前記キャンセル回路用サンプリングキャパシタの容量と前記２サンプリングキャパシタの容量が等しい
請求項１４記載の固体撮像装置。
【請求項１６】
前記増幅部は、
前記アンプの前記反転入力端子が、３チャネル以上の第ｎ（ｎは３以上の整数）反転入力チャネルを有し、
前記第ｎ反転入力チャネルに接続された第７ノードと、
第３出力スイッチを介して前記第４ノードと接続される第８ノードと、
前記第１ノードと前記第７ノードとの間に直列に接続された第３入力スイッチおよび第３サンプリングキャパシタと、
前記第７ノードと前記第８ノードとの間に接続された第３帰還キャパシタと、を含む
請求項１から１５のいずれか一に記載の固体撮像装置。
【請求項１７】
前記第３サンプリングキャパシタと前記第２サンプリングキャパシタと、前記第１サンプリングキャパシタとは、容量が異なる
請求項１６記載の固体撮像装置。
【請求項１８】
前記増幅部は、
前記第７ノードと前記第８ノードとの間に前記第３帰還キャパシタと並列となるように接続された第３オートゼロスイッチを含む
請求項１６または１７記載の固体撮像装置。
【請求項１９】
画素が配置された画素部と、
前記画素部の列出力に対応して配置された列信号処理部を含む読み出し部と、を有し、
前記画素は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力するソースフォロワ素子と、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、
前記列信号処理部は、
前記画素から読み出される前記複数の読み出し信号を増幅可能な増幅部を含み、
前記増幅部は、
反転入力端子と非反転入力端子を含み、前記反転入力端子は少なくとも第１反転入力チャネルと第２反転入力チャネルを有するアンプと、
前記複数の読み出し信号が入力される第１ノードと、
前記第１反転入力チャネルに接続された第２ノードと、
前記第２反転入力チャネルに接続された第３ノードと、
前記アンプの出力端子に接続された第４ノードと、
第１出力スイッチを介して前記第４ノードと接続される第５ノードと、
第２出力スイッチを介して前記第４ノードと接続される第６ノードと、
前記第１ノードと前記第２ノードとの間に直列に接続された第１入力スイッチおよび第１サンプリングキャパシタと、
前記第１ノードと前記第３ノードとの間に直列に接続された第２入力スイッチおよび第２サンプリングキャパシタと、
前記第２ノードと前記第５ノードとの間に接続された第１帰還キャパシタと、
前記第３ノードと前記第６ノードとの間に接続された第２帰還キャパシタと、を含み、
前記第２サンプリングキャパシタの容量は前記第１サンプリングキャパシタの容量より大きく、
各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を合成してダイナミックレンジを拡大可能な固体撮像装置の駆動方法であって、
前記リセット期間に前記リセット素子を通じて前記フローティングディフュージョンをリセットし、
少なくとも前記リセット期間後の第１読み出し期間に、前記第１入力スイッチおよび前記第１出力スイッチを所定期間導通状態に保持して第１変換利得モード読み出し（ＬＣＧ）による第１リセット信号の増幅読み出しを行い、
前記第１リセット信号の読み出し後、前記第１入力スイッチおよび前記第１出力スイッチを非導通状態に切り替え、
前記第２入力スイッチおよび前記第２出力スイッチを導通状態に切り替え、第２変換利得モード読み出し（ＨＣＧ）による第２リセット信号の増幅読み出しを行い、
前記第１読み出し期間後の転送期間に、前記転送素子を通じて前記光電変換素子の蓄積電荷を前記フローティングディフュージョンに転送させ、
前記転送期間後の第２読み出し期間に、前記第２入力スイッチおよび前記第２出力スイッチを導通状態に保持したまま、第２変換利得モード読み出し（ＨＣＧ）による第２読み出し信号の増幅読み出しを行い、
第２読み出し信号の読み出し後、前記第２入力スイッチおよび前記第２出力スイッチを非導通状態に切り替えて、前記第１入力スイッチおよび前記第１出力スイッチを導通状態に切り替え、第１変換利得モード読み出し（ＬＣＧ）による第１読み出し信号の増幅読み出しを行う
固体撮像装置の駆動方法。
【請求項２０】
各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を合成してダイナミックレンジを拡大可能な固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
画素が配置された画素部と、
前記画素部の列出力に対応して配置された列信号処理部を含む読み出し部と、を有し、
前記列信号処理部は、
前記画素から読み出される前記複数の読み出し信号を増幅可能な増幅部を含み、
前記増幅部は、
反転入力端子と非反転入力端子を含み、前記反転入力端子は少なくとも第１反転入力チャネルと第２反転入力チャネルを有するアンプと、
前記複数の読み出し信号が入力される第１ノードと、
前記第１反転入力チャネルに接続された第２ノードと、
前記第２反転入力チャネルに接続された第３ノードと、
前記アンプの出力端子に接続された第４ノードと、
第１出力スイッチを介して前記第４ノードと接続される第５ノードと、
第２出力スイッチを介して前記第４ノードと接続される第６ノードと、
前記第１ノードと前記第２ノードとの間に直列に接続された第１入力スイッチおよび第１サンプリングキャパシタと、
前記第１ノードと前記第３ノードとの間に直列に接続された第２入力スイッチおよび第２サンプリングキャパシタと、
前記第２ノードと前記第５ノードとの間に接続された第１帰還キャパシタと、
前記第３ノードと前記第６ノードとの間に接続された第２帰還キャパシタと、を含む
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。
【背景技術】
【０００２】
光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。
【０００３】
ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）方向へと読み出すような列並列出力型が主流である。
【０００４】
ところで、固体撮像装置（ＣＭＯＳイメージセンサ）の画素の構成としては、たとえば一つのフォトダイオード（光電変換素子）に対して、転送素子としての転送トランジスタ、リセット素子としてのリセットトランジスタ、ソースフォロワ素子としてのソースフォロワトランジスタ、および選択素子としての選択トランジスタをそれぞれ一つずつ有する４トランジスタ（４Ｔｒ）構成の画素を例示することができる。
【０００５】
転送トランジスタは、所定の転送期間に選択されて導通状態となり、フォトダイオードで光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
リセットトランジスタは、所定のリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線の電位にリセットする。
選択トランジスタは、読み出しスキャン時に選択されて導通状態となる。これにより、ソースフォロワトランジスタはフローティングディフュージョンＦＤの電荷を電荷量（電位）に応じた利得をもって電圧信号に変換した列出力の読み出し信号を垂直信号線に出力する。
【０００６】
たとえば、読み出しスキャン期間において、リセット期間にフローティングディフュージョンＦＤがたとえば電源線の電位（基準電位）にリセットされた後、ソースフォロワトランジスタによりフローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換されて、基準レベルの読み出しリセット信号（基準レベルの信号）Ｖｒｓｔとして垂直信号線に出力される。
続いて、所定の転送期間に、フォトダイオードで光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤに転送される。そして、ソースフォロワトランジスタによりフローティングディフュージョンＦＤの電荷が電荷量（電位）に応じた利得をもって電圧信号に変換されて、信号レベルの読み出し信号（信号レベルの信号）Ｖｓｉｇとして垂直信号線に出力される。
画素の出力信号は、カラム読み出し回路において差分信号（Ｖｓｉｇ−Ｖｒｓｔ）としてＣＤＳ（相関二重サンプリング）処理される。
【０００７】
このように、通常の画素読み出し信号（以下、画素信号という場合もある）ＰＳは、１つの基準レベルの読み出しリセット信号Ｖｒｓｔと１つの信号レベルの読み出し信号Ｖｓｉｇにより形成される。
【０００８】
ところで、特性向上のため、高ダイナミックレンジ（ＨＤＲ：High Dynamic Range）を持つ高画質の固体撮像装置（ＣＭＯＳイメージセンサ）を実現する方法が種々提案されている（たとえば特許文献１参照）。
【０００９】
固体撮像装置において、ダイナミックレンジを高める（拡大させる）方法としては、たとえば、イメージセンサの同一の画素から蓄積時間の異なる２種類の信号を読み出し、この２種類の信号を組み合わせて（合成して）、ダイナミックレンジを拡大させる方法や、高感度の画素で得た低照度領域の信号と、低感度の画素で得た高照度領域の信号を組み合わせて（合成して）ダイナミックレンジを拡大させる方法などが知られている。
【００１０】
たとえば特許文献１には、短い露光時間による高照度側に対応した撮像と長い露光時間による低照度に対応した撮像の異なる２回以上の露光時間に分割する高ダイナミックレンジ化技術が開示されている。
【００１１】
この高ダイナミックレンジ化技術を採用した場合の画素読み出し信号（画素信号）ＰＳＤは、複数Ｍ（たとえばＭ＝２）の基準レベルの読み出しリセット信号（基準レベルの信号）Ｖｒｓｔと複数Ｍ（Ｍ＝２）の信号レベルの読み出し信号（信号レベルの信号）Ｖｓｉｇにより形成される。
この場合の画素読み出し信号（画素信号）ＰＳＤは、いわゆる途切れのない読み出し信号として処理される（たとえば特許文献２参照）。
【００１２】
図１（Ａ）および（Ｂ）は、固体撮像装置（ＣＭＯＳイメージセンサ）の通常の画素読み出し信号（画素信号）と高ダイナミックレンジ化技術を採用した場合の途切れのない画素読み出し信号（途切れのない画素信号）の一例を示す図である。
図１（Ａ）が通常の画素読み出し信号（画素信号）ＰＳの一例を示し、図１（Ｂ）が途切れのない画素読み出し信号（途切れのない画素信号）ＰＳＤの一例を示している。
【００１３】
通常の画素信号ＰＳ［Ｎ］は、図１（Ａ）に示すように、１つの基準レベルの読み出しリセット信号（以下、単に基準レベルという場合もある）Ｖｒｓｔ［Ｎ］と、１つの信号レベルの読み出し信号（以下、単に信号レベルという場合もある）Ｖｓｉｇ［Ｎ］により形成される。
すなわち、１つの画素信号ＰＳ［Ｎ］内には１つの基準レベルＶｒｓｔ［Ｎ］と１つの信号レベルＶｓｉｇ［Ｎ］が含まれる。
この場合の出力データＯＤ［Ｎ］は、基準レベル（読み出しリセット信号）Ｖｒｓt［Ｎ］−信号レベル（読み出し信号）Ｖｓｉｇ［Ｎ］となる。
同様に、１つの画素信号ＰＳ［Ｎ＋１］内には１つの基準レベル（読み出しリセット信号）Ｖｒｓｔ［Ｎ＋１］と１つの信号レベル（読み出し信号）Ｖｓｉｇ［Ｎ＋１］が含まれる。
この場合の出力データＯＤ［Ｎ＋１］は、基準レベル（読み出しリセット信号）Ｖｒｓt［Ｎ＋１］−信号レベル（読み出し信号）Ｖｓｉｇ［Ｎ＋１］となる。
【００１４】
途切れのない画素信号ＰＳＤ［Ｎ］は、図１（Ｂ）に示すように、１つの画素信号ＰＳＤ［Ｎ］内にＭ個（本例ではＭ＝２）の基準レベル（読み出しリセット信号）Ｖｒｓｔ［Ｎ，１］、Ｖｒｓｔ［Ｎ，２］とＭ個の信号レベル（読み出し信号）Ｖｓｉｇ［Ｎ，１］、Ｖｓｉｇ［Ｎ，２］により形成される。
すなわち、１つの途切れのない画素信号ＰＳＤ［Ｎ］内にはＭ個の基準レベル（読み出しリセット信号）Ｖｒｓｔ［Ｎ，１］，Ｖｒｓｔ［Ｎ，２］とＭ個の信号レベル（読み出し信号）Ｖｓｉｇ［Ｎ，１］，Ｖｓｉｇ［Ｎ，２］が含まれる。
この場合の出力データＯＤ［Ｎ，１］は、基準レベル（読み出しリセット信号）Ｖｒｓt［Ｎ，１］−信号レベル（読み出し信号）Ｖｓｉｇ［Ｎ，１］となり、出力データＯＤ［Ｎ，２］は、基準レベル（読み出しリセット信号）Ｖｒｓt［Ｎ，２］−信号レベル（読み出し信号）Ｖｓｉｇ［Ｎ，２］となる。
同様に、１つの途切れのない画素信号ＰＳＤ［Ｎ＋１］内にはＭ個の基準レベル（読み出しリセット信号）Ｖｒｓｔ［Ｎ＋１，１］，Ｖｒｓｔ［Ｎ＋１，２］とＭ個の信号レベル（読み出し信号）Ｖｓｉｇ［Ｎ＋１，１］，Ｖｓｉｇ［Ｎ＋１，２］が含まれる。
この場合の出力データＯＤ［Ｎ＋１，１］は、基準レベル（読み出しリセット信号）Ｖｒｓt［Ｎ＋１，１］−信号レベル（読み出し信号）Ｖｓｉｇ［Ｎ＋１，１］となり、出力データＯＤ［Ｎ＋１，２］は、基準レベル（読み出しリセット信号）Ｖｒｓt［Ｎ＋１，２］−信号レベル（読み出し信号）Ｖｓｉｇ［Ｎ＋１，２］となる。
【００１５】
このように、途切れのない画素信号ＰＳＤは、１つの画素信号ＰＳＤ内にＭ個の基準レベル（読み出しリセット信号）ＶｒｓｔとＭ個の信号レベル（読み出し信号）Ｖｓｉｇが含まれており、その配列順は、１つの出力データＯＤ［Ｎ，Ｍ］を構成する基準レベル（読み出しリセット信号）Ｖｒｓｔ［Ｎ，Ｍ］が必ず先に入力されてから信号レベル（読み出し信号）Ｖｓｉｇ［Ｎ，Ｍ］が入力されることを制約とした上で複数存在する。
図１（Ｂ）は、Ｍ＝２かつ、その中で取りうる配列の１つを示したものである。
【００１６】
図２は、固体撮像装置において、ダイナミックレンジを高める（拡大させる）方法であって、合成する読み出し信号の数Ｍが２（Ｍ＝２）の場合の途切れのない画素信号の合成処理方法を説明するための図である。
【００１７】
途切れのない画素信号ＰＳＤは同一の光量に対してＭ個の信号が異なる増幅率Ｋを持ちうる。
図２は、Ｍ＝２、かつ、増幅率の比Ｋ(Ｍ＝１)/Ｋ（Ｍ＝２）＝４とした例である。
【００１８】
図１（Ｂ）に示す途切れのない画素信号ＰＳＤにより得られた出力データＯＤ［＊，１］とＯＤ［＊，２］は図２（Ａ）に示すような傾きの異なる特性の信号となる。
合成処理においては、出力データＯＤ［＊，２］をその比に合わせて増幅し、図２(Ｂ)に示すように、一つの合成された最終的な出力データＯＤＡを得る。
たとえば、出力データＯＤ［＊，１］は高変換利得（第２変換利得）モード読み出し（ＨＣＧ）で得られたデータであり、出力データＯＤ［＊，２］は低変換利得（第１変換利得）モード読み出し（ＬＣＧ）で得られたデータである。
【００１９】
その合成方法は、図２（Ｃ）に示す切り替えによる第１の方法、または、図２（Ｄ）に示す平均処理による第２の方法が採用されて、最終出力データＯＤＡとなる。
【００２０】
このため従来、第１の方法では誤差が顕著に境目（結合位置（点））［Ｘ］を強調し、それを緩和するための第２の方法での演算は必ず２つの出力データＯＤ［＊，１］とＯＤ［＊，２］を必要とし、さらに信号処理を複雑にする。
【００２１】
以下に、画素読み出し信号（画素信号）を処理する回路系において、個体バラツキ等を低減（削除）する構成について説明する。
ここでは、通常の画素信号について出力データを生成する構成に関連付けて説明する。
【００２２】
図３は、通常の画素読み出し信号（画素信号）の処理系における新たな基準レベルの設定機能を含む読み出し回路の一例を示す図である。
図３において、同一列の画素ＰＸＬ（Ｎ）、ＰＸＬ（Ｎ＋１）が共通の読み出し用の信号線ＬＳに接続されている。そして、信号線ＬＳと図示しないアナログデジタコンバータ（ＡＤＣ）の入力ノード［Ｙ］との間の入力段に、新たな基準レベルを設定するためのクランプ回路１が配置されている。
クランプ回路１は、増幅器ＡＭＰ１、容量Ｃ１、Ｃ２、およびスイッチＳＷ１を含んで構成されている。
【００２３】
たとえば、図１（Ａ）に示す通常の画素読み出し信号（画素信号）ＰＳの処理において、基準レベルＶｒｓｔ［Ｎ］と基準レベルＶｒｓｔ［Ｎ＋１］は画素ＰＸＬの個体バラツキ等で異なるレベルを持ちうる。
そこで、図３の例では、読み出し回路内部において、クランプ回路１による新たな基準レベル［Ｖ１］を用いて画素の個体バラツキを削除する。
【００２４】
図４は、クランプ回路１による新たな基準レベルＶｒｓｔ［Ｖ１］を適用する場合の通常の画素読み出し信号（画素信号）の一例を示す図である。
図４（Ａ）は図３のクランプ回路を容量ＣとスイッチＳＷ１に簡略化して示し、図４（Ｂ）は通常の画素読み出し信号（画素信号）の一例を示している。
【００２５】
図４に示すように、クランプ回路１においてクランプ信号ＣＬＰによりスイッチＳＷ１をオンさせることにより、新たな基準レベル［Ｖ１］を用いて、ノード［Ｙ］に現れる基準レベルＶｒｓｔを変更する。
このとき信号レベルＶｓｉｇ［Ｎ］は、新たな基準レベル［Ｖ１］を基準とした新たな信号レベルＶｓｉｇ［Ｎ’］となる。
この場合においても、基準レベル［Ｖ１］と信号レベルＶｓｉｇ［Ｎ’］の差は一定である。
【００２６】
図５は、途切れのない画素読み出し信号（途切れのない画素信号）ＰＳＤに対する個体バラツキを削除する構成を有する固体撮像装置の画素部の列出力の読み出し系を形成するＡＤＣの入力部に配置されるクランプ回路の構成例を示す図である。
図５は、クランプ回路の入力段を抽出した一例を示し、クランプ回路１Ａは、簡略化せず、増幅器ＡＭＰ１、容量Ｃ１、Ｃ２、およびスイッチＳＷ１を含んで構成されている例として示されている。
図６は、図５の回路の動作例を示す図である。
【００２７】
この読み出し系は、基本的にクランプ回路を２つ有している。
クランプ回路１Ａにおいては、増幅器ＡＭＰ１、容量Ｃ２、およびスイッチＳＷ１を共用してクランプ部１Ｂが形成され、経路選択用スイッチ２−２１，２−２２と容量Ｃ１−１，Ｃ１−２のみが設けられている。
これにより、回路面積の増大が抑止されている。
【００２８】
図５の回路では、クランプ回路１Ａのクランプ部１Ｂの入力側に、経路選択部２が配置されている。
経路選択部２は、画素ＰＸＬから読み出される合成すべき複数（本例では２）の読み出し信号の各々が個別に伝送される複数の信号経路２−１１［Ａ］，２−１２［Ｂ］を含み、経路選択信号に応じていずれか一つの信号経路２−１１，２−１２を伝送される読み出し信号をクランプ部１Ｂに供給する。
経路選択部２は、各信号経路２−１１［Ａ］，２−１２［Ｂ］に配置され、対応する経路選択信号ＷＡ，ＷＢに応じて信号経路２−１１，２−１２の接続状態と非接続状態を切り替える複数の経路選択スイッチ２−２１，２−２２を含む。
そして、信号経路２−１１に容量Ｃ１−１が配置され、信号経路２−１２に容量Ｃ１−２が配置されている。
【先行技術文献】
【特許文献】
【００２９】
【特許文献１】特許第３９８４８１４号
【特許文献２】特願２０１６−２８１３号
【発明の概要】
【発明が解決しようとする課題】
【００３０】
しかしながら、上記した図５の読み出し系は、主として以下に示すような不利益がある。
【００３１】
画素の出力信号に対するＣＤＳ処理は、画素のフローティングディフュージョンＦＤ上のｋＴＣノイズを除去することができる。
【００３２】
第２変換利得（高変換利得）モード読み出し（ＨＣＧ）の場合、１回のアンプリセットで、キャパシタにアンプのリセットノイズが保持され、基準レベル（読み出しリセット信号）Ｖｒｓtと信号レベル（読み出し信号）Ｖｓｉｇに対する２回のＡＤ変換処理とデジタル領域における減算処理が行われる。
第２変換利得（高変換利得）モード読み出し（ＨＣＧ）のＣＤＳ処理は、暗信号のリセットノイズキャンセルをもたらす。
【００３３】
第１変換利得（低変換利得）モード読み出し（ＬＣＧ）の場合、２回のアンプリセットが行われ、無相関アンプリセットノイズを含む基準レベル（読み出しリセット信号）Ｖｒｓtと信号レベル（読み出し信号）Ｖｓｉｇに対する２回のＡＤ変換処理が行われ、ＣＤＳ処理は行われない。
第１変換利得（高変換利得）モード読み出し（ＬＣＧ）においてＣＤＳ処理を行わないことは、明信号に対して√２回のリセットノイズをもたらす。
【００３４】
その結果、図７に示すように、低変換利得（第１変換利得）モード読み出し（ＬＣＧ）で得られた画素の出力データと、高変換利得（第２変換利得）モード読み出し（ＨＣＧ）で得られた画素の出力データとの接合点におけるノイズギャップがあり、グラデーションチャートのキャプチャ画像に表示され、いわゆるノイズ帯が視認される。
【００３５】
本発明は、低変換利得データと高変換利得データの接続点におけるノイズギャップを除去でき、消費電力の増大、回路面積の増大を抑止し可能で、しかも広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。
【課題を解決するための手段】
【００３６】
本発明の第１の観点は、各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を合成してダイナミックレンジを拡大可能な固体撮像装置であって、画素が配置された画素部と、前記画素部の列出力に対応して配置された列信号処理部を含む読み出し部と、を有し、前記列信号処理部は、前記画素から読み出される前記複数の読み出し信号を増幅可能な増幅部を含み、前記増幅部は、反転入力端子と非反転入力端子を含み、前記反転入力端子は少なくとも第１反転入力チャネルと第２反転入力チャネルを有するアンプと、前記複数の読み出し信号が入力される第１ノードと、前記第１反転入力チャネルに接続された第２ノードと、前記第２反転入力チャネルに接続された第３ノードと、前記アンプの出力端子に接続された第４ノードと、第１出力スイッチを介して前記第４ノードと接続される第５ノードと、第２出力スイッチを介して前記第４ノードと接続される第６ノードと、前記第１ノードと前記第２ノードとの間に直列に接続された第１入力スイッチおよび第１サンプリングキャパシタと、前記第１ノードと前記第３ノードとの間に直列に接続された第２入力スイッチおよび第２サンプリングキャパシタと、前記第２ノードと前記第５ノードとの間に接続された第１帰還キャパシタと、前記第３ノードと前記第６ノードとの間に接続された第２帰還キャパシタと、を含む。
【００３７】
本発明の第２の観点は、画素が配置された画素部と、前記画素部の列出力に対応して配置された列信号処理部を含む読み出し部と、を有し、前記画素は、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力するソースフォロワ素子と、リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、を含み、前記列信号処理部は、前記画素から読み出される前記複数の読み出し信号を増幅可能な増幅部を含み、前記増幅部は、反転入力端子と非反転入力端子を含み、前記反転入力端子は少なくとも第１反転入力チャネルと第２反転入力チャネルを有するアンプと、前記複数の読み出し信号が入力される第１ノードと、前記第１反転入力チャネルに接続された第２ノードと、前記第２反転入力チャネルに接続された第３ノードと、前記アンプの出力端子に接続された第４ノードと、第１出力スイッチを介して前記第４ノードと接続される第５ノードと、第２出力スイッチを介して前記第４ノードと接続される第６ノードと、前記第１ノードと前記第２ノードとの間に直列に接続された第１入力スイッチおよび第１サンプリングキャパシタと、前記第１ノードと前記第３ノードとの間に直列に接続された第２入力スイッチおよび第２サンプリングキャパシタと、前記第２ノードと前記第５ノードとの間に接続された第１帰還キャパシタと、前記第３ノードと前記第６ノードとの間に接続された第２帰還キャパシタと、を含み、前記第２サンプリングキャパシタの容量は前記第１サンプリングキャパシタの容量より大きく、各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を合成してダイナミックレンジを拡大可能な固体撮像装置の駆動方法であって、前記リセット期間に前記リセット素子を通じて前記フローティングディフュージョンをリセットし、少なくとも前記リセット期間後の第１読み出し期間に、前記第１入力スイッチおよび前記第１出力スイッチを所定期間導通状態に保持して第１変換利得モード読み出し（ＬＣＧ）による第１リセット信号の増幅読み出しを行い、前記第１リセット信号の読み出し後、前記第１入力スイッチおよび前記第１出力スイッチを非導通状態に切り替え、前記第２入力スイッチおよび前記第２出力スイッチを導通状態に切り替え、第２変換利得モード読み出し（ＨＣＧ）による第２リセット信号の増幅読み出しを行い、前記第１読み出し期間後の転送期間に、前記転送素子を通じて前記光電変換素子の蓄積電荷を前記フローティングディフュージョンに転送させ、前記転送期間後の第２読み出し期間に、前記第２入力スイッチおよび前記第２出力スイッチを導通状態に保持したまま、第２変換利得モード読み出し（ＨＣＧ）による第２読み出し信号の増幅読み出しを行い、第２読み出し信号の読み出し後、前記第２入力スイッチおよび前記第２出力スイッチを非導通状態に切り替えて、前記第１入力スイッチおよび前記第１出力スイッチを導通状態に切り替え、第１変換利得モード読み出し（ＬＣＧ）による第１読み出し信号の増幅読み出しを行う。
【００３８】
本発明の第３の観点の電子機器は、各々が基準レベルの信号と信号レベルの信号により形成される複数の読み出し信号を合成してダイナミックレンジを拡大可能な固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、画素が配置された画素部と、前記画素部の列出力に対応して配置された列信号処理部を含む読み出し部と、を有し、前記列信号処理部は、前記画素から読み出される前記複数の読み出し信号を増幅可能な増幅部を含み、前記増幅部は、反転入力端子と非反転入力端子を含み、前記反転入力端子は少なくとも第１反転入力チャネルと第２反転入力チャネルを有するアンプと、前記複数の読み出し信号が入力される第１ノードと、前記第１反転入力チャネルに接続された第２ノードと、前記第２反転入力チャネルに接続された第３ノードと、前記アンプの出力端子に接続された第４ノードと、第１出力スイッチを介して前記第４ノードと接続される第５ノードと、第２出力スイッチを介して前記第４ノードと接続される第６ノードと、前記第１ノードと前記第２ノードとの間に直列に接続された第１入力スイッチおよび第１サンプリングキャパシタと、前記第１ノードと前記第３ノードとの間に直列に接続された第２入力スイッチおよび第２サンプリングキャパシタと、前記第２ノードと前記第５ノードとの間に接続された第１帰還キャパシタと、前記第３ノードと前記第６ノードとの間に接続された第２帰還キャパシタと、を含む。
【発明の効果】
【００３９】
本発明によれば、低変換利得データと高変換利得データの接続点におけるノイズギャップを除去でき、消費電力の増大、回路面積の増大を抑止し可能で、しかも広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することができる。
【図面の簡単な説明】
【００４０】
【図１】固体撮像装置（ＣＭＯＳイメージセンサ）の通常の画素読み出し信号（画素信号）と高ダイナミックレンジ化技術を採用した場合の途切れのない画素読み出し信号（途切れのない画素信号）の一例を示す図である。
【図２】固体撮像装置において、ダイナミックレンジを高める（拡大させる）方法であって、合成する読み出し信号の数Ｍが２（Ｍ＝２）の場合の途切れのない画素信号の合成処理方法を説明するための図である。
【図３】通常の画素読み出し信号（画素信号）の処理系における新たな基準レベルの設定機能を含む読み出し回路の一例を示す図である。
【図４】クランプ回路による新たな基準レベルを適用する場合の通常の画素読み出し信号（画素信号）の一例を示す図である。
【図５】途切れのない画素読み出し信号（途切れのない画素信号）ＰＳＤに対する個体バラツキを削除する構成を有する固体撮像装置の画素部の列出力の読み出し系を形成するＡＤＣの入力部に配置されるクランプ回路の構成例を示す図である。
【図６】図５の回路の動作例を示す図である。
【図７】図５の回路の課題を説明するための図である。
【図８】本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
【図９】本第１の実施形態に係る画素の一例を示す回路図である。
【図１０】本発明の実施形態に係る固体撮像装置の画素部の列出力の読み出し系の構成例を説明するための図である。
【図１１】本実施形態における通常の画素読み出し動作時のシャッタースキャンおよび読み出しスキャンの動作タイミングを示す図である。
【図１２】本発明の第１の実施形態に係る増幅部の構成例を示す回路図である。
【図１３】本発明の第１の実施形態に係るアンプの構成例を示す回路図である。
【図１４】本実施形態に係る図１３のアンプの第１の変形例としてテレスコピック型アンプを示す図である。
【図１５】本実施形態に係る図１３のアンプの第２の変形例として２ステージ型アンプを示す図である。
【図１６】本実施形態に係る図１３のアンプの第３の変形例とし折り返しカスコード型アンプを示す図である。
【図１７】本第１の実施形態に係る固体撮像装置の画素信号の読み出し動作について説明するためのタイミングチャートである。
【図１８】本発明の第２の実施形態に係る増幅部の構成例を示す回路図である。
【図１９】本発明の第２の実施形態に係るアンプの構成例を示す回路図である。
【図２０】本発明の第３の実施形態に係る増幅部の構成例を示す回路図である。
【図２１】本第３の実施形態に係る固体撮像装置の画素信号の読み出し動作のタイミングチャートである。
【図２２】本発明の第４の実施形態に係る増幅部の構成例を示す回路図である。
【図２３】本第４の実施形態に係る固体撮像装置の画素信号の読み出し動作のタイミングチャートである。
【図２４】本発明の第５の実施形態に係る増幅部の構成例を示す回路図である。
【図２５】本発明の第６の実施形態に係る増幅部の構成例を示す回路図である。
【図２６】本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。
【発明を実施するための形態】
【００４１】
以下、本発明の実施形態を図面に関連付けて説明する。
【００４２】
（第１の実施形態）
図８は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。
【００４３】
この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。
【００４４】
本実施形態において、固体撮像装置１０は、後で詳述するように、画素部２０から読み出した複数（Ｍ個、たとえばＭ＝２））の読み出し信号（画素信号）を合成してダイナミックレンジを拡大可能に構成されている。
【００４５】
読み出し部８０は、ダイナミックレンジを高める（拡大させる）方法としては、たとえば、イメージセンサの同一の画素から蓄積時間の異なる複数Ｍ（たとえばＭ＝２）種類の信号を読み出し、このＭ種類の信号を組み合わせて（合成して）、ダイナミックレンジを拡大させる方法が適用される。
また、読み出し部７０は、高感度の画素で得た低照度領域の信号と、低感度の画素で得た高照度領域の信号を組み合わせて（合成して）ダイナミックレンジを拡大させる方法などが適用可能である。
【００４６】
本実施形態において、この高ダイナミックレンジ化技術を採用した場合の画素読み出し信号（画素信号）ＰＳＤは、複数Ｍ（Ｍ＝２，４、・・・）の基準レベルの読み出しリセット電圧（基準レベルの信号）Ｖｒｓｔと複数Ｍの信号レベルの読み出し信号電圧（信号レベルの信号）Ｖｓｉｇにより形成される。
この場合の画素読み出し信号（画素信号）ＰＳＤは、いわゆる途切れのない読み出し信号として処理される。
【００４７】
このように、本実施形態において、途切れのない画素信号ＰＳＤは、１つの画素信号ＰＳＤ内にＭ個の基準レベル（基準レベルの信号）ＶｒｓｔとＭ個の信号レベル（信号レベルの信号）Ｖｓｉｇが含まれている。
本実施形態において、途切れのない画素信号ＰＳＤの配列順は、たとえば１つの出力データＯＤ［Ｎ，Ｍ］を構成する基準レベル（読み出しリセット信号）Ｖｒｓｔ［Ｎ，Ｍ］が必ず先に入力されてから信号レベル（読み出し信号）Ｖｓｉｇ［Ｎ，Ｍ］が入力されることを制約とした上で複数存在する。
【００４８】
本第１の実施形態において、読み出し部７０は、画素部２０の列（カラム）出力に対応して配置された複数の列信号処理部を含み、各列信号処理部は、画素から読み出される途切れのない画素信号ＰＳＤの複数の読み出しリセット信号および読み出し信号を増幅する増幅部と、増幅部の出力をアナログ信号からデジタル信号にＡＤ（アナログデジタル）変換するＡＤＣ（アナログデジタルコンバータ）を含む。
本実施形態においては、低変換利得データと高変換利得データの接続点におけるノイズギャップを除去でき、消費電力の増大、回路面積の増大を抑止し可能で、しかも広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することができるように、増幅部を構成するアンプ（増幅器）の反転入力端子（−）が少なくとも第１反転入力チャネルと第２反転入力チャネルを２チャネルを有するように構成されている。詳細は後述する。
【００４９】
本第１の実施形態において、読み出し部７０は、一つの読み出し期間に、第１変換利得（たとえば低変換利得）で画素信号の読み出しを行う第１変換利得モード読み出し（ＬＣＧ）と、第２変換利得（高変換利得）で画素信号の読み出しを行う第２変換利得モード読み出し（ＨＣＧ）と、を行うことが可能に構成されている。
すなわち、本実施形態の固体撮像装置１０は、一度の蓄積期間（露光期間）に光電変換された電荷（電子）に対して、一つの読み出し期間に、画素内部にて、第１変換利得（たとえば低変換利得）モードと第の変換利得（高低変換利得）モードを切り替えて信号を出力し、明るい信号と暗い信号の両方を出力するダイナミックレンジが広い固体撮像素子として提供される。
【００５０】
本第１の実施形態の読み出し部７０は、基本的に、フォトダイオードおよびフローティングディフュージョンの電荷を排出するリセット期間に続く蓄積期間に第１変換利得モード読み出し（ＬＣＧ）と第２変換利得モード読み出し（ＨＣＧ）を行う。
また、本実施形態において、読み出し部７０は、リセット期間に続く読み出し期間後に行われる少なくとも一つの転送期間後の読み出し期間において、第１変換利得モード読み出し（ＬＣＧ）と第２変換利得モード読み出し（ＨＣＧ）のうちの少なくともいずれかを行う。本実施形態においては、転送期間後の読み出し期間において、第１変換利得モード読み出し（ＬＣＧ）と第２変換利得モード読み出し（ＨＣＧ）の両方を行う。
【００５１】
通常の画素読み出し動作においては、読み出し部７０による駆動により、シャッタースキャンが行われ、その後、読み出しスキャンが行われるが、第１変換利得モード読み出し（ＬＣＧ）および第２変換利得モード読み出し（ＨＣＧ）は、読み出しスキャン期間に行われる。
【００５２】
以下、固体撮像装置１０の各部の構成および機能の概要を説明した後、読み出し部７０のカラム処理系である列信号処理部における増幅部の構成、それに関連した読み出し処理等について詳述する。
【００５３】
（画素部２０および画素ＰＸＬの構成）
画素部２０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の画素がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
【００５４】
図９は、本実施形態に係る画素の一例を示す回路図である。
【００５５】
この画素ＰＸＬは、たとえば光電変換部（光電変換素子）であるフォトダイオード（ＰＤ）を有する。
このフォトダイオードＰＤに対して、電荷転送ゲート部（転送素子）としての転送トランジスタＴＧ−Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ−Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ−Ｔｒ、および選択素子としての選択トランジスタＳＥＬ−Ｔｒをそれぞれ一つずつ有する。
【００５６】
フォトダイオードＰＤは、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷がホールであったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオード間で、各トランジスタを共有している場合や、選択トランジスタを有していない３トランジスタ（３Ｔｒ）画素を採用している場合にも有効である。
【００５７】
各画素ＰＸＬにおいて、フォトダイオード（ＰＤ）としては、埋め込み型フォトダイオード（ＰＰＤ）が用いられる。
フォトダイオード（ＰＤ）を形成する基板表面にはダングリングボンドなどの欠陥による表面準位が存在するため、熱エネルギーによって多くの電荷（暗電流）が発生し、正しい信号が読み出せなくなってしまう。
埋め込み型フォトダイオード（ＰＰＤ）では、フォトダイオード（ＰＤ）の電荷蓄積部を基板内に埋め込むことで、暗電流の信号への混入を低減することが可能となる。
【００５８】
転送トランジスタＴＧ−Ｔｒは、フォトダイオードＰＤとフローティングディフュージョンＦＤ（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ；浮遊拡散層）の間に接続され、制御線を通じてゲートに印加される制御信号ＴＧにより制御される。
転送トランジスタＴＧ−Ｔｒは、制御信号ＴＧがハイ（Ｈ）レベルの転送期間に選択されて導通状態となり、フォトダイオードＰＤで光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤに転送する。
【００５９】
リセットトランジスタＲＳＴ−Ｔｒは、電源線ＶＲｓｔとフローティングディフュージョンＦＤの間に接続され、制御信号ＲＳＴを通じて制御される。
なお、リセットトランジスタＲＳＴ−Ｔｒは、電源線ＶＤＤとフローティングディフュージョンＦＤの間に接続され、制御信号ＲＳＴを通じて制御されるように構成してもよい。
リセットトランジスタＲＳＴ−Ｔｒは、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤを電源線ＶＲｓｔ（またはＶＤＤ）の電位にリセットする。
【００６０】
ソースフォロワトランジスタＳＦ−Ｔｒと選択トランジスタＳＥＬ−Ｔｒは、電源線ＶＤＤと垂直信号線ＬＳＧＮの間に直列に接続されている。
ソースフォロワトランジスタＳＦ−ＴｒのゲートにはフローティングディフュージョンＦＤが接続され、選択トランジスタＳＥＬ−Ｔｒは制御信号ＳＥＬを通じて制御される。
選択トランジスタＳＥＬ−Ｔｒは、制御信号ＳＥＬがＨレベルの期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ−ＴｒはフローティングディフュージョンＦＤの電荷を電荷量（電位）に応じた利得をもって電圧信号に変換した列出力の読み出し信号ＶＳＬを垂直信号線ＬＳＧＮに出力する。
これらの動作は、たとえば転送トランジスタＴＧ−Ｔｒ、リセットトランジスタＲＳＴ−Ｔｒ、および選択トランジスタＳＥＬ−Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。
【００６１】
画素部２０には、画素ＰＸＬがＮ行×Ｍ列配置されているので、各制御信号ＳＥＬ、ＲＳＴ、ＴＧの制御線はそれぞれＮ本、垂直信号線ＬＳＧＮはＭ本ある。
図１においては、各制御を１本の行走査制御線として表している。
【００６２】
垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッター行および読み出し行において行走査制御線を通して画素の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッター行の行アドレスの行選択信号を出力する。
【００６３】
上述したように、通常の画素読み出し動作においては、読み出し部７０の垂直走査回路３０による駆動により、シャッタースキャンが行われ、その後、読み出しスキャンが行われる。
【００６４】
図１０は、本実施形態における通常の画素読み出し動作時のシャッタースキャンおよび読み出しスキャンの動作タイミングを示す図である。
【００６５】
選択トランジスタＳＥＬ−Ｔｒのオン（導通）、オフ（非導通）を制御する制御信号ＳＥＬは、シャッタースキャン期間ＰＳＨＴにはＬレベルに設定されて選択トランジスタＳＥＬ−Ｔｒが非導通状態に保持され、読み出しスキャン期間ＰＲＤＯにはＨレベルに設定されて選択トランジスタＳＥＬ−Ｔｒが導通状態に保持される。
そして、シャッタースキャン期間ＰＳＨＴには、制御信号ＲＳＴがＨレベルの期間に所定期間制御信号ＴＧがＨレベルに設定されて、リセットトランジスタＲＳＴ−Ｔｒおよび転送トランジスタＴＧ−Ｔｒを通じてフォトダイオードＰＤおよびフローティングディフュージョンＦＤがリセットされる。
【００６６】
読み出しスキャン期間ＰＲＤＯには、制御信号ＲＳＴがＨレベルに設定されてリセットトランジスタＲＳＴ−Ｔｒを通じてフローティングディフュージョンＦＤがリセットされ、このリセット期間ＰＲ後の読み出し期間ＰＲＤ１にリセット状態の信号が読み出される。
図１０に示すように、第１変換利得モード読み出し（ＬＣＧ）による読み出しリセット信号（ＬＣＧＲＳＴ）および第２変換利得モード読み出し（ＨＣＧ）による読み出しリセット信号（ＨＣＧＲＳＴ）が読み出される。
読み出し期間ＰＲＤ１後に、所定期間、制御信号ＴＧがＨレベルに設定されて転送トランジスタＴＧ−Ｔｒを通じてフローティングディフュージョンＦＤにフォトダイオードＰＤの蓄積電荷が転送され、この転送期間ＰＴ後の読み出し期間ＰＲＤ２に蓄積された電子（電荷）に応じた信号が読み出される。
図１０に示すように、第２変換利得モード読み出し（ＨＣＧ）による読み出し信号（ＨＣＧＳＩＧ）および第１変換利得モード読み出し（ＬＣＧ）による読み出し信号（ＬＣＧＳＩＧ）が読み出される。
【００６７】
なお、本第１の実施形態の通常の画素読み出し動作において、蓄積期間（露光期間）ＥＸＰは、一例として図１０に示すように、シャッタースキャン期間ＰＳＨＴでフォトダイオードＰＤおよびフローティングディフュージョンＦＤをリセットして制御信号ＴＧをＬレベルに切り替えてから、読み出しスキャン期間ＰＲＤＯの転送期間ＰＴを終了するために制御信号ＴＧをＬレベルに切り替えるまでの期間である。
【００６８】
読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列信号処理部（図示せず）を含み、複数の列信号処理部で列並列処理が可能に構成されてもよい。
【００６９】
読み出し回路４０は、たとえば図１１に示すように、アンプ（ＡＭＰ，増幅器）を含む増幅部４１およびＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）４２を含んで構成される。
すなわち、カラム読み出し回路４０は、後で詳述するように、画素から読み出される途切れのない画素信号ＰＳＤの複数の読み出しリセット信号および読み出し信号を増幅する増幅部４１と、増幅部４１の出力をアナログ信号からデジタル信号にＡＤ（アナログデジタル）変換するＡＤＣ４２を含む。
【００７０】
水平走査回路５０は、読み出し回路４０の増幅部、ＡＤＣ等の複数の列信号処理部で処理された信号を走査して水平方向に転送し、図示しない信号処理回路に出力する。
【００７１】
タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。
【００７２】
以上、固体撮像装置１０の各部の構成および機能の概要について説明した。
次に、本第１の実施形態に係る読み出し部７０のカラム処理系である列信号処理部における増幅部の構成、それに関連した読み出し処理等について詳述する。
【００７３】
図１２は、本発明の第１の実施形態に係る増幅部の構成例を示す回路図である。
【００７４】
画素から読み出される複数の画素信号を増幅可能な増幅部４１は、図１２に示すように、アンプ（増幅器）４１１、入力ノードとしての第１ノードＮＤ１，第２ノーＮＤ２、第３ノードＮＤ３、第４ノードＮＤ４、第５ノードＮＤ５、第６ノードＮＤ６、第１入力スイッチＳＷＩ４１，第１サンプリングキャパシタＣＳ４１、第２入力スイッチＳＷＩ４２、第２サンプリングキャパシタＣＳ４２、第１帰還キャパシタＳＦ４１、第１オートゼロスイッチＳＷＡＺ４１、第２帰還キャパシタＣＦ４２、第２オートゼロスイッチＳＷＡＺ４２、第１出力スイッチＳＷＯ４１、および第２出力スイッチＳＷＯ４２を含んで構成されている。
【００７５】
アンプ４１１は、反転入力端子（−）４１１Ｎと非反転入力端子（＋）４１１Ｐを含み、反転入力端子（−）４１１Ｎは第１反転入力チャネルＣＨＮ１と第２反転入力チャネルＣＨＮ２を有する。
第１反転入力チャネルＣＨＮ１は第２ノードＮＤ２に接続され、第２反転入力チャネルＣＨＮ２は第３ノードＮＤ３に接続されている。
また、本第１の実施形態において、非反転入力端子（＋）４１１Ｐは第１非反転入力チャネルＣＨＰ１と第２非反転入力チャネルＣＨＰ２を有する。
第１非反転入力チャネルＣＨＰ１および第２非反転入力チャネルＣＨＰ２は基準電位に共通に接続されている。
【００７６】
第１ノードＮＤ１は垂直信号線ＬＳＧＮが接続され、画素から読み出される複数の画素信号が入力される。
第４ノードＮＤ４はアンプ４１１の出力端子に接続され、この出力端子はＡＤＣ４２の入力端子に接続される。
第５ノードＮＤ５は第１出力スイッチＳＷＯ４１を介して第４ノードＮＤ４と接続される。第１出力スイッチＳＷＯ４１は制御信号ｏｅｎ ｌがハイレベルのときに導通状態に保持される。
第６ノードＮＤ６は第２出力スイッチＳＷＯ４２を介して第４ノードＮＤ４と接続される。第２出力スイッチＳＷＯ４２は制御信号ｏｅｎ ｈがハイレベルのときに導通状態に保持される。
【００７７】
第１入力スイッチＳＷＩ４１および第１サンプリングキャパシタＣＳ４１が第１ノードＮＤ４１と第２ノードＮＤ４２との間に直列に接続されている。
第１入力スイッチＳＷＩ４１は、端子ａが第１サンプリングキャパシタＣＳ４１に接続され、端子ｂが第１ノードＮＤ１に接続され、端子ｃが基準電位ＶＳＳに接続されている
第１入力スイッチＳＷ４１は、たとえば制御信号ｃｉｐ ｌがハイレベルのときは端子ａを端子ｂに接続し、ローレベルとときは端子ａを端子ｃに接続する。
【００７８】
第２入力スイッチＳＷＩ４２および第２サンプリングキャパシタＣＳ４２が第１ノードＮＤ４１と第３ノードＮＤ４３との間に直列に接続されている。
第２入力スイッチＳＷＩ４２は、端子ａが第２サンプリングキャパシタＣＳ４２に接続され、端子ｂが第１ノードＮＤ１に接続され、端子ｃが基準電位ＶＳＳに接続されている。
第２入力スイッチＳＷＩ４２は、たとえば制御信号ｃｉｐ ｌがハイレベルのときは端子ａを端子ｂに接続し、ローレベルとときは端子ａを端子ｃに接続する。
【００７９】
第１帰還キャパシタＣＦ４１は第２ノードＮＤ２と第５ノードＮＤ５との間に接続されている。
第１オートゼロスイッチＳＷＡＺ４１は第２ノードＮＤ２と第５ノードＮＤ５との間に第１帰還キャパシタＣＦ４１と並列となるように接続されている。
第１帰還キャパシタＣＦ４２は第３ノードＮＤ３と第６ノードＮＤ６との間に接続されている。
第２オートゼロスイッチＳＷＡＺ４２は第３ノードＮＤ３と第６ノードＮＤ６との間に第２帰還キャパシタＣＦ４２と並列となるように接続されている。
【００８０】
本第１の実施形態において、第２サンプリングキャパシタＣＳ４２の容量は第１サンプリングキャパシタＣＳ４１の容量より大きい。
本第１の実施形態において、たとえば第２サンプリングキャパシタＣＳ４２の容量は８Ｃに設定され、第１サンプリングキャパシタＣＳ４１の容量はＣに設定されている。すなわち、第２サンプリングキャパシタＣＳ４２の容量は第１サンプリングキャパシタＣＳ４１の容量の８倍に設定されている。
また、本第１の実施形態において、第１帰還キャパシタＣＦ４１の容量および第２帰還キャパシタＣＦ４２の容量はＣに設定されている。
【００８１】
したがって、増幅部４１において、第１ノードＮＤ１に入力され、第１入力スイッチＳＷＩ４１および第１サンプリングキャパシタＣＳ４１を転送され、第２ノードＮＤ２を介してアンプ４１１に入力される画素信号は、第１変換利得モード読み出し（ＬＣＧ）により増幅読み出しが行われる。
一方、第１ノードＮＤ１に入力され、第２入力スイッチＳＷＩ４２および第２サンプリングキャパシタＣＳ４２を転送され、第３ノードＮＤ３を介してアンプ４１１に入力される画素信号は、第２変換利得モード読み出し（ＨＣＧ）により増幅読み出しが行われる。
【００８２】
ここで、アンプ４１１の構成例について説明する。
図１３は、本発明の第１の実施形態に係るアンプの構成例を示す回路図である。
【００８３】
アンプ４１１は、図１３に示すように、第１ドレインノードＮＤＤＲ１、第４ノードＮＤ４に接続される第２ドレインノードＮＤＤＲ２、ソースが電源ＶＤＤに接続され、ゲートとドレインが接続され、この接続部が第１ドレインノードＮＤＤＲ１に接続された第１ＰＭＯＳトランジスタＰＴ１、およびソースが電源に接続され、ゲートが第１ＰＭＯＳトランジスタＰＴ１のゲートおよびドレインに接続され、ドレインが第２ドレインノードＮＤＤＲ１に接続された第２ＰＭＯＳトランジスタＰＴ２を有する。
アンプ４１１は、基準電位ＶＳＳに接続された電流源Ｉ４１１、第１ドレインノードＮＤＤＲ１と電流源Ｉ４１１との間に接続された第１非反転入力チャネルＣＨＰ１および第２非反転入力チャネルＣＨＰ２を含む２チャネルの非反転入力端子４１１Ｐと、並びに、第２ドレインノードＮＤＤＲ２と電流源Ｉ４１１との間に接続された第１反転入力チャネルＣＨＮ１および第２反転入力チャネルＣＨＮ２を含む２チャネルの反転入力端子４１１Ｎを有する。
【００８４】
第１非反転入力チャネルＣＨＰ１は、第１ドレインノードＮＤＤＲ１と電流源Ｉ４１１１との間に直列に接続された第１ＮＭＯＳトランジスタＮＴ１および第１ドレインスイッチＳＷＤＲ１を含む。
第２非反転入力チャネルＣＨＰ２は、第１ドレインノードＮＤＤＲ１と電流源Ｉ４１１との間に直列に接続された第２ＮＭＯＳトランジスタＮＴ２および第２ドレインスイッチＳＷＤＲ２を含む。
第１反転入力チャネルＣＨＮ１は、第２ドレインノードＮＤＤＲ２と電流源Ｉ４１１との間に直列に接続された第３ＮＭＯＳトランジスタＮＴ３および第３ドレインスイッチＳＷＤＲ３を含む。
第２反転入力チャネルＣＨＮ２は、第２ドレインノードＮＤＤＲ２と電流源Ｉ４１１との間に直列に接続された第４ＮＭＯＳトランジスタＮＴ４および第４ドレインスイッチＳＷＤＲ４を含む。
【００８５】
第１ドレインスイッチＳＷＤＲ１および第３ドレインスイッチＳＷＤＲ３は、第１入力スイッチＳＷＩ４１および第１出力スイッチＳＷＯ４１と同相で導通状態、非導通状態が制御される。
第１ドレインスイッチＳＷＤＲ１および第３ドレインスイッチＳＷＤＲ３は制御信号ｉｅｎ ｌにより導通状態、非導通状態が制御される。
第２ドレインスイッチＳＷＤＲ２および第４ドレインスイッチＳＷＤＲ４は、第２入力スイッチＳＷＩ４２および第２出力スイッチＳＷＯ４２と同相で導通状態、非導通状態が制御される。
第２ドレインスイッチＳＷＤＲ２および第４ドレインスイッチＳＷＤＲ４は制御信号ｉｅｎ ｈにより導通状態、非導通状態が制御される。
【００８６】
第１ＮＭＯＳトランジスタＮＴ１および第２ＮＭＯＳトランジスタＮＴ２のゲートは基準電位ＶＳＳに接続され、第３ＮＭＯＳトランジスタＮＴ３のゲート第２ノードＮＤ２に接続され、第４ＮＭＯＳトランジスタＮＴ４のゲートは第３ノードＮＤ３に接続されている。
【００８７】
以上の構成を有するアンプ４１１においては、２チャネルの非反転入力端子４１１Ｐと２チャネルの反転入力端子４１１Ｎは、電源、負荷としてのＰＭＯＳトランジスタＰＴ１，ＰＴ２、並びに電流源Ｉ４１１が共通であることから、通常の差動アンプにメモリ効果を回避するためのドレインスイッチとＮＭＯＳスイッチを追加するだけで構成することが可能であり、ひいては回路面積の増大を抑止し可能である。
【００８８】
ここで、図１３のアンプの変形例について説明する。
【００８９】
図１４は、本実施形態に係る図１３のアンプの第１の変形例としてテレスコピック型アンプを示す図である。
【００９０】
図１４の第１の変形例としてのアンプ４１１Ａは、テレスコピック型アンプとして構成されている。
アンプ４１１Ａにおいては、ＰＭＯＳトランジスタＰＴ１のドレインと第１ドレインノードＮＤＤＲ１との間にＰＭＯＳトランジスタＰＴ３が接続され、ＰＭＯＳトランジスタＰＴ２のドレインと第２ドレインノードＮＤＤＲ２との間にＰＭＯＳトランジスタＰＴ４が接続されている。
そして、ＰＭＯＳトランジスタＰＴ３のゲートとＰＭＯＳトランジスタＰＴ４のゲートがバイアス電位ｂｉａｓ２に接続されている。
また、第１ドレインノードＮＤＤＲ１と非反転入力端子４１１Ｐの低インピーダンス側ノードとの間にＮＭＯＳトランジスタＮＴ５が接続され、第２ドレインノードＮＤＤＲ２と反転入力端子４１１Ｎの低インピーダンス側ノードとの間にＮＭＯＳトランジスタＮＴ６が接続されている。
そして、ＮＭＯＳトランジスタＮＴ５およびＮＭＯＳトランジスタＮＴ６のゲートがバイアス電位ｂｉａs１に接続されている。
【００９１】
図１５は、本実施形態に係る図１３のアンプの第２の変形例として２ステージ型アンプを示す図である。
【００９２】
図１５の第２の変形例としてのアンプ４１１Ｂは、２ステージ型アンプとして構成されている。
図１３のアンプ４１１が初段である第１ステージに配置され、ＰＭＯＳトランジスタＰＴ５、キャパシタＣ４１１、および電流源Ｉ４１２を有する出力アンプ４１１Ｃが２ステージ目に配置されている。
【００９３】
図１６は、本実施形態に係る図１３のアンプの第３の変形例とし折り返しカスコード型アンプを示す図である。
【００９４】
図１６の第３の変形例としてのアンプ４１１Ｄは、折り返しカスコード型アンプとして構成されている。
このアンプ４１１Ｄは、基本的に、図１４のテレスコピック型の接続形式を変更して折り返しカスコード型としたアンプである。詳細は省略する。
【００９５】
（固体撮像装置１０の読み出し動作）
以上、固体撮像装置１０の各部の特徴的な構成および機能について説明した。
次に、本第１の実施形態に係る固体撮像装置１０の画素信号の読み出し動作について説明する。
【００９６】
図１７は、本第１の実施形態に係る固体撮像装置１０の画素信号の読み出し動作について説明するためのタイミングチャートである。
【００９７】
読み出し動作は読み出し部７０の制御の下、以下のように行われる。
選択トランジスタＳＥＬ−Ｔｒのオン（導通）、オフ（非導通）を制御する制御信号ＳＥＬは、読み出しスキャン期間ＰＲＤＯにはＨレベルに設定されて選択トランジスタＳＥＬ−Ｔｒが導通状態に保持される。
【００９８】
このとき、制御信号ｃｉｐ l、ｉｅｎ ｌ、ｏｐｅ ｌはハイレベルに設定されている。
これにより、増幅部４１の第１入力スイッチＳＷＩ４１，第１出力スイッチＳＷＯ４１、アンプ４１の第１ドレインスイッチＳＷＤＲ１、第３ドレインスイッチＳＷＤＲ３が導通状態に保持されている。
一方、制御信号ｃｉｐ ｈ、ｉｅｎ ｈ、ｏｐｅ ｈはローレベルに設定されている。
これにより、増幅部４１の第２入力スイッチＳＷＩ４２，第２出力スイッチＳＷＯ４２、アンプ４１の第２ドレインスイッチＳＷＤＲ２、第４ドレインスイッチＳＷＤＲ４が非導通状態に保持されている。
【００９９】
読み出しスキャン期間ＰＲＤＯには、制御信号ＲＳＴがＨレベルに設定されてリセットトランジスタＲＳＴ−Ｔｒを通じてフローティングディフュージョンＦＤがリセットされる。
このリセット期間ＰＲと並行して、制御信号ａｚ ｌが所定期間ハイレベルに設定されて、増幅部４１の第１オートゼロスイッチＳＷＡＺ４１が所定期間導通状態に保持されてアンプ４１１が初期化される。
そしてこのリセット期間ＰＲ後の第１読み出し期間ＰＲＤ１にリセット状態の信号が読み出される。
【０１００】
すなわち、リセット期間ＰＲ後の第１読み出し期間ＰＲＤ１に、増幅部４１の第１入力スイッチＳＷＩ４１，第１出力スイッチＳＷＯ４１、アンプ４１の第１ドレインスイッチＳＷＤＲ１、第３ドレインスイッチＳＷＲ３が所定期間導通状態に保持されて、第１変換利得モード読み出し（ＬＣＧ）による第１リセット信号（ＬＣＧＲＳＴ）の増幅読み出しが行われる。ここで、第１リセット信号ＬＣＧＲＳＴは、制御信号ａｚ ｌをローレベルにして第１オートゼロスイッチＳＷＡＺ４１をオフした際に生じるリセットノイズを含む。
【０１０１】
第１リセット信号（ＬＣＧＲＳＴ）の増幅読み出し後、制御信号ｃｉｐ l、ｉｅｎ ｌ、ｏｐｅ ｌがローレベルに切り替えられる。
これにより、増幅部４１の第１入力スイッチＳＷＩ４１，第１出力スイッチＳＷＯ４１、アンプ４１の第１ドレインスイッチＳＷＤＲ１、第３ドレインスイッチＳＷＤＲ３が非導通状態に切り替えられる。
一方、制御信号ｃｉｐ ｈ、ｉｅｎ ｈ、ｏｐｅ ｈがハイレベルに切り替えられる。
これにより、増幅部４１の第２入力スイッチＳＷＩ４２，第２出力スイッチＳＷＯ４２、アンプ４１の第２ドレインスイッチＳＷＤＲ２、第４ドレインスイッチＳＷＤＲ４が導通状態に切り替えられる。
【０１０２】
これと並行して、制御信号ａｚ ｈが所定期間ハイレベルに設定されて、増幅部４１の第２オートゼロスイッチＳＷＡＺ４２が所定期間導通状態に保持されてアンプ４１１が初期化される。
そして，第２オートゼロスイッチＳＷＡＺ４２による初期化後、増幅部４１の第２入力スイッチＳＷＩ４２，第２出力スイッチＳＷＯ４２、アンプ４１の第２ドレインスイッチＳＷＤＲ２、第４ドレインスイッチＳＷＤＲ４が所定期間導通状態に保持されて、第２変換利得モード読み出し（ＨＣＧ）による第２リセット信号（ＨＣＧＲＳＴ）の増幅読み出しが行われる。ここで、第２リセット信号HＣＧＲＳＴは、制御信号ａｚ ｈをローレベルにして第２オートゼロスイッチＳＷＡＺ４２をオフした際に生じるリセットノイズを含む。
【０１０３】
読み出し期間ＰＲＤ１後に、所定期間、制御信号ＴＧがＨレベルに設定されて転送トランジスタＴＧ−Ｔｒを通じてフローティングディフュージョンＦＤにフォトダイオードＰＤの蓄積電荷が転送され、この転送期間ＰＴ後の読み出し期間ＰＲＤ２に蓄積された電子（電荷）に応じた信号が読み出される。
【０１０４】
すなわち、転送期間ＰＴ後の第２読み出し期間ＰＲＤ２に、増幅部４１の第２入力スイッチＳＷＩ４２，第２出力スイッチＳＷＯ４２、アンプ４１の第２ドレインスイッチＳＷＤＲ２、第４ドレインスイッチＳＷＤＲ４が導通状態に保持されたままで、第２変換利得モード読み出し（ＨＣＧ）による第２読み出し信号（ＨＣＧＳＩＧ）の増幅読み出しが行われる。ここで、第２読み出し信号HＣＧＳＩＧは、ノードＮＤ３に電荷保存されている、制御信号ａｚ ｈをローレベルにして第２オートゼロスイッチＳＷＡＺ４２をオフした際に生じるリセットノイズを含む。後段回路にて、第２読み出し信号ＨＣＧＳＩＧと第２リセット信号HＣＧＲＳＴの差分をとることで、ＣＤＳにより、制御信号ａｚ ｈをローレベルにして第２オートゼロスイッチＳＷＡＺ４２をオフした際に生じるリセットノイズを除去することができる。
【０１０５】
第２読み出し信号（ＨＣＧＳＩＧ）の増幅読み出し後、制御信号ｃｉｐ l、ｉｅｎ ｌ、ｏｐｅ ｌがハイレベルに切り替えられる。
これにより、増幅部４１の第１入力スイッチＳＷＩ４１，第１出力スイッチＳＷＯ４１、アンプ４１の第１ドレインスイッチＳＷＤＲ１、第３ドレインスイッチＳＷＤＲ３が導通状態に切り替えられる。
一方、制御信号ｃｉｐ ｈ、ｉｅｎ ｈ、ｏｐｅ ｈがローレベルに切り替えられる。
これにより、増幅部４１の第２入力スイッチＳＷＩ４２，第２出力スイッチＳＷＯ４２、アンプ４１の第２ドレインスイッチＳＷＤＲ２、第４ドレインスイッチＳＷＤＲ４が非導通状態に切り替えられる。
【０１０６】
そして，増幅部４１の第２入力スイッチＳＷＩ４２，第２出力スイッチＳＷＯ４２、アンプ４１の第２ドレインスイッチＳＷＤＲ２、第４ドレインスイッチＳＷＤＲ４を非導通状態に切り替えてから、第１変換利得モード読み出し（ＬＣＧ）による第１読み出し信号（ＬＣＧＳＩＧ）の増幅読み出しが行われる。ここで、第１読み出し信号ＬＣＧＳＩＧは、ノードＮＤ２に電荷保存されている、制御信号ａｚ ｌをローレベルにして第１オートゼロスイッチＳＷＡＺ４１をオフした際に生じるリセットノイズを含む。後段回路にて、第１読み出し信号ＬＣＧＳＩＧと第１リセット信号ＬＣＧＲＳＴの差分をとることで、ＣＤＳにより、制御信号ａｚ ｌをローレベルにして第１オートゼロスイッチＳＷＡＺ４１をオフした際に生じるリセットノイズを除去することができる。
【０１０７】
以上説明したように、本第１の実施形態によれば、画素から読み出される複数の画素信号を増幅可能な増幅部４１は、アンプ（増幅器）４１１、入力ノードとしての第１ノードＮＤ１，第２ノーＮＤ２、第３ノードＮＤ３、第４ノードＮＤ４、第５ノードＮＤ５、第６ノードＮＤ６、第１入力スイッチＳＷＩ４１，第１サンプリングキャパシタＣＳ４１、第２入力スイッチＳＷＩ４２、第２サンプリングキャパシタＣＳ４２、第１帰還キャパシタＳＦ４１、第１オートゼロスイッチＳＷＡＺ４１、第２帰還キャパシタＣＦ４２、第２オートゼロスイッチＳＷＡＺ４２、第１出力スイッチＳＷＯ４１、および第２出力スイッチＳＷＯ４２を含んで構成されている。
アンプ４１１は、反転入力端子（−）４１１Ｎと非反転入力端子（＋）４１１Ｐを含み、反転入力端子（−）４１１Ｐは第１反転入力チャネルＣＨＮ１と第２反転入力チャネルＣＨＮ２を有する。
第１反転入力チャネルＣＨＮ１は第２ノードＮＤ２に接続され、第２反転入力チャネルＣＨＮ２は第３ノードＮＤ３に接続されている。
また、本第１の実施形態において、非反転入力端子（＋）４１１Ｐは第１非反転入力チャネルＣＨＰ１と第２非反転入力チャネルＣＨＰ２を有する。
第１非反転入力チャネルＣＨＰ１および第２非反転入力チャネルＣＨＰ２は基準電位に共通に接続されている。
そして、本第１の実施形態において、たとえば第２サンプリングキャパシタＣＳ４２の容量は８Ｃに設定され、第１サンプリングキャパシタＣＳ４１の容量はＣに設定されている。すなわち、第２サンプリングキャパシタＣＳ４２の容量は第１サンプリングキャパシタＣＳ４１の容量の８倍に設定されている。
【０１０８】
したがって、本第１の実施形態によれば、低変換利得データと高変換利得データの接続点におけるノイズギャップを除去でき、消費電力の増大、回路面積の増大を抑止し可能で、しかも広ダイナミックレンジ化を実現でき、ひいては高画質化を実現することができる。
【０１０９】
（第２の実施形態）
図１８は、本発明の第２の実施形態に係る増幅部の構成例を示す回路図である。
図１９は、本発明の第２の実施形態に係るアンプの構成例を示す回路図である。
【０１１０】
本第２の実施形態の増幅部４１Ａが第１の実施形態の増幅部４１が異なる点は、次の通りである。
第２の実施形態の増幅部４１において、アンプ４１１Ａの非反転入力端子（＋）４１１Ｐが２チャネルではなく１チャネルに構成されている。
そのため、アンプ４１１Ａにおいては、図１３のドレインスイッチＳＷＤＲ１、ＳＷＤＲ２、およびＮＭＯＳトランジスタＮＴ２が不要で削除されている。
【０１１１】
本第２の実施形態によれば、上述した第１の実施形態と同様の効果を得ることができることはもとより、消費電力の増大、回路面積の増大をさらに大きく抑止し可能である。
【０１１２】
（第３の実施形態）
図２０は、本発明の第３の実施形態に係る増幅部の構成例を示す回路図である。
図２１は、本第３の実施形態に係る固体撮像装置の画素信号の読み出し動作のタイミングチャートである。
【０１１３】
本第３の実施形態の増幅部４１Ｂが第１の実施形態の増幅部４１が異なる点は、次の通りである。
本第３の実施形態の増幅部４１Ｂでは、アンプ４１１の非反転入力端子（＋）４１１Ｐの２つの各チャネルに画素グランドノイズキャンセル回路４１２，４１３が接続されている。
【０１１４】
画素グランドノイズキャンセル回路４１２は、非反転入力端子（＋）４１１Ｐの第１チャネルＣＨＰ１に接続されるチャネルノードＮＤＣ１、信号の入力ラインとチャネルノードＮＤＣ１との間に接続されたキャンセル回路用サンプリングキャパシタＣＣＳ４３、チャネルノードＮＤＣ１と基準電位ＶＳＳとの間に接続されたキャンセル回路用キャパシタＣＣＦ４３、およびチャネルノードＮＤＣ１と参照電位Ｖｒｅｆとを制御信号vref sh lに応じて選択的に接続するスイッチＳＷＶ１を含む。
同様に、画素グランドノイズキャンセル回路４１３は、非反転入力端子（＋）４１１Ｐの第２チャネルＣＨＰ２に接続されるチャネルノードＮＤＣ２、信号の入力ラインとチャネルノードＮＤＣ２との間に接続されたキャンセル回路用サンプリングキャパシタＣＣＳ４４、チャネルノードＮＤＣ２と基準電位ＶＳＳとの間に接続されたキャンセル回路用キャパシタＣＣＦ４４、およびチャネルノードＮＤＣ２と参照電位Ｖｒｅｆとを制御信号vref sh hに応じて選択的に接続するスイッチＳＷＶ２を含む。
【０１１５】
画素グランドノイズキャンセル回路４１２のキャンセル回路用サンプリングキャパシタＣＣＳ４３の容量Ｃと第１サンプリングキャパシタＣＳ４１の容量が等しい。
画素グランドノイズキャンセル回路４１３のキャンセル回路用サンプリングキャパシタＣＣＳ４４の容量８Ｃと第２サンプリングキャパシタＣＳ４２の容量８Ｃが等しい。
【０１１６】
本第３の実施形態においては、第１変換利得モード読み出し（ＬＣＧ）のときは、図２１に示すように、制御信号Ｖｒｅｆ ｓｈがハイレベルで、スイッチＳＷＶ１、ＳＷＶ２が導通状態としグランドバウンスキャンセル（ＧＢＣ）機能をディセイブルにして増幅読み出しが行われる。
一方、第２変換利得モード読み出し（ＨＣＧ）のときは、図２１に示すように、制御信号Ｖｒｅｆ ｓｈがローレベルで、スイッチＳＷＶ１、ＳＷＶ２が非導通状態としグランドバウンスキャンセル（ＧＢＣ）機能をイネーブルにして増幅読み出しが行われる。
【０１１７】
本第３の実施形態によれば、上述した第１の実施形態の効果を得られることはもとより、画素グランドノイズキャンセル回路４１２、４１３に入力される信号が、増幅部４１のアンプ４１２の非反転入力端子（＋）４１１Ｐ側に、サンプリングキャパシタＣＳ４３、ＣＳ４４を介して供給されることから、たとえばカラム（列）ごとのグランド（ＧＮＤ）浮をキャンセルすることができ、ひいては、シェーディングなどのノイズを低減することができる。いわゆるグランドバウンスキャンセル（ＧＢＣ）が可能である。
【０１１８】
（第４の実施形態）
図２２は、本発明の第４の実施形態に係る増幅部の構成例を示す回路図である。
図２３は、本第４の実施形態に係る固体撮像装置の画素信号の読み出し動作のタイミングチャートである。
【０１１９】
本第４の実施形態の増幅部４１Ｃが第２の実施形態の増幅部４１Ａが異なる点は、次の通りである。
本第４の実施形態の増幅部４１Ｃでは、アンプ４１１の非反転入力端子（＋）４１１Ｐの１チャネルＣＨＰ１に画素グランドノイズキャンセル回路４１３Ｃが接続されている。
【０１２０】
画素グランドノイズキャンセル回路４１３Ｃは、非反転入力端子（＋）４１１ＰのチャネルＣＨＰ１に接続されるチャネルノードＮＤＣ２、信号の入力ラインとチャネルノードＮＤＣ２との間に接続されたキャンセル回路用サンプリングキャパシタＣＣＳ４４、チャネルノードＮＤＣ２と基準電位ＶＳＳとの間に接続されたキャンセル回路用キャパシタＣＣＦ４４、およびチャネルノードＮＤＣ２と参照電位Ｖｒｅｆとを選択的に接続するスイッチＳＷＶ２を含む。
【０１２１】
画素グランドノイズキャンセル回路４１３Ｃのキャンセル回路用サンプリングキャパシタＣＳ４４の容量８Ｃと第２サンプリングキャパシタＣＳ４２の容量８Ｃが等しい。
【０１２２】
本第４の実施形態においては、第１変換利得モード読み出し（ＬＣＧ）のときは、図２３に示すように、制御信号Ｖｒｅｆ ｓｈがハイレベルで、スイッチＳＷＶ２が導通状態としグランドバウンスキャンセル（ＧＢＣ）機能をディセイブルにして増幅読み出しが行われる。
一方、第２変換利得モード読み出し（ＨＣＧ）のときは、図２３に示すように、制御信号Ｖｒｅｆ ｓｈがローレベルで、スイッチＳＷＶ２が非導通状態としグランドバウンスキャンセル（ＧＢＣ）機能をイネーブルにして増幅読み出しが行われる。
【０１２３】
本第４の実施形態によれば、上述した第１および第２の実施形態の効果を得られることはもとより、画素グランドノイズキャンセル回路４１３Ｃに入力される信号が、第２変換利得モード読み出し（ＨＣＧ）において、増幅部４１のアンプ４１２の非反転入力端子（＋）４１１Ｐ側に、サンプリングキャパシタＣＳ４３、ＣＳ４４を介して供給されることから、たとえばカラム（列）ごとのグランド（ＧＮＤ）浮をキャンセルすることができ、ひいては、低照度時におけるシェーディングなどのノイズを低減することができる。いわゆるグランドバウンスキャンセル（ＧＢＣ）が可能である。
【０１２４】
（第５の実施形態）
図２４は、本発明の第５の実施形態に係る増幅部の構成例を示す回路図である。
【０１２５】
本第５の実施形態の増幅部４１Ｄが第２の実施形態の増幅部４１Ａが異なる点は、次の通りである。
本第５の実施形態の増幅部４１Ｄでは、アンプ４１１の反転入力端子（−）４１１Ｎが２チャネルではなくそれ以上のチャネルを有する。本第５の実施形態ではアンプ４１１の反転入力端子（−）４１１Ｎが３つの反転入力チャネルＣＨＮ１，ＣＨＮ２，ＣＨＮ３を有し、３ゲインコンビネーションが可能に構成されている。
【０１２６】
そして、増幅部４１Ｄは、第３反転入力チャネルＣＨＮ３に接続された第７ノードＮＤ３、第３出力スイッチＳＷＯ３を介して第４ノードＮＤ４と接続される第８ノードＮＤ８、第１ノードＮＤ１と第７ノードＮＤ７との間に直列に接続された第３入力スイッチＳＷＩ３および第３サンプリングキャパシタＣＳ４３、および第７ノードＮＤ７と第８ノードＮＤ８との間に接続された第３帰還キャパシタＣＦ４３を含む。
増幅部４１Ｄは、第７ノードＮＤ７と第８ノードＮＤ８との間に第３帰還キャパシタＣＦ４３と並列となるように接続された第３オートゼロスイッチＳＷＡＺ４３を含む。
そして、第３サンプリングキャパシタＣＳ４３の容量２Ｃと第２サンプリングキャパシタＣＳ４２の容量Ｃ８と第１サンプリングキャパシタＣＳ４１の容量Ｃとは、それぞれ容量が異なる。
【０１２７】
本第５の実施形態によれば、上述した第２の実施形態と同様の効果を得ることができることはもとより、３回サンプリングして３つのゲインの組み合わせで第１変換利得モード読み出し（ＬＣＧ）および第２変換利得モード読み出し（ＨＣＧ）を行うことが可能となる。
【０１２８】
（第６の実施形態）
図２５は、本発明の第６の実施形態に係る増幅部の構成例を示す回路図である。
【０１２９】
本第６の実施形態の増幅部４１Ｅが第５の実施形態の増幅部４１Ｄが異なる点は、次の通りである。
本第６の実施形態の増幅部４１Ｅでは、アンプ４１１の反転入力端子（−）４１１Ｎが２チャネルではなくそれ以上のチャネルを有する。本第６の実施形態ではアンプ４１１の反転入力端子（−）４１１Ｎが４つの反転入力チャネルＣＨＮ１，ＣＨＮ２，ＣＨＮ３，ＣＨＮ４を有し、４ゲインコンビネーションが可能に構成されている。
【０１３０】
そして、増幅部４１Ｅは、第４反転入力チャネルＣＨＮ４に接続された第９ノードＮＤ９、第４出力スイッチＳＷＯ４を介して第４ノードＮＤ４と接続される第１０ノードＮＤ１０、第１ノードＮＤ１と第９ノードＮＤ９との間に直列に接続された第４入力スイッチＳＷＩ４および第４サンプリングキャパシタＣＳ４４、および第９ノードＮＤ９と第１０ノードＮＤ１０との間に接続された第４帰還キャパシタＣＦ４４を含む。
増幅部４１Ｅは、第９ノードＮＤ９と第１０ノードＮＤ１０との間に第４帰還キャパシタＣＦ４４と並列となるように接続された第４オートゼロスイッチＳＷＡＺ４４を含む。
そして、第４サンプリングキャパシタＣＳ４４の容量４Ｃと，第３サンプリングキャパシタＣＳ４３の容量２Ｃと第２サンプリングキャパシタＣＳ４２の容量Ｃ８と第１サンプリングキャパシタＣＳ４１の容量Ｃとは、それぞれ容量が異なる。
【０１３１】
本第５の実施形態によれば、上述した第２および第４の実施形態と同様の効果を得ることができることはもとより、４回サンプリングして４つのゲインの組み合わせで第１変換利得モード読み出し（ＬＣＧ）および第２変換利得モード読み出し（ＨＣＧ）を行うことが可能となる。
【０１３２】
以上説明した固体撮像装置１０は、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。
【０１３３】
図２６は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。
【０１３４】
本電子機器１００は、図２６に示すように、本実施形態に係る固体撮像装置１０が適用可能なＣＭＯＳイメージセンサ１１０を有する。
さらに、電子機器１００は、このＣＭＯＳイメージセンサ１１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）１２０を有する。
電子機器１００は、ＣＭＯＳイメージセンサ１１０の出力信号を処理する信号処理回路(ＰＲＣ)１３０を有する。
【０１３５】
信号処理回路１３０は、ＣＭＯＳイメージセンサ１１０の出力信号に対して所定の信号処理を施す。
信号処理回路１３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。
【０１３６】
上述したように、ＣＭＯＳイメージセンサ１１０として、前述した固体撮像装置１０を搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。
【符号の説明】
【０１３７】
１０・・・固体撮像装置、２０・・・画素部、３０・・・垂直走査回路、４０・・・読み出し回路、４１，４１Ａ〜４１Ｅ・・・増幅部、４１１，４１１Ａ〜４１１Ｃ・・・アンプ、ＮＤ１・・・第１ノード、ＮＤ２・・・第２ノード、ＮＤ３・・・第３ノード、ＮＤ４・・・第４ノード、ＮＤ５・・・第５ノード、ＮＤ６・・・第６ノード・・・ＮＤ６、ＮＤ７・・・第７ノード、ＮＤ８・・・第８ノード、ＮＤ９・・・第９ノード、ＮＤ１０・・・第１０ノード、すぃ・・・第１入力スイッチ、ＣＳ４１・・・第１サンプリングキャパシタ、ＷＳＩ４２・・・第２入力スイッチ、ＣＳ４２・・・第２サンプリングキャパシタ、ＣＦ４１・・・第１帰還キャパシタ、ＳＷＡＺ・・・第１オートゼロスイッチ、ＣＦ４２・・・第２帰還キャパシタ、ＳＷＡＺ４２・・・第２オートゼロスイッチ、ＳＷＯ４１・・・第１出力スイッチ、ＳＷＯ４２・・・第２出力スイッチ、４１１Ｎ・・・反転入力端子（−）、４１１Ｐ・・・非反転入力端子（＋）、ＣＨＮ１・・・第１反転入力チャネル、ＣＨＮ２・・・第２反転入力チャネル、４２・・・ＡＤＣ、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・読み出し部、１００・・・電子機器、１１０・・・ＣＭＯＳイメージセンサ、１２０・・・光学系、１３０・・・信号処理回路（ＰＲＣ）。
【図１】
2020115603.tif 000003
【図２】
2020115603.tif 000004
【図３】
2020115603.tif 000005
【図４】
2020115603.tif 000006
【図５】
2020115603.tif 000007
【図６】
2020115603.tif 000008
【図７】
2020115603.tif 000009
【図８】
2020115603.tif 000010
【図９】
2020115603.tif 000011
【図１０】
2020115603.tif 000012
【図１１】
2020115603.tif 000013
【図１２】
2020115603.tif 000014
【図１３】
2020115603.tif 000015
【図１４】
2020115603.tif 000016
【図１５】
2020115603.tif 000017
【図１６】
2020115603.tif 000018
【図１７】
2020115603.tif 000019
【図１８】
2020115603.tif 000020
【図１９】
2020115603.tif 000021
【図２０】
2020115603.tif 000022
【図２１】
2020115603.tif 000023
【図２２】
2020115603.tif 000024
【図２３】
2020115603.tif 000025
【図２４】
2020115603.tif 000026
【図２５】
2020115603.tif 000027
【図２６】
2020115603.tif 000028