(57)【要約】      （修正有）【課題】力率が高く低コストの電源回路及びその制御回路を提供する。【解決手段】電源回路は、交流電圧を出力する交流電源と、交流電源を全波整流するブリッジ整流器と、インダクタとダイオードとスイッチング素子からなる複数の力率改善回路と、力率改善回路からの電圧を平滑化する平滑コンデンサとを備える。複数の力率改善回路は、並列に接続されており、力率改善回路のスイッチング周波数に応じて、複数の力率改善回路のいずれかの力率改善回路に切り替える切替制御部を備える。【選択図】図１
2020039209.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を出力する交流電源と、
前記交流電源を全波整流するブリッジ整流器と、
インダクタとダイオードとスイッチング素子からなる複数の力率改善回路と、
前記力率改善回路からの電圧を平滑化する平滑コンデンサと、
を備え、
複数の前記力率改善回路は並列に接続されており、前記力率改善回路のスイッチング周波数に応じて複数の前記力率改善回路のいずれかの前記力率改善回路に切り替える切替制御部を備えたこと、
を特徴とする電源回路。
【請求項２】
前記複数の力率改善回路として、前記スイッチング周波数を所定の境界スイッチング周波数で別けた低周波領域と高周波領域のうち前記低周波領域に対応した第１力率改善回路と、前記高周波領域に対応した第２力率改善回路を備えること、
を特徴とする請求項１に記載の電源回路。
【請求項３】
前記低周波領域で前記第１力率改善回路を駆動し、前記高周波領域で前記第２力率改善回路を駆動すること、
を特徴とする請求項２に記載の電源回路。
【請求項４】
前記第１力率改善回路は、ＭＯＳＦＥＴ又はＩＧＢＴから成るダイオード及びスイッチング素子を含み、
前記第２力率改善回路は、ＧａＮ−ＨＥＭＴ又はＳｉＣから成るダイオード及びスイッチング素子を含むこと、
を特徴とする請求項２に記載の電源回路。
【請求項５】
前記スイッチング周波数を求めるための電流検出素子をさらに備えること、
を特徴とする請求項２に記載の電源回路。
【請求項６】
前記電流検出素子として、前記第１力率改善回路と前記第２力率改善回路の合成入力電流平均値を検出するための電流検出抵抗を備えること、
を特徴とする請求項５に記載の電源回路。
【請求項７】
前記電流検出素子として、前記第１力率改善回路と前記第２力率改善回路の合成入力電流平均値を検出するためのロゴスキーコイルを備えること、
を特徴とする請求項５に記載の電源回路。
【請求項８】
前記ロゴスキーコイルは、中心部に導体を備えていること、
を特徴とする請求項７に記載の電源回路。
【請求項９】
請求項１に記載の電源回路と、
電圧コンバータと、
制御部と、
を備えたことを特徴とするスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の力率改善回路を搭載した電源回路及びその制御回路に関する。
【背景技術】
【０００２】
スイッチング電源は、商用交流電源を様々な方式で直流電圧に変換している。この変換（ＡＣ／ＤＣ変換）の際に変換できる電力は有効電力のみであり、力率が１００％に近い程、より多くの電力を直流に変換することができる。
【０００３】
商用電源を、整流素子と平滑コンデンサを用いた整流・平滑回路で整流および平滑を行う場合、整流・平滑回路のピークホールド作用のために、交流電圧のピーク電圧付近の短時間だけ電流が流れることとなり、正弦波とは大きく異なる歪み波形になってしまう。このため、電源の利用効率を示す力率が損なわれるという問題が生じる。また、このような歪み電流波形となることによって高調波が発生する問題も生じる。これらの問題を解決するために、力率改善回路（ＰＦＣ：Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）を設けている。
【０００４】
特許文献１には、交流電源に接続されて直流電圧を得る力率改善回路と、力率改善回路の直流電圧をトランスの１次巻線に入力し、スイッチング素子によりオン／オフして別の直流電圧に変換し無負荷又は軽負荷時にスイッチング周波数が間欠発振に移行するスイッチング電源装置が開示されている。スイッチング周波数が間欠発振に移行したとき、力率改善回路を停止させている。
【０００５】
特許文献２には、負荷サイズが所定閾値より大きいときには臨界モードで動作させ、負荷サイズが所定の閾値より小さいときには電流不連続モードで動作させるＰＦＣ回路が開示されている。
【０００６】
特許文献３には、小型で高効率なＰＦＣシステムを実現するインターリーブ制御方式が開示されている。インターリーブ制御は、電源を複数系統（２相）に分けて１８０度の位相差をもたせ、リップルなどを互いに打ち消しあう制御方式である。トータルの部品点数は増えるが、個々のインダクタや出力コンデンサなどを軽減でき、また複数系統になることで発熱も分散されるメリットがある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−３４８５６０号公報
【特許文献２】特開２０１４−２３３１１０号公報
【特許文献３】特開２０１３−１３２１２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
力率改善回路は、入力電流が正弦波になるように電流波形を制御する。電流制御モードには、連続モード、臨界モードと不連続モードがある。連続モードは大電力に好適であるが、制御が複雑で、乗算器を必要とするなど回路の部品点数が多い。乗算器は、全波整流後の半サイクル正弦波電圧と出力電圧、又は、出力電圧と基準電圧との誤差増幅器の電圧とを乗算して正弦波の大きさを変えて出力する。不連続モードは、回路構成は簡単であるが、力率が低く、ノイズの発生もある。臨界モードは、回路構成が簡単で力率もよいが、電流のゼロクロスポイントでスイッチングする動作であるため、軽負荷・低電圧での低電流領域ではスイッチング素子のオン期間の減少とともに、スイッチング周波数が高くなり、スイッチング素子の周波数特性の限界を超える場合は、スイッチングを停止させるため、間欠発振となり、力率が低下する問題があった。
【０００９】
ＰＦＣシステムを小型・低ノイズで高効率を実現するインターリーブ制御方式においても、個々のインダクタや出力コンデンサなどを軽減でき、また複数系統になることで発熱も分散されるメリットがあるが、軽負荷時や低電圧のときに高くなるスイッチング周波数に対応できず、間欠発振となって力率が低下する問題があった。
【００１０】
さらに、近年電源回路の小型化の要求も高まってきており、部品の小型化には、スイッチング周波数の高周波化によるインダクタ容量の低減が不可欠であり、高スイッチング周波数化も大きな課題となっている。
【００１１】
本発明は、低電流での高周波領域における力率改善を図ることのできる電源回路及びスイッチング電源を提供することを目的としている。
【課題を解決するための手段】
【００１２】
（１）本発明の電源回路は、交流電圧を出力する交流電源と、前記交流電源を全波整流するブリッジ整流器と、インダクタとダイオードとスイッチング素子からなる複数の力率改善回路と、前記力率改善回路からの電圧を平滑化する平滑コンデンサと、を備え、複数の前記力率改善回路は並列に接続されており、前記力率改善回路のスイッチング周波数に応じて複数の前記力率改善回路のいずれかの前記力率改善回路に切り替える切替制御部を備えたこと、を特徴とする。
【００１３】
（２）本発明の電源回路は、前記複数の力率改善回路として、前記スイッチング周波数を所定の境界スイッチング周波数で別けた低周波領域と高周波領域のうち前記低周波領域に対応した第１力率改善回路と、前記高周波領域に対応した第２力率改善回路を備えること、が好ましい。
【００１４】
（３）本発明の電源回路は、前記低周波領域で前記第１力率改善回路を駆動し、前記高周波領域で前記第２力率改善回路を駆動すること、が好ましい。
【００１５】
（４）本発明の電源回路においては、前記第１力率改善回路は、ＭＯＳＦＥＴ又はＩＧＢＴから成るダイオード及びスイッチング素子を含み、前記第２力率改善回路は、ＧａＮ−ＨＥＭＴ又はＳｉＣから成るダイオード及びスイッチング素子を含むこと、が好ましい。
【００１６】
（５）本発明の電源回路は、前記スイッチング周波数を求めるための電流検出素子をさらに備えること、が好ましい。
【００１７】
（６）本発明の電源回路においては、前記電流検出素子として、前記第１力率改善回路と前記第２力率改善回路の合成入力電流平均値を検出するための電流検出抵抗を備えること、が好ましい。
【００１８】
（７）本発明の電源回路においては、前記電流検出素子として、前記第１力率改善回路と前記第２力率改善回路の合成入力電流平均値を検出するためのロゴスキーコイルを備えること、が好ましい。
【００１９】
（８）本発明の電源回路においては、前記ロゴスキーコイルは、中心部に導体を備えていること、が好ましい。
【００２０】
（９）本発明のスイッチング電源は、上記（１）に記載の電源回路と、電圧コンバータと、制御部と、を備えたことを特徴とする。
【発明の効果】
【００２１】
（１）本発明の電源回路は、交流電圧を出力する交流電源と、交流電源を全波整流するブリッジ整流器と、インダクタとダイオードとスイッチング素子からなる複数の力率改善回路と、力率改善回路からの電圧を平滑化する平滑コンデンサとを備え、複数の力率改善回路は並列に接続されており、力率改善回路のスイッチング周波数に応じて複数の力率改善回路のいずれかの力率改善回路に切り替える切替制御部を備えている。従来、軽負荷時や低電圧でスイッチング周波数が高くなり、力率改善回路が追従できずに、間欠発振に移行していた。これに対して、高周波領域で動作可能な力率改善回路を備えているので、高周波領域でも力率の低下を抑制できる。
【００２２】
（２）本発明の電源回路は、前記複数の力率改善回路として、前記スイッチング周波数を所定の境界スイッチング周波数で別けた低周波領域と高周波領域のうち前記低周波領域に対応した第１力率改善回路と、前記高周波領域に対応した第２力率改善回路を備える。低周波領域に対応した第１力率改善回路は、スイッチング素子の周波数特性が低くてもよく、低コストの部品が使用できる。このため、低コストで、軽負荷時や低電圧における高周波数でのスイッチング周波数に対応可能となり、力率の低下を抑制できる。
【００２３】
（３）本発明の電源回路は、前記低周波領域で前記第１力率改善回路を駆動し、前記高周波領域で前記第２力率改善回路を駆動する。このため、高周波領域でスイッチング周波数が間欠発振に移行する必要が無く、力率の低下を抑制できる。
【００２４】
（４）本発明の電源回路においては、前記第１力率改善回路は、ＭＯＳＦＥＴ又はＩＧＢＴから成るダイオード及びスイッチング素子を含み、前記第２力率改善回路は、ＧａＮ−ＨＥＭＴ又はＳｉＣから成るダイオード及びスイッチング素子を含む。高周波数まで対応可能なＧａＮ−ＨＥＭＴ又はＳｉＣから成るダイオード及びスイッチング素子は高価であり、低コストのＭＯＳＦＥＴ又はＩＧＢＴから成るダイオード及びスイッチング素子を使用することで、低コスト化が可能である。
【００２５】
（５）本発明の電源回路は、スイッチング周波数を求めるための電流検出素子をさらに備える。スイッチング周波数は力率改善回路の電流に対応し、電流検出素子により検出された合成入力電流平均値からスイッチング周波数を求めることができ、境界スイッチング周波数は、所定の電流値で容易に設定できる。これにより、複数の力率改善回路を容易に切り替えることができ、力率の低下を抑えることができる。
【００２６】
（６）本発明の電源回路は、前記電流検出素子として、前記第１力率改善回路と前記第２力率改善回路の合成入力電流平均値を検出するための電流検出抵抗を備える。スイッチング周波数は、力率改善回路の各素子に流れる電流に対応し、電流検出抵抗を設けることで容易に電流を検出ることができ、境界スイッチング周波数の設定が可能となる。
【００２７】
（７）本発明の電源回路は、前記電流検出素子として、前記第１力率改善回路と前記第２力率改善回路の合成入力電流平均値を検出するためのロゴスキーコイルを備える。電流を検出する電流検出抵抗を用いる方法は、抵抗での損失が生じる。これに対してロゴスキーコイルは、電流が流れる導電線を取り囲んで設けるため、損失をともなうことなく電流の検出が可能である。
【００２８】
（８）本発明の電源回路においては、前記ロゴスキーコイルは、中心部に導体を備える。中心部に導体を備えたロゴスキーコイルは配線パターンの一部に接続するだけで搭載が容易である。
【００２９】
（９）本発明のスイッチング電源は、上記（１）に記載の電源回路と、電圧コンバータと、制御部とを備える。このため、小型、低コストで力率の高いスイッチング電源となる。
【図面の簡単な説明】
【００３０】
【図１】本発明の電源回路１０を示す図である。
【図２】臨界モード動作を説明する図である。
【図３】第１力率改善回路１６が、高いスイッチング周波数まで対応可能とした理想状態における臨界モード動作を説明する図である。
【図４】入力電圧Ｖｉｎが低い領域での臨界モード動作を説明する図である。
【図５】第１力率改善回路１６を、高いスイッチング周波数まで対応可能とした理想状態における軽負荷時の臨界モード動作を説明する図である。
【図６】軽負荷時での臨界モードを説明する図である。
【図７】本発明で用いる力率改善回路を示す図である。
【図８】本発明の電源回路１０による動作モードを説明する図である。
【図９】第１力率改善回路１６において各素子に流れる電流を説明する図である。
【図１０】第１力率改善回路１６において各素子に流れる電流を示す図である。
【図１１】ロゴスキーコイルの原理を説明する図である。
【図１２】ロゴスキーコイル３０の実施形態である矩形ロゴスキーコイル４０を示す図である。
【図１３】進みコイル３２の１つの巻回ユニットを説明する図である。
【図１４】中心部に導体５６を設けたロゴスキーコイル型電流検出素子５２を説明する図である。
【図１５】本発明の電源回路の実施例を示す図である。
【図１６】ロゴスキーコイル型電流検出素子５２によって検出された検出電流と、電流比較部出力を示す図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施の形態について図面を参照して説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せをする様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００３２】
図１は、本発明の電源回路１０を示す図である。電源回路１０は、交流電圧を出力する交流電源１２と、交流電源を全波整流するブリッジ整流器１４と、インダクタとダイオードとスイッチング素子からなる複数の力率改善回路と、電圧を平滑化する平滑コンデンサ２０と、複数の力率改善回路をインダクタ電流に応じて複数の力率改善回路のいずれかの力率改善回路に切り替える切替制御部２６を備えている。入力コンデンサ２４はブリッジ整流器１４と並列に接続されており、ブリッジ整流器１４からの出力電圧のノイズを除去する。
【００３３】
力率改善回路は、第１力率改善回路１６と第２力率改善回路１８が並列に接続されている。
第１力率改善回路１６は、インダクタＬ１とダイオードＤ１とスイッチング素子ＳＷ１からなり、第２力率改善回路１８は、インダクタＬ２とダイオードＤ２とスイッチング素子ＳＷ２からなっている。第１力率改善回路１６と第２力率改善回路１８は、第１力率改善回路と第２力率改善回路の合成入力電流平均値を検出し、対応する周波数に応じて切替制御部２６で切り替えられる。
【００３４】
力率改善回路は、スイッチング周波数を所定の境界スイッチング周波数で低周波領域と高周波領域に別け、低周波領域に対応した第１力率改善回路と高周波領域に対応した第２力率改善回路を含んでいる。例えば、第１力率改善回路１６に使用可能な最大周波数が低いダイオードＤ１及びスイッチング素子ＳＷ１を使用し、第２力率改善回路１８に使用可能な最大周波数が高いダイオードＤ２及びスイッチング素子ＳＷ２を使用する。
【００３５】
第１力率改善回路１６は、ＭＯＳＦＥＴ又はＩＧＢＴから成るダイオード及びスイッチング素子を含み、第２力率改善回路１８は、ＧａＮ−ＨＥＭＴ又はＳｉＣから成るダイオード及びスイッチング素子を含んでいる。
【００３６】
スイッチングで使用可能な最大周波数が高いスイッチング素子ＳＷ２は、高性能であり、一般的に高価である。最大周波数が高いスイッチング素子は、例えばＧａＮ（窒化ガリウム）デバイスがあり、ＧａＮ−ＨＥＭＴは、二次元電子ガスを利用した高速電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）であり、１ＭＨｚ以上での高速動作も可能である。また、ＳｉＣ（炭化シリコン）デバイスも、高速で動作が可能である。第２力率改善回路１８は、高周波領域に対応しており、小型の素子を使用して定格電流を小さくしている。このため、大きな電流を流す低周波領域では使用できず、低周波領域でのインターリーブ動作はできない。
【００３７】
パワーデバイスとしては、現在、Ｓｉ−ＭＯＳＦＥＴ（シリコン金属酸化物電界効果トランジスタ）やＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）が多く使用されており、ＧａＮ−ＨＥＭＴやＳｉＣからなるデバイスに比べて安価である。第１力率改善回路１６には、Ｓｉ−ＭＯＳＦＥＴやＩＧＢＴを使用することでコストを低減できる。
【００３８】
本発明は、スイッチング周波数の低周波領域に対応した第１力率改善回路１６と、スイッチング周波数の高周波領域に対応した第２力率改善回路１８とを使用し、低コストで幅広い周波数領域での力率改善を目的としている。
【００３９】
図２は、臨界モード動作を説明する図である。図２（Ａ）は第１力率改善回路１６を示す図であり、図２（Ｂ）は、ブリッジ整流器１４で全波整流された第１力率改善回路１６への入力電圧Ｖｉｎの電圧波形を示す図である。０Ｖから時間ｔと共に、徐々に電圧が高くなる場合を示している。図２（Ｃ）は、インダクタＬ１に流れるインダクタ電流ＩＬ１を示す図であり、図２（Ｄ）は、スイッチング素子ＳＷ１のゲート電圧Ｖｇ１を示す図である。ブリッジ整流器１４で全波整流された入力電圧Ｖｉｎは、印加直後は低い。スイッチング素子ＳＷ１はオフ状態であり、インダクタＬ１及びダイオードＤ１を介してインダクタ電流ＩＬ１が流れ、平滑コンデンサ２０に電荷を蓄積する。入力電圧Ｖｉｎが低電圧のため、電荷の蓄積は少ない。スイッチング素子ＳＷ１にゲート電圧Ｖｇ１が印加され、スイッチング素子ＳＷ１がオン状態となると、インダク電流ＩＬ１は、スイッチング素子ＳＷ１に流れる。
【００４０】
臨界モード動作では、スイッチング素子ＳＷ１がオン状態のときに、電流が流れなくなるまで、即ち、インダクタＬ１に蓄えられたエネルギーをすべて放出するまで電流を流し、電流ゼロクロスポイントで、スイッチング素子ＳＷ１へのゲート電圧Ｖｇ１の印加を停止する。これにより、スイッチング素子ＳＷ１はオフ状態となり、再び平滑コンデンサ２０へインダクタ電流ＩＬ１を流し、電荷を蓄積する。臨界モード動作は、この動作の繰り返しである。オン時間は、負荷に応じて決定し、一定時間としてもよい。
【００４１】
臨界モード動作におけるスイッチング素子ＳＷ１のスイッチング周波数ｆｓは、オン時間とオフ時間から、次のようにして求められる。
【００４２】
入力電圧Ｖｉｎを、交流電源の角周波数ωと時間ｔを用いて、Ｖｉｎｓｉｎ（ωｔ）とし、インダクタＬ１のインダクタンスをＬ１ｉとする。インダクタＬ１に流れるインダクタ電流ＩＬ１は、交流電圧の積分値に比例し、ＩＬ１＝（１／ωＬ１ｉ）Ｖｉｎｓｉｎ（ωｔ）となる。インダクタ電流ＩＬ１は、平滑コンデンサ２０により平滑化されるので、（１／ωＬ１ｉ）Ｖｉｎｓｉｎ（ωｔ）は、ピーク電流ＩＬ１ｐを表していることになり、ＩＬ１ｐ＝（１／ωＬ１ｉ）Ｖｉｎｓｉｎ（ωｔ）で表せる。平滑コンデンサ２０により平滑化されたインダクタ電流ＩＬ１は、三角形状となり、平均値は（１／２）ＩＬ１ｐである。
【００４３】
スイッチング素子ＳＷ１がオンとなる時間ｔ１では、入力電圧ＶｉｎはＶｉｎｓｉｎ（ωｔ１）である。入力電源の角周波数ωに対して、力率改善回路のスイッチング周波数ｆｓは十分に高いとすると、交流電源の周期に対してスイッチング素子ＳＷ１のオン時間Ｔｏｎは短く、一定電圧Ｖｉｎｓｉｎ（ωｔ１）であると近似的に表すことができる。インダクタＬ１に流れるピーク電流ＩＬ１ｐは、（１／ωＬ１ｉ）ｓｉｎ（ωｔ１）であるが、平滑コンデンサ２０により平滑化され、オン時間Ｔｏｎで平均化されるから、インダクタ電流ＩＬ１は、Ｔｏｎ・（１／２ωＬ１ｉ）ｓｉｎ（ωｔ１）となる。
【００４４】
スイッチング素子ＳＷ１がオフとなるオフ時間Ｔｏｆｆは、出力電圧ＶｏｕｔをＶｏｕｔ１とすると、インダクタＬ１に流れるインダクタ電流ＩＬ１がゼロとなるまでの時間である。従って、オフ時間ｔｏｆｆ＝ｔｏｎ（１／ωＬ１ｉ）ｓｉｎ（ωｔ１）／（Ｖｏｕｔ１−（１／ωＬ１ｉ）ｓｉｎ（ωｔ１））となる。
【００４５】
スイッチング周波数ｆｓは、オン時間Ｔｏｎとオフ時間Ｔｏｆｆを１周期としており、次の式で表せる。
ｆｓ＝１／（Ｔｏｎ＋Ｔｏｆｆ）
＝（１／Ｔｏｎ）・［Ｖｏｕｔ１−Ｖｉｎｓｉｎ（ωｔ１）］／Ｖｏｕｔ１
ｆｓ：スイッチング周波数
Ｔｏｎ：オン時間
Ｔｏｆｆ：オフ時間
ω：交流電源の角周波数
Ｖｉｎ：入力電圧
ｔ：時間
Ｌ１ｉ：インダクタンス
Ｖｏｕｔ１：出力電圧
【００４６】
高入力電圧で軽負荷であるほど、［Ｖｏｕｔ１−Ｖｉｎｓｉｎ（ωｔ１）］が大きくなり、低電圧ほどオン時間Ｔｏｎが短くなるから、スイッチング周波数ｆｓは高くなる。スイッチング周波数ｆｓが高く、力率改善回路のスイッチング素子ＳＷ１の使用可能な最大周波数ｆｓｍａｘを超えるとスイッチング素子ＳＷ１は追従できず、動作を停止し、間欠動作になるなど動作が不安定になる。
【００４７】
図３は、第１力率改善回路１６が高いスイッチング周波数ｆｓまで対応可能とした理想状態における、臨界モード動作を説明する図である。図３（Ａ）は、入力電圧Ｖｉｎを示す図であり、図３（Ｂ）は、インダクタ電流ＩＬ１を示す図である。図３（Ｃ）はスイッチング素子ＳＷ１のゲートに印加されるゲート電圧Ｖｇ１を示す図である。図３（Ｄ）は、スイッチング素子ＳＷ１のゲートに印加されるゲート電圧Ｖｇ１の周期を表すスイッチング周波数ｆｓを示す図である。
入力電圧Ｖｉｎが低いときはスイッチング周波数ｆｓが高く、入力電圧Ｖｉｎが高いときはスイッチング周波数ｆｓが低くなる。スイッチング素子ＳＷ１は使用可能な最大スイッチング周波数ｆｓｍａｘがあるが、低電圧では最大スイッチング周波数ｆｓｍａｘを超えたスイッチング周波数が要求される。
【００４８】
図４は、入力電圧Ｖｉｎが低い領域での臨界モード動作を説明する図である。スイッチング素子ＳＷ１を駆動するスイッチング周波数ｆｓが、最大スイッチング周波数ｆｓｍａｘを超えた場合である。図４（Ａ）は、インダクタ電流ＩＬ１を示す図であり、図４（Ｂ）はスイッチング素子ＳＷ１のゲートに印加されるゲート電圧Ｖｇ１を示す図ある。図４（Ｃ）はスイッチング素子ＳＷ１のスイッチング周波数ｆｓを示す図である。図４（Ｄ）は、力率改善回路での力率を示す図である。
インダクタ電流ＩＬ１が小さく、スイッチング周波数ｆｓが最大スイッチング周波数ｆｓｍａｘを超える最小インダクタ電流ＩＬ１ｍｉｎ以下では、スイッチング素子ＳＷ１の応答が追従できず、スイッチングが停止状態となり、ゲート電圧Ｖｇ１も印加されない。このため、インダクタ電流ＩＬ１は流れず、不連続となる。このため、図４（Ｄ）に示したように、力率も低下する。
【００４９】
図５は、第１力率改善回路１６を、高いスイッチング周波数ｆｓまで対応可能とした理想状態における、軽負荷時の臨界モード動作を説明する図である。図５（Ａ）は、入力電圧Ｖｉｎを示す図であり、図５（Ｂ）は、インダクタ電流ＩＬ１を示す図である。軽負荷であるため、インダクタ電流ＩＬ１は小さい。図５（Ｃ）はスイッチング素子ＳＷ１のゲートに印加されるゲート電圧Ｖｇ１を示す図であり、図５（Ｄ）は、スイッチング素子ＳＷ１のゲートに印加されるゲート電圧Ｖｇ１の周期を表すスイッチング周波数ｆｓを示す図である。
軽負荷時においてインダクタ電流ＩＬ１は小さく、スイッチング周波数も高くなる。軽負荷時においては、スイッチング周波数ｆｓが最大スイッチング周波数ｆｓｍａｘを超える最小インダクタ電流ＩＬ１ｍｉｎ以下となる領域も増加する。
【００５０】
図６は、軽負荷時での臨界モード動作を説明する図である。軽負荷でインダクタ電流ＩＬ１が小さく、スイッチング素子ＳＷ１を駆動するスイッチング周波数ｆｓが高くなり、最大スイッチング周波数ｆｓｍａｘを超えた場合である。図６（Ａ）は、インダクタ電流ＩＬ１を示す図であり、図６（Ｂ）はスイッチング素子ＳＷ１のゲートに印加されるゲート電圧Ｖｇ１を示す図である。図６（Ｃ）はスイッチング素子ＳＷ１のスイッチング周波数ｆｓを示す図である。図６（Ｄ）は、力率改善回路での力率を示す図である。
インダクタ電流ＩＬ１が小さく、スイッチング周波数ｆｓが最大スイッチング周波数ｆｓｍａｘを超える最小インダクタ電流ＩＬ１ｍｉｎ以下では、スイッチング素子ＳＷ１の応答が追従できず、スイッチングが停止状態となり、ゲート電圧Ｖｇ１も印加されない。このため、インダクタ電流ＩＬ１は流れず、不連続となる。インダクタ電流ＩＬ１が不連続となる領域では、図６（Ｄ）に示した力率も低下する。さらに軽負荷で、インダクタ電流ＩＬ１が少ない時は、力率改善回路が動作しなくなり、著しく力率が低下する。
【００５１】
図７は、本発明で用いる力率改善回路を示す図である。第１力率改善回路１６と第２力率改善回路１８を並列に接続している。力率改善回路は、インダクタ電流に対応したスイッチング周波数を所定の周波数で低周波領域と高周波領域に別け、低周波領域に対応した第１力率改善回路１６と高周波領域に対応した第２力率改善回路１８を備えている。低周波領域と高周波領域を分ける境界スイッチング周波数は、必ずしも第１力率改善回路１６の使用可能な最大周波数である必要は無く、余裕をもった周波数設定とすることができる。
【００５２】
本発明で用いる力率改善回路は、スイッチング周波数の低周波領域で第１力率改善回路１６を駆動し、スイッチング周波数の高周波領域で第２力率改善回路１８を駆動する。低周波領域に対応した第１力率改善回路１６と高周波数に対応した第２力率改善回路１８に対して、インダクタ電流に対応したスイッチング周波数の低周波領域で第１力率改善回路１６を駆動し、インダクタ電流に対応したスイッチング周波数の高周波領域で第２力率改善回路１８を駆動し、高周波領域での力率を改善する。
【００５３】
動作モードについて説明するため、第１力率改善回路１６のインダクタＬ１に流れるインダクタ電流ＩＬ１、スイッチング素子ＳＷ１のゲート電圧Ｖｇ１と、第２力率改善回路１８のインダクタＬ２に流れるインダクタ電流ＩＬ２、スイッチング素子ＳＷ２のゲート電圧Ｖｇ２を次に示す。
【００５４】
図８は、本発明の電源回路１０による動作モードを説明する図である。スイッチング素子ＳＷ１を駆動するスイッチング周波数ｆｓに対して、低周波領域と高周波領域に別ける境界スイッチング周波数ｆｓｔｈを設定し、低周波領域で第１力率改善回路１６を、高周波領域で第２力率改善回路１８を駆動する。第１力率改善回路１６と第２力率改善回路１８の切り替えは、図１で示した切替制御部２６で行う。
【００５５】
図８（Ａ）は入力電圧Ｖｉｎを示す図である。図８（Ｂ）は、第１力率改善回路１６のインダクタ電流ＩＬ１と第２力率改善回路１８のインダクタ電流ＩＬ２が合成された合成インダクタ電流ＩＬを示す図である。図８（Ｃ）はスイッチング素子ＳＷ１のゲートに印加されるゲート電圧Ｖｇ１を示す図である。図８（Ｄ）はスイッチング素子ＳＷ２のゲートに印加されるゲート電圧Ｖｇ２を示す図である。図８（Ｅ）はスイッチング周波数ｆｓを示す図であり、低周波領域と高周波領域は境界スイッチング周波数ｆｓｔｈで分けられる。
インダクタ電流ＩＬ１が小さく、スイッチング周波数ｆｓが境界スイッチング周波数ｆｓｔｈを超える高周波領域では、第２力率改善回路１８が動作し、スイッチング周波数ｆｓが境界スイッチング周波数ｆｓｔｈ以下の低周波領域では、第１力率改善回路１６が動作している。このため、合成インダクタ電流ＩＬは、低周波領域と高周波領域とも力率改善回路が動作するため、合成インダクタ電流ＩＬは、不連続とならず、低周波領域と高周波領域で、力率の低下が生じない。
【００５６】
本発明で用いる力率改善回路には、スイッチング周波数を求めるための電流検出素子が設けられている。電流検出素子により検出された電流は、スイッチング周波数に対応している。このため、本発明の電源回路１０は、電流検出素子により検出された電流に応じて、複数の力率改善回路のいずれかの力率改善回路に切り替える切替制御部を備えている。境界スイッチング周波数は、低周波領域に対応した力率改善回路の最大使用可能な周波数を考慮して設定される。次に電流検出方法について説明する。
【００５７】
図９は、第１力率改善回路１６において各素子に流れる電流を説明する図である。インダクタＬ１にはインダクタ電流ＩＬ１が、ダイオードＤ１にはダイオード電流ＩＤ１が、スイッチング素子ＳＷ１にはスイッチング素子電流ＩＳＷ１が流れる。これらの合成された電流である合成入力電流ＩＬは、合成入力電流検出部で検出される。
【００５８】
図１０は、第１力率改善回路１６において各素子に流れる電流を示す図である。電流は、スイッチング素子ＳＷ１のオン／オフに同期して制御される。図１０（Ａ）は、スイッチング素子ＳＷ１のゲートに印加されるゲート電圧Ｖｇ１を示す図である。図１０（Ｂ）は、インダクタ電流ＩＬ１を示す図である。図１０（Ｃ）はダイオード電流ＩＤ１を示す図である。ダイオード電流ＩＤ１は、ゲート電圧Ｖｇ１がオフのときに、平滑コンデンサ２４に電荷を蓄積するために流れる電流である。図１０（Ｄ）はスイッチング素子電流ＩＳＷ１を示す図である。
【００５９】
スイッチング素子電流ＩＳＷ１は、ゲート電圧Ｖｇ１がオンのときに、インダクタＬ１に蓄えらえたエネルギーを放出するために流れる電流である。スイッチング素子ＳＷ１は、オフ期間にはダイオードＤ１にインダクタ電流ＩＬ１を流し、オン期間には、インダクタ電流ＩＬ１をスイッチング素子ＳＷ１に流す制御を行う。これらの合成された合成入力電流ＩＬの検出は合成入力電流検出部（図９参照。）で検出される。
【００６０】
電流は、合成入力電流平均値として求められ、合成入力電流検出部に電流検出抵抗を挿入して電圧を測定し、電圧から求める方法がある。力率改善回路には、インダクタ電流ＩＬ１、ダイオード電流ＩＤ１又はスイッチング素子電流ＩＳＷ１が流れるが、これらの合成された電流は、合成入力電流ＩＬを検出し合成入力電流平均値として求められる。合成入力電流ＩＬは、合成入力電流検出部で検出される。合成入力電流ＩＬを検出するために電流検出抵抗が設けられている。電流検出抵抗は、合成入力電流検出部の配線に直列接続で挿入される。
【００６１】
力率改善回路には、合成入力電流ＩＬを検出するために、ロゴスキーコイルが設けられていてもよい。電流検出抵抗を挿入する方法は、電流検出抵抗での損失が避けられないが、損失のない電流検出には、ロゴスキーコイルを用いる。
【００６２】
図１１は、ロゴスキーコイルの原理を説明する図である。ロゴスキーコイル３０は、円環状の進みコイル３２と、その終端の線を進みコイル３２の中心を通して折り返した戻しコイル３４とを有している。近接した位置に端子を設けて、進みコイル５２の巻き始めと折り返した戻しコイル３４の終端を接続している。ロゴスキーコイル３０は、進みコイル３２の内部に戻しコイル３４が入る構造である。被測定物である導体３６は、進みコイル３２が巻かれている円環の中心部を貫通している。この導体３６に電流Ｉが流れることにより磁界が発生し、円環状の進みコイル３２を貫通する磁界の変化により、進みコイル３２に電圧が誘起され、この誘起されたロゴスキーコイル誘起電圧ＶＲＣを積分器３８に供給することにより、ロゴスキーコイル電流ＩＲを求める。
【００６３】
ロゴスキーコイル誘起電圧ＶＲＣは、次式で求められる。
ＶＲＣ＝μＮＳ（ｄＩＲ／ｄｔ）  ・・・（４）
ＶＲＣ：ロゴスキーコイル誘起電圧
μ：透磁率
Ｎ：単位巻数
Ｓ：コイル断面積（進みコイル）
ＩＲ：コイル電流
ｔ：時間
【００６４】
ロゴスキーコイル誘起電圧ＶＲＣは、ロゴスキーコイル３０に流れるロゴスキーコイル電流ＩＲの時間微分となるため、積分器３８を通すことで、ロゴスキーコイル電流ＩＲに比例した信号が得られる。ロゴスキーコイル誘起電圧ＶＲＣは、単位巻数Ｎとコイルの断面積Ｓの積に比例するから、巻数を多くして断面積を広くするほどロゴスキーコイル誘起電圧ＶＲＣは高くなる。
【００６５】
ロゴスキーコイル３０の外側に配置される導電線等により外部磁界が発生した場合に、進みコイル３２の出力と戻しコイル３４の出力が打ち消し合うようにする必要がある。
【００６６】
図１２は、ロゴスキーコイル３０の実施形態である矩形ロゴスキーコイル４０を示す図である。図１２（Ａ）は平面図、図１２（Ｂ）は、平面図のＸ−Ｙ断面図である。進みコイル３２の断面は矩形状であり、戻しコイル３４は、矩形状の進みコイル３２の終端部から折り返され、進みコイル３２の中心部を迂回している。進みコイル３２及び戻しコイル３４は、導電性の材料で作製される。進みコイル３２の端部には進みコイル電極４２−１があり、戻しコイル３４の端部には戻しコイル電極４２−２がある。進みコイル３２は、平板状の上面パターン４４を平行に並べ、一方の端部を側面パターン４８−１で下方に延し、隣接する上面パターン４４の他方の端部は、側面パターン４８−２で底面パターン４６に接続されている。底面パターン４６は、側面パターン４８−１と側面パターン４８−２を接続している。図１２（Ａ）に示した矩形ロゴスキーコイル４０は、進みコイル３２が中心部を円形状に囲んだ形状となっているが、中心部を矩形状に囲んだ形状、又は、多角形状に囲んだ形状でもよい。
【００６７】
図１３は、進みコイル３２の１つの巻回ユニットを説明する図である。図１３（Ａ）は、平行に配置された２つの上面パターン４４−１と上面パターン４４−２を示す図である。図１３（Ｂ）は、側面パターン４８−１と側面パターン４８−２を示すである。側面パターン４８−１は、上面パターン４４−１の一方の端部と接続される位置にあり、側面パターン４８−２は、上面パターン４４−１に隣接する上面パターン４４−２の他方の端部と接続される位置にある。側面パターン４８−１と側面パターン４８−２は、複数の層を積層した構造であってもよい。図１３（Ｃ）は、底面パターン４６を示すである。底面パターン４６は、側面パターン４８−１と側面パターン４８−２を接続している。
【００６８】
図１３（Ｄ）は、図１３（Ａ）〜（Ｃ）の各パターンを積層して巻回ユニットを構成した図である。巻回ユニットは、上面パターン４４−１、側面パターン４８−１、底面パターン４６、側面パターン４８−２、及び、上面パターン４４−２により導通ループを形成し、矩形状のコイルとなっている。この巻回ユニットを複数並べて矩形ロゴスキーコイル４０の進みコイル３２を構成している。
【００６９】
ロゴスキーコイルは、導体を流れる電流を検出するため、中心部に、導体を貫通させる中空の領域が備えられているのが基本的な構造である。このため、例えばリード線を貫通させる配線構造とする必要があり、パワーモジュールやスイッチング電源に搭載するには複雑な構造となり難しかった。これに対して、パワーモジュールやスイッチング電源に搭載し易くするために、中心部に導体を設けた構造を以下に説明する。
【００７０】
図１４は、中心部に導体５６を設けたロゴスキーコイル型電流検出素子５２を説明する図である。図１４（Ａ）はロゴスキーコイル型電流検出素子５２の平面図であり、図１４（Ｂ）は、図１４（Ａ）のＸ１−Ｙ１断面図であり、図１４（Ｃ）は、図１４（Ａ）のＸ２−Ｙ２断面図である。ロゴスキーコイルは、図１４に示した矩形ロゴスキーコイル４０を使用し、基板５０上に形成されている。ロゴスキーコイル型電流検出素子５２は、多層配線のプリント板技術を用いて作製することができる。
【００７１】
導体３６に電流を流すと、導体３６の周囲に磁界が発生してロゴスキーコイル型電流検出素子５２に誘起電圧が発生する。この誘起電圧を、進みコイル電極４２−１と戻しコイル電極４２−２から取り出し、積分器３８への入力とする。
【００７２】
ロゴスキーコイル型電流検出素子５２は、中心部に導体３６を備え、導体３６の裏面を、ロゴスキーコイル型電流検出素子５２の表面に設けた導体５４を接続させているので、リード線等を貫通させることなく、パワーモジュール等に容易に搭載できる。
＜実施例＞
【００７３】
図１５は、本発明の電源回路１０の実施例である。電源回路１０は、図１５に示すように、交流電圧を出力する交流電源１２と、交流電源１２を全波整流するブリッジ整流器１４と、インダクタＬ１とダイオードＤ１とスイッチング素子ＳＷ１からなる第１力率改善回路１６と、インダクタＬ２とダイオードＤ２とスイッチング素子ＳＷ２からなる第２力率改善回路１８と、電圧を平滑化する平滑コンデンサ２０とで構成されている。入力コンデンサ２４はブリッジ整流器１４と並列に接続されており、ブリッジ整流器１４からの出力電圧のノイズを除去する。平滑コンデンサ２０の出力には、負荷２２が接続される。
【００７４】
第１力率改善回路１６ではインダクタＬ１に補助巻線ＮＬ１が、第２力率改善回路１８では、インダクタＬ２に補助巻線ＮＬ２が設けられており、ゼロ電流検出を行う。
【００７５】
制御部８０は、電源回路部の制御を行い、切替制御部２６と各種保護回路から構成されている。切替制御回路２６では、臨界モード動作等の所望動作で駆動する制御、第１力率改善回路１６と第２力率回路１８の切替制御を行う。切替制御回路２６は、ゼロクロス検出部９６、電流検出部８２、電流比較部８４、ゲート駆動部８６及び力率改善回路制御部８８から構成されている。臨界モード動作においては、ゼロクロス検出部９６は、第１力率改善回路１６の駆動時には、インダクタＬＩに設けられた補助巻線ＮＬ１の出力から、インダクタＬＩの端子間電圧を検出し、第２力率改善回路１８の駆動時には、インダクタＬ２に設けられた補助巻線ＮＬ２の出力から、インダクタＬ２の端子間電圧を検出する。端子間電圧の検出は、ゼロクロス検出部９６で行い、力率改善回路制御部８８でゲート駆動部８６を制御する。端子間の検出電圧がゼロのときにスイッチング素子ＳＷ１又はスイッチング素子ＳＷ２のゲートに電圧を印加するが、ノイズの影響を抑えるために、ヒステリシスを持たせて、遅延させてもよい。
【００７６】
制御部８０は、切替制御部２６の他、過電圧保護回路部９０、過電流保護回路部９２、過熱保護回路部９４等があり、電源回路を保護している。過電圧保護回路部９０は、例えば平滑コンデンサ２０に接続されて出力電圧を監視している。過電流保護回路９２は、ロゴスキーコイル型電流検出素子５２からの信号を監視してもよい。
【００７７】
本発明の電源回路１０の動作モードは、第１力率改善回路１６と第２力率改善回路１８が、境界スイッチング周波数で切り替えられている。この制御は、スイッチング周波数に対応した力率改善回路の合成入力電流ＩＬを検出して行う。図１５に示した電源回路では、第１力率改善回路１６と第２力率改善回路１８の合成入力電流ＩＬを共通アース線で検出するため、共通アース線にロゴスキーコイル型電流検出素子５２を直列接続して、電流検出をしている。このため、電流検出部８２には、積分器３８が組み込まれており、誘起電圧から電流を検出している。
【００７８】
ロゴスキーコイル型電流検出素子５２によって検出された合成入力電流ＩＬは、スイッチング周波数ｆｓに対応するから、電流比較部８４で、第１力率改善回路１６で使用する周波数の最大値である境界スイッチング周波数ｆｓｔｈに対応する電流値が、境界スイッチング周波数ｆｓｔｈに対応数する基準電流Ｉａ以下か超えているかを比較し、得られた比較信号を力率改善回路制御部８８に送る。力率改善回路制御部８８では、この比較信号をもとに、動作モードに従い、ゲート駆動部８６を介してスイッチング素子ＳＷ１とスイッチング素子ＳＷ２の駆動を制御する。
【００７９】
図１６は、ロゴスキーコイル型電流検出素子５２によって検出された検出電流と、電流比較部出力を示す図である。図１６（Ａ）は、ロゴスキーコイル型電流検出素子５２によって検出された検出電流を示す図であり、図１６（Ｂ）は、電流比較部８４からの電流比較部出力を示す図である。電流比較部８４では、ロゴスキーコイル型電流検出素子５２によって検出された検出電流と基準電流Ｉａを比較し、基準電流Ｉａ以上の場合はオン信号を出力する。従って、電流比較部出力がオン信号のときは、低周波領域であり第１力率改善回路が駆動される。電流比較部出力がオフ信号のときは、高周波領域であり第２力率改善回路が駆動される。
【００８０】
以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【符号の説明】
【００８１】
Ｌ、Ｌ１、Ｌ２  インダクタ
Ｄ、Ｄ１、Ｄ２  ダイオード
ＳＷ、ＳＷ１、ＳＷ２  スイッチング素子
Ｖｉｎ  入力電圧
ＩＬ  合成入力電流
ＩＬ１、ＩＬ１インダクタ電流
Ｖｇ１、Ｖｇ２  ゲート電圧
ｆｓ  スイッチング周波数
ｆｓｍａｘ  最大スイッチング周波数
ＩＬ１ｍｉｎ  最小インダクタ電流
Ｖｏｕｔ  出力電圧
ｆｓｔｈ  境界スイッチング周波数
ＩＤ１  ダイオード電流
ＩＳＷ１  スイッチング素子電流
ＩＬ  合成入力電流
ＩＲＣ  ロゴスキーコイル電流
Ｉａ  基準電流
１０  電源回路
１２  交流電源
１４  ブリッジ整流器
１６  第１力率改善回路
１８  第２力率改善回路
２０  平滑コンデンサ
２２  負荷
２４  入力コンデンサ
２６  切替制御部
３０  ロゴスキーコイル
３２  進みコイル
３４  戻しコイル
３６  導体
３８  積分器
４０  矩形ロゴスキーコイル
４２−１  進みコイル電極
４２−２  戻しコイル電極
４４，４４−１，４４−２  上面パターン
４６  底面パターン
４８−１、４８−２  側面パターン
５０  基板
５２  ロゴスキーコイル型電流検出素子
８０  制御部
８２  電流検出部
８４  電流比較部
８６  ゲート駆動部
８８  力率改善回路制御部
９０  過電圧保護回路部
９２  過電流保護回路部
９４  過熱保護回路部
９６  ゼロクロス検出部
【図１】
2020039209.tif 000003
【図２】
2020039209.tif 000004
【図３】
2020039209.tif 000005
【図４】
2020039209.tif 000006
【図５】
2020039209.tif 000007
【図６】
2020039209.tif 000008
【図７】
2020039209.tif 000009
【図８】
2020039209.tif 000010
【図９】
2020039209.tif 000011
【図１０】
2020039209.tif 000012
【図１１】
2020039209.tif 000013
【図１２】
2020039209.tif 000014
【図１３】
2020039209.tif 000015
【図１４】
2020039209.tif 000016
【図１５】
2020039209.tif 000017
【図１６】
2020039209.tif 000018