(57)【要約】【課題】複数のリールを制御する処理を容易化し、プログラム容量を削減することができる遊技機を提供する。【解決手段】遊技機は、外周面に複数種類の図柄が配列されたＭ個（Ｍは３以上の整数）のリール２０ａ〜２０ｃと、リール２０ａ〜２０ｃを制御する制御信号を、複数ビットの信号として、Ｍ個のリール２０ａ〜２０ｃに対して同一の端子群Ｄ４〜Ｄ７から出力する制御回路３１と、前記複数ビットの信号が入力されるＭ個のＩＣ３２〜３４とを備える。制御回路３１は、Ｍ個のＩＣ３２〜３４それぞれを介して、Ｍ個のリール２０ａ〜２０ｃそれぞれに対して制御信号を送信可能になっている。したがって、複数のリール２０ａ〜２０ｃを制御する処理を容易化し、プログラム容量を削減することができる。【選択図】図３
2020010777.tif 000002
【特許請求の範囲】
【請求項１】
外周面に複数種類の図柄が配列されたＭ個（Ｍは３以上の整数）のリールと、
前記リールを制御する制御信号を、複数ビットの信号として、Ｍ個の前記リールに対して同一の端子群から出力する制御回路と、
前記複数ビットの信号が入力されるＭ個のＩＣと、を備え、
前記制御回路は、Ｍ個の前記ＩＣそれぞれを介して、Ｍ個の前記リールそれぞれに対して前記制御信号を送信可能になっていることを特徴とする遊技機。
【請求項２】
Ｍ個の前記ＩＣは、同一のＩＣであり、
前記制御回路の前記端子群の各端子は、Ｍ個の前記ＩＣそれぞれの同一の端子に対して接続されていることを特徴とする請求項１に記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機に関する。
【背景技術】
【０００２】
従来から遊技機として、外周面に複数の図柄が配列されたリールを複数備えたスロットマシンが知られている。スロットマシンでは、遊技媒体としてのメダルを投入することで遊技開始可能な状態となり、遊技者によるスタートレバーやストップボタンへの操作に基づいて遊技が行なわれる。
【０００３】
スロットマシン等の遊技機においては、複数のリールを制御するための制御回路を備えており、この制御回路によって各リールの動作が制御される（例えば、特許文献１参照）。これら複数のリールを、それぞれ個別に動作させたり停止させたりするために、制御回路からは各リールに対して別々の制御信号を送信できるようにする必要がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−９３８４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、遊技機においては、記憶手段（メモリ）の容量に制限があること等から、各種制御に係るプログラムの容量を削減することが求められている。しかし、リールに関する制御については、各リールを個別に制御する必要があること等から、処理を簡潔にすることが難しく、プログラム容量を削減することが難しいものとなっていた。
【０００６】
本発明は、複数のリールを制御する処理を容易化し、プログラム容量を削減することができる遊技機を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明の遊技機は、外周面に複数種類の図柄が配列されたＭ個（Ｍは３以上の整数）のリールと、
前記リールを制御する制御信号を、複数ビットの信号として、Ｍ個の前記リールに対して同一の端子群から出力する制御回路と、
前記複数ビットの信号が入力されるＭ個のＩＣと、を備え、
前記制御回路は、Ｍ個の前記ＩＣそれぞれを介して、Ｍ個の前記リールそれぞれに対して前記制御信号を送信可能になっていることを特徴とする。
【０００８】
このような構成によれば、制御回路は、Ｍ個のリールに対して、同一の端子群から制御信号を出力する。例えば、制御回路が、Ｍ個のリールに対して異なる端子群から制御信号を出力するようになっている場合、制御信号を生成する際に、制御しようとするリールに応じた端子群から制御信号が出力されるようにするために、制御しようとするリールに応じて異なる処理を行う必要がある。しかし、本構成によれば、Ｍ個のリールに対して、同一の端子群から制御信号を出力するようになっていることにより、Ｍ個のリールに対して同様の処理で制御信号を生成して出力することが可能となる。したがって、複数のリールを制御する処理を容易化し、プログラム容量を削減することができる。
【０００９】
また、Ｍ個のリールに対して同一の端子群から出力される制御信号が、Ｍ個のリールそれぞれに対応したＭ個のＩＣそれぞれを介して送られるため、同一の端子群から出力される制御信号によって、Ｍ個のリールそれぞれを個別に制御することが可能となる。
【００１０】
また、本発明の前記構成において、Ｍ個の前記ＩＣは、同一のＩＣであり、
前記制御回路の前記端子群の各端子は、Ｍ個の前記ＩＣそれぞれの同一の端子に対して接続されていることが好ましい。
【００１１】
このような構成によれば、Ｍ個のＩＣが同一であり、かつ制御回路の端子群の各端子が、Ｍ個のＩＣそれぞれの同一の端子に接続されるので、設計時や組み立て時における配線作業を容易化し、配線ミス等を防止することができる。また、各ＩＣの反応速度や駆動力が統一されるので、制御回路におけるタイミング制御や基板設計等が容易化できる。
【発明の効果】
【００１２】
本発明の遊技機によれば、複数のリールを制御する処理を容易化し、プログラム容量を削減することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施の形態に係る遊技機を示す斜視図である。
【図２】同、励磁パターンを説明するための図である。
【図３】同、メインＣＰＵとフリップフロップとリールとの接続状態を説明するための図である。
【図４】同、フリップフロップを通過する信号を説明するための図である。
【図５】同、励磁パターン更新処理を説明するためのフローチャートである。
【図６】同、励磁パターンテーブルを説明するための図である。
【図７】従来の遊技機における励磁パターン更新処理を説明するためのフローチャートである。
【図８】本発明の第２の実施の形態に係る遊技機の、メインＣＰＵとフリップフロップとリールとの接続状態を説明するための図である。
【図９】同、フリップフロップを通過する信号を説明するための図である。
【図１０】本発明の第３の実施の形態に係る遊技機の、メインＣＰＵとフリップフロップとリールとの接続状態を説明するための図である。
【図１１】同、フリップフロップを通過する信号を説明するための図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照して説明する。なお、以下では遊技機の一つであるスロットマシンについて説明するが、本発明に係る遊技機は、スロットマシンに限ることなく、パチンコ遊技機等のその他の遊技機であってもよい。
（第１の実施の形態）
図１に示すように、本発明のスロットマシン（遊技機）１０は、遊技者側を向く面である前面側が開口された箱状の筐体１１と、当該筐体１１の前面側開口を開閉する前面扉１２とを備えている。筐体１１には、回転自在な第１リール２０ａ、第２リール２０ｂおよび第３リール２０ｃがユニット化されたリールユニットと、メダルの払い出しを行うホッパー装置等が収納されている。また、前面扉１２は、上扉１２ａと下扉１２ｂとに分割されており、これら上扉１２ａおよび下扉１２ｂはそれぞれ筐体１１に対して開閉自在となっている。
【００１５】
上扉１２ａには、液晶ディスプレイ（表示手段）１３、スピーカ１４などの演出用の装置、および、表示窓１６が設けられている。液晶ディスプレイ１３は、各種演出用の画像（動画、静止画）を表示する。また、スピーカ１４は、各種演出用の音（音楽、効果音、音声等）を出力する。なお、演出用の装置としては、液晶ディスプレイやスピーカの他にランプ（ＬＥＤ）などの電飾装置、アクチュエータ等で動作可能な可動役物などを設けても良い。
【００１６】
表示窓１６の奥には、リールユニットが、その一部を表示窓１６の外から視認可能に配置されている。各リール２０ａ〜２０ｃの外周面には、複数種類の図柄が一列に配置されており、各リール２０ａ〜２０ｃが停止すると表示窓１６を通して１リール当たり３個の図柄（上段図柄、中段図柄、下段図柄）が表示される。また、表示窓１６には、各リール２０ａ〜２０ｃの図柄を視認するための表示位置として、上段、中段、下段が設けられており、各リール２０ａ〜２０ｃの表示位置の組合せによって有効ラインが設定されている。なお、本実施形態の遊技機では、第１リール２０ａの中段と、第２リール２０ｂの中段と、第３リール２０ｃの中段とによって有効ラインが構成されている。また、本実施の形態の遊技機では、１回の遊技に関して必要なメダルの数（規定枚数）が、３枚に設定されており、規定枚数のメダルが投入されると、有効ラインが有効化される。
【００１７】
スロットマシン１０では、遊技開始に伴って各リール２０ａ〜２０ｃが回転を開始するとともに当選役抽選が実行されて当選役のいずれかの当選またはハズレ（不当選）が決定される。次いで、リール２０ａ〜２０ｃが停止したときに、当選役抽選で当選した当選役に対応する図柄組合せが有効ラインに表示されると、この当選役が入賞となり、入賞した当選役に対応する処理（入賞処理）が実行される。
【００１８】
下扉１２ｂには、メダルを投入するメダル投入口２２、クレジットされたメダルをベットするためのベットボタン２３、遊技を開始する際に操作されるスタートレバー（遊技開始操作手段）２４、回転しているリールを停止させるためのストップボタン（停止操作手段）２６ａ，２６ｂ，２６ｃ、ホッパー装置によりメダルを払い出す払い出し口２７、払い出し口２７から払い出されたメダルを受けるメダル受け皿２８が設けられている。また、メダル投入口２２の奥には、メダル投入口２２から投入されたメダルの通過を検知するメダルセンサが設けられている。
【００１９】
スロットマシン１０では、メダル投入口２２にメダルが投入、または、ベットボタン２３が操作され規定枚数のメダルがベットされることで、スタートレバー２４の操作が有効化される。また、有効化されたスタートレバー２４が操作されると遊技が開始される。遊技が開始されると、各リール２０ａ〜２０ｃが回転を開始し、各リール２０ａ〜２０ｃの回転速度が一定速度に到達して定常回転となるとストップボタン２６ａ〜２６ｃの操作が有効化される。また、有効化されたストップボタン２６ａ〜２６ｃが操作されると、操作されたストップボタン２６ａ〜２６ｃに対応する各リール２０ａ〜２０ｃを停止する。
【００２０】
スロットマシン１０の内部には、メイン制御基板（主制御装置）３０と、サブ制御基板（副制御装置）とが設けられている（図３参照）。メイン制御基板３０は、ベットボタン２３、スタートレバー２４、ストップボタン２６ａ〜２６ｃ、メダルセンサ等の入力手段からの入力信号を受けて、遊技を実行するための各種の演算を行い、演算結果に基づいてリールユニットや、ホッパー装置等の出力手段の制御を行う。また、サブ制御基板は、メイン制御基板３０から送られてくる信号を受けて、演出を実行するための各種の演算を行い、演算結果に基づいて液晶ディスプレイ１３およびスピーカ１４等の演出用の装置の制御を行う。
【００２１】
また、メイン制御基板３０とサブ制御基板とは電気的に接続されており、メイン制御基板３０からサブ制御基板へは遊技状態を示す情報など各種情報（信号）の送信が可能となっているが、サブ制御基板からメイン制御基板３０へは情報を送信できないようになっている。
また、メイン制御基板３０やサブ制御基板等の各基板の機能は、各種のプロセッサ（ＣＰＵ、ＤＳＰ等）、ＩＣ、あるいはＲＯＭやＲＡＭ等の情報記憶媒体等のハードウェアや、ＲＯＭ等に予め記憶されている所定のプログラムからなるソフトウェアにより実現される。
【００２２】
各リール２０ａ〜２０ｃは、４相のステッピングモータを備えている。そして、このステッピングモータを１−２相励磁方式で制御することにより各リール２０ａ〜２０ｃが回転するようになっている。具体的には、ステッピングモータは、ロータと第１相、第２相、第３相、第４相の４相のコイルを有するステータとを備えており、第１相〜第４相のコイルが順次励磁されることにより、ロータが回転するようになっている。そして、各リール２０ａ〜２０ｃに対応するステッピングモータのロータが回転することにより、各リール２０ａ〜２０ｃが回転するようになっている。
【００２３】
以下では、第１〜第３リール２０ａ〜２０ｃそれぞれの、第１相のコイルに送られる信号を「第１回動ステッピングモータ第１相信号」、「第２回動ステッピングモータ第１相信号」、「第３回動ステッピングモータ第１相信号」と呼び、第２相のコイルに送られる信号を「第１回動ステッピングモータ第２相信号」、「第２回動ステッピングモータ第２相信号」、「第３回動ステッピングモータ第２相信号」と呼び、第３相のコイルに送られる信号を「第１回動ステッピングモータ第３相信号」、「第２回動ステッピングモータ第３相信号」、「第３回動ステッピングモータ第３相信号」と呼び、第４相のコイルに送られる信号を「第１回動ステッピングモータ第４相信号」、「第２回動ステッピングモータ第４相信号」、「第３回動ステッピングモータ第４相信号」と呼ぶこととする。これらの各制御信号が、リール２０ａ〜２０ｃの各相コイルに送られることにより、各相コイルが励磁される。
【００２４】
リール２０ａ〜２０ｃを回転させる場合には、例えば、第１相〜第４相のコイルを順に、図２に示すパターンで励磁させる。なお、図２に示す丸印は、対応するコイルを励磁させることを示している。図２に示す順序で、励磁パターンを更新していくことにより、リール２０ａ〜２０ｃが正転するようになっている。また、リール２０ａ〜２０ｃを停止させる場合には、第１相〜第４相のすべてのコイルを励磁させる（全相励磁する）。そして、リール２０ａ〜２０ｃの停止後に第１相〜第４相のすべてのコイルに対する励磁を止める。
なお、図２に示すもの以外の順序で励磁パターンを更新することとしてもよい。例えば、図２に示す順序と逆の順序で励磁パターンを更新することにより、リール２０ａ〜２０ｃを反転させることができる。また、励磁方式やステッピングモータの相の数は本実施形態のものに限られない。励磁方式やステッピングモータの相の数等に合わせて適宜読み換えることで、本発明を適用することが可能である。
【００２５】
リール２０ａ〜２０ｃを制御するための制御信号は、図３に示すメイン制御基板３０のメインＣＰＵ（制御回路）３１から出力される。
メイン制御基板３０は、メインＣＰＵ３１と、３個のフリップフロップ（ＩＣ：集積回路）３２，３３，３４とを備えている。また、フリップフロップ３２は第１出力ポートを構成し、フリップフロップ３３は第２出力ポートを構成し、フリップフロップ３４は第３出力ポートを構成する。ここで、出力ポートとは、メインＣＰＵ３１がリール２０ａ〜２０ｃ等の周辺機器に対して信号を送信するときに用いる回路であって、ビット値「０」または「１」を出力することができる回路を意味する。
【００２６】
メインＣＰＵ３１は、出力端子Ｄ０〜Ｄ７を有している。そして、メインＣＰＵ３１は、出力端子Ｄ０〜Ｄ７から８ビットのデータを出力可能になっている。また、フリップフロップ３２は入力端子Ｄ１〜Ｄ８と出力端子Ｑ１〜Ｑ８とを有しており、同じ番号が付された入力端子と出力端子とがそれぞれ対応している。また、フリップフロップ３３，３４も同様に、入力端子Ｄ１〜Ｄ８と出力端子Ｑ１〜Ｑ８とを有しており、同じ番号が付された入力端子と出力端子とがそれぞれ対応している。
なお、メインＣＰＵ３１およびフリップフロップ３２〜３４はこれ以外にも複数の端子を有している。
【００２７】
メインＣＰＵ３１の出力端子Ｄ０は、フリップフロップ３２〜３４の入力端子Ｄ１に配線ＭＤ０を介して接続されている。また、メインＣＰＵ３１の出力端子Ｄ１は、フリップフロップ３２〜３４の入力端子Ｄ２に配線ＭＤ１を介して接続されている。また、メインＣＰＵ３１の出力端子Ｄ２は、フリップフロップ３２〜３４の入力端子Ｄ３に配線ＭＤ２を介して接続されている。また、メインＣＰＵ３１の出力端子Ｄ３は、フリップフロップ３２〜３４の入力端子Ｄ４に配線ＭＤ３を介して接続されている。また、メインＣＰＵ３１の出力端子Ｄ４は、フリップフロップ３２〜３４の入力端子Ｄ５に配線ＭＤ４を介して接続されている。また、メインＣＰＵ３１の出力端子Ｄ５は、フリップフロップ３２〜３４の入力端子Ｄ６に配線ＭＤ５を介して接続されている。また、メインＣＰＵ３１の出力端子Ｄ６は、フリップフロップ３２〜３４の入力端子Ｄ７に配線ＭＤ６を介して接続されている。また、メインＣＰＵ３１の出力端子Ｄ７は、フリップフロップ３２〜３４の入力端子Ｄ８に配線ＭＤ７を介して接続されている。そして、配線ＭＤ０〜ＭＤ７は、メインＣＰＵ３１からフリップフロップ３２〜３４へ８ビットのデータを送信可能なデータバスとなっている。そして、メインＣＰＵ３１は、出力端子Ｄ０〜Ｄ７から各フリップフロップ３２〜３４へ、８ビットのデータをパラレル通信で送信することが可能となっている。
【００２８】
また、フリップフロップ３２の出力端子Ｑ５〜Ｑ８は、第１リール２０ａに接続されている。具体的には、フリップフロップ３２の出力端子Ｑ５は、第１リール２０ａの第１相のコイルに接続されている。また、フリップフロップ３２の出力端子Ｑ６は、第１リール２０ａの第２相のコイルに接続されている。また、フリップフロップ３２の出力端子Ｑ７は、第１リール２０ａの第３相のコイルに接続されている。また、フリップフロップ３２の出力端子Ｑ８は、第１リール２０ａの第４相のコイルに接続されている。
また、フリップフロップ３３の出力端子Ｑ５〜Ｑ８は、第２リール２０ｂに接続されている。具体的には、フリップフロップ３３の出力端子Ｑ５は、第２リール２０ｂの第１相のコイルに接続されている。また、フリップフロップ３３の出力端子Ｑ６は、第２リール２０ｂの第２相のコイルに接続されている。また、フリップフロップ３３の出力端子Ｑ７は、第２リール２０ｂの第３相のコイルに接続されている。また、フリップフロップ３３の出力端子Ｑ８は、第１リール２０ｂの第４相のコイルに接続されている。
また、フリップフロップ３４の出力端子Ｑ５〜Ｑ８は、第３リール２０ｃに接続されている。具体的には、フリップフロップ３４の出力端子Ｑ５は、第３リール２０ｃの第１相のコイルに接続されている。また、フリップフロップ３４の出力端子Ｑ６は、第３リール２０ｃの第２相のコイルに接続されている。また、フリップフロップ３４の出力端子Ｑ７は、第３リール２０ｃの第３相のコイルに接続されている。また、フリップフロップ３４の出力端子Ｑ８は、第３リール２０ｃの第４相のコイルに接続されている。
なお、より具体的には、フリップフロップ３２〜３４の出力端子Ｑ５〜Ｑ８とリール２０ａ〜２０ｃの各コイルとは、リール２０ａ〜２０ｃを駆動するための駆動回路（例えば、ダーリントントランジスタ等の増幅回路）（図示せず）を介して接続されている。また、メインＣＰＵ３１からリール２０ａ〜２０ｃまでの信号経路に、フリップフロップ３２〜３４とは別の、他のＩＣや電子部品が介在していてもよい。
【００２９】
メインＣＰＵ３１の出力端子Ｄ０〜Ｄ７からは、８ビットのデータが出力される。そして、メインＣＰＵ３１の出力端子Ｄ０〜Ｄ７から出力されたデータが、適宜フリップフロップ３２〜３４を介してリール２０ａ〜２０ｃに送られるようになっている。
【００３０】
ここで、各フリップフロップ３２〜３４を介して送られる信号について図４を参照しながら説明する。図４は、各フリップフロップ３２〜３４の各入力端子Ｄ１〜Ｄ８および各出力端子Ｑ１〜Ｑ８を通る信号をまとめた表である。換言すると、各フリップフロップ３２〜３４の各入力端子Ｄ１〜Ｄ８および各出力端子Ｑ１〜Ｑ８（ビット０〜７の各ビット）には、図４に示す各信号が割り当てられている。
【００３１】
フリップフロップ３２の入力端子Ｄ１から出力端子Ｑ１へは「外部信号１」が送られ、入力端子Ｄ２から出力端子Ｑ２へは「外部信号２」が送られ、入力端子Ｄ３から出力端子Ｑ３へは「外部信号３」が送られ、入力端子Ｄ４から出力端子Ｑ４へは「メダル払出装置信号」が送られ、入力端子Ｄ５から出力端子Ｑ５へは「第１回動ステッピングモータ第１相信号」が送られ、入力端子Ｄ６から出力端子Ｑ６へは「第１回動ステッピングモータ第２相信号」が送られ、入力端子Ｄ７から出力端子Ｑ７へは「第１回動ステッピングモータ第３相信号」が送られ、入力端子Ｄ８から出力端子Ｑ８へは「第１回動ステッピングモータ第４相信号」が送られるようになっている。
【００３２】
また、フリップフロップ３３の入力端子Ｄ１から出力端子Ｑ１へは「メダル投入信号」が送られ、入力端子Ｄ２から出力端子Ｑ２へは「メダル払出信号」が送られ、入力端子Ｄ３から出力端子Ｑ３へは「外部信号４」が送られ、入力端子Ｄ４から出力端子Ｑ４へは「外部信号５」が送られ、入力端子Ｄ５から出力端子Ｑ５へは「第２回動ステッピングモータ第１相信号」が送られ、入力端子Ｄ６から出力端子Ｑ６へは「第２回動ステッピングモータ第２相信号」が送られ、入力端子Ｄ７から出力端子Ｑ７へは「第２回動ステッピングモータ第３相信号」が送られ、入力端子Ｄ８から出力端子Ｑ８へは「第２回動ステッピングモータ第４相信号」が送られるようになっている。
【００３３】
また、フリップフロップ３４の入力端子Ｄ１から出力端子Ｑ１へは「停止表示器１信号」が送られ、入力端子Ｄ２から出力端子Ｑ２へは「停止表示器２信号」が送られ、入力端子Ｄ３から出力端子Ｑ３へは「停止表示器３信号」が送られ、入力端子Ｄ４から出力端子Ｑ４へは「ブロッカーソレノイド信号」が送られ、入力端子Ｄ５から出力端子Ｑ５へは「第３回動ステッピングモータ第１相信号」が送られ、入力端子Ｄ６から出力端子Ｑ６へは「第３回動ステッピングモータ第２相信号」が送られ、入力端子Ｄ７から出力端子Ｑ７へは「第３回動ステッピングモータ第３相信号」が送られ、入力端子Ｄ８から出力端子Ｑ８へは「第３回動ステッピングモータ第４相信号」が送られるようになっている。
【００３４】
すなわち、メインＣＰＵ３１の出力端子Ｄ０からは「外部信号１」、「メダル投入信号」、「停止表示器１信号」が適宜出力され、メインＣＰＵ３１の出力端子Ｄ１からは「外部信号２」、「メダル払出信号」、「停止表示器２信号」が適宜出力され、メインＣＰＵ３１の出力端子Ｄ２からは「外部信号３」、「外部信号４」、「停止表示器３信号」が適宜出力され、メインＣＰＵ３１の出力端子Ｄ３からは「メダル払出装置信号」、「外部信号５」、「ブロッカ―ソレノイド信号」が適宜出力され、メインＣＰＵ３１の出力端子Ｄ４からは「第１回動ステッピングモータ第１相信号」、「第２回動ステッピングモータ第１相信号」、「第３回動ステッピングモータ第１相信号」が適宜出力され、メインＣＰＵ３１の出力端子Ｄ５からは「第１回動ステッピングモータ第２相信号」、「第２回動ステッピングモータ第２相信号」、「第３回動ステッピングモータ第２相信号」が適宜出力され、メインＣＰＵ３１の出力端子Ｄ６からは「第１回動ステッピングモータ第３相信号」、「第２回動ステッピングモータ第３相信号」、「第３回動ステッピングモータ第３相信号」が適宜出力され、メインＣＰＵ３１の出力端子Ｄ７からは「第１回動ステッピングモータ第４相信号」、「第２回動ステッピングモータ第４相信号」、「第３回動ステッピングモータ第４相信号」が適宜出力されるようになっている。また、メインＣＰＵ３１の出力端子Ｄ０〜Ｄ７から各フリップフロップ３２〜３４に送る信号は、８ビットのパラレル信号として出力される。
なお、メインＣＰＵ３１の出力端子Ｄ０〜Ｄ７は、それぞれ上述の信号以外の信号も出力するようになっていてもよい。また、メインＣＰＵ３１の出力端子Ｄ０〜Ｄ７から各ＩＣに送る信号は、必ずしも８ビットのパラレル信号として出力されるものでなくてもよい。
【００３５】
メインＣＰＵ３１の出力端子Ｄ０〜Ｄ７からは、上述の各信号を含む各種データ信号が順次出力されており、各フリップフロップ３２〜３４は、対応する信号を保持（ラッチ）することで、入力端子Ｄ１〜Ｄ８から出力端子Ｑ１〜Ｑ８へ信号を送るようになっている。すなわち、例えば、メインＣＰＵ３１の出力端子Ｄ０〜Ｄ７から、「外部信号１」、「外部信号２」、「外部信号３」、「メダル払出装置信号」、「第１回動ステッピングモータ第１相信号」、「第１回動ステッピングモータ第２相信号」、「第１回動ステッピングモータ第３相信号」および「第１回動ステッピングモータ第４相信号」の８つのデータ信号に対応する８ビットのパラレル信号が出力される際に、メインＣＰＵ３１のパルス出力端子ＰＯ０から配線ＷＲ１を介してフリップフロップ３２に書き込み信号が送られる（図３参照）。そして、フリップフロップ３２が、配線ＷＲ１を介して送られる書き込み信号の立ち上がりエッジに従って、これらのデータ信号を保持することで、これらのデータ信号がフリップフロップ３２から出力され、フリップフロップ３２を介して周辺機器に送られる。フリップフロップ３３，３４についても同様であり、メインＣＰＵ３１から各フリップフロップ３３，３４に対応するデータ信号（パラレル信号）が出力される際に、メインＣＰＵ３１のパルス出力端子ＰＯ１，ＰＯ２から配線ＷＲ２，３を介してフリップフロップ３３，３４に書き込み信号が送られ、各データ信号がフリップフロップ３３，３４を介して周辺機器に送られる。
以上のように、本実施の形態の遊技機においては、フリップフロップ３２〜３４は、８入力のＤフリップフロップとなっている。そして、各フリップフロップ３２〜３４が、対応するデータ信号が送られる際に同時にメインＣＰＵ３１から送られる書き込み信号に従って、対応するデータ信号を保持することにより、各種データ信号がフリップフロップ３２〜３４を介して送られるようになっている。なお、ＩＣ３２〜３４は、フリップフロップでなくてもよく、メインＣＰＵ３１の出力端子Ｄ０〜Ｄ７から出力されるデータのうち、リール２０ａ〜２０ｃのそれぞれに対して送られるデータを、それぞれのリール２０ａ〜２０ｃに対して個別に伝達できる回路であればよい。また、メインＣＰＵ３１とＩＣ３２〜３４との間に他のＩＣが介在していてもよい。
【００３６】
なお、「メダル投入信号」、「メダル払出信号」、「外部信号１」、「外部信号２」、「外部信号３」、「外部信号４」、「外部信号５」は、遊技機の状態を知らせるために、筐体１１内部の上方に設けられた外部集中端子板に送られる信号である。これらの信号は、電子回路基板としての外部集中端子板を介して、遊技機の状態を監視するホールコンピュータに送られる。そして、ホールコンピュータは、これらの信号に基づいて、異常が発生していないかどうか監視する。ここで、「メダル投入信号」は、１回の遊技毎に投入されたメダルの数を知らせる信号である。「メダル払出信号」は、メダルの払い出し数を知らせる信号である。「外部信号１」、「外部信号２」、「外部信号３」は、それぞれいわゆるＲＢ、ＢＢ、ＡＲＴ等の作動回数をカウント可能にする信号である。「外部信号４」は、不正行為が行われているおそれがあると内部で判断した場合に、これを知らせる信号である。「外部信号５」は、前面扉１２が開放されていることを知らせる信号である。
また、「停止表示器１信号」、「停止表示器２信号」、「停止表示器３信号」は、それぞれストップボタン２６ａ〜２６ｃに内蔵される赤色ＬＥＤおよび青色ＬＥＤの点灯／消灯を制御する信号である。そして、これらの信号によって、各ストップボタン２６ａ〜２６ｃを赤色または青色に光らせることで、各ストップボタン２６ａ〜２６ｃの操作が有効か無効かを遊技者に報知する。
また、「ブロッカーソレノイド信号」は、メダルの投入を防ぐブロッカーのＯＮ／ＯＦＦを制御する信号である。ブロッカーがＯＮ状態のときには、メダル投入口２２から投入されたメダルを、ブロッカーがはじいて、メダル受け皿２８に向けて排出させる。一方、ブロッカーがＯＦＦ状態の時には、メダル投入口２２から投入されたメダルがホッパー装置に向けて流され、メダルがベットあるいは貯留される。
また、「メダル払出装置信号」は、ホッパー装置によるメダルの払い出しを制御する信号である。ホッパー装置は、「メダル払出装置信号」を受けて、所定の枚数のメダルを払い出す。
【００３７】
次に、メインＣＰＵ３１における、リール２０ａ〜２０ｃを制御するための信号の生成について図５および図６を参照しながら説明する。メインＣＰＵ３１は、図５に示す励磁パターン更新処理によって励磁パターンを更新し、この励磁パターンを出力端子Ｄ０〜Ｄ７（より具体的には、出力端子Ｄ４〜Ｄ７）から出力して、リール２０ａ〜２０ｃを制御する。
【００３８】
メインＣＰＵ３１は、図６に示す励磁パターンテーブル６０から励磁パターンを取得する（ステップＳ１）。ここで、励磁パターンテーブル６０は、励磁パターンが登録されたものであり、メイン制御基板３０のＲＯＭ（図示せず）に格納されている。図６に示すように、励磁パターンテーブル６０に登録された各データは８ビットのデータとなっている。また、この登録された各データのうち、上位４ビット（４ビット目から７ビット目）が励磁パターンとなっている。具体的には、４ビット目に「第１回動ステッピングモータ第１相信号」、「第２回動ステッピングモータ第１相信号」および「第３回動ステッピングモータ第１相信号」のデータが割り当てられており、５ビット目に「第１回動ステッピングモータ第２相信号」、「第２回動ステッピングモータ第２相信号」および「第３回動ステッピングモータ第２相信号」のデータが割り当てられており、６ビット目に「第１回動ステッピングモータ第３相信号」、「第２回動ステッピングモータ第３相信号」および「第３回動ステッピングモータ第３相信号」のデータが割り当てられており、７ビット目に「第１回動ステッピングモータ第４相信号」、「第２回動ステッピングモータ第４相信号」および「第３回動ステッピングモータ第４相信号」のデータが割り当てられている。なお、下位４ビットには、「０」が割り当てられている。そして、ステップＳ１の処理においては、励磁パターンテーブル６０から、励磁パターンのデータを含む８ビットのデータを取得する。換言すると、メインＣＰＵ３１は、励磁パターンテーブル６０から、１つの励磁パターンを取得する。
【００３９】
次いで、メインＣＰＵ３１は、リール２０ａ〜２０ｃのうち、今回の励磁パターン更新処理において励磁パターンを更新するリールに対応する出力ポート（フリップフロップ３２〜３４）に送るデータの、現在の値（合成前の値：合成前データ）を取得する（ステップＳ２）。
【００４０】
次いで、メインＣＰＵ３１は、ステップＳ２で取得した合成前データの下位４ビットをマスクする（ステップＳ３）。次いで、メインＣＰＵ３１は、ステップＳ３でマスクした合成前データと、ステップＳ１で取得した励磁パターンのデータを含む８ビットのデータとを合成する（ステップＳ４）。すなわち、メインＣＰＵ３１の出力端子Ｄ０〜Ｄ７から出力されるデータは８ビットのデータであり、励磁パターンテーブル６０から取得されるデータおよびこのデータと合成される合成前データは８ビットのデータとなっているが、励磁パターンとしての情報を持つのは、励磁パターンテーブル６０から取得されるデータの上位４ビットであるため、下位４ビットをマスクしてデータを合成することにより、当該合成によって出力端子Ｄ０〜Ｄ７から出力されるデータの下位４ビットに影響が出ることがないようにしている。具体的には、例えば、ステップＳ１で「００１１００００」という励磁パターンのデータを含む８ビットのデータを取得し、ステップＳ２で「０００１０００１」という合成前データ（外部信号１がＯＮ状態のデータ）を取得したとする。このときに、ステップＳ３の処理では、ステップＳ２で取得した合成前データ「０００１０００１」とマスク用データ「００００１１１１」とのＡＮＤ（論理積）をとり、「０００００００１」というデータを得る。次いで、ステップＳ４の処理では、ステップＳ３で取得したデータ（マスクした合成前データ）「０００００００１」と、ステップＳ１で取得したデータ「００１１００００」とのＯＲ（論理和）をとることで、「００１１０００１」という合成データ（合成後データ）を得る。以上のような処理により、下位４ビットの値を維持したまま、上位４ビット（励磁パターン）を更新することができる。
なお、下位４ビットをマスクして２つのデータを合成する処理は、上記のものに限られず、更新したくない値である下位４ビットの値を更新することなく、励磁パターンを更新できる処理であればよい。
【００４１】
次いで、メインＣＰＵ３１は、ステップＳ４で得られた合成データ（合成後データ）を、励磁パターンを更新するリール２０ａ〜２０ｃに対応する出力ポートに送るデータとして保存する（ステップＳ５）。そして、この保存されたデータが、所定のタイミングで、対応する出力ポートを介して、対応するリール２０ａ〜２０ｃに送られる。なお、合成後データは、作成した時に対応するリール２０ａ〜２０ｃに向けて送られるようにしてもよい。
【００４２】
以上により、対応するリール２０ａ〜２０ｃに送られる励磁パターンが更新される。また、リール２０ａ〜２０ｃの回転中は、図６（ａ）に示す１〜８の更新順序で励磁パターンの更新を繰り返し行う。また、リール２０ａ〜２０ｃを停止させる場合には、図６（ｂ）に示す１〜２の更新順序で励磁パターンを更新することにより、第１相〜第４相のすべてのコイルを励磁してリール２０ａ〜２０ｃを停止させ、その後第１相〜第４相のすべてのコイルに対する励磁を止める。
【００４３】
なお、合成前データおよび合成後データと、メインＣＰＵ３１の出力端子Ｄ０〜Ｄ７とは、同じ番号が付されたビットと出力端子とが互いに対応している。すなわち、合成後データの０ビット目のデータが、出力端子Ｄ０から出力され、合成後データの１ビット目のデータが、出力端子Ｄ１から出力され、合成後データの２ビット目のデータが、出力端子Ｄ２から出力され、合成後データの３ビット目のデータが、出力端子Ｄ３から出力され、合成後データの４ビット目のデータが、出力端子Ｄ４から出力され、合成後データの５ビット目のデータが、出力端子Ｄ５から出力され、合成後データの６ビット目のデータが、出力端子Ｄ６から出力され、合成後データの７ビット目のデータが、出力端子Ｄ７から出力される。そして、このような８ビットのデータが出力されることから、出力端子Ｄ０〜Ｄ７を、それぞれビット０〜ビット７と呼ぶことがある。同様に、フリップフロップ３２〜３４それぞれの、入力端子Ｄ１〜Ｄ７および出力端子Ｑ１〜Ｑ７も、それぞれビット０〜ビット７と呼ぶことがある。また、配線ＭＤ０〜ＭＤ７も、それぞれビット０〜ビット７と呼ぶことがある。
また、合成前データあるいは合成後データの下位４ビットについては、それぞれ所定のタイミングでビット毎にセット／リセットが行われる。そして、このビット毎のセット／リセットにより生成された各信号と、励磁パターン更新処理により更新された励磁パターンとが、所定のタイミングでメインＣＰＵ３１の出力端子Ｄ０〜Ｄ７から出力される。
【００４４】
ここで、従来の遊技機における問題点について図４および図７を参照しながら説明する。従来の遊技機においては、例えば、図４に示すように、第２リール２０ｂに対する信号と、第３リール２０ｃに対する信号とが同一の出力ポート（フリップフロップ３３）を介して送られていた。このため、励磁パターン更新処理における処理数が多くなってしまっていた。
【００４５】
この従来の遊技機においては、図７に示すように、本発明の遊技機同様、メインＣＰＵ３１は、励磁パターンを取得し（ステップＳ１１）、励磁パターンを更新するリール２０ａ〜２０ｃに対応する出力ポートに送るデータの現在の値（合成前の値：合成前データ）を取得する（ステップＳ１２）。
次いで、メインＣＰＵ３１は、今回の励磁パターン更新処理においては第２リール２０ｂの励磁パターンを更新するのか否か判定する（ステップＳ１３）。
【００４６】
第２リール２０ｂの励磁パターンを更新する場合（ステップＳ１３でＹｅｓ）、メインＣＰＵ３１は、ステップＳ１２で取得した合成前データの上位４ビットをマスクする（ステップＳ１４）。
次いで、メインＣＰＵ３１は、マスクした合成前データの上位４ビットと下位４ビットとを反転させる（ステップＳ１５）。次いで、メインＣＰＵ３１は、この反転したデータと、ステップＳ１１で取得した励磁パターンとを合成する（ステップＳ１６）。次いで、メインＣＰＵ３１は、合成により得られたデータの上位４ビットと下位４ビットとを反転させる（ステップＳ１７）。次いで、メインＣＰＵ３１は、ステップＳ１６で合成し、ステップＳ１７で反転することにより得られたデータ（合成後データ）を、第２リール２０ｂおよび第３リール２０ｃに対応する出力ポートに送るデータとして保存する（ステップＳ１８）。
なお、ステップＳ１３でＮｏの場合の処理（ステップＳ１９,Ｓ２０，Ｓ１８）は、前述のステップＳ３，Ｓ４，Ｓ５の処理と同様のため、説明を省略する。
【００４７】
以上のように、この従来の遊技機においては、第２リール２０ｂに対応するフリップフロップと、第３リール２０ｃに対応するフリップフロップとが同一であるため、当該フリップフロップ３３に対してメインＣＰＵ３１の出力端子Ｄ０〜Ｄ７から出力するデータは、第２リール２０ｂに対するデータと第３リール２０ｃに対するデータとを含んでいる必要がある。よって、メインＣＰＵ３１の出力端子Ｄ０〜Ｄ７のうち、第２リール２０ｂを制御する信号が出力される端子と、第３リール２０ｃを制御する信号が出力される端子とは、別の端子となってしまう。換言すると、当該フリップフロップ３３に対してメインＣＰＵ３１の出力端子Ｄ０〜Ｄ７から出力するデータにおいて、第２リール２０ｂに対するデータと、第３リール２０ｃに対するデータとは、別々のビットに割り当てられている必要がある。このため、ステップＳ１４〜Ｓ１７のように、上位ビットと下位ビットとを反転させて計算する処理等が必要となり、励磁パターン更新処理に係るプログラムのコード量等が増加してしまうこととなる。また、本実施の形態の遊技機においては、どの出力ポートに対する処理なのかという情報があれば、どのリール２０ａ〜２０ｃに対する処理なのか判定することなく処理が行なえるのに対し、従来の遊技機においては、ステップＳ１３のように、どのリール２０ａ〜２０ｃに対する処理なのか判定する処理が必要となり、プログラムのコード量等が増加してしまうこととなる。また、下位４ビットに励磁パターンが割り当てられたテーブルデータを用意することで、反転処理等を省くことも可能であるが、この場合、テーブルデータのデータ量が増加してしまうこととなる。
【００４８】
これに対し、本実施の形態の遊技機によれば、メインＣＰＵ３１は、３個のリール２０ａ〜２０ｃに対して、同一の端子群Ｄ４〜Ｄ７から制御信号を出力するので、３個のリール２０ａ〜２０ｃに対して同じ励磁パターン更新処理で制御信号を生成して出力することができる。したがって、複数のリールを制御する処理を容易化し、プログラム容量を削減することができる。なお、図７に示す従来の遊技機における励磁パターン更新処理に対し、図５に示す本実施の形態の遊技機における励磁パターン更新処理によれば、プログラムの容量を約半分に抑えることができる。
【００４９】
また、３個のリール２０ａ〜２０ｃに対して同一の端子群Ｄ４〜Ｄ７から出力される制御信号が、３個のリール２０ａ〜２０ｃそれぞれに対応した３個のフリップフロップ３２〜３４それぞれを介して送られるため、同一の端子群Ｄ４〜Ｄ７から出力される制御信号によって、３個のリール２０ａ〜２０ｃをそれぞれ個別に制御することが可能となる。
【００５０】
また、３個のフリップフロップ３２〜３４は、同一のＩＣとなっている。すなわち、回路の種類（例えば、Ｄフリップフロップ、Ｄラッチ等）だけではなく、端子数等も同一の、型番が同一のＩＣとなっている。そして、メインＣＰＵ３１の出力端子Ｄ４〜Ｄ７の各端子は、３個のフリップフロップ３２〜３４の同一の各入力端子Ｄ５〜Ｄ８に対して接続されている。したがって、設計時や組み立て時における配線作業を容易化し、配線ミス等を防止することができる。また、フリップフロップ３２〜３４は、反応速度や駆動力が同一であるため、メインＣＰＵ３１におけるタイミング制御やメイン制御基板３０の設計等が容易化できる。
【００５１】
なお、メインＣＰＵ３１の出力端子Ｄ０〜Ｄ７から出力されフリップフロップ３２〜３４に送られる信号のうち、リール２０ａ〜２０ｃを制御する信号以外の信号は、リール２０ａ〜２０ｃを制御する信号と異なり、それぞれビット毎にセット／リセットを行い生成すればよく、リール２０ａ〜２０ｃを制御する信号のように複数ビットのデータからなる励磁パターンを合成したりする必要が無いので、プログラム容量を増加させることなく、従来の遊技機から本実施の形態の遊技機のように信号の割り振りを変えることができる。
【００５２】
なお、スロットマシン１０は、リールを４個以上備えていてもよい。例えば、リール２０ａ〜２０ｃに加え、もう１つリールを備えている場合、メイン制御基板３０がフリップフロップ３２〜３４に加え、もう１つフリップフロップを備えることとし、メインＣＰＵ３１からの制御信号を、追加のフリップフロップを介して追加のリールに送ることとしてもよい。すなわち、４個以上のリールと、リールと同数のＩＣ（フリップフロップ）とを備え、メインＣＰＵ３１からの制御信号が、それぞれのリールに対して、異なるＩＣを介して送信されるようになっていてもよい。なお、この場合の各ＩＣは互いに同一のＩＣであってもよく、異なるＩＣであってもよい。また、後述する第２の実施の形態または第３の実施の形態のスロットマシン１０においても同様に、４個以上のリールと、リールと同数のＩＣとを備え、それぞれのリールに対して、それぞれのＩＣを介してメインＣＰＵ３１からの信号が送信されるようになっていてもよい。
【００５３】
なお、例えば、スロットマシン１０が４個のリールを備える場合に、第１出力ポート（フリップフロップ３２）の入力端子Ｄ１〜Ｄ４に第１リール２０ａへの信号を対応付け、第１出力ポートの入力端子Ｄ５〜Ｄ８に第２リール２０ｂへの信号を対応付け、第２出力ポート（フリップフロップ３３）の入力端子Ｄ１〜Ｄ４に第３リール２０ｃへの信号を対応付け、第２出力ポートの入力端子Ｄ５〜Ｄ８に第４リール（図示せず）への信号を対応付け、第３出力ポート（フリップフロップ３４）の入力端子Ｄ１〜Ｄ８および別のＩＣに外部信号１〜５等を対応付けることも考えられる。
【００５４】
（第２の実施の形態）
本実施の形態のスロットマシン１０が、第１の実施の形態のスロットマシン１０と主に異なる点は、フリップフロップおよびメインＣＰＵ３１とフリップフロップとの接続方法なので、以下ではこの点について説明し、第１の実施の形態と同様の構成については、その説明を省略ないし簡略化する。
【００５５】
本実施の形態の遊技機においては、メイン制御基板３０は、図８に示すように、第１の実施の形態におけるフリップフロップ３４に換え、フリップフロップ７０を備えている。また、フリップフロップ７０は、４入力のＤフリップフロップとなっている。すなわち、フリップフロップ７０は、８入力のＤフリップフロップであるフリップフロップ３２，３３と同種のＩＣ（Ｄフリップフロップ）となっている。
【００５６】
また、フリップフロップ７０は入力端子Ｄ１〜Ｄ４と出力端子Ｑ１〜Ｑ４とを有しており、同じ番号が付された入力端子と出力端子とがそれぞれ対応している。そして、このフリップフロップ７０が、第３出力ポートを構成している。なお、第１出力ポートおよび第２出力ポート（フリップフロップ３２，３３）については、第１の実施の形態と同様である。
【００５７】
フリップフロップ７０の入力端子Ｄ１は、メインＣＰＵ３１の出力端子Ｄ４に配線ＭＤ４を介して接続されている。また、フリップフロップ７０の入力端子Ｄ２は、メインＣＰＵ３１の出力端子Ｄ５に配線ＭＤ５を介して接続されている。また、フリップフロップ７０の入力端子Ｄ３は、メインＣＰＵ３１の出力端子Ｄ６に配線ＭＤ６を介して接続されている。また、フリップフロップ７０の入力端子Ｄ４は、メインＣＰＵ３１の出力端子Ｄ７に配線ＭＤ７を介して接続されている。
【００５８】
また、フリップフロップ７０の出力端子Ｑ１〜Ｑ４は、第３リール２０ｃに接続されている。具体的には、フリップフロップ７０の出力端子Ｑ１は、第３リール２０ｃの第１相のコイルに接続されている。また、フリップフロップ７０の出力端子Ｑ２は、第３リール２０ｃの第２相のコイルに接続されている。フリップフロップ７０の出力端子Ｑ３は、第３リール２０ｃの第３相のコイルに接続されている。フリップフロップ７０の出力端子Ｑ４は、第３リール２０ｃの第４相のコイルに接続されている。
なお、より具体的には、フリップフロップ７０の出力端子Ｑ１〜Ｑ４と第３リール２０ｃの各コイルとは、２０ｃを駆動するための駆動回路を介して接続されている。
【００５９】
また、図９に示すように、フリップフロップ７０の入力端子Ｄ１から出力端子Ｑ１へは「第３回動ステッピングモータ第１相信号」が送られ、入力端子Ｄ２から出力端子Ｑ２へは「第３回動ステッピングモータ第２相信号」が送られ、入力端子Ｄ３から出力端子Ｑ３へは「第３回動ステッピングモータ第３相信号」が送られ、入力端子Ｄ４から出力端子Ｑ４へは「第３回動ステッピングモータ第４相信号」が送られるようになっている。
なお、「停止表示器１信号」、「停止表示器２信号」、「停止表示器３信号」、「ブロッカーソレノイド信号」は、フリップフロップ３２，３３，７０とは別の図示しないＩＣを介して各部に送られている。
【００６０】
そして、メインＣＰＵ３１の出力端子Ｄ４からは「第１回動ステッピングモータ第１相信号」、「第２回動ステッピングモータ第１相信号」、「第３回動ステッピングモータ第１相信号」が適宜出力され、メインＣＰＵ３１の出力端子Ｄ５からは「第１回動ステッピングモータ第２相信号」、「第２回動ステッピングモータ第２相信号」、「第３回動ステッピングモータ第２相信号」が適宜出力され、メインＣＰＵ３１の出力端子Ｄ６からは「第１回動ステッピングモータ第３相信号」、「第２回動ステッピングモータ第３相信号」、「第３回動ステッピングモータ第３相信号」が適宜出力され、メインＣＰＵ３１の出力端子Ｄ７からは「第１回動ステッピングモータ第４相信号」、「第２回動ステッピングモータ第４相信号」、「第３回動ステッピングモータ第４相信号」が適宜出力されるようになっている。
【００６１】
本実施の形態の遊技機によれば、第１の実施の形態の遊技機と同様に、メインＣＰＵ３１は、３個のリール２０ａ〜２０ｃに対して同じ励磁パターン更新処理で制御信号を生成して出力することができる。したがって、複数のリールを制御する処理を容易化し、プログラム容量を削減することができる。
【００６２】
（第３の実施の形態）
本実施の形態のスロットマシン１０が、第１の実施の形態のスロットマシン１０と主に異なる点は、メインＣＰＵ３１とフリップフロップとの接続方法なので、以下ではこの点について説明し、第１の実施の形態と同様の構成については、その説明を省略ないし簡略化する。
【００６３】
本実施の形態の遊技機においては、メイン制御基板３０は、図１０に示すように、第１の実施の形態の遊技機と同様に、メインＣＰＵ３１と、３個の同一のフリップフロップ（ＩＣ）３２，３３，８０とを備えている。また、フリップフロップ８０は入力端子Ｄ１〜Ｄ８と出力端子Ｑ１〜Ｑ８とを有しており、同じ番号が付された入力端子と出力端子とがそれぞれ対応している。そして、このフリップフロップ８０が、第３出力ポートを構成している。
【００６４】
フリップフロップ８０の入力端子Ｄ１は、メインＣＰＵ３１の出力端子Ｄ４に配線ＭＤ４を介して接続されている。また、フリップフロップ８０の入力端子Ｄ２は、メインＣＰＵ３１の出力端子Ｄ５に配線ＭＤ５を介して接続されている。また、フリップフロップ８０の入力端子Ｄ３は、メインＣＰＵ３１の出力端子Ｄ６に配線ＭＤ６を介して接続されている。また、フリップフロップ８０の入力端子Ｄ４は、メインＣＰＵ３１の出力端子Ｄ７に配線ＭＤ７を介して接続されている。また、フリップフロップ８０の入力端子Ｄ５〜Ｄ７は、メイン制御基板３０のグランド（ＧＮＤ）に接続されている。
【００６５】
また、フリップフロップ８０の出力端子Ｑ１〜Ｑ４は、第３リール２０ｃに接続されている。具体的には、フリップフロップ８０の出力端子Ｑ１は、第３リール２０ｃの第１相のコイルに接続されている。また、フリップフロップ８０の出力端子Ｑ２は、第３リール２０ｃの第２相のコイルに接続されている。フリップフロップ８０の出力端子Ｑ３は、第３リール２０ｃの第３相のコイルに接続されている。フリップフロップ８０の出力端子Ｑ４は、第３リール２０ｃの第４相のコイルに接続されている。また、フリップフロップ８０の出力端子Ｑ５〜Ｑ８は、どこにも接続されておらず、開放状態（ＮＣ：Ｎｏｎ  Ｃｏｎｎｅｃｔｉｏｎ）となっている。
なお、より具体的には、フリップフロップ８０の出力端子Ｑ１〜Ｑ４と第３リール２０ｃの各コイルとは、第３リール２０ｃを駆動するための駆動回路を介して接続されている。
【００６６】
また、図１１に示すように、フリップフロップ８０の入力端子Ｄ１から出力端子Ｑ１へは「第３回動ステッピングモータ第１相信号」が送られ、入力端子Ｄ２から出力端子Ｑ２へは「第３回動ステッピングモータ第２相信号」が送られ、入力端子Ｄ３から出力端子Ｑ３へは「第３回動ステッピングモータ第３相信号」が送られ、入力端子Ｄ４から出力端子Ｑ４へは「第３回動ステッピングモータ第４相信号」が送られるようになっている。
なお、「停止表示器１信号」、「停止表示器２信号」、「停止表示器３信号」、「ブロッカーソレノイド信号」は、フリップフロップ３２，３３，８０とは別のＩＣを介して各部に送られている。しかし、フリップフロップ８０の入力端子Ｄ５〜Ｄ７とメインＣＰＵ３１の出力端子Ｄ０〜Ｄ３とを接続し、フリップフロップ８０を介して送信することとしてもよい。また、フリップフロップ８０の入力端子Ｄ５〜Ｄ７には、メインＣＰＵ３１以外の回路からの信号が入力され、この信号がフリップフロップ８０を介して所定の回路等へ送られるようになっていてもよい。
【００６７】
本実施の形態の遊技機によれば、第１、第２の実施の形態の遊技機と同様に、メインＣＰＵ３１は、３個のリール２０ａ〜２０ｃに対して同じ励磁パターン更新処理で制御信号を生成して出力することができる。したがって、複数のリールを制御する処理を容易化し、プログラム容量を削減することができる。
【符号の説明】
【００６８】
Ｄ４〜Ｄ７  出力端子（端子群）
２０ａ〜２０ｃ  リール
３１  メインＣＰＵ（制御回路）
３２〜３４  フリップフロップ（ＩＣ）
【図１】
2020010777.tif 000003
【図２】
2020010777.tif 000004
【図３】
2020010777.tif 000005
【図４】
2020010777.tif 000006
【図５】
2020010777.tif 000007
【図６】
2020010777.tif 000008
【図７】
2020010777.tif 000009
【図８】
2020010777.tif 000010
【図９】
2020010777.tif 000011
【図１０】
2020010777.tif 000012
【図１１】
2020010777.tif 000013