(57)【要約】      （修正有）【課題】ゼロ電圧スイッチングが不成立となるときのスイッチング損失を低減することができるＤＣ／ＤＣコンバータを提供する。【解決手段】ＤＣ／ＤＣコンバータＣＯＮ１は、制御部１０を備える。制御部１０は、第１制御と連動して第２制御を開始するときに、所定の位相差の減少と位相のずれの増加を同時に行い、所定の位相差の減少を行う。ＤＣ／ＤＣコンバータＣＯＮ１の出力電力の最小値は、第１制御における所望の出力電圧において、第１制御で１次側リアクトル６に流れる電流によって１次側リアクトル６が飽和する電力より低く且つ第１制御で２次側リアクトル７に流れる電流によって２次側リアクトル７が飽和する電力より低い。【選択図】図１
2020010594.tif 000002
【特許請求の範囲】
【請求項１】
１次側リアクトル、複数の１次側半導体スイッチング素子、及び複数の前記１次側半導体スイッチング素子それぞれに並列接続される複数の１次側コンデンサを有する１次側コンバータと、
１次巻線及び２次巻線を有するトランスと、
２次側リアクトル、複数の２次側半導体スイッチング素子、及び複数の前記２次側半導体スイッチング素子それぞれに並列接続される複数の２次側コンデンサを有する２次側コンバータと、
複数の前記１次側半導体スイッチング素子及び複数の前記２次側半導体スイッチング素子を制御する制御部と、を備え、
前記１次側リアクトルは、（１）前記１次巻線に接続されたコイル、及び（２）前記１次巻線の漏れインダクタンス、の少なくとも一方を含み、
前記２次側リアクトルは、（Ａ）前記２次巻線に接続されたコイル、及び（Ｂ）前記２次巻線の漏れインダクタンス、の少なくとも一方を含み、
前記１次側コンバータ及び前記２次側コンバータはそれぞれフルブリッジ回路を有し、
前記制御部は、前記２次側コンバータから第１出力電力を出力させる第１制御を行うときに、
前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、
前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の一方を、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、
前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の他方を、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、
前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子と前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子とは所定の位相差でスイッチングし、
前記所定の位相差は、１８０度から共振周波数の逆数の略１／４に相当する角度だけずれており、
前記共振周波数は、前記１次側リアクトル及び前記１次側コンデンサによって定まり、
実施する各スイッチング制御のオンデューティを変化させることによって前記２次側コンバータから出力される第１出力電力を調整し、
前記制御部は、第２制御を行うときに、
前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、
前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、
前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子を、前記１次側コンバータの４つの前記１次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、
実施する各スイッチング制御のオンデューティが略５０％であって前記位相のずれによって前記２次側コンバータから出力される第２出力電力を調整し、
前記制御部は、第１制御と連動して第２制御を開始するときに、前記所定の位相差の減少と前記位相のずれの増加を同時に行い、
前記所定の位相差の減少を行う、ＤＣ／ＤＣコンバータの出力電力の最小値は、前記第１制御における所望の出力電圧において、前記第１制御で前記１次側リアクトルに流れる電流によって前記１次側リアクトルが飽和する電力より低く且つ前記第１制御で前記２次側リアクトルに流れる電流によって前記２次側リアクトルが飽和する電力より低いことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子は、前記２次側半導体スイッチング素子であり、
第１制御から、第１制御における前記１次側コンバータに対する制御と前記２次側コンバータに対する制御を入れ替えた制御に直接切り替えることによって、前記１次側コンバータから前記２次側コンバータへの電力伝送を、前記２次側コンバータから前記１次側コンバータへの電力伝送に切り替えることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
第１制御において実施する各スイッチング制御のオンデューティが略５０％に達すると、第１制御と連動して第２制御を開始することを特徴とする請求項１又は２に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
特許文献１及び非特許文献１には、ＤＡＢ（Dual Active Bridge）方式のＤＣ／ＤＣコンバータが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−８７１３４号公報
【非特許文献】
【０００４】
【非特許文献１】平地克也、"平地研究室技術メモ No.20140310 ＤＡＢ方式ＤＣ／ＤＣコンバータ、2014年3月10日、舞鶴高専、［平成２９年４月１８日検索］、インターネット<ＵＲＬ：http://hirachi.cocolog-nifty.com/kh/files/20140310-1.pdf>
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１及び非特許文献１に開示されているＤＣ／ＤＣコンバータにおいては、ゼロ電圧スイッチングが成立しないスイッチング素子に対して、高電位の電圧が印加される。このため、特許文献１及び非特許文献１に開示されているＤＣ／ＤＣコンバータにおいては、スイッチング損失が大きいという問題が発生する。
【０００６】
本発明の一態様は、ゼロ電圧スイッチングが不成立となるときのスイッチング損失を低減することができるＤＣ／ＤＣコンバータを実現することを目的とする。
【課題を解決するための手段】
【０００７】
（１）本発明の一実施形態は、１次側リアクトル、複数の１次側半導体スイッチング素子、及び複数の前記１次側半導体スイッチング素子それぞれに並列接続される複数の１次側コンデンサを有する１次側コンバータと、１次巻線及び２次巻線を有するトランスと、２次側リアクトル、複数の２次側半導体スイッチング素子、及び複数の前記２次側半導体スイッチング素子それぞれに並列接続される複数の２次側コンデンサを有する２次側コンバータと、複数の前記１次側半導体スイッチング素子及び複数の前記２次側半導体スイッチング素子を制御する制御部と、を備え、前記１次側リアクトルは、（１）前記１次巻線に接続されたコイル、及び（２）前記１次巻線の漏れインダクタンス、の少なくとも一方を含み、前記２次側リアクトルは、（Ａ）前記２次巻線に接続されたコイル、及び（Ｂ）前記２次巻線の漏れインダクタンス、の少なくとも一方を含み、前記１次側コンバータ及び前記２次側コンバータはそれぞれフルブリッジ回路を有し、前記制御部は、前記２次側コンバータから第１出力電力を出力させる第１制御を行うときに、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の一方を、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の他方を、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子と前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子とは所定の位相差でスイッチングし、前記所定の位相差は、１８０度から共振周波数の逆数の略１／４に相当する角度だけずれており、前記共振周波数は、前記１次側リアクトル及び前記１次側コンデンサによって定まり、実施する各スイッチング制御のオンデューティを変化させることによって前記２次側コンバータから出力される第１出力電力を調整し、前記制御部は、第２制御を行うときに、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子を、前記１次側コンバータの４つの前記１次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、実施する各スイッチング制御のオンデューティが略５０％であって前記位相のずれによって前記２次側コンバータから出力される第２出力電力を調整し、前記制御部は、第１制御と連動して第２制御を開始するときに、前記所定の位相差の減少と前記位相のずれの増加を同時に行い、前記所定の位相差の減少を行う、ＤＣ／ＤＣコンバータの出力電力の最小値は、前記第１制御における所望の出力電圧において、前記第１制御で前記１次側リアクトルに流れる電流によって前記１次側リアクトルが飽和する電力より低く且つ前記第１制御で前記２次側リアクトルに流れる電流によって前記２次側リアクトルが飽和する電力より低い、ＤＣ／ＤＣコンバータ。
【０００８】
（２）また、本発明のある実施形態は、上記（１）の構成に加え、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子は、前記２次側半導体スイッチング素子であり、第１制御から、第１制御における前記１次側コンバータに対する制御と前記２次側コンバータに対する制御を入れ替えた制御に直接切り替えることによって、前記１次側コンバータから前記２次側コンバータへの電力伝送を、前記２次側コンバータから前記１次側コンバータへの電力伝送に切り替える、ＤＣ／ＤＣコンバータ。
【０００９】
（３）また、本発明のある実施形態は、上記（１）または（２）の構成に加え、第１制御において実施する各スイッチング制御のオンデューティが略５０％に達すると、第１制御と連動して第２制御を開始する、ＤＣ／ＤＣコンバータ。
【発明の効果】
【００１０】
本発明の一態様によれば、ゼロ電圧スイッチングが不成立となるときのスイッチング損失を低減することができるＤＣ／ＤＣコンバータを実現することができる。
【００１１】
加えて、本発明の一態様によれば、低い出力電圧帯における出力電流波形の乱れ、及び異音の発生を抑制することができ、さらに、低コスト化が可能である。
【図面の簡単な説明】
【００１２】
【図１】本発明の参考形態及び各実施形態に係るＤＣ／ＤＣコンバータの回路図である。
【図２】本発明の参考形態に係るＤＣ／ＤＣコンバータの動作の流れを示すタイミングチャートである。
【図３】本発明の参考形態に係るＤＣ／ＤＣコンバータの別の動作の流れを示すタイミングチャートである。
【図４】本発明の参考形態に係るＤＣ／ＤＣコンバータの出力電力波形等を示すグラフである。
【図５】本発明の参考形態に係る、低い出力電圧帯における出力電流波形の乱れを説明する図である。
【図６】本発明の実施形態１に係るＤＣ／ＤＣコンバータの出力電力波形等を示すグラフである。
【図７】本発明の実施形態１に係る、低い出力電圧帯における出力電流波形の乱れの改善を説明する図である。
【図８】本発明の実施形態１に係る、ＤＣ／ＤＣコンバータの出力電力と出力電流との関係を示すグラフである。
【図９】本発明の実施形態２に係るＤＣ／ＤＣコンバータのさらに別の動作の流れを示すタイミングチャートである。
【発明を実施するための形態】
【００１３】
〔参考形態〕
図１は、本発明の参考形態に係るＤＣ／ＤＣコンバータＣＯＮの回路図である。ＤＣ／ＤＣコンバータＣＯＮは、トランス１、１次側コンバータ１００、２次側コンバータ２００、及び制御部１０を備えている。１次側コンバータ１００は、トランス１の１次巻線Ｌ１に接続されている。２次側コンバータ２００は、トランス１の２次巻線Ｌ２に接続されている。
【００１４】
１次側コンバータ１００は、コンデンサ２、コンデンサ（１次側コンデンサ）４ａ〜４ｄ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）（１次側半導体スイッチング素子）５ａ〜５ｄ、及び１次側リアクトル６を有するフルブリッジ回路を含んでいる。ＩＧＢＴ５ａ〜５ｄのそれぞれには、逆方向にダイオードが並列接続されている。また、ＩＧＢＴ５ａ〜５ｄには、それぞれ、コンデンサ４ａ〜４ｄが並列接続されている。ＩＧＢＴ５ａとＩＧＢＴ５ｂとが直列接続されており、ＩＧＢＴ５ａのコレクタとコンデンサ２の正極側とが接続されており、ＩＧＢＴ５ｂのエミッタとコンデンサ２の負極側とが接続されている。ＩＧＢＴ５ｃとＩＧＢＴ５ｄとが直列接続されており、ＩＧＢＴ５ｃのコレクタとコンデンサ２の正極側とが接続されており、ＩＧＢＴ５ｄのエミッタとコンデンサ２の負極側とが接続されている。ＩＧＢＴ５ｃとＩＧＢＴ５ｄとのノードが、１次側リアクトル６を介して、１次巻線Ｌ１の一端と接続されている。ＩＧＢＴ５ａとＩＧＢＴ５ｂとのノードが、１次巻線Ｌ１の他端と接続されている。
【００１５】
１次側リアクトル６は、１次巻線Ｌ１に接続されたコイルであってもよいし、１次巻線Ｌ１の漏れインダクタンスであってもよいし、これらの両方を含んでいてもよい。
【００１６】
２次側コンバータ２００は、コンデンサ３、コンデンサ（２次側コンデンサ）９ａ〜９ｄ、ＩＧＢＴ（２次側半導体スイッチング素子）８ａ〜８ｄ、及び２次側リアクトル７を有するフルブリッジ回路を含んでいる。ＩＧＢＴ８ａ〜８ｄのそれぞれには、逆方向にダイオードが並列接続されている。また、ＩＧＢＴ８ａ〜８ｄには、それぞれ、コンデンサ９ａ〜９ｄが並列接続されている。ＩＧＢＴ８ａとＩＧＢＴ８ｂとが直列接続されており、ＩＧＢＴ８ａのコレクタとコンデンサ３の正極側とが接続されており、ＩＧＢＴ８ｂのエミッタとコンデンサ３の負極側とが接続されている。ＩＧＢＴ８ｃとＩＧＢＴ８ｄとが直列接続されており、ＩＧＢＴ８ｃのコレクタとコンデンサ３の正極側とが接続されており、ＩＧＢＴ８ｄのエミッタとコンデンサ３の負極側とが接続されている。ＩＧＢＴ８ｃとＩＧＢＴ８ｄとのノードが、２次側リアクトル７を介して、２次巻線Ｌ２の一端と接続されている。ＩＧＢＴ８ａとＩＧＢＴ８ｂとのノードが、２次巻線Ｌ２の他端と接続されている。
【００１７】
２次側リアクトル７は、２次巻線Ｌ２に接続されたコイルであってもよいし、２次巻線Ｌ２の漏れインダクタンスであってもよいし、これらの両方を含んでいてもよい。
【００１８】
電圧Ｖｉは、ＤＣ／ＤＣコンバータＣＯＮへの入力電圧を示しており、電圧Ｖｏは、ＤＣ／ＤＣコンバータＣＯＮからの出力電圧を示している。また、電圧Ｖｏｕｔは、１次側コンバータ１００の出力電圧である。
【００１９】
制御部１０は、ＩＧＢＴ５ａ〜５ｄ及び８ａ〜８ｄのそれぞれに対してゲート信号を供給して、ＩＧＢＴ５ａ〜５ｄ及び８ａ〜８ｄのそれぞれのオンオフを制御する。制御部１０は、ＩＧＢＴ５ａ〜５ｄ、８ｂ、及び８ｄをスイッチング制御し、ＩＧＢＴ８ａ及び８ｃをオフ状態にし、ＩＧＢＴ５ａ〜５ｄ、８ｂ、及び８ｄのオンデューティを変化させる。こうして、制御部１０は、２次側コンバータ２００から出力される第１出力電力を調整する第１制御を行う。
【００２０】
図２は、本発明の参考形態に係るＤＣ／ＤＣコンバータＣＯＮの動作の流れを示すタイミングチャートである。制御部１０は、ＩＧＢＴ５ｂ、５ｃ、及び８ｂを同期して周期Ｔでスイッチングさせ、ＩＧＢＴ５ａ、５ｄ、及び８ｄをＩＧＢＴ５ｂ、５ｃ、及び８ｂに対して所定の位相差（図２中のＴ／２＋αに相当する位相差）でスイッチングさせる。上記所定の位相差は、１８０度から共振周波数の逆数の略１／４に相当する角度だけずれている。上記共振周波数は、１次側コンバータ１００の回路定数によって定まる。
【００２１】
時間ｔがｔ０＜ｔ＜ｔ１であるとき、図２に示すようにＩＧＢＴ５ｂ及び５ｃがオン状態であるため、１次側コンバータ１００においては、ＩＧＢＴ５ｃ→１次側リアクトル６→１次巻線Ｌ１→ＩＧＢＴ５ｂの順に電流が流れる。これにより、２次巻線Ｌ２に起電力が生じ、２次側コンバータ２００においては、ＩＧＢＴ８ｂ→２次巻線Ｌ２→２次側リアクトル７→ＩＧＢＴ８ｃの順に電流が流れる。
【００２２】
時間ｔがｔ１＜ｔ＜ｔ２であるとき、図２に示すように全てのＩＧＢＴ５ａ〜５ｄ及び８ａ〜８ｄがオフ状態となる。しかし、１次側リアクトル６及び２次側リアクトル７には、電流を維持する方向に起電力が生じ、電気的な振動を繰り返す。これにより、１次側コンバータ１００においては１次側リアクトル６に蓄えられた励磁エネルギーが入力端に回生され、２次側コンバータ２００においては２次側リアクトル７に蓄えられた励磁エネルギーが出力端に供給される。１次側コンバータ１００における回生動作は１次側リアクトル６の励磁エネルギーがゼロになるまで継続し、２次側コンバータ２００における供給動作は２次側リアクトル７の励磁エネルギーがゼロになるまで継続する。
【００２３】
時間ｔがｔ＝ｔ２になるタイミングで、１次側リアクトル６及び２次側リアクトル７の励磁エネルギーがそれぞれゼロであり電気的な振動が収まっている場合、ＩＧＢＴ５ａ〜５ｄの各コレクタ−エミッタ間にはＶｉ／２の電圧が印加され、ＩＧＢＴ８ａ〜８ｄの各コレクタ−エミッタ間にはＶｏ／２の電圧が印加されている状態となる。この状態で、図２に示すようにＩＧＢＴ５ａ、５ｄ、及び８ｄがターンＯＮすると、ＩＧＢＴ５ａ、５ｄ、及び８ｄそれぞれに並列接続されているコンデンサ４ａ、４ｄ、及び９ｄに蓄積された電荷が短絡消費される。
【００２４】
時間ｔがｔ＝ｔ２になるタイミングで、１次側リアクトル６及び２次側リアクトル７の励磁エネルギーの少なくとも一方がゼロでない場合、ＩＧＢＴ５ａ〜５ｄの各コレクタ−エミッタ間には０以上Ｖｉ以下の電圧が印加され、ＩＧＢＴ８ａ〜８ｄの各コレクタ−エミッタ間には０以上Ｖｏ以下の電圧が印加されている状態となる。
【００２５】
時間ｔがｔ２＜ｔ＜ｔ３であるときは、フルブリッジ回路の対称性により、オン状態となるＩＧＢＴの組合せが異なるだけで時間ｔがｔ０＜ｔ＜ｔ１であるときと同じ動作になるため、説明を省略する。
【００２６】
図２に示すシーケンスによれば、従来一般的なシーケンスに比べて、１周期におけるゼロ電圧スイッチングの不成立に関わるスイッチング損失が半分になる。また、図２に示すシーケンスによれば、従来一般的なシーケンスに比べて、１周期においてゼロ電圧スイッチングが不成立となるＩＧＢＴの個数が２倍になる。この結果、図２に示すシーケンスによれば、従来一般的なシーケンスに比べて、１箇所当たりのスイッチング損失が１／４になる。従って、図２に示すシーケンスによれば、従来一般的なシーケンスに比べて、スイッチング損失による局所的な温度上昇を抑えることができる。
【００２７】
なお、上述した第１制御から、第１制御における１次側コンバータ１００に対する制御と２次側コンバータ２００に対する制御とを入れ替えた制御に直接切り替えることによって、１次側コンバータ１００から２次側コンバータ２００への電力伝送を、２次側コンバータ２００から１次側コンバータ１００への電力伝送に切り替えてもよい。これにより、ゼロ電圧スイッチングの不成立に関わるスイッチング損失を小さくしたままで、電力伝送の方向をシームレスに切り替えることができる。
【００２８】
また、図２中のαは、理想的には共振周波数の逆数の１／４になるが、厳密に共振周波数の逆数の１／４に設定する必要はない。実験またはシミュレーション等によって、軽負荷時におけるオンデューティの増減に伴って現れる出力電圧の周期的な変動が最も小さくなる値を求め、その求めた値をαとして設定すればよい。
【００２９】
さらに、制御部１０は、第１制御から第２制御に直接切り替えることができ、第２制御から第１制御に直接切り替えることができる。以下、第２制御について説明を行う。
【００３０】
図３は、本発明の参考形態に係るＤＣ／ＤＣコンバータＣＯＮの別の動作の流れを示すタイミングチャートである。制御部１０は、ＩＧＢＴ５ｂ及び５ｃとＩＧＢＴ５ａ及び５ｄとを、デッドタイムを除くと、相補的にオン／オフさせる。ＩＧＢＴ５ａ〜５ｄのオンデューティは、デッドタイムを除いて考えると５０％である。制御部１０は、ＩＧＢＴ８ｂをＩＧＢＴ５ｂ及び５ｃに対して位相がずれた状態でスイッチングさせ、ＩＧＢＴ８ｄをＩＧＢＴ５ａ及び５ｄに対して位相がずれた状態でスイッチングさせる。ＩＧＢＴ８ｂ及び８ｄのオンデューティも、デッドタイムを除いて考えると５０％である。第２制御において、制御部１０は、上記の位相のずれ量を変化させることによって、２次側コンバータ２００から出力される第２出力電力を調整する。
【００３１】
時間ｔがｔ０＜ｔ＜ｔ１であるとき、図３に示すようにＩＧＢＴ５ｂ及び５ｃがオン状態であるため、１次側コンバータ１００においてＩＧＢＴ５ｃ→１次側リアクトル６→１次巻線Ｌ１→ＩＧＢＴ５ｂの順に電流が流れる。これにより、２次巻線Ｌ２に起電力が生じ、且つ、図３に示すようにＩＧＢＴ８ｄがオン状態であるため、２次側コンバータ２００においてＩＧＢＴ８ｂ→２次巻線Ｌ２→２次側リアクトル７→ＩＧＢＴ８ｄの順に電流が流れる。
【００３２】
時間ｔがｔ１＜ｔ＜ｔ３であるとき、時間ｔがｔ＝ｔ１になるタイミングでＩＧＢＴ８ｄがターンＯＦＦし、その後時間ｔがｔ＝ｔ２になるタイミングでＩＧＢＴ８ｂがターンＯＮする。このため、２次側コンバータ２００においてＩＧＢＴ８ｂ→２次巻線Ｌ２→２次側リアクトル７→ＩＧＢＴ８ｃの順に電流が流れる。このとき、２次巻線Ｌ２には、１次側コンバータ１００に流れる電流によって誘起される起電力が現れており、さらに２次側リアクトル７の転流時の起電力が積み上がっている。これにより、２次側コンバータ２００の出力電圧Ｖｏが昇圧される。
【００３３】
時間ｔがｔ３＜ｔ＜ｔ４であるとき、図３に示すようにＩＧＢＴ５ａ〜５ｄ、８ａ、８ｃ、及び８ｄがオフ状態となって１次側リアクトル６が転流するため、１次側コンバータ１００においてＩＧＢＴ５ｄ→１次側リアクトル６→１次巻線Ｌ１→ＩＧＢＴ５ａの順に電流が流れる。２次側コンバータ２００においては引き続き２次側リアクトル７の転流によって２次側コンバータ２００の出力端に電流が流れ続ける。
【００３４】
時間ｔがｔ４＜ｔであるときは、フルブリッジ回路の対称性により、オン状態となるＩＧＢＴの組合せが異なるだけで時間ｔがｔ０＜ｔ＜ｔ４であるときと同じ動作になるため、説明を省略する。
【００３５】
第１制御では、２次側コンバータ２００の出力電力を増加させるためにオンデューティを大きくしていった場合、オンデューティがデッドタイムを除いて５０％まで大きくなると、それ以上２次側コンバータ２００の出力電力を増加させることができない。しかしながら、第１制御から第２制御に切り替わることで、第１制御での２次側コンバータ２００の最大出力電力より大きい２次側コンバータ２００の出力電力を得ることができる。
【００３６】
従って、第１制御において実施する各スイッチング制御のオンデューティが略５０％に達すると、第１制御から第２制御に切り替えるべく、第１制御と連動して第２制御を開始するようにすればよい。
【００３７】
図４は、本発明の参考形態に係るＤＣ／ＤＣコンバータＣＯＮの出力電力波形等を示すグラフである。図４のグラフ中、太い実線はＤＣ／ＤＣコンバータＣＯＮの出力電力を示しており、細い実線は１次側オンデューティを示している。また、同グラフ中、太い破線は第２制御における上述した位相のずれを示しており、細い破線は第１制御における上述した所定の位相差の１８０°に対するずれ量を示している。さらに、同グラフ中、制御パラメータとは、制御部１０が目標となる出力電力に応じて設定するパラメータである。
【００３８】
図４によれば、ＤＣ／ＤＣコンバータＣＯＮにおいて、制御部１０は、第１制御と連動して第２制御を行う領域で、上記所定の位相差の減少と上記位相のずれの増加を同時に行っている。これにより、第１制御を行う領域と第２制御を行う領域との間で出力電力の落ち込みが生じることを抑制することができる。
【００３９】
すなわち、上記所定の位相差の減少の完了後、続いて、上記位相のずれの増加を開始させた場合、これらの境界に相当する制御パラメータ及びそれに近い制御パラメータで出力電力が落ち込む。上述したとおり、上記所定の位相差の減少と上記位相のずれの増加を同時に行っていることで、この出力電力の落ち込みを防いでいる。
【００４０】
ところで、制御部１０による制御を、図４に示すＤＣ／ＤＣコンバータＣＯＮの出力電力波形等に基づいて行ったとき、低い出力電圧帯において、ＤＣ／ＤＣコンバータＣＯＮの出力電流波形の乱れ、及び異音が生じ得るという現象が確認された。図５は、本発明の参考形態に係る、低い出力電圧帯における出力電流波形の乱れを説明する図である。当該出力電流波形の乱れとして、図５に示す出力電流波形Ｉｏは、異常に高い山を示している。ここで言う低い出力電圧帯とは、典型的には、電圧Ｖｏが電圧Ｖｉより低くなる範囲である。つまり、ＤＣ／ＤＣコンバータＣＯＮを用いて降圧を行う場合、当該制御で当該現象が起こり得る。
【００４１】
本願発明者による鋭意検討の結果、上記の現象が生じる要因は、以下であることが分かった。すなわち、低い出力電圧帯において出力電力が高いとき、上記所定の位相差が１８０°から僅かにずれることにより、１次側リアクトル６及び／又は２次側リアクトル７に想定外に大きな電流が流れる。そしてこれにより、想定外に大きな電流が流れた１次側リアクトル６及び／又は２次側リアクトル７が飽和した結果、上記の現象が生じる。
【００４２】
以下、上記の現象を克服した、本発明を実施するための形態について説明する。
【００４３】
〔実施形態１〕
本発明の実施形態１に係るＤＣ／ＤＣコンバータＣＯＮ１の回路構成は、上述したＤＣ／ＤＣコンバータＣＯＮと同じであり、図１に示すとおりである。
【００４４】
図６は、本発明の実施形態１に係るＤＣ／ＤＣコンバータＣＯＮ１の出力電力波形等を示すグラフである。図６に示すグラフに関する各定義は、図４に示すグラフに関する各定義と同じである。また、電圧Ｖｏに関しても、図４に示すグラフと、図６に示すグラフとで同じであるものとする。
【００４５】
図４に示すように、ＤＣ／ＤＣコンバータＣＯＮにおいては、上記所定の位相差の減少を行う制御パラメータの最小値が、約０．４である。一方、図６に示すように、ＤＣ／ＤＣコンバータＣＯＮ１においては、上記所定の位相差の減少を行う制御パラメータの最小値が、約０．３である。制御パラメータ約０．３に対応する出力電力の値は、制御パラメータ約０．４に対応する出力電力の値より低い。つまり、上記所定の位相差の減少を行う、ＤＣ／ＤＣコンバータＣＯＮ１の出力電力の最小値は、上記所定の位相差の減少を行う、ＤＣ／ＤＣコンバータＣＯＮの出力電力の最小値より低い。
【００４６】
特に、上述した、想定外に大きな電流が流れた１次側リアクトル６及び／又は２次側リアクトル７が飽和することを避けるように、上記所定の位相差の減少を行うＤＣ／ＤＣコンバータＣＯＮ１の出力電力の最小値を小さく設定する。つまり、当該最小値は、第１制御における所望の出力電圧において、第１制御で１次側リアクトル６に流れる電流によって１次側リアクトル６が飽和する電力より低く且つ第１制御で２次側リアクトル７に流れる電流によって２次側リアクトル７が飽和する電力より低い。
【００４７】
なお、第１制御で１次側リアクトル６に流れる電流によって１次側リアクトル６が飽和する電力については、ＤＣ／ＤＣコンバータＣＯＮ１の製造段階で確認することができる。すなわち、ＤＣ／ＤＣコンバータＣＯＮ１の回路を構成した後、制御部１０によって電圧Ｖｏ及び出力電力等を変化させつつ１次側リアクトル６の飽和を検出する。そして、この飽和を検出したときのＤＣ／ＤＣコンバータＣＯＮ１の出力電力を、第１制御で１次側リアクトル６に流れる電流によって１次側リアクトル６が飽和する電力と特定する。同様の方法で、第１制御で２次側リアクトル７に流れる電流によって２次側リアクトル７が飽和する電力についても、ＤＣ／ＤＣコンバータＣＯＮ１の製造段階で確認することができる。
【００４８】
上記の第１制御における所望の出力電圧の値は、ＤＣ／ＤＣコンバータＣＯＮ１の特性等に応じてある程度任意に決まるものであるが、電圧Ｖｉの値と等しい値、もしくは、ＤＣ／ＤＣコンバータＣＯＮ１がとり得る電圧Ｖｏの最小値等が挙げられる。
【００４９】
また、単に上記所定の位相差の減少を行うＤＣ／ＤＣコンバータＣＯＮ１の出力電力の最小値を小さくするだけでは、当該所定の位相差の減少に応じてＤＣ／ＤＣコンバータＣＯＮ１の出力電力が想定外に落ち込み得る。このため、当該出力電力の落ち込みを補うように、上記位相のずれの増加を行うＤＣ／ＤＣコンバータＣＯＮ１の出力電力の最小値についても、上記位相のずれの増加を行うＤＣ／ＤＣコンバータＣＯＮの出力電力の最小値より低いことが好ましい。これにより、当該所定の位相差の減少に起因してＤＣ／ＤＣコンバータＣＯＮ１の出力電力が想定外に落ち込むことを防ぐことができる。
【００５０】
ＤＣ／ＤＣコンバータＣＯＮ１によれば、ＤＣ／ＤＣコンバータＣＯＮに対して、低い出力電圧帯における出力電流波形の乱れを改善することができる。また、当該改善によって、ＤＣ／ＤＣコンバータＣＯＮ１においては、異音が発生する虞を低減することができる。さらに、ＤＣ／ＤＣコンバータＣＯＮ１によれば、ＤＣ／ＤＣコンバータＣＯＮに対して、１次側リアクトル６及び２次側リアクトル７のそれぞれに流れる電流が小さいので、１次側リアクトル６のインダクタンス及び２次側リアクトル７のインダクタンスを小さくすることができる。この結果、ＤＣ／ＤＣコンバータＣＯＮ１によれば、ＤＣ／ＤＣコンバータＣＯＮに対して、低コスト化が可能である。
【００５１】
図７は、本発明の実施形態１に係る、低い出力電圧帯における出力電流波形の乱れの改善を説明する図である。図７から、ＤＣ／ＤＣコンバータＣＯＮにおける制御部１０の制御を、ＤＣ／ＤＣコンバータＣＯＮ１における制御部１０の制御に変更することによって、低い出力電圧帯における出力電流波形の乱れが改善されていることが分かる。なぜなら、図５がＤＣ／ＤＣコンバータＣＯＮに対応し、図７がＤＣ／ＤＣコンバータＣＯＮ１に対応することを除けば、図５のグラフにおける諸条件と図７のグラフにおける諸条件とは同じであり、図７に示す出力電流波形Ｉｏ１は、図５に示す出力電流波形Ｉｏに比べて、山が低くなっているためである。
【００５２】
図８は、本発明の実施形態１に係る、ＤＣ／ＤＣコンバータＣＯＮ１の出力電力と出力電流との関係を示すグラフである。図８のグラフ中、横軸は制御パラメータを示しており、左縦軸は出力電流（単位：Ａ）を示しており、右縦軸は出力電力（単位：ｋＷ）を示している。
【００５３】
図８によれば、ＤＣ／ＤＣコンバータＣＯＮ１は、ＤＣ／ＤＣコンバータＣＯＮと同等の効果が得られていることに加え、制御パラメータ約０．３〜約０．４付近で、出力電力及び／又は出力電流の落ち込みが見られないことが分かる。
【００５４】
〔実施形態２〕
ＤＣ／ＤＣコンバータＣＯＮ１において、制御部１０は、下記の要領で、第３制御をさらに行ってもよい。
【００５５】
図９は、本発明の実施形態２に係るＤＣ／ＤＣコンバータＣＯＮ１のさらに別の動作（すなわち、第３制御）の流れを示すタイミングチャートである。制御部１０は、ＩＧＢＴ５ｂ及び５ｃとＩＧＢＴ５ａ及び５ｄとを、デッドタイムを除くと、相補的にオン／オフさせる。ＩＧＢＴ５ａ〜５ｄのオンデューティは、デッドタイムを除いて考えると５０％である。制御部１０は、ＩＧＢＴ８ｂをＩＧＢＴ５ｂ及び５ｃに対して位相が９０度ずれた状態でスイッチングさせ、ＩＧＢＴ８ｄをＩＧＢＴ５ａ及び５ｄに対して位相が９０度ずれた状態でスイッチングさせる。ＩＧＢＴ８ｂ及び８ｄのオンデューティも、デッドタイムを除いて考えると５０％である。制御部１０は、ＩＧＢＴ８ａをＩＧＢＴ５ｂ及び５ｃに対して位相がずれた状態でスイッチングさせ、ＩＧＢＴ８ｃをＩＧＢＴ５ａ及び５ｄに対して位相がずれた状態でスイッチングさせる。第３制御において、制御部１０は、ＩＧＢＴ８ａ及び８ｃのオンデューティを変化させることによって２次側コンバータ２００から出力される第３出力電力を調整する。
【００５６】
時間ｔがｔ０＜ｔ＜ｔ１であるとき、図９に示すようにＩＧＢＴ５ｂ、５ｃ、８ａ、及び８ｄがオン状態であるため、１次側コンバータ１００においてＩＧＢＴ５ｃ→１次側リアクトル６→１次巻線Ｌ１→ＩＧＢＴ５ｂの順に電流が流れ、２次側コンバータ２００においてＩＧＢＴ８ａ→２次巻線Ｌ２→２次側リアクトル７→ＩＧＢＴ８ｄの順に電流が流れる。これにより、電圧Ｖｉ及び電圧Ｖｏの両方によって１次側リアクトル６及び２次側リアクトル７が励磁されて１次側リアクトル６及び２次側リアクトル７にエネルギーが蓄積される。
【００５７】
時間ｔがｔ＝ｔ１になるタイミングでＩＧＢＴ８ａがターンＯＦＦする。時間ｔがｔ１＜ｔ＜ｔ２であるとき、ＩＧＢＴ８ａがオフ状態になるため、２次巻線Ｌ２に生じた起電力により、２次側コンバータ２００においてＩＧＢＴ８ｂ→２次巻線Ｌ２→２次側リアクトル７→ＩＧＢＴ８ｄの順に電流が流れる。１次側コンバータ１００において電圧Ｖｉによって１次側リアクトル６が励磁されて１次側リアクトル６にエネルギーが蓄積される。
【００５８】
時間ｔがｔ２＜ｔ＜ｔ３であるとき、図９に示すようにＩＧＢＴ５ａ、５ｄ、及び８ａ〜８ｄがオフ状態となる。そして、時間ｔがｔ３＜ｔ＜ｔ４であるとき、図９に示すようにＩＧＢＴ８ｂがオン状態となる。さらに、時間ｔがｔ４＜ｔ＜ｔ５であるとき、図９に示すようにＩＧＢＴ８ｃがオン状態となる。これら全ての期間、すなわち時間ｔがｔ２＜ｔ＜ｔ５であるとき、２次側コンバータ２００においてＩＧＢＴ８ｂ→２次巻線Ｌ２→２次側リアクトル７→ＩＧＢＴ８ｃの順に電流が流れる。このとき、２次巻線Ｌ２には、１次側コンバータ１００に流れる電流によって誘起される起電力が現れており、さらに２次側リアクトル７の転流時の起電力が積み上がっている。これにより、電圧Ｖｏが昇圧される。なお、時間ｔがｔ＝ｔ３になるタイミングでのＩＧＢＴ８ｂのターンＯＮ及び時間ｔがｔ＝ｔ４になるタイミングでのＩＧＢＴ８ｃのターンＯＮは、転流期間で行われるため、ゼロ電圧スイッチングが成立している。
【００５９】
時間ｔがｔ５＜ｔ＜ｔ６であるとき、図９に示すようにＩＧＢＴ５ａ〜５ｄがオフ状態となって１次側リアクトル６が転流するため、１次側コンバータ１００においてＩＧＢＴ５ｄ→１次側リアクトル６→１次巻線Ｌ１→ＩＧＢＴ５ａの順に電流が流れる。２次側コンバータ２００においては引き続き２次側リアクトル７の転流によって２次側コンバータ２００の出力端に電流が流れ続ける。
【００６０】
時間ｔがｔ＝ｔ６になるタイミングでＩＧＢＴ５ａ及び５ｄがターンＯＮするときには、ＩＧＢＴ５ａ及び５ｄにエミッタからコレクタに向かう方向で電流が流れているため、ゼロ電圧スイッチングが成立している。
【００６１】
時間ｔがｔ６＜ｔであるときは、フルブリッジ回路の対称性により、オン状態となるＩＧＢＴの組合せが異なるだけで時間ｔがｔ０＜ｔ＜ｔ６であるときと同じ動作になるため、説明を省略する。
【００６２】
第２制御では、２次側コンバータ２００の出力電力を増加させるためにＩＧＢＴ８ｂ及び８ｄのＩＧＢＴ５ａ〜５ｄに対する位相のずれ量を大きくしていった場合、位相のずれ量が９０度まで大きくなると、それ以上２次側コンバータ２００の出力電力を増加させることができない。９０度よりも大きく位相をずらすと、リアクトルの励磁期間が長くなり、大きなエネルギーをリアクトルに蓄えることができる一方、蓄えたエネルギーを出力側に送り出す転流期間が短くなるため、出力電力は増加せず、逆に減少するからである。
【００６３】
しかしながら、第２制御から第３制御に直接切り替わることで、シームレスに第２制御での２次側コンバータ２００の最大出力電力より大きい２次側コンバータ２００の出力電力を得ることができる。
【００６４】
従って、第２制御においてＩＧＢＴ８ｂ及び８ｄのＩＧＢＴ５ａ〜５ｄに対する位相のずれ量が９０度に達すると、第２制御から第３制御に直接切り替えるようにすればよい。
【００６５】
なお、第３制御においても第２制御での２次側コンバータ２００の出力電力帯域を出力することができるので、第２制御においてＩＧＢＴ８ｂ及び８ｄのＩＧＢＴ５ａ〜５ｄに対する位相のずれ量が９０度に達する前に、第２制御から第３制御に直接切り替えても構わない。ただし、第３制御に比べ、第２制御は、回路に流れる電流のピーク値を低く抑えることができる。従って、第３制御に比べ、第２制御は、電流が通過する部品での銅損を低減するとともに、磁気部品でのヒステリシス損を低減することができるので、効率面で優位である。また、ピーク電流が低く抑えられることにより、第２制御では、第３制御に比べてリップル電流が低減される。
【００６６】
なお、第１制御から、第１制御における１次側コンバータ１００に対する制御と２次側コンバータ２００に対する制御とを入れ替えた制御に直接切り替えることによって、１次側コンバータ１００から２次側コンバータ２００への電力伝送を、２次側コンバータ２００から１次側コンバータ１００への電力伝送に切り替えてもよい。さらに、制御部１０が、第２制御及び第３制御それぞれにおける１次側コンバータ１００に対する制御と２次側コンバータ２００に対する制御とを入れ替えた制御を行えるようにしてもよい。
【００６７】
〔実施形態３〕
ＤＣ／ＤＣコンバータＣＯＮ１においては他にも、以下の応用が可能である。
【００６８】
例えば第１制御及び第２制御においてＩＧＢＴ８ａ及び８ｃをオフ状態に固定したが、ＩＧＢＴ８ａ及び８ｃの代わりにＩＧＢＴ８ｂ及び８ｄをオフ状態に固定してもよい。
【００６９】
例えばＩＧＢＴの代わりにＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）等の他のトランジスタを用いてもよい。なお、電力の伝送方向を双方向にしない場合、ＤＣ／ＤＣコンバータＣＯＮ１において、オフ状態に固定するＩＧＢＴの代わりにダイオードを用いてもよい。
【００７０】
例えば上記所定の位相差は固定でなく制御部１０によって動的に制御されてもよい。上記所定の位相差が制御部１０によって動的に制御される場合、例えば上記所定の位相差が、（Ａ）ＩＧＢＴ５ａ〜５ｄ、８ｂ、及び８ｄのオンデューティ、（Ｂ）電圧Ｖｉ及び電圧Ｖｏ、（Ｃ）２次側コンバータ２００の出力電流、の少なくとも一つに応じて動的に設定されてもよい。
【００７１】
例えば第３制御においてＩＧＢＴ８ａがＩＧＢＴ８ｃに対して半周期ずれた状態（位相が１８０度ずれた状態）でスイッチングし、ＩＧＢＴ８ｂがＩＧＢＴ８ｄに対して半周期ずれた状態（位相が１８０度ずれた状態）でスイッチングしたが、ＩＧＢＴ８ａ及び８ｄが同時オンせず、ＩＧＢＴ８ｂ及び８ｃが同時オンしない限り、どのような位相のずれ量であってもよい。また、位相のずれ量は固定でなく制御部１０によって動的に制御されてもよい。
【００７２】
ＤＣ／ＤＣコンバータＣＯＮ１においては、トランス１の巻線が、１次巻線Ｌ１及び２次巻線Ｌ２の２つであったが、トランス１の巻線が３つ以上であって、各巻線にフルブリッジ構成のコンバータが接続され、全ての巻線がある瞬間には入力側になることができ、また別の瞬間には出力側になることができ、任意の２つの巻線間で電力の伝送が可能な多方向ＤＣ／ＤＣコンバータであってもよい。
【００７３】
〔まとめ〕
本発明の態様１に係るＤＣ／ＤＣコンバータは、１次側リアクトル、複数の１次側半導体スイッチング素子、及び複数の前記１次側半導体スイッチング素子それぞれに並列接続される複数の１次側コンデンサを有する１次側コンバータと、１次巻線及び２次巻線を有するトランスと、２次側リアクトル、複数の２次側半導体スイッチング素子、及び複数の前記２次側半導体スイッチング素子それぞれに並列接続される複数の２次側コンデンサを有する２次側コンバータと、複数の前記１次側半導体スイッチング素子及び複数の前記２次側半導体スイッチング素子を制御する制御部と、を備え、前記１次側リアクトルは、（１）前記１次巻線に接続されたコイル、及び（２）前記１次巻線の漏れインダクタンス、の少なくとも一方を含み、前記２次側リアクトルは、（Ａ）前記２次巻線に接続されたコイル、及び（Ｂ）前記２次巻線の漏れインダクタンス、の少なくとも一方を含み、前記１次側コンバータ及び前記２次側コンバータはそれぞれフルブリッジ回路を有し、前記制御部は、前記２次側コンバータから第１出力電力を出力させる第１制御を行うときに、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の一方を、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子の他方を、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子とオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子と前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子とは所定の位相差でスイッチングし、前記所定の位相差は、１８０度から共振周波数の逆数の略１／４に相当する角度だけずれており、前記共振周波数は、前記１次側リアクトル及び前記１次側コンデンサによって定まり、実施する各スイッチング制御のオンデューティを変化させることによって前記２次側コンバータから出力される第１出力電力を調整し、前記制御部は、第２制御を行うときに、前記１次側コンバータの第１アーム上側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム下側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記１次側コンバータの第１アーム下側に位置する前記１次側半導体スイッチング素子及び前記１次側コンバータの第２アーム上側に位置する前記１次側半導体スイッチング素子をオン期間が一致するようにスイッチング制御し、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子をスイッチング制御せず、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との他方に位置する２つの前記２次側半導体スイッチング素子を、前記１次側コンバータの４つの前記１次側半導体スイッチング素子とオン期間の位相がずれるようにスイッチング制御し、実施する各スイッチング制御のオンデューティが略５０％であって前記位相のずれによって前記２次側コンバータから出力される第２出力電力を調整し、前記制御部は、第１制御と連動して第２制御を開始するときに、前記所定の位相差の減少と前記位相のずれの増加を同時に行い、前記所定の位相差の減少を行う、ＤＣ／ＤＣコンバータの出力電力の最小値は、前記第１制御における所望の出力電圧において、前記第１制御で前記１次側リアクトルに流れる電流によって前記１次側リアクトルが飽和する電力より低く且つ前記第１制御で前記２次側リアクトルに流れる電流によって前記２次側リアクトルが飽和する電力より低い。
【００７４】
上記の構成によれば、１次側半導体スイッチング素子のターンＯＮ時にその１次側半導体スイッチング素子に並列接続されているコンデンサに蓄積されている電荷を少なくすることができる。従って、ゼロ電圧スイッチングが不成立となるときのスイッチング損失を低減することができる。また、このような構成によると、軽負荷時におけるオンデューティの増減に伴って現れる出力電圧の周期的な変動を低減することができる。さらに、このような構成によると、第１制御での２次側コンバータの最大出力電力より大きい２次側コンバータの出力電力を得ることができる。そして、第１制御から第２制御に切り替わる際に、出力電力が下落することを抑制することができる。
【００７５】
また、上記の構成によれば、第１制御で１次側リアクトル及び／又は２次側リアクトルが飽和することを防ぐことができる。これにより、低い出力電圧帯における出力電流波形の乱れを改善することができる。また、当該改善によって、異音が発生する虞を低減することができる。さらに、１次側リアクトル及び２次側リアクトルのそれぞれに流れる電流が小さいので、１次側リアクトルのインダクタンス及び２次側リアクトルのインダクタンスを小さくすることができる。この結果、低コスト化が可能である。
【００７６】
本発明の態様２に係るＤＣ／ＤＣコンバータは、上記態様１において、前記２次側コンバータの第１及び第２アーム上側と第１及び第２アーム下側との一方に位置する２つのスイッチング素子は、前記２次側半導体スイッチング素子であり、第１制御から、第１制御における前記１次側コンバータに対する制御と前記２次側コンバータに対する制御を入れ替えた制御に直接切り替えることによって、前記１次側コンバータから前記２次側コンバータへの電力伝送を、前記２次側コンバータから前記１次側コンバータへの電力伝送に切り替える。
【００７７】
上記の構成によれば、ゼロ電圧スイッチングの不成立に関わるスイッチング損失を小さくしたままで、電力伝送の方向をシームレスに切り替えることができる。
【００７８】
本発明の態様３に係るＤＣ／ＤＣコンバータは、上記態様１又は２において、第１制御において実施する各スイッチング制御のオンデューティが略５０％に達すると、第１制御と連動して第２制御を開始する。
【００７９】
上記の構成によれば、簡易な制御切り替えによって、シームレスに第１制御での２次側コンバータの最大出力電力より大きい２次側コンバータの出力電力を得ることができる。
【００８０】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【００８１】
ＣＯＮ１  ＤＣ／ＤＣコンバータ
Ｌ１  １次巻線
Ｌ２  ２次巻線
１  トランス
４ａ〜４ｄ  コンデンサ（１次側コンデンサ）
５ａ〜５ｄ  ＩＧＢＴ（１次側半導体スイッチング素子）
６  １次側リアクトル
７  ２次側リアクトル
８ａ〜８ｄ  ＩＧＢＴ（２次側半導体スイッチング素子）
９ａ〜９ｄ  コンデンサ（２次側コンデンサ）
１０  制御部
１００  １次側コンバータ
２００  ２次側コンバータ
【図１】
2020010594.tif 000003
【図２】
2020010594.tif 000004
【図３】
2020010594.tif 000005
【図４】
2020010594.tif 000006
【図５】
2020010594.tif 000007
【図６】
2020010594.tif 000008
【図７】
2020010594.tif 000009
【図８】
2020010594.tif 000010
【図９】
2020010594.tif 000011