(57)【要約】【課題】有機平坦化膜に含まれる水分を減らしつつ、薄膜トランジスタの特性の変動を低減することが可能な技術を提供することにある。【解決手段】半導体装置は、ソース電極を有する薄膜トランジスタか形成された半導体基板と、画素電極と、有機平坦化膜と、前記有機平坦化膜の上に形成されたバリア膜と、前記バリア膜の上に形成された容量絶縁膜と、前記ソース電極が露出するように、前記有機平坦化膜、前記バリア膜、および、前記容量絶縁膜に設けられたスルーホールと、を有する。前記スルーホールは、前記有機平坦化膜が露出する第1部分と、前記有機平坦化膜が露出しない第２部分と、を有する。前記画素電極は、前記スルーホールの内部において、前記ソース電極に接続される。【選択図】図４
2020129617.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極を有する薄膜トランジスタが形成された半導体基板と、
第１の電極と、
有機平坦化膜と、
前記有機平坦化膜の上に形成されたバリア膜と、
前記バリア膜の上に形成された絶縁膜と、
前記ソース電極が露出するように、前記有機平坦化膜、前記バリア膜、および、前記絶縁膜に設けられたスルーホールと、
を有し、
前記スルーホールは、前記有機平坦化膜が露出する第1部分と、前記有機平坦化膜が露出しない第２部分と、を有し、
前記第１の電極は、前記スルーホールの内部において、前記ソース電極に接続される、ことを特徴とする半導体装置。
【請求項２】
前記バリア膜と前記絶縁膜とは、ＳｉＮによって形成される、ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記バリア膜の上に選択的に形成された第２の電極を有する、ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記スルーホールの内部において、前記ソース電極と前記第１の電極とを接続する接続電極を有する、ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第２の電極と前記接続電極とは、同一の工程によって形成された透明導電膜を含む、ことを特徴とする請求項４に記載の半導体装置。
【請求項６】
ソース電極を有する薄膜トランジスタが形成された半導体基板を準備する工程と、
前記ソース電極の上面が露出するように選択的に有機平坦化膜を形成する工程と、
第1のベークを実施する工程と、
前記第1のベークを実施する工程の後、前記有機平坦化膜の上に、バリア膜を形成する工程と、
前記バリア膜の上に選択的に第２の電極を形成する工程と、
前記第２の電極および前記バリア膜を覆う様に、絶縁膜を形成する工程と、
前記バリア膜、前記絶縁膜にスルーホールを形成し、前記スルーホールの底部において、前記ソース電極の前記上面および前記有機平坦化膜を露出させる工程と、
前記ソース電極の前記上面および前記有機平坦化膜を露出させる工程との後、第２のベークを実施する工程と、
を有する、半導体装置の製造方法。
【請求項７】
前記スルーホールの底部に露出する前記ソース電極の前記上面および前記有機平坦化膜を覆う様に、第１の電極を選択的に形成する工程と、
前記絶縁膜および前記第１の電極の上を覆う様に、配向膜を形成する工程と、
を有する、ことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
ソース電極を有する薄膜トランジスタが形成された半導体基板を準備する工程と、
前記ソース電極の上面が露出するように選択的に有機平坦化膜を形成する工程と、
第1のベークを実施する工程と、
前記第1のベークを実施する工程の後、前記有機平坦化膜の上に、バリア膜を形成する工程と、
前記バリア膜にスルーホールを形成し、前記スルーホールの底部において、前記ソース電極の前記上面および前記有機平坦化膜を露出させる工程と、
前記ソース電極の前記上面および前記有機平坦化膜を露出させる工程との後、第２のベークを実施する工程と、
前記バリア膜の上に第２の電極を選択的に形成するとともに、前記スルーホールの底部に露出する前記ソース電極の前記上面および前記有機平坦化膜を覆う様に、接続電極を形成する工程と、
を有する、半導体装置の製造方法。
【請求項９】
前記バリア膜、前記第２の電極および前記接続電極を覆う様に、絶縁膜を形成する工程と、
前記接続電極が露出するように、前記絶縁膜にスルーホールを形成する工程と、
前記スルーホールの内部に露出する前記前記接続電極および前記有機平坦化膜を覆う様に、第１の電極を選択的に形成する工程と、
前記絶縁膜および前記第１の電極の上を覆う様に、配向膜を形成する工程と、
を有する、ことを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、酸化物半導体を用いた薄膜トランジスタを有する表示装置等の半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
エレクトロルミネセンス表示装置に代表される発光装置において、発光素子の劣化を極力抑えるための技術が提案されている（たとえば、特開２００４−７９５０９号公報（特許文献１））。
【０００３】
特開２００４−７９５０９号公報は、「第１開口部においては、バリア膜１２２と第１パッシベーション膜１１８が１〜５μｍ（典型的には２〜３μｍ）の範囲で接しており、そのため、平坦化膜１２１はバリア膜１２２と第１パッシベーション膜１１８によって完全に閉じ込められた状態となっている。その結果、平坦化膜１２１として有機樹脂膜やスピンオングラス（ＳＯＧ）膜を用いたとしても、経時変化による脱ガスの発生を効果的に抑えることができるため、それに起因するトランジスタ特性や発光素子の経時劣化を抑えることができる。（段落００２８参照）」を開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−７９５０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
平坦化膜として利用する有機樹脂膜（有機平坦化膜）は、水分を多く含む場合がある。有機樹脂膜に含まれる水分が薄膜トランジスタ（ＴＦＴ）の形成領域に拡散すると、薄膜トランジスタの特性が変動する。
本発明の目的は、有機平坦化膜に含まれる水分を減らしつつ、薄膜トランジスタの特性の変動を低減することが可能な技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００７】
すなわち、半導体装置は、ソース電極を有する薄膜トランジスタが形成された半導体基板と、第１の電極と、有機平坦化膜と、前記有機平坦化膜の上に形成されたバリア膜と、前記バリア膜の上に形成された絶縁膜と、前記ソース電極が露出するように、前記有機平坦化膜、前記バリア膜、および、前記絶縁膜に設けられたスルーホールと、を有する。前記スルーホールは、前記有機平坦化膜が露出する第1部分と、前記有機平坦化膜が露出しない第２部分と、を有する。前記第１の電極は、前記スルーホールの内部において、前記ソース電極に接続される。
【０００８】
また、半導体装置の製造方法は、ソース電極を有する薄膜トランジスタが形成された半導体基板を準備する工程と、前記ソース電極の上面が露出するように選択的に有機平坦化膜を形成する工程と、第1のベークを実施する工程と、前記第1のベークを実施する工程の後、前記有機平坦化膜の上に、バリア膜を形成する工程と、前記バリア膜の上に選択的に第２の電極を形成する工程と、前記第２の電極および前記バリア膜を覆う様に、絶縁膜を形成する工程と、前記バリア膜、前記絶縁膜にスルーホールを形成し、前記スルーホールの底部において、前記ソース電極の前記上面および前記有機平坦化膜を露出させる工程と、前記ソース電極の前記上面および前記有機平坦化膜を露出させる工程との後、第２のベークを実施する工程と、を有する。
【０００９】
また、半導体装置の製造方法は、ソース電極を有する薄膜トランジスタが形成された半導体基板を準備する工程と、前記ソース電極の上面が露出するように選択的に有機平坦化膜を形成する工程と、第1のベークを実施する工程と、前記第1のベークを実施する工程の後、前記有機平坦化膜の上に、バリア膜を形成する工程と、前記バリア膜にスルーホールを形成し、前記スルーホールの底部において、前記ソース電極の前記上面および前記有機平坦化膜を露出させる工程と、前記ソース電極の前記上面および前記有機平坦化膜を露出させる工程との後、第２のベークを実施する工程と、前記バリア膜の上に第２の電極を選択的に形成するとともに、前記スルーホールの底部に露出する前記ソース電極の前記上面および前記有機平坦化膜を覆う様に、接続電極を形成する工程と、を有する。
【図面の簡単な説明】
【００１０】
【図１】実施形態に係る表示装置の構成例を示す平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】画素の基本構成及び表示装置の等価回路を示す図である。
【図４】実施形態に係る表示装置の断面図の例である。
【図５】ドレイン電極及びソース電極を覆って有機平坦化膜を形成した状態を示す断面図である。
【図６】第１のベーク工程の後、有機平坦化膜の上にバリア膜を形成した状態を示す断面図である。
【図７】コモン電極を選択的に形成した状態を示す断面図である。
【図８】容量絶縁膜を形成した状態を示す断面図である。
【図９】スルーホールを形成した状態を示す断面図である。
【図１０】画素電極を選択的に形成した状態を示す断面図である。
【図１１】配向膜を形成した状態を示す断面図である。
【図１２】スルーホールの部分を拡大して示す断面図である。
【図１３】変形例に係り、ドレイン電極及びソース電極を覆って有機平坦化膜を形成した状態を示す断面図である。
【図１４】第１のベーク工程の後、有機平坦化膜の上にバリア膜を形成した状態を示す断面図である。
【図１５】スルーホールを形成した状態を示す断面図である。
【図１６】コモン電極および接続電極を選択的に形成した状態を示す断面図である。
【図１７】容量絶縁膜を形成した状態を示す断面図である。
【図１８】容量絶縁膜にスルーホールを形成した状態を示す断面図である。
【図１９】画素電極を選択的に形成した状態を示す断面図である。
【図２０】配向膜を形成した状態を示す断面図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
【００１２】
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
【００１３】
また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１４】
本実施形態においては、半導体装置の中の表示装置の一例として、液晶表示装置を開示する。この液晶表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。
【００１５】
なお、本明細書及び特許請求の範囲において、図面を説明する際の「上」、「下」などの表現は、着目する構造体と他の構造体との相対的な位置関係を表現している。具体的には、側面から見た場合において、第１基板（アレイ基板）から第２基板（対向基板）に向かう方向を「上」と定義し、その逆の方向を「下」と定義する。
【００１６】
また、「内側」及び「外側」とは、２つの部位における、表示領域を基準とした相対的な位置関係を示す。すなわち、「内側」とは、一方の部位に対し相対的に表示領域に近い側を指し、「外側」とは、一方の部位に対し相対的に表示領域から遠い側を指す。ただし、ここで言う「内側」及び「外側」の定義は、液晶表示装置を折り曲げていない状態におけるものとする。
【００１７】
「表示装置」とは、表示パネルを用いて映像を表示する表示装置全般を指す。「表示パネル」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示パネルという用語は、電気光学層を含む表示セルを指す場合もあるし、表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。ここで、「電気光学層」には、技術的な矛盾を生じない限り、液晶層、エレクトロクロミック（ＥＣ）層、有機発光ダイオード（ｏｒｇａｎｉｃ  ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ：ＯＬＥＤ）、マイクロＬＥＤ（μＬＥＤ）などが含まれ得る。したがって、後述する実施形態について、表示パネルとして、液晶層を含む液晶パネルを例示して説明するが、上述した他の電気光学層を含む表示パネルへの適用を排除するものではない。
【００１８】
（実施形態）
以下、図面を用いて、実施態様を説明する。
【００１９】
（表示装置の全体構成例）
図１は、実施形態に係る表示装置の構成例を示す平面図である。図２は、図１のＡ−Ａ線に沿う断面図である。図１および図２において、表示装置ＤＳＰは、表示パネルＰＮＬと、フレキシブルプリント回路基板１と、ＩＣチップ２と、回路基板３と、を備えている。表示パネルＰＮＬは、液晶表示パネルであり、第１基板（ＴＦＴ基板、アレイ基板ともいう）ＳＵＢ１と、第２基板（対向基板ともいう）ＳＵＢ２と、液晶層ＬＣと、シール材ＳＥと、を備えている。
【００２０】
表示パネルＰＮＬは、画像を表示する表示部（表示領域）ＤＡと、表示部ＤＡの外周を囲む額縁状の非表示部（非表示領域）ＮＤＡと、を備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。第１基板ＳＵＢ１は、第２基板ＳＵＢ２よりも第２方向Ｙに延出した実装部ＭＡを有している。シール材ＳＥは、非表示部ＮＤＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着するとともに、液晶層ＬＣを封止している。
【００２１】
図２を参照し、第１基板ＳＵＢ１の下には下偏光板２００が貼り付けられ、第２基板ＳＵＢ２の上側には上偏光板２０１が貼り付けられている。第１基板ＳＵＢ１、第２基板ＳＵＢ２、下偏光板２００、上偏光板２０１、液晶層ＬＣの組み合わせを表示パネルＰＮＬと呼ぶ。表示パネルＰＮＬは自身では発光しないので、表示パネルＰＮＬの背面にバックライト２０２が配置されている。
【００２２】
実装部ＭＡには、複数の外部端子が形成されている。実装部ＭＡの複数の外部端子には、フレキシブル配線基板１が接続される。フレキシブル配線基板１には、映像信号等を供給するドライバＩＣ２が搭載されている。フレキシブル配線基板１には、ドライバＩＣ２や表示装置ＤＳＰに外部から信号や電力を供給するための回路基板３が接続されている。なお、ＩＣチップ２は、実装部ＭＡに実装されてもよい。ＩＣチップ２は、画像を表示する表示モードにおいて画像表示に必要な信号を出力するディスプレイドライバＤＤを内蔵している。
【００２３】
図１に示すように、表示領域ＤＡには、複数の画素ＰＸがマトリクス状に形成され、各画素ＰＸはスイッチング素子として薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を有している。非表示領域ＮＤＡには、走査線、映像信号線等を制御および駆動するための、駆動回路が形成されている。駆動回路は、薄膜トランジスタ（ＴＦＴ）を有している。
【００２４】
画素ＰＸのスイッチング素子として用いられるＴＦＴは、リーク電流が小さいことが必要である。酸化物半導体によるＴＦＴは、リーク電流を小さくすることが出来る。以後、酸化物半導体をＯｘｉｄｅ（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。Ｏｘｉｄｅには、ＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｏｘｉｄｅ）等がある。以後、酸化物半導体をＯｘｉｄｅで代表させて説明する。Ｏｘｉｄｅはキャリアの移動度が小さいので、表示装置ＤＳＰ内に内蔵する駆動回路を、Ｏｘｉｄｅを用いたＴＦＴで形成することは難しい場合がある。
【００２５】
一方、ＬＴＰＳ（Lｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ−Ｓｉ）は移動度が高いので、駆動回路を構成するＴＦＴとして適している。液晶表示装置では、多結晶シリコンまたは多結晶質シリコン（Ｐｏｌｙ−Ｓｉ）にＬＴＰＳを用いることが多い。以下Ｐｏｌｙ-ＳｉをＬＴＰＳともいう。ＬＴＰＳで形成したＴＦＴは移動度が大きいので、駆動回路はＬＴＰＳを用いた薄膜トランジスタ（ＴＦＴ）で形成することが出来る。
【００２６】
つまり、画素ＰＸに使用される薄膜トランジスタ（ＴＦＴ）は、リーク電流が小さいことが必要なので、酸化物半導体（Ｏｘｉｄｅ）を使用し、駆動回路に使用される薄膜トランジスタ（ＴＦＴ）は移動度が大きい必要があるので、ＬＴＰＳを使用することが合理的である。
【００２７】
ただし、適用製品によっては非晶質シリコン（ａ−Ｓｉ）やＯｘｉｄｅの移動度でも設計可能な場合があるので、本発明の構成は駆動回路にａ−ＳｉやＯｘｉｄｅを用いた場合にも有効である。
【００２８】
本実施形態の表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。
【００２９】
また、表示パネルＰＮＬの詳細な構成について、ここでは説明を省略するが、表示パネルＰＮＬは、また、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。ここでの基板主面とは、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面と平行な面である。
【００３０】
（表示装置の回路構成例）
図３は、画素ＰＸの基本構成及び表示装置ＤＳＰの等価回路を示す図である。複数の画素ＰＸ第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。複数本の走査線Ｇ（Ｇ１、Ｇ２・・・）は、走査線駆動回路ＧＤに接続されている。複数本の信号線Ｓ（Ｓ１、Ｓ２・・・）は、信号線駆動回路ＳＤに接続されている。複数本の共通電極ＣＥ（ＣＥ１、ＣＥ２・・・）は、コモン電圧（Ｖｃｏｍ）の電圧供給部ＣＤに接続され、複数の画素ＰＸに亘って配置されている。１つの画素ＰＸは、１本の走査線と、１本の信号線と、１本の共通電極ＣＥと、に接続されている。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Ｓは、その一部が屈曲していたとしても、第２方向Ｙに延出しているものとする。走査線駆動回路ＧＤ、信号線駆動回路ＳＤ、および、電圧供給部ＣＤは、薄膜トランジスタ（ＴＦＴ）によって構成される。
【００３１】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。
【００３２】
（表示装置の断面構造）
図４は、実施形態に係る表示装置の断面図の例である。図４に示すように、表示装置ＤＳＰには、酸化物半導体（Ｏｘｉｄｅ）１０３を用いた薄膜トランジスタ（ＴＦＴ）が使用されている。酸化物半導体ＴＦＴはリーク電流が小さいので、画素ＰＸのスイッチング素子ＳＷを構成する薄膜トランジスタとして好適である。
【００３３】
酸化物半導体（Ｏｘｉｄｅ）には、ＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｏｘｉｄｅ）等がある。本実施例では、酸化物半導体としてＩＧＺＯに分類されるＩｎＧａＺｎＯを使用している。
【００３４】
なお、図４には、トップゲート構造を有する薄膜トランジスタを示したが、薄膜トランジスタは、これに限定されない。薄膜トランジスタは、ボトムゲート構造を有する薄膜トランジスタであってもよい。
【００３５】
図４において、ガラスあるいはポリイミド等の樹脂で形成された基板１００の上に遮光膜１０１が金属によって形成されている。この金属は、後で説明するゲート電極１０５等と同じ金属を使用してもよい。遮光膜１０１は、後で形成される酸化物半導体ＴＦＴのチャネル部にバックライトからの光が照射されないように遮光するためのものである。
【００３６】
遮光膜１０１を覆って下地膜１０２が形成されている。下地膜１０２は、その上に形成される酸化物半導体１０３が基板１００からの不純物によって汚染されることを防止する。下地膜１０２はシリコン酸化膜（以後ＳｉＯと記す）とシリコン窒化膜（以後ＳｉＮと記す）の積層膜で形成されることが多い。なお、例えばアルミニウム酸化膜（以後ＡｌＯと記す）からなるバリア膜がさらに積層される場合もある。
【００３７】
図４において、下地膜１０２の上に酸化物半導体ＴＦＴを構成する酸化物半導体１０３が形成されている。酸化物半導体１０３の厚さは、例えば、１０ｎｍ乃至１００ｎｍである。酸化物半導体１０３を覆ってゲート絶縁膜１０４が例えばＳｉＯによって形成される。ゲート絶縁膜１０４を覆ってゲート電極１０５が形成される。
【００３８】
ゲート電極１０５を覆って層間絶縁膜１０６が例えばＳｉＯによって形成されている。層間絶縁膜１０６の厚さは、例えば、１５０ｎｍ乃至３００ｎｍである。層間絶縁膜１０６の上に無機パッシベーション膜１０７が例えばＳｉＮによって形成される。無機パッシベーション膜１０７の厚さは、例えば、１００乃至２００ｎｍである。ＳｉＯ単層、ＳｉＮ単層、または下がＳｉＮ、上がＳｉＯであっても良い。
【００３９】
無機パッシベーション膜１０７、層間絶縁膜１０６、ゲート絶縁膜１０４を貫通してスルーホール１０８、１０９が形成されている。スルーホール１０８、１０９は、酸化物半導体１０３とドレイン電極１１０、あるいは、酸化物半導体１０３とソース電極１１１を接続するために設けられる。図４におけるドレイン電極１１０は映像信号線(ソース線Ｓ)が兼用し、ソース電極１１１はスルーホール１３０を介して画素電極（ＰＥ、第１の電極）１１６と接続する。スルーホール１３０は、後述されるように、第１部分１３１と第２部分１３２とを有する。
【００４０】
図４において、ドレイン電極１１０及びソース電極１１１を覆って有機平坦化膜１１２が形成されている。有機平坦化膜（有機樹脂膜）１１２は、例えば、アクリル樹脂等で形成される。有機平坦化膜１１２は平坦化膜としての役割と、映像信号線(ソース線Ｓ)とコモン電極（ＣＥ、第２の電極）１１４間の浮遊容量を小さくするために、２μｍ乃至４μｍ程度と厚く形成される。有機平坦化膜１１２の上にバリア膜１１３が形成されている。バリア膜１１３は例えばＳｉＮによって形成される。有機平坦化膜１１２は、第１のベーク工程によって、脱水されるが、バリア膜１１３は、第１のベーク工程の後の有機平坦化膜１１２が吸水することを防止する役割を有する。
【００４１】
バリア膜１１３の上にＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明導電膜によってコモン電極１１４が形成される。コモン電極１１４は平面状に、複数の画素に共通に形成される。コモン電極１１４を覆って容量絶縁膜１１５がＳｉＮによって形成されている。容量絶縁膜１１５を覆ってＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明導電膜によって画素電極１１６が形成されている。画素電極１１６は櫛歯状に形成される。容量絶縁膜１１５は、コモン電極１１４と画素電極１１６との間において画素容量（ＣＳ）を形成する。ソース電極１１１と画素電極１１６を接続するために、有機平坦化膜１１２、バリア膜１１３、容量絶縁膜１１５にスルーホール１３０が形成される。
【００４２】
画素電極１１６を覆って配向膜１１７が形成されている。配向膜１１７は液晶分子３０１の初期配向方向を規定する。配向膜１１７の配向処理は、ラビングによる配向処理か偏光紫外線を用いた光配向処理が用いられる。ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式では、プレティルト角は必要ないので、光配向処理が有利である。
【００４３】
図４において、液晶層３００を挟んで、対向基板２０１が配置している。対向基板２０１にはカラーフィルタ２０２とブラックマトリクス２０３が形成され、その上にオーバーコート膜２０４が形成されている。オーバーコート膜２０４の上に配向膜２０５が形成されている。配向膜２０５の作用および配向処理は、基板１００側の配向膜１１７と同じである。
【００４４】
図４において、コモン電極１１４と画素電極１１６との間に電圧が印加されると、図４の矢印で示すような電気力線が発生し、液晶分子３０１を回転させて液晶層３００によるバックライトからの光の透過率を制御する。画素毎に光の透過率を制御することによって画像が表示される。
【００４５】
図４において、スルーホール１３０は第１部分１３１と第２部分１３２とを有する。第１部分１３１は、有機平坦化膜１１２がバリア膜１１３および容量絶縁膜１１５によって覆われていない部分である。第２部分１３２は、有機平坦化膜１１２がバリア膜１１３および容量絶縁膜１１５によって覆われている部分である。スルーホール１３０が第１部分１３１を有するので、スルーホール１３０の形成後における有機平坦化膜１１２の第２のベーク工程において、有機平坦化膜１１２に含まれる水分が第１部分１３１から脱水されやすくなっている。したがって、有機平坦化膜１１２に含まれる水分の量を低減できるので、有機平坦化膜１１２に含まれる水分が薄膜トランジスタの形成領域へ拡散することによる薄膜トランジスタの特性の変動を低減することができる。
【００４６】
（半導体装置の製造工程）
次に、図５〜図１１を用いて、表示装置ＤＳＰに用いられる半導体装置の製造方法を説明する。
【００４７】
図５は、ドレイン電極１１０及びソース電極１１１を覆って有機平坦化膜１１２を選択的に形成した状態を示す断面図である。ここで、半導体装置として、酸化物半導体ＴＦＴのドレイン電極１１０及びソース電極１１１までが形成された半導体基板を準備する。半導体基板は、図４で説明した様に、次のように形成される。
【００４８】
ガラスあるいはポリイミド等の樹脂で形成された基板１００の上に、金属の遮光膜１０１が形成され、遮光膜１０１を覆って下地膜１０２がＳｉＯ、ＳｉＮの積層膜により形成され、下地膜１０２の上に酸化物半導体ＴＦＴを構成する酸化物半導体１０３がＩｎＧａＺｎＯによって形成される。続いて、酸化物半導体１０３を覆ってゲート絶縁膜１０４がＳｉＯによって形成され、ゲート電極１０５を覆って層間絶縁膜１０６がＳｉＯによって形成される。そして、層間絶縁膜１０６の上に無機パッシベーション膜１０７がＳｉＮによって形成される。その後、無機パッシベーション膜１０７、層間絶縁膜１０６、ゲート絶縁膜１０４を貫通してスルーホール１０８、１０９が形成される。スルーホール１０８、１０９に、ドレイン電極１１０、ソース電極１１１が設けられ、酸化物半導体１０３とドレイン電極１１０、あるいは、酸化物半導体１０３とソース電極１１１が接続される。これにより、酸化物半導体ＴＦＴのドレイン電極１１０及びソース電極１１１までが形成された半導体基板が準備される。
【００４９】
そして、図５に示す様に、有機平坦化膜１１２がドレイン電極１１０及びソース電極１１１を覆って選択的に形成される。有機平坦化膜１１２には、ソース電極１１１の上面の一部が露出するように、スルーホール１３４が選択的に形成される。有機平坦化膜１１２は、例えば、アクリル樹脂等で形成される。有機平坦化膜１１２の形成の後、有機平坦化膜１１２に含まれる水分を脱水するための、第１のベーク工程が実施される。有機平坦化膜１１２に含まれる水分は、矢印で示す様に、脱水される。
【００５０】
図６は、第１のベーク工程の後、有機平坦化膜１１２の上にバリア膜１１３を形成した状態を示す断面図である。第１のベーク工程の後、有機平坦化膜１１２の上およびスルーホール１３４の底部に露出するソース電極１１１の上を覆う様に、バリア膜１１３が形成される。バリア膜１１３は、例えば、ＳｉＮによって形成される。バリア膜１１３は、第１のベーク工程の後の有機平坦化膜１１２が水分を吸水することを防止する役割を有する。
【００５１】
図７は、コモン電極１１４を選択的に形成した状態を示す断面図である。コモン電極１１４がバリア膜１１３の上に選択的に形成される。コモン電極（第２の電極）１１４は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明導電膜（第1透明導電膜）によって形成される。
【００５２】
図８は、容量絶縁膜１１５を形成した状態を示す断面図である。容量絶縁膜１１５は、バリア膜１１３およびコモン電極１１４の上を覆う様に、形成される。容量絶縁膜１１５は、ＳｉＮによって形成されている。
【００５３】
図９は、スルーホール１３０を形成した状態を示す断面図である。有機平坦化膜１１２、バリア膜１１３、容量絶縁膜１１５にスルーホール１３０が形成される。スルーホール１３０は、スルーホール１３４の底部および底部近傍の側面において、ソース電極１１１および有機平坦化膜１１２が露出するように、バリア膜１１３、容量絶縁膜１１５を選択的に除去してバリア膜１１３、容量絶縁膜１１５に開孔を形成することにより、形成される。バリア膜１１３と容量絶縁膜１１５の両方がＳＩＮで形成される場合、バリア膜１１３と容量絶縁膜１１５のフォトリソグラフィおよびドライエッチングによるパターニング加工は、一括して行うことができる。
【００５４】
スルーホール１３０は、ソース電極１１１と画素電極１１６を接続するために設けられる。スルーホール１３０は第１部分１３１と第２部分１３２とを有する。第１部分１３１は、有機平坦化膜１１２がバリア膜１１３および容量絶縁膜１１５によって覆われていない部分である。第２部分１３２は、有機平坦化膜１１２がバリア膜１１３および容量絶縁膜１１５によって覆われている部分である。スルーホール１３０を形成した後、第２のベーク工程が行われる。第２のベーク工程において、スルーホール１３０が第１部分１３１を有するので、有機平坦化膜１１２に含まれる水分が、矢印で示す様に、第１部分１３１から脱水されやすくなっている。そのため、有機平坦化膜１１２に含まれる水分の量を低減できる。その結果、有機平坦化膜１１２に含まれる水分が薄膜トランジスタの形成領域へ拡散することによって発生する薄膜トランジスタの特性変動を低減することができる。
【００５５】
図１０は、画素電極１１６を選択的に形成した状態を示す断面図である。容量絶縁膜１１５を覆ってＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明導電膜（第２透明導電膜）によって画素電極（第１の電極）１１６が形成されている。画素電極１１６は櫛歯状に形成される。画素電極１１６は、スルーホール１３０の内部に形成されて、ソース電極１１１に接続される。
【００５６】
図１１は、配向膜１１７を形成した状態を示す断面図である。配向膜１１７は、容量絶縁膜１１５および画素電極１１６の上を覆う様に形成される。以上のように形成され半導体基板は、図１および図２で説明した第１基板（ＳＵＢ１）を構成する。
【００５７】
図１２は、スルーホール１３０の部分を拡大して示す断面図である。なお、図１２には、容量絶縁膜１１５の図示は省略している。図１２に示す様に、有機平坦化膜１１２に設けられたスルーホール１３０の深さＨは、有機平坦化膜１１２の膜厚が２μｍ乃至４μｍ程度と厚く形成されるので、深くされる。このため、スルーホール１３０の底部では、レジストのパターニング時の露光量が不足して、レジストが残りやすい状態になると考えられる。ただし、ソース電極１１１の上であれば、反射光が期待できるので、露光不足によるレジスト残りは多少回避されやすい。よって、レジスト残りによるバリア膜１１３の膜残りを回避するため、バリア膜１１３の開孔線幅Ｗｂはソース電極１１１の幅ＷＳＬ以下であることが望ましい。
【００５８】
また、有機平坦化膜１１２に対する第１のベーク工程（脱水ベーク工程）の後、バリア膜１１３を形成するまでの放置時間や環境にも依るが、第２のベーク工程において、最低限の脱水経路を確保するため、バリア膜１１３の一部が除去された第１部分１３１の開孔サイズＬは、少なくとも１０ｎｍ以上であることが望ましい。開孔サイズＬは、好適には、５０ｎｍ以上とするのが良い。
【００５９】
実施形態によれは、以下の効果を得ることができる。
１）有機平坦化膜１１２の上にバリア膜１１３を形成する。バリア膜１１３は、ＳＩＮで形成するのが望ましい。有機平坦化膜１１２に設けられたスルーホール１３０の部分において、バリア膜１１３の一部が除去され、有機平坦化膜１１２が露出する第１部分１３１を有する。第１ベーク工程の後の有機平坦化膜１１２は吸水されている水分が少ないので、水分の放出経路とされる第１部分１３１が少なくても、または、小さい面積でも、有機平坦化膜１１２に対して第２のベーク工程を行うことにより、有機平坦化膜１１２の水分を脱水することができる。したがって、第２のベーク工程の後の有機パッシベーション膜１１２には、水分が残りにくい。
２）有機平坦化膜１１２に水分が残りにくいので、有機平坦化膜１１２に含まれる水分が薄膜トランジスタの形成領域へ拡散することによって発生する薄膜トランジスタの特性変動を低減することができる。
３）有機平坦化膜１１２の脱水のための第１ベーク工程の後からバリア膜１１３を形成までの期間が短いので、有機平坦化膜１１２の吸水を少なくすることができる。
４）バリア膜１１３と容量絶縁膜１１５の両方を、ＳＩＮの様な同一成分から構成される膜で形成するので、バリア膜１１３と容量絶縁膜１１５のフォトリソグラフィおよびドライエッチングによるパターニング加工は、一括して行うことができる。
【００６０】
（変形例）
次に、図１３〜図２０を用いて、変形例に係る半導体装置の製造方法を説明する。
【００６１】
図１３は、ドレイン電極及びソース電極を覆って有機平坦化膜を選択的に形成した状態を示す断面図である。図１３は、図５と同じであり、半導体装置として、酸化物半導体ＴＦＴのドレイン電極１１０及びソース電極１１１までが形成された半導体基板を準備する。半導体基板は、図５で説明した様に、次のように形成される。
【００６２】
ガラスあるいはポリイミド等の樹脂で形成された基板１００の上に、金属の遮光膜１０１が形成され、遮光膜１０１を覆って下地膜１０２がＳｉＯ、ＳｉＮの積層膜により形成され、下地膜１０２の上に酸化物半導体ＴＦＴを構成する酸化物半導体１０３がＩｎＧａＺｎＯによって形成される。続いて、酸化物半導体１０３を覆ってゲート絶縁膜１０４がＳｉＯによって形成され、ゲート電極１０５を覆って層間絶縁膜１０６がＳｉＯによって形成される。そして、層間絶縁膜１０６の上に無機パッシベーション膜１０７がＳｉＮによって形成される。その後、無機パッシベーション膜１０７、層間絶縁膜１０６、ゲート絶縁膜１０４を貫通してスルーホール１０８、１０９が形成される。スルーホール１０８、１０９に、ドレイン電極１１０、ソース電極１１１が設けられ、酸化物半導体１０３とドレイン電極１１０、あるいは、酸化物半導体１０３とソース電極１１１が接続される。これにより、酸化物半導体ＴＦＴのドレイン電極１１０及びソース電極１１１までが形成された半導体基板が準備される。
【００６３】
そして、図１３に示す様に、有機平坦化膜１１２がドレイン電極１１０及びソース電極１１１を覆って選択的に形成される。有機平坦化膜１１２には、ソース電極１１１の上面の一部が露出するように、スルーホール１３４が選択的に形成される。有機平坦化膜１１２は、例えば、アクリル樹脂等で形成される。有機平坦化膜１１２の形成の後、有機平坦化膜１１２に含まれる水分を脱水するための、第１のベーク工程が実施される。有機平坦化膜１１２に含まれる水分は、矢印で示す様に、脱水される。
【００６４】
図１４は、第１のベーク工程の後、有機平坦化膜の上にバリア膜を形成した状態を示す断面図である。図１４は、図６と同じであり、第１のベーク工程の後、有機平坦化膜１１２の上およびスルーホール１３４の底部に露出するソース電極１１１の上を覆う様に、バリア膜１１３が形成される。バリア膜１１３は、例えば、ＳｉＮによって形成される。バリア膜１１３は、第１のベーク工程の後の有機平坦化膜１１２が水分を吸水することを防止する役割を有する。
【００６５】
図１５は、スルーホール１３０を形成した状態を示す断面図である。有機平坦化膜１１２、バリア膜１１３にスルーホール１３０が形成される。スルーホール１３０は、スルーホール１３４の底部および底部近傍の側面において、ソース電極１１１および有機平坦化膜１１２が露出するように、バリア膜１１３を選択的に除去してバリア膜１１３に開孔を形成することにより、形成される。
【００６６】
スルーホール１３０は、ソース電極１１１と画素電極１１６を接続するために設けられる。スルーホール１３０は第１部分１３１と第２部分１３２とを有する。第１部分１３１は、有機平坦化膜１１２がバリア膜１１３によって覆われていない部分である。第２部分１３２は、有機平坦化膜１１２がバリア膜１１３によって覆われている部分である。スルーホール１３０を形成した後、第２のベーク工程が行われる。第２のベーク工程において、スルーホール１３０が第１部分１３１を有するので、有機平坦化膜１１２に含まれる水分が、矢印で示す様に、第１部分１３１から脱水されやすくなっている。そのため、有機平坦化膜１１２に含まれる水分の量を低減できる。その結果、有機平坦化膜１１２に含まれる水分が薄膜トランジスタの形成領域へ拡散することによって発生する薄膜トランジスタの特性変動を低減することができる。
【００６７】
図１６は、コモン電極１１４および接続電極１１４１を選択的に形成した状態を示す断面図である。コモン電極（第２の電極）１１４がバリア膜１１３の上に選択的に形成され、接続電極１１４１がスルーホール１３０内の底部に選択的に形成される。コモン電極１１４および接続電極１１４１は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明導電膜（第1透明導電膜）によって形成される。スルーホール１３０内の底部において、接続電極１１４１は、露出するソース電極１１１、第１部分１３１において露出する有機平坦化膜１１２および第２部分１３２の下部側に対応するバリア膜１１３を覆う様に形成されている。つまり、接続電極１１４１は、第１部分１３１において露出する有機平坦化膜１１２を覆う蓋としての役割を有しており、これにより、有機平坦化膜１１２は、水分が吸水されにくい状態になる。接続電極１１４１は、また、ソース電極１１１と画素電極１１６とを接続するための電極の役割を有する。
【００６８】
図１７は、容量絶縁膜１１５を形成した状態を示す断面図である。容量絶縁膜１１５は、バリア膜１１３、コモン電極１１４、接続電極１１４１の上を覆う様に形成される。容量絶縁膜１１５は、ＳｉＮによって形成されている。
【００６９】
図１８は、容量絶縁膜１１５にスルーホール１３５を形成した状態を示す断面図である。スルーホール１３５は、接続電極１１４１が露出するように、容量絶縁膜１１５を選択的に除去することにより形成される。
【００７０】
図１９は、画素電極１１６を選択的に形成した状態を示す断面図である。容量絶縁膜１１５を覆ってＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明導電膜（第２透明導電膜）によって画素電極（第１の電極）１１６が形成されている。画素電極１１６は櫛歯状に形成される。画素電極１１６は、スルーホール１３５の内部において、露出する接続電極１１４１に接続される。
【００７１】
図２０は、配向膜１１７を形成した状態を示す断面図である。配向膜１１７は、容量絶縁膜１１５および画素電極１１６の上を覆う様に形成される。以上のように形成され半導体基板は、図１および図２で説明した第１基板（ＳＵＢ１）を構成する。
【００７２】
変形例によれば、実施態様と同様に、以下の効果を得ることができる。
１）有機平坦化膜１１２に設けられたスルーホール１３０の部分において、バリア膜１１３の一部が除去され、有機平坦化膜１１２が露出する第１部分１３１を有する。第１ベーク工程の後の有機平坦化膜１１２は吸水されている水分が少ないので、水分の放出経路とされる第１部分１３１が少なくても、または、小さい面積でも、有機平坦化膜１１２に対して第２のベーク工程を行うことにより、有機平坦化膜１１２の水分を脱水することができる。したがって、第２のベーク工程の後の有機平坦化膜１１２には、水分が残りにくい。
２）有機平坦化膜１１２に水分が残りにくいので、有機平坦化膜１１２に含まれる水分が薄膜トランジスタの形成領域へ拡散することによって発生する薄膜トランジスタの特性変動を低減することができる。
【００７３】
本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。また、例えばセンサ機能を有する半導体装置などもこれに含まれる。
【００７４】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【００７５】
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【００７６】
上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００７７】
ＤＳＰ：表示装置
ＰＮＬ：表示パネル
ＰＸ：画素
ＤＡ：表示部
ＮＤＡ：非表示部
ＳＥ：シール材
ＳＵＢ１：第１基板（ＴＦＴ基板）
ＳＵＢ２：第２基板（対向基板）
１００：基板
１０１：遮光膜
１０２：下地膜
１０３：酸化物半導体（Ｏｘｉｄｅ）
１０４：ゲート絶縁膜
１０５：ゲート電極
１０６：層間絶縁膜
１０７：無機パッシベーション膜
１１０：ドレイン電極
１１１：ソース電極
１１２：有機平坦化膜
１１３：バリア膜
１１４：コモン電極
１１５：容量絶縁膜
１１６：画素電極
１１７：配向膜
１１４１：接続電極
【図１】
2020129617.tif 000003
【図２】
2020129617.tif 000004
【図３】
2020129617.tif 000005
【図４】
2020129617.tif 000006
【図５】
2020129617.tif 000007
【図６】
2020129617.tif 000008
【図７】
2020129617.tif 000009
【図８】
2020129617.tif 000010
【図９】
2020129617.tif 000011
【図１０】
2020129617.tif 000012
【図１１】
2020129617.tif 000013
【図１２】
2020129617.tif 000014
【図１３】
2020129617.tif 000015
【図１４】
2020129617.tif 000016
【図１５】
2020129617.tif 000017
【図１６】
2020129617.tif 000018
【図１７】
2020129617.tif 000019
【図１８】
2020129617.tif 000020
【図１９】
2020129617.tif 000021
【図２０】
2020129617.tif 000022