(57)【要約】【課題】効率化と制御方法の簡略化を両立させることのできるライバックコンバータの制御方法を提供する。【解決手段】本発明の制御方法は、フライバックコンバータの入力電圧を表す第１電圧信号及びフライバックコンバータの出力電圧を表す第２電圧信号をリアルタイムで取得するステップ１と（Ｓ１）、第１電圧信号及び第２電圧信号に基づいて補助スイッチング素子の導通時間を取得し、かつ導通時間に基づいて第１制御信号を出力して前記補助スイッチング素子をオフにするステップ２と（Ｓ２）、第１制御信号及びデッドタイムに基づいて第２制御信号を出力してメインスイッチング素子を開通し、デッドタイムが固定時間であるステップ３（Ｓ３）と、を備える。【選択図】図２
2020010591.tif 000002
【特許請求の範囲】
【請求項１】
メインスイッチング素子、変圧器及び補助スイッチング素子を備えるフライバックコンバータの制御方法であって、
前記フライバックコンバータの入力電圧を表す第１電圧信号及び前記フライバックコンバータの出力電圧を表す第２電圧信号をリアルタイムで取得するステップ１と、
前記第１電圧信号及び前記第２電圧信号に基づいて前記補助スイッチング素子の導通時間を取得し、前記導通時間に基づいて第１制御信号を出力して前記補助スイッチング素子をオフにするステップ２と、
前記第１制御信号及びデッドタイムに基づいて第２制御信号を出力して前記メインスイッチング素子を開通し、前記デッドタイムが固定時間であるステップ３と
を備えることを特徴とする、フライバックコンバータの制御方法。
【請求項２】
前記補助スイッチング素子は、前記変圧器の一次巻線に接続されるアクティブクランプ素子である、請求項１に記載の制御方法。
【請求項３】
前記フライバックコンバータの変圧器は、前記補助スイッチング素子に直列接続される補助巻線をさらに備える、請求項１に記載の制御方法。
【請求項４】
前記ステップ１において、前記フライバックコンバータの入力端子及び出力端子の電圧を採集することで前記第１電圧信号及び前記第２電圧信号をそれぞれ取得する、請求項１に記載の制御方法。
【請求項５】
前記ステップ１において、前記変圧器の前記補助巻線の負電圧を採集して前記第１電圧信号を取得し、前記補助巻線の正電圧を採集して前記第２電圧信号を取得する、請求項３に記載の制御方法。
【請求項６】
前記ステップ２は、さらに、
前記第２電圧信号に基づき、比例定数に従って電流信号を出力するステップ２１と、
第３制御信号を利用して第１キャパシタを充電状態にし、かつ前記電流信号を利用して前記第１キャパシタを充電するステップ２２と、
前記第１電圧信号の電圧と前記第１キャパシタの電圧をリアルタイムで比較し、前記第１電圧信号の電圧と前記第１キャパシタの電圧が同じであるとき、前記導通時間を取得するステップ２３と、
前記導通時間に基づいて前記第１制御信号を出力することで、前記補助スイッチング素子をオフにするステップ２４と、を備える、請求項１に記載の制御方法。
【請求項７】
前記第３制御信号は、前記補助スイッチング素子の開通信号である、請求項６に記載の制御方法。
【請求項８】
前記ステップ３において、前記第１制御信号を出力した後、前記デッドタイムを遅延させて前記第２制御信号を出力することで前記メインスイッチング素子を開通する、請求項１に記載の制御方法。
【請求項９】
前記メインスイッチング素子の第１端子が前記変圧器の励磁インダクタンスに電気的に接続され、第２端子が接地され、
前記ステップ２１において、以下の式に基づいて前記比例定数を取得し、
【数１】
2020010591.tif 000022
そのうち、Ｃは、前記第１キャパシタの容量値であり、Ｋは、前記比例定数であり、Ｃｅｑは、前記メインスイッチング素子の第１端子のアースに対する寄生容量の容量値であり、Ｌｍは、前記励磁インダクタンスのインダクタンス値であり、ｎは、前記変圧器の巻数比である、請求項６に記載の制御方法。
【請求項１０】
前記ステップ２において、以下の式に基づいて前記導通時間を取得し、
【数２】
2020010591.tif 000023
そのうち、ｔｏｎは、前記導通時間であり、Ｖｂｕｓは、前記第１電圧信号の電圧であり、Ｖｏは、前記第２電圧信号の電圧であり、Ｃｅｑは、前記メインスイッチング素子の第１端子のアースに対する寄生容量の容量値であり、Ｌｍは、前記変圧器の励磁インダクタンスのインダクタンス値であり、ｎは、前記変圧器の巻数比である、請求項１または請求項９に記載の制御方法。
【請求項１１】
前記ステップ３において、以下の式に基づいて前記デッドタイムを取得し、
【数３】
2020010591.tif 000024
そのうち、ｔｄｅｌａｙは、前記デッドタイムであり、Ｃｅｑは、前記メインスイッチング素子の第１端子のアースに対する寄生容量の容量値であり、Ｌｍは、前記励磁インダクタンスのインダクタンス値である、請求項１０に記載の制御方法。
【請求項１２】
メインスイッチング素子、変圧器及び補助スイッチング素子を備えるフライバックコンバータの制御装置であって、
前記フライバックコンバータの入力電圧を表す第１電圧信号、及び前記フライバックコンバータの出力電圧を表す第２電圧信号をリアルタイムで取得し、かつ前記第１電圧信号及び前記第２電圧信号に基づいて前記補助スイッチング素子の導通時間を取得し、前記導通時間に基づいて第１制御信号を出力することで前記補助スイッチング素子をオフにするクランプ素子導通時間制御部と、
前記第１制御信号及びデッドタイムに基づいて第２制御信号を出力することで前記メインスイッチング素子を開通し、前記デッドタイムが固定時間であるデッドタイム制御部と、
を備えることを特徴とする、フライバックコンバータの制御装置。
【請求項１３】
前記補助スイッチング素子は、前記変圧器の一次巻線に接続されるアクティブクランプ素子である、請求項１２に記載の制御装置。
【請求項１４】
前記フライバックコンバータの変圧器は、前記補助スイッチング素子に直列接続される補助巻線をさらに備える、請求項１２に記載の制御装置。
【請求項１５】
前記クランプ素子導通時間制御部は、前記フライバックコンバータの入力端子及び出力端子の電圧を採集することで前記第１電圧信号及び前記第２電圧信号をそれぞれ取得する、請求項１２に記載の制御装置。
【請求項１６】
前記クランプ素子導通時間制御部は、前記変圧器の前記補助巻線の負電圧を採集して前記第１電圧信号を取得し、前記補助巻線の正電圧を採集して前記第２電圧信号を取得する、請求項１４に記載の制御装置。
【請求項１７】
前記クランプ素子導通時間制御部は、
前記第２電圧信号に基づき、比例定数に従って電流信号を出力する電流信号出力モジュールと、
第１端子が前記電流信号出力モジュールに電気的に接続され、第２端子が接地される第１キャパシタと、
前記第１キャパシタに並列接続され、第３制御信号に基づいてオフとなりかつオフになったとき、前記電流信号を利用して前記第１キャパシタへの充電を開始する第１制御スイッチと、
第１入力端子が前記第１キャパシタの第１端子及び前記電流信号出力モジュールに電気的に接続され、第２入力端子が前記第１電圧信号を受信し、前記第１電圧信号の電圧と前記第１キャパシタの電圧をリアルタイムで比較する比較モジュールと、
前記比較モジュールに電気的に接続され、前記第１キャパシタの電圧と前記第１電圧信号の電圧が同じであるとき前記導通時間を取得し、かつ前記導通時間に基づいて前記第１制御信号を出力して前記補助スイッチング素子をオフにする、請求項１２に記載の制御装置。
【請求項１８】
前記第３制御信号は、前記補助スイッチング素子の開通信号である、請求項１７に記載の制御装置。
【請求項１９】
前記デッドタイム制御部は、
前記デッドタイムを取得するデッドタイム取得モジュールと、
前記デッドタイム取得モジュールに電気的に接続され、前記第１制御信号出力モジュールが前記第１制御信号を出力すると、前記デッドタイムを遅延させて前記第２制御信号を出力することで前記メインスイッチング素子を開通する第２制御信号出力モジュールと、
を備える、請求項１７に記載の制御装置。
【請求項２０】
前記メインスイッチング素子の第１端子が前記変圧器の励磁インダクタンスに電気的に接続され、前記メインスイッチング素子の第２端子が接地され、かつ以下の式に基づいて前記比例定数を取得し、
【数４】
2020010591.tif 000025
そのうち、Ｃは、前記第１キャパシタの容量値であり、Ｋは、前記比例定数であり、Ｃｅｑは、前記メインスイッチング素子の第１端子のアースに対する寄生容量の容量値であり、Ｌｍは、励磁インダクタンスのインダクタンス値であり、ｎは、前記変圧器の巻数比である、請求項１７に記載の制御装置。
【請求項２１】
前記クランプ素子導通時間制御部は、以下の式に基づいて前記導通時間を取得し、
【数５】
2020010591.tif 000026
そのうち、ｔｏｎは、前記導通時間であり、Ｖｂｕｓは、前記第１電圧信号の電圧であり、Ｖｏは、前記第２電圧信号の電圧であり、Ｃｅｑは、前記メインスイッチング素子の第１端子のアースに対する寄生容量の容量値であり、Ｌｍは、前記変圧器の励磁インダクタンスのインダクタンス値であり、ｎは、前記変圧器の巻数比である、請求項１７又は請求項２０に記載の制御装置。
【請求項２２】
前記デッドタイム制御部は、以下の式に基づいて前記デッドタイムを取得し、
【数６】
2020010591.tif 000027
そのうち、ｔｄｅｌａｙは、前記デッドタイムであり、Ｃｅｑは、前記メインスイッチング素子の第１端子のアースに対する寄生容量の容量値であり、Ｌｍは、前記励磁インダクタンスのインダクタンス値である、請求項２１に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フライバックコンバータの制御方法及び装置に関し、特に、出力電圧が変化する場合に適用するフライバックコンバータの制御方法及び装置に関する。
【背景技術】
【０００２】
フライバックコンバータは、回路構成が簡単であるため将来において電源アダプターの高周波化、小型化を実現するのに最適なトポロジー構造であるが、メインスイッチング素子のスイッチング損失が原因となってそのスイッチング周波数の向上が困難である。従来、フライバックコンバータのメインスイッチング素子のゼロ電圧スイッチング（ＺＶＳ）によりメインスイッチング素子のスイッチング損失を除去することができる。ゼロ電圧スイッチング（ＺＶＳ）は、メインスイッチング素子の導通に先立って補助スイッチング素子を一定時間かけて開通することで実現でき、そのうち該補助スイッチング素子は、アクティブクランプのクランプ素子であっても良く、補助巻線に直列接続されるスイッチであっても良い。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従来の制御方法によると、補助スイッチング素子の開通時間、及び補助スイッチング素子とメインスイッチング素子のデッドタイムはいずれも固定時間の制御方式を採用するが、このような手法は出力電圧が変化する場合に適せず、将来のＵＳＢ  ＰＤの応用を満たすことができない。したがって、最適設計の効率化を図る目的で補助スイッチング素子の開通時間及びデッドタイムを入力電圧、出力電圧の変化に伴って変化せざるを得ず、制御が特に煩雑になってしまう。一方、設計周波数の上昇に伴ってデッドタイムが次第に短くなり、コントローラの伝達遅延及び許容差に起因してデッドタイムの制御が特に難しくなることがある。こういった課題を解決するため、効率化と制御方法の簡略化を両立させることのできるライバックコンバータの制御方法及び装置が求められている。
【課題を解決するための手段】
【０００４】
上記従来技術の問題を解決するため、本発明は、ライバックコンバータの制御方法を提供することを目的とし、前記ライバックコンバータは、メインスイッチング素子、変圧器及び補助スイッチング素子を有し、前記制御方法は、前記フライバックコンバータの入力電圧を表す第１電圧信号及び前記フライバックコンバータの出力電圧を表す第２電圧信号をリアルタイムで取得するステップ１と、前記第１電圧信号及び前記第２電圧信号に基づいて補助スイッチング素子の導通時間を取得し、かつ導通時間に基づいて第１制御信号を出力することで前記補助スイッチング素子をオフにするステップ２と、第１制御信号及びデッドタイムに基づいて第２制御信号を出力することでメインスイッチング素子を開通し、前記デッドタイムが固定時間であるステップ３とを備える。
【０００５】
前記制御方法において、前記補助スイッチング素子は、前記変圧器の一次巻線に接続される前記ライバックコンバータのアクティブクランプ素子である。
【０００６】
前記制御方法において、前記ライバックコンバータの変圧器は、前記補助スイッチング素子に直列接続される補助巻線をさらに備える。
【０００７】
前記制御方法において、前記ステップ１において前記ライバックコンバータの入力端子及び出力端子の電圧を採集することで、前記第１電圧信号及び前記第２電圧信号をそれぞれ取得する。
【０００８】
前記制御方法において、前記ステップ１において前記変圧器の前記補助巻線の負電圧を採集することで前記第１電圧信号を取得し、前記補助巻線の正電圧を採集することで前記第２電圧信号を取得する。
【０００９】
前記制御方法において、前記ステップ２は、前記第２電圧信号に基づき、比例定数に従って電流信号を出力するステップ２１と、第３制御信号を利用して第１キャパシタを充電状態にし、かつ前記電流信号を利用して前記第１キャパシタを充電するステップ２２と、前記第１電圧信号の電圧と前記第１キャパシタの電圧をリアルタイムで比較し、前記第１電圧信号の電圧と前記第１キャパシタの電圧が同じであるとき前記導通時間を取得するステップ２３と、前記導通時間に基づいて前記第１制御信号を出力することで前記補助スイッチング素子をオフにするステップ２４と、を備える。
【００１０】
前記制御方法において、前記第３制御信号は、前記補助スイッチング素子の開通信号である。
【００１１】
前記制御方法において、前記ステップ３において前記第１制御信号を出力した後、前記デッドタイムを遅延させて前記第２制御信号を出力することで前記メインスイッチング素子を開通する。
【００１２】
前記制御方法において、前記メインスイッチング素子の第１端子が前記変圧器の励磁インダクタンスに電気的に接続され、前記メインスイッチング素子の第２端子が接地され、かつ前記ステップ２１において以下の式に基づいて前記比例定数を取得し、
【００１３】
【数１】
2020010591.tif 000003
【００１４】
そのうち、Ｃは、前記第１キャパシタの容量値であり、Ｋは、前記比例定数であり、Ｃｅｑは、前記メインスイッチング素子の第１端子のアースに対する寄生容量の容量値であり、Ｌｍは、励磁インダクタンスのインダクタンス値であり、ｎは、前記変圧器の巻数比である。
【００１５】
前記制御方法において、前記ステップ２において以下の式に基づいて前記導通時間を取得し、
【００１６】
【数２】
2020010591.tif 000004
【００１７】
そのうち、ｔｏｎは、前記導通時間であり、Ｖｂｕｓは、前記第１電圧信号の電圧であり、Ｖｏは、前記第２電圧信号の電圧であり、Ｃｅｑは、前記メインスイッチング素子の第１端子のアースに対する寄生容量の容量値であり、Ｌｍは、前記変圧器の励磁インダクタンスのインダクタンス値であり、ｎは、前記変圧器の巻数比である。
【００１８】
前記制御方法において、前記ステップ３は以下の式に基づいて前記デッドタイムを取得し、
【００１９】
【数３】
2020010591.tif 000005
【００２０】
そのうち、ｔｄｅｌａｙは、前記デッドタイムであり、Ｃｅｑは、前記メインスイッチング素子の第１端子のアースに対する寄生容量の容量値であり、Ｌｍは、前記励磁インダクタンスのインダクタンス値である。
【００２１】
本発明は、メインスイッチング素子、変圧器及び補助スイッチング素子を備えるフライバックコンバータの制御装置を提供し、前記制御装置は、フライバックコンバータの入力電圧を表す第１電圧信号及びフライバックコンバータの出力電圧を表す第２電圧信号をリアルタイムで取得し、かつ前記第１電圧信号及び前記第２電圧信号に基づいて前記補助スイッチング素子の導通時間を取得し、前記導通時間に基づいて第１制御信号を出力して前記補助スイッチング素子をオフにするクランプ素子導通時間制御部と、前記第１制御信号及びデッドタイムに基づいて第２制御信号を出力して前記メインスイッチング素子を開通し、前記デッドタイムが固定時間であるデッドタイム制御部と、を備える。
【００２２】
前記制御装置において、前記補助スイッチング素子は、前記変圧器の一次巻線に並列接続される前記フライバックコンバータのアクティブクランプ素子である。
【００２３】
前記制御装置において、前記フライバックコンバータの変圧器は、前記補助スイッチング素子に直列接続される補助巻線をさらに備える。
【００２４】
前記制御装置において、前記クランプ素子導通時間制御部は、前記フライバックコンバータの入力端子及び出力端子の電圧を採集することで前記第１電圧信号及び前記第２電圧信号をそれぞれ取得する。
【００２５】
前記制御装置において、前記クランプ素子導通時間制御部は、前記変圧器の前記補助巻線の負電圧を採集して前記第１電圧信号を取得し、前記補助巻線の正電圧を採集して前記第２電圧信号を取得する。
【００２６】
前記制御装置において、前記クランプ素子導通時間制御部は、前記第２電圧信号に基づき、比例定数に従って電流信号を出力する電流信号出力モジュールと、第１端子が前記電流信号出力モジュールに電気的に接続され、第２端子が接地される第１キャパシタと、前記第１キャパシタに並列接続され、かつ第３制御信号に基づいてオフとなり、オフになるとき前記電流信号を利用して前記第１キャパシタへの充電を開始する第１制御スイッチと、第１入力端子が前記第１キャパシタの第１端子及び前記電流信号出力モジュールに電気的に接続され、第２入力端子が前記第１電圧信号を受信し、前記第１電圧信号の電圧と前記第１キャパシタの電圧を比較する比較モジュールと、前記比較モジュールに電気的に接続され、前記第１キャパシタの電圧と前記第１電圧信号の電圧が同じであるとき、前記導通時間を取得し、かつ前記導通時間に基づいて前記第１制御信号を出力して前記補助スイッチング素子をオフにする第１制御信号出力モジュールと、を備える。
【００２７】
前記制御装置において、前記第３制御信号は、前記補助スイッチング素子の開通信号である。
【００２８】
前記制御装置において、前記デッドタイム制御部は、前記デッドタイムを取得するデッドタイム取得モジュールと、前記デッドタイム取得モジュールに電気的に接続され、第１制御信号出力モジュールが前記第１制御信号を出力すると、前記デッドタイムを遅延させて前記第２制御信号を出力することで前記メインスイッチング素子を開通する第２制御信号出力モジュールと、を備える。
【００２９】
前記制御装置において、前記メインスイッチング素子の第１端子が前記変圧器の励磁インダクタンスに電気的に接続され、第２端子が接地され、以下の式に基づいて前記比例定数を取得し、
【００３０】
【数４】
2020010591.tif 000006
【００３１】
そのうち、Ｃは、前記第１キャパシタの容量値であり、Ｋは、前記比例定数であり、Ｃｅｑは、前記メインスイッチング素子の第１端子のアースに対する寄生容量の容量値であり、Ｌｍは、励磁インダクタンスのインダクタンス値であり、ｎは、前記変圧器の巻数比である。
【００３２】
前記制御装置において、前記クランプ素子導通時間制御部は、以下の式に基づいて前記導通時間を取得し、
【００３３】
【数５】
2020010591.tif 000007
【００３４】
そのうち、ｔｏｎは、前記導通時間であり、Ｖｂｕｓは、前記第１電圧信号の電圧であり、Ｖｏは、前記第２電圧信号の電圧であり、Ｃｅｑは、前記メインスイッチング素子の第１端子のアースに対する寄生容量の容量値であり、Ｌｍは、前記変圧器の励磁インダクタンスのインダクタンス値であり、ｎは、前記変圧器の巻数比である。
【００３５】
前記制御装置において、前記デッドタイム制御部は、以下の式に基づいて前記デッドタイムを取得し、
【００３６】
【数６】
2020010591.tif 000008
【００３７】
そのうち、ｔｄｅｌａｙは、前記デッドタイムであり、Ｃｅｑは、前記メインスイッチング素子の第１端子のアースに対する寄生容量の容量値であり、Ｌｍは、前記励磁インダクタンスのインダクタンス値である。
【発明の効果】
【００３８】
本発明によると、従来に比べ、補助スイッチング素子の導通時間を設定することによりフライバックコンバータの固定様式のデッドタイムを設定することができ、また、入力電圧の全範囲内（例えば、９０〜２４６Ｖａｃ）、かつ異なる出力電圧の全負荷範囲内におけるメインスイッチング素子のゼロ電圧スイッチング（ＺＶＳ）及び最適設計の効率化を図ることができる。
【図面の簡単な説明】
【００３９】
【図１】本発明のフライバックコンバータの第１実施形態の回路の構造模式図である。
【図２】本発明のフライバックコンバータに用いられる補助スイッチング素子の制御方法のフローチャートである。
【図３】図２のそれぞれのステップのフローチャートである。
【図４】本発明のフライバックコンバータの制御装置の構造模式図である。
【図５】図４における補助スイッチング素子導通時間制御部の構造模式図である。
【図６】図４におけるデッドタイム制御部の構造模式図である。
【図７】本発明のフライバックコンバータの１つの実施形態の波形図である。
【図８】本発明の制御方法により、異なる負荷でのフライバックコンバータのゼロ電圧スイッチングの共振状態軌跡図である。
【図９】本発明の制御方法により、異なる負荷でのフライバックコンバータのゼロ電圧スイッチングの共振状態軌跡図である。
【図１０】本発明のフライバックコンバータの第２実施形態の回路の構造模式図である。
【図１１】本発明のフライバックコンバータの第３実施形態の回路の構造模式図である。
【発明を実施するための形態】
【００４０】
以下、図面を参照しながら、具体的な実施形態を用いて本発明をさらに詳しく説明する。本実施形態は、本発明の技術案を前提として行い、実施形態及び操作プロセスが与えられるが、本発明の特許請求の範囲は、以下の実施形態に限られない。
【００４１】
以下、図１〜３を参照する。図１は、本発明のフライバックコンバータの第１実施形態の回路の構造模式図であり、図２は、本発明のフライバックコンバータに用いられる補助スイッチング素子の制御方法のフローチャートであり、図３は、図２のそれぞれのステップのフローチャートである。図１〜３に示すように、フライバックコンバータは、メインスイッチング素子Ｓ１、変圧器Ｔ及び補助スイッチング素子Ｓ２を備える。本発明のフライバックコンバータの制御方法は、フライバックコンバータの入力電圧を表す第１電圧信号及びフライバックコンバータの出力電圧を表す第２電圧信号をリアルタイムで取得するステップＳ１と、第１電圧信号及び第２電圧信号に基づいて補助スイッチング素子の導通時間を取得し、導通時間に基づいて第１制御信号を出力して前記補助スイッチング素子を切るステップＳ２と、第１制御信号及びデッドタイムに基づいて第２制御信号を出力してメインスイッチング素子を開通し、デッドタイムが固定の時間であるステップＳ３とを備える。
【００４２】
なお、本実施形態において、補助スイッチング素子は、前記変圧器の一次巻線に接続されるフライバックコンバータのアクティブクランプ素子である。
【００４３】
本実施形態において、ステップ１において、ライバックコンバータの入力端子及び出力端子の電圧を採集して前記第１電圧信号及び前記第２電圧信号をそれぞれ取得するが、本発明は、これに限らず、他の実施形態において、第１電圧信号及び第２電圧信号を間接に取得することができる。例えば、ステップ１において、変圧器Ｔの補助巻線の負電圧を採集して第１電圧信号を取得し、補助巻線の正電圧を採集して第２電圧信号を取得し、本発明では、第１電圧信号及び第２電圧信号をどのように取得するかは、当業者が実際のニーズに従って自由に設計すれば良い。
【００４４】
また、ステップ２において、前記第２電圧信号に基づいて比例定数で電流信号を出力するステップ２１と、第３制御信号を利用して第１キャパシタを充電状態に始めさせ、前記電流信号を利用して前記第１キャパシタを充電するステップ２２と、前記第１電圧信号の電圧と前記第１キャパシタの電圧をリアルタイムで比較し、前記第１電圧信号の電圧と前記第１キャパシタの電圧が同じである場合、前記導通時間を取得するステップ２３と、前記導通時間に基づいて前記第１制御信号を出力して前記補助スイッチング素子を切るステップ２４とを備える。
【００４５】
また、ステップ３において、前記第１制御信号が出力されると、デッドタイムを遅延させて第２制御信号を出力することにより、メインスイッチング素子Ｓ１を開通する。
【００４６】
また、メインスイッチング素子Ｓ１は、第１端子が変圧器Ｔの励磁インダクタンスＬ１に電気的に接続され、第２端子が接地される。ステップ２１において、以下の式で比例定数を取得する。
【００４７】
【数７】
2020010591.tif 000009
【００４８】
Ｃは、第１キャパシタの容量値であり、Ｋは、比例定数であり、Ｃｅｑは、メインスイッチング素子の第１端子が接地される寄生容量の容量値であり、Ｌｍは、励磁インダクタンスのインダクタンス値であり、ｎは、変圧器の巻数比である。
ステップ２３において、以下の式で導通時間を取得する。
【００４９】
【数８】
2020010591.tif 000010
【００５０】
なお、ｔｏｎは、前記導通時間であり、Ｖｂｕｓは、前記第１電圧信号の電圧であり、Ｖｏは、前記第２電圧信号の電圧であり、Ｃｅｑは、前記メインスイッチング素子の第１端子が接地される寄生容量の容量値であり、Ｌｍは、前記変圧器の励磁インダクタンスのインダクタンス値であり、ｎは、前記変圧器の巻数比である。
ステップ３において、以下の式でデッドタイムを取得する。
【００５１】
【数９】
2020010591.tif 000011
【００５２】
なお、ｔｄｅｌａｙは、前記デッドタイムであり、Ｃｅｑは、前記メインスイッチング素子の第１端子が接地される寄生容量の容量値であり、Ｌｍは、前記励磁インダクタンスのインダクタンス値である。
【００５３】
図１及び図４〜６を参照し、図４は、本発明のフライバックコンバータの制御装置の構造模式図であり、図５は、図４における補助スイッチング素子導通時間制御部の構造模式図であり、図６は、図４におけるデッドタイム制御部の構造模式図である。図１及び図４〜６に示すように、本発明のフライバックコンバータの制御装置は、補助スイッチング素子導通時間制御部３１及びデッドタイム制御部３２を備え、補助スイッチング素子導通時間制御部３１は、第１電圧信号及び第２電圧信号をリアルタイムで取得し、第１電圧信号及び第２電圧信号に基づいて補助スイッチング素子Ｓ２の導通時間ｔｏｎを取得し、導通時間ｔｏｎに基づいて第１制御信号ＳＩ１を出力して補助スイッチング素子Ｓ２をオフにする。第１電圧信号は、フライバックコンバータの入力電圧を表し、第２電圧信号は、フライバックコンバータの出力電圧を表す。デッドタイム制御部３２は、第１制御信号ＳＩ１及びデッドタイムｔｄｅｌａｙに基づいて第２制御信号ＳＩ２を出力してメインスイッチング素子Ｓ１を開通し、デッドタイムｔｄｅｌａｙは、一定の時間である。
【００５４】
また、本実施形態において、変圧器Ｔは、一次巻線Ｔ１及び二次巻線Ｔ２を含み、補助スイッチング素子Ｓ２は、変圧器Ｔの一次巻線に並列接続するフライバックコンバータのアクティブクランプ素子である。
【００５５】
なお、本実施形態において、補助スイッチング素子導通時間制御部３１は、フライバックコンバータの入力端子及び出力端子の電圧を採集して第１電圧信号及び第２電圧信号をそれぞれ取得するが、本発明は、これに限らない。本実施形態において、補助スイッチング素子導通時間制御部３１は、第１電圧信号及び第２電圧信号を間接に取得することができ、例えば、変圧器Ｔの補助巻線Ｔ３（図１０〜１１参照）の負電圧は、第１電圧信号を取得し、変圧器Ｔの補助巻線Ｔ３（図１０〜１１参照）の正の電圧は、第２電圧信号を取得する。本発明では、第１電圧信号及び第２電圧信号を取得するプロセスが制限されず、当業者は、実際のニーズに従って自由に設計すれば良い。
【００５６】
補助スイッチング素子導通時間制御部３１は、電流信号出力モジュール３１１、第１キャパシタＣ１、第１制御スイッチＫ１、比較モジュール３１２及び第１制御信号出力モジュール３１３を備える。電流信号出力モジュール３１１は、第２電圧信号Ｖ０に基づいて比例定数で電流信号を出力する。第１キャパシタＣ１は、第１端子が電流信号出力モジュール３１１に電気的に接続され、第２端子が接地される。第１制御スイッチＫ１は、第１キャパシタＣ１に並列接続され、第３制御信号ＳＩ３に基づいてオフとなり、前記第１制御スイッチＫ１がオフになったとき、電流信号を利用して第１キャパシタＣ１が充電される。比較モジュール３１２は、第１端子が第１キャパシタＣ１の第１端子及び電流信号出力モジュール３１１に電気的に接続され、第２端子が第１電圧信号を受信し、第１電圧信号の電圧と第１キャパシタＣ１の電圧をリアルタイムで比較する。第１制御信号出力モジュール３１３は、比較モジュール３１２に電気的に接続され、第１キャパシタＣ１の電圧と第１電圧信号の電圧が同じであるとき、導通時間ｔｏｎが取得され、導通時間ｔｏｎに基づいて第１制御信号ＳＩ１を出力することで補助スイッチング素子Ｓ２をオフにするが、本発明は、これに限らない。
【００５７】
なお、メインスイッチング素子Ｓ１は、第１端子が変圧器Ｔの励磁インダクタンスＬ１に電気的に接続され、第２端子が接地され、以下の式に基づいて比例定数を取得する。
【００５８】
【数１０】
2020010591.tif 000012
【００５９】
Ｃは、前記第１キャパシタの容量値であり、Ｋは、前記比例定数であり、Ｃｅｑは、前記メインスイッチング素子の第１端子のアースに対する寄生容量の容量値であり、Ｌｍは、励磁インダクタンスのインダクタンス値であり、ｎは、前記変圧器の巻数比である。以下の式に基づいて導通時間を取得する。
【００６０】
【数１１】
2020010591.tif 000013
【００６１】
ｔｏｎは、前記導通時間であり、Ｖｂｕｓは、前記第１電圧信号の電圧であり、Ｖｏは、前記第２電圧信号の電圧であり、Ｃｅｑは、前記メインスイッチング素子の第１端子が接地される寄生容量の容量値であり、Ｌｍは、前記変圧器の励磁インダクタンスのインダクタンス値であり、ｎは、前記変圧器の巻数比である。
【００６２】
デッドタイム制御部３２は、デッドタイムｔｄｅｌａｙを取得し、第２制御信号出力モジュール３２２に電気的に接続するデッドタイム取得モジュール３２１と、第２制御信号出力モジュール３２２とを備える。第１制御信号出力モジュール３１３は、第１制御信号ＳＩ１を出力すると、第２制御信号出力モジュール３２２は、デッドタイムｔｄｅｌａｙだけを遅延した後にメインスイッチング素子Ｓ１を開通する。なお、本実施形態において、デッドタイム取得モジュール３２１は、クロノトロンであるが、本発明は、これに限らない。デッドタイム取得モジュール３２１は、以下の式に基づいてデッドタイムを取得する。
【００６３】
【数１２】
2020010591.tif 000014
【００６４】
ｔｄｅｌａｙは、前記デッドタイムであり、Ｃｅｑは、前記メインスイッチング素子の第１端子が接地される寄生容量の容量値であり、Ｌｍは、前記励磁インダクタンスのインダクタンス値である。
【００６５】
図７は、本発明のフライバックコンバータの１つの実施形態の波形図である。図８〜９は、本発明の制御方法により、異なる負荷でのフライバックコンバータのゼロ電圧スイッチングの共振状態軌跡図である。図１及び図７〜９を用いて本発明のフライバックコンバータの補助スイッチング素子の制御方法及び装置の動作原理を詳しく説明する。フライバックコンバータについては、メインスイッチのゼロ電圧を開通するために、メインスイッチを開通する前に、補助スイッチング素子を暫く開通することで負方向の励磁電流を生成する。生成した励磁電流では、丁度ＶＤＳの電圧が０に低下することを実現するために、補助スイッチング素子Ｓ２の導通時間及び相応するデッドタイムは、それぞれ以下の式を満たす必要がある。
【００６６】
【数１３】
2020010591.tif 000015
【００６７】
なお、θは、位相角であり、Ｖｂｕｓ≧ｎＶｏである場合、
【００６８】
【数１４】
2020010591.tif 000016
【００６９】
であり、Ｖｂｕｓ≦ｎＶｏである場合、
【００７０】
【数１５】
2020010591.tif 000017
【００７１】
前記式から分かるように、従来技術の補助スイッチング素子Ｓ２の導通時間及びデッドタイムは、いずれも入力電圧及び出力電圧に基づいてリアルタイで調整する必要があり、制御が複雑であり、特に高周波数の設計に適しない。一方、本発明の補助スイッチング素子Ｓ２の導通時間は、
【００７２】
【数１６】
2020010591.tif 000018
【００７３】
であり、補助スイッチング素子Ｓ２の導通時間は、相変わらず入力電圧及び出力電圧に影響されるが、簡単な比例関係になり、回路により補助スイッチング素子Ｓ２の導通時間ｔｏｎの設定を容易に実現することができる。補助スイッチング素子Ｓ２の導通時間ｔｏｎから、相応的に、ｔｄｅｌａｙのデッドゾーンの式は、
【００７４】
【数１７】
2020010591.tif 000019
【００７５】
図７に示すように、ｔ０−ｔ１は、補助スイッチング素子Ｓ２の導通時間であり、ｔ１−ｔ２は、デッドタイムである。本発明の補助スイッチング素子の制御方法及び装置は、ｔ０である場合、補助スイッチング素子Ｓ２が導通され、この時の出力電圧に対応する電圧ｎＶｏが変圧器Ｔの励磁インダクタンスＬ１に加わるので、励磁電流Ｉｍが生成し、ｔ１である場合、補助スイッチング素子Ｓ２がオフになり、励磁インダクタンスＬ１と寄生容量Ｃｅｑが共振し、メインスイッチング素子Ｓ１のソース、ドレイン電圧ＶＤＳの降下が始まり、励磁電流Ｉｍの動作により、ｔ２である場合、ＶＤＳ電圧が０に低下し、メインスイッチング素子Ｓ１が開通され、ゼロ電圧の開通を実現することができる。
【００７６】
図８〜図９のぞれぞれは、Ｖｂｕｓがｎ＊Ｖｏより大きく、Ｖｂｕｓがｎ＊Ｖｏ以下である場合のフライバックコンバータの共振状態軌跡図であり、横軸は、寄生容量Ｃｅｑの電圧ＶＣｅｑであり、メインスイッチング素子Ｓ１のソース、ドレイン電圧ＶＤＳに同一視され、縦軸は、励磁電流Ｉｍと特性インピーダンスの乗積である。
【００７７】
図７及び図８〜図９に示すように、ｔ０である場合、補助スイッチング素子Ｓ２が導通され、寄生容量Ｃｅｑの電圧がＶｂｕｓ＋ｎＶｏであり、励磁電流Ｉｍが０からマイナス方向へ増え、ｔ１である場合、励磁電流Ｉｍと特性インピーダンスの乗積がＶｂｕｓになり、補助スイッチング素子Ｓ２がオフになる。ｔ１から励磁インダクタンスＬ１と寄生容量Ｃｅｑの共振が始まり、ｔ２になると、寄生容量Ｃｅｑの電圧がドレイン電圧ＶＤＳと等しく、この時のＶＤＳが０になる。ｔ１からｔ２までの状態軌跡図から分かるように、一本の円弧の軌跡であり、この円弧の弧度は、π／２である。
【００７８】
【数１８】
2020010591.tif 000020
【００７９】
図８及び図９に示すように、図における横軸における３つのドットは、それぞれ横軸方向に沿って軽負荷、中負荷、重負荷を表す。また、前記３つのドットである場合、ｔ１からｔ２までの時間であるデッドタイムは、四分の一の共振周期であり、即ち、次の通りである。
【００８０】
【数１９】
2020010591.tif 000021
【００８１】
なお、本実施形態において、図１のアクティブクランプのフライバックコンバータを例として説明し、補助スイッチは、フライバックコンバータのアクティブクランプであるが、実際は、これに限らない。本願の制御方法及び制御装置は、他の構造のフライバックコンバータに用いられても良い。例えば、図１０及び図１１に示すように、フライバックコンバータは、補助巻線Ｔ３、補助スイッチング素子Ｓ２及び補助キャパシタＣａｕｘをさらに備える。補助スイッチング素子Ｓ２及び補助キャパシタＣａｕｘは、直列接続する。フライバックコンバータの制御方法及び制御装置の原理及び動作方式は、前記実施形態と同じであり、ここでは繰り返して説明しない。
【００８２】
前記内容のように、本発明は、補助スイッチング素子の導通時間を設定することにより、フライバックコンバータの一定のデッドタイムを設定することを実現する。また、全ての入力電圧範囲内（例えば、９０〜２６４Ｖａｃ）かつ異なる出力電圧の全ての負荷範囲内において、メインスイッチング素子のゼロ電圧スイッチング（ＺＶＳ）及び効率の最適化を実現することができる。
【００８３】
なお、前記実施形態は、本発明を説明するために用いられ、本発明の技術案を制限しない。本明細書では、前記実施形態を用いて本発明を詳しく説明したが、当業者は、本発明を変更したり、等価置換を行ったりすることができる。本発明の精神、技術的範囲内の技術案及びその変更から逸脱しなければ、全ては、本発明の特許請求の範囲に属する。
【符号の説明】
【００８４】
Ｓ１  メインスイッチング素子、
Ｓ２  補助スイッチング素子、
Ｔ  変圧器、
Ｔ１  一次巻線、
Ｔ２  二次巻線、
Ｔ３  補助巻線、
Ｌ１  励磁インダクタンス、
Ｃｅｑ  寄生容量、
３１  補助スイッチング素子導通時間制御部、
３１１  電流信号出力モジュール、
Ｃ１  第１キャパシタ、
Ｋ１  第１制御スイッチ、
３１２  比較モジュール、
３１３  第１制御信号出力モジュール、
３２  デッドタイム制御部、
３２１  デッドタイム取得モジュール、
３２２  第２制御信号出力モジュール。
【図１】
2020010591.tif 000028
【図２】
2020010591.tif 000029
【図３】
2020010591.tif 000030
【図４】
2020010591.tif 000031
【図５】
2020010591.tif 000032
【図６】
2020010591.tif 000033
【図７】
2020010591.tif 000034
【図８】
2020010591.tif 000035
【図９】
2020010591.tif 000036
【図１０】
2020010591.tif 000037
【図１１】
2020010591.tif 000038