(57)【要約】【課題】損失やスペースの増加を抑えつつ、各変換器の電荷蓄積素子の電圧のバラツキを抑制可能な電力変換装置を提供する。【解決手段】実施形態によれば、直列に接続された複数台の変換器を有する主回路部と、各変換器の動作を制御する制御装置と、を備え、各変換器は、第１スイッチング素子と、第１スイッチング素子に対して直列に接続された第２スイッチング素子と、第１及び第２スイッチング素子に対して並列に接続された電荷蓄積素子と、第１及び第２スイッチング素子のオン・オフを制御する制御部と、電荷蓄積素子に並列に接続された定電力負荷と、を有し、制御装置は、第１及び第２スイッチング素子をオフ状態にする運転待機状態において、第１及び第２スイッチング素子をオン・オフする運転制御を所定のタイミングで一時的に実行する電力変換装置が提供される。【選択図】図１
2020010564.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された複数台の変換器を有し、前記複数台の変換器の動作により、交流電力から直流電力への変換及び直流電力から交流電力への変換の少なくとも一方を行う主回路部と、
前記複数台の変換器の動作を制御する制御装置と、
を備え、
前記複数台の変換器のそれぞれは、
第１スイッチング素子と、
前記第１スイッチング素子に対して直列に接続された第２スイッチング素子と、
前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続された電荷蓄積素子と、
前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを制御する制御部と、
前記電荷蓄積素子に並列に接続された定電力負荷と、
を有し、
前記制御装置は、前記第１スイッチング素子及び前記第２スイッチング素子をオフ状態にする運転待機状態において、前記第１スイッチング素子及び前記第２スイッチング素子をオン・オフする運転制御を所定のタイミングで一時的に実行する電力変換装置。
【請求項２】
前記定電力負荷は、前記電荷蓄積素子に蓄積された電荷を基に、前記制御部の制御電源を生成し、生成した制御電源を前記制御部に供給する給電回路である請求項１記載の電力変換装置。
【請求項３】
前記制御装置は、第１時間の経過に応じて、前記運転制御を定期的に実行する請求項１又は２に記載の電力変換装置。
【請求項４】
前記制御装置は、前記運転制御を前記第１時間よりも短い第２時間行った後、前記運転待機状態に戻る請求項３記載の電力変換装置。
【請求項５】
前記複数台の変換器のそれぞれは、前記電荷蓄積素子の電圧を検出し、検出結果を前記制御装置に入力する電圧検出器をさらに有し、
前記制御装置は、前記複数台の変換器の前記電荷蓄積素子の電圧のいずれかが第１範囲を超えた場合に、前記運転制御を実行する請求項１又は２に記載の電力変換装置。
【請求項６】
前記制御装置は、前記複数台の変換器のそれぞれの前記電荷蓄積素子の電圧が、前記第１範囲よりも狭い第２範囲内に復帰した場合に、前記運転待機状態に戻る請求項５記載の電力変換装置。
【請求項７】
前記主回路部は、
第１直流端子と、
第２直流端子と、
前記第１直流端子に接続された第１アーム部と、
前記第１アーム部と前記第２直流端子との間に接続された第２アーム部と、
前記第１直流端子に接続された第３アーム部と、
前記第３アーム部と前記第２直流端子との間に接続された第４アーム部と、
前記第１アーム部と前記第２アーム部との接続点に接続された第１交流端子と、
前記第３アーム部と前記第４アーム部との接続点に接続された第２交流端子と、
を有し、
前記第１アーム部、前記第２アーム部、前記第３アーム部、及び前記第４アーム部のそれぞれは、直列に接続された前記複数台の変換器を有し、
前記制御装置は、前記運転制御において、前記第１アーム部、前記第２アーム部、前記第３アーム部、及び前記第４アーム部のそれぞれを循環する循環電流を流すように、前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを制御する請求項１〜６のいずれか１つに記載の電力変換装置。
【請求項８】
前記制御装置は、前記運転制御の際に、三角波状のキャリア信号と、前記複数台の変換器毎に設定される電圧基準と、を基に、前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを制御し、
前記電圧基準は、前記交流電力の周波数の正弦波に、前記交流電力の周波数の偶数倍の周波数の正弦波を重畳させた合成波状である請求項７記載の電力変換装置。
【請求項９】
前記制御装置は、前記運転制御の際に、前記第１アーム部、前記第２アーム部、前記第３アーム部、及び前記第４アーム部のそれぞれにおいて直列に接続された前記複数台の変換器の前記電荷蓄積素子の電圧の合計値を、前記交流電力側から供給される電源電圧よりも高く充電する請求項７又は８に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力変換装置に関する。
【背景技術】
【０００２】
直列に接続された複数台の変換器と、各変換器の動作を制御する制御装置と、を備えた多段構成の電力変換装置がある。各変換器は、複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、各スイッチング素子のオン・オフを制御する制御部と、電荷蓄積素子などの主回路側から制御部に制御電源を供給する給電回路と、を有する。
【０００３】
制御部などの主回路給電の負荷は、定電力負荷である。また、主回路給電の負荷には、個体差などにより、バラツキが生じる。このため、各変換器の各スイッチング素子をオフ状態にする運転待機状態の際に、各変換器の電荷蓄積素子の電圧にバラツキが発生してしまう可能性があった。
【０００４】
各変換器の電荷蓄積素子の電圧のバラツキは、時間の経過とともに増加する。このため、特定の変換器の電荷蓄積素子の電圧が上昇し、過電圧レベルに到達したり、反対に、特定の変換器の電荷蓄積素子の電圧が低下し、不足電圧レベルに到達したりし、システム停止に陥ってしまう可能性がある。
【０００５】
各変換器の電荷蓄積素子の電圧をバランスさせる方法として、主回路給電の定電力負荷よりも消費電力の大きい抵抗負荷を接続することが提案されている。しかしながら、バランス用の抵抗負荷を追加すると、変換器の損失が大きくなるとともに、抵抗負荷を追加するためのスペースやコストも増加してしまう。
【０００６】
このため、電力変換装置では、損失やスペースの増加を抑えつつ、各変換器の電荷蓄積素子の電圧のバラツキを抑制できるようにすることが望まれる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１４−１８０２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の実施形態は、損失やスペースの増加を抑えつつ、各変換器の電荷蓄積素子の電圧のバラツキを抑制可能な電力変換装置を提供する。
【課題を解決するための手段】
【０００９】
本発明の実施形態によれば、直列に接続された複数台の変換器を有し、前記複数台の変換器の動作により、交流電力から直流電力への変換及び直流電力から交流電力への変換の少なくとも一方を行う主回路部と、前記複数台の変換器の動作を制御する制御装置と、を備え、前記複数台の変換器のそれぞれは、第１スイッチング素子と、前記第１スイッチング素子に対して直列に接続された第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続された電荷蓄積素子と、前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを制御する制御部と、前記電荷蓄積素子に並列に接続された定電力負荷と、を有し、前記制御装置は、前記第１スイッチング素子及び前記第２スイッチング素子をオフ状態にする運転待機状態において、前記第１スイッチング素子及び前記第２スイッチング素子をオン・オフする運転制御を所定のタイミングで一時的に実行する電力変換装置が提供される。
【発明の効果】
【００１０】
損失やスペースの増加を抑えつつ、各変換器の電荷蓄積素子の電圧のバラツキを抑制可能な電力変換装置が提供される。
【図面の簡単な説明】
【００１１】
【図１】実施形態に係る電力変換装置を模式的に表すブロック図である。
【図２】変換器を模式的に表すブロック図である。
【図３】制御装置の動作の一例を模式的に表すグラフ図である。
【図４】電力変換装置の動作の一例を模式的に表すフローチャートである。
【図５】電力変換装置の動作の一例を模式的に表すグラフ図である。
【図６】運転待機状態における第１アーム部を模式的に表す等価回路図である。
【図７】電力変換装置の別の動作の一例を模式的に表すフローチャートである。
【図８】図８（ａ）〜図８（ｃ）は、電圧基準の変形例を模式的に表すグラフ図である。
【図９】変換器の変形例を模式的に表すブロック図である。
【００１２】
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１３】
図１は、実施形態に係る電力変換装置を模式的に表すブロック図である。  
図１に表したように、電力変換装置１０は、主回路部１２と、制御装置１４と、を備える。電力変換装置１０は、例えば、直流送電システムに用いられる。電力変換装置１０は、直流送電システムにおいて、交流電力系統２及び一対の直流送電線３、４に接続される。
【００１４】
直流送電システムは、例えば、変圧器６を有する。電力変換装置１０の主回路部１２は、変圧器６を介して交流電力系統２に接続される。交流電力系統２の交流電力は、三相交流電力である。より詳しくは、対称三相交流電力である。変圧器６は、交流電力系統２の三相交流電力を主回路部１２に対応した交流電力に変換する。変圧器６は、主回路部１２に合わせて三相交流電力の各相の実効値を変化させる。変圧器６は、三相変圧器である。変圧器６は、必要に応じて設けられ、省略可能である。主回路部１２には、交流電力系統２の三相交流電力を直接供給してもよい。
【００１５】
電力変換装置１０は、交流電力系統２から供給された三相交流電力を直流電力に変換し、変換後の直流電力を直流送電線３、４に供給する。また、電力変換装置１０は、直流送電線３、４から供給された直流電力を三相交流電力に変換し、変換後の三相交流電力を交流電力系統２に供給する。このように、電力変換装置１０は、交流から直流への交直変換、及び、直流から交流への交直変換を行う。
【００１６】
例えば、直流送電線３は、直流電力の高圧側の送電線であり、直流送電線４は、直流電力の低圧側の送電線である。電力変換装置１０は、直流送電線３側が高圧、直流送電線４側が低圧となるように、変換後の直流電力を直流送電線３、４に出力する。
【００１７】
主回路部１２は、交流電力系統２と各直流送電線３、４との間に設けられる。主回路部１２は、三相交流電力から直流電力への変換、及び、直流電力から三相交流電力への変換を行う。主回路部１２は、例えば、ＭＭＣ（Modular Multilevel Converter）型の電力変換器である。ＭＭＣ型の主回路部１２は、直列に接続された複数の変換器を有する。各変換器は、ハーフブリッジ接続又はフルブリッジ接続された複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、を有する。主回路部１２は、各スイッチング素子のスイッチングにより、交直変換を行う。
【００１８】
制御装置１４は、主回路部１２に接続されている。制御装置１４は、各スイッチング素子のオン・オフを制御することにより、主回路部１２による三相交流電力から直流電力への変換、及び、直流電力から三相交流電力への変換を制御する。
【００１９】
主回路部１２は、第１及び第２の一対の直流端子２０ａ、２０ｂと、第１〜第３の３つの交流端子２１ａ〜２１ｃと、第１〜第６の６つのアーム部２２ａ〜２２ｆと、を有する。
【００２０】
第１直流端子２０ａは、高圧側の直流送電線３に接続される。第２直流端子２０ｂは、低圧側の直流送電線４に接続される。これにより、主回路部１２によって変換された直流電力が直流送電線３、４に供給されるとともに、直流送電線３、４から供給された直流電力が主回路部１２に入力される。
【００２１】
第１アーム部２２ａは、第１直流端子２０ａに接続される。第２アーム部２２ｂは、第１アーム部２２ａと第２直流端子２０ｂとの間に接続される。第１アーム部２２ａ及び第２アーム部２２ｂは、各直流端子２０ａ、２０ｂの間に直列に接続される。
【００２２】
第３アーム部２２ｃは、第１直流端子２０ａに接続される。第４アーム部２２ｄは、第３アーム部２２ｃと第２直流端子２０ｂとの間に接続される。第３アーム部２２ｃ及び第４アーム部２２ｄは、第１アーム部２２ａ及び第２アーム部２２ｂに対して並列に接続される。
【００２３】
第５アーム部２２ｅは、第１直流端子２０ａに接続される。第６アーム部２２ｆは、第５アーム部２２ｅと第２直流端子２０ｂとの間に接続される。すなわち、第５アーム部２２ｅ及び第６アーム部２２ｆは、第１アーム部２２ａ及び第２アーム部２２ｂに対して並列に接続されるとともに、第３アーム部２２ｃ及び第４アーム部２２ｄに対して並列に接続される。
【００２４】
主回路部１２では、第１アーム部２２ａ及び第２アーム部２２ｂによって第１レグＬＧ１が構成され、第３アーム部２２ｃ及び第４アーム部２２ｄによって第２レグＬＧ２が構成され、第５アーム部２２ｅ及び第６アーム部２２ｆによって第３レグＬＧ３が構成される。すなわち、この例において、主回路部１２は、３レグ、６アームの三相インバータである。第１アーム部２２ａ、第３アーム部２２ｃ及び第５アーム部２２ｅは、上側アームである。第２アーム部２２ｂ、第４アーム部２２ｄ及び第６アーム部２２ｆは、下側アームである。
【００２５】
第１アーム部２２ａは、直列に接続された複数の変換器ＵＰ１、ＵＰ２…ＵＰＭ１を有する。第２アーム部２２ｂは、直列に接続された複数の変換器ＵＮ１、ＵＮ２…ＵＮＭ２を有する。第３アーム部２２ｃは、直列に接続された複数の変換器ＶＰ１、ＶＰ２…ＶＰＭ３を有する。第４アーム部２２ｄは、直列に接続された複数の変換器ＶＮ１、ＶＮ２…ＶＮＭ４を有する。第５アーム部２２ｅは、直列に接続された複数の変換器ＷＰ１、ＷＰ２…ＷＰＭ５を有する。第６アーム部２２ｆは、直列に接続された複数の変換器ＷＮ１、ＷＮ２…ＷＮＭ６を有する。
【００２６】
但し、以下では、各変換器ＵＰ１、ＵＰ２…ＵＰＭ１、ＵＮ１、ＵＮ２…ＵＮＭ２、ＶＰ１、ＶＰ２…ＶＰＭ３、ＶＮ１、ＶＮ２…ＶＮＭ４、ＷＰ１、ＷＰ２…ＷＰＭ５、ＷＮ１、ＷＮ２…ＷＮＭ６をまとめて呼称する場合に、「変換器ＣＥＬＬ」と称す。
【００２７】
各アーム部２２ａ〜２２ｆにおいて、Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６は、直列接続された変換器ＣＥＬＬの台数を表す。各アーム部２２ａ〜２２ｆにおいて、直列接続される変換器ＣＥＬＬの台数は、例えば、１００台〜１２０台程度である。但し、直列接続される変換器ＣＥＬＬの台数は、これに限ることなく、任意の台数でよい。
【００２８】
各アーム部２２ａ〜２２ｆに設けられる変換器ＣＥＬＬの台数は、実質的に同じである。例えば、多数の各変換器ＣＥＬＬが接続される場合には、主回路部１２の動作に影響のない範囲において、各アーム部２２ａ〜２２ｆに設けられる変換器ＣＥＬＬの台数が異なってもよい。例えば、１つのアーム部に１００台の変換器ＣＥＬＬを直列に接続する場合、別のアーム部に設ける変換器ＣＥＬＬの台数は、１〜２台異なってもよい。
【００２９】
各アーム部２２ａ〜２２ｆのそれぞれは、バッファリアクトル２３ａ〜２３ｆと、複数の電流検出器２４ａ〜２４ｆと、をさらに有する。また、電力変換装置１０は、電圧検出部２５をさらに有する。
【００３０】
各バッファリアクトル２３ａ〜２３ｆは、各アーム部２２ａ〜２２ｆのそれぞれにおいて、各変換器ＣＥＬＬに直列に接続される。第１アーム部２２ａのバッファリアクトル２３ａは、交流端子２１ａと第１アーム部２２ａ及び第２アーム部２２ｂとの接続点と変換器ＵＰ１との間に設けられる。第２アーム部２２ｂのバッファリアクトル２３ｂは、交流端子２１ａと第１アーム部２２ａ及び第２アーム部２２ｂとの接続点と変換器ＵＮ１との間に設けられる。第３アーム部２２ｃのバッファリアクトル２３ｃは、交流端子２１ｂと第３アーム部２２ｃ及び第４アーム部２２ｄとの接続点と変換器ＶＰ１との間に設けられる。第４アーム部２２ｄのバッファリアクトル２３ｄは、交流端子２１ｂと第３アーム部２２ｃ及び第４アーム部２２ｄとの接続点と変換器ＶＮ１との間に設けられる。第５アーム部２２ｅのバッファリアクトル２３ｅは、交流端子２１ｃと第５アーム部２２ｅ及び第６アーム部２２ｆとの接続点と変換器ＷＰ１との間に設けられる。第６アーム部２２ｆのバッファリアクトル２３ｆは、交流端子２１ｃと第５アーム部２２ｅ及び第６アーム部２２ｆとの接続点と変換器ＷＮ１との間に設けられる。
【００３１】
電流検出器２４ａは、第１アーム部２２ａに設けられ、第１アーム部２２ａに流れる電流を検出する。すなわち、電流検出器２４ａは、第１アーム部２２ａのアーム電流を検出する。電流検出器２４ａは、図示を省略した配線などを介して制御装置１４に接続されている。電流検出器２４ａは、検出した第１アーム部２２ａの電流値を制御装置１４に入力する。これにより、制御装置１４には、第１アーム部２２ａの電流値が入力される。
【００３２】
以下同様に、電流検出器２４ｂは、第２アーム部２２ｂに流れる電流を検出し、検出した電流値を制御装置１４に入力する。電流検出器２４ｃは、第３アーム部２２ｃに流れる電流を検出し、検出した電流値を制御装置１４に入力する。電流検出器２４ｄは、第４アーム部２２ｄに流れる電流を検出し、検出した電流値を制御装置１４に入力する。電流検出器２４ｅは、第５アーム部２２ｅに流れる電流を検出し、検出した電流値を制御装置１４に入力する。電流検出器２４ｆは、第６アーム部２２ｆに流れる電流を検出し、検出した電流値を制御装置１４に入力する。
【００３３】
電圧検出部２５は、交流電力系統２の各相の交流電圧（相電圧）を検出し、検出値を制御装置１４に入力する。電圧検出部２５は、変圧器６の一次側に接続してもよいし、二次側に接続してもよい。
【００３４】
主回路部１２では、第１アーム部２２ａと第２アーム部２２ｂとの接続点、第３アーム部２２ｃと第４アーム部２２ｄとの接続点、及び、第５アーム部２２ｅと第６アーム部２２ｆとの接続点のそれぞれが、交流出力点となる。
【００３５】
第１交流端子２１ａは、第１アーム部２２ａと第２アーム部２２ｂとの接続点に接続される。第２交流端子２１ｂは、第３アーム部２２ｃと第４アーム部２２ｄとの接続点に接続される。第３交流端子２１ｃは、第５アーム部２２ｅと第６アーム部２２ｆとの接続点に接続される。各交流端子２１ａ〜２１ｃは、例えば、変圧器６に接続される。
【００３６】
各変換器ＣＥＬＬは、信号線２６を介して制御装置１４と接続される。制御装置１４は、信号線２６を介して変換器ＣＥＬＬに制御信号を入力することにより、変換器ＣＥＬＬの動作を制御する。また、変換器ＣＥＬＬは、例えば、変換器ＣＥＬＬの制御及び動作保護に関する制御信号や保護信号を図示されていない別の信号線を介して制御装置１４に入力する。
【００３７】
図２は、変換器を模式的に表すブロック図である。  
図２に表したように、変換器ＣＥＬＬは、チョッパ回路４０と、制御部４２と、給電回路４４と、電圧検出器４６と、を有する。
【００３８】
チョッパ回路４０は、第１接続端子５０ａと、第２接続端子５０ｂと、第１スイッチング素子５１と、第２スイッチング素子５２と、電荷蓄積素子５５と、を有する。各スイッチング素子５１、５２のそれぞれは、一対の主端子と、制御端子と、を含む。制御端子は、一対の主端子間に流れる電流を制御する。各スイッチング素子５１、５２には、例えば、ＩＧＢＴなどの自己消弧素子が用いられる。一対の主端子は、例えば、エミッタ及びコレクタであり、制御端子は、例えば、ゲートである。また、各スイッチング素子５１、５２には、例えば、ノーマリオフ型の半導体素子が用いられる。
【００３９】
第２スイッチング素子５２の一対の主端子は、第１スイッチング素子５１の一対の主端子に対して直列に接続される。電荷蓄積素子５５は、第１スイッチング素子５１及び第２スイッチング素子５２に対して並列に接続される。電荷蓄積素子５５は、例えば、コンデンサである。第１接続端子５０ａは、第１スイッチング素子５１と第２スイッチング素子５２との間に接続される。第２接続端子５０ｂは、第１スイッチング素子５１の第２スイッチング素子５２に接続された主端子と反対側の主端子に接続される。
【００４０】
また、第１スイッチング素子５１には、一対の主端子に対して逆並列に整流素子５１ｄが接続されている。整流素子５１ｄの順方向は、第１スイッチング素子５１の一対の主端子間に流れる電流の向きに対して逆向きである。同様に、第２スイッチング素子５２には、一対の主端子に対して逆並列に整流素子５２ｄが接続されている。整流素子５１ｄ、５２ｄは、いわゆる還流ダイオードである。
【００４１】
チョッパ回路４０に対する電力の供給は、各接続端子５０ａ、５０ｂを介して行われる。チョッパ回路４０において、各スイッチング素子５１、５２は、ハーフブリッジ接続されている。第１スイッチング素子５１は、いわゆるローサイドスイッチであり、第２スイッチング素子５２は、いわゆるハイサイドスイッチである。
【００４２】
制御部４２は、各スイッチング素子５１、５２のオン・オフを制御する。制御部４２は、ゲート制御回路６０と、ゲート駆動回路６１、６２と、を有する。ゲート制御回路６０は、信号線２６を介して制御装置１４に接続されている。制御装置１４は、各スイッチング素子５１、５２のオン・オフを制御するための制御信号を信号線２６を介してゲート制御回路６０に送信する。ゲート制御回路６０は、入力された制御信号に基づいて、各スイッチング素子５１、５２のオン・オフを切り替えるための駆動信号をゲート駆動回路６１、６２に入力する。
【００４３】
ゲート駆動回路６１は、第１スイッチング素子５１の制御端子に接続されている。ゲート駆動回路６２は、第２スイッチング素子５２の制御端子に接続されている。ゲート駆動回路６１、６２は、ゲート制御回路６０から入力された駆動信号に基づいて、各スイッチング素子５１、５２のオン・オフを切り替える。これにより、制御装置１４からの制御信号に応じて、各スイッチング素子５１、５２のオン・オフが制御される。制御装置１４は、各変換器ＣＥＬＬ毎に制御信号を生成し、各変換器ＣＥＬＬのそれぞれの各スイッチング素子５１、５２のオン・オフを制御する。これにより、制御装置１４は、主回路部１２による電力の変換を制御する。なお、制御部４２の構成は、上記に限ることなく、各スイッチング素子５１、５２のオン・オフを制御可能な任意の構成でよい。
【００４４】
給電回路４４は、チョッパ回路４０の電荷蓄積素子５５に対して並列に接続されている。給電回路４４は、電荷蓄積素子５５に蓄積された電荷を基に、制御部４２の制御電源を生成し、生成した制御電源を制御部４２に供給する。給電回路４４は、例えば、ゲート制御回路６０及びゲート駆動回路６１、６２のそれぞれに対応する制御電源を生成し、ゲート制御回路６０及びゲート駆動回路６１、６２のそれぞれに対応する制御電源を供給する。制御部４２は、給電回路４４からの制御電源の供給に応じて動作する。
【００４５】
電圧検出器４６は、電荷蓄積素子５５と電気的に接続されている。また、電圧検出器４６は、例えば、信号線２６を介して制御装置１４と接続されている。電圧検出器４６は、電荷蓄積素子５５の電圧Ｖｃを検出し、検出結果を制御装置１４に入力する。
【００４６】
図３は、制御装置の動作の一例を模式的に表すグラフ図である。  
図３に表したように、制御装置１４は、電圧基準ＶＲとキャリア信号ＣＷとを基に、各スイッチング素子５１、５２のオン・オフを制御する。制御装置１４は、変換器ＣＥＬＬ毎に電圧基準ＶＲ及びキャリア信号ＣＷを設定する。１つのアーム部にＮ台の変換器ＣＥＬＬが直列に接続されている場合、制御装置１４は、変換器ＣＥＬＬ毎のＮ個の電圧基準ＶＲ及びキャリア信号ＣＷを設定する。
【００４７】
電圧基準ＶＲは、例えば、正弦波状である。制御装置１４は、変換器ＣＥＬＬ毎に電圧基準ＶＲの振幅及び位相を調整する。電圧基準ＶＲの周波数は、交流電力系統２の交流電力の周波数に応じて設定される。すなわち、実際の使用状況に応じた周波数に設定される。電圧基準ＶＲの周波数は、例えば、５０Ｈｚまたは６０Ｈｚである。キャリア信号ＣＷは、例えば、三角波状である。キャリア信号ＣＷは、鋸波などでもよい。キャリア信号ＣＷの周波数は、電圧基準ＶＲの周波数よりも高い。
【００４８】
制御装置１４は、各変換器ＣＥＬＬの電圧基準ＶＲの位相をずらす。制御装置１４は、例えば、１つのアーム部において、３６０／Ｎ（度）ずつ位相をずらした電圧基準ＶＲを変換器ＣＥＬＬ毎に設定する。
【００４９】
制御装置１４は、電圧基準ＶＲとキャリア信号ＣＷとを比較する。制御装置１４は、電圧基準ＶＲがキャリア信号ＣＷ未満の時に、第１スイッチング素子５１をオンにし、第２スイッチング素子５２をオフにする。この場合、各接続端子５０ａ、５０ｂ間が、第１スイッチング素子５１で短絡され、各接続端子５０ａ、５０ｂ間の電圧は、実質的に０Ｖになる。そして、制御装置１４は、電圧基準ＶＲがキャリア信号ＣＷ以上の時に、第１スイッチング素子５１をオフにし、第２スイッチング素子５２をオンにする。この場合、各接続端子５０ａ、５０ｂ間には、電荷蓄積素子５５の電圧Ｖｃが現れる。
【００５０】
このように、変換器ＣＥＬＬは、各スイッチング素子５１、５２のオン・オフによって、＋Ｖｃ、０の２レベルの電力を出力する。変換器ＣＥＬＬは、例えば、パワーセルと呼ばれる場合もある。
【００５１】
主回路部１２では、直列に接続された各変換器ＣＥＬＬの出力電圧の合計が、各アーム部２２ａ〜２２ｆの電圧となる。これにより、主回路部１２では、各変換器ＣＥＬＬの直列接続の数に応じたマルチレベルの電力変換が可能となる。
【００５２】
図４は、電力変換装置の動作の一例を模式的に表すフローチャートである。  
図５は、電力変換装置の動作の一例を模式的に表すグラフ図である。  
図５では、各変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃのうち、１つの変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃ１と、別の１つの変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃ２と、を一例として表している。
【００５３】
電力変換装置１０は、動作を開始すると、図示を省略した初期充電回路などにより、各変換器ＣＥＬＬの電荷蓄積素子５５の初期充電を行う（図５のタイミングｔ１〜ｔ２）。
【００５４】
制御装置１４は、例えば、初期充電回路を切り離し（バイパスし）、運転待機状態に移行する。この時、各変換器ＣＥＬＬの各スイッチング素子５１、５２をゲートブロック（ＧＢ）し、各スイッチング素子５１、５２は、オフ状態となっている。（図４のステップＳ１、Ｓ２、図５のタイミングｔ２）。
【００５５】
制御装置１４は、各スイッチング素子５１、５２をゲートブロックすると、運転待機状態に移行した時点から第１時間ＴＭ１が経過したか否かを判定する（図４のステップＳ３、図５のタイミングｔ２〜ｔ３）。
【００５６】
制御装置１４は、第１時間ＴＭ１が経過したと判定すると、各変換器ＣＥＬＬの各スイッチング素子５１、５２をデブロック（ＤＥＢ）し、各スイッチング素子５１、５２をオン・オフする運転制御を実行する（図４のステップＳ４、図５のタイミングｔ３）。
【００５７】
制御装置１４は、例えば、各アーム部２２ａ〜２２ｆを循環する循環電流を流すように、各スイッチング素子５１、５２のオン・オフを制御する。すなわち、制御装置１４は、交流電力系統２側や直流送電線３、４側に電流を流出させることなく、主回路部１２内にのみ電流を流すように、各スイッチング素子５１、５２のオン・オフを制御する。
【００５８】
制御装置１４は、各スイッチング素子５１、５２をデブロックすると、デブロックした時点から第２時間ＴＭ２が経過したか否かを判定する（図４のステップＳ５、図５のタイミングｔ３〜ｔ４）。第２時間ＴＭ２は、ゲートブロック時の第１時間ＴＭ１よりも短い。第２時間ＴＭ２は、例えば、各スイッチング素子５１、５２のオン・オフを制御し、各アーム部２２ａ〜２２ｆに循環電流を流すことにより、各変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃを均等化することが可能な時間に設定される。換言すれば、第２時間ＴＭ２は、例えば、各変換器ＣＥＬＬのそれぞれの電圧Ｖｃを定格値に設定することが可能な時間に設定される。
【００５９】
制御装置１４は、第２時間ＴＭ２が経過したと判定すると、ステップＳ２の処理に戻り、再び各スイッチング素子５１、５２をゲートブロックする（図５のタイミングｔ４）。
【００６０】
一方、制御装置１４は、第２時間ＴＭ２が経過していないと判定した場合、続いて、上位のコントローラなどから運転を指示されたか否かを判定する（図４のステップＳ６）。制御装置１４は、運転を指示されていない場合、ステップＳ４の処理に戻る。そして、制御装置１４は、各スイッチング素子５１、５２のデブロック中に運転を指示された場合、交流から直流への変換、又は直流から交流への変換を行うように各スイッチング素子５１、５２のオン・オフを制御し、主回路部１２を通常の運転状態にする（図５のタイミングｔ５）。
【００６１】
また、制御装置１４は、ステップＳ３において、第１時間ＴＭ１が経過していないと判定した場合、第２時間ＴＭ２の場合と同様に、運転を指示されたか否かを判定する（図４のステップＳ７）。制御装置１４は、運転を指示されていない場合、ステップＳ２の処理に戻る。
【００６２】
制御装置１４は、各スイッチング素子５１、５２のゲートブロック中に運転を指示された場合、各スイッチング素子５１、５２をデブロックする（図４のステップＳ８）。そして、制御装置１４は、交流から直流への変換、又は直流から交流への変換を行うように各スイッチング素子５１、５２のオン・オフを制御し、主回路部１２を通常の運転状態にする（図５のタイミングｔ５）。以下、制御装置１４は、運転待機を指示された場合、上記の処理を繰り返す。
【００６３】
図５のタイミングｔ２〜ｔ３などに表したように、各変換器ＣＥＬＬの各スイッチング素子５１、５２をオフ状態にする運転待機状態では、制御部４２などの負荷の個体差により、各変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃにバラツキが発生する可能性がある。
【００６４】
各変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃのバラツキは、時間の経過とともに増加する。図５では、電圧Ｖｃ１が、時間の経過とともに上昇し、電圧Ｖｃ２が、時間の経過とともに低下する例を模式的に表している。
【００６５】
このため、各スイッチング素子５１、５２を長時間ゲートブロックしたままにしておくと、電圧Ｖｃが過電圧検出レベル（上限値）よりも高くなったり、主回路給電確率レベル（下限値）よりも低くなったりし、システム停止に陥ってしまう可能性がある。
【００６６】
本実施形態に係る電力変換装置１０では、制御装置１４が、運転待機状態において、各スイッチング素子５１、５２をオン・オフする運転制御を所定のタイミングで一時的に実行する。この例において、制御装置１４は、所定時間（第１時間ＴＭ１）の経過に応じて、運転制御を定期的に実行する。これにより、各変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃを均等化させることができる。制御装置１４は、例えば、運転制御を所定時間（第２時間ＴＭ２）行った後、運転待機状態に戻る。これに限ることなく、例えば、各変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃが、所定の範囲内に復帰したことに応じて、運転待機状態に戻ってもよい。
【００６７】
従って、バランス用の抵抗負荷を追加する場合に比べて、損失やスペースの増加を抑えつつ、各変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃのバラツキを抑制することができる。
【００６８】
第１時間ＴＭ１は、各変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃが、過電圧検出レベル又は主回路給電確率レベルに到達しない時間に設定される。第１時間ＴＭ１は、例えば、シミュレーションなどによって求めることができる。第１時間ＴＭ１は、例えば、主回路部１２を実際に動作させた際の電圧Ｖｃのバラツキ具合などを確認することにより、現場で調整するようしてもよい。
【００６９】
図６は、運転待機状態における第１アーム部を模式的に表す等価回路図である。  
図６に表したように、各スイッチング素子５１、５２をオフ状態とした運転待機状態においては、第１アーム部２２ａは、各変換器ＵＰ１〜ＵＰＭ１のそれぞれの整流素子５２ｄと電荷蓄積素子５５とを直列に接続した回路として表すことができる。
【００７０】
制御装置１４は、運転待機状態において運転制御を所定のタイミングで実行する際に、図６に表したように、各変換器ＵＰ１〜ＵＰＭ１の電荷蓄積素子５５の電圧Ｖｃの合計値を、交流電力系統２から供給される電源電圧よりも高く充電する。より詳しくは、制御装置１４は、各電圧Ｖｃの合計値を、電源電圧の最大値よりも高く充電する。交流電力系統２から供給される電源電圧とは、換言すれば、第１交流端子２１ａと第２交流端子２１ｂとの間の電圧、及び第１交流端子２１ａと第３交流端子２１ｃとの間の電圧である。また、制御装置１４は、他のアーム部２２ｂ〜２２ｆについても、第１アーム部２２ａと同様に、各変換器ＣＥＬＬの電荷蓄積素子５５を充電する。これにより、各スイッチング素子５１、５２をゲートブロックした後には、各変換器ＣＥＬＬ内で放電するだけの動作となり、電圧Ｖｃが過電圧になることを、より適切に抑制することができる。システム停止に陥るリスクを、より低減することができる。
【００７１】
図７は、電力変換装置の別の動作の一例を模式的に表すフローチャートである。  
図７に表したように、この例において、制御装置１４は、上位コントローラからの運転待機の指示などに応じて各変換器ＣＥＬＬの各スイッチング素子５１、５２をゲートブロックした後、各変換器ＣＥＬＬの電圧検出器４６の検出結果を基に、各変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃのいずれかが第１範囲を超えたか否かを判定する（図７のステップＳ１１〜Ｓ１３）。
【００７２】
第１範囲は、電圧Ｖｃの過電圧検出レベル（上限値）と主回路給電確率レベル（下限値）との間に設定される。すなわち、第１範囲の上限側の閾値は、過電圧検出レベルよりも低く設定され、第１範囲の下限側の閾値は、主回路給電確率レベルよりも高く設定される。これにより、システム停止に陥る前に、電圧Ｖｃの変動を検出することができる。
【００７３】
制御装置１４は、各変換器ＣＥＬＬのいずれか１つでも電圧Ｖｃが第１範囲を超えたと判定すると、各変換器ＣＥＬＬの各スイッチング素子５１、５２をデブロックし、各スイッチング素子５１、５２をオン・オフする運転制御を実行する（図７のステップＳ１４）。
【００７４】
制御装置１４は、各スイッチング素子５１、５２をデブロックすると、各変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃが第２範囲内に復帰したか否かを判定する（図７のステップＳ１５）。制御装置１４は、全ての変換器ＣＥＬＬの電圧Ｖｃが第２範囲内に復帰したと判定すると、ステップＳ１２の処理に戻り、再び各スイッチング素子５１、５２をゲートブロックする。
【００７５】
第２範囲は、第１範囲よりも狭く設定される。すなわち、第２範囲の上限側の閾値は、第１範囲の上限側の閾値よりも低く設定され、第２範囲の下限側の閾値は、第１範囲の下限側の閾値よりも高く設定される。これにより、各スイッチング素子５１、５２をゲートブロックした後、すぐに第１範囲を超えたと判定されてしまうことを抑制することができる。すなわち、ゲートブロックとデブロックとを短時間で繰り返してしまうことを抑制することができる。
【００７６】
図７のステップＳ１６〜Ｓ１８の処理は、図４に関して説明したステップＳ６〜Ｓ８の処理と同様であるから、詳細な説明は省略する。
【００７７】
このように、制御装置１４は、各変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃのいずれかが所定の範囲（第１範囲）を超えた際に、運転制御を実行することにより、各変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃを均等化させるようにしてもよい。この場合にも、上記実施形態と同様に、損失やスペースの増加を抑えつつ、各変換器ＣＥＬＬの電荷蓄積素子５５の電圧Ｖｃのバラツキを抑制することができる。この例において、制御装置１４は、全ての変換器ＣＥＬＬの電圧Ｖｃが第２範囲内に復帰した際に、運転待機状態に戻っている。これに限ることなく、制御装置１４は、例えば、運転制御を所定時間行った後、運転待機状態に戻ってもよい。
【００７８】
図８（ａ）〜図８（ｃ）は、電圧基準の変形例を模式的に表すグラフ図である。  
図８（ａ）に表した電圧基準ＶＲａは、図３に関して説明した電圧基準ＶＲと実質的に同じであり、交流電力系統２の交流電力の周波数に応じて設定された正弦波状の電圧基準である。
【００７９】
図８（ｂ）に表した電圧基準ＶＲｂは、電圧基準ＶＲａの２倍の周波数を有する正弦波状の電圧基準である。すなわち、電圧基準ＶＲａの周波数が、５０Ｈｚである場合、電圧基準ＶＲｂの周波数は、１００Ｈｚである。電圧基準ＶＲｂの振幅は、例えば、電圧基準ＶＲａの振幅と実質的に同じである。
【００８０】
図８（ｃ）に表した電圧基準ＶＲｃは、電圧基準ＶＲａに電圧基準ＶＲｂを重畳させた合成波状の電圧基準である。
【００８１】
制御装置１４は、交流から直流への変換、又は直流から交流への変換を行う通常の運転状態においては、図３又は図８（ａ）に表した交流電力系統２の交流電力の周波数と同じ周波数を有する電圧基準ＶＲ（ＶＲａ）を用いて各スイッチング素子５１、５２のオン・オフの制御を行う。
【００８２】
そして、制御装置１４は、運転待機状態において、各スイッチング素子５１、５２をオン・オフする運転制御を実行する際に、図８（ｃ）に表した電圧基準ＶＲｃを用いて各スイッチング素子５１、５２のオン・オフの制御を行う。
【００８３】
このように、運転待機状態の運転制御の際に、２倍の周波数成分を重畳させた電圧基準ＶＲｃを用い、キャリア信号ＣＷと電圧基準ＶＲｃとを基に、各スイッチング素子５１、５２の制御を行う。これにより、交流電力系統２側や直流送電線３、４側に、より電流を流出させ難くすることができる。各アーム部２２ａ〜２２ｆに、より適切に循環電流を流すことができる。なお、重畳させる電圧基準ＶＲｂの周波数は、２倍に限ることなく、４倍や６倍などでもよい。電圧基準ＶＲｂの周波数は、電圧基準ＶＲａの周波数の偶数倍であればよい。
【００８４】
図９は、変換器の変形例を模式的に表すブロック図である。  
図９に表したように、この例の変換器ＣＥＬＬでは、チョッパ回路４０が、フルブリッジ回路４８に置き換えられている。フルブリッジ回路４８は、第１スイッチング素子５１と第２スイッチング素子５２とを有するとともに、第３スイッチング素子５３と第４スイッチング素子５４とをさらに有する。第３スイッチング素子５３、第４スイッチング素子５４には、第１スイッチング素子５１、第２スイッチング素子５２と実質的に同じ素子が用いられる。
【００８５】
第４スイッチング素子５４の一対の主端子は、第３スイッチング素子５３の一対の主端子に対して直列に接続される。また、第３スイッチング素子５３及び第４スイッチング素子５４は、第１スイッチング素子５１及び第２スイッチング素子５２に対して並列に接続される。電荷蓄積素子５５は、第１スイッチング素子５１及び第２スイッチング素子５２に対して並列に接続されるとともに、第３スイッチング素子５３及び第４スイッチング素子５４に対して並列に接続される。
【００８６】
第３スイッチング素子５３には、一対の主端子に対して逆並列に整流素子５３ｄが接続されている。第４スイッチング素子５４には、一対の主端子に対して逆並列に整流素子５４ｄが接続されている。
【００８７】
変換器ＣＥＬＬの第１接続端子５０ａは、第１スイッチング素子５１と第２スイッチング素子５２との間に接続されている。第２接続端子５０ｂは、第３スイッチング素子５３と第４スイッチング素子５４との間に接続されている。この例において、第２接続端子５０ｂは、第３スイッチング素子５３を介して第１スイッチング素子５１の第２スイッチング素子５２に接続された主端子と反対側の主端子に接続される。
【００８８】
変換器ＣＥＬＬでは、第１スイッチング素子５１と第４スイッチング素子５４とをオン状態にし、第２スイッチング素子５２と第３スイッチング素子５３とをオフ状態にすることにより、各接続端子５０ａ、５０ｂ間に＋Ｖｃの電圧が現れる。
【００８９】
また、第２スイッチング素子５２と第３スイッチング素子５３とをオン状態にし、第１スイッチング素子５１と第４スイッチング素子５４とをオフ状態にすることにより、各接続端子５０ａ、５０ｂ間に−Ｖｃの電圧が現れる。
【００９０】
さらに、ローサイド側の第１スイッチング素子５１及び第３スイッチング素子５３をオン状態にし、ハイサイド側の第２スイッチング素子５２及び第４スイッチング素子５４をオフ状態にする。もしくは、ハイサイド側の第２スイッチング素子５２及び第４スイッチング素子５４をオン状態にし、ローサイド側の第１スイッチング素子５１及び第３スイッチング素子５３をオフ状態にする。これにより、各接続端子５０ａ、５０ｂ間が導通され、各接続端子５０ａ、５０ｂ間に実質的に０Ｖが現れる。このように、この変換器ＣＥＬＬでは、各接続端子５０ａ、５０ｂ間に、＋Ｖｃ、０、−Ｖｃの３レベルの電圧を出力することができる。
【００９１】
図９では、便宜的に図示を省略しているが、第３スイッチング素子５３及び第４スイッチング素子５４は、第１スイッチング素子５１及び第２スイッチング素子５２と同様に、制御部４２に接続され、制御部４２によってオン・オフを制御される。制御部４２は、例えば、各スイッチング素子５１〜５４のそれぞれに対応する４つのゲート駆動回路を有する。ゲート制御回路６０は、制御装置１４から入力された制御信号に基づいて、各ゲート駆動回路の動作を制御する。これにより、各スイッチング素子５１〜５４のオン・オフが制御される。
【００９２】
このように、ＭＭＣ型の電力変換装置１０に用いられる変換器は、チョッパ回路４０でもよいし、フルブリッジ回路４８でもよい。
【００９３】
上記各実施形態では、主回路部１２にＭＭＣ型の電力変換器を用いている。主回路部１２は、ＭＭＣ型に限ることなく、複数の変換器ＣＥＬＬを直列に接続する他の方式の電力変換器でもよい。
【００９４】
電力変換装置１０は、直流送電システムに限ることなく、交流から直流への変換及び直流から交流への変換が必要な他の任意のシステムなどに適用してもよい。電力変換装置１０による交直変換は、交流から直流及び直流から交流の双方に限ることなく、交流から直流又は直流から交流の一方のみでもよい。また、電力変換装置１０の変換する交流電力は、三相交流電力に限ることなく、単相交流電力や二相交流電力などでもよい。
【００９５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９６】
２…交流電力系統、  ３、４…直流送電線、  ６…変圧器、  １０…電力変換装置、  １２…主回路部、  １４…制御装置、  ２０ａ、２０ｂ…直流端子、  ２１ａ〜２１ｃ…第１〜第３交流端子、  ２２ａ〜２２ｆ…第１〜第６アーム部、  ２３ａ〜２３ｆ…バッファリアクトル、  ２４ａ〜２４ｆ…電流検出器、  ２５…電圧検出部、  ２６…信号線、  ４０…チョッパ回路、  ４２…制御部、  ４４…給電回路、  ４６…電圧検出器、  ４８…フルブリッジ回路、  ５１〜５４…第１〜第４スイッチング素子、  ５５…電荷蓄積素子、  ６０…ゲート制御回路、  ６１、６２…ゲート駆動回路
【図１】
2020010564.tif 000003
【図２】
2020010564.tif 000004
【図３】
2020010564.tif 000005
【図４】
2020010564.tif 000006
【図５】
2020010564.tif 000007
【図６】
2020010564.tif 000008
【図７】
2020010564.tif 000009
【図８】
2020010564.tif 000010
【図９】
2020010564.tif 000011