(57)【要約】【課題】簡易な構成で過電流によるＦＥＴの破壊を効果的に防止し得る過電流検出回路を実現する【解決手段】過電流検出回路（１０）は、ＦＥＴ（２０）の電流センス（Ｑｍ）の出力電流（Ｉｍ）が導入される第１の抵抗（Ｒｓ）と、第１の抵抗に並列に接続される、ゲート電流（Ｉｇ）に応じてオン／オフするフォトカプラ（ＰＣ）の二次側のスイッチと、を有し、第１の抵抗の印加電圧に応じて、過電流信号を出力する。【選択図】図１
2020129867.tif 000002
【特許請求の範囲】
【請求項１】
ＦＥＴに組み込まれた電流センスの出力電流を監視し、前記ＦＥＴの過電流を検出する過電流検出回路であって、
フォトカプラと、前記出力電流が導入される第１の抵抗と、比較器とを備え、
前記フォトカプラは、前記ＦＥＴのゲート電流に応じて二次側のスイッチをオン／オフするものであり、
前記フォトカプラの二次側のスイッチは、前記第１の抵抗に並列に接続され、
前記第１の抵抗の印加電圧が所定値を超えると、前記比較器により前記ＦＥＴの過電流が検出されたことを示す信号を出力することを特徴とする、過電流検出回路。
【請求項２】
前記ＦＥＴのターンオン時に発生するゲート容量充電電流により、前記フォトカプラが二次側のスイッチをオンとするように構成されていることを特徴とする、請求項１に記載の過電流検出回路。
【請求項３】
前記フォトカプラの一次側への入力は、前記ゲート電流が分流された電流であることを特徴とする、請求項１または２に記載の過電流検出回路。
【請求項４】
前記フォトカプラの二次側のスイッチに直列に接続される第２の抵抗を備えることを特徴とする、請求項１から３のいずれか１項に記載の過電流検出回路。
【請求項５】
請求項１から４のいずれか１項に記載の過電流検出回路と、電流センスを組み込んだＦＥＴと、前記ＦＥＴのゲートドライブ回路とを備えた、電流出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は過電流検出回路、及びそれを用いた電流出力回路に関する。
【背景技術】
【０００２】
パワー半導体デバイスとして、主回路に流れる負荷電流に比例したセンス電流を出力する機能を有した、ＭＯＳ−ＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor：金属酸化膜半導体電界効果トランジスタ）等のトランジスタが用いられている。
【０００３】
このような電流センス機能内蔵ＭＯＳ−ＦＥＴでは、例えば、センスＦＥＴ素子のドレイン電極が、主回路としての主ＦＥＴ素子の電流出力電極であるドレイン電極と共に半導体ウェハ上に並べられ、並列接続されるように構成されて、主ＦＥＴ素子に流れる電流の一部が分流する。
【０００４】
図５は、電流センス機能を内蔵したＭＯＳ−ＦＥＴ５０の等価回路を示す。ＭＯＳ−ＦＥＴ５０は、外部との接続端子として、主ＦＥＴ素子Ｑのドレイン、ソース、ゲートにそれぞれ接続された、ドレイン端子Ｆｄ、ゲート端子Ｆｇ、ソース端子Ｆｓと、を備える。
【０００５】
図示されるように、ＭＯＳ−ＦＥＴ５０は、主ＦＥＴ素子ＱとセンスＦＥＴ素子Ｑｍとを備える。各々のドレインとゲートは、それぞれが並列接続されている。
【０００６】
またＭＯＳ−ＦＥＴ５０は、センスＦＥＴ素子Ｑｍを流れるセンス電流Ｉｍを外部に取り出すための、センス端子対（センス端子Ｆｍ、センス端子Ｆｒ）を備えている。センス端子Ｆｒは、ソース端子Ｆｓと共通である。センス端子対間に、シャント抵抗Ｒｓを接続すると、センス電流Ｉｍがシャント抵抗Ｒｓを通じて流れ、その両端の電圧Ｖｍによって、負荷電流に相当するドレイン電流Ｉｄを検出することも可能となる。
【０００７】
ＭＯＳ−ＦＥＴ５０では、センスＦＥＴ素子Ｑｍ用の電極面積が、主ＦＥＴ素子よりも極めて小さく構成されている。これにより、センスＦＥＴ素子Ｑｍのドレイン電流であるセンス電流Ｉｍが、主ＦＥＴ素子を流れるドレイン電流Ｉｄと比較して微小となる。具体例として、センス電流Ｉｍの大きさは、主ＦＥＴ素子を流れるドレイン電流Ｉｄの５万分の１程度である。
【０００８】
センス電流Ｉｍは、負荷電流（ドレイン電流Ｉｄ）が過大となってＭＯＳ−ＦＥＴ５０が不可逆的に破壊されることを防止するための過電流検出回路に入力されるモニタ電流として用いられる。過電流検出回路は、センス電流Ｉｍが所定値以上になると、負荷電流が過大と判断して、ＭＯＳ−ＦＥＴのオン／オフ制御を行うゲートドライブ回路に過電流が検出されたことを示す信号を出力し、ＭＯＳ−ＦＥＴをオフさせる。このようなパワー半導体デバイスの保護技術は、例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平５−２７６７６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記のような電流センス機能を内蔵したトランジスタのセンス電流Ｉｍは、通常は主回路の負荷電流（主ＦＥＴ素子のドレイン電流Ｉｄ）に比例する。しかし、主ＦＥＴ素子Ｑのターンオン時に、過渡的にセンス電流Ｉｍがサージ状に跳ね上がる現象が知られている。
【００１１】
この現象はドレイン端子Ｆｄ、ソース端子Ｆｓの間に電圧の印加が無く、主ＦＥＴ素子Ｑ、センスＦＥＴ素子Ｑｍ共にドレイン電流が流れていない状態でも確認される。図６は、この現象を示した図であり、ＭＯＳ−ＦＥＴ５０のゲート・ソース間電圧Ｖｇｓと、シャント抵抗Ｒｓに印加される電圧Ｖｍの波形を示している。シャント抵抗Ｒｓに印加される電圧Ｖｍは、センス電流Ｉｍに比例する。図示されるように、ＭＯＳ−ＦＥＴ５０のターンオン時にサブマイクロ秒オーダーで、過渡的に大きなセンス電流Ｉｍが流れる現象が存在する。
【００１２】
このようなセンス電流Ｉｍの跳ね上がりの現象は、過電流の誤検知を引き起こす怖れがある。誤検知を防止するために、過電流の検出閾値を高く設定すると、ＭＯＳ−ＦＥＴ５０の保護が十分ではなくなってしまう。
【００１３】
そこで、特許文献１の従来技術では、トランジスタのターンオンに同期して、一定期間センス電流Ｉｍをバイパスさせ、過電流検出回路にセンス電流Ｉｍが入力されない構成としていた。
【００１４】
しかしながら、そのような従来技術では、バイパスを行っている期間中の過電流の検知ができない課題があった。また、トランジスタのドライブ回路に同期させてバイパスを行う必要があり、回路構成が複雑で高コストとなる課題があった。
【００１５】
本発明の一態様は、簡易な構成でターンオン時のセンス電流Ｉｍの跳ね上がりによる過電流の誤検知を抑制でき、過電流によるＦＥＴの破壊を効果的に防止し得る過電流検出回路を実現することを目的とする。
【課題を解決するための手段】
【００１６】
上記の課題を解決するために、本発明の一態様に係る過電流検出回路は、ＦＥＴに組み込まれた電流センスの出力電流を監視し、前記ＦＥＴの過電流を検出する過電流検出回路であって、フォトカプラと、前記出力電流が導入される第１の抵抗と、比較器とを備え、前記フォトカプラは、前記ＦＥＴのゲート電流に応じて二次側のスイッチをオン／オフするものであり、前記フォトカプラの二次側のスイッチは、前記第１の抵抗に並列に接続され、前記第１の抵抗の印加電圧が所定値を超えると、前記比較器により前記ＦＥＴの過電流が検出されたことを示す信号を出力することを特徴とする。
【００１７】
上記の課題を解決するために、本発明の一態様に係る電流出力回路は、前記過電流検出回路と、電流センスを組み込んだＦＥＴと、前記ＦＥＴのゲートドライブ回路とを備えることを特徴とする。
【発明の効果】
【００１８】
本発明の一態様の過電流検出回路によれば、簡易な構成でターンオン時のセンス電流Ｉｍの跳ね上がりによる過電流の誤検知を抑制でき、過電流によるＦＥＴの破壊を効果的に防止し得る過電流検出回路が実現できる。
【００１９】
また、本発明の一態様の電流出力回路によれば、同様の効果を奏する電流出力回路が実現できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態１に係る過電流検出回路、及び、それを用いた電流出力回路を示す図である。
【図２】本発明の実施形態１に係る過電流検出回路の動作を説明するための図である。
【図３】比較例の過電流検出回路、及び、それを用いた電流出力回路を示す図である。
【図４】比較例の過電流検出回路の動作を説明するための図である。
【図５】電流センス機能を備えたＭＯＳ−ＦＥＴを示す等価回路図である。
【図６】ＭＯＳ−ＦＥＴのセンス電流波形を示すための図である。
【発明を実施するための形態】
【００２１】
〔実施形態１〕
以下に、図１〜２を用いて本発明の一実施形態が、詳細に説明される。
【００２２】
図１は、実施形態１に係る過電流検出回路１０及び、過電流検出回路１０を用いた電流出力回路１を示す図である。電流出力回路１は、ＭＯＳ−ＦＥＴ２０と、ＭＯＳ−ＦＥＴ２０を制御するゲートドライブ回路３０、過電流検出回路１０とから構成される。
【００２３】
（ＭＯＳ−ＦＥＴの構成）
ＭＯＳ−ＦＥＴ２０は、外部との接続端子として、主ＦＥＴ素子Ｑのドレイン、ソース、ゲートにそれぞれ接続された、ドレイン端子Ｆｄ、ゲート端子Ｆｇ、ソース端子Ｆｓと、を備えている。通常、ドレイン端子Ｆｄは、負荷を通じて電源の正側に接続され、ソース端子Ｆｓは電源の負側に接続されて、使用される。
【００２４】
図１に示されるように、ＭＯＳ−ＦＥＴ２０は、主ＦＥＴ素子ＱとセンスＦＥＴ素子Ｑｍ（電流センス）とを備える。各々のドレインとゲートは、それぞれが並列接続されている。
【００２５】
また、ＭＯＳ−ＦＥＴ２０は、センスＦＥＴ素子Ｑｍを流れるセンス電流Ｉｍ（電流センスの出力電流）を外部に取り出すための、センス端子対（センス端子Ｆｍとセンス端子Ｆｒ）を備えている。センス端子Ｆｒは、ソース端子Ｆｓと共通である。従って、必ずしもセンス端子Ｆｒがソース端子Ｆｓと独立して設けられている必要はない。
【００２６】
ＭＯＳ−ＦＥＴ２０では、センスＦＥＴ素子Ｑｍ用の電極面積が、主ＦＥＴ素子よりも極めて小さく構成されている。これにより、センスＦＥＴ素子Ｑｍのドレイン電流であるセンス電流Ｉｍが、主ＦＥＴ素子を流れるドレイン電流Ｉｄと比較して微小となる。具体例として、センス電流Ｉｍの大きさは、主ＦＥＴ素子を流れるドレイン電流Ｉｄの５万分の１程度である。
【００２７】
このように、ＭＯＳ−ＦＥＴ２０は、図５を用いて説明されたＭＯＳ−ＦＥＴ５０と同様の構成を備えている。
【００２８】
（ゲートドライブ回路の構成）
ゲートドライブ回路３０は、ＭＯＳ−ＦＥＴ２０のゲート・ソース間をバイアスすることにより、ＭＯＳ−ＦＥＴ２０のオン／オフの制御を行う回路である。
【００２９】
ゲートドライブ回路３０はゲート制御信号の出力端子Ｄｏを備えている。ゲートドライブ回路３０は、出力端子Ｄｏの電圧をハイ（high：例えばゲート・ソース間電圧Ｖｇｓを＋１５Ｖ）またはロー（low：例えばゲート・ソース間電圧Ｖｇｓを−１５Ｖ）に制御することで、ＭＯＳ−ＦＥＴ２０のオン／オフの制御を行う。
【００３０】
また、ゲートドライブ回路３０は過電流信号入力端子Ｄｓを備えている。過電流信号入力端子Ｄｓに過電流が検出されたことを示す信号（例えばハイ信号）が入力されると、出力端子Ｄｏの出力をローとし、ＭＯＳ−ＦＥＴ２０をオフさせる。
【００３１】
（過電流検出回路の構成）
過電流検出回路１０は、ＭＯＳ−ＦＥＴ２０のセンス電流Ｉｍを監視し過大な負荷電流によるＭＯＳ−ＦＥＴ２０の不可逆的な破壊を防止することを基本的な機能とする回路である。
【００３２】
過電流検出回路１０は、ＭＯＳ−ＦＥＴ２０からセンス電流Ｉｍを導入するためのモニタ端子対（モニタ端子Ｐｍとモニタ端子Ｐｒ）を備えている。電流出力回路１において、ＭＯＳ−ＦＥＴ２０のセンス端子Ｆｍ、センス端子Ｆｒがそれぞれ、過電流検出回路１０のモニタ端子Ｐｍ、モニタ端子Ｐｒに接続される。
【００３３】
また、過電流検出回路１０は、過電流が検出されたことを示す信号を出力するための過電流信号出力端子Ｐｓを備えている。電流出力回路１において、過電流検出回路１０の過電流信号出力端子Ｐｓは、ゲートドライブ回路３０の過電流信号入力端子Ｄｓに接続される。
【００３４】
更に過電流検出回路１０は、ゲート信号入力端子Ｐｉと、ゲート信号出力端子Ｐｏとを備えている。電流出力回路１において、ゲートドライブ回路３０の出力端子Ｄｏは、過電流検出回路１０のゲート信号入力端子Ｐｉに接続される。過電流検出回路１０のゲート信号出力端子Ｐｏは、ＭＯＳ−ＦＥＴ２０のゲート端子Ｆｇに接続される。
【００３５】
過電流検出回路１０の内部構成の詳細は、以下の通りである。
【００３６】
ゲート信号入力端子Ｐｉと、ゲート信号出力端子Ｐｏとを結合する線路は、２分岐されている。一方の線路には抵抗Ｒ１が設けられている。もう一方の線路には、フォトカプラＰＣの一次側（入力側）の発光素子と抵抗Ｒ２とが直列接続されて設けられている。なお、ゲート信号入力端子Ｐｉと、ゲート信号出力端子Ｐｏとを結合する線路は、ゲートドライブ回路３０がＭＯＳ−ＦＥＴ２０に対して出力するゲート制御信号に大きな影響は与えないように構成されている。
【００３７】
抵抗Ｒ１と抵抗Ｒ２のそれぞれの抵抗値を調整することにより、ゲート信号入力端子Ｐｉからゲート信号出力端子Ｐｏを通じて流れるＭＯＳ−ＦＥＴ２０のゲート電流Ｉｇが、適宜に分流される。これによってゲート信号入力端子Ｐｉから入力されたゲート電流Ｉｇの値が、ある所定の値を超えたときにフォトカプラＰＣの二次側のスイッチ（フォトトランジスタ）がオンとなるように調整されている。また、ゲート電流Ｉｇの値が、当該所定値以下となったときに、フォトカプラＰＣの二次側のスイッチはオフとなる。
【００３８】
モニタ端子対（モニタ端子Ｐｍとモニタ端子Ｐｒ）間には、シャント抵抗Ｒｓ（第１の抵抗）が接続されている。また、フォトカプラＰＣの二次側のスイッチと抵抗Ｒｘ（第２の抵抗）とを直列接続した線路が、シャント抵抗Ｒｓに並列に接続されている。
【００３９】
シャント抵抗Ｒｓの高電位側であるセンス端子Ｆｍは、比較器１１の一方の入力に接続されている。比較器１１の他方の入力には、所定の閾値電圧Ｖｔｈが印加される。比較器１１の出力端子は、過電流信号出力端子Ｐｓに接続されている。
【００４０】
このような構成により、モニタ端子対間の電圧Ｖｍ（シャント抵抗Ｒｓの印加電圧）が、所定の閾値電圧Ｖｔｈより大きいとき、比較器１１は過電流信号出力端子Ｐｓに、ゲートドライブ回路３０に過電流が検出されたことを示す信号（例えばハイ信号）を出力する。逆に、モニタ端子対間の電圧Ｖｍが、所定の閾値電圧Ｖｔｈより小さいとき、比較器１１は過電流が検出されてないことを示す信号（例えばロー信号）を出力する。
【００４１】
過電流検出回路１０のモニタ端子対間のインピーダンスは、フォトカプラＰＣがオフ動作のとき、シャント抵抗Ｒｓの抵抗値に等しい。また、フォトカプラＰＣがオン動作のとき、抵抗Ｒｘとシャント抵抗Ｒｓとを並列接続した抵抗値にほぼ等しい（更に厳密には、スイッチの内部抵抗を考慮すればよい）。よって、フォトカプラＰＣがオン動作のときに、モニタ端子対間のインピーダンスは小さくなる。
【００４２】
このように、過電流検出回路１０では、ゲート電流Ｉｇに基づくフォトカプラＰＣのオン／オフによって、モニタ端子対間のインピーダンスが変化する構成となっている。
【００４３】
（過電流検出回路の動作）
次に、過電流検出回路１０の具体的な動作について説明する。
【００４４】
図２は、電流出力回路１の各部における信号の波形を示す図である。図において、ＭＯＳ−ＦＥＴ２０のゲート・ソース間電圧Ｖｇｓ、ゲート電流Ｉｇ、フォトカプラＰＣの動作の状態、ドレイン電流Ｉｄ、センス電流Ｉｍ、モニタ端子対間の電圧Ｖｍ（シャント抵抗Ｒｓに印加されている電圧）が表示されている。
【００４５】
ゲートドライブ回路３０により、時刻Ｔｓにおいて、ゲート・ソース間電圧Ｖｇｓがローからハイになり、ＭＯＳ−ＦＥＴ２０がターンオンする。
【００４６】
ＭＯＳ−ＦＥＴ２０がターンオンする際には、ＭＯＳ−ＦＥＴ２０のゲート容量を充電する電流（ゲート容量充電電流）が流れる。そのため、ゲート電流Ｉｇは、ターンオン時に過渡的に大きな電流が流れる波形となっている。
【００４７】
すると、フォトカプラＰＣが、ターンオン時の過渡状態で一時的にオンとなる。
【００４８】
負荷電流であるドレイン電流Ｉｄは、ＭＯＳ−ＦＥＴ２０がオンとなると流れ始める。ここで、時刻Ｔｓ後の時刻Ｔｏにおいて、負荷側の何らかの異常により、負荷電流が増大し始め、時間を追うにつれて更に増大を続けるケースを考える。ドレイン電流Ｉｄの波形は、このケースを考慮した波形である。
【００４９】
センス電流Ｉｍは、そのようなドレイン電流Ｉｄに原則比例する電流であるが、図６を用いて説明されたように、ターンオン時には、跳ね上がり、過渡的に大きな値となる。そのため、センス電流Ｉｍの波形は、ドレイン電流Ｉｄの波形形状に、ターンオン時のサージ状波形を加算したような、図２に示された波形となる。
【００５０】
上述のように、モニタ端子対間のインピーダンスは、フォトカプラＰＣがオン動作のときに、オフ動作のときよりも小さいものとなる。従って、図２に示すケースにおいては、ターンオン時に一時的に（時刻Ｔｓからの一時的な期間）当該インピーダンスが小さくななっている。
【００５１】
モニタ端子対間の電圧Ｖｍ（シャント抵抗Ｒｓの印加電圧）の波形は、期間の大部分であるフォトカプラＰＣがオフ動作となる状態のときに、センス電流Ｉｍに比例する波形である。しかし上述のインピーダンスの変化により、ターンオン時の一時的な期間のみ、より小さい比例係数でセンス電流Ｉｍに比例する（小さい電圧となる）ような、図２に示されるものとなる。
【００５２】
つまり、モニタ端子対間の電圧Ｖｍの波形では、フォトカプラＰＣが一時的にオン動作となることによって、センス電流Ｉｍの跳ね上がりによる影響が抑制されるように作用している。
【００５３】
時刻Ｔｄからしばらく経て、ドレイン電流Ｉｄが更に増大すると、時刻Ｔｄにて、モニタ端子対間の電圧Ｖｍが閾値電圧Ｖｔｈに達する。すると、比較器１１の出力（過電流信号出力端子Ｐｓ）が、過電流が検出されていないことを示す信号（例えばロー信号）から、過電流が検出されたことを示す信号（例えばハイ信号）に変化し、ゲートドライブ回路３０の制御により、ＭＯＳ−ＦＥＴ２０がターンオフする。
【００５４】
こうして、過大な負荷電流（ドレイン電流Ｉｄ）によるＭＯＳ−ＦＥＴ２０の破壊が未然に防止される。
【００５５】
（比較例との比較と効果）
過電流検出回路１０は、ゲート電流Ｉｇに応じ、モニタ端子対間のインピーダンスがスイッチする構成、すなわち、センス電流Ｉｍをモニタ端子対間の電圧Ｖｍに変換する係数がスイッチする構成を有している。このことは換言すると、ゲート電流Ｉｇに応じて、過電流の検出閾値がスイッチする構成を備えているということである。
【００５６】
比較のため、モニタ端子対間のインピーダンスがスイッチするこのような構成は有していない、比較例の過電流検出回路の動作について説明する。
【００５７】
図３は、比較例の過電流検出回路４０を用いた電流出力回路３を示す図である。ＭＯＳ−ＦＥＴ２０及びゲートドライブ回路３０は、実施形態１の電流出力回路１におけるものと同じである。比較例の過電流検出回路４０は、ゲート電流Ｉｇをモニタする機能は有していないため、ゲートドライブ回路３０の出力端子Ｄｏは、ＭＯＳ−ＦＥＴ２０のゲート端子Ｆｇに直接接続される。比較例の過電流検出回路４０は、実施形態１に係る過電流検出回路１０とは異なり、ゲート信号入力端子Ｐｉ、ゲート信号出力端子Ｐｏは備えていない。
【００５８】
比較例の過電流検出回路４０のモニタ端子対（モニタ端子Ｐｍとモニタ端子Ｐｒ）間には、シャント抵抗Ｒｓが接続されている。モニタ端子対のインピーダンスは、シャント抵抗Ｒｓの抵抗値に等しく一定である。過電流検出回路４０では、シャント抵抗Ｒｓをセンス電流Ｉｍが流れることにより生じたモニタ端子対間の電圧Ｖｍが、比較器４１にて閾値電圧Ｖｔｈと比較されて、過電流の検出を実行する。
【００５９】
図４は、比較例の過電流検出回路４０を用いた電流出力回路３の各部における信号の波形を示す図である。図において、ＭＯＳ−ＦＥＴ２０のゲート・ソース間電圧Ｖｇｓ、ドレイン電流Ｉｄ、センス電流Ｉｍ及びモニタ端子対間の電圧Ｖｍが表示されている。なお、モニタ端子対間の電圧Ｖｍはセンス電流Ｉｍに比例する波形であるので、図４において、同じ波形形状のものとして示されている。
【００６０】
ゲートドライブ回路３０により、時刻Ｔｓにおいて、ゲート・ソース間電圧Ｖｇｓがローからハイになり、ＭＯＳ−ＦＥＴ２０がターンオンする。
【００６１】
負荷電流であるドレイン電流Ｉｄは、ＭＯＳ−ＦＥＴ２０がオンとなると流れ始める。ここで、図２のケースと同様に、時刻Ｔｓ後の時刻Ｔｏにおいて、負荷側の何らかの異常により、負荷電流が増大し始め、時間を追うにつれて更に増大を続けるケースを考える。ドレイン電流Ｉｄの波形は、このケースを考慮した波形である。
【００６２】
するとセンス電流Ｉｍの波形は、図４に示されるものとなる。
【００６３】
ターンオン時のセンス電流Ｉｍの跳ね上がりによる過電流の誤検知を防止するために、閾値電圧Ｖｔｈの設定は、センス電流Ｉｍの跳ね上がりに対応するＶｍの過渡値よりも大きくせざるを得ない。すると、図４に示されるように、過電流を検出するドレイン電流Ｉｄのレベルは大きめにならざるを得ない。なお、図４の状態よりも更に閾値電圧Ｖｔｈの設定を小さくすると、ターンオン時にモニタ端子対間の電圧Ｖｍが閾値電圧Ｖｔｈを超えてしまい誤検知によりＭＯＳ−ＦＥＴ２０をオフさせてしまうこととなってしまう。
【００６４】
図２と図４とを比較すれば明らかなように、このことは、異常電流が開始した時刻Ｔｏから、過電流検出によりＭＯＳ−ＦＥＴ２０が強制オフされる時刻Ｔｄに至る期間が、長くなってしまう事態をも引き起こす。すると、過電流による熱エネルギーによってＭＯＳ−ＦＥＴ２０の破壊が生じやすい状態となる。つまり、ＭＯＳ−ＦＥＴ２０の破壊を防止するためには、負荷電流の瞬時値を所定値以下に保つことの他、過電流の状態の期間を短期間で終了させることが重要である。
【００６５】
実施形態１に係る過電流検出回路１０では、ターンオン時にセンス電流Ｉｍの跳ね上がりが発生する際には、比較器１１に入力される電圧Ｖｍが一時的に小さくされている。よって、ターンオン時のセンス電流Ｉｍの跳ね上がりによる誤検知の影響が抑制されるから、過電流の検出のレベルを無用に大きくする必要はない。よって、過電流の検出のレベルを適正に設定でき、また、そのため過電流の発生を速やかに検出できるから、過電流によるＭＯＳ−ＦＥＴ２０の破壊を効果的に防止し得る。
【００６６】
また、過電流検出回路１０においては、ゲート制御信号の通過する線路（ゲート信号入力端子Ｐｉからゲート信号出力端子Ｐｏに至る線路）は、過電流を検出する線路（比較器１１に信号を入力する側の線路）とはフォトカプラＰＣによって絶縁されている。従って、過電流検出回路１０がゲート制御信号に与える影響は小さくできる。
【００６７】
更に、特許文献１の従来技術の過電流検出回路では、センス電流Ｉｍの跳ね上がりの影響を抑止するために、ゲートドライブ回路との同期と、そのためのロジック回路が必要であった。しかし、実施形態１に係る過電流検出回路１０では、そのようなロジック回路は不要であり、回路構成が簡易である。従って、より低コストな回路構成で、センス電流Ｉｍの跳ね上がりの影響を抑止することが可能である。
【００６８】
フォトカプラＰＣのオン動作時にモニタ端子対間のインピーダンスを低減する度合いについては、抵抗Ｒｘの抵抗値を選択することにより、調整が可能である。なお、フォトカプラＰＣの２次側のスイッチに直列に接続されている抵抗Ｒｘは必ずしも設けられている必要はない。
【００６９】
フォトカプラＰＣのオン動作時にモニタ端子対間のインピーダンスを低減する度合いが大きければ、ターンオン時に過電流の検知のレベルが大きくなる（過電流の検知の感度が悪くなる）。逆に、インピーダンスを低減する度合いが小さければ、ターンオン時に過電流の検知のレベルが小さくなる（検知の感度が鋭敏になる）。これらは、ターンオン時のセンス電流Ｉｍの跳ね上がりの状態と、フォトカプラＰＣのオン動作時のタイミングでの過電流の検知の必要性に応じて、適宜に設定すればよい。
【００７０】
このように、特許文献１の従来技術とは異なり、過電流検出回路１０では、フォトカプラＰＣの２次側のスイッチに直列に接続されている抵抗Ｒｘの値を適宜に設定することで、ターンオン時のセンス電流Ｉｍの跳ね上がりの際にも、過電流を検出することが可能となる。
【００７１】
以上、発明の詳細な説明において、主回路に流れる負荷電流に比例したセンス電流を出力する機能を有したＭＯＳ−ＦＥＴについて説明された。しかしながら、本発明の適用はＭＯＳ−ＦＥＴに限定されるものではなく、その他のＦＥＴや、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラ型トランジスタ）、その他のトランジスタのための過電流検出回路においても同様に適用できるものである、
〔まとめ〕
本発明の態様１に係る過電流検出回路は、ＦＥＴ（ＭＯＳ−ＦＥＴ２０）に組み込まれた電流センス（センスＦＥＴ素子Ｑｍ）の出力電流（センス電流Ｉｍ）を監視し、前記ＦＥＴの過電流を検出する過電流検出回路であって、フォトカプラと、前記出力電流が導入される第１の抵抗（シャント抵抗Ｒｓ）と、比較器とを備え、前記フォトカプラは、前記ＦＥＴのゲート電流に応じて二次側のスイッチをオン／オフするものであり、前記フォトカプラの二次側のスイッチは、前記第１の抵抗に並列に接続され、前記第１の抵抗の印加電圧が所定値を超えると、前記比較器により前記ＦＥＴの過電流が検出されたことを示す信号を出力することを特徴とする。
【００７２】
上記の構成によれば、簡易な構成でターンオン時のセンス電流Ｉｍの跳ね上がりによる過電流の誤検知を抑制でき、過電流によるＦＥＴの破壊を効果的に防止し得る過電流検出回路が実現できる。
【００７３】
本発明の態様２に係る過電流検出回路は上記態様１において、前記ＦＥＴのターンオン時に発生するゲート容量充電電流により、前記フォトカプラが二次側のスイッチをオンとするように構成されていることを特徴とする。
【００７４】
上記の構成によれば、ターンオン時に一時的に過電流の検出閾値がスイッチすることにより、ターンオン時のセンス電流Ｉｍの跳ね上がりによる過電流の誤検知を効果的に抑制
できる。
【００７５】
本発明の態様３に係る過電流検出回路は上記態様１または２において、前記フォトカプラの一次側への入力が、前記ゲート電流が分流された電流であることを特徴とする。
【００７６】
上記の構成によれば、フォトカプラの二次側のスイッチをオン／オフするゲート電流の境界値を、適切に調整できる。
【００７７】
本発明の態様４に係る過電流検出回路は上記態様１から３のいずれかにおいて、前記フォトカプラの二次側のスイッチに直列に接続される第２の抵抗（抵抗Ｒｘ）を備えることを特徴とする。
【００７８】
上記の構成によれば、フォトカプラの二次側のスイッチがオンした際の過電流の検出のレベルの低減の度合いを適切に調整できる。
【００７９】
本発明の態様５に係る電流出力回路は、上記態様１から４のいずれかの過電流検出回路と、電流センスを組み込んだＦＥＴ（ＭＯＳ−ＦＥＴ２０）と、前記ＦＥＴのゲートドライブ回路とを備える。
【００８０】
上記の構成によれば、簡易な構成でターンオン時のセンス電流Ｉｍの跳ね上がりによる過電流の誤検知を抑制でき、過電流によるＦＥＴの破壊を効果的に防止し得る電流出力回路が実現できる。
【００８１】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【符号の説明】
【００８２】
１  電流出力回路
１０  過電流検出回路
１１  比較器
Ｒ１、Ｒ２  抵抗
ＰＣ  フォトカプラ
Ｒｓ  シャント抵抗（第１の抵抗）
Ｒｘ  抵抗（第２の抵抗）
Ｐｉ  ゲート信号入力端子
Ｐｏ  ゲート信号出力端子
Ｐｍ、Ｐｒ  モニタ端子
Ｐｓ  過電流信号出力端子
２０  ＭＯＳ−ＦＥＴ（ＦＥＴ）
Ｑ  主ＦＥＴ素子
Ｑｍ  センスＦＥＴ素子（電流センス）
Ｆｄ  ドレイン端子
Ｆｇ  ゲート端子
Ｆｓ  ソース端子
Ｆｍ、Ｆｒ  センス端子
３０  ゲートドライブ回路
Ｄｓ  過電流信号入力端子
Ｄｏ  出力端子
Ｉｄ  ドレイン電流
Ｉｇ  ゲート電流
Ｉｍ  センス電流（電流センスの出力電流）
Ｖｇｓ  ゲート・ソース間電圧
Ｖｍ  モニタ端子対間の電圧（第１の抵抗の印加電圧）
Ｖｔｈ  閾値電圧
【図１】
2020129867.tif 000003
【図２】
2020129867.tif 000004
【図３】
2020129867.tif 000005
【図４】
2020129867.tif 000006
【図５】
2020129867.tif 000007
【図６】
2020129867.tif 000008