(57)【要約】【課題】複数のものを並列接続して使用する場合においても、共振が発生するのを防止でき、精度を確保することができるようにした電源制御回路を提供する。【解決手段】負荷駆動回路１００は、直流電源１から給電され、ＭＯＳＦＥＴ２を駆動し、コンデンサ３に負電源を生成する。負荷駆動回路１００は、駆動回路４、他の制御回路５、電源制御回路１０１を備える。電源制御回路１０１のソース回路６はコンデンサ３の端子電圧をしきい値と比較して充電するコンパレータ制御回路である。シンク回路７は、コンデンサ３の端子電圧が設定されたしきい値となるように放電させるＦＦ制御回路である。これにより、並列接続された複数のＭＯＳＦＥＴ２をそれぞれ駆動するように負荷駆動回路１００を複数設ける場合、ノイズ対策用のコイルを設けても、コンデンサ３との共振状態の発生を防止できる。【選択図】図１
2020010431.tif 000002
【特許請求の範囲】
【請求項１】
並列接続された複数の直流電源としてのコンデンサのそれぞれに対応して設けられ、前記直流電源の電圧を制御する電源制御回路であって、
前記コンデンサに給電するソース回路（６、６Ａ、８、８Ａ）と、
前記コンデンサの電荷を放電させるシンク回路（７、７Ａ〜７Ｆ、９、９Ａ）とを備え、
前記ソース回路および前記シンク回路は、一方が閾値電圧を判定基準とするコンパレータ制御回路（６、６Ａ、９、９Ａ）で、他方がフィード・フォワード制御回路（７、７Ａ〜７Ｆ、８、８Ａ）である電源制御回路。
【請求項２】
前記フィード・フォワード制御回路（７Ｂ）は、ツェナーダイオード（５０）により構成される請求項１に記載の電源制御回路。
【請求項３】
前記フィード・フォワード制御回路（７Ａ、７Ｃ〜７Ｆ、８Ａ）は、内部に設けられたアンプ（１６、３１）の出力をフィードバック信号として制御するように構成された請求項１に記載の電源制御回路。
【請求項４】
前記フィード・フォワード制御回路（７Ｃ）に設けられ通電電流を増加させるスイッチング素子（６０）と、
前記コンデンサの電圧が判定レベルを超えると、前記スイッチング素子を動作させる出力変動検出回路（７０）とを備えた請求項３に記載の電源制御回路。
【請求項５】
前記フィード・フォワード制御回路（７Ｄ）に設けられ前記アンプの出力電流を切り替える切替回路（８２、８３）と、
前記コンデンサの電圧が判定レベルを超えると前記切替回路により前記アンプの出力電流を増大させるように切り替える出力変動検出回路（７０）とを備えた請求項３に記載の電源制御回路。
【請求項６】
前記フィード・フォワード制御回路（７Ｅ）に設けられ前記アンプの動作を停止させる停止スイッチ（８５）と、
前記フィード・フォワード制御回路に代わる他の回路（８６）と、
前記コンデンサの電圧が判定レベルを超えると前記停止スイッチにより前記フィード・フォワード制御回路の動作を停止させ、且つ前記他の回路を動作させるように切り替える出力変動検出回路（７０Ａ）とを備えた請求項３に記載の電源制御回路。
【請求項７】
前記フィード・フォワード制御回路（７Ｆ）の電流経路に配置される素子の温度を検出する温度検出部（９０）と、
前記温度検出部の検出温度に応じて前記フィード・フォワード制御回路の出力電流を補正する補正部（９１）とを備えた請求項１から６のいずれか一項に記載の電源制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御回路に関する。
【背景技術】
【０００２】
直流電源を所定周波数の三相交流電源に変換するインバータ回路では、三相の各相に対応して例えば６個のＭＯＳＦＥＴでブリッジ回路が設けられている。各相の下アームに設けられるＭＯＳＦＥＴを駆動する駆動用ＩＣには負電源用の電源制御回路が設けられ、ソース回路およびシンク回路によってコンデンサに電荷をチャージして負電圧を供給する構成である。
【０００３】
この場合、３個の駆動ＩＣは並列に接続された状態で使用され、相間にはノイズ対策用のコイルを接続した状態としている。このため、駆動ＩＣの動作電圧閾値ばらつきに起因して特定の駆動ＩＣで他相のコンデンサを充電および放電することがあり、その充電および放電のループにノイズ対策用のコイルが存在することで共振状態を発生させてしまうことがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−１１７９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記事情を考慮してなされたもので、その目的は、複数のものを並列接続して使用する場合においても、共振が発生するのを防止でき、精度を確保することができるようにした電源制御回路を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載の電源制御回路は、並列接続された複数の直流電源としてのコンデンサのそれぞれに対応して設けられ、前記直流電源の電圧を制御する電源制御回路であって、前記コンデンサに給電するソース回路と、前記コンデンサの電荷を放電させるシンク回路とを備え、前記ソース回路および前記シンク回路は、一方が閾値電圧を判定基準とするコンパレータ制御回路で、他方がフィード・フォワード制御回路である。
【０００７】
上記構成を採用することにより、次のような効果を得ることができる。電源制御回路は、例えば三相のインバータ回路の下アームを構成する３個のＭＯＳＦＥＴのそれぞれに設けられた駆動回路内に設けられ、負電源用のコンデンサの制御用とされる。この場合に、３個の電源制御回路の間にはノイズ対策用のコイルが接続されるため、負電源用のコンデンサと共に共振回路を構成する。しかし、ソース回路およびシンク回路は、一方がフィード・フォワード（ＦＦ）制御回路で、他方がコンパレータ制御回路であるから、負電源を生成する駆動回路の動作電圧閾値ばらつきがある場合でも閉ループでのフィードバックがかからないので、発振するのを抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態を示す電気的構成図
【図２】使用形態を示す電気的構成図
【図３】使用形態での作用説明図
【図４】第２実施形態を示す電気的構成図
【図５】第３実施形態を示す電気的構成図
【図６】第４実施形態を示す電気的構成図
【図７】第５実施形態を示す電気的構成図
【図８】第６実施形態を示す電気的構成図
【図９】第７実施形態を示す電気的構成図
【図１０】第８実施形態を示す電気的構成図
【図１１】第９実施形態を示す電気的構成図
【発明を実施するための形態】
【０００９】
（第１実施形態）
以下、第１実施形態について、図１から図３を参照して説明する。
図１は負荷駆動回路１００に適用した電源制御回路１０１の電気的構成を示す。負荷駆動回路１００は、例えばＩＣ（半導体集積回路）で構成されており、直流電源１から負荷であるＭＯＳＦＥＴ２のゲートに駆動信号を与えると共に、電源制御回路１０１によりＭＯＳＦＥＴ２とグランドとの間に接続される負電源生成用のコンデンサ３への充放電の制御を行う。
【００１０】
負荷駆動回路１００の入力端子Ａ、Ｂ間には駆動用の電源である直流電源１が接続される。負荷駆動回路１００の端子ＣはＭＯＳＦＥＴ２のゲートに接続され、端子ＤはＭＯＳＦＥＴ２のソースと共にインバータ回路のグランドに接続される。負荷駆動回路１００の端子Ｅは端子Ｂと共通に接続されておりＩＣグランドに接続される。
【００１１】
負荷駆動回路１００において、駆動回路４は、図示しない制御部から与えられる制御信号に基づいてゲート駆動信号を生成して、端子Ｃを介してＭＯＳＦＥＴ２のゲートに出力する。他の制御回路６は、端子Ａと端子Ｄとの間に接続され、コンデンサ３に充電電流Ｉａを流し込む。コンデンサ３の電圧制御を行うために電源制御回路１０１が設けられている。電源制御回路１０１には、ソース回路６およびシンク回路７が設けられている。ソース回路６およびシンク回路７は、それぞれ端子Ａ、Ｂ間に接続され、直流電源１から給電される。
【００１２】
ソース回路６はコンデンサ３への充電動作を行い、シンク回路７はコンデンサ３の電荷の放電動作を行う。この構成では、ソース回路６はコンパレータ制御回路を構成しており、内部に閾値電圧が設定されたコンパレータが設けられ、コンデンサ３の端子電圧に基づいて充電動作の制御を実施する。一方、シンク回路７はフィード・フォワード（Feed Forward：以下「ＦＦ」と称する）制御回路を構成しており、内部に設定された閾値電圧に基づいてコンデンサ３の電荷の放電動作を実施する。
【００１３】
上記構成においては、コンデンサ３にチャージされた電荷に対して、ソース回路６およびシンク回路７により充放電の制御動作が行われ、端子電圧を所定レベルに保持する。これにより、コンデンサ３は、端子電圧が低いとソース回路６から充電され、高くなるとシンク回路７により電荷が吸い込まれて放電され、端子電圧が所定の電圧レベルとなるように充電の後、その電圧が保持される。
【００１４】
図２は上記した負荷駆動回路１００の使用形態を示している。適用する対象は三相インバータ回路の下アームに用いる３個のＮチャンネル型ＭＯＳＦＥＴ２ａ〜２ｃであり、それぞれのゲート駆動用に同じ構成の３個の負荷駆動回路１００ａ〜１００ｃが設けられる。３個の負荷駆動回路１００ａ〜１００ｃは、図１に示した負荷駆動回路１００と同じ構成である。
【００１５】
３個の負荷駆動回路１００ａ〜１００ｃは、直流電源１から給電されるが、正負の給電経路においては、互いの負荷駆動回路１００ａ〜１００ｃの間に、ノイズ対策用コイルＬ１〜Ｌ４が介在された状態で連結されている。各負荷駆動回路１００ａ〜１００ｃは、適宜のタイミングでそれぞれのＭＯＳＦＥＴ２ａ〜２ｃにゲート駆動信号を出力してオンオフの制御を実行する。
【００１６】
この場合において、負荷駆動回路１００ａ〜１００ｃは、それぞれに接続された負電源用のコンデンサ３ａ〜３ｃに対して、内部に設けられた電源制御回路１０１ａ〜１０１ｃのソース回路６およびシンク回路７により所定電圧の負電圧に制御するように充放電制御を実施している。この結果、コンデンサ３ａ〜３ｃで生成した負電圧を利用して、三相インバータ回路側のグランド電位に対してＩＣグランドを負電位にすることができる。これにより、負電源によってＭＯＳＦＥＴ２ａ〜２ｃのオフ動作において負電圧でゲートオフ制御をすることができるようになる。
【００１７】
なお、この構成においては、コンデンサ３ａ〜３ｃは、一方の端子が三相インバータ回路のグランドを通じて共通に接続されており、他方の端子がノイズ対策用コイルＬ３またはＬ４を介して共通に接続された状態となっている。この結果、電源制御回路１０１ａ〜１０１ｃのそれぞれは、コンデンサ３ａ〜３ｃとコイルＬ３、Ｌ４によって共振回路が形成される。
【００１８】
この実施形態では、三相インバータ回路を動作させるときに、従来のような不具合の発生を抑制することができる。すなわち、負荷駆動回路１００ａ〜１００ｃの動作電圧閾値ばらつきに起因していずれかの負荷駆動回路１００ａ〜１００ｃが他相のコンデンサ３ａ〜３ｃを充電および放電する場合があり、従来ではこの電圧差によって電源制御回路１０１ａ〜１０１ｃのいずれかと、自己の制御対象でない他のコンデンサ３ａ〜３ｃを介して形成されるループに電流が流れ、フィードバックがかかって共振状態を呈することがあった。
【００１９】
これに対して、この実施形態においては、例えば負荷駆動回路１００ａの動作に起因してコンデンサ３ｂの端子電圧が高くなり、負荷駆動回路１００ａの電源制御回路１０１ａとの間で図３に示すように、ループが形成されることがある。この場合には、コンデンサ３ｂの端子Ｄ側から三相インバータ回路側のグランドを通じて共通に接続された負荷駆動回路１００ａの端子Ｄから内部の電源制御回路１０１ａに至る。電源制御回路１０１ａのソース回路６、シンク回路７から端子Ｂ（Ｅ）、ＩＣグランドを経てノイズ対策用コイルＬ３を通じてコンデンサ３ｂの負側の端子に至る経路となる。
【００２０】
この場合、電源制御回路１０１ａにおいては、ソース回路６側で電流が流れたとしても、電流を引き込むシンク回路７がＦＦ制御回路で構成されていることから、フィードバック作用による発振動作を回避することができるようになる。この結果、電源制御回路１０１ａでは、コンデンサ３ａ〜３ｃの端子電圧のばらつきに起因した発振現象の発生を抑制することができるようになる。
【００２１】
上記したように、第１実施形態では、負電圧生成用のコンデンサ３への充放電のためのソース回路６をコンパレータ制御回路により形成し、シンク回路７をＦＦ制御回路により形成した。これにより、三相インバータ回路の下アームに設けられるＭＯＳＦＥＴ２ａ〜２ｃを駆動するように３個の負荷駆動回路１００ａ〜１００ｃの負電源制御用の電源制御回路１０１ａ〜１０１ｃを設ける場合でも、コンデンサ３ａ〜３ｃの端子電圧がばらつきに起因した発振現象の発生を抑制することができるようになる。
【００２２】
（第２実施形態）
図４は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、負荷駆動回路２００に設ける電源制御回路２０１は、ソース回路６およびシンク回路７に代えて、ソース回路８およびシンク回路９を設ける構成としている。図４に示すように、ソース回路８はＦＦ制御回路により構成され、シンク回路９はコンパレータ制御回路により構成されている。
したがって、このような第２実施形態によっても第１実施形態と同様の作用効果を得ることができるものである。
【００２３】
（第３実施形態）
図５は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、第１実施形態におけるソース回路６およびシンク回路７の具体的構成の例を示している。
【００２４】
図５において、負荷駆動回路１００Ａの電源制御回路１０１Ａは、ソース回路６Ａおよびシンク回路７Ａを備えている。ソース回路６Ａは、コンパレータ制御回路を構成しており、シンク回路７ＡはＦＦ制御回路を構成している。なお、図示はしていないが、第１実施形態と同様に駆動回路４も備えられ、端子ＣからＭＯＳＦＥＴ２のゲートに駆動信号を出力する。また、他の制御回路５も備えられ、コンデンサ３に充電電流Ｉａを供給する構成である。
【００２５】
ソース回路６Ａは、Ｐチャンネル型ＭＯＳＦＥＴ１１、コンパレータ１２、分圧抵抗１３、１４および閾値電圧Ｖｔｈ１を与える電源１５を備える。Ｐチャンネル型ＭＯＳＦＥＴ１１は、ソースが端子Ａに接続され、ドレインが端子Ｄに接続されると共に、抵抗１３、１４を直列に介して端子Ｂに接続される。コンパレータ１２の非反転入力端子は抵抗１３と１４との共通接続点に接続され、反転入力端子には閾値電圧Ｖｔｈ１が与えられる。コンパレータ１２の出力端子はＭＯＦＥＴ１１のゲートに接続される。
【００２６】
シンク回路７Ａは、アンプ１６、閾値電圧Ｖｔｈ２を与える電源１７、抵抗１８、１９、ＭＯＳＦＥＴ２０〜２３、電流源２４および抵抗２５を備えている。アンプ１６は、非反転入力端子に閾値電圧Ｖｔｈ２が与えられる。アンプ１６の出力端子は、抵抗１８、１９の直列回路を介して端子Ｂに接続され、抵抗１８および１９の共通接続点は反転入力端子に接続される。
【００２７】
Ｎチャンネル型ＭＯＳＦＥＴ２０および２１によりカレントミラー回路が構成され、ＭＯＳＦＥＴ２０および２１のゲート同士が接続されるとともに、ＭＯＳＦＥＴ２０のドレイン−ゲート間が短絡される。ＭＯＳＦＥＴ２０には電流源２４から定電流が流される。Ｐチャンネル型ＭＯＳＦＥＴ２２および２３により同じくカレントミラー回路が構成されている。ＭＯＳＦＥＴ２２および２３のゲート同士が接続されるとともに、ＭＯＳＦＥＴ２２のドレイン−ゲート間が短絡される。端子Ａから抵抗２５、ＭＯＳＦＥＴ２２、２１を介して端子Ｂに接続される。ＭＯＳＦＥＴ２３のソースは端子Ｄに接続されドレインは端子Ｂに接続される。
【００２８】
上記構成において、ソース回路６Ａは、コンパレータ１２において、端子Ｄにおける電圧が抵抗１３および１４で分圧され、抵抗１４の端子電圧と閾値電圧Ｖｔｈ１とが等しくなるようにＭＯＳＦＥＴ１１をオンオフ動作させてコンパレータ制御動作を行う。これにより、端子Ｄすなわちコンデンサ３の端子電圧が閾値電圧Ｖｔｈ１で設定された所定電圧となるようにＭＯＳＦＥＴ１１から充電動作が実施される。閾値電圧Ｖｔｈ１は、予め所定電圧を想定して設定されたもので、コンデンサ３により生成する負電圧のレベルを設定するものである。
【００２９】
なお、端子Ｄは三相インバータ回路のグランドに接続されているから、コンデンサ３が充電されるにしたがって、端子Ｂおよび端子Ｅつまり負荷駆動回路１００ＡのＩＣグランドはコンデンサ３の端子電圧分だけ低い電位に下がっていく。この結果、端子Ｅつまり負荷駆動回路１００ＡのＩＣグランドに発生する負電圧をＭＯＳＦＥＴ２のゲートに対して駆動回路４から印加してオフ動作を早めることができる。
【００３０】
一方、シンク回路７Ａは、アンプ１６において、出力端子の電圧が抵抗１８および１９で分圧され、抵抗１９の端子電圧が反転入力端子に入力される。アンプ１６は、閾値電圧Ｖｔｈ２による設定電圧と抵抗１９の端子電圧との差分電圧により出力端子の電圧をＦＦ制御する。これにより、コンデンサ３が所定電圧以上の端子電圧になると電荷を吸い込むようにして電流を流して電圧が所定電圧となるように制御する。
【００３１】
このように、シンク回路７ＡがＦＦ制御動作によりコンデンサ３の放電動作を制御するので、複数個の負荷駆動回路１００Ａを並列接続した使用形態においても、隣接するコンデンサ３との間で発振動作を起こすことを抑制することができる。
【００３２】
（第４実施形態）
図６は第４実施形態を示すもので、以下、第２実施形態と異なる部分について説明する。この実施形態においても、第２実施形態におけるソース回路８およびシンク回路９の具体的構成の例を示している。
【００３３】
図６において、負荷駆動回路２００Ａの電源制御回路２０１Ａは、ソース回路８Ａおよびシンク回路９Ａを備えている。ソース回路８Ａは、ＦＦ制御回路を構成しており、シンク回路９Ａはコンパレータ制御回路を構成している。なお、図示はしていないが、第２実施形態と同様に駆動回路４も備えられ、端子ＣからＭＯＳＦＥＴ２のゲートに駆動信号を出力する。また、他の制御回路５も備えられ、コンデンサ３に充電電流Ｉａを供給する構成である。
【００３４】
ソース回路８Ａは、アンプ３１、閾値電圧Ｖｔｈ３を与える電源３２、抵抗３３、３４、ＭＯＳＦＥＴ３５〜３８、電流源３９および抵抗４０を備えている。アンプ３１は、非反転入力端子に閾値電圧Ｖｔｈ３が与えられる。アンプ３１の出力端子は、抵抗３３、３４の直列回路を介して端子Ｂに接続され、抵抗３３および３４の共通接続点は反転入力端子に接続される。
【００３５】
Ｐチャンネル型ＭＯＳＦＥＴ３５および３６によりカレントミラー回路が構成され、ＭＯＳＦＥＴ３５および３６のゲート同士が接続されるとともに、ＭＯＳＦＥＴ３５のドレイン−ゲート間が短絡される。ＭＯＳＦＥＴ３５には電流源３９により定電流が流される。Ｎチャンネル型ＭＯＳＦＥＴ３７および３８により同じくカレントミラー回路が構成されている。ＭＯＳＦＥＴ３７および３８のゲート同士が接続されるとともに、ＭＯＳＦＥＴ３７のドレイン−ゲート間が短絡される。端子ＡからＭＯＳＦＥＴ３６、３７、抵抗４０を介して端子Ｂに接続される。ＭＯＳＦＥＴ３８のドレインは端子Ａに接続され、ソースは端子Ｄに接続される。
【００３６】
シンク回路９Ａは、Ｎチャンネル型ＭＯＳＦＥＴ４１、コンパレータ４２、分圧抵抗４３、４４および閾値電圧Ｖｔｈ４を与える電源４５を備える。Ｎチャンネル型ＭＯＳＦＥＴ４１は、ドレインが端子Ｄに接続されると共に、抵抗４３、４４を直列に介して端子Ｂに接続され、ソースが端子Ｂに接続される。コンパレータ４２の非反転入力端子は抵抗４３と４４との共通接続点に接続され、反転入力端子には閾値電圧Ｖｔｈ４が与えられる。コンパレータ４２の出力端子はＭＯＦＥＴ４１のゲートに接続される。
【００３７】
上記構成において、ソース回路８Ａは、アンプ３１において、出力端子の電圧が抵抗３３および３４で分圧され、抵抗３４の端子電圧が反転入力端子に入力される。アンプ３１は、閾値電圧Ｖｔｈ３による設定電圧と抵抗３４の端子電圧との差分電圧により出力端子の電圧をＦＦ制御する。これにより、コンデンサ３を端子Ｄから充電して所定電圧となるように制御する。
【００３８】
端子Ｄは三相インバータ回路のグランドに接続されているから、コンデンサ３が充電されるにしたがって、端子Ｂおよび端子Ｅつまり負荷駆動回路２００ＡのＩＣグランドはコンデンサ３の端子電圧分だけ低い電位に下がっていく。この結果、端子Ｅつまり負荷駆動回路２００ＡのＩＣグランドに発生する負電圧をＭＯＳＦＥＴ２のゲートに対して駆動回路４から印加してオフ動作を早めることができる。
【００３９】
一方、ソース回路９Ａは、コンパレータ４２において、端子Ｄにおける電圧が抵抗４３および４４で分圧され、抵抗４４の端子電圧と閾値電圧Ｖｔｈ４とが等しくなるようにＭＯＳＦＥＴ４１をオンオフ動作させてコンパレータ制御動作を行う。これにより、端子Ｄすなわちコンデンサ３の端子電圧が閾値電圧Ｖｔｈ４で設定された所定電圧となるようにＭＯＳＦＥＴ４１を介して放電させる。閾値電圧Ｖｔｈ４は、予め所定電圧を想定して設定されたもので、コンデンサ３により生成する負電圧のレベルを設定するものである。
【００４０】
このように、ソース回路８ＡがＦＦ制御動作によりコンデンサ３の放電動作を制御するので、複数個の負荷駆動回路２００Ａを並列接続した使用形態においても、隣接するコンデンサ３との間で発振動作を起こすことを抑制することができる。
【００４１】
（第５実施形態）
図７は第５実施形態を示すもので、以下、第３実施形態と異なる部分について説明する。この実施形態では、負荷駆動回路１００Ｂの電源制御回路１０１Ｂとして、ソース回路６Ａは同じものが設けられ、シンク回路７Ｂは、シンク回路７Ａとは異なるＦＦ制御を行う回路が設けられている。
【００４２】
図７において、シンク回路７Ｂは、所定のツェナー電圧Ｖｚを有するツェナーダイオード５０により構成している。ツェナーダイオード５０は、コンデンサ３の端子電圧が閾値電圧としてのツェナー電圧Ｖｚを超えると、その電荷を放電させることで電圧をツェナー電圧Ｖｚ以上とならないように保持する。したがって、このシンク回路７Ｂもフィードバック制御を伴わない動作つまりＦＦ制御回路の動作となる。
したがって、このような第５実施形態によっても、第３実施形態と同様の効果を得ることができる。
【００４３】
（第６実施形態）
図８は第６実施形態を示すもので、以下、第３実施形態と異なる部分について説明する。この実施形態では、負荷駆動回路１００Ｃの電源制御回路１０１Ｃとして、出力電圧の変動にも対応可能な構成を備えたものとしている。
【００４４】
図８において、ソース回路６Ａは、第３実施形態と同じ構成で、コンパレータ制御動作を行うものである。シンク回路７Ｃは、シンク回路７Ａに、Ｐチャンネル型ＭＯＳＦＥＴ６０およびスイッチ６１を付加した構成である。ＭＯＳＦＥＴ６０は、通電電流の能力を高めるスイッチング素子として機能するもので、ＭＯＳＦＥＴ２３と並列に接続され、ゲートはスイッチ６１を介してＭＯＳＦＥＴ２３のゲートに接続されている。
【００４５】
また、この実施形態では、新たに出力変動検出回路７０が設けられている。出力変動検出回路７０は、コンパレータ７１、分圧抵抗７２、７３および閾値電圧Ｖｔｈ５を与える電源７４を備える。抵抗７２、７３の直列回路は端子Ｄと端子Ｂとの間に接続される。コンパレータ７１の非反転入力端子は抵抗７２と７３との共通接続点に接続され、反転入力端子には判定レベルを設定する閾値電圧Ｖｔｈ５が与えられる。コンパレータ７１の出力端子はスイッチ６１の制御端子に接続される。
【００４６】
上記構成において、第３実施形態と同様にして、端子Ｄに接続されたコンデンサ３の端子電圧が所定電圧以下では、ソース回路６Ａが動作してコンパレータ制御動作によりコンデンサ３に充電を実施する。また、コンデンサ３の端子電圧が所定電圧以上では、シンク回路７Ｃが動作してＦＦ制御動作によりコンデンサ３の電荷を放電させる。
【００４７】
上記のように、通常の場合には、ソース回路６Ａとシンク回路７Ｃとでコンデンサ３の端子電圧を所定レベルに保持することができる。しかし、出力変動が発生した場合などで、コンデンサ３の端子電圧が所定以上となってシンク回路７Ｃが動作していても、コンデンサ３の端子電圧を下げることができず、コンデンサ３の端子電圧がさらに上昇してしまう場合に、出力変動検出回路７０により対処する。
【００４８】
出力変動検出回路７０は、コンデンサ３４の端子電圧が、シンク回路７Ｃが動作する電圧よりも高く設定された判定レベルの電圧になると、コンパレータ７１がこれを検出してシンク回路７Ｃのスイッチ６１をオンさせるように信号を出力する。
【００４９】
スイッチ６１がオンされると、ＭＯＳＦＥＴ６０がＭＯＳＦＥＴ２３と並列に接続された状態となり、ＭＯＳＦＥＴ２２に流れる電流が同じでもコンデンサ３から電荷を放電するために流れる電流量が増大する。これにより、コンデンサ３の端子電圧を所定電圧レベルまで迅速に低下させることができるようになる。
【００５０】
このような第６実施形態によれば、第３実施形態の作用効果に加えて、出力変動検出回路７０およびＭＯＳＦＥＴ６０を付加したことで、出力変動が発生し場合でも迅速にコンデンサ３の端子電圧を所定電圧レベルまで下げることができるようになる。
なお、上記実施形態を第２実施形態あるいは第４実施形態の構成に適用することもできる。
【００５１】
（第７実施形態）
図９は第７実施形態を示すもので、以下、第６実施形態と異なる部分について説明する。この実施形態では、負荷駆動回路１００Ｄの電源制御回路１０１Ｄは、ＭＯＳＦＥＴ６０を増設したシンク回路７Ｃに代えて、シンク回路７Ｄを設ける構成としている。
【００５２】
図９において、シンク回路７Ｄは、閾値電圧Ｖｔｈ２を与える電源１７に加えて、閾値電圧Ｖｔｈ６を与える電源８１を備え、閾値電圧Ｖｔｈ２とＶｔｈ６とは、スイッチ８２およびスイッチ８３からなる切替回路により切り替え可能に構成されている。また、シンク回路７ＤにはＭＯＳＦＥＴ６０は設けられていない。出力変動検出回路７０のコンパレータ７１の出力端子は、スイッチ８２の制御端子にインバータ回路８４を介して接続されると共に、スイッチ８３の制御端子に接続される。
【００５３】
なお、閾値電圧Ｖｔｈ２は第３実施形態で示したのと同様のレベルである。また、閾値電圧Ｖｔｈ６は、コンデンサ３の電荷を放電させたときの電流量を増大させるように設定する判定レベルである。
【００５４】
これにより、スイッチ８２および８３は、コンパレータ７１の出力信号に応じて、いずれか一方がオンするように構成される。この場合、コンパレータ７１は、端子Ｄに接続されたコンデンサ３の端子電圧が所定以下の状態では、信号出力がローレベルとなりスイッチ８２をオン、スイッチ８３をオフさせた状態である。これにより、第３実施形態で示したのと同様のシンク回路７ＤによるＦＦ制御動作を実施する。
【００５５】
そして、コンパレータ７１は、コンデンサ３の端子電圧が判定レベルを超えると、ハイレベルの検出信号を出力してスイッチ８２をオフ、スイッチ８３をオンさせるようになる。これにより、アンプ１６における閾値電圧がＶｔｈ２からＶｔｈ６に切り替えられ、シンク回路７Ｄによるコンデンサ３の電荷の放電量を増大させることができるようになり、端子電圧を迅速に低下させることができるようになる。
したがって、このような第７実施形態によっても、第６実施形態と同様の効果を得ることができる。
なお、上記実施形態を第２実施形態あるいは第４実施形態の構成に適用することもできる。
【００５６】
（第８実施形態）
図１０は第８実施形態を示すもので、以下、第６実施形態と異なる部分について説明する。この実施形態では、負荷駆動回路１００Ｅの電源制御回路１０１Ｅは、ＭＯＳＦＥＴ６０を増設したシンク回路７Ｃに代えて、シンク回路７Ｅを設けると共に、出力変動検出回路７０に代えて出力変動検出回路７０Ａを備えた構成としている。
【００５７】
図１０において、シンク回路７Ｅは、閾値電圧Ｖｔｈ２を与える電源１７とアンプ１６との間に停止スイッチ８５が設けられている。また、シンク回路７ＥにはＭＯＳＦＥＴ６０は設けられていない。出力変動検出回路７０Ａは、他の回路として電荷放電用のＮチャンネル型ＭＯＳＦＥＴ８６を備え、ＭＯＳＦＥＴ８６のドレインは端子Ｄに接続され、ソースは端子Ｂに接続される。コンパレータ７１の出力端子は、ＭＯＳＦＥＴ８６のゲートに接続されると共に、インバータ回路８７を介して停止スイッチ８５の制御端子に接続される。
【００５８】
上記構成において、コンパレータ７１は、端子Ｄに接続されたコンデンサ３の端子電圧が所定以下の状態では出力信号がローレベルとなり、ＭＯＳＦＥＴ８６をオフ状態とし、停止スイッチ８５をオン状態とする。これにより、第３実施形態で示したのと同様のシンク回路７ＥによるＦＦ制御動作を実施する。
【００５９】
そして、コンパレータ７１は、コンデンサ３の端子電圧が所定レベルを超えるとハイレベルの検出信号を出力し、停止スイッチ８５をオフさせると共に、ＭＯＳＦＥＴ８６をオンさせるようになる。これにより、シンク回路７Ｅはアンプ１６に閾値電圧Ｖｔｈ２が入力されなくなって動作が停止され、他の回路であるＭＯＳＦＥＴ８６がオンすることでコンデンサ３の電荷を大電流で放電させることができるようになる。
したがって、このような第８実施形態によっても、第６実施形態と同様の効果を得ることができる。
【００６０】
なお、上記実施形態で示した出力変動検出回路７０Ａは、第５実施形態で示したツェナーダイオード５０を用いたシンク回路７Ｂを有する電源制御回路１０１Ｂにも適用することができる。
なお、上記実施形態を第２実施形態あるいは第４実施形態の構成に適用することもできる。
【００６１】
（第９実施形態）
図１１は第９実施形態を示すもので、以下、第７実施形態と異なる部分について説明する。この実施形態では、負荷駆動回路１００Ｆの電源制御回路１０１Ｆは、シンク回路７Ｄに代えて、シンク回路７Ｆを設けると共に、素子の温度を検出する温度センサ９０および補正回路９１を備えた構成としている。温度センサ９０は温度検出部として機能し、補正回路９１は補正部として機能する。
【００６２】
図１１において、シンク回路７Ｆは、閾値電圧Ｖｔｈ２を与える電源１７に加えて、検出温度に応じて切り替える閾値電圧Ｖｔｈ６を与える電源９２を備えている。閾値電圧Ｖｔｈ２はスイッチ９３を介してアンプ１６に入力され、閾値電圧Ｖｔｈ６はスイッチ９４を介してアンプ１６に入力される。温度センサ９０は、電源制御回路１Ｆを構成するＩＣの温度を検出するように設けられている。補正回路９１は、温度センサ９０による検出温度の信号に基づいて、閾値電圧を切り替えるもので、スイッチ９３および９４の制御端子に接続されている。
【００６３】
温度センサ９０を設けるのは、ＩＣの温度が変動すると、内部に作り込まれているＭＯＳＦＥＴ２０〜２３のオン抵抗が変化することで、シンク電流が変化するのを防止するためである。このため、補正回路９１は、温度センサ９０の検出信号に応じてアンプ１６の閾値電圧をＶｔｈ２あるいはＶｔｈ６などと切り替えることで補正するものである。
【００６４】
このような第９実施形態によれば、第３実施形態の作用効果に加えて、電源制御回路１Ｆの温度変動に起因したシンク回路７Ｆでのシンク電流の変化を防止することができ、コンデンサ３の端子電圧を精度良く生成することができる。
なお、上記実施形態では、温度に応じて２段階で切り替える構成としたが、３段階以上で切り替える構成としても良い。
また、上記実施形態を第２実施形態あるいは第４実施形態の構成に適用することもできる。
【００６５】
（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
【００６６】
ソース回路およびシンク回路は、コンパレータ制御動作あるいはＦＦ制御動作を実施する組み合わせであれば、異なる構成のコンパレータ制御回路あるいはＦＦ制御回路の構成を適用することができる。
実施形態で使用した負荷駆動回路以外の回路にも適用することができる。
【００６７】
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【００６８】
図面中、１は直流電源、２、２ａ〜２ｃはＭＯＳＦＥＴ、３はコンデンサ（直流電源）、４は駆動回路、５は他の制御回路、６、６Ａはソース回路（コンパレータ制御回路）、８、８Ａはソース回路（フィード・フォワード制御回路）、７、７Ａ、７Ｂ、７Ｃ、７Ｄ、７Ｅ、７Ｆはシンク回路（フィード・フォワード制御回路）、９、９Ａはシンク回路（コンパレータ制御回路）、１１はＰチャンネル型ＭＯＳＦＥＴ、１２、４２はコンパレータ、１４はＮチャンネル型ＭＯＳＦＥＴ、１６、３１はアンプ、５０はツェナーダイオード（フィード・フォワード制御）、６０はＰチャンネル型ＭＯＳＦＥＴ（スイッチング素子）、７０、７０Ａは出力変動検出回路、７１はコンパレータ、８２、８３はスイッチ（切替回路）、８５は停止スイッチ、８６はＮチャンネル型ＭＯＳＦＥＴ（他の回路）、９０は温度センサ（温度検出部）、９１は補正回路（補正部）、１００、１００Ａ〜１００Ｆ、２００、２００Ａは負荷駆動回路、１０１、１０１Ａ〜１０１Ｆ、２０１、２０１Ａは電源制御回路、である。
【図１】
2020010431.tif 000003
【図２】
2020010431.tif 000004
【図３】
2020010431.tif 000005
【図４】
2020010431.tif 000006
【図５】
2020010431.tif 000007
【図６】
2020010431.tif 000008
【図７】
2020010431.tif 000009
【図８】
2020010431.tif 000010
【図９】
2020010431.tif 000011
【図１０】
2020010431.tif 000012
【図１１】
2020010431.tif 000013