(57)【要約】【課題】限られた端子数の発振器の異常状態を適切に検出できる発振器、電子機器及び移動体等の提供。【解決手段】発振器４は、振動子１０と、振動子１０に電気的に接続され、クロック信号ＣＬＫを生成する回路装置２０と、回路装置２０に電気的に接続され、クロック信号ＣＬＫを出力する出力端子ＴＯＵＴを含む。回路装置２０は異常検出回路３０を有し、異常検出回路３０により異常状態が検出されたとき、クロック信号ＣＬＫの信号特性を変更する。【選択図】図１
2020010208.tif 000002
【特許請求の範囲】
【請求項１】
振動子と、
前記振動子に電気的に接続され、クロック信号を生成する回路装置と、
前記回路装置に電気的に接続され、前記クロック信号を出力する出力端子と、
を含み、
前記回路装置は異常検出回路を有し、
前記異常検出回路により異常状態が検出されたとき、前記クロック信号の信号特性を変更することを特徴とする発振器。
【請求項２】
請求項１に記載の発振器において、
前記回路装置は、
前記異常状態が検出されたとき、前記クロック信号のデューティーを変更することを特徴とする発振器。
【請求項３】
請求項２に記載の発振器において、
前記回路装置は、
前記振動子を発振させて発振信号を生成する発振回路と、
前記発振信号に基づいて前記クロック信号を出力する出力回路と、
基準電圧を生成する基準電圧生成回路と、
を含み、
前記出力回路は、
前記発振信号の電圧レベルと前記基準電圧とを比較するコンパレーターを有し、
前記異常検出回路からの異常検出信号に基づいて前記基準電圧の電圧レベルを変更することで、前記クロック信号の前記デューティーを変更することを特徴とする発振器。
【請求項４】
請求項１に記載の発振器において、
前記回路装置は、
前記異常状態が検出されたとき、前記クロック信号の振幅を変更することを特徴とする発振器。
【請求項５】
請求項４に記載の発振器において、
前記回路装置は、
前記振動子を発振させて発振信号を生成する発振回路と、
前記発振信号に基づいて前記クロック信号を出力する出力回路と、
前記出力回路に電源電圧を供給する電源回路と、
を含み、
前記異常検出回路からの異常検出信号に基づいて前記電源電圧の電圧レベルを変更することで、前記クロック信号の前記振幅を変更することを特徴とする発振器。
【請求項６】
請求項１に記載の発振器において、
前記回路装置は、
前記クロック信号の前記信号特性の変更として、前記クロック信号の周波数を変更することを特徴とする発振器。
【請求項７】
請求項６に記載の発振器において、
前記回路装置は、
前記振動子を発振させて発振信号を生成する発振回路と、
前記発振信号に基づいて前記クロック信号を出力する出力回路と、
を含み、
前記出力回路は、
前記発振信号を分周する分周回路と、
前記分周回路の出力信号をバッファリングするバッファー回路と、
を含み、
前記異常検出回路からの異常検出信号に基づいて、前記分周回路の分周比を変更することで、前記クロック信号の前記周波数を変更することを特徴とする発振器。
【請求項８】
請求項１乃至７のいずれか一項に記載の発振器において、
前記異常検出回路は、
第１の異常状態と、前記第１の異常状態とは異なる第２の異常状態とを検出し、
前記回路装置は、
前記異常検出回路により前記第１の異常状態が検出されたとき、前記クロック信号の前記信号特性の値を、前記第１の異常状態に対応する第１の値に設定し、前記異常検出回路により前記第２の異常状態が検出されたとき、前記クロック信号の前記信号特性の値を、前記第２の異常状態に対応する第２の値に設定することを特徴とする発振器。
【請求項９】
請求項１乃至８のいずれか一項に記載の発振器において、
前記異常検出回路は、
前記電源端子を介して入力される外部電源電圧の異常、前記外部電源電圧をレギュレートすることで生成された電源電圧の異常、及び発振制御の処理を行う処理回路の異常の少なくとも１つを検出することを特徴とする発振器。
【請求項１０】
請求項１乃至９のいずれか一項に記載の発振器において、
前記クロック信号の周波数の温度補償係数のデータを記憶する不揮発性メモリーを含み、
前記異常検出回路は、
前記不揮発性メモリーの前記温度補償係数の異常を検出することを特徴とする発振器。
【請求項１１】
振動子と、
前記振動子に電気的に接続され、クロック信号を生成する回路装置と、
前記回路装置に電気的に接続され、前記クロック信号を出力する出力端子と、
を含み、
前記回路装置は、
前記クロック信号の周波数の温度補償係数のデータを記憶する不揮発性メモリーと、
前記不揮発性メモリーの前記温度補償係数の異常を検出する異常検出回路と、
を含むことを特徴とする発振器。
【請求項１２】
請求項１乃至１１のいずれか一項に記載の発振器を含むことを特徴とする電子機器。
【請求項１３】
請求項１乃至１１のいずれか一項に記載の発振器を含むことを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器、電子機器及び移動体等に関する。
【背景技術】
【０００２】
従来より、ＳＰＸＯ（Simple Packaged Crystal Oscillator）、ＴＣＸＯ（Temperature Compensated Crystal Oscillator）、ＯＣＸＯ（Oven Controlled Crystal Oscillator）などの発振器が知られている。このような発振器の発振回路の異常状態を診断する従来技術としては、例えば特許文献１に開示される技術がある。この特許文献１の診断回路は、制御信号に応じて周波数が変化する発振周波数の周波数範囲を診断する。具体的には診断回路は、制御信号を受け、当該制御信号に基づく値である比較値と、所定の限界値とを比較し、比較結果に基づいて診断出力値を生成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１４７１７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
発振器において異常状態が検出されたときに、異常状態が検出されたことを発振器の外部装置に対して通知したい場合がある。しかしながら、近年の機器の小型化のニーズに伴い、発振器に対して外部接続用の多くの端子を設けることが困難になっており、その端子数が限られている。このため、限られた端子数のもとで異常状態を通知する必要があるという課題がある。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題のいずれか、或いは少なくとも一部を解決するためになされたものであり、以下の形態又は態様として実現することが可能である。
【０００６】
本発明の一態様は、振動子と、前記振動子に電気的に接続され、クロック信号を生成する回路装置と、前記回路装置に電気的に接続され、前記クロック信号を出力する出力端子と、を含み、前記回路装置は異常検出回路を有し、前記異常検出回路により異常状態が検出されたとき、前記クロック信号の信号特性を変更する発振器に関係する。
【図面の簡単な説明】
【０００７】
【図１】本実施形態の発振器の構成例。
【図２】回路装置の詳細な構成例。
【図３】クロック信号のデューティーを変更する回路装置の具体的な構成例。
【図４】クロック信号の振幅を変更する回路装置の具体的な構成例。
【図５】クロック信号の周波数を変更する回路装置の具体的な構成例。
【図６】複数の異常状態に応じてクロック信号の特性値を設定する手法の説明図。
【図７】異常検出回路の構成例の説明図。
【図８】本実施形態の発振器の第２の構成例。
【図９】発振回路の第１の構成例。
【図１０】発振回路の第２の構成例。
【図１１】発振器の構造の一例。
【図１２】電子機器の構成例。
【図１３】移動体の構成例。
【発明を実施するための形態】
【０００８】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【０００９】
１．発振器
図１に本実施形態の発振器４の構成例を示す。発振器４は、振動子１０、回路装置２０、出力端子ＴＯＵＴを含む。また発振器４は、電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、制御端子ＴＣＮを含むことができる。図１は、端子数が４である４端子の発振器４の例である。なお発振器４の端子数は５以上であってもよく、例えば６端子の発振器４などであってもよい。
【００１０】
電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、出力端子ＴＯＵＴ、制御端子ＴＣＮは、発振器４の外部接続用の端子であり、例えば後述の図１１に示すように、発振器４のパッケージ５の底面などに形成される端子６により実現される。
【００１１】
電源端子ＴＶＤＤは、高電位側の電源電圧ＶＤＤを発振器４に供給するための端子である。グランド端子ＴＧＮＤは、グランド電位であるＧＮＤを発振器４に供給するための端子である。ＧＮＤは例えば０Ｖである。出力端子ＴＯＵＴはクロック信号ＣＬＫを出力するための端子である。制御端子ＴＣＮは発振器４の制御端子である。例えば制御端子ＴＣＮは、クロック信号ＣＬＫの出力制御用の端子であり、クロック信号ＣＬＫのアウトプットイネーブル端子である。例えば制御端子ＴＣＮがＨレベルに設定されると、出力端子ＴＯＵＴからクロック信号ＣＬＫが出力され、制御端子ＴＣＮがＬレベルに設定されると、出力端子ＴＯＵＴがハイインピーダンス状態に設定される。この場合に制御端子ＴＣＮは例えば回路装置２０の内部でプルアップされる。或いは制御端子ＴＣＮは、クロック信号ＣＬＫの周波数制御用の端子であってもよい。例えば制御端子ＴＣＮに対して、外部装置から周波数の制御電圧が入力され、入力された制御電圧に基づいてクロック信号ＣＬＫの周波数が可変に制御される。
【００１２】
電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、出力端子ＴＯＵＴ、制御端子ＴＣＮは回路装置２０に電気的に接続される。これらの端子は、例えば後述の図１１の発振器４のパッケージ５の内部配線又は金属バンプなどを介して回路装置２０に接続される。なお本実施形態における接続は電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続であり、信号線や能動素子等を介した接続であってもよい。
【００１３】
振動子１０は、電気的な信号により機械的な振動を発生する素子である。振動子１０は、例えば水晶振動片などの振動片により実現できる。例えば振動子１０は、カット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片などにより実現できる。例えば振動子１０は、恒温槽を備えない温度補償型発振器（ＴＣＸＯ）に内蔵されている振動子であってもよいし、恒温槽を備える恒温槽型発振器（ＯＣＸＯ）に内蔵されている振動子などであってもよい。また振動子１０はＳＰＸＯの振動子であってもよい。なお本実施形態の振動子１０は、例えば厚みすべり振動型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片により実現できる。例えば振動子１０として、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。
【００１４】
回路装置２０は、半導体プロセスにより製造されるＩＣ（Integrated Circuit）であり、半導体基板上に回路素子が形成された半導体チップである。回路装置２０は振動子１０、出力端子ＴＯＵＴに電気的に接続される。また回路装置２０は、電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、制御端子ＴＣＮに電気的に接続される。そして回路装置２０は、振動子１０を用いてクロック信号ＣＬＫを生成する。例えば回路装置２０は、振動子１０を発振させて発振信号を生成し、生成された発振信号に基づいてクロック信号ＣＬＫを生成して出力する。例えば回路装置２０は、後述の図２のように発振回路８０を有し、この発振回路８０により発振信号ＯＳＣＫを生成して、クロック信号ＣＬＫを生成する。また出力端子ＴＯＵＴは、回路装置２０に接続され、回路装置２０が生成したクロック信号ＣＬＫを出力する。即ち出力端子ＴＯＵＴは、生成されたクロック信号ＣＬＫを外部装置に出力する。
【００１５】
そして本実施形態では回路装置２０は、異常状態を検出し、異常状態が検出されたとき、クロック信号ＣＬＫの信号特性を変更する。具体的には回路装置２０は、異常検出回路３０を有し、異常検出回路３０により異常状態が検出されたとき、クロック信号ＣＬＫの信号特性を変更する。異常検出回路３０は例えば故障検出回路である。異常状態は、発振器４の動作等が異常な状態であり、例えば発振器４が故障している状態などである。例えば異常状態は、発振器４が通常の動作状態とは異なる動作状態（仕様外の動作状態）になることである。異常検出回路３０は、回路装置２０に含まれる回路の動作状態や信号線の状態などをモニターして、異常状態になったか否かを検出する。そして回路装置２０は、異常状態が検出されたとき、例えばクロック信号ＣＬＫのデューティー、振幅又は周波数などの信号特性を変更する。即ちクロック信号ＣＬＫの信号特性を、通常状態の信号特性とは異なる信号特性に変更する。例えば回路装置２０は、異常状態が検出されると、クロック信号ＣＬＫのデューティー、振幅又は周波数を、通常の動作状態でのデューティー、振幅又は周波数とは異なるデューティー、振幅又は周波数に変更する。
【００１６】
このようにすれば、発振器４の外部装置は、出力端子ＴＯＵＴから出力されるクロック信号ＣＬＫをモニターすることで、発振器４が故障等の異常状態になったことを検出できるようになる。これにより、異常状態の検出用の新たな端子を発振器４に設けなくても、異常状態を検出することが可能になる。従って、４端子や６端子などの限られた発振器４の端子数で、発振器４の内部の故障等の異常状態を、ホスト装置等の外部装置が検出できるようになり、発振器４のコンパクト化を維持しながら、信頼性等の向上を図れるようになる。なお以下では、外部装置が、マイクロコンピューターなどのホスト装置であるとして主に説明を行う。
【００１７】
本実施形態では、クロック信号ＣＬＫの信号特性を変更することで、異常状態の通知が行われる。従って、クロック信号ＣＬＫのデューティー、振幅又は周波数等の信号特性が変更されるだけであり、クロック信号ＣＬＫは停止状態にはならない。このため、当該クロック信号ＣＬＫが供給されて動作するホスト装置は、その動作を停止しなくても済むようになる。即ちホスト装置は、信号特性が変更されながらも停止しないクロック信号ＣＬＫに基づいて動作することが可能になる。そしてホスト装置は、クロック信号ＣＬＫの信号特性の変更をモニターすることで、発振器４の異常状態を検知し、当該異常状態に応じた種々の処理を実行できるようになる。例えばホスト装置は、重大な故障等の異常状態に対しては、システムの動作を停止するなどの処理により対処し、軽微な異常状態に対しては、ユーザーに対して通知したり警告するなどの処理により対処できるようになる。従って、異常状態に応じた適切な処理を実行でき、信頼性や利便性の向上を図れる。
【００１８】
図２に回路装置２０の詳細な構成例を示す。回路装置２０は、異常検出回路３０、処理回路５０、発振回路８０、出力回路９０を含む。また回路装置２０は、温度センサー５６、Ａ／Ｄ変換回路５８、不揮発性メモリー６０、電源回路７０を更に含むことができる。また回路装置２０は、端子ＰＶＤＤ、ＰＧＮＤ、ＰＯＵＴ、ＰＣＮ、Ｐ１、Ｐ２を有する。これらの端子は例えば回路装置２０であるＩＣのパッドにより実現される。回路装置２０の端子ＰＶＤＤ、ＰＧＮＤ、ＰＯＵＴ、ＰＣＮは、各々、図１の発振器４の電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、出力端子ＴＯＵＴ、制御端子ＴＣＮに接続される。端子Ｐ１、Ｐ２は、振動子１０の接続用の端子であり、振動子１０の一端が端子Ｐ１に接続され、振動子１０の他端が端子Ｐ２に接続される。振動子１０と回路装置の端子Ｐ１、Ｐ２との接続は、金属バンプなどの導電性バンプによる接続であってもよい。なお回路装置２０は図２の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００１９】
処理回路５０は、デジタル信号処理などの各種の処理を行う回路である。例えば処理回路５０は、温度補償処理、エージング補正処理、或いはデジタルフィルター処理などのデジタル信号処理を行う。例えば処理回路５０は、ＤＳＰ（Digital Signal Processor）、ＣＰＵ（Central Processing Unit）などのプロセッサーにより実現したり、ゲートアレイ等の自動配置配線によるＡＳＩＣ（Application Specific Integrated Circuit）の回路により実現できる。例えば処理回路５０は、プロセッサー上で動作するプログラムにより各種のデジタル信号処理を行ってもよい。
【００２０】
処理回路５０はレジスター部５２を含む。レジスター部５２は、回路装置２０を動作させるための係数データや動作パラメーターなどの各種のデータを保持する。例えば処理回路５０は、不揮発性メモリー６０に記憶される温度補正係数のデータなどの各種のデータをレジスター部５２にロードし、レジスター部５２にロードされたデータに基づいて各種の処理を行う。
【００２１】
温度センサー５６は、環境の温度に応じて変化する温度依存電圧を、温度検出電圧として出力する。環境の温度は例えば回路装置２０や振動子１０の周囲の環境の温度である。例えば温度センサー５６は、温度依存性を有する回路素子を利用して温度依存電圧を生成し、温度に非依存の電圧を基準として温度依存電圧を出力する。例えば温度センサー５６は、ＰＮ接合の順方向電圧を温度依存電圧として出力する。温度に非依存の電圧は例えばバンドギャップリファレンス電圧などである。
【００２２】
Ａ／Ｄ変換回路５８は、温度センサー５６からの温度検出電圧のＡ／Ｄ変換を行って、デジタルの温度検出データを出力する。Ａ／Ｄ変換回路５８のＡ／Ｄ変換方式としては、例えば逐次比較方式や逐次比較方式に類似する方式などを採用できる。なおＡ／Ｄ変換方式として、デルタシグマ型、フラッシュ型、パイプライン型又は二重積分型等を採用してもよい。
【００２３】
処理回路５０は、Ａ／Ｄ変換回路５８からの温度検出データと、温度補償係数のデータとに基づいて、温度補償処理を行う。例えば処理回路５０は、発振周波数の温度特性を補償する温度補償処理を行い、発振周波数を制御するための周波数制御データを出力する。具体的には処理回路５０は、温度に応じて変化する温度検出データと、近似関数の係数である温度補償係数のデータに基づいて、温度変化による発振周波数の変動をキャンセル又は抑制するための温度補償処理を行う。即ち温度変化があった場合にも発振周波数を一定にするための温度補償処理を行う。
【００２４】
不揮発性メモリー６０は、不揮発性の記憶装置であり、電源が非供給でもデータを保持して記憶できる装置である。不揮発性メモリー６０は、複数のメモリーセル、複数のワード線、複数のビット線、複数のソース線などが配置されるメモリーセルアレイと、ワード線の選択等を行って、ワード線やソース線の駆動を行うドライバー回路と、ビット線に接続され、データの読み出しや書き込みを行うリードライト回路などを含む。不揮発性メモリー６０は、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）やフラッシュメモリーなどである。ＥＥＰＲＯＭは例えばフローティングゲート型のメモリーセルなどにより実現できる。フラッシュメモリーは、例えばＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Silicon）のメモリーセルなどにより実現できる。或いは不揮発性メモリー６０は、ヒューズセルを用いたメモリーであってもよい。このタイプのメモリーでは、メモリーセルであるヒューズセルが、抵抗素子と、抵抗素子に直列接続されるセレクター素子を含む。セレクター素子は例えばＰＮ接合のダイオードである。但しセレクター素子はＭＯＳのトランジスターであってもよい。例えば抵抗素子の一端は、ビット線に接続され、抵抗素子の他端はダイオードのアノードに接続される。ダイオードのカソードはワード線に接続される。ヒューズ素子として機能する抵抗素子は、抵抗値が可変のプログラマブル抵抗である。例えば抵抗素子は、抵抗値が高いポリ抵抗と、ポリ抵抗の上層に形成され、抵抗値が低いシリサイドを有する。そしてシリサイドに大電流を流すことでシリサイドを溶断して、抵抗素子の抵抗値を低い抵抗値から高い抵抗値に変化させることで、メモリーセルであるヒューズセルにデータを記憶させる。
【００２５】
電源回路７０は、電源端子ＴＶＤＤを介して供給される電源電圧ＶＤＤと、グランド端子ＴＧＮＤを介して供給されるグランド電位であるＧＮＤとに基づいて、各種の電源電圧を生成して、回路装置２０の各回路に供給する。例えば電源電圧ＶＤＤを、レギュレーターによりレギュレートすることで生成された電源電圧を各回路に供給する。電源回路７０は、基準電圧を生成する基準電圧生成回路７２を含む。基準電圧生成回路７２は、ＶＤＤが変化しても電圧が一定となる基準電圧を生成する。例えばトランジスターの仕事関数差などを利用して基準電圧を生成する。また基準電圧生成回路７２は、バンドギャップリファレンス回路を用いて基準電圧を生成してもよい。
【００２６】
発振回路８０は、振動子１０を発振させて発振信号ＯＳＣＫを生成する。例えば発振信号生成回路である発振回路８０は、振動子１０を振動させる駆動を行って発振信号ＯＳＣＫを生成する。例えば発振回路８０は、Ｄ／Ａ変換回路とＶＣＯ（電圧制御オシレーター）を有し、Ｄ／Ａ変換回路は、処理回路５０からの周波数制御コードである周波数制御データのＤ／Ａ変換を行って、制御電圧を出力する。ＶＣＯは、制御電圧に応じて容量値が変化するバリキャップ等の可変容量キャパシターを有しており、制御電圧に応じた発振周波数で振動子１０を振動させる。これにより周波数制御データに応じた発振周波数の発振信号ＯＳＣＫが生成されるようになる。なお発振回路８０は、後述の図１０に示すようにフラクショナル−Ｎ型ＰＬＬ回路８４などを用いたデジタル方式の発振回路であってもよい。
【００２７】
出力回路９０は、発振回路８０からの発振信号ＯＳＣＫのバッファリングを行って、発振信号ＯＳＣＫの発振周波数に対応する周波数のクロック信号ＣＬＫを出力する。なお出力回路９０は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）方式のクロック信号ＣＬＫを出力してもよいし、クリップドサイン波のクロック信号ＣＬＫを出力してもよい。また出力回路９０は、ＬＶＤＳ（Low Voltage Differential Signaling）やＰＥＣＬ（Positive ECL）などの差動信号のクロック信号ＣＬＫを出力してもよい。この場合には、差動信号のクロック信号を構成する第１の信号用の出力端子と第２の信号用の出力端子というように、２つの出力端子を設ければよい。
【００２８】
そして本実施形態の回路装置２０は、クロック信号ＣＬＫの信号特性の変更として、クロック信号ＣＬＫのデューティーを変更する。図３はこの場合の回路装置２０の具体的な構成例を示す図である。図３では回路装置２０は、異常検出信号ＤＴ１〜ＤＴｎを出力する異常検出回路３０と、振動子１０を発振させて発振信号ＯＳＣＫを生成する発振回路８０と、発振信号ＯＳＣＫに基づいてクロック信号ＣＬＫを出力する出力回路９０と、基準電圧ＶＲＥＦを生成する基準電圧生成回路７２を含む。出力回路９０は、発振信号ＯＳＣＫの電圧レベルと基準電圧ＶＲＥＦとを比較するコンパレーター９２を有する。そして基準電圧生成回路７２（発振器４）は、異常検出回路３０からの異常検出信号ＤＴ１〜ＤＴｎに基づいて基準電圧ＶＲＥＦの電圧レベルを変更することで、クロック信号ＣＬＫのデューティーを変更する。
【００２９】
例えば図３では異常検出回路３０は第１〜第ｎの異常検出部である異常検出部３２−１〜３２−ｎを有する。異常検出部３２−１〜３２−ｎは第１〜第ｎの異常状態を検出する。ここでｎは２以上の整数である。異常検出部３２−１〜３２−ｎは、回路装置２０の所定の回路領域にまとめて配置されていてもよいし、回路装置２０上に分散配置されていてもよい。異常検出部３２−１〜３２−ｎの各異常検出部は、第１〜第ｎの異常状態の各異常状態を検出するための回路構成を有している。異常検出部３２−１〜３２−ｎは異常検出信号ＤＴ１〜ＤＴｎを出力する。異常検出信号ＤＴ１〜ＤＴｎは第１〜第ｎの異常検出信号である。異常検出信号ＤＴ１〜ＤＴｎの各異常検出信号は、異常検出部３２−１〜３２−ｎの各異常検出部において異常状態が検出された場合にアクティブになる信号である。信号がアクティブになるとは、正論理の場合にはＨレベルになることであり、負論理の場合にはＬレベルになることである。
【００３０】
基準電圧生成回路７２は、異常検出信号ＤＴ１〜ＤＴｎを受け、異常検出信号ＤＴ１〜ＤＴｎに応じた基準電圧ＶＲＥＦを生成して出力する。例えば基準電圧生成回路７２は、異常検出部３２−１により第１の異常状態が検出されて、第１の異常検出信号であるＤＴ１がアクティブになると、基準電圧ＶＲＥＦとして第１の基準電圧であるＶＲＥＦ１を出力する。また基準電圧生成回路７２は、異常検出部３２−２により第２の異常状態が検出されて、第２の異常検出信号であるＤＴ２がアクティブになると、基準電圧ＶＲＥＦとして第２の基準電圧であるＶＲＥＦ２を出力する。同様に基準電圧生成回路７２は、異常検出部３２−３〜３２−ｎにより第３〜第ｎの異常状態が検出されて、第３〜第ｎの異常検出信号であるＤＴ３〜ＤＴｎがアクティブになると、基準電圧ＶＲＥＦとして第３〜第ｎの基準電圧であるＶＲＥＦ３〜ＶＲＥＦｎを出力する。ここで基準電圧ＶＲＥＦ１〜ＶＲＥＦｎは互いに異なる電圧であり、一例としては、ＶＲＥＦ１＜ＶＲＥＦ２＜ＶＲＥＦ３・・・ＶＲＥＦｎ−１＜ＶＲＥＦｎの関係が成り立つ。
【００３１】
出力回路９０はコンパレーター９２とバッファー回路９８を有する。コンパレーター９２には、例えば非反転入力端子である第１の入力端子に、発振回路８０からの発振信号ＯＳＣＫが入力され、反転入力端子である第２の入力端子に、基準電圧生成回路７２からの基準電圧ＶＲＥＦ＝ＶＲＥＦ１〜ＶＲＥＦｎが入力される。ここでの発振信号ＯＳＣＫは、矩形波に整形されていない例えばサイン波の信号である。そしてコンパレーター９２の出力信号がバッファー回路９８によりバッファリングされて、クロック信号ＣＬＫとして出力される。
【００３２】
このようにコンパレーター９２が、発振信号ＯＳＣＫの電圧レベルと、異常状態に応じて電圧が異なる基準電圧ＶＲＥＦ＝ＶＲＥＦ１〜ＶＲＥＦｎとを比較することで、異常状態に応じてデューティーが異なるクロック信号ＣＬＫが出力されるようになる。例えば発振信号がＧＮＤ〜ＶＤＤＡの電圧範囲の信号であるときに、基準電圧生成回路７２が基準電圧としてＶＲＥＦｉ＝ＶＤＤＡ／２を出力した場合には、例えば５０％のデューティーのクロック信号ＣＬＫが出力される。一方、異常状態が検出されて、基準電圧生成回路７２が基準電圧としてＶＲＥＦｉ＋１＞ＶＲＥＦｉ（１≦ｉ＜ｎ）を出力した場合には、クロック信号ＣＬＫのデューティーが５０％から、例えば５０％よりも小さなデューティーに変更される。
【００３３】
このように図３では、異常状態が検出された場合に、クロック信号ＣＬＫの信号特性の変更として、クロック信号ＣＬＫのデューティーが変更される。これにより、外部装置であるホスト装置は、クロック信号ＣＬＫのデューティーをモニターすることで、故障等の異常状態を検出できるようになる。この場合にクロック信号ＣＬＫは、そのデューティーが変更されるだけであるため、ホスト装置は、発振器４から供給されるクロック信号ＣＬＫに基づいて動作することが可能になり、異常状態に応じた適切な処理を実行できるようになる。また図３では、基準電圧生成回路７２が、異常検出信号ＤＴ１〜ＤＴｎに基づいて基準電圧ＶＲＥＦの電圧レベルを変更することで、クロック信号ＣＬＫのデューティーを変更している。このようにすれば、基準電圧生成回路７２が異常検出信号ＤＴ１〜ＤＴｎに応じて異なる電圧レベルの基準電圧ＶＲＥＦを生成するだけで、クロック信号ＣＬＫのデューティーを変更して、異常状態をホスト装置に適切に通知できるようになる。
【００３４】
また図４では、回路装置２０は、クロック信号ＣＬＫの信号特性の変更として、クロック信号ＣＬＫの振幅を変更している。具体的には図４では、回路装置２０は、図３と同様に異常検出回路３０、発振回路８０及び出力回路９０を有する。更に回路装置２０は、出力回路９０に電源電圧ＶＲＥＧを供給する電源回路７０を有する。そして電源回路７０（発振器４）は、異常検出信号ＤＴ１〜ＤＴｎに基づいて電源電圧ＶＲＥＧの電圧レベルを変更することで、クロック信号ＣＬＫの振幅を変更している。図４では振幅をＡＭＰとして示している。
【００３５】
例えば図４では電源回路７０は、演算増幅器７４と、抵抗ＲＢ１、ＲＢ２と、選択回路７６を有する。演算増幅器７４及び抵抗ＲＢ１、ＲＢ２によりレギュレーターが構成される。演算増幅器７４は、第１の入力端子である非反転入力端子に基準電圧ＶＲＥＦが入力され、第２の入力端子である反転入力端子にフィードバック電圧ＶＦＤが入力される。抵抗ＲＢ１、ＲＢ２は、演算増幅器７４の出力端子とＧＮＤノードとの間に設けられる。そして、演算増幅器７４の出力電圧である電源電圧ＶＲＥＧを抵抗ＲＢ１、ＲＢ２で電圧分割した電圧が、フィードバック電圧ＶＦＤとして演算増幅器７４の反転入力端子に入力される。このような構成とすることで、外部電源電圧であるＶＤＤをレギュレートした電源電圧ＶＲＥＧが、出力回路９０に供給されるようになる。
【００３６】
出力回路９０は、レベルシフター９４とバッファー回路９８を有する。レベルシフター９４は、発振回路８０からの発振信号ＯＳＣＫの振幅を、電源電圧ＶＲＥＧに対応する振幅に変更する。例えば発振信号ＯＳＣＫが、ＧＮＤ〜ＶＤＤの電圧範囲となる振幅の信号である場合に、レベルシフター９４は、当該発振信号ＯＳＣＫを、ＧＮＤ〜ＶＲＥＧの電圧範囲となる信号にレベルシフトする。ここでＶＤＤ＞ＶＲＥＧである。そしてレベルシフター９４によるレベルシフト後の信号が、バッファー回路９８によりバッファリングされて、クロック信号ＣＬＫとして出力される。これにより、電源電圧ＶＲＥＧに応じた振幅のクロック信号ＣＬＫが回路装置２０から出力されるようになる。
【００３７】
電源回路７０の選択回路７６は、異常検出回路３０からの異常検出信号ＤＴ１〜ＤＴｎを受け、選択信号ＳＬＲを出力する。抵抗ＲＢ２は可変抵抗回路となっており、選択信号ＳＬＲに応じて抵抗ＲＢ２の抵抗値が変化する。例えば抵抗ＲＢ２である可変抵抗回路は、複数の抵抗素子と、複数の抵抗素子に対応して設けられた複数のスイッチ素子とを有している。そして選択信号ＳＬＲに基づいてスイッチ素子がオン又はオフになることで、抵抗ＲＢ２の抵抗値が変化する。そして抵抗ＲＢ２の抵抗値が変化することで、電源電圧ＶＲＥＧの電圧レベルが変化し、これによりクロック信号ＣＬＫの振幅が変化するようになる。この場合に選択回路７６は、抵抗ＲＢ２の抵抗値を、異常検出回路３０で検出された第１〜第ｎの異常状態に応じた第１〜第ｎの抵抗値に設定する選択信号ＳＬＲを出力する。これにより、第１〜第ｎの異常状態が検出されると、抵抗ＲＢ２が、第１〜第ｎの異常状態に応じた第１〜第ｎの抵抗値に設定され、電源電圧ＶＲＥＧの電圧レベルも、第１〜第ｎの異常状態に応じた第１〜第ｎの電圧レベルに設定されるようになる。この結果、クロック信号ＣＬＫの振幅も、第１〜第ｎの異常状態に応じた第１〜第ｎの振幅に設定されるようになる。
【００３８】
このように図４では、異常状態が検出された場合に、クロック信号ＣＬＫの信号特性の変更として、クロック信号ＣＬＫの振幅が変更される。これにより、外部装置であるホスト装置は、クロック信号ＣＬＫの振幅をモニターすることで、故障等の異常状態を検出できるようになる。この場合にクロック信号ＣＬＫは、その振幅が変更されるだけであるため、ホスト装置は、発振器４から供給されるクロック信号ＣＬＫに基づいて動作することが可能になり、異常状態に応じた適切な処理を実行できるようになる。また図４では、電源回路７０が、異常検出信号に基づいて電源電圧ＶＲＥＧの電圧レベルを変更することで、クロック信号ＣＬＫの振幅を変更している。このようにすれば、電源回路７０が異常検出信号ＤＴ１〜ＤＴｎに応じて異なる電圧レベルの電源電圧ＶＲＥＧを生成するだけで、クロック信号ＣＬＫの振幅を変更して、異常状態をホスト装置に適切に通知できるようになる。
【００３９】
また図５では、回路装置２０は、クロック信号ＣＬＫの信号特性の変更として、クロック信号ＣＬＫの周波数を変更している。具体的には図５では、回路装置２０は、図３と同様に異常検出回路３０、発振回路８０及び出力回路９０を有する。また出力回路９０は、発振信号ＯＳＣＫを分周する分周回路９５と、分周回路９５の出力信号をバッファリングするバッファー回路９８を含む。そして分周回路９５（発振器４）は、異常検出信号ＤＴ１〜ＤＴｎに基づいて、分周回路９５の分周比（発振信号ＯＳＣＫの分周における分周比）を変更することで、クロック信号ＣＬＫの周波数を変更する。
【００４０】
例えば図５では出力回路９０は、分周回路９５と、分周比選択回路９６と、バッファー回路９８を有する。分周比選択回路９６は、異常検出回路３０からの異常検出信号ＤＴ１〜ＤＴｎを受け、分周比選択信号ＳＬＤを出力する。分周回路９５は、分周比選択信号ＳＬＤにより選択された分周比で、発振信号ＯＳＣＫを分周する。これによりクロック信号ＣＬＫの周波数を、当該分周比に対応する周波数に設定できるようになる。この場合に分周比選択回路９６は、異常検出回路３０で検出された第１〜第ｎの異常状態に応じた分周比を選択する分周比選択信号ＳＬＤを出力する。これにより、第１〜第ｎの異常状態が検出されると、分周回路９５での分周比が、第１〜第ｎの異常状態に応じた第１〜第ｎの分周比に設定され、クロック信号ＣＬＫの周波数が、第１〜第ｎの異常状態に応じた第１〜第ｎの周波数に設定されるようになる。
【００４１】
このように図５では、異常状態が検出された場合に、クロック信号ＣＬＫの信号特性の変更として、クロック信号ＣＬＫの周波数が変更される。これにより、外部装置であるホスト装置は、クロック信号ＣＬＫの周波数を測定することで、故障等の異常状態を検出できるようになる。この場合にクロック信号ＣＬＫは、その周波数が変更されるだけであるため、ホスト装置は、発振器４から供給されるクロック信号ＣＬＫに基づいて動作することが可能になり、異常状態に応じた適切な処理を実行できるようになる。また図５では、分周回路９５が、異常検出信号ＤＴ１〜ＤＴｎに基づいて発振信号ＯＳＣＫの分周における分周比を変更することで、クロック信号ＣＬＫの周波数を変更している。このようにすれば、分周比選択回路９６が、異常検出信号ＤＴ１〜ＤＴｎに応じて分周比を選択するだけで、クロック信号ＣＬＫの周波数を変更して、異常状態をホスト装置に適切に通知できるようになる。
【００４２】
また本実施形態では異常検出回路３０は、第１の異常状態と、第１の異常状態とは異なる第２の異常状態とを検出する。そして回路装置２０は、異常検出回路３０により第１の異常状態が検出されたときに、クロック信号ＣＬＫの信号特性の値を、第１の異常状態に対応する第１の値に設定する。一方、異常検出回路３０により第２の異常状態が検出されたとき、クロック信号ＣＬＫの信号特性の値を、第２の異常状態に対応する第２の値に設定する。
【００４３】
例えば図６では第１の異常状態は、不揮発性メモリー６０の異常であり、第１の異常状態が検出されたときには、クロック信号ＣＬＫの信号特性の値が第１の値に設定される。信号特性がデューティー、振幅又は周波数である場合には、クロック信号ＣＬＫのデューティー、振幅又は周波数が、第１のデューティー値、第１の振幅値又は第１の周波数値に設定される。また第２の異常状態は、例えば外部電源電圧であるＶＤＤの異常であり、第２の異常状態が検出されたときには、クロック信号ＣＬＫのデューティー、振幅又は周波数が、第２のデューティー値、第２の振幅値又は第２の周波数値に設定される。また第３の異常状態は、例えばレギュレート電源電圧の異常であり、第４の異常状態は、例えば処理回路５０の異常である。従って、第３、第４の異常状態が検出されたときには、クロック信号ＣＬＫのデューティー、振幅又は周波数が、第３、第４のデューティー値、第３、第４の振幅値又は第３、第４の周波数値に設定される。このようにすれば、外部装置であるホスト装置は、クロック信号ＣＬＫの信号特性の値を判断することで、発振器４が複数の異常状態のうちのいずれの異常状態なのかを判断できるようになり、それぞれの異常状態に応じた適切な処理を実行できるようになる。
【００４４】
ここで不揮発性メモリー６０の異常は、例えば不揮発性メモリー６０が記憶するデータの異常や不揮発性メモリー６０の動作の異常などである。具体的には異常検出回路３０は、不揮発性メモリー６０が記憶する温度補償係数等のデータに誤りがあった場合や、不揮発性メモリー６０のメモリーセルやドライバー回路やリードライト回路などの動作に異常があった場合に、不揮発性メモリー６０が異常状態であると判断する。例えば不揮発性メモリー６０のメモリーセルに対して、温度補償係数等のデータと共に、パリティーなどの誤り検出符号や、ハミング符号やＣＲＣ（Cyclic Redundancy Check）などの誤り訂正符号を記憶しておく。そして異常検出回路３０は、誤り検出符号や誤り訂正符号に基づいて、メモリーセルに記憶されるデータの誤りを検出したり、或いは誤りを訂正する。或いは、異常検出回路３０として、メモリーセルやドライバー回路やリード回路などの回路の故障検出回路を設けて、これらの回路の動作異常による故障を検出する。
【００４５】
外部電源電圧の異常は、図１の電源端子ＴＶＤＤを介して入力される外部電源電圧であるＶＤＤの異常である。例えば異常検出回路３０は、ＶＤＤの電圧レベルをモニターし、例えばＶＤＤの電圧レベルが所定の電圧レベル以下になった場合に、外部電源電圧が異常状態であると判断する。レギュレート電源電圧の異常は、電源回路７０が、外部電源電圧であるＶＤＤをレギュレートすることで電源電圧を生成する場合に、生成された電源電圧であるＶＲＥＧについての異常である。例えば異常検出回路３０は、ＶＲＥＧの電圧レベルをモニターし、例えばＶＲＥＧの電圧レベルが所定の電圧レベル以下になった場合に、レギュレート電源電圧が異常状態であると判断する。処理回路５０の異常は、処理回路５０のレジスター部５２のレジスター値の異常や、処理回路５０の動作状態の異常である。例えば処理回路５０は、周波数制御データを生成することなどにより、発振回路８０での振動子１０の発振を制御するが、異常検出回路３０は、この発振制御を行う処理回路５０の異常を検出する。例えば異常検出回路３０は、レジスター部５２のレジスター値をモニターし、レジスター値に誤りがあるか否かを検出することで、レジスター値の異常を検出する。例えばレジスター値と共に誤り検出符号や誤り訂正符号をレジスター部５２に記憶しておく。そして異常検出回路３０は、誤り検出符号や誤り訂正符号に基づいて、レジスター部５２に記憶されるレジスター値の誤りを検出したり、或いは誤りを訂正する。また本実施形態では不揮発性メモリー６０に記憶されるレジスター値のデータがレジスター部５２にロードされ、レジスター部５２に保持される。そして不揮発性メモリー６０からレジスター部５２に対してレジスター値のデータをリロードするリフレッシュ動作を行うようにする。この場合に異常検出回路３０は、このリフレッシュ動作の際に、不揮発性メモリー６０から読み出したレジスター値のデータと、レジスター部５２に記憶されているレジスター値のデータの一致判定を行い、一致しなかった場合にレジスター値が異常であると判断してもよい。
【００４６】
図７は、ＶＲＥＧの異常を検出する場合の異常検出回路３０の構成例の説明図である。図７では演算増幅器７８、抵抗ＲＣ１、ＲＣ２、ＲＣ３によりレギュレーター７７が構成されている。演算増幅器７８は、ＶＤＤが電源電圧として供給されて動作し、非反転入力端子に基準電圧ＶＲＥＦが入力される。演算増幅器７８の反転入力端子には、抵抗ＲＣ１と抵抗ＲＣ２、ＲＣ３とによりＶＲＥＧを電圧分割した電圧が入力される。このような構成のレギュレーター７７を用いることで、外部電源電圧であるＶＤＤをレギュレートした電源電圧であるＶＲＥＧを生成できるようになる。
【００４７】
そして異常検出回路３０は、演算増幅器により実現されるコンパレーター３４を含む。コンパレーター３４の反転入力端子には、基準電圧ＶＲＥＦ２が入力される。ＶＲＥＦ２は、ＶＲＥＦ１とは異なる電圧レベルの基準電圧である。またコンパレーター３４の非反転入力端子には、抵抗ＲＣ１、ＲＣ２と抵抗ＲＣ３とによりＶＲＥＧを電圧分割した電圧ＶＤＴが入力される。そしてＶＲＥＧの電圧レベルが低下して、ＶＤＴ＜ＶＲＥＦ２になると、コンパレーター３４の出力信号ＤＴがアクティブになって、レギュレート電源電圧であるＶＲＥＧの異常が検出される。
【００４８】
そして図７では抵抗ＲＣ３は可変抵抗になっており、選択信号ＳＥＬに基づいて、その抵抗値が変化する。従って、選択信号ＳＥＬにより抵抗ＲＣ３の抵抗値を変化させることで、ＶＲＥＧの異常を検出する電圧レベルを可変に変化させることが可能になる。
【００４９】
以上のように本実施形態では、異常検出回路３０は、電源端子ＴＶＤＤを介して入力される外部電源電圧であるＶＤＤの異常、外部電源電圧をレギュレートすることで生成された電源電圧であるＶＲＥＧの異常、及び発振制御の処理を行う処理回路５０の異常の少なくとも１つを検出する。例えば異常検出回路３０が、ＶＤＤやＶＲＥＧの電圧レベルの異常を検出することで、ＶＤＤやＶＲＥＧの電圧レベルが低下して発振器４が正常に動作しなくなるのを、外部装置であるホスト装置が検出できるようになる。また異常検出回路３０が処理回路５０の異常を検出することで、処理回路５０が正常に動作しないことで、振動子１０の発振制御が異常になってしまうのを、ホスト装置が検出できるようになる。これにより、発振器４の異常状態を検出して、異常状態に対応するための適切な処理をホスト装置が実行できるようになる。
【００５０】
図８は本実施形態の発振器４の第２の構成例である。発振器４は、振動子１０と、振動子１０を用いてクロック信号ＣＬＫを生成する回路装置２０と、電源端子ＴＶＤＤと、グランド端子ＴＧＮＤと、クロック信号ＣＬＫを出力する出力端子ＴＯＵＴを含む。そして回路装置２０は、クロック信号ＣＬＫの周波数の温度補償係数のデータを記憶する不揮発性メモリー６０と、不揮発性メモリー６０の温度補償係数の異常を検出する異常検出回路３０を含む。例えば前述したように不揮発性メモリー６０の各メモリーセルは、温度補償係数のデータと、当該データに基づき生成された誤り検出符号又は誤り訂正符号を記憶する。そして異常検出回路３０は、不揮発性メモリー６０から読み出された温度補償係数のデータの誤りを、当該データと共に読み出された誤り検出符号又は誤り訂正符号に基づいて検出する。そして誤りが検出された場合に、不揮発性メモリー６０の温度補償係数が異常であると判断して、ホスト装置等の外部装置に通知する。通知の手法としては、前述したようにクロック信号ＣＬＫの信号特性を変更する手法が考えられるが、これに限定されるものではない。例えば回路装置２０が制御端子ＴＣＮに対して異常検出電圧を出力することで、温度補償係数が異常であることを外部装置に通知してもよい。或いは、通知用に設定された他の端子を用いて、温度補償係数が異常であることを外部装置に通知してもよい。
【００５１】
例えば温度補償係数に異常があった場合には、適正な温度補償処理は行われないものの、クロック信号ＣＬＫについては出力端子ＴＯＵＴを介して外部装置に対して、通常通りに出力される。例えば温度補償処理が適正に行われなかった場合に、温度変動がなく２５度などのティピカルの温度においては、クロック信号ＣＬＫの周波数は公称周波数の範囲内に入るため、クロック信号ＣＬＫの異常状態を適切に検出できないという問題がある。例えば本実施形態の比較例の手法として、システムに２つの第１、第２の発振器を設けて、第１の発振器から出力される第１のクロック信号の周波数と、第２の発振器から出力される第２のクロック信号の周波数を比較することで、故障を検出する手法が考えられる。この場合に、例えば第１の発振器の温度補償係数に異常があったとしても、第１、第２のクロック信号の周波数の比較だけでは、温度補償係数の異常を検出することは難しい。
【００５２】
この点、本実施形態では、不揮発性メモリー６０の温度補償係数に異常があった場合に、異常検出回路３０がこの異常を検出する。そして発振器４が、例えば所定の通知手法により温度補償係数の異常を外部装置に通知する。このようにすれば、通常では判別が困難な温度補償係数の異常を、外部装置に通知できるようになる。例えば上述のように第１、第２の発振器を搭載して、発振器の異常に対処するシステムにおいて、例えば第１の発振器の温度補償係数の異常が検出されたとする。この場合には、第１の発振器を使用不可にして、第２の発振器からの第２のクロック信号に基づいて、システムを動作させる対処が可能になる。これによりシステムの信頼性の更なる向上を図れるようになる。
【００５３】
２．発振回路、発振器
次に発振回路８０の構成の具体例や発振器４の構造の具体例について説明する。図９に発振回路８０の第１の構成例を示す。図９はコルピッツ型の発振回路８０の例である。可変容量キャパシター８１は、振動子１０の一端のノードＮＡ１とＧＮＤノードとの間に設けられる。振動子１０の他端のノードＮＡ２はバイポーラートランジスターＢＴＲのベースに接続される。ＶＤＤノードとバイポーラートランジスターＢＴＲのコレクターとの間には抵抗ＲＡ１が設けられ、バイポーラートランジスターＢＴＲのエミッターとＧＮＤノードとの間には抵抗ＲＡ２が設けられる。ＶＤＤノードとノードＮＡ２と間には抵抗ＲＡ３が設けられ、ノードＮＡ２とＧＮＤノードとの間には抵抗ＲＡ４が設けられる。またノードＮＡ２とＧＮＤノードの間にはキャパシターＣＡ１、ＣＡ２が直列に設けられ、キャパシターＣＡ１、ＣＡ２の接続ノードＮＡ３とバイポーラートランジスターＢＴＲのエミッターのノードＮＡ４との間にはフィルターＦＬＴが設けられる。なお発振回路８０は、図９の構成には限定されず、その接続構成を異ならせるなどの種々の変形実施が可能である。また発振回路８０としてピアーツ型などの発振回路を用いてもよい。
【００５４】
図１０に発振回路８０の第２の構成例を示す。図１０では発振回路８０は、振動子１０の発振駆動を行う駆動回路８２と、フラクショナル−Ｎ型ＰＬＬ回路８４を含み、フラクショナル−Ｎ型ＰＬＬ回路８４は分周回路８５を有する。図２の処理回路５０からの周波数制御データＤＦＣがフラクショナル−Ｎ型ＰＬＬ回路８４に入力される。この周波数制御データＤＦＣに基づく分周比データが、フラクショナル−Ｎ型ＰＬＬ回路８４の分周回路８５に設定される。例えば周波数制御データＤＦＣに対して変換処理を行うことで求められた分周比データが、分周回路８５に設定される。そしてフラクショナル−Ｎ型ＰＬＬ回路８４は、分周回路８５が出力する分周クロック信号と、駆動回路８２による振動子１０の発振動作により生成された振動子１０の発振信号ＣＫとの位相比較を行って、発振クロック信号である発振信号ＯＳＣＫを生成し、出力回路９０に出力する。ここで、フラクショナル−Ｎ型ＰＬＬ回路８４は、分周回路８５と、不図示の位相比較器、チャージポンプ回路、ローパスフィルター、電圧制御発振回路、デルタシグマ変調回路、加減算回路などを含む。位相比較器は、駆動回路８２からの発振信号ＣＫと、分周回路８５からの分周クロック信号の位相比較を行う。チャージポンプ回路は、位相比較器が出力するパルス電圧を電流に変換する。ローパスフィルターは、チャージポンプ回路が出力する電流を平滑化して電圧に変換する。電圧制御発振回路は、ローパスフィルターの出力電圧を制御電圧として、制御電圧により発振周波数が設定される発振信号ＯＳＣＫを出力する。分周回路８５は、加減算回路の出力信号を整数分周比Ｎとして、電圧制御発振回路が出力する発振信号ＯＳＣＫを整数分周して、分周クロック信号を出力する。デルタシグマ変調回路は、分周クロック信号に同期して、分数分周比Ｌ／Ｍを積分して量子化するデルタシグマ変調を行う。加減算回路は、デルタシグマ変調回路が出力するデルタシグマ変調信号と、整数分周比Ｎとを加減算する。このような構成のフラクショナル−Ｎ型ＰＬＬ回路８４を用いることで、Ｎ＋Ｌ／Ｍで表される分周比で、振動子１０の発振信号ＣＫを逓倍した発振信号ＯＳＣＫを生成できるようになる。
【００５５】
図１１に、本実施形態の回路装置２０を含む発振器４の詳細な構造例を示す。図１１に示すように発振器４は、振動子１０と回路装置２０を含む。振動子１０と回路装置２０は、発振器４のパッケージ５内に実装される。そして振動子１０の端子と、回路装置２０の端子であるＩＣのパッドは、パッケージ５の内部配線又は金属バンプなどにより接続される。例えば振動子１０は下部電極１１と上部電極１２を有しており、これらの下部電極１１と上部電極１２と、図２の回路装置２０のパッドである端子Ｐ１、Ｐ２とが、パッケージ５の内部配線等により接続される。またパッケージ５の底面には、発振器４の外部接続端子である端子６が設けられている。図１の構成を例にとれば、発振器４の底面には、４つの端子６が設けられている。具体的には、電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、出力端子ＴＯＵＴ、制御端子ＴＣＮが、底面の端子６として設けられている。これらの電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、出力端子ＴＯＵＴ、制御端子ＴＣＮは、パッケージ５の内部配線等により回路装置２０のＩＣのパッドに接続される。具体的には図２の回路装置２０のパッドである端子ＰＶＤＤ、ＰＧＮＤ、ＰＯＵＴ、ＰＣＮに接続される。なお発振器４は、例えばダブルオーブン構造などのオーブン構造の発振器であってもよい。この場合には、恒温槽となる容器やヒーターなどがパッケージ５内に設けられることになる。
【００５６】
３．電子機器、移動体
図１２に、本実施形態の発振器４を含む電子機器５００の構成例を示す。電子機器５００は、振動子１０及び回路装置２０を有する本実施形態の発振器４と、処理装置５２０を含む。また電子機器５００は、アンテナＡＮＴ、通信インターフェース５１０、操作インターフェース５３０、表示部５４０、メモリー５５０を含むことができる。振動子１０と回路装置２０により発振器４が構成される。なお電子機器５００は図１２の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００５７】
電子機器５００は、例えば基地局又はルーター等のネットワーク関連機器、距離、時間、流速又は流量等の物理量を計測する高精度の計測機器、生体情報を測定する生体情報測定機器、或いは車載機器などである。生体情報測定機器は例えば超音波測定装置、脈波計又は血圧測定装置等である。車載機器は自動運転用の機器等である。また電子機器５００は、頭部装着型表示装置や時計関連機器などのウェアラブル機器、ロボット、印刷装置、投影装置、スマートフォン等の携帯情報端末、コンテンツを配信するコンテンツ提供機器、或いはデジタルカメラ又はビデオカメラ等の映像機器などであってもよい。
【００５８】
通信インターフェース５１０は、アンテナＡＮＴを介して外部からデータを受信したり、外部にデータを送信する処理を行う。プロセッサーである処理装置５２０は、電子機器５００の制御処理や、通信インターフェース５１０を介して送受信されるデータの種々のデジタル処理などを行う。処理装置５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作インターフェース５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイなどにより実現できる。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。メモリー５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーにより実現できる。
【００５９】
図１３に、本実施形態の発振器４を含む移動体の例を示す。本実施形態の発振器４は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図１３は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、振動子１０及び回路装置２０を有する本実施形態の発振器４が組み込まれる。制御装置２０８は、発振器４により生成されたクロック信号により動作する。制御装置２０８は、例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御する。例えば制御装置２０８により、自動車２０６の自動運転を実現してもよい。なお本実施形態の発振器４が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６等の移動体に設けられるメーターパネル機器やナビゲーション機器などの種々の車載機器に組み込むことが可能である。
【００６０】
以上に説明したように本実施形態の発振器は、振動子と、振動子に電気的に接続され、クロック信号を生成する回路装置と、回路装置に電気的に接続され、クロック信号を出力する出力端子を含む。そして回路装置は異常検出回路を有し、異常検出回路により異常状態が検出されたとき、クロック信号の信号特性を変更する。
【００６１】
本実施形態によれば、発振器には、振動子と、クロック信号を生成する回路装置と、クロック信号の出力端子が設けられる。そして、回路装置は異常検出回路を有しており、異常検出回路により異常状態が検出されると、出力端子から出力されるクロック信号の信号特性が変更される。このようにすれば、外部装置は、出力端子から出力されるクロック信号の信号特性をモニターすることで、発振器の異常状態を検出できるようになる。これにより、異常状態の検出用の新たな端子を発振器に設けなくても、異常状態を検出することが可能になり、限られた端子数の発振器での適切な異常状態の検出が可能になる。
【００６２】
また本実施形態では、回路装置は、異常状態が変更されたとき、クロック信号のデューティーを変更してもよい。
【００６３】
このようにすれば、外部装置は、クロック信号のデューティーをモニターすることで、発振器の異常状態を検出できるようになる。またクロック信号は、そのデューティーが変更されるだけであるため、外部装置は、発振器から供給されるクロック信号に基づいて動作することが可能になる。
【００６４】
また本実施形態では、回路装置は、振動子を発振させて発振信号を生成する発振回路と、発振信号に基づいてクロック信号を出力する出力回路と、基準電圧を生成する基準電圧生成回路を含んでもよい。そして出力回路は、発振信号の電圧レベルと基準電圧とを比較するコンパレーターを有し、異常検出回路からの異常検出信号に基づいて基準電圧の電圧レベルを変更することで、クロック信号のデューティーを変更してもよい。
【００６５】
このようにすれば、基準電圧生成回路が異常検出信号に応じた電圧レベルの基準電圧を生成するだけで、クロック信号のデューティーを変更して、異常状態を外部装置に適切に通知できるようになる。
【００６６】
また本実施形態では、回路装置は、異常状態が検出されたとき、クロック信号の振幅を変更してもよい。
【００６７】
このようにすれば、外部装置は、クロック信号の振幅をモニターすることで、発振器の異常状態を検出できるようになる。またクロック信号は、その振幅が変更されるだけであるため、外部装置は、発振器から供給されるクロック信号に基づいて動作することが可能になる。
【００６８】
また本実施形態では、回路装置は、振動子を発振させて発振信号を生成する発振回路と、発振信号に基づいてクロック信号を出力する出力回路と、出力回路に電源電圧を供給する電源回路を含んでもよい。そして異常検出回路からの異常検出信号に基づいて電源電圧の電圧レベルを変更することで、クロック信号の振幅を変更してもよい。
【００６９】
このようにすれば、電源回路が異常検出信号に応じた電圧レベルの電源電圧を生成するだけで、クロック信号の振幅を変更して、異常状態を外部装置に適切に通知できるようになる。
【００７０】
また本実施形態では、回路装置は、異常状態が検出されたとき、クロック信号の周波数を変更してもよい。
【００７１】
このようにすれば、外部装置は、クロック信号の周波数をモニターすることで、発振器の異常状態を検出できるようになる。またクロック信号は、その周波数が変更されるだけであるため、外部装置は、発振器から供給されるクロック信号に基づいて動作することが可能になる。
【００７２】
また本実施形態では、回路装置は、振動子を発振させて発振信号を生成する発振回路と、発振信号に基づいてクロック信号を出力する出力回路を含んでもよい。そして出力回路は、発振信号を分周する分周回路と、分周回路の出力信号をバッファリングするバッファー回路と、を含み、異常検出回路からの異常検出信号に基づいて、分周回路の分周比を変更することで、クロック信号の周波数を変更してもよい。
【００７３】
このようにすれば、異常検出信号に応じた分周比に設定された分周回路が、発振信号の分周を行うだけで、クロック信号の周波数を変更して、異常状態を外部装置に適切に通知できるようになる。
【００７４】
また本実施形態では、異常検出回路は、第１の異常状態と、第１の異常状態とは異なる第２の異常状態とを検出してもよい。そして回路装置は、異常検出回路により第１の異常状態が検出されたとき、クロック信号の信号特性の値を、第１の異常状態に対応する第１の値に設定し、異常検出回路により第２の異常状態が検出されたとき、クロック信号の信号特性の値を、第２の異常状態に対応する第２の値に設定してもよい。
【００７５】
このようにすれば、外部装置は、クロック信号の信号特性の値を判断することで、発振器が第１、第２の異常状態などの複数の異常状態のうちのいずれの異常状態なのかを判断できるようになり、それぞれの異常状態に応じた適切な処理を実行できるようになる。
【００７６】
また本実施形態では、異常検出回路は、電源端子を介して入力される外部電源電圧の異常、外部電源電圧をレギュレートすることで生成された電源電圧の異常、及び発振制御の処理を行う処理回路の異常の少なくとも１つを検出してもよい。
【００７７】
このようにすれば、外部電源電圧、電源電圧又は処理回路の異常状態を、異常検出回路により検出することが可能になり、外部装置は、これらの異常状態に対応した適切な処理を実行できるようになる。
【００７８】
また本実施形態では、クロック信号の周波数の温度補償係数のデータを記憶する不揮発性メモリーを含み、異常検出回路は、不揮発性メモリーの温度補償係数の異常を検出してもよい。
【００７９】
このようにすれば、通常では判別が困難な温度補償係数の異常を、外部装置に通知できるようになる。
【００８０】
また本実施形態の発振器は、振動子と、振動子に電気的に接続され、クロック信号を生成する回路装置と、回路装置に電気的に接続され、クロック信号を出力する出力端子を含む。そして回路装置は、クロック信号の周波数の温度補償係数のデータを記憶する不揮発性メモリーと、不揮発性メモリーの温度補償係数の異常を検出する異常検出回路を含む。
【００８１】
本実施形態によれば、発振器には、振動子と、振動子に電気的に接続され、クロック信号を生成する回路装置と、クロック信号の出力端子が設けられる。そして回路装置には、クロック信号の周波数の温度補償係数のデータを記憶する不揮発性メモリーと、温度補償係数の異常を検出する異常検出回路が設けられる。このようにすれば、通常では判別が困難な温度補償係数の異常を、回路装置に設けられた異常検出回路を用いて適切に検出することが可能になる。
【００８２】
また本実施形態は、上記に記載の発振器を含む電子機器に関係する。また本実施形態は、上記に記載の発振器を含む移動体に関係する。
【００８３】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また発振器、電子機器、移動体の構成・動作や、発振器の端子構成や、回路装置の構成や、異常検出手法も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００８４】
ＴＶＤＤ…電源端子、ＴＧＮＤ…グランド端子、ＴＣＮ…制御端子、
ＯＵＴ…出力端子、ＰＶＤＤ、ＰＧＮＤ、ＰＣＮ、ＰＯＵＴ、Ｐ１、Ｐ２…端子、
ＣＬＫ…クロック信号、ＯＳＣＫ…発振信号、ＤＴ１〜ＤＴｎ…異常検出信号、
４…発振器、５…パッケージ、６…端子、１０…振動子、１１…下部電極、
１２…上部電極、２０…回路装置、３０…異常検出回路、
３２−１〜３２−ｎ…異常検出部、５０…処理回路、５２…レジスター部、
５６…温度センサー部、５８…Ａ／Ｄ変換回路、６０…不揮発性メモリー、
７０…電源回路、７２…基準電圧生成回路、７４…演算増幅器、７６…選択回路、
７７…レギュレーター、７８…演算増幅器、８０…発振回路、
８１…可変容量キャパシター、８２…駆動回路、８４…フラクショナル−Ｎ型ＰＬＬ回路、
８５…分周回路、９０…出力回路、９２…コンパレーター、９４…レベルシフター、
９５…分周回路、９６…分周比選択回路、９８…バッファー回路、
２０６…自動車、２０７…車体、２０８…制御装置、２０９…車輪、
５００…電子機器、５１０…通信インターフェース、５２０…処理装置、
５３０…操作インターフェース、５４０…表示部、５５０…メモリー
【図１】
2020010208.tif 000003
【図２】
2020010208.tif 000004
【図３】
2020010208.tif 000005
【図４】
2020010208.tif 000006
【図５】
2020010208.tif 000007
【図６】
2020010208.tif 000008
【図７】
2020010208.tif 000009
【図８】
2020010208.tif 000010
【図９】
2020010208.tif 000011
【図１０】
2020010208.tif 000012
【図１１】
2020010208.tif 000013
【図１２】
2020010208.tif 000014
【図１３】
2020010208.tif 000015