(57)【要約】【課題】振動発電素子の出力を有効利用可能な発電装置を提供する。【解決手段】ダイオード整流回路１２０は、振動発電素子１１０の出力電圧ＶＥＨを整流する。ＣＭＯＳ（ComplementaryMetalOxideSemiconductor）整流昇圧回路１３０は、振動発電素子１１０の出力電圧ＶＥＨを整流・昇圧する。【選択図】図３
2020010541.tif 000002
【特許請求の範囲】
【請求項１】
振動発電素子と、
前記振動発電素子の出力電圧を整流するダイオード整流回路と、
前記振動発電素子の出力電圧を整流・昇圧するＣＭＯＳ（Complementary Metal Oxide Semiconductor）整流昇圧回路と、
を備えることを特徴とする振動発電装置。
【請求項２】
前記ＣＭＯＳ整流昇圧回路は、ディクソン型チャージポンプ回路を含むことを特徴とする請求項１に記載の振動発電装置。
【請求項３】
前記振動発電素子の出力と接地の間に設けられる抵抗をさらに備えることを特徴とする請求項１または２に記載の振動発電装置。
【請求項４】
前記ダイオード整流回路の出力と、前記ＣＭＯＳ整流昇圧回路の出力は、異なる負荷に接続されることを特徴とする請求項１から３のいずれかに記載の振動発電装置。
【請求項５】
前記ダイオード整流回路の出力と前記ＣＭＯＳ整流昇圧回路の出力は、共通の負荷に接続されることを特徴とする請求項１から３のいずれかに記載の振動発電装置。
【請求項６】
前記振動発電素子は、エレクトレット発電素子を含むことを特徴とする請求項１から５のいずれかに記載の振動発電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、振動発電装置に関する。
【背景技術】
【０００２】
光、熱、振動などの再生可能エネルギー（環境エネルギーともいう）を有効活用するために、環境発電素子（エネルギーハーベスト素子とも称される）の開発が進められている。
【０００３】
環境発電素子のひとつとして、環境振動により発電する振動発電装置がある。図１は、従来のエレクトレット発電素子を備える発電システムのブロック図である。エレクトレット発電素子１０は、エレクトレット電極１２と、対向する金属電極１４のペアで構成される。エレクトレット電極１２は、強い誘電性を有する絶縁体に電界を印加し、その結果生ずる恒久的あるいは半恒久的な電気分極により帯電が保たれる物質である。エレクトレット電極１２と金属電極１４は相対的に変位可能である。図１では、エレクトレット電極１２が固定電極、金属電極１４が可動電極であり、金属電極１４にはバネ１６が取り付けられ、図中、矢印の方向に振動可能となっている。
【０００４】
エレクトレット電極１２と金属電極１４が正対していると、静電誘導により金属電極１４にエレクトレット電極１２と同量の逆極性の誘導電荷が蓄えられる。振動によって、エレクトレット電極１２と金属電極１４のオーバーラップ面積が変化すると、それに応じた電気信号を外部に取り出すことができる。
【０００５】
ダイオード整流回路２０は、エレクトレット発電素子１０から出力される交流電圧ＶＥＨを整流、平滑化し、負荷３０に供給する。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】D. Yamane et. al., "Design of sub-1g microelectromechanical systems accelerometers"、Applied Physics Letters 104, 074102 (2014)
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者らは従来の発電システムについて検討した結果、以下の課題を認識するに至った。図２は、図１の発電システムの動作波形図である。上段は、エレクトレット発電素子１０の出力電圧ＶＥＨの振幅波形を示し、下段は、ダイオード整流回路２０の有効動作期間、すなわち直流電力を取り出すことができる期間をハイレベルに、無効動作期間をローレベルに対応付けて示したものである。
【０００８】
ダイオード整流回路２０は、その入力電圧ＶＥＨ、すなわちエレクトレット発電素子１０の出力電圧の振幅がダイオードのしきい値（順電圧Ｖｆ、シリコンの場合、Ｖｆ＝０．６〜０．７Ｖ）を上回る時間区間において、整流機能を発揮する。つまりダイオード整流回路２０の最低動作電圧ＶＭＩＮは順電圧Ｖｆで規定される。
【０００９】
反対にエレクトレット発電素子１０の出力電圧ＶＥＨの振幅がダイオードの順電圧Ｖｆを下回ると、ダイオード整流回路２０の整流機能が失われ、エレクトレット発電素子１０は発電しているにもかかわらず、その出力を直流電力として外部に取り出すことができなくなる。
【００１０】
言い換えれば、エレクトレット発電素子１０には、その出力電圧ＶＥＨが順電圧Ｖｆを超えるような大きさの振動を与える必要があり、発電システムの用途が制約される一因となっていた。同様の問題は、エレクトレット発電素子１０以外の振動発電素子を用いた場合にも生じうる。
【００１１】
本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、振動発電素子の出力を有効利用可能な発電装置の提供にある。
【課題を解決するための手段】
【００１２】
本発明のある態様は、振動発電装置に関する。振動発電装置は、振動発電素子と、振動発電素子の出力電圧を整流するダイオード整流回路と、振動発電素子の出力電圧を整流・昇圧するＣＭＯＳ（Complementary Metal Oxide Semiconductor）整流昇圧回路と、を備える。
【発明の効果】
【００１３】
本発明のある態様によれば、振動発電素子の出力を有効利用できる。
【図面の簡単な説明】
【００１４】
【図１】従来のエレクトレット発電素子を備える発電システムのブロック図である。
【図２】図１の発電システムの動作波形図である。
【図３】第１の実施の形態に係る発電装置のブロック図である。
【図４】ＣＭＯＳ整流昇圧回路の構成例を示す回路図である。
【図５】図３の振動発電装置の動作波形図である。
【図６】振動特性と、ダイオード整流回路、ＣＭＯＳ整流昇圧回路の有効、無効の関係を示す図である。
【図７】シミュレーションに用いた振動発電素子の周波数特性（実測データ）を示す図である。
【図８】図８（ａ）、（ｂ）は、第１実施例に係る振動発電装置の動作波形図である。
【図９】振動発電素子の出力電圧ＶＥＨと、ダイオード整流回路、ＣＭＯＳ整流昇圧回路それぞれの出力電圧ＶＯＵＴ１，ＶＯＵＴ２を示す図である。
【図１０】図１０（ａ）、（ｂ）は、第２実施例に係る振動発電装置の動作波形図である。
【図１１】第２の実施の形態に係る振動発電装置の回路図である。
【図１２】図１２（ａ）、（ｂ）は、第３実施例に係る振動発電装置の動作波形図である。
【図１３】振動発電素子の出力電圧ＶＥＨと、出力電圧ＶＯＵＴを示す図である。
【発明を実施するための形態】
【００１５】
（実施の形態の概要）
本明細書の一実施の形態には、振動発電装置が開示される。この振動発電装置は、振動発電素子と、振動発電素子の出力電圧を整流するダイオード整流回路と、振動発電素子の出力電圧を整流・昇圧するＣＭＯＳ（Complementary Metal Oxide Semiconductor）整流昇圧回路と、を備える。
【００１６】
ＣＭＯＳ整流昇圧回路の最低動作電圧は、ダイオード整流回路の最低動作電圧よりも低く設計することができる。したがって、振動発電素子の出力電圧が十分に高いときには、ダイオード整流回路（およびＣＭＯＳ整流昇圧回路）によって直流電力を取り出すことができ、振動発電素子の出力電圧が低いときには、ＣＭＯＳ整流昇圧回路によって直流電力を取り出すことができる。これにより、振動発電素子の出力を有効利用できる。
【００１７】
ＣＭＯＳ整流昇圧回路は、ディクソン型チャージポンプ回路を含んでもよい。
【００１８】
振動発電装置は、振動発電素子の出力と接地の間に設けられる抵抗をさらに備えてもよい。これにより、インピーダンス整合を取ることができる。
【００１９】
ダイオード整流回路の出力と、ＣＭＯＳ整流昇圧回路の出力は、異なる負荷に接続されてもよい。これにより、振動の発生状況に応じて、複数の負荷に選択的に電力を供給することができる。
【００２０】
ダイオード整流回路、ＣＭＯＳ整流昇圧回路の出力に、第１、第２の送信機を接続してもよい。この場合、振動発電装置を、振動の状態を検出し、外部に通知するセンサを提供できる。
【００２１】
あるいはダイオード整流回路の出力とＣＭＯＳ整流昇圧回路の出力は、共通の負荷に接続されてもよい。この場合、ダイオード整流回路とＣＭＯＳ整流昇圧回路の出力電圧のうち、高い方の電圧を負荷に供給することができる。
【００２２】
（実施の形態）
以下、実施形態についていくつかの図面を参照しながら詳細に説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００２３】
＜第１の実施の形態＞
図３は、第１の実施の形態に係る発電装置１００のブロック図である。振動発電装置１００は、振動発電素子１１０、ダイオード整流回路１２０、ＣＭＯＳ整流昇圧回路１３０を備え、ひとつ、あるいは複数の半導体基板に集積化される。
【００２４】
振動発電素子１１０は、その限りでないが、たとえばエレクトレット発電素子を用いることができる。振動発電素子１１０の出力と接地の間には、インピーダンス整合用ならびに電荷引き出しのための抵抗ＲＬＭを設けるとよい。抵抗ＲＬＭによって、振動発電素子１１０の出力電圧ＶＥＨの振幅レベルを最適化することができる。
【００２５】
ダイオード整流回路１２０は、その入力に振動発電素子１１０の出力電圧ＶＥＨを受け、整流、平滑化された電圧ＶＯＵＴ１を発生する。上述のようにダイオード整流回路１２０の最低動作電圧ＶＭＩＮ１は、ダイオードの順電圧Ｖｆ（＝０．６〜０．７Ｖ）程度である。ダイオード整流回路１２０の出力には平滑キャパシタＣｏ１が接続される。平滑キャパシタＣｏ１には、第１出力端子ＯＵＴ１を介して第１負荷２１０が接続される。
【００２６】
ＣＭＯＳ整流昇圧回路１３０は、その入力に振動発電素子１１０の出力電圧ＶＥＨを受け、整流および昇圧して、平滑化された電圧ＶＯＵＴ２を発生する。ＣＭＯＳ整流昇圧回路１３０の最低動作電圧ＶＭＩＮ２は、ＣＭＯＳ製造プロセスによって規定され、ダイオードの順電圧Ｖｆよりも低く設計することができる。ＣＭＯＳ整流昇圧回路１３０の出力には平滑キャパシタＣｏ２が接続される。平滑キャパシタＣｏ２には、第２出力端子ＯＵＴ２を介して、第１負荷２１０と異なる第２負荷２２０が接続される。なお振動発電装置１００の外部において、２つの出力端子ＯＵＴ１，ＯＵＴ２を接続し、共通のひとつあるいは複数の負荷に、電力を供給するようにしてもよい。
【００２７】
第２負荷２２０に供給すべき電圧ＶＯＵＴ２の下限値をＶｂとするとき、ＣＭＯＳ整流昇圧回路１３０の昇圧率αは、式（１）を満たすように規定される。
α＞Ｖｂ／ＶＭＩＮ２      …（１）
【００２８】
図４は、ＣＭＯＳ整流昇圧回路１３０の構成例を示す回路図である。ＣＭＯＳ整流昇圧回路１３０は、ディクソン型チャージポンプ回路を含む。ディクソン型チャージポンプ回路は、接地ＧＮＤと出力端子ＯＵＴとの間に直列に設けられた複数のＮＭＯＳトランジスタＭ１〜Ｍｎを含む。トランジスタの個数ｎは、チャージポンプの段数（昇圧率）に応じて定められる。各トランジスタの動作中に低電位側となる左側の電極をソース（Ｓ）、高電位側となる右側のノードをドレイン（Ｄ）と称する。
【００２９】
奇数番目のキャパシタＣｉ（ｉ＝１，３…）の一端は、入力端子ＩＮと接続され、その他端は、対応するＮＭＯＳトランジスタＭｉのドレインと接続される。偶数番目のキャパシタＣｉ（＃＝２，４…）の一端は接地され、その他端は、対応するＮＭＯＳトランジスタＭｉのドレインと接続される。
【００３０】
またＮＭＯＳトランジスタＭｉ（ｉ＝１〜ｎ−２）のゲートは、それより高電位側のＮＭＯＳトランジスタＭｊ（ｊ＞ｉ）のドレインと接続される。図４では、ｊ＝ｉ＋１を満たす。
【００３１】
ＮＭＯＳトランジスタＭｉ（ｉ＝ｎ−１，ｎ）のゲートは、それ自身のソースと接続され、ダイオードを形成する。
【００３２】
以上がＣＭＯＳ整流昇圧回路１３０の構成例である。ＣＭＯＳ整流昇圧回路１３０の最低動作電圧ＶＭＩＮ２は、それを構成するＮＭＯＳトランジスタのゲートしきい値Ｖｇｓ（ｔｈ）に応じて規定され、したがってＮＭＯＳトランジスタのデバイス構造ならびにプロセスに応じて規定される。
【００３３】
以上が振動発電装置１００の構成である。続いてその利点を説明する。図５は、図３の振動発電装置１００の動作波形図である。上段は、振動発電素子１１０の出力電圧ＶＥＨの振幅波形を示し、下段は、ダイオード整流回路１２０およびＣＭＯＳ整流昇圧回路１３０の有効動作期間を示す。振動発電素子１１０の出力電圧ＶＥＨの振幅波形ならびにダイオード整流回路１２０の有効動作期間は、図２のそれらと同様である。
【００３４】
ＣＭＯＳ整流昇圧回路１３０は、振動発電素子１１０の出力電圧ＶＥＨの振幅が最低動作電圧ＶＭＩＮ２（ここでは０．３Ｖとする）超える期間に有効となる。したがって、ダイオード整流回路のみの場合に比べて、振動発電素子１１０の出力電力を取り出せる期間を増やすことができる。
【００３５】
単に入力電圧範囲だけを考慮すれば、ＣＭＯＳ整流昇圧回路だけ設ければ足りるはずである。そこで比較のためにダイオード整流回路１２０を省略し、ＣＭＯＳ整流昇圧回路１３０のみを設けた構成について検討する。ダイオード整流回路１２０、ＣＭＯＳ整流昇圧回路１３０の応答速度は、それぞれの出力キャパシタＣｏ１，Ｃｏ２の充電速度として把握される。ダイオード整流回路１２０は、その入力電圧ＶＥＨに高速に応答し、低遅延で出力電圧ＶＯＵＴ１は、ＶＥＨ−Ｖｆ程度の電圧レベルまで上昇する。
【００３６】
これに対して、ＣＭＯＳ整流昇圧回路１３０は、その内部の複数のキャパシタを利用して、電荷をバケツリレーで伝搬させるため、ダイオード整流回路１２０に比べて応答時間が遅い。ＣＭＯＳ整流昇圧回路１３０の応答時間をτとするとき、ＣＭＯＳ整流昇圧回路１３０の出力電圧ＶＯＵＴ２は、その入力電圧ＶＥＨが最低動作電圧ＶＭＩＮ２を超える状態が、応答時間τより長く持続したときにのみ、負荷を駆動可能な有効電圧レベル（たとえば１〜１．５Ｖ程度）となる。言い換えれば、ＣＭＯＳ整流昇圧回路１３０は、応答時間τより短いスパイク状の振動に対して無効であり、図５に示すように、最低動作電圧ＶＭＩＮ２を超える入力電圧振幅ＶＥＨであっても、電力を取り出すことができない状況が生じうる。
【００３７】
特に、振動発電素子１１０に入力される振動には、大振幅であるが持続時間が非常に短い成分も含まれている。ＣＭＯＳ整流昇圧回路ではこのような振動成分をエネルギーとして取り出すことができない状況が想定される。本実施の形態では、スパイク状の大きな振動については、ダイオード整流回路１２０によって電力を取り出し、持続時間が長い振動については、ＣＭＯＳ整流昇圧回路１３０によって電力を取り出すことが可能となる。
【００３８】
図６は、特性の異なる複数の振動成分と、それらに対するダイオード整流回路１２０、ＣＭＯＳ整流昇圧回路１３０の感度の有無を示す図である。この表からも分かるように、本実施の形態によれば、ダイオード整流回路１２０とＣＭＯＳ整流昇圧回路１３０とが補完的に動作することで、振動発電素子１１０の出力電力を取り出せる期間を増やすことができる。
【００３９】
続いて振動発電装置１００の動作を、シミュレーション結果を参照して説明する。図７は、シミュレーションに用いた振動発電素子１１０の周波数特性（実測データ）を示す図である。振動発電素子１１０は９１Ｈｚに共振周波数を有する。
【００４０】
第１実施例として、０．７μｍのシリコンＣＭＯＳプロセスで構成した振動発電装置１００について検討する。
【００４１】
図８（ａ）、（ｂ）は、第１実施例に係る振動発電装置１００の動作波形図である。振動発電素子１１０は、ｆ＝１００Ｈｚの単一トーンの交流電圧源としてモデリングしている。
【００４２】
図８（ａ）は、ＶＥＨの振幅が０．４８Ｖのときの過渡応答特性を示す。ダイオード整流回路１２０の出力電圧ＶＯＵＴ１は、１Ｖに達しないが、ＣＭＯＳ整流昇圧回路１３０の出力には、１Ｖを超える出力電圧ＶＯＵＴ２が得られており、第２負荷２２０を駆動することができる。
【００４３】
図８（ｂ）は、ＶＥＨの振幅が１．５Ｖのときの過渡応答特性を示す。この場合、ダイオード整流回路１２０およびＣＭＯＳ整流昇圧回路１３０の両方において、１Ｖを超える出力電圧ＶＯＵＴ１，ＶＯＵＴ２が得られており、第１負荷２１０、第２負荷２２０を駆動することができる。
【００４４】
続いて、振動発電素子１１０を、図７の入出力特性を有するデバイス（フィルタ）としてモデリングし、シミュレーションを行った。実際に高速道路で振動波形をサンプリングし、それを振動発電素子１１０のモデルに入力として与えている。
【００４５】
図９は、振動発電素子１１０の出力電圧ＶＥＨと、ダイオード整流回路１２０、ＣＭＯＳ整流昇圧回路１３０それぞれの出力電圧ＶＯＵＴ１，ＶＯＵＴ２を示す図である。振動を与えてから４秒後以降は、出力電圧ＶＯＵＴ１，ＶＯＵＴ２の少なくとも一方は、１Ｖを超えており、すべての時間区間において直流電力を取り出せることがわかる。
【００４６】
続いて、第２実施例を説明する。第２実施例では、ＣＭＯＳ整流昇圧回路１３０のデバイスパラメータは、３ウェル（トリプルウェル）構造０．１８μｍのシリコンＣＭＯＳプロセスのそれを用いている。
【００４７】
図１０（ａ）、（ｂ）は、第２実施例に係る振動発電装置１００の動作波形図である。振動発電素子１１０は、ｆ＝１００Ｈｚの単一トーンの交流電圧源としてモデリングしている。
【００４８】
図１０（ａ）は、ＶＥＨの振幅が０．１５Ｖのときの過渡応答特性を示す。ＣＭＯＳ整流昇圧回路１３０の出力には、１Ｖ付近の出力電圧ＶＯＵＴ２が得られており、第２負荷２２０を駆動することができる。
【００４９】
図１０（ｂ）は、ＶＥＨの振幅が１．５Ｖのときの過渡応答特性を示す。この場合、ダイオード整流回路１２０およびＣＭＯＳ整流昇圧回路１３０の両方において、１Ｖを超える出力電圧ＶＯＵＴ１，ＶＯＵＴ２が得られており、第１負荷２１０、第２負荷２２０を駆動することができる。
【００５０】
＜第２の実施の形態＞
図１１は、第２の実施の形態に係る振動発電装置１００Ａの回路図である。第２の実施の形態では、ダイオード整流回路１２０の出力とＣＭＯＳ整流昇圧回路１３０の出力が結合されており、共通の負荷に接続される。その他は第１の実施の形態と同様である。
【００５１】
続いてその動作を説明する。図１１の振動発電装置１００Ａでは、ダイオード整流回路１２０の内部のダイオードと、ＣＭＯＳ整流昇圧回路１３０の最終段のダイオード接続されたＭＯＳトランジスタ（図４のトランジスタＭｎ）とが、ダイオードＯＲ回路を形成する。したがって、振動発電装置１００Ａの出力端子ＯＵＴには、図３の２つの出力電圧ＶＯＵＴ１，ＶＯＵＴ２のうち高い一方が、出力電圧ＶＯＵＴとして現れる。
【００５２】
第３実施例として、０．７μｍのシリコンＣＭＯＳプロセスで構成した振動発電装置１００Ａについて検討する。図１２（ａ）、（ｂ）は、第３実施例に係る振動発電装置１００Ａの動作波形図である。振動発電素子１１０は、ｆ＝１００Ｈｚの単一トーンの交流電圧源としてモデリングしている。図１２（ａ）は、ＶＥＨの振幅が０．４８Ｖのときの過渡応答特性を示す。図１２（ｂ）は、ＶＥＨの振幅が１．５Ｖのときの過渡応答特性を示す。
【００５３】
続いて、振動発電素子１１０を、図７の入出力特性を有するデバイス（フィルタ）としてモデリングし、シミュレーションを行った。実際に高速道路で振動波形をサンプリングし、それを振動発電素子１１０のモデルに入力として与えている。
【００５４】
図１３は、振動発電素子１１０の出力電圧ＶＥＨと、出力電圧ＶＯＵＴを示す図である。比較のために、ＣＭＯＳ整流昇圧回路１３０のみの場合の出力電圧、ダイオード整流回路１２０のみの場合の出力電圧を示す。図１３に示すように、ＣＭＯＳ整流昇圧回路１３０の出力とダイオード整流回路１２０の出力のうち、高い方を取り出すことができる。
【符号の説明】
【００５５】
１００  振動発電装置
１１０  振動発電素子
１２０  ダイオード整流回路
１３０  ＣＭＯＳ整流昇圧回路
２１０  第１負荷
２２０  第２負荷
【図１】
2020010541.tif 000003
【図２】
2020010541.tif 000004
【図３】
2020010541.tif 000005
【図４】
2020010541.tif 000006
【図５】
2020010541.tif 000007
【図６】
2020010541.tif 000008
【図７】
2020010541.tif 000009
【図８】
2020010541.tif 000010
【図９】
2020010541.tif 000011
【図１０】
2020010541.tif 000012
【図１１】
2020010541.tif 000013
【図１２】
2020010541.tif 000014
【図１３】
2020010541.tif 000015