(57)【要約】【課題】１つのバースト光信号の終了から次のバースト光信号の開始までのインターバル期間を短くする。【解決手段】トランスインピーダンス増幅回路１１は、断続するバースト光信号に応じた入力電流Ｉａｐｄを、差動信号Ｖｏｕｔに変換して出力する増幅回路である。このトランスインピーダンス増幅回路１１は、電流信号Ｉｉｎを電圧信号Ｖｔｉａに変換するＴＩＡコア部１４と、バイパス電流Ｉａｏｃ１を生成する帰還制御回路１６と、電圧信号Ｖｔｉａと参照電圧信号Ｖｒｅｆとの差に応じて差動信号Ｖｏｕｔを生成する差動増幅回路１７と、バースト光信号の開始及び終了を検出する検出回路１９と、を備える。検出回路１９は、逆相信号Ｖｏｕｔｎのピーク値及び正相信号Ｖｏｕｔｐのピーク値に基づいてバースト光信号の終了を検出し、帰還制御回路１６の時定数を第１時定数から第１時定数よりも小さい第２時定数に切り替える。【選択図】図３
2020010202.tif 000002
【特許請求の範囲】
【請求項１】
断続するバースト光信号に応じて受光素子によって生成された入力電流を、正相信号と逆相信号とを含む差動信号に変換して出力するトランスインピーダンス増幅回路であって、
電流信号を電圧信号に変換するシングルエンド形増幅回路と、
時定数を有するとともに、前記時定数によって調整される応答速度でバイパス電流を生成する第１帰還制御回路と、
前記電圧信号と参照電圧信号との差に応じて前記差動信号を生成する差動増幅回路と、
前記差動信号に基づき前記バースト光信号の開始及び終了を検出する検出回路と、を備え、
前記第１帰還制御回路は、前記電圧信号と前記参照電圧信号との差に応じて前記バイパス電流を生成するとともに、前記入力電流から前記バイパス電流を差し引いて前記電流信号を生成し、
前記検出回路は、前記正相信号のピーク値である第１ピーク値及び前記逆相信号のピーク値である第２ピーク値に基づいて前記バースト光信号の終了を検出するとともに、前記バースト光信号の終了を検出したときに、所定期間、前記第１帰還制御回路の前記時定数を第１時定数から前記第１時定数よりも小さい第２時定数に切り替える、
トランスインピーダンス増幅回路。
【請求項２】
前記検出回路は、前記第２ピーク値を検出する単相ピーク保持回路と、前記第１ピーク値に応じて第１閾値を生成する第１閾値生成回路と、を備え、
前記検出回路は、前記第２ピーク値が前記第１閾値よりも大きくなることで、前記バースト光信号の終了を検出する、
請求項１に記載のトランスインピーダンス増幅回路。
【請求項３】
前記検出回路は、前記差動信号のピーク値である第３ピーク値及び前記差動信号の平均電圧ピーク値に基づいて前記バースト光信号の開始を検出するとともに、前記バースト光信号の開始を検出したときに、前記所定期間、前記第１帰還制御回路の前記時定数を前記第１時定数から前記第２時定数に切り替える、
請求項１又は請求項２に記載のトランスインピーダンス増幅回路。
【請求項４】
前記検出回路は、前記第３ピーク値を検出する差動ピーク保持回路と、前記平均電圧ピーク値に応じて第２閾値を生成する第２閾値生成回路と、を備え、
前記検出回路は、前記第３ピーク値が前記第２閾値よりも大きくなることで、前記バースト光信号の開始を検出する、
請求項３に記載のトランスインピーダンス増幅回路。
【請求項５】
前記バースト光信号は、プリアンブル信号と前記プリアンブル信号に続くペイロード信号とを有し、
前記所定期間は、前記プリアンブル信号の期間よりも短い、
請求項１から請求項４のいずれか一項に記載のトランスインピーダンス増幅回路。
【請求項６】
前記正相信号と前記逆相信号とに応じて前記差動増幅回路に帰還制御を行うことによって、前記差動信号の直流オフセットを除去する第２帰還制御回路をさらに備える、
請求項１から請求項５のいずれか一項に記載のトランスインピーダンス増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスインピーダンス増幅回路に関する。
【背景技術】
【０００２】
光アクセスシステムであるＥＰＯＮ（Ethernet（登録商標）  Passive  Optical  Network）において、局側装置（ＯＬＴ；Optical  Line  Terminal）の光受信器にはトランスインピーダンス増幅回路が用いられる。ＯＬＴの光受信器は、複数の宅側装置（ＯＮＵ；Optical  Network  Unit)からのバースト光信号を時分割多重（ＴＤＭ；Time  Division  Multiplexing）にて受信する。複数のＯＮＵは、ＯＬＴから様々な距離離れた位置に設けられるので、各ＯＮＵからＯＬＴまでの伝送路損失は、距離に応じてそれぞれ異なる。従って、例えば、ＯＬＴから比較的近い距離に位置するＯＮＵからの信号強度は大きく、当該ＯＮＵよりもＯＬＴから遠い距離に位置するＯＮＵからの信号強度は小さくなる。このように、様々な信号強度のバースト光信号がＯＬＴの光受信器に入力される。このため、ＯＬＴの光受信器に含まれるトランスインピーダンス増幅回路は、様々な信号強度のバースト光信号を受信できるように、バースト光信号に応じた電流信号からバイパス電流を引き抜く帰還制御回路を備える（例えば、特許文献１〜４参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２１３１２８号公報
【特許文献２】特開２０１２−６０４３６号公報
【特許文献３】特開２０１２−１０１０７号公報
【特許文献４】国際公開第２０１６／０３５３７４号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
また、ＯＬＴの光受信器に含まれるトランスインピーダンス増幅回路では、断続するバースト光信号に高速に応答できること及び同じ符号の信号が連続して入力されても増幅動作を制御する帰還制御回路が安定して動作する（同符号連続耐性を有する）ことが望まれる。このため、例えば特許文献１に記載の帰還制御回路では、バースト光信号の入力が開始された初期段階における帰還制御回路の応答速度に係る時定数が、増幅器の出力電圧が早く安定化（平均化）するように小さい値に設定されている。一方、初期段階が過ぎると同符号連続耐性を保つために、時定数が初期段階での時定数よりも大きい値に切り替えられる。さらに、１つのバースト光信号が終了した後、時定数が初期段階での小さい値に再度切り替えられる。
【０００５】
これらの時定数の切り替えは、増幅器の出力電圧の平均値と第１参照電圧とを差動増幅した制御信号の電圧値を、第２参照電圧と比較することで行われる。制御信号の時間当たりの変化量は、帰還制御回路の時定数の値に応じて決まる。例えば、あるＯＮＵからのバースト光信号が終了した時点では、帰還制御回路の時定数は大きい値に設定されているので、増幅器の出力電圧における時間当たりの変化に対して制御信号の時間当たりの変化は小さい。従って、制御信号（電圧値）が第２参照電圧の値よりも大きくなるまでに時間を要するので、帰還制御回路の時定数が再度初期段階での小さい値に切り替わるまでに時間を要する。その結果、増幅器の出力電圧の平均値が初期状態に戻るまでに時間を要するので、所定期間入力される１つのバースト光信号の終了から次のバースト光信号の開始までのインターバル期間が長くなってしまう。
【０００６】
本発明では、１つのバースト光信号の終了から次のバースト光信号の開始までのインターバル期間を短くすることが可能なトランスインピーダンス増幅回路が提供される。
【課題を解決するための手段】
【０００７】
本発明の一側面に係るトランスインピーダンス増幅回路は、断続するバースト光信号に応じて受光素子によって生成された入力電流を、正相信号と逆相信号とを含む差動信号に変換して出力する増幅回路である。このトランスインピーダンス増幅回路は、電流信号を電圧信号に変換するシングルエンド形増幅回路と、時定数を有するとともに、時定数によって調整される応答速度でバイパス電流を生成する第１帰還制御回路と、電圧信号と参照電圧信号との差に応じて差動信号を生成する差動増幅回路と、差動信号に基づきバースト光信号の開始及び終了を検出する検出回路と、を備える。第１帰還制御回路は、電圧信号と参照電圧信号との差に応じてバイパス電流を生成するとともに、入力電流からバイパス電流を差し引いて電流信号を生成する。検出回路は、正相信号のピーク値である第１ピーク値及び逆相信号のピーク値である第２ピーク値に基づいてバースト光信号の終了を検出するとともに、バースト光信号の終了を検出したときに、所定期間、第１帰還制御回路の時定数を第１時定数から第１時定数よりも小さい第２時定数に切り替える。
【発明の効果】
【０００８】
本発明によれば、１つのバースト光信号の終了から次のバースト光信号の開始までのインターバル期間を短くすることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】図１の（ａ）は、ＰＯＮ方式の通信システムを示すブロック図である。図１の（ｂ）は、局側通信装置に入力される光信号の時間変化を示す模式図である。
【図２】図２は、図１の（ａ）に示された受信部の構成例を示す図である。
【図３】図３は、一実施形態に係るトランスインピーダンス増幅回路を示す回路図である。
【図４】図４は、図３に示された帰還制御回路の一例を示す図である。
【図５】図５は、図３に示された検出回路を示す回路図である。
【図６】図６の（ａ）は、図５に示された差動ピーク保持回路を示す回路図である。図６の（ｂ）は、図５に示された閾値生成回路を示す回路図である。
【図７】図７の（ａ）は、図５に示された単相ピーク保持回路を示す回路図である。図７の（ｂ）は、図５に示された閾値生成回路を示す回路図である。
【図８】図８の（ａ）は、図５に示されたエッジ検出回路を示す回路図である。図８の（ｂ）は、図５に示されたエッジ検出回路の動作を示すタイミングチャートである。
【図９】図９の（ａ）は、図５に示されたスイッチ信号生成回路を示す回路図である。図９の（ｂ）は、図５に示されたスイッチ信号生成回路の動作を示すタイミングチャートである。
【図１０】図１０は、帰還制御回路による帰還制御の状態遷移を示す状態遷移図である。
【図１１】図１１は、複数の高域通過フィルタが連続して接続された場合における理想応答の計算結果を示す図である。
【図１２】図１２は、シミュレーション結果を示す図である。
【図１３】図１３は、図１２に示されたシミュレーション結果の一部を拡大した図である。
【図１４】図１４は、図１２に示されたシミュレーション結果の一部を拡大した図である。
【図１５】図１５は、図１２に示されたシミュレーション結果の一部を拡大した図である。
【図１６】図１６は、図１２に示されたシミュレーション結果の一部を拡大した図である。
【図１７】図１７は、別のシミュレーション結果を示す図である。
【図１８】図１８は、図１７に示されたシミュレーション結果の一部を拡大した図である。
【図１９】図１９は、変形例に係るトランスインピーダンス増幅回路が備える帰還制御回路を示す回路図である。
【発明を実施するための形態】
【００１０】
［本願発明の実施形態の説明］
最初に本発明の実施形態の内容を列記して説明する。
【００１１】
本発明の一側面に係るトランスインピーダンス増幅回路は、断続するバースト光信号に応じて受光素子によって生成された入力電流を、正相信号と逆相信号とを含む差動信号に変換して出力する増幅回路である。このトランスインピーダンス増幅回路は、電流信号を電圧信号に変換するシングルエンド形増幅回路と、時定数を有するとともに、時定数によって調整される応答速度でバイパス電流を生成する第１帰還制御回路と、電圧信号と参照電圧信号との差に応じて差動信号を生成する差動増幅回路と、差動信号に基づきバースト光信号の開始及び終了を検出する検出回路と、を備える。第１帰還制御回路は、電圧信号と参照電圧信号との差に応じてバイパス電流を生成するとともに、入力電流からバイパス電流を差し引いて電流信号を生成する。検出回路は、正相信号のピーク値である第１ピーク値及び逆相信号のピーク値である第２ピーク値に基づいてバースト光信号の終了を検出するとともに、バースト光信号の終了を検出したときに、所定期間、第１帰還制御回路の時定数を第１時定数から第１時定数よりも小さい第２時定数に切り替える。
【００１２】
このトランスインピーダンス増幅回路では、正相信号の第１ピーク値及び逆相信号の第２ピーク値に基づいてバースト光信号の終了が検出されることで、第１帰還制御回路の時定数が第１時定数から第１時定数よりも小さい第２時定数に切り替えられる。バースト光信号が入力されている間は、バースト光信号に応じた入力電流からバイパス電流を差し引くことで得られる電流信号がシングルエンド形増幅回路に入力され、シングルエンド形増幅回路により変換された電圧信号と参照電圧信号との差に応じて差動増幅回路によって正相信号と逆相信号とを含む差動信号が生成される。バースト光信号にはハイレベル及びローレベルの信号が混在するので、バースト光信号が入力されている間、正相信号の第１ピーク値と逆相信号の第２ピーク値とのそれぞれは略一定に保たれ、第１ピーク値と第２ピーク値との差分は略一定となる。一方、バースト光信号の終了直後では、第１帰還制御回路によって生成された直流のバイパス電流が残存しており、残存したバイパス電流のみがシングルエンド形増幅回路の入力信号となる。このため、バースト光信号の終了後、正相信号と逆相信号とのどちらか一方の信号の電圧値が、他方の信号の電圧値よりも高い状態が継続する。例えば、検出回路が正相信号及び逆相信号のそれぞれに応じたコンデンサの充電電圧によって第１，第２ピーク値を検出する場合、一方の信号の電圧値が他方の信号の電圧値よりも高い状態が継続すると、第１ピーク値と第２ピーク値との差分が、バースト光信号が入力されている間での差分よりも大きくなっていく。従って、バースト光信号の終了に伴って、第１ピーク値と第２ピーク値との差分に変化が生じるので、第１ピーク値と第２ピーク値とに基づいてバースト光信号の終了を検出することができる。これにより、バースト光信号の終了直後に第１帰還制御回路の時定数が第１時定数よりも小さい第２時定数に切り替えられ、第１帰還制御回路が初期状態に戻るまでの時間が短くなる。その結果、１つのバースト光信号の終了から次のバースト光信号の開始までのインターバル期間を短くすることが可能となる。
【００１３】
検出回路は、第２ピーク値を検出する単相ピーク保持回路と、第１ピーク値に応じて第１閾値を生成する第１閾値生成回路と、を備えてもよく、検出回路は、第２ピーク値が第１閾値よりも大きくなることで、バースト光信号の終了を検出してもよい。
【００１４】
この場合、バースト光信号が終了した直後に第２ピーク値が第１閾値よりも大きくなるように第１閾値が設定されることで、バースト光信号の終了直後に、バースト光信号の終了を検出することが可能となる。
【００１５】
検出回路は、差動信号のピーク値である第３ピーク値及び差動信号の平均電圧ピーク値に基づいてバースト光信号の開始を検出するとともに、バースト光信号の開始を検出したときに、所定期間、第１帰還制御回路の時定数を第１時定数から第２時定数に切り替えてもよい。
【００１６】
この場合、バースト光信号の開始が差動信号の第３ピーク値及び平均電圧ピーク値に基づいて検出されることで、第１帰還制御回路の時定数が第１時定数よりも小さい第２時定数に切り替えられる。その結果、バースト光信号の開始時点からバイパス電流の値が収束するまでの時間を短くすることが可能となる。
【００１７】
検出回路は、第３ピーク値を検出する差動ピーク保持回路と、平均電圧ピーク値に応じて第２閾値を生成する第２閾値生成回路と、を備えてもよく、検出回路は、第３ピーク値が第２閾値よりも大きくなることで、バースト光信号の開始を検出してもよい。
【００１８】
この場合、バースト光信号の入力が開始された直後に差動信号の第３ピーク値が上昇する。その結果、バースト光信号の開始直後に第３ピーク値が第２閾値よりも大きくなるように第２閾値が設定されることで、バースト光信号の開始直後に、バースト光信号の開始を検出することが可能となる。
【００１９】
バースト光信号は、プリアンブル信号とプリアンブル信号に続くペイロード信号とを有してもよく、所定期間は、プリアンブル信号の期間よりも短くてもよい。
【００２０】
この場合、プリアンブル信号の入力が終了するまでに、第１帰還制御回路の時定数が第２時定数よりも大きい第１時定数に戻され、ペイロード信号が入力される間での同符号連続耐性を保つことが可能となる。
【００２１】
トランスインピーダンス増幅回路は、正相信号と逆相信号とに応じて差動増幅回路に帰還制御を行うことによって、差動信号の直流オフセットを除去する第２帰還制御回路をさらに備えてもよい。
【００２２】
この場合、差動増幅回路で発生する直流オフセットが差動信号から除去され、バースト光信号の開始及び終了を精度よく検出することが可能となる。
【００２３】
［本願発明の実施形態の詳細］
本発明の実施形態に係るトランスインピーダンス増幅回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【００２４】
まず、本発明の一実施形態に係る光アクセスシステムの一例として、ＰＯＮ方式の通信システムについて説明する。図１の（ａ）は、ＰＯＮ方式の通信システムを示すブロック図である。図１に示される通信システム１は、局側通信装置２と、複数の家庭側通信装置３と、オプティカルスプリッタ４と、通信経路Ｌ１と、複数の通信経路Ｌ２と、を備えている。
【００２５】
局舎５内に配置された局側通信装置２は、複数（ここでは３つ）の家庭６ａ〜６ｃ内にそれぞれ配置された家庭側通信装置３と光ファイバである通信経路Ｌ１，Ｌ２を介して接続されている。なお、図１では、家庭６ｂ及び家庭６ｃ内に配置された家庭側通信装置３の図示は省略されている。局側通信装置２は、例えばＯＬＴである。家庭側通信装置３は、例えばＯＮＵである。局側通信装置２とオプティカルスプリッタ４とは、１本の通信経路Ｌ１で接続されている。オプティカルスプリッタ４と各家庭側通信装置３との間は、通信経路Ｌ２を介して接続されている。オプティカルスプリッタ４は、局側通信装置２から通信経路Ｌ１に出力された光信号を分割することによって、各通信経路Ｌ２に分割した光信号を出力する。オプティカルスプリッタ４から各通信経路Ｌ２に出力された光信号は家庭側通信装置３に入力される。オプティカルスプリッタ４は、家庭側通信装置３から通信経路Ｌ２に出力された光信号を結合することによって、通信経路Ｌ１に結合した光信号を出力する。オプティカルスプリッタ４から通信経路Ｌ１に出力された光信号は局側通信装置２に入力される。
【００２６】
局側通信装置２は、制御回路７と、送信部８と、受信部９と、を有している。送信部８は、各家庭側通信装置３に光信号を送信する送信回路である。受信部９は、各家庭側通信装置３からの光信号を受信する受信回路である。制御回路７は、送信部８及び受信部９を制御する回路である。送信部８から送信される光信号と受信部９で受信される光信号とは、互いに異なった波長を有している。
【００２７】
図１の（ｂ）は、局側通信装置に入力される光信号の時間変化を示す模式図である。図１の（ｂ）に示されるように、局側通信装置２の受信部９に入力される光信号は、断続するバースト光信号Ｓａ〜Ｓｃを含む。言い換えると、間欠的にバースト光信号Ｓａ〜Ｓｃが受信部９に入力される。ここでは、バースト光信号Ｓａ、バースト光信号Ｓｂ、及びバースト光信号Ｓｃが、この順で受信部９に入力される。期間Ｔｏｎ１〜Ｔｏｎ３の間に、バースト光信号Ｓａ〜Ｓｃが受信部９に入力される。具体的には、期間Ｔｏｎ１の間、家庭６ａに配置された家庭側通信装置３から出力されるバースト光信号Ｓａが受信部９に入力される。つまり、バースト光信号Ｓａの入力が開始する時間からバースト光信号Ｓａの入力が終了する時間までの期間が、期間Ｔｏｎ１に相当する。期間Ｔｏｎ２の間、家庭６ｂに配置された家庭側通信装置３から出力されるバースト光信号Ｓｂが受信部９に入力される。つまり、バースト光信号Ｓｂの入力が開始する時間からバースト光信号Ｓｂの入力が終了する時間までの期間が、期間Ｔｏｎ２に相当する。期間Ｔｏｎ３の間、家庭６ｃに配置された家庭側通信装置３から出力されるバースト光信号Ｓｃが受信部９に入力される。つまり、バースト光信号Ｓｃの入力が開始する時間からバースト光信号Ｓｃの入力が終了する時間までの期間が、期間Ｔｏｎ３に相当する。
【００２８】
バースト光信号Ｓａ〜Ｓｃのそれぞれは、プリアンブル信号とプリアンブル信号に続くペイロード信号とを有している。プリアンブル信号は、当該プリアンブル信号が受信部９に入力されている間に、受信部９が有する増幅回路からの出力信号を安定化させるための信号である。バースト光信号Ｓａ〜Ｓｃのそれぞれに含まれるプリアンブル信号が受信部９に入力される期間Ｔｓは、互いに略同一である。期間Ｔｓは、例えば一定の時間に設定される。プリアンブル信号の期間Ｔｓは、バースト光信号Ｓａ〜Ｓｃを受信部９が正常に受信するまでに必要なセトリング時間（settling  time）である。言い換えると、受信部９は、期間Ｔｓの間（セトリング時間内）に、ペイロード信号を正常に受信できるように準備を完了させる必要がある。
【００２９】
また、受信部９において増幅回路の後段に接続される信号処理部では、各家庭側通信装置３から出力される光信号の周波数及び位相のずれが補正され、光信号を正しく再生するためにペイロード信号が用いられる。このため、受信部９の増幅回路においてバースト光信号の制御（安定化）を出来る限り高速に実現することが望まれる。つまり、受信部９の増幅回路を構成する後述のトランスインピーダンス増幅回路１１は、バースト光信号の開始（立上り）及び終了（立下り）を適切に検出し、期間Ｔｓの間にバースト光信号の強弱による影響を除去することが望まれる。
【００３０】
ペイロード信号は、各家庭側通信装置３から送信されるデータによって構成される信号である。バースト光信号Ｓａ〜Ｓｃのそれぞれに含まれるペイロード信号の期間は、各ペイロード信号のデータ量に応じて異なる。なお、バースト光信号Ｓａ〜Ｓｃのそれぞれには、ペイロード信号に続けてバースト光信号の終了を示すバースト終端信号（ＢＴＳ：Burst  Termination  Signal）が含まれてもよい。
【００３１】
バースト光信号Ｓａ〜Ｓｃのそれぞれは、ハイレベル及びローレベルの信号を含んでいる。言い換えると、バースト光信号Ｓａ〜Ｓｃのそれぞれには、ハイレベル及びローレベルの信号が混在している。例えば、ハイレベルの信号は、所定の振幅を有する光信号であり、ローレベルの信号は、振幅の大きさが０に略等しい光信号である。例えば、プリアンブル信号では、ハイレベル及びローレベルの信号が規則的に交互に繰り返される。ペイロード信号は、データに応じたハイレベル及びローレベルの信号によって構成される。
【００３２】
期間Ｔｏｆｆ１の間には、受信部９に光信号は入力されない。バースト光信号Ｓａの入力が終了する時間からバースト光信号Ｓｂの入力が開始する時間までの期間が、期間Ｔｏｆｆ１に相当する。期間Ｔｏｆｆ２の間には、受信部９に光信号は入力されない。バースト光信号Ｓｂの入力が終了する時間からバースト光信号Ｓｃの入力が開始する時間までの期間が、期間Ｔｏｆｆ２に相当する。期間Ｔｏｆｆ１，Ｔｏｆｆ２は、通信経路Ｌ２を切り替えるための期間（インターバル期間）である。
【００３３】
局側通信装置２と各家庭側通信装置３との距離が互いに異なるので、家庭側通信装置３から出力されるバースト光信号Ｓａ〜Ｓｃの振幅及び各通信経路Ｌ２において発生する光信号の損失は、互いに異なる。このため、期間Ｔｏｎ１〜Ｔｏｎ３の間に受信部９に入力されるバースト光信号Ｓａ〜Ｓｃの振幅は、互いに異なった大きさとなる。このように、受信部９には、異なる家庭から出力された互いに異なる振幅を有する光信号（バースト光信号）が不定期に入力される。受信部９の増幅回路においては、バースト光信号の振幅が異なるため、帰還制御回路が用いられる。
【００３４】
次に、局側通信装置２の受信部９の構成について説明する。図２は、図１の（ａ）に示された受信部の構成例を示す図である。受信部９は、例えば１０Ｇ−ＥＰＯＮ方式の光受信器である。受信部９は、受光素子１０と、トランスインピーダンス増幅回路（ＴＩＡ：Trans-Impedance  Amplifier）１１と、リミット増幅器（ＬＩＡ：Limiting  Amplifier）１２とを備えている。
【００３５】
受光素子１０は、受信部９に入力されるバースト光信号を電気信号（電流信号）に変換する素子である。例えば、受光素子１０は、アバランシェ・フォト・ダイオード（ＡＰＤ：Avalanche-PhotoDiode）である。具体的には、受光素子１０は、バースト光信号Ｓａ〜Ｓｃの振幅に応じて、ＤＣ（Direct  Current）成分を含む入力電流Ｉａｐｄを電流信号として生成する。受光素子１０は、バースト光信号Ｓａ〜Ｓｃの振幅に応じた入力電流Ｉａｐｄを生成する。例えば、バースト光信号Ｓａ〜Ｓｃの振幅が大きいほど、入力電流Ｉａｐｄは大きい。バースト光信号Ｓａ〜Ｓｃのうちのローレベルの信号が受信部９に入力されると、受光素子１０は、０に略等しい入力電流Ｉａｐｄを生成する。受光素子１０は、生成した入力電流Ｉａｐｄをトランスインピーダンス増幅回路１１に出力する。ここでは、受光素子１０のカソードは、印加電圧Ｖａｐｄに接続され、受光素子１０のアノードは、トランスインピーダンス増幅回路１１の入力端子１１ａに接続される（図３参照）。
【００３６】
トランスインピーダンス増幅回路１１は、入力電流Ｉａｐｄをインピーダンス変換するとともに増幅し、電圧信号である差動信号Ｖｏｕｔを出力する回路である。トランスインピーダンス増幅回路１１は、例えばＩＣ（Integrated  Circuit）として構成される。具体的には、トランスインピーダンス増幅回路１１は、入力電流Ｉａｐｄを、正相信号Ｖｏｕｔｐと逆相信号Ｖｏｕｔｎとを含む差動信号Ｖｏｕｔに変換してリミット増幅器１２に出力する。トランスインピーダンス増幅回路１１は、入力電流Ｉａｐｄの大きさが比較的小さい場合には高い増幅率でインピーダンス変換及び増幅を行い、入力電流Ｉａｐｄの大きさが比較的大きい場合には低い増幅率でインピーダンス変換及び増幅を行う。このように、トランスインピーダンス増幅回路１１は、入力電流Ｉａｐｄの大きさに応じて利得を制御する。トランスインピーダンス増幅回路１１の詳細については後述する。
【００３７】
差動信号Ｖｏｕｔは、コンデンサ１３ａ，１３ｂを介してリミット増幅器１２に入力される。トランスインピーダンス増幅回路１１とリミット増幅器１２とは、コンデンサ１３ａ，１３ｂによってＡＣ（alternating  current）結合されている。ＡＣ結合に用いられるコンデンサ１３ａ，１３ｂの容量は、バースト光信号に高速に応答するために、幹線系システム用等の主に連続信号を受信する受信器において用いられるコンデンサと比較して小さい。例えば、コンデンサ１３ａ，１３ｂの容量は、互いに同一である。ＡＣ結合によって、差動信号Ｖｏｕｔに含まれるＤＣ成分が除去される。ＤＣ成分が除去された差動信号Ｖｏｕｔの正相信号Ｖｏｕｔｐが、正相信号Ｖｌｉａｐとしてリミット増幅器１２に入力され、ＤＣ成分が除去された差動信号Ｖｏｕｔの逆相信号Ｖｏｕｔｎが、逆相信号Ｖｌｉａｎとしてリミット増幅器１２に入力される。
【００３８】
リミット増幅器１２は、様々な強度の差動信号を一定振幅の電圧信号に変換して出力する回路である。リミット増幅器１２は、例えばＩＣとして構成される。リミット増幅器１２は、コンデンサ１３ａ，１３ｂを介して入力される正相信号Ｖｌｉａｐ及び逆相信号Ｖｌｉａｎの電圧値を揃えて出力する。言い換えると、リミット増幅器１２は、正相信号Ｖｌｉａｐ及び逆相信号Ｖｌｉａｎを飽和増幅する。リミット増幅器１２から出力された一定振幅の電圧信号は、ＣＤＲ（Clock  and  Data  Recovery）（不図示）に入力される。ＣＤＲによって電圧信号から所定のクロック信号が抽出され、ジッタの少ないクロック信号で識別再生処理を行うことにより波形が成形される。
【００３９】
次に、トランスインピーダンス増幅回路１１の詳細について説明する。図３は、一実施形態に係るトランスインピーダンス増幅回路を示す回路図である。図３に示されるトランスインピーダンス増幅回路１１は、ＴＩＡコア部１４（シングルエンド形増幅回路）と、ダミーＴＩＡ部１５と、帰還制御回路１６（第１帰還制御回路）と、差動増幅回路１７と、帰還制御回路１８（第２帰還制御回路）と、検出回路１９と、を備えている。
【００４０】
ＴＩＡコア部１４は、入力電流Ｉａｐｄを電圧信号Ｖｔｉａに変換するシングルエンド形の増幅回路（トランスインピーダンスアンプ）である。具体的には、ＴＩＡコア部１４は、アンプ１４ａと帰還抵抗素子１４ｂとを備え、入力電流Ｉａｐｄからバイパス電流Ｉａｏｃ１を差し引くことによって得られる電流信号Ｉｉｎに応じた電圧信号Ｖｔｉａを生成する。ＴＩＡコア部１４は、電圧信号Ｖｔｉａを帰還制御回路１６及び差動増幅回路１７（差動増幅器１７ａ）に出力する。電流信号Ｉｉｎの大きさに対する電圧信号Ｖｔｉａの大きさの比であるＴＩＡコア部１４の利得は、帰還抵抗素子１４ｂの抵抗値（トランスインピーダンス）によって決まる。
【００４１】
ダミーＴＩＡ部１５は、電圧信号である参照電圧信号Ｖｒｅｆを生成する回路である。ダミーＴＩＡ部１５は、生成した参照電圧信号Ｖｒｅｆを帰還制御回路１６及び差動増幅回路１７（差動増幅器１７ａ）に出力する。参照電圧信号Ｖｒｅｆは、差動増幅回路１７において単一の電圧信号Ｖｔｉａを差動信号Ｖｏｕｔに変換するために用いられ、所定の電圧値を有する。例えば、参照電圧信号Ｖｒｅｆの電圧値は、入力電流Ｉａｐｄが０である場合の電圧信号Ｖｔｉａの値に設定される。ダミーＴＩＡ部１５は、アンプ１５ａと帰還抵抗素子１５ｂとを備える。例えば、ＴＩＡコア部１４とダミーＴＩＡ部１５とは、互いに同様の構成を有する。
【００４２】
帰還制御回路１６は、電圧信号Ｖｔｉａと参照電圧信号Ｖｒｅｆとの差に応じてバイパス電流Ｉａｏｃ１を生成する回路である。帰還制御回路１６には、電圧信号Ｖｔｉａと参照電圧信号Ｖｒｅｆとが入力される。帰還制御回路１６は、電圧信号Ｖｔｉａに含まれるＤＣ成分を含む低周波成分のみを増幅することによって、バイパス電流Ｉａｏｃ１を生成する。帰還制御回路１６の出力端子はＴＩＡコア部１４の入力端子に接続されており、帰還制御回路１６が生成するバイパス電流Ｉａｏｃ１は帰還制御回路１６に向かって流れるので、入力電流Ｉａｐｄからバイパス電流Ｉａｏｃ１が差し引かれる。言い換えると、帰還制御回路１６は、入力電流Ｉａｐｄからバイパス電流Ｉａｏｃ１を差し引くことによって電流信号Ｉｉｎを生成する。これにより、入力電流Ｉａｐｄに含まれるＤＣ成分がバイパス電流Ｉａｏｃ１によって除去され、ＴＩＡコア部１４には入力電流Ｉａｐｄに含まれるＡＣ成分のみが電流信号Ｉｉｎとして入力される。入力電流Ｉａｐｄからバイパス電流Ｉａｏｃ１が差し引かれることによって、電圧信号Ｖｔｉａの平均値と参照電圧信号Ｖｒｅｆとが一致する。これにより、入力電流ＩａｐｄによりＴＩＡコア部１４で発生するＤＣオフセットが除去される。その結果、バースト光信号の強度が強く、入力電流Ｉａｐｄに応じた電圧信号が後述の差動増幅器１７ｂの飽和による振幅制限を受ける場合であっても、当該電圧信号のデューティ比の変化が抑制される。
【００４３】
図４を用いて帰還制御回路１６の詳細について説明する。図４は、図３に示された帰還制御回路の一例を示す図である。帰還制御回路１６の入力端子１６ａは、ダミーＴＩＡ部１５の出力端子に接続されており、参照電圧信号Ｖｒｅｆが入力端子１６ａに入力される。帰還制御回路１６の入力端子１６ｂは、ＴＩＡコア部１４の出力端子に接続されており、電圧信号Ｖｔｉａが入力端子１６ｂに入力される。帰還制御回路１６の出力端子１６ｃに、電圧信号Ｖｔｉａと参照電圧信号Ｖｒｅｆとの差に応じたバイパス電流Ｉａｏｃ１が出力される。帰還制御回路１６は、差動増幅器２１と、抵抗素子２２ａ，２２ｂ，２３ａ，２３ｂと、スイッチ２４ａ，２４ｂと、コンデンサ２５と、ＯＴＡ２６と、を備えている。本実施形態では、抵抗素子２２ａと抵抗素子２２ｂとは、互いに同一の抵抗値Ｒ１を有し、抵抗素子２３ａと抵抗素子２３ｂとは、互いに同一の抵抗値Ｒ２を有する。
【００４４】
差動増幅器２１には、入力端子１６ａ，１６ｂを介して参照電圧信号Ｖｒｅｆ及び電圧信号Ｖｔｉａが入力される。差動増幅器２１の出力端子の一方（逆相出力端子）は、抵抗素子２２ａの一端及びスイッチ２４ａの一端に接続される。差動増幅器２１の出力端子の他方（正相出力端子）は、抵抗素子２２ｂの一端及びスイッチ２４ｂの一端に接続される。抵抗素子２２ａの他端及びスイッチ２４ａの他端は、抵抗素子２３ａの一端に接続される。抵抗素子２２ｂの他端及びスイッチ２４ｂの他端は、抵抗素子２３ｂの一端に接続される。つまり、抵抗素子２２ａとスイッチ２４ａとは、互いに並列に接続され、抵抗素子２２ｂとスイッチ２４ｂとは、互いに並列に接続される。抵抗素子２３ａの他端は、ＯＴＡ２６の正相入力端子に接続され、抵抗素子２３ｂの他端は、ＯＴＡ２６の逆相入力端子に接続される。抵抗素子２３ａの他端及び抵抗素子２３ｂの他端は、コンデンサ２５を介して互いに接続される。言い換えると、コンデンサ２５は、ＯＴＡ２６の差動入力間に挿入されている。ＯＴＡ２６の出力端子は、帰還制御回路１６の出力端子１６ｃを構成する。
【００４５】
差動増幅器２１は、参照電圧信号Ｖｒｅｆと電圧信号Ｖｔｉａとの電圧差を増幅することによって差動信号を生成する。差動増幅器２１は、生成した差動信号を出力する。差動増幅器２１から出力される差動信号は、逆相出力端子から出力される逆相信号と、正相出力端子から出力される正相信号と、を含む。スイッチ２４ａ，２４ｂは、例えば、トランスファーゲートスイッチである。スイッチ２４ａ，２４ｂには、検出回路１９からスイッチ信号ＳＷ，ＳＷＢが入力される。スイッチ信号ＳＷ，ＳＷＢは、ハイレベル及びローレベルの状態を含む信号である。スイッチ信号ＳＷの論理値とスイッチ信号ＳＷＢの論理値は、互いに反対である。例えば、スイッチ信号ＳＷＢは、スイッチ信号ＳＷが反転回路（ＮＯＴ回路）に入力されることによって生成される。スイッチ信号ＳＷ（スイッチ信号ＳＷＢ）によって、スイッチ２４ａ，２４ｂは制御される。スイッチ２４ａ，２４ｂは、スイッチ信号ＳＷ，ＳＷＢに応じて開状態（オフ状態）又は閉状態（オン状態）に切り替わる。ここでは、スイッチ信号ＳＷがハイレベル（スイッチ信号ＳＷＢがローレベル）である場合、スイッチ２４ａ，２４ｂは開状態に維持される。スイッチ信号ＳＷがローレベル（スイッチ信号ＳＷＢがハイレベル）である場合、スイッチ２４ａ，２４ｂは閉状態に維持される。スイッチ信号ＳＷ，ＳＷＢの詳細は後述する。
【００４６】
ＯＴＡ２６は、オペレーショナルトランスコンダクタンスアンプ(Operational  Transconductance  Amplifier)であり、電圧信号を電流信号に変換する回路である。ＯＴＡ２６は、公知の構成を有する回路であり、例えば、差動増幅回路にカレントミラー回路が付加された構成を有する。ＯＴＡ２６は、トランスコンダクタンスＧｍを有しており、ＯＴＡ２６の入出力インピーダンスは例えば無限大である。ＯＴＡ２６の単一の出力端子（出力端子１６ｃ）に流れるバイパス電流Ｉａｏｃ１は、式（１）に示されるように、ＯＴＡ２６に入力される電圧Ｖｉｎｐと電圧Ｖｉｎｎとの差である入力差動電圧にトランスコンダクタンスＧｍを乗算することによって求められる。電圧Ｖｉｎｐと電圧Ｖｉｎｎとの差は、電圧信号Ｖｔｉａと参照電圧信号Ｖｒｅｆとの差の積分値に応じて変化するので、バイパス電流Ｉａｏｃ１は電圧信号Ｖｔｉａと参照電圧信号Ｖｒｅｆとの差の積分値に応じて生成される。入力差動電圧（バイパス電流Ｉａｏｃ１の電流値）が正の値である場合、バイパス電流Ｉａｏｃ１は、ＯＴＡ２６（帰還制御回路１６）から外部に向かって流れる。入力差動電圧（バイパス電流Ｉａｏｃ１の電流値）が負の値である場合、バイパス電流Ｉａｏｃ１は、帰還制御回路１６の外部からＯＴＡ２６（帰還制御回路１６）に向かって流れる。この場合、入力電流Ｉａｐｄからバイパス電流Ｉａｏｃ１が差し引かれる。
【数１】
2020010202.tif 000003
【００４７】
帰還制御回路１６は、時定数を有するとともに、時定数の値によって調整される応答速度でバイパス電流Ｉａｏｃ１を制御する。帰還制御回路１６の時定数の値は、スイッチ２４ａ，２４ｂの開閉状態及び回路素子の定数によって定まる。帰還制御回路１６の時定数の値は、スイッチ２４ａ，２４ｂが開状態であるときに時定数τ１（第１時定数）であり、スイッチ２４ａ，２４ｂが閉状態であるときに時定数τ２（第２時定数）である。スイッチ信号ＳＷがローレベルである場合、スイッチ２４ａ，２４ｂが開状態であるので、時定数τ１は、式（２）に示されるように、抵抗素子２２ａ，２２ｂの抵抗値Ｒ１、抵抗素子２３ａ，２３ｂの抵抗値Ｒ２、及びコンデンサ２５の容量Ｃ１によって定まる。一方、スイッチ信号ＳＷがハイレベルである場合、スイッチ２４ａ，２４ｂが閉状態であるので、スイッチ２４ａ，２４ｂと抵抗素子２２ａ，２２ｂとによって構成される並列回路の抵抗値は０に略等しい。このため、時定数τ２は、式（３）に示されるように、抵抗値Ｒ２と容量Ｃ１とによって定まる。
【数２】
2020010202.tif 000004
【数３】
2020010202.tif 000005
【００４８】
式（２），（３）に示されるように、時定数τ２は時定数τ１よりも小さい。つまり、帰還制御回路１６の時定数が時定数τ２に設定されている場合、帰還制御回路１６がバイパス電流Ｉａｏｃ１を制御する応答速度は、帰還制御回路１６の時定数が時定数τ１に設定されている場合に比べて速い。言い換えると、ハイレベルのスイッチ信号ＳＷ（ハイレベルの状態に維持されているスイッチ信号ＳＷ）が帰還制御回路１６に入力されているとき、帰還制御回路１６によって調整されるバイパス電流Ｉａｏｃ１の単位時間当たり時間変化は、ローレベルのスイッチ信号ＳＷ（ローレベルの状態に維持されているスイッチ信号ＳＷ）が帰還制御回路１６に入力されているときと比べて大きい。なお、帰還制御回路１６の時定数が変化することによって、帰還制御回路１６の制御ループにおける一巡伝達関数の直流利得に変化は生じず、時定数の切り替えによってバイパス電流Ｉａｏｃ１の値が不連続にはならない。なお、帰還制御回路１６の差動増幅器２１は差動信号を出力するが、帰還制御回路１６は、差動増幅器２１に代えて単一の出力信号を出力するシングルエンド形の差動増幅器を備えてもよい。この場合、帰還制御回路１６は、上述と同様にバイパス電流Ｉａｏｃ１を生成してもよい。
【００４９】
差動増幅回路１７は、電圧信号Ｖｔｉａと参照電圧信号Ｖｒｅｆとの差（差分）に応じて、正相信号Ｖｏｕｔｐ及び逆相信号Ｖｏｕｔｎを含む差動信号Ｖｏｕｔを生成する回路である。差動増幅回路１７は、差動増幅器１７ａと差動増幅器１７ｂとを備えている。差動増幅器１７ａは、電圧信号Ｖｔｉａと参照電圧信号Ｖｒｅｆとの差分を増幅することによって、差動信号を生成する。差動増幅器１７ａは、生成した差動信号を差動増幅器１７ｂに出力する。差動増幅器１７ｂは、差動増幅器１７ａから出力された差動信号を増幅することによって、正相信号Ｖｏｕｔｐ及び逆相信号Ｖｏｕｔｎを含む差動信号Ｖｏｕｔを生成する。差動増幅回路１７（差動増幅器１７ｂ）は、差動信号Ｖｏｕｔをトランスインピーダンス増幅回路１１の出力端子１１ｂ，１１ｃを介して、リミット増幅器１２に出力する。また、差動増幅回路１７は、差動信号Ｖｏｕｔを帰還制御回路１８及び検出回路１９に出力する。
【００５０】
帰還制御回路１８は、差動増幅回路１７に帰還制御を行うことによって差動信号Ｖｏｕｔに含まれるＤＣオフセット（直流オフセット）を除去する回路である。電圧信号Ｖｔｉａの平均値と参照電圧信号Ｖｒｅｆの電圧値が一致していても、差動増幅回路１７において発生する雑音によって、電圧信号Ｖｔｉａの平均値と参照電圧信号Ｖｒｅｆとの差分が差動増幅回路１７によって増幅される。このため、差動信号ＶｏｕｔにＤＣオフセットが生じるおそれがある。差動信号Ｖｏｕｔに含まれるＤＣオフセットとは、正相信号Ｖｏｕｔｐに含まれるＤＣ成分の電位と逆相信号Ｖｏｕｔｎに含まれるＤＣ成分の電位との差分である。帰還制御回路１８の正相出力端子及び逆相出力端子は、それぞれ差動増幅器１７ａの出力抵抗素子（不図示）に接続される。帰還制御回路１８は、正相信号Ｖｏｕｔｐに含まれるＤＣ成分の電位と逆相信号Ｖｏｕｔｎに含まれるＤＣ成分の電位とが互いに一致するように動作する。具体的には、帰還制御回路１８は、正相信号Ｖｏｕｔｐと逆相信号Ｖｏｕｔｎとに含まれるＤＣ成分を含む低周波数成分の差分のみを増幅することによって、当該差分に応じたバイパス電流Ｉａｏｃ２ｐ，Ｉａｏｃ２ｎを生成する。なお、帰還制御回路１８は公知の帰還制御回路と同様の構成を有するので、帰還制御回路１８の構成についての詳細な説明を省略する。帰還制御回路１８が帰還制御を行うことによって、差動増幅器１７ａから出力される差動信号に含まれるＤＣ成分の電位が調整され、差動信号Ｖｏｕｔの電圧の平均値が０に略等しくなる。
【００５１】
検出回路１９は、バースト光信号の開始及び終了を検出する回路である。検出回路１９は、差動信号Ｖｏｕｔに基づいてバースト光信号の強度をモニタするとともに、制御閾値を調整する。検出回路１９は、ＢＴＧ（Burst  Timing  Generator）とも称される。検出回路１９は、バースト光信号の開始及び終了を検出することによって、帰還制御回路１６に時定数を切り替えるためのスイッチ信号ＳＷを出力する。本実施形態では、検出回路１９は、差動信号Ｖｏｕｔのピーク値Ｖｐ１（第３ピーク値）及び差動信号Ｖｏｕｔの平均電圧ピーク値Ｖａｖｅに基づいてバースト光信号の開始を検出する。具体的には、検出回路１９は、ピーク値Ｖｐ１が、閾値Ｖｔｈ１（第２閾値）よりも大きくなることで、バースト光信号の開始を検出する。閾値Ｖｔｈ１は、平均電圧ピーク値Ｖａｖｅに応じて生成される。また、検出回路１９は、逆相信号Ｖｏｕｔｎのピーク値Ｖｐ２（第２ピーク値）及び正相信号Ｖｏｕｔｐのピーク値Ｖｐ３（第１ピーク値）に基づいて、バースト光信号の終了を検出する。具体的には、検出回路１９は、ピーク値Ｖｐ２が、閾値Ｖｔｈ２（第１閾値）よりも大きくなることで、バースト光信号の終了を検出する。閾値Ｖｔｈ２は、ピーク値Ｖｐ３に応じて生成される。
【００５２】
検出回路１９は、スイッチ信号ＳＷを帰還制御回路１６に出力する。なお、スイッチ信号ＳＷは、初期状態では、ローレベルに設定されている。つまり、初期状態では、帰還制御回路１６の時定数は、時定数τ１に設定されている。検出回路１９は、バースト光信号の開始又は終了を検出した場合、スイッチ信号ＳＷをローレベルからハイレベルに切り替える。ここでは、検出回路１９は、所定期間、スイッチ信号ＳＷをハイレベルに維持する。帰還制御回路１６にハイレベルに維持されたスイッチ信号ＳＷが入力されることにより、帰還制御回路１６の時定数は、時定数τ１から時定数τ２に切り替えられる。所定期間が経過すると、検出回路１９は、スイッチ信号ＳＷをハイレベルからローレベルに切り替える。これにより、帰還制御回路１６の時定数は、時定数τ２から時定数τ１に切り替えられる。なお、本実施形態では、検出回路１９がハイレベルのスイッチ信号ＳＷを出力し続ける所定期間は、プリアンブル信号の期間Ｔｓよりも短い。検出回路１９は、バースト光信号の開始又は終了を検出するたびに、上述のスイッチ信号ＳＷの切替え動作を行う。このように、検出回路１９は、バースト光信号の開始又は終了を検出したときに、スイッチ信号ＳＷの切替え動作によって、帰還制御回路１６の時定数を時定数τ１から時定数τ２に切り替える。
【００５３】
図５〜図９を用いて検出回路１９の詳細について説明する。図５は、図３に示された検出回路を示す回路図である。図６の（ａ）は、図５に示された差動ピーク保持回路を示す回路図である。図６の（ｂ）は、図５に示された閾値生成回路を示す回路図である。図７の（ａ）は、図５に示された単相ピーク保持回路を示す回路図である。図７の（ｂ）は、図５に示された閾値生成回路を示す回路図である。図８の（ａ）は、図５に示されたエッジ検出回路を示す回路図である。図８の（ｂ）は、図５に示されたエッジ検出回路の動作を示すタイミングチャートである。図９の（ａ）は、図５に示されたスイッチ信号生成回路を示す回路図である。図９の（ｂ）は、図５に示されたスイッチ信号生成回路の動作を示すタイミングチャートである。
【００５４】
図５に示される検出回路１９は、レベルモニタ回路３１と、コンパレータ回路３２ａ，３２ｂと、エッジ検出回路３３ａ，３３ｂと、ＸＯＲ回路３４と、スイッチ信号生成回路３５と、を備えている。検出回路１９の入力端子１９ａには正相信号Ｖｏｕｔｐが入力され、検出回路１９の入力端子１９ｂには逆相信号Ｖｏｕｔｎが入力される。
【００５５】
レベルモニタ回路３１は、差動信号Ｖｏｕｔの振幅等を監視する回路である。具体的には、レベルモニタ回路３１は、ピーク値Ｖｐ１、平均電圧ピーク値Ｖａｖｅ、ピーク値Ｖｐ２、及びピーク値Ｖｐ３を検出する。レベルモニタ回路３１は、閾値Ｖｔｈ１及び閾値Ｖｔｈ２を生成する。レベルモニタ回路３１は、ピーク値Ｖｐ１及び閾値Ｖｔｈ１をコンパレータ回路３２ａに出力し、ピーク値Ｖｐ２及び閾値Ｖｔｈ２をコンパレータ回路３２ｂに出力する。レベルモニタ回路３１は、差動ピーク保持回路３６と、閾値生成回路３７（第２閾値生成回路）と、単相ピーク保持回路３８と、閾値生成回路３９（第１閾値生成回路）と、を備えている。正相信号Ｖｏｕｔｐは、入力端子１９ａを介して差動ピーク保持回路３６、閾値生成回路３７、及び閾値生成回路３９に入力される。逆相信号Ｖｏｕｔｎは、入力端子１９ｂを介して差動ピーク保持回路３６、閾値生成回路３７、及び単相ピーク保持回路３８に入力される。つまり、差動ピーク保持回路３６及び閾値生成回路３７には差動信号Ｖｏｕｔが入力される。
【００５６】
差動ピーク保持回路３６は、差動信号Ｖｏｕｔのピーク値Ｖｐ１を検出する回路である。差動ピーク保持回路３６は、検出したピーク値Ｖｐ１をコンパレータ回路３２ａに出力する。図６の（ａ）に示されるように、差動ピーク保持回路３６は、トランジスタ４１，４２と、電流源４３，４４と、コンデンサ４５と、を備えている。トランジスタ４１のベースは、入力端子１９ａに接続され、トランジスタ４２のベースは入力端子１９ｂに接続される。トランジスタ４１，４２のコレクタは、電源電圧ＶＣＣに接続される。トランジスタ４１，４２のエミッタは、出力端子３６ａに接続される。電流源４３の一端が出力端子３６ａ（トランジスタ４１，４２のエミッタ）に接続され、電流源４３の他端が接地電位ＧＮＤに接続される。電流源４４の一端が電源電圧ＶＣＣに接続され、電流源４４の他端が出力端子３６ａ（トランジスタ４１，４２のエミッタ）に接続される。コンデンサ４５は、電流源４３に並列に接続される。つまり、コンデンサ４５の一端は出力端子３６ａに接続され、コンデンサ４５の他端は接地電位ＧＮＤに接続される。コンデンサ４５は、容量Ｃｈ１を有する。電流源４３は、電流Ｉｈ１を生成し、電流源４４は、電流Ｉｓ１を生成する。電流源４３，４４は、接地電位ＧＮＤに向かう方向に電流Ｉｈ１，Ｉｓ１を流す。コンデンサ４５の両端に発生する充電電圧が、ピーク値Ｖｐ１として差動ピーク保持回路３６から出力される。
【００５７】
差動ピーク保持回路３６では、トランジスタ４１，４２のベースに入力される入力信号に応じて、コンデンサ４５が充電される。トランジスタ４１，４２のいずれか一方がオン状態であるときに、コンデンサ４５に充電電流が流れ、コンデンサ４５に電荷が蓄えられる。このとき、コンデンサ４５の両端に発生する充電電圧が、ピーク値Ｖｐ１に相当する。電流源４３は、コンデンサ４５に蓄えられた電荷を放出（放電）させる。電流Ｉｓ１の電流値は、電流Ｉｈ１の電流値よりも小さく設定されている。電流源４３，４４は、トランジスタ４１，４２をバイアスする。つまり、電流源４３，４４によって、トランジスタ４１，４２の動作基準電位が設定される。電流源４３，４４により生成される合成電流によって、コンデンサ４５を放電させる方向に放電電流が流れる。
【００５８】
差動信号Ｖｏｕｔの振幅が増加していくと、正相信号Ｖｏｕｔｐと逆相信号Ｖｏｕｔｎとのピーク値はそれぞれ大きくなっていく。トランジスタ４１は、正相信号Ｖｏｕｔｐの振幅が所定値より大きくなると、オン状態となり、トランジスタ４２は、逆相信号Ｖｏｕｔｎの振幅が所定値より大きくなるとオン状態となる。所定値は、例えば、トランジスタ４１，４２がオフ状態からオン状態に変化するベース−エミッタ間の電圧値によって定まる。正相信号Ｖｏｕｔｐ及び逆相信号Ｖｏｕｔｎのいずれか一方の振幅が所定値より大きくなると、コンデンサ４５が充電される。差動信号Ｖｏｕｔの振幅の増加が止まると、コンデンサ４５に流れる充電電流は小さくなり、電流Ｉｈ１及び電流Ｉｓ１の差である放電電流とトランジスタ４１，４２を介した充電電流とが平衡状態になることで、コンデンサ４５の充電電圧が安定する。このときの充電電圧がピーク値Ｖｐ１（ピーク電位）に対応する。
【００５９】
差動信号Ｖｏｕｔの振幅が小さくなっていくと、コンデンサ４５に流れる充電電流が更に小さくなり、コンデンサ４５からの放電が開始する。このとき、電流源４３，４４のインピーダンスは非常に高く、トランジスタ４１，４２がオフ状態となるため、コンデンサ４５の放電時の時定数は充電時の時定数より大きい。このため、ピーク値Ｖｐ１は所定の期間、略一定に維持（保持）される。差動信号Ｖｏｕｔには相補的な正相信号Ｖｏｕｔｐ及び逆相信号Ｖｏｕｔｎが含まれ、相補的に（交互に）トランジスタ４１とトランジスタ４２がオン状態となるので、差動ピーク保持回路３６は、差動信号Ｖｏｕｔに対する全波整流に対応する動作（検出）を行う。つまり、差動信号Ｖｏｕｔに含まれるデータの遷移区間を除いて、コンデンサ４５がほぼ充電状態となりピーク値Ｖｐ１が維持される。
【００６０】
閾値生成回路３７は、差動信号Ｖｏｕｔの平均電圧に応じて閾値Ｖｔｈ１を生成する回路である。閾値生成回路３７は、平均電圧ピーク値Ｖａｖｅを検出し、バースト光信号の有無（開始）を判定するための閾値Ｖｔｈ１をコンパレータ回路３２ａに出力する。平均電圧ピーク値Ｖａｖｅは、差動信号Ｖｏｕｔの平均電圧のピーク値に相当する。図６の（ｂ）に示されるように、閾値生成回路３７は、抵抗素子４６，４７と、コンデンサ４８と、トランジスタ４９，５０と、電流源５１，５２と、抵抗素子５３と、コンデンサ５４と、を備えている。電流源５１は、電流Ｉｈ２を生成し、電流源５２は、電流Ｉｓ２を生成する。コンデンサ５４は、容量Ｃｈ２を有する。
【００６１】
閾値生成回路３７では、入力端子１９ａに抵抗素子４６の一端が接続され、入力端子１９ｂに抵抗素子４７の一端が接続される。抵抗素子４６，４７の他端は互いに接続される。抵抗素子４６と抵抗素子４７との接続点（ノード）は、コンデンサ４８を介して接地電位ＧＮＤに接続される。また、抵抗素子４６と抵抗素子４７との接続点は、トランジスタ４９，５０のベースに接続される。トランジスタ４９，５０のコレクタは、電源電圧ＶＣＣに接続される。トランジスタ４９，５０のエミッタは、互いに並列に接続された電流源５１とコンデンサ５４とから構成される並列回路を介して接地電位ＧＮＤに接続される。また、トランジスタ４９，５０のエミッタは、抵抗素子５３を介して出力端子３７ａに接続される。電源電圧ＶＣＣと出力端子３７ａとの間に電流源５２が接続される。
【００６２】
抵抗素子４６の抵抗値と抵抗素子４７の抵抗値とは、互いに同一である。これにより、抵抗素子４６と抵抗素子４７との接続点において差動信号Ｖｏｕｔの平均電圧（コモン電位）が検出される。コンデンサ４８によって、コモンモードの高周波雑音がバイパスされる。閾値生成回路３７は、差動信号Ｖｏｕｔの平均電圧のピーク値を維持する。これにより、差動信号Ｖｏｕｔの平均電圧ピーク値Ｖａｖｅが、トランジスタ４９，５０のエミッタの電位（コンデンサ５４の両端電圧）として検出される。抵抗素子５３に電流源５２から電流Ｉｓ２が流れることによって、トランジスタ４９，５０のエミッタの電位が、抵抗素子５３の両端の電圧Ｖｓ２だけＤＣオフセットされる。つまり、平均電圧ピーク値Ｖａｖｅ（トランジスタ４９，５０のエミッタの電位）に抵抗素子５３の両端に発生する電圧Ｖｓ２を加えることによって閾値Ｖｔｈ１が生成される。言い換えると、差動信号Ｖｏｕｔの平均電圧のピーク値に電圧Ｖｓ２を加算することで閾値Ｖｔｈ１が生成される。
【００６３】
本実施形態では、差動ピーク保持回路３６のトランジスタ４１，４２と閾値生成回路３７のトランジスタ４９，５０とは、全て同じサイズのトランジスタによって構成される。電流Ｉｈ１と電流Ｉｈ２との電流値が、互いに同一となるように、電流源４３，５１は構成される。電流Ｉｓ１と電流Ｉｓ２との電流値が、互いに同一となるように、電流源４４，５２は構成される。これら電流Ｉｈ１，Ｉｈ２，Ｉｓ１，Ｉｓ２の設定により、トランジスタ４１，４２のコレクタ電流密度が互いに同じとなる。また、雑音に対するフィルタリング効果を一致させるために、容量Ｃｈ１と容量Ｃｈ２とが互いに同一となるようにコンデンサ４５，５４が構成されてもよい。
【００６４】
単相ピーク保持回路３８は、逆相信号Ｖｏｕｔｎのピーク値Ｖｐ２（バースト光信号のボトム値に対応）を検出する回路である。単相ピーク保持回路３８は、ピーク値Ｖｐ２をコンパレータ回路３２ｂに出力する。図７の（ａ）に示されるように、単相ピーク保持回路３８は、トランジスタ５５と、電流源５６，５７と、コンデンサ５８と、を備えている。電流源５６は、電流Ｉｈ３を生成し、電流源５７は、電流Ｉｓ３を生成する。コンデンサ５８は、容量Ｃｈ３を有する。トランジスタ５５のベースは入力端子１９ｂに接続され、トランジスタ５５のベースに逆相信号Ｖｏｕｔｎが入力される。トランジスタ５５のコレクタは、電源電圧ＶＣＣに接続される。トランジスタ５５のエミッタは、出力端子３８ａに接続される。また、トランジスタ５５のエミッタは、互いに並列に接続された電流源５６とコンデンサ５８とから構成される並列回路を介して接地電位ＧＮＤに接続される。電源電圧ＶＣＣと出力端子３８ａとの間に電流源５７が接続される。
【００６５】
単相ピーク保持回路３８では、逆相信号Ｖｏｕｔｎによってコンデンサ５８が充電される。差動ピーク保持回路３６と同様に、トランジスタ５５は、逆相信号Ｖｏｕｔｎの振幅が所定値よりも大きくなると、オン状態となり、コンデンサ５８に電荷が蓄えられる。電流源５６は、コンデンサ５８に蓄えられた電荷を放出（放電）させる。電流Ｉｓ３の電流値は、電流Ｉｈ３の電流値よりも小さく設定されている。電流源５６，５７は、トランジスタ５５をバイアスする。つまり、電流源５６，５７によって、トランジスタ５５の動作電圧の基準が設定される。電流源５６，５７により生成される合成電流によって、コンデンサ５８を放電させる方向に放電電流が流れる。
【００６６】
逆相信号Ｖｏｕｔｎの振幅が増加すると、逆相信号Ｖｏｕｔｎのピーク値は大きくなっていく。トランジスタ５５は、逆相信号Ｖｏｕｔｎの振幅が所定値よりも大きくなるとオン状態となる。トランジスタ５５がオン状態となったときに、コンデンサ５８に充電電流が流れ、コンデンサ５８が充電される。逆相信号Ｖｏｕｔｎの振幅の増加が止まると、コンデンサ５８に流れる充電電流は小さくなり、電流Ｉｈ３から電流Ｉｓ３を差し引くことで得られる放電電流と、トランジスタ５５を介した充電電流とが平衡状態になることによって、コンデンサ５８の両端電圧が安定する。このときのコンデンサ５８の両端電圧が逆相信号Ｖｏｕｔｎのピーク値Ｖｐ２に対応する。逆相信号Ｖｏｕｔｎの振幅がさらに小さくなっていくと、コンデンサ５８に流れる充電電流がさらに小さくなり、コンデンサ５８からの放電が開始する。このとき、電流源５６，５７のインピーダンスは非常に高く、コンデンサ５８の放電時の時定数は充電時の時定数よりも大きい。このため、ピーク値Ｖｐ２は所定の期間、略一定に維持される。差動ピーク保持回路３６と異なり単相ピーク保持回路３８に入力される信号は、片相の逆相信号Ｖｏｕｔｎであるので、単相ピーク保持回路３８は、差動信号Ｖｏｕｔに対する半波整流に対応する動作（検出）を行う。
【００６７】
閾値生成回路３９は、ピーク値Ｖｐ３に応じて閾値Ｖｔｈ２を生成する回路である。閾値生成回路３９は、ピーク値Ｖｐ３を検出し、閾値Ｖｔｈ２をコンパレータ回路３２ｂに出力する。図７の（ｂ）に示されるように、閾値生成回路３９は、トランジスタ５９と、電流源６０，６１と、抵抗素子６２と、コンデンサ６３と、を備えている。電流源６０は、電流Ｉｈ４を生成し、電流源６１は、電流Ｉｓ４を生成する。コンデンサ６３は、容量Ｃｈ４を有する。閾値生成回路３９は、抵抗素子６２を除き、単相ピーク保持回路３８と同様の構成を有している。トランジスタ５９のベースは入力端子１９ａに接続され、トランジスタ５９のベースには正相信号Ｖｏｕｔｐが入力される。トランジスタ５９のコレクタは電源電圧ＶＣＣに接続される。トランジスタ５９のエミッタは、互いに並列に接続された電流源６０とコンデンサ６３とによって構成される並列回路を介して接地電位ＧＮＤに接続される。また、トランジスタ５９のエミッタは、抵抗素子６２を介して出力端子３９ａに接続される。電源電圧ＶＣＣと出力端子３９ａとの間に、電流源６１が接続される。
【００６８】
閾値生成回路３９は、単相ピーク保持回路３８と同様に、片相の入力信号に対してピーク値を維持する動作を行い、ピーク値Ｖｐ３がトランジスタ４９のエミッタ電位として検出される。抵抗素子６２に電流Ｉｓ４が流れることによって、このエミッタ電位に対して抵抗素子６２の両端に発生する電圧Ｖｓ４だけＤＣオフセットされた電位が、閾値Ｖｔｈ２として生成される。閾値生成回路３９は、単相ピーク保持回路３８と同様にピーク値を検出する回路であるが、入力信号が正相信号Ｖｏｕｔｐであるために、振幅が大きいバースト光信号が終了した瞬間、正相信号Ｖｏｕｔｐの電圧値は低くなり、閾値Ｖｔｈ２は、高い電圧値からピーク値Ｖｐ２と比較して速い速度で低下する。
【００６９】
本実施形態では、単相ピーク保持回路３８のトランジスタ５５と、閾値生成回路３９のトランジスタ５９とは、同じサイズのトランジスタによって構成される。電流Ｉｈ３と電流Ｉｈ４との電流値が互いに同じになるように、電流源５６，６０は構成される。電流Ｉｓ３と電流Ｉｓ４との電流値が互いに同じになるように、電流源５７，６１は構成される。これら電流Ｉｈ３，Ｉｈ４，Ｉｓ３，Ｉｓ４の電流値の設定により、トランジスタ５５，５９のコレクタ電流密度が、互いに同じとなる。また、雑音に対するフィルタリング効果を一致させるため、コンデンサ５８の容量Ｃｈ３とコンデンサ６３の容量Ｃｈ４とが互いに同じになるように、コンデンサ５８，６３が構成されてもよい。
【００７０】
さらに、容量Ｃｈ３，Ｃｈ４は、連続した同符号の信号を有するバースト光信号が入力された場合に、放電による誤動作が起きないように設定されてもよい。例えば、信号の伝送速度が１０Ｇｂ／ｓ（ｂｐｓ；ビット毎秒）である通信システムにおいて、７２ｂｉｔを設定ビット数として同一符号連続耐性を満たすように容量Ｃｈ３，Ｃｈ４が設定される。なお、伝送速度が１０Ｇｂ／ｓである通信システムでは、１シンボルの信号毎に１００ｐｓｅｃが割り当てられる。この場合、コンデンサ５８，６３において、上述の設定ビット数に相当する信号の期間に対して少なくとも２倍程度の値を有する放電時定数で放電が行われるように、単相ピーク保持回路３８及び閾値生成回路３９が構成されてもよい。例えば、コンデンサ５８，６３が放電するときの放電時定数が１４．４ｎｓｅｃ以上に設定されてもよい。
【００７１】
一方、バースト光信号の終了の検出において、放電時定数が大きすぎると、検出が遅れてしまうおそれがある。単相ピーク保持回路３８における放電時定数は、電流源５６，５７のインピーダンスが無限大であるとすると、電流Ｉｈ３の電流値から電流Ｉｓ３の電流値を減算した値を容量Ｃｈ３で除算することにより得られる値によって決まる。差動ピーク保持回路３６、閾値生成回路３７、及び閾値生成回路３９における放電時定数も、単相ピーク保持回路３８と同様に決まる。例えば、電流Ｉｈ３の電流値から電流Ｉｓ３の電流値を減算した値が１０μＡであり、容量Ｃｈ３が１０ｐＦであるとした場合、信号振幅が１００ｍＶであるとすると、１４．４ｎｓｅｃでの電圧変化は１４．４ｍＶとなり、１４．４％の振幅低下に相当する。１００ｎｓｅｃでの電圧変化は１００ｍＶとなり、０％まで振幅が低下する。このため、バースト光信号の終了の検出に影響する遅延時間は、最大でも１００ｎｓｅｃ程度である。
【００７２】
バースト光信号の開始の検出では、ピーク値Ｖｐ１と閾値Ｖｔｈ１とを比較することによって、バースト光信号の開始時のエッジが検出される。ピーク値Ｖｐ１は、差動信号Ｖｏｕｔを全波整流することで得られる電圧であり、バースト光信号の開始に対し高速に応答できる。一方、ピーク値Ｖｐ１をバースト光信号の終了時における立下りの検出に用いると、ピーク値Ｖｐ１の応答は、帰還制御回路１６により低速状態の帰還制御が行われている残留ＤＣオフセットの変化に放電時定数分遅れて追従するので、ピーク値Ｖｐ１の応答時間が遅くなってしまう。一方、ピーク値Ｖｐ２と閾値Ｖｔｈ２とを比較することによって、バースト光信号の終了時における立下りが検出される。ピーク値Ｖｐ２及び閾値Ｖｔｈ２は、差動信号Ｖｏｕｔを半波整流することで得られる電圧であるので、ピーク値を保持するための放電容量（ピークホールド放電容量）を同符号が連続する場合に誤検出（誤動作）が起きない範囲で小さくしておけば、閾値Ｖｔｈ２がピーク値Ｖｐ２より高速に低下し、バースト光信号の終了時における立下りが検出される。
【００７３】
本実施形態のトランスインピーダンス増幅回路１１では、バースト光信号が受信部９に入力されると、ハイレベル及びローレベルの両方の状態を含む入力電流Ｉａｐｄが入力され、参照電圧信号Ｖｒｅｆと電圧信号Ｖｔｉａとの間に差分が生じる。このため、所定の振幅を有する差動信号Ｖｏｕｔが生成され、差動信号Ｖｏｕｔのピーク値Ｖｐ１は上昇する。バースト光信号が入力される前（インターバル期間）では、ピーク値Ｖｐ１と平均電圧ピーク値Ｖａｖｅとは略同一である。閾値Ｖｔｈ２は、平均電圧ピーク値Ｖａｖｅに電圧Ｖｓ２を加算することで得られるので、ピーク値Ｖｐ１は閾値Ｖｔｈ２よりも小さい。一方、バースト光信号が開始（入力）されると、閾値生成回路３７では差動信号Ｖｏｕｔの平均電圧のピーク値が平均電圧ピーク値Ｖａｖｅとして検出されるので、ピーク値Ｖｐ１は平均電圧ピーク値Ｖａｖｅよりも大きくなる（平均電圧ピーク値Ｖａｖｅの２倍に略等しくなる）。従って、バースト光信号の開始直後に、ピーク値Ｖｐ１が平均電圧ピーク値Ｖａｖｅに応じた閾値Ｖｔｈ１を超えるように、閾値Ｖｔｈ１が設定されることにより、バースト光信号の開始が検出される。例えば、閾値Ｖｔｈ１は、バースト光信号の開始時のピーク値Ｖｐ１及び平均電圧ピーク値Ｖａｖｅを事前に測定することによって設定される。
【００７４】
また、バースト光信号が終了すると、入力電流Ｉａｐｄはローレベルの状態となり、ＴＩＡコア部１４には残存したバイパス電流Ｉａｏｃ１のみが電流信号Ｉｉｎとして入力される。このため、バースト光信号の終了後、逆相信号Ｖｏｕｔｎの振幅が、正相信号Ｖｏｕｔｐの振幅よりも高い状態が継続する。このとき、正相信号Ｖｏｕｔｐはローレベルの状態となる。バースト光信号が入力されている間、逆相信号Ｖｏｕｔｎと正相信号Ｖｏｕｔｐとの振幅は互いに略同じ値であるので、ピーク値Ｖｐ２とピーク値Ｖｐ３は互いに略同一である。閾値Ｖｔｈ２は、ピーク値Ｖｐ３に電圧Ｖｓ４を加えることによって得られるので、ピーク値Ｖｐ２は閾値Ｖｔｈ２よりも小さい。一方、バースト光信号が終了すると、正相信号Ｖｏｕｔｐがローレベルの状態になるので、閾値生成回路３９ではコンデンサ６３の電荷が放電され、ピーク値Ｖｐ３は減少する。単相ピーク保持回路３８ではピーク値Ｖｐ２は略一定に維持される。これにより、ピーク値Ｖｐ２は、ピーク値Ｖｐ３よりも大きくなる。従って、バースト光信号の終了直後に、ピーク値Ｖｐ２がピーク値Ｖｐ３に応じた閾値Ｖｔｈ２を超えるように、閾値Ｖｔｈ２が設定されることにより、バースト光信号の終了が検出される。例えば、閾値Ｖｔｈ２は、バースト光信号の終了時のピーク値Ｖｐ２，Ｖｐ３を事前に測定することによって設定される。
【００７５】
コンパレータ回路３２ａ，３２ｂは、例えば、ヒステリシス特性を有するコンパレータ回路である。具体的には、コンパレータ回路３２ａは、ピーク値Ｖｐ１と閾値Ｖｔｈ１とを比較することによって、比較結果に応じてハイレベル及びローレベルのいずれかの状態の信号ＳＤをエッジ検出回路３３ａに出力する。コンパレータ回路３２ａは、ピーク値Ｖｐ１が閾値Ｖｔｈ１以下である場合、ローレベルの信号ＳＤを出力する。一方、コンパレータ回路３２ａは、ピーク値Ｖｐ１が閾値Ｖｔｈ１よりも大きい場合に、ハイレベルの信号ＳＤを出力する。
【００７６】
コンパレータ回路３２ｂは、ピーク値Ｖｐ２と閾値Ｖｔｈ２とを比較することによって、比較結果に応じてハイレベル及びローレベルのいずれかの状態の信号ＬＯＳをエッジ検出回路３３ｂに出力する。コンパレータ回路３２ｂは、ピーク値Ｖｐ２が閾値Ｖｔｈ２以下である場合、ローレベルの信号ＬＯＳを出力する。一方、ピーク値Ｖｐ２が閾値Ｖｔｈ２よりも大きい場合に、ハイレベルの信号ＬＯＳを出力する。例えば、コンパレータ回路３２ａ，３２ｂのヒステリシス量は、レベルモニタ回路３１において入力信号の変調状態によって発生する雑音に起因する誤検出を防止できる値に設定される。
【００７７】
エッジ検出回路３３ａ，３３ｂは、信号ＳＤ及び信号ＬＯＳそれぞれにおける論理値の変化を検出する回路である。具体的には、エッジ検出回路３３ａは、信号ＳＤにおけるローレベルからハイレベルへの切替（立上りエッジ）を検出する。エッジ検出回路３３ａは、切替を検出したときに、所定の期間、ハイレベルの信号ＲＥをＸＯＲ回路３４に出力する。エッジ検出回路３３ｂは、信号ＬＯＳにおけるローレベルからハイレベルへの切替を検出する。エッジ検出回路３３ｂは、切替を検出したときに所定の期間、ハイレベルの信号ＦＥをＸＯＲ回路３４に出力する。エッジ検出回路３３ａ，３３ｂは、切替を検出していないときは、ローレベルの信号ＲＥ，ＦＥをＸＯＲ回路３４に出力している。エッジ検出回路３３ａ，３３ｂは、互いに同様の構成を有する。
【００７８】
図８の（ａ）に示されるように、エッジ検出回路３３ａ，３３ｂは、抵抗素子６５と、コンデンサ６６と、反転回路６７と、ＡＮＤ回路６８と、を備えている。エッジ検出回路３３ａ，３３ｂの入力端子６４ａには、信号ＳＤ，ＬＯＳが入力される。入力端子６４ａは、抵抗素子６５の一端とＡＮＤ回路６８の一方の入力端子とに接続される。抵抗素子６５の他端は、コンデンサ６６を介して接地電位に接続されるとともに、反転回路６７の入力端子に接続される。反転回路６７の出力端子は、ＡＮＤ回路６８の他方の入力端子に接続される。エッジ検出回路３３ａ，３３ｂでは、抵抗素子６５とコンデンサ６６とによって遅延回路が構成されている。
【００７９】
図８の（ｂ）には、信号ＳＤ，ＬＯＳ、遅延信号Ｖａ、反転信号Ｖｂ、及び信号ＲＥ，ＦＥの時間変化（タイミングチャート）が示されている。図８の（ｂ）に示されるように、反転回路６７の入力端子には、信号ＳＤ，ＬＯＳが時定数τｄ１だけ遅れた遅延信号Ｖａが入力される。時定数τｄ１は、抵抗素子６５の抵抗値とコンデンサ６６の容量とを乗算することで得られる。反転回路６７によって遅延信号Ｖａの論理値が反転された反転信号Ｖｂが、反転回路６７の出力端子から出力される。ＡＮＤ回路６８は、信号ＳＤ，ＬＯＳと反転信号Ｖｂとの論理積を演算し、演算結果を信号ＲＥ，ＦＥとして出力端子６４ｂから出力する。出力端子６４ｂから出力される信号ＲＥ，ＦＥは、入力信号である信号ＳＤ，ＬＯＳがローレベルからハイレベルに切り替わるときのみ、ハイレベルである。このように、エッジ検出回路３３ａ，３３ｂでは、信号ＳＤ，ＬＯＳの立上りエッジが検出され、エッジ検出回路３３ａ，３３ｂは、時定数τｄ１に略等しいパルス幅を有するハイレベルの信号ＲＥ，ＦＥを出力する。なお、ハイレベルの信号ＲＥ，ＦＥのパルス幅は、ハイレベルの信号ＳＤ，ＬＯＳのパルス幅よりも短い。パルス幅は、信号ＲＥ，ＦＥ，ＳＤ，ＬＯＳがハイレベルの状態に維持される期間に相当する。
【００８０】
ＸＯＲ回路３４は、信号ＲＥと信号ＦＥとの排他的論理和を演算し、演算結果を信号ＴＲＩＧとしてスイッチ信号生成回路３５に出力する。具体的には、信号ＲＥ及び信号ＦＥのいずれか一方の状態がハイレベルである場合、ハイレベルの信号ＴＲＩＧを出力する。なお、ハイレベルの信号ＴＲＩＧのパルス幅は、ハイレベルの信号ＲＥ，ＦＥのパルス幅と略等しい。信号ＲＥ及び信号ＦＥが、ともにハイレベル及びローレベルのいずれか一方の状態である場合、ＸＯＲ回路３４はローレベルの信号ＴＲＩＧを出力する。なお、検出回路１９は、ＸＯＲ回路３４に代えて、信号ＲＥと信号ＦＥとの論理和を演算するＯＲ回路を備えてもよい。
【００８１】
図９の（ａ）には、スイッチ信号ＳＷを生成するスイッチ信号生成回路３５が示されている。スイッチ信号生成回路３５は、信号ＴＲＩＧに基づいたスイッチ信号ＳＷを生成する回路である。スイッチ信号生成回路３５は、スイッチ信号ＳＷを帰還制御回路１６に出力する。スイッチ信号生成回路３５は、One  Shot  Timer回路とも称される。図９の（ａ）に示されるように、スイッチ信号生成回路３５は、ＲＳフリップフロップ回路６９と、ＭＯＳトランジスタ７０と、抵抗素子７１と、コンデンサ７２と、を備えている。ＲＳフリップフロップ回路６９は、２つのＮＯＲ回路６９ａ，６９ｂを有している。
【００８２】
スイッチ信号生成回路３５の入力端子３５ａは、ＲＳフリップフロップ回路６９のＳ（セット）端子に接続される。つまり、ＲＳフリップフロップ回路６９のＳ端子に、信号ＴＲＩＧが入力される。Ｓ端子は、ＮＯＲ回路６９ａの一方の入力端子に接続される。ＮＯＲ回路６９ｂの一方の入力端子には、ＮＯＲ回路６９ａの出力端子であるＲＳフリップフロップ回路６９のＱ端子が接続される。ＮＯＲ回路６９ｂの出力端子であるＲＳフリップフロップ回路６９のＱＢ端子は、ＮＯＲ回路６９ａの他方の入力端子に接続される。また、ＱＢ端子は、ＭＯＳトランジスタ７０のゲート端子に接続される。なお、ＭＯＳトランジスタ７０は、Ｎ型（ｎチャンネル）のＭＯＳトランジスタである。ＭＯＳトランジスタ７０のソース端子は接地電位に接続される。ＭＯＳトランジスタ７０のドレイン端子は、抵抗素子７１（プルアップ抵抗素子）を介して電源電圧ＶＤＤに接続されるとともに、コンデンサ７２を介して接地電位に接続される。
【００８３】
ＱＢ端子から出力される信号の倫理値は、ＭＯＳトランジスタ７０のドレイン端子において反転する。ＭＯＳトランジスタ７０のドレイン端子において論理値が反転した信号が、抵抗素子７１の抵抗値とコンデンサ７２の容量との積で決まる時定数τｄ２で遅延することによって、遅延信号Ｖｄ２が生成される。ＭＯＳトランジスタ７０のドレイン端子は、ＲＳフリップフロップ回路６９のＲ（リセット）端子に接続されており、遅延信号Ｖｄ２がＮＯＲ回路６９ａの他方の入力端子に入力される。ＲＳフリップフロップ回路６９のＱ端子は、出力端子１９ｃに接続される。
【００８４】
図９の（ｂ）には、ＴＲＩＧ信号、ＱＢ端子における信号、遅延信号Ｖｄ２、及びスイッチ信号ＳＷの時間変化（タイミングチャート）が示される。図９の（ｂ）に示されるように、入力端子３５ａに、ハイレベルの信号ＴＲＩＧが入力されると、ＲＳフリップフロップ回路６９のＱ端子（出力端子１９ｃ）における信号（スイッチ信号ＳＷ）がローレベルからハイレベルに変化する。このとき、ＭＯＳトランジスタ７０がオン状態からオフ状態に変化し、遅延信号Ｖｄ２がローレベルからハイレベルに向けて時定数τｄ２によって規定される速さでゆっくりと上昇する。上昇した遅延信号Ｖｄ２の電圧値が、所定値を超えると、ＮＯＲ回路６９ａの一方の入力端子（Ｒ端子）にリセット指示が入力される。これにより、Ｑ端子における信号がハイレベルからローレベルに変化する。Ｒ端子にリセット指示が入力されることによって、ＱＢ端子の信号は、初期状態のハイレベルに戻る。つまり、出力端子１９ｃから出力されるスイッチ信号ＳＷがハイレベルからローレベルに変化する。
【００８５】
このように、遅延信号Ｖｄ２（リセット信号）の電圧値の上昇速度に応じた時間によってリセット動作が行われる。このリセット動作が信号ＴＲＩＧの立上りエッジから所定時間経過後に確実に行われるために、リセット信号の論理値が有効になる（リセット信号がアサートされる）前に信号ＴＲＩＧがローレベルに戻っていることが望まれる。このために、時定数τｄ２が時定数τｄ１よりも大きくなるように、エッジ検出回路３３ａ，３３ｂ及びスイッチ信号生成回路３５が構成されてもよい。また、時定数τｄ２は、バースト光信号のプリアンブル信号の期間Ｔｓ（セトリング時間）に応じて設定される。本実施形態では、入力端子１９ａから出力されるスイッチ信号ＳＷがハイレベルである期間が期間Ｔｓよりも短くなるように、時定数τｄ２が設定される。
【００８６】
検出回路１９では、ピーク値Ｖｐ１が閾値Ｖｔｈ１を超えた場合に、コンパレータ回路３２ａはハイレベルの信号ＳＤをエッジ検出回路３３ａに出力する。同様に、ピーク値Ｖｐ２が閾値Ｖｔｈ２を超えた場合に、コンパレータ回路３２ｂはハイレベルの信号ＬＯＳをエッジ検出回路３３ｂに出力する。エッジ検出回路３３ａ，３３ｂは、信号ＳＤ，ＬＯＳがローレベルからハイレベルに切り替わったことを検出したときに、ハイレベルの信号ＲＥ，ＦＥをＸＯＲ回路３４に出力する。ＸＯＲ回路３４から出力される信号ＴＲＩＧは、信号ＲＥ及び信号ＦＥのどちらか一方がハイレベルの状態であるときに、ローレベルからハイレベルに変化する。そして、スイッチ信号生成回路３５は、信号ＴＲＩＧがハイレベルであるときに、スイッチ信号ＳＷをローレベルからハイレベルに変化する。スイッチ信号ＳＷがハイレベルである期間のパルス幅は、信号ＴＲＩＧがハイレベルである期間のパルス幅よりも拡大される。このように、ピーク値Ｖｐ１が閾値Ｖｔｈ１を超えた場合、及びピーク値Ｖｐ２が閾値Ｖｔｈ２を超えた場合のいずれかの場合に、ハイレベルに所定期間維持されるスイッチ信号ＳＷが、検出回路１９から帰還制御回路１６に出力される。
【００８７】
次に、図１０を用いて帰還制御回路１６による帰還制御の状態遷移について説明する。図１０は、帰還制御回路による帰還制御の状態遷移を示す状態遷移図である。帰還制御回路１６による帰還制御の状態には、低速で帰還制御が行われる状態である状態Ｉと高速で帰還制御が行われる状態である状態ＩＩとが含まれる。なお、以下では、説明の便宜のために、帰還制御回路１６による帰還制御を単に「帰還制御」と表記する。状態Ｉでは、帰還制御回路１６の時定数が時定数τ１に設定され、状態ＩＩでは、帰還制御回路１６の時定数が時定数τ２に設定される。トランスインピーダンス増幅回路１１が動作を開始する初期状態では、帰還制御の状態は状態Ｉである。バースト光信号の入力がない場合、スイッチ信号ＳＷはローレベルであるので、帰還制御の状態は状態Ｉに維持される。バースト光信号が受信部９に入力されると、トランスインピーダンス増幅回路１１によって電流信号Ｉｉｎが変換された差動信号Ｖｏｕｔが生成される。そして、検出回路１９においてピーク値Ｖｐ１が閾値Ｖｔｈ１よりも大きくなったことが検出されると、信号ＴＲＩＧがローレベルからハイレベルに変化し、スイッチ信号生成回路３５が動作を開始する。その結果、検出回路１９（スイッチ信号生成回路３５）から出力されるスイッチ信号ＳＷがローレベルからハイレベルに変化し、帰還制御の状態は状態ＩＩに遷移する。つまり、帰還制御回路１６の時定数が時定数τ１から時定数τ２に切り替わる。
【００８８】
スイッチ信号ＳＷがハイレベルである間、帰還制御の状態は状態ＩＩに維持される。帰還制御が状態ＩＩに維持される時間は、スイッチ信号生成回路３５の時定数τｄ２によって決まる。バースト光信号の開始直後では、電流信号ＩｉｎにはＤＣ成分が含まれているので、電圧信号Ｖｔｉａに含まれるＤＣオフセット（ＤＣ成分）を除去するように、帰還制御が高速に行われる。スイッチ信号ＳＷがハイレベルからローレベルに変化すると（スイッチ信号生成回路３５がタイムアウトすると）、帰還制御の状態は状態Ｉに遷移する。つまり、帰還制御回路１６の時定数が時定数τ２から時定数τ１に切り替わる。そして、バースト光信号のペイロード信号が入力される間、帰還制御の状態は状態Ｉに維持される。つまり、ペイロード信号の期間では、帰還制御回路１６の時定数は、時定数τ１に維持される。
【００８９】
そして、バースト光信号が終了すると、受光素子１０から出力される入力電流Ｉａｐｄの電流値が急激に０になる。バースト光信号が終了した瞬間の状態では、帰還制御の状態は状態Ｉに維持されており、電圧信号Ｖｔｉａと参照電圧信号Ｖｒｅｆとの直流成分の電位差である残留ＤＣオフセットが大きくなる。そして、検出回路１９においてピーク値Ｖｐ２が閾値Ｖｔｈ２よりも大きくなったことが検出されると、信号ＴＲＩＧがローレベルからハイレベルに変化し、スイッチ信号生成回路３５が動作を開始する。その結果、検出回路１９（スイッチ信号生成回路３５）から出力されるスイッチ信号ＳＷがローレベルからハイレベルに変化し、帰還制御の状態は状態ＩＩに遷移する。つまり、帰還制御回路１６の時定数が時定数τ１から時定数τ２に切り替わる。スイッチ信号ＳＷがハイレベルである間、帰還制御の状態は状態ＩＩに維持され、帰還制御回路１６は残留ＤＣオフセットを除去するように、高速に帰還制御を行う。そして、スイッチ信号ＳＷがハイレベルからローレベルに変化すると（スイッチ信号生成回路３５がタイムアウトすると）、帰還制御の状態は状態Ｉに遷移する。つまり、帰還制御の状態は初期状態に戻り、帰還制御回路１６は、次のバースト光信号の受信に向けた待機状態となる。本実施形態では、バースト光信号の終了後に帰還制御の状態が状態ＩＩに維持される期間は、バースト光信号の開始後に帰還制御の状態が状態ＩＩに維持される期間と同一である。
【００９０】
次に、帰還制御回路１６、帰還制御回路１８、及びトランスインピーダンス増幅回路１１とリミット増幅器１２との間のＡＣ結合における各時定数の設定方法について説明する。図１１は、複数の高域通過フィルタが連続して接続された場合における理想応答の計算結果を示す図である。図１１には、帰還制御回路１６、帰還制御回路１８、及びトランスインピーダンス増幅回路１１とリミット増幅器１２との間のＡＣ結合を想定した３つの高域通過フィルタ（ＨＰＦ：High-Pass  filter）が連続して接続された場合の理想応答を計算した結果が示されている。なお、以降の説明では、トランスインピーダンス増幅回路１１とリミット増幅器１２との間のＡＣ結合を単に「ＡＣ結合」と表記する。各高域通過フィルタは、１次の高域通過フィルタであり、各高域通過フィルタの伝達関数が角速度の関数として示されている。図１１において、角速度ωａｏｃ１は帰還制御回路１６の遮断角速度であり、角速度ωａｏｃ２は帰還制御回路１８の遮断角速度であり、角速度ωａｃはＡＣ結合の遮断角速度である。例えば、帰還制御回路１６の時定数は、遮断角速度ωａｏｃ１の逆数であり、遮断周波数ｆａｏｃ１は、遮断角速度ωａｏｃ１を円周率πの２倍の値で除算することによって得られる値である。
【００９１】
図１１に示される計算結果は、時間１０μｓｅｃにおけるステップ応答の計算結果である。ここで、遮断周波数ｆａｏｃ２を１６ｋＨｚに、遮断周波数ｆａｃを１．６ＭＨｚに設定して計算を行った。なお、遮断周波数ｆａｃを、同符号が連続する信号を誤りなく伝送できる下限の周波数として１．６ＭＨｚに設定し、遮断周波数ｆａｏｃ２を、遮断周波数ｆａｃの設定値の１００分の１倍の値に設定した。図１１には、遮断周波数ｆａｏｃ１を遮断周波数ｆａｃに対してＮ倍に変化させた場合のステップ応答の計算結果が示されている。ここでは、遮断周波数ｆａｏｃ１を、遮断周波数ｆａｃの０．００５倍、０．０５倍、０．５倍、及び５倍に設定した場合の計算結果が示されている。例えば、セトリング時間を４００ｎｓｅｃ以下に設定したい場合、Ｎが０．５であるときの計算結果が示すステップ応答では、１０．４μｓｅｃの時点で誤差が１０％以内に収束していない。Ｎが５であるときの計算結果が示すステップ応答では、１０．４μｓｅｃの時点で誤差が０に略等しく、当該ステップ応答は収束している。同様に、Ｎが０．０５であるときの計算結果が示すステップ応答は、１０．４μｓｅｃの時点で収束している。これらのことから、遮断周波数ｆａｏｃ２を１６ｋＨｚに設定し、遮断周波数ｆａｃを１．６ＭＨｚに設定した場合、帰還制御回路１６による高速時の帰還制御では、遮断周波数の目標値を８ＭＨｚに設定し、帰還制御回路１６による低速時の帰還制御では、遮断周波数の目標値を８０ｋＨｚにすればよいことが分かる。
【００９２】
なお、バースト光信号の開始及び終了を検出するための閾値Ｖｔｈ１，Ｖｔｈ２を生成するための電圧Ｖｓ２，Ｖｓ４は、トランスインピーダンス増幅回路１１の内部の回路が信号を飽和させずに線形に増幅できる最大値よりも低い値に設定されてもよい。閾値を超えないような信号強度が弱いバースト光信号が入力され、帰還制御回路１６の帰還制御の状態が低速状態に維持される場合がある。この場合であっても、トランスインピーダンス増幅回路１１とリミット増幅器１２との間のＡＣ結合効果により、リミット増幅器１２への入力において、ＤＣオフセットがセトリング時間内に除去される。
【００９３】
次に、図１２〜図１８を用いて、トランスインピーダンス増幅回路１１の効果について説明する。図１２は、シミュレーション結果を示す図である。図１３〜図１６は、図１２に示されたシミュレーション結果の一部を拡大した図である。図１７は、別のシミュレーション結果を示す図である。図１８は、図１７に示されたシミュレーション結果の一部を拡大した図である。図１２では、各電流値及び各電圧値の時間変化及び帰還制御回路１６の帰還制御の状態が示されている。このシミュレーション結果は、遮断周波数ｆａｏｃ２を１６ｋＨｚ、遮断周波数ｆａｃを１．６ＭＨｚ、電流Ｉｈ１の電流値から電流Ｉｓ１の電流値を減算した値を２０μＡ、電流Ｉｈ２の電流値から電流Ｉｓ２の電流値を減算した値を２０μＡに設定した場合の計算結果である。また、容量Ｃｈ１，Ｃｈ２を１０ｐＦ、電流Ｉｈ３の電流値から電流Ｉｓ３の電流値を減算した値を１０μＡ、電流Ｉｈ４の電流値から電流Ｉｓ４の電流値を減算した値を１０μＡ、容量Ｃｈ３，Ｃｈ４を５ｐＦ、時定数τｄ１を５０ｎｓｅｃ、時定数τｄ２を５００ｎｓｅｃ、電圧Ｖｓ２，Ｖｓ４を５０ｍＶに設定して計算を行った。
【００９４】
図１２〜図１８では、帰還制御回路１６の帰還制御の状態の変化、及び、入力電流Ｉａｐｄと、電圧信号Ｖｔｉａ及び参照電圧信号Ｖｒｅｆと、正相信号Ｖｏｕｔｐ及び逆相信号Ｖｏｕｔｎと、正相信号Ｖｌｉａｐ及び逆相信号Ｖｌｉａｎと、ピーク値Ｖｐ１及び閾値Ｖｔｈ１と、ピーク値Ｖｐ２及び閾値Ｖｔｈ２と、信号ＴＲＩＧ及びスイッチ信号ＳＷと、バイパス電流Ｉａｏｃ１と、バイパス電流Ｉａｏｃ２ｐ，Ｉａｏｃ２ｎと、の時間変化が示されている。このシミュレーションでは、時間ｔが１００ｎｓｅｃのときに、最初に信号強度が強い第１のバースト光信号が入力され、時間ｔが２μｓｅｃのときに、第１のバースト光信号が終了する。第１のバースト光信号による入力電流Ｉａｐｄの平均値は、１ｍＡである。そして、時間ｔが２．３μｓｅｃのときに、信号強度が弱い第２のバースト光信号が入力される。第２のバースト光信号による入力電流Ｉａｐｄの平均値は、２０μＡである。第１のバースト光信号と第２のバースト光信号との間の間隔（インターバル期間）は、３００ｎｓｅｃに設定されている。変調信号であるバースト光信号に応じた入力電流Ｉａｐｄは、同符号が連続する信号を模している。ここでは、入力電流Ｉａｐｄは、１０ｎｓｅｃ周期で連続した正の符号（ハイレベル）の信号及び連続した負の符号（ローレベル）の信号が交互に繰り返される信号（繰返し信号）である。
【００９５】
第１のバースト光信号の入力に伴い、ピーク値Ｖｐ１が大きくなっていき、閾値Ｖｔｈ１を超える。これにより、バースト光信号の開始が検出され、信号ＴＲＩＧがローレベルからハイレベルに変化する。ハイレベルとなった信号ＴＲＩＧがスイッチ信号生成回路３５に入力されることによって、約５００ｎｓｅｃのパルス幅を有するハイレベルのスイッチ信号ＳＷが生成される。このとき、帰還制御回路１６の帰還制御の状態は状態ＩＩに遷移し、帰還制御回路１６は高速で帰還制御を行う。バイパス電流Ｉａｏｃ１はバースト光信号の開始を検出したときから２００ｎｓｅｃ程度で十分に収束しており、時間ｔが６００ｎｓｅｃ付近であるときに（第１のバースト光信号がプリアンブル信号からペイロード信号に移行する前に）、帰還制御回路１６の帰還制御の状態は状態Ｉに連続的に遷移する。
【００９６】
時間ｔが２μｓｅｃであるとき、第１のバースト光信号は終了する。その後、差動信号Ｖｏｕｔの正相信号Ｖｏｕｔｐの振幅（電位）が徐々に減少し、逆相信号Ｖｏｕｔｎの振幅（電位）が徐々に増加する。これら振幅の減少及び増加は、バースト光信号の終了に伴い、変調信号成分が無くなるので、ＡＣ結合による差動増幅器１７ｂの高周波利得と低周波利得との差によって生じている。ピーク値Ｖｐ１は、差動信号Ｖｏｕｔの全波整流に対応する検出の結果であるので、逆相信号Ｖｏｕｔｎにおける電位の変動に追従している。ピーク値Ｖｐ２もピーク値Ｖｐ１と同様に時間変化しており、閾値Ｖｔｈ２の電位は減少する方向に時間変化している。ピーク値Ｖｐ２が閾値Ｖｔｈ２よりも大きくなることでバースト光信号の終了が検出される。これにより、信号ＴＲＩＧがローレベルからハイレベルに変化する。ハイレベルとなった信号ＴＲＩＧがスイッチ信号生成回路３５に入力されることによって、約５００ｎｓｅｃのパルス幅を有するハイレベルのスイッチ信号ＳＷが生成される。このとき、帰還制御回路１６の帰還制御は、状態ＩＩに遷移し、帰還制御回路１６は高速で帰還制御を行う。バイパス電流Ｉａｏｃ１はバースト光信号の終了を検出したときから２００ｎｓｅｃ程度で十分に収束しており、時間ｔが２．５μｓｅｃ付近で帰還制御回路１６の帰還制御の状態は状態Ｉに連続的に遷移する。
【００９７】
時間ｔが２．３μｓｅｃであるとき、第２のバースト光信号が開始されている。このとき、第１のバースト光信号の終了に伴う帰還制御の状態遷移の影響により、帰還制御回路１６の帰還制御の状態は状態ＩＩである。帰還制御回路１６の帰還制御は高速制御の状態で開始されるが、帰還制御が開始される前に、電圧信号Ｖｔｉａ（差動信号Ｖｏｕｔ）の残留ＤＣオフセットは十分除去されている。
【００９８】
図１３は、図１２のＡ部を拡大した図（タイミングチャート）である。図１３では、時間ｔが０．１μｓｅｃ付近での電流値等の時間変化が示されている。第１のバースト光信号の入力に伴い、ピーク値Ｖｐ１が大きくなっていき、ピーク値Ｖｐ１が閾値Ｖｔｈ１よりも大きくなる。これにより、スイッチ信号ＳＷ（信号ＴＲＩＧ）がローレベルからハイレベルに変化する。電圧信号Ｖｔｉａの平均値は、第１のバースト光信号の開始直後では、参照電圧信号Ｖｒｅｆよりも低い値を有する。そして、帰還制御回路１６の帰還制御により入力電流ＩａｐｄのＤＣ成分が引き抜かれ始めることで、電圧信号Ｖｔｉａの平均値は上昇し始め、徐々に、参照電圧信号Ｖｒｅｆの値と一致するように制御される。この間、バイパス電流Ｉａｏｃ２ｐ，Ｉａｏｃ２ｎは、時定数が長いため、殆ど変化しない。
【００９９】
図１４は、図１２のＢ部を拡大した図（タイミングチャート）である。図１４では、時間ｔが０．５７μｓｅｃ付近での電流値等の時間変化が示されている。また、差動ピーク保持回路３６等におけるコンデンサの放電に対する同符号が連続することによる影響が示されている。時間ｔが５７２ｎｓｅｃ付近において、スイッチ信号ＳＷがハイレベルからローレベルに遷移し、帰還制御回路１６の帰還制御が状態ＩＩから状態Ｉに遷移している。このとき、帰還制御回路１６によって生成されるバイパス電流Ｉａｏｃ１には、特段の外乱が生じていない。ピーク値Ｖｐ１及び閾値Ｖｔｈ１は、差動信号Ｖｏｕｔを全波整流した電圧であるので、ピーク値Ｖｐ１及び閾値Ｖｔｈ１では、繰返し信号による雑音は見られない。一方、ピーク値Ｖｐ２及び閾値Ｖｔｈ２は、差動信号Ｖｏｕｔを半波整流した電圧であり、単相ピーク保持回路３８及び閾値生成回路３９における放電時定数が短く設定されているので、繰返し信号により電圧値が僅かに変動している。この僅かな変動により生じる誤検出（誤動作）は、検出回路１９のコンパレータ回路３２ａ，３２ｂのヒステリシス特性によって抑制される。
【０１００】
図１５は、図１２のＣ部を拡大した図（タイミングチャート）である。図１５では、時間ｔが２．０μｓｅｃ付近での電流値等の時間変化が示されている。時間ｔが２．０μｓｅｃであるとき、第１のバースト光信号が終了している。このバースト光信号の終了により、入力電流Ｉａｐｄの電流値が０に略等しくなるので、電圧信号Ｖｔｉａが高い振幅から減少するように変化していく。電圧信号Ｖｔｉａは差動増幅回路１７において振幅制限を受けるので、正相信号Ｖｏｕｔｐはローレベルから変化していき、逆相信号Ｖｏｕｔｎはハイレベルから変化していく。正相信号Ｖｏｕｔｐの振幅（電位）は徐々に減少していき、逆相信号Ｖｏｕｔｎの振幅（電位）は徐々に増加していく。この変化は、バースト光信号の終了に伴い、入力電流Ｉａｐｄにおいて変調信号成分が無くなることに起因し、差動増幅器１７ｂにおける高周波利得と低周波利得との差によって生じる。ＡＣ結合による遮断周波数ｆａｃを小さくすることによって、上述の正相信号Ｖｏｕｔｐ及び逆相信号Ｖｏｕｔｎの振幅の変化は緩慢になる。この変化が緩慢になったとしてもバースト光信号の終了に伴い正相信号Ｖｏｕｔｐの振幅が小さくなることによりバースト終了条件が発生するため、閾値Ｖｔｈ２は、遮断周波数ｆａｃの影響を大きく受けない。バースト光信号が終了してから１４ｎｓｅｃが経過した時間付近で、ピーク値Ｖｐ２が閾値Ｖｔｈ２よりも大きくなることによって、バースト光信号の終了が検出され、スイッチ信号ＳＷ（信号ＴＲＩＧ）がローレベルからハイレベルに変化する。これにより、帰還制御回路１６の帰還制御が低速制御（状態Ｉ）から高速制御（状態ＩＩ）に切り替わる。この切替に伴い、バイパス電流Ｉａｏｃ１及び電圧信号Ｖｔｉａの時間変化が大きくなり、続いて正相信号Ｖｏｕｔｐ及び逆相信号Ｖｏｕｔｎが収束していく。
【０１０１】
図１６は、図１２のＤ部を拡大した図（タイミングチャート）である。図１６では、時間ｔが２．３μｓｅｃ付近での電流値等の時間変化が示されている。時間ｔが２．３μｓｅｃであるとき、第２のバースト光信号が入力されるが、その前に正相信号Ｖｏｕｔｐと逆相信号Ｖｏｕｔｎとの間の残留ＤＣオフセットは十分に収束している（除去されている）。第２のバースト光信号の強度が弱いため、ピーク値Ｖｐ１が閾値Ｖｔｈ１よりも大きくならずに、帰還制御回路１６の帰還制御の状態遷移は起こらない。信号の強度が弱くても、第２のバースト光信号によりトランスインピーダンス増幅回路１１にはＤＣオフセットが発生してしまう。しかしながら、第１のバースト光信号の終了に伴う状態遷移により、帰還制御回路１６の帰還制御は状態ＩＩに維持されているので、帰還制御回路１６は高速制御の状態で帰還制御を開始する。このため、正相信号Ｖｏｕｔｐと逆相信号Ｖｏｕｔｎとの間に生じているＤＣオフセットは、帰還制御回路１６による高速状態での帰還制御により、すぐに解消される。正相信号Ｖｌｉａｐ及び逆相信号Ｖｌｉａｎは、正相信号Ｖｏｕｔｐ及び逆相信号Ｖｏｕｔｎの応答にほぼ追従している。
【０１０２】
図１７に示される別のシミュレーション結果の設定は、第２のバースト光信号の入力のタイミングにおいて、図１２に示されるシミュレーション結果の設定と主に相違する。このシミュレーションでは、時間ｔが２．８μｓｅｃであるときに、第２のバースト光信号が入力される。第１のバースト光信号の入力に伴う各電圧値等の変化は、図１２に示されるシミュレーション結果と同様であるので、説明を省略する。図１８は、図１７のＥ部を拡大した図（タイミングチャート）である。図１８では、時間ｔが２．８μｓｅｃ付近での電流値等の時間変化が示されている。第２のバースト光信号は、第１のバースト光信号の終了による帰還制御回路１６の帰還制御の切替えの影響を受けないタイミングで入力される。第２のバースト光信号の強度が弱いので、ピーク値Ｖｐ１が閾値Ｖｔｈ１よりも大きくならずに、帰還制御回路１６の帰還制御の状態遷移は起こらない。信号の強度が弱くても、第２のバースト光信号によりトランスインピーダンス増幅回路１１にはＤＣオフセットが発生してしまう。図１２に示されるシミュレーション結果の場合と異なり、第２のバースト光信号は、帰還制御回路１６の帰還制御の状態が状態Ｉ（低速制御の状態）であるときに入力される。このため、正相信号Ｖｏｕｔｐと逆相信号Ｖｏｕｔｎとの間に発生しているＤＣオフセットはすぐには収束しない。一方、遮断周波数ｆａｃを１．６ＭＨｚに設定しているので、正相信号Ｖｌｉａｐ及び逆相信号Ｖｌｉａｎではセトリング時間内にＤＣオフセットが除去される。また、第２のバースト光信号の強度は弱く、トランスインピーダンス増幅回路１１では信号の飽和が起きないので、差動信号Ｖｏｕｔにおいてデューティ歪が生じることが抑制される。
【０１０３】
以上説明したように、トランスインピーダンス増幅回路１１では、正相信号Ｖｏｕｔｐのピーク値Ｖｐ３及び逆相信号Ｖｏｕｔｎのピーク値Ｖｐ２に基づいてバースト光信号の終了が検出されることで、帰還制御回路１６の時定数が時定数τ１から時定数τ１よりも小さい時定数τ２に切り替えられる。バースト光信号が入力されている間は、バースト光信号に応じた入力電流Ｉａｐｄからバイパス電流Ｉａｏｃ１を差し引くことで得られる電流信号ＩｉｎがＴＩＡコア部１４に入力され、ＴＩＡコア部１４により変換された電圧信号Ｖｔｉａと参照電圧信号Ｖｒｅｆとの差に応じて差動増幅回路１７によって正相信号Ｖｏｕｔｐと逆相信号Ｖｏｕｔｎとを含む差動信号Ｖｏｕｔが生成される。バースト光信号にはハイレベル及びローレベルの状態の信号が混在するので、バースト光信号が入力されている間、ピーク値Ｖｐ２とピーク値Ｖｐ３とのそれぞれは略一定に保たれ、ピーク値Ｖｐ２とピーク値Ｖｐ３との差分は略一定となる。
【０１０４】
一方、バースト光信号の終了直後では、帰還制御回路１６によって生成された直流のバイパス電流Ｉａｏｃ１が残存しており、残存したバイパス電流Ｉａｏｃ１のみがＴＩＡコア部１４の入力信号となる。このため、バースト光信号の終了後、逆相信号Ｖｏｕｔｎの電圧値が、正相信号Ｖｏｕｔｐの電圧値よりも高い状態が継続する。検出回路１９では、逆相信号Ｖｏｕｔｎ及び正相信号Ｖｏｕｔｐのそれぞれに応じたコンデンサ５８，６３の充電電圧によってピーク値Ｖｐ２，Ｖｐ３が検出される。逆相信号Ｖｏｕｔｎの電圧値が、正相信号Ｖｏｕｔｐの電圧値よりも高い状態が継続すると、ピーク値Ｖｐ２とピーク値Ｖｐ３との差分が、バースト光信号が入力されている間での差分よりも大きくなっていく。従って、バースト光信号の終了に伴って、ピーク値Ｖｐ２とピーク値Ｖｐ３との差分に変化が生じるので、ピーク値Ｖｐ２とピーク値Ｖｐ３とに基づいてバースト光信号の終了を検出することができる。これにより、バースト光信号の終了直後に帰還制御回路１６の時定数が時定数τ１よりも小さい時定数τ２に切り替えられ、帰還制御回路１６が初期状態に戻るまでの時間が短くなる。その結果、１つのバースト光信号の終了から次のバースト光信号の開始までのインターバル期間を短くすることが可能となる。
【０１０５】
バースト光信号が終了した直後に、ピーク値Ｖｐ２がピーク値Ｖｐ３に応じた閾値Ｖｔｈ２よりも大きくなるように、閾値Ｖｔｈ２が設定されることで、バースト光信号の終了直後に、バースト光信号の終了を検出することが可能となる。
【０１０６】
バースト光信号の開始が差動信号Ｖｏｕｔのピーク値Ｖｐ１及び平均電圧ピーク値Ｖａｖｅに基づいて検出されることで、帰還制御回路１６の時定数が時定数τ１から時定数τ１よりも小さい時定数τ２に切り替えられる。その結果、バースト光信号の開始時点からバイパス電流Ｉａｏｃ１の値が収束するまでの時間を短くすることが可能となる。
【０１０７】
バースト光信号が入力された直後に、ピーク値Ｖｐ１は上昇する。その結果、バースト光信号の開始直後に、ピーク値Ｖｐ１が平均電圧ピーク値Ｖａｖｅに応じた閾値Ｖｔｈ１よりも大きくなるように、閾値Ｖｔｈ１が設定されることで、バースト光信号の開始直後に、バースト光信号の開始を検出することが可能となる。
【０１０８】
帰還制御回路１６の時定数が時定数τ１から時定数τ２に切り替えられる期間は、プリアンブル信号の期間Ｔｓよりも短い。その結果、プリアンブル信号の入力が終了するまでに、帰還制御回路１６の時定数が時定数τ２から時定数τ１に戻され、ペイロード信号が入力される間での同符号連続耐性を保つことが可能となる。
【０１０９】
帰還制御回路１８によって、差動増幅回路１７で発生するＤＣオフセットが差動信号Ｖｏｕｔから除去される。その結果、バースト光信号の開始及び終了を検出するためのピーク値Ｖｐ１，Ｖｐ２，Ｖｐ３及び平均電圧ピーク値Ｖａｖｅが正確に検出されるので、バースト光信号の終了及び開始を精度よく検出することが可能となる。
【０１１０】
トランスインピーダンス増幅回路１１を備える受信部９は、バースト光信号の強弱、又はバースト光信号同士の前後関係（インターバル期間の長さ）に強い制限を受けることなく、バースト光信号のペイロード信号を受信することができる。また、ＴＩＡコア部１４において、入力電流Ｉａｐｄに含まれるＤＣ成分が抑制されているので、ＴＩＡコア部１４の利得が高まり、トランスインピーダンス増幅回路１１（受信部９）の受信感度を高めることが可能となる。また受信感度が高まることにより、トランスインピーダンス増幅回路１１内部で信号が飽和しても、信号のデューティ比の変化が抑制される。また、インターバル期間が短くなることによって、通信効率を向上させることが可能となる。
【０１１１】
なお、本発明に係るトランスインピーダンス増幅回路は上記実施形態に限定されない。
【０１１２】
図１９は、変形例に係るトランスインピーダンス増幅回路が備える帰還制御回路を示す回路図である。図１９に示されるように、変形例に係るトランスインピーダンス増幅回路が備える帰還制御回路１６Ａは、ＯＴＡ８１，８２，８３と、コンデンサ８４と、を備えている。帰還制御回路１６Ａは、帰還制御回路１６と同様に、電圧信号Ｖｔｉａと参照電圧信号Ｖｒｅｆとの差に応じてバイパス電流Ｉａｏｃ１を生成するとともに、入力電流Ｉａｐｄからバイパス電流Ｉａｏｃ１を差し引くことによって電流信号Ｉｉｎを生成する。帰還制御回路１６Ａの入力端子１６ｄには、参照電圧信号Ｖｒｅｆが入力され、帰還制御回路１６Ａの入力端子１６ｅには、電圧信号Ｖｔｉａが入力される。ＯＴＡ８１の正相入力端子は、入力端子１６ｄに接続され、ＯＴＡ８１の逆相入力端子は、入力端子１６ｅに接続される。ＯＴＡ８１の逆相出力端子、コンデンサ８４の一端、ＯＴＡ８２の正相入力端子、及びＯＴＡ８３の正相入力端子（ＯＴＡ８２の逆相出力端子）は互いに接続される。ＯＴＡ８１の正相出力端子、コンデンサ８４の他端、ＯＴＡ８２の逆相入力端子、及びＯＴＡ８３の逆相入力端子（ＯＴＡ８２の正相出力端子）は互いに接続される。コンデンサ８４は、容量Ｃ２を有する。
【０１１３】
ＯＴＡ８１は、トランスコンダクタンスＧｍを有しており、ＯＴＡ８１の理想的な入出力インピーダンスは無限大である。ＯＴＡ８１の差動出力端子には、式（４），（５）に示されるように、入力差動電圧とトランスコンダクタンスＧｍの半分の値とを乗算することで得られる出力差動電流が流れる。なお、式（４），（５）における電圧Ｖｉｎｐは、参照電圧信号Ｖｒｅｆに対応し、電圧Ｖｉｎｎは、電圧信号Ｖｔｉａに対応する。入力差動電圧は、参照電圧信号Ｖｒｅｆから電圧信号Ｖｔｉａを減算することによって得られる電圧である。入力差動電圧が正の場合、ＯＴＡ８１の正相出力端子から外部に電流Ｉｏｕｔｐが流れ、ＯＴＡ８１の逆相出力端子に外部から電流Ｉｏｕｔｎが流れる。一方、入力差動電圧が負の場合、ＯＴＡ８１の正相出力端子に外部から電流Ｉｏｕｔｐが流れ、ＯＴＡ８１の逆相出力端子から外部に電流Ｉｏｕｔｎが流れる。
【数４】
2020010202.tif 000006
【数５】
2020010202.tif 000007
【０１１４】
ＯＴＡ８２は、ＯＴＡ８１と同様にトランスコンダクタンスＧｍを有する。ＯＴＡ８２の正相入力端子は、ＯＴＡ８２の逆相出力端子に接続され、ＯＴＡ８２の逆相入力端子は、ＯＴＡ８２の正相出力端子に接続される。つまり、ＯＴＡ８２の入出力端子は負帰還接続される。これにより、ＯＴＡ８２は、等価的に抵抗値（１／Ｇｍ）を有する抵抗として機能する。ＯＴＡ８３は、帰還制御回路１６のＯＴＡ２６と同様に、差動電圧（コンデンサ８４の両端電圧）が入力され、単一の出力端子１６ｆに出力電流を出力するシングルエンド形のオペレーショナルトランスコンダクタンスアンプである。ＯＴＡ８３は、トランスコンダクタンスＧｍｏを有する。帰還制御回路１６Ａの伝達関数は、式（６）に示されるように、トランスコンダクタンスＧｍ，Ｇｍｏとコンデンサ８４の容量Ｃ２とによって定まる。ここで、電流Ｉｏｕｔはバイパス電流Ｉａｏｃ１に対応し、電圧Ｖｉｎは、電圧信号Ｖｔｉａと参照電圧信号Ｖｒｅｆとの差分に対応する。
【数６】
2020010202.tif 000008
【０１１５】
ＯＴＡ８１，８２には、スイッチ信号ＳＷが入力される。なお、スイッチ信号ＳＷは、検出回路１９から出力される。ＯＴＡ８１，８２のトランスコンダクタンスＧｍの値は、スイッチ信号ＳＷの論理値に応じて変化する。ここでは、スイッチ信号ＳＷの論理値に応じたＯＴＡ８１，８２のトランスコンダクタンスＧｍの変化量は、互いに同一となるように設定される。例えば、スイッチ信号ＳＷがローレベルであるとき、トランスコンダクタンスＧｍの値は、トランスコンダクタンスｇｍ１に設定され、スイッチ信号ＳＷがハイレベルであるとき、トランスコンダクタンスＧｍの値は、トランスコンダクタンス（Ａ×ｇｍ１）に設定される。なお、定数Ａは、１よりも大きい。このように、スイッチ信号ＳＷの論理値に応じた変化量がＯＴＡ８１，８２において互いに同一であれば、式（６）に示される帰還制御回路１６Ａの直流利得は変化しない。
【０１１６】
帰還制御回路１６Ａの時定数の値である時定数τ１，τ２は、式（７），（８）に示されるように定まる。ここで、スイッチ信号ＳＷがローレベルであるとき、帰還制御回路１６Ａの時定数は、時定数τ１であり、スイッチ信号ＳＷがハイレベルであるとき、帰還制御回路１６Ａの時定数は、時定数τ２である。このように、スイッチ信号ＳＷがハイレベルであるとき、帰還制御回路１６Ａの時定数は、スイッチ信号ＳＷがローレベルであるときよりも（１／Ａ）倍になり、帰還制御回路１６Ａは高速に帰還制御を行う。なお、帰還制御回路１６Ａは、ＯＴＡ８１に代えて、シングルエンド形のＯＴＡを備えてもよい。この場合、上述と同様に帰還制御回路１６Ａの時定数の切替が行われてもよい。
【数７】
2020010202.tif 000009
【数８】
2020010202.tif 000010
【０１１７】
帰還制御回路１６Ａを備えるトランスインピーダンス増幅回路においても、トランスインピーダンス増幅回路１１と同様の効果が奏される。
【０１１８】
トランスインピーダンス増幅回路は、帰還制御回路１６，１６Ａに代えて、帰還制御回路１６，１６Ａと異なる構成を有する帰還制御回路を備えてもよい。トランスインピーダンス増幅回路が備える帰還制御回路は、参照電圧信号Ｖｒｅｆと電圧信号Ｖｔｉａとの差分に応じてバイパス電流Ｉａｏｃ１を生成できるとともに、帰還制御回路の時定数が切り替えられる構成を備えていればよい。
【０１１９】
トランスインピーダンス増幅回路は、バースト光信号の終了後、残留したバイパス電流Ｉａｏｃ１によって、正相信号Ｖｏｕｔｐの電圧値が、逆相信号Ｖｏｕｔｎの電圧値よりも高い状態が継続する構成を備えてもよい。この場合、検出回路１９は、正相信号Ｖｏｕｔｐのピーク値Ｖｐ３が、逆相信号Ｖｏｕｔｎのピーク値Ｖｐ２に応じた閾値よりも大きくなることで、バースト光信号の終了を検出する構成を備えてもよい。
【０１２０】
検出回路１９は、バースト光信号の終了を検出したときのみ、スイッチ信号ＳＷをローレベルからハイレベルに切り替える構成を備えてもよい。つまり、バースト光信号の開始時には、帰還制御回路１６，１６Ａの時定数の切替が行われず、検出回路１９は、バースト光信号の終了を検出したときのみ、帰還制御回路１６，１６Ａの時定数を時定数τ１から時定数τ２に切り替えてもよい。
【０１２１】
ピーク値Ｖｐ１，Ｖｐ２，Ｖｐ３及び平均電圧ピーク値Ｖａｖｅを検出するための回路は、差動ピーク保持回路３６等に限られない。検出回路１９は、ピーク値Ｖｐ１，Ｖｐ２，Ｖｐ３及び平均電圧ピーク値Ｖａｖｅを検出できるとともに、閾値Ｖｔｈ１，Ｖｔｈ２を生成できる回路を備えていればよい。
【０１２２】
差動増幅回路１７は、１つの差動増幅器によって構成されてもよく、３個以上の差動増幅器によって構成されてもよい。帰還制御回路１８の出力端子は、差動増幅器１７ａの入力端子に接続されてもよい。トランスインピーダンス増幅回路は、帰還制御回路１８を備えていなくてもよい。
【符号の説明】
【０１２３】
１１…トランスインピーダンス増幅回路、１４…ＴＩＡコア部、１５…ダミーＴＩＡ部、１６…帰還制御回路、１７…差動増幅回路、１８…帰還制御回路、１９…検出回路、３６…差動ピーク保持回路、３７…閾値生成回路、３８…単相ピーク保持回路、３９…閾値生成回路。
【図１】
2020010202.tif 000011
【図２】
2020010202.tif 000012
【図３】
2020010202.tif 000013
【図４】
2020010202.tif 000014
【図５】
2020010202.tif 000015
【図６】
2020010202.tif 000016
【図７】
2020010202.tif 000017
【図８】
2020010202.tif 000018
【図９】
2020010202.tif 000019
【図１０】
2020010202.tif 000020
【図１１】
2020010202.tif 000021
【図１２】
2020010202.tif 000022
【図１３】
2020010202.tif 000023
【図１４】
2020010202.tif 000024
【図１５】
2020010202.tif 000025
【図１６】
2020010202.tif 000026
【図１７】
2020010202.tif 000027
【図１８】
2020010202.tif 000028
【図１９】
2020010202.tif 000029