(57)【要約】【課題】画素トランジスタのゲート駆動を高速化することができる表示装置を提供する。【解決手段】ゲート駆動信号ＥＮＢを生成する駆動信号生成回路２３と、ゲート駆動信号を走査線に供給する走査線駆動回路２２と、駆動信号生成回路２３からのゲート駆動信号を走査線駆動回路２２に供給する第１配線Ｌ１と、を備える。駆動信号生成回路２３は、画素トランジスタのオフ電位以下となる第１電位ＶＧＬを第１配線Ｌ１に供給する第１電位供給回路（Ｔｒ１，Ｄｒｖ１）と、第１電位ＶＧＬよりも低い第２電位ＶＧＬ２を第１配線Ｌ１に供給する第２電位供給回路（Ｔｒ２，Ｄｒｖ２）と、第１電位ＶＧＬよりも高い第３電位（ＧＮＤ）を第１配線Ｌ１に供給する第３電位供給回路（Ｔｒ３，Ｄｒｖ３）と、画素トランジスタのオン電位以上となる第４電位ＶＧＨ２を第１配線Ｌ１に供給する第４電位供給回路（Ｔｒ４，Ｄｒｖ４）と、を備えている。【選択図】図４
2020160259.tif 000002
【特許請求の範囲】
【請求項１】
画素容量及び画素トランジスタを有する複数の画素が第１方向及び当該第１方向に交わる第２方向にマトリクス状に並ぶ表示領域と、
前記第１方向に並ぶ前記画素に電気的に接続される複数の走査線と、
前記第２方向に並ぶ前記画素に電気的に接続される複数の信号線と、
前記表示領域を包囲する非表示領域に設けられ、前記走査線を介して前記画素トランジスタをオンオフ制御する表示制御回路と、
を備え、
前記画素トランジスタはＮ型のトランジスタであって、当該画素トランジスタのゲートに走査線が接続され、前記画素トランジスタのソースに信号線が接続され、前記画素トランジスタのドレインに画素容量が接続されており、
前記表示制御回路は、
前記画素トランジスタをオンオフ制御するゲート駆動信号を生成する駆動信号生成回路と、
前記ゲート駆動信号を前記走査線に供給する走査線駆動回路と、
前記駆動信号生成回路からのゲート駆動信号を前記走査線駆動回路に供給する第１配線と、
を備え、
前記駆動信号生成回路は、
前記画素トランジスタのオフ電位以下となる第１電位を前記第１配線に供給する第１電位供給回路と、
前記第１電位よりもさらに低い第２電位を前記第１配線に供給する第２電位供給回路と、
前記第１電位よりも高い第３電位を前記第１配線に供給する第３電位供給回路と、
前記第３電位よりも高く、且つ、前記画素トランジスタのオン電位以上となる第４電位を前記第１配線に供給する第４電位供給回路と、
を備えている
表示装置。
【請求項２】
前記第３電位は、接地電位である
請求項１に記載の表示装置。
【請求項３】
前記信号線は、各画素に画素信号を供給し、
前記第４電位は、前記画素信号の電圧上限値である第５電位よりも高い
請求項１又は２に記載の表示装置。
【請求項４】
前記第１電位と前記第４電位との電位差は、前記画素トランジスタの耐圧電位以下に設定されている
請求項１又は３に記載の表示装置。
【請求項５】
前記第２電位と前記第４電位との電位差は、前記画素トランジスタの耐圧電位以上に設定されている
請求項１又は４に記載の表示装置。
【請求項６】
前記表示制御回路は、前記画素トランジスタのゲートのオフ状態を維持するゲートオフ信号を前記走査線駆動回路に供給する第２配線を備え、
前記走査線駆動回路は、各走査線に接続される出力回路と、該出力回路に出力信号を供給するシフトレジスタとを備えており、
前記出力回路は、前記シフトレジスタからの出力信号に基づいて、前記第１配線又は前記第２配線のいずれかを走査線に接続するスイッチ回路を備えている
請求項１乃至５の何れか一項に記載の表示装置。
【請求項７】
前記スイッチ回路は、前記第１配線と走査線との間に設けられる第１スイッチと、前記第２配線と走査線との間に設けられる第２スイッチとを備え、
前記シフトレジスタからの出力がハイの時に前記第１スイッチがオンになると共に前記第２スイッチがオフになり、
前記シフトレジスタからの出力がロウの時に前記第１スイッチがオフになると共に前記第２スイッチがオンになる
請求項６に記載の表示装置。
【請求項８】
前記出力回路は、前記シフトレジスタと前記第１スイッチとの間に、前記シフトレジスタからの出力電位差を変更する第１レベルシフタが設けられている
請求項７に記載の表示装置。
【請求項９】
前記第１スイッチは、少なくともＮ型のトランジスタとＰ型のトランジスタを有するＣＭＯＳ回路であり、前記第１レベルシフタは、前記シフトレジスタと前記第１スイッチのＰ型のトランジスタとの間に設けられている
請求項８に記載の表示装置。
【請求項１０】
前記第１レベルシフタの正出力は前記第４電位であり、負出力は前記第１電位である
請求項９に記載の表示装置。
【請求項１１】
前記出力回路は、前記シフトレジスタと前記第２スイッチとの間に、前記シフトレジスタからの出力電位差を変更する第２レベルシフタが設けられている
請求項７に記載の表示装置。
【請求項１２】
前記第２スイッチは、Ｎ型のトランジスタからなり、前記第２レベルシフタは、前記シフトレジスタと前記第２スイッチのＮ型のトランジスタとの間に設けられている
請求項１１に記載の表示装置。
【請求項１３】
前記第２レベルシフタの負出力は前記第２電位である
請求項１２に記載の表示装置。
【請求項１４】
前記非表示領域には、外部電源からの電源を前記表示制御回路に供給するための端子部が設けられており、
前記端子部は、
前記第１電位を供給するための第１電位端子と、
前記第２電位を供給するための第２電位端子と、
前記第３電位を供給するための第３電位端子と、
前記第４電位を供給するための第４電位端子と
が設けられている
請求項１に記載の表示装置。
【請求項１５】
前記信号線は、各画素に画素信号を供給し、
前記第４電位は、前記画素信号の電圧上限値である第５電位よりも高く、
前記端子部は、前記第５電位を供給するための第５電位端子をさらに備えている
請求項１４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
近年、液晶ディスプレイやＯＬＥＤ、電気泳動型ディスプレイ（ＥＰＤ：Ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ  Ｄｉｓｐｌａｙ）等のフラットパネルディスプレイでは、大型化や高精細化が望まれている。例えば、表示パネルが大画面化及び高精細化された場合でも、ＴＦＴ素子に印加される階調電圧の書き込み時間にばらつきが生じることによって表示画面における走査線の延在方向に生じる表示ムラを低減する技術が開示されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−２２８５７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
表示領域内に設けられた画素トランジスタには、走査信号を供給するためのゲート線及び画素信号を供給するための信号線が接続されている。ゲート線には、多くの画素トランジスタのゲートが接続されるため、ゲート線に寄生容量が発生し、特に走査線駆動回路から離れた位置の画素トランジスタからみるとこの系の時定数が大きくなることが考えられる。特に、大画面化によってゲート線が長くなり、さらに、高精細化によって多くの画素トランジスタがゲート線に接続される構成では、走査線駆動回路から離れた位置の画素トランジスタへの走査信号の書き込みに時間を要し、１水平期間内に全ての画素トランジスタの書き込みを完了させることができない虞がある。
【０００５】
本発明は、画素トランジスタのゲート駆動を高速化することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る表示装置は、画素容量及び画素トランジスタを有する複数の画素が第１方向及び当該第１方向に交わる第２方向にマトリクス状に並ぶ表示領域と、前記第１方向に並ぶ前記画素に電気的に接続される複数の走査線と、前記第２方向に並ぶ前記画素に電気的に接続される複数の信号線と、前記表示領域を包囲する非表示領域に設けられ、前記走査線を介して前記画素トランジスタをオンオフ制御する表示制御回路と、を備え、前記表示制御回路は、前記画素トランジスタはＮ型のトランジスタであって、当該画素トランジスタのゲートに走査線が接続され、前記画素トランジスタのソースに信号線が接続され、前記画素トランジスタのドレインに画素容量が接続されており、前記画素トランジスタをオンオフ制御するゲート駆動信号を生成する駆動信号生成回路と、前記ゲート駆動信号を前記走査線に供給する走査線駆動回路と、を備え、前記駆動信号生成回路は、前記画素トランジスタのオフ電位以下となる第１電位を前記第１配線に供給する第１電位供給回路と、前記第１電位よりもさらに低い第２電位を前記第１配線に供給する第２電位供給回路と、前記第１電位よりも高い第３電位を前記第１配線に供給する第３電位供給回路と、前記第３電位よりも高く、且つ、前記画素トランジスタのオン電位以上となる第４電位を前記第１配線に供給する第４電位供給回路と、を備えている。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施形態に係る表示装置の概略構成の一例を示す図である。
【図２Ａ】図２Ａは、実施形態に係る表示装置の図１とは異なる概略構成の一例を示す図である。
【図２Ｂ】図２Ｂは、実施形態に係る表示装置の図１とは異なる概略構成の第２例を示す図である。
【図３Ａ】図３Ａは、実施形態に係る表示装置における画素の構成の一例を示す図である。
【図３Ｂ】図３Ｂは、実施形態に係る表示装置における表示領域の概略断面構造を表す断面図である。
【図４】図４は、実施形態に係る表示装置における走査線駆動回路及び駆動信号生成回路の構成の一例を示す図である。
【図５Ａ】図５Ａは、駆動信号生成回路と出力回路との対応関係を示す第１構成例を示す図である。
【図５Ｂ】図５Ｂは、駆動信号生成回路と出力回路との対応関係を示す第２構成例を示す図である。
【図６Ａ】図６Ａは、図５Ａに示す第１構成例における各部タイミングチャートである。
【図６Ｂ】図６Ｂは、図５Ｂに示す第２構成例における各部タイミングチャートである。
【図７】図７は、実施形態に係る走査線駆動回路及び駆動信号生成回路の各部の動作を説明するためのタイミングチャート、及び、ゲート駆動信号ＥＮＢ並びに走査信号ＧＡＴＥの波形例を示す図である。
【図８Ａ】図８Ａは、図７に示すＬ期間におけるゲート駆動信号経路を示す図である。
【図８Ｂ】図８Ｂは、図７に示すＨ１期間及びＨ５期間におけるゲート駆動信号経路を示す図である。
【図８Ｃ】図８Ｃは、図７に示すＨ２期間におけるゲート駆動信号経路を示す図である。
【図８Ｄ】図８Ｄは、図７に示すＨ３期間におけるゲート駆動信号経路を示す図である。
【図８Ｅ】図８Ｅは、図７に示すＨ４期間におけるゲート駆動信号経路を示す図である。
【図９】図９は、実施形態の第２例に係る表示装置における走査線駆動回路及び駆動信号生成回路の構成の一例を示す図である。
【図１０】図１０は、実施形態の第２例に係る走査線駆動回路及び駆動信号生成回路の各部の動作を説明するためのタイミングチャート、及び、ゲート駆動信号ＥＮＢ並びに走査信号ＧＡＴＥの波形例を示す図である。
【図１１Ａ】図１１Ａは、図１０に示すＬ期間におけるゲート駆動信号経路を示す図である。
【図１１Ｂ】図１１Ｂは、図１０に示すＨ１期間及びＨ５期間におけるゲート駆動信号経路を示す図である。
【図１１Ｃ】図１１Ｃは、図１０に示すＨ２期間におけるゲート駆動信号経路を示す図である。
【図１１Ｄ】図１１Ｄは、図１０に示すＨ３期間におけるゲート駆動信号経路を示す図である。
【図１２】図１２は、実施形態に係る表示装置における画素信号、画素電極、及び走査信号の各部波形例を示す図である。
【図１３】図１３は、実施形態の第２例に係る表示装置における画素信号、画素電極、及び走査信号の各部波形例を示す図である。
【図１４】図１４は、変形例に係る表示装置における画素の構成の一例を示す図である。
【図１５】図１５は、変形例に係る構成における各部波形例を示す図である。
【図１６】図１６は、比較例における各部波形例を示す図である。
【発明を実施するための形態】
【０００８】
以下、発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００９】
図１は、実施形態に係る表示装置の概略構成の一例を示す図である。
【００１０】
表示装置１０は、例えば、液晶表示パネルである。なお、実施形態において、表示装置１０は液晶表示パネルに限定されるものではない。例えば、表示装置１０は、表示素子として有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を用いた有機ＥＬディスプレイであっても良い。また、表示装置１０は、表示素子として無機発光ダイオード（マイクロＬＥＤ（ｍｉｃｒｏ  ＬＥＤ））を用いた無機ＥＬディスプレイであっても良い。また、表示装置１０は、電気泳動型ディスプレイ（ＥＰＤ：Ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ  Ｄｉｓｐｌａｙ）であっても良い。
【００１１】
また、表示装置１０は、例えば静電容量型のタッチセンサが一体化された装置であっても良い。表示装置１０に静電容量型のタッチセンサを内蔵して一体化するとは、例えば、表示用の基板や電極などの一部の部材と、タッチセンサとして使用される基板や電極などの一部の部材とを兼用することを含む。あるいは、表示装置１０は、例えば静電容量型のタッチセンサを装着した、いわゆるオンセルタイプの装置であっても良い。表示装置１０の態様により本開示が限定されるものではない。
【００１２】
実施形態に係る表示装置１０は、外部電源２００（例えば表示装置１０が搭載される電子機器の電源回路）から各種電源電圧が印加される。また、表示装置１０は、例えば電子機器のホストプロセッサであるＨＯＳＴ３００から出力された信号に基づいて画像表示を行う。本実施形態において、表示装置１０は、モノクロ表示であっても良いし、複数の色のカラーフィルタ等を用いたカラー表示であっても良い。
【００１３】
表示装置１０は、表示領域１１と、表示領域を包囲する非表示領域１２とを有している。また、表示装置は、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板１００（以下、ＴＦＴ基板と称する）と、ＴＦＴ基板１００に対向して設けられる対向基板１０１と、これら一対の基板１００，１０１間に設けられる表示機能層とを備えている。本実施形態においては、当該表示機能層は液晶層６によって構成される。また、ＴＦＴ基板１００の非表示領域１２上に、表示制御回路２０が設けられている。
【００１４】
表示領域１１には、第１方向（図中のＸ方向）と、この第１方向に直交する第２方向（図中のＹ方向）に２次元のマトリクス状に並ぶ複数の画素ＰＸが設けられている。以下、第１方向（図中のＸ方向）を行方向、第２方向（図中のＹ方向）を列方向とも称する。また、画素ＰＸが行方向に並ぶ行を画素行、画素ＰＸが列方向に並ぶ列を画素列とも称する。
【００１５】
非表示領域１２には、外部電源２００からの各種電源を表示制御回路２０に供給するための端子部Ｐが設けられている。端子部Ｐは、第１電位ＶＧＬを供給するための第１電位端子Ｐ１、第２電位ＶＧＬ２を供給するための第２電位端子Ｐ２、第３電位ＧＮＤを供給するための第３電位端子Ｐ３、第４電位ＶＧＨ２を供給するための第４電位端子Ｐ４、第５電位ＶＤＤ（ＶＤＤ１）を供給するための第５電位端子Ｐ５、第６電位ＶＧＨ１を供給するための第６電位端子Ｐ６、第７電位ＶＤＤ２を供給するための第７電位端子Ｐ７が設けられている。各電位の詳細については後述する。
【００１６】
表示制御回路２０は、信号線駆動回路２１、走査線駆動回路２２、及び駆動信号生成回路２３を備えている。信号線駆動回路２１、走査線駆動回路２２、及び駆動信号生成回路２３は、ＨＯＳＴ３００（例えば表示装置１０が搭載される電子機器の制御回路）からの各種信号に基づき動作する。
【００１７】
信号線駆動回路２１は、例えば、ＴＦＴ基板１００上の非表示領域１２に実装される表示用ＩＣで構成される。
【００１８】
本実施形態において、走査線駆動回路２２及び駆動信号生成回路２３は、ＴＦＴ基板１００上の非表示領域１２に形成される薄膜トランジスタ（ＴＦＴ）回路である。
【００１９】
信号線駆動回路２１は、複数の信号線ＤＴＬによって表示領域１１内の各画素列と電気的に接続され、各信号線ＤＴＬにそれぞれ画素信号ＳＩＧを伝送する。各画素信号ＳＩＧは、各画素列の各画素ＰＸに供給される。
【００２０】
走査線駆動回路２２は、走査線ＳＣＬによって表示領域１１内の各画素行と電気的に接続され、各走査線ＳＣＬにそれぞれ走査信号ＧＡＴＥを伝送する。各走査信号ＧＡＴＥは、各画素行の各画素ＰＸに供給される。
【００２１】
図２Ａは、実施形態に係る表示装置の図１とは異なる概略構成の第１例を示す図である。図２Ｂは、実施形態に係る表示装置の図１とは異なる概略構成の第２例を示す図である。
【００２２】
図１では、走査線駆動回路２２を図中の表示領域１１の左側の非表示領域１２に設けた例を示したが、図２Ａ及び図２Ｂに示すように、表示領域の左右に走査線駆動回路を設ける構成も採用可能である。図２Ａでは、走査線ＳＣＬが左側の走査線駆動回路２２−１と右側の走査線駆動回路２２−２の両方に接続されている。また、図２Ｂでは、走査線駆動回路２２−１から延びる走査線ＳＣＬと走査線駆動回路２２−２から延びる走査線ＳＣＬとが表示領域１１内で接続されていない構成であっても良い。また、表示領域１１の右側の非表示領域１２に、上から奇数番となる画素行用の走査線駆動回路を設け、表示領域１１の左側の非表示領域１２に、上から偶数番となる画素行用の走査線駆動回路を設けた構成であっても良い。
【００２３】
図３Ａは、実施形態に係る表示装置における画素の構成の一例を示す図である。図３Ａに示す例では、ｑ行ｐ列の画素ＰＸにおける構成を示している。
【００２４】
図３Ａでは、画素ＰＸに含まれる画素トランジスタＴＲＤを、２つのＮＭＯＳトランジスタｔｒｄで構成したダブルゲート構造とした例を示している。なお、画素トランジスタＴＲＤの構成はこれに限らず、例えば、１つのＮＭＯＳトランジスタで構成されていれも良い。画素トランジスタＴＲＤの構成により本開示が限定されるものではない。
【００２５】
画素トランジスタＴＲＤのゲートには、走査線ＳＣＬを介して走査信号ＧＡＴＥが供給される。ゲート信号ＧＡＴＥについては後述する。また、画素トランジスタＴＲＤのソースは、信号線ＤＴＬに接続されている。
【００２６】
また、画素トランジスタＴＲＤのドレインには、画素電極Ｐｉｘが設けられている。画素電極Ｐｉｘと共通電位ＶＣＯＭを供給する共通電極ＣＯＭＬとの間に、画素容量ＣＳが構成される。
【００２７】
画素トランジスタＴＲＤのソースには、信号線駆動回路２１から信号線ＤＴＬを介して、画素信号ＳＩＧが供給される。画素信号ＳＩＧは、電圧上限値がＶＤＤ１、電圧下限値がＶＤＤ２である。
【００２８】
本実施形態において、画素信号ＳＩＧの電圧上限値であるＶＤＤ１は、ＧＮＤ電位よりも高い電位である。また、本実施形態において、画素信号ＳＩＧの電圧下限値であるＶＤＤ２は、ＧＮＤ電位よりも低い電位である。なお、ＶＤＤ１とＧＮＤ電位との電位差は、ＧＮＤ電位とＶＤＤ２との電位差と略等値であることが好ましい。
【００２９】
走査線駆動回路２２から供給される走査信号ＧＡＴＥによって画素トランジスタＴＲＤのオン／オフ状態が制御される。画素トランジスタＴＲＤがオンされ、信号線から画素信号ＳＩＧが画素電極Ｐｉｘに供給される。そして、当該画素信号ＳＩＧに応じた電荷が画素電極Ｐｉｘにチャージされる。画素電極Ｐｉｘは、ＶＤＤ１とＶＤＤ２との間の電圧値を取り得る。すなわち、本実施形態において、画素電極Ｐｉｘが取り得る電圧範囲は、画素信号ＳＩＧと同様のＶＤＤ２からＶＤＤ１までの電圧範囲となる。画素電極Ｐｉｘと走査線ＳＣＬとの間に生じる電位差Ｖｇｄについては後述する。
【００３０】
ここで、本実施形態の表示装置１０の構成例を詳細に説明する。図３Ｂは、実施形態に係る表示装置における表示領域の概略断面構造を表す断面図である。ここでは、静電容量型のタッチセンサが一体化された構成について説明する。
【００３１】
図３Ｂに示すように、表示装置１０は、ＴＦＴ基板１００と、対向基板１０１と、表示機能層としての液晶層６とを備える。対向基板１０１は、ＴＦＴ基板１００の表面に垂直な方向に対向して配置される。また、液晶層６はＴＦＴ基板１００と対向基板１０１との間に設けられる。
【００３２】
ＴＦＴ基板１００は、第１基板３１と、画素電極Ｐｉｘと、共通電極ＣＯＭＬと、偏光板３５とを有する。第１基板３１には、走査線駆動回路２２に含まれるシフトレジスタ等の回路や、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子や、走査線ＳＣＬ、信号線ＤＴＬ等の各種配線（図３Ｂでは省略して示す）が設けられる。
【００３３】
共通電極ＣＯＭＬは、第１基板３１の上側に設けられる。画素電極Ｐｉｘは、絶縁層３４を介して共通電極ＣＯＭＬの上側に設けられる。画素電極Ｐｉｘは、共通電極ＣＯＭＬとは異なる層に設けられ、平面視で、共通電極ＣＯＭＬと重なって配置される。また、画素電極Ｐｉｘは、平面視でマトリクス状に複数配置される。偏光板３５は、第１基板３１の下側に設けられる。
【００３４】
なお、本明細書において、第１基板３１の表面に垂直な方向において、第１基板３１から第２基板４１に向かう方向を「上側」とする。また、第２基板４１から第１基板３１に向かう方向を「下側」とする。また、「平面視」とは、第１基板３１の表面に垂直な方向から見た場合を示す。
【００３５】
画素電極Ｐｉｘは、表示装置１０の各画素ＰＸを構成する副画素に対応して設けられる。表示動作を行うための画素信号ＳＩＧは、信号線駆動回路２１から画素電極Ｐｉｘに供給される。また、表示動作の際に、直流の電圧信号である表示用の駆動信号ＶＣＯＭが共通電極ＣＯＭＬに供給される。これにより、共通電極ＣＯＭＬは、複数の画素電極Ｐｉｘに対する共通電極として機能する。また、共通電極ＣＯＭＬは、静電容量方式のタッチ検出における駆動電極又は検出電極として機能する。共通電極ＣＯＭＬを用いてタッチ検出を行う場合、共通電極ＣＯＭＬは複数の電極に分割されていることが好ましく、表示領域１１内にて帯状又はタイル状に分割する構成を採用可能である。また、共通電極ＣＯＭＬを対向基板１０１に設ける構成も採用可能である。
【００３６】
本実施形態において、画素電極Ｐｉｘ及び共通電極ＣＯＭＬは、例えば、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透光性を有する導電性材料が用いられる。
【００３７】
対向基板１０１は、第２基板４１と、第２基板４１の一方の面に形成されたカラーフィルタ４２と、第２基板４１の他方の面に設けられた検出電極ＴＤＬと、偏光板４５とを有する。検出電極ＴＤＬは、第２基板４１の上に複数配列されている。検出電極ＴＤＬは、相互静電容量方式のタッチ検出及び自己静電容量方式のタッチ検出における検出電極として機能する。
【００３８】
本実施形態において、検出電極ＴＤＬは、例えば、ＩＴＯ等の透光性を有する導電性材料が用いられる。又は、検出電極ＴＤＬは、メッシュ状、ジグザグ線状、或いは波線状、直線状のパターンを有する金属細線により構成されていてもよい。
【００３９】
カラーフィルタ４２は、第１基板３１と垂直な方向において、液晶層６と対向する。なお、カラーフィルタ４２は第１基板３１の上に配置されてもよい。本実施形態において、第１基板３１及び第２基板４１は、例えば、ガラス基板又は樹脂基板である。
【００４０】
第１基板３１と第２基板４１とは所定の間隔を設けて対向して配置される。第１基板３１と第２基板４１との間に液晶層６が設けられる。液晶層６は、各画素電極と共通電極間の電界の状態に応じて通過する光を変調する。
【００４１】
第１基板３１の下側には、図示しない照明部（バックライト）が設けられる。照明部は、例えばＬＥＤ等の光源を有しており、光源からの光を第１基板３１に向けて射出する。照明部からの光は、ＴＦＴ基板１００を通過して、その位置の液晶の状態により変調され、表示面への透過状態が場所によって変化する。これにより、表示領域１１に画像が表示される。
【００４２】
図４は、実施形態に係る表示装置における走査線駆動回路及び駆動信号生成回路の構成の一例を示す図である。図４に示すように、走査線駆動回路２２は、シフトレジスタ２２１と、走査線ＳＣＬごとに設けた出力回路２２２を備えている。また、各走査線駆動回路２２と駆動信号生成回路２３は、第１配線Ｌ１によって接続されている。より具体的には、駆動信号生成回路２３から延在する第１配線Ｌ１は、各出力回路２２２に接続されている。なお、シフトレジスタは、各出力回路に対応するフリップフロップ回路を有している。以下、各構成及び制御の説明の中でシフトレジスタから出力回路への信号の出力としている点は、実質的に当該出力回路に対応するフリップフロップ回路からの出力としてよい。
【００４３】
また、これら走査線駆動回路２２及び駆動信号生成回路２３への電源供給線として、第１電源供給線ＶＬ１、第２電源供給線ＶＬ２、第３電源供給線ＶＬ３、第４電源供給線ＶＬ４、第５電源供給線ＶＬ５、第６電源供給線ＶＬ６が設けられている。
【００４４】
第１電源供給線ＶＬ１には、画素トランジスタＴＲＤのオフ電位と同じかそれよりも低い第１電位ＶＧＬが供給されている。
【００４５】
第２電源供給線ＶＬ２には、第１電位ＶＧＬよりも低い第２電位ＶＧＬ２が供給されている。
【００４６】
第３電源供給線ＶＬ３には、第１電位ＶＧＬよりも高い第３電位が供給されている。なお、本実施形態においては、第３電位は接地電位とされている。かかる点からＧＮＤを第３電位の符号とする。
【００４７】
第４電源供給線ＶＬ４には、第３電位ＧＮＤよりも高く、且つ、画素トランジスタＴＲＤのオン電位よりも高い第４電位ＶＧＨ２が供給されている。本実施形態において、第１電位ＶＧＬと第４電位ＶＧＨ２の電位差は、画素トランジスタＴＲＤの耐圧電位以下に設定されている。また、第２電位ＶＧＬ２と第４電位ＶＧＨ２との電位差は、画素トランジスタＴＲＤの耐圧電位以上に設定されている。画素トランジスタＴＲＤの耐圧電位は、例えば、２０Ｖ程度である。
【００４８】
第５電源供給線ＶＬ５には、第３電位ＧＮＤよりも高く、且つ、第４電位ＶＧＨ２よりも低い第５電位が供給されている。なお、第５電位としては、画素信号の最大電位ＶＤＤ１と同じ電位ＶＤＤに設定されている。かかる点から、ＶＤＤを第５電位の符号とする。
【００４９】
第６電源供給線ＶＬ６には、第５電位ＶＤＤよりも高く、且つ、第４電位ＶＧＨ２よりも低い第６電位ＶＧＨが供給されている。
【００５０】
駆動信号生成回路２３は、画素トランジスタＴＲＤをオンオフ制御するためのゲート駆動信号ＥＮＢを生成し、走査線駆動回路２２に出力する回路である。
【００５１】
駆動信号生成回路２３は、ドライブ回路Ｄｒｖ１，Ｄｒｖ２，Ｄｒｖ３，Ｄｒｖ４、及びトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４を備えている。
【００５２】
トランジスタＴｒ１は、例えばＮＭＯＳトランジスタである。トランジスタＴｒ１のゲートはドライブ回路Ｄｒｖ１に接続されており、ソースは第１電源供給線ＶＬ１に接続されており、ドレインは第１配線Ｌ１に接続されている。ドライブ回路Ｄｒｖ１には、第５電位ＶＤＤと第２低電位ＶＧＬ２とが供給される。トランジスタＴｒ１及びドライブ回路Ｄｒｖ１は、本開示における「第１電位供給回路」に対応する。
【００５３】
トランジスタＴｒ２は、例えばＮＭＯＳトランジスタである。トランジスタＴｒ２のゲートはドライブ回路Ｄｒｖ２に接続されており、ソースは第２電源供給線ＶＬ２に接続されており、ドレインは第１配線Ｌ１に接続されている。ドライブ回路Ｄｒｖ２には、第５電位ＶＤＤと第２低電位ＶＧＬ２とが供給される。トランジスタＴｒ２及びドライブ回路Ｄｒｖ２は、本開示における「第２電位供給回路」に対応する。
【００５４】
トランジスタＴｒ３は、例えばＮＭＯＳトランジスタである。トランジスタＴｒ３のゲートはドライブ回路Ｄｒｖ３に接続されており、ソースは第３電源供給線ＶＬ３に接続されており、ドレインは第１配線Ｌ１に接続されている。ドライブ回路Ｄｒｖ４には、第５電位ＶＤＤと第２低電位ＶＧＬ２とが供給される。トランジスタＴｒ３及びドライブ回路Ｄｒｖ３は、本開示における「第３電位供給回路」に対応する。
【００５５】
トランジスタＴｒ４は、例えば、２つのＰＭＯＳトランジスタで構成したダブルゲート構造を有するトランジスタｄｐｔｒで構成される。トランジスタＴｒ４のゲートはドライブ回路Ｄｒｖ４に接続されており、ソースは第４電源供給線ＶＬ４に接続されており、ドレインは第１配線Ｌ１に接続されている。ドライブ回路Ｄｒｖ４には、第４電位ＶＧＨ２と第３電位ＧＮＤとが供給される。トランジスタＴｒ４及びドライブ回路Ｄｒｖ４は、本開示における「第４電位供給回路」に対応する。
【００５６】
また、第１配線Ｌ１とは別に、第２配線Ｌ２が各出力回路２２２に接続されている。当該第２配線Ｌ２は、第１電源供給線ＶＬ１に接続されている。
【００５７】
駆動信号生成回路２３は、ドライブ回路Ｄｒｖ１，Ｄｒｖ２，Ｄｒｖ３，Ｄｒｖ４によって適宜トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４を順次オンオフ制御することにより、ゲート駆動信号ＥＮＢを生成する。
【００５８】
なお、ドライブ回路Ｄｒｖ１，Ｄｒｖ２，Ｄｒｖ３，Ｄｒｖ４及びトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４の構成は、上述した構成に限らない。例えば、トランジスタＴｒ４は、１つのＰＭＯＳトランジスタで構成されても良い。これらドライブ回路Ｄｒｖ１，Ｄｒｖ２，Ｄｒｖ３，Ｄｒｖ４及びトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４の構成により本開示が限定されるものではない。
【００５９】
走査線駆動回路２２は、駆動信号生成回路２３から供給されるゲート駆動信号ＥＮＢを含めた走査信号ＧＡＴＥを各走査線ＳＣＬに順次出力する回路である。本実施形態において、走査信号ＧＡＴＥとは、各画素トランジスタＴＲＤのオン制御を含むゲート駆動信号ＥＮＢと、各画素トランジスタＴＲＤのオフ状態を維持するゲートオフ信号とからなる。より具体的には、ゲート駆動信号ＥＮＢは駆動信号生成回路２３からの信号であり、ゲートオフ信号は第２配線Ｌ２から供給される第１電位ＶＧＬであり、これらの信号が出力回路２２２によって切り替えられて走査線ＳＣＬに供給される。当該切り替えは、シフトレジスタ２２１からの各出力回路２２２への出力信号ＳＲｏｎ，ＳＲｏｆｆに基づいて実行される。かかる走査線駆動回路２２の駆動については後に詳述する。
【００６０】
シフトレジスタ２２１は、表示制御回路２０にて生成されるクロック信号に基づいて、当該段（Ｎ段）の内部データがオンレベル（ハイレベル）になると、ゲート選択信号ＳＲｏｎを対応する出力回路２２２に出力する。その後、オンレベルが次段（Ｎ−１段）に移行すると、シフトレジスタ２２１のＮ段の内部データがオフレベル（ローレベル）になる。このとき、シフトレジスタ２２１は、Ｎ段の出力回路２２２に対し、ゲート非選択信号ＳＲｏｆｆを出力する。また、本実施形態において、シフトレジスタ２２１は、電源として第２電源供給線ＶＬ２と第５電源供給線ＶＬ５とに接続されており、ゲート選択信号ＳＲｏｎとして第５電源供給線ＶＬ５からの第５電位ＶＤＤが出力され、ゲート非選択信号ＳＲｏｆｆとして第２電源供給線ＶＬ２からの第２電位ＶＧＬ２が出力される。
【００６１】
出力回路２２２は、反転バッファ回路ＲＢｕｆ、第１レベルシフタＬＳ１、第２レベルシフタＬＳ２、第１スイッチＴｒ５及び第２スイッチＴｒ６を備えている。第１スイッチＴｒ５の出力端と第２スイッチＴｒ６の出力端は共に走査線ＳＣＬに接続されている。また、第１スイッチＴｒ５の入力端は第１配線Ｌ１に接続され、第２スイッチＴｒ６の入力端は第２配線Ｌ２に接続されている。また、第１スイッチＴｒ５及び第２スイッチＴｒ６はシフトレジスタ２２１からの出力信号ＳＲｏｎ，ＳＲｏｆｆに基づいてオン／オフ制御される。より具体的には、シフトレジスタ２２１からの出力信号ＳＲｏｎ，ＳＲｏｆｆは、第１スイッチＴｒ５に直接あるいは反転バッファ回路ＲＢｕｆ及び第１レベルシフタＬＳ１を介して供給される。また、シフトレジスタ２２１からの出力信号ＳＲｏｎ，ＳＲｏｆｆは、反転バッファ回路ＲＢｕｆ及び第２レベルシフタＬＳ２を介して第２スイッチＴｒ６に供給される。第１スイッチＴｒ５及び第２スイッチＴｒ６は、本開示における「スイッチ回路」に対応する。
【００６２】
反転バッファ回路ＲＢｕｆは、シフトレジスタ２２１からの出力信号ＳＲｏｎ，ＳＲｏｆｆを反転して出力する。より具体的には、反転バッファ回路ＲＢｕｆは、電源として第２電源供給線ＶＬ２と第５電源供給線ＶＬ５とに接続されており、シフトレジスタ２２１からゲート選択信号ＳＲｏｎが入力されると、第２電源供給線ＶＬ２からの第２電位ＶＧＬ２を出力する。同様に、反転バッファ回路ＲＢｕｆは、シフトレジスタ２２１からゲート非選択信号ＳＲｏｆｆが入力されると、第５電源供給線ＶＬ５からの第５電位ＶＤＤを出力する。
【００６３】
第１レベルシフタＬＳ１は、電源として第１電源供給線ＶＬ１と第４電源供給線ＶＬ４とに接続されており、入力信号に応じて第４電位ＶＧＨ２と第１電位ＶＧＬとのいずれかを出力する。より具体的には、第１レベルシフタＬＳ１は、反転バッファ回路ＲＢｕｆからの出力がハイレベル（第５電位ＶＤＤ）である場合に第４電位ＶＧＨ２にレベル変換して出力し、反転バッファ回路ＲＢｕｆからの出力がローレベル（第２電位ＶＧＬ２）である場合に第１電位ＶＧＬにレベル変換して出力する回路である。第１レベルシフタＬＳ１によって、正側の出力も負側の出力も入力される電位よりも高くなる。また、出力電位差は大きくなっている。
【００６４】
第２レベルシフタＬＳ２は、電源として第２電源供給線ＶＬ２と第６電源供給線ＶＬ６とに接続されており、入力信号に応じて第６電位ＶＧＨと第２電位ＶＧＬ２とのいずれかを出力する。より具体的には、第２レベルシフタＬＳ２は、反転バッファ回路ＲＢｕｆからの出力がハイレベル（第５電位ＶＤＤ）である場合に第６電位ＶＧＨにレベル変換して出力し、反転バッファ回路ＲＢｕｆからの出力がローレベル（第２電位ＶＧＬ２）である場合は第２電位ＶＧＬ２を出力する回路である。第２レベルシフタＬＳ２によって、正側の出力は入力される電位よりも高くなる。また、出力電位差は大きくなっている。
【００６５】
第１スイッチＴｒ５は、例えば、２つのＰＭＯＳトランジスタで構成したダブルゲート構造を有するトランジスタｄｐｔｒと、２つのＮＭＯＳトランジスタで構成したダブルゲート構造を有するトランジスタｄｎｔｒとが並列接続されたＣＭＯＳ構造を有している。トランジスタｄｐｔｒとシフトレジスタ２２１との間には、反転バッファ回路ＲＢｕｆ及び第１レベルシフタＬＳ１が設けられており、トランジスタｄｐｔｒは、第１レベルシフタＬＳ１からの出力信号によりオンオフ制御される。トランジスタｄｐｔｒのゲートは、シフトレジスタ２２１の出力端と直接接続されており、当該シフトレジスタ２２１からの出力信号ＳＲｏｎ，ＳＲｏｆｆによりオンオフ制御される。第１スイッチＴｒ５は、シフトレジスタ２２１からの出力信号ＳＲｏｎ，ＳＲｏｆｆに基づいてトランジスタｄｐｔｒ及びトランジスタｄｎｔｒがオンオフ制御されることにより、駆動信号生成回路２３から出力されるゲート駆動信号ＥＮＢを走査線ＳＣＬに出力する。
【００６６】
第２スイッチＴｒ６は、例えばＮＭＯＳトランジスタである。第２スイッチＴｒ６とシフトレジスタ２２１との間には、反転バッファ回路ＲＢｕｆ及び第２レベルシフタＬＳ２が設けられており、第２スイッチＴｒ６は、第２レベルシフタＬＳ２からの出力信号に基づいてオンオフ制御される。第２スイッチＴｒ６は、第２レベルシフタＬＳ２からの出力に基づきオンオフ制御されることにより、第２配線Ｌ２から出力される第１電位ＶＧＬを出力する。
【００６７】
これらスイッチ回路は、シフトレジスタ２２１からの出力信号ＳＲｏｎ，ＳＲｏｆｆに基づいて、第１配線Ｌ１と第２配線Ｌ２のいずれか一方を走査線ＳＣＬに接続する。より具体的には、第１配線Ｌ１と走査線ＳＣＬとの間に第１スイッチＴｒ５が設けられ、第２配線Ｌ２と走査線ＳＣＬとの間に第２スイッチＴｒ６が設けられている。これら第１配線Ｌ１と第２配線Ｌ２とは、シフトレジスタ２２１からの出力信号ＳＲｏｎ，ＳＲｏｆｆに基づいて相補的に駆動する。すなわち、シフトレジスタ２２１からゲート選択信号ＳＲｏｎが出力されると、第１スイッチＴｒ５がオンとなると共に第２スイッチＴｒ６がオフとなる。また、シフトレジスタ２２１からゲート非選択信号ＳＲｏｆｆが出力されると、第２スイッチＴｒ６がオンとなると共に第１スイッチＴｒ５がオフとなる。
【００６８】
このように、走査線ＳＣＬに供給される走査信号ＧＡＴＥは、第１配線Ｌ１からのゲート駆動信号ＥＮＢと第２配線Ｌ２からのゲートオフ信号（第１電位ＶＧＬ）とを時分割で順次切り替えることによって走査線ＳＣＬ毎に形成される。より具体的には、所定期間ごとに走査線ＳＣＬにゲート駆動信号ＥＮＢが供給され、それによって各画素トランジスタＴＲＤが駆動することとなるが、ゲート駆動信号ＥＮＢが供給されない期間はゲートオフ信号（第１電位ＶＧＬ）が走査線ＳＣＬに供給され、これによって各画素トランジスタＴＲＤが駆動されない状態（ゲートオフ状態）に維持される。以下、走査信号ＧＡＴＥの生成順序を説明する。
【００６９】
図５Ａは、駆動信号生成回路と出力回路との対応関係を示す第１構成例を示す図である。図５Ｂは、駆動信号生成回路と出力回路との対応関係を示す第２構成例を示す図である。図６Ａは、図５Ａに示す第１構成例における各部タイミングチャートである。図６Ｂは、図５Ｂに示す第２構成例における各部タイミングチャートである。図５Ａ、図５Ｂ、図６Ａ、図６Ｂにおいて、ｎは０以上の整数である。なお、図６Ａ及び図６Ｂに示す各ゲート駆動信号ＥＮＢ及び各走査信号ＧＡＴＥは、シフトレジスタ２２１から出力される出力信号ＳＲｏｎ，ＳＲｏｆｆとの関係を示すために、本来の波形とは異なる簡略化した態様としている。
【００７０】
図５Ａ及び図６Ａに示すように、１つの駆動信号生成回路２３から全ての出力回路２２２に対応するゲート駆動信号ＥＮＢを出力する。駆動信号生成回路２３は、表示制御回路２０から供給されるクロック信号に基づき、１水平期間１Ｈごとに１つのゲート駆動信号ＥＮＢを生成し、第１配線Ｌ１に供給する。そして、シフトレジスタ２２１から出力されるゲート選択信号ＳＲｏｎが対応する出力回路２２２に出力されることにより、第１配線Ｌ１を介してゲート駆動信号ＥＮＢを供給すべき１本の走査線ＳＣＬが順次選択される。このとき、残りのシフトレジスタ２２１からの出力はすべてゲート非選択信号ＳＲｏｆｆであり、第２配線Ｌ２からのゲートオフ信号（第１電位ＶＧＬ）が走査線ＳＣＬに供給されている。
【００７１】
なお、図５Ｂ及び図６Ｂに示すように、４つの駆動信号生成回路２３からそれぞれ１水平期間１Ｈずつずれたゲート駆動信号ＥＮＢ１，ＥＮＢ２，ＥＮＢ３，ＥＮＢ４を生成し、それぞれ第１配線Ｌ１に供給する。そして、シフトレジスタ２２１から出力されるゲート選択信号ＳＲｏｎが対応する出力回路２２２に出力されることにより、それぞれ第１配線Ｌ１を介してゲート駆動信号ＥＮＢ１，ＥＮＢ２，ＥＮＢ３，ＥＮＢ４を供給すべき１本の走査線ＳＣＬが順次選択される構成であっても良い。このようにすれば、ゲート駆動信号ＥＮＢ１，ＥＮＢ２，ＥＮＢ３，ＥＮＢ４の各供給経路の寄生容量Ｃｇｓ（図４参照）の総容量を小さくすることができる。
【００７２】
以下、上述した実施形態の構成における動作について説明する。図７は、実施形態に係る走査線駆動回路及び駆動信号生成回路の各部の動作を説明するためのタイミングチャート、及び、ゲート駆動信号ＥＮＢ並びに走査信号ＧＡＴＥの波形例を示す図である。図８Ａは、図７に示すＬ期間におけるゲート駆動信号経路を示す図である。図８Ｂは、図７に示すＨ１期間及びＨ５期間におけるゲート駆動信号経路を示す図である。図８Ｃは、図７に示すＨ２期間におけるゲート駆動信号経路を示す図である。図８Ｄは、図７に示すＨ３期間におけるゲート駆動信号経路を示す図である。図８Ｅは、図７に示すＨ４期間におけるゲート駆動信号経路を示す図である。なお、図８Ａ乃至図８Ｅに示す例では、走査線ＳＣＬへの電位供給経路を太線で示している。
【００７３】
図７に示すように、出力回路２２２は、シフトレジスタ２２１から出力されるゲート選択信号ＳＲｏｎの期間において、駆動信号生成回路２３から出力されるゲート駆動信号ＥＮＢを出力する。すなわち、ゲート選択信号ＳＲｏｎによって、ゲート駆動信号ＥＮＢを供給すべき走査線ＳＣＬが選択される。以下、ゲート選択信号ＳＲｏｎの期間を「走査線ＳＣＬの選択期間」とも称する。また、ゲート非選択信号ＳＲｏｆｆの期間を「走査線ＳＣＬの非選択期間」とも称する。
【００７４】
図８Ａに示す如く、走査線ＳＣＬの非選択期間（図７に示すＬ期間）において、シフトレジスタ２２１は、対応する出力回路２２２に向けてゲート非選択信号ＳＲｏｆｆを出力する。シフトレジスタ２２１から出力回路２２２にゲート非選択信号ＳＲｏｆｆが入力されると、当該ゲート非選択信号ＳＲｏｆｆはそのまま第１スイッチＴｒ５のトランジスタｄｎｔｒのゲートに供給される。ゲート非選択信号ＳＲｏｆｆは第２電源供給線ＶＬ２の第２電位ＶＧＬ２を有しているので、これによってこれらトランジスタｄｎｔｒはオフ制御となる。また、ゲート非選択信号ＳＲｏｆｆは、反転バッファ回路ＲＢｕｆに入力され、非選択反転信号として第１レベルシフタＬＳ１及び第２レベルシフタＬＳ２に供給される。ここで、第１レベルシフタＬＳ１は、非選択反転信号の入力を受けて第４電位ＶＧＨ２をトランジスタｄｐｔｒのゲートに向けて出力する。これによってトランジスタｄｐｔｒはオフ制御となる。他方、第２レベルシフタＬＳ２は、非選択反転信号の入力を受けて第６電位ＶＧＨを第２スイッチＴｒ６のゲートに向けて出力する。これによって第２スイッチＴｒ６はオン制御となる。この結果、第２配線Ｌ２と走査線ＳＣＬとが接続され、当該走査線ＳＣＬにはゲートオフ信号（第１電位ＶＧＬ）が供給される。これにより、当該走査線ＳＣＬに接続される各画素ＰＸの画素トランジスタＴＲＤはすべてオフ制御となり、信号線ＤＴＬと画素電極Ｐｉｘ（画素容量ＣＳ）とは非接続状態となる。或いは、画素電極Ｐｉｘはフローティング状態に維持される。
【００７５】
また、当該非選択期間において、駆動信号生成回路２３では、トランジスタＴｒ１がオンに制御され、トランジスタＴｒ２，Ｔｒ３，Ｔｒ４がオフに制御される。これにより、非選択期間にある出力回路２２２の第１スイッチＴｒ５はオフ制御状態であるものの、第２配線Ｌ２と同じ電位が供給されている（図８Ａ参照）。
【００７６】
次に、クロック信号に基づいて、当該走査線ＳＣＬが選択される選択期間（Ｈ１〜Ｈ５）に移行する。
【００７７】
図７に示すＨ１期間の走査線駆動回路２２及び駆動信号生成回路２３の具体的な駆動は図８Ｂに示す。かかるＨ１期間において、シフトレジスタ２２１は、対応する出力回路２２２に向けてゲート選択信号ＳＲｏｎを出力する。シフトレジスタ２２１から出力回路２２２にゲート選択信号ＳＲｏｎが入力されると、当該ゲート選択信号ＳＲｏｎはそのまま第１スイッチＴｒ５のトランジスタｄｎｔｒのゲートに供給され、これによってこれらトランジスタｄｎｔｒはオン制御となる。また、ゲート選択信号ＳＲｏｎは、反転バッファ回路ＲＢｕｆに入力され、選択反転信号として第１レベルシフタＬＳ１及び第２レベルシフタＬＳ２に供給される。ここで、第１レベルシフタＬＳ１は、選択反転信号の入力を受けて第１電位ＶＧＬをトランジスタｄｐｔｒのゲートに向けて出力する。これによってトランジスタｄｎｔｒはオフ制御となる（オフ制御を維持する）。これによって、第１スイッチＴｒ５全体としてはオン制御状態となり、走査線ＳＣＬは第１配線Ｌ１に接続される。他方、第２レベルシフタＬＳ２は、選択反転信号の入力を受けて第２電位ＶＧＬ２を第２スイッチＴｒ６のゲートに向けて出力する。これによって第２スイッチＴｒ６はオフ制御となる。この結果、第２配線Ｌ２と走査線ＳＣＬとは非接続となる。
【００７８】
この時、駆動信号生成回路２３では、クロック信号に基づいてトランジスタＴｒ１がオンに制御され、トランジスタＴｒ２，Ｔｒ３，Ｔｒ４がオフに制御される。これにより、ゲート駆動信号ＥＮＢの電位が第１電位ＶＧＬとなり、第１配線Ｌ１及び出力回路２２２の第１スイッチＴｒ５を介して走査線ＳＣＬに供給される（図８Ｂ参照）。
【００７９】
画素信号ＳＩＧの１水平期間１Ｈにおいて、画素電極Ｐｉｘへの書き込みが行われる。
【００８０】
図７に示すＨ２期間では、シフトレジスタ２２１からの出力はゲート選択信号ＳＲｏｎに維持されているので、出力回路２２２の状態はＨ１期間の状態を維持する。他方、駆動信号生成回路２３では、クロック信号に基づいてトランジスタＴｒ４がオンに制御され、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３がオフに制御される。これにより、ゲート駆動信号ＥＮＢの電位が第４電位ＶＧＨ２となり、出力回路２２２の第１スイッチＴｒ５を介して走査線ＳＣＬに供給される（図８Ｃ参照）。これにより、当該走査線ＳＣＬに接続されている各画素ＰＸの画素トランジスタＴＲＤはオン制御される。また、このタイミングで各信号線ＤＴＬには各画素ＰＸに応じた画素信号ＳＩＧが入力されており、各画素信号ＳＩＧは、オン制御の画素トランジスタＴＲＤを介して画素容量ＣＳに入力される。以下、図７に示すＨ２期間を「画素容量ＣＳの充電期間」とも称する。
【００８１】
図７に示すＨ３期間では、シフトレジスタ２２１からの出力はゲート選択信号ＳＲｏｎに維持されているので、出力回路２２２の状態はＨ１期間の状態を維持する。他方、駆動信号生成回路２３では、クロック信号に基づいてトランジスタＴｒ３がオンに制御され、トランジスタＴｒ１，Ｔｒ２，Ｔｒ４がオフに制御される。これにより、ゲート駆動信号ＥＮＢの電位が第３電位ＧＮＤとなり、第１配線Ｌ１に供給される。ここで、第１配線Ｌ１の電位が第４電位ＶＧＨ２から第３電位ＧＮＤまで低下する。当該電位は第１スイッチＴｒ５のトランジスタｄｐｔｒのゲート電位よりも高く、トランジスタｄｎｔｒのゲート電位よりも低い。これにより、トランジスタｄｐｔｒはオン制御状態が維持される一方、トランジスタｄｎｔｒがオフ制御からオン制御に変化する。また、第１スイッチＴｒ５全体でみるとオン制御が維持され、第２スイッチＴｒ６はオフ制御が維持されている。したがって、第１スイッチＴｒ５を介して第１配線Ｌ１が走査線ＳＣＬに接続されることとなり、当該走査線ＳＣＬには第３電位ＧＮＤのゲート駆動信号ＥＮＢが入力される（図８Ｄ参照）。
【００８２】
図７に示すＨ４期間では、シフトレジスタ２２１からの出力はゲート選択信号ＳＲｏｎに維持されているので、出力回路２２２の状態はＨ１期間の状態を維持する。他方、駆動信号生成回路２３では、クロック信号に基づいてトランジスタＴｒ２がオンに制御され、トランジスタＴｒ１，Ｔｒ３，Ｔｒ４がオフに制御される。これにより、ゲート駆動信号ＥＮＢの電位が第２電位ＶＧＬ２となり、第１配線Ｌ１に供給される。ここで、第１配線Ｌ１の電位が第３電位ＧＮＤから第２電位ＶＧＬ２まで低下する。当該電位は第１スイッチＴｒ５のトランジスタｄｐｔｒのゲート電位よりも低く、トランジスタｄｎｔｒのゲート電位よりも低い。これにより、トランジスタｄｎｔｒはオン制御状態が維持される一方、トランジスタｄｐｔｒがオン制御からオフ制御に変化する。また、第１スイッチＴｒ５全体でみるとオン制御が維持され、第２スイッチＴｒ６はオフ制御が維持されている。したがって、第１スイッチＴｒ５を介して第１配線Ｌ１が走査線ＳＣＬに接続されることとなり、当該走査線ＳＣＬには第２電位ＶＧＬ２のゲート駆動信号ＥＮＢが入力される。
【００８３】
また、第２電位ＶＧＬ２は、第１電位ＶＧＬよりも低い。これによって、当該走査線ＳＣＬに接続されている各画素ＰＸの画素トランジスタＴＲＤのゲートはオフ制御され、信号線ＤＴＬから各画素容量ＣＳへの画素信号ＳＩＧの入力は止まる。また、画素容量ＣＳ側はいわゆるフローティング状態となる（図８Ｅ参照）。
【００８４】
図７に示すＨ５期間では、シフトレジスタ２２１からの出力はゲート選択信号ＳＲｏｎに維持されているので、出力回路２２２の状態はＨ１期間の状態を維持する。他方、駆動信号生成回路２３では、クロック信号に基づいてトランジスタＴｒ１が再びオンに制御され、トランジスタＴｒ２，Ｔｒ３，Ｔｒ４がオフに制御される。これにより、ゲート駆動信号ＥＮＢの電位が第１電位ＶＧＬとなり、第１配線Ｌ１に出力される。ここで、第１配線Ｌ１の電位が第２電位ＶＧＬ２から第１電位ＶＧＬまで上昇する。当該電位は第１スイッチＴｒ５のトランジスタｄｐｔｒのゲート電位と同じであり、トランジスタｄｎｔｒのゲート電位よりも低い。これにより、トランジスタｄｎｔｒはオン制御状態が維持される一方、トランジスタｄｐｔｒのオフ制御も維持される。また、第１スイッチＴｒ５全体でみるとオン制御が維持され、第２スイッチＴｒ６はオフ制御が維持されている。したがって、第１スイッチＴｒ５を介して第１配線Ｌ１が走査線ＳＣＬに接続されることとなり、当該走査線ＳＣＬには第１電位ＶＧＬのゲート駆動信号ＥＮＢが入力される。当該第１電位ＶＧＬは所謂ゲートオフ電位であり、これによって各画素ＰＸの画素トランジスタＴＲＤのオフ状態は維持される（図８Ｂ参照）。
【００８５】
その後、当該段の走査線ＳＣＬの選択期間を終了する。具体的には、シフトレジスタ２２１は、対応する出力回路２２２に向けてゲート非選択信号ＳＲｏｆｆを出力する。この結果、出力回路２２２は図８Ａに示される駆動状態となり、第１スイッチＴｒ５がオフ制御されると共に第２スイッチＴｒ６がオン制御される。この結果、第２配線Ｌ２と走査線ＳＣＬとが接続され、当該走査線ＳＣＬにはゲートオフ電位（第１電位ＶＧＬ）が供給される。これにより、当該走査線ＳＣＬに接続される各画素ＰＸの画素トランジスタＴＲＤはすべてオフ制御が維持される。
【００８６】
また、当該段の選択期間が終了することにより、次段の選択期間に移行する。次水平期間では、シフトレジスタ２２１により選択される次段の出力回路２２２及び走査線ＳＣＬに対し、上記Ｈ１〜Ｈ５の駆動が実施される。このように、出力回路２２２は、次選択期間が回ってくるまでは非選択期間の状態を維持するものの、駆動信号生成回路２３は、水平期間ごとに上記図８Ｂ〜図８Ｅの駆動を繰り返す。これにより、各段の走査線ＳＣＬにゲート駆動信号ＥＮＢが供給される。
【００８７】
ここで、実施形態の第２例として、図９乃至図１１を参照して説明する。図９は、実施形態の第２例に係る表示装置における走査線駆動回路及び駆動信号生成回路の構成の一例を示す図である。図１０は、実施形態の第２例に係る走査線駆動回路及び駆動信号生成回路の各部の動作を説明するためのタイミングチャート、及び、ゲート駆動信号ＥＮＢ並びに走査信号ＧＡＴＥの波形例を示す図である。図１１Ａは、図１０に示すＬ期間におけるゲート駆動信号経路を示す図である。図１１Ｂは、図１０に示すＨ１期間及びＨ５期間におけるゲート駆動信号経路を示す図である。図１１Ｃは、図１０に示すＨ２期間におけるゲート駆動信号経路を示す図である。図１１Ｄは、図１０に示すＨ３期間におけるゲート駆動信号経路を示す図である。なお、図１１Ａ乃至図１１Ｄに示す例では、走査線ＳＣＬへの電位供給経路を太線で示している。
【００８８】
まず、実施形態の第２例に係る構成について説明する。
【００８９】
図９に示すように、走査線駆動回路２２ａは、シフトレジスタ２２１a及び出力回路２２２ａを備えている。
【００９０】
駆動信号生成回路２３ａは、ドライブ回路Ｄｒｖ１，Ｄｒｖ３，Ｄｒｖ４、及びトランジスタＴｒ１，Ｔｒ３，Ｔｒ４を備えている。
【００９１】
トランジスタＴｒ１は、例えばＮＭＯＳトランジスタである。トランジスタＴｒ１のゲートはドライブ回路Ｄｒｖ１に接続されており、ソースは第１電源供給線ＶＬ１に接続されており、ドレインは第１配線Ｌ１に接続されている。ドライブ回路Ｄｒｖ１には、第６電位ＶＧＨと第１電位ＶＧＬとが供給される。
【００９２】
トランジスタＴｒ３は、例えばＮＭＯＳトランジスタである。トランジスタＴｒ３のゲートはドライブ回路Ｄｒｖ３に接続されており、ソースは第３電源供給線ＶＬ３に接続されており、ドレインは第１配線Ｌ１に接続されている。ドライブ回路Ｄｒｖ４には、第６電位ＶＧＨと第１電位ＶＧＬとが供給される。
【００９３】
トランジスタＴｒ４は、例えばＰＭＯＳトランジスタである。トランジスタＴｒ４のゲートはドライブ回路Ｄｒｖ４に接続されており、ソースは第６電源供給線ＶＬ６に接続されており、ドレインは第１配線Ｌ１に接続されている。ドライブ回路Ｄｒｖ４には、第６電位ＶＧＨと第１電位ＶＧＬとが供給される。
【００９４】
また、第１配線Ｌ１とは別に、第２配線Ｌ２が各出力回路２２２ａに接続されている。当該第２配線Ｌ２は、第１電源供給線ＶＬ１に接続されている。
【００９５】
駆動信号生成回路２３ａは、ドライブ回路Ｄｒｖ１，Ｄｒｖ３，Ｄｒｖ４によって適宜トランジスタＴｒ１，Ｔｒ３，Ｔｒ４を順次オンオフ制御することにより、ゲート駆動信号ＥＮＢを生成する。
【００９６】
走査線駆動回路２２ａは、駆動信号生成回路２３ａから供給されるゲート駆動信号ＥＮＢを含めた走査信号ＧＡＴＥを各走査線ＳＣＬに順次出力する回路である。
【００９７】
シフトレジスタ２２１ａは、第１例と同様の構成を有している。また、図９に示す第２例において、シフトレジスタ２２１ａは、電源として第１電源供給線ＶＬ１と第６電源供給線ＶＬ６とに接続されており、ゲート選択信号ＳＲｏｎとして第６電源供給線ＶＬ６からの第６電位ＶＧＨが出力され、ゲート非選択信号ＳＲｏｆｆとして第１電源供給線ＶＬ１からの第１電位ＶＧＬが出力される。
【００９８】
出力回路２２２ａは、反転バッファ回路ＲＢｕｆ、第１スイッチＴｒ５、及び第２スイッチＴｒ６を備えている。第１スイッチＴｒ５の出力端と第２スイッチＴｒ６の出力端は共に走査線ＳＣＬに接続されている。また、第１スイッチＴｒ５の入力端は第１配線Ｌ１に接続され、第２スイッチＴｒ６の入力端は第２配線Ｌ２に接続されている。また、第１スイッチＴｒ５及び第２スイッチＴｒ６はシフトレジスタ２２１ａからの出力信号ＳＲｏｎ，ＳＲｏｆｆに基づいてオン／オフ制御される。より具体的には、シフトレジスタ２２１ａからの出力信号ＳＲｏｎ，ＳＲｏｆｆは、直接あるいは反転バッファ回路ＲＢｕｆを介して第１スイッチＴｒ５に供給される。また、シフトレジスタ２２１ａからの出力信号ＳＲｏｎ，ＳＲｏｆｆは、反転バッファ回路ＲＢｕｆを介して第２スイッチＴｒ６に供給される。
【００９９】
反転バッファ回路ＲＢｕｆは、シフトレジスタ２２１ａからの出力信号ＳＲｏｎ，ＳＲｏｆｆを反転して出力する。より具体的には、反転バッファ回路ＲＢｕｆは、電源として第１電源供給線ＶＬ１と第６電源供給線ＶＬ６とに接続されており、シフトレジスタ２２１ａからゲート選択信号ＳＲｏｎが入力されると、第１電源供給線ＶＬ１からの第１電位ＶＧＬを出力する。同様に、反転バッファ回路ＲＢｕｆは、シフトレジスタ２２１ａからゲート非選択信号ＳＲｏｆｆが入力されると、第６電源供給線ＶＬ６からの第６電位ＶＧＨを出力する。
【０１００】
第１スイッチＴｒ５は、例えば、ＰＭＯＳトランジスタと、ＮＭＯＳトランジスタとが並列接続されて構成される。ＮＭＯＳトランジスタは、シフトレジスタ２２１ａからの出力信号ＳＲｏｎ，ＳＲｏｆｆによりオンオフ制御される。ＰＭＯＳトランジスタとシフトレジスタ２２１ａとの間には、反転バッファ回路ＲＢｕｆが設けられており、ＰＭＯＳトランジスタは、反転バッファ回路ＲＢｕｆからの出力によりオンオフ制御される。ＮＭＯＳトランジスタのゲートは、シフトレジスタ２２１ａの出力端と直接接続されており、当該シフトレジスタ２２１ａからの出力信号ＳＲｏｎ，ＳＲｏｆｆによりオンオフ制御される。第１スイッチＴｒ５は、シフトレジスタ２２１ａからの出力信号ＳＲｏｎ，ＳＲｏｆｆに基づいてＰＭＯＳトランジスタ及びＮＭＯＳトランジスタがオンオフ制御されることにより、駆動信号生成回路２３ａから出力されるゲート駆動信号ＥＮＢを走査線ＳＣＬに出力する。
【０１０１】
第２スイッチＴｒ６は、例えばＮＭＯＳトランジスタである。第２スイッチＴｒ６とシフトレジスタ２２１ａとの間には、反転バッファ回路ＲＢｕｆが設けられており、第２スイッチＴｒ６は、反転バッファ回路ＲＢｕｆからの出力信号に基づいてオンオフ制御される。第２スイッチＴｒ６は、反転バッファ回路ＲＢｕｆからの出力に基づきオンオフ制御されることにより、第２配線Ｌ２から出力される第１電位ＶＧＬを出力する。
【０１０２】
これらスイッチ回路は、シフトレジスタ２２１ａからの出力信号ＳＲｏｎ，ＳＲｏｆｆに基づいて、第１配線Ｌ１と第２配線Ｌ２のいずれか一方を対応する走査線ＳＣＬに接続する。より具体的には、第１配線Ｌ１と走査線ＳＣＬとの間に第１スイッチＴｒ５が設けられ、第２配線Ｌ２と走査線ＳＣＬとの間に第２スイッチＴｒ６が設けられている。これら第１配線Ｌ１と第２配線Ｌ２とは、シフトレジスタ２２１ａからの出力信号ＳＲｏｎ，ＳＲｏｆｆに基づいて相補的に駆動する。すなわち、シフトレジスタ２２１ａからゲート選択信号ＳＲｏｎが出力されると、第１スイッチＴｒ５がオンとなると共に第２スイッチＴｒ６がオフとなる。また、シフトレジスタ２２１ａからゲート非選択信号ＳＲｏｆｆが出力されると、第２スイッチＴｒ６がオンとなると共に第１スイッチＴｒ５がオフとなる。
【０１０３】
このように、走査線ＳＣＬに供給される走査信号ＧＡＴＥは、第１配線Ｌ１からのゲート駆動信号ＥＮＢと第２配線Ｌ２からのゲートオフ信号（第１電位ＶＧＬ）とを時分割で順次切り替えることによって走査線ＳＣＬ毎に形成される。より具体的には、所定期間ごとに走査線ＳＣＬにゲート駆動信号ＥＮＢが供給され、それによって各画素トランジスタＴＲＤが駆動することとなるが、ゲート駆動信号ＥＮＢが供給されない期間はゲートオフ信号（第１電位ＶＧＬ）が走査線ＳＣＬに供給され、これによって各画素トランジスタＴＲＤが駆動されない状態（ゲートオフ状態）に維持される。以下、上述した実施形態の第２例の構成における動作について説明する。
【０１０４】
図１０に示すように、出力回路２２２ａは、シフトレジスタ２２１ａから出力されるゲート選択信号ＳＲｏｎの期間において、駆動信号生成回路２３ａから出力されるゲート駆動信号ＥＮＢを出力する。すなわち、ゲート選択信号ＳＲｏｎによって、ゲート駆動信号ＥＮＢを供給すべき走査線ＳＣＬが選択される。
【０１０５】
図１１Ａに示す如く、走査線ＳＣＬの非選択期間（図１０に示すＬ期間）において、シフトレジスタ２２１ａは、対応する出力回路２２２ａに向けてゲート非選択信号ＳＲｏｆｆを出力する。シフトレジスタ２２１ａから出力回路２２２ａにゲート非選択信号ＳＲｏｆｆが入力されると、当該ゲート非選択信号ＳＲｏｆｆはそのまま第１スイッチＴｒ５のＮＭＯＳトランジスタのゲートに供給される。ゲート非選択信号ＳＲｏｆｆは第１電源供給線ＶＬ１の第１電位ＶＧＬを有しているので、これによってこれらＮＭＯＳトランジスタはオフ制御となる。また、ゲート非選択信号ＳＲｏｆｆは、反転バッファ回路ＲＢｕｆに入力され、非選択反転信号として出力する。ここで、反転バッファ回路ＲＢｕｆは、第６電位ＶＧＨをＰＭＯＳトランジスタのゲートに向けて出力する。これによってＰＭＯＳトランジスタはオフ制御となる。他方、反転バッファ回路ＲＢｕｆは、第６電位ＶＧＨを第２スイッチＴｒ６のゲートに向けて出力する。これによって第２スイッチＴｒ６はオン制御となる。この結果、第２配線Ｌ２と走査線ＳＣＬとが接続され、当該走査線ＳＣＬにはゲートオフ信号（第１電位ＶＧＬ）が供給される。これにより、当該走査線ＳＣＬに接続される各画素ＰＸの画素トランジスタＴＲＤはすべてオフ制御となり、信号線ＤＴＬと画素電極Ｐｉｘ（画素容量ＣＳ）とは非接続状態となる。或いは、画素電極Ｐｉｘはフローティング状態に維持される。
【０１０６】
また、当該走査線ＳＣＬの非選択期間において、駆動信号生成回路２３では、トランジスタＴｒ１がオンに制御され、トランジスタＴｒ３，Ｔｒ４がオフに制御される。これにより、非選択期間にある出力回路２２２ａの第１スイッチＴｒ５はオフ制御状態であるものの、第２配線Ｌ２と同じ電位が供給されている（図１１Ａ参照）。
【０１０７】
次に、クロック信号に基づいて、当該走査線ＳＣＬが選択される選択期間（Ｈ１〜Ｈ５）に移行する。
【０１０８】
図１０に示すＨ１期間の走査線駆動回路２２ａ及び駆動信号生成回路２３ａの具体的な駆動は図１１Ｂに示す。かかるＨ１期間において、シフトレジスタ２２１ａは、対応する出力回路２２２ａに向けてゲート選択信号ＳＲｏｎを出力する。シフトレジスタ２２１ａから出力回路２２２ａにゲート選択信号ＳＲｏｎが入力されると、当該ゲート選択信号ＳＲｏｎはそのまま第１スイッチＴｒ５のＮＭＯＳトランジスタのゲートに供給され、これによってＮＭＯＳトランジスタはオン制御となる。また、ゲート選択信号ＳＲｏｎは、反転バッファ回路ＲＢｕｆに入力され、選択反転信号として出力する。ここで、反転バッファ回路ＲＢｕｆは、第１電位ＶＧＬをＰＭＯＳトランジスタのゲートに向けて出力する。これによってＰＭＯＳトランジスタはオフ制御となる（オフ制御を維持する）。これによって、第１スイッチＴｒ５全体としてはオン制御状態となり、走査線ＳＣＬは第１配線Ｌ１に接続される。他方、反転バッファ回路ＲＢｕｆは、第１電位ＶＧＬを第２スイッチＴｒ６のゲートに向けて出力する。これによって第２スイッチＴｒ６はオフ制御となる。この結果、第２配線Ｌ２と走査線ＳＣＬとは非接続となる。
【０１０９】
この時、駆動信号生成回路２３ａでは、クロック信号に基づいてトランジスタＴｒ１がオンに制御され、トランジスタＴｒ３，Ｔｒ４がオフに制御される。これにより、ゲート駆動信号ＥＮＢの電位が第１電位ＶＧＬとなり、第１配線Ｌ１及び出力回路２２２の第１スイッチＴｒ５を介して走査線ＳＣＬに供給される（図１１Ｂ参照）。
【０１１０】
図１０に示すＨ２期間では、シフトレジスタ２２１ａからの出力はゲート選択信号ＳＲｏｎに維持されているので、出力回路２２２の状態はＨ１期間の状態を維持する。他方、駆動信号生成回路２３では、クロック信号に基づいてトランジスタＴｒ４がオンに制御され、トランジスタＴｒ１，Ｔｒ３がオフに制御される。これにより、ゲート駆動信号ＥＮＢの電位が第６電位ＶＧＨとなり、出力回路２２２ａの第１スイッチＴｒ５を介して走査線ＳＣＬに供給される（図１１Ｃ参照）。これにより、当該走査線ＳＣＬに接続されている各画素ＰＸの画素トランジスタＴＲＤはオン制御される。また、このタイミングで各信号線ＤＴＬには各画素ＰＸに応じた画素信号ＳＩＧが入力されており、各画素信号ＳＩＧは、オン制御の画素トランジスタＴＲＤを介して画素容量ＣＳに入力される。
【０１１１】
図１０に示すＨ３期間では、シフトレジスタ２２１ａからの出力はゲート選択信号ＳＲｏｎに維持されているので、出力回路２２２ａの状態はＨ１期間の状態を維持する。他方、駆動信号生成回路２３ａでは、クロック信号に基づいてトランジスタＴｒ３がオンに制御され、トランジスタＴｒ１，Ｔｒ４がオフに制御される。これにより、ゲート駆動信号ＥＮＢの電位が第３電位ＧＮＤとなり、第１配線Ｌ１に供給される。ここで、第１配線Ｌ１の電位が第６電位ＶＧＨから第３電位ＧＮＤまで低下する。当該電位は第１スイッチＴｒ５のＰＭＯＳトランジスタのゲート電位よりも高く、ＮＭＯＳトランジスタのゲート電位よりも低い。これにより、ＰＭＯＳトランジスタはオン制御状態が維持される一方、ＮＭＯＳトランジスタがオフ制御からオン制御に変化する。また、第１スイッチＴｒ５全体でみるとオン制御が維持され、第２スイッチＴｒ６はオフ制御が維持されている。したがって、第１スイッチＴｒ５を介して第１配線Ｌ１が走査線ＳＣＬに接続されることとなり、当該走査線ＳＣＬには第３電位ＧＮＤのゲート駆動信号ＥＮＢが入力される（図１１Ｄ参照）。
【０１１２】
図１０に示すＨ５期間では、シフトレジスタ２２１ａからの出力はゲート選択信号ＳＲｏｎに維持されているので、出力回路２２２ａの状態はＨ１期間の状態を維持する。他方、駆動信号生成回路２３ａでは、クロック信号に基づいてトランジスタＴｒ１が再びオンに制御され、トランジスタＴｒ３，Ｔｒ４がオフに制御される。これにより、ゲート駆動信号ＥＮＢの電位が第１電位ＶＧＬとなり、第１配線Ｌ１に出力される。ここで、第１配線Ｌ１の電位が第３電位ＧＮＤから第１電位ＶＧＬまで下降する。当該電位は第１スイッチＴｒ５のＰＭＯＳトランジスタのゲート電位と同じであり、ＮＭＯＳトランジスタのゲート電位よりも低い。これにより、ＮＭＯＳトランジスタはオン制御状態が維持される一方、ＰＭＯＳトランジスタのオフ制御も維持される。また、第１スイッチＴｒ５全体でみるとオン制御が維持され、第２スイッチＴｒ６はオフ制御が維持されている。したがって、第１スイッチＴｒ５を介して第１配線Ｌ１が走査線ＳＣＬに接続されることとなり、当該走査線ＳＣＬには第１電位ＶＧＬのゲート駆動信号ＥＮＢが入力される。当該第１電位ＶＧＬは所謂ゲートオフ電位であり、これによって各画素ＰＸの画素トランジスタＴＲＤのオフ状態は維持される（図１１Ａ参照）。
【０１１３】
その後、当該段の走査線ＳＣＬの選択期間を終了する。具体的には、シフトレジスタ２２１ａは、対応する出力回路２２２ａに向けてゲート非選択信号ＳＲｏｆｆを出力する。この結果、出力回路２２２ａは図８Ａに示される駆動状態となり、第１スイッチＴｒ５がオフ制御されると共に第２スイッチＴｒ６がオン制御される。この結果、第２配線Ｌ２と走査線ＳＣＬとが接続され、当該走査線ＳＣＬにはゲートオフ電位（第１電位ＶＧＬ）が供給される。これにより、当該走査線ＳＣＬに接続される各画素ＰＸの画素トランジスタＴＲＤはすべてオフ制御が維持される。
【０１１４】
また、当該段の選択期間が終了することにより、次段の選択期間に移行する。次水平期間では、シフトレジスタ２２１ａにより選択される次段の出力回路２２２ａ及び走査線ＳＣＬに対し、上記Ｈ１〜Ｈ５の駆動が実施される。このように、出力回路２２２ａは、次選択期間が回ってくるまでは非選択期間の状態を維持するものの、駆動信号生成回路２３ａは、水平期間ごとに上記図１１Ｂ〜図１１Ｄの駆動を繰り返す。これにより、各段の走査線ＳＣＬにゲート駆動信号ＥＮＢが供給される。
【０１１５】
図１２は、実施形態に係る表示装置における画素信号、画素電極、及び走査信号の各部波形例を示す図である。図１３は、実施形態の第２例に係る表示装置における画素信号、画素電極、及び画素信号の各部波形例を示す図である。図１２及び図１３に示す例において、実線は、走査線駆動回路２２，２２ａの近傍（図１における表示領域の右端部近傍）における各部波形を示し、破線は、走査線駆動回路２２，２２ａから離れた位置（図１における表示領域の左端部近傍）における各部波形を示している。また、図１２及び図１３において、１Ｈ（Ｎ）期間は、ゲート駆動信号ＧＡＴＥ（Ｎ）が供給される１水平期間を示し、１Ｈ（Ｎ−１）期間は、ゲート駆動信号ＧＡＴＥ（Ｎ）が供給される前の１水平期間を示し、１Ｈ（Ｎ＋１）期間は、ゲート駆動信号ＧＡＴＥ（Ｎ）が供給された後の１水平期間を示している。
【０１１６】
本実施形態に係る表示装置１０では、上述したように、図７に示すＨ２期間において、ゲート駆動信号ＥＮＢの電位を第４電位ＶＧＨ２としている。このため、図１２に示すように、走査線駆動回路２２の近傍はもちろん、走査線駆動回路２２から離れた位置における走査信号波形（図１２に示す破線）においても、画素トランジスタＴＲＤがオン制御される期間の開始期間を１水平期間内で早めることができる。
【０１１７】
また、本実施形態に係る表示装置１０では、上述したように、図７に示すＨ４期間において、ゲート駆動信号ＥＮＢの電位を第２電位ＶＧＬ２とすることにより、第２電位ＶＧＬ２が走査線ＳＣＬに供給される。このため、図１２に示すように、走査線駆動回路２２の近傍はもちろん、走査線駆動回路２２から離れた位置における走査信号波形（図１２に示す破線）においても、１水平期間内に画素トランジスタＴＲＤをオフ制御する期間を確保することができる。これにより、ゲートバスライン（走査線）ＳＣＬの選択期間を短くすることができ、高速な描画を実現することができる。
【０１１８】
また、図７に示すＨ５期間において、ゲート駆動信号ＥＮＢの電位を第１低電位ＶＧＬとすることにより、次水平期間にて再びゲート駆動信号ＥＮＢの電位をＶＧＨ２に引き上げる期間を短くすることができ、１水平期間内におけるオン制御の期間確保をより確実なものとする。
【０１１９】
一方、実施形態の第２例では、図１０に示すＨ１期間において、ゲート駆動信号ＥＮＢの電位を第６電位ＶＧＨとしている。このため、図１３に示すように、走査線駆動回路２２ａから離れた位置における走査信号波形（図１３に示す破線）では、走査線ＳＣＬが多数の画素ＰＸ間や信号線ＤＴＬ上を通過しているために寄生容量が大きく、これによって、第６電位ＶＧＨが維持される期間の開始が１水平期間内で遅くなる。
【０１２０】
また、実施形態の第２例では、図１０に示すＨ５期間において、ゲート駆動信号ＥＮＢの電位を第１電位ＶＧＬとしているものの、走査線駆動回路２２ａから離れた位置における走査信号波形（図１３に示す破線）では、上述の寄生容量によって、当該１水平期間内に走査線ＳＣＬの電位が第１電位ＶＧＬにならないことが考えられる。この結果、当該離れた領域では画素トランジスタＴＲＤのオフ制御を確定することができず、次段の画素ＰＸに入力すべき画素信号ＤＴＬが入力されてしまう可能性がある。或いは、かかる不具合を回避するために、画素容量ＣＳの充電期間の後のＨ５期間を長くする必要がある。
【０１２１】
このように、実施形態の第２例では、画素容量ＣＳの充電期間や、画素容量ＣＳの充電期間の後のＨ５期間を長くする必要がある。このため、実施形態の第２例では、走査線ＳＣＬの選択期間を長くする必要があるが、これに伴って、１フレーム分の表示に掛かる時間が長くなり、高速な描画を実現することが難しい。
【０１２２】
また、本実施形態の第１スイッチＴｒ５のソースには第２電位ＶＧＬ２から第４電位ＶＧＨ２の電位が供給され、電位変動が大きい。このため、トランジスタＴｒ１のゲートにもこれに見合う電位を供給しなければならず、ひいてはシフトレジスタの電源も大きくなり、全体としての消費電力が大きくなってしまう。これに対し、本実施形態では、第１スイッチＴｒ５とシフトレジスタ２２１との間に第１レベルシフタＬＳ１を設け、シフトレジスタからの出力を当該第１レベルシフタＬＳ１でレベル変更して第１スイッチＴｒ５に供給するので、大きなゲート電位を必要とする部分にだけそれ相当の電位を供給でき、表示制御回路２０全体としての電力消費は抑制される。
【０１２３】
（変形例）
以下、変形例として、静電容量方式のタッチ検出機能を組み込んだ表示装置について説明する。なお、実施形態と同じ構成については同じ符号を付してその説明を省略する。
【０１２４】
図１４は、変形例に係る表示装置における画素の構成の一例を示す図である。図１４は、変形例に係る構成における各部波形例を示す図である。図１５は、比較例における各部波形例を示す図である。
【０１２５】
本実施形態において、タッチ検出機能付き表示装置とは、表示領域１１に接触又は近接する操作者の指等の被検出体を検出する静電容量型のタッチセンサを内蔵して一体化した、いわゆるインセルタイプあるいはハイブリッドタイプの装置を示している。
【０１２６】
本変形例の表示装置は、所定数の水平期間からなる表示期間の直後に検出期間を有する。また、図１４に示す如く、表示期間には共通電極ＣＯＭＬに共通電位ＶＣＯＭが供給される一方、検出期間にはタッチ検出用の駆動信号としてタッチ駆動信号Ｖｃｏｍが供給される。当該タッチ駆動信号Ｖｃｏｍは共通電極ＣＯＭＬと別の電極（タッチ検出電極）との間で容量を形成し、当該容量が使用者の指の近接により変動する。当該変動を検知することにより、タッチが検出される。或いは、タッチ駆動信号Ｖｃｏｍが共通電極ＣＯＭＬに入力され、当該共通電極ＣＯＭＬが使用者の指との間で容量を形成する。そして、当該容量の変動を共通電極ＣＯＭＬを介して検知することにより、タッチが検出される方式も採用可能である。なお、本実施形態においては、共通電位ＶＣＯＭは固定電位（ＤＣ）、タッチ駆動信号Ｖｃｏｍとしてパルス波（ｐｌｕｓｅ）が採用されている。また、共通電位ＶＣＯＭは第３電位ＧＮＤよりもやや小さいＶＣＯＭが採用され、タッチ駆動信号Ｖｃｏｍは当該共通電位ＶＣＯＭから第６電位ＶＧＨよりもやや小さい電位であるＴＰＨまで変動するパルス波である。これに対し、例えば共通電位ＶＣＯＭは交流信号、タッチ駆動信号Ｖｃｏｍとしてパルス波以外の駆動信号を採用することも可能である。
【０１２７】
本変形例では、図１５に示す如く、走査信号ＧＡＴＥが第６電位ＶＧＨ以上となるまでの期間Ａを図１６に示す比較例よりも短くすることができる。このため、走査信号ＧＡＴＥが第６電位ＶＧＨ以下となるまでの画素容量ＣＳの充電期間Ｃを加えた期間Ｂを図１６に示す比較例よりも短くすることができる。これにより、図１６に示す比較例よりも走査線ＳＣＬの選択期間を短くすることができ、画素トランジスタＴＲＤのゲート駆動を高速化することができる。
【０１２８】
また、タッチ検出機能付き表示装置では、検出期間においてタッチ検出用の駆動信号Ｖｃｏｍを共通電極ＣＯＭＬに供給することによって、共通電極ＣＯＭＬの変動に伴い画素電極Ｐｉｘの電位も変動することとなる。このとき画素トランジスタＴＲＤはオフ制御されているので、当該画素トランジスタＴＲＤからみて画素電極Ｐｉｘはフローティング状態にあり、画素電極Ｐｉｘの電位は画素トランジスタＴＲＤのドレインの電位に等しい。なお、画素トランジスタＴＲＤのゲートードレイン間の電位差をＶｇｄとする。すなわち、パルス信号たる駆動信号Ｖｃｏｍが共通電極に供給されることによって、Ｖｇｄも変動する。
【０１２９】
本変形例では、上述した実施形態と同様に、走査線ＳＣＬの非選択期間における走査線ＳＣＬの電位を、第２電位ＶＧＬ２ではなく第１電位ＶＧＬとしている。
【０１３０】
また、本変形例では、検出期間を非選択期間の一部としている。すなわち、検出期間における走査線ＳＣＬの電位は、走査線ＳＣＬの非選択期間と同様の第１電位ＶＧＬである。このため、画素トランジスタＴＲＤのゲート−ドレイン間の電位差Ｖｇｄを、図１５に示す比較例よりも小さくすることができる。これにより、画素トランジスタＴＲＤの信頼性リスクを低減することができる。
【０１３１】
また、当該検出期間は、上述の如く非選択期間の一部であるので、シフトレジスタ２２１及び出力回路２２２は図８Ａの状態に維持されている。この時、第２スイッチＴｒ６がオン制御されることで第２配線Ｌ２から走査線ＳＣＬに第１電位ＶＧＬが供給されているが、当該第２スイッチＴｒ６のゲートには第２レベルシフタＬＳ２を介することでシフトレジスタ２２１の出力電位（第５電位ＶＤＤ）よりも高い第６電位ＶＧＨが供給されている。
【０１３２】
上述の如く、当該検出期間においては共通電極ＣＯＭＬの電位ＶＣＯＭ〜ＴＰＨの範囲で激しく変動し、かかる変動に第２スイッチＴｒ６のゲート電位が引きずられる可能性がある。これに対し、本実施形態では、第２レベルシフタＬＳ２を介することでシフトレジスタ２２１からの出力電位（第５電位ＶＤＤ）よりも高い第６電位ＶＧＨに設定されている。当該第６電位ＶＧＨは、共通電極ＣＯＭＬに入力されるタッチ駆動信号Ｖｃｏｍの最大電位ＴＰＨよりも大きく、これによって、当該電位変動の影響を可及的抑制している。
【０１３３】
以上説明したように、実施形態に係る表示装置１０は、画素容量ＣＳ及び画素トランジスタＴＲＤを有する複数の画素ＰＸが第１方向（Ｘ方向）及び当該第１方向（Ｘ方向）に交わる第２方向（Ｙ方向）にマトリクス状に並ぶ表示領域１１と、第１方向（Ｘ方向）に並ぶ画素ＰＸに電気的に接続される複数の走査線ＳＣＬと、第２方向（Ｙ方向）に並ぶ画素ＰＸに電気的に接続される複数の信号線ＤＴＬと、表示領域１１を包囲する非表示領域１２に設けられ、走査線ＳＣＬを介して画素トランジスタＴＲＤをオンオフ制御する表示制御回路２０と、を備える。画素トランジスタＴＲＤはＮ型のトランジスタであって、画素トランジスタＴＲＤのゲートに走査線ＳＣＬが接続され、画素トランジスタＴＲＤのソースに信号線ＤＴＬが接続され、画素トランジスタＴＲＤのドレインに画素容量ＣＳが接続されている。表示制御回路２０は、画素トランジスタＴＲＤをオンオフ制御するゲート駆動信号ＥＮＢを生成する駆動信号生成回路２３と、ゲート駆動信号ＥＮＢを走査線ＳＣＬに供給する走査線駆動回路２２と、駆動信号生成回路２３からのゲート駆動信号を走査線駆動回路２２に供給する第１配線Ｌ１と、を備える。画素トランジスタＴＲＤのオフ電位以下となる第１電位ＶＧＬを第１配線Ｌ１に供給する第１電位供給回路（トランジスタＴｒ１及びドライブ回路Ｄｒｖ１）と、第１電位ＶＧＬよりもさらに低い第２電位ＶＧＬ２を第１配線Ｌ１に供給する第２電位供給回路（トランジスタＴｒ２及びドライブ回路Ｄｒｖ２）と、第１電位ＶＧＬよりも高い第３電位（ＧＮＤ）を第１配線Ｌ１に供給する第３電位供給回路（トランジスタＴｒ３及びドライブ回路Ｄｒｖ３）と、第３電位（ＧＮＤ）よりも高く、且つ、画素トランジスタＴＲＤのオン電位以上となる第４電位ＶＧＨ２を前記第１配線Ｌ１に供給する第４電位供給回路（トランジスタＴｒ４及びドライブ回路Ｄｒｖ４）と、を備えている。
【０１３４】
上記構成により、走査線ＳＣＬの選択期間を短くすることができ、画素トランジスタＴＲＤのゲート駆動を高速化することができる。
【０１３５】
本実施形態により、画素トランジスタＴＲＤのゲート駆動を高速化することができる表示装置１０を提供することができる。
【０１３６】
なお、上述した実施形態において、第１電位ＶＧＬ、第２電位ＶＧＬ２、第４電位ＶＧＨ２、第５電位ＶＤＤ（ＶＤＤ１）、ＶＤＤ２、第６電位ＶＧＨは、外部電源２００から供給された何れかの正極性電圧を昇圧あるいは降圧して他の正極性電圧を生成する構成であっても良いし、外部電源２００から供給された何れかの負極性電圧を昇圧あるいは降圧して他の負極性電圧を生成する構成であっても良い。
【０１３７】
また、全ての電源電圧が外部電源２００で生成されて供給される構成であっても良い。これら各電源電圧を生成あるいは供給する構成により本開示が限定されるものではない。
【０１３８】
上述した各実施形態は、各構成要素を適宜組み合わせることが可能である。また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本実施形態によりもたらされるものと解される。
【符号の説明】
【０１３９】
６  液晶層
１０  表示装置
１１  表示領域
１２  非表示領域
２０  表示制御回路
２１  信号線駆動回路
２２，２２−１，２２−２  走査線駆動回路
３１  第１基板
３４  絶縁層
３５  偏光板
４１  第２基板
４２  カラーフィルタ
４５  偏光板
１００  ＴＦＴ基板
１０１  対向基板
２００  外部電源
２２１  シフトレジスタ
２２２  出力回路
３００  ＨＯＳＴ
ＣＳ  画素容量
ＣＯＭＬ  共通電極
ＤＴＬ  信号線
ＧＡＴＥ  走査信号
Ｌ１  第１配線
Ｌ２  第２配線
ＬＳ１  第１レベルシフタ
ＬＳ２  第２レベルシフタ
Ｐ  端子部
Ｐ１  第１電位端子
Ｐ２  第２電位端子
Ｐ３  第３電位端子
Ｐ４  第４電位端子
Ｐ５  第５電位端子
Ｐ６  第６電位端子
Ｐｉｘ  画素電極
ＰＸ  画素
ＲＢｕｆ  反転バッファ回路
ＳＣＬ  走査線
ＳＩＧ  画素信号
ＴＲＤ  画素トランジスタ
Ｔｒ１  トランジスタ
Ｔｒ２  トランジスタ
Ｔｒ３  トランジスタ
Ｔｒ４  トランジスタ
Ｔｒ５  第１スイッチ
Ｔｒ６  第２スイッチ
ＶＬ１  第１電源供給線
ＶＬ２  第２電源供給線
ＶＬ３  第３電源供給線
ＶＬ４  第４電源供給線
ＶＬ５  第５電源供給線
ＶＬ６  第６電源供給線
【図１】
2020160259.tif 000003
【図２Ａ】
2020160259.tif 000004
【図２Ｂ】
2020160259.tif 000005
【図３Ａ】
2020160259.tif 000006
【図３Ｂ】
2020160259.tif 000007
【図４】
2020160259.tif 000008
【図５Ａ】
2020160259.tif 000009
【図５Ｂ】
2020160259.tif 000010
【図６Ａ】
2020160259.tif 000011
【図６Ｂ】
2020160259.tif 000012
【図７】
2020160259.tif 000013
【図８Ａ】
2020160259.tif 000014
【図８Ｂ】
2020160259.tif 000015
【図８Ｃ】
2020160259.tif 000016
【図８Ｄ】
2020160259.tif 000017
【図８Ｅ】
2020160259.tif 000018
【図９】
2020160259.tif 000019
【図１０】
2020160259.tif 000020
【図１１Ａ】
2020160259.tif 000021
【図１１Ｂ】
2020160259.tif 000022
【図１１Ｃ】
2020160259.tif 000023
【図１１Ｄ】
2020160259.tif 000024
【図１２】
2020160259.tif 000025
【図１３】
2020160259.tif 000026
【図１４】
2020160259.tif 000027
【図１５】
2020160259.tif 000028
【図１６】
2020160259.tif 000029