(57)【要約】【課題】制御対象のスイッチング素子が過電流状態となった場合に、迅速にスイッチング素子をオフ状態に制御して過電流を抑制する。【解決手段】スイッチング素子駆動回路１は、基準電位Ｖｒｅｆに対して正の電位Ｖｃｃを有する正極電源に接続された上段側トランジスタＱ１と負の電位Ｖｅｅを有する負極電源に接続された下段側トランジスタＱ２とが直列接続され、駆動信号の源信号の駆動力を増幅して駆動信号を出力するプッシュプル回路３と、スイッチング素子ＴＲが過電流状態であることを検出する過電流検出回路７と、過電流検出回路７の検出結果に基づいて、駆動信号の電位を低下させる保護回路６と、ベースからコレクタに向かう方向を順方向として、上段側トランジスタＱ１のベース−コレクタ間に接続されたダイオードＤ１と、を備える。【選択図】図１
2020010574.tif 000002
【特許請求の範囲】
【請求項１】
ソース端子又はエミッタ端子を接地端子とし、当該接地端子に基準電位が接続されたスイッチング素子の制御端子に、前記基準電位に対して正負電位を有する駆動信号を与えて、前記スイッチング素子を駆動するスイッチング素子駆動回路であって、
前記基準電位に対して正の電位を有する正極電源に接続された上段側トランジスタと前記基準電位に対して負の電位を有する負極電源に接続された下段側トランジスタとが直列接続され、前記駆動信号の源信号の駆動力を増幅して前記駆動信号を出力するプッシュプル回路と、
前記スイッチング素子が過電流状態であることを検出する過電流検出回路と、
前記過電流検出回路の検出結果に基づいて、前記プッシュプル回路から前記制御端子に入力される前記駆動信号の電位を低下させる保護回路と、
ベースからコレクタに向かう方向を順方向として、前記上段側トランジスタのベース−コレクタ間に接続されたダイオードと、を備えるスイッチング素子駆動回路。
【請求項２】
前記ダイオードは、前記上段側トランジスタのベース−エミッタ間の飽和電圧以下の順方向電圧により導通する素子である、請求項１に記載のスイッチング素子駆動回路。
【請求項３】
前記ダイオードは、ショットキーバリアダイオードである、請求項１又は２に記載のスイッチング素子駆動回路。
【請求項４】
前記保護回路は、前記駆動信号の電位を、前記基準電位に対して正の予め規定されたクランプ電位に低下させるクランプ回路と、前記駆動信号の電位を前記負極電源の電位に向かって低下させる遮断回路とを備える、請求項１から３の何れか一項に記載のスイッチング素子駆動回路。
【請求項５】
前記プッシュプル回路に入力される前記源信号は、前記基準電位に対してプルダウン抵抗を介して接続され、前記過電流検出回路の検出結果に基づいて、ハイインピーダンス状態となる信号である、請求項１から４の何れか一項に記載のスイッチング素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子を駆動するスイッチング素子駆動回路に関する。
【背景技術】
【０００２】
特開２０１７−５８６２号公報には、駆動対象のスイッチング素子（１１）に過電流が流れる場合に、当該スイッチング素子（１１）の制御端子（例えばゲート端子）に入力される駆動信号の信号レベルを予め規定された電位まで低下させてスイッチング素子（１１）に流れる電流を制限するクランプ回路（１７）を有する駆動回路が開示されている（背景技術において括弧内の符号は参照する文献のもの。）。このようなクランプ回路（１７）を備えることにより、スイッチング素子（１１）を制御する制御回路（１３）による制御遅れによって、駆動信号の信号レベルの低下が遅れることを抑制し、迅速に過電流を低減できる。
【０００３】
ところで、スイッチング素子（１１）の駆動回路には、チャージポンプ回路（１２）のように、制御回路（１３）から出力される信号の駆動力を高めて駆動信号を出力する増幅回路が付加されている場合がある。クランプ回路（１７）によって過電流発生時の保護動作を迅速に開始することはできるが、チャージポンプ回路（１２）などの増幅回路の機能の停止が遅れると、保護動作の効果が限定的となる。このため、制御対象のスイッチング素子が過電流状態となった場合に、このような増幅回路も含めて迅速に保護動作が実施されることが好ましい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−５８６２公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記背景に鑑みて、制御対象のスイッチング素子が過電流状態となった場合に、迅速にスイッチング素子をオフ状態に制御して過電流を抑制することができるスイッチング素子駆動回路の提供が望まれる。
【課題を解決するための手段】
【０００６】
１つの態様として、ソース端子又はエミッタ端子を接地端子とし、当該接地端子に基準電位が接続されたスイッチング素子の制御端子に、前記基準電位に対して正負電位を有する駆動信号を与えて、前記スイッチング素子を駆動するスイッチング素子駆動回路は、前記基準電位に対して正の電位を有する正極電源に接続された上段側トランジスタと前記基準電位に対して負の電位を有する負極電源に接続された下段側トランジスタとが直列接続され、前記駆動信号の源信号の駆動力を増幅して前記駆動信号を出力するプッシュプル回路と、前記スイッチング素子が過電流状態であることを検出する過電流検出回路と、前記過電流検出回路の検出結果に基づいて、前記プッシュプル回路から前記制御端子に入力される前記駆動信号の電位を低下させる保護回路と、ベースからコレクタに向かう方向を順方向として、前記上段側トランジスタのベース−コレクタ間に接続されたダイオードと、を備える。
【０００７】
保護回路によって駆動信号の電位が低下すると、プッシュプル回路の上段側スイッチング素子のエミッタの電位が低下することになり、ベース−エミッタ間電圧が、定常状態よりも高くなってしまう場合がある。その結果、ベース電流が定常状態よりも多く流れ、上段側スイッチング素子が過飽和状態となる可能性がある。上段側スイッチング素子が過飽和状態となると、保護回路によって駆動信号の電位を低下させようとしても、上段側スイッチング素子を介して駆動信号に電力が供給され続けるため、駆動信号の電位の低下の妨げとなる。本構成によれば、上段側トランジスタのベース−コレクタ間に、ベースからコレクタに向かう方向を順方向としてダイオードが備えられることで、ベース電流をコレクタ側に流すことができるので、上段側スイッチング素子が過飽和状態となることを抑制して、保護回路によって駆動信号の電位を適切に低下させることができる。即ち、本構成によれば、制御対象のスイッチング素子が過電流状態となった場合に、迅速にスイッチング素子をオフ状態に制御して過電流を抑制することができるスイッチング素子駆動回路を提供することができる。
【０００８】
スイッチング素子駆動回路のさらなる特徴と利点は、図面を参照して説明する実施形態についての以下の記載から明確となる。
【図面の簡単な説明】
【０００９】
【図１】スイッチング素子駆動回路の模式的な回路ブロック図
【図２】スイッチング素子駆動回路の保護動作時の一例を示す波形図
【図３】スイッチング素子駆動回路の保護動作時の比較例を示す波形図
【発明を実施するための形態】
【００１０】
以下、スイッチング素子駆動回路の実施形態を図面に基づいて説明する。図１は、スイッチング素子駆動回路１の基本構成を示す模式的な回路ブロック図である。スイッチング素子駆動回路１は、スイッチング素子ＴＲを駆動対象として、スイッチング素子ＴＲの制御端子に駆動信号を与える回路である。本実施形態では、スイッチング素子ＴＲとして、ＭＯＳ（Metal Oxide Semiconductor）型のＦＥＴを例示しており、制御端子はゲート端子である。スイッチング素子ＴＲは、ソース端子を接地端子としたソース接地回路の形態で接続されている。スイッチング素子ＴＲが、ＩＧＢＴの場合には、接続形態は、エミッタ端子を接地端子としたエミッタ接地回路の形態となる。本実施形態では、ソース端子或いはエミッタ端子には、一般的にグラウンドと称される基準電位Ｖｒｅｆが接続されている。以下、接地端子に関して単にソース端子と称して説明する。当然ながらスイッチング素子ＴＲがＩＧＢＴなどの場合には、各説明において、ソース端子をエミッタ端子と読み替えることができる。尚、接地端子が接続される電位が基準電位Ｖｒｅｆであり、スイッチング素子ＴＲの回路内における配置箇所によっては、基準電位Ｖｒｅｆがグラウンドではない場合がある。
【００１１】
スイッチング素子ＴＲの駆動信号は、基準電位Ｖｒｅｆに対して正負両方向の電位を有する両極性信号である。スイッチング素子ＴＲは、ゲート−ソース間に予め規定された電圧を印加することによって、オフ状態からオン状態へと遷移する。ここで、状態遷移のためのしきい値電圧が、ソース端子に接続された基準電位Ｖｒｅｆに近い場合には、外来ノイズ等によってスイッチング素子ＴＲがオン状態へと遷移する可能性がある。駆動信号を両極性信号とすると、基準電位Ｖｒｅｆよりも低い電位を与えてスイッチング素子ＴＲを安定してオフ状態とすることができるので、高いノイズ耐性を持たせることができる。例えば炭化ケイ素（ＳｉＣ）を用いたＭＯＳＦＥＴは、上述したしきい値電圧が比較的低い素子である。従って、スイッチング素子ＴＲが、ＳｉＣ−ＭＯＳＦＥＴである場合などに、このような両極性信号を駆動信号とすると好適である。
【００１２】
スイッチング素子駆動回路１には、両極性信号の駆動信号を生成するために、不図示の両極性電源が備えられている。電源回路は、正極電源と負極電源とが直列に接続され、その接続点が基準電位Ｖｒｅｆである。つまり、正極電源は基準電位Ｖｒｅｆに対して正側の電位（正極電位Ｖｃｃ（例えば１０〜２０ボルト））をスイッチング素子駆動回路１に提供し、負極電源は基準電位Ｖｒｅｆに対して負側の電位（負極電位Ｖｅｅ（例えば５〜８ボルト））を、スイッチング素子駆動回路１に提供する。ここで、基準電位Ｖｒｅｆはゼロであり、電源回路は、“｜Ｖｃｃ｜＋｜Ｖｅｅ｜”の電圧をスイッチング素子駆動回路１に提供している。本実施形態では、基準電位Ｖｒｅｆに対する正極電位Ｖｃｃの絶対値（｜Ｖｃｃ｜）と、基準電位Ｖｒｅｆに対する負極電位Ｖｅｅの絶対値（｜Ｖｅｅ｜）とは異なる値である。また、本実施形態では、“｜Ｖｃｃ｜＞｜Ｖｅｅ｜”であり、基準電位Ｖｒｅｆに対する正極電位Ｖｃｃの絶対値（｜Ｖｃｃ｜）の方が、基準電位Ｖｒｅｆに対する負極電位Ｖｅｅの絶対値（｜Ｖｅｅ｜）よりも大きい。つまり、電源回路は、正負が非対称な正負両極電源である。当然ながら、電源回路は、“｜Ｖｃｃ｜＝｜Ｖｅｅ｜”で、正負が対称な正負両極電源であってもよい。
【００１３】
上述したように、スイッチング素子ＴＲが、ＳｉＣ−ＭＯＳＦＥＴである場合などでは、駆動信号が両極性信号であると好適である。但し、ＳｉＣ−ＭＯＳＦＥＴには、負極側の耐圧が正極側の耐圧に比べて低いものがある。本実施形態では、そのような特性のＳｉＣ−ＭＯＳＦＥＴも想定して、基準電位Ｖｒｅｆに対する正極電位Ｖｃｃの絶対値（｜Ｖｃｃ｜）の方が、基準電位Ｖｒｅｆに対する負極電位Ｖｅｅの絶対値（｜Ｖｅｅ｜）よりも大きい正負両極電源（電源回路）によって両極性信号の駆動信号を生成している。
【００１４】
駆動信号の源信号は、マイクロコンピュータなどを有する制御装置２（ＣＮＴＬ）により生成される。駆動信号の源信号を出力する制御装置２の出力部２３は、トライステートバッファ構造となっており、出力部２３には、出力がハイインピーダンス（Ｈｉ−Ｚ）となった場合に信号レベルを同定するためのプルダウン抵抗Ｒ１が接続されている。また、制御信号の源信号は、ノイズ除去用のシリーズ抵抗Ｒ２を介して、当該源信号の駆動力を増幅して駆動信号として出力するプッシュプル回路３に入力されている。源信号の減衰や遅延（波形の鈍り）を抑制するため、プルダウン抵抗Ｒ１は数十キロオーム〜数百キロオーム程度であり、シリーズ抵抗Ｒ２は数十オーム〜数百オーム程度である。
【００１５】
プッシュプル回路３は、駆動信号の源信号に基づき、電源回路から提供される範囲の電圧振幅を有する駆動信号を出力する。プッシュプル回路３は、電源回路の正極に接続された上段側トランジスタＱ１と、電源回路の負極に接続された下段側トランジスタＱ２とが直列に接続されて構成されている。上段側トランジスタＱ１と下段側トランジスタＱ２とが排他的にオン状態となることによって、信号レベルが正極電位Ｖｃｃとなる状態と負極電位Ｖｅｅとなる状態とを有する駆動信号が生成される。
【００１６】
本実施形態では、プッシュプル回路３は、バイポーラ型のトランジスタを用いて構成されている。上段側トランジスタＱ１は、ＮＰＮ型のトランジスタであり、下段側トランジスタＱ２は、ＰＮＰ型のトランジスタである。駆動信号の源信号の状態に応じて（源信号の信号レベルがハイ状態又はロー状態であるかに応じて）、ＮＰＮ型のトランジスタとＰＮＰ型のトランジスタとが排他的にオン状態となる。尚、抵抗器Ｒ３は、上下段の両トランジスタが同時にオン状態とならないように接続されている。抵抗器Ｒ４及び抵抗器Ｒ５は、それぞれのトランジスタ（Ｑ１，Ｑ２）のコレクタ−エミッタ間に流れる電流を規定する抵抗である。
【００１７】
プッシュプル回路３から出力された駆動信号は、駆動対象のスイッチング素子ＴＲの制御端子（ここではゲート端子）に入力される。駆動信号には、プルダウン抵抗Ｒ８が接続されている。スイッチング素子ＴＲはセンス端子Ｓを備えており、センス端子Ｓにはスイッチング素子ＴＲを流れる素子電流（ここではドレイン−ソース間電流）に比例し、素子電流の１／１０００〜１／１００程度の微小電流がセンス電流として流れる。センス端子Ｓは、シャント抵抗Ｒ１１を介して基準電位Ｖｒｅｆに接続されており、シャント抵抗Ｒ１１の端子間電圧は、センス電流に比例して大きくなる。シャント抵抗Ｒ１１の基準電位Ｖｒｅｆとは逆側の端子の基準電位Ｖｒｅｆに対する電位をシャント電位Ｐ１と称する。スイッチング素子ＴＲが過電流状態となると、素子電流が増加し、それに比例してシャント抵抗Ｒ１１に流れるセンス電流も増加し、シャント抵抗Ｒ１１の端子間電圧が上昇する。つまり、スイッチング素子ＴＲが過電流状態となると、シャント電位Ｐ１が上昇する。シャント抵抗Ｒ１１は、過電流検出回路７として機能し、シャント電位Ｐ１は過電流検出信号として機能する。
【００１８】
シャント電位Ｐ１は、制限抵抗Ｒ９、プルダウン抵抗Ｒ１０を介してクランプ回路４のクランプ制御用トランジスタＱ３のベース端子に入力されている。クランプ回路４は、抵抗器Ｒ７、逆流防止用ダイオードＤ３、ツェナーダイオードＤ２、クランプ制御用トランジスタＱ３による直列回路として構成されている。駆動信号（スイッチング素子ＴＲの制御端子）の側に抵抗器Ｒ７が接続され、基準電位Ｖｒｅｆにクランプ制御用トランジスタＱ３が接続されている。クランプ制御用トランジスタＱ３は、通常時（スイッチング素子ＴＲが過電流状態ではない場合）にはオフ状態である。逆流防止用ダイオードＤ３は、クランプ制御用トランジスタＱ３がオフ状態の場合にクランプ回路４が駆動信号に影響を与えないように、駆動信号（スイッチング素子ＴＲの制御端子）の側から基準電位Ｖｒｅｆの方向を順方向として接続されている。
【００１９】
スイッチング素子ＴＲが過電流状態となり、シャント電位Ｐ１が上昇すると、クランプ制御用トランジスタＱ３がオン状態となり、スイッチング素子ＴＲの制御端子（プッシュプル回路３の出力部、上段側トランジスタＱ１のエミッタ）は、クランプ回路４を介して基準電位Ｖｒｅｆと導通する。駆動信号（スイッチング素子ＴＲの制御端子、プッシュプル回路３の出力部）に対してクランプ回路４が接続される接続点のクランプ電位Ｐ２は、基準電位Ｖｒｅｆに対して、概ねツェナーダイオードＤ２のツェナー電圧と逆流防止用ダイオードＤ３の順方向電圧とによって規定される電圧分の電位となる。クランプ電位Ｐ２は、正極電源の電位（Ｖｃｃ）よりも低い電位に設定されており、駆動信号の電位はクランプ回路４によって低下させられる。駆動信号の信号レベルが低下することによって、スイッチング素子ＴＲの素子電流が制限される。
【００２０】
シャント電位Ｐ１は、過電流検出信号として制御装置２にも入力されている。制御装置２は、判定処理等を伴う遮断回路５（ソフト遮断回路）を構成する過電流判定部２１（ＯＣ）を備えている。過電流判定部２１は、シャント電位Ｐ１に基づきスイッチング素子ＴＲが過電流状態であるか否かを判定する。具体的には、過電流判定部２１は、シャント電位Ｐ１が予め規定されたしきい値電圧以上の場合に、スイッチング素子ＴＲが過電流状態であると判定し、ソフト遮断信号がローレベル（ここでは負極電位Ｖｅｅ）となるように、ソフト遮断信号を出力する出力部２２を制御する。ソフト遮断信号の出力部２２は、駆動信号の源信号の出力部２３と同様に、トライステートバッファ構造である。ソフト遮断信号は、クランプ回路４と同様に、駆動信号（スイッチング素子ＴＲの制御端子）に接続されている。過電流判定部２１は、シャント電位Ｐ１がしきい値電圧未満の場合には、スイッチング素子ＴＲが過電流状態ではないと判定し、ソフト遮断信号がＨｉ−Ｚ状態となるように出力部２２を制御する。従って、ソフト遮断信号は、通常時には駆動信号及びスイッチング素子ＴＲには影響を与えない。
【００２１】
過電流判定部２１によりスイッチング素子ＴＲが過電流状態であると判定されると、上述したようにローレベルのソフト遮断信号が出力される。これにより、ソフト遮断抵抗Ｒ６を介して電流が流れるようになり、クランプ電位Ｐ２よりも低い遮断電位Ｐ３（ソフト遮断電位）に向かって駆動信号の電位が低下する。これにより、スイッチング素子ＴＲの制御端子が制御されて、素子電流が制限される。過電流判定部２１とトライステートバッファによる出力部２２とを有して遮断回路５が構成されている。
【００２２】
遮断回路５の保護動作は、過電流判定部２１による判定を行うため、クランプ回路４による保護動作に比べて遅れて実施される。本実施形態では、過電流検出回路７の検出結果に基づいて、プッシュプル回路３からスイッチング素子ＴＲの制御端子に入力される駆動信号の電位を低下させる保護回路６として、クランプ回路４と遮断回路５とを備えている。つまり、本実施形態では、保護回路６による保護動作は、過電流検出回路７により過電流が検出された場合にクランプ回路４により直ちに実行される一次保護動作と、過電流判定部２１による判定を経て遮断回路５を介して実施される二次保護動作とを有している。しかし、例えば保護回路６がクランプ回路４を備えずに構成され、過電流判定部２１による判定を経て実施される保護動作のみが実行される形態であってもよい。
【００２３】
但し、本実施形態では、保護回路６が保護動作を実行する際、プッシュプル回路３は上段側トランジスタＱ１を用いた増幅動作を終了してはいない。図１に示すように、過電流判定部２１により過電流状態であると判定されて、遮断回路５のトライステートバッファ構造の出力部２２がオン状態に制御される場合には、制御装置２のトライステートバッファ構造の出力部２３がオフ状態に制御される。これにより、駆動信号の源信号はＨｉ−Ｚ状態となる。しかし、源信号は、プルダウン抵抗Ｒ１を介してプッシュプル回路３に入力されているため、源信号の信号レベルがローレベルに低下するまでには遅延時間が生じる。また、プルダウン抵抗Ｒ１は、負極電位Ｖｅｅではなく基準電位Ｖｒｅｆに対して源信号をプルダウンしている。このため、上段側トランジスタＱ１をオフ状態とすることはできても、下段側トランジスタＱ２を使ってプッシュプル回路３の出力（駆動信号）を負極電位Ｖｅｅに引き込む作用は強くはない。従って、プッシュプル回路３の入力側では、プッシュプル回路３の増幅動作を停止させて、駆動信号の電位を大きく下げる制御は限定的である。
【００２４】
一方、プッシュプル回路３の出力側では、保護回路６によって駆動信号の信号レベルが低下している。プッシュプル回路３は、プッシュプル回路３への入力に応じた駆動信号を出力しようとするため、プッシュプル回路３の理想的な出力（駆動信号の電位）と、実際の駆動信号の電位との間に差異が生じることになる。この差異を縮小するために、プッシュプル回路３は、通常時よりも高い負荷で動作することになる。具体的には、通常動作時には、上段側トランジスタＱ１のベース−エミッタ間電圧Ｖｂｅは一般的に０．６ボルト程度であるが、プッシュプル回路３の出力側（駆動信号）の信号レベルが低下することによって、エミッタの電位が低下することになるので、ベース−エミッタ間電圧Ｖｂｅが０．６ボルトよりも大きくなる。これによって、上段側トランジスタＱ１は、ベース電流が過剰に流れる過飽和状態となる。そして、遮断回路５が動作してもコレクタ電流が迅速に低下せず、駆動信号の信号レベルも迅速に低下しない可能性がある。
【００２５】
このため、本実施形態では、上段側トランジスタＱ１のベース−コレクタ間に、ベースからコレクタに向かう方向を順方向としてダイオードＤ１が接続されている。ダイオードＤ１の順方向電圧は、上段側トランジスタＱ１のベース−エミッタ間の飽和電圧以下であることが好ましい。ダイオードＤ１を接続することによって、上述した過剰なベース電流は、このダイオードＤ１を介してベースからコレクタに流れ、上段側トランジスタＱ１が過飽和状態となることが抑制される。これにより、遮断回路５が動作した場合に、速やかにコレクタ電流が低下するので、駆動信号の信号レベルも迅速に低下することになる。尚、ダイオードＤ１は、接合型ダイオードに比べて順方向電圧が低いショットキーバリアダイオードであると好適である。
【００２６】
以下、スイッチング素子駆動回路１の保護動作時のシミュレーション波形の一例を示す図２と、比較例のシミュレーション波形の一例を示す図３とを参照して説明する。図２及び図３の上段側の波形図は、プッシュプル回路３の上段側トランジスタＱ１のベース電流（実線）とコレクタ電流（一点鎖線）とを示し、図２及び図３の下段側の波形図は、プッシュプル回路３から出力される駆動信号（スイッチング素子ＴＲのゲート端子）を示している。図２は、図１に示す回路ブロックを有するスイッチング素子駆動回路１のシミュレーション波形を示しており、図３は、プッシュプル回路３にダイオードＤ１がない形態の回路のシミュレーション波形を示している。
【００２７】
図２及び図３は、時刻ｔ１において駆動信号の源信号を入力して駆動信号をハイレベル（概ね正極電位Ｖｃｃ）にし、駆動信号が定常状態となっている状態で過電流が生じたとしてシミュレーションを行った波形図を示している。駆動信号が定常状態となっている時刻ｔ２においてシャント電位Ｐ１が上昇して、クランプ回路４がクランプ動作を開始している。図２及び図３に示すように、クランプ動作の開始により、時刻ｔ２以降、駆動信号の信号レベルがクランプ電位まで低下する。そして、時刻ｔ３において、遮断回路５による遮断動作が開始される。時刻ｔ３までの駆動信号については、図２及び図３は共通しており、本実施形態のスイッチング素子駆動回路１と比較例の回路とで差異はない。
【００２８】
但し、ベース電流及びコレクタ電流に着目すると、クランプ回路４によるクランプ動作を開始した後から遮断回路５による遮断動作を開始するまでの間（時刻ｔ２〜時刻ｔ３）の波形に差異が見られる。図２に示すように、本実施形態のスイッチング素子駆動回路１の場合には、クランプ回路４がクランプ動作を開始しても、ベース電流が増加していない。つまり、上述したように、過剰となるベース電流は、バイパス路を形成するダイオードＤ１によってコレクタ側に流れ、ベース電流の増加が抑制されている。過飽和状態を生じさせるベース電流の増分は、ダイオードＤ１を介してコレクタ電流として出力されている。上段側トランジスタＱ１が過飽和状態とならないことにより、時刻ｔ３において遮断回路５が遮断動作を開始すると、コレクタ電流は迅速に低下し、駆動信号の信号レベルも迅速に低下する。
【００２９】
一方、ダイオードＤ１を有さない比較例の回路では、図３に示すようにベース電流が過剰に流れて上段側トランジスタＱ１が過飽和状態となる。上段側トランジスタＱ１は、プッシュプル回路３への入力（駆動信号の源信号）の信号レベルが上段側トランジスタＱ１をオフ状態にできる電位となるまで（時刻ｔ４まで）、コレクタ電流を流し続け、駆動信号の信号レベルも低下しにくくなっている。
【００３０】
以上説明したように、上段側トランジスタＱ１のベース−コレクタ間に、ベースからコレクタに向かう方向を順方向としてダイオードＤ１が備えられることで、過剰となるベース電流をコレクタ側に流すことができる。従って、保護回路６によってプッシュプル回路３の出力側の電位を低下させても、上段側トランジスタＱ１が過飽和状態となることを抑制して、保護回路６によって駆動信号の電位を適切に低下させることができる。即ち、本実施形態のスイッチング素子駆動回路１によれば、制御対象のスイッチング素子ＴＲが過電流状態となった場合に、迅速にスイッチング素子ＴＲをオフ状態に制御して過電流を抑制することができる。
【００３１】
〔実施形態の概要〕
以下、上記において説明したスイッチング素子駆動回路（１）の概要について簡単に説明する。
【００３２】
１つの態様として、ソース端子又はエミッタ端子を接地端子とし、当該接地端子に基準電位（Ｖｒｅｆ）が接続されたスイッチング素子（ＴＲ）の制御端子に、前記基準電位（Ｖｒｅｆ）に対して正負電位を有する駆動信号を与えて、前記スイッチング素子（ＴＲ）を駆動するスイッチング素子駆動回路（１）は、前記基準電位（Ｖｒｅｆ）に対して正の電位（Ｖｃｃ）を有する正極電源に接続された上段側トランジスタ（Ｑ１）と前記基準電位（Ｖｒｅｆ）に対して負の電位（Ｖｅｅ）を有する負極電源に接続された下段側トランジスタ（Ｑ２）とが直列接続され、前記駆動信号の源信号の駆動力を増幅して前記駆動信号を出力するプッシュプル回路（３）と、前記スイッチング素子（ＴＲ）が過電流状態であることを検出する過電流検出回路（７）と、前記過電流検出回路（７）の検出結果に基づいて、前記プッシュプル回路（３）から前記制御端子に入力される前記駆動信号の電位を低下させる保護回路（６）と、ベースからコレクタに向かう方向を順方向として、前記上段側トランジスタ（Ｑ１）のベース−コレクタ間に接続されたダイオード（Ｄ１）と、を備える。
【００３３】
保護回路（６）によって駆動信号の電位が低下すると、プッシュプル回路（３）の上段側スイッチング素子（Ｑ１）のエミッタの電位が低下することになり、ベース−エミッタ間電圧が、定常状態よりも高くなってしまう場合がある。その結果、ベース電流が定常状態よりも多く流れ、上段側スイッチング素子（Ｑ１）が過飽和状態となる可能性がある。上段側スイッチング素子（Ｑ１）が過飽和状態となると、保護回路（６）によって駆動信号の電位を低下させようとしても、上段側スイッチング素子（Ｑ１）を介して駆動信号に電力が供給され続けるため、駆動信号の電位の低下の妨げとなる。本構成によれば、上段側トランジスタ（Ｑ１）のベース−コレクタ間に、ベースからコレクタに向かう方向を順方向としてダイオード（Ｄ１）が備えられることで、ベース電流をコレクタ側に流すことができるので、上段側スイッチング素子（Ｑ１）が過飽和状態となることを抑制して、保護回路（６）によって駆動信号の電位を適切に低下させることができる。即ち、本構成によれば、制御対象のスイッチング素子（ＴＲ）が過電流状態となった場合に、迅速にスイッチング素子（ＴＲ）をオフ状態に制御して過電流を抑制することができるスイッチング素子駆動回路（１）を提供することができる。
【００３４】
ここで、前記ダイオード（Ｄ１）は、前記上段側トランジスタ（Ｑ１）のベース−エミッタ間の飽和電圧以下の順方向電圧により導通する素子であると好適である。
【００３５】
上段側スイッチング素子（Ｑ１）のベース−エミッタ間の電圧に比べて、ベース−コレクタ間の電圧が低いと、過飽和状態を作り出す過剰なベース電流が、ベース−エミッタ間に流れずに、ベース−コレクタ間を流れる。従って、ベース電流の増加を適切に抑制することができる。
【００３６】
また、前記ダイオード（Ｄ１）は、ショットキーバリアダイオードであると好適である。
【００３７】
一般的な接合型トランジスタのベース−エミッタ間はダイオード構造を有しており、ベース−エミッタ間にはそのダイオード構造に応じた順方向電圧降下が生じる。ショットキーバリアダイオードは、一般的なＰＮ接合のダイオードに比べて順方向電圧降下が小さいという特性を有する。従って、上段側スイッチング素子（Ｑ１）のベース−エミッタ間の電圧に比べて、ベース−コレクタ間の電圧を低くすることができる。上段側スイッチング素子（Ｑ１）が過飽和状態となる場合には、ベース−エミッタ間の電圧は定常時よりも高くなるため、ベース−コレクタ間の電圧との差はより大きくなるので、過飽和状態を作り出す過剰なベース電流はベース−コレクタ間を流れやすくなる。従って、ダイオード（Ｄ１）がショットキーバリアダイオードであることで、ベース電流の増加を適切に抑制することができる。
【００３８】
また、前記保護回路（６）は、前記駆動信号の電位を、前記基準電位（Ｖｒｅｆ）に対して正の予め規定されたクランプ電位に低下させるクランプ回路（４）と、前記駆動信号の電位を前記負極電源の電位（Ｖｅｅ）に向かって低下させる遮断回路（５）とを備えると好適である。
【００３９】
一般的にクランプ回路（４）は、ツェナーダイオード（Ｄ２）などの電圧レギュレーション回路を用いて、高速な動作が可能な回路として構成される。従って、過電流検出回路（７）の検出結果に基づいて、迅速に駆動信号の電位を低下させることができる。遮断回路（５）は、スイッチング素子（ＴＲ）をオフ状態に制御する信号レベルである負極電源の電位（Ｖｅｅ）に向かって駆動信号の電位を低下させることができるので、より確実に駆動信号の電位を低下させることができる。一方、遮断回路（５）は、クランプ回路（４）に比べて動作開始が遅れる場合がある。本構成のように、保護回路（６）を特性の異なる２種類の回路によって構成することで、迅速且つ適切に駆動信号の電位をプッシュプル回路（３）の出力側で低下させることができる。
【００４０】
また、前記プッシュプル回路（３）に入力される前記源信号は、前記基準電位（Ｖｒｅｆ）に対してプルダウン抵抗（Ｒ１）を介して接続され、前記過電流検出回路（７）の検出結果に基づいて、ハイインピーダンス状態となる信号であると好適である。
【００４１】
保護回路（６）はプッシュプル回路（３）の出力側において駆動信号の電位を低下させる。プッシュプル回路（３）の入力側において駆動信号の源信号の信号レベルをオフ状態とすれば、駆動信号の電位も追従して低下させることができる。本構成によれば、過電流検出回路（７）の検出結果に基づいて、源信号の出力が制限されてハイインピーダンス状態となるが、プルダウン抵抗（Ｒ１）による信号遅延により源信号の信号レベルがオフ状態となるまでに遅延時間が生じる。この間、プッシュプル回路（３）は上段側スイッチング素子（Ｑ１）からの電力供給を継続するため、保護回路（６）による駆動信号の電位の低下が妨げられることになる。しかし、上述したように、上段側トランジスタ（Ｑ１）のベース−コレクタ間にダイオード（Ｄ１）を備えることによって、適切に駆動信号の電位を低下させることができる。即ち、段側トランジスタ（Ｑ１）のベース−コレクタ間にダイオード（Ｄ１）を備える本構成のスイッチング素子駆動回路（１）は、源信号が、プルダウン抵抗（Ｒ１）を介して接続され、過電流検出回路（７）の検出結果に基づいて、ハイインピーダンス状態となる場合に有用である。
【符号の説明】
【００４２】
１        ：スイッチング素子駆動回路
３        ：プッシュプル回路
４        ：クランプ回路
５        ：遮断回路
６        ：保護回路
７        ：過電流検出回路
２１      ：過電流判定部
Ｄ１      ：ダイオード
Ｑ１      ：上段側トランジスタ
Ｑ２      ：下段側トランジスタ
Ｒ１１    ：シャント抵抗（過電流検出回路）
ＴＲ      ：スイッチング素子
Ｖｂｅ    ：ベース−エミッタ間電圧
Ｖｃｃ    ：正極電位（基準電位に対して正の電位を有する正極電源の電位）
Ｖｅｅ    ：負極電位（基準電位に対して負の電位を有する負極電源の電位）
Ｖｒｅｆ  ：基準電位
【図１】
2020010574.tif 000003
【図２】
2020010574.tif 000004
【図３】
2020010574.tif 000005