(57)【要約】【課題】パワースイッチング素子のスイッチング動作に伴うサージに対し信号系電子部品が悪影響を及ぼしにくくすることができる電力変換装置を提供する。【解決手段】導体パターンは、パワー系電源パターン３０とフローティングパターン（ベタパターン）４０と信号系電子部品実装パターン６０とを有する。パワー系電源パターン３０にパワースイッチング素子Ｑ１〜Ｑ８が実装されるとともに信号系電子部品実装パターン６０に信号系電子部品９０，１００が実装されている。パワー系電源パターン３０とフローティングパターン４０とが対向することにより形成されたデカップリングコンデンサ７０，７１，７２を有する。【選択図】図２
2020129903.tif 000002
【特許請求の範囲】
【請求項１】
３層以上の導体パターンを有する多層基板と、
前記多層基板に実装されるパワースイッチング素子及び信号系電子部品と、
を備え、
前記導体パターンは、パワー系電源パターンとフローティングパターンと信号系電子部品実装パターンとを有し、
前記パワー系電源パターンに前記パワースイッチング素子が実装されるとともに前記信号系電子部品実装パターンに前記信号系電子部品が実装され、
前記パワー系電源パターンと前記フローティングパターンとが対向することにより形成されたデカップリングコンデンサを有していることを特徴とする電力変換装置。
【請求項２】
前記導体パターンは、前記フローティングパターンと前記信号系電子部品実装パターンとの間に、信号系配線パターンを有し、
前記信号系電子部品実装パターンと前記信号系配線パターンとは、非貫通ビアホールを用いて接続されていることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記導体パターンは、信号系フローティングパターンを更に有し、
前記信号系配線パターンと前記信号系フローティングパターンとが対向することにより形成された信号系デカップリングコンデンサを有することを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記多層基板の一方の面に前記パワー系電源パターンのみを有し、
前記多層基板の他方の面に前記信号系電子部品実装パターンのみを有することを特徴とする請求項１〜３のいずれか一項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関するものである。
【背景技術】
【０００２】
パワースイッチング素子（トランジスタ等）を安定動作させるためにデカップリングコンデンサをパワースイッチング素子近傍に置く必要がある。また、基板における導体面と接地面との間の容量により接地用コンデンサを構成する技術が有る（例えば特許文献１，２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−２０４３４１号公報
【特許文献２】特開平７−３２６８４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、基板のパワー系電源パターンにパワースイッチング素子が実装されるとともに信号系電子部品実装パターンに信号系電子部品が実装される場合において、パワースイッチング素子のスイッチング動作によりパワー系電源パターンにおいてサージが発生して信号系電子部品に悪影響を及ぼすことが懸念される。
【０００５】
本発明の目的は、パワースイッチング素子のスイッチング動作に伴うサージに対し信号系電子部品が悪影響を及ぼしにくくすることができる電力変換装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するための電力変換装置は、３層以上の導体パターンを有する多層基板と、前記多層基板に実装されるパワースイッチング素子及び信号系電子部品と、を備え、前記導体パターンは、パワー系電源パターンとフローティングパターンと信号系電子部品実装パターンとを有し、前記パワー系電源パターンに前記パワースイッチング素子が実装されるとともに前記信号系電子部品実装パターンに前記信号系電子部品が実装され、前記パワー系電源パターンと前記フローティングパターンとが対向することにより形成されたデカップリングコンデンサを有していることを要旨とする。
【０００７】
これによれば、パワースイッチング素子のスイッチング動作時にパワー系電源パターンにサージが発生しても、パワー系電源パターンとフローティングパターンとが対向することにより形成されたデカップリングコンデンサにより、放射される電界は反射、もしくはフローティングパターンに生じる変位電流が流れることで信号系電子部品に悪影響を及ぼすことが抑制できる。
【０００８】
また、電力変換装置において、前記導体パターンは、前記フローティングパターンと前記信号系電子部品実装パターンとの間に、信号系配線パターンを有し、前記信号系電子部品実装パターンと前記信号系配線パターンとは、非貫通ビアホールを用いて接続されているとよい。
【０００９】
また、電力変換装置において、前記導体パターンは、信号系フローティングパターンを更に有し、前記信号系配線パターンと前記信号系フローティングパターンとが対向することにより形成された信号系デカップリングコンデンサを有するとよい。
【００１０】
また、電力変換装置において、前記多層基板の一方の面に前記パワー系電源パターンのみを有し、前記多層基板の他方の面に前記信号系電子部品実装パターンのみを有するとよい。
【発明の効果】
【００１１】
本発明によれば、パワースイッチング素子のスイッチング動作に伴うサージに対し信号系電子部品が悪影響を及ぼしにくくすることができる。
【図面の簡単な説明】
【００１２】
【図１】実施形態における電力変換装置の回路図。
【図２】（ａ）は実施形態における電力変換装置の平面図、（ｂ）は（ａ）のＡ−Ａ線での断面図。
【図３】（ａ）は別例の電力変換装置の平面図、（ｂ）は（ａ）のＡ−Ａ線での断面図。
【図４】（ａ）は別例の電力変換装置の平面図、（ｂ）は（ａ）のＡ−Ａ線での断面図。
【図５】（ａ），（ｂ）はパワースイッチング素子のスイッチング動作時のゲート信号の変化を示すタイムチャート。
【図６】電力変換装置の概略断面図。
【図７】電力変換装置の概略断面図。
【図８】比較のための概略断面図。
【図９】比較のための概略断面図。
【発明を実施するための形態】
【００１３】
以下、本発明を具体化した一実施形態を図面に従って説明する。
図１に示すように、電力変換装置としてのインバータ１０は、直流電力を交流電力に変換する。インバータ１０は、正極側母線Ｌｐと負極側母線Ｌｎと交流出力端子（ＯＵＴ）を有する。
【００１４】
正極側母線Ｌｐと負極側母線Ｌｎとの間において、直列接続された上アーム用パワースイッチング素子Ｑｕ（Ｑ１〜Ｑ４）と下アーム用パワースイッチング素子Ｑｄ（Ｑ５〜Ｑ８）を有する。上アーム用パワースイッチング素子Ｑｕは、並列接続された４つのパワースイッチング素子Ｑ１〜Ｑ４により構成されている。下アーム用パワースイッチング素子Ｑｄは、並列接続された４つのパワースイッチング素子Ｑ５〜Ｑ８により構成されている。上アーム用パワースイッチング素子Ｑｕ（Ｑ１〜Ｑ４）と下アーム用パワースイッチング素子Ｑｄ（Ｑ５〜Ｑ８）との間から出力端子（ＯＵＴ）が延びている。各パワースイッチング素子Ｑ１〜Ｑ８にはパワーＭＯＳＦＥＴやＩＧＢＴ等が用いられる。
【００１５】
図１に示すように、各パワースイッチング素子Ｑ１〜Ｑ８のゲートには駆動回路（ゲート回路）１１０が接続されている。駆動回路（ゲート回路）１１０により各パワースイッチング素子Ｑ１〜Ｑ８が適宜のタイミングでオンされることにより正極側母線Ｌｐと負極側母線Ｌｎとの間の直流電力が交流電力に変換されて交流出力端子（ＯＵＴ）からＵ相の交流電力として出力される。
【００１６】
例えば、正極側母線Ｌｐと負極側母線Ｌｎとの間において０〜３００Ｖが印加されるとともに駆動回路１１０においては０〜５Ｖで駆動する。また、駆動回路１１０の構成部品としてトランジスタ等のスイッチング素子を含んでいる。
【００１７】
図２（ａ）及び図２（ｂ）に示すように、電力変換装置としてのインバータ１０は、パワースイッチング素子Ｑ１〜Ｑ８を実装した多層基板２０を備える。多層基板２０は、３つの絶縁層２１，２２，２３が積層されている。絶縁層２１は最上層であり、絶縁層２３は最下層層であり、絶縁層２２は絶縁層２１と絶縁層２３との間に位置する。
【００１８】
多層基板２０は、パワー系電源パターン３０、フローティングパターン４０、信号系配線パターン５０、信号系電子部品実装パターン６０を有する。パワー系電源パターン３０は、絶縁層２１の表層に形成された導体パターンである。フローティングパターン４０は、絶縁層２１と絶縁層２２との間に形成された導体パターンである。フローティングパターン４０は、ベタパターンである。信号系配線パターン５０は、絶縁層２２と絶縁層２３との間に形成された導体パターンである。信号系電子部品実装パターン６０は、絶縁層２３の表層に形成された導体パターンである。各導体パターン（パターン３０，４０，５０，６０）は、例えば銅箔よりなる。
【００１９】
パワー系電源パターン３０は、正極側母線パターン３１と負極側母線パターン３２と交流出力端子（ＯＵＴ）パターン３３を有する。図２（ａ）において正極側母線パターン３１がＸ方向に帯状に延びている。図２（ａ）において負極側母線パターン３２がＸ方向に帯状に延びている。図２（ａ）において交流出力端子（ＯＵＴ）パターン３３がＸ方向に帯状に延びている。図２（ａ）において正極側母線パターン３１と負極側母線パターン３２とがＹ方向において離間して配置されているとともに正極側母線パターン３１と負極側母線パターン３２との間において交流出力端子（ＯＵＴ）パターン３３が正極側母線パターン３１及び負極側母線パターン３２と離間して配置されている。
【００２０】
正極側母線パターン３１と交流出力端子（ＯＵＴ）パターン３３とを跨ぐように上アーム用パワースイッチング素子Ｑｕを構成する４つのパワースイッチング素子Ｑ１〜Ｑ４が実装されている。また、負極側母線パターン３２と交流出力端子（ＯＵＴ）パターン３３とを跨ぐように下アーム用パワースイッチング素子Ｑｄを構成する４つのパワースイッチング素子Ｑ５〜Ｑ８が実装されている。詳しくは、パワースイッチング素子Ｑ１〜Ｑ８は表面実装部品であり、パターン３１，３２，３３に表面実装されている。このようにして、パワー系電源パターン３０にパワースイッチング素子Ｑ１〜Ｑ８が実装されている。
【００２１】
図２（ｂ）に示すように、信号系配線パターン５０は、上アーム用パワースイッチング素子用の配線パターン５１と、下アーム用パワースイッチング素子用の配線パターン５２を有する。
【００２２】
図２（ｂ）に示すように、パワー系電源パターン３０とフローティングパターン４０とが対向している。これによりデカップリングコンデンサ７０，７１，７２が形成されている。詳しくは、正極側母線パターン３１とフローティングパターン４０とが対向しており、これによりデカップリングコンデンサ７０が形成されている。負極側母線パターン３２とフローティングパターン４０とが対向しており、これによりデカップリングコンデンサ７１が形成されている。交流出力端子（ＯＵＴ）パターン３３とフローティングパターン４０とが対向しており、これによりデカップリングコンデンサ７２が形成されている。
【００２３】
図２（ｂ）に示すように、信号系電子部品実装パターン６０には信号系電子部品９０，１００が実装されている。図１の駆動回路１１０が信号系電子部品９０，１００により構成されている。信号系配線パターン５０と信号系電子部品実装パターン６０とは、非貫通ビアホール（ＩＶＨ：Interstitial Via Hole）８０を用いて接続されている。
【００２４】
このように、多層基板２０の一方の面にパワー系電源パターン３０のみを有し、多層基板２０の他方の面に信号系電子部品実装パターン６０のみを有する。そして、多層基板２０において、一方の面に、上アーム用パワースイッチング素子Ｑｕを構成する並列接続された４つのパワースイッチング素子Ｑ１〜Ｑ４及び下アーム用パワースイッチング素子Ｑｄを構成する並列接続された４つのパワースイッチング素子Ｑ５〜Ｑ８が配置されている。また、多層基板２０において、他方の面に、図１の駆動回路１１０を構成する信号系電子部品９０，１００が配置されている。さらに、パワー系電源パターン３０及びパワースイッチング素子Ｑ１〜Ｑ８の反対側（直下）において、信号系配線パターン５０、信号系電子部品実装パターン６０、信号系電子部品９０，１００が配置される。
【００２５】
図２（ａ）、図２（ｂ）に代わり、多層基板における上から２層目のパターン４０を、図３（ａ）、図３（ｂ）に示すように、２つの導体パターン４１，４２に分割してもよい。
【００２６】
他にも、図２（ａ）、図２（ｂ）に代わり、図４（ａ）、図４（ｂ）に示すように導体パターンを５層有する構成としてもよい。図４（ａ）、図４（ｂ）において、多層基板における上から２層目の導体パターンをベタパターン（フローティングパターン４０）とするとともに、多層基板における上から３層目の導体パターンとして信号系フローティングパターン４５を追加する。信号系フローティングパターン４５は、上アーム信号系配線用のフローティングパターン４６と、下アーム信号系配線用のフローティングパターン４７を有し、図３（ａ），（ｂ）で示したように２つの導体パターンに分割している。信号系フローティングパターン４５は、ベタパターンである。信号系配線パターン５０の配線パターン５１と上アーム信号系配線用のフローティングパターン４６とが対向することにより信号系デカップリングコンデンサ７５が形成されている。また、信号系配線パターン５０の配線パターン５２と下アーム信号系配線用のフローティングパターン４７とが対向することにより信号系デカップリングコンデンサ７６が形成されている。これにより、信号系配線パターン５０は電位的にフロートさせているので、それぞれの電位に対する保護を分割したパターンに担わせることでノイズ耐性向上を図る。
【００２７】
次に、作用について説明する。
デカップリングコンデンサをパワースイッチング素子の近くに実装する場合においては、デカップリングコンデンサをパワースイッチング素子の近傍に配置しないと効果が無い。また、パワースイッチング素子の近傍にデカップリングコンデンサを配置する必要があるが、配線都合により近くに置きにくい場合がある。さらに、図１のようにパワースイッチング素子を並列に接続して動作させる場合、均等に配置することはできない。また、電力回路では大電流を扱うためパワースイッチング素子を並列に接続して動作させる場合、それぞれのパワースイッチング素子に対し、同様にデカップリングコンデンサを配置するのは困難であるとともに、複数のデカップリングコンデンサが必要となる。また、コンデンサ容量に基づくインピーダンスにより、効果的に減衰させることができる周波数帯域が決まるため、広帯域にデカップリングの効果をもたせるためには複数容量のデカップリングコンデンサが必要となる。
【００２８】
これに対し本実施形態においては、多層基板２０における上から２層目での導体パターンとして、可能な限り大きくベタパターン（フローティングパターン４０）を形成し、このベタパターン（フローティングパターン４０）に対向する最上層（１層目）の配線（パワー系電源パターン３０）間の分布定数により電源間のデカップリングコンデンサ７０，７１，７２が形成されている。例えば、数百ｐＦ程度の容量を形成して、高周波動作用のデカップリングとする。なお、コンデンサ容量を変化させるためには内装の導体ベタパターン（フローティングパターン４０）と１層目の導体パターン（パワー系電源パターン３０）の対向面積、距離を調整すればよい。また、このデカップリングコンデンサはパワースイッチング素子の配置とは無関係にパワースイッチング素子直近に配置されるのでデカップリングコンデンサとしては最適な配置位置である。
【００２９】
このように、多層基板の内部構造を用いてデカップリングコンデンサ７０，７１，７２を分布定数素子として用いる。そのために、多層基板２０における最上層（１層目）での導体パターン（パワー系電源パターン３０）として、パワースイッチング素子を実装するものとし、大電流に対応するため太い配線とする。
【００３０】
一方、多層基板２０における上から３層目での導体パターンとして、信号系配線が形成されるとともに、３層目と４層目の配線接続は２層目のベタパターン形成に邪魔にならないように非貫通ビアホール（ＩＶＨ）８０が用いられている。
【００３１】
多層基板２０における最下層（４層目）での導体パターンとして、信号系電子部品実装パターン６０とし、信号系電子部品９０，１００を実装する。
このように構成されていることにより、波形安定性がよく、ベタパターンによるデカップリングを実施することでゲート信号のサージを低減できる。
【００３２】
具体的には、図５（ａ）に示すように、ハーフブリッジ回路動作において、上アーム用パワースイッチング素子Ｑｕ（Ｑ１〜Ｑ４）がオフすると遅れて下アーム用パワースイッチング素子Ｑｄ（Ｑ５〜Ｑ８）がオンする。図５（ｂ）に示すように、下アーム用パワースイッチング素子Ｑｄ（Ｑ５〜Ｑ８）がオフすると遅れて上アーム用パワースイッチング素子Ｑｕ（Ｑ１〜Ｑ４）がオンする。このように動作するとき、図５（ａ）に示すように、上アーム用パワースイッチング素子Ｑｕ（Ｑ１〜Ｑ４）がオンからオフに切り替わった後のゲート振動の大きさΔＶ１を低減することができる。また、図５（ｂ）に示すように、上アーム用パワースイッチング素子Ｑｕ（Ｑ１〜Ｑ４）がオフからオンに切り替わる前のゲート振動の大きさΔＶ２を低減することができる。
【００３３】
また、部品点数の削減が可能となる。特に、多層基板の内部構造でデカップリングコンデンサを形成できるので、コンデンサ費用が削減できる。
また、部品を減らすことができるので、パワースイッチング素子間を狭め、装置の小型化が可能となる。また、配線自由度が高い。さらに、配線がし易いので設計コスト、基板製造コスト低減を期待できる。
【００３４】
ちなみに、図８に示す特許文献１におけるプリント基板内蔵型パイパスコンデンサの場合には、ＩＣの電源安定のためのものである。また、図９に示す特許文献２のマイクロ波半導体集積回路モジュールの場合には、ＭＭＩＣ電源供給系配線の特性インピーダンスを低減することで電源系への電気的振動を低減（脈動電流による電位変動の低減）を狙ったものである。
【００３５】
図６に示す本実施形態においては、主回路（パワー回路）と駆動回路（ゲートドライブ回路）を分離するためのものである。デカップリングする対象は図６に示した主回路（Ｐ）と主回路（ＯＵＴ）、または主回路（ＯＵＴ）と主回路（Ｎ）、主回路（Ｐ）と主回路（Ｎ）である。パワースイッチング素子により断続的に主回路（ＯＵＴ）は主回路（Ｐ電位）、主回路（Ｎ）電位と切替が発生するが、この電位の切り替わりのタイミングで発生するサージを駆動回路に届かないようにするため、基板内層に配置するのはフローティング（ベタ）パターンである。つまり、特許文献１，２の場合では内層は接地としているが、図６に示す本実施形態においては、フローティングとしており、内層をフローティングすることで、主回路側から放射される電界は反射、もしくはフローティングパターンに生じる変位電流により電位的に低い別の主回路側へと伝達されることで駆動回路を守ることができる。また、図４に対応する説明図である図７に示すごとく、厳密には駆動回路配線も上アーム用、下アーム用で駆動回路の二次側（パワースイッチング素子に接続する側）で別電位となるため、さらに上下アーム駆動回路間のカップリングを抑えることができる。
【００３６】
図８において多層基板のＩＣを実装する面に配置する配線を電源（＋）とした場合、基板内部の誘電体を利用してコンデンサを作る場合、対向する内部配線層は電源（−）もしくはＧＮＤとする必要がある。この構造により、従来基板外層に配置するデカップリングコンデンサを基板配線のみで構成している。つまり、同じ電源系の回路にのみ適用するものである。また、この形状から上下の配線層を対向させる必要がある。
【００３７】
このように、特許文献１は同電位系の回路では有効であるが、スイッチング電源のような異電位系回路（駆動系が０〜３００Ｖ、制御系が０〜５Ｖ、かつ、駆動系の０Ｖと制御系の０Ｖは異なる）場合においては寧ろ誤動作要因になるため図２の構成を適用することはできない。
【００３８】
図９に示す特許文献２のマイクロ波半導体集積回路モジュールの場合には、ＭＭＩＣを搭載する基板はＭＳＬ（Micro Strip Line）やＳＬ（Strip Line）により配線設計されるが、線路幅が狭いと特性インピーダンスが高い（誘導性）となるため、ＭＭＩＣ動作時の瞬間的な消費電流変化等により生じる電流変化により電圧変動が生じる。この電位変動を最小とするため、配線の特性インピーダンスを低減させる。つまり、線路を幅広にし、容量性配線（＜５０Ω）としている。この構造を取るためにはＭＭＩＣを搭載する多層基板はＭＳＬ構造とする必要があるため、内部接地層は電源、信号系ＧＮＤに接続されている必要がある。このように、特許文献２はＭＳＬ構造、ＳＬ構造を主体とした配線構造であるため、図６に示す本実施形態とはそもそも基板構成が異なり、図６に示す本実施形態では線路インピーダンスを下げることを目的とせず、そもそも内層はフローティングさせているためＭＳＬ、ＳＬ構造とはならない。
【００３９】
次に、パワースイッチング素子Ｑ１〜Ｑ８と信号系電子部品９０，１００が混載されている場合の対応について説明する。
本実施形態では、図２（ａ）及び図２（ｂ）に示すように、多層基板２０の一方の面にパワー系電源パターン３０のみを有し、多層基板２０の他方の面に信号系電子部品実装パターン６０のみを有している。つまり、多層基板２０の一方の面にパワースイッチング素子Ｑ１〜Ｑ８が配置されるとともに多層基板２０の他方の面に信号系電子部品９０，１００が配置されている。
【００４０】
まず、配線の制約について、パワースイッチング素子等を制御するための駆動回路（ゲートドライバや電圧センシング回路等）をパワースイッチング素子の近傍に実装すると、太い配線が形成できない。そのため、多層基板の内層にパワー系電源ラインを設けるとパターンの熱が多層基板の内部にこもり、放熱性が低下する。さらには、ノイズ発生源であるパワースイッチング素子に直結する線路が多層基板の内部を通り、外層に実装された信号系電子部品９０，１００の直下を通るのでノイズの影響を受け易い。
【００４１】
また、スルーホール接続による障害について、多層基板の内層を配線するため、スルーホールで外層パターンと接続するが、スルーホール自体の厚みが薄いため、電流を流すために多くのスルーホールが必要であり、また、スルーホールの金属部の厚みはコントロールが難しいため、抵抗損失を生じる。
【００４２】
本実施形態においては、多層基板の外層の片面をパワースイッチング素子Ｑ１〜Ｑ８、反対の面を信号系電子部品９０，１００に分離したレイアウトとしている。
これにより、配線自由度の向上が図られ、パワースイッチング素子Ｑ１〜Ｑ８と信号系電子部品９０，１００が分離するため、それぞれの配線がクロスしないため、パワースイッチング素子Ｑ１〜Ｑ８は片面外層のみで配線できる。
【００４３】
また、放熱性改善が可能となり、発熱源であるパワースイッチング素子Ｑ１〜Ｑ８と直結する配線を片面に集約するため、冷却器はこちらの面のみを冷却すればよい。また、スルーホールをパワー系電源配線に適用しないのでスルーホールによる電流制限や抵抗損失が生じない。
【００４４】
つまり、ハーフブリッジ回路において、パワースイッチング素子を並列に接続して動作させる場合、パワースイッチング素子とデカップリングコンデンサ、図１に示すスナバ回路１２０，１３０を構成する抵抗１２１，１３１、コンデンサ１２２，１３２を、多層基板２０の上面に、それ以外の信号系電子部品は多層基板２０の下面に配置する。
【００４５】
このように配置することで、電力入力（＋，−）、電力出力配線を１面で構成できるので電力線にスルーホールを用いなくても済む。車載用として多く用いられる電力変換装置においては、効率化が求められており、高速でスイッチング動作させるのに有利な表面実装タイプのパワースイッチング素子にはこのような配置は最適である。なお、従来の基板配置では複雑な引き回し、配線パターンになるため高速スイッチング（高周波動作）させた場合、わずかな配線インダクタンスによる寄生発振が生じやすく誤動作を生じやすいが、本実施形態のようなレイアウトであればスルーホールや配線の多層化による配線インダクタンスの増加が抑えられるため、ＧａＮなどのＨＥＭＴを用いたパワースイッチング素子を搭載した装置を安定して動作させることが可能となる。
【００４６】
このようにして、多層基板の内層に電力配線を行わないので、基板片面を冷却すれば、パワースイッチング素子のみならず、配線も同時に冷却でき、放熱性がよい。また、ゲート駆動回路をパワースイッチング素子の直下に配置するので、ゲート駆動回路配線が最短となる。さらに、電力系配線を１面で形成できるのでシンプルであり、最短配線が可能である。さらには、配線インダクタンスが低減するので、高周波スイッチングが可能なＨＥＭＴで電力変換装置を構成しても寄生発振による影響を小さくすることができる（安定して動作させられる）。
【００４７】
上記実施形態によれば、以下のような効果を得ることができる。
（１）電力変換装置としてのインバータ１０の構成として、３層以上の導体パターンを有する多層基板２０と、多層基板２０に実装されるパワースイッチング素子Ｑ１〜Ｑ８及び信号系電子部品９０，１００と、を備える。導体パターンは、パワー系電源パターン３０とフローティングパターン（ベタパターン）４０と信号系電子部品実装パターン６０とを有する。パワー系電源パターン３０にパワースイッチング素子Ｑ１〜Ｑ８が実装されるとともに信号系電子部品実装パターン６０に信号系電子部品９０，１００が実装されている。パワー系電源パターン３０とフローティングパターン４０とが対向することにより形成されたデカップリングコンデンサ７０，７１，７２を有する。
【００４８】
よって、パワースイッチング素子Ｑ１〜Ｑ８のスイッチング動作時にパワー系電源パターン３０にサージが発生しても、パワー系電源パターン３０とフローティングパターン４０とが対向することにより形成されたデカップリングコンデンサ７０，７１，７２により、放射される電界は反射、もしくはフローティングパターン４０に生じる変位電流が流れることで信号系電子部品９０，１００に悪影響を及ぼすことが抑制できる。
【００４９】
（２）導体パターンは、フローティングパターン４０と信号系電子部品実装パターン６０との間に、信号系配線パターン５０を有し、信号系電子部品実装パターン６０と信号系配線パターン５０とは、非貫通ビアホール（ＩＶＨ）８０を用いて接続されている。よって、信号系電子部品実装パターン６０と信号系配線パターン５０との接続に非貫通ビアホール（ＩＶＨ）８０を用いることによりフローティングパターン（ベタパターン）４０の形成に邪魔にならないようにすることができる。
【００５０】
（３）導体パターンは、信号系フローティングパターン４５を更に有し、信号系配線パターン５０と信号系フローティングパターン４５とが対向することにより形成された信号系デカップリングコンデンサ７５，７６を有する。よって、駆動回路１１０の配線も上アーム用、下アーム用で、駆動回路の二次側（パワースイッチング素子に接続する側）で別電位となるため、上下アーム駆動回路間（図４（ｂ）のパターン５１，５２間）のカップリングを抑えることができる。
【００５１】
（４）多層基板２０の一方の面にパワー系電源パターン３０のみを有し、多層基板２０の他方の面に信号系電子部品実装パターン６０のみを有する。よって、配線の制約を受けにくくすることができる。
【００５２】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○  図１ではハーフブリッジ回路であったが、フルブリッジ回路等に適用してもよい。
○  電力変換装置はインバータ以外でもよい。例えば、パワースイッチング素子を用いたＤＣ／ＤＣコンバータ等であってもよい。図３では導体パターンを４層有する構成とし、図４では導体パターンを５層有する構成であったが、信号配線を増やす等の理由により、導体パターンを６層以上有する基板を用いてもよい。また、信号系配線が簡略化され、信号系配線パターンが不要になった場合は、導体パターンを３層だけ有する構成としても良い。
【符号の説明】
【００５３】
１０…インバータ、２０…多層基板、３０…パワー系電源パターン、４０…フローティングパターン、４５…信号系フローティングパターン、５０…信号系配線パターン、６０…信号系電子部品実装パターン、７０，７１，７２…デカップリングコンデンサ、７５，７６…信号系デカップリングコンデンサ、８０…非貫通ビアホール、９０，１００…信号系電子部品、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８…パワースイッチング素子。
【図１】
2020129903.tif 000003
【図２】
2020129903.tif 000004
【図３】
2020129903.tif 000005
【図４】
2020129903.tif 000006
【図５】
2020129903.tif 000007
【図６】
2020129903.tif 000008
【図７】
2020129903.tif 000009
【図８】
2020129903.tif 000010
【図９】
2020129903.tif 000011