(57)【要約】【課題】回路の機能に合わせて、デバイス構造の異なる複数種類のトランジスタを備えた半導体装置を提供する。【解決手段】同一基板上に、デバイス構造の異なる第１のトランジスタ乃至第３のトランジスタを有する。第１のトランジスタの半導体層は、積層構造の酸化物半導体膜でなり、第２および第３のトランジスタの半導体層は、単層構造の酸化物半導体膜でなる。また、第１および第２のトランジスタは、ゲート電極に接続されたバックゲート電極を有する。【選択図】図２
2020129659.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタを含む回路と、第１の配線と、第２の配線と、第３の配線と、を有し、
前記第１の配線、前記第２の配線、および前記第３の配線は、前記回路と電気的に接続され、
前記回路は、前記第１の配線から、前記第２の配線および前記第３の配線に信号を分配する機能を有し、
前記トランジスタは、第１の酸化物半導体膜と、前記第１の酸化物半導体膜上の第２の酸化物半導体膜と、を有する、半導体装置。
【請求項２】
請求項１において、
前記第１の酸化物半導体膜中のインジウムの原子数比は、前記第１の酸化物半導体膜中のガリウムの原子数比より大きい、半導体装置。
【請求項３】
トランジスタを含む回路と、第１の画素と、第２の画素と、第１の配線と、第２の配線と、第３の配線と、を有し、
前記第１の配線、前記第２の配線、および前記第３の配線は、前記回路と電気的に接続され、
前記第２の配線は、前記第１の画素と電気的に接続され、
前記第３の配線は、前記第２の画素と電気的に接続され、
前記回路は、前記第１の配線から、前記第２の配線および前記第３の配線に信号を分配する機能を有し、
前記トランジスタは、第１の酸化物半導体膜と、前記第１の酸化物半導体膜上の第２の酸化物半導体膜と、を有する、表示装置。
【請求項４】
請求項３において、
前記第１の酸化物半導体膜中のインジウムの原子数比は、前記第１の酸化物半導体膜中のガリウムの原子数比より大きい、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は、トランジスタを有する半導体装置に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として
挙げることができる。
【背景技術】
【０００３】
金属酸化物は多様に存在し、様々な用途に用いられている。金属酸化物として酸化インジ
ウムはよく知られた材料であり、例えば、液晶表示装置などでは透明電極材料として用い
られている。
【０００４】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物は化合物
半導体の一種である。化合物半導体とは、２種以上の原子が結合してできる半導体である
。一般的に、金属酸化物は絶縁体となる。しかし、金属酸化物を構成する元素の組み合わ
せによっては、半導体となることが知られている。例えば、酸化タングステン、酸化錫、
酸化インジウム、酸化亜鉛などは半導体特性を示すことが知られている。また、酸化亜鉛
、又はＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタをアクティブマトリクス型表示装
置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文
献２参照）。
【０００５】
また、酸化物半導体が用いられたトランジスタは、アモルファスシリコンを用いたトラン
ジスタに比べて電界効果移動度が高い。そのため、当該トランジスタを用いて、表示装置
などの駆動回路を構成することもできる。
【０００６】
表示装置としては、ＥＬ（エレクトロルミネセンス）表示装置や、電子ペーパーや、液晶
表示装置などがあり、中でも高精細な表示が可能であるアクティブマトリクス型ＥＬ表示
装置が注目を集めている。アクティブマトリクス型ＥＬ表示装置では、画素に複数のスイ
ッチング素子を配置し、そのうちの少なくとも一つのスイッチング素子と電気的に接続す
る発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光
性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子およ
び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状
態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、
電流励起型の発光素子と呼ばれる。
【０００７】
アクティブマトリクス型表示装置の用途は拡大しており、画面サイズの大面積化、高精細
化及び高開口率化の要求が高まっている。また、アクティブマトリクス型表示装置の生産
方法には高い生産性及び生産コストの低減が求められる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
絶縁表面上に複数の異なる回路を形成する場合、回路の機能等に応じて、それらを構成す
るトランジスタに要求される特性が異なる。アクティブマトリクス型表示装置の場合、画
素部のトランジスタには、例えば、優れたスイッチング特性（電流のオンオフ比が大きい
こと等）が要求される。駆動回路のトランジスタには、例えば、動作速度が速いことが要
求される。表示装置が高精細であればあるほど、画像データの書き込み時間が短くなるた
め、駆動回路のトランジスタは高速で動作するトランジスタであることが好ましい。
【００１０】
本発明の一態様の課題は、新規な半導体装置、その作製方法、およびその駆動方法等を提
供することにある。例えば、本発明の一態様の課題は、動作速度が向上された半導体装置
を提供すること、または、劣化しにくい半導体装置を提供すること、または、複数種類の
回路の機能にそれぞれ合わせた複数種のトランジスタを備えた半導体装置を提供すること
である。
【００１１】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全て解決する必要はない。また、明細書、図面、請求項などの記
載から、列記した以外の課題が自ずと明らかとなるものであり、これらの課題も本発明の
一態様の課題となり得る。
【課題を解決するための手段】
【００１２】
本発明の一態様は、基板上に、第１および第２のトランジスタを含む第１の回路、および
第３のトランジスタを含む第２の回路を有し、第１のトランジスタは、第１の酸化物半導
体膜、および第２の酸化物半導体膜の順に積層された第１の半導体層を有し、第２のトラ
ンジスタは、第２の酸化物半導体膜を含む第２の半導体層を有し、第３のトランジスタは
、第２の酸化物半導体膜を含む第３の半導体層を有し、第１のトランジスタは、ゲートに
接続されたバックゲートを有する半導体装置である。
【００１３】
本発明の一態様は、基板上に、第１および第２のトランジスタを含む第１の回路、および
第３のトランジスタを含む第２の回路を有し、第１のトランジスタは、第１の酸化物半導
体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の順に積層された第１の半導体
層を有し、第２のトランジスタは、第３の酸化物半導体膜を含む第２の半導体層を有し、
第３のトランジスタは、第３の酸化物半導体膜を含む第３の半導体層を有し、第１のトラ
ンジスタは、ゲートに接続されたバックゲートを有する半導体装置である。
【００１４】
上記の態様らにおいて第１のトランジスタのチャネル長を、２．５μｍ未満とすることが
できる。または第２のトランジスタに、ゲートに接続されたバックゲートを設けることが
できる。
【発明の効果】
【００１５】
本発明の一態様により、新規な半導体装置、その作製方法、およびその駆動方法等を提供
することが可能になる。例えば、本発明の一態様により、動作速度が向上された半導体装
置を提供すること、または、劣化しにくい半導体装置を提供することが可能になる。また
は、例えば、本発明の一態様により、外部接続の端子数が削減され、且つ高画質な表示装
置を提供することが可能になる。
【００１６】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。また、本発明の一態様につ
いて、上記以外の課題、効果、および新規な特徴については、本明細書の記載および図面
から自ずと明らかになるものである。
【図面の簡単な説明】
【００１７】
【図１】半導体装置の構成例を説明する図。
【図２】半導体装置の構成例を説明する図。
【図３】半導体装置の構成例を説明する図。
【図４】半導体装置の構成例を説明する図。
【図５】半導体装置の構成例を説明する図。
【図６】半導体装置の構成例を説明する図。
【図７】半導体装置の作製例を説明する図。
【図８】半導体装置の作製例を説明する図。
【図９】半導体装置の作製例を説明する図。
【図１０】半導体装置の構成例を説明する図。
【図１１】半導体装置の構成例を説明する図。
【図１２】半導体装置の構成例を説明する図。
【図１３】半導体装置の構成例を説明する図。
【図１４】半導体装置の構成例を説明する図。
【図１５】半導体装置の構成例を説明する図。
【図１６】表示装置の構成例を説明する図。
【図１７】順序回路の構成例を説明する図。
【図１８】シフトレジスタの構成例を説明する図。
【図１９】分配回路の構成例を説明する図。
【図２０】分配回路の構成例を説明する図。
【図２１】保護回路の構成例を説明する図。
【図２２】画素の構成例および駆動方法例を説明する図。
【図２３】画素の構成例を説明する図。
【図２４】画素の構成例を説明する図。
【図２５】画素の構成例を説明する図。
【図２６】表示装置の構成例を説明する図。
【図２７】表示装置の構成例を説明する図。
【図２８】半導体装置の作製例を説明する図。
【図２９】半導体装置の作製例を説明する図。
【図３０】半導体装置の作製例を説明する図。
【図３１】表示装置の構成例を説明する図。
【図３２】表示装置の回路基板の構成例を説明する図。
【図３３】情報処理装置の構成例を説明する図。
【図３４】電子機器の構成例を説明する図。
【図３５】酸化物半導体の断面ＴＥＭ像および局所的なフーリエ変換像。
【図３６】酸化物半導体膜のナノビーム電子回折パターンを示す図、および透過電子回折測定装置の構成例を示す図。
【図３７】透過電子回折測定による構造解析の一例を示す図、および平面ＴＥＭ像。
【発明を実施するための形態】
【００１８】
本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般
を指す。トランジスタおよびダイオードなどの半導体素子をはじめ、半導体回路、演算装
置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光
装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子
機器、電気機器、および機械装置等は、半導体装置を有している場合がある。
【００１９】
第１、第２、第３などの序数詞は、順序を表すだけではなく、構成要素の混同を避けるた
めに使用する場合がある。この場合、序数詞の使用は構成要素の個数を限定するものでは
ない。例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて、発明の
一態様を説明することができる。
【００２０】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」と
は、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、
８５°以上９５°以下の場合も含まれる。
【００２１】
本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００２２】
トランジスタにおいて「ソース」や「ドレイン」の機能は、回路動作において電流の方向
が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソー
ス」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２３】
電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にあ
る単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一
般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを
、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。この
ため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を
電位と読み替えてもよいこととする。
【００２４】
また、本明細書において、ゲート電圧が０Ｖの場合、ドレイン電流が流れていないとみな
すことができるトランジスタを、ノーマリーオフ特性を有するトランジスタと定義する。
また、ゲート電圧が０Ｖの場合、ドレイン電流が流れているとみなすことができるトラン
ジスタを、ノーマリーオン特性を有するトランジスタと定義する。チャネル形成領域が酸
化物半導体膜で形成されているトランジスタ（以下、ＯＳトランジスタ）は、主にｎチャ
ネル型トランジスタになる。
【００２５】
ＯＳトランジスタのチャネル長とは、例えば、トランジスタの上面図において、酸化物半
導体膜（またはトランジスタがオン状態のときに酸化物半導体膜の中で電流の流れる部分
）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソ
ース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距
離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとる
とは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合が
ある。そのため、本明細書では、チャネル長は、チャネルが形成される領域における、い
ずれか一の値、最大値、最小値または平均値とする。
【００２６】
ＯＳトランジスタにおいて、チャネル幅とは、例えば、酸化物半導体膜（またはトランジ
スタがオン状態のときに酸化物半導体膜の中で電流の流れている部分）とゲート電極とが
重なる領域、またはチャネルが形成される領域における、ソース電極とドレイン電極とが
向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅が
すべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、
一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルが
形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００２７】
なお、ＯＳトランジスタの構造によっては、実際にチャネルが形成される領域におけるチ
ャネル幅（以下、実効的なチャネル幅とよぶ。）と、トランジスタの上面図において示さ
れるチャネル幅（以下、見かけ上のチャネル幅とよぶ。）と、が異なる場合がある。例え
ば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上
面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなく
なる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、酸化物半導
体膜の上面に形成されるチャネル領域の割合に対して、酸化物半導体膜の側面に形成され
るチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見
かけ上のチャネル幅よりも、実際にチャネルが形成される実効的なチャネル幅の方が大き
くなる。
【００２８】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、酸化物半導体膜の形状が既知という仮定が必要である。したがって、酸化
物半導体膜の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定するこ
とは困難である。
【００２９】
そこで、本明細書では、トランジスタの上面図（レイアウト図）において、酸化物半導体
膜とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の
長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄ
ｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」とよぶ場合がある。また、本明細書では、単にチ
ャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場
合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネ
ル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上
のチャネル幅、および囲い込みチャネル幅などは、トランジスタの断面ＴＥＭ像などを取
得し、その画像を解析することなどによって、値を決定することができる。
【００３０】
トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算で求める場合、
囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を
用いて計算する場合とは異なる値になる場合がある。
【００３１】
以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分
には、同一の符号または同一のハッチパターンを異なる図面間で共通して用いる場合があ
る。また、そのような部分については、その繰り返しの説明は省略する場合がある。本明
細書で参照する図に記載されている構成要素のサイズ（例えば、膜の厚さ、基板の厚さ、
部材の長さ、領域のサイズ等）は、明瞭化のために誇張されている場合がある。よって、
必ずしもそのスケールに限定されない。
【００３２】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、
以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３３】
また、以下に複数の本発明の実施の形態を示すが、互いの実施の形態を適宜組み合わせる
ことが可能である。また、１つの実施の形態の中に、いくつかの構成例が示される場合は
、互いに構成例を適宜組み合わせることが可能である。
【００３４】
（実施の形態１）
本実施の形態では、半導体装置の一例として、チャネル形成領域が酸化物半導体膜で形成
されているトランジスタ（ＯＳトランジスタ）、およびその作製方法等について説明する
。また、本実施の形態では、デバイス構造の異なる複数のトランジスタを同一絶縁表面に
有する半導体装置について説明する。
【００３５】
図１Ａ、図１Ｂおよび図１Ｃに、デバイス構造の異なる３つのトランジスタ（ＴＡ１、Ｔ
Ａ２、ＴＢ１）の上面図（レイアウト図）と、それぞれの回路記号を示す。図２は、トラ
ンジスタ（ＴＡ１、ＴＡ２、ＴＢ１）の断面図である。トランジスタＴＡ１のａ１−ａ２
線およびｂ１−ｂ２線による断面図、トランジスタＴＡ２のａ３−ａ４線およびｂ３−ｂ
４線による断面図、ならびにトランジスタＴＢ１のａ５−ａ６線、ｂ５−ｂ６線による断
面図を、図２Ａ、図２Ｂに示す。これらトランジスタのチャネル長方向の断面構造が、図
２Ａに示され、同チャネル幅方向の断面構造が図２Ｂに示されている。
【００３６】
図２Ａ、図２Ｂに示すように、トランジスタ（ＴＡ１、ＴＡ２、ＴＢ１）は、同一絶縁表
面上に集積されており、これらのトランジスタは、同一の作製工程で作製することが可能
である。なお、ここではデバイス構造の明瞭化のため、各トランジスタのゲート（Ｇ）、
ソース（Ｓ）、およびドレイン（Ｄ）へ信号や電位を供給するための配線との電気的な接
続は省略している。
【００３７】
トランジスタＴＡ１（図１Ａ）、トランジスタＴＡ２（図１Ｂ）は、ゲート（Ｇ）とバッ
クゲート（ＢＧ）を有するトランジスタである。トランジスタＴＡ１、トランジスタＴＡ
２はバックゲートをゲートに接続した構造である。トランジスタＴＢ１（図１Ｃ）は、Ｂ
Ｇを有さないトランジスタである。図２に示すように、これらのトランジスタ（ＴＡ１、
ＴＡ２、ＴＢ１）は、基板１０に形成されている。以下、図１、図２を参照して、これら
のトランジスタの構成を説明する。
【００３８】
＜トランジスタＴＡ１＞
トランジスタＴＡ１は、ゲート電極ＧＥ１、ソース電極ＳＥ１、ドレイン電極ＤＥ１、バ
ックゲート電極ＢＧＥ１、および酸化物半導体層ＯＳ１を有する。
【００３９】
以下の説明において、トランジスタＴＡ１をＴＡ１と呼ぶ、バックゲートをＢＧと呼ぶ、
酸化物半導体層ＯＳ１をＯＳ１や層ＯＳ１と呼ぶ等、素子や素子の構成要素を省略して呼
ぶ場合がある。また、信号、電位、回路などについても同様に省略する場合がある。
【００４０】
また、本実施の形態では、ＯＳトランジスタのチャネル長は、ソース電極とドレイン電極
間の距離とする。また、ＯＳトランジスタのチャネル幅は、酸化物半導体層とゲート電極
が重なる領域でのソース電極またはドレイン電極の幅とする。例えば、図１Ａに示すよう
に、トランジスタＴＡ１のチャネル長はＬａ１であり、チャネル幅はＷａ１である。
【００４１】
層ＯＳ１は、絶縁層２１を介して電極ＧＥ１と重なっている。層ＯＳ１の上面および側面
に接して一対の電極（ＳＥ１、ＤＥ１）が形成されている。図１Ａに示すように、層ＯＳ
１は、電極ＧＥ１および一対の電極（ＳＥ１、ＤＥ１）と重ならない部分を有している。
層ＯＳ１は、チャネル長方向の長さがチャネル長Ｌａ１よりも長く、かつチャネル幅方向
の長さがチャネル幅Ｗａ１よりも長い。
【００４２】
層ＯＳ１、電極ＧＥ１、電極ＳＥ１および電極ＤＥ１を覆って、絶縁層２２および絶縁層
２３が形成されている。絶縁層２３上に電極ＢＧＥ１が形成されている。電極ＢＧＥ１は
、層ＯＳ１および電極ＧＥ１と重なるように設けられている。ここでは、一例として、レ
イアウト図において、電極ＧＥ１と同じ形状で、同じ位置に配置されるように電極ＢＧＥ
１を設けている。電極ＢＧＥ１は、絶縁層２１−２３を貫通する開口ＣＧ１において、電
極ＧＥ１に接している。この構造により、トランジスタＴＡ１のゲート（Ｇ）とバックゲ
ート（ＢＧ）が電気的に接続される。
【００４３】
図２Ｂのチャネル幅方向の断面図が示すように、トランジスタＴＡ１は、チャネル形成領
域（チャネル）が電極ＧＥ１および電極ＢＧＥ１で囲まれているデバイス構造を有する。
そのため、ＴＡ１のチャネル形成領域は、電極ＧＥ１だけでなく電極ＢＧＥ１により形成
される電場の影響を受けることになる。そのため、バックゲート電極ＢＧＥ１をゲート電
極ＧＥ１に接続することで、トランジスタＴＡ１のオン電流を増加させることができる。
また、トランジスタＴＡ１の電界効果移動度を向上させることができる。また、トランジ
スタＴＡ１のしきい値電圧など電気特性の変動を抑えることができる。
【００４４】
また、バックゲート電極ＢＧＥ１を設けることで、トランジスタＴＡ１の強度を向上させ
ることができる。基板１０の曲げ等の変形に対して、電極ＢＧＥ１が補強部材となってト
ランジスタＴＡ１を壊れにくくすることができる。
【００４５】
チャネル形成領域を含む層ＯＳ１は多層構造であり、ここでは、一例として３つの酸化物
半導体膜（３１、３２、３３）でなる３層構造としている。層ＯＳ１を構成する酸化物半
導体膜は、少なくとも１つ同じ金属元素を含む金属酸化物膜であることが好ましく、Ｉｎ
を含むことが特に好ましい。トランジスタの半導体層を構成することが可能なＩｎを含む
金属酸化物としては、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、
Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）が代表的である。また、このような金属酸化物に他の元
素や材料を添加した材料を用いることもできる。
【００４６】
酸化物半導体膜３２は、トランジスタＴＡ１のチャネル形成領域を構成する膜である。ま
た、酸化物半導体膜３３は、後述するトランジスタＴＡ２およびトランジスタＴＢ１では
、チャネル形成領域を構成する膜である。そのため、トランジスタＴＡ１では酸化物半導
体膜３２に、トランジスタＴＡ２およびＴＢ１では酸化物半導体膜３３にチャネルが形成
されるように、酸化物半導体膜３１−３３の主成分である金属元素の原子数比を調節する
ことが好ましい。
【００４７】
トランジスタＴＡ１において、酸化物半導体膜３２にチャネルが形成されるようにするこ
とで、チャネル形成領域が絶縁層２１、絶縁層２２に接しないようにすることができる。
また、酸化物半導体膜３１−３３を少なくとも１つ同じ金属元素を含む金属酸化物膜とす
ることで、酸化物半導体膜３２と酸化物半導体膜３１の界面、および酸化物半導体膜３２
と酸化物半導体膜３３の界面において、界面散乱が起こりにくくすることができる。これ
により、トランジスタＴＡ１の電界効果移動度をトランジスタＴＡ２やトランジスタＴＢ
１よりも高くすることができる、また、オン状態でのドレイン電流（オン電流）を増加さ
せることができる。
【００４８】
＜トランジスタＴＡ２＞
トランジスタＴＡ２は、ゲート電極ＧＥ２、ソース電極ＳＥ２、ドレイン電極ＤＥ２、バ
ックゲート電極ＢＧＥ２、および酸化物半導体層ＯＳ２を有する。電極ＢＧＥ２は、絶縁
層２１−２３を貫通する開口ＣＧ２において電極ＧＥ２に接している。トランジスタＴＡ
２は、トランジスタＴＡ１の変形例であり、層ＯＳ２が酸化物半導体膜３３でなる単層構
造である点でトランジスタＴＡ１と異なり、その他については同様である。ここでは、ト
ランジスタＴＡ２のチャネル長Ｌａ２、チャネル幅Ｗａ２は、トランジスタＴＡ１のチャ
ネル長Ｌａ１、チャネル幅Ｗａ１と等しくなるようにしている。
【００４９】
＜トランジスタＴＢ１＞
トランジスタＴＢ１は、ゲート電極ＧＥ３、ソース電極ＳＥ３、ドレイン電極ＤＥ３およ
び酸化物半導体層ＯＳ３を有する。トランジスタＴＢ１は、トランジスタＴＡ２の変形例
である。層ＯＳ３は、トランジスタＴＡ２と同様に酸化物半導体膜３３でなる単層構造で
ある。トランジスタＴＡ２とは、バックゲート電極を有していない点で異なる。また、層
ＯＳ３および電極（ＧＥ３、ＳＥ３、ＤＥ３）のレイアウトおよびサイズが異なる。図１
Ｃに示すように、層ＯＳ３は、電極ＧＥ３と重なっていない領域は、電極ＳＥ３または電
極ＤＥ３の何れかと重なっている。そのため、トランジスタＴＢ１のチャネル幅Ｗｂ１は
、層ＯＳ３の幅で決定される。チャネル長Ｌｂ１は、トランジスタＴＡ２と同様、電極Ｓ
Ｅ３と電極ＤＥ３間の距離で決定され、ここでは、トランジスタＴＡ２のチャネル長Ｌａ
２よりも長くしている。
【００５０】
［絶縁層］
絶縁層２１、絶縁層２２および絶縁層２３は、基板１０のトランジスタ（ＴＡ１、ＴＡ２
、ＴＢ１）が形成される領域全体に形成される膜である。絶縁層２１、２２および２３は
、単層あるいは複数層の絶縁膜で形成される。絶縁層２１は、トランジスタ（ＴＡ１、Ｔ
Ａ２、ＴＢ１）のゲート絶縁層を構成する膜である。また、絶縁層２２および絶縁層２３
は、トランジスタ（ＴＡ１、ＴＡ２、ＴＢ１）のバックチャネル側のゲート絶縁層を構成
する膜である。また、最上面の絶縁層２３は、基板１０に形成されるトランジスタの保護
膜として機能するような材料で形成することが好ましい。絶縁層２３は適宜設ければよい
。３層目の電極ＢＧＥ１と２層目の電極（ＳＥ１、ＤＥ１）を絶縁するために、これらの
間に少なくとも１層絶縁膜が存在していればよい。
【００５１】
これら絶縁層２１−２３を構成する絶縁膜としては、酸化アルミニウム、酸化マグネシウ
ム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム
、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジ
ム、酸化ハフニウムまたは酸化タンタル等でなる膜があげられる。また、これらの絶縁膜
は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成する
ことができる。
【００５２】
［酸化物半導体膜］
ここでは、ＯＳトランジスタの半導体層を構成する酸化物半導体膜について説明する。層
ＯＳ１のように半導体層を多層構造とする場合、これらを構成する酸化物半導体膜は、少
なくとも１つ同じ金属元素を含む金属酸化物膜であることが好ましく、Ｉｎを含むことが
好ましい。
【００５３】
例えば、酸化物半導体膜３１がＩｎ−Ｇａ酸化物膜の場合、Ｉｎの原子数比をＧａの原子
数比よりも小さくする。Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃ
ｅ、またはＮｄ）の場合、Ｉｎの原子数比をＭの原子数比よりも小さくする。この場合、
Ｚｎの原子数比が最も大きくなるようにすることができる。
【００５４】
例えば、酸化物半導体膜３２がＩｎ−Ｇａ酸化物膜の場合、Ｉｎの原子数比をＧａの原子
数比よりも大きくする。Ｉｎ−Ｍ−Ｚｎ酸化物膜の場合、Ｉｎの原子数比をＭの原子数比
よりも大きくする。Ｉｎ−Ｍ−Ｚｎ酸化物膜では、Ｉｎの原子数比がＭおよびＺｎの原子
数比よりも大きくすることが好ましい。
【００５５】
例えば、酸化物半導体膜３３がＩｎ−Ｇａ酸化物膜の場合、Ｉｎの原子数比をＧａの原子
数比と同じにする、または小さくする。Ｉｎ−Ｍ−Ｚｎ酸化物膜の場合、Ｉｎの原子数比
をＭの原子数比と同じにする。この場合、Ｚｎの原子数比が、ＩｎおよびＭよりも大きく
することができる。ここでは、酸化物半導体膜３３は、トランジスタＴＡ２、トランジス
タＴＢ１のチャネル形成領域を構成する膜である。
【００５６】
酸化物半導体膜３１−３３の原子数比は、スパッタリング法で成膜する場合は、ターゲッ
トの構成材料の原子数比等を調節することで調節可能である。また、ＣＶＤ法で成膜する
場合は、原料ガスの流量比などを調節することで調節可能である。以下、酸化物半導体膜
３１−３３として、スパッタリング法でＩｎ−Ｍ−Ｚｎ酸化物膜を形成する場合を例に、
成膜に使用されるターゲットについて述べる。
【００５７】
酸化物半導体膜３１のターゲットの金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：
ｚ１とすると、ｘ１／ｙ１は、１／６以上１未満であることが好ましい。また、ｚ１／ｙ
１は、１／３以上６以下、さらには１以上６以下であることが好ましい。
【００５８】
ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ
：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、
Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：
６、Ｉｎ：Ｍ：Ｚｎ＝１：４：７、Ｉｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：
５：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：６、Ｉｎ：Ｍ：Ｚｎ＝１：５：７、Ｉｎ：Ｍ：Ｚｎ＝
１：５：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：８等がある。
【００５９】
酸化物半導体膜３２のターゲットの金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：
ｚ２とすると、ｘ２／ｙ２は、１より大きく６以下であることが好ましい。また、ｚ２／
ｙ２は１より大きく６以下であることが好ましい。ターゲットの金属元素の原子数比の代
表例としては、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉ
ｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝３：１：３
、Ｉｎ：Ｍ：Ｚｎ＝３：１：４等がある。
【００６０】
酸化物半導体膜３３のターゲットの金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：
ｚ３とすると、ｘ３／ｙ３は、１／６以上１以下であることが好ましい。また、ｚ３／ｙ
３は、１／３以上６以下、さらには１以上６以下であることが好ましい。ターゲットの金
属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１
：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：
Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：
Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：７、Ｉ
ｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：５：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：６
、Ｉｎ：Ｍ：Ｚｎ＝１：５：７、Ｉｎ：Ｍ：Ｚｎ＝１：５：８、Ｉｎ：Ｍ：Ｚｎ＝１：６
：８等がある。
【００６１】
Ｉｎ−Ｍ−Ｚｎ酸化物膜の成膜用ターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：
Ｚｎ＝ｘ：ｙ：ｚとした場合、１≦ｚ／ｙ≦６とすることで、Ｉｎ−Ｍ−Ｚｎ酸化物膜と
してＣＡＡＣ−ＯＳ膜が形成されやすくなるため好ましい。なお、ＣＡＡＣ−ＯＳ膜につ
いては後述する。
【００６２】
酸化物半導体膜３１−３３としては、キャリア密度の低い酸化物半導体膜を用いる。例え
ば、酸化物半導体膜３１−３３として、キャリア密度が１×１０１７個／ｃｍ３以下、好
ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、
特に好ましくは８×１０１１／ｃｍ３以下、さらに好ましくは１×１０１１／ｃｍ３以下
、さらに好ましくは１×１０１０／ｃｍ３以下であり、１×１０−９／ｃｍ３以上の酸化
物半導体膜を用いる。
【００６３】
酸化物半導体膜３１−３３として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体
膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる
。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度
真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化
物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合が
ある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい
値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。ま
た、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低い
ため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度
真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍで
チャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイ
ン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの
測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、
当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さ
く、信頼性の高いトランジスタとなる。不純物としては、水素、窒素、アルカリ金属、ま
たはアルカリ土類金属等がある。
【００６４】
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸
素が脱離した格子（または酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。
従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性と
なりやすい。
【００６５】
このため、酸化物半導体膜３１−３３は酸素欠損と共に、水素ができる限り低減されてい
ることが好ましい。具体的には、酸化物半導体膜３１−３３において、二次イオン質量分
析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）
により得られる水素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×
１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１
×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以
下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
【００６６】
酸化物半導体膜３１−３３に第１４族元素の一つであるシリコンや炭素が含まれると、
膜中の酸素欠損が増加し、これらの膜がｎ型化してしまう。このため、酸化物半導体膜３
１−３３におけるシリコンや炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１
８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【００６７】
また、酸化物半導体膜３１−３３において、ＳＩＭＳにより得られるアルカリ金属または
アルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０
１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導
体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしま
うことがある。このため、酸化物半導体膜３１−３３のアルカリ金属またはアルカリ土類
金属の濃度を低減することが好ましい。
【００６８】
酸化物半導体膜３１−３３に窒素が含まれていると、キャリアである電子が生じ、キャリ
ア密度が増加し、ｎ型化しやすい。そのため窒素が含まれている酸化物半導体を用いたト
ランジスタはノーマリーオン特性となりやすいので、酸化物半導体膜３１−３３の窒素含
有量はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により
得られる窒素濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【００６９】
以上、酸化物半導体膜３１−３３について述べたが、これらに限られず、必要とするトラ
ンジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な
組成の酸化物半導体膜を用いればよい。また、必要とするトランジスタの半導体特性及び
電気特性を得るために、酸化物半導体膜３１−３３のキャリア密度や不純物濃度、欠陥密
度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい
。
【００７０】
トランジスタＴＡ１は、ＧａまたはＭ（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、または
Ｎｄ）の原子数比よりもＩｎの原子数比が大きい酸化物半導体膜３２でチャネルが形成さ
れるため、電界効果移動度を高くすることができる。代表的には、その電界効果移動度は
、１０ｃｍ２／Ｖｓより大きく６０ｃｍ２／Ｖｓ未満、好ましくは１５ｃｍ２／Ｖｓ以上
５０ｃｍ２／Ｖｓ未満である。そのため、アクティブマトリクス型表示装置の回路にトラ
ンジスタＴＡ１を用いる場合は、高速動作が要求される駆動回路に好適である。
【００７１】
チャネル形成領域が酸化物半導体膜３３で形成されるトランジスタＴＡ２、ＴＢ１は、ト
ランジスタＴＡ１よりも電界効果移動度が低く、その大きさは、３ｃｍ２／Ｖｓ以上１０
ｃｍ２／Ｖｓ以下程度である。トランジスタＴＡ２、ＴＢ１は、酸化物半導体膜３２を有
していないため、トランジスタＴＡ１よりも光によって劣化しにくく、光照射によるオフ
電流の増大量が少ない。そのため、チャネル形成領域が酸化物半導体膜３３で形成される
トランジスタＴＡ２、ＴＢ１は光が照射されるような画素部に好適である。１０ｃｍ２／
Ｖｓ以下程度の電界効果移動度とする場合、トランジスタのチャネル長は２．５μｍ以上
とることができる。
【００７２】
トランジスタＴＡ１は、酸化物半導体膜３２を有しないトランジスタＴＡ２と比較して、
光が照射されるとオフ状態における電流が増大しやすい。そのため、トランジスタＴＡ１
は、遮光が十分できない画素部よりも、光の影響が少ない画素部の周辺回路（例えば、駆
動回路）に適している。もちろん、トランジスタＴＡ２、ＴＢ１のような構成のトランジ
スタも、駆動回路などの画素部以外の回路に設けることが可能である。
【００７３】
以上、トランジスタ（ＴＡ１、ＴＡ２、ＴＢ１）について述べたが、これらに限られず、
必要とするトランジスタの半導体特性及び電気特性に応じて、トランジスタの構成を変更
すればよい。例えば、バックゲート電極の有無、酸化物半導体層の積層構造、酸化物半導
体層、ゲート電極、ソース電極およびドレイン電極の形状や配置等を適宜変更することが
できる。以下、トランジスタのいくつかの他の構成例を示す。
【００７４】
＜トランジスタＴＡ３、ＴＡ４＞
図３Ａ、図３Ｂに、それぞれ、トランジスタＴＡ３、トランジスタＴＡ４の上面図（レイ
アウト図）と、その回路記号を示す。図４Ａ、図４Ｂに、トランジスタＴＡ３のａ７−ａ
８線およびｂ７−ｂ８線による断面図、並びにトランジスタＴＡ４のａ９−ａ１０線およ
びｂ９−ｂ１０線による断面図を示す。
【００７５】
トランジスタＴＡ３は、ゲート電極ＧＥ４、酸化物半導体層ＯＳ４、ソース電極ＳＥ４、
ドレイン電極ＤＥ４、およびバックゲート電極ＢＧＥ４を有する。トランジスタＴＡ３は
、トランジスタＴＡ１の変形例であり、電極ＢＧＥ４が、２つの開口ＣＧ４、ＣＧ５にお
いて、電極ＧＥ４と接している点がトランジスタＴＡ１と異なり、他はトランジスタＴＡ
１と同様である。図４Ｂに示すように、チャネル幅方向で、層ＯＳ４が電極ＧＥ４と電極
ＢＧＥ４で囲まれており、トランジスタＴＡ３の強度をより向上させることができる。
【００７６】
トランジスタＴＡ４は、ゲート電極ＧＥ５、酸化物半導体層ＯＳ５、ソース電極ＳＥ５、
ドレイン電極ＤＥ５、およびバックゲート電極ＢＧＥ５を有する。トランジスタＴＡ４は
、トランジスタＴＡ２の変形例であり、電極ＢＧＥ５を電極ＧＥ５と接続させず、電極Ｂ
ＧＥ５に、電極ＧＥ５と異なる信号や電位を入力可能としている。例えば、電極ＧＥ５に
トランジスタＴＡ４の導通状態を制御する信号を入力し、電極ＢＧＥ５にトランジスタＴ
Ａ４のしきい値電圧を補正するような信号や電位を入力することが可能である。
【００７７】
＜トランジスタＴＣ１、ＴＢ２、ＴＤ１＞
図５Ａ、図５Ｂ、図５Ｃに、それぞれ、トランジスタＴＣ１、トランジスタＴＢ２、およ
びトランジスタＴＤ１の上面図（レイアウト図）と、その回路記号を示す。図６Ａ、図６
Ｂに、トランジスタＴＣ１のａ１１−ａ１２線およびｂ１１−ｂ１２線による断面図、ト
ランジスタＴＢ２のａ１３−ａ１４線およびｂ１３−ｂ１４線による断面図、並びにトラ
ンジスタＴＤ１のａ１５−ａ１６線およびｂ１５−ｂ１６線による断面図を示す。
【００７８】
トランジスタＴＣ１は、ゲート電極ＧＥ６、酸化物半導体層ＯＳ６、ソース電極ＳＥ６、
ドレイン電極ＤＥ６、およびバックゲート電極ＢＧＥ６を有する。電極ＢＧＥ６は開口Ｃ
Ｇ６において電極ＧＥ６に接している。トランジスタＴＣ１は、トランジスタＴＡ１の変
形例であり、層ＯＳ６を２層構造としている。層ＯＳ６は、酸化物半導体膜３２と酸化物
半導体膜３３とでなる。トランジスタＴＣ１もトランジスタＴＡ１と同様に、チャネル形
成領域が酸化物半導体膜３２で構成されるトランジスタである。そのため、トランジスタ
ＴＣ１も、トランジスタＴＡ１と同程度に高い電界効果移動のトランジスタであり、代表
的には、電界効果移動度が１０ｃｍ２／Ｖｓより大きく６０ｃｍ２／Ｖｓ未満、好ましく
は１５ｃｍ２／Ｖｓ以上５０ｃｍ２／Ｖｓ未満のトランジスタである。よって、トランジ
スタＴＣ１もトランジスタＴＡ１と同様に、駆動回路のような高速動作させるトランジス
タに好適である。
【００７９】
トランジスタＴＢ２は、ゲート電極ＧＥ７、酸化物半導体層ＯＳ７、ソース電極ＳＥ７、
ドレイン電極ＤＥ７、およびバックゲート電極ＢＧＥ７を有する。電極ＢＧＥ７は開口Ｃ
Ｇ７において電極ＧＥ７に接している。トランジスタＴＢ２は、トランジスタＴＢ１の変
形例であり、電極ＢＧＥ７を有する点でトランジスタＴＢ１と異なる。トランジスタＴＢ
２は、電極ＧＥ７と接続された電極ＢＧＥ７を有しているため、トランジスタＴＢ１より
もオン電流が高く、電界効果移動度が高く、また機械的な強度が向上されている。
【００８０】
トランジスタＴＤ１は、ゲート電極ＧＥ８、酸化物半導体層ＯＳ８、ソース電極ＳＥ８、
およびドレイン電極ＤＥ８を有する。トランジスタＴＤ１は、トランジスタＴＢ１の変形
例であり、層ＯＳ８全体が電極ＧＥ８に重なっており、電極ＧＥ８の端部の外側にある部
分を有していない。このように、トランジスタＴＤ１は、層ＯＳ８がトランジスタＴＢ１
よりも光に曝されにくい構造となっているため、画素部のトランジスタに好適である。
【００８１】
＜＜トランジスタの作製方法例＞＞
以下、半導体装置の作製方法の一例を説明する。ここでは、トランジスタＴＡ１、トラン
ジスタＴＡ２およびトランジスタＴＢ１を同一の工程で作製する方法の一例を説明する。
なお他のトランジスタＴＡ３等も同様に作製することができる。ここでは、図２Ａと同様
のトランジスタのチャネル長方向の断面図（図７−図９）を参照して、トランジスタの作
製方法について説明する。
【００８２】
トランジスタＴＡ１、トランジスタＴＡ２およびトランジスタＴＢ１を構成する膜（絶縁
膜、酸化物半導体膜、金属酸化物膜、導電膜等）は、スパッタリング法、化学気相堆積（
ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法を用いて形成することができ
る。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリ
ング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい
。熱ＣＶＤ法の例として、ＭＯＣＶＤ（有機金属化学堆積）法やＡＬＤ（原子層成膜）法
を使ってもよい。
【００８３】
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧ま
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメ
ージにより欠陥が生成されることが無いという利点を有する。
【００８４】
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ（高速バルブともよぶ）を切り替えて２種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原
料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第
２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後
、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を
成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層され
て薄膜が形成される。
【００８５】
ガス導入順序を制御しつつ、所望の厚さになるまで複数回繰り返すことで、段差被覆性に
優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によっ
て調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製
する場合に適している。
【００８６】
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、金属膜、半導体膜、無機絶縁膜など様々な
膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメ
チルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルイ
ンジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、
Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。ま
た、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム
（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛
（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
【００８７】
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキ
スジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオ
ゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化
学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチ
ルメチルアミド）ハフニウムなどがある。
【００８８】
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気
化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジ
メチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，
２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
【００８９】
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２
、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
【００９０】
まず、基板１０上に、ゲート電極（ＧＥ１、ＧＥ２、ＧＥ３）を構成する導電膜５１を形
成する（図７Ａ）。
【００９１】
［基板１０］
基板１０としては、様々な基板を用いることができ、特定のものに限定されることはない
。基板１０の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ
基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、
ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを
有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィル
ムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケ
イ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基
材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフ
タレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（
ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹
脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニ
ル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、
アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結
晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイ
ズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを
製造することができる。このようなトランジスタによって回路を構成すると、回路の低消
費電力化、又は回路の高集積化を図ることができる。
【００９２】
導電膜５１を形成する前に、基板１０上に下地絶縁膜を形成してもよい。下地絶縁膜とし
ては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウ
ム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等が
ある。なお、下地絶縁膜として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イ
ットリウム、酸化アルミニウム等を用いることで、基板１０から不純物（代表的にはアル
カリ金属、水、水素等）が酸化物半導体層（ＯＳ１−ＯＳ３）へ拡散するのを抑制するこ
とができる。
【００９３】
また、基板１０として、可撓性基板を用い、トランジスタ（ＴＡ１、ＴＡ２、ＴＢ１）を
可撓性基板上に直接形成することができる。トランジスタ（ＴＡ１、ＴＡ２、ＴＢ１）を
作製した後、作製に使用した基板を分離して、基板１０として可撓性基板を取り付けるこ
ともできる。これについては、後述する。
【００９４】
［ゲート電極（ＧＥ１、ＧＥ２、ＧＥ３）］
導電膜５１は、単層の導電膜、または２つ以上の導電膜が積層された多層構造の膜である
。導電膜５１として形成される導電膜は、アルミニウム、クロム、銅、タンタル、チタン
、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とす
る合金か、上述した金属元素を組み合わせた合金等で形成することができる。また、マン
ガン、ジルコニウムのいずれか一または複数から選択された金属元素で形成することがで
きる。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、
ネオジム、スカンジウムから選ばれた元素の一または複数を組み合わせた合金、もしくは
窒化物で形成することができる。また、インジウム錫酸化物、酸化タングステンを含むイ
ンジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイン
ジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリ
コンを含むインジウム錫酸化物等の透光性を有する金属酸化物で形成することもできる。
【００９５】
例えば、導電膜５１として、シリコンを含むアルミニウム膜を形成することができる。導
電膜５１を２層構造とする場合は、例えば、アルミニウム膜上にチタン膜を形成する、窒
化チタン膜上にチタン膜を形成する、窒化チタン膜上にタングステン膜を形成する、窒化
タンタル膜または窒化タングステン膜上にタングステン膜を形成すればよい。また、導電
膜５１を３層構造とする場合は、例えば、チタン膜と、そのチタン膜上にアルミニウム膜
を積層し、さらにその上にチタン膜を形成すればよい。
【００９６】
スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等により
導電膜５１を形成することができる。ここでは、導電膜５１として、厚さ１００ｎｍのタ
ングステン膜をスパッタリング法により形成する。
【００９７】
なお、タングステン膜はＡＬＤを利用する成膜装置により成膜することができる。この場
合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し
、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ
２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
【００９８】
導電膜５１上にフォトリソグラフィ工程によりマスクＲＭ１（図示せず）を形成する。次
に、マスクＲＭ１を用いて導電膜５１をエッチングして、ゲート電極ＧＥ１−ＧＥ３を形
成する。この後、マスクＲＭ１を除去する。
【００９９】
ゲート電極ＧＥ１−ＧＥ３の形成は、上記形成方法の他に、電解メッキ法、印刷法、イン
クジェット法等で行うことが可能である。
【０１００】
［絶縁層２１（ゲート絶縁層）］
ゲート電極ＧＥ１−ＧＥ３を覆って、絶縁層２１を形成する（図７Ｂ）。絶縁層２１は、
単層の絶縁膜あるいは２層以上の多層構造の絶縁膜である。絶縁層２１として形成される
絶縁膜は、酸化物絶縁膜、窒化物絶縁膜、酸化窒化絶縁膜、および窒化酸化絶縁膜等が挙
げられる。なお、本明細書において、酸化窒化物とは、窒素より酸素の含有量が多い材料
であり、窒化酸化物とは酸素より窒素の含有量が多い材料とする。
【０１０１】
絶縁層２１として形成される絶縁膜としては、例えば、酸化シリコン、酸化窒化シリコン
、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ガリウムまたはＧａ−Ｚｎ
系金属酸化物などでなる絶縁膜を形成することができる。また、このような絶縁膜として
、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（Ｈ
ｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）
、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料でなる膜を形成することが
できる。ｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
【０１０２】
絶縁層２１はゲート絶縁層を構成する膜であるため、酸化物半導体層（ＯＳ１、ＯＳ２、
ＯＳ３）とゲート絶縁層との界面特性を向上させるため、絶縁層２１においてこれらの層
（ＯＳ１、ＯＳ２、ＯＳ３）と接する領域は酸化物絶縁膜あるいは酸化窒化絶縁膜で形成
することが好ましい。例えば、絶縁層２１の最上層の膜は、酸化シリコン膜あるいは酸化
窒化シリコン膜とすればよい。
【０１０３】
絶縁層２１の厚さは、例えば５ｎｍ以上４００ｎｍ以下とすればよい。その厚さは、好ま
しくは１０ｎｍ以上３００ｎｍ以下であり、より好ましくは５０ｎｍ以上２５０ｎｍ以下
である。
【０１０４】
［酸化物半導体層ＯＳ１、ＯＳ２、ＯＳ３］
絶縁層２１上に酸化物半導体膜３１を形成し、酸化物半導体膜３１上に酸化物半導体膜３
２を形成する（図７Ｃ）。酸化物半導体膜３２上にフォトリソグラフィ工程によりマスク
ＲＭ２（図示せず）を形成する。マスクＲＭ２を用いて酸化物半導体膜３１および酸化物
半導体膜３２をエッチングして、層ＯＳ１の１層目（３１）および２層目（３２）を形成
する。この後、マスクＲＭ２を除去する。
【０１０５】
絶縁層２１および、酸化物半導体膜３１、３２を覆って、酸化物半導体膜３３を形成する
（図８Ａ）。酸化物半導体膜３３上にフォトリソグラフィ工程によりマスクＲＭ３（図示
せず）を形成する。マスクＲＭ３を用いて酸化物半導体膜３３をエッチングして、層ＯＳ
１、層ＯＳ２および層ＯＳ３を形成する。この後、マスクＲＭ３を除去する（図８Ｂ）。
【０１０６】
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装
置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。スパッ
タリングガスは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希ガス及び酸素の
混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素の
ガス比を高めることが好ましい。また、ターゲットは、形成する酸化物半導体膜の組成に
あわせて、適宜選択すればよい。
【０１０７】
なお、酸化物半導体膜の形成にスパッタリング法を用いる場合、基板温度を１５０℃以上
７５０℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましくは２００℃以上３
５０℃以下とすることで、酸化物半導体膜３１−３３として、ＣＡＡＣ−ＯＳ膜を形成す
ることができる。また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用すること
が好ましい。
【０１０８】
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低
減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−
８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。また、成膜ガス中の酸
素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい
。成膜ガス中の酸素割合は、３０体積％以上が好ましく、１００体積％がより好ましい。
【０１０９】
酸化物半導体膜を加熱しながら成膜することで、あるいは酸化物半導体膜を形成した後、
加熱処理を行うことで、酸化物半導体膜の水素濃度を２×１０２０ａｔｏｍｓ／ｃｍ３以
下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔ
ｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａ
ｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好
ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
【０１１０】
なお、加熱処理を、３５０℃より高く６５０℃以下、好ましくは４５０℃以上６００℃以
下で行うことで、後述するＣＡＡＣ化率が、７０％以上１００％未満、好ましくは８０％
以上１００％未満、好ましくは９０％以上１００％未満、より好ましくは９５％以上９８
％以下である酸化物半導体膜を得ることができる。また、水素、水等の含有量が低減され
た酸化物半導体膜を得ることが可能である。すなわち、不純物濃度が低く、欠陥準位密度
の低い酸化物半導体膜を形成することができる。
【０１１１】
ＡＬＤを利用する成膜装置により酸化物半導体膜を形成することができる。例えばＩｎ−
Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し
導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入し
てＧａ−Ｏ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎ−
Ｏ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混
ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成
してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２
Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（Ｃ
Ｈ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）
３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガス
を用いてもよい。
【０１１２】
酸化物半導体膜３２、および酸化物半導体膜３３は、トランジスタのチャネルが形成され
る膜であり、その膜厚を３ｎｍ以上２００ｎｍ以下とすることができる。それらの厚さは
、好ましくは３ｎｍ以上１００ｎｍ以下であり、さらに好ましくは３０ｎｍ以上５０ｎｍ
以下である。酸化物半導体膜３１の膜厚は例えば、３ｎｍ以上１００ｎｍ以下とすること
ができ、好ましくは３ｎｍ以上３０ｎｍ以下であり、より好ましくは３ｎｍ以上１５ｎｍ
以下である。酸化物半導体膜３１は、酸化物半導体膜３２、酸化物半導体膜３３よりも薄
く形成することが好ましい。
【０１１３】
ここでは、酸化物半導体膜３１、３２、３３として、Ｉｎ−Ｇａ−Ｚｎ膜をスパッタリン
グ法で成膜する。これらの成膜に用いられるターゲットの金属元素の原子数比（Ｉｎ：Ｇ
ａ：Ｚｎ）は、例えば、酸化物半導体膜３１は１：３：６であり、酸化物半導体膜３２は
３：１：２であり、酸化物半導体膜３３は、１：１：１．２または１：１：１とすること
ができる。例えば、酸化物半導体膜３１、３２、３３の厚さを、それぞれ、５ｎｍ、３５
ｎｍ、３５ｎｍとすることができる。
【０１１４】
［ソース電極、ドレイン電極］
絶縁層２１、酸化物半導体層（ＯＳ１、ＯＳ２、ＯＳ３）を覆って、導電膜５２を形成す
る（図９Ａ）。導電膜５２は導電膜５１と同様に形成することができる。ここでは、３層
構造の導電膜５２を形成する。厚さ５０ｎｍの銅−マンガン合金膜、厚さ４００ｎｍの銅
膜、及び厚さ１００ｎｍの銅−マンガン合金膜の順に、これらの膜をスパッタリング法に
より積層する。
【０１１５】
導電膜５２上にフォトリソグラフィ工程によりマスクＲＭ４（図示せず）を形成し、マス
クＲＭ４を用いて、導電膜５２をエッチングし、電極（ＳＥ１、ＤＥ１、ＳＥ２、ＤＥ２
、ＳＥ３、ＤＥ３）を形成する。そしてマスクＲＭ４を除去する（図９Ｂ）。図９Ｂの工
程で、トランジスタ（ＴＡ１、ＴＡ２、ＴＢ１）のチャネル長およびチャネル幅が決定さ
れる。
【０１１６】
アクティブマトリクス型表示装置の駆動回路などに用いられるトランジスタのように、高
速で動作させるトランジスタには、トランジスタ（ＴＡ１、ＴＡ２）、あるいはトランジ
スタ（ＴＡ３、ＴＡ４、ＴＣ１）のように、チャネル長を短くすることが好ましい。この
ようなトランジスタのチャネル長は、２．５μｍ未満とすることが好ましい。例えば、２
．２μｍ以下とすればよい。本実施の形態のトランジスタでは、チャネル長はソース電極
とドレイン電極間の距離で決定されるため、チャネル長の最小値は、導電膜５２を加工す
る精度で制約される。本実施の形態のトランジスタのチャネル長は、例えば、チャネル長
は０．５μｍ以上とすることができ、または、１．０μｍ以上とすることができる。
【０１１７】
［絶縁層２２、２３］
電極（ＳＥ１、ＤＥ１、ＳＥ２、ＤＥ２、ＳＥ３、ＤＥ３）、酸化物半導体層（ＯＳ１、
ＯＳ２、ＯＳ３）および絶縁層２１を覆って、絶縁層２２を形成し、絶縁層２２上に絶縁
層２３を形成する（図９Ｃ）。絶縁層２２および絶縁層２３は絶縁層２１と同様に形成す
ることができる。
【０１１８】
例えば、絶縁層２２としては、２層構造の絶縁膜を形成することができる。ここでは、絶
縁層２２の１層目の膜を絶縁膜２２ａと呼び、２層目の膜を絶縁膜２２ｂと呼ぶことにす
る。
【０１１９】
絶縁膜２２ａとしては、例えば酸化シリコンなどでなる酸化物絶縁膜、あるいは窒素を含
み、且つ欠陥量の少ない酸化物絶縁膜を形成することができる。このような酸化物絶縁膜
の代表例としては、酸化窒化シリコン膜、酸化窒化アルミニウム膜等がある。
【０１２０】
欠陥の少ない酸化物絶縁膜は、１００Ｋ以下のＥＳＲ（電子スピン共鳴）測定で得られた
スペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．
００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下
の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット
幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定
において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下第１のシグナル、
ｇ値が２．００１以上２．００３以下の第２のシグナル、およびｇ値が１．９６４以上１
．９６６以下である第３のシグナルのスピンの密度合計が、１×１０１８ｓｐｉｎｓ／ｃ
ｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎ
ｓ／ｃｍ３未満である。
【０１２１】
なお、上掲の第１乃至第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ま
しくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化
窒素、二酸化窒素等がある。即ち、上掲の第１乃至第３のシグナルのスピンの密度の合計
が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
【０１２２】
絶縁膜２２ａが、窒素酸化物の含有量が少ない膜であることで、絶縁膜２２ａと層（ＯＳ
１、ＯＳ２、ＯＳ３）との界面におけるキャリアのトラップを低減することが可能である
。この結果、トランジスタのしきい値電圧のシフトを低減することが可能であり、トラン
ジスタの電気特性の変動を低減することができる。
【０１２３】
また、トランジスタの信頼性向上のため、絶縁膜２２ａは、ＳＩＭＳで測定される窒素濃
度が６×１０２０／ｃｍ３以下であることが好ましい。それは、トランジスタの作製工程
中に絶縁膜２２ａにおいて、窒素酸化物が生成されにくくなるからである。
【０１２４】
絶縁膜２２ａとして、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜の一例として、ＣＶ
Ｄ法により酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、
シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積
性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化
性気体としては、一酸化二窒素、二酸化窒素等がある。
【０１２５】
また、堆積性気体に対する酸化性気体を２０倍より大きく１００倍未満、好ましくは４０
倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とす
るＣＶＤ法を用いることで、絶縁膜２２ａとして、窒素を含み、且つ欠陥量の少ない酸化
物絶縁膜を形成することができる。
【０１２６】
絶縁膜２２ｂとして、例えば、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化
物絶縁膜を用いて形成することができる。化学量論的組成を満たす酸素よりも多くの酸素
を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素
よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分析（以下、ＴＤＳ分析と呼ぶ。
）にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上
、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお
、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１
００℃以上５００℃以下の範囲が好ましい。
【０１２７】
絶縁膜２２ｂとしては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４
００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。絶縁膜２２
ｂとして、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形
成する場合、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜として、
ＣＶＤ法を用いて酸化窒化シリコン膜を形成することができる。
【０１２８】
絶縁膜２２ｂとして、酸化シリコン膜または酸化窒化シリコン膜を形成する場合、次のよ
うな条件で成膜を行うことができる。プラズマＣＶＤ装置の真空排気された処理室内に載
置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下
に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐ
ａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電
極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ
２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する。
【０１２９】
絶縁層２３としては、少なくとも、水素及び酸素のブロッキング効果を有する膜を用いる
。さらに、好ましくは、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキ
ング効果を有する。代表的には、窒化シリコンなどの窒化物絶縁膜を形成すればよい。窒
化シリコン膜の他、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜
等も用いることができる。
【０１３０】
また、絶縁層２３を構成する膜として酸素、水素、水等に対してブロッキング効果を有す
る酸化物絶縁膜を設けてもよい。このような酸化物絶縁膜としては、酸化アルミニウム、
酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化
イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【０１３１】
また、絶縁層２３の厚さは５０ｎｍ以上３００ｎｍ以下とすればよく、好ましくは１００
ｎｍ以上２００ｎｍ以下である。酸素、水素、水等に対してブロッキング効果を有する絶
縁層２３を形成することで、酸化物半導体膜３１−３３から外部への酸素の拡散を防ぎ、
また外部から酸化物半導体膜３１−３３への水素、水等の侵入を防ぐことができる。
【０１３２】
絶縁層２３としてプラズマＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含
む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。これらの
原料ガスを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活
性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重
結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結
合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料
ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒
素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、
且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモ
ニアに対する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが
好ましい。
【０１３３】
絶縁層２２を形成した後、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、
１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３
００℃以上４５０℃以下とする。当該加熱処理により、絶縁層２２の２層目を構成する酸
化物絶縁膜に含まれる酸素を、酸化物半導体膜３１−３３に移動させて、これらに含まれ
る酸素欠損を低減することができる。加熱処理は、例えば、窒素及び酸素を含む混合ガス
雰囲気で、加熱温度３５０℃、加熱時間１時間とすればよい。
【０１３４】
また、絶縁層２３を形成した後、酸化物半導体膜３１−３３から水素等を放出させること
を目的として加熱処理を行ってもよい。この加熱処理は、例えば、窒素及び酸素を含む混
合ガス雰囲気で、加熱温度３５０℃、加熱時間１時間とすればよい。
【０１３５】
［バックゲート電極］
フォトリソグラフィ工程により絶縁層２３上にマスクＲＭ５（図示せず）を形成し、マス
クＲＭ５を用いて絶縁層２１−２３をエッチングして、これらを貫通する開口ＣＧ１、お
よび開口ＣＧ２を形成する（図２Ｂ）。マスクＲＭ５を除去し、絶縁層２３上に導電膜５
３を形成する（図９Ｃ）。導電膜５３は導電膜５１と同様に形成することができる。
【０１３６】
フォトリソグラフィ工程により導電膜５３上にマスクＲＭ６（図示せず）を形成し、マス
クＲＭ６を用いて導電膜５３をエッチングして、バックゲート電極（ＢＧＥ１、ＢＧＥ２
）を形成する。そしてマスクＲＭ６を除去する（図２Ａ、図２Ｂ）。
【０１３７】
以上述べたように６つのマスクＲＭ１−ＲＭ６を用いて、構造の異なるトランジスタ（Ｔ
Ａ１、ＴＡ２、ＴＢ１）を同一基板上に作製することができる。なお、酸化物半導体層が
２層構造のトランジスタ（例えば、ＴＣ１）と、酸化物半導体層が単層構造のトランジス
タ（例えば、ＴＢ１）を同一基板上に同時に作製する場合は、図７Ｃの工程で、酸化物半
導体膜３２のみを形成すればよい。
【０１３８】
以下、トランジスタのいくつかの他の構成例を示す。ここでは、トランジスタ（ＴＡ１、
ＴＡ２、ＴＢ１）と、ゲート電極、酸化物半導体層、ソース電極、ドレイン電極、および
バックゲート電極の積層順序が異なるトランジスタについて説明する。
【０１３９】
＜トランジスタＴＥ１、ＴＥ２、ＴＦ１＞
図１０Ａ、図１０Ｂ、図１０Ｃに、それぞれ、トランジスタＴＥ１、トランジスタＴＥ２
、トランジスタＴＦ１の上面図（レイアウト図）と、その回路記号を示す。図１１Ａ、図
１１Ｂに、トランジスタＴＥ１のａ１７−ａ１８線およびｂ１７−ｂ１８線による断面図
、トランジスタＴＥ２のａ１９−ａ２０線およびｂ１９−ｂ２０線による断面図、並びに
トランジスタＴＦ１のａ２１−ａ２２線およびｂ２１−ｂ２２線による断面図を示す。
【０１４０】
トランジスタＴＥ１は、トランジスタＴＡ１（図１Ａ、図２）の変形例である。トランジ
スタＴＥ１は、ゲート電極ＧＥ９、酸化物半導体層ＯＳ９、ソース電極ＳＥ９、ドレイン
電極ＤＥ９、およびバックゲート電極ＢＧＥ９を有する。電極ＢＧＥ９は、開口ＣＧ９に
おいて電極ＧＥ９に接している。トランジスタＴＥ１では、ソース電極ＳＥ９およびドレ
イン電極ＤＥ９上に層ＯＳ９が形成されている。
【０１４１】
トランジスタＴＥ２は、トランジスタＴＡ２（図１Ｂ、図２）の変形例である。トランジ
スタＴＥ２は、ゲート電極ＧＥ１０、酸化物半導体層ＯＳ１０、ソース電極ＳＥ１０、ド
レイン電極ＤＥ１０、およびバックゲート電極ＢＧＥ１０を有する。電極ＢＧＥ１０は、
開口ＣＧ１０において電極ＧＥ１０に接している。トランジスタＴＥ２では、ソース電極
ＳＥ１０およびドレイン電極ＤＥ１０上に層ＯＳ１０が形成されている。
【０１４２】
トランジスタＴＦ１は、トランジスタＴＢ１（図１Ｃ、図２）の変形例である。トランジ
スタＴＦ１は、ゲート電極ＧＥ１１、酸化物半導体層ＯＳ１１、ソース電極ＳＥ１１、お
よびドレイン電極ＤＥ１１を有する。トランジスタＴＦ１では、ソース電極ＳＥ１１およ
びドレイン電極ＤＥ１１上に層ＯＳ１１が形成されている。
【０１４３】
＜トランジスタＴＧ１、ＴＧ２、ＴＨ１＞
図１２Ａ、図１２Ｂ、図１２Ｃに、それぞれ、トランジスタＴＧ１、トランジスタＴＧ２
、トランジスタＴＨ１の上面図（レイアウト図）と、その回路記号を示す。図１３Ａ、図
１３Ｂに、トランジスタＴＧ１のａ２３−ａ２４線およびｂ２３−ｂ２４線による断面図
、トランジスタＴＧ２のａ２５−ａ２６線およびｂ２５−ｂ２６線による断面図、並びに
トランジスタＴＨ１のａ２７−ａ２８線およびｂ２７−ｂ２８線による断面図を示す。
【０１４４】
トランジスタＴＧ１は、トランジスタＴＡ１（図１Ａ、図２）の変形例である。トランジ
スタＴＧ１は、ゲート電極ＧＥ１２、酸化物半導体層ＯＳ１２、ソース電極ＳＥ１２、ド
レイン電極ＤＥ１２、およびバックゲート電極ＢＧＥ１２を有する。
【０１４５】
トランジスタＴＧ１では、バックゲート電極ＢＧＥ１２が最も下層に配置されている。電
極ＢＧＥ１２上には、絶縁層６１を介してソース電極ＳＥ１２、ドレイン電極ＤＥ１２が
形成されている。ソース電極ＳＥ１２およびドレイン電極ＤＥ１２上に層ＯＳ１２が形成
されている。層ＯＳ１２上に絶縁層６２を介してゲート電極ＧＥ１２が形成されている。
電極ＧＥ１２は、絶縁層６１および絶縁層６２を貫通する開口ＣＧ１２において電極ＢＧ
Ｅ１２に接している。トランジスタＴＧ１を覆って、絶縁層６３が形成されている。絶縁
層６１−６３は、絶縁層２１と同様に作製することができる。
【０１４６】
トランジスタＴＧ２は、トランジスタＴＡ２（図１Ｂ、図２）の変形例であり、またトラ
ンジスタＴＧ１の変形例である。トランジスタＴＧ２は、ゲート電極ＧＥ１３、酸化物半
導体層ＯＳ１３、ソース電極ＳＥ１３、ドレイン電極ＤＥ１３、およびバックゲート電極
ＢＧＥ１３を有する。電極ＧＥ１３は、絶縁層６１および絶縁層６２を貫通する開口ＣＧ
１３において電極ＢＧＥ１３に接している。トランジスタＴＧ２は、層ＯＳ１３が単層（
３３）である点でトランジスタＴＧ１と異なる。
【０１４７】
トランジスタＴＨ１は、トランジスタＴＢ１（図１Ｃ、図２）の変形例である。トランジ
スタＴＨ１は、ゲート電極ＧＥ１４、酸化物半導体層ＯＳ１４、ソース電極ＳＥ１４、お
よびドレイン電極ＤＥ１４を有する。
【０１４８】
＜トランジスタＴＧ３、ＴＧ４、ＴＨ２＞
図１４Ａ、図１４Ｂ、図１４Ｃに、それぞれ、トランジスタＴＧ３、トランジスタＴＧ４
、トランジスタＴＨ２の上面図（レイアウト図）と、その回路記号を示す。図１５Ａ、図
１５Ｂに、トランジスタＴＧ３のａ２９−ａ３０線およびｂ２９−ｂ３０による断面図、
トランジスタＴＧ４のａ３１−ａ３２線およびｂ３１−ｂ３２線による断面図、並びにト
ランジスタＴＨ２のａ３３−ａ３４線およびｂ３３−ｂ３４線による断面図を示す。
【０１４９】
トランジスタＴＧ３は、トランジスタＴＧ１（図１２Ａ、図１３）の変形例である。トラ
ンジスタＴＧ３は、ゲート電極ＧＥ１５、酸化物半導体層ＯＳ１５、ソース電極ＳＥ１５
、ドレイン電極ＤＥ１５、およびバックゲート電極ＢＧＥ１５を有する。電極ＧＥ１５は
開口ＣＧ１５において電極ＢＧＥ１５に接している。トランジスタＴＧ３は、ソース電極
ＳＥ１５およびドレイン電極ＤＥ１５が層ＯＳ１５上に形成されている点でＴＧ１と異な
る。
【０１５０】
トランジスタＴＧ４は、トランジスタＴＧ２（図１２Ｂ、図１３）の変形例である。トラ
ンジスタＴＧ４は、ゲート電極ＧＥ１６、酸化物半導体層ＯＳ１６、ソース電極ＳＥ１６
、ドレイン電極ＤＥ１６、およびバックゲート電極ＢＧＥ１６を有する。電極ＧＥ１６は
開口ＣＧ１６において電極ＢＧＥ１６に接している。トランジスタＴＧ４は、ソース電極
ＳＥ１６およびドレイン電極ＤＥ１６が層ＯＳ１６上に形成されている点でＴＧ２と異な
る。
【０１５１】
トランジスタＴＨ２は、トランジスタＴＨ１（図１２Ｃ、図１３）の変形例である。トラ
ンジスタＴＨ２は、ゲート電極ＧＥ１７、酸化物半導体層ＯＳ１７、ソース電極ＳＥ１７
、およびドレイン電極ＤＥ１７を有する。トランジスタＴＨ２は、ソース電極ＳＥ１７お
よびドレイン電極ＤＥ１７が層ＯＳ１７上に形成されている点でＴＨ１と異なる。
【０１５２】
以上、図１−図１５を参照して、トランジスタの構成例およびその作製方法について説明
したが、本実施の形態に係るトランジスタは、図示されたトランジスタに限定されるもの
ないのは言うもでもなく、これらの構成例からその形態及び詳細を様々に変更することが
可能である。
【０１５３】
（実施の形態２）
実施の形態１に係るトランジスタを用いて、機能の異なる複数の回路を備えた半導体装置
を構成することができる。本実施の形態では、このような半導体装置の一例としてアクテ
ィブマトリクス型表示装置について説明する。
【０１５４】
＜表示装置の構成例＞
図１６は、アクティブマトリクス型表示装置の構成の一例を示すブロック図である。図１
６に示すように、アクティブマトリクス型表示装置７００（以下、表示装置７００と呼ぶ
。）は、画素部７１０と、駆動回路７２１および駆動回路７２２を有する。なお、以下の
説明おいて、駆動回路７２１と駆動回路７２２を総称して駆動回路部７２０と呼ぶ場合が
ある。
【０１５５】
画素部７１０には、ｙ本（ｙは自然数）の配線ＧＬ、ｘ本（ｘは自然数）の配線ＳＬ、お
よび複数の画素７１１が設けられている。配線ＧＬは、行ごとに設けられている。”ＧＬ
１”とは、１行目の配線ＧＬであることを示している。配線ＳＬは、列ごとに設けられて
いる。”ＳＬ１”とは、１列目の配線ＳＬであることを示している。画素７１１は、配線
ＧＬおよび配線ＳＬの配列に対応してアレイ状に配置され、対応する行の配線ＧＬと列の
配線ＳＬに接続されている。例えば、２行目３列目の画素７１１は、配線ＧＬ２と配線Ｓ
Ｌ３に接続されている。
【０１５６】
画素部７１０に設けられる配線の種類及びその数は、画素７１１の構成、数及び配置によ
って決めることができる。図１６に示す画素部７１０の場合、ｘ列×ｙ行の画素７１１が
マトリクス状に配置されており、配線ＳＬ１乃至配線ＳＬｘ、配線ＧＬ１乃至配線ＧＬｙ
が、画素部７１０内に配置されている場合を例示している。
【０１５７】
配線ＳＬは、駆動回路７２２に接続されている。配線ＧＬは、駆動回路７２１に接続され
ている。駆動回路７２１は、ビデオ信号を入力する画素７１１を選択する信号を生成する
機能、および、所定のタイミングで同信号を配線ＧＬへ出力する機能等を有する。駆動回
路７２２は、ビデオ信号を生成する機能、および所定のタイミングでビデオ信号を配線Ｓ
Ｌに出力する機能などを有する。
【０１５８】
駆動回路７２１の一部の回路、または全てを画素部７１０と同一基板に設けることができ
る。駆動回路７２２の一部の回路、または全てを画素部７１０と同一基板に設けることが
できる。駆動回路部７２０において、画素部７１０と同じ基板に集積された回路と、画素
部７１０と異なる基板に作製された回路があると、これらを電気的に接続するために、配
線および接続端子を画素部７１０と共に設ける必要がある。そのため、表示装置の一部を
占有し、電子機器の大きさや表示装置の配置など、設計の自由度を制限してしまう場合が
ある。また、表示装置７００の低消費電力化や、製造コストの削減のためにも外部接続端
子数を減らすことが望ましい。そのため、駆動回路部７２０を構成する回路は、画素部７
１０と同じ工程で同一基板上に作製されることが好ましい。
【０１５９】
他方、表示装置７００の高精細化が求められている。そのため、画素部７１０の画素数が
増えるので、配線ＧＬ、および配線ＳＬの本数も多くなる。画素数が増えることで、駆動
回路部７２０を高速に動作させることが求められる。本実施の形態では、例えば、駆動回
路７２２全体を、画素部７１０と異なる基板に形成された回路（例えば、ＩＣチップ）と
しており、この駆動回路７２２を含むＩＣチップと、配線ＳＬとを接続することになる。
【０１６０】
そこで、本実施の形態では、駆動回路部７２０に用いられる回路であって、画素部と共に
作製することが可能な回路の構成例、およびその駆動方法例などについて説明する。
【０１６１】
＜順序回路の構成例＞
図１７Ａは、順序回路の構成の一例を示す回路図であり、図１７Ｂは同ブロック図である
。
【０１６２】
順序回路ＳＲは、トランジスタＭ１−トランジスタＭ１５、容量素子Ｃ１、及び容量素子
Ｃ２を有する。回路ＳＲにおいて、信号（ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＰＷＣ１、Ｌ
ＩＮ、ＩＮ＿ＲＥＳ、ＲＩＮ）が入力信号であり、信号（ＳＲＯＵＴ、ＯＵＴ）が出力信
号である。また、ＶＤＤはハイレベルの電源電位であり、ＶＳＳはローレベルの電源電位
である。
【０１６３】
図１７Ａにおいて、トランジスタＭ１−Ｍ１５は、それぞれ、１つのトランジスタとして
記載されているが、実際の回路においては、並列に接続された複数のトランジスタや、直
列に接続された複数のトランジスタで構成されている場合もある。また、容量素子は、ト
ランジスタのソースとドレインを接続したＭＯＳ型容量を用いることができる。これは、
他の回路図においても同様である。
【０１６４】
図１７Ａの例では、トランジスタＭ５−Ｍ７は、バックゲートを有していないトランジス
タである。これら以外のトランジスタ（Ｍ１−Ｍ４、Ｍ８−Ｍ１５）は、ゲートに接続さ
れたバックゲートを有するトランジスタである。例えば、トランジスタ（Ｍ１−Ｍ４、Ｍ
８−Ｍ１５）に、トランジスタＴＡ１またはトランジスタＴＡ２（図１、図２）を適用し
、トランジスタＭ５−Ｍ７には、バックゲートを設けていないトランジスタＴＡ１または
トランジスタＴＡ２を適用することができる。
【０１６５】
全てのトランジスタＭ１−Ｍ１５を、ゲート電極に接続されたバックゲートを有するトラ
ンジスタとすることもできる。回路ＳＲにおいて、少なくとも信号ＯＵＴの出力端子に接
続されているトランジスタ（Ｍ１、Ｍ２）は、ゲートにバックゲートが接続されたトラン
ジスタであることが好ましい。また、トランジスタ（Ｍ１、Ｍ２）がトランジスタＴＡ１
のように、酸化物半導体膜３２を含む多層構造の酸化物半導体層を有するトランジスタで
あることが、さらに好ましい。これにより、トランジスタ（Ｍ１、Ｍ２）が、チャネル長
が２．５μｍ未満（さらには、２．２μｍ未満）の微細なトランジスタであっても、必要
な電位レベルの信号ＯＵＴをより確実に出力することが可能になる。
【０１６６】
なお、本実施の形態では、回路の構成や動作の理解を容易にするため、トランジスタのソ
ースとドレインとして機能する２つの端子（電極）を区別する場合がある。トランジスタ
のソースとドレインは、トランジスタに供給される電圧によりその機能が入れ替わる場合
がある。トランジスタのソースとドレインの区別は、本実施の形態での記載に限定される
ものではない。ここでは、ＯＳトランジスタで回路を構成するため、ハイレベルの信号お
よび電源電位が主として入力される端子（電極）をドレインと呼び、ローレベルの信号お
よび電源電位が主として入力される端子（電極）をソースと呼ぶことにする。
【０１６７】
トランジスタＭ１のドレインは、信号ＰＷＣ１が与えられる配線に接続され、そのソース
は信号ＯＵＴの出力端子に接続され、そのゲートはトランジスタＭ１５のドレインに接続
されている。トランジスタＭ２のドレインは信号ＯＵＴの出力端子に接続され、そのソー
スはＶＳＳが供給される配線に接続されている。トランジスタＭ１０とトランジスタＭ１
１は直列に接続されており、それらのゲートは、トランジスタＭ２のゲートに接続されて
いる。トランジスタＭ１０のドレインはトランジスタＭ３のソースに接続され、トランジ
スタＭ１１のソースはＶＳＳが与えられる配線に接続されている。
【０１６８】
ＶＤＤが与えられる配線に、トランジスタ（Ｍ３、Ｍ５、Ｍ７、Ｍ８）のドレイン、トラ
ンジスタ（Ｍ４、Ｍ１５）のゲートが接続されている。ＶＳＳが与えられる配線に、トラ
ンジスタ（Ｍ２、Ｍ１１、Ｍ１３、Ｍ１４）のソースが接続されている。ＣＬＫ１が与え
られる配線にトランジスタＭ９のドレインが接続され、ＣＬＫ２が与えられる配線にトラ
ンジスタＭ６のゲートが接続され、ＣＬＫ３が与えられる配線にトランジスタＭ５のゲー
トが接続されている。トランジスタＭ５とトランジスタＭ６は直列に接続されている。
【０１６９】
信号ＬＩＮが与えられる配線に、トランジスタ（Ｍ３、Ｍ１２、Ｍ１３）のゲートが接続
されている。トランジスタＭ１２とトランジスタＭ１３は直列に接続されており、トラン
ジスタＭ１２のドレインはトランジスタＭ２のゲートに接続されている。トランジスタＭ
２のゲートには、トランジスタ（Ｍ１０、Ｍ１１、Ｍ１４）のゲート、トランジスタ（Ｍ
６、Ｍ７、Ｍ８）のソースも接続されている。
【０１７０】
信号ＩＮＩ＿ＲＥＳ与えられる配線に、トランジスタＭ８のゲートが接続され、信号ＲＩ
Ｎが与えられる配線に、トランジスタＭ７のゲートが接続されている。トランジスタＭ４
のソースはトランジスタＭ３のソースに接続され、そのドレインはトランジスタＭ９のゲ
ートに接続されている。トランジスタＭ１５のソースはトランジスタＭ３のソースに接続
され、そのドレインはトランジスタＭ１のゲートに接続されている。信号ＳＲＯＵＴの出
力端子には、トランジスタＭ９のソースおよびトランジスタＭ１４のドレインが接続され
ている。信号ＯＵＴの出力端子には、トランジスタＭ１のソースおよびトランジスタＭ２
のドレインが接続されている。
【０１７１】
容量素子Ｃ１の一方の端子はＶＳＳが与えられる配線に接続され、他方がトランジスタＭ
２のゲートに接続されている。容量素子Ｃ２の一方の端子はトランジスタＭ１のゲートに
接続され、他方が信号ＯＵＴの出力端子に接続されている。容量素子Ｃ１、Ｃ２は適宜設
ければよい。
【０１７２】
図１７Ａの順序回路ＳＲを単位回路として、これらを複数段接続することで、パルス信号
を出力する機能を備えたシフトレジスタを構成することができる。このようなシフトレジ
スタの一例を図１８に示す。
【０１７３】
図１８の例では、シフトレジスタ７５０は、ｙ個の順序回路ＳＲ（ｙは２以上の自然数）
を有する。ｙ個の順序回路ＳＲは、それぞれ、図１７Ａに示した順序回路ＳＲと同じ構成
を有する。
【０１７４】
図１７Ｂ、図１８に示すように、各段の回路ＳＲには、前段の回路ＳＲの出力信号ＳＲＯ
ＵＴが信号ＬＩＮとして入力される。初段の回路ＳＲには、例えば、信号ＬＩＮとして、
駆動回路部７２０のスタートパルス信号ＳＰを入力すればよい。また、各段の回路ＳＲに
は、信号ＲＩＮとして、２段後ろの回路ＳＲの出力信号ＳＲＯＵＴが入力される。そのた
め、シフトレジスタ７５０は、最終段の順序回路ＳＲの後段に、２つのダミー順序回路Ｓ
ＲＤ１とＳＲＤ２をさらに有する。
【０１７５】
回路ＳＲＤ１は、ｙ−１段目の回路ＳＲに、信号ＲＩＮを出力するために設けられており
、回路ＳＲＤ２は、ｙ段目の回路ＳＲに、信号ＲＩＮを出力するために設けられている。
そのため、回路（ＳＲＤ１、ＳＲＤ２）には、回路ＳＲとは一部構成が異なる。回路ＳＲ
Ｄ１と回路ＳＲＤ２には、トランジスタＭ７が設けられていない。すなわち、回路（ＳＲ
Ｄ１、ＳＲＤ２）は、トランジスタＭ２のゲートにＶＤＤの供給を信号ＲＩＮに従って制
御する機能が設けられていない点において、図１７Ａに示す順序回路ＳＲと構成が異なる
。
【０１７６】
図１８に示すように、シフトレジスタ７５０には、４つのクロック信号ＣＬＫ１−ＣＬＫ
４が入力される。各段の回路ＳＲには、図示されているように、３つのクロック信号が入
力される。具体的には、４ｍ＋１段目の回路ＳＲには、信号ＣＬＫ１、ＣＬＫ２、及びＣ
ＬＫ３が入力される。４ｍ＋２段目の回路ＳＲには信号ＣＬＫ２、ＣＬＫ３、及びＣＬＫ
４が入力される。４ｍ＋３段目の回路ＳＲには、ＣＬＫ３、ＣＬＫ４、及びＣＬＫ１が入
力される。４ｍ＋４段目の回路ＳＲには、ＣＬＫ４、ＣＬＫ１、及びＣＬＫ２が入力され
る。ここで、ｍは、回路ＳＲの総数がｙであることを満たす、０以上の整数である。
【０１７７】
シフトレジスタ７５０は、単極性のトランジスタで構成されているため、画素部７１０と
同一基板に作製することの制約が少ない。シフトレジスタ７５０を画素部７１０と同じ基
板上に同じ作製工程で作製することが可能である。また、シフトレジスタ７５０を駆動回
路７２１として、あるいはその回路の一部として用いることができる。また、駆動回路７
２２を構成する回路の一部として、シフトレジスタ７５０を用いることも可能である。
【０１７８】
＜分配回路（デマルチプレクサ）の構成例＞
図１９Ａは、分配回路（デマルチプレクサ）の構成の一例を示す回路図であり、図１９Ｂ
は同ブロック図である。分配回路７６０は、サンプリング信号（制御信号）に従って、１
つの信号を複数の配線に分配する機能を有する回路である。分配回路７６０は、駆動回路
７２２の最終段に設けられ、分配回路７６０の出力に配線ＳＬが接続されている。分配回
路７６０では、ｘ本の配線ＳＬから、順次にｎ本の配線ＳＬを選択し、それらを電気的に
導通させる機能を有する。
【０１７９】
図１９Ａに示すように、分配回路７６０は、ｍ段の分配回路ＳＳＤを有する。回路ＳＳＤ
は、分配回路７６０の単位回路に相当する。図１９Ｂに、回路ＳＳＤのブロック図を示し
、図２０に同回路図を示す。回路ＳＳＤの出力には、保護回路ＨＯＧＯが接続されている
。図２１Ａに回路ＨＯＧＯのブロック図を示し、図２１Ｂに同回路図を示す。
【０１８０】
図１９Ａは、赤色（Ｒ）のビデオ信号ＤＡＴＡ＿Ｒ、緑色（Ｇ）のビデオ信号ＤＡＴＡ＿
Ｇ、青色（Ｂ）のビデオ信号ＤＡＴＡ＿Ｂを組み合わせて１つの画像を表示する構造の表
示装置に用いられる分配回路７６０の一例を示している。図１９Ａの例では、分配回路７
６０によって、１本のビデオ信号線から、ｈ本（ｈは２以上の整数）の配線ＳＬにビデオ
信号を供給可能としている。よって、分配回路７６０を駆動回路７２２に設けることで、
配線ＳＬにビデオ信号を供給するための外部端子数を削減することができる。
【０１８１】
分配回路７６０は、サンプリング信号ＳＭＰを供給するｈ本の配線ＳＭＰＬ、ｍ段の回路
ＳＳＤを有する。回路ＳＳＤはＨ（＝３×ｈ）個の出力を有し、それぞれに異なる列の配
線ＳＬが接続されている。回路ＳＳＤの入力にはＲＧＢ別の３本のビデオ信号線、および
ｈ本の配線ＳＭＰＬが接続されている。また、回路ＳＳＤごとに１つの保護回路ＨＯＧＯ
が設けられており、Ｈ本の配線ＳＬに１つの回路ＨＯＧＯが接続されている。
【０１８２】
図２０に示すように、回路ＳＳＤは、３つのトランジスタ（Ｍ２１、Ｍ２２、Ｍ２３）を
含むスイッチ回路ＳＷ２０を単位回路とする。スイッチ回路ＳＷ２０が、ｈ段設けられて
いる。以下、１段目の回路ＳＷ２０の構成について説明する。他の段の回路ＳＷも同様の
構成を有している。
【０１８３】
１段目の回路ＳＷ２０において、トランジスタＭ２１は、ＤＡＴＡ＿Ｒを供給するビデオ
信号線（ＶＬＲ）と配線ＳＬ１との導通状態を制御するスイッチである。トランジスタＭ
２２は、ＤＡＴＡ＿Ｇを供給するビデオ信号線ＶＬＧと、配線ＳＬ２との導通状態を制御
するスイッチである。トランジスタＭ２３は、ＤＡＴＡ＿Ｂを供給するビデオ信号線ＶＬ
Ｂと配線ＳＬ３との導通状態を制御するスイッチである。また、ＤＡＴＡ＿Ｒ、ＤＡＴＡ
＿Ｇ、およびＤＡＴＡ＿Ｂの供給に必要な３本の配線ＳＬを、配線群の１つの単位とみな
すと、１段目のＳＷ２０に接続されている３本の配線ＳＬは、第１列目の配線群であり、
それぞれ、ＳＬ［１Ｒ］、ＳＬ［１Ｇ］、ＳＬ［１Ｂ］と呼ぶことができる。
【０１８４】
トランジスタＭ２１−Ｍ２３のゲートは、信号ＳＭＰ１が入力される配線ＳＭＰＬに接続
される。信号ＳＭＰ１に従って、トランジスタＭ２１−Ｍ２３は同時にオンとなり、配線
ＳＬ１−ＳＬ３には、それぞれ、ＤＡＴＡ＿Ｒ、ＤＡＴＡ＿Ｇ、およびＤＡＴＡ＿Ｂが入
力される。例えば、ｈ個の配線ＳＭＰＬには、それぞれ、回路ＳＷ２０を導通状態とする
サンプリング信号が供給される。
【０１８５】
トランジスタＭ２１−Ｍ２３のスイッチング動作により、各配線ＳＬへのビデオ信号が供
給されるため、トランジスタＭ２１−Ｍ２３は、高速で動作すること、オン電流が大きい
ことが好ましい。そのため、図２０に示すように、トランジスタＭ２１−Ｍ２３に、ゲー
ト電極に接続されたバックゲートを設けることが好ましい。また、トランジスタＭ２１−
Ｍ２３を微細化し、チャネル長を２．５μｍ未満とすることが好ましい。トランジスタＭ
２１−Ｍ２３としては、例えば、図１、図２に示すトランジスタＴＡ１、ＴＡ２、図５、
図６に示すトランジスタＴＣ１等を適用することができる。特に、駆動回路部７２０にお
いて、トランジスタＭ２１−Ｍ２３は、特に高速で動作させることが要求される。そこで
、高い電界効果移動度を得るために、ＴＡ１、ＴＣ１のように酸化物半導体層が多層構造
であって、酸化物半導体膜３２を含むトランジスタであることが特に好ましい。
【０１８６】
ここでは、３種類のビデオ信号（ＤＡＴＡ＿Ｒ、ＤＡＴＡ＿Ｇ、ＤＡＴＡ＿Ｂ）で１つの
カラー画像を表示する場合を例に、分配回路の構成を説明したが、本発明の形態において
、ビデオ信号の数やその色については、これに制限されるものでない。例えば、赤、緑、
青および白の４種類のビデオ信号（ＤＡＴＡ＿Ｒ、ＤＡＴＡ＿Ｇ、ＤＡＴＡ＿Ｂ、ＤＡＴ
Ａ＿Ｗ）によりカラー画像を表示することもできる。この場合、回路ＳＳＤの入力には、
４種類のビデオ信号（ＤＡＴＡ＿Ｒ、ＤＡＴＡ＿Ｇ、ＤＡＴＡ＿Ｂ、ＤＡＴＡ＿Ｗ）に対
応する４本のビデオ信号線が接続される。またその出力には、これらビデオ信号が供給さ
れる４本の配線ＳＬが接続される。
【０１８７】
［保護回路の構成例］
保護回路ＨＯＧＯは、ダイオード接続されたトランジスタや抵抗素子等で構成することが
できる。図２１Ｂの例では、回路ＨＯＧＯは直列に接続された４つトランジスタＭ３１−
Ｍ３４を有する。各トランジスタＭ３１−Ｍ３４はダイオード接続されており、またゲー
トに接続されたバックゲートを有する。これにより、トランジスタＭ３１−Ｍ３４のオン
電流を大きくすることができる。トランジスタＭ３１−Ｍ３４には、例えば、トランジス
タＴＡ１（図１Ａ）、トランジスタＴＡ２（図１Ｂ）等を適用することができる。また配
線ＧＬに対しても、回路ＨＯＧＯと同様な保護回路を接続することができる。
【０１８８】
以下、有機エレクトロルミネッセンス表示装置（ＯＬＥＤ）、および液晶表示装置（ＬＣ
Ｄ）の画素部の構成例について説明する。
【０１８９】
＜ＯＬＥＤの画素の構成例＞
図２２Ａは、ＯＬＥＤの画素の構成の一例を示す回路図である。
【０１９０】
図２２Ａに示すように、画素７０Ａは、５つのトランジスタＭＡ１−ＭＡ５、容量素子Ｃ
Ａ６、発光素子ＥＤＡ７を有する。なお、図２２Ａでは、トランジスタＭＡ１乃至トラン
ジスタＭＡ５は、ＯＳトランジスタである。例えば、トランジスタＴＢ１（図１Ｃ）や、
トランジスタＴＤ１（図５Ｃ）等のように、バックゲートを有さないトランジスタが用い
られている。
【０１９１】
画素７０Ａに、ゲートに接続されたバックゲートを有するトランジスタを設けてもよい。
例えば、図２３に示す画素７０Ｂのように、トランジスタＭＡ４を除く、４つのトランジ
スタＭＡ１、ＭＡ２、ＭＡ３およびＭＡ５を、バックゲートを有するトランジスタとする
ことができる。この場合、これらのトランジスタには、例えば、トランジスタＴＡ２（図
１Ｂ）、トランジスタＴＢ２（図５Ｂ）などを適用することができる。また、例えば、ト
ランジスタＴＤ１（図５Ｃ）にバックゲートをさらに設けた構造のトランジスタを適用す
ることもできる。
【０１９２】
トランジスタＭＡ１は、配線ＳＬと容量素子ＣＡ６の一方の電極間の導通を制御する機能
を有する。容量素子ＣＡ６の他方の電極は、トランジスタＭＡ２のソース及びドレインの
一方に接続されている。トランジスタＭＡ３は、配線ＩＬとトランジスタＭＡ２のゲート
間の導通を制御する機能を有する。トランジスタＭＡ４は、容量素子ＣＡ６とトランジス
タＭＡ２のゲート間の導通を制御する機能を有する。トランジスタＭＡ５は、トランジス
タＭＡ２のソース及びドレインの一方と発光素子ＥＤＡ７の陽極の導通を制御する機能を
有する。トランジスタＭＡ２は、配線ＶＬと発光素子ＥＤＡ７の陽極間の導通状態を制御
する機能を有している。
【０１９３】
発光素子ＥＤＡ７は、陽極、陰極、および陽極と陰極の間に設けられたＥＬ層を有する。
ＥＬ層は、単層または複数の層で構成されていて、これらの層の中に、発光性の物質を含
む発光層を少なくとも含んでいる。ＥＬ層は、陰極を基準としたときの、陰極と陽極間の
電位差が、発光素子ＥＤＡ７の閾値電圧Ｖｔｈｅ以上になったときに供給される電流によ
り、エレクトロルミネッセンスが得られる。エレクトロルミネッセンスには、一重項励起
状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光
（リン光）とが含まれる。
【０１９４】
トランジスタＭＡ２のドレイン電流により発光素子ＥＤＡ７の輝度が制御される。画素７
０Ａでは、配線ＳＬから入力されるビデオ信号ＤＡＴＡにより、トランジスタＭＡ２のゲ
ートの電位を制御することで、発光素子ＥＤＡ７の輝度を制御している。
【０１９５】
図２２Ｂは、画素７０Ａの動作の一例を示すタイミングチャートである。トランジスタＭ
Ａ１、ＭＡ３、ＭＡ４、ＭＡ５の導通状態は、それぞれ、配線ＧＬａ、ＧＬａ、ＧＬｂ、
ＧＬｃの電位により定まる。配線ＧＬａ、ＧＬｂ、ＧＬｃには、駆動回路７２１から、信
号が入力される。配線ＳＬには、駆動回路７２２から、ビデオ信号ＤＡＴＡが入力される
。配線ＶＬには電位Ｖａｎｏが供給される。配線ＩＬには電位ＶＯが供給される。
【０１９６】
期間１では、トランジスタＭＡ５が導通状態になる。期間２では、トランジスタＭＡ１及
びトランジスタＭＡ３が導通状態となり、トランジスタＭＡ４及びトランジスタＭＡ５が
非導通状態となる。なお、期間１から期間２に移行する際、配線ＧＬａの電位をローレベ
ルからハイレベルに遷移させてから、配線ＧＬｃの電位をハイレベルからローレベルに遷
移させることが望ましい。期間３では、トランジスタＭＡ４及びトランジスタＭＡ５が導
通状態となり、トランジスタＭＡ１及びトランジスタＭＡ３が非導通状態となる。期間３
において、期間２に配線ＳＬに入力されていたビデオ信号ＤＡＴＡの電位レベルに応じた
輝度で、発光素子ＥＤＡ７が発光する。
【０１９７】
ＯＬＥＤの画素は、画素７０Ａ（図２２Ａ）、画素７０Ｂ（図２３）に限定されるもので
はない。画素の他の構成例を図２４に示す。
【０１９８】
図２４Ａに示す画素７０Ｃは、３つのトランジスタ（ＭＡ１、ＭＡ２、ＭＡ３）、容量素
子ＣＡ６および発光素子ＥＤＡ７を有する。ここでは、３つのトランジスタ（ＭＡ１、Ｍ
Ａ２、ＭＡ３）をゲート電極に接続されたバックゲートを有するトランジスタとした例を
示している。画素７０Ｃにおいて、３つのトランジスタ（ＭＡ１、ＭＡ２、ＭＡ３）の少
なくとも１つを、バックゲートを有さないトランジスタとすることができる。
【０１９９】
図２４Ｂに示す画素７０Ｄは、２つのトランジスタ（ＭＡ１、ＭＡ２）、容量素子ＣＡ６
および発光素子ＥＤＡ７を有する。ここでは、トランジスタ（ＭＡ１、ＭＡ２）がバック
ゲートを有していないトランジスタである例を示している。画素７０Ｄにおいて、２つの
トランジスタ（ＭＡ１、ＭＡ２）の双方、または一方にバックゲートを設けることができ
る。
【０２００】
＜ＬＣＤの画素の構成例＞
図２５は、ＬＣＤの画素の構成例を示す回路図である。
【０２０１】
画素７０Ｅは、トランジスタＭＢ１、液晶素子ＬＣＢ２、および容量素子ＣＢ３を有する
。トランジスタＭＢ１のゲートは、配線ＧＬに接続されている。トランジスタＭＢ１は、
配線ＳＬと液晶素子ＬＣＢ２との導通状態を制御する機能を有する。液晶素子ＬＣＢ２は
、画素電極と、共通電極と、画素電極と共通電極間に形成される電界が作用する液晶材料
とを有する素子である。画素電極と共通電極間の電圧（電位差）は、配線ＳＬから入力さ
れるビデオ信号ＤＡＴＡの電位によって決定される。容量素子ＣＢ３は画素電極と共通電
極間の電圧を保持するための機能を有する。
【０２０２】
トランジスタＭＢ１は、例えば、ＯＳトランジスタで構成することができる。図２５の例
では、トランジスタＭＢ１をバックゲートがゲートに接続されたトランジスタとしている
。トランジスタＭＢ１として、例えば、トランジスタＴＢ１（図１Ｃ）、トランジスタＴ
Ｂ２（図５Ｂ）、トランジスタＴＤ１（図５Ｃ）等を適用することができる。
【０２０３】
また、トランジスタＭＢ１を、バックゲートを有していないトランジスタとすることもで
きる。この場合、トランジスタＭＢ１として、トランジスタＴＢ１（図１Ｃ）や、トラン
ジスタＴＤ１（図５Ｃ）等を適用することができる。
【０２０４】
また、画素７０Ａ、７０Ｂ、７０Ｃ、７０Ｄおよび７０Ｅにおいて、トランジスタにバッ
クゲートを設ける場合、バックゲートをゲートに接続してもよいし、そのゲートとは異な
る信号や電位を供給できるようにしてもよい。
【０２０５】
＜ＯＬＥＤの構成例＞
図２６に、表示装置７００として、ＯＬＥＤの構成の一例を示す。なお、図２６は、ＯＬ
ＥＤの画素部と駆動回路部のデバイス構造を説明するための図であり、ＯＬＥＤの特定の
部位の断面図ではない。
【０２０６】
ここでは、基板１０上に、トランジスタＴＡ１、トランジスタＴＢ１、容量素子ＣＰ１が
形成されている。トランジスタＴＡ１は駆動回路部７２０に含まれるトランジスタである
。トランジスタＴＢ１は画素７１１に含まれるトランジスタである。また、画素７１１に
は容量素子ＣＰ１が形成されている。容量素子ＣＰ１は、一対の電極（ＣＰＥ１、ＣＰＥ
２）を有し、誘電体として絶縁層２１を有する。電極ＣＰＥ１は、トランジスタＴＢ１の
ゲート電極ＧＥ３等と同じ導電膜５１から作製される電極である。電極ＣＰＥ２は、トラ
ンジスタＴＢ１のソース電極ＳＥ３等と同じ導電膜５２から作製される電極である。画素
７１１の構成によって、電極ＣＰＥ１がゲート電極ＧＥ３が一体的に形成される場合があ
る。また、電極ＣＰＥ２がソース電極ＳＥ３またはドレイン電極ＤＥ３と一体的に形成さ
れる場合がある。また、回路構成によって、ゲート電極ＧＥ１等は、配線として形成され
ている場合がある。
【０２０７】
トランジスタＴＡ１、トランジスタＴＢ１および容量素子を覆って、絶縁層２４、および
絶縁層２５が形成されている。絶縁層２５上に発光素子９０が形成されている。発光素子
９０は、電極９１、電極９２およびＥＬ層９３を有する。
【０２０８】
電極９１は、絶縁層２４上に形成されており、絶縁層２４に形成された開口において電極
ＤＥ３と電極９１が接している。電極９１および絶縁層２４を覆って絶縁層２５が形成さ
れ、絶縁層２５上に絶縁層２６が形成されている。絶縁層２６を覆って、ＥＬ層９３およ
び電極９２が形成されている。電極９１は、画素７１１毎に分割された導電膜であり、電
極９２は画素部７１０で共通の１つの導電膜である。
【０２０９】
電極９１としては、例えば、可視光において反射性の高い金属膜が好ましい。該金属膜と
しては、例えば、アルミニウム、銀、またはこれらの合金等を用いることができる。
【０２１０】
電極９２としては、例えば、可視光において透光性のある導電膜を用いると好ましい。該
導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ば
れた一種を含む材料を用いるとよい。また、電極９２としては、例えば、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（
ＩＴＯ）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透
光性を有する導電性材料を用いることができる。とくに、電極９２に酸化シリコンを添加
したインジウム錫酸化物を用いると、表示装置を折り曲げる際に、電極９２にクラック等
が発生しにくいため好適である。
【０２１１】
ＥＬ層９３としては、電極９１と電極９２から注入される正孔と電子とが再結合し発光で
きる発光材料を用いればよい。また、該発光材料の他に、正孔注入層、正孔輸送層、電子
輸送層、電子注入層などの機能層を必要に応じて形成してもよい。
【０２１２】
絶縁層２４、および絶縁層２５は平坦化膜として機能させることが好ましい。また絶縁層
２６は基板１０と基板１１間のギャップを維持するためのするスペーサとして機能させる
ことができる。絶縁層２４−２６としては、フォトポリマー、感光性アクリル、感光性ポ
リイミド等の感光性樹脂材料で形成することが好ましい。また、絶縁層２４−２６として
は、ＣＶＤ法やスパッタ法などにより形成することのできる酸化シリコン膜等の無機絶縁
材料で形成してもよい。
【０２１３】
シール部材（図示せず）により、基板１０と対向するように基板１１が固定されている。
シール部材は基板１０と基板１１の周囲に設けられている。基板１１には、基板１０と同
様な基板を用いることができる。基板１１には、カラーフィルタ層８１、遮光層８２およ
びオーバーコート層８３が形成されている。カラーフィルタ層８１は、ＥＬ層９３で発し
た光（例えば、白色光）を、異なる色の光に変換するための光学フィルター層である。基
板１０にカラーフィルタ層８１を形成してもよい。
【０２１４】
また、ＥＬ層９３の形成を、画素７１１の表示色（たとえば、赤色、緑色、および青色）
毎に異なる層とする、いわゆる塗り分け方式で形成する場合は、カラーフィルタ層８１を
設けてもよいし、設けなくてもよい。
【０２１５】
遮光層８２は、基板１１を通過してＯＬＥＤ内部に侵入する光を遮光する機能を有する。
遮光層８２は、単層構造であっても、２層以上の積層構造であってもよい。遮光層８２を
構成する膜としては、例えば、クロム、チタン、ニッケル、カーボンブラックを分散した
高分子等でなる膜があげられる。遮光層８２は、駆動回路部７２０および画素７１１の表
示に寄与しない領域を覆うように形成される。
【０２１６】
オーバーコート層８３は、基板１１の表面の平坦化と不純物（代表的には水および／また
は酸素）の拡散を防ぐ機能を有する。オーバーコート層８３は、例えば、ポリイミド樹脂
、エポキシ樹脂、アクリル樹脂等で形成することができる。
【０２１７】
また、基板１１に、発光素子９０の劣化を防止するため乾燥剤を取り付けてもよい。また
、同様の理由で、基板１０と基板１１の間の空間１３には、窒素ガスやアルゴンガスなど
の不活性気体を充填する、また樹脂材料などの固体物質を充填するとよい。また、空間１
３に屈折率の高い物質（樹脂等）を充填することで、発光素子９０の光の取り出し効率を
向上させることができる。
【０２１８】
＜ＬＣＤの構成例＞
図２７に、表示装置７００として、ＬＣＤの構成の一例を示す。なお、図２６と同様に図
２７も、ＬＣＤの画素部と駆動回路部のデバイス構造の積層構造を説明するための図であ
り、ＬＣＤの特定の部位の断面図ではない。
【０２１９】
ここでは、基板１０上に、トランジスタＴＣ１、トランジスタＴＤ１、容量素子ＣＰ２が
形成されている。トランジスタＴＣ１は駆動回路部７２０に含まれるトランジスタである
。トランジスタＴＤ１は画素７１１に含まれるトランジスタである。また、画素７１１に
は容量素子ＣＰ２が形成されている。容量素子ＣＰ２は、一対の電極（ＰＸＥ１、ＯＣＥ
１）を有し、絶縁層２１を誘電体とするデバイスである。
【０２２０】
電極ＰＸＥ１は、トランジスタＴＤ１に接続されている。ここではトランジスタＴＣ１の
バックゲート電極ＢＧＥ６は、電極ＰＸＥ１と同じ導電膜から、同じ工程で作製される。
電極ＯＣＥ１は、酸化物半導体膜３３から形成される導電膜である。絶縁層２３として窒
化物絶縁膜を形成する場合、酸化物半導体膜３３が絶縁層２３に接した状態で加熱するこ
とで、その抵抗値がさがり、電極ＯＣＥ１が形成される。電極ＯＣＥ１を作製する場合は
、絶縁層２３を形成する前に、絶縁層２２の容量素子ＣＰ２が形成される領域に開口を形
成する。
【０２２１】
絶縁層２３上に絶縁層２７が形成される。絶縁層２７は、絶縁層２４−２６と同様に有機
樹脂膜で形成することが好ましい。絶縁層２７は、画素７１１に形成されるトランジスタ
ＴＤ１を覆うように形成される。絶縁層２７としては、例えば、ポリイミド、アクリル、
ポリアミド、エポキシ等を用いることができる。その厚さが５００ｎｍ以上１０μｍ以下
であることが好ましい。
【０２２２】
絶縁層２７として、５００ｎｍ以上の厚い有機樹脂膜を形成することで、ゲート電極ＧＥ
８に負の電圧が印加されることによって発生する電場が絶縁層２７の表面にまで影響せず
、絶縁層２７の表面に正の電荷が帯電しにくくなる。また、空気中に含まれる正の荷電粒
子が、絶縁層２７の表面に吸着しても、絶縁層２７は、５００ｎｍ以上と厚さが厚いため
、酸化物半導体層ＯＳ８と絶縁層２１の界面は、絶縁層２７の表面に吸着した正の荷電粒
子の電場の影響を受けにくい。このような構造のため、層ＯＳ８と絶縁層２１の界面は実
質的に正のバイアスが印加された状態とならないため、トランジスタＴＤ１のしきい値電
圧の変動をおさえることができる。そのため、信頼性の高いＬＣＤを提供することが可能
になる。
【０２２３】
基板１１には、カラーフィルタ層８１、遮光層８２およびオーバーコート層８３を覆って
対向電極ＣＯＭＥ１が形成されており、電極ＣＯＭＥ１を覆って配向層８７が形成されて
いる。また、基板１０にも配向層８６が形成される。配向層８６、８７は必要に応じて設
ければよい。
【０２２４】
シール部材（図示せず）により、基板１０と対向するように基板１１が固定されている。
シール部材は基板１０と基板１１の周囲に設けられている。そのため、駆動回路部７２０
の全てまたは一部がシール部材で覆われる場合もある。基板１０と基板１１の隙間には液
晶材料１５が封止されている。液晶材料１５、電極ＰＸＥ１および電極ＣＯＭＥ１により
液晶素子ＬＣＥ２が構成される。基板１０と基板１１の間隔を維持するためのスペーサと
して機能する絶縁層が基板１０または基板１１に設けられている。
【０２２５】
ここでは、表示素子として発光素子、液晶素子を有するＯＬＥＤ、ＬＣＤについて説明し
たが、本発明の一形態はこれに限定されない。例えば、本明細書等において、表示素子、
表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光
装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表
示装置、発光素子又は発光装置は、例えば、ＥＬ素子（有機物及び無機物を含むＥＬ素子
、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色
ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液
晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマ
ディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を
用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイ
クロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・
モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表
示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチ
ューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的ま
たは磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を
有していても良い。
【０２２６】
ＥＬ素子を用いた表示装置の一例としては、ＥＬ表示装置などがある。電子放出素子を用
いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥ
Ｄ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃ
ｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の
一例としては、液晶表示装置（透過型液晶表示装置、半透過型液晶表示装置、反射型液晶
表示装置、直視型液晶表示装置、投射型液晶表示装置）などがある。電子インク又は電気
泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液
晶表示装置や反射型液晶表示装置を実現する場合には、画素電極の一部、または、全部が
、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、
全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電
極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消
費電力を低減することができる。
【０２２７】
（実施の形態３）
実施の形態１で述べたように、半導体装置を一部あるいは全部完成させた後、半導体装置
の作製に使用した基板を分離して、他の基板に転載することが可能である。このような作
製方法を用いることで、トランジスタを耐熱性の劣る基板や可撓性の基板にも転載できる
。
【０２２８】
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが
可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィル
ム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、
ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再
生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用
いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成
、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
【０２２９】
以下、図面を参照して、このような半導体装置の作製方法について説明する。ここでは、
半導体装置として表示装置７００を作製する例について説明する。
【０２３０】
＜作製方法例１＞
本発明の一形態にかかる表示装置７００の作製方法について、図２８及び図２９を用いて
説明する。
【０２３１】
基板４６２上に絶縁膜４２０を形成し、絶縁膜４２０上に素子層４１０を形成する（図２
８Ａ）。素子層４１０には、トランジスタ等の半導体素子が形成されている。或いは、素
子層４１０には、半導体素子に加え、表示素子、または画素電極などの表示素子の一部が
形成されていても良い。
【０２３２】
基板４６２としては、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要
がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板４
６２として用いてもよい。
【０２３３】
基板４６２にガラス基板を用いる場合、基板４６２と絶縁膜４２０との間に、酸化シリコ
ン膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化シリコン膜等の絶縁膜を形成すると、ガラ
ス基板からの汚染を防止でき、好ましい。
【０２３４】
絶縁膜４２０には、例えば、エポキシ樹脂、アラミド樹脂、アクリル樹脂、ポリイミド樹
脂、ポリアミド樹脂、ポリアミドイミド樹脂等の有機樹脂膜を用いることができる。中で
もポリイミド樹脂を用いると耐熱性が高いため好ましい。絶縁膜４２０として、例えば、
ポリイミド樹脂を用いる場合、該ポリイミド樹脂の膜厚は、３ｎｍ以上２０μｍ以下、好
ましくは５００ｎｍ以上２μｍ以下である。絶縁膜４２０として、ポリイミド樹脂を用い
る場合、スピンコート法、ディップコート法、ドクターブレード法等により形成すること
ができる。例えば、絶縁膜４２０としてポリイミド樹脂を用いる場合、ドクターブレード
法により、当該ポリイミド樹脂を用いた膜の一部を除去することで、所望の厚さを有する
絶縁膜４２０を得ることができる。
【０２３５】
なお、素子層４１０は、その作製工程における温度が室温以上３００℃以下であると好ま
しい。例えば、素子層４１０に含まれる、無機材料を用いた絶縁膜または導電膜は、成膜
温度が１５０℃以上３００℃以下、さらには２００℃以上２７０℃以下で形成されること
が好ましい。また、素子層４１０に含まれる、有機樹脂材料を用いた絶縁膜等は、成膜温
度が室温以上１００℃以下で形成されると好ましい。
【０２３６】
また、素子層４１０に含まれるトランジスタの酸化物半導体膜には、後述するＣＡＡＣ−
ＯＳ膜を用いることが好ましい。当該トランジスタの酸化物半導体膜にＣＡＡＣ−ＯＳ膜
を用いると、例えば、表示装置７００を折り曲げる際に、チャネル形成領域にクラック等
が入りづらく、曲げに対する耐性を高めることが可能となる。
【０２３７】
また、素子層４１０に含まれる導電膜として、酸化シリコンを添加したインジウム錫酸化
物を用いると、表示装置７００を折り曲げる際に、当該導電膜にクラック等が入りづらく
なるため、好ましい。
【０２３８】
次に、素子層４１０と、仮支持基板４６６とを、剥離用接着剤４６４を用いて接着し、基
板４６２から絶縁膜４２０と素子層４１０を剥離する。これにより、絶縁膜４２０と素子
層４１０は、仮支持基板４６６側に設けられる（図２８Ｂ）。
【０２３９】
仮支持基板４６６としては、ガラス基板、石英基板、サファイア基板、セラミック基板、
金属基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を
有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いてもよい
。
【０２４０】
剥離用接着剤４６４としては、水や溶媒に可溶なものや、紫外線などの照射により可塑化
させることが可能であるもののように、必要時に仮支持基板４６６と素子層４１０とを化
学的もしくは物理的に分離することが可能な接着剤を用いる。
【０２４１】
なお、仮支持基板４６６への転置工程は、様々な方法を適宜用いることができる。例えば
、基板４６２の絶縁膜４２０が形成されていない側、すなわち図２８Ｂに示す下方側より
絶縁膜４２０にレーザ光４６８を照射することで、絶縁膜４２０を脆弱化させることで基
板４６２と絶縁膜４２０を剥離することができる。また、上記レーザ光４６８の照射エネ
ルギー密度を調整することで、基板４６２と絶縁膜４２０の密着性が高い領域と、基板４
６２と絶縁膜４２０の密着性が低い領域を作り分けてから剥離してもよい。
【０２４２】
なお、本実施の形態においては、基板４６２と絶縁膜４２０の界面で剥離する方法につい
て例示したが、これに限定されない。例えば、絶縁膜４２０と素子層４１０との界面で剥
離してもよい。
【０２４３】
また、基板４６２と絶縁膜４２０との界面に液体を浸透させて基板４６２から絶縁膜４２
０を剥離してもよい。または、絶縁膜４２０と素子層４１０との界面に液体を浸透させて
絶縁膜４２０から素子層４１０を剥離してもよい。上記液体としては、例えば、水、極性
溶媒等を用いることができる。絶縁膜４２０を剥離する界面、具体的には基板４６２と絶
縁膜４２０との界面または絶縁膜４２０と素子層４１０との界面に液体を浸透させること
によって、素子層４１０に与えられる剥離に伴い発生する静電気等の影響を抑制すること
ができる。
【０２４４】
次に、接着層４１８を用いて、絶縁膜４２０に基板４０１を接着させる（図２８Ｃ）。
【０２４５】
次に、剥離用接着剤４６４を溶解または可塑化させて、素子層４１０から剥離用接着剤４
６４及び仮支持基板４６６を取り外す（図２８Ｄ）。
【０２４６】
なお、素子層４１０の表面が露出するように剥離用接着剤４６４を水や溶媒などで除去す
ると好ましい。
【０２４７】
以上により、基板４０１上に素子層４１０を作製することができる。
【０２４８】
次に、図２８に示す工程と同様の工程により、基板４０５上に、接着層４１２と、接着層
４１２上の絶縁膜４４０と、素子層４１１とを形成する（図２９Ａ）。素子層４１１が有
する絶縁膜４４０としては、絶縁膜４２０と同様の材料、ここでは有機樹脂を用いて形成
することができる。
【０２４９】
次に、素子層４１０と素子層４１１の間に、封止層４３２を充填し、素子層４１０と素子
層４１１と、を貼り合わせる（図２９Ｂ）。
【０２５０】
封止層４３２により、例えば、固体封止させることができる。ただし、封止層４３２とし
ては、可撓性を有する構成が好ましい。封止層４３２としては、例えば、ガラスフリット
などのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂
、熱硬化性の樹脂などの樹脂材料を用いることができる。
【０２５１】
以上により、表示装置７００を作製することができる。
【０２５２】
＜作製方法例２＞
次いで、本発明の一形態にかかる表示装置７００の別の作製方法について、図３０を用い
て説明する。なお、図３０では、絶縁膜４２０及び絶縁膜４４０として無機絶縁膜を用い
る構成について説明する。
【０２５３】
まず、基板４６２上に剥離層４６３を形成する。次に、剥離層４６３上に絶縁膜４２０を
形成し、絶縁膜４２０上に素子層４１０を形成する（図３０Ａ）。
【０２５４】
剥離層４６３としては、例えば、タングステン、モリブデン、チタン、タンタル、ニオブ
、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オス
ミウム、イリジウム、シリコンから選択された元素、該元素を含む合金材料、または該元
素を含む化合物材料を含み、単層または積層された構造を用いることができる。また、シ
リコンを含む層の場合、該シリコンを含む層の結晶構造としては、非晶質、微結晶、多結
晶、単結晶のいずれでもよい。
【０２５５】
剥離層４６３としては、スパッタリング法、ＰＥＣＶＤ法、塗布法、印刷法等により形成
できる。なお、塗布法は、スピンコーティング法、液滴吐出法、ディスペンス法を含む。
【０２５６】
剥離層４６３が単層構造の場合、タングステン、モリブデン、またはタングステンとモリ
ブデンの混合物を含む層を形成することが好ましい。また、タングステンの酸化物もしく
は酸化窒化物を含む層、モリブデンの酸化物もしくは酸化窒化物を含む層、またはタング
ステンとモリブデンの混合物の酸化物もしくは酸化窒化物を含む層を形成してもよい。な
お、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金
に相当する。
【０２５７】
また、剥離層４６３として、タングステンを含む層とタングステンの酸化物を含む層の積
層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される
絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を
含む層が形成されることを活用してもよい。また、タングステンを含む層の表面を、熱酸
化処理、酸素プラズマ処理、亜酸化窒素（Ｎ２Ｏ）プラズマ処理、オゾン水等の酸化力の
強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。またプラ
ズマ処理や加熱処理は、酸素、窒素、亜酸化窒素単独、あるいは該ガスとその他のガスと
の混合気体雰囲気下で行ってもよい。上記プラズマ処理や加熱処理により、剥離層４６３
の表面状態を変えることにより、剥離層４６３と後に形成される絶縁膜４２０との密着性
を制御することが可能である。
【０２５８】
絶縁膜４２０には、例えば、酸化シリコン膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化シ
リコン膜、酸化アルミニウム膜などの透湿性の低い無機絶縁膜を用いることができる。上
記無機絶縁膜は、例えば、スパッタリング法、ＰＥＣＶＤ法等を用いて形成することがで
きる。
【０２５９】
次に、素子層４１０と、仮支持基板４６６とを、剥離用接着剤４６４を用いて接着し、剥
離層４６３から絶縁膜４２０と素子層４１０を剥離する。これにより、絶縁膜４２０と素
子層４１０は、仮支持基板４６６側に設けられる（図３０Ｂ）。
【０２６０】
なお、仮支持基板４６６への転置工程は、様々な方法を適宜用いることができる。例えば
、剥離層４６３と絶縁膜４２０との界面に金属酸化膜を含む層を形成した場合は、該金属
酸化膜を結晶化により脆弱化して、剥離層４６３から絶縁膜４２０を剥離することができ
る。また、剥離層４６３をタングステン膜で形成した場合は、アンモニア水と過酸化水素
水の混合溶液によりタングステン膜をエッチングしながら剥離を行ってもよい。
【０２６１】
また、剥離層４６３と絶縁膜４２０との界面に液体を浸透させて剥離層４６３から絶縁膜
４２０を剥離してもよい。上記液体としては、例えば、水、極性溶媒等を用いることがで
きる。絶縁膜４２０を剥離する界面、具体的には剥離層４６３と絶縁膜４２０との界面に
液体を浸透させることによって、素子層４１０に与えられる剥離に伴い発生する静電気等
の影響を抑制することができる。
【０２６２】
次に、絶縁膜４２０に接着層４１８を用いて基板４０１を接着する（図３０Ｃ）。次に、
剥離用接着剤４６４を溶解または可塑化させて、素子層４１０から剥離用接着剤４６４と
仮支持基板４６６を取り除く（図３０Ｄ）。なお、素子層４１０の表面が露出するように
剥離用接着剤４６４を水や溶媒などで除去すると好ましい。以上により、基板４０１上に
素子層４１０を作製することができる。
【０２６３】
次に、図３０に示す工程と同様の形成方法により、基板４０５と、基板４０５上の接着層
４１２と、接着層４１２上の絶縁膜４４０と、素子層４１１と、を形成する。その後、素
子層４１０と素子層４１１の間に、封止層４３２を充填し、素子層４１０と素子層４１１
と、を貼り合わせる。
【０２６４】
最後に、素子層４１０に形成されている接続端子に異方性導電膜によってＦＰＣを電気的
に接続する。このＦＰＣにＩＣチップを実装してもよい。
【０２６５】
以上により、表示装置７００を作製することができる。
【０２６６】
（実施の形態４）
本実施の形態では、半導体装置の一例として、表示装置および表示装置を備えた電子機器
などについて説明する。
【０２６７】
＜表示装置の外観＞
図３１Ａは、表示装置の外観の一例を示す、斜視図である。図３１Ａに示すように、表示
装置１６１０は、パネル１６０１と、コントローラ、電源回路、画像処理回路、画像メモ
リ、ＣＰＵなどが設けられた回路基板１６０２と、接続部１６０３とを有している。パネ
ル１６０１は、画素が複数設けられた画素部１６０４と、複数の画素を行ごとに選択する
駆動回路１６０５と、選択された行内の画素への画像信号Ｓｉｇの入力を制御する駆動回
路１６０６とを有する。
【０２６８】
回路基板１６０２から、接続部１６０３を介して、各種信号と、電源の電位とが、パネル
１６０１に入力される。接続部１６０３には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅ
ｄ  Ｃｉｒｃｕｉｔ）などを用いることができる。ＦＰＣにチップを実装したものをＣＯ
Ｆテープと呼び、ＣＯＦテープを用いると、より小さい面積でより高密度の実装を行うこ
とができる。また、接続部１６０３にＣＯＦテープを用いる場合、回路基板１６０２内の
一部の回路、或いはパネル１６０１が有する駆動回路１６０５や駆動回路１６０６の一部
などを別途用意したチップに形成しておき、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）法を用
いて当該チップをＣＯＦテープに接続しておいても良い。
【０２６９】
また、ＣＯＦテープ１６０７を用いた表示装置の外観の一例を示す斜視図を図３１Ｂに示
す。図３１Ｂに示すように、表示装置１６１１において、チップ１６０８は、バンプなど
の端子を表面に有する半導体ベアチップ（ＩＣ、ＬＳＩなど）である。さらに、ＣＯＦテ
ープ１６０７に、ＣＲ部品も実装でき、回路基板１６０２の面積縮小も図れる。フレキシ
ブル基板の配線パターンは、実装するチップの端子に対応して複数形成される。チップ１
６０８は、ボンダー装置などにより、配線パターンを有するフレキシブル基板上に位置決
めして配置し、熱圧着することによって実装される。
【０２７０】
図３１Ｂには、一つのチップ１６０８を実装した一つのＣＯＦテープ１６０７の例を示し
たが特に限定されない。１つのＣＯＦテープ１６０７の片面または両面に複数列のチップ
を実装することができるが、コスト削減のためには、実装するチップ数を少なくするため
一列とすることが好ましく、さらに好ましくは１個とすることが望ましい。
【０２７１】
＜回路基板の構成例＞
図３２に、回路基板２００３の外観図を示す。回路基板２００３は、スリット２２１１を
有するＦＰＣ２２０１上に、Ｂｌｕｅｔｏｏｔｈ（登録商標。ＩＥＥＥ８０２．１５．１
に同じ。）規格の通信装置２１０１、マイコン２１０２、記憶装置２１０３、ＦＰＧＡ２
１０４、ＤＡコンバータ２１０５、充電制御ＩＣ２１０６、レベルシフタ２１０７を設け
た構成を有する。また、回路基板２００３は、入出力コネクタ２１０８を介して、本発明
の一形態に係る表示装置と電気的に接続する。また、ＦＰＣ２２０１にスリット２２１１
を設けることにより、ＦＰＣ２２０１を用いた回路基板２００３の可撓性を高めている。
【０２７２】
表示装置に可撓性を有する基板を用いることで、回路基板２００３と共に表示装置も湾曲
させることができる。よって、可撓性を有する基板を用いた表示装置と、回路基板２００
３とは、装着部位の形状に合わせて繰り返し変形することができるので、腕や足などの身
体に装着可能な電子機器に利用するのに適している。
【０２７３】
＜情報処理装置の構成例＞
図３３Ａは情報処理装置１０００の外観を説明する模式図であり、図３３Ｂは、図３３Ａ
のＸ１−Ｘ２線による断面の構造を説明する模式図である。また、図３３Ｃおよび図３３
Ｄは、情報処理装置１０００の外観を説明する模式図であり、図３３Ｅは、図３３Ｃおよ
び図３３ＤのＸ３−Ｘ４線による断面の構造を説明する模式図である。図３３Ｃは情報処
理装置１０００の正面を説明する模式図であり。図３３Ｄは情報処理装置１０００の背面
を説明する模式図である。
【０２７４】
図３３Ｃ、図３３Ｄに示すように、位置入力部１００１または表示部１００２は、情報処
理装置１０００の正面だけでなく、側面や背面にも設けられていてもよい。また、位置入
力部１００１または表示部１００２は、情報処理装置１０００の上面に設けられていても
よい。また、位置入力部１００１または表示部１００２は、情報処理装置１０００の底面
に設けられていてもよい。
【０２７５】
なお、筐体１００３の表面には位置入力部１００１のほか、ハードウェアボタンや外部接
続端子等を有していてもよい。
【０２７６】
このような構成とすることで、従来の情報処理装置のように筐体１００３の正面に平行な
面にのみ表示するのではなく、筐体１００３の側面にも表示を行うことが可能となる。特
に、筐体１００３の２以上の側面に沿って表示領域を設けると、表示の多様性がより高ま
るため好ましい。
【０２７７】
情報処理装置の正面に沿って配置される表示領域と、側面に沿って配置された各表示領域
は、それぞれ独立な表示領域として用いて異なる画像等を表示してもよいし、いずれか２
つ以上の表示領域にわたって一つの画像等を表示してもよい。例えば、情報処理装置の正
面に沿って配置された表示領域に表示する画像を、情報処理装置の側面に沿って設けられ
る表示領域などに連続して表示してもよい。
【０２７８】
また、演算装置１００５は、筐体１００３の内部に設けられている。図３３Ｂでは、演算
装置１００５が表示部１００２と離隔した位置に設けられている。図３３Ｅでは、演算装
置１００５が表示部１００２と重なる位置に設けられている。
【０２７９】
位置入力部１００１は、一例としては、第１の領域１００１（１）と、第１の領域１００
１（１）に対向する第２の領域１００１（２）と、第１の領域１００１（１）および第２
の領域１００１（２）の間に第３の領域１００１（３）と、が形成されるように折り曲げ
ることができる可撓性を有する（図３３Ｂ参照）。また、他の一例として、第１の領域１
００１（１）と、第３の領域１００１（３）と、第３の領域１００１（３）に対向する第
４の領域１００１（４）と、が形成されるように折り曲げることができる可撓性を有する
（図３３Ｅ参照）。
【０２８０】
また、他の一例として、第３の領域１００１（３）と、第５の領域１００１（５）と、第
３の領域１００１（３）に対向する第４の領域１００１（４）と、が形成されるように折
り曲げることができる可撓性を有していても良い。
【０２８１】
なお、第１の領域１００１（１）に対向する第２の領域１００１（２）の配置は、第１の
領域１００１（１）に正対する配置に限られず、第１の領域１００１（１）に傾きを持っ
て向き合う配置も含むものとする。また、第３の領域１００１（３）に対向する第４の領
域１００１（４）の配置は、第３の領域１００１（３）に正対する配置に限られず、第３
の領域１００１（３）に傾きを持って向き合う配置も含むものとする。
【０２８２】
表示部１００２は、少なくとも第１の領域１００１（１）、第２の領域１００１（２）、
第３の領域１００１（３）、または第４の領域１００１（４）の一部と重なるように配置
される。
【０２８３】
情報処理装置１０００は、近接または接触するものを検知する可撓性の位置入力部１００
１を含んで構成される。そして、位置入力部１００１は、例えば、第１の領域１００１（
１）と、第１の領域に対向する第２の領域１００１（２）と、第１の領域１００１（１）
および第２の領域１００１（２）の間に表示部１００２と重なる第３の領域１００１（３
）と、が形成されるように折り曲げることができる。これにより、例えば掌もしくは手の
指の何れかが、第１の領域１００１（１）または第２の領域１００１（２）などの何れか
に近接したのかを知ることができる。その結果、操作性に優れたヒューマンインターフェ
イスを提供できる。または、操作性に優れた新規な情報処理装置を提供できる。
【０２８４】
表示部１００２に用いられる基板としては、可撓性を有する程度の厚さの樹脂が適用でき
る。樹脂としては、例えばポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ア
ラミド、エポキシ、ポリカーボネート若しくはアクリル樹脂等を挙げることができる。ま
た、可撓性を有さないような通常の基板としては、ガラス基板、石英基板、半導体基板な
どを用いることが出来る。
【０２８５】
＜電子機器の構成例＞
本発明の一態様に係る半導体装置は、表示装置、ノート型パーソナルコンピュータ、記録
媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  
Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用
いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電
子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デ
ジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレ
イ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプ
レイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入
れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３４に
示す。
【０２８６】
図３４Ａは表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有する
。本発明の一態様に係る半導体装置は、表示部５００２に用いることができる。なお、表
示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報
表示用表示装置が含まれる。
【０２８７】
図３４Ｂは携帯情報端末であり、筐体５１０１、表示部５１０２、操作キー５１０３等を
有する。本発明の一態様に係る半導体装置は、表示部５１０２に用いることができる。
【０２８８】
図３４Ｃは表示装置であり、曲面を有する筐体５７０１、表示部５７０２等を有する。本
発明の一態様に係る半導体装置に可撓性を有する基板を用いることで、曲面を有する筐体
５７０１に支持された表示部５７０２に、当該半導体装置を用いることができ、フレキシ
ブルかつ軽くて使い勝手の良い表示装置を提供することができる。
【０２８９】
図３４Ｄは携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、表示
部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタイラ
ス５３０８等を有する。本発明の一態様に係る半導体装置は、表示部５３０３または表示
部５３０４に用いることができる。表示部５３０３または表示部５３０４に本発明の一態
様に係る半導体装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにく
い携帯型ゲーム機を提供することができる。なお、図３４Ｄに示した携帯型ゲーム機は、
２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲーム機が有する表示
部の数は、これに限定されない。
【０２９０】
図３４Ｅは電子書籍であり、筐体５６０１、表示部５６０２等を有する。本発明の一態様
に係る半導体装置は、表示部５６０２に用いることができる。そして、可撓性を有する基
板を用いることで、半導体装置に可撓性を持たせることができるので、フレキシブルかつ
軽くて使い勝手の良い電子書籍を提供することができる。
【０２９１】
図３４Ｆは携帯電話であり、筐体５９０１に、表示部５９０２、マイク５９０７、スピー
カー５９０４、カメラ５９０３、外部接続部５９０６、操作用のボタン５９０５が設けら
れている。表示部５９０２に、本発明の一態様に係る半導体装置を用いることできる。ま
た、本発明の一態様に係る半導体装置を、可撓性を有する基板に形成した場合、図３４Ｆ
に示すような曲面を有する表示部５９０２に当該半導体装置を適用することが可能である
。
【０２９２】
（実施の形態５）
本実施の形態では、ＯＳトランジスタに用いられる酸化物半導体膜について説明する。
【０２９３】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓ
ｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜
、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
【０２９４】
酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）、
多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化物
半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下、
非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は、
ＣＡＡＣ−ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半導
体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、ＣＡＡＣ−ＯＳ膜
及び微結晶酸化物半導体膜について説明する。
【０２９５】
＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部を有する酸化物半導体の一つである。ＣＡ
ＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）
を有する酸化物半導体と呼ぶこともできる。透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉ
ｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によってＣＡＡＣ−ＯＳの明視
野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数
の結晶部を確認することができる。一方、明確な結晶部同士の境界、即ち結晶粒界（グレ
インバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳは
、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０２９６】
試料面と概略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像では、結
晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層の配列
は、ＣＡＡＣ−ＯＳ膜が形成されている面（被形成面ともいう。）または上面の凹凸を反
映した形状であり、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０２９７】
一方、試料面と概略垂直な方向から観察したＣＡＡＣ−ＯＳの高分解能ＴＥＭ像では、結
晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。し
かしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０２９８】
図３５Ａは、試料面と概略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥ
Ｍ像である。また、図３５Ｂは、図３５Ａをさらに拡大した高分解能ＴＥＭ像であり、理
解を容易にするために原子配列を強調表示している。
【０２９９】
図３５Ｃは、図３５ＡのＡ−Ｏ−Ａ’間において、丸で囲んだ領域（直径約４ｎｍ）の局
所的なフーリエ変換像である。図３５Ｃより、各領域においてｃ軸配向性が確認できる。
また、Ａ−Ｏ間とＯ−Ａ’間とでは、ｃ軸の向きが異なるため、異なるグレインであるこ
とが示唆される。また、Ａ−Ｏ間では、ｃ軸の角度が１４．３°、１６．６°、２６．４
°のように少しずつ連続的に変化していることがわかる。同様に、Ｏ−Ａ’間では、ｃ軸
の角度が−１８．３°、−１７．６°、−１５．９°と少しずつ連続的に変化しているこ
とがわかる。
【０３００】
なお、ＣＡＡＣ−ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が観
測される。例えば、ＣＡＡＣ−ＯＳ膜の上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電
子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測され
る（図３６Ａ参照。）。
【０３０１】
高分解能ＴＥＭ像から、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
【０３０２】
なお、ＣＡＡＣ−ＯＳに含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内
に収まる大きさである。従って、ＣＡＡＣ−ＯＳに含まれる結晶部は、一辺が１０ｎｍ未
満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、
ＣＡＡＣ−ＯＳに含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成
する場合がある。例えば、試料面と概略垂直な方向から観察したＣＡＡＣ−ＯＳの高分解
能ＴＥＭ像において、２５００ｎｍ２以上、５μｍ２以上または１０００μｍ２以上とな
る結晶領域が観察される場合がある。
【０３０３】
ＣＡＡＣ−ＯＳに対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置
を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜の
ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現
れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されるこ
とから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略
垂直な方向を向いていることが確認できる。
【０３０４】
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる場合がある。このピ
ークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結
晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ
軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結
晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２
θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【０３０５】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、断面の高分解能ＴＥＭ像で確認された層状に
配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【０３０６】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
【０３０７】
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。
例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によ
って形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部
の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ−ＯＳ膜は、不純物が
添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成される
こともある。
【０３０８】
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
【０３０９】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
【０３１０】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
【０３１１】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該
酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノー
マリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真
性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜
を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時
間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く
、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる
場合がある。
【０３１２】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
【０３１３】
＜微結晶酸化物半導体膜＞
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域
と、明確に結晶部を確認することができない領域とを有する。微結晶酸化物半導体膜に含
まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさで
あることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶
であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−Ｏ
Ｓ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と
よぶ。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場
合がある。
【０３１４】
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従
って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場
合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装
置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示
すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（
例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行う
と、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結
晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行う
と、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リ
ング状の領域内に複数のスポットが観測される場合がある（図３６Ｂ参照。）。
【０３１５】
このように、結晶部では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ
（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、
またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物
半導体と呼ぶこともできる。ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い
酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準
位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見ら
れない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる
。
【０３１６】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０３１７】
酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解析
が可能となる場合がある。
【０３１８】
図３６Ｃに、電子銃室３１０と、電子銃室３１０の下の光学系３１２と、光学系３１２の
下の試料室３１４と、試料室３１４の下の光学系３１６と、光学系３１６の下の観察室３
２０と、観察室３２０に設置されたカメラ３１８と、観察室３２０の下のフィルム室３２
２と、を有する透過電子回折測定装置を示す。カメラ３１８は、観察室３２０内部に向け
て設置される。なお、フィルム室３２２を有さなくても構わない。
【０３１９】
また、図３６Ｄに、図３６Ｃで示した透過電子回折測定装置内部の構造を示す。透過電子
回折測定装置内部では、電子銃室３１０に設置された電子銃から放出された電子が、光学
系３１２を介して試料室３１４に配置された物質３２８に照射される。物質３２８を通過
した電子は、光学系３１６を介して観察室３２０内部に設置された蛍光板３３２に入射す
る。蛍光板３３２では、入射した電子の強度に応じたパターンが現れることで透過電子回
折パターンを測定することができる。
【０３２０】
カメラ３１８は、蛍光板３３２を向いて設置されており、蛍光板３３２に現れたパターン
を撮影することが可能である。カメラ３１８のレンズの中央、および蛍光板３３２の中央
を通る直線と、蛍光板３３２の上面との為す角度は、例えば、１５°以上８０°以下、３
０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ
３１８で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角
度がわかっていれば、得られた透過電子回折パターンの歪みを補正することも可能である
。なお、カメラ３１８をフィルム室３２２に設置しても構わない場合がある。例えば、カ
メラ３１８をフィルム室３２２に、電子３２４の入射方向と対向するように設置してもよ
い。この場合、蛍光板３３２の裏面から歪みの少ない透過電子回折パターンを撮影するこ
とができる。
【０３２１】
試料室３１４には、試料である物質３２８を固定するためのホルダが設置されている。ホ
ルダは、物質３２８を通過する電子を透過するような構造をしている。ホルダは、例えば
、物質３２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移
動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１
００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移
動させる精度を有すればよい。これらの範囲は、物質３２８の構造によって最適な範囲を
設定すればよい。
【０３２２】
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する
方法について説明する。
【０３２３】
例えば、図３６Ｄに示すように物質におけるナノビームである電子３２４の照射位置を変
化させる（スキャンする）ことで、物質の構造が変化していく様子を確認することができ
る。このとき、物質３２８がＣＡＡＣ−ＯＳ膜であれば、図３６Ａに示したような回折パ
ターンが観測される。または、物質３２８がｎｃ−ＯＳ膜であれば、図３６Ｂに示したよ
うな回折パターンが観測される。
【０３２４】
ところで、物質３２８がＣＡＡＣ−ＯＳ膜であったとしても、部分的にｎｃ−ＯＳ膜など
と同様の回折パターンが観測される場合がある。したがって、ＣＡＡＣ−ＯＳ膜の良否は
、一定の範囲におけるＣＡＡＣ−ＯＳ膜の回折パターンが観測される領域の割合（ＣＡＡ
Ｃ化率ともいう。）で表すことができる場合がある。例えば、良質なＣＡＡＣ−ＯＳ膜で
あれば、ＣＡＡＣ化率は、５０％以上、好ましくは８０％以上、さらに好ましくは９０％
以上、より好ましくは９５％以上となる。なお、ＣＡＡＣ−ＯＳ膜と異なる回折パターン
が観測される領域の割合を非ＣＡＡＣ化率と表記する。
【０３２５】
一例として、成膜直後（ａｓ−ｓｐｕｔｔｅｒｅｄと表記。）、または酸素を含む雰囲気
における４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜を有する各試料の上面に対し、スキャン
しながら透過電子回折パターンを取得した。ここでは、５ｎｍ／秒の速度で６０秒間スキ
ャンしながら回折パターンを観測し、観測された回折パターンを０．５秒ごとに静止画に
変換することで、ＣＡＡＣ化率を導出した。なお、電子線としては、プローブ径が１ｎｍ
のナノビーム電子線を用いた。なお、同様の測定は６試料に対して行った。そしてＣＡＡ
Ｃ化率の算出には、６試料における平均値を用いた。
【０３２６】
各試料におけるＣＡＡＣ化率を図３７Ａに示す。成膜直後のＣＡＡＣ−ＯＳ膜のＣＡＡＣ
化率は７５．７％（非ＣＡＡＣ化率は２４．３％）であった。また、４５０℃加熱処理後
のＣＡＡＣ−ＯＳ膜のＣＡＡＣ化率は８５．３％（非ＣＡＡＣ化率は１４．７％）であっ
た。成膜直後と比べて、４５０℃加熱処理後のＣＡＡＣ化率が高いことがわかる。即ち、
高い温度（例えば４００℃以上）における加熱処理によって、非ＣＡＡＣ化率が低くなる
（ＣＡＡＣ化率が高くなる）ことがわかる。また、５００℃未満の加熱処理においても高
いＣＡＡＣ化率を有するＣＡＡＣ−ＯＳ膜が得られることがわかる。
【０３２７】
ここで、ＣＡＡＣ−ＯＳ膜と異なる回折パターンのほとんどはｎｃ−ＯＳ膜と同様の回折
パターンであった。また、測定領域において非晶質酸化物半導体膜は、確認することがで
きなかった。したがって、加熱処理によって、ｎｃ−ＯＳ膜と同様の構造を有する領域が
、隣接する領域の構造の影響を受けて再配列し、ＣＡＡＣ化していることが示唆される。
【０３２８】
図３７Ｂおよび図３７Ｃは、成膜直後および４５０℃加熱処理後のＣＡＡＣ−ＯＳ膜の平
面ＴＥＭ像である。図３７Ｂと図３７Ｃとを比較することにより、４５０℃加熱処理後の
ＣＡＡＣ−ＯＳ膜は、膜質がより均質であることがわかる。即ち、高い温度における加熱
処理によって、ＣＡＡＣ−ＯＳ膜の膜質が向上することがわかる。
【０３２９】
このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能と
なる場合がある。
【符号の説明】
【０３３０】
１０  基板
２１−２２  絶縁層
３１−３３  酸化物半導体膜
５１−５３  導電層
【図１】
2020129659.tif 000003
【図２】
2020129659.tif 000004
【図３】
2020129659.tif 000005
【図４】
2020129659.tif 000006
【図５】
2020129659.tif 000007
【図６】
2020129659.tif 000008
【図７】
2020129659.tif 000009
【図８】
2020129659.tif 000010
【図９】
2020129659.tif 000011
【図１０】
2020129659.tif 000012
【図１１】
2020129659.tif 000013
【図１２】
2020129659.tif 000014
【図１３】
2020129659.tif 000015
【図１４】
2020129659.tif 000016
【図１５】
2020129659.tif 000017
【図１６】
2020129659.tif 000018
【図１７】
2020129659.tif 000019
【図１８】
2020129659.tif 000020
【図１９】
2020129659.tif 000021
【図２０】
2020129659.tif 000022
【図２１】
2020129659.tif 000023
【図２２】
2020129659.tif 000024
【図２３】
2020129659.tif 000025
【図２４】
2020129659.tif 000026
【図２５】
2020129659.tif 000027
【図２６】
2020129659.tif 000028
【図２７】
2020129659.tif 000029
【図２８】
2020129659.tif 000030
【図２９】
2020129659.tif 000031
【図３０】
2020129659.tif 000032
【図３１】
2020129659.tif 000033
【図３２】
2020129659.tif 000034
【図３３】
2020129659.tif 000035
【図３４】
2020129659.tif 000036
【図３５】
2020129659.tif 000037
【図３６】
2020129659.tif 000038
【図３７】
2020129659.tif 000039