(57)【要約】      （修正有）【課題】画像読取装置のＳＯＣ内に複数ドメインの画像処理ブロックがあり、各ドメインにおける画像処理開始位置及び画像処理有効領域が重畳する場合に、ＳＯＣの消費電力のピーク値が非常に大きくなる。その結果、電源容量を大きくする必要があり、基板の大型化、コストＵＰ要因となる。【解決手段】ＳＯＣ内部を構成する複数ドメインの動作開始タイミングが異なるように制御する手段を設け、ＳＯＣの消費電力のピークを低減する。具体的には、各ドメインで動作率がなるべく重畳しないように画像処理開始位置及び画像処理有効領域の開始タイミングを調整し、消費電流量を平滑化する。表面画像処理部（ドメイン１）及び裏面画像処理部（ドメイン２）からメモリ制御部（ドメイン３）を経由して画像データをメモリ（ＳＤＲＡＭ等）に格納して読み出すという制御を行うため、メモリへのデータ格納後に読み出すタイミングを所定時間遅延させるディレイ回路を持つ。【選択図】図８
2020010172.tif 000002
【特許請求の範囲】
【請求項１】
画像読取センサと、
前記画像読取センサの動作開始タイミングを制御する画像読取センサ制御手段と、
前記画像読取センサからの画像データ入力に対する画像処理を行う画像処理部と、
前記画像処理部により処理された画像データを記憶部へ格納し、あるいは、記憶部に格納された画像データを読み出す記憶部制御手段と、を有し、
前記画像読取センサからの画像データと同期する画像データ同期信号を割り込み信号として認識する画像同期信号抽出手段と、
前記画像同期信号抽出手段で割り込み信号として認識した画像同期信号によりカウント動作を開始するカウンタ回路と、
前記カウンタ回路で所定のカウント値に到達することにより動作開始タイミングを生成するタイミング生成回路と、
前記タイミング生成回路により生成されたタイミング信号を前記記憶部制御手段から画像データを読み出す際の画像同期信号とすることを特徴とする画像読取装置。
【請求項２】
原稿の表面画像を読み取る表面画像読取センサと、
原稿の裏面画像を読み取る裏面画像読取センサと、
前記表面画像読取センサ及び裏面画像読取センサの動作開始タイミングを制御する画像読取センサ制御手段と、
前記表面画像読取センサ及び裏面画像読取センサからの画像データ入力に対する画像処理を行う画像処理部と、
前記画像処理部により処理された画像データを記憶部へ格納し、あるいは、記憶部に格納された画像データを読み出す記憶部制御手段と、を有し、
前記表面画像読取センサ及び裏面画像読取センサの各々の画像データと同期する画像データ同期信号を割り込み信号として認識する画像同期信号抽出手段と、
前記画像同期信号抽出手段で割り込み信号として認識した各々の画像同期信号によりカウント動作を開始するカウンタ回路と、
前記カウンタ回路で各々の画像同期信号によりカウントを開始し、所定のカウント値に到達することにより各々の動作開始タイミングを生成するタイミング生成回路と、
前記タイミング生成回路により生成された各々のタイミング信号を前記記憶部制御手段から画像データを読み出す際の画像同期信号とすることを特徴とする画像読取装置。
【請求項３】
前記記憶部から読み出した画像データに対して更なる画像処理を行う後段画像処理部を有し、前記タイミング生成回路は、前記後段画像処理部の動作開始タイミングをも生成することを特徴とする請求項１又は請求項２に記載の画像読取装置画像読取装置。
【請求項４】
任意に動作開始タイミングを生成する任意タイミング生成手段を有し、前記記憶部制御手段から画像データを読み出す際の画像同期信号は前記任意タイミング生成手段により生成することを特徴とする請求項１又は請求項２に記載の画像読取装置。
【請求項５】
任意に動作開始タイミングを生成する任意タイミング生成手段を有し、前記記憶部制御手段から画像データを読み出す際の画像同期信号、あるいは、前記後段画像処理部の動作開始タイミングを前記任意タイミング生成手段により生成することを特徴とする請求項３に記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取装置のＳＯＣにおける消費電力の最大値を低減する方法に関する。
【背景技術】
【０００２】
・画像読取装置及びＳＯＣの簡単な説明
オートドキュメントフィーダー（以下、ＡＤＦとする）を用いた画像読取装置は、原稿トレイに載置された原稿を１枚ずつ搬送させながら、読取位置でその原稿の画像を読みこむ動作を行う。
【０００３】
この画像読取制御や原稿搬送制御をするために、ＳＯＣ（Ｓｙｓｔｅｍ  Ｏｎ  ａ  Ｃｈｉｐ、１個のチップ上にプロセッサコア及び各種機能を集積し、連携してシステムとして機能するよう設計されている集積回路のこと）が多く用いられる。
【０００４】
ＳＯＣ内部はＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ、中央処理装置）をはじめ、読み取った原稿の画像を処理するための画像処理モジュール、画像処理後の画像データをＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の外部メモリに格納及び読み出しを行うメモリ制御モジュール、モータ等の駆動負荷の制御パルス信号生成のためのＰＷＭ生成モジュールなどにより構成される。
【０００５】
・ＳＯＣにおける消費電力の説明と現状の課題
近年の省エネ志向の進展に伴い、複合機においても低消費電力が謳われ、複合機の一部分である画像読取装置においても、消費電力低減の必要性は従来よりも増してきている。
【０００６】
画像読取装置の制御モジュールの一つであるＳＯＣにおいても、ゲーテッドクロックによる演算回路へのクロック供給の停止制御やＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）への電源供給の停止制御（スリープ制御）を極めて短い周期で行うことで、動作中の平均的な消費電力の低減を行っている。
【０００７】
ただし、画像処理やメモリ制御などの各モジュールの動作開始時点においては、停止状態から急速に動作状態へと内部状態が遷移するため、その状態遷移に追従するために極めて短期間であるが大きな電力が必要とされ、状態遷移後には安定的な電力を消費する。
【０００８】
つまり、ＳＯＣにおいては、各モジュールの動作開始タイミングで消費電力は最大となり、その後は所定の電力量に収束するという挙動をとる。
【０００９】
ところで、ＳＯＣ内部においては、ＣＰＵ、画像処理、メモリ制御、ＰＷＭ制御等の各モジュールは、それぞれ独立で並列的に動作することができるため、基本的には同期関係とはならない。
【００１０】
よって、複数の画像処理モジュールとメモリ制御モジュールが、同一の画像同期信号をトリガとして動作を開始している場合、各モジュールの動作開始時の電力消費量が重畳し、ＳＯＣ全体として観測される消費電力の最大値が非常に大きくなることとなる。
【００１１】
ＳＯＣを搭載する基板においては、このＳＯＣの消費電力の最大値に対応した電源容量を選定する必要があり、消費電力の最大値が大きくなればなるほど電源容量が大きな電源を搭載することとなり、基板の大型化やコストＵＰ要因となっている。
【００１２】
また、消費電力の最大値付近においては、放射ノイズも大きくなることが確認されており、ノイズ対策部品や部材コストＵＰ要因となっている。
【００１３】
・従来の最大消費電力の低減方法と課題及びその対応の説明
特許文献１に記載の画像形成装置は、通信ネットワークに接続された画像形成装置群の各画像形成装置の画像形成動作をそれぞれの画像形成開始タイミングが異なるように制御することで、画像形成装置群の消費電力のピークを低減する方法を開示している。
【００１４】
画像形成装置群は親機となる装置と子機となる装置が通信ネットワークを介して接続されており、親機を起点として各子機の画像形成開始タイミングを、通信ネットワークを介して決定する。画像形成開始タイミングは、通信ネットワークを介して送信許可信号を受信する順としている。
【００１５】
特許文献２に記載の画像形成装置は、複数のＤＣユニットの起動時電力と待機時電力をユニット毎に保持し、複数のＤＣユニットの最大消費電力を各ＤＣユニットの起動時電力と待機時電力に基づいて計算し、計算されたＤＣ最大消費電力の中で最小の最大消費電力となるＤＣユニットの起動順序を決定することで、起動時おけるＤＣユニット全体の最大消費電力を低減する方法を開示している。
【００１６】
各ＤＣユニットの起動開始タイミングは、起動開始からカウントを開始するカウンタが各ユニットに割り付けられたカウント値を超えることで電源供給が開始される。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特許第３７５６８５６号公報
【特許文献２】特開２０１５−２２９２５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
上記の特許文献１や特許文献２に記載の発明では、いずれも、複数の画像形成装置やＤＣユニットの総消費電力を低減することはできるが、個々の装置やユニットにおける消費電力の最大値を低減することはできない。
【００１９】
よって、個々の装置やユニットにおいては、消費電力の最大値に対応した容量を持つ電源が必要となり、個々の装置やユニットのサイズやコストダウンができない。
【課題を解決するための手段】
【００２０】
そこで、本発明は上記の課題を解決するため、以下に示す画像読取装置を提供する。
【００２１】
（１）画像読取センサと、前記画像読取センサの動作開始タイミングを制御する画像読取センサ制御手段と、前記画像読取センサからの画像データ入力に対する画像処理を行う画像処理部と、前記画像処理部により処理された画像データを記憶部へ格納し、あるいは、記憶部に格納された画像データを読み出す記憶部制御手段と、を有する。
前記画像読取センサからの画像データと同期する画像データ同期信号を割り込み信号として認識する画像同期信号抽出手段と、前記画像同期信号抽出手段で割り込み信号として認識した画像同期信号によりカウント動作を開始するカウンタ回路と、前記カウンタ回路で所定のカウント値に到達することにより動作開始タイミングを生成するタイミング生成回路と、前記タイミング生成回路により生成されたタイミング信号を前記記憶部制御手段から画像データを読み出す際の画像同期信号とすることを特徴とする。
【００２２】
（２）原稿の表面画像を読み取る表面画像読取センサと、原稿の裏面画像を読み取る裏面画像読取センサと、前記表面画像読取センサ及び裏面画像読取センサの動作開始タイミングを制御する画像読取センサ制御手段と、前記表面画像読取センサ及び裏面画像読取センサからの画像データ入力に対する画像処理を行う画像処理部と、前記画像処理部により処理された画像データを記憶部へ格納し、あるいは、記憶部に格納された画像データを読み出す記憶部制御手段と、を有する。
前記表面画像読取センサ及び裏面画像読取センサの各々の画像データと同期する画像データ同期信号を割り込み信号として認識する画像同期信号抽出手段と、前記画像同期信号抽出手段で割り込み信号として認識した各々の画像同期信号によりカウント動作を開始するカウンタ回路と、前記カウンタ回路で各々の画像同期信号によりカウントを開始し、所定のカウント値に到達することにより各々の動作開始タイミングを生成するタイミング生成回路と、前記タイミング生成回路により生成された各々のタイミング信号を前記記憶部制御手段から画像データを読み出す際の画像同期信号とすることを特徴とする。
【００２３】
（３）（１）乃至（２）に記載の画像読取装置において、前記記憶部から読み出した画像データに対して更なる画像処理を行う後段画像処理部と、を有し、前記タイミング生成回路は、前記後段画像処理部の動作開始タイミングをも生成することを特徴とする。
【００２４】
（４）（１）乃至（２）に記載の画像読取装置において、任意に動作開始タイミングを生成する任意タイミング生成手段と、を有し、前記記憶部制御手段から画像データを読み出す際の画像同期信号は前記任意タイミング生成手段により生成することを特徴とする。
【００２５】
（５）（３）に記載の画像読取装置において、任意に動作開始タイミングを生成する任意タイミング生成手段と、を有し、前記記憶部制御手段から画像データを読み出す際の画像同期信号、あるいは、前記後段画像処理部の動作開始タイミングを前記任意タイミング生成手段により生成することを特徴とする。
【発明の効果】
【００２６】
本発明によると、画像読取装置のＳＯＣにおいて、ＳＯＣ内部の各ドメインの動作開始タイミングを制御することにより、各ドメインの動作開始時の消費電力の最大値が分散するため、ＳＯＣ全体として消費電力の最大値を低減することができる。
【図面の簡単な説明】
【００２７】
【図１】画像読取装置の断面図
【図２】画像処理基板及び信号処理基板の構成例
【図３】画像処理回路の構成を説明する図
【図４】１主走査時間における画像処理期間を説明する図
【図５】１主走査時間における消費電力を説明する図
【図６】１主走査時間における複数ドメイン同時並列画像処理及び消費電力の関係を説明する図
【図７】本発明に係る複数ドメイン同時並列画像処理における各ドメインの画像同期信号及び画像有効範囲信号を生成する処理を示すフローチャートを示す図
【図８】本発明に係る１主走査時間における複数ドメイン同時並列画像処理及び消費電力の関係を説明する図
【図９】本発明に係る表裏同時読取時の１主走査時間における複数ドメイン同時並列画像処理及び消費電力の関係を説明する図
【図１０】本発明に係る表裏画像同時読取時の複数ドメイン同時並列画像処理と消費電力との関係を説明する図
【発明を実施するための形態】
【００２８】
以下に、本発明に係る画像読取装置の実施形態につき、図面を参照しながら説明する。
【実施例１】
【００２９】
・画像読取装置の構成
図１は本発明を適用した画像読取装置の断面図である。
【００３０】
１０１は原稿を読み取るリーダーユニット、１０２は原稿を搬送する自動原稿搬送装置（以下、ＡＤＦとする）である。原稿束１０３は、原稿トレイ１０４に載置され、幅規制板１０５によって原稿に当接され、原稿の斜行搬送を抑制する。
【００３１】
原稿束１０３はピックアップローラー１０６により分離部へ配送される。分離部では、分離パッド１０７と分離ローラー１０８により、原稿束１０３の最上紙から１枚ずつ分離を行う。
【００３２】
分離された１枚の原稿は、第１レジストローラー１０９により、原稿の斜め搬送を修正し、第２レジストローラー１１０、第１搬送ローラー１１１、第２搬送ローラー１１２、第３搬送ローラー１１３の順に搬送される。
【００３３】
原稿が第２搬送ローラー１１２、第３搬送ローラー１１３を通過する際に、原稿は第一読取位置上を通過し、原稿の表面の画像情報を得る。
【００３４】
第３搬送ローラー１１３を通過後、原稿は第４搬送ローラー１１４、第５搬送ローラー１１５によって搬送される。この際、原稿が第二読取位置上を通過し、原稿の裏面の画像情報を得る。
【００３５】
その後、原稿は第６搬送ローラー１１６、排紙ローラー１１７によって搬送され、原稿排紙トレイ１１８に排紙される。
【００３６】
次に、原稿の表面読取動作について説明する。
【００３７】
第一読取位置に存在する白色対向部材１１９と読取ガラス１２０の間を原稿が通過中、光源１２１、１２２により原稿を照射し、その反射光を反射ミラー１２３、１２４、１２５により結像レンズ１２６へ導く。
【００３８】
結像レンズ１２６で収束された光はＣＭＯＳなどの撮像素子をライン上に配置したラインセンサ１２７に結像される。結像された光信号は、ラインセンサ１２７により電気信号に変換され、信号処理基板１２８によってディジタル信号に変換されたあと、画像処理を行う。
【００３９】
続いて、原稿の裏面読取動作について説明する。
【００４０】
第二読取位置に存在する白色対向部材１２９と裏面読取ガラス１３０の間を原稿が通過中、光源１３１、１３２により原稿を照射し、その反射光を反射ミラー１３３、１３４、１３５により結像レンズ１３６へ導く。
【００４１】
結像レンズ１３６で収束された光は、表面同様、撮像素子をライン上に配置したラインセンサ１３７に結像される。結像された光信号は、ラインセンサ１３７により電気信号に変換され、信号処理基板１３８によってディジタル信号に変換されたあと、画像処理を行う。
【００４２】
原稿を搬送しながら画像を読み取る流し読み動作で原稿の表面を読み取る場合と、原稿を読取ガラス１２０の上に載置して読み取る圧板読み動作の場合とで共通の読取ユニットを用いる構成が一般的であり、圧板読みの際には、光源１２１、１２２と反射ミラー１２３を図の左から右方向に移動させることで、読取ガラス１２０上に載置された原稿を読み取ることができる構成になっている。
【００４３】
一方、流し読みで原稿の裏面を読み取るユニットは、特別移動する必要がないことから、ＡＤＦの筐体に固定して取り付けられている。
【００４４】
・画像読取装置の制御部の構成
図２は画像読取装置の読取制御基板及び信号処理基板１２８の構成例である。
【００４５】
信号処理基板１２８には、ラインセンサ１２７、アナログ処理回路２０８、ＡＤコンバータ２０９などが搭載される。
【００４６】
原稿に光源を照射した反射散乱光が図１に示した光学系を通してラインセンサ１２７で光電変換され、光電変換されたアナログ信号に対して、アナログ処理回路２０８でオフセットやゲインの調整がされる。その後段のＡＤコンバータ２０９ではアナログ処理回路で調整されたアナログ信号をディジタル信号へと変換し、変換されたディジタル画像信号は画像処理ＡＳＩＣ２０２へと入力される。
【００４７】
読取制御基板２００には、画像処理ＳＯＣ２０１、モータドライバ２０３、ＳＤＲＡＭ２０４、フラッシュメモリ２０５などが搭載され、図１では図示しない画像読取装置内の各種センサ２０７の入力信号、及び、各種モータ２０６の制御出力信号は画像処理ＳＯＣ２０１にて制御される。画像処理ＳＯＣ２０１内部にはＣＰＵ２０２が集積されている。
【００４８】
画像処理ＳＯＣ２０１の各種動作設定などはＣＰＵ２０２から実施し、その設定を受けた画像処理ＳＯＣ２０１は、ＡＤコンバータからのディジタル画像信号入力に対して、各種の画像処理を実施する。その画像処理の際には、画像信号の一時保管などを実施するためにＳＤＲＡＭ２０４とも各種制御信号や画像信号の受け渡しを実施する。また、画像処理ＳＯＣ２０１の各種設定値や画像処理パラメータの一部は、フラッシュメモリ２０５へと格納され、必要に応じて格納されたデータやパラメータを読み出して使用する。
【００４９】
ＣＰＵ２０２からの指令、あるいは、画像処理ＳＯＣ２０１へのセンサ信号入力をトリガにして、画像処理が開始され、モータドライバ２０３へと各種モータの制御パルス出力を行うことで、一連の画像読取動作を実施する。
【００５０】
なお、画像処理ＳＯＣ２０１で各種画像処理が行われた後の画像データは、図示しない後段のメイン制御基板へと受け渡される。
【００５１】
・画像処理回路の構成
図３は、画像読取装置における画像処理回路の構成例であって、図の画像処理ＳＯＣ２０１の内部の一部を示すものである。
【００５２】
図３において、画像とあるのは、前述の通り、画像処理ＳＯＣ２０１へ入力されているディジタル画像データのことであり、図２では不図示の裏面の画像読取センサからの画像データも入力される。
【００５３】
画像処理回路群３００及び３１０は、複数の画像処理回路の結合であり、フォーマット変換部３０１及び３１１、画像並び替え部３０２及び３１２、画像セレクタ部３０３及び３１３、シェーディング補正部３０４及び３１４、スジ検知部３０５及び３１５で構成される。
【００５４】
フォーマット変換部３０１及び３１１は、図２のＡＤコンバータ２０９から出力されるディジタル画像データのフォーマットを内部画像データバスのフォーマットに変換する回路である。内部画像データバスは、ＲＧＢ各色の画像データバスに加えて、主走査方向及び副走査方向の同期信号などの画像制御信号から構成される。
【００５５】
画像並び替え部３０２及び３１２は、図２のラインセンサ１２７から出力される画像データの順序を上記の内部画像データバスの処理順序に合わせて並び替える回路であり、その内部に並び替え時に使用するＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を保有している。
【００５６】
画像副走査遅延部３０３及び３１３は、図２のラインセンサ１２７から出力される画像データのＲＧＢの各ライン間における遅延を付ける回路であり、その内部にライン遅延処理に使用するＳＲＡＭを保有している。
【００５７】
シェーディング補正部３０４及び３１４は、読取センサの読取素子の画素毎の読取特性ばらつきや、原稿を照射する光源の主走査方向の光量分布の不均一性、集光レンズの歪み特性などの影響で発生する「シェーディング」と呼ばれる現象を補正する回路である。その内部には、シェーディング補正の補正値を画素ごとのテーブルデータとして格納するＳＲＡＭを保有している。
【００５８】
スジ検知部３０５及び３１５は、画像内の特異点となる画素を検知し、その連続性からスジと判断し、スジと判断した画素位置に対応したスジフラグを生成する回路である。スジフラグは、スジがある画素に対しては“１”、スジがない画素は“０”と表示される。
【００５９】
スジフラグ格納部３０６は、スジ検知部３０５及び３１５で生成されたスジフラグを格納するＳＲＡＭを持ち、ＣＰＵ２０１、あるいは、ＳＤＲＡＭ制御部３０７から指定されるページ情報に基づき、スジ補正部３０８へ出力するスジフラグを選択する回路である。
【００６０】
ページ情報は、読取画像が複数枚連続で入力される場合に、ＳＤＲＡＭ制御部３０７を経由して、ＳＤＲＡＭ２０４へと画像データを格納する際に付属させる、画像の読取順序を示すための情報である。
【００６１】
ＳＤＲＡＭ制御部３０７は、スジ検知部３０５及び３１５から出力される画像データをＳＤＲＡＭ２０４に格納し、また、格納したデータを読み出すために、ＳＤＲＡＭ２０４へのアクセスを制御する回路である。
【００６２】
スジ補正部３０８は、ＳＤＲＡＭ制御部３０７を経由して読み出されたＳＤＲＡＭ２０４に格納された画像データに対し、スジフラグ格納部３０６から入力されるスジフラグデータに基づき、補正を行う回路である。画像に対する補正は、スジフラグでスジ“あり”と表示された画素の周辺の画素データを用いて線形補間処理を行った画像データにより、スジ“あり”の画素データを置き換える処理が実施される。
【００６３】
・１主走査時間における画像処理
図４は、１主走査時間における画像処理期間を説明する図であり、ｈｓｙｎｃは主走査方向の画像同期信号、ｈｅｎｂは主走査方向の画像有効期間を示す信号であり、ｈｅｎｂの有効期間には有効な画像データが存在することを示す。ｈｓｙｎｃ及びｈｅｎｂともに、負論理であるため、その信号値が“０”である期間が有効期間、“１”である期間が無効期間となる。
【００６４】
並び替え前と並び替え後とあるのは、図３の画像並び替え部３０２及び３１２での並び替え処理前後を指している。また、並び替え前と並び替え後の処理では、周波数が異なる場合を例として挙げている。ただし、ｈｓｙｎｃ周期は、並び替え前後で変わらない。
【００６５】
本実施例では、以下の条件を設定し、以降の説明を行う。
【００６６】
ｈｓｙｎｃ周期＝２００［ｕｓ］
ｈｅｎｂのトータル期間における画素数＝７２００［画素］
並び替え前の周波数＝８０［ＭＨｚ］
並び替え後の周波数＝１６０［ＭＨｚ］
図４に示すように、図３のフォーマット変換部３０１及び３１１から画像並び替え部３０２及び３１２に入力されるｈｅｎｂ信号は、歯抜け状態として認識さることになる。これは、並び替え前後で周波数が異なるためであり、その周波数差に応じて、ｈｅｎｂ信号の有効期間と無効期間の割合が変わる。
【００６７】
前述の通り、画像並び替え部３０２及び３１２の内部には、並び替えのためのＳＲＡＭが存在しており、ｈｅｎｂ＝“０”（有効）の期間の画像データのみをＳＲＡＭに一時的に格納し、その格納されたデータをＳＲＡＭから読出す段階で、所定の順序になるように並び替える。
【００６８】
このＳＲＡＭからの読出し時のｈｅｎｂが図４における並び替え後のｈｅｎｂであり、その有効期間は連続的となる。並び替え前後で比較すると、ｈｓｙｎｃ周期は一定であることから、並び替え前は離散的であったｈｅｎｂの有効期間は、並び替え後は連続的な有効期間と無効期間に分離される。
【００６９】
ＳＲＡＭにデータを格納した後の画像読出しタイミングは、設定により任意のタイミングに変更することができる。例えば、入力ｈｓｙｎｃの周期に対して、出力ｈｓｙｎｃ周期のタイミングを、入力ｈｓｙｎｃの立下りエッジを基準に、６．２５［ｎｓ］×１６０００［ｃｌｋ］＝１００［ｕｓ］遅延させることができる。ここで、１６０［ＭＨｚ］＝６．２５［ｎｓ］であり、並び替え後の周波数を基準とした。
【００７０】
なお、ｈｓｙｎｃの出力タイミング変更と、ｈｅｎｂの出力タイミング変更はそれぞれ独立に行うことができる。
【００７１】
・１主走査時間における画像処理に要する消費電力
図５は、画像処理部における画像読取時の１主走査時間における消費電力を説明する図である。図中、ｈｓｙｎｃ及びｈｅｎｂは、図４における並び替え後のｈｓｙｎｃ及びｈｅｎｂを示しており、このｈｓｙｎｃ及びｈｅｎｂが図３の各画像処理モジュールを伝搬している。また、図中の消費電力は画像処理ＳＯＣ２０１に供給する電源電圧のうち１．２Ｖにおける消費電流を測定したものである。
【００７２】
図中の消費電力のグラフにおいて「最大」、「動作時平均」、「非動作時平均」、「０」という破線は、図の理解のため便宜付けたものである。
【００７３】
図５に示すように、消費電力はｈｅｎｂの立下り、つまり、画像処理動作の開始タイミングにおいて最大値となり、所定期間のリップル後に動作時平均の電力に落ち着く。そして、ｈｅｎｂの立ち上がり、つまり、１主走査時間における画像処理動作の終了タイミングにおいて、非動作時平均の電力へと推移する。
【００７４】
ここで、非動作時平均が０レベルに収束しないのは、画像処理部以外のモジュール、例えばＣＰＵやＣＬＫ生成部などへの電力供給は常時必要となるからである。
【００７５】
このように、１主走査時間における画像処理に要する消費電力は、画像同期信号及び画像有効領域信号に基づき画像処理モジュールの動作が開始するタイミングで最大となる。
【００７６】
・１主走査時間における複数ドメイン同時並列画像処理及び消費電力の関係
図６は、画像処理部（ドメイン１）、メモリ制御部（ドメイン２）及び後段画像処理部（ドメイン３）における画像読取及び画像処理時の１主走査時間における消費電力を説明する図である。
【００７７】
ドメイン１は図３の画像処理回路群３００あるいは３１０、ドメイン２はＳＤＲＡＭ制御部３０７、ドメイン３はスジ補正部３０８を含む図３では図示しない画像処理モジュール群を示している。
【００７８】
図中、ドメイン１のｈｓｙｎｃ及びｈｅｎｂは、図４における並び替え後のｈｓｙｎｃ及びｈｅｎｂを示しており、このｈｓｙｎｃ及びｈｅｎｂが図３の各画像処理モジュールを伝搬する。ドメイン２のｈｓｙｎｃ及びｈｅｎｂは、メモリから画像データを読出すためのものである。ドメイン３のｈｓｙｎｃ及びｈｅｎｂは、後段画像処理部の各画像処理モジュールを伝搬するものである。
【００７９】
また、図中の消費電力は画像処理ＳＯＣ２０１に供給する電源電圧のうち１．２Ｖにおける消費電流を測定したものであり、図中の消費電力のグラフにおいて「最大」、「動作時平均」、「非動作時平均」、「０」という破線は、図の理解のため便宜付けたものである。
【００８０】
図６に示すように、各ドメインのｈｓｙｎｃ及びｈｅｎｂの立下り位置が同じ場合、つまり、ドメイン１、ドメイン２、ドメイン３を同期させて動作させた場合、ＳＯＣ全体での消費電力はｈｅｎｂの立下り、つまり、画像処理動作の開始タイミングにおいて最大値となり、所定期間のリップル後に動作時平均の電力に落ち着く。
【００８１】
ここで、各ドメインのｈｅｎｂ期間、つまり、画像処理有効期間が重畳する期間は消費電力量も大きく、重畳する期間が減少するほど消費電力量も減少する関係となる。
【００８２】
そして、ｈｅｎｂの立ち上がり、つまり、１主走査時間における画像処理動作の終了タイミングにおいて、非動作時平均の電力へと推移する。
【００８３】
このように、ＳＯＣ内部の各ドメインが同期して動作した場合、１主走査時間における画像処理に要する消費電力は、画像同期信号及び画像有効領域信号に基づき画像処理モジュールの動作が重畳して開始するタイミングで最大となる。
【００８４】
・本発明に係る１主走査時間における複数ドメイン同時並列画像処理と消費電力の関係
図７は、本発明に係る複数ドメイン同時並列画像処理における各ドメインの画像同期信号及び画像有効範囲信号を生成する処理を示すフローチャートである。
【００８５】
ステップＳ７０１では、画像処理ＳＯＣから画像読取センサユニットへの駆動を開始する。
【００８６】
ステップＳ７０２では、画像処理ＳＯＣにて画像読取センサユニットからの画像データの取り込みを開始する。
【００８７】
ステップＳ７０３では、ドメイン１（図３の画像処理回路群３００あるいは３１０）における画像同期信号ｈｓｙｎｃから画像有効範囲信号ｈｅｎｂを出力するまでＣＬＫ数を遅延として設定する。
【００８８】
ステップＳ７０４では、ドメイン１の画像同期信号ｈｓｙｎｃをタイミングの基準とし、カウンタ回路を動作させる。このカウンタ回路は読取画像の主走査画像幅に合わせてビット幅が決定され、主走査画像幅が７２００画素であれば１３ビットのカウンタを持てばよいことになる。このカウンタはｈｓｙｎｃの立下りエッジを検知することでゼロクリアされ、ｈｓｙｎｃの非アクティブ期間（本実施例では論理＝Ｈｉｇｈの期間）にカウントアップする。本ステップにおいて、カウンタ回路の動作開始は、ｈｓｙｎｃの立下りエッジをハード回路で検知して、そのエッジをカウンタの動作開始タイミングとして使用した。なお、カウンタ回路の動作開始は、ｈｓｙｎｃの立下りエッジをハード回路で検知して割り込み信号としてＣＰＵへ通知し、ＣＰＵが動作開始タイミングを生成することもできる。
【００８９】
ステップＳ７０５では、ドメイン２（ＳＤＲＡＭ制御部３０７）における画像同期信号ｈｓｙｎｃ及び画像有効範囲信号ｈｅｎｂを生成する。ドメイン１との関係では、画像有効範囲信号ｈｅｎｂが出来る限り重畳しないように設定する。ドメイン１及びドメイン２の画像有効範囲信号ｈｅｎｂの重畳が避けられない場合、ドメイン１の画像有効範囲信号ｈｅｎｂの立下り位置がドメイン２のｈｅｎｂの立下り位置との重畳を回避することを第１優先で判断する。次にドメイン１及びドメイン２の画像有効範囲信号ｈｅｎｂのＬｏｗ（アクティブ）期間が出来る限り重畳しない範囲を選択する判断を行う。
【００９０】
ステップＳ７０６では、ドメイン３（スジ補正部３０８を含む図３では図示しない画像処理モジュール群）における画像同期信号ｈｓｙｎｃ及び画像有効範囲信号ｈｅｎｂを生成する。ドメイン１及びドメイン２との関係では、画像有効範囲信号ｈｅｎｂの重畳は不可避となる場合が多いため、以下の優先順位に基づき判断を行う。ドメイン１及びステップＳ７０５で決定したドメイン２のそれぞれの画像有効範囲信号ｈｅｎｂの立下り位置がドメイン３のｈｅｎｂの立下り位置との重畳を回避することを第１優先で判断する。次にドメイン１及びドメイン２、ドメイン３のそれぞれの画像有効範囲信号ｈｅｎｂのＬｏｗ（アクティブ）期間が出来る限り重畳しない範囲を選択する判断を行う。
【００９１】
以上のステップに基づく処理により、各ドメインにおける画像同期信号ｈｓｙｎｃ及び画像有効範囲信号ｈｅｎｂを生成が完了する。
【００９２】
・本発明に係る１主走査時間における複数ドメイン同時並列画像処理と消費電力の関係
図８は、本発明に係る複数ドメイン同時並列画像処理と消費電力との関係を説明する図であり、画像処理部（ドメイン１）、メモリ制御部（ドメイン２）及び後段画像処理部（ドメイン３）及び画像処理時の１主走査時間における消費電力を説明する関係は図６と同様であるため、ここでは詳細は省略する。
【００９３】
図８では、各ドメインのｈｓｙｎｃ及びｈｅｎｂの立下り位置を図７に示す処理フローにおいて決定した例を示している。各ドメインにおいてｈｅｎｂの立下りを分散させているため、各ドメインにおける画像処理動作の開始タイミングにおいては消費電力最大となるが、所定期間のリップル後に動作時平均の電力に落ち着いた後に別ドメインの動作開始タイミングが来るため、消費電力の最大値が重畳することはない。つまり、各ドメインが同期で動作させた場合と比較して、ＳＯＣ全体での消費電力の最大値を低減することができる。
【００９４】
ここで、各ドメインのｈｅｎｂ期間、つまり、画像処理有効期間が重畳する期間は消費電力量も大きく、重畳する期間が減少するほど消費電力量も減少する関係となる。そして、ｈｅｎｂの立ち上がり、つまり、１主走査時間における画像処理動作の終了タイミングにおいて、非動作時平均の電力へと推移することは、図６における消費電力の関係と同様である。
【実施例２】
【００９５】
・表裏画像同時読取時の１主走査時間における画像処理
図９に、本発明に係る表裏画像同時読取時の複数ドメイン同時並列画像処理における各ドメインの画像同期信号及び画像有効範囲信号を生成するフローチャートを示す。
【００９６】
ステップＳ９０１では、画像処理ＳＯＣから表裏の画像読取センサユニットへの駆動を開始する。
【００９７】
ステップＳ９０２では、画像処理ＳＯＣにて表裏の画像読取センサユニットからの画像データの取り込みを開始する。
【００９８】
ステップＳ９０３では、ドメイン１−１（図３の画像処理回路群３００）における画像同期信号ｈｓｙｎｃから画像有効範囲信号ｈｅｎｂを出力するまでＣＬＫ数を遅延として設定する。
【００９９】
ステップＳ９０４では、ドメイン１−２（図３の画像処理回路群３１０）における画像同期信号ｈｓｙｎｃから画像有効範囲信号ｈｅｎｂを出力するまでＣＬＫ数を遅延として設定する。表面と裏面の画像データ制御信号は、前述の通り、画像並び替え部３０２及び３１２において、そのタイミングを変更することができるため、本実施例では、表面のｈｓｙｎｃ周期と裏面のｈｓｙｎｃ周期が、１００［ｕｓ］（半位相）ずれるように設定を行う。前述の通り、画像処理有効期間が重畳する期間と消費電力量は比例関係にあるため、表裏の画像処理部での画像処理の開始タイミングを半位相ずらすことで、消費電力の最大値を下げるためである。
【０１００】
ステップＳ９０５では、ドメイン１−１の画像同期信号ｈｓｙｎｃをタイミングの基準とし、カウンタ回路を動作させる。このカウンタはｈｓｙｎｃの立下りエッジを検知することでゼロクリアされ、ｈｓｙｎｃの非アクティブ期間（本実施例では論理＝Ｈｉｇｈの期間）にカウントアップする。
【０１０１】
ステップＳ９０６では、ドメイン２（ＳＤＲＡＭ制御部３０７）における画像同期信号ｈｓｙｎｃ及び画像有効範囲信号ｈｅｎｂを生成する。ドメイン１−１及びドメイン１−２との関係では、画像有効範囲信号ｈｅｎｂが出来る限り重畳しないように設定する。ドメイン１−１及びドメイン２の画像有効範囲信号ｈｅｎｂの重畳が避けられない場合、ドメイン１−１の画像有効範囲信号ｈｅｎｂの立下り位置がドメイン２のｈｅｎｂの立下り位置との重畳を回避することを第１優先で判断する。次に、ドメイン１−２の画像有効範囲信号ｈｅｎｂの立下り位置がドメイン２のｈｅｎｂの立下り位置との重畳を回避することを第２優先で判断する。続いて、ドメイン１−１及びドメイン１−２、ドメイン２の画像有効範囲信号ｈｅｎｂのＬｏｗ（アクティブ）期間が出来る限り重畳しない範囲を選択する判断を行う。３つのドメインが同時例列で動作するため、少なくとも２つのｈｅｎｂのアクティブ期間の重畳は起こりうる。そこで、上記のｈｅｎｂの立下り位置の重畳を回避した上で、ｈｅｎｂのアクティブ期間の重畳する期間を出来る限り低減する位置を検索し、決定する。
【０１０２】
ステップＳ９０７では、ドメイン３（スジ補正部３０８を含む図３では図示しない画像処理モジュール群）における画像同期信号ｈｓｙｎｃ及び画像有効範囲信号ｈｅｎｂを生成する。ドメイン１−１及びドメイン１−２、ドメイン２との関係では、画像有効範囲信号ｈｅｎｂの重畳は不可避となる場合が多いため、以下の優先順位に基づき判断を行う。
ステップＳ９０６で決定したドメイン１−１及びドメイン１−２、ドメイン２のそれぞれの画像有効範囲信号ｈｅｎｂの立下り位置がドメイン３のｈｅｎｂの立下り位置との重畳を回避することを第１優先で判断する。次にドメイン１−１及びドメイン１−２、ドメイン２、ドメイン３のそれぞれの画像有効範囲信号ｈｅｎｂのＬｏｗ（アクティブ）期間が出来る限り重畳しない範囲を選択する判断を行う。
【０１０３】
以上のステップに基づく処理により、各ドメインにおける画像同期信号ｈｓｙｎｃ及び画像有効範囲信号ｈｅｎｂを生成が完了する。
【０１０４】
・本発明に係る表裏画像同時読取時の１主走査時間における複数ドメイン同時並列画像処理と消費電力の関係
図１０は、本発明に係る表裏画像同時読取時の複数ドメイン同時並列画像処理と消費電力との関係を説明する図である。表面画像処理部（ドメイン１−１）、裏面画像処理部（ドメイン１−２）、メモリ制御部（ドメイン２）及び後段画像処理部（ドメイン３）及び画像処理時の１主走査時間における消費電力を説明する関係は図６や図８と同様であるため、ここでは詳細は省略する。
【０１０５】
図１０では、各ドメインのｈｓｙｎｃ及びｈｅｎｂの立下り位置を図９に示す処理フローにおいて決定した例を示している。
【０１０６】
各ドメインにおいてｈｅｎｂの立下りを分散させているため、各ドメインにおける画像処理動作の開始タイミングにおいては消費電力最大となるが、所定期間のリップル後に動作時平均の電力に落ち着いた後に別ドメインの動作開始タイミングが来るため、消費電力の最大値が重畳することはない。つまり、各ドメインが同期で動作させた場合と比較して、ＳＯＣ全体での消費電力の最大値を低減することができる。
【０１０７】
ここで、各ドメインのｈｅｎｂ期間、つまり、画像処理有効期間が重畳する期間は消費電力量も大きく、重畳する期間が減少するほど消費電力量も減少する関係となる。
【０１０８】
そして、ｈｅｎｂの立ち上がり、つまり、１主走査時間における画像処理動作の終了タイミングにおいて、非動作時平均の電力へと推移することは、図６及び図８における消費電力の関係と同様である。
【符号の説明】
【０１０９】
１０１  リーダーユニット、１０２  オートドキュメントフィーダー、１０３  原稿束、
１０４  原稿載置台、１０５  幅規制版、１０６  ピックアップローラー、
１０７  分離パッド、１０８  分離ローラー、
１０９，１１０  第１、第２レジローラー、１１１〜１１６  第１〜第６搬送ローラー、１１７  排紙ローラー、１１８  原稿排紙トレイ、１１９，１２９  白色対向部材、
１２０，１３０  読取ガラス、１２１，１２２，１３１，１３２  光源、
１２３，１２４，１２５，１３３，１３４，１３５  反射ミラー、
１２６，１３６  結像レンズ、１２７，１３７  ラインセンサ、
１２８，１３８  信号処理基板
【図１】
2020010172.tif 000003
【図２】
2020010172.tif 000004
【図３】
2020010172.tif 000005
【図４】
2020010172.tif 000006
【図５】
2020010172.tif 000007
【図６】
2020010172.tif 000008
【図７】
2020010172.tif 000009
【図８】
2020010172.tif 000010
【図９】
2020010172.tif 000011
【図１０】
2020010172.tif 000012