(57)【要約】【課題】スタートパルスである第１パルスの伝送経路等に異常を検出する。【解決手段】表示パネルの駆動回路を制御するタイミングコントローラーは、表示パネルに供給されるデータ信号に同期して生成された第１パルスであって、駆動回路に出力される第１パルスに対する、第２パルスの遅延時間に基づいた遅延値を出力する遅延出力部と、遅延値としきい値とを比較し、当該比較の結果に基づいてエラー信号を出力するエラー出力部と、を有し、第２パルスは、第１パルスに基づいて前記駆動回路から出力されるパルスとする。【選択図】図１
2020134890.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルの駆動回路を制御するタイミングコントローラーであって、
前記表示パネルに供給されるデータ信号に同期して生成された第１パルスであって、前記駆動回路に出力される第１パルスに対する、第２パルスの遅延時間に基づいた遅延値を出力する遅延出力部と、
前記遅延値としきい値とを比較し、当該比較の結果に基づいてエラー信号を出力するエラー出力部と、
を有し、
前記第２パルスは、前記第１パルスに基づいて前記駆動回路から出力されるパルスである
タイミングコントローラー。
【請求項２】
前記第２パルスは、前記第１パルスが前記駆動回路によって転送されるパルスである
請求項１に記載のタイミングコントローラー。
【請求項３】
前記遅延出力部は、
前記第１パルスを計数した計数値を前記第２パルスでリセットする計数回路であり、
前記エラー出力部は、
前記計数値と、しきい値とを比較する比較回路である
請求項１または２に記載のタイミングコントローラー。
【請求項４】
前記遅延出力部は、
前記第１パルスの計数値を前記第２パルスでラッチするラッチ回路と、
前記ラッチ回路の出力と前記計数値との差分値を出力する差分回路と、
を含み、
前記エラー出力部は、
前記差分値と、しきい値とを比較する比較回路である
請求項１または２に記載のタイミングコントローラー。
【請求項５】
前記表示パネルは、複数の走査線を有し、
前記第１パルスは、前記駆動回路による垂直走査の開始を指定する信号であり、
前記駆動回路は、前記第１パルスを順次転送した信号に基づいて、前記複数の走査線を駆動する
請求項１乃至４のいずれかに記載のタイミングコントローラー。
【請求項６】
前記表示パネルは、複数のデータ線を有し、
前記第１パルスは、前記駆動回路による水平走査の開始を指定する信号であり、
前記駆動回路は、前記第１パルスを順次転送した信号に基づいて、前記複数のデータ線を駆動する
請求項１乃至４のいずれかに記載のタイミングコントローラー。
【請求項７】
前記しきい値は変更可能である
請求項１乃至４のいずれかに記載のタイミングコントローラー。
【請求項８】
請求項１乃至７のいずれかに記載のタイミングコントローラーと、
前記駆動回路を含む前記表示パネルと、
を有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばタイミングコントローラーおよび表示装置に関する。
【背景技術】
【０００２】
液晶表示装置などの表示装置においては、表示パネルの走査線をＹドライバーによって駆動し、データ線をＸドライバーによって駆動する構成が一般的である。また、このような表示装置では、ホスト装置で生成された映像データをタイミングコントローラーと呼ばれる回路に一旦入力し、当該タイミングコントローラーが表示パネルの駆動に必要なタイミング信号を生成し、映像データを変換したデータ信号をタイミング信号に同期して表示パネルに供給する構成も一般的である。
【０００３】
このような表示装置を検査する方法として、例えばタイミング信号の１つであるスタートパルスの波形を、検査対象とする信号の異常を反映させて変形させ、当該変形させた信号に基づいて判定する技術が挙げられる（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１８−１０９７０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記技術では、スタートパルスの伝送経路に異常がない状態を前提とする。このため、上記技術では、例えばスタートパルスの伝送経路等に異常があっても、その異常状態を検出することができない、という課題があった。
【課題を解決するための手段】
【０００６】
本発明の一態様に係るタイミングコントローラーは、表示パネルの駆動回路を制御するタイミングコントローラーであって、前記表示パネルに供給されるデータ信号に同期して生成された第１パルスであって、前記駆動回路に出力される第１パルスに対する、第２パルスの遅延時間に基づいた遅延値を出力する遅延出力部と、前記遅延値としきい値とを比較し、当該比較の結果に基づいてエラー信号を出力するエラー出力部と、を有し、前記第２パルスは、前記第１パルスに基づいて前記駆動回路から出力されるパルスである。
【図面の簡単な説明】
【０００７】
【図１】タイミングコントローラーを含む表示装置の構成を示す図である。
【図２】タイミングコントローラーの構成を示すブロック図である。
【図３】タイミングコントローラーの検査動作を示す図である。
【図４】タイミングコントローラーの検査動作を示す図である。
【図５】タイミングコントローラーの検査動作を示す図である。
【図６】タイミングコントローラーの検査動作を示す図である。
【図７】タイミングコントローラーの要部構成を示すブロック図である。
【図８】タイミングコントローラーの検査動作を示す図である。
【図９】タイミングコントローラーの検査動作を示す図である。
【発明を実施するための形態】
【０００８】
以下、一実施形態に係るタイミングコントローラーについて図面を参照して説明する。
ただし、各図において、各部の寸法及び縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【０００９】
図１は、第１実施形態に係るタイミングコントローラー２０を含む表示装置１の構成を示す図である。この図に示されるように、表示装置１は、ホスト装置１０、タイミングコントローラー２０および表示パネル３を含む。なお、図では簡略化のために、ホスト装置１０が「ＨＯＳＴ」と表記され、タイミングコントローラー２０が「ＴＣＯＮ」と表記されている。
【００１０】
ホスト装置１０は、プログラムに従って各種の演算処理や制御処理等を実行して、表示パネル３に表示させるための映像データＶdataを生成し、クロック信号Ｃlkに同期してタイミングコントローラー２０に供給する。なお、映像データＶdataおよびクロック信号Ｃlkは、例えばＬＶＤＳでホスト装置１０からタイミングコントローラー２０に供給される。ＬＶＤＳは、Low Voltage Differential Signalingの略である。
【００１１】
タイミングコントローラー２０は、ホスト装置１０から映像データＶdataおよびクロック信号Ｃlkを受信する一方で、表示パネル３を駆動するためのタイミング信号を生成し、受信した映像データＶdataをアナログのデータ信号Ｖsigに変換し、変換したデータ信号Ｖsigを生成したタイミング信号に同期して、表示パネル３に供給する。
ここで、タイミング信号は、表示パネル３を垂直走査および水平走査するための信号である。具体的には、タイミング信号には、表示パネル３に対する垂直走査の開始を指定するパルスＳtv_in、当該パルスＳtv_inを転送するためのクロック信号Ｃly、水平走査の開始を指定するパルスＳth_in、当該パルスＳth_inを転送するためのクロック信号Ｃlxなどがある。
なお、タイミングコントローラー２０は、後述する異常を検出した場合には、エラー信号Ｅrr_V、Ｅrr_HをＨレベルで出力して、表示パネル３等に不具合があることを通知する。
【００１２】
表示パネル３には、複数の走査線３１２が図において横方向に沿って設けられ、複数のデータ線３１４が図において縦方向に沿って、上記複数本の走査線３１２と絶縁が保たれて設けられる。表示パネル３には、走査線３１２とデータ線３１４との交差に対応して、図示省略された液晶表示素子が設けられる。なお、液晶表示素子は、周知のように保持電圧に応じて透過率または反射率が変化するので、画素として機能する。このため、走査線３１２とデータ線３１４とが交差する領域が画素の配列領域、すなわち、表示エリア３００となる。
【００１３】
表示パネル３において表示エリア３００の外側には、駆動回路３０が設けられる。駆動回路３０は、Ｙドライバー３２ａおよび３２ｂと、Ｘドライバー３４ａ、３４ｂおよび３４ｃとに大別される。
【００１４】
Ｙドライバー３２ａおよび３２ｂは、図示省略されたシフトレジスタを含む。Ｙドライバー３２ａは、表示エリア３００を図１において仮想的に上下に二分割した場合に、上エリアに属する走査線３１２を駆動し、Ｙドライバー３２ｂは、下エリアに属する走査線３１２を駆動する。Ｙドライバー３２ａは、シフトレジスタの初段に入力されたパルスをクロック信号Ｃlyによって順次シフトして、上半分のエリアにおける走査線３１２に走査信号として供給する一方、シフトレジスタの最終段からのパルスをＹドライバー３２ｂに出力する。Ｙドライバー３２ｂは、Ｙドライバー３２ｂから出力されたパルスをクロック信号Ｃlyによって順次シフトして、下半分のエリアにおける走査線３１２に走査信号として供給する一方、シフトレジスタの最終段からパルスを出力する。
本実施形態において、Ｙドライバー３２ａにおけるシフトレジスタの初段に入力されるパルスは、タイミングコントローラー２０からのパルスＳtv_inであり、Ｙドライバー３２ｂにおけるシフトレジスタの最終段から出力されるパルスは、パルスＳtv_outである。
【００１５】
Ｘドライバー３４ａ、３４ｂおよび３４ｃは、シフトレジスタおよびスイッチを含み、このうち、Ｘドライバー３４ａは、表示エリア３００を図１において仮想的に左中右に三分割した場合に、左エリアに属するデータ線３１４を駆動し、Ｘドライバー３４ｂは、中エリアに属するデータ線３１４を駆動し、Ｘドライバー３４ｃは、中エリアに属するデータ線３１４を駆動する。Ｘドライバー３４ａは、シフトレジスタの初段に入力されたパルスをクロック信号Ｃlxによって順次シフトした信号にしたがって、データ信号Ｖsigをサンプリングし、左エリアにおけるデータ線３１４にデータ信号として供給する一方、シフトレジスタの最終段からパルスをＸドライバー３４ｂに出力する。Ｘドライバー３４ｂは、Ｘドライバー３４ａから出力されたパルスをクロック信号Ｃlxによって順次シフトした信号にしたがって、データ信号Ｖsigをサンプリングし、中エリアにおけるデータ線３１４にデータ信号として供給する一方、シフトレジスタの最終段からパルスをＸドライバー３４ｃに出力する。Ｘドライバー３４ｃは、Ｘドライバー３４ｂから出力されたパルスをクロック信号Ｃlxによって順次シフトした信号にしたがって、データ信号Ｖsigをサンプリングし、右エリアにおけるデータ線３１４にデータ信号として供給する一方、シフトレジスタの最終段からパルスを出力する。
本実施形態において、Ｘドライバー３４ａにおけるシフトレジスタの初段に入力されるパルスは、タイミングコントローラー２０からのパルスＳth_inであり、Ｘドライバー３４ｃにおけるシフトレジスタの最終段から出力されるパルスは、パルスＳth_outである。
なお、図１では、タイミングコントローラー２０と、Ｙドライバー３２ａおよび３２ｂと、Ｘドライバー３４ａ、３４ｂおよび３４ｃとが別体である例を示しているが、これらについては例えば一体構造の集積回路であっても良い。
【００１６】
図２は、タイミングコントローラー２０の構成を示す図である。この図に示されるように、タイミングコントローラー２０は、変換回路２１０、検査回路２２０および２３０を含む。検査回路２２０は、計数回路２２２および比較回路２２４を含み、検査回路２３０は、計数回路２３２および比較回路２３４を含む。なお、図では簡略化のために、変換回路２１０が「ＣＯＮＶ」と表記され、計数回路２２２、２３２が「ＣＮＴＲ」と表記され、比較回路２２４、２３４が「ＣＭＰ」と表記されている。
【００１７】
変換回路２１０は、ホスト装置１０から供給される映像データＶdataをデータ信号Ｖsigに変換するとともに、タイミング信号であるパルスＳtv_in、クロック信号Ｃly、パルスＳth_in、クロック信号Ｃlxを生成する。なお、変換回路２１０は、映像データＶdataをデータ信号Ｖsigに変換する際に、ガンマ補正やオーバードライブなどの処理を施してもよい。
【００１８】
検査回路２２０において、計数回路２２２は、変換回路２１０から出力されるパルスＳtv_inの立ち上がりをアップカウントして、当該アップカウントした計数値Ｃn_Vを出力する。計数回路２２２による計数値Ｃn_Vは、Ｙドライバー３２ｂからのパルスＳtv_outによってリセットされる。また、計数値Ｃn_Vの初期値はゼロである。
なお、図において、計数回路２２２は、パルスＳtv_outを直接入力しているが、内部クロックによって取り込んで、当該取り込んだ信号によって計数値Ｃn_Vをリセットする構成でもよい。
比較回路２２４は、計数値Ｃn_Vがレジスタ２４０から読み出された値Ｖ_thよりも大きい場合、エラー信号Ｅrr_VをＨレベルで出力し、それ以外の場合、エラー信号Ｅrr_VをＬレベルで出力する。
【００１９】
検査回路２３０において、計数回路２３２は、変換回路２１０から出力されるパルスＳth_inの立ち上がりをアップカウントして、当該アップカウントした計数値Ｃn_Hを出力する。計数回路２３２による計数値Ｃn_Hは、Ｘドライバー３４ｃからのパルスＳth_outによってリセットされる。また、計数値Ｃn_Hの初期値はゼロである。
なお、図において、計数回路２３２は、パルスＳth_outを直接入力しているが、内部クロックによって取り込んで、当該取り込んだ信号によって計数値Ｃn_Hをリセットする構成でもよい。
比較回路２３４は、計数値Ｃn_Hがレジスタ２４０から読み出された値Ｈ_thよりも大きい場合、エラー信号Ｅrr_HをＨレベルで出力し、それ以外の場合、エラー信号Ｅrr_HをＬレベルで出力する。
【００２０】
なお、計数回路２２２、２３２は、本実施形態では、パルスの立ち上がりでアップカウントするが、立ち下がりでカウントする構成でもよいし、アップカウントではなく、ダウンカウントする構成としてもよい。
【００２１】
レジスタ２４０は、例えばＥＥＰＲＯＭなどの不揮発性メモリーであり、値Ｖ_th、Ｈ_thを記憶する。ここで、ＥＥＰＲＯＭは、Electrically Erasable Programmable Read Only Memoryの略である。
なお、レジスタ２４０からの値Ｖ_th、Ｈ_thは、例えば図示省略した制御装置によって読み出され、図示省略した回路によってラッチされる。また、本実施形態において、レジスタ２４０に記憶される値Ｖ_th、Ｈ_thは、上記制御装置によって書換可能な構成となっている。本実施形態において、値Ｖ_thは例えば「２」であり、値Ｈ_thについても例えば「２」である。値Ｖ_th、Ｈ_thの意味については後述する。また、レジスタ２４０については、タイミングコントローラー２０に対して外付けの構成であってもよい。
【００２２】
図３および図４は、タイミングコントローラー２０による垂直走査の検査動作を示す図である。
図３または図４に示されるように、パルスＳtv_inが変換回路２１０によって一垂直走査期間１Ｖ毎に出力される。表示パネル３を垂直走査するための回路や配線等が正常であれば、変換回路２１０から出力されたパルスＳtv_inは、ある程度の期間が経過した後に検査回路２２０にパルスＳtv_outとして戻る。
【００２３】
パルスＳtv_inによって表示パネル３の垂直走査が開始されてから、パルスＳtv_outがタイミングコントローラー２０に戻るまでの期間は、ほぼ一垂直走査期間１Ｖに相当する期間であるが、実際には、上記回路や配線などに起因した遅延が存在する。このため、ある程度の期間とは、実際には、上記遅延を考慮すると一垂直走査期間１Ｖ以上の期間であって、二垂直走査期間２Ｖ未満の期間が好ましい。
【００２４】
表示パネル３を垂直走査するための回路や配線が正常である場合、図３に示されるように、時刻t11にて出力されたパルスＳtv_inは、二垂直走査期間２Ｖ以内にパルスＳtv_outとして戻ってくる。この場合、計数値Ｃn_Vは、パルスＳtv_inによってアップカウントされるものの、パルスＳtv_outによってリセットされるので、「２」を超えることはない。このため、正常であれば、比較回路２２４から出力されるエラー信号Ｅrr_Vは、Ｌレベルを維持することになる。
【００２５】
表示パネル３を垂直走査するための回路や配線に断線などの異常がある場合、図４に示されるように、時刻t11にて出力されたパルスＳtv_inは、二垂直走査期間２Ｖ以内にパルスＳtv_outとして戻ってこない。この場合、計数値Ｃn_Vは、パルスＳtv_outによってリセットされないので、パルスＳtv_inのアップカウントによって増加し続ける。このため、計数値Ｃn_Vが「２」を超えた時刻ｔ12にて、エラー信号Ｅrr_Vは、ＬレベルからＨレベルに転じることになる。
【００２６】
図５および図６は、タイミングコントローラー２０による水平走査の検査動作を示す図である。
なお、水平走査の検査動作についても、対象とするパルスが異なるだけで、垂直走査の検査動作と同様となる。
【００２７】
タイミングコントローラー２０は、図５または図６に示されるように、パルスＳth_inを一水平走査期間１Ｈ毎に出力する。表示パネル３を水平走査するための回路や配線等が正常であれば、タイミングコントローラー２０から出力されたパルスＳth_inは、上記ある程度の期間とは別の期間が経過した後にタイミングコントローラー２０にパルスＳth_outとして戻る。
【００２８】
なお、パルスＳth_inによって表示パネル３の水平走査が開始されてから、パルスＳth_outとしてタイミングコントローラー２０に戻るまでの期間は、ほぼ一水平走査期間１Ｈに相当する期間であるが、実際には、上記回路や配線などに起因した遅延が存在する。このため、別の期間とは、実際には、上記遅延を考慮して一水平走査期間１Ｈ以上の期間であって、二水平走査期間２Ｈ未満の期間が好ましい。
【００２９】
表示パネル３を水平走査するための回路や配線が正常である場合、図５に示されるように、時刻t21にて出力されたパルスＳth_inは、二水平走査期間２Ｈ以内にパルスＳth_outとして戻ってくる。この場合、計数値Ｃn_Hは、パルスＳth_inによってアップカウントされるものの、パルスＳth_outによってリセットされるので、「２」を超えることはない。このため、正常であれば、比較回路２２４から出力されるエラー信号Ｅrr_Hは、Ｌレベルを維持することになる。
【００３０】
表示パネル３を水平走査するための回路や配線に断線などの異常がある場合、図６に示されるように、時刻t21にて出力されたパルスＳth_inは、二水平走査期間２Ｈ以内にパルスＳth_outとして戻ってこない。この場合、計数値Ｃn_Hは、パルスＳth_outによってリセットされないので、パルスＳth_inのアップカウントによって増加し続ける。このため、計数値Ｃn_Hが「２」を超えた時刻ｔ22にて、エラー信号Ｅrr_Hは、ＬレベルからＨレベルに転じることになる。
【００３１】
エラー信号Ｅrr_VまたはＥrr_HがＨレベルになると、エラー処理が実行される。エラー処理としては、具体的には、タイミングコントローラー２０における変換回路２１０がタイミング信号の生成を停止する処理や、ホスト装置１０が、映像データＶdataの出力を停止する処理、表示パネル３を走査するための回路や配線に異常がある旨を警告ランプの点灯や音声で通知する処理などが挙げられる。
【００３２】
本実施形態において、パルスＳtv_inを第１パルスの一例とし、パルスＳtv_outを第２パルスの一例とした場合、計数回路２２２は、パルスＳtv_inをカウントした計数値Ｃn_VをパルスＳtv_outでリセットするので、当該計数値Ｃn_Vは、パルスＳtv_in対するパルスＳtv_outの遅延時間を示すことになる。このため、計数回路２２２は、遅延出力部の一例となり、比較回路２２４は、遅延時間を示す計数値Ｃn_Vとしきい値Ｖ_thとを比較し、当該比較の結果に基づいてエラー信号Ｅrr_Vを出力するので、エラー出力部の一例となる。
また、本実施形態では、パルスＳth_inを第１パルスの一例とし、パルスＳth_outを第２パルスの一例とした場合、計数回路２３２は、パルスＳth_inをカウントした計数値Ｃn_HをパルスＳth_outでリセットするので、当該計数値Ｃn_Hは、パルスＳth_in対するパルスＳth_outの遅延時間を示すことになる。このため、計数回路２３２は、遅延出力部の一例となり、比較回路２３４は、遅延時間を示す計数値Ｃn_Hとしきい値Ｈ_thとを比較し、当該比較の結果に基づいてエラー信号Ｅrr_Hを出力するので、エラー出力部の一例となる。
本実施形態によれば、表示パネル３を垂直走査または水平走査するための回路や配線に異常がある場合、走査の開始から、二垂直走査期間２Ｖまたは二水平走査期間２Ｈ以内に当該異常を検出することができる。このため、エラー処理を迅速に実行することができる。
【００３３】
第１実施形態においては、パルスＳtv_inに対するパルスＳtv_outの遅延、または、パルスＳth_inに対するパルスＳth_outの遅延がしきい値を超えていることで、垂直走査または水平走査についての異常を検出する。この検出は、換言すれば、次のような検出である、ということができる。
すなわち、タイミングコントローラー２０において、図３に示されるように時間の順でパルスＳtv_inの（ａ）、（ｂ）および（ｃ）が出力される場合に、パルスＳtv_inの（ｃ）が出力されるよりも前に、パルスＳtv_outの（ａ）が入力されれば正常であると検出される。一方、タイミングコントローラー２０において、図４に示されるようにパルスＳtv_inの（ｃ）が出力されても、パルスＳtv_outが入力されなければ異常であると検出される。同様に、タイミングコントローラー２０において、図５に示されるように時間の順でパルスＳth_inの（ａ）、（ｂ）および（ｃ）が出力される場合に、パルスＳth_inの（ｃ）が出力されるよりも前に、パルスＳth_outの（ａ）が入力されれば正常であると検出される。一方、タイミングコントローラー２０において、図６に示されるように、パルスＳth_inの（ｃ）が出力されても、パルスＳth_outが入力されなければ異常であると検出される。
【００３４】
また、第１実施形態では、計数値Ｃn_VをパルスＳtv_outでリセットする構成であるので、ある時点まで垂直走査が正常であっても、表示の途中で垂直走査に異常が発生すれば、その異常から二垂直走査期間２Ｖ以内で当該異常を検出することができる。この検出は、換言すれば、次のような検出である、ということができる。
すなわち、タイミングコントローラー２０において、図３に示されるように時間の順でパルスＳtv_inの（ａ）、（ｂ）、（ｃ）…が出力される場合に、二垂直走査期間２Ｖ以内の遅延で、パルスＳtv_inの（ａ）、（ｂ）、（ｃ）…が入力されれば正常であると検出される。一方、この場合に、二垂直走査期間２Ｖ以内の遅延であっても、パルスＳtv_outの（ａ）、（ｂ）、（ｃ）…が１つでも欠けていれば異常であると検出される。
同様に、第１実施形態では、計数値Ｃn_HをパルスＳth_outでリセットする構成であるので、ある時点まで水平走査が正常であっても、表示の途中で水平走査に異常が発生すれば、その異常から二水平走査期間２Ｈ以内で当該異常を検出することができる。この検出は、換言すれば、次のような検出である、ということができる。
すなわち、タイミングコントローラー２０において、図５に示されるように時間の順でパルスＳth_inの（ａ）、（ｂ）、（ｃ）…が出力される場合に、二水平走査期間２Ｈ以内の遅延で、パルスＳth_inの（ａ）、（ｂ）、（ｃ）…が入力されれば正常であると検出される。一方、この場合に、二水平走査期間２Ｈ以内の遅延であっても、パルスＳth_outの（ａ）、（ｂ）、（ｃ）…が１つでも欠けていれば異常であると検出される。
なお、本実施形態では、パルスＳtv_inまたはパルスＳth_inを第１パルスの一例として説明したが、データ信号Ｖsigに同期する同期信号を第１パルスの一例としてもよい。例えば、タイミングコントローラー２０が、データ信号Ｖsigに同期する同期信号を第１パルスの一例としてＸドライバー３４ａに出力し、Ｘドライバー３４ｃから出力されるパルスを第２パルスの一例であるパルスＳtv_outとして入力する構成としてもよい。この構成では、Ｘドライバー３４が同期信号に基づいてパルスＳtv_inに相当するスタートパルスを生成し、当該スタートパルスがＸドライバー３４ｂ、３４ｃに供給される。
【００３５】
次に、第２実施形態に係るタイミングコントローラー２０について説明する。
【００３６】
図７は、第２実施形態に係るタイミングコントローラー２０の要部を示す図である。この図において、タイミングコントローラー２０は検査回路２５０を含み、変換回路２１０はカウンター２１５を含む。
計数回路２１５は、図２における計数回路２２２と同様に、パルスＳtv_inの立ち上がりをアップカウントして、当該アップカウントした計数値Ｃn_Vを出力する。ただし、計数回路２１５においては、計数回路２２２とは異なり、計数値Ｃn_Vが初期値のゼロからパルスＳtv_outによってリセットされない構成となっている。なお、計数回路２１５には、例えば変換回路２５０に含まれる汎用のカウンターが用いられる。
【００３７】
検査回路２５０において、ラッチ回路２５２は、計数回路２１５から出力される計数値Ｃn_Vを、Ｙドライバー３２ｂからのパルスＳtv_outの立ち上がりによってラッチし、当該ラッチした結果である計数値Ｌcn_Vを出力する。
差分回路２５３は、パルスＳtv_inの立ち上がりのタイミングにおいて、計数値Ｃn_Vから計数値Ｌcn_Vを減算した値Ｄef_Vを出力する。
比較回路２５４は、値Ｄef_Vがしきい値Ｖ_thよりも大きい場合、エラー信号Ｅrr_VをＨレベルで出力し、それ以外の場合、エラー信号Ｅrr_VをＬレベルで出力する。
なお、タイミングコントローラー２０には、図２における検査回路２３０に相当する回路、すなわち水平走査を検査するための回路も設けられるが、図示省略されている。また、図７では、ラッチ回路２５２が「ＬＡＴ」と表記され、差分回路２５３が「ＤＥＦ」と表記されている。
【００３８】
図８および図９は、検査回路２５０による垂直走査の検査動作を示す図である。
図８または図９に示されるように、パルスＳtv_inが一垂直走査期間１Ｖ毎に出力される。表示パネル３を垂直走査するための回路や配線等が正常であれば、パルスＳtv_inは、ある程度の期間が経過した後に検査回路２５０にパルスＳtv_outとして戻る。
【００３９】
表示パネル３を垂直走査するための回路や配線が正常である場合、図８に示されるように、時刻t31にて出力されたパルスＳtv_inは、二垂直走査期間２Ｖ以内にパルスＳtv_outとして戻ってくる。この場合、計数値Ｃn_Vは、計数回路２５１によってパルスＳtv_inの立ち上がりにてアップカウントされ、当該計数値Ｃn_Vは、ラッチ回路２５２によってパルスＳtv_outの立ち上がりにてラッチされて、計数値Ｌcn_Vとして出力される。このため、計数値Ｃn_Vから計数値Ｌcn_Vを減算した値Ｄef_Vは、パルスＳtv_in対するパルスＳtv_outの遅延時間を示すことになる。この場合、値Ｄef_Vが「２」を超えることはないので、比較回路２５４から出力されるエラー信号Ｅrr_Vは、Ｌレベルを維持することになる。
【００４０】
表示パネル３を垂直走査するための回路や配線に断線などの異常がある場合、図９に示されるように、時刻t31にて出力されたパルスＳtv_inは、二垂直走査期間２Ｖ以内にパルスＳtv_outとして戻ってこない。この場合、ラッチ回路２５２は、計数値Ｃn_Vをラッチできないので、計数値Ｌcn_Vは、初期値のゼロから変更されない。このため、差分回路２５３によって出力される値Ｄef_Vは、計数値Ｃn_Vの増加に追従して、増加し続ける。このため、値Ｄef_Vが「２」を超えた時刻ｔ32にて、エラー信号Ｅrr_Vは、ＬレベルからＨレベルに転じることになる。
なお、図示省略した検査回路２３０に相当する回路については、垂直走査と水平走査との違いだけである。
【００４１】
第２実施形態において、パルスＳtv_inを第１パルスの一例とし、パルスＳtv_outを第２パルスの一例とした場合、計数値Ｃn_Vから計数値Ｌcn_Vを減算した値Ｄef_Vは、パルスＳtv_in対するパルスＳtv_outの遅延時間を示すことになる。このため、差分回路２５３は、遅延出力部の一例となり、比較回路２５４は、遅延時間を示す値Ｄef_Vとしきい値Ｖ_thとを比較し、当該比較の結果に基づいてエラー信号Ｅrr_Vを出力するので、エラー出力部の一例となる。
なお、パルスＳtv_inをパルスＳth_inに、パルスＳtv_outをパルスＳth_outに置き換えれば、同様にして、表示パネル３を水平走査するための回路や配線に断線などの異常を検出することができる。
【００４２】
第２実施形態によれば、第１実施形態と同様に、表示パネル３を垂直走査または水平走査するための回路や配線に異常がある場合、二垂直走査期間２Ｖまたは二水平走査期間２Ｈ以内に当該異常を検出することができる。このため、エラー処理を迅速に実行することができる。
また、第２実施形態によれば、第１実施形態と比較して、パルスＳtv_inをカウントする計数回路２１５を新たに検査回路２５０に設ける必要がないので、タイミングコントローラー２０の簡易化を図ることができる。
【００４３】
なお、第１実施形態および第２実施形態では、Ｘドライバー３４ａ、３４ｂ、３４ｃは、パルスＳth_inをクロック信号Ｃlxによって順次シフトした信号にしたがって、データ信号Ｖsigをサンプリングし、データ線３１４にデータ信号として供給する、いわゆる点順次の構成とした。これに限られず、データ信号Ｖsigを複数のチャンネルに分け、チャンネル毎にデータ信号を供給する、いわゆる相展開の構成としてもよい。
【００４４】
また、表示パネル３をＹドライバー３２ａ、３２ｂの２個によって垂直走査し、Ｘドライバー３４ａ、３４ｂ、３４ｃの３個によって水平走査する構成としたが、垂直走査または水平走査するためのドライバー数については１または複数であればよい。
表示パネル３については画素に液晶表示素子を用いた液晶パネルに限られず、有機発光素子を用いた有機発光パネルを用いてもよい。
【符号の説明】
【００４５】
１…表示装置、３…表示パネル、１０…ホスト装置、２０…タイミングコントローラー、３０…駆動回路、３２ａ、３２ｂ…Ｙドライバー、３４ａ、３４ｂ、３４ｃ…Ｘドライバー、２２２、２３２、２５１…計数回路、２２４、２３４、２５４…比較回路、２５２…ラッチ回路、２５４…差分回路。
【図１】
2020134890.tif 000003
【図２】
2020134890.tif 000004
【図３】
2020134890.tif 000005
【図４】
2020134890.tif 000006
【図５】
2020134890.tif 000007
【図６】
2020134890.tif 000008
【図７】
2020134890.tif 000009
【図８】
2020134890.tif 000010
【図９】
2020134890.tif 000011