(57)【要約】      （修正有）【課題】増幅率に影響を与えることなく入力トランジスタのオフセット電圧を小さくすることができる差動増幅回路を提供する。【解決手段】差動増幅回路は、第１入力端子ＩＮ１に入力された信号をゲートに受ける第１入力トランジスタ１と、第２入力端子ＩＮ２に入力された信号をゲートに受ける第２入力トランジスタ２と、第１入力端子と第１入力トランジスタのゲートの間と、第２入力端子と第２入力トランジスタのゲートの間の少なくとも一方に接続されオフセット電圧を調整する可変抵抗回路１２、１３とを備える。【選択図】図１
2020010088.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子に入力された信号をゲートに受ける第１入力トランジスタと、
第２入力端子に入力された信号をゲートに受ける第２入力トランジスタと、
前記第１入力端子と前記第１入力トランジスタのゲートの間と、前記第２入力端子と前記第２入力トランジスタのゲートの間の少なくとも一方に接続され、発生する調整電圧によって前記入力トランジスタのオフセット電圧を調整するオフセット電圧調整回路と、
を備えることを特徴とする差動増幅回路。
【請求項２】
前記オフセット電圧調整回路は、
前記入力端子と前記入力トランジスタのゲートの間に直列に接続された複数の抵抗を有する可変抵抗回路と、前記可変抵抗回路と前記入力トランジスタのゲートの接続点に接続され、前記可変抵抗回路に電流を流す電流源と、を備え、
前記可変抵抗回路に前記電流源の電流が流れることによって前記調整電圧が発生する
ことを特徴とする請求項１の記載の差動増幅回路。
【請求項３】
前記オフセット電圧調整回路は、
前記入力端子と前記入力トランジスタのゲートの間に接続された抵抗と、前記抵抗と前記入力トランジスタのゲートの間に接続され、前記抵抗に電流を流す可変電流源と、を備え、
前記抵抗に前記可変電流源の電流が流れることによって前記調整電圧が発生する
ことを特徴とする請求項１の記載の差動増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動増幅回路に関する。
【背景技術】
【０００２】
差動増幅回路は、２つ入力端子に入力された信号の差を増幅する回路である。差動増幅回路を構成する入力トランジスタにばらつきが生じると、差動増幅回路の出力信号にオフセット電圧が生じる。特許文献１には、オフセット電圧が小さくなるように調整を行うオフセット電圧調整回路を備えた差動増幅回路が開示されている。
【０００３】
図４は、特許文献１で開示された差動増幅回路を示す回路図である。従来の差動増幅回路は、入力トランジスタ１、２と、ＰＭＯＳトランジスタ３、４と、電流源５と、オフセット電圧調整回路６を備えている。
従来の差動増幅回路は、オフセット電圧調整回路６のヒューズを選択的に切断して、入力トランジスタ１、２と電流源５の間の抵抗値を調整することで、オフセット電圧を小さくすることが出来る。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−６７１８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の差動増幅回路は、オフセット電圧調整回路６が入力トランジスタの電流経路に備えられているので、ヒューズの切断によって入力トランジスタの電流経路の抵抗値が変化して、従って差動増幅回路の増幅率が変化するという課題がある。
【０００６】
本発明は、増幅率に影響を与えることなく入力トランジスタのオフセット電圧を小さくすることが可能な差動増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の差動増幅回路は、
第１入力端子に入力された信号をゲートに受ける第１入力トランジスタと、
第２入力端子に入力された信号をゲートに受ける第２入力トランジスタと、
前記第１入力端子と前記第１入力トランジスタのゲートの間と、前記第２入力端子と前記第２入力トランジスタのゲートの間の少なくとも一方に接続されたオフセット電圧調整回路と、を備えることを特徴とする
【発明の効果】
【０００８】
本発明の差動増幅回路によれば、オフセット電圧調整回路が入力トランジスタのゲートに備えられているため、入力トランジスタの電流経路の抵抗値が変化しないので、増幅率に影響を与えることなく、入力トランジスタのオフセット電圧を小さくすることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態の差動増幅回路を示す回路図である。
【図２】第２の実施形態の差動増幅回路を示す回路図である。
【図３】第２の実施形態の差動増幅回路の他の例を示す回路図である。
【図４】従来の差動増幅回路を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら本発明を実施するための形態について詳細に説明する。
図１は、本発明の第１の実施形態の差動増幅回路を示す回路図である。
本実施形態の差動増幅回路は、入力トランジスタ１、２と、ＰＭＯＳトランジスタ３、４と、電流源５、１０、１１と、抵抗回路とヒューズ回路を有する可変抵抗回路１２、１３を備えている。可変抵抗回路１２、１３と電流源１０、１１は、オフセット電圧調整回路を構成している。
【００１１】
ＰＭＯＳトランジスタ３、４はカレントミラー回路を構成しており、電源端子ＶＤＤと入力トランジスタ１及び入力トランジスタ２のドレインに接続されている。電流源５は、入力トランジスタ１及び入力トランジスタ２のソースとＧＮＤ端子の間に接続されている。
【００１２】
可変抵抗回路１２は、入力端子ＩＮ１と入力トランジスタ１のゲートの間に接続されている。可変抵抗回路１３は、入力端子ＩＮ２と入力トランジスタ２のゲートの間に接続されている。電流源１０は、入力トランジスタ１のゲートとＧＮＤ端子の間に接続されている。電流源１１は、入力トランジスタ２のゲートとＧＮＤ端子の間に接続されている。出力端子ＯＵＴは、入力トランジスタ２のドレインに接続されている。
【００１３】
可変抵抗回路１２は、ヒューズが切断された抵抗に電流源１０の電流が流れることによって電圧が降下して、入力トランジスタ１のゲート電圧を調整する。可変抵抗回路１３は、ヒューズが切断された抵抗に電流源１１の電流が流れることによって電圧が降下して、入力トランジスタ２のゲート電圧を調整する。即ち、可変抵抗回路１２（１３）の抵抗値と電流源１０（１１）の電流値によって調整電圧Ｖａｄｊが決定される。
【００１４】
次に、本実施形態の差動増幅回路のオフセット電圧の調整方法について説明する。
入力端子ＩＮ１にバイアス電圧Ｖ１を入力して、入力端子ＩＮ２の電圧を０Ｖから除々に上昇させ、出力端子ＯＵＴの電圧が低下したときの入力端子ＩＮ２の電圧をＶ２とする。このときの電圧Ｖ１と電圧Ｖ２の差がオフセット電圧Ｖｏｆであり、例えばＶｏｆ＝Ｖ１−Ｖ２と表わすことが出来る。
【００１５】
このオフセット電圧Ｖｏｆが相殺される調整電圧Ｖａｄｊになるように、可変抵抗回路１２または１３のヒューズを適宜選択して切断する。例えば、オフセット電圧Ｖｏｆが正の値（Ｖ１＞Ｖ２）になった場合は、可変抵抗回路１２のヒューズを切断する。また、オフセット電圧Ｖｏｆが負の値（Ｖ２＞Ｖ１）になった場合は、可変抵抗回路１３のヒューズを切断する。
【００１６】
以上説明したように、第1の実施形態の差動増幅回路は、オフセット電圧調整回路が入力トランジスタのゲートに備えられているため、入力トランジスタの電流経路の抵抗値が変化しないので、増幅率に影響を与えることなく、入力トランジスタのオフセット電圧を小さくすることができる。
【００１７】
次に、図２を参照して、第２の実施形態の差動増幅回路について説明する。
【００１８】
第２の実施形態の差動増幅回路は、オフセット電圧調整回路として、可変抵抗回路１２、１３の代わりに抵抗２２、２３を備え、電流源１０、１１の代わりに可変電流源２０、２１を備えた構成になっている。
【００１９】
その他の構成については、第１の実施形態と同様であるため、同一の構成要素には同一の符号を付して、その説明は適宜省略する。
【００２０】
抵抗２２は、入力端子ＩＮ１と入力トランジスタ１のゲートの間に接続されている。抵抗２３は、入力端子ＩＮ２と入力トランジスタ２のゲートの間に接続されている。可変電流源２０は、入力トランジスタ１のゲートとＧＮＤ端子の間に接続されている。可変電流源２１は、入力トランジスタ２のゲートとＧＮＤ端子の間に接続されている。
【００２１】
可変電流源２０、２１は、電流源と、カレントミラー回路を構成するＮＭＯＳトランジスタと、ヒューズで構成されている。可変電流源２０は、カレントミラー回路を構成するＮＭＯＳトランジスタに接続されたヒューズの切断によって電流量を調整する。可変電流源２１も同様である。
【００２２】
抵抗２２は、可変電流源２０の電流が流れることによって電圧が降下して、入力トランジスタ１のゲート電圧を調整する。抵抗２３は、可変電流源２１の電流が流れることによって電圧が降下して、入力トランジスタ２のゲート電圧を調整する。即ち、抵抗２２（２３）の抵抗値と可変電流源２０（２１）の電流値によって調整電圧Ｖａｄｊが決定される。
【００２３】
次に、本実施形態の差動増幅回路のオフセット電圧の調整方法について説明する。
オフセット電圧Ｖｏｆが相殺される調整電圧Ｖａｄｊになるように、可変電流源２０または２１のヒューズを適宜選択して切断する。例えば、オフセット電圧Ｖｏｆが正の値（Ｖ１＞Ｖ２）になった場合は、可変電流源２１のヒューズを切断する。また、オフセット電圧Ｖｏｆが負の値（Ｖ２＞Ｖ１）になった場合は、可変電流源２０のヒューズを切断する。
【００２４】
以上説明したように、第２の実施形態の差動増幅回路は、オフセット電圧調整回路が入力トランジスタのゲートに備えられているため、入力トランジスタの電流経路の抵抗値が変化しないので、増幅率に影響を与えることなく、入力トランジスタのオフセット電圧を小さくすることができる。
【００２５】
次に、図３を参照して、第２の実施形態の差動増幅回路の他の例について説明する。
【００２６】
図３の差動増幅回路は、オフセット電圧調整回路として、可変電流源２０の代わりに可変電流源３０を備え、可変電流源２１の代わりに電流源１１を備えた構成になっている。その他の構成については、同一の構成要素には同一の符号を付して、その説明は適宜省略する。
【００２７】
可変電流源３０は、可変電流源２０、２１がヒューズを切断することによって電流を減らす構成であったが、ヒューズを切断することによって電流を増減できるように構成されている。このように構成した可変電流源３０を用いれば、図２の差動増幅回路と同様の効果を得ることが出来る。
【００２８】
以上、本発明の実施形態について説明したが、本発明の差動増幅回路は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
【００２９】
例えば、可変抵抗回路１２、１３は、抵抗とヒューズの数は適宜設定されて良く、またヒューズの代わりにスイッチを用いても良い。また、可変電流源２０、２１、３０は、ＮＭＯＳトランジスタとヒューズの数は適宜設定されて良く、またヒューズの代わりにスイッチを用いても良い。
【００３０】
また、実施形態で説明した差動増幅回路は、この回路構成に限定され無い。例えば、入力トランジスタは、ＰＭＯＳトランジスタで構成されても良い。
【００３１】
なお、本発明の差動増幅回路は、入力トランジスタ１、２のゲートに電流源が接続されていることにより、入力端子ＩＮ１、ＩＮ２にオープンする故障が発生した場合、電流源によって入力端子の電位が不定状態に至ることを抑制することが出来る、と言う効果もある。
【符号の説明】
【００３２】
１                第１入力トランジスタ
２                第２入力トランジスタ
５、１０、１１    電流源
１２、１３        可変抵抗回路
２０、２１、３０  可変電流源
【図１】
2020010088.tif 000003
【図２】
2020010088.tif 000004
【図３】
2020010088.tif 000005
【図４】
2020010088.tif 000006