(57)【要約】【課題】画像の表示が行われる期間内に、駆動用トランジスタの閾値電圧、移動度などの電気的特性に起因する画素間の輝度のばらつきを補正することができる発光装置の提供。【解決手段】画素と、上記画素から取り出された電流の値を情報として含む信号を生成する第１回路と、上記信号に従って、画像信号を補正する第２回路と、を有し、上記画素は、発光素子と、上記画像信号に従ってドレイン電流の値が定まるトランジスタと、上記発光素子への上記ドレイン電流の供給を制御する第１スイッチと、上記ドレイン電流の上記画素からの取り出しを制御し、なおかつ、上記発光素子への上記ドレイン電流の供給を制御する第２スイッチと、を有する発光装置。【選択図】図１
2020160472.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと、第１のスイッチと、第２のスイッチと、第３のスイッチと、発光素子と、を画素に有し、
前記トランジスタは、第１の配線に入力される画像信号に従ってドレイン電流の値を定める機能を有し、
前記第１のスイッチは、前記発光素子への前記ドレイン電流の供給を制御する機能を有し、
前記第２のスイッチは、前記画素からの電流の取り出しを制御する機能と、前記発光素子への前記ドレイン電流の供給を制御する機能と、を有し、
前記第３のスイッチは、一方の端子が前記第１の配線に電気的に接続され、かつ、他方の端子が前記トランジスタのゲートに電気的に接続される発光装置であって、
第１の期間と、前記第１の期間の後の第２の期間と、前記第２の期間の後の第３の期間と、を有し、
前記第１の期間において、前記第１のスイッチは導通状態であり、前記第２のスイッチは非導通状態であり、前記第３のスイッチは導通状態であり、
前記第２の期間において、前記第１のスイッチは導通状態であり、前記第２のスイッチは非導通状態であり、前記第３のスイッチは非導通状態であり、
前記第３の期間において、前記第１のスイッチは非導通状態であり、前記第２のスイッチは導通状態であり、前記第３のスイッチは非導通状態である発光装置。
【請求項２】
トランジスタと、第１のスイッチと、第２のスイッチと、第３のスイッチと、第４のスイッチと、発光素子と、を画素に有し、
前記トランジスタは、第１の配線に入力される画像信号に従ってドレイン電流の値を定める機能を有し、
前記第１のスイッチは、前記発光素子への前記ドレイン電流の供給を制御する機能を有し、
前記第２のスイッチは、前記画素からの電流の取り出しを制御する機能と、前記発光素子への前記ドレイン電流の供給を制御する機能と、を有し、
前記第３のスイッチは、一方の端子が前記第１の配線に電気的に接続され、かつ、他方の端子が前記トランジスタのゲートに電気的に接続され、
前記第４のスイッチは、前記発光素子の画素電極と第２の配線との電気的な接続を制御する機能を有する発光装置であって、
第１の期間と、前記第１の期間の後の第２の期間と、前記第２の期間の後の第３の期間と、を有し、
前記第１の期間において、前記第１のスイッチは導通状態であり、前記第２のスイッチは非導通状態であり、前記第３のスイッチは導通状態であり、前記第４のスイッチは導通状態であり、前記第２の配線には前記ドレイン電流が供給され、
前記第２の期間において、前記第１のスイッチは導通状態であり、前記第２のスイッチは非導通状態であり、前記第３のスイッチは非導通状態であり、前記第４のスイッチは非導通状態であり、
前記第３の期間において、前記第１のスイッチは非導通状態であり、前記第２のスイッチは導通状態であり、前記第３のスイッチは非導通状態であり、前記第４のスイッチは非導通状態である発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に
、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、
または、それらの製造方法に関する。特に、本発明の一態様は、トランジスタが各画素に
設けられた発光装置に関する。
【背景技術】
【０００２】
発光素子を用いたアクティブマトリクス型の発光装置は、画像信号に従って発光素子に供
給する電流値を制御するトランジスタ（駆動用トランジスタ）の閾値電圧にばらつきが生
じると、発光素子の輝度にもそのばらつきが反映されてしまう。上記閾値電圧のばらつき
による発光素子の輝度のばらつきを防ぐために、下記の特許文献１では、閾値電圧及び移
動度のばらつきによる発光素子の輝度のばらつきを、画素の内部で補正する表示装置につ
いて記載されている。また、下記の特許文献２では、駆動用トランジスタのソース電圧か
ら閾値電圧及び移動度を検出し、検出された閾値電圧及び移動度に基づいて、表示画像に
応じたプログラムデータ信号を設定する表示装置について記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３１０３１１号公報
【特許文献２】特開２００９−２６５４５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の表示装置では、移動度のばらつきに起因する、駆動用トランジスタのドレイ
ン電流のばらつきを正確に補正することが難しく、画質向上という点において改善の余地
が残されている。また、特許文献２の表示装置のように、画像信号の補正により、閾値電
圧及び移動度のばらつきに起因する、駆動用トランジスタのドレイン電流のばらつきを防
ぐ表示装置の場合、画像信号の補正を行う間は画像の表示を行うことができない。よって
、画像信号の補正は、帰線期間など、画像の表示に関与しない特定の短い期間内で行う必
要があり、補正の動作を制御する駆動回路側の負担が大きかった。
【０００５】
上述したような技術的背景のもと、本発明の一態様は、画像の表示が行われる期間内に、
駆動用トランジスタの閾値電圧、移動度などの電気的特性に起因する画素間の輝度のばら
つきを補正することができる発光装置の提供を、課題の一つとする。または、本発明の一
態様は、新規な発光装置の提供を、課題の一つとする。なお、これらの課題の記載は、他
の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題
の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの
記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これ
ら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００６】
本発明の一態様にかかる発光装置は、画素と、上記画素から取り出された電流の値を情報
として含む信号を生成する第１回路と、上記信号に従って、画像信号を補正する第２回路
と、を有し、上記画素は、発光素子と、上記画像信号に従ってドレイン電流の値が定まる
トランジスタと、上記発光素子への上記ドレイン電流の供給を制御する第１スイッチと、
上記ドレイン電流の上記画素からの取り出しを制御し、なおかつ、上記発光素子への上記
ドレイン電流の供給を制御する第２スイッチと、を有する。
【発明の効果】
【０００７】
本発明の一態様によりは、画像の表示が行われる期間内に、駆動用トランジスタの閾値電
圧、移動度などの電気的特性に起因する画素間の輝度のばらつきを補正する発光装置を、
提供することができる。または、新規な半導体装置、表示装置、または、発光装置、など
を提供することが出来る。なお、これらの効果の記載は、他の効果の存在を妨げるもので
はない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。
なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなる
ものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが
可能である。
【図面の簡単な説明】
【０００８】
【図１】発光装置の構成例を示す図。
【図２】発光装置の具体的な構成例を示す図。
【図３】画素の構成例を示す図。
【図４】画素のタイミングチャート。
【図５】画素の動作を模式的に示す図。
【図６】画素のタイミングチャート。
【図７】画素の動作を模式的に示す図。
【図８】画素の動作を模式的に示す図。
【図９】画素の動作を模式的に示す図。
【図１０】容量素子と発光素子が直列に接続されている様子を、模式的に示す図。
【図１１】画素の構成例を示す図。
【図１２】画素のタイミングチャート。
【図１３】画素の動作を模式的に示す図。
【図１４】画素のタイミングチャート。
【図１５】画素の動作を模式的に示す図。
【図１６】画素の動作を模式的に示す図。
【図１７】画素の動作を模式的に示す図。
【図１８】モニター回路の回路図。
【図１９】画素部と選択回路の構成を示す図。
【図２０】発光装置の断面図。
【図２１】トランジスタの断面図。
【図２２】発光装置の斜視図。
【図２３】電子機器の図。
【図２４】画素のレイアウトを示す図。
【発明を実施するための形態】
【０００９】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１０】
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が
、供給可能、或いは伝送可能な状態にすることができるような回路構成になっている場合
に相当する。従って、接続している回路構成とは、直接接続している回路構成を必ずしも
指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、
配線、抵抗、ダイオード、トランジスタなどの素子を介して電気的に接続している回路構
成も、その範疇に含む。
【００１１】
また、回路図上は独立している構成要素どうしが接続されている場合であっても、実際に
は、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素
の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電
膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００１２】
また、トランジスタのソースとは、半導体膜として機能する半導体膜の一部であるソース
領域、或いは上記半導体膜に電気的に接続されたソース電極を意味する。同様に、トラン
ジスタのドレインとは、半導体膜として機能する半導体膜の一部であるドレイン領域、或
いは上記半導体膜に電気的に接続されたドレイン電極を意味する。また、ゲートはゲート
電極を意味する。
【００１３】
トランジスタが有するソースとドレインは、トランジスタのチャネル型及び各端子に与え
られる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジ
スタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がド
レインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子が
ドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜
上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説
明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ
替わる。
【００１４】
〈発光装置の構成例〉
図１に、本発明の一態様にかかる発光装置の構成を、一例として示す。図１に示す発光装
置１０は、画素１１と、モニター回路１２と、画像処理回路１３とを有する。画素１１は
、発光素子１４、トランジスタ１５、スイッチ１６、スイッチ１７、及び容量素子１８を
有する。
【００１５】
発光素子１４は、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）やＯＬＥＤ（Ｏ
ｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）などの、電流または電圧に
よって輝度が制御される素子をその範疇に含んでいる。例えば、ＯＬＥＤは、ＥＬ層と、
陽極と、陰極とを少なくとも有している。ＥＬ層は陽極と陰極の間に設けられた単層また
は複数の層で構成されており、これらの層の中に、発光性の物質を含む発光層を少なくと
も含んでいる。ＥＬ層は、陰極と陽極間の電位差が、発光素子１４の閾値電圧以上になっ
たときに供給される電流により、エレクトロルミネッセンスが得られる。エレクトロルミ
ネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態
から基底状態に戻る際の発光（リン光）とが含まれる。
【００１６】
トランジスタ１５は、配線ＳＬを介して画素１１に入力された画像信号に従って、ドレイ
ン電流の値が定められる。なお、トランジスタ１５は、通常のゲート（第１ゲート）に加
えて、閾値電圧を制御するためのバックゲート（第２ゲート）を有していても良い。なお
、図１では、トランジスタ１５がｎチャネル型である場合を例示しており、トランジスタ
１５のソース及びドレインの一方が、発光素子１４の陽極に接続されている。トランジス
タ１５がｐチャネル型である場合は、トランジスタ１５のソースは、発光素子１４の陰極
に接続される。
【００１７】
また、スイッチ１６は、トランジスタ１５のドレイン電流の、発光素子１４への供給を制
御する機能を有する。スイッチ１７は、トランジスタ１５のドレイン電流の、画素１１か
らの取り出しを制御する機能と、トランジスタ１５のドレイン電流の、発光素子１４への
供給を制御する機能と、を有する。具体的に、スイッチ１６は、トランジスタ１５のソー
ス及びドレインの他方と、配線ＶＬとの間の導通状態を制御する機能を有する。また、ス
イッチ１７は、トランジスタ１５のソース及びドレインの他方と、配線ＭＬとの間の導通
状態を制御する機能を有する。配線ＭＬからスイッチ１７を介して取り出された、トラン
ジスタ１５のドレイン電流は、モニター回路１２に供給される。
【００１８】
スイッチ１６またはスイッチ１７は、例えば、トランジスタを単数または複数用いて構成
することができる。或いは、スイッチ１６またはスイッチ１７は、単数または複数のトラ
ンジスタに加えて、容量素子を用いていても良い。
【００１９】
なお、本明細書等において、スイッチとしては、様々な形態のものを用いることができる
。スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を
流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を
選択して切り替える機能を有し、例えば、経路１に電流を流すことが出来るようにするか
、経路２に電流を流すことができるようにするかを選択して切り替える機能を有している
。スイッチの一例としては、電気的スイッチ又は機械的なスイッチなどを用いることがで
きる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定され
ない。スイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯ
Ｓトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショ
ットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオー
ド、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオー
ド、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがあ
る。機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のよ
うに、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチ
がある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くこと
によって、導通と非導通とを制御して動作する。
【００２０】
トランジスタ１５がｎチャネル型である場合、発光素子１４の陰極は、配線ＣＬに接続さ
れている。そして、配線ＶＬの電位が、配線ＣＬの電位に発光素子１４の閾値電圧Ｖｔｈ
ｅと、トランジスタ１５の閾値電圧Ｖｔｈとを加算した電位よりも高い場合、スイッチ１
６がオンになると、トランジスタ１５のドレイン電流が発光素子１４に供給される。そし
て、発光素子１４の輝度は、ドレイン電流の値によって定まる。また、配線ＭＬの電位が
、配線ＣＬの電位に発光素子１４の閾値電圧Ｖｔｈｅと、トランジスタ１５の閾値電圧Ｖ
ｔｈとを加算した電位よりも高い場合、スイッチ１７がオンになると、トランジスタ１５
のドレイン電流が発光素子１４に供給される。そして、発光素子１４の輝度は、ドレイン
電流の値によって定まる。
【００２１】
トランジスタ１５がｐチャネル型である場合、発光素子１４の陽極は、配線ＣＬに接続さ
れる。また、配線ＣＬの電位が、配線ＶＬの電位に発光素子１４の閾値電圧Ｖｔｈｅと、
トランジスタ１５の閾値電圧Ｖｔｈとを加算した電位よりも高い場合、スイッチ１６がオ
ンになると、トランジスタ１５のドレイン電流が発光素子１４に供給される。そして、発
光素子１４の輝度は、ドレイン電流の値によって定まる。また、配線ＣＬの電位が、配線
ＭＬの電位に発光素子１４の閾値電圧Ｖｔｈｅと、トランジスタ１５の閾値電圧Ｖｔｈと
を加算した電位よりも高い場合、スイッチ１７がオンになると、トランジスタ１５のドレ
イン電流が発光素子１４に供給される。そして、発光素子１４の輝度は、ドレイン電流の
値によって定まる。
【００２２】
容量素子１８は、トランジスタ１５のゲートと、ソース及びドレインの一方の電位差を、
保持する機能を有する。ただし、容量素子１８は、例えばトランジスタ１５のゲートと半
導体膜の間に形成されるゲート容量が十分大きい場合などは、必ずしも画素１１に設ける
必要はない。
【００２３】
画素１１は、発光素子１４、トランジスタ１５、スイッチ１６、スイッチ１７、容量素子
１８のみならず、トランジスタ、容量素子、抵抗、インダクタなどの他の回路素子をさら
に有していても良い。
【００２４】
また、モニター回路１２は、スイッチ１７を介して画素１１から取り出された、トランジ
スタ１５のドレイン電流を用いて、当該電流の値を情報として含む信号を、生成する機能
を有する。モニター回路１２として、例えば、積分回路などの、電流電圧変換回路を用い
ることができる。
【００２５】
画像処理回路１３は、モニター回路１２で生成された上記信号に従って、画素１１に入力
される画像信号を補正する機能を有する。具体的には、モニター回路１２で生成された信
号から、トランジスタ１５のドレイン電流が所望の値よりも大きかったと判断された場合
、トランジスタ１５のドレイン電流が小さくなるように、画像信号を補正する。逆に、モ
ニター回路１２で生成された信号から、トランジスタ１５のドレイン電流が所望の値より
も小さかったと判断された場合、トランジスタ１５のドレイン電流が大きくなるように、
画像信号を補正する。
【００２６】
画像信号の補正により、画素１１間に存在するトランジスタ１５の閾値電圧のばらつきの
みならず、トランジスタ１５の移動度などのその他の電気的特性のばらつきをも、補正す
ることができる。よって、画素１１内において、閾値電圧の補正を行う場合よりも、画素
１１間における発光素子１４の輝度のばらつきを、さらに抑えることができる。
【００２７】
そして、画素１１では、画像信号の補正を行う場合は、スイッチ１７を介してドレイン電
流を取り出し、画像信号の補正を行わない場合は、スイッチ１６を介して発光素子１４へ
のドレイン電流の供給を行う。すなわち、本発明の一態様では、ドレイン電流の流れる経
路を、スイッチ１６とスイッチ１７のオンとオフの選択、すなわちスイッチングにより、
切り替えることができる。よって、複数の画素１１にそれぞれ接続された複数の配線ＶＬ
が、互いに電気的に接続されていたとしても、選択された画素１１からのドレイン電流の
取り出しと、選択された画素１１以外の画素１１における、画像信号に基づいた階調の表
示とを、並行して行うことができる。したがって、本発明の一態様では、画像の表示と画
像信号の補正とを並行して行うことができるので、画像の表示に関与しない特定の短い期
間内で画像信号の補正を行う必要がなく、画像信号の補正の動作を制御する駆動回路側の
負担を軽減することができる。
【００２８】
なお、本発明の一態様では、画像信号に従ってトランジスタ１５のドレイン電流の値を定
める前に、スイッチ１７をオンにして、配線ＭＬの電位を変化させることにより、画素１
１内においてトランジスタ１５の閾値電圧の補正を行うことも可能である。或いは、トラ
ンジスタ１５のソース及びドレインの一方に、スイッチを介して電位の供給を行うことが
できる構成を、図１に示す画素１１に追加することで、画素１１内においてトランジスタ
１５の閾値電圧の補正を行うことも可能である。
【００２９】
画素１１内における閾値電圧の補正（以下、内部補正と呼ぶ）を行わずに、画像処理回路
１３における画像信号の補正（以下、外部補正と呼ぶ）を行う場合でも、画素１１間に存
在するトランジスタ１５の閾値電圧のばらつきのみならず、移動度など、閾値電圧以外の
トランジスタ１５の電気的特性のばらつきをも、補正することができる。ただし、外部補
正に加えて内部補正も行う場合、閾値電圧のマイナスシフト或いはプラスシフトの補正は
、内部補正によって行われる。よって、外部補正では、移動度などの、トランジスタ１５
における閾値電圧以外の電気的特性のばらつきを補正すればよい。したがって、外部補正
に加えて内部補正も行う場合、外部補正だけを行う場合にくらべて、補正後における画像
信号の電位の振幅を、小さく抑えることができる。よって、画像信号の電位の振幅が大き
すぎるために、階調値間における画像信号の電位差が大きくなり、画像内の輝度の変化を
なめらかなグラデーションで表現することが難しくなる、という事態が生じるのを防ぐこ
とができ、画質が低下するのを防ぐことができる。
【００３０】
〈発光装置の具体的な構成例〉
次いで、図１に示した発光装置１０の、より詳細な構成の一例について説明する。図２に
、本発明の一態様に係る発光装置１０の構成を、ブロック図で一例として示す。なお、ブ
ロック図では、構成要素を機能ごとに分類し、互いに独立したブロックとして示している
が、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数
の機能に係わることもあり得る。
【００３１】
図２に示す発光装置１０は、画素１１を画素部２４に複数有するパネル２５と、コントロ
ーラ２６と、ＣＰＵ２７と、画像処理回路１３と、画像メモリ２８と、メモリ２９と、モ
ニター回路１２とを有する。また、図２に示す発光装置１０は、パネル２５に、駆動回路
３０と、駆動回路３１とを有する。
【００３２】
ＣＰＵ２７は、外部から入力された命令、またはＣＰＵ２７内に設けられたメモリに記憶
されている命令をデコードし、発光装置１０が有する各種回路の動作を統括的に制御する
ことで、当該命令を実行する機能を有する。
【００３３】
モニター回路１２は、画素１１から取り出されたドレイン電流から、上記ドレイン電流の
値を情報として含む信号を生成する。メモリ２９は、当該信号に含まれる上記情報を記憶
する機能を有する。
【００３４】
画像メモリ２８は、発光装置１０に入力された画像データ３２を、記憶する機能を有する
。なお、図２では、画像メモリ２８を１つだけ発光装置１０に設ける場合を例示している
が、複数の画像メモリ２８が発光装置１０に設けられていても良い。例えば、赤、青、緑
などの色相にそれぞれ対応する３つの画像データ３２により、画素部２４にフルカラーの
画像が表示される場合、各画像データ３２に対応した画像メモリ２８を、それぞれ設ける
ようにしても良い。
【００３５】
画像メモリ２８には、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  
Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ
）等の記憶回路を用いることができる。或いは、画像メモリ２８に、ＶＲＡＭ（Ｖｉｄｅ
ｏ  ＲＡＭ）を用いても良い。
【００３６】
画像処理回路１３は、ＣＰＵ２７からの命令に従い、画像データ３２の画像メモリ２８へ
の書き込みと、画像データ３２の画像メモリ２８からの読み出しを行い、画像データ３２
から画像信号Ｓｉｇを生成する機能を有する。また、画像処理回路１３は、ＣＰＵ２７か
らの命令に従い、メモリ２９に記憶されている情報を読み出し、当該情報を用いて、画像
信号の補正を行う機能を有する。
【００３７】
コントローラ２６は、画像情報を有する画像信号Ｓｉｇが入力されると、パネル２５の仕
様に合わせて画像信号Ｓｉｇに信号処理を施した後、パネル２５に供給する機能を有する
。
【００３８】
駆動回路３１は、画素部２４が有する複数の画素１１を、行ごとに選択する機能を有する
。また、駆動回路３０は、コントローラ２６から与えられた画像信号Ｓｉｇを、駆動回路
３１によって選択された行の画素１１に供給する機能を有する。
【００３９】
なお、コントローラ２６は、駆動回路３０や駆動回路３１などの駆動に用いられる各種の
駆動信号を、パネル２５に供給する機能を有する。駆動信号には、駆動回路３０の動作を
制御するスタートパルス信号ＳＳＰ、クロック信号ＳＣＫ、ラッチ信号ＬＰ、駆動回路３
１の動作を制御するスタートパルス信号ＧＳＰ、クロック信号ＧＣＫなどが含まれる。
【００４０】
なお、発光装置１０は、発光装置１０が有するＣＰＵ２７に、情報や命令を与える機能を
有する入力装置を、有していても良い。入力装置として、キーボード、ポインティングデ
バイス、タッチパネル、センサなどを用いることができる。
【００４１】
〈画素の構成例１〉
次いで、図１に示す発光装置１０が有する、画素１１の具体的な構成例について説明する
。
【００４２】
図３に、画素１１の回路図の一例を示す。画素１１は、トランジスタ１５と、スイッチ１
６として機能するトランジスタ１６ｔと、スイッチ１７として機能するトランジスタ１７
ｔと、容量素子１８と、発光素子１４と、トランジスタ１９とを有する。
【００４３】
発光素子１４の画素電極は、画素１１に入力される画像信号Ｓｉｇに従ってその電位が制
御される。また、発光素子１４の輝度は、画素電極と共通電極の間の電位差によって定ま
る。例えば、ＯＬＥＤを発光素子１４として用いる場合、陽極と陰極のいずれか一方が画
素電極として機能し、他方が共通電極として機能する。図３では、発光素子１４の陽極を
画素電極として用い、発光素子１４の陰極を共通電極として用いた画素１１の構成を例示
している。
【００４４】
トランジスタ１９は、配線ＳＬと、トランジスタ１５のゲートとの間の導通状態を制御す
る機能を有する。トランジスタ１５は、ソース及びドレインの一方が、発光素子１４の陽
極に接続されている。トランジスタ１６ｔは、配線ＶＬと、トランジスタ１５のソース及
びドレインの他方との間の導通状態を制御する機能を有する。トランジスタ１７ｔは、配
線ＭＬと、トランジスタ１５のソース及びドレインの他方との間の導通状態を制御する機
能を有する。容量素子１８の一対の電極のうち、一方はトランジスタ１５のゲートに接続
され、他方は発光素子１４の陽極に接続されている。
【００４５】
また、トランジスタ１９のスイッチングは、トランジスタ１９のゲートに接続された配線
ＧＬａの電位に従って行われる。トランジスタ１６ｔのスイッチングは、トランジスタ１
６ｔのゲートに接続された配線ＧＬｂの電位に従って行われる。トランジスタ１７ｔのス
イッチングは、トランジスタ１７ｔのゲートに接続された配線ＧＬｃの電位に従って行わ
れる。
【００４６】
画素１１が有するトランジスタには、酸化物半導体や、非晶質、微結晶、多結晶、又は単
結晶の、シリコン、又はゲルマニウムなどの半導体を用いることができる。トランジスタ
１９が酸化物半導体をチャネル形成領域に含むことで、トランジスタ１９のオフ電流を極
めて小さくすることができる。そして、上記構成を有するトランジスタ１９を画素１１に
用いることで、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタを
トランジスタ１９に用いる場合に比べて、トランジスタ１５のゲートに蓄積された電荷の
リークを防ぐことができる。
【００４７】
よって、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情
報を有する画像信号Ｓｉｇが書き込まれる場合などは、駆動周波数を低くする、言い換え
ると一定期間内における画素部への画像信号Ｓｉｇの書き込み回数を少なくしても、画像
の表示を維持することができる。例えば、高純度化された酸化物半導体をトランジスタ１
９の半導体膜に用いることで、画像信号Ｓｉｇの書き込みの間隔を１０秒以上、好ましく
は３０秒以上、さらに好ましくは１分以上にすることができる。そして、画像信号Ｓｉｇ
が書き込まれる間隔を長くすればするほど、消費電力をより低減することができる。
【００４８】
また、画像信号Ｓｉｇの電位をより長い期間に渡って保持することができるため、トラン
ジスタ１５のゲートの電位を保持するための容量素子１８を画素１１に設けなくとも、表
示される画質が低下するのを防ぐことができる。よって、容量素子１８を設けないことに
よって、或いは容量素子１８のサイズを小さくすることによって、画素１１の開口率を高
めることができるため、発光素子１４の長寿命化を実現し、延いては、発光装置１０の信
頼性を高めることができる。
【００４９】
なお、図３において、画素１１は、必要に応じて、トランジスタ、ダイオード、抵抗素子
、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
【００５０】
また、図３において、各トランジスタは、ゲートを半導体膜の片側において少なくとも有
していれば良いが、半導体膜を間に挟んで存在する一対のゲートを有していても良い。一
対のゲートの一方をバックゲートとすると、通常のゲート及びバックゲートに同じ高さの
電位が与えられていても良いし、バックゲートにのみ接地電位などの固定の電位が与えら
れていても良い。バックゲートに与える電位の高さを制御することで、トランジスタの閾
値電圧を制御することができる。また、バックゲートを設けることで、チャネル形成領域
が増え、ドレイン電流の増加を実現することができる。また、バックゲートを設けること
で、半導体膜に空乏層ができやすくなるため、Ｓ値の改善を図ることができる。
【００５１】
また、図３では、トランジスタが全てｎチャネル型である場合を例示している。画素１１
内のトランジスタが全て同じチャネル型である場合、トランジスタの作製工程において、
半導体膜に一導電性を付与する不純物元素の添加などの工程を、一部省略することができ
る。ただし、本発明の一態様に係る発光装置では、必ずしも画素１１内のトランジスタが
全てｎチャネル型である必要はない。発光素子１４の陰極が配線ＣＬに接続されている場
合、少なくともトランジスタ１５はｎチャネル型であることが望ましく、発光素子１４の
陽極が配線ＣＬに接続されている場合、少なくともトランジスタ１５はｐチャネル型であ
ることが望ましい。
【００５２】
また、図３では、画素１１内のトランジスタが、単数のゲートを有することで、単数のチ
ャネル形成領域を有するシングルゲート構造である場合を例示しているが、本発明の一態
様はこの構成に限定されない。画素１１内のトランジスタのいずれかまたは全てが、電気
的に接続された複数のゲートを有することで、複数のチャネル形成領域を有する、マルチ
ゲート構造であっても良い。
【００５３】
〈外部補正の動作例１〉
次いで、図３に示す画素１１の、外部補正の動作例について説明する。
【００５４】
図４に、図３に示す画素１１に接続される配線ＧＬａ、配線ＧＬｂ、配線ＧＬｃの電位と
、配線ＳＬに供給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、
図４に示すタイミングチャートは、図３に示す画素１１に含まれるトランジスタが全てｎ
チャネル型である場合を例示するものである。また、図５に、各期間における画素１１の
動作を模式的に示す。ただし、図５では、画素１１の動作を分かりやすく示すために、ト
ランジスタ１５以外のトランジスタを、スイッチとして図示する。
【００５５】
まず、期間ｔ１では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにハイレベ
ルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられる。よって、図５（Ａ）
に示すように、トランジスタ１９及びトランジスタ１６ｔがオンとなり、トランジスタ１
７ｔはオフとなる。そして、配線ＳＬには、画像信号Ｓｉｇの電位Ｖｄａｔａが与えられ
ており、電位Ｖｄａｔａは、トランジスタ１９を介してトランジスタ１５のゲート（ノー
ドＡとして図示する）に与えられる。
【００５６】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
電位Ｖａｎｏは、電位Ｖｃａｔに発光素子１４の閾値電圧Ｖｔｈｅを加算した電位よりも
高くすることが望ましい。配線ＶＬの電位Ｖａｎｏは、トランジスタ１６ｔを介して、ト
ランジスタ１５のソース及びドレインの他方（ノードＢとして図示する）に与えられる。
よって、電位Ｖｄａｔａに従って、トランジスタ１５のドレイン電流の値が定められる。
そして、当該ドレイン電流が発光素子１４に供給されることで、発光素子１４の輝度が定
められる。
【００５７】
次いで、期間ｔ２では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにハイレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられる。よって、トランジ
スタ１６ｔがオンとなり、トランジスタ１９、及びトランジスタ１７ｔがオフとなる。ト
ランジスタ１９がオフになることで、トランジスタ１５のゲートにおいて、電位Ｖｄａｔ
ａが保持される。また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａ
ｔが与えられる。よって、発光素子１４では、期間ｔ１において定められた輝度が保持さ
れる。
【００５８】
次いで、期間ｔ３では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられる。よって、図５（Ｂ
）に示すように、トランジスタ１７ｔがオンとなり、トランジスタ１９及びトランジスタ
１６ｔがオフとなる。また、配線ＣＬには電位Ｖｃａｔが与えられる。そして、配線ＭＬ
には電位Ｖａｎｏが与えられ、なおかつモニター回路に接続される。
【００５９】
上記動作により、トランジスタ１７ｔを介して、トランジスタ１５のドレイン電流は、発
光素子１４に供給される。なおかつ、当該ドレイン電流は、配線ＭＬを介してモニター回
路にも供給される。モニター回路は、配線ＭＬに流れたドレイン電流を用いて、当該ドレ
イン電流の値を情報として含む信号を生成する。そして、本発明の一態様にかかる発光装
置では、上記信号を用いて、画素１１に供給される画像信号Ｓｉｇの電位Ｖｄａｔａの値
を、補正することができる。
【００６０】
なお、図３に示す画素１１を有する発光装置では、期間ｔ２の動作の後に期間ｔ３の動作
を常に行う必要はない。例えば、発光装置において、期間ｔ１乃至期間ｔ２の動作を複数
回繰り返した後に、期間ｔ３の動作を行うようにしても良い。また、一行の画素１１にお
いて期間ｔ３の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行っ
た一行の画素１１に書き込むことで、発光素子１４を非発光の状態にした後、次の行の画
素１１において、期間ｔ３の動作を行うようにしても良い。
【００６１】
〈外部補正と内部補正の動作例１〉
次いで、図３に示す画素１１の、内部補正と外部補正の動作例について説明する。
【００６２】
図６に、図３に示す画素１１に接続される配線ＧＬａ、配線ＧＬｂ、配線ＧＬｃの電位と
、配線ＳＬに供給される電位と、配線ＭＬに供給される電位のタイミングチャートを例示
する。なお、図６に示すタイミングチャートは、図３に示す画素１１に含まれるトランジ
スタが全てｎチャネル型である場合を例示するものである。また、図７乃至図９に、各期
間における、画素１１の動作を模式的に示す。ただし、図７では、画素１１の動作を分か
りやすく示すために、トランジスタ１５以外のトランジスタを、スイッチとして図示する
。
【００６３】
まず、期間ｔ１では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにローレベ
ルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられる。よって、図７（Ａ）
に示すように、トランジスタ１９、及びトランジスタ１７ｔがオンとなり、トランジスタ
１６ｔはオフとなる。また、配線ＭＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖ
ｃａｔが与えられ、配線ＳＬには電位Ｖ０が与えられる。そして、配線ＳＬの電位Ｖ０は
、トランジスタ１９を介してトランジスタ１５のゲート（ノードＡ）に与えられ、配線Ｍ
Ｌの電位Ｖａｎｏは、トランジスタ１５のソース及びドレインの他方（ノードＢ）に与え
られる。
【００６４】
電位Ｖ０は、発光素子１４の閾値電圧Ｖｔｈｅ、及びトランジスタ１５の閾値電圧Ｖｔｈ
を、電位Ｖｃａｔに加算した電位よりも低くすることが望ましい。電位Ｖ０を上記値に設
定することで、期間ｔ１においてトランジスタ１５をオフにし、発光素子１４に電流が流
れるのを防ぐことができる。
【００６５】
次いで、期間ｔ２では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられる。よって、図７（Ｂ
）に示すように、トランジスタ１９、及びトランジスタ１７ｔがオンとなり、トランジス
タ１６ｔはオフとなる。また、配線ＭＬには電位Ｖ１が与えられ、配線ＣＬには電位Ｖｃ
ａｔが与えられ、配線ＳＬには電位Ｖ０が与えられる。そして、配線ＳＬの電位Ｖ０は、
トランジスタ１９を介してトランジスタ１５のゲートに与えられ、配線ＭＬの電位Ｖ１は
、トランジスタ１５のソース及びドレインの他方に与えられる。
【００６６】
電位Ｖ１は、電位Ｖ０からトランジスタ１５の閾値電圧Ｖｔｈを差し引いた電位よりも、
十分低いことが望ましい。上記構成により、トランジスタ１５はオンとなり、配線ＭＬの
電位Ｖ１が、トランジスタ１５のソース及びドレインの一方（ノードＣとして図示する）
に与えられる。
【００６７】
なお、期間ｔ２では、電位Ｖ１を、電位Ｖｃａｔに発光素子１４の閾値電圧Ｖｔｈｅを加
算した電位よりも十分低くすることができるので、発光素子１４は発光しない。
【００６８】
次いで、期間ｔ３では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられる。よって、図８（Ａ
）に示すように、トランジスタ１９、及びトランジスタ１７ｔがオンとなり、トランジス
タ１６ｔはオフとなる。また、配線ＭＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位
Ｖｃａｔが与えられ、配線ＳＬには電位Ｖ０が与えられる。そして、配線ＳＬの電位Ｖ０
は、トランジスタ１９を介してトランジスタ１５のゲートに与えられ、配線ＭＬの電位Ｖ
ａｎｏは、トランジスタ１５のソース及びドレインの他方に与えられる。
【００６９】
期間ｔ３の開始時には、トランジスタ１５はオンの状態にあるため、トランジスタ１５の
ソース及びドレインの他方に配線ＭＬの電位Ｖａｎｏが与えられることで、トランジスタ
１５を介して容量素子１８の電荷が放出される。そして、トランジスタ１５のソース及び
ドレインの一方（ノードＣ）は、電位Ｖ１から上昇を始め、最終的には電位Ｖ０−Ｖｔｈ
に収束する。よって、トランジスタ１５はオフになり、容量素子１８には、閾値電圧Ｖｔ
ｈが取得される。
【００７０】
なお、期間ｔ３では、トランジスタ１５のソース及びドレインの一方（ノードＣ）は、電
位Ｖ０−Ｖｔｈであり、電位Ｖｃａｔに発光素子１４の閾値電圧Ｖｔｈｅを加算した電位
よりも低いため、発光素子１４は発光しない。
【００７１】
次いで、期間ｔ４では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられる。よって、図８（Ｂ
）に示すように、トランジスタ１９がオンとなり、トランジスタ１６ｔ、及びトランジス
タ１７ｔはオフとなる。また、配線ＣＬには電位Ｖｃａｔが与えられ、配線ＳＬには画像
信号Ｓｉｇの電位Ｖｄａｔａが与えられる。なお、図６では、期間ｔ４において、配線Ｍ
Ｌに電位Ｖａｎｏが与えられている場合を例示しているが、期間ｔ４における配線ＭＬに
は、電位Ｖａｎｏ以外の電位が与えられていても良い。
【００７２】
配線ＳＬに与えられる電位Ｖｄａｔａは、トランジスタ１９を介してトランジスタ１５の
ゲート（ノードＡ）に与えられる。なお、電位Ｖｄａｔａは、画像信号Ｓｉｇが有する画
像情報によって、その高さが異なる。図６では、期間ｔ４における配線ＳＬに、ハイレベ
ルの電位Ｖｄａｔａ（Ｈ）が与えられる場合と、ローレベルの電位Ｖｄａｔａ（Ｌ）が与
えられる場合の、両方を図示している。
【００７３】
なお、期間ｔ４終了時におけるトランジスタ１５のソース及びドレインの一方（ノードＣ
）の電位Ｖ２について、以下に説明する。
【００７４】
図３に示す画素１１では、容量素子１８と発光素子１４とが直列に接続された構成を有し
ている。図１０に、容量素子１８と発光素子１４とが直列に接続されている様子を、模式
的に示す。図１０では、発光素子１４が容量素子の一つであるものとして、図示している
。図１０（Ａ）は、期間ｔ３終了時に相当し、図１０（Ｂ）は、期間ｔ４終了時に相当す
る。
【００７５】
図１０（Ａ）に示すように、期間ｔ３終了時では、トランジスタ１５のゲート（ノードＡ
）には電位Ｖ０が与えられ、トランジスタ１５のソース及びドレインの一方（ノードＣ）
は電位Ｖ０−Ｖｔｈになっており、配線ＣＬには電位Ｖｃａｔが与えられている。そして
、図１０（Ｂ）に示すように、期間ｔ４終了時では、トランジスタ１５がオフである場合
、ノードＡに電位Ｖｄａｔａが与えられると、ノードＣの電位Ｖ２は、容量素子１８が有
する容量値Ｃ１と、発光素子１４が有する容量値Ｃ２の比によって決まる。
【００７６】
ただし、電位Ｖｄａｔａの高さによっては、期間ｔ４においてトランジスタ１５がオンに
なる。期間ｔ４においてトランジスタ１５がオンである場合、トランジスタ１５を介して
、ノードＣに電荷が流入するため、ノードＣの電位Ｖ２は、容量素子１８が有する容量値
Ｃ１と、発光素子１４が有する容量値Ｃ２の比によってのみ決まらず、ノードＣに流入す
る電荷量によってその値が変化する。
【００７７】
具体的に、期間ｔ４終了時におけるノードＣの電位を電位Ｖ２とすると、期間ｔ４におけ
る、ノードＣに対するノードＡの電圧、すなわち、トランジスタ１５のゲート電圧Ｖｇｓ
は、以下の式１で表される。なお、Ｑ１は、ノードＣに流入する電荷量を意味する。
【００７８】
Ｖｇｓ＝Ｖｄａｔａ−Ｖ２＝Ｃ２（Ｖｄａｔａ−Ｖ０）／（Ｃ１＋Ｃ２）＋Ｖｔｈ−Ｑ１
／（Ｃ１＋Ｃ２）      （式１）
【００７９】
なお、期間ｔ４終了時における、理想的なゲート電圧ＶｇｓはＶｇｓ＝Ｖｄａｔａ−Ｖ０
＋Ｖｔｈである。ゲート電圧Ｖｇｓが上記値を有していれば、トランジスタ１５の閾値電
圧Ｖｔｈにばらつきが生じても、上記ばらつきの影響がトランジスタ１５のドレイン電流
に及ばなくなる。ゲート電圧Ｖｇｓを理想的な値に近づけるには、式１から、Ｃ２／（Ｃ
１＋Ｃ２）を１に近づけるのが望ましいことが分かる。すなわち、発光素子１４の容量値
Ｃ２が、容量素子１８の容量値Ｃ１よりも十分に大きければ、ゲート電圧Ｖｇｓを理想的
な値に近づけることができるので、望ましい。
【００８０】
また、ゲート電圧Ｖｇｓを理想的な値に近づけるには、式１から、Ｑ１／（Ｃ１＋Ｃ２）
を小さくするのが望ましいことが分かる。すなわち、ノードＣに流入する電荷量Ｑ１を小
さくすることが、ゲート電圧Ｖｇｓを理想的な値に近づける上で、望ましい。よって、電
荷量Ｑ１を小さくするために期間ｔ４はなるべく短い方が良い。
【００８１】
なお、図３に示した画素１１を有する発光装置では、トランジスタ１５のソース及びドレ
インの他方と、トランジスタ１５のゲートとが電気的に分離しているので、それぞれの電
位を個別に制御することができる。よって、期間ｔ３において、トランジスタ１５のソー
ス及びドレインの他方の電位を、トランジスタ１５のゲートの電位に、閾値電圧Ｖｔｈを
加算した電位よりも高い値に設定することができる。そのため、トランジスタ１５がノー
マリオンである場合に、すなわち閾値電圧Ｖｔｈがマイナスの値を有している場合に、ト
ランジスタ１５において、ソースの電位がゲートの電位Ｖ０よりも高くなるまで、容量素
子１８に電荷を蓄積することができる。よって、本発明の一態様に係る発光装置では、ト
ランジスタ１５がノーマリオンであっても、期間ｔ３において容量１８に閾値電圧を取得
することができ、期間ｔ３において、閾値電圧Ｖｔｈを加味した値になるよう、トランジ
スタ１５のゲート電圧Ｖｇｓを設定することができる。
【００８２】
したがって、本発明の一態様に係る発光装置では、例えばトランジスタ１５の半導体膜に
酸化物半導体を用いた場合などに、トランジスタ１５がノーマリオンとなっても、表示ム
ラを低減でき、高い画質の表示を行うことができる。
【００８３】
期間ｔ４において設定されたゲート電圧Ｖｇｓは、容量素子１８において保持される。
【００８４】
次いで、期間ｔ５では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにハイレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられる。よって、図９（Ａ
）に示すように、トランジスタ１６ｔがオンとなり、トランジスタ１９、及びトランジス
タ１７ｔがオフとなる。トランジスタ１９がオフになることで、トランジスタ１５のゲー
トにおいて、電位Ｖｄａｔａが保持される。また、配線ＶＬには電位Ｖａｎｏが与えられ
、配線ＣＬには電位Ｖｃａｔが与えられる。よって、発光素子１４では、期間ｔ４におい
て定められた輝度が保持される。
【００８５】
なお、図６では、期間ｔ５において、配線ＭＬに電位Ｖａｎｏが与えられている場合を例
示しているが、期間ｔ５における配線ＭＬには、電位Ｖａｎｏ以外の電位が与えられてい
ても良い。
【００８６】
次いで、期間ｔ６では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられる。よって、図９（Ｂ
）に示すように、トランジスタ１７ｔがオンとなり、トランジスタ１９及びトランジスタ
１６ｔがオフとなる。また、配線ＣＬには電位Ｖｃａｔが与えられる。そして、配線ＭＬ
には電位Ｖａｎｏが与えられ、なおかつモニター回路に接続される。
【００８７】
上記動作により、トランジスタ１７ｔを介して、トランジスタ１５のドレイン電流は、発
光素子１４に供給される。なおかつ、当該ドレイン電流は、配線ＭＬを介してモニター回
路にも供給される。モニター回路は、配線ＭＬに流れたドレイン電流を用いて、当該ドレ
イン電流の値を情報として含む信号を生成する。そして、本発明の一態様にかかる発光装
置では、上記信号を用いて、画素１１に供給される画像信号Ｓｉｇの電位Ｖｄａｔａの値
を、補正することができる。
【００８８】
なお、図３に示す画素１１を有する発光装置では、期間ｔ５の動作の後に期間ｔ６の動作
を常に行う必要はない。例えば、発光装置において、期間ｔ１乃至期間ｔ５の動作を複数
回繰り返した後に、期間ｔ６の動作を行うようにしても良い。また、一行の画素１１にお
いて期間ｔ６の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行っ
た一行の画素１１に書き込むことで、発光素子１４を非発光の状態にした後、次の行の画
素１１において、期間ｔ６の動作を行うようにしても良い。
【００８９】
〈画素の構成例２〉
次いで、図１に示す発光装置１０が有する画素１１の、図３とは異なる構成例について説
明する。
【００９０】
図１１に、画素１１の回路図の一例を示す。図１１に示す画素１１は、トランジスタ１５
、スイッチ１６として機能するトランジスタ１６ｔ、スイッチ１７として機能するトラン
ジスタ１７ｔ、容量素子１８、発光素子１４、及びトランジスタ１９に加えて、トランジ
スタ２０を有する点において、図３に示す画素１１と構成が異なる。
【００９１】
トランジスタ２０は、配線ＲＬと、発光素子１４の陽極との間の導通状態を制御する機能
を有する。そして、トランジスタ２０のスイッチングは、トランジスタ２０のゲートに接
続された配線ＧＬｄの電位に従って行われる。
【００９２】
なお、図１１において、画素１１は、必要に応じて、トランジスタ、ダイオード、抵抗素
子、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
【００９３】
〈外部補正の動作例２〉
次いで、図１１に示す画素１１の、外部補正の動作例について説明する。
【００９４】
図１２に、図１１に示す画素１１に接続される配線ＧＬａ、配線ＧＬｂ、配線ＧＬｃ、配
線ＧＬｄの電位と、配線ＳＬに供給される画像信号Ｓｉｇの電位のタイミングチャートを
例示する。なお、図１２に示すタイミングチャートは、図１１に示す画素１１に含まれる
トランジスタが全てｎチャネル型である場合を例示するものである。また、図１３に、各
期間における画素１１の動作を模式的に示す。ただし、図１３では、画素１１の動作を分
かりやすく示すために、トランジスタ１５以外のトランジスタを、スイッチとして図示す
る。
【００９５】
まず、期間ｔ１では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにハイレベ
ルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられ、配線ＧＬｄにハイレベ
ルの電位が与えられる。よって、図１３（Ａ）に示すように、トランジスタ１９、トラン
ジスタ１６ｔ、及びトランジスタ２０がオンとなり、トランジスタ１７ｔはオフとなる。
また、配線ＳＬには、画像信号Ｓｉｇの電位Ｖｄａｔａが与えられており、電位Ｖｄａｔ
ａは、トランジスタ１９を介してトランジスタ１５のゲート（ノードＡ）に与えられる。
よって、電位Ｖｄａｔａに従って、トランジスタ１５のドレイン電流の値が定められる。
そして、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＲＬには電位Ｖ１が与えられるため
、当該ドレイン電流は、トランジスタ１６ｔ及びトランジスタ２０を介して、配線ＶＬと
配線ＲＬの間に流れる。
【００９６】
電位Ｖａｎｏは、電位Ｖｃａｔに発光素子１４の閾値電圧Ｖｔｈｅを加算した電位よりも
高くすることが望ましい。配線ＶＬの電位Ｖａｎｏは、トランジスタ１６ｔを介して、ト
ランジスタ１５のソース及びドレインの他方（ノードＢ）に与えられる。また、配線ＲＬ
に与えられた電位Ｖ１は、トランジスタ２０を介してトランジスタ１５のソース及びドレ
インの一方（ノードＣ）に与えられる。配線ＣＬには電位Ｖｃａｔが与えられる。
【００９７】
なお、電位Ｖ１は、電位Ｖ０からトランジスタ１５の閾値電圧Ｖｔｈを差し引いた電位よ
りも、十分低いことが望ましい。期間ｔ１では、電位Ｖ１を、電位Ｖｃａｔに発光素子１
４の閾値電圧Ｖｔｈｅを加算した電位よりも十分低くすることができるので、発光素子１
４は発光しない。
【００９８】
次いで、期間ｔ２では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにハイレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられ、配線ＧＬｄにローレ
ベルの電位が与えられる。よって、トランジスタ１６ｔがオンとなり、トランジスタ１９
、トランジスタ１７ｔ、及びトランジスタ２０がオフとなる。トランジスタ１９がオフに
なることで、トランジスタ１５のゲートにおいて、電位Ｖｄａｔａが保持される。
【００９９】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
よって、期間ｔ１において値が定められたトランジスタ１５のドレイン電流は、トランジ
スタ２０がオフになることで、発光素子１４に供給される。そして、発光素子１４に当該
ドレイン電流が供給されることで、発光素子１４の輝度が定められ、当該輝度は期間ｔ２
において保持される。
【０１００】
次いで、期間ｔ３では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられ、配線ＧＬｄにローレ
ベルの電位が与えられる。よって、図１３（Ｂ）に示すように、トランジスタ１７ｔがオ
ンとなり、トランジスタ１９、トランジスタ１６ｔ、及びトランジスタ２０がオフとなる
。また、配線ＣＬには電位Ｖｃａｔが与えられる。そして、配線ＭＬには電位Ｖａｎｏが
与えられ、なおかつモニター回路に接続される。
【０１０１】
上記動作により、トランジスタ１７ｔを介して、トランジスタ１５のドレイン電流は、発
光素子１４に供給される。なおかつ、当該ドレイン電流は、配線ＭＬを介してモニター回
路にも供給される。モニター回路は、配線ＭＬに流れたドレイン電流を用いて、当該ドレ
イン電流の値を情報として含む信号を生成する。そして、本発明の一態様にかかる発光装
置では、上記信号を用いて、画素１１に供給される画像信号Ｓｉｇの電位Ｖｄａｔａの値
を、補正することができる。
【０１０２】
なお、図１１に示す画素１１を有する発光装置では、期間ｔ２の動作の後に期間ｔ３の動
作を常に行う必要はない。例えば、発光装置において、期間ｔ１乃至期間ｔ２の動作を複
数回繰り返した後に、期間ｔ３の動作を行うようにしても良い。また、一行の画素１１に
おいて期間ｔ３の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行
った一行の画素１１に書き込むことで、発光素子１４を非発光の状態にした後、次の行の
画素１１において、期間ｔ３の動作を行うようにしても良い。
【０１０３】
また、図１１に示す画素１１では、発光素子１４の劣化などにより、発光素子１４の陽極
と陰極間の抵抗値が画素間でばらついても、電位Ｖｄａｔａをトランジスタ１５のゲート
（ノードＡ）に与える際に、トランジスタ１５のソースの電位を所定の電位Ｖ１に設定す
ることができる。よって、画素間において発光素子１４の輝度にばらつきが生じるのを、
防ぐことができる。
【０１０４】
〈外部補正と内部補正の動作例２〉
次いで、図１１に示す画素１１の、内部補正と外部補正の動作例について説明する。
【０１０５】
図１４に、図１１に示す画素１１に接続される配線ＧＬａ、配線ＧＬｂ、配線ＧＬｃ、配
線ＧＬｄの電位と、配線ＳＬに供給される電位のタイミングチャートを例示する。なお、
図１４に示すタイミングチャートは、図１１に示す画素１１に含まれるトランジスタが全
てｎチャネル型である場合を例示するものである。また、図１５乃至図１７に、各期間に
おける、画素１１の動作を模式的に示す。ただし、図１５では、画素１１の動作を分かり
やすく示すために、トランジスタ１５以外のトランジスタを、スイッチとして図示する。
【０１０６】
まず、期間ｔ１では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにローレベ
ルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられ、配線ＧＬｄにハイレベ
ルの電位が与えられる。よって、図１５（Ａ）に示すように、トランジスタ１９、トラン
ジスタ２０、及びトランジスタ１７ｔがオンとなり、トランジスタ１６ｔはオフとなる。
また、配線ＭＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられ、配
線ＳＬには電位Ｖ０が与えられ、配線ＲＬには電位Ｖ１が与えられる。そして、配線ＳＬ
の電位Ｖ０は、トランジスタ１９を介してトランジスタ１５のゲート（ノードＡ）に与え
られ、配線ＭＬの電位Ｖａｎｏは、トランジスタ１５のソース及びドレインの他方（ノー
ドＢ）に与えられる。また、配線ＲＬに与えられた電位Ｖ１は、トランジスタ２０を介し
てトランジスタ１５のソース及びドレインの一方（ノードＣ）に与えられる。
【０１０７】
電位Ｖ０は、発光素子１４の閾値電圧Ｖｔｈｅ、及びトランジスタ１５の閾値電圧Ｖｔｈ
を、電位Ｖｃａｔに加算した電位よりも低くすることが望ましい。また、電位Ｖ１は、電
位Ｖ０からトランジスタ１５の閾値電圧Ｖｔｈを差し引いた電位よりも、十分低いことが
望ましい。
【０１０８】
期間ｔ１では、トランジスタ１５のゲート電圧Ｖｇｓが電位Ｖ０と電位Ｖ１の電位差にな
るため、閾値電圧よりも大きくなり、トランジスタ１５はオンになる。そして、配線ＭＬ
には電位Ｖａｎｏが与えられ、配線ＲＬには電位Ｖ１が与えられるため、トランジスタ１
５のドレイン電流は、トランジスタ１７ｔ及びトランジスタ２０を介して、配線ＶＬと配
線ＲＬの間に流れる。
【０１０９】
次いで、期間ｔ２では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられ、配線ＧＬｄにローレ
ベルの電位が与えられる。よって、図１５（Ｂ）に示すように、トランジスタ１９、及び
トランジスタ１７ｔがオンとなり、トランジスタ１６ｔ、及びトランジスタ２０はオフと
なる。また、配線ＭＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えら
れ、配線ＳＬには電位Ｖ０が与えられる。そして、配線ＳＬの電位Ｖ０は、トランジスタ
１９を介してトランジスタ１５のゲートに与えられ、配線ＭＬの電位Ｖａｎｏは、トラン
ジスタ１５のソース及びドレインの他方（ノードＢ）に与えられる。
【０１１０】
期間ｔ２の開始時には、トランジスタ１５はオンの状態にあるため、トランジスタ１５の
ソース及びドレインの他方に配線ＭＬの電位Ｖａｎｏが与えられることで、トランジスタ
１５を介して容量素子１８の電荷が放出される。そして、トランジスタ１５のソース及び
ドレインの一方（ノードＣ）は、電位Ｖ１から上昇を始め、最終的には電位Ｖ０−Ｖｔｈ
に収束する。よって、トランジスタ１５はオフになり、容量素子１８には、閾値電圧Ｖｔ
ｈが取得される。
【０１１１】
なお、期間ｔ２では、トランジスタ１５のソース及びドレインの一方（ノードＣ）は、電
位Ｖ０−Ｖｔｈであり、電位Ｖｃａｔに発光素子１４の閾値電圧Ｖｔｈｅを加算した電位
よりも低いため、発光素子１４は発光しない。
【０１１２】
次いで、期間ｔ３では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられ、配線ＧＬｄにローレ
ベルの電位が与えられる。よって、図１６（Ａ）に示すように、トランジスタ１９がオン
となり、トランジスタ１６ｔ、トランジスタ１７ｔ、及びトランジスタ２０はオフとなる
。また、配線ＣＬには電位Ｖｃａｔが与えられ、配線ＳＬには画像信号Ｓｉｇの電位Ｖｄ
ａｔａが与えられる。
【０１１３】
配線ＳＬに与えられる電位Ｖｄａｔａは、トランジスタ１９を介してトランジスタ１５の
ゲート（ノードＡ）に与えられる。なお、電位Ｖｄａｔａは、画像信号Ｓｉｇが有する画
像情報によって、その高さが異なる。図１４では、期間ｔ４における配線ＳＬに、ハイレ
ベルの電位Ｖｄａｔａ（Ｈ）が与えられる場合と、ローレベルの電位Ｖｄａｔａ（Ｌ）が
与えられる場合の、両方を図示している。
【０１１４】
なお、図１１に示す画素１１の、期間ｔ３終了時におけるノードＣの電位Ｖ２については
、図３に示す画素１１の、期間ｔ４終了時におけるノードＣの電位Ｖ２と同様に、トラン
ジスタ１５がオフである場合、容量素子１８が有する容量値Ｃ１と、発光素子１４が有す
る容量値Ｃ２の比によって決まる。そして、期間ｔ３においてトランジスタ１５がオンで
ある場合は、ノードＣに電荷が流入するため、期間ｔ３終了時におけるノードＣの電位Ｖ
２は、容量素子１８が有する容量値Ｃ１と、発光素子１４が有する容量値Ｃ２の比によっ
てのみ決まらず、ノードＣに流入する電荷量によってその値が変化する。具体的に、期間
ｔ３終了時におけるトランジスタ１５のゲート電圧Ｖｇｓは、上述した式１で表される。
【０１１５】
なお、期間ｔ３終了時における、理想的なゲート電圧ＶｇｓはＶｇｓ＝Ｖｄａｔａ−Ｖ０
＋Ｖｔｈである。ゲート電圧Ｖｇｓが上記値を有していれば、トランジスタ１５の閾値電
圧Ｖｔｈにばらつきが生じても、上記ばらつきの影響がトランジスタ１５のドレイン電流
に及ばなくなる。ゲート電圧Ｖｇｓを理想的な値に近づけるには、式１から、Ｃ２／（Ｃ
１＋Ｃ２）を１に近づけるのが望ましいことが分かる。すなわち、発光素子１４の容量値
Ｃ２が、容量素子１８の容量値Ｃ１よりも十分に大きければ、ゲート電圧Ｖｇｓを理想的
な値に近づけることができるので、望ましい。
【０１１６】
また、ゲート電圧Ｖｇｓを理想的な値に近づけるには、式１から、Ｑ１／（Ｃ１＋Ｃ２）
を小さくするのが望ましいことが分かる。すなわち、ノードＣに流入する電荷量Ｑ１を小
さくすることが、ゲート電圧Ｖｇｓを理想的な値に近づける上で、望ましい。よって、電
荷量Ｑ１を小さくするために期間ｔ３はなるべく短い方が良い。
【０１１７】
なお、図１１に示した画素１１を有する発光装置では、トランジスタ１５のソース及びド
レインの他方と、トランジスタ１５のゲートとが電気的に分離しているので、それぞれの
電位を個別に制御することができる。よって、期間ｔ２において、トランジスタ１５のソ
ース及びドレインの他方の電位を、トランジスタ１５のゲートの電位に、閾値電圧Ｖｔｈ
を加算した電位よりも高い値に設定することができる。そのため、トランジスタ１５がノ
ーマリオンである場合に、すなわち閾値電圧Ｖｔｈがマイナスの値を有している場合に、
トランジスタ１５において、ソースの電位がゲートの電位Ｖ０よりも高くなるまで、容量
素子１８に電荷を蓄積することができる。よって、本発明の一態様に係る発光装置では、
トランジスタ１５がノーマリオンであっても、期間ｔ２において容量１８に閾値電圧を取
得することができ、期間ｔ３において、閾値電圧Ｖｔｈを加味した値になるよう、トラン
ジスタ１５のゲート電圧Ｖｇｓを設定することができる。
【０１１８】
したがって、本発明の一態様に係る発光装置では、例えばトランジスタ１５の半導体膜に
酸化物半導体を用いた場合などに、トランジスタ１５がノーマリオンとなっても、表示ム
ラを低減でき、高い画質の表示を行うことができる。
【０１１９】
期間ｔ３において設定されたゲート電圧Ｖｇｓは、容量素子１８において保持される。
【０１２０】
次いで、期間ｔ４では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにハイレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられ、配線ＧＬｄにローレ
ベルの電位が与えられる。よって、図１６（Ｂ）に示すように、トランジスタ１６ｔがオ
ンとなり、トランジスタ１９、トランジスタ１７ｔ、及びトランジスタ２０がオフとなる
。トランジスタ１９がオフになることで、トランジスタ１５のゲートにおいて、電位Ｖｄ
ａｔａが保持される。また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖ
ｃａｔが与えられる。よって、発光素子１４では、期間ｔ３において定められた輝度が保
持される。
【０１２１】
次いで、期間ｔ５では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられ、配線ＧＬｄにローレ
ベルの電位が与えられる。よって、図１７に示すように、トランジスタ１７ｔがオンとな
り、トランジスタ１９、トランジスタ１６ｔ、及びトランジスタ２０がオフとなる。また
、配線ＣＬには電位Ｖｃａｔが与えられる。そして、配線ＭＬには電位Ｖａｎｏが与えら
れ、なおかつモニター回路に接続される。
【０１２２】
上記動作により、トランジスタ１７ｔを介して、トランジスタ１５のドレイン電流は、発
光素子１４に供給される。なおかつ、当該ドレイン電流は、配線ＭＬを介してモニター回
路にも供給される。モニター回路は、配線ＭＬに流れたドレイン電流を用いて、当該ドレ
イン電流の値を情報として含む信号を生成する。そして、本発明の一態様にかかる発光装
置では、上記信号を用いて、画素１１に供給される画像信号Ｓｉｇの電位Ｖｄａｔａの値
を、補正することができる。
【０１２３】
なお、図１１に示す画素１１を有する発光装置では、期間ｔ４の動作の後に期間ｔ５の動
作を常に行う必要はない。例えば、発光装置において、期間ｔ１乃至期間ｔ４の動作を複
数回繰り返した後に、期間ｔ５の動作を行うようにしても良い。また、一行の画素１１に
おいて期間ｔ５の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行
った一行の画素１１に書き込むことで、発光素子１４を非発光の状態にした後、次の行の
画素１１において、期間ｔ５の動作を行うようにしても良い。
【０１２４】
〈モニター回路の構成例〉
次いで、モニター回路１２の構成例を図１８に示す。図１８に示すモニター回路１２は、
オペアンプ６０と、容量素子６１と、スイッチ６２とを有する。
【０１２５】
容量素子６１が有する一対の電極の一方は、オペアンプ６０の反転入力端子（−）に接続
され、容量素子６１が有する一対の電極の他方は、オペアンプ６０の出力端子に接続され
ている。スイッチ６２は、容量素子６１に蓄積されている電荷を放出させる機能を有して
おり、具体的には、容量素子６１が有する一対の電極間の導通状態を制御する機能を有す
る。オペアンプ６０の非反転入力端子（＋）は配線６８に接続されており、配線６８には
電位Ｖａｎｏまたは電位Ｖ１が供給される。
【０１２６】
本発明の一態様では、内部補正を行うために、画素１１の配線ＭＬに電位Ｖａｎｏまたは
電位Ｖ１を供給する際には、モニター回路１２をボルテージフォロワとして機能させる。
具体的には、スイッチ６２をオンにすることで、配線６８に供給される電位Ｖａｎｏまた
は電位Ｖ１を、モニター回路１２を介して、配線ＴＥＲから配線ＭＬに供給することがで
きる。
【０１２７】
また、外部補正を行うために、画素１１から配線ＭＬを介して電流を取り出す際には、ま
ず、モニター回路１２をボルテージフォロワとして機能させることで、配線ＭＬに電位Ｖ
ａｎｏを供給した後、モニター回路１２を積分回路として機能させることで、画素１１か
ら取り出した電流を電圧に変換する。具体的には、スイッチ６２をオンにすることで、配
線６８に供給された電位Ｖａｎｏを、モニター回路１２を介して配線ＭＬに供給した後、
スイッチ６２をオフにする。スイッチ６２がオフの状態において、画素１１から配線ＴＥ
Ｒにドレイン電流が取り出されると、容量素子６１に電荷が蓄積され、容量素子６１が有
する一対の電極間に電圧が生じる。上記電圧は、ドレイン電流によって、配線ＴＥＲに取
り出された電荷の総量に比例するので、オペアンプ６０の出力端子に接続された配線ＯＵ
Ｔには、所定の期間内におけるドレイン電流による電荷の総量に対応した電位が与えられ
、当該電位がドレイン電流の値の情報を含む信号として、画像処理回路に供給される。
【０１２８】
なお、図３に示す画素１１の場合、内部補正を行う際に、図７及び図８にて示すように、
画素１１の配線ＭＬに供給する電位を、電位Ｖａｎｏと電位Ｖ１とで切り替えている。上
記電位の切り替えは、モニター回路１２の配線６８に供給される電位を電位Ｖａｎｏと電
位Ｖ１とで切り替えることで行うことができる。
【０１２９】
また、電位Ｖ１が供給される配線と、モニター回路１２の配線ＴＥＲのいずれか一方を選
択し、選択された配線と画素１１の配線ＭＬを電気的に接続する機能を有する選択回路を
、発光装置に設けても良い。上記選択回路を発光装置に設ける場合、モニター回路１２の
配線６８に電位Ｖａｎｏを、他の電位に切り替えることなく供給しても良い。
【０１３０】
〈画素部と選択回路の接続構成〉
次いで、図２に示す画素部２４と選択回路６４の、接続構成の一例について説明する。図
１９に、画素部２４と、選択回路６４の構成を例示する。
【０１３１】
図１９に示す画素部２４には、複数の画素１１と、ＧＬ１乃至配線ＧＬｙで示される複数
の配線ＧＬと、配線ＳＬ１乃至配線ＳＬｘで示される複数の配線ＳＬと、配線ＭＬ１乃至
配線ＭＬｘで示される複数の配線ＭＬと、配線ＶＬ１乃至配線ＶＬｘで示される複数の配
線ＶＬとが設けられている。ＧＬ１乃至配線ＧＬｙのそれぞれは、各画素１１に含まれる
複数のトランジスタのゲートにそれぞれ接続された、複数の配線に相当する。例えば、図
３で示す画素１１の場合、配線ＧＬａ乃至配線ＧＬｃが、ＧＬ１乃至配線ＧＬｙのいずれ
か一つに相当する。また、例えば、図１１で示す画素１１の場合、配線ＧＬａ乃至配線Ｇ
Ｌｄが、ＧＬ１乃至配線ＧＬｙのいずれか一つに相当する。そして、複数の画素１１は、
配線ＧＬの少なくとも一つと、配線ＳＬの少なくとも一つと、配線ＭＬの少なくとも一つ
と、配線ＶＬの少なくとも一つとに、それぞれ接続されている。
【０１３２】
なお、画素部２４に設けられる配線の種類及びその数は、画素１１の構成、数及び配置に
よって決めることができる。具体的に、図１９に示す画素部２４の場合、ｘ列×ｙ行の画
素１１がマトリクス状に配置されており、配線ＧＬ１乃至配線ＧＬｙ、配線ＳＬ１乃至配
線ＳＬｘ、配線ＭＬ１乃至配線ＭＬｘ、配線ＶＬ１乃至配線ＶＬｘが、画素部２４内に配
置されている場合を例示している。
【０１３３】
そして、選択回路６４は、配線ＭＬ１乃至配線ＭＬｘと、モニター回路（図示せず）の配
線ＴＥＲとの間の導通状態を制御する機能を有する。具体的に、選択回路６４は、電位Ｖ
１が供給される配線６７と一の配線ＭＬとの間の導通状態を制御するスイッチ６５と、上
記一の配線ＭＬと配線ＴＥＲとの間の導通状態を制御するスイッチ６６とを有する。
【０１３４】
〈発光装置の断面構造〉
図２０に、本発明の一態様に係る発光装置の、画素部の断面構造を一例として示す。なお
、図２０では、図３に示す画素１１が有する、トランジスタ１５、容量素子１８、及び発
光素子１４の、断面構造を例示している。
【０１３５】
具体的に、図２０に示す発光装置は、基板４００上にトランジスタ１５と、容量素子１８
とを有する。トランジスタ１５は、ゲートとして機能する導電膜４０１と、導電膜４０１
上の絶縁膜４０２と、絶縁膜４０２を間に挟んで導電膜４０１と重なる半導体膜４０３と
、半導体膜４０３に電気的に接続されたソースまたはドレインとして機能する導電膜４０
４及び導電膜４０５とを有する。
【０１３６】
容量素子１８は、電極として機能する導電膜４０１と、導電膜４０１上の絶縁膜４０２と
、絶縁膜４０２を間に挟んで導電膜４０１と重なり、なおかつ電極として機能する導電膜
４０４とを有する。
【０１３７】
絶縁膜４０２としては、酸化アルミニウム、酸化マグネシウム、酸化珪素、酸化窒化珪素
、窒化酸化珪素、窒化珪素、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化
ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以
上含む絶縁膜を、単層で、または積層させて用いればよい。なお、本明細書中において、
酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物
は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
【０１３８】
また、半導体膜４０３、導電膜４０４、及び導電膜４０５上には絶縁膜４１１が設けられ
ている。半導体膜４０３として酸化物半導体を用いる場合、絶縁膜４１１は、半導体膜４
０３に酸素を供給させることが可能な材料を用いることが望ましい。上記材料を絶縁膜４
１１に用いることで、絶縁膜４１１に含まれる酸素を半導体膜４０３に移動させることが
可能であり、半導体膜４０３の酸素欠損量を低減することができる。絶縁膜４１１に含ま
れる酸素の半導体膜４０３への移動は、絶縁膜４１１を形成した後に、加熱処理を行うこ
とで効率的に行うことができる。
【０１３９】
絶縁膜４１１上には絶縁膜４２０が設けられており、絶縁膜４２０上には導電膜４２４が
設けられている。導電膜４２４は、絶縁膜４１１及び絶縁膜４２０に設けられた開口部に
おいて、導電膜４０４に接続されている。
【０１４０】
絶縁膜４２０及び導電膜４２４上には絶縁膜４２５が設けられている。絶縁膜４２５は、
導電膜４２４と重なる位置に開口部を有する。また、絶縁膜４２５上において、絶縁膜４
２５の開口部とは異なる位置に、絶縁膜４２６が設けられている。そして、絶縁膜４２５
及び絶縁膜４２６上には、ＥＬ層４２７及び導電膜４２８が、順に積層するように設けら
れている。導電膜４２４及び導電膜４２８が、ＥＬ層４２７を間に挟んで重なり合う部分
が、発光素子１４として機能する。そして、導電膜４２４及び導電膜４２８は、一方が陽
極、他方が陰極として機能する。
【０１４１】
また、発光装置は、発光素子１４を間に挟んで基板４００と対峙する、基板４３０を有す
る。基板４３０上、すなわち、基板４３０の発光素子１４に近い側の面上には、光を遮蔽
する機能を有する遮蔽膜４３１が設けられている。そして、遮蔽膜４３１は、発光素子１
４と重なる領域に開口部を有している。発光素子１４に重なる開口部において、基板４３
０上には特定の波長範囲の可視光を透過する着色層４３２が設けられている。
【０１４２】
〈トランジスタの構造〉
次いで、酸化物半導体膜にチャネル形成領域を有するトランジスタ７０の構成を、一例と
して示す。
【０１４３】
図２１（Ａ）に示すトランジスタ７０は、ゲートとして機能する導電膜８０と、導電膜８
０上の絶縁膜８１と、絶縁膜８１を間に挟んで導電膜８０と重なる酸化物半導体膜８２と
、酸化物半導体膜８２に接続された、ソース及びドレインとして機能する導電膜８３及び
導電膜８４とを有する。また、図２１（Ａ）に示すトランジスタ７０は、酸化物半導体膜
８２、導電膜８３及び導電膜８４上に、順に積層された絶縁膜８５乃至絶縁膜８７を有す
る。
【０１４４】
なお、図２１（Ａ）では、酸化物半導体膜８２、導電膜８３及び導電膜８４上に、順に積
層された絶縁膜８５乃至絶縁膜８７が設けられている場合を例示しているが、酸化物半導
体膜８２、導電膜８３及び導電膜８４上に設けられる絶縁膜は、一層であっても良いし、
３以上の複数層であっても良い。
【０１４５】
絶縁膜８６は、化学量論的組成以上の酸素が含まれており、加熱により上記酸素の一部を
酸化物半導体膜８２に供給する機能を有する絶縁膜であることが望ましい。また、絶縁膜
８６は、欠陥が少ないことが好ましく、代表的には、ＥＳＲ測定により得られる、シリコ
ンのダングリングボンドに由来するｇ＝２．００１を持つスピンの密度が１×１０１８ｓ
ｐｉｎｓ／ｃｍ３以下であることが好ましい。ただし、絶縁膜８６を酸化物半導体膜８２
上に直接設けると、絶縁膜８６の形成時に酸化物半導体膜８２にダメージが与えられる場
合、図２１（Ａ）に示すように、絶縁膜８５を酸化物半導体膜８２と絶縁膜８６の間に設
けると良い。絶縁膜８５は、その形成時に酸化物半導体膜８２に与えるダメージが絶縁膜
８６の場合よりも小さく、なおかつ、酸素を透過する機能を有する絶縁膜であることが望
ましい。ただし、酸化物半導体膜８２に与えられるダメージを小さく抑えつつ、酸化物半
導体膜８２上に絶縁膜８６を直接形成することができるのであれば、絶縁膜８５は必ずし
も設けなくとも良い。
【０１４６】
絶縁膜８５は、欠陥が少ないことが好ましく、代表的には、ＥＳＲ測定により得られる、
シリコンのダングリングボンドに由来するｇ＝２．００１を持つスピンの密度が３×１０
１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜８５に含まれる欠陥
密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜８５における酸素の透過量が減
少してしまうためである。
【０１４７】
また、絶縁膜８５と酸化物半導体膜８２との界面に欠陥が少ないことが好ましく、代表的
には、磁場の向きを膜面に対して平行に印加したＥＳＲ測定により、酸化物半導体膜８２
に用いられる酸化物半導体中の酸素欠損に由来するｇ値が１．８９以上１．９６以下であ
るスピンの密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、更には検出下限以下であること
が好ましい。
【０１４８】
また、絶縁膜８７は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが、望
ましい。或いは、絶縁膜８７は、水素、水の拡散を防ぐブロッキング効果を有することが
、望ましい。
【０１４９】
絶縁膜は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、よ
り高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶
縁膜は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガ
リウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウ
ム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶
縁膜は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
【０１５０】
絶縁膜８７が水、水素などの拡散を防ぐブロッキング効果を有する場合、パネル内の樹脂
や、パネルの外部に存在する水、水素などの不純物が、酸化物半導体膜８２に侵入するの
を防ぐことができる。酸化物半導体膜８２に酸化物半導体を用いる場合、酸化物半導体に
侵入した水または水素の一部は電子供与体（ドナー）となるため、上記ブロッキング効果
を有する絶縁膜８７を用いることで、トランジスタ７０の閾値電圧がドナーの生成により
シフトするのを防ぐことができる。
【０１５１】
また、酸化物半導体膜８２に酸化物半導体を用いる場合、絶縁膜８７が酸素の拡散を防ぐ
ブロッキング効果を有することで、酸化物半導体からの酸素が外部に拡散するのを防ぐこ
とができる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるので
、トランジスタ７０の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
【０１５２】
なお、図２１（Ａ）では、酸化物半導体膜８２が、３層の積層された酸化物半導体膜で構
成されている場合を、例示している。具体的に、図２１（Ａ）に示すトランジスタ７０で
は、酸化物半導体膜８２として、酸化物半導体膜８２ａ乃至酸化物半導体膜８２ｃが、絶
縁膜８１側から順に積層されている。トランジスタ７０の酸化物半導体膜８２は、積層さ
れた複数の酸化物半導体膜で構成されているとは限らず、単膜の酸化物半導体膜で構成さ
れていても良い。
【０１５３】
そして、酸化物半導体膜８２ａ及び酸化物半導体膜８２ｃは、酸化物半導体膜８２ｂを構
成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下端のエネルギーが酸
化物半導体膜８２ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上又は０
．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下又は０．４ｅＶ以下、真
空準位に近い酸化物膜である。さらに、酸化物半導体膜８２ｂは、少なくともインジウム
を含むと、キャリア移動度が高くなるため好ましい。
【０１５４】
また、図２１（Ｂ）に示すように、トランジスタ７０は、酸化物半導体膜８２ｃが導電膜
８３及び導電膜８４の上層で絶縁膜８５と重畳するように設けられている構成を、有して
いてもよい。
【０１５５】
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸
素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  Ｏｘｉ
ｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、キャリア発生源が少ないため、ｉ型（真性半導
体）又はｉ型に限りなく近くすることができる。そのため、高純度化された酸化物半導体
膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高い
。そして、当該酸化物半導体膜にチャネル形成領域が形成されるトランジスタは、閾値電
圧がプラスとなる電気的特性（ノーマリーオフ特性ともいう。）になりやすい。
【０１５６】
具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオ
フ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１
０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧
（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナ
ライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下で
あることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または
容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定
を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル
形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ
電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの
場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従っ
て、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電
流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
【０１５７】
なお、半導体膜として酸化物半導体膜を用いる場合、酸化物半導体としては、少なくとも
インジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物を用い
たトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに
加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓ
ｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有する
ことが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ま
しい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。
【０１５８】
酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物などは、炭
化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法
により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れると
いった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり
、上記Ｉｎ−Ｇａ−Ｚｎ系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタ
を作製することが可能である。また、基板の大型化にも対応が可能である。
【０１５９】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
【０１６０】
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、Ｉ
ｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓ
ｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化
物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、
Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ
−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−
Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄ
ｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ
−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−
Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化
物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−
Ａｌ−Ｚｎ系酸化物を用いることができる。
【０１６１】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意
味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素
を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高い。
【０１６２】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
【０１６３】
以下では、酸化物半導体膜の構造について説明する。
【０１６４】
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化
物半導体膜、ＣＡＡＣ−ＯＳ膜などをいう。
【０１６５】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸
化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の
酸化物半導体膜が典型である。
【０１６６】
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶
ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原
子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜より
も欠陥準位密度が低いという特徴がある。
【０１６７】
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−Ｏ
Ｓ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内
に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠
陥準位密度が低いという特徴がある。ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔ
ｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察する
と、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認
することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の
低下が起こりにくいといえる。
【０１６８】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸
を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０１６９】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」と
は、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、
８５°以上９５°以下の場合も含まれる。
【０１７０】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
【０１７１】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有して
いることがわかる。
【０１７２】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
【０１７３】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【０１７４】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配
列した金属原子の各層は、結晶のａｂ面に平行な面である。
【０１７５】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
【０１７６】
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜
の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡ
Ｃ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。
【０１７７】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０１７８】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。
【０１７９】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０１８０】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【０１８１】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素、及び窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０１８２】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
【０１８３】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
【０１８４】
ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。
【０１８５】
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後
、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ
−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所
定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：
１、８：４：３、３：１：１、１：１：１、４：２：３、１：４：４または３：１：２で
ある。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するターゲットによって
適宜変更すればよい。
【０１８６】
なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカ
リ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に
、アルカリ金属のうちＮａは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該
絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半
導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果
、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低
下等の、トランジスタの電気的特性の劣化が起こり、加えて、特性のばらつきも生じる。
具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ３以下
、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以下とす
るとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１
０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃｍ３以
下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
【０１８７】
また、インジウムを含む金属酸化物が用いられている場合に、酸素との結合エネルギーが
インジウムよりも大きいシリコンや炭素が、インジウムと酸素の結合を切断し、酸素欠損
を形成することがある。そのため、シリコンや炭素が酸化物半導体膜に混入していると、
アルカリ金属やアルカリ土類金属の場合と同様に、トランジスタの電気的特性の劣化が起
こりやすい。よって、酸化物半導体膜中におけるシリコンや炭素の濃度は低いことが望ま
しい。具体的に、二次イオン質量分析法によるＣ濃度の測定値、またはＳｉ濃度の測定値
は、１×１０１８／ｃｍ３以下とするとよい。上記構成により、トランジスタの電気的特
性の劣化を防ぐことができ、半導体装置の信頼性を高めることができる。
【０１８８】
また、ソース電極及びドレイン電極に用いられる導電性材料によっては、ソース電極及び
ドレイン電極中の金属が、酸化物半導体膜から酸素を引き抜くことがある。この場合、酸
化物半導体膜のうち、ソース電極及びドレイン電極に接する領域が、酸素欠損の形成によ
りｎ型化される。
【０１８９】
ｎ型化された領域は、ソース領域またはドレイン領域として機能するため、酸化物半導体
膜とソース電極及びドレイン電極との間におけるコンタクト抵抗を下げることができる。
よって、ｎ型化された領域が形成されることで、トランジスタの移動度及びオン電流を高
めることができ、それにより、トランジスタを用いた半導体装置の高速動作を実現するこ
とができる。
【０１９０】
なお、ソース電極及びドレイン電極中の金属による酸素の引き抜きは、ソース電極及びド
レイン電極をスパッタリング法などにより形成する際に起こりうるし、ソース電極及びド
レイン電極を形成した後に行われる加熱処理によっても起こりうる。
【０１９１】
また、ｎ型化される領域は、酸素と結合し易い導電性材料をソース電極及びドレイン電極
に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Ａｌ、Ｃ
ｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどが挙げられる。
【０１９２】
また、酸化物半導体膜は、単数の金属酸化物膜で構成されているとは限らず、積層された
複数の金属酸化物膜で構成されていても良い。例えば、第１乃至第３の金属酸化物膜が順
に積層されている半導体膜の場合、第１の金属酸化物膜及び第３の金属酸化物膜は、第２
の金属酸化物膜を構成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下
端のエネルギーが第２の金属酸化物膜よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．
１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下また
は０．４ｅＶ以下、真空準位に近い酸化物膜である。さらに、第２の金属酸化物膜は、少
なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。
【０１９３】
上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで、
半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい第２の金
属酸化物膜にチャネル領域が形成される。即ち、第２の金属酸化物膜とゲート絶縁膜との
間に第３の金属酸化物膜が設けられていることによって、ゲート絶縁膜と離隔している第
２の金属酸化物膜に、チャネル領域を形成することができる。
【０１９４】
また、第３の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つ
をその構成要素に含むため、第２の金属酸化物膜と第３の金属酸化物膜の界面では、界面
散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため、
トランジスタの電界効果移動度が高くなる。
【０１９５】
また、第２の金属酸化物膜と第１の金属酸化物膜の界面に界面準位が形成されると、界面
近傍の領域にもチャネル領域が形成されるために、トランジスタの閾値電圧が変動してし
まう。しかし、第１の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なく
とも１つをその構成要素に含むため、第２の金属酸化物膜と第１の金属酸化物膜の界面に
は、界面準位が形成されにくい。よって、上記構成により、トランジスタの閾値電圧等の
電気的特性のばらつきを、低減することができる。
【０１９６】
また、金属酸化物膜間に不純物が存在することによって、各膜の界面にキャリアの流れを
阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させること
が望ましい。積層された金属酸化物膜の膜間に不純物が存在していると、金属酸化物膜間
における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラ
ップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を
低減させることで、主成分である一の金属を少なくとも共に有する複数の金属酸化物膜を
、単に積層させるよりも、連続接合（ここでは特に伝導帯下端のエネルギーが各膜の間で
連続的に変化するＵ字型の井戸構造を有している状態）が形成されやすくなる。
【０１９７】
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置
（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層すること
が必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純
物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを
用いて高真空排気（５×１０−７Ｐａ乃至１×１０−４Ｐａ程度まで）することが好まし
い。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー
内に気体が逆流しないようにしておくことが好ましい。
【０１９８】
高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみなら
ず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガ
スやアルゴンガスの露点を、−４０℃以下、好ましくは−８０℃以下、より好ましくは−
１００℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取
り込まれることを可能な限り防ぐことができる。具体的に、第２の金属酸化物膜がＩｎ−
Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、第２の金属
酸化物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：
Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６
以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好
ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、第２の金属酸化物膜としてＣＡ
ＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては
、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
【０１９９】
具体的に、第１の金属酸化物膜、第３の金属酸化物膜がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｇ
ａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、第１の金属酸化物膜、第３の金属酸化
物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ
＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３
以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６
以下とすることで、第１の金属酸化物膜、第３の金属酸化物膜としてＣＡＡＣ−ＯＳ膜が
形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚ
ｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ
：Ｚｎ＝１：３：８等がある。
【０２００】
なお、第１の金属酸化物膜及び第３の金属酸化物膜の厚さは、３ｎｍ以上１００ｎｍ以下
、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の金属酸化物膜の厚さは、３ｎ
ｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下であり、さらに好ましくは
３ｎｍ以上５０ｎｍ以下である。
【０２０１】
３層構造の半導体膜において、第１の金属酸化物膜乃至第３の金属酸化物膜は、非晶質ま
たは結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される第２の金属酸化
物膜が結晶質であることにより、トランジスタに安定した電気的特性を付与することがで
きるため、第２の金属酸化物膜は結晶質であることが好ましい。
【０２０２】
なお、チャネル形成領域とは、トランジスタの半導体膜のうち、ゲート電極と重なり、か
つソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チャ
ネル形成領域において、電流が主として流れる領域をいう。
【０２０３】
例えば、第１の金属酸化物膜及び第３の金属酸化物膜として、スパッタリング法により形
成したＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いる場合、第１の金属酸化物膜及び第３の金属酸
化物膜の成膜には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数
比］）であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとしてア
ルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力０．４Ｐａとし、基板温
度を２００℃とし、ＤＣ電力０．５ｋＷとすればよい。
【０２０４】
また、第２の金属酸化物膜をＣＡＡＣ−ＯＳ膜とする場合、第２の金属酸化物膜の成膜に
は、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であり、
多結晶のＩｎ−Ｇａ−Ｚｎ系酸化物を含むターゲットを用いることが好ましい。成膜条件
は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い
、圧力を０．４Ｐａとし、基板の温度３００℃とし、ＤＣ電力０．５ｋＷとすることがで
きる。
【０２０５】
なお、トランジスタは、半導体膜の端部が傾斜している構造を有していても良いし、半導
体膜の端部が丸みを帯びる構造を有していても良い。
【０２０６】
また、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合にお
いても、ソース電極及びドレイン電極に接する領域が、ｎ型化されていても良い。上記構
成により、トランジスタの移動度及びオン電流を高め、トランジスタを用いた半導体装置
の高速動作を実現することができる。さらに、複数の積層された金属酸化物膜を有する半
導体膜をトランジスタに用いる場合、ｎ型化される領域は、チャネル領域となる第２の金
属酸化物膜にまで達していることが、トランジスタの移動度及びオン電流を高め、半導体
装置のさらなる高速動作を実現する上で、より好ましい。
【０２０７】
〈発光装置の外観〉
図２２は、本発明の一態様に係る発光装置の外観の一例を示す、斜視図である。図２２に
示す発光装置は、パネル１６０１と、コントローラ、電源回路、画像処理回路、画像メモ
リ、ＣＰＵなどが設けられた回路基板１６０２と、接続部１６０３とを有している。パネ
ル１６０１は、画素が複数設けられた画素部１６０４と、複数の画素を行ごとに選択する
駆動回路１６０５と、選択された行内の画素への画像信号Ｓｉｇの入力を制御する駆動回
路１６０６とを有する。
【０２０８】
回路基板１６０２から、接続部１６０３を介して、各種信号と、電源の電位とが、パネル
１６０１に入力される。接続部１６０３には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅ
ｄ  Ｃｉｒｃｕｉｔ）などを用いることができる。また、接続部１６０３にＣＯＦテープ
を用いる場合、回路基板１６０２内の一部の回路、或いはパネル１６０１が有する駆動回
路１６０５や駆動回路１６０６の一部などを別途用意したチップに形成しておき、ＣＯＦ
（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）法を用いて当該チップをＣＯＦテープに接続しておいても
良い。
【０２０９】
〈電子機器の構成例〉
本発明の一態様に係る発光装置は、表示装置、ノート型パーソナルコンピュータ、記録媒
体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄ
ｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用い
ることができる。その他に、本発明の一態様に係る発光装置を用いることができる電子機
器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタ
ルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）
、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイ
ヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払
い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２３に示す
。
【０２１０】
図２３（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有
する。本発明の一態様に係る発光装置は、表示部５００２に用いることができる。なお、
表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情
報表示用表示装置が含まれる。
【０２１１】
図２３（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、操作キー５１０３
等を有する。本発明の一態様に係る発光装置は、表示部５１０２に用いることができる。
【０２１２】
図２３（Ｃ）は表示装置であり、曲面を有する筐体５７０１、表示部５７０２等を有する
。本発明の一態様に係る発光装置に可撓性を有する基板を用いることで、曲面を有する筐
体５７０１に支持された表示部５７０２に、当該発光装置を用いることができ、フレキシ
ブルかつ軽くて使い勝手の良い表示装置を提供することができる。
【０２１３】
図２３（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、
表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタ
イラス５３０８等を有する。本発明の一態様に係る発光装置は、表示部５３０３または表
示部５３０４に用いることができる。表示部５３０３または表示部５３０４に本発明の一
態様に係る発光装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにく
い携帯型ゲーム機を提供することができる。なお、図２３（Ｄ）に示した携帯型ゲーム機
は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲーム機が有する
表示部の数は、これに限定されない。
【０２１４】
図２３（Ｅ）は電子書籍であり、筐体５６０１、表示部５６０２等を有する。本発明の一
態様に係る発光装置は、表示部５６０２に用いることができる。そして、可撓性を有する
基板を用いることで、発光装置に可撓性を持たせることができるので、フレキシブルかつ
軽くて使い勝手の良い電子書籍を提供することができる。
【０２１５】
図２３（Ｆ）は携帯電話であり、筐体５９０１に、表示部５９０２、マイク５９０７、ス
ピーカー５９０４、カメラ５９０３、外部接続部５９０６、操作用のボタン５９０５が設
けられている。表示部５９０２に、本発明の一態様に係る発光装置を用いることできる。
また、本発明の一態様に係る発光装置を、可撓性を有する基板に形成した場合、図２３（
Ｆ）に示すような曲面を有する表示部５９０２に当該発光装置を適用することが可能であ
る。
【０２１６】
〈画素のレイアウト〉
次いで、図３に示す画素１１の、レイアウトの一例を図２４に示す。なお、図２４では、
画素１１のレイアウトを明確にするために、ゲート絶縁膜などの各種の絶縁膜や酸化物膜
を省略している。
【０２１７】
図２４に示す画素１１は、トランジスタ１５、トランジスタ１６ｔ、トランジスタ１７ｔ
、トランジスタ１９を有する。導電膜５０１は、トランジスタ１９のゲートとしての機能
と、配線ＧＬａとしての機能とを有する。導電膜５０２は、配線ＳＬとしての機能と、ト
ランジスタ１９のソースまたはドレインとしての機能を有する。導電膜５０３は、トラン
ジスタ１９のソースまたはドレインとしての機能を有する。導電膜５０４は、トランジス
タ１５のゲートとしての機能を有し、なおかつ導電膜５０３に接続されている。導電膜５
０５は、配線ＶＬとしての機能と、トランジスタ１６ｔのソースまたはドレインとしての
機能とを有する。導電膜５０６は、トランジスタ１５のソースまたはドレインとしての機
能を有する。導電膜５０７は、発光素子１４の画素電極としての機能を有し、なおかつ導
電膜５０６に接続されている。導電膜５０８は、トランジスタ１５のソースまたはドレイ
ンとしての機能と、トランジスタ１６ｔのソースまたはドレインとしての機能と、トラン
ジスタ１７ｔのソースまたはドレインとしての機能とを有する。導電膜５０９は、トラン
ジスタ１７ｔのソースまたはドレインとしての機能を有する。導電膜５１０は、配線ＧＬ
ｂとしての機能と、トランジスタ１６ｔのゲートとしての機能とを有する。導電膜５１１
は、配線ＧＬｃとしての機能と、トランジスタ１７ｔのゲートとしての機能とを有する。
導電膜５１２は、配線ＭＬとしての機能を有し、なおかつ導電膜５０９に接続されている
。
【符号の説明】
【０２１８】
１０    発光装置
１１    画素
１２    モニター回路
１３    画像処理回路
１４    発光素子
１５    トランジスタ
１６    スイッチ
１６ｔ    トランジスタ
１７    スイッチ
１７ｔ    トランジスタ
１８    容量素子
１９    トランジスタ
２０    トランジスタ
２４    画素部
２５    パネル
２６    コントローラ
２７    ＣＰＵ
２８    画像メモリ
２９    メモリ
３０    駆動回路
３１    駆動回路
３２    画像データ
６０    オペアンプ
６１    容量素子
６２    スイッチ
６４    選択回路
６５    スイッチ
６６    スイッチ
６７    配線
６８    配線
７０    トランジスタ
８０    導電膜
８１    絶縁膜
８２    酸化物半導体膜
８２ａ    酸化物半導体膜
８２ｂ    酸化物半導体膜
８２ｃ    酸化物半導体膜
８３    導電膜
８４    導電膜
８５    絶縁膜
８６    絶縁膜
８７    絶縁膜
４００    基板
４０１    導電膜
４０２    絶縁膜
４０３    半導体膜
４０４    導電膜
４０５    導電膜
４１１    絶縁膜
４２０    絶縁膜
４２４    導電膜
４２５    絶縁膜
４２６    絶縁膜
４２７    ＥＬ層
４２８    導電膜
４３０    基板
４３１    遮蔽膜
４３２    着色層
５０１    導電膜
５０２    導電膜
５０３    導電膜
５０４    導電膜
５０５    導電膜
５０６    導電膜
５０７    導電膜
５０８    導電膜
５０９    導電膜
５１０    導電膜
５１１    導電膜
５１２    導電膜
１６０１    パネル
１６０２    回路基板
１６０３    接続部
１６０４    画素部
１６０５    駆動回路
１６０６    駆動回路
５００１    筐体
５００２    表示部
５００３    支持台
５１０１    筐体
５１０２    表示部
５１０３    操作キー
５３０１    筐体
５３０２    筐体
５３０３    表示部
５３０４    表示部
５３０５    マイクロホン
５３０６    スピーカー
５３０７    操作キー
５３０８    スタイラス
５６０１    筐体
５６０２    表示部
５７０１    筐体
５７０２    表示部
５９０１    筐体
５９０２    表示部
５９０３    カメラ
５９０４    スピーカー
５９０５    ボタン
５９０６    外部接続部
５９０７    マイク
【図１】
2020160472.tif 000003
【図２】
2020160472.tif 000004
【図３】
2020160472.tif 000005
【図４】
2020160472.tif 000006
【図５】
2020160472.tif 000007
【図６】
2020160472.tif 000008
【図７】
2020160472.tif 000009
【図８】
2020160472.tif 000010
【図９】
2020160472.tif 000011
【図１０】
2020160472.tif 000012
【図１１】
2020160472.tif 000013
【図１２】
2020160472.tif 000014
【図１３】
2020160472.tif 000015
【図１４】
2020160472.tif 000016
【図１５】
2020160472.tif 000017
【図１６】
2020160472.tif 000018
【図１７】
2020160472.tif 000019
【図１８】
2020160472.tif 000020
【図１９】
2020160472.tif 000021
【図２０】
2020160472.tif 000022
【図２１】
2020160472.tif 000023
【図２２】
2020160472.tif 000024
【図２３】
2020160472.tif 000025
【図２４】
2020160472.tif 000026