(57)【要約】【課題】電極パッドに衝撃が加わった際に、パッドの直下の回路素子が衝撃によって損傷を受けることを抑制することが可能な半導体装置を提供する。【解決手段】基板の上に被保護素子及び突出部が配置されている。基板の上に配置された絶縁膜が、突出部の少なくとも側面及び被保護素子を覆う。絶縁膜の上に外部接続用の電極パッドが配置されている。電極パッドは、平面視において被保護素子及び突出部と少なくとも部分的に重なる。突出部の上面から電極パッドまでの高さ方向の最大の間隔が、被保護素子の上面から電極パッドまでの高さ方向の最大の間隔よりも狭い。【選択図】図１
2020010014.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に配置された被保護素子と、
前記基板の上に配置された突出部と、
前記基板の上に配置され、前記突出部の少なくとも側面及び前記被保護素子を覆う絶縁膜と、
前記絶縁膜の上に配置され、平面視において前記被保護素子及び前記突出部と少なくとも部分的に重なる外部接続用の電極パッドと
を有し、
前記突出部の上面から前記電極パッドまでの高さ方向の最大の間隔が、前記被保護素子の上面から前記電極パッドまでの高さ方向の最大の間隔よりも狭い半導体装置。
【請求項２】
前記突出部は、前記基板に設けられた電子回路に電気的に接続されていない請求項１に記載の半導体装置。
【請求項３】
前記基板の上に配置され、電子回路の一部を構成する回路素子をさらに有し、
前記突出部は、内部に前記回路素子を含む請求項１に記載の半導体装置。
【請求項４】
前記絶縁膜の上面が平坦である請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記突出部と前記電極パッドとが前記絶縁膜を介することなく直接接している請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記突出部は、平面視において、少なくとも前記被保護素子の両側に配置されている請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記基板が半導体で形成されており、前記突出部は、前記基板の上にエピタキシャル成長された半導体層を含む請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
前記被保護素子は、キャパシタ、トランジスタ、またはダイオードである請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記被保護素子は下から順番に下部電極、キャパシタ誘電体膜、及び上部電極が積層された構造を持つキャパシタであり、
前記突出部の少なくとも側面を覆い、前記キャパシタ誘電体膜まで連続し、前記キャパシタ誘電体膜と同一材料で形成された被覆誘電体膜をさらに有する請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項１０】
前記突出部は、前記絶縁膜のヤング率より高いヤング率を持つ材料を含む請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項１１】
基板と、
前記基板の上に配置された配線と、
前記基板の上に配置された突出部と、
前記基板の上に配置され、前記突出部の少なくとも側面及び前記配線を覆う絶縁膜と、
前記絶縁膜の上に配置され、平面視において前記配線及び前記突出部と少なくとも部分的に重なる外部接続用の電極パッドと
を有し、
前記突出部の上面から前記電極パッドまでの高さ方向の最大の間隔が、前記配線の上面から前記電極パッドまでの高さ方向の最大の間隔より狭い半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体チップの小型化を図るために、トランジスタ等の素子の真上にパッドを配置したパッドオンエレメント（ＰＯＥ）構造の半導体装置が公知である（例えば、特許文献１）。特許文献１に開示された半導体装置においては、パッドの下部にストライプ形状を有する配線が形成されており、その結果パッドの表面が凹凸をなしている。パッドの表面に凹凸を設けるのは、ボンディングの際などにかかる外部応力の作用面積を広げ、外部応力を緩和するためである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３１１７８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
パッドの表面に凹凸を設けて外部応力の作用面積を広げても、パッドの直下に配置される回路素子に応力が伝わると、回路素子に損傷を与えてしまう場合がある。本発明の目的は、電極パッドに衝撃が加わった際に、パッドの直下の回路素子が衝撃によって損傷を受けることを抑制することが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
本発明の一観点によると、
基板と、
前記基板の上に配置された被保護素子と、
前記基板の上に配置された突出部と、
前記基板の上に配置され、前記突出部の少なくとも側面及び前記被保護素子を覆う絶縁膜と、
前記絶縁膜の上に配置され、平面視において前記被保護素子及び前記突出部と少なくとも部分的に重なる外部接続用の電極パッドと
を有し、
前記突出部の上面から前記電極パッドまでの高さ方向の最大の間隔が、前記被保護素子の上面から前記電極パッドまでの高さ方向の最大の間隔と等しいか、またはそれよりも狭い半導体装置が提供される。
【発明の効果】
【０００６】
電極パッドに衝撃荷重が加わると、その衝撃荷重が絶縁膜を介して下方の被保護素子及び突出部に伝わる。衝撃荷重が被保護素子と突出部とに分散されるため、被保護素子が損傷を受けることを抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】図１Ａは、第１実施例による半導体装置の平面図であり、図１Ｂは、図１Ａの一点鎖線１Ｂ−１Ｂにおける断面図である。
【図２】図２Ａ及び図２Ｂは、第１実施例の変形例による半導体装置の断面図である。
【図３】図３Ａは、第２実施例による半導体装置の断面図であり、図３Ｂは、基板に設けられた電子回路の一部の等価回路図であり、図３Ｃは、第２実施例の変形例による半導体装置の断面図である。
【図４】図４Ａ及び図４Ｂは、第２実施例の他の変形例による半導体装置の断面図である。
【図５】図５は、第２実施例のさらに他の変形例による半導体装置の断面図である。
【図６】図６は、第３実施例による半導体装置の断面図である。
【図７】図７Ａは、第４実施例による半導体装置の断面図であり、図７Ｂは、第４実施例の変形例による半導体装置の断面図である。
【図８】図８Ａは、第５実施例による半導体装置の断面図であり、図８Ｂ及び図８Ｃは、第５実施例の変形例による半導体装置の断面図である。
【図９】図９Ａは、第６実施例による半導体装置の断面図であり、図９Ｂ及び図９Ｃは、第６実施例の変形例による半導体装置の断面図である。
【図１０】図１０Ａは、第７実施例による半導体装置の平面図であり、図１０Ｂは、図１０Ａの一点鎖線１０Ｂ−１０Ｂにおける断面図である。
【図１１】図１１Ａ、図１１Ｂ及び図１１Ｃは、第７実施例の変形例による半導体装置の平面図である。
【図１２】図１２Ａ及び図１２Ｂは、第７実施例の変形例による半導体装置の平面図である。
【図１３】図１３Ａは、第８実施例による半導体装置の断面図であり、図１３Ｂは、第８実施例の変形例による半導体装置の断面図である。
【発明を実施するための形態】
【０００８】
［第１実施例］
図１Ａ及び図１Ｂを参照して、第１実施例による半導体装置について説明する。
図１Ａは、第１実施例による半導体装置の平面図である。半導体からなる基板の上に、被保護素子２０及び突出部２１が設けられている。被保護素子２０及び突出部２１を覆う絶縁膜が基板の上に配置されており、この絶縁膜の上に、外部接続用の電極パッド２２が配置されている。電極パッド２２は、平面視において、被保護素子２０及び突出部２１と重なっている。図１Ａでは、被保護素子２０及び突出部２１の全域が電極パッド２２も重なっている例を示しているが、被保護素子２０及び突出部２１の一部が電極パッド２２の外側まで広がっていてもよい。
【０００９】
図１Ｂは、図１Ａの一点鎖線１Ｂ−１Ｂにおける断面図である。半導体からなる基板３０の上に、被保護素子２０及び突出部２１が設けられている。基板３０の上に絶縁膜３１が配置されており、絶縁膜３１は被保護素子２０及び突出部２１を覆う。絶縁膜３１の上面には、被保護素子２０及び突出部２１の形状を反映したうねりが生じている。絶縁膜３１の上に電極パッド２２が配置されている。電極パッド２２の直下に、絶縁膜３１を介して被保護素子２０及び突出部２１が配置されている。このように、被保護素子２０等の回路素子と電極パッド２２とを重ねて配置する構造は、ＰＯＥ構造と呼ばれる。
【００１０】
突出部２１は、基板３０の上面より上方に突出している。突出部２１は、基板３０の上面から立ち上がる側面と、側面の上端において側面に連続する上面とを含む。基板３０と突出部２１とが同一の半導体材料で形成されて、両者の境界が明確でない場合もある。
【００１１】
被保護素子２０の上面から電極パッド２２までの高さ方向の最大の間隔をＧ１で表し、突出部２１の上面から電極パッド２２までの高さ方向の最大の間隔をＧ２で表す。間隔Ｇ２は間隔Ｇ１より狭い。
【００１２】
次に、第１実施例の優れた効果について説明する。
電極パッド２２にプロービングやワイヤボンディングの際に衝撃荷重が加わると、衝撃荷重が絶縁膜３１を介して被保護素子２０及び突出部２１に伝わる。電極パッド２２に加わる衝撃荷重が、被保護素子２０と突出部２１とに分散されることになるため、被保護素子２０に加わる衝撃荷重が軽減され、その結果被保護素子２０に発生する応力が低減される。応力低減により、被保護素子２０の破壊が抑制され、半導体装置の歩留まり向上及び信頼性の向上を図ることができる。
【００１３】
間隔Ｇ２を間隔Ｇ１以下にすることにより、電極パッド２２に加わる衝撃荷重が、突出部２１に相対的に伝わり易くなり、逆に被保護素子２０には相対的に伝わり難くなる。その結果、被保護素子２０を保護する効果が高まる。
【００１４】
被保護素子２０を保護する効果を高めるために、突出部２１を被保護素子２０に近付けることが好ましい。例えば、突出部２１と被保護素子２０との間には、電子回路の能動素子や受動素子を配置しないレイアウトとすることが好ましい。
【００１５】
突出部２１が衝撃荷重を受け止める十分な効果を得るために、間隔Ｇ１と間隔Ｇ２との差を大きくすることが好ましい。さらに、突出部２１を、ヤング率の高い材料で構成することが好ましい。突出部２１をヤング率の高い材料で構成すると、衝撃荷重を受けたときの突出部２１の変形量が小さくなるため、衝撃荷重を受け止める効果が大きくなる。例えば、突出部２１を構成する材料のヤング率を、絶縁膜３１を構成する材料のヤング率より高くすることが好ましい。突出部２１が複数の材料からなる複合部材である場合には、突出部２１の、体積比で重み付けしたヤング率の平均値が、絶縁膜３１を構成する材料のヤング率より高くなるような構造とすることが好ましい。絶縁膜３１が異なる材料からなる複数の膜を積層した多層構造を持つ場合には、平面視において電極パッド２２と重なる領域内で、体積比で重み付けしたヤング率の平均値を絶縁膜３１のヤング率と定義すればよい。
【００１６】
一例として、被保護素子２０及び突出部２１は、金属材料、無機誘電体材料、半導体材料等を含む。絶縁膜３１には、ベンゾシクロブテン（ＢＣＢ）、ポリイミド等の有機絶縁材料を用いるとよい。
【００１７】
次に、図２Ａ及び図２Ｂを参照して、第１実施例の変形例による半導体装置について説明する。
【００１８】
図２Ａは、第１実施例の変形例による半導体装置の断面図である。第１実施例では、絶縁膜３１（図１Ｂ）の上面に、下地の凹凸を反映したうねりが生じていた。図２Ａに示した変形例では、絶縁膜３１の上面がほぼ平坦である。例えば、スピンコートでＢＣＢ樹脂を塗布することにより、ほぼ平坦な上面を持つ絶縁膜３１を形成することができる。また、絶縁膜３１を形成した後に平坦化処理を行ってもよい。ここで、「平坦」は、幾何学的に完全に平面であることを意味しているわけではなく、例えば、上述のようにスピンコートで樹脂を塗布したときに形成される樹脂膜の表面のように実質的に平坦であると考えられる状態を含んでいる。
【００１９】
絶縁膜３１の上面を、基板３０に対して平行になるように平坦化すると、絶縁膜３１の上面がうねりを持つ場合と比べて、間隔Ｇ２と間隔Ｇ１との差が大きくなる。その結果、被保護素子２０を保護する機能を高めることができる。
【００２０】
図２Ｂは、第１実施例の他の変形例による半導体装置の断面図である。第１実施例では、突出部２１と電極パッド２２との間に絶縁膜３１が配置されていた。図２Ｂに示した変形例では、突出部２１と電極パッド２２とが絶縁膜３１を介することなく直接接している。この構造は、間隔Ｇ２（図１Ｂ、図２Ａ）が０である場合に相当する。
【００２１】
突出部２１と電極パッド２２とが直接接する構造とすることにより、被保護素子２０を保護する機能をより高めることができる。
【００２２】
第１実施例では、最大の間隔Ｇ２（図１Ｂ）を最大の間隔Ｇ１（図１Ｂ）より狭くしている。突出部２１の上面から電極パッド２２までの高さ方向の間隔の平均値を、被保護素子２０の上面から電極パッド２２までの高さ方向の間隔の平均値より小さくしてもよい。この場合にも、突出部２１は、被保護素子２０を保護する機能を有する。
【００２３】
［第２実施例］
次に、図３Ａ及び図３Ｂを参照して第２実施例による半導体装置について説明する。以下、図１Ａから図２Ｂまでの図面に示した第１実施例及びその変形例による半導体装置と共通の構成については説明を省略する。
【００２４】
図３Ａは、第２実施例による半導体装置の断面図である。第２実施例では、被保護素子２０がキャパシタ４０であり、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）５０が突出部２１の一部分として利用される。
【００２５】
キャパシタ４０は、下から（基板３０側から）順番に積層された下部電極４１、キャパシタ誘電体膜４２、及び上部電極４３を含む。ＨＢＴ５０は、下から順番に積層されたコレクタ層５１、ベース層５２、及びエミッタ層５３を含む。コレクタ層５１、ベース層５２、及びエミッタ層５３は、基板３０からエピタキシャル成長された半導体で構成される。基板３０の上面に配置されたコレクタ電極５４が、基板３０の表層部の導電性の領域（図示を省略）を介してコレクタ層５１に接続されている。基板３０の表層部の導電性の領域は、例えば基板３０の内奥部と同一の半導体材料で、かつコレクタ層５１と同一導電型の半導体材料からなるエピタキシャル成長膜で形成される。ベース層５２の上にベース電極５５が配置され、エミッタ層５３の上にエミッタ電極５６が配置されている。
【００２６】
キャパシタ誘電体膜４２と同一工程で成膜された誘電体膜（以下、被覆誘電体膜４２Ａという。）が突出部２１まで広がって配置されており、突出部２１の側面を覆っている。例えば、被覆誘電体膜４２Ａは、コレクタ層５１、ベース層５２、及びエミッタ層５３の側面を覆っている。エミッタ電極５６の上にエミッタ配線５８が配置されている。エミッタ配線５８は、被覆誘電体膜４２Ａに設けられた開口内を経由してエミッタ電極５６に接続されている。
【００２７】
コレクタ層５１、ベース層５２、エミッタ層５３、エミッタ電極５６、エミッタ配線５８、及び被覆誘電体膜４２Ａが、突出部２１として利用される。半導体からなるコレクタ層５１、ベース層５２、及びエミッタ層５３、金属からなるエミッタ電極５６及びエミッタ配線５８、無機絶縁材料からなる被覆誘電体膜４２Ａは、有機絶縁材料からなる絶縁膜３１よりも高いヤング率を持つ。
【００２８】
下部電極４１は、例えばコレクタ電極５４の形成と同一の工程で形成される。この場合、下部電極４１には、コレクタ電極５４と同一の材料が用いられ、両者の厚さはほぼ等しくなる。なお、下部電極４１を、ベース電極５５またはエミッタ電極５６の形成と同一の工程で形成してもよい。上部電極４３は、例えばエミッタ配線５８の形成と同一の工程で形成される。この場合、上部電極４３には、エミッタ配線５８と同一の材料が用いられ、両者の厚さはほぼ等しくなる。
【００２９】
図３Ｂは、基板３０に設けられた電子回路の一部の等価回路図である。ＨＢＴ５０のベースに、直流カットフィルタとしてのキャパシタ４０が接続されている。キャパシタ４０を介してＨＢＴ５０のベースに高周波入力信号が入力される。さらに、ＨＢＴ５０のベースにバラスト抵抗４８が接続されている。バラスト抵抗４８を介してＨＢＴ５０にベースバイアスが供給される。バラスト抵抗４８も基板３０の上に設けられている。
【００３０】
次に、第２実施例の優れた効果について説明する。第２実施例においても、第１実施例と同様に、電極パッド２２に加わる衝撃荷重による被保護素子２０の損傷を抑制することができる。さらに、第２実施例では、突出部２１が、電子回路の一部を構成する回路素子、すなわちＨＢＴ５０を含んでいる。ＨＢＴ５０を突出部２１の一部分として利用するため、突出部２１を配置するための専用の領域を確保する必要がない。このため、半導体装置の小型化及び低コスト化を図ることができる。
【００３１】
次に、図３Ｃを参照して第２実施例の変形例による半導体装置について説明する。
図３Ｃは、本変形例による半導体装置の断面図である。本変形例では、被保護素子２０及び突出部２１を覆う絶縁膜３１が、下層絶縁膜３１Ａと上層絶縁膜３１Ｂとの２層構造を有する。下層絶縁膜３１Ａは、ＳｉＮ等の無機絶縁材料で形成され、上層絶縁膜３１Ｂは、有機絶縁材料で形成されている。
【００３２】
本変形例では、有機絶縁材料からなる上層絶縁膜３１Ｂは、無機絶縁材料より小さなヤング率を持ち、応力を緩和する機能が高い。一方、無機絶縁材料からなる下層絶縁膜３１Ａは上層絶縁膜３１Ｂより大きいヤング率を持つが、膜厚に応じて衝撃を緩和させる機能が高い。また、無機絶縁材料は有機絶縁材料より水分を通しにくいため、無機絶縁材料からなる下層絶縁膜３１Ａを配置することにより、キャパシタ等の耐湿性を改善させる効果が得られる。
【００３３】
絶縁膜３１を３層以上の多層構造としてもよい。例えば、上層絶縁膜３１Ｂを相互に異なる有機絶縁材料からなる複数の有機絶縁膜で構成してもよい。さらに、複数の有機絶縁膜の間に無機絶縁材料からなる無機絶縁膜を挿入してもよい。
【００３４】
次に、図４Ａを参照して第２実施例の他の変形例による半導体装置について説明する。
図４Ａは、第２実施例の変形例による半導体装置の断面図である。キャパシタ４０の構成は、第２実施例による半導体装置のキャパシタ４０（図３Ａ）の構成と同一である。
【００３５】
本変形例では、ダイオード６０が突出部２１の一部分として利用される。ダイオード６０は、下から順番に積層されたｎ型の半導体層６１及びｐ型の半導体層６２を含む。基板３０の上面に設けられたカソード電極６３が、基板３０の導電性の表層部を介してｎ型の半導体層６１に接続されている。ｐ型の半導体層６２の上に、アノード電極６４が配置されている。アノード電極６４の上にアノード配線６５が配置されている。
【００３６】
基板３０にＨＢＴ５０（図３Ａ）が設けられる場合には、ｎ型の半導体層６１及びｐ型の半導体層６２は、それぞれ図３Ａのコレクタ層５１及びベース層５２と同一の工程で形成される。さらに、カソード電極６３、アノード電極６４、及びアノード配線６５は、それぞれ図３Ａのコレクタ電極５４、ベース電極５５、及びエミッタ配線５８の形成と同一の工程で形成される。
【００３７】
図４Ａに示した変形例では、ダイオード６０を含む突出部２１が被保護素子２０を衝撃荷重から保護する機能を持つ。
【００３８】
次に、図４Ｂを参照して第２実施例のさらに他の変形例による半導体装置について説明する。
図４Ｂは、本変形例による半導体装置の断面図である。第２実施例（図３Ａ）及びその変形例（図４Ａ）では、トランジスタやダイオード等の回路素子を突出部２１の一部分として利用した。本変形例では、突出部２１が、基板３０に設けられた電子回路に電気的に接続されていない。
【００３９】
突出部２１は、半導体層７１、７２、７３、金属層７６、被覆誘電体膜４２Ａ、及び金属層７８がこの順番に積層された積層構造を有する。半導体層７１、７２、７３は、それぞれコレクタ層５１、ベース層５２、エミッタ層５３（図３Ａ）の形成と同一の工程で形成される。金属層７６、７８は、それぞれエミッタ電極５６及びエミッタ配線５８（図３Ａ）の形成と同一の工程で形成される。
【００４０】
本変形例では、突出部２１の平面形状、配置、寸法が、電子回路の回路素子に求められる性能に基づく制約を受けない。このため、突出部２１の平面形状、配置、寸法を、被保護素子２０を保護する目的のために最適化することができる。
【００４１】
次に、図５を参照して、第２実施例のさらに他の変形例による半導体装置について説明する。
図５は、本変形例による半導体装置の断面図である。本変形例では、突出部２１が、第２実施例によるＨＢＴ５０（図３Ａ）及びエミッタ配線５８を含み、さらにエミッタ配線５８の上の２層目のエミッタ配線５９を含む。２層目のエミッタ配線５９は電極パッド２２に直接接している。絶縁膜３１は、突出部２１の側面を覆っている。
【００４２】
被保護素子２０であるキャパシタ４０の下部電極４１の下に、下部絶縁膜４５が配置されている。下部絶縁膜４５は、ＨＢＴ５０が配置された箇所まで広がり、エミッタ電極５６とエミッタ配線５８との間に配置されている。エミッタ配線５８は、下部絶縁膜４５に設けられた開口内を経由してエミッタ電極５６に接続されている。キャパシタ４０の下部電極４１及び上部電極４３は、それぞれエミッタ配線５８及び２層目のエミッタ配線５９の形成と同一の工程で形成される。このため、キャパシタ誘電体膜４２と同一工程で成膜される被覆誘電体膜４２Ａは、突出部２１において１層目のエミッタ配線５８と２層目のエミッタ配線５９との間に配置される。２層目のエミッタ配線５９は、被覆誘電体膜４２Ａに設けられた開口内を経由して１層目のエミッタ配線５８に接続されている。
【００４３】
本変形例では、図２Ｂに示した第１実施例の変形例と同様に、突出部２１が電極パッド２２に直接接している。このため、被保護素子２０を保護する効果を高めることができる。
【００４４】
［第３実施例］
次に、図６を参照して第３実施例による半導体装置について説明する。以下、第１実施例及び第２実施例による半導体装置と共通の構成については説明を省略する。
【００４５】
図６は、第３実施例による半導体装置の断面図である。第３実施例による半導体装置は、ダイオード６０及びＨＢＴ５０を含む。ダイオード６０の構成は、第２実施例の変形例による半導体装置のダイオード６０（図４Ａ）の構成と同一である。ＨＢＴ５０の構成は、第２実施例による半導体装置のＨＢＴ５０（図３Ａ）の構成と同一である。
【００４６】
ダイオード６０及びその上のアノード配線６５が被保護素子２０に相当する。ＨＢＴ５０及びその上のエミッタ配線５８が突出部２１として利用される。ダイオード６０とＨＢＴ５０とを比較すると、ダイオード６０には、ＨＢＴ５０のエミッタ層５３に対応する半導体層が配置されていない。このため、ダイオード６０はＨＢＴ５０より低い。アノード配線６５とエミッタ配線５８とは同一の工程で形成されるため、両者の厚さは等しい。従って、突出部２１の上面（エミッタ配線５８の上面）から電極パッド２２までの最大の間隔Ｇ２は、被保護素子２０の上面（アノード配線６５の上面）から電極パッド２２までの最大の間隔Ｇ１より狭い。その結果、ＨＢＴ５０を含む突出部２１が、ダイオード６０を含む被保護素子２０を保護する機能を持つ。
【００４７】
［第４実施例］
次に、図７Ａを参照して第４実施例による半導体装置について説明する。以下、第１実施例から第３実施例までの各実施例による半導体装置と共通の構成については説明を省略する。
【００４８】
図７Ａは、第４実施例による半導体装置の断面図である。基板３０の上に配線８０及びＨＢＴ５０が配置されている。ＨＢＴ５０の構成は、第２実施例による半導体装置のＨＢＴ５０（図３Ａ）の構成と同一である。配線８０と基板３０との間に下部絶縁膜４５が配置されている。下部絶縁膜４５は、ＨＢＴ５０が配置された箇所まで広がり、ＨＢＴ５０のエミッタ電極５６と、その上のエミッタ配線５８との間に配置されている。下部絶縁膜４５に、エミッタ電極５６とエミッタ配線５８とを接続するための開口が設けられている。配線８０は、例えばエミッタ配線５８の形成と同一の工程で形成される。
【００４９】
配線８０及びＨＢＴ５０を上部絶縁膜４６が覆う。下部絶縁膜４５及び上部絶縁膜４６には、ＳｉＮ等の無機絶縁材料が用いられる。上部絶縁膜４６の上に、有機絶縁膜が配置されている。この有機絶縁膜と上部絶縁膜４６とが、第１実施例による半導体装置の絶縁膜３１（図１Ｂ）に対応する。
【００５０】
配線８０が被保護素子２０に相当する。ＨＢＴ５０、それを覆う下部絶縁膜４５、及びその上のエミッタ配線５８が突出部２１として利用される。図１Ａに示した第１実施例では、平面視において被保護素子２０が電極パッド２２の内部に配置されていたが、配線８０は、平面視において電極パッド２２の外側まで延びている。この場合、配線８０のうち平面視において電極パッド２２と重なる部分を被保護素子２０と考えればよい。
【００５１】
次に、第４実施例の優れた効果について説明する。
第４実施例では、ＨＢＴ５０を含む突出部２１を配線８０の近傍に配置することにより、電極パッド２２に加わる衝撃荷重から配線８０を保護することができる。
【００５２】
次に、図７Ｂを参照して第４実施例の変形例による半導体装置について説明する。
図７Ｂは、本変形例による半導体装置の断面図である。本変形例では、突出部２１がＨＢＴ５０に代えてダイオード６０を含む。ダイオード６０の構成は、第２実施例の変形例による半導体装置のダイオード６０（図４Ａ）の構成と同一である。配線８０の下に配置された下部絶縁膜４５が基板３０の面内方向に広がり、ダイオード６０を覆っている。ダイオード６０のアノード電極６４と、その上のアノード配線６５との間に下部絶縁膜４５が配置されている。アノード配線６５は、下部絶縁膜４５に設けられた開口を経由してアノード電極６４に接続されている。本変形例では、ダイオード６０、ダイオード６０を覆う下部絶縁膜４５、及びアノード配線６５が突出部２１として利用される。
【００５３】
図７Ｂに示した変形例においても、第４実施例の場合と同様に、被保護素子２０に相当する配線８０を、電極パッド２２に加わる衝撃荷重から保護することができる。
【００５４】
［第５実施例］
次に、図８Ａから図８Ｃまでの図面を参照して、第５実施例及びその変形例による半導体装置について説明する。以下、第４実施例による半導体装置（図７Ａ）と共通の構成については説明を省略する。
【００５５】
図８Ａは、第５実施例による半導体装置の断面図である。第５実施例による半導体装置では、第４実施例による半導体装置の配線８０（図７Ａ）が薄膜抵抗素子８１に置き換えられている。薄膜抵抗素子８１が被保護素子２０に相当する。薄膜抵抗素子８１は、例えばバラスト抵抗４８（図３Ｂ）として用いられる。ＨＢＴ５０、下部絶縁膜４５、及びエミッタ配線５８が、突出部２１として利用される。
【００５６】
図８Ｂは、第５実施例の変形例による半導体装置の断面図である。本変形例では、第５実施例による半導体装置のＨＢＴ５０（図８Ａ）及びエミッタ配線５８に代えて、ダイオード６０及びアノード配線６５が、突出部２１として利用される。
【００５７】
図８Ｃは、第５実施例の他の変形例による半導体装置の断面図である。本変形例では、第５実施例による半導体装置のＨＢＴ５０（図８Ａ）及びエミッタ配線５８に代えて、配線８０が突出部２１として利用される。
【００５８】
第５実施例及びその変形例においては、突出部２１によって薄膜抵抗素子８１からなる被保護素子２０を、電極パッド２２に加わる衝撃荷重から保護することができる。
【００５９】
［第６実施例］
次に、図９Ａから図９Ｃまでの図面を参照して、第６実施例及びその変形例による半導体装置について説明する。以下、第４実施例による半導体装置（図７Ａ）と共通の構成については説明を省略する。
【００６０】
図９Ａは、第６実施例による半導体装置の断面図である。第６実施例による半導体装置では、第４実施例による半導体装置の配線８０（図７Ａ）が半導体抵抗素子８２に置き換えられている。半導体抵抗素子８２が被保護素子２０に相当する。半導体抵抗素子８２は、基板３０上に直接配置されている。エミッタ電極５６とエミッタ配線５８との間に配置される下部絶縁膜４５は、半導体抵抗素子８２が配置された箇所まで広がり、半導体抵抗素子８２を覆う。ＨＢＴ５０、下部絶縁膜４５、及びエミッタ配線５８が、突出部２１として利用される。
【００６１】
図９Ｂは、第６実施例の変形例による半導体装置の断面図である。本変形例では、第６実施例による半導体装置のＨＢＴ５０（図９Ａ）及びエミッタ配線５８に代えて、ダイオード６０及びアノード配線６５が、突出部２１として利用される。
【００６２】
図９Ｃは、第６実施例の他の変形例による半導体装置の断面図である。本変形例では、第６実施例による半導体装置のＨＢＴ５０（図９Ａ）及びエミッタ配線５８に代えて、配線８０が突出部２１として利用される。
【００６３】
第６実施例及びその変形例においては、突出部２１によって半導体抵抗素子８２からなる被保護素子２０を、電極パッド２２に加わる衝撃荷重から保護することができる。
【００６４】
［第７実施例］
次に、図１０Ａ及び図１０Ｂを参照して、第７実施例による半導体装置について説明する。以下、第１実施例から第６実施例までの各実施例による半導体装置と共通の構成については説明を省略する。
【００６５】
図１０Ａは、第７実施例による半導体装置の平面図である。図１Ａに示した第１実施例では、被保護素子２０の横に１つの突出部２１が配置されていた。第７実施例では、被保護素子２０の両側にそれぞれ突出部２１が配置されている。言い換えると、２つの突出部２１が被保護素子２０を一方向に挟むように配置されている。２つの突出部２１、及びその間に配置された被保護素子２０は、平面視において１つの電極パッド２２の内部に配置されている。
【００６６】
図１０Ｂは、図１０Ａの一点鎖線１０Ｂ−１０Ｂにおける断面図である。基板３０の上に被保護素子２０が配置されており、その両側にそれぞれ突出部２１が配置されている。一方の突出部２１の上面から電極パッド２２までの最大の間隔をＧ２で表し、他方の突出部２１の上面から電極パッド２２までの最大の間隔をＧ３で表す。間隔Ｇ２及び間隔Ｇ３のいずれも、間隔Ｇ１より狭い。
【００６７】
一方の突出部２１と他方の突出部２１とは、同一の構造を有していてもよいし、相互に異なる構造を有していてもよい。例えば、両方の突出部２１がＨＢＴ５０（図３Ａ）を含むようにしてもよいし、一方の突出部２１がＨＢＴ５０（図３Ａ）を含み、他方の突出部２１がダイオード６０（図４Ａ）を含むようにしてもよい。
【００６８】
次に、第７実施例の優れた効果について説明する。
第７実施例では、被保護素子２０の両側にそれぞれ突出部２１が配置されているため、１つの突出部２１が配置されている構成と比べて、電極パッド２２に加わる衝撃荷重から被保護素子２０を保護する効果を高めることができる。
【００６９】
次に、図１１Ａから図１２Ｂまでの図面を参照して、第７実施例の変形例による半導体装置について説明する。
【００７０】
図１１Ａから図１２Ｂまでの各図面は、第７実施例の変形例による半導体装置の平面図である。図１１Ａから図１２Ｂまでの各図面において、突出部２１にハッチングを付している。
【００７１】
図１１Ａに示した変形例では、平面視において被保護素子２０が二方向から突出部２１によってＬ字形に囲まれている。図１１Ｂに示した変形例では、平面視において被保護素子２０が三方向から突出部２１によってＵ字形に囲まれている。図１１Ｃに示した変形例では、平面視において突出部２１が被保護素子２０の四方を連続的に取り囲んでいる。
【００７２】
図１２Ａ及び図１２Ｂに示した変形例では、複数の突出部２１が被保護素子２０を相互に間隔をおいて取り囲んでいる。言い換えると、複数の突出部２１が被保護素子２０の周囲に配置されている。例えば、図１２Ａに示した変形例では、被保護素子２０の位置を中心とする正方形または長方形の４つの頂点の位置に、それぞれ突出部２１が配置されている。例えば、図１２Ｂに示した変形例では、被保護素子２０の位置を中心とする菱形の４つの頂点の位置に、それぞれ突出部２１が配置されている。
【００７３】
図１１Ａから図１２Ｂまでの図面に示したいずれの変形例においても、被保護素子２０の片側に１つの突出部２１を設ける構成と比べて、被保護素子２０を保護する効果を高めることができる。
【００７４】
被保護素子２０を保護する観点からは、図１１Ｃに示した変形例のように、突出部２１の面積を広くすることが好ましい。なお、突出部２１に接続される配線のレイアウトの観点からは、被保護素子２０から配線を延ばす方向に突出部２１が配置されていないことが好ましい。従って、配線のレイアウトの観点からは、図１１Ｃに示した変形例より図１１Ａ及び図１１Ｂに示した変形例の方が好ましい。
【００７５】
一般的に、配線は相互に直交する二方向のいずれかに平行にレイアウトされる。図１２Ａ及び図１２Ｂにおいて、横方向及び縦方向のいずれかに平行に配線をレイアウトする場合、図１２Ｂの変形例では、被保護素子２０からの配線を、突出部２１を避けてレイアウトするために、配線をクランク状に折り曲げなければならない。図１２Ｂの変形例では、被保護素子２０から配線を直線的に引き出すことができる。配線のレイアウトの観点からは、図１２Ｂに示した変形例より図１２Ａに示した変形例の方が好ましい。
【００７６】
図１０Ａ、及び図１１Ａから図１２Ｂまでの各図面に示した被保護素子２０は、平面視において電極パッド２２のほぼ中央に配置されているが、被保護素子２０の位置は電極パッド２２の中央に限定されない。被保護素子２０が電極パッド２２の縁の近傍に配置されていても、突出部２１が被保護素子２０の近傍に配置されていれば、第７実施例及びその変形例と同様に被保護素子２０を保護する効果が得られる。また、被保護素子２０及び突出部２１の一部分が電極パッド２２の外側まで広がっていてもよい。
【００７７】
［第８実施例］
次に、図１３Ａを参照して第８実施例による半導体装置について説明する。以下、第１実施例による半導体装置（図１Ａ、図１Ｂ）と共通の構成については説明を省略する。
【００７８】
図１３Ａは、第８実施例による半導体装置の断面図である。第８実施例では、被保護素子２０の両側に突出部２１が配置されている。図１Ｂに示した第１実施例では、突出部２１の側面が基板３０の上面に対してほぼ垂直であった。第８実施例では、突出部２１の側面が基板３０の上面に対して傾斜している。例えば、突出部２１の縦断面の形状が台形である。
【００７９】
図１３Ｂは、第８実施例の変形例による半導体装置の断面図である。本変形例では、突出部２１の側面が階段状になっている。
【００８０】
第８実施例のように、突出部２１の側面を傾斜させたり、階段状にしたりしても、第１実施例と同様に被保護素子２０を保護する効果が得られる。例えば、突出部２１の上面の面積が同一であれば、側面を傾斜させたり、階段状にしたりすると、突出部２１の体積が大きくなる。突出部２１の体積を大きくすると、耐衝撃性が高まるため、被保護素子２０を保護する効果が高まるという効果が得られる。
【００８１】
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００８２】
２０  被保護素子２０
２１  突出部
２２  電極パッド
３０  基板
３１  絶縁膜
３１Ａ  下層絶縁膜
３１Ｂ  上層絶縁膜
４０  キャパシタ
４１  下部電極
４２  キャパシタ誘電体膜
４２Ａ  被覆誘電体膜
４３  上部電極
４５  下部絶縁膜
４６  上部絶縁膜
４８  バラスト抵抗
５０  ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
５１  コレクタ層
５２  ベース層
５３  エミッタ層
５４  コレクタ電極
５５  ベース電極
５６  エミッタ電極
５８  エミッタ配線
５９  ２層目のエミッタ配線
６０  ダイオード
６１  ｎ型の半導体層
６２  ｐ型の半導体層
６３  カソード電極
６４  アノード電極
６５  アノード配線
７１、７２、７３  半導体層
７６、７８  金属層
８０  配線
８１  薄膜抵抗素子
８２  半導体抵抗素子
【図１】
2020010014.tif 000003
【図２】
2020010014.tif 000004
【図３】
2020010014.tif 000005
【図４】
2020010014.tif 000006
【図５】
2020010014.tif 000007
【図６】
2020010014.tif 000008
【図７】
2020010014.tif 000009
【図８】
2020010014.tif 000010
【図９】
2020010014.tif 000011
【図１０】
2020010014.tif 000012
【図１１】
2020010014.tif 000013
【図１２】
2020010014.tif 000014
【図１３】
2020010014.tif 000015