(57)【要約】【課題】出力端子を介して入力されるノイズ成分の影響を低減できる信号出力回路を提供する。【解決手段】反転増幅回路１９は、出力段がオープンドレインタイプで構成され、プルアップされている出力端子ＯＵＴに信号を出力し、入出力端子間に帰還コンデンサＣ１が接続される。そして、出力端子ＯＵＴが入力側となり帰還コンデンサＣ１側が出力側となるようにローパスフィルタ６１を接続する。【選択図】図１
2020010282.tif 000002
【特許請求の範囲】
【請求項１】
入力される信号に基づき反転増幅動作を行なうことでプルアップされている出力端子に信号を出力すると共に、出力段がオープンコレクタ又はオープンドレインタイプで構成される反転増幅回路（１９，１９Ａ，１９Ｂ）と、
この反転増幅回路の入出力端子間に接続される帰還コンデンサ（Ｃ１）と、
前記出力端子が入力側となり、前記帰還コンデンサ側が出力側となるように接続されるローパスフィルタ（６１，６３，６５〜６７）とを備える信号出力回路。
【請求項２】
前記出力端子とグランドとの間に接続される出力トランジスタ（Ｑ１０）と、
前記反転増幅回路の入力端子に接続され、前記送信信号がローからハイに変化すると、前記帰還コンデンサを充電するように動作すると共に、前記送信信号がハイからローに変化すると、前記帰還コンデンサを放電させるように動作する充放電回路（２８）と、
前記出力トランジスタの導通制御端子とグランドとの間に接続されるクランプ用トランジスタ（Ｑ２１）とを備え、
前記クランプ用トランジスタの導通制御端子は、前記帰還コンデンサと前記充放電回路との接続端子に接続され、
前記クランプ用トランジスタは、前記帰還コンデンサを放電させている状態で、前記出力トランジスタの導通制御端子にノイズが印加されると導通する請求項１記載の信号出力回路。
【請求項３】
前記クランプ用トランジスタに並列に接続されるコンデンサ（Ｃ３）を備える請求項２記載の信号出力回路。
【請求項４】
２つのダイオードを順方向に接続した第１及び第２直列回路を並列に接続してなり、アノード側が前記出力端子をプルアップしている抵抗素子に接続されるブリッジ回路（６２，６４）と、
このブリッジ回路のカソード側とグランドとの間に接続される出力トランジスタ（Ｑ１０）とを備え、
前記第１直列回路の共通接続点は前記出力端子に接続され、前記第２直列回路の共通接続点は前記帰還コンデンサ側に接続されている請求項１から３の何れか一項に記載の信号出力回路。
【請求項５】
前記ローパスフィルタを２組（６５，６６）備え、一方のフィルタは前記ブリッジ回路（６４）の抵抗素子側に配置され、他方のフィルタは前記ブリッジ回路の出力トランジスタ側に配置されている請求項４記載の信号出力回路。
【請求項６】
前記帰還コンデンサと直列に接続される位相補償用抵抗素子（Ｒ１）を備え、
前記ローパスフィルタ（６３）は、前記出力端子と前記位相補償用抵抗素子との間に接続されている請求項１から４の何れか一項に記載の信号出力回路。
【請求項７】
前記ローパスフィルタは、ＣＲフィルタ（６１，６３，６５，６６）で構成される請求項１から６の何れか一項に記載の信号出力回路。
【請求項８】
前記ローパスフィルタは、オペアンプを用いたボルテージバッファ（６７）で構成される請求項１から６の何れか一項に記載の信号出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力される信号に基づき反転増幅動作を行なうことでプルアップされている出力端子に信号を出力すると共に、出力段がプルアップタイプで構成される反転増幅回路を備える信号出力回路に関する。
【背景技術】
【０００２】
特許文献１には、出力段がプルアップされる例えばオープンコレクタタイプで構成され、入力される送信信号に基づき反転増幅動作を行なう反転増幅回路の入出力端子間に、帰還コンデンサを接続した通信ドライバ回路が開示されている。この構成によれば、反転増幅回路が入力される送信信号を反転増幅してプルアップされている通信線に通信信号を出力する際に、前記コンデンサが信号のレベル変化に対して負帰還をかけるように作用する。したがって、通信信号のレベル変化が緩慢になり、出力する通信信号に重畳されるノイズレベルを低減できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４６２２８７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の構成では、出力信号のレベル変化に対して負帰還がかかるため、出力端子を介して入力されるノイズ成分が、帰還コンデンサを介して内部回路に侵入してしまう。このノイズ成分のレベルが一定値を超えると、出力段を構成するトランジスタが誤動作するという問題があった。この誤動作対策として、ドライバ回路を構成するＩＣに対し、フィルタやコンデンサ，コイルやフェライトビーズといった素子を外付けする必要があった。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的は、出力端子を介して入力されるノイズ成分の影響を低減できる信号出力回路を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の信号出力回路によれば、反転増幅回路は、出力段がオープンコレクタ又はオープンドレインタイプで構成され、プルアップされている出力端子に信号を出力するもので、入出力端子間に帰還コンデンサが接続される。そして、反転増幅回路の出力端子が入力側となり帰還コンデンサ側が出力側となるようにローパスフィルタを接続する。
【０００７】
このように構成すれば、出力端子より侵入したノイズ成分をローパスフィルタによって除去することができ、ノイズ成分が帰還コンデンサを介して内部回路に伝達され、出力段を構成するトランジスタが誤動作することを防止できる。したがって、ノイズ対策用の素子や回路を外付けする必要がなくなる。
【０００８】
請求項２記載の信号出力回路によれば、反転増幅回路の入力端子に充放電回路を接続し、送信信号がローからハイに変化すると帰還コンデンサを充電させ、送信信号がハイからローに変化すると帰還コンデンサを放電させる。出力トランジスタの導通制御端子とグランドとの間にクランプ用トランジスタを接続し、当該トランジスタの導通制御端子を帰還コンデンサと充放電回路との接続端子に接続する。そして、クランプ用トランジスタは、帰還コンデンサを放電させている状態で、出力トランジスタの導通制御端子にノイズが印加されると導通する。
【０００９】
このように構成すれば、帰還コンデンサを放電させている期間に、ノイズ成分が反転増幅回路の出力端子から出力トランジスタの導通制御端子に直接侵入すると、クランプ用トランジスタが導通する。この時、クランプ用トランジスタの導通制御端子は、帰還コンデンサを放電させていることでローレベルになる。そして、出力トランジスタの導通制御端子は、クランプ用トランジスタの導通制御端子のレベルに、当該トランジスタの接合電圧を加えたものにクランプされる。したがって、出力トランジスタが導通することを回避できる。
【００１０】
請求項３記載の信号出力回路によれば、クランプ用トランジスタに対して並列にコンデンサを接続する。このように構成すれば、クランプ用トランジスタによって比較的低い周波領域のノイズを除去し、並列に接続されるコンデンサにより比較的高い周波領域のノイズを除去できる。
【００１１】
請求項４記載の信号出力回路によれば、４つのダイオードで構成される第１及び第２直列回路を並列に接続してなり、アノード側が反転増幅回路の出力端子をプルアップしている抵抗素子に接続されるブリッジ回路を備え、ブリッジ回路のカソード側とグランドとの間に出力トランジスタを接続する。そして、第１直列回路の共通接続点を前記出力端子に接続し、第２直列回路の共通接続点を帰還コンデンサ側に接続する。このように構成すれば、出力端子より侵入したノイズ成分の振幅をブリッジ回路を介すことで減衰させて、ノイズの影響を軽減できる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態であり、信号出力回路の構成を示す回路図
【図２】ＣＲフィルタの周波数特性を示す図
【図３】従来技術について、出力端子ＯＵＴからのノイズの回り込みを説明する回路図
【図４】ノイズの影響をシミュレーションした回路構成を示す図
【図５】ノイズ耐性のシミュレーション結果を示す図
【図６】出力端子ＯＵＴにおけるシミュレーション波形を示す図
【図７】本実施形態についてノイズの影響をシミュレーションした回路構成を示す図
【図８】ノイズ耐性のシミュレーション結果を示す図
【図９】各部におけるシミュレーション波形を示す図
【図１０】出力端子ＯＵＴにおけるシミュレーション波形を示す図
【図１１】第２実施形態であり、信号出力回路の構成を示す回路図
【図１２】第３実施形態であり、信号出力回路の構成を示す回路図
【図１３】第４実施形態であり、信号出力回路の構成を示す回路図
【図１４】第５実施形態であり、信号出力回路の構成を示す回路図
【図１５】第６実施形態であり、信号出力回路の構成を示す回路図
【図１６】第７実施形態であり、信号出力回路の構成を示す回路図
【発明を実施するための形態】
【００１３】
（第１実施形態）
以下、第１実施形態について説明するが、本実施形態は、特許文献１に開示されている構成を改良したものであるから、特許文献１の図１に示すものと同じ構成には同じ符号を付して説明を省略する。そして、説明は、発明の要旨に係る部分及び異なる部分について行う。
【００１４】
特許文献１のＦＥＴ１６に相当するものは、図１においてスイッチ１６で示し、第２カレントミラー回路２４は、定電流源２４で示している。送信信号ＴＸのレベルがハイであればスイッチ１６はオフしており、帰還コンデンサＣ１は、定電流源２４が電流Ｉを引くことで放電される。送信信号ＴＸのレベルがローであればスイッチ１６はオンになり、帰還コンデンサＣ１は、定電流源ＣＳ２が電流２Ｉを供給することで差電流Ｉで充電される。これらが充放電回路２８に相当する。定電流源ＣＳ５は、５Ｖ電源であるＶＣＣに替えて、バッテリ電源ＶＢ接続されている。定電流源ＣＳ５とトランジスタＱ８のエミッタとの間には、レベルシフト用のダイオードＤ２１が接続されている。
【００１５】
出力トランジスタであるトランジスタＱ１０には、本実施形態ではＮチャネルＭＯＳＦＥＴを用いている。したがって、本実施形態の反転増幅回路１９は、オープンドレインタイプとなっている。トランジスタＱ９のエミッタと、トランジスタＱ１２のコレクタ及びトランジスタＱ１０のゲートとの間にも、レベルシフト用のダイオードＤ２２が接続されている。抵抗素子１８と出力端子ＯＵＴの間にはダイオードＤ２３が挿入され、出力端子ＯＵＴとトランジスタＱ１０のドレインとの間にはダイオードＤ２４が挿入されている。
【００１６】
そして、本実施形態では、抵抗素子Ｒ１とコンデンサＣ１との共通接続点と、グランドとの間にコンデンサＣ２を接続している。これにより、抵抗素子Ｒ１とコンデンサＣ２とでＣＲフィルタ６１を構成している。例えば、抵抗素子Ｒ１の抵抗値を１０ｋΩ，コンデンサＣ２の容量を１０ｐＦとすると、ＣＲフィルタ６１のカットオフ周波数は、図２に示すように約１．６ＭＨｚ程度になる。特許文献１のように、車載通信ネットワークを構成するＬＩＮのような通信に適用する際には、ＩＣ内部において５００ｋＨｚ程度の周波数で台形波制御を行う。カットオフ周波数は、その制御に影響を与えることなく、出力端子ＯＵＴより侵入したノイズを除去できるように設定する。
【００１７】
本実施形態のようにＣＲフィルタ６１を構成しない場合には、図３に示すように、出力端子ＯＵＴより侵入したノイズが、コンデンサＣ１を介してトランジスタＱ８のベース電位を変動させる。これに伴い、出力トランジスタＱ１０のゲート電位が変動することで誤動作が発生する。
【００１８】
図４に示す構成について、出力端子ＯＵＴにノイズをシミュレートした周波数ＭＨｚオーダーの交流信号を電圧を変えて印加し、出力端子ＯＵＴがハイレベルを維持できるかをシミュレーションで確認した。ダイオードＤ２３及びＤ２４の直列回路に、ダイオードＤ２５及びＤ２６の直列回路を並列に接続する。そして、ダイオードＤ２５及びＤ２６の共通接続点を、抵抗素子Ｒ１の一端に接続する。ダイオードＤ２３〜Ｄ２６は、ブリッジ回路６２を構成している。
【００１９】
出力端子ＯＵＴとグランドとの間にコンデンサを接続し、出力端子ＯＵＴに直列コンデンサを介して交流信号を印加した。その結果、図５に示すように、周波数２ＭＨｚ〜２０ＭＨｚの範囲における電圧耐量は１０Ｖｐｐ（peak to peak）であった。また、図６に示すように、送信信号ＴＸを一定周期で二値レベルに変化させ、出力端子ＯＵＴがその反転レベルを出力している状態で、周波数２０ＭＨｚ，電圧１４Ｖｐｐの交流信号を容量１ｎＦのカップリングで印加すると誤動作が発生した。図６では、送信信号ＴＸのレベルの反転である信号ＴＸＢを示している。
【００２０】
これに対して、図７に示すように、本実施形態の構成を適用して同様のシミュレーションを行ったところ、図８に示すように、周波数２ＭＨｚ〜５０ＭＨｚの範囲における電圧耐量が１８Ｖｐｐまで向上した。そして、送信信号ＴＸはハイレベルに維持した状態で、図６に示すケースと同様に周波数２０ＭＨｚ，電圧１４Ｖｐｐの交流信号を印加すると、図９に示すように、出力端子ＯＵＴの電位は１０．８Ｖｐｐとなり、抵抗素子Ｒ１の一端であるＡ点の電位は７．７Ｖｐｐとなった。これは、ブリッジ回路６２によるノイズレベルの低減効果である。そして、トランジスタＱ８のベースであるＢ点では、抵抗素子Ｒ１を介すことで振幅が更に低減されて０．５Ｖｐｐとなっている。
図６に示すケースと同様の条件でシミュレーションを行うと、図１０に示すように、誤動作が発生しないことが確認できた。
【００２１】
以上のように本実施形態によれば、反転増幅回路１９は、出力段がオープンドレインタイプで構成され、プルアップされている出力端子ＯＵＴに信号を出力し、入出力端子間に帰還コンデンサＣ１が接続される。そして、出力端子ＯＵＴが入力側となり帰還コンデンサＣ１側が出力側となるようにローパスフィルタ６１を接続する。
【００２２】
このように構成すれば、出力端子ＯＵＴより侵入したノイズ成分をローパスフィルタ６１により除去することができ、ノイズ成分が帰還コンデンサＣ１を介して内部回路に伝達され、出力トランジスタＱ１０が誤動作することを防止できる。したがって、ノイズ対策用の素子や回路を外付けする必要がなくなる。
【００２３】
また、ダイオードＤ２３及びＤ２４を順方向に接続した第１直列回路と、ダイオードＤ２５及びＤ２６を順方向に接続した第２直列回路とを並列に接続してなるブリッジ回路６２を用い、アノード側を抵抗素子１８に接続し、カソード側とグランドとの間に出力トランジスタＱ１０を接続する。第１直列回路の共通接続点を出力端子ＯＵＴに接続し、第２直列回路の共通接続点を帰還コンデンサＣ１側に接続する。これにより、出力端子ＯＵＴより侵入したノイズ成分の振幅をブリッジ回路６２により減衰させて、ノイズの影響を軽減できる。
【００２４】
（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図１１に示すように、第２実施形態では、出力トランジスタＱ１０のゲートとグランドとの間に、クランプ用トランジスタであるＰＮＰトランジスタＱ２１を接続する。トランジスタＱ２１のベースは、トランジスタＱ８のベースに接続されている。ここで、トランジスタＱ１０の閾値電圧をＶＴ，トランジスタＱ２１のベース−エミッタ間電圧をＶＦとすると、ＶＴ＞ＶＦとなるように設定されている。これにより反転増幅回路１９Ａが構成されている。
【００２５】
次に、第２実施形態の作用について説明する。送信信号ＴＸがハイレベルを示す期間は、コンデンサＣ１が放電されているので、トランジスタＱ８及びＱ２１のベース電位はローレベルとなっている。この状態で、出力端子ＯＵＴより侵入したノイズが、トランジスタＱ１０のゲートに直接印加されるとトランジスタＱ２１がオンしているので、トランジスタＱ１０のゲート電位は、トランジスタＱ２１のベース−エミッタ間電圧ＶＦでクランプされる。これにより、トランジスタＱ１０の誤動作が防止される。
【００２６】
以上のように第２実施形態によれば、出力トランジスタＱ１０のゲートとグランドとの間にトランジスタＱ２１を接続し、トランジスタＱ２１のベースを帰還コンデンサＣ１と充放電回路２８との接続端子に接続する。そして、トランジスタＱ２１は、帰還コンデンサＣ１を放電させている状態で、出力トランジスタＱ１０のゲートにノイズが印加されると、オンしていることでゲート電位を電圧ＶＦでクランプする。これにより、トランジスタＱ１０の誤動作を防止できる。
【００２７】
（第３実施形態）
図１２に示すように、第３実施形態では、抵抗素子Ｒ１と出力端子ＯＵＴとの間に抵抗素子Ｒ２を挿入する。そして、コンデンサＣ２を抵抗素子Ｒ１及びＲ２の共通接続点とグランドとの間に接続し、抵抗素子Ｒ２及びコンデンサＣ２によりＣＲフィルタ６３を構成する。このように構成した場合も、第１実施形態と同様の効果が得られる。
【００２８】
（第４実施形態）
図１３に示すように、第４実施形態では、ブリッジ回路６２を備える際に、ダイオードＤ２３及びＤ２５のアノード側に抵抗素子Ｒ２を挿入し、ダイオードＤ２４及びＤ２６のカソード側に抵抗素子Ｒ３を挿入する。これらがブリッジ回路６４を構成している。抵抗素子１８の下端はダイオードＤ２３のアノードに接続され、トランジスタＱ１０のドレインは、ダイオードＤ２４のカソードに接続されている。
【００２９】
そして、ダイオードＤ２５のアノードとグランドとの間にコンデンサＣ２が接続され、ダイオードＤ２６のカソードとグランドとの間にコンデンサＣ３が接続されている。抵抗素子Ｒ２及びコンデンサＣ２によりＣＲフィルタ６５が構成され、抵抗素子Ｒ３及びコンデンサＣ３によりＣＲフィルタ６６が構成されている。すなわち、ブリッジ回路６４の内部にＣＲフィルタ６５及び６６が構成されている。以上のように構成される第４実施形態によれば、第１実施形態と同様の効果が得られる。
【００３０】
（第５実施形態）
図１４に示すように、第５実施形態では、抵抗素子Ｒ１を削除し、出力端子ＯＵＴとコンデンサＣ１との間にオペアンプを用いたボルテージフォロワ６７を接続している。ボルテージフォロワ６７の入力端子であるオペアンプの非反転入力端子は出力端子ＯＵＴに接続され、ボルテージフォロワ６７の出力端子はコンデンサＣ１の一端に接続される。
【００３１】
すなわち、オペアンプの周波数特性により、ボルテージフォロワ６７はカットオフ周波数がＭＨｚオーダーのローパスフィルタとして機能する。したがって、このように構成される第５実施形態による場合も、第１実施形態と同様の効果が得られる。
【００３２】
（第６実施形態）
図１５に示すように、第６実施形態では、本発明をオペアンプの内部回路に適用している。信号出力回路に相当するオペアンプ７１は、入力部を構成する差動増幅器７２，差動増幅器７２の差動対の一方にベースが接続されるトランジスタＱ８，トランジスタＱ８のコレクタにベースが接続されるトランジスタＱ９を備えている。トランジスタＱ９のエミッタは、出力トランジスタＱ１０のベースに接続されている共に抵抗素子７３を介してグランドに接続されている。
【００３３】
オペアンプ７１の出力端子ＯＵＴは、抵抗素子Ｒ１及び帰還コンデンサＣ１の直列回路を介してトランジスタＱ８のベースに接続されている。そして、第１実施形態と同様に、抵抗素子Ｒ１及びコンデンサＣ１の共通接続点とグランドとの間にはコンデンサＣ２が接続されており、抵抗素子Ｒ１及びコンデンサＣ２によりＣＲフィルタ６１が構成されている。
【００３４】
以上のように構成される第６実施形態によれば、帰還コンデンサＣ１を備えるオペアンプ７１についても、コンデンサＣ２を加えてＣＲフィルタ６１を構成することで、出力端子ＯＵＴより侵入するノイズの影響を低減できる。
【００３５】
（第７実施形態）
図１６に示すように、第７実施形態では、第２実施形態の構成について、ダイオードＤ２２及びＤ２３の直列回路をブリッジ回路６２に置き換え、トランジスタＱ２１に並列にコンデンサＣ３を接続したものである。これにより、反転増幅回路１９Ｂが構成されている。このように構成すれば、トランジスタＱ２１によって比較的低い周波領域のノイズを除去し、コンデンサＣ３により比較的高い周波領域のノイズを除去できる。
【００３６】
（その他の実施形態）
出力トランジスタにＮＰＮトランジスタを用い、オープンコレクタ構成としても良い。
各実施形態を、適宜組み合わせて実施しても良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【００３７】
図面中、１８は抵抗素子、１９は反転増幅器、２８は充放電回路、６１はＣＲフィルタ、Ｃ１は帰還コンデンサ、Ｃ２はコンデンサ、Ｒ１は帰還抵抗素子、Ｑ１０は出力トランジスタを示す。
【図１】
2020010282.tif 000003
【図２】
2020010282.tif 000004
【図３】
2020010282.tif 000005
【図４】
2020010282.tif 000006
【図５】
2020010282.tif 000007
【図６】
2020010282.tif 000008
【図７】
2020010282.tif 000009
【図８】
2020010282.tif 000010
【図９】
2020010282.tif 000011
【図１０】
2020010282.tif 000012
【図１１】
2020010282.tif 000013
【図１２】
2020010282.tif 000014
【図１３】
2020010282.tif 000015
【図１４】
2020010282.tif 000016
【図１５】
2020010282.tif 000017
【図１６】
2020010282.tif 000018