(57)【要約】【課題】画像データの取り込みから画像処理の終了までにかかる時間の増大を抑制する画像処理回路を提供すること。【解決手段】二次元配列されたピクセルによって表される画像の各ピクセルのピクセル値を、各ピクセルと前記各ピクセルの周囲のピクセルとのＮ×Ｍ（Ｎ及びＭは２以上の整数）のピクセルのピクセル値に基づいた値を出力値として、出力値に変更する画像処理の対象となる画像を表す前記各ピクセルのピクセル値を所定の時間間隔で所定の順番で取得する取得部とピクセルのピクセル値を記憶し、第１のタイミングにピクセル値を出力するＮ個の前段記憶部と、前段記憶部よりも小さな記憶容量であって、ピクセル値を記憶し、前段記憶部よりも高速にピクセル値を記憶するＮ×Ｍ個の後段記憶部と、後段記憶部に記憶されたピクセル値に基づいて、出力値を取得する出力値取得部と、を備える画像処理回路。【選択図】図１
2020009303.tif 000002
【特許請求の範囲】
【請求項１】
二次元配列されたピクセルによって表される画像の各ピクセルと前記各ピクセルの周囲のピクセルとのＮ×Ｍ（Ｎ及びＭは２以上の整数）のピクセルのピクセル値に基づいた値である出力値に前記各ピクセルのピクセル値を変更する画像処理の対象となる前記画像を表す前記各ピクセルのピクセル値を所定の時間間隔で所定の順番で取得する取得部と、
前記ピクセルのピクセル値を記憶し、第１のタイミングに前記ピクセル値を出力するＮ個の前段記憶部と、
前記前段記憶部よりも小さな記憶容量であって、前記ピクセル値を記憶し、前記前段記憶部よりも高速に前記ピクセル値を記憶するＮ×Ｍ個の後段記憶部と、
前記後段記憶部に記憶されたピクセル値に基づいて、前記出力値を取得する出力値取得部と、
を備え、
前記Ｎ個の前記前段記憶部をそれぞれ、第ｎ前段記憶部（ｎは１〜Ｎの整数）とし、前記Ｎ×Ｍ個の後段記憶部をそれぞれ第ｋ後段記憶部（ｋは１〜Ｎ×Ｍの整数）とした場合に、第ｕ前段記憶部（ｕは、２〜Ｎの整数）は、第（ｕ−１）前段記憶部に接続され、第１前段記憶部は、前記取得部に接続され、第ｋ１後段記憶部（ｋ１＝１＋（ｎ−１）×Ｍ）は、第ｎ前段記憶部に接続され、第ｋ２後段記憶部（ｋ２は、１〜Ｎ×Ｍの整数のうちｋ１以外の整数）は第（ｋ２−１）後段記憶部に接続され、前記第ｋ２後段記憶部は、前記第１のタイミングに、前記第１のタイミングの直前まで第（ｋ２−１）後段記憶部が記憶していた前記ピクセル値を記憶し、前記第ｋ２後段記憶部は、前記第１のタイミングに前記第ｋ２後段記憶部が記憶した前記ピクセル値を前記第１のタイミングに前記出力値取得部に出力し、前記第ｋ１後段記憶部は、前記第１のタイミングに、前記第１のタイミングの直前まで前記第ｎ前段記憶部が記憶していた前記ピクセル値を記憶し、前記第ｋ１後段記憶部は、前記第１のタイミングに前記第ｋ１後段記憶部が記憶した前記ピクセル値を前記第１のタイミングに前記第（ｋ１＋１）後段記憶部に出力し、前記第ｕ前段記憶部は、前記第１のタイミングに、前記第１のタイミングの直前まで前記第（ｕ−１）前段記憶部が記憶していた前記ピクセル値を記憶し、前記第１前段記憶部は、前記第１のタイミングに、前記取得部が取得した前記ピクセル値を記憶する、
画像処理回路。
【請求項２】
前記Ｎ及び前記Ｍが奇数である場合、前記出力値取得部は、前記第Ｃ後段記憶部（Ｃ＝（Ｎ×Ｍ−１）／２））のピクセル値と前記第Ｃ後段記憶部以外の前記後段記憶部のピクセル値とに基づいた値を、前記第Ｃ後段記憶部以外の前記後段記憶部のそれぞれについて取得する（Ｎ×Ｍ−１）個の比較回路を備える、
請求項１に記載の画像処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理回路に関する。
【背景技術】
【０００２】
画像を処理する画像処理回路のひとつに、入力画像の全てのピクセル値をメモリに記録した後に画像処理を行う画像処理回路（特許文献１参照）がある。このような画像処理回路は、画像処理時に所定の時間間隔ごとにひとつのピクセル値をメモリから取得する。そのため、このような画像処理回路では、入力画像の取り込みから画像処理の終了までの時間が、画像データのサイズに応じて増大するという問題がある。これを解決する画像処理回路として、入力画像のピクセル数以上の数のレジスタを備え、画像処理の開始前に、入力画像の全てのピクセル値をそれぞれ個別のレジスタに記録する画像処理回路もある。しかしながら、このような画像処理回路の場合、画像データのサイズに応じてレジスタが増大するため、現実的には、小さなサイズの画像データの画像処理しかできない。また、Ｎ個のレジスタを備えることで、入力画像のＮ個の画素のピクセル値を用いて出力画像の１画素のピクセル値を生成する画像処理を高速化する画像処理回路もある。しかしながら、このような画像処理回路の場合、出力画像の１画素のピクセル値を生成するたびに、入力画像のＮ個の画素のピクセル値をレジスタに記録する必要がある。そのため、このような画像処理回路は、画像データの取り込みから画像処理の終了までの時間が、画像データのサイズに応じて増大するという問題がある。
このように、画像処理回路においては、処理対象の画像データの取り込みを開始してから画像処理を終了するまでの時間が画像データのサイズに応じて増大することが課題である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１８０８９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記事情に鑑み、本発明は、画像データの取り込みから画像処理の終了までにかかる時間の増大を抑制する画像処理回路を提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明の一態様は、二次元配列されたピクセルによって表される画像の各ピクセルと前記各ピクセルの周囲のピクセルとのＮ×Ｍ（Ｎ及びＭは２以上の整数）のピクセルのピクセル値に基づいた値である出力値に前記各ピクセルのピクセル値を変更する画像処理の対象となる前記画像を表す前記各ピクセルのピクセル値を所定の時間間隔で所定の順番で取得する取得部と、前記ピクセルのピクセル値を記憶し、第１のタイミングに前記ピクセル値を出力するＮ個の前段記憶部と、前記前段記憶部よりも小さな記憶容量であって、前記ピクセル値を記憶し、前記前段記憶部よりも高速に前記ピクセル値を記憶するＮ×Ｍ個の後段記憶部と、前記後段記憶部に記憶されたピクセル値に基づいて、前記出力値を取得する出力値取得部と、を備え、前記Ｎ個の前記前段記憶部をそれぞれ、第ｎ前段記憶部（ｎは１〜Ｎの整数）とし、前記Ｎ×Ｍ個の後段記憶部をそれぞれ第ｋ後段記憶部（ｋは１〜Ｎ×Ｍの整数）とした場合に、第ｕ前段記憶部（ｕは、２〜Ｎの整数）は、第（ｕ−１）前段記憶部に接続され、第１前段記憶部は、前記取得部に接続され、第ｋ１後段記憶部（ｋ１＝１＋（ｎ−１）×Ｍ）は、第ｎ前段記憶部に接続され、第ｋ２後段記憶部（ｋ２は、１〜Ｎ×Ｍの整数のうちｋ１以外の整数）は第（ｋ２−１）後段記憶部に接続され、前記第ｋ２後段記憶部は、前記第１のタイミングに、前記第１のタイミングの直前まで第（ｋ２−１）後段記憶部が記憶していた前記ピクセル値を記憶し、前記第ｋ２後段記憶部は、前記第１のタイミングに前記第ｋ２後段記憶部が記憶した前記ピクセル値を前記第１のタイミングに前記出力値取得部に出力し、前記第ｋ１後段記憶部は、前記第１のタイミングに、前記第１のタイミングの直前まで前記第ｎ前段記憶部が記憶していた前記ピクセル値を記憶し、前記第ｋ１後段記憶部は、前記第１のタイミングに前記第ｋ１後段記憶部が記憶した前記ピクセル値を前記第１のタイミングに前記第（ｋ１＋１）後段記憶部に出力し、前記第ｕ前段記憶部は、前記第１のタイミングに、前記第１のタイミングの直前まで前記第（ｕ−１）前段記憶部が記憶していた前記ピクセル値を記憶し、前記第１前段記憶部は、前記第１のタイミングに、前記取得部が取得した前記ピクセル値を記憶する、画像処理回路である。
【０００６】
本発明の一態様は、上記の画像処理回路であって、前記Ｎ及び前記Ｍが奇数である場合、前記出力値取得部は、前記第Ｃ後段記憶部（Ｃ＝（Ｎ×Ｍ−１）／２））のピクセル値と前記第Ｃ後段記憶部以外の前記後段記憶部のピクセル値とに基づいた値を、前記第Ｃ後段記憶部以外の前記後段記憶部のそれぞれについて取得する（Ｎ×Ｍ−１）個の比較回路を備える。
【発明の効果】
【０００７】
本発明により、画像データの取り込みから画像処理の終了までにかかる時間の増大を抑制することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】実施形態における画像処理回路１の具体的な回路構成例を示す図。
【図２】実施形態における処理対象画像を説明する説明図。
【図３】実施形態における前段記憶部１２０の具体的な処理の流れを示すタイミングチャート。
【図４】実施形態における前段記憶部１２０の記憶素子１２１に記憶される値の時間遷移の具体例を示す図。
【図５】第１後段記憶部１３０−１、第２後段記憶部１３０−２及び第３後段記憶部１３０−３の具体的な処理の流れを示すタイミングチャート。
【図６】第４後段記憶部１３０−４、第５後段記憶部１３０−５及び第６後段記憶部１３０−６の具体的な処理の流れを示すタイミングチャート。
【図７】第７後段記憶部１３０−７、第８後段記憶部１３０−８及び第９後段記憶部１３０−９の具体的な処理の流れを示すタイミングチャート。
【発明を実施するための形態】
【０００９】
図１は実施形態における画像処理回路１の具体的な回路構成例を示す図である。
画像処理回路１は、所定の画像処理を実行する。画像処理回路１は、画像処理の対象となる画像（以下「処理対象画像」という。）を表す二次元配列された各ピクセルのピクセル値を取得し、取得したピクセル値（以下「元ピクセル値」という。）に基づいて処理対象画像に所定の画像処理を行う。ピクセル値は、例えば、処理対象画像がＲＧＢの３原色によって表される画像の場合、３原色の各輝度値を表す。ピクセル値は、処理対象画像が、例えば、グレースケールによって表される画像の場合、輝度値を表す。
【００１０】
画像処理回路１が実行する所定の画像処理は、以下の２つの画像処理条件を満たす画像処理であればどのような画像処理であってもよい。
１つ目の画像処理条件は、処理対象画像を表す各ピクセルのピクセル値を、各ピクセルの配置に応じた順番で変更する、という条件である。
２つ目の画像処理条件は、処理対象画像を表す各ピクセルのピクセル値を、各ピクセルの周辺のピクセル値に基づいて変更するという条件である。
なお、２つ目の条件における周辺のピクセルは対象領域内のピクセルである。対象領域は、対象ピクセルの周囲のピクセルと対象ピクセルとを含む領域であって、Ｎ×Ｍ個(Ｎ及びＭは２以上)のピクセルを含む領域である。対象ピクセルは、ピクセル値の変更の対象となるピクセルである。
【００１１】
画像処理回路１は、例えば、処理対象画像が二値画像である場合に、対象ピクセルのピクセル値を、対象領域内のピクセルのピクセル値に基づいた論理積の値に変更する回路であってもよい。
画像処理回路１は、例えば、対象ピクセルのピクセル値を、対象領域内のピクセルのピクセル値の平均値に変更する回路であってもよい。
以下、上記２つの画像処理条件を満たす画像処理を回路画像処理という。
【００１２】
画像処理回路１は、制御部１１０と、Ｎ個の前段記憶部１２０と、Ｎ×Ｍ個の後段記憶部１３０と、（Ｎ×Ｍ−１）個の比較回路１４０と、演算回路１５０とを備えることで、モノクロ画像である処理対象画像に対して回路画像処理を実行する。以下、Ｎ個の前段記憶部１２０をそれぞれ区別する場合、第ｎ前段記憶部１２０−ｎ（ｎは１〜Ｎの整数）という。以下、Ｎ×Ｍ個の後段記憶部１３０をそれぞれ区別する場合、第s後段記憶部(ｓは１〜（Ｎ×Ｍ）の整数)という。
【００１３】
制御部１１０は、画像処理回路１の動作を制御する。比較回路１４０は、入力された２つの値を比較し、所定の条件に基づいて、入力された２つの値の比較結果を出力する。画像処理回路１が備える前段記憶部１２０は、元ピクセル値を記憶する。
【００１４】
画像処理回路１が備える後段記憶部１３０は、画像処理回路１が備える前段記憶部１２０が出力する元ピクセル値を記憶する。後段記憶部１３０は、前段記憶部１２０よりも小さな記憶容量であって、前段記憶部１２０よりも高速にピクセル値を記憶する。前段記憶部１２０は、例えば、メモリである。後段記憶部１３０は、例えば、レジスタである。
【００１５】
図１に示す実施形態の画像処理回路１は、Ｎ＝Ｍ＝３における回路画像処理を実行する。
【００１６】
具体的には、画像処理回路１は、入力端子１０１、第１前段記憶部１２０−１〜第３前段記憶部１２０−３、制御部１１０、第１後段記憶部１３０−１〜第９後段記憶部１３０−９、第１比較回路１４０−１〜第８比較回路１４０−８及び演算回路１５０を備える。
【００１７】
第１前段記憶部１２０−１〜第３前段記憶部１２０−３、は画像処理回路１が備える前段記憶部１２０の具体例である。第１後段記憶部１３０−１〜第９後段記憶部１３０−９は画像処理回路１が備える後段記憶部１３０の具体例である。第１比較回路１４０−１〜第８比較回路１４０−８は比較回路１４０の具体例である。
【００１８】
入力端子１０１には、所定のタイミングで、元ピクセル値を示す信号が印加される。すなわち、画像処理回路１は、入力端子１０１を介して元ピクセル値を取得する。入力端子１０１が元ピクセル値を取得するタイミングは、どのようなタイミングであってもよく、所定の時間間隔ごとのタイミングであってもよい。
【００１９】
前段記憶部１２０−ｎは、複数の記憶素子１２１−ｎと、データ入力端子（Ｄ端子）１２２−ｎと、データ出力端子（ｑ端子）１２３−ｎと、アドレス端子（Ａ端子）１２４−ｎと、書き込み許可端子（ＷＥ端子）１２５−ｎと、を備える。前段記憶部１２０−ｎは、所定の容量のデータを記憶素子１２１−ｎに記憶する。以下、複数の記憶素子１２１−ｎをそれぞれ前段記憶部１２０−ｎごとに区別しない場合、記憶素子１２１という。以下、データ入力端子１２２−ｎをそれぞれ前段記憶部１２０−ｎごとに区別しない場合、データ入力端子１２２という。以下、データ出力端子１２３−ｎをそれぞれ前段記憶部１２０−ｎごとに区別しない場合、データ出力端子１２３という。以下、アドレス端子１２４−ｎをそれぞれ前段記憶部１２０−ｎごとに区別しない場合、アドレス端子１２４という。以下、書き込み許可端子１２５−ｎをそれぞれ前段記憶部１２０−ｎごとに区別しない場合、書き込み許可端子１２５という。
所定の容量とは、例えば処理対象画像を構成するピクセル配列のうち、横方向のピクセル数以上の量である。なお、入力端子１０１に入力される元ピクセル値のピクセルの順番が、処理対象画像の縦方向に沿った順番である場合、所定の容量とは、縦方向のピクセル数以上の量である。
【００２０】
前段記憶部１２０−ｎは、データ入力端子１２２−ｎを介して、元ピクセル値を取得する。前段記憶部１２０−ｎは、取得した元ピクセル値を記憶素子１２１−ｎに記録する。前段記憶部１２０−ｎは、アドレス端子１２４を介して取得したアドレス情報が示す記憶素子１２１−ｎに記憶された元ピクセル値を、データ出力端子１２３−ｎを介して出力する。
【００２１】
前段記憶部１２０−ｎは、アドレス端子１２４−ｎを介して、アドレス情報を取得する。アドレス情報は、複数の記憶素子１２１−ｎのうち、記憶内容の変更の対象となる記憶素子１２１−ｎを示す。
【００２２】
記憶内容の変更とは具体的には以下の処理が実行されることである。
前段記憶部１２０−ｎは、記憶素子１２１−ｎであって、アドレス情報が示す記憶素子１２１−ｎに、データ入力端子１２２−ｎを介して取得した元ピクセル値を記録する。
このような処理によって、アドレス情報が示す記憶素子１２１−ｎの記憶内容が変更される。
【００２３】
前段記憶部１２０−ｎは、書き込み許可端子１２５−ｎを介して、後述するＷＥ部１１３が生成するＷＥ信号を取得する。以下、説明の簡単のため、前段記憶部１２０−ｎがＷＥ信号を取得するタイミングを、ＷＥ取得タイミングという。前段記憶部１２０−ｎは、ＷＥ信号を取得すると、ＷＥ取得タイミングの直前までデータ入力端子１２２−ｎに印加された信号が表す元ピクセル値を、ＷＥ取得タイミングの直前においてアドレス情報が示す記憶素子１２１−ｎに記録する。
【００２４】
ここで、第１前段記憶部１２０−１と、第２前段記憶部１２０−２と、第３前段記憶部１２０−３との違いを説明する。各前段記憶部１２０は、それぞれ接続先が異なる。例えば、第１前段記憶部１２０−１のデータ入力端子１２２−１は入力端子１０１に接続される。第２前段記憶部１２０−２のデータ入力端子１２２−２は第１前段記憶部１２０−１のデータ出力端子１２３−１に接続される。第３前段記憶部１２０−３のデータ入力端子１２２−３は第２前段記憶部１２０−２のデータ出力端子１２３−２に接続される。このように、各前段記憶部１２０は接続先が異なる。
【００２５】
制御部１１０は、カウンタ部１１１、アドレス部１１２及びＷＥ部１１３を備える。カウンタ部１１１は、入力端子１０１に元ピクセル値を示す信号が印加されるたびに、記憶部（不図示）に記憶されたカウンタ値を１だけ増加する。カウンタ値は、０以上の整数であって、元ピクセル値がカウンタ部に入力された回数を表す。
【００２６】
なお、カウンタ値は、必ずしも０以上の整数でなくてもよいし、カウンタ部１１１は必ずしもカウンタ値を１だけ増加しなくてもよい。カウンタ値は、マイナスの値であってもよいし、カウンタ部１１１は、２だけ値を減少させてもよい。
以下、説明の簡単のため、カウンタ値は、０以上の整数であって、カウンタ部１１１はカウンタ値を１だけ増加すると仮定する。
【００２７】
アドレス部１１２は、アドレス情報を生成する。アドレス部１１２が生成するアドレス情報は、カウンタ値に応じた値によって、複数の記憶素子１２１−ｎのうち、記憶内容の変更，および読み出しの対象となる記憶素子１２１−ｎを示す。
【００２８】
ＷＥ部１１３は、入力端子１０１に元ピクセル値を示す信号が印加されるたびに、カウンタ部１１１の動作に同期してＷＥ信号を出力する。
【００２９】
第１後段記憶部１３０−１は、書き込み許可端子１３１−１、Ｒ１端子１３２−１、記憶素子１３３−１及びＲ２端子１３４−１を備える。第１後段記憶部１３０−１は、書き込み許可端子１３１−１を介して、ＷＥ部１１３が出力したＷＥ信号を取得する。書き込み許可端子１３１−１がＷＥ信号を取得するタイミングは、前段記憶部１２０−ｎがＷＥ信号を取得するタイミングであるＷＥ取得タイミングである。
【００３０】
第１後段記憶部１３０−１は、第１前段記憶部１２０−１がデータ出力端子１２３−１を介して出力した元ピクセル値を、ＷＥ取得タイミングにおいて、Ｒ１端子１３２−１を介して取得する。第１後段記憶部１３０−１は、Ｒ１端子１３２−１を介して取得した元ピクセル値を、ＷＥ取得タイミングにおいて、記憶素子１３３−１に記憶する。
【００３１】
具体的には、第１後段記憶部１３０−１は、ＷＥ取得タイミングの直前までＲ１端子１３２−１に印加されていた信号が表す元ピクセル値を、ＷＥ取得タイミングにおいて記憶素子１３３−１に記憶する。第１後段記憶部１３０−１は、ＷＥ取得タイミングにおいて記憶した元ピクセル値を示す信号を、ＷＥ取得タイミング直後から、Ｒ２端子１３４−１を介して出力する。
【００３２】
第２後段記憶部１３０−２は、書き込み許可端子１３１−２、Ｒ１端子１３２−２、記憶素子１３３−２及びＲ２端子１３４−２を備える。第２後段記憶部１３０−２は、書き込み許可端子１３１−２を介して、ＷＥ部１１３が出力したＷＥ信号を取得する。書き込み許可端子１３１−２がＷＥ信号を取得するタイミングは、前段記憶部１２０−ｎがＷＥ信号を取得するタイミングであるＷＥ取得タイミングである。
【００３３】
第２後段記憶部１３０−２は、第１後段記憶部１３０−１がＲ２端子１３４−１を介して出力した元ピクセル値を、ＷＥ取得タイミングにおいて、Ｒ１端子１３２−２を介して取得する。第２後段記憶部１３０−２は、Ｒ１端子１３２−２を介して取得した元ピクセル値を、ＷＥ取得タイミングにおいて、記憶素子１３３−２に記憶する。
【００３４】
具体的には、第２後段記憶部１３０−２は、ＷＥ取得タイミングの直前までＲ１端子１３２−２に印加されていた信号が表す元ピクセル値を、ＷＥ取得タイミングにおいて記憶素子１３３−２に記憶する。第２後段記憶部１３０−２は、ＷＥ取得タイミングにおいて記憶した元ピクセル値を示す信号を、ＷＥ取得タイミング直後から、Ｒ２端子１３４−２を介して出力する。
【００３５】
第３後段記憶部１３０−３は、書き込み許可端子１３１−３、Ｒ１端子１３２−３、記憶素子１３３−３及びＲ２端子１３４−３を備える。第３後段記憶部１３０−３は、書き込み許可端子１３１−３を介して、ＷＥ部１１３が出力したＷＥ信号を取得する。書き込み許可端子１３１−３がＷＥ信号を取得するタイミングは、前段記憶部１２０−ｎがＷＥ信号を取得するタイミングであるＷＥ取得タイミングである。
【００３６】
第３後段記憶部１３０−３は、第２後段記憶部１３０−２がＲ２端子１３４−２を介して出力した元ピクセル値を、ＷＥ取得タイミングにおいて、Ｒ１端子１３２−３を介して取得する。第３後段記憶部１３０−３は、Ｒ１端子１３２−３を介して取得した元ピクセル値を、ＷＥ取得タイミングにおいて、記憶素子１３３−３に記憶する。
【００３７】
具体的には、第３後段記憶部１３０−３は、ＷＥ取得タイミングの直前までＲ１端子１３２−３に印加されていた信号が表す元ピクセル値を、ＷＥ取得タイミングにおいて記憶素子１３３−３に記憶する。第３後段記憶部１３０−３は、ＷＥ取得タイミングにおいて記憶した元ピクセル値を示す信号を、ＷＥ取得タイミング直後から、Ｒ２端子１３４−３を介して出力する。
【００３８】
第４後段記憶部１３０−４は、書き込み許可端子１３１−４、Ｒ１端子１３２−４、記憶素子１３３−４及びＲ２端子１３４−４を備える。第４後段記憶部１３０−４は、書き込み許可端子１３１−４を介して、ＷＥ部１１３が出力したＷＥ信号を取得する。書き込み許可端子１３１−４がＷＥ信号を取得するタイミングは、前段記憶部１２０−ｎがＷＥ信号を取得するタイミングであるＷＥ取得タイミングである。
【００３９】
第４後段記憶部１３０−４は、第２前段記憶部１２０−２がデータ出力端子１２３−２を介して出力した元ピクセル値を、ＷＥ取得タイミングにおいて、Ｒ１端子１３２−４を介して取得する。第４後段記憶部１３０−４は、Ｒ１端子１３２−４を介して取得した元ピクセル値を、ＷＥ取得タイミングにおいて、記憶素子１３３−４に記憶する。
【００４０】
具体的には、第４後段記憶部１３０−４は、ＷＥ取得タイミングの直前までＲ１端子１３２−４に印加されていた信号が表す元ピクセル値を、ＷＥ取得タイミングにおいて記憶素子１３３−４に記憶する。第４後段記憶部１３０−４は、ＷＥ取得タイミングにおいて記憶した元ピクセル値を示す信号を、ＷＥ取得タイミング直後から、Ｒ２端子１３４−４を介して出力する。
【００４１】
第５後段記憶部１３０−５は、書き込み許可端子１３１−５、Ｒ１端子１３２−５、記憶素子１３３−５及びＲ２端子１３４−５を備える。第５後段記憶部１３０−５は、書き込み許可端子１３１−５を介して、ＷＥ部１１３が出力したＷＥ信号を取得する。書き込み許可端子１３１−５がＷＥ信号を取得するタイミングは、前段記憶部１２０−ｎがＷＥ信号を取得するタイミングであるＷＥ取得タイミングである。
【００４２】
第５後段記憶部１３０−５は、第４後段記憶部１３０−４がＲ２端子１３４−４を介して出力した元ピクセル値を、ＷＥ取得タイミングにおいて、Ｒ１端子１３２−５を介して取得する。第５後段記憶部１３０−５は、Ｒ１端子１３２−５を介して取得した元ピクセル値を、ＷＥ取得タイミングにおいて、記憶素子１３３−５に記憶する。
【００４３】
具体的には、第５後段記憶部１３０−５は、ＷＥ取得タイミングの直前までＲ１端子１３２−５に印加されていた信号が表す元ピクセル値を、ＷＥ取得タイミングにおいて記憶素子１３３−５に記憶する。第５後段記憶部１３０−５は、ＷＥ取得タイミングにおいて記憶した元ピクセル値を示す信号を、ＷＥ取得タイミング直後から、Ｒ２端子１３４−５を介して出力する。
【００４４】
第６後段記憶部１３０−６は、書き込み許可端子１３１−６、Ｒ１端子１３２−６、記憶素子１３３−６及びＲ２端子１３４−６を備える。第６後段記憶部１３０−６は、書き込み許可端子１３１−６を介して、ＷＥ部１１３が出力したＷＥ信号を取得する。書き込み許可端子１３１−６がＷＥ信号を取得するタイミングは、前段記憶部１２０−ｎがＷＥ信号を取得するタイミングであるＷＥ取得タイミングである。
【００４５】
第６後段記憶部１３０−６は、第５後段記憶部１３０−５がＲ２端子１３４−５を介して出力した元ピクセル値を、ＷＥ取得タイミングにおいて、Ｒ１端子１３２−６を介して取得する。第６後段記憶部１３０−６は、Ｒ１端子１３２−６を介して取得した元ピクセル値を、ＷＥ取得タイミングにおいて、記憶素子１３３−６に記憶する。
【００４６】
具体的には、第６後段記憶部１３０−６は、ＷＥ取得タイミングの直前までＲ１端子１３２−６に印加されていた信号が表す元ピクセル値を、ＷＥ取得タイミングにおいて記憶素子１３３−６に記憶する。第６後段記憶部１３０−６は、ＷＥ取得タイミングにおいて記憶した元ピクセル値を示す信号を、ＷＥ取得タイミング直後から、Ｒ２端子１３４−６を介して出力する。
【００４７】
第７後段記憶部１３０−７は、書き込み許可端子１３１−７、Ｒ１端子１３２−７、記憶素子１３３−７及びＲ２端子１３４−７を備える。第７後段記憶部１３０−７は、書き込み許可端子１３１−７を介して、ＷＥ部１１３が出力したＷＥ信号を取得する。書き込み許可端子１３１−７がＷＥ信号を取得するタイミングは、前段記憶部１２０−ｎがＷＥ信号を取得するタイミングであるＷＥ取得タイミングである。
【００４８】
第７後段記憶部１３０−７は、第３前段記憶部１２０−３がデータ出力端子１２３−３を介して出力した元ピクセル値を、ＷＥ取得タイミングにおいて、Ｒ１端子１３２−７を介して取得する。第７後段記憶部１３０−７は、Ｒ１端子１３２−７を介して取得した元ピクセル値を、ＷＥ取得タイミングにおいて、記憶素子１３３−７に記憶する。
【００４９】
具体的には、第７後段記憶部１３０−７は、ＷＥ取得タイミングの直前までＲ１端子１３２−７に印加されていた信号が表す元ピクセル値を、ＷＥ取得タイミングにおいて記憶素子１３３−７に記憶する。第７後段記憶部１３０−７は、ＷＥ取得タイミングにおいて記憶した元ピクセル値を示す信号を、ＷＥ取得タイミング直後から、Ｒ２端子１３４−７を介して出力する。
【００５０】
第８後段記憶部１３０−８は、書き込み許可端子１３１−８、Ｒ１端子１３２−８、記憶素子１３３−８及びＲ２端子１３４−８を備える。第８後段記憶部１３０−８は、書き込み許可端子１３１−８を介して、ＷＥ部１１３が出力したＷＥ信号を取得する。書き込み許可端子１３１−８がＷＥ信号を取得するタイミングは、前段記憶部１２０−ｎがＷＥ信号を取得するタイミングであるＷＥ取得タイミングである。
【００５１】
第８後段記憶部１３０−８は、第７後段記憶部１３０−７がＲ２端子１３４−７を介して出力した元ピクセル値を、ＷＥ取得タイミングにおいて、Ｒ１端子１３２−８を介して取得する。第８後段記憶部１３０−８は、Ｒ１端子１３２−８を介して取得した元ピクセル値を、ＷＥ取得タイミングにおいて、記憶素子１３３−８に記憶する。
【００５２】
具体的には、第８後段記憶部１３０−８は、ＷＥ取得タイミングの直前までＲ１端子１３２−８に印加されていた信号が表す元ピクセル値を、ＷＥ取得タイミングにおいて記憶素子１３３−８に記憶する。第８後段記憶部１３０−８は、ＷＥ取得タイミングにおいて記憶した元ピクセル値を示す信号を、ＷＥ取得タイミング直後から、Ｒ２端子１３４−８を介して出力する。
【００５３】
第９後段記憶部１３０−９は、書き込み許可端子１３１−９、Ｒ１端子１３２−９、記憶素子１３３−９及びＲ２端子１３４−９を備える。第９後段記憶部１３０−９は、書き込み許可端子１３１−９を介して、ＷＥ部１１３が出力したＷＥ信号を取得する。書き込み許可端子１３１−９がＷＥ信号を取得するタイミングは、前段記憶部１２０−ｎがＷＥ信号を取得するタイミングであるＷＥ取得タイミングである。
【００５４】
第９後段記憶部１３０−９は、第８後段記憶部１３０−８がＲ２端子１３４−８を介して出力した元ピクセル値を、ＷＥ取得タイミングにおいて、Ｒ１端子１３２−９を介して取得する。第９後段記憶部１３０−９は、Ｒ１端子１３２−９を介して取得した元ピクセル値を、ＷＥ取得タイミングにおいて、記憶素子１３３−９に記憶する。
【００５５】
具体的には、第９後段記憶部１３０−９は、ＷＥ取得タイミングの直前までＲ１端子１３２−９に印加されていた信号が表す元ピクセル値を、ＷＥ取得タイミングにおいて記憶素子１３３−９に記憶する。第９後段記憶部１３０−９は、ＷＥ取得タイミングにおいて記憶した元ピクセル値を示す信号を、ＷＥ取得タイミング直後から、Ｒ２端子１３４−９を介して出力する。
【００５６】
第１比較回路１４０−１〜第８比較回路１４０−８は、第５後段記憶部１３０−５が出力した元ピクセル値と、第５後段記憶部１３０−５以外の後段記憶部１３０が出力した元ピクセル値とを取得し、取得した２つの元ピクセル値に対する比較処理を実行する。第１比較回路１４０−１〜第８比較回路１４０−８は、比較処理を実行することで、取得した２つの元ピクセル値のうち、第５後段記憶部１３０−５が出力した元ピクセル値のほうが第５後段記憶部１３０−５以外の後段記憶部１３０が出力した元ピクセル値より大きい場合には１を出力し、そうでない場合には０を出力する。
【００５７】
具体的には、第１比較回路１４０−１は、ＷＥ取得タイミングにおいて第５後段記憶部１３０−５が出力した元ピクセル値と、ＷＥ取得タイミングにおいて第３後段記憶部１３０−３が出力した元ピクセル値とをＷＥ取得タイミングにおいて取得する。第１比較回路１４０−１は、取得した二つの元ピクセル値のうち、第５後段記憶部１３０−５が出力した元ピクセル値のほうが第３後段記憶部１３０−３が出力した元ピクセル値より大きい場合には１を出力し、そうでない場合には０を出力する。
【００５８】
第２比較回路１４０−２は、ＷＥ取得タイミングにおいて第５後段記憶部１３０−５が出力した元ピクセル値と、ＷＥ取得タイミングにおいて第２後段記憶部１３０−２が出力した元ピクセル値とをＷＥ取得タイミングにおいて取得する。第２比較回路１４０−２は、取得した二つの元ピクセル値のうち、第５後段記憶部１３０−５が出力した元ピクセル値のほうが第２後段記憶部１３０−２が出力した元ピクセル値より大きい場合には１を出力し、そうでない場合には０を出力する。
【００５９】
第３比較回路１４０−３は、ＷＥ取得タイミングにおいて第５後段記憶部１３０−５が出力した元ピクセル値と、ＷＥ取得タイミングにおいて第１後段記憶部１３０−１が出力した元ピクセル値とをＷＥ取得タイミングにおいて取得する。第３比較回路１４０−３は、取得した二つの元ピクセル値のうち、第５後段記憶部１３０−５が出力した元ピクセル値のほうが第１後段記憶部１３０−１が出力した元ピクセル値より大きい場合には１を出力し、そうでない場合には０を出力する。
【００６０】
第４比較回路１４０−４は、ＷＥ取得タイミングにおいて第５後段記憶部１３０−５が出力した元ピクセル値と、ＷＥ取得タイミングにおいて第６後段記憶部１３０−６が出力した元ピクセル値とをＷＥ取得タイミングにおいて取得する。第４比較回路１４０−４は、取得した二つの元ピクセル値のうち、第５後段記憶部１３０−５が出力した元ピクセル値のほうが第６後段記憶部１３０−６が出力した元ピクセル値より大きい場合には１を出力し、そうでない場合には０を出力する。
【００６１】
第５比較回路１４０−５は、ＷＥ取得タイミングにおいて第５後段記憶部１３０−５が出力した元ピクセル値と、ＷＥ取得タイミングにおいて第４後段記憶部１３０−４が出力した元ピクセル値とをＷＥ取得タイミングにおいて取得する。第５比較回路１４０−５は、取得した二つの元ピクセル値のうち、第５後段記憶部１３０−５が出力した元ピクセル値のほうが第４後段記憶部１３０−４が出力した元ピクセル値より大きい場合には１を出力し、そうでない場合には０を出力する。
【００６２】
第６比較回路１４０−６は、ＷＥ取得タイミングにおいて第５後段記憶部１３０−５が出力した元ピクセル値と、ＷＥ取得タイミングにおいて第９後段記憶部１３０−９が出力した元ピクセル値とをＷＥ取得タイミングにおいて取得する。第６比較回路１４０−６は、取得した二つの元ピクセル値のうち、第５後段記憶部１３０−５が出力した元ピクセル値のほうが第９後段記憶部１３０−９が出力した元ピクセル値より大きい場合には１を出力し、そうでない場合には０を出力する。
【００６３】
第７比較回路１４０−７は、ＷＥ取得タイミングにおいて第５後段記憶部１３０−５が出力した元ピクセル値と、ＷＥ取得タイミングにおいて第８後段記憶部１３０−８が出力した元ピクセル値とをＷＥ取得タイミングにおいて取得する。第７比較回路１４０−７は、取得した二つの元ピクセル値のうち、第５後段記憶部１３０−５が出力した元ピクセル値のほうが第８後段記憶部１３０−８が出力した元ピクセル値より大きい場合には１を出力し、そうでない場合には０を出力する。
【００６４】
第８比較回路１４０−８は、ＷＥ取得タイミングにおいて第５後段記憶部１３０−５が出力した元ピクセル値と、ＷＥ取得タイミングにおいて第７後段記憶部１３０−７が出力した元ピクセル値とをＷＥ取得タイミングにおいて取得する。第８比較回路１４０−８は、取得した二つの元ピクセル値のうち、第５後段記憶部１３０−５が出力した元ピクセル値のほうが第７後段記憶部１３０−７が出力した元ピクセル値より大きい場合には１を出力し、そうでない場合には０を出力する。
【００６５】
演算回路１５０は、第１比較回路１４０−１〜第８比較回路１４０−８の出力を取得し、演算結果を出力する。演算回路１５０は、前段記憶部１２０にＷＥ信号が入力されるたびに、演算結果を取得し、取得した演算結果を出力する。演算回路１５０が順次出力する演算結果の値は、画像処理後の処理対象画像の画像データのひとつとして、図示しない記憶部に記憶される。具体的には，第１比較回路１４０−１〜第８比較回路１４０−８の出力の論理積を計算し、その結果を出力する。
【００６６】
なお，第１比較回路〜第９比較回路と演算回路は、ピーク検出を行う回路を例に説明したものであり、必ずしもピーク検出をする回路に適用されるとは限らない。第１後段記憶部〜第９後段記憶部の出力する元ピクセル値の和を計算する平滑化回路や、第１後段記憶部と第４後段記憶部と第７後段記憶部の出力する元ピクセル値の和から、第３後段記憶部と第６後段記憶部と第９後段記憶部の出力する元ピクセル値の和を引くエッジ検出回路であってもよい。
【００６７】
以下、図２〜図７によって、実施形態の画像処理回路１の具体的な処理の流れを説明する。説明の簡単のため、処理対象画像が図２に説明する画像であると仮定して説明する。
【００６８】
図２は、実施形態における処理対象画像を説明する説明図である。
処理対象画像は、２次元配列されたピクセルによって表される。図２においてＢからはじまる英数字ＢＸＹ（Ｘ及びＹは０以上の整数）は、処理対象画像を表す各ピクセルを表す識別子であり、かつ、各ピクセルの配置を示す情報である。Ｘは２次元配列されたピクセルが位置する行の行番号を表す。Ｙは２次元配列されたピクセルが位置する列の列番号を表す。例えば、Ｂ００００は、図２において０行０列に位置するピクセルを表す。すなわち、図２においてＢ００００は、左上端に位置するピクセルを表す。例えば、Ｂ０２０１は、図２において２行１列に位置するピクセルを表す。すなわち、Ｂ０２０１は、Ｂ００００のピクセルから見て、図２において下方向に２つ、右方向に１つ移動した位置のピクセルを表す。
ＸＹは上記のように行と列とを表すだけでなく、４桁の数字とみなすことができ、００００〜９９９９までの連続した番号をも表している。
以下、英数字ＢＸＹにおけるＸＹが表す番号を処理対象ピクセル番号という。
【００６９】
なお、図２において、Ｘ及びＹは２桁の数字であって、英数字ＢＸＹは、Ｂを含めて５桁の英数字であるが、必ずしも、Ｘ及びＹは２桁の数字である必要はないし、英数字ＢＸＹも、Ｂを含めて５桁の英数字である必要はない。例えば、Ｘが３桁の数字であって、Ｙが２桁の数字であって、英数字ＢＸＹがＢを含めて６桁の数字であってもよい。
【００７０】
以下、簡単のため、Ｘは００〜９９の整数であって、Ｙは００〜９９の整数であると仮定して説明を行う。
【００７１】
入力端子１０１に印加される信号は、処理対象ピクセル番号が小さいピクセルのピクセル値からピクセル番号が大きいピクセルのピクセル値まで昇順に、所定のタイミングごとに、ひとつのピクセル値を示す。
例えば、入力端子１０１に印加される信号が、時刻ｔａ１において、英数字Ｂ０００３のピクセルのピクセル値を示す場合、時刻ｔａ２には、入力端子１０１に印加される信号は、英数字Ｂ０００４のピクセルのピクセル値を示す。時刻ｔａ２は時刻ｔａ１の次のタイミングの時刻である。
【００７２】
図３は、実施形態における前段記憶部１２０の具体的な処理の流れを示すタイミングチャートである。
まず、図３の各チャートが表す内容を説明する。
図３において、Ｖからはじまる英数字ＶＸＹは、図２において、英数字ＢＸＹで表されるピクセルのピクセル値を表す。例えば、Ｖ００００は、Ｂ００００のピクセルのピクセル値を表す。例えば、Ｖ０３０３は、Ｂ０３０３のピクセルのピクセル値を表す。
【００７３】
図３において、ＣＬＫは、図示しないクロック発振回路が生成するクロック信号を表す。
図３において、ＷＥ端子は、前段記憶部１２０の書き込み許可端子１２５を表す。図３は、前段記憶部１２０の書き込み許可端子１２５に印加される信号の振幅の時間変化を表す。図３の時刻ｔｐ（ｐは０以上の整数）において、前段記憶部１２０の書き込み許可端子１２５に印加される信号の電圧はＨｉｇｈからＬｏｗに変化する。ｔｐ＋１−ｔｐが書き込み許可端子に印加される矩形波の１周期の時間である。図３は、第１前段記憶部１２０−１〜第３前段記憶部１２０−３の各書き込み許可端子１２５に、デューティー比が（１００×１／６）％の矩形波が印加されることを表す。
【００７４】
図３において、Ａ端子は、前段記憶部１２０のアドレス端子１２４を表す。図３において、Ａｑ（ｑは１以上Ｑ以下の整数）（Ｑは１以上の整数）は、各前段記憶部１２０が備えるＱ個の記憶素子１２１を表す。例えば、Ａ９９は、第１前段記憶部１２０−１が備える記憶素子１２１−１であってＡ９９で表される記憶素子１２１−１と、第２前段記憶部１２０−２が備える記憶素子１２１−２であってＡ９９で表される記憶素子１２１−２と、第３前段記憶部１２０−３が備える記憶素子１２１−３であってＡ９９で表される記憶素子１２１−３とを表す。
図３は、アドレス端子１２４を介して第１前段記憶部１２０−１〜第３前段記憶部１２０−３が取得する各時点におけるアドレス情報と，データ入力端子を介して第１前段記憶部１２０−１〜第３前段記憶部１２０−３が取得する元ピクセル値と，データ出力端子を介して出力される第１前段記憶部１２０−１〜第３前段記憶部１２０−３が出力する元ピクセル値を表す。
例えば、図３は、時刻ｔ１に第１前段記憶部１２０−１〜第３前段記憶部１２０−３によって取得されたアドレス情報は、Ａ９９であることを表す。例えば、図３は、時刻ｔ６において第１前段記憶部１２０−１〜第３前段記憶部１２０−３によって取得されたアドレス情報であることを表す。
【００７５】
図３において、Ｍｅｍ１．Ｄは、第１前段記憶部１２０−１のデータ入力端子１２２−１を表す。図３は、第１前段記憶部１２０−１のデータ入力端子１２２−１に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図３は、時刻ｔ２に第１前段記憶部１２０−１のデータ入力端子１２２−１に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０３００のピクセルのピクセル値であるＶ０３００であることを表す。
【００７６】
図３において、Ｍｅｍ１．ｑは、第１前段記憶部１２０−１のデータ出力端子１２３−１を表す。図３は、第１前段記憶部１２０−１のデータ出力端子１２３−１に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図３は、時刻ｔ２に第１前段記憶部１２０−１のデータ出力端子１２３−１に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０２００のピクセルのピクセル値であるＶ０２００であることを表す。
【００７７】
図３において、Ｍｅｍ２．Ｄは、第２前段記憶部１２０−２のデータ入力端子１２２−２を表す。図３は、第２前段記憶部１２０−２のデータ入力端子１２２−２に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図３は、時刻ｔ２に第２前段記憶部１２０−２のデータ入力端子１２２−２に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０２００のピクセルのピクセル値であるＶ０２００であることを表す。
【００７８】
図３において、Ｍｅｍ２．ｑは、第２前段記憶部１２０−２のデータ出力端子１２３−２を表す。図３は、第２前段記憶部１２０−２のデータ出力端子１２３−２に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図３は、時刻ｔ２に第２前段記憶部１２０−２のデータ出力端子１２３−２に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０１００のピクセルのピクセル値であるＶ０１００であることを表す。
【００７９】
図３において、Ｍｅｍ３．Ｄは、第３前段記憶部１２０−３のデータ入力端子１２２−３を表す。図３は、第３前段記憶部１２０−３のデータ入力端子１２２−３に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図３は、時刻ｔ２に第３前段記憶部１２０−３のデータ入力端子１２２−３に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０１００のピクセルのピクセル値であるＶ０１００であることを表す。
【００８０】
図３において、Ｍｅｍ３．ｑは、第３前段記憶部１２０−３のデータ出力端子１２３−３を表す。図３は、第３前段記憶部１２０−３のデータ出力端子１２３−３に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図３は、時刻ｔ２に第３前段記憶部１２０−３のデータ出力端子１２３−３に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ００００のピクセルのピクセル値であるＶ００００であることを表す。
【００８１】
次に図３によって、前段記憶部１２０が備える各端子に印加される信号と、各前段記憶部１２０の記憶素子１２１に記憶される内容との時間軸に沿った関係を説明する。
【００８２】
時刻ｔ２において、書き込み許可端子１２５に印加されたＷＥ信号の電圧値がＨｉｇｈからＬｏｗに変化する。以下、書き込み許可端子１２５に印加された信号の電圧値がＨｉｇｈからＬｏｗに変化することを、信号の立下りという。信号の立下りのタイミングが、ＷＥ取得タイミングである。
【００８３】
書き込み許可端子１２５に印加された信号の立下りが起きると、アドレス端子１２４に印加された信号が示す記憶素子１２１−ｎが変更される。具体的には、書き込み許可端子１２５に印加された信号の立下り前のアドレス端子１２４に印加されている信号が示す記憶素子１２１−ｎをＡｑ０として、書き込み許可端子１２５に印加されたＷＥ信号の立下り後のアドレス端子１２４に印加されている信号は、Ａｑ１の（ｑ１＝ｑ０＋１）の記憶素子１２１−ｎを示す。
【００８４】
具体的には、例えば、書き込み許可端子１２５に印加されたＷＥ信号の立下り前の時点において、アドレス端子１２４に印加されている信号がＡ０の記憶素子１２１−ｎを示す場合、立下り後のアドレス端子１２４に印加されている信号はＡ１の記憶素子１２１−ｎを示す。
【００８５】
また、例えば、書き込み許可端子１２５に印加されたＷＥ信号の立下り前の時点において、アドレス端子１２４に印加されている信号がＡ９９の記憶素子１２１−ｎを示す場合、立下り後のアドレス端子１２４に印加されている信号はＡ０の記憶素子１２１−ｎを示す。
【００８６】
書き込み許可端子１２５に印加された信号の立下りが起きると、立下り直前のアドレス端子１２４に印加された信号が示す記憶素子１２１−ｎに、立下り直前までデータ入力端子１２２−ｎに印加されていた信号が示す元ピクセル値が記録される。立下り後のデータ出力端子１２３−ｎには、立下り後のアドレス端子１２４に印加された信号が示す記憶素子１２１−ｎに記憶された元ピクセル値を示す信号が印加される。
【００８７】
立下り後にデータ入力端子１２２−ｎに印加された信号が示す元ピクセル値は、立下り直前にデータ入力端子１２２−ｎに印加された信号が示す元ピクセル値が、処理対象ピクセル番号ＢＸ０Ｙ０のピクセルのピクセル値である場合、処理対象ピクセル番号Ｂ（Ｘ０Ｙ０＋１）のピクセルのピクセル値である。（Ｘ０Ｙ０は、００００〜９９９９までの整数である。）
【００８８】
また、第ｉ前段記憶部１２０−ｉのデータ出力端子１２３−ｉに印加された信号が、第（ｉ＋１）前段記憶部１２０−（ｉ＋１）のデータ入力端子１２３−（ｉ＋１）に印加される。ただし、画像処理回路１が備える前段記憶部１２０の数をＮとして、ｉは、２からＮ−１までの整数である。
【００８９】
図４は、実施形態における前段記憶部１２０−ｎの記憶素子１２１−ｎに記憶される値の時間遷移の具体例を示す図である。
【００９０】
以下、図４の説明において、簡単のため、時刻ｔ２から時刻ｔ４の期間において、記憶素子１２１−ｎに記憶される値の時間遷移を説明する。ただし、時刻ｔ２から時刻ｔ４の期間以外の期間であっても、記憶素子１２１−ｎに記憶される値の時間遷移は同様である。
【００９１】
図４の時刻ｔ２の瞬間において、アドレス端子１２４−ｎは、アドレスがＡ０の記憶素子１２１−ｎ（以下「記憶素子Ａ０」という。）を示し、記憶素子Ａ０には、処理対象画像のＢ０３００のピクセルのピクセル値であるＶ０３００が記憶される。
時刻ｔ３の瞬間におけるカウンタ値は、時刻ｔ２におけるカウンタ値よりも１大きい。そのため、時刻ｔ３において、アドレス端子１２４−ｎは、Ａ０よりもひとつだけ大きい、記憶素子Ａ１を示す。また、記憶素子Ａ１には、処理対象画像のＢ０３０１のピクセルのピクセル値であるＶ０３０１が記憶される。
【００９２】
同様に、時刻ｔ３の瞬間におけるカウンタ値は、時刻ｔ２におけるカウンタ値よりも１大きい。そのため、時刻ｔ３において、アドレス端子は、Ａ０よりもひとつだけ大きい記憶素子Ａ１を示す。また、記憶素子Ａ１には、Ｂ０３００よりもＸＹの値がひとつだけ大きい処理対象画像のＢ０３０１のピクセルのピクセル値であるＶ０３０１が記憶される。
【００９３】
このように、時刻ｔ３の瞬間における記憶素子１２１−ｎに記憶される値は、時間遷移をする。
【００９４】
以下、図５〜図７によって、実施形態における前段記憶部１２０及び後段記憶部１３０の各端子に印加される信号の時間遷移を説明する。
【００９５】
図５〜図７は、実施形態における直列接続された後段記憶部１３０の具体的な処理の流れを示すタイミングチャートである。直列接続された後段記憶部１３０とは、Ｒ１端子１３２とＲ２端子１３４とによって互いに接続された後段記憶部１３０のことである。
例えば、第１後段記憶部１３０−１と第２後段記憶部１３０−２とは、第１後段記憶部１３０−１のＲ２端子１３４−１と第２後段記憶部１３０−２のＲ１端子１３２−２とによって接続されている。そのため、第１後段記憶部１３０−１と第２後段記憶部１３０−２とは直列接続された後段記憶部１３０である。
また、第２後段記憶部１３０−２と第３後段記憶部１３０−３とは、第２後段記憶部１３０−２のＲ２端子１３４−２と第３後段記憶部１３０−３のＲ１端子１３２−２とによって接続されている。そのため、第２後段記憶部１３０−２と第３後段記憶部１３０−３とは直列接続された後段記憶部１３０である。
【００９６】
図５は、第１後段記憶部１３０−１、第２後段記憶部１３０−２及び第３後段記憶部１３０−３の具体的な処理の流れを示すタイミングチャートである。第１後段記憶部１３０−１、第２後段記憶部１３０−２及び第３後段記憶部１３０−３は、直列接続された後段記憶部１３０の具体例である。
【００９７】
図５において、Ｍｅｍ１．ｑは、図３と同様に第１前段記憶部１２０−１のデータ出力端子１２３−１を表す。図５は、第１前段記憶部１２０−１のデータ出力端子１２３−１に、時刻Ｔ０〜時刻Ｔ６までの期間に印加されている信号が示す元ピクセル値を表す。
例えば、図５は、時刻Ｔ１から時刻Ｔ２までの期間に第１前段記憶部１２０−１のデータ出力端子１２３−１に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０３０１のピクセルのピクセル値であるＶ０３０１であることを表す。
【００９８】
図５において、Ｂｕｆ１．Ｒ１は、第１後段記憶部１３０−１のＲ１端子１３２−１を表す。図５は、第１後段記憶部１３０−１のＲ１端子１３２−１に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図５は、時刻Ｔ１から時刻Ｔ２までの期間に第１後段記憶部１３０−１のＲ１端子１３２−１に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０３０１のピクセルのピクセル値であるＶ０３０１であることを表す。
【００９９】
図５において、Ｂｕｆ１．Ｒ２は、第１後段記憶部１３０−１のＲ２端子１３４−１を表す。図５は、第１後段記憶部１３０−１のＲ２端子１３４−１に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図５は、時刻Ｔ１から時刻Ｔ２までの期間に第１後段記憶部１３０−１のＲ２端子１３４−１に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０３００のピクセルのピクセル値であるＶ０３００であることを表す。
【０１００】
図５において、Ｂｕｆ２．Ｒ１は、第２後段記憶部１３０−２のＲ１端子１３２−２を表す。図５は、第２後段記憶部１３０−２のＲ１端子１３２−２に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図５は、時刻Ｔ１から時刻Ｔ２までの期間に第２後段記憶部１３０−２のＲ１端子１３２−２に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０３００のピクセルのピクセル値であるＶ０３００であることを表す。
【０１０１】
図５において、Ｂｕｆ２．Ｒ２は、第２後段記憶部１３０−２のＲ２端子１３４−２を表す。図５は、第２後段記憶部１３０−２のＲ２端子１３４−２に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図５は、時刻Ｔ１から時刻Ｔ２までの期間に第２後段記憶部１３０−２のＲ２端子１３４−２に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０２９９のピクセルのピクセル値であるＶ０２９９であることを表す。
【０１０２】
図５において、Ｂｕｆ３．Ｒ１は、第３後段記憶部１３０−３のＲ１端子１３２−３を表す。図５は、第３後段記憶部１３０−３のＲ１端子１３２−３に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図５は、時刻Ｔ１から時刻Ｔ２までの期間に第３後段記憶部１３０−３のＲ１端子１３２−３に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０２９９のピクセルのピクセル値であるＶ０２９９であることを表す。
【０１０３】
図５において、Ｂｕｆ３．Ｒ２は、第３後段記憶部１３０−３のＲ２端子１３４−３を表す。図５は、第３後段記憶部１３０−３のＲ２端子１３４−３に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図５は、時刻Ｔ１から時刻Ｔ２までの期間に第３後段記憶部１３０−３のＲ２端子１３４−３に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０２９８のピクセルのピクセル値であるＶ０２９８であることを表す。
【０１０４】
図５によって、直列接続された後段記憶部１３０の各端子に印加された信号が表す内容の時間遷移を説明する。以下、時刻Ｔ１から時刻Ｔ２の期間を具体例として説明を行うが、時刻Ｔ１から時刻Ｔ２の期間以外の期間であっても、直列接続された後段記憶部１３０の各端子に印加された信号が表す内容は同様の時間遷移をする。
【０１０５】
時刻Ｔ１から時刻Ｔ２の期間、第１後段記憶部１３０−１のＲ１端子１３２−１に印加されていた信号が表す内容は、時刻Ｔ２における書き込み許可端子１２５に印加された信号の立下りの瞬間に第１後段記憶部１３０−１の記憶素子１３３−１に記憶される。時刻Ｔ２における書き込み許可端子１２５に印加された信号の立下り後は、第１後段記憶部１３０−１のＲ２端子１３４−１に印加される。
【０１０６】
時刻Ｔ１から時刻Ｔ２の期間、第１後段記憶部１３０−１のＲ２端子１３４−１に印加されていた信号が表す内容は、第２後段記憶部１３０−２のＲ１端子１３２−２に印加された信号が表す。
【０１０７】
時刻Ｔ１から時刻Ｔ２の期間、第２後段記憶部１３０−２のＲ１端子１３２−２に印加されていた信号が表す内容は、時刻Ｔ２における書き込み許可端子１２５に印加された信号の立下り後、第２後段記憶部１３０−２のＲ２端子１３４−２に印加された信号が表す。
【０１０８】
時刻Ｔ１から時刻Ｔ２の期間、第２後段記憶部１３０−２のＲ２端子１３４−２に印加されていた信号が表す内容は、時刻Ｔ２における書き込み許可端子１２５に印加された信号の立下り後、第３後段記憶部１３０−３のＲ１端子１３２−３に印加された信号が表す。
【０１０９】
時刻Ｔ１から時刻Ｔ２の期間、第３後段記憶部１３０−３のＲ１端子１３２−３に印加されていた信号が表す内容は、時刻ｔ２における書き込み許可端子１２５に印加された信号の立下り後、第３後段記憶部１３０−３のＲ２端子１３４−３に印加された信号が表す。
【０１１０】
図６は、第４後段記憶部１３０−４、第５後段記憶部１３０−５及び第６後段記憶部１３０−６の具体的な処理の流れを示すタイミングチャートである。第４後段記憶部１３０−４、第５後段記憶部１３０−５及び第６後段記憶部１３０−６は、直列接続された後段記憶部１３０の具体例である。
【０１１１】
図６において、Ｍｅｍ２．ｑは、図３と同様に第２前段記憶部１２０−２のデータ出力端子１２３−２を表す。図６は、第２前段記憶部１２０−２のデータ出力端子１２３−２に、時刻Ｔ０〜時刻Ｔ６までの期間に印加されている信号が示す元ピクセル値を表す。
例えば、図６は、時刻Ｔ１から時刻Ｔ２までの期間に第２前段記憶部１２０−２のデータ出力端子１２３−２に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０２０１のピクセルのピクセル値であるＶ０２０１であることを表す。
【０１１２】
図６において、Ｂｕｆ４．Ｒ１は、第４後段記憶部１３０−４のＲ１端子１３２−４を表す。図６は、第４後段記憶部１３０−４のＲ１端子１３２−４に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図６は、時刻Ｔ１から時刻Ｔ２までの期間に第４後段記憶部１３０−４のＲ１端子１３２−４に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０２０１のピクセルのピクセル値であるＶ０２０１であることを表す。
【０１１３】
図６において、Ｂｕｆ４．Ｒ２は、第４後段記憶部１３０−４のＲ２端子１３４−４を表す。図６は、第４後段記憶部１３０−４のＲ２端子１３４−４に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図６は、時刻Ｔ１から時刻Ｔ２までの期間に第４後段記憶部１３０−４のＲ２端子１３４−４に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０２００のピクセルのピクセル値であるＶ０２００であることを表す。
【０１１４】
図６において、Ｂｕｆ５．Ｒ１は、第５後段記憶部１３０−５のＲ１端子１３２−５を表す。図６は、第５後段記憶部１３０−５のＲ１端子１３２−５に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図６は、時刻Ｔ１から時刻Ｔ２までの期間に第５後段記憶部１３０−５のＲ１端子１３２−５に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０２００のピクセルのピクセル値であるＶ０２００であることを表す。
【０１１５】
図６において、Ｂｕｆ５．Ｒ２は、第５後段記憶部１３０−５のＲ２端子１３４−５を表す。図６は、第５後段記憶部１３０−５のＲ２端子１３４−５に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図６は、時刻Ｔ１から時刻Ｔ２までの期間に第５後段記憶部１３０−５のＲ２端子１３４−５に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０１９９のピクセルのピクセル値であるＶ０１９９であることを表す。
【０１１６】
図６において、Ｂｕｆ６．Ｒ１は、第６後段記憶部１３０−６のＲ１端子１３２−６を表す。図６は、第６後段記憶部１３０−６のＲ１端子１３２−６に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図６は、時刻Ｔ１から時刻Ｔ２までの期間に第６後段記憶部１３０−６のＲ１端子１３２−６に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０１９９のピクセルのピクセル値であるＶ０１９９であることを表す。
【０１１７】
図６において、Ｂｕｆ６．Ｒ２は、第６後段記憶部１３０−６のＲ２端子１３４−６を表す。図６は、第６後段記憶部１３０−６のＲ２端子１３４−６に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図６は、時刻Ｔ１から時刻Ｔ２までの期間に第６後段記憶部１３０−６のＲ２端子１３４−６に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０１９８のピクセルのピクセル値であるＶ０１９８であることを表す。
【０１１８】
図６によって、直列接続された後段記憶部１３０の各端子に印加された信号が表す内容の時間遷移を説明する。以下、図５と同様に、時刻Ｔ１から時刻Ｔ２の期間を具体例として説明を行うが、時刻Ｔ１から時刻Ｔ２の期間以外の期間であっても、直列接続された後段記憶部１３０の各端子に印加された信号が表す内容は同様の時間遷移をする。
【０１１９】
時刻Ｔ１から時刻Ｔ２の期間、第４後段記憶部１３０−４のＲ１端子１３２−４に印加されていた信号が表す内容は、時刻Ｔ２における書き込み許可端子１２５に印加された信号の立下り後は、第４後段記憶部１３０−４のＲ２端子１３４−４に印加された信号が表す。
【０１２０】
時刻Ｔ１から時刻Ｔ２の期間、第４後段記憶部１３０−４のＲ２端子１３４−４に印加されていた信号が表す内容は、時刻Ｔ２における書き込み許可端子１２５に印加された信号の立下り後は、第５後段記憶部１３０−５のＲ１端子１３２−５に印加された信号が表す。
【０１２１】
時刻Ｔ１から時刻Ｔ２の期間、第５後段記憶部１３０−５のＲ１端子１３２−５に印加されていた信号が表す内容は、時刻Ｔ２における書き込み許可端子１２５に印加された信号の立下り後、第５後段記憶部１３０−５のＲ２端子１３４−５に印加された信号が表す。
【０１２２】
時刻Ｔ１から時刻Ｔ２の期間、第５後段記憶部１３０−５のＲ２端子１３４−５に印加されていた信号が表す内容は、時刻Ｔ２における書き込み許可端子１２５に印加された信号の立下り後、第６後段記憶部１３０−６のＲ１端子１３２−６に印加された信号が表す。
【０１２３】
時刻Ｔ１から時刻Ｔ２の期間、第６後段記憶部１３０−６のＲ１端子１３２−６に印加されていた信号が表す内容は、時刻ｔ２における書き込み許可端子１２５に印加された信号の立下り後、第６後段記憶部１３０−６のＲ２端子１３４−６に印加された信号が表す。
【０１２４】
図７は、第７後段記憶部１３０−７、第８後段記憶部１３０−８及び第９後段記憶部１３０−９の具体的な処理の流れを示すタイミングチャートである。第７後段記憶部１３０−７、第８後段記憶部１３０−８及び第９後段記憶部１３０−９は、直列接続された後段記憶部１３０の具体例である。
【０１２５】
図７において、Ｍｅｍ３．ｑは、図３と同様に第３前段記憶部１２０−３のデータ出力端子１２３−３を表す。図７は、第３前段記憶部１２０−３のデータ出力端子１２３−３に、時刻Ｔ０〜時刻Ｔ６までの期間に印加されている信号が示す元ピクセル値を表す。
例えば、図７は、時刻Ｔ１から時刻Ｔ２までの期間に第３前段記憶部１２０−３のデータ出力端子１２３−３に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０１０１のピクセルのピクセル値であるＶ０１０１であることを表す。
【０１２６】
図７において、Ｂｕｆ７．Ｒ１は、第７後段記憶部１３０−７のＲ１端子１３２−７を表す。図７は、第７後段記憶部１３０−７のＲ１端子１３２−７に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図７は、時刻Ｔ１から時刻Ｔ２までの期間に第７後段記憶部１３０−７のＲ１端子１３２−７に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０１０１のピクセルのピクセル値であるＶ０１０１であることを表す。
【０１２７】
図７において、Ｂｕｆ７．Ｒ２は、第７後段記憶部１３０−７のＲ２端子１３４−７を表す。図７は、第７後段記憶部１３０−７のＲ２端子１３４−７に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図７は、時刻Ｔ１から時刻Ｔ２までの期間に第７後段記憶部１３０−７のＲ２端子１３４−７に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０１００のピクセルのピクセル値であるＶ０１００であることを表す。
【０１２８】
図７において、Ｂｕｆ８．Ｒ１は、第８後段記憶部１３０−８のＲ１端子１３２−８を表す。図７は、第８後段記憶部１３０−８のＲ１端子１３２−８に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図７は、時刻Ｔ１から時刻Ｔ２までの期間に第８後段記憶部１３０−８のＲ１端子１３２−８に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ０１００のピクセルのピクセル値であるＶ０１００であることを表す。
【０１２９】
図７において、Ｂｕｆ８．Ｒ２は、第８後段記憶部１３０−８のＲ２端子１３４−８を表す。図７は、第８後段記憶部１３０−８のＲ２端子１３４−８に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図７は、時刻Ｔ１から時刻Ｔ２までの期間に第８後段記憶部１３０−８のＲ２端子１３４−８に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ００９９のピクセルのピクセル値であるＶ００９９であることを表す。
【０１３０】
図７において、Ｂｕｆ９．Ｒ１は、第９後段記憶部１３０−９のＲ１端子１３２−９を表す。図７は、第９後段記憶部１３０−９のＲ１端子１３２−９に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図７は、時刻Ｔ１から時刻Ｔ２までの期間に第９後段記憶部１３０−９のＲ１端子１３２−９に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ００９９のピクセルのピクセル値であるＶ００９９であることを表す。
【０１３１】
図７において、Ｂｕｆ９．Ｒ２は、第９後段記憶部１３０−９のＲ２端子１３４−９を表す。図７は、第９後段記憶部１３０−９のＲ２端子１３４−９に各時点において印加されている信号が示す元ピクセル値を表す。
例えば、図７は、時刻Ｔ１から時刻Ｔ２までの期間に第９後段記憶部１３０−９のＲ２端子１３４−９に印加されている信号が示す元ピクセル値が、図２における処理対象画像のＢ００９８のピクセルのピクセル値であるＶ００９８であることを表す。
【０１３２】
図７によって、直列接続された後段記憶部１３０の各端子に印加された信号が表す内容の時間遷移を説明する。以下、図５と同様に、時刻Ｔ１から時刻Ｔ２の期間を具体例として説明を行うが、時刻Ｔ１から時刻Ｔ２の期間以外の期間であっても、直列接続された後段記憶部１３０の各端子に印加された信号が表す内容は同様の時間遷移をする。
【０１３３】
時刻Ｔ１から時刻Ｔ２の期間、第７後段記憶部１３０−７のＲ１端子１３２−７に印加されていた信号が表す内容は、時刻Ｔ２における書き込み許可端子１２５に印加された信号の立下り後は、第７後段記憶部１３０−７のＲ２端子１３４−７に印加された信号が表す。
【０１３４】
時刻Ｔ１から時刻Ｔ２の期間、第７後段記憶部１３０−７のＲ２端子１３４−７に印加されていた信号が表す内容は、時刻Ｔ２における書き込み許可端子１２５に印加された信号の立下り後は、第８後段記憶部１３０−８のＲ１端子１３２−８に印加された信号が表す。
【０１３５】
時刻Ｔ１から時刻Ｔ２の期間、第８後段記憶部１３０−８のＲ１端子１３２−８に印加されていた信号が表す内容は、時刻Ｔ２における書き込み許可端子１２５に印加された信号の立下り後、第８後段記憶部１３０−８のＲ２端子１３４−８に印加された信号が表す。
【０１３６】
時刻Ｔ１から時刻Ｔ２の期間、第８後段記憶部１３０−８のＲ２端子１３４−８に印加されていた信号が表す内容は、時刻Ｔ２における書き込み許可端子１２５に印加された信号の立下り後、第９後段記憶部１３０−９のＲ１端子１３２−９に印加された信号が表す。
【０１３７】
時刻Ｔ１から時刻Ｔ２の期間、第９後段記憶部１３０−９のＲ１端子１３２−９に印加されていた信号が表す内容は、時刻ｔ２における書き込み許可端子１２５に印加された信号の立下り後、第９後段記憶部１３０−９のＲ２端子１３４−９に印加された信号が表す。
【０１３８】
なお、図５〜図７におけるＭｅｍ１．ｑ、Ｍｅｍ２．ｑ及びＭｅｍ３．ｑの各値は、同じ期間においては、ＶＸＹのＸの値だけが１ずつ異なり、Ｙの値は同じである。このことは、図５〜図７におけるＢｕｆ１．Ｒ１、Ｂｕｆ４．Ｒ１及びＢｕｆ７．Ｒ１についても同様である。このことは、図５〜図７におけるＢｕｆ１．Ｒ２、Ｂｕｆ４．Ｒ２及びＢｕｆ７．Ｒ２についても同様である。このことは、図５〜図７におけるＢｕｆ２．Ｒ１、Ｂｕｆ５．Ｒ１及びＢｕｆ８．Ｒ１についても同様である。このことは、図５〜図７におけるＢｕｆ２．Ｒ２、Ｂｕｆ５．Ｒ２及びＢｕｆ８．Ｒ２についても同様である。このことは、図５〜図７におけるＢｕｆ３．Ｒ１、Ｂｕｆ６．Ｒ１及びＢｕｆ９．Ｒ１についても同様である。このことは、図５〜図７におけるＢｕｆ３．Ｒ２、Ｂｕｆ６．Ｒ２及びＢｕｆ９．Ｒ２についても同様である。
【０１３９】
このように構成された実施形態の画像処理回路１は、従来の画像処理回路と異なり、複数の前段記憶部１２０を備える。また、実施形態の画像処理回路１は、従来の画像処理回路と異なり、前段記憶部１２０のデータ出力端子１２３が、一つの前段記憶部１２０と、一つの後段記憶部１３０とに接続され、同じタイミングに前段記憶部１２０と後段記憶部１３０とに同じ値が記録される。そのため、実施形態の画像処理回路１は、画像データの取り込みから画像処理の終了までにかかる時間の増大を抑制することができる。
【０１４０】
なお、ここまで、Ｎ＝Ｍ＝３を具体例として実施形態の画像処理回路１を説明してきたが、上述したようにＮ及びＭは２以上であれば、どのような数であってもよい。以下、Ｎ＝Ｍ＝３である場合に限らずＮ及びＭが２以上である場合について、画像処理回路１が備える前段記憶部１２０及び後段記憶部１３０の接続関係を説明する。
【０１４１】
実施形態の画像処理回路１は、入力端子１０１と、制御部１１０と、Ｎ個の前段記憶部１２０と、Ｎ×Ｍ個の後段記憶部１３０と、比較回路１４０と、演算回路１５０とを備える。以下、Ｎ×Ｍ個の後段記憶部１３０をそれぞれ区別する場合、第ｋ後段記憶部１３０−ｋという。ｋは、１〜Ｎ×Ｍの整数である。各第ｋ後段記憶部１３０−ｋが備える書き込み許可端子１３１を区別する場合、第ｋ後段記憶部１３０−ｋごとに書き込み許可端子１３１−ｋという。各第ｋ後段記憶部１３０−ｋが備えるＲ１端子１３２を区別する場合、第ｋ後段記憶部１３０−ｋごとにＲ１端子１３２−ｋという。各第ｋ後段記憶部１３０−ｋが備える記憶素子１３３を区別する場合、第ｋ後段記憶部１３０−ｋごとに記憶素子１３３−ｋという。各第ｋ後段記憶部１３０−ｋが備えるＲ２端子１３４を区別する場合、第ｋ後段記憶部１３０−ｋごとにＲ２端子１３４−ｋという。
【０１４２】
第ｕ前段記憶部１２０−ｕ（ｕは、２〜Ｎの整数）は、第（ｕ−１）前段記憶部１２０−（ｕ−１）に接続される。
【０１４３】
第ｋ１後段記憶部１３０−ｋ１（ｋ１＝１＋（ｎ−１）×Ｍ）は、第ｎ前段記憶部１２０−ｎに接続される。具体的には、第ｋ１後段記憶部１３０−ｋ１は、第ｋ１後段記憶部１３０−ｋ１のＲ１端子１３２−ｋ１と第ｎ前段記憶部１２０−ｎのデータ出力端子１２３−ｎとの接続によって、第ｎ前段記憶部１２０−ｎに接続される。
【０１４４】
第ｋ２後段記憶部１３０−ｋ２（ｋ２は、１〜Ｎ×Ｍの整数のうちｋ１以外の整数）は、第（ｋ２−１）後段記憶部１３０−（ｋ２−１）に接続される。具体的には、第ｋ２後段記憶部１３０−ｋ２は、第ｋ２後段記憶部１３０−ｋ２のＲ１端子１３２−ｋ２と第（ｋ２−１）後段記憶部１３０−（ｋ２−１）のＲ２端子１３４−ｋ２との接続によって、第（ｋ２−１）後段記憶部１３０−（ｋ２−１）に接続される。
【０１４５】
比較回路１４０は、Ｎ×Ｍ個の後段記憶部１３０に接続される。比較回路１４０は、Ｎ×Ｍ個の後段記憶部１３０のピクセル値に基づいて、各ピクセル値の大小関係に関する所定の処理（以下「比較処理」という。）を実行する。比較回路１４０は、比較処理の実行によって、Ｎ×Ｍ個の後段記憶部１３０のピクセル値に基づいた値である比較結果を取得する。
【０１４６】
比較回路１４０は、比較処理の実行によって、Ｎ×Ｍ個の後段記憶部１３０のピクセル値に基づいた比較結果を取得可能であればどのような回路であってもよい。
例えば、比較回路１４０は、Ｎ及びＭが奇数の場合、第Ｃ後段記憶部１３０−Ｃ（Ｃ＝（Ｎ×Ｍ−１）／２））のピクセル値と第Ｃ後段記憶部１３０−Ｃ以外の後段記憶部１３０のピクセル値とに基づいた値を、第Ｃ後段記憶部１３０−Ｃ以外の後段記憶部１３０のそれぞれについて取得してもよい。
【０１４７】
なお、比較回路１４０は、Ｎ×Ｍ個の後段記憶部１３０の出力する元ピクセル値を入力とする所定の処理を実行する回路であれば、必ずしも比較処理を実行する回路でなくてもよい。また、上記のように、比較回路１４０及び演算回路１５０は、一体の回路（以下「出力値取得部」という。）として構成されてもよい。このような場合、出力値取得部は、Ｎ×Ｍ個の後段記憶部１３０の出力する元ピクセル値を入力とする所定の処理を実行する回路であれば、どのような回路であってもよい。
【０１４８】
このような接続関係を備える実施形態の画像処理回路１は、Ｎ＝Ｍ＝３以外の場合であっても、Ｎ＝Ｍ＝３の場合と同様に、画像データの取り込みから画像処理の終了までにかかる時間の増大を抑制することができる。
【０１４９】
なお、ＷＥ取得タイミングは、第１のタイミングの一例である。なお、比較回路の出力と、演算結果とは出力値の一例である。なお、入力端子１０１は、取得部の一例である。なお、比較回路１４０及び演算回路１５０は、出力値取得部の一例である。
【符号の説明】
【０１５０】
１…画像処理回路１、１０１…入力端子、１１０…制御部、１１１…カウンタ部、１１２…アドレス部、１１３…ＷＥ部、１２０…前段記憶部、１２１…記憶素子、１２２…データ入力端子、１２３…データ出力端子、１２４…アドレス端子、１２５…書き込み許可端子、１３０…後段記憶部、１３１…書き込み許可端子、１３２…Ｒ１端子、１３３…記憶素子、１３４…Ｒ２端子、１４０…比較回路、１５０…演算回路
【図１】
2020009303.tif 000003
【図２】
2020009303.tif 000004
【図３】
2020009303.tif 000005
【図４】
2020009303.tif 000006
【図５】
2020009303.tif 000007
【図６】
2020009303.tif 000008
【図７】
2020009303.tif 000009