(57)【要約】【課題】  １つの再配線層に２つの半導体チップを積層する場合、再配線層から遠い側の半導体チップと再配線層をつなぐためのポストは長くなり、生産性が悪化する。【解決手段】  半導体装置は、配線層２２と、配線層２２に接続されている第１半導体チップ２７と、上面視で第１半導体チップ２７の外側に配置される第２導電ポスト３４と、第２導電ポスト３４に接続されている第２半導体チップ３２と、配線層２２に接し、かつ第１半導体チップ２７、および第２半導体チップ３２を覆う封止樹脂とを備え、第２導電ポスト３４は、配線層２２側に配置され低抵抗金属からなり第１方向に延びる配線側ポスト２４と、第２半導体チップ３２側に配置され低抵抗金属からなり第１方向に延びるチップ側ポスト３３と、配線側ポスト２４とチップ側ポスト３３との間に配置され低融点金属からなる中間部２６と、を含む。【選択図】図５
2020009921.tif 000002
【特許請求の範囲】
【請求項１】
配線層と、
前記配線層に接続され前記配線層に垂直な第１方向に延びる第１導電ポストと、
前記第１導電ポストに接続されている第１半導体チップと、
上面視で前記第１半導体チップの外側に配置されるとともに、前記配線層に接続され前記第１方向に延びる第２導電ポストと、
前記第１半導体チップの前記配線層とは反対側に、上面視でその一部が前記第１半導体チップと重なるように配置され、前記第２導電ポストに接続されている第２半導体チップと、
前記配線層に接し、かつ前記第１半導体チップ、および前記第２半導体チップを覆う封止樹脂と、
を備え、
前記第２導電ポストは、
前記配線層側に配置され、低抵抗金属からなり前記第１方向に延びる配線側ポストと、
前記第２半導体チップ側に配置され、低抵抗金属からなり前記第１方向に延びるチップ側ポストと、
前記配線側ポストと前記チップ側ポストとの間に配置され、低融点金属からなる中間部と、を含む、
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記中間部と前記配線側ポストの間、および前記中間部と前記チップ側ポストとの間の少なくとも一方にバリアメタル層を有する、半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置において、
前記配線側ポストの長さは、前記第１導電ポストの長さと第１半導体チップの厚さとの和よりも短い、半導体装置。
【請求項４】
請求項１から請求項３までのいずれか一項に記載の半導体装置において、
前記配線層は、２層以上の多層配線層からなる、半導体装置。
【請求項５】
請求項１から請求項４までのいずれか一項に記載の半導体装置において、
前記第１導電ポストおよび前記第２導電ポストの少なくとも一部は、断面形状が長方形である、半導体装置。
【請求項６】
配線層を形成すること、
前記配線層の上に、前記配線層の一部に接続して、低抵抗金属からなり前記配線層に垂直な第１方向に延びる配線側ポストを形成すること、
主面上に第１導電ポストが形成されている第１半導体チップを用意し、前記第１半導体チップの主面上の前記第１導電ポストを前記配線層に接合すること、
主面上に前記主面と主直な方向に延びるチップ側ポストが形成されている第２半導体チップを用意し、前記第２半導体チップを前記第１半導体チップの前記配線層とは反対側に、上面視でその一部が前記第１半導体チップと重なるように配置し、前記第２半導体チップの主面上の前記チップ側ポストを、低融点金属からなる中間部を介して前記配線側ポストに接合すること、
前記配線層の前記第１半導体チップ側、前記第１半導体チップ、および前記第２半導体チップを樹脂封止すること、
とを備える半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記配線側ポストの前記配線層とは反対側の端にバリアメタル層を形成し、
前記バリアメタル層の上に前記低融点金属からなる前記中間部を形成する、半導体装置の製造方法。
【請求項８】
請求項６または請求項７に記載の半導体装置の製造方法において、
前記配線側ポストおよび前記中間部の形成は、
前記配線層の上にドライフィルムを形成し、
前記ドライフィルムの所定位置に前記配線層まで達する開口を形成し、
めっきにより前記低抵抗金属を前記開口内に充填して前記配線側ポストを形成し、
めっきにより前記低融点金属を前記開口内に充填して前記中間部を形成することにより行う、半導体装置の製造方法。
【請求項９】
請求項６から請求項８までのいずれか一項に記載の半導体装置の製造方法において、
前記配線側ポストの長さを、前記第１導電ポストの長さと第１半導体チップの厚さの和よりも短くする、半導体装置の製造方法。
【請求項１０】
請求項６から請求項９までのいずれか一項に記載の半導体装置の製造方法において、
前記配線層として、２層以上の多層配線層を形成する、半導体装置の製造方法。
【請求項１１】
請求項６から請求項１０までのいずれか一項に記載の半導体装置の製造方法において、
前記配線層を支持基板上に形成するとともに、
前記樹脂封止をした後に、前記支持基板を剥離する、半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
前記支持基板を前記剥離した後に、前記配線層の前記第１半導体チップとは反対側の一部に、はんだボールを形成する、半導体装置の製造方法。
【請求項１３】
請求項６から請求項１２までのいずれか一項に記載の半導体装置の製造方法において、
前記第１導電ポスト、前記配線側ポスト、および前記チップ側ポスト、の少なくとも一部の断面形状を長方形とする、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
電子機器への半導体部品の実装効率を向上し、電子機器の性能を向上するために、複数の半導体チップを積層して１つのパッケージに納めた半導体部品（半導体装置）が使用されている。複数の半導体チップを積層する際に、パッケージ上に再配線層を形成し、複数の半導体チップをそれぞれ再配線層に接続することで、再配線層により複数の半導体チップ間の電気的な接続を確保する構造も提案されている。（特許文献１参照）
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第９４７８４８５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１は、１つの再配線層に対して２つの半導体チップを積層して配置する構成を開示する。積層される２つの半導体チップのうち再配線層から遠い側に配置されるフットプリント（面積）の大きな半導体チップは、再配線層から近い側に配置されるチップを間に挟んで、再配線層との電気的接続を確保する必要がある。特許文献１では、予め半導体チップの活性面（半導体素子が形成されている面）に電気的接続のためのピラーを形成し、このピラーを再配線層に接続させることにより、再配線層から遠い側に配置される半導体チップと再配線層との電気的接続を確保している。
【０００５】
しかし、再配線層から遠い側に配置される半導体チップと再配線層とをつなぐピラーには、再配線層に近い側に配置される半導体チップの厚さ以上の長さが必要である。このような長いピラーは生産性が悪く、また微細化への適用も容易ではないという課題がある。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、配線層と、前記配線層に接続され前記配線層に垂直な第１方向に延びる第１導電ポストと、前記第１導電ポストに接続されている第１半導体チップと、上面視で前記第１半導体チップの外側に配置されるとともに、前記配線層に接続され前記第１方向に延びる第２導電ポストと、前記第１半導体チップの前記配線層とは反対側に、上面視でその一部が前記第１半導体チップと重なるように配置され、前記第２導電ポストに接続されている第２半導体チップと、前記配線層に接し、かつ前記第１半導体チップ、および前記第２半導体チップを覆う封止樹脂と、を備え、前記第２導電ポストは、前記配線層側に配置され、低抵抗金属からなり前記第１方向に延びる配線側ポストと、前記第２半導体チップ側に配置され、低抵抗金属からなり前記第１方向に延びるチップ側ポストと、前記配線側ポストと前記チップ側ポストとの間に配置され、低融点金属からなる中間部と、を含む。
本発明の半導体装置の製造方法は、配線層を形成すること、前記配線層の上に、前記配線層の一部に接続して、低抵抗金属からなり前記配線層に垂直な第１方向に延びる配線側ポストを形成すること、主面上に第１導電ポストが形成されている第１半導体チップを用意し、前記第１半導体チップの主面上の前記第１導電ポストを前記配線層に接合すること、主面上に前記主面と主直な方向に延びるチップ側ポストが形成されている第２半導体チップを用意し、前記第２半導体チップを前記第１半導体チップの前記配線層とは反対側に、上面視でその一部が前記第１半導体チップと重なるように配置し、前記第２半導体チップの主面上の前記チップ側ポストを、低融点金属からなる中間部を介して前記配線側ポストに接合すること、前記配線層の前記第１半導体チップ側、前記第１半導体チップ、および前記第２半導体チップを樹脂封止すること、とを備える。
【発明の効果】
【０００７】
本発明によれば、配線層から離れた側に配置される第２半導体チップと配線層を接続するポスト（第２導電ポスト）が、配線側ポストとチップ側ポストと中間部とに分かれて形成されている。このために、配線側ポストおよびチップ側ポストの長さを短くでき、すなわち配線側ポストおよびチップ側ポストの生産性を向上することができ、高性能な半導体装置を高効率で生産することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施の形態による半導体装置の製造方法を説明する図であり、前半の工程を示す図。
【図２】本発明の一実施の形態による半導体装置の製造方法を説明する図であり、図１に続く工程を示す図。
【図３】本発明の一実施の形態による半導体装置の製造方法を説明する図であり、図２に続く工程を示す図。
【図４】本発明の一実施の形態による半導体装置の製造方法を説明する図であり、図３に続く工程を示す図。
【図５】半導体チップ上にチップ側ポストを形成する工程を示す図。
【図６】変形例の半導体装置を示す図。
【発明を実施するための形態】
【０００９】
（一実施の形態）
図１から図５は、本発明の一実施の形態による半導体装置８０の製造方法を説明するための図である。なお、図１から図５は、後述する半導体装置８０の１個分の製造工程を示す図を表しているが、支持基板１０は半導体装置８０よりも大きな基板であり、支持基板１０上には、多数の半導体装置８０（より厳密には、後述する中間生成体７０）が並んで形成されていても良い。
【００１０】
（支持基板）
図１（ａ）は、半導体装置８０を製造するための支持基板１０の断面図を示す図であり、支持基板１０の上面には、支持基板１０側から順に剥離層１１および薄銅層１２が形成されている。支持基板１０は例えばガラスから成り、支持基板１０の厚さは１００〜２０００μｍ程度が好ましい。
図１（ａ）および以降の各図においては、理解を容易にするために、支持基板１０の面内方向（図中の左右方向）に対して、支持基板１０の表面に垂直な方向（図中の上下方向）の長さを拡大して描いている。
なお、図１（ｂ）以降の各図においては、支持基板１０の厚さを一部省略して示している。
【００１１】
剥離層１１は、主として炭素を含む層であることが剥離容易性や膜形成性の点等から好ましく、剥離層１１の厚さは１〜２０ｎｍ程度が好ましい。剥離層１１は、炭素を主成分とする層以外に、さらに金属を含む層を含んでいても良い。
薄銅層１２は、厚さが５０〜２０００ｎｍ程度の銅を主成分とする層である。
上記の条件に適した、剥離層１１等の形成された支持基板１０が販売されていれば、それを購入して使用することができる。
【００１２】
（配線層の形成）
図１（ｂ）は、支持基板１０上の最上層である薄銅層１２の上に、下段パッド１４および下層配線１５を形成した状態を示している。下段パッド１４および下層配線１５の形成に際しては、始めに薄銅層１２上の全面にフォトレジスト１３を形成し、このフォトレジスト層に下段パッド１４および下層配線１５の形状に対応する所望の開口部を形成する。そして、支持基板１０をめっき液に浸し電解銅めっきを行うことで、薄銅層１２が露出する部分（すなわちフォトレジスト１３の開口部）に銅がめっきされ、下段パッド１４および下層配線１５が形成される。下層配線１５は、複数の下段パッド１４を相互に接続する配線である。その後、フォトレジスト１３を除去する。
【００１３】
図１（ｃ）は、支持基板１０上に、下段パッド１４および下層配線１５を覆うように層間絶縁膜１６を形成し、層間絶縁膜１６の所定位置にビアホール１６ａを形成した状態を示している。
層間絶縁膜１６の材料としては感光性のポリイミド等を使用し、ビアホール１６ａは層間絶縁膜１６の所定の箇所にレーザ光等の整形された光を照射して感光させ、これを現像してポリイミドを除去することにより形成する。
【００１４】
図１（ｄ）は、層間絶縁膜１６の表面にめっきシード層１８が形成され、めっきシード層１８の上にパターンニングされたフォトレジスト１９が形成されている状態を示している。
めっきシード層１８は、図１（ｃ）に示した支持基板１０に対して、無電解めっき、またはスパッタ等のドライ成膜により銅等の金属を成膜することにより形成する。めっきシード層１８の厚さは５０〜２００ｎｍ程度とする。
【００１５】
めっきシード層１８の形成後に、めっきシード層１８の全面にフォトレジスト１９を形成し、フォトレジスト１９に対して露光および現像を行うことにより、フォトレジスト１９をパターニングする。
この状態の支持基板１０をめっき液に浸し電解銅めっきを行うことで、めっきシード層１８が露出する部分１９ａ（すなわちフォトレジスト１９が除去されている部分）に銅がめっきされる。図１（ｃ）に示したビアホール１６ａの内部にも、めっきシード層１８として、および電解銅めっきにより銅が充填され、層間配線１７が形成される。
その後、フォトレジスト１９を除去する。
【００１６】
図１（ｅ）は、フォトレジスト１９を除去した後の支持基板１０の状態を示す。めっきシード層１８上の、図１（ｄ）においてフォトレジスト１９が除去されている部分１９ａに、銅等の金属がめっきされ、この部分に、上段パッド２０ａ、２０ｂ、および上層配線２１が形成されている。
ここで、上段パッド２０ａは、後述する第１半導体チップ２７または第２半導体チップ３２と接続されるパッドであり、さらに層間配線１７を介して下段パッド１４に接続されていても良い。上段パッド２０ｂは、層間配線１７を介して下段パッド１４に接続されている。上層配線２１は、複数の上段パッド２０ａ、２０ｂを相互に接続する配線である。
なお、本明細書では、下段パッド１４、下層配線１５、上段パッド２０ａ、２０ｂ、上層配線２１、および層間配線１７を、総称してまたは個々に、配線層２２とも呼ぶ。
【００１７】
（配線側ポストの形成）
図１（ｅ）に示した状態の支持基板１０に対して、上段パッド２０ａ、２０ｂ、上層配線２１およびめっきシード層１８の上に、ドライフィルム２３を形成し、ドライフィルム２３の所定箇所に開口２３ａを形成する。
図２（ａ）は、ドライフィルム２３および開口２３ａが形成された状態を示す。
ドライフィルム２３は、上段パッド２０ａ等の形成されている支持基板１０にドライフィルムシートを接合して形成する。開口２３ａは、ドライフィルム２３上の所定の場所にレーザ光等の整形された光を照射してドライフィルム２３を感光させ、これを現像してドライフィルム２３を部分的に除去することにより形成する。開口２３ａの側面は、ドライフィルム２３の表面に対してほぼ垂直に形成されている。
【００１８】
図２（ｂ）は、ドライフィルム２３の開口２３ａの内部に、上段パッド２０ａに接して銅等の低抵抗金属からなる配線側ポスト２４が形成され、配線側ポスト２４の配線層２２とは反対側の端部に、はんだ等の低融点金属からなる中間部２６ａが形成された状態を示す。
配線側ポスト２４の形成は、図２（ａ）に示した状態の支持基板１０をめっき液に浸し、めっきシード層１８を電極として電解めっきを行うことで、めっきシード層１８に接続されている上段パッド２０ａの上に、銅等の低抵抗金属をめっきすることにより行う。
【００１９】
中間部２６ａの形成は、上記により形成された配線側ポスト２４の上に、さらに電解めっきにより、はんだをめっきすることにより行う。
配線側ポスト２４を構成する金属は、銅に限らず、低抵抗な金属または合金であれば良く、その電気抵抗率が１００［ｎΩ・ｍ］以下であればよい。
中間部２６ａを構成する金属は、その融点が３００℃以下であればよく、例えば、錫、銅、銀の少なくとも１つを主成分とする、はんだである。
配線側ポスト２４の長さ（図中の上下方向の長さ）は、一例として２００μｍから５００μｍ程度である。また、中間部２６ａの長さは、一例として１０μｍから５０μｍ程度である。
【００２０】
なお、配線側ポスト２４と中間部２６ａを構成する金属の材料によっては、配線側ポスト２４と中間部２６ａの間で両金属が反応することにより、機械的または電気的な接合が劣化する恐れがある。従って、図２（ｃ）に示すように、配線側ポスト２４と中間部２６ａの間に、バリアメタル層２５を形成することが望ましい。一例として、配線側ポスト２４を銅で形成する場合には、ニッケルからなる厚さ２μｍから５μｍ程度のバリアメタル層２５を構成することが好ましい。
なお、バリアメタル層２５を形成する場合にも、バリアメタル層２５もめっきにより形成することができる。すなわち、バリアメタル層２５は、上記により形成された配線側ポスト２４の上に電解めっきを行うことにより形成し、電解めっきにより形成したバリアメタル層２５の上にさらに電解めっきにより中間部２６ａを形成することができる。
【００２１】
中間部２６ａを形成した後に、ドライフィルム２３を除去し、さらにエッチングによりめっきシード層１８を除去する。めっきシード層１８のエッチングは、上段パッド２０ａ、２０ｂおよび上層配線２１をエッチングマスクとして行う。このとき、上段パッド２０ａ、２０ｂおよび上層配線２１もエッチングにより多少は溶解する。ただし、上段パッド２０ａ、２０ｂおよび上層配線２１の厚さを、めっきシード層１８よりも厚くしておくことで、めっきシード層１８を完全に除去し、上段パッド２０ａ、２０ｂおよび上層配線２１を残存させることができる。
【００２２】
図３（ａ）は、めっきシード層１８を除去した状態の支持基板１０を示す。
配線側ポスト２４は、支持基板１０の上面に沿って形成された配線層２２（上段パッド２０ａ、２０ｂ等）に接続され、かつ配線層２２に対して垂直な方向（図中の上方）に延びて形成されている。
なお、上述のように支持基板１０が後述する半導体装置８０よりも大きな基板であり、支持基板１０上に多数の半導体装置８０を並べて形成する場合には、支持基板１０上に、図３（ａ）に示す配線側ポスト２４や、配線層（上段パッド２０ａ、２０ｂ等）の構造物を、形成する半導体装置８０の個数に対応する数だけ多数配列して形成する。
【００２３】
（第１半導体チップの接合）
図３（ｂ）は、第１半導体チップ２７が接合された状態の支持基板１０を示す。
第１半導体チップ２７は、ＣＰＵ等のロジック回路ＩＣや、ＤＲＡＭ等のメモリーＩＣ等の、シリコンウエハから切断された１つの半導体集積回路チップである。
図３（ｃ）に一部を拡大して示したように、第１半導体チップ２７の半導体集積回路が形成された主面（図３（ｂ）および図３（ｃ）中の下側の面）の一部には、支持基板１０への接合に先立って、接続ポスト２８およびはんだ３０を形成しておく。
【００２４】
また、必要に応じて、接続ポスト２８とはんだ３０の間にバリアメタル層２９を形成しておいても良い。
本明細書では、接続ポスト２８、はんだ３０、さらには必要に応じて追加するバリアメタル層２９を、併せて第１導電ポスト３１と呼ぶ。
第１導電ポスト３１の長さは、５０μｍから２００μｍ程度であることが好ましい。
また、支持基板１０への接合に先立って、裏面（主面と反対側の面）を研磨し、第１半導体チップ２７を１００μｍから２００μｍ程度の厚さにしておく。
【００２５】
なお、第１半導体チップ２７に対する接続ポスト２８、はんだ３０、バリアメタル層２９の形成方法および裏面の研磨方法は、後述する第２半導体チップ３２に対するチップ側ポスト３３、中間部２６ｂの形成方法、および裏面の研磨方法と同じなので、ここでは説明を省略する。
第１半導体チップ２７は、接続ポスト２８およびはんだ３０が所定の上段パッド２０ａに対向するように位置合せされ、加熱処理されて接合される。第１半導体チップ２７の接合は、各種のフリップチップホンダーを用いて行うことができる。
【００２６】
なお、上述のように、支持基板１０上に、配線側ポスト２４や配線層２２の構造物を、形成する半導体装置８０の個数に対応する数だけ多数配列して形成している場合には、多数の第１半導体チップ２７をそれぞれに対応する上段パッド２０ａに位置合せして仮圧着し、その後に加熱処理を行って多数の第１半導体チップ２７をまとめて接合しても良い。
【００２７】
（第２半導体チップへのウエハ側ポストの形成）
以下、図５を参照して、第２半導体チップ３２の主面への接続ポスト３３、中間部２６ｂの形成方法、および裏面の研磨方法について説明する。
第２半導体チップ３２は、ＣＰＵ等のロジック回路ＩＣや、ＤＲＡＭ等のメモリーＩＣ等の、シリコンウエハから切断された１つの半導体集積回路チップである。第２半導体チップ３２の半導体集積回路が形成された主面（図４（ａ）中の下側の面）の一部には、支持基板１０への接合に先立って、チップ側ポスト３３および中間部２６ｂを形成しておく。また、支持基板１０への接合に先立って、裏面（主面と反対側の面）を研磨し、第２半導体チップ３２を１００μｍから２００μｍ程度の厚さにしておく。
【００２８】
以下、図５を参照して、第２半導体チップ３２の主面へのチップ側ポスト３３、中間部２６ｂの形成方法、および裏面の研磨方法について説明する。
図５（ａ）は、その主面（図５（ａ）中の上面）に多数の半導体チップが形成された半導体ウエハ３２０の断面図を示す。
半導体ウエハ３２０の主面には、金属からなるボンディングパッド５１を開口するように、酸化シリコン等からなるパッシベーション膜５０が形成され、ボンディングパッド５１は、不図示の半導体集積回路と電気的に接合されている。半導体ウエハ３２０の厚さは、６００μｍから８００μｍ程度である。
【００２９】
パッシベーション膜５０およびボンディングパッド５１の上に、無電解めっきまたはスパッタ等のドライ成膜により、めっきシード層５２を形成する。続いて、図５（ｂ）に示すように、めっきシード層５２の上にドライフィルム５３を形成する。そして、ドライフィルム５３のボンディングパッド５１に対応する位置に、レーザ光等の整形された光を照射してドライフィルム５３を感光させ、これを現像してドライフィルム５３を部分的に除去して、開口５３ａを形成する。開口５３ａの側面は、ドライフィルム５３の表面に対してほぼ垂直に形成されている。
【００３０】
図５（ｃ）は、ドライフィルム５３の開口５３ａの内部に、めっきシード層５２に接して銅等の低抵抗金属からなるチップ側ポスト３３が形成され、チップ側ポスト３３のめっきシード層５２とは反対側の端部に、はんだ等の低融点金属からなる中間部２６ｂが形成された状態を示す。
チップ側ポスト３３の形成は、図５（ｂ）に示した状態の半導体ウエハ３２０をめっき液に浸し、めっきシード層５２を電極として電解めっきを行うことで、めっきシード層５２が露出している開口５３ａの内部に銅等の低抵抗金属をめっきすることにより行う。
【００３１】
中間部２６ｂの形成は、上記により形成されたチップ側ポスト３３の上に、さらに電解めっきにより、低融点金属をめっきすることにより行う。
チップ側ポスト３３を構成する金属は、上述の配線側ポスト２４を構成する金属と同様である。中間部２６ｂを構成する金属についても、上述の中間部２６ａを構成する金属と同様である。
また、チップ側ポスト３３と中間部２６ｂを構成する金属の材料によっては、チップ側ポスト３３と中間部２６ｂの間で両金属が反応することにより電気的な接合が劣化する恐れがある。従って、上述の配線側ポスト２４と中間部２６ａとの場合と同様に、チップ側ポスト３３と中間部２６ｂとの間に、バリアメタル層を形成することが望ましい。
【００３２】
中間部２６ｂを形成した後に、ドライフィルム５３を除去し、さらにエッチングによりめっきシード層５２を除去する。その後、半導体ウエハ３２０の主面側を不図示の保護膜で覆い、半導体ウエハ３２０の厚さが１００μｍから２００μｍ程度となるまで、半導体ウエハ３２０の裏面を研磨する。研磨の終了後に、所定のスクライブラインＳＬに沿って半導体ウエハ３２０を切断し、個別の第２半導体チップ３２に分離する。
【００３３】
分離後に不図示の保護膜を除去することで、図５（ｄ）に示すチップ側ポスト３３と中間部２６ｂが形成された第２半導体チップ３２が完成する。
チップ側ポスト３３は、第２半導体チップの主面に形成されているボンディングパッドに対して、めっきシード層５２を介して接続され、かつ第２半導体チップの主面に対して垂直な方向（図中の上方）に延びて形成されている。
【００３４】
なお、前述の第１半導体チップ２７への接続ポスト２８およびはんだ３０の形成方法も、上記の第２半導体チップ３２の主面側へのチップ側ポスト３３および中間部２６ｂの形成方法と基本的には同じである。
また、上記のチップ側ポスト３３が形成された半導体ウエハまたは半導体チップが販売されていれば、その半導体ウエハまたは半導体チップを購入して、第２半導体チップ３２として使用することができる。
【００３５】
（第２半導体チップの接合）
第１半導体チップ２７が接合された支持基板１０に対して、チップ側ポスト３３および中間部２６ｂが形成された第２半導体チップ３２を接合する。
本明細書では、上面視とは、第１半導体チップ２７および第２半導体チップ３２を、それぞれの主面に垂直であって、配線層２２（１４、２０ａ等）と反対側の遠方から見た状態を言う。
【００３６】
図４（ａ）は、第２半導体チップ３２が接合された状態の支持基板１０を示す。
接合に際して、第２半導体チップ３２は、第１半導体チップ２７には接触せず、かつ上面視でその一部が第１半導体チップ２７と重なるように配置される。
そして、第２半導体チップ３２に形成されているチップ側ポスト３３および中間部２６ｂが、支持基板１０上に形成されている所定の配線側ポスト２４と中間部２６ａに重なるように位置合せされ、加熱処理されて接合される。
【００３７】
配線側ポスト２４の端部に形成されていた中間部２６ａと、チップ側ポスト３３の端部に形成されていた中間部２６ｂとは、加熱処理により溶融して一体化し、１つの中間部２６を形成する。
以下では、中間部２６の接合により一体化された、配線側ポスト２４、中間部２６、チップ側ポスト３３を、併せて第２導電ポスト３４と呼ぶ。
なお、配線側ポスト２４の端部の中間部２６ａと、チップ側ポスト３３の端部の中間部２６ｂとのいずれか一方は、形成を省略してもよい。
【００３８】
第２半導体チップ３２の接合は、各種のフリップチップホンダーを用いて行うことができる。
なお、上述のように、支持基板１０上に、配線側ポスト２４や、配線層２２の構造物を、形成する半導体装置８０の個数に対応する数だけ多数配列して形成している場合には、多数の第２半導体チップ３２をそれぞれに対応する配線側ポスト２４に位置合せして仮圧着し、その後に加熱処理を行って多数の第２半導体チップ３２をまとめて接合しても良い。
【００３９】
第２半導体チップ３２は、上面視で第１半導体チップ２７の外側に配置されている第２導電ポスト３４を介して、支持基板１０上の配線層２２（１４、２０ａ等）に接合される。従って、第２半導体チップ３２の主面の面積は、第１半導体チップ２７の主面の面積よりも、大きいことが望ましい。
ただし、第１半導体チップ２７の接続ポスト２８、および第２半導体チップ３２のチップ側ポスト３３を、それぞれの半導体チップの片側にのみ配置することで、第１半導体チップ２７よりも大きな面積の第２半導体チップ３２を用いることもできる。例えば、上面視で、接続ポスト２８を第１半導体チップ２７の左端および上端にのみ形成し、チップ側ポスト３３を第２半導体チップ３２の右端および下端にのみ形成し、第２半導体チップ３２を第１半導体チップ２７に対して、上面視で右下方にずらして配置すればよい。
【００４０】
なお、第２導電ポスト３４を構成する配線側ポスト２４の中間部２６側の端面、またはチップ側ポスト３３の中間部２６側の端面の断面形状は、円形であっても良く、正方形を含む長方形であってもよい。
なお、配線側ポスト２４およびチップ側ポスト３３は、ドライフィルム（２３、５３）に形成された開口（２３ａ、５３ａ）の内部形状に倣って形成されている。よって、配線側ポスト２４またはチップ側ポスト３３の断面形状を長方形とする場合であっても、その四隅部は、通常、開口（２３ａ、５３ａ）を形成するリソグラフィ（露光およびエッチング）の解像限界程度の曲率半径で丸くなる。従って、配線側ポスト２４およびチップ側ポスト３３の断面形状が長方形とは、その断面形状が略長方形であって、四隅部がリソグラフィ（露光およびエッチング）の解像限界程度の曲率半径を有する形状も含むものである。
【００４１】
断面形状が長方形であると、配線側ポスト２４とチップ側ポスト３３との位置合せに誤差があり相互に位置ずれが生じている場合でも、断面形状が円形の場合に比べて、接合部の面積を大きくすることができ、接合の信頼性が増す。また、柱の断面積が増えることにより、抵抗値を下げることができる。
同様に、中間部２６の断面形状も、正方形を含む長方形であってもよい。また、第１導電ポスト３１の上段パッド２１ａ側の端部の断面形状も、同様に正方形を含む長方形であってもよい。
【００４２】
（樹脂封止）
第２半導体チップ３２が接合された支持基板１０を樹脂封止する。
図４（ｂ）は、支持基板１０に形成された第１半導体チップ２７および第２半導体チップ３２等が封止樹脂３５により封止された状態を示す。封止樹脂３５として、例えばエポキシベースの樹脂にシリカなどのフィラーを充填した樹脂を使用する。封止に際しては、コンプレッションモールド法によって、液状の樹脂を金型で加圧して形成する。なお、トランスファモールド法によって加工を行うこともできる。また、顆粒状や粉体状の樹脂を使用することもできる。
以下では、封止樹脂３５によって一体的に封止（保持）される、第１半導体チップ２７、第２半導体チップ３２、第１導電ポスト３１、第２導電ポスト３４、配線層２２（１４、２０ａ等）、層間絶縁膜１６、および封止樹脂３５自体を、併せて中間生成体７０と呼ぶ。
【００４３】
（支持基板の剥離）
封止樹脂３５により封止された中間生成体７０から、支持基板１０を剥離する。支持基板１０の剥離は、まず支持基板１０の周辺部を切断し、または支持基板１０の周辺部の封止樹脂３５側に掘り込みを入れて、切断部または掘り込み部の断面に剥離層１１を露出させる。そして、上記の断面に露出する剥離層１１にナイフエッジを有する金属製のブレードを押し当て、剥離層１１に亀裂を発生させつつブレードを支持基板１０の面内方向に移動させて、中間生成体７０から支持基板１０を剥離する。
支持基板１０を剥離した後、層間絶縁膜１６の下面に残存する剥離層１１および薄銅層１２をエッチングにより除去する。
【００４４】
なお、上述のように、支持基板１０上に、半導体装置８０を複数並べて形成する場合には、上記の切断部または掘り込み部の上面視での形状は、支持基板１０上に形成される複数の半導体装置８０（第１半導体チップ２７等）の外形に概ね沿った形状とすることが、切断される部分の面積を最小化できる点で好ましい。
すなわち、支持基板１０の外形形状が四角形であり、その四角形の中に概ね四角形を外形として、複数の第１半導体チップ２７等が配列される場合には、上記の切断部または掘り込み部の上面視での形状を、四角形とするとこが望ましい。
一方、支持基板１０の外形形状が円形であり、その円形の中に概ね円形を外形として、複数の第１半導体チップ２７等が配列される場合には、上記の切断部または掘り込み部の上面視での形状を、円形とすることが望ましい。
【００４５】
（はんだボールの形成）
図４（ｃ）に示すように、層間絶縁膜１６および下段パッド１４の下面にソルダーレジスト３６を形成する。そして、ソルダーレジスト３６の下段パッド１４に対応する位置にレーザ光等の整形された光を照射してソルダーレジスト３６を感光させ、これを現像してソルダーレジスト３６を部分的に除去して開口部を形成し、開口部において下段パッド１４を露出させる。
続いて、はんだボール３７をソルダーレジスト３６から露出した下段パッド１４に搭載し、加熱リフローを行うことで、はんだボール３７の少なくとも一部を溶融させて、はんだボール３７を下段パッド１４に固定する。
これにより、半導体装置８０が完成する。
【００４６】
なお、上述のように、支持基板１０上に、半導体装置８０を複数並べて形成した場合には、はんだボールの形成後に、ダイシングソーを使用してそれぞれの半導体装置８０に切断（分離）する。
なお、製造する半導体装置８０の用途によっては、上述のはんだボールの形成工程を省略してもよい。この場合には、中間生成体７０が半導体装置となる。
【００４７】
（一実施の形態の効果）
（１）以上の一実施の形態の半導体装置８０は、配線層２２と、第１半導体チップ２７と、上面視で第１半導体チップ２７の外側に配置されるとともに、配線層２２に接続され第１方向に延びる第２導電ポスト３４と、第１半導体チップ２７の配線層２２とは反対側に、上面視でその一部が第１半導体チップ２７と重なるように配置され、第２導電ポスト３４に接続されている第２半導体チップ３２と、配線層２２に接し、かつ第１半導体チップ２７、および第２半導体チップ３２を覆う封止樹脂３５とを備えている。そして、第２導電ポスト３４は、配線層２２側に配置され低抵抗金属からなり第１方向に延びる配線側ポスト２４と、第２半導体チップ３２側に配置され低抵抗金属からなり第１方向に延びるチップ側ポスト３３と、配線側ポスト２４とチップ側ポスト３３との間に配置され低融点金属からなる中間部２６とを有している。
この構成、すなわち、配線層２２から離れた側に配置される第２半導体チップ３２と配線層２２を接続する第２導電ポスト３４が、配線側ポスト２４とチップ側ポスト３３と中間部２６とに分けて構成されるために、配線側ポスト２４およびチップ側ポスト３３の長さを短くすることができ、すなわち配線側ポスト２４およびチップ側ポスト３３の生産性を向上することができ、高性能な半導体装置を高効率で生産することができる。
【００４８】
なお、一般的に配線用のポストの直径は細いため、図２（ａ）に示したようなドライフィルム２３中の開口２３ａの直径も細く、かつアスペクト比（長さと直径の比）が大きい。従って、従来においては、高アスペクト比の開口２３ａ内に均一に銅の電解めっきを行うことは困難であった。
しかし、本一実施の形態においては、第２導電ポスト３４を、配線側ポスト２４と、中間部２６と、チップ側ポスト３３に分割しているので、一回の電解めっきで形成すべき配線用のポストの長さおよびアスペクト比を、従来に比べて半分にできる。
従って、従来に比べて、第２導電ポスト３４の歩留まりを向上させ、および品質を向上させることができる。
また、配線側ポスト２４およびチップ側ポスト３３のアスペクト比が低減できることから、従来よりも細い配線側ポスト２４およびチップ側ポスト３３を形成であり、これにより、半導体装置８０の省面積化も可能となる。
【００４９】
（２）（１）において、さらに、中間部２６と配線側ポスト２４の間、および中間部２６とチップ側ポスト３３との間の少なくとも一方にバリアメタル層２５を備えることで、両者の金属が反応することによる機械的または電気的な接合の劣化を防止することができ、信頼性の高い半導体装置を、実現することができる。
（３）（１）または（２）において、さらに、配線層２２は、２層以上の多層配線層からなる構成とすることで、第１半導体チップ２７と第２半導体チップ３２の各ボンディングパッド間の電気的接続の自由度が増し、より高性能な半導体装置を実現することができる。
（４）（１）から（３）のいずれか１つにおいて、さらに、第１導電ポスト３１および第２導電ポスト３４の少なくとも一部の断面形状を長方形とすることで、位置合せに多少の誤差があっても、電気的な接続部の面積を十分に確保することができ、信頼性の高い半導体装置を実現することができる。
【００５０】
（５）以上の一実施の形態の半導体装置８０の製造方法は、配線層２２を形成すること、配線層２２の上に、配線層２２の一部に接続して、低抵抗金属からなり配線層２２に垂直な第１方向に延びる配線側ポスト２４を形成すること、主面上に第１導電ポスト３１が形成されている第１半導体チップ２７を用意し、第１半導体チップ２７の主面上の第１導電ポスト３１を配線層２２に接合すること、主面上に主面と主直な方向に延びるチップ側ポスト３３が形成されている第２半導体チップ３２を用意し、第２半導体チップ３２を第１半導体チップ２７の配線層２２とは反対側に、上面視でその一部が第１半導体チップ２７と重なるように配置し、第２半導体チップ３２の主面上のチップ側ポスト３３を低融点金属からなる中間部を介して配線側ポスト２４に接合すること、配線層２２の第１半導体チップ２７側、第１半導体チップ２７、および第２半導体チップ３２を樹脂封止すること、とを有している。
この構成により、すなわち、配線層２２から離れた側に配置される第２半導体チップ３２と配線層２２を接続する第２導電ポスト３４を、配線側ポスト２４とチップ側ポスト３３と中間部２６とに分けて製造することにより、配線側ポスト２４およびチップ側ポスト３３の長さを短くすることができる。これにより、配線側ポスト２４およびチップ側ポスト３３の生産性を向上することができ、高性能な半導体装置を高効率で生産することができる。
【００５１】
（６）（５）において、さらに、配線側ポスト２４の配線層２２とは反対側の端にバリアメタル層２５を形成し、バリアメタル層２５の上に低融点金属からなる中間部２６ａを形成する構成とすることで、両者の金属が反応することによる機械的または電気的な接合の劣化を防止することができ、信頼性の高い半導体装置を製造することができる。
（７）（５）または（６）において、さらに、配線側ポスト２４および中間部２６ａの形成は、配線層２２の上にドライフィルム２３を形成し、ドライフィルム２３の所定位置に配線層２２まで達する開口２３ａを形成し、めっきにより低抵抗金属を開口２３ａ内に充填して配線側ポスト２４を形成し、めっきにより低融点金属を開口２３ａ内に充填して中間部２６ａを形成することにより行うことで、位置合せ工程を省略して、低コストで中間部２６ａ（はんだ等）を形成することができる。
【００５２】
（８）（５）から（７）のいずれか１つにおいて、さらに、配線層２２として、２層以上の多層配線層を形成することにより、第１半導体チップ２７と第２半導体チップ３２の各ボンディングパッド間の電気的接続の自由度が増し、より高性能な半導体装置を製造することができる。
（９）（５）から（８）のいずれか１つにおいて、さらに、配線層２２を支持基板１０上に形成するとともに、樹脂封止の後に支持基板１０を剥離する構成とすることで、形状が安定した支持基板１０の上で、高精度な配線層２２を形成することができる。
【００５３】
（変形例）
図６は、変形例の半導体装置８１を示す図である。上述の一実施の形態と同一の部材については同一の符号を付し、説明を省略する。
変形例の半導体装置８１においては、配線側ポスト２４の長さＤ１が、第１導電ポスト３１の長さと第１半導体チップ２７の厚さの和Ｄ２よりも短くなるように、設定されている。
このような構成は、図２（ａ）および図２（ｂ）に示した工程において、形成するドライフィルム２３の厚さを薄くし、めっきで形成する配線側ポスト２４の長さＤ１を短くすることにより、形成することができる。
【００５４】
（変形例の効果）
変形例の半導体装置８１では、配線側ポスト２４の上端面の高さを第１半導体チップ２７の裏面の高さよりも低くしているので、第２半導体チップ３２を、配線層２２のより近くに配置することができる。これにより、半導体装置８１の厚さ（図６中の上下方向の長さ）を、より薄くすることができ、電子機器への半導体部品の実装効率を一層向上することができる。
【００５５】
なお、上記の一実施の形態および変形例においては、配線層２２は、下層配線１５および下段パッド１４と、上層配線２１および上段パッド２０ａ、２０ｂと、層間配線１７とからなる２層配線としているが、配線層２２はこれに限らず単層配線であってもよい。あるいは、上層配線２１および上段パッド２０ａ、２０ｂの上にさらに層間配線および最上段パッド、最上段配線等を形成した３層以上の配線からなるものであっても良い。
【００５６】
なお、配線層２２を構成する下段パッド１４、下層配線１５、上段パッド２０ａ、２０ｂ、上層配線２１、および層間配線１７の厚さ（支持基板１０の上面に垂直な方向の長さ）は、それぞれ１μｍから２０μｍ程度である。従って、配線層２２は全体として、５μｍから１００μｍ程度の厚さとなる。
一方、半導体装置８０の横幅（図４（ｃ）中の左右方向の長さ）は、５mmから２０mm程度である。従って、配線層２２は全体として、半導体装置８０に比べて薄い平板上の構成物と考えることができ、第１導電ポスト３１および第２導電ポスト３４（配線側ポスト２４、チップ側ポスト３３等）は、配線層２２に対して垂直な方向に延びていると考えて差し支えない。
【００５７】
本発明は以上の内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
【符号の説明】
【００５８】
８０，８１：半導体装置、１０：支持基板、１１：剥離層、１２：薄銅層、１４：下段パッド（配線層）、１５：下層配線（配線層）、１７：層間配線（配線層）、２０ａ，２０ｂ：上段パッド（配線層）、１６：層間絶縁膜、２２：配線層、２７：第１半導体チップ、３１：第１導電ポスト、３２：第２半導体チップ、３４：第２導電ポスト、２４：配線側ポスト、３３：チップ側ポスト、３５：封止樹脂、３７：はんだボール
【図１】
2020009921.tif 000003
【図２】
2020009921.tif 000004
【図３】
2020009921.tif 000005
【図４】
2020009921.tif 000006
【図５】
2020009921.tif 000007
【図６】
2020009921.tif 000008