(57)【要約】【課題】複雑な回路構成を採用することなく、メインスイッチング素子のスイッチング損失とサージ電圧の間に存在するトレードオフの関係を改善できるゲート電圧制御回路を提供する。【解決手段】ゲート電圧制御回路の制御部は、メインスイッチング素子をターンオフさせるときに、オン用スイッチング素子とオフ用スイッチング素子を同時にオンさせた後にオン用スイッチング素子をオフするように、オン用スイッチング素子とオフ用スイッチング素子のオンオフを制御するように構成されている。【選択図】図２
2020061912.tif 000002
【特許請求の範囲】
【請求項１】
メインスイッチング素子のゲート電圧を制御するゲート電圧制御回路であって、
ゲートオン電圧が印可される第１端子と、
ゲートオフ電圧が印可される第２端子と、
オン経路回路と、
オフ経路回路と、
制御部と、を備えており、
前記オン経路回路と前記オフ経路回路は、前記第１端子と前記第２端子の間に直列に接続されており、
前記オン経路回路と前記オフ経路回路の接続点が、前記メインスイッチング素子のゲートに接続されており、
前記オン経路回路は、直列に接続されているオン用スイッチング素子とオン経路抵抗素子を有しており、
前記オフ経路回路は、直列に接続されているオフ用スイッチング素子とオフ経路抵抗素子を有しており、
前記制御部は、前記メインスイッチング素子をターンオフさせるときに、前記オン用スイッチング素子と前記オフ用スイッチング素子を同時にオンさせた後に前記オン用スイッチング素子をオフするように、前記オン用スイッチング素子と前記オフ用スイッチング素子のオンオフを制御するように構成されている、ゲート電圧制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、ゲート電圧制御回路に関する。
【０００２】
インバータ等の電力変換装置は、複数のメインスイッチング素子で構成されており、これらのメインスイッチング素子のスイッチングを制御することで、電力変換を行うように構成されている。複数のメインスイッチング素子の各々には、そのゲート電圧を制御するゲート電圧制御回路が接続されている。
【０００３】
ゲート電圧制御回路は、ゲートオン電圧が印可される第１端子とゲートオフ電圧が印可される第２端子の間に直列に接続されているオン経路回路とオフ経路回路を有している。オン経路回路とオフ経路回路の接続点がメインスイッチング素子のゲートに接続されている。オン経路回路は、直列に接続されているオン用スイッチング素子とオン経路抵抗素子を有している。オフ経路回路も、直列に接続されているオフ用スイッチング素子とオフ経路抵抗素子を有している。
【０００４】
ゲート電圧制御回路は、メインスイッチング素子をターンオンさせるとき、オン用スイッチング素子をオンにし、オフ用スイッチング素子をオフにすることで、メインスイッチング素子のゲート電圧をゲートオン電圧にまで上昇させる。一方、ゲート電圧制御回路は、メインスイッチング素子をターンオフさせるとき、オン用スイッチング素子をオフにし、オフ用スイッチング素子をオンにすることで、メインスイッチング素子のゲート電圧をゲートオフ電圧にまで降下させる。このようにして、ゲート電圧制御回路は、オン用スイッチング素子とオフ用スイッチング素子のスイッチングを制御することで、メインスイッチング素子のゲート電圧を制御することができる。
【０００５】
メインスイッチング素子をターンオフさせるとき、メインスイッチング素子のゲート電圧を高速に降下させれば、メインスイッチング素子のスイッチング損失を低下させることができるものの、サージ電圧が増加する。一方、メインスイッチング素子をターンオフさせるときに、メインスイッチング素子のゲート電圧を低速に降下させれば、サージ電圧の増加が抑えられるものの、メインスイッチング素子のスイッチング損失が増加する。このように、メインスイッチング素子をターンオフさせるとき、メインスイッチング素子のスイッチング損失とサージ電圧の間にトレードオフの関係が存在する。
【０００６】
特許文献１は、メインスイッチング素子をターンオフさせるときに、メインスイッチング素子のゲート電圧を所定電圧にした後にゲートオフ電圧に降下させる技術を開示する。このように、メインスイッチング素子のゲート電圧を一旦所定電圧にしてからゲートオフ電圧に降下させる２段階制御を行うと、ターンオフ直後の電流変化率を抑えてサージ電圧の増加を抑えながら、ターンオフ途中で電流変化率を大きくすることができ、ターンオフ損失を低減することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１６−１５８３６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１の技術では、メインスイッチング素子をターンオフさせるときの所定電圧を生成するために、エラーアンプ回路を用いており、回路構成が複雑となっている。本願明細書は、複雑な回路構成を採用することなく、メインスイッチング素子のスイッチング損失とサージ電圧の間に存在するトレードオフの関係を改善できるゲート電圧制御回路を提供する。
【課題を解決するための手段】
【０００９】
本明細書が開示するゲート電圧制御回路は、メインスイッチング素子のゲート電圧を制御するゲート電圧制御回路であって、ゲートオン電圧が印可される第１端子と、ゲートオフ電圧が印可される第２端子と、オン経路回路と、オフ経路回路と、制御部と、を備えることができる。前記オン経路回路と前記オフ経路回路は、前記第１端子と前記第２端子の間に直列に接続されている。前記オン経路回路と前記オフ経路回路の接続点が、前記メインスイッチング素子のゲートに接続されている。前記オン経路回路は、直列に接続されているオン用スイッチング素子とオン経路抵抗素子を有することができる。前記オン用スイッチング素子が前記オン経路抵抗素子よりも前記第１端子側に接続されていてもよく、前記オン経路抵抗素子が前記オン用スイッチング素子よりも前記第１端子側に接続されていてもよい。前記オフ経路回路は、直列に接続されているオフ用スイッチング素子とオフ経路抵抗素子を有することができる。前記オフ用スイッチング素子が前記オフ経路抵抗素子よりも前記第２端子側に接続されていてもよく、前記オフ経路抵抗素子が前記オフ用スイッチング素子よりも前記第２端子側に接続されていてもよい。前記制御部は、前記メインスイッチング素子をターンオフさせるときに、前記オン用スイッチング素子と前記オフ用スイッチング素子を同時にオンさせた後に前記オン用スイッチング素子をオフするように、前記オン用スイッチング素子と前記オフ用スイッチング素子のオンオフを制御するように構成されている。前記オン用スイッチング素子と前記オフ用スイッチング素子を同時にオンさせた後に前記オン用スイッチング素子をオフするタイミングは、特に限定されるものではない。例えば、前記オン用スイッチング素子と前記オフ用スイッチング素子を同時にオンさせてから前記メインスイッチング素子のゲート電圧が閾値電圧に達したときに前記オン用スイッチング素子をオフしてもよい。また、その閾値電圧は、固定された電圧に限らず、調整可能な電圧であってもよい。
【００１０】
上記ゲート電圧制御回路は、前記メインスイッチング素子をターンオフさせるときに、前記オン用スイッチング素子と前記オフ用スイッチング素子の双方を同時にオンにする。これにより、前記メインスイッチング素子のゲート電圧は、ゲートオン電圧とゲートオフ電圧の差電圧が前記オン経路抵抗素子と前記オフ経路抵抗素子で分圧された電圧に調整される。その後、上記ゲート電圧制御回路は、前記オン用スイッチング素子をオフすることで、前記メインスイッチング素子のゲート電圧をゲートオフ電圧に降下させる。このように、上記ゲート電圧制御回路は、前記メインスイッチング素子をターンオフさせるときに２段階制御を行うことができるので、前記メインスイッチング素子のスイッチング損失とサージ電圧の間に存在するトレードオフの関係を改善することができる。さらに、上記ゲート電圧制御回路では、ターンオフ直後に前記メインスイッチング素子のゲートに印加する電圧を調整するための回路には、従来のゲート電圧制御回路が備える回路が用いられる。即ち、上記ゲート電圧制御回路は、従来のゲート電圧制御回路が備えるオン経路抵抗素子とオフ経路抵抗素子を分圧回路として利用することにより、ターンオフ直後に前記メインスイッチング素子のゲートに印加する電圧を調整することができる。このように、上記ゲート電圧制御回路は、複雑な回路構成を採用することなく、前記メインスイッチング素子のスイッチング損失とサージ電圧の間に存在するトレードオフの関係を改善することができる。
【図面の簡単な説明】
【００１１】
【図１】インバータ回路の回路図を示す。
【図２】ゲート電圧制御回路の一実施形態の回路図を示す。
【図３】比較回路からの比較信号に基づいて２段階制御を実行するときのタイミングチャートを示す。
【図４】タイマーからのタイマー信号に基づいて２段階制御を実行するときのタイミングチャートを示す。
【図５】ゲート電圧制御回路の他の一実施形態の回路図を示す。
【発明を実施するための形態】
【００１２】
図１に示されるように、インバータ回路１０は、モータ９２に交流電流を供給するように構成されている。インバータ回路１０は、高電圧配線１２と低電圧配線１４を有している。高電圧配線１２と低電圧配線１４は、図示しない直流電源に接続されている。高電圧配線１２には高電圧Ｖ＋が印加されており、低電圧配線１４には低電圧Ｖ−が印加されている。高電圧配線１２と低電圧配線１４の間には、３つの直列回路１５が並列に接続されている。各直列回路１５は、高電圧配線１２と低電圧配線１４の間に直列に接続されている２つのｎ型チャネルのＭＯＳＦＥＴ１６を有している。各ＭＯＳＦＥＴ１６のゲートは、ゲート電圧制御回路２０に接続されている。直列接続されている２つのＭＯＳＦＥＴ１６の間の接続配線１３のそれぞれには、出力配線１１ａ〜１１ｃが接続されている。出力配線１１ａ〜１１ｃの他端は、モータ９２に接続されている。なお、ＭＯＳＦＥＴ１６は、メインスイッチング素子の一例である。
【００１３】
各ゲート電圧制御回路２０は、ＭＯＳＦＥＴ１６のゲート電圧を制御し、ＭＯＳＦＥＴ１６をスイッチングするように構成されている。インバータ回路１０は、各ＭＯＳＦＥＴ１６をスイッチングさせることによって、モータ９２に三相交流電流を供給する。
【００１４】
図２に、ゲート電圧制御回路２０の回路図を示す。なお、図１のゲート電圧制御回路２０のそれぞれが、図２に示す構成を有している。ゲート電圧制御回路２０は、制御部２２、オン経路回路２４、オフ経路回路２６、タイマー２８、第１論理和回路ＯＲ１、第２論理和回路ＯＲ２、比較回路ＣＯＭ１及び参照電源Ｖ１０を備えている。
【００１５】
オン経路回路２４とオフ経路回路２６は、第１端子Ｔ１と第２端子Ｔ２の間に直列に接続されている。第１端子Ｔ１には、ゲートオン電圧Ｖ１が印可されている。第２端子Ｔ２には、ゲートオフ電圧Ｖ２が印可されている。ゲートオン電圧Ｖ１は、ゲートオフ電圧Ｖ２よりも正となる電圧である。オン経路回路２４とオフ経路回路２６の接続点Ｐ１が、ＭＯＳＦＥＴ１６のゲートに接続されている。
【００１６】
オン経路回路２４は、直列に接続されているＰ型チャネルのＭＯＳＦＥＴであるオン用スイッチング素子ＳＷ１とオン経路抵抗素子Ｒ１を有している。オン用スイッチング素子ＳＷ１のソースが第１端子Ｔ１に接続されており、オン用スイッチング素子ＳＷ１のドレインがオン経路抵抗素子Ｒ１の一端に接続されており、オン経路抵抗素子Ｒ１の他端が接続点Ｐ１に接続されている。オン用スイッチング素子ＳＷ１のゲートは、制御部２２に接続されている。なお、オン経路抵抗素子Ｒ１がオン用スイッチング素子ＳＷ１よりも第１端子Ｔ１側に接続されていてもよい。
【００１７】
オフ経路回路２６は、直列に接続されているｎ型チャネルのＭＯＳＦＥＴであるオフ用スイッチング素子ＳＷ２とオフ経路抵抗素子Ｒ２を有している。オフ経路抵抗素子Ｒ２の一端が接続点Ｐ１に接続されており、オフ経路抵抗素子Ｒ２の他端がオフ用スイッチング素子ＳＷ２のドレインに接続されており、オフ用スイッチング素子ＳＷ２のソースが第２端子Ｔ２に接続されている。オフ用スイッチング素子ＳＷ２のゲートは、制御部２２に接続されている。なお、オフ経路抵抗素子Ｒ２がオフ用スイッチング素子ＳＷ２よりも第２端子Ｔ２側に接続されていてもよい。
【００１８】
制御部２２は、ＩＣ等によって構成されており、図示しないＥＣＵ（Electronic Control Unit）からの信号に基づいてオン経路回路２４のオン用スイッチング素子ＳＷ１及びオフ経路回路２６のオフ用スイッチング素子ＳＷ２のオンオフを制御するように構成されている。この例では、ＯＮ指令信号、ＯＦＦ指令信号、短絡検出信号及び過電流検出信号がＥＣＵから送信されるように構成されている。
【００１９】
第１論理和回路ＯＲ１は、ＯＦＦ指令信号、短絡検出信号及び過電流検出信号が入力されるとともに、その出力が制御部２２及びタイマー２８に入力するように構成されている。第１論理和回路ＯＲ１は、ＯＦＦ指令信号、短絡検出信号及び過電流検出信号の少なくともいずれか１つが入力されたときに、出力をローからハイに切り替え、制御部２２及びタイマー２８にＭＯＳＦＥＴ１６のターンオフを指示する信号を送信する。
【００２０】
比較回路ＣＯＭ１は、反転入力端子（−）にＭＯＳＦＥＴ１６のゲート電圧Ｖｇが入力され、非反転入力端子（＋）に参照電源Ｖ１０の閾値電圧Ｖｔｈが入力されるとともに、その出力が第２論理和回路ＯＲ２に入力するように構成されている。比較回路ＣＯＭ１は、ＭＯＳＦＥＴ１６のゲート電圧を監視しており、そのゲート電圧Ｖｇが参照電源Ｖ１０の閾値電圧Ｖｔｈよりも小さくなったときに、出力をローからハイに切り替え、第２論理和回路ＯＲ２に比較信号Ｓ１０を送信する。
【００２１】
タイマー２８は、第１論理和回路ＯＲ１の出力が入力されるとともに、その出力が第２論理和回路ＯＲ２に入力するように構成されている。タイマー２８は、第１論理和回路ＯＲ１からの信号を受信してからの経過時間が設定時間に達したときに、出力をローからハイに切り替え、第２論理和回路ＯＲ２にタイマー信号Ｓ２０を送信する。タイマー２８に設定されている設定時間は、第１論理和回路ＯＲ１からの信号が送信されたとき（すなわち、ＭＯＳＦＥＴ１６のターンオフを指示する信号が送信されたとき）から比較回路ＣＯＭ１が比較信号Ｓ１０を送信するまでの許容値である。すなわち、タイマー２８は、何らかの理由によって設定時間内に比較回路ＣＯＭ１が比較信号Ｓ１０を送信できなかったときに、比較回路ＣＯＭ１に代わって第２論理和回路ＯＲ２にタイマー信号Ｓ２０を送信するものである。
【００２２】
第２論理和回路ＯＲ２は、比較回路ＣＯＭ１からの比較信号Ｓ１０及びタイマー２８からのタイマー信号Ｓ２０が入力されるとともに、その出力が制御部２２に入力するように構成されている。第２論理和回路ＯＲ２は、比較回路ＣＯＭ１からの比較信号Ｓ１０及びタイマー２８からのタイマー信号Ｓ２０の少なくともいずれか１つが入力されたときに、出力をローからハイに切り替え、制御部２２に信号を送信する。
【００２３】
制御部２２は、少なくとも以下の３つのモードを実行することができる。
（１）制御部２２は、ＯＮ指令信号を受信したときに、オン用スイッチング素子ＳＷ１をオンし、オフ用スイッチング素子ＳＷ２をオフするように、オン用スイッチング素子ＳＷ１とオフ用スイッチング素子ＳＷ２のオンオフを制御するように構成されている。
（２）制御部２２は、第１論理和回路ＯＲ１からの信号を受信したときに、オン用スイッチング素子ＳＷ１とオフ用スイッチング素子ＳＷ２の双方を同時にオンするように、オン用スイッチング素子ＳＷ１とオフ用スイッチング素子ＳＷ２のオンオフを制御するように構成されている。
（３）制御部２２は、第２論理和回路ＯＲ２からの信号を受信したときに、オン用スイッチング素子ＳＷ１をオフし、オフ用スイッチング素子ＳＷ２をオンするように、オン用スイッチング素子ＳＷ１とオフ用スイッチング素子ＳＷ２のオンオフを制御するように構成されている。
【００２４】
このように、制御部２２は、ＭＯＳＦＥＴ１６のターンオフを指示する信号を第１論理和回路ＯＲ１から受信したときに、まずは上記（２）のモードによってオン用スイッチング素子ＳＷ１とオフ用スイッチング素子ＳＷ２の双方を同時にオンさせ、その後に、比較回路ＣＯＭ１からの比較信号Ｓ１０又はタイマー２８からのタイマー信号Ｓ２０に基づいて上記（３）のモードによってオン用スイッチング素子ＳＷ１をオフし、オフ用スイッチング素子ＳＷ２をオンすることを特徴としている。制御部２２は、ＭＯＳＦＥＴ１６をターンオフさせるときに、上記（２）と上記（３）の２段階制御を実行することを特徴としている。以下、制御部２２が、比較回路ＣＯＭ１からの比較信号Ｓ１０に基づいて２段階制御を実行するときのタイミングチャート、及び、タイマー２８からのタイマー信号Ｓ２０に基づいて２段階制御を実行するときのタイミングチャート、をそれぞれ説明する。
【００２５】
図３は、制御部２２が、比較回路ＣＯＭ１からの比較信号Ｓ１０に基づいて２段階制御を実行するときのタイミングチャートである。ここで、ＯＮ指令とは、ＯＮ指令信号がハイであり、ＯＦＦ指令信号と短絡検出信号と過電流検出信号の全てがローのときに制御部２２が実行する指令である。ＯＦＦ指令とは、ＯＮ指令信号がローであり、ＯＦＦ指令信号と短絡検出信号と過電流検出信号のいずれか１つがハイのときに制御部２２が実行する指令である。
【００２６】
まず、ＯＮ指令のとき、制御部２２は、オン用スイッチング素子ＳＷ１をオンにし、オフ用スイッチング素子ＳＷ２をオフするように制御する（上記（１）のモード）。これにより、ＭＯＳＦＥＴ１６のゲート電圧Ｖｇがゲートオン電圧にまで上昇し、ＭＯＳＦＥＴ１６もドレイン電流Ｉｄが流れ、ＭＯＳＦＥＴ１６がオンしている。
【００２７】
タイミングｔ１において、制御部２２は、例えばＥＣＵからＯＦＦ指令信号を受信する。制御部２２は、ＯＮ指令からＯＦＦ指令に切り替え、タイミングｔ２においてオフ用スイッチング素子ＳＷ２をオンにし、オン用スイッチング素子ＳＷ１とオフ用スイッチング素子ＳＷ２を同時にオンするように制御する（上記（２）のモード）。オン用スイッチング素子ＳＷ１とオフ用スイッチング素子ＳＷ２が同時にオンすると、第１端子Ｔ１と第２端子Ｔ２の間には、オン経路抵抗素子Ｒ１とオフ経路抵抗素子Ｒ２の直列回路が形成される。このため、接続点Ｐ１の電圧は、第１端子Ｔ１のゲートオン電圧Ｖ１と第２端子Ｔ２のゲートオフ電圧Ｖ２の差電圧をオン経路抵抗素子Ｒ１とオフ経路抵抗素子Ｒ２で分圧した電圧に調整される。これにより、ＭＯＳＦＥＴ１６のゲート電圧Ｖｇは低下し、ＭＯＳＦＥＴ１６のドレイン電流Ｉｄは低下し、ＭＯＳＦＥＴ１６のドレイン・ソース間電圧Ｖｄｓが増加する。ここで、ＭＯＳＦＥＴ１６のゲート電圧Ｖｇは、ゲートオフ電圧Ｖ２よりも高い分圧電圧に調整されているので、ＭＯＳＦＥＴ１６のドレイン電流Ｉｄの変化率は比較的に小さい。これにより、ターンオフ直後において、ＭＯＳＦＥＴ１６のドレイン・ソース間電圧Ｖｄｓに加わるサージ電圧が抑えられ、ＭＯＳＦＥＴ１６のドレイン・ソース間電圧Ｖｄｓが素子耐圧を超えることが抑えられる。
【００２８】
ＭＯＳＦＥＴ１６のゲート電圧Ｖｇが低下し、参照電源Ｖ１０の閾値電圧Ｖｔｈを下回ると、タイミングｔ３において比較回路ＣＯＭ１の出力である比較信号Ｓ１０がローからハイに切り替わる。比較信号Ｓ１０がローからハイに切り替わると、制御部２２は、オン用スイッチング素子ＳＷ１をオフに制御する（上記（３）のモード）。これにより、ＭＯＳＦＥＴ１６のゲート電圧Ｖｇはゲートオフ電圧Ｖ２にまで降下し、ＭＯＳＦＥＴ１６のドレイン電流Ｉｄは低下し、ＭＯＳＦＥＴ１６のドレイン・ソース間電圧Ｖｄｓが増加する。ここで、ＭＯＳＦＥＴ１６のゲート電圧Ｖｇは、ゲートオフ電圧Ｖ２に調整されるので、ＭＯＳＦＥＴ１６のドレイン電流Ｉｄの変化率は比較的に大きい。これにより、ターンオフ途中からＭＯＳＦＥＴ１６のドレイン電流Ｉｄの変化率を大きくすることができ、ターンオフ損失を低減することができる。なお、この段階では、ＭＯＳＦＥＴ１６のドレイン・ソース間電圧Ｖｄｓが十分に低下しているので、ＭＯＳＦＥＴ１６のドレイン電流Ｉｄの変化率が大きくても、ＭＯＳＦＥＴ１６のドレイン・ソース間電圧Ｖｄｓが素子耐圧を超えることが抑えられる。
【００２９】
上記したように、本実施形態のゲート電圧制御回路２０は、ＭＯＳＦＥＴ１６をターンオフさせるときに、ＭＯＳＦＥＴ１６のゲート電圧Ｖｇを２段階制御することができる。これにより、ＭＯＳＦＥＴ１６のスイッチング損失とサージ電圧の間に存在するトレードオフの関係を改善することができる。
【００３０】
また、本実施形態のゲート電圧制御回路２０は、ターンオフ直後において、オン用スイッチング素子ＳＷ１とオフ用スイッチング素子ＳＷ２を同時にオンさせることで、オン経路抵抗素子Ｒ１とオフ経路抵抗素子Ｒ２の分圧回路を利用してＭＯＳＦＥＴ１６のゲートに印加する電圧を制御することができる。これらの回路素子は、従来のゲート電圧制御制御回路も備えるものである。したがって、本実施形態のゲート電圧制御回路２０は、回路素子の点数を増加させることなく、ターンオフ直後にＭＯＳＦＥＴ１６のゲートに印加する電圧を制御することができる。
【００３１】
図４は、制御部２２が、タイマー２８からのタイマー信号Ｓ２０に基づいて２段階制御を実行するときのタイミングチャートである。何らかの理由で比較回路ＣＯＭ１から比較信号Ｓ１０が送信されない場合、ＭＯＳＦＥＴ１６のゲートの電圧がゲートオフ電圧Ｖ２にまで降下させることができず、ＭＯＳＦＥＴ１６をオフさせることができなくなる。このような事態に対処するために、タイマー２８が設けられている。
【００３２】
図４に示されるように、ＭＯＳＦＥＴ１６のゲート電圧Ｖｇが参照電源Ｖ１０の閾値電圧Ｖｔｈを下回るよりも先に、ＯＦＦ指令信号が入力してからの経過時間がタイマー２８に設定せれた設定時間に達すると、タイマー２８の出力であるタイマー信号Ｓ２０がローからハイに切り替わる。タイマー信号Ｓ２０がローからハイに切り替わると、制御部２２は、オン用スイッチング素子ＳＷ１をオフに制御する（上記（３）のモード）。これにより、ＭＯＳＦＥＴ１６のゲート電圧Ｖｇはゲートオフ電圧Ｖ２にまで降下し、ＭＯＳＦＥＴ１６のドレイン電流Ｉｄは低下し、ＭＯＳＦＥＴ１６のドレイン・ソース間電圧Ｖｄｓが増加する。このように、何らかの理由で比較回路ＣＯＭ１からの比較信号Ｓ１０がタイマー２８の設定時間内に送信されない場合であっても、ターンオフ途中においてＭＯＳＦＥＴ１６のゲート電圧Ｖｇをゲートオフ電圧Ｖ２にまで降下させることができる。
【００３３】
図５に示されるように、参照電源Ｖ１０の閾値電圧Ｖｔｈは、出力電流監視信号とシステム電圧監視信号と素子温度信号の少なくとも１つに基づいて調整可能に構成されていてもよい。また、タイマー２８で設定される設定時間も、出力電流監視信号とシステム電圧監視信号と素子温度信号によって調整可能に構成されていてもよい。出力電流監視信号は、出力配線１１ａ〜１１ｃ（図１参照）のうちの対応するＭＯＳＦＥＴ１６が接続される出力配線１１ａ〜１１ｃを流れる出力電流に基づいた信号である。システム電圧監視信号は、高電圧配線１２と低電圧配線１４の間の電圧（図１参照）であり、システム電圧とも称される電圧である。素子温度信号は、対応するＭＯＳＦＥＴ１６の素子温度に基づいた信号である。
【００３４】
ここで、ＭＯＳＦＥＴ１６をターンオフさせるときのサージ電圧の大きさは、ドレイン電流Ｉｄの変化率と配線のインダクタンスの積に依存した電圧がシステム電圧に重畳した大きさである。ドレイン電流Ｉｄの変化率は、素子温度と出力電流に依存する。なお、ドレイン電流Ｉｄの変化率が素子温度に依存する理由は、ＭＯＳＦＥＴ１６のゲート閾値が正又は負の温度特性を有するからである。
【００３５】
したがって、参照電源Ｖ１０の閾値電圧Ｖｔｈは、例えば以下のように調整されてもよい。なお、具体的な調整量は、適宜に調整可能である。
（１）参照電源Ｖ１０の閾値電圧Ｖｔｈは、システム電圧が高いときに低く調整され、システム電圧が低いときに高く調整されてもよい。
（２）参照電源Ｖ１０の閾値電圧Ｖｔｈは、ＭＯＳＦＥＴ１６のゲート閾値が正の温度特性を有する場合、素子温度が高いときに高く調整され、素子温度が低いときに低く調整されてもよい。
（３）参照電源Ｖ１０の閾値電圧Ｖｔｈは、ＭＯＳＦＥＴ１６のゲート閾値が負の温度特性を有する場合、素子温度が高いときに低く調整され、素子温度が低いときに高く調整されてもよい。
（４）参照電源Ｖ１０の閾値電圧Ｖｔｈは、出力電流が大きいときに低く調整され、出力電流が小さいときに高く調整されてもよい。
【００３６】
また、タイマー２８で設定される設定時間は、例えば以下のように調整されてもよい。なお、具体的な調整量は、適宜に調整可能である。
（１）タイマー２８で設定される設定時間は、システム電圧が高いときに長く調整され、システム電圧が低いときに短く調整されてもよい。
（２）タイマー２８で設定される設定時間は、ＭＯＳＦＥＴ１６のゲート閾値が正の温度特性を有する場合、素子温度が高いときに短く調整され、素子温度が低いときに長く調整されてもよい。
（３）タイマー２８で設定される設定時間は、ＭＯＳＦＥＴ１６のゲート閾値が負の温度特性を有する場合、素子温度が高いときに長く調整され、素子温度が低いときに短く調整されてもよい。
（４）タイマー２８で設定される設定時間は、出力電流が大きいときに長く調整され、出力電流が小さいときに短く調整されてもよい。
【００３７】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００３８】
２０      ：ゲート電圧制御回路
２２      ：制御回路
２４      ：オン経路回路
２６      ：オフ経路回路
２８      ：タイマー
ＣＯＭ１  ：比較回路
ＯＲ１    ：第１論理和回路
ＯＲ２    ：第２論理和回路
Ｒ１      ：オン経路抵抗素子
Ｒ２      ：オフ経路抵抗素子
ＳＷ１    ：オン用スイッチング素子
ＳＷ２    ：オフ用スイッチング素子
Ｔ１      ：第１端子
Ｔ２      ：第２端子
Ｖ１０    ：参照電源
【図１】
2020061912.tif 000003
【図２】
2020061912.tif 000004
【図３】
2020061912.tif 000005
【図４】
2020061912.tif 000006
【図５】
2020061912.tif 000007