(57)【要約】【課題】本発明は、半導体素子の破損を防止することができる半導体素子の保護回路、半導体素子の保護回路を備えた電力変換装置及び半導体素子の保護方法を提供することを目的とする。【解決手段】半導体素子の保護回路３ａは、パワー半導体素子１３ａに流れるドレイン電流Ｉｄを検出する電流検出部３５ａと、パワー半導体素子１３ａのドレインソース間電圧Ｖｄｓを検出する電圧検出部３６ａと、電流検出部３５ａで検出されたドレイン電流Ｉｄが所定の参照電流よりも大きく、かつ電圧検出部３６ａで検出されたドレインソース間電圧Ｖｄｓが所定の参照電圧よりも高い場合に、パワー半導体素子１３ａに流れるドレイン電流Ｉｄを遮断するための遮断信号を生成する遮断信号生成部３７ａとを備えている。【選択図】図２
2020022269.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子に流れる主電流を検出する電流検出部と、
前記半導体素子の主端子間の電圧を検出する電圧検出部と、
前記電流検出部で検出された前記主電流が所定の参照電流よりも大きく、かつ前記電圧検出部で検出された前記主端子間の電圧が所定の参照電圧よりも高い場合に、前記半導体素子に流れる電流を遮断するための遮断信号を生成する信号生成部と
を備える半導体素子の保護回路。
【請求項２】
前記電流検出部は、前記半導体素子に内蔵された電流センス部に流れる電流を検出する
請求項１に記載の半導体素子の保護回路。
【請求項３】
半導体素子と、
請求項１または２に記載の半導体素子の保護回路と
を備える電力変換装置。
【請求項４】
前記半導体素子は、ワイドバンドギャップ半導体素子である
請求項３に記載の電力変換装置。
【請求項５】
半導体素子に流れる主電流を検出し、
前記半導体素子の主端子間の電圧を検出し、
検出された前記主電流が所定の参照電流よりも大きく、かつ検出された前記主端子間の電圧が所定の参照電圧よりも高い場合に、前記半導体素子に流れる電流を遮断するための遮断信号を出力する
半導体素子の保護方法。
【請求項６】
前記半導体素子は、ワイドバンドギャップ半導体素子である
請求項５に記載の半導体素子の保護方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の保護回路、半導体素子の保護回路を備えた電力変換装置及び半導体素子の保護方法に関する。
【背景技術】
【０００２】
従来、インバータの出力部に電流検出手段を設け、検出した出力電流が設定した過電流レベルを超えると、パワー半導体素子をオフ状態に移行させることで、過電流保護を行う技術が知られている（例えば、特許文献１及び２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１３／０８０２７９号
【特許文献２】特開２０１４−２１７１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
パワー半導体素子をオフ状態に移行させる際には、パワー半導体素子に流れる大電流を遮断することとなる。この大電流が流れる配線ケーブルには、浮遊インダクタンスが存在する。このため、パワー半導体素子を遮断する際に、この浮遊インダクタンスに起因する過大なサージ電圧がパワー半導体素子に印加されてしまう。印加されるサージ電圧がパワー半導体素子の絶対最大定格電圧を超えると、パワー半導体素子が破損する可能性があるという問題が生じる。
【０００５】
本発明の目的は、半導体素子の破損を防止することができる半導体素子の保護回路、半導体素子を備えた電力変換装置及び半導体素子の保護方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様による半導体素子の保護回路は、半導体素子に流れる主電流を検出する電流検出部と、前記半導体素子の主端子間の電圧を検出する電圧検出部と、前記電流検出部で検出された前記主電流が所定の参照電流よりも大きく、かつ前記電圧検出部で検出された前記主端子間の電圧が所定の参照電圧よりも高い場合に、前記半導体素子に流れる電流を遮断するための遮断信号を生成する信号生成部とを備えることを特徴とする。
【０００７】
前記電流検出部は、前記半導体素子に内蔵された電流センス部に流れる電流を検出してもよい。
【０００８】
また、上記目的を達成するために、本発明の一態様による電力変換装置は、半導体素子と、上記本発明の一態様による半導体素子の保護回路とを備えることを特徴とする。
【０００９】
前記半導体素子は、ワイドバンドギャップ半導体素子であってもよい。
【００１０】
さらに、上記目的を達成するために、本発明の一態様による半導体素子の保護方法は、半導体素子に流れる主電流を検出し、前記半導体素子の主端子間の電圧を検出し、検出された前記主電流が所定の参照電流よりも大きく、かつ検出された前記主端子間の電圧が所定の参照電圧よりも高い場合に、前記半導体素子に流れる電流を遮断するための遮断信号を出力することを特徴とする。
【００１１】
前記半導体素子は、ワイドバンドギャップ半導体素子であってもよい。
【発明の効果】
【００１２】
本発明の一態様によれば、半導体素子の破損を防止することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態による電力変換装置の概略構成を示す回路ブロック図である。
【図２】本発明の一実施形態による半導体素子の保護回路の概略構成を示す回路ブロック図である。
【図３】本発明の一実施形態による半導体素子の保護回路を説明する図であって、半導体素子に流れるドレイン電流及びドレインソース間電圧を測定するための測定回路のブロック図である。
【図４】本発明の一実施形態による半導体素子の保護回路を説明する図であって、半導体素子に流れるドレイン電流の電流波形及びドレインソース間電圧の電圧波形を示す図である。
【図５】本発明の一実施形態による半導体素子の保護回路を説明する図であって、半導体素子に流れるドレイン電流の電流波形及びドレインソース間電圧の電圧波形を模式的に示す図である。
【図６】本発明の一実施形態による半導体素子の保護回路を説明する図であって、半導体素子のドレインソース間電圧に対するドレイン電流の特性の一例を示す図である。
【図７】本発明の一実施形態の変形例による半導体素子の保護回路及び電力変換装置を説明する図であって、電流センス部を有するパワー半導体素子の回路構成を示す図である。
【発明を実施するための形態】
【００１４】
本発明の一実施形態による半導体素子の保護回路、半導体素子の保護回路を備えた電力変換装置及び半導体素子の保護方法について図１から図６を用いて説明する。
【００１５】
＜電力変換装置＞
まず、本実施形態による電力変換装置１について図１を用いて説明する。図１に示すように、電力変換装置１は、三相交流電源１４から入力する三相交流電圧を全波整流して直流電圧に変換するコンバータ部１５と、コンバータ部１５で変換された直流電圧を平滑化する平滑用コンデンサ１６と、平滑用コンデンサ１６で平滑化された直流電圧を三相交流電圧に変換してモータ負荷（ＭＴ）１７に出力するインバータ部１０とを有している。モータ負荷１７は、例えばファンやポンプなどを駆動する三相誘導モータや三相同期モータである。
【００１６】
コンバータ部１５は、平滑用コンデンサ１６に逆並列接続されて三相交流電源１４から出力される三相交流電圧の各々が印加される６つのダイオード１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆを有している。ダイオード１５ａ及びダイオード１５ｂは直列に接続され、例えば三相交流電源１４のＵ相電圧が印加される。ダイオード１５ａの陰極は平滑用コンデンサ１６の正極側電極に接続され、ダイオード１５ａの負極は、ダイオード１５ｂの陰極及び三相交流電源１４のＵ相電圧の出力端子に接続されている。ダイオード１５ｂの陽極は平滑用コンデンサ１６の負極側電極に接続されている。
【００１７】
ダイオード１５ｃ及びダイオード１５ｄは直列に接続され、例えば三相交流電源１４のＶ相電圧が印加される。ダイオード１５ｃの陰極は平滑用コンデンサ１６の正極側電極に接続され、ダイオード１５ｃの負極は、ダイオード１５ｄの陰極及び三相交流電源１４のＶ相電圧の出力端子に接続されている。ダイオード１５ｄの陽極は平滑用コンデンサ１６の負極側電極に接続されている。
【００１８】
ダイオード１５ｅ及びダイオード１５ｆは直列に接続され、例えば三相交流電源１４のＷ相電圧が印加される。ダイオード１５ｅの陰極は平滑用コンデンサ１６の正極側電極に接続され、ダイオード１５ｅの負極は、ダイオード１５ｆの陰極及び三相交流電源１４のＷ相電圧の出力端子に接続されている。ダイオード１５ｆの陽極は平滑用コンデンサ１６の負極側電極に接続されている。ダイオード１５ａ、ダイオード１５ｃ及びダイオード１５ｅの陰極は互いに接続され、ダイオード１５ｂ、ダイオード１５ｄ及びダイオード１５ｆの陽極は互いに接続されている。
【００１９】
電力変換装置１に設けられたインバータ部１０は、コンバータ部１５及び平滑用コンデンサ１６で生成された直流電圧の正極側に接続されたパワー半導体素子（半導体素子の一例で、本実施形態ではＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｓｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）を用いている。）１３ａ，１３ｃ，１３ｅと、この直流電圧の負極側に接続されたパワー半導体素子（半導体素子の一例で、本実施形態ではＭＯＳＦＥＴを用いている。）１３ｂ，１３ｄ，１３ｆとを有している。パワー半導体素子１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆは、炭素ケイ素（ＳｉＣ）製の半導体素子である。パワー半導体素子１３ａ及びパワー半導体素子１３ｂは、この直流電圧の正極側と負極側との間に直列に接続されている。パワー半導体素子１３ｃ及びパワー半導体素子１３ｄは、この直流電圧の正極側と負極側との間に直列に接続されている。パワー半導体素子１３ｅ及びパワー半導体素子１３ｆは、この直流電圧の正極側と負極側との間に直列に接続されている。パワー半導体素子１３ａ及びパワー半導体素子１３ｂの接続部と、パワー半導体素子１３ｃ及びパワー半導体素子１３ｄの接続部と、パワー半導体素子１３ｅ及びパワー半導体素子１３ｆは、モータ負荷１７にそれぞれ接続されている。なお、パワー半導体素子１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆは、炭素ケイ素に限らずワイドバンドギャップ半導体を含んでもよい。ワイドバンドギャップ半導体素子とは、シリコン半導体素子よりもバンドギャップが大きい半導体素子であり、例えばＳｉＣ、ＧａＮ、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯなどを含む半導体素子である。
【００２０】
より具体的には、パワー半導体素子１３ａのドレイン端子Ｄは、ダイオード１５ａ，１５ｃ，１５ｅのそれぞれの陰極、平滑用コンデンサ１６の正極側電極及びパワー半導体素子１３ｃ，１３ｅのそれぞれのドレイン端子Ｄに接続されている。パワー半導体素子１３ａのソース端子Ｓは、パワー半導体素子１３ｂのドレイン端子Ｄ及びモータ負荷１７に接続されている。
【００２１】
パワー半導体素子１３ｂのソース端子Ｓは、ダイオード１５ａ，１５ｃ，１５ｅのそれぞれの陽極、平滑用コンデンサ１６の負極側電極及びパワー半導体素子１３ｄ，１３ｆのそれぞれのドレイン端子Ｄに接続されている。
【００２２】
パワー半導体素子１３ｃのソース端子Ｓは、パワー半導体素子１３ｄのドレイン端子Ｄ及びモータ負荷１７に接続されている。パワー半導体素子１３ｅのソース端子Ｓは、パワー半導体素子１３ｆのドレイン端子Ｄ及びモータ負荷１７に接続されている。
【００２３】
また、インバータ部１０は、パワー半導体素子１３ａのスイッチング動作を制御するゲート駆動装置１２ａと、パワー半導体素子１３ｂのスイッチング動作を制御するゲート駆動装置１２ｂとを有している。また、インバータ部１０は、パワー半導体素子１３ｃのスイッチング動作を制御するゲート駆動装置１２ｃと、パワー半導体素子１３ｄのスイッチング動作を制御するゲート駆動装置１２ｄとを有している。さらに、インバータ部１０は、パワー半導体素子１３ｅのスイッチング動作を制御するゲート駆動装置１２ｅと、パワー半導体素子１３ｆのスイッチング動作を制御するゲート駆動装置１２ｆとを有している。
【００２４】
パワー半導体素子１３ａ及びパワー半導体素子１３ｂは、例えばＵ相アームを構成し、パワー半導体素子１３ｃ及びパワー半導体素子１３ｄは、例えばＶ相アームを構成し、パワー半導体素子１３ｅ及びパワー半導体素子１３ｆは、例えばＷ相アームを構成している。したがって、インバータ部１０は、これらのＵ相アーム、Ｖ相アーム及びＷ相アームが並列接続された三相ブリッジ回路を有している。また、インバータ部１０は、Ｕ相アームのスイッチング動作を制御するゲート駆動装置１２ａ，１２ｂを有している。また、インバータ部１０は、Ｖ相アームのスイッチング動作を制御するゲート駆動装置１２ｃ，１２ｄを有している。さらに、インバータ部１０は、Ｗ相アームのスイッチング動作を制御するゲート駆動装置１２ｅ，１２ｆを有している。パワー半導体素子１３ａ，１３ｃ，１３ｅはハイサイドスイッチを構成し、パワー半導体素子１３ｂ，１３ｃ，１３ｆはローサイドスイッチを構成する。
【００２５】
ゲート駆動装置１２ａは、ゲート駆動回路１２１ａと、ゲート駆動回路１２１ａ及びパワー半導体素子１３ａのゲート端子Ｇの間に接続されたゲート抵抗１２２ａとを有している。ゲート駆動装置１２ｂは、ゲート駆動回路１２１ｂと、ゲート駆動回路１２１ｂ及びパワー半導体素子１３ｂのゲート端子Ｇの間に接続されたゲート抵抗１２２ｂとを有している。ゲート駆動装置１２ｃは、ゲート駆動回路１２１ｃと、ゲート駆動回路１２１ｃ及びパワー半導体素子１３ｃのゲート端子Ｇの間に接続されたゲート抵抗１２２ｃとを有している。ゲート駆動装置１２ｄは、ゲート駆動回路１２１ｄと、ゲート駆動回路１２１ｄ及びパワー半導体素子１３ｄのゲート端子Ｇの間に接続されたゲート抵抗１２２ｄとを有している。ゲート駆動装置１２ｅは、ゲート駆動回路１２１ｅと、ゲート駆動回路１２１ｅ及びパワー半導体素子１３ｅのゲート端子Ｇの間に接続されたゲート抵抗１２２ｅとを有している。ゲート駆動装置１２ｆは、ゲート駆動回路１２１ｆと、ゲート駆動回路１２１ｆ及びパワー半導体素子１３ｆのゲート端子Ｇの間に接続されたゲート抵抗１２２ｆとを有している。
【００２６】
インバータ部１０は、制御部１１を有している。制御部１１は、ゲート駆動装置１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆのそれぞれに駆動信号を出力するようになっている。ゲート駆動装置１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆは、制御部１１から入力される駆動信号に基づいて、パワー半導体素子１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆのスイッチング動作を制御するための制御信号を生成する。
【００２７】
電力変換装置１に設けられたインバータ部１０は、パワー半導体素子１３ａを保護する保護回路（半導体素子の保護回路の一例）３ａと、パワー半導体素子１３ｂを保護する保護回路（半導体素子の保護回路の一例）３ｂとを備えている。また、電力変換装置１に設けられたインバータ部１０は、パワー半導体素子１３ｃを保護する保護回路（半導体素子の保護回路の一例）３ｃと、パワー半導体素子１３ｄを保護する保護回路（半導体素子の保護回路の一例）３ｄとを備えている。さらに、電力変換装置１に設けられたインバータ部１０は、パワー半導体素子１３ｅを保護する保護回路（半導体素子の保護回路の一例）３ｅと、パワー半導体素子１３ｆを保護する保護回路（半導体素子の保護回路の一例）３ｆとを備えている。
【００２８】
保護回路３ａは、パワー半導体素子１３ａに流れるドレイン電流（主電流の一例）を検出する電流検出部３５ａと、パワー半導体素子１３ａのドレイン端子Ｄ及びソース端子Ｓの間（主端子間の一例）の電圧（すなわち、ドレインソース間電圧）を検出する電圧検出部３６ａとを備えている。保護回路３ａは、電流検出部３５ａで検出された主電流（すなわち、パワー半導体素子１３ａのドレイン電流）が所定の参照電流よりも大きく、かつ電圧検出部３６ａで検出された主端子間の電圧（すなわち、パワー半導体素子１３ａのドレインソース間電圧）が所定の参照電圧よりも高い場合に、パワー半導体素子１３ａに流れる電流を遮断するための遮断信号を生成する遮断信号生成部（信号生成部の一例）３７ａを備えている。
【００２９】
インバータ部１０は、パワー半導体素子１３ａ及びパワー半導体素子１３ｂの接続点とモータ負荷１７とを接続する配線ケーブルに取り付けられた電流センサ３１を有している。電流検出部３５ａは、電流センサ３１で検知された電流を用いてパワー半導体素子１３ａに流れる電流（すなわち、パワー半導体素子１３ａのドレイン電流）を検出するようになっている。電圧検出部３６ａは、パワー半導体素子１３ａの両端電圧として、パワー半導体素子１３ａのドレイン端子Ｄとソース端子Ｓとの間の電圧であるドレインソース間電圧を検出するようになっている。
【００３０】
本実施形態では、遮断信号生成部３７ａは、制御部１１に設けられている。しかしながら、保護回路３ａに設けられた電流検出部３５ａ及び電圧検出部３６ａも制御部１１に設けられていてもよい。保護回路３ａの詳細な構成については後述する。
【００３１】
保護回路３ｂは、パワー半導体素子１３ｂに流れるドレイン電流（主電流の一例）を検出する電流検出部３５ｂと、パワー半導体素子１３ｂのドレイン端子Ｄ及びソース端子Ｓの間（主端子間の一例）の電圧（すなわち、ドレインソース間電圧）を検出する電圧検出部３６ｂとを備えている。保護回路３ｂは、電流検出部３５ｂで検出された主電流（すなわち、パワー半導体素子１３ｂのドレイン電流）が所定の参照電流よりも大きく、かつ電圧検出部３６ｂで検出された主端子間の電圧（すなわち、パワー半導体素子１３ｂのドレインソース間電圧）が所定の参照電圧よりも高い場合に、パワー半導体素子１３ｂに流れる電流を遮断するための遮断信号を生成する遮断信号生成部（信号生成部の一例）３７ｂを備えている。
【００３２】
電流検出部３５ｂは、電流センサ３１で検知された電流を用いてパワー半導体素子１３ｂに流れる電流（すなわち、パワー半導体素子１３ｂのドレイン電流）を検出するようになっている。電流センサ３１は、パワー半導体素子１３ａのドレイン電流及びパワー半導体素子１３ｂのドレイン電流のいずれの検出にも用いられる。電圧検出部３６ｂは、パワー半導体素子１３ｂの両端電圧として、パワー半導体素子１３ｂのドレイン端子Ｄとソース端子Ｓとの間の電圧であるドレインソース間電圧を検出するようになっている。
【００３３】
本実施形態では、保護回路３ｂに設けられた遮断信号生成部３７ｂのみが、制御部１１に設けられている。しかしながら、保護回路３ｂに設けられた電流検出部３５ｂ及び電圧検出部３６ｂも制御部１１に設けられていてもよい。保護回路３ｂの詳細な構成については後述する。
【００３４】
保護回路３ｃは、パワー半導体素子１３ｃに流れるドレイン電流（主電流の一例）を検出する電流検出部３５ｃと、パワー半導体素子１３ｃのドレイン端子Ｄ及びソース端子Ｓの間（主端子間の一例）の電圧（すなわち、ドレインソース間電圧）を検出する電圧検出部３６ｃとを備えている。保護回路３ｃは、電流検出部３５ｃで検出された主電流（すなわち、パワー半導体素子１３ｃのドレイン電流）が所定の参照電流よりも大きく、かつ電圧検出部３６ｃで検出された主端子間の電圧（すなわち、パワー半導体素子１３ｃのドレインソース間電圧）が所定の参照電圧よりも高い場合に、パワー半導体素子１３ｃに流れる電流を遮断するための遮断信号を生成する遮断信号生成部（信号生成部）３７ｃを備えている。
【００３５】
インバータ部１０は、パワー半導体素子１３ｃ及びパワー半導体素子１３ｄの接続点とモータ負荷１７とを接続する配線ケーブルに取り付けられた電流センサ３２を有している。電流検出部３５ｃは、電流センサ３２で検知された電流を用いてパワー半導体素子１３ｃに流れる電流（すなわち、パワー半導体素子１３ｃのドレイン電流）を検出するようになっている。電圧検出部３６ｃは、パワー半導体素子１３ｃの両端電圧として、パワー半導体素子１３ｃのドレイン端子Ｄとソース端子Ｓとの間の電圧であるドレインソース間電圧を検出するようになっている。
【００３６】
本実施形態では、保護回路３ｃに設けられた遮断信号生成部３７ｃのみが、制御部１１に設けられている。しかしながら、保護回路３ｃに設けられた電流検出部３５ｃ及び電圧検出部３６ｃも制御部１１に設けられていてもよい。保護回路３ｃの詳細な構成については後述する。
【００３７】
保護回路３ｄは、パワー半導体素子１３ｄに流れるドレイン電流（主電流の一例）を検出する電流検出部３５ｄと、パワー半導体素子１３ｄのドレイン端子Ｄ及びソース端子Ｓの間（主端子間の一例）の電圧（すなわち、ドレインソース間電圧）を検出する電圧検出部３６ｄとを備えている。保護回路３ｄは、電流検出部３５ｄで検出された主電流（すなわち、パワー半導体素子１３ｄのドレイン電流）が所定の参照電流よりも大きく、かつ電圧検出部３６ｄで検出された主端子間の電圧（すなわち、パワー半導体素子１３ｄのドレインソース間電圧）が所定の参照電圧よりも高い場合に、パワー半導体素子１３ｄに流れる電流を遮断するための遮断信号を生成する遮断信号生成部（信号生成部の一例）３７ｄを備えている。
【００３８】
電流検出部３５ｄは、電流センサ３２で検知された電流を用いてパワー半導体素子１３ｄに流れる電流（すなわち、パワー半導体素子１３ｄのドレイン電流）を検出するようになっている。電流センサ３２は、パワー半導体素子１３ｃのドレイン電流及びパワー半導体素子１３ｄのドレイン電流のいずれの検出にも用いられる。電圧検出部３６ｄは、パワー半導体素子１３ｄの両端電圧として、パワー半導体素子１３ｄのドレイン端子Ｄとソース端子Ｓとの間の電圧であるドレインソース間電圧を検出するようになっている。
【００３９】
本実施形態では、保護回路３ｄに設けられた遮断信号生成部３７ｄのみが、制御部１１に設けられている。しかしながら、保護回路３ｄに設けられた電流検出部３５ｄ及び電圧検出部３６ｄも制御部１１に設けられていてもよい。保護回路３ｄの詳細な構成については後述する。
【００４０】
保護回路３ｅは、パワー半導体素子１３ｅに流れるドレイン電流（主電流の一例）を検出する電流検出部３５ｅと、パワー半導体素子１３ｅのドレイン端子Ｄ及びソース端子Ｓの間（主端子間の一例）の電圧（すなわち、ドレインソース間電圧）を検出する電圧検出部３６ｅとを備えている。保護回路３ｅは、電流検出部３５ｅで検出された主電流（すなわち、パワー半導体素子１３ｅのドレイン電流）が所定の参照電流よりも大きく、かつ電圧検出部３６ｅで検出された主端子間の電圧（すなわち、パワー半導体素子１３ｅのドレインソース間電圧）が所定の参照電圧よりも高い場合に、パワー半導体素子１３ｅに流れる電流を遮断するための遮断信号を生成する遮断信号生成部（信号生成部の一例）３７ｅを備えている。
【００４１】
インバータ部１０は、パワー半導体素子１３ｅ及びパワー半導体素子１３ｆの接続点とモータ負荷１７とを接続する配線ケーブルに取り付けられた電流センサ３３を有している。電流検出部３５ｅは、電流センサ３３で検知された電流を用いてパワー半導体素子１３ｅに流れる電流（すなわち、パワー半導体素子１３ｅのドレイン電流）を検出するようになっている。電圧検出部３６ｅは、パワー半導体素子１３ｅの両端電圧として、パワー半導体素子１３ｅのドレイン端子Ｄとソース端子Ｓとの間の電圧であるドレインソース間電圧を検出するようになっている。
【００４２】
本実施形態では、保護回路３ｅに設けられた遮断信号生成部３７ｅのみが、制御部１１に設けられている。しかしながら、保護回路３ｅに設けられた電流検出部３５ｅ及び電圧検出部３６ｅも制御部１１に設けられていてもよい。保護回路３ｅの詳細な構成については後述する。
【００４３】
保護回路３ｆは、パワー半導体素子１３ｆに流れるドレイン電流（主電流の一例）を検出する電流検出部３５ｆと、パワー半導体素子１３ｆのドレイン端子Ｄ及びソース端子Ｓの間（主端子間の一例）の電圧（すなわち、ドレインソース間電圧）を検出する電圧検出部３６ｆとを備えている。保護回路３ｆは、電流検出部３５ｆで検出された主電流（すなわち、パワー半導体素子１３ｆのドレイン電流）が所定の参照電流よりも大きく、かつ電圧検出部３６ｆで検出された主端子間の電圧（すなわち、パワー半導体素子１３ｆのドレインソース間電圧）が所定の参照電圧よりも高い場合に、パワー半導体素子１３ｆに流れる電流を遮断するための遮断信号を生成する遮断信号生成部（信号生成部の一例）３７ｆを備えている。
【００４４】
電流検出部３５ｆは、電流センサ３３で検知された電流を用いてパワー半導体素子１３ｆに流れる電流（すなわち、パワー半導体素子１３ｆのドレイン電流）を検出するようになっている。電流センサ３３は、パワー半導体素子１３ｅのドレイン電流及びパワー半導体素子１３ｆのドレイン電流のいずれの検出にも用いられる。電圧検出部３６ｆは、パワー半導体素子１３ｆの両端電圧として、パワー半導体素子１３ｆのドレイン端子Ｄとソース端子Ｓとの間の電圧であるドレインソース間電圧を検出するようになっている。
【００４５】
本実施形態では、保護回路３ｆに設けられた遮断信号生成部３７ｆのみが、制御部１１に設けられている。しかしながら、保護回路３ｆに設けられた電流検出部３５ｆ及び電圧検出部３６ｆも制御部１１に設けられていてもよい。保護回路３ｆの詳細な構成については後述する。
【００４６】
＜半導体素子の保護回路＞
保護回路３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆは、検出対象のパワー半導体素子が異なるものの、同一の構成を有し、同一の機能を発揮するようになっている。そこで、本実施形態による半導体素子の保護回路の概略構成について、保護回路３ａを例にとって、図１を参照しつつ図２を用いて説明する。図２では、理解を容易にするため、保護回路３ａの保護対象であるパワー半導体素子１３ａ、パワー半導体素子１３ａを駆動するゲート駆動装置１２ａも併せて図示されている。
【００４７】
図２に示すように、電流センサ３１は、環状のリングコア（不図示）に巻かれたｎ巻の巻線３１１と、巻線３１１から出力される出力電流を流す負荷抵抗３１２とを有している。負荷抵抗３１２は、巻線３１１の両端間に接続されている。パワー半導体素子１３ａ及びパワー半導体素子１３ｂとの接続点とモータ負荷１７との間の配線ケーブル（図１参照）は、電流センサ３１のリングコアの中央の穴に通して配置される。電流センサ３１は、当該配線ケーブルに流れる電流と出力電流との間がｎ：１の変流比となる電流トランスとして機能し、負荷抵抗３１２によって出力電流を検出電圧Ｖ３１として出力するようになっている。
【００４８】
保護回路３ａに設けられた電流検出部３５ａは、全波整流回路の構成を有している。パワー半導体素子１３ａがオン状態の場合、電流センサ３１が取り付けられている配線ケーブルには、パワー半導体素子１３ａ及びパワー半導体素子１３ｂの接続点からモータ負荷１７に向かう方向に電流が流れる。一方、パワー半導体素子１３ｂ（図１参照）がオン状態の場合、電流センサ３１が取り付けられている配線ケーブルには、モータ負荷１７からパワー半導体素子１３ａ及びパワー半導体素子１３ｂとの接続点に向かう方向に電流が流れる。このように、パワー半導体素子１３ａ及びパワー半導体素子１３ｂのオン／オフ状態によって当該配線ケーブルに流れる電流の向きが異なる。電流検出部３５ａ，３５ｂ，３５ｃ，３５ｄ，３５ｅ，３５ｆは、配線ケーブルに流れる電流の向きによらずに同じ極性の出力電圧を出力できる全波整流回路の構成を有している。これにより、電流検出部３５ａ，３５ｂ，３５ｃ，３５ｄ，３５ｅ，３５ｆは、同一の回路構成を有することができる。
【００４９】
図２に示すように、電流検出部３５ａは、増幅器３５１ａと、入力抵抗３５２ａと、整流用のダイオード３５３ａ及びダイオード３５４ａと、バイパス抵抗３５５ａと、帰還抵抗３５７ａとを有している。増幅器３５１ａは、例えばオペアンプで構成されている。増幅器３５１ａ、入力抵抗３５２ａ、ダイオード３５３ａ、ダイオード３５４ａ、バイパス抵抗３５５ａ及び帰還抵抗３５７ａは、全波整流回路の半波整流部を構成している。電流検出部３５ａは、増幅器３５６ａを有している。増幅器３５６ａは、例えばオペアンプで構成されている。増幅器３５６は、全波整流回路の電圧フォロワ部を構成している。
【００５０】
増幅器３５１ａの反転入力端子（−）は、ダイオード３５３ａの陽極と、入力抵抗３５２ａの一端子と、帰還抵抗３５７ａの一端子とに接続されている。増幅器３５１ａの非反転入力端子（＋）は、基準電位の領域（グランド）に接続されている。増幅器３５１ａの出力端子は、ダイオード３５３ａの陰極と、ダイオード３５４ａの陽極とに接続されている。
【００５１】
入力抵抗３５２ａの他端子は、巻線３１１の一端子及び負荷抵抗３１２の一端子と、バイパス抵抗３５５ａの一端子とに接続されている。
【００５２】
ダイオード３５４ａの陰極は、増幅器３５６ａの非反転入力端子（＋）と、バイパス抵抗３５５ａの他端子に接続されている。
【００５３】
増幅器３５６ａの反転入力端子（−）は、増幅器３５６ａの出力端子と帰還抵抗３５７ａの他端子に接続されている。
【００５４】
詳細は後述するが、電流検出部３５ａは、電流センサ３１で検知されたパワー半導体素子１３ａのドレイン電流に基づく電圧を全波整流し、増幅器３５６ａの出力端子から出力電圧Ｖ３５ａを遮断信号生成部３７ａに出力するようになっている。
【００５５】
図２に示すように、電圧検出部３６ａは、増幅器３６１ａと、入力抵抗３６２ａと、入力抵抗３６３ａと、入力抵抗３６５ａと、帰還抵抗３６４ａとを有している。増幅器３６１ａは、例えばオペアンプで構成されている。電圧検出部３６ａは、増幅器３６１ａ、入力抵抗３６２ａ、入力抵抗３６３ａ、入力抵抗３６５ａ及び帰還抵抗３６４ａによって差動増幅の回路構成を有している。
【００５６】
増幅器３６１ａの反転入力端子（−）は、入力抵抗３６２ａの一端子と、帰還抵抗３６４ａの一端子とに接続されている。増幅器３６１ａの非反転入力端子（＋）は、入力抵抗３６３ａの一端子と、入力抵抗３６５ａの一端子とに接続されている。増幅器３６１ａの出力端子は、帰還抵抗３６４ａの他端子に接続されている。
【００５７】
入力抵抗３６２ａの他端子は、パワー半導体素子１３ａのドレイン端子Ｄに接続されている。入力抵抗３６３ａの他端子は、パワー半導体素子１３ａのソース端子Ｓに接続されている。入力抵抗３６５ａの他端子は、基準電位の領域（グランド）に接続されている。
【００５８】
詳細は後述するが、電圧検出部３６ａは、パワー半導体素子１３ａのドレイン端子Ｄ及びソース端子Ｓのそれぞれの電位の電位差に基づく差動電圧を増幅器３６１ａの出力端子から遮断信号生成部３７ａに出力するようになっている。
【００５９】
図２に示すように、制御部１１は、パワー半導体素子１３ａをオン／オフ動作させるための動作信号を生成する動作信号生成部１１１ａを有している。また、制御部１１は、パワー半導体素子１３ａに過電流が流れた場合にパワー半導体素子１３ａのドレイン電流Ｉｄを遮断するための遮断信号を生成する遮断信号生成部３７ａを有している。さらに、制御部１１は、動作信号生成部１１１ａが出力する動作信号と、遮断信号生成部３７ａが出力する遮断信号との論理和を演算してゲート駆動装置１２ａを駆動するための駆動信号を生成するＯＲゲート１１２ａを有している。
【００６０】
図２に示すように、遮断信号生成部３７ａは、電流検出部３５ａで検出された電流が所定の参照電流よりも大きいか否かを判定する電流判定部３７１ａを有している。また、遮断信号生成部３７ａは、電圧検出部３６ａで検出されたパワー半導体素子１３ａのドレインソース間電圧が所定の参照電圧よりも高いか否かを判定する電圧判定部３７２ａを有している。さらに、遮断信号生成部３７ａは、電流判定部３７１ａの出力信号と電圧判定部３７２ａの出力信号との論理積を演算するＡＮＤゲート３７３ａを有している。ＡＮＤゲート３７３ａから出力され、電圧レベルが高レベルの出力信号がパワー半導体素子１３ａを遮断するための遮断信号となる。
【００６１】
図２に示すように、電流判定部３７１ａは、増幅器ＡＰ１ａを有している。増幅器ＡＰ１ａは、例えばオペアンプで構成されている。増幅器ＡＰ１ａの非反転入力端子（＋）は、電流検出部３５ａの増幅器３５６ａの出力端子と、帰還抵抗３５７ａの他端子とに接続されている。増幅器ＡＰ１ａの反転入力端子（−）には、所定の参照電流に対応する第一比較電圧Ｖｃ１が入力されている。増幅器ＡＰ１ａの出力端子は、ＡＮＤゲート３７３ａの一方の入力端子に接続されている。第一比較電圧Ｖｃ１は、所定の参照電流を電圧に変換する電流電圧変換回路（不図示）によって生成される。当該電流電圧変換回路は、例えば制御部１１に設けられている。
【００６２】
電流判定部３７１ａは、増幅器ＡＰ１ａによってコンパレータ（比較器）を構成している。電流判定部３７１ａは、増幅器ＡＰ１ａの非反転入力端子（＋）に入力された出力電圧Ｖ３５ａと、増幅器ＡＰ１ａの反転入力端子（−）に入力された第一比較電圧Ｖｃ１とを比較する。電流判定部３７１ａは、出力電圧Ｖ３５ａが第一比較電圧Ｖｃ１よりも低い場合には、電圧レベルが低レベルの出力信号を出力し、出力電圧Ｖ３５ａが第一比較電圧Ｖｃ１よりも高い場合には、電圧レベルが高レベルの出力信号を出力するようになっている。
【００６３】
第一比較電圧Ｖｃ１に対応する所定の参照電流は、パワー半導体素子１３ａの絶対最大定格電流よりも小さい値に設定されている。増幅器ＡＰ１ａの非反転入力端子（＋）に入力される出力電圧Ｖ３５ａは、電流検出部３５ａが検出したパワー半導体素子１３ａのドレイン電流に対応する出力電圧である。このため、電流判定部３７１ａは、電流検出部３５ａが検出したパワー半導体素子１３ａのドレイン電流が第一比較電圧Ｖｃ１に対応する所定の参照電流を超えた場合に、遮断信号を出力するようになっている。これにより、パワー半導体素子１３ａに絶対最大定格電流よりも大きいドレイン電流がパワー半導体素子１３ａに流れることが防止される。
【００６４】
図２に示すように、電圧判定部３７２ａは、増幅器ＡＰ２ａを有している。増幅器ＡＰ２ａは、例えばオペアンプで構成されている。増幅器ＡＰ２ａの非反転入力端子（＋）は、電圧検出部３６ａの増幅器３６１ａの出力端子と、帰還抵抗３６４ａの他端子とに接続されている。増幅器ＡＰ２ａの反転入力端子（−）には、所定の参照電圧に対応する第二比較電圧Ｖｃ２が入力されている。増幅器ＡＰ２ａの出力端子は、ＡＮＤゲート３７３ａの他方の入力端子に接続されている。第二比較電圧Ｖｃ２は、電圧生成回路（不図示）によって生成される。当該電圧生成回路は、例えば制御部１１に設けられている。
【００６５】
電圧判定部３７２ａは、増幅器ＡＰ２ａによってコンパレータ（比較器）を構成している。電圧判定部３７２ａは、増幅器ＡＰ２ａの非反転入力端子（＋）に入力された出力電圧Ｖ３６ａと、増幅器ＡＰ２ａの反転入力端子（−）に入力された第二比較電圧Ｖｃ２とを比較する。電圧判定部３７２ａは、出力電圧Ｖ３６ａが第二比較電圧Ｖｃ２よりも低い場合には、電圧レベルが低レベルの出力信号を出力し、出力電圧Ｖ３６ａが第二比較電圧Ｖｃ２よりも高い場合には、電圧レベルが高レベルの出力信号を出力するようになっている。
【００６６】
第二比較電圧Ｖｃ２に対応する所定の参照電圧は、パワー半導体素子１３ａが飽和領域で動作可能なドレインソース間電圧に設定されている。詳細は後述するが、半導体素子は、飽和領域よりも線形領域（非飽和領域）での動作中にドレイン電流を遮断した方が印加されるサージ電圧の振幅が大きくなる。このため、本実施形態による半導体素子の保護回路は、半導体素子が飽和領域で動作可能なドレインソース間電圧よりも大きい値に第二比較電圧Ｖｃ２が設定されている。これにより、本実施形態による保護回路は、ドレイン電流が遮断された場合に半導体素子に印加されるサージ電圧の振幅を小さくできるようになっている。その結果、本実施形態による半導体素子の保護回路は、半導体素子のドレイン電流が遮断された場合に印加されるサージ電圧が当該半導体素子の絶対最大定格電圧よりも高くなることを防止できる。
【００６７】
増幅器ＡＰ２ａの非反転入力端子（＋）に入力される出力電圧Ｖ３６ａは、電圧検出部３６ａが検出したパワー半導体素子１３ａのドレインソース間電圧に対応する電圧である。このため、電圧判定部３７２ａは、電圧検出部３６ａが検出したパワー半導体素子１３ａのドレインソース間電圧が第二比較電圧Ｖｃ２に対応する所定の参照電圧を超えた場合に、遮断信号を出力するようになっている。これにより、パワー半導体素子１３ａが異常動作して遮断される時のパワー半導体素子１３ａのドレインソース間電圧は、飽和領域で動作可能な電圧になる。このため、ドレイン電流の遮断時にパワー半導体素子１３ａに印加されるサージ電圧は、パワー半導体素子１３ａの絶対最大定格電圧よりも低くなるので、保護回路３ａは、パワー半導体素子１３ａのドレイン端子Ｄとソース端子Ｓとの間に絶対最大定格電圧よりも高い電圧が印加されることを防止できる。
【００６８】
図２に示すように、ＯＲゲート１１２ａの出力端子は、ゲート駆動装置１２ａに設けられたゲート駆動回路１２１ａの入力端子に接続されている。ゲート駆動回路１２１ａは、例えば反転増幅回路としての機能を発揮するようになっている。ゲート駆動回路１２１ａは、ＯＲゲート１１２ａから入力された駆動信号の電圧レベルを反転するとともに、パワー半導体素子１３ａを駆動できる電圧レベルの信号に当該駆動信号を増幅したゲート制御信号を生成するようになっている。ゲート駆動回路１２１ａは、生成したゲート制御信号をゲート抵抗１２２ａを介してパワー半導体素子１３ａのゲート端子Ｇに入力するようになっている。パワー半導体素子１３ａは、ゲート制御信号の電圧レベルに応じてオン／オフ動作したり遮断したりする。
【００６９】
＜半導体素子の遮断動作特性＞
次に、本実施形態における半導体素子の電流遮断動作の特性について図３から図５を用いて説明する。
図３に示すように、半導体素子の電流遮断動作の特性を測定するために用いられた測定回路４は、本実施形態による電力変換装置１のインバータ部１０に設けられた３つのアームの各相と同様の構成を有している。
【００７０】
測定回路４は、直流電圧を生成する電源４３を有している。測定回路４は、電源４３の正極端子に接続されたパワー半導体素子１３ｇと、電源４３の負極端子に接続されたパワー半導体素子１３ｈとを有している。パワー半導体素子１３ｇ，１３ｈは、本実施形態におけるパワー半導体素子１３ａなどと同様に、炭素ケイ素（ＳｉＣ）製の半導体素子である。パワー半導体素子１３ｇ及びパワー半導体素子１３ｈは、電源４３の正極端子と負極端子との間に直列に接続されている。パワー半導体素子１３ｇ及びパワー半導体素子１３ｈの接続部は、負荷インダクタンス４１の一端子に接続されている。負荷インダクタンス４１の他端子は電源４３の負極端子に接続されている。
【００７１】
より具体的には、パワー半導体素子１３ｇのドレイン端子Ｄは、電源４３の正極端子に接続され、パワー半導体素子１３ｇのソース端子Ｓは、パワー半導体素子１３ｈのドレイン端子Ｄ及び負荷インダクタンス４１の一端子に接続されている。パワー半導体素子１３ｈのソース端子Ｓは、電源４３の負極端子及び負荷インダクタンス４１の他端子に接続されている。
【００７２】
また、測定回路４は、パワー半導体素子１３ｇのスイッチング動作を制御するゲート駆動装置１２ｇと、パワー半導体素子１３ｈのスイッチング動作を制御するゲート駆動装置１２ｈとを有している。ゲート駆動装置１２ｇは、ゲート駆動回路１２１ｇと、ゲート駆動回路１２１ｇ及びパワー半導体素子１３ｇのゲート端子Ｇの間に接続されたゲート抵抗１２２ｇとを有している。ゲート駆動装置１２ｈは、ゲート駆動回路１２１ｈと、ゲート駆動回路１２１ｈ及びパワー半導体素子１３ｈのゲート端子Ｇの間に接続されたゲート抵抗１２２ｈとを有している。
【００７３】
測定回路４は、制御部４４を有している。制御部４４は、ゲート駆動装置１２ｇ，１２ｈのそれぞれに駆動信号を出力するようになっている。ゲート駆動装置１２ｇ，１２ｇは、制御部４４から入力される駆動信号に基づいて、パワー半導体素子１３ｇ，１３ｈのスイッチング動作を制御するための信号を生成する。
【００７４】
測定回路４は、パワー半導体素子１３ｇ及びパワー半導体素子１３ｈのそれぞれに流れるドレイン電流を検出する電流センサ３４を有している。電流センサ３４は、パワー半導体素子１３ｇ及びパワー半導体素子１３ｈの接続点と負荷インダクタンス４１の一端子とを接続する配線ケーブルに取り付けられている。電流センサ３４で検出されたドレイン電流に基づく検出信号は制御部４４に入力される。制御部４４は、電流センサ３４から入力される検出信号に基づくドレイン電流が所定の参照電流を超えるとパワー半導体素子１３ｇ及びパワー半導体素子１３ｈのうちのオン状態のパワー半導体素子をオフ状態とする（すなわちドレイン電流Ｉｄを遮断する）ための駆動信号を当該パワー半導体素子に出力するようになっている。
【００７５】
このように、測定回路４は、モータ負荷１７に代えて負荷インダクタンス４１を有しているものの、電力変換装置１のインバータ部１０に設けられた各相のそれぞれと同様の動作（保護回路３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆの動作を除く）が可能に構成されている。
【００７６】
ここで、パワー半導体素子１３ｇのドレイン電流Ｉｄを遮断するための参照電流を変更した場合のパワー半導体素子１３ｇのドレイン電流Ｉｄの電流波形及びドレインソース間電圧Ｖｄｓの電圧波形の測定結果を図４に示す。その際、パワー半導体素子１３ｈはオフ状態に維持されている。図４中の上段には、パワー半導体素子１３ｇのドレイン電流Ｉｄの電流波形が示され、図４中の下段には、パワー半導体素子１３ｇのドレインソース間電圧Ｖｄｓの電圧波形が示されている。
【００７７】
図４に示すように、時刻ｔ１において、パワー半導体素子１３ｇがオフ状態からオン状態に切り替わる。これにより、図４中の上段に示すように、パワー半導体素子１３ｇのドレイン電流Ｉｄが流れ出す。また、パワー半導体素子１３ｇがオン状態になることにより、パワー半導体素子１３ｇのドレイン端子Ｄ及びソース端子Ｓが接続されるため、図４中の下段に示すように、パワー半導体素子１３ｇのドレインソース間電圧Ｖｄｓが０となる。
【００７８】
時刻ｔ１から時間が経過することにより、パワー半導体素子１３ｇのドレイン電流Ｉｄが上昇する。パワー半導体素子１３ｇのドレイン電流Ｉｄは、パワー半導体素子１３ｇのゲート端子Ｇに印加される電圧（すなわちゲートソース間電圧Ｖｇｓ）に応じて上昇する。また、時刻ｔ１から時間が経過することにより、パワー半導体素子１３ｇのオン抵抗に応じてパワー半導体素子１３ｇのドレインソース間電圧Ｖｄｓが僅かに上昇し続ける。
【００７９】
図４に示すように、パワー半導体素子１３ｇのドレイン電流Ｉｄが上昇し続けている時刻ｔ２，ｔ３，ｔ４，ｔ５，ｔ６，ｔ７のそれぞれでパワー半導体素子１３ｇに流れるドレイン電流Ｉｄを遮断すると、パワー半導体素子１３ｇのソース端子Ｓとドレイン端子Ｄとの間にサージ電圧が印加される。このように、パワー半導体素子の過電流対策として、パワー半導体素子のドレイン電流を遮断する電流値を設けていたとしても、サージ電圧によって、パワー半導体素子のドレインソース間電圧が絶対最大定格電圧を超えてしまう可能性がある。つまり、パワー半導体素子のドレイン電流が絶対最大定格電流を超えないように遮断電流を設定しても、サージ電圧によってドレインソース間電圧が絶対最大定格電圧を超えてしまうという問題がある。
【００８０】
ここで、測定回路４に設けられたパワー半導体素子１３ｇのソース端子Ｓとドレイン端子Ｄとの間にサージ電圧が印加される原因について図５を用いて説明する。
【００８１】
パワー半導体素子１３ｇをオン状態からオフ状態に移行させる際には、大電流を遮断することとなる。ところで、電源４３とパワー半導体素子１３ｇとを接続する配線ケーブルには、浮遊インダクタンス４２が存在する（図４参照）。このため、図５に示すように、パワー半導体素子１３ｇをオン状態からオフ状態に移行してドレイン電流Ｉｄを遮断すると、遮断時のドレイン電流Ｉｄの減少率（−ｄｉ／ｄｔ）に応じて、浮遊インダクタンス４２に電圧が誘起される。浮遊インダクタンス４２に誘起される誘起電圧ΔＶは、電源４３が供給する電圧に重畳されてパワー半導体素子１３ｇに印加されることになる。この誘起電圧は、浮遊インダクタンス４２の値をＬｓとすれば、Ｌｓ×（ｄｉ／ｄｔ）で与えられる。したがって、遮断されるドレイン電流Ｉｄの電流値が大きいと、パワー半導体素子１３ｇのソース端子Ｓ及びドレイン端子Ｄとの間に高いサージ電圧が印加される。
【００８２】
パワー半導体素子１３ｇは、ゲート端子Ｇに印加された電圧（すなわちゲート端子Ｇとソース端子Ｓとの間に印加されるゲートソース間電圧Ｖｇｓ）に応じてドレイン電流Ｉｄの電流値が決まる。このため、図５に示すように、パワー半導体素子１３ｇのドレイン電流Ｉｄは、ゲートソース間電圧Ｖｇｓによって決定される電流値で飽和する。
【００８３】
パワー半導体素子１３ｇのドレイン電流Ｉｄが飽和し始めると、負荷インダクタンス４１の電流変化率が小さくなる。このため、負荷インダクタンス４１に発生する誘導起電力が徐々に小さくなる。パワー半導体素子１３ｇのドレイン電流Ｉｄが飽和すると、負荷インダクタンス４１に供給される電流はほぼ一定になる。このため、負荷インダクタンス４１には誘導起電力が発生しなくなるので、電源４３が供給する電圧は、パワー半導体素子１３ｇのソース端子Ｓ及びドレイン端子Ｄの間に印加される。これにより、図４中の下段に示すように、パワー半導体素子１３ｇのドレインソース間電圧Ｖｄｓが急激に増加する。
【００８４】
ところで、パワー半導体素子やその他の半導体素子のドレインソース間電圧Ｖｄｓに対するドレイン電流Ｉｄの動作領域は、線形領域と飽和領域とに分けられる。図５に示すように、線形領域は、ドレインソース間電圧Ｖｄｓにほぼ比例して増加する動作領域である。飽和領域は、ドレインソース間電圧Ｖｄｓが増加してもドレイン電流Ｉｄがほとんど増加しない動作領域である。
【００８５】
図４に戻って、パワー半導体素子１３ｇは、ドレイン電流Ｉｄが上昇し続けている時刻ｔ１，ｔ２，ｔ３，ｔ４，ｔ５，ｔ６，ｔ７のそれぞれは、線形領域での動作である。一方、パワー半導体素子１３ｇのドレイン電流Ｉｄがほぼ一定であり、かつパワー半導体素子１３ｇのドレインソース間電圧Ｖｄｓが電源４３の供給する電圧にほぼ等しくなると、パワー半導体素子１３ｇは飽和領域での動作に移行する（時刻ｔ８）。
【００８６】
パワー半導体素子１３ｇの動作が飽和領域に移行した後にドレイン電流Ｉｄが遮断されると、パワー半導体素子１３ｇの電気的特性により、ドレイン電流Ｉｄの遮断スピードが緩やかになり、ドレイン電流Ｉｄの変化率（ｄｉ／ｄｔ）が抑制される。その結果、図４中の下段に示すように、パワー半導体素子１３ｇが飽和領域で動作している時刻に相当する時刻ｔ９及び時刻ｔ１０において、パワー半導体素子１３ｇのソース端子Ｓ及びドレイン端子Ｄとの間に印加されるサージ電圧が抑制される。
【００８７】
パワー半導体素子１３ｇが線形領域で動作している時刻ｔ６と、パワー半導体素子１３ｇが飽和領域で動作している時刻ｔ１０とを比較すると、パワー半導体素子１３ｇのドレイン電流Ｉｄは両時刻でほぼ同じ電流値である。しかしながら、パワー半導体素子１３ｇのソース端子Ｓ及びドレイン端子Ｄの間に印加されるサージ電圧は、時刻ｔ１０の方が時刻ｔ６よりもΔＶｓだけ低くなる。したがって、パワー半導体素子１３ｇを線形領域においてターンオフ（オン状態からオフ状態に移行）させるよりも飽和領域においてターンオフさせる方がサージ電圧は抑制される。
【００８８】
以上、図４に示す測定回路４を用いてパワー半導体素子１３ｇに印加されるサージ電圧について説明したが、パワー半導体素子１３ｈに印加されるサージ電圧も同様の現象を生じる。また、図１に示す電力変換装置１に設けられたパワー半導体素子１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆに印加されるサージ電圧も同様の現象を生じる。
【００８９】
このため、本実施形態による保護回路３ａは、パワー半導体素子１３ａのドレイン電流Ｉｄが所定の参照電流よりも大きくなり、かつパワー半導体素子１３ａのドレインソース間電圧Ｖｄｓが所定の参照電圧よりも高くなった場合に、ドレイン電流Ｉｄを遮断するようになっている。所定の参照電流は、例えばパワー半導体素子１３ａのゲート端子Ｇに印加される電圧値に基づいてパワー半導体素子１３ａが飽和領域で動作する飽和電流の電流値よりも所定量だけ小さい値に設定される。当該所定量は、例えばパワー半導体素子の電流特性の素子ばらつきや使用環境の変動による電気的特性の変動を考慮して設定される。また、所定の参照電圧は、例えばコンバータ部１５及び平滑用コンデンサ１６（図１参照）によって生成される直流電圧の電圧値に設定される。これにより、保護回路３ａは、パワー半導体素子１３ａが飽和領域での動作中にパワー半導体素子１３ａのドレイン電流Ｉｄを遮断できる。
【００９０】
パワー半導体素子１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆは、互いに同一の電気的特性を有している。また、パワー半導体素子１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆをオフ状態からオン状態に移行させるためにゲート端子Ｇに印加される電圧は、同一の電圧値に設定されている。このため、保護回路３ｂ，３ｃ，３ｄ，３ｅ，３ｆのそれぞれは、保護回路３ａと同じ参照電流及び参照電圧に設定されている。
【００９１】
＜半導体素子の保護回路の動作＞
次に、本実施形態による半導体素子の保護回路の動作、すなわち半導体素子の保護方法について、保護回路３ａを例にとって図１から図３を再び用いて説明する。なお、保護回路３ｂ，３ｃ，３ｄ，３ｅ，３ｆのそれぞれは、保護回路３ａと同様に動作する。
【００９２】
保護回路３ａは、パワー半導体素子１３ａに流れるドレイン電流（主電流の一例）を検出し、パワー半導体素子１３ａのドレイン端子Ｄ及びソース端子Ｓの間（主端子間の一例）の電圧（すなわち、ドレインソース間電圧）を検出する。保護回路３ａは、検出された主電流（すなわち、パワー半導体素子１３ａのドレイン電流）が所定の参照電流よりも大きく、かつ検出された主端子間の電圧（すなわち、パワー半導体素子１３ａのドレインソース間電圧）が所定の参照電圧よりも高い場合に、パワー半導体素子１３ａに流れる電流を遮断するための遮断信号を出力する。以下、保護回路３ａによるパワー半導体素子１３ａの保護方法についてより具体的に説明する。
【００９３】
図１に示すように、パワー半導体素子１３ａがオン状態になり、かつパワー半導体素子１３ｂがオフ状態になると、パワー半導体素子１３ａに流れるドレイン電流Ｉｄが負荷電流としてモータ負荷１７に供給される。これにより、図２に示すように、電流センサ３１の巻線３１１から出力電流が負荷抵抗３１２に流れる。当該出力電流は、例えば負荷抵抗３１２の電流検出部３５ａに接続された端子から電流検出部３５ａに接続されていない端子に向かって流れる。これにより、電流検出部３５ａには、正の検出電圧Ｖ３１（＞０）が入力される。
【００９４】
電流検出部３５ａは、入力される検出電圧Ｖ３１が正（＞０）の場合、ダイオード３５４ａが非導通状態になる。これにより、増幅器３５１ａの出力端子が増幅器３５６ａの非反転入力端子（＋）から電気的に切り離される。このため、増幅器３５１ａから出力される出力電圧は、電流検出部３５ａが出力する出力電圧Ｖ３５ａには何ら寄与しない。一方、入力される検出電圧Ｖ３１が正（＞０）の場合、増幅器３５６ａの非反転入力端子（＋）には、バイパス抵抗３５５ａを介して検出電圧Ｖ３１が入力される。増幅器３５６ａは電圧フォロワ部として動作するので、増幅器３５６ａから検出電圧Ｖ３１と同電位の出力電圧が出力される。これにより、電流検出部３５ａから検出電圧Ｖ３１と同電位の出力電圧Ｖ３５ａが出力される。
【００９５】
詳細な説明は省略するが、パワー半導体素子１３ａがオフ状態かつパワー半導体素子１３ｂがオン状態の場合、電流センサ３１の巻線３１１には、パワー半導体素子１３ａがオン状態かつパワー半導体素子１３ｂがオフ状態の場合と逆向きの電流が流れる。このため、電流検出部３５ａには、負の検出電圧Ｖ３１（＜０）が入力される。電流検出部３５ａは、入力される検出電圧Ｖ３１が負（＜０）の場合、ダイオード３５３ａが非導通状態となり、ダイオード３５４ａが導通状態となる。これにより、ダイオード３５４ａ、増幅器３５６ａ及び帰還抵抗３５７ａによる負帰還ループが構成される。増幅器３５６ａは、当該帰還ループに含まれているので、電流検出部３５ａの出力電圧Ｖ３５ａには影響しない。本実施形態では、入力抵抗３５２ａと帰還抵抗３５７ａとが同じ抵抗値に設定されている。このため、電流検出部３５ａの出力電圧Ｖ３５ａは、検出電圧Ｖ３１とは絶対値が同一でありかつ正負が逆転した電圧（すなわち性の電圧）となる。したがって、パワー半導体素子１３ａ及びパワー半導体素子１３ｂのオン／オフ状態の組み合わせによらず、電流検出部３５ａの出力電圧Ｖ３５ａは正の電圧となる。
【００９６】
出力電圧Ｖ３５ａは、電流判定部３７１ａの非反転入力端子（＋）に入力される。電流判定部３７１ａは、非反転入力端子（＋）に入力される出力電圧Ｖ３５ａが反転入力端子（−）に入力される第一比較電圧Ｖｃ１よりも低い場合には、電圧レベルが低レベルの出力電圧Ｖ３７１ａを出力する。電力変換装置１が正常に動作している場合、出力電圧Ｖ３５ａは、第一比較電圧Ｖｃ１よりも低くなる。また、モータ負荷１７やその他の箇所で短絡故障が発生したり、モータ負荷１７やその他の箇所が何らかの原因で、パワー半導体素子１３ａに対して設計値よりも重い負荷になったりすると、パワー半導体素子１３ａのドレイン電流Ｉｄが上昇する。その結果、出力電圧Ｖ３５ａが第一比較電圧Ｖｃ１よりも高くなると、電流判定部３７１ａは、電圧レベルが高レベルの出力電圧Ｖ３７１ａを出力する。
【００９７】
一方、パワー半導体素子１３ａがオン状態になり、かつパワー半導体素子１３ｂがオフ状態になると、パワー半導体素子１３ａのソース端子Ｓとドレイン端子Ｄとは接続される。このため、電圧検出部３６ａに設けられた増幅器３６１ａの非反転入力端子（＋）及び反転入力端子（−）には、同電位の電圧が入力される。電圧検出部３６ａは、差動増幅回路として機能する。このため、電圧検出部３６ａの出力電圧Ｖ３６ａは０Ｖとなる。
【００９８】
出力電圧Ｖ３６ａは、電圧判定部３７２ａの非反転入力端子（＋）に入力される。電圧判定部３７２ａは、非反転入力端子（＋）に入力される出力電圧Ｖ３６ａが反転入力端子（−）に入力される第二比較電圧Ｖｃ２よりも低い場合には、電圧レベルが低レベルの出力電圧Ｖ３７２ａを出力する。電力変換装置１が正常に動作している場合、出力電圧Ｖ３６ａは、第二比較電圧Ｖｃ２よりも低くなる。また、モータ負荷１７やその他の箇所で短絡故障が発生したり、モータ負荷１７やその他の箇所が何らかの原因で、パワー半導体素子１３ａに対して設計値よりも重い負荷になったりすると、パワー半導体素子１３ａのドレイン電流Ｉｄが上昇する。その結果、パワー半導体素子１３ａが飽和領域での動作に移行して出力電圧Ｖ３６ａが第二比較電圧Ｖｃ２よりも高くなると、電圧判定部３７２ａは、電圧レベルが高レベルの出力電圧Ｖ３７２ａを出力する。
【００９９】
ＡＮＤゲート３７３ａは、出力電圧Ｖ３７１ａ及び出力電圧Ｖ３７２ａの電圧レベルがいずれも高レベルになった場合に、電圧レベルが高レベルの遮断信号を出力する。第一比較電圧Ｖｃ１は、パワー半導体素子１３ａのドレイン電流Ｉｄの飽和電流よりも所定量だけ小さい値に設定されている。一方、第二比較電圧Ｖｃ２は、パワー半導体素子１３ａが飽和領域で動作可能な電圧（本実施形態では、コンバータ部１５及び平滑用コンデンサ１６によって生成される直流電圧の電圧値）に設定されている。このため、ＡＮＤゲート３７３ａは、パワー半導体素子１３ａが飽和領域での動作に移行した後に、電圧レベルが高レベルの遮断信号をＯＲゲート１１２ａに出力する。一方、ＡＮＤゲート３７３ａは、パワー半導体素子１３ａが飽和領域での動作に移行しない場合には、電圧レベルが高レベルの遮断信号をＯＲゲート１１２ａに出力しない。ＡＮＤゲート３７３ａは、電圧レベルが低レベルの出力信号をＯＲゲート１１２ａに出力する。
【０１００】
ＯＲゲート１１２ａには、ＡＮＤゲート３７３ａが出力する出力信号の他に、動作信号生成部１１１ａが出力する動作信号が入力される。ＯＲゲート１１２ａは、ＡＮＤゲート３７３ａが遮断信号を出力するまでは、動作信号生成部１１１ａが出力する動作信号と同じ電圧レベルの駆動信号をゲート駆動装置１２ａに出力する。これにより、制御部１１は、パワー半導体素子１３ａが異常動作を開始して飽和領域での動作に移行するまでは、動作信号生成部１１１ａが出力する動作信号と同じ駆動信号をゲート駆動装置１２ａに出力する。一方、制御部１１は、パワー半導体素子１３ａが異常動作を開始して飽和領域での動作に移行すると、保護回路３ａが出力する遮断信号と同一の駆動信号をゲート駆動装置１２ａに出力する。
【０１０１】
ゲート駆動装置１２ａは、入力される駆動信号に基づいてパワー半導体素子１３ａを制御する。このため、保護回路３ａがパワー半導体素子１３ａの異常を検出して遮断信号を出力した場合には、ゲート駆動装置１２ａは、パワー半導体素子１３ａのドレイン電流Ｉｄを遮断するためにパワー半導体素子１３ａをオフ状態に移行させる。これにより、保護回路３ａは、パワー半導体素子１３ａが飽和領域で動作しているタイミングでパワー半導体素子１３ａのドレイン電流Ｉｄを遮断できるので、パワー半導体素子１３ａに印加されるサージ電圧をパワー半導体素子１３ａのドレインソース間電圧Ｖｄｓの絶対最大定格の電圧以下（耐圧以下）に抑制できる。
【０１０２】
ところで、パワー半導体素子に印加されるサージ電圧を当該パワー半導体素子のドレインソース間電圧の絶対最大定格の電圧以下に抑制するために、ゲート駆動装置に設けられたゲート抵抗を高くする方法がある。ゲート抵抗を高くすることにより、パワー半導体素子のスイッチングスピード（−ｄｉ／ｄｔ）が遅くなるため、浮遊インダクタンスによって誘起されるサージ電圧が小さくなる。しかしながら、パワー半導体素子のスイッチングスピードを遅くすると、パワー半導体素子の通常動作時のスイッチングスピードも遅くなるという問題が生じる。また、パワー半導体素子のスイッチングスピードを遅くすると、パワー半導体素子のスイッチング損失が増加する。その結果、パワー半導体素子の発熱が大きくなる。パワー半導体素子の発熱が大きくなると、パワー半導体素子を冷却するための冷却体を大型化する必要があるという問題が生じる。さらに、パワー半導体素子のスイッチング損失が増加すると、電力変換装置の変換効率が悪化してしまうという問題が生じる。
【０１０３】
これに対し、本実施形態による半導体素子の保護回路は、パワー半導体素子のスイッチングスピードを遅くしなくても、浮遊インダクタンスによって誘起されるサージ電圧を小さくできる。これにより、パワー半導体素子の過電流対策のために、パワー半導体素子の通常動作時のスイッチングスピードが遅くなってしまうことを防止できる。また、ゲート抵抗を用いたパワー半導体素子の過電流対策を適用した場合と比較して、パワー半導体素子のスイッチングスピードを速くできる。このため、パワー半導体素子のスイッチング損失が防止され、パワー半導体素子を冷却するための冷却体の大型化が防止される。さらに、パワー半導体素子のスイッチング損失が防止されるので、ゲート抵抗を用いたパワー半導体素子の過電流対策を適用した場合と比較して、電力変換装置の変換効率が向上される。
【０１０４】
以上説明したように、本実施形態による半導体素子の保護回路３ａは、パワー半導体素子１３ａに流れるドレイン電流Ｉｄを検出する電流検出部３５ａと、パワー半導体素子１３ａのドレインソース間電圧Ｖｄｓを検出する電圧検出部３６ａと、電流検出部３５ａで検出された主電流（すなわち、ドレイン電流Ｉｄ）が所定の参照電流よりも大きく、かつ電圧検出部３６ａで検出されたドレインソース間電圧Ｖｄｓが所定の参照電圧よりも高い場合に、パワー半導体素子１３ａに流れるドレイン電流Ｉｄを遮断するための遮断信号を生成する遮断信号生成部３７ａとを備えている。
【０１０５】
当該構成を備えた保護回路３ａは、パワー半導体素子１３ａに印加されるサージ電圧を低減して、パワー半導体素子１３ａの破損を防止できる。
【０１０６】
また、保護回路３ｂ，３ｃ，３ｄ，３ｅ，３ｆは、保護回路３ａと同様の構成を有し、同様の機能を発揮することができる。これにより、保護回路３ｂ，３ｃ，３ｄ，３ｅ，３ｆは、保護回路３ａと同様の効果が得られる。
【０１０７】
（変形例）
次に、本実施形態の変形例による半導体素子の保護回路、半導体素子の保護回路を備えた電力変換装置及び半導体素子の保護方法について図７を用いて説明する。本変形例による半導体素子の保護回路に備えられた電流検出部は、半導体素子に内蔵された電流センス部に流れる電流を検出する点に特徴を有している。
【０１０８】
図７に示すように、本変形例におけるパワー半導体素子１８は、電流センス部１８１を有している。電流センス部１８１には、パワー半導体素子１８に流れるドレイン電流Ｉｄの数％（例えば１％）程度に相当する電流が流れるようになっている。電流センス部１８１と基準電位の領域（グランド）との間に負荷抵抗３８を設けられている。電流センス部１８１から流れるドレイン電流Ｉｄの一部が負荷抵抗３８に流れることによって、負荷抵抗３８の両端には電圧が発生する。電流検出部（不図示）は、負荷抵抗３８に発生する電圧に基づいて、パワー半導体素子１８に流れるドレイン電流Ｉｄを検出できる。
【０１０９】
本変形例による電力変換装置は、上記第１実施形態による電力変換装置１に設けられたパワー半導体素子１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆに代えて、パワー半導体素子１８及び負荷抵抗３８を備える。また、パワー半導体素子１８が電力変換装置１に設けられた場合、電流センス部１８１から流れる電流の方向は、各相において同一方向となる。このため、本変形例による保護回路の電流検出部は、負荷抵抗３８に発生する電圧を全波整流する必要がない。このため、本変形例による保護回路の電流検出部は、全波整流回路を構成する増幅器、ダイオード、入力抵抗、バイパス抵抗及び帰還抵抗を有さなくてよい。すなわち、本変形例による保護回路の電流検出部は、図２に示す増幅器３５１ａ、ダイオード３５３ａ，３５４ａ、入力抵抗３５２ａ、バイパス抵抗３５５ａ及び帰還抵抗３５７ａに相当する各電子部品を有さなくてよい。本変形例による保護回路の電流検出部は、電圧フォロワ部を構成する増幅器（図２に示す増幅器３５６ａに相当）の非反転入力端子（＋）に負荷抵抗３８に発生する電圧が入力される構成を有していてもよい。また、本変形例による保護回路の電流検出部は、負荷抵抗３８に発生する電圧を増幅する増幅回路を有し、当該増幅回路の出力電圧を電圧フォロワ部を構成する増幅器（図２に示す増幅器３５６ａに相当）の非反転入力端子（＋）に入力する構成を有していてもよい。
【０１１０】
詳細な説明は省略するが、本変形例による半導体素子の保護方法は、電流センス部１８１から流れる電流に基づいてパワー半導体素子１８に流れる電流を検出し、パワー半導体素子１８の両端電圧を検出する。本変形例による保護回路は、検出された電流が所定の参照電流よりも大きく、かつ検出された両端電圧が所定の参照電圧よりも高い場合に、パワー半導体素子１８に流れる電流を遮断するための遮断信号を出力する。
【０１１１】
本変形例による保護回路は、電流検出部の構成以外は、上記第１実施形態による保護回路３ａと同様の構成を有していてもよい。これにより、本変形例による保護回路は、上記第１実施形態による保護回路３ａと同様の効果が得られる。さらに、本変形例による保護回路を備えた電力変換装置は、上記第１実施形態による電力変換装置１と同様の効果が得られる。
【０１１２】
本発明は、上記実施形態に限らず種々の変形が可能である。
上記実施形態では、パワー半導体素子に流れる電流を検出する電流センサ３１，３２，３３は、２つのパワー半導体素子の接続部とモータ負荷との間に設けられているが、本発明はこれに限られない。例えば、電流センサは、パワー半導体素子のドレイン端子の入力側又はソース端子の出力側に設けられていてもよい。
【０１１３】
上記実施形態による半導体素子の保護回路は、保護対象の半導体素子に流れる電流と両端電圧に基づいて遮断信号を生成するようになっているが、本発明はこれに限られない。例えば、半導体素子の保護回路は、保護対象の半導体素子の電流特性に基づいて遮断信号を生成してもよい。図４中の上段に示すように、半導体素子の電流特性は、線形領域において上昇し、飽和領域では減少する傾向を示す。このため、半導体素子の保護回路は、半導体素子に流れる電流が上昇から減少に切り替わることに基づいて、遮断信号を生成してもよい。
【０１１４】
上記実施形態では、半導体素子の保護回路の保護対象としてパワー半導体素子を例にとって説明したが、半導体素子の保護回路の保護対象は、小信号用の半導体素子（例えばシリコン製の半導体素子）、あるいは絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）であってもよい。
【０１１５】
本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
【符号の説明】
【０１１６】
１  電力変換装置
３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ  保護回路
４  測定回路
１０  インバータ部
１１，４４  制御部
１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ  ゲート駆動装置
１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ，１３ｇ，１３ｈ，１８  パワー半導体素子
１４  三相交流電源
１５  コンバータ部
１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆ，３５３ａ，３５４ａ  ダイオード
１６  平滑用コンデンサ
１７  モータ負荷
３１，３２，３３，３４  電流センサ
３５ａ，３５ｂ，３５ｃ，３５ｄ，３５ｅ，３５ｆ  電流検出部
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３６ｆ  電圧検出部
３７ａ，３７ｂ，３７ｃ，３７ｄ，３７ｅ，３７ｆ  遮断信号生成部
３８，３１２  負荷抵抗
４１  負荷インダクタンス
４２  浮遊インダクタンス
４３  電源
１１１ａ  動作信号生成部
１１２ａ  ＯＲゲート
１２１ａ，１２１ｂ，１２１ｃ，１２１ｄ，１２１ｅ，１２１ｆ  ゲート駆動回路
１２２ａ，１２２ｂ，１２２ｃ，１２２ｄ，１２２ｅ，１２２ｆ，１２２ｇ，１２２ｈ  ゲート抵抗
１８１  電流センス部
３１１  巻線
３５１ａ、３５６，３５６ａ，３６１ａ，ＡＰ１ａ，ＡＰ２ａ  増幅器
３５２ａ，３６２ａ，３６３ａ，３６５ａ  入力抵抗
３５５ａ  バイパス抵抗
３５７ａ，３６４ａ  帰還抵抗
３７１ａ  電流判定部
３７２ａ  電圧判定部
３７３ａ  ＡＮＤゲート
【図１】
2020022269.tif 000003
【図２】
2020022269.tif 000004
【図３】
2020022269.tif 000005
【図４】
2020022269.tif 000006
【図５】
2020022269.tif 000007
【図６】
2020022269.tif 000008
【図７】
2020022269.tif 000009