(57)【要約】【課題】  過剰な信号電荷の排出量の制御を容易にし、高感度なＣＣＤイメージセンサを提供する。【解決手段】  第１の方向に延在し、光入射に応じて信号電荷を発生する転送チャネル領域１４と、転送チャネル領域１４の上に設けられ、第１の方向に直交する第２の方向に延在し、第１の方向に信号電荷を転送する転送電極１６とを備える画素領域１０と、信号電荷が転送される方向の画素領域１０の一端に設けられ、画素領域１０から転送された信号電荷を蓄積する電荷蓄積領域３１と、電荷蓄積領域３１に蓄積された信号電荷のうち、電荷蓄積領域３１に蓄積された過剰な信号電荷を排出する第１のオーバーフロードレイン領域３６と、電荷蓄積領域３１と第１のオーバーフロードレイン領域３６との間に設けられ、過剰な信号電荷の排出量を制御する制御電圧ＶＯＦＧが印加されるオーバーフローゲート電極３５とを備える。【選択図】  図２
2020022041.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に延在し、光入射に応じて信号電荷を発生する転送チャネル領域と、前記転送チャネル領域の上に設けられ、前記第１の方向に直交する第２の方向に延在し、前記第１の方向に前記信号電荷を転送する転送電極とを備える画素領域と、
前記信号電荷が転送される方向の前記画素領域の一端に設けられ、前記画素領域から転送された前記信号電荷を蓄積する電荷蓄積領域と、
前記電荷蓄積領域に蓄積された前記信号電荷のうち、前記電荷蓄積領域に蓄積された過剰な信号電荷を排出する第１のオーバーフロードレイン領域と、
前記電荷蓄積領域と前記第１のオーバーフロードレイン領域との間に設けられ、前記過剰な信号電荷の排出量を制御する制御電圧が印加されるオーバーフローゲート電極と
を備えることを特徴とするＣＣＤイメージセンサ。
【請求項２】
前記オーバーフローゲート電極は、前記電荷蓄積領域と前記第２の方向で隣接する位置に設けられ、
前記第１のオーバーフロードレイン領域は、前記オーバーフローゲート電極と前記第２の方向で隣接する位置に設けられることを特徴とする請求項１に記載のＣＣＤイメージセンサ。
【請求項３】
前記制御電圧を制御する外部端子を備えることを特徴とする請求項１又は請求項２に記載のＣＣＤイメージセンサ。
【請求項４】
前記第１の方向に延在し、前記第２の方向で前記転送チャネル領域と隣接する第１のオーバーフローゲート領域と、
前記第１の方向に延在し、前記第２の方向で前記第１のオーバーフローゲート領域と隣接し、前記第１のオーバーフローゲート領域を介して、前記転送チャネル領域の過剰な信号電荷を排出する第２のオーバーフロードレイン領域と
を備えることを特徴とする請求項１から請求項３のいずれか一項に記載のＣＣＤイメージセンサ。
【請求項５】
前記オーバーフローゲート電極により制御される前記電荷蓄積領域の電荷容量の飽和レベルは、前記第１のオーバーフローゲート領域により制御される前記転送チャネル領域の電荷容量の飽和レベルより小さいことを特徴とする請求項４に記載のＣＣＤイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤイメージセンサに関する。
【背景技術】
【０００２】
従来のＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサは、光入射に応じて信号電荷を発生する転送チャネル領域と、転送チャネル領域上に絶縁膜を介して設けられ、信号電荷を転送する複数の転送電極と、転送チャネル領域間を電気的に分離する画素分離領域と、画素分離領域と転送チャネル領域とが隣接する側とは反対側で転送チャネル領域と隣接するオーバーフローゲート領域と、オーバーフローゲート領域に隣接するオーバーフロードレイン領域を有している。
【０００３】
上記のように構成される従来のＣＣＤイメージセンサは、光の入射により転送チャネル領域に信号電荷が生成され、複数の転送電極に電圧を印加することにより、転送チャネル領域内の信号電荷が出力部へ転送される。
【０００４】
オーバーフローゲート領域及びオーバーフロードレイン領域は、過剰な光がＣＣＤイメージセンサに入射された場合に発生する過剰な信号電荷を排出するために設けられる。オーバーフローゲート領域は、画素分離領域よりもＰ型の不純物濃度が低く、オーバーフローゲート領域上に設けられる転送電極とともにオーバーフローゲートとして機能する。転送電極に電圧を印加することにより、転送チャネル領域の過剰な信号電荷は、オーバーフローゲート領域を介して、オーバーフロードレイン領域に排出される。転送電極に印加される電圧を制御することにより、オーバーフロードレイン領域に排出される過剰な信号電荷の排出量が制御される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２５８１５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のＣＣＤイメージセンサは、転送電極によって、転送チャネル領域の信号電荷の転送の動作制御と、オーバーフロードレイン領域への過剰な信号電荷の排出量の制御の両方が行われ、過剰な信号電荷の排出量の制御は、転送電極の本来の機能である信号電荷の転送動作に依存する。そのため、転送電極による過剰な信号電荷の排出量の制御が困難になる問題点があった。
【０００７】
そこで、本発明は、このような従来技術の問題点を解決すべくなされたものであって、過剰な信号電荷の排出量の制御を容易にし、高感度なＣＣＤイメージセンサを提供することを目的とする。
【課題を解決するための手段】
【０００８】
以上の目的を達成するために、本発明のＣＣＤイメージセンサは、第１の方向に延在し、光入射に応じて信号電荷を発生する転送チャネル領域と、転送チャネル領域の上に設けられ、第１の方向に直交する第２の方向に延在し、第１の方向に信号電荷を転送する転送電極と、を備える画素領域と、信号電荷が転送される方向の画素領域の一端に設けられ、画素領域から転送された信号電荷を蓄積する電荷蓄積領域と、電荷蓄積領域に蓄積された信号電荷のうち、電荷蓄積領域に蓄積された過剰な信号電荷を排出する第１のオーバーフロードレイン領域と、電荷蓄積領域と第１のオーバーフロードレイン領域との間に設けられ、過剰な信号電荷の排出量を制御する制御電圧が印加されるオーバーフローゲート電極とを備える。
【発明の効果】
【０００９】
以上のように構成された本発明のＣＣＤイメージセンサは、電荷蓄積領域に蓄積された過剰な信号電荷を排出する第１のオーバーフロードレイン領域と、過剰な信号電荷の排出量を制御する制御電圧が印加されるオーバーフローゲート電極とを設けることにより、過剰な信号電荷の排出量の制御を容易にし、高感度なＣＣＤイメージセンサを提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１であるＣＣＤイメージセンサの全体構成を示す平面図。
【図２】本発明の実施の形態１であるＣＣＤイメージセンサの一部の構成を示す平面図。
【図３】本発明の実施の形態１であるＣＣＤイメージセンサの図２の切断線Ａ−Ａから見た断面図。
【図４】本発明の実施の形態１であるＣＣＤイメージセンサの図２の切断線Ｂ−Ｂから見た断面図。
【図５】本発明の実施の形態１であるＣＣＤイメージセンサの図２の切断線Ｃ−Ｃから見た断面図。
【図６】本発明の実施の形態１であるＣＣＤイメージセンサの電荷蓄積領域の電荷容量の変化を示す模式図。
【図７】本発明の実施の形態２であるＣＣＤイメージセンサの一部の構成を示す平面図。
【図８】本発明の実施の形態２であるＣＣＤイメージセンサの図７の切断線Ｄ−Ｄから見た断面図。
【図９】本発明の実施の形態２であるＣＣＤイメージセンサの各部の電荷容量の飽和レベルを示す模式図。
【発明を実施するための形態】
【００１１】
はじめに、この発明のＣＣＤイメージセンサの構成について、図面を参照しながら説明する。なお、図は模式的なものであり、機能又は構造を概念的に説明するものである。また、以下に示す実施の形態により本発明が限定されるものではない。特記する場合を除いて、ＣＣＤイメージセンサの基本構成は全ての実施の形態において共通である。また、同一の符号を付したものは、同一又はこれに相当するものであり、このことは明細書の全文において共通する。
【００１２】
ここで、各実施の形態の説明において、平面図を見て上下方向を第１の方向である垂直方向とし、第１の方向である垂直方向に直交する方向、つまり、平面図を見て左右方向を第２の方向である水平方向として説明を行う。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１であるＣＣＤイメージセンサの全体構成を示す平面図である。
【００１４】
図１に示すように、本実施の形態であるＣＣＤイメージセンサは、画素領域１０と、駆動回路２０と、電荷蓄積部３０と、出力回路４０とを備える。
【００１５】
画素領域１０は、図１に示すように、光入射に応じて信号電荷を発生する光電変換部である画素１２が二次元にアレイ状に配列されている領域である。ここで、図１では、画素１２を二次元にアレイ状に配列する例を示しているが、一次元に画素１２を配列しても構わない。
【００１６】
駆動回路２０は、画素領域１０の水平方向の一端に隣接し接続される。駆動回路２０は、画素１２に発生した信号電荷を垂直方向に電荷蓄積部３０まで転送するため、後述する転送電極１６を駆動する回路である。
【００１７】
電荷蓄積部３０は、駆動回路２０により駆動制御される転送電極１６により、垂直方向に転送された信号電荷を蓄積する領域である。電荷蓄積部３０は、信号電荷が転送される垂直方向の画素領域１０の一端に設けられ、画素領域１０の画素１２の列ごとに転送された信号電荷をそれぞれ蓄積することができる。
【００１８】
また、電荷蓄積部３０は、後述する電荷蓄積部３０のオーバーフローゲート電極３５の電圧を制御するための外部端子ＥＸＴを備える。外部端子ＥＸＴは、オーバーフローゲート電極３５の電圧を外部から制御することができる。
【００１９】
ここで、外部から制御するとは、本実施の形態であるＣＣＤイメージセンサが設けられるチップ外から制御することを意味し、例えば、チップ外に設けられる電源回路から外部電圧が外部端子ＥＸＴに入力され、オーバーフローゲート電極３５の電圧が制御される。
【００２０】
出力回路４０は、電荷蓄積部３０に蓄積された画素１２の信号電荷を電圧に変換し、アナログ−デジタル変換を行い、デジタル信号として、被写体の撮像画の信号を出力する回路である。出力回路４０は、例えば、水平ＣＣＤ４２、ＦＤ（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ）アンプ４４、出力アンプ４６、ＡＤＣ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｅｔｅｒ）４８とを備える。
【００２１】
水平ＣＣＤ４２は、画素領域１０の画素１２の列ごとに電荷蓄積部３０に蓄積された信号電荷を水平方向に転送するものであり、転送された信号電荷はＦＤアンプ４４に出力される。
【００２２】
ＦＤアンプ４４は、水平ＣＣＤ４２から転送された信号電荷を電圧に変換するものであり、電圧変換された信号電荷は出力アンプ４６に出力される。
【００２３】
出力アンプ４６は、ＦＤアンプ４４により電圧変換された信号電荷に対応する電圧を増幅するものであり、増幅された電圧はＡＤＣ４８に出力される。
【００２４】
ＡＤＣ４８は、ＦＤアンプ４４により電圧変換され、出力アンプ４６により増幅された信号電荷に対応する電圧をアナログ信号からデジタル信号に変換するものである。ＡＤＣ４８によりアナログ−デジタル変換された信号電荷に対応するデジタル信号は、例えば、ＣＣＤイメージセンサが設けられるチップ外に出力され、別チップに設けられる不図示の信号処理回路に入力される。
【００２５】
ここで、水平ＣＣＤ４２から転送された信号電荷を電圧に変換するものとして、ＦＤアンプ４４を例に説明したが、必ずしもこれに限定されず、水平ＣＣＤ４２から転送された信号電荷を電圧に変換する回路であれば、ＦＤアンプ４４以外の他の回路を用いても構わない。
【００２６】
また、出力アンプ４６にＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）回路等のノイズを除去する機能を持たせても構わない。
【００２７】
次に、本実施の形態であるＣＣＤイメージセンサの詳細な構成について説明を行う。
【００２８】
図２は、本実施の形態であるＣＣＤイメージセンサの一部の構成を示す平面図であり、本実施の形態であるＣＣＤイメージセンサの画素領域１０と電荷蓄積部３０との境界付近の平面図である。図３は、本実施の形態であるＣＣＤイメージセンサの図２の切断線Ａ−Ａから見た断面図である。図４は、本実施の形態であるＣＣＤイメージセンサの図２の切断線Ｂ−Ｂから見た断面図である。図５は、本実施の形態であるＣＣＤイメージセンサの図２の切断線Ｃ−Ｃから見た断面図である。
【００２９】
図２に示すように、本実施の形態であるＣＣＤイメージセンサの画素領域１０は、太字で囲った領域を一つの画素１２とし、転送チャネル領域１４と、転送電極１６と、画素分離領域５０とを備える。図２に示す画素１２は、図１で示した画素１２が列方向に複数配列され、一番端に設けられる電荷蓄積部３０に隣接する画素である。
【００３０】
転送チャネル領域１４は、図２に示すように、画素領域１０内を垂直方向に延在し、転送電極１６を透過し、光入射に応じて信号電荷を発生する領域である。転送チャネル領域１４は、図３に示すように、例えば、第２導電型であるＰ型の不純物濃度を有するＰ型シリコン基板からなる半導体基板１に形成され、第１導電型であるＮ型の不純物濃度を有する不純物領域である。
【００３１】
転送電極１６は、図２から図４に示すように、下部転送電極１６ａ，１６ｃ及び上部転送電極１６ｂ，１６ｄを有する。下部転送電極１６ａ，１６ｃは、例えば、ポリシリコンからなり、転送チャネル領域１４の上に、例えば、シリコン酸化膜のようなゲート絶縁膜６０を介して設けられ、画素領域１０内を水平方向に延在する。上部転送電極１６ｂ，１６ｄは、例えば、ポリシリコンからなり、転送チャネル領域１４の上に、例えば、シリコン酸化膜のようなゲート絶縁膜６２を介して設けられ、画素領域１０内を水平方向に延在する。
【００３２】
ここで、図４は、上部転送電極１６ｄの水平方向の断面図を示しているが、上部転送電極１６ｂも同様の断面図となる。また、下部転送電極１６ａ，１６ｃについては、ゲート絶縁膜６２がゲート絶縁膜６０に置き換わる以外は同様の断面図となる。
【００３３】
図２に示すように、下部転送電極１６ａ，１６ｃには、駆動回路２０から制御信号φ１，φ３がそれぞれ入力され、上部転送電極１６ｂ，１６ｄには、駆動回路２０から制御信号φ２，φ４がそれぞれ入力される。下部転送電極１６ａ，１６ｃ及び上部転送電極１６ｂ，１６ｄは、制御信号φ１〜φ４を駆動回路２０により制御することにより、光入射に応じて転送チャネル領域１４に発生した信号電荷を電荷蓄積部３０へ垂直方向に転送する。
【００３４】
画素分離領域５０は、図２及び図４に示すように、転送チャネル領域１４と水平方向に隣接する画素１２の転送チャネル領域１４とを電気的に分離する領域である。画素分離領域５０は、転送チャネル領域１４に水平方向に隣接し、転送チャネル領域１４に沿って垂直方向に延在する。画素分離領域５０は、例えば、半導体基板１に形成され、Ｐ型の不純物濃度を有する不純物領域である。
【００３５】
ここで、図２では、太線で示した領域を一つの画素１２、つまり、制御信号φ１〜φ４が下部転送電極１６ａ，１６ｃ及び上部転送電極１６ｂ，１６ｄを制御する４相の構成を例に説明を行ったが、例えば、２相又は３相等の他の相数で信号電荷を垂直方向に転送する構成でも構わない。
【００３６】
また、転送電極１６の上方には、図３及び図４に示すように、表面を平坦化するために、例えば、シリコン酸化膜のような絶縁膜６４が設けられる。
【００３７】
次に、電荷蓄積部３０は、図２及び図５に示すように、電荷蓄積領域３１と、電荷蓄積ゲート電極３２と、電荷制御ゲート電極３３とを備える。
【００３８】
電荷蓄積領域３１は、図２、図３及び図５に示すように、垂直方向に延在する転送チャネル領域１４の垂直方向の一端に設けられ、転送チャネル領域１４から転送されてきた信号電荷を蓄積する領域である。電荷蓄積領域３１は、転送チャネル領域１４と隣接する一端から垂直方向に水平ＣＣＤ４２まで延在している。また、電荷蓄積領域３１は、図５に示すように、例えば、半導体基板１に設けられ、Ｎ型の不純物濃度を有する不純物領域であり、本実施の形態では、転送チャネル領域１４の不純物濃度と同じＮ型の不純物濃度を有する。
【００３９】
電荷蓄積ゲート電極３２は、例えば、下部転送電極１６ａ，１６ｃと同じポリシリコンからなり、図２、図３及び図５に示すように、上部転送電極１６ｄと垂直方向に隣接する位置に、電荷蓄積領域３１の上にゲート絶縁膜６０を介して設けられる。電荷蓄積ゲート電極３２には、制御信号φＳＴが入力される。
【００４０】
電荷制御ゲート電極３３は、例えば、上部転送電極１６ｂ，１６ｄと同じポリシリコンからなり、図２、図３及び図５に示すように、電荷蓄積ゲート電極３２と垂直方向に隣接する位置に、電荷蓄積領域３１の上にゲート絶縁膜６２を介して設けられる。電荷制御ゲート電極３３には、制御信号φＳＣが入力される。
【００４１】
電荷蓄積ゲート電極３２及び電荷制御ゲート電極３３は、それぞれに入力される制御信号φＳＴ，φＳＣにより、転送チャネル領域１４から転送され、電荷蓄積領域３１に蓄積された信号電荷を水平ＣＣＤ４２へ転送することができる。
【００４２】
さらに、電荷蓄積部３０は、図２及び図５に示すように、オーバーフローゲート領域３４と、オーバーフローゲート電極３５と、オーバーフロードレイン領域３６とを備える。
【００４３】
オーバーフローゲート領域３４は、図２及び図５に示すように、電荷蓄積領域３１に水平方向に隣接する位置に設けられる。オーバーフローゲート領域３４は、例えば、半導体基板１に設けられ、Ｎ型の不純物濃度を有する不純物領域であり、本実施の形態では、転送チャネル領域１４の不純物濃度と同じＮ型の不純物濃度を有する。
【００４４】
オーバーフローゲート電極３５は、例えば、上部転送電極１６ｂ，１６ｄと同じポリシリコンからなり、図２及び図５に示すように、電荷蓄積ゲート電極３２と水平方向に隣接する位置に、オーバーフローゲート領域３４の上にゲート絶縁膜６２を介して設けられる。オーバーフローゲート電極３５には、外部端子ＥＸＴで制御可能な制御電圧ＶＯＦＧが入力される。
【００４５】
オーバーフロードレイン領域３６は、オーバーフローゲート領域３４と水平方向に隣接する位置に設けられる。オーバーフロードレイン領域３６は、例えば、半導体基板１に設けられ、Ｎ型の不純物濃度を有する不純物領域であり、本実施の形態では、転送チャネル領域１４の不純物濃度と同じＮ型の不純物濃度を有する。また、オーバーフロードレイン領域３６には、制御電圧ＶＯＦＤが印可される。
【００４６】
本実施の形態では、制御電圧ＶＯＦＧをオーバーフローゲート電極３５に印加し、オーバーフローゲート電極３５を制御することにより、オーバーフローゲート領域３４を介して、電荷蓄積領域３１に蓄積された過剰な信号電荷をオーバーフロードレイン領域３６へ排出することができる。詳細は後述で説明を行う。
【００４７】
上述のように構成される電荷蓄積部３０の隣接する位置には、図２及び図５に示すように、画素領域１０から延在してきた画素分離領域５０が設けられ、隣接する画素１２の列に対応する電荷蓄積部３０と水平方向に電気的に分離する。
【００４８】
また、電荷蓄積ゲート電極３２及びオーバーフローゲート電極３５の上方には、図５に示すように、表面を平坦化するための絶縁膜６４が設けられる。
【００４９】
以上より、本実施の形態であるＣＣＤイメージセンサは構成される。
【００５０】
ここで、本実施の形態では、転送チャネル領域１４、電荷蓄積領域３１、オーバーフローゲート領域３４及びオーバーフロードレイン領域３６をＮ型の同じ不純物濃度を有する不純物領域として説明したが、各不純物領域の導電型及び不純物濃度は、本発明を逸脱しない範囲で、適宜、変更可能である。
【００５１】
次に、本実施の形態であるＣＣＤイメージセンサの動作について、説明を行う。
【００５２】
本実施の形態であるＣＣＤイメージセンサに光が入射されると、転送チャネル領域１４に入射光に対応する信号電荷が発生する。その後、駆動回路２０から転送電極１６ａ〜１６ｄに入力される制御信号φ１〜φ４を制御することより、転送チャネル領域１４に発生した信号電荷を行ごとに垂直方向に電荷蓄積部３０へ転送する。
【００５３】
そして、転送チャネル領域１４から転送された信号電荷は、電荷蓄積部３０の電荷蓄積領域３１に蓄積される。その後、制御信号φＳＴ，φＳＣを制御することにより、電荷蓄積ゲート電極３２及び電荷制御ゲート電極３３を駆動させ、電荷蓄積領域３１に蓄積された信号電荷を水平ＣＣＤ４２に転送する。
【００５４】
このとき、本実施の形態であるＣＣＤイメージセンサは、上述した通り、電荷蓄積部３０にオーバーフローゲート領域３４、オーバーフローゲート電極３５及びオーバーフロードレイン領域３６を備えるため、電荷蓄積領域３１に蓄積された信号電荷のうち、過剰な信号電荷は、オーバーフローゲート電極３５を制御することにより、オーバーフローゲート領域３４を介して、オーバーフロードレイン領域３６に排出させることができる。
【００５５】
また、オーバーフローゲート電極３５は、制御電圧ＶＯＦＧにより制御され、制御電圧ＶＯＦＧは外部端子ＥＸＴから制御可能であるため、制御電圧ＶＯＦＧの電圧値により電荷蓄積領域３１に蓄積できる電荷容量を変化させ、過剰な信号電荷の排出量を調整することができる。詳細は後述で説明を行う。
【００５６】
そして、水平ＣＣＤ４２により、水平ＣＣＤ４２に転送された信号電荷は水平方向に転送され、ＦＤアンプ４４により水平ＣＣＤ４２から転送された信号電荷は電圧に変換され、出力アンプ４６を経て、ＡＤＣ４８により信号電荷に対応する電圧はアナログ−デジタル変換が行われ、デジタル信号として、被写体の撮像画の信号がＡＤＣ４８からＣＣＤイメージセンサが設けられるチップ外に出力される。ＣＣＤイメージセンサのチップ外に出力されたデジタル信号は、例えば、別チップに設けられる不図示の信号処理回路に入力され、信号処理が行われる。
【００５７】
次に、本実施の形態であるＣＣＤイメージセンサの詳細な動作について、説明を行う。図６は、本実施の形態であるＣＣＤイメージセンサの電荷蓄積領域３１に蓄積できる電荷容量の変化を示す模式図であり、電荷蓄積ゲート電極３２の制御信号φＳＴに１０Ｖ、オーバーフロードレイン領域３６に制御電圧１５Ｖを印加し、オーバーフローゲート電極３５の制御電圧ＶＯＦＧに印加する電圧を（ａ）０Ｖ、（ｂ）３Ｖ、（ｃ）７Ｖと変化させた場合の電荷蓄積領域３１に蓄積できる電荷容量を示している。
【００５８】
図６に示すように、画素分離領域５０は、Ｐ型の不純物領域であり、電荷蓄積領域３１よりも高いポテンシャル障壁を有するため、電荷蓄積領域３１に蓄積される電荷容量は、制御信号φＳＴと制御電圧ＶＯＦＧとの間の電位差に対応するポテンシャル障壁で決まり、斜線で示した領域の上部まで信号電荷の蓄積が可能である。電荷蓄積領域３１に蓄積可能な電荷容量を超えた過剰な信号電荷は、オーバーフローゲート領域３４を介して、オーバーフロードレイン領域３６に排出される。
【００５９】
そのため、図６の（ａ）の制御電圧ＶＯＦＧ＝０Ｖの場合、電荷蓄積領域３１に蓄積可能な電荷容量は、図６の（ａ）から（ｃ）の中で最大の電荷容量を有し、図６の（ｂ）の制御電圧ＶＯＦＧ＝３Ｖの場合、図６の（ａ）から（ｃ）の中で中間の電荷容量を有し、図６の（ｃ）の制御電圧ＶＯＦＧ＝７Ｖの場合、図６の（ａ）から（ｃ）の中で最小の電荷容量を有する。
【００６０】
したがって、本実施の形態であるＣＣＤイメージセンサは、オーバーフローゲート電極３５の制御電圧ＶＯＦＧの電圧値を制御することにより、電荷蓄積領域３１に蓄積可能な電荷容量を制御することができ、電荷蓄積領域３１の過剰な信号電荷の排出量を制御することができる。
【００６１】
また、本実施の形態であるＣＣＤイメージセンサは、外部端子ＥＸＴが内部配線を経てオーバーフローゲート電極３５に直接接続される。そのため、外部の電源回路で生成された外部電圧が外部端子ＥＸＴから入力されることにより、制御電圧ＶＯＦＧの電圧値の制御を直接行うことができる。本実施の形態では、外部の電源回路で生成された任意の範囲の外部電圧、例えば、０Ｖから７Ｖの外部電圧が外部端子ＥＸＴに入力され、直接、オーバーフローゲート電極３５の制御を行うことができる。
【００６２】
ここで、外部電圧は、所定の範囲で設定可能な場合だけではなく、予め決められた複数の電圧値、例えば、図６のように、３つの電圧値のみが入力可能で、外部から任意に選択して電圧値を変更しても構わない。また、ＣＣＤイメージセンサの同一チップ内に電源回路を有するような場合であれば、オーバーフローゲート電極３５に入力される電圧値を決める制御信号を外部端子ＥＸＴから入力し、その制御信号に基づいて内部の電源回路によりオーバーフローゲート電極３５に入力される電圧を生成しても構わない。
【００６３】
また、本実施の形態では、オーバーフロードレイン領域３６に印加される制御電圧ＶＯＦＤを１５Ｖとして説明を行ったが、オーバーフロードレイン領域３６へ過剰な信号電荷が排出されるように、深いポテンシャルレベルを有すればよく、制御電圧ＶＯＦＤの電圧値は１５Ｖに限られず、適宜、設定可能である。
【００６４】
次に、本実施の形態であるＣＣＤイメージセンサの効果について、説明を行う。
【００６５】
上述で説明したように、本実施の形態であるＣＣＤイメージセンサは、電荷蓄積部３０にオーバーフローゲート領域３４、オーバーフローゲート電極３５及びオーバーフロードレイン領域３６を備えるため、電荷蓄積領域３１に蓄積された信号電荷のうち、過剰な信号電荷は、オーバーフローゲート電極３５を制御することにより、オーバーフローゲート領域３４を介して、オーバーフロードレイン領域３６に排出させることができる。オーバーフローゲート電極３５は、制御電圧ＶＯＦＧにより制御され、制御電圧ＶＯＦＧは外部端子ＥＸＴから制御可能であるため、制御電圧ＶＯＦＧの電圧値により電荷蓄積領域３１に蓄積できる電荷容量を変化させ、過剰な信号電荷の排出量を調整することができる。
【００６６】
そのため、従来では、画素領域内にオーバーフローゲート領域及びオーバーフロードレイン領域を備え、転送電極により過剰な信号電荷の排出量を制御していたため、信号電荷の転送動作に依存し、過剰な信号電荷の排出量の制御を困難にしていたが、本実施の形態であるＣＣＤイメージセンサは、オーバーフローゲート電極３５の電圧を制御することにより、電荷蓄積領域３１に蓄積された過剰な信号電荷をオーバーフロードレイン領域３６へ排出することができ、過剰な信号電荷の排出量の制御が容易になる。つまり、本実施の形態であるＣＣＤイメージセンサは、過剰な信号電荷の排出量を転送電極の動作に依存せず、制御電圧ＶＯＦＧにより制御することができる。そのため、オーバーフローゲート電極３５の電圧制御により、最適な信号電荷の排出量を設定することができるため、従来に比べ、ブルーミング等のノイズをさらに除去することができ、高感度なＣＣＤイメージセンサを提供することができる。
【００６７】
また、制御電圧ＶＯＦＧは外部端子ＥＸＴから制御可能であり、制御電圧ＶＯＦＧの電圧値により電荷蓄積領域３１に蓄積できる電荷容量を変化させることができるため、製造ばらつきに応じて、製品ごとに過剰な信号電荷の排出量を制御することができ、ブルーミング等のノイズを減らした高感度なＣＣＤイメージセンサを提供することができる。
【００６８】
また、制御電圧ＶＯＦＧは外部端子ＥＸＴから制御可能であるため、ＡＤＣ４８等の出力回路４０の仕様を変更したとしても、制御電圧ＶＯＦＧの電圧値により電荷蓄積領域３１に蓄積できる電荷容量を変化させ、ＡＤＣ４８等の出力回路４０の仕様に合わせて、水平ＣＣＤ４２へ転送する信号電荷量を調整することができる。そのため、ＡＤＣ４８等の出力回路４０の仕様に合わせて、画素領域１０の設計を見直す必要がなく、容易にＣＣＤイメージセンサを設計することが可能である。
【００６９】
また、従来のＣＣＤイメージセンサでは、画素領域から転送されてくる信号電荷の電荷容量に合わせて、水平ＣＣＤ等の出力回路が蓄積可能な信号電荷の電荷容量を決める必要があり、半導体製造プロセスによる高い作りこみ精度が求められていたが、本実施の形態であるＣＣＤイメージセンサは、制御電圧ＶＯＦＧの電圧値により電荷蓄積領域３１に蓄積できる電荷容量を変化させることができるため、画素領域１０と水平ＣＣＤ４２等の出力回路４０との間の半導体製造プロセスによる作りこみ精度を緩和することができ、製造の容易化及び歩留まりを向上させることができ、製造コストを低減させることができる。
【００７０】
また、従来のＣＣＤイメージセンサでは、画素領域内にオーバーフローゲート領域及びオーバーフロードレイン領域を設けていたため、画素領域内の光入射に応じて信号電荷を発生する領域を小さくしてしまっていたが、本実施の形態であるＣＣＤイメージセンサは、オーバーフローゲート領域３４、オーバーフローゲート電極３５及びオーバーフロードレイン領域３６を電荷蓄積部３０内に設けているため、画素領域１０内の光入射に応じて信号電荷を発生する領域を従来に比べ広くすることができ、高感度なＣＣＤイメージセンサを提供することができる。
【００７１】
以上より、本実施の形態であるＣＣＤイメージセンサは、電荷蓄積領域に蓄積された過剰な信号電荷を排出する第１のオーバーフロードレイン領域と、過剰な信号電荷の排出量を制御する制御電圧が印加されるオーバーフローゲート電極とを設けることにより、電荷蓄積領域に蓄積された過剰な信号電荷をオーバーフロードレイン領域へ排出することができるため、過剰な信号電荷の排出量の制御を容易にし、高感度なＣＣＤイメージセンサを提供することができる。
【００７２】
ここで、本実施の形態であるＣＣＤイメージセンサでは、水平ＣＣＤ４２及びＦＤアンプ４４を用いた出力回路４０を例に説明を行ったが、画素領域１０の画素１２の列ごとにＦＤアンプ等の電荷−電圧変換部等の出力回路を設け、画素１２の列ごとに信号電荷を出力する構成でも構わない。
【００７３】
実施の形態２．
本発明の実施の形態２であるＣＣＤイメージセンサは、実施の形態１と異なり、転送チャネル領域と画素分離領域との間に垂直方向に延在するオーバーフローゲート領域及びオーバーフロードレイン領域を備える。その他の同一符号を付した部分については、実施の形態１であるＣＣＤイメージセンサと同様に構成されるため、説明は省略する。
【００７４】
図７は、本実施の形態であるＣＣＤイメージセンサの一部の構成を示す平面図であり、本実施の形態であるＣＣＤイメージセンサの画素領域１０と電荷蓄積部３０との境界付近の平面図である。図８は、本実施の形態であるＣＣＤイメージセンサの図７の切断線Ｄ−Ｄから見た断面図である。
【００７５】
図７及び図８に示すように、本実施の形態であるＣＣＤイメージセンサは、画素領域１０内の転送チャネル領域１４と画素分離領域５０との間に垂直方向に延在するオーバーフローゲート領域７０及びオーバーフロードレイン領域７２を備える。
【００７６】
オーバーフローゲート領域７０は、図７に示すように、転送チャネル領域１４に水平方向に隣接する位置に設けられ、転送チャネル領域１４に沿って垂直方向に延在する。オーバーフローゲート領域７０は、図８に示すように、例えば、半導体基板１の転送チャネル領域１４に隣接する位置に設けられ、Ｐ型の不純物濃度を有する不純物領域である。オーバーフローゲート領域７０のＰ型の不純物濃度は、画素分離領域５０のＰ型の不純物濃度よりも低い。
【００７７】
オーバーフロードレイン領域７２は、図７に示すように、オーバーフローゲート領域７０と画素分離領域５０との間に隣接して設けられ、オーバーフローゲート領域７０に沿って垂直方向に延在する。オーバーフロードレイン領域７２は、図８に示すように、例えば、半導体基板１のオーバーフローゲート領域７０に隣接する位置に設けられ、Ｎ型の不純物濃度を有する不純物領域である。オーバーフロードレイン領域７２は、転送チャネル領域１４に発生した過剰な信号電荷を排出するため、転送チャネル領域１４のＮ型の不純物濃度よりも高濃度のＮ型の不純物濃度を有する。
【００７８】
次に、本実施の形態であるＣＣＤイメージセンサの動作について、説明を行う。
【００７９】
本実施の形態であるＣＣＤイメージセンサに光が入射されると、転送チャネル領域１４に入射光に対応する信号電荷が発生する。このとき、例えば、転送チャネル領域１４の電荷容量を超える強い光が入射した場合、本実施の形態であるＣＣＤイメージセンサは、画素領域１０内にオーバーフローゲート領域７０及びオーバーフロードレイン領域７２を備えるため、転送チャネル領域１４の電荷容量を超えた過剰な信号電荷は、転送電極１６を制御することにより、オーバーフローゲート領域７０を介して、オーバーフロードレイン領域７２へ排出される。
【００８０】
それと同時に、過剰な信号電荷が排出された残りの信号電荷は、実施の形態１と同様、垂直方向に転送チャネル領域１４から電荷蓄積部３０へ転送される。それ以降の動作については、実施の形態１と同様であるため、説明は省略する。
【００８１】
つまり、本実施の形態であるＣＣＤイメージセンサは、画素領域１０内のオーバーフローゲート領域７０及びオーバーフロードレイン領域７２が、転送チャネル領域１４の電荷容量を超える強い光が入射した場合のブルーミング等のノイズを除去する機能を果たし、電荷蓄積部３０内のオーバーフローゲート領域３４、オーバーフローゲート電極３５及びオーバーフロードレイン領域３６は、転送チャネル領域１４の電荷容量及び後段の出力回路４０の電荷容量に応じて、制御電圧ＶＯＦＧの制御により、電荷蓄積領域３１に蓄積できる電荷容量の制御を行う機能を果たす。
【００８２】
そのため、画素領域１０内の過剰な信号電荷の排出量の方が大きく設定する必要があり、画素領域１０内のオーバーフローゲート領域７０及びオーバーフロードレイン領域７２により決まる転送チャネル領域１４の電荷容量の飽和レベルは、電荷蓄積部３０内のオーバーフローゲート領域３４、オーバーフローゲート電極３５及びオーバーフロードレイン領域３６により決まる電荷蓄積領域３１の電荷容量の飽和レベルよりも大きくなる。言い換えると、オーバーフローゲート電極３５により制御される電荷蓄積領域３１の電荷容量の飽和レベルは、オーバーフローゲート領域７０により制御される転送チャネル領域１４の電荷容量の飽和レベルより小さくなる。
【００８３】
次に、本実施の形態であるＣＣＤイメージセンサの効果について、説明を行う。図９は、本実施の形態であるＣＣＤイメージセンサの各部の電荷容量の飽和レベルを示す模式図である。
【００８４】
上述で説明した通り、本実施の形態であるＣＣＤイメージセンサは、電荷蓄積部３０にオーバーフローゲート領域３４、オーバーフローゲート電極３５及びオーバーフロードレイン領域３６を備えるのに加え、画素領域１０内の転送チャネル領域１４と画素分離領域５０との間に垂直方向に延在するオーバーフローゲート領域７０及びオーバーフロードレイン領域７２を備える。
【００８５】
そのため、本実施の形態であるＣＣＤイメージセンサは、実施の形態１と同様、電荷蓄積領域３１に蓄積された過剰な信号電荷をオーバーフロードレイン領域３６へ排出することができるため、過剰な信号電荷の排出量の制御を容易にし、さらに、画素領域１０内のオーバーフローゲート領域７０及びオーバーフロードレイン領域７２により、実施の形態１に比べ、さらにブルーミング等のノイズを除去することができ、さらに高感度なＣＣＤイメージセンサを提供することができる。
【００８６】
また、従来では、画素領域内のオーバーフローゲート領域及びオーバーフロードレイン領域により、転送チャネル領域の電荷容量を超える強い光が入射した場合、ブルーミング等のノイズを除去することができるものの、電荷蓄積部以降の各部の電荷容量を転送チャネル領域の電荷容量の飽和レベルに合わせて、設計しなければならず、半導体製造プロセスに高い精度が求められていた。
【００８７】
しかしながら、本実施の形態であるＣＣＤイメージセンサは、画素領域１０内のオーバーフローゲート領域７０及びオーバーフロードレイン領域７２により、転送チャネル領域１４の電荷容量を超える強い光が入射した場合のブルーミング等のノイズを除去させて、電荷蓄積部３０内のオーバーフローゲート領域３４、オーバーフローゲート電極３５及びオーバーフロードレイン領域３６は、ブルーミング等のノイズの除去は気にせず、制御電圧ＶＯＦＧの制御により、転送チャネル領域１４の電荷容量及び後段の出力回路４０の電荷容量に応じて、電荷蓄積領域３１に蓄積できる電荷容量の制御が容易に可能になる。
【００８８】
具体的に説明すると、従来では、画素領域内のオーバーフローゲート領域及びオーバーフロードレイン領域により、転送チャネル領域の電荷容量が決まるため、電荷蓄積部以降の各部の電荷容量を転送チャネル領域の電荷容量の飽和レベルに合わせて、電荷蓄積部の電荷容量の飽和レベルを転送チャネル領域の電荷容量の飽和レベルよりも大きくしなければならない。また、転送チャネル領域の電荷容量の飽和レベルは、半導体製造プロセス又は環境条件等の変動でばらつくため、電荷蓄積部の電荷容量の飽和レベルは、これら変動を考慮して、マージンを持たせて設計する必要がある。そのため、電荷蓄積部より後段の出力回路である水平ＣＣＤ、ＦＤアンプ、出力アンプ及びＡＤＣは、上記を考慮して設計する必要があり、設計及び製造を困難にし、製造コストの上昇及び歩留り低下を招いていた。
【００８９】
しかしながら、本実施の形態であるＣＣＤイメージセンサは、電荷蓄積部３０のオーバーフローゲート領域３４、オーバーフローゲート電極３５及びオーバーフロードレイン領域３６により電荷容量の飽和レベルを決めるため、図９に示すように、電荷蓄積部３０の電荷容量の飽和レベルを転送チャネル領域１４の電荷容量の飽和レベルよりも小さく設定することができる。そのため、電荷蓄積部３０より後段の出力回路４０である水平ＣＣＤ４２、ＦＤアンプ４４、出力アンプ４６及びＡＤＣ４８の電荷容量の飽和レベルは、転送チャネル領域１４の電荷容量の飽和レベルよりも小さい電荷蓄積部３０の電荷容量の飽和レベルに基づいて設計することが可能となる。さらに、外部端子ＥＸＴから入力される電圧によって、制御電圧ＶＯＦＧを制御することができるため、電荷蓄積部３０の電荷容量の飽和レベルは調整可能である。そのため、ＡＤＣ４８等の出力回路４０の仕様を変更して飽和レベルが変わったとしても、制御電圧ＶＯＦＧの電圧値により電荷蓄積領域３１の電荷容量の飽和レベルを変化させ、ＡＤＣ４８等の出力回路４０の仕様に合わせて、電荷蓄積領域３１の電荷容量の飽和レベルを調整することができる。
【００９０】
したがって、ＡＤＣ４８等の出力回路４０の仕様に合わせて、画素領域１０の設計を見直す必要がなく、容易にＣＣＤイメージセンサを設計することが可能である。また、制御電圧ＶＯＦＧの電圧値により電荷蓄積領域３１の電荷容量の飽和レベルを変化させることができるため、画素領域１０と水平ＣＣＤ４２等の出力回路４０との間の半導体製造プロセスによる作りこみ精度を緩和することができ、製造の容易化及び歩留まりを向上させることができ、製造コストを低減させることができる。また、水平ＣＣＤ４２等の出力回路４０の許容される電荷容量の飽和レベルも小さくすることができるため、チップサイズを小さくすることができ、低消費電力化を図ることができる。
【００９１】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。さらに、本発明は上記実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。
【符号の説明】
【００９２】
１０  画素領域、１２  画素、１４  転送チャネル領域、１６  転送電極、３０  電荷蓄積部、３１  電荷蓄積領域、３２  電荷蓄積ゲート電極、３３  電荷制御ゲート電極、３４、７０  オーバーフローゲート領域、３５  オーバーフローゲート電極、３６、７２  オーバーフロードレイン領域、５０  画素分離領域、ＥＸＴ  外部端子
【図１】
2020022041.tif 000003
【図２】
2020022041.tif 000004
【図３】
2020022041.tif 000005
【図４】
2020022041.tif 000006
【図５】
2020022041.tif 000007
【図６】
2020022041.tif 000008
【図７】
2020022041.tif 000009
【図８】
2020022041.tif 000010
【図９】
2020022041.tif 000011