(57)【要約】【課題】負荷電流の減少時に負荷電圧の上昇を抑えることができる電源装置を提供すること。【解決手段】負荷に接続される電源線に所定の電圧を出力する電源と、前記所定の電圧よりも低い電圧が印加される容量と、前記負荷に印加される負荷電圧が前記所定の電圧よりも高い状態が検出されると、前記電源線から前記容量への充電経路を形成する制御部とを備える、電源回路。例えば、当該電源回路は、前記低い電圧を供給する低電位部を備え、前記制御部は、前記高い状態が検出されていないとき、前記充電経路を遮断し、且つ、前記容量から前記低電位部への放電経路を形成し、前記高い状態が検出されているとき、前記充電経路を形成し、且つ、前記放電経路を遮断する。【選択図】図４
2020048334.tif 000002
【特許請求の範囲】
【請求項１】
負荷に接続される電源線に所定の電圧を出力する電源と、
前記所定の電圧よりも低い電圧が印加される容量と、
前記負荷に印加される負荷電圧が前記所定の電圧よりも高い状態が検出されると、前記電源線から前記容量への充電経路を形成する制御部とを備える、電源回路。
【請求項２】
前記制御部は、前記高い状態が検出されているとき、前記充電経路のインピーダンスを調整する、請求項１に記載の電源回路。
【請求項３】
前記制御部は、前記高い状態が検出されているとき、前記負荷電圧と前記所定の電圧との差に応じて、前記充電経路のインピーダンスを調整する、請求項２に記載の電源回路。
【請求項４】
前記低い電圧を供給する低電位部を備え、
前記制御部は、前記高い状態が検出されていないとき、前記充電経路を遮断し、且つ、前記容量から前記低電位部への放電経路を形成し、前記高い状態が検出されているとき、前記充電経路を形成し、且つ、前記放電経路を遮断する、請求項１から３のいずれか一項に記載の電源回路。
【請求項５】
前記負荷を動作させる負荷制御を行う制御装置を備え、
前記制御装置は、前記負荷制御を停止させる予定のとき、前記充電経路を形成する、請求項１から３のいずれか一項に記載の電源回路。
【請求項６】
前記負荷を動作させる負荷制御を行う制御装置と、
前記充電経路及び前記放電経路の制御主体を前記制御装置にするのか前記制御部にするのかを切り替える切り替え部とを備え、
前記制御装置は、前記負荷制御を停止させる予定のとき、前記制御主体を前記制御装置に切り替えさせる第１の切り替え信号を前記切り替え部に出力してから、前記充電経路を形成し、且つ、前記放電経路を遮断する、請求項４に記載の電源回路。
【請求項７】
前記制御装置は、前記第１の切り替え信号を前記切り替え部に出力してから、前記充電経路のインピーダンスを調整する、請求項６に記載の電源回路。
【請求項８】
前記制御装置は、前記高い状態が検出されているとき、前記第１の切り替え信号の出力を休止する、請求項６又は７に記載の電源回路。
【請求項９】
前記制御装置は、前記負荷制御を停止させた後、前記充電経路を遮断し、且つ、前記放電経路を形成する、請求項６から８のいずれか一項に記載の電源回路。
【請求項１０】
前記制御装置は、前記負荷制御を停止させた後、前記充電経路を遮断し、且つ、前記放電経路を形成してから、前記制御主体を前記制御部に切り替えさせる第２の切り替え信号を前記切り替え部に出力する、請求項９に記載の電源回路。
【請求項１１】
前記所定の電圧よりも高い電圧が印加される第２の容量を備え、
前記制御部は、前記負荷電圧が前記所定の電圧よりも低い状態が検出されると、前記第２の容量から前記電源線への第２の放電経路を形成する、請求項１から４のいずれか一項に記載の電源回路。
【請求項１２】
前記制御部は、前記低い状態が検出されているとき、前記第２の放電経路のインピーダンスを調整する、請求項１１に記載の電源回路。
【請求項１３】
前記制御部は、前記低い状態が検出されているとき、前記負荷電圧と前記所定の電圧との差に応じて、前記第２の放電経路のインピーダンスを調整する、請求項１２に記載の電源回路。
【請求項１４】
前記高い電圧を供給する高電位部を備え、
前記制御部は、前記低い状態が検出されていないとき、前記高電位部から前記第２の容量への第２の充電経路を形成し、且つ、前記第２の放電経路を遮断し、前記低い状態が検出されているとき、前記第２の充電経路を遮断し、且つ、前記第２の放電経路を形成する、請求項１１から１３のいずれか一項に記載の電源回路。
【請求項１５】
前記負荷を動作させる負荷制御を行う制御装置を備え、
前記制御装置は、前記負荷制御を開始させる予定のとき、前記第２の放電経路を形成する、請求項１１から１３のいずれか一項に記載の電源回路。
【請求項１６】
前記負荷を動作させる負荷制御を行う制御装置と、
前記第２の充電経路及び前記第２の放電経路の制御主体を前記制御装置にするのか前記制御部にするのかを切り替える切り替え部とを備え、
前記制御装置は、前記負荷制御を開始させる予定のとき、前記制御主体を前記制御装置に切り替えさせる第１の切り替え信号を前記切り替え部に出力してから、前記第２の充電経路を遮断し、且つ、前記第２の放電経路を形成する、請求項１４に記載の電源回路。
【請求項１７】
前記制御装置は、前記第１の切り替え信号を前記切り替え部に出力してから、前記第２の放電経路のインピーダンスを調整する、請求項１６に記載の電源回路。
【請求項１８】
前記制御装置は、前記低い状態が検出されているとき、前記第１の切り替え信号の出力を休止する、請求項１６又は１７に記載の電源回路。
【請求項１９】
前記制御装置は、前記負荷制御を開始させた後、前記第２の充電経路を形成し、且つ、前記第２の放電経路を遮断する、請求項１６から１８のいずれか一項に記載の電源回路。
【請求項２０】
前記制御装置は、前記負荷制御を開始させた後、前記第２の充電経路を形成し、且つ、前記第２の放電経路を遮断してから、前記制御主体を前記制御部に切り替えさせる第２の切り替え信号を前記切り替え部に出力する、請求項１９に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関する。
【背景技術】
【０００２】
半導体デバイスに流れる電流が急変する時、基板上の配線抵抗等によって、半導体デバイスへの供給電圧は変動する。この変動を抑制するため、電源回路は、半導体デバイスへの供給電圧を検出し、その検出値に基づき負帰還制御を行うことで、半導体デバイスへの供給電圧を安定化させる。ところが、負帰還制御には応答遅延時間があるので、電流の急変時の電圧変動に負帰還制御で対応できない場合がある。このような場合、従来では、半導体デバイス直近に配置されるコンデンサによって、半導体デバイスへの供給電圧の変動を抑制している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１６７７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、半導体デバイス等の負荷に流れる電流（負荷電流）の変化量に比例して、負荷の直近に配置されるコンデンサに必要な静電容量は大きくなる。そのため、負荷電流の変化量が大きくなると、実装上の制約が厳しくなるおそれがある。また、コンデンサの静電容量を単に大きくするだけでは、負荷電流の急減に伴う電圧上昇には対応できない。
【０００５】
そこで、本開示では、負荷電流の減少時に負荷電圧の上昇を抑えることを課題とする。
【課題を解決するための手段】
【０００６】
本開示は、
負荷に接続される電源線に所定の電圧を出力する電源と、
前記所定の電圧よりも低い電圧が印加される容量と、
前記負荷に印加される負荷電圧が前記所定の電圧よりも高い状態が検出されると、前記電源線から前記容量への充電経路を形成する制御部とを備える、電源回路を提供する。
【発明の効果】
【０００７】
本開示の技術によれば、負荷電流の減少時に負荷電圧の上昇を抑えることができる。
【図面の簡単な説明】
【０００８】
【図１】一比較形態の電源回路の構成例を示す図である。
【図２】電流急増時の波形を示す図である。
【図３】電流急減時の波形を示す図である。
【図４】一実施形態の電源回路の構成例を示す図である。
【図５】ハードウェア制御部の構成例を示す図である。
【図６】スイッチ素子制御の出力例を示す図である。
【図７】電圧監視制御部の構成例を示す図である。
【図８】電源回路（ソフトウェア制御）の動作フローの一例を示す図である。
【図９】電源回路（ハードウェア制御）の動作フローの一例を示す図である。
【図１０】通常状態での動作例を示す図である。
【図１１】デバイス制御開始時の動作例を示す図である。
【図１２】デバイス制御停止時の動作例を示す図である。
【図１３】デバイス電流増加時の動作例を示す図である。
【図１４】デバイス電流増加時の波形を示す図である。
【図１５】デバイス電流減少時の動作例を示す図である。
【図１６】デバイス電流減少時の波形を示す図である。
【図１７】一実施形態の電源回路のより具体的な構成例を示す図である。
【発明を実施するための形態】
【０００９】
以下、本開示に係る実施形態について図面を参照して説明する。最初に、本実施形態の電源回路と比較するため、一比較形態の電源回路について説明する。
【００１０】
図１は、一比較形態の電源回路１００の構成例を示す図である。電源回路１００は、入力電圧Ｖｉを所定の電圧Ｖｏに変換し出力電流Ｉｏを出力する電源１０２を備える。電源１０２は、所定の電圧Ｖｏ及び出力電流Ｉｏを半導体デバイス１０１に対して出力する。
【００１１】
図２に示されるように、半導体デバイス１０１の電流が急激に増加（＋ΔＩ）する場合、電源１０２の負帰還制御が遅れると、半導体デバイス１０１に印加されるデバイス電圧Ｖは、一時的に急激に低下（−ΔＶ）する。電源回路１００は、このようなデバイス電圧Ｖの急低下を、半導体デバイス１０１の直近に配置されるコンデンサＣ１〜Ｃｎに蓄えられる電荷Ｑ（=Ｃ×ΔＶ）で賄うことで、デバイス電圧Ｖの急低下を抑制する。
【００１２】
一方、図３に示されるように、半導体デバイス１０１の電流が急激に減少（−ΔＩ）する場合、電源１０２内のコイル等が電流を流し続けようとするので、当該コイルに高い起電力が発生し、デバイス電圧Ｖは、一時的に急激に上昇（＋ΔＶ）する。このようなデバイス電圧Ｖの急上昇は、コンデンサ（Ｃ１〜Ｃｎ）を半導体デバイス１０１の直近に単に配置しているだけでは抑制することができない。
【００１３】
このように、図１に示す電源回路１００では、半導体デバイス１０１の電流増加量に比例してコンデンサＣ１〜Ｃｎに必要な静電容量が大きくなるため、コンデンサＣ１〜Ｃｎの回路規模（実装面積）が大きくなるおそれがある。また、コンデンサＣ１〜Ｃｎの数を単に増やすだけでは、負荷電流の急減に伴うデバイス電圧Ｖの上昇には対応できない。
【００１４】
これに対し、本実施形態の電源回路は、回路規模（実装面積）の拡大を抑えて、電流急増時だけでなく電流急減時でも安定した電圧を負荷に供給するものである。以下、本実施形態の電源回路について詳細に説明する。
【００１５】
図４は、本開示に係る一実施形態の電源回路１１０の構成例を示す図である。図１に示される電源回路１１０は、少なくとも一つの負荷１０に直流電力を供給する。電源回路１１０は、負荷１０を有する機器に内蔵されても外付けされてもよい。当該機器の具体例として、ＩＣＴ（Information  and  Communication  Technology）機器、通信機器、車載機器などが挙げられる。より具体的な例として、通信用基地局、サーバ、マザーボード、パーソナルコンピュータ、携帯端末装置などが挙げられる。しかし、当該機器の具体例は、これらに限られない。
【００１６】
負荷１０には、例えば、少なくとも一つの半導体デバイス（図４の場合、複数の半導体デバイス１１，１２，１３）が含まれている。半導体デバイスの具体例として、ＦＰＧＡ（Field  Programmable  Gate  Array）等が挙げられるが、これに限られない。このような半導体デバイスに給電する電源回路は、低電圧、大電流かつ急峻な電流変化に対応するように構成されることが好ましい。
【００１７】
電源回路１１０は、電源１１２、充放電器１、充放電器２、電圧監視制御部３、ＣＰＵ（Central  Processing  Unit）４及びメモリ５を備える。
【００１８】
電源１１２は、入力電圧Ｖｉを所定の電圧Ｖｏに変換し出力電流Ｉｏを出力する回路である。電源１１２は、例えば、少なくとも一つのスイッチング素子のスイッチングにより、直流の入力電圧Ｖｉを降圧し、電圧値が入力電圧Ｖｉよりも低い一定の電圧Ｖｏの直流電力を負荷１０に供給するスイッチング電源である。電源１１２は、負荷１０（より詳しくは、半導体デバイス１１，１２，１３）に接続される電源線２０に所定の電圧Ｖｏを出力する。所定の電圧Ｖｏが電源線２０に出力されることによって、負荷１０に負荷電圧が印加される。
【００１９】
本実施形態では、半導体デバイス１１，１２，１３等の負荷１０に印加される負荷電圧を、デバイス電圧Ｖと称する。負荷１０に流れる電流（負荷電流Ｉ）が変動すると、電源線２０の抵抗値等によって、デバイス電圧Ｖは変動する。そのため、電源１１２が電源線２０に対して出力する所定の電圧Ｖｏと、負荷１０に印加されるデバイス電圧Ｖとは、電圧値が必ずしも一致しない。
【００２０】
充放電器１は、デバイス電圧Ｖの低下に備えて所定の電圧Ｖｏよりも高い電圧Ｖ１で予め充電されるコンデンサＣ１を有し、デバイス電圧Ｖが低下した時に電源線２０に対してコンデンサＣ１から電荷を放電する回路である。充放電器１は、例えば、コンデンサＣ１、抵抗素子Ｚ１及びスイッチ素子ＳＷ１ａ，ＳＷ１ｂを有する。コンデンサＣ１は、抵抗素子Ｚ１とスイッチ素子ＳＷ１ａを経由して、高電位部２１に接続されるとともに、抵抗素子Ｚ１とスイッチ素子ＳＷ１ｂを経由して、電源線２０に接続される。
【００２１】
高電位部２１は、所定の電圧Ｖｏよりも電圧値が高い電圧Ｖ１を供給する。電圧Ｖ１は、入力電圧Ｖｉそのものでもよいし、入力電圧Ｖｉから降圧変換により生成される電圧でもよいし、電源回路１１０の外部から供給される電圧でもよい。
【００２２】
コンデンサＣ１は、例えば、スイッチ素子ＳＷ１ａとスイッチ素子ＳＷ１ｂとの間の接続点に抵抗素子Ｚ１を介して接続される一端と、グランド（ＧＮＤ）に接続される他端とを有する容量素子である。
【００２３】
抵抗素子Ｚ１は、抵抗値が固定の素子でもよいが、後述のインピーダンス制御を実施する場合には、外部から供給される調整信号に応じて抵抗値が変化する可変抵抗であることが好ましい。抵抗値が可変の抵抗素子Ｚ１の具体例として、ＦＥＴ（Field  Effect  Transistor）、デジタルポテンショメータなどが挙げられる。
【００２４】
スイッチ素子ＳＷ１ａ，ＳＷ１ｂは、外部から供給される制御信号に応じてオン又はオフとなる素子である。スイッチ素子ＳＷ１ａ，ＳＷ１ｂの具体例として、ＦＥＴなどが挙げられる。
【００２５】
抵抗素子Ｚ１とスイッチ素子ＳＷ１ａ，ＳＷ１ｂは、後述の電圧監視制御部３により制御される。
【００２６】
充放電器２は、デバイス電圧Ｖの上昇に備えて所定の電圧Ｖｏよりも低い電圧Ｖ２で予め放電されるコンデンサＣ２を有し、デバイス電圧Ｖが上昇した時に電源線２０からの電荷がコンデンサＣ２に充電される回路である。充放電器２は、例えば、コンデンサＣ２、抵抗素子Ｚ２及びスイッチ素子ＳＷ２ａ，ＳＷ２ｂを有する。コンデンサＣ２は、抵抗素子Ｚ２とスイッチ素子ＳＷ２ｂを経由して、低電位部２２に接続されるとともに、抵抗素子Ｚ２とスイッチ素子ＳＷ２ａを経由して、電源線２０に接続される。
【００２７】
低電位部２２は、所定の電圧Ｖｏよりも電圧値が低い電圧Ｖ２を供給する。電圧Ｖ２は、グランド電圧でもよいし（つまり、低電位部２２はグランドでもよいし）、入力電圧Ｖｉから降圧変換により生成される電圧でもよいし、電源回路１１０の外部から供給される電圧でもよい。
【００２８】
コンデンサＣ２は、例えば、スイッチ素子ＳＷ２ａとスイッチ素子ＳＷ２ｂとの間の接続点に抵抗素子Ｚ２を介して接続される一端と、グランドに接続される他端とを有する容量素子である。
【００２９】
抵抗素子Ｚ２は、抵抗値が固定の素子でもよいが、後述のインピーダンス制御を実施する場合には、外部から供給される調整信号に応じて抵抗値が変化する可変抵抗であることが好ましい。抵抗値が可変の抵抗素子Ｚ２の具体例として、ＦＥＴ、デジタルポテンショメータなどが挙げられる。
【００３０】
スイッチ素子ＳＷ２ａ，ＳＷ２ｂは、外部から供給される制御信号に応じてオン又はオフとなる素子である。スイッチ素子ＳＷ２ａ，ＳＷ２ｂの具体例として、ＦＥＴなどが挙げられる。
【００３１】
抵抗素子Ｚ２とスイッチ素子ＳＷ２ａ，ＳＷ２ｂは、後述の電圧監視制御部３により制御される。
【００３２】
電圧監視制御部３は、充放電器１，２を監視制御する回路であり、例えば、切り替え部３１、ハードウェア制御部３２及びバッファ部３３を有する。
【００３３】
切り替え部３１は、ＣＰＵ４から出力される切り替え信号に応じて、ＣＰＵ４により行われるソフトウェア制御とハードウェア制御部３２により行われるハードウェア制御とを切り替える機能を有する。切り替え部３１は、論理回路などによって形成されるハードウェア回路である。
【００３４】
ハードウェア制御部３２は、論理回路やアナログ回路などによって形成されるハードウェア回路である。ハードウェア制御部３２は、デバイス電圧Ｖを閾値電圧ＶＨ，ＶＬと比較し、その比較結果に応じてスイッチ素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂを論理回路などを用いて制御（ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂ制御）するスイッチ制御部を有する。また、ハードウェア制御部３２は、デバイス電圧Ｖと閾値電圧ＶＨ，ＶＬとの比較結果に応じて抵抗素子Ｚ１，Ｚ２のインピーダンスをアナログ回路などを用いて制御（Ｚ１制御，Ｚ２制御）するインピーダンス制御部を有する。さらに、ハードウェア制御部３２は、ハードウェア制御部３２によるハードウェア制御が実行中か否かを示すハードウェア制御状態を論理回路などを用いてＣＰＵ４へ通知する状態通知部を有する。
【００３５】
バッファ部３３は、論理回路やアナログ回路などによって形成されるハードウェア回路である。バッファ部３３は、ＣＰＵ４から出力されるスイッチ制御信号に応じて、スイッチ素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂをアナログ回路などを用いて制御（ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂ制御）するスイッチ制御部を有する。また、バッファ部３３は、ＣＰＵ４から出力されるインピーダンス制御信号に応じて、抵抗素子Ｚ１，Ｚ２のインピーダンスをアナログ回路などを用いて制御（Ｚ１制御，Ｚ２制御）するインピーダンス制御部を有する。
【００３６】
ＣＰＵ４は、負荷１０を動作させる負荷制御（本実施形態では、デバイス制御とも称する）を行う制御装置の一例である。デバイス制御とは、例えば、リセット解除、チップセレクト制御、デバイス内部のレジスタ設定などの、デバイスを動作させる制御のことをいう。また、ＣＰＵ４は、ハードウェア制御とソフトウェア制御とを切り替える場合、ハードウェア制御とソフトウェア制御とを切り替え部３１に切り替えさせる切り替え信号を出力する。また、ＣＰＵ４は、充放電器１，２の充放電を切り替える場合、スイッチ素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂを動作させるスイッチ制御信号を出力する。また、ＣＰＵ４は、充放電器１，２の充放電経路のインピーダンスを調整する場合、抵抗素子Ｚ１，Ｚ２のインピーダンスを変化させるインピーダンス制御信号を出力する。ＣＰＵ４が行う負荷１０の負荷制御や各信号の出力制御は、メモリ５に読み出し可能に記憶されるプログラムによってＣＰＵ４が動作することにより実現される。
【００３７】
電源回路１１０は、ＣＰＵ４が負荷１０を動作させるデバイス制御を開始又は停止させる直前に、充放電器１，２の制御をＣＰＵ４のソフトウェア制御により行うことで、負荷１０に印加されるデバイス電圧Ｖの変動を抑制するものである。一方、電源回路１１０は、ＣＰＵ４が充放電器１，２を制御していない場合、ハードウェア制御部３２でデバイス電圧Ｖの監視を行い、電圧低下時は充放電器１を、電圧上昇時は充放電器２を、ハードウェア制御部３２によって制御する。
【００３８】
充放電器１では、デバイス電圧Ｖの低下に備えてコンデンサＣ１を予め充電する時、高電位部２１がコンデンサＣ１に印加する電圧Ｖ１が所定の電圧Ｖｏよりも高く設定されている。これにより、コンデンサＣ１に印加する電圧Ｖ１が所定の電圧Ｖｏと同じ場合に比べて、少ない静電容量でも多くの電荷を高電位部２１からコンデンサＣ１に充電することができる。したがって、負荷１０に流れる負荷電流Ｉの急増に対して不足する電流を、コンデンサＣ１から電源線２０に放電される電荷によって賄うことで、負荷電流Ｉの急増に伴うデバイス電圧Ｖの低下を抑えることができる。
【００３９】
一方、充放電器２では、デバイス電圧Ｖの上昇に備えてコンデンサＣ２を予め放電する時、低電位部２２がコンデンサＣ２に印加する電圧Ｖ２が所定の電圧Ｖｏよりも低く設定されている。これにより、コンデンサＣ２に印加する電圧Ｖ２が所定の電圧Ｖｏと同じ場合に比べて、少ない静電容量でも多くの電荷をコンデンサＣ２から低電位部２２に放電することができる。したがって、負荷１０に流れる負荷電流Ｉの急減に対して過剰となる電流を、電源線２０からコンデンサＣ２への電荷の充電によって吸収することで、負荷電流Ｉの急減に伴うデバイス電圧Ｖの上昇を抑えることができる。
【００４０】
次に、図５を参照して、ハードウェア制御部３２の詳細について説明する。図５は、ハードウェア制御部の構成例を示す図である。
【００４１】
ハードウェア制御部３２は、デバイス電圧Ｖと閾値電圧ＶＬをアンプ５１を使って比較し、その電圧差に応じてアンプ５１から出力されるアナログ電圧に基づいて抵抗素子Ｚ１のインピーダンス制御（Ｚ１制御）を行う。閾値電圧ＶＬは、所定の電圧Ｖｏよりも低く設定されている。このように、ハードウェア制御部３２は、デバイス電圧Ｖが閾値電圧ＶＬよりも低い状態が検出されているとき、抵抗素子Ｚ１のインピーダンスを調整する。これにより、コンデンサＣ１から電源線２０への放電経路のインピーダンスの調整が可能となる。
【００４２】
また、ハードウェア制御部３２は、デバイス電圧Ｖと閾値電圧ＶＨをアンプ５２を使って比較し、その電圧差に応じてアンプ５２から出力されるアナログ電圧に基づいて抵抗素子Ｚ２のインピーダンス制御（Ｚ２制御）を行う。閾値電圧ＶＨは、所定の電圧Ｖｏよりも高く設定されている。このように、ハードウェア制御部３２は、デバイス電圧Ｖが閾値電圧ＶＨよりも高い状態が検出されているとき、抵抗素子Ｚ２のインピーダンスを調整する。これにより、電源線２０からコンデンサＣ２への充電経路のインピーダンスの調整が可能となる。
【００４３】
また、ハードウェア制御部３２は、アンプ５１から出力されるアナログ電圧を２値の論理信号（比較結果１）に変換するバッファ５３と、アンプ５２から出力されるアナログ電圧を２値の論理信号（比較結果２）に変換するバッファ５４とを有する。バッファ５３は、図６に示されるように、デバイス電圧Ｖが閾値電圧ＶＬ未満のとき、ローレベルの論理信号を比較結果１として出力し、デバイス電圧Ｖが閾値電圧ＶＬ以上のとき、ハイレベルの論理信号を比較結果１として出力する。一方、バッファ５４は、図６に示されるように、デバイス電圧Ｖが閾値電圧ＶＨを超えるとき、ローレベルの論理信号を比較結果２として出力し、デバイス電圧Ｖが閾値電圧ＶＨ以下のとき、ハイレベルの論理信号を比較結果２として出力する。
【００４４】
ハードウェア制御部３２は、比較結果１，２に基づき、インバータ５５，５６，５９，６２、論理積回路５７，５８、バッファ６０，６１等の論理回路を用いて、スイッチ素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂを図６に示すオンオフ状態に制御する。
【００４５】
また、ハードウェア制御部３２は、論理積回路５７，５８の各出力に基づき、論理和回路６３を用いて、ハードウェア制御部３２によるハードウェア制御が実行中か否かを示すハードウェア制御状態をＣＰＵ４に通知する。例えば図６に示されるように、ハードウェア制御部３２は、デバイス電圧Ｖが閾値電圧ＶＬ未満または閾値電圧ＶＨを超えるとき、ハードウェア制御が実行中である状態（アクティブ状態）を示すハイレベルの状態通知信号を出力する。一方、ハードウェア制御部３２は、デバイス電圧Ｖが閾値電圧ＶＬ以上閾値電圧ＶＨ以下のとき、ハードウェア制御が実行中でない状態（アイドル状態）を示すローレベルの状態通知信号を出力する。状態通知信号は、ＣＰＵ４の入力端子ＤＩ（図７参照）に入力される。
【００４６】
図７は、電圧監視制御部３（特に、バッファ部３３）の構成例を示す図である。バッファ部３３は、ＤＡ（Digital-to-Analog）変換器７１，７２と、バッファ７３〜７６とを有する。バッファ部３３は、ＣＰＵ４のシリアル制御端子から出力されるデジタルのインピーダンス制御信号をＤＡ変換器７１，７２によりアナログ信号に変換し、変換後のアナログ信号に応じて、抵抗素子Ｚ１，Ｚ２のインピーダンスを制御する。また、バッファ部３３は、ＣＰＵ４の出力端子ＤＯから出力されるスイッチ制御信号をバッファ７３〜７６を使って適切な電圧に変換し、その変換後の電圧に応じてスイッチ素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂのオンオフを制御する。
【００４７】
図８は、ＣＰＵ４が行うソフトウェア制御によって動作する電源回路１１０の動作フローの一例を示す。図９は、ハードウェア制御部３２が行うハードウェア制御によって動作する電源回路１１０の動作フローを示す。次に、電源回路１１０の動作フローについて詳細に説明する。
【００４８】
図８のステップＳ１０において、ＣＰＵ４は、電源回路１１０の初期設定を行う。ステップＳ１１において、ＣＰＵ４は、電源回路１１０を、充放電器１のコンデンサＣ１が予め充電され且つ充放電器２のコンデンサＣ２が予め放電される通常状態に設定する。
【００４９】
ステップＳ１１において、ＣＰＵ４は、スイッチ素子ＳＷ１ａをオンにし且つスイッチ素子ＳＷ１ｂをオフにする。これにより、高電位部２１からコンデンサＣ１への充電経路が形成されるので、コンデンサＣ１は電圧Ｖ１（＞Ｖｏ）まで充電され、コンデンサＣ１から電源線２０への放電経路は遮断される（図１０参照）。コンデンサＣ１の静電容量をＣとすると、コンデンサＣ１の電荷Ｑ１（＝Ｃ×Ｖ１）は、所定の電圧Ｖｏが印加される場合の電荷Ｑ０（＝Ｃ×Ｖｏ）よりも大きい（Ｑ１≫Ｑ０）。
【００５０】
また、ステップＳ１１において、ＣＰＵ４は、スイッチ素子ＳＷ２ａをオフにし且つスイッチ素子ＳＷ２ｂをオンにする。これにより、コンデンサＣ２から低電位部２２への放電経路が形成されるので、コンデンサＣ２は電圧Ｖ２（＜Ｖｏ）まで放電され、電源線２０からコンデンサＣ２への充電経路は遮断される（図１０参照）。コンデンサＣ２の静電容量をＣとすると、コンデンサＣ２の電荷Ｑ２（＝Ｃ×Ｖ２）は、所定の電圧Ｖｏが印加される場合の電荷Ｑ０（＝Ｃ×Ｖｏ）よりも小さい（Ｑ２≪Ｑ０）。
【００５１】
ステップＳ１０の電源回路１１０の初期設定を終えると、ＣＰＵ４は、ステップＳ１５の処理を実行する。
【００５２】
ステップＳ１５において、ＣＰＵ４は、コンデンサＣ１，Ｃ２の充放電経路の制御主体をＣＰＵ４からハードウェア制御部３２に切り替えさせる切り替え信号を切り替え部３１に出力する。これにより、ＣＰＵ４によるソフトウェア制御からハードウェア制御部３２によるハードウェア制御に切り替わる。
【００５３】
コンデンサＣ１，Ｃ２の充放電経路の制御主体が切り替え部３１によりハードウェア制御部３２に設定された状態では、ハードウェア制御部３２は、コンデンサＣ１，Ｃ２の充放電経路を制御できる。一方、コンデンサＣ１，Ｃ２の充放電経路の制御主体が切り替え部３１によりＣＰＵ４に設定された状態では、ハードウェア制御部３２は、コンデンサＣ１，Ｃ２の充放電経路を制御できない。
【００５４】
コンデンサＣ１，Ｃ２の充放電経路の制御主体が切り替え部３１によりハードウェア制御部３２に設定された状態では、ハードウェア制御部３２は、図９に示される動作フローに従って、コンデンサＣ１，Ｃ２の充放電経路を制御する。
【００５５】
図９において、ハードウェア制御部３２は、デバイス電圧Ｖを監視し（ステップＳ４１）、デバイス電圧Ｖを閾値電圧ＶＬ，ＶＨと比較する（ステップＳ４３）。
【００５６】
ハードウェア制御部３２は、デバイス電圧Ｖと閾値電圧ＶＬとを比較することによって、デバイス電圧Ｖが所定の電圧Ｖｏよりも低い状態か否かを検出する。また、ハードウェア制御部３２は、デバイス電圧Ｖと閾値電圧ＶＨとを比較することによって、デバイス電圧Ｖが所定の電圧Ｖｏよりも高い状態か否かを検出する。
【００５７】
ハードウェア制御部３２は、デバイス電圧Ｖが閾値電圧ＶＬ以上閾値電圧ＶＨ以下の状態がステップＳ４３で検出されると、スイッチ素子ＳＷ１ａをオンにし、且つ、スイッチ素子ＳＷ１ｂをオフにする（ステップＳ４６）。これにより、高電位部２１からコンデンサＣ１への充電経路が形成されるので、コンデンサＣ１は電圧Ｖ１（＞Ｖｏ）まで充電され、コンデンサＣ１から電源線２０への放電経路は遮断される（図１０参照）。
【００５８】
また、ハードウェア制御部３２は、デバイス電圧Ｖが閾値電圧ＶＬ以上閾値電圧ＶＨ以下の状態がステップＳ４３で検出されると、スイッチ素子ＳＷ２ａをオフにし、且つ、スイッチ素子ＳＷ２ｂをオンにする（ステップＳ４６）。これにより、コンデンサＣ２から低電位部２２への放電経路が形成されるので、コンデンサＣ２は電圧Ｖ２（＜Ｖｏ）まで放電され、電源線２０からコンデンサＣ２への充電経路は遮断される（図１０参照）。
【００５９】
また、ハードウェア制御部３２は、デバイス電圧Ｖが閾値電圧ＶＬ以上閾値電圧ＶＨ以下の状態がステップＳ４３で検出されると、ハードウェア制御が実行中でない状態（アイドル状態）を示すローレベルの状態通知信号を出力する（ステップＳ４７）。
【００６０】
一方、ハードウェア制御部３２は、デバイス電圧Ｖが閾値電圧ＶＬ未満の状態がステップＳ４３で検出されると、負荷電流Ｉの増加によりデバイス電圧Ｖが低下した状態とみなす。ハードウェア制御部３２は、デバイス電圧Ｖが閾値電圧ＶＬ未満の状態がステップＳ４３で検出されると、スイッチ素子ＳＷ１ａをオフにし、且つ、スイッチ素子ＳＷ１ｂをオンにする（ステップＳ４４）。これにより、コンデンサＣ１から電源線２０への放電経路が形成されるので（図１３参照）、コンデンサＣ１から電源線２０への電荷の放電によって、デバイス電圧Ｖが上昇する（図１４参照）。デバイス電圧Ｖの上昇によって、デバイス電圧Ｖが閾値電圧ＶＬ以上閾値電圧ＶＨ以下の状態がステップＳ４３で検出されると、ハードウェア制御部３２は、スイッチ素子ＳＷ１ａをオンにし、且つ、スイッチ素子ＳＷ１ｂをオフにする（ステップＳ４６）。これにより、電源回路１１０は図１０の通常状態に戻る。
【００６１】
図１３は、デバイス電流（負荷電流Ｉ）の増加によりデバイス電圧Ｖが低下した状態（電流不足の状態）での動作例を示す図である。例えば、負荷１０を有する機器が通信機器の場合、バーストでパケットを受信した瞬間にデバイス内の複数のブロックが一斉に動作開始することで、負荷電流Ｉが急増する。
【００６２】
また、図９において、ハードウェア制御部３２は、デバイス電圧Ｖが閾値電圧ＶＬ未満の状態がステップＳ４３で検出されると、ハードウェア制御が実行中である状態（アクティブ状態）を示すハイレベルの状態通知信号を出力する（ステップＳ４５）。
【００６３】
他方、ハードウェア制御部３２は、デバイス電圧Ｖが閾値電圧ＶＨを超える状態がステップＳ４３で検出されると、負荷電流Ｉの減少によりデバイス電圧Ｖが上昇した状態とみなす。ハードウェア制御部３２は、デバイス電圧Ｖが閾値電圧ＶＨを超える状態がステップＳ４３で検出されると、スイッチ素子ＳＷ２ａをオンにし、且つ、スイッチ素子ＳＷ２ｂをオフにする（ステップＳ４８）。これにより、電源線２０からコンデンサＣ２への充電経路が形成されるので（図１５参照）、電源線２０からコンデンサＣ２への電荷の充電によって、デバイス電圧Ｖが低下する（図１６参照）。デバイス電圧Ｖの低下によって、デバイス電圧Ｖが閾値電圧ＶＬ以上閾値電圧ＶＨ以下の状態がステップＳ４３で検出されると、ハードウェア制御部３２は、スイッチ素子ＳＷ２ａをオフにし、且つ、スイッチ素子ＳＷ２ｂをオンにする（ステップＳ４６）。これにより、電源回路１１０は図１０の通常状態に戻る。
【００６４】
図１５は、デバイス電流（負荷電流Ｉ）の減少によりデバイス電圧Ｖが上昇した状態（電流過剰の状態）での動作例を示す図である。例えば、負荷１０を有する機器が通信機器の場合、バーストのパケット処理が終了した直後にデバイス内の複数のブロックが一斉に動作停止することで、負荷電流Ｉが急減する。
【００６５】
また、図９において、ハードウェア制御部３２は、デバイス電圧Ｖが閾値電圧ＶＨを超える状態がステップＳ４３で検出されると、ハードウェア制御が実行中である状態（アクティブ状態）を示すハイレベルの状態通知信号を出力する（ステップＳ４９）。
【００６６】
図８において、ＣＰＵ４は、デバイス制御を開始させる予定のとき（ステップＳ２０）、コンデンサＣ１，Ｃ２の充放電経路の制御主体をハードウェア制御部３２からＣＰＵ４に切り替えさせる切り替え信号を切り替え部３１に出力する（ステップＳ１９）。これにより、ハードウェア制御部３２によるハードウェア制御からＣＰＵ４によるソフトウェア制御に切り替わる。
【００６７】
ＣＰＵ４は、ステップＳ１９で切り替え信号を切り替え部３１に出力してから、デバイス制御を開始させる直前に、抵抗素子Ｚ１のインピーダンスを制御するインピーダンス制御を行ってもよい（ステップＳ２１）。抵抗素子Ｚ１のインピーダンス制御を行うことで、コンデンサＣ１から電源線２０への放電経路のインピーダンスが調整されるので、負荷１０に供給される電流を最適な電流値に調整することができる。例えば、ＣＰＵ４は、抵抗素子Ｚ１のインピーダンスをデバイス毎に異なる設定値に制御するインピーダンス制御を行うことで、デバイス制御を開始させるデバイスに最適な電流を供給することができる。例えば、ＣＰＵ４は、半導体デバイス１１のデバイス制御を開始させる直前に、抵抗素子Ｚ１のインピーダンスを半導体デバイス１１用の設定値Ｚ１１に制御するインピーダンス制御を行う。
【００６８】
ＣＰＵ４は、ステップＳ１９で切り替え信号を切り替え部３１に出力してから、デバイス制御を開始させる直前に、スイッチ素子ＳＷ１ａをオフにし、且つ、スイッチ素子ＳＷ１ｂをオンにする（ステップＳ２２）。これにより、高電位部２１からコンデンサＣ１への充電経路が遮断され、且つ、コンデンサＣ１から電源線２０への放電経路が形成される（図１１参照）。ＣＰＵ４は、ステップＳ２２の直後に、デバイス制御を開始させる（ステップＳ２３）。デバイス制御の開始により負荷電流Ｉが急増しても、不足分の電流は、デバイス制御の開始直前にコンデンサＣ１から電源線２０に供給されるため、デバイス電圧Ｖの低下が抑制される。
【００６９】
なお、ステップＳ１９において、ＣＰＵ４は、デバイス電圧Ｖが所定の電圧Ｖｏよりも低い状態が検出されているとき（つまり、ハードウェア制御が実行中を示すハイレベルの状態通知信号を受信しているとき）、当該切り替え信号の出力を休止することが好ましい。なぜなら、ハードウェア制御が実行中のとき、コンデンサＣ１は放電中のため（図１３参照）、ステップＳ２２でコンデンサＣ１から電源線２０への放電経路を形成しても、コンデンサＣ１から放出すべき電荷が不足するおそれがあるためである。
【００７０】
ＣＰＵ４は、ステップＳ２３でデバイス制御を開始させた後、スイッチ素子ＳＷ１ａをオンにし、且つ、スイッチ素子ＳＷ１ｂをオフにする（ステップＳ２４）。これにより、高電位部２１からコンデンサＣ１への充電経路が形成され、且つ、コンデンサＣ１から電源線２０への放電経路が遮断される（図１０参照）。
【００７１】
ステップＳ２５において、ＣＰＵ４は、ステップＳ２４の後、コンデンサＣ１，Ｃ２の充放電経路の制御主体をＣＰＵ４からハードウェア制御部３２に切り替えさせる切り替え信号を切り替え部３１に出力する。これにより、ＣＰＵ４によるソフトウェア制御からハードウェア制御部３２によるハードウェア制御に切り替わる。
【００７２】
図８において、ＣＰＵ４は、デバイス制御を停止させる予定のとき（ステップＳ３０）、コンデンサＣ１，Ｃ２の充放電経路の制御主体をハードウェア制御部３２からＣＰＵ４に切り替えさせる切り替え信号を切り替え部３１に出力する（ステップＳ２９）。これにより、ハードウェア制御部３２によるハードウェア制御からＣＰＵ４によるソフトウェア制御に切り替わる。
【００７３】
ＣＰＵ４は、ステップＳ２９で切り替え信号を切り替え部３１に出力してから、デバイス制御を停止させる直前に、抵抗素子Ｚ２のインピーダンスを制御するインピーダンス制御を行ってもよい（ステップＳ３１）。抵抗素子Ｚ２のインピーダンス制御を行うことで、電源線２０からコンデンサＣ２への放電経路のインピーダンスが調整されるので、負荷１０に供給される電流を最適な電流値に調整することができる。例えば、ＣＰＵ４は、抵抗素子Ｚ２のインピーダンスをデバイス毎に異なる設定値に制御するインピーダンス制御を行うことで、デバイス制御を停止させるデバイスに最適な電流を供給することができる。例えば、ＣＰＵ４は、半導体デバイス１１のデバイス制御を停止させる直前に、抵抗素子Ｚ２のインピーダンスを半導体デバイス１１用の設定値Ｚ２１に制御するインピーダンス制御を行う。
【００７４】
ＣＰＵ４は、ステップＳ２９で切り替え信号を切り替え部３１に出力してから、デバイス制御を停止させる直前に、スイッチ素子ＳＷ２ａをオンにし、且つ、スイッチ素子ＳＷ２ｂをオフにする（ステップＳ３２）。これにより、電源線２０からコンデンサＣ２への充電経路が形成され、且つ、コンデンサＣ２から低電位部２２への放電経路が遮断される（図１２参照）。ＣＰＵ４は、ステップＳ３２の直後に、デバイス制御を停止させる（ステップＳ３３）。デバイス制御の停止により負荷電流Ｉが急減しても、余分な電流は、デバイス制御の停止直前に電源線２０からコンデンサＣ２に供給されるため、デバイス電圧Ｖの上昇が抑制される。
【００７５】
なお、ステップＳ２９において、ＣＰＵ４は、デバイス電圧Ｖが所定の電圧Ｖｏよりも高い状態が検出されているとき（つまり、ハードウェア制御が実行中を示すハイレベルの状態通知信号を受信しているとき）、当該切り替え信号の出力を休止することが好ましい。なぜなら、ハードウェア制御が実行中のとき、コンデンサＣ２は充電中のため（図１５参照）、ステップＳ３２で電源線２０からコンデンサＣ２への充電経路を形成しても、コンデンサＣ２に電荷を蓄積する空きが不足するおそれがあるためである。
【００７６】
ＣＰＵ４は、ステップＳ３３でデバイス制御を停止させた後、スイッチ素子ＳＷ２ａをオフにし、且つ、スイッチ素子ＳＷ２ｂをオンにする（ステップＳ３４）。これにより、電源線２０からコンデンサＣ２への充電経路が遮断され、且つ、コンデンサＣ２から低電位部２２への放電経路が形成される（図１０参照）。
【００７７】
ステップＳ３５において、ＣＰＵ４は、ステップＳ３４の後、コンデンサＣ１，Ｃ２の充放電経路の制御主体をＣＰＵ４からハードウェア制御部３２に切り替えさせる切り替え信号を切り替え部３１に出力する。これにより、ＣＰＵ４によるソフトウェア制御からハードウェア制御部３２によるハードウェア制御に切り替わる。
【００７８】
したがって、本実施形態の電源回路１１０は、半導体デバイスの急峻な電流変化が発生しても遅延なく電圧変動を抑制でき、電圧変動の抑制用のコンデンサの静電容量を小さくできる。
【００７９】
図１７は、一実施形態の電源回路のより具体的な構成例を示す図である。図１７には、電源回路１１１が示されている。入力電圧Ｖｉを１０Ｖとし、所定の電圧Ｖｏを１Ｖとする。
【００８０】
充放電器１では、スイッチ素子ＳＷ１ａ，ＳＷ１ｂを、それぞれ、ＦＥＴ−１ａ，ＦＥＴ−１ｂとする。また、抵抗素子Ｚ１の抵抗値を１Ωとし、コンデンサＣ１の容量値を１Ｆとする。電圧Ｖ１を１０Ｖとする。ダイオード１ｃ，１ｄは、逆流防止用のダイオードである。ダイオード１ｃは、アノードが高電位部２１側に接続され且つカソードがコンデンサＣ１側に接続されており、コンデンサＣ１から高電位部２１への電流の流れを防止する。ダイオード１ｄは、アノードがコンデンサＣ１側に接続され且つカソードが電源線２０側に接続されており、電源線２０からコンデンサＣ１への電流の流れを防止する。
【００８１】
充放電器２では、スイッチ素子ＳＷ２ａ，ＳＷ２ｂを、それぞれ、ＦＥＴ−２ａ，ＦＥＴ−２ｂとする。また、抵抗素子Ｚ２の抵抗値を０．１Ωとし、コンデンサＣ２の容量値を１Ｆとする。電圧Ｖ２を０Ｖとする。ダイオード２ｃ，２ｄは、逆流防止用のダイオードである。ダイオード２ｃは、アノードが電源線２０側に接続され且つカソードがコンデンサＣ２側に接続されており、コンデンサＣ２から電源線２０への電流の流れを防止する。ダイオード２ｄは、アノードがコンデンサＣ２側に接続され且つカソードが低電位部２２側に接続されており、低電位部２２からコンデンサＣ２への電流の流れを防止する。
【００８２】
次に、電源回路１１１の動作について説明する。
【００８３】
工程１：通常時は、ＦＥＴ−１ａをオンにし且つＦＥＴ−１ｂをオフにすることで、コンデンサＣ１に電荷を蓄積する。また、通常時は、ＦＥＴ−２ａをオフにし且つＦＥＴ−２ｂをオンにすることで、コンデンサＣ２の電荷を空する。
【００８４】
工程２：デバイス制御開始直前に、ＦＥＴ−１ａをオフにし且つＦＥＴ−１ｂをオンにすることで、コンデンサＣ１から電源線２０への放電が開始する。
【００８５】
工程３：デバイス制御の開始により不足する電流は、コンデンサＣ１から供給される。
【００８６】
工程４：ＦＥＴ−１ａをオンにし且つＦＥＴ−１ｂをオフにすることで、コンデンサＣ１の放電が終了し、コンデンサＣ１の充電が再び開始する。
【００８７】
工程５：デバイス制御停止直前に、ＦＥＴ−２ａをオンにし且つＦＥＴ‐２ｂをオフにすることで、電源線２０からコンデンサＣ２へ充電が開始する。
【００８８】
工程６：デバイス制御の停止により過剰となる電流は、コンデンサＣ２へ蓄積される。
【００８９】
工程７：ＦＥＴ−２ａをオフにし且つＦＥＴ−２ｂをオンにすることで、コンデンサＣ２の充電が終了し、コンデンサＣ２の放電が再び開始する。
【００９０】
工程８：工程１へ戻る。
【００９１】
工程１で、コンデンサＣ１に蓄積される電荷Ｑ１は、Ｑ１＝Ｃ１×Ｖ１＝１Ｆ×１０Ｖ＝１０Ｃとなるが、図１の構成で同じ量の電荷を蓄積するには、少なくともコンデンサＣ１と同じコンデンサが１０個必要になる。つまり、本実施形態は、図１の構成に比べて、電圧変動抑制用のコンデンサの静電容量を１／１０に削減できる。
【００９２】
デバイス制御開始時にコンデンサＣ１からの放電電流の電流値Ｉｄは、Ｚ１=１Ωなので、Ｉｄ＝Ｑ１／Ｚ１=１０Ｃ／１Ω=１０Ａとなる。よって、１０Ａ程度の電流の増加に対応できる。また、デバイス制御終了時にコンデンサＣ２への充電電流の電流値Ｉｃは、Ｚ２=０．１Ωなので、Ｉｃ＝Ｖｏ／Ｚ２＝１Ｖ／０．１Ω=１０Ａとなる。よって、１０Ａ程度の電流の減少に対応できる。このように、抵抗素子Ｚ１と抵抗素子Ｚ２の抵抗値を調整することで、デバイスに適した電流値に調整することができる。
【００９３】
なお、図１７では、抵抗素子Ｚ１，Ｚ２に固定抵抗を使用したが、デジタルポテンショメータやＦＥＴ等の可変抵抗を使用してもよい。
【００９４】
以上、電源回路を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【００９５】
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
負荷に接続される電源線に所定の電圧を出力する電源と、
前記所定の電圧よりも低い電圧が印加される容量と、
前記負荷に印加される負荷電圧が前記所定の電圧よりも高い状態が検出されると、前記電源線から前記容量への充電経路を形成する制御部とを備える、電源回路。
（付記２）
前記制御部は、前記高い状態が検出されているとき、前記充電経路のインピーダンスを調整する、付記１に記載の電源回路。
（付記３）
前記制御部は、前記高い状態が検出されているとき、前記負荷電圧と前記所定の電圧との差に応じて、前記充電経路のインピーダンスを調整する、付記２に記載の電源回路。
（付記４）
前記低い電圧を供給する低電位部を備え、
前記制御部は、前記高い状態が検出されていないとき、前記充電経路を遮断し、且つ、前記容量から前記低電位部への放電経路を形成し、前記高い状態が検出されているとき、前記充電経路を形成し、且つ、前記放電経路を遮断する、付記１から３のいずれか一項に記載の電源回路。
（付記５）
前記制御部は、前記負荷電圧と前記所定の電圧よりも高い第１の閾値電圧とを比較することによって、前記高い状態か否かを検出する、付記４に記載の電源回路。
（付記６）
前記負荷を動作させる負荷制御を行う制御装置を備え、
前記制御装置は、前記負荷制御を停止させる予定のとき、前記充電経路を形成する、付記１から３のいずれか一項に記載の電源回路。
（付記７）
前記負荷を動作させる負荷制御を行う制御装置と、
前記充電経路及び前記放電経路の制御主体を前記制御装置にするのか前記制御部にするのかを切り替える切り替え部とを備え、
前記制御装置は、前記負荷制御を停止させる予定のとき、前記制御主体を前記制御装置に切り替えさせる第１の切り替え信号を前記切り替え部に出力してから、前記充電経路を形成し、且つ、前記放電経路を遮断する、付記４又は５に記載の電源回路。
（付記８）
前記制御装置は、前記第１の切り替え信号を前記切り替え部に出力してから、前記充電経路のインピーダンスを調整する、付記７に記載の電源回路。
（付記９）
前記制御装置は、前記高い状態が検出されているとき、前記第１の切り替え信号の出力を休止する、付記７又は８に記載の電源回路。
（付記１０）
前記制御装置は、前記負荷制御を停止させた後、前記充電経路を遮断し、且つ、前記放電経路を形成する、付記７から９のいずれか一項に記載の電源回路。
（付記１１）
前記制御装置は、前記負荷制御を停止させた後、前記充電経路を遮断し、且つ、前記放電経路を形成してから、前記制御主体を前記制御部に切り替えさせる第２の切り替え信号を前記切り替え部に出力する、付記１０に記載の電源回路。
（付記１２）
前記所定の電圧よりも高い電圧が印加される第２の容量を備え、
前記制御部は、前記負荷電圧が前記所定の電圧よりも低い状態が検出されると、前記第２の容量から前記電源線への第２の放電経路を形成する、付記１から５のいずれか一項に記載の電源回路。
（付記１３）
前記制御部は、前記低い状態が検出されているとき、前記第２の放電経路のインピーダンスを調整する、付記１２に記載の電源回路。
（付記１４）
前記制御部は、前記低い状態が検出されているとき、前記負荷電圧と前記所定の電圧との差に応じて、前記第２の放電経路のインピーダンスを調整する、付記１３に記載の電源回路。
（付記１５）
前記高い電圧を供給する高電位部を備え、
前記制御部は、前記低い状態が検出されていないとき、前記高電位部から前記第２の容量への第２の充電経路を形成し、且つ、前記第２の放電経路を遮断し、前記低い状態が検出されているとき、前記第２の充電経路を遮断し、且つ、前記第２の放電経路を形成する、付記１２から１４のいずれか一項に記載の電源回路。
（付記１６）
前記制御部は、前記負荷電圧と前記所定の電圧よりも低い第２の閾値電圧とを比較することによって、前記低い状態か否かを検出する、付記１５に記載の電源回路。
（付記１７）
前記負荷を動作させる負荷制御を行う制御装置を備え、
前記制御装置は、前記負荷制御を開始させる予定のとき、前記第２の放電経路を形成する、付記１２から１４のいずれか一項に記載の電源回路。
（付記１８）
前記負荷を動作させる負荷制御を行う制御装置と、
前記第２の充電経路及び前記第２の放電経路の制御主体を前記制御装置にするのか前記制御部にするのかを切り替える切り替え部とを備え、
前記制御装置は、前記負荷制御を開始させる予定のとき、前記制御主体を前記制御装置に切り替えさせる第１の切り替え信号を前記切り替え部に出力してから、前記第２の充電経路を遮断し、且つ、前記第２の放電経路を形成する、付記１５又は１６に記載の電源回路。
（付記１９）
前記制御装置は、前記第１の切り替え信号を前記切り替え部に出力してから、前記第２の放電経路のインピーダンスを調整する、付記１８に記載の電源回路。
（付記２０）
前記制御装置は、前記低い状態が検出されているとき、前記第１の切り替え信号の出力を休止する、付記１８又は１９に記載の電源回路。
（付記２１）
前記制御装置は、前記負荷制御を開始させた後、前記第２の充電経路を形成し、且つ、前記第２の放電経路を遮断する、付記１８から２０のいずれか一項に記載の電源回路。
（付記２２）
前記制御装置は、前記負荷制御を開始させた後、前記第２の充電経路を形成し、且つ、前記第２の放電経路を遮断してから、前記制御主体を前記制御部に切り替えさせる第２の切り替え信号を前記切り替え部に出力する、付記２１に記載の電源回路。
【符号の説明】
【００９６】
１，２  充放電器
３  電圧監視制御部
４  ＣＰＵ（制御装置の一例）
５  メモリ
１０  負荷
１１，１２，１３  半導体デバイス
２０  電源線
２１  高電位部
２２  低電位部
３１  切り替え部
３２  ハードウェア制御部
３３  バッファ部
１００，１１０，１１１  電源回路
１０１  半導体デバイス
１０２，１１２  電源
Ｃ１  コンデンサ（第２の容量の一例）
Ｃ２  コンデンサ（第１の容量の一例）
【図１】
2020048334.tif 000003
【図２】
2020048334.tif 000004
【図３】
2020048334.tif 000005
【図４】
2020048334.tif 000006
【図５】
2020048334.tif 000007
【図６】
2020048334.tif 000008
【図７】
2020048334.tif 000009
【図８】
2020048334.tif 000010
【図９】
2020048334.tif 000011
【図１０】
2020048334.tif 000012
【図１１】
2020048334.tif 000013
【図１２】
2020048334.tif 000014
【図１３】
2020048334.tif 000015
【図１４】
2020048334.tif 000016
【図１５】
2020048334.tif 000017
【図１６】
2020048334.tif 000018
【図１７】
2020048334.tif 000019