(57)【要約】【課題】量子ビット間の相互作用または漏話を抑制できること。【解決手段】超伝導複合量子計算回路は、量子ビットと量子ビットの状態を観測する観測電極とを含む回路素子の配線パターンと、接地電位である接地パターンとが基板表面に形成され、基板表面のうちの第１面に形成される接地パターンと、第１面の裏面である第２面に形成される接地パターンとを基板内部において接続する貫通電極を備える回路基板と、回路基板の第１面に形成される接地パターンに接する第１接触部と、第１面に形成される配線パターンの形状に応じた形状の第１非接触部とを備える第１接地電極と、回路基板の第２面に形成される接地パターンに接する第２接触部を備える第２接地電極と、を備える。【選択図】図１
2020061554.tif 000002
【特許請求の範囲】
【請求項１】
量子ビットと前記量子ビットの状態を観測する観測電極とを含む回路素子の配線パターンと、接地電位である接地パターンとが基板表面に形成され、前記基板表面のうちの第１面に形成される前記接地パターンと、前記第１面の裏面である第２面に形成される前記接地パターンとを基板内部において接続する貫通電極を備える回路基板と、
前記回路基板の前記第１面に形成される前記接地パターンに接する第１接触部と、前記第１面に形成される前記配線パターンの形状に応じた形状の第１非接触部とを備える第１接地電極と、
前記回路基板の前記第２面に形成される前記接地パターンに接する第２接触部を備える第２接地電極と、
前記量子ビットに対応する位置に接触して、前記回路基板の前記第１面を前記第１接地電極に押し付ける、または、前記回路基板の前記第２面を前記第２接地電極に押し付ける接触ばねピンを先端に設けた制御信号線と、
前記第１接地電極を前記回路基板の前記第１面に押し付ける、または、前記第２接地電極を前記回路基板の前記第２面に押し付ける付勢部材と、を備え、
前記第１接地電極は、前記接地パターンの展延性よりも高い展延性を有する超伝導体によって形成される第１展延部を介して前記接地パターンに接し、
前記第２接地電極は、前記接地パターンの展延性よりも高い展延性を有する超伝導体によって形成される第２展延部を介して前記接地パターンに接する、
超伝導複合量子計算回路。
【請求項２】
前記量子ビットは、接地部と第１の結合容量を有する第１の電極と、接地部と前記第１の結合容量よりも大きい第２の結合容量を有し、前記第１の電極とジョセフソン接合により接続される第２の電極とを含む
請求項１に記載の超伝導複合量子計算回路。
【請求項３】
前記回路基板は、前記第１面に形成される前記配線パターンに含まれる前記量子ビットの位置に応じた前記第２面の位置である量子ビット対応位置に、中心部電極と、当該中心部電極の周囲を囲む周囲電極と、当該中心部電極と当該周囲電極とを接続する接続電極とを備える
請求項２に記載の超伝導複合量子計算回路。
【請求項４】
前記制御信号線は前記第１面に形成される前記配線パターンに含まれる前記量子ビットの位置に対応する位置に前記第１接地電極が有する前記第１非接触部の内部、または、前記第１面に形成される前記配線パターンに含まれる前記量子ビットの位置に応じた前記第２面の位置である量子ビット対応位置に対応する位置に前記第２接地電極が有する第２非接触部の内部、に配置され、前記量子ビットに制御信号を供給する
請求項１から請求項３のいずれか一項に記載の超伝導複合量子計算回路。
【請求項５】
前記第１非接触部および前記第２非接触部の幅および高さが前記制御信号の波長より小さなサイズである
請求項４に記載の超伝導複合量子計算回路。
【請求項６】
前記制御信号の周波数帯域がマイクロ波帯域である
請求項５に記載の超伝導複合量子計算回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超伝導複合量子計算回路に関する。
【背景技術】
【０００２】
量子計算機に関する技術の研究や開発が行われている。量子計算機に関する技術において、超伝導量子ビットを用いた量子計算機において２量子ビットゲート操作を行う方法が知られている（特許文献１、２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７６１３７６５号明細書
【特許文献２】米国特許出願公開第２０１６／０３８０６３６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
超伝導回路を用いた量子コンピュータの実現のために開発されてきた従来の量子回路では、演算において必要とされる量子ビット間の不要な相互作用を完全にオフすることが困難な回路構成となっている。オフする際に残留する相互作用が存在すると、残留する相互作用自身が量子ビットの制御誤りの原因となるだけでなく、量子ビットに発生したエラーが周囲に伝搬し、拡散する要因となる。残留する相互作用自身が量子ビットの制御誤りの原因となったり、量子ビットに発生したエラーが周囲に伝搬し拡散したりすることは、誤り耐性をもつ量子コンピュータの実装において大きな問題なると同時に、誤り耐性を持たない近似型計算の計算精度低下につながる大きな問題となる。
【０００５】
本発明は上記の点に鑑みてなされたものであり、量子ビット間の相互作用または漏話を抑制できる超伝導複合量子計算回路を提供する。
【課題を解決するための手段】
【０００６】
本発明は上記の課題を解決するためになされたものであり、本発明の一態様は、量子ビットと前記量子ビットの状態を観測する観測電極とを含む回路素子の配線パターンと、接地電位である接地パターンとが基板表面に形成され、前記基板表面のうちの第１面に形成される前記接地パターンと、前記第１面の裏面である第２面に形成される前記接地パターンとを基板内部において接続する貫通電極を備える回路基板と、前記回路基板の前記第１面に形成される前記接地パターンに接する第１接触部と、前記第１面に形成される前記配線パターンの形状に応じた形状の第１非接触部とを備える第１接地電極と、前記回路基板の前記第２面に形成される前記接地パターンに接する第２接触部を備える第２接地電極と、前記量子ビットに対応する位置に接触して、前記回路基板の前記第１面を前記第１接地電極に押し付ける、または、前記回路基板の前記第２面を前記第２接地電極に押し付ける接触ばねピンを先端に設けた制御信号線と、前記第１接地電極を前記回路基板の前記第１面に押し付ける、または、前記第２接地電極を前記回路基板の前記第２面に押し付ける付勢部材と、を備え、前記第１接地電極は、前記接地パターンの展延性よりも高い展延性を有する超伝導体によって形成される第１展延部を介して前記接地パターンに接し、前記第２接地電極は、前記接地パターンの展延性よりも高い展延性を有する超伝導体によって形成される第２展延部を介して前記接地パターンに接する超伝導複合量子計算回路である。
【０００７】
また、本発明の一態様は、上記の超伝導複合量子計算回路において、前記第１接地電極を前記回路基板の前記第１面に押し付ける、または、前記第２接地電極を前記回路基板の前記第２面に押し付ける付勢部材をさらに備え、前記第１接地電極は、前記接地パターンの展延性よりも高い展延性を有する超伝導体によって形成される第１展延部を介して前記接地パターンに接し、前記第２接地電極は、前記接地パターンの展延性よりも高い展延性を有する超伝導体によって形成される第２展延部を介して前記接地パターンに接する。
【０００８】
また、本発明の一態様は、上記の超伝導複合量子計算回路において、前記量子ビットは、接地部と第１の結合容量を有する第１の電極と、接地部と前記第１の結合容量よりも大きい第２の結合容量を有し、前記第１の電極とジョセフソン接合により接続される第２の電極とを含む。
【０００９】
また、本発明の一態様は、上記の超伝導複合量子計算回路において、前記回路基板は、前記第１面に形成される前記配線パターンに含まれる前記量子ビットの位置に応じた前記第２面の位置である量子ビット対応位置に、中心部電極と、当該中心部電極の周囲を囲む周囲電極と、当該中心部電極と当該周囲電極とを接続する接続電極とを備える。
【００１０】
また、本発明の一態様は、上記の超伝導複合量子計算回路において、前記第１面に形成される前記配線パターンに含まれる前記量子ビットの位置に対応する位置に前記第１接地電極が有する前記第１非接触部の内部、または、前記第１面に形成される前記配線パターンに含まれる前記量子ビットの位置に応じた前記第２面の位置である量子ビット対応位置に対応する位置に前記第２接地電極が有する第２非接触部の内部、に配置され、前記量子ビットに制御信号を供給する制御信号線をさらに備える。
【００１１】
また、本発明の一態様は、上記の超伝導複合量子計算回路において、前記第１非接触部および前記第２非接触部の幅および高さが前記制御信号の波長より小さなサイズである。
【００１２】
また、本発明の一態様は、上記の超伝導複合量子計算回路において、前記制御信号の周波数帯域がマイクロ波帯域である。
【発明の効果】
【００１３】
本発明によれば、量子ビット間の相互作用または漏話を抑制できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る超伝導複合量子計算回路の構成の一例を示す図である。
【図２】本発明の実施形態に係る基板表面のうちの観測用領域の上面図である。
【図３】本発明の実施形態に係る第１非接触部及び第１接触部の一例を示す図である。
【図４】本発明の実施形態に係る量子ビットの一例を示す図である。
【図５】本発明の実施形態に係る第１等価回路の一例を示す図である。
【図６】本発明の実施形態に係るフィルタパターンの一例を示す図である。
【図７】本発明の実施形態に係る第２等価回路の一例を示す図である。
【図８】本発明の実施形態に係る第３キャパシタ―に流れる電流の制御電流の周波数に対する関係の一例を示す図である。
【図９】本発明の実施形態に係る超伝導複合量子計算回路の量子ビットの部分の断面の一例を示す図である。
【図１０】本発明の実施形態に係る超伝導共振器及び観測電極の一例を示す図である。
【図１１】本発明の実施形態に係る超伝導複合量子計算回路の観測電極の部分の断面の一例を示す図である。
【図１２】本発明の変形例に係る量子ビットの一例を示す図である。
【図１３】本発明の変形例に係る量子ビットの一例を示す図である。
【図１４】本発明の変形例に係る量子ビットの一例を示す図である。
【図１５】本発明の変形例に係る量子ビットの一例を示す図である。
【図１６】本発明の変形例に係る量子ビットの一例を示す図である。
【図１７】本発明の変形例に係る量子ビットの一例を示す図である。
【図１８】本発明の変形例に係る量子ビットの一例を示す図である。
【図１９】本発明の変形例に係るフィルタパターンの一例を示す図である。
【図２０】本発明の変形例に係るフィルタパターンの一例を示す図である。
【図２１】本発明の変形例に係るフィルタパターンの一例を示す図である。
【発明を実施するための形態】
【００１５】
（実施形態）
以下、図面を参照しながら本発明の実施形態について詳しく説明する。図１は、本実施形態に係る超伝導複合量子計算回路ＱＣの構成の一例を示す図である。超伝導複合量子計算回路ＱＣは、回路基板１と、第１接地電極２と、第２接地電極３とを備える。回路基板１は、第１接地電極２と、第２接地電極３とにより挟まれている。
回路基板１からみて第１接地電極２が備えられる側を上側、回路基板１からみて第２接地電極３が備えられる側を下側という。
【００１６】
回路基板１は、一例としてシリコン等の誘電体基板である。回路基板１では、シリコン等の誘電体基板の基板表面Ｓ上に超伝導膜により回路素子の配線パターンＣＰ及び接地パターンＧＰが形成される。なお、回路基板１の材質がシリコンである場合、回路基板１は所定の温度よりも低い温度において備えられ当該シリコンは誘電体となる。
【００１７】
配線パターンＣＰには、量子ビット４と、量子ビット４の状態を観測する観測電極８と、超伝導共振器７と、キャパシター９とが含まれる。図１では、量子ビット４の一例として、量子ビット４−１〜４−６が示されている。図１では、超伝導共振器７の一例として、超伝導共振器７−１〜７−４が示されている。図１では、キャパシター９の一例として、キャパシター９−１〜９−４が示されている。
【００１８】
接地パターンＧＰは、接地電位である。接地パターンＧＰには、第１接地パターンＧＰ１と、第２接地パターンＧＰ２とがある。第１接地パターンＧＰ１は、基板表面Ｓのうち上側の第１面Ｓ１に形成される。第２接地パターンＧＰ２は、第１面Ｓ１の裏面である第２面Ｓ２に形成される。第１接地パターンＧＰ１には、基板上面接地電極１１が含まれる。図１では、基板上面接地電極１１の一例として、基板上面接地電極１１−１〜１１−４が示されている。
【００１９】
貫通電極１０は、回路基板１の第１面Ｓ１に形成される第１接地パターンＧＰ１と、第１面Ｓ１の裏面である第２面Ｓ２に形成される第２接地パターンＧＰ２とを基板内部において接続する。第１接地パターンＧＰ１と、第２接地パターンＧＰ２とは、貫通電極１０によって電気的に接触する。図１では、貫通電極１０の一例として、貫通電極１０−１、及び貫通電極１０−２が示されている。
【００２０】
また、回路基板１の基板表面Ｓ上において、量子ビット４−１〜４−４のように隣接する４つの量子ビット４を頂点とする四角形の領域を、観測用領域Ｘという。図１では、観測用領域Ｘの一例として、観測用領域Ｘ１及び観測用領域Ｘ２が示されている。
回路基板１の誘電体基板上において、隣接する量子ビット４−４、量子ビット４−３、量子ビット４−５、及び量子ビット４−６のように隣接する４つの量子ビット４を頂点とする四角形の領域を、間隙接地領域Ｙという。図１では、間隙接地領域Ｙの一例として、第１間隙接地領域Ｙ１及び第１間隙接地領域Ｙ２が示されている。
基板表面Ｓでは、観測用領域Ｘ、及び観測用領域Ｘを囲む間隙接地領域Ｙのパターンが繰り返されている。図１では、当該パターンのうちの一部が示されている。
【００２１】
上述したように、回路基板１では、量子ビット４と量子ビット４の状態を観測する観測電極８とを含む回路素子の配線パターンＣＰと、接地電位である接地パターンＧＰとが基板表面Ｓに形成される。回路基板１は、基板表面Ｓのうちの第１面Ｓ１に形成される第１接地パターンＧＰ１と、第１面Ｓ１の裏面である第２面Ｓ２に形成される第２接地パターンＧＰ２とを基板内部において接続する貫通電極１０を備える。
【００２２】
第１接地電極２には、基板表面Ｓと対向する面に、基板表面Ｓ上の配線パターンＣＰに合わせてエッチング加工が施された後、超伝導膜が形成される。第１接地電極２には、当該エッチング加工によって第１非接触部２０が形成される。
第１非接触部２０は、基板表面Ｓのうちの第１面Ｓ１と接触していない。第１非接触部２０と、第１面Ｓ１との間の距離は、一例として、制御信号周波数が１０ＧＨｚ程度の場合に数十から数百ミクロンである。第１非接触部２０（第２非接触部３０も同様）の幅および高さは制御信号の波長より小さなサイズである。第１非接触部２０は、基板表面Ｓのうちの第１面Ｓ１に形成される配線パターンＣＰの形状に応じた形状である。
【００２３】
一方、第１接地電極２には、第１接地電極２の基板表面Ｓと対向する面のうち第１非接触部２０以外の部分として第１接触部２１が備えられる。
第１接触部２１は、回路基板１の第１面Ｓ１に形成される第１接地パターンＧＰ１に、上面超伝導マイクロバンプ１２−１を介して接する。上面超伝導マイクロバンプ１２−１は、一例として、接地パターンＧＰの展延性よりも高い展延性を有する超伝導体である。上面超伝導マイクロバンプ１２−１は、第１展延部１２の一例である。
【００２４】
ここで本実施形態において、展延性とは、展性または延性、もしくは展性と延性との両方の性質をいう。図１では、第１接触部２１の一例として、第１接触部２１−１、第１接触部２１−２、及び第１接触部２１−３が示されている。
【００２５】
上述したように、第１接地電極２は、接地パターンＧＰの展延性よりも高い展延性を有する超伝導体によって形成される第１展延部１２を介して接地パターンＧＰに接する。
【００２６】
ここで図２及び図３を参照し、第１非接触部２０及び第１接触部２１について説明する。
図２は、本実施形態に係る基板表面Ｓのうちの観測用領域Ｘ１の上面図である。
図２では、第１非接触部２０の一例として、第１非接触部２０−３、第１非接触部２０−４、第１非接触部２０−５、及び第１非接触部２０−６が示されている。
【００２７】
図３は、本実施形態に係る第１非接触部２０及び第１接触部２１の一例を示す図である。図３では、第１接触部２１の一例として、第１接触部２１−１〜２１−１２が示されている。第１非接触部２０は、第１接触部２１を除く部分であり、上述したようにエッチング加工により形成される。図３では、第１非接触部２０の一例として、第１非接触部２０−１及び第１非接触部２０−２が示されている。
【００２８】
上述したように、第１接地電極２は、回路基板１の第１面Ｓ１に形成される第１接地パターンＧＰ１に接する第１接触部２１と、第１面Ｓ１に形成される配線パターンＣＰの形状に応じた形状の第１非接触部２０とを備える。
【００２９】
図１に戻って超伝導複合量子計算回路ＱＣの説明を続ける。
量子ビット４は、超伝導薄膜上に形成された超伝導量子ビットである。ここで図４及び図５を参照し、量子ビット４について説明する。
図４は、本実施形態に係る量子ビット４の一例を示す図である。量子ビット４は、内側円盤４０と、外リング４１と、ジョセフソン接合４２と、量子ビット手部４３−１と、量子ビット手部４３−２とを備える。内側円盤４０と、外リング４１と、量子ビット手部４３−１と、量子ビット手部４３−２とは、それぞれ金属電極である。
【００３０】
内側円盤４０と、外リング４１とは、同心円の金属電極を形成する。内側円盤４０と、外リング４１とは、ジョセフソン接合４２により接合される。外リング４１には、量子ビット手部４３−１と、量子ビット手部４３−２と、量子ビット手部４３−３と、量子ビット手部４３−４とが接続される。図４では、量子ビット手部４３−３と、量子ビット手部４３−４とは不図示である。
外リング４１は、基板上面接地電極１１により周囲を囲まれている。基板上面接地電極１１−１及び基板上面接地電極１１−２は、基板上面接地電極１１の一例である。
【００３１】
ここで図５を参照し、量子ビット４の等価回路である第１等価回路４Ｃについて説明する。
図５は、本実施形態に係る第１等価回路４Ｃの一例を示す図である。同心円の金属電極である内側円盤４０と外リング４１との間には、キャパシタ―Ｃｄｑが形成される。第１等価回路４Ｃでは、キャパシタ―Ｃｄｑと、ジョセフソン接合４２に由来するインダクターによって、非線形なＬＣ共振器ＬＣＲが形成される。キャパシタ―Ｃｄｑは容量Ｃｑをもつ。
【００３２】
第１接地電極２、第２接地電極３、基板上面接地電極１１、及び基板下面接地電極１３をまとめて接地部ＧＥという。
内側円盤４０と接地部ＧＥとの間には、第１キャパシタ―Ｃｄ１が形成される。第１キャパシタ―Ｃｄ１は第１容量Ｃ１をもつ。第１容量Ｃ１は、内側円盤４０と基板上面接地電極１１との距離によって主に決まる。図４の例では、内側円盤４０と基板上面接地電極１１との距離は、内側円盤４０の半径によって決まる。
外リング４１と接地部ＧＥとの間には、第２キャパシタ―Ｃｄ２が形成される。第２キャパシタ―Ｃｄ２は第２容量Ｃ２をもつ。第２容量は、外リング４１と基板上面接地電極１１との距離によって主に決まる。外リング４１と基板上面接地電極１１との距離は、外リング４１の半径によって決まる。
【００３３】
量子ビット４と第１接地電極２との間や、量子ビット４と接地部ＧＥとの間には、不要輻射電界Ｅが発生し得る。不要輻射電界Ｅ１は、量子ビット４と接地部ＧＥとの間の不要輻射電界Ｅの一例である。不要輻射電界Ｅ２は、量子ビット４と接地部ＧＥとの間の不要輻射電界Ｅの一例である。
【００３４】
量子ビット４では、内側円盤４０の半径及び外リング４１の半径は、第２容量Ｃ２が第１容量Ｃ１よりも大きくなるという条件に基づいて決められる。量子ビット４では、外リング４１の半径を、第２容量Ｃ２が第１容量Ｃ１よりも大きくなるように大きくしている。
量子ビット４では、第２容量Ｃ２が第１容量Ｃ１よりも大きいため、不要輻射電界Ｅによる電位の変動は、外リング４１を介して接地部ＧＥへと伝搬する。つまり、第２キャパシタ―Ｃｄ２は、いわゆるバイパスコンデンサーとして機能する。
【００３５】
不要輻射電界Ｅによる電位の変動が外リング４１を介して接地部ＧＥへと伝搬するため、内側円盤４０と外リング４１との間の電位差は、不要輻射電界Ｅによる電位の変動の影響を第２容量Ｃ２が第１容量Ｃ１よりも大きくない場合に比べて受けにくい。ここで内側円盤４０と外リング４１との間の電位差は、量子ビット４がビット情報を記録するための素子として機能するために、不要輻射電界Ｅに対して安定的である必要がある。
【００３６】
上述したように、量子ビット４は、接地部ＧＥと第１容量Ｃ１を有する内側円盤４０と、接地部ＧＥと第１容量Ｃ１よりも大きい第２容量Ｃ２を有し、内側円盤４０とジョセフソン接合４２により接続される外リング４１とを含む。
【００３７】
図１に戻って超伝導複合量子計算回路ＱＣの構成の説明を続ける。
第２接地電極３は、一例として、アルミニウム電極である。第２接地電極３は、第２非接触部３０と、第２接触部３１とを備える。
【００３８】
第２非接触部３０は、回路基板１の基板表面Ｓのうちの下側の面である第２面Ｓ２と接触していない。第２接地電極３は、第２非接触部３０を、量子ビット対応位置に対応する位置に有する。ここで量子ビット対応位置とは、回路基板１の基板表面Ｓのうちの上側の面である第１面Ｓ１に形成される配線パターンＣＰに含まれる量子ビット４の位置に応じた第２面Ｓ２の位置である。図１では、第２非接触部３０の一例として、第２非接触部３０−１、及び第２非接触部３０−２が示されている。
【００３９】
第２接触部３１は、第２面Ｓ２に形成される第２接地パターンＧＰ２に、第２展延部１４を介して接する。ここで、第２展延部１４は、インジウムなど接地パターンＧＰの展延性よりも高い展延性を有する超伝導体である。第２展延部１４には、後述する導電接触部１４−１及び導電接触部１４−２がある。
つまり、第２接地電極３は、接地パターンＧＰの展延性よりも高い展延性を有する超伝導体によって形成される第２展延部１４を介して接地パターンＧＰに接する。
【００４０】
第２非接触部３０の内部には、制御信号線５が、第２面Ｓ２に対して下側から垂直方向に伸びて配置される。制御信号線５には、制御用信号線５Ａと、観測用信号線５Ｂとの２種類がある。制御用信号線５Ａは、量子ビット４に制御信号を伝達するための制御信号線５である。
観測用信号線５Ｂは、量子ビット４の状態の観測結果を信号（観測信号という）として取り出すための制御信号線５である。観測信号は、観測用信号線５Ｂをプローブ信号が伝達し、観測電極８の第２面Ｓ２において当該プローブ信号が反射することによって、量子ビット４の状態の観測結果を反映して生成される。
【００４１】
制御信号及び観測信号には、一例として、通常は４〜１２ギガヘルツ帯のマイクロ波が用いられる。つまり、超伝導複合量子計算回路ＱＣでは、制御信号の周波数帯域はマイクロ波帯域である。
【００４２】
量子ビットの制御信号である制御電流が、制御用信号線５Ａを伝搬し、制御用信号線５Ａの先端に供えられた接触ばねピン５０Ａにより基板下面接地電極１３に形成されるフィルタパターン６へ流れ込む。回路基板１の下側の面である第２面Ｓ２に形成されるフィルタパターン６に流れ込んだ制御電流は、第２面Ｓ２に形成されたフィルタパターン６から数か所の細線を通じて基板下面接地電極１３へ還流する。
【００４３】
上述したように、第２接地電極３は、回路基板１の第２面Ｓ２に形成される第２接地パターンＧＰ２に接する第２接触部３１を備える。
また、制御信号線５は、第１面Ｓ１に形成される配線パターンＣＰに含まれる量子ビット４の位置に応じた第２面Ｓ２の位置である量子ビット対応位置に対応する位置に第２接地電極３が有する第２非接触部３０の内部に配置され、量子ビット４に制御信号を供給する。制御信号線５は、量子ビット４が配置される回路基板１の基板表面Ｓに対して、垂直な方向から配置される。つまり、制御信号線５は、３次元の構造に基づいて配置される。
【００４４】
ここで図６及び図７を参照し、フィルタパターン６について説明する。
図６は、本実施形態に係るフィルタパターン６の一例を示す図である。フィルタパターン６は、量子ビット４の位置に応じた第２面Ｓ２の位置である量子ビット対応位置に備えられる。
【００４５】
フィルタパターン６は、中心部電極６０と、接続電極６２とを備える。中心部電極６０は円形の電極である。中心部電極６０は、間隙部６１を介して周囲を基板下面接地電極１３によって囲まれる。中心部電極６０と、基板下面接地電極１３とは、接続電極６２を介して接続される。ここで接続電極６２は、数十マイクロメートル幅の細線状の金属電極である。
図６において、間隙部６１−１〜６１−４は、間隙部６１の一例である。図６において、接続電極６２−１〜６２−４は、接続電極６２の一例である。
【００４６】
ここで図７を参照し、フィルタパターン６を備える場合の量子ビット４の等価回路である第２等価回路４Ｃａについて説明する。
図７は、本実施形態に係る第２等価回路４Ｃａの一例を示す図である。第２等価回路４Ｃａ（図７）と、第１等価回路４Ｃ（図５）とを比較すると、制御用信号線５Ａ、インダクターＩｄｓ、及び第３キャパシタ―Ｃｄｃが異なるが、他の構成要素（第１キャパシタ―Ｃｄ１、第２キャパシタ―Ｃｄ２、ＬＣ共振器ＬＣＲ、内側円盤４０、外リング４１、量子ビット手部４３−１、量子ビット手部４３−２、及び接地部ＧＥ）が持つ機能は同じである。図７では、図５の第１等価回路４Ｃと異なる部分を中心に説明する。
【００４７】
制御用信号線５Ａと、内側円盤４０との間には、第３キャパシタ―Ｃｄｃが形成される。第３キャパシタ―Ｃｄｃは第３容量Ｃｃをもつ。
接続電極６２は、第３キャパシタ―Ｃｄｃと並列に備えられるインダクターＩｄｓを形成する。インダクターＩｄｓは、制御用信号線５Ａと接地部ＧＥとを接続する。インダクターＩｄｓは、インダクタンスＬｓをもつ。
駆動電界ＥＤは、制御用信号線５Ａに流れる制御電流による電界である。
【００４８】
インダクターＩｄｓと、第３容量Ｃｃと、第１キャパシタ―Ｃｄ１及び第２キャパシタ―Ｃｄ２とは、ハイパスフィルターを形成する。ここで第２キャパシタ―Ｃｄ２のもつ第２容量Ｃ２の方が第１キャパシタ―Ｃｄ１のもつ第１容量Ｃ１よりも十分大きいため、当該ハイパスフィルターにおいて第１キャパシタ―Ｃｄ１と第２キャパシタ―Ｃｄ２とでは、第１キャパシタ―Ｃｄ１の効果に比べて第２キャパシタ―Ｃｄ２の効果が殆どである。当該ハイパスフィルターは、マイクロ波帯域よりも十分に高い周波数の信号を制御用信号線５Ａなどの外部に通す。上述したように、量子ビット４の制御信号にはマイクロ波が用いられる。インダクターＩｄｓは、量子ビット４のエネルギーが外部へ漏れ出すことを抑制する。
【００４９】
ここでインダクターＩｄｓである接続電極６２の効果について説明する。
制御用信号線５Ａから供給される制御電流を制御電流Ｉとし、制御電流Ｉのうち第３キャパシタ―Ｃｄｃの側に流れる電流成分を電流Ｉｃとし、制御電流ＩのうちインダクターＩｄｓの側に流れる電流成分を電流ＩＬとする。制御電流Ｉの大きさを大きさｉとし、電流Ｉｃの大きさを大きさｉＣとし、電流ＩＬの大きさを大きさｉＬとする。
【００５０】
インダクターＩｄｓのインダクタンスＬｓが無限大の場合、電流ＩＬの大きさｉＬはゼロとなり、電流Ｉｃの大きさｉＣは制御電流Ｉの大きさｉに等しくなる。ＬＣ共振器ＬＣＲが共振している場合、並列インピーダンスの大きさはゼロとなる。
ＬＣ共振器ＬＣＲに流れる電流は、電流Ｉｃの、第１キャパシタ―Ｃｄ１の側に流れる電流成分と第２キャパシタ―Ｃｄ２の側に流れる電流成分とのうち、第２キャパシタ―Ｃｄ２の側に流れる電流成分となる。ＬＣ共振器ＬＣＲに流れる電流の大きさは、式（１）のように表される。
【００５１】
【数１】
2020061554.tif 000003
【００５２】
インダクタンスＬｓが小さくなる場合、電流ＩＬの大きさｉＬが増加し、電流Ｉｃの大きさｉＣが減少する。したがって、上述した式（１）によれば、インダクタンスＬｓが小さくなる場合、ＬＣ共振器ＬＣＲに流れる電流の大きさは減少する。
ここで制御電流Ｉの大きさを大きさｉは、式（２）のように表される。
【００５３】
【数２】
2020061554.tif 000004
【００５４】
第２容量Ｃ２が第３容量Ｃｃよりも十分に大きい場合には、式（２）より制御電流Ｉの大きさを大きさｉは、式（３）のように表される。
【００５５】
【数３】
2020061554.tif 000005
【００５６】
第２容量Ｃ２が第３容量Ｃｃよりも十分に大きい場合には、式（３）より電流Ｉｃの大きさｉＣは、式（４）のように表される。
【００５７】
【数４】
2020061554.tif 000006
【００５８】
ここで図８を参照し、第３キャパシタ―Ｃｄｃに流れる電流Ｉｃの制御電流Ｉの周波数ωに対する関係について説明する。
図８は、本実施形態に係る第３キャパシタ―Ｃｄｃに流れる電流Ｉｃの制御電流Ｉの周波数ωに対する関係の一例を示す図である。グラフＧ１は、制御電流Ｉの周波数ωの対数に対する電流Ｉｃの大きさｉＣの対数を示す。ここでグラフＧ１の横軸は、制御電流Ｉの周波数ωは、インダクターＩｄｓと第３キャパシタ―ＣｄｃとのＬＣ共振器の共振周波数によって規格化されている。
【００５９】
ここでＬＣ共振器ＬＣＲの共振周波数は、式（５）によって表される。
【００６０】
【数５】
2020061554.tif 000007
【００６１】
マイクロ波帯域であるＬＣ共振器ＬＣＲの共振周波数は、横軸の座標の値が０．１の近傍の範囲Ｘに含まれる値に対応する。制御電流Ｉの周波数ωはマイクロ波帯域であるため、インダクターＩｄｓは、範囲Ｘよりも低い周波数を通過させず、ハイパスフィルターとして機能する。
【００６２】
上述したように、回路基板１は、第１面Ｓ１に形成される第１接地パターンＧＰ１に含まれる量子ビット４の位置に応じた第２面Ｓ２の位置である量子ビット対応位置に、中心部電極６０と、中心部電極６０の周囲を囲む基板下面接地電極１３と、当該中心部電極６０と基板下面接地電極１３とを接続する接続電極６２とを備える。
【００６３】
ここで図９を参照し、超伝導複合量子計算回路ＱＣの量子ビット４の部分の断面について説明する。
図９は、本実施形態に係る超伝導複合量子計算回路ＱＣの量子ビット４の部分の断面の一例を示す図である。
制御用信号線５Ａは、接触ばねピン５０Ａと、同軸線誘電体部５２Ａとを備える。接触ばねピン５０Ａは、ばね５１Ａを内部に含み、ばね５１Ａの弾性力により回路基板１を第１接地電極２に押し付ける。同軸線誘電体部５２Ａは、接触ばねピン５０Ａを第２接地電極３から絶縁する。同軸線誘電体部５２Ａの形状は円筒状であり、図９では、同軸線誘電体部５２Ａの断面の一例として、同軸線誘電体部５２Ａ−１及び同軸線誘電体部５２Ａ―２が示されている。
【００６４】
基板下面接地電極１３−１と第２接触部３１−１との間には、導電接触部１４−１が備えられる。基板下面接地電極１３−２と第２接触部３１−２との間には、導電接触部１４−２が備えられる。上述したように導電接触部１４−１及び導電接触部１４−２は、第２展延部１４の一例である。
なお、導電接触部１４−１及び導電接触部１４−２に代えて、超伝導マイクロバンプが備えられてもよい。
【００６５】
ここで超伝導複合量子計算回路ＱＣは、第１接地電極２の上側に、第１接地電極２を回路基板１の第１面Ｓ１に押し付ける付勢部材Ｐ（不図示）を備える。ここで付勢部材Ｐは、ばね５１Ａの弾性力と反対向きに第１接地電極２を回路基板１の第１面Ｓ１に押し付ける。
付勢部材Ｐは、第１接地電極２を回路基板１の第１面Ｓ１に押し付けることにより、第１接地電極２を回路基板１に密着させ、かつ回路基板１を第２接地電極３に密着させる。付勢部材Ｐは、一例として、板ばね、または接触ばねピンである。
このような構成により基板下面接地電極１３−１と基板下面接地電極１３−２は第２接地電極３に密着し、これらの電位が接地部ＧＥの電位と均一化される。これによって第２容量Ｃ２を介して外リング４１の電位も実効的に接地部ＧＥと同一になるため、量子ビットへの制御信号をほぼ漏洩・漏話なく量子ビットを構成する内側円盤４０とジョセフソン接合４２に到達させることができる。
【００６６】
図１に戻って超伝導複合量子計算回路ＱＣの説明を続ける。
超伝導共振器７は、量子ビット４と相互作用することによって量子ビット４の状態を読み出す。隣接する４つの超伝導共振器７−１〜７−４は、観測電極８によって集約される。上述したように、読みだされた量子ビット４の状態は、観測電極８を介して観測用信号線５Ｂに観測信号として取り出される。
【００６７】
ここで図１０及び図１１を参照し、超伝導共振器７及び観測電極８について説明する。  図１０は、本実施形態に係る超伝導共振器７及び観測電極８の一例を示す図である。超伝導共振器７は、一例として第１面Ｓ１上において蛇行する形状を有する。なお、超伝導共振器７の形状は、超伝導共振器７が共振器として機能しさえすればどのような形状であってもよい。例えば、超伝導共振器７は、蛇行する形状に代えて、直線状の形状を有してもよいし、Ｕ字状に湾曲した形状であってもよい。
観測電極８は、観測基板貫通電極８０を備える。観測基板貫通電極８０は、回路基板１において備えられる場所が異なる以外は、貫通電極１０と同一の特徴を備える。
【００６８】
図１１は、本実施形態に係る超伝導複合量子計算回路ＱＣの観測電極８の部分の断面の一例を示す図である。観測基板貫通電極８０の形状は円筒状であり、図１１では、観測基板貫通電極８０の断面の一例として、観測基板貫通電極８０−１及び観測基板貫通電極８０−２が示されている。
【００６９】
観測用信号線５Ｂは、接触ばねピン５０Ｂと、同軸線誘電体部５２Ｂとを備える。接触ばねピン５０Ｂは、ばね５１Ｂを内部に含み、ばね５１Ｂの弾性力により回路基板１を第１接地電極２に押し付ける。同軸線誘電体部５２Ｂは、接触ばねピン５０Ｂを第２接地電極３から絶縁する。同軸線誘電体部５２Ｂの形状は円筒状であり、図１１では、同軸線誘電体部５２Ｂの断面の一例として、同軸線誘電体部５２Ｂ−１及び同軸線誘電体部５２Ｂ―２が示されている。
【００７０】
なお、本実施形態では、制御信号線５が、第２接地電極３が有する第２非接触部３０の内部から、基板表面Ｓの第２面Ｓ２に対して下側から垂直方向に伸びて配置される場合について説明したが、これに限らない。制御信号線５は、第１接地電極２が有する第１非接触部２０の内部から、基板表面Ｓの第１面Ｓ１に上側から垂直方向に伸びて配置されてもよい。
つまり、制御信号線５は、第１面Ｓ１に形成される配線パターンＣＰに含まれる量子ビット４の位置に対応する位置に第１接地電極２が有する第１非接触部２０の内部に配置されてもよい。
【００７１】
制御信号線５が、第１接地電極２が有する第１非接触部２０の内部から、基板表面Ｓの第１面Ｓ１に上側から垂直方向に伸びて配置される場合、超伝導複合量子計算回路ＱＣにはフィルタパターン６は備えられなくてよい。
【００７２】
また、制御信号線５は、量子ビット４及び観測電極８毎に、第２接地電極３が有する第２非接触部３０の内部から、基板表面Ｓの第２面Ｓ２に対して下側から垂直方向に伸びて配置される場合と、第１接地電極２が有する第１非接触部２０の内部から、基板表面Ｓの第１面Ｓ１に上側から垂直方向に伸びて配置される場合とがあってもよい。
【００７３】
なお、本実施形態では、付勢部材Ｐが第１接地電極２を回路基板１の第１面Ｓ１に押し付ける場合について説明したが、これに限らない。付勢部材Ｐは、第２接地電極３を回路基板１の第２面Ｓ２に押し付けてもよい。また、超伝導複合量子計算回路ＱＣは、第１接地電極２を回路基板１の第１面Ｓ１に押し付ける付勢部材と、第２接地電極３を回路基板１の第２面Ｓ２に押し付ける付勢部材との２種類の付勢部材とを備えてもよい。
【００７４】
以上に説明したように、本実施形態に係る超伝導複合量子計算回路ＱＣは、回路基板１と、第１接地電極２と、第２接地電極３とを備える。
回路基板１は、量子ビット４と量子ビット４の状態を観測する観測電極８とを含む回路素子の配線パターンＣＰと、接地電位である接地パターンＧＰとが基板表面Ｓに形成され、基板表面Ｓのうちの第１面Ｓ１に形成される第１接地パターンＧＰ１と、第１面Ｓ１の裏面である第２面Ｓ２に形成される第２接地パターンＧＰ２とを基板内部において接続する貫通電極１０を備える。
第１接地電極２は、回路基板１の第１面Ｓ１に形成される第１接地パターンＧＰ１に接する第１接触部２１と、第１面Ｓ１に形成される配線パターンＣＰの形状に応じた形状の第１非接触部２０とを備える。
第２接地電極３は、回路基板１の第２面Ｓ２に形成される第２接地パターンＧＰ２に接する第２接触部３１を備える。
【００７５】
この構成により、本実施形態に係る超伝導複合量子計算回路ＱＣでは、量子ビット４の上側の空間や回路基板１内の不要な電磁モード（電磁波の共振現象）の発生や広がりを抑制できるため、量子ビット間の相互作用または漏話を抑制できる。
【００７６】
超伝導複合量子計算回路ＱＣでは、第１接地電極２は、量子ビット４の上側の空間を、第１接地電極２が備えられない場合に比べて小さくする。量子ビット４の上側の空間には、不要な電磁モードが発生し得る。超伝導複合量子計算回路ＱＣでは、不要な電磁モードのモード周波数を、量子ビット４の周波数から離調できる。また、超伝導複合量子計算回路ＱＣでは、不要な電磁モードの量子ビット４の上側の空間における広がりを局所化することによって、量子ビット４の制御信号の広範囲への漏話を抑制できる。
貫通電極１０は、回路基板１内の不要な電磁モードが発生することを抑制し、量子ビット４間の制御信号の広範囲への漏話を抑制できる。
【００７７】
また、本実施形態に係る超伝導複合量子計算回路ＱＣは、第１接地電極２を回路基板１の第１面Ｓ１に押し付ける、または、第２接地電極３を回路基板１の第２面Ｓ２に押し付ける付勢部材Ｐをさらに備える。
ここで第１接地電極２は、接地パターンＧＰの展延性よりも高い展延性を有する超伝導体によって形成される第１展延部１２を介して接地パターンＧＰに接する。
第２接地電極３は、接地パターンＧＰの展延性よりも高い展延性を有する超伝導体によって形成される第２展延部１４を介して接地パターンＧＰに接する。
【００７８】
この構成により、本実施形態に係る超伝導複合量子計算回路ＱＣでは、第１接地電極２と回路基板１の第１面Ｓ１上の接地パターンＧＰとの間の空隙、または第２接地電極３と回路基板１の第２面Ｓ２上の接地パターンＧＰと間の空隙を除去できるため、隣接する制御信号線５を伝搬する制御用信号または観測用信号相互間の漏話を抑制できる。
【００７９】
また、本実施形態に係る超伝導複合量子計算回路ＱＣでは、量子ビット４は、接地部ＧＥと第１の結合容量（この一例において、第１容量Ｃ１）を有する第１の電極（この一例において、内側円盤４０）と、接地部ＧＥと第１の結合容量（この一例において、第１容量Ｃ１）よりも大きい第２の結合容量（この一例において、第２容量Ｃ２）を有し、第１の電極（この一例において、内側円盤４０）とジョセフソン接合４２により接続される第２の電極（この一例において、外リング４１）とを含む。
【００８０】
この構成により、本実施形態に係る超伝導複合量子計算回路ＱＣでは、外リング４１によって、量子ビット４を構成する金属電極（この一例において、内側円盤４０、及び外リング４１）を伝搬する不要な電磁モードから遮蔽できるため、量子ビット４の誤り率を抑制できる。ここで量子ビット４を構成する金属電極（この一例において、内側円盤４０、及び外リング４１）を伝搬する不要な電磁モードとは、例えば、第１接地電極２や貫通電極１０等を備えてもなお残った不要な電磁モードである。
【００８１】
従来、量子ビットを形成する二つの金属電極は、接地電極に対して対称であるか、または、片側の金属電極が接地であった。二つの金属電極が接地電極に対して対称とは、二つの金属電極のうちの一方の金属電極と当該接地電極との間の結合容量と、二つの金属電極のうちの他方の金属電極と当該接地電極との間の結合容量とが等しいことをいう。また、量子ビットを形成する二つの金属電極のうち片側の金属電極が接地であるとは、片側の金属電極が接地電極と同等の機能を備えていることを意味する。
本実施形態に係る超伝導複合量子計算回路ＱＣでは、量子ビットを形成する二つの金属電極のうち片側の金属電極を接地電極へ短絡しないことにより、接地電極面の電位揺らぎの影響を排除できる。
【００８２】
また、本実施形態に係る超伝導複合量子計算回路ＱＣでは、回路基板１は、第１面Ｓ１に形成される第１接地パターンＧＰ１に含まれる量子ビット４の位置に応じた第２面Ｓ２の位置である量子ビット対応位置に、中心部電極６０と、中心部電極６０の周囲を囲む周囲電極（この一例において、基板下面接地電極１３）と、中心部電極６０と周囲電極（この一例において、基板下面接地電極１３とを接続する接続電極６２とを備える。
【００８３】
この構成により、本実施形態に係る超伝導複合量子計算回路ＱＣでは、量子ビット４の制御オフ時において、量子ビット４と制御信号線５との相互作用により量子ビット４のエネルギーが外部へ漏れ出すことを抑制できるため、量子ビット４の計算の誤り率を抑制できる。
【００８４】
また、本実施形態に係る超伝導複合量子計算回路ＱＣは、制御信号線５をさらに備える。制御信号線５は、第１面Ｓ１に形成される配線パターンＣＰに含まれる量子ビット４の位置に対応する位置に第１接地電極２が有する第１非接触部２０の内部、または、第１面Ｓ１に形成される配線パターンＣＰに含まれる量子ビット４の位置に応じた第２面Ｓ２の位置である量子ビット対応位置に対応する位置に第２接地電極３が有する第２非接触部の内部、に配置され、量子ビット４に制御信号を供給する。
【００８５】
この構成により、本実施形態に係る超伝導複合量子計算回路ＱＣでは、回路基板１の基板表面Ｓ上において、量子ビット４の数に依らず一定の配線パターンＣＰの密度を確保できるため、回路基板１の基板表面Ｓ上において配線パターンＣＰの密度が大きくなることを抑制できる。
【００８６】
従来、制御信号線は、基板の側面から導入され、基板の周辺から基板の表面の二次元平面に配置された量子ビットを制御していた。従来の回路では、量子ビットの数の増大に伴い、回路の配線密度が増え、いずれは限界となる。
一方、本実施形態に係る超伝導複合量子計算回路ＱＣでは、制御信号線５を回路基板１の下側の第２面Ｓ２または上側の第１面Ｓ１に配置する三次元構造をとることにより、量子ビット４の数に依らず一定の配線パターンＣＰの密度を確保できる。本実施形態に係る超伝導複合量子計算回路ＱＣでは、量子ビット４の数に依らず一定の配線パターンＣＰの密度を確保できるため、回路の大規模化に向けた拡張性を担保可能である。
【００８７】
また、本実施形態に係る超伝導複合量子計算回路ＱＣでは、制御信号線５が量子ビット４に供給する制御信号の周波数帯域がマイクロ波帯域である。
【００８８】
本実施形態に係る超伝導複合量子計算回路ＱＣでは、制御や観測にマイクロ波信号を用いることができるため、従来のＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）による制御に比べ、接地電極を流れる表面電流面積を最小化し、電極電位のゆらぎが抑制できる。
【００８９】
（量子ビットを構成する金属電極の変形例）
上述した実施形態においては、量子ビット４を構成する金属電極である内側円盤４０と、外リング４１とが同心円の金属電極を形成する場合について説明したが、量子ビット４を構成する金属電極の形状は同心円に限らない。
ここで図１２〜１８を参照し、量子ビット４を構成する金属電極の形状の変形例について説明する。変形例では、上述した実施形態の量子ビット４を構成する金属電極（図４）と異なる部分を中心に説明する。
【００９０】
図１２は、本実施形態の変形例に係る量子ビット４ａの一例を示す図である。量子ビット４ａは、内側円盤４０ａと、外リング４１ａと、ジョセフソン接合４２ａと、量子ビット手部４３ａ−１と、量子ビット手部４３ａ−２とを備える。
外リング４１ａは、外リング４１（図４）と異なり、閉じておらず、間隙４４ａを有する。
【００９１】
図１３は、本実施形態の変形例に係る量子ビット４ｂの一例を示す図である。量子ビット４ｂは、内側円盤４０ｂと、外リング４１ｂと、ジョセフソン接合４２ｂと、量子ビット手部４３ｂ−１と、量子ビット手部４３ｂ−２とを備える。
外リング４１ｂは、外リング４１（図４）と異なり、閉じておらず、間隙４４ｂを有する。外リング４１ｂは、外リング４１ａ（図１２）と異なり、量子ビット手部４３ｂと直接には繋がっていない。
【００９２】
外リング４１ｂは、凸部４５ｂ−１及び凸部４５ｂ−２を有する。量子ビット手部４３ｂ−１は先端部４６ｂ−１を有し、量子ビット手部４３ｂ−２は先端部４６ｂ−２を有する。凸部４５ｂ−１及び凸部４５ｂ−２は、先端部４６ｂ−１及び先端部４６ｂ−２の形状に応じた凹部を形成する。
【００９３】
図１４は、本実施形態の変形例に係る量子ビット４ｃの一例を示す図である。量子ビット４ｃは、第１長方形４０ｃと、第２長方形４１ｃと、ジョセフソン接合４２ｃと、量子ビット手部４３ｃ−１と、量子ビット手部４３ｃ−２とを備える。
第１長方形４０ｃと、第２長方形４１ｃとは、ジョセフソン接合４２ｃにより接続される。第１長方形４０ｃと基板上面接地電極１１ｃ−６との距離は、第１容量Ｃ１の値が第２容量Ｃ２に比べて十分に小さくなる程度に大きい。図１４では、一例として、第１長方形４０ｃの面積を小さくして、第１長方形４０ｃと基板上面接地電極１１ｃ−６との距離を大きくしている。第２長方形４１ｃの第１長方形４０ｃと対向する辺の長さは、第１長方形４０ｃの第２長方形４１ｃと対向する辺の長さに比べて長い。
量子ビット手部４３ｃ−１及び量子ビット手部４３ｃ−２は、第２長方形４１ｃに直接には繋がっていない。
【００９４】
基板上面接地電極１１ｃ−５、及び基板上面接地電極１１ｃ−６の形状と、基板上面接地電極１１−５（図４）、及び基板上面接地電極１１−６（図４）とは、第１長方形４０ｃの形状、及び第２長方形４１ｃの形状に応じて異なる。
【００９５】
図１５は、本実施形態の変形例に係る量子ビット４ｄの一例を示す図である。量子ビット４ｄは、第１長方形４０ｄと、第２長方形４１ｄと、ジョセフソン接合４２ｄと、量子ビット手部４３ｄ−１と、量子ビット手部４３ｄ−２とを備える。
第１長方形４０ｄと基板上面接地電極１１ｄ−６との距離は、第１容量Ｃ１の値が第２容量Ｃ２に比べて十分に小さくなる程度に大きい。図１５では、一例として、第１長方形４０ｄの面積を小さくして、第１長方形４０ｄと基板上面接地電極１１ｄ−６との距離を大きくしている。図１５に示す例では、第２長方形４１ｄの第１長方形４０ｄと対向する辺の長さと、第１長方形４０ｄの第２長方形４１ｄと対向する辺の長さとは等しい。なお、第２長方形４１ｄの第１長方形４０ｄと対向する辺の長さと、第１長方形４０ｄの第２長方形４１ｄと対向する辺の長さとは、図１４の第１長方形４０ｃ及び第２長方形４１ｃのように等しくなくてもよい。
量子ビット手部４３ｄ−１は、屈曲した先端部４６ｄ−１を有し、量子ビット手部４３ｄ−２は屈曲した先端部４６ｄ−２を有する。基板上面接地電極１１ｄ−５は、凸部１１０ｄを有する。先端部４６ｄ−１、先端部４６ｄ−２、及び凸部１１０ｄは、第２長方形４１ｄに対向する。図１５の量子ビット４ｄでは、先端部４６ｄ−１、先端部４６ｄ−２、及び凸部１１０ｄのため、先端部４６ｄ−１、先端部４６ｄ−２、及び凸部１１０ｄが備えられない場合に比べて第２容量Ｃ２が大きくなる。
【００９６】
図１６は、本実施形態の変形例に係る量子ビット４ｅの一例を示す図である。量子ビット４ｅは、第１長方形４０ｅと、十字４１ｅと、ジョセフソン接合４２ｅとを備える。十字部分４３ｅ−１と、十字部分４３ｅ−２とは、量子ビット４ｅと隣接する量子ビットの十字の一部がそれぞれ示されている。
第１長方形４０ｅと、十字４１ｅとは、ジョセフソン接合４２ｅにより接続される。
基板上面接地電極１１ｅ−５及び基板上面接地電極１１ｅ−６の形状の形状と、基板上面接地電極１１−５（図４）、及び基板上面接地電極１１−６（図４）とは、第１長方形４０ｅと、十字４１ｅの形状に応じて異なる。
【００９７】
図１７は、本実施形態の変形例に係る量子ビット４ｆの一例を示す図である。量子ビット４ｆは、第１長方形４０ｆと、十字４１ｆと、ジョセフソン接合４２ｆとを備える。十字部分４３ｆ−１と、十字部分４３ｆ−２とは、量子ビット４ｆと隣接する量子ビットの十字の一部がそれぞれ示されている。
量子ビット４ｆ（図１７）と、量子ビット４ｅ（図１６）とでは、第１長方形４０ｆ（図１７）と基板上面接地電極１１ｆ−２（図１７）との距離は、第１長方形４０ｅ（図１６）と基板上面接地電極１１ｅ−２（図１６）との距離よりも大きくなっている点が異なる。この一例では、基板上面接地電極１１ｅ−２（図１６）の十字４１ｅ（図１６）及び第１長方形４０ｅ（図１６）に対向する部分の形状が直線であるのに対して、基板上面接地電極１１ｆ−２（図１７）の十字４１ｆ（図１７）及び第１長方形４０ｆ（図１７）に対向する部分の形状が曲線であることによって、第１長方形４０ｆ（図１７）と基板上面接地電極１１ｆ−２（図１７）との距離が大きくなっている。
量子ビット４ｆ（図１７）では、第１長方形４０ｆ（図１７）と基板上面接地電極１１ｆ−２（図１７）との距離が大きいため、量子ビット４ｅ（図１６）に比べて第１容量Ｃ１が小さい。
【００９８】
図１８は、本実施形態の変形例に係る量子ビット４ｇの一例を示す図である。量子ビット４ｇは、第１電極４０ｇと、第２電極４１ｇと、ジョセフソン接合４２ｇと、量子ビット手部４３ｇ−１と、量子ビット手部４３ｇ−２とを備える。
第１電極４０ｇと、第２電極４１ｇとは、ジョセフソン接合４２ｇにより接続される。第１電極４０ｇと、第２電極４１ｇとは、それぞれ櫛型の形状を有し、互いに対向することによって櫛形電極を形成する。図１８に示す例では、第１電極４０ｇは２つの歯を有し、第２電極４１ｇは３つの歯を有する。
第１電極４０ｇと基板上面接地電極１１ｇ−６との距離は、第１容量Ｃ１の値が第２容量Ｃ２に比べて十分に小さくなる程度に大きい。図１８では、一例として、第１電極４０ｇの面積を小さくして、第１電極４０ｇと基板上面接地電極１１ｇ−６との距離を大きくしている。
【００９９】
上述した変形例においては、内側円盤４０ａ、内側円盤４０ｂ、第１長方形４０ｃ、第１長方形４０ｄ、第１長方形４０ｅ、第１長方形４０ｆ、及び第１電極４０ｇは、第１の電極の一例である。外リング４１ａ、外リング４１ｂ、第２長方形４１ｃ、第２長方形４１ｄ、十字４１ｅ、十字４１ｆ、及び第２電極４１ｇは、第２の電極の一例である。
【０１００】
第２の電極と接地部ＧＥとの間の結合容量は、第１の電極と接地部ＧＥとの間の結合容量よりも大きい。第１の電極と第２の電極との間の電位差は、不要輻射電界Ｅによる電位の変動の影響を、第２の電極と接地部ＧＥとの間の結合容量が第１の電極と接地部ＧＥとの間の結合容量よりも大きくない場合に比べて受けにくい。
【０１０１】
（フィルタパターンの変形例）
上述した実施形態においては、フィルタパターン６が、中心部電極６０と基板下面接地電極１３とが４つの接続電極６２によって接続される場合について説明したが、これに限らない。
ここで図１９〜２１を参照し、フィルタパターン６の変形例について説明する。変形例では、上述した実施形態のフィルタパターン６（図６）と異なる部分を中心に説明する。
【０１０２】
図１９は、本実施形態に係るフィルタパターン６ａの一例を示す図である。フィルタパターン６ａは、中心部電極６０ａと、接続電極６２ａとを備える。中心部電極６０ａは、間隙部６１ａを介して周囲を基板下面接地電極１３ａによって囲まれる。中心部電極６０ａと、基板下面接地電極１３ａとは、１つの接続電極６２ａによって接続される。
なお、接続電極６２の数は、図６において説明した４つの場合、図１９において説明した１つの場合に限られず、２つ、３つ、５つ以上であってもよい。
【０１０３】
図２０は、本実施形態に係るフィルタパターン６ｂの一例を示す図である。フィルタパターン６ｂは、中心部電極６０ｂと、接続電極６２ｂとを備える。中心部電極６０ｂは、間隙部６１ｂを介して周囲を基板下面接地電極１３ｂによって囲まれる。中心部電極６０ｂと、基板下面接地電極１３ｂとは、接続電極６２ｂを介して接続される。
フィルタパターン６ｂにおいて、中心部電極６０ｂと、接続電極６２ｂとは、一体となって備えられる。中心部電極６０ｂと、接続電極６２ｂとは、一例として曲線状の輪郭を形成する。接続電極６２ｂ（図２０）の幅は、中心部電極６０ｂから基板下面接地電極１３ｂへ向かう向きに狭くなる。
なお、接続電極６２ｂの数は、図２０において説明した１つの場合に限られず、２つ以上であってもよい。
【０１０４】
図２１は、本実施形態に係るフィルタパターン６ｃの一例を示す図である。フィルタパターン６ｃは、中心部電極６０ｃと、接続電極６２ｃ−１及び接続電極６２ｃ−２とを備える。中心部電極６０ｃは、間隙部６１ｂ−１及び間隙部６１ｂ−２を介して周囲を基板下面接地電極１３ｃによって囲まれる。中心部電極６０ｃと、基板下面接地電極１３ｃとは、接続電極６２ｃ−１及び接続電極６２ｃ−２を介して接続される。
中心部電極６０ｃの形状は、長方形である。
なお、接続電極６２ｃ−１及び接続電極６２ｃ−２の数は、図２１において説明した２つの場合に限られず、１つまたは３つ以上であってもよい。
【０１０５】
以上、図面を参照してこの発明の一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、この発明の要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。
【符号の説明】
【０１０６】
ＱＣ…超伝導複合量子計算回路、１…回路基板、Ｓ…基板表面、Ｓ１…第１面、Ｓ２…第２面、２…第１接地電極、３…第２接地電極、４…量子ビット、５…制御信号線、６…フィルタパターン、７…超伝導共振器、８…観測電極、９…キャパシター、１０…貫通電極１０、１１…基板上面接地電極、１２…第１展延部、１３…基板下面接地電極、１４…第２展延部、２０…第１非接触部、２１…第１接触部、３０…第２非接触部、３１…第２接触部、４０…内側円盤、４１…外リング、４２…ジョセフソン接合、４３…量子ビット手部、４５…基板下面接地電極、４６…堀部、５０…接触ピン、６０…中心部電極、６１…間隙部６１、６２…接続電極、８０…観測基板貫通電極、Ｐ付勢部材、ＣＰ…配線パターン、ＧＰ…接地パターン
【図１】
2020061554.tif 000008
【図２】
2020061554.tif 000009
【図３】
2020061554.tif 000010
【図４】
2020061554.tif 000011
【図５】
2020061554.tif 000012
【図６】
2020061554.tif 000013
【図７】
2020061554.tif 000014
【図８】
2020061554.tif 000015
【図９】
2020061554.tif 000016
【図１０】
2020061554.tif 000017
【図１１】
2020061554.tif 000018
【図１２】
2020061554.tif 000019
【図１３】
2020061554.tif 000020
【図１４】
2020061554.tif 000021
【図１５】
2020061554.tif 000022
【図１６】
2020061554.tif 000023
【図１７】
2020061554.tif 000024
【図１８】
2020061554.tif 000025
【図１９】
2020061554.tif 000026
【図２０】
2020061554.tif 000027
【図２１】
2020061554.tif 000028
【手続補正書】
【提出日】令和1年12月5日(2019.12.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
量子ビットと前記量子ビットの状態を観測する観測電極とを含む回路素子の配線パターンと、接地電位である接地パターンとが基板表面に形成され、前記基板表面のうちの第１面に形成される前記接地パターンと、前記第１面の裏面である第２面に形成される前記接地パターンとを基板内部において接続する貫通電極を備える回路基板と、
前記回路基板の前記第１面に形成される前記接地パターンに接する第１接触部と、前記第１面に形成される前記配線パターンの形状に応じた形状の第１非接触部とを備える第１接地電極と、
前記回路基板の前記第２面に形成される前記接地パターンに接する第２接触部を備える第２接地電極と、
前記量子ビットに対応する位置に接触して、前記回路基板を押し上げる、または、前記回路基板を押し下げる接触ばねピンを先端に設けた制御信号線と、
前記第１接地電極を前記回路基板の前記第１面に押し付ける、または、前記第２接地電極を前記回路基板の前記第２面に押し付ける付勢部材と、を備え、
前記第１接地電極は、前記接地パターンの展延性よりも高い展延性を有する超伝導体によって形成される第１展延部を介して前記接地パターンに接し、
前記第２接地電極は、前記接地パターンの展延性よりも高い展延性を有する超伝導体によって形成される第２展延部を介して前記接地パターンに接する、
超伝導複合量子計算回路。
【請求項２】
前記量子ビットは、接地部と第１の結合容量を有する第１の電極と、接地部と前記第１の結合容量よりも大きい第２の結合容量を有し、前記第１の電極とジョセフソン接合により接続される第２の電極とを含む
請求項１に記載の超伝導複合量子計算回路。
【請求項３】
前記回路基板は、前記第１面に形成される前記配線パターンに含まれる前記量子ビットの位置に応じた前記第２面の位置である量子ビット対応位置に、中心部電極と、当該中心部電極の周囲を囲む周囲電極と、当該中心部電極と当該周囲電極とを接続する接続電極とを備える
請求項２に記載の超伝導複合量子計算回路。
【請求項４】
前記制御信号線は前記第１面に形成される前記配線パターンに含まれる前記量子ビットの位置に対応する位置に前記第１接地電極が有する前記第１非接触部の内部、または、前記第１面に形成される前記配線パターンに含まれる前記量子ビットの位置に応じた前記第２面の位置である量子ビット対応位置に対応する位置に前記第２接地電極が有する第２非接触部の内部、に配置され、前記量子ビットに制御信号を供給する
請求項１から請求項３のいずれか一項に記載の超伝導複合量子計算回路。
【請求項５】
前記第１非接触部および前記第２非接触部の幅および高さが前記制御信号の波長より小さなサイズである
請求項４に記載の超伝導複合量子計算回路。
【請求項６】
前記制御信号の周波数帯域がマイクロ波帯域である
請求項５に記載の超伝導複合量子計算回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明は上記の課題を解決するためになされたものであり、本発明の一態様は、量子ビットと前記量子ビットの状態を観測する観測電極とを含む回路素子の配線パターンと、接地電位である接地パターンとが基板表面に形成され、前記基板表面のうちの第１面に形成される前記接地パターンと、前記第１面の裏面である第２面に形成される前記接地パターンとを基板内部において接続する貫通電極を備える回路基板と、前記回路基板の前記第１面に形成される前記接地パターンに接する第１接触部と、前記第１面に形成される前記配線パターンの形状に応じた形状の第１非接触部とを備える第１接地電極と、前記回路基板の前記第２面に形成される前記接地パターンに接する第２接触部を備える第２接地電極と、前記量子ビットに対応する位置に接触して、前記回路基板を押し上げる、または、前記回路基板を押し下げる接触ばねピンを先端に設けた制御信号線と、前記第１接地電極を前記回路基板の前記第１面に押し付ける、または、前記第２接地電極を前記回路基板の前記第２面に押し付ける付勢部材と、を備え、前記第１接地電極は、前記接地パターンの展延性よりも高い展延性を有する超伝導体によって形成される第１展延部を介して前記接地パターンに接し、前記第２接地電極は、前記接地パターンの展延性よりも高い展延性を有する超伝導体によって形成される第２展延部を介して前記接地パターンに接する超伝導複合量子計算回路である。