(57)【要約】【課題】信号の出力のタイミングを分散させることができる積和演算装置、積和演算回路及び積和演算方法を提案する。【解決手段】積和演算装置は、蓄積部に蓄積された電荷によって生じる電圧を閾値と比較し、電圧が閾値を超えたタイミングで出力信号を出力する比較部と、出力信号が出力されるタイミングの間隔を拡大させるタイミング拡大部とを有する。【選択図】図５
2020009123.tif 000002
【特許請求の範囲】
【請求項１】
第１の蓄積部に蓄積された電荷によって生じる電圧を閾値と比較し、前記電圧が前記閾値を超えたタイミングで出力信号を出力する比較部と、
前記出力信号が出力されるタイミングの間隔を拡大させるタイミング拡大部と
を有する積和演算装置。
【請求項２】
前記タイミング拡大部は、前記第１の蓄積部に蓄積されている電荷の量を減少させる、
請求項１に記載の積和演算装置。
【請求項３】
前記タイミング拡大部は、時間とともに変化する前記閾値を前記比較部に供給する、
請求項１に記載の積和演算装置。
【請求項４】
前記タイミング拡大部は、前記第１の蓄積部に蓄積される電荷と、前記第１の蓄積部に電荷が蓄積される時間とに応じて前記閾値を前記比較部に供給する、
請求項３に記載の積和演算装置。
【請求項５】
前記タイミング拡大部は、前記第１の蓄積部に接続された電流源である、
請求項２に記載の積和演算装置。
【請求項６】
前記タイミング拡大部は、前記比較部に接続された第２の蓄積部と、前記第２の蓄積部に接続された電流源とから構成されている、
請求項３に記載の積和演算装置。
【請求項７】
前記タイミング拡大部は、前記比較部に接続されたＤＡＣ（Digital  to  Analog  Converter）である、
請求項３に記載の積和演算装置。
【請求項８】
蓄積部に蓄積された電荷によって生じる電圧を閾値と比較し、前記電圧が前記閾値を超えたタイミングで出力信号を出力するコンパレータと、
前記蓄積部に接続され、前記蓄積部に蓄積された電荷を放電させる電流源と
を有する積和演算回路。
【請求項９】
第１の蓄積部に蓄積された電荷によって生じる電圧を閾値と比較し、前記電圧が前記閾値を超えたタイミングで出力信号を出力するコンパレータと、
前記コンパレータに接続され、前記コンパレータに対して時間とともに変化する前記閾値を供給する電圧発生器と
を有する積和演算回路。
【請求項１０】
前記電圧発生器は、前記コンパレータに接続された第２の蓄積部と、前記第２の蓄積部に接続された電流源とから構成される、
請求項９に記載の積和演算回路。
【請求項１１】
前記電圧発生器は、ＤＡＣである、
請求項９に記載の積和演算回路。
【請求項１２】
蓄積部に蓄積された電荷によって生じる電圧を閾値と比較し、前記電圧が前記閾値を超えたタイミングで出力信号を出力し、
前記出力信号が出力されるタイミングの間隔を拡大させる
を有する積和演算方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、積和演算装置、積和演算回路及び積和演算方法に関する。
【背景技術】
【０００２】
近年、ニューラルネットワークを模した演算を行う種々の回路が提案されている。
【０００３】
例えば、特許文献１には、ＲＣ回路とコンパレータを有する時間軸アナログ積和演算回路において、コンパレータからの信号の出力のタイミングに基づいて、演算を実行する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１８／０３４１６３号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の従来技術では、パラメータによってはコンパレータから出力されるタイミングが集中してしまうことがある。この場合、各信号がコンパレータから出力されたタイミングを判別することが困難になる可能性がある。
【０００６】
そこで、本開示では、信号の出力のタイミングを分散させることができる積和演算装置、積和演算回路及び積和演算方法を提案する。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、本開示に係る一形態の積和演算装置は、蓄積部に蓄積された電荷によって生じる電圧を閾値と比較し、電圧が閾値を超えたタイミングで出力信号を出力する比較部と、出力信号が出力されるタイミングの間隔を拡大させるタイミング拡大部とを有する。
【発明の効果】
【０００８】
本開示によれば、信号の出力のタイミングを分散させることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【０００９】
【図１】積和演算装置を示す概略図である。
【図２】積和演算装置の積和器の概略図である。
【図３】ニューラルネットワークの構成の一例を示す図である。
【図４】積和器の出力タイミングを説明するための図である。
【図５】本開示の第１の実施形態に係る積和演算装置が備える積和器の一例を示す図である。
【図６】本開示の第１の実施形態に係る積和演算装置が備える積和器の動作を説明するための図である。
【図７】本開示の第１の実施形態に係る積和演算装置が備える積和器の変形例を示す図である。
【図８】本開示の第２の実施形態に係る積和演算装置が備える積和器の一例を示す図である。
【図９】本開示の第３の実施形態に係る積和演算装置が備える積和器の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下に、本開示の実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
【００１１】
また、以下に示す項目順序に従って本開示を説明する。
１.概略
１−１．積和演算装置の概略
１−２.積和器の概略
２．第１の実施形態
２−１．第１の実施形態に係る積和演算装置の積和器の構成
２−２．第１の実施形態に係る積和演算装置の積和器の動作の一例
２−３．第１の実施形態の変形例
３．第２の実施形態
３−１．第２の実施形態に係る積和演算装置の積和器の構成
４．第３の実施形態
４−１．第３の実施形態に係る積和演算装置の積和器の構成
【００１２】
（１.概略）
[１−１.積和演算装置の概略]
まず、本開示の各実施形態が適用される積和演算装置１０の概略について説明する。本開示の各実施形態に係る積和演算装置１０の各積和器１１は、Ｎ個の電気信号Ｉｉそれぞれに荷重(重み)ｗｉを対応させ、対となる電気信号Ｉｉと荷重ｗｉの各値を乗算して得たＮ個の乗算値の和を導出する。ここで、Ｎは２以上の自然数であり、iはＮ以下の自然数である。
【００１３】
電気信号Ｉｉ(以下、単に電気信号とも呼ぶ)が表す値をｘｉとし、所定の期間Ｔ１内にＮ個の電気信号が１つの積和器１１に与えられるとする。この場合、積和器１１によるＮ個の乗算値の和は以下の式(１)のように示される。
【００１４】
【数１】
2020009123.tif 000003
【００１５】
図１に示すように、積和演算装置１０は、複数の階層それぞれに複数の積和器１１が設けられた構造を有する。最下位の層の複数の積和器１１は、それぞれ、複数の入力部１２から与えられるＮ個の電気信号(例えば、パルス信号)が表す値ｘi及び各電気信号に適用する荷重ｗｉに基づいて、算出対象値を求める。そして、各積和器１１は、それぞれ、算出対象値を表す電気信号を上位層の積和器１１に送信する。
【００１６】
上位層の積和器１１は、下位層の複数の積和器１１から送られた電気信号の値にそれぞれ荷重ｗｉを対応させて、算出対象値を求める。そして、上位層の各積和器１１は、それぞれ、算出対象値を表す電気信号を更なる上位層の積和器１１に送信する。本開示の各実施形態に係る積和演算装置１０は、ニューラルネットワークに適用可能に設計されている。このような積和演算装置１０は、下位層の積和器１１で求めた算出対象値に基づいて、上位層の積和器１１で算出対象値を求めるという処理を複数回行う。これにより、積和演算装置１０は、画像認識処理などを実行する。
【００１７】
[１−２.積和器の概略]
図２を用いて、積和器１１の概略である積和器１１ａの構成及び処理について説明する。ここで、電気信号ｘｉが０以上１以下の変数であるとして説明する。なお、荷重ｗｉには正の値である正の荷重ｗｉ＋と負の値である負の荷重ｗｉ−が存在するが、ここでは区別がないものとして説明する。
【００１８】
図２に示すように、積和器１１ａは、Ｎ個の出力部１３と、蓄積部１４と、比較部１８と、閾値電源１９とを有する。
【００１９】
各出力部１３は、それぞれ、並列に接続されている。出力部１３は、それぞれ、所定の期間Ｔ１内に与えられる電気信号に荷重ｗｉを対応させ、荷重ｗｉの値に応じた大きさの電荷を出力する。また、図２に示すように、各出力部１３は、それぞれ、入力端子１５と、抵抗１６と、ダイオード１７とを有している。入力端子１５と、抵抗１６と、ダイオード１７とは直列に接続されている。各出力部１３において、例えば、各入力端子１５のそれぞれには、期間Ｔ１内の異なるタイミングで、値が変化する電気信号が与えられる。
【００２０】
蓄積部１４は、各出力部１３と接続されており、各出力部１３のそれぞれから出力された電荷を蓄える。蓄積部１４は、例えば、キャパシタである。
【００２１】
期間Ｔ１の長さをＴｉｎとして、出力部１３の入力端子１５に与えられるタイミングをｔｉとする。この場合、積和器１１ａにおいては、以下の式(２)を用いることによって、入力端子１５に与えられる電気信号が表す値ｘｉを、電気信号が与えられるタイミングｔｉに変換することができる。
【００２２】
【数２】
2020009123.tif 000004
【００２３】
電気信号が与えられたタイミングｔｉから発生し、時間ｔの経過に比例して増加あるいは減少する波形を応答波形Ｗとすると、各出力部１３から蓄積部１４に供給される電荷量Ｐｉ（ｔ）は、応答波形Ｗの大きさで表すことができる。応答波形Ｗの時間ｔの経過に対する傾きをｋｉとすると、荷重ｗｉを以下の式（３）を用いて、ｋｉに変換することができる。
【００２４】
【数３】
2020009123.tif 000005
【００２５】
ここで、全ての応答波形Ｗを足し合わせた波形を合成波形ＴＷとすると、合成波形ＴＷの大きさはＰ１(ｔ)、Ｐ２(ｔ)、Ｐ３(ｔ)、・・・、ＰＮ（ｔ）の総和である。これは、蓄積部１４によって生じる電圧に等しい。ここで、蓄積部１４に保持されている電圧をＶＮ（ｔ）とする。
【００２６】
比較部１８は、閾値と、入力された信号とを比較し、入力された信号が閾値を超えた時にステップ波形を出力する。比較部１８は、例えば、コンパレータである。比較部１８は、蓄積部１４と、閾値電源１９とに接続されている。
【００２７】
閾値電源１９は、比較部１８に対して、閾値電圧を与える。ここで、閾値電圧の大きさをθとする。この場合、比較部１８は、蓄積部１４に保持されている電圧ＶＮ(ｔ)が閾値θを超えたタイミングでステップ波形を出力する。ＶＮ(ｔ)が閾値θに達するタイミングをｔνとすると、以下の式（４）が得られる。
【００２８】
【数４】
2020009123.tif 000006
【００２９】
そして、荷重ｗｉの総和をβとすると、βは以下の式(５)で表すことができる。
【００３０】
【数５】
2020009123.tif 000007
【００３１】
すると、式(２)〜式(４)から、積和器１１ａの算出対象値は以下の式（６）で表すことができる。
【００３２】
【数６】
2020009123.tif 000008
【００３３】
ここで、荷重ｗｉが全て正の値であると仮定する。この場合、各入力端子１５に与えられる電気信号が表す値ｘｉが最小値０のとき、式(６)の左辺は０となるので、ｔνのタイミングが最も遅くなる。そのタイミングｔνｍｉｎは、以下の式(７)で表すことができる。
【００３４】
【数７】
2020009123.tif 000009
【００３５】
式(６)の左辺が０であるとは、比較部１８からステップ波形が出力されるタイミングが最も遅いことを意味する。
【００３６】
一方、各入力端子１５に与えられる電気信号が表す値ｘｉが最大値１の時、式(６)の左辺はβとなるので、ｔνのタイミングは最も早くなる。そのタイミングｔνｍａｘは、以下の式(８)で表される。
【００３７】
【数８】
2020009123.tif 000010
【００３８】
式(６)の左辺がβであるとは、比較部１８からステップ波形が出力されるタイミングが最も早いことを意味する。そのため、式(７)および式(８)より、比較部１８からステップ波形が出力される期間Ｔ２は、[ｔνｍａｘ，ｔνｍｉｎ]であり、期間Ｔ２の時間長Ｔνは以下の式(９)で与えることができる。
【００３９】
【数９】
2020009123.tif 000011
【００４０】
したがって、比較部１８からステップ波形が出力される期間Ｔ２の時間長Ｔνは、各出力部１３に電気信号が与えられる期間Ｔ１の時間長Ｔｉｎと等しくなる。
【００４１】
積和演算装置１０は、ステップ波形が出力されるタイミングを用いて積和演算の結果を求めることができる。しかしながら、入力端子１５に与えられる電気信号のパラメータによっては、ステップ波形が出力されるタイミングが集中してしまうこともある。
【００４２】
図３を用いて、ステップ波形が出力されるタイミングが集中してしまう場合の一例について説明する。図３は、積和演算装置１０のＤＮＮ（Deep  Neural  Networks）の構成の一例を示す図である。
【００４３】
図３に示すように、ＤＮＮ３０は、Ｃｏｎｖｏｌｕｔｉｏｎ層３１と、第１のＲｅＬＵ層３２と、Ｐｏｏｌｉｎｇ層３３と、第１のＡｆｆｉｎｅ層３４と、第２のＲｅＬＵ層３５と、第２のＡｆｆｉｎｅ層３６と、Ｓｏｆｔｍａｘ層３７を含む。このような、ＤＮＮ３０において、ＭＮＩＳＴの文字４０を認識させる処理を考える。
【００４４】
図４に示すヒストグラム５１は、画像が式(２)に従って変換されてＣｏｎｖｏｌｕｔｉｏｎ層３１へ入力されるタイミングの時間分布を示すヒストグラムである。ヒストグラム５１に示されているように、この層での比較部１８の出力タイミングは、Ｃ１、Ｃ２、Ｃ３、Ｃ４、及びＣ５の時点に分散している。ヒストグラム５１で示されるタイミングの標準偏差σは、例えば、０．２６μｓである。
【００４５】
図４に示すヒストグラム５２は、第２のＡｆｆｉｎｃｅ層３６の比較部１８の出力タイミングの時間分布を示すヒストグラムである。ヒストグラム５２に示されているように、この層での比較部１８の出力タイミングは、Ｃ６の時点に集中している。ヒストグラム５２で示されるタイミングの標準偏差σは、例えば、０．００００４４μｓである。
【００４６】
図４に示すように、ＤＮＮ３０において、各層の演算が進むにつれて、比較部１８の出力タイミングが集中してしまう。このような場合に、比較部１８からステップ波形が出力されたタイミングを判別する回路の時間分解能に求められる性能の要求が高くなる。そのため、比較部１８からステップ波形が出力されたタイミングを判別することができなくなるおそれがある。
【００４７】
そこで、本開示に係る積和演算装置は、ステップ波形が出力されるタイミングの間隔を広げる処理を実行する。これにより、本開示に係る積和演算装置は、ステップ波形が出力されてから、次のステップ波形が出力されるまでの時間を遅くすることができるので、ステップ波形が出力されるタイミングが集中してしまうことを防止することができる。
【００４８】
（２．第１の実施形態）
[２−１．第１の実施形態に係る積和演算装置の積和器の構成]
図５を用いて、本開示の第１の実施形態に係る積和演算装置の構成について説明する。図５は、本開示の第１の実施形態に係る積和演算装置が備える積和器の構成を示す図である。
【００４９】
図５に示すように、積和器１１Ａは、Ｎ個の出力部１３と、蓄積部１４と、比較部１８と、閾値電源１９と、電流源２０とを有する。積和器１１Ａは、電流源２０を有する点で、積和器１１ａとは異なっている。
【００５０】
電流源２０は、蓄積部１４と、グランドに接続されている。この場合、電流源２０のスイッチがオンに入り電流が流れると、蓄積部１４に蓄積されている電荷が、グランドに放電される。これにより、蓄積部１４に保持されている電圧が、閾値に達するまでにかかる時間が遅延する。この結果、比較部１８からステップ波形が出力してから、次に比較部１８からステップ波形が出力されるまでの時間の間隔が拡大する。すなわち、電流源２０は、比較部１８からステップ波形が出力されるタイミングの間隔を拡大させるタイミング拡大部として機能する。電流源２０は、例えば、内部に備える制御部によってスイッチのオンとオフとかが切り替えられる。このような、制御部は、例えば、ＣＰＵ（Central  Processing  Unit）を含む電子的な回路で実現することができる。
【００５１】
電流源２０は、例えば、蓄積部１４に蓄えられている電荷の時間変化に関する情報を受けてもよい。この場合、電流源２０は、例えば、クーロンメータや、チャージアンプなどの電荷量測定装置によって計測された蓄積部１４に蓄えられている電荷の時間変化に関する情報を、電荷量測定装置から取得するようにすればよい。これにより、電流源２０は、蓄積部１４に蓄えられている電荷の時間変化に応じて、蓄積部１４から放電する電荷の量を制御することができる。この結果、比較部１８からステップ波形が出力してから、次に比較部１８からステップ波形が出力されるまでの時間の間隔をより適切に拡大させることができる。
【００５２】
図５に示す積和器１１Ａは、１つの比較部１８のみを有しているが、これは例示であり、本開示を限定するものではない。積和器１１Ａは、複数の比較部１８を有し、複数の信号を出力する構成であってもよい。この場合、例えば、複数の比較部１８に接続される閾値電源１９は、共通の構成としてもよい。
【００５３】
[２−２．第１の実施形態に係る積和演算装置の積和器の動作の一例]
図６を用いて、本開示の第１の実施形態に係る積和演算装置の動作について説明する。図６は、本開示の第１の実施形態に係る積和演算装置が備える積和器１１Ａが比較部１８から出力されるステップ波形のタイミングを制御する動作を説明するための図である。
【００５４】
図６において、グラフ６０は、最も早いタイミングで比較部１８からステップ波形が出力される場合の、蓄積部１４に蓄積される電圧と、比較部１８からステップ波形が出力されるタイミングとの関係を示している。グラフ７０は、最も遅いタイミングで比較部１８からステップ波形が出力される場合の、蓄積部１４に蓄積される電圧と、比較部１８からステップ波形が出力されるタイミングとの関係を示している。グラフ６０およびグラフ７０において、横軸は時間、縦軸は、電圧である。グラフ６０およびグラフ７０において、閾値θは、「ａＴｉｎ」であるものとする。ここで、ａは任意の正の整数である。
【００５５】
まず、蓄積部１４から電圧を放電させない場合の、比較部１８からステップ波形が出力されるタイミングについて説明する。
【００５６】
蓄積電圧６１は、最も早いタイミングで比較部１８からステップ波形が出力される場合の、蓄積部１４に蓄積される電圧Ｖの時間変化を示している。具体的には、蓄積部１４には時刻０の時点から電荷の蓄積が始まる。そして、蓄積部１４に保持されている電圧は、「Ｖ＝ａｔ」の関係で時間変化する。ここで、「ｔ」は時間のパラメータである。この場合、「ｔ＝Ｔｉｎ」になった時刻で、比較部１８からステップ波形が出力される。
【００５７】
蓄積電圧７１は、最も遅いタイミングで比較部１８からステップ波形が出力される場合の、蓄積部１４に保持されている電圧Ｖの時間変化を示している。具体的には、蓄積部１４には時刻Δｉｎ＝Ｔｉｎの時点から電荷の蓄積が始まる。そして、蓄積部１４に保持されている電圧はｔ＞Ｔｉｎにおいて、「Ｖ＝ａ（ｔ−Ｔｉｎ）」の関係で時間変化する。この場合、「ｔ＝２Ｔｉｎ」になった時刻で、比較部１８からステップ波形が出力される。すなわち、最も早いタイミングで比較部１８からステップ波形が出力されてから、最も遅いタイミングで比較部１８からステップ波形が出力されるまでの時間の間隔Δｏｕｔは、「Δｏｕｔ＝２Ｔｉｎ−Ｔｉｎ＝Ｔｉｎ」となる。
【００５８】
次に、蓄積部１４から電圧を放電させる場合の、比較部１８からステップ波形が出力されるタイミングについて説明する。
【００５９】
放電電圧６２は、最も早いタイミングで比較部１８からステップ波形が出力される場合の、蓄積部１４から放電させる電圧の時間変化を示している。具体的には、時刻０の時点から蓄積部１４からは、電流源２０によって「Ｖ＝−ａｔ／４」の関係で、電圧を放電する。この場合、蓄積部１４に蓄積される電圧の時間変化は、蓄積電圧６３に示すように、「Ｖ＝ａｔ−ａｔ／４＝３ａｔ/４」となる。これにより、ステップ波形６４に示すように、「ｔ＝４Ｔｉｎ／３」になった時刻で波形が立ち上がり、比較部１８からステップ波形が出力される。
【００６０】
放電電圧７２は、最も遅いタイミングで比較部１８からステップ波形が出力される場合の、蓄積部１４から放電させる電圧の時間変化を示している。具体的には、時刻０の時点から蓄積部１４からは、電流源２０によって「Ｖ＝−ａｔ／４」の関係で、電圧を放電する。すなわち、蓄積部１４には、時刻０からＴｉｎの間は、負の電圧が蓄えられこととなる。この場合、蓄積部１４に蓄積される電圧のｔ＞Ｔｉｎにおける時間変化は、蓄積電圧７３に示すように、「Ｖ＝ａ（ｔ−Ｔｉｎ）−ａｔ／４＝３ａｔ／４−ａＴｉｎ」となる。これにより、ステップ波形７４に示すように、「ｔ＝８／３Ｔｉｎ」になった時刻で、比較部１８からステップ波形が出力される。すなわち、最も早いタイミングで比較部１８からステップ波形が出力されてから、最も遅いタイミングで比較部１８からステップ波形が出力されるまでの時間の間隔Δｏｕｔは、「Δｏｕｔ＝８Ｔｉｎ／３−４Ｔｉｎ／３＝４Ｔｉｎ／３」となる。
【００６１】
上述のとおり、蓄積部１４から電圧を放電することによって、最も早いタイミングで比較部１８からステップ波形が出力されてから、最も遅いタイミングで比較部１８からステップ波形が出力されるまでの時間の間隔が４／３倍に拡大されている。すなわち、本開示の第１の実施形態は、ステップ波形が出力されるタイミングが集中してしまうことを抑制することができる。
【００６２】
また、本開示の第１の実施形態では、例えば、図３に図示のＤＮＮ３０を構成する各層において、蓄積部１４の電荷を放電させることによって、ステップ波形が出力されるタイミングが集中してしまうことを更に抑制することができる。
【００６３】
また、本開示の第１の実施形態では、蓄積部１４から放電させる電圧を、「Ｖ＝−ａｔ／４」としたが、これは例示であり、本開示を限定するものではない。蓄積部１４から放電させる電圧は、積和演算装置１０の構成によって任意に設定してもよい。また、本開示の第１の実施形態では、例えば、繰り返し学習をさせることによって得た電圧値に従って、蓄積部１４から電圧を放電させてもよい。
【００６４】
[２−３．第１の実施形態の変形例]
本開示の第１の実施形態は、例えば、正の荷重ｗｉ＋および負の荷重ｗｉ−で区別して算出対象地を求めるニューラルネットワークを模した積和器にも適用することができる。この場合、例えば、正の側の比較部と、負の側の比較部において、同じ量の電圧を放電させるようにすればよい。
【００６５】
図７は、正の荷重ｗｉ＋および負の荷重ｗｉ−で区別して算出対象地を求める積和器１１Ｂの一例を示す図である。図７に示すように、積和器１１Ｂは、正の荷重ｗｉ＋に対応させた積和器１１Ｂａと、負の荷重ｗｉ−に対応させた積和器１１Ｂｂとを有する。
【００６６】
積和器１１Ｂａは、Ｎ個の出力部１３Ａと、蓄積部１４Ａと、比較部１８Ａと、閾値電源１９Ａと、電流源２０Ａとを有する。各出力部１３Ａは、それぞれ、入力端子１５Ａと、抵抗１６Ａと、ダイオード１７Ａとを有する。この場合、各抵抗１６Ａに正の荷重ｗｉ＋が対応付けられている。閾値電源１９Ａは、第１の閾値電圧を比較部１８Ａに供給する。
【００６７】
積和器１１Ｂｂは、Ｎ個の出力部１３Ｂと、蓄積部１４Ｂと、比較部１８Ｂと、閾値電源１９Ｂと、電流源２０Ｂとを有する。各出力部１３Ｂは、それぞれ、入力端子１５Ｂと、抵抗１６Ｂと、ダイオード１７Ｂとを有する。この場合、各抵抗１６Ｂに負の荷重ｗｉ−が対応付けられている。閾値電源１９Ｂは、第２の閾値電圧を比較部１８Ｂに供給する。なお、第１の閾値電圧と、第２の閾値電圧は、異なっていてもよいし、同じであってもよい。第１の閾値電圧と、第２の閾値電圧が同じである場合、閾値電源１９Ａと、閾値電源１９Ｂとを共通の構成としてもよい。
【００６８】
積和器１１Ｂにおいては、積和器１１Ｂａの比較部１８Ａから出力されるステップ波形のタイミングを制御するために、電流源２０Ａが蓄積部１４Ａに蓄積されている電荷を放電する。また、積和器１１Ｂｂの比較部１８Ｂから出力されるステップ波形のタイミングを制御するために、電流源２０Ｂが蓄積部１４Ｂに蓄積されている電荷を放電する。この時、電流源２０Ａが放電させたことによる蓄積部１４Ａの電圧の時間変化の傾きと、電流源２０Ｂが放電させたことによる蓄積部１４Ｂの電圧の時間変化の傾きとは、同じであることが好ましい。これにより、積和器１１Ｂにおいて、比較部１８Ａからステップ波形が出力されるタイミングの集中と、比較部１８Ｂからステップ波形が出力されるタイミングの集中とを抑制することができる。
【００６９】
（３．第２の実施形態）
[３−１．第２の実施形態に係る積和演算装置の積和器の構成]
図８を用いて、本開示の第２の実施形態に係る積和演算装置の構成について説明する。図８は、本開示の第１の実施形態に係る積和演算装置が備える積和器の構成を示す図である。
【００７０】
図８に示すように、積和器１１Ｃは、Ｎ個の出力部１３と、蓄積部１４と、比較部１８と、電流源２０と、閾値電圧蓄積部２１とを有する。積和器１１Ｃは、電流源２０と、閾値電圧蓄積部２１とを有する点で、積和器１１ａとは異なっている。
【００７１】
積和器１１Ｃにおいては、電流源２０のスイッチがオンとなり電流が流れることによって、閾値電圧蓄積部２１に蓄積された電圧が、閾値電圧として比較部１８に供給される。すなわち、電流源２０と、閾値電圧蓄積部２１とは、比較部１８の閾値電圧を時間とともに変化させるタイミング拡大部として機能する。そのため、積和器１１Ｃにおいては、比較部１８の閾値電圧を、閾値が固定値であった場合と比べて上昇させることができる。これにより、蓄積部１４に保持されている電圧が、閾値に達するまでにかかる時間が遅延する。この結果、比較部１８からステップ波形が出力してから、次に比較部１８からステップ波形が出力されるまでの時間の間隔が拡大する。
【００７２】
電流源２０は、例えば、蓄積部１４に蓄えられている電荷の時間変化に関する情報を受けてもよい。この場合、電流源２０は、例えば、クーロンメータや、チャージアンプなどの電荷量測定装置によって計測された蓄積部１４に蓄えられている電荷の時間変化に関する情報を、電荷量測定装置から取得するようにすればよい。これにより、電流源２０は、蓄積部１４に蓄えられている電荷の時間変化に応じて、閾値電圧を変動させることができる。この結果、比較部１８からステップ波形が出力してから、次に比較部１８からステップ波形が出力されるまでの時間の間隔をより適切に拡大させることができる。
【００７３】
上述のとおり、本開示の第２の実施形態は、閾値を時間的に変動させることによって、比較部１８からステップ波形が出力してから、次に比較部１８からステップ波形が出力されるまでの時間を拡大することができる。これにより、本開示の第２の実施形態は、比較部１８からステップ波形が出力されるタイミングの集中を抑制することができる。
【００７４】
（４．第３の実施形態）
[４−１．第３の実施形態に係る積和演算装置の積和器の構成]
図９を用いて、本開示の第３の実施形態に係る積和演算装置の構成について説明する。図９は、本開示の第１の実施形態に係る積和演算装置が備える積和器の構成を示す図である。
【００７５】
図９に示すように、積和器１１Ｄは、Ｎ個の出力部１３と、蓄積部１４と、比較部１８と、電流源２０と、ＤＡＣ（Digital  to  Analog  Converter）２２とを有する。積和器１１Ｄは、ＤＡＣ２２を有する点で、積和器１１ａとは異なっている。
【００７６】
ＤＡＣ２２は、比較部１８に接続されており、入力されたデジタル信号をアナログ信号に変換し、閾値電圧として比較部１８に供給する。すなわち、ＤＡＣ２２は、比較部１８の閾値電圧を時間とともに変化させるタイミング拡大部として機能する。そのため、積和器１１Ｄにおいては、比較部１８の閾値電圧を、閾値が固定値であった場合と比べて上昇させることができる。これにより、蓄積部１４に保持されている電圧が、閾値に達するまでにかかる時間が遅延する。この結果、比較部１８からステップ波形が出力してから、次に比較部１８からステップ波形が出力されるまでの時間の間隔が拡大する。
【００７７】
ＤＡＣ２２は、本開示の第２の実施形態と同様、蓄積部１４に蓄えられている電荷の時間変化に応じて、閾値電圧を変動させることができる。この結果、比較部１８からステップ波形が出力してから、次に比較部１８からステップ波形が出力されるまでの時間の間隔をより適切に拡大させることができる。
【００７８】
上述のとおり、本開示の第３の実施形態は、比較部１８からステップ波形が出力してから、次に比較部１８からステップ波形が出力されるまでの時間を拡大することができる。これにより、本開示の第２の実施形態は、比較部１８からステップ波形が出力されるタイミングの集中を抑制することができる。
【００７９】
なお、比較部１８に供給する閾値電圧を変動させる方法として第２の実施形態と第３の実施形態について説明したが、これは例示であり、本開示を限定するものではない。比較部１８に供給する閾値電圧を変動させる方法であれば、第２の実施形態及び第３の実施形態以外の方法であってもよい。
【００８０】
以上、本開示の各実施形態について説明したが、本開示の技術的範囲は、上述の各実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。
【００８１】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【００８２】
なお、本技術は以下のような構成も取ることができる。
（１）
第１の蓄積部に蓄積された電荷によって生じる電圧を閾値と比較し、前記電圧が前記閾値を超えたタイミングで出力信号を出力する比較部と、
前記出力信号が出力されるタイミングの間隔を拡大させるタイミング拡大部と
を有する積和演算装置。
（２）
前記タイミング拡大部は、前記第１の蓄積部に蓄積されている電荷の量を減少させる、
前記（１）に記載の積和演算装置。
（３）
前記タイミング拡大部は、時間とともに変化する前記閾値を前記比較部に供給する、
前記（１）または（２）に記載の積和演算装置。
（４）
前記タイミング拡大部は、前記第１の蓄積部に蓄積される電荷の時間変化に基づいて、前記閾値を前記比較部に供給する、
前記（３）に記載の積和演算装置。
（５）
前記タイミング拡大部は、前記蓄積部に接続された電流源である、
前記（２）に記載の積和演算装置。
（６）
前記タイミング拡大部は、前記比較部に接続された第２の蓄積部と、前記第２の蓄積部に接続された電流源とから構成されている、
前記（３）または（４）に記載の積和演算装置。
（７）
前記タイミング拡大部は、前記比較部に接続されたＤＡＣ（Digital  to  Analog  Converter）である、
前記（３）または（４）に記載の積和演算装置。
（８）
蓄積部に蓄積された電荷によって生じる電圧を閾値と比較し、前記電圧が前記閾値を超えたタイミングで出力信号を出力するコンパレータと、
前記蓄積部に接続され、前記蓄積部に蓄積された電荷を放電させる電流源と
を有する積和演算回路。
（９）
第１の蓄積部に蓄積された電荷によって生じる電圧を閾値と比較し、前記電圧が前記閾値を超えたタイミングで出力信号を出力するコンパレータと、
前記コンパレータに接続され、前記コンパレータに対して時間とともに変化する前記閾値を供給する電圧発生器と
を有する積和演算回路。
（１０）
前記電圧発生器は、前記コンパレータに接続された第２の蓄積部と、前記第２の蓄積部に接続された電流源とから構成される、
前記（９）に記載の積和演算回路。
（１１）
前記電圧発生器は、ＤＡＣである、
前記（９）に記載の積和演算回路。
（１２）
蓄積部に蓄積された電荷によって生じる電圧を閾値と比較し、前記電圧が前記閾値を超えたタイミングで出力信号を出力し、
前記出力信号が出力されるタイミングの間隔を拡大させる
を有する積和演算方法。
【符号の説明】
【００８３】
１０  積和演算装置
１１，１１ａ，１１Ａ，１１Ｂ，１１Ｂａ，１１Ｂｂ，１１Ｃ，１１Ｄ  積和器
１２  入力部
１３  出力部
１４  蓄積部
１５  入力端子
１６  抵抗
１７  ダイオード
１８  比較部
１９  閾値電源
２０  電流源
２１  閾値電圧蓄積部
２２  ＤＡＣ
【図１】
2020009123.tif 000012
【図２】
2020009123.tif 000013
【図３】
2020009123.tif 000014
【図４】
2020009123.tif 000015
【図５】
2020009123.tif 000016
【図６】
2020009123.tif 000017
【図７】
2020009123.tif 000018
【図８】
2020009123.tif 000019
【図９】
2020009123.tif 000020