(57)【要約】【課題】本発明は、スイッチング損失を低減できるスイッチの駆動回路を提供する。【解決手段】駆動回路５０は、互いに並列接続された第１，第２スイッチＳＷＡ，ＳＷＢを駆動する。駆動回路５０は、第１，第２スイッチＳＷＡ，ＳＷＢのうち、オン駆動対象とするスイッチのみをオン状態に切り替える第１，第２充電スイッチ６１Ａ，６１Ｂ及び第１，第２ダイオード７１Ａ，７１Ｂを備えている。駆動回路５０は、第１，第２スイッチＳＷＡ，ＳＷＢのゲートに接続された第１，第２個別放電経路ＬＤＡ，ＬＤＢと、第１，第２個別放電抵抗体７０Ａ，７０Ｂと、共通放電経路ＬＤＴと、共通放電抵抗体７２とを備えている。【選択図】      図２
2020061857.tif 000002
【特許請求の範囲】
【請求項１】
互いに並列接続された複数のスイッチ（ＳＷＡ，ＳＷＢ）を駆動するスイッチの駆動回路（５０）において、
前記各スイッチのうち、オン駆動対象とするスイッチのみをオン状態に切り替える切替部（６１Ａ，６１Ｂ，７１Ａ，７１Ｂ，７５Ａ，７５Ｂ，１０１Ａ，１０１Ｂ）と、
前記各スイッチに対応して設けられ、前記スイッチのゲートに接続された個別経路（ＬＤＡ，ＬＤＢ，ＬＣＡ，ＬＣＢ）と、
前記各個別経路に設けられた個別抵抗体（７０Ａ，７０Ｂ，１００Ａ，１００Ｂ）と、
前記各個別経路のうち前記個別抵抗体を挟んで前記ゲートとは反対側に接続された共通経路（ＬＤＴ，ＬＣＴ）と、
前記共通経路に設けられた共通抵抗体（７２，１０２）と、を備えるスイッチの駆動回路。
【請求項２】
前記個別経路を個別放電経路（ＬＤＡ，ＬＤＢ）とし、前記個別抵抗体を個別放電抵抗体（７０Ａ，７０Ｂ）とする場合、前記共通経路は、前記各個別放電経路のうち前記個別放電抵抗体を挟んで前記ゲートとは反対側と、前記ゲートの電荷の放電先となるグランド部とを接続する共通放電経路（ＬＤＴ）であり、
前記共通放電経路に設けられた放電スイッチ（７３）を備え、
前記切替部は、
前記各スイッチに対応して設けられ、前記スイッチのゲートと電源（６０）とを接続する充電スイッチ（６１Ａ，６１Ｂ）と、
前記各個別放電経路に設けられ、前記ゲート側から前記共通放電経路側へと向かう第１方向への電流の流通を許容し、前記第１方向とは逆方向の第２方向への電流の流通を阻止する阻止部（７１Ａ，７１Ｂ，７５Ａ，７５Ｂ）と、を有する請求項１に記載のスイッチの駆動回路。
【請求項３】
前記各スイッチに対応して設けられ、前記個別放電経路のうち前記阻止部よりも前記ゲート側と、前記グランド部とを短絡するオフ保持スイッチ（７４Ａ，７４Ｂ）を備える請求項２に記載のスイッチの駆動回路。
【請求項４】
前記各スイッチのうち２つ以上のスイッチ（ＳＷＡ，ＳＷＢ）をオン駆動対象として選択する選択部を備え、
前記選択部は、オン駆動対象として選択した前記２つ以上のスイッチのうち、最後にオフ状態に切り替えるスイッチ（ＳＷＡ）以外のスイッチ（ＳＷＢ）に対応する前記オフ保持スイッチ（７４Ｂ）をオン状態に切り替えた後、前記放電スイッチをオフ状態に切り替える請求項３に記載のスイッチの駆動回路。
【請求項５】
前記個別経路を個別充電経路（ＬＣＡ，ＬＣＢ）とし、前記個別抵抗体を個別充電抵抗体（１００Ａ，１００Ｂ）とする場合、前記共通経路は、前記各個別充電経路のうち前記個別充電抵抗体を挟んで前記ゲートとは反対側と、電源（６０）とを接続する共通充電経路（ＬＣＴ）であり、
前記切替部は、前記各個別充電経路に設けられた充電スイッチ（１０１Ａ，１０１Ｂ）を有する請求項１〜４のいずれか１項に記載のスイッチの駆動回路。
【請求項６】
第１電流領域において、前記各スイッチのうち２つ以上のスイッチ（ＳＷＡ，ＳＷＢ）をオン駆動対象として選択し、前記第１電流領域よりも電流が小さい第２電流領域において、前記各スイッチのうち前記第１電流領域においてオン駆動対象として選択するスイッチの数よりも少ない数のスイッチ（ＳＷＡ）をオン駆動対象として選択する選択部を備え、
前記選択部は、前記各スイッチの並列接続体に流れる電流の合計値が判定値以下であると判定した場合、現在の電流領域が前記第２電流領域であると判定し、前記合計値が前記判定値を超えていると判定した場合、現在の電流領域が前記第１電流領域であると判定し、
前記選択部は、前記各スイッチの両端のうち高電位側の端子の印加電圧が低い場合、該印加電圧が高い場合よりも前記判定値を大きく設定する請求項１〜５のいずれか１項に記載のスイッチの駆動回路。
【請求項７】
第１電流領域において、前記各スイッチのうち２つ以上のスイッチ（ＳＷＡ，ＳＷＢ）をオン駆動対象として選択し、前記第１電流領域よりも電流が小さい第２電流領域において、前記各スイッチのうち前記第１電流領域においてオン駆動対象として選択するスイッチの数よりも少ない数のスイッチ（ＳＷＡ）をオン駆動対象として選択する選択部を備え、
前記選択部は、前記各スイッチの並列接続体に流れる電流の合計値が判定値以下であると判定した場合、現在の電流領域が前記第２電流領域であると判定し、前記合計値が前記判定値を超えていると判定した場合、現在の電流領域が前記第１電流領域であると判定し、
前記選択部は、前記スイッチの温度に基づいて、前記判定値を可変設定する請求項１〜５のいずれか１項に記載のスイッチの駆動回路。
【請求項８】
前記各スイッチの並列接続体に流れる電流の合計値がその許容上限値となる場合の前記スイッチのスイッチング速度が、前記合計値が前記判定値となる場合の前記スイッチング速度よりも高くなるように、前記個別抵抗体及び前記共通抵抗体それぞれの抵抗値が設定されている請求項６又は７に記載のスイッチの駆動回路。
【請求項９】
前記共通抵抗体の抵抗値よりも前記個別抵抗体の抵抗値が小さくされている請求項１〜８のいずれか１項に記載のスイッチの駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチの駆動回路に関する。
【背景技術】
【０００２】
従来、特許文献１に見られるように、互いに並列接続された第１，第２スイッチを駆動するスイッチの駆動回路が知られている。駆動回路は、第１，第２スイッチの中から、オン駆動対象とするスイッチを選択してオンオフする。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１４６７１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の駆動回路では、第１，第２スイッチのうちいずれか一方のスイッチのみがオン駆動対象とされる場合、スイッチング損失を十分に低減させることができない懸念がある。
【０００５】
本発明は、スイッチング損失を低減できるスイッチの駆動回路を提供することを主たる目的とする。
【課題を解決するための手段】
【０００６】
本発明は、互いに並列接続された複数のスイッチを駆動するスイッチの駆動回路において、前記各スイッチのうち、オン駆動対象とするスイッチのみをオン状態に切り替える切替部と、前記各スイッチに対応して設けられ、前記スイッチのゲートに接続された個別経路と、前記各個別経路に設けられた個別抵抗体と、前記各個別経路のうち前記個別抵抗体を挟んで前記ゲートとは反対側に接続された共通経路と、前記共通経路に設けられた共通抵抗体と、を備える。
【０００７】
本発明では、切替部により、各スイッチのうち、オン駆動対象とするスイッチのみをオン状態に切り替えることができる。
【０００８】
ここで、スイッチの並列接続体に流そうとする電流が大きい場合、小さい場合よりもオン駆動対象とするスイッチの数が多くなる構成が採用され得る。この場合において、スイッチに流れる電流が大きいほど、駆動状態が切り替えられるときのスイッチに流れる電流の変化速度が高くなり、発生するサージ電圧が大きくなる。サージ電圧が大きいと、スイッチにかかる電圧がその許容上限値を超えてしまう懸念がある。このため、スイッチの並列接続体に流そうとする電流が大きい場合、小さい場合よりもスイッチング速度を低下させる必要がある。
【０００９】
ここで、本発明では、各個別経路に個別抵抗体が設けられるとともに、共通経路に共通抵抗体が設けられている。共通抵抗体が設けられていることにより、オン駆動対象とするスイッチの数が多いほど、ゲートの充電電流又は放電電流が共通抵抗体を流れにくくなり、スイッチング速度が低くなる。一方、オン駆動対象とするスイッチの数が少ないほど、ゲートの充電電流又は放電電流が共通抵抗体を流れやすくなり、スイッチング速度が高くなる。
【００１０】
このように本発明によれば、スイッチの並列接続体に流そうとする電流が小さい場合、充電電流又は放電電流を流れやすくしてスイッチング速度を高くでき、スイッチング損失を低減できる。一方、スイッチの並列接続体に流そうとする電流が大きい場合、オン駆動対象とするスイッチの数に応じて充電電流又は放電電流の流れにくくすることにより、スイッチング速度を低くでき、サージ電圧の増加を抑制できる。
【００１１】
ここで、本発明は、例えば以下のように具体化することができる。本発明において、前記個別経路を個別放電経路とし、前記個別抵抗体を個別放電抵抗体とする場合、前記共通経路は、前記各個別放電経路のうち前記個別放電抵抗体を挟んで前記ゲートとは反対側と、前記ゲートの電荷の放電先となるグランド部とを接続する共通放電経路である。本発明は、前記共通放電経路に設けられた放電スイッチを備え、前記切替部は、前記各スイッチに対応して設けられ、前記スイッチのゲートと電源とを接続する充電スイッチと、前記各個別放電経路に設けられ、前記ゲート側から前記共通放電経路側へと向かう第１方向への電流の流通を許容し、前記第１方向とは逆方向の第２方向への電流の流通を阻止する阻止部と、を有する。
【００１２】
各スイッチのうちオン駆動対象とするスイッチのゲートに接続された充電スイッチがオン状態にされることにより、オン駆動対象とするスイッチのゲートに電源から充電電流が供給される。この際、各スイッチのうちオン駆動対象とされないスイッチのゲートに接続された個別放電経路上の阻止部により、オン駆動対象とされないスイッチのゲートに電源から充電電流が供給されることを防止できる。このため、オン駆動対象とするスイッチのみオン状態に切り替えることができる。
【００１３】
スイッチに流れる電流が大きいほど、オフ状態に切り替えられる場合のスイッチに流れる電流の低下速度が高くなり、発生するサージ電圧が大きくなる。ここで、本発明では、放電スイッチがオン状態にされると、オン状態にされているスイッチのゲートから、個別放電経路及び共通放電経路を介してグランド部へと放電電流が流れる。この際、共通放電経路に共通放電抵抗体が設けられているため、オン状態にされていたスイッチの数が多いほど、放電電流が共通放電抵抗体を流れにくくなり、スイッチング速度が低くなる。一方、オン状態にされていたスイッチの数が少ないほど、放電電流が共通放電抵抗体を流れやすくなり、スイッチング速度が高くなる。
【００１４】
このように本発明によれば、スイッチの並列接続体に流そうとする電流が小さい場合、放電電流を流れやすくしてスイッチング速度を高くでき、スイッチング損失を低減できる。一方、スイッチの並列接続体に流そうとする電流が大きい場合、オン状態とされていたスイッチの数に応じて放電電流の流れにくくすることにより、スイッチング速度を低くでき、サージ電圧の増加を抑制できる。
【００１５】
また、本発明は、例えば以下のように具体化することもできる。本発明において、前記個別経路を個別充電経路とし、前記個別抵抗体を個別充電抵抗体とする場合、前記共通経路は、前記各個別充電経路のうち前記個別充電抵抗体を挟んで前記ゲートとは反対側と、電源とを接続する共通充電経路であり、前記切替部は、前記各個別充電経路に設けられた充電スイッチを有する。
【００１６】
各スイッチのうちオン駆動対象とするスイッチに対応する充電スイッチがオン状態にされることにより、電源から、共通充電経路及び個別充電経路を介して、オン駆動対象とするスイッチのゲートに充電電流が供給される。この際、各スイッチのうちオン駆動対象とされないスイッチのゲートに接続された個別充電経路上の充電スイッチがオフ状態にされることにより、オン駆動対象とされないスイッチのゲートに電源から充電電流が供給されることを防止できる。このため、オン駆動対象とするスイッチのみオン状態に切り替えることができる。
【００１７】
スイッチに流そうとする電流が大きいほど、オン状態に切り替えられる場合のスイッチに流れる電流の上昇速度が高くなり、発生するサージ電圧が大きくなる。ここで、本発明では、共通充電経路に共通充電抵抗体が設けられている。このため、オン状態に切り替えようとするスイッチの数が多いほど、充電電流が共通充電抵抗体を流れにくくなり、スイッチング速度が低くなる。一方、オン状態に切り替えようとするスイッチの数が少ないほど、充電電流が共通充電抵抗体を流れやすくなり、スイッチング速度が高くなる。
【００１８】
このように本発明によれば、スイッチの並列接続体に流そうとする電流が小さい場合、充電電流を流れやすくしてスイッチング速度を高くでき、スイッチング損失を低減できる。一方、スイッチの並列接続体に流そうとする電流が大きい場合、オン状態に切り替えようとするスイッチの数に応じて充電電流を流れにくくすることにより、スイッチング速度を低くでき、サージ電圧の増加を抑制できる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態に係る回転電機の制御システムの全体構成図。
【図２】スイッチの駆動回路を示す図。
【図３】小電流領域における駆動回路の動作態様を示すタイムチャート。
【図４】大電流領域における駆動回路の動作態様を示すタイムチャート。
【図５】大電流領域における駆動回路の動作態様を示すタイムチャート。
【図６】放電経路の抵抗値、スイッチング速度及び第１，第２スイッチの並列接続体に流れる電流の関係を示す図。
【図７】第１実施形態の変形例に係るスイッチの駆動回路を示す図。
【図８】第２実施形態に係るスイッチの駆動回路を示す図。
【図９】電源電圧と判定電圧との関係を示す図。
【図１０】スイッチ温度と判定電圧との関係を示す図。
【図１１】スイッチ温度と判定電圧との関係を示す図。
【図１２】第３実施形態に係るスイッチの駆動回路を示す図。
【図１３】小電流領域における駆動回路の動作態様を示すタイムチャート。
【図１４】大電流領域における駆動回路の動作態様を示すタイムチャート。
【図１５】充電経路の抵抗値、スイッチング速度及び第１，第２スイッチの並列接続体に流れる電流の関係を示す図。
【発明を実施するための形態】
【００２０】
＜第１実施形態＞
以下、本発明に係る駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態に係る駆動回路は、回転電機の制御システムを構成する。
【００２１】
図１に示すように、制御システムは、直流電源としての蓄電池１０、電力変換器としてのインバータ２０、回転電機３０及び制御装置４０を備えている。回転電機３０は、インバータ２０を介して蓄電池１０に接続されている。なお、蓄電池１０及びインバータ２０の間には、平滑コンデンサ１１が設けられている。また、回転電機３０としては、例えば永久磁石界磁型の同期機が用いられればよい。
【００２２】
インバータ２０は、３相分の上，下アームスイッチを備えている。上，下アームのそれぞれは、並列接続された第１スイッチＳＷＡ及び第２スイッチＳＷＢで構成されている。各相の上アームの第１，第２スイッチＳＷＡ，ＳＷＢの高電位側端子には、平滑コンデンサ１１の第１端が接続されている。各相の上アームの第１，第２スイッチＳＷＡ，ＳＷＢの低電位側端子には、各相の下アームの第１，第２スイッチＳＷＡ，ＳＷＢの高電位側端子が接続されている。各相の下アームの第１，第２スイッチＳＷＡ，ＳＷＢの低電位側端子には、平滑コンデンサ１１の第２端が接続されている。各相において、上アームの第１，第２スイッチＳＷＡ，ＳＷＢの低電位側端子と、下アームの第１，第２スイッチＳＷＡ，ＳＷＢの高電位側端子との接続点には、回転電機３０の巻線３１の第１端が接続されている。各相の巻線３１の第２端は、中性点で接続されている。
【００２３】
本実施形態では、第１，第２スイッチＳＷＡ，ＳＷＢとして、電圧制御形の半導体スイッチング素子が用いられ、より具体的には、ＳｉのＩＧＢＴが用いられている。このため、第１，第２スイッチＳＷＡ，ＳＷＢにおいて、高電位側端子はコレクタであり、低電位側端子はエミッタである。第１，第２スイッチＳＷＡ，ＳＷＢには、第１，第２フリーホイールダイオードＦＤＡ，ＦＤＢが逆並列に接続されている。
【００２４】
制御システムは、平滑コンデンサ１１の端子電圧を電源電圧ＶＤＣとして検出する電圧検出部２１を備えている。電圧検出部２１により検出された電源電圧ＶＤＣは、制御装置４０に入力される。
【００２５】
制御装置４０は、回転電機３０の制御量をその指令値に制御すべく、各相において、上アームの第１，第２スイッチＳＷＡ，ＳＷＢと下アームの第１，第２スイッチＳＷＡ，ＳＷＢとを交互にオン状態とする。制御量は、例えばトルクである。制御装置４０は、第１，第２スイッチＳＷＡ，ＳＷＢの駆動信号Ｓｇとして、オン状態を指示するオン指令又はオフ状態を指示するオフ指令を、各相各アームにおける第１，第２スイッチＳＷＡ，ＳＷＢの組に対して個別に設けられた駆動回路５０に対して出力する。
【００２６】
図２に示すように、インバータ２０の備える駆動回路５０は、制御装置４０からの駆動信号Ｓｇを取得し、取得した駆動信号Ｓｇに基づいて、第１，第２スイッチＳＷＡ，ＳＷＢをオン状態又はオフ状態とする。駆動回路５０は、第１充電スイッチ６１Ａ、第１個別放電抵抗体７０Ａ及び第１ダイオード７１Ａを備えている。本実施形態において、第１充電スイッチ６１ＡはＰチャネルＭＯＳＦＥＴである。第１充電スイッチ６１Ａのソースには、電源６０が接続されている。第１充電スイッチ６１Ａのドレインには、第１スイッチＳＷＡのゲートが接続されている。第１スイッチＳＷＡのゲートには、第１個別放電抵抗体７０Ａを介して第１ダイオード７１Ａのアノードが接続されている。
【００２７】
駆動回路５０は、第２充電スイッチ６１Ｂ、第２個別放電抵抗体７０Ｂ及び第２ダイオード７１Ｂを備えている。本実施形態において、第２充電スイッチ６１ＢはＰチャネルＭＯＳＦＥＴである。第２充電スイッチ６１Ｂのソースには、電源６０が接続されている。第２充電スイッチ６１Ｂのドレインには、第２スイッチＳＷＢのゲートが接続されている。第２スイッチＳＷＢのゲートには、第２個別放電抵抗体７０Ｂを介して第２ダイオード７１Ｂのアノードが接続されている。第２ダイオード７１Ｂ及び第１ダイオード７１Ａそれぞれのカソードには、接続点Ｋが接続されている。
【００２８】
駆動回路５０は、共通放電抵抗体７２及び放電スイッチ７３を備えている。本実施形態において、放電スイッチ７３はＮチャネルＭＯＳＦＥＴである。共通放電抵抗体７２の第１端には、接続点Ｋが接続され、共通放電抵抗体７２の第２端には、放電スイッチ７３のドレインが接続されている。放電スイッチ７３のソースには、グランド部としての第１，第２スイッチＳＷＡ，ＳＷＢのエミッタが接続されている。
【００２９】
なお、本実施形態において、第１スイッチＳＷＡのゲートから、第１個別放電抵抗体７０Ａ及び第１ダイオード７１Ａを介して接続点Ｋに至るまでの電気経路が第１スイッチＳＷＡに対応する第１個別放電経路ＬＤＡに相当する。また、第２スイッチＳＷＢのゲートから、第２個別放電抵抗体７０Ｂ及び第２ダイオード７１Ｂを介して接続点Ｋに至るまでの電気経路が第２スイッチＳＷＢに対応する第２個別放電経路ＬＤＢに相当する。また、接続点Ｋから、共通放電抵抗体７２及び放電スイッチ７３を介してエミッタに至るまでの電気経路が共通放電経路ＬＤＴに相当する。
【００３０】
また、本実施形態において、第１，第２充電スイッチ６１Ａ，６１Ｂと第１，第２ダイオード７１Ａ，７１Ｂとが切替部を構成する。また、第１，第２ダイオード７１Ａ，７１Ｂが阻止部に相当する。
【００３１】
駆動回路５０は、第１オフ保持スイッチ７４Ａ及び第２オフ保持スイッチ７４Ｂを備えている。本実施形態において、第１，第２オフ保持スイッチ７４Ａ，７４ＢはＮチャネルＭＯＳＦＥＴである。第１オフ保持スイッチ７４Ａのドレインには、第１個別放電経路ＬＤＡのうち、第１個別放電抵抗体７０Ａよりもゲート側が接続され、第１オフ保持スイッチ７４Ａのソースには、第１スイッチＳＷＡのエミッタが接続されている。第２オフ保持スイッチ７４Ｂのドレインには、第２個別放電経路ＬＤＢのうち、第２個別放電抵抗体７０Ｂよりもゲート側が接続され、第２オフ保持スイッチ７４Ｂのソースには、第２スイッチＳＷＢのエミッタが接続されている。
【００３２】
第１スイッチＳＷＡは、自身に流れるコレクタ電流と相関を有する微小電流が流れる第１センス端子ＳｔＡを有している。第１センス端子ＳｔＡには、第１センス抵抗体８０Ａの第１端が接続され、第１センス抵抗体８０Ａの第２端には、第１スイッチＳＷＡのエミッタが接続されている。第１センス端子ＳｔＡに流れる微少電流によって第１センス抵抗体８０Ａに電圧降下量が生じる。このため、第１センス抵抗体８０Ａのうち第１センス端子ＳｔＡ側の電位である第１センス電圧ＶｓＡは、コレクタ電流と相関を有する電気的な状態量となる。本実施形態では、第１スイッチＳＷＡのエミッタ電位を０とし、このエミッタ電位よりも高い第１センス電圧ＶｓＡの符号を正と定義する。第１センス電圧ＶｓＡは、駆動回路５０の備える駆動制御部９０に入力される。
【００３３】
第２スイッチＳＷＢは、自身に流れるコレクタ電流と相関を有する微小電流が流れる第２センス端子ＳｔＢを有している。第２センス端子ＳｔＢには、第２センス抵抗体８０Ｂの第１端が接続され、第２センス抵抗体８０Ｂの第２端には、第２スイッチＳＷＢのエミッタが接続されている。この構成により、第２センス抵抗体８０Ｂのうち第２センス端子ＳｔＢ側の電位である第２センス電圧ＶｓＢは、コレクタ電流と相関を有する電気的な状態量となる。本実施形態では、第２スイッチＳＷＢのエミッタ電位を０とし、このエミッタ電位よりも高い第２センス電圧ＶｓＢの符号を正と定義する。第２センス電圧ＶｓＢは、駆動制御部９０に入力される。駆動制御部９０は、第１スイッチＳＷＡ及び第２スイッチＳＷＢそれぞれのゲート電圧を検出する機能を有している。
【００３４】
駆動制御部９０は、制御装置４０により生成された駆動信号Ｓｇを取得する。駆動制御部９０は、取得した駆動信号Ｓｇ、第１センス電圧ＶｓＡ及び第２センス電圧ＶｓＢに基づいて、第１，第２スイッチＳＷＡ，ＳＷＢを駆動する。駆動制御部９０は、第１センス電圧ＶｓＡ及び第２センス電圧ＶｓＢの加算値である合計センス電圧Ｖｓｅが判定電圧Ｖα（判定値に相当）以下であると判定した場合、第１，第２スイッチＳＷＡ，ＳＷＢに流れるコレクタ電流の合計値が小電流領域（第２電流領域に相当）に含まれると判定し、駆動信号Ｓｇに従って第１スイッチＳＷＡをオン状態又はオフ状態に切り替え、第２スイッチＳＷＢをオフ状態に維持する。
【００３５】
一方、駆動制御部９０は、合計センス電圧Ｖｓｅが判定電圧Ｖαを超えていると判定した場合、第１，第２スイッチＳＷＡ，ＳＷＢに流れるコレクタ電流の合計値が大電流領域（第１電流領域に相当）に含まれると判定し、駆動信号Ｓｇに従って第１，第２スイッチＳＷＡ，ＳＷＢの双方を同期させてオン状態又はオフ状態に切り替える。
【００３６】
本実施形態において、上記合計値がどの電流領域に含まれているかを判定するために用いられる合計センス電圧Ｖｓｅは、駆動信号Ｓｇが前回オン指令とされていた期間に検出された第１，第２センス電圧ＶｓＡ，ＶｓＢの加算値とされている。より具体的には、合計センス電圧Ｖｓｅは、前回オン指令とされていた期間の終了タイミングに検出された第１，第２センス電圧ＶｓＡ，ＶｓＢの加算値とされている。その後、駆動信号Ｓｇがオフ指令に切り替えられ、そのオフ指令とされている期間において、上記合計値がどの電流領域に含まれているかが判定され、第１，第２スイッチＳＷＡ，ＳＷＢのうち、駆動信号Ｓｇが次回オン指令とされる期間でオン駆動対象とされるスイッチが選択される。
【００３７】
図３を用いて、合計センス電圧Ｖｓｅが判定電圧Ｖα以下であると判定される小電流領域における駆動回路５０の動作について説明する。図３（ａ）は、駆動制御部９０に入力される駆動信号Ｓｇの推移を示し、図３（ｂ），（ｃ）は、第１，第２充電スイッチ６１Ａ，６１Ｂの駆動状態の推移を示し、図３（ｄ）は、放電スイッチ７３の駆動状態の推移を示す。図３（ｅ），（ｆ）は、第１，第２オフ保持スイッチ７４Ａ，７４Ｂの駆動状態の推移を示す。
【００３８】
小電流領域において、駆動制御部９０は、第２充電スイッチ６１Ｂをオフ状態に維持し、第２オフ保持スイッチ７４Ｂをオン状態に維持する。これにより、第２スイッチＳＷＢのゲート電圧は閾値電圧Ｖｔｈ未満となり、第２スイッチＳＷＢがオフ状態に維持される。
【００３９】
駆動制御部９０は、駆動信号Ｓｇがオン指令であると判定した場合、第１充電スイッチ６１Ａをオン状態にし、放電スイッチ７３及び第１オフ保持スイッチ７４Ａをオフ状態にする。これにより、第１スイッチＳＷＡのゲート電圧が閾値電圧Ｖｔｈ以上となり、第１スイッチＳＷＡがオン状態とされる。
【００４０】
一方、駆動制御部９０は、駆動信号Ｓｇがオフ指令であると判定した場合、第１充電スイッチ６１Ａをオフ状態にし、放電スイッチ７３をオン状態にする。これにより、第１スイッチＳＷＡのゲート電圧が閾値電圧Ｖｔｈ未満となり、第１スイッチＳＷＡがオフ状態とされる。また、駆動制御部９０は、駆動信号Ｓｇがオフ指令であると判定して、かつ、第１スイッチＳＷＡのゲート電圧が閾値電圧Ｖｔｈ以下になったと判定した場合、第１オフ保持スイッチ７４Ａをオン状態に切り替える。なお、第１オフ保持スイッチ７４Ａのオン状態への切り替え条件には、ゲート電圧に関する条件が含まれる。このため、実際には、放電スイッチ７３がオン状態に切り替えられた後、第１オフ保持スイッチ７４Ａがオン状態に切り替えられる。ただし、図３では、便宜上、放電スイッチ７３のオン状態への切り替えタイミングと、第１オフ保持スイッチ７４Ａのオン状態への切り替えタイミングとを同じタイミングとして示している。
【００４１】
小電流領域においては、第１，第２充電スイッチ６１Ａ，６１Ｂのうち第１充電スイッチ６１Ａのみがオン状態にされることにより、第１，第２スイッチＳＷＡ，ＳＷＢのうち第１スイッチＳＷＡのみのゲートに電源６０から充電電流が供給される。この際、第２個別放電経路ＬＤＢに第２ダイオード７１Ｂが設けられていることにより、第２スイッチＳＷＢのゲートに電源６０から充電電流が供給されることを防止できる。このため、第１スイッチＳＷＡのみオン状態に切り替えることができる。
【００４２】
図４を用いて、合計センス電圧Ｖｓｅが判定電圧Ｖαを超えたと判定される大電流領域における駆動回路５０の動作について説明する。図４（ａ）〜図４（ｆ）は、先の図３（ａ）〜図３（ｆ）に対応している。
【００４３】
駆動制御部９０は、駆動信号Ｓｇがオン指令であると判定した場合、第１，第２充電スイッチ６１Ａ，６１Ｂをオン状態にし、放電スイッチ７３及び第１，第２オフ保持スイッチ７４Ａ，７４Ｂをオフ状態にする。これにより、第１，第２スイッチＳＷＡ，ＳＷＢがオン状態とされる。
【００４４】
一方、駆動制御部９０は、駆動信号Ｓｇがオフ指令であると判定した場合、第１，第２充電スイッチ６１Ａ，６１Ｂをオフ状態にし、放電スイッチ７３をオン状態にする。これにより、第１，第２スイッチＳＷＡ，ＳＷＢがオフ状態とされる。また、駆動制御部９０は、駆動信号Ｓｇがオフ指令であると判定して、かつ、第１スイッチＳＷＡのゲート電圧が閾値電圧Ｖｔｈ以下になったと判定した場合、第１オフ保持スイッチ７４Ａをオン状態に切り替える。また、駆動制御部９０は、駆動信号Ｓｇがオフ指令であると判定して、かつ、第２スイッチＳＷＡのゲート電圧が閾値電圧Ｖｔｈ以下になったと判定した場合、第２オフ保持スイッチ７４Ｂをオン状態に切り替える。なお、図４では、便宜上、放電スイッチ７３のオン状態への切り替えタイミングと、第１，第２オフ保持スイッチ７４Ａ，７４Ｂのオン状態への切り替えタイミングとを同じタイミングとして示している。
【００４５】
本実施形態では、大電流領域において、第１，第２スイッチＳＷＡ，ＳＷＢに対して共通化された放電スイッチ７３をオン状態に切り替えることにより、第１，第２スイッチＳＷＡ，ＳＷＢをオフ状態に切り替える。このため、電流アンバランスの発生を抑制し、スイッチング損失を低減できる。電流アンバランスとは、第１，第２スイッチＳＷＡ，ＳＷＢそれぞれに流れるコレクタ電流が大きくずれる現象のことである。第１，第２スイッチＳＷＡ，ＳＷＢのオフ状態への切り替えタイミングがずれると、第１，第２スイッチＳＷＡ，ＳＷＢのうち、先にオフ状態に切り替えられたスイッチのコレクタ電流は減少するものの、まだオフ状態に切り替えられていないスイッチのコレクタ電流は一時的に増加した後に減少し始める。その結果、第１，第２スイッチＳＷＡ，ＳＷＢそれぞれに流れるコレクタ電流が大きくずれてしまう。
【００４６】
なお、大電流領域において、図５に示すように、駆動制御部９０は、駆動信号Ｓｇがオフ指令に切り替えられる時刻ｔ２よりも前の時刻ｔ１において、第２充電スイッチ６１Ｂをオフ状態に切り替えるとともに第２オフ保持スイッチ７４Ｂをオン状態に切り替え、時刻ｔ２において放電スイッチ７３をオン状態に切り替えてもよい。この場合、第１，第２スイッチＳＷＡ，ＳＷＢのうち最初にオフ状態に切り替えられる第２スイッチＳＷＢを、第２オフ保持スイッチ７４Ｂのオン状態への切り替えによりオフ状態に切り替えることができる。図５（ａ）〜図５（ｆ）は、先の図４（ａ）〜図４（ｆ）に対応している。
【００４７】
第２スイッチＳＷＢのゲートから第２オフ保持スイッチ７４Ｂを介して第２スイッチＳＷＢのエミッタに至るまでの電気経路の抵抗値は、第２スイッチＳＷＢのゲートから第２個別放電抵抗体７０Ｂ、共通放電抵抗体７２及び放電スイッチ７３を介して第２スイッチＳＷＢのエミッタに至るまでの電気経路の抵抗値よりも小さい。このため、第２オフ保持スイッチ７４Ｂのオン状態への切り替えにより第２スイッチＳＷＢをオフ状態に切り替える構成によれば、第２スイッチＳＷＢをオフ状態に切り替える場合のスイッチング速度を高めることができ、スイッチング損失を低減できる。また、第２スイッチＳＷＢをオフ状態に切り替える場合に第１スイッチＳＷＡが未だオン状態とされているため、第２スイッチＳＷＢをオフ状態に切り替えることに伴ってサージ電圧は発生しない。
【００４８】
ちなみに、本実施形態において、オフ状態に切り替える場合のスイッチング速度とは、スイッチのゲート電圧が下降し始めてからゲート電圧が閾値電圧Ｖｔｈ未満となるまでに要する時間のことである。
【００４９】
続いて図６を用いて、第１，第２スイッチＳＷＡ，ＳＷＢをオフ状態に切り替える場合のスイッチング速度について説明する。ちなみに、本実施形態において、オン状態に切り替える場合のスイッチング速度とは、スイッチのゲート電圧が０から上昇し始めてから、ゲート電圧が閾値電圧Ｖｔｈに到達するまでに要する時間のことである。
【００５０】
第１個別放電抵抗体７０Ａを流れる電流をＩＡとし、第２個別放電抵抗体７０Ｂを流れる電流をＩＢとする。合計センス電圧Ｖｓｅが判定電圧Ｖα以下となる小電流領域の場合、第１，第２スイッチＳＷＡ，ＳＷＢのうち、第１スイッチＳＷＡのみのゲートから放電電流が放出される。この際、第１個別放電抵抗体７０Ａ及び共通放電抵抗体７２には、第１，第２スイッチＳＷＡ，ＳＷＢのうち第１スイッチＳＷＡのみのゲートから放出された放電電流が流れる。この場合、第１スイッチＳＷＡのゲート電圧をＶｇとすると、第１スイッチＳＷＡのゲートから、第１個別放電抵抗体７０Ａ、接続点Ｋ、共通放電抵抗体７２、放電スイッチ７３及び第１スイッチＳＷＡのエミッタまでに至る放電経路の電圧降下量について、下式（ｅｑ１）が成立する。下式（ｅｑ１）において、Ｒｏｆｆは共通放電抵抗体７２の抵抗値を示し、Ｒｂは第１個別放電抵抗体７０Ａの抵抗値を示す。
【００５１】
Ｖｇ＝ＩＡ×Ｒｏｆｆ＋ＩＡ×Ｒｂ
＝ＩＡ×（Ｒｏｆｆ＋Ｒｂ）  …  （ｅｑ１）
上式（ｅｑ１）の右辺の「Ｒｏｆｆ＋Ｒｂ」を第１放電抵抗値Ｒｄ１と称すこととする。本実施形態では、第１個別放電抵抗体７０Ａ及び第２個別放電抵抗体７０Ｂそれぞれの抵抗値が同じ値とされている。
【００５２】
合計センス電圧Ｖｓｅが判定電圧Ｖαを超える大電流領域の場合、第１，第２スイッチＳＷＡ，ＳＷＢの双方のゲートから放電電流が放出される。この際、第１個別放電抵抗体７０Ａには、第１スイッチＳＷＡのゲートから放出された放電電流が流れ、第２個別放電抵抗体７０Ｂには、第２スイッチＳＷＢのゲートから放出された放電電流が流れる。また、共通放電抵抗体７２には、第１，第２スイッチＳＷＡ，ＳＷＢの双方のゲートから放出された放電電流が流れる。この場合、第１スイッチＳＷＡのゲートから、第１個別放電抵抗体７０Ａ、接続点Ｋ、共通放電抵抗体７２、放電スイッチ７３及び第１スイッチＳＷＡのエミッタに至るまでの放電経路の電圧降下量について、下式（ｅｑ２）が成立する。
【００５３】
Ｖｇ＝（ＩＡ＋ＩＢ）×Ｒｏｆｆ＋ＩＡ×Ｒｂ  …  （ｅｑ２）
ここで、ＩＡ＝ＩＢ＝Ｉｄｉｓとすると、上式（ｅｑ２）は下式（ｅｑ３）となる。
【００５４】
Ｖｇ＝Ｉｄｉｓ×（２×Ｒｏｆｆ＋Ｒｂ）  …  （ｅｑ３）
上式（ｅｑ３）の右辺の「２×Ｒｏｆｆ＋Ｒｂ」を第２放電抵抗値Ｒｄ２と称すこととする。上式（ｅｑ１），（ｅｑ３）によれば、大電流領域における第２放電抵抗値Ｒｄ２は、小電流領域における第１放電抵抗値Ｒｄ１よりも大きい。
【００５５】
第２放電抵抗値Ｒｄ２は、以下のように設定される。
【００５６】
第１，第２スイッチＳＷＡ，ＳＷＢがオフ状態に切り替えられる場合にサージ電圧が発生する。サージ電圧は、第１，第２スイッチＳＷＡ，ＳＷＢをオフ状態に切り替えるスイッチング速度が高かったり、コレクタ電流が大きかったりするほど、大きくなる傾向にある。このため、第１，第２スイッチＳＷＡ，ＳＷＢの並列接続体に流れるコレクタ電流の合計値の許容上限値に対応するセンス電圧を最大電圧Ｖｓｍａｘとする場合、合計センス電圧Ｖｓｅが最大電圧Ｖｓｍａｘとなるときに、第１，第２スイッチＳＷＡ，ＳＷＢがオフ状態に切り替えられるときの第１，第２スイッチＳＷＡ，ＳＷＢのコレクタ及びエミッタ間電圧がその許容上限値以下となるように、第１，第２スイッチＳＷＡ，ＳＷＢのスイッチング速度、すなわち第２放電抵抗値Ｒｄ２が定められる。
【００５７】
本実施形態では、共通放電経路ＬＤＴに共通放電抵抗体７２が設けられている。このため、第１，第２スイッチＳＷＡ，ＳＷＢの双方のゲートから放電電流を放出する場合、放電電流が流れにくくなり、スイッチング速度が低くなる。この場合の放電経路の抵抗値Ｒｄｉｓは、図６（ａ）に実線にて示すように、第２放電抵抗値Ｒｄ２となる。一方、第１スイッチＳＷＡのみのゲートから放電電流を放出する場合、放電電流が流れやすくなり、スイッチング速度が高くなる。この場合の放電経路の抵抗値Ｒｄｉｓは、図６（ａ）に実線にて示すように、第１放電抵抗値Ｒｄ１（＜Ｒｄ２）となる。図６（ｂ）はスイッチング速度を示す。
【００５８】
このように本実施形態によれば、小電流領域においては、放電電流を流れやすくしてスイッチング速度を高くでき、スイッチング損失を低減できる。一方、大電流領域においては、放電電流の流れにくくすることにより、放電経路の抵抗値Ｒｄｉｓが第１放電抵抗値Ｒｄ１に設定される場合よりもスイッチング速度を低くでき、サージ電圧の増加を抑制できる。
【００５９】
これに対し、比較例では、図６（ｂ）に一点鎖線にて示すように、小電流領域におけるスイッチング速度を高めることができない。比較例は、図２の駆動回路５０に共通放電抵抗体７２が備えられていない構成である。比較例では、接続点Ｋには、放電スイッチ７３のドレインが接続（短絡）されている。
【００６０】
比較例では、電流領域にかかわらず、図６（ａ）に一点鎖線にて示すように、放電経路の抵抗値Ｒｄｉｓが第２放電抵抗値Ｒｄ２に設定される。このため、小電流領域においても抵抗値は高いままであり、小電流領域におけるスイッチング速度が本実施形態のスイッチング速度よりも低くなる。その結果、小電流領域におけるスイッチング損失が増加してしまう。
【００６１】
また本実施形態では、第１，第２個別放電抵抗体７０Ａ，７０Ｂの抵抗値Ｒｂが、共通放電抵抗体７２の抵抗値Ｒｏｆｆよりも小さくされている。これにより、第１放電抵抗値Ｒｄ１を第２放電抵抗値Ｒｄ２に対してより小さくすることができ、小電流領域におけるスイッチング速度をより高めることができる。
【００６２】
図６（ｂ）に示すように、合計センス電圧Ｖｓｅが最大電圧Ｖｓｍａｘとなる場合のスイッチング速度Ｓｄ２が、合計センス電圧Ｖｓｅが判定電圧Ｖαとなる場合のスイッチング速度Ｓｄ１よりも高くなるように、第１，第２個別放電抵抗体７０Ａ，７０Ｂ及び共通放電抵抗体７２それぞれの抵抗値が設定されている。これにより、合計センス電圧Ｖｓｅが最大電圧Ｖｓｍａｘ未満となる場合において、サージ電圧が発生したときであっても、的確に第１，第２スイッチＳＷＡ，ＳＷＢのコレクタ及びエミッタ間電圧をその許容上限値以下にできる。
【００６３】
＜第１実施形態の変形例＞
図７に示すように、駆動回路５０は、第１ダイオード７１Ａに代えて、阻止部に相当する第１放電阻止スイッチ７５Ａを備え、第２ダイオード７１Ｂに代えて、阻止部に相当する第２放電阻止スイッチ７５Ｂを備えている。駆動制御部９０は、駆動信号Ｓｇがオン指令であると判定している場合、第１，第２放電阻止スイッチ７５Ａ，７５Ｂをオフ状態とし、駆動信号Ｓｇがオフ指令であると判定している場合、第１，第２放電阻止スイッチ７５Ａ，７５Ｂをオン状態とする。図７において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
【００６４】
＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図８に示すように、制御システムは、温度検出部９１を備えている。温度検出部９１は、第１，第２スイッチＳＷＡ，ＳＷＢの温度に応じた温度信号を出力する。温度検出部９１は、例えば、感温ダイオードで構成されている。温度信号は、駆動制御部９０に入力される。駆動制御部９０は、温度信号に基づいて、第１，第２スイッチＳＷＡ，ＳＷＢの温度であるスイッチ温度ＴＤを算出する。図８において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
【００６５】
駆動制御部９０には、制御装置４０から電源電圧ＶＤＣが入力される。図９に示すように、選択部としての駆動制御部９０は、電源電圧ＶＤＣが低いほど、判定電圧Ｖαを大きく設定する。この設定は、平滑コンデンサ１１の端子電圧が低いほど、サージ電圧が発生する場合の第１，第２スイッチＳＷＡ，ＳＷＢのコレクタ及びエミッタ間電圧とその許容上限値との余裕量が大きくなることに鑑みたものである。これにより、小電流領域におけるスイッチング損失を低減できる。
【００６６】
駆動制御部９０は、スイッチ温度ＴＤに基づいて、判定電圧Ｖαを可変設定する。一例として、図１０には、スイッチ温度ＴＤが高いほど、判定電圧Ｖαを大きく設定する構成を示す。この構成は、スイッチ温度ＴＤが高いほど、スイッチング速度が低くなってサージ電圧が小さくなるとともに、スイッチ温度ＴＤが高いほど、第１，第２スイッチＳＷＡ，ＳＷＢのコレクタ及びエミッタ間電圧の許容上限値が高くなることに鑑みたものである。これにより、スイッチ温度ＴＤに応じて、サージ電圧を抑制しつつ、スイッチング損失を低減できる。
【００６７】
なお、スイッチ温度ＴＤが高いほどサージ電圧が小さくなること以外にも、図１１（ａ）に示すように、制御システムの使用時にスイッチ温度ＴＤとして想定される範囲において、サージ電圧が１つの極大値をとることもあり得る。これは、平滑コンデンサ１１及びフリーホイールダイオードＦＤＡ，ＦＤＢを含む閉回路において、スイッチ温度ＴＤが高くなるほど、フリーホイールダイオードＦＤＡ，ＦＤＢで発生するサージ電圧が大きくなるものの、フリーホイールダイオードＦＤＡ，ＦＤＢ以外の配線で発生するサージ電圧が小さくなることに起因する。この場合、例えば、駆動制御部９０は、サージ電圧が相対的に大きくなる場合、サージ電圧が相対的に低くなる場合よりも判定電圧Ｖαを小さく設定してもよい。その具体例を図１１（ｂ）に示す。詳しくは、駆動制御部９０は、スイッチ温度ＴＤが第１温度Ｔ１以上であってかつ第２温度Ｔ２以下であると判定した場合、スイッチ温度ＴＤが第１温度Ｔ１未満又は第２温度Ｔ２を超えたと判定した場合よりも判定電圧Ｖαを小さく設定する。
【００６８】
＜第３実施形態＞
以下、第３実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１２に示すように、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電荷の充電側の構成を変更している。図１２において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
【００６９】
駆動回路５０は、共通充電抵抗体１０２、第１充電スイッチ１０１Ａ、第１個別充電抵抗体１００Ａ、第２充電スイッチ１０１Ｂ及び第２個別充電抵抗体１００Ｂを備えている。電源６０には、共通充電抵抗体１０２を介して接続点Ｍが接続されている。接続点Ｍには、第１充電スイッチ１０１Ａ及び第１個別充電抵抗体１００Ａを介して、第１スイッチＳＷＡのゲートが接続されている。接続点Ｍには、第２充電スイッチ１０１Ｂ及び第２個別充電抵抗体１００Ｂを介して、第２スイッチＳＷＢのゲートが接続されている。
【００７０】
なお、本実施形態において、電源６０から共通充電抵抗体１０２を介して接続点Ｍに至るまでの電気経路が共通充電経路ＬＣＴに相当する。また、接続点Ｍから、第１充電スイッチ１０１Ａ及び第１個別充電抵抗体１００Ａを介して第１スイッチＳＷＡのゲートに至るまでの電気経路が第１スイッチＳＷＡに対応する第１個別充電経路ＬＣＡに相当する。また、接続点Ｍから、第２充電スイッチ１０１Ｂ及び第２個別充電抵抗体１００Ｂを介して第２スイッチＳＷＢのゲートに至るまでの電気経路が第２スイッチＳＷＢに対応する第２個別充電経路ＬＣＢに相当する。
【００７１】
また、本実施形態において、第１，第２充電スイッチ１０１Ａ，１０１Ｂが切替部に相当する。
【００７２】
図１３を用いて、合計センス電圧Ｖｓｅが判定電圧Ｖα以下であると判定される小電流領域における駆動回路５０の動作について説明する。図１３（ａ），（ｄ）〜（ｆ）は、先の図３（ａ），（ｄ）〜（ｆ）に対応している。図１３（ｂ），（ｃ）は、第１，第２充電スイッチ１０１Ａ，１０１Ｂの駆動状態の推移を示す。
【００７３】
本実施形態では、小電流領域において、先の図３で説明した第１充電スイッチ６１Ａと同じ手法で第１充電スイッチ１０１Ａを駆動する。また、先の図３で説明した第２充電スイッチ６１Ｂと同じ手法で第２充電スイッチ１０１Ｂを駆動する。
【００７４】
図１４を用いて、合計センス電圧Ｖｓｅが判定電圧Ｖαを超えたと判定される大電流領域における駆動回路５０の動作について説明する。図１４（ａ）〜図１４（ｆ）は、先の図１３（ａ）〜図１３（ｆ）に対応している。
【００７５】
本実施形態では、大電流領域において、先の図４で説明した第１充電スイッチ６１Ａと同じ手法で第１充電スイッチ１０１Ａを駆動する。また、先の図４で説明した第２充電スイッチ６１Ｂと同じ手法で第２充電スイッチ１０１Ｂを駆動する。
【００７６】
続いて図１５を用いて、第１，第２スイッチＳＷＡ，ＳＷＢをオン状態に切り替える場合のスイッチング速度について説明する。
【００７７】
合計センス電圧Ｖｓｅが判定電圧Ｖα以下となる小電流領域の場合、第１，第２スイッチＳＷＡ，ＳＷＢのうち、第１スイッチＳＷＡのみのゲートに対して、電源６０から充電電流が供給される。この際、共通充電抵抗体１０２及び第１個別充電抵抗体１００Ａに流れる充電電流をＩＣとする。第１スイッチＳＷＡのゲート電圧をＶｇとすると、電源６０から、共通充電抵抗体１０２、接続点Ｍ、第１充電スイッチ１０１Ａ及び第１個別充電抵抗体１００Ａを介して第１スイッチＳＷＡのゲートに至るまでの充電経路の電圧降下量について、下式（ｅｑ４）が成立する。下式（ｅｑ４）において、Ｒｏｎは共通充電抵抗体１０２の抵抗値を示し、Ｒａは第１個別充電抵抗体１００Ａの抵抗値を示す。
【００７８】
Ｖｇ＝ＩＣ×Ｒｏｎ＋ＩＣ×Ｒａ
＝ＩＣ×（Ｒｏｎ＋Ｒａ）  …  （ｅｑ４）
上式（ｅｑ４）の右辺の「Ｒｏｎ＋Ｒａ」を第１充電抵抗値Ｒｃ１と称すこととする。本実施形態では、第１個別充電抵抗体１００Ａ及び第２個別充電抵抗体１００Ｂそれぞれの抵抗値が同じ値とされている。
【００７９】
合計センス電圧Ｖｓｅが判定電圧Ｖαを超える大電流領域の場合、第１，第２スイッチＳＷＡ，ＳＷＢの双方のゲートに対して電源６０から充電電流が供給される。この際、第２個別充電抵抗体１００Ｂに流れる充電電流をＩＤとすると、電源６０から、共通充電抵抗体１０２、接続点Ｍ、第１充電スイッチ１０１Ａ及び第１個別充電抵抗体１００Ａを介して第１スイッチＳＷＡのゲートに至るまでの充電経路の電圧降下量について、下式（ｅｑ５）が成立する。
【００８０】
Ｖｇ＝（ＩＣ＋ＩＤ）×Ｒｏｎ＋ＩＣ×Ｒａ  …  （ｅｑ５）
ここで、ＩＣ＝ＩＤ＝Ｉｃｈとすると、上式（ｅｑ５）は下式（ｅｑ６）となる。
【００８１】
Ｖｇ＝Ｉｃｈ×（２×Ｒｏｎ＋Ｒａ）  …  （ｅｑ６）
上式（ｅｑ６）の右辺の「２×Ｒｏｎ＋Ｒａ」を第２充電抵抗値Ｒｃ２と称すこととする。上式（ｅｑ４），（ｅｑ６）によれば、大電流領域における第２充電抵抗値Ｒｃ２は、小電流領域における第１充電抵抗値Ｒｃ１よりも大きい。
【００８２】
第２充電抵抗値Ｒｃ２は、以下のように設定される。
【００８３】
第１，第２スイッチＳＷＡ，ＳＷＢがオン状態に切り替えられる場合にサージ電圧が発生する。サージ電圧は、第１，第２スイッチＳＷＡ，ＳＷＢをオン状態に切り替えるスイッチング速度が高かったり、コレクタ電流が大きかったりするほど、大きくなる傾向にある。このため、第１，第２スイッチＳＷＡ，ＳＷＢがオン状態とされた後の合計センス電圧Ｖｓｅが最大電圧Ｖｓｍａｘになると想定される場合に、第１，第２スイッチＳＷＡ，ＳＷＢがオン状態に切り替えられるときの第１，第２スイッチＳＷＡ，ＳＷＢのコレクタ及びエミッタ間電圧がその許容上限値以下となるように、第１，第２スイッチＳＷＡ，ＳＷＢのスイッチング速度、すなわち第２充電抵抗値Ｒｃ２が定められる。
【００８４】
本実施形態では、共通充電経路ＬＣＴに共通充電抵抗体１０２が設けられている。このため、第１，第２スイッチＳＷＡ，ＳＷＢの双方のゲートに充電電流を供給する場合、充電電流が流れにくくなり、スイッチング速度が低くなる。この場合の充電経路の抵抗値Ｒｃｈは、図１５（ａ）に実線にて示すように、第２充電抵抗値Ｒｃ２となる。一方、第１スイッチＳＷＡのみのゲートに充電電流を供給する場合、充電電流が流れやすくなり、スイッチング速度が高くなる。この場合の充電経路の抵抗値Ｒｃｈは、図１５（ａ）に実線にて示すように、第１充電抵抗値Ｒｃ１（＜Ｒｃ２）となる。図１５（ｂ）はスイッチング速度を示す。
【００８５】
このように本実施形態によれば、小電流領域においては、充電電流を流れやすくしてスイッチング速度を高くでき、スイッチング損失を低減できる。一方、大電流領域においては、充電電流の流れにくくすることにより、充電経路の抵抗値Ｒｃｈが第１充電抵抗値Ｒｃ１に設定される場合よりもスイッチング速度を低くでき、サージ電圧の増加を抑制できる。
【００８６】
これに対し、比較例では、図１５（ｂ）に一点鎖線にて示すように、小電流領域におけるスイッチング速度を高めることができない。比較例は、図１２の駆動回路５０に共通充電抵抗体１０２が備えられていない構成である。比較例では、接続点Ｍには、電源６０が接続（短絡）されている。
【００８７】
比較例では、電流領域にかかわらず、図１５（ａ）に一点鎖線にて示すように、充電経路の抵抗値Ｒｃｈが第２充電抵抗値Ｒｃ２に設定される。このため、小電流領域においても抵抗値は高いままであり、小電流領域におけるスイッチング速度が本実施形態のスイッチング速度よりも低くなる。その結果、小電流領域におけるスイッチング損失が増加してしまう。
【００８８】
また本実施形態では、第１，第２個別充電抵抗体１００Ａ，１００Ｂの抵抗値Ｒａが、共通充電抵抗体１０２の抵抗値Ｒｏｎよりも小さくされている。これにより、第１充電抵抗値Ｒｃ１を第２充電抵抗値Ｒｃ２に対してより小さくすることができ、小電流領域におけるスイッチング速度をより高めることができる。
【００８９】
図１５（ｂ）に示すように、合計センス電圧Ｖｓｅが最大電圧Ｖｓｍａｘとなる場合のスイッチング速度Ｓｃ２が、合計センス電圧Ｖｓｅが判定電圧Ｖαとなる場合のスイッチング速度Ｓｃ１よりも高くなるように、第１，第２個別充電抵抗体１００Ａ，１００Ｂ及び共通充電抵抗体１０２それぞれの抵抗値が設定されている。これにより、少なくとも第１スイッチＳＷＡがオン状態にされている状態で合計センス電圧Ｖｓｅが最大電圧Ｖｓｍａｘ未満となる場合において、オン状態への切り替え時にサージ電圧が発生したときであっても、的確に第１，第２スイッチＳＷＡ，ＳＷＢのコレクタ及びエミッタ間電圧をその許容上限値以下にできる。
【００９０】
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００９１】
・上記各実施形態において、第１，第２オフ保持スイッチ７４Ａ，７４Ｂが備えられなくてもよい。
【００９２】
・互いに並列接続されたスイッチの数としては、２つに限らず、３つ以上であってもよい。この場合であっても、大電流領域においてオン駆動対象として選択するスイッチの数を、小電流領域においてオン駆動対象として選択するスイッチの数よりも多くすればよい。
【００９３】
また、互いに並列接続されたスイッチの数が３つ以上の場合、電流領域を３つ以上に分けてもよい。具体的には例えば、小電流領域、小電流領域よりも電流が大きい中電流領域、及び中電流領域よりも電流が大きい大電流領域に分けてもよい。この場合、隣り合う電流領域のうち、大きい方が第１電流領域に相当し、小さい方が第２電流領域に相当する。
【００９４】
・放電スイッチ７３のソース及び各オフ保持スイッチ７４Ａ，７４Ｂのソースの接続先であるグランド部としては、第１，第２スイッチＳＷＡ，ＳＷＢのエミッタに限らず、例えば、第１，第２スイッチＳＷＡ，ＳＷＢのエミッタ電位よりも低い電圧を有する負電圧源であってもよい。
【００９５】
・インバータ２０を構成するスイッチとしては、ＩＧＢＴに限らず、例えば、ＳｉＣのＮチャネルＭＯＳＦＥＴであってもよい。また、インバータ２０の各相各アームを構成する複数のスイッチの並列接続体としては、同じ種類のスイッチの並列接続体に限らず、異なる種類のスイッチの並列接続体であってもよい。例えば、各相各アームを構成する複数のスイッチの並列接続体が、２つのＩＧＢＴ及び１つのＭＯＳＦＥＴの並列接続体であってもよい。
【００９６】
・スイッチを備える電力変換器としては、インバータに限らず、例えば、入力電圧を昇圧して出力する機能及び入力電圧を降圧して出力する機能のうち、少なくとも一方の機能を有するＤＣＤＣコンバータであってもよい。
【符号の説明】
【００９７】
５０…駆動回路、６１Ａ，６１Ｂ…第１，第２充電スイッチ、７０Ａ，７０Ｂ…第１，第２個別放電抵抗体、７１Ａ，７１Ｂ…第１，第２ダイオード、７２…共通放電抵抗体、ＳＷＡ，ＳＷＢ…第１，第２スイッチ。
【図１】
2020061857.tif 000003
【図２】
2020061857.tif 000004
【図３】
2020061857.tif 000005
【図４】
2020061857.tif 000006
【図５】
2020061857.tif 000007
【図６】
2020061857.tif 000008
【図７】
2020061857.tif 000009
【図８】
2020061857.tif 000010
【図９】
2020061857.tif 000011
【図１０】
2020061857.tif 000012
【図１１】
2020061857.tif 000013
【図１２】
2020061857.tif 000014
【図１３】
2020061857.tif 000015
【図１４】
2020061857.tif 000016
【図１５】
2020061857.tif 000017