(57)【要約】【課題】チャネル部の材料として金属材料を用いたスピントロニクス素子を提供する。【解決手段】スピン流又は電流の少なくとも一方が流れるチャネル部を備えるものであって、前記チャネル部が、スピン軌道相互作用が０．０１ｅＶ以上である金属材料から成り、前記チャネル部に電界を印加して前記チャネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御するスピントロニクス素子である。【選択図】図２
2020009802.tif 000002
【特許請求の範囲】
【請求項１】
スピン流又は電流の少なくとも一方が流れるチャネル部を備えるスピントロニクス素子であって、
前記チャネル部が、スピン軌道相互作用が０．０１ｅＶ以上である金属材料から成り、
前記チャネル部に電界を印加して前記チャネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御するスピントロニクス素子。
【請求項２】
前記チャネル部の厚みが４．０ｎｍ以下である請求項１に記載のスピントロニクス素子。
【請求項３】
前記チャネル部の厚みが２．５ｎｍ以下である請求項２に記載のスピントロニクス素子。
【請求項４】
前記チャネル部に印加する電界の強度が１０８Ｖ／ｍ以上である請求項１〜３のいずれか１項に記載のスピントロニクス素子。
【請求項５】
前記チャネル部に印加する電界の強度が１０９Ｖ／ｍ以上である請求項４に記載のスピントロニクス素子。
【請求項６】
前記金属材料は、白金、パラジウム、タングステン、タンタル及びビスマスから選択される１種以上、又はビスマス及びセレンを基とする合金を含む、請求項１〜５のいずれか１項に記載のスピントロニクス素子。
【請求項７】
前記金属材料は、スピン軌道相互作用が０．０１ｅＶ未満である１種以上の元素と、スピン軌道相互作用が０．０１ｅＶ以上である１種以上の元素を含む、請求項１〜６のいずれか１項に記載のスピントロニクス素子。
【請求項８】
前記金属材料はスピン拡散長が５０ｎｍ以下のものである、請求項１〜７のいずれか１項に記載のスピントロニクス素子。
【請求項９】
イオン液体又はイオンゲルを用いて前記チャネル部への電界の印加を行う請求項４又は５に記載のスピントロニクス素子。
【請求項１０】
ソース電極と、
ドレイン電極と、
前記ソース電極及びドレイン電極の間に設けられ、スピン流又は電流の少なくとも一方が流れるチャネル部と、
前記チャネル部に電界を印加するゲート電極と
を具備し、
前記ソース電極及び前記ドレイン電極が強磁性材料から成り、
前記チャネル部が、スピン軌道相互作用が０．０１ｅＶ以上である金属材料から成り、
前記ゲート電極から前記チャネル部に電界を印加して前記チャネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御するスピントランジスタ。
【請求項１１】
前記ゲート電極から前記チャネル部に電界を印加することにより前記チャネル部のスピン拡散長を伸長することにより、前記ソース電極から注入されたスピン流を前記チャネル部を介して前記ドレイン電極に到達させる請求項１０に記載のスピントランジスタ。
【請求項１２】
スピン流又は電流の少なくとも一方が流れるチャネル部と、磁気トンネル接合素子とを具備し、前記チャネル部から注入されるスピン流により前記磁気トンネル接合素子を磁化反転させてデータの書換えを行う磁気抵抗メモリであって、
前記チャネル部が、スピン軌道相互作用が０．０１ｅＶ以上である金属材料から成り、
前記チャネル部に電界を印加して前記チャネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御する磁気抵抗メモリ。
【請求項１３】
前記チャネル部に電界を印加して前記金属材料のスピン軌道相互作用の大きさを制御することにより、前記磁気トンネル接合素子を磁化反転可能な書換え可能状態と、前記磁気トンネル接合素子を磁化反転できない書換え不可能状態とを切り替える、請求項１２に記載の磁気抵抗メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピントロニクス素子、スピントランジスタ及び磁気抵抗メモリに関するものである。
【背景技術】
【０００２】
近年、電子のスピンの自由度を利用したスピントロニクス素子が次世代の情報技術の担い手として注目を集めている。スピントロニクス素子の一つとして、例えば、スピン流や電流が流れるチャネル部を半導体材料で構成したスピントランジスタ（以下、半導体スピントランジスタともいう）が知られている（非特許文献１）。このスピントランジスタは、チャネル部にゲート電圧を印加することによりチャネル部内を伝導するスピンを制御するというものである。
【０００３】
しかしながら、半導体スピントランジスタでは、強磁性金属からなるソース電極からチャネル部にスピン偏極した電子を注入（スピン注入ともいう）する際には、強磁性金属と半導体との間で電気伝導度が大きく異なることによりスピン注入効率が大幅に低下する所謂伝導度ミスマッチの問題が生じ得る。
【０００４】
そのため、チャネル部を構成する材料としてスピン注入効率に優れた金属材料を用いたスピントランジスタ等のスピントロニクス素子の開発が求められている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】T. Matsuno, S. Sugahara and M. Tanaka, Jpn. J. Appl. Phys. 43, 6032 (2004).
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は上記した要求に応えるものであり、チャネル部の材料として金属材料を用いたスピントロニクス素子を提供することを主たる課題とする。
【課題を解決するための手段】
【０００７】
チャネル部の材料として金属材料を用いた場合には、金属に内在する自由電子の数が多すぎるため、外部からチャネル部に電界を印加しても抵抗の変調ができず、素子の信号のオン・オフを制御することができない、というのが従来の当業者の常識であった。しかし本発明者らは、チャネル部の材料として金属材料を使用した場合であっても、所定の条件下では電界を印加することによりチャネル部のスピン軌道相互作用を制御することができ、これにより素子の信号のオン・オフを制御することができることを見出し本発明に至ったのである。
【０００８】
すなわち本発明のスピントロニクス素子は、スピン流又は電流の少なくとも一方が流れるチャネル部を備えるスピントロニクス素子であって、前記チャネル部が、スピン軌道相互作用が０．０１ｅＶ以上である金属材料から成り、前記チャネル部に電界を印加して前記チャネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御することを特徴とする。
【０００９】
このような構成であれば、チャネル部に電界を印加してその金属材料のスピン軌道相互作用の大きさを制御することで、金属材料のスピン拡散長の長さやスピンホール効果の大きさを制御し、これにより信号のオン・オフを制御できるスピントロニクス素子を提供できる。
本発明のスピントロニクス素子は、チャネル部の材料としてスピン軌道相互作用が０．０１ｅＶ以上の金属材料を用いているので、チャネル部に電界を印加していない状態ではそのスピン軌道相互作用が大きく、スピン注入をした際のスピン拡散長は短く、その一方で電流を流すことで生じるスピンホール効果は大きい。
【００１０】
そのため例えば、チャネル部に電界を印加していない状態では、チャネル部の金属材料のスピン拡散長が短いために注入したスピン流がスピン検出器に到達せず信号がオフとなり、チャネル部に電界を印加している状態では、チャネル部の金属材料のスピン軌道相互作用が弱まることによりスピン拡散長が伸長し、注入したスピン流がスピン検出器に到達して信号がオンになるようなスピントロニクス素子を提供できる。
【００１１】
また例えば、チャネル部に電界を印加していない状態では、チャネル部の金属材料のスピンホール効果が大きいので、チャネル部に電流を流すとこれに直交する方向にスピン流が流れて信号がオンになり、チャネル部に電界を印加している状態では、チャネル部の金属材料のスピン軌道相互作用が弱まることによりスピンホール効果が弱まり、チャネル部に電流を流してもこれと直交する方向にスピン流が流れなくなることにより信号がオフになるようなスピントロニクス素子を提供できる。
【００１２】
チャネル部を構成する金属材料のスピン軌道相互作用が０．０１ｅＶ未満であると、当該金属材料の生来のスピン拡散長が長く、またスピンホール効果も小さいので、上記のようにチャネル部に電界を印加したとしても、スピン流の輸送による信号のオン・オフの切り替えを制御することができない。
【００１３】
前記スピントロニクス素子は、チャネル部の厚みが４．０ｎｍ以下であることが好ましく、２．５ｎｍ以下であることがより好ましく、２．０ｎｍ以下であることがさらに好ましい。
チャネル部の厚みが４．０ｎｍを超えると、チャネル部の金属材料に内在する電子数が多くなり、チャネル部に電界を印加することによりスピン軌道相互作用の大きさを制御するのが難しくなることがある。そのため、チャネル部の厚みは４．０ｎｍ以下であることが好ましい。チャネル部の厚みが小さいほどチャネル部に内在する電子数が減り、電界の印加によってチャネル部の金属材料のキャリア数を変調しやすくなる。これによりチャネル部を構成する金属材料のフェルミ面を変調させ、それによって金属材料のスピン軌道相互作用を変調しやすくなり、電界を印加することによりスピン軌道相互作用を制御しやすくなる。チャネル部の厚みを２．５ｎｍ以下、より好ましくは２．０ｎｍ以下にすることにより、より確実にスピン軌道相互作用を制御して信号のオン・オフを制御することができる。
【００１４】
前記スピントロニクス素子は、前記チャネル部に印加する電界の強度が１０８Ｖ／ｍ以上であることが好ましく、１０９Ｖ／ｍ以上であることがより好ましい。
チャネル部に印加する電界強度が１０８Ｖ／ｍ未満であると、チャネル部である金属材料が薄膜状である場合には、チャネル部における電気伝導度を変調できる程度の十分な電子数の変調を与えることができず、チャネル部のスピン軌道相互作用の大きさを制御し難いことがある。そのためチャネル部に印加する電界強度は１０８Ｖ／ｍ以上が好ましい。チャネル部に印加する電界強度を１０９Ｖ／ｍ以上とすることで、より確実に、チャネル部のスピン軌道相互作用の大きさを制御して信号のオン・オフを制御することができる。
【００１５】
前記金属材料の具体的態様として、白金、パラジウム、タングステン、タンタル及びビスマスから選択される１種以上、又はビスマス及びセレンを基とする合金を含むものが挙げられる。
チャネル部としてこのような金属材料を用いることにより、電界を印加することによるスピン軌道相互作用の変調を効率的に行うことができる。
これらのうち白金、タングステン及びタンタルのスピン軌道相互作用が特に大きい。そのため、チャネル部の金属材料として白金、タングステン又はタンタルを用いることが好ましい。
【００１６】
前記金属材料は、スピン軌道相互作用の小さな１種以上の元素とスピン軌道相互作用が大きな１種以上の元素を含むことが好ましい。より具体的には、スピン軌道相互作用が０．０１ｅＶ未満である１種以上の元素と、スピン軌道相互作用が０．０１ｅＶ以上の１種以上の元素とを含むことが好ましい。
このようなものであれば、比較的安価な例えば銅のようなスピン軌道相互作用の小さい元素をチャネル部の材料として用いることにより、本発明に係るスピントロニクス素子の製造コストを低減できる。
【００１７】
チャネル部として金属材料のスピン拡散長が５０ｎｍ超であるものを用いると、スピントロニクス素子のオン・オフを制御するためには素子のサイズが大きくなってしまう。
そのため、前記金属材料はスピン拡散長が５０ｎｍ以下のものであることが好ましい。
【００１８】
前記チャネル部に電界を印加するためのゲート電極の材料としてはイオン液体又はイオンゲルを用いることが好ましい。
従来半導体素子に用いられる、例えば酸化ハフニウムや酸化アルミニウム等の固体物の酸化物ゲート絶縁膜では、上述した１０８Ｖ／ｍ以上の強い電界を印加することができない。ゲート電極の材料としてはイオン液体又はイオンゲルを用いることにより、１０８Ｖ／ｍ以上の強い電界をチャネル部に容易に印加することができる。
【００１９】
また本発明のスピントランジスタは、ソース電極と、ドレイン電極と、前記ソース電極及びドレイン電極の間に設けられ、スピン流又は電流の少なくとも一方が流れるチャネル部と、前記チャネル部に電界を印加するゲート電極とを具備し、前記ソース電極及び前記ドレイン電極が強磁性材料から成り、前記チャネル部が、スピン軌道相互作用が０．０１ｅＶ以上である金属材料から成り、前記ゲート電極から前記チャネル部に電界を印加して前記チャネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御することを特徴とする。
【００２０】
このような構成であれば、上記スピントロニクス素子と同様の効果を奏するスピントランジスタを提供できる。またこのようなスピントランジスタであれば、チャネル部として金属材料を用いているので、強磁性金属等から成る電極とチャネル部との電気伝導度の差を小さくできる。そのため、半導体スピントランジスタに比べて、ソース電極からチャネル部へのスピン注入効率を高めることができる。またこのため、従来の半導体スピントランジスタにおいてスピンを半導体に注入するために一般に必要であったトンネル絶縁膜を不要にできるので、半導体スピントランジスタに比べて、素子動作のための消費電力を低く抑えることができる。
【００２１】
前記スピントランジスタの具体的な態様としては、前記ゲート電極から前記チャネル部に電界を印加することにより前記チャネル部のスピン拡散長を伸長し、これにより前記ソース電極から注入されたスピン流を前記チャネル部を介して前記ドレイン電極に到達させるものを挙げることができる。
【００２２】
また本発明の磁気抵抗メモリは、スピン流又は電流の少なくとも一方が流れるチャネル部と、磁気トンネル接合素子とを具備し、前記チャネル部から注入されるスピン流により前記磁気トンネル接合素子を磁化反転させてデータの書換えを行うものであって、前記チャネル部が、スピン軌道相互作用が０．０１ｅＶ以上である金属材料から成り、前記チャネル部に電界を印加して前記チャネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御することを特徴とする。
【００２３】
このような構成であれば、上記スピントロニクス素子と同様の効果を奏する磁気抵抗メモリを提供できる。またこのような構成であれば、データの書換え動作時には、電流ではなくスピン流が磁気トンネル接合素子を流れるので、磁気トンネル接合素子のトンネルバリアが壊れにくく、耐久性を向上することができる。
【００２４】
前記磁気抵抗メモリは、前記チャネル部に電界を印加して前記金属材料のスピン軌道相互作用の大きさを制御することにより、前記磁気トンネル接合素子を磁化反転可能な書換え可能状態と、前記磁気トンネル接合素子を磁化反転できない書換え不可能状態とを切り替えるものであることが好ましい。
このようなものであれば、局所的にスピン軌道トルクがかからない素子を選ぶことができるようになり、情報蓄積の選択性が劇的に向上する。
また、従来におけるトンネル接合素子に電流を流すタイプの磁気抵抗メモリでは、信号のオフ時におけるリーク電流が問題となっていたが、上記の構成を有する磁気抵抗メモリであれば、磁気抵抗メモリを書換え不可能状態にしておけば、当該状態においてはスピン流が流れないので、リーク電流を大幅に低減でき、省エネルギー化を図ることができる。
【発明の効果】
【００２５】
このように構成した本発明によれば、チャネル部の材料として金属材料を用いたスピントロニクス素子を提供することを提供することができる。
【図面の簡単な説明】
【００２６】
【図１】第１の実施形態のスピントロニクス素子の構成を模式的に示す図である。
【図２】第１の実施形態のスピントロニクス素子の動作を模式的に示す図である。
【図３】第２の実施形態のスピントロニクス素子の構成を模式的に示す図である。
【図４】第２の実施形態のスピントロニクス素子の動作を模式的に示す図である。
【図５】実施例におけるＩＳＨＥ測定の結果を示す図である。
【発明を実施するための形態】
【００２７】
＜第１の実施形態＞
以下に本発明の第１の実施形態に係るスピントロニクス素子について、図面を参照して説明する。
【００２８】
第１の実施形態に係るスピントロニクス素子は、ゲート電極により電子のスピンを制御して回路に流れる電流のオン・オフを制御するものであり、具体的には所謂スピントランジスタ（スピンＦＥＴ）１００である。図１に示すように、このスピントランジスタ１００は、基板１１と、基板１１の表面に積層された絶縁層１２と、絶縁層１２の表面に設けられたソース電極１３及びドレイン電極１４と、絶縁層１２の表面であって前記ソース電極１３及びドレイン電極１４の間に設けられたチャネル部１５と、前記チャネル部１５の表面であって前記絶縁層１２と反対側に設けられたゲート電極１６とを具備する。
基板１１や絶縁層１２としては、従来一般に用いられている材料等により構成してよい。
【００２９】
ソース電極１３は、スピン偏極した電子をチャネル部１５に注入するものである。ソース電極１３は強磁性材料から成り、具体的には鉄、コバルト、ニッケル、又はこれらの合金等から成る。
【００３０】
ドレイン電極１４は、スピン偏極した電子をチャネル部１５から受け入れるものである。ドレイン電極１４は強磁性材料から成り、具体的には、鉄、コバルト、ニッケル、又はこれらの合金等から成る。なおドレイン電極１４におけるスピンの向きは、ソース電極１３におけるスピンの向きと同じである。
【００３１】
チャネル部１５は、ソース電極１３から注入されたスピンや電流が流れるものである。チャネル部１５は、スピン軌道相互作用が大きく、かつスピン拡散長が短い金属材料から構成されている。本実施形態では具体的には白金（Ｐｔ）から成る。チャネル部１５は膜状に形成されたものであり、最も厚い箇所の厚みが約２．５ｎｍ以下となるように設けられている。
【００３２】
チャネル部１５の上面にはゲート電極１６が設けられている。ゲート電極１６は、チャネル部１５に電界を印加して、チャネル部１５のスピン軌道相互作用を制御するためのものである。本実施形態のゲート電極１６は、チャネル部１５に対して１０８Ｖ／ｍ以上の電界を印加することができるように構成されている。ゲート電極１６は、具体的にはイオン液体やイオンゲルを用いたものである。このようなものであれば、チャネル部１５に高密度に電荷を蓄積できるので、チャネル部１５に対して１０８Ｖ／ｍ以上の強い強度の電界を印加することができる。
【００３３】
次に、本実施形態のスピントランジスタ１００のスイッチ動作について説明する。
【００３４】
（オフ状態）
図２の（ａ）に示すように、ゲート電極１６からチャネル部１５に電界が印加されていない場合、スピントランジスタ１００は、回路に電流を流さないオフ状態になっている。このオフ状態では、チャネル部１５を構成する金属材料のスピン軌道相互作用が大きく、そのスピン拡散長が短いため、ソース電極１３から注入されたスピンはドレイン電極１４に到達することができない。
【００３５】
（オン状態）
図２の（ｂ）に示すように、ゲート電極１６からチャネル部１５に１０８Ｖ／ｍ以上の電界が印加されている場合、スピントランジスタ１００は回路に電流を流すオン状態になっている。このオン状態では、ゲート電極１６から印加された電界によって、チャネル部１５を構成する金属材料のスピン軌道相互作用が弱まっており、オフ状態に比べてそのスピン拡散長が長くなっている。そのためソース電極１３から注入されたスピンは、チャネル部１５を通ってドレイン電極１４に到達することができる。
【００３６】
このように構成したスピントランジスタ１００によれば、チャネル部１５として金属材料を用いているので、ソース電極１３とチャネル部１５との電気伝導度の差を小さくできる。そのため、半導体スピントランジスタに比べて、ソース電極１３からチャネル部１５へのスピン注入効率を高めることができる。またこのため、従来の半導体スピントランジスタにおいてスピンを半導体に注入するために一般に必要であったトンネル絶縁膜を不要にできるので、半導体スピントランジスタに比べて、素子動作のための消費電力を低く抑えることができる。
【００３７】
＜第２の実施形態＞
次に、本発明の第２の実施形態に係るスピントロニクス素子について、図面を参照して説明する。
【００３８】
第２の実施形態に係るスピントロニクス素子は、磁化の状態によって情報記憶を行う磁気抵抗メモリ２００である。より具体的には、電荷の流れを伴わない純スピン流をスピンホール効果を利用して生じさせ、この純スピン流を用いて磁気トンネル接合素子を磁化反転をさせてデータの書き換えを行う所謂ＳＯＴ（スピン軌道トルク）−ＭＲＡＭである。この磁気抵抗メモリ２００は、互いに平行に並べられた複数のビット線２１と、ビット線２１と平行に並べられた複数のソース線２２と、ビット線２１と交差しかつ互いに平行に並べられた複数のワード線２３と、ビット線２１とワード線２３とが交差する部分に配置されたメモリーセルとしての複数のＭＴＪ（磁気トンネル接合）素子２４と、各ＭＴＪ素子２４毎に設けられた書換え状態切替え部２５とを備える。
以下、図３を用いて、磁気抵抗メモリ２００が有する１つのＭＴＪ素子２４及びこれに設けられた書換え状態切替え部２５について説明する。
【００３９】
ＭＴＪ素子２４は、強磁性体であるピン層２４１及びフリー層２４３と、ピン層２４１とフリー層２４３の間に配置された絶縁体であるトンネルバリア層２４２とを具備する。図３に示すように、ビット線２１側からワード線２３側に向かって、ピン層２４１・トンネルバリア層２４２・フリー層２４３の順に積層されており、ピン層２４１がビット線２１に電気的に接続されている。
【００４０】
ピン層２４１は例えば鉄、コバルト、ニッケル、又はこれらの合金等の材料から成り、保磁力が大きくその磁化方向が固定されている。フリー層２４３は例えば鉄、コバルト、ニッケル、又はこれらの合金等から成り、保磁力が小さく、その磁化方向を変化させてピン層２４１の磁化方向と平行又は反平行となるようにしている。トンネルバリア層２４２は例えば酸化マグネシウムや酸化アルミニウム等の材料から成る。
【００４１】
書換え状態切替え部２５は、ＭＴＪ素子２４のフリー層２４３の磁化方向を反転可能な書換え可能状態（オン状態）と、当該磁化方向を反転できない書換え不可能状態（オフ状態）とを切り替えるものである。具体的には、フリー層２４３、ワード線２３及びソース線２２と電気的に接続されたチャネル部２５１と、チャネル部２５１の表面であってフリー層２４３と反対側に設けられたゲート電極２５２とを備える。
なお、このチャネル部２５１及びゲート電極２５２の具体的な構成は、第１実施形態におけるチャネル部１５及びゲート電極１６の構成と同じである。
【００４２】
次に、書換え可能状態（オン状態）と書換え不可能状態（オフ状態）について説明する。
【００４３】
（書換え可能状態）
図４の（ａ）に示すように、ゲート電極２５２からチャネル部２５１に電界が印加されていない場合、磁気抵抗メモリ２００は書換え可能状態になっている。書換え可能状態ではチャネル部２５１を構成する金属材料のスピン軌道相互作用が大きく、そのスピンホール効果が大きいため、書き込み電流をソース線２２からチャネル部２５１の面に平行な方向（厚み方向に垂直な方向）に流すと、当該書き込み電流は、スピンホール効果によってチャネル部２５１において面に垂直な方向（厚み方向）へのスピン流に変換される。これにより、スピン方向が一定の電子をフリー層２４３に注入することができ、フリー層２４３の磁化反転を行うことができる。チャネル部２５１に流す書込み電流の向きを逆向きにすることにより、フリー層２４３の磁化反転を逆向きにすることもできる。
【００４４】
（書換え不可能状態）
図４の（ｂ）に示すように、ゲート電極２５２からチャネル部２５１に電界が印加されている場合、磁気抵抗メモリ２００は書換え不可能状態になっている。書換え不可能状態では、ゲート電極２５２から印加された１０８Ｖ／ｍ以上の電界によって、チャネル部２５１を構成する金属材料のスピン軌道相互作用が弱まっている。そのためチャネル部２５１においてスピンホール効果が生じにくくなっており、書き込み電流をソース線２２からチャネル部２５１の面方向（厚み方向に垂直な方向）に流しても、チャネル部２５１において面に垂直な方向（厚み方向）へのスピン流が生じにくく、スピン流がフリー層２４３に注入されにくい。
【００４５】
このように構成した本実施形態の磁気抵抗メモリ２００によれば、ＭＴＪ素子２４を磁化反転させてデータの書換えを行う場合、電流ではなくスピン流がトンネルバリア層２４２を流れるのでトンネルバリア層２４２が壊れにくい。これにより、磁気抵抗メモリ２００の耐久性を向上できる。
また本実施形態の磁気抵抗メモリ２００によれば、チャネル部２５１に電界を印加して金属材料のスピン軌道相互作用の大きさを制御することにより、書換え可能状態と換え不可能状態とを切り替えることができるので、複数のＭＴＪ素子２４の中からスピン軌道トルクがかからないＭＴＪ素子２４を局所的に選択できるようになり、情報蓄積の選択性が劇的に向上する。
また、磁気抵抗メモリ２００を書換え不可能状態にしておけば、当該状態においてはスピン流が流れないのでリーク電流を大幅に低減でき、省エネ性能を向上できる。
【００４６】
＜その他の実施形態＞
なお、本発明は前記実施形態に限られるものではない。
【００４７】
上記実施形態ではスピントロニクス素子の具体的態様としてスピントランジスタ１００及び磁気抵抗メモリ２００を挙げたがこれに限らず、種々のデバイスとして用いることができる。
【００４８】
前記実施形態ではチャネル部１５及び２５１は白金から構成されていたがこれに限定されず、タングステン、タンタル、ビスマス等の他の金属を含んで構成されていてもよい。スピン軌道相互作用が強く、０．０１ｅＶ以上のものであればよい。
【００４９】
チャネル部１５及び２５１を構成する金属材料は単一の金属元素から成るものに限らず、２つ以上の元素からなる合金であってもよい。
【００５０】
チャネル部１５及び２５１を構成する金属材料は、スピン軌道相互作用の小さな１種以上の元素と、スピン軌道相互作用が大きな１種以上の元素を含んでもよい。例えば、銅、銀、アルミニウム等のスピン軌道相互作用が０．０１ｅＶ未満である１種以上の元素と、ビスマス、白金、タングステン、タンタル、パラジウム等のスピン軌道相互作用が０．０１ｅＶ以上の１種以上の元素とを含んでもよい。
【００５１】
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。
【実施例】
【００５２】
以下、実施例を挙げて本発明をより具体的に説明する。本発明は以下の実施例によって制限を受けるものではなく、前記、後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
【００５３】
（１）サンプル作成
長さ３ｍｍ×幅１ｍｍ×厚さ１．３μｍのＧＧＧ／ＹＩＧ基板（グラノプト社製）を準備し、凝集物を含まないＡＰ（Alumina polishing）懸濁液（粒子径：５０ｎｍ）を用いてこれを研磨した後、空気雰囲気下で１０００℃で９０分間加熱した。その後、アルゴンをスパッタリングガスとしてスパッタリングを行い、０．６Å／ｓの成膜速度でＹＩＧの上にＰｔ（白金）層を形成した（厚み：２．０ｎｍ、２．５ｎｍ、１０ｎｍ）。その後、電子ビーム蒸着によって、Ｔｉ（５ｎｍ）／Ａｕ（１００ｎｍ）の電気パッドをサンプルの側面に形成した。
（２）イオンゲル作成
ＰＳ−ＰＭＭＡ−ＰＳポリマー（ポリマーソース社製）、ＤＥＭＥ−ＴＦＳＩイオン液体（関東化学社製）及びプロピオン酸エチル（ナカライテスク社製）を、重量比で９．３：０．７：２０の比率で混合してイオンゲルを作成した。
（３）測定
作成したサンプルを電子スピン共鳴装置（ＪＥＯＬ  ＪＥＳ−ＦＡ２００）の円筒（ＴＥ０１１）キャビティ内にセットした。印加するマイクロ波電力を１ｍＷ、マイクロ波周波数を９．１２ＧＨｚにセットした。室温においてゲート電圧を設定し、イオンゲル内で電気二重層が発達した後サンプルを２５０Ｋまで冷却し、Ｉ−Ｖ特性、ＦＭＲ及びＩＳＨＥ等の測定を行った。なお、液体窒素容器を補充する間を除いて、サンプルが入っているキャビティ内に窒素ガスを流し続けた。
（４）結果
測定結果の一部を図５に示す。図５は、ＩＳＨＥ（逆スピンホール効果）測定の結果を示しており、Ｐｔ層の厚みｄＰｔが異なる５つのサンプルについて、印加する電圧ＶＧを−２．０Ｖ〜＋２．０まで変化させた場合の、正規化したスピン−電荷変換電流ＩＩＳＨＥ／ＩＩＳＨＥｍａｘの変化を示している。図５から分かるように、Ｐｔ層の厚みが１０ｎｍのサンプルでは、印加する電圧ＶＧを変化させても、ＩＩＳＨＥ／ＩＩＳＨＥｍａｘは大きく変化しなかった。一方で、Ｐｔ層の厚みが２．５ｎｍ、２．０ｎｍのサンプルでは、印加する電圧ＶＧを変化させることにより、ＩＩＳＨＥ／ＩＩＳＨＥｍａｘを変化させられることを確認できた。特にＰｔ層の厚みが２．０ｎｍのサンプルでは、ゲート電圧ＶＧが−２．０ＶではＩＩＳＨＥ／ＩＩＳＨＥｍａｘが約１００％であるが、ゲート電圧ＶＧを＋２．０Ｖにすると、ＩＩＳＨＥ／ＩＩＳＨＥｍａｘが約２％程度に低下した。
以上から、Ｐｔ層の厚みが２．５ｎｍ、２．０ｎｍであるサンプルでは、ゲート電圧を印加することにより、Ｐｔ層の逆スピンホール効果の大きさを制御できること、すなわちスピン軌道相互作用を制御できることを確認できた。
【符号の説明】
【００５４】
１      ・・・スピントランジスタ（スピントロニクス素子）
１１    ・・・基板
１２    ・・・絶縁層
１３    ・・・ソース電極
１４    ・・・ドレイン電極
１５    ・・・チャネル部
１６    ・・・ゲート電極
２００・・・磁気抵抗メモリ（スピントロニクス素子）
２１  ・・・ビット線
２２  ・・・ソース線
２３  ・・・ワード線
２４  ・・・磁気トンネル接合素子
２４１・・・ピン層
２４２・・・トンネルバリア層
２４３・・・フリー層
２５  ・・・書換え状態切替え部
２５１・・・チャネル部
２５２・・・ゲート電極
【図１】
2020009802.tif 000003
【図２】
2020009802.tif 000004
【図３】
2020009802.tif 000005
【図４】
2020009802.tif 000006
【図５】
2020009802.tif 000007