(57)【要約】【課題】新たな部品追加によるコスト上昇を抑え、かつ低負荷時における効率の低下を軽減することが可能な電源装置を提供する。【解決手段】交流電圧を直流電圧に変換する交直変換部２と、交直変換部２から出力された直流電圧を昇圧または降圧して出力する電圧変換部３と、制御部４Ａと、を備える。電圧変換部３は、１次側回路７と、絶縁トランス８と、２次側回路９とを備え、１次側回路７は、４つのスイッチ素子をフルブリッジ接続したフルブリッジ回路を備える。制御部４Ａは、２次側回路９の出力が所定の目標値に一致するように、フルブリッジ回路に対して位相シフト制御を行うとともに、スイッチ素子のスイッチングがソフトスイッチングとなり、位相シフト制御の位相シフト量が所定範囲内に収まるように、交直変換部２の出力電圧を制御することを特徴とする。【選択図】図１
2020022299.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を直流電圧に変換する交直変換部と、
前記交直変換部から出力された前記直流電圧を昇圧または降圧して出力する電圧変換部と、
前記交直変換部および前記電圧変換部を制御する制御部と、
を備える電源装置であって、
前記電圧変換部は、絶縁トランスと、前記絶縁トランスの１次側に設けられた１次側回路と、前記絶縁トランスの２次側に設けられた２次側回路とを備え、
前記１次側回路は、４つのスイッチ素子をフルブリッジ接続したフルブリッジ回路を備え、
前記制御部は、
前記２次側回路の出力が所定の目標値に一致するように、前記フルブリッジ回路に対して位相シフト制御を行うとともに、
前記スイッチ素子のスイッチングがソフトスイッチングとなり、前記位相シフト制御の位相シフト量が所定範囲内に収まるように、前記交直変換部の出力電圧を制御する
ことを特徴とする電源装置。
【請求項２】
前記交直変換部は、ＰＦＣ回路を備え、
前記制御部は、
前記交直変換部の前記出力電圧が予め決められた電圧値になるように、前記ＰＦＣ回路に対してＰＷＭ制御を行う処理と、
前記位相シフト制御を行う処理と、
前記位相シフト量が前記所定範囲を下回っていれば前記交直変換部の前記出力電圧を低下させる一方、前記位相シフト量が前記所定範囲を上回っていれば前記交直変換部の前記出力電圧を上昇させる処理と、を行う
ことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記制御部は、記憶部を含み、
前記記憶部には、前記スイッチ素子のスイッチングがソフトスイッチングとなるような、前記１次側回路または前記２次側回路の出力電流と前記交直変換部の前記出力電圧との関係を示すデータが記憶されており、
前記制御部は、前記データを参照して前記交直変換部の前記出力電圧を制御する
ことを特徴とする請求項１に記載の電源装置。
【請求項４】
前記交直変換部は、ＰＦＣ回路を備え、
前記制御部は、
前記交直変換部の前記出力電圧が予め決められた電圧値になるように、前記ＰＦＣ回路に対してＰＷＭ制御を行う処理と、
前記位相シフト制御を行う処理と、
前記１次側回路または前記２次側回路の前記出力電流値を検出する処理と、
検出した前記出力電流値および前記データから前記交直変換部の前記出力電圧の制御目標値を決定する処理と、
前記交直変換部の前記出力電圧が前記制御目標値に一致するように前記ＰＷＭ制御を行う処理と、を行う
ことを特徴とする請求項３に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関する。
【背景技術】
【０００２】
従来から知られている電源装置として、大電力の交流／直流変換が必要とされる用途に広く用いられているＡＣ／ＤＣ（交流／直流）コンバータが存在する。ＡＣ／ＤＣコンバータは、交流電圧の力率を改善して整流を行うＰＦＣ（力率改善）回路と、絶縁トランスを含む絶縁型フルブリッジＤＣ／ＤＣ（直流／直流）コンバータと、これらを制御する制御部と、を備える。絶縁型フルブリッジＤＣ／ＤＣコンバータは、絶縁トランスの１次側にフルブリッジ回路を備える。
【０００３】
ＡＣ／ＤＣコンバータは、前段のＰＦＣ回路が、力率を改善しつつ交流電圧を一定の直流電圧に電圧変換し、後段の絶縁型フルブリッジＤＣ／ＤＣコンバータが、入力された直流電圧を昇圧または降圧して負荷に供給する。
【０００４】
制御部は、絶縁型フルブリッジＤＣ／ＤＣコンバータのフルブリッジ回路に対して位相シフト制御を行うことにより、フルブリッジ回路を構成する半導体スイッチのソフトスイッチングを実現する。なお、このソフトスイッチングは、共振コンデンサ（半導体スイッチに含まれる寄生容量を含む）と共振インダクタ（絶縁トランスに含まれる漏れインダクタンスを含む）の共振を利用したゼロ電圧スイッチング（ＺＶＳ）またはゼロ電流スイッチング（ＺＣＳ）である。このソフトスイッチングを実現することで、スイッチング時のスイッチング損失を低減することができる。
【０００５】
しかしながら、低負荷時においては、フルブリッジ回路の位相シフト量は小さくなり定常損失の影響が相対的に大きくなることに加え、共振コンデンサと共振インダクタの最適な共振条件からはずれる。このため、従来のＡＣ／ＤＣコンバータは、低負荷時においてハードスイッチングとなり、スイッチング損失が増大して効率が低下してしまうという問題がある。
【０００６】
なお、特許文献１および特許文献２では、位相シフトのデッドタイムを負荷により調整することで最適な共振パラメータ値からのずれに対応することが提案されているが、低負荷時において完全なゼロ電圧スイッチングを実現することは困難であり、またデッドタイムを小さくし過ぎると、同一レグ内での半導体スイッチの同時オンによる貫通短絡が発生するという問題がある。
【０００７】
特許文献３では、本願発明者らにより共振コイルに低負荷時と高負荷時とでインダクタンス値が異なるコイルを使用することが提案されているが、所望のインダクタンス特性を持つコイルが必要になるという問題がある。
【０００８】
また、特許文献４では、低負荷時に補助共振インダクタに切り換えることが提案されているが、部品増加によるコスト増に加え、還流電流による損失増加の問題がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第５８６６６１４号公報
【特許文献２】特開２０１０−１７２１４６号公報
【特許文献３】特開２０１８−１４８５２号公報
【特許文献４】特開平９−１１７１５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、新たな部品追加によるコスト上昇を抑え、かつ低負荷時における効率の低下を軽減することが可能な電源装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明に係る電源装置は、
交流電圧を直流電圧に変換する交直変換部と、
前記交直変換部から出力された前記直流電圧を昇圧または降圧して出力する電圧変換部と、
前記交直変換部および前記電圧変換部を制御する制御部と、
を備える電源装置であって、
前記電圧変換部は、絶縁トランスと、前記絶縁トランスの１次側に設けられた１次側回路と、前記絶縁トランスの２次側に設けられた２次側回路とを備え、
前記１次側回路は、４つのスイッチ素子をフルブリッジ接続したフルブリッジ回路を備え、
前記制御部は、
前記２次側回路の出力が所定の目標値に一致するように、前記フルブリッジ回路に対して位相シフト制御を行うとともに、
前記スイッチ素子のスイッチングがソフトスイッチングとなり、前記位相シフト制御の位相シフト量が所定範囲内に収まるように、前記交直変換部の出力電圧を制御することを特徴とする。
【００１２】
この構成では、低負荷時に前段の交直変換部の出力電圧を低下させ、後段の電圧変換部のフルブリッジ回路の位相シフト量を所定範囲内で制御することにより、ソフトスイッチングを継続できる。したがって、この構成によれば、新たな部品追加によるコスト上昇を抑え、かつ低負荷時における効率の低下を軽減することができる。
【００１３】
上記電源装置において、
前記交直変換部は、ＰＦＣ回路を備え、
前記制御部は、
前記交直変換部の前記出力電圧が予め決められた電圧値になるように、前記ＰＦＣ回路に対してＰＷＭ制御を行う処理と、
前記位相シフト制御を行う処理と、
前記位相シフト量が前記所定範囲を下回っていれば前記交直変換部の前記出力電圧を低下させる一方、前記位相シフト量が前記所定範囲を上回っていれば前記交直変換部の前記出力電圧を上昇させる処理と、を行うよう構成できる。
【００１４】
上記電源装置において、
前記制御部は、記憶部を含み、
前記記憶部には、前記スイッチ素子のスイッチングがソフトスイッチングとなるような、前記１次側回路または前記２次側回路の出力電流と前記交直変換部の前記出力電圧との関係を示すデータが記憶されており、
前記制御部は、前記データを参照して前記交直変換部の前記出力電圧を制御するよう構成できる。
【００１５】
上記電源装置において、
前記交直変換部は、ＰＦＣ回路を備え、
前記制御部は、
前記交直変換部の前記出力電圧が予め決められた電圧値になるように、前記ＰＦＣ回路に対してＰＷＭ制御を行う処理と、
前記位相シフト制御を行う処理と、
前記１次側回路または前記２次側回路の前記出力電流値を検出する処理と、
検出した前記出力電流値および前記データから前記交直変換部の前記出力電圧の制御目標値を決定する処理と、
前記交直変換部の前記出力電圧が前記制御目標値に一致するように前記ＰＷＭ制御を行う処理と、を行うよう構成できる。
【発明の効果】
【００１６】
本発明によれば、新たな部品追加によるコスト上昇を抑え、かつ低負荷時における効率の低下を軽減することが可能な電源装置を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】第１実施形態に係る電源装置のブロック図である。
【図２】第１実施形態に係る電源装置のコンバータ回路の回路図である。
【図３】第１実施形態に係る電源装置のスイッチ素子の制御信号の波形図である。
【図４】第１実施形態に係る電源装置の電流経路を示す図であって、（Ａ）は図３の状態２−３における電流経路、（Ｂ）は図３の状態３−１における電流経路、（Ｃ）は図３の状態３−２における電流経路を示す図である。
【図５】第１実施形態に係るコンバータ回路の導通角と入力電圧との関係を示す図である。
【図６】第１実施形態に係るコンバータ回路の効率と導通角との関係を示す図である。
【図７】第２実施形態に係る電源装置のブロック図である。
【発明を実施するための形態】
【００１８】
以下、添付図面を参照して、本発明に係る電源装置の実施形態について説明する。
【００１９】
［第１実施形態］
図１に、本発明の第１実施形態に係る電源装置１Ａを示す。電源装置１Ａは、本発明の「交直変換部」に相当するＰＦＣ回路２と、本発明の「電圧変換部」に相当するコンバータ回路３と、制御部４Ａと、入力端子Ｔ１，Ｔ２と、中間端子Ｔ３，Ｔ４と、出力端子Ｔ５，Ｔ６とを備える。入力端子Ｔ１，Ｔ２には交流電源が接続され、出力端子Ｔ５，Ｔ６には直流負荷が接続される。
【００２０】
電源装置１Ａは、第１電圧検出部５と、第２電圧検出部６と、第１電流検出部（図示略）と、第２電流検出部（図示略）とを備える。第１電流検出部は、中間端子Ｔ３または中間端子Ｔ４に設けられ、第２電流検出部は、出力端子Ｔ５または出力端子Ｔ６に設けられる。これら４つの検出部の検出結果は、制御部４Ａに送られる。
【００２１】
ＰＦＣ回路２は、少なくとも１つのスイッチ素子を有し、交流電源から入力された交流電圧の力率を改善しつつ、当該交流電圧を直流電圧に変換して出力する。ＰＦＣ回路２の出力は、中間端子Ｔ３，Ｔ４を経由してコンバータ回路３に入力される。ＰＦＣ回路２には、昇圧チョッパ方式またはブリッジレス方式等の回路方式が適用できる。また、ＰＦＣ回路２のスイッチ素子には、ＩＧＢＴ、ＭＯＳＦＥＴ等の電力用半導体素子が適用できる。
【００２２】
コンバータ回路３は、１次側回路７と、絶縁トランス８と、２次側回路９とを備える。コンバータ回路３は、１次側回路７でＰＦＣ回路２の出力電圧をスイッチングし、絶縁トランス８で昇圧または降圧し、２次側回路９で整流を行う。
【００２３】
図２に示すように、１次側回路７は、コンデンサＣ２１と、４つのスイッチ素子Ｑ１〜Ｑ４をフルブリッジ接続したフルブリッジ回路と、インダクタンスＬ２１とを備える。スイッチ素子Ｑ１，Ｑ２はフルブリッジ回路の第１レグを構成し、スイッチ素子Ｑ３，Ｑ４はフルブリッジ回路の第２レグを構成する。スイッチ素子Ｑ１〜Ｑ４には、ＩＧＢＴ、ＭＯＳＦＥＴ等の電力用半導体素子が適用できる。
【００２４】
各スイッチ素子Ｑ１〜Ｑ４に並列に接続されているダイオードＤ１〜Ｄ４は寄生ダイオードまたは外付けダイオードであり、コンデンサＣ１〜Ｃ４は寄生コンデンサまたは外付け共振コンデンサである。フルブリッジ回路は、スイッチ素子Ｑ１〜Ｑ４の駆動回路を含むが、図２では省略している。インダクタンスＬ２１は、絶縁トランス８の漏洩インダクタンスまたは外付け共振インダクタンスである。
【００２５】
２次側回路９は、ダイオードＤ５，Ｄ６による整流回路と、後段のチョークコイルＬ２２およびコンデンサＣ２２によるＬＣフィルターとを備える。なお、ダイオードＤ５，Ｄ６による整流回路に代えて、２個のスイッチ素子によるプッシュプル回路、４個のダイオードによるブリッジ回路、または４個のスイッチ素子による同期整流回路を設けてもよい。
【００２６】
再び図１を参照して、制御部４Ａは、マイクロコンピュータ、ＤＳＰ（デジタルシグナルプロセッサ）、ＦＰＧＡ（フィールドプログラマブルロジックアレイ）等のデジタルプロセッサ、メモリ、センサ等のデジタル制御回路、オペアンプ、センサ等のアナログ制御回路、またはその組み合わせで構成される。制御部４Ａは、下記の第１処理〜第４処理を行う。
【００２７】
第１処理として、制御部４Ａは、ＰＦＣ回路２の出力電圧を検出しながら、ＰＦＣ回路２の出力電圧が予め決められた電圧値になるように、ＰＦＣ回路２のスイッチ素子をＰＷＭ（パルス幅変調）制御する。
【００２８】
第２処理として、制御部４Ａは、２次側回路９の出力電圧および出力電流を検出しながら、２次側回路９の出力電圧が所定の目標値に一致するように（定電圧制御の場合）、１次側回路７のフルブリッジ回路に対して位相シフト制御を行う。なお、本実施形態では、定電圧制御としているが、定電流制御または定電力制御でもよい。
【００２９】
第３処理として、制御部４Ａは、フルブリッジ回路の位相シフト量を検出し、位相シフト量が所定範囲を下回っていればＰＦＣ回路２の出力電圧を低下させる一方、位相シフト量が所定範囲を上回っていればＰＦＣ回路２の出力電圧を上昇させる。例えば、低負荷時に前段のＰＦＣ回路２の出力電圧を低下させ、後段のフルブリッジ回路の位相シフト量を所定範囲内で制御することで、スイッチ素子Ｑ１〜Ｑ４のソフトスイッチングを継続することができる。
【００３０】
第４処理として、制御部４Ａは、ＰＦＣ回路２の出力電圧が所定の許容出力電圧範囲を下回っていれば、ＰＦＣ回路２の出力電圧を許容出力電圧範囲の下限値まで上昇させる一方、ＰＦＣ回路２の出力電圧が所定の許容出力電圧範囲を上回っていれば、ＰＦＣ回路２の出力電圧を許容出力電圧範囲の上限値まで低下させる。以降、制御部４Ａは、第２処理〜第４処理を繰り返す。
【００３１】
続いて、１次側回路７のフルブリッジ回路に対する位相シフト制御について詳しく説明する。
【００３２】
図３に、スイッチ素子Ｑ１〜Ｑ４の駆動回路に送られる制御信号の波形図を示す。スイッチ素子Ｑ１〜Ｑ４は、各信号のＨｉ状態でオンし、Ｌｏ状態でオフする。既に知られているように位相シフト制御では、スイッチ素子Ｑ１，Ｑ２を互い違いにオン／オフさせ、同様にスイッチ素子Ｑ３，Ｑ４を互い違いにオン／オフさせ、スイッチ素子Ｑ１，Ｑ２のグループとスイッチ素子Ｑ３，Ｑ４のグループの位相差を変化させる。
【００３３】
スイッチ素子Ｑ１，Ｑ２は状態２−１，２−２でオン状態とオフ状態とが入れ替わり、スイッチ素子Ｑ３，Ｑ４はそこから遅れて状態３−１〜３−３でオン状態とオフ状態とが入れ替わる。すなわち、第１レグを構成するスイッチ素子Ｑ１，Ｑ２が進みレグ、第２レグを構成するスイッチ素子Ｑ３，Ｑ４が遅れレグとなっている。
【００３４】
各制御信号の周期は一定でデューティ５０％である。正確には、第１レグを構成するスイッチ素子Ｑ１，Ｑ２の短絡防止のため、スイッチ素子Ｑ１のターンオン（ターンオフ）とスイッチ素子Ｑ２のターンオフ（ターンオン）とが同時に行われないようにデッドタイムが設けられている。同様に、第２レグを構成するスイッチ素子Ｑ３，Ｑ４の短絡防止のため、スイッチ素子Ｑ３のターンオン（ターンオフ）とスイッチ素子Ｑ４のターンオフ（ターンオン）とが同時に行われないようにデッドタイムが設けられている。
【００３５】
スイッチ素子Ｑ４のオンからスイッチ素子Ｑ１のオフまでの期間ＦＳ１と、スイッチ素子Ｑ３のオンからスイッチ素子Ｑ２のオフまでの期間ＦＳ２とが位相シフト量となっている。なお、スイッチ素子Ｑ１のオンからスイッチ素子Ｑ４のオフまでの期間と、スイッチ素子Ｑ２のオンからスイッチ素子Ｑ３のオフまでの期間とが位相シフト量となるように制御してもよい。
【００３６】
状態１−４および状態３−４はともに１次側から２次側への電力伝送状態であるが、状態１−４は１次側回路７のインダクタンスＬ２１に左から右に電流が流れる状態、状態３−４はインダクタンスＬ２１に右から左に電流が流れる状態である。状態２−３、状態４−３はインダクタンスＬ２１のエネルギーで循環電流が流れる状態（還流状態）である。図４（Ａ）に、状態２−３の電流経路を示す。
【００３７】
状態１−１〜１−３は、スイッチ素子Ｑ４のターンオンのデッドタイムに発生する状態である。状態１−１では、スイッチ素子Ｑ３がターンオフしてコンデンサＣ３が充電されるとともに、コンデンサＣ４が放電する。コンデンサＣ３，Ｃ４の充放電が完了すると状態１−２に移行する。状態１−２では、インダクタンスＬ２１のエネルギーで電流が流れ、スイッチ素子Ｑ４がターンオンすると状態１−３に移行する。状態１−３で、インダクタンスＬ２１のエネルギー放出が完了し、電流の向きが反転すると状態１−４に移行する。
【００３８】
状態２−１，２−２は、スイッチ素子Ｑ２のターンオンのデッドタイムに発生する状態である。状態２−１では、スイッチ素子Ｑ１がターンオフしてコンデンサＣ１が充電されるとともに、コンデンサＣ２が放電する。コンデンサＣ１，Ｃ２の充放電が完了すると状態２−２に移行する。状態２−２では、インダクタンスＬ２１のエネルギーで電流が流れ、スイッチ素子Ｑ２がターンオンすると状態２−３に移行する。
【００３９】
状態３−１〜３−３は、スイッチ素子Ｑ３のターンオンのデッドタイムに発生する状態である。状態３−１では、スイッチ素子Ｑ４がターンオフしてコンデンサＣ４が充電されるとともに、コンデンサＣ３が放電する（図４（Ｂ）参照）。コンデンサＣ４，Ｃ３の充放電が完了すると状態３−２に移行する。状態３−２では、インダクタンスＬ２１のエネルギーで電流が流れ（図４（Ｃ）参照）、スイッチ素子Ｑ３がターンオンすると状態３−３に移行する。状態３−３で、インダクタンスＬ２１のエネルギー放出が完了し、電流の向きが反転すると状態３−４に移行する。
【００４０】
状態４−１，４−２は、スイッチ素子Ｑ１のターンオンのデッドタイムに発生する状態である。状態４−１では、スイッチ素子Ｑ２がターンオフしてコンデンサＣ２が充電されるとともに、コンデンサＣ１が放電する。コンデンサＣ２，Ｃ１の充放電が完了すると状態４−２に移行する。状態４−２では、インダクタンスＬ２１のエネルギーで電流が流れ、スイッチ素子Ｑ１がターンオンすると状態４−３に移行する。
【００４１】
続いて、遅れレグを構成するスイッチ素子Ｑ３，Ｑ４のソフトスイッチングの原理について説明する。
【００４２】
上記のとおり、図４（Ａ）に示す状態２−３（還流状態）からスイッチ素子Ｑ４がターンオフして図４（Ｂ）に示す状態３−１となり、コンデンサＣ４が充電され、コンデンサＣ３が放電する。コンデンサＣ４，Ｃ３の充放電が完了すると図４（Ｃ）に示す状態３−２となる。状態３−２では、ダイオードＤ３が導通しているのでスイッチ素子Ｑ３の電圧はほぼ０Ｖである。この状態でスイッチ素子Ｑ３がターンオンすると、スイッチ素子Ｑ３のスイッチングはゼロ電圧スイッチング（ＺＶＳ）すなわちソフトスイッチングとなる。
【００４３】
したがって、状態３−１でコンデンサＣ４，Ｃ３の充放電が完了することが、スイッチ素子Ｑ３のソフトスイッチングが成立するための条件となる（式（１））。同様に、状態１−１でコンデンサＣ３，Ｃ４の充放電が完了することが、スイッチ素子Ｑ４のソフトスイッチングが成立するための条件となる（式（１））。ただし、コンデンサＣ１〜Ｃ４の充放電時間がスイッチ素子Ｑ１〜Ｑ４のターンオフ時間に比べ、十分長いようにコンデンサＣ１〜Ｃ４の容量を選択しているものとする。
【数１】
2020022299.tif 000003
ここで、Ｉ１は状態２−３終了時のインダクタンスＬ２１に流れる電流、Ｖ１は中間端子Ｔ３，Ｔ４に入力される入力電圧である。
【００４４】
すなわち、インダクタンスＬ２１に蓄積されるエネルギーがコンデンサＣ４，Ｃ３の充放電が完了する程大きくないと、ソフトスイッチングが成立しなくなる。この問題に対応するためにインダクタンスＬ２１を大きくすると、高負荷時に状態２−３，４−３で流れる循環電流による損失が無視できなくなる。一方、位相シフト量の最大値は最大定格に合わせて設計される。入力電圧Ｖ１が一定の場合、最大定格時にインダクタンスＬ２１に流れる電流Ｉ１は最大となり、そのため負荷が軽くなるに従い、位相シフト量は小さくなり、インダクタンスＬ２１に流れる電流Ｉ１は小さくなる。このため、低負荷時においては、遅れレグのスイッチ素子Ｑ３，Ｑ４のソフトスイッチングが行われない状態が発生する。
【００４５】
続いて、電源装置１Ａが低負荷時においてもスイッチ素子Ｑ３，Ｑ４のソフトスイッチングが可能な理由について説明する。
【００４６】
図５は、１次側回路７の電流値をパラメータとした、入力電圧Ｖ１と導通角の関係を示した図である。ここでは、位相シフト量１００％を導通角１８０°とする。なお、導通角は位相シフト量と比例関係を有するので、入力電圧Ｖ１と導通角の関係は入力電圧Ｖ１と位相シフト量の関係と同じになる。
【００４７】
入力電圧Ｖ１が３８０Ｖで一定の場合、電流値が６０Ａ，４０Ａ，２０Ａと変化すると、導通角は１１９°，１１２°，１０９°と減少する。しかし、ここで入力電圧Ｖ１を３８０Ｖ，３６０Ｖ，３４５Ｖと変化させれば、それぞれ導通角を一定の１１９°としたまま、電流値を６０Ａ，４０Ａ，２０Ａと減少させることができる。
【００４８】
すなわち、低負荷時に式（１）の左辺の電流値Ｉ１が減少しても、右辺の電圧値Ｖ１を減少させれば、式（１）のソフトスイッチングの条件を満足させることができる。例えば、入力電圧が３８０Ｖで一定の場合、インダクタンスＬ２１に流れる電流Ｉ１が２０Ａでソフトスイッチングの条件を満たさない場合でも、入力電圧Ｖ１を３４５Ｖに下げることで、上記の式（１）を満足し、スイッチ素子Ｑ３，Ｑ４のソフトスイッチングを継続することが可能となる。
【００４９】
本実施形態では、制御部４Ａは、フルブリッジ回路の位相シフト量（導通角に相当）を検出し、低負荷時に位相シフト量が所定範囲（例えば、導通角１１５°〜１３０°）を下回っていれば、ＰＦＣ回路２の出力電圧（入力電圧Ｖ１に相当）を低下させる。したがって、本実施形態に係る電源装置１Ａによれば、低負荷時においてスイッチ素子Ｑ３，Ｑ４のソフトスイッチングを継続することが可能となる。
【００５０】
図６は、１次側回路７の電流値をパラメータとした、導通角とコンバータ回路３の効率との関係を示した図である。
【００５１】
図５に示したように入力電圧を３８０Ｖで一定制御した場合は、電流値が６０Ａ，４０Ａ，２０Ａと変化すると、導通角は１１９°，１１２°，１０９°と減少する。その場合の効率は、図６に示したとおり、６０Ａで８４．３％、４０Ａで８７．７％、２０Ａで８７．０％となる。一方で、導通角を一定の１１９°とすると、４０Ａで８７．９％、２０Ａで８８．６％となり、２０Ａで１．６％効率を改善できる。
【００５２】
これは、電源装置１Ａでは、低負荷時におけるスイッチ素子Ｑ３，Ｑ４のソフトスイッチングが可能となり、スイッチング損失が改善したためである。ここでは、２０Ａでの例を示したが、さらに電流が低下すると入力電圧一定制御の場合はさらに効率が低下するため、導通角を一定の範囲で制御することで低負荷時にさらなる効率の改善が見込める。
【００５３】
一般的な昇圧チョッパ方式またはブリッジレス方式等のＰＦＣ回路２において、低負荷時にＰＦＣ回路２の電圧を低下させても、ＰＦＣ回路２の損失は入力電流の自乗項と比例項の和になる。このため、入力電圧が一定なら、出力電力が変わらなければ入力電流が変化しないので、ＰＦＣ回路２の損失は変化しない。したがって、ＰＦＣ回路２の効率も、入力電圧が一定で、出力電力が変わらなければ変化しない。また、ＰＦＣ回路２のＰＷＭがゼロでない限り、力率は０．９９に維持されるため、出力電圧の低下による力率への影響はほとんどない。このため、ＰＦＣ回路２の出力電圧を制御し、低負荷時にＰＦＣ回路２の出力電圧を低下させてコンバータ回路３の効率を改善すると、電源装置１Ａの全体の効率を改善することが可能となる。
【００５４】
上記の説明では、１次側回路７のインダクタンスＬ２１に流れる電流Ｉ１に着目したが、２次側回路９を流れる電流にあわせてＰＦＣ回路２の出力電圧を調整してもよい。どちらの場合も前段のＰＦＣ回路２の出力電圧を調整することで、後段のコンバータ回路３の低負荷時における効率低下を、部品追加によるコスト増加を招くことなく改善することができる。
【００５５】
従来、位相シフトのパラメータを決定する際に、定格負荷に対してどの程度の負荷率でソフトスイッチングを有効にするかを決定する必要があった。低負荷時の効率低下を軽減するためには低負荷率でソフトスイッチングが働くようにパラメータを選定すれば良いが、そうすると定格負荷時に効率が最大にならず、スイッチ素子のオン抵抗や、インダクタンスによる導通損のために定格負荷時の効率が低減するという問題があった。しかしながら、本実施形態に係る電源装置１Ａによれば、定格負荷時に効率を最大にしつつ、低負荷時の効率低下を改善することが可能となる。
【００５６】
［第２実施形態］
図７に、本発明の第２実施形態に係る電源装置１Ｂを示す。電源装置１Ｂは、記憶部１０を含む制御部４Ｂを備えていること以外、第１実施形態と共通する。制御部４Ｂは、例えば、第１実施形態の制御部４Ａに記憶部１０を追加したものである。
【００５７】
記憶部１０には、スイッチ素子Ｑ１〜Ｑ４のスイッチングがソフトスイッチングとなるような、１次側回路７または２次側回路９の出力電流とＰＦＣ回路２の出力電圧との関係を示すデータが記憶されている。例えば、１次側回路７または２次側回路９の各出力電流値に対するＰＦＣ回路２の出力電圧値を示したデータでもよいし、１次側回路７または２次側回路９の出力電流とＰＦＣ回路２の出力電圧との関係を近似した式に関するデータでもよい。
【００５８】
制御部４Ｂは、下記の第５処理〜第９処理を行う。
【００５９】
第５処理として、制御部４Ｂは、ＰＦＣ回路２の出力電圧を検出しながら、ＰＦＣ回路２の出力電圧が予め決められた電圧値になるように、ＰＦＣ回路２のスイッチ素子をＰＷＭ制御する。第５処理は、第１実施形態の第１処理と共通する。
【００６０】
第６処理として、制御部４Ｂは、２次側回路９の出力電圧および出力電流を検出しながら、２次側回路９の出力電圧が所定の目標値に一致するように（定電圧制御の場合）、１次側回路７のフルブリッジ回路に対して位相シフト制御を行う。第６処理は、第１実施形態の第２処理と共通する。なお、本実施形態では、定電圧制御としているが、定電流制御または定電力制御でもよい。
【００６１】
第７処理として、制御部４Ｂは、１次側回路７または２次側回路９の出力電流値を検出する。
【００６２】
第８処理として、制御部４Ｂは、第７処理で取得した１次側回路７または２次側回路９の出力電流値と、記憶部１０に記憶された上記のデータから、ＰＦＣ回路２の出力電圧の制御目標値を決定する。すなわち、本実施形態では、フルブリッジ回路の位相シフト量を制御量として検出する必要がない。
【００６３】
第９処理として、制御部４Ｂは、ＰＦＣ回路２の出力電圧が第８処理で決定した制御目標値に一致するように、ＰＦＣ回路２に対してＰＷＭ制御を行う。以降、制御部４Ｂは、第６処理〜第９処理を繰り返す。
【００６４】
本実施形態に係る電源装置１Ｂでは、第１実施形態と同様に、低負荷時においてスイッチ素子Ｑ３，Ｑ４のソフトスイッチングを継続することが可能となる。したがって、本実施形態に係る電源装置１Ｂによれば、新たな部品追加によるコスト上昇を抑え、かつ低負荷時における効率の低下を軽減することが可能となる。
【００６５】
以上、本発明に係る電源装置の実施形態について説明したが、本発明は上記各実施形態に限定されるものではない。
【００６６】
例えば、本発明の制御部は、２次側回路９の出力が所定の目標値に一致するように、１次側回路７のフルブリッジ回路に対して位相シフト制御を行うとともに、フルブリッジ回路のスイッチ素子のスイッチングがソフトスイッチングとなり、位相シフト制御の位相シフト量（導通角）が所定範囲内に収まるように、ＰＦＣ回路２の出力電圧を制御するのであれば、適宜構成を変更できる。
【符号の説明】
【００６７】
１Ａ，１Ｂ    電源装置
２    ＰＦＣ回路（交直変換部）
３    コンバータ回路（電圧変換部）
４Ａ，４Ｂ    制御部
５    第１電圧検出部
６    第２電圧検出部
７    １次側回路
８    絶縁トランス
９    ２次側回路
１０    記憶部
【図１】
2020022299.tif 000004
【図２】
2020022299.tif 000005
【図３】
2020022299.tif 000006
【図４】
2020022299.tif 000007
【図５】
2020022299.tif 000008
【図６】
2020022299.tif 000009
【図７】
2020022299.tif 000010