(57)【要約】【課題】ハードウェアに依存しない制御を行う第１制御手段とハードウェアに依存する制御を行う第２制御手段とがそれぞれが有するインターフェースによって互いに接続されている情報処理装置において、インターフェース同士の不整合が発生した場合に情報処理装置の機能を完全に停止させる場合と比較して、情報処理装置の機能を利用できるようにする。【解決手段】インターフェース２６の第１ピン定義とインターフェース３６の第２ピン定義との間に不整合がある場合、第１ピン定義と第２ピン定義とが互いに整合するように第１ピン定義又は第２ピン定義を変更することで、システム制御部１２が有する機能とデバイス制御部１４が有する機能とが互いに整合させられる。【選択図】図１
2020046950.tif 000002
【特許請求の範囲】
【請求項１】
第１インターフェースを有し、ハードウェアに依存しない制御を行う第１制御手段と、
前記第１インターフェースに接続される第２インターフェースを有し、通信路を介して前記第１制御手段に接続され、前記ハードウェアに依存する制御を行う第２制御手段と、
前記第１インターフェースの第１ピン定義と前記第２インターフェースの第２ピン定義との間に不整合がある場合、前記第１ピン定義と前記第２ピン定義とが互いに整合するように前記第１ピン定義又は前記第２ピン定義を変更することで、前記第１制御手段が有する機能と前記第２制御手段が有する機能とを互いに整合させる整合手段と、
を有することを特徴とする情報処理装置。
【請求項２】
前記整合手段は、前記第１ピン定義と前記第２ピン定義との間に不整合がある場合、前記第１ピン定義又は前記第２ピン定義を変更することで、機能の整合として、前記第１制御手段又は前記第２制御手段のいずれか一方の制御手段に新たに追加された機能であって不整合のピン定義に対応する機能を制限する、
ことを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記第１ピン定義は、少なくとも前記第１インターフェースのピンに接続された第１レジスタの内容によって定められ、
前記第２ピン定義は、少なくとも前記第２インターフェースのピンに接続された第２レジスタの内容によって定められ、
前記一方の制御手段において前記新たに追加された機能が割り当てられたレジスタに対応するレジスタが、他方の制御手段に実装されていない場合、前記整合手段は、前記新たに追加された機能を制限する、
ことを特徴とする請求項２に記載の情報処理装置。
【請求項４】
前記整合手段は、前記第１ピン定義と前記第２ピン定義との間に不整合がある場合、前記第１ピン定義又は前記第２ピン定義を変更することで、機能の整合として、前記第１制御手段又は前記第２制御手段のいずれか一方の制御手段に新たに追加された機能であって不整合のピン定義に対応する機能を他方の制御手段に追加する、
ことを特徴とする請求項１に記載の情報処理装置。
【請求項５】
前記第１ピン定義は、少なくとも前記第１インターフェースのピンに接続された第１レジスタの内容によって定められ、
前記第２ピン定義は、少なくとも前記第２インターフェースのピンに接続された第２レジスタの内容によって定められ、
前記一方の制御手段において前記新たに追加された機能が割り当てられたレジスタに対応するレジスタが、他方の制御手段に実装されている場合、前記整合手段は、前記新たな機能を前記他方の制御手段に追加する、
ことを特徴とする請求項４に記載の情報処理装置。
【請求項６】
前記整合手段は、前記新たな機能を実行するための制御情報を前記一方の制御手段から前記他方の制御手段へ送る、
ことを特徴とする請求項５に記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置に関する。
【背景技術】
【０００２】
画像形成装置等の情報処理装置においては、当該情報処理装置に含まれるハードウェアに依存しない汎用性の高い第１制御手段と、当該情報処理装置に含まれるハードウェアに依存する専用性の高い第２制御手段とを設けて、制御手段の役割を第１制御手段と第２制御手段とに分ける場合がある。例えば、第１制御手段と第２制御手段は、それぞれが有するユーザインターフェースによって互いに接続される。
【０００３】
特許文献１には、複数のデバイスが組み合わされて構成されているシステムや装置において、各デバイスのバージョンの間に整合がない場合、システムや装置の稼動を禁止する方法が記載されている。
【０００４】
特許文献２には、外部機器がインターフェースに接続された場合において、外部機器の機器識別情報に対応したデバイスドライバを有し、インターフェースが制御可能である場合、汎用デバイスドライバをインターフェースに接続された外部機器のデバイスドライバに割り当てる装置が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２８７９９３号公報
【特許文献２】特開２０１４−１２００５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、第１制御手段又は第２制御手段のいずれか一方の制御手段のバージョンが変更されたり、いずれか一方の制御手段に新たな機能が追加されたりした場合等に、当該一方の制御手段が有するインターフェースの仕様が変更されことがある。この場合、インターフェースの仕様が変更された当該一方の制御手段と他方の制御手段との間でインターフェースの不整合が発生し、その不整合に起因して、第１制御手段と第２制御手段とを含む情報処理装置が機能しないという事態が生じ得る。
【０００７】
本発明の目的は、ハードウェアに依存しない制御を行う第１制御手段とハードウェアに依存する制御を行う第２制御手段とがそれぞれが有するインターフェースによって互いに接続されている情報処理装置において、インターフェース同士の不整合が発生した場合に情報処理装置の機能を完全に停止させる場合と比較して、情報処理装置の機能を利用できるようにすることにある。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明は、第１インターフェースを有し、ハードウェアに依存しない制御を行う第１制御手段と、前記第１インターフェースに接続される第２インターフェースを有し、通信路を介して前記第１制御手段に接続され、前記ハードウェアに依存する制御を行う第２制御手段と、前記第１インターフェースの第１ピン定義と前記第２インターフェースの第２ピン定義との間に不整合がある場合、前記第１ピン定義と前記第２ピン定義とが互いに整合するように前記第１ピン定義又は前記第２ピン定義を変更することで、前記第１制御手段が有する機能と前記第２制御手段が有する機能とを互いに整合させる整合手段と、を有することを特徴とする情報処理装置である。
【０００９】
請求項２に記載の発明は、前記整合手段は、前記第１ピン定義と前記第２ピン定義との間に不整合がある場合、前記第１ピン定義又は前記第２ピン定義を変更することで、機能の整合として、前記第１制御手段又は前記第２制御手段のいずれか一方の制御手段に新たに追加された機能であって不整合のピン定義に対応する機能を制限する、ことを特徴とする請求項１に記載の情報処理装置である。
【００１０】
請求項３に記載の発明は、前記第１ピン定義は、少なくとも前記第１インターフェースのピンに接続された第１レジスタの内容によって定められ、前記第２ピン定義は、少なくとも前記第２インターフェースのピンに接続された第２レジスタの内容によって定められ、前記一方の制御手段において前記新たに追加された機能が割り当てられたレジスタに対応するレジスタが、他方の制御手段に実装されていない場合、前記整合手段は、前記新たに追加された機能を制限する、ことを特徴とする請求項２に記載の情報処理装置である。
【００１１】
請求項４に記載の発明は、前記整合手段は、前記第１ピン定義と前記第２ピン定義との間に不整合がある場合、前記第１ピン定義又は前記第２ピン定義を変更することで、機能の整合として、前記第１制御手段又は前記第２制御手段のいずれか一方の制御手段に新たに追加された機能であって不整合のピン定義に対応する機能を他方の制御手段に追加する、ことを特徴とする請求項１に記載の情報処理装置である。
【００１２】
請求項５に記載の発明は、前記第１ピン定義は、少なくとも前記第１インターフェースのピンに接続された第１レジスタの内容によって定められ、前記第２ピン定義は、少なくとも前記第２インターフェースのピンに接続された第２レジスタの内容によって定められ、前記一方の制御手段において前記新たに追加された機能が割り当てられたレジスタに対応するレジスタが、他方の制御手段に実装されている場合、前記整合手段は、前記新たな機能を前記他方の制御手段に追加する、ことを特徴とする請求項４に記載の情報処理装置である。
【００１３】
請求項６に記載の発明は、前記整合手段は、前記新たな機能を実行するための制御情報を前記一方の制御手段から前記他方の制御手段へ送る、ことを特徴とする請求項５に記載の情報処理装置である。
【発明の効果】
【００１４】
請求項１に記載の発明によれば、ハードウェアに依存しない制御を行う第１制御手段とハードウェアに依存する制御を行う第２制御手段とがそれぞれが有するインターフェースによって互いに接続されている情報処理装置において、インターフェース同士の不整合が発生した場合に情報処理装置の機能を停止させる場合と比較して、情報処理装置の機能を利用できる。
【００１５】
請求項２，３に記載の発明によれば、制限された機能を利用することができる。
【００１６】
請求項４，５，６に記載の発明によれば、新たな機能を利用することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に係る画像形成装置を示すブロック図である。
【図２】システム制御部及びデバイス制御部のそれぞれのＩＤテーブルを示す図である。
【図３】ピン用のレジスタの設定内容を示す図である。
【図４】機能整合処理に関するフローチャートを示す図である。
【図５】具体例１を示す図である。
【図６】具体例２を示す図である。
【図７】具体例３を示す図である。
【図８】具体例４を示す図である。
【発明を実施するための形態】
【００１８】
図１を参照して、本実施形態に係る情報処理装置の一例としての画像形成装置について説明する。図１は、本実施形態に係る画像形成装置の一例を示す。なお、本実施形態に係る情報処理装置は画像形成装置１０に限定されるものではなく、例えば、情報機器、映像機器、音響機器及びその他の機器等のように機器全般が、情報処理装置として用いられてもよい。以下では、情報処理装置の一例として画像形成装置１０を例に挙げて説明する。
【００１９】
画像形成装置１０は画像形成機能を有する装置である。具体的には、画像形成装置１０は、スキャン機能（画像読取機能）、プリント機能（印刷機能）、コピー機能（複写機能）及びファクシミリ機能の中の少なくとも１つの機能を有する装置である。以下、画像形成装置１０の構成について詳しく説明する。
【００２０】
画像形成装置１０は、機能を有する１又は複数のハードウェアと、システム制御部１２と、デバイス制御部１４とを含む。システム制御部１２は第１制御手段の一例に相当し、デバイス制御部１４は第２制御手段の一例に相当する。
【００２１】
システム制御部１２とデバイス制御部１４は、例えばバス（例えばＰＣＩ  Ｅｘｐｒｅｓｓ等の高速バス）等の通信路によって互いに接続されており、各種の情報を互いに送受信する。例えば、処理の実行命令を示すコマンド情報、互いのステータスを示すステータス情報、センサ等の検知結果を示す情報等が、システム制御部１２とデバイス制御部１４との間で送受信されてもよい。なお、互いに送受信される情報のフォーマットは、予め定められた複数のフォーマットから選択されたフォーマットであってもよい。また、システム制御部１２とデバイス制御部１４は専用線で接続されて、互いに同期するための情報等を送受信してもよい。
【００２２】
情報処理装置の一例としての画像形成装置１０は、ハードウェアの一例として、ＵＩ部１６、通信部１８、画像読取装置２０、印刷装置２２及びファン２４等を含む。
【００２３】
ＵＩ部１６はユーザインターフェースであり、表示部と操作部とを含む。表示部は、例えば液晶ディスプレイやＥＬディスプレイ等の表示装置である。操作部は、例えばキーボード等の入力装置である。ＵＩ部１６は、表示部と操作部とを兼ね備えたユーザインターフェース（例えばタッチパネルや操作パネル等）であってもよい。
【００２４】
通信部１８は通信インターフェースであり、通信経路を介して、他の装置に情報を送信する機能、及び、他の装置から送信された情報を受信する機能を有する。通信は、無線通信であってもよいし、有線通信であってもよい。
【００２５】
画像読取装置２０は例えばスキャナであり、原稿を読み取ることで、当該原稿が表された画像データを生成する装置である。
【００２６】
印刷装置２２は例えばプリンタであり、画像データや文書データ等を受けて、画像や文書等を用紙等の記録媒体上に形成する装置である。
【００２７】
ファン２４は、画像形成装置１０内を冷却するための装置である。
【００２８】
その他、画像形成装置１０には、ハードディスクやメモリ等の記憶装置等が設けられてもよい。記憶装置には、例えば、各種のデータ（スキャンによって生成された画像データや、印刷される画像データ等）や各種のプログラム等が記憶される。もちろん、これら以外のハードウェアが画像形成装置１０に含まれてもよい。
【００２９】
システム制御部１２は、インターフェース２６と、プログラマブルロジックデバイス（動的再構成可能回路）の一例としてのＣＰＬＤ（Complex Programmable Logic Device）２８と、コンフィグレーションメモリ３０と、プロセッサの一例としてのＣＰＵ（Central Processing Unit）３２と、記憶部３４とを含む。
【００３０】
インターフェース２６は、システム制御部１２とデバイス制御部１４とを物理的に接続するための部材である。インターフェース２６は、複数のピンを有する。後述するように、デバイス制御部１４にも、複数のピンを有するインターフェース３６が設けられており、インターフェース２６とインターフェース３６とが互いに接続されることで、システム制御部１２とデバイス制御部１４とが物理的に接続される。インターフェース２６，３６は、パラレル接続用のインターフェースであってもよいし、シリアル接続用のインターフェースであってもよい。なお、インターフェース２６は第１インターフェースの一例に相当する。
【００３１】
コンフィグレーションメモリ３０には、ＣＰＬＤ２８上で実現される回路の情報元としてのプログラムファイル（コンフィグレーションデータ）が格納される。コンフィグレーションメモリ３０に格納されるプログラムファイルに応じて、ＣＰＬＤ２８によって実現される回路が動的に変更される。なお、プログラムファイル（コンフィグレーションデータ）が、機能を実現するための制御情報（制御プログラム）の一例に相当する。ある機能を実現するためのプログラムファイルがコンフィグレーションメモリ３０に格納されると、ＣＰＬＤ２８上にて、当該機能を実現するための回路が構築される。
【００３２】
ＣＰＵ３２は、例えば制御部として機能し、システム制御部１２の動作を制御するように構成されている。
【００３３】
記憶部３４は、レジスタやメモリやハードディスクドライブ等によって構成される記憶領域である。本実施形態では、インターフェース２６に用いられるピン用のレジスタが設けられている。ピン用のレジスタは、インターフェース２６を構成する各ピンに接続されており、各ピンの設定内容としての各ピンの実装状態（例えば実装の有無や使用の有無等）を示す情報を格納する。また、記憶部３４には、システム制御部１２のＩＤ等を示すＩＤテーブル（属性情報）が格納されている。
【００３４】
システム制御部１２は、画像形成装置１０に含まれる各ハードウェアに依存しない処理を行う機能、つまり、各ハードウェアの種別、各ハードウェアの個体差、製品間の差等に依存しない共通部分の制御を行う機能を有する。例えば、システム制御部１２は、ハードウェアとしてのＵＩ部１６における表示や入力、通信部１８による通信、画像データや機器情報の処理、画像処理、ユーザ認証処理、メモリの管理（例えばＳＤカードの読み取り等）、等を行う。上記の機能は、例えばＣＰＬＤ２８によって実現される。
【００３５】
例えば、システム制御部１２は、処理の実行命令を示すコマンド情報（例えば、プリントジョブやコピージョブ等のジョブ）をデバイス制御部１４に送る。その実行命令は、ハードウェアに依存しない形式を有する実行命令であり、例えば、ユーザが理解可能な言語で記述された命令である。そのコマンド情報は、デバイス制御部１４内に格納される。
【００３６】
デバイス制御部１４は、インターフェース３６と、プログラマブルロジックデバイス（動的再構成可能回路）の一例としてのＣＰＬＤ３８と、コンフィグレーションメモリ４０と、プロセッサの一例としてのＣＰＵ４２と、記憶部４４とを含む。
【００３７】
インターフェース３６は、システム制御部１２とデバイス制御部１４とを物理的に接続するための部材である。インターフェース３６は、複数のピンを有する。上述したように、インターフェース２６とインターフェース３６とが互いに接続されることで、システム制御部１２とデバイス制御部１４とが物理的に接続される。なお、インターフェース３６は第２インターフェースの一例に相当する。
【００３８】
コンフィグレーションメモリ４０には、ＣＰＬＤ３８上で実現される回路の情報元としてのプログラムファイル（コンフィグレーションデータ）が格納される。コンフィグレーションメモリ４０に格納されるプログラムファイルに応じて、ＣＰＬＤ３８によって実現される回路が動的に変更される。ある機能を実現するためのプログラムファイルがコンフィグレーションメモリ４０に格納されると、ＣＰＬＤ３８上にて、当該機能を実現するための回路が構築される。
【００３９】
ＣＰＵ４２は、例えば制御部として機能し、デバイス制御部１４の動作を制御するように構成されている。
【００４０】
記憶部４４は、レジスタやメモリやハードディスクドライブ等によって構成される記憶領域である。本実施形態では、インターフェース３６に用いられるピン用のレジスタが設けられている。ピン用のレジスタは、インターフェース３６を構成する各ピンに接続されており、各ピンの設定内容としての各ピンの実装状態（例えば実装の有無や使用の有無等）を示す情報を格納する。また、記憶部４４には、デバイス制御部１４のＩＤ等を示すＩＤテーブル（属性情報）が格納されている。
【００４１】
デバイス制御部１４は、画像形成装置１０に含まれる各ハードウェアに依存する処理を行う機能、つまり、各ハードウェアに固有の部分を制御する機能を有する。例えば、デバイス制御部１４は、画像読取装置２０の制御、印刷装置２２の制御、ファン２４の制御、ステープラ等の後処理装置の制御、その他、各種センサ等によって得られる情報に基づくモータ、ヒータ、ランプ等の制御、等を行う。上記の機能は、例えばＣＰＬＤ３８によって実現される。
【００４２】
例えば、デバイス制御部１４は、システム制御部１２から送られてきたコマンド情報が示す実行命令によって指定された処理を実行する。例えば、当該実行命令によってコピーの実行が指定されている場合、デバイス制御部１４は、コマンド情報によって指示されたコピーの条件（例えば、解像度、用紙サイズ、部数等）に従って画像読取装置２０及び印刷装置２２を制御することで、画像読取装置２０及び印刷装置２２にコピーを実行させる。
【００４３】
本実施形態では、インターフェース２６のピン定義（以下、「第１ピン定義」と称する）とインターフェース３６のピン定義（以下、「第２ピン定義」と称する）との間に不整合がある場合、第１ピン定義と第２ピン定義とが互いに整合するように、第１ピン定義又は第２ピン定義が変更され、システム制御部１２が有する機能とデバイス制御部１４が有する機能とが互いに整合させられる。ピン定義の変更及び機能の整合は、システム制御部１２のＣＰＵ３２やＣＰＬＤ２８によって行われてもよいし、デバイス制御部１４のＣＰＵ４２やＣＰＬＤ３８によって行われてもよい。
【００４４】
インターフェース２６，３６の接続の方式がパラレルである場合、ピン定義は、ハードウェアとしてのピン（物理的なピン）とピン用のレジスタの設定内容との組み合わせによって定められる。接続の方式がパラレルである場合、例えば、インターフェース２６，３６の間における物理的なピン構成の不整合や、レジスタの設定内容の不整合に起因して、ピン定義の不整合が生じる。
【００４５】
接続の方式がシリアルである場合、ピン定義は、レジスタの設定内容によって定められる。例えば、インターフェース２６，３６の間におけるレジスタの設定内容の不整合に起因して、ピン定義の不整合が生じる。
【００４６】
以上のように、インターフェース２６，３６の間で少なくともレジスタの設定内容が異なれば、ピン定義の不整合が生じる。
【００４７】
例えば、ピン用のレジスタの設定内容を変更することで、ピン定義が変更される。また、システム制御部１２やデバイス制御部１４に新機能が追加されたり、機能が制限されたりすることで、システム制御部１２が有する機能とデバイス制御部１４が有する機能とが互いに整合させられる。
【００４８】
例えば、システム制御部１２又はデバイス制御部１４のいずれか一方の制御部に新機能が追加された場合、他方の制御部にも当該新機能を追加することで、両制御部の機能が互い整合させられる。他方の制御部への新機能の追加が不可能な場合、一方の制御部に追加された新機能を制限することで、両制御部の機能が互いに整合させられる。
【００４９】
なお、システム制御部１２の役割とデバイス制御部１４の役割とが互いに異なることから、システム制御部１２とデバイス制御部１４との間に開発サイクルの差が生じることが考えられる。その差に対応するために、制御装置をシステム制御部１２とデバイス制御部１４とに分けて、それぞれの制御部に役割を割り当てることが考えられる。
【００５０】
以下、本実施形態に係る画像形成装置１０について更に詳しく説明する。
【００５１】
図２を参照して、システム制御部１２及びデバイス制御部１４のそれぞれのＩＤテーブルについて説明する。図２は、各ＩＤテーブルを示す。システム制御部１２のＩＤテーブルにおいては、例えば、システム制御部の世代（バージョン）を示す情報と、システム制御部１２のアーキテクチャを示す情報と、システム制御部１２を識別するためのＩＤと、インターフェース２６に含まれるピンの追加又は削除を示す情報と、当該ピンを用いて実現される機能を示す情報とが互いに対応付けられている。デバイス制御部１４のＩＤテーブルには、例えば、デバイス制御部１４を識別するためのＩＤが含まれる。その他、各ＩＤテーブルには、ＣＰＬＤの名称等が含まれてもよい。テーブル中において、機能と当該機能に対応するデバイス制御部１４のＩＤとが、互いに線によって接続されている。ＩＤテーブルを参照することで、制御部同士で対応する機能を特定することができる。
【００５２】
以下、図３を参照して、ピン用のレジスタの設定内容について説明する。図３は、システム制御部１２及びデバイス制御部１４のそれぞれのレジスタの設定内容を示す。レジスタ４６は、システム制御部１２のレジスタであり、レジスタ４８は、デバイス制御部１４のレジスタである。レジスタ４６には、インターフェース２６を構成する各ピンの設定内容を示す情報が格納されている。レジスタ４８には、インターフェース３６を構成する各ピンの設定内容を示す情報が格納されている。例えば、「Ｕ」（Ｕｓｅｄ）は、ピンが使用中であることを意味しており、「Ｕ」を示す情報が格納されているレジスタに対応するピンは使用中である。「Ｒ」（Ｒｅｓｅｒｖｅ）は、ピンが未使用であることを意味しており、「Ｒ」を示す情報が格納されているレジスタに対応するピンは未使用中である。これらの情報は、レジスタ４６，４８に予め格納されている。
【００５３】
使用中の概念には、物理的なピンがインターフェースに実装されていることが含まれる。また、未使用中の概念には、物理的なピンがインターフェースに実装されているが使用されていないことや、物理的なピンがインターフェースに実装されていないこと等が含まれる。レジスタ４６，４８中の同じ格納領域には、互いに接続されるピンの設定内容を示す情報が格納される。
【００５４】
レジスタ４６の設定内容とレジスタ４８の設定内容とを比較することで、インターフェース２６，３６の間において、設定内容の差異（各ピンの有無の差等）が検出される。テーブル５０は、その差異を示すテーブルである。「０」は、レジスタの設定内容に差がないことを示している。「１」、「２」、・・・等は、レジスタの設定内容に差があることを示している。例えば、システム制御部１２において使用中のピン（「Ｕ」）に対応する（接続する）デバイス制御部１４のピンは、未使用（「Ｒ」）になっている。このように、システム制御部１２のピン用のレジスタとデバイス制御部１４のピン用のレジスタとを比較することで、インターフェース２６，３６の間で互いに対応するピンが使用中であるのか未使用であるのかが特定される。レジスタの比較処理は、システム制御部１２のＣＰＵ３２によって行われてもよいし、デバイス制御部１４のＣＰＵ４２によって行われてもよい。
【００５５】
以下、図４を参照して機能整合処理について説明する。図４は、機能整合処理に関するフローチャートを示す。なお、インターフェース２６，３６の接続方式としてパラレル方式が用いられるものとする。
【００５６】
まず、システム制御部１２のＣＰＵ３２は、システム制御部１２のピン用のレジスタの設定内容と、デバイス制御部１４のピン用のレジスタの設定内容とを比較することで、インターフェース２６，３６のそれぞれのピン定義が互いに同一か否かを判断する（ステップＳ０１）。なお、デバイス制御部１４のＣＰＵ４２が、この判断を行ってもよい。
【００５７】
両方のピン定義が互いに同一である場合（ステップＳ０１，Ｙｅｓ）、処理は終了する。
【００５８】
両方のピン定義が互いに同一ではない場合（ステップＳ０１，Ｎｏ）、処理はステップＳ０２に移行する。例えば、システム制御部１２が、新機能を有する別のシステム制御部１２に交換された場合に、当該システム制御部１２のインターフェース２６のピン構成（ピン定義）が変更され、それによって、両方のピン定義が互いに同一にならない事態が生じ得る。デバイス制御部１４が別のデバイス制御部１４に交換された場合も、同様の事態が生じ得る。以下の説明では、システム制御部１２が、新機能を有する別のシステム制御部１２に交換されたものとする。
【００５９】
システム制御部１２のＣＰＵ３２は、デバイス制御部１４のピン用のレジスタの設定内容を確認し、上記の新機能に対応するピン及びレジスタがデバイス制御部１４に実装されているか否かを確認する（ステップＳ０２）。
【００６０】
上記のピン及びレジスタがデバイス制御部１４に実装されている場合（ステップＳ０２，Ｙｅｓ）、システム制御部１２のＣＰＵ３２は、上記の新機能をデバイス制御部１４に追加する（ステップＳ０３）。具体的には、当該新機能を実現するためのプログラムファイルが、システム制御部１２のコンフィグレーションメモリ３０に格納されているため、ＣＰＵ３２は、当該プログラムファイルをデバイス制御部１４のコンフィグレーションメモリ４０に格納する。これにより、デバイス制御部１４のＣＰＬＤ３８上では、当該新機能を実現するための回路が構築される。なお、デバイス制御部１４のＣＰＵ４２が、当該プログラムファイルをシステム制御部１２のコンフィグレーションメモリ３０から取得してコンフィグレーションメモリ４０に格納してもよい。
【００６１】
上記のピン及びレジスタがデバイス制御部１４に実装されていない場合（ステップＳ０２，Ｎｏ）、システム制御部１２のＣＰＵ３２は、インターフェース２６，３６のピン定義に基づいて、上記の新機能を制限して使用可能か否かを判断する（ステップＳ０４）。
【００６２】
当該新機能を制限して使用可能な場合（ステップＳ０４，Ｙｅｓ）、ＣＰＵ３２は、当該新機能を制限する（ステップＳ０５）。
【００６３】
当該新機能を制限して使用不可能な場合（ステップＳ０４，Ｎｏ）、ＣＰＵ３２は、当該新機能の使用を不可能に設定する（ステップＳ０６）。
【００６４】
以上のように、インターフェース２６，３６のそれぞれのピン定義に応じた処理が実行される。
【００６５】
以下、具体例を挙げて機能整合処理について詳しく説明する。以下の具体例１〜４では、インターフェース２６，３６の接続方式としてパラレル方式が用いられるものとする。
【００６６】
（具体例１）
図５を参照して具体例１について説明する。図５は、レジスタの設定内容及びピンの構成等を示す。具体例１では、システム制御部１２が、新機能を有する新たなシステム制御部１２に交換されており、デバイス制御部１４は交換されていない。つまり、新型のシステム制御部１２と旧型のデバイス制御部１４とが互いに接続されている。
【００６７】
インターフェース２６は、複数のピンを含むピン群５２を含む。インターフェース３６は、複数のピンを含むピン群５４を含む。ピン群５２とピン群５４とが接続されることで、新型のシステム制御部１２と旧型のデバイス制御部１４とが物理的に接続される（パラレル接続）。
【００６８】
新型のシステム制御部１２のインターフェース２６においては、元々存在していたピンが取り除かれている。例えば、旧型のピン群５４に含まれるピン５４ａに対応する（接続する）ピンが、新型のシステム制御部１２のインターフェース２６から取り除かれている（図中の×印）。なお、ピン５４ａは、例えば、イーサネット（登録商標）の電源制御信号の送受に用いられるピンである。
【００６９】
この場合、システム制御部１２のピン用のレジスタ４６において、取り除かれたピンに対応する格納領域５６に、当該ピンが未使用であることを示す「Ｒ」を示す情報が予め格納されている。例えば、新型のシステム制御部１２の製造過程において、当該情報がレジスタ４６に格納される。以下の説明においても同様である。
【００７０】
また、レジスタ４６，４８において、「Ｕ」を示す情報は、当該「Ｕ」を示す情報が格納されている格納領域に対応する物理的なピンが、インターフェースに実装されていることを意味する。
【００７１】
ピン５４ａはインターフェース３６に実装されているため、レジスタ４８において、ピン５４ａに対応する格納領域５８に、ピン５４ａが使用中であることを示す「Ｕ」を示す情報が予め格納されている。
【００７２】
上記のように、インターフェース２６からピン５４ａに対応するピンが取り除かれているため、その部分にて、インターフェース２６，３６の間にピン定義に不整合は生じている。この場合、新機能の追加、新機能の制限、又は、新機能の使用不可のいずれかの処理が行われる。
【００７３】
（具体例２）
図６を参照して具体例２について説明する。図６は、レジスタの設定内容及びピンの構成等を示す。具体例２では、システム制御部１２が、新機能を有する新たなシステム制御部１２に交換されており、デバイス制御部１４は交換されていない。つまり、新型のシステム制御部１２と旧型のデバイス制御部１４とが互いに接続されている。
【００７４】
新型のシステム制御部１２のインターフェース２６には、ピン５２ａが新たに追加されている。なお、ピン５２ａは、例えば、ファン２４の憶測回転制御用信号の送受や、ＬＥＤの明滅制御信号の送受に用いられるピンである。
【００７５】
この場合、システム制御部１２のピン用のレジスタ４６において、新たに追加されたピン５２ａに対応する格納領域５６に、当該ピンが使用中であることを示す「Ｕ」を示す情報が予め格納されている。
【００７６】
一方、インターフェース３６には、ピン５２ａに対応する（接続する）ピンが実装されていないため、レジスタ４８において、当該ピンに対応する格納領域５８に、当該ピンが未使用であることを示す「Ｒ」を示す情報が予め格納されている。
【００７７】
上記のように、インターフェース２６にピン５２ａが新たに追加されているため、その部分にて、インターフェース２６，３６の間にピン定義に不整合が生じている。この場合、新機能の追加、新機能の制限、又は、新機能の使用不可のいずれかの処理が実行される。
【００７８】
（具体例３）
図７を参照して具体例３について説明する。図７は、レジスタの設定内容及びピンの構成等を示す。具体例３では、デバイス制御部１４が、新機能を有する新たなデバイス制御部１４に交換されており、システム制御部１２は交換されていない。つまり、旧型のシステム制御部１２と新型のデバイス制御部１４とが互いに接続されている。
【００７９】
新型のデバイス制御部１４のインターフェース３６においては、元々存在していたピンが取り除かれている。例えば、旧型のピン群５２に含まれるピン５２ａに対応する（接続する）ピンが、新型のデバイス制御部１４のインターフェース３６から取り除かれている（図中の×印）。なお、ピン５２ａは、デバイス制御部１４からシステム制御部１２への割り込み信号の送受に用いられるピンである。
【００８０】
この場合、デバイス制御部１４のピン用のレジスタ４８において、取り除かれたピンに対応する格納領域５８に、当該ピンが未使用であることを示す「Ｒ」を示す情報が予め格納されている。
【００８１】
ピン５２ａはインターフェース３６に実装されているため、レジスタ４６において、ピン５２ａに対応する格納領域５６に、ピン５２ａが使用中であることを示す「Ｕ」を示す情報が予め格納されている。
【００８２】
上記のように、インターフェース３６からピン５２ａに対応するピンが取り除かれているため、その部分にて、インターフェース２６，３６の間にピン定義に不整合は生じている。この場合、新機能の追加、新機能の制限、又は、新機能の使用不可のいずれかの処理が行われる。
【００８３】
（具体例４）
図８を参照して具体例４について説明する。図８は、レジスタの設定内容及びピンの構成等を示す。具体例４では、デバイス制御部１４が、新機能を有する新たなデバイス制御部１４に交換されており、システム制御部１２は交換されていない。つまり、旧型のシステム制御部１２と新型のデバイス制御部１４とが互いに接続されている。
【００８４】
新型のデバイス制御部１４のインターフェース３６には、ピン５４ａが新たに追加されている。なお、ピン５４ａは、ページメモリの制御信号の送受や、ページメモリのリセット制御信号の送受や、ファン２４の高速又は低速回転制御用信号の送受に用いられるピンである。
【００８５】
この場合、デバイス制御部１４のピン用のレジスタ４８において、新たに追加されたピン５４ａに対応する格納領域５８に、当該ピンが使用中であることを示す「Ｕ」を示す情報が予め格納されている。
【００８６】
一方、インターフェース２６には、ピン５４ａに対応する（接続する）ピンが実装されていないため、レジスタ４６において、当該ピンに対応する格納領域５６に、当該ピンが未使用であることを示す「Ｒ」を示す情報が予め格納されている。
【００８７】
上記のように、インターフェース３６にピン５４ａが新たに追加されているため、その部分にて、インターフェース２６，３６の間にピン定義に不整合が生じている。この場合、新機能の追加、新機能の制限、又は、新機能の使用不可のいずれかの処理が実行される。
【００８８】
以下、デバイス制御部１４が、新機能を有するデバイス制御部１４に交換された場合の処理について詳しく説明する。新機能として、例えば、静音性の向上に関する機能、電力低減機能、又は、視認性の向上に関する機能が追加された場合について説明する。
【００８９】
（静音性の向上に関する機能）
例えば、新型のデバイス制御部１４には、ファン２４を高速又は低速で回転させる新機能が追加されており、旧型のデバイス制御部１４が、新型のデバイス制御部１４に交換されたものとする。当該新機能を実現するためのプログラムファイルは、デバイス制御部１４のコンフィグレーションメモリ４０に格納されている。これにより、デバイス制御部１４のＣＰＬＤ３８上では、当該新機能を実現するための回路が構築される。一方、旧型のシステム制御部１２は交換されていない。このような状況は、上記の具体例４に相当する。
【００９０】
また、デバイス制御部１４のインターフェース３６におけるピン５４ａが、当該新機能に関する制御信号の送受に用いられるピンとして定義されている。
【００９１】
この場合において、デバイス制御部１４のインターフェース３６におけるピン５４ａに対応する（接続する）ピンが、旧型のシステム制御部１２のインターフェース２６に実装されており、かつ、当該ピンに対応するレジスタが旧型のシステム制御部１２に実装されている場合、旧型のシステム制御部１２へ当該新機能が追加される。なお、具体例４では、そのようなピンがインターフェース２６に実装されていないが、ここでは、当該ピンがインターフェース２６に実装されているものとする。例えば、電気的な検出方法によってピンの実装の有無が検知されてもよい。
【００９２】
具体的には、旧型のシステム制御部１２のＣＰＵ３２は、当該新機能を実現するためのプログラムファイルをデバイス制御部１４のコンフィグレーションメモリ４０から取得し、当該プログラムファイルをシステム制御部１２のコンフィグレーションメモリ３０に格納する。こうすることで、システム制御部１２のＣＰＬＤ２８上では、当該新機能を実現するための回路が構築される。これにより、当該新機能が画像形成装置１０によって実行可能となる。また、ＣＰＵ３２は、ピン５４ａに対応する（接続する）ピンに対応するレジスタ（例えば格納領域５６）に、使用中であることを示す「Ｕ」を示す情報を格納する。こうすることで、インターフェース２６の第１ピン定義とインターフェース３６の第２ピン定義とが互いに整合する。なお、ＣＰＵ３２が整合手段の一例として動作する。
【００９３】
ファン２４の制御はデバイス制御部１４によって行われるが、その制御の実行の指示自体は、システム制御部１２からデバイス制御部１４に送られる。システム制御部１２が、高速又は低速回転制御の実行指示をデバイス制御部１４に与えることができるように、システム制御部１２にも当該新機能が追加される。システム制御部１２に当該新機能が追加されることで、システム制御部１２は、当該新機能の実行指示をデバイス制御部１４に与え、デバイス制御部１４は、当該実行指示に従ってファン２４を高速又は低速で回転させることができる。また、ファン２４の制御の他にも、処理の実行指示等がシステム制御部１２からデバイス制御部１４に与えられる場合がある。当該処理を実行するための新機能を有するデバイス制御部１４が画像形成装置１０に設けられた場合、ファン２４の制御に関するプログラムファイルと同様に、当該新機能を実現するためのプログラムファイルが、デバイス制御部１４からシステム制御部１２に送られてコンフィグレーションメモリ３０に格納される。こうすることで、当該新機能が画像形成装置１０によって実行可能となる。例えば、ネットワーク経由の印刷指示は、システム制御部１２からデバイス制御部１４に与えられる。そのため、ネットワーク経由の印刷に関する新機能がデバイス制御部１４に追加された場合、画像形成装置１０にて当該新機能を実行するためには、当該新機能を実現するためのプログラムファイルをシステム制御部１２に格納して、ＣＰＬＤ２８上で、当該新機能を実現するための回路を構築する必要がある。
【００９４】
デバイス制御部１４のインターフェース３６におけるピン５４ａに対応するピンが、旧型のシステム制御部１２のインターフェース２６に実装されていない場合や、当該ピンに対応するレジスタが旧型のシステム制御部１２に実装されていない場合、新型のデバイス制御部１４に追加された新機能が制限される。例えば、ＣＰＵ３２は、当該新機能を実現するためのプログラムファイルをデバイス制御部１４から取得しない。また、ＣＰＵ３２は、ピン５４ａに対応するレジスタ（格納領域５８）に、未使用中であることを示す「Ｒ」を示す情報を格納する。こうすることで、インターフェース２６の第１ピン定義とインターフェース３６の第２ピン定義とが互いに整合する。なお、ＣＰＵ３２が整合手段の一例として動作する。
【００９５】
新機能を実現するためのプログラムファイルがシステム制御部１２のコンフィグレーションメモリ３０に格納されないため、ＣＰＬＤ２８上では、当該新機能を実現するための回路は構築されない。この場合、システム制御部１２は、ファン２４を制御するための信号として、ファン２４のオン又はオフを指示する制御信号をデバイス制御部１４に送る。これにより、画像形成装置１０では、ファン２４の動作として、ファン２４の高速又は低速の回転が実現されず、ファン２４のオン又はオフのみが実現される。
【００９６】
（電力低減機能）
例えば、新型のデバイス制御部１４には、ページメモリをセルフリフレッシュさせる新機能が追加されており、旧型のデバイス制御部１４が、新型のデバイス制御部１４に交換されたものとする。当該新機能を実現するためのプログラムファイルは、デバイス制御部１４のコンフィグレーションメモリ４０に格納されている。これにより、デバイス制御部１４のＣＰＬＤ３８上では、当該新機能を実現するための回路が構築される。一方、旧型のシステム制御部１２は交換されていない。このような状況は、上記の具体例４に相当する。
【００９７】
また、デバイス制御部１４のインターフェース３６におけるピン５４ａが、当該新機能に関する制御信号の送受に用いられるピンとして定義されている。
【００９８】
この場合において、デバイス制御部１４のインターフェース３６におけるピン５４ａに対応する（接続する）ピンが、旧型のシステム制御部１２のインターフェース２６に実装されており、かつ、当該ピンに対応するレジスタが旧型のシステム制御部１２に実装されている場合、旧型のシステム制御部１２へ当該新機能が追加される。なお、具体例４では、そのようなピンがインターフェース２６に実装されていないが、ここでは、当該ピンがインターフェース２６に実装されているものとする。
【００９９】
ファン２４の新機能の追加と同様に、新機能を実現するためのプログラムファイルがデバイス制御部１４のコンフィグレーションメモリ４０からシステム制御部１２のコンフィグレーションメモリ３０に送られてコンフィグレーションメモリ３０に格納される。こうすることで、システム制御部１２のＣＰＬＤ２８上では、当該新機能を実現するための回路が構築される。これにより、当該新機能が画像形成装置１０によって実行可能となる。また、ＣＰＵ３２は、ピン５４ａに対応する（接続する）ピンに対応するレジスタ（例えば格納領域５６）に、使用中であることを示す「Ｕ」を示す情報を格納する。こうすることで、インターフェース２６の第１ピン定義とインターフェース３６の第２ピン定義とが互いに整合する。
【０１００】
デバイス制御部１４のインターフェース３６におけるピン５４ａに対応するピンが、旧型のシステム制御部１２のインターフェース２６に実装されていない場合や、当該ピンに対応するレジスタが旧型のシステム制御部１２に実装されていない場合、新型のデバイス制御部１４に追加された新機能が制限される。ＣＰＵ３２は、当該新機能を実現するためのプログラムファイルをデバイス制御部１４から取得せず、また、ピン５４ａに対応するレジスタ（格納領域５８）に、未使用中であることを示す「Ｒ」を示す情報を格納する。こうすることで、インターフェース２６の第１ピン定義とインターフェース３６の第２ピン定義とが互いに整合する。この場合、ページメモリのセルフリフレッシュは実行されない。
【０１０１】
（視認性の向上に関する機能）
例えば、新型のシステム制御部１２には、ＬＥＤの明滅を制御する新機能が追加されており、旧型のシステム制御部１２が、新型のシステム制御部１２に交換されたものとする。当該新機能を実現するためのプログラムファイルは、システム制御部１２のコンフィグレーションメモリ３０に格納されている。これにより、システム制御部１２のＣＰＬＤ２８上では、当該新機能を実現するための回路が構築される。一方、旧型のデバイス制御部１４は交換されていない。このような状況は、上記の具体例２に相当する。
【０１０２】
また、システム制御部１２のインターフェース２６におけるピン５２ａが、当該新機能に関する制御信号の送受に用いられるピンとして定義されている。
【０１０３】
この場合において、システム制御部１２のインターフェース２６におけるピン５２ａに対応する（接続する）ピンが、旧型のデバイス制御部１４のインターフェース３６に実装されており、かつ、当該ピンに対応するレジスタが旧型のデバイス制御部１４に実装されている場合、旧型のデバイス制御部１４へ当該新機能が追加される。なお、具体例２では、そのようなピンがインターフェース３６に実装されていないが、ここでは、当該ピンがインターフェース３６に実装されているものとする。
【０１０４】
具体的には、旧型のデバイス制御部１４のＣＰＵ４２は、当該新機能を実現するためのプログラムファイルをシステム制御部１２のコンフィグレーションメモリ３０から取得し、当該プログラムファイルをデバイス制御部１４のコンフィグレーションメモリ４０に格納する。こうすることで、デバイス制御部１４のＣＰＬＤ３８上では、当該新機能を実現するための回路が構築される。これにより、当該新機能が画像形成装置１０によって実行可能となる。また、ＣＰＵ４２は、ピン５２ａに対応する（接続する）ピンに対応するレジスタ（例えば格納領域５８）に、使用中であることを示す「Ｕ」を示す情報を格納する。こうすることで、インターフェース２６の第１ピン定義とインターフェース３６の第２ピン定義とが互いに整合する。なお、ＣＰＵ４２が整合手段の一例として動作する
【０１０５】
システム制御部１２のインターフェース２６におけるピン５２ａに対応するピンが、旧型のデバイス制御部１４のインターフェース３６に実装されていない場合や、当該ピンに対応するレジスタが旧型のデバイス制御部１４に実装されていない場合、新型のシステム制御部１２に追加された新機能が制限される。例えば、ＣＰＵ４２は、当該新機能を実現するためのプログラムファイルをシステム制御部１２から取得しない。また、ＣＰＵ４２は、ピン５２ａに対応するレジスタ（格納領域５６）に、未使用中であることを示す「Ｒ」を示す情報を格納する。こうすることで、インターフェース２６の第１ピン定義とインターフェース３６の第２ピン定義とが互いに整合する。なお、ＣＰＵ４２が整合手段の一例として動作する。
【０１０６】
新機能を実現するためのプログラムファイルがデバイス制御部１４のコンフィグレーションメモリ４０に格納されないため、ＣＰＬＤ３８上では、当該新機能を実現するための回路は構築されない。この場合、システム制御部１２は、ＬＥＤを制御するための信号として、ＬＥＤのオン又はオフを指示する制御信号をデバイス制御部１４に送る。これにより、画像形成装置１０では、ＬＥＤの動作として、ＬＥＤの明滅制御が実現されず、ＬＥＤのオン又はオフのみが実現される。
【０１０７】
本実施形態によれば、第１ピン定義と第２ピン定義との間に不整合がある場合に、それらが整合するように第１ピン定義又は第２ピン定義が変更される。また、一方の制御部から他方の制御部への新機能の追加や新機能の制限が行われる。こうすることで、インターフェース２６，３６同士の不整合が発生した場合に画像形成装置１０の機能を完全に停止させる場合と比較して、画像形成装置１０の機能を利用することができる。
【０１０８】
なお、インターフェース２６，３６の接続方式がシリアル方式の場合もパラレル方式と同様に、一方の制御部から他方の制御部へのプログラムファイルの供給、及び、レジスタの設定内容の変更によって、新機能の使用が可能となる。
【符号の説明】
【０１０９】
１０  画像形成装置、１２  システム制御部、１４  デバイス制御部、２６，３６  インターフェース、２８，３８  ＣＰＬＤ、３０，４０  コンフィグレーションメモリ。
【図１】
2020046950.tif 000003
【図２】
2020046950.tif 000004
【図３】
2020046950.tif 000005
【図４】
2020046950.tif 000006
【図５】
2020046950.tif 000007
【図６】
2020046950.tif 000008
【図７】
2020046950.tif 000009
【図８】
2020046950.tif 000010