(57)【要約】      （修正有）【課題】スイッチング素子を複数直列に接続した構成のスイッチング電源回路において、２つのコンデンサの接続点と高電圧側スイッチング素子のゲートを接続した際に生じるコンデンサの電圧不平衡を抑制する。【解決手段】スイッチング電源回路１は、直流電圧源Ｖｉｎの高電圧側と低電圧側の間に直列接続されたトランスＴｒと、第２、第１スイッチング素子Ｓ２、Ｓ１と、第１スイッチング素子Ｓ１のゲート端子に接続されたコントローラＣＴＲＬと、第２スイッチング素子Ｓ２のゲート−ソース間に接続されたツェナダイオードＺＤ１と、第２スイッチング素子Ｓ２のゲート端子に一方が接続されたゲートドライブ回路ＧＤと、ゲートドライブ回路ＧＤの他方の端子と直流電圧源Ｖｉｎの高電圧側との間に接続されたコンデンサＣ１と、を備える。コンデンサＣ１とゲートドライブ回路ＧＤの接続点から直流電圧源Ｖｉｎの低電圧側に向かって電流を流す電流経路Ｉ３を設ける。【選択図】図３
2020022313.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源と、
前記直流電圧源の高電圧側に1次巻き線の一方の端子が接続されたトランスと、
前記直流電圧源の低電圧側にソース端子が接続された第１スイッチング素子と、
前記第１スイッチング素子のゲート端子にゲート信号を出力するコントローラと、
前記第１スイッチング素子のドレイン端子にソース端子が接続され、前記トランスの１次巻き線の他方の端子にドレイン端子が接続された第２スイッチング素子と、
前記第２スイッチング素子のゲート端子にカソード端子が、前記第２スイッチング素子のソース端子にアノード端子が接続されたツェナダイオードと、
前記第２スイッチング素子のゲート端子に接続されたゲートドライブ回路と、
前記直流電圧源の高電圧側に一方の端子が接続された第１コンデンサを備え、
前記第１コンデンサの他方の端子と前記ゲートドライブ回路が接続されており、前記第１コンデンサの他方の端子と前記直流電圧源の低電圧側の間に電流が流れる電流経路を有することを特徴とするスイッチング電源回路。
【請求項２】
請求項１に記載のスイッチング電源回路であって、
前記第１スイッチング素子と前記第２スイッチング素子がいずれもオンしている期間に前記電流が流れる経路は、前記直流電圧源の高電圧側から前記第１コンデンサを経由し前記直流電圧源の低電圧側に向かって電流を流すことを特徴とするスイッチング電源回路。
【請求項３】
請求項１に記載のスイッチング電源回路であって、
前記第１コンデンサの他方の端子と前記直流電圧源の低電圧側の間に接続される電流経路は、スイッチング電源回路内部で消費される負荷であることを特徴とするスイッチング電源回路。
【請求項４】
請求項１に記載のスイッチング電源回路であって、
前記第１コンデンサの他方の端子と前記直流電圧源の低電圧側との間に接続される電流経路は、第１スイッチング素子のゲート端子に信号を送信するコントローラの電源であることを特徴とするスイッチング電源回路。
【請求項５】
請求項１から４の何れか1項に記載のスイッチング電源回路であって、
前記ゲートドライブ回路は、少なくとも抵抗、ダイオード、インダクタ、コンデンサの何れかひとつを含むことを特徴とするスイッチング電源回路。
【請求項６】
請求項１に記載のスイッチング電源回路であって、
前記第１コンデンサの他方の端子と前記直流電圧源の低電圧側の間に第２コンデンサが接続されることを特徴とするスイッチング電源回路。
【請求項７】
請求項６に記載のスイッチング電源回路であって、
前記第１コンデンサと前記第２コンデンサのそれぞれに並列に抵抗が接続されることを特徴とするスイッチング電源回路。
【請求項８】
請求項６または７に記載のスイッチング電源回路であって、
前記第１コンデンサの他方の端子と前記直流電圧源の低電圧側の間に接続される電流経路は、スイッチング電源回路内部で消費される負荷であることを特徴とするスイッチング電源回路。
【請求項９】
請求項６または７に記載のスイッチング電源回路であって、
前記第１コンデンサの他方の端子と前記直流電圧源の低電圧側の間に接続される電流経路は、第１スイッチング素子のゲート端子に信号を送信するコントローラの電源であることを特徴とするスイッチング電源回路。
【請求項１０】
請求項６から９の何れか1項に記載のスイッチング電源回路であって、前記ゲートドライブ回路は、少なくとも抵抗、ダイオード、インダクタ、コンデンサの何れかひとつを含むことを特徴とするスイッチング電源回路。
【請求項１１】
交流電圧源と、前記交流電圧源からの交流電圧を整流する整流回路と、前記整流回路で整流された直流電圧を交流電圧に変換するインバータ回路を備え、前記直流電圧の高電圧側と低電圧側の端子間に、請求項１から１０の何れか1項に記載のスイッチング電源回路が接続されることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧部から電圧仕様の異なる直流電圧を得るスイッチング電源回路を備えた電力変換装置に関するものである。
【背景技術】
【０００２】
従来、交流電圧を受電して直流電圧を得、更にこの直流電圧から電圧仕様の異なる直流電圧を得る絶縁電源回路としてフライバックコンバータ等の種々のスイッチング電源回路がある。これらのスイッチング電源回路は、直流電圧部から直流電力の供給を受けてトランスの一次側をＰＷＭ制御回路によりスイッチングし、電圧仕様の異なる直流電圧を出力するものである。この直流電圧部の電圧は、入力される交流電圧が高圧になるほど高くなり、その交流電圧に応じて３５０Ｖから１０００Ｖを超える電圧まで対応する必要がある。公知のスイッチング電源回路に用いられるスイッチング素子は、交流２００Ｖ受電の場合は数百Ｖ耐圧のＭＯＳＦＥＴであるのに対し、交流４００Ｖ受電の場合は１０００Ｖを超える耐圧を有するＭＯＳＦＥＴを備える必要があった。特に１０００Ｖを超える耐圧のスイッチング素子はコストが高く課題であった。
【０００３】
これらの課題を解決する手段として、複数の数百Ｖ耐圧のＭＯＳＦＥＴを直列に組み合わせる回路構成が特許文献１、特許文献２に記されている。これらの回路構成では１０００Ｖを超過する直流電圧を、複数の数百Ｖ耐圧のＭＯＳＦＥＴで分担することで各ＭＯＳＦＥＴの耐圧を超過しない範囲でスイッチングすることが可能であり、従来１０００Ｖを超える耐圧のスイッチング素子を用いていた場合に比べてスイッチング素子部のコストを低減できる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国公開公報ＵＳ２０１１／０２６１５９４Ａ１
【特許文献２】特開２００８−９２７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の図１には、直流電圧源と、直流電圧源の端子間に接続され直列に接続される２つのコンデンサと、トランスの２次側電圧をフィードバックしトランスの２次側電圧を所望の電圧に制御する第１スイッチング素子と、第１スイッチング素子に直列に接続され、第１スイッチング素子のスイッチングに同期するように回路を構成した第２スイッチング素子と、第２スイッチング素子と直流電圧源の高電圧側との間にトランスを備え、２つのコンデンサの中間点と、第２スイッチング素子のゲート端子が、抵抗とダイオードの並列体からなるゲートドライブ回路を介して接続されるスイッチング電源回路が開示されている。したがって、第１スイッチング素子に印加される電圧は、直流電圧源の低電圧側の電圧と２つのコンデンサの接続点の電圧の電位差となり、第２スイッチング素子に印加される電圧は、２つのコンデンサの接続点と直流電圧源の高電圧側の電圧の電位差となる。このため、２つのコンデンサの電圧が概ね等しい場合、各スイッチング素子には直流電圧源の電圧の概ね半分程度の電圧が印加され、耐圧を超過しない範囲でのスイッチング動作が可能となる。しかしながら、第１スイッチング素子がターンオンする際に２つのコンデンサから供給されるエネルギーより、第１スイッチング素子がターンオフする際に２つのコンデンサに供給されるエネルギーの方が大きいため、２つのコンデンサの電圧が均等にならず接続点の電圧が直流電圧源の半分の電圧よりも高くなる懸念がある。このため、直流電圧源の低電圧側の電圧と２つのコンデンサの接続点の電圧の電位差が第１スイッチング素子の耐圧を超過する懸念があり課題であった。
【０００６】
また、特許文献２の図２には、特許文献１で懸念される２つのコンデンサの電圧アンバランスを解決するために、２つのコンデンサの接続点と前記トランスの１次巻き線の中間点の間に抵抗とダイオードの直列体を追加する回路構成が開示されている。このため、第１スイッチング素子、第２スイッチング素子が共にオンしている期間に、トランスの１次巻き線に直流電圧源の電圧が生じるため、２つのコンデンサの接続点とトランスの１次巻き線の中間点を接続することにより、２つのコンデンサの接続点の電圧が直流電圧源の半分の電圧よりも高い場合に、２つのコンデンサの接続点からトランスの１次巻き線の中間点に向けて電流が流れるため、２つのコンデンサの電圧アンバランスが抑制される。しかしながら、トランスの構造が複雑になるため、トランスのコストアップやトランスの設計難といった課題があった。
【課題を解決するための手段】
【０００７】
本発明は、上記背景技術及び課題に鑑み、その一例を挙げるならば、直流電圧源と、直流電圧源の高電圧側に１次巻き線の一方が接続されたトランスと、コントローラにゲート端子が接続され、直流電圧源の低電圧側にソース端子が接続された第１スイッチング素子と、トランスの１次巻き線の他方にドレイン端子が接続され、第１スイッチング素子のドレイン端子にソース端子が接続された第２スイッチング素子と、第２スイッチング素子のゲート−ソース間に接続されたツェナダイオードと、第２スイッチング素子のゲート端子に一方が接続されたゲートドライブ回路と、ゲートドライブ回路の他方の端子と直流電圧源の高電圧側端子との間に接続されたコンデンサを備え、コンデンサとゲートドライブ回路の接続点から直流電圧源の低電圧側に向かって電流を流す電流経路を設ける。
【発明の効果】
【０００８】
本発明によれば、簡素な回路構成で複数のコンデンサの電圧アンバランスを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】特許文献１に記載のスイッチング電源回路の回路図である。
【図２】特許文献１に記載のスイッチング電源回路の動作波形である。
【図３】実施例１におけるスイッチング電源回路の回路図である。
【図４】実施例１におけるスイッチング電源回路の動作波形である。
【図５】実施例２におけるスイッチング電源回路の回路図である。
【図６】実施例１、２におけるスイッチング電源回路の一例を示した回路図である。
【図７】実施例２におけるスイッチング電源回路の一例を示した回路図である。
【図８】実施例２におけるスイッチング電源回路の一例を示した回路図である。
【図９】実施例３におけるスイッチング電源回路の基本構成を示した回路図である。
【図１０】実施例３におけるスイッチング電源回路の詳細構成を示した回路図である。
【図１１】実施例４におけるスイッチング電源回路の回路図である。
【図１２】実施例５におけるスイッチング電源回路の基本構成を示した回路図である。
【図１３】実施例５におけるスイッチング電源回路の具体例を示した回路図である。
【図１４】実施例６における電力変換装置の一例を示した回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施例について図面を参照しながら詳細に説明する。
【実施例１】
【００１１】
図１は、特許文献１の図１に記載されているスイッチング電源回路１の回路図である。このスイッチング電源回路１は、直流電圧源Ｖｉｎと、直流電圧源Ｖｉｎの端子間に接続された２つのコンデンサＣｂ１、Ｃｂ２の直列体と、直流電圧源Ｖｉｎの高電圧側に１次巻き線の一方が接続されたトランスＴｒと、コントローラＣＴＲＬにゲート端子が接続され、ソース端子が直流電圧源Ｖｉｎの低電圧側に、ドレイン端子がノードＶｎ１に接続されたスイッチング素子Ｓ１と、ソース端子がノードＶｎ１に、ドレイン端子がトランスＴｒの１次巻き線の他方に接続されたスイッチング素子Ｓ２と、スイッチング素子Ｓ２のゲート端子とソース端子の間にツェナダイオードＺＤ１を備え、２つのコンデンサＣｂ１、Ｃｂ２の直列体の接続点ノードＶｎ２と、スイッチング素子Ｓ２のゲート端子との間に、ダイオードＤ１と抵抗Ｒ１の並列体を備えている。
【００１２】
スイッチング素子Ｓ１はコントローラＣＴＲＬの信号を受けてスイッチングし、コントローラＣＴＲＬは例えばトランスＴｒの２次巻き線の電圧を所望の電圧とするように動作する。
【００１３】
スイッチング素子Ｓ２は、スイッチング素子Ｓ１のスイッチングに同期するように回路を構成されており、スイッチング素子Ｓ１がオフ状態からターンオンした場合、スイッチング素子Ｓ１のドレイン−ソース間電圧は減少し概ねゼロとなる。その結果、ノードＶｎ１の電圧は、直流電圧源Ｖｉｎの低電圧側の電圧と概ね等しくなり、ノードＶｎ２とノードＶｎ１の電位差が抵抗Ｒ１、ツェナダイオードＺＤ１に印加され、Ｖｎ２→Ｒ１→ＺＤ１→Ｖｎ１の経路で電流Ｉ１が流れ、スイッチング素子Ｓ２がターンオンする。
【００１４】
一方、スイッチング素子Ｓ１がオン状態からターンオフした場合、スイッチング素子Ｓ１のドレイン−ソース間電圧は上昇しやがてノードＶｎ２の電圧を超過する。その結果、ノードＶｎ１の電圧がノードＶｎ２の電圧より高くなり、Ｖｎ１→ＺＤ１→Ｄ１→Ｖｎ２の経路で電流Ｉ２が流れ、スイッチング素子Ｓ２がターンオフする。
【００１５】
そして、スイッチング素子Ｓ１、Ｓ２がいずれもオンしている期間にトランスＴｒの１次側にＶｉｎの電圧を印加し、スイッチング素子Ｓ１、Ｓ２がいずれもオフしている期間にトランスＴｒに蓄えたエネルギーをトランスの２次側に伝達する。
【００１６】
図１に示す従来回路では、スイッチング素子Ｓ２がターンオンする際にＳ２のゲートに流れる電流Ｉ１はコンデンサＣｂ１を充電、Ｃｂ２を放電するのに対し、スイッチング素子Ｓ２がターンオフする際にＳ２のゲートに流れる電流Ｉ２はコンデンサＣｂ１を充電、Ｃｂ２を放電する。従って、スイッチング素子Ｓ２がターンオンする際にゲートに流れる電流とターンオフする際にゲートに流れる電流が一致しない場合、特許文献１に示す回路では、コンデンサＣｂ１、Ｃｂ２の電圧が等しくならない。
【００１７】
図２に、図１に示す従来回路の動作波形を示す。図２において、Ｓ１Ｖｇｓ、Ｓ２Ｖｇｓはスイッチング素子Ｓ１、Ｓ２のゲート−ソース間電圧、Ｓ１Ｖｄｓ、Ｓ２Ｖｄｓはスイッチング素子Ｓ１、Ｓ２のドレイン−ソース間電圧である。Ｓ１Ｖｇｓが素子の閾値電圧を超過すると、スイッチング素子Ｓ１がオンしＳ１Ｖｄｓが概ね０Ｖになる。Ｓ１Ｖｄｓ、Ｓ２Ｖｄｓ共に概ね０Ｖの時にコンデンサＣｂ１、Ｃｂ２の電流が放電し負方向に増加します。この電流はＴｒ１次巻線に流れており、Ｔｒ１次巻線の電流が正方向に増大する。
【００１８】
図２に示すように、スイッチング素子Ｓ１をターンオンした後に、コンデンサＣｂ１を充電、Ｃｂ２を放電する電流Ｉ１に対し、スイッチング素子Ｓ１をターンオフした後にコンデンサＣｂ１を放電、Ｃｂ２を充電する電流Ｉ２の方が支配的であることが分かる。従って、特許文献１では抵抗Ｒｂ１、Ｒｂ２の値が概ね等しい場合、コンデンサＣｂ２の電圧がＣｂ１の電圧より高くなることが分かる。このため、直流電圧源の低電圧側の電圧と２つのコンデンサの接続点の電圧の電位差が第１スイッチング素子の耐圧を超過する懸念があり課題であった。
【００１９】
そこで、これを解決するための本実施例について以下説明する。
【００２０】
図３は、本実施例におけるスイッチング電源回路１の基本構成である。図３に示すように本実施例では、直流電圧源Ｖｉｎと、直流電圧源Ｖｉｎの高電圧側に１次巻き線の一方が接続されたトランスＴｒと、コントローラＣＴＲＬにゲート端子が接続され、直流電圧源Ｖｉｎの低電圧側にソース端子が接続されたスイッチング素子Ｓ１と、トランスＴｒの１次巻き線の他方にドレイン端子が接続され、スイッチング素子Ｓ１のドレイン端子にソース端子が接続されたスイッチング素子Ｓ２と、スイッチング素子Ｓ２のゲート−ソース間に接続されたツェナダイオードＺＤ１と、スイッチング素子Ｓ２のゲート端子に一方が接続されたゲートドライブ回路ＧＤと、ゲートドライブ回路ＧＤの他方の端子と直流電圧源Ｖｉｎの高電圧側端子との間に接続されたコンデンサＣ１を備え、コンデンサＣ１とゲートドライブ回路ＧＤの接続点から直流電圧源の低電圧側に向かって電流を流す電流経路Ｉ３を設ける。
【００２１】
以下、本実施例の回路動作について簡単に述べる。図３に示す回路において、スイッチング素子Ｓ２は、図１に示す特許文献１に記載の回路と同様に、スイッチング素子Ｓ１のスイッチングに同期するように回路を構成されている。尚、本実施例の動作を説明するにあたり、ゲートドライブ回路ＧＤは図６に示すように抵抗Ｒ１とダイオードＤ１の並列体で構成されるものとする。
【００２２】
スイッチング素子Ｓ１がオフ状態からターンオンした場合、スイッチング素子Ｓ１のドレイン−ソース間電圧は減少し概ねゼロとなる。その結果、ノードＶｎ１の電圧は、直流電圧源Ｖｉｎの低電圧側の電圧と概ね等しくなり、ノードＶｎ４とノードＶｎ１の電位差がコンデンサＣ１、抵抗Ｒ１、ツェナダイオードＺＤ１に印加され、Ｖｎ４→Ｃ１→Ｖｎ３→Ｒ１→ＺＤ１→Ｖｎ１の経路で電流Ｉ１’が流れ、スイッチング素子Ｓ２がターンオンする。
【００２３】
一方、スイッチング素子Ｓ１がオン状態からターンオフした場合、スイッチング素子Ｓ１のドレイン−ソース間電圧は上昇しやがてノードＶｎ３の電圧を超過する。その結果、ノードＶｎ１の電圧がノードＶｎ３の電圧より高くなり、Ｖｎ１→ＺＤ１→Ｄ１→Ｖｎ３→Ｃ１→Ｖｎ４の経路で電流Ｉ２’が流れ、スイッチング素子Ｓ２がターンオフする。
【００２４】
ここで、コンデンサＣ１のみを接続した場合、電流Ｉ１’とＩ２’のアンバランスによりコンデンサＣ１はノードＶｎ３からノードＶｎ４に電流が流れる方向に充電されるため、ノードＶｎ３の電圧が徐々に低下する。そこで、ノードＶｎ３から直流電圧源Ｖｉｎの低電圧側に向かう方向に電流経路Ｉ３を設ける。電流経路Ｉ３を設けることによって、コンデンサＣ１の電圧は、コンデンサＣ１に流れる電流Ｉ１’、Ｉ２’、Ｉ３により決定される電圧値となるため、Ｉ３の値を調整することにより、ノードＶｎ３の電圧を所望の値とするようにコンデンサＣ１の電圧を調整することが可能となる。
【００２５】
以上述べたように本実施例では、直流電圧源Ｖｉｎの高電圧側とノードＶｎ３の間にコンデンサＣ１を追加し、ノードＶｎ３と直流電圧源Ｖｉｎの低電圧側の間に電流経路Ｉ３を設けている。これにより、コンデンサをひとつしか設けない回路構成でスイッチング素子Ｓ１、Ｓ２、トランスＴｒに流れる電流や印加される電圧を従来回路と同様にすることが可能となるため、従来生じていた複数のコンデンサの電圧アンバランスが原理的に生じない回路構成となる。
【００２６】
なお、特許文献１と本実施例の差異点として、スイッチング素子Ｓ１、Ｓ２がいずれもオンしている期間のＣｂ１の電流の向きが挙げられる。図１に示す特許文献１では、図２に示すように、スイッチング素子Ｓ１、Ｓ２がいずれもオン状態では、コンデンサＣｂ１、Ｃｂ２が共に放電動作し、その電流が負方向に増加し（図２中のＩ１）、トランスへ電力を供給するため、仮にＣｂ２を電流経路とした場合、直流電圧源の低電圧側→Ｃｂ２→Ｃｂ１→直流電圧源の高電圧側と電流を流すように電流経路が構成される。これに対し、図３に示す本実施例では、図４の動作波形に示すように、スイッチング素子Ｓ１、Ｓ２がいずれもオン状態の場合、コンデンサＣｂ１は電流経路の電流に従い充電動作となるため、直流電圧源の高電圧側→Ｃｂ１→Ｃｂ２→直流電圧源の低電圧側と電流が流れる。
【実施例２】
【００２７】
次に、図５〜図８を用いて実施例２のスイッチング電源回路１について説明する。なお、実施例１との共通点は重複説明を省略する。
【００２８】
図５には、ゲートドライブ回路ＧＤの一例として、図３に示す回路に対し、スイッチング素子Ｓ２のゲート端子に抵抗Ｒ１を接続した場合を示す。ここで、抵抗Ｒ１の値を増大させることで、スイッチング素子Ｓ２がターンオン、ターンオフする際のゲート電圧の立ち上がり、立ち下がり時間が延伸するため、スイッチング素子Ｓ２から生じるスイッチングノイズを低減することが可能となる。一方、抵抗Ｒ１の値を減少させることで、スイッチング素子Ｓ２がターンオン、ターンオフする際のゲート電圧の立ち上がり、立ち下がり時間が短縮するため、スイッチング素子Ｓ２で生じる損失が減少する。
【００２９】
図６には、ゲートドライブ回路ＧＤの一例として、図５に示す回路に対し、抵抗Ｒ１に並列にダイオードＤ１を接続している。図６に示すように、ダイオードＤ１を接続することにより、スイッチング素子Ｓ２がターンオフした際のゲート電圧の立ち下がり時間が図５に示す回路よりも短縮し、スイッチング素子Ｓ２のターンオフ時の損失が低下する。このため、図５に示す回路よりも効率が向上する。以上のように、ゲートドライブ回路ＧＤに抵抗Ｒ１、ダイオードＤ１を接続することで、スイッチング電源回路１の変換効率やスイッチングノイズレベルを調整することが可能となる。
【００３０】
図７には、ゲートドライブ回路ＧＤの一例として、スイッチング素子Ｓ２のゲート端子にインダクタＬ１を接続した場合を示す。図７に示すように、インダクタＬ１を追加することで、スイッチング素子Ｓ２のゲート端子とノードＶｎ３の間のインピーダンス、及びツェナダイオードＺＤ１とノードＶｎ３の間のインピーダンスが増加するため、スイッチング素子の寄生インダクタンス、寄生容量により生じるスイッチング素子Ｓ２のゲート端子やツェナダイオードＺＤ１に流れる電流を減少させ、スイッチング素子Ｓ２が誤点弧することを抑制することが可能となる。
【００３１】
図８には、ゲートドライブ回路ＧＤの一例として、スイッチング素子Ｓ２のゲート−ソース間にコンデンサＣｇｓを接続した場合を示す。図８に示すように、コンデンサＣｇｓを接続することにより、スイッチング素子の寄生インダクタンス、寄生容量により生じる電流がスイッチング素子Ｓ２のゲート端子やツェナダイオードＺＤ１に流れた場合に、スイッチング素子Ｓ２のゲート電圧が増加する速度を図５〜図７に示す回路よりも長くすることが可能となり、スイッチング素子Ｓ２の誤点弧を抑制することが可能となる。
【００３２】
以上述べたように本実施例によれば、スイッチング素子Ｓ２のゲート端子に接続されるゲートドライブ回路ＧＤに、抵抗、ダイオード、インダクタ、コンデンサ等の受動部品を接続することで、効率、ノイズ、誤動作といったスイッチング電源回路１の種々の設計要素に対する動作特性を所望の値とするように調整することが可能となる。
【実施例３】
【００３３】
次に、図９、図１０を用いて実施例３のスイッチング電源１について説明する。なお、実施例１、２との共通点は重複説明を省略する。本実施例では、実施例１で述べた電流経路Ｉ３を負荷Ｌｏａｄに置き換えている。
【００３４】
実施例１に示す回路では、電流経路Ｉ３によりコンデンサＣ１の電圧を調整していたが、図９に示すように本実施例では、従来電流経路Ｉ３が接続されていた部分に、スイッチング電源回路内部で使用する制御電源や、ＬＥＤ等の負荷を接続することを特徴としている。これにより、従来電流経路Ｉ３で消費していたエネルギーを有効活用できるため、スイッチング電源回路全体の効率が向上する。
【００３５】
図１０に本実施例の一例として、負荷ＬｏａｄにコントローラＣＴＲＬの制御電源を適用した場合の回路図を示す。図１０に示すように、ノードＶｎ３と直流電圧源Ｖｉｎの低電圧側との間に、抵抗Ｒ２、Ｒ３を追加し、ノードＶｎ３の電圧と直流電圧源Ｖｉｎの低電圧側の電圧の電位差を分圧し、コントローラＣＴＲＬの電源電圧として適当な値となる様に、抵抗Ｒ２、Ｒ３の値を設定する。
【００３６】
以上述べたように本実施例では、実施例１で述べた回路の具体的な構成として、電流経路Ｉ３に負荷Ｌｏａｄを設けている。これにより、従来電流経路Ｉ３で消費していたエネルギーをスイッチング電源回路内部で使用することができ、スイッチング電源回路の効率が向上する。
【実施例４】
【００３７】
図１１は、本発明の実施例４におけるスイッチング電源回路１の基本構成である。尚、実施例１〜３との共通点は重複説明を省略する。
【００３８】
図１１に示すように本実施例では、図１に示す回路に対し、コンデンサＣｂ１とＣｂ２の接続点から、直流電圧源Ｖｉｎの低電圧側に向かって電流経路Ｉ３を接続している。これにより、従来回路でコンデンサＣｂ２の電圧がＣｂ１の電圧よりも高くなってしまう課題に対し、コンデンサＣｂ２の電圧を放電、Ｃｂ１の電圧を充電する電流を流すことが可能となり、コンデンサＣｂ１、Ｃｂ２の電圧アンバランスを抑制することが可能となる。即ち、コンデンサＣｂ１、Ｃｂ２の電圧は、Ｓ１がターンオンした際に流れる電流Ｉ１、Ｓ１がターンオフした際に流れる電流Ｉ２、ノードＶｎ２から直流電圧源Ｖｉｎの低電圧側に流れる電流Ｉ３の合計値によって定まる。
【００３９】
以上述べたように本実施例では、図１に示す回路に対しノードＶｎ３から直流電圧源Ｖｉｎの低電圧側に向けて電流を流すように電流経路Ｉ３を設けている。これにより、従来課題であった電圧アンバランスの影響を抑制することが可能となる。
【００４０】
尚、図１１に示すゲートドライブ回路ＧＤは、実施例３で述べたように変換効率やスイッチングノイズといった種々の設計要素に対し所望の特性を得るように抵抗、ダイオード、インダクタ、コンデンサ等の受動部品で構成される。
【実施例５】
【００４１】
次に、図１２、図１３を用いて実施例５のスイッチング電源回路１について説明する。尚、実施例１〜４との共通点は重複説明を省略する。本実施例では、実施例４で述べた電流経路Ｉ３を負荷Ｌｏａｄに置き換えている。
【００４２】
実施例４に示す回路では、電流経路Ｉ３によりコンデンサＣｂ１、Ｃｂ２の電圧を調整していたが、本実施例では、従来電流経路Ｉ３が接続されていた部分に、スイッチング電源回路内部で使用する制御電源や、ＬＥＤ等の負荷を接続することを特徴としている。これにより、従来電流経路Ｉ３で消費していたエネルギーを有効活用できるため、システム全体の効率が向上する。
【００４３】
図１３に本実施例の一例として、負荷ＬｏａｄにコントローラＣＴＲＬの電源を適用した場合の回路図を示す。図１３に示すように、ノードＶｎ３と直流電圧源Ｖｉｎの低電圧側との間に、抵抗Ｒ２、Ｒ３を追加し、ノードＶｎ３と直流電圧源Ｖｉｎの低電圧側の電位差を分圧することによりコントローラＣＴＲＬの電源電圧として適当な値となる様に、抵抗Ｒ２、Ｒ３の値を設定する。
【００４４】
以上述べたように本実施例では、実施例４で述べた回路の具体的な構成として、電流経路Ｉ３に負荷Ｌｏａｄを設けている。これにより、従来電流経路Ｉ３で消費していたエネルギーをスイッチング電源回路内部で使用することができ、スイッチング電源回路の効率が向上する。
【実施例６】
【００４５】
次に、図１４を用いて本実施例について説明する。尚、実施例１〜５との共通点は重複説明を省略する。
【００４６】
図１４に示すように本実施例では、図１１〜図１３に述べたスイッチング電源回路１の適用先の一例として、交流電源から電力を入力し、モータ等の交流負荷に電力を出力するインバータ回路に適用した場合の回路構成について述べる。
【００４７】
図１４に示すように本実施例のスイッチング電源回路１は、交流電源から電力を入力しダイオードＤＢ１〜ＤＢ６から成る整流回路と、スイッチング素子Ｑ１〜Ｑ６から成るインバータ回路とで構成される電力変換装置に組み込まれている。整流回路の出力部の電圧は、交流系統の電圧に応じた直流電圧Ｖｄｃとなり、図３、図５〜図１０に示す回路ではコンデンサＣ１と電流経路Ｉ３の直列体に、図１１〜図１３に示すスイッチング電源回路１では、コンデンサＣｂ１、Ｃｂ２の直列体に、直流電圧Ｖｄｃが印加されている。そして、スイッチング電源回路１は、図３、図５〜図１３に示すように、トランスＴｒの２次側電圧を出力する。
【００４８】
以上述べたように本実施例では、交流電源からの交流電力を入力し、交流電力を出力するインバータ回路からなる電力変換装置に、スイッチング電源回路１を適用した場合の回路構成について述べた。またスイッチング電源回路１の適用先はこれに限らず、直流入力或いは直流出力の電力変換装置に関しても同様に適用可能である。
【００４９】
なお、本発明は上記の実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００５０】
１：スイッチング電源回路、Ｔｒ：トランス、Ｓ１，Ｓ２：スイッチング素子、ＺＤ１：ツェナダイオード、Ｄ１：ダイオード、Ｒ１，Ｒ２，Ｒ３，Ｒｂ１，Ｒｂ２：抵抗、ＣＴＲＬ：制御回路、Ｃｂ１，Ｃｂ２，Ｃ１：コンデンサ、ＧＤ：ゲートドライブ回路
【図１】
2020022313.tif 000003
【図２】
2020022313.tif 000004
【図３】
2020022313.tif 000005
【図４】
2020022313.tif 000006
【図５】
2020022313.tif 000007
【図６】
2020022313.tif 000008
【図７】
2020022313.tif 000009
【図８】
2020022313.tif 000010
【図９】
2020022313.tif 000011
【図１０】
2020022313.tif 000012
【図１１】
2020022313.tif 000013
【図１２】
2020022313.tif 000014
【図１３】
2020022313.tif 000015
【図１４】
2020022313.tif 000016