(57)【要約】【課題】ランドをバンプより大きくしても位置ずれが生じにくい半導体装置を提供する。【解決手段】実装基板に半導体チップが実装されている。半導体チップは、実装基板と対向する面に複数の第１バンプを備えており、複数の第１バンプの各々は、平面視において第１方向に長い形状を有し、複数の第１バンプは、第１方向と直交する第２方向に並んで配置されている。実装基板は、半導体チップを実装する面に、複数の第１バンプに接続される少なくとも１つの第１ランドを備えており、１つの第１ランドに複数の第１バンプのうち少なくとも２つの第１バンプが接続されている。第１ランドの第２方向の寸法と、自己に接続されている複数の第１バンプのうち両端の２つの第１バンプの外側の縁の間隔との差が２０μｍ以下である。【選択図】図１
2020061406.tif 000002
【特許請求の範囲】
【請求項１】
実装基板と、前記実装基板に実装される半導体チップとを備えており、
前記半導体チップは、前記実装基板と対向する面に複数の第１バンプを備えており、前記複数の第１バンプの各々は、平面視において第１方向に長い形状を有し、前記複数の第１バンプは、前記第１方向と直交する第２方向に並んで配置されており、
前記実装基板は、前記半導体チップを実装する面に、前記複数の第１バンプに接続される少なくとも１つの第１ランドを備えており、１つの前記第１ランドに前記複数の第１バンプのうち少なくとも２つの第１バンプが接続されており、
前記第１ランドの前記第２方向の寸法と、自己に接続されている前記複数の第１バンプのうち両端の２つの第１バンプの外側の縁の間隔との差が２０μｍ以下である半導体装置。
【請求項２】
前記第１ランドの前記第２方向の寸法が、自己に接続されている前記複数の第１バンプのうち両端の２つの第１バンプの外側の縁の間隔と等しい請求項１に記載の半導体装置。
【請求項３】
前記第１ランドは複数個設けられており、
前記複数の第１ランドの各々に、前記複数の第１バンプのうち少なくとも２つの第１バンプが接続されている請求項１または２に記載の半導体装置。
【請求項４】
前記第１ランドは、平面視において、前記第１ランドに接続されている前記複数の第１バンプのうち隣り合う２つの第１バンプの前記第１方向の対応する端部同士を接続する直線よりも前記第１ランドの内側に向かって窪んだ縁を有する請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１方向に関して前記複数の第１バンプの両端の位置が揃っており、前記第１ランドの前記第１方向の寸法が、自己に接続されている前記複数の第１バンプの前記第１方向の寸法と等しい請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記半導体チップは、さらに、前記複数の第１バンプよりも小さな平面形状を持つ複数の第２バンプを、前記実装基板に対向する面に備えており、
前記実装基板は、前記半導体チップを実装する面に、前記複数の第２バンプに接続される少なくとも１つの第２ランドを備えており、１つの前記第２ランドは、前記複数の第２バンプのうち少なくとも２つの第２バンプに接続されている請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
実装基板と、前記実装基板に実装される半導体チップとを備えており、
前記半導体チップは、前記実装基板と対向する面に、各々が第１方向に長い平面形状を持つ複数の第１バンプを備えており、前記複数の第１バンプは、前記第１方向と直交する第２方向に並んで配置されており、
前記実装基板は、前記半導体チップを実装する面に、前記複数の第１バンプにそれぞれ接続された複数の第１ランドを備えており、平面視において前記第１ランドは、前記複数の第１バンプのうち自己に接続されている第１バンプよりも大きく、前記複数の第１バンプのうち一部の第１バンプと、他の一部のバンプとは、自己に接続された前記第１ランドに対して相互に反対向きに偏って配置されている半導体装置。
【請求項８】
平面視において、複数の前記第１バンプの各々の前記第１方向に平行な２つの縁の一方が、自己に接続されている前記第１ランドの縁に重なっている請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
実装基板に半導体チップを実装する手法として、フリップチップボンディングが知られている。フリップチップボンディングされる半導体チップには複数のバンプが設けられており、実装基板には複数のランドが設けられている。バンプとランドとをハンダ接続することにより、半導体チップが実装基板に実装される。
【０００３】
バンプとして、平面形状がほぼ円形のものと、一方向に長い長方形またはレーストラック形のものが用いられる。バンプの上面にハンダを転写すると、溶融したハンダが表面張力によって盛り上がる。平面視において、一方向に長いバンプの面積は、ほぼ円形のバンプの面積より大きいため、ハンダの盛り上がりの高さは、一方向に長いバンプに転写されたハンダの方が、ほぼ円形のバンプに転写されたハンダより高くなる。バンプに転写されたハンダの高さがばらついても接続不良を生じにくくする電子装置が特許文献１に開示されている。
【０００４】
特許文献１に開示された電子装置では、平面視において、一方向に長いバンプの面積に対するランドの面積の比を、ほぼ円形のバンプの面積に対するランドの面積の比より大きくしている。この構成を採用することにより、バンプとランドとの接続性が向上するという効果が得られる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−４１７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
フリップチップボンディングを行うと、ハンダの表面張力による自己整合効果により、バンプとランドとの相対位置がほぼ自己整合的に決まる。ところが、従来技術のように、ランドの面積をバンプの面積より大きくすると、自己整合効果が弱まるため、ランドに対するバンプの位置がばらつきやすくなる。
【０００７】
本発明の目的は、ランドをバンプより大きくしても位置ずれが生じにくい半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一観点によると、
実装基板と、前記実装基板に実装される半導体チップとを備えており、
前記半導体チップは、前記実装基板と対向する面に複数の第１バンプを備えており、前記複数の第１バンプの各々は、平面視において第１方向に長い形状を有し、前記複数の第１バンプは、前記第１方向と直交する第２方向に並んで配置されており、
前記実装基板は、前記半導体チップを実装する面に、前記複数の第１バンプに接続される少なくとも１つの第１ランドを備えており、１つの前記第１ランドに前記複数の第１バンプのうち少なくとも２つの第１バンプが接続されており、
前記第１ランドの前記第２方向の寸法と、自己に接続されている前記複数の第１バンプのうち両端の２つの第１バンプの外側の縁の間隔との差が２０μｍ以下である半導体装置が提供される。
【０００９】
本発明の他の観点によると、
実装基板と、前記実装基板に実装される半導体チップとを備えており、
前記半導体チップは、前記実装基板と対向する面に、各々が第１方向に長い平面形状を持つ複数の第１バンプを備えており、前記複数の第１バンプは、前記第１方向と直交する第２方向に並んで配置されており、
前記実装基板は、前記半導体チップを実装する面に、前記複数の第１バンプにそれぞれ接続された複数の第１ランドを備えており、平面視において前記第１ランドは、前記複数の第１バンプのうち自己に接続されている第１バンプよりも大きく、前記複数の第１バンプのうち一部の第１バンプと、他の一部のバンプとは、自己に接続された前記第１ランドに対して相互に反対向きに偏って配置されている半導体装置が提供される。
【発明の効果】
【００１０】
第１ランドの縁と第１バンプの縁との自己整合効果により、実装基板に対する半導体チップの位置ずれが生じにくくなる。
【図面の簡単な説明】
【００１１】
【図１】図１Ａは、第１実施例による半導体装置の半導体チップを上面側から見たときのバンプのレイアウトを示す図であり、図１Ｂは、第１実施例による半導体装置の実装基板を、上面（実装面）側から見たときのランドのレイアウトを示す図であり、図１Ｃは、半導体チップを実装基板に実装した状態における半導体チップ側のバンプと実装基板側のランドとの位置関係を示す図である。
【図２】図２Ａは、半導体チップを実装基板に実装する前の半導体チップ及び実装基板の断面図であり、図２Ｂ及び図２Ｃは、それぞれ図１Ｃの一点鎖線２Ｂ−２Ｂ及び一点鎖線２Ｃ−２Ｃにおける断面図である。
【図３】図３は、第１実施例による半導体装置の等価回路図である。
【図４】図４Ａは、第２ランド及び第２ランドから引き出されている配線のレイアウトを示す図であり、図４Ｂは、図４Ａの一点鎖線４Ｂ−４Ｂにおける断面図である。
【図５】図５は、第１実施例の変形例による半導体装置の半導体チップ側のバンプと実装基板側のランドとの位置関係を示す図である。
【図６】図６は、第２実施例におる半導体装置の半導体チップ側のバンプと実装基板側のランドとの位置関係を示す図である。
【図７】図７は、第３実施例による半導体装置の半導体チップ側のバンプと実装基板側のランドとの位置関係を示す図である。
【図８】図８は、第４実施例による半導体装置の半導体チップ側のバンプと実装基板側のランドとの位置関係を示す図である。
【図９】図９Ａ及び図９Ｂは、それぞれ第５実施例及びその変形例による半導体装置の半導体チップ側のバンプと実装基板側のランドとの位置関係を示す図である。
【図１０】図１０は、第６実施例による半導体装置の半導体チップ側のバンプと実装基板側のランドとの位置関係を示す図である。
【図１１】図１１Ａ及び図１１Ｂは、それぞれ第７実施例及びその変形例による半導体装置の半導体チップ側のバンプと実装基板側のランドとの位置関係を示す図である。
【発明を実施するための形態】
【００１２】
［第１実施例］
図１Ａから図４Ｂまでの図面を参照して、第１実施例による半導体装置について説明する。第１実施例による半導体装置は、実装基板と、実装基板に実装される半導体チップとを備えている。
【００１３】
図１Ａは、第１実施例による半導体装置の半導体チップ２０を上面側から見たときのバンプのレイアウトを示す図である。
【００１４】
半導体チップ２０は、実装基板と対向する面に複数の第１バンプ２１、複数の第２バンプ２２、及び複数の第３バンプ２３を備えている。第１バンプ２１、第２バンプ２２、及び第３バンプ２３は、Ｃｕピラーバンプ構造を有する。Ｃｕピラーバンプは、例えば、パッドの上に配置されたアンダーバンプメタル層、及びその上に配置されたＣｕピラーを含む。Ｃｕピラーの上面に、ランドと接続するためのハンダが配置される。
【００１５】
複数の第１バンプ２１の各々は、平面視において第１方向に長い形状を有し、複数の第１バンプは、第１方向と直交する第２方向に並んで配置されている。第１方向をｙ軸方向とし、第２方向をｘ軸方向とするｘｙｚ直交座標系を定義する。ＣＡＤツール等によるレイアウト設計時には、第１バンプ２１の各々の平面形状はｙ軸方向に長い長方形である。実際には、製造プロセスにおいて長方形の角が丸まり、第１バンプ２１の各々の平面形状は角丸長方形、またはレーストラック形になる。
【００１６】
複数の第１バンプ２１の幅（ｘ軸方向の寸法）は等しい。本明細書において、比較対象のパターンの長さや寸法に、製造プロセス上のばらつきによって許容範囲内の誤差が生じている場合でも、この誤差は比較結果に影響を与えないこととする。さらに、設計上の位置が揃う複数のパターンに製造プロセス上のばらつきによって許容範囲内の位置ずれが生じている場合でも、２つのパターンの「位置が揃っている」という。
【００１７】
複数の第２バンプ２２の各々の平面形状は、ｘ軸方向に長い角丸長方形またはレーストラック形である。
【００１８】
複数の第３バンプ２３の各々のｘ軸方向及びｙ軸方向の寸法は等しい。例えば、第３バンプ２３の各々の平面形状は円形である。平面視において、第３バンプ２３の各々の面積は、第１バンプ２１及び第２バンプ２２の各々の面積より小さい。
【００１９】
図１Ｂは、第１実施例による半導体装置の実装基板４０を、上面（実装面）側から見たときのランドのレイアウトを示す図である。
【００２０】
実装基板４０は、実装面に、複数の第１バンプ２１（図１Ａ）に共通に接続される１つの第１ランド４１を備えている。さらに、実装基板４０は、実装面に、複数の第２バンプ２２（図１Ａ）にそれぞれ接続される複数の第２ランド４２、及び複数の第３バンプ２３（図１Ａ）にそれぞれ接続される複数の第３ランド４３を備えている。第１ランド４１、第２ランド４２の各々の平面形状は、ｘ軸方向及びｙ軸方向に平行な辺を持つ角丸長方形または角丸正方形である。第３ランド４３の各々の平面形状は円形である。
【００２１】
図１Ｃは、半導体チップ２０を実装基板４０に実装した状態における半導体チップ２０側のバンプと実装基板４０側のランドとの位置関係を示す図である。図１Ｃにおいて、ランドとバンプとを区別し易くするために、ランドにハッチングを付している。
【００２２】
複数の第１バンプ２１が、１つの第１ランド４１に接続されている。ｘ軸方向に関して両端に位置する２つの第１バンプ２１のｙ軸方向に平行な縁のうち外側の縁と、第１ランド４１のｙ軸方向に平行な縁とが、平面視において重なっている。ｘ軸方向に関して両端に位置する２つの第１バンプ２１のｙ軸方向に平行な縁のうち外側の縁の間隔をＬ１で表し、第１ランド４１のｘ軸方向の寸法をＬ２で表すと、Ｌ１＝Ｌ２が成立する。
【００２３】
さらに、第１バンプ２１の各々のｙ軸方向の両端と、第１ランド４１のｘ軸方向に平行な縁とは、ｙ軸方向の位置が一致する。例えば、複数の第１バンプ２１の長さ（ｙ軸方向の寸法）が等しい場合には、平面視において、第１ランド４１は、複数の第１バンプ２１を内包する最小の角丸長方形であるといえる。
【００２４】
複数の第２バンプ２２が、それぞれ複数の第２ランド４２に接続されている。平面視において、第２ランド４２は、自己に接続されている第２バンプ２２を内包する。第２バンプ２２の各々のｘ軸方向に平行な縁のうち一方の縁（図１Ｃにおいてｙ軸の正の側の縁）と、第２ランド４２のｘ軸方向に平行な一方の縁（図１Ｃにおいてｙ軸の正の側の縁）とは、平面視において重なっている。
【００２５】
複数の第３バンプ２３が、それぞれ複数の第３ランド４３に接続されている。平面視において、第３バンプ２３の縁は、第３ランド４３の縁と重なっている。なお、第３バンプ２３の大きさと、第３ランド４３の大きさとを異ならせてもよい。
【００２６】
図２Ａは、半導体チップ２０を実装基板４０に実装する前の半導体チップ２０及び実装基板４０の断面図である。図２Ａは、図１Ｃの一点鎖線２Ｂ−２Ｂにおける断面の位置に相当する。
【００２７】
半導体チップ２０の、実装基板４０に対向する面に第１バンプ２１、第２バンプ２２、及び第３バンプ２３が備えられている。第１バンプ２１、第２バンプ２２、及び第３バンプ２３の上面に、それぞれハンダ２５、２６、２７が載せられている。平面視において、第１バンプ２１及び第２バンプ２２の面積が第３バンプ２３の面積より大きいため、第１バンプ２１及び第２バンプ２２の上面にそれぞれ載せられているハンダ２５、２６の高さは、第３バンプ２３の上面に載せられているハンダ２７の高さより高い。
【００２８】
実装基板４０の実装面に、第１ランド４１、第２ランド４２、及び第３ランド４３が備えられている。実装面のうち第１ランド４１、第２ランド４２、及び第３ランド４３が配置されていない領域は、保護膜４４で覆われている。なお、平面視において、第１ランド４１、第２ランド４２、及び第３ランド４３等のランドと、保護膜４４との間に、微小な間隙が確保されている。これは、保護膜形成時に位置ずれが生じても、保護膜４４が各ランドに重ならないようにするためである。
【００２９】
図２Ｂ及び図２Ｃは、それぞれ図１Ｃの一点鎖線２Ｂ−２Ｂ及び一点鎖線２Ｃ−２Ｃにおける断面図である。第１バンプ２１と第１ランド４１とが、ハンダ２５による接続されており、第２バンプ２２と第２ランド４２とが、ハンダ２６により接続されており、第３バンプ２３と第３ランド４３とが、ハンダ２７により接続されている。
【００３０】
ｘ軸に垂直な断面（図２Ｂ）において、第１バンプ２１の縁と第１ランド４１の縁との、ｙ軸方向の位置が一致しており、第２バンプ２２の一方の縁（ｙ軸の正の側の縁）と、第２ランド４２の一方の縁（ｙ軸の正の側の縁）との、ｙ軸方向の位置が一致している。第２バンプ２２の他方の縁（ｙ軸の負の側の縁）は、ｙ軸方向に関して第２ランド４２の内側に位置する。実装前に第２バンプ２２の上面に載っていたハンダ２６のうち過剰なハンダが横方向にはみ出て、第２ランド４２の表面のほぼ全域を覆う。ここで、「過剰なハンダ」とは、半導体チップ２０を実装基板４０に実装した時、バンプとランドとの間の空間に収まり切れないハンダを意味する。
【００３１】
ｙ軸方向に垂直な断面（図２Ｃ）においては、両端の２つの第１バンプ２１の外側の縁と、第１ランド４１の縁との、ｘ軸方向の位置が一致している。実装前に第１バンプ２１の上面に載っていたハンダ２５（図２Ａ）のうち過剰なハンダが横方向にはみ出て、第１ランド４１の表面のほぼ全域を覆う。
【００３２】
図３は、第１実施例による半導体装置の等価回路図である。第１実施例による半導体装置は高周波増幅回路を構成しており、初段トランジスタ５１、出力段トランジスタ５２、及びマッチング回路５３、５４を含む。初段トランジスタ５１及び出力段トランジスタ５２には、例えば相互に並列接続された複数のヘテロ接合バイポーラトランジスタが用いられる。出力段トランジスタ５２のエミッタが第１バンプ２１に接続され、コレクタが第２バンプ２２に接続されている。第２バンプ２２から電源が供給されるとともに、、増幅された高周波信号が出力される。図３では、バイアス回路の記載を省略している。
【００３３】
１つの第３バンプ２３が、マッチング回路５３を介して初段トランジスタ５１のベースに接続されており、この第３バンプ２３から高周波信号が入力される。初段トランジスタ５１のコレクタがマッチング回路５４を介して出力段トランジスタ５２のベースに接続されている。初段トランジスタ５１のエミッタ及びコレクタは、それぞれ他のバンプ２８、２９に接続されている。なお、バンプ２８、２９は、図１Ａ及び図１Ｃには示されていない。
【００３４】
次に、第１実施例の優れた効果について説明する。
第１実施例では、図１Ｃに示したように平面視において、ｘ軸の最も正の側の第１バンプ２１のｙ軸に平行な縁のうち外側の縁が、第１ランド４１の縁に平面視において重なっている。さらに、ｘ軸の最も負の側の第１バンプ２１のｙ軸に平行な縁のうち外側の縁が、第１ランド４１の縁に平面視において重なっている。このため、実装時に、ｘ軸方向に関する自己整合効果が発現される。さらに、複数の第１バンプ２１のｙ軸の正の側の端部が、第１ランド４１のｘ軸に平行な縁に、平面視において重なっている。さらに、複数の第１バンプ２１のｙ軸の負の側の端部が、第１ランド４１のｘ軸に平行な縁に、平面視において重なっている。このため、実装時に、ｙ軸方向に関する自己整合効果が発現される。この自己整合効果により、実装基板４０に対する半導体チップ２０の位置ずれを抑制し、搭載位置を安定させることができる。
【００３５】
半導体チップ２０の搭載位置がばらつくと、バンプとランドとの接合部分において、高周波信号に対するインピーダンスにばらつきが生じてしまう。第１実施例では、半導体チップ２０の搭載位置を安定させることにより、高周波信号に対するインピーダンスのばらつきを低減させることができる。また、第１バンプ２１及び第１ランド４１は、半導体チップ２０内の出力段トランジスタ５２（図３）で発生した熱を実装基板４０に逃がす放熱経路となる。半導体チップ２０の搭載位置のばらつきを抑制することにより、放熱効果のばらつきを抑制することができる。
【００３６】
また、半導体チップ２０の搭載位置のばらつきが低減されるため、相対的に面積の小さい第３ランド４３（図１Ｂ、図１Ｃ）を小さくすることができる。第１実施例では、平面視における第３ランド４３の面積を、第３バンプ２３の面積とほぼ等しくしている。第３ランド４３を小さくすることにより、第３ランド４３の狭ピッチ化を図ることが可能になる。または、２つの第３ランド４３の間に配線等を配置することが可能になる。
【００３７】
また、第１実施例では、平面視において第１ランド４１に、第１バンプ２１と重ならない領域が確保されている。第１バンプ２１の上面に載せられたハンダ２５（図２Ａ）のうち過剰なハンダが、第１ランド４１の上面のうち第１バンプ２１と重ならない領域を覆う。このため、過剰なハンダが予期しない領域に流動して、短絡故障等が発生することを抑制できるという効果が得られる。さらに、図２Ａに示したように実装前において第１バンプ２１の上面のハンダ２５と第３バンプ２３の上面のハンダ２７との高さに差が生じていたが、実装後の状態においてハンダ２５とハンダ２７との高さを揃えることができる。
【００３８】
さらに、第１実施例では、図１Ｃにおいて第２バンプ２２のｙ軸の正の側の縁が、第２ランド４２の縁に、平面視において重なっている。このため、自己整合効果により、実装基板４０に対する半導体チップ２０のｙ軸の正の側への位置ずれが抑制される。このため、第１バンプ２１と第１ランド４１との自己整合効果のみにより位置合わせする場合と比べて、位置ずれを抑制する効果が高まる。
【００３９】
さらに、第１実施例では、複数の第１バンプ２１が共通の１つの第１ランド４１に接続される。このため、複数の第１バンプ２１に対して個々にランドを設ける場合と比べて、第１ランド４１が大きくなる。第１ランド４１は、出力段トランジスタ５２（図３）のエミッタに接続され、グランド導体として機能する。第１ランド４１が大きくなることにより、グランドを強化することができる。さらに、第１バンプ２１は、出力段トランジスタ５２からの放熱経路としても機能する。第１ランド４１から実装基板４０の反対側の表面まで達して放熱経路として機能する複数のビア導体が設けられる。第１ランド４１が大きくなることにより、放熱経路として機能するビア導体の本数を多くすることができる。その結果、出力段トランジスタ５２から効率よく放熱することが可能になる。
【００４０】
図２Ｃに示した断面において、両端の第１バンプ２１の外側の縁と、第１ランド４１の両端の縁とにおいて、自己整合効果が発現している。自己整合効果が発現している箇所においては、ハンダ２５の表面の傾斜が、他の領域の表面の傾斜より急峻になる。図１Ｃにおいて、第１バンプ２１の縁と、第１ランド４１の縁とが平面視において重なっている箇所においては、ハンダ２５の表面の傾斜が、他の領域の表面の傾斜より急峻である。このように、ハンダの表面の傾斜角が急峻である箇所において、自己整合効果が発現していると考えられる。例えば、両端の第１バンプ２１の両側において、ハンダ２５の断面形状が左右非対称になっている。左右非対称の表面のうち傾斜が急峻になっている方の縁において、自己整合効果が発現される。
【００４１】
次に、第１実施例の変形例について説明する。
第１実施例では、図１Ｃに示した第１バンプ２１の間隔Ｌ１と、第１ランド４１の長さＬ２とが等しい。ここで、「等しい」とは、第１実施例において説明したように、製造プロセス上のばらつきに起因する許容範囲内の寸法誤差が生じている場合を含んでいる。例えば、間隔Ｌ１と長さＬ２との差が２０μｍ以下であれば、自己整合効果による十分な位置ずれ防止効果が得られる。また、間隔Ｌ１と長さＬ２との差が、実装基板４０の実装面に設けられているランドのうち最も小さなランドの最小包含円の直径の２５％以下であれば、十分な位置ずれ防止効果が得られる。
【００４２】
第１実施例では、第１バンプ２１、第２バンプ２２、及び第３バンプ２３をＣｕピラーバンプ構造としたが、その他の構造のバンプを用いてもよい。
【００４３】
次に、図４Ａ及び図４Ｂを参照して、ランドの定義について説明する。図１Ｂでは、第１ランド４１、第２ランド４２、及び第３ランド４３を閉じた外周線で囲んで示しているが、ランドから同一層内で配線が引き出されている場合がある。
【００４４】
図４Ａは、第２ランド４２及び第２ランド４２から引き出されている配線４５のレイアウトを示す図である。図４Ｂは、図４Ａの一点鎖線４Ｂ−４Ｂにおける断面図である。第２ランド４２と配線４５とが、同一の導体パターンで形成されている。配線４５は保護膜４４で覆われており、第２ランド４２は露出している。
【００４５】
導体パターンの縁のうち保護膜４４で覆われていない部分４２Ａは、第２ランド４２の縁ということができる。第２ランド４２と配線４５との接続箇所においては、保護膜４４の縁４４Ａを第２ランド４２の縁と考えればよい。保護膜４４の縁４４Ａも、半導体チップ２０を実装基板４０に実装するときに自己整合効果を発現する場合がある。
【００４６】
次に、図５を参照して第１実施例の変形例による半導体装置について説明する。
図５は、第１実施例の変形例による半導体装置の半導体チップ２０側のバンプと実装基板４０側のランドとの位置関係を示す図である。第１実施例では、複数の第１バンプ２１の長さがほぼ揃っている。これに対し、本変形例では、複数の第１バンプ２１の長さが揃っていない。例えば、相対的に短い第１バンプ２１と、相対的に長い第１バンプ２１との２種類の第１バンプ２１が配置されている。
【００４７】
第１ランド４１のｙ軸方向の寸法が、第１バンプ２１の長さに応じて変化している。このため、長さの異なる第１バンプ２１のいずれにおいても、そのｙ軸方向の端部が第１ランド４１の縁と平面視において重なっている。従って、第１バンプ２１のそれぞれについて、ｙ軸方向に関する自己整合効果が発現する。その結果、第１実施例と同様に、実装基板４０に対する半導体チップ２０の位置ずれを抑制することができる。
【００４８】
［第２実施例］
次に、図６を参照して第２実施例による半導体装置について説明する。以下、図１Ａから図３までの図面に示した第１実施例による半導体装置と共通の構成については説明を省略する。
【００４９】
図６は、第２実施例による半導体装置の半導体チップ２０側のバンプと実装基板４０側のランドとの位置関係を示す図である。第１実施例では、複数の第１バンプ２１（図１Ｃ）が１つの第１ランド４１に接続されている。これに対し、第２実施例では、第１ランド４１が複数個設けられており、第１バンプ２１は、いずれかの第１ランド４１に接続される。複数の第１ランド４１の各々には、複数の第１バンプ２１が接続される。
【００５０】
１つの第１ランド４１と、それに接続されている複数の第１バンプ２１とに着目すると、両者の位置関係は第１実施例の場合と同一である。すなわち、複数の第１ランド４１の各々について、ｙ軸方向に平行な縁が、いずれかの第１バンプ２１のｙ軸方向に平行な縁と平面視において重なる。このため、複数の第１ランド４１の各々のｙ軸方向に平行な縁において、ｘ軸方向に関する自己整合効果が発現する。
【００５１】
次に、第２実施例の優れた効果について説明する。第２実施例では、第１実施例と比べて、ｘ軸方向に関する自己整合効果を発現する縁の合計の長さが長い。このため、ｘ軸方向に関する自己整合効果が強くなり、実装基板４０に対する半導体チップ２０のｘ軸方向の位置ずれがより生じにくくなるという優れた効果が得られる。
【００５２】
［第３実施例］
次に、図７を参照して第３実施例による半導体装置について説明する。以下、図６に示した第２実施例による半導体装置と共通の構成については説明を省略する。
【００５３】
図７は、第３実施例による半導体装置の半導体チップ２０側のバンプと実装基板４０側のランドとの位置関係を示す図である。第２実施例では、第１ランド４１の平面形状が角丸長方形である。第３実施例では、第１ランド４１が、角丸長方形のｘ軸に平行な辺の中央部分を内側に向かって窪ませた平面形状を有する。言い換えると、第１ランド４１は、平面視において、自己に接続されている複数の第１バンプ２１のうち隣り合う２つの第１バンプ２１のｙ軸方向の対応する端部同士を接続する直線よりも第１ランド４１の内側に向かって窪んだ縁を有する。
【００５４】
次に、第３実施例の優れた効果について説明する。
第１ランド４１の窪んだ縁の窪み部分の幅と奥行きの寸法とを変えることにより、第１ランド４１のｙ軸に平行な縁と第１バンプ２１のｙ軸に平行な縁とが、平面視において重なった状態を維持しながら、第１ランド４１の面積を調整することができる。第１ランド４１の面積は、第１バンプ２１の上面に載せられたハンダ２５（図２Ａ）のうち過剰なハンダの体積に応じて調整することが好ましい。第３実施例では、過剰なハンダの体積に応じて、第１ランド４１の面積を調整することができる。
【００５５】
［第４実施例］
次に、図８を参照して第４実施例による半導体装置について説明する。以下、図１Ａから図３までの図面に示した第１実施例による半導体装置と共通の構成については説明を省略する。
【００５６】
図８は、第４実施例による半導体装置の半導体チップ２０側のバンプと実装基板４０側のランドとの位置関係を示す図である。第１実施例では、第２バンプ２２（図１Ａ、図１Ｃ）の平面形状がｘ軸方向に長い角丸長方形である。これに対し、第４実施例では、第２バンプ２２の平面形状が円形である。第１実施例の角丸長方形の１つの第２バンプ２２に対して、第４実施例では、３個の円形の第２バンプ２２が設けられている。３個の第２バンプ２２が、１つの第２ランド４２に接続される。
【００５７】
次に、第４実施例の優れた効果について説明する。
第４実施例においても、複数の第１バンプ２１と１つの第１ランド４１とにより、十分な自己整合効果が得られる。このため、実装基板４０に対する半導体チップ２０の位置ずれを抑制することができる。
【００５８】
［第５実施例］
次に、図９Ａを参照して第５実施例による半導体装置について説明する。以下、図６に示した第２実施例による半導体装置と共通の構成については説明を省略する。
【００５９】
図９Ａは、第５実施例による半導体装置の半導体チップ２０側のバンプと実装基板４０側のランドとの位置関係を示す図である。第２実施例では、第１ランド４１（図６）の平面形状が角丸長方形である。これに対し、第５実施例では、第１ランド４１が、角丸長方形のｙ軸に平行な一方の辺を外側に向かって円弧状に膨らませた平面形状を有する。一方の第１ランド４１においては、ｘ軸の正の側の縁が外側に向かって円弧状に湾曲しており、他方の第１ランド４１においては、ｘ軸の負の側の縁が外側に向かって円弧状に湾曲している。第２バンプ２２は、第４実施例（図８）の場合と同様に、円形の平面形状を有する。
【００６０】
次に、第５実施例の優れた効果について説明する。
第５実施例では、複数の第１ランド４１の各々のｙ軸に平行な湾曲していない縁が、第１バンプ２１の縁と平面視において重なっている。一つの第１ランド４１においては、ｘ軸の正の側の縁が第１バンプ２１の縁と重なり、他の一つの第１ランド４１においては、ｘ軸の負の側の縁が第１バンプの縁と重なっている。このため、第５実施例においても、ｘ軸方向に関して自己整合効果が発現される。
【００６１】
また、第１ランド４１の円弧状の縁に対応する位置に配置される第１バンプ２１が第１ランド４１の外側に向かってｘ軸方向に変位すると、平面視において第１バンプ２１の両端が第１ランド４１の外側にはみ出てしまう。このため、第１ランド４１の円弧状の縁においても、ある程度の自己整合効果が発現される。その結果、全体として、より強い自己整合効果が発現することとなり、実装基板４０に対する半導体チップ２０の位置ずれを抑制する効果が大きくなる。
【００６２】
第５実施例においては、第１ランド４１の面積が、第２実施例における第１ランド４１（図６）の面積より大きい。このため、第２実施例の構成では、過剰なハンダの体積との関係で第１ランド４１の面積が不足する場合に、第５実施例の構成を採用することが有効である。
【００６３】
さらに、第５実施例では、図６に示した第２実施例による半導体装置と比べて、第１ランド４１から実装基板４０（図２Ｃ）の反対側の表面まで達して放熱経路として機能する複数のビア導体の本数を増やすことができる。その結果、放熱効率を高めることが可能になる。
【００６４】
次に、図９Ｂを参照して、第５実施例の変形例について説明する。
図９Ｂは、第５実施例の変形例による半導体装置の半導体チップ２０側のバンプと実装基板４０側のランドとの位置関係を示す図である。第５実施例では、第１ランド４１の平面形状が、角丸長方形の１つの縁を外側に向かって円弧状に湾曲させた形状である。これに対し、図９Ｂに示した変形例では、第１ランド４１が、角丸長方形の一つの辺を、外側に向かって三角形状に膨らませた形状を有する。本変形例でも、第５実施例と同様の優れた効果が得られる。
【００６５】
［第６実施例］
次に、図１０を参照して第６実施例による半導体装置について説明する。以下、図１Ａから図３までの図面に示した第１実施例による半導体装置と共通の構成については説明を省略する。
【００６６】
図１０は、第６実施例による半導体装置の半導体チップ２０側のバンプと実装基板４０側のランドとの位置関係を示す図である。第１実施例（図１Ｃ）では、複数の第１バンプ２１が１つの共通の第１ランド４１に接続されている。これに対し、第６実施例では、複数の第１バンプ２１が、それぞれ複数の第１ランド４１に接続されている。第１バンプ２１と第１ランド４１とは、１対１の対応関係を持つ。第２バンプ２２は、第４実施例（図８）の場合と同様に、円形の平面形状を持つ。
【００６７】
複数の第１ランド４１の各々の平面形状は、ｙ軸方向に長い角丸長方形である。第１ランド４１の各々の長さ（ｙ軸方向の寸法）は、第１バンプ２１の長さ（ｙ軸方向の寸法）と等しい。第１ランド４１の幅（ｘ軸方向の寸法）は、第１バンプ２１の幅（ｘ軸方向の寸法）より大きい。
【００６８】
相互に接続されている第１バンプ２１と第１ランド４１との組の一部の組においては、第１バンプ２１のｙ軸方向に平行な縁及び第１ランド４１のｙ軸に平行な縁のうちｘ軸の正の側の縁同士が平面視において重なっている。残りの第１バンプ２１と第１ランド４１との組においては、ｘ軸の負の側の縁同士が平面視において重なっている。
【００６９】
次に、第６実施例の優れた効果について説明する。第６実施例においても、第１実施例と同様に、第１ランド４１のｙ軸方向に平行な縁と、それに重なる第１バンプ２１のｙ軸方向に平行な縁とにより、ｘ軸方向に関して自己整合効果が発現する。さらに、第１ランド４１の長さと、第１バンプ２１の長さとが等しいため、ｙ軸方向に関しても自己整合効果が発現する。このため、実装基板４０に対する半導体チップ２０の位置ずれを抑制することができる。
【００７０】
次に、第６実施例の変形例について説明する。第６実施例では、第１ランド４１のｙ軸方向に平行な縁の一方と、第１バンプ２１のｙ軸方向に平行な縁の一方とが平面視において重ねられているが、両者を必ずしも重ねる必要はない。変形例では、第１バンプ２１が、平面視において自己に接続されている第１ランド４１に対してｘ軸方向に偏って配置されている。言い換えると、第１バンプ２１の幾何中心が、第１ランド４１の幾何中心に対してｘ軸方向にずれている。さらに、平面視において、複数の第１バンプ２１のうち一部の第１バンプ２１と、他の一部の第１バンプ２１とは、自己に接続された第１ランド４１に対して相互に反対向きに偏って配置されている。
【００７１】
本変形例においては、半導体チップ２０を実装基板４０に実装する際に、第１バンプ２１のｙ軸に平行な縁が、自己に接続される第１ランド４１のｙ軸に平行な縁の位置までｘ軸方向にずれると、自己整合効果が発現する。自己整合効果が発現するまでのずれ量は、第１バンプ２１が第１ランド４１の中心に配置される場合と比べて小さい。このため、実装基板４０に対する半導体チップ２０のずれ量を抑制することができる。
【００７２】
［第７実施例］
次に、図１１Ａを参照して第７実施例による半導体装置について説明する。以下、図１０に示した第６実施例による半導体装置と共通の構成については説明を省略する。
【００７３】
図１１Ａは、第７実施例による半導体装置の半導体チップ２０側のバンプと実装基板４０側のランドとの位置関係を示す図である。第６実施例では第１ランド４１の平面形状が角丸長方形である。これに対し、第７実施例では、第１ランド４１が、第１バンプ２１と同一形状の角丸長方形のｙ軸に平行な一方の辺を、外側に向かって円弧状に湾曲させた平面形状を持つ。第１ランド４１の湾曲していない方の縁は、自己に接続されている第１バンプ２１の縁と平面視において重なっている。複数の第１ランド４１のうち一部の第１ランド４１においては、ｘ軸の正の側の縁が第１バンプ２１の縁に重なっており、残りの第１ランド４１においては、ｘ軸の負の側の縁が第１バンプ２１の縁に重なっている。
【００７４】
次に、第７実施例の優れた効果について説明する。
第７実施例においても、第６実施例と同様に、第１ランド４１のｙ軸方向に平行な一方の縁と、それに重なる第１バンプ２１の縁とにより、ｘ軸方向に関して自己整合効果が発現する。また、第７実施例においては、第１ランド４１の円弧状の縁においても、第５実施例（図９Ａ）と同様に、ある程度の自己整合効果が発現する。このため、第６実施例（図１０）と比べて、より強い自己整合効果が発現する。その結果、実装基板４０に対する半導体チップ２０の位置ずれを抑制する効果が大きくなる 。
【００７５】
次に、図１１Ｂを参照して、第７実施例の変形例による半導体装置について説明する。
図１１Ｂは、第７実施例の変形例による半導体装置の半導体チップ２０側のバンプと実装基板４０側のランドとの位置関係を示す図である。本変形例では、第１ランド４１が、第１バンプ２１と同一形状の角丸長方形のｙ軸に平行な一方の辺を円弧状に湾曲させる代わりに、その中央部分から外側に向かって突出させた突出部を含む。これにより、第１ランド４１はＴ字状の平面形状を持つ。
【００７６】
図１１Ｂに示した変形例では、第１ランド４１のｙ軸に平行な縁のうち突出部が設けられていない縁が、第１バンプ２１の縁と平面視において重なり、突出部が設けられている方の縁も、その一部分において第１バンプ２１の縁と平面視において重なる。このため、第７実施例と比べて、より強い自己整合効果が発現する。
【００７７】
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００７８】
２０  半導体チップ
２１  第１バンプ
２２  第２バンプ
２３  第３バンプ
２５、２６、２７  ハンダ
２８、２９  バンプ
４０  実装基板
４１  第１ランド
４２  第２ランド
４２Ａ  第２ランドの縁のうち保護膜と重なっていない部分
４３  第３ランド
４４  保護膜
４４Ａ  保護膜の縁
４５  配線
５１  初段トタンジスタ
５２  出力段トランジスタ
５３、５４  マッチング回路
【図１】
2020061406.tif 000003
【図２】
2020061406.tif 000004
【図３】
2020061406.tif 000005
【図４】
2020061406.tif 000006
【図５】
2020061406.tif 000007
【図６】
2020061406.tif 000008
【図７】
2020061406.tif 000009
【図８】
2020061406.tif 000010
【図９】
2020061406.tif 000011
【図１０】
2020061406.tif 000012
【図１１】
2020061406.tif 000013