(57)【要約】      （修正有）【課題】ＳＤＲ装置のデジタル信号処理部の内部回路を目的とする回路ブロックに迅速かつ生産性よく開発、設計変更し、編成可能にする技術を提供する。【解決手段】デジタル信号処理部は、ソフトウェア無線（ＳＤＲ）装置に実装され、予め入力側回路モジュール群のそれぞれを複数の入力バス１６に個別に接続するとともに、複数の入力バスに直交して格子状に配置される複数の出力バス１８に出力側回路モジュール群のそれぞれを個別に接続しておき、ソフトウェアで接続スイッチを制御して入力側回路モジュールと出力側回路モジュールとを目的とする内部回路の構成に合わせて接続する。【選択図】図３
2020022124.tif 000002
【特許請求の範囲】
【請求項１】
ソフトウェア無線装置に実装され、内部回路を編成可能なデジタル信号処理部であって、
プログラマブル・ロジック・デバイス及びソフトウェアにより外部から制御可能な１又は２以上の接続スイッチを含み、
前記プログラマブル・ロジック・デバイスは、入力側回路モジュール群及び出力側回路モジュール群のそれぞれと、それぞれ複数が格子状に交差するように配置された入力バス及び出力バスとを有し、予め前記入力側回路モジュール群のそれぞれは前記各入力バスに、また前記出力側回路モジュール群のそれぞれは前記各出力バスにそれぞれ個別に接続されるように構成されており、
前記接続スイッチは、目的とする内部回路の互いに接続されるべき前記各入力側回路モジュールが接続された入力バスと前記各出力側回路モジュールが接続された出力バスとをこれらの交差位置において接続するように構成されてなることを特徴とするデジタル信号処理部。
【請求項２】
前記プログラマブル・ロジック・デバイスはＦＰＧＡである請求項１に記載のデジタル信号処理部。
【請求項３】
前記プログラマブル・ロジック・デバイスは、その入出力端に入出力信号のパラレル／シリアル変換器を備えてなる請求項１又は２に記載のデジタル信号処理部。
【請求項４】
前記接続スイッチはバススイッチである請求項１〜３のいずれか１項に記載のデジタル信号処理部。
【請求項５】
請求項１〜４のいずれか１項に記載のデジタル信号処理部が実装されてなることを特徴とするソフトウェア無線装置。
【請求項６】
ソフトウェア無線装置に実装されるデジタル信号処理部において、目的とする無線通信方式の機能に応じて内部回路を編成する方法であって、
前記デジタル信号処理部は、プログラマブル・ロジック・デバイス及びソフトウェアによって外部から制御可能な１又は２以上の接続スイッチを含み、
当該プログラマブル・ロジック・デバイスは、入力側回路モジュール群及び出力側回路モジュール群と、それぞれ複数が格子状に交差するように配置された入力バス及び出力バスとを有し、予め前記入力側回路モジュール群のそれぞれは前記各入力バスに、また前記出力側回路モジュール群のそれぞれは前記各出力バスにそれぞれ個別に接続されて構成されており、
目的とする内部回路において互いに接続されるべき前記各入力側回路モジュール接続された入力バスと前記各出力側回路モジュールが接続された出力バスとをこれらの交差位置において、前記接続スイッチにより接続することを特徴とするデジタル信号処理部における内部回路の編成方法。
【請求項７】
前記プログラマブル・ロジック・デバイスは、ＦＰＧＡである請求項６に記載のデジタル信号処理部の編成方法。
【請求項８】
前記プログラマブル・ロジック・デバイスは、さらにその入出力端に入出力信号のパラレル／シリアル変換器を備えてなる請求項６又は７に記載のデジタル信号処理部の編成方法。
【請求項９】
前記接続スイッチはバススイッチである請求項６〜８のいずれか１項に記載のデジタル信号処理部の編成方法。
【請求項１０】
請求項６〜９のいずれか１項に記載のデジタル信号処理部の編成方法を当該デジタル信号処理部に実行させるためのソフトウェア。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号処理部及びこれを実装したソフトウェア無線（Software Defined Radio。以下、ＳＤＲという。）装置、並びに当該デジタル信号処理部を編成する方法に関する。
【背景技術】
【０００２】
図１は、一般的なＳＤＲ装置の一例を示すブロック図である。この図に示すように、ＳＤＲ装置１は、アンテナ２、高周波増幅器、周波数変換器、プログラマブル発振器などからなる高周波部３、アナログ／デジタル（Ａ／Ｄ）変換部（又はデジタル／アナログ（Ｄ／Ａ）変換部）４及びデジタル信号処理部５などのハードウェアを共通とし、フィルタ、変復調、同期などの無線機能を実現するソフトウェア６を書換えることにより変調方式、送受信周波数、帯域幅、伝送速度などの無線仕様を必要に応じて変更可能とするものであり、前記のような共通するハードウェアを備えた１つの装置で、複数の通信方式や信号処理機能に対応する高い柔軟性を備えるという特徴を有する。
【０００３】
最近では、ＳＤＲ装置において高速処理が必要な部分（主にデジタル信号処理部）には、ソフトウェア書換えではなく、ＦＰＧＡ（Field-Programmable Gate Array）、ＤＳＰ（Digital Signal Processor）、ＭＰＵ、ＲＣＰ（Re-configurable Processor）などのプログラマブル・ロジック・デバイス（本明細書においては、単にＰＬＤということがある。）がハードウェアとして採用されるのが一般的となっている。例えばＦＰＧＡをデジタル信号処理部のハードウェアとして用いる場合、ハードウェア記述言語を用いて設計し、各々の無線通信プロトコルに特化した内部回路のデータを用意し，そのデータを入れ換えることで、無線仕様を必要に応じて変更することができる。このように設計した内部回路は、用途が異なっても若干のパラメータ変更で異なる無線仕様にて再利用可能なことが多い。
【０００４】
また、回路ブロックを構成する機能のそれぞれをモジュール化すること（以下、モジュール化されたそれぞれを回路モジュールという。）も行われている。例えば、特許文献１は、回路モジュール自体を読み出し並び替えることで、目的とする無線通信方式の機能を実現する回路ブロックを構成する技術を開示する。このように、各回路モジュールの配置やその接続を変更し、必要に応じてパラメータを変更することで、ＳＤＲ装置の構成をほとんどの無線装置が備える機能に変更できるので、生産性を著しく向上できる。例えば、デジタル信号処理部５のＰＬＤ上にて設計された回路ブロックの一例を図２に示す。この図に示す回路ブロックの例では、Ａ／Ｄコンバータ１０及び信号発生器１１の出力がそれぞれ乗算器１２に入力され、乗算器１２の出力信号がＣＩＣフィルター１３に入力され、その出力信号が自乗回路１４に入力され、そこから出力される（不図示）ように構成されている。Ａ／Ｄコンバータ１０には、例えば高周波部２などからの出力信号が入力される。
【０００５】
しかしながら、ＰＬＤは、開発時に種々の実験や検証を行いつつ、ハードウェア記述言語（ＨＤＬ又はＶＨＤＬ）を用いてコンパイル、デバッグを繰り返す必要があるが、この作業には通常、多くの時間を要する。そのため、ソフトウェア書換えの場合と異なり、開発業務上の生産性がソフトウェアの場合よりも大きく劣る傾向にある。また、まだまだハードウェア記述言語を扱える技術者が少ないという課題もある。
【０００６】
また、ＰＬＤ上で設計された内部回路は容易に変更できない点も課題となる。内部回路を変更するためには、ＶＨＤＬなどの記述言語を使って再度設計、コンフィグレーションするか、又は予め幾通りかの回路ブロック（内部回路）を作成しておいてメモリに格納し、別の必要な回路ブロックに入れ替えるなどの作業を要する。いずれの方法によっても、迅速な設計変更には対応できないだけでなく、特に後者の場合には、予めメモリに格納した回路ブロック以外には対応できないという問題もある。また例えば、ＰＬＤとしてＦＰＧＡを用いる場合、ＦＰＧＡ内の回路ブロック（内部回路）変更は設計時間やコンパイル時間がかかる上に、各回路モジュール間のクロックや授受されるデータのタイミング調整なども必要で、容易には変更できない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表２０１０−５３１５５６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、前記事情に鑑み、ＳＤＲ装置に実装される構成要素として、ソフトウェア制御によって目的とする回路ブロックを内部回路として迅速かつ生産性よく開発し、設計変更可能なデジタル信号処理部及びこれを実装するＳＤＲ装置、並びにデジタル信号処理部における内部回路の編成方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的は、本発明の一局面によれば、ソフトウェア無線装置に実装され、内部回路を編成可能なデジタル信号処理部であって、プログラマブル・ロジック・デバイス（ＰＬＤ）及びソフトウェアにより外部から制御可能な１又は２以上の接続スイッチを含み、前記ＰＬＤは、入力側回路モジュール群及び出力側回路モジュール群のそれぞれと、それぞれ複数が格子状に交差するように配置された入力バス及び出力バスとを有し、予め前記入力側回路モジュール群のそれぞれは前記各入力バスに、また前記出力側回路モジュール群のそれぞれは前記各出力バスにそれぞれ個別に接続されるように構成されており、前記接続スイッチは、目的とする内部回路の互いに接続されるべき前記各入力側回路モジュールが接続された入力バスと前記各出力側回路モジュールが接続された出力バスとをこれらの交差位置において接続するように構成されてなることを特徴とするデジタル信号処理部によって達成される。
【００１０】
前記目的はまた、本発明の別の局面によれば、ソフトウェア無線装置に実装されるデジタル信号処理部において、目的とする無線通信方式の機能に応じて内部回路を編成する方法であって、
前記デジタル信号処理部は、プログラマブル・ロジック・デバイス（ＰＬＤ）及びソフトウェアによって外部から制御可能な１又は２以上の接続スイッチを含み、当該ＰＬＤは、入力側回路モジュール群及び出力側回路モジュール群と、それぞれ複数が格子状に交差するように配置された入力バス及び出力バスとを有し、予め前記入力側回路モジュール群のそれぞれは前記各入力バスに、また前記出力側回路モジュール群のそれぞれは前記各出力バスにそれぞれ個別に接続されて構成されており、目的とする内部回路において互いに接続されるべき前記各入力側回路モジュール接続された入力バスと前記各出力側回路モジュールが接続された出力バスとをこれらの交差位置において、前記接続スイッチにより接続することを特徴とするデジタル信号処理部における内部回路の再編成方法によって達成される。
【００１１】
前記目的はまた、本発明のさらに別の局面によれば、前記デジタル信号処理部の編成方法を当該デジタル信号処理部に実行させるためのソフトウェアによって達成される。
【発明の効果】
【００１２】
本発明のデジタル信号処理部及びその内部回路の編成方法は、プログラマブル・ロジック・デバイス（ＰＬＤ）において予め入力側回路モジュール群のそれぞれを複数の入力バスに個別に接続するとともに、前記複数の入力バスに直交して格子状に配置される複数の出力バスに出力側回路モジュール群のそれぞれを個別に接続しておき、ソフトウェアで接続スイッチを制御して入力側回路モジュールと出力側回路モジュールとを目的とする内部回路の構成に合わせて接続するように構成したので、目的の内部回路を容易に生産性よく開発でき、デジタル信号処理部の迅速な設計変更が可能となる。また、ユーザーは、工数のかかる煩わしいタイミング調整などを行う必要がなく、目的とする回路ブロックの構成に合わせて回路モジュールの接続だけを行うことで、瞬時に回路ブロックの構築が可能となるので、設計時間や工数の大幅な削減が図られる。
【図面の簡単な説明】
【００１３】
【図１】ＳＤＲ装置の一般的な構成を示すブロック図である。
【図２】デジタル信号処理部に設計定義される回路ブロックの一般的な構成の一例を示す図である。
【図３】本発明のデジタル信号処理部における内部回路及びその編成方法を説明する図である。
【図４】本発明のデジタル信号処理部の改良例を説明する図である。
【発明を実施するための形態】
【００１４】
まず、本発明のデジタル信号処理部の構成について説明する。本発明のデジタル信号処理部は、ソフトウェア無線装置に実装されるプログラムマブル・ロジック・デバイス（ＰＬＤ）と、１又は２以上の接続スイッチとを含んでいる。ＰＬＤとしては、例えばＦＰＧＡが好適に使用できるが、このＦＰＧＡに限定されるわけではなく、以下のような構成を具備するものであれば、ＦＰＧＡと同様に使用できる。
【００１５】
ＰＬＤは、入力バスと出力バスとが例えば任意の角度にて（例えば直角に）格子状に交差するように配置された入出力バスを有している。このような入出力バスとしては、例えばＦＰＧＡが内部配線として備えるものが好適に使用できる。
【００１６】
ＰＬＤはまた、その内部又は外部にメモリ（不図示）を備える。後者の場合、外部のメモリとＰＬＤとはバスラインで接続され、両者間でデータの授受が可能なように構成される。このメモリには、デジタル信号処理部における信号処理機能を実現する複数の回路モジュール群が格納されている。ここで、格納されるそれぞれの回路モジュールは、十分に検証、デバッグされ、入出力が規格化されたものである。より好ましくは、各回路モジュールの間におけるクロック及び授受されるデータのタイミングを予め十分に調整されているのがよい。また、十分な検証、デバッグの上で新たに回路モジュールが新設又は改良されることもある。その場合には、VHＤＬなどの記述言語その他のソフトウェアによってこの新設され又は改良された回路モジュールを追加的に当該メモリに格納することができる。
【００１７】
格納されている回路モジュール群はいずれも、少なくとも入力バス接続用（以下、入力側回路モジュールという。）か出力バス接続用（以下、出力用回路モジュールという。）かの特性を備えている。そして、ＰＬＤ内では、この特性により、予めメモリ内のこれら入力側回路モジュールが入力バスに、また出力側回路モジュールが出力バスにそれぞれ個別に接続された状態に構成されている。入力側、出力側のいずれの回路モジュールも適宜重複して配置可能であり、また入力、出力の双方の特性を備えた回路モジュールについては、入力側回路モジュール群及び出力側回路モジュール群の双方に１又は２以上配置することもできる。このような構成は、前記のＶＨＤＬなどの記述言語その他のソフトウェアによるプログラミングによって構築できる。
【００１８】
接続スイッチは、入出力バスのそれぞれの交差位置において、外部からのソフトウェア制御により任意の入力バスと出力バスとを接続又は切り離し可能に配置されるように構成されている。接続スイッチは、このような構成を備えていれば特に制限なく従来公知の各種デバイスを使用できるが、好ましくは、メモリによって接続、切り離しの状態が保持されるバススイッチを用いるのがよい。また、ソフトウェアとしては、外部から接続スイッチの接続、切り離しの制御が可能であり、これにより前記デジタル信号処理部の編成方法を当該デジタル信号処理部に実行させることができるものが使用できる。
【００１９】
以上説明した構成を備える本発明のデジタル信号処理部を図１に示すようなＳＤＲ装置に実装することで、容易かつ迅速に内部回路を編成し、目的とする無線通信方式を当該ＳＤＲ装置に実現させることができる。
【００２０】
さらに、本発明のデジタル信号処理部においては、ＰＬＤの入出力バスにおける入出力端のそれぞれに入出力信号のパラレル／シリアル変換器を設け、内部のパラレル伝送をシリアル伝送に変換することができる。これにより、任意のＰＬＤが外部の他のＰＬＤとの間で効率よく接続することができるようになり、ＳＤＲ装置自体の拡張性を著しく向上させることができる。
【００２１】
次に、図３及び図４を参照して、本発明のデジタル信号処理部の一実施形態について具体的に説明する。図３は、本実施形態の一具体例として、Ａ／Ｄコンバータ１０、信号発生器１１、乗算器１２、ＣＩＣフィルタ１３、自乗回路１４からなる図２に示す回路ブロックと同一の構成の内部回路を編成したデジタル信号処理部を示している。この図に示す例では、入力側回路モジュールとして、乗算器１２３、１２４、ＣＩＣフィルタ１３２、１３３、自乗回路１４が配置され、出力側回路モジュール群として、Ａ／Ｄコンバータ１０、信号発生器１１１、１１２、乗算器１２１、１２２及びＣＩＣフィルタ１３１が配置されている。なお、前記の信号発生器１１１、１１２、乗算器１２１、１２２、１２３、１２４、ＣＩＣフィルタ１３１、１３２、１３３はそれぞれ同一又はタイミングなどを調整した同種の複数の回路モジュールを指している。また、図３は、図２に示す回路ブロックを構築するのに必要な回路モジュールを主に図示するにとどまるが、本発明においては、このような回路モジュールのみに限定されず、公知の各種回路モジュールを配置できる。また、配置される回路モジュール群の数は、ハードウェアとしてのＰＬＤの集積度やメモリ容量などを考慮して適宜決定できる。
【００２２】
そして、入力側回路モジュールのそれぞれ（１２３、１２４、１３２、１３３、１４）は、図３に示すように、入力バス１６、１６、１６、・・・に、また出力側回路モジュールのそれぞれ（１０、１１１、１１２、１２１、１２２、１３１）は、出力バス１８、１８、１８、・・・にそれぞれ個別に接続されている。その結果、入力側回路モジュール群（１２３、１２４、１３２、１３３、１４）及び出力側回路モジュール群（１０、１１１、１１２、１２１、１２２、１３１）が格子状の入出力バス１６、１８の行列各方向に互いに直交するように配列されている。
【００２３】
図３において、入出力バス１６、１８の任意の交差位置において、目的とする図２の回路ブロックの結線構成に従い、配列された入力側及び出力側の各回路モジュールのうち、それぞれ互いに結線される入力側回路モジュールの入力バスと出力側回路モジュールの出力バスとを接続スイッチにより結線するように構成されている。なお、図３に示す例では、４つの接続スイッチを図示するが、接続スイッチ数はこれに限定されず、前記の通り入力バス１６と出力バス１８との交差位置のそれぞれに配置可能である。
【００２４】
本実施形態におけるデジタル信号処理部は、目的とする内部回路の構成に合わせて、互いに接続すべき入力側回路モジュール群及び出力側回路モジュール群を、これらのそれぞれが接続された入力バスと出力バスとを接続スイッチにより結線（接続）するように構成されている。図３に示す例では、互いに接続されるＡ／Ｄコンバータ１０の出力バス１８と乗算器１２３の入力バス１６、信号発生器１１１の出力バス１８と乗算器１２３の入力バス１６、乗算器１２１の出力バス１８とＣＩＣフィルタ１３２の入力バス１６、ＣＩＣフィルタ１３１の出力バス１８と自乗回路１４の入力バス１６とがそれぞれ外部からのソフトウェア制御に基づいて、接続スイッチ２０〜２３によってそれぞれ結線される。
【００２５】
かくして、ソフトウェア制御により、本発明のデジタル信号処理部における内部回路として目的とする回路ブロックの設計が完了する。このように、目的の内部回路を容易に生産性よく開発でき、迅速にデジタル信号処理部の迅速な設計変更、編成が可能となる。また、ユーザーは、工数のかかる煩わしいタイミング調整などを行う必要がなく、目的とする回路ブロックの構成に合わせて回路モジュールの接続だけを行うことで、瞬時に回路ブロックの編成が可能となるので、設計時間や工数の大幅な削減が図られる。そして、本発明のデジタル信号処理部を実装するＳＤＲ装置は、容易かつ迅速に編成でき、目的とする無線通信方式の実現を達成できる。
【００２６】
ＰＬＤの入出力バスには、図４に示すように、その入力端のそれぞれにパラレル／シリアル変換器２５、２５、・・・を、また出力端のそれぞれにパラレル／シリアル変換器２７、２７、・・・を設けて内部のパラレル伝送をシリアル伝送に変換することもできる。このようにＰＬＤの入出力端にパラレル／シリアル変換器２５、２７をそれぞれ設けることで、任意のＰＬＤを外部の他のＰＬＤとの間で効率よく接続できるようになり、ＳＤＲ装置自体の拡張性を著しく向上させることができる。
【００２７】
以上本発明の実施形態について説明したが、本発明は、添付図面に示した前記実施形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲の設計変更なども含まれることは言うまでもない。
【産業上の利用可能性】
【００２８】
本発明は、ソフトウェア無線システムの設計、検証や通信機器・無線通信機器の構築に適用できるだけでなく、通信システムに関する講義、実習など教育現場での教材としても適用可能である。
【符号の説明】
【００２９】
１  ＳＤＲ装置
２  アンテナ
３  高周波部
４  Ａ／Ｄ変換部（Ｄ／Ａ変換部）
５  デジタル信号処理部
６  ソフトウェア
１０  Ａ／Ｄコンバータ
１１、１１１〜１１２  信号発生器
１２、１２１〜１２４  乗算器
１３、１３１〜１３３  ＣＩＣフィルター
１４  自乗回路
１６  入力バス
１８  出力バス
２０〜２３  接続スイッチ
【図１】
2020022124.tif 000003
【図２】
2020022124.tif 000004
【図３】
2020022124.tif 000005
【図４】
2020022124.tif 000006