(57)【要約】【課題】準位が少なく、高い絶縁耐圧と高い誘電率を両立させたゲート酸化膜を有する窒化ガリウム系半導体装置、その使用方法およびその製造方法を提供する。【解決手段】２．２ｅＶ以上のバンドギャップを有する半導体層、ゲート電極、および半導体層とゲート電極との間に設けられた絶縁体層を備え、絶縁体層は半導体層に隣接する部分においてハフニウム、シリコンおよび酸素を含むアモルファスの第１の絶縁膜を少なくとも有し、ハフニウムの含有量はシリコンとハフニウムの和の含有量に対して５０原子％以上９０原子％以下とする。また、この半導体装置をパワーデバイスあるいは高周波デバイスとして使用する。また、２．２ｅＶ以上のバンドギャップを有する半導体層を準備する工程と前記絶縁体層を形成する工程とゲート電極を形成する工程により半導体装置を製造する。【選択図】図１
2020009884.tif 000002
【特許請求の範囲】
【請求項１】
２．２ｅＶ以上のバンドギャップを有する半導体層と、
ゲート電極と、
前記半導体層と前記ゲート電極との間に設けられた絶縁体層と
を備えた半導体装置であって、
前記絶縁体層は、前記半導体層に隣接する部分において、ハフニウム、シリコンおよび酸素を含むアモルファスの第１の絶縁膜を少なくとも有し、前記ハフニウムの含有量は前記シリコンと前記ハフニウムの和の含有量に対して５０原子％以上９０原子％以下である、半導体装置。
【請求項２】
前記半導体層は、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、硫化カドミウム（ＣｄＳ）、セレン化亜鉛（ＺｎＳｅ）、硫化亜鉛（ＺｎＳ）、酸化亜鉛（ＺｎＯ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド（Ｃ）の群から選ばれる何れか１以上である、請求項１記載の半導体装置。
【請求項３】
窒素とガリウムを含む半導体層と、
ゲート電極と、
前記半導体層と前記ゲート電極との間に設けられた絶縁体層と
を備えた半導体装置であって、
前記絶縁体層は、前記半導体層に隣接する部分において、ハフニウム、シリコンおよび酸素を含むアモルファスの第１の絶縁膜を少なくとも有し、前記ハフニウムの含有量は前記シリコンと前記ハフニウムの和の含有量に対して５０原子％以上９０原子％以下である、半導体装置。
【請求項４】
前記半導体層は、窒化ガリウムである、請求項３記載の半導体装置。
【請求項５】
前記ハフニウムの含有量は、前記シリコンと前記ハフニウムの和の含有量に対して６５原子％以上９０原子％以下である、請求項１から４の何れか一項に記載の半導体装置。
【請求項６】
前記第１の絶縁膜は、ハフニウム酸化膜とシリコン酸化膜が層状に積層された膜である、請求項１から５の何れか一項に記載の半導体装置。
【請求項７】
前記第１の絶縁膜の厚さは１．５ｎｍ以上１００ｎｍ以下である、請求項１から６の何れか一項に記載の半導体装置。
【請求項８】
前記絶縁体層が、前記ゲート電極と前記第１の絶縁膜との間に設けられた第２の絶縁膜を含み、前記第２の絶縁膜が、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スカンジウム（Ｓｃ）、希土類元素からなる元素の群から選択された少なくとも１つの元素の酸化物、窒化物、または酸窒化物を有する、請求項１から７の何れか一項に記載の半導体装置。
【請求項９】
前記ゲート電極が、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、多結晶シリコン（ｐｏｌｙ−Ｓｉ）からなる群から選択された少なくとも１つを有する、請求項１から８の何れか一項に記載の半導体装置。
【請求項１０】
請求項１から９の何れか一項に記載の半導体装置をパワーデバイスとして使用する、半導体装置の使用方法。
【請求項１１】
請求項１から９の何れか一項に記載の半導体装置を高周波デバイスとして使用する、半導体装置の使用方法。
【請求項１２】
請求項１から９の何れか一項に記載の半導体装置の製造方法であって、
前記半導体層を準備する半導体層準備工程と、
前記絶縁体層を形成する絶縁体形成工程と、
前記ゲート電極を形成するゲート電極形成工程と、を少なくとも有する半導体装置の製造方法。
【請求項１３】
前記絶縁体層形成工程は、原子層堆積法によって前記第１の絶縁膜を形成するステップを含む、請求項１２記載の半導体装置の製造方法。
【請求項１４】
前記絶縁体層形成工程は、化学気相成長法によって前記第１の絶縁膜を形成するステップを含む、請求項１２記載の半導体装置の製造方法。
【請求項１５】
前記絶縁体層形成工程は、スパッタリング法によって前記第１の絶縁膜を形成するステップを含む、請求項１２記載の半導体装置の製造方法。
【請求項１６】
前記第１の絶縁膜に含まれる前記ハフニウムの含有量が５０原子％以上９０原子％以下であって、前記絶縁体層形成工程の後に２００℃以上７００℃以下の熱処理を行うステップを含む、請求項１２から１５の何れか一項に記載の半導体装置の製造方法。
【請求項１７】
前記第１の絶縁膜に含まれる前記ハフニウムの含有量が５０原子％以上８０原子％以下であって、前記絶縁体層形成工程の後に２００℃以上８００℃以下の熱処理を行うステップを含む、請求項１２から１５の何れか一項に記載の半導体装置の製造方法。
【請求項１８】
前記第１の絶縁膜に含まれる前記ハフニウムの含有量が５０原子％以上７０原子％以下であって、前記絶縁体層形成工程の後に２００℃以上９００℃以下の熱処理を行うステップを含む、請求項１２から１５の何れか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の使用方法およびその半導体装置の製造方法に係り、特にゲート絶縁膜の誘電率が高く、かつ絶縁耐圧に優れる半導体装置、半導体装置の使用方法およびその半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、高パワーデバイスや高周波対応のパワーデバイスの需要が急激に高まっている。すでに高パワーデバイスはハイブリッド車や高効率電車のキーデバイスであり、高周波パワーデバイスはポスト５Ｇ世界を支えるキーエンジンと位置づけられている。このため、この高パワーデバイスの需要は今後も益々高まっていくものと考えられている。
【０００３】
高パワーデバイスや高周波のパワーデバイスでは、高電圧、高電界に適合し、高い絶縁耐圧が得られるように、バンドギャップの広い半導体（ワイドバンドギャップ半導体）が使用される。
特に、窒化ガリウム系の半導体は、その高い絶縁破壊電界強度、高い熱伝導率、高い電子飽和速度によって、高パワーデバイスや高周波のパワーデバイスとして注目されている。
【０００４】
例えば、ＧａＮ半導体の場合、そのバンドギャップは３．４ｅＶであり、ＳｉやＧａＡｓと比較して２倍以上の飽和電子速度（Ｖｓａｔ）と、Ｓｉの約１０倍、ＧａＡｓの約７．５倍の絶縁破壊電界強度（Ｅｃ）を有する。半導体を用いた高周波・高出力増幅器の性能を比較する指標としてよく用いられるＶｓａｔ・Ｅｃ／２πで表されるＪｏｈｎｓｏｎ指数で比較すると、ＧａＮは、Ｓｉと比較して約２７倍、ＧａＡｓと比較しても約１５倍の大きさであり、これらのことからＧａＮは圧倒的な優位性を有する高周波用半導体、高パワー用半導体と認識されている。
そして、窒化ガリウム系の半導体を用いた縦型パワーデバイス（特許文献１参照）、高周波用デバイス（特許文献２参照）であるＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の半導体装置が開発されている。
【０００５】
近年、窒化ガリウム系パワーデバイスのさらなる電気特性の向上を目指して、動作電圧が５００Ｖを超えるゲート絶縁膜の研究が盛んになされている。そこでは、ＳｉＯ２、ＳｉＮ、ＡｌＳｉＯｘ、Ａｌ２Ｏ３、ＨｆＯ２などの単層膜、およびＡｌ２Ｏ３／ＳｉＯ２、Ａｌ２Ｏ３／ＨｆＯ２などの積層膜が検討されている。
【０００６】
そこでは、ゲート絶縁耐圧とともに誘電率にも着目した検討が行われている。これは、ゲート絶縁膜の誘電率を高くできると、ゲート静電容量を大きくすることができて高速動作に寄与するとともに、同じゲート静電容量を得るためのゲート絶縁膜の物理的厚さを厚くすることができて、ゲート絶縁膜を通るトンネル電流を低減することができるためである。
しかしながら、現状の窒化ガリウム系を代表に、ワイドバンドギャップ半導体を用いたパワーデバイス、高周波デバイスでは、絶縁耐圧と高誘電率の両者を満たすゲート酸化膜は見出されていない。
【０００７】
他方、半導体層をシリコン（Ｓｉ）としたＭＯＳＦＥＴでは、近年、ゲート絶縁膜の誘電率を高める方法として、ハフニウムシリケート（ＨｆＳｉＯｘ）をゲート酸化膜とした半導体装置の研究が盛んになされている（非特許文献１参照）。この場合は、ゲート絶縁膜の厚さは５ｎｍ以下と薄く、１Ｖ以下の低電圧動作になっている。なお、Ｓｉのバンドギャップは１．１２ｅＶである。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１５−２３０７４号公報
【特許文献２】特開２０１２−１０９３４５号公報
【非特許文献】
【０００９】
【非特許文献１】低酸素社会の実現に向けた技術および経済・社会の定量的シナリオに基づくイノベーション政策立案のための提案書、技術開発編、「ＧａＮ系半導体デバイスの技術開発課題とその新しい応用の展望」、２０１７年３月、ＬＣＳ−ＦＹ２０１６−ＰＰ−０８、国立研究開発法人科学技術振興機構低酸素社会戦略センター
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、準位が少なく、高い絶縁耐圧と高い誘電率を両立させたゲート酸化膜を有する半導体装置およびその製造方法を提供することを目的とする。
特に、窒化ガリウム系半導体が本来もっている絶縁破壊電界強度（Ｅｃ）と高い飽和電子速度（Ｖｓａｔ）を活かしつつ、準位が少なく、高い絶縁耐圧と高い誘電率を両立させたゲート酸化膜を有する半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の構成を下記に示す。
（構成１）
２．２ｅＶ以上のバンドギャップを有する半導体層と、
ゲート電極と、
前記半導体層と前記ゲート電極との間に設けられた絶縁体層と
を備えた半導体装置であって、
前記絶縁体層は、前記半導体層に隣接する部分において、ハフニウム、シリコンおよび酸素を含むアモルファスの第１の絶縁膜を少なくとも有し、前記ハフニウムの含有量は前記シリコンと前記ハフニウムの和の含有量に対して５０原子％以上９０原子％以下である、半導体装置。
（構成２）
前記半導体層は、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、硫化カドミウム（ＣｄＳ）、セレン化亜鉛（ＺｎＳｅ）、硫化亜鉛（ＺｎＳ）、酸化亜鉛（ＺｎＯ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド（Ｃ）の群から選ばれる何れか１以上である、構成１記載の半導体装置。
（構成３）
窒素とガリウムを含む半導体層と、
ゲート電極と、
前記半導体層と前記ゲート電極との間に設けられた絶縁体層と
を備えた半導体装置であって、
前記絶縁体層は、前記半導体層に隣接する部分において、ハフニウム、シリコンおよび酸素を含むアモルファスの第１の絶縁膜を少なくとも有し、前記ハフニウムの含有量は前記シリコンと前記ハフニウムの和の含有量に対して５０原子％以上９０原子％以下である、半導体装置。
（構成４）
前記半導体層は、窒化ガリウムである、構成３記載の半導体装置。
（構成５）
前記ハフニウムの含有量は、前記シリコンと前記ハフニウムの和の含有量に対して６５原子％以上９０原子％以下である、構成１から４の何れか一項に記載の半導体装置。
（構成６）
前記第１の絶縁膜は、ハフニウム酸化膜とシリコン酸化膜が層状に積層された膜である、構成１から５の何れか一項に記載の半導体装置。
（構成７）
前記第１の絶縁膜の厚さは１．５ｎｍ以上１００ｎｍ以下である、構成１から６の何れか一項に記載の半導体装置。
（構成８）
前記絶縁体層が、前記ゲート電極と前記第１の絶縁膜との間に設けられた第２の絶縁膜を含み、前記第２の絶縁膜が、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スカンジウム（Ｓｃ）、希土類元素からなる元素の群から選択された少なくとも１つの元素の酸化物、窒化物、または酸窒化物を有する、構成１から７の何れか一項に記載の半導体装置。
（構成９）
前記ゲート電極が、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、多結晶シリコン（ｐｏｌｙ−Ｓｉ）からなる群から選択された少なくとも１つを有する、構成１から８の何れか一項に記載の半導体装置。
（構成１０）
構成１から９の何れか一項に記載の半導体装置をパワーデバイスとして使用する、半導体装置の使用方法。
（構成１１）
構成１から９の何れか一項に記載の半導体装置を高周波デバイスとして使用する、半導体装置の使用方法。
（構成１２）
構成１から９の何れか一項に記載の半導体装置の製造方法であって、
前記半導体層を準備する半導体層準備工程と、
前記絶縁体層を形成する絶縁体形成工程と、
前記ゲート電極を形成するゲート電極形成工程と、を少なくとも有する半導体装置の製造方法。
（構成１３）
前記絶縁体層形成工程は、原子層堆積法によって前記第１の絶縁膜を形成するステップを含む、構成１２記載の半導体装置の製造方法。
（構成１４）
前記絶縁体層形成工程は、化学気相成長法によって前記第１の絶縁膜を形成するステップを含む、構成１２記載の半導体装置の製造方法。
（構成１５）
前記絶縁体層形成工程は、スパッタリング法によって前記第１の絶縁膜を形成するステップを含む、構成１２記載の半導体装置の製造方法。
（構成１６）
前記第１の絶縁膜に含まれる前記ハフニウムの含有量が５０原子％以上９０原子％以下であって、前記絶縁体層形成工程の後に２００℃以上７００℃以下の熱処理を行うステップを含む、構成１２から１５の何れか一項に記載の半導体装置の製造方法。
（構成１７）
前記第１の絶縁膜に含まれる前記ハフニウムの含有量が５０原子％以上８０原子％以下であって、前記絶縁体層形成工程の後に２００℃以上８００℃以下の熱処理を行うステップを含む、構成１２から１５の何れか一項に記載の半導体装置の製造方法。
（構成１８）
前記第１の絶縁膜に含まれる前記ハフニウムの含有量が５０原子％以上７０原子％以下であって、前記絶縁体層形成工程の後に２００℃以上９００℃以下の熱処理を行うステップを含む、構成１２から１５の何れか一項に記載の半導体装置の製造方法。
【発明の効果】
【００１２】
本発明によれば、ゲート絶縁膜の誘電率と絶縁耐圧を両者とも高くすることが可能となり、かつゲート絶縁膜中の準位は少ないものとなる。その結果、パワーデバイスあるいは高周波デバイスとして良好な電気特性を有する半導体装置、その使用方法およびその製造方法が提供される。
なお、本発明の他の目的、特徴および利点は、添付図面に関する以下の本発明の実施例の記載から明らかになるであろう。
【図面の簡単な説明】
【００１３】
【図１】本発明の半導体装置の断面概略図である。
【図２】本発明の半導体装置の製造工程を示すフロー図である。
【図３】本発明の半導体装置の要部断面図である。
【図４】本発明の半導体装置の要部断面図である。
【図５】本発明の半導体装置の製造工程を示す断面概略図である。
【図６】本発明の半導体装置の製造工程を示す断面概略図である。
【図７】本発明の半導体装置の製造工程を示す断面概略図である。
【図８】本発明の半導体装置の製造工程を示す断面概略図である。
【図９】本発明の半導体装置の製造工程を示す断面概略図である。
【図１０】本発明の半導体装置の製造工程を示す断面概略図である。
【図１１】本発明の半導体装置の製造工程を示す断面概略図である。
【図１２】実施例の半導体装置の断面図である。
【図１３】実施例の半導体装置の要部断面図である。
【図１４】熱処理温度を変えたときのハフニウム含有絶縁膜の膜質状態を示すＸＲＤ測定図である。
【図１５】誘電率（ｋ値）のハフニウムの含有比率依存性を示す電気特性図である。
【図１６】絶縁耐圧特性を示す電気特性図である。
【図１７】Ｖｆｂのハフニウムの含有比率依存性を示す電気特性図である。
【発明を実施するための形態】
【００１４】
＜実施の形態１＞
実施の形態１では、図１を参照して、本発明の半導体装置の基本構成を説明する。
本発明の半導体装置は、半導体層１、絶縁体層（ゲート絶縁膜）２およびゲート電極３を基本構成要素とし、ゲート絶縁膜２の少なくとも半導体層１と隣接する部分がハフニウム（Ｈｆ）リッチのハフニウムシリコン酸化層（ＨｆＳｉＯｘ層）からなるアモルファス膜であることを特徴とする。
ここで、ＨｆリッチのＨｆＳｉＯｘ層とは、ハフニウムの含有率がハフニウムとシリコン（Ｓｉ）の和の含有率に対して５０原子％以上９０原子％以下のハフニウムとシリコンを含んだ酸化物からなる層のことをいう。以下、本発明では、ハフニウムの含有率は、ハフニウムとシリコンの和に対するハフニウムが占める原子比率のことをいう。
また、ゲート絶縁膜２の少なくとも半導体層１と隣接する部分とは、半導体層１とゲート絶縁膜２との間に半導体層１の自然酸化膜が形成され、その自然酸化膜を介してゲート絶縁膜２が半導体層１と隣接している場合を含む。例えば、半導体層１がＧａＮからなるとき、ＧａＮ半導体層上に自然酸化のＧａ２Ｏ３が介在して、その上にゲート絶縁膜２が形成されている場合を含む。
【００１５】
半導体層１は、バンドギャップが２．２ｅＶ以上の半導体からなる。具体的には、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、硫化カドミウム（ＣｄＳ）、セレン化亜鉛（ＺｎＳｅ）、硫化亜鉛（ＺｎＳ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンド（Ｃ）およびＧａＮ等の窒素とガリウムを含む半導体を挙げることができる。
ここで、これらの半導体のバンドギャップは、ＳｉＣが２．２０〜３．０２ｅＶ（代表的には２．８６ｅＶ）、ＡｌＮが６．３ｅＶ、ＣｄＳが２．４２ｅＶ、ＺｎＳｅが２．７ｅＶ、ＺｎＳが３．６ｅＶ、ＺｎＯが３．３７ｅＶ、Ｇａ２Ｏ３が４．８〜４．９ｅＶ、ダイヤモンドが５．５ｅＶ、ＧａＮが３．４ｅＶである。
半導体層１として、バンドギャップが２．２ｅＶ以上の半導体を用いることにより、高い絶縁耐圧を得ることが可能となる。
【００１６】
この中でも、半導体層１としては、窒素とガリウムを含む半導体が好ましく、窒化ガリウムを含む半導体がより好ましく、単結晶の窒化ガリウム（ＧａＮ）からなる半導体がさらに一層好ましい。したがって、半導体層１を構成する好ましい半導体としては、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮなどを挙げることができる。
【００１７】
窒素とガリウムを含む半導体、特にＧａＮ半導体は、絶縁破壊電界強度（Ｅｃ）と飽和電子速度（Ｖｓａｔ）に優れるため、高パワー用途、高周波用途に優れたポテンシャルを有している。
その上で、ゲート絶縁膜として本発明の絶縁体層２を用いると、半導体層１として窒素とガリウムを含む半導体、特にＧａＮ半導体を用いた場合は、半導体と絶縁膜およびその界面の状態が相乗効果を生んで、高パワーデバイス、高周波用高パワーデバイスとして極めて優れた性能を発揮する。
以下、本願では、窒素とガリウムを含む半導体を半導体層１として用いた半導体装置を、窒化ガリウム系半導体装置とも呼ぶ。
【００１８】
なお、半導体層１は、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、シリコン（Ｓｉ）、炭素（Ｃ）などの不純物を含んでよいが、ゲート絶縁膜２に隣接する部分あるいはゲート絶縁膜２の近傍部分においては不純物を含まなくてもよい。
【００１９】
ゲート絶縁膜２は、上述のように、少なくとも半導体層１と隣接する部分がＨｆリッチのＨｆＳｉＯｘ層からなるアモルファスであり、図１（ａ）に示すような単層膜２０１、図１（ｂ）に示すような二層膜であってよい。
ゲート絶縁膜２が二層膜からなるときは、半導体層１と隣接するゲート絶縁膜２の第１の絶縁膜２１１がＨｆリッチのＨｆＳｉＯｘ層の膜であり、さらに第２の絶縁膜２１２を備える（図１（ｂ））。
【００２０】
ＨｆリッチのＨｆＳｉＯｘ層２０１、２１１は、ハフニウムの含有率がハフニウムとシリコンＳｉの和の含有率に対して５０％原子以上９０％原子以下、より好ましくは６５原子％以上９０％原子以下のハフニウムとシリコンを含んだ酸化物からなるアモルファス状態の層である。
ここで、ハフニウムの含有率が５０％原子を下回ると、誘電率ｋが小さくなり、ＭＯＳＦＥＴのゲート絶縁膜としての性能が低下する。また、ハフニウムの含有率が９０％原子を上回ると、ゲート絶縁耐圧が低下するという問題が生じる。ゲート絶縁膜２は、第１の絶縁膜２０１、２１１であるＨｆＳｉＯｘ層のハフニウムの含有率が６５原子％以上９０％原子以下のアモルファス膜の場合は、１４以上の高い誘電率、２０ＭＶ／ｃｍ以上の高い絶縁耐圧、理想に近いフラットバンドＶｆｂを両立して得ることが可能になる。
【００２１】
第１の絶縁膜２０１、２１１は、ハフニウムとシリコンと酸素が混合した均一な膜でも、ＨｆＯｘとＳｉＯｙが原子レベルで層状に形成されたラミネート膜でもよい。ハフニウムとシリコンと酸素が混合した均一な膜はＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やスパッタリング法で形成しやすく、ＨｆＯｘとＳｉＯｙが原子レベルで層状に形成されたラミネート膜の場合は、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やＰＥ−ＡＬＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で形成しやすいという特徴がある。
また、第１の絶縁膜２０１、２１１は、ハフニウムの含有率が５０％原子以上９０％原子以下のアモルファス状態の膜（層）であれば、そのハフニウムの厚さ方向の含有率は均一でも分布をもっていてもよい。但し、分布をもつ場合は、半導体層１に隣接する面のＨｆ含有量が高い方がより製造されるＭＯＳＦＥＴの電気特性を得る上で、すなわち高い誘電率、高い絶縁耐圧、少ないトラップ電荷とする上で好ましい。
第１の絶縁膜２０１、２１１の膜厚は、１．５ｎｍ以上１００ｎｍ以下が好ましく、３ｎｍ以上１００ｎｍ以下がより好ましく、５ｎｍ以上５０ｎｍ以下がさらにより好ましい。１．５ｎｍ未満の場合、トンネル電流が発生しやすくなったり、ゲート耐圧不良が発生しやすくなったりする。１００ｎｍを超えると電流駆動能力（Ｇｍ）などのＦＥＴの特性が不十分になりやすい。
第１の絶縁膜２０１、２１１は、ＡＬＤ法、ＰＥ−ＡＬＤ法、スパッタリング法、ＣＶＤ法などで形成することができる。
【００２２】
第２の絶縁膜２１２は、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スカンジウム（Ｓｃ）、希土類元素からなる元素の群から選択された少なくとも１つの元素の酸化物、窒化物、または酸窒化物から形成される。上層膜２１２の具体的な材料としては、Ｈｆの含有率が小さい（Ｈｆの含有率が５０％未満である）ＨｆＳｉＯｘ、Ａｌ２Ｏ３、ＳｉＯ２、ＨｆＯ２、ＺｒＯ３、Ｔａ２Ｏ３、ＴｉＯ２、Ｇａ２Ｏ３、ＹＯ３、Ｓｃ２Ｏ３、Ｓｉ３Ｎ４、ＳｉＯＮなどを挙げることができる。
第２の絶縁膜２１２は単層膜であっても積層膜であっても構わない。また、その組成が厚さ方向に対して分布をもっていても、均一でも構わない。第２の絶縁膜２１２は結晶膜とすることもできるが、アモルファスの方が電気特性を安定させる上で好ましい。
第２の絶縁膜２１２の膜厚は３ｎｍ以上１００ｎｍ以下が好ましく、５ｎｍ以上５０ｎｍ以下がさらに好ましい。３ｎｍ未満の場合、トンネル電流が発生しやすくなったり、ゲート耐圧不良が発生しやすくなったりする。１００ｎｍを超えると電流駆動能力（Ｇｍ）などのＦＥＴの特性が不十分になりやすい。
【００２３】
ゲート電極３は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、多結晶シリコン（ｐｏｌｙ−Ｓｉ）からなる群から選択された少なくとも１つから形成されている。これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。そして、ＭＩＳＦＥＴのゲート電極としての仕事関数、抵抗率、製造プロセス工程での耐熱性、汚染および加工性を鑑みてこれらの中から最適な材料が選択される。
【００２４】
本発明の半導体装置は、図２に示すように、半導体層１を準備する工程Ｓ１と、半導体層１の上に上述の絶縁体層（ゲート絶縁膜）２を形成する絶縁体層形成工程Ｓ２と、絶縁体層２の上にゲート電極３を形成するゲート電極形成工程Ｓ３と、ソース・ドレイン電極を形成するソース・ドレイン電極形成工程Ｓ４を有して製造される（Ｓ５）。
【００２５】
ここで、第１の絶縁膜に含まれるハフニウムの含有量が５０原子％以上９０原子％以下の場合は、絶縁体層形成工程Ｓ２の後に２００℃以上７００℃以下の熱処理を行うステップを含むことが良好なフラットバンド特性（Ｖｆｂ特性）を得る上で好ましい。２００℃未満では絶縁膜の欠陥を必ずしも除去できないために準位が形成されてＶｆｂが理想値から大きく外れ、７００℃を超えると結晶化が進行して電気特性が劣化する。
また、同様に、第１の絶縁膜に含まれるハフニウムの含有量が５０原子％以上８０原子％以下の場合は、絶縁体層形成工程Ｓ２の後に２００℃以上８００℃以下の熱処理を行うステップ、第１の絶縁膜に含まれるハフニウムの含有量が５０原子％以上７０原子％以下の場合は、絶縁体層形成工程Ｓ２の後に２００℃以上９００℃以下の熱処理を行うステップを含むことが好ましい。
【００２６】
＜実施の形態２＞
実施の形態２では、図３を参照して、ヘテロ接合半導体を用いた高周波用途に好適な半導体装置（ＭＯＳ）１０１について説明する。
半導体装置１０１は、基板１１、バッファ層１２、電子走行層（半導体層）１３、電子供給層（半導体層）１４、２次元電子ガス層１５、ゲート絶縁膜（絶縁体層）１６、ゲート電極１７、ソース電極１８、ドレイン電極１９、および裏面電極（接地電極）２０からなる。ここで、裏面電極２０は、接地させて電気動作を安定させるために形成されているものであるが、省略することもできる。
【００２７】
基板１１は、平坦かつ平滑な表面と適度な剛性を有する自立する基体であって、例えばＳｉ基板、Ａｌ２Ｏ３基板、ＧａＮ基板などを挙げることができる。バッファ層１２は、その上に形成される半導体層（電子走行層１３、電子供給層１４など）の結晶が基板１１と結晶格子不整合により歪が発生するのを緩和させるための層であり、例えばＡｌＧａＮからなる。但し、基板１１がＧａＮウエハの場合は、バッファ層１２を省くこともできる。
電子走行層１３および電子供給層１４は共に窒素とガリウムを含む単結晶半導体、好ましくはＧａＮ単結晶からなる。
【００２８】
電子走行層１３は、モビリティを上げるために少なくとも電子供給層１４と隣接する部分はアンドープか、あるいは不純物が導入されていてもその不純物の濃度は１×１０１７／ｃｍ３以下とすることが好ましい。不純物としては、例えばＳｉを挙げることができる。
電子供給層１４としては、ＡｌＧａＮ、ＩｎＡｌＧａＮおよびｎ型の不純物が導入されたＧａＮを好んで用いることができる。
電子走行層１３と電子供給層１４がヘテロ接合することにより、両者のバンドギャップ差からその界面に２次元電子ガス層１５が形成される。
【００２９】
ゲート絶縁膜１６は、前述のゲート絶縁膜２で規定された絶縁膜であり、少なくとも電子供給層１４と隣接する部分がハフニウムの含有率が５０％原子以上９０％原子以下、好ましくは６５％原子以上９０％原子以下のＨｆＳｉＯｘ層からなるアモルファスからなる絶縁膜である。
【００３０】
ゲート電極１７は、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つから形成されている。これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。
【００３１】
ソース電極１８、ドレイン電極１９および裏面電極２０は、オーミックコンタクトの電極であり、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つから形成されている。これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。この中でも、Ｔｉを密着層としたＴｉとＰｔの積層膜やＴｉとＡｕの積層膜を好んで用いることができる。
【００３２】
実施の形態２の半導体装置１０１は、ゲート絶縁膜１６の膜内および界面の準位（トラップ準位）が少なく、かつ誘電率が高いため、ＧａＮ半導体が本来有している高い飽和電子速度を活かした優れた高周波特性を有するＧａＮ高周波デバイスになる。
【００３３】
＜実施の形態３＞
実施の形態３では、縦型構造を用いたパワー用途に好適な半導体装置（ＭＯＳＦＥＴ）１１０について、図４を参照しながら説明する。
半導体装置１１０は、ｎドリフト層（ｎ型ＧａＮ半導体）５１、ｐベース層（ｐ型ＧａＮ半導体）５２、ｎ＋ソース層（ｎ＋型ＧａＮ半導体）５３、ゲート絶縁膜５４、ゲート電極５５、ソース電極５６、ドレイン電極５７よりなる。ここで、ｎの右肩に記載した＋は、それが記載されていないものよりもキャリア濃度が高いことを意味する。ｎの右肩に−が記載された場合は、それが記載されていないものよりもキャリア濃度が低いことを意味する。
【００３４】
ｎ型ＧａＮ半導体５１は、ＧａＮから主に成り、不純物をドナーとして含有する半導体である。不純物としては、Ｓｉおよびヒ素（Ａｓ）を挙げることができる。ここで、ｎ型ＧａＮ半導体５１は不純物濃度が均一な半導体層としてもよいし、下側（基板）がｎ型、上側がｎ−型の不純物濃度が変わった二層あるいは多層の構造としてもよい。
ｐ型ＧａＮ半導体５２は、ＧａＮから主に成り、不純物をアクセプタとして含有する半導体である。不純物としては、ＭｇおよびＢＦ２を挙げることができる。
ｎ＋型ＧａＮ半導体５３は、ＧａＮから主に成り、不純物をドナーとして含有する半導体である。不純物としては、ＳｉおよびＡｓを挙げることができる。ここで、ｎ＋型ＧａＮ半導体５３のキャリア濃度はｎ型ＧａＮ半導体５１のキャリア濃度より高く設定する。
【００３５】
ゲート絶縁膜５４は、前述のゲート絶縁膜２で規定された絶縁膜であり、少なくともｎ＋型ＧａＮ半導体５３と隣接する部分がハフニウムの含有率が５０％原子以上９０％原子以下、好ましくは６５％原子以上９０％原子以下のＨｆＳｉＯｘ層からなるアモルファスからなる絶縁膜である。
【００３６】
ゲート電極５５は、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つから形成されている。これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。
ゲート電極５５は、ゲート絶縁膜５４を介して、ｎ＋型ＧａＮ半導体５３およびｐ型ＧａＮ半導体５２と面し、またｎ型ＧａＮ半導体５１の一部と面するように溝の中に形成されている。
【００３７】
ソース電極５６およびドレイン電極５７は、オーミックコンタクトの電極であり、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つから形成されている。これらの金属のほか、これらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物でもよい。この中でも、Ｔｉを密着層としたＴｉとＰｔの積層膜やＴｉとＡｕの積層膜を好んで用いることができる。
【００３８】
実施の形態３の半導体装置１１０は、ゲート絶縁膜５４の絶縁耐圧が高く、ゲート絶縁膜５４の膜内および界面の準位（トラップ準位）が少なく、かつ誘電率が高いため、ＧａＮ半導体が本来有している高い絶縁破壊電界強度を活かした優れたパワー特性を有するＧａＮパワーデバイスになる。
【００３９】
＜実施の形態４＞
実施の形態４では、図５から図７を参照して、ヘテロ接合半導体を用いた高周波用途に好適な半導体装置（ＭＯＳ）１０２の製造方法について説明する。
【００４０】
最初に、基板１１を準備してその上にバッファ層１２および電子走行層１３を順次形成する（図５（ａ））。ここで、基板１１としてはＡｌ２Ｏ３基板、Ｓｉ基板、ＧａＮ基板を用いることができ、バッファ層１２としてはＡｌＧａＮを好んで用いることができる。
バッファ層１２としてＡｌＧａＮを用いたときは、Ａｌの濃度を厚さ方向に変えることが好ましい。その濃度は、例えば、下層を平均Ａｌ組成５０原子％、上層を平均Ａｌ組成２０原子％とする。
電子走行層１３はバッファ層１２上にＧａＮをエピタキシャル成長させて形成する。電子走行層１３としては、アンドープのＧａＮまたは１×１０１７／ｃｍ３以下のキャリア濃度のＳｉがドープされたＧａＮを挙げることができる。
【００４１】
次に、電子走行層１３の上に電子供給層１４を形成する（図５（ｂ））。ここで、電子供給層１４としては、アンドープのＡｌＧａＮ、ＩｎＡｌＧａＮを用いることができ、またｎ型の不純物がドープされたＧａＮも用いることができる。なお、電子供給層１４の形成に伴い、電子走行層１３と電子供給層１４の界面およびその近傍には２次元電子ガス層１５が形成される。
【００４２】
その後、電子供給層１４上に、少なくとも電子供給層１４と隣接する部分がハフニウムの含有率が５０％原子以上９０％原子以下、好ましくは６５％原子以上９０％原子以下のＨｆＳｉＯｘ層からなるアモルファスからなるゲート絶縁膜１６ａを形成する（図５（ｃ））。ゲート絶縁膜１６ａは単層膜でも二層膜でも多層膜でもよい。
このＨｆＳｉＯｘ層はＡＬＤ法、ＰＥ−ＡＬＤ法、スパッタリング法、ＣＶＤ法などで形成することができる。
また、ゲート絶縁膜１６ａが二層膜や多層膜のときは、最下層（第１の絶縁膜）をＨｆＳｉＯｘ層とし、その上の層（第２の絶縁膜）をＡｌ２Ｏ３，ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ｔａ２Ｏ３などの絶縁膜で形成してよい。第２の絶縁膜は、ＡＬＤ法、ＰＥ−ＡＬＤ法、スパッタリング法、ＣＶＤ法などで形成することができる。
【００４３】
しかる後、ゲート絶縁膜１６ａ上にゲート電極を形成するための電極材料（導電材料）を被着させ、リソグラフィとエッチングによってゲート電極１７を形成する（図６（ａ））。電極材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つ、およびこれらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。この電極材料の被着方法としては、蒸着法、スパッタリング法、ＣＶＤ法などを挙げることができる。
【００４４】
その後、絶縁膜２１ａを形成する（図６（ｂ））。絶縁膜２１ａとしては、例えばＳｉＯｘ、ＳｉＯＮ、ＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ）、ポリイミドを挙げることができる。その形成法としては、例えばＣＶＤ法、スパッタリング法、塗布形成法を挙げることができる。
しかる後、ソース電極およびドレイン電極が電子供給層１４と電気的接触をとるための開口２２を絶縁膜２１ａおよびゲート絶縁膜１６ａにリソグラフィおよびエッチングにより開けて、開口２２が形成された絶縁膜２１およびゲート絶縁膜１６を形成する（図６（ｃ））。
そして、開口２２に電極材料（導電材料）を被着させ、リソグラフィとエッチングを行ってソース電極１８とドレイン電極１９を形成して、半導体装置１０２が提供される（図７）。
電極材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つ、およびこれらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。この電極材料の被着方法としては、蒸着法、スパッタリング法、ＣＶＤ法などを挙げることができる。
【００４５】
また、図７に示すように、裏面側から電極材料（導電材料）を被着させて、基板１１に接して裏面電極２０が形成された半導体装置１０３を製造してもよい（図８）。このようにして製造された半導体装置１０３は、裏面電極２０により接地をとることが可能なので、電気動作が安定する。
ここで、電極材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つ、およびこれらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。この電極材料の被着方法としては、蒸着法、スパッタリング法、ＣＶＤ法などを挙げることができる。
【００４６】
実施の形態４によって提供される半導体装置１０２および１０３は、ゲート絶縁膜１６の膜内および界面の準位（トラップ準位）が少なく、かつ誘電率が高いため、ＧａＮ半導体が本来有している高い飽和電子速度を活かした優れた高周波特性を有するＧａＮ高周波デバイスになる。
【００４７】
＜実施の形態５＞
実施の形態５では、図９から図１１を参照して、縦型構造を用いたパワー用途に好適な半導体装置（ＭＯＳＦＥＴ）１２０の製造方法について説明する。
【００４８】
最初に、実施の形態３で説明したｎドリフト層（ｎ型ＧａＮ半導体）５１の基板を準備して、その上にｐベース層（ｐ型ＧａＮ半導体）５２ａ、ｎ＋ソース層（ｎ＋型ＧａＮ半導体）５３ａを順次形成する（図９（ａ））。
【００４９】
次に、ｎ＋ソース層５３ａおよびｐベース層５２ａを通して、ｎドリフト層５１の一部に達する開口５９をリソグラフィとエッチングにより開ける（図９（ｂ））。
その後、実施の形態１で説明した少なくとも半導体層（５１、５２、５３）と隣接する部分がハフニウムの含有率が５０％原子以上９０％原子以下、好ましくは６５％原子以上９０％原子以下のＨｆＳｉＯｘ層からなるアモルファスからなるゲート絶縁膜５４ａを被着する（図９（ｃ））。この被着には、ＡＬＤ法、ＰＥ−ＡＬＤ法、スパッタリング法、ＣＶＤ法などを用いることができる。なお、ゲート絶縁膜５４ａはコンフォーマルに被着形成されることが好ましい。
【００５０】
しかる後、ゲート絶縁膜５４ａ上にゲート電極を形成するための電極材料（導電材料）を被着させ、リソグラフィとエッチングによってゲート電極５５を形成する（図１０（ａ））。電極材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つ、およびこれらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。この電極材料の被着方法としては、蒸着法、スパッタリング法、ＣＶＤ法などを挙げることができる。
【００５１】
その後、絶縁膜５８ａを形成する（図１０（ｂ））。絶縁膜５８ａとしては、例えばＳｉＯｘ、ＳｉＯＮ、ＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ）、ポリイミドを挙げることができる。その形成法としては、例えばＣＶＤ法、スパッタリング法、塗布形成法を挙げることができる。
しかる後、ソース電極がｎ＋ソース層５３ａと電気的接触をとるための開口６０を絶縁膜５８ａおよびゲート絶縁膜５４ａにリソグラフィおよびエッチングにより開けて、開口６０が形成された絶縁膜５８およびゲート絶縁膜５４を形成する（図１０（ｃ））。
【００５２】
次に、電極材料（導電材料）を被着させ、リソグラフィとドライエッチングを行ってソース電極５６（図１１（ａ））を形成する。
そして、電極材料（導電材料）を裏面（ｎドリフト層５１露出面側）に被着させ、リソグラフィとドライエッチングを行ってドレイン電極５７を形成して、半導体装置１１０が提供される（図１１（ｂ））。
ここで、電極材料としては、Ａｌ、Ｔｉ、Ｗ、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、Ｒｈ、Ｐｄ、Ｎｉ、Ｓｎ、Ｚｎ、ｐｏｌｙ−Ｓｉからなる群から選択された少なくとも１つ、およびこれらの群から選択された少なくとも１つを含む合金、これらの群から選択された少なくとも１つを含む窒化物、炭化物、炭化窒化物などの化合物を挙げることができる。この電極材料の被着方法としては、蒸着法、スパッタリング法、ＣＶＤ法などを挙げることができる。
【００５３】
実施の形態５の製造方法によって提供された半導体装置１１０は、ゲート絶縁膜５４の絶縁耐圧が高く、ゲート絶縁膜５４の膜内および界面の準位（トラップ準位）が少なく、かつ誘電率が高いため、ＧａＮ半導体が本来有している高い絶縁破壊電界強度を活かした優れたパワー特性を有するＧａＮパワーデバイスになる。
【実施例１】
【００５４】
以下、本発明の実施例について図面を参照して説明するが、本発明はこれらの実施例に限定されるものではない。
【００５５】
実施例１では、半導体装置として図１２に示すＭＩＳキャパシタ（ＭＯＳキャパシタ）１２０を作製して、そのＭＩＳキャパシタ１２０の電気特性を評価した。
【００５６】
実施例１のＭＩＳキャパシタ１２０は、ｎ＋型のＧａＮ（３０１ａ）とｎ型のＧａＮ（３０１ｂ）からなるＧａＮ半導体３０１、絶縁膜３０２、電極３０３と３０４からなる。
ｎ＋型のＧａＮ（３０１ａ）は、１．３×１０１８ｃｍ−３濃度のＳｉをドーパントとしたＧａＮ結晶であり、ｎ型のＧａＮ（３０１ｂ）はその上にエピタキシャル法で形成されたＧａＮの結晶である。ｎ型のＧａＮ（３０１ｂ）の厚さは５μｍで、２×１０１６ｃｍ−３濃度のＳｉをドーパントとして含んでいる。
【００５７】
絶縁膜３０２は、ＨｆＯ２膜とＳｉＯ２膜が複数層積層されたハフニウムとシリコンと酸素を含む絶縁膜で構成されており、ｎ型のＧａＮ（３０１ｂ）上にＧａＮの自然酸化膜を介して形成されている。絶縁膜３０２の厚さは２５ｎｍとした。
具体的には、ＨｆＯ２膜はＴＤＭＡＨｆ（Ｔｅｔｒａｋｉｓ−ｄｉｍｅｔｈｙｌａｍｉｎｏ  Ｈａｆｎｉｕｍ）を原料ガスとしたＰＥ−ＡＬＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、またＳｉＯ２膜はＴＤＭＡＳ（Ｔｒｉｓ−ｄｉｍｅｔｈｙｌａｍｉｎｏ  Ｓｉｌａｎｅ）を原料ガスとしたＰＥ−ＡＬＤ法によって形成した。そのＨｆＯ２膜およびＳｉＯ２膜の厚さは１サイクル当たりともに０．０８ｎｍである。プロセス温度Ｔｇは３００℃で、酸素プラズマを使用した。そして、絶縁膜３０２のＨｆＯ２とＳｉＯ２の組成比およびＨｆとＳｉの原子数比は、各々のサイクル数の比で制御した。ここで、ＴＤＭＡＨｆの化学式を下記式（Ａ１）に、ＴＤＭＡＳの化学式を下記式（Ａ２）に示す。
そして、Ｈｆ／（Ｈｆ＋Ｓｉ）によって表される原子数比（ハフニウム含有率）を変えた試料を作製して、絶縁膜３０２の電気特性変化を評価した。
【００５８】
【化１】
2020009884.tif 000003
【００５９】
電極３０３および電極３０４は、接触面側をチタン（Ｔｉ）とした白金（Ｐｔ）とＴｉの積層膜であり、蒸着法により形成した。ここで、Ｔｉの厚さは２０ｎｍであり、Ｐｔの厚さは１００ｎｍである。そして、電極３０３の大きさは１００μｍ×１００μｍである。
【００６０】
最初に、絶縁膜２０３の膜状態をＸＲＤ（Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）により分析した。
その測定試料の構造を図１３に示す。
この測定試料は、自然酸化膜３０２ａが形成されたＳｉ基板３００を準備し、その上にＰＥ−ＡＬＤ法によって形成したＳｉＯ２膜３０２ｂを形成し、さらにＰＥ−ＡＬＤ法によって形成したＨｆＯ２膜３０２ｃとＳｉＯ２膜３０２ｄの積層からなるＨｆＳｉＯｘ層３０２ｅを複数層積層して作製した。自然酸化膜３０２ａは厚さ約２ｎｍのＳｉＯ２である。ＳｉＯ２膜３０２ｂの厚さは０．２ｎｍから０．６ｎｍとした。ＨｆＳｉＯｘ層３０２ｅはＭＩＳキャパシタ１２０の絶縁膜２０３を構成するＨｆＳｉＯｘと同等のものであり、ＭＩＳキャパシタ１２０の絶縁膜２０３を形成するときと同じ方法によって形成した。
【００６１】
測定結果を示した図１４からわかるように、Ｈｆ／Ｓｉ＝３／１で９００℃のＰＤＡを行うと３１ｄｅｇのところに結晶化を示すピークが観測されるが、その他の条件ではそのピークは観測されない。したがって、ＨｆＳｉＯｘ層は、Ｈｆ／Ｓｉ＝１／１（Ｈｆ／（Ｈｆ＋Ｓｉ））＝０．５）、Ｈｆ／Ｓｉ＝２／１（Ｈｆ／（Ｈｆ＋Ｓｉ））≒０．６７）では９００℃までのＰＤＡ（Ｐｏｓｔ  Ｄｅｐｏｓｉｔｉｏｎ  Ａｎｎｅａｌｉｎｇ）処理を行った場合を含みすべての条件で、またＨｆ／Ｓｉ＝３／１（Ｈｆ／（Ｈｆ＋Ｓｉ））＝０．７５）の場合は８００℃以下のＰＤＡ処理でアモルファス状態になっていることがわかった。
なお、Ｈｆ／Ｓｉ＝３／１の試料では、３０．６ｄｅｇのところに鋭いピークが観測されるが、これはＳｉ基板３００のＳｉのサブピークによるものであり、ＨｆＳｉＯｘ層３０２ｅに起因するものではない。このことは、Ｓｉ基板３００を４°ｏｆｆの基板としたときにそのピークが消えることにより確認された。
【００６２】
次に、ＭＩＳキャパシタ１２０を用い、絶縁膜３０２中のハフニウム含有率を変えて、誘電率（ｋ−ｖａｌｕｅ）を測定した結果を図１５に示す。誘電率の測定には半導体アナライザー（アジレント・テクノロジー製）を用い、測定周波数は１ＭＨｚとした。そこでは、Ａｓ−ｇｒｏｗｎの状態の試料と、大気圧窒素雰囲気下の熱処理装置で８００℃で５分の熱処理を加えた試料について測定した。
なお、図１５には、アモルファス状態のＳｉＯ２とＡｌ２Ｏ３の誘電率も参考までに記載してある。
【００６３】
その結果、絶縁膜３０２のＨｆ／（Ｈｆ＋Ｓｉ）が５０％以上の場合で、ＳｉＯ２の約４、Ａｌ２Ｏ３の約８より大幅に高い誘電率約１１．５以上が得られた。誘電率は、Ｈｆ比率が高いほど高くなる傾向があり、Ｈｆ／（Ｈｆ＋Ｓｉ）が６７％の場合で約１５、７５％の場合でＨｆＯ２の１７に近い約１６の値が得られた。
また、絶縁膜３０２の誘電率は熱処理依存性が低く、膜形成時のプロセス温度以外に熱処理を加えないＡｓ−ｇｒｏｗｎの状態と８００℃の熱処理を加えた状態とで絶縁膜３０２の誘電率に大きな差は認められなかった。
【００６４】
なお、上記の実験では、熱処理（ＰＤＡ処理）を大気圧の窒素雰囲気下で行ったが、窒素に代えて３体積％の水素を窒素に加えた条件で同様の実験を行ったところ、実験結果に上記の実験との有意の差は認められなかった。
一方、ＰＤＡ処理を大気圧の酸素ガス下で行ったところ、窒素ガス下とした場合に比べ絶縁耐圧等の特性が劣化した。これは、酸素ガス下での熱処理により、ＧａＮ半導体層表面が酸化されて窒素分解が起こり、Ｇａの欠陥が生成されたためと考えられる。
【００６５】
次に、上述の構造の試料を用いて絶縁耐圧について調べた。その測定には半導体アナライザー（アジレント・テクノロジー製）を用いた。ＳｉＯ２換算膜厚による実効電界Ｅｅｆｆと漏れ電流Ｊの関係を図１６に示す。
図１６中のＨｆ／Ｓｉ＝１／０は、絶縁膜３０２がＨｆＯ２からなる結晶性の膜の場合であるが、そのときは、電流特性曲線はなめらかではなくギザギザしており、実効電界Ｅｅｆｆが約１０ＭＶ／ｃｍという低い値で絶縁破壊を起こした。Ｈｆ／Ｓｉ＝１／０の絶縁耐圧は約１０ＭＶ／ｃｍに留まった。この電流特性曲線がギザギザしている特徴から、絶縁膜３０２とＧａＮ半導体３０１との界面にトラップなどの問題が生じていると考えられる。なお、絶縁耐圧は電流Ｊが１×１０−２／ｃｍ２のときのＥｅｆｆで定義した。
【００６６】
一方、ＨｆリッチのＨｆ／Ｓｉ＝２／１（Ｈｆ／（Ｈｆ＋Ｓｉ）≒６７％）およびＨｆ／Ｓｉ＝３／１（Ｈｆ／（Ｈｆ＋Ｓｉ）＝７５％）の場合は、絶縁耐圧はそれぞれ約２５ＭＶ／ｃｍ、２４ＭＶ／ｃｍであり、８００℃のＰＤＡの有無にかかわらず高い値が得られた。また、良好な界面状態を示すなめらかな電流特性曲線になっていた。
図１６には示していないが、Ｈｆ／Ｓｉ＝１／１（Ｈｆ／（Ｈｆ＋Ｓｉ）＝５０％）の場合は、Ｈｆ／Ｓｉ＝２／１の場合とほぼ同じ耐圧特性を示し、その絶縁耐圧は約２４Ｍ／ｃｍであった。
なお、半導体層をＧａＮとしてその上に形成したＡｌ２Ｏ３膜の絶縁耐圧を同様にして測定したところ、その絶縁耐圧は１０〜１２ＭＶ／ｃｍであった。
以上のことから、Ｈｆ／（Ｈｆ＋Ｓｉ）＝５０％以上のＨｆリッチのアモルファスＨｆＳｉＯｘ膜は、絶縁耐圧に優れることが確認された。
【００６７】
次に、絶縁膜３０２のフラットバンド電圧Ｖｆｂを測定した。その結果を図１７に示す。図１７には理想状態でのＶｆｂも示してあるが、測定されたＶｆｂは、Ａｓ−ｇｒｏｗｎで大きく正方向にシフトしている。これは、Ａｓ−ｇｒｏｗｎでは絶縁膜３０２に負の固定電荷やトラップ電荷があるためと推定される。一方、８００℃のＰＤＡ処理を施すと、測定されたＶｆｂは理想のＶｆｂとほぼ同じになる。このことから、絶縁膜２０３は準位（トラップ）の少ない好ましい特性を有することが確認された。
【００６８】
上記記載は特定の実施例についてなされたが、本発明はそれに限らず、本発明の原理と添付の特許請求の範囲の範囲内で種々の変更および修正をすることができることは当業者に明らかである。
【産業上の利用可能性】
【００６９】
本発明により、準位が少なく、高い絶縁耐圧と高い誘電率を両立させたゲート酸化膜を有する半導体装置、その使用方法およびその製造方法が提供される。特に、半導体層として窒化ガリウム系半導体を用いた場合、窒化ガリウム系半導体の本来有している高い性能を引き出せる半導体装置になる。
パワーデバイスおよび高周波デバイスは、省エネルギー社会、スマート社会のキーデバイスと位置づけられている。本発明の半導体装置は、そのような次世代社会を切り開くキーデバイストとして活用される可能性がある。
【符号の説明】
【００７０】
１  半導体層
２  ゲート絶縁膜（絶縁体層）
３  ゲート電極
１１  基板
１２  バッファ層
１３  電子走行層（半導体層）
１４  電子供給層（半導体層）
１５  ２次元電子ガス層
１６  ゲート絶縁膜（ゲート絶縁体層）
１６ａ  ゲート絶縁膜
１７  ゲート電極
１８  ソース電極
１９  ドレイン電極
２０  裏面電極（接地電極）
２１  絶縁膜
２１ａ  絶縁膜
５１  ｎドリフト層（ｎ型ＧａＮ半導体）
５２  ｐベース層（ｐ型ＧａＮ半導体）
５３  ｎ＋ソース層（ｎ＋型ＧａＮ半導体）
５４  ゲート絶縁膜
５４ａ  ゲート絶縁膜
５５  ゲート電極
５６  ソース電極
５７  ドレイン電極
５８  絶縁膜
５８ａ  絶縁膜
５９  開口
６０  開口
１０１  半導体装置
１０２  半導体装置
１０３  半導体装置
１１０  半導体装置（縦型ＭＯＳＦＥＴ）
１２０  半導体装置（ＭＩＳキャパシタ）
２０１  第１の絶縁膜（ＨｆＳｉＯｘ層）
２１１  第１の絶縁膜（ＨｆＳｉＯｘ層）
２１２  第２の絶縁膜
３００  Ｓｉ基板
３０１  ＧａＮ
３０１ａ  ｎ＋型ＧａＮ
３０１ｂ  ｎ型ＧａＮ
３０２  絶縁膜
３０２ａ  ＳｉＯ２
３０２ｂ  ＳｉＯ２
３０２ｃ  ＨｆＯ２
３０２ｄ  ＳｉＯ２
３０２ｅ  ＨｆＳｉＯｘ層
３０３  電極
３０４  電極
【図１】
2020009884.tif 000004
【図２】
2020009884.tif 000005
【図３】
2020009884.tif 000006
【図４】
2020009884.tif 000007
【図５】
2020009884.tif 000008
【図６】
2020009884.tif 000009
【図７】
2020009884.tif 000010
【図８】
2020009884.tif 000011
【図９】
2020009884.tif 000012
【図１０】
2020009884.tif 000013
【図１１】
2020009884.tif 000014
【図１２】
2020009884.tif 000015
【図１３】
2020009884.tif 000016
【図１４】
2020009884.tif 000017
【図１５】
2020009884.tif 000018
【図１６】
2020009884.tif 000019
【図１７】
2020009884.tif 000020