(57)【要約】【課題】  フォトダイオードと、当該フォトダイオードの光励起電流を電圧に変換して出力する増幅回路とを有する光電変換回路として、光入力信号強度（照度）が極めて広い変化幅を呈してもこれを許容できる広い光入力ダイナミックレンジを有する光電変換回路を提供する。【解決手段】  フォトダイオード15の光励起電流を入力に受けて出力に変換電圧を生じる反転増幅回路11の当該出力と入力間の負帰還ループに、対数特性用MOSFET17のソース、ドレイン間主電流通路とキャパシタ20、及び当該キャパシタ20の蓄積電荷を選択的に放出し得るリセットスイッチ14の並列回路を挿入する。【選択図】  図１
2020061706.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードの光励起電流を入力に受けて出力に変換電圧を生じる反転増幅回路の該出力と上記入力間の負帰還ループに、対数特性用MOSFETのソース、ドレイン間主電流通路とキャパシタ、及び該キャパシタの蓄積電荷を選択的に放出し得るリセットスイッチの並列回路を挿入して成る光電変換回路。
【請求項２】
上記反転増幅回路は演算増幅回路であること；
を特徴とする請求項１記載の光電変換回路。
【請求項３】
上記反転増幅回路はソース接地増幅回路であること；
を特徴とする請求項１記載の光電変換回路。
【請求項４】
上記負帰還回路中に上記挿入される上記対数特性用MOSFETのソース、ドレイン間主電流通路に直列にPN接合ダイオード回路が接続されていること；
を特徴とする請求項１記載の光電変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、光電変換素子としてのフォトダイオードと、当該フォトダイオードの光励起電流を電圧に変換して出力する増幅回路とを有する光電変換回路に関し、特に光入力信号強度（照度）が極めて広い変化幅を呈してもこれを許容できる広い光入力ダイナミックレンジを有する光電変換回路を提供するための改良に関する。
【背景技術】
【０００２】
まず、背景技術に就き述べるに先立ち、約束事として、以下においてフォトダイオードは「PD」と略記する。また、本願添付の全図を通じ、同じ符号及び記号は同じか、または同様の構成要素を示している。したがって本明細書中、各図に即しての個別的な説明の中でその図面に記載されている符号または記号付きの構成要素に就き説明が無い場合でも、要すれば他の図面に関する説明の中でなされている同じ符号または記号付きの構成要素に関する説明を援用することができる。
【０００３】
さて、昨今ではセキュリティ、リモートセンシング、無人工場、自動運転等、広範な分野で産業用カメラの需要が急増している。しかし、その撮像対象の照度環境に鑑みると、例えば野外では夜間の星空環境がほぼ0.01ルクス程度にあるのに対し、日中の晴天下では100,000ルクスを越える程になり、その差は7〜8桁程度にも及ぶ。ところが、これまで提供されている従来の電子カメラ(撮像素子)の許容し得る光入力ダイナミックレンジは3桁程度、露光時間を調節してもせいぜい5桁程度であるため、あらゆる照度に対応するには高感度カメラを別途用意して切替て使用したり、機械的な絞り機構やND(Neutral Density：中立濃度)フィルタを用いて感度を調節せねばならなかった。これではもちろん、将来的に見ても現実的な解決策とはならない。例えば車載カメラ等にあってトンネル内外の走行や逆光条件を考えると、同一視界内で極端な照度の差が発生する場合や、悪天候や積雪時の視界不良(ホワイトアウト)等、瞬時に視界照度が変化する状況も決して稀なことではないが、このような状況下にあっては機械的な絞り機構等では反応が遅すぎてとても対応できない。応答時間の問題だけではなく、耐久性、定量性、コストの点でも不利となる。したがって基本的な要求として、これまでも俊敏に動作し得る電子的な感度調整機構、つまりは広い光入力ダイナミックレンジを有する光電変換回路の実現が望まれて来た。
【０００４】
医療分野等において透過光を撮影する場合にも、対象物の透過率は光学濃度(Optical Density)の指数で変化するため、数桁以上の明るさの変化を定量的に識別できることが望ましいとされるし、製造工程の監視等の応用現場でも、溶接や溶鉱炉のように極端な輝度変化が瞬時に現れる場合があるため、やはり取り扱える光入力ダイナミックレンジを同一画像内で拡大し、環境の変化に応じて瞬時に感度を電子的に変えられるようにすることが望ましい。何より、機械的な絞り機構を排除できれば入射光量の定量性が向上するため、医療や科学計測分野への適用に特に有利となる。
【０００５】
光電変換回路の光入力ダイナミックレンジを拡大するための方式として、従前からも多重露光法と非線形濃度変換法が提案されてはいる。ある意味でソフト的な手法である多重露光法は同一被写体を露光時間を変えながら多数枚撮像し、それら撮像画像群を合成する方法であり、非線形濃度変換法は指数や対数変換により明るい画像入力を抑制し、暗い画像入力を強調する方法である。多重露光法の場合は光電変換回路の仕様を変更すること無く光入力ダイナミックレンジを拡大できるが、動画撮影の場合、多重露光に伴い、フレームレイトを下げる必要がある。一方、非線形濃度変換法は人間の視覚にも適合し、同一画像内に濃淡情報を集約できる利点がある。しかし、低照度において光電変換回路に用いられている画素アンプの増幅率が過剰となり、ノイズ成分が強調される欠点があった。やはり、こうした手法に頼るだけでは将来的にも各種撮像機器の発展は望めない。
【０００６】
また、シリコンを感光層に用いた撮像素子の場合、その感光波長は可視領域から850nm程度の近赤外領域であるが、感光層として化合物半導体フォトダイオードアレイを用い、シリコンLSIによるROIC(読み出し集積回路：Read Out IC)と画素レベルでバンプ接続することにより、波長範囲を1〜2μm程度の近赤外領域あるいは2〜5μmの中赤外領域に拡張することができるため、この技術を利用した赤外カメラならば、比較的強い赤外大気光の存在により照明の必要も無く夜間撮影が可能になることや、雨や霧の透視性に優れていることから、監視や車載カメラへの用途が期待される。しかし、可視領域のカメラと同様に、夜間と日中の照度変化に対応するには、やはりNDフィルタか機械的な絞りにより、カメラに入射する光強度を調節する必要があった。
【０００７】
ここで別な観点から述べるに、通常の増幅回路系においては、入力ダイナミックレンジを拡大するためには入力に対して線形(リニア)応答ではなく、対数(ログ：log)応答で系を組むということが一般に考えられて来た。これに利用できるのが半導体素子で、特性的に印加電圧と電流が対数あるいは指数関係となる場合があり、ダイオードではその順方向電流Ipは下式(1)で得られる。
Ip∝exp(qV/nkT）…(1)
ここでqは電子電荷[C]、Vはダイオードの印加電圧、kはボツルマン定数であり、Tは絶対温度[K]である。また、nは理想ファクターで1〜2の値を取る。バイポーラトランジスタあるいはMOSFETのサブスレショールド領域に於けるエミッタ電圧とエミッタ電流、あるいは、ドレイン電圧とドレイン電流にも同様な関係がある。
【０００８】
そこで、このような非線形素子を用いて入力電流の対数に比例した出力電圧が得られる対数アンプが作成されており、例えば図８図示の回路は下記特許文献1に開示されたもので、オペアンプ11と、当該オペアンプ11の出力と反転入力間の負帰還回路に挿入したダイオード12とにより対数アンプを構成しており、入力電流i∝exp(-qVout/nkT)に対して出力電圧Vout∝log(i)を得ることができる。対して図９図示の回路は下記特許文献2に開示されている回路であって、ダイオードに代え、ベース接地バイポーラトランジスタ13の主電流通路(エミッタ-コレクタ間電流通路)をオペアンプ11の出力と反転入力間の負帰還回路に挿入したもので、やはり入力電流iの対数に比例した出力電圧Voutを得ることができる。
【０００９】
つまり、オペアンプ11の反転入力端子に流入する電流iは帰還ループに流れる電流に等しいため、帰還ループに挿入された素子の端子電流iに対応する端子電圧がオペアンプの出力Voutとなる。上掲の式(1)の両辺の対数を取ればlogI∝qV/nkTとなり、端子電圧は端子電流の対数に比例する。図８，図９の両図に示されている回路同士を比較すると、バイポーラトランジスタのサブスレショールド領域を利用した図９図示の回路の方がfA〜pAレベルの低入力電流時の作動レンジが広い傾向にある。
【００１０】
一方、撮像素子の各画素において許容し得る入力照度範囲を拡大するために対数変換特性を得る対策が検討されており、例えば下記特許文献3に開示されているように、PDの順方向特性を利用する回路構成(図10に即して後述)、下記非特許文献1に開示されているように、サブスレショールド動作領域の対数特性用PチャネルMOSFETを利用する回路構成(図11に即して後述)、そして下記非特許文献2に開示されているように、時間的に単調に変化する電圧波形と画素出力を比較することにより光電変換回路内増幅器の出力が一定の値に到達するまでの時間を計測する方式等が提案されている。
【００１１】
まず上述の特許文献3に係る図10に示す回路につき説明すると、PD15をリセットスイッチ14により一定の基準電圧値である逆バイアス電圧(Vref)に充電し、その後、リセットスイッチ14を開放し、光照射あるいは暗電流Ipにより、PD15に蓄積された電荷を放電する。この放電期間の間、PD15の端子電圧VpoはPD15の空乏層の容量をCとすると、C x Vpo=Q=Ip x tの関係からVpo=Q/C=Ip x t/Cの割合で光励起電荷Qに比例しつつ露光時間tに応じて低下する。その後、PD15の端子電圧Vpoが零になった後は光照射による太陽電池モードに移行する。つまり、PD15が順方向にバイアスされた場合、PD15の端子電圧Vpoは光励起電流Ipとの間で Ip∝exp(qVpo/nkT)なる関係があるので、光励起電流Ipの対数に比例することになる。PD15の端子電圧Vpoはオペアンプ11の電圧フォロアによりインピーダンス変換されるが、非反転(正相)入力にPD15の端子電圧Vpoを受けているオペアンプ11の当該出力Voutは図10中にて仮想線の円で囲った部分に示すように、露光時間が短い場合、あるいは低照度の場合には光強度の積分値に関して線形応答となり、PD端子電圧Vpoが0Vを越える露光時間が長く高照度の場合には光強度の積分値に対して対数応答となる。
【００１２】
図11は上述の非特許文献1の146ページ図5.14に開示されている対数応答に関しての回路構成例を示しており、対数特性用MOSFET16(図示の場合はNチャネルのMOSFETが選ばれる)のサブスレショールド特性を利用した対数圧縮特性を呈する。PD15のカソード電圧をVpo、ゲートおよびソース電圧をVdとすると、MOSFET16のサブスレショールド電流特性はゲート-ドレイン間電圧(V=Vd-Vpo)から当該MOSFET16のしきい値電圧Vthを差し引いた電圧の指数に比例するため、PD電流Ipの対数がMOSFET16のゲート-ドレイン電圧(V=Vd-Vpo)から当該MOSFET16のしきい値電圧Vthを差し引いた電圧に比例する。式で表せば下式(2)となる。
Ip∝exp(q(V-Vth)/(nkT))、V=Vd-Vpo  であるから
Vpo∝ -nkT/q x (log(Ip))-Vth+Vd …(2)
電圧フォロア回路を校正するオペアンプ11の出力電圧Voutは、PD15のカソード電圧Vpoに等しいため、ソース電圧をVddとすると、Vout =Vdd-Vとなり、PD15からの電流の対数に比例した出力を得ることができる。定性的に言えば、フォトダイオードPDの電流が増えるとゲートドレイン電圧が増加することでNチャネルMOSFET16のチャネル抵抗が減り、チャネル抵抗とフォトダイオード電流の積である画素アンプ出力が抑制されると説明できる。
【００１３】
図12，13は、いずれも下記非特許文献3に開示されている回路例を示しており、図12に図示の回路は図10に図示中のオペアンプ11に代えて、ソースフォロアMOSFET18とアクティブロードFET19から成るソースフォロア型CMOSアンプを用いたもので、SFD(Source Follower per Detector)と呼ばれている。3〜4個のトランジスタで一画素当たりの光電変換回路周りが構成できるため、素子面積制限の厳しいシリコンCMOSイメージセンサ等に用いるに適しているとは言える。動作的にはPD15のバイアス電圧をVrefに設定(リセット)し、その後PD15の端子電圧Vpoの時間変化をソースフォロアMOSFET18とアクティブロードMOSFET19でインピーダンス変換する。
【００１４】
しかし、PD15の端子電圧Vpoの変化に連れ当該PD15のキャパシタンスも変化するため、蓄積電荷と出力電圧とが比例しないとか、ソースフォロアでは電圧増幅作用が無いため、出力電圧が低い等の欠点がある。高出力を得るためにはPD15の逆方向バイアス電圧を上げる必要があり、PD15の劣化や暗電流の増加を伴ってしまう。
【００１５】
一方、図13に示す回路はCTIA(Capacitive TransImpedance Amplifier)と呼ばれる電流-電圧変換用オペアンプ11を用いた構成で、素子占有面積の制限がやや緩和されるROICでは一般的に用いられている。オペアンプ11の反転(逆相)入力にPD15からの出力Vpoが接続され、オペアンプ11の出力と反転入力との間の負帰還回路中には積分キャパシタ20とリセットスイッチ14の並列回路が挿入されている。オペアンプの反転入力に流入する電流は負帰還ループに流れる電流に等しいため、負帰還ループに挿入されたキャパシタ20に電荷が蓄積される結果、オペアンプ11の出力VoutはPD15からの入力電流の積分値となる。
【００１６】
このCITA回路では、PD15の出力Vpoはオペアンプ11の非反転入力に印加されている基準電圧である仮想接地電位Vrefに保たれるため、PD15のアノード電圧をVdetcomとするとPD15のバイアス電圧はVdetcom−Vrefとなり、バイアス電圧を一定に、かつ低く保つことが出来る。その結果、PD15のバイアス電圧が一定条件での電流出力を積分するため、PD15の容量や暗電流が一定となり、定量性に優れている。また、出力電圧Voutを電源電圧に近い値まで増幅できるため、電圧出力を大きく取れる利点がある。なお、ROICの場合、バンプ接合により、PD15の出力電極がオペアンプ11の入力電極に接続される。
【００１７】
しかし、PD15からの蓄積電荷が積分回路に用いられたキャパシタ20により制限されるため、同図中に仮想線の円で囲った部分に示すように、一定の蓄積電荷量を越えると出力が飽和してしまう欠点がある。
【００１８】
飽和の問題は現実的には深刻で、例えばCITAをROICに応用する場合、通常、1画素のサイズは10〜20μm角であるため、積分キャパシタ20が占有できる面積は2〜3μm角程度に制限される。したがってLSIチップ上で実現可能な積分キャパシタ20の容量は数十fF程度となる。オペアンプの電圧スイングを1V、撮像素子の露光時間を10msecとすると、1画素あたり数pAの光励起電流でオペアンプは飽和してしまうことになる。一般的なCMOSイメージセンサの画素の面積は数μm角以下であるので、積分キャパシタンス20の容量はさらに小さくなる。一方、画素の暗電流はシリコンイメージセンサの場合数fA、化合物半導体赤外イメージセンサの場合には数十fA以上存在するので、結局、撮像素子として得られるダイナミックレンジは2〜3桁程度に留まってしまう。
【００１９】
既に述べたように、カメラの撮像シーンに於いては日中等では一万Lux以上、電流変換で画素あたり数十nAに達する照度が一般的であるので、やはりNDフィルタあるいは機械的絞りを用いないと、通常のCITAの画素は飽和してしまう。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開昭51-061243号公報
【特許文献２】米国特許第3,237,082号明細書
【特許文献３】米国特許出願公開第2012/0074299号明細書
【非特許文献】
【００２１】
【非特許文献１】p.146 in Daniel Durini, ‘High Performance Silicon Imaging’ ISBN 978-0-85709-752-1.
【非特許文献２】Hsiu-Yu Cheng,Bhaskar Choubey,and Steve Collins,“A High-Dynamic-Range Integrating Pixel With an Adaptive Logarithmic Response”,IEEE PHOTONICS TCHNOLGY LETERS.Vol.19 No.15 p.1169 (August1 2007)
【非特許文献３】F.Guellec, O.Boulade, C.Cervera, V.Moreau, O.Gravrand, J.Rothman, J-P Zanatta,“ROIC DEVELOPMENT AT CEA FOR SWIR DETECTORS:PIXEL CIRCUIT ARCHITECTURE AND TRADE-OFFS”,ICSO 2014.(7-10 October 2014)
【発明の概要】
【発明が解決しようとする課題】
【００２２】
以上に述べたように、各種のイメージセンサを含む電子カメラや撮像機器類では、将来的に見ても、光入力部における撮像素子であるPDへの光入力信号強度（照度）が極めて広い変化幅を呈しても飽和することのない、広い光入力ダイナミックレンジを有する光電変換回路が求められる。ところが、上述した各種既存の技術をしても、それら各技術単独では、あるいは既存技術を如何ように組み合わせても、これまでの所、この要求を満たすに至っていない。線形応答特性のみで極めて低い照度から極めて高い照度までをカバーすることはできないし、上述したような対数応答特性のみでも不都合で、科学計測等、線形応答性、定量性が重要な場合に対応できなくなる。
【００２３】
機械的な絞りやNDフィルタを用いることも望ましくないので、結局、線形応答特性と対数応答特性の間を俊敏に切替えることのできる、つまりは実効的に広い光入力ダイナミックレンジを有する光電変換回路が提供されねばならない。切替速度は特に車載カメラへの応用等を考えると1/1000秒オーダが要求されることになる。これはもちろん、機械的ではなく、電子的な感度切替技術が必要なことを意味する。
【００２４】
ただ、先に図12に即して述べたSFDならば、増幅部の利得やPDのバイアス電圧を調整することで8桁程度のダイナミックレンジをカバーすることや、その一部を選択的に増幅してコントラストを増強した画像出力することは一応可能である。しかし、SFDはPDの端子電圧の変化を検出するため、感度を上げるにはPDのバイアス電圧を大きくする必要がある。そのため、逆方向飽和電流が増加し、ノイズや信頼性が大きく低下する。特に赤外波長に感度を持つ化合物半導体の場合は0.3〜0.5V程度以下の逆方向電圧の印加に留めることが望ましく、光電変換回路の感度、増幅出力はどうしても制限される。各画素レベルでの光電変換出力電圧が低いと言うことは読み出し回路での雑音の影響が相対的に大きくなることを意味し、SN比が確保し難くなる。また、PDの端子電圧が露光時間中に変化するため、感度の高い線形応答特性領域にあってもPDの容量が変化し、定量的な計測には適さないことになる。
【００２５】
本願発明はこのような実情に鑑みてなされたもので、先に述べたように、7〜8桁程度にも及ぶ極めて広範な照度環境下でも対応できる広い光入力ダイナミックレンジを有する光電変換回路を提供することを主たる目的としている。
【００２６】
その上で、さらに達成すれば望ましい目的に就き述べれば、機械的な絞りやNDフィルタを必要とすることなく、電子的に高速で感度切替えができ、かつ、各画素当たりに備えられる各光電変換回路の構築面積をなるべく小さく抑え得る回路構造原理を持つ光電変換回路を提供せんとする。
【００２７】
実際上、将来的にもイメージセンサの小型化はほぼ必須の要求であり、画素数が増えれば増える程、具体的な製品化を図る上で小型化の要求は厳しくなり、これに応えて行かねばならない。逆に言えば、各光電変換回路の構築面積を大きくする可能性のある技術は排除せねばならず、その一つに、例えば図９に即して説明した回路で用いられているバイポイントトランジスタの採用等は控えねばならない。バイポーラトランジスタの構築面積はかなり大きくなり、現実的には市販されるべき各種撮像機器用として採用できない結果になってしまう。
【課題を解決するための手段】
【００２８】
本願発明は上記目的を達成するため、
フォトダイオードの光励起電流を入力に受けて出力に変換電圧を生じる反転増幅回路の当該出力と入力間の負帰還ループに、対数特性用MOSFETのソース、ドレイン間主電流通路とキャパシタ、及び当該キャパシタの蓄積電荷を所望のタイミングにて放出し得るリセットスイッチの並列回路を挿入して成る光電変換回路，
を提案する。
【００２９】
上記のように、本願発明において対数特性用MOSFETを反転増幅回路の当該出力と入力間の負帰還ループに挿入するということが開示されれば、当業者には理解できるように、また図11に即して対数特性用MOSFETの動作自体に就いては説明したように、PDの光起電流の方向に応じてこの対数特性用MOSFETにPチャネルかNチャネルのMOSFETを選び、それをサブスレショールド状態に付けることで対数特性に従う出力の抑制が図れ、本願発明の目的が達成できる。なお、上記の反転増幅回路は公知既存の技術に従って種々組むことができ、例えばいわゆるオペアンプと呼称される演算増幅回路であってもよいし、CMOS技術を利用したソース接地増幅回路等であっても良い。
【００３０】
さらに、上記の負帰還回路中において、挿入される対数特性用MOSFETのソース、ドレイン間主電流通路に直列にPN接合ダイオード回路を接続することで出力電圧を増す構成も提案できる。
【００３１】
もちろん、リセットスイッチも公知既存の技術に従い構成された電子スイッチ、特にここにもMOSFETを用いた電子スイッチとすることができる。なお、上記した対数特性用MOSFETに当該MOSFETを導通させるに必要なバイアスを印加すると、このMOSFETをリセットスイッチとして兼用的に使うこともできる。しかし、この場合にも、本願発明における技術思想に従い、上記したように、反転増幅回路の当該出力と入力間の負帰還ループに、対数特性用MOSFETのソース、ドレイン間主電流通路とキャパシタ、及び当該キャパシタの蓄積電荷を選択的に放出し得るリセットスイッチの三者の並列回路を挿入していることに変わりはない。単にタイミング的に動作点を変更させているだけであって、ある時点では当該MOSFETは対数特性用MOSFETとして現に存在し、また別なある時点ではリセットスイッチとして現に存在する，ということである。端的に言えば、上記の負帰還回路中に対数特性用MOSFETを挿入する，という技術思想は従来、全く認められなかったことである。
【発明の効果】
【００３２】
本願発明によると、機械的絞りであるとかNDフィルタ等、機械的部品を必要とせず、純電子的に高速に対応することで、極めて広い変化幅を呈する光入力信号強度（照度）を許容し得る広い光入力ダイナミックレンジを有する光電変換回路を提供することができる。
【００３３】
また、上記の負帰還ループに挿入されたMOSFETのゲート電圧を変更することで、線形応答及び対数応答特性を示す電流入力レベルを任意に設定することも可能となる。別な言い方をすれば、電子的にMOSFETのゲート電圧を切替えるだけで線形応答と対数応答との間を高速に切替えることができるようになるか、サブスレショールド電圧付近にMOSFETのゲート電圧を設定しておくことで、自動的に線形応答から対数応答に変化させることもでき、出力飽和を防いで極めて広い照度幅に亘る対象物撮像が可能になる。すなわち、本願発明で言う対数特性用MOSFETとは、必要時に対数特性を呈し得るMOSFETのことである。
【００３４】
さらに、本願発明によれば、シリコン大規模集積回路（LSI）におけるチップサイズ上の制約にも良く応えることができる。すなわち画素サイズおよびチップ全体のサイズの縮小に有効な、極めて専有面積の小さい光電変換回路を提供することができるので、製造原価の低減や撮像装置の小型化に対して、かなり大きな効果をもたらす。
【図面の簡単な説明】
【００３５】
【図１】本願発明の望ましい基本的実施形態としての光電変換回路の回路概略構成図である。
【図２】本願発明の他の実施形態としての光電変換回路の回路概略構成図である。
【図３】図２に示した回路を動作させるときタイミングチャート例である。
【図４】図２に示した回路の露光時間経過特性のスパイスシミュレーション結果を示す説明図である。
【図５ａ】図２に示した回路において積分(露光)時間を変えた場合の入力電流応答特性図で、光起電流軸を線形軸でプロットした場合の特性図である。
【図５ｂ】図5aの光起電流軸を対数軸でプロットした場合の特性図である。
【図６】本願発明のさらに他の実施形態として、図２に示した回路におけるMOSFETに対し、ダイオードをさらに直列に挿入した回路の回路概略構成図である。
【図７】図６に示した回路において積分(露光)時間を変えた場合の光起電流軸を対数軸でプロットした入力電流応答特性図である。
【図８】従来においてオペアンプとダイオードとを組み合わせて対数アンプを構成した場合の回路概略構成図である。
【図９】従来においてオペアンプとベース接地バイポーラトランジスタとを組み合わせて対数アンプを構成した場合の回路概略構成図である。
【図１０】従来においてフォトダイオードの順方向特性を利用して対数応答を得るための回路例の回路概略構成図である。
【図１１】従来おいてMOSFETのサブスレショールド電流-電圧特性を利用して対数応答を得るための回路例の回路概略構成図である。
【図１２】従来において一般的なSFDの回路概略構成図である。
【図１３】従来において一般的なCTIAの回路概略構成図である。
【発明を実施するための形態】
【００３６】
図１には本願発明の光電変換回路の基本的な実施形態が示されている。光電変換回路内の反転増幅回路は図示の場合、オペアンプ(演算増幅回路)11により構成され、その出力と入力間の負帰還ループに対数特性用MOSFET17のソース、ドレイン間主電流通路と積分キャパシタとなるキャパシタ20、そして実質上、動作に必要なリセットスイッチ14の並列回路が挿入されている。本願発明が適用される各種撮像機器では、当然のことながら、多数の画素の集合で撮像部(光入力部)が構築されるので、一画素当たりの回路である図示の回路が必要画素数分、集積構築されることになる。
【００３７】
撮像対象からの光を受けるPD15は、ここではそのアノードに各画素用の共通電位となる電位Vdetcomが印加され、カソードがオペアンプ11の入力に接続されている。この向きでのフォトダイオード15の接続では光励起電流はオペアンプ11の反転入力からPD15側へ流れる極性となるので、この極性の場合には負帰還ループに挿入するMOSFET17はPチャネルMOSFETとする。すなわち、当該PチャネルMOSFET17のソースがオペアンプ11の出力に、ドレインがオペアンプ11の反転入力に接続される。キャパシタ20の蓄積電荷を選択的に放出するリセットスイッチ14は回路図上では機械的接点スイッチ記号で示されているが、もちろん、この主の分野では極めて周知のように、これは実際には電子スイッチ、望ましくは高速応答性が保証され、かつ作製面積が小さくて済むMOSFETを用いた電子スイッチで構築される。
【００３８】
カットオフ状態のPチャネルMOSFETにおいて、ゲート電圧固定のまま、オペアンプ11の出力Vfbが増加すると、負帰還ループに挿入した当該MOSFET17のソース電圧も増加することになり、ゲート・ソース間の電圧差が減少する。これは、このMOSFET17のゲート電圧が下がったことと等価であるから、当該MOSFET17はオンの方向にバイアスされる。つまり、負帰還ループに挿入された当該MOSFET17の抵抗が減るため、オペアンプ11の利得が出力電圧に伴って減ることになる。
【００３９】
MOSFET17のゲートはDAC(デジタル-アナログコンバータ)21に接続され、当該DAC21の出力によりMOSFET17が導通する時の出力電圧Vfbが変化する。正確には、DAC21から印加されるゲート電圧とMOSFET17のしきい値電圧Vthの和が出力電圧Vfbを下回った時に当該MOSFET17が導通する。先に少し述べたように、DACあるいはDACに接続されたマルチプレックス回路から0Vのパルス波形を送出するような回路構成を組むと、MOSFET17をリセットスイッチ14として兼用的に用いることもできる。
【００４０】
既に説明したが対数特性用MOSFET17のサブスレショールド電流特性はゲート・ソース電圧の指数関数に比例するため、オペアンプの出力電圧Vfbはフォトダイオード電流Ipの対数となる。PD15の極性を図示とは反転させ、PD15のカソードを電源電圧側に、アノードをオペアンプ11の入力に接続し、PDからオペアンプ11の入力に電流が入る場合にはオペアンプ11の出力が負側に振れことになるが、負帰還ループにNチャネルMOSFETを用いることで同様な対数変換機能が実現できる。
【００４１】
本回路の動作を説明すると、まずリセットスイッチ14を閉じることで、積分キャパシタ20に蓄積された電荷を一旦リセット(放出)する。リセットスイッチ14を開くとPD15に発生した光励起電流IpがPD15の出力端子(図示の場合、カソード側端子)を経由してキャパシタ20に蓄積され、オペアンプ11の出力側において電流Ipの積分値に比例した電圧Vfbが発生する。出力電圧VfbがDAC21により印加されるゲート電圧と対数特性用MOSFET17のしきい値電圧Vthの和に到達すると当該対数特性用MOSFET17は導通し、オペアンプ11の出力は対数特性用MOSFET17のチャネル抵抗(主電流通路抵抗)に比例する。サブスレショールド領域でのMOSFETの端子電圧はチャネル電流の対数に比例することから、対数特性用MOSFET17の導通により、電流積分モードから対数電流電圧変換モードに移行する。
【００４２】
オペアンプ11の出力電圧Vfbはサンプリングスイッチ22を閉じることによりサンプルホールドキャパシタ23に保持され、望ましくは設けられるサンプリングホールドアンプ24により出力インピーダンスが下げられた後に図示しないビデオアンプに送られる。光電変換回路の出力電圧を受け、最終的に撮像画像を得るために用いられるビデオアンプは公知既存の、あるいは将来的に種々改良が加えられて行くであろう回路構成に従えば良く、本願発明が直接にこれを規定するものではない。
【００４３】
図１図示の本願発明の基本的実施形態である光電変換回路の利点は、機械的絞りとかNDフィルタ等、ハード的な追加要素を必要とすることなく、純電子的な手法により、PD15において発生する光起電流の強度に応じて最適な動作モードを設定できることである。オペアンプ11の負帰還ループに挿入されたPチャネルMOSFET17をDAC21から印加されるゲート電圧により深くピンチオフ状態にバイアスすれば、オペアンプ11の出力電圧Vfbの値如何に係わらずMOSFET17をオフに維持することも可能となり、図13に即して既に説明した、負帰還ループ中にMOSFET17を持たない通常のCTIAに帰着させることもできる。対して本願発明の本来の目的通り、光入力ダイナミックレンジを大きく取りたい場合には、ゲート電圧をMOSFET17のしきい値電圧Vth付近に設定して対数アンプモードとし、高感度レンジを大きく取る場合にはゲート電圧を電源電圧付近に高く保持してリニアアンプモードに設定することが可能になる。両方の動作モードはDAC21の出力によりPチャネルMOSFET17のゲートバイアスを変化させることで極めて高速に切替設定可能であり、こうした純電子的高速感度切替が実現することで、実効的に広い光入力ダイナミックレンジを得るという本願発明の主たる目的を果たせる。
【００４４】
なお、本願発明が開示された以上、本願発明の思想に示唆を得て対数特性用MOSFETをバイポーラトランジスタに変えることも不可能ではない。しかし、これは既に述べた通り、電気的特性以外の現実的問題として、光電変換回路の構築面積を極力小さく抑えるという目的にはそぐわないものとなる。バイポーラトランジスタの専有面積は小面積化に限界があるからである。
【００４５】
図２は本願発明の他の実施形態をより具体的な回路例として示しており、図１図示のオペアンプ11をソース接地増幅回路に置き換えたCMOSイメージセンサあるいはROICの一画素分の光電変換回路構成例である。実際上、本発明者により、この回路は0.18μm設計スケールのmixed-modeファンダリプロセスにおいて、10μm角ピッチの画素内で実現できた。なお、回路図中の各FETに付されている添記号は、それぞれTaiwan Semiconductor Manufacturing Co., Ltd (TSMC)系の耐圧、しきい値電圧の異なるMOSFET群を示している。
以下、具体的な作製例から具体値を取って述べて行くと、まず添字に関しては、
pmvt18：1.8V耐圧でしきい値電圧を下げたPチャネルMOSFET26、
p33:3.3V耐圧のPチャネルMOSFET17、
n33:3.3V耐圧のNチャネルMOSFET27、
nmvt33：3.3V耐圧でしきい値電圧を下げたNチャネルMOSFET25、
を示している。
【００４６】
ソース接地NチャネルMOSFET25がアクティブロードMOSFET26に接続されてソース接地アンプを構成していて、PD15の出力Vpoはソース接地MOSFET25のゲートに接続されている。動作バイアス電流はアクティブロードMOSFET26のゲート電圧VBPを別途バイアス電圧供給回路からカレントミラーにより適度な値に設定することで制御されるが、具体的作製例においてはゲート電圧VBPを1.52Vに設定することにより動作バイアス電流は700〜900nAに調整し、電源電圧VDDは1.8Vとした。ソース接地NチャネルMOSFET25のソースとゲート間に容量値20fFの積分キャパシタ20と、図１図示のリセットスイッチ14に相当する電子スイッチとしてのMOSFET27、そして対数特性用PチャネルMOSFET17の主電流通路から成る並列回路が接続されて、ソース接地アンプの負帰還ループを構成している。
【００４７】
寸法関係にまで言及すると、本発明者作製例では対数特性用PチャネルMOSFET17のゲート長は1μm、ゲート幅は0.3μmとした。ゲート長、ゲート幅は対数特性に大きな影響は無いが、増幅回路への入力がpAレベルの低い電流であることから、ゲート幅は最小にし、また、必要に応じてFETを完全に遮断するために比較的長いゲート長を使用した。リーク電流の発生を抑えるため、既掲のMOSFETの他、サンプルホールドキャパシタ23に接続されているサンプリングスイッチ構成用MOSFET30にも耐圧3.3V仕様を選定した。MOSFET30は既述したサンプリングスイッチ22に相当する電子スイッチとして用いられる。
【００４８】
PD15の出力電圧Vpoは負帰還ループにより、ソース接地アンプの仮想接地電圧0.54Vに制御されている。PD15に対する印加電圧は当該PD15の出力電圧Vpoと多数の画素に応じてアレイ化した場合の当該PDアレイの共通電極電圧Vdetcomとの差であるが、VdetcomをVpoに近づけることにより0V付近に設定することが可能である。印加電圧を上げればPD15の空乏層が広がり、感度および応答速度が向上するが、撮像素子の場合は個々の光電変換回路の応答速度は1/1000秒程度以上は要求されないので、光通信用PDの場合におけるような数十MHz以上の応答速度は要求されない。イメージセンサ用PDにおいては、バイアスを低く設定することで素子の暗電流を抑制し、ショットノイズを低減することと、素子劣化を防止する方が重要になる。ここで述べている作製例ではVdetcomを0.3Vに設定しており、PD15に加わる逆バイアス電圧は0.24Vとしている。
【００４９】
図２図示の回路における撮像タイミング例を図３に即して説明すると、まず、図２図示のRST_Dに正パルスを印加することにより、リセットスイッチ14であるMOSFET27を短時間オンにして積分キャパシタ20に蓄えられている電荷をリセットする。このとき、ソース接地アンプは電圧フォロア構成となり、ソース接地アンプ出力電圧VfbはPD15の出力電圧Vpoに等しくなる。RST_Dへの正パルス印加を止め、MOSFET27をオフにすると(スイッチ14を開くと)、その時からPD15の出力電流Ipは積分キャパシタ20に電荷を蓄積させ始める。やがて、ソース接地アンプ出力電圧Vfbと対数特性用対数特性用PチャネルMOSFET17のゲートバイアス電圧VGとの差がPチャネルMOSFET17のしきい値電圧Vthを越えると、その時点から当該PチャネルMOSFET17は次第に導通状態になり、ソース接地アンプはPチャネルMOSFET17を負帰還素子とした電流-電圧変換増幅器モードに移行し、その変換係数はPチャネルMOSFET17の主電流通路抵抗、すなわちチャネル抵抗となる。チャネル抵抗はPチャネルMOSFET17のゲート電圧とソース電圧の差の指数で決まるため、ソース接地アンプ出力VfbはPD15の出力電流の対数に比例するようになる。所定の露光時間終了後、図２に示したGSH_Dに適当時間だけ正パルスを印加してサンプリングスイッチ22であるMOSFET30をオンにし、画素出力である出力電圧Voutをサンプルホールドキャパシタ23に導くとともに、読み出し期間中、その出力を保持する。
【００５０】
図４は、リセットスイッチ14であるリセットスイッチ構成用MOSFET27をオンオフした直後から露光期間中のソース接地アンプ出力Vfbの時間応答のスパイス シミュレーション結果を示している。PD15の出力電流として、0pA 0.01pA 0.02pA 0.04pA 0.1pA 0.2pA 0.4pA 1pA 2pA 4pA 10pA 20pA 40pA 100pA 200pA 400pA 1000pA 2000pA 4000pA 10nA 20nA 40nA 100nA 200nA 400nAと6.5桁に渡り変化させている。また、実線は対数特性用PチャネルMOSFET17のゲートバイアス電圧VGが0.6Vの場合、仮想線は1.5Vの場合を示している。
【００５１】
VGが1.5Vではソース接地アンプ出力電圧Vfbの値如何に関わらず、対数特性用PチャネルMOSFET17はオフ状態となる。従って、この場合は通常のCTIAにおけると同様、露光時間に対して出力電圧Vfbは線形に増加し、電源電圧1.8Vに達した時点で飽和する。実際、PD15における光励起電流出力が10pAの場合露光時間2msec、2pAの場合露光時間15msec程度にて出力Vfbが飽和している。一旦出力が飽和すると、PD15の出力電流に対して増幅回路出力が変化しないので、電流値に換算することができない。
【００５２】
一方、PチャネルMOSFET17のゲートバイアス電圧VGが0.6Vの場合、出力電圧Vfbが1Vに達するまでは、VGが1.5Vの場合と同じく、時間に比例した出力であるが、1Vを越えた後はPD15からの入力電流量に応じた停留値を取る。この停留値は400nA程度まで、電流入力に対して単調に増加するため、出力値から、入力電流値を求めることが可能である。
【００５３】
図５(A)，(B)は、積分時間2msec(仮想線)と20msec(実線)後における増幅回路出力の入力電流応答特性をそれぞれPチャネルMOSFET17のゲートバイアス電圧VGをパラメータとして示したものである。図５(A)は入力電流Ipをリニア軸でプロットした場合で、VGが1.5Vの場合、それぞれ積分時間2msec、20msecの場合は、15pA及び1.5pA付近までリニアに出力電圧Voutが増加し、その後出力電圧1.8Vで停留している。VGが0.3,0.6,1.0Vの場合は、それぞれ画素アンプ出力0.9,1.2,1.5V付近で停留するが、よく見るとわずかに出力が増加している。
【００５４】
実際、図５(B)に示すように、入力電流Ipを対数軸でプロットしてみると、VGが1.5Vの場合には一旦出力値が停留した後は一定の値を保持しているのに対し、VGが1.0V以下の場合は,VGに応じてそれぞれ出力電圧0.9,1.2,1.5V付近から入力電流Ipの対数に対してリニアに増加しており、すなわち入力電流Ipに対しての対数圧縮効果が認められる。ゲート電圧が0.3Vの場合は出力電圧0.8Vを境に線形応答モードから対数応答モードに推移するのに対し、ゲート電圧を増やすにつれ、対数応答モードに推移する出力電圧が増加している。対数応答モードにおいては入力電流Ipに対し出力電圧Voutの増加割合が圧縮されるものの、入力電流Ipに対し単調に増加しているため、当該出力から電流値を算出することができる。一方、飽和入力電流は400nA程度でソース接地アンプのバイアス条件が崩れ、出力が低下するので、VGを0.8V以下に設定するのは出力電圧が低下する一方で、入力側の許容電流は増えず、得策ではない。入力許容電流は、アクティブロードMOSFET26のバイアス電流を増加することにより増加するが、各画素の消費電力を増やすことになるので、画面解像度がVGA(32万画素)〜XVGA(128万画素)の撮像機器とする場合には1μA以下が望ましい。
【００５５】
ここで述べている具体的作製例では、入力電流換算で1〜10pA程度の低照度における感度や定量性を重視する場合はVGを1.5Vにしたが、VGを0.8Vに下げることにより、線形応答モード領域を1/2程度に縮小することと引き替えに400nA付近まで、対数応答モードにて光入力電流の範囲を拡張することができた。実際に10-14Aから10-7Aまで光入力電流許容範囲があり、ダイナミックレンジとしては７桁を同一ゲートバイアス設定にて達成できている。また、低照度領域の感度特性をリニアにすることで、低照度領域での過剰利得特性による雑音の増加を抑制することもできた。
【００５６】
先に述べたように、対数特性用MOSFETのゲートに正(Nチャネル)あるいは0V(Pチャネル)のリセットパルスを加えることにより、リセットスイッチとして当該MOSFETを利用できる。ただし、対数特性用FETのゲートバイアスには低ノイズ特性が、リセットパルスにはμSオーダの高速性が要求されるので、それぞれの用途に応じた仕様を満たすリセットパルス源と対数特性用ゲートバイアス源を別個に設け、それらをスイッチにより切り替える必要が出てくるため、実際にはこの兼用構成は不利となることが多いと思われる。
【００５７】
図６は本願発明の他の実施形態を示しており、増幅回路出力を増加させるために、上述した通り感度切替作用を持つ対数特性用PチャネルMOSFET17に直列に、当該MOSFET17と同様に素子電流が印加電圧の指数関数となる対数特性用PN接合ダイオード回路32を直列に追加した。必要な両端電位差(端子電圧)を確保するために、図示の場合にはこれらのPN接合ダイオード回路32はそれぞれ個別部品と認められる三個のPN接合ダイオード素子(D1〜D3)を直列に接続して構築した例が示されている。反転増幅器出力VfbはPD15の電流に対する負帰還ループに挿入された素子の端子電圧の和、すなわちPN接合ダイオード回路32の端子電圧とMOSFET17の端子電圧の和となる。
【００５８】
図７は、図６図示の回路の積分時間2msec(仮想線)及び20msec(実線)における入力電流応答特性を示す。対数特性用MOSFET17単体の場合には対数領域の範囲を拡大すると画像出力の最大値が抑制される傾向にあったが、PN接合ダイオード回路32を負帰還ループに加えることにより、電源電圧の1.8V付近まで出力が増加した。特にVG=0の場合は、対数応答領域が1E-13から1E-7Aまで、７桁の範囲に及び拡張されている。また、入力電流の対数に対する画像出力の比例係数も大きくなっており、精度の高い画像出力から入力電流への換算が可能になった。
【００５９】
本願発明によるこのような感度可変可能型の光電変換回路を各種撮像素子の光入力端に用いた場合、夜間や微弱光計測等の低照度環境においては対数特性用MOSFET17をオフにして(上述の例ではVG=1.5V)全域線形応答特性にし、日中や生体の透過計測等、照度の変化が大きい場合は対数特性用MOSFET17をオンにして(上述の例ではVG=0V)全域対数応答特性に、また、夜間でも対向車のヘッドライト等、輝度の高い光源が混在する場合には、対数特性用MOSFET17のゲート電圧をそのしきい値電圧からわずかに高いレベルに設定し(上述の例ではVG=0.8V)、線形応答領域と対数応答領域を自動的に切替わる形で併存させる等、異なるモード(実効感度)を高速に選択することが可能になる。
【００６０】
なお、本願光電変換回路の出力を受けるビデオアンプにおいて、オフセット電圧や利得を調節し、個々の撮像シーンにおける画像出力の上限および下限がアナログ・ディジタル変換器のレンジに適合するように設定することで、コントラストの高い画像を得ることができる。また、予め照度に対する画素出力を計測しておき、多項式にて各画素の校正曲線を保持しておくことにより、正確な照度の評価が可能となると共に、画素間のバラツキを抑制することができる。最近のPCやFPGAの性能向上により、ホストPCあるいはカメラ内部でリアルタイムにデジタル画像補正が可能ともなる。さらに理化学実験では、絶対光量表示による定量的な光量分布の計測が必要となるが、DAC21によるゲート電圧の設定で、再現性のある測定が可能となる。また、監視カメラや車載カメラ等、ディスプレイ用途に対しては、視認性の良い輝度情報圧縮関数を任意に調整することができる。
【００６１】
一般には、MOSFET等、非線形素子を増幅回路の負帰還ループに挿入すると画素間の感度のバラツキや温度依存性が増長され易いが、FPGA等によるリアルタイム感度補正とペルチエ素子などによる恒温制御により、予め照度と光電変換出力の対応特性を測定しておき、逆関数変換を行えば、空間的なノイズを除去することができる。
【００６２】
以上、本願発明を望ましい実施形態に即し説明したが、本願発明の要旨構成に即する限り、任意の改変は自由である。
【符号の説明】
【００６３】
11 オペアンプ
14 リセットスイッチ
15 フォトダイオード (PD)
16 対数特性用MOSFET (Nチャネル)
17 対数特性用MOSFET (Pチャネル)
18 ソースフォロアMOSFET
19 アクティブロードMOSFET
20 キャパシタ
21 デジタル-アナログコンバータ
22 サンプリングスイッチ
23 サンプルホールドキャパシタ
24 サンプルホールドアンプ
25 ソース接地MOSFET
26 アクティブロードMOSFET
27 リセットスイッチ構成用MOSFET
30 サンプリングスイッチ構成用MOSFET
32 対数特性用PN接合ダイオード回路
【図１】
2020061706.tif 000003
【図２】
2020061706.tif 000004
【図３】
2020061706.tif 000005
【図４】
2020061706.tif 000006
【図５ａ】
2020061706.tif 000007
【図５ｂ】
2020061706.tif 000008
【図６】
2020061706.tif 000009
【図７】
2020061706.tif 000010
【図８】
2020061706.tif 000011
【図９】
2020061706.tif 000012
【図１０】
2020061706.tif 000013
【図１１】
2020061706.tif 000014
【図１２】
2020061706.tif 000015
【図１３】
2020061706.tif 000016