(57)【要約】      （修正有）【課題】制御装置と接続すべきドライバＩＣの増加に伴う接続経路数の増加を防止する。【解決手段】制御装置１０に接続されるホストＩＣ２０と、ホストＩＣ２０と直列接続されたターゲットＩＣ２１とを備える駆動システム１であって、ホストＩＣ２０は、所定のターゲットＩＣ２１を示すＩＤと該ＩＤにより示されるターゲットＩＣ２１に対応付けられたライトデータとを含む制御パケットを生成するデータ処理回路と、制御パケットをターゲットＩＣ２１に送信する送信回路とを備える。ターゲットＩＣ２１は、ホストＩＣ２０により送信された制御パケットを受信する受信回路と、受信された制御パケット２０に含まれるＩＤがＩＤ設定部により設定されたＩＤと一致する場合に制御パケットに含まれるライトデータを自ターゲットＩＣ２１の記憶部に記憶するデータ処理回路と、記憶部に記憶されたライトデータに基づいて駆動対象を駆動する駆動回路とを備える。【選択図】図１
2020009293.tif 000002
【特許請求の範囲】
【請求項１】
制御装置に接続されるホストＩＣと、データを受信可能に前記ホストＩＣと直列接続され、駆動対象を駆動する少なくとも１つ以上のターゲットＩＣとを備える駆動システムであって、
前記ホストＩＣは、
前記制御装置から送信されたライトデータを所定のターゲットＩＣと対応付けて記憶する記憶部と、
前記所定のターゲットＩＣを一意に示すＩＤと前記記憶部において該ＩＤにより示されるターゲットＩＣに対応付けられたライトデータとを含む制御パケットを生成するデータ処理回路と、
前記制御パケットを前記少なくとも１つ以上のターゲットＩＣに送信する送信回路とを備え、
前記ターゲットＩＣは、
自ターゲットＩＣにＩＤを設定するＩＤ設定部と、
前記ホストＩＣにより送信された制御パケットを受信する受信回路と、
前記受信された制御パケットに含まれるＩＤが前記ＩＤ設定部により設定されたＩＤと一致する場合に前記制御パケットに含まれるライトデータを自ターゲットＩＣの記憶部に記憶するデータ処理回路と、
前記記憶部に記憶されたライトデータに基づいて駆動対象を駆動する駆動回路と
を備えることを特徴とする駆動システム。
【請求項２】
前記少なくとも１つ以上のターゲットＩＣは、データを送信可能に前記ホストＩＣと直列接続され、
前記ホストＩＣの送信回路は、前記制御パケットの送信に先立って初期化パケットを前記少なくとも１つ以上のターゲットＩＣに送信し、
前記ターゲットＩＣの受信回路は、前記ホストＩＣにより送信された初期化パケットを受信し、
前記ターゲットＩＣのデータ処理回路は、前記受信された初期化パケットに前記ＩＤ設定部により設定されたＩＤを付加し、
前記ターゲットＩＣは、前記ＩＤが付加された初期化パケットを前記ホストＩＣまたは他のターゲットＩＣに送信する送信回路を更に備え、
前記ホストＩＣは、前記ターゲットＩＣにより送信された初期化パケットを受信する受信回路を更に備え、
前記ホストＩＣのデータ処理回路は、前記初期化パケットに付加されたＩＤを順次選択し、選択したＩＤと前記ホストＩＣの記憶部において該ＩＤにより示されるターゲットＩＣに対応付けられたライトデータとを含む制御パケットを生成することを特徴とする請求項１に記載の駆動システム。
【請求項３】
前記ＩＤ設定部は、前記ターゲットＩＣの外部から入力される信号に基づいて自ターゲットＩＣのＩＤを設定することを特徴とする請求項１または請求項２に記載の駆動システム。
【請求項４】
前記ターゲットＩＣは、前記駆動対象に対する駆動信号をそれぞれ出力可能な複数の出力端子と、前記駆動信号を出力する出力端子として該複数の出力端子のうち少なくとも１つの出力端子をそれぞれが含む複数のパターンのうち、１つのパターンに前記ターゲットＩＣを設定するパターン設定部を備えることを特徴とする請求項１〜請求項３のいずれか一項に記載の駆動システム。
【請求項５】
前記パターン設定部は、前記ターゲットＩＣの外部から入力される信号に基づいて前記ターゲットＩＣのパターンを設定することを特徴とする請求項４に記載の駆動システム。
【請求項６】
制御装置にデータを受信可能に接続され、且つ駆動対象を駆動する少なくとも１つ以上のターゲットＩＣにデータを送信可能に直列接続されるホストＩＣであって、
前記制御装置から送信されたライトデータを所定のターゲットＩＣと対応付けて記憶する記憶部と、
前記所定のターゲットＩＣを一意に示すＩＤと前記記憶部において該ＩＤにより示されるターゲットＩＣに対応付けられたライトデータとを含む制御パケットを生成するデータ処理回路と、
前記制御パケットを前記少なくとも１つ以上のターゲットＩＣに送信する送信回路と
を備えるホストＩＣ。
【請求項７】
制御装置に接続されるホストＩＣとデータを受信可能に直列接続され、駆動対象を駆動するターゲットＩＣであって、
前記ターゲットＩＣを一意に示すＩＤを自ターゲットＩＣに設定するＩＤ設定部と、
前記ホストＩＣにより送信され、該ホストＩＣが前記制御装置より受信したライトデータと、所定のＩＤとを含む制御パケットを受信する受信回路と、
前記受信された制御パケットに含まれるＩＤが前記ＩＤ設定部に設定されたＩＤと一致する場合に前記受信された制御パケットに含まれるライトデータを自ターゲットＩＣの記憶部に記憶するデータ処理回路と、
前記記憶部に記憶されたライトデータに基づいて駆動対象を駆動する駆動回路と
を備えるターゲットＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、駆動対象を駆動するドライバＩＣに関する。
【背景技術】
【０００２】
従来、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などの制御装置が、モータなどの駆動対象を駆動する駆動回路を有するドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）へ駆動に係るデータを送信することによって、駆動対象の駆動がなされている。制御装置とドライバＩＣとが異なる基板上に実装されている場合、制御装置が実装される基板と、ドライバＩＣが実装される基板とがフラットケーブルなどにより接続される。また、制御装置とドライバＩＣとが同一の基板上に実装される場合には、基板上の配線によって制御装置とドライバＩＣとが接続される。
【０００３】
本発明に関連する技術として、アクチュエータを駆動するドライバ回路を有するドライバＩＣと、ドライバＩＣの制御を行うマイコンと、ドライバＩＣとマイコンとのシリアル通信を行う第一及び第二のシリアル通信部とを備え、ドライバＩＣは、第一のシリアル通信部による通信のエラーを検出する検出回路と、検出回路による検出結果を格納する格納部と、格納部に格納された検出結果を第二のシリアル通信部を介してマイコンに送信する送信回路とを有することを特徴とする電子制御装置、が知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１８−５３５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の制御装置とドライバＩＣとの接続においては、駆動対象が増えるほど、すなわち、制御装置と接続すべきドライバＩＣの数が増えるほど、制御装置とドライバＩＣとを接続するのに要する、ケーブルや配線などの接続経路の数が増大し、これにともなって接続経路に係る部品構成が増大する、という問題がある。
【０００６】
本発明は、上述した問題点を解決するためになされたものであり、制御装置と接続すべきドライバＩＣの増加に伴う接続経路の数の増加を防止することができる駆動システム、ホストＩＣ及びターゲットＩＣを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するため、本実施形態に係る駆動システムは、制御装置に接続されるホストＩＣと、データを受信可能に前記ホストＩＣと直列接続され、駆動対象を駆動する少なくとも１つ以上のターゲットＩＣとを備える駆動システムであって、前記ホストＩＣは、前記制御装置から送信されたライトデータを所定のターゲットＩＣと対応付けて記憶する記憶部と、前記所定のターゲットＩＣを一意に示すＩＤと前記記憶部において該ＩＤにより示されるターゲットＩＣに対応付けられたライトデータとを含む制御パケットを生成するデータ処理回路と、前記制御パケットを前記少なくとも１つ以上のターゲットＩＣに送信する送信回路とを備え、前記ターゲットＩＣは、自ターゲットＩＣにＩＤを設定するＩＤ設定部と、前記ホストＩＣにより送信された制御パケットを受信する受信回路と、前記受信された制御パケットに含まれるＩＤが前記ＩＤ設定部により設定されたＩＤと一致する場合に前記制御パケットに含まれるライトデータを自ターゲットＩＣの記憶部に記憶するデータ処理回路と、前記記憶部に記憶されたライトデータに基づいて駆動対象を駆動する駆動回路とを備えることを特徴とする。
【０００８】
また、本実施形態に係るホストＩＣは、制御装置にデータを受信可能に接続され、且つ駆動対象を駆動する少なくとも１つ以上のターゲットＩＣにデータを送信可能に直列接続されるホストＩＣであって、前記制御装置から送信されたライトデータを所定のターゲットＩＣと対応付けて記憶する記憶部と、前記所定のターゲットＩＣを一意に示すＩＤと前記記憶部において該ＩＤにより示されるターゲットＩＣに対応付けられたライトデータとを含む制御パケットを生成するデータ処理回路と、前記制御パケットを前記少なくとも１つ以上のターゲットＩＣに送信する送信回路とを備える。
【０００９】
また、本実施形態に係るターゲットＩＣは、制御装置に接続されるホストＩＣとデータを受信可能に直列接続され、駆動対象を駆動するターゲットＩＣであって、前記ターゲットＩＣを一意に示すＩＤを自ターゲットＩＣに設定するＩＤ設定部と、前記ホストＩＣにより送信され、該ホストＩＣが前記制御装置より受信したライトデータと、所定のＩＤとを含む制御パケットを受信する受信回路と、前記受信された制御パケットに含まれるＩＤが前記ＩＤ設定部に設定されたＩＤと一致する場合に前記受信された制御パケットに含まれるライトデータを自ターゲットＩＣの記憶部に記憶するデータ処理回路と、前記記憶部に記憶されたライトデータに基づいて駆動対象を駆動する駆動回路とを備える。
【発明の効果】
【００１０】
本発明によれば、制御装置と接続すべきドライバＩＣの増加に伴う接続経路の数の増加を防止することができる。
【図面の簡単な説明】
【００１１】
【図１】実施形態に係る駆動システムの構成を示すブロック図である。
【図２】ドライバＩＣのハードウェア構成を示すブロック図である。
【図３】端子入力値と対応するＩＤを示す図である。
【図４】端子入力値と対応するパターンを示す図である。
【図５】レジスタ群の構成を示す概略図である。
【図６】データ送信に係るホストＩＣの動作を示すフローチャートである。
【図７】初期化パケットのデータ構成を示す図である。
【図８】制御パケットのデータ構成を示す図である。
【図９】データ受信に係るホストＩＣの動作を示すフローチャートである。
【図１０】データ送受信に係るターゲットＩＣの動作を示すフローチャートである。
【発明を実施するための形態】
【００１２】
以下、図面を参照しながら、本発明の実施形態について説明する。
【００１３】
（全体構成）
本実施形態に係る駆動システムのハードウェア構成について説明する。図１は、本実施形態に係る駆動システムの構成を示すブロック図である。
【００１４】
図１に示すように、本実施形態に係る駆動システム１は、この駆動システム１において全体の制御を行う制御装置としてのＣＰＵ１０と、モータなどの駆動対象やスイッチなどの入力手段に接続される３つのターゲットＩＣ２１と、これらターゲットＩＣ２１とＣＰＵ１０とのデータの送受を仲介するホストＩＣ２０とを備える。
【００１５】
ホストＩＣ２０とターゲットＩＣ２１は、後述するように同一のハードウェア構成となっているため、ホストＩＣ２０についてもターゲットＩＣ２１と同様に駆動対象やスイッチに接続可能となっている。３つのターゲットＩＣ２１は、それぞれ異なるＩＤに設定され、本実施形態においては、それぞれ、そのＩＤが＃０，＃１，＃２に設定される。以降の説明において、３つのターゲットＩＣ２１を特に区別しない場合は、単にターゲットＩＣ２１と呼称し、区別する場合は、ターゲットＩＣ＃０，ターゲットＩＣ＃１，ターゲットＩＣ＃２と呼称する。また、ホストＩＣ２０とターゲットＩＣとを特に区別しない場合は、これらを総称してドライバＩＣと呼称する。なお、ターゲットＩＣ２１のＩＤは、必ずしもホストＩＣ２０との接続順序に応じたものとする必要はなく、例えば、ホストＩＣ２０に対する接続順に対応する値とする必要もない。また、ホストＩＣ２０に接続されるターゲットＩＣ２１の数は少なくとも１つ以上であれば良い。
【００１６】
ＣＰＵ１０は、ホストＩＣ２０とデータを送受信可能に接続される。ホストＩＣ２０は、３つのターゲットＩＣ２１にデータを送信可能に直列接続される。このうち、ターゲットＩＣ＃０は、ホストＩＣ２０に直接接続されるとともに、ターゲットＩＣ＃１にデータを送信可能に接続される。ターゲットＩＣ＃１は、ターゲットＩＣ＃２にデータを送信可能に接続される。ターゲットＩＣ＃２は、ホストＩＣ２０にデータを送信可能に接続される。このように、ホストＩＣ２０と３つのターゲットＩＣ２１は、環状に直列接続されており、ホストＩＣ２０により送信されたデータはターゲットＩＣ＃０，＃１，＃２を経由して、最終的にホストＩＣ２０により受信される。
【００１７】
ホストＩＣ２０とターゲットＩＣ２１との間、及びＩＤの異なるターゲットＩＣ２１間は、シリアル通信可能に接続されており、ＬＶＤＳ（Ｌｏｗ  ｖｏｌｔａｇｅ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｉｇｎａｌｉｎｇ：小振幅差動信号方式）により接続されるものとする。本実施形態においては、駆動システム１が３つのターゲットＩＣ２１を備えるが、少なくとも１つのターゲットＩＣ２１を備えていれば良い。
【００１８】
（ドライバＩＣのハードウェア構成）
ホストＩＣまたはターゲットＩＣとして用いられるドライバＩＣのハードウェア構成について説明する。なお、上述したようにホストＩＣとターゲットＩＣは同一のハードウェア構成である。図２は、ドライバＩＣのハードウェア構成を示すブロック図である。図３は、端子入力値と対応するＩＤを示す図である。図４は、端子入力値と対応するパターンを示す図である。図５は、レジスタ群の構成を示す概略図である。
【００１９】
図２に示すように、ドライバＩＣは、送受信回路２０１、受信回路２０２、送信回路２０３、データ処理回路２０４、レジスタ群２０５、駆動回路２０６、取得回路２０７を備える。また、ドライバＩＣは、図中においてＧＰＯ０〜ＧＰＯｎとして示される駆動対象に接続するためのｎ個のＧＰＯ（Ｇｅｎｅｒａｌ  Ｐｕｒｐｏｓｅ  Ｏｕｔｐｕｔ）と、ＧＰＩ０〜ＧＰＩｎとして示されるｎ個のＧＰＩ（Ｇｅｎｅｒａｌ  Ｐｕｒｐｏｓｅ  Ｉｎｐｕｔ）とを端子として備える。また、ドライバＩＣは、ＩＤ０及びＩＤ１として示される２つの端子を有し、動作及びＩＤを設定するための端子群であるＩＤ設定端子群と、ＰＴＮ０〜ＰＴＮ２として示される３つの端子を有し、パターンを設定するための端子群であるパターン設定端子群とを備える。なお、ホストＩＣ２０とターゲットＩＣ２１を共通のハードウェア構成としない場合には、ターゲットＩＣ２１のみがＩＤ設定端子群を備え、このＩＤ設定端子群をＩＤのみを設定するように構成しても良い。
【００２０】
送受信回路２０１は、ＣＰＵ１０とデータの送受信を行う。受信回路２０２は、接続されたターゲットＩＣ２１から送信されたデータを受信する。送信回路２０３は、接続されたターゲットＩＣ２１へデータを送信する。データ処理回路２０４は、送受信回路２０１または受信回路２０２により受信されたデータに基づく判定、送信回路２０３により送信されるデータの生成を行う。レジスタ群２０５は、後述するように各種データを格納する複数のレジスタを備える。駆動回路２０６は、レジスタ群２０５に格納されたデータに基づいて駆動対象を駆動する。取得回路２０７は、入力部としてのスイッチによる入力信号を取得してこれに基づくデータをレジスタ群２０５に格納する。
【００２１】
ドライバＩＣは、図３に示すように、０（ＬＯＷ）または１（ＨＩＧＨ）により示される入力値であって、ＩＤ設定端子群におけるＩＤ０，ＩＤ１それぞれへの入力値の組み合わせにより、ホストＩＣ２０またはターゲットＩＣ２１のいずれかとして機能するように設定されるとともに、ターゲットＩＣ２１として機能する場合には＃０〜＃２のいずれかのＩＤに設定される。
【００２２】
また、ドライバＩＣは、図４に示すように、０または１により示される入力値であって、パターン設定端子群におけるＰＴＮ０，ＰＴＮ１，ＰＴＮ２それぞれへの入力値の組み合わせにより、ｎ個のＧＰＯについて、パターン０〜パターン７のいずれかのパターンに設定される。ここで、各パターンは、ｎ個のＧＰＯのうち、いずれのＧＰＯを駆動対象の駆動に用いるかを予め定義したものであり、例えば、ＧＰＯ０，ＧＰＯ１，ＧＰＯ５のみを用いるようにドライバＩＣを設定することができる。
【００２３】
レジスタ群２０５は、図５に示すように、ホストＩＣ２０用の後述するライトデータ、リードデータ、接続設定情報をそれぞれ格納する３種のレジスタと、ターゲットＩＣ＃０〜＃２それぞれに対応するライトデータ、リードデータをそれぞれ格納する６種のレジスタとを有する。ドライバＩＣがホストＩＣ２０として機能する場合にはレジスタ群２０５における全てのレジスタが用いられ、ドライバＩＣがターゲットＩＣ２１として機能する場合にはレジスタ群２０５においてターゲットＩＣ２１自身に設定されたＩＤと対応する２つのレジスタのみが用いられる。本実施形態においては、ホストＩＣ２０とターゲットＩＣ２１が同様のハードウェア構成であるため、全てのドライバＩＣにおけるレジスタ群２０５が９種のレジスタを有するが、ホストＩＣ２０とターゲットＩＣ２１とを異なるハードウェアとして構成する場合、ターゲットＩＣ２１については、ライトデータ用とリードデータ用とを含む少なくとも２つのレジスタを有するようにレジスタ群２０５を構成すれば良い。
【００２４】
ドライバＩＣにおける駆動回路２０６は、レジスタ群２０５における自身に対応するライトデータ用のレジスタを参照し、このレジスタに格納されたライトデータに基づいて所定のＧＰＯから信号を出力して駆動対象を駆動する。また、取得回路２０７は、所定のＧＰＩを介して入力された入力信号に基づくデータをリードデータとしてレジスタ群２０５における自身に対応するリードデータ用のレジスタに格納する。ホストＩＣ２０におけるレジスタ群２０５には、ホストＩＣ２０と直接的または間接的に直列接続された全てのターゲットＩＣ２１のライトデータ及びリードデータのそれぞれと同一のデータが対応するレジスタに格納され、ＣＰＵ１０は、ホストＩＣ２０におけるレジスタ群２０５におけるライトデータ用のレジスタのみアクセス可能となっている。
【００２５】
ＣＰＵ１０は、ある駆動対象の動作を変更させる際に、この駆動対象を駆動するターゲットＩＣ２１に対応する、ホストＩＣ２０内のレジスタ群２０５におけるライトデータ用のレジスタの書き換えを行う。また、ＣＰＵ１０は、あるスイッチからの入力を読み取る際に、このスイッチと接続されたターゲットＩＣ２１に対応する、ホストＩＣ２０内のレジスタ群２０５におけるリードデータ用のレジスタ内のデータを取得する。
【００２６】
（ホストＩＣの動作）
ホストＩＣの動作として、まず、データ送信に係るホストＩＣの動作について説明する。図６は、データ送信に係るホストＩＣの動作を示すフローチャートである。図７は、初期化パケットのデータ構成を示す図である。図８は、制御パケットのデータ構成を示す図である。なお、以降に説明するホストＩＣの動作は、周期的に実行されるものとする。また、ホストＩＣは、制御システムの電源投入時に後述する初期化動作を行うものとする。
【００２７】
図６に示すように、ホストＩＣ２０のデータ処理回路２０４は、まず、ホストＩＣ２０において電源投入後に初期化動作がなされたか否かを判定する（Ｓ１０１）。
【００２８】
初期化動作がなされていない場合（Ｓ１０１，ＮＯ）、初期化パケットを生成し（Ｓ１０２）、送信回路２０３が初期化パケットを送信し（Ｓ１０３）、再度、データ処理回路２０４がホストＩＣ２０において初期化動作がなされたか否かを判定する（Ｓ１０１）。
【００２９】
ここで、初期化パケットについて説明する。図７に示すように、初期化パケットは、初期化動作を行うことを示すパケットヘッダとしての初期化ヘッダと、この初期化ヘッダに続くパケットデータとしての接続設定情報領域とを有する。接続設定情報は、複数のターゲットＩＣ２１の接続関係を示し、本実施形態においては、ターゲットＩＣ２１のＩＤがホストＩＣ２０に接続されている側から順に示される
【００３０】
ホストＩＣ２０が初期化パケットを送信した時点においては、接続設定情報領域には接続設定情報が含まれない状態となっているが、後述するように、ホストＩＣ２０に接続される各ターゲットＩＣ２１において接続設定情報領域に接続設定情報が書き込まれる。接続設定情報が書き込まれた初期化パケットは、最後段のターゲットＩＣ２１、本実施形態においてはターゲットＩＣ＃２によりホストＩＣ２０へ送信される。初期化動作は、ターゲットＩＣ２１から送信された初期化パケットに含まれる接続設定情報がレジスタ群２０５に格納されることによって完了する。この初期化動作によれば、ホストＩＣ２０が自身に接続されるターゲットＩＣ２１の数を認識することによって、後述する制御パケットにおいて、このターゲットＩＣ２１の数に対応した最適なパケット構成とすることができ、延いては、制御パケットが要するデータ量を削減して制御システム１における通信速度を向上させることができる。
【００３１】
ステップＳ１０１において、初期化動作がなされた場合（Ｓ１０１，ＹＥＳ）、データ処理回路２０４は、レジスタ群２０５における接続設定情報用のレジスタから接続設定情報を取得し（Ｓ１０４）、接続設定情報に含まれるＩＤに示されるターゲットＩＣ２１のうち、１つのターゲットＩＣ２１を選択する（Ｓ１０５）。ここで、データ処理回路２０４は、接続設定情報に含まれる全てのターゲットＩＣ２１を周期毎に繰り返し順次選択する。本実施形態においては、ターゲットＩＣ＃０、ターゲットＩＣ＃１、ターゲットＩＣ＃２、ターゲットＩＣ＃０というように順次選択される。
【００３２】
次に、データ処理回路２０４は、選択中のターゲットＩＣ２１のＩＤを制御ヘッダに含んだ制御パケットを生成し（Ｓ１０６）、送信回路２０３が制御パケットを送信し（Ｓ１０３）、再度、ホストＩＣ２０において初期化動作がなされたか否かを判定する（Ｓ１０１）。
【００３３】
ここで、制御パケットについて説明する。図８に示すように、制御パケットは、パケットヘッダとしての制御ヘッダと、この制御ヘッダに続くパケットデータとしてのライトデータ領域とリードデータ領域とを有する。制御ヘッダは、ターゲットＩＣ２１のＩＤを含む。ライトデータ領域は、少なくとも１つのライトデータが書き込まれる領域であり、ここで１つのライトデータとは、１つのＧＰＯからの信号出力において駆動回路２０６により用いられるデータを示す。リードデータ領域は、少なくとも１つのリードデータが書き込まれる領域であり、ここで１つのリードデータとは、１つのＧＰＩに対する信号入力において取得回路２０７により取得されるデータを示す。
【００３４】
ライトデータ領域において、ライトデータは制御ヘッダにおけるＩＤが設定されたターゲットＩＣ２１においてパターン設定端子により設定されたパターンに対応した順序で書き込まれる。これによって、制御パケットにおいて、ターゲットＩＣ２１が駆動対象の駆動に用いるＧＰＯを示すデータを省略することができる。
【００３５】
ステップＳ１０６における制御パケットの生成において、データ処理回路２０４は、接続設定情報に含まれる選択中のターゲットＩＣ２１のＩＤに基づいて制御ヘッダを生成し、レジスタ群２０５における選択中のターゲットＩＣ２１に対応するライトデータ用のレジスタに格納されたライトデータとに基づいてライトデータ領域に格納されるライトデータを生成する。
【００３６】
次に、ホストＩＣの動作として、データ受信に係るホストＩＣの動作について説明する。図９は、データ送信に係るホストＩＣの動作を示すフローチャートである。
【００３７】
図９に示すように、まず、データ処理回路２０４は、受信回路２０２によりパケットのヘッダが受信されたか否かを判定する（Ｓ２０１）。
【００３８】
ヘッダが受信された場合（Ｓ２０１，ＹＥＳ）、データ処理回路２０４は、受信回路２０２によりヘッダに続くパケットデータが受信されたか否かを判定する（Ｓ２０２）。
【００３９】
パケットデータが受信された場合（Ｓ２０２，ＹＥＳ）、データ処理回路２０４は、ホストＩＣ２０において初期化動作がなされたか否かを判定する（Ｓ２０３）。
【００４０】
ホストＩＣ２０において初期化動作がなされていない場合（Ｓ２０３，ＮＯ）、データ処理回路２０４は、受信されたパケットを初期化パケットと判定し、この初期化パケットにおける接続設定情報領域に含まれる接続設定情報をレジスタ群２０５における接続設定情報用のレジスタに格納し（Ｓ２０４）、再度、受信回路２０２によりパケットのヘッダが受信されたか否かを判定する（Ｓ２０１）。
【００４１】
一方、ホストＩＣ２０において初期化動作がなされている場合（Ｓ２０３，ＹＥＳ）、データ処理回路２０４は、受信されたパケットを制御パケットと判定し、この制御パケット内のリードデータをレジスタ群２０５において対応するレジスタに格納し（Ｓ２０５）、再度、受信回路２０２によりパケットのヘッダが受信されたか否かを判定する（Ｓ２０１）。
【００４２】
また、ステップＳ２０２において、パケットデータが受信されない場合（Ｓ２０２，ＮＯ）、データ処理回路２０４は、再度、受信回路２０２によりヘッダに続くパケットデータが受信されたか否かを判定する（Ｓ２０２）。
【００４３】
また、ステップＳ２０１において、ヘッダが受信されない場合（Ｓ２０１，ＮＯ）、データ処理回路２０４は、再度、受信回路２０２によりパケットのヘッダが受信されたか否かを判定する（Ｓ２０１）。
【００４４】
（ターゲットＩＣの動作）
データ送受信に係るターゲットＩＣの動作について説明する。図１０は、データ送受信に係るターゲットＩＣの動作を示すフローチャートである。
【００４５】
図１０に示すように、ターゲットＩＣ２１のデータ処理回路２０４は、まず、ターゲットＩＣ２１において受信回路２０２によりパケットが受信されたか否か、即ち、ホストＩＣ２０またはターゲットＩＣ２１から送信されたパケットが受信されたか否かを判定する（Ｓ３０１）。
【００４６】
受信回路２０２によりパケットが受信された場合（Ｓ３０１，ＹＥＳ）、データ処理回路２０４は、受信されたパケットが初期化パケットであるか否かを判定する（Ｓ３０２）。
【００４７】
受信されたパケットが初期化パケットである場合（Ｓ３０２，ＹＥＳ）、データ処理回路２０４は、初期化パケットの接続設定情報領域における接続設定情報の末尾に、ＩＤ設定端子により設定された自ＩＣのＩＤを付加し（Ｓ３０３）、自ＩＣのＩＤが付加された初期化パケットを送信回路２０３がホストＩＣ２０または他のターゲットＩＣ２１へ送信し（Ｓ３０４）、再度、データ処理回路２０４が受信回路２０２によりパケットが受信されたか否かを判定する（Ｓ３０１）。
【００４８】
一方、受信されたパケットが初期化パケットではない場合（Ｓ３０２，ＮＯ）、即ち、受信されたパケットが制御パケットである場合、データ処理回路２０４は、制御パケットが自ＩＣ宛であるか否か、即ち、制御パケットにおける制御ヘッダに含まれるＩＤと自ＩＣに設定されたＩＤが一致するか否かを判定する（Ｓ３０５）。
【００４９】
制御パケットが自ＩＣ宛である場合（Ｓ３０５，ＹＥＳ）、データ処理回路２０４は、受信された制御パケットのライトデータ領域に書き込まれた全てのライトデータをレジスタ群２０５におけるライトデータ用のレジスタに格納し（Ｓ３０６）、受信された制御パケットのリードデータ領域に対して、レジスタ群２０５における自ＩＣに対応するリードデータ用のレジスタに格納されたリードデータを付加するように書き込む（Ｓ３０７）。次に、送信回路２０３は、リードデータが付加された制御パケットをホストＩＣ２０または他のターゲットＩＣへ送信し（Ｓ３０４）、再度、データ処理回路２０４が受信回路２０２によりパケットが受信されたか否かを判定する（Ｓ３０１）。
【００５０】
一方、制御パケットが自ＩＣ宛ではない場合（Ｓ３０５，ＮＯ）、送信回路２０３は、受信回路２０２により受信された制御パケットをホストＩＣ２０または他のターゲットＩＣへ送信する（Ｓ３０４）。
【００５１】
また、ステップＳ２０１において、受信回路２０２によりパケットが受信されない場合（Ｓ３０１，ＮＯ）、再度、データ処理回路２０４が受信回路２０２によりパケットが受信されたか否かを判定する（Ｓ３０１）。
【００５２】
上述したように、ホストＩＣ２０が初期パケットを送信することによりターゲットＩＣ２１との接続関係を保持し、あるターゲットＩＣ２１に接続された駆動対象の駆動において、ホストＩＣ２０のレジスタ群２０５に書き込まれたライトデータと、ターゲットＩＣ２１のＩＤとを含む制御パケットをホストＩＣ２０が送信し、制御パケットに含まれるＩＤに該当するターゲットＩＣ２１が制御パケットにおけるライトデータを自ＩＣのレジスタ群２０５に格納することによって、特に駆動システム１が複数のターゲットＩＣ２１を備える場合において、ＣＰＵ１０と接続されたホストＩＣ２０とターゲットＩＣ２１との接続に要するケーブル数を低減することができる。
【００５３】
本発明の実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５４】
１  駆動システム
１０  ＣＰＵ（制御装置）
２０  ホストＩＣ
２１  ターゲットＩＣ
２０２  受信回路
２０３  送信回路
２０４  データ処理回路
２０５  レジスタ群（記憶部）
２０６  駆動回路
【図１】
2020009293.tif 000003
【図２】
2020009293.tif 000004
【図３】
2020009293.tif 000005
【図４】
2020009293.tif 000006
【図５】
2020009293.tif 000007
【図６】
2020009293.tif 000008
【図７】
2020009293.tif 000009
【図８】
2020009293.tif 000010
【図９】
2020009293.tif 000011
【図１０】
2020009293.tif 000012