(57)【要約】【課題】特性の良好な小型のフィルタを提供する。【解決手段】フィルタ１０は、誘電体基板１４内に形成されたビア電極部２０と、ビア電極部を囲うように形成された複数の遮蔽導体１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂのうちの第１遮蔽導体１２Ｂに対向するとともにビア電極部の一端に接続された第１ストリップ線路１８とを有する共振器１１Ａと、複数の遮蔽導体のうちの第２遮蔽導体１２Ａに結合された入出力端子２２Ａと、入出力端子に結合された第１キャパシタ電極パターン２６Ａとを有し、第１キャパシタ電極パターンは、ビア電極部に接続された第２キャパシタ電極パターン２７Ａ又は第１ストリップ線路１８に容量結合する。【選択図】図１
2020022079.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板内に形成されたビア電極部と、前記ビア電極部を囲うように形成された複数の遮蔽導体のうちの第１遮蔽導体に対向するとともに前記ビア電極部の一端に接続された第１ストリップ線路とを有する共振器と、
前記複数の遮蔽導体のうちの第２遮蔽導体に結合された入出力端子と、
前記入出力端子に結合された第１キャパシタ電極パターンとを有し、
前記第１キャパシタ電極パターンは、前記ビア電極部に接続された第２キャパシタ電極パターン又は前記第１ストリップ線路に容量結合する、フィルタ。
【請求項２】
請求項１に記載のフィルタにおいて、
前記第１キャパシタ電極パターンは、前記第２キャパシタ電極パターン又は前記第１ストリップ線路に対向している、フィルタ。
【請求項３】
請求項１に記載のフィルタにおいて、
前記第１キャパシタ電極パターンは、前記第２キャパシタ電極パターン又は前記第１ストリップ線路に間隙を介して容量結合する、フィルタ。
【請求項４】
請求項１又は３に記載のフィルタにおいて、
前記第１キャパシタ電極パターンは、前記第２キャパシタ電極パターン又は前記第１ストリップ線路に対向するように形成された結合容量電極に対向している、フィルタ。
【請求項５】
請求項１〜４のいずれか１項に記載のフィルタにおいて、
前記ビア電極部の他端は、前記第２遮蔽導体に接続されている、フィルタ。
【請求項６】
請求項１〜４のいずれか１項に記載のフィルタにおいて、
前記誘電体基板内において前記ビア電極部の他端に接続され、前記第２遮蔽導体に対向する第２ストリップ線路を更に有する、フィルタ。
【請求項７】
請求項１〜６のいずれか１項に記載のフィルタにおいて、
前記第１遮蔽導体は、前記誘電体基板の一方の主面側に形成されており、
前記第２遮蔽導体は、前記誘電体基板の他方の主面側に形成されている、フィルタ。
【請求項８】
請求項１〜７のいずれか１項に記載のフィルタにおいて、
前記誘電体基板は、第１誘電体層と、前記第１誘電体層より比誘電率が高い第２誘電体層とを含み、
前記第１キャパシタ電極パターンと前記第２キャパシタ電極パターンとの間、又は、前記第１キャパシタ電極パターンと前記第１ストリップ線路との間に前記第１誘電体層の一部が挟まれており、
前記ビア電極部は、少なくとも前記第２誘電体層内に形成されている、フィルタ。
【請求項９】
請求項１〜８のいずれか１項に記載のフィルタにおいて、
前記ビア電極部は、複数のビア電極から構成されている、フィルタ。
【請求項１０】
請求項９に記載のフィルタにおいて、
前記ビア電極部は、第１ビア電極部と第２ビア電極部とを有する、フィルタ。
【請求項１１】
請求項１０に記載のフィルタにおいて、
前記第１ビア電極部は、複数の第１ビア電極から構成され、
前記第２ビア電極部は、複数の第２ビア電極から構成され、
前記第１ビア電極部と前記第２ビア電極部との間に他のビア電極部が存在しない、フィルタ。
【請求項１２】
請求項１１に記載のフィルタにおいて、
前記複数の第１ビア電極は、上面から見たとき、仮想の第１湾曲線に沿って配置され、
前記複数の第２ビア電極は、上面から見たとき、仮想の第２湾曲線に沿って配置されている、フィルタ。
【請求項１３】
請求項１２に記載のフィルタにおいて、
前記第１湾曲線及び前記第２湾曲線は、１つの楕円の一部又は１つのトラック形状の一部を構成している、フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタに関する。
【背景技術】
【０００２】
入出力端子とＬＣ共振回路との間に、インダクタとコンデンサとの並列接続からなる並列共振トラップ回路が備えられたフィルタが提案されている（特許文献１、２）。このようなフィルタでは、入出力端子とＬＣ共振回路との間に並列共振トラップ回路が備えられているため、所望の周波数に必要な減衰量を確保し、且つ、通過帯域内のインピーダンス調整が可能である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−９４３４９号公報
【特許文献２】特開２０１３−７０２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１、２において提案されているフィルタは、新たに共振回路を追加する必要があり、かかる共振回路を形成するための領域が必要であるため、小型化の要請を十分に満たし得ない。
【０００５】
本発明の目的は、特性の良好な小型のフィルタを提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様によるフィルタは、誘電体基板内に形成されたビア電極部と、前記ビア電極部を囲うように形成された複数の遮蔽導体のうちの第１遮蔽導体に対向するとともに前記ビア電極部の一端に接続された第１ストリップ線路とを有する共振器と、前記複数の遮蔽導体のうちの第２遮蔽導体に結合された入出力端子と、前記入出力端子に結合された第１キャパシタ電極パターンとを有し、前記第１キャパシタ電極パターンは、前記ビア電極部に接続された第２キャパシタ電極パターン又は前記第１ストリップ線路に容量結合する。
【発明の効果】
【０００７】
本発明によれば、特性の良好な小型のフィルタを提供することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態によるフィルタを示す斜視図である。
【図２】図２Ａ及び図２Ｂは、第１実施形態によるフィルタを示す断面図である。
【図３】第１実施形態によるフィルタを示す平面図である。
【図４】第１実施形態によるフィルタの等価回路を示す図である。
【図５】第１実施形態によるフィルタの減衰特性の例を示すグラフである。
【図６】第１実施形態によるフィルタの減衰特性及び反射損失特性の例を示すグラフである。
【図７】第１実施形態によるフィルタの入力反射係数の例を示すスミスチャートである。
【図８】図８Ａ及び図８Ｂは、第１ビア電極及び第２ビア電極の配置の例を示す平面図である。
【図９】図９Ａ及び図９Ｂは、第１実施形態の変形例１によるフィルタを示す断面図である。
【図１０】第１実施形態の変形例１によるフィルタを示す平面図である。
【図１１】図１１Ａ及び図１１Ｂは、第１実施形態の変形例２によるフィルタを示す断面図である。
【図１２】第１実施形態の変形例２によるフィルタを示す平面図である。
【図１３】図１３Ａ及び図１３Ｂは、第１実施形態の変形例３によるフィルタを示す断面図である。
【図１４】図１４Ａ及び図１４Ｂは、第１実施形態の変形例４によるフィルタを示す断面図である。
【図１５】第１実施形態の変形例４によるフィルタを示す平面図である。
【図１６】図１６Ａ及び図１６Ｂは、第１実施形態の変形例５によるフィルタを示す断面図である。
【図１７】第１実施形態の変形例５によるフィルタを示す平面図である。
【図１８】第１実施形態の変形例６によるフィルタを示す斜視図である。
【図１９】図１９Ａ及び図１９Ｂは、第１実施形態の変形例６によるフィルタを示す断面図である。
【図２０】第１実施形態の変形例７によるフィルタを示す斜視図である。
【図２１】図２１Ａ及び図２１Ｂは、第１実施形態の変形例７によるフィルタを示す断面図である。
【図２２】第１実施形態の変形例７によるフィルタを示す平面図である。
【図２３】図２３Ａ及び図２３Ｂは、第１実施形態の変形例８によるフィルタを示す断面図である。
【図２４】図２４Ａ及び図２４Ｂは、第１実施形態の変形例９によるフィルタを示す断面図である。
【図２５】図２５Ａ及び図２５Ｂは、第２実施形態によるフィルタを示す断面図である。
【図２６】第２実施形態によるフィルタの減衰特性及び反射損失特性の例を示すグラフである。
【図２７】第２実施形態によるフィルタの入力反射係数の例を示すスミスチャートである。
【図２８】図２８Ａ及び図２８Ｂは、第２実施形態の変形例１によるフィルタを示す断面図である。
【図２９】図２９Ａ及び図２９Ｂは、第２実施形態の変形例２によるフィルタを示す断面図である。
【発明を実施するための形態】
【０００９】
本発明に係るフィルタについて、好適な実施形態を挙げ、添付の図面を参照して以下に詳細に説明する。
【００１０】
［第１実施形態］
第１実施形態によるフィルタについて図面を用いて説明する。図１は、本実施形態によるフィルタを示す斜視図である。図２Ａ及び図２Ｂは、本実施形態によるフィルタを示す断面図である。図２Ａは、図１のＩＩＡ−ＩＩＡ線に対応している。図２Ｂは、図１のＩＩＢ−ＩＩＢ線に対応している。図３は、本実施形態によるフィルタを示す平面図である。
【００１１】
図１に示すように、本実施形態によるフィルタ１０は、誘電体基板１４を有する。誘電体基板１４は、例えば直方体状に形成されている。誘電体基板１４は、複数のセラミックスシート（誘電体セラミックスシート）を積層することにより構成されている。
【００１２】
誘電体基板１４の一方の主面側、即ち、図１における誘電体基板１４の上側には、上部遮蔽導体（遮蔽導体、第２遮蔽導体）１２Ａが形成されている。誘電体基板１４のうちの他方の主面側、即ち、図１における誘電体基板１４の下側には、下部遮蔽導体（遮蔽導体、第１遮蔽導体）１２Ｂが形成されている。
【００１３】
誘電体基板１４内には、下部遮蔽導体１２Ｂに対向するストリップ線路（第１ストリップ線路）１８が形成されている。
【００１４】
誘電体基板１４内には、ビア電極部２０が更に形成されている。ビア電極部２０は、第１ビア電極部（ビア電極部）２０Ａと第２ビア電極部（ビア電極部）２０Ｂとを有する。ビア電極部２０の一端は、ストリップ線路１８に接続されている。ビア電極部２０の他端は、上部遮蔽導体１２Ａに接続されている。このように、ビア電極部２０は、ストリップ線路１８から上部遮蔽導体１２Ａにかけて形成されている。ストリップ線路１８とビア電極部２０とにより、構造体１６が構成されている。フィルタ１０には、構造体１６をそれぞれ含む複数の共振器１１Ａ〜１１Ｃ（図２参照）が備えられている。
【００１５】
誘電体基板１４の４つの側面のうちの第１側面１４ａには、第１入出力端子（入出力端子）２２Ａが形成されている。第１側面１４ａに対向する第２側面１４ｂには、第２入出力端子２２Ｂが形成されている。第１入出力端子２２Ａは、第１接続線路３２ａを介して上部遮蔽導体１２Ａに結合されている。また、第２入出力端子２２Ｂは、第２接続線路３２ｂを介して上部遮蔽導体１２Ａに結合されている。誘電体基板１４の４つの側面のうちの第３側面１４ｃには、第１側面遮蔽導体（遮蔽導体）１２Ｃａが形成されている。第３側面１４ｃに対向する第４側面１４ｄには、第２側面遮蔽導体（遮蔽導体）１２Ｃｂが形成されている。誘電体基板１４内において、第１ビア電極部２０Ａは第１側面遮蔽導体１２Ｃａ側に位置し、第２ビア電極部２０Ｂは第２側面遮蔽導体１２Ｃｂ側に位置している。なお、ここでは、第１入出力端子２２Ａが第１接続線路３２ａを介して上部遮蔽導体１２Ａに接続されている場合を例に説明するが、これに限定されるものではない。例えば、第１入出力端子２２Ａが第１接続線路３２ａと不図示の間隙とを介して上部遮蔽導体１２Ａに結合されるようにしてもよい。かかる間隙は、第１入出力端子２２Ａと第１接続線路３２ａとの間に形成するようにしてもよいし、第１接続線路３２ａと上部遮蔽導体１２Ａとの間に形成するようにしてもよい。また、ここでは、第２入出力端子２２Ｂが第２接続線路３２ｂを介して上部遮蔽導体１２Ａに接続されている場合を例に説明するが、これに限定されるものではない。例えば、第２入出力端子２２Ｂが第２接続線路３２ｂと不図示の間隙とを介して上部遮蔽導体１２Ａに結合されるようにしてもよい。かかる間隙は、第２入出力端子２２Ｂと第２接続線路３２ｂとの間に形成するようにしてもよいし、第２接続線路３２ｂと上部遮蔽導体１２Ａとの間に形成するようにしてもよい。
【００１６】
第１ビア電極部２０Ａは、複数の第１ビア電極（ビア電極）２４ａから構成されている。第２ビア電極部２０Ｂは、複数の第２ビア電極（ビア電極）２４ｂから構成されている。第１ビア電極２４ａ及び第２ビア電極２４ｂは、誘電体基板１４に形成されたビアホールにそれぞれ埋め込まれている。第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間に他のビア電極部は存在してしない。
【００１７】
誘電体基板１４内には、キャパシタ電極パターン（第１キャパシタ電極パターン）２６Ａと、キャパシタ電極パターン２６Ｂとが更に形成されている。キャパシタ電極パターン２６Ａは、第１入出力端子２２Ａに接続されている。キャパシタ電極パターン２６Ｂは、第２入出力端子２２Ｂに接続されている。なお、ここでは、キャパシタ電極パターン２６Ａが第１入出力端子２２Ａに接続されている場合を例に説明するが、これに限定されるものではない。キャパシタ電極パターン２６Ａが第１入出力端子２２Ａに不図示の間隙を介して結合されるようにしてもよい。また、ここでは、キャパシタ電極パターン２６Ｂが第２入出力端子２２Ｂに接続されている場合を例に説明するが、これに限定されるものではない。キャパシタ電極パターン２６Ｂが第２入出力端子２２Ｂに不図示の間隙を介して結合されるようにしてもよい。共振器１１Ａのビア電極部２０には、キャパシタ電極パターン（第２キャパシタ電極パターン）２７Ａが接続されている。キャパシタ電極パターン２７Ａは、共振器１１Ａのストリップ線路１８に対向している。キャパシタ電極パターン２７Ａの上面は、共振器１１Ａのビア電極部２０のうちの下部以外の部分によって、上部遮蔽導体１２Ａに接続されている。ここで、共振器１１Ａのビア電極部２０のうちの下部とは、ビア電極部２０のうち、キャパシタ電極パターン２７Ａの下面とストリップ線路１８の上面との間に存在する部分のことである。キャパシタ電極パターン２７Ａの下面は、共振器１１Ａのビア電極部２０のうちの下部によって、共振器１１Ａのストリップ線路１８に接続されている。共振器１１Ｃのビア電極部２０には、キャパシタ電極パターン２７Ｂが接続されている。キャパシタ電極パターン２７Ｂは、共振器１１Ｃのストリップ線路１８に対向している。キャパシタ電極パターン２７Ｂの上面は、共振器１１Ｃのビア電極部２０のうちの下部以外の部分によって、上部遮蔽導体１２Ａに接続されている。キャパシタ電極パターン２７Ｂの下面は、共振器１１Ｃのビア電極部２０のうちの下部によって、共振器１１Ｃのストリップ線路１８に接続されている。
【００１８】
キャパシタ電極パターン２６Ａの一部は、キャパシタ電極パターン２７Ａの一部に対向している。キャパシタ電極パターン２６Ｂの一部は、キャパシタ電極パターン２７Ｂの一部に対向している。キャパシタ電極パターン２６Ａは、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間におけるキャパシタ電極パターン２７Ａの上方の位置から第１入出力端子２２Ａに延在している。キャパシタ電極パターン２６Ｂは、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間におけるキャパシタ電極パターン２７Ｂの上方の位置から第２入出力端子２２Ｂに延在している。なお、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間におけるキャパシタ電極パターン２７Ａの下方の位置から第１入出力端子２２Ａに延在するようにキャパシタ電極パターン２６Ａを形成してもよい。また、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間におけるキャパシタ電極パターン２７Ｂの下方の位置から第２入出力端子２２Ｂに延在するようにキャパシタ電極パターン２６Ｂを形成してもよい。キャパシタ電極パターン２６Ａと、キャパシタ電極パターン２７Ａと、これらの間に存在する誘電体とによって、キャパシタ３０Ａが構成されている。キャパシタ電極パターン２６Ｂと、キャパシタ電極パターン２７Ｂと、これらの間に存在する誘電体とによって、キャパシタ３０Ｂが構成されている。
【００１９】
誘電体基板１４内には、結合容量電極２９が更に設けられている。図２Ａ及び図２Ｂに示す例においては、結合容量電極２９の一部は、共振器１１Ｂのストリップ線路１８に対向している。共振器１１Ｂのビア電極部２０には、結合容量電極２９が接続されている。結合容量電極２９は、共振器１１Ｂのビア電極部２０のうちの下部以外の部分によって、上部遮蔽導体１２Ａに接続されている。結合容量電極２９は、共振器１１Ｂのビア電極部２０のうちの下部によって、共振器１１Ｂのストリップ線路１８に接続されている。結合容量電極２９は、共振器１１Ｂのストリップ線路１８の上方の位置から、共振器１１Ａの第１ビア電極部２０Ａと共振器１１Ａの第２ビア電極部２０Ｂとの間におけるストリップ線路１８の上方の位置まで延在している。結合容量電極２９のうちの共振器１１Ａのストリップ線路１８に対向している部分は、共振器１１Ａのストリップ線路１８と、当該ストリップ線路１８の上方に位置するキャパシタ電極パターン２７Ａとの間に位置している。結合容量電極２９は、共振器１１Ｂのストリップ線路１８の上方の位置から、共振器１１Ｃの第１ビア電極部２０Ａと共振器１１Ｃの第２ビア電極部２０Ｂとの間におけるストリップ線路１８の上方の位置まで延在している。結合容量電極２９のうちの共振器１１Ｃのストリップ線路１８に対向している部分は、共振器１１Ｃのストリップ線路１８と、当該ストリップ線路１８の上方に位置するキャパシタ電極パターン２７Ｂとの間に位置している。
【００２０】
図４は、本実施形態によるフィルタの等価回路を示す図である。図４に示すように、本実施形態では、第１入出力端子２２Ａと共振器１１Ａとの間にキャパシタ３０Ａが存在している。また、図４に示すように、本実施形態では、第２入出力端子２２Ｂと共振器１１Ｃとの間にキャパシタ３０Ｂが存在している。
【００２１】
第１入出力端子２２Ａと共振器１１Ａとは磁界結合されている。そして、第１入出力端子２２Ａと共振器１１Ａとの間にキャパシタ３０Ａが付加されているため、第１入出力端子２２Ａと共振器１１Ａとは電磁界結合される。第１入出力端子２２Ａと共振器１１Ａとの間に付加されたキャパシタ３０Ａによって、フィルタ１０の減衰極の制御が可能となる。また、第２入出力端子２２Ｂと共振器１１Ｃとは磁界結合されている。そして、第２入出力端子２２Ｂと共振器１１Ｃとの間にキャパシタ３０Ｂが付加されているため、第２入出力端子２２Ｂと共振器１１Ｃとは電磁界結合される。第２入出力端子２２Ｂと共振器１１Ｃとの間に設けられたキャパシタ３０Ｂによって、フィルタ１０の減衰極の制御が可能となる。図５は、本実施形態によるフィルタの減衰特性の例を示すグラフである。図５の横軸は周波数を示しており、図５の縦軸は減衰を示している。実線は、本実施形態の場合、即ち、キャパシタ３０Ａ、３０Ｂを設けた場合の例を示している。破線は、参考例１の場合、即ち、キャパシタ３０Ａ、３０Ｂを設けない場合の例を示している。図５において丸印で囲んだ部分は、減衰極を示している。図５から分かるように、キャパシタ３０Ａ、３０Ｂを設けることにより、通過帯域の近傍に所望の周波数位置の所望の減衰極を形成し得る。キャパシタ３０Ａ、３０Ｂを設けることにより、通過帯域の近傍に所望の周波数位置の所望の減衰極を形成し得るため、本実施形態によれば、良好な特性を有するフィルタ１０を得ることができる。なお、減衰極の周波数位置は、キャパシタ３０Ａ、３０Ｂのそれぞれの静電容量を適宜設定することにより調整可能である。
【００２２】
また、本実施形態では、第１入出力端子２２Ａと共振器１１Ａとの間に設けられたキャパシタ３０Ａにより、入出力インピーダンスを調整することができる。また、本実施形態では、第２入出力端子２２Ｂと共振器１１Ｃとの間に設けられたキャパシタ３０Ｂによって、入出力インピーダンスを調整することができる。図６は、本実施形態によるフィルタの減衰特性及び反射損失特性の例を示すグラフである。図６の横軸は周波数を示しており、図６の左側の縦軸は減衰を示しており、図６の右側の縦軸は反射損失を示している。実線は、本実施形態の場合、即ち、キャパシタ３０Ａ、３０Ｂを設けた場合の減衰の例を示している。破線は、参考例１の場合、即ち、キャパシタ３０Ａ、３０Ｂを設けない場合の減衰の例を示している。一点鎖線は、本実施形態の場合、即ち、キャパシタ３０Ａ、３０Ｂを設けた場合の反射損失の例を示している。二点鎖線は、参考例１の場合、即ち、キャパシタ３０Ａ、３０Ｂを設けない場合の反射損失の例を示している。図７は、本実施形態によるフィルタの入力反射係数の例を示すスミスチャートである。図７は、４ＧＨｚ〜７ＧＨｚの周波数範囲の入力反射係数（Ｓ１１）を示している。図７における実線は、キャパシタ３０Ａ、３０Ｂを設けた場合の例を示している。図７における破線は、キャパシタ３０Ａ、３０Ｂを設けない場合の例を示している。図６における例えば５．２ＧＨｚ〜５．５ＧＨｚの範囲の反射損失から分かるように、キャパシタ３０Ａ、３０Ｂを設けた場合には、キャパシタ３０Ａ、３０Ｂを設けない場合と比較して、フィルタの通過帯域内の反射特性が改善される。このように、本実施形態によれば、キャパシタ３０Ａ、３０Ｂが備えられているため、フィルタ１０の入出力インピーダンスの不整合を抑制することができ、フィルタの通過帯域内の反射特性を改善することができる。
【００２３】
本実施形態では、簡便な構成で、所望の周波数位置の所望の減衰極の形成及び入出力インピーダンスの調整を行い得る。このため、本実施形態によれば、良好な特性を有する小型のフィルタ１０を提供することができる。
【００２４】
図８Ａ及び図８Ｂは、第１ビア電極及び第２ビア電極の配置の例を示す平面図である。図８Ａは、仮想の楕円３７の一部に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂが配置されている例を示している。図８Ｂは、仮想のトラック形状３８の一部に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂが配置されている例を示している。トラック形状とは、対向する２つの半円部と、これら半円部を接続する２つの平行な直線部とから構成される形状である。
【００２５】
図８Ａに示す例においては、複数の第１ビア電極２４ａは、上面から見たとき、仮想の楕円３７の一部を構成する仮想の第１湾曲線２８ａに沿って配置されている。また、図８Ａに示す例においては、複数の第２ビア電極２４ｂは、上面から見たとき、仮想の楕円３７の一部を構成する仮想の第２湾曲線２８ｂに沿って配置されている。図８Ｂに示す例においては、複数の第１ビア電極２４ａは、上面から見たとき、仮想のトラック形状３８の一部を構成する仮想の第１湾曲線２８ａに沿って配置されている。また、図８Ｂに示す例においては、複数の第２ビア電極２４ｂは、上面から見たとき、仮想のトラック形状３８の一部を構成する仮想の第２湾曲線２８ｂに沿って配置されている。
【００２６】
仮想の楕円３７又は仮想のトラック形状３８に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂを配置しているのは、以下のような理由によるものである。即ち、共振器１１Ａ〜１１Ｃを多段化してフィルタ１０を構成する場合において、ビア電極部２０の径を単に大きくすると、共振器１１Ａ〜１１Ｃ間に電気壁が発生し、Ｑ値の劣化を招く。これに対し、ビア電極部２０を楕円形にし、当該楕円形の短軸方向に共振器１１Ａ〜１１Ｃを多段化すれば、ビア電極部２０間の距離が互いに長くなるため、Ｑ値を向上させることができる。また、ビア電極部２０をトラック形状３８にし、当該トラック形状３８の直線部の長手方向に垂直な方向に共振器１１Ａ〜１１Ｃを多段化すれば、ビア電極部２０間の距離が互いに長くなるため、Ｑ値を向上させることができる。このような理由により、本実施形態では、仮想の楕円３７又は仮想のトラック形状３８に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂを配置している。
【００２７】
また、仮想の楕円３７の端部、即ち、仮想の楕円３７のうちの曲率の大きい両端部に第１ビア電極２４ａ及び第２ビア電極２４ｂをそれぞれ配置しているのは、以下のような理由によるものである。また、仮想のトラック形状３８の半円部に第１ビア電極２４ａ及び第２ビア電極２４ｂをそれぞれ配置しているのは、以下のような理由によるものである。即ち、高周波電流は、仮想の楕円３７の端部、即ち、仮想の楕円３７のうちの曲率の大きい両端部に集中する。また、高周波電流は、仮想のトラック形状３８の両端部、即ち、仮想のトラック形状３８の半円部に集中する。このため、仮想の楕円３７又は仮想のトラック形状３８の両端部以外の部分にビア電極２４ａ、２４ｂを配置しないようにしても、高周波電流の大幅な低下を招くことはない。また、ビア電極２４ａ、２４ｂの数を減らせば、ビアを形成するために要する時間を短縮することができるため、スループットの向上を実現することができる。また、ビア電極２４ａ、２４ｂの数を減らせば、ビアに埋め込まれる銀等の材料を減らし得るため、コストダウンを実現することもできる。また、第１ビア電極部２０Ａと第２ビア電極部２０Ｂ間には、電磁界が比較的疎である領域が形成されるため、当該領域に結合調整等のためのストリップ線路を形成することも可能である。このような観点から、本実施形態では、仮想の楕円３７又は仮想のトラック形状３８の両端部に第１ビア電極２４ａ及び第２ビア電極２４ｂを配置している。
【００２８】
ビア電極部２０と、第１側面遮蔽導体１２Ｃａ及び第２側面遮蔽導体１２Ｃｂとは、半同軸共振器のように振る舞う。ビア電極部２０に流れる電流の向きと第１側面遮蔽導体１２Ｃａに流れる電流の向きとは逆となり、また、ビア電極部２０に流れる電流の向きと第２側面遮蔽導体１２Ｃｂに流れる電流の向きとは逆となる。このため、遮蔽導体１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂによって囲まれた部分に電磁界を閉じ込めることができ、放射による損失を小さくすることができ、且つ、外部への影響を小さくすることができる。共振時のあるタイミングにおいては、上部遮蔽導体１２Ａの中心から上部遮蔽導体１２Ａの面全体に拡散するように電流が流れる。この際、下部遮蔽導体１２Ｂには、下部遮蔽導体１２Ｂの面全体から下部遮蔽導体１２Ｂの中心に向かって集中するように電流が流れる。また、共振時の他のタイミングにおいては、下部遮蔽導体１２Ｂの中心から下部遮蔽導体１２Ｂの面全体に拡散するように電流が流れる。この際、上部遮蔽導体１２Ａには、上部遮蔽導体１２Ａの面全体から上部遮蔽導体１２Ａの中心に向かって集中するように電流が流れる。上部遮蔽導体１２Ａ又は下部遮蔽導体１２Ｂの面全体に拡散するように流れる電流は、そのまま第１側面遮蔽導体１２Ｃａ及び第２側面遮蔽導体１２Ｃｂにも同様に流れる。即ち、線幅の広い導体に電流が流れる。線幅の広い導体は抵抗成分が少ないため、Ｑ値の劣化は小さい。第１ビア電極部２０Ａ及び第２ビア電極部２０Ｂは、遮蔽導体１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂとともに、ＴＥＭ波の共振器を実現する。即ち、第１ビア電極部２０Ａ及び第２ビア電極部２０Ｂは、遮蔽導体１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂを参照したＴＥＭ波の共振器を実現する。ストリップ線路１８は、開放端容量を形成する役割を果たす。フィルタ１０に備えられた各々の共振器１１Ａ〜１１Ｃは、λ／４共振器として動作し得る。
【００２９】
このように、本実施形態によれば、第１入出力端子２２Ａと共振器１１Ａとの間にキャパシタ３０Ａが設けられ、第２入出力端子２２Ｂと共振器１１Ｃとの間にキャパシタ３０Ｂが設けられている。これらのキャパシタ３０Ａ、３０Ｂにより、通過帯域の近傍に所望の周波数位置の所望の減衰極を形成し得るため、本実施形態によれば、良好な特性を有するフィルタ１０を得ることができる。しかも、これらのキャパシタ３０Ａ、３０Ｂによって入出力インピーダンスを調整することができるため、本実施形態によれば、入出力インピーダンスの不整合を抑制することができる。しかも、このようなキャパシタ３０Ａ、３０Ｂは構成が簡便である。従って、本実施形態によれば、良好な特性を有する小型のフィルタ１０を提供することができる。
【００３０】
（変形例１）
本実施形態の変形例１によるフィルタについて図９Ａ〜図１０を用いて説明する。図９Ａ及び図９Ｂは、本変形例によるフィルタを示す断面図である。図１０は、本変形例によるフィルタを示す平面図である。
【００３１】
本変形例は、キャパシタ電極パターン２６Ａ、２６Ｂとキャパシタ電極パターン２７Ａ、２７Ｂとが同じ層に形成されているものである。本変形例では、キャパシタ電極パターン２６Ａ、２６Ｂが間隙３３Ａ、３３Ｂを介してキャパシタ電極パターン２７Ａ、２７Ｂに容量結合する。
【００３２】
キャパシタ電極パターン２７Ａは、共振器１１Ａのストリップ線路１８の上方に位置している。また、キャパシタ電極パターン２７Ｂは、共振器１１Ｃのストリップ線路１８の上方に位置している。結合容量電極２９は、ストリップ線路１８が形成されている層とキャパシタ電極パターン２７Ａ、２７Ｂが形成されている層との間の層に形成されている。結合容量電極２９は、共振器１１Ｂのビア電極部２０のうちの下部以外の部分によって、上部遮蔽導体１２Ａに接続されている。結合容量電極２９は、共振器１１Ｂのビア電極部２０のうちの下部によって、共振器１１Ｂのストリップ線路１８に接続されている。結合容量電極２９は、共振器１１Ａの第１ビア電極部２０Ａと共振器１１Ａの第２ビア電極部２０Ｂとの間におけるストリップ線路１８の上方の位置から共振器１１Ｂのストリップ線路１８の上方まで延在している。また、結合容量電極２９は、共振器１１Ｃの第１ビア電極部２０Ａと共振器１１Ｃの第２ビア電極部２０Ｂとの間におけるストリップ線路１８の上方の位置から共振器１１Ｂのストリップ線路１８の上方まで延在している。
【００３３】
キャパシタ電極パターン２６Ａは、キャパシタ電極パターン２７Ａと同じ層に形成されている。キャパシタ電極パターン２６Ａとキャパシタ電極パターン２７Ａとの間には間隙３３Ａが存在している。キャパシタ電極パターン２６Ａは、間隙３３Ａを介してキャパシタ電極パターン２７Ａに容量結合する。
【００３４】
キャパシタ電極パターン２６Ｂは、キャパシタ電極パターン２７Ｂと同じ層に形成されている。キャパシタ電極パターン２６Ｂとキャパシタ電極パターン２７Ｂとの間には間隙３３Ｂが存在している。キャパシタ電極パターン２６Ｂは、間隙３３Ｂを介してキャパシタ電極パターン２７Ｂに容量結合する。
【００３５】
このように、キャパシタ電極パターン２６Ａ、２６Ｂとキャパシタ電極パターン２７Ａ、２７Ｂとを同じ層に形成するようにしてもよい。そして、キャパシタ電極パターン２６Ａ、２６Ｂが間隙３３Ａ、３３Ｂを介してキャパシタ電極パターン２７Ａ、２７Ｂに容量結合するようにしてもよい。
【００３６】
（変形例２）
本実施形態の変形例２によるフィルタについて図１１Ａ〜図１２を用いて説明する。図１１Ａ及び図１１Ｂは、本変形例によるフィルタを示す断面図である。図１２は、本変形例によるフィルタを示す平面図である。
【００３７】
本変形例は、キャパシタ電極パターン２７Ａ、２７Ｂに対向するように形成された結合容量電極３１Ａ、３１Ｂにキャパシタ電極パターン２６Ａ、２６Ｂが対向しているものである。
【００３８】
キャパシタ電極パターン２７Ａは、共振器１１Ａのストリップ線路１８の上方に位置している。また、キャパシタ電極パターン２７Ｂは、共振器１１Ｃのストリップ線路１８の上方に位置している。結合容量電極２９は、ストリップ線路１８が形成されている層とキャパシタ電極パターン２７Ａ、２７Ｂが形成されている層との間の層に形成されている。結合容量電極２９は、共振器１１Ｂのビア電極部２０のうちの下部以外の部分によって、上部遮蔽導体１２Ａに接続されている。結合容量電極２９は、共振器１１Ｂのビア電極部２０のうちの下部によって、共振器１１Ｂのストリップ線路１８に接続されている。結合容量電極２９は、共振器１１Ａの第１ビア電極部２０Ａと共振器１１Ａの第２ビア電極部２０Ｂとの間におけるストリップ線路１８の上方の位置から共振器１１Ｂのストリップ線路１８の上方まで延在している。また、結合容量電極２９は、共振器１１Ｃの第１ビア電極部２０Ａと共振器１１Ｃの第２ビア電極部２０Ｂとの間におけるストリップ線路１８の上方の位置から共振器１１Ｂのストリップ線路１８の上方まで延在している。
【００３９】
キャパシタ電極パターン２６Ａは、キャパシタ電極パターン２７Ａと同じ層に形成されている。キャパシタ電極パターン２６Ａとキャパシタ電極パターン２７Ａとの間には、間隙３３Ａが存在している。キャパシタ電極パターン２７Ａとキャパシタ電極パターン２６Ａとが形成された層の上方に、キャパシタ電極パターン２７Ａとキャパシタ電極パターン２６Ａとに対向する結合容量電極３１Ａが形成されている。キャパシタ電極パターン２６Ａは、結合容量電極３１Ａを介してキャパシタ電極パターン２７Ａに容量結合する。また、キャパシタ電極パターン２６Ａは、間隙３３Ａを介してキャパシタ電極パターン２７Ａに容量結合する。
【００４０】
キャパシタ電極パターン２６Ｂは、キャパシタ電極パターン２７Ｂと同じ層に形成されている。キャパシタ電極パターン２６Ｂとキャパシタ電極パターン２７Ｂとの間には、間隙３３Ｂが存在している。キャパシタ電極パターン２７Ｂとキャパシタ電極パターン２６Ｂとが形成された層の上方に、キャパシタ電極パターン２７Ｂとキャパシタ電極パターン２６Ｂとに対向する結合容量電極３１Ｂが形成されている。キャパシタ電極パターン２６Ｂは、結合容量電極３１Ｂを介してキャパシタ電極パターン２７Ｂに容量結合する。また、キャパシタ電極パターン２６Ｂは、間隙３３Ｂを介してキャパシタ電極パターン２７Ｂに容量結合する。
【００４１】
このように、キャパシタ電極パターン２７Ａ、２７Ｂに対向するように形成された結合容量電極３１Ａ、３１Ｂにキャパシタ電極パターン２６Ａ、２６Ｂが対向するようにしてもよい。
【００４２】
（変形例３）
本実施形態の変形例３によるフィルタについて図１３Ａ及び図１３Ｂを用いて説明する。図１３Ａ及び図１３Ｂは、本変形例によるフィルタを示す断面図である。
【００４３】
本変形例によるフィルタ１０は、共振器１１Ａ、１１Ｃのストリップ線路１８に対向するようにキャパシタ電極パターン２６Ａ、２６Ｂが形成されているものである。
【００４４】
図１３Ａ及び図１３Ｂに示すように、共振器１１Ａのストリップ線路１８に対向するように、キャパシタ電極パターン２７Ａが形成されている。キャパシタ電極パターン２７Ａは、共振器１１Ａのストリップ線路１８の上方に位置している。また、共振器１１Ｃのストリップ線路１８に対向するように、キャパシタ電極パターン２７Ｂが形成されている。キャパシタ電極パターン２７Ｂは、共振器１１Ｃのストリップ線路１８の上方に位置している。
【００４５】
ストリップ線路１８が形成されている層と、キャパシタ電極パターン２７Ａ、２７Ｂが形成されている層との間の層に、キャパシタ電極パターン２６Ａ、２６Ｂが形成されている。キャパシタ電極パターン２６Ａは、共振器１１Ａの第１ビア電極部２０Ａと共振器１１Ａの第２ビア電極部２０Ｂとの間におけるストリップ線路１８の上方の位置から第１入出力端子２２Ａに延在するように形成されている。キャパシタ電極パターン２６Ｂは、共振器１１Ｃの第１ビア電極部２０Ａと共振器１１Ａの第２ビア電極部２０Ｂとの間におけるストリップ線路１８の上方の位置から第２入出力端子２２Ｂに延在するように形成されている。
【００４６】
共振器１１Ｃのストリップ線路１８に対向するように、結合容量電極２９が形成されている。結合容量電極２９は、キャパシタ電極パターン２７Ａ、２７Ｂが形成されている層よりも上側の層に形成されている。結合容量電極２９は、共振器１１Ａの第１ビア電極部２０Ａと共振器１１Ａの第２ビア電極部２０Ｂとの間におけるキャパシタ電極パターン２７Ａの上方の位置から共振器１１Ｂのストリップ線路１８の上方まで延在している。また、結合容量電極２９は、共振器１１Ｃの第１ビア電極部２０Ａと共振器１１Ｃの第２ビア電極部２０Ｂとの間におけるキャパシタ電極パターン２７Ｂの上方の位置から共振器１１Ｂのストリップ線路１８の上方まで延在している。
【００４７】
このように、キャパシタ電極パターン２６Ａ、２６Ｂを共振器１１Ａ、１１Ｃのストリップ線路１８に対向させるようにしてもよい。
【００４８】
（変形例４）
本実施形態の変形例４によるフィルタについて図１４Ａ〜図１５を用いて説明する。図１４Ａ及び図１４Ｂは、本変形例によるフィルタを示す断面図である。図１５は、本変形例によるフィルタを示す平面図である。
【００４９】
本変形例は、キャパシタ電極パターン２６Ａ、２６Ｂとストリップ線路１８とが同じ層に形成されており、キャパシタ電極パターン２６Ａ、２６Ｂが間隙３３Ａ、３３Ｂを介してストリップ線路１８に容量結合するものである。
【００５０】
キャパシタ電極パターン２６Ａは、ストリップ線路１８と同じ層に形成されている。キャパシタ電極パターン２６Ａと共振器１１Ａのストリップ線路１８との間には間隙３３Ａが存在している。キャパシタ電極パターン２６Ａは、間隙３３Ａを介して共振器１１Ａのストリップ線路１８に容量結合する。
【００５１】
キャパシタ電極パターン２６Ｂは、ストリップ線路１８と同じ層に形成されている。キャパシタ電極パターン２６Ｂと共振器１１Ｃのストリップ線路１８との間には間隙３３Ｂが存在している。キャパシタ電極パターン２６Ｂは、間隙３３Ｂを介して共振器１１Ｃのストリップ線路１８に容量結合する。
【００５２】
結合容量電極２９は、ストリップ線路１８が形成されている層の上方に形成されている。結合容量電極２９は、共振器１１Ｂのビア電極部２０のうちの下部以外の部分によって、上部遮蔽導体１２Ａに接続されている。結合容量電極２９は、共振器１１Ｂのビア電極部２０のうちの下部によって、共振器１１Ｂのストリップ線路１８に接続されている。結合容量電極２９は、共振器１１Ａの第１ビア電極部２０Ａと共振器１１Ａの第２ビア電極部２０Ｂとの間におけるストリップ線路１８の上方の位置から共振器１１Ｂのストリップ線路１８の上方まで延在している。また、結合容量電極２９は、共振器１１Ｃの第１ビア電極部２０Ａと共振器１１Ｃの第２ビア電極部２０Ｂとの間におけるストリップ線路１８の上方の位置から共振器１１Ｂのストリップ線路１８の上方まで延在している。本変形例では、キャパシタ電極パターン２７Ａ、２７Ｂは形成されていない。
【００５３】
このように、キャパシタ電極パターン２６Ａ、２６Ｂとストリップ線路１８とが同じ層に形成されていてもよい。そして、キャパシタ電極パターン２６Ａ、２６Ｂが間隙３３Ａ、３３Ｂを介してストリップ線路１８に容量結合するようにしてもよい。
【００５４】
（変形例５）
本実施形態の変形例５によるフィルタについて図１６Ａ〜図１７を用いて説明する。図１６Ａ及び図１６Ｂは、本変形例によるフィルタを示す断面図である。図１７は、本変形例によるフィルタを示す平面図である。
【００５５】
本変形例は、ストリップ線路１８に対向するように形成された結合容量電極３１Ａ、３１Ｂにキャパシタ電極パターン２６Ａ、２６Ｂが対向しているものである。
【００５６】
キャパシタ電極パターン２６Ａは、ストリップ線路１８と同じ層に形成されている。キャパシタ電極パターン２６Ａと共振器１１Ａのストリップ線路１８との間には、間隙３３Ａが存在している。キャパシタ電極パターン２６Ａとストリップ線路１８とが形成された層の上方に、キャパシタ電極パターン２６Ａと共振器１１Ａのストリップ線路１８とに対向する結合容量電極３１Ａが形成されている。キャパシタ電極パターン２６Ａは、結合容量電極３１Ａを介して共振器１１Ａのストリップ線路１８に容量結合する。また、キャパシタ電極パターン２６Ａは、間隙３３Ａを介して共振器１１Ａのストリップ線路１８に容量結合する。
【００５７】
キャパシタ電極パターン２６Ｂは、ストリップ線路１８と同じ層に形成されている。キャパシタ電極パターン２６Ｂと共振器１１Ｃのストリップ線路１８との間には、間隙３３Ｂが存在している。キャパシタ電極パターン２６Ｂとストリップ線路１８とが形成された層の上方に、キャパシタ電極パターン２６Ｂと共振器１１Ｃのストリップ線路１８とに対向する結合容量電極３１Ｂが形成されている。キャパシタ電極パターン２６Ｂは、結合容量電極３１Ｂを介して共振器１１Ｃのストリップ線路１８に容量結合する。また、キャパシタ電極パターン２６Ｂは、間隙３３Ｂを介して共振器１１Ｃのストリップ線路１８に容量結合する。
【００５８】
キャパシタ電極パターン２７Ａは、共振器１１Ａのストリップ線路１８の上方に位置している。また、キャパシタ電極パターン２７Ｂは、共振器１１Ｃのストリップ線路１８の上方に位置している。キャパシタ電極パターン２７Ａ、２７Ｂは、結合容量電極３１Ａ、３１Ｂが形成された層の上方の層に位置している。
【００５９】
結合容量電極２９は、キャパシタ電極パターン２７Ａ、２７Ｂが形成された層の上方の層に形成されている。結合容量電極２９は、共振器１１Ｂのビア電極部２０のうちの下部以外の部分によって、上部遮蔽導体１２Ａに接続されている。結合容量電極２９は、共振器１１Ｂのビア電極部２０のうちの下部によって、共振器１１Ｂのストリップ線路１８に接続されている。結合容量電極２９は、共振器１１Ａの第１ビア電極部２０Ａと共振器１１Ａの第２ビア電極部２０Ｂとの間におけるキャパシタ電極パターン２７Ａの上方の位置から共振器１１Ｂのストリップ線路１８の上方まで延在している。また、結合容量電極２９は、共振器１１Ｃの第１ビア電極部２０Ａと共振器１１Ｃの第２ビア電極部２０Ｂとの間におけるキャパシタ電極パターン２７Ｂの上方の位置から共振器１１Ｂのストリップ線路１８の上方まで延在している。
【００６０】
このように、ストリップ線路１８に対向するように形成された結合容量電極３１Ａ、３１Ｂにキャパシタ電極パターン２６Ａ、２６Ｂが対向するようにしてもよい。
【００６１】
（変形例６）
本実施形態の変形例６によるフィルタについて図１８〜図１９Ｂを用いて説明する。図１８は、本変形例によるフィルタを示す斜視図である。図１９Ａ及び図１９Ｂは、本変形例によるフィルタを示す断面図である。図１９Ａは、図１８のＸＩＸＡ−ＸＩＸＡ線に対応している。図１９Ｂは、図１８のＸＩＸＢ−ＸＩＸＢ線に対応している。
【００６２】
本変形例によるフィルタ１０は、ビア電極部２０の長手方向の中間において、キャパシタ電極パターン２７Ａ、２７Ｂがビア電極部２０に接続されているものである。
【００６３】
本変形例では、ビア電極部２０の長手方向の中間において、キャパシタ電極パターン２７Ａ、２７Ｂがビア電極部２０に接続されている。キャパシタ電極パターン２６Ａは、キャパシタ電極パターン２７Ａに対向しており、キャパシタ電極パターン２６Ｂは、キャパシタ電極パターン２７Ｂに対向している。キャパシタ電極パターン２６Ａと、キャパシタ電極パターン２７Ａと、これらの間に存在する誘電体とによって、キャパシタ３０Ａが構成されている。キャパシタ電極パターン２６Ｂと、キャパシタ電極パターン２７Ｂと、これらの間に存在する誘電体とによって、キャパシタ３０Ｂが構成されている。
【００６４】
本変形例においても、第１入出力端子２２Ａと共振器１１Ａとの間にキャパシタ３０Ａが設けられ、第２入出力端子２２Ｂと共振器１１Ｃとの間にキャパシタ３０Ｂが設けられている。本変形例においても、これらのキャパシタ３０Ａ、３０Ｂにより、通過帯域の近傍に所望の周波数位置の所望の減衰極を形成し得るため、良好な特性を有するフィルタ１０を得ることができる。しかも、これらのキャパシタ３０Ａ、３０Ｂによって入出力インピーダンスを調整することができるため、本変形例においても、入出力インピーダンスの不整合を抑制することができる。しかも、このようなキャパシタ３０Ａ、３０Ｂは構成が簡便である。従って、本変形例においても、良好な特性を有する小型のフィルタ１０を提供することができる。
【００６５】
（変形例７）
本実施形態の変形例７によるフィルタについて図２０〜図２２を用いて説明する。図２０は、本変形例によるフィルタを示す斜視図である。図２１Ａ及び図２１Ｂは、本変形例によるフィルタを示す断面図である。図２１Ａは、図２０のＸＸＩＡ−ＸＸＩＡ線に対応している。図２１Ｂは、図２０のＸＸＩＢ−ＸＸＩＢ線に対応している。図２２は、本変形例によるフィルタを示す平面図である。
【００６６】
本変形例では、共振器１１Ａに、１つのビア電極部（第３ビア電極部）２０Ｃが備えられている。共振器１１Ａの第３ビア電極部２０Ｃは、複数のビア電極（第３ビア電極）２４ｃ（図２２参照）から構成されている。第３ビア電極２４ｃは、誘電体基板１４に形成されたビアホールに埋め込まれている。１つの第３ビア電極部２０Ｃは、例えば４つの第３ビア電極２４ｃによって構成されている。１つの第３ビア電極部２０Ｃを構成する４つの第３ビア電極２４ｃは、仮想の菱形３４の頂点に位置している。共振器１１Ａの第３ビア電極部２０Ｃは、当該共振器１１Ａのストリップ線路１８のＸ方向における中心において当該ストリップ線路１８に接続されている。なお、第３側面１４ｃ及び第４側面１４ｄの法線方向をＸ方向（第１方向）とする。第１側面１４ａ及び第２側面１４ｂの法線方向をＹ方向（第２方向）とする。また、誘電体基板１４の一方の主面及び他方の主面の法線方向をＺ方向とする。
【００６７】
共振器１１Ｂには、２つのビア電極部、即ち、第１ビア電極部２０Ａ及び第２ビア電極部２０Ｂが備えられている。共振器１１Ｂの第１ビア電極部２０Ａは、誘電体基板１４の第３側面１４ｃ側に位置している。共振器１１Ｂの第２ビア電極部２０Ｂは、誘電体基板１４の第４側面１４ｄ側に位置している。
【００６８】
共振器１１Ｃには、１つのビア電極部（第３ビア電極部）２０Ｃが備えられている。共振器１１Ｃの第３ビア電極部２０Ｃは、当該共振器１１Ａのストリップ線路１８のＸ方向における中心において当該ストリップ線路１８に接続されている。なお、ここでは、１つの第３ビア電極部２０Ｃが４つの第３ビア電極２４ｃによって構成されている場合を例に説明したが、これに限定されるものではない。
【００６９】
共振器１１Ｂのビア電極部２０Ａ、２０Ｂの位置Ｐ２Ａ、Ｐ２Ｂと、共振器１１Ａのビア電極部２０Ｃの位置Ｐ１とは、Ｘ方向において異なっている。共振器１１Ｃのビア電極部２０Ｃの位置Ｐ３と、共振器１１Ｂのビア電極部２０Ａ、２０Ｂの位置Ｐ２Ａ、Ｐ２Ｂとは、Ｘ方向において異なっている。なお、ここでは、共振器１１Ａのビア電極部２０Ｃの中心の位置を、当該ビア電極部２０Ｃの位置Ｐ１として説明することとする。また、共振器１１Ｂのビア電極部２０Ａ、２０Ｂの中心の位置を、当該ビア電極部２０Ａ、２０Ｂの位置Ｐ２Ａ、Ｐ２Ｂとして説明することとする。また、共振器１１Ｃのビア電極部２０Ｃの中心の位置を、当該ビア電極部２０Ｃの位置Ｐ３として説明することとする。共振器１１Ａのビア電極部２０Ｃの位置、即ち、位置Ｐ１は、共振器１１Ａのストリップ線路１８の中心である。共振器１１Ｃのビア電極部２０Ｃの中心の位置、即ち、位置Ｐ３は、共振器１１Ｃのストリップ線路１８の中心である。
【００７０】
本変形例では、キャパシタ電極パターン２６Ａが、共振器１１Ａのビア電極部２０Ｃの両側におけるキャパシタ電極パターン２７Ａの上方の位置から第１入出力端子２２Ａに延在している。また、本変形例では、キャパシタ電極パターン２６Ｂが、共振器１１Ｃのビア電極部２０Ｃの両側におけるキャパシタ電極パターン２７Ｂの上方の位置から第２入出力端子２２Ｂに延在している。
【００７１】
本変形例では、結合容量電極２９が、共振器１１Ａのビア電極部２０Ｃの両側におけるストリップ線路１８の上方の位置から共振器１１Ｂのストリップ線路１８の上方の位置に延在している。また、本変形例では、結合容量電極２９が、共振器１１Ｃのビア電極部２０Ｃの両側におけるストリップ線路１８の上方の位置から共振器１１Ｂのストリップ線路１８の上方の位置に延在している。
【００７２】
このように、本変形例では、互いに隣接する共振器１１Ａ〜１１Ｃ間において、ビア電極部２０Ａ、２０Ｂの位置とビア電極部２０Ｃの位置とが、Ｘ方向において互いにずらされている。このため、本変形例によれば、互いに隣接する共振器１１Ａ〜１１Ｃ間のＹ方向における距離を大きくすることなく、ビア電極部２０Ａ、２０Ｂとビア電極部２０Ｃとの間の距離を大きくすることができる。このため、本変形例によれば、互いに隣接する共振器１１Ａ〜１１Ｃ間のＹ方向における距離を大きくすることなく、互いに隣接する共振器１１Ａ〜１１Ｃ間の結合度を小さくすることができる。従って、本変形例によれば、フィルタ１０のサイズを小さく保ちつつ、互いに隣接する共振器１１Ａ〜１１Ｃ間の結合度を小さくすることができる。互いに隣接する共振器１１Ａ〜１１Ｃのビア電極部２０Ａ、２０Ｂとビア電極部２０Ｃとの間の距離を大きくすることができるため、高いＱ値を得ることができる。
【００７３】
（変形例８）
本実施形態の変形例８によるフィルタについて図２３Ａ及び図２３Ｂを用いて説明する。図２３Ａ及び図２３Ｂは、本変形例によるフィルタを示す断面図である。
【００７４】
本変形例では、比誘電率が異なる誘電体層によって誘電体基板１４が構成されている。本変形例では、キャパシタ電極パターン２６Ａ、２６Ｂ、２７Ａ、２７Ｂ、結合容量電極２９及びストリップ線路１８が、比誘電率が比較的低い誘電体層に埋め込まれている。
【００７５】
図２３Ａ及び図２３Ｂに示すように、本変形例では、比誘電率が比較的低い誘電体層（第１誘電体層）１５Ａと、比誘電率が比較的高い誘電体層（第２誘電体層）１５Ｂとにより、誘電体基板１４が構成されている。誘電体基板１４のうちの誘電体層１５Ｂが位置する側である一方の主面側、即ち、図２３Ａ及び図２３Ｂにおける誘電体基板１４の上側には、上部遮蔽導体１２Ａが位置している。誘電体基板１４のうちの誘電体層１５Ａが位置する側である他方の主面側、即ち、図２３Ａ及び図２３Ｂにおける誘電体基板１４の下側には、下部遮蔽導体１２Ｂが位置している。誘電体層１５Ａの厚さは、例えば２００μｍ〜３００μｍ程度とすることができるが、これに限定されるものではない。誘電体基板１４の厚さは、例えば１．５ｍｍ〜２．０ｍｍ程度とすることができるが、これに限定されるものではない。
【００７６】
ストリップ線路１８、キャパシタ電極パターン２６Ａ、２６Ｂ、２７Ａ、２７Ｂ及び結合容量電極２９は、比誘電率が比較的低い誘電体層１５Ａに埋め込まれている。ビア電極部２０は、比誘電率が比較的高い誘電体層１５Ｂに少なくとも埋め込まれている。ビア電極部２０は、誘電体層１５Ａ内においてストリップ線路１８に接続されている。
【００７７】
本変形例では、キャパシタ電極パターン２６Ａ、２６Ｂとキャパシタ電極パターン２７Ａ、２７Ｂとの間に比誘電率が比較的低い誘電体層１５Ａの一部が挟まれている。このため、本変形例では、キャパシタ電極パターン２６Ａ、２６Ｂとキャパシタ電極パターン２７Ａ、２７Ｂとの間の距離がある程度ばらついたとしても、キャパシタ３０Ａ、３０Ｂの静電容量のばらつきは小さくてすむ。また、キャパシタ電極パターン２６Ａ、２６Ｂ、２７Ａ、２７Ｂの線幅がある程度ばらついたとしても、キャパシタ３０Ａ、３０Ｂの静電容量の変化は小さくてすむ。また、本変形例では、キャパシタ電極パターン２７Ａ、２７Ｂと結合容量電極２９との間に、比誘電率が比較的低い誘電体層１５Ａの一部が挟まれている。このため、本変形例では、キャパシタ電極パターン２７Ａ、２７Ｂと結合容量電極２９との間の距離がある程度ばらついたとしても、これらの間の静電容量のばらつきは小さくてすむ。また、キャパシタ電極パターン２７Ａ、２７Ｂ又は結合容量電極２９の線幅がある程度ばらついたとしても、キャパシタ３０Ａ、３０Ｂの静電容量の変化は小さくてすむ。また、本変形例では、ストリップ線路１８と結合容量電極２９との間に、比誘電率が比較的低い誘電体層１５Ａの一部が挟まれている。このため、本変形例では、ストリップ線路１８と結合容量電極２９との間の距離がある程度ばらついたとしても、これらの間の静電容量のばらつきは小さくてすむ。また、ストリップ線路１８又は結合容量電極２９の線幅がある程度ばらついたとしても、これらの間の静電容量のばらつきは小さくてすむ。このため、本変形例によれば、フィルタ特性のばらつきを低減することができる。
【００７８】
本実施形態のような構造の共振器１１Ａ〜１１Ｃにおいては、ビア電極部２０の長さと、ストリップ線路１８と下部遮蔽導体１２Ｂとの間の静電容量とによって、共振周波数がほぼ決定される。ビア電極部２０の長さが長くなるほど、共振周波数は低下する傾向にある。共振周波数が同じ場合、ビア電極部２０の長さがより長い方が共振器１１Ａ〜１１ＣのＱ値が高い。また、ストリップ線路１８と下部遮蔽導体１２Ｂとの間の静電容量が大きくなるほど、共振周波数は低下する傾向にある。ストリップ線路１８と下部遮蔽導体１２Ｂとの間に比誘電率が比較的高い誘電体層を存在させた場合には、ストリップ線路１８と下部遮蔽導体１２Ｂとの間の静電容量が増加する。ストリップ線路１８と下部遮蔽導体１２Ｂとの間の静電容量が増加した場合において、所望の共振周波数を得るためには、例えばビア電極部２０の長さを短くすることが考えられる。しかし、ビア電極部２０の長さを短くした場合には、Ｑ値が低下してしまう。ストリップ線路１８と下部遮蔽導体１２Ｂとの間の静電容量の増加を防止すべく、ストリップ線路１８の面積を小さくすることも考えられる。しかし、ストリップ線路１８の面積を小さくした場合には、共振器１１Ａ〜１１Ｃ間に備えられる結合容量電極２９等のパターンのレイアウトに制限が生じる場合がある。また、複数のビア電極２４ａ、２４ｂを用いて共振器１１Ａ〜１１Ｃを構成する場合には、十分に大きい面積のストリップ線路１８が必要であり、このような場合には、ストリップ線路１８の面積を小さくすることは困難である。これに対し、本変形例では、ストリップ線路１８と下部遮蔽導体１２Ｂとの間に比誘電率が比較的低い誘電体層１５Ａが存在しているため、上記のような問題を回避し得る。
【００７９】
本変形例では、ビア電極部２０が比誘電率の比較的高い誘電体層１５Ｂに埋め込まれている。このため、本変形例では、当該部分において波長短縮効果が得られる。このため、本変形例によれば、伝送線路を短縮することができ、フィルタ１０の小型化に寄与することができる。
【００８０】
（変形例９）
本実施形態の変形例９によるフィルタについて図２４Ａ及び図２４Ｂを用いて説明する。図２４Ａ及び図２４Ｂは、本変形例によるフィルタを示す断面図である。
【００８１】
本変形例によるフィルタ１０は、比誘電率が異なる誘電体層によって誘電体基板１４が構成されている。本変形例では、キャパシタ電極パターン２６Ａ、２６Ｂとキャパシタ電極パターン２７Ａ、２７Ｂとの間に比誘電率が比較的低い誘電体層の一部が挟まれている。
【００８２】
図２４Ａ及び図２４Ｂに示すように、本変形例では、比誘電率が比較的低い誘電体層１５Ａｄ、１５Ａｕと、比誘電率が比較的高い誘電体層１５Ｂｄ、１５Ｂｕとにより、誘電体基板１４が構成されている。誘電体層１５Ａｄ上には誘電体層１５Ｂｄが積層されており、誘電体層１５Ｂｄ上には誘電体層１５Ａｕが積層されており、誘電体層１５Ａｕ上には誘電体層１５Ｂｕが積層されている。誘電体基板１４のうちの誘電体層１５Ｂｕが位置する側である一方の主面側、即ち、図２４Ａ及び図２４Ｂにおける誘電体基板１４の上側には、上部遮蔽導体１２Ａが位置している。誘電体基板１４のうちの誘電体層１５Ａｄが位置する側である他方の主面側、即ち、図２４Ａ及び図２４Ｂにおける誘電体基板１４の下側には、下部遮蔽導体１２Ｂが位置している。
【００８３】
本変形例では、図１８〜図１９Ｂを用いて上述したフィルタ１０と同様に、ビア電極部２０に接続されたキャパシタ電極パターン２７Ａ、２７Ｂが誘電体基板１４内に形成されている。キャパシタ電極パターン２６Ａ、２６Ｂ及びキャパシタ電極パターン２７Ａ、２７Ｂは、比誘電率が比較的低い誘電体層１５Ａｕに埋め込まれている。ストリップ線路１８は、比誘電率が比較的低い誘電体層１５Ａｄに埋め込まれている。ビア電極部２０は、誘電体層１５Ａｄ内においてストリップ線路１８に接続されている。ビア電極部２０は、誘電体層１５Ａｕ内においてキャパシタ電極パターン２７Ａに接続されている。
【００８４】
本変形例では、キャパシタ電極パターン２６Ａ、２６Ｂとキャパシタ電極パターン２７Ａ、２７Ｂとの間に、比誘電率が比較的低い誘電体層１５Ａｕの一部が挟まれている。このため、本変形例では、キャパシタ電極パターン２６Ａ、２６Ｂとキャパシタ電極パターン２７Ａ、２７Ｂとの間の距離がある程度ばらついたとしても、キャパシタ３０Ａ、３０Ｂの静電容量のばらつきは小さくてすむ。また、本変形例では、キャパシタ電極パターン２６Ａ、２６Ｂ又はキャパシタ電極パターン２７Ａ、２７Ｂの線幅がある程度ばらついたとしても、キャパシタ３０Ａ、３０Ｂの静電容量のばらつきは小さくてすむ。また、本変形例では、ストリップ線路１８と結合容量電極２９との間に、比誘電率が比較的低い誘電体層１５Ａｄの一部が挟まれている。このため、本変形例では、ストリップ線路１８と結合容量電極２９との間の距離がある程度ばらついたとしても、これらの間の静電容量のばらつきは小さくてすむ。また、ストリップ線路１８又は結合容量電極２９の線幅がある程度ばらついたとしても、これらの間の静電容量のばらつきは小さくてすむ。このため、本変形例によれば、フィルタ特性のばらつきを低減することができる。
【００８５】
本変形例においても、図２３Ａ及び図２３Ｂに示す変形例８の場合と同様に、ストリップ線路１８と下部遮蔽導体１２Ｂとの間に、比誘電率が比較的低い誘電体層１５Ａｄの一部が挟まれている。このため、本変形例においても、ストリップ線路１８の面積を大きく確保することができる。このため、本実施形態によれば、共振器１１Ａ〜１１Ｃ間に備えられる結合容量電極２９等のパターンのレイアウトの自由度を高くすることができる。また、ストリップ線路１８の面積を大きく確保することにより、複数のビア電極２４ａ、２４ｂを用いた共振器１１Ａ〜１１Ｃを実現することができる。このため、本実施形態によれば、Ｑ値の高い良好な共振器１１Ａ〜１１Ｃを得ることができる。
【００８６】
本変形例においても、図２３Ａ及び図２３Ｂに示す変形例８の場合と同様に、ビア電極部２０が比誘電率の比較的高い誘電体層１５Ｂｄ、１５Ｂｕに埋め込まれている。このため、本変形例では、当該部分において波長短縮効果が得られる。このため、本変形例においても、伝送線路を短縮することができ、フィルタ１０の小型化に寄与することができる。
【００８７】
［第２実施形態］
第２実施形態によるフィルタについて図面を用いて説明する。図２５Ａ及び図２５Ｂは、本実施形態によるフィルタを示す断面図である。第１実施形態によるフィルタと同様の構成要素には同一の符号を付し、説明を省略し又は簡略にする。
【００８８】
本実施形態によるフィルタ１０Ａでは、上部遮蔽導体１２Ａに対向する上部ストリップ線路（第２ストリップ線路）１８Ａと、下部遮蔽導体１２Ｂに対向する下部ストリップ線路（第１ストリップ線路）１８Ｂとが、誘電体基板１４内に形成されている。
【００８９】
本実施形態では、ビア電極部２０の一端は、上部ストリップ線路１８Ａに接続されており、ビア電極部２０の他端は、下部ストリップ線路１８Ｂに接続されている。このように、ビア電極部２０は、上部ストリップ線路１８Ａから下部ストリップ線路１８Ｂにかけて形成されている。ビア電極部２０と、上部ストリップ線路１８Ａと、下部ストリップ線路１８Ｂとにより、構造体１６が構成されている。
【００９０】
本実施形態においても、図１〜図２Ｂを用いて上述した第１実施形態によるフィルタ１０と同様に、キャパシタ電極パターン２６Ａ、２６Ｂが誘電体基板１４内に形成されている。本実施形態においても、図１〜図２Ｂを用いて上述した第１実施形態によるフィルタ１０と同様に、ビア電極部２０に接続されたキャパシタ電極パターン２７Ａ、２７Ｂが誘電体基板１４内に形成されている。
【００９１】
キャパシタ電極パターン２６Ａの一部は、図１〜図２Ｂを用いて上述した第１実施形態によるフィルタ１０と同様に、キャパシタ電極パターン２７Ａの一部に対向している。キャパシタ電極パターン２６Ｂの一部は、図１〜図２Ｂを用いて上述した第１実施形態によるフィルタ１０と同様に、キャパシタ電極パターン２７Ｂの一部に対向している。キャパシタ電極パターン２６Ａは、図１〜図２Ｂを用いて上述した第１実施形態によるフィルタ１０と同様に、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間におけるキャパシタ電極パターン２７Ａの上方の位置から第１入出力端子２２Ａに延在している。キャパシタ電極パターン２６Ｂは、図１〜図２Ｂを用いて上述した第１実施形態によるフィルタ１０と同様に、第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間におけるキャパシタ電極パターン２７Ｂの上方の位置から第２入出力端子２２Ｂに延在している。キャパシタ電極パターン２６Ａと、キャパシタ電極パターン２７Ａと、これらの間に存在する誘電体とによって、キャパシタ３０Ａが構成されている。キャパシタ電極パターン２６Ｂと、キャパシタ電極パターン２７Ｂと、これらの間に存在する誘電体とによって、キャパシタ３０Ｂが構成されている。
【００９２】
ビア電極部２０と、第１側面遮蔽導体１２Ｃａ及び第２側面遮蔽導体１２Ｃｂとは、第１実施形態によるフィルタ１０の場合と同様に、半同軸共振器のように振る舞う。
【００９３】
本実施形態では、ビア電極部２０が上部遮蔽導体１２Ａにも下部遮蔽導体１２Ｂにも導通していない。ビア電極部２０に接続された上部ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間には、静電容量（開放端容量）が存在する。また、ビア電極部２０に接続された下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間にも、静電容量が存在する。ビア電極部２０は、上部ストリップ線路１８Ａ及び下部ストリップ線路１８Ｂとともに、λ／２共振器を構成する。
【００９４】
第１実施形態のようなλ／４共振器においては、共振時に、ビア電極部と遮蔽導体とが接している部分、即ち、短絡部に電流が集中する。ビア電極部と遮蔽導体とが接している部分は、電流の経路が垂直に曲がる部分である。電流の経路が大きく曲がる箇所に電流が集中することは、Ｑ値の低下をもたらし得る。短絡部への電流の集中を解消することによりＱ値を向上すべく、電流経路の断面積を大きくすることも考えられる。例えば、ビア径を大きくすることや、ビアの本数を増やすことが考えられる。しかし、このようにした場合には、フィルタの大きさが大きくなってしまい、フィルタの小型化の要請を満たし得ない。これに対し、本実施形態では、ビア電極部２０が上部遮蔽導体１２Ａにも下部遮蔽導体１２Ｂにも接していない。即ち、本実施形態では、両端開放型のλ／２共振器が構成されている。このため、本実施形態では、局所的な電流の集中が上部遮蔽導体１２Ａ及び下部遮蔽導体１２Ｂに生じることが防止される一方、ビア電極部２０の中心付近に電流を集中させることができる。電流が集中する箇所がビア電極部２０のみであるため、即ち、連続性（直線性）のある箇所に電流が集中するため、本実施形態によれば、Ｑ値を向上させることができる。
【００９５】
図２６は、本実施形態によるフィルタの減衰特性及び反射損失特性の例を示すグラフである。図２６の横軸は周波数を示しており、図２６の左側の縦軸は減衰を示しており、図２６の右側の縦軸は反射損失を示している。実線は、本実施形態の場合、即ち、キャパシタ３０Ａ、３０Ｂを設けた場合の減衰の例を示している。破線は、参考例２の場合、即ち、キャパシタ３０Ａ、３０Ｂを設けない場合の減衰の例を示している。一点鎖線は、本実施形態の場合、即ち、キャパシタ３０Ａ、３０Ｂを設けた場合の反射損失の例を示している。二点鎖線は、参考例２の場合、キャパシタ３０Ａ、３０Ｂを設けない場合の反射損失の例を示している。図２７は、本実施形態によるフィルタの入力反射係数の例を示すスミスチャートである。図２７は、４ＧＨｚ〜７ＧＨｚの周波数範囲の入力反射係数（Ｓ１１）を示している。図２７における実線は、キャパシタ３０Ａ、３０Ｂを設けた場合の例を示している。図２７における破線は、キャパシタ３０Ａ、３０Ｂを設けない場合の例を示している。図２６における例えば５．２ＧＨｚ〜５．５ＧＨｚの範囲の反射損失から分かるように、キャパシタ３０Ａ、３０Ｂを設けた場合には、キャパシタ３０Ａ、３０Ｂを設けない場合と比較して、フィルタの通過帯域内の反射特性が改善される。このように、本実施形態においても、キャパシタ３０Ａ、３０Ｂが備えられているため、フィルタ１０Ａの入出力インピーダンスの不整合を抑制することができ、フィルタ１０Ａの通過帯域内の反射特性を改善することができる。
【００９６】
このように、本実施形態においても、第１入出力端子２２Ａと共振器１１Ａとの間にキャパシタ３０Ａが設けられ、第２入出力端子２２Ｂと共振器１１Ｃとの間にキャパシタ３０Ｂが設けられている。これらのキャパシタ３０Ａ、３０Ｂにより、通過帯域の近傍の所望の周波数位置に所望の減衰極を形成し得るため、本実施形態においても、良好な特性を有するフィルタ１０Ａを得ることができる。しかも、これらのキャパシタ３０Ａ、３０Ｂによって入出力インピーダンスを調整することができるため、本実施形態においても、入出力インピーダンスの不整合を抑制することができる。しかも、このようなキャパシタ３０Ａ、３０Ｂは構成が簡便である。従って、本実施形態においても、良好な特性を有する小型のフィルタ１０Ａを提供することができる。しかも、本実施形態では、ビア電極部２０の一端が上部遮蔽導体１２Ａに対向する上部ストリップ線路１８Ａに接続され、ビア電極部２０の他端が下部遮蔽導体１２Ｂに対向する下部ストリップ線路１８Ｂに接続されている。このため、本実施形態では、局所的な電流の集中が上部遮蔽導体１２Ａ及び下部遮蔽導体１２Ｂに生じることが防止される一方、ビア電極部２０の中心付近に電流を集中させることができる。電流が集中する箇所がビア電極部２０のみであるため、即ち、連続性（直線性）のある箇所に電流が集中するため、本実施形態によれば、Ｑ値を向上させることができる。
【００９７】
（変形例１）
本実施形態の変形例１によるフィルタについて図２８Ａ及び図２８Ｂを用いて説明する。図２８Ａ及び図２８Ｂは、本変形例によるフィルタを示す断面図である。
【００９８】
本変形例によるフィルタ１０Ａは、ビア電極部２０の長手方向の中間において、キャパシタ電極パターン２７Ａ、２７Ｂがビア電極部２０に接続されているものである。
【００９９】
図２８Ａ及び図２８Ｂに示すように、本変形例では、ビア電極部２０の長手方向の中間において、キャパシタ電極パターン２７Ａ、２７Ｂがビア電極部２０に接続されている。本変形例では、キャパシタ電極パターン２６Ａが共振器１１Ａのキャパシタ電極パターン２７Ａに対向しており、キャパシタ電極パターン２６Ｂが共振器１１Ｃのキャパシタ電極パターン２７Ｂに対向している。キャパシタ電極パターン２６Ａと、共振器１１Ａのキャパシタ電極パターン２７Ａと、これらの間に存在する誘電体とによって、キャパシタ３０Ａが構成されている。キャパシタ電極パターン２６Ｂと、共振器１１Ｃのキャパシタ電極パターン２７Ｂと、これらの間に存在する誘電体とによって、キャパシタ３０Ｂが構成されている。このように、ビア電極部２０の長手方向の中間において共振器１１Ａのビア電極部２０に接続されたキャパシタ電極パターン２７Ａに、キャパシタ電極パターン２６Ａを対向させてもよい。また、ビア電極部２０の長手方向の中間において共振器１１Ｃのビア電極部２０に接続されたキャパシタ電極パターン２７Ｂに、キャパシタ電極パターン２６Ｂを対向させてもよい。
【０１００】
本変形例においても、第１入出力端子２２Ａと共振器１１Ａとの間にキャパシタ３０Ａが設けられ、第２入出力端子２２Ｂと共振器１１Ｃとの間にキャパシタ３０Ｂが設けられている。本変形例においても、これらのキャパシタ３０Ａ、３０Ｂにより、通過帯域の近傍の所望の周波数位置に所望の減衰極を形成し得るため、良好な特性を有するフィルタ１０Ａを得ることができる。しかも、これらのキャパシタ３０Ａ、３０Ｂによって入出力インピーダンスを調整することができるため、本変形例においても、入出力インピーダンスの不整合を抑制することができる。しかも、このようなキャパシタ３０Ａ、３０Ｂは構成が簡便である。従って、本変形例においても、良好な特性を有する小型のフィルタ１０Ａを提供することができる。
【０１０１】
（変形例２）
本実施形態の変形例２によるフィルタについて図２９Ａ及び図２９Ｂを用いて説明する。図２９Ａ及び図２９Ｂは、本変形例によるフィルタを示す断面図である。
【０１０２】
本変形例では、比誘電率が異なる誘電体層によって誘電体基板１４が構成されている。本変形例では、キャパシタ電極パターン２６Ａ、２６Ｂと共振器１１Ａ、１１Ｃのストリップ線路１８との間に比誘電率が比較的低い誘電体層の一部が挟まれている。
【０１０３】
図２９Ａ及び図２９Ｂに示すように、本変形例では、比誘電率が比較的低い誘電体層１５Ａｄ、１５Ａｕと、比誘電率が比較的高い誘電体層１５Ｂとにより、誘電体基板１４が構成されている。誘電体層１５Ａｄ上には誘電体層１５Ｂが積層されており、誘電体層１５Ｂ上には誘電体層１５Ａｕが積層されている。誘電体基板１４のうちの誘電体層１５Ａｕが位置する側である一方の主面側、即ち、図２９Ａ及び図２９Ｂにおける誘電体基板１４の上側には、上部遮蔽導体１２Ａが位置している。誘電体基板１４のうちの誘電体層１５Ａｄが位置する側である他方の主面側、即ち、図２９Ａ及び図２９Ｂにおける誘電体基板１４の下側には、下部遮蔽導体１２Ｂが位置している。誘電体層１５Ａｄ、１５Ａｕの厚さは、例えば２００μｍ〜３００μｍ程度とすることができるが、これに限定されるものではない。誘電体基板１４の厚さは、例えば１．５ｍｍ〜２．０ｍｍ程度とすることができるが、これに限定されるものではない。
【０１０４】
下部ストリップ線路１８Ｂ及びキャパシタ電極パターン２６Ａ、２６Ｂは、比誘電率が比較的低い誘電体層１５Ａｄに埋め込まれている。ビア電極部２０は、比誘電率が比較的高い誘電体層１５Ｂに少なくとも埋め込まれている。ビア電極部２０は、誘電体層１５Ａｄ内において下部ストリップ線路１８Ｂに接続されている。ビア電極部２０は、誘電体層１５Ａｕ内において上部ストリップ線路１８Ａに接続されている。
【０１０５】
本変形例では、キャパシタ電極パターン２６Ａ、２６Ｂとキャパシタ電極パターン２７Ａ、２７Ｂとの間に比誘電率が比較的低い誘電体層１５Ａｄの一部が挟まれている。このため、本変形例では、キャパシタ電極パターン２６Ａ、２６Ｂとキャパシタ電極パターン２７Ａ、２７Ｂとの間の距離がある程度ばらついたとしても、キャパシタ３０Ａ、３０Ｂの静電容量のばらつきは小さくてすむ。また、キャパシタ電極パターン２６Ａ、２６Ｂ、２７Ａ、２７Ｂの線幅がある程度ばらついたとしても、キャパシタ３０Ａ、３０Ｂの静電容量のばらつきは小さくてすむ。また、本変形例では、キャパシタ電極パターン２７Ａ、２７Ｂと結合容量電極２９との間に比誘電率が比較的低い誘電体層１５Ａｄの一部が挟まれている。このため、本変形例では、キャパシタ電極パターン２７Ａ、２７Ｂと結合容量電極２９との間の距離がある程度ばらついたとしても、これらの間の静電容量のばらつきは小さくてすむ。また、キャパシタ電極パターン２７Ａ、２７Ｂ又は結合容量電極２９の線幅がある程度ばらついたとしても、これらの間の静電容量のばらつきは小さくてすむ。また、本変形例では、結合容量電極２９と下部ストリップ線路１８Ｂとの間に比誘電率が比較的低い誘電体層１５Ａｄの一部が挟まれている。このため、本変形例では、結合容量電極２９と下部ストリップ線路１８Ｂとの間の距離がある程度ばらついたとしても、これらの間の静電容量のばらつきは小さくてすむ。また、結合容量電極２９又は下部ストリップ線路１８Ｂの線幅がある程度ばらついたとしても、これらの間の静電容量のばらつきは小さくてすむ。このため、本変形例によれば、フィルタ特性のばらつきを低減することができる。
【０１０６】
本変形例では、上部ストリップ線路１８Ａと上部遮蔽導体１２Ａとの間に、比誘電率が比較的低い誘電体層１５Ａｕの一部が挟まれている。また、下部ストリップ線路１８Ｂと下部遮蔽導体１２Ｂとの間にも、比誘電率が比較的低い誘電体層１５Ａｄの一部が挟まれている。このため、本変形例においても、ストリップ線路１８Ａ、１８Ｂの面積を大きく確保することができる。このため、本変形例によれば、共振器１１Ａ〜１１Ｃ間に備えられる結合容量電極２９等のパターンのレイアウトの自由度を高くすることができる。また、ストリップ線路１８Ａ、１８Ｂの面積を大きく確保することにより、複数のビア電極２４ａ、２４ｂを用いた共振器１１Ａ〜１１Ｃを実現することができる。このため、本変形例によれば、Ｑ値の高い良好な共振器１１Ａ〜１１Ｃを得ることができる。
【０１０７】
本変形例では、ビア電極部２０が比誘電率の比較的高い誘電体層１５Ｂに埋め込まれている。このため、本変形例では、当該部分において波長短縮効果が得られる。このため、本変形例によれば、伝送線路を短縮することができ、フィルタ１０Ａの小型化に寄与することができる。
【０１０８】
上記実施形態をまとめると以下のようになる。
【０１０９】
フィルタ（１０）は、誘電体基板（１４）内に形成されたビア電極部（２０）と、前記ビア電極部を囲うように形成された複数の遮蔽導体（１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂ）のうちの第１遮蔽導体（１２Ｂ）に対向するとともに前記ビア電極部の一端に接続された第１ストリップ線路（１８、１８Ｂ）とを有する共振器（１１Ａ）と、前記複数の遮蔽導体のうちの第２遮蔽導体（１２Ａ）に結合された入出力端子（２２Ａ）と、前記入出力端子に接続された第１キャパシタ電極パターン（２６Ａ）とを有し、前記第１キャパシタ電極パターンは、前記ビア電極部に接続された第２キャパシタ電極パターン（２７Ａ）又は前記第１ストリップ線路に容量結合する。このような構成によれば、入出力端子と共振器との間にキャパシタが形成される。かかるキャパシタにより、通過帯域の近傍に所望の周波数位置の所望の減衰極を形成し得るため、このような構成によれば、良好な特性を有するフィルタを得ることができる。しかも、かかるキャパシタによって入出力インピーダンスを調整することができるため、このような構成によれば、入出力インピーダンスの不整合を抑制することができる。しかも、かかるキャパシタは構成が簡便である。従って、このような構成によれば、良好な特性を有する小型のフィルタを提供することができる。
【０１１０】
前記第１キャパシタ電極パターンは、前記第２キャパシタ電極パターン又は前記第１ストリップ線路に対向しているようにしてもよい。
【０１１１】
前記第１キャパシタ電極パターンは、前記第２キャパシタ電極パターン又は前記第１ストリップ線路に間隙（３３Ａ）を介して容量結合するようにしてもよい。
【０１１２】
前記第１キャパシタ電極パターンは、前記第２キャパシタ電極パターン又は前記第１ストリップ線路に対向するように形成された結合容量電極（３１Ａ）に対向しているようにしてもよい。
【０１１３】
前記ビア電極部の他端は、前記第２遮蔽導体に接続されているようにしてもよい。
【０１１４】
前記誘電体基板内において前記ビア電極部の他端に接続され、前記第２遮蔽導体に対向する第２ストリップ線路（１８Ａ）を更に有するようにしてもよい。このような構成によれば、共振器はλ／２共振器として動作し得る。このような構成によれば、局所的な電流の集中が第１遮蔽導体及び第２遮蔽導体に生じることが防止される一方、ビア電極部の中心付近に電流を集中させることができる。電流が集中する箇所がビア電極部のみであるため、即ち、連続性（直線性）のある箇所に電流が集中するため、このような構成によれば、Ｑ値を向上させることができる。
【０１１５】
前記第１遮蔽導体は、前記誘電体基板の一方の主面側に形成されており、前記第２遮蔽導体は、前記誘電体基板の他方の主面側に形成されているようにしてもよい。
【０１１６】
前記誘電体基板は、第１誘電体層（１５Ａ）と、前記第１誘電体層より比誘電率が高い第２誘電体層（１５Ｂ）とを含み、前記第１キャパシタ電極パターンと前記第２キャパシタ電極パターンとの間、又は、前記第１キャパシタ電極パターンと前記第１ストリップ線路との間に前記第１誘電体層の一部が挟まれており、前記ビア電極部は、少なくとも前記第２誘電体層内に形成されているようにしてもよい。このような構成によれば、比誘電率が比較的低い第１誘電体層の一部が、第１キャパシタ電極パターンと第２キャパシタ電極パターンとの間、又は、第１キャパシタ電極パターンと第１ストリップ線路との間に挟まれている。このため、第１キャパシタ電極パターンと第２キャパシタ電極パターンとの間の距離、又は、第１キャパシタ電極パターンと第１ストリップ線路との間の距離がある程度ばらついたとしても、キャパシタの静電容量の変化が小さくてすむ。また、第１キャパシタ電極パターン、第２キャパシタ電極パターン又は第１ストリップ線路の線幅がばらついたとしても、キャパシタの静電容量の変化が小さくてすむ。このため、このような構成によれば、電気的特性のばらつきを低減することができる。しかも、このような構成によれば、ビア電極部が比誘電率の比較的高い第２誘電体層に埋め込まれているため、当該部分において波長短縮効果が得られる。このため、このような構成によれば、伝送線路を短縮することができ、フィルタの小型化に寄与することができる。
【０１１７】
前記ビア電極部は、複数のビア電極（２４ａ、２４ｂ）から構成されているようにしてもよい。
【０１１８】
前記ビア電極部は、第１ビア電極部（２０Ａ）と第２ビア電極部（２０Ｂ）とを有するようにしてもよい。
【０１１９】
前記第１ビア電極部は、複数の第１ビア電極から構成され、前記第２ビア電極部は、複数の第２ビア電極から構成され、前記第１ビア電極部と前記第２ビア電極部との間に他のビア電極部が存在しないようにしてもよい。このような構成によれば、第１ビア電極部と第２ビア電極部との間に他のビア電極部が存在しないため、ビアを形成するために要する時間を短縮することができ、ひいてはスループットの向上を実現することができる。また、このような構成によれば、第１ビア電極部と第２ビア電極部との間に他のビア電極部が存在しないため、ビアに埋め込まれる銀等の材料が少なくてすみ、ひいてはコストダウンを実現することもできる。また、第１ビア電極部と第２ビア電極部間に、電磁界が比較的疎である領域が形成されるため、当該領域に結合調整等のためのパターンを形成することもできる。
【０１２０】
前記複数の第１ビア電極は、上面から見たとき、仮想の第１湾曲線（２８ａ）に沿って配置され、前記複数の第２ビア電極は、上面から見たとき、仮想の第２湾曲線（２８ｂ）に沿って配置されているようにしてもよい。
【０１２１】
前記第１湾曲線及び前記第２湾曲線は、１つの楕円の一部又は１つのトラック形状の一部を構成しているようにしてもよい。
【０１２２】
上記において、本発明について好適な実施形態を挙げて説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の改変が可能である。
【符号の説明】
【０１２３】
１０…フィルタ                        １１Ａ〜１１Ｃ…共振器
１２Ａ…上部遮蔽導体                  １２Ｂ…下部遮蔽導体
１２Ｃａ…第１側面遮蔽導体            １２Ｃｂ…第２側面遮蔽導体
１４…誘電体基板                      １５Ａ、１５Ｂ…誘電体層
１６…構造体                          １８…ストリップ線路
１８Ａ…上部ストリップ線路            １８Ｂ…下部ストリップ線路
２０…ビア電極部                      ２０Ａ…第１ビア電極部
２０Ｂ…第２ビア電極部                ２０Ｃ…第３ビア電極部
２２Ａ…第１入出力端子                ２２Ｂ…第２入出力端子
２４ａ…第１ビア電極                  ２４ｂ…第２ビア電極
２４ｃ…第３ビア電極
２６Ａ、２６Ｂ、２７Ａ、２７Ｂ…キャパシタ電極パターン
２８ａ…仮想の第１湾曲線              ２８ｂ…仮想の第２湾曲線
２９、３１Ａ、３１Ｂ…結合容量電極    ３０Ａ、３０Ｂ…キャパシタ
３３Ａ、３３Ｂ…間隙                  ３４…仮想の菱形
３７…仮想の楕円                      ３８…仮想のトラック形状
【図１】
2020022079.tif 000003
【図２】
2020022079.tif 000004
【図３】
2020022079.tif 000005
【図４】
2020022079.tif 000006
【図５】
2020022079.tif 000007
【図６】
2020022079.tif 000008
【図７】
2020022079.tif 000009
【図８】
2020022079.tif 000010
【図９】
2020022079.tif 000011
【図１０】
2020022079.tif 000012
【図１１】
2020022079.tif 000013
【図１２】
2020022079.tif 000014
【図１３】
2020022079.tif 000015
【図１４】
2020022079.tif 000016
【図１５】
2020022079.tif 000017
【図１６】
2020022079.tif 000018
【図１７】
2020022079.tif 000019
【図１８】
2020022079.tif 000020
【図１９】
2020022079.tif 000021
【図２０】
2020022079.tif 000022
【図２１】
2020022079.tif 000023
【図２２】
2020022079.tif 000024
【図２３】
2020022079.tif 000025
【図２４】
2020022079.tif 000026
【図２５】
2020022079.tif 000027
【図２６】
2020022079.tif 000028
【図２７】
2020022079.tif 000029
【図２８】
2020022079.tif 000030
【図２９】
2020022079.tif 000031