(57)【要約】【課題】絶縁同期整流型ＤＣ／ＤＣコンバータの特性の安定化及び適正化を図る。【解決手段】フライバック方式による絶縁同期整流型ＤＣ／ＤＣコンバータの二次側に配置された同期整流トランジスタを制御する二次側制御ＩＣにおいて、トランスの一次側巻線に接続されたスイッチングトランジスタのターンオフに応答して同期整流トランジスタをターンオンするターンオン制御回路と、同期整流トランジスタのターンオフを制御するターンオフ制御回路と、を備える。ターンオフ制御回路は、スイッチングトランジスタのオン区間において、トランスの二次側巻線に生じる誘起電圧の大きさ（ＶＯＲ２）に応じた電流にてコンデンサを充電し（オン区間信号を生成）、同期整流トランジスタをターンオンの後、ＤＣ／ＤＣコンバータの出力電圧（ＶＯＵＴ）に応じた電流にて上記コンデンサを放電することにより同期整流トランジスタのターンオフタイミングを決定する。【選択図】図８
2020061818.tif 000002
【特許請求の範囲】
【請求項１】
フライバック方式による絶縁同期整流型ＤＣ／ＤＣコンバータの二次側に配置された同期整流トランジスタを制御する同期整流制御装置において、
前記ＤＣ／ＤＣコンバータにおけるトランスの一次側巻線に接続されたスイッチングトランジスタのターンオフに応答して前記同期整流トランジスタをターンオンするターンオン制御回路と、
前記同期整流トランジスタのターンオフを制御するターンオフ制御回路と、を備え、
前記ターンオフ制御回路は、
前記スイッチングトランジスタのオン区間において、前記トランスの二次側巻線に生じる誘起電圧の大きさと前記オン区間の長さとに応じたオン区間信号を生成し、
前記同期整流トランジスタをターンオンの後、前記オン区間信号と前記ＤＣ／ＤＣコンバータの出力電圧とに基づいて前記同期整流トランジスタのターンオフタイミングを決定する
ことを特徴とする同期整流制御装置。
【請求項２】
前記ターンオフ制御回路は、前記スイッチングトランジスタのオン区間にて、前記トランスの二次側巻線に生じる誘起電圧の大きさに応じた電流を生成して、前記電流の値と前記オン区間の長さとに応じた信号を前記オン区間信号として生成する
ことを特徴とする請求項１に記載の同期整流制御装置。
【請求項３】
前記ターンオフ制御回路は、コンデンサを有し、前記スイッチングトランジスタのオン区間において前記コンデンサを通じて前記電流を流すことにより、前記コンデンサの両端間に前記オン区間信号を生じさせる
ことを特徴とする請求項２に記載の同期整流制御装置。
【請求項４】
前記ターンオフ制御回路は、前記スイッチングトランジスタのオフ区間において、前記電流としての第１電流とは逆向きの電流であって且つ前記ＤＣ／ＤＣコンバータの出力電圧に応じた第２電流を前記コンデンサを通じて流し、前記コンデンサの両端間電圧が所定電圧に達したときに前記同期整流トランジスタをターンオフする
ことを特徴とする請求項３に記載の同期整流制御装置。
【請求項５】
当該同期整流制御装置には、前記二次側巻線と前記同期整流トランジスタとの接続ノードにおける電圧の第１分圧回路による分圧を受ける第１端子と、前記出力電圧の第２分圧回路による分圧を受ける第２端子と、が設けられ、
前記ターンオフ制御回路は、第１抵抗及び第２抵抗を有し、
前記スイッチングトランジスタのオン区間において、前記第１端子での電圧及び前記第１抵抗で定まる電流と、前記第２端子での電圧及び前記第２抵抗で定まる電流と、の差分電流を、前記第１電流として前記コンデンサを通じて流し、
前記スイッチングトランジスタのオフ区間において、前記第２端子での電圧及び前記第２抵抗で定まる電流を、前記第２電流として前記第１電流とは逆向きに前記コンデンサを通じて流す
ことを特徴とする請求項４に記載の同期整流制御装置。
【請求項６】
前記第１分圧回路の分圧比と前記第２分圧回路の分圧比は互いに同じとされ、且つ、
前記第１抵抗の抵抗値及び前記第２抵抗の抵抗値は互いに同じとされる
ことを特徴とする請求項５に記載の同期整流制御装置。
【請求項７】
前記ターンオフ制御回路は、前記コンデンサとしての第１コンデンサとは別に第２コンデンサを更に有し、
前記スイッチングトランジスタのオフ区間において、前記ＤＣ／ＤＣコンバータの出力電圧に応じた電流を前記第２コンデンサを通じて流し、前記第２コンデンサの両端間電圧が前記オン区間信号の電圧に達したときに前記同期整流トランジスタをターンオフする
ことを特徴とする請求項３に記載の同期整流制御装置。
【請求項８】
当該同期整流制御装置は半導体集積回路にて形成される
ことを特徴とする請求項１〜７の何れかに記載の同期整流制御装置。
【請求項９】
フライバック方式による絶縁同期整流型ＤＣ／ＤＣコンバータにおいて、
一次側巻線及び二次側巻線を有するトランスと、
前記一次側巻線に接続されたスイッチングトランジスタと、
前記二次側巻線に接続された同期整流トランジスタと、
前記スイッチングトランジスタのオン、オフを制御する一次側制御回路と、
前記同期整流トランジスタのオン、オフを制御する二次側制御回路と、を備え、
前記二次側制御回路として請求項１〜８の何れかに記載の同期整流制御装置を用いた
ことを特徴とする絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項１０】
交流電圧を全波整流する整流回路と、
全波整流された電圧を平滑化することで直流電圧を生成する平滑コンデンサと、
前記直流電圧としての入力電圧から直流の出力電圧を生成する、請求項９に記載の絶縁同期整流型ＤＣ／ＤＣコンバータと、を備えた
ことを特徴とするＡＣ／ＤＣコンバータ。
【請求項１１】
交流電圧を受けるプラグと、
請求項１０に記載のＡＣ／ＤＣコンバータと、
前記ＡＣ／ＤＣコンバータを収容する筐体と、を備えた
ことを特徴とする電源アダプタ。
【請求項１２】
請求項１０に記載のＡＣ／ＤＣコンバータと、
前記ＡＣ／ＤＣコンバータの出力電圧に基づき駆動される負荷と、を備えた
ことを特徴とする電気機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期整流制御装置、並びに、それを利用した絶縁同期整流型ＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータ、電源アダプタ及び電気機器に関する。
【背景技術】
【０００２】
図１４は、フライバック方式が採用された一般的な絶縁同期整流型ＤＣ／ＤＣコンバータ９０１の概略的な構成図である。トランス９３０の一次側巻線の一端に直流の入力電圧ＶＩが印加され、一次側巻線の他端はトランジスタ９１１に接続される。一次側制御ＩＣ９１０はトランジスタ９１１のゲートにパルス信号を供給することでトランジスタ９１１をスイッチング駆動する。ＤＣ／ＤＣコンバータ９０１の出力電圧Ｖｏが表れるべき出力端子にトランス９３０の二次側巻線の一端が接続され、二次側巻線の他端は同期整流トランジスタ９２１のドレインに接続される。同期整流トランジスタ９２１のソースは二次側のグランドに接続される。二次側制御ＩＣ９２０は例えば同期整流トランジスタ９２１のドレイン電圧ＶＤ９２１に基づき同期整流トランジスタ９２１のターンオン及びターンオフを制御する。
【０００３】
図１５に、ＤＣ／ＤＣコンバータ９０１のタイミングチャートを示す。トランジスタ９１１のオン区間において一次側電流が流れているときには同期整流トランジスタ９２１のドレインに出力電圧ＶＯよりも高い電圧が加わっているが、トランジスタ９１１がターンオフすると、同期整流トランジスタ９２１のドレイン電圧ＶＤ９２１が急峻に低下して、同期整流トランジスタ９２１の寄生ダイオード９２２を通じて二次側電流が流れる。ダイオード９２２を通じて二次側電流が流れることに基づきドレイン電圧ＶＤ９２１が所定の負のターンオン判定電圧（例えば−１００ｍＶ）を下回ったことが二次側制御ＩＣ９２０にて検知されると、同期整流トランジスタ９２１がターンオンされる。
【０００４】
同期整流トランジスタ９２１がターンオンした後、二次側電流は同期整流トランジスタ９２１のチャネルを通じて流れ、二次側電流の大きさはトランス９３０の蓄積エネルギの低下と共に低下してゆく。二次側電流の大きさの低下に伴い、ドレイン電圧ＶＤ９２１が所定の負のターンオフ判定電圧（例えば−１２ｍＶ）を上回ったことが検知されると、同期整流トランジスタ９２１がターンオフされる。同期整流トランジスタ９２１のターンオフの後、二次側電流は寄生ダイオード９２２を通じて流れる。
【０００５】
上記のような動作により、二次側電流の多くを同期整流トランジスタ９２１のチャネルを通じて流すことができるため、ダイオード整流方式と比べて効率を高めることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１６−１６３４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
二次側制御ＩＣ９２０において、仮に二次側放電時間（二次側電流が流れる時間）が分かっていたならば、二次側放電時間だけ同期整流トランジスタ９２１をオン状態とすれば良い。但し、実際には、二次側制御ＩＣ９２０は二次側放電時間を直接的に知ることができないため、同期整流トランジスタ９２１のターンオンの後、ドレイン電圧ＶＤ９２１の大きさがゼロに近い電圧にまで上昇したときに、二次側での放電が終了間近であるとみなして、同期整流トランジスタ９２１をターンオフするようにしている。
【０００８】
しかしながら、二次側放電時間が一定であったとしても、入力電圧ＶＩ、二次側巻線のインダクタンス値、出力電圧ＶＯ及びトランス９３０の巻き数比に依存して、二次側電流のピーク値が変化する。二次側電流のピーク値が変化すると、図１６に示す如く、同期整流トランジスタ９２１のターンオフタイミングが様々に変化し、ＤＣ／ＤＣコンバータ９０１の特性が安定しない（尚、トランジスタ９２１のターンオフの後、ドレイン電圧ＶＤ９２１は自由共振により振動するが、その様子の図示は図１６では省略している；後述の図１７でも同様）。
【０００９】
また、二次側電流のピーク値が一定であったとしても、出力電圧ＶＯに依存して、二次側放電時間が変化する。二次側放電時間が変化すると、図１７に示す如く、同期整流トランジスタ９２１のターンオフタイミングが様々に変化し、ＤＣ／ＤＣコンバータ９０１の特性が安定しない。
【００１０】
加えて、同期整流トランジスタ９２１のパッケージの寄生インダクタンス成分が、同期整流トランジスタ９２１のターンオフタイミングに影響を与えることもある。加えて、同期整流トランジスタ９２１のオン抵抗と二次側電流の積によるドレイン電圧ＶＤ９２１を微小なターンオフ判定電圧と比較する方式では、当該オン抵抗を低くし難いといった事情もある。
【００１１】
本発明は、絶縁同期整流型ＤＣ／ＤＣコンバータの特性の安定化等に寄与する同期整流制御装置、並びに、当該装置を利用した絶縁同期整流型ＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータ、電源アダプタ及び電気機器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る同期整流制御装置は、フライバック方式による絶縁同期整流型ＤＣ／ＤＣコンバータの二次側に配置された同期整流トランジスタを制御する同期整流制御装置において、前記ＤＣ／ＤＣコンバータにおけるトランスの一次側巻線に接続されたスイッチングトランジスタのターンオフに応答して前記同期整流トランジスタをターンオンするターンオン制御回路と、前記同期整流トランジスタのターンオフを制御するターンオフ制御回路と、を備え、前記ターンオフ制御回路は、前記スイッチングトランジスタのオン区間において、前記トランスの二次側巻線に生じる誘起電圧の大きさと前記オン区間の長さとに応じたオン区間信号を生成し、前記同期整流トランジスタをターンオンの後、前記オン区間信号と前記ＤＣ／ＤＣコンバータの出力電圧とに基づいて前記同期整流トランジスタのターンオフタイミングを決定することを特徴とする。
【００１３】
具体的には例えば、前記同期整流制御装置において、前記ターンオフ制御回路は、前記スイッチングトランジスタのオン区間にて、前記トランスの二次側巻線に生じる誘起電圧の大きさに応じた電流を生成して、前記電流の値と前記オン区間の長さとに応じた信号を前記オン区間信号として生成すると良い。
【００１４】
より具体的には例えば、前記同期整流制御装置において、前記ターンオフ制御回路は、コンデンサを有し、前記スイッチングトランジスタのオン区間において前記コンデンサを通じて前記電流を流すことにより、前記コンデンサの両端間に前記オン区間信号を生じさせて良い。
【００１５】
更に具体的には例えば、前記同期整流制御装置において、前記ターンオフ制御回路は、前記スイッチングトランジスタのオフ区間において、前記電流としての第１電流とは逆向きの電流であって且つ前記ＤＣ／ＤＣコンバータの出力電圧に応じた第２電流を前記コンデンサを通じて流し、前記コンデンサの両端間電圧が所定電圧に達したときに前記同期整流トランジスタをターンオフすると良い。
【００１６】
更に具体的には例えば、当該同期整流制御装置には、前記二次側巻線と前記同期整流トランジスタとの接続ノードにおける電圧の第１分圧回路による分圧を受ける第１端子と、前記出力電圧の第２分圧回路による分圧を受ける第２端子と、が設けられ、前記ターンオフ制御回路は、第１抵抗及び第２抵抗を有し、前記スイッチングトランジスタのオン区間において、前記第１端子での電圧及び前記第１抵抗で定まる電流と、前記第２端子での電圧及び前記第２抵抗で定まる電流と、の差分電流を、前記第１電流として前記コンデンサを通じて流し、前記スイッチングトランジスタのオフ区間において、前記第２端子での電圧及び前記第２抵抗で定まる電流を、前記第２電流として前記第１電流とは逆向きに前記コンデンサを通じて流すと良い。
【００１７】
更に具体的には例えば、前記同期整流制御装置において、前記第１分圧回路の分圧比と前記第２分圧回路の分圧比は互いに同じとされ、且つ、前記第１抵抗の抵抗値及び前記第２抵抗の抵抗値は互いに同じとされると良い。
【００１８】
また例えば、前記同期整流制御装置において、前記ターンオフ制御回路は、前記コンデンサとしての第１コンデンサとは別に第２コンデンサを更に有し、前記スイッチングトランジスタのオフ区間において、前記ＤＣ／ＤＣコンバータの出力電圧に応じた電流を前記第２コンデンサを通じて流し、前記第２コンデンサの両端間電圧が前記オン区間信号の電圧に達したときに前記同期整流トランジスタをターンオフしても良い。
【００１９】
また例えば、当該同期整流制御装置は半導体集積回路にて形成されると良い。
【００２０】
本発明に係る絶縁同期整流型ＤＣ／ＤＣコンバータは、フライバック方式による絶縁同期整流型ＤＣ／ＤＣコンバータにおいて、一次側巻線及び二次側巻線を有するトランスと、前記一次側巻線に接続されたスイッチングトランジスタと、前記二次側巻線に接続された同期整流トランジスタと、前記スイッチングトランジスタのオン、オフを制御する一次側制御回路と、前記同期整流トランジスタのオン、オフを制御する二次側制御回路と、を備え、前記二次側制御回路として上記の何れかに記載の同期整流制御装置を用いたことを特徴とする。
【００２１】
本発明に係るＡＣ／ＤＣコンバータは、交流電圧を全波整流する整流回路と、全波整流された電圧を平滑化することで直流電圧を生成する平滑コンデンサと、前記直流電圧としての入力電圧から直流の出力電圧を生成する、前記絶縁同期整流型ＤＣ／ＤＣコンバータと、を備えたことを特徴とする。
【００２２】
本発明に係る電源アダプタは、交流電圧を受けるプラグと、前記ＡＣ／ＤＣコンバータと、前記ＡＣ／ＤＣコンバータを収容する筐体と、を備えたことを特徴とする。
【００２３】
本発明に係る電気機器は、前記ＡＣ／ＤＣコンバータと、前記ＡＣ／ＤＣコンバータの出力電圧に基づき駆動される負荷と、を備えたことを特徴とする。
【発明の効果】
【００２４】
本発明によれば、絶縁同期整流型ＤＣ／ＤＣコンバータの特性の安定化等に寄与する同期整流制御装置、並びに、当該装置を利用した絶縁同期整流型ＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータ、電源アダプタ及び電気機器を提供することが可能となる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１実施形態に係るＤＣ／ＤＣコンバータの全体構成図である。
【図２】図１に示される二次側制御ＩＣの外観斜視図である。
【図３】図１に示される二次側制御ＩＣの概略ブロック図である。
【図４】本発明の第１実施形態に係るＤＣ／ＤＣコンバータのタイミングチャートである。
【図５】本発明の第１実施形態に係るターンオフ制御回路の回路図である。
【図６】本発明の第１実施形態に係り、一次側のスイッチングトランジスタのオン区間におけるターンオフ制御回路内の電流の流れを示す図である。
【図７】本発明の第１実施形態に係り、一次側のスイッチングトランジスタのオフ区間におけるターンオフ制御回路内の電流の流れを示す図である。
【図８】本発明の第１実施形態に係り、ターンオフ制御回路に関わるタイミングチャートである。
【図９】本発明の第２実施形態に係るターンオフ制御回路の回路図である。
【図１０】本発明の第２実施形態に係り、ターンオフ制御回路に関わるタイミングチャートである。
【図１１】本発明の第４実施形態に係るＡＣ／ＤＣコンバータの構成を示す図である。
【図１２】本発明の第４実施形態に係る電源アダプタの構成を示す図である。
【図１３】本発明の第４実施形態に係る電気機器の構成を示す図である。
【図１４】一般的な絶縁同期整流型ＤＣ／ＤＣコンバータの概略構成図である。
【図１５】図１４のＤＣ／ＤＣコンバータのタイミングチャートである。
【図１６】図１４のＤＣ／ＤＣコンバータに関し、二次側電流のピーク値の変化への応答を示すである。
【図１７】図１４のＤＣ／ＤＣコンバータに関し、二次側放電時間の変化への応答を示すである。
【発明を実施するための形態】
【００２６】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量又は部材等の名称を省略又は略記することがある。例えば、後述の“Ｍ１”によって参照されるスイッチングトランジスタは（図１参照）、スイッチングトランジスタＭ１と表記されることもあるし、トランジスタＭ１と略記されることもあり得るが、それらは全て同じものを指す。
【００２７】
まず、本実施形態の記述にて用いられる幾つかの用語について説明を設ける。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。周期的にレベルがローレベルとハイレベルとの間で切り替わる任意の信号又は電圧について、当該信号又は電圧の１周期分の区間の長さに対する、当該信号又は電圧のレベルがハイレベルとなる区間の長さの割合を、デューティと称する。
【００２８】
ＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態（遮断状態）となっていることを指す。任意のスイッチは１以上のＦＥＴ（電界効果トランジスタ）にて構成され、或るスイッチがオンのときには当該スイッチの両端間が導通する一方で或るスイッチがオフのときには当該スイッチの両端間が非導通となる。以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。また、任意のトランジスタ又はスイッチについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。
【００２９】
＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図１は、本発明の第１実施形態に係る絶縁同期整流型ＤＣ／ＤＣコンバータ１（以下、ＤＣ／ＤＣコンバータ１と略記され得る）の全体構成図である。ＤＣ／ＤＣコンバータ１は、フライバック方式のＤＣ／ＤＣコンバータであり、入力端子Ｐ１に加わる直流の入力電圧ＶＩＮから、所望の目標電圧ＶＴＧに安定化された直流の出力電圧ＶＯＵＴを生成する。
【００３０】
ＤＣ／ＤＣコンバータ１は、互いに電気的に絶縁された一次側回路と二次側回路とから成り、一次側回路におけるグランドは“ＧＮＤ１”にて参照され、二次側回路におけるグランドは“ＧＮＤ２”にて参照される。一次側回路及び二次側回路の夫々において、グランドは０Ｖ（ゼロボルト）の基準電位を有する導電部を指す又は基準電位そのものを指す。但し、グランドＧＮＤ１とグランドＧＮＤ２は互いに絶縁されているため、互いに異なる電位を有し得る。
【００３１】
ＤＣ／ＤＣコンバータ１における一対の出力端子Ｐ２及びＰ３の内、出力端子Ｐ３はグランドＧＮＤ２に接続され、出力端子Ｐ３の電位（即ちグランドＧＮＤ２の電位）から見て出力端子Ｐ２に出力電圧ＶＯＵＴが加わる。ＤＣ／ＤＣコンバータ１は、出力端子Ｐ２及びＰ３間に接続された任意の負荷（不図示）に出力電圧ＶＯＵＴを供給することができる。
【００３２】
ＤＣ／ＤＣコンバータ１は、一次側巻線Ｗ１及び二次側巻線Ｗ２を有するトランスＴＲを備える。トランスＴＲにおいて、一次側巻線Ｗ１と二次側巻線Ｗ２とは電気的に絶縁されつつ互いに逆極性にて磁気結合されている。
【００３３】
ＤＣ／ＤＣコンバータ１の一次側回路には、一次側巻線Ｗ１に加えて、一次側制御回路としての一次側制御ＩＣ１０と、一次側電源回路１１と、入力コンデンサＣＩＮと、スイッチングトランジスタＭ１と、センス抵抗ＲＣＳと、が設けられる。スイッチングトランジスタＭ１はＮチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として構成されている。一次側制御ＩＣ１０は半導体集積回路により形成される。一次側巻線Ｗ１の一端は入力端子Ｐ１に接続されて直流の入力電圧ＶＩＮを受ける。一次側巻線Ｗ１の他端はスイッチングトランジスタＭ１のドレインに接続され、スイッチングトランジスタＭ１のソースはセンス抵抗ＲＣＳを介してグランドＧＮＤ１に接続される。入力端子Ｐ１とグランドＧＮＤ１との間に入力コンデンサＣＩＮが設けられ、入力コンデンサＣＩＮの両端間に入力電圧ＶＩＮが加わる。一次側電源回路１１は、入力電圧ＶＩＮを直流―直流変換することで所望の電圧値を有する電源電圧ＶＣＣを生成して一次側制御ＩＣ１０に供給する。一次側制御ＩＣ１０は電源電圧ＶＣＣに基づいて駆動する。
【００３４】
ＤＣ／ＤＣコンバータ１の二次側回路には、二次側巻線Ｗ２に加えて、二次側制御回路としての二次側制御ＩＣ２０と、フィードバック回路３０と、同期整流トランジスタＭ２と、ダイオードＤ２と、分圧抵抗Ｒ１〜Ｒ４と、出力コンデンサＣＯＵＴと、が設けられる。二次側制御ＩＣ２０は半導体集積回路により形成される。分圧抵抗Ｒ１及びＲ２により分圧回路ＤＶＡが構成され、分圧抵抗Ｒ３及びＲ４により分圧回路ＤＶＢが構成される。同期整流トランジスタＭ２（以下、ＳＲトランジスタＭ２と称され得る）はＮチャネル型のＭＯＳＦＥＴとして構成されている。ダイオードＤ２はＳＲトランジスタＭ２の寄生ダイオードである。故に、ＳＲトランジスタＭ２のソースからドレインに向かう方向を順方向としてダイオードＤ２がＳＲトランジスタＭ２に並列接続されることになる。ダイオードＤ２は寄生ダイオードとは別に設けられたダイオードであっても良い。
【００３５】
二次側巻線Ｗ２の一端は出力端子Ｐ２に接続され、故に二次側巻線Ｗ２の一端には出力電圧ＶＯＵＴが加わる。二次側巻線Ｗ２の他端はＳＲトランジスタＭ２のドレインに接続される。二次側巻線Ｗ２の他端での電圧（換言すればＳＲトランジスタＭ２のドレイン電圧）を“ＶＤＲ”にて表す。二次側巻線Ｗ２の他端及びＳＲトランジスタＭ２のドレイン間の接続ノードは分圧抵抗Ｒ１の一端に接続され、分圧抵抗Ｒ１の他端は分圧抵抗Ｒ２を介してグランドＧＮＤ２に接続される。このため、分圧抵抗Ｒ１及びＲ２間の接続ノードＮＤ１には、分圧回路ＤＶＡによる電圧ＶＤＲの分圧ＶＡが加わる。以下では、分圧抵抗Ｒ１及びＲ２の抵抗値も、夫々“Ｒ１”及び“Ｒ２”にて参照する。そうすると、分圧ＶＡ（換言すれば電圧ＶＤＲを分圧回路ＤＶＡにて分圧することで得られる電圧）は、“ＶＡ＝ＶＤＲ×Ｒ２／（Ｒ１＋Ｒ２）”にて表される。
【００３６】
一方、出力電圧ＶＯＵＴが加わる出力端子Ｐ２は分圧抵抗Ｒ３の一端に接続され、分圧抵抗Ｒ３の他端は分圧抵抗Ｒ４を介してグランドＧＮＤ２に接続される。このため、分圧抵抗Ｒ３及びＲ４間の接続ノードＮＤ２には、分圧回路ＤＶＢによる出力電圧ＶＯＵＴの分圧ＶＢが加わる。以下では、分圧抵抗Ｒ３及びＲ４の抵抗値も、夫々“Ｒ３”及び“Ｒ３”にて参照する。そうすると、分圧ＶＢ（換言すれば出力電圧ＶＯＵＴを分圧回路ＤＶＢにて分圧することで得られる電圧）は、“ＶＢ＝ＶＯＵＴ×Ｒ４／（Ｒ３＋Ｒ４）”にて表される。
【００３７】
分圧回路ＤＶＡでの分圧比と分圧回路ＤＶＢでの分圧比は互いに同じに設定される。即ち、“Ｒ１：Ｒ２＝Ｒ３：Ｒ４”が成立するように分圧抵抗Ｒ１〜Ｒ４の抵抗値が決定される。
【００３８】
ＳＲトランジスタＭ２のソースはグランドＧＮＤ２に接続される。また、出力端子Ｐ２及びＰ３間に出力コンデンサＣＯＵＴが設けられ、出力コンデンサＣＯＵＴの両端間に出力電圧ＶＯＵＴが加わる。出力コンデンサＣＯＵＴとＤＣ／ＤＣコンバータ１の負荷（不図示）との間に、過電流の発生を検知するための抵抗が挿入されても良い。
【００３９】
図２に二次側制御ＩＣ２０の外観の例を示す。二次側制御ＩＣ２０は、半導体集積回路を樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品（半導体装置）であり、二次側制御ＩＣ２０を構成する各回路が半導体にて集積化されている。二次側制御ＩＣ２０としての電子部品の筐体には、ＩＣ２０の外部に対して露出した外部端子が複数設けられている。尚、図２に示される外部端子の数は例示に過ぎない。一次側制御ＩＣ１０も、図２の二次側制御ＩＣ２０と同様の構造を有する。
【００４０】
二次側制御ＩＣ２０に設けられる複数の外部端子の一部として、図１には外部端子ＴＭ１〜ＴＭ５が示されている。外部端子ＴＭ１はノードＮＤ１に接続されて電圧ＶＡの入力を受け、外部端子ＴＭ２はノードＮＤ２に接続されて電圧ＶＢの入力を受ける。外部端子ＴＭ３はＳＲトランジスタＭ２のゲートに接続される。外部端子ＴＭ４は出力端子Ｐ２に接続されて出力電圧ＶＯＵＴの入力を受ける。二次側制御ＩＣ２０内の各回路は出力電圧ＶＯＵＴを元に駆動する。外部端子ＴＭ５はグランドＧＮＤ２に接続される。
【００４１】
二次側制御ＩＣ２０は、電圧ＶＡ及びＶＢに基づきＳＲトランジスタＭ２のゲート電圧を制御することによりＳＲトランジスタＭ２のオン、オフを制御する。当該制御方法については後に詳説される。
【００４２】
ＤＣ／ＤＣコンバータ１において、一次側回路と二次側回路とに亘ってフォトカプラ３１が設けられている。フォトカプラ３１は、二次側回路に配置された発光素子と、一次側回路に配置された受光素子と、を有する。フォトカプラ３１の発光素子は、出力電圧ＶＯＵＴにて、又は、出力電圧ＶＯＵＴの分圧にてバイアスされており、フィードバック回路３０は、出力電圧ＶＯＵＴが所望の目標電圧ＶＴＧに追従するようにフォトカプラ３１の発光素子を駆動する。例えば、フィードバック回路３０は、図１に示す如くノードＮＤ２に接続され、出力電圧ＶＯＵＴの分圧ＶＢに基づき、出力電圧ＶＯＵＴ及び目標電圧ＶＴＧ間の誤差に応じた電流をフォトカプラ３１の発光素子に供給する。フィードバック回路３０はシャントレギュレータやエラーアンプ等にて構成される。
【００４３】
一次側制御ＩＣ１０はフォトカプラ３１の受光素子に接続され、フォトカプラ３１の受光素子に流れるフィードバック電流ＩＦＢに応じたフィードバック信号ＶＦＢが一次側制御ＩＣ１０に入力される。また、センス抵抗ＲＣＳでの電圧降下に相当する電流検出信号ＶＣＳも一次側制御ＩＣ１０に入力される。
【００４４】
一次側制御ＩＣ１０はスイッチングトランジスタＭ１のゲートに接続され、スイッチングトランジスタＭ１のゲートにパルス信号を供給することでスイッチングトランジスタＭ１をスイッチング駆動する。パルス信号は、信号レベルがローレベル及びハイレベル間で切り替わる矩形波状の信号である。トランジスタＭ１のゲートにローレベル、ハイレベルの信号が供給されているとき、トランジスタＭ１は、夫々、オフ状態、オン状態となる。一次側制御ＩＣ１０の構成及び制御方式は特に限定されない。例えば、一次側制御ＩＣ１０は、ＰＷＭ変調（パルス幅変調）を利用してフィードバック信号ＶＦＢに応じたデューティを有するパルス信号をスイッチングトランジスタＭ１のゲートに供給しても良いし、ＰＦＭ変調（パルス周波数変調）を利用してフィードバック信号ＶＦＢに応じた周波数を有するパルス信号をスイッチングトランジスタＭ１のゲートに供給しても良い。また例えば、一次側制御ＩＣ１０は電流モードの変調器であっても良い。この場合例えば、スイッチングトランジスタＭ１のゲートに供給されるパルス信号のデューティが電流検出信号ＶＣＳに応じて調節される。
【００４５】
尚、一次側電源回路１１を設ける代わりに、トランスＴＲに補助巻線を設けておき、補助巻線を含んで構成される自己電源回路にて一次側制御ＩＣ１０の電源電圧が生成されても良い。
【００４６】
一次側回路において、入力端子Ｐ１から一次側巻線Ｗ１を通じてグランドＧＮＤ１へと流れる電流を記号“ＩＰ”にて表す。二次側回路において、グランドＧＮＤ２から二次側巻線Ｗ２を通じて出力端子Ｐ２へと流れる電流を記号“ＩＳ”にて表す。電流ＩＰ、ＩＳを、夫々、一次側電流、二次側電流と称することもある。
【００４７】
図３に示す如く、二次側制御ＩＣ２０には、ＳＲトランジスタＭ２のターンオンタイミングを決定してＳＲトランジスタＭ２をターンオンさせるターンオン制御回路２１と、ＳＲトランジスタＭ２のターンオフタイミングを決定してＳＲトランジスタＭ２をターンオフさせるターンオフ制御回路２２と、を備える。この他、過電圧保護回路や過熱保護回路なども二次側制御ＩＣ２０に備えられていて良いが、以下では、制御回路２１及び２２の機能について注目する。
【００４８】
図４に、ＤＣ／ＤＣコンバータ１の不連続モードにおけるタイミングチャートを示す。一次側制御ＩＣ１０の制御により、タイミングｔ０及びｔ１間の区間においてスイッチングトランジスタＭ１がオン状態とされ、その後、タイミングｔ４までの区間においてスイッチングトランジスタＭ１がオフ状態とされる。任意のトランジスタについて、当該トランジスタがオン状態となる区間をオン区間と称し、当該トランジスタがオフ状態となる区間をオフ区間と称する。スイッチングトランジスタＭ１がオン区間において、ＳＲトランジスタＭ２はオフ状態となっている。同様に、ＳＲトランジスタＭ２のオン区間において、スイッチングトランジスタＭ１はオフ状態となっている。
【００４９】
スイッチングトランジスタＭ１がオン区間において、一次側巻線Ｗ１に電流ＩＰが流れ、二次側の電圧ＶＤＲが出力電圧ＶＯＵＴよりも電圧ＶＯＲ２だけ高くなる。電圧ＶＯＲ２はスイッチングトランジスタＭ１がオン区間において二次側巻線Ｗ２に生じる誘起電圧である。誘起電圧ＶＯＲ２は入力電圧ＶＩＮとトランスＴＲの巻き数比ｎを用いて、“ＶＯＲ２＝ＶＩＮ／ｎ”にて表される。ここで、巻き数比ｎは“ｎ＝ＮＰ／ＮＳ”で表される。ＮＰは一次側巻線Ｗ１の巻き数であり、ＮＳは二次側巻線Ｗ２の巻き数である。
【００５０】
タイミングｔ１にてスイッチングトランジスタＭ１がターンオフすると、電圧ＶＤＲ及びＶＡが急峻に低下し、ダイオードＤ２を通じて二次側電流ＩＳが流れる。その結果として、電圧ＶＤＲ２が所定の負のターンオン判定電圧（例えば-１００ｍＶ）を下回ったことがターンオン制御回路２１にて検知されると、ターンオン制御回路２１はＳＲトランジスタＭ２をターンオンする。当該検知は実際には電圧ＶＡに基づき行われる。即ち、ターンオン制御回路２１は、電圧ＶＡが、ターンオン判定電圧に対応する負の所定電圧を下回ったことを受けてスイッチングトランジスタＭ１がターンオフしたことを検知し、スイッチングトランジスタＭ１にターンオフに応答してＳＲトランジスタＭ２をターンオンする。タイミングｔ２は、ＳＲトランジスタＭ２のターンオンタイミングを表す。
【００５１】
ＳＲトランジスタＭ２がターンオンした後、二次側電流ＩＳはＳＲトランジスタＭ２のチャネルを通じて流れ、二次側電流ＩＳの大きさはトランスＴＲの蓄積エネルギの低下と共に低下してゆく。
【００５２】
タイミングｔ２の後のタイミングｔ３において、ターンオフ制御回路２２は、ＳＲトランジスタＭ２をターンオフする。ターンオフ制御回路２２によるターンオフタイミングｔ３の決定方法は後に詳説される。タイミングｔ３の後、タイミングｔ４に至るまではトランジスタＭ１及びＭ２の双方がオフ状態であり、電圧ＶＤＲは自由共振にて振動する。その後、一次側制御ＩＣ１０の制御の下、タイミングｔ４にてスイッチングトランジスタＭ１がターンオンする。以後、同様の動作が繰り返される。
【００５３】
上記のような動作において、二次側電流ＩＳのピーク値や二次側放電時間（即ち二次側電流ＩＳが流れる時間）に依存することなく、二次側電流ＩＳがちょうどゼロになるタイミングをターンオフタイミングｔ３に設定できれば、ＤＣ／ＤＣコンバータ１の特性が安定化し、効率が適正化される。ターンオフ制御回路２２は二次側放電時間を認知する機能を有し、誤差を無視すれば、二次側電流ＩＳがちょうどゼロになるタイミングにてＳＲトランジスタＭ２をターンオフさせることができる。
【００５４】
ターンオフ制御回路２２の具体的な構成の説明に先立ち、二次側放電時間に関わる関係式について考察する。
【００５５】
まず、上述したように、入力電圧ＶＩＮと電圧ＶＯＲ２との間には、下記式（１）の関係があり、巻き数比ｎは下記式（２）にて表される。
【００５６】
【数１】
2020061818.tif 000003
【００５７】
また、一次側電流ＩＰのピーク電流値（最大電流値）を“ＩＰＰＫ”にて表し、二次側電流ＩＳのピーク電流値（最大電流値）を“ＩＳＰＫ”にて表すと、ピーク電流値ＩＰＰＫ及びＩＳＰＫは下記式（３）及び（４）にて表され、ピーク電流値ＩＳＰＫについては下記式（５）とも表現される。ここで、ｔＯＮは１単位区間中におけるスイッチングトランジスタＭ１のオン区間の長さ（オン時間）を表し、ｔ’ＯＦＦは１単位区間中における二次側放電時間を表す。スイッチングトランジスタＭ１は交互にオン、オフとなるが、スイッチングトランジスタＭ１の１つのオン区間と、それに続く１つのオフ区間との合計を１単位区間と称している。ＬＳは二次側巻線Ｗ２のインダクタンス値を表す。
【００５８】
【数２】
2020061818.tif 000004
【００５９】
二次側巻線Ｗ２のインダクタンス値ＬＳと一次側巻線Ｗ１のインダクタンス値ＬＰとの関係式（６）に基づき、式（１）、（３）及び（４）を用いて式（５）を変形すると下記式（７）が得られ、式（７）の変形により下記式（８）が得られる。
【００６０】
【数３】
2020061818.tif 000005
【００６１】
ここで、式（８）の両辺に“１／ＣＲ”を乗じると下記式（９）が得られる。式（９）における“Ｃ”、“Ｒ”は、ターンオフ制御回路２２に設けられるコンデンサの静電容量値及び抵抗の抵抗値を表すが、詳細は、後述のターンオフ制御回路２２の回路構成から明らかとなる。
【００６２】
【数４】
2020061818.tif 000006
【００６３】
式（９）の左辺について下記（１０）のようにおくと、式（９）は下記式（１１）のように表される。従って二次側放電時間ｔ’ＯＦＦは下記式（１２）により表される。
【００６４】
【数５】
2020061818.tif 000007
【００６５】
つまり、二次側で観測可能な“ＶＯＲ２”、“ｔＯＮ”及び“ＶＯＵＴ”を用いて二次側放電時間ｔ’ＯＦＦを推測可能であり、ターンオフ制御回路２２は、二次側放電時間ｔ’ＯＦＦだけＳＲトランジスタＭ２がオンとなるようにＳＲトランジスタＭ２のターンオフタイミングを決定することが可能である。
【００６６】
図５に、ターンオフ制御回路２２の例であるターンオフ制御回路２２ａを示す。ターンオフ制御回路２２ａは、上記の式（１２）による二次側放電時間ｔ’ＯＦＦを導出するためのアナログ回路を含む。尚、以下の説明において、特に基準を設けずに示される電圧はグランドＧＮＤ２の電位から見た電圧であるものとし、特に断りなき限り０Ｖ（ゼロボルト）はグランドＧＮＤ２の電位を指すものとする。
【００６７】
ターンオフ制御回路２２ａは、抵抗１１０及び１２０と、演算増幅器１１１及び１２１と、トランジスタ１１２〜１１４及び１２２〜１２６と、コンデンサ１３０と、ゲート信号生成回路１４０と、を備える。トランジスタ１１２、１２２、１２５及び１２６はＮチャネル型のＭＯＳＦＥＴとして構成され、トランジスタ１１３、１１４、１２３及び１２４はＰチャネル型のＭＯＳＦＥＴとして構成される。
【００６８】
ターンオフ制御回路２２ａの回路構成について説明する。演算増幅器１１１の非反転入力端子は端子ＴＭ１に接続され、電圧ＶＡの入力を受ける。演算増幅器１１１の反転入力端子は、トランジスタ１１２のソースに接続されると共に抵抗１１０を介してグランドＧＮＤ２に接続される。演算増幅器１１１の出力端子はトランジスタ１１２のゲートに接続される。トランジスタ１１３及び１１４のソースには所定の内部電源電圧Ｖｒｅｇが印加される。内部電源電圧Ｖｒｅｇは、電圧ＶＯＵＴに基づき二次側制御ＩＣ２０内で生成された所定の正の直流電圧である。トランジスタ１１３のゲート及びドレインと、トランジスタ１１４のゲートと、トランジスタ１１２のドレインは、互いに共通接続される。
【００６９】
トランジスタ１１４のドレインはノード１３１に接続される。ノード１３１はコンデンサ１３０の一端に接続され、コンデンサ１３０の他端はグランドＧＮＤ２に接続される。ノード１３１における電圧、即ちコンデンサ１３０の両端間電圧を“ＶＱ”にて表す。
【００７０】
演算増幅器１２１の非反転入力端子は端子ＴＭ２に接続され、電圧ＶＢの入力を受ける。演算増幅器１２１の反転入力端子は、トランジスタ１２２のソースに接続されると共に抵抗１２０を介してグランドＧＮＤ２に接続される。演算増幅器１２１の出力端子はトランジスタ１２２のゲートに接続される。トランジスタ１２３及び１２４のソースには所定の内部電源電圧Ｖｒｅｇが印加される。トランジスタ１２３のゲート及びドレインと、トランジスタ１２４のゲートと、トランジスタ１２２のドレインは、互いに共通接続される。
【００７１】
トランジスタ１２４のドレインと、トランジスタ１２５のゲート及びドレインと、トランジスタ１２６のゲートは、互いに共通接続される。トランジスタ１２５及び１２６のソースはグランドＧＮＤ２に接続される。トランジスタ１２６のドレインはノード１３１に接続される。ノード１３１はゲート信号生成回路１４０に接続される。
【００７２】
ターンオフ制御回路２２ａの動作について説明する。以下、抵抗１１０、１２０の抵抗値を、夫々、“ＲＡ”、“ＲＢ”にて表す。また本実施形態では、電圧ＶＡの値そのものも記号“ＶＡ”によって参照することがあり、電圧ＶＡについて、その値に注目するときには電圧値ＶＡという表現を用いることもある（ＶＢ、ＶＱ、ＶＩＮ、ＶＯＵＴ等についても同様）。
【００７３】
図６は、スイッチングトランジスタＭ１のオン区間における、ターンオフ制御回路２２ａ内の電流の流れを表している。スイッチングトランジスタＭ１のオン区間は、図４のタイミングｔ０及びｔ１間の区間に相当する。スイッチングトランジスタＭ１のオン区間では、電圧（ＶＯＵＴ＋ＶＯＲ２）の分圧が電圧ＶＡとして演算増幅器１１１の非反転入力端子に加わる。このため、演算増幅器１１１の機能によりトランジスタ１１３及び１１２に“ＶＡ／ＲＡ”にて表される電流ＩＡが流れ、トランジスタ１１３及び１１４によるカレントミラー回路の機能により、トランジスタ１１４を通じノード１３１に向けて電流ＩＡが流れる。一方、トランジスタＭ１及びＭ２の状態に関わらず、出力電圧ＶＯＵＴの分圧が電圧ＶＢとして演算増幅器１２１の非反転入力端子に加わるため、演算増幅器１２１の機能によりトランジスタ１２３及び１２２に“ＶＢ／ＲＢ”にて表される電流ＩＢが流れ、トランジスタ１２３及び１２４によるカレントミラー回路の機能により、トランジスタ１２４を通じトランジスタ１２５に向けて電流ＩＢが流れ、トランジスタ１２５及び１２６によるカレントミラー回路の機能により、ノード１３１からトランジスタ１２６に向けて電流ＩＢが流れる。
【００７４】
電流ＩＡはコンデンサ１３０の両端間電圧を増加させる向きに流れ、電流ＩＢはコンデンサ１３０の両端間電圧を低下させる向きに流れる。ここで、分圧回路ＤＶＡでの分圧比と分圧回路ＤＶＢでの分圧比は上述の如く互いに同じに設定されており、加えて、抵抗１１０及び１２０の抵抗値ＲＡ及びＲＢも互いに同じに設定されている。このため、スイッチングトランジスタＭ１のオン区間において、“ＩＡ＞ＩＢ”であり、電流（ＩＡ−ＩＢ）にてコンデンサ１３０は充電されてゆく。“ＶＡ／ＲＡ”に相当する電流ＩＡは電圧（ＶＯＵＴ＋ＶＯＲ２）に比例し、“ＶＢ／ＲＢ”に相当する電流ＩＢは電圧ＶＯＵＴに比例するため、その差分の電流（ＩＡ−ＩＢ）は、スイッチングトランジスタＭ１のオン区間にて二次側巻線Ｗ２に生じる誘起電圧ＶＯＲ２の大きさに比例する電流となる。つまり、スイッチングトランジスタＭ１のオン区間において、コンデンサ１３０は、誘起電圧ＶＯＲ２に比例する電流（故に入力電圧ＶＩＮに比例する電流）にて充電されてゆくことになる。但し、回路構成上、電圧ＶＱが内部電源電圧Ｖｒｅｇを超える充電が成されることは無い。スイッチングトランジスタＭ１のオン区間において、電圧ＶＱが電圧Ｖｒｅｇに達することが無いように各素子の定数及び電圧Ｖｒｅｇの値が設計される。
【００７５】
図７は、スイッチングトランジスタＭ１のオフ区間の内、ＳＲトランジスタＭ２がターンオフされるまでの区間での、ターンオフ制御回路２２ａ内の電流の流れを表している。スイッチングトランジスタＭ１のオフ区間の内、ＳＲトランジスタＭ２がターンオフされるまでの区間は、図４のタイミングｔ１及びｔ３間の区間に相当する。
【００７６】
タイミングｔ１及びｔ３間の区間では、電圧ＶＡがグランドＧＮＤ２の電位以下となるため電流ＩＡは流れないが、電流ＩＢについてはスイッチングトランジスタＭ１のオン区間と同様に流れるため、電流ＩＢにてコンデンサ１３０が放電される。“ＶＢ／ＲＢ”に相当する電流ＩＢは電圧ＶＯＵＴに比例するので、タイミングｔ１及びｔ３間の区間において、コンデンサ１３０は、電圧ＶＯＵＴに比例する電流にて放電されてゆくことになる。但し、放電による電圧ＶＱの低下の下限は０Ｖである。タイミングｔ１の後、ゲート信号生成回路１４０は、ノード１３１における電圧ＶＱに基づきＳＲトランジスタＭ２のゲート信号を生成することで、電圧ＶＱに応じた適切なタイミングでＳＲトランジスタＭ２をターンオフする。
【００７７】
図８にターンオフ制御回路２２ａに関わるタイミングチャートを示す。スイッチングトランジスタＭ１がオン状態であるタイミングｔ０及びｔ１間では入力電圧ＶＩＮに比例する傾きにて（電圧ＶＯＲ２に比例する傾きにて）電圧ＶＱが上昇してゆく。スイッチングトランジスタＭ１がターンオフした後、ＳＲトランジスタＭ２のターンオンを経てＳＲトランジスタＭ２がターンオフされるまでは（即ちタイミングｔ１及びｔ３間では）出力電圧ＶＯＵＴに比例する傾きにて電圧ＶＱが低下してゆく。
【００７８】
ゲート信号生成回路１４０は、ターンオン制御回路２１にてＳＲトランジスタＭ２がターンオンされた後、電圧ＶＱを所定の基準電圧ＶＲＥＦと比較し、電圧ＶＱが基準電圧ＶＲＥＦ以下となった時点でＳＲトランジスタＭ２のゲートにローレベルのゲート信号を供給してＳＲトランジスタＭ２をターンオフさせる。以後は、ターンオン制御回路２１によりＳＲトランジスタＭ２が次回にターンオンされるまで、ＳＲトランジスタＭ２がオフ状態に維持される。電圧ＶＱを基準電圧ＶＲＥＦと比較する比較器にてゲート信号生成回路１４０を構成することができる。
【００７９】
ＳＲトランジスタＭ２のターンオフの後、次回にスイッチングトランジスタＭ１がターンオンするまでは、ＳＲトランジスタＭ２のドレイン電圧ＶＤＲが出力電圧ＶＯＵＴを中心に自由共振するため（図４参照）、コンデンサ１３０の電圧ＶＱも、それに連動して基準電圧ＶＲＥＦを中心に振動することになるが、スイッチングトランジスタＭ１及びＭ２が共にオフである区間でのコンデンサ１３０の電圧ＶＱの直流成分は基準電圧ＶＲＥＦと一致するとみなせる。故に、スイッチングトランジスタＭ１のターンオンタイミングｔ０において電圧ＶＱは基準電圧ＶＲＥＦと一致するとみなせる（図８では、図示の便宜上、タイミングｔ０より前及びタイミングｔ３より後において、電圧ＶＱが基準電圧ＶＲＥＦと完全に一致していると仮定している）。
【００８０】
そうすると、タイミングｔ０及びｔ１間において積“ＶＯＲ２×ｔＯＮ”に比例する分だけコンデンサ１３０に電荷が蓄積され、その蓄積電荷がちょうどタイミングｔ１及びｔ３間において放電されることになる。タイミングｔ１及びｔ３間の時間を“ｔＤＩＳ”にて表すと、タイミングｔ１及びｔ３間での放電電荷は積“ＶＯＵＴ×ｔＤＩＳ”に比例する。そして、分圧回路ＤＶＡ及びＤＶＢ間で分圧比が揃えられており且つ抵抗値ＲＡ及びＲＢも同じに設定されているため、
“ＶＯＲ２×ｔＯＮ＝ＶＯＵＴ×ｔＤＩＳ”
が成立することになる。
【００８１】
タイミングｔ１及びｔ３間の時間ｔＤＩＳは、上記式（８）から分かるように、二次側放電時間ｔ’ＯＦＦと一致することになる。即ち、ターンオフ制御回路２２ａによれば、二次側電流ＩＳがちょうどゼロになるタイミングをターンオフタイミングｔ３に設定することができる。
【００８２】
これにより、電圧ＶＩＮ及びＶＯＵＴなどに依存せず、ＤＣ／ＤＣコンバータ１の特性が安定化し、効率が適正化される（図１４の二次側制御ＩＣ９２０では、上述したように電圧ＶＩＮ及びＶＯＵＴなどに依存して特性がばらつく）。また、ＳＲトランジスタＭ２のパッケージの寄生インダクタンス成分の影響を受けることなく、ＳＲトランジスタＭ２のターンオフタイミングを制御できる（図１４の二次側制御ＩＣ９２０では、上述したように同期整流トランジスタ９２１のパッケージの寄生インダクタンス成分の影響を受ける）。また、ＳＲトランジスタＭ２のオン抵抗が小さくしても問題は生じないため、ＳＲトランジスタＭ２での損失低減を図ることが可能である（図１４の二次側制御ＩＣ９２０では、上述したように同期整流トランジスタ９２１のオン抵抗を小さくし難い）。また、トランスＴＲのインダクタンス値は製造ばらつきを有することになるが、巻き数比ｎさえ正しく管理できれば、トランスＴＲのインダクタンス値のばらつきの影響を受けずに、適正なＳＲトランジスタＭ２のターンオフタイミングを設定できる。また、二次側制御ＩＣ２０では、電圧ＶＤＲ及びＶＯＵＴを直接受けるのではなく、電圧ＶＤＲ及びＶＯＵＴの分圧ＶＡ及びＶＢを受けるようにしているため、二次側制御ＩＣ２０に要求される耐圧は低くて済む。
【００８３】
図５のターンオフ制御回路２２ａにて例示されたターンオフ制御回路２２は、タイミングｔ０及びｔ１間においてコンデンサ１３０を通じ第１の向きに電流を流し、タイミングｔ１及びｔ３間においてコンデンサ１３０に通じ第２の向きに電流を流す。第１の向きと第２の向きは互いに逆向きである。図５のターンオフ制御回路２２ａでは、第１の向きはコンデンサ１３０が充電される向きであって且つ第２の向きはコンデンサ１３０が放電される向きである。
【００８４】
そして、ターンオフ制御回路２２は、スイッチングトランジスタＭ１のオン区間において、トランスＴＲの二次側巻線Ｗ２に生じる誘起電圧の大きさ（ＶＯＲ２＝ＶＩＮ／ｎ）とオン区間の長さ（ｔＯＮ）とに応じたオン区間信号を生成する。このオン区間信号は上記式（８）の左辺に対応する信号であり、図５のターンオフ制御回路２２ａでは、コンデンサ１３０の両端間にオン区間信号（タイミングｔ１でのＶＱに相当）を生成させている。より具体的には、第１分圧回路ＤＶＡによる分圧ＶＡ及び第２分圧回路ＤＶＢによる分圧ＶＢを外部端子ＴＭ１及びＴＭ２にて受け、スイッチングトランジスタＭ１のオン区間において、分圧ＶＡ及びＶＢに基づき、トランスＴＲの二次側巻線Ｗ２に生じる誘起電圧の大きさ（ＶＯＲ２＝ＶＩＮ／ｎ）に応じた電流（ＩＡ−ＩＢ）を生成する。スイッチングトランジスタＭ１のオン区間において、電圧（ＶＯＲ２＋ＶＯＵＴ）に比例する電流ＩＡと電圧ＶＯＵＴに比例する電流ＩＢとから、誘起電圧の大きさ（ＶＯＲ２＝ＶＩＮ／ｎ）に応じた電流（ＩＡ−ＩＢ）を生成できる。スイッチングトランジスタＭ１のオン区間において、当該電流（ＩＡ−ＩＢ）をコンデンサ１３０を通じて第１の向きに流し、これによって、当該電流（ＩＡ−ＩＢ）の値とスイッチングトランジスタＭ１のオン区間の長さ（ｔＯＮ）とに応じた信号を、コンデンサ１３０の両端間にオン区間信号（タイミングｔ１でのＶＱに相当）として生成させる。ＳＲトランジスタＭ２がターンオンされた後、ターンオフ制御回路２２は、上記オン区間信号と出力電圧ＶＯＵＴとに基づいてＳＲトランジスタＭ２のターンオフタイミングを決定する。
【００８５】
つまり具体的には、ターンオフ制御回路２２は、スイッチングトランジスタＭ１のオフ区間において、出力電圧ＶＯＵＴに応じた第２の向きの電流ＩＢをコンデンサ１３０を通じて流し、コンデンサ１３０の両端間電圧（ＶＱ）が所定電圧（ＶＲＥＦ）に達したときにＳＲトランジスタＭ２をターンオフする。より具体的には例えば、ターンオフ制御回路２２は、スイッチングトランジスタＭ１のオン区間において、電圧値ＶＡ及び抵抗値ＲＡで電流値が定まる電流ＩＡと電圧値ＶＢ及び抵抗値ＲＢで電流値が定まる電流ＩＢとの差分電流（ＩＡ−ＩＢ）を、コンデンサ１３０を通じ第１の向きに流し、その後、スイッチングトランジスタＭ１のオフ区間において、電圧値ＶＢ及び抵抗値ＲＢで電流値が定まる電流ＩＢをコンデンサ１３０を通じ第２の向きに流す。そして、第２の向きに電流ＩＢを流す過程で、コンデンサ１３０の両端間電圧（ＶＱ）が所定電圧（ＶＲＥＦ）に達したときにＳＲトランジスタＭ２をターンオフする。
【００８６】
第１の向きがコンデンサ１３０を充電させる向きであって且つ第２の向きがコンデンサ１３０を放電させる向きである場合、第２の向きに電流ＩＢを流す過程において、コンデンサ１３０の両端間電圧（ＶＱ）が所定電圧（ＶＲＥＦ）を上回る状態から所定電圧（ＶＲＥＦ）以下となる状態へと遷移したタイミングでＳＲトランジスタＭ２をターンオフさせることになる。
【００８７】
但し、第１の向きがコンデンサ１３０を放電させる向きとなるように且つ第２の向きがコンデンサ１３０を充電させる向きとなるように、ターンオフ制御回路２２を構成しても良い（換言すればターンオフ制御回路２２ａを変形しても良い）。この場合には、第２の向きに電流ＩＢを流す過程において、コンデンサ１３０の両端間電圧（ＶＱ）が所定電圧（ＶＲＥＦ）を下回る状態から所定電圧（ＶＲＥＦ）以上となる状態へと遷移したタイミングでＳＲトランジスタＭ２をターンオフさせれば良い。
【００８８】
また、ＳＲトランジスタＭ２のドレイン電圧ＶＤＲに基づきスイッチングトランジスタＭ１のターンオンタイミングを検出する検出回路（不図示）を二次側制御ＩＣ２０（例えばターンオフ制御回路２２ａ）に設けておいても良い。当該検出回路は例えば、ドレイン電圧ＶＤＲが所定の判定電圧以上になったことを検知したときに、スイッチングトランジスタＭ１がターンオンしたと判断する。この判定電圧は、出力電圧ＶＯＵＴに対して定められた目標電圧ＶＴＧよりも高く、更に、上記自由共振によってドレイン電圧ＶＤＲが到達することが予想されるドレイン電圧ＶＤＲの最大電圧よりも高いものとする。上記検出回路が設けられている場合、トランジスタＭ１及びＭ２が共にオフ状態である区間において電圧ＶＱを強制的に基準電圧ＶＲＥＦと一致させる強制回路（不図示）をターンオフ制御回路２２ａに設けておくことができる。スイッチングトランジスタＭ１のターンオンの検知後、ＳＲトランジスタＭ２がターンオフされるまでの区間では、強制回路はノード１３１と非接続とされ、機能しない。このような構成によれば、スイッチングトランジスタＭ１のオン区間において電圧ＶＱは確実に基準電圧ＶＲＥＦを起点にして増加することになる。
【００８９】
＜＜第２実施形態＞＞
本発明の第２実施形態を説明する。第２実施形態並びに後述の第３及び第４実施形態は第１実施形態を基礎とする実施形態であり、第２〜第４実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２〜第４実施形態にも適用される。第２実施形態において、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い（後述の第３及び第４実施形態についても同様）。矛盾の無い限り、第１〜第４実施形態の内、任意の複数の実施形態を組み合わせても良い。
【００９０】
上記式（９）において、左辺の“Ｒ”は抵抗値ＲＡに対応しており、右辺の“Ｒ”は抵抗値ＲＢに対応している。図５のターンオフ制御回路２２ａでは、単一のコンデンサ１３０を用いてターンオフタイミングｔ３を決定する構成を採用しており、式（９）の両辺の“Ｃ”は共にコンデンサ１３０の静電容量値に対応している。
【００９１】
但し、ターンオフ制御回路２２を２つのコンデンサを用いて構成するようにしても良い。即ち例えば、ターンオフ制御回路２２として、図９のターンオフ制御回路２２ｂを用いるようにしても良い。
【００９２】
図９のターンオフ制御回路２２ｂは、抵抗１１０及び１２０と、演算増幅器１１１及び１２１と、トランジスタ１１２〜１１４及び１２２〜１２６と、コンデンサ１３０と、を備え、それらの接続関係及び動作は図５のターンオフ制御回路２２ａと同じである。図９のターンオフ制御回路２２ｂは、更に、抵抗１６０、演算増幅器１６１、トランジスタ１６２〜１６４及びコンデンサ１７０を備える。トランジスタ１６２はＮチャネル型のＭＯＳＦＥＴとして構成され、トランジスタ１６３及び１６４はＰチャネル型のＭＯＳＦＥＴとして構成される。上記式（９）において、左辺の“Ｃ”はコンデンサ１３０の静電容量値に対応しており、右辺の“Ｃ”はコンデンサ１７０の静電容量値に対応している。コンデンサ１７０の静電容量値はコンデンサ１３０の静電容量値と同じに設定される。
【００９３】
演算増幅器１６１の非反転入力端子は端子ＴＭ２に接続され、電圧ＶＢの入力を受ける。演算増幅器１６１の反転入力端子は、トランジスタ１６２のソースに接続されると共に抵抗１６０を介してグランドＧＮＤ２に接続される。演算増幅器１６１の出力端子はトランジスタ１６２のゲートに接続される。トランジスタ１６３及び１６４のソースには所定の内部電源電圧Ｖｒｅｇが印加される。トランジスタ１６３のゲート及びドレインと、トランジスタ１６４のゲートと、トランジスタ１６２のドレインは、互いに共通接続される。
【００９４】
トランジスタ１６４のドレインはノード１７１にてコンデンサ１７０の一端に接続される。コンデンサ１７０の他端はグランドＧＮＤ２に接続される。ノード１７１における電圧を“ＶＱ２”にて表す。抵抗１６０は抵抗１２０の抵抗値と同じ抵抗値を有するように設計されており、故に抵抗１６０の抵抗値は“ＲＢ”にて表される。
【００９５】
ターンオフ制御回路２２ｂでは、コンデンサ１３０に対して並列にスイッチＳＷＡが設けられており、コンデンサ１７０に対して並列にスイッチＳＷＢが設けられている。ターンオフ制御回路２２ｂは、スイッチＳＷＡ及びＳＷＢのオン、オフを制御する。また、ターンオフ制御回路２２ｂには、ゲート信号生成回路として、サンプルホール回路１８１及び比較器１８２を有するゲート信号生成回路１８０が設けられている。サンプルホール回路１８１は、所定のタイミングにおけるノード１３１での電圧ＶＱを電圧ＶＱ１としてサンプリングし且つ保持する。比較器１８２は電圧ＶＱ１とノード１７１における電圧ＶＱ２との比較結果に応じたゲート信号をＳＲトランジスタＭ２に供給する。
【００９６】
図１０にターンオフ制御回路２２ｂに関わるタイミングチャートを示す。タイミングｔ０の前からスイッチＳＷＡはオフとされており、且つ、タイミングｔ０及びｔ１間でもスイッチＳＷＡはオフである。故に、第１実施形態にて述べたように、スイッチングトランジスタＭ１がオン状態であるタイミングｔ０及びｔ１間では入力電圧ＶＩＮに比例する傾きにて（電圧ＶＯＲ２に比例する傾きにて）電圧ＶＱが上昇してゆく。
【００９７】
タイミングｔ１にてスイッチングトランジスタＭ１がターンオフされるとＳＲトランジスタＭ２のドレイン電圧ＶＤＲが急峻に低下し、電圧ＶＤＲ２が所定の負のターンオン判定電圧（例えば-１００ｍＶ）を下回ったことがターンオン制御回路２１にて検知されると、ターンオン制御回路２１はタイミングｔ２にてＳＲトランジスタＭ２をターンオンする。この際、ＳＲトランジスタＭ２をターンオンする直前に、電圧ＶＤＲ２がターンオン判定電圧を下回ったことの検知に応答して、サンプルホールド回路１８１はノード１３１での電圧ＶＱをサンプリングして電圧ＶＱ１として保持する。電圧ＶＱ１の保持が完了した後、スイッチＳＷＡはターンオンされる（図１０では、タイミングｔ２と実質的に同じタイミングにてスイッチＳＷＡがターンオンされている）。
【００９８】
また、ＳＲトランジスタＭ２のターンオンの前にはスイッチＳＷＢがオン状態とされていて、コンデンサ１７０の両端間が短絡されるため、電圧ＶＱ２は０Ｖである。ターンオフ制御回路２２ｂは、ＳＲトランジスタＭ２のターンオンに同期してスイッチＳＷＢをターンオフする。そうすると、次にスイッチＳＷＢがターンオンされるまでの区間において、出力電圧ＶＯＵＴに比例する傾きにて電圧ＶＱ２が上昇してゆく。
【００９９】
比較器１８２は、ＳＲトランジスタＭ２がターンオンされた後、電圧ＶＱ１と電圧ＶＱ２を比較し、電圧ＶＱ２が電圧ＶＱ１に達したタイミングｔ３で、ＳＲトランジスタＭ２のゲートにローレベルのゲート信号を供給してＳＲトランジスタＭ２をターンオフさせる。以後は、ターンオン制御回路２１によりＳＲトランジスタＭ２が次回にターンオンされるまで、ＳＲトランジスタＭ２がオフ状態に維持される。また、ターンオフ制御回路２２ｂは、ＳＲトランジスタＭ２のターンオフと同期して、スイッチＳＷＡをターンオフし且つスイッチＳＷＢをターンオンする。
【０１００】
ＳＲトランジスタＭ２のターンオフの後、次回にスイッチングトランジスタＭ１がターンオンするまでは、ＳＲトランジスタＭ２のドレイン電圧ＶＤＲが出力電圧ＶＯＵＴを中心に自由共振する。従って、タイミングｔ３でのスイッチＳＷＡのターンオフの後、コンデンサ１３０の電圧ＶＱも、それに連動して振動することになるが、トランジスタＭ１及びＭ２が共にオンである区間でのコンデンサ１３０の充電電流及び放電電流は実質的に等しいとみなせるため、当該区間でのコンデンサ１３０の電圧ＶＱはゼロであるとみなせる。図１０では、図示の便宜上、トランジスタＭ１及びＭ２が共にオンである区間での電圧ＶＱが０Ｖの直流電圧であると仮定している。
【０１０１】
また、ＳＲトランジスタＭ２のドレイン電圧ＶＤＲに基づきスイッチングトランジスタＭ１のターンオンタイミングを検出する検出回路（不図示）を二次側制御ＩＣ２０（例えばターンオフ制御回路２２ｂ）に設けておいても良い。当該検出回路は例えば、ドレイン電圧ＶＤＲが所定の判定電圧以上になったことを検知したときに、スイッチングトランジスタＭ１がターンオンしたと判断する。この判定電圧は、出力電圧ＶＯＵＴに対して定められた目標電圧ＶＴＧよりも高く、更に、上記自由共振によってドレイン電圧ＶＤＲが到達することが予想されるドレイン電圧ＶＤＲの最大電圧よりも高いものとする。上記検出回路が設けられている場合、スイッチングトランジスタＭ１のターンオンが検知されるまではスイッチＳＷＡをオン状態に維持しておき、スイッチングトランジスタＭ１のターンオンが検知されたことに応答してスイッチＳＷＡをターンオフすれば良い（その後のスイッチＳＷＡのターンオンタイミングは上述の通りで良い）。これにより、スイッチングトランジスタＭ１のオン区間において電圧ＶＱは確実に０Ｖを起点に増加することになる。
【０１０２】
何れにせよ、ターンオフ制御回路２２ｂは、スイッチングトランジスタＭ１のオン区間において、トランスＴＲの二次側巻線Ｗ２に生じる誘起電圧の大きさ（ＶＯＲ２＝ＶＩＮ／ｎ）に応じた電流（ＩＡ−ＩＢ）を生成して、当該電流（ＩＡ−ＩＢ）をコンデンサ１３０を通じて第１の向きに流し、これによって、当該電流（ＩＡ−ＩＢ）の値とスイッチングトランジスタＭ１のオン区間の長さ（ｔＯＮ）とに応じた信号を、コンデンサ１３０の両端間にオン区間信号（タイミングｔ１でのＶＱに相当し且つＶＱ１に相当）として生成させる。この点に関しては、第１実施形態と同様である。但し、ターンオフ制御回路２２ｂは、スイッチングトランジスタＭ１のオフ区間において、出力電圧ＶＯＵＴに応じた電流ＩＢをコンデンサ１７０を通じて第１の向きに流し、コンデンサ１７０の両端間電圧（ＶＱ２）が上記オン区間信号の電圧（ＶＱ１）に達したとき、ＳＲトランジスタＭ２をターンオフする。
【０１０３】
これによっても第１実施形態と同様の作用及び効果が得られる。但し、コンデンサ１３０及び１７０の静電容量値のばらつき分だけ、ＳＲトランジスタＭ２のターンオフタイミングが理想的なタイミングからずれる。このため、第１実施形態の方が好ましい。
【０１０４】
尚、第２実施形態における上記第１の向きはコンデンサ１３０及び１７０を充電させる向きであるが、第１の向きがコンデンサ１３０及び１７０を放電させる向きとなるようターンオフ制御回路２２ｂを変形しても良い。
【０１０５】
基本的にコンデンサ１３０及び１７０の静電容量値は互いに同じに設計されると良いが、それらの静電容量値を互いに異ならせることもできる。この場合、コンデンサ１３０及び１７０の静電容量値の比に応じて、抵抗値ＲＡ及びＲＢを互いに異ならせることができる、或いは、分圧回路ＤＶＡ及びＤＶＢでの分圧比を互いに異ならせることができる。
【０１０６】
＜＜第３実施形態＞＞
本発明の第３実施形態を説明する。第１及び第２実施形態に示したＤＣ／ＤＣコンバータ１では、いわゆるローサイドアプリケーションが採用されている。フライバック方式の同期整流型ＤＣ／ＤＣコンバータ１において、ローサイドアプリケーションでは、図１に示す如く、ＳＲトランジスタＭ２が出力端子Ｐ３側に設けられ、グランドＧＮＤ２とトランスＴＲの二次側巻線Ｗ２との間にＳＲトランジスタＭ２が直列に挿入される。
【０１０７】
但し、本発明に係るＤＣ／ＤＣコンバータ１においてハイサイドアプリケーションが採用されても良い。ハイサイドアプリケーションが採用されたＤＣ／ＤＣコンバータ１では、ＳＲトランジスタＭ２が出力端子Ｐ２側に設けられ、出力電圧ＶＯＵＴが加わる出力端子Ｐ２とトランスＴＲの二次側巻線Ｗ２との間にＳＲトランジスタＭ２が直列に挿入される。この他、本発明の主旨を損なわない形態で、二次側回路におけるＳＲトランジスタＭ２の配置位置を変更することが可能である。
【０１０８】
＜＜第４実施形態＞＞
本発明の第４実施形態を説明する。第４実施形態では、本発明に係るＤＣ／ＤＣコンバータの用途や変形技術を説明する。
【０１０９】
図１１に示す如く、本発明に係るＤＣ／ＤＣコンバータを用いたＡＣ／ＤＣコンバータ３００を構成して良い。ＡＣ／ＤＣコンバータ３００は、フィルタ３０１、整流回路３０２、平滑コンデンサ３０３及びＤＣ／ＤＣコンバータ３０４を備える。フィルタ３０１は、ＡＣ／ＤＣコンバータ３００に入力された交流電圧ＶＡＣのノイズを除去する。交流電圧ＶＡＣは商用交流電圧であって良い。整流回路３０２は、フィルタ３０１を通じて供給された交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。平滑コンデンサ３０３は全波整流された電圧を平滑化することで直流電圧を生成する。ＤＣ／ＤＣコンバータ３０４は、平滑コンデンサ３０３にて生成された直流電圧を入力電圧ＶＩＮとして受け、入力電圧ＶＩＮを電力変換（直流−直流変換）することで出力電圧ＶＯＵＴを生成する。第１〜第３実施形態の何れかに示されたＤＣ／ＤＣコンバータ１をＤＣ／ＤＣコンバータ３０４として用いることができる。この場合、図１の入力コンデンサＣＩＮは平滑コンデンサ３０３に相当する。
【０１１０】
ＡＣ／ＤＣコンバータ３００を用いて電源アダプタを構成しても良い。図１２は、ＡＣ／ＤＣコンバータ３００を備える電源アダプタ３２０を示す図である。電源アダプタ３２０は、ＡＣ／ＤＣコンバータ３００、プラグ３２１、筐体３２２及び出力コネクタ３２３を備え、筐体３２２内にＡＣ／ＤＣコンバータ３００が収容及び配置される。プラグ３２１は図示されないコンセントから商用交流電圧ＶＡＣを受け、ＡＣ／ＤＣコンバータ３００はプラグ３２１を通じて入力された商用交流電圧ＶＡＣから直流の出力電圧ＶＯＵＴを生成する。出力電圧ＶＯＵＴが、出力コネクタ３２３を通じ、図示されない任意の電気機器に供給される。電気機器としては、ノート型パーソナルコンピュータ、情報端末機、デジタルカメラ、デジタルビデオカメラ、携帯電話機（スマートフォンに分類されるものを含む）、携帯オーディオプレイヤなどが例示される。
【０１１１】
ＡＣ／ＤＣコンバータ３００を備える電気機器を構成しても良い。図１３（ａ）及び（ｂ）は、ＡＣ／ＤＣコンバータ３００を備える電気機器３４０を示す図である。図１３（ａ）及び（ｂ）に示される電気機器３４０はディスプレイ装置であるが、電気機器３４０の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、ＡＣ／ＤＣコンバータを内蔵する機器であれば任意である。電気機器３４０は、ＡＣ／ＤＣコンバータ３００、プラグ３４１、筐体３４２及び負荷３４３を備え、筐体３２２内にＡＣ／ＤＣコンバータ３００及び負荷３４３が収容及び配置される。プラグ３４１は図示されないコンセントから商用交流電圧ＶＡＣを受け、ＡＣ／ＤＣコンバータ３００はプラグ３４１を通じて入力された商用交流電圧ＶＡＣから直流の出力電圧ＶＯＵＴを生成する。生成された出力電圧ＶＯＵＴは負荷３４３に供給される。負荷３４３は、出力電圧ＶＯＵＴに基づいて駆動する任意の負荷であって良く、例えば、マイコンコンピュータ、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路又はデジタル回路である。
【０１１２】
上述したように、二次側制御ＩＣ２０の各回路素子は半導体集積回路の形態で形成され、当該半導体集積回路を樹脂にて構成された筐体（パッケージ）内に封入することで半導体装置が構成される。但し、複数のディスクリート部品を用いて二次側制御ＩＣ２０内の回路と同等の回路を構成するようにしても良い。二次側制御ＩＣ２０内に含まれるものとして上述した任意の幾つかの回路素子は、二次側制御ＩＣ２０外に設けられて二次側制御ＩＣ２０に外付け接続されても良い。逆に、二次側制御ＩＣ２０外に設けられるものとして上述した幾つかの回路素子を、二次側制御ＩＣ２０内に設けるようにしても良い。
【０１１３】
任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。
【０１１４】
ＦＥＴの型をＮチャネル型及びＰチャネル型間で入れ替える変形も可能である。
【０１１５】
上述の各トランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述されたトランジスタを、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
【０１１６】
二次側制御ＩＣ２０はＳＲトランジスタＭ２を制御する同期整流制御装置（同期整流トランジスタ制御装置）として機能する。同期整流制御装置の構成要素に、二次側制御ＩＣ２０以外の構成要素が幾つか含まれていても良い。例えば、分圧回路ＤＶＡ及びＤＶＢが同期整流制御装置の構成要素に含まれると考えることも可能である。
【０１１７】
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
【符号の説明】
【０１１８】
１  絶縁同期整流型ＤＣ／ＤＣコンバータ
１０  一次側制御ＩＣ
２０  二次側制御ＩＣ
２１  ターンオン制御回路
２２  ターンオフ制御回路
ＴＲ  トランス
Ｗ１  一次側巻線
Ｗ２  二次側巻線
Ｍ１  スイッチングトランジスタ
Ｍ２  同期整流トランジスタ
ＤＶＡ、ＤＶＢ  分圧回路
【図１】
2020061818.tif 000008
【図２】
2020061818.tif 000009
【図３】
2020061818.tif 000010
【図４】
2020061818.tif 000011
【図５】
2020061818.tif 000012
【図６】
2020061818.tif 000013
【図７】
2020061818.tif 000014
【図８】
2020061818.tif 000015
【図９】
2020061818.tif 000016
【図１０】
2020061818.tif 000017
【図１１】
2020061818.tif 000018
【図１２】
2020061818.tif 000019
【図１３】
2020061818.tif 000020
【図１４】
2020061818.tif 000021
【図１５】
2020061818.tif 000022
【図１６】
2020061818.tif 000023
【図１７】
2020061818.tif 000024