(57)【要約】 【課題】スペーサチップとモールド樹脂との間の剥離を抑制し、低コストで製造可能なパッケージ構造を有する半導体装置を提供する。【解決手段】本実施形態による半導体装置は、基板（１０）と、基板上に設けられた第１半導体チップ（３０）とを備えている。第２半導体チップ（７０）は、第１半導体チップの上方に設けられている。スペーサチップ（５０）は、基板の実装面と直交する方向に関し、第１半導体チップと第２半導体チップの間に設けられ第１樹脂材料からなる。第１接着材料（４０）は、スペーサチップと基板または第１半導体チップとの間に設けられている。第２接着材料（６０）は、スペーサチップと第２半導体チップの間に設けられている。第２樹脂材料（８０）は、第１および第２半導体チップ（３０，７０）、並びに、スペーサチップ（５０）を被覆する。【選択図】図１
2020009983.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた第１半導体チップと、
前記第１半導体チップの上方に設けられた第２半導体チップと、
前記基板の実装面と直交する方向に関し、前記第１半導体チップと前記第２半導体チップの間に設けられ第１樹脂材料からなるスペーサチップと、
前記スペーサチップと前記基板または前記第１半導体チップとの間に設けられた第１接着材料と、
前記スペーサチップと前記第２半導体チップの間に設けられた第２接着材料と、
前記第１および第２半導体チップ、並びに、前記スペーサチップを被覆する第２樹脂材料とを備えた半導体装置。
【請求項２】
基板と、
前記基板上に設けられた第１半導体チップと、
前記第１半導体チップ上に設けられた第１接着材料と、
前記第１接着材料上に設けられ第１樹脂材料からなるスペーサチップと、
前記スペーサチップ上に設けられた第２接着材料と、
前記第２接着材料上に設けられた第２半導体チップと、
前記第１および第２半導体チップ、並びに、前記スペーサチップを被覆する第２樹脂材料とを備えた半導体装置。
【請求項３】
基板と、
前記基板上に設けられた第１半導体チップと、
前記基板の実装面の上方から見たときに、前記第１半導体チップの外側の複数の基板領域上に設けられた第１接着材料と、
前記第１接着材料により支持されて前記複数の基板領域の上方にそれぞれ設けられ、第１樹脂材料からなる複数のスペーサチップと、
前記複数のスペーサチップ上に設けられた第２接着材料と、
前記第２接着材料上に設けられ、前記基板の実装面の上方から見たときに、前記第１半導体チップとオーバーラップした第２半導体チップと、
前記第１および第２半導体チップ、並びに、前記スペーサチップを被覆する第２樹脂材料とを備えた半導体装置。
【請求項４】
前記第１樹脂材料は、前記第２樹脂材料と同一材料である、請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記スペーサチップと前記基板との間に設けられ、前記第１樹脂材料からなる複数の第１支柱をさらに備えた、請求項１から請求項４のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体装置に関する。
【背景技術】
【０００２】
ＮＡＮＤ型フラッシュメモリ等の半導体装置のパッケージ内では、メモリチップやコントローラチップ等の複数の半導体チップが、ＦＯＤ（Film On Device）技術を用いて積層されている場合がある。ＦＯＤ技術では、上層の半導体チップ（上層チップ）が小型化されても、下層チップを接着フィルム内に埋め込み可能にするために、スペーサチップが用いられることがある。
【０００３】
しかし、スペーサチップには半導体基板と同一材料でかつパターンの無いミラーチップが用いられ、その表面は鏡面状態である。このため、半導体チップを封止するモールド樹脂との密着力が弱く、高温多湿な環境下においてスペーサチップとモールド樹脂との界面で剥離が発生するおそれがあった。これは、半導体装置の信頼性を低下させる。
【０００４】
また、スペーサチップにポリイミドを塗布して、モールド樹脂との密着力を向上させることが考えられる。しかし、ポリイミドの使用は、製造コストを増大させてしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１３１５５７号公報
【特許文献２】特開２０１４−１６７９７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
スペーサチップとモールド樹脂との間の剥離を抑制し、低コストで製造可能なパッケージ構造を有する半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本実施形態による半導体装置は、基板と、基板上に設けられた第１半導体チップとを備えている。第２半導体チップは、第１半導体チップの上方に設けられている。スペーサチップは、基板の実装面と直交する方向に関し、第１半導体チップと第２半導体チップの間に設けられ第１樹脂材料からなる。第１接着材料は、スペーサチップと基板または第１半導体チップとの間に設けられている。第２接着材料は、スペーサチップと第２半導体チップの間に設けられている。第２樹脂材料は、第１および第２半導体チップ、並びに、スペーサチップを被覆する。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態に係る半導体装置の構成の一例を示す断面図。
【図２】コントローラチップ、スペーサチップおよびメモリチップの外形の一例を示す平面図。
【図３】第１実施形態によるスペーサチップの製造方法の一例を示す図。
【図４】樹脂材料のダイシングライン部分の断面図。
【図５】第２実施形態に係る半導体装置の構成の一例を示す断面図。
【図６】第２実施形態によるコントローラチップ、スペーサチップおよび支柱の配置を示す平面図。
【図７】第３実施形態に係る半導体装置の構成の一例を示す断面図。
【図８】第４実施形態に係る半導体装置の構成の一例を示す断面図。
【図９】第５実施形態に係る半導体装置の構成の一例を示す断面図。
【図１０】第６実施形態に係る半導体装置の構成の一例を示す断面図。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、樹脂基板の上下方向は、半導体チップが設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１０】
（第１実施形態）
図１は、第１実施形態に係る半導体装置１の構成の一例を示す断面図である。本実施形態の半導体装置１は、面実装型の半導体パッケージであり、例えば、ＢＧＡ（Ball Grid Array package）、ＭＡＰ（Mold Array Package）またはＬＧＡ（Land Grid Array Package）等でよい。半導体装置１は、例えば、ＮＡＮＤ型フラッシュメモリ等の半導体記憶装置でもよい。
半導体装置１は、基板１０と、接着材料２０と、コントローラチップ３０と、接着材料４０と、スペーサチップ５０と、接着材料６０と、メモリチップ７０と、モールド樹脂８０と、金属バンプ９０とを備える。
【００１１】
基板１０は、例えば、単数または複数の絶縁層（第３樹脂材料）１６と単数または複数の配線層１７とを積層して一体化した多層配線基板である。絶縁層１６には、例えば、ガラスエポキシ樹脂、ガラス−ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等の樹脂材料を用いている。配線層１７は、基板１０内または基板１０の表面および裏面に設けられ、ボンディングパッド（図示せず）に電気的に接続されている。配線層１７には、例えば、銅などの低抵抗の導電性材料を用いている。基板１０の平面形状は、特に限定しないが、略長方形あるいは略正方形でよい。
【００１２】
基板１０の裏面には、ソルダレジスト（図示せず）が設けられている。金属バンプ９０の形成領域にはソルダレジストは設けられておらず、金属バンプ９０は、ソルダレジストから露出された配線層１７と電気的に接続される。これにより、金属バンプ９０は、外部接続端子として他の半導体装置に接続され得る。金属バンプ９０には、例えば、はんだ等の導電性材料が用いられる。
【００１３】
第１半導体チップとしてのコントローラチップ３０は、基板１０の表面上に接着材料（ＤＡＦ（Die Attachment Film））２０で接着され固定されている。コントローラチップ３０は、メモリチップ７０を制御する半導体チップであり、その表面には制御回路を構成する半導体素子（例えば、トランジスタ等）が設けられている。また、コントローラチップ３０は、内部の制御回路に接続されたボンディングパッド３２を有し、金属ワイヤ３５によって基板１０のボンディングパッド（図示せず）と電気的に接続されている。コントローラチップ３０は、データの書込みや読出しを行うメモリチップ７０を選択したり、選択されたメモリチップ７０へデータの書込みまたは読出しを行う。尚、複数のコントローラチップ３０が、基板１０上に配置されていてもよい。
【００１４】
接着材料２０は、基板１０とコントローラチップ３０との間に設けられており、コントローラチップ３０を基板１０へ接着する。接着材料２０には、例えば、熱硬化性樹脂からなる接着フィルム（ＤＡＦ）を用いている。
【００１５】
スペーサチップ５０は、接着材料４０上に設けられ、接着材料４０によって基板１０およびコントローラチップ３０に接触しないように、基板１０およびコントローラチップ３０の上方に配置されている。スペーサチップ５０において、コントローラチップ３０やメモリチップ７０間の電気的な接続を司る内部配線は設けられていない。スペーサチップ５０には、熱硬化性の樹脂材料（第１樹脂材料）が用いられている。熱硬化性樹脂は、加熱してリフローした後、冷却して硬化させると安定した寸法や形状を有する。このため、熱硬化性樹脂をスペーサチップ５０に用いることによって、スペーサチップ５０は、加熱することによって加工し易くなり、かつ、冷却することによってメモリチップ７０を安定して支持することができる。
【００１６】
本実施形態において、スペーサチップ５０の樹脂材料（第１樹脂材料）は、第２樹脂材料としてのモールド樹脂８０と同一材料である。スペーサチップ５０がモールド樹脂８０と同一材料であることにより、スペーサチップ５０とモールド樹脂８０との密着性が向上し、スペーサチップ５０とモールド樹脂８０との間の剥離が抑制され得る。例えば、スペーサチップ５０の樹脂材料は、エポキシ樹脂を主成分とし、フェノール樹脂およびシリカフィラーを含むエポキシ樹脂組成物である。
【００１７】
第１接着材料としての接着材料４０は、コントローラチップ３０とスペーサチップ５０との間および基板１０とスペーサチップ５０との間に設けられており、スペーサチップ５０を基板１０およびコントローラチップ３０上に接着し固定する。それとともに、接着材料４０は、コントローラチップ３０および金属ワイヤ３５等を被覆してこれらを保護する。接着材料４０には、例えば、熱硬化性樹脂からなる接着フィルム（ＤＡＦ）が用いられている。接着材料４０には、例えば、エポキシ樹脂、フェノール樹脂、アクリル樹脂、シリカフィラーを用いている。接着材料４０の厚みは、５μｍ〜１５０μｍである。尚、接着材料４０は、スペーサチップ５０よりも低温で溶融する材料である。これにより、スペーサチップ５０を溶融させること無く、接着材料４０をリフローして該接着材料４０でコントローラチップ３０および金属ワイヤ３５等を埋め込むことができる。
【００１８】
第２接着材料としての接着材料６０は、スペーサチップ５０とメモリチップ７０との間に設けられており、メモリチップ７０をスペーサチップ５０へ接着する。接着材料６０には、例えば、熱硬化性樹脂からなる接着フィルム（ＤＡＦ）を用いている。
【００１９】
第２半導体チップとしてのメモリチップ７０は、接着材料６０上に設けられており、接着材料６０によってスペーサチップ５０上に固定されている。メモリチップ７０は、例えば、ＮＡＮＤ型フラッシュメモリを有する半導体チップであり、半導体基板の表面上に平面型または立体型のメモリセルアレイが設けられている。また、メモリチップ７０は、内部回路に接続されたボンディングパッド７４を有し、ボンディングパッド７４は、金属ワイヤ７５によって基板１０のボンディングパッド（図示せず）と電気的に接続されている。これにより、メモリチップ７０は、金属ワイヤ７５、３５および基板１０の内部配線を介してコントローラチップ３０と電気的に接続され、コントローラチップ３０の制御を受けて動作することができる。尚、図示しないが、金属ワイヤ７５は、最上層のメモリチップ７０だけで無く、下層のメモリチップ７０と基板１０との間を接続してもよい。あるいは、下層のメモリチップ７０は、貫通ビアを介して互いに電気的に接続されていてもよい。この場合、下層のメモリチップ７０について金属ワイヤ７５でワイヤボンディングする必要は無い。
【００２０】
本実施形態において、複数のメモリチップ７０がスペーサチップ５０上に積層されている。この場合、複数のメモリチップ７０は、それぞれ接着材料６０によってその直下にあるスペーサチップ５０またはメモリチップ７０に接着されている。
【００２１】
モールド樹脂８０は、基板１０上に設けられ、コントローラチップ３０、スペーサチップ５０、メモリチップ７０、金属ワイヤ３５、７５を被覆する。モールド樹脂８０は、コントローラチップ３０、スペーサチップ５０、メモリチップ７０、金属ワイヤ３５、７５を半導体装置１の外部から保護している。
【００２２】
図２は、コントローラチップ３０、スペーサチップ５０およびメモリチップ７０の外形の一例を示す平面図である。図２に示すように、基板１０の実装面の上方から見たときに、スペーサチップ５０の外縁は、コントローラチップ３０およびメモリチップ７０の外縁よりも外側にある。即ち、スペーサチップ５０は、基板１０の実装面と直交する方向に関して、コントローラチップ３０とメモリチップ７０の間に設けられ、基板１０の実装面積において、コントローラチップ３０およびメモリチップ７０よりも大きい。スペーサチップ５０の外形は、コントローラチップ３０またはメモリチップ７０の外形と略相似形でもよい。
【００２３】
メモリチップ７０がスペーサチップ５０と同程度の大きさを有する場合、スペーサチップ５０を設けること無く、メモリチップ７０の裏面とコントローラチップ３０または基板１０との間に接着材料４０を設けて、接着材料４０でコントローラチップ３０および金属ワイヤ３５を埋め込めばよい。しかし、メモリチップ７０の小型化により、メモリチップ７０の大きさがコントローラチップ３０の大きさに接近すると、メモリチップ７０の裏面に貼付された接着材料４０の大きさも小さくなる。このため、接着材料４０でコントローラチップ３０および金属ワイヤ３５を充分に被覆することができなくなる。
【００２４】
これに対し、本実施形態によるスペーサチップ５０の大きさは、コントローラチップ３０およびメモリチップ７０よりも大きく、その外縁は、コントローラチップ３０およびメモリチップ７０の外縁よりも外側にある。これにより、スペーサチップ５０に貼付された接着材料（ＤＡＦ）４０の大きさを維持し、接着材料４０でコントローラチップ３０および金属ワイヤ３５の全体を充分に被覆することができる。
【００２５】
また、もし、コントローラチップ３０またはメモリチップ７０を構成する鏡面状態の半導体基板（例えば、シリコン基板）をスペーサチップとして用いた場合、スペーサチップは、モールド樹脂８０との密着性において比較的低く、剥離し易い。
【００２６】
これに対し、スペーサチップ５０は、モールド樹脂８０と同じ樹脂材料からなる。従って、スペーサチップ５０とモールド樹脂８０との密着性は比較的高く、剥離が生じ難い。その結果、半導体装置１の信頼性を向上させることができる。
【００２７】
また、本実施形態によるスペーサチップ５０は、ポリイミド等の高価な高分子有機材料を塗布する必要が無い。従って、本実施形態によれば、製造コストの増加を抑制することができる。
【００２８】
次に、本実施形態によるスペーサチップ５０の製造方法について説明する。
【００２９】
図３（Ａ）〜図３（Ｆ）は、第１実施形態によるスペーサチップの製造方法の一例を示す図である。
【００３０】
まず、図３（Ａ）に示すように、任意の厚みを有する円柱状の樹脂材料４５を形成する。樹脂材料４５は、金型等を用いて成形してもよく、半導体ウェハのような円形状の部材の上に塗布することによって形成してもよい。樹脂材料４５の径は、半導体ウェハのそれと同程度の大きさであることが好ましい。これにより、樹脂材料４５は、半導体ウェハのダイシング工程と同様の工程を用いて個片化可能となる。樹脂材料４５は、モールド樹脂８０と同一の熱硬化性樹脂であることが好ましい。これにより、樹脂材料４５の成形工程において、樹脂材料４５を加熱して成形することができる。
【００３１】
次に、研磨装置を用いて、図３（Ａ）の円柱状の樹脂材料４５を研磨し、図３（Ｂ）に示すように、樹脂材料４５を所望の厚みにする。
【００３２】
次に、図３（Ｃ）に示すように、樹脂材料４５の裏面に接着材料（ＤＡＦ）４０を貼付する。
【００３３】
次に、ダイシングテープ（図３（Ｄ）では図示せず）を接着材料４０に貼付して、図３（Ｄ）に示すように、ダイシングブレードＤＢで樹脂材料４５をスペーサチップ５０のサイズにカットする。このとき、ダイシングブレードＤＢは、樹脂材料４５および接着材料４０の厚みの途中までカットすればよい。
【００３４】
次に、図３（Ｅ）に示すように、ダイシングテープ１２０を下方から押上部材１４０で押し上げることによって、ダイシングテープ１２０を引っ張る（エキスパンドさせる）。これにより、ダイシングテープ１２０とともに樹脂材料４５が外方向へ引っ張られる。このとき、樹脂材料４５および接着材料４０がダイシングラインに沿って劈開され、複数のスペーサチップ５０に個片化される。
【００３５】
尚、樹脂材料４５および接着材料４０は、ブレードダイシング方式、エキスパンド方式、レーザダイシング方式、治具切断方式等のいずれのダイシング方法を用いて個片化してもよい。
【００３６】
次に、図３（Ｆ）に示すようなスペーサチップ５０は、ダイボンディング装置（図示せず）によってピックアップされて、コントローラチップ３０を既に搭載した基板１０上に実装される。この場合、スペーサチップ５０は、接着材料４０（図３（Ｆ）では図示せず）とともにコントローラチップ３０および金属ワイヤ３５上に配置され、加熱および加圧される。このとき、スペーサチップ５０をリフローすることなく、接着材料４０をリフローする程度の温度で加熱する。これにより、図１に示すように、接着材料４０は、リフローされてコントローラチップ３０および金属ワイヤ３５を埋め込み、かつ、基板１０上に接着される。
【００３７】
その後、接着材料６０を有するメモリチップ７０をスペーサチップ５０上に積層し、金属ワイヤ７５でメモリチップ７０と基板１０との間をボンディングする。さらに、モールド樹脂８０でコントローラチップ３０、スペーサチップ５０、メモリチップ７０、金属ワイヤ７５等を封止し、基板１０の裏面側に金属バンプ９０を形成する。これにより、図１に示すパッケージ構造が得られる。
【００３８】
このように、本実施形態によるスペーサチップ５０は、半導体ウェハのダイシング工程と同様の工程を経て形成することができる。
【００３９】
また、スペーサチップ５０は、モールド樹脂８０と同じ樹脂材料で形成される。従って、スペーサチップ５０とモールド樹脂８０との密着性は比較的高く、剥離が生じ難い。
【００４０】
また、スペーサチップ５０は、樹脂材料で形成されているので、ポリイミド等の高価な高分子有機材料を塗布する必要が無い。従って、製造コストの増加を抑制することができる。
【００４１】
（変形例１）
図３（Ａ）の樹脂材料４５を形成する際に、樹脂材料４５の厚みを図３（Ｂ）に示す研磨後の厚みに形成すれば、図３（Ａ）に示す樹脂材料４５の形成工程は省略することができる。この場合、樹脂材料４５は、半導体ウェハのような円形状の部材の上に、樹脂材料を塗布することによって形成すればよい。あるいは、変形例１の樹脂材料４５も、図３（Ａ）の樹脂材料４５と同様に、金型等を用いて成形してよい。
【００４２】
その後、図３（Ｃ）〜図３（Ｅ）を参照して説明した工程を経ることによって、図３（Ｆ）に示すスペーサチップ５０が形成される。このようにしても、第１実施形態と同様のスペーサチップ５０を形成することができる。
【００４３】
（変形例２）
樹脂材料４５を形成する際に、樹脂材料４５を接着材料４０上に直接形成してもよい。例えば、シート状の接着材料４０上に樹脂材料４５を所望の厚みになるように塗布する。次に、接着材料４０および樹脂材料４５を半導体ウェハと同程度の大きさにカットする。これにより、図３（Ｃ）に示す接着材料４０および樹脂材料４５の積層体が形成される。
【００４４】
その後、図３（Ｄ）および図３（Ｅ）を参照して説明した工程を経ることによって、図３（Ｆ）に示すスペーサチップ５０が形成される。このようにしても、第１実施形態と同様のスペーサチップ５０を形成することができる。
【００４５】
（変形例３）
第１実施形態では、図３（Ｃ）に示すように樹脂材料４５に接着材料４０を貼付した後に、図３（Ｄ）および図３（Ｅ）に示すようにダイシングおよびエキスパンドを行っていた。
【００４６】
これに対し、変形例３では、図４に示すように、樹脂材料４５のダイシングラインＤＬに予めスリット４６が設けられている。図４は、樹脂材料４５のダイシングラインＤＬ部分の断面図である。スリット４６は、樹脂材料４５の厚みの中間位置まで設けられている。
スリット４６を有する樹脂材料４５の裏面に接着材料４０を貼付する。さらに、樹脂材料４５および接着材料４０にダイシングテープを貼付し、ダイシングテープ上で樹脂材料４５および接着材料４０をエキスパンドする。これにより、樹脂材料４５および接着材料４０は、スリット４６に沿って劈開されスペーサチップ５０に個片化される。スリット４６は、樹脂材料４５を金型で成形する際に同時に設ければよい。これにより、ダイシングブレードで樹脂材料４５をダイシングすること無く、樹脂材料４５をエキスパンド方式で個片化することができる。変形例３でも、第１実施形態と同様のスペーサチップ５０を形成することができる。
【００４７】
（変形例４）
第１実施形態では、スペーサチップ５０の樹脂材料（第１樹脂材料）は、モールド樹脂８０と同一の樹脂材料である。しかし、スペーサチップ５０は、モールド樹脂８０と類似する樹脂材料、あるいは、基板１０の絶縁層１６と同一または類似する樹脂材料であってもよい。例えば、スペーサチップ５０の樹脂材料は、エポキシ樹脂を主成分とし、フェノール樹脂、アクリル樹脂、シリカフィラー、酸化チタンフィラー、ガラスクロスが含まれた材料でもよい。例えば、エポキシ材にガラスクロスを含めると、スペーサチップ５０の樹脂材料は、ガラスエポキシ樹脂となる。このようにスペーサチップ５０は、モールド樹脂８０と類似する樹脂材料、あるいは、基板１０の絶縁層１６と同一または類似する樹脂材料であっても、モールド樹脂８０との密着性が向上し、半導体装置の信頼性を高めることができる。尚、スペーサチップ５０をガラスエポキシ基板とした場合、ガラスエポキシ基板の表面および／または裏面に銅箔、あるいは、ソルダレジストが設けられていてもよい。また、ガラスエポキシ基板の表面および／または裏面には、半導体装置の識別マークをエッチングで表示（刻印）してもよい。
【００４８】
さらに、スペーサチップ５０は、例えば、硬化後の弾性率として１０ＧＰａ〜５０ＧＰａ、熱膨張係数として３ｐｐｍ／℃〜２０ｐｐｍ／℃、ガラス転移温度として８０℃〜３２０℃、厚みとして５μｍ〜３００μｍを有してもよい。このような特性を有するスペーサチップ５０は、個片化後、ピックアップしてダイボンディングによって基板１０上に配置することができる程度の剛性を有し、メモリチップ７０の支持体として機能することができる。
【００４９】
（第２実施形態）
図５は、第２実施形態に係る半導体装置２の構成の一例を示す断面図である。半導体装置２は、支柱５１、５３をさらに備えている。第１支柱としての支柱５１は、スペーサチップ５０と基板１０との間に設けられている。支柱５１は、スペーサチップ５０の端部が基板１０へ向かって落ち込まないようにスペーサチップ５０を支持する支柱として機能する。第２支柱としての支柱５３は、スペーサチップ５０とコントローラチップ３０との間に設けられている。支柱５３は、スペーサチップ５０の中央部が基板１０へ向かって落ち込まないようにスペーサチップ５０を支持する支柱として機能する。支柱５１、５３は、スペーサチップ５０と同一の樹脂材料（第１樹脂材料）からなる。これにより、支柱５１、５３とモールド樹脂８０との密着性が向上し、支柱５１、５３とモールド樹脂８０との間の剥離が抑制され得る。
【００５０】
また、第２実施形態では、接着材料４０は、スペーサチップ５０と支柱５１、５３とを接着するために設けられており、コントローラチップ３０および金属ワイヤ３５を被覆していない。即ち、接着材料４０とコントローラチップ３０との間には支柱５３およびモールド樹脂８０が形成され、コントローラチップ３０および金属ワイヤ３５は、モールド樹脂８０によって被覆されている。
【００５１】
図６は、第２実施形態によるコントローラチップ３０、スペーサチップ５０および支柱５１、５３の配置を示す平面図である。基板１０の実装面の上方から見たときに、支柱５１は、スペーサチップ５０の対向する２辺に沿って延伸するように細長形状を有する。支柱５１は、コントローラチップ３０の外側に配置されている。また、基板１０の実装面の上方から見たときに、支柱５３は、コントローラチップ３０の対向する２辺に沿って延伸するように細長形状を有する。支柱５３は、コントローラチップ３０の内側に配置されている。
【００５２】
モールド樹脂８０は、支柱５１、５３の設けられていないスペーサチップ５０の辺から入り込み、スペーサチップ５０と基板１０またはコントローラチップ３０との間を封止する。支柱５１、５３は、互いに略平行に延伸している。これにより、支柱５１、５３は、モールド樹脂８０の流れをほとんど妨げず、モールド樹脂８０をスペーサチップ５０の下に流し込むことを容易にする。
【００５３】
第２実施形態による半導体装置２のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、第２実施形態は、第１実施形態と同様の効果を得ることができる。
【００５４】
尚、スペーサチップ５０は、支柱５１、５３を基板１０またはコントローラチップ３０上に接着した後に、支柱５１、５３上に接着してもよい。あるいは、スペーサチップ５０は、支柱５１、５３をスペーサチップ５０の裏面に接着した後に、支柱５１、５３とともに基板１０およびコントローラチップ３０上に接着してもよい。
【００５５】
（第３実施形態）
図７は、第３実施形態に係る半導体装置３の構成の一例を示す断面図である。第３実施形態による半導体装置３は、スペーサチップ５０上に互いに隣接配置された第１および第２積層体ＳＴ１、ＳＴ２を備えている。第１積層体ＳＴ１は、スペーサチップ５０上に積層された複数のメモリチップ７０からなる。第２積層体ＳＴ２は、スペーサチップ５０上に第１積層体ＳＴ１に隣接して積層された複数のメモリチップ７０からなる。即ち、第３実施形態では、メモリチップ７０をツインタワー状に積層している。
【００５６】
メモリチップ７０がさらに小型化された場合、第３実施形態のようにメモリチップ７０は、スペーサチップ５０上に複数の積層体として並列に配置して積層してもよい。これにより、メモリチップ７０の記憶容量を増大させることができる。
【００５７】
第３実施形態による半導体装置３のその他の構成は、第１実施形態の対応する構成と同様でよい。従って、第３実施形態は、第１実施形態と同様の効果を得ることができる。
【００５８】
また、第３実施形態は、第２実施形態と組み合わせて支柱５１、５３を設けてもよい。これにより、第３実施形態は、第２実施形態と同様の効果を得ることができる。
【００５９】
（第４実施形態）
図８は、第４実施形態に係る半導体装置４の構成の一例を示す断面図である。第４実施形態では、コントローラチップに代えて複数のメモリチップ７０がスペーサチップ５０の下に積層されている。また、メモリチップ７０はスペーサチップ５０上にも積層されている。
【００６０】
半導体装置４は、複数のメモリチップ７０を積層して構成された第１および第２積層体ＳＴ１１、ＳＴ１２を備える。第１積層体ＳＴ１１は、複数のメモリチップ７０を基板１０の実装面に対して略平行方向Ｄ１へずらしながら積層されている。第２積層体ＳＴ１２は、複数のメモリチップ７０をＤ１方向とは逆のＤ２方向へずらしながら積層されている。スペーサチップ５０および接着材料４０は、第１積層体ＳＴ１１と第２積層体ＳＴ１２との間に設けられている。即ち、第１積層体ＳＴ１１のメモリチップ７０は、基板１０とスペーサチップ５０との間にＤ１方向にずらされながら積層されている。第２積層体ＳＴ１２のメモリチップ７０は、第１積層体ＳＴ１１のメモリチップ７０のずれ方向とは逆方向にずらされながらスペーサチップ５０上に積層されている。
【００６１】
スペーサチップ５０の下には、コントローラチップ３０ではなく、メモリチップ７０が設けられている。本実施形態において、接着材料４０は、メモリチップ７０を埋め込んでおらず、スペーサチップ５０を第１積層体ＳＴ１１上に接着している。
【００６２】
このように、第１積層体ＳＴ１１と第２積層体ＳＴ１２との間にスペーサチップ５０を設けることによって、第１積層体ＳＴ１１の最上層にあるメモリチップ７０ｔへのワイヤボンディングを容易にする。
【００６３】
例えば、第２積層体ＳＴ１２が第１積層体ＳＴ１１の最上層のメモリチップ７０ｔの直上に接着された場合、最上層のメモリチップ７０ｔのボンディングパッド７４が第２積層体ＳＴ１２の最下層のメモリチップ７０ｂによって覆われてしまう。あるいは、メモリチップ７０ｂがメモリチップ７０ｔからＤ１方向にずれていたとしても、メモリチップ７０ｂの厚みが薄い場合には、第１積層体ＳＴ１１の最上層のメモリチップ７０に金属ワイヤ７５をボンディングすることが困難となる。
【００６４】
これに対し、第１積層体ＳＴ１１と第２積層体ＳＴ１２との間にスペーサチップ５０を設けることによって、第１積層体ＳＴ１１の最上層にあるメモリチップ７０ｔと第２積層体ＳＴ１２の最下層のメモリチップ７０ｂとの間を或る程度離間させる。これにより、第１積層体ＳＴ１１の最上層のメモリチップ７０のボンディングパッド７４に金属ワイヤ７５をボンディングすることが容易になる。
【００６５】
また、第１積層体ＳＴ１１と第２積層体ＳＴ１２との間にスペーサチップ５０を設けることによって、スペーサチップ５０は、第２積層体ＳＴ１２の支持体としての機能も有する。これにより、第１および第２積層体ＳＴ１１、ＳＴ１２の積層構造を安定化させることができる。
【００６６】
スペーサチップ５０は、第１実施形態のそれと同様に、熱硬化性の樹脂材料が用いられている。これにより、スペーサチップ５０とモールド樹脂８０との密着性が向上し、スペーサチップ５０とモールド樹脂８０との間の剥離が抑制される。
【００６７】
（第５実施形態）
図９は、第５実施形態に係る半導体装置５の構成の一例を示す断面図である。第５実施形態は、第２積層体ＳＴ１２の上に、緩衝材９５が設けられている点で第４実施形態と異なる。
【００６８】
緩衝材９５は、第２積層体ＳＴ１２の最上層のメモリチップ７０上に接着材料９１を介して接着されている。緩衝材９５は、スペーサチップ５０と同様に熱硬化性の樹脂材料で構成されている。
【００６９】
モールド樹脂８０で封止後、モールド樹脂８０の表面にレーザ光等で印字を行う。このとき、第２積層体ＳＴ１２上のモールド樹脂８０の膜厚が小さい場合、第２積層体ＳＴ１２のメモリチップ７０がレーザ光によるダメージを受けて、破壊されるおそれがある。
【００７０】
これに対し、第５実施形態によれば、緩衝材９５が第２積層体ＳＴ１２の上に設けられている。これにより、緩衝材９５がレーザ光の衝撃を吸収し、積層体ＳＴ１２のメモリチップ７０を保護することができる。
【００７１】
第５実施形態のその他の構成は、第４実施形態の対応する構成と同様でよい。従って、第５実施形態は、第４実施形態と同様の効果を得ることができる。
【００７２】
（第６実施形態）
図１０は、第６実施形態に係る半導体装置６の構成の一例を示す断面図である。第６実施形態は、スペーサチップ５０が２つに分離されており、コントローラチップ３０の両側の基板１０上方に配置されている。それに伴い、接着材料４０も２つに分離されており、コントローラチップ３０の両側に配置されている。即ち、基板１０の実装面の上方から見たときに、接着材料４０およびスペーサチップ５０は、コントローラチップ３０の外側の２つの基板領域上に設けられている。接着材料４０は、それぞれスペーサチップ５０と基板１０との間に設けられ、それらの間を接着し、スペーサチップ５０を支持している。また、接着材料４０は、コントローラチップ３０上には設けられていないものの、金属ワイヤ３５の一部分を被覆している。
【００７３】
２つのスペーサチップ５０間および２つの接着材料４０の間には、モールド樹脂８０が充填されている。モールド樹脂８０は、コントローラチップ３０を被覆している。
【００７４】
メモリチップ７０は、コントローラチップ３０の上方を、コントローラチップ３０の両側のスペーサチップ５０に亘って設けられている。即ち、基板１０の実装面の上方から見たときに、メモリチップ７０はコントローラチップ３０とオーバーラップしている。このように、スペーサチップ５０は、２つに分離して設けられても、メモリチップ７０を支持することができる。
【００７５】
また、スペーサチップ５０には、第１実施形態のそれと同様の熱硬化性樹脂を用いている。これにより、第６実施形態も第１実施形態と同様の効果を得ることができる。
【００７６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７７】
１  半導体装置、１０  基板、２０  接着材料、３０  コントローラチップ（第１半導体チップ）、４０  接着材料（第１接着材料）、５０  スペーサチップ（第１樹脂材料）、６０  接着材料（第２接着材料）、７０  メモリチップ（第２半導体チップ）、８０  モールド樹脂（第２樹脂材料）、９０  金属バンプ、３５、７５  金属ワイヤ、９５  緩衝材
【図１】
2020009983.tif 000003
【図２】
2020009983.tif 000004
【図３】
2020009983.tif 000005
【図４】
2020009983.tif 000006
【図５】
2020009983.tif 000007
【図６】
2020009983.tif 000008
【図７】
2020009983.tif 000009
【図８】
2020009983.tif 000010
【図９】
2020009983.tif 000011
【図１０】
2020009983.tif 000012