(57)【要約】【課題】２つ以上の半導体スイッチング素子を１つのドライバ回路にて駆動する際に、半導体スイッチング素子の駆動安定性を向上させることを目的とする。【解決手段】電力変換装置９０は、回路基板３１に実装されると共に複数の半導体スイッチング素子１ａ、１ｂを共通に駆動するドライバ回路２ａを備えており、複数の半導体スイッチング素子１ａ、１ｂは、パッケージ形状が同一形状であり、かつ互いの制御端子間の距離である制御端子間距離（ゲート端子間距離Ｌ）が、制御端子（ゲート端子２２）が配置されたパッケージの辺である端子辺の長さ（端子辺長ｌｔ）よりも短くなるような位置関係で配置されている。【選択図】図２
2020022216.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体スイッチング素子を備えると共に、入力電力を複数の前記半導体スイッチング素子のオン期間を制御して電力変換する電力変換装置であって、
配線が形成されると共に複数の前記半導体スイッチング素子が実装された回路基板と、前記回路基板に実装されると共に複数の前記半導体スイッチング素子の少なくとも２つを共通に駆動するドライバ回路と、を備え、
前記半導体スイッチング素子は、前記ドライバ回路により生成された制御信号が入力される制御端子と、前記制御信号の電圧基準となる電位が生じる第一電力端子と、前記制御信号よりも大電力が流れる第二電力端子と、を有し、
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、パッケージ形状が同一形状であり、かつ互いの前記制御端子間の距離である制御端子間距離が、前記制御端子が配置されたパッケージの辺である端子辺の長さよりも短くなるような位置関係で配置されている、電力変換装置。
【請求項２】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、前記端子辺に平行な互いの基準線が４５°以上１８０°以下の角度で回転した方向で配置されている、請求項１記載の電力変換装置。
【請求項３】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、互いの前記端子辺が対向して配置された一組を含んでいる、請求項２記載の電力変換装置。
【請求項４】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、直列接続されている、請求項１から３のいずれか１項に記載の電力変換装置。
【請求項５】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、並列接続されている、請求項１から３のいずれか１項に記載の電力変換装置。
【請求項６】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、それぞれの前記第一電力端子が前記回路基板に形成された前記配線により接続されている、請求項１から３のいずれか１項に記載の電力変換装置。
【請求項７】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、それぞれの前記第二電力端子が前記回路基板に形成された前記配線により接続されている、請求項１から３のいずれか１項に記載の電力変換装置。
【請求項８】
前記ドライバ回路は、共通に駆動する複数の前記半導体スイッチング素子を独立して駆動する、請求項１から４、及び６、７のいずれか１項に記載の電力変換装置。
【請求項９】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、前記第一電力端子又は前記第二電力端子のいずれか一方の電力端子が前記回路基板に対向する底面に形成されており、前記底面に形成された前記一方の電力端子の面積が、前記底面に形成されていない他方の電力端子における前記回路基板の前記配線に接続された接続面の面積よりも広い、請求項１から８のいずれか１項に記載の電力変換装置。
【請求項１０】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、前記第一電力端子又は前記第二電力端子のいずれかが、前記制御端子が配置された前記端子辺に配置されている、請求項１から８のいずれか１項に記載の電力変換装置。
【請求項１１】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、前記第一電力端子が前記回路基板に対向する底面に形成されており、前記第二電力端子が前記端子辺に配置されており、
前記底面に形成された前記第一電力端子の面積が、前記第二電力端子における前記回路基板の前記配線に接続された接続面の面積よりも広い、請求項１から８のいずれか１項に記載の電力変換装置。
【請求項１２】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、前記第二電力端子が前記回路基板に対向する底面に形成されており、前記第一電力端子が前記端子辺に配置されており、
前記底面に形成された前記第二電力端子の面積が、前記第一電力端子における前記回路基板の前記配線に接続された接続面の面積よりも広い、請求項１から８のいずれか１項に記載の電力変換装置。
【請求項１３】
前記回路基板は、金属を基材とする金属基板である、請求項１から１２のいずれか１項に記載の電力変換装置。
【請求項１４】
前記半導体スイッチング素子は、前記第一電力端子に接続された基準端子を更に備え、
前記ドライバ回路は、前記基準端子に接続されており、前記基準端子の電位を基準にして前記制御信号を生成する、請求項１から１３のいずれか１項に記載の電力変換装置。
【請求項１５】
複数の半導体スイッチング素子を備えると共に、入力電力を複数の前記半導体スイッチング素子のオン期間を制御して電力変換する電力変換装置であって、
複数の前記半導体スイッチング素子がベアチップ実装されたリードフレームと、前記リードフレーム又は配線が形成された回路基板に実装されると共に複数の前記半導体スイッチング素子の少なくとも２つを共通に駆動するドライバ回路と、を備え、
前記半導体スイッチング素子は、前記ドライバ回路により生成された制御信号が入力される制御端子と前記ドライバ回路とが接続部材を介して接続されており、
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、チップ形状が同一形状であり、前記制御端子に最も近いチップ辺に平行な互いの基準線が４５°以上１８０°以下の角度で回転した方向で配置されている、電力変換装置。
【請求項１６】
前記半導体スイッチング素子はワイドバンドギャップ半導体材料を用いた半導体素子である、請求項１から１５のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、半導体スイッチング素子を備えた電力変換装置に関し、特に半導体スイッチング素子の配置に関するものである。
【背景技術】
【０００２】
電力変換装置では、小型化のために、水冷方式が用いられる場合がある（例えば、特許文献１、特許文献２）。特許文献１及び特許文献２の電力変換装置は、半導体スイッチング素子として、冷却を重視した例えばＴＯ２４７パッケージ等のリード付きのパッケージに封止したものを用いている。特許文献１の電力変換装置は、冷媒が流れる冷媒通路の上に配置された金属の蓋と半導体スイッチング素子の冷却面とを絶縁材の放熱シートを介して対向させて、半導体スイッチング素子が金属の蓋にねじにて固定されている。特許文献２の電力変換装置は、冷媒が流れる冷媒流路の上に配置された上部部材と半導体スイッチング素子の冷却面とを絶縁材の熱伝導樹脂シートを介して対向させて、半導体スイッチング素子が上部部材にねじにて固定されている。
【０００３】
特許文献１及び特許文献２の電力変換装置では、半導体スイッチング素子のパッケージ取り付け用のネジ穴が冷媒流路構造を備えた冷却器に必要となる。冷媒流路構造の強度を確保するめに、ネジ取り付け位置はケース又は底部部材の壁側に設定されている。電力変換装置が備える複数の半導体スイッチング素子は、パッケージのネジ位置を直線状に揃えかつリードの位置を揃えて、すなわち実装方向を合わせて配置されている。このようにすることで、特許文献１及び特許文献２の電力変換装置は、冷媒流路構造の強度を確保しながら、冷媒流路構造を簡素化している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５８２３０２０号公報（図１、図２）
【特許文献２】特許第５５３５２９２号公報（図１、図２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方、半導体スイッチング素子として、高速動作可能なバンドギャップが広いワイドバンドギャップ半導体材料、すなわちＧａＮ(Gallium Nitride)系材料、ＳｉＣ（Silicon Carbide）等により形成されたワイドバンドギャップ半導体素子を用いると、高速動作に起因する動作安定性の確保のため、リードの短い表面実装パッケージが選択される。また、半導体スイッチング素子がワイドバンドギャップ半導体でなくシリコンを用いていても、高速動作に起因する動作安定性の確保のため、リードの短い表面実装パッケージが選択されることもある。この場合の放熱構造としては、金属基板もしくは、ガラスエポキシ基板を介して冷却器に取り付けられる。このとき、電力変換装置が備える複数の半導体スイッチング素子の実装容易性から、半導体スイッチング素子は、パッケージの実装方向を合わせる配置、すなわち特許文献１及び特許文献２に採用されている半導体スイッチング素子の実装配置が一般的に採られる。
【０００６】
また、電力変換装置は、大電力を扱うパワー回路を備えているので、小信号を扱う制御回路へのノイズカップリングを防止して半導体スイッチング素子の駆動安定性を確保する必要がある。このため、電力変換装置は、パワー回路領域と制御回路領域をレイアウト上分離する必要がある。半導体スイッチング素子は、制御回路から小信号の制御信号を受けて大電力の信号をスイッチングするので、半導体スイッチング素子のパッケージの実装方向を合わせる必要がある。例えば、一般的な表面実装パッケージ（Ｄ２ＰＡＫ又はＤ３ＰＡＫ）だと、同じパッケージ辺にドレイン端子とゲート端子が配置されているため、ゲート端子をドライバ回路のＩＣ（Integrated Circuit）の方向に向け、ゲート端子とドライバ回路との間の配線を短く、かつパワー回路配線と交差しないように配線する。
【０００７】
ここで、ＧａＮ系材料を用いた半導体スイッチング素子を例にして、２つ以上の半導体スイッチング素子を１つのドライバ回路にて駆動する場合を考える。ＧａＮ系材料を用いた半導体スイッチング素子の一般的な表面実装パッケージでは、底面がソース端子であるため、制御回路であるドライバ回路の方向に向くドレイン端子に接続されたドレイン配線をパワー回路領域へ延伸させるために、隣り合う半導体スイッチング素子間にドレイン配線を配置する必要があり、隣り合う半導体スイッチング素子同士の距離を離さざるを得ない。さらに、半導体スイッチング素子が高電圧を扱う場合には、ソース端子とドレイン端子の沿面距離の確保のためにさらに隣り合う半導体スイッチング素子間の距離を離さざるを得ない。このように、距離の離れた２つ以上の半導体スイッチング素子を１つのドライバ回路で駆動する場合には、駆動する１つのドライバ回路とそれぞれの半導体スイッチング素子との距離が離れてしまい、半導体スイッチング素子の動作が不安定になっていた。なお、シリコンを用いた半導体スイッチング素子でも、ゲート抵抗を小さくしてスイッチング速度を上げると、半導体スイッチング素子の動作が不安定になることがある。
【０００８】
本願明細書に開示される技術は、上記のような課題を解決するためになされたものであり、２つ以上の半導体スイッチング素子を１つのドライバ回路にて駆動する際に、半導体スイッチング素子の駆動安定性を向上させることを目的にしている。
【課題を解決するための手段】
【０００９】
本願明細書に開示される一例の電力変換装置は、複数の半導体スイッチング素子を備えると共に、入力電力を複数の半導体スイッチング素子のオン期間を制御して電力変換する電力変換装置であって、配線が形成されると共に複数の半導体スイッチング素子が実装された回路基板と、回路基板に実装されると共に複数の半導体スイッチング素子の少なくとも２つを共通に駆動するドライバ回路と、を備えている。半導体スイッチング素子は、ドライバ回路により生成された制御信号が入力される制御端子と、制御信号の電圧基準となる電位が生じる第一電力端子と、制御信号よりも大電力が流れる第二電力端子と、を有している。ドライバ回路が共通に駆動する複数の半導体スイッチング素子は、パッケージ形状が同一形状であり、かつ互いの制御端子間の距離である制御端子間距離が、制御端子が配置されたパッケージの辺である端子辺の長さよりも短くなるような位置関係で配置されている。
【発明の効果】
【００１０】
本願明細書に開示される一例の電力変換装置は、互いの制御端子間距離が端子辺の長さよりも短くなるような位置関係で配置されている複数の半導体スイッチング素子をドライバ回路が共通に駆動するので、半導体スイッチング素子の駆動安定性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る電力変換装置の構成を示す図である。
【図２】図１の半導体スイッチング素子を含む半導体モジュールの構成を示す図である。
【図３】図１の半導体スイッチング素子のパッケージを示す図である。
【図４】図２の半導体スイッチング素子間におけるゲート端子間距離を説明する図である。
【図５】比較例の半導体スイッチング素子間におけるゲート端子間距離を説明する図である。
【図６】図１の半導体スイッチング素子の他のパッケージを示す図である。
【図７】図１の２つの半導体スイッチング素子の配置の他の配置例を示す図である。
【図８】図１の２つの半導体スイッチング素子の配置の更に他の配置例を示す図である。
【図９】図１の半導体スイッチング素子を含む他の半導体モジュールの構成を示す図である。
【図１０】実施の形態２に係る電力変換装置の構成を示す図である。
【図１１】図１０の半導体スイッチング素子を含む半導体モジュールの構成を示す図である。
【図１２】図１０の半導体スイッチング素子を含む他の半導体モジュールの構成を示す図である。
【図１３】実施の形態３に係る半導体モジュールの構成を示す図である。
【図１４】実施の形態４に係る半導体モジュールの構成を示す図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は実施の形態１に係る電力変換装置の構成を示す図であり、図２は図１の半導体スイッチング素子を含む半導体モジュールの構成を示す図である。図３は、図１の半導体スイッチング素子のパッケージを示す図である。図１に示す電力変換装置９０の一例は、絶縁型のフルブリッジＤＣ／ＤＣコンバータである。電力変換装置９０は、トランス１４と、単相インバータ１２と、整流回路１５と、リアクトル１６と、出力コンデンサ１７と、制御回路１３とを備えている。制御回路１３は、入力電圧Ｖｉと出力電圧Ｖｏをモニタし、単相インバータ１２の半導体スイッチング素子１ａ、１ｂ、１ｃ、１ｄを制御するゲート信号ｓｉｇ１を出力する。単相インバータ１２は、入力電源１１から供給される直流の入力電力を複数の半導体スイッチング素子１ａ、１ｂ、１ｃ、１ｄのオン期間を制御して交流電力に電力変換する電力変換装置である。
【００１３】
トランス１４は、単相インバータ１２と整流回路１５とを絶縁している。トランス１４は、一次巻線５４ａと二次巻線５４ｂとを有する。単相インバータ１２は、トランス１４の一次巻線５４ａに接続されている。単相インバータ１２は、入力電源１１の直流電圧である入力電圧Ｖｉを交流電圧に変換する。単相インバータ１２は、複数の半導体スイッチング素子１ａ、１ｂ、１ｃ、１ｄと、半導体スイッチング素子１ａ、１ｂを駆動するドライバ回路２ａと、半導体スイッチング素子１ｃ、１ｄを駆動するドライバ回路２ｂとを備えている。ドライバ回路２ａ、２ｂは、小信号を扱う制御回路である。半導体スイッチング素子１ａ、１ｂ、１ｃ、１ｄは、例えばシリコンを基材とした、すなわちシリコンを用いたＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor - Field Effect Transistor）である。半導体スイッチング素子１ａ、１ｂ、１ｃ、１ｄは、ソースからドレイン方向に逆導通特性を持っている。半導体スイッチング素子１ａ、１ｂ、１ｃ、１ｄは、フルブリッジ回路を構成している。ドライバ回路２ａ、２ｂは、小信号を扱うドライバ回路のＩＣである。
【００１４】
半導体スイッチング素子１ａ、１ｃが上アーム側に配置され、半導体スイッチング素子１ｂ、１ｄが下アーム側に配置されている。上アーム側の半導体スイッチング素子と下アーム側の半導体スイッチング素子とは直列接続されている。具体的には、半導体スイッチング素子１ａのソース端子と半導体スイッチング素子１ｂのドレイン端子とが直列接続され、直列回路を構成している。半導体スイッチング素子１ｃのソース端子と半導体スイッチング素子１ｄのドレイン端子とが直列接続され、直列回路を構成している。半導体スイッチング素子１ａと半導体スイッチング素子１ｂとの接続点５ａと、半導体スイッチング素子１ｃと半導体スイッチング素子１ｃとの接続点５ｂとの間には、トランス１４の一次巻線５４ａが接続されている。
【００１５】
整流回路１５は、トランス１４の二次巻線５４ｂに接続されている。整流回路１５は、整流素子（半導体素子）であるダイオード５５ａ、５５ｂ、５５ｃ、５５ｄを備えている。ダイオード５５ａ、５５ｂ、５５ｃ、５５ｄは、フルブリッジ回路を構成している。整流回路１５の出力には出力平滑用のリアクトル１６と出力コンデンサ１７が接続され、負荷１８へ直流電圧である出力電圧Ｖｏが出力される。
【００１６】
制御回路１３は、電力変換装置９０の主回路の外部に配置されている。入力電圧Ｖｉおよび出力電圧Ｖｏはそれぞれモニタされて、制御回路１３へ入力される。制御回路１３は、出力電圧Ｖｏが目標電圧になるように、半導体スイッチング素子１ａ〜１ｄを制御するゲート信号ｓｉｇ１を出力し、半導体スイッチング素子１ａ〜１ｄのオンＤｕｔｙ（オン期間）を制御する。このとき、半導体スイッチング素子１ａ〜１ｄを駆動するために、ゲート信号ｓｉｇ１はドライバ回路２ａ、２ｂに入力される。ドライバ回路２ａ、２ｂはそれぞれ独立して２つの半導体スイッチング素子に対してドライブ信号（ゲート入力信号）を出力できる２チャンネル構成になっている。ドライバ回路２ａは、半導体スイッチング素子１ａのゲート端子及びソース端子にそれぞれゲート配線３ａ及びソース配線４ａにより接続されており、また半導体スイッチング素子１ｂのゲート端子及びソース端子にそれぞれゲート配線３ｂ及びソース配線４ｂにより接続されている。ドライバ回路２ｂは、半導体スイッチング素子１ｃのゲート端子及びソース端子にそれぞれゲート配線３ｃ及びソース配線４ｃにより接続されており、また半導体スイッチング素子１ｄのゲート端子及びソース端子にそれぞれゲート配線３ｄ及びソース配線４ｄにより接続されている。ドライバ回路２ａは、制御回路１３からのゲート信号ｓｉｇ１により、半導体スイッチング素子１ａ、１ｂを駆動する。ドライバ回路２ｂは、制御回路１３からのゲート信号ｓｉｇ１により、半導体スイッチング素子１ｃ、１ｄを駆動する。ゲート端子は制御信号（ドライブ信号）が入力される制御端子であり、ソース端子は制御信号よりも大電力である入力電源１１から供給された電力が流れると共に制御信号の電圧基準となる電位が生じる第一電力端子であり、ドレイン端子は制御信号よりも大電力である入力電源１１から供給された電力が流れる第二電力端子である。
【００１７】
図１の単相インバータ１２の構成部品の実装構造の例を説明する。単相インバータ１２は、半導体スイッチング素子１ａ、１ｂ及びドライバ回路２ａで構成されたハーフブリッジ回路を備えた半導体モジュール２０と、半導体スイッチング素子１ｃ、１ｄ及びドライバ回路２ｂで構成されたハーフブリッジ回路を備えた半導体モジュール２０と、にて構成されている。図２では、半導体スイッチング素子１ａ、１ｂ及びドライバ回路２ａで構成されたハーフブリッジ回路を備えた半導体モジュール２０を示した。半導体スイッチング素子１ｃ、１ｄ及びドライバ回路２ｂで構成されたハーフブリッジ回路を備えた半導体モジュール２０の構成及び各部品の配置は、図２の半導体モジュール２０と同様である。半導体スイッチング素子１ａ、１ｂ及びドライバ回路２ａで構成されたハーフブリッジ回路を備えた半導体モジュール２０と、半導体スイッチング素子１ｃ、１ｄ及びドライバ回路２ｂで構成されたハーフブリッジ回路を備えた半導体モジュール２０との接続は、例えば金属板のバスバー等で接続されている。ここでは、半導体スイッチング素子１ａ、１ｂとそれらを駆動するドライバ回路２ａを備えた半導体モジュール２０を説明する。
【００１８】
例えば、金属を基材とする金属基板である回路基板３１の表面に半導体スイッチング素子１ａ、１ｂが表面実装されている。半導体スイッチング素子１ａ、１ｂは、表面実装型で一般的に使用されているＤ２ＰＡＫ又はＤ３ＰＡＫの例を示した。ドライバ回路２ａが共通に駆動する半導体スイッチング素子１ａ、１ｂのパッケージ形状は同一である。フルブリッジを構成する半導体スイッチング素子１ａ、１ｂ、１ｃ、１ｄは通常同一のパッケージ形状である。図３に示したように、半導体スイッチング素子１は、回路基板３１に表面実装される面がソース端子２３であり、一辺にドレイン端子２１とゲート端子２２が配置されている。ドレイン端子２１とゲート端子２２が配置されたパッケージの辺を、端子辺と呼ぶことにする。なお、半導体スイッチング素子の符号は、総括的に１を用い、区別して説明する場合に１ａ、１ｂ、１ｃ、１ｄ等を用いる。ドレイン端子の符号は、総括的に２１を用い、区別して説明する場合に２１ａ、２１ｂ等を用いる。ゲート端子の符号は、総括的に２２を用い、区別して説明する場合に２２ａ、２２ｂ等を用いる。半導体スイッチング素子１ａ及び半導体スイッチング素子１ｂは、他方に対して回路基板３１の実装面におおよそ９０°回転させた状態で、ゲート端子２２ａとゲート端子２２ｂとが近づくように実装されている。回路基板３１の裏面（表面と反対側の面）には、半導体スイッチング素子１ａ、１ｂを冷却する冷却器４０が接続されている。
【００１９】
半導体スイッチング素子１ａのゲート端子２２ａは、ゲート配線３ａを介してドライバ回路２ａに接続されている。半導体スイッチング素子１ａの実装面（底面）に形成されたソース端子は、ソース配線４ａを介してドライバ回路２ａに接続されている。半導体スイッチング素子１ｂのゲート端子２２ｂは、ゲート配線３ｂを介してドライバ回路２ａに接続されている。半導体スイッチング素子１ｂのソース端子は、ソース配線４ｂを介してドライバ回路２ａに接続されている。半導体スイッチング素子１ａのドレイン端子２１ａは基板配線３３に接続され、半導体スイッチング素子１ａのソース端子及び半導体スイッチング素子１ｂのドレイン端子２１ｂは基板配線３４に接続され、半導体スイッチング素子１ｂのソース端子は基板配線３５に接続されている。基板配線３４は、半導体スイッチング素子１ａのソース端子と半導体スイッチング素子１ｂのドレイン端子２１ｂを接続する配線であり、すなわち図１の接続点５ａを構成する配線である。基板配線３４の電位は、ハーフブリッジの中点電位である。なお、図２では、半導体スイッチング素子１ａ、１ｂのゲートは配線のみでドライバ回路２ａに接続される例を示したが、半導体スイッチング素子１ａ、１ｂとドライバ回路２ａとの間に、ゲート抵抗、フェライトビーズ、ツェナーダイオード、コンデンサ等のゲート回路がある構成でもよい。
【００２０】
実施の形態１の半導体モジュール２０は、図２のように半導体スイッチング素子１ａ、１ｂを、回路基板３１の実装面に他方の半導体スイッチング素子に対しておおよそ９０°回転させた状態で、互いのゲート端子２２ａとゲート端子２２ｂとが近づくように実装している。すなわち、半導体スイッチング素子１ａ、１ｂの互いの配置角度がおおよそ９０°である。言い換えると、半導体スイッチング素子１ａのドレイン端子２１ａ、ゲート端子２２ａが配置されたパッケージの端子辺と、半導体スイッチング素子１ｂのドレイン端子２１ｂ、ゲート端子２２ｂが配置されたパッケージの端子辺との角度がおおよそ９０°である。あるいは、半導体スイッチング素子１ａのドレイン端子２１ａ、ゲート端子２２ａが配置されたパッケージの端子辺に平行な基準線と半導体スイッチング素子１ｂのドレイン端子２１ｂ、ゲート端子２２ｂが配置されたパッケージの端子辺に平行な基準線との角度がおおよそ９０°である。これにより、実施の形態１の半導体モジュール２０は、半導体スイッチング素子１ａ、１ｂを同方向で実装した場合では物理的に限界の最短距離である、半導体スイッチング素子１ａ、１ｂのパッケージの端子辺の長さよりも、ゲート端子２２ａ、２２ｂを近づけることが可能となる。図４、図５を用いて、半導体スイッチング素子１ａのゲート端子２２ａと、半導体スイッチング素子１ｂのゲート端子２２ｂとの間の距離であるゲート端子間距離Ｌを説明する。
【００２１】
図４は図２の半導体スイッチング素子間におけるゲート端子間距離を説明する図であり、図５は、比較例の半導体スイッチング素子間におけるゲート端子間距離を説明する図である。図４では図２の半導体スイッチング素子１ａ、１ｂと基板配線３４を抜き出したものである。なお、半導体スイッチング素子１ａ、１ｂのパッケージは塗潰しパターンは省略した。半導体スイッチング素子１ａ、１ｂにおけるゲート端子２２ａ、２２ｂがあるパッケージ辺、すなわち端子辺の長さは、それぞれ端子辺長ｌｔである。半導体スイッチング素子１ａのゲート端子２２ａと、半導体スイッチング素子１ｂのゲート端子２２ｂとの間の距離であるゲート端子間距離Ｌは、図４に示すように、端子辺長ｌｔよりも短い。なお、ゲート端子間距離Ｌは、ゲート端子２２ａの先端部の中央から、ゲート端子２２ｂの先端部の中央までの距離とする。
【００２２】
図５の比較例は、半導体スイッチング素子１ａと半導体スイッチング素子１ｂとが平行移動した例であり、すなわち半導体スイッチング素子１ａ、１ｂの互いの配置角度が０°の例である。比較例の半導体スイッチング素子１ｂのドレイン端子２１ｂは基板配線３８に接続されており、基板配線３８は半導体スイッチング素子１ａと半導体スイッチング素子１ｂとの間に配置されている。半導体スイッチング素子１ａのゲート端子２２ａの先端部の中央から半導体スイッチング素子１ｂ側の端辺までの長さがｌ１であり、半導体スイッチング素子１ａ、１ｂの素子間の距離である素子間距離がｌ２であり、半導体スイッチング素子１ｂの半導体スイッチング素子１ａ側の端辺からゲート端子２２ｂの先端部の中央までの長さがｌ３である。比較例のゲート端子間距離Ｌは、長さｌ１、素子間距離ｌ２、長さｌ３の合計であり、端子辺長ｌｔよりも長くなる。
【００２３】
実施の形態１の電力変換装置９０は、半導体モジュール２０における半導体スイッチング素子１ａ、１ｂが互いにおおよそ９０°回転させた状態で配置されているので、ゲート端子間距離Ｌが端子辺長ｌｔよりも長い比較例と異なり、ゲート端子間距離Ｌを物理的に限界の最短距離である端子辺長ｌｔよりも短くすることができる。実施の形態１の電力変換装置９０は、そのような半導体スイッチング素子１ａ、１ｂの配置より、１つのドライバ回路２ａで複数の半導体スイッチング素子１ａ、１ｂを駆動する場合に、ドライバ回路２ａと複数の半導体スイッチング素子１ａ、１ｂのそれぞれとの距離が短くなり、半導体スイッチング素子１ａ、１ｂを安定に駆動することが可能となる。また、実施の形態１の電力変換装置９０は、半導体モジュール２０におけるゲート端子２２ａ、２２ｂとドライバ回路２ａとが近づくことで、小信号を扱う制御回路領域、すなわちドライバ回路２ａの領域をまとめることが容易となり、小信号を扱う制御回路領域と半導体スイッチング素子１ａ、１ｂを含んだ大電力を扱うパワー回路の領域とをノイズカップリングが防止するのに十分な距離を確保しならが分離することが可能となる。実施の形態１の電力変換装置９０は、小信号を扱う制御回路領域と大電力を扱うパワー回路の領域との分離距離を確保できるので、小信号を扱う制御回路への大電力を扱うパワー回路からのノイズカップリングを防止でき、さらなる半導体スイッチング素子１ａ、１ｂの駆動安定性を向上させることができる。
【００２４】
また、図２に示したように半導体スイッチング素子１ａ、１ｂが底面冷却の場合、すなわち表面実装タイプのパッケージで底面端子（ソース端子２３）の面積が、端子辺に配置された第一電力端子（ドレイン端子２１）における回路基板３１の配線（基板配線３３、３４）に接続された接続面の面積よりも広く形成されている場合には、回路基板３１の半導体スイッチング素子１ａ、１ｂの底面（実装面）側に基板配線を通すことができない。そのため、図２、図５に示したように、ドレイン端子２１ａ、２１ｂとゲート端子２２ａ、２２ｂとがそれぞれ同一辺にある半導体スイッチング素子１ａ、１ｂの構成では、図５の比較例で説明したように、半導体スイッチング素子１ａ、１ｂを同方向で実装した場合に、底面に形成された電極と沿面距離を確保しなければならない配線（例えば半導体スイッチング素子１ｂのドレイン用の基板配線３８）を端子から引き出すために、半導体スイッチング素子１ａ、１ｂの間隔をあける必要がある。この場合、半導体スイッチング素子１ａ、１ｂの間隔は、基板配線３８の幅よりも広くなるので、半導体スイッチング素子１ａのゲート端子２２ａと、半導体スイッチング素子１ｂのゲート端子２２ｂとが離れてしまう。
【００２５】
しかし、図２に示す通り、半導体スイッチング素子１ａ、１ｂを、回路基板３１の実装面に他方の半導体スイッチング素子に対しておおよそ９０°回転させた状態で実装することにより、半導体スイッチング素子１ａ、１ｂの互いのゲート端子２２ａ、２２ｂを近づけたまま、半導体スイッチング素子１ｂの配線の取り出し領域を確保することが可能となる。したがって、実施の形態１の電力変換装置９０は、１つのドライバ回路２ａで複数の半導体スイッチング素子１ａ、１ｂを駆動する場合に、ドライバ回路２ａと複数の半導体スイッチング素子１ａ、１ｂのそれぞれとの距離が短くなり、半導体スイッチング素子１ａ、１ｂの駆動安定性を向上させることができる。なお、このことは、図６に示すように、半導体スイッチング素子１の底面がドレイン端子２１で、ソース端子２３、ゲート端子２２がそれぞれ同一辺にあるパッケージにおいても同様のことが言える。図６は、図１の半導体スイッチング素子の他のパッケージを示す図である。
【００２６】
また、図２に示した通り、回路基板３１として金属基板を用いると、配線層が多くとも２層しか確保できない。このため、半導体スイッチング素子１ａ、１ｂを同一方向で実装した場合に、必須であるドレイン配線の取り出しと沿面距離の確保のために、図５の比較例で説明したように、半導体スイッチング素子１ａのゲート端子２２ａと半導体スイッチング素子１ｂのゲート端子２２ｂとが離れてしまう。これに対して、実施の形態１の半導体モジュール２０で示した半導体スイッチング素子１ａ、１ｂの配置を採用することで、実施の形態１の電力変換装置９０は、ドレイン配線の取り出しと沿面距離の確保しながら、半導体スイッチング素子１ａのゲート端子２２ａと半導体スイッチング素子１ｂのゲート端子２２ｂとを近づけることができ、すなわちゲート端子間距離Ｌを端子辺長ｌｔよりも短くできるので、半導体スイッチング素子１ａ、１ｂの駆動安定性を向上させることができる。
【００２７】
なお、このことは、回路基板３１として、ガラスエポキシを基材とした複数の配線層からなる回路基板を用いた場合にも同様である。すなわち、半導体スイッチング素子１ａ、１ｂの冷却を、回路基板３１の半導体スイッチング素子１ａ、１ｂ等の回路部品が実装される実装面とは逆の面に絶縁部材（例えば絶縁紙）を介して絶縁された状態で配置された冷却器４０により行うため、回路基板３１の熱抵抗を低下させる目的で、ガラスエポキシ基板は半導体スイッチング素子１ａ、１ｂが実装される領域の配線層がビア（ＶＩＡ）を介して全層接続される。このため、半導体スイッチング素子が実装される領域では、ガラスエポキシ基板の全配線層が同一電位となるため、半導体スイッチング素子１ａ、１ｂの底面に配線が通すことができないので、半導体スイッチング素子１ａ、１ｂを同一方向で実装した場合は、半導体スイッチング素子１ａ、１ｂの互いのゲート端子２２ａとゲート端子２２ｂとが離れてしまう。したがって、回路基板３１が複数の配線層からなる回路基板を用いた場合にも、実施の形態１の電力変換装置９０は、ドレイン配線の取り出しと沿面距離の確保しながら、半導体スイッチング素子１ａのゲート端子２２ａと半導体スイッチング素子１ｂのゲート端子２２ｂとのを近づけることができ、すなわちゲート端子間距離Ｌを端子辺長ｌｔよりも短くできるので、ドライバ回路２ａと複数の半導体スイッチング素子１ａ、１ｂのそれぞれとの距離が短くなり、半導体スイッチング素子１ａ、１ｂの駆動安定性を向上させることができる。
【００２８】
また、半導体スイッチング素子１ａ、１ｂとして底面冷却のパッケージの例を示したが、実施の形態１の電力変換装置９０は、半導体スイッチング素子１ａ、１ｂが上面冷却のパッケージであっても同様の効果がある。さらに、上面冷却パッケージの中でも、ドレイン端子、ソース端子、ゲート端子が全てリードであるパッケージは底面に実装面が無いので、半導体スイッチング素子１ａ、１ｂを同一方向で実装した場合（比較例Ａ）でも、パッケージ底面側の回路基板３１において配線領域を確保でき、半導体スイッチング素子１ａ、１ｂの距離を図５の比較例よりも近づけることが可能となる。しかし、実施の形態１の電力変換装置９０は、同一方向で実装した場合では物理的に限界の最短距離である半導体スイッチング素子１ａ、１ｂの端子辺長ｌｔよりも、半導体スイッチング素子１ａのゲート端子２２ａと半導体スイッチング素子１ｂのゲート端子２２ｂとのを近づけることができるため、すなわち比較例Ａよりも半導体スイッチング素子１ａ、１ｂの互いのゲート端子２２ａ、２２ｂを近づけることができるため、ドライバ回路２ａと複数の半導体スイッチング素子１ａ、１ｂのそれぞれとの距離が短くなり、半導体スイッチング素子１ａ、１ｂの駆動安定性を向上させることができる。
【００２９】
また、図２では、半導体スイッチング素子１ａ、１ｂを、回路基板３１の実装面に他方の半導体スイッチング素子に対しておおよそ９０°回転させた状態で、半導体スイッチング素子１ａ、１ｂの互いのゲート端子２２ａ、２２ｂが近づくように実装する例を示した。しかし、図７、図８に示すように半導体スイッチング素子１ａ、１ｂの互いの配置角度は４５°にしてもよい。図７は図１の２つの半導体スイッチング素子の配置の他の配置例を示す図であり、図８は図１の２つの半導体スイッチング素子の配置の更に他の配置例を示す図である。図７は、図５の比較例と同様に半導体スイッチング素子１ａと半導体スイッチング素子１ｂとの間に基板配線３８が配置された例である。図８は、図２、図４と同様に、半導体スイッチング素子１ａのソース端子と半導体スイッチング素子１ｂのドレイン端子２１ｂとが基板配線３９ａで接続され、半導体スイッチング素子１ａのソース端子に基板配線３９ｂが接続された例である。
【００３０】
図７、図８は、半導体スイッチング素子１ａ、１ｂの互いの配置角度が４５°の例であり、言い換えると半導体スイッチング素子１ａのドレイン端子２１ａ、ゲート端子２２ａが配置されたパッケージの端子辺あるいは端子辺に平行な基準線と、半導体スイッチング素子１ｂのドレイン端子２１ｂ、ゲート端子２２ｂが配置されたパッケージの端子辺あるいは端子辺に平行な基準線との角度が４５°の例である。半導体スイッチング素子１ａのゲート端子２２ａと、半導体スイッチング素子１ｂのゲート端子２２ｂとの間の距離であるゲート端子間距離Ｌは、図７、図８に示すように、端子辺長ｌｔよりも短い。したがって、図７、図８のように半導体スイッチング素子１ａ、１ｂが配置された半導体モジュール２０を備えた実施の形態１の電力変換装置９０は、１つのドライバ回路２ａで複数の半導体スイッチング素子１ａ、１ｂを駆動する場合に、半導体スイッチング素子１ａのゲート端子２２ａと半導体スイッチング素子１ｂのゲート端子２２ｂとのを近づけることができ、すなわちゲート端子間距離Ｌを端子辺長ｌｔよりも短くできるので、ドライバ回路２ａと複数の半導体スイッチング素子１ａ、１ｂのそれぞれとの距離が短くなり、半導体スイッチング素子１ａ、１ｂの駆動安定性を向上させることができる。
【００３１】
また、半導体スイッチング素子１ａ、１ｂの互いの配置角度はおおよそ１８０°にしてもよい。図９は、図１の半導体スイッチング素子を含む他の半導体モジュールの構成を示す図である。図９は、半導体スイッチング素子１ａ、１ｂを、回路基板３１の実装面に他方の半導体スイッチング素子に対して互いの端子辺を対向させると共におおよそ１８０°回転させた状態で実装した例である。このように実装することでも、半導体スイッチング素子１ａ、１ｂは、端子辺の長さである端子辺長ｌｔよりも、互いのゲート端子２２ａ、２２ｂを近づけることが可能となるため、図９に示した半導体モジュール２０を備えた実施の形態１の電力変換装置９０は、図２に示した半導体モジュール２０を備えた実施の形態１の電力変換装置９０と同様に、ドライバ回路２ａと複数の半導体スイッチング素子１ａ、１ｂのそれぞれとの距離が短くなり、半導体スイッチング素子１ａ、１ｂの駆動安定性を向上させることができる。
【００３２】
なお、図１では、ドライバ回路２ａが直列接続された半導体スイッチング素子１ａ、１ｂを独立した２つのドライブ信号で駆動し、ドライバ回路２ｂが直列接続された半導体スイッチング素子１ｃ、１ｄを独立した２つのドライブ信号で駆動する例で示した。しかし、１つのドライバ回路が駆動する２つの半導体スイッチング素子の組合せは他の組合せでもよい。例えば、ドライバ回路２ａはソース電位が共通とされている半導体スイッチング素子１ｂ、１ｄを駆動し、ドライバ回路２ｂはドレイン電位が共通とされている半導体スイッチング素子１ａ、１ｃを駆動してもよい。この場合は、１つの半導体モジュール２０に、ドライバ回路２ａ、半導体スイッチング素子１ｂ、１ｄが実装され、他の半導体モジュール２０に、ドライバ回路２ｂ、半導体スイッチング素子１ａ、１ｃが実装される。この場合も、１つの半導体モジュール２０に実装された半導体スイッチング素子１ｂ、１ｄの互いのゲート端子間の距離を端子辺長ｌｔよりも短くでき、他の半導体モジュール２０に実装された半導体スイッチング素子１ａ、１ｂの互いのゲート端子間の距離を端子辺長ｌｔよりも短くできる。したがって、これらの２つの半導体モジュール２０を備えた実施の形態１の電力変換装置９０は、ドライバ回路とこのドライバ回路が駆動する複数の半導体スイッチング素子のそれぞれとの距離が短くなり、半導体スイッチング素子１ａ、１ｂ、１ｃ、１ｄの駆動安定性を向上させることができる。なお、ドライバ回路２ａとドライバ回路２ｂを入れ替えてもよい。
【００３３】
実施の形態１の電力変換装置９０における半導体スイッチング素子１ａ、１ｂの互いの配置角度についてまとめる。図２、図７、図８、図９において、半導体スイッチング素子１ａ、１ｂの互いの配置角度が４５°、おおよそ９０°、おおよそ１８０°の例を示した。半導体スイッチング素子１ａ、１ｂの互いの配置角度は、相対的な角度で規定した場合、４５°以上１８０°以下であれば、ドライバ回路とこのドライバ回路が駆動する複数の半導体スイッチング素子のそれぞれとの距離が短くなり、複数の半導体スイッチング素子の駆動安定性を向上させることができる。
【００３４】
なお、半導体スイッチング素子１ａ〜１ｄは、シリコンを用いたＭＯＳ−ＦＥＴに限らず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）でもよい。また、半導体スイッチング素子１ａ〜１ｄは、バンドギャップが広いワイドバンドギャップ半導体材料、例えばＧａＮ系材料を基材とした、すなわちＧａＮ系材料を用いたＭＯＳ−ＦＥＴ又はＩＧＢＴでもよい。ワイドバンドギャップ半導体材料を用いた半導体スイッチング素子１ａ〜１ｄではシリコンを用いた半導体スイッチング素子１ａ〜１ｄより高速に動作可能なので、２つ以上の半導体スイッチング素子を１つのドライバ回路にて駆動する際に、ドライバ回路と半導体スイッチング素子との距離が長くなるとシリコンを用いた半導体スイッチング素子よりも動作が不安定になる。そのため、ワイドバンドギャップ半導体材料を用いた半導体スイッチング素子１ａ〜１ｄでは、更に２つ以上の半導体スイッチング素子を１つのドライバ回路にて駆動する際に、半導体スイッチング素子の駆動安定性を向上させることが求められる。また、半導体スイッチング素子１ａ〜１ｄは、ソース・ドレイン間に並列接続されたダイオードを含むＳｉＣ又はダイヤモンドを用いたＭＯＳ−ＦＥＴ、ＩＧＢＴでもよい。ＧａＮ系材料、ＳｉＣ又はダイヤモンドは、シリコンよりもバンドギャップ値が大きい、すなわちバンドギャップが広いワイドバンドギャップ半導体材料であり、ワイドバンドギャップ半導体材料を用いた半導体素子（ワイドバンドギャップ半導体素子）はシリコンを用いた素子よりも電力損失が低いため、半導体モジュール２０の高効率化が可能となる。また、ワイドバンドギャップ半導体素子は耐電圧性が高く、許容電流密度も高いため、半導体モジュール２０の小型化が可能となる。さらにワイドバンドギャップ半導体素子は、耐熱性が高いので、高温動作が可能であり、冷却器の小型化又は、冷却器の空冷化も可能となるので、電力変換装置９０の一層の小型化が可能になる。
【００３５】
実施の形態１の電力変換装置９０は、複数の半導体スイッチング素子１ａ、１ｂ、１ｃ、１ｄを備えると共に、入力電力を複数の半導体スイッチング素子１ａ、１ｂ、１ｃ、１ｄのオン期間を制御して電力変換する電力変換装置であって、配線（基板配線３３、３４、３５）が形成されると共に複数の半導体スイッチング素子１ａ、１ｂが実装された回路基板３１と、回路基板３１に実装されると共に複数の半導体スイッチング素子１ａ、１ｂの少なくとも２つを共通に駆動するドライバ回路２ａと、を備えている。半導体スイッチング素子１ａ、１ｂは、ドライバ回路２ａにより生成された制御信号が入力される制御端子（ゲート端子２２）と、制御信号の電圧基準となる電位が生じる第一電力端子（ソース端子２３）と、制御信号よりも大電力が流れる第二電力端子（ドレイン端子２１）と、を有している。ドライバ回路２ａが共通に駆動する複数の半導体スイッチング素子１ａ、１ｂは、パッケージ形状が同一形状であり、かつ互いの制御端子間の距離である制御端子間距離（ゲート端子間距離Ｌ）が、制御端子（ゲート端子２２）が配置されたパッケージの辺である端子辺の長さ（端子辺長ｌｔ）よりも短くなるような位置関係で配置されている。実施の形態１の電力変換装置９０は、このような構成により、互いの制御端子間距離（ゲート端子間距離Ｌ）が端子辺の長さ（端子辺長ｌｔ）よりも短くなるような位置関係で配置されている複数の半導体スイッチング素子１ａ、１ｂをドライバ回路２ａが共通に駆動するので、半導体スイッチング素子１ａ、１ｂの駆動安定性を向上させることができる。
【００３６】
実施の形態２．
実施の形態１では、半導体スイッチング素子１ａ、１ｂがハーフブリッジを構成する直列接続の関係にあり、独立して２つのドライブ信号を出力できる２チャンネル構成のドライバ回路で駆動する場合の例を示した。実施の形態２では、複数の半導体スイッチング素子が並列接続された、すなわち並列関係にあり、１チャンネル構成のドライバ回路で駆動する場合の例を示す。図１０は実施の形態２に係る電力変換装置の構成を示す図であり、図１１は図１０の半導体スイッチング素子を含む半導体モジュールの構成を示す図である。実施の形態１と同じ構成要素は同じ番号とし、実施の形態１との違いを主に説明する。
【００３７】
図１０に示した電力変換装置９０は、単相インバータ１２の構成が図１に示した電力変換装置９０とは異なっている。図１０に示した電力変換装置９０は、半導体スイッチング素子１ａ、１ｂ、１ｃ、１ｄと並列にそれぞれ半導体スイッチング素子１ｅ、１ｆ、１ｇ、１ｈが接続されている。並列のペアである半導体スイッチング素子１ａと半導体スイッチング素子１ｅは、共通のドライバ回路２ａにて駆動される。同様に、並列のペアである半導体スイッチング素子１ｂと半導体スイッチング素子１ｆは共通のドライバ回路２ｂにて駆動され、並列のペアである半導体スイッチング素子１ｃと半導体スイッチング素子１ｇは共通のドライバ回路２ｃにて駆動され、並列のペアである半導体スイッチング素子１ｄと半導体スイッチング素子１ｈは共通のドライバ回路２ｄにて駆動される。
【００３８】
単相インバータ１２は、半導体スイッチング素子１ａ、１ｅ及びドライバ回路２ａを備えた第一の半導体モジュール２０と、半導体スイッチング素子１ｂ、１ｆ及びドライバ回路２ｂを備えた第二の半導体モジュール２０と、半導体スイッチング素子１ｃ、１ｇ及びドライバ回路２ｃを備えた第三の半導体モジュール２０と、半導体スイッチング素子１ｄ、１ｈ及びドライバ回路２ｄを備えた第四の半導体モジュール２０と、にて構成されている。図１１では、半導体スイッチング素子１ａ、１ｅ及びドライバ回路２ａを備えた第一の半導体モジュール２０を示した。第二〜第四の半導体モジュール２０の構成及び各部品の配置は、図１１の半導体モジュール２０と同様である。第一の半導体モジュール２０と第二の半導体モジュール２０との接続及び第三の半導体モジュール２０と第四の半導体モジュール２０との接続は、例えば金属板のバスバー等で接続されている。また、第一の半導体モジュール２０と第三の半導体モジュール２０との接続及び第二の半導体モジュール２０と第四の半導体モジュール２０との接続は、例えば金属板のバスバー等で接続されている。ここでは、半導体スイッチング素子１ａ、１ｅとそれらを駆動するドライバ回路２ａを備えた半導体モジュール２０を説明する。
【００３９】
金属を基材とする回路基板３１の表面に半導体スイッチング素子１ａ、１ｅが表面実装されている。半導体スイッチング素子１ａはドレイン端子２１ａ、ゲート端子２２ａ、底面のソース端子を備えており、半導体スイッチング素子１ｅはドレイン端子２１ｅ、ゲート端子２２ｅ、底面のソース端子を備えている。半導体スイッチング素子１ａ、１ｅの底面のソース端子が回路基板３１に実装される。半導体スイッチング素子１ａ及び半導体スイッチング素子１ｅは、他方に対して回路基板３１の実装面におおよそ９０°回転させた状態で、ゲート端子２２ａとゲート端子２２ｅとが近づくように実装されている。回路基板３１の裏面には、半導体スイッチング素子１ａ、１ｅを冷却する冷却器４０が接続されている。
【００４０】
半導体スイッチング素子１ａのゲート端子２２ａ及び半導体スイッチング素子１ｅのゲート端子２２ｅは、共通のゲート配線３ａを介してドライバ回路２ａに接続されている。半導体スイッチング素子１ａの実装面（底面）に形成されたソース端子及び半導体スイッチング素子１ｅのソース端子は、共通のソース配線４ａを介してドライバ回路２ａに接続されている。ここで、ソース配線４ａは、ゲート配線３ａと回路基板３１の平面上で交差しないように、バスバー３６を介して半導体スイッチング素子１ａのソース端子、半導体スイッチング素子１ｅのソース端子、ドライバ回路２ａのそれぞれを接続している。ソース配線４ａは、バスバー３６を用いてゲート配線３ａと立体交差している。半導体スイッチング素子１ａのドレイン端子２１ａ及び半導体スイッチング素子１ｅのドレイン端子２１ｅは共通の基板配線３３に接続され、半導体スイッチング素子１ａのソース端子及び半導体スイッチング素子１ｅのソース端子は共通の基板配線３５に接続されている。なお、基板配線３５は、基板配線３３と回路基板３１の平面上で交差しないように、バスバー３６を介して半導体スイッチング素子１ａのソース端子及び半導体スイッチング素子１ｅのソース端子を接続している。基板配線３５は、バスバー３６を用いて基板配線３３と立体交差している。なお、図１１では、半導体スイッチング素子１ａ、１ｅのゲートは配線のみでドライバ回路２ａに接続される例を示したが、半導体スイッチング素子１ａ、１ｅとドライバ回路２ａとの間に、共通又はそれぞれにゲート抵抗、フェライトビーズ、ツェナーダイオード、コンデンサ等のゲート回路がある構成でもよい。
【００４１】
実施の形態２の半導体モジュール２０は、図１１のように半導体スイッチング素子１ａ、１ｅを、回路基板３１の実装面に他方の半導体スイッチング素子に対しておおよそ９０°回転させた状態で、互いのゲート端子２２ａとゲート端子２２ｅとが近づくように実装している。すなわち、半導体スイッチング素子１ａ、１ｅの互いの配置角度がおおよそ９０°である。言い換えると、半導体スイッチング素子１ａのドレイン端子２１ａ、ゲート端子２２ａが配置されたパッケージの端子辺あるいは端子辺に平行な基準線と、半導体スイッチング素子１ｅのドレイン端子２１ｅ、ゲート端子２２ｅが配置されたパッケージの端子辺あるいは端子辺に平行な基準線との角度がおおよそ９０°である。これにより、実施の形態２の半導体モジュール２０は、半導体スイッチング素子１ａ、１ｅを同方向で実装した場合では物理的に限界の最短距離である、半導体スイッチング素子１ａ、１ｅのパッケージの端子辺の長さよりも、ゲート端子２２ａ、２２ｅを近づけることが可能となる。
【００４２】
実施の形態２の電力変換装置９０は、１つのドライバ回路２ａで並列接続された、すなわち並列関係にある複数の半導体スイッチング素子１ａ、１ｅを駆動する場合に、ドライバ回路２ａと複数の半導体スイッチング素子１ａ、１ｅのそれぞれとの距離が短くなり、半導体スイッチング素子１ａ、１ｅを安定に駆動することが可能となる。また、実施の形態２の電力変換装置９０は、半導体モジュール２０におけるゲート端子２２ａ、２２ｅとドライバ回路２ａとが近づくことで、小信号を扱う制御回路領域、すなわちドライバ回路２ａの領域をまとめることが容易となり、小信号を扱う制御回路領域と半導体スイッチング素子１ａ、１ｅを含んだ大電力を扱うパワー回路の領域とをノイズカップリングが防止するのに十分な距離を確保しならが分離することが可能となる。実施の形態２の電力変換装置９０は、小信号を扱う制御回路領域と大電力を扱うパワー回路の領域との分離距離を確保できるので、小信号を扱う制御回路への大電力を扱うパワー回路からのノイズカップリングを防止でき、さらなる半導体スイッチング素子１ａ、１ｅの駆動安定性を向上させることができる。
【００４３】
図１１では、同一のドライバ回路２ａにて駆動される並列関係にある複数の半導体スイッチング素子が２つの例を示した。実施の形態２の半導体モジュール２０は、図１１の構成に限らず図１２に示す構成であってもよい。図１２は、図１０の半導体スイッチング素子を含む他の半導体モジュールの構成を示す図である。図１２に示した半導体モジュール２０は、同一のドライバ回路２ａにて並列関係にある３つの半導体スイッチング素子１ａ、１ｅ、１ｉを駆動する場合である。図１２に示した半導体モジュール２０を備えた実施の形態２の電力変換装置９０は、各ドライバ回路２ａ、２ｂ、２ｃ、２ｄが駆動する並列関係にある複数の半導体スイッチング素子が３つの場合である。
【００４４】
図１２に示した半導体モジュール２０は、半導体スイッチング素子１ａ、１ｅの互いの配置角度がおおよそ１８０°であり、半導体スイッチング素子１ａ、１ｉの互いの配置角度がおおよそ９０°であり、半導体スイッチング素子１ｅ、１ｉの互いの配置角度がおおよそ９０°である。半導体スイッチング素子１ａのゲート端子２２ａ、半導体スイッチング素子１ｅのゲート端子２２ｅ及び半導体スイッチング素子１ｉのゲート端子２２ｉは、共通のゲート配線３ａを介してドライバ回路２ａに接続されている。半導体スイッチング素子１ａの実装面（底面）に形成されたソース端子、半導体スイッチング素子１ｅのソース端子及び半導体スイッチング素子１ｉのソース端子は、共通のソース配線４ａを介してドライバ回路２ａに接続されている。ここで、ソース配線４ａは、ゲート配線３ａと回路基板３１の平面上で交差しないように、バスバー３６を介して半導体スイッチング素子１ａのソース端子、半導体スイッチング素子１ｅのソース端子、半導体スイッチング素子１ｉのソース端子、ドライバ回路２ａのそれぞれを接続している。ソース配線４ａは、バスバー３６を用いてゲート配線３ａと立体交差している。
【００４５】
半導体スイッチング素子１ａのドレイン端子２１ａ、半導体スイッチング素子１ｅのドレイン端子２１ｅ及び半導体スイッチング素子１ｉのドレイン端子２１ｉは共通の基板配線３３に接続され、半導体スイッチング素子１ａのソース端子、半導体スイッチング素子１ｅのソース端子及び半導体スイッチング素子１ｉのソース端子は共通の基板配線３５に接続されている。なお、基板配線３３は、基板配線３５と回路基板３１の平面上で交差しないように、バスバー３６を介して半導体スイッチング素子１ａのドレイン端子２１ａ、半導体スイッチング素子１ｅのドレイン端子２１ｅ及び半導体スイッチング素子１ｉのドレイン端子２１ｉを接続している。基板配線３３は、バスバー３６を用いて基板配線３５と立体交差している。なお、図１２では、半導体スイッチング素子１ａ、１ｅ、１ｉのゲートは配線のみでドライバ回路２ａに接続される例を示したが、半導体スイッチング素子１ａ、１ｅ、１ｉとドライバ回路２ａとの間に、共通又はそれぞれにゲート抵抗、フェライトビーズ、ツェナーダイオード、コンデンサ等のゲート回路がある構成でもよい。
【００４６】
図１２に示した半導体モジュール２０を備えた実施の形態２の電力変換装置９０は、各ドライバ回路２ａ、２ｂ、２ｃ、２ｄが駆動する並列関係にある複数の半導体スイッチング素子が３つの場合である。この場合も図１１に示した半導体モジュール２０を備えた実施の形態２の電力変換装置９０と同様に、ドライバ回路２ａと複数の半導体スイッチング素子１ａ、１ｅ、１ｉとの距離が短くなり、半導体スイッチング素子１ａ、１ｅ、１ｉの駆動安定性を向上させることができる。また、図１２に示した半導体モジュール２０を備えた実施の形態２の電力変換装置９０は、小信号を扱う制御回路領域と大電力を扱うパワー回路の領域との分離距離を確保できるので、小信号を扱う制御回路への大電力を扱うパワー回路からのノイズカップリングを防止でき、さらなる半導体スイッチング素子１ａ、１ｅ、１ｉの駆動安定性を向上させることができる。
【００４７】
実施の形態３．
実施の形態１及び２では、半導体スイッチング素子のパッケージとして表面実装パッケージの例を示したが、半導体スイッチング素子として、ベアチップを用いてもよい。図１３は、実施の形態３に係る半導体モジュールの構成を示す図である。実施の形態３の半導体モジュール２０は、ベアチップの半導体スイッチング素子５１ａ、５１ｂ及びドライバ回路２ａで構成されたハーフブリッジ回路を備えた半導体モジュールである。１つのドライバ回路２ａにて複数のベアチップの半導体スイッチング素子５１ａ、５１ｂを駆動する。図１３に示した半導体モジュール２０は、図１の電力変換装置９０の単相インバータ１２の構成部品である。ベアチップの半導体スイッチング素子５１ａ、５１ｂは、同一形状であり、それぞれ図１の半導体スイッチング素子１ａ、１ｂに該当する。ドライバ回路２ａは回路基板３１に実装されており、半導体スイッチング素子５１ａ、５１ｂはリードフレーム８０に実装されている。図１３では、冷却器４０が、回路基板３１に接続され、かつリードフレーム８０に絶縁部材（例えばセラミック基板）を介して接続された状態で配置されている例を示した。
【００４８】
リードフレーム８０は、半導体スイッチング素子５１ａが実装されるダイパッド８１ａ、半導体スイッチング素子５１ｂが実装されるダイパッド８１ｂ、リード８２、ダイパッド８１ａに接続されたリード８３、ダイパッド８１ｂに接続されたリード８４を備えている。破線８５ａはダイパッド８１ａとリード８３との境界を示しており、破線８５ｂはダイパッド８１ｂとリード８４との境界を示している。半導体スイッチング素子５１ａは、ドライバ回路２ａにより生成された制御信号（ドライブ信号）が入力されるゲートパッド５２ａ、制御信号よりも大電力である入力電源１１から供給された電力が流れるドレインパッド５３ａ、裏面に形成されダイパッド８１ａに接続されるソース電極（図示せず）を備えている。半導体スイッチング素子５１ｂは、ドライバ回路２ａにより生成された制御信号（ドライブ信号）が入力されるゲートパッド５２ｂ、制御信号よりも大電力である入力電源１１から供給された電力が流れるドレインパッド５３ｂ、裏面に形成されダイパッド８１ｂに接続されるソース電極（図示せず）を備えている。半導体スイッチング素子５１ａ、５１ｂのゲートパッド５２ａ、５２ｂは、図２に示した半導体スイッチング素子１ａ、１ｂのゲート端子２２ａ、２２ｂに該当する。半導体スイッチング素子５１ａ、５１ｂのドレインパッド５３ａ、５３ｂは、図２に示した半導体スイッチング素子１ａ、１ｂのドレイン端子２１ａ、２１ｂに該当する。半導体スイッチング素子５１ａ、５１ｂのソース電極は、図２に示した半導体スイッチング素子１ａ、１ｂのソース端子に該当する。
【００４９】
回路基板３１には、半導体スイッチング素子５１ａのゲートパッド５２ａに接続部材７１ａを介して接続するゲートパッド６１ａ、半導体スイッチング素子５１ａのソース電極に接続されたダイパッド８１ａに接続部材７２ａを介して接続するソースパッド６２ａ、半導体スイッチング素子５１ｂのゲートパッド５２ｂに接続部材７１ｂを介して接続するゲートパッド６１ｂ、半導体スイッチング素子５１ｂのソース電極に接続されたダイパッド８１ｂに接続部材７２ｂを介して接続するソースパッド６２ｂが形成されている。ドライバ回路２ａは、ゲートパッド６１ａ、６１ｂにそれぞれゲート配線３ａ、３ｂにより接続されており、ソースパッド６２ａ、６２ｂにそれぞれソース配線４ａ、４ｂにより接続されている。半導体スイッチング素子５１ａのドレインパッド５３ａは接続部材７３を介してリード８２に接続されている。半導体スイッチング素子５１ｂのドレインパッド５３ｂは接続部材７４を介してリード８３に接続されている。接続部材７１ａ、７１ｂ、７２ａ、７２ｂ、７３、７４は、例えばボンディングワイヤである。リード８３は、半導体スイッチング素子５１ａのソース電極と半導体スイッチング素子１ｂのドレインパッド５３ｂを接続する配線であり、すなわち図１の接続点５ａを構成する配線である。リード８３は図２の基板配線３４に該当している。リード８２、８４は、それぞれ図２の基板配線３３、３５に該当している。
【００５０】
なお、図１３では、ドライバ回路２ａが、金属を基材とする金属基板又はガラスエポキシを基材とした複数の配線層を備えた回路基板である回路基板３１に実装された例を示したが、ドライバ回路２ａがベアチップの半導体スイッチング素子５１ａ、５１ｂが実装されるリードフレーム８０に実装されてもよい。
【００５１】
図１３に示すように、複数のベアチップの半導体スイッチング素子５１ａ、５１ｂは、リードフレーム８０の実装面に他の素子に対して４５°以上の角度で回転させた状態、例えばおおよそ９０°回転させた状態で、ゲートパッド５２ａ、５２ｂ同士の距離が近づくように実装されている。図１３は、半導体スイッチング素子５１ａのゲートパッド５２ａ（制御端子）に最も近いチップ辺５７ａに平行な基準線８６ａと、半導体スイッチング素子５１ｂのゲートパッド５２ｂ（制御端子）に最も近いチップ辺５７ｂに平行な基準線８６ｂとが４５°以上１８０°以下の角度で回転した方向で、半導体スイッチング素子５１ａ、５１ｂが互いに配置されている例である。なお、図９と同様に、複数のベアチップの半導体スイッチング素子５１ａ、５１ｂを、リードフレーム８０の実装面に他の素子に対して４５°以上の角度で回転させた状態、例えばおおよそ１８０°回転させた状態で、ゲートパッド５２ａ、５２ｂ同士の距離が近づくように実装してもよい。
【００５２】
ここで、複数のベアチップの半導体スイッチング素子５１ａ、５１ｂを同方向で実装した場合における、物理的に限界の最短距離、すなわち互いの制御端子（ゲートパッド５２ａ、５２ｂ）間の限界距離を考える。この限界距離は、ゲートパッド５２ａ、５２ｂに最も近いチップ辺５７ａ、５７ｂの長さと、ダイパッド８１ａとダイパッド８１ｂとの間の距離と、ダイパッド８１ａにおける他のベアチップに対向する半導体スイッチング素子５１ａの端からダイパッド８１ａの端までの距離と、ダイパッド８１ｂにおける他のベアチップに対向する半導体スイッチング素子５１ｂの端からダイパッド８１ｂの端までの距離とを合計した距離である。図１３に示した実施の形態３の半導体モジュール２０は、複数のベアチップの半導体スイッチング素子５１ａ、５１ｂを同方向で実装した場合の限界距離（限界距離１）よりも、複数のベアチップの半導体スイッチング素子５１ａ、５１ｂのゲートパッド５２ａ、５２ｂ同士の距離を近づけることが可能となる。これにより、１つのドライバ回路２ａで複数のベアチップの半導体スイッチング素子５１ａ、５１ｂを駆動する場合に、ドライバ回路２ａと複数のベアチップの半導体スイッチング素子５１ａ、５１ｂのそれぞれとの距離が短くなり、複数のベアチップの半導体スイッチング素子５１ａ、５１ｂを安定に駆動することが可能となる。
【００５３】
実施の形態３の半導体モジュール２０では、１つのドライバ回路２ａが共通に駆動する複数の半導体スイッチング素子５１ａ、５１ｂは、チップ形状が同一形状であり、かつ互いの制御端子（ゲートパッド５２ａ、５２ｂ）間の距離である制御端子間距離（ゲート端子間距離Ｌ）が、同方向で実装された複数のベアチップにおける限界距離よりも短くなるような位置関係で配置されている。このように複数のベアチップの半導体スイッチング素子５１ａ、５１ｂを配置することで、１つのドライバ回路２ａと複数のベアチップの半導体スイッチング素子５１ａ、５１ｂのそれぞれとの距離が短くなり、複数のベアチップの半導体スイッチング素子５１ａ、５１ｂを安定に駆動することが可能となる。
【００５４】
なお、ベアチップの半導体スイッチング素子５１ａ、５１ｂの面積がダイパッド８１ａ、８１ｂのベアチップが実装される実装面の面積よりも大きい場合又はベアチップが実装される実装面の面積と同じ場合には、複数のベアチップの半導体スイッチング素子５１ａ、５１ｂを同方向で実装した場合の限界距離（限界距離２）は、限界距離１よりも短くなる。限界距離２は、ゲートパッド５２ａ、５２ｂに最も近いチップ辺５７ａ、５７ｂの長さと、半導体スイッチング素子５１ａと半導体スイッチング素子５１ｂとの間の距離とを合計した距離である。この場合にも、実施の形態３の半導体モジュール２０は、複数のベアチップの半導体スイッチング素子５１ａ、５１ｂを同方向で実装した場合の限界距離（限界距離２）よりも、複数のベアチップの半導体スイッチング素子５１ａ、５１ｂのゲートパッド５２ａ、５２ｂ同士の距離を近づけることが可能となる。
【００５５】
実施の形態３の電力変換装置９０は、複数の半導体スイッチング素子５１ａ、５１ｂ、を備えると共に、入力電力を複数の半導体スイッチング素子５１ａ、５１ｂのオン期間を制御して電力変換する電力変換装置であって、複数の半導体スイッチング素子５１ａ、５１ｂがベアチップ実装されたリードフレーム８０と、リードフレーム８０又は配線（ゲート配線３ａ、３ｂ、ソース配線４ａ、４ｂ）が形成された回路基板３１に実装されると共に複数の半導体スイッチング素子５１ａ、５１ｂの少なくとも２つを共通に駆動するドライバ回路２ａと、を備えている。半導体スイッチング素子５１ａ、５１ｂは、ドライバ回路２ａにより生成された制御信号が入力される制御端子（ゲートパッド５２ａ、５２ｂ）とドライバ回路２ａとが接続部材７１ａ、７１ｂを介して接続されている。ドライバ回路２ａが共通に駆動する複数の半導体スイッチング素子５１ａ、５１ｂは、チップ形状が同一形状であり、制御端子（ゲートパッド５２ａ、５２ｂ）に最も近いチップ辺５７ａ、５７ｂに平行な互いの基準線８６ａ、８６ｂが４５°以上１８０°以下の角度で回転した方向で配置されている。実施の形態３の電力変換装置９０は、このような構成により、互いの制御端子間距離（ゲート端子間距離Ｌ）が同方向で実装された複数のベアチップにおける限界距離よりも短くなるような位置関係で配置されている複数の半導体スイッチング素子５１ａ、５１ｂをドライバ回路２ａが共通に駆動するので、半導体スイッチング素子５１ａ、５１ｂの駆動安定性を向上させることができる。
【００５６】
実施の形態４．
実施の形態１及び２では、半導体スイッチング素子１としてドレイン端子２１、ゲート端子２２、ソース端子２３を備えた例、すなわち３端子パッケージに搭載された例を示した。しかし、半導体スイッチング素子１は、ソース端子２３に接続されたソース接続端子を更に備えた４端子パッケージに搭載されたものでよい。図１４は、実施の形態４に係る半導体モジュールの構成を示す図である。実施の形態４の半導体モジュール２０は、図２に示した半導体モジュール２０とは、半導体スイッチング素子１ａ、１ｂがソース接続端子２４ａ、２４ｂを備えている点で異なる。ドライバ回路２ａは、半導体スイッチング素子１ａのソース接続端子２４ａとソース配線４ａにより接続されており、ドライバ回路２ａは、半導体スイッチング素子１ｂのソース接続端子２４ｂとソース配線４ｂにより接続されている。ここで、ソース配線４ｂは、ゲート配線３ｂと平面上で交差しないように、バスバー３６を介して半導体スイッチング素子１ｂのソース接続端子２４ｂとドライバ回路２ａとを接続している。ドライバ回路２ａは、ソース接続端子２４ａ、２４ｂの電位を基準にして、半導体スイッチング素子１ａ、１ｂを駆動する制御信号（ドライブ信号）を生成する。ソース接続端子２４ａ、２４ｂは、制御信号（ドライブ信号）を生成する際の基準電位が入力されるので、基準端子と言うこともできる。
【００５７】
実施の形態４の半導体モジュール２０は、実施の形態１の半導体モジュール２０と同様に、半導体スイッチング素子１ａ、１ｂを同方向で実装した場合では物理的に限界の最短距離である、半導体スイッチング素子１ａ、１ｂのパッケージの端子辺の長さよりも、ゲート端子２２ａ、２２ｂを近づけることが可能となる。したがって、実施の形態４の半導体モジュール２０は、実施の形態１の半導体モジュール２０と同様の効果を奏する。実施の形態４の半導体モジュール２０は実施の形態１の半導体モジュール２０と同様の効果を奏するので、実施の形態４の半導体モジュール２０が搭載された実施の形態４の電力変換装置９０は、実施の形態１の電力変換装置９０と同様の効果を奏する。
【００５８】
なお、実施の形態１〜４では、電力変換装置９０として絶縁型のフルブリッジＤＣ／ＤＣコンバータの例を示したが、この回路構成に限定するものではなく、１つのドライバ回路にて、表面実装の２つの半導体スイッチング素子を駆動している構成であれば、ＬＬＣ方式又はハーフブリッジ型のＤＣ／ＤＣコンバータ等でもよい。また、実施の形態１〜４で示した互いの配置角度が相対的な角度で４５°以上１８０°以下で実装された複数の半導体スイッチング素子を備えた電力変換装置９０は、ＤＣ／ＤＣコンバータに限定するものではなく、セミブリッジレスＡＣ／ＤＣコンバータ、トーテムポール型のＡＣ／ＤＣコンバータ等のＡＣ／ＤＣコンバータ、インバータ等のスイッチングを伴う電力変換装置に適用できることは言うまでもない。
【００５９】
なお、本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【符号の説明】
【００６０】
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ、１ｈ、１ｉ…半導体スイッチング素子、２ａ、２ｂ、２ｃ、２ｄ…ドライバ回路、２１、２１ａ、２１ｂ、２１ｅ、２１ｉ…ドレイン端子（第二電力端子）、２２、２２ａ、２２ｂ、２２ｅ、２２ｉ…ゲート端子（制御端子）、２３…ソース端子（第一電力端子）、２４ａ、２４ｂ…ソース接続端子（基準端子）、３１…回路基板、３３、３４、３５、３９ａ、３９ｂ…基板配線、５２ａ、５２ｂ…ゲートパッド（基準端子）、５７ａ、５７ｂ…チップ辺、７１ａ、７１ｂ…接続部材、８６ａ、８６ｂ…基準線、９０…電力変換装置、Ｌ…ゲート端子間距離、ｌｔ…端子辺長
【図１】
2020022216.tif 000003
【図２】
2020022216.tif 000004
【図３】
2020022216.tif 000005
【図４】
2020022216.tif 000006
【図５】
2020022216.tif 000007
【図６】
2020022216.tif 000008
【図７】
2020022216.tif 000009
【図８】
2020022216.tif 000010
【図９】
2020022216.tif 000011
【図１０】
2020022216.tif 000012
【図１１】
2020022216.tif 000013
【図１２】
2020022216.tif 000014
【図１３】
2020022216.tif 000015
【図１４】
2020022216.tif 000016
【手続補正書】
【提出日】平成31年1月21日(2019.1.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の半導体スイッチング素子を備えると共に、入力電力を複数の前記半導体スイッチング素子のオン期間を制御して電力変換する電力変換装置であって、
配線が形成されると共に複数の前記半導体スイッチング素子が実装された回路基板と、前記回路基板に実装されると共に複数の前記半導体スイッチング素子の少なくとも２つを共通に駆動するドライバ回路と、を備え、
前記半導体スイッチング素子は、前記ドライバ回路により生成された制御信号が入力される制御端子と、前記制御信号の電圧基準となる電位が生じる第一電力端子と、前記制御信号よりも大電力が流れる第二電力端子と、を有し、
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、パッケージ形状が同一形状であり、かつ互いの前記制御端子間の距離である制御端子間距離が、前記制御端子が配置されたパッケージの辺である端子辺の長さよりも短くなるような位置関係で配置されており、
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、前記端子辺に平行な互いの基準線が４５°以上１８０°以下の角度で回転した方向で配置されている、電力変換装置。
【請求項２】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、互いの前記端子辺が対向して配置された一組を含んでいる、請求項１記載の電力変換装置。
【請求項３】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、直列接続されている、請求項１または２に記載の電力変換装置。
【請求項４】
複数の半導体スイッチング素子を備えると共に、入力電力を複数の前記半導体スイッチング素子のオン期間を制御して電力変換する電力変換装置であって、
配線が形成されると共に複数の前記半導体スイッチング素子が実装された回路基板と、前記回路基板に実装されると共に複数の前記半導体スイッチング素子の少なくとも２つを共通に駆動するドライバ回路と、を備え、
前記半導体スイッチング素子は、前記ドライバ回路により生成された制御信号が入力される制御端子と、前記制御信号の電圧基準となる電位が生じる第一電力端子と、前記制御信号よりも大電力が流れる第二電力端子と、を有し、
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、パッケージ形状が同一形状であり、かつ互いの前記制御端子間の距離である制御端子間距離が、前記制御端子が配置されたパッケージの辺である端子辺の長さよりも短くなるような位置関係で配置されており、
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、直列接続されている、電力変換装置。
【請求項５】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、並列接続されている、請求項１または２に記載の電力変換装置。
【請求項６】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、それぞれの前記第一電力端子が前記回路基板に形成された前記配線により接続されている、請求項１または２に記載の電力変換装置。
【請求項７】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、それぞれの前記第二電力端子が前記回路基板に形成された前記配線により接続されている、請求項１または２に記載の電力変換装置。
【請求項８】
前記ドライバ回路は、共通に駆動する複数の前記半導体スイッチング素子を独立して駆動する、請求項１から４、及び６、７のいずれか１項に記載の電力変換装置。
【請求項９】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、前記第一電力端子又は前記第二電力端子のいずれか一方の電力端子が前記回路基板に対向する底面に形成されており、前記底面に形成された前記一方の電力端子の面積が、前記底面に形成されていない他方の電力端子における前記回路基板の前記配線に接続された接続面の面積よりも広い、請求項１から８のいずれか１項に記載の電力変換装置。
【請求項１０】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、前記第一電力端子又は前記第二電力端子のいずれかが、前記制御端子が配置された前記端子辺に配置されている、請求項１から８のいずれか１項に記載の電力変換装置。
【請求項１１】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、前記第一電力端子が前記回路基板に対向する底面に形成されており、前記第二電力端子が前記端子辺に配置されており、
前記底面に形成された前記第一電力端子の面積が、前記第二電力端子における前記回路基板の前記配線に接続された接続面の面積よりも広い、請求項１から８のいずれか１項に記載の電力変換装置。
【請求項１２】
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、前記第二電力端子が前記回路基板に対向する底面に形成されており、前記第一電力端子が前記端子辺に配置されており、
前記底面に形成された前記第二電力端子の面積が、前記第一電力端子における前記回路基板の前記配線に接続された接続面の面積よりも広い、請求項１から８のいずれか１項に記載の電力変換装置。
【請求項１３】
前記回路基板は、金属を基材とする金属基板である、請求項１から１２のいずれか１項に記載の電力変換装置。
【請求項１４】
前記半導体スイッチング素子は、前記第一電力端子に接続された基準端子を更に備え、
前記ドライバ回路は、前記基準端子に接続されており、前記基準端子の電位を基準にして前記制御信号を生成する、請求項１から１３のいずれか１項に記載の電力変換装置。
【請求項１５】
複数の半導体スイッチング素子を備えると共に、入力電力を複数の前記半導体スイッチング素子のオン期間を制御して電力変換する電力変換装置であって、
複数の前記半導体スイッチング素子がベアチップ実装されたリードフレームと、前記リードフレーム又は配線が形成された回路基板に実装されると共に複数の前記半導体スイッチング素子の少なくとも２つを共通に駆動するドライバ回路と、を備え、
前記半導体スイッチング素子は、前記ドライバ回路により生成された制御信号が入力される制御端子と前記ドライバ回路とが接続部材を介して接続されており、
前記ドライバ回路が共通に駆動する複数の前記半導体スイッチング素子は、チップ形状が同一形状であり、前記制御端子に最も近いチップ辺に平行な互いの基準線が４５°以上１８０°以下の角度で回転した方向で配置されている、電力変換装置。
【請求項１６】
前記半導体スイッチング素子はワイドバンドギャップ半導体材料を用いた半導体素子である、請求項１から１５のいずれか１項に記載の電力変換装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本願明細書に開示される一例の電力変換装置は、複数の半導体スイッチング素子を備えると共に、入力電力を複数の半導体スイッチング素子のオン期間を制御して電力変換する電力変換装置であって、配線が形成されると共に複数の半導体スイッチング素子が実装された回路基板と、回路基板に実装されると共に複数の半導体スイッチング素子の少なくとも２つを共通に駆動するドライバ回路と、を備えている。半導体スイッチング素子は、ドライバ回路により生成された制御信号が入力される制御端子と、制御信号の電圧基準となる電位が生じる第一電力端子と、制御信号よりも大電力が流れる第二電力端子と、を有している。ドライバ回路が共通に駆動する複数の半導体スイッチング素子は、パッケージ形状が同一形状であり、かつ互いの制御端子間の距離である制御端子間距離が、制御端子が配置されたパッケージの辺である端子辺の長さよりも短くなるような位置関係で配置されている。ドライバ回路が共通に駆動する複数の半導体スイッチング素子は、端子辺に平行な互いの基準線が４５°以上１８０°以下の角度で回転した方向で配置されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本願明細書に開示される一例の電力変換装置は、互いの制御端子間距離が端子辺の長さよりも短くなるような位置関係で配置されており、かつ端子辺に平行な互いの基準線が４５°以上１８０°以下の角度で回転した方向で配置されている複数の半導体スイッチング素子をドライバ回路が共通に駆動するので、半導体スイッチング素子の駆動安定性を向上させることができる。