(57)【要約】【課題】スイッチング素子のゲート駆動回路において、主電源遮断後に、一定時間の経過を必要とせず任意の時間で再度スイッチング素子の駆動を可能とする。【解決手段】バッテリー１の正、負極間に、ゲートドライバ７で制御されるスイッチング素子３、ダイオード４を直列に接続し、ダイオード４の両端電圧Ｖoutを平滑して負荷２に出力する回路において、ゲートドライバ７の入力端子７ａ，７ｂ間にコンデンサ８を接続し、ＤＣ／ＤＣコンバータ９の正側出力端をダイオード１０のアノード、カソードを介して前記入力端子７ａに接続し、前記コンデンサ８にツェナーダイオード１１を並列に接続し、主電源の遮断時に、バッテリー１の正極に接続されたダイオード１２および抵抗１３を介してツェナーダイオード１１に電流を流し、ゲート電源電圧Ｖgpを、ツェナーダイオード１１の一定電圧に維持させ、ゲートドライバ７の駆動可能電圧を確保するように構成した。【選択図】  図１
2020048342.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正極に一方の主回路端子が接続されたスイッチング素子と、
アノードが前記直流電源の負極に、カソードが前記スイッチング素子の他方の主回路端子に各々接続された第１のダイオードと、
前記第１のダイオードと負荷を結ぶ電路に介挿され、第１のダイオードの両端電圧を平滑する平滑回路と、
前記スイッチング素子をオン、オフ制御するためのゲートドライバにゲート電圧を供給するゲート電源と、
アノードが前記ゲート電源の正側出力端に接続された第２のダイオードと、
前記第２のダイオードのカソードと、前記スイッチング素子および第１のダイオードの共通接続点との間に接続されたコンデンサと、
前記スイッチング素子をオン、オフ制御するためのゲートドライバであり、外部からのゲート駆動信号により、前記スイッチング素子をオンするモードでは前記第２のダイオードおよびコンデンサの共通接続点電圧をスイッチング素子の制御端子に出力し、スイッチング素子をオフするモードでは前記スイッチング素子および第１のダイオードの共通接続点電圧をスイッチング素子の制御端子に出力するゲートドライバと、を有した回路において、
前記コンデンサに並列接続されたツェナーダイオードと、
アノードが前記直流電源の正極に接続された第３のダイオードと、
前記第３のダイオードのカソードと、前記ツェナーダイオードおよび第２のダイオードの共通接続点との間に接続された抵抗とを備えたことを特徴とするスイッチング素子のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子のゲート駆動回路に係り、特にハイサイド側の駆動回路に関する。
【背景技術】
【０００２】
従来技術となる回路構成を図３に示す。図３は、正極と負極を有するバッテリー１と、正極と負極を有する負荷２との間における電圧変換を行うことを目的とした回路であり、大分類として主回路とゲート駆動回路を備えている。
【０００３】
バッテリー１の負極と負荷２の負極はいずれも共通の電位基準点０に接続されている。
【０００４】
前記主回路は、バッテリー１の正極−負極間に順次直列に接続されたスイッチング素子３およびダイオード４（第１のダイオード）と、ダイオード４のカソード−アノード間に順次直列に接続された平滑用のインダクタ５およびコンデンサ６とを備え、インダクタ５およびコンデンサ６の共通接続点を負荷２の正極に接続して構成されている。
【０００５】
前記スイッチング素子３は１つの制御端子と２つの主回路端子を有し、一方の主回路端子がバッテリー１の正極に接続され、他方の主回路端子がダイオード４のカソードに接続されている。尚、スイッチング素子３は、例えばＭＯＳＦＥＴやＩＧＢＴなどで構成される。
【０００６】
前記ゲート駆動回路は、外部からのゲート駆動信号の入力を受けて、ゲート出力電圧を、スイッチング素子３の導通又は非導通状態に対応した値として、出力端子７ｃからスイッチング素子３の制御端子に出力するゲートドライバ７と、ゲートドライバ７の２つの入力端子７ａ，７ｂ間に接続されたコンデンサ８と、ゲート電源としてのＤＣ／ＤＣコンバータ９と、アノードがＤＣ／ＤＣコンバータ９の正側出力端に接続され、カソードがゲートドライバ７の一方の入力端子７ａに接続されたダイオード１０（第２のダイオード）とを備え、ゲートドライバ７の他方の入力端子７ｂをスイッチング素子３の他方の主回路端子に接続して構成されている。
【０００７】
前記ゲートドライバ７は、外部からのゲート駆動信号の入力を受けて、スイッチング素子３を導通状態とするモードでは入力端子７ａ側に切り替え（コンデンサ８およびダイオード１０の共通接続点の電位をスイッチング素子３の制御端子に出力し）、スイッチング素子３を非導通状態とするモードでは入力端子７ｂ側に切り替える（スイッチング素子３の他方の主回路端子（電圧基準側端）の電位をスイッチング素子３の制御端子に出力する）ものであり、その切り替えはデューティ比ｄで切り替えられる。
【０００８】
図３中のＶbatはバッテリー電圧、Ｖgppはゲート電源供給電圧（ＤＣ／ＤＣコンバータ９の出力電圧）、Ｖgp（コンデンサ８の両端間電圧）はスイッチング素子３の電圧基準を基準としたゲート電源電圧、Ｖout（ダイオード４のカソード−アノード間電圧）は電圧変換回路の出力電圧、Ｖsys（負荷２の正極−負極間電圧）は負荷側電圧を各々示している。
【０００９】
次に、図３の回路の動作を、各部の電圧波形を示す図４とともに述べる。図４（ａ）の、破線は出力電圧Ｖoutを示し、実線は負荷側電圧Ｖsysを示している。図４（ｂ）の、破線はスイッチング素子３の電圧基準を基準としたゲート電源電圧Ｖgpを示し、実線は電位基準点０を基準としたゲート電源電圧Ｖgp＋Ｖoutを示し、一点鎖線はゲート電源供給電圧（ＤＣ／ＤＣコンバータ９の出力電圧）Ｖgppを示している。
【００１０】
スイッチング素子３は、ゲートドライバ７からあるデューティ比ｄをもった矩形波の電流又は電圧が印加され、矩形波状に導通又は非導通が切り替えられる。電流が出力されている条件にて、スイッチング素子３とダイオード４の組み合わせにより、出力電圧Ｖoutは、スイッチング素子３が導通及びダイオード４が非導通の状態を示す状態Ｓ１と、スイッチング素子３が非導通及びダイオード４が導通の状態を示す状態Ｓ２との切り替わりとなる。
【００１１】
すなわち、出力電圧Ｖoutは、デューティ比がｄであり、且つ電圧が０又はＶbatの矩形波となり、状態Ｓ１の場合Ｖbat、状態２の場合０である。
【００１２】
この出力電圧Ｖoutをインダクタ５とコンデンサ６を用いて平滑化し、式（１）の関係の電圧Ｖsysの電力を負荷２へ供給する。デューティ比ｄは０より大きく１より小さな値であるため、負荷２へはバッテリー１の電圧よりも低い任意の電圧を供給することが可能である。
【００１３】
Ｖsys＝ｄ×Ｖbat…（１）
ゲートドライバ７へは、スイッチング素子３の電圧基準よりある一定以上の電圧をもった電源を接続する必要がある。前記スイッチング素子３の電圧基準は、ＭＯＳＦＥＴにおいてはソース、ＩＧＢＴにおいてはエミッタの電位にあたる。
【００１４】
前記コンデンサ８およびダイオード１０を用いて、以下の作用により、前記ゲートドライバ７への電源供給を行う。
【００１５】
通常動作時、図４の「状態Ｓ１／Ｓ２」期間に示すように、状態Ｓ１（スイッチング素子３が導通及びダイオード４が非導通である状態）または状態Ｓ２（スイッチング素子３が非導通及びダイオード４が導通である状態）の繰り返しとなる。
【００１６】
状態Ｓ１において、出力電圧Ｖoutはバッテリー電圧Ｖbatと同様となる。コンデンサ８の、スイッチング素子３の電圧基準でない側端（すなわちダイオード１０およびコンデンサ８の共通接続点）の電圧はＶgp＋Ｖout、すなわちほぼＶgp＋Ｖbatとなる。
【００１７】
バッテリー電圧ＶbatがＤＣ／ＤＣコンバータ９（ゲート電源）の電圧Ｖgppより大きい場合、Ｖgp＋ＶbatはＶgppより大となり、ダイオード１０は非導通となってコンデンサ８は放電される。
【００１８】
状態Ｓ２において出力電圧Ｖoutはほぼ０となる。コンデンサ８の、スイッチング素子３の電圧基準でない側端（すなわちダイオード１０およびコンデンサ８の共通接続点）の電圧はＶgp＋Ｖout、すなわちほぼＶgpとなる。
【００１９】
このＶgpがＤＣ／ＤＣコンバータ９（ゲート電源）の電圧Ｖgppより低い場合、ダイオード１０を経由して電流が流れ、コンデンサ８は充電される。
【００２０】
状態Ｓ１が長時間続くと、コンデンサ８が放電され、ゲートドライバ７の電源電圧、すなわちコンデンサ８の電圧（Ｖgp）が低下し、ゲートドライバ７の動作条件を満たさなくなる。しかし、通常動作時は状態Ｓ１と状態Ｓ２の切り替えが繰り返されるため、状態Ｓ１が長時間続くことはない。
【００２１】
状態Ｓ２においてコンデンサ８が充電されることで、コンデンサ８の電圧はほぼＶgppの電圧となるよう維持される。そのため、コンデンサ８の静電容量を十分なものとし、Ｖgppをゲートドライバ７の動作に必要な電圧より十分に大きくすることで、ゲートドライバ７の電源電圧はある一定値以上となり、スイッチング素子３の駆動に支障をきたすことはない。
【００２２】
尚、本発明に関連する従来のスイッチング電源回路は、例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】特開２０１４−２３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２４】
図３、図４に示す従来技術において、出力を停止する指令を入れ、スイッチング素子３のスイッチングを完全に停止し、一定時間経過によって出力電圧Ｖoutを０とする（いわゆる、主電源の遮断を行う）と、インダクタ５の電流が０となり、ダイオード４も非導通となる。この状態を状態Ｓ３と呼ぶ。状態Ｓ３において、出力電圧Ｖoutは負荷側電圧Ｖsysと同じ電圧となる。
【００２５】
これよりある一定の時間が経過すると、ゲートドライバ７のゲート電源電圧Ｖgpがコンデンサ８の放電によりゲートドライバ７の駆動可能電圧以下となる（図４（ｂ）の「状態Ｓ３」期間における破線で示すＶgp）。
【００２６】
この状態にて負荷側電圧Ｖsysがゲート電源供給電圧Ｖgppより高い電圧の領域におけるダイオード１０の動作を述べる。ダイオード１０のカソード側電圧Ｖout＋ＶgpがＶsysと同様であり、ダイオード１０のアノード側がＶgppであることにより、ダイオード１０のカソード電圧がアノード電圧より高くなり、ダイオード１０は非導通状態を維持する。
【００２７】
しかし、ゲート電源電圧Ｖgpがゲートドライバ７の駆動可能電圧以下となっているため、ゲートドライバ７の動作条件を満たさない。上記ゲートドライバ７の動作条件の制約に伴い、負荷側電圧Ｖsysがゲート電源供給電圧Ｖgppと比べて小さくなり、ダイオード１０の導通が可能となって一定の時間が経過しないと、再度スイッチング素子３の駆動を開始することは不可能となる（図４（ｂ）の「再起動が不可能な領域」）。
【００２８】
上記理由に伴い、主電源遮断後、ある一定の時間が経過しない限り、再度スイッチング素子３の駆動が不可能となる。その間、負荷側電圧Ｖsysは通常動作時より低い値となる。すなわち、負荷２側への電力供給についても、主電源遮断後ある一定時間の経過を要する。
【００２９】
本発明は、上記課題を解決するものであり、その目的は、主電源遮断後に、ある一定時間の経過を必要とせず任意の時間において再度スイッチング素子の駆動を可能としたスイッチング素子のゲート駆動回路を提供することにある。
【課題を解決するための手段】
【００３０】
上記課題を解決するための請求項１に記載のスイッチング素子のゲート駆動回路は、
直流電源の正極に一方の主回路端子が接続されたスイッチング素子と、
アノードが前記直流電源の負極に、カソードが前記スイッチング素子の他方の主回路端子に各々接続された第１のダイオードと、
前記第１のダイオードと負荷を結ぶ電路に介挿され、第１のダイオードの両端電圧を平滑する平滑回路と、
前記スイッチング素子をオン、オフ制御するためのゲートドライバにゲート電圧を供給するゲート電源と、
アノードが前記ゲート電源の正側出力端に接続された第２のダイオードと、
前記第２のダイオードのカソードと、前記スイッチング素子および第１のダイオードの共通接続点との間に接続されたコンデンサと、
前記スイッチング素子をオン、オフ制御するためのゲートドライバであり、外部からのゲート駆動信号により、前記スイッチング素子をオンするモードでは前記第２のダイオードおよびコンデンサの共通接続点電圧をスイッチング素子の制御端子に出力し、スイッチング素子をオフするモードでは前記スイッチング素子および第１のダイオードの共通接続点電圧をスイッチング素子の制御端子に出力するゲートドライバと、を有した回路において、
前記コンデンサに並列接続されたツェナーダイオードと、
アノードが前記直流電源の正極に接続された第３のダイオードと、
前記第３のダイオードのカソードと、前記ツェナーダイオードおよび第２のダイオードの共通接続点との間に接続された抵抗とを備えたことを特徴とする。
【発明の効果】
【００３１】
本発明によれば、常時ゲート駆動可能電圧を維持することができ、これによって主電源遮断後に、ある一定時間の経過を必要とせず任意の時間において再度スイッチング素子の駆動が可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態例による回路図。
【図２】図１の回路における各部の電圧波形を示し、（ａ）は出力電圧及び負荷電圧の波形図、（ｂ）はゲート電源電圧及びゲート電源供給電圧の波形図。
【図３】従来技術による電圧変換を行う回路の一例を示す回路図。
【図４】図３の回路における各部の電圧波形を示し、（ａ）は出力電圧及び負荷電圧の波形図、（ｂ）はゲート電源電圧及びゲート電源供給電圧の波形図。
【発明を実施するための形態】
【００３３】
以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。図１は本実施形態例による回路図を示し、図３と同一部分は同一符号をもって示している。
【００３４】
図１において図３と異なる点は、前記コンデンサ８にツェナーダイオード１１を並列に接続し（ツェナーダイオード１１のカソードをゲートドライバ７の入力端子７ａ側（正電圧側）に、アノードを入力端子７ｂ側（スイッチング素子３の電圧基準側）に各々接続し）、ダイオード１２（第３のダイオード）のアノードをバッテリー１（直流電源）の正極に接続し、ダイオード１２のカソードと、ツェナーダイオード１１およびダイオード１０の共通接続点との間に抵抗１３を接続した点にあり、その他の部分は図３と同一に構成されている。
【００３５】
前記ゲートドライバ７は、従来技術の図３と同様に、外部からのゲート駆動信号の入力を受けて、スイッチング素子３を導通状態とするモードでは入力端子７ａ側に切り替え（コンデンサ８およびダイオード１０の共通接続点の電位をスイッチング素子３の制御端子に出力し）、スイッチング素子３を非導通状態とするモードでは入力端子７ｂ側に切り替える（スイッチング素子３の他方の主回路端子（電圧基準側端）の電位をスイッチング素子３の制御端子に出力する）ものであり、その切り替えはデューティ比ｄで切り替えられる。
【００３６】
図１中のＶbatはバッテリー電圧、Ｖgppはゲート電源供給電圧（ＤＣ／ＤＣコンバータ９の出力電圧）、Ｖgp（コンデンサ８の両端間電圧）はスイッチング素子３の電圧基準を基準としたゲート電源電圧、Ｖout（ダイオード４のカソード−アノード間電圧）は電圧変換回路の出力電圧、Ｖsys（負荷２の正極−負極間電圧）は負荷側電圧を各々示している。
【００３７】
図２は図１の回路の各部の電圧波形を表し、図２（ａ）の、破線は出力電圧Ｖoutを示し、実線は負荷側電圧Ｖsysを示している。図２（ｂ）の、破線はスイッチング素子３の電圧基準を基準としたゲート電源電圧Ｖgpを示し、実線は電位基準点０を基準としたゲート電源電圧Ｖgp＋Ｖoutを示し、一点鎖線はゲート電源供給電圧（ＤＣ／ＤＣコンバータ９の出力電圧）Ｖgppを示している。
【００３８】
上記構成において、スイッチング素子３が導通及びダイオード４が非導通である状態Ｓ１においては、ダイオード１２は非導通状態となる。
【００３９】
スイッチング素子３が非導通及びダイオード４が導通である状態Ｓ２においては、ダイオード１２が導通状態となり、バッテリー１の正極からダイオード１２および抵抗１３を介してツェナーダイオード１１に電流が流れ、このツェナーダイオード１１による定電圧となる範囲までコンデンサ８が充電されるか、従来技術と同様にダイオード１０の導通によりＤＣ／ＤＣコンバータ９からコンデンサ８への充電となる。
【００４０】
状態Ｓ１又は状態Ｓ２については図３の場合と同様に交互に繰り返され、いずれか一方のみとなることはない。従って状態Ｓ１／Ｓ２の動作は、図２の「状態Ｓ１／Ｓ２」の期間に示すように、従来技術（図４の「状態Ｓ１／Ｓ２」の期間）と同様となる。
【００４１】
主電源の遮断等により、スイッチング素子３の駆動が完全に停止し、十分な時間が経過してインダクタ５の電流が０となり、ダイオード４も非導通となる状態Ｓ３において、スイッチング素子３の電圧基準を基準としたゲート電源電圧Ｖgpは、ツェナーダイオード１１に、バッテリー１の正極からダイオード１２および抵抗１３を介して電流が流れることで、ある一定の電圧を維持するよう動作する（図２（ｂ）の「状態Ｓ３」の期間において破線で示すＶgpは一定電圧を維持している）。
【００４２】
このように、ゲート電源電圧Ｖgpはある一定の電圧を維持するので、ゲートドライバ７の駆動可能電圧が確保され、状態Ｓ３における主電源遮断後の任意の時間において、再度スイッチング素子３の駆動が可能となる。
【００４３】
すなわち、負荷２への電力供給は、状来技術のように負荷側電圧Ｖsysがゲート電源供給電圧Ｖgppよりも小さくなって一定の時間経過しなくても、任意の時間で可能となる。
【符号の説明】
【００４４】
１…バッテリー
２…負荷
３…スイッチング素子
４、１０、１２…ダイオード
５…インダクタ
６、８…コンデンサ
７…ゲートドライバ
９…ＤＣ／ＤＣコンバータ
１１…ツェナーダイオード
１３…抵抗
【図１】
2020048342.tif 000003
【図２】
2020048342.tif 000004
【図３】
2020048342.tif 000005
【図４】
2020048342.tif 000006