(57)【要約】【課題】ゲートのプルダウン抵抗での電力損失を低減する。【解決手段】駆動制御信号（ＳＣＮＴ）を生成する主制御回路（１２０）と、対象トランジスタ（Ｍ１）のゲートに対しゲートライン（ＧＬ）を介して接続され、主制御回路からの駆動制御信号に基づき対象トランジスタのゲートを駆動するドライブ回路（１３０）と、を備えたゲートドライブ装置において、ゲートラインと所定電位点（ＧＮＤ１）との間に直列に挿入された、プルダウン抵抗（１４１）及びスイッチ（１４２）の直列回路から成るプルダウン回路（１４０）と、主制御回路の起動前において当該スイッチをオンとし、主制御回路の起動後において当該スイッチをオフとする副制御回路（１５０）と、を更に備える。【選択図】図３
2020061819.tif 000002
【特許請求の範囲】
【請求項１】
駆動制御信号を生成する主制御回路と、対象トランジスタのゲートに対しゲートラインを介して接続され、前記主制御回路からの前記駆動制御信号に基づき前記対象トランジスタのゲートを駆動するドライブ回路と、を備えたゲートドライブ装置において、
前記ゲートラインと所定電位点との間に直列に挿入された、抵抗及びスイッチの直列回路と、
前記主制御回路の起動前において前記スイッチをオンとし、前記主制御回路の起動後において前記スイッチをオフとする副制御回路と、を更に備えた
ことを特徴とするゲートドライブ装置。
【請求項２】
前記ゲートラインから見た前記ドライブ回路のインピーダンスは、前記主制御回路の起動前において、前記主制御回路の起動後においてよりも高い
ことを特徴とする請求項１に記載のゲートドライブ装置。
【請求項３】
前記ドライブ回路は、互いに直列接続された第１トランジスタ及び第２トランジスタを有し、
前記第１トランジスタ及び前記第２トランジスタの直列回路に対して直流の駆動用電圧が印加され、
前記第１トランジスタ及び前記第２トランジスタ間の接続ノードが前記ゲートラインに接続され、
前記主制御回路の起動後においては前記駆動制御信号に基づき前記第１トランジスタ及び前記第２トランジスタの何れか一方がオンとされ、
前記主制御回路の起動前においては前記第１トランジスタ及び前記第２トランジスタの双方がオフとされる
ことを特徴とする請求項１又は２に記載のゲートドライブ装置。
【請求項４】
電源電圧の入力を受ける電源端子と、入力された前記電源電圧に基づき内部電源電圧を生成する内部電源回路と、を更に備え、
前記主制御回路は、前記内部電源電圧の供給を受けてから所定の準備時間を経た後に起動する
ことを特徴とする請求項１〜３の何れかに記載のゲートドライブ装置。
【請求項５】
前記対象トランジスタは、絶縁型ＤＣ／ＤＣコンバータにおけるトランスの一次側巻線に接続されたスイッチングトランジスタである
ことを特徴とする請求項１〜４の何れかに記載のゲートドライブ装置。
【請求項６】
前記対象トランジスタは、絶縁型ＤＣ／ＤＣコンバータにおけるトランスの一次側巻線に接続されたスイッチングトランジスタであり、
前記一次側巻線の一端に加わる、前記ＤＣ／ＤＣコンバータに対する入力電圧に基づき前記電源電圧が生成される
ことを特徴とする請求項４に記載のゲートドライブ装置。
【請求項７】
当該ゲートドライブ装置は半導体集積回路にて形成される
ことを特徴とする請求項１〜６の何れかに記載のゲートドライブ装置。
【請求項８】
一次側巻線及び二次側巻線を有するトランスと、
前記一次側巻線に接続されたスイッチングトランジスタと、
前記スイッチングトランジスタのオン、オフを制御する一次側制御回路と、を備えて、
前記一次側巻線に加わる入力電圧から前記トランスの二次側において出力電圧を生成する絶縁型ＤＣ／ＤＣコンバータにおいて、
前記一次側制御回路として請求項１〜４の何れかに記載のゲートドライブ装置を用い、
前記ゲートドライブ装置は、前記スイッチングトランジスタを前記対象トランジスタとしてスイッチング駆動する
ことを特徴とする絶縁型ＤＣ／ＤＣコンバータ。
【請求項９】
交流電圧を全波整流する整流回路と、
全波整流された電圧を平滑化することで直流電圧を生成する平滑コンデンサと、
前記直流電圧としての入力電圧から直流の出力電圧を生成する、請求項８に記載の絶縁型ＤＣ／ＤＣコンバータと、を備えた
ことを特徴とするＡＣ／ＤＣコンバータ。
【請求項１０】
交流電圧を受けるプラグと、
請求項９に記載のＡＣ／ＤＣコンバータと、
前記ＡＣ／ＤＣコンバータを収容する筐体と、を備えた
ことを特徴とする電源アダプタ。
【請求項１１】
請求項９に記載のＡＣ／ＤＣコンバータと、
前記ＡＣ／ＤＣコンバータの出力電圧に基づき駆動される負荷と、を備えた
ことを特徴とする電気機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲートドライブ装置、並びに、それを利用した絶縁型ＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータ、電源アダプタ及び電気機器に関する。
【背景技術】
【０００２】
ゲートドライブ装置は、ＭＯＳＦＥＴ等にて構成された対象トランジスタ（パワートランジスタ等）のゲートを駆動する（例えば下記特許文献１参照）。ゲートドライブ装置では、ゲートドライブ装置内の回路の起動前に対象トランジスタがオンとならないように、対象トランジスタのゲートにプルダウン抵抗を接続しておいて対象トランジスタのゲート電位を固定することが多い。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１３６１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記の構成では、回路の起動後にも抵抗に電流が流れて当該抵抗での電力消費が無駄になる。
【０００５】
本発明は、電力消費の低減に寄与するゲートドライブ装置、並びに、それを利用した絶縁型ＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータ、電源アダプタ及び電気機器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るゲートドライブ装置は、駆動制御信号を生成する主制御回路と、対象トランジスタのゲートに対しゲートラインを介して接続され、前記主制御回路からの前記駆動制御信号に基づき前記対象トランジスタのゲートを駆動するドライブ回路と、を備えたゲートドライブ装置において、前記ゲートラインと所定電位点との間に直列に挿入された、抵抗及びスイッチの直列回路と、前記主制御回路の起動前において前記スイッチをオンとし、前記主制御回路の起動後において前記スイッチをオフとする副制御回路と、を更に備えたことを特徴とする。
【０００７】
具体的には例えば、前記ゲートドライブ装置に関し、前記ゲートラインから見た前記ドライブ回路のインピーダンスは、前記主制御回路の起動前において、前記主制御回路の起動後においてよりも高くて良い。
【０００８】
また例えば、前記ゲートドライブ装置において、前記ドライブ回路は、互いに直列接続された第１トランジスタ及び第２トランジスタを有し、前記第１トランジスタ及び前記第２トランジスタの直列回路に対して直流の駆動用電圧が印加され、前記第１トランジスタ及び前記第２トランジスタ間の接続ノードが前記ゲートラインに接続され、前記主制御回路の起動後においては前記駆動制御信号に基づき前記第１トランジスタ及び前記第２トランジスタの何れか一方がオンとされ、前記主制御回路の起動前においては前記第１トランジスタ及び前記第２トランジスタの双方がオフとされて良い。
【０００９】
また例えば、前記ゲートドライブ装置は、電源電圧の入力を受ける電源端子と、入力された前記電源電圧に基づき内部電源電圧を生成する内部電源回路と、を更に備え、前記主制御回路は、前記内部電源電圧の供給を受けてから所定の準備時間を経た後に起動するものであって良い。
【００１０】
また例えば、前記ゲートドライブ装置において、前記対象トランジスタは、絶縁型ＤＣ／ＤＣコンバータにおけるトランスの一次側巻線に接続されたスイッチングトランジスタであって良い。
【００１１】
また例えば、前記ゲートドライブ装置において、前記対象トランジスタは、絶縁型ＤＣ／ＤＣコンバータにおけるトランスの一次側巻線に接続されたスイッチングトランジスタであり、前記一次側巻線の一端に加わる、前記ＤＣ／ＤＣコンバータに対する入力電圧に基づき前記電源電圧が生成されても良い。
【００１２】
また例えば、当該ゲートドライブ装置は半導体集積回路にて形成されると良い。
【００１３】
本発明に係る絶縁型ＤＣ／ＤＣコンバータは、一次側巻線及び二次側巻線を有するトランスと、前記一次側巻線に接続されたスイッチングトランジスタと、前記スイッチングトランジスタのオン、オフを制御する一次側制御回路と、を備えて、前記一次側巻線に加わる入力電圧から前記トランスの二次側において出力電圧を生成する絶縁型ＤＣ／ＤＣコンバータにおいて、前記一次側制御回路として前記ゲートドライブ装置を用い、前記ゲートドライブ装置は、前記スイッチングトランジスタを前記対象トランジスタとしてスイッチング駆動することを特徴とする。
【００１４】
本発明に係るＡＣ／ＤＣコンバータは、交流電圧を全波整流する整流回路と、全波整流された電圧を平滑化することで直流電圧を生成する平滑コンデンサと、前記直流電圧としての入力電圧から直流の出力電圧を生成する前記絶縁型ＤＣ／ＤＣコンバータと、を備えたことを特徴とする。
【００１５】
本発明に係る電源アダプタは、交流電圧を受けるプラグと、前記ＡＣ／ＤＣコンバータと、前記ＡＣ／ＤＣコンバータを収容する筐体と、を備えたことを特徴とする。
【００１６】
本発明に係る電気機器は、前記ＡＣ／ＤＣコンバータと、前記ＡＣ／ＤＣコンバータの出力電圧に基づき駆動される負荷と、を備えたことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、電力消費の低減に寄与するゲートドライブ装置、並びに、それを利用した絶縁型ＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータ、電源アダプタ及び電気機器を提供することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態に係るＤＣ／ＤＣコンバータの全体構成図である。
【図２】図１に示される一次側制御ＩＣの外観斜視図である。
【図３】図１に示される一次側制御ＩＣの概略ブロック図である。
【図４】図３に示されるプルダウン回路の内部構成図である。
【図５】図１に示される一次側制御ＩＣの起動までの流れを示す図である。
【図６】本発明の第３実施形態に係るＡＣ／ＤＣコンバータの構成を示す図である。
【図７】本発明の第３実施形態に係る電源アダプタの構成を示す図である。
【図８】本発明の第３実施形態に係る電気機器の構成を示す図である。
【図９】本発明の第４実施形態に係る負荷駆動装置の構成を示す図である。
【図１０】本発明の第４実施形態に係る非絶縁昇圧型ＤＣ／ＤＣコンバータの構成を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量又は部材等の名称を省略又は略記することがある。例えば、後述の“Ｍ１”によって参照されるスイッチングトランジスタは（図１参照）、スイッチングトランジスタＭ１と表記されることもあるし、トランジスタＭ１と略記されることもあり得るが、それらは全て同じものを指す。
【００２０】
まず、本実施形態の記述にて用いられる幾つかの用語について説明を設ける。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。周期的にレベルがローレベルとハイレベルとの間で切り替わる任意の信号又は電圧について、当該信号又は電圧の１周期分の区間の長さに対する、当該信号又は電圧のレベルがハイレベルとなる区間の長さの割合を、デューティと称する。
【００２１】
ＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態（遮断状態）となっていることを指す。任意のスイッチは１以上のＦＥＴ（電界効果トランジスタ）にて構成され、或るスイッチがオンのときには当該スイッチの両端間が導通する一方で或るスイッチがオフのときには当該スイッチの両端間が非導通となる。以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。また、任意のトランジスタ又はスイッチについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。
【００２２】
＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図１は、本発明の第１実施形態に係る絶縁同期整流型ＤＣ／ＤＣコンバータ１（以下、ＤＣ／ＤＣコンバータ１と略記され得る）の全体構成図である。ＤＣ／ＤＣコンバータ１は、フライバック方式のＤＣ／ＤＣコンバータであり、入力端子Ｐ１に加わる直流の入力電圧ＶＩＮから、所望の目標電圧ＶＴＧに安定化された直流の出力電圧ＶＯＵＴを生成する。
【００２３】
ＤＣ／ＤＣコンバータ１は、互いに電気的に絶縁された一次側回路と二次側回路とから成り、一次側回路におけるグランドは“ＧＮＤ１”にて参照され、二次側回路におけるグランドは“ＧＮＤ２”にて参照される。一次側回路及び二次側回路の夫々において、グランドは０Ｖ（ゼロボルト）の基準電位を有する導電部（所定電位点）を指す又は基準電位そのものを指す。但し、グランドＧＮＤ１とグランドＧＮＤ２は互いに絶縁されているため、互いに異なる電位を有し得る。
【００２４】
ＤＣ／ＤＣコンバータ１における一対の出力端子Ｐ２及びＰ３の内、出力端子Ｐ３はグランドＧＮＤ２に接続され、出力端子Ｐ３の電位（即ちグランドＧＮＤ２の電位）から見て出力端子Ｐ２に出力電圧ＶＯＵＴが加わる。ＤＣ／ＤＣコンバータ１は、出力端子Ｐ２及びＰ３間に接続された任意の負荷（不図示）に出力電圧ＶＯＵＴを供給することができる。
【００２５】
ＤＣ／ＤＣコンバータ１は、一次側巻線Ｗ１及び二次側巻線Ｗ２を有するトランスＴＲを備える。トランスＴＲにおいて、一次側巻線Ｗ１と二次側巻線Ｗ２とは電気的に絶縁されつつ互いに逆極性にて磁気結合されている。
【００２６】
ＤＣ／ＤＣコンバータ１の一次側回路には、一次側巻線Ｗ１に加えて、一次側制御回路としての一次側制御ＩＣ１０と、一次側電源回路１１と、入力コンデンサＣＩＮと、スイッチングトランジスタＭ１と、センス抵抗ＲＣＳと、が設けられる。スイッチングトランジスタＭ１はＮチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として構成されている。一次側制御ＩＣ１０は半導体集積回路により形成される。一次側巻線Ｗ１の一端は入力端子Ｐ１に接続されて直流の入力電圧ＶＩＮを受ける。一次側巻線Ｗ１の他端はスイッチングトランジスタＭ１のドレインに接続され、スイッチングトランジスタＭ１のソースはセンス抵抗ＲＣＳを介してグランドＧＮＤ１に接続される。入力端子Ｐ１とグランドＧＮＤ１との間に入力コンデンサＣＩＮが設けられ、入力コンデンサＣＩＮの両端間に入力電圧ＶＩＮが加わる。一次側電源回路１１は、入力電圧ＶＩＮを直流―直流変換することで所望の電圧値を有する電源電圧ＶＣＣを生成して一次側制御ＩＣ１０に供給する。一次側制御ＩＣ１０は電源電圧ＶＣＣに基づいて駆動する。
【００２７】
ＤＣ／ＤＣコンバータ１の二次側回路には、二次側巻線Ｗ２に加えて、二次側制御回路としての二次側制御ＩＣ２０と、フィードバック回路３０と、同期整流トランジスタＭ２と、ダイオードＤ２と、分圧抵抗Ｒ１〜Ｒ４と、出力コンデンサＣＯＵＴと、が設けられる。二次側制御ＩＣ２０は半導体集積回路により形成される。分圧抵抗Ｒ１及びＲ２により分圧回路ＤＶＡが構成され、分圧抵抗Ｒ３及びＲ４により分圧回路ＤＶＢが構成される。同期整流トランジスタＭ２（以下、ＳＲトランジスタＭ２と称され得る）はＮチャネル型のＭＯＳＦＥＴとして構成されている。ダイオードＤ２はＳＲトランジスタＭ２の寄生ダイオードである。故に、ＳＲトランジスタＭ２のソースからドレインに向かう方向を順方向としてダイオードＤ２がＳＲトランジスタＭ２に並列接続されることになる。ダイオードＤ２は寄生ダイオードとは別に設けられたダイオードであっても良い。
【００２８】
二次側巻線Ｗ２の一端は出力端子Ｐ２に接続され、故に二次側巻線Ｗ２の一端には出力電圧ＶＯＵＴが加わる。二次側巻線Ｗ２の他端はＳＲトランジスタＭ２のドレインに接続される。二次側巻線Ｗ２の他端での電圧（換言すればＳＲトランジスタＭ２のドレイン電圧）を“ＶＤＲ”にて表す。二次側巻線Ｗ２の他端及びＳＲトランジスタＭ２のドレイン間の接続ノードは分圧抵抗Ｒ１の一端に接続され、分圧抵抗Ｒ１の他端は分圧抵抗Ｒ２を介してグランドＧＮＤ２に接続される。このため、分圧抵抗Ｒ１及びＲ２間の接続ノードＮＤ１には、分圧回路ＤＶＡによる電圧ＶＤＲの分圧ＶＡが加わる。一方、出力電圧ＶＯＵＴが加わる出力端子Ｐ２は分圧抵抗Ｒ３の一端に接続され、分圧抵抗Ｒ３の他端は分圧抵抗Ｒ４を介してグランドＧＮＤ２に接続される。このため、分圧抵抗Ｒ３及びＲ４間の接続ノードＮＤ２には、分圧回路ＤＶＢによる出力電圧ＶＯＵＴの分圧ＶＢが加わる。
【００２９】
ＳＲトランジスタＭ２のソースはグランドＧＮＤ２に接続される。また、出力端子Ｐ２及びＰ３間に出力コンデンサＣＯＵＴが設けられ、出力コンデンサＣＯＵＴの両端間に出力電圧ＶＯＵＴが加わる。出力コンデンサＣＯＵＴとＤＣ／ＤＣコンバータ１の負荷（不図示）との間に、過電流の発生を検知するための抵抗が挿入されても良い。
【００３０】
二次側制御ＩＣ２０は、出力電圧ＶＯＵＴを駆動電圧として用い、電圧ＶＡに基づき、又は、電圧ＶＡ及びＶＢに基づき、ＳＲトランジスタＭ２のゲート電圧を制御することによりＳＲトランジスタＭ２のオン、オフを制御する。この際、トランジスタＭ１及びＭ２が同時にオンとならないようにＳＲトランジスタＭ２のゲート電圧が制御される。ＳＲトランジスタＭ２の制御方法として公知の方法を含む任意の方法を利用できる。例えば、ＳＲトランジスタＭ２がオフ状態であることを起点に考えると、二次側制御ＩＣ２０は、電圧ＶＡが所定の負のターンオン判定電圧（例えば−１００ｍＶ）以下となったことを受けてＳＲトランジスタＭ２をターンオンし、その後、電圧ＶＡが所定の負のターンオフ判定電圧（例えば−１０ｍＶ）以上となったことを受けてＳＲトランジスタＭ２をターンオフする。ターンオフ判定電圧はターンオン判定電圧よりも高い。
【００３１】
ＤＣ／ＤＣコンバータ１において、一次側回路と二次側回路とに亘ってフォトカプラ３１が設けられている。フォトカプラ３１は、二次側回路に配置された発光素子と、一次側回路に配置された受光素子と、を有する。フォトカプラ３１の発光素子は、出力電圧ＶＯＵＴにて、又は、出力電圧ＶＯＵＴの分圧にてバイアスされており、フィードバック回路３０は、出力電圧ＶＯＵＴが所望の目標電圧ＶＴＧに追従するようにフォトカプラ３１の発光素子を駆動する。例えば、フィードバック回路３０は、図１に示す如くノードＮＤ２に接続され、出力電圧ＶＯＵＴの分圧ＶＢに基づき、出力電圧ＶＯＵＴ及び目標電圧ＶＴＧ間の誤差に応じた電流をフォトカプラ３１の発光素子に供給する。フィードバック回路３０はシャントレギュレータやエラーアンプ等にて構成される。
【００３２】
一次側制御ＩＣ１０はフォトカプラ３１の受光素子に接続され、フォトカプラ３１の受光素子に流れるフィードバック電流ＩＦＢに応じたフィードバック信号ＶＦＢが一次側制御ＩＣ１０に入力される。また、センス抵抗ＲＣＳでの電圧降下に相当する電流検出信号ＶＣＳも一次側制御ＩＣ１０に入力される。
【００３３】
一次側制御ＩＣ１０はスイッチングトランジスタＭ１のゲートに接続され、スイッチングトランジスタＭ１のゲートにパルス信号を供給することでスイッチングトランジスタＭ１をスイッチング駆動する。パルス信号は、信号レベルがローレベル及びハイレベル間で切り替わる矩形波状の信号である。トランジスタＭ１のゲートにローレベル、ハイレベルの信号が供給されているとき、トランジスタＭ１は、夫々、オフ状態、オン状態となる。一次側制御ＩＣ１０の構成及び制御方式は特に限定されない。例えば、一次側制御ＩＣ１０は、ＰＷＭ変調（パルス幅変調）を利用してフィードバック信号ＶＦＢに応じたデューティを有するパルス信号をスイッチングトランジスタＭ１のゲートに供給しても良いし、ＰＦＭ変調（パルス周波数変調）を利用してフィードバック信号ＶＦＢに応じた周波数を有するパルス信号をスイッチングトランジスタＭ１のゲートに供給しても良い。また例えば、一次側制御ＩＣ１０は電流モードの変調器であっても良い。この場合例えば、スイッチングトランジスタＭ１のゲートに供給されるパルス信号のデューティが電流検出信号ＶＣＳに応じて調節される。
【００３４】
図２に一次側制御ＩＣ１０の外観の例を示す。一次側制御ＩＣ１０は、半導体集積回路を樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品（半導体装置）であり、一次側制御ＩＣ１０を構成する各回路が半導体にて集積化されている。一次側制御ＩＣ１０としての電子部品の筐体には、ＩＣ１０の外部に対して露出した外部端子が複数設けられている。尚、図２に示される外部端子の数は例示に過ぎない。二次側制御ＩＣ２０も、図２の一次側制御ＩＣ１０と同様の構造を有する。
【００３５】
一次側制御ＩＣ１０に設けられる複数の外部端子の一部として、図１には外部端子ＴＭ１〜ＴＭ５が示されている。外部端子ＴＭ１はスイッチングトランジスタＭ１のゲートに接続される。外部端子ＴＭ２は、電源端子であり、一次側電源回路１１からの電源電圧ＶＣＣの入力を受ける。外部端子ＴＭ３はグランドＧＮＤ１に接続される。外部端子ＴＭ４、ＴＭ５には、夫々、フィードバック信号ＶＦＢ、電流検出信号ＶＣＳが入力される。
【００３６】
以下、一次側回路に注目し、一次側回路の一部の構成及び動作について更なる説明を設ける。尚、本実施形態において、以下では、特に基準を設けずに示される電圧はグランドＧＮＤ１の電位から見た電圧であるものとし、特に断りなき限り０Ｖ（ゼロボルト）はグランドＧＮＤ１の電位を指すものとする。
【００３７】
図３に一次側制御ＩＣ１０の概略的な内部構成を示す。一次側制御ＩＣ１０は、内部電源回路１１０、主制御回路１２０、ドライブ回路１３０、プルダウン回路１４０及び副制御回路１５０を備える。
【００３８】
内部電源回路１１０は外部端子ＴＭ２に入力された電源電圧ＶＣＣを直流−直流変換することにより、１以上の他の直流電圧を生成する。ここでは、内部電源回路１１０により生成される直流電圧に、内部電源電圧Ｖｒｅｇ及び駆動用電圧ＶＤＲＶが含まれると考える。内部電源電圧Ｖｒｅｇ及び駆動用電圧ＶＤＲＶは所定の電圧値を有した正の直流電圧である。例えば、電源電圧ＶＣＣは１４Ｖ以上の電圧である一方で、電圧Ｖｒｅｇ及びＶＤＲＶは、夫々、４Ｖ、１２Ｖである。
【００３９】
主制御回路１２０は内部電源電圧Ｖｒｅｇに基づき駆動する。主制御回路１２０は、ロジック回路にて構成される、又は、アナログ回路及びロジック回路にて構成される。主制御回路１２０は、フィードバック信号ＶＦＢ及び電流検出信号ＶＣＳの少なくとも一方に基づき、スイッチングトランジスタＭ１をスイッチングさせるための駆動制御信号ＳＣＮＴを生成してドライブ回路１３０に供給する。駆動制御信号ＳＣＮＴは、例えばＰＷＭ変調又はＰＦＭ変調された信号であって良い。
【００４０】
ドライブ回路１３０は駆動用電圧ＶＤＲＶに基づき駆動する。ドライブ回路１３０は外部端子ＴＭ１に接続され、駆動制御信号ＳＣＮＴに従ってスイッチングトランジスタＭ１のゲート電圧を制御する。換言すれば、ドライブ回路１３０は、主制御回路１２０の制御の下で出力端子ＴＭ１の電圧レベルを調整する。外部端子ＴＭ１はＩＣ１０の外部においてスイッチングトランジスタＭ１のゲートに接続される。ドライブ回路１３０とスイッチングトランジスタＭ１のゲートとを接続する配線をゲートラインＧＬと称する。
【００４１】
図４にドライブ回路１３０の内部構成例を示す。図４のドライブ回路１３０は、互いに直列接続されたトランジスタ１３１及び１３２と、プリドライバ１３３と、を備える。トランジスタ１３１はＰチャネル型のＭＯＳＦＥＴとして構成され、トランジスタ１３２はＮチャネル型のＭＯＳＦＥＴとして構成されている。但し、トランジスタ１３１をＮチャネル型のＭＯＳＦＥＴとして構成する変形も可能である。トランジスタ１３１及び１３２の直列回路に対して駆動用電圧ＶＤＲＶが印加される。より具体的には、トランジスタ１３１のソースに駆動用電圧ＶＤＲＶが加えられ、トランジスタ１３１及び１３２のドレイン同士が共通接続され、トランジスタ１３２のソースはグランドＧＮＤ１に接続される。トランジスタ１３１及び１３２のドレイン同士の接続ノードがゲートラインＧＬに接続される。プリドライバ１３３は主制御回路１２０からの駆動制御信号ＳＣＮＴに従って、トランジスタ１３１及び１３２のオン、オフを制御する。駆動制御信号ＳＣＮＴはハイレベル又はローレベルをとる二値信号である。
【００４２】
駆動制御信号ＳＣＮＴがハイレベルであるとき、プリドライバ１３３は、トランジスタ１３１及び１３２のゲートにローレベル信号を供給することで、トランジスタ１３１、１３２の状態を、夫々、オン状態、オフ状態とする。トランジスタ１３１、１３２の状態が、夫々、オン状態、オフ状態であるとき、過渡状態を経て、ゲートラインＧＬの電位はハイレベル（駆動用電圧ＶＤＲＶのレベル）となり、結果、スイッチングトランジスタＭ１はオン状態となる。
【００４３】
駆動制御信号ＳＣＮＴがローレベルであるとき、プリドライバ１３３は、トランジスタ１３１及び１３２のゲートにハイレベル信号を供給することで、トランジスタ１３１、１３２の状態を、夫々、オフ状態、オン状態とする。トランジスタ１３１、１３２の状態が、夫々、オフ状態、オン状態であるとき、過渡状態を経て、ゲートラインＧＬの電位はローレベル（グランドＧＮＤ１のレベル）となり、結果、スイッチングトランジスタＭ１はオフ状態となる。
【００４４】
尚、プリドライバ１３３は、トランジスタ１３１及び１３２が同時にオン状態となることを防止するべく、トランジスタ１３１及び１３２を共にオフ状態とするデッドタイムを適宜挿入して良い。
【００４５】
主制御回路１２０は、信号レベルがハイレベル及びローレベル間で切り替わる駆動制御信号ＳＣＮＴをドライブ回路１３０に供給することで、スイッチングトランジスタＭ１をスイッチングさせる（即ちスイッチングトランジスタＭ１をオン状態とオフ状態との間で切り替える）ことができる。
【００４６】
上述の説明における各動作は、内部電源電圧Ｖｒｅｇが主制御回路１２０に供給されて主制御回路１２０が起動した後の動作である。
【００４７】
図５に示す如く、入力電圧ＶＩＮが０Ｖである状態から入力電圧ＶＩＮが上昇して規定電圧に達する過程において、上昇中の入力電圧ＶＩＮに基づく電源電圧ＶＣＣから内部電源電圧Ｖｒｅｇが生成され、内部電源電圧Ｖｒｅｇの供給を受けて主制御回路１２０が起動することになるが、主制御回路１２０は内部電源電圧Ｖｒｅｇの供給を受けて即時に起動する訳では無く、内部電源電圧Ｖｒｅｇの供給を受けてから（より詳細には、主制御回路１２０に供給される内部電源電圧Ｖｒｅｇの電圧値が所定電圧値に達してから）所定の準備時間が経過した後に起動する。この準備時間は、主制御回路１２０内の各回路の正常動作を担保するための時間であり、内部電源電圧Ｖｒｅｇが安定するまでの時間も当該準備時間に含まれ得る。準備時間は、主制御回路１２０の回路構成及び起動シーケンスに依存し、例えば、少ない場合には数１０ナノ秒程度であることもあるが、数１０マイクロ秒程度であることもある。
【００４８】
入力電圧ＶＩＮが０Ｖより高くなった後、主制御回路１２０が起動するまでの区間を、便宜上、起動前区間と称する（図５参照）。起動前区間を含む、主制御回路１２０の起動前においては、主制御回路１２０は、スイッチングトランジスタＭ１をスイッチングさせるための駆動制御信号ＳＣＮＴの生成及びドライブ回路１３０への供給を行っておらず、当該駆動制御信号ＳＣＮＴの生成及びドライブ回路１３０への供給は主制御回路１２０が起動してから行われる。
【００４９】
起動前区間を含む主制御回路１２０の起動前においては、ドライブ回路１３０がハイインピーダンス状態となっている。トランジスタ１３１及び１３２の双方がオフ状態であるとき、ドライブ回路１３０がハイインピーダンス状態となる。ここにおけるドライブ回路１３０のインピーダンスとは、ゲートラインＧＬから見たドライブ回路１３０のインピーダンスを指す。主制御回路１２０の起動後においては、基本的にトランジスタ１３１及び１３２の何れか一方がオンとなっているため、ゲートラインＧＬから見たドライブ回路１３０のインピーダンスは十分に低く（例えば数１００ミリΩ）、起動前区間を含む主制御回路１２０の起動前において、ゲートラインＧＬから見たドライブ回路１３０のインピーダンスは、主制御回路１２０の起動後よりも遥かに高くなっている（例えば数１００メガΩ）。
【００５０】
故に、起動前区間において、ゲートラインＧＬに電荷がたまっていると、スイッチングトランジスタＭ１がオンして、予期されない過大な電流が一次側巻線Ｗ１及びトランジスタＭ１に流れるおそれがある。この対策として、ゲートラインＧＬを単にプルダウン抵抗でプルダウンしておく方法もあるが、その方法では、主制御回路１２０の起動後においても当該プルダウン抵抗に電流が継続的に流れて無駄な電力消費が生じる。
【００５１】
これを考慮し、図３の一次側制御ＩＣ１０には、プルダウン回路１４０及び副制御回路１５０が設けられている。プルダウン回路１４０はプルダウン抵抗１４１とスイッチ１４２との直列回路とから成る。プルダウン抵抗１４１の一端はゲートラインＧＬに接続され、プルダウン抵抗１４１の他端はスイッチ１４２の一端に接続され、スイッチ１４２の他端はグランドＧＮＤ１に接続されている。故に、スイッチ１４２がオンであるときにのみゲートラインＧＬがプルダウン抵抗１４１を介してグランドＧＮＤ１に接続され、スイッチ１４２がオフであるときにはプルダウン回路１４０を介したゲートラインＧＬ及びグランドＧＮＤ１間の電流の流れは生じない（但し漏れ電流を無視）。
【００５２】
スイッチ１４２のオン、オフ状態は、副制御回路１５０により制御される。副制御回路１５０は、起動前区間においてスイッチ１４２をオン状態とすることでゲートラインＧＬのレベルをローレベルに維持してスイッチングトランジスタＭ１をオフ状態に維持する（図５参照）。そして、副制御回路１５０は、主制御回路１２０の起動後にはスイッチ１４２をオフ状態に維持する。スイッチ１４２のオン状態からオフ状態への切り替えタイミングは、主制御回路１２０が起動したタイミングそのものであっても良いし、主制御回路１２０の起動後の任意のタイミングであっても良い。例えば、主制御回路１２０は上記準備時間の経過を経て起動すると、遅滞なく、所定の起動信号を副制御回路１５０に送ると良い。副制御回路１５０は起動信号を受けたことに応答してスイッチ１４２をオン状態からオフ状態に切り替え、以後、スイッチ１４２をオフ状態に維持する。尚、主制御回路１２０は起動信号を副制御回路１５０に送る際、同起動信号をドライブ回路１３０にも送るようにしても良い。ドライブ回路１３０は起動信号を受信するまで、信号ＳＣＮＴのレベルに関係なくトランジスタ１３１及び１３２をオフ状態に維持する構成を有していてい良い。
【００５３】
スイッチ１４２は任意の種類の１以上のトランジスタにて構成されていて良いが、ここでは、Ｎチャネル型のＭＯＳＦＥＴにてスイッチ１４２が構成されているものとし、以下では、スイッチ１４２はトランジスタ１４２と称されうる。プルダウン抵抗１４１の一端はゲートラインＧＬに接続され、プルダウン抵抗１４２の他端はトランジスタ１４２のドレインに接続され、トランジスタ１４２のソースはグランドＧＮＤ１に接続される。副制御回路１５０はトランジスタ１４２のゲート電圧を制御することでトランジスタ１４２のオン、オフを制御する。
【００５４】
副制御回路１５０は電源電圧ＶＣＣ又はＶｒｅｇに基づき駆動する。副制御回路１５０は、起動前区間において、電源電圧ＶＣＣ又はＶｒｅｇを直接トランジスタ１４２のゲートに供給すれば、或いは、電源電圧ＶＣＣを所望の電圧にてクランプして得られる電圧をトランジスタ１４２のゲートに供給すれば、トランジスタ１４２をオンさせることができる。上記起動信号を受けた後には、副制御回路１５０はトランジスタ１４２のゲート電圧のレベルをローレベル（０Ｖ）に固定してトランジスタ１４２をオフに維持する。
【００５５】
本実施形態によれば、主制御回路１２０の起動前において、プルダウン抵抗１４１の働きによりスイッチングトランジスタＭ１のオフ状態が確保される。このため、主制御回路１２０の起動前にスイッチングトランジスタＭ１がオンして予期されない過大な電流が一次側巻線Ｗ１及びトランジスタＭ１に流れる、といった事象の発生が抑制される。主制御回路１２０の起動後にはプルダウン抵抗１４１に電流は流れないため、主制御回路１２０の起動後における無駄な電力消費（プルダウン抵抗１４１での無駄な電力消費）は生じない。
【００５６】
電源電圧ＶＣＣが０Ｖ又は実質的に０Ｖであるときには、トランジスタ１４２はオフ状態となる又は不定状態となり、結果、スイッチングトランジスタＭ１がオン状態となりうるが、電源電圧ＶＣＣが０Ｖ又は実質的に０Ｖであるときには、入力電圧ＶＩＮも０Ｖ又は実質的に０Ｖであることが想定されるため、問題は生じない。入力コンデンサＣＩＮに電荷が供給されて入力電圧ＶＩＮが０Ｖから上昇し始めたが、内部電源電圧Ｖｒｅｇが安定しておらず又は主制御回路１２０の起動シーケンスが完了しておらず、主制御回路１２０が未だ起動していない区間（起動前区間）において、プルダウン回路１４０及び副制御回路１５０が有益に機能してスイッチングトランジスタＭ１のオフ状態を確保する。
【００５７】
プルダウン回路１４０は、前回のＤＣ／ＤＣコンバータ１の動作終了時に残存したトランジスタＭ１のゲート電荷をグランドＧＮＤ１に導くことを目的とするものであるため、プルダウン抵抗１４１の抵抗値は例えば、数１０キロΩ〜数１００キロΩ程度であれば良い。プルダウン回路１４０に対して並列に、数ギガΩ程度の抵抗を予備的に設けておいても構わない。
【００５８】
＜＜第２実施形態＞＞
本発明の第２実施形態を説明する。第２実施形態並びに後述の第３及び第４実施形態は第１実施形態を基礎とする実施形態であり、第２〜第４実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２〜第４実施形態にも適用される。第２実施形態において、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い（後述の第３及び第４実施形態についても同様）。矛盾の無い限り、第１〜第４実施形態の内、任意の複数の実施形態を組み合わせても良い。
【００５９】
第１実施形態では、ＤＣ／ＤＣコンバータ１が絶縁同期整流型ＤＣ／ＤＣコンバータであるとしたが、ＤＣ／ＤＣコンバータ１は、一次側巻線Ｗ１に加わる入力電圧ＶＩＮからトランスＴＲの二次側において（即ち二次側回路において）出力電圧ＶＯＵＴを生成するものであれば任意である。
【００６０】
例えば、図１に示したＤＣ／ＤＣコンバータ１では、いわゆるローサイドアプリケーションが採用されているが、ハイサイドアプリケーションが採用されても良い。ハイサイドアプリケーションが採用されたＤＣ／ＤＣコンバータ１では、ＳＲトランジスタＭ２が出力端子Ｐ２側に設けられ、出力電圧ＶＯＵＴが加わる出力端子Ｐ２とトランスＴＲの二次側巻線Ｗ２との間にＳＲトランジスタＭ２が直列に挿入される。この他、本発明の主旨を損なわない形態で、二次側回路におけるＳＲトランジスタＭ２の配置位置を変更することが可能である。
【００６１】
また例えば、ＤＣ／ＤＣコンバータ１は、整流ダイオードを用いたＤＣ／ＤＣコンバータ（絶縁ダイオード整流型ＤＣ／ＤＣコンバータ）であっても良い。この場合、ＤＣ／ＤＣコンバータ１において、図１のＳＲトランジスタＭ２及び寄生ダイオードＤ２の代わりに、整流ダイオードを二次側回路に設ける。整流ダイオードは二次側巻線Ｗ２と出力コンデンサＣＯＵＴと間に挿入され、一次側巻線Ｗ１から二次側巻線Ｗ２に伝搬された電力を整流する。
【００６２】
また例えば、ＤＣ／ＤＣコンバータ１を、フォワード方式の絶縁型ＤＣ／ＤＣコンバータとして構成しても良く、この場合にも、同期整流方式及び整流ダイオード方式の何れが採用されても良い。
【００６３】
＜＜第３実施形態＞＞
本発明の第３実施形態を説明する。第３実施形態では、本発明に係る絶縁型ＤＣ／ＤＣコンバータの用途を説明する。
【００６４】
図６に示す如く、本発明に係る絶縁型ＤＣ／ＤＣコンバータを用いたＡＣ／ＤＣコンバータ３００を構成して良い。ＡＣ／ＤＣコンバータ３００は、フィルタ３０１、整流回路３０２、平滑コンデンサ３０３及び絶縁型ＤＣ／ＤＣコンバータ３０４を備える。フィルタ３０１は、ＡＣ／ＤＣコンバータ３００に入力された交流電圧ＶＡＣのノイズを除去する。交流電圧ＶＡＣは商用交流電圧であって良い。整流回路３０２は、フィルタ３０１を通じて供給された交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。平滑コンデンサ３０３は全波整流された電圧を平滑化することで直流電圧を生成する。絶縁型ＤＣ／ＤＣコンバータ３０４は、平滑コンデンサ３０３にて生成された直流電圧を入力電圧ＶＩＮとして受け、入力電圧ＶＩＮを電力変換（直流−直流変換）することで出力電圧ＶＯＵＴを生成する。第１又は第２実施形態に示されたＤＣ／ＤＣコンバータ１を絶縁型ＤＣ／ＤＣコンバータ３０４として用いることができる。この場合、図１の入力コンデンサＣＩＮは平滑コンデンサ３０３に相当する。
【００６５】
ＡＣ／ＤＣコンバータ３００を用いて電源アダプタを構成しても良い。図７は、ＡＣ／ＤＣコンバータ３００を備える電源アダプタ３２０を示す図である。電源アダプタ３２０は、ＡＣ／ＤＣコンバータ３００、プラグ３２１、筐体３２２及び出力コネクタ３２３を備え、筐体３２２内にＡＣ／ＤＣコンバータ３００が収容及び配置される。プラグ３２１は図示されないコンセントから商用交流電圧ＶＡＣを受け、ＡＣ／ＤＣコンバータ３００はプラグ３２１を通じて入力された商用交流電圧ＶＡＣから直流の出力電圧ＶＯＵＴを生成する。出力電圧ＶＯＵＴが、出力コネクタ３２３を通じ、図示されない任意の電気機器に供給される。電気機器としては、ノート型パーソナルコンピュータ、情報端末機、デジタルカメラ、デジタルビデオカメラ、携帯電話機（スマートフォンに分類されるものを含む）、携帯オーディオプレイヤなどが例示される。
【００６６】
ＡＣ／ＤＣコンバータ３００を備える電気機器を構成しても良い。図８（ａ）及び（ｂ）は、ＡＣ／ＤＣコンバータ３００を備える電気機器３４０を示す図である。図８（ａ）及び（ｂ）に示される電気機器３４０はディスプレイ装置であるが、電気機器３４０の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、ＡＣ／ＤＣコンバータを内蔵する機器であれば任意である。電気機器３４０は、ＡＣ／ＤＣコンバータ３００、プラグ３４１、筐体３４２及び負荷３４３を備え、筐体３２２内にＡＣ／ＤＣコンバータ３００及び負荷３４３が収容及び配置される。プラグ３４１は図示されないコンセントから商用交流電圧ＶＡＣを受け、ＡＣ／ＤＣコンバータ３００はプラグ３４１を通じて入力された商用交流電圧ＶＡＣから直流の出力電圧ＶＯＵＴを生成する。生成された出力電圧ＶＯＵＴは負荷３４３に供給される。負荷３４３は、出力電圧ＶＯＵＴに基づいて駆動する任意の負荷であって良く、例えば、マイコンコンピュータ、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路又はデジタル回路である。
【００６７】
＜＜第４実施形態＞＞
本発明の第４実施形態を説明する。第４実施形態では、第１〜第３実施形態に対する幾つかの変形技術等を説明する。
【００６８】
上述したように、一次側制御ＩＣ１０の各回路素子は半導体集積回路の形態で形成され、当該半導体集積回路を樹脂にて構成された筐体（パッケージ）内に封入することで半導体装置が構成される。但し、複数のディスクリート部品を用いて一次側制御ＩＣ１０内の回路と同等の回路を構成するようにしても良い。一次側制御ＩＣ１０内に含まれるものとして上述した任意の幾つかの回路素子は、一次側制御ＩＣ１０外に設けられて一次側制御ＩＣ１０に外付け接続されても良い。逆に、一次側制御ＩＣ１０外に設けられるものとして上述した幾つかの回路素子を、一次側制御ＩＣ１０内に設けるようにしても良い。
【００６９】
任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い。
【００７０】
ＦＥＴの型をＮチャネル型及びＰチャネル型間で入れ替える変形も可能である。
【００７１】
図３に示される一次側制御ＩＣ１０は、対象トランジスタのゲートを駆動するためのゲートドライブ装置として機能する。一次側制御ＩＣ１０にとっての対象トランジスタは、絶縁型ＤＣ／ＤＣコンバータ１の一次側回路に設けられたスイッチングトランジスタＭ１であるが、本発明において、対象トランジスタは、これに限定されず、ゲート駆動が必要な任意の電圧制御型のトランジスタを対象トランジスタとして良い。
【００７２】
例えば、図９に示す如く、所定の直流電源電圧Ｖ１が加わるライン４０１と負荷４０２との間に直列に挿入された出力トランジスタ４０３を制御することで出力トランジスタ４０３を通じ負荷４０２に電力する負荷駆動装置４００において、出力トランジスタ４０３を対象トランジスタとして取り扱うことができる。当該負荷駆動装置４００において、一次側制御ＩＣ１０と同等の構成をゲートドライブ装置４０４に持たせて、ゲートドライブ装置４０４を用いて出力トランジスタ４０３のゲートを駆動すると良い。ゲートドライブ装置４０４の出力端子ＴＭ１が出力トランジスタ４０３のゲートに接続され、ゲートドライブ装置４０４は出力トランジスタ４０３のゲートにパルス信号を供給することで出力トランジスタ４０３をスイッチング駆動することができる。ゲートドライブ装置４０４にとっての電源電圧ＶＣＣは、例えば電圧Ｖ１である。
【００７３】
図９の構成においては、対象トランジスタ（４０３）と負荷（４０２）とが直列接続され、対象トランジスタ（４０３）がオンであるときに対象トランジスタを通じて直流電源電圧Ｖ１に基づく電流が負荷（４０２）に供給されることになる。
【００７４】
或いは例えば、非絶縁型のスイッチング電源回路におけるスイッチングトランジスタを対象トランジスタとして、当該対象トランジスタに対し、一次側制御ＩＣ１０と同等の構成を有するゲートドライブ装置を適用しても良い。
【００７５】
例として、図１０に非絶縁昇圧型ＤＣ／ＤＣコンバータ４２０を示す。非絶縁昇圧型ＤＣ／ＤＣコンバータ４２０は、符号４２１〜４２７によって参照される各部位を備える。非絶縁昇圧型ＤＣ／ＤＣコンバータ４２０では、インダクタ４２１の一端に所定の直流入力電圧Ｖ１が印加され、インダクタ４２１の他端がＮチャネル型のＭＯＳＦＥＴとして構成されたスイッチングトランジスタ４２２のドレインに接続されると共にダイオード４２３のアノードに接続される。ダイオード４２３のカソードは平滑コンデンサ４２４の一端に接続される。平滑コンデンサ４２４の他端及びスイッチングトランジスタ４２２のソースは０Ｖの基準電位を有するグランドに接続される。ダイオード４２３のカソードと平滑コンデンサ４２４との接続ノードに直流の出力電圧Ｖ２が表れる。分圧抵抗４２５及び４２６を用いて出力電圧Ｖ２に応じたフィードバック電圧がゲートドライブ装置４２７に供給される。ゲートドライブ装置４２７は、フィードバック電圧に基づき、出力電圧Ｖ２が電圧Ｖ１よりも高い所望の目標電圧にて安定化するようにスイッチングトランジスタ４２２のゲートにパルス信号を供給してスイッチングトランジスタ４２２をスイッチング駆動する。この際、スイッチングトランジスタ４２２を対象トランジスタとして取り扱い、一次側制御ＩＣ１０と同等の構成をゲートドライブ装置４２７に適用する。故に、ゲートドライブ装置４２７の出力端子ＴＭ１がトランジスタ４２２のゲートに接続されることになる。ゲートドライブ装置４２７にとっての電源電圧ＶＣＣは、例えば電圧Ｖ１である。
【００７６】
図１の構成及び図１０の構成においては、対象トランジスタ（Ｍ１又は４２２）とコイル（Ｗ１又は４２１）とが直列接続され、対象トランジスタがオンであるときに、対象トランジスタ及びコイルを通じて、直流電圧（ＶＩＮ又はＶ１）に基づく電流が流れる。ここにおけるコイルは、図１の構成では一次側巻線Ｗ１に相当し、図１０の構成ではインダクタ４２１に相当する。
【００７７】
上述の各トランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述されたトランジスタを、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
【００７８】
但し、対象トランジスタは、ＭＯＳＦＥＴを含むＦＥＴ又はＩＧＢＴなどの電圧制御型のトランジスタ（即ち、制御電極における電圧に応じて第１及び第２電極間に流れる電流が制御されるトランジスタ）である。
【００７９】
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
【符号の説明】
【００８０】
１  絶縁同期整流型ＤＣ／ＤＣコンバータ
１０  一次側制御ＩＣ（ゲートドライブ装置）
２０  二次側制御ＩＣ
ＴＲ  トランス
Ｗ１  一次側巻線
Ｗ２  二次側巻線
Ｍ１  スイッチングトランジスタ（対象トランジスタ）
Ｍ２  同期整流トランジスタ
１１０  内部電源回路
１２０  主制御回路
１３０  ドライブ回路
１４０  プルダウン回路
１５０  副制御回路
ＧＬ  ゲートライン
【図１】
2020061819.tif 000003
【図２】
2020061819.tif 000004
【図３】
2020061819.tif 000005
【図４】
2020061819.tif 000006
【図５】
2020061819.tif 000007
【図６】
2020061819.tif 000008
【図７】
2020061819.tif 000009
【図８】
2020061819.tif 000010
【図９】
2020061819.tif 000011
【図１０】
2020061819.tif 000012