(57)【要約】【課題】自己消費電流を抑制しつつ、出力電圧ＶＯＵＴを高速に変化させることが可能な制御回路を提供する。【解決手段】エラーアンプ３１０は、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴにもとづくフィードバック電圧ＶＦＢと基準電圧ＶＲＥＦの誤差に応じた誤差電圧ＶＥＲＲを生成する。パルス変調器３２０は、誤差電圧ＶＥＲＲに応じた制御パルスＳＰＷＭを生成する。補助回路３５０は、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴを下降させる際にイネーブルとなり、フィードバック電圧ＶＦＢを時間とともに下降するランプ信号ＶＲＡＭＰと比較し、比較結果に応じてエラーアンプ３１０の出力に補助電流ＩＡＵＸをソースまたはシンクする。【選択図】図２
2020048373.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣ／ＤＣコンバータの制御回路であって、
前記ＤＣ／ＤＣコンバータの出力電圧にもとづくフィードバック電圧と基準電圧の誤差に応じた誤差電圧を生成するエラーアンプと、
前記誤差電圧に応じた制御パルスを生成するパルス変調器と、
前記ＤＣ／ＤＣコンバータの前記出力電圧を下降させる際にイネーブルとなり、前記フィードバック電圧を時間とともに下降するランプ信号と比較し、比較結果に応じて前記エラーアンプの出力に補助電流をソースまたはシンクする補助回路と、
を備えることを特徴とする制御回路。
【請求項２】
前記ＤＣ／ＤＣコンバータの停止時に、前記基準電圧を時間ともに下降させる電圧源をさらに備え、
前記補助回路には、前記基準電圧が前記ランプ信号として入力されることを特徴とする請求項１に記載の制御回路。
【請求項３】
ＤＣ／ＤＣコンバータの制御回路であって、
前記ＤＣ／ＤＣコンバータの出力電圧にもとづくフィードバック電圧と基準電圧の誤差に応じた誤差電圧を生成するエラーアンプと、
前記誤差電圧に応じた制御パルスを生成するパルス変調器と、
前記ＤＣ／ＤＣコンバータの前記出力電圧を上昇させる際にイネーブルとなり、前記フィードバック電圧を時間とともに上昇するランプ信号と比較し、比較結果に応じて前記エラーアンプの出力に補助電流をソースまたはシンクする補助回路と、
を備えることを特徴とする制御回路。
【請求項４】
前記ＤＣ／ＤＣコンバータの起動時に、前記基準電圧を時間ともに上昇させる電圧源をさらに備え、
前記補助回路には、前記基準電圧が前記ランプ信号として入力されることを特徴とする請求項３に記載の制御回路。
【請求項５】
前記補助回路は、
前記フィードバック電圧を前記ランプ信号と比較するコンパレータと、
前記エラーアンプの出力と接続され、前記コンパレータの出力に応じてオン、オフが制御可能な電流源と、を含むことを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項６】
前記エラーアンプは、
キャパシタと、
前記フィードバック電圧と前記基準電圧を受け、それらの誤差に応じて前記キャパシタを充放電するトランスコンダクタンスアンプと、
を含み、
前記補助回路の出力電流能力は、前記トランスコンダクタンスアンプの出力電流能力より高いことを特徴とする請求項１から５のいずれかに記載の制御回路。
【請求項７】
前記ＤＣ／ＤＣコンバータの出力端子と、前記エラーアンプの出力の間に設けられたフィードフォワードキャパシタをさらに備えることを特徴とする請求項１から６のいずれかに記載の制御回路。
【請求項８】
ひとつの半導体基板に集積化されることを特徴とする請求項１から７のいずれかに記載の制御回路。
【請求項９】
請求項１から８のいずれかに記載の制御回路を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１０】
請求項１から８のいずれかに記載の制御回路を備えることを特徴とする電源管理回路。
【請求項１１】
請求項１０に記載の電源管理回路を備えることを特徴とするＳＳＤ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
ある電圧値の直流電圧を別の電圧値の直流電圧に変換するＤＣ／ＤＣコンバータは、電子機器、産業機械、自動車などさまざまな用途で欠かせない。図１は、昇降圧ＤＣ／ＤＣコンバータ１００Ｒの回路図である。ＤＣ／ＤＣコンバータ１００Ｒは、入力端子１０２に直流入力電圧ＶＩＮを受け、出力端子１０４に接続される負荷（不図示）に、昇圧あるいは降圧された出力電圧ＶＯＵＴを供給する。
【０００３】
ＤＣ／ＤＣコンバータ１００Ｒは、複数のトランジスタＭ１〜Ｍ４、インダクタＬ１、出力キャパシタＣ１および制御回路２００Ｒを備える。制御回路２００Ｒは、ｇｍ（トランスコンダクタンス）アンプ２０２、キャパシタ２０４、電流検出回路２０６、パルス変調器２０８、ロジック回路２１０、プリドライバ２１２を備える。
【０００４】
キャパシタ２０４は、ｇｍアンプ２０２の出力に接続される。ｇｍアンプ２０２は、出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢと、出力電圧ＶＯＵＴの目標値を規定する基準電圧ＶＲＥＦの誤差を増幅し、誤差に応じた電流によって、キャパシタ２０４を充放電する。キャパシタ２０４には、フィードバック電圧ＶＦＢと基準電圧ＶＲＥＦの誤差に応じた誤差電圧ＶＥＲＲが発生する。
【０００５】
パルス変調器２０８は、誤差電圧ＶＥＲＲに応じたデューティ比を有するパルス信号ＳＰＷＭを生成する。電流検出回路２０６は、インダクタＬ１に流れる電流を示す電流検出信号ＶＣＳを生成する。電流モードの制御回路では、電流検出信号ＶＣＳが、パルス信号ＳＰＷＭのデューティ比に反映される。また電流検出信号ＶＣＳは、過電流保護などに用いられる。
【０００６】
ロジック回路２１０は、パルス信号ＳＰＷＭにもとづいて、トランジスタＭ１〜Ｍ４それぞれのオン、オフを指示する駆動信号Ｓ１〜Ｓ４を生成する。プリドライバ２１２は、駆動信号Ｓ１〜Ｓ４に応じて、対応するトランジスタＭ１〜Ｍ４を制御する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１２４７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明者は、図１のＤＣ／ＤＣコンバータ１００Ｒについて検討した結果、以下の課題を認識するに至った。
【０００９】
低消費電力化が強く要請されるアプリケーションでは、制御回路２００Ｒの消費電流も極限まで低減する必要がある。たとえばモバイル機器向けの制御回路２００Ｒでは、自己消費電流（Quiescent Current）Ｉｑを数ｎＡ〜数百ｎＡのオーダーに抑えることが求められる。
【００１０】
制御回路２００Ｒにおいては、自己消費電流Ｉｑのうち、ｇｍアンプ２０２の動作電流が占める割合が高いため、自己消費電流Ｉｑを削減するためには、ｇｍアンプ２０２の動作電流を低減する必要がある。
【００１１】
ＤＣ／ＤＣコンバータ１００Ｒの停止時に、出力電圧ＶＯＵＴを所定時間内にゼロまで下降することが要求される場合がある。そのために、基準電圧ＶＲＥＦを、所定のスルーレートでランプダウンさせる。
【００１２】
無負荷状態において出力電圧ＶＯＵＴを下降させるためには、出力キャパシタＣ１の電荷を、トランジスタＭ１〜Ｍ４およびインダクタＬ１を介して放電させる必要がある。ところが、ｇｍアンプ２０２の動作電流を小さく設計すると、キャパシタ２０４の充放電速度が、ｇｍアンプ２０２の電流供給能力によって制限されるため、誤差電圧ＶＥＲＲの変化速度が遅くなる。誤差電圧ＶＥＲＲの応答遅れにより、出力電圧ＶＯＵＴはランプダウンする基準電圧ＶＲＥＦに追従できなくなる。
【００１３】
低自己消費電流の用途では、通常動作時（出力電圧一定）における負荷変動応答速度を改善するために、フィードフォワードキャパシタＣＦＦが挿入される場合がある。フィードフォワードキャパシタＣＦＦにより、ｇｍアンプ２０２によるキャパシタ２０４への充放電がアシストされ、応答速度を高めることができる。
【００１４】
ところがフィードフォワードキャパシタＣＦＦを挿入すると、出力電圧ＶＯＵＴを意図的に変動させる際に、フィードフォワードキャパシタＣＦＦによる充放電が、キャパシタ２０４による充放電と逆極性となる。したがってランプダウン動作に際して、誤差電圧ＶＥＲＲの変化速度がフィードフォワードキャパシタＣＦＦによって制限され、出力電圧ＶＯＵＴの下降速度がさらに遅くなってしまう。
【００１５】
なお、ここではランプダウン時の問題を説明したが、ランプアップに際しても同様の問題が生じうる。
【００１６】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、自己消費電流を抑制しつつ、出力電圧ＶＯＵＴを高速に変化させることが可能な制御回路の提供にある。
【課題を解決するための手段】
【００１７】
本発明のある態様は、ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、ＤＣ／ＤＣコンバータの出力電圧にもとづくフィードバック電圧と基準電圧の誤差に応じた誤差電圧を生成するエラーアンプと、誤差電圧に応じた制御パルスを生成するパルス変調器と、ＤＣ／ＤＣコンバータの出力電圧を下降させる際にイネーブルとなり、フィードバック電圧を時間とともに下降するランプ信号と比較し、比較結果に応じてエラーアンプの出力に補助電流をソースまたはシンクする補助回路と、を備える。
【００１８】
この態様によれば、エラーアンプを含むフィードバック（クローズドループ）制御に、補助回路によるオープンループ制御を組み合わせることで、フィードバックループの安定性に影響を及ぼさずに、出力電圧の下降速度を高めることができる。
【００１９】
制御回路は、ＤＣ／ＤＣコンバータの停止時に基準電圧を時間ともに下降させる電圧源をさらに備えてもよい。補助回路には、基準電圧がランプ信号として入力されてもよい。
【００２０】
本発明の別の態様もまた、ＤＣ／ＤＣコンバータの制御回路である。制御回路は、ＤＣ／ＤＣコンバータの出力電圧にもとづくフィードバック電圧と基準電圧の誤差に応じた誤差電圧を生成するエラーアンプと、誤差電圧に応じた制御パルスを生成するパルス変調器と、ＤＣ／ＤＣコンバータの出力電圧を上昇させる際にイネーブルとなり、フィードバック電圧を時間とともに上昇するランプ信号と比較し、比較結果に応じてエラーアンプの出力に補助電流をソースまたはシンクする補助回路と、を備える。
【００２１】
この態様によれば、エラーアンプを含むフィードバック（クローズドループ）制御に、補助回路によるオープンループ制御を組み合わせることで、フィードバックループの安定性に影響を及ぼさずに、出力電圧の上昇速度を高めることができる。
【００２２】
制御回路は、ＤＣ／ＤＣコンバータの起動時に、基準電圧を時間ともに上昇させる電圧源をさらに備えてもよい。補助回路には、基準電圧がランプ信号として入力されてもよい。
【００２３】
補助回路は、フィードバック電圧をランプ信号と比較するコンパレータと、エラーアンプの出力と接続され、コンパレータの出力に応じてオン、オフが制御可能な電流源と、を含んでもよい。
【００２４】
エラーアンプは、キャパシタと、フィードバック電圧と基準電圧を受け、それらの誤差に応じてキャパシタを充放電するトランスコンダクタンスアンプと、を含んでもよい。補助回路の出力電流能力は、トランスコンダクタンスアンプの出力電流能力より高くてもよい。
【００２５】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２６】
本発明のある態様によれば、自己消費電流を抑制しつつ、出力電圧ＶＯＵＴを高速に変化させることができる。
【図面の簡単な説明】
【００２７】
【図１】昇降圧ＤＣ／ＤＣコンバータの回路図である。
【図２】実施の形態に係るＤＣ／ＤＣコンバータのブロック図である。
【図３】第１実施例に係る制御回路を備えるＤＣ／ＤＣコンバータの回路図である。
【図４】図３のＤＣ／ＤＣコンバータの動作波形図である。
【図５】補助回路有りの場合と無しの場合の出力電圧ＶＯＵＴの波形図である。
【図６】第１変形例に係るＤＣ／ＤＣコンバータの回路図である。
【図７】図７（ａ）、（ｂ）は、第２変形例に係る補助回路の回路図である。
【図８】電源管理ＩＣのブロック図である。
【発明を実施するための形態】
【００２８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２９】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００３０】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００３１】
また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。
【００３２】
本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
【００３３】
図２は、実施の形態に係るＤＣ／ＤＣコンバータ１００のブロック図である。ＤＣ／ＤＣコンバータ１００は、昇降圧型であり、入力端子１０２に直流入力電圧ＶＩＮを受け、出力端子１０４に接続される負荷（不図示）に、昇圧あるいは降圧された出力電圧ＶＯＵＴを供給する。
【００３４】
ＤＣ／ＤＣコンバータ１００は、複数のトランジスタＭ１〜Ｍ４、インダクタＬ１、出力キャパシタＣ１および制御回路３００を備える。制御回路３００は、エラーアンプ３１０、パルス変調器３２０、ロジック回路３３０、プリドライバ３４０、補助回路３５０、電圧源３６０を備え、ひとつの半導体チップに集積化されたＩＣ（Integrated Circuit）である。
【００３５】
出力電圧ＶＯＵＴは、抵抗Ｒ１１，Ｒ１２により分圧され、分圧後のフィードバック電圧ＶＦＢは、制御回路３００のフィードバック（ＦＢ）ピンに入力される。なお、抵抗Ｒ１１，Ｒ１２を省略して、分圧前の出力電圧ＶＯＵＴをフィードバック電圧ＶＦＢとしてＦＢピンに入力してもよい。
【００３６】
エラーアンプ３１０は、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴにもとづくフィードバック電圧ＶＦＢと、基準電圧ＶＲＥＦの誤差に応じた誤差電圧ＶＥＲＲを生成する。
【００３７】
パルス変調器３２０は、誤差電圧ＶＥＲＲに応じたＰＷＭ信号ＳＰＷＭを生成する。パルス変調器３２０の変調方式は特に限定されず、電圧モード、ピーク電流モード、平均電流モードなどの方式を採用できる。
【００３８】
ロジック回路３３０は、ＰＷＭ信号ＳＰＷＭにもとづいて、トランジスタＭ１〜Ｍ４のオン、オフを指示する制御パルスＳ１〜Ｓ４を生成する。プリドライバ３４０は、制御パルスＳ１〜Ｓ４にもとづいて、対応するトランジスタＭ１〜Ｍ４を駆動する。
【００３９】
以上の構成によって、通常動作時において、フィードバック電圧ＶＦＢは基準電圧ＶＲＥＦに安定化され、したがって出力電圧ＶＯＵＴは、式（１）で与えられる目標電圧ＶＯＵＴ（ＲＥＦ）に安定化される。
ＶＯＵＴ（ＲＥＦ）＝ＶＲＥＦ×（Ｒ１１＋Ｒ１２）／Ｒ１２
【００４０】
制御回路３００は、外部からの制御信号（停止指示）ＲＡＭＰＤＯＷＮ＿ＳＴＡＲＴに応答して、出力電圧ＶＯＵＴを所定時間（たとえば１００μｓ）でゼロに下降させるランプダウン機能を有する。具体的には電圧源３６０は、停止指示ＲＡＭＰＤＯＷＮ＿ＳＴＡＲＴに応答して、基準電圧ＶＲＥＦを、通常時の電圧レベルからゼロまで、時間とともに一定の傾きで下降させる。つまり基準電圧ＶＲＥＦは、ＤＣ／ＤＣコンバータ１００の停止に際して、ランプ波形を有するランプ信号ＶＲＡＭＰとなる。
【００４１】
電圧源３６０の構成は特に限定されない。たとえば電圧源３６０は、時間とともに変化するデジタル信号を生成する波形発生器と、デジタル信号をアナログ電圧に変換するデジタル／アナログ変換器で構成してもよい。あるいは、電圧源３６０は、キャパシタと、キャパシタの電荷を定電流で放電する放電回路と、を含み、キャパシタの電圧を、基準電圧（ランプ信号）として出力してもよい。
【００４２】
エラーアンプ３１０を含むフィードバックループによって、基準電圧ＶＲＥＦの下降に追従して出力電圧ＶＯＵＴも下降するようにフィードバックがかかるが、エラーアンプ３１０の応答速度によって、出力電圧ＶＯＵＴの下降速度は制限される。出力電圧ＶＯＵＴの下降速度を高めるために、補助回路３５０が設けられる。
【００４３】
補助回路３５０は、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴを下降させるランプダウンの際にイネーブルとなり、出力電圧ＶＯＵＴが一定となる通常動作中はディセーブルである。補助回路３５０のイネーブル、ディセーブルは、イネーブル端子に入力される制御信号ＲＡＭＰＤＯＷＮ＿ＳＴＡＲＴにもとづいて切り替えることができる。
【００４４】
補助回路３５０は、イネーブル状態において、フィードバック電圧ＶＦＢを、時間とともに下降するランプ信号ＶＲＡＭＰと比較し、比較結果に応じてエラーアンプ３１０の出力に補助電流ＩＡＵＸをソースまたはシンクする。
【００４５】
補助電流ＩＡＵＸの向き（すなわちソースであるか、シンクであるか）は、フィードバックループの構成による。本実施の形態では、誤差電圧ＶＥＲＲが高いほど、出力電圧ＶＯＵＴが下降するように構成されており、したがって補助電流ＩＡＵＸは誤差電圧ＶＥＲＲを上昇させる方向に流れる（ソース）。
【００４６】
以上が制御回路３００の構成である。続いてその動作を説明する。
ランプダウン時に、基準電圧ＶＲＥＦが時間とともに下降する。フィードバック電圧ＶＦＢの下降が、基準電圧ＶＲＥＦ（ランプ信号ＶＲＡＭＰ）の下降に遅れると、ＶＦＢ＞ＶＲＥＦとなり、補助回路３５０から補助電流ＩＡＵＸが出力され、誤差電圧ＶＥＲＲの上昇速度がアシストされ、出力電圧ＶＯＵＴの下降速度が速くなる。
【００４７】
フィードバック電圧ＶＦＢの下降が、基準電圧ＶＲＥＦ（ランプ信号ＶＲＡＭＰ）の下降より進み過ぎると、補助電流ＩＡＵＸはゼロとなり、エラーアンプ３１０によって誤差電圧ＶＥＲＲが調節される。
【００４８】
制御回路３００はランプダウン時に、この動作を繰り返すことにより、出力電圧ＶＯＵＴを、ランプ信号にしたがって下降させることができる。
【００４９】
この制御回路３００によれば、エラーアンプ３１０を含むフィードバック（クローズドループ）制御に、補助回路３５０によるオープンループ制御を組み合わせることで、フィードバックループの安定性に影響を及ぼさずに、出力電圧の下降速度を高めることができる。また、エラーアンプ３１０の動作電流を増やす必要がないため、通常動作時における自己消費電流の増加も抑制できる。
【００５０】
本発明は、図２のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【００５１】
（第１実施例）
図３は、第１実施例に係る制御回路３００Ａを備えるＤＣ／ＤＣコンバータ１００Ａの回路図である。エラーアンプ３１０は、ｇｍアンプ３１２およびキャパシタ３１４を含む。キャパシタ３１４の一端は接地される。ｇｍアンプ３１２は、フィードバック電圧ＶＦＢと基準電圧ＶＲＥＦを受け、それらの誤差に応じた誤差電流ＩＥＲＲを生成し、キャパシタ３１４を充放電する。
【００５２】
制御回路３００Ａの自己消費電流Ｉｑの削減のために、ｇｍアンプ３１２の出力電流能力は数十ｎＡ（たとえば３０ｎＡ）に設計される。これに対して、補助回路３５０の出力電流能力は、ｇｍアンプ３１２の出力電流能力より高く設計される。
【００５３】
補助回路３５０は、コンパレータ３５２および電流源３５４を含む。コンパレータ３５２は、制御信号ＲＡＭＰＤＯＷＮ＿ＳＴＡＲＴに応じてイネーブルとなり、フィードバック電圧ＶＦＢをランプ信号ＶＲＡＭＰ（基準電圧ＶＲＥＦ）と比較する。電流源３５４は、エラーアンプ３１０の出力、すなわちキャパシタ３１４と接続され、コンパレータ３５２の出力ＣＯＭＰ＿ＯＵＴに応じてオン、オフが制御可能に構成される。たとえば電流源３５４は、定電流源３５６と、定電流源３５６が生成する電流の経路上に設けられたスイッチＳＷ１を含み、コンパレータ３５２の出力ＣＯＭＰ＿ＯＵＴに応じてスイッチＳＷ１を制御してもよい。あるいは定電流源３５６のオン、オフを、コンパレータ３５２の出力ＣＯＭＰ＿ＯＵＴに応じて直接制御できるように構成してもよい。
【００５４】
制御回路３００Ａは、フィードフォワードキャパシタＣＦＦを備える。フィードフォワードキャパシタＣＦＦの一端は出力端子１０４と接続と接続され、その他端はエラーアンプ３１０の出力ノードと接続される。フィードフォワードキャパシタＣＦＦによって、通常状態における負荷応答性が改善される。
【００５５】
パルス変調器３２０は、たとえば電流モードの変調器を含む。電流検出回路３２２は、インダクタＬ１に流れる電流に応じた電流検出信号ＶＣＳを生成する。パルス変調器３２０は、電流検出信号ＶＣＳのピーク（あるいは平均値）が、誤差電圧ＶＥＲＲに近づくように、ＰＷＭ信号のデューティ比を調節する。
【００５６】
以上がＤＣ／ＤＣコンバータ１００Ａの構成である。続いてその動作を説明する。図４は、図３のＤＣ／ＤＣコンバータ１００Ａの動作波形図である。
【００５７】
時刻ｔ０に、制御信号ＲＡＭＰＤＯＷＮ＿ＳＴＡＲＴがアサート（ハイレベル）となり、補助回路３５０がイネーブルとなる。また電圧源３６０は制御信号ＲＡＭＰＤＯＷＮ＿ＳＴＡＲＴのアサートに応答して、基準電圧ＶＲＥＦを、０Ｖに向かって１００μｓかけてランプダウンさせる。
【００５８】
フィードバック電圧ＶＦＢと基準電圧ＶＲＥＦの大小関係に応じて、ＣＯＭＰ＿ＯＵＴ信号は、ハイ・ローが変化する。ＶＦＢ＞ＶＲＥＦとなるとＣＯＭＰ＿ＯＵＴ信号がローとなり、電流源３５４がオンとなる。これにより補助電流ＩＡＵＸがキャパシタ３１４に注入され、誤差電圧ＶＥＲＲが上昇し、出力電圧ＶＯＵＴが下降する。出力電圧ＶＯＵＴの下降によりＶＦＢ＜ＶＲＥＦとなると、ＣＯＭＰ＿ＯＵＴ信号がハイとなり、電流源３５４がオフし、補助電流ＩＡＵＸの注入が停止する。
【００５９】
この動作を繰り返すことにより、出力電圧ＶＯＵＴを、基準電圧ＶＲＥＦのランプ波形に追従して、ランプダウンさせることができる。
【００６０】
図５は、補助回路有りの場合と無しの場合の出力電圧ＶＯＵＴの波形図である。補助回路が無い場合、すなわち図１のＤＣ／ＤＣコンバータ１００Ｒでは、出力電圧ＶＯＵＴは非常に遅い速度で下降していく。これに対して補助回路を設けることで、１００μｓの短時間で、出力電圧ＶＯＵＴをランプダウンさせることができる。
【００６１】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６２】
（第１変形例）
図６は、第１変形例に係るＤＣ／ＤＣコンバータ１００Ｂの回路図である。この変形例では、制御回路３００Ｂは、誤差電圧ＶＥＲＲが高いほど、出力電圧ＶＯＵＴが下降するように帰還がかかる。その場合、補助回路３５０Ｂは、補助電流ＩＡＵＸは誤差電圧ＶＥＲＲを下降させる方向に流れる（シンク）。その他は図３と同様である。
【００６３】
（第２変形例）
図７（ａ）、（ｂ）は、第２変形例に係る補助回路３５０Ｃの回路図である。補助回路Ｃは、電圧源３５８とスイッチＳＷ２の組み合わせで構成してもよい。図７（ａ）は、補助電流ＩＡＵＸをソースする構成である。コンパレータ３５２の出力ＣＯＭＰ＿ＯＵＴによってスイッチＳＷ２がオンすると、電圧源３５８の電圧ＶＨが、キャパシタ３１４に印加され、キャパシタ３１４に補助電流ＩＡＵＸが流れる。スイッチＳＷ２と直列に抵抗を挿入してもよい。
【００６４】
図７（ｂ）は、補助電流ＩＡＵＸをシンクする構成である。この場合、図７（ａ）の電圧源３５８を省略して、接地電圧ＶＧＮＤを用いてもよい。
【００６５】
（第３変形例）
実施の形態では、トランジスタＭ１〜Ｍ４を制御回路３００の外部に設けたが、それらを制御回路３００に集積化してもよい。またトランジスタＭ３はＰチャンネルで構成してもよい。
【００６６】
（第４変形例）
実施の形態では、昇降圧コンバータについて説明したが、本発明は降圧（Ｂｕｃｋ）コンバータにも適用可能である。
【００６７】
（第５変形例）
実施の形態では、ランプダウンについて説明したが、ランプアップについても同様の構成によって対応できる。また、ランプダウン、ランプアップは、ＤＣ／ＤＣコンバータ１００の停止時、あるいは起動時のものに限定されない。たとえばＤＣ／ＤＣコンバータ１００の動作中に、出力電圧ＶＯＵＴの目標電圧ＶＯＵＴ（ＲＥＦ）を第１レベルから第２レベルに変化させるケースにも本発明は有効である。
【００６８】
（用途）
制御回路３００は、ＰＭＩＣ（電源管理ＩＣ）に搭載することができる。図８は、電源管理ＩＣ（４００）のブロック図である。電源管理ＩＣ４００は、複数チャンネル（Ｎチャンネル）の電源回路を管理する。電源管理ＩＣ４００は、スマートフォンやタブレット端末、コンピュータ、ＳＳＤ（ソリッドステートドライブ）など、さまざまな電子機器、電子部品に搭載される。電源管理ＩＣ４００は、シーケンサ４０２、Ｎチャンネルに対応する複数の制御回路４０４＿１〜４０４＿Ｎ、リニアレギュレータ（ＬＤＯ）４０６を備える。この例において、制御回路４０４＿１〜４０４＿Ｎのうちひとつ４０４＿１は、昇降圧コンバータの制御回路であり、上述の制御回路３００のアーキテクチャで構成できる。また別のひとつ４０４＿Ｎは、降圧コンバータの制御回路であり、上述の制御回路３００のアーキテクチャで構成できる。
【００６９】
シーケンサ４０２は、システムの起動時あるいは停止時に、複数の制御回路４０４に対して、予め決めれた順序、タイミングで、制御信号ＣＴＲＬ１〜ＣＴＲＬＮを出力する。この制御信号には、上述のＲＡＭＰＤＯＷＮ＿ＳＴＡＲＴ信号などが含まれる。
【００７０】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７１】
１００  ＤＣ／ＤＣコンバータ
１０２  入力端子
１０４  出力端子
Ｍ１，Ｍ２，Ｍ３，Ｍ４  トランジスタ
Ｌ１  インダクタ
Ｃ１  出力キャパシタ
３００  制御回路
３１０  エラーアンプ
３１２  ｇｍアンプ
３１４  キャパシタ
３２０  パルス変調器
３２２  カレントセンスアンプ
３３０  ロジック回路
３４０  プリドライバ
３５０  補助回路
３５２  コンパレータ
３５４  電流源
３６０  電圧源
４００  電源管理ＩＣ
４０２  シーケンサ
４０４  制御回路
４０６  リニアレギュレータ
【図１】
2020048373.tif 000003
【図２】
2020048373.tif 000004
【図３】
2020048373.tif 000005
【図４】
2020048373.tif 000006
【図５】
2020048373.tif 000007
【図６】
2020048373.tif 000008
【図７】
2020048373.tif 000009
【図８】
2020048373.tif 000010