(57)【要約】【課題】ノイズによる誤動作を低減できる半導体装置を提供する。【解決手段】実施形態に係る半導体装置（１）は、半導体基板（１０）と、前記半導体基板に設けられた絶縁膜（１２、１４、６０ａ、６４、６８）と、前記絶縁膜上に設けられた温度検出素子（２０）と、前記温度検出素子のアノード側、又はカソード側に設けられた容量素子（２２，２４、２６、２８、５５）と、を備え、前記容量素子の容量値（Ｃａ、Ｃａｃａｐ、Ｃｋ、Ｃｋｃａｐ）の和は、前記温度検出素子の容量値（Ｃｄｉ）よりも大きい。【選択図】図１
2020009830.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１０）と、
前記半導体基板に設けられた絶縁膜（１２、１４、６０ａ、６４、６８）と、
前記絶縁膜上に設けられた温度検出素子（２０）と、前記温度検出素子のアノード側（Ａ）、又はカソード側（Ｋ）に設けられた容量素子（２２，２４、２６、２８、５５）と、を備え、
アノード側、又はカソード側の前記容量素子の容量値の和は、前記温度検出素子の容量値（Ｃｄｉ）よりも大きい半導体装置。
【請求項２】
前記温度検出素子のアノード側、又は、カソード側の一方側には、温度検出素子を構成する半導体と同層の半導体（２２ａ、２６ａ）と前記半導体基板との間で構成される第１容量素子（２２，２６）と、前記第１容量素子に接続される電極パッド（２４ａ、２８ａ）と前記半導体基板との間で構成される第２容量素子（２４、２８）と、が接続され、前記温度検出素子のアノード側、又は、カソード側の一方側の前記第２容量素子の電極パッドは、他方側の第２容量素子の電極パッドよりも面積が大きい請求項１に記載の半導体装置。
【請求項３】
前記アノード側、もしくは、カソード側の少なくとも一方の前記第１容量素子の容量値と前記第２容量素子の容量値を加えた容量値は、前記温度検出素子と前記半導体基板との間に構成される容量値よりも大きい請求項１又は２記載の半導体装置。
【請求項４】
少なくとも、前記アノード側には、前記温度検出素子を構成する半導体と同層の半導体で構成される第１容量素子と、前記容量素子に接続される電極パッドにより構成される第２容量素子とを備える請求項１に記載の半導体装置。
【請求項５】
半導体基板（１０）と、
前記半導体基板に設けられた絶縁膜（１２、１４、６０ａ、６４、６８）と、
前記絶縁膜上に設けられた温度検出素子（２０）と、前記温度検出素子のアノード側（Ａ）の下方の前記半導体基板の抵抗値、又はカソード側（Ｋ）の下方の前記半導体基板の抵抗値は、前記温度検出素子の下方の前記半導体基板の抵抗値より小さい半導体装置。
【請求項６】
半導体基板（１０）と、
前記半導体基板に設けられた絶縁膜（１２、１４、６０ａ、６４、６８）と、
前記絶縁膜上に設けられた温度検出素子（２０）と、前記温度検出素子のアノード側（Ａ）の下方のインピーダンス、又はカソード側（Ｋ）の下方のインピーダンスは、前記温度検出素子の下方のインピーダンスより小さい半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体基板に形成されたスイッチング素子と、半導体基板表面側にスイッチング素子から独立して設けられ、温度に依存する特性を有する温度センスダイオードを含む構成により、スイッチング素子に過電流が流れる等の異常時にスイッチング素子が発熱し、それを温度センサ例えば感温ダイオードで検出することによりスイッチング素子を保護する技術がある（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１４９５０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし半導体基板の裏面側からノイズが侵入した場合、温度センス(ダイオード)直下の容量とカップリングし、ダイオードのＶｆが変動し、それにより誤動作を起こす問題がある。
本発明は、上記課題に鑑みてなされたものであり、その目的は、ノイズによる誤動作を低減できる半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
請求項１係る半導体装置（１）は、半導体基板（１０）と、前記半導体基板に設けられた絶縁膜（１２、１４、６０ａ、６４、６８）と、前記絶縁膜上に設けられた温度検出素子（２０）と、前記温度検出素子のアノード側、又はカソード側に設けられた容量素子（２２，２４、２６、２８、５５）と、を備え、前記容量素子の容量値（Ｃａ、Ｃａｃａｐ、Ｃｋ、Ｃｋｃａｐ）の和は、前記温度検出素子の容量値（Ｃｄｉ）よりも大きい。
【０００６】
この構成により、温度検出素子２０直下に比較して、アノード側又はカソード側の容量値を大きく構成することができる。すなわち、アノード側又はカソード側直下のインピーダンスを小さく構成することができる。これにより、アノード側又はカソード側に伝播したノイズはアノード側又はカソード側に設けられた容量素子に支配的に吸収される。これにより、温度検出素子２０に入力されるノイズを低減することができることができる。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態に係る半導体装置の温度検出素子の概略構成を示す縦断面図
【図２】第１実施形態に係る半導体装置の温度検出素子の概略的な等価回路を示す回路図
【図３】Ｖｆ検出回路の概略構成を示すブロック図
【図４】ＤＰＩ試験装置の概略構成図
【図５】Ｖｆ変化量の容量値依存性を示すグラフ
【図６】第２実施形態に係る半導体装置の温度検出素子の概略構成を示す縦断面図
【図７】温度検出素子のレイアウト例の概略構成を示す平面図
【図８】第３実施形態に係る半導体装置の温度検出素子の概略構成を示す縦断面図
【図９】第４実施形態に係る半導体装置の温度検出素子の概略構成を示す縦断面図
【図１０】第５実施形態に係る半導体装置の温度検出素子の概略構成を示す縦断面図
【発明を実施するための形態】
【０００８】
以下、本発明の複数の実施形態について図面を参照して説明する。以下の説明において前出と同様の要素については同様の符号を付し、その説明については省略する。また、以下の説明又は図面において、ｐ型高濃度を「ｐ＋」、ｎ型高濃度を「ｎ＋」、ｐ型低濃度を「ｐ−」、ｎ型低濃度を「ｎ−」で示す場合がある。例えば「ｐ＋領域」はｐ型高濃度領域を意味する。また、以下の説明において、インピーダンスを下げることには、容量値を大きくすること、及び、抵抗値を下げること、が含まれ、容量値を大きくすること、及び抵抗値を下げることはインピーダンスを下げることを意味する。
【０００９】
（第１実施形態）
図１から図３に示すように、半導体装置１は、温度検出素子２０及びスイッチング素子４０を備えている。図１において、温度検出素子２０の左側はアノード側Ａ、右側はカソード側Ｋとする。半導体装置１にはＶｆ測定装置４２が接続されている。実施形態では、温度検出素子２０は複数のｐｎ接合ダイオードからなる感温ダイオードにより構成されている。Ｖｆは温度検出素子２０を構成するダイオード２０１から２０４の順電圧である。
【００１０】
図３に示すように、半導体装置１は温度検出素子２０及びスイッチング素子４０を備え、Ｖｆ測定装置４２に接続される。Ｖｆ測定装置４２は、温度検出素子２０のアノード及びカソードに接続されている。Ｖｆ測定装置４２により、温度検出素子２０のＶｆが測定される。
【００１１】
Ｖｆ測定装置４２はＶｆ温度検出部４２ａと定電流供給部４２ｂを備えている。Ｖｆ測定装置４２は、温度検出素子２０のアノード・カソード間に定電流供給部４２ｂから供給される定電流を与えながら、温度検出素子２０のアノード・カソード間の電圧すなわちＶｆを測定する。Ｖｆ値は、例えば、定電流供給部４２ｂにより定電流５００μＡを温度検出素子２０に供給し、温度検出素子２０のアノード−カソード間の電圧を測定することにより求められる。
【００１２】
温度検出素子２０は例えば複数のダイオードにより構成されている。本実施形態においては４つのダイオード２０１〜２０４により構成された例を例示しているが、ダイオードの数はこれに限定されない。
【００１３】
スイッチング素子４０は例えばＭＯＳトランジスタにより構成されている。スイッチング素子４０が駆動により発熱すると半導体装置１の温度が上昇し、温度検出素子２０の温度も上昇する。温度検出素子２０の温度上昇によりＶｆ特性が変動する。
【００１４】
Ｖｆ測定装置４２は温度の上昇により変動した温度検出素子２０のＶｆ値をモニターする。Ｖｆ検出回路４２は、例えば図示しないＶｆ−温度テーブルをあらかじめ備えており、計測したＶｆに応じたスイッチング素子４０の温度を算出する。
【００１５】
次に、算出したスイッチング素子４０の温度に応じて、スイッチング素子４０の制御を行う。例えば、温度検出素子２０が所定の温度以上となった場合に動作クロックを遅延させて駆動させることにより発熱を抑制するなどの制御を実施する。
【００１６】
ここで、半導体基板１０の裏面等からノイズが入ると、温度検出素子２０のＶｆが変動してしまい、Ｖｆ温度検出部４２ａにより誤ったＶｆ値が測定されることにより、スイッチング素子４０に対して誤った制御を実施してしまうことになる。本実施例によれば、ノイズによるＶｆ変動が抑制されるため、上記のような課題を解決することができる。
【００１７】
図１にアノード側Ａ、及びカソード側Ｋを含む温度検出素子２０の構成を、図２に図１の等価回路を示す。図１に示すように、温度検出素子２０は、半導体基板１０上に設けられた素子分離絶縁膜１２、その上に設けられた第１層間絶縁膜１４、及び第２層間絶縁膜１６を備える。素子分離絶縁膜１２、その上に設けられた第１層間絶縁膜１４、及び第２層間絶縁膜１６は半導体基板１０上に設けられた絶縁膜である。半導体基板１０には、半導体基板表面１０ｃに近い側から、低濃度不純物領域１０ａ、高濃度不純物領域１０ｂが形成されている。
【００１８】
半導体基板１０には例えばｎ型単結晶シリコン基板を用いることができる。半導体基板１０には、低濃度不純物領域１０ａ及び高濃度不純物領域１０ｂが設けられている。低濃度不純物領域１０ａ及び高濃度不純物領域１０ｂは、例えば高エネルギーイオン注入による不純物導入と熱処理により形成される。低濃度不純物領域１０ａ及び高濃度不純物領域１０ｂはｎ型の不純物領域となっており、導入される不純物としては、例えばリン又はヒ素等を用いることができる。
【００１９】
素子分離絶縁膜１２は例えば半導体基板１０に対して局所酸化法であるＬＯＣＯＳ（Local Oxidation of Silicon）法を適用して形成されたシリコン酸化膜により構成されている。第１層間絶縁膜１４及び第２層間絶縁膜１６は例えばＣＶＤ（chemical vapor deposition）法を用いて成膜されており、例えばＴＥＯＳ（Tetraethyl orthosilicate）をソースガスとして用いた熱分解法により形成され、成膜中にリン及びボロンが導入されたシリコン酸化膜により構成されている。半導体基板１０の裏面には裏面電極１８が設けられており、裏面電極１８を介して基板電位が与えられている。裏面電極１８からノイズが入力される場合がある。
【００２０】
第１層間絶縁膜１４上には温度検出素子２０が形成されている。温度検出素子２０は例えばそれぞれが一対のｐ＋拡散層及びｎ＋拡散層からなるダイオード２０１、２０２、２０３、２０４により構成されている。各ダイオード２０１〜２０４は接続電極２０５、２０６、２０７により直列に接続されている。
【００２１】
ダイオード２０１〜２０４のそれぞれは、例えばシリコンに不純物が導入されて形成されたｐ＋拡散層及びｎ＋拡散層により構成されている。ダイオード２０１〜２０４を構成するシリコンは、例えばＣＶＤ法により成膜されたアモルファスシリコンに熱処理を加えて作成したポリシリコンにより構成されている。
【００２２】
ダイオード２０１〜２０４のｐ＋拡散層及びｎ＋拡散層は、リソグラフィー法を用いて形成されたフォトレジストをマスクとして、例えばイオン注入法によってポリシリコン中に導入されたリン、ヒ素、ボロンなどの不純物により形成されている。ｐ＋拡散層には例えばボロンが、ｎ＋拡散層には例えばリン又はヒ素等が導入されている。
【００２３】
ｐ＋拡散層とｎ＋拡散層は隣接して形成されており、これによってｐｎ接合が形成されることでダイオード２０１〜２０４が構成されている。図１においては、図の左側すなわちアノード側Ａより、ダイオード２０１〜２０４の順で配列されている。各ダイオード２０１〜２０４においては、図の左側すなわちアノード側Ａにｐ＋拡散層、右側すなわちカソード側Ｋにｎ＋拡散層が配置されている。
【００２４】
なお、後述するアノード容量（第１容量素子）２２及びカソード容量（第１容量素子）２６を構成する容量電極２２ａ及び２６ａは、ダイオード２０１〜２０４と同じ工程で成膜された同層のポリシリコンにより構成されている。ダイオード２０１〜２０４で構成される温度検出素子２０と、裏面電極１８との間には、ダイオード下容量３０が形成されている。ダイオード下容量３０の容量値を容量値Ｃｄｉとする。
【００２５】
図１において、温度検出素子２０の図における両側には、アノード容量２２、アノードパッド容量（第２容量素子）２４、カソード容量２６、カソードパッド容量（第２容量素子）２８が形成されている。アノード容量２２、アノードパッド容量２４、カソード容量２６、カソードパッド容量２８は容量素子である。
【００２６】
温度検出素子２０のアノード側Ａに接続する第１配線２０８は、ダイオード２０１の図における左側に隣接して形成されており、ダイオード２０１と容量電極２２ａを接続している。温度検出素子２０のカソード側Ｋに接続する第２配線２０９は、ダイオード２０４の右側に隣接して形成されており、ダイオード２０４と容量電極２６ａを接続している。
【００２７】
容量電極２２ａ及び容量電極２６ａは第１層間絶縁膜１４上に形成されている。容量電極２２ａ、２６ａは、ダイオード２０１〜２０４と同時に成膜されたポリシリコンにより形成されている。容量電極２２ａ、２６ａは例えばリンを低濃度に導入することにより、ｎ−不純物領域となっている。
【００２８】
容量電極２２ａと裏面電極１８との間には、アノード容量２２が形成される。アノード容量２２の容量値を容量値Ｃａｃａｐとする。容量電極２６ａと裏面電極１８との間にはカソード容量２６が形成される。カソード容量２６の容量値を容量値Ｃｋｃａｐとする。
【００２９】
アノードパッド（電極パッド）２４ａ及びカソードパッド（電極パッド）２８ａは第２層間絶縁膜１６上に形成されている。アノードパッド容量２４及びカソードパッド容量２８を構成するアノードパッド２４ａ、カソードパッド２８ａは金属により構成されており、例えばアルミニウムにより形成されている。
【００３０】
アノードパッド２４ａ及びカソードパッド２８ａと半導体基板１０との間には、半導体基板１０側から、素子分離絶縁膜１２、第１層間絶縁膜１４、第２層間絶縁膜１６が狭在している。アノードパッド２４ａとカソードパッド２８ａは例えば平板矩形状に形成されている。アノードパッド２４ａ及びカソードパッド２８ａのうちの何れか一方の面積は、他方の面積よりも大きく形成されている。実施形態では、アノードパッド２４ａはカソードパッド２８ａよりも面積が大きく構成されている。
【００３１】
アノードパッド２４ａと裏面電極１８との間にはアノードパッド容量２４が形成される。アノードパッド容量２４の容量値を容量値Ｃａとする。カソードパッド２８ａと裏面電極１８との間にはカソードパッド容量２８が形成される。カソードパッドキャパシタ２８の容量値を容量値Ｃｋとする。
【００３２】
アノードパッド２４ａはカソードパッド２８ａよりも面積が大きく構成されているため、その容量値の関係は、容量値Ｃａ＞容量値Ｃｋ、となる。また、アノード側Ａの容量値、すなわちアノード容量２２とアノードパッド容量２４の和は、温度検出素子２０のダイオード下容量３０よりも大きく設定される。この場合、下記（１）式が成立する。
容量値Ｃａ＋容量値Ｃａｃａｐ＞容量値Ｃｄｉ      ・・・（１）
【００３３】
このように、温度検出素子２０の容量値Ｃｄｉよりも、アノード容量２２及びアノードパッド容量２４の容量の和、すなわちアノード側Ａの容量値である「容量値Ｃａ＋容量値Ｃａｃａｐ」の方が大きい。裏面電極１８にノイズが入力された場合、アノード側Ａの容量値の方が温度検出素子２０の容量値よりも大きいため、ノイズはアノード側Ａの容量すなわちアノード容量２２及びアノードパッド容量２４に支配的に吸収される。これにより、温度検出素子２０へのノイズの影響を減少させることができるため、ノイズによる温度検出素子２０の誤動作を低減できる半導体装置１を提供することができる。
【００３４】
また、本実施形態において、アノード側容量とカソード側容量の和が、温度検出素子２０の容量よりも大きい場合、ノイズはアノード側容量及びカソード側容量すなわちアノード容量２２、アノードパッド容量２４、カソード容量２６及びカソードパッド容量２８に支配的に吸収される。これにより、温度検出素子２０へのノイズの影響を減少させることができるため、ノイズによる温度検出素子２０の誤動作を低減できる半導体装置１を提供することができる。
【００３５】
図４は、ＤＰＩ（Direct Power Injection method）試験装置４６の概略構成を示すブロック図である。ＤＰＩ試験とは、ＩＣの各端子に容量性結合でノイズを直接注入し、温度検出素子２０のＶｆ変化量を測定する測定装置である。Ｖｆ変化量が大きいと温度検出素子２０の誤動作を招来する可能性が高くなる。
【００３６】
図４示すように、温度検出素子２０のアノードにはバイアスティ５０１のＲＦ／ＤＣ端子が接続されている。温度検出素子２０のカソードにはバイアスティ５０２のＲＦ／ＤＣ端子が接続されている。バイアスティ５０１、５０２には定電流源４８が接続されており、これにより温度検出素子２０に定電流が供給される。
【００３７】
スイッチング素子４０のドレイン端子にはノイズ源であるバイアスティ５０３が接続されている。バイアスティ５０１−５０２間には定電流源、及び電圧計が接続される。ＤＰＩ試験装置４６を用いて温度検出素子２０のＶｆ変化量を測定することができる。
【００３８】
図５は、温度検出素子２０の容量値Ｃｄｉと、アノード容量２２の容量値Ｃａとアノードパッド容量２４の容量値Ｃａｃａｐとの和の容量比に対するＶｆの変化量をプロットしたものである。図５によれば、容量比が大きくなるに従い、Ｖｆの変化量は小さくなる。
【００３９】
さらに、容量比２０．５には変曲点があり、これ以上の容量比の領域では、容量比の増加に対してＶｆの変化量の向上はあまり見られなくなる。すなわち、容量比２０．５以上の容量比を設定しても、容量比を大きくしても、Ｖｆ変化量を小さくする効果は減少する。従って、温度検出素子２０のアノード側Ａ、もしくはカソード側Ｋに設ける容量比は容量比２０．５程度までは容量比の増大に対するＶｆ変化量向上の効果は大きいが、これ以上容量比を大きくしても容量比増大に対するＶｆ変化量の向上は小さくなる。
【００４０】
第１実施形態にかかる半導体装置１によれば以下の効果を奏する。
第１実施形態において、温度検出素子２０のアノード側Ａにおいて、容量電極２２ａにより構成されたアノード容量２２と、アノードパッド２４ａにより構成されたアノードパッド容量２４との容量値の和（容量値Ｃａ＋容量値Ｃａｃａｐ）が、温度検出素子２０と半導体基板１０との間に構成されるダイオード下容量３０の容量値（容量値Ｃｄｉ）よりも大きくなるように構成されている。すなわち、温度検出素子２０直下に比較して、アノード側Ａ直下のインピーダンスが小さく構成されている。これにより、温度検出素子２０に入力されるノイズを低減することができる。
【００４１】
実施形態では、容量電極２２ａの面積は容量電極２６ａよりも大きく形成されているため容量値が大きい。すなわち、温度検出素子２０直下に比較して、アノード側Ａ直下のインピーダンスが小さく構成されている。また、アノードパッド２４ａの面積は、カソードパッド２８ａよりも大きく形成されている。これにより、温度検出素子２０に入力されるノイズを低減することができる。
【００４２】
また、この時、温度検出素子２０の容量値Ｃｄｉと、アノード容量２２の容量値Ｃａとアノードパッド容量２４の容量値Ｃａｃａｐとの和の容量比を２０．５以上に設定してもＶｆの変化量を低減する効果は大きくは向上しない。すなわち、容量比２０．５以上とすれば十分効果のある容量比とすることができ、さらにこれ以上容量比を大きくする必要はない。
【００４３】
なお、第１実施形態では、アノード側Ａの容量値が大きくなる例を例示したが、カソード側Ｋの容量値が大きくなるように設定してもよい。この場合は、温度検出素子２０のカソード側Ｋにおいて、容量電極２６ａにより構成されたカソード容量２６と、カソードパッド２８ａにより構成されたカソードパッド容量２８との容量値の和（容量値Ｃｋ＋容量値Ｃｋｃａｐ）が、温度検出素子２０と半導体基板１０との間に構成されるダイオード下容量３０の容量値（容量値Ｃｄｉ）よりも大きくなるように構成されている。すなわち、温度検出素子２０直下に比較して、カソード側Ｋ直下のインピーダンスが小さく構成されている。ここでは、容量値Ｃａ＜容量値Ｃｋが成り立つ。また、下記（２）式が成立する。
容量値Ｃｋ＋容量値Ｃｋｃａｐ＞容量値Ｃｄｉ      ・・・（２）
この場合でも同様の効果を奏する。
【００４４】
（第２実施形態）
次に、第２実施形態にかかる半導体装置１について説明する。図６、及び図７に示すように、第２実施形態においては、アノード側Ａのアノード容量５５が、アクティブ領域６０に形成されている。より詳細には、アノード容量５５を構成する容量電極５５ａが、アクティブ領域６０における酸化膜６０ａ上に形成されている。
【００４５】
アクティブ領域６０における酸化膜６０ａは、例えばアクティブ領域６０に形成されるＭＯＳトランジスタのゲート酸化膜として形成されたものであり、非常に薄い膜厚を備えている。このため、容量電極５５ａと半導体基板１０との間に薄い酸化膜６０ａを介してアノード容量５５が形成されるため、容量値を大きくすることができる。すなわち、温度検出素子２０直下に比較して、アノード側Ａ直下のインピーダンスが小さく構成されている。
【００４６】
第２実施形態に係る半導体装置１によれば、第１実施形態と同様の効果を奏する。また、第２実施形態に係る半導体装置１二よれば、アノード容量５５の容量値を更に大きく設定することができるため、第１実施形態による効果を更に向上させることができる。
【００４７】
（第３実施形態）
次に、第３実施形態にかかる半導体装置１について説明する。図８に示すように、第３実施形態においては、アノード側Ａのアノードパッド容量６２において、アノードパッド６２ａと素子分離絶縁膜１２との間に形成される絶縁物として、高誘電体物質６４を設けた。このため、アノードパッド６２ａと半導体基板１０との間に誘電率が高い高誘電体物質６４が狭在するため、アノードパッド容量６２の容量値を大きくすることができる。
【００４８】
第３実施形態に係る半導体装置１によれば、第１実施形態と同様の効果を奏する。また、第３実施形態に係る半導体装置１によれば、アノードパッド容量６２の容量値を更に大きく設定することができる。すなわち、温度検出素子２０直下に比較して、アノード側Ａ直下のインピーダンスが小さく構成されている。このため、第１実施形態による効果を更に向上させることができる。
【００４９】
（第４実施形態）
次に、第４実施形態にかかる半導体装置１について説明する。図９に示すように、第３実施形態においては、アノード側Ａのアノードパッド容量６６において、アノードパッド６６ａと素子分離絶縁膜１２との間に形成される酸化膜の膜厚を小さくした。具体的には、アノードパッド６６ａを素子分離絶縁膜１２上に配置するようにした。このため、アノードパッド６６ａと半導体基板１０との間の距離が小さくなるため、アノードパッド容量６６の容量値を大きくすることができる。すなわち、温度検出素子２０直下に比較して、アノード側Ａ直下のインピーダンスが小さく構成されている。
【００５０】
第４実施形態に係る半導体装置１によれば、第１実施形態と同様の効果を奏する。また、第４実施形態に係る半導体装置１によれば、アノードパッド容量６６の容量値を更に大きく設定することができるため、第１実施形態による効果を更に向上させることができる。
【００５１】
（第５実施形態）
次に、第５実施形態にかかる半導体装置１について説明する。温度検出素子２０のアノード側Ａの容量電極２２ａ下方、アノードパッド２４ａ下方、及びカソード側Ｋの容量電極２６ａ下方、及びカソードパッド２８ａ下方の半導体基板１０において、第１実施形態では低濃度不純物領域１０ａが設けられていたところ、第５実施形態においては図１０に示すように、高濃度不純物領域７０、７２が形成されている点において異なる。
【００５２】
実施形態では、高濃度不純物領域７０、７２は、高濃度ｎ型領域として設けられている。従って、アノード側Ａの容量電極２２ａ下方及びアノードパッド２４ａ下方、カソード側Ｋの容量電極２６ａ下方及びカソードパッド２８ａ下方の半導体基板１０においては、裏面側から、高濃度不純物領域１０ｂ、高濃度不純物領域７０、７２が設けられている。
【００５３】
また、第５実施形態に係る半導体装置１では、温度検出素子２０下方は、低濃度不純物領域７４が設けられている。実施形態では、低濃度不純物領域７４は、低濃度ｎ型領域として設けられている。
【００５４】
上記構成から、アノード側Ａの容量電極２２ａ下方、アノードパッド２４ａ下方、及びカソード側Ｋの容量電極２６ａ下方、及びカソードパッド２８ａ下方の半導体基板１０においては、高濃度不純物領域７０、７２、及び高濃度不純物領域１０ｂが設けられており、一方、温度検出素子２０下方は、低濃度不純物領域７４及び高濃度不純物領域１０ｂが設けられている。
【００５５】
従って、アノード側Ａの容量電極２２ａ下方、アノードパッド２４ａ下方、及びカソード側Ｋの容量電極２６ａ下方、及びカソードパッド２８ａ下方の半導体基板１０は、温度検出素子２０下方の半導体基板１０に比べて、電気抵抗が低く設定されている。すなわち、温度検出素子２０直下に比較して、アノード側Ａ及びカソード側Ｋ直下のインピーダンスが小さく構成されている。
【００５６】
この構成によれば、半導体基板１０の裏面から侵入したノイズは、抵抗が小さいほう、すなわちインピーダンスが小さいほうに伝播するため、温度検出素子２０よりもアノード側Ａ又はカソード側Ｋに多くが伝達する。従って、半導体基板１０裏面からノイズが浸入した場合、ノイズは温度検出素子２０へのノイズの伝達を抑制することができる。従って、第１実施形態による効果を更に向上させることができる。
【００５７】
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【００５８】
上記実施形態において、インピーダンスを下げる方法として、容量を大きくする、抵抗を下げる、という手法を用いた例を示したが、これはインピーダンスを下げる手段の一例として例示したものであり、趣旨を逸脱しない範囲でこれら手法に限定されない。
【符号の説明】
【００５９】
１…半導体装置、１０…半導体基板、１０ａ、７４…低濃度不純物領域、１０ｂ、７０、７２…高濃度不純物領域、２０…温度検出素子、２２、５５…アノード容量、２２ａ、２６ａ、５５ａ…ポリシリコン、２４、６２、６６…アノードパッド容量、２４ａ、６２ａ、６６ａ…アノードパッド、２６…カソード容量、２８…カソードパッド容量、２８ａ…カソードパッド、３０…ダイオード下容量、４０…スイッチング素子、６０…アクティブ領域、６４…高誘電体物質、６８…酸化膜
【図１】
2020009830.tif 000003
【図２】
2020009830.tif 000004
【図３】
2020009830.tif 000005
【図４】
2020009830.tif 000006
【図５】
2020009830.tif 000007
【図６】
2020009830.tif 000008
【図７】
2020009830.tif 000009
【図８】
2020009830.tif 000010
【図９】
2020009830.tif 000011
【図１０】
2020009830.tif 000012