(57)【要約】【課題】複数のパワー半導体モジュールを並列接続したときに、配線のインダクタンスを活用して、複数のパワー半導体モジュールの電流検出を一括して行う電流検出装置を提供する。【解決手段】一端を複数のパワー半導体モジュール（３０１〜３０ｎ）の配線にそれぞれ接続し、他端を入力接続点（Ｐ１００）において互いに一点に接続した複数の入力抵抗（１１１〜１１ｎ）と、前記入力接続点（Ｐ１００）とグラウンド（Ｇ）との間に接続された加算抵抗（１２０）と、前記加算抵抗（１２０）の両端の電圧を積分する積分器（１２）と、を備える。【選択図】  図１
2020022240.tif 000002
【特許請求の範囲】
【請求項１】
一端を複数のパワー半導体モジュールの配線にそれぞれ接続し、他端を入力接続点において互いに一点に接続した複数の入力抵抗と、
前記入力接続点とグラウンドとの間に接続された加算抵抗と、
前記加算抵抗の両端の電圧を積分する積分器と、
を備える、
ことを特徴とする電流検出装置。
【請求項２】
請求項１において、
前記入力抵抗と前記加算抵抗とが同じ抵抗値である、
ことを特徴とする電流検出装置。
【請求項３】
請求項２において、
前記入力抵抗の一端が接続されたモジュール配線が有する誘導性リアクタンスよりも、前記加算抵抗の抵抗値が大きい、
ことを特徴とする電流検出装置。
【請求項４】
撚り対線ケーブルと、
一端をモジュールの複数の配線にそれぞれ接続し、他端を前記撚り対線ケーブルの撚り線の一端にそれぞれ接続した複数の第１入力抵抗と、
一端を前記撚り対線ケーブルの他端の撚り線にそれぞれ接続し、他端を入力接続点において互いに一点に接続した複数の第２入力抵抗と、
前記入力接続点と、グラウンドとの間に接続された加算抵抗と、
前記加算抵抗の両端の電圧を積分する積分器と、
を備える、
ことを特徴とする電流検出装置。
【請求項５】
請求項４において、
前記第１入力抵抗と前記第２入力抵抗の合計の抵抗値が、前記加算抵抗の抵抗値と同じである、
ことを特徴とする電流検出装置。
【請求項６】
請求項４において、
前記第１入力抵抗の抵抗値は、前記撚り対線ケーブルの特性インピーダンスと同等な値である、
ことを特徴とする電流検出装置。
【請求項７】
請求項１または請求項４において、
前記加算抵抗の抵抗値は、前記積分器の入力インピーダンスよりも小さい、
ことを特徴とする電流検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流検出装置に関する。
【背景技術】
【０００２】
本技術分野の背景技術として、特許文献１がある。
特許文献１の［要約］には、「［課題］配線に寄生する抵抗成分による誤差を排除できて、精度よく、スイッチング素子に流れる電流を検出できる電流検出装置、およびそれを用いた半導体装置を提供する。［解決手段］電圧を積分する積分器１２と、電圧が所定の電圧より高いか否かを判定する電圧判定器１１と、を備え、前記電圧判定器１１が、スイッチング素子の配線に発生する電圧を前記所定の電圧より高いと判定した際に、前記積分器１２が前記電圧を積分して、スイッチング素子の配線に流れる電流を検出する。」として、電流検出装置の技術が開示されている。
また、並列接続したモジュールごとに電流検出装置で電流を検出し、積分器で積分した後で加算する方法もある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１２２６３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記の特許文献１に開示された技術には、次のような課題がある。
特許文献１に開示された技術の電流検出装置は、単一の半導体デバイスの電流を検出する技術であって、複数の半導体デバイスの電流を検出するには適していないという課題（問題）がある。
また、単一の半導体デバイスの電流を検出するこの技術を適用し、複数の半導体デバイスの電流を検出して積分し、その後で加算する方法が考えられる。しかしこの方法は、複数の積分器が必要となって回路が複雑になり、またコストアップの要因になるという課題（問題）がある。
【０００５】
本発明は、前記した課題に鑑みて創案されたものであり、複数の半導体デバイスを並列接続したときに、配線のインダクタンスを活用して、複数の半導体装置（パワー半導体装置）の電流検出を一括して行う電流検出装置を提供することを課題（目的）とする。
【課題を解決するための手段】
【０００６】
前記の課題を解決して、本発明の目的を達成するために、以下のように構成した。
すなわち、本発明の電流検出装置は、一端を複数のパワー半導体モジュールの配線にそれぞれ接続し、他端を入力接続点において互いに一点に接続した複数の入力抵抗と、前記入力接続点とグラウンドとの間に接続された加算抵抗と、前記加算抵抗の両端の電圧を積分する積分器と、を備えることを特徴とする。
また、その他の手段は、発明を実施するための形態のなかで説明する。
【発明の効果】
【０００７】
本発明によれば、複数の半導体デバイスを並列接続したときに、配線のインダクタンスを活用して、複数の半導体装置（パワー半導体装置）の電流検出を一括して行う電流検出装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る電流検出装置の構成例を示す図であり、またパワー半導体装置（パワー半導体モジュール）との接続関係を示す図である。
【図２】本発明の第２実施形態に係る電流検出装置の構成例を示す図であり、またパワー半導体装置（パワー半導体モジュール）との接続関係を示す図である。
【図３】本発明の第１実施形態に係る電流検出装置における積分器の構成例を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための形態（以下においては「実施形態」と表記する）を、適宜、図面を参照して説明する。
【００１０】
≪第１実施形態≫
本発明の第１実施形態の電流検出装置１０を、図１を参照して説明する。
図１は、本発明の第１実施形態に係る電流検出装置１０の構成例を示す図であり、またパワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）との接続関係を示す図である。
パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）のｎ本の配線に流れる電流を、電流検出装置１０で加算（電圧加算器１１）し、積分（積分器１２）して、前記の電流（Ｉ１，Ｉ２，・・・，Ｉｎ）の合計値である電流Ｉを検出する。
【００１１】
《電流検出装置１０の構成》
図１において、電流検出装置１０は、電圧加算器（電圧加算回路）１１と積分器（積分回路）１２とを備えて構成されている。
【００１２】
電圧加算器１１は、ｎ個の入力抵抗（Ｒｉ）１１１〜１１ｎと加算抵抗（Ｒｏ）１２０とを備えている。
ｎ個の入力抵抗（Ｒｉ）１１１〜１１ｎの一端は、それぞれ後記するｎ個のパワー半導体モジュール３０１〜３０ｎの配線の一端に接続されている。
また、ｎ個の入力抵抗（Ｒｉ）１１１〜１１ｎの他端は、入力接続点Ｐ１００で互いに接続されている。
加算抵抗（Ｒｏ）１２０は、入力接続点Ｐ１００とグラウンドＧとの間に接続されている。積分器１２は、加算抵抗（Ｒｏ）１２０の両端の電圧Ｖａｄｄを入力して、その電圧Ｖａｄｄを積分する。
【００１３】
《パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）の構成》
パワー半導体装置３００は、ｎ個のパワー半導体モジュール３０１〜３０ｎを並列接続されて構成されている。
なお、図１において、パワー半導体モジュール３０１〜３０ｎをスイッチング素子（３０１〜３０ｎ）で代表して表記している。実際には、パワー半導体モジュール３０１〜３０ｎは、スイッチング素子以外の構成要素を有しているが、表記上の都合（簡単化）により、詳細な表記を省略している。
同様にパワー半導体装置３００は、パワー半導体モジュール３０１〜３０ｎ以外の構成要素（例えば制御回路）を有しているが、表記上の都合（簡単化）により、詳細な表記を省略している。
【００１４】
ｎ個のパワー半導体モジュール３０１〜３０ｎは、それぞれグラウンドＧとの間に配線を有している。それぞれの配線には配線インダクタンスと配線抵抗が寄生している。
ｎ個のパワー半導体モジュール３０１〜３０ｎは、スイッチング素子（３０１〜３０ｎ）を有して、周期的にオン・オフ（ＯＮ／ＯＦＦ）動作をしている。このオン・オフ動作によって、パワー半導体モジュール３０１〜３０ｎのそれぞれグラウンドＧの間に配線には、配線インダクタンスと配線抵抗によるノイズ状の電圧が発生する。
ただし、実際には配線インダクタンスの影響は、配線抵抗の影響より圧倒的に大きく、支配的であるので、配線インダクタンスの影響のみを以下では考える。
この配線インダクタンスを図１ではＬと表記している。この配線インダクタンスＬのそれぞれの一端から前記のｎ個の入力抵抗（Ｒｉ）１１１〜１１ｎの一端へ、信号を取り出すために配線を設けている。
【００１５】
＜電流検出装置１０の動作および原理の詳細＞
次に、パワー半導体装置３００の複数の配線から信号を取り出して、電流検出装置１０でパワー半導体装置３００に流れる電流を検出する際の動作および原理を説明する。
【００１６】
《電圧加算器１１の動作》
電圧加算器１１に入力した場合における電圧加算器１１の動作の詳細について説明する。
図１に示すように、パワー半導体装置３００に流れる電流を電流Ｉとし、ｎ個のパワー半導体モジュール３０１〜３０ｎにそれぞれ流れる電流を電流Ｉ１，Ｉ２，・・・，Ｉｎとする。
また、ｎ個のパワー半導体モジュール３０１〜３０ｎには、それぞれ配線インダクタンスＬが寄生しているとする。また、ｎ個のパワー半導体モジュール３０１〜３０ｎの配線インダクタンスＬに流れる電流をそれぞれｉＬ１，ｉＬ２，・・・、ｉＬｎとする。そして、ｎ個のパワー半導体モジュール３０１〜３０ｎの配線インダクタンスＬに発生する電圧を、それぞれＶ１，Ｖ２，・・・，Ｖｎとする。
【００１７】
また、電圧加算器１１におけるｎ個の入力抵抗（Ｒｉ）１１１〜１１ｎに流れる電流をそれぞれｉ１，ｉ２，・・・，ｉｎとする。
また、加算抵抗（Ｒｏ）１２０に流れる電流を電流Ｉｏとする。
また、加算抵抗（Ｒｏ）１２０の両端に発生する電圧を電圧Ｖａｄｄとする。
【００１８】
《各回路の電流および電圧の関係式》
図１において、各回路の電流および電圧については、次の関係式が成立する。
Ｉ＝Ｉ１＋Ｉ２＋・・・＋Ｉｎ           ・・・（１）
【００１９】
【数２】
2020022240.tif 000003
【００２０】
Ｉｏ＝ｉ１＋ｉ２＋・・・＋ｉｎ          ・・・（３）
Ｖａｄｄ＝Ｉｏ・Ｒｏ                      ・・・（４）
Ｖａｄｄ＝Ｖ１−Ｒｉ・ｉ１＝Ｖ２−Ｒｉ・ｉ２＝・・・＝Ｖｎ−Ｒｉ・ｉｎ
・・・（５）
なお、（３）式は、積分器１２の入力インピーダンスが加算抵抗Ｒｏより充分に大きいものとする。
【００２１】
また、パワー半導体モジュール３０１〜３０ｎの複数の配線において、寄生する配線インダクタンスＬと配線抵抗がある。しかし、前記したように配線抵抗は小さく、配線インダクタンスＬにおける電流の時間変化は非常に大きいので、Ｖ１，Ｖ２・・・，ＶｎとｉＬ１，ｉＬ２，・・・，ｉＬｎとの関係において、次の関係式が成り立つ。
【００２２】
【数６】
2020022240.tif 000004
【００２３】
以上の（６）式を表記の便宜上、記号法のｊωを用いて次の（７）式に示すように表記する。なお、ｊは虚数単位である。また、ω（２πｆ）に含まれる周波数ｆは、パワー半導体モジュール３０１〜３０ｎのスイッチング素子がオン（ＯＮ）した過渡期において、配線インダクタンスＬに発生する電圧の周波数成分における主たる周波数をｆとする。そして、この周波数ｆと配線インダクタンスＬで決まる誘導性リアクタンスをωＬとする。このとき（６）式は（７）式で表記される。
【００２４】
【数７】
2020022240.tif 000005
【００２５】
《各回路の電流および電圧についての解析》
以上の数式（１）〜（７）を基に、電流検出装置１０の動作を解析して説明する。
前記の（５）式によって、次の式が成立する。
ｎＶａｄｄ＝（Ｖ１＋Ｖ２＋・・・＋Ｖｎ）−Ｒｉ（ｉ１＋ｉ２+・・・＋ｉｎ）
・・・（８）
この（８）式を、（３）式を基に変形すると、次の（９）式が得られる。
【００２６】
【数９】
2020022240.tif 000006
【００２７】
（９）式を、（４）式を基に変形すると、次の（１０）式が得られる。
【００２８】
【数１０】
2020022240.tif 000007
【００２９】
（１０）式をさらに変形することによって、次の（１１）式が得られる。
【００３０】
【数１１】
2020022240.tif 000008
【００３１】
また、（１１）式において、Ｒｉ＝Ｒｏとすれば、次の（１２）式が得られる。
【００３２】
【数１２】
2020022240.tif 000009
【００３３】
以上の（１２）式により、加算抵抗器（Ｒｏ）１２０の両端の電圧Ｖａｄｄにおいては、ｎ個のパワー半導体モジュール３０１〜３０ｎの配線インダクタンスＬに発生する電圧であるＶ１，Ｖ２，・・・，Ｖｎの合計値が検出されることが分かる。
【００３４】
《積分器１２の出力について》
以上の電圧加算器１１で得られた電圧Ｖａｄｄを、次に積分器１２で演算する工程と意味を説明する。
以上を、（１）式〜（１２）式を参照して説明する。
（１）式と（２）式から、次の（１３）式が得られる。
Ｉ＝（ｉＬ１＋ｉＬ２＋・・・＋ｉＬｎ）＋（ｉ１＋ｉ２＋・・・＋ｉｎ）
・・・（１３）
（１３）式に（３）式と（７）式の関係を代入すると、次の（１４）式が得られる。
【００３５】
【数１４】
2020022240.tif 000010
【００３６】
以上の（１４）式に（４）式の関係を代入すると、次の（１５）式が得られる。
【００３７】
【数１５】
2020022240.tif 000011
【００３８】
（１５）式に（１２）式の関係を代入して、さらに変形すると、次の（１６）式が得られる。
【００３９】
【数１６】
2020022240.tif 000012
【００４０】
（１６）式において、次の（１７）式の関係があると、（１６）式は、（１８）式に近似できる。
【００４１】
【数１７】
2020022240.tif 000013
【００４２】
【数１８】
2020022240.tif 000014
【００４３】
（６）式と（７）式の関係においては、微分方程式を記号法ｊωを用いて（７）式で示したｊωを含む関係式に変換した。この関係を（１８）式に逆に用いると、１／ｊωは、積分方程式に相当するので、（１８）式は、次の（１９）式に変形できる。
【００４４】
【数１９】
2020022240.tif 000015
【００４５】
（１９）式の意味について説明する。（１９）式の右辺の積分は、Ｖａｄｄを積分するものであって、図１に示す積分器１２の出力には、パワー半導体装置３００に流れる電流Ｉが算出されていることが分かる。
つまり、図１に示した電流検出装置１０によって、パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）に流れる電流Ｉが一挙に検出できることを示している。
【００４６】
なお、（１９）式の右辺には、係数として、（ｎ＋１）とＬが含まれている。このｎは、パワー半導体モジュール３０１〜３０ｎの個数ｎであるので、既知の値である。また、配線インダクタンスＬは、既知の配線のインダクタンスであるので、一般的には、配線インダクタンスＬも既知である。したがって、パワー半導体装置３００に流れる電流Ｉの値は、（１９）式から把握できる。
また、仮に配線インダクタンスＬが既知でない場合においても、相対的に電流値の比較が可能であるので、スイッチング素子（パワー半導体モジュール）の異常を検出することや、スイッチング素子を含めてなるパワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）を制御するときのタイミング信号などの生成に用いることができる。
【００４７】
《積分器１２》
次に、図１の積分器１２の構成例を図３に示す。なお、図２については、後記する。
図３は、本発明の第１実施形態に係る電流検出装置１０における積分器の構成例を示す図である。
図３において、積分器１２は、オペアンプ１２１と抵抗（Ｒ）１２２とコンデンサ（Ｃ）１２３を備えて構成されている。
コンデンサ１２３の第１端子は、オペアンプ１２１の出力端子ＳＯに接続されている。また、コンデンサ１２３の第２端子は、抵抗１２２の第１端子と接続され、かつオペアンプ１２１の反転入力端子（−）に接続されている。オペアンプ１２１の非反転入力端子（＋）はグラウンドＧに接続されている。
抵抗１２２の第２端子は、入力端子ＳＩに接続されている。
入力端子ＳＩに入力した電圧信号は、積分器１２で積分され、出力端子ＳＯから出力される。
【００４８】
以上の構成の積分器１２は、オペアンプ１２１を用いた積分器として、一般的によく知られているので、動作原理の詳細な説明は省略する。
なお、図３および図１には、図示していないが、積分器１２にはリセットをする回路（リセット器）が備えられ、積分器１２は、１周期（１回）ごとにリセットされて用いる。すなわち、図１におけるパワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）は、所定の周波数でオン・オフ（ＯＮ／ＯＦＦ）動作をしている。オン動作をしているときには、積分器１２は積分動作をするが、パワー半導体モジュール３０１〜３０ｎがオフしている区間において、積分器１２をリセットする。
【００４９】
＜第１実施形態の効果＞
本発明によれば、複数のパワー半導体モジュールを並列接続したときに、配線のインダクタンスを活用して、複数のパワー半導体モジュールの電流検出を一括して行う電流検出装置を提供することができる。
また、電流検出装置は、複数のパワー半導体モジュールの電流値合計を算出するのみならず、パワー半導体モジュールの異常を検出することや、パワー半導体モジュール含めてなるパワー半導体装置を制御するときのタイミング信号などに用いることができる。
【００５０】
≪第２実施形態≫
本発明の第２実施形態の電流検出装置２０を、図２を参照して説明する。
図２は、本発明の第２実施形態に係る電流検出装置２０の構成例を示す図であり、またパワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）との接続関係を示す図である。
なお、図２において、パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）は、第１実施形態の図１に示したパワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）と同一であるので、重複する説明は省略する。
【００５１】
《電流検出装置２０の構成》
図２において、電流検出装置２０は、電圧加算器（電圧加算回路）２１と積分器（積分回路）１２を備えて構成されている。
図２における積分器１２は、図１における積分器１２と同一であるので、重複する説明は省略する。
【００５２】
電圧加算器２１は、ｎ個の第１入力抵抗（ｒ１）２１１〜２１ｎと、ｎ個の第２入力抵抗（ｒ２）２２１〜２２ｎと、撚り対線ケーブル（Twisted pair cable）２３と、加算抵抗（Ｒｏ）１２０とを備えている。
ｎ個の第１入力抵抗（ｒ１）２１１〜２１ｎの一端は、それぞれｎ個のパワー半導体モジュール３０１〜３０ｎの配線の一端に接続されている。
また、ｎ個の第１入力抵抗（ｒ１）２１１〜２１ｎの他端は、撚り対線ケーブル２３の有するｎ対の撚り線の各信号線の一端にそれぞれ接続されている。
【００５３】
撚り対線ケーブル２３の有するｎ対の撚り線のそれぞれの他端は、ｎ個の第２入力抵抗（ｒ２）２２１〜２２ｎのそれぞれの一端に接続されている。
なお、撚り対線ケーブル２３は、少なくともｎ対の組（ペア）の撚り線を有している。そして、それらの撚り線の１本は、ｎ個の第１入力抵抗（ｒ１）２１１〜２１ｎの他端と、ｎ個の第２入力抵抗（ｒ２）２２１〜２２ｎの一端にそれぞれ接続される。また、ｎ対の組（ペア）の撚り線の他の１本は、グラウンド（Ｇ）に接続されている。この撚り対線ケーブル２３の構成によって、撚り対線ケーブル２３における各信号線は、他の機器や環境から受ける雑音（ノイズ）の影響を軽減する。
【００５４】
ｎ個の第２入力抵抗（ｒ２）２２１〜２２ｎの他端は、入力接続点Ｐ２００で互いに接続されている。
加算抵抗（Ｒｏ）１２０は、入力接続点Ｐ２００とグラウンドＧとの間に接続されている。
積分器１２は、加算抵抗（Ｒｏ）１２０の両端の電圧Ｖａｄｄを入力して、その電圧Ｖａｄｄを積分する。
【００５５】
以上の図２の回路構成が図１の回路構成と異なっているのは、図１におけるｎ個の入力抵抗（Ｒｉ）１１１〜１１ｎが、図２では、ｎ個の第１入力抵抗（ｒ１）２１１〜２１ｎと、ｎ個の第２入力抵抗（ｒ２）２２１〜２２ｎと、撚り対線ケーブル２３の構成に置き換わっていることである。
この構成は、電流検出装置２０、特に積分器１２を、パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）から離れた位置に設置する場合に、信号の伝わる信号配線にノイズが混入するのを防止するため、撚り対線ケーブル２３を用いるものである。
【００５６】
《電流検出装置２０の動作について》
次に、パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）の複数の配線から信号を取り出して、電圧加算器２１に入力した場合の電圧加算器２１の動作の詳細について説明する。
図２に示すように、パワー半導体装置３００に流れる電流を電流Ｉとし、ｎ個のパワー半導体モジュール３０１〜３０ｎにそれぞれ流れる電流を電流Ｉ１，Ｉ２，・・・，Ｉｎとする。
また、ｎ個のパワー半導体モジュール３０１〜３０ｎには、それぞれ配線インダクタンスＬが寄生しているとする。また、ｎ個のパワー半導体モジュール３０１〜３０ｎの配線インダクタンスＬに流れる電流をそれぞれｉＬ１，ｉＬ２，・・・、ｉＬｎとする。
【００５７】
そして、ｎ個のパワー半導体モジュール３０１〜３０ｎの配線インダクタンスＬに発生する電圧を、それぞれＶ１，Ｖ２，・・・，Ｖｎとする。
以上は、第１実施形態を示す図１におけるｎ個のパワー半導体モジュール３０１〜３０ｎの配線インダクタンスＬに流れる電流ｉＬ１，ｉＬ２，・・・、ｉＬｎとｎ個のパワー半導体モジュール３０１〜３０ｎの配線インダクタンスＬに発生する電圧Ｖ１，Ｖ２，・・・，Ｖｎと同様である。
【００５８】
また、電圧加算器２１におけるｎ個の第１入力抵抗（ｒ１）２１１〜２１ｎと、ｎ個の第２入力抵抗（ｒ２）２２１〜２２ｎに流れる電流をそれぞれｉ１，ｉ２，・・・，ｉｎとする。なお、撚り対線ケーブル２３の入力側の電流と出力側の電流は、ｎ対の組（ペア）の撚り線の信号線に流れる電流において、共にそれぞれｉ１，ｉ２，・・・，ｉｎである。
加算抵抗（Ｒｏ）１２０は、入力接続点Ｐ２００とグラウンドＧとの間に接続されている。
また、加算抵抗（Ｒｏ）１２０に流れる電流を電流Ｉｏとする。
また、加算抵抗（Ｒｏ）１２０の両端に発生する電圧を電圧Ｖａｄｄとする。
積分器１２は、加算抵抗（Ｒｏ）１２０の両端の電圧Ｖａｄｄを入力して、その電圧Ｖａｄｄを積分する。
【００５９】
前記したように、図２の回路構成が図１の回路構成と異なっているのは、図１におけるｎ個の入力抵抗（Ｒｉ）１１１〜１１ｎが、図２では、ｎ個の第１入力抵抗（ｒ１）２１１〜２１ｎと、ｎ個の第２入力抵抗（ｒ２）２２１〜２２ｎと、撚り対線ケーブル２３の構成に置き換わっていることである。
すなわち、図２においては、図１におけるｎ個の入力抵抗（Ｒｉ）１１１〜１１ｎを二つのｎ個の第１入力抵抗（ｒ１）２１１〜２１ｎと、ｎ個の第２入力抵抗（ｒ２）２２１〜２２ｎと分けて置き換え、ｎ個の第１入力抵抗（ｒ１）２１１〜２１ｎと、ｎ個の第２入力抵抗（ｒ２）２２１〜２２ｎとの間を撚り対線ケーブル２３で接続したことである。
つまり、電流検出装置２０（特に積分器１２）を、例えば配置上の理由により、パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）から離れた位置に設置する場合に、撚り対線ケーブル２３を用いて信号の伝わる信号配線にノイズが乗り難いように構成したものである。
【００６０】
また、第１入力抵抗（ｒ１）と第２入力抵抗（ｒ２）との間の撚り対線ケーブル２３の信号が伝送される導体の抵抗は、実質的に０に近い非常に小さな抵抗である。
そのため、第１実施形態におけるＲｉは、第２実施形態では（ｒ１＋ｒ２）に相当する。
Ｒｉ＝（ｒ１＋ｒ２）      ・・・（２０）
したがって、第１実施形態における（９）式は、第２実施形態では、次に示す（２１）式となる。
【００６１】
【数２１】
2020022240.tif 000016
【００６２】
この（２１）式を、（９）式から（１１）式へと変形したと同じ変形を施せば、次の（２２）式が得られる。
【００６３】
【数２２】
2020022240.tif 000017
【００６４】
（２２）式において、前記した（２０）式の関係であるＲｉ＝（ｒ１＋ｒ２）、およびＲｉ＝Ｒｏの関係を（２２）式に代入すれば、（１２）式に対応する次に示す（２３）式が得られる。
【００６５】
【数２３】
2020022240.tif 000018
【００６６】
第２実施形態（図２）においては、加算抵抗（Ｒｏ）１２０や積分器１２、そしてパワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）の関係は、第１実施形態（図１）と同様である。したがって、第２実施形態においても、（１９）式と同様の次に示す（２４）式が得られる。
なお、第１実施形態における（１３）式から（１８）式の変形・導出については、第２実施形態（図２）でも同様であるので重複する説明は省略する。
【００６７】
【数２４】
2020022240.tif 000019
【００６８】
以上のように、電流検出装置２０を、パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）から離れた位置に設置する場合においても、Ｒｉ＝（ｒ１＋ｒ２）を満たす第１入力抵抗（ｒ１）と第２入力抵抗（ｒ２）を設け、その間を撚り対線ケーブル２３で接続すれば、パワー半導体装置３００に流れる電流Ｉを、電圧加算器２１の電圧を積分器１２で積分することによって算出できる。
【００６９】
なお、撚り対線ケーブル２３を用いるので、撚り対線ケーブル２３に入力する際の反射を防止するために、第１入力抵抗（ｒ１）は、撚り対線ケーブル２３の特性インピーダンスに近い値を用いることが望ましい。
また、第２入力抵抗（ｒ２）と加算抵抗（Ｒｏ）の合計値も、撚り対線ケーブル２３の出力端におけるリンギングを防止するために、撚り対線ケーブル２３の特性インピーダンスに近い値を用いることが望ましい。
ただし、撚り対線ケーブル２３の出力端で、所定のリンギングが起きたとしても、積分器１２で積分するので、撚り対線ケーブル２３に入力する際の反射を防止するための条件は、第１入力抵抗（ｒ１）ほど、第２入力抵抗（ｒ２）の条件は、厳しくはない。
また、加算抵抗（Ｒｏ）の抵抗値は、積分器１２の入力インピーダンスより小さく設定する。
【００７０】
＜第２実施形態の効果＞
測定対象となるパワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）と、電流検出装置１０の検出部分との間が離れているときにおいても、第１入力抵抗（ｒ１）と第２入力抵抗（ｒ２）との間に、長い撚り対線ケーブル２３を設けることによって、パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）の電流を一括して測定ができる。
また、パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）の異常を電流検出装置１０によって検出できる。
【００７１】
≪その他の実施形態≫
なお、本発明は、以上に説明した実施形態に限定されるものでなく、さらに様々な変形例が含まれる。例えば、前記の実施形態は、本発明をわかりやすく説明するために、詳細に説明したものであり、必ずしも説明したすべての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成の一部で置き換えることが可能であり、さらに、ある実施形態の構成に他の実施形態の構成の一部または全部を加えることも可能である。
以下に、その他の実施形態や変形例について、さらに説明する。
【００７２】
《加算器》
第１実施形態に係る電流検出装置１０における電圧加算器１１の説明において、（１１）式から（１２）式の導出の際に、簡単化のために、入力抵抗Ｒｉと加算抵抗Ｒｏとにおいて、Ｒｉ＝Ｒｏとして説明した。しかし、入力抵抗Ｒｉと加算抵抗Ｒｏとが等しくなくとも、電流検出装置１０は、パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）の電流Ｉを一括して測定できる。（１２）式より煩雑になるが、（１１）式の関係式をそのまま用いて、（１９）式に相当する電流Ｉと加算抵抗Ｒｏにおける電圧Ｖａｄｄとの関係式が得られる。ただし、（１１）式における係数が（１９）式に相当する関係式において残る。
【００７３】
また、第２実施形態に係る電流検出装置２０における電圧加算器２１の説明において、（２２）式から（２３）式を導出する際に、簡単化のために、第１入力抵抗ｒ１と第２入力抵抗ｒ２と加算抵抗Ｒｏとにおいて、（ｒ１＋ｒ２）＝Ｒｏとして説明した。しかし、第１入力抵抗ｒ１と第２入力抵抗ｒ２との合計が加算抵抗Ｒｏとが等しくなくとも、電流検出装置２０は、パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）の電流Ｉを一括して測定できる。（２３）式より煩雑になるが、（２２）式の関係式をそのまま用いて、（２４）式に相当する電流Ｉと加算抵抗Ｒｏにおける電圧Ｖａｄｄとの関係式が得られる。ただし、（２２）式における係数が（２４）式に相当する関係式において残る。
【００７４】
《入力抵抗Ｒｉ》
第１実施形態に係る電流検出装置１０の電圧加算器１１における入力抵抗１１１〜１１ｎは、すべて等しいとおいたが、等しいと設定することに限定されない。
算出する精度は、低下することがあっても、パワー半導体モジュール（スイッチング素子）の異常を検出することや、スイッチング素子を含めてなるパワー半導体モジュール３０１〜３０ｎやパワー半導体装置３００を制御するときのタイミング信号などに用いることができる。
【００７５】
《加算抵抗Ｒｏ》
第１実施形態に係る電流検出装置１０の《積分器１２の出力について》の説明で結論としての電流Ｉと電圧Ｖａｄｄの関係式である（１９）式を導出する過程において、（１７）式の仮定を設けた。
すなわち、（ｎ＋１）Ｒｏの絶対値は、ｊωＬの絶対値より充分に大きいという仮定である。この条件を満たすためにも、「入力抵抗の抵抗値は、パワー半導体モジュールのモジュール配線が有する誘導性リアクタンスよりも大きい」ことが望ましい。例えば１０倍以上であることが望ましい。
【００７６】
なお、前記したように、パワー半導体モジュールのモジュール配線が有する誘導性リアクタンスは、ωＬ、すなわち、２πｆＬである。このＬおよびｆについては、用いるパワー半導体モジュールおよびモジュール配線が決まれば、配線インダクタンスＬ、およびパワー半導体モジュールがオンした際の過渡応答における主たる周波数ｆの概略値と範囲は、把握できるので既知として取り扱える。
また、前記の条件をより満たした加算抵抗Ｒｏを用いることが電流検出装置１０の精度を高める。
また、前記したように、加算抵抗Ｒｏを積分器の入力インピーダンスより小さく設定する。
【００７７】
《積分器》
積分器の一例として図３を示したが、図３の回路に限定されない。オペアンプを用いない積分器でもよい。
また、積分器の前にハイパスフィルタ（高域通過フィルタ）を設ける。あるいは積分器自体に高域周波数を重点的に積分する機能を備える方法もある。この場合には、パワー半導体モジュール３０１〜３０ｎの配線における配線インダクタンス（Ｌ）と配線抵抗（不図示）の関係において、配線に寄生する抵抗成分による誤差の影響をより小さくできて、電流Ｉをより精度よく算出できる効果がある。
【００７８】
《積分器の制御》
積分器１２は、パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）のスイッチング素子（３０１〜３０ｎ）がオン（ＯＮ）したときの過渡応答の電流を主として積分する。
そのため、加算抵抗の両端の電圧であるＶａｄｄの電圧の大小を判定する機器（回路）を設けて、電圧Ｖａｄｄが所定の電圧を超したときに積分器１２を動作させる方法もある。この方法をとれば、さらに電流Ｉが正確に算出できる。
なお、前記したように、パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）がオン動作をしているときには、積分器１２は積分動作をするが、パワー半導体モジュール３０１〜３０ｎがオフしている区間において、積分器１２をリセットする。
【００７９】
《ケーブル》
第２実施形態に係る電流検出装置２０の電圧加算器２１に用いるものとして撚り対線ケーブル２３で説明した。この撚り対線ケーブル２３は、電流検出装置２０が設置されている環境で発生したノイズが信号に影響を及ぼすのを防止するのが目的である。
したがって、ノイズの影響を排除するものであれば、「撚り対線ケーブル」に限定されない。例えば、ケーブル状になっていない対線を用いてもよい。また、同軸ケーブルを複数本、用いてもよい。
【００８０】
≪その他の補足事項≫
本発明の電流検出装置ではないが、関連する事項について、以下に補足説明をする。
【００８１】
《パワー半導体モジュール》
図１および図２においては、複数のパワー半導体モジュールを並列に有するパワー半導体装置３００で説明したが、電流測定の対象としてパワー半導体モジュール（半導体モジュール）に限定されない。
複数の負荷を並列に接続した一般の電気を電源とする装置も対象となる。
また、パワー半導体モジュールを複数個搭載したパワー半導体装置を、パワー半導体モジュールとして、複数個組み合わせる場合もある。
【００８２】
《スイッチング素子》
図１および図２において、パワー半導体モジュール３０１〜３０ｎを代表して示すものとして、スイッチング素子をＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の記号で表記した。しかし、パワー半導体モジュールや半導体モジュールにおいて、スイッチング素子はＭＯＳＦＥＴに限定されない。例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）やスーパージャンクションＭＯＳＦＥＴでもよい。
【００８３】
《配線インダクタンスＬ》
図１において、パワー半導体モジュール３０１〜３０ｎの配線インダクタンスＬをすべてＬと一律に表記した。また、第１実施形態の電流検出装置１０の説明において、（６）式や（７）式において、配線インダクタンスＬを一律にＬとして表記した。
しかしながら、必ずしも同一でなくともよい。配線インダクタンスＬにバラツキがあっても誤差の範囲で検出することは可能である。
また、誤差があったとしても、パワー半導体装置３００（パワー半導体モジュール３０１〜３０ｎ）の異常を検出することができる。
【符号の説明】
【００８４】
１０，２０    電流検出装置
１１、２1    電圧加算器（電圧加算回路）
１２    積分器（積分回路）
１１１〜１１ｎ    入力抵抗
１２０    加算抵抗
１２１    オペアンプ
１２２    抵抗
１２３    コンデンサ
２３    撚り対線ケーブル
２１１〜２１ｎ    第１入力抵抗（入力抵抗）
２２１〜２２ｎ    第２入力抵抗（入力抵抗）
３００    パワー半導体装置
３０１〜３０１ｎ    パワー半導体モジュール
Ｐ１００，Ｐ２００    入力接続点
Ｇ    グラウンド
【図１】
2020022240.tif 000020
【図２】
2020022240.tif 000021
【図３】
2020022240.tif 000022