(57)【要約】【課題】出力電圧からのフィードバック線がオープンになった場合、出力電圧が過電圧になることを抑制でき、負荷を保護できるスイッチング電源を提供する。【解決手段】スイッチング電源５は、負荷４０に接続される。スイッチング電源５は、出力端子ＯＵＴと負荷４０の負荷端子Ｒｏとの間に接続された抵抗ＲＳＥＮＳＥと、抵抗ＲＳＥＮＳＥの出力端子ＯＵＴ側に接続される検出端子ＳＮＳ−と、負荷４０の端子に接続されるフィードバック端子Ｖｏと、の間に接続される抵抗Ｒｏｐｅｎと、フィードバック端子Ｖｏの電圧を検出するエラーアンプ２０と、エラーアンプ２０により検出された電圧を基に、負荷４０の端子に供給される出力電圧Ｖｏｕｔを制御するＰＷＭ回路１５と、を備える。【選択図】図１
2020108288.tif 000002
【特許請求の範囲】
【請求項１】
負荷に接続されるスイッチング電源であって、
前記スイッチング電源の出力端子と前記負荷の端子との間に接続された第１の抵抗と、
前記第１の抵抗の前記出力端子側に接続される第１の端子と、前記負荷の端子に接続される第２の端子と、の間に接続される第２の抵抗と、
前記第２の端子の電圧を検出する検出回路と、
前記検出回路により検出された電圧を基に、前記負荷の端子に供給される出力電圧を制御する制御回路と、
を備えるスイッチング電源。
【請求項２】
前記第２の端子の電圧を分圧する分圧回路、を更に備え、
前記検出回路は、前記分圧回路により分圧された電圧を入力する、
請求項１に記載のスイッチング電源。
【請求項３】
前記第２の端子が開放されていない場合、前記第１の端子に第１の閾値未満の電圧が印加され、
前記第２の端子が開放された場合、前記第１の端子に前記第１の閾値以上の電圧が印加され、
前記制御回路は、前記第１の端子の電圧が前記第１の閾値以上である場合に、前記出力電圧を制限する、
請求項２に記載のスイッチング電源。
【請求項４】
負荷に接続されるスイッチング電源であって、
前記スイッチング電源の出力端子と前記負荷の端子との間に接続された第１の抵抗と、
前記第１の抵抗の前記出力端子側に接続される第１の端子と、前記負荷の端子に接続される第２の端子と、の間に接続されるカレントミラー回路と、
前記カレントミラー回路の出力電流を検出する検出回路と、
前記検出回路により検出された前記出力電流を基に、前記負荷の端子に供給される出力電圧を制御する制御回路と、
を備えるスイッチング電源。
【請求項５】
前記第２の端子が開放されていない場合、前記第２の端子に第２の閾値を超えない電圧が印加され、
前記第２の端子が開放された場合、前記第２の端子に前記第２の閾値を超える電圧が印加され、
前記カレントミラー回路は、前記第２の端子に前記第２の閾値を超える電圧が印加された場合に、前記第１の端子から前記出力電流が流れるトランジスタを有する、
請求項４に記載のスイッチング電源。
【請求項６】
前記検出回路は、前記出力電流を基に、前記制御回路による前記出力電圧を制限するように前記制御回路に指示する、
請求項４又は５に記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、負荷に接続されるスイッチング電源に関する。
【背景技術】
【０００２】
従来、スイッチング電源では、エラーアンプを用いて、出力電圧を一定の電圧に制御する方法が知られている（特許文献１参照）。特許文献１のスイッチング電源は、スイッチング電源の出力端子から出力される出力電圧をフィードバックさせる線路が、フィードバック端子に接続される。また、従来のスイッチング電源では、フィードバックされた電圧が所望の電圧であるか否かを判別するパワーグッド制御回路を設けることも知られている。パワーグッド制御回路は、フィードバック端子の電圧と所定の電圧とを比較し、この比較の結果をパワーグッド信号として出力する。例えば、スイッチング電源は、パワーグッド信号がＨ（Ｈｉｇｈ）レベルである場合、出力電圧が正常であると判断して、出力電圧の供給を継続し、パワーグッド信号の信号がＬ（Ｌｏｗ）レベルである場合、出力電圧が異常であると判断して、出力電圧の供給を停止する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−２１６７６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、出力電圧をフィードバックさせる経路においてフィードバック端子がオープン（開放）となった場合、スイッチング電源は、パワーグッド信号を用いても、フィードバック端子がオープンになっていることを判別できない。フィードバック端子がオープンになった場合も、出力電圧が十分に上昇していない場合も、いずれもパワーグッド信号がＬレベルとなるためである。
【０００５】
フィードバック端子がオープンとなった場合、スイッチング電源は、エラーアンプの入力が０Ｖとなっているので、出力電圧が低下している状態のスイッチング動作を行い、出力電圧を上昇させ続ける。この結果、出力電圧が過電圧となり、出力端子に繋がる負荷を故障又は破損させる可能性がある。この場合、パワーグッド信号は、負荷を保護する機能を十分に有していない。
【０００６】
本開示は、上述した従来の状況に鑑みて案出され、出力電圧からのフィードバック線がオープンになった場合、出力電圧が過電圧になることを抑制でき、負荷を保護できるスイッチング電源を提供する。
【課題を解決するための手段】
【０００７】
本開示の一態様は、負荷に接続されるスイッチング電源であって、前記スイッチング電源の出力端子と前記負荷の端子との間に接続された第１の抵抗と、前記第１の抵抗の前記出力端子側に接続される第１の端子と、前記負荷の端子に接続される第２の端子と、の間に接続される第２の抵抗と、前記第２の端子の電圧を検出する検出回路と、前記検出回路により検出された電圧を基に、前記負荷の端子に供給される出力電圧を制御する制御回路と、を備えるスイッチング電源である。
【０００８】
本開示の一態様は、負荷に接続されるスイッチング電源であって、前記スイッチング電源の出力端子と前記負荷の端子との間に接続された第１の抵抗と、前記第１の抵抗の前記出力端子側に接続される第１の端子と、前記負荷の端子に接続される第２の端子と、の間に接続されるカレントミラー回路と、前記カレントミラー回路の出力電流を検出する検出回路と、前記検出回路により検出された前記出力電流を基に、前記負荷の端子に供給される出力電圧を制御する制御回路と、を備えるスイッチング電源である。
【発明の効果】
【０００９】
本開示によれば、出力電圧からのフィードバック線がオープンになった場合、出力電圧が過電圧になることを抑制でき、負荷を保護できる。
【図面の簡単な説明】
【００１０】
【図１】実施形態１におけるスイッチング電源の構成例を示す回路図
【図２】実施形態２におけるスイッチング電源の構成例を示す回路図
【発明を実施するための形態】
【００１１】
以下、適宜図面を参照しながら、本開示に係るスイッチング電源を具体的に開示した実施形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。なお、添付図面及び以下の説明は、当業者が本開示を十分に理解するために提供されるのであって、これらにより特許請求の範囲に記載の主題を限定することは意図されていない。
【００１２】
（実施形態１）
図１は、実施形態１におけるスイッチング電源５の構成を示す回路図である。スイッチング電源５は、電源ＩＣ１０に、ダイオードＤ１、コイルＬ１及びコンデンサＣｏｕｔが外付けで接続された降圧型のスイッチング電源である。降圧型のスイッチング電源５では、コイルＬ１及びコンデンサＣｏｕｔがスイッチング端子ＬＸに直列に接続される。ダイオードＤ１は、直列接続されたコイルＬ１及びコンデンサＣｏｕｔと並列にスイッチング端子Ｌｘに接続される。
【００１３】
スイッチング電源５の電源ＩＣ１０では、直流電源３０から入力電圧ＶＩＮが電力ライン３１を介して電源ＩＣ１０の電源端子ＶＰ，ＶＰＷに供給される。電力ライン３１には、バイパスコンデンサＣｐが電源ＩＣ１０と並列に接続される。
【００１４】
電源ＩＣ１０は、スイッチング素子であるＰチャネルＭＯＳＦＥＴ（ metal-oxide-semiconductor field-effect transistor））１１、ドライバ回路１２、ロジック回路１３、ＰＷＭ回路１５、電圧補正回路１６、電流検出回路１７、及びエラーアンプ２０を含む。
【００１５】
ＰチャネルＭＯＳＦＥＴ１１は、ゲートに入力される電圧に従い、スイッチング動作を行う。ＰチャネルＭＯＳＦＥＴ１１のソースには、入力電圧ＶＩＮが印加される。ＰチャネルＭＯＳＦＥＴのドレインは、スイッチング端子ＬＸに接続される。スイッチング端子ＬＸには、コイルＬ１及びコンデンサＣｏｕｔが直列に接続され、直列接続されたコイルＬ１及びコンデンサＣｏｕｔと並列にダイオードＤ１が接続される。
【００１６】
コイルＬ１とコンデンサＣｏｕｔの接続点である出力端子ＯＵＴには、直列に接続された抵抗ＲＳＥＮＳＥと抵抗ｒＬＩＮＥとを介して、負荷４０が接続される。抵抗ＲＳＥＮＳＥは、出力端子ＯＵＴから負荷４０に供給される出力電流を検出するための抵抗である。抵抗ＲＳＥＮＳＥの両端は、それぞれ電源ＩＣ１０の検出端子ＳＮＳ＋及び検出端子ＳＮＳ−に接続される。
【００１７】
抵抗ｒＬＩＮＥは、例えば１Ω未満の小さな抵抗値を有するものであり、抵抗ＲＳＥＮＳＥと負荷４０とを結ぶ電線の配線抵抗（寄生抵抗）でもよいし、抵抗ＲＳＥＮＳＥと負荷４０との間の各種電気部品や電子部品の抵抗成分やインピーダンス成分でもよい。抵抗ｒＬＩＮＥの一端は、検出端子ＳＮＳ−に接続される。抵抗ｒＬＩＮＥの他端である負荷端子Ｒｏは、負荷４０に接続され、電源ＩＣ１０のフィードバック端子Ｖｏに接続される。フィードバック端子Ｖｏのオープンは、半田付け不良、断線、振動等により発生し得る。振動は、例えば、車両にスイッチング電源５が搭載された場合に起こり得る。
【００１８】
負荷４０には、抵抗ＲＳＥＮＳＥと抵抗ｒＬＩＮＥを介して、出力端子ＯＵＴから出力電圧ＶＯＵＴが供給される。出力電圧ＶＯＵＴは、電源ＩＣ１０のフィードバック端子Ｖｏと負荷端子Ｒｏとの間に接続されたフィードバック線ＦＬを介して、電源ＩＣ１０のフィードバック端子Ｖｏにフィードバックされ、電圧制御に使用される。負荷４０は、ランプ等の無誘導負荷であってもよいし、モータ等の誘導負荷であってもよい。負荷４０が誘導負荷である場合、電源ＩＣ１０の端子ＩＮ−とフィードバック端子ＦＢの間に接続される位相補償回路によって力率が改善される。位相補償回路は、例えば進相コンデンサＣＦＢと抵抗ＲＦＢが直列に接続された回路である。
【００１９】
ドライバ回路１２は、ＰチャネルＭＯＳＦＥＴ１１のゲートに接続され、ロジック回路１３から出力されるロジック信号に従い、ＰチャネルＭＯＳＦＥＴを駆動する電圧を出力する。
【００２０】
ロジック回路１３は、レベルシフト動作、保護動作、停止動作、等を行う。ロジック回路１３は、レベルシフト動作では、ＰＷＭ回路１５から出力されるパルス信号を、ＰチャネルＭＯＳＦＥＴを駆動するレベルの信号に変換する。ロジック回路１３は、保護動作では、デバイス（例えばＰチャネルＭＯＳＦＥＴ１１）への加熱等を抑制して、デバイスを保護する。ロジック回路１３は、停止動作では、ロジック回路１３に入力される電圧が低い場合に、ドライバ回路１２を停止させる。
【００２１】
ＰＷＭ回路１５は、エラーアンプ２０や電圧補正回路１６からの出力信号を基にパルス信号を生成し、ロジック回路１３に出力する。ＰＷＭ回路１５は、エラーアンプ２０の出力信号が示すエラーアンプの出力電圧が大きい程、デューティ比が大きい（デューティ比を増加させた）パルス信号を生成し、スイッチング電源５の出力電圧ＶＯＵＴを大きくするよう電圧制御してよい。ＰＷＭ回路１５は、エラーアンプ２０の出力信号が示すエラーアンプの出力電圧が小さい程、デューティ比が小さい（デューティ比を減少させた）パルス信号を生成し、スイッチング電源５の出力電圧ＶＯＵＴを小さくするよう電圧制御してよい。また、ＰＷＭ回路１５は、電圧補正回路１６からの電圧補正信号を基に、パルス信号を生成してもよい。
【００２２】
エラーアンプ２０は、プラス端子（＋端子）に入力される基準電圧ＶＲＥＦと、マイナス端子（−端子）に入力される端子ＩＮ−の電圧ＶＩＮ−と、の差分を増幅する差動増幅器である。よって、エラーアンプ２０の出力電圧は、基準電圧ＶＲＥＦと電圧ＶＩＮ−との差分に比例する電圧でよい。エラーアンプ２０の出力は、ＰＷＭ回路１５に入力される。
【００２３】
基準電圧ＶＲＥＦは、設定電圧よりも低い電圧とする。設定電圧とは、正常動作時（フィードバック端子Ｖｏの非オープン時）のスイッチング電源５の所望の出力電圧ＶＯＵＴ（負荷４０に供給される電圧）として設定された電圧である。基準電圧ＶＲＥＦと電圧ＶＩＮ−との差分が大きい程（つまり出力電圧ＶＯＵＴが値０に近い程）、エラーアンプ２０の出力電圧が大きくなる。基準電圧ＶＲＥＦと電圧ＶＩＮ−との差分が小さい程（つまり出力電圧ＶＯＵＴが設定電圧に近い程）、エラーアンプ２０の出力電圧が小さくなる。エラーアンプ２０は、負帰還回路として動作するので、電圧ＶＩＮ−を基準電圧ＶＲＥＦに維持するように、つまり出力電圧ＶＯＵＴを設定電圧に維持するように電圧を制御する。
【００２４】
エラーアンプ２０のプラス端子には、基準電圧ＶＲＥＦを生成する素子が接続される。エラーアンプ２０のプラス端子に入力される基準電圧ＶＲＥＦは、エラーアンプ２０のプラス端子にツェナーダイオードが接続されて得られる定電圧でもよいし、電池が接続されて得られる電池電圧であってもよい。また、これらの電圧を分圧回路により分圧した電圧であってもよい。
【００２５】
エラーアンプ２０のマイナス端子には、直列に接続された抵抗Ｒｏｐｅｎ及び抵抗ＲＢ１と抵抗ＲＢ２との接続点（中間点）が接続される。抵抗Ｒｏｐｅｎは、検出端子ＳＮＳ−とフィードバック端子Ｖｏとの間に接続される。抵抗ＲＢ１は、フィードバック端子Ｖｏと端子ＩＮ−との間に接続される。抵抗ＲＢ２は、一端がＩＮ−端子に接続され、他端が接地される。抵抗ＲＢ１と抵抗ＲＢ２は、エラーアンプ２０のマイナス端子に入力される電圧を得るための分圧回路を形成する。抵抗Ｒｏｐｅｎ、抵抗ＲＢ１、及び抵抗ＲＢ２は、例えば数１００ｋΩという大きな抵抗値とする。
【００２６】
エラーアンプ２０のマイナス端子に入力される電圧ＶＩＮ−は、フィードバック端子Ｖｏの非オープン時、フィードバック端子Ｖｏに入力される出力電圧ＶＯＵＴを抵抗ＲＢ１と抵抗ＲＢ２とで分圧した電圧である。フィードバック端子Ｖｏのオープン時、電圧ＶＩＮ−は、検出端子ＳＮＳ−に入力される電圧を抵抗Ｒｏｐｅｎ及び抵抗ＲＢ１と抵抗ＲＢ２とで分圧した電圧である。
【００２７】
フィードバック端子Ｖｏがオープンである場合には、フィードバック端子Ｖｏが非オープンである場合と比較して、エラーアンプ２０に入力される電圧ＶＩＮ−が小さく、エラーアンプ２０から出力される出力電圧が大きい。この結果、ＰＷＭ回路１５のＰＷＭ制御により、出力電圧ＶＯＵＴが上昇し、結果的に出力電圧ＶＯＵＴは設定電圧よりも若干高くなる。しかし、継続的に上昇し続けるのではなく、抵抗Ｒｏｐｅｎの存在によって、設定電圧よりも若干高い電圧で維持される。そのため、スイッチング電源５は、出力電圧ＶＯＵＴが供給される負荷４０の破壊や故障を抑制できる。
【００２８】
また、エラーアンプ２０のプラス端子とマイナス端子に印加される電圧の大小が逆転した場合、つまり、電圧ＶＩＮ−が基準電圧ＶＲＥＦより大きく、出力電圧ＶＯＵＴが設定電圧より大きい場合、エラーアンプ２０の出力電圧が値０又は低い電圧（例えば値０に近い電圧）であってよい。これにより、ＰＷＭ回路１５は、ＰＷＭ制御を停止したり出力電圧ＶＯＵＴを小さくしたりでき、負荷４０を過電圧から一層保護できる。
【００２９】
電流検出回路１７は、抵抗ＲＳＥＮＳＥの両端に接続され、電源ＩＣ１０の検出端子ＳＮＳ＋と検出端子ＳＮＳ−との電圧差により出力電流を検出し、電圧補正回路１６に出力する。
【００３０】
電圧補正回路１６は、抵抗ＲＳＥＮＳＥを流れる出力電流に対応する電圧の大きさに応じて、ＰＷＭ回路１５で生成されるパルス信号のデューティ比を調整する信号（電圧補正信号）をＰＷＭ回路１５に出力する。例えば、電圧補正回路１６は、抵抗ＲＳＥＮＳＥを流れる出力電流に対応する電圧が一定値を超える場合、デューティ比を小さくし、出力電圧ＶＯＵＴを下げてよい。
【００３１】
これにより、電圧補正回路１６は、出力電流が変動しても、出力電圧ＶＯＵＴを安定化させることができる。また、例えば、負荷４０がショートした場合、ＰチャネルＭＯＳＦＥＴ１１が故障し易くなるが、電圧補正信号による電圧補正指示により、抵抗ＲＳＥＮＳＥに一定値以上の電流が流れないようにすることで、負荷４０の故障を抑制できる。よって、電圧補正回路１６及び電流検出回路１７は、安全装置として動作可能である。
【００３２】
なお、電圧補正回路１６及び電流検出回路１７は、スイッチング電源５では必須の構成要素でなく、省かれてもよい。
【００３３】
電源ＩＣ１０には、エラーアンプ２０のマイナス端子に繋がる端子ＩＮ−、及びエラーアンプ２０の出力ラインに繋がるフィードバック端子ＦＢが配置される。端子ＩＮ−とフィードバック端子ＦＢとの間には、負荷４０に対応する、位相補償を行うための進相コンデンサＣＦＢ及び抵抗ＲＦＢが外付けで接続される。
【００３４】
また、スイッチング電源５には、オープン時の出力電圧ＶＯＵＴに対応する電圧ＶＳＮＳ−に関する情報を監視する監視回路１９が接続される。監視回路１９は、例えば、コンパレータと基準電圧で構成した電圧検出回路でよい。監視回路１９は、例えば、検出端子ＳＮＳ−や端子ＩＮ−に繋がるラインに接続されてもよいし、他の位置に配置されてもよい。監視回路１９は、フィードバック端子Ｖｏのオープン時に、上昇する電圧ＶＳＮＳ−を検出してよい。ユーザは、監視回路１９で検出される電圧ＶＳＮＳ−の上昇から、フィードバック端子Ｖｏがオープンであることを知ることができる。
【００３５】
監視回路１９は、電源ＩＣの外部に信号を出力してＬＥＤなど表示素子を接続した場合、例えば電圧ＶＳＮＳ−として所定の電圧（例えば設定電圧）より高い電圧が検出された場合、第１の表示態様（例えば第１の色）で表示し、フィードバック端子Ｖｏがオープンであることをユーザに警告してよい。監視回路１９は、例えば電圧ＶＳＮＳ−として所定の電圧以下の電圧が検出された場合、第２の表示態様（例えば第２の色）で表示し、フィードバック端子Ｖｏがオープンでないことをユーザに提示してよい。ユーザは、監視回路１９を確認することで、出力電圧ＶＯＵＴの状態を確認でき、オープンとなったフィードバック端子Ｖｏに対し修理等の対応をすることができる。
【００３６】
また、監視回路１９は、例えば電圧ＶＳＮＳ−として所定の電圧（例えば設定電圧）より高い電圧が検出された場合、電圧補正回路１６を介して、デューティを小さくし、出力電圧ＶＯＵＴを小さくしてよい。つまり、電圧補正回路１６は、フィードバック端子Ｖｏがオープンとなり、電圧ＶＳＮＳ−が過電圧となった場合にも、抵抗ＲＳＥＮＳＥに過電流が流れた場合と同様に、出力電圧ＶＯＵＴを小さくでき、例えば負荷４０の故障を抑制できる。
【００３７】
上記構成を有するスイッチング電源５の動作を示す。
【００３８】
負荷４０が接続される負荷端子Ｒｏとフィードバック端子Ｖｏとを繋ぐフィードバック線ＦＬが正常に接続（非オープン）されている場合、エラーアンプ２０のマイナス端子には、電圧ＶＩＮ−として、出力電圧ＶＯＵＴを抵抗ＲＢ１と抵抗ＲＢ２で分圧した電圧が入力される。エラーアンプ２０のマイナス端子に入力される電圧ＶＩＮ−は、式（１）で与えられてよい。
【００３９】
ＶＩＮ− ＝ ＲＢ２／（ＲＢ２＋ＲＢ１）・ＶＯＵＴ  …… （１）
【００４０】
エラーアンプ２０は、マイナス端子に入力される電圧ＶＩＮ−と、プラス端子に入力される基準電圧ＶＲＥＦと、を比較する。上記比較の結果、（ＶＲＥＦ−ＶＩＮ−）が正の値で小さな値である場合、デューティ比が小さくなるように、ＰＷＭ回路１５を制御する。ＰチャネルＭＯＳＦＥＴ１１は、ＰＷＭ回路１５から出力されるパルス信号に従って、スイッチング動作を行い、出力電圧ＶＯＵＴを制御する。例えば、出力電圧ＶＯＵＴが設定電圧に維持されており、フィードバック端子Ｖｏが非オープンの状態である場合に、このような比較の結果となり得る。
【００４１】
エラーアンプ２０は、上記比較の結果、（ＶＲＥＦ−ＶＩＮ−）が正の値で大きな値である場合、デューティ比が大きくなるように、ＰＷＭ回路１５を制御する。ＰチャネルＭＯＳＦＥＴ１１は、ＰＷＭ回路１５から出力されるパルス信号に従って、スイッチング動作を行い、出力電圧ＶＯＵＴを制御する。例えば、出力電圧ＶＯＵＴが設定電圧に維持されていないが、フィードバック端子Ｖｏが非オープンの状態である場合に、このような比較の結果となり得る。
【００４２】
また、一方、フィードバック端子Ｖｏがオープンの状態である場合、エラーアンプ２０のマイナス端子には、電圧ＶＩＮ−として、電圧ＶＳＮＳ−を、直列接続された抵抗Ｒｏｐｅｎ及び抵抗ＲＢ１と抵抗ＲＢ２とで分圧した電圧が入力される。エラーアンプ２０のマイナス端子に入力される電圧ＶＩＮ−は、式（２）で与えられてよい。
【００４３】
ＶＩＮ− ＝ ＲＢ２／（ＲＢ２＋Ｒｏｐｅｎ＋ＲＢ１）・ＶＳＮＳ−  …… （２）
【００４４】
ここで、抵抗ｒＬＩＮＥは小さな抵抗値を有するので、電圧ＶＳＮＳ−は、出力電圧ＶＯＵＴと比べて僅かに大きな電圧であるが、ほぼ同電圧として取り扱われる。一方、抵抗Ｒｏｐｅｎは大きな抵抗値を有するので、オープン時の電圧ＶＩＮ−は、非オープン時の電圧ＶＩＮ−よりも小さな電圧となる。なお、抵抗ｒＬＩＮＥの値が小さいので、検出端子ＳＮＳ−とフィードバック端子Ｖｏとの電位差はほとんど無く、正常動作時、抵抗Ｒｏｐｅｎは、抵抗ＲＢ１，ＲＢ２の分圧回路に影響を及ぼさない。
【００４５】
このように、スイッチング電源５では、ＰＷＭ制御の動作中、フィードバック端子Ｖｏがオープンになると、エラーアンプ２０のマイナス端子に入力される電圧ＶＩＮ−が一旦下降する。この場合、ＰＷＭ制御により出力電圧ＶＯＵＴは上昇する。この際、抵抗Ｒｏｐｅｎの抵抗値を、出力電圧ＶＯＵＴが設定電圧よりも大きな定格電圧を超えないような値に調整しておくことで、スイッチング電源５は、出力電圧ＶＯＵＴを設定電圧よりも高電圧ではあるが、定格電圧を超えない電圧に抑えることができる。なお、定格電圧は、スイッチング電源５の出力電圧ＶＯＵＴの使用限度の電圧である。なお、フィードバック端子Ｖｏがオープンになることにより、出力電圧ＶＯＵＴが高電圧となった際に、監視回路１９により、ユーザに警告を行うようにしてもよい。
【００４６】
以上の通り、本実施形態のスイッチング電源５は、フィードバック端子Ｖｏがオープンになっても、エラーアンプ２０のマイナス端子には、出力電圧ＶＯＵＴと略同等の電圧である、検出端子ＳＮＳ−に入力される電圧ＶＳＮＳ−が抵抗Ｒｏｐｅｎ，ＲＢ１，ＲＢ２で分圧され、この電圧が電圧ＶＩＮ−として入力される。したがって、スイッチング電源５は、従来のようにエラーアンプ２０への入力電圧（電圧ＶＩＮ−）が０Ｖと判断されて、出力電圧ＶＯＵＴが過電圧になるようなＰＷＭ制御に陥ることを回避できる。これにより、スイッチング電源５は、出力電圧ＶＯＵＴが印加される負荷４０を故障または破損させることを抑制でき、負荷４０を保護できる。
【００４７】
以上述べたように、本実施形態のスイッチング電源５は、負荷４０に接続される。スイッチング電源５は、出力端子ＯＵＴと負荷端子Ｒｏ（負荷の端子の一例）との間に接続された抵抗ＲＳＥＮＳＥ（第１の抵抗の一例）を備えてよい。スイッチング電源５は、抵抗ＲＳＥＮＳＥの出力端子ＯＵＴ側に接続される検出端子ＳＮＳ−（第１の端子の一例）と、負荷端子Ｒｏに接続されるフィードバック端子Ｖｏ（第２の端子の一例）と、の間に接続される抵抗Ｒｏｐｅｎ（第２の抵抗の一例）を備えてよい。スイッチング電源５は、フィードバック端子Ｖｏの電圧を検出するエラーアンプ２０（検出回路の一例）を備えてよい。スイッチング電源５は、エラーアンプ２０により検出された電圧を基に、負荷端子Ｒｏに供給される出力電圧ＶＯＵＴを制御するＰＷＭ回路１５（制御回路の一例）を備えてよい。
【００４８】
これにより、フィードバック端子Ｖｏの開放（オープン）時、検出端子ＳＮＳ−の電圧ＶＳＮＳ−は、フィードバック端子Ｖｏの非開放（非オープン）時と比べ、ＰＷＭ制御により上昇する。しかしながら、定格電圧を超えないように抵抗Ｒｏｐｅｎを調整しておくことで、出力電圧ＶＯＵＴが過電圧に陥ることなく、過電圧による負荷４０の故障を抑制できる。
【００４９】
また、スイッチング電源５は、フィードバック端子Ｖｏの出力電圧ＶＯＵＴを分圧する分圧回路を備えてよい。分圧回路は、抵抗ＲＢ１と抵抗ＲＢ２とで形成されてよい。エラーアンプ２０のマイナス端子には、この分圧回路により分圧された電圧が入力されてよい。
【００５０】
これにより、エラーアンプ２０に入力される電圧を、当該エラーアンプ２０の動作に適した電圧とすることができる。
【００５１】
また、フィードバック端子Ｖｏが開放されていない場合、検出端子ＳＮＳ−に所定の電圧（例えば基準電圧ＶＲＥＦ）未満の電圧が印加されてよい。フィードバック端子Ｖｏが開放された場合、検出端子ＳＮＳ−に上記所定の電圧以上の電圧が印加されてよい。検出端子ＳＮＳ−の電圧は、監視回路１９により監視されてよい。ＰＷＭ回路１５は、検出端子ＳＮＳ−の電圧が上記所定の電圧である場合、デューティ比を小さくして出力電圧ＶＯＵＴを制限してよく、例えばＰＷＭ制御を停止してよい。
【００５２】
これにより、スイッチング電源５は、フィードバック端子Ｖｏの開放状態を検出できる。フィードバック端子Ｖｏの開放検出時、スイッチング電源５は、ＰＷＭ制御を制限することで、出力電圧ＶＯＵＴを制限でき、過電圧を抑制できる。よって、スイッチング電源５は、過電圧に対する安全性を一層確保できる。
【００５３】
（実施形態２）
実施形態１では、抵抗Ｒｏｐｅｎを用いて、フィードバック端子Ｖｏのオープン時に過電圧を抑制することを例示した。実施形態２では、抵抗Ｒｏｐｅｎの代わりにカレントミラー回路を用いて、フィードバック端子Ｖｏのオープン時に過電圧を抑制することを例示する。
【００５４】
実施形態２のスイッチング電源において、前記実施形態１と同一の構成要素については同一の符号を用いることで、その説明を省略する。本実施形態では、主に実施形態１との差分について説明する。
【００５５】
図２は、実施形態２におけるスイッチング電源５Ａの構成を示す回路図である。スイッチング電源５Ａは、実施形態１のスイッチング電源５と比べ、抵抗Ｒｏｐｅｎ及び監視回路１９が省かれ、その代わりに、カレントミラー回路１０５及びオープン検出回路１０６が設けられた構成を有する。
【００５６】
カレントミラー回路１０５は、２つのＰチャネルＭＯＳＦＥＴ１１１，１１２を有する。ＰチャネルＭＯＳＦＥＴ１１１は、ソースが検出端子ＳＮＳ−に接続され、ゲート及びドレインがフィードバック端子Ｖｏに接続される。ＰチャネルＭＯＳＦＥＴ１１２は、ソースがＰチャネルＭＯＳＦＥＴ１１１のソースに接続され、ゲートがＰチャネルＭＯＳＦＥＴ１１１のゲートに接続され、ドレインがオープン検出回路１０６に接続される。
【００５７】
ＰチャネルＭＯＳＦＥＴ１１１，１１２では、ゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ１を超えると（Ｖｇｓ（負電圧））がＶｔｈ１（負電圧）を超えて低くなることをいう。以下において同じ）、ソースードレイン間で電流が流れる。フィードバック端子Ｖｏが非オープンである場合、抵抗ｒＬＩＮＥの値が小さいので、検出端子ＳＮＳ−の電圧ＶＳＮＳ−とフィードバック端子Ｖｏに対応する出力電圧ＶＯＵＴがほぼ等しい。そのため、ＰチャネルＭＯＳＦＥＴ１１１のゲート−ソース間電圧Ｖｇｓがほぼ０Ｖであるので、閾値電圧Ｖｔｈ１を超えない。したがって、ＰチャネルＭＯＳＦＥＴ１１１は、オフとなる。この場合、ＰチャネルＭＯＳＦＥＴ１１２もオフであり、オープン検出回路１０６は、ＰチャネルＭＯＳＦＥＴ１１２のソースから電気的に遮断される。つまり、カレントミラー回路１０５の出力電流が値０となる。
【００５８】
一方、フィードバック端子Ｖｏがオープンである場合、フィードバック端子Ｖｏの電圧つまりゲート電圧が低下する。そのため、ＰチャネルＭＯＳＦＥＴ１１１のゲート−ソース間電圧Ｖｇｓは、閾値電圧Ｖｔｈ１を超えてＰチャネルＭＯＳＦＥＴ１１１は、オンとなる。これにより、ＰチャネルＭＯＳＦＥＴ１１１のソース−ドレイン間には、電流Ｉ１が流れる。
【００５９】
ＰチャネルＭＯＳＦＥＴ１１１のゲート及びソースは、各々ＰチャネルＭＯＳＦＥＴ１１２のゲート及びソースと並列に接続されているので、ＰチャネルＭＯＳＦＥＴ１１２のゲート−ソース間電圧Ｖｇｓは、閾値電圧Ｖｔｈ１を超えて、ＰチャネルＭＯＳＦＥＴ１１２もオンとなる。ＰチャネルＭＯＳＦＥＴ１１２のドレイン−ソース間には、ゲート−ソース間電圧Ｖｇｓに対応する電流Ｉ２、つまりＰチャネルＭＯＳＦＥＴ１１１の電流Ｉ１と同じ電流値の電流Ｉ２が流れる。電流Ｉ２が、カレントミラー回路１０５の出力電流となる。
【００６０】
オープン検出回路１０６は、カレントミラー回路１０５の出力電流に従って、ＰＷＭ回路１５にオープン検出信号を出力する。フィードバック端子Ｖｏが非オープンである場合、オープン検出回路１０６は、出力電流（電流Ｉ２）が値０であることを検出し、フィードバック端子Ｖｏが非オープンであることを示すオープン検出信号を出力する。
【００６１】
一方、フィードバック端子Ｖｏがオープンである場合、オープン検出回路１０６は、ＰチャネルＭＯＳＦＥＴ１１２のソースから流入する電流Ｉ２を検出し、フィードバック端子Ｖｏのオープンを検出する。オープン検出回路１０６は、ＰＷＭ回路１５に対し、電流Ｉ２に応じたオープン検出信号を出力する。例えば、オープン検出回路１０６は、オープン検出信号に含めて、カレントミラー回路１０５の出力電流が大きい程、デューティ比を小さくするよう調整する指示を送る。
【００６２】
ＰＷＭ回路１５は、オープン検出回路１０６からのオープン検出信号を入力し、オープン検出信号に基づいて、ＰＷＭ制御を行う。ＰＷＭ回路１５は、例えばフィードバック端子Ｖｏが非オープンであることを示すオープン検出信号を入力すると、正常動作として、電圧補正回路１６からの電圧補正信号と、エラーアンプ２０からの出力電圧とに基づいて、ＰＷＭ制御を行う。
【００６３】
一方、ＰＷＭ回路１５は、例えばフィードバック端子Ｖｏがオープンであることを示すオープン検出信号を入力すると、出力電流の大きさに応じたオープン検出信号に応じて、デューティ比を調整し、ＰＷＭ制御する。例えば、カレントミラー回路１０５の出力電流が大きい程、デューティ比を小さくしてＰＷＭ制御を実施する。第１の実施形態と同様に、フィードバック端子Ｖｏがオープンである場合には、出力電圧ＶＯＵＴがＰＷＭ制御により一旦上昇して設定電圧以上となり得る。これに対し、スイッチング電源５Ａは、デューティ比を小さくする上記のＰＷＭ制御により、出力電圧ＶＯＵＴが設定電圧以下となるように調整できる。
【００６４】
なお、ＰＷＭ回路１５は、例えばフィードバック端子Ｖｏがオープンであることを示すオープン検出信号を入力すると、カレントミラー回路１０５の出力電流の大きさに関わらず、出力電圧ＶＯＵＴを設定電圧に維持したり、設定電圧よりも低くしたりするようにＰＷＭ制御してもよい。
【００６５】
エラーアンプ２０は、第１の実施形態と同様の動作でよい。エラーアンプ２０のマイナス端子に入力される電圧ＶＩＮ−は、フィードバック端子Ｖｏの非オープン時、フィードバック端子Ｖｏに入力される出力電圧ＶＯＵＴを抵抗ＲＢ１と抵抗ＲＢ２とで分圧した電圧である。フィードバック端子Ｖｏのオープン時、電圧ＶＩＮ−は、検出端子ＳＮＳ−に入力される電圧をＰチャネルＭＯＳＦＥＴ１１１及び抵抗ＲＢ１と抵抗ＲＢ２とで分圧した電圧である。つまり、カレントミラー回路１０５にかかる電圧は、第１の実施形態の抵抗ＲＯＰＥＮにかかる電圧と同様に扱われてよい。
【００６６】
エラーアンプ２０は、マイナス端子に入力される電圧ＶＩＮ−と、プラス端子に入力される基準電圧ＶＲＥＦと、を比較する。エラーアンプ２０は、上記比較の結果、（ＶＲＥＦ−ＶＩＮ−）が正の値で小さな値である場合、デューティ比が小さくなるように、ＰＷＭ回路１５を制御する。ＰチャネルＭＯＳＦＥＴ１１は、ＰＷＭ回路１５から出力されるパルス信号に従って、スイッチング動作を行い、出力電圧ＶＯＵＴを制御する。
【００６７】
エラーアンプ２０は、上記比較の結果、（ＶＲＥＦ−ＶＩＮ−）が正の値で大きな値である場合、デューティ比が大きくなるように、ＰＷＭ回路１５を制御する。ＰチャネルＭＯＳＦＥＴ１１は、ＰＷＭ回路１５から出力されるパルス信号に従って、スイッチング動作を行い、出力電圧ＶＯＵＴを制御する。
【００６８】
実施形態２のスイッチング電源５Ａでは、ＰＷＭ回路１５は、オープン検出回路１０６から出力されるオープン検出信号に従って、フィードバック端子Ｖｏがオープンであるか否かを判別できる。よって、ＰＷＭ回路１５は、フィードバック端子Ｖｏのオープン時、デューティ比を小さくしてＰＷＭ制御を行ったり、ＰＷＭ制御を停止させたりできる。したがって、スイッチング電源５Ａは、フィードバック端子Ｖｏのオープンが検出された場合、ヒカップ制御を行ったり、過電圧及び過電流を防止するためにＰＷＭ制御を完全停止させたりする等、様々な制御が可能である。
【００６９】
ヒカップ制御では、ＰＷＭ回路１５は、オープン検出信号によりカレントミラー回路１０５に出力電流が流れたことを検出すると、ＰＷＭ制御を停止し、一定時間後にＰＷＭ制御を再開して電圧供給を再開する。ＰＷＭ回路１５は、このＰＷＭ制御の停止と再開、並びにカレントミラー回路１０５の出力電流の有無の判別（過電圧の解消の確認）を反復して実施してよい。
【００７０】
以上述べたように、本実施形態のスイッチング電源５Ａは、負荷４０に接続される。スイッチング電源５Ａは、出力端子ＯＵＴと負荷端子Ｒｏとの間に接続された抵抗ＲＳＥＮＳＥを備えてよい。スイッチング電源５Ａは、抵抗ＲＳＥＮＳＥの出力端子ＯＵＴ側に接続される検出端子ＳＮＳ−と、負荷端子Ｒｏに接続されるフィードバック端子Ｖｏと、の間に接続されるカレントミラー回路１０５を備えてよい。スイッチング電源５Ａは、カレントミラー回路１０５の出力電流（例えば電流Ｉ２）を検出するオープン検出回路１０６（検出回路の一例）を備えてよい。スイッチング電源５Ａは、オープン検出回路１０６により検出された出力電流を基に、負荷端子Ｒｏに供給される出力電圧ＶＯＵＴを制御するＰＷＭ回路１５を備えてよい。
【００７１】
スイッチング電源５Ａでは、フィードバック端子Ｖｏの非オープン時には、カレントミラー回路１０５を構成するＰチャネルＭＯＳＦＥＴ１１１，１１２がオフである。フィードバック端子Ｖｏのオープン時には、カレントミラー回路１０５を構成するＰチャネルＭＯＳＦＥＴ１１１，１１２がオンとなり、電流Ｉ１，Ｉ２が流れるので、オープン検出回路１０６によりフィードバック端子Ｖｏが開放されていることを検出可能である。フィードバック端子Ｖｏの開放が検出されている場合に出力電圧を制御することで、過電圧による負荷４０の故障を抑制できる。
【００７２】
スイッチング電源５Ａは、フィードバック端子Ｖｏが開放されていない場合、ＰチャネルＭＯＳＦＥＴ１１１，１１２のゲート（つまりフィードバック端子Ｖｏ）−ソース間に閾値電圧Ｖｔｈ１（第２の閾値の一例）を超えない電圧が印加されてよい。スイッチング電源５Ａは、フィードバック端子Ｖｏが開放されている場合、ＰチャネルＭＯＳＦＥＴ１１１，１１２のゲート−ソース間に閾値電圧Ｖｔｈ１を超える電圧が印加されてよい。カレントミラー回路１０５は、フィードバック端子Ｖｏに、ゲート−ソース間が閾値電圧Ｖｔｈ１を超える電圧が印加された場合に、検出端子ＳＮＳ−から電流Ｉ１，Ｉ２がそれぞれ流れるＰチャネルＭＯＳＦＥＴ１１１，１１２（トランジスタの一例）を有する。
【００７３】
これにより、カレントミラー回路１０５では、フィードバック端子Ｖｏのオープン時、ＰチャネルＭＯＳＦＥＴ１１１，１１２のゲート−ソース間に閾値電圧Ｖｔｈ１を超える電圧が印加される。よって、ＰチャネルＭＯＳＦＥＴ１１１，１１２がオンとなって、オープン検出回路１０６に、ＰチャネルＭＯＳＦＥＴ１１１，１１２のソース（つまり検出端子ＳＮＳ−）から電流Ｉ２が流れる。したがって、オープン検出回路１０６は、電流Ｉ２を監視することで、フィードバック端子Ｖｏのオープンを検出できる。
【００７４】
一方、フィードバック端子Ｖｏの非オープン時、ＰチャネルＭＯＳＦＥＴ１１１，１１２のゲート−ソース間の電圧は、閾値電圧Ｖｔｈ１を超えない。よって、ＰチャネルＭＯＳＦＥＴ１１１，１１２がオフとなり、オープン検出回路１０６に電流Ｉ２が流れない。したがって、オープン検出回路１０６は、フィードバック端子Ｖｏの非オープンを検出できる。
【００７５】
オープン検出回路１０６は、カレントミラー回路１０５の出力電流を基に、ＰＷＭ回路１５により出力電圧ＶＯＵＴを制限するようにＰＷＭ回路１５に指示してよい。
【００７６】
オープン検出回路１０６は、カレントミラー回路１０５のゲート−ソース間電圧Ｖｇｓに応じて異なる出力電流としての電流Ｉ２の値を取得できる。よって、ＰＷＭ回路１５は、オープン検出回路１０６からの出力電流の値に応じて出力電圧ＶＯＵＴを制限することで、例えば過電圧から負荷４０を保護できる。
【００７７】
以上、図面を参照しながら各種の実施形態について説明したが、本開示はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。また、本発明の趣旨を逸脱しない範囲において、上記実施形態における各構成要素を任意に組み合わせてもよい。
【００７８】
上記実施形態では、スイッチング電源が降圧型のスイッチング電源であることを例示したが、昇圧型のスイッチング電源であってもよい。
【００７９】
上記実施形態では、トランジスタの一例としてＰチャネルＭＯＳＦＥＴを示したが、他のトランジスタが用いられてもよい。例えば、Ｎチャネル型のトランジスタが用いられてもよいし、ＭＯＳＦＥＴ以外のトランジスタが用いられてもよい。
【産業上の利用可能性】
【００８０】
本開示は、出力電圧からのフィードバック線がオープンになった場合、出力電圧が過電圧になることを抑制でき、負荷を保護できるスイッチング電源等に有用である。
【符号の説明】
【００８１】
５，５Ａ  スイッチング電源
１０  電源ＩＣ
１１，１１１，１１２  ＰチャネルＭＯＳＦＥＴ
１２  ドライバ回路
１３  ロジック回路
１５  ＰＷＭ回路
１６  電圧補正回路
１７  電流検出回路
１９  監視回路
２０  エラーアンプ
３０  直流電源
３１  電力ライン
４０  負荷
１０５  カレントミラー回路
１０６  オープン検出回路
ＣＯＵＴ  コンデンサ
Ｃｐ  バイパスコンデンサ
Ｄ１  ダイオード
ＦＬ  フィードバック線
ＩＮ−  端子
Ｌ１  コイル
ＬＸ  スイッチング端子
ＯＵＴ  出力端子
ＲＢ１，ＲＢ２，Ｒｏｐｅｎ，ｒＬＩＮＥ  抵抗
Ｒｏ  負荷端子
ＳＮＳ−，ＳＮＳ＋  検出端子
ＦＢ，Ｖｏ  フィードバック端子
ＶＰ，ＶＰＷ  電源端子
【図１】
2020108288.tif 000003
【図２】
2020108288.tif 000004