(57)【要約】【課題】オンすべきタイミング以外での誤ったタイミングでオンすることなく、安定したスイッチング動作が可能にする。【解決手段】スイッチング電源装置１０は、スイッチングトランジスタＭＮのオンオフのタイミングを制御するオンオフ制御部１１を有し、オンオフ制御部１１は、スイッチングトランジスタＭＮがオフすると充電され、スイッチングトランジスタＭＮがオンすると放電される第１のキャパシタＣＴＯＦＦと、第１のキャパシタＣＴＯＦＦの充電電圧を出力する経路に挿入される抵抗Ｒ１と、この経路に抵抗Ｒ１を介して出力端が接続され、出力電圧ＶＯＵＴと基準電圧ＶＲＥＦ１との差に応じた電流を出力するエラーアンプＡＭＰと、抵抗Ｒ１とエラーアンプＡＭＰとの間に第１の入力端が接続され、第２の入力端にオンタイミングを判定するためのオンタイミング閾値電圧Ｖｏｎ１が入力されるコンパレータＣＯＭＰ１と、を備える。【選択図】図１
2020108208.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングトランジスタと、
前記スイッチングトランジスタをオンさせるドライバ回路と、
前記スイッチングトランジスタのオンオフのタイミングを制御するオンオフ制御部と、を有し、
前記オンオフ制御部は、
前記スイッチングトランジスタがオフすると充電され、前記スイッチングトランジスタがオンすると放電される第１のキャパシタと、
前記第１のキャパシタの充電電圧を出力する経路に挿入される抵抗と、
前記経路に前記抵抗を介して出力端が接続されるアンプと、
前記抵抗と前記アンプとの間に第１の入力端が接続され、第２の入力端にオンタイミングを判定するためのオンタイミング閾値電圧が入力されるコンパレータと、を備え、
前記アンプは、入力電圧の差に応じた電流を出力するアンプであり、前記スイッチングトランジスタのスイッチング動作による出力電圧と所定の設定電圧との差に応じた出力電流を出力するものであり、
前記コンパレータは、前記第１の入力端の入力電圧が前記オンタイミング閾値電圧以上となった場合に、前記スイッチングトランジスタをオンさせるオン信号を出力する、
スイッチング電源装置。
【請求項２】
請求項１に記載のスイッチング電源装置であって、
前記オンオフ制御部は、
前記スイッチングトランジスタがオンすると充電され、前記スイッチングトランジスタがオフすると放電される第２のキャパシタと、
前記第２のキャパシタの充電電圧に基づいて前記スイッチングトランジスタをオフさせるオフ信号を出力し、前記スイッチングトランジスタを一定時間オンさせるコンスタントオン回路と、を備える、
スイッチング電源装置。
【請求項３】
請求項１又は２に記載のスイッチング電源装置であって、
前記オンオフ制御部は、
前記オンタイミングとして、前記出力電圧が高くなる程、前記アンプの出力電流が大きくなって前記オン信号を出力するまでのオフ時間が長くなり、前記出力電圧が低くなる程、前記アンプの出力電流が小さくなって前記オフ時間が短くなるタイミングで、前記オン信号を出力する、
スイッチング電源装置。
【請求項４】
請求項１から３のいずれか一項に記載のスイッチング電源装置であって、
前記アンプは、トランスコンダクタンスアンプにより構成され、前記アンプの第１の入力端に前記出力電圧に比例する電圧が入力され、第２の入力端に前記設定電圧に比例する基準電圧が入力される、
スイッチング電源装置。
【請求項５】
請求項１から４のいずれか一項に記載のスイッチング電源装置であって、
前記第１のキャパシタの一端には、前記第１のキャパシタを充電する充電回路と、前記スイッチングトランジスタのオンタイミングでオンして前記第１のキャパシタに充電された電荷を放電するスイッチとが接続され、
前記第１のキャパシタの充電電圧を出力する経路において、前記第１のキャパシタの一端にバッファの入力端が接続され、前記バッファの出力端に前記抵抗の一端が接続され、前記抵抗の他端に前記アンプの出力端と前記コンパレータの第１の入力端とが接続されている、
スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置の従来例としては、例えばフリップフロップ回路の出力でスイッチング素子をオン・オフさせることにより出力電圧を調整するＰＦＭ制御を行う構成のものがある（例えば、特許文献１参照）。
【０００３】
この従来例において、一定時間オンした後、オフになったときにエラーアンプの出力電圧を時間経過とともに上昇する基準電圧と比較して、エラーアンプの出力電圧が基準電圧より低くなったときにオンする動作が示されている。この従来例では、出力電圧のリップル成分（リップル電圧）によって次のオンタイミングを決定し、スイッチング素子をオンさせるようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１７６９９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した従来例の構成では、出力コンデンサのＥＳＲ（Equivalent Series Resistance）が低く、出力電圧のリップル成分が小さい場合であっても、安定動作が可能であるとの記載がある。しかしながら、出力電圧にノイズなどによって急激な変化が発生した場合などに、エラーアンプの出力が基準電圧より低くなり、誤ったタイミングでオンしてしまう課題が生じる。
【０００６】
本発明は、オンすべきタイミング以外での誤ったタイミングでオンすることなく、安定したスイッチング動作が可能なスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、スイッチングトランジスタと、前記スイッチングトランジスタをオンさせるドライバ回路と、前記スイッチングトランジスタのオンオフのタイミングを制御するオンオフ制御部と、を有し、前記オンオフ制御部は、前記スイッチングトランジスタがオフすると充電され、前記スイッチングトランジスタがオンすると放電される第１のキャパシタと、前記第１のキャパシタの充電電圧を出力する経路に挿入される抵抗と、前記経路に前記抵抗を介して出力端が接続されるアンプと、前記抵抗と前記アンプとの間に第１の入力端が接続され、第２の入力端にオンタイミングを判定するためのオンタイミング閾値電圧が入力されるコンパレータと、を備え、前記アンプは、入力電圧の差に応じた電流を出力するアンプであり、前記スイッチングトランジスタのスイッチング動作による出力電圧と所定の設定電圧との差に応じた出力電流を出力するものであり、前記コンパレータは、前記第１の入力端の入力電圧が前記オンタイミング閾値電圧以上となった場合に、前記スイッチングトランジスタをオンさせるオン信号を出力する、スイッチング電源装置を提供する。
【０００８】
また、本発明は、上記のスイッチング電源装置であって、前記オンオフ制御部は、前記スイッチングトランジスタがオンすると充電され、前記スイッチングトランジスタがオフすると放電される第２のキャパシタと、前記第２のキャパシタの充電電圧に基づいて前記スイッチングトランジスタをオフさせるオフ信号を出力し、前記スイッチングトランジスタを一定時間オンさせるコンスタントオン回路と、を備える、スイッチング電源装置を提供する。
【０００９】
また、本発明は、上記のスイッチング電源装置であって、前記オンオフ制御部は、前記オンタイミングとして、前記出力電圧が高くなる程、前記アンプの出力電流が大きくなって前記オン信号を出力するまでのオフ時間が長くなり、前記出力電圧が低くなる程、前記アンプの出力電流が小さくなって前記オフ時間が短くなるタイミングで、前記オン信号を出力する、スイッチング電源装置を提供する。
【００１０】
また、本発明は、上記のスイッチング電源装置であって、前記アンプは、トランスコンダクタンスアンプにより構成され、前記アンプの第１の入力端に前記出力電圧に比例する電圧が入力され、第２の入力端に前記設定電圧に比例する基準電圧が入力される、スイッチング電源装置を提供する。
【００１１】
また、本発明は、上記のスイッチング電源装置であって、前記第１のキャパシタの一端には、前記第１のキャパシタを充電する充電回路と、前記スイッチングトランジスタのオンタイミングでオンして前記第１のキャパシタに充電された電荷を放電するスイッチとが接続され、前記第１のキャパシタの充電電圧を出力する経路において、前記第１のキャパシタの一端にバッファの入力端が接続され、前記バッファの出力端に前記抵抗の一端が接続され、前記抵抗の他端に前記アンプの出力端と前記コンパレータの第１の入力端とが接続されている、スイッチング電源装置を提供する。
【発明の効果】
【００１２】
本発明によれば、オンすべきタイミング以外での誤ったタイミングでオンすることなく、安定したスイッチング動作が可能なスイッチング電源装置を提供できる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態のスイッチング電源装置の構成を示すブロック図である。
【図２】第２の実施形態のスイッチング電源装置の構成を示すブロック図である。
【図３】第３の実施形態のスイッチング電源装置の構成を示すブロック図である。
【図４】本実施形態のスイッチング電源装置におけるオンオフ動作の一例を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明に係るスイッチング電源装置を具体的に開示した実施形態（以下、「本実施形態」という）について、図面を参照して詳細に説明する。
【００１５】
本実施形態では、スイッチング電源装置の構成例として、コンスタントオン方式のスイッチング電源回路を用いた構成例を例示する。
【００１６】
（第１の実施形態）
図１は、第１の実施形態のスイッチング電源装置の構成を示すブロック図である。第１の実施形態のスイッチング電源装置は、昇圧型のスイッチング電源回路に適用した構成例である。
【００１７】
スイッチング電源装置１０は、電源入力端子ＶＰ、出力端子ＬＸ、グランド端子ＧＮＤ、出力電圧検知入力端子ＦＢを有し、電源入力端子ＶＰには電源５１から供給される直流電源電圧ＶＩＮがキャパシタＣＩＮにて安定化されて入力される。電源入力端子ＶＰと出力端子ＬＸとの間にはインダクタＬ１が接続され、出力端子ＬＸにはダイオードＤ１を介して負荷５２が接続され、負荷５２に出力電圧ＶＯＵＴが供給される。ダイオードＤ１のカソード側の電源出力ラインには、等価直列抵抗（ＥＳＲ）ＲＥＳＲを含むキャパシタＣＯＵＴが接続され、キャパシタＣＯＵＴの他端がグランドに接地される。グランド端子ＧＮＤはグランドに接続される。また、電源出力ラインにはキャパシタＣＯＵＴと並列に、分圧回路である抵抗ＲＢ１、ＲＢ２が直列接続され、抵抗ＲＢ２の他端がグランドに接地される。抵抗ＲＢ１と抵抗ＲＢ２の接続ノードが出力電圧検知入力端子ＦＢに接続され、出力電圧ＶＯＵＴに比例する電圧が出力電圧検知入力端子ＦＢにフィードバックされる。
【００１８】
スイッチング電源装置１０は、オンオフ制御部１１、内部レギュレータ１２、電流発生回路１３を備える。オンオフ制御部１１は、スイッチング電源装置１０の出力部のスイッチング素子であるスイッチングトランジスタＭＮのオンオフ制御を行う回路である。オンオフ制御部１１の構成及び動作については後述する。内部レギュレータ１２は、安定化電源回路により構成され、電源入力端子ＶＰからの電源供給を受けて所定の電圧を生成し、スイッチング電源装置１０の各部の内部回路に対して電圧を供給する。電流発生回路１３は、電源入力端子ＶＰからの電源供給を受けて所定の電流を発生し、オンオフ制御部１１のコンスタントオン回路２１に充電電流を供給する回路である。
【００１９】
また、スイッチング電源装置１０は、ＲＳフリップフロップ１４、ロジック回路１５、ドライバ回路（Ｎｃｈドライバ）１６、過電流検出回路１７、スイッチングトランジスタＭＮ、抵抗Ｒｓを有する。オンオフ制御部１１の出力端にはＲＳフリップフロップ１４が接続され、Ｒ入力端子にオフ信号（ｏｆｆ）が、Ｓ入力端子にオン信号（ｏｎ）がそれぞれ入力される。ＲＳフリップフロップ１４のＱ出力端子にはロジック回路１５、ドライバ回路１６が順に接続され、ドライバ回路１６の出力端にスイッチングトランジスタＭＮのゲートが接続される。スイッチングトランジスタＭＮのドレインは出力端子ＬＸに接続され、ソースは抵抗Ｒｓを介してグランド端子ＧＮＤに接続されて接地される。
【００２０】
スイッチングトランジスタＭＮは、例えばＮチャンネル型のＭＯＳＦＥＴにより構成され、ゲートに入力されるゲートドライブ信号に従ってオンオフするいわゆるスイッチング動作を行う。スイッチングトランジスタＭＮのスイッチング動作に伴うドレイン電流が出力端子ＬＸから出力され、スイッチングトランジスタＭＮのオン、オフの割合によって出力電圧ＶＯＵＴが調整され、負荷５２に供給される。また、スイッチングトランジスタＭＮのソースには過電流検出回路１７が接続され、過電流検出回路１７の出力端がロジック回路１５に接続される。ロジック回路１５は、レベルシフタ、保護回路等を有し、過電流検出回路１７の出力に基づき、例えば所定値以上の過電流が検出された場合に、電源出力に至る回路を遮断し、スイッチングトランジスタＭＮへのゲートドライブ信号の供給を停止して回路を保護する。
【００２１】
次に、オンオフ制御部１１の構成及び動作の一例について説明する。オンオフ制御部１１は、コンスタントオン回路（Ｔｏｎ）２１、充電回路２２、スイッチＳＷ１、第１のキャパシタＣＴＯＦＦ、第２のキャパシタＣＴＯＮ、バッファＢＵＦ１、抵抗Ｒ１、エラーアンプＡＭＰ、第１の電圧源ＶＲＥＦ１、コンパレータＣＯＭＰ１、第２の電圧源Ｖｏｎ１を有する。
【００２２】
コンスタントオン回路２１は、一定のオン時間（コンスタントオンタイム）を設定する回路である。コンスタントオン回路２１は、電流発生回路１３、第２のキャパシタＣＴＯＮ、ＲＳフリップフロップ１４のＲ入力端子及びＱ出力端子と接続される。コンスタントオン回路２１は、電流発生回路１３から充電電流を受け、ＲＳフリップフロップ１４のＱ出力端子の出力によるオンタイミングで第２のキャパシタＣＴＯＮの充電を開始する。コンスタントオン回路２１は、第２のキャパシタＣＴＯＮの充電電圧ＶＣ１を所定のコンスタントオン閾値電圧ＶＴＯＮと比較し、充電電圧ＶＣ１がコンスタントオン閾値電圧ＶＴＯＮに達した場合にオフ信号をＲＳフリップフロップ１４のＲ入力端子に出力する。Ｑ出力端子の出力によるオフタイミングで第２のキャパシタＣＴＯＮを放電させる。
【００２３】
充電回路２２は、第１のキャパシタＣＴＯＦＦ、スイッチＳＷ１、バッファＢＵＦ１と接続される。充電回路２２は、充電電流を出力し、第１のキャパシタＣＴＯＦＦを充電する。スイッチＳＷ１は、ＲＳフリップフロップ１４のＱ出力端子の出力によるオンタイミングでオンし、第１のキャパシタＣＴＯＦＦに充電された電荷をグランドに放電する。また、スイッチＳＷ１は、ＲＳフリップフロップ１４のＱ出力端子の出力によるオフタイミングでオフし、充電回路２２により第１のキャパシタＣＴＯＦＦを充電させる。
【００２４】
第１のキャパシタＣＴＯＦＦは、バッファＢＵＦ１、抵抗Ｒ１を介してエラーアンプＡＭＰの出力端に接続されるとともに、コンパレータＣＯＭＰ１の非反転入力端に接続される。
【００２５】
エラーアンプＡＭＰは、２つの入力電圧の差分を電流に変換し、入力電圧の差に応じた電流を出力するアンプである。エラーアンプＡＭＰは、例えばトランスコンダクタンスアンプ（ｇｍアンプ）を用いて構成される。エラーアンプＡＭＰは、出力端に接続される経路から出力電流を吸い込む形の構成を採用すればよい。エラーアンプＡＭＰは、非反転入力端に基準電圧ＶＲＥＦ１を発生する第１の電圧源ＶＲＥＦ１が接続され、反転入力端に出力電圧検知入力端子ＦＢが接続される。エラーアンプＡＭＰは、スイッチング電源装置１０の出力電圧ＶＯＵＴに比例する電圧と基準電圧ＶＲＥＦ１との差分に対応する電流、すなわち出力電圧ＶＯＵＴの設定値（制御目標値）に対する差に相当する電流を出力電流として吸い込む。
【００２６】
このとき、第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２を出力するバッファＢＵＦ１及び抵抗Ｒ１の経路に、図中矢印の方向に吸い込む形でエラーアンプＡＭＰの出力電流Ｉｆｂが流れ込み、抵抗Ｒ１において出力電流Ｉｆｂによる電圧降下が生じる。したがって、コンパレータＣＯＭＰ１の非反転入力端には、第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２から、エラーアンプＡＭＰの出力電流Ｉｆｂにより抵抗Ｒ１において降下した降下電圧ＶＲ１だけ下がった電圧（ＶＣ２−ＶＲ１）が入力される。なお、エラーアンプＡＭＰの出力部に電流増幅回路を設け、エラーアンプＡＭＰの出力電流Ｉｆｂに比例する電流が流れるようにしてもよい。
【００２７】
コンパレータＣＯＭＰ１の反転入力端には、オンタイミング閾値電圧Ｖｏｎ１を発生する第２の電圧源Ｖｏｎ１が接続され、オンタイミングを判定するためのオンタイミング閾値電圧Ｖｏｎ１が入力される。コンパレータＣＯＭＰ１は、第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２から抵抗Ｒ１における降下電圧ＶＲ１を差し引いた電圧を、オンタイミング閾値電圧Ｖｏｎ１と比較し、オンタイミング閾値電圧Ｖｏｎ１以上となった場合にオン信号をＲＳフリップフロップ１４のＳ入力端子に出力する。
【００２８】
ＲＳフリップフロップ１４は、Ｓ入力端子にオン信号が入力されてからＲ入力端子にオフ信号が入力されるまでの期間、Ｑ出力端子の出力がハイレベルとなり、ハイレベルの出力信号がロジック回路１５を介してドライバ回路１６に入力される。これにより、上記期間にドライバ回路１６からスイッチングトランジスタＭＮのゲートにゲートドライブ信号が供給され、スイッチング動作のオンオフタイミングが制御される。このとき、オンオフ制御部１１によってオン信号の出力タイミングが出力電圧ＶＯＵＴの増減に応じて制御され、スイッチングトランジスタＭＮのオフ時間が制御される。
【００２９】
（第２の実施形態）
図２は、第２の実施形態のスイッチング電源装置の構成を示すブロック図である。第２の実施形態のスイッチング電源装置は、降圧型のスイッチング電源回路に適用した構成例である。なお、図１に示した第１の実施形態と同様の構成要素については説明を省略し、第１の実施形態の構成と異なる部分を中心に説明する。
【００３０】
スイッチング電源装置１０Ａは、電源入力端子ＶＰ，ＶＰＷ、出力端子ＬＸ、グランド端子ＧＮＤ、出力電圧検知入力端子ＦＢを有し、電源入力端子ＶＰ，ＶＰＷには電源５１から供給される直流電源電圧ＶＩＮがキャパシタＣＩＮにて安定化されて入力される。出力端子ＬＸにはインダクタＬ１を介して負荷５２が接続され、負荷５２に出力電圧ＶＯＵＴが供給される。インダクタＬ１が接続される電源出力ラインには、インダクタＬ１の出力端子ＬＸ側の一端にダイオードＤ１のカソードが接続され、負荷５２側の他端に等価直列抵抗（ＥＳＲ）ＲＥＳＲを含むキャパシタＣＯＵＴが接続され、ダイオードＤ１のアノード及びキャパシタＣＯＵＴの他端がグランドに接地される。また、電源出力ラインには分圧回路である抵抗ＲＢ１、ＲＢ２が直列接続され、抵抗ＲＢ１と抵抗ＲＢ２の接続ノードが出力電圧検知入力端子ＦＢに接続され、出力電圧ＶＯＵＴに比例する電圧が出力電圧検知入力端子ＦＢにフィードバックされる。
【００３１】
スイッチング電源装置１０Ａは、オンオフ制御部１１、内部レギュレータ１２、電流発生回路１３を備える。オンオフ制御部１１は、スイッチング電源装置１０Ａの出力部のスイッチング素子であるスイッチングトランジスタＭＰのオンオフ制御を行う回路である。また、スイッチング電源装置１０Ａは、ＲＳフリップフロップ１４、ロジック回路１５、ドライバ回路（Ｐｃｈドライバ）１８、スイッチングトランジスタＭＰを有する。ＲＳフリップフロップ１４のＱ出力端子にはロジック回路１５、ドライバ回路１８が順に接続され、ドライバ回路１８の出力端にスイッチングトランジスタＭＰのゲートが接続される。スイッチングトランジスタＭＰのドレインは出力端子ＬＸに接続され、ソースは電源入力端子ＶＰＷに接続されて直流電源電圧ＶＩＮが供給される。スイッチングトランジスタＭＰは、例えばＰチャンネル型のＭＯＳＦＥＴにより構成され、ゲートに入力されるゲートドライブ信号に従ってオンオフするいわゆるスイッチング動作を行う。スイッチングトランジスタＭＰのスイッチング動作に伴うドレイン電流が出力端子ＬＸから出力され、スイッチングトランジスタＭＰのオン、オフの割合によって出力電圧ＶＯＵＴが調整され、負荷５２に供給される。
【００３２】
図２に示した降圧型のスイッチング電源装置１０Ａにおいても、図１に示した昇圧型のスイッチング電源装置１０と同様に、オンオフ制御部１１によってスイッチングトランジスタＭＰのスイッチング動作のオンオフタイミングが制御される。具体的には、オンオフ制御部１１においてＲＳフリップフロップ１４のＳ入力端子にオン信号が入力されてからＲ入力端子にオフ信号が入力されるまでの期間、Ｑ出力端子の出力がハイレベルとなり、ドライバ回路１８からスイッチングトランジスタＭＰのゲートにゲートドライブ信号が供給される。このとき、オンオフ制御部１１によってオン信号の出力タイミングが出力電圧ＶＯＵＴの増減に応じて制御され、スイッチングトランジスタＭＰのオフ時間が制御される。
【００３３】
（第３の実施形態）
図３は、第３の実施形態のスイッチング電源装置の構成を示すブロック図である。第３の実施形態のスイッチング電源装置は、降圧型の同期整流方式のスイッチング電源回路に適用した構成例である。なお、図１に示した第１の実施形態と同様の構成要素については説明を省略し、第１の実施形態の構成と異なる部分を中心に説明する。
【００３４】
スイッチング電源装置１０Ｂは、電源入力端子ＶＰ，ＶＰＷ、出力端子ＬＸ、グランド端子ＧＮＤ、出力電圧検知入力端子ＦＢを有し、電源入力端子ＶＰ，ＶＰＷには電源５１から供給される直流電源電圧ＶＩＮがキャパシタＣＩＮにて安定化されて入力される。出力端子ＬＸにはインダクタＬ１を介して負荷５２が接続され、負荷５２に出力電圧ＶＯＵＴが供給される。インダクタＬ１が接続される電源出力ラインには、負荷５２側の他端に等価直列抵抗（ＥＳＲ）ＲＥＳＲを含むキャパシタＣＯＵＴが接続され、キャパシタＣＯＵＴの他端がグランドに接地される。また、電源出力ラインには分圧回路である抵抗ＲＢ１、ＲＢ２が直列接続され、抵抗ＲＢ１と抵抗ＲＢ２の接続ノードが出力電圧検知入力端子ＦＢに接続され、出力電圧ＶＯＵＴに比例する電圧が出力電圧検知入力端子ＦＢにフィードバックされる。
【００３５】
スイッチング電源装置１０Ｂは、オンオフ制御部１１、内部レギュレータ１２、電流発生回路１３を備える。オンオフ制御部１１は、スイッチング電源装置１０Ｂの出力部のスイッチング素子であるスイッチングトランジスタＭＰ及びスイッチングトランジスタＭＮのオンオフ制御を行う回路である。また、スイッチング電源装置１０Ｂは、ＲＳフリップフロップ１４、ロジック回路１５、ドライバ回路（Ｎｃｈドライバ）１６、ドライバ回路（Ｐｃｈドライバ）１８、スイッチングトランジスタＭＰ及びスイッチングトランジスタＭＮ、逆流検出回路１９を有する。ＲＳフリップフロップ１４のＱ出力端子にはロジック回路１５を介してドライバ回路１６及びドライバ回路１８が接続され、ドライバ回路１６の出力端にスイッチングトランジスタＭＮのゲートが接続され、ドライバ回路１８の出力端にスイッチングトランジスタＭＰのゲートが接続される。スイッチングトランジスタＭＰのドレインとスイッチングトランジスタＭＮのドレインは出力端子ＬＸに接続され、スイッチングトランジスタＭＰのソースは電源入力端子ＶＰＷに接続されて直流電源電圧ＶＩＮが供給される。スイッチングトランジスタＭＮのソースは抵抗Ｒｓを介してグランド端子ＧＮＤに接続されて接地される。
【００３６】
スイッチングトランジスタＭＰ及びスイッチングトランジスタＭＮは、ゲートに入力されるゲートドライブ信号に従ってオンオフするいわゆるスイッチング動作を行う。スイッチングトランジスタＭＰ及びスイッチングトランジスタＭＮのスイッチング動作に伴うドレイン電流が出力端子ＬＸから出力され、スイッチングトランジスタＭＰ及びスイッチングトランジスタＭＮのオン、オフの割合によって出力電圧ＶＯＵＴが調整され、負荷５２に供給される。また、スイッチングトランジスタＭＮのソースには逆流検出回路１９が接続され、逆流検出回路１９の出力端がロジック回路１５に接続される。ロジック回路１５は、レベルシフタ、スイッチング停止機能等を有し、逆流検出回路１９の出力に基づき、例えばスイッチングトランジスタＭＮのドレイン電流がドレインから出力端子ＬＸへ流れる状態から、出力端子ＬＸからドレインへの流れの逆流電流が検出された場合に、スイッチングトランジスタＭＮへのゲートドライブ信号の供給を停止し、スイッチングトランジスタＭＮをオフして、負荷５２が軽負荷の場合における入出力電力の変換効率を上げる。
【００３７】
図３に示した降圧型の同期整流方式のスイッチング電源装置１０Ｂにおいても、図１に示した昇圧型のスイッチング電源装置１０と同様に、オンオフ制御部１１によってスイッチングトランジスタＭＰ及びスイッチングトランジスタＭＮのスイッチング動作のオンオフタイミングが制御される。具体的には、オンオフ制御部１１においてＲＳフリップフロップ１４のＳ入力端子にオン信号が入力されてからＲ入力端子にオフ信号が入力されるまでの期間、Ｑ出力端子の出力がハイレベルとなり、ドライバ回路１８からスイッチングトランジスタＭＰのゲート、及びドライバ回路１６からスイッチングトランジスタＭＮのゲートにそれぞれゲートドライブ信号が供給される。このとき、オンオフ制御部１１によってオン信号の出力タイミングが出力電圧ＶＯＵＴの増減に応じて制御され、スイッチングトランジスタＭＰ、ＭＮのオフ時間が制御される。
【００３８】
（実施形態の動作）
次に、本実施形態のスイッチング電源装置の動作を説明する。ここでは第１〜第３の実施形態に共通のオンオフ制御部１１の動作を中心に説明する。なお、以下の説明では第１の実施形態の構成における動作を例示する。
【００３９】
図４は、本実施形態のスイッチング電源装置におけるオンオフ動作の一例を示すタイミングチャートである。
【００４０】
まず、スイッチングトランジスタのオン時間制御について説明する。
オンオフ制御部１１は、コンスタントオン回路２１におけるコンスタントオン閾値電圧ＶＴＯＮと第２のキャパシタＣＴＯＮの充電特性によって、第２のキャパシタＣＴＯＮの充電時間を一定時間に規定する。これにより、オンオフ制御部１１は、スイッチングトランジスタＭＮがオンするオン時間を一定時間に設定する。
【００４１】
ＲＳフリップフロップ１４のＳ入力端子にオン信号が入力されると、ＲＳフリップフロップ１４のＱ出力がハイレベルとなり、スイッチングトランジスタＭＮにゲートドライブ信号が供給されてオンする。スイッチングトランジスタＭＮがオンすると、第２のキャパシタＣＴＯＮの充電が開始され、第２のキャパシタＣＴＯＮの充電電圧ＶＣ１が上昇していく。このとき、オンオフ制御部１１は、スイッチングトランジスタＭＮがオンしたタイミングで、コンスタントオン回路２１により第２のキャパシタＣＴＯＮを一定電流で充電する。なお、第２のキャパシタＣＴＯＮを充電する充電電流は、スイッチング電源装置に入力される直流電源電圧ＶＩＮに比例するような値に設定しておく。
【００４２】
そして、スイッチングトランジスタＭＮがオンしてから所定のオン時間が経過し、第２のキャパシタＣＴＯＮの充電電圧ＶＣ１がコンスタントオン閾値電圧ＶＴＯＮに達したタイミングで、コンスタントオン回路２１からオフ信号が出力される。このとき、オンオフ制御部１１は、コンスタントオン回路２１において第２のキャパシタＣＴＯＮの充電電圧ＶＣ１がコンスタントオン閾値電圧ＶＴＯＮになるのを検出し、オフ信号を出力する。ＲＳフリップフロップ１４のＲ入力端子にオフ信号が入力されると、ＲＳフリップフロップ１４のＱ出力がローレベルとなり、スイッチングトランジスタＭＮへのゲートドライブ信号が停止されてオフする。このとき、オンオフ制御部１１は、オフ信号をＲＳフリップフロップ１４に入力してスイッチングトランジスタＭＮに出力するゲートドライブ信号をオフし、スイッチングトランジスタＭＮをオフさせる。また、スイッチングトランジスタＭＮがオフしている期間は、第２のキャパシタＣＴＯＮは放電状態となる。
【００４３】
次に、スイッチングトランジスタのオフ時間制御について説明する。
スイッチングトランジスタＭＮがオフすると、スイッチＳＷ１がオフして充電回路２２による第１のキャパシタＣＴＯＦＦの充電が開始され、第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２が上昇していく。このとき、オンオフ制御部１１は、スイッチングトランジスタＭＮがオフしている期間、充電回路２２の出力により第１のキャパシタＣＴＯＦＦを充電する。そして、オンオフ制御部１１は、この充電電圧ＶＣ２をバッファＢＵＦ１を介して出力し、充電電圧ＶＣ２から抵抗Ｒ１で生じる降下電圧ＶＲ１により低下した電圧ＶＣ２−ＶＲ１をコンパレータＣＯＭＰ１の非反転入力端に入力する。このとき、バッファＢＵＦ１の出力経路には、エラーアンプＡＭＰの出力としてエラーアンプＡＭＰ側に出力電流Ｉｆｂ又は出力電流Ｉｆｂに比例した電流ｍ・Ｉｆｂが流れ込み、抵抗Ｒ１において出力電流Ｉｆｂの大きさに応じた電圧降下が生じる。抵抗Ｒ１における降下電圧ＶＲ１は、ＶＲ１＝ｒ１×ｋ×ｉｆｂで表される（ｒ１は抵抗Ｒ１の抵抗値、ｋは所定の定数、ｉｆｂは出力電流Ｉｆｂの電流値）。
【００４４】
ここで、オンオフ制御部１１は、コンパレータＣＯＭＰ１によって所定のオンタイミング閾値電圧Ｖｏｎ１と比較し、オンタイミングを検出する。コンパレータＣＯＭＰ１の非反転入力端の電圧がオンタイミング閾値電圧Ｖｏｎ１以上になったタイミングで、コンパレータＣＯＭＰ１からオン信号が出力される。このとき、オンオフ制御部１１は、コンパレータＣＯＭＰ１において、第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２に対してエラーアンプＡＭＰの出力電流Ｉｆｂに比例した降下電圧ＶＲ１を差し引いた電圧ＶＣ２−ＶＲ１が、オンタイミング閾値電圧Ｖｏｎ１以上になるのを検出し、オン信号を出力する。
【００４５】
ＲＳフリップフロップ１４のＳ入力端子にオン信号が入力されると、ＲＳフリップフロップ１４のＱ出力がハイレベルとなり、ゲートドライブ信号がスイッチングトランジスタＭＮへ出力されてオンする。このとき、オンオフ制御部１１は、オン信号をＲＳフリップフロップ１４に入力してスイッチングトランジスタＭＮに出力するゲートドライブ信号をオンし、スイッチングトランジスタＭＮをオンさせる。スイッチングトランジスタＭＮがオンになると、スイッチＳＷ１がオンになって第１のキャパシタＣＴＯＦＦに充電された電荷を放電する。
【００４６】
ここで、出力電圧ＶＯＵＴとオフ時間との関係を図４の動作例を用いて説明する。図４では、図中左側が負荷が軽くて出力電圧が高い状態、右側が負荷が重くて出力電圧が低い状態の例を示している。
【００４７】
出力電圧ＶＯＵＴが高い場合、すなわちリップル成分が大きく、出力電圧ＶＯＵＴが高くなる程、エラーアンプＡＭＰの出力電流Ｉｆｂは多くなり、この出力電流Ｉｆｂに比例する電流が抵抗Ｒ１に流れて抵抗Ｒ１における電圧降下は大きくなる。この場合、第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２が大きくならないとオンタイミング閾値電圧Ｖｏｎ１に達しないので、充電時間が長くなる。したがって、スイッチングトランジスタがオフしてからオン信号が出力されるまでの時間が長くなり、オフ時間が長くなって、スイッチング動作のデューティは小さくなる。
【００４８】
一方、出力電圧ＶＯＵＴが低くなった場合、すなわちリップル成分が小さく、出力電圧ＶＯＵＴが低くなる程、エラーアンプＡＭＰの出力電流Ｉｆｂは小さくなり、抵抗Ｒ１における電圧降下も小さくなる。この場合、第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２があまり高くないときに（充電電圧が低い状態でも）オンタイミング閾値電圧Ｖｏｎ１に達するので、充電時間は短くなる。したがって、スイッチングトランジスタがオフしてからオン信号が出力されるまでの時間が短くなり、オフ時間が短くなって、スイッチング動作のデューティは大きくなる。
【００４９】
上記のようなオンオフ時間の制御により、オン時間は一定にしているため、負荷が軽い場合（出力電圧が高い場合）にスイッチング周波数は低くなり、負荷が重い場合（出力電圧が低い場合）はスイッチング周波数が高くなるスイッチング動作を行うことになる。
【００５０】
また、本実施形態の構成では、スイッチングトランジスタがオフした直後は第１のキャパシタＣＴＯＦＦはまだ十分に充電されず、充電電圧ＶＣ２が低い状態であるため、すぐにオン信号が出力されることがない。すなわち、第１のキャパシタＣＴＯＦＦの充電時間がブランキングタイムを兼ねている。このため、スイッチング動作のオフ時に発生するノイズの影響を受けることなく、ノイズによる誤動作を抑制できる。
【００５１】
本実施形態によれば、スイッチングトランジスタがオフした一定期間は第１のキャパシタＣＴＯＦＦの充電電圧ＶＣ２が上昇していないので、スイッチング電源装置の出力に生じるノイズなどの急激な変動を感知せず、安定したスイッチング動作ができる。また、１周期の期間で出力電圧ＶＯＵＴが低下するときのみオンするように、オンオフ制御部１１によりオンタイミングを検出するので、出力電圧のリップル成分が小さくても安定したスイッチング動作ができる。したがって、オンすべきタイミング以外での誤ったタイミングでオンすることを防止して誤動作を抑制でき、リップル電圧が小さい場合であってもオンすべき正しいタイミングでオンさせることができ、安定したスイッチング動作を行うことが可能になる。
【００５２】
以上説明したように、本実施形態では、スイッチングトランジスタＭＮと、スイッチングトランジスタをオンさせるドライバ回路１６と、スイッチングトランジスタＭＮのオンオフのタイミングを制御するオンオフ制御部１１と、を有する。オンオフ制御部１１は、スイッチングトランジスタＭＮがオフすると充電され、スイッチングトランジスタＭＮがオンすると放電される第１のキャパシタＣＴＯＦＦと、第１のキャパシタＣＴＯＦＦの充電電圧を出力する経路に挿入される抵抗Ｒ１と、この経路に抵抗Ｒ１を介して出力端が接続されるエラーアンプＡＭＰと、抵抗Ｒ１とエラーアンプＡＭＰとの間に第１の入力端が接続され、第２の入力端にオンタイミングを判定するためのオンタイミング閾値電圧Ｖｏｎ１が入力されるコンパレータＣＯＭＰ１と、を備える。エラーアンプＡＭＰは、例えばトランスコンダクタンスアンプ等の入力電圧の差に応じた電流を出力するアンプであり、スイッチングトランジスタＭＮのスイッチング動作による出力電圧ＶＯＵＴに比例する電圧と所定の設定電圧に対応する基準電圧ＶＲＥＦ１との差に応じた出力電流を出力する。コンパレータＣＯＭＰ１は、第１の入力端の入力電圧がオンタイミング閾値電圧Ｖｏｎ１以上となった場合に、スイッチングトランジスタＭＮをオンさせるオン信号を出力する。
【００５３】
また、オンオフ制御部１１は、スイッチングトランジスタＭＮがオンすると充電され、スイッチングトランジスタＭＮがオフすると放電される第２のキャパシタＣＴＯＮと、第２のキャパシタＣＴＯＮの充電電圧に基づいてスイッチングトランジスタＭＮをオフさせるオフ信号を出力し、スイッチングトランジスタＭＮを一定時間オンさせるコンスタントオン回路２１と、を備える。
【００５４】
また、オンオフ制御部１１は、出力電圧ＶＯＵＴが高くなる程、エラーアンプＡＭＰの出力電流が大きくなってオン信号を出力するまでのオフ時間が長くなり、出力電圧ＶＯＵＴが低くなる程、エラーアンプＡＭＰの出力電流が小さくなってオフ時間が短くなるように、オン信号を出力する。
【００５５】
これにより、出力電圧の高低に応じて、すなわち出力電圧のリップル成分の大小に応じて、スイッチングトランジスタのオフ時間を調整できる。また、上記構成では、キャパシタの充電電圧とエラーアンプの出力電流による抵抗の電圧降下とを用いてオフタイミングを制御するため、ノイズへの耐性も高く、リップル電圧が小さい場合であっても誤動作を抑制できる。このため、オンすべきタイミング以外での誤ったタイミングでオンすることなく、安定したスイッチング動作を実現できる。
【００５６】
以上、図面を参照しながら各種の実施形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。また、本発明の趣旨を逸脱しない範囲において、上記実施形態における各構成要素を任意に組み合わせてもよい。
【産業上の利用可能性】
【００５７】
本発明は、オンすべきタイミング以外での誤ったタイミングでオンすることなく、安定したスイッチング動作が可能となる効果を有し、例えばコンスタントオン方式スイッチング電源等のスイッチング電源装置に有用である。
【符号の説明】
【００５８】
１０、１０Ａ、１０Ｂ：スイッチング電源装置
１１：オンオフ制御部
１２：内部レギュレータ
１３：電流発生回路
１４：ＲＳフリップフロップ
１５：ロジック回路
１６：ドライバ回路（Ｎｃｈドライバ）
１７：過電流検出回路
１８：ドライバ回路（Ｐｃｈドライバ）
１９：逆流検出回路
ＭＮ、ＭＰ：スイッチングトランジスタ
２１：コンスタントオン回路
２２：充電回路
ＡＭＰ：エラーアンプ
ＢＵＦ１：バッファ
ＣＯＭＰ１：コンパレータ
ＣＴＯＦＦ：第１のキャパシタ
ＣＴＯＮ：第２のキャパシタ
ＳＷ１：スイッチ
ＶＲＥＦ１：第１の電圧源
Ｖｏｎ１：第２の電圧源
Ｒ１，Ｒｓ：抵抗
【図１】
2020108208.tif 000003
【図２】
2020108208.tif 000004
【図３】
2020108208.tif 000005
【図４】
2020108208.tif 000006