(57)【要約】      （修正有）【課題】出力端子間の抵抗値を、電圧変換装置の出力電圧値に応じて調整できる電圧変換装置を提供する。【解決手段】電圧変換装置１は、入力電圧を所定の出力電圧に変換する。電圧変換装置１は、出力端子間に接続される第１半導体スイッチ１６と、出力端子間の出力電圧値を検出する電圧検出部１７と、半導体スイッチに流れる電流値を検出する電流検出部１８と、第１半導体スイッチ１６の制御を行う電流制御部３０と、を備える。電流制御部３０は、記憶部３２と、記憶部３２を参照して出力電圧値に対応する目標電流値を導出する目標電流値設定部３１と、検出した電流値が目標電流値に近づくように半導体スイッチのオン抵抗を制御する半導体スイッチ制御部３３と、を備える。【選択図】図２
2020108227.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を所定の出力電圧に変換する電圧変換装置であって、
前記出力電圧が出力される出力端子間に接続されて前記出力電圧が印加される半導体スイッチと、
前記出力端子間の出力電圧値を検出する電圧検出部と、
前記半導体スイッチに流れる電流値を検出する電流検出部と、
前記電圧検出部で検出した出力電圧値に対応する目標電流値を導出する目標電流値設定部と、
前記電流検出部で検出した電流値が、前記目標電流値に近づくように前記半導体スイッチのオン抵抗を制御する半導体スイッチ制御部と
を備えることを特徴とする電圧変換装置。
【請求項２】
前記電圧検出部で検出した出力電圧値に対応する目標抵抗値が記憶された記憶部を更に備え、
前記目標電流値設定部は、前記記憶部を参照することによって、前記電圧検出部で検出した出力電圧値に対応する目標抵抗値を導出するとともに、前記電圧検出部で検出した出力電圧値と前記目標抵抗値とを用いて目標電流値を導出する
ことを特徴とする請求項１に記載の電圧変換装置。
【請求項３】
前記電圧検出部で検出した出力電圧値に対応する目標電流値が記憶された記憶部を更に備え、
前記目標電流値設定部は、前記記憶部を参照することによって、前記電圧検出部で検出した出力電圧値に対応する目標電流値を導出する
ことを特徴とする請求項１に記載の電圧変換装置。
【請求項４】
請求項１から請求項３のいずれか一つに記載の電圧変換装置と、
該電圧変換装置から出力された直流電圧を交流電圧に変換して出力するＲＦ出力装置と
を備えた高周波電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換装置、プラズマ発生用の高周波電源装置に関する。
【背景技術】
【０００２】
ＤＣＤＣコンバータ等の電圧変換装置は、出力電圧が低い場合に、当該スイッチング電源装置の動作を安定させるため、出力端子間に定抵抗が設けられる場合がある。
【０００３】
図５は、出力端子間に定抵抗が設けられた電圧変換装置５０の一例（従来技術）である。図５の電圧変換装置５０は、直流電源部１１、第２半導体スイッチ１２ （以下、第２ＦＥＴ１２）、ダイオード１３、インダクタ１４、平滑コンデンサ１５及び第２ＦＥＴ１２の制御を行う第２ＦＥＴ制御部２１を含み、直流電源部１１から印加された直流電圧を降圧し、降圧した直流の出力電圧を負荷Ｓ３‘に供給する非同期整流方式の降圧型ＤＣＤＣコンバータである。
【０００４】
電圧変換装置５０は、更に、第１半導体スイッチ５１（以下、第１ＦＥＴ５１）、抵抗５２、電圧変換装置５０の出力電圧の電圧値（出力電圧値）を検出する電圧検出部１７及び第１ＦＥＴ５１の制御を行う第１ＦＥＴ制御部５３を備えている。なお、図５の電圧変換装置５０のように、出力端子間に半導体スイッチ及び抵抗を備えた技術を記載した文献としては、例えば、特許文献１がある。
【０００５】
図５の電圧変換装置５０では、出力電圧が低く、負荷Ｓ３‘のインピーダンスが高いと、出力電流が小さくなって動作が安定し難くなる。そのため、出力電圧が低い場合には、第１ＦＥＴ５１をオンにして、抵抗５２にも電流が流れるようにする。これにより電圧変換装置５０の安定動作を図っている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−０５４０２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、図５の電圧変換装置５０では、抵抗５２の抵抗値は、固定値である。また、第１ＦＥＴ５１のオン抵抗値も略一定値である。そのため、第１ＦＥＴ５１がオンとなる領域では、電圧変換装置５０の出力電圧が高くなるに従って、損失電力が大きくなる。また、第１ＦＥＴ５１をオンさせるか否かの出力電圧の闇値の前後で、急激に抵抗値が変化することになる。すなわち、電圧変換装置５０から見た負荷Ｓ３‘のインピーダンス
が急変するので、安定性の面で問題が生じる。
【０００８】
本発明は、斯かる事情に鑑みてなされるものであり、出力端子間に出力電圧に応じた抵抗値を有する可変抵抗を備えた電圧変換装置等を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本開示の一態様に係る電圧変換装置は、入力電圧を所定の出力電圧に変換する電圧変換装置であって、前記出力電圧が出力される出力端子間に接続されて前記出力電圧が印加される半導体スイッチと、前記出力端子間の出力電圧値を検出する電圧検出部と、前記半導体スイッチに流れる電流値を検出する電流検出部と、前記電圧検出部で検出した出力電圧値に対応する目標電流値を導出する目標電流値設定部と、前記電流検出部で検出した電流値が、前記目標電流値に近づくように前記半導体スイッチのオン抵抗を制御する半導体スイッチ制御部とを備えることを特徴とする。
【００１０】
本態様にあたっては、出力端子間に接続されて前記出力電圧が印加される半導体スイッチを出力電圧に応じた抵抗値を有する可変抵抗として機能させることができる。
【００１１】
本開示の一態様に係る電圧変換装置は、前記電圧検出部で検出した出力電圧値に対応する目標抵抗値が記憶された記憶部を更に備え、前記目標電流値設定部は、前記記憶部を参照することによって、前記電圧検出部で検出した出力電圧値に対応する目標抵抗値を導出するとともに、前記電圧検出部で検出した出力電圧値と前記目標抵抗値とを用いて目標電流値を導出することを特徴とする。
【００１２】
本態様にあたっては、前記電圧検出部で検出した出力電圧値に対応する目標抵抗値が記憶された記憶部を備えているので、電圧変換装置の出力端子間の抵抗値を、電圧変換装置の出力電圧値に応じて調整することができる。しかも、その抵抗値を自在に定めることができるので、電圧変換装置の出力電圧値に適した抵抗値にすることができる。
【００１３】
本開示の一態様に係る電圧変換装置は、前記電圧検出部で検出した出力電圧値に対応する目標電流値が記憶された記憶部を更に備え、前記目標電流値設定部は、前記記憶部を参照することによって、前記電圧検出部で検出した出力電圧値に対応する目標電流値を導出することを特徴とする。
【００１４】
本態様にあたっては、前記電圧検出部で検出した出力電圧値に対応する目標電流値が記憶された記憶部を備えているので、電圧変換装置の出力端子間の抵抗値を、電圧変換装置の出力電圧値に応じて調整することができる。その際、記憶部に出力電圧値に対応する目標抵抗値を記憶する場合に比べて、出力電圧値と目標抵抗値とを用いて目標電流値を導出する過程を省略することができる。
【００１５】
本開示の一態様に係るプラズマ発生用の高周波電源装置は、本開示の一態様に係る電圧変換装置と、該電圧変換装置から出力された直流電圧を交流電圧に変換して出力するＲＦ出力装置とを備える。
【００１６】
本態様にあたっては、高周波電源装置（プラズマ発生用の高周波電源装置）は、本開示の一態様に係る電圧変換装置と該電圧変換装置から出力された直流電圧を交流電圧に変換して出力するＲＦ出力装置とを備える。従って、電流制御部を出力電圧に対して適切な抵抗値を有する可変抵抗として機能させることによって、例えば、損失を低減できるプラズマ発生用の高周波電源装置を提供することができる。
【発明の効果】
【００１７】
本発明では、出力端子間に接続されて前記出力電圧が印加される半導体スイッチを出力電圧に応じた抵抗値を有する可変抵抗として機能させることができる。
【図面の簡単な説明】
【００１８】
【図１】実施形態１に係るプラズマ制御システムの一構成例を示す模式図である。
【図２】実施形態１に係る電圧変換装置の一構成例を示す模式的回路構成図である。
【図３】電流制御部による処理手順を示すフローチャートである。
【図４】記憶部に記憶されている抵抗テーブルの説明図である。
【図５】出力端子間に定抵抗が設けられた電圧変換装置の一構成例（従来技術）を示す模式的回路構成図である。
【発明を実施するための形態】
【００１９】
本発明に関する電圧変換装置１は、例えば、プラズマ制御システムＳ等の高圧電源装置の構成部位と一つして用いられるものであり、以下にその実施形態を示す図面に基づいて詳述する。なお、簡略化のため、従来技術と同一または類似の要素には、同一の符号を付している。
【００２０】
（実施形態１）
図１は、実施形態１に係るプラズマ制御システムＳの一構成例を示す模式図である。プラズマ制御システムＳは、半導体整合プロセスにおけるエッチング等のプラズマ処理を行う場合に用いられ、例えば、プラズマ負荷Ｓ３、整合器Ｓ２、及び高周波電源装置Ｓ１を含む。
【００２１】
プラズマ負荷Ｓ３は、プラズマが発生するプラズマチャンバー（図示せず）を備え、高周波電源装置Ｓ１から供給された高周波電力によって、当該プラズマチャンバー内でプラズマを発生させ、半導体整合プロセスにおけるエッチング等のプラズマ処理を行う。
【００２２】
整合器Ｓ２は、高周波電源装置Ｓ１とプラズマ負荷Ｓ３との間に介装されている。整合器Ｓ２は、例えば、高周波電源装置Ｓ１の出力インピーダンスと、高周波電源装置Ｓ１の出力端又は当該出力端と同等の箇所である整合器Ｓ２の入力端からプラズマ負荷Ｓ３側を見た負荷側インピーダンスとが整合するように、内部の可変コンデンサ（図略）の容量値を調整する装置である。この整合器Ｓ２の機能によって、プラズマ負荷Ｓ３からの反射電力の抑制を行うことができる。なお、整合器Ｓ２は必須の構成でなく、プラズマ負荷Ｓ３と高周波電源装置Ｓ１とを直結してもよい。
【００２３】
高周波電源装置Ｓ１は、例えば、２ＭＨｚ、１３．５６ＭＨｚ、２７ＭＨｚ又は６０ＭＨｚ等のＲＦ帯（Radio Frequency）の高周波電圧（高周波電力）を出力する交流電源であり、出力インピーダンスは、例えば５０Ω等の所定の値に設定されている。この高周波電源装置Ｓ１は、入力された直流電圧を所定の直流電圧に変換し出力する電圧変換装置１と、電圧変換装置１が出力した出力電圧を、例えばインバータ回路（図示せず）によって所定の高周波交流電圧（ＲＦ電圧）に変換して出力するＲＦ出力装置Ｓ１１（ＲＦ電源）とを含む。
なお、このような高周波電源装置Ｓ１では、例えば出力端における電力値が所望の電力値になるように制御されるので、以下では、電圧ではなく電力を制御量として記載している箇所がある。
【００２４】
図２は、実施形態１に係る電圧変換装置１の一構成例を示す模式的回路構成図である。電圧変換装置１は、直流電源部１１、第２半導体スイッチ１２（以下、第２ＦＥＴ１２）、ダイオード１３、インダクタ１４、平滑コンデンサ１５及び第２ＦＥＴ１２の制御を行う第２ＦＦＴ制御部２１を含み、直流電源部１１から印加された直流電圧を降圧し、降圧した直流の出力電圧を負荷Ｓ３‘に供給する非同期整流方式の降圧型ＤＣＤＣコンバータである。なお、図２では、図１に示したＲＦ出力装置Ｓ１１及び整合器Ｓ２を省略している。すなわち、図２では、電圧変換装置１よりも後段の構成を負荷Ｓ３‘としている。
【００２５】
電圧変換装置１は、更に、出力端子間（正極側出力端子１０１と負極側出力端子１０２との間）に接続された第１半導体スイッチ１６（以下、第１ＦＥＴ１６）、電圧変換装置１の出力電圧の電圧値（出力電圧値）を検出する電圧検出部１７、第１ＦＥＴ１６に流れる電流を検出する電流検出部１８及び第１ＦＥＴ１６の制御を行う電流制御部３０を備えている。
【００２６】
直流電源部１１は、例えば、商用の交流電源を変圧した後に全波整流し平滑した直流電源又は大容量蓄電池等である。
【００２７】
第２ＦＥＴ１２は、例えばｎチャネル型ＭＯＳＦＥＴであり、第２ＦＦＴ制御部２１からの制御に関する信号が、ゲート端子に入力される。第２ＦＥＴ１２は、ドレインを直流電源部１１の正極側に向けて、直流電源部１１の正極側とインダクタ１４との間に介装され、インダクタ１４と直列に接続されている。
【００２８】
ダイオード１３は、アノードを直流電源部１１の正極側に向けて、第２ＦＥＴ１２とインダクタ１４との接続接点から分岐させてインダクタ１４と並列に接続されている。
【００２９】
平滑コンデンサ１５は、インダクタ１４の負荷側端子と直流電源部１１の負極側出力端子との間に介装され、ダイオード１３とはインダクタ１４を介して並列に接続されている。平滑コンデンサ１５は、負荷Ｓ３と並列に接続してあり平滑した直流電圧を負荷Ｓ３‘に出力する。
【００３０】
第１ＦＥＴ１６は、例えばｎチャネル型ＭＯＳＦＥＴであり、電流制御部３０（第１ＦＥＴ制御部３３）からの制御に関する信号が、ゲート端子に入力される。第１ＦＥＴ１６は、ドレインを直流電源部１１の正極側に向けて、電圧変換装置の出力端子間に接続さている。また、第１ＦＥＴ１６は、ゲート端子に入力される電圧値を制御することにより、主に線形領域で使用できるため、オン抵抗値を調整できる。
【００３１】
電圧検出部１７は、例えばシャント抵抗、ホール素子等による電圧検出手段又は電圧計を含み、平滑コンデンサ１５で平滑された出力電圧の電圧値（出力電圧値）を検出し、電流制御部３０（目標電流値設定部３１）に出力する。なお、電圧検出部１７で検出した出力電圧値を第２ＦＦＴ制御部２１に出力してもよい。また、電圧検出部１７は、ローパスフィルタを含むものであってもよい。
【００３２】
電流検出部１８は、例えばシャント抵抗、オール素子等による電流検出手段又は電流計を含み、第１ＦＥＴ１６が電流制御部３０の第１ＦＥＴ制御部３３によってオンにされることによって、第１ＦＥＴ１６のドレインからソースに流れるドレイン電流の電流値を検出し、電流制御部３０に出力する。
【００３３】
また、図２では、負荷Ｓ３‘（例えばプラズマ負荷Ｓ３）に供給される電力値を電力検出部２４によって検出し、検出した電力値（検出電力値）を第２ＦＦＴ制御部２１に入力する構成を例示している。
なお、検出対象となる電力値がプラズマ負荷Ｓ３に供給される高周波電力の電力値の場合、通常は、高周波電源装置Ｓ１から出力されてプラズマ負荷Ｓ３側に向かう進行波電力が検出対象となるが、進行波電力から反射波電力を減じた負荷側電力を検出対象としてももよい。このような場合、電力検出部２４は、例えば、プラズマ負荷Ｓ３の近傍に設けられるが、これに限定されない。例えば、ＲＦ出力装置Ｓ１１の出力端、整合器Ｓ２の入力端又は整合器Ｓ２の出力端の近傍に設けることがある。
【００３４】
第２ＦＦＴ制御部２１は、例えばＰＩＤ制御等のフィードバック制御を行うことによって、電力検出部２４によって検出された電力値が、目標電力値設定部２２によって設定される目標電力値に近づくように、第２ＦＥＴ１２のオンオフ制御を行う。
具体的には、検出された電力値が目標電力値よりも小さい場合は、電圧変換装置１から出力する電圧の電圧値が大きくなるように、第２ＦＥＴ１２のオンオフ制御を行う。例えば、ＰＷＭ制御における第２ＦＥＴ１２のオン時間の割合を大きくする。
反対に、検出された電力値（検出電力値）が目標電力値よりも大きい場合は、電圧変換装置１から出力する電圧の電圧値を小さくする。例えば、ＰＷＭ制御における第２ＦＥＴ１２のオン時間の割合を小さくする。
電圧変換装置１を図１に示したプラズマ制御システムＳに適用する場合、ＲＦ出力装置Ｓ１１から出力される高周波電力の電力値は、電圧変換装置１から出力される電圧値に基づいて定まる。そのため、電圧変換装置１の出力電圧値を制御することによって、プラズマ負荷Ｓ３に供給される高周波電力の電力値を所望の値に制御することができる。
なお、電圧変換装置１における第２ＦＥＴ１２の制御方法は上記に限定されない。例えば、電圧検出部１７によって検出された電圧変換装置１の出力端における電圧値が、目標電圧値設定部２３によって設定された目標電圧値と等しくなるように、第２ＦＥＴ１２のオンオフ制御を行うようにしてもよい。目標電力値設定部２２及び目標電圧値設定部２３は、高周波電源装置Ｓ１内に設けてもよいし、外部装置に設けてもよい。
【００３５】
電流制御部３０は、目標電流値設定部３１、記憶部３２及び第１ＦＥＴ制御部３３を含む。目標電流値設定部３１は、電圧検出部１７が検出した電圧値（出力電圧値）を入力し、この出力電圧値に対応する目標電流値を記憶部３２から読み出し、目標電流値を演算して出力する。目標電流値は、目標とするドレイン電流値であり、オームの法則により、出力電圧値／目標抵抗値によって演算することができる。
【００３６】
第１ＦＥＴ制御部３３は、ＭＰＵ（Micro-processing unit）、システムＬＳＩ（Large-Scale Integration）又はＦＰＧＡ（field-programmable gate array）を含み、種々の制御処理及び演算処理等を行う。第１ＦＥＴ制御部３３は、目標電流値設定部３１から出力された目標電流値と電流検出部１８から出力された検出電流値とを入力し、検出電流値が目標電流値に近づくように、第１ＦＥＴ１６のゲート端子に印加するゲート電圧の増減を行う。
例えば、検出電流値が目標電流値よりも小さい場合は、検出電流値を大きくするように、すなわち、電圧変換装置１の出力端子間の抵抗値が低くなるように、第１ＦＥＴ１６のゲート端子に印加するゲート電圧を高くする。
反対に、検出電流値が目標電流値よりも大きい場合は、検出電流値を小さくするように、すなわち、電圧変換装置１の出力端子間の抵抗値が高くなるように、第１ＦＥＴ１６のゲート端子に印加するゲート電圧を低くする。
上記のように制御することにより、第１ＦＥＴ１６を電圧変換装置１の出力電圧値に対応した抵抗値を有する可変抵抗として機能させることができる。
【００３７】
図３は、電流制御部３０による処理手順を示すフローチャートである。電流制御部３０は、例えば自身の記憶領域（記憶部３２）に記憶されているプログラムを実行することによって、以下に示す処理を開始する。
【００３８】
電流制御部３０の第１ＦＥＴ制御部３３は、第１ＦＥＴ１６の制御を開始する（Ｓ１１）。第１ＦＥＴ制御部３３は、第１ＦＥＴ１６のオンオフの制御をするにあたり、例えば初期値として予め定められている所定のゲート電圧をゲート端子に印加して、第１ＦＥＴ１６をオンにする。又は、第１ＦＥＴ制御部３３は、第２ＦＦＴ制御部２１と通信等することによって負荷Ｓ３‘に供給すべき目標電力値に基づいて定まる電圧変換装置１の出力端の目標電圧値を取得し、当該目標電圧値に基づいてゲート電圧を決定してもよい。第１ＦＥＴ制御部３３が第１ＦＥＴ１６をオンにすることによって、第１ＦＥＴ１６にドレイン電流が流れる。
【００３９】
目標電流値設定部３１は、電圧検出部１７が検出した出力電圧値を入力する（Ｓ１２）。目標電流値設定部３１は、記憶部３２に記憶されている抵抗テーブルを参照し、入力した出力電圧値に対応する目標抵抗値を導出する（Ｓ１３）。
【００４０】
目標電流値設定部３１は、導出した目標抵抗値及び入力した出力電圧値に基づき、目標電流値を導出する（Ｓ１４）。なお、抵抗テーブルは後述する図４Ａに示すように、出力電圧値と当該出力電圧値に対応する目標抵抗値との関係を定めるものであるが、抵抗テーブルに換えて、後述する図４Ｂに示すような出力電圧値に対応した目標電流値との関係を定めたテーブルを用いて、出力電圧値から目標電流値を導出してもよい。
【００４１】
第１ＦＥＴ制御部３３は、目標電流値設定部３１で導出した目標電流値と電流検出部１８が検出したドレイン電流値とを入力し、両者の偏差を導出する（Ｓ１５）。当該偏差は、例えば目標電流値からドレイン電流値を減算することによって導出する。
【００４２】
第１ＦＥＴ制御部３３は、当該偏差が０であるか否かを判定する（Ｓ１６）。当該偏差が０である場合（Ｓ１６：ＹＥＳ）、第１ＦＥＴ制御部３３は再度Ｓ１２の処理を実行すべく、ループ処理を行う。
【００４３】
当該偏差が０でない場合（Ｓ１６：ＮＯ）、第１ＦＥＴ制御部３３は、ドレイン電流値が目標電流値よりも小さいか否かを判定する（Ｓ１７）。ドレイン電流値が目標電流値よりも小さい場合（Ｓ１７：ＹＥＳ）、第１ＦＥＴ制御部３３は第１ＦＥＴ１６に印加するゲート電圧を増加させる（Ｓ１７１）。これにより、第１ＦＥＴ１６の抵抗値が小さくなり、ドレイン電流値が大きくなる。
【００４４】
ドレイン電流値が、目標電流値よりも小さくない場合（Ｓ１７：ＮＯ）、すなわちドレイン電流値が目標電流値よりも大きい場合、第１ＦＥＴ制御部３３は第１ＦＥＴ１６に印加するゲート電圧を減少させる（Ｓ１７２）。これにより、第１ＦＥＴ１６の抵抗値が大きくなり、ドレイン電流値が小さくなる。
【００４５】
Ｓ１７１又はＳ１７２の処理を行った後、電流制御部３０は、再度Ｓ１２の処理を実行すべくループ処理を行う。
【００４６】
次に、図４を参照して、電流制御部３０の機能を説明する。図４は、記憶部３２に記憶されている抵抗テーブルの説明図である。図４Ａは、出力電圧値（横軸）に対応する抵抗値（縦軸）の一例である。図４Ｂは、出力電圧値（横軸）に対応するドレイン電流値（縦軸）の一例であり、図４Ａを変換したものである。図４Ｃは、出力電圧値（横軸）に対応する損失電力値（縦軸）の一例であり、図４Ａを変換したものである。
【００４７】
記憶部３２は、ＲＡＭ（Random access memory）又はＲＯＭ（Read Only Memory）等により構成され、記憶部３２には、電圧変換装置１の出力電圧値（出力端子間電圧）に適した抵抗値（以下、目標抵抗値）が、抵抗テーブルとして記憶されている。
【００４８】
抵抗テーブルは、例えば、図４Ａに示すような特性を有しており、図４Ａに示すごとく、横軸を電圧変換装置１の出力電圧値（出力端子間電圧）、縦軸を対数による抵抗値として、グラフ形式で表すことができる。この図４Ａに示すように、出力電圧値に対応する目標抵抗値は、出力電圧値の上昇に応じて高くしている。出力電圧値と対応する目標抵抗値との関係は、電圧変換装置１の回路構成、回路を構成する各素子の特性等に基づいて、適宜決定される。従って、電圧変換装置１の回路構成等に好適な出力電圧値と対応する目標抵抗値との関係を決定し、損失を効率的に低減させることができる。これについて、図４Ｂ及び図４Ｃも参照しながら説明する。
【００４９】
図４Ａに示すように、例えば、出力電圧値が２００［Ｖ］のときの目標抵抗値は、１，２００［Ω］である。そのため、電圧変換装置１の出力端子間の抵抗値を目標抵抗値である１，２００［Ω］に調整することができれば、オームの法則により、ドレイン電流値は、０．１７［Ａ］となる。
また、出力電圧値が８００［Ｖ］のときの目標抵抗値は、８０，０００［Ω］である。そのため、電圧変換装置１の出力端子間の抵抗値を目標抵抗値である８００［Ω］に調整することができれば、オームの法則により、ドレイン電流値は、０．０１［Ａ］となる。
そのため、図４Ｂのような出力電圧値に対するドレイン電流値の特性が得られる。
【００５０】
上記の例では、出力電圧値が約４倍（８００／２００＝４）に上昇する際に、目標抵抗値は１００倍（８００００／８００＝１００）になる。
すなわち、出力電圧値の上昇に伴い、目標抵抗値は大幅に大きくなる。そのため、図４Ｂに示すように、出力電圧値の上昇に伴い、ドレイン電流が大幅に小さくなる特性を示す。このときの第１ＦＥＴ１６の損失Ｗは、出力電圧値をＶ、目標抵抗値をＲとすると、損失Ｗは、Ｖ２／Ｒで表されるので、図４Ｃのような出力電圧値に対する損失特性が得られる。すなわち、出力電圧値に対する目標抵抗値を適宜定めることによって、損失を調整できることが分かる。
【００５１】
上述したように、出力電圧値の上昇率の２乗よりも、目標抵抗値の上昇率の方が大きいと、出力電圧値の上昇に伴い、損失が小さくなっていく。
図４Ｃに示した例では、出力電圧値が約５０〜３００Ｖまでの領域では、損失が略一定値となるように目標抵抗値を定め、出力電圧値が約３００Ｖ以上の領域では、損失が徐々に低下するように目標抵抗値を定めている。
【００５２】
なお、損失が略一定値となる領域を「損失一定領域」とすると、「損失一定領域」は、損失が略一定であればよく、所定の範囲（例えば、プラスマイナス５Ｗの範囲）に収まっていればよい。
また、図４Ｃに示した例では、「損失一定領域」と「非損失一定領域」とに分けることができるが、これに限定されない。
すなわち、本実施形態の構成では、電圧変換装置の出力端子間の抵抗値を自在に定めることができるので、損失という観点で、電圧変換装置の出力端子間の抵抗値を定めることができる。
例えば、電圧変換装置の出力電圧値が低い領域においては、図４Ｃに示した例よりもドレイン電流を多く流したとしても、損失の絶対値が小さく、装置の許容値に十分収まる場合がある。そのような場合には、制御の応答性を高めるために、敢えて損失を大きくして運用することができる。
【００５３】
上記の説明から分かるように、抵抗テーブルに記憶されている出力電圧値に対する目標抵抗値が分かれば、オームの法則により目標とするドレイン電流値（目標電流値）を演算することができる。目標電流値設定部３１では、この処理を行い、目標電流値を出力する。
【００５４】
なお、記憶部３２に記憶されている抵抗テーブル（図４Ａ）は、離散値であるため、電圧検出部１７が検出した出力電圧値に対応する目標抵抗値が記憶されていない場合がある。そのような場合は、記憶されている目標抵抗値を用いて補間演算を行い、電圧検出部１７が検出した出力電圧値に対応する目標抵抗値を導出した後、目標電流値を導出すればよい。
もちろん、図４Ｂに示すような出力電圧値に対応するドレイン電流の特性を用いる場合も同様に、記憶されている目標電流値を用いて補間演算を行い、電圧検出部１７が検出した出力電圧値に対応する目標抵抗値を導出すればよい。
また、補間演算ではなく、関数を用いて記憶されていない目標抵抗値又は目標電流値を
導出するようにしてもよい。
【００５５】
次に、本実施形態の電流制御部３０の作用効果について説明する。
（１）本実施形態の電流制御部３０を用いれば、電圧変換装置の出力端子間の抵抗値を、電圧変換装置１の出力電圧値に応じて調整することができる。しかも、その抵抗値を自在に定めることができるので、電圧変換装置１の出力電圧値に適した抵抗値にすることができる。また、本実施形態では、出力電圧値と目標抵抗値又は目標電流値との対応を示すテーブルを用いることができる。そのため、テーブルを参照するという簡易な方法で、出力電圧値に対応する目標抵抗値又は目標電流値を導出することができる。ひいては、簡易な方法で、電圧変換装置１の出力端子間の抵抗値を、電圧変換装置１の出力電圧値に応じて調整することができる。
【００５６】
（２）本実施形態の電流制御部３０を用いれば、電圧変換装置１の出力電圧値が高くなるほど、目標抵抗値を大きくすることができる。そのため、電圧変換装置１の出力電圧値が低い領域において、電圧変換装置１の出力電圧値が高くなっても、損失が増加しないように目標抵抗値を定めることができる。
【００５７】
（３）本実施形態の電流制御部３０を用いれば、電圧変換装置１の出力電圧が大きくなっても（図３の例では、例えば３００Ｖ以上）になっても、ドレイン電流が急激な変化（突然０になる等）をしない。そのため、第１ＦＥＴ１６の制御によって負荷が急変してしまう恐れを低減できる。これに対して、従来技術では第１ＦＥＴ５１をオフさせたときにドレイン電流が０になるので、第１ＦＥＴ５１のオン／オフにより、負荷が急変してしまう恐れが高まる。そのため、本発明の方が従来技術よりも安定性の面で優れている。
【００５８】
（４）本実施形態の電流制御部３０を用いれば、電圧変換装置１の出力電圧が高い領域においても、その出力電圧に応じたドレイン電流が流れる。そして、出力電圧が低い程、ドレイン電流が大きくなっていく。そのため、電圧変換装置１の出力電圧が高い電圧から低い電圧に変動した際には、従来技術に比べて、電圧変換装置１のコンデンサの電荷が放出する時間を短くできる。従って、従来技術よりも応答性が良い。
【００５９】
電圧変換装置１は、非同期整流方式の降圧型ＤＣＤＣコンバータとしたがこれに限定されない。電圧変換装置１は、出力電圧が低い場合に所定の電流を確保する必要があるコンバータを含み、例えば、昇圧コンバータ、昇降圧コンバータ、非反転昇降圧コンバータ、Ｃｕｋコンバータ、Ｓｃｐｉｃコンバータ、Ｚｅｔａコンバータ、フォワードコンバータ、フライバックコンバータ、ハーフブリッジコンバータ、フルブリッジコンバータ、インターリーブ又はマルチフェーズ回路に適用することができる。
【００６０】
また、上記の実施形態では、出力端子間に可変抵抗として機能する第１ＦＥＴ１６を設けたが、この構成に限定されない。例えば、第１ＦＥＴ１６と直列に抵抗を接続してもよい。その場合は、第１ＦＥＴ１６と直列に接続した抵抗との合成抵抗値が、所望の抵抗値になるように、第１ＦＥＴ１６を制御すればよい。
【００６１】
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６２】
Ｓ  プラズマ制御システム、Ｓ１  高周波電源装置、Ｓ１１  ＲＦ出力装置、Ｓ２  整合器、Ｓ３  プラズマ負荷（負荷）、Ｓ３‘  負荷、１  電圧変換装置（ＤＣＤＣコンバータ）、１１  直流電源部、１２  第２ＦＥＴ（第２半導体スイッチ）、１３  ダイオード、１４  インダクタ、１５  平滑コンデンサ、１６  第１ＦＥＴ（第１半導体スイッチ）、１７  電圧検出部、１８  電流検出部、２１  第２ＦＥＴ制御部、２２  目標電力値設定部、２３  目標電圧値設定部、２４  電力検出部、３０  電流制御部、３１  目標電流値設定部、３２  記憶部、３３  第１ＦＥＴ制御部
【図１】
2020108227.tif 000003
【図２】
2020108227.tif 000004
【図３】
2020108227.tif 000005
【図４】
2020108227.tif 000006
【図５】
2020108227.tif 000007