(57)【要約】【課題】プロセッサコア間のデータの受け渡し速度を向上させることが可能な車両制御装置を提供すること。【解決手段】車両１を制御するプロセッサ３０を備える車両制御装置３は、複数のプロセッサコアを備え、複数のプロセッサコアは、センサ７から受信する所定のセンサデータと大容量メモリに保存されるセンサデータとの差分を示す差分データを検出する機能と、差分データが保存される大容量メモリのアドレス情報を、コアメモリを介して複数のプロセッサコア間で受け渡すことによって、前記所定のセンサデータを受け渡す機能とを備え、所定のセンサデータを取得する所定の複数のプロセッサコアは、所定のセンサデータに基づいて所定の複数の処理をする。【選択図】図１
2020185924.tif 000002
【特許請求の範囲】
【請求項１】
車両を制御するプロセッサを備える車両制御装置であって、
前記プロセッサは、
複数のプロセッサコアと、
前記プロセッサコアとデータを受け渡し可能に接続されるコアメモリと、
を備え、
さらに、前記車両制御装置は、前記コアメモリよりも記憶領域が大きく、前記コアメモリよりもデータへのアクセス速度が低速な大容量メモリを備え、
前記複数のプロセッサコアは、
センサから受信する所定のセンサデータと前記大容量メモリに保存されるセンサデータとの差分を示す差分データを検出する機能と、
前記差分データが保存される前記大容量メモリのアドレス情報を、前記コアメモリを介して前記複数のプロセッサコア間で受け渡すことによって、前記所定のセンサデータを受け渡す機能と
を備え、
前記所定のセンサデータを取得する所定の複数のプロセッサコアは、前記所定のセンサデータに基づいて所定の複数の処理をする
車両制御装置。
【請求項２】
さらに、前記複数のプロセッサコアは、
前記センサから前記所定のセンサデータを取得する処理部と、前記大容量メモリと前記コアメモリにデータを渡すデータ送信処理部と、を備える送信側プロセッサコアと、
前記所定のセンサデータを取得し、前記所定の複数の処理をする複数の受信側プロセッサコアと、
を備え、
前記データ送信処理部は、
前記差分データを検出する差分データ検出部と、
前記所定のセンサデータを前記大容量メモリに保存するセンサデータ保存処理をする機能および、前記アドレス情報を前記コアメモリに保存する機能を備えるデータ送信部と、
少なくとも一つの受信側プロセッサコアが前記大容量メモリから前記差分データを受信する場合には、前記センサデータ保存処理を停止させる送信先切替部と
を備え、
前記複数の受信側プロセッサコアは、前記アドレス情報に基づいて前記差分データを前記大容量メモリから取得し、前記差分データに基づいて前記所定のセンサデータを生成する差分データ受信部を備える
請求項１に記載の車両制御装置。
【請求項３】
前記センサデータは、前記センサにて撮影された画像データである
請求項１に記載の車両制御装置。
【請求項４】
さらに、前記コアメモリは、前記差分データを保存する差分データ保存部を備え、
前記送信先切替部は、少なくとも一つの受信側プロセッサコアが前記大容量メモリから前記差分データを受信する場合には、前記差分データを前記差分データ保存部に保存する
請求項２に記載の車両制御装置。
【請求項５】
さらに、前記送信側プロセッサコアは、
前記差分データ保存部に保存される前記差分データを前記大容量メモリに保存する差分データ反映部を備える
請求項４に記載の車両制御装置。
【請求項６】
前記大容量メモリは、前記差分データ受信部にて取得した所定の差分データを保存する複製データ保存部を備え、
さらに、前記差分データ受信部は、
前記所定の差分データを前記複製データ保存部から取得する機能と、
前記所定の差分データに基づいて前記所定のセンサデータを生成する機能と
を備える
請求項２に記載の車両制御装置。
【請求項７】
さらに、前記データ送信処理部は、前記センサデータ保存処理が終了したかを判定し、前記差分データ受信部を実行させる完了通知部を備え、
前記差分データ受信部は、前記完了通知部にて実行開始されるまで待機する
請求項２に記載の車両制御装置。
【請求項８】
さらに、前記データ送信処理部は、前記センサデータ保存処理の進度を観察し、前記差分データ受信部を実行させる受信依頼部を備える
請求項２に記載の車両制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両制御装置に関するものである。
【背景技術】
【０００２】
従来、マルチコアプロセッサを用いることによって、所定の時間内に複数の処理を完了させる制御装置が知られている。例えば、自動運転に用いられる車両制御装置は、所定の時間内にエンジン制御または進路制御等を実行させることによって車両を安全に走行させる。制御に使用されるデータの容量が大きくなるにつれて、記憶部に保存されるデータへのアクセス時間は増加する。これにより、車両制御装置は、所定の時間内に車両を制御することが困難になる。そこで、車両制御装置では、プロセッサコア間におけるデータの受け渡し速度を向上させることが求められる。
【０００３】
特許文献１の技術は、複数のプロセッサコアを有する装置において、効率的に処理を行うことが可能である。情報処理装置は、ローカルメモリをそれぞれ備えたプロセッサコアが、デュアルポートメモリである共有メモリを介して直列に接続される。各プロセッサコア間では、共有メモリを介してデータの入出力をおこなうことにより、アクセス待ちとなる状態を回避することができる。これにより、情報処理装置は、処理効率を向上させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２８５７２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、共有メモリに各プロセッサコアが同時にアクセス可能とすることによって、処理効率を向上させる。しかしながら、各プロセッサコアは、共有メモリから処理対象のデータを呼び出しているため、処理対象のデータ容量が大きくなるにつれて、各プロセッサコア間のデータの受け渡しにかかる時間が増加する。
【０００６】
そこで、本発明は、上記の課題を解決する為になされたものであり、プロセッサコア間のデータの受け渡し速度を向上させることが可能な車両制御装置を提供する。
【課題を解決するための手段】
【０００７】
車両１を制御するプロセッサ３０を備える車両制御装置３であって、プロセッサは、複数のプロセッサコア３１と、プロセッサコアとデータを受け渡し可能に接続されるコアメモリ３３と、を備え、さらに、車両制御装置は、コアメモリよりも記憶領域が大きく、コアメモリよりもデータへのアクセス速度が低速な大容量メモリ３４を備え、複数のプロセッサコアは、センサ７から受信する所定のセンサデータと大容量メモリに保存されるセンサデータとの差分を示す差分データを検出する機能と、差分データが保存される大容量メモリのアドレス情報を、コアメモリを介して複数のプロセッサコア間で受け渡すことによって、所定のセンサデータを受け渡す機能とを備え、所定のセンサデータを取得する所定の複数のプロセッサコアは、所定のセンサデータに基づいて所定の複数の処理をする。
【発明の効果】
【０００８】
本発明によると、プロセッサコア間のデータ受け渡し速度を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施例における車両制御装置の説明図。
【図２】車載ネットワークの説明図。
【図３】車両制御装置のハードウェア構成図。
【図４】各プロセッサコア間におけるデータの受け渡しの説明図。
【図５】データ送信処理部の流れ図。
【図６】データ送信処理部の説明図。
【図７】受信側プロセッサコアの流れ図。
【図８】第２実施例における各プロセッサコア間におけるデータの受け渡しの説明図。
【図９】送信先切替部の流れ図。
【図１０】差分退避部の流れ図。
【図１１】差分データ保存部の説明図。
【図１２】受信側プロセッサコアの流れ図。
【図１３】第３実施例における各プロセッサコア間におけるデータの受け渡しの説明図。
【図１４】差分データ送信部の流れ図。
【図１５】第４実施例における各プロセッサコア間におけるデータの受け渡しの説明図。
【図１６】受信側プロセッサコアの流れ図。
【図１７】第５実施例における各プロセッサコア間におけるデータの受け渡しの説明図。
【図１８】送信側プロセッサコアの流れ図。
【図１９】第６実施例における各プロセッサコア間におけるデータの受け渡しの説明図。
【発明を実施するための形態】
【００１０】
以下、本実施形態を添付図面に基づいて説明するが、本実施形態は、当該図面に記載の構成に限定されない。本実施形態は、プロセッサコア３１（１）〜３１（ｍ）間のデータの受け渡し速度が向上可能な車両制御装置（図中、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）と示す場合がある）３に関するものである。本実施形態の車両制御装置３は、センサ７等からのデータに基づいて車両１を制御する車両制御システムに用いることができる。
【００１１】
車両制御装置３は、例えば、プロセッサ３０と、大容量メモリ（図中、Ｇｌｏ１ｂａｌ  ＲＡＭと示す場合がある）３４と、を備える。プロセッサ３０は、例えば、複数のプロセッサコア３１（１）〜３１（ｍ）と、コアメモリ（図中、Ｌｏｃａｌ  ＲＡＭと示す場合がある）３３と、を備える。各プロセッサコア３１（１）〜３１（ｍ）は、特に区別しない場合には、プロセッサコア３１と示す場合がある。
【００１２】
プロセッサコア３１は、例えば、車両１を制御するための演算処理をするプロセッサの中核部分である。プロセッサコア３１（１）は、例えば、センサ７等からのセンサデータを他のプロセッサコアに渡す送信側プロセッサコア（図中、送信側コアと示す場合がある）３２である。プロセッサコア３１（２）〜３１（ｍ）は、例えば、送信側プロセッサコア３２から渡されるセンサデータを取得する受信側プロセッサコア（図中、受信側コアと示す場合がある）３５である。
【００１３】
なお、センサデータは、所定の値を示すデータに限らず、複数のデータが集合したデータ群でもよい。所定の値を示すデータは、例えば、エンジンの回転速度の値または車両の温度の値等である。複数のデータが集合したデータ群は、例えば、画像データまたは制御履歴等である。
【００１４】
コアメモリ３３は、プロセッサコア３１とデータを受け渡し可能に接続される記憶装置である。コアメモリ３３は、例えば、各受信側プロセッサコア３５と複数の通信経路３６によってデータを受け渡し可能に接続される。
【００１５】
大容量メモリ３４は、コアメモリ３３よりも記憶領域が大きく、コアメモリ３３よりもデータへのアクセス速度が低速な記憶装置である。大容量メモリ３４は、例えば、各受信側プロセッサコア３５と複数の通信経路３７によってデータを受け渡し可能に接続される。
【００１６】
通信経路３６の通信速度は、プロセッサ３０の内部の通信であるため、大容量メモリ３４と通信する通信経路３７の通信速度よりも早い。受信側プロセッサコア３５は、コアメモリ３３のデータにアクセスする時間よりも大容量メモリ３４のデータにアクセスする時間の方が長い。
【００１７】
送信側プロセッサコア３２は、センサ７から受信する所定のセンサデータＤ２（図６参照）に基づいて、差分データＤ３を検出する。差分データＤ３は、所定のセンサデータＤ２と、大容量メモリ３４に保存されるセンサデータＤ１との差分を示す。
【００１８】
送信側プロセッサコア３２は、所定のセンサデータＤ２を大容量メモリ３４に保存する。送信側プロセッサコア３２は、差分データＤ３が保存される大容量メモリ３４のアドレス情報（図中、Ａｄｄｒｅｓｓと示す場合がある）Ｄ４をコアメモリ３３に保存する。
【００１９】
各受信側プロセッサコア３５は、複数の通信経路３６を介して、コアメモリ３３からアドレス情報Ｄ４を取得する。各受信側プロセッサコア３５は、複数の通信経路３７を介して、大容量メモリ３４のアドレス情報Ｄ４から差分データＤ３を取得する。
【００２０】
受信側プロセッサコア３５は、差分データＤ３に基づいて所定のセンサデータＤ２を生成する。受信側プロセッサコア３５は、所定のセンサデータＤ２に基づいて、「所定の複数の処理」の一例としての所定のグループに属する複数の処理をする。所定のグループは、各処理の間で同一のセンサデータを用いることを示す。
【００２１】
以上に示す車両制御装置３によって、大容量メモリ３４を介して所定のセンサデータＤ２を受け渡すよりも高速に各プロセッサコア３１間で所定のセンサデータＤ２を受け渡すすることができる。これにより、車両制御装置３は、各プロセッサコア３１間でデータの受け渡し速度を向上させることができる。この結果、車両制御装置３は、所定のセンサデータＤ２が大きくなるにつれて車両１の制御が困難になることを抑制することができる。
【００２２】
なお、コアメモリ３３は、送信側プロセッサコア３２に割り当てられ、各受信側プロセッサコア３５が直接アクセスできなくてもよい。この場合において、各受信側プロセッサコア３５は、送信側プロセッサコア３２を介してコアメモリ３３のデータにアクセスしてもよい。
【００２３】
車両制御装置の実施例を、各図面を参照しながら説明する。
【実施例１】
【００２４】
図１は、車両制御装置３の説明図である。車両制御装置３は、車両１を制御する装置である。車両制御装置３は、例えば、車載ネットワーク２によって、通信装置４、他の車載ネットワーク５、駆動装置６、センサ７、出力装置８、入力装置９または、通知装置１０等に接続される。車載ネットワーク２は、図２にて後述する。
【００２５】
通信装置４は、外部サーバと無線通信する。通信装置４は、例えば、外界の情報を外部サーバから取得する。外界の情報は、例えば、インフラストラクチャの情報または、他車との距離の情報等である。通信装置４は、外界の情報を車載ネットワーク２へ送信する。通信装置４は、例えば、車載ネットワーク２から車両１に関する情報を取得する。通信装置４は、車両１に関する情報を外部サーバへ送信する。車両１に関する情報は、例えば、車両１の速度情報等である。
【００２６】
なお、通信装置４は、診断端子（ＯＢＤ（Ｏｎ  Ｂｏａｒｄ  Ｄｉａｇｎｏｓｔｉｃｓ））、有線接続端子または外部記録媒体等を接続する端子を備えてもよい。外部記録媒体は、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）メモリまたはＳＤ（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）カード等である。
【００２７】
他の車載ネットワーク５は、例えば、車載ネットワーク２と異なるプロトコルまたは、車載ネットワーク２と同一のプロトコルを用いたネットワークにより構成される。駆動装置６は、例えば、車載ネットワーク２の制御に従い車両１を制御する機械または、車載ネットワーク２の制御に従い車両１を制御する電気装置等のアクチュエータである。車両を制御する機械または車両を制御する電気装置は、例えばエンジン、トランスミッション、ホイール、ブレーキ、操舵装置等である。
【００２８】
センサ７は、例えば、カメラ、レーダ、ＬＩＤＡＲ（Ｌａｓｅｒ  Ｉｍａｇｉｎｇ  Ｄｅｔｅｃｔｉｏｎ  Ａｎｄ  Ｒａｎｇｉｎｇ）または、超音波センサ等の画像取得センサである。なお、センサ７は、車両１の状態を認識する力学系センサ等でもよい。車両１の状態は、例えば、運動状態または位置情報等である。力学系センサは、例えば、加速度センサ、車輪速度検知機または、ＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）等である。センサ７は、車載ネットワーク２へ計測したセンサデータを送信する。
【００２９】
出力装置８は、車載ネットワーク２から情報を取得し、取得した情報をユーザへ出力する。出力装置８は、例えば、液晶ディスプレイ、警告灯またはスピーカ等である。
【００３０】
入力装置９は、ユーザからの操作を受け付ける機能である。入力装置９は、車載ネットワーク２へ操作情報を送信する。入力装置９は、例えば、ステアリング、ペダル、ボタン、レバーまたはタッチパネル等である。
【００３１】
通知装置１０は、車両１の状態を外部へ通知する。通知装置１０は、例えば、ランプ、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）または、スピーカ等である。
【００３２】
車両制御装置３は、例えば、少なくとも一つのプロセッサ３０と、大容量メモリ３４と、を備える。
【００３３】
プロセッサ３０は、例えば、複数のプロセッサコア３１と、コアメモリ３３と、を備える。プロセッサコア３１は、送信側プロセッサコア３２と複数の受信側プロセッサコア３５とを備える。送信側プロセッサコア３２は、例えば、センサ７等から所定のセンサデータＤ２（図６参照）を取得する機能と、所定のセンサデータＤ２を大容量メモリ３４に保存する機能と、を備える。送信側プロセッサコアは、例えば、プロセッサコア３１（１）である。
【００３４】
各受信側プロセッサコア３５は、所定のセンサデータＤ２に基づいて、所定のグループに属する複数の処理をする。所定のグループは、各処理の間で同一のセンサデータを用いることを示す。複数の受信側プロセッサコア３５は、例えば、プロセッサコア３１（２）〜３１（ｍ）である。すなわち、例えば、受信側プロセッサコア（２）〜（ｍ）は、同一の所定のセンサデータを用いて、エンジン制御、進路制御または衝突検知等をする。
【００３５】
コアメモリ３３は、プロセッサコア３１とデータを受け渡し可能に接続される記憶装置である。コアメモリ３３は、例えば、各受信側プロセッサコア３５と複数の通信経路３６によってデータを受け渡し可能に接続される。
【００３６】
大容量メモリ３４は、コアメモリ３３よりも記憶領域が大きく、コアメモリ３３よりもデータへのアクセス速度が低速な記憶装置である。大容量メモリ３４は、例えば、各受信側プロセッサコア３５と複数の通信経路３７によってデータを受け渡し可能に接続される。
【００３７】
図２は、車載ネットワーク２の説明図である。車載ネットワーク２は、複数の車両制御装置３と、ゲートウェイ（図中、ＧＷ（ＧａｔｅＷａｙ）と示す場合がある）１１と、ネットワークリンク１２と、を備える。
【００３８】
ゲートウェイ１１は複数のネットワークリンク１２を接続し、それぞれのネットワークリンク１２とデータの送受信を行う。
【００３９】
ネットワークリンク１２は、車載ネットワーク２上の車両制御装置３を接続する。ネットワークリンク１２は、例えば、ＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）バス等である。
【００４０】
センサ７からセンサデータを取得した所定の車両制御装置３は、ネットワークリンク１２を介して他の車両制御装置３へ送信する。駆動装置６を制御する車両制御装置３は、例えば、ネットワークリンク１２または他の車両制御装置３を介してセンサデータを取得し、駆動装置６を制御する。
【００４１】
なお、車載ネットワーク２のネットワークトポロジは、例えば、２つのネットワークリンク１２に複数の車両制御装置３が接続されているバス型に限らず、複数の車両制御装置３がゲートウェイ１１に直接接続されるスター型、車両制御装置が直列に接続され、リング状に接続されているリンク型、それぞれの型が混在し複数のネットワークにより構成される混在型、等でもよい。ゲートウェイ１１と車両制御装置３については、それぞれゲートウェイ１１機能を有する車両制御装置３または、車両制御装置３の機能を有するゲートウェイ１１等でもよい。
【００４２】
図３は、車両制御装置３のハードウェア構成図である。車両制御装置３は、例えば、少なくとも一つのプロセッサ３０と、大容量メモリ３４と、タイマ３８と、記憶部３９と、と、入出力端子（図中、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）と示す場合がある）４０と、バス４１，４２と、ブリッジ４３とを備える。
【００４３】
なお、図中では、「部」を省略して示す場合がある。例えば、記憶部３９は、図中では、「記憶」と略記する場合がある。
【００４４】
タイマ３８は、時間の管理を行う機能である。記憶部３９は、プログラムおよびデータを保存する不揮発性の記憶媒体（ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ））である。なお、記憶部３９は、例えば、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＳＳＤ（ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ）または、ＨＤＤ（ＨａｒｄＤｉｓｃＤｒｉｖｅ）等の不揮発性の記憶媒体でもよい。記憶部３９は、車両制御装置３に複数備えられてもよい。
【００４５】
入出力端子４０は、ネットワークリンク１２に対してデータの送受信を行う機能である。バス４１は、例えば、各プロセッサコア３１と、タイマ３８と、入出力端子４０とを接続する通信経路である。バス４２は、例えば、記憶部３９と大容量メモリ３４とを接続する通信経路である。ブリッジ４３は、バス４１とバス４２とを接続する通信経路である。
【００４６】
以下に、各プロセッサコア３１間のデータ受け渡しについて、センサ７によって撮影された画像データを一例にあげて説明する。なお、各プロセッサコア３１間で受け渡すデータは、センサ７から取得した画像データに限らない。
【００４７】
図４は、各プロセッサコア３１間におけるデータの受け渡しの説明図である。送信側プロセッサコア３２は、コアメモリ３３と大容量メモリ３４とを用いて、所定のセンサデータＤ２を受信側プロセッサコア３５へ渡す。
【００４８】
送信側プロセッサコア３２は、例えば、処理部３２１とデータ送信処理部３２２とを備える。処理部３２１は、例えば、センサ７から所定のセンサデータＤ２を取得する。
【００４９】
データ送信処理部３２２は、コアメモリ３３と大容量メモリ３４とにデータを保存する機能である。データ送信処理部３２２は、例えば、差分データ検出部３２３とデータ送信部３２４とを備える。
【００５０】
差分データ検出部３２３は、所定のセンサデータＤ２に基づいて、差分データＤ３を検出する機能である。差分データ検出部３２３は、処理部３２１から所定のセンサデータＤ２を取得する。差分データ検出部３２３は、データ送信部３２４へ所定のセンサデータＤ２と差分データＤ２に関する情報を送信する。差分データＤ３については、図６にて詳述する。
【００５１】
データ送信部３２４は、大容量メモリ３４に所定のセンサデータＤ２を保存するセンサデータ保存処理を実行する機能と、コアメモリ３３にアドレス情報Ｄ４を保存する機能と、を備える。アドレス情報Ｄ４については、図５にて後述する。
【００５２】
コアメモリ３３は、アドレス情報保存部３３１を備える。アドレス情報保存部３３１には、アドレス情報Ｄ４が保存される。大容量メモリ３４は、センサデータ保存部３４１を備える。センサデータ保存部３４１には、所定のセンサデータＤ２が保存される。
【００５３】
各受信側プロセッサコア３５は、例えば、差分データ受信部３５１と、処理部３５２とをそれぞれ備える。差分データ受信部３５１は、所定のセンサデータＤ２を取得する機能である。
【００５４】
差分データ受信部３５１は、アドレス情報保存部３３１からアドレス情報Ｄ４を取得する。差分データ受信部３５１は、アドレス情報Ｄ４に基づいてセンサデータ保存部３４１から差分データＤ３を取得する。差分データ受信部３５１は、差分データＤ３に基づいて所定のセンサデータＤ２を生成する。差分データ受信部３５１は、図７にて後述する。処理部３５２は、所定のセンサデータＤ２に基づいて、車両１を制御する機能である。
【００５５】
図５は、データ送信処理部３２２の流れ図である。以下、データ送信処理部３２２の説明を、図６を参照しながら説明する。データ送信処理部３２２は、例えば、差分データ検出部３２３の処理（Ｓ１１，Ｓ１２）と、データ送信部３２４の処理（Ｓ１３〜Ｓ１５）とで実行される。
【００５６】
差分データ検出部３２３は、所定のセンサデータＤ２を処理部３２１から取得する。差分データ検出部３２３は、センサデータ保存部３４１に保存されるセンサデータＤ１を取得する。（Ｓ１１）。差分データ検出部３２３は、センサデータＤ１と所定のセンサデータＤ２とを比較して、差分データＤ３を検出する（Ｓ１２）。
【００５７】
センサデータＤ１，Ｄ２は、例えば、五行五列に配列される画素データによって示される画像データである。なお、センサデータＤ１，Ｄ２は、画像データに限らず、所定の値を示すデータでもよい。画素データの位置は、画像の左からの列数Ｘと、画像の上からの行数Ｙとによって、（Ｘ，Ｙ）のように示してもよい。例えば、四列三行目の画素を示す場合には、（４，３）と示してもよい。
【００５８】
（２，２）と、（３，２）と、（４，２）との画素データにおいて、センサデータＤ１では白色が表示され、所定のセンサデータＤ２では黒色が表示される。差分データ検出部３２３は、例えば、（２，２）と、（３，２）と、（４，２）とのピクセルデータがセンサデータＤ１と所定のセンサデータＤ２との差分データＤ３であると検出する。
【００５９】
データ送信部３２４は、所定のセンサデータＤ２をセンサデータ保存部３４１に保存する（Ｓ１３）。データ送信部３２４は、センサデータ保存部３４１に保存される所定のセンサデータＤ２の中から差分データＤ３を検出する。データ送信部３２４は、差分データＤ３の保存されるアドレス情報Ｄ４を取得する（Ｓ１４）。
【００６０】
データ送信部３２４は、アドレス情報Ｄ４をアドレス情報保存部３３１に保存する（Ｓ１５）。なお、データ送信部３２４は、アドレス情報保存部３３１の所定の領域にアドレス情報Ｄ４を保存することに限らず、保存可能箇所に任意に保存してもよい。
【００６１】
図７は、差分データ受信部３５１の流れ図である。差分データ受信部３５１は、例えば、処理部３５２から呼び出されることによって処理（Ｓ２１〜Ｓ２７）を実行してもよい。
【００６２】
差分データ受信部３５１は、コアメモリ３３にアドレス情報Ｄ４が保存されるかを確認する（Ｓ２１）。アドレス情報Ｄ４が保存される場合（Ｓ２１：Ｙｅｓ）には、差分データ受信部３５１は、コアメモリ３３からアドレス情報Ｄ４を取得する（Ｓ２２）。
【００６３】
差分データ受信部３５１は、他の差分データ受信部３５１がアドレス情報Ｄ４を取得したかを判定する（Ｓ２３）。全ての他の差分データ受信部３５１がアドレス情報Ｄ４を取得した場合（Ｓ２３：Ｙｅｓ）には、差分データ受信部３５１は、取得したアドレス情報Ｄ４をコアメモリ３３から削除する（Ｓ２４）。アドレス情報Ｄ４を取得していない他の差分データ受信部３５１がある場合（Ｓ２３：Ｎｏ）および、処理（Ｓ２４）が終了した場合には、処理（Ｓ２５）を実行する。
【００６４】
差分データ受信部３５１は、取得したアドレス情報Ｄ４に基づいて、センサデータ保存部３４１から差分データＤ３を取得する（Ｓ２５）。差分データ受信部３５１は、差分データＤ３に基づいて所定のセンサデータＤ２を生成する（Ｓ２６）。なお、差分データ受信部３５１は、例えば、センサデータＤ１を受信側プロセッサコア３５のメモリに保持し、センサデータＤ１と差分データＤ３とを合成することによって所定のセンサデータＤ２を生成してもよい。
【００６５】
差分データ受信部３５１は、処理部３５２へ所定のセンサデータＤ２を送信する（Ｓ２７）。差分データ受信部３５１は、処理（Ｓ２７）またはアドレス情報Ｄ４が保存されていない場合（Ｓ２１：Ｎｏ）の後に終了する。
【００６６】
処理部３５２は、所定のセンサデータＤ２に基づいて車両１を制御する。なお、コアメモリ３３にアドレス情報Ｄ４が保存されていない場合（Ｓ２１：Ｎｏ）には、処理部３５２は、例えば、受信側プロセッサコア３５のメモリに保持されるセンサデータＤ１を用いて車両１を制御してもよい。
【００６７】
以上に示す車両制御装置３は、差分データ検出部３２３と、データ送信部３２４と、差分データ受信部３５１とを備えることによって、大容量メモリ３４を介して所定のセンサデータＤ２を受け渡すよりも高速に各プロセッサコア３１間で所定のセンサデータＤ２を受け渡すことができる。これにより、車両制御装置３は、各プロセッサコア３１間でデータの受け渡し速度を向上させることができる。この結果、車両制御装置３は、所定のセンサデータＤ２が大きくなるにつれて車両１の制御が困難になることを抑制することができる。
【００６８】
車両制御装置が自動運転車両の制御に使用される場合には、外部環境を詳細に把握する為、通常の車両と比較してセンサから取得するデータ量が増大する。自動運転に使用される車両制御装置は、安全性を確保する為に所定周期内で制御することが求められる。センサから取得するデータ量が増加するにつれて各プロセッサコア間のデータの受け渡し時間が増加する為、車両制御装置は、所定周期内に制御することが困難になる。車両制御装置３は、プロセッサコア間のデータの受け渡し時間の増加を抑制することができるため、自動運転車両の制御に使用することが可能である。
【実施例２】
【００６９】
本実施例は、第１実施例の変形例に相当する為、第１実施例との差異を中心に説明する。図８は、複数のプロセッサコア３１ａ間におけるデータの受け渡しの説明図。複数のプロセッサコア３１ａは、送信先切替部３２５によって、大容量メモリ３４にて発生するデータのアクセス競合を抑制する。車両制御装置３ａは、例えば、複数のプロセッサコア３１ａと大容量メモリ３４とを備える。プロセッサコア３１ａは、送信側プロセッサコア３２ａと、複数の受信側プロセッサコア３５ａとを備え、コアメモリ３３ａと接続される。
【００７０】
送信側プロセッサコア３２ａは、各受信側プロセッサコア３５ａに所定のセンサデータＤ２を渡す機能である。送信側プロセッサコア３２ａは、例えば、処理部３２１とデータ送信処理部３２２ａとを備える。データ送信処理部３２２ａは、コアメモリ３３ａと大容量メモリ３４とにデータを保存する機能である。データ送信処理部３２２ａは、例えば、差分データ検出部３２３ａとデータ送信部３２４と送信先切替部３２５と、差分データ送信３２６とを備える。
【００７１】
差分データ検出部３２３ａは、所定のセンサデータＤ２に基づいて、差分データＤ３を検出する機能である。差分データ検出部３２３ａは、処理部３２１から所定のセンサデータＤ２を取得する。差分データ検出部３２３ａは、センサデータ保存部３４１からセンサデータＤ１を取得する。差分データ検出部３２３ａは、所定のセンサデータＤ２と差分データＤ３とを送信先切替部３２５に送信する。
【００７２】
送信先切替部３２５は、少なくとも一つの受信側プロセッサコア３５ａが大容量メモリ３４から差分データＤ３を受信する場合には、センサデータ保存処理を停止させる機能である。すなわち、送信先切替部３２５は、後述する受信判定保存部３３３に基づいて、所定のセンサデータＤ２または差分データＤ３の保存先を切り替える機能である。
【００７３】
送信先切替部３２５は、少なくとも一つの受信側プロセッサコア３５ａが大容量メモリ３４から差分データＤ３を受信中の場合には、差分データＤ３を差分データ送信部３２６に送信する。送信先切替部３２５は、受信側プロセッサコア３５ａが差分データＤ３を受信終了の場合には、データ送信部３２４に所定のセンサデータＤ２と差分データＤ３に関する情報を送信する。送信先切替部３２５の処理は、図９に後述する。
【００７４】
差分データ送信３２６は、後述する差分データ保存部３３２へ差分データＤ３を保存する機能である。差分データ送信３２６の処理は、図９にて後述する。
【００７５】
コアメモリ３３ａは、プロセッサコア３１ａとデータを受け渡し可能に接続される記憶装置である。コアメモリ３３ａは、アドレス情報保存部３３１と、差分データ保存部３３２と、受信判定保存部３３３とを備える。
【００７６】
差分データ保存部３３２には、差分データＤ３が保存される。受信判定保存部３３３には、各受信側プロセッサコア３５ａが大容量メモリ３４にアクセス中かの判定値が保存される。
【００７７】
各受信側プロセッサコア３５ａは、所定のセンサデータＤ２に基づいて、所定のグループに属する複数の処理をする。各受信側プロセッサコア３５ａは、例えば、差分データ受信部３５１ａと、処理部３５２とをそれぞれ備える。
【００７８】
差分データ受信部３５１ａは、所定のセンサデータＤ２を取得する機能である。差分データ受信部３５１ａは、差分データ保存部３３２から差分データＤ３を取得する。
【００７９】
差分データ受信部３５１ａは、アドレス情報保存部３３１からアドレス情報Ｄ４を取得してもよい。差分データ受信部３５１ａは、アドレス情報Ｄ４に基づいてセンサデータ保存部３４１から差分データＤ３を取得してもよい。
【００８０】
差分データ受信部３５１ａは、差分データＤ３に基づいて所定のセンサデータＤ２を生成する。差分データ受信部３５１は、図１２にて後述する。
【００８１】
図９は、送信先切替部３２５の流れ図である。送信先切替部３２５は、差分データ検出部３２３から所定のセンサデータＤ２と差分データＤ３とを取得する（Ｓ３１）。送信先切替部３２５は、受信判定保存部３３３を参照する（Ｓ３２）。
【００８２】
送信先切替部３２５は、少なくとも一つの受信側プロセッサコア３５が大容量メモリ３４にアクセス中かどうかを判定する（Ｓ３３）。少なくとも一つの受信側プロセッサコア３５が、大容量メモリ３４にアクセス中の場合（Ｓ３３：Ｙｅｓ）には、送信先切替部３２５は、差分データＤ３を差分データ送信部３２６へ送信する。全ての受信側プロセッサコア３５が大容量メモリ３４にアクセスしていない場合（Ｓ３４：Ｎｏ）には、送信先切替部３２５は、所定のセンサデータＤ２と差分データＤ３とをデータ送信部３２４へ送信する（Ｓ３５）。送信先切替部３２５は、処理（Ｓ３４）または処理（Ｓ３５）の後に終了する。
【００８３】
図１０は、差分データ送信部３２６の流れ図である。差分データ送信３２６は、差分データＤ３を送信先切替部３２５から取得する（Ｓ４１）。差分データ送信３２６は、差分データＤ３の保存領域を差分データ保存部３３２に設定する（Ｓ４２）。差分データＤ３の保存領域は、図１１にて後述する。差分データ送信部３２６は、設定された保存領域に差分データＤ３を保存する。
【００８４】
図１１は、差分データ保存部３３２の説明図である。差分データＤ３は、例えば、「ｎ」個のデータで構成される。なお、「ｎ」は、任意の定数である。差分データＤ３の内の１番目のデータは、例えば、第１のデータ（図中、Ｄａｔａ（１）と示す場合がある）Ｄ５と示す。差分データＤ３の内の「ｎ」番目のデータは、例えば、第ｎのデータ（図中、Ｄａｔａ（ｎ）と示す場合がある）Ｄ６と示す。
【００８５】
差分データ送信３２６は、例えば、第１のデータＤ５を保存するアドレス情報Ｄ７を設定する。差分データ送信３２６は、例えば、第ｎのデータＤ６を保存するアドレス情報Ｄ８を設定する。すなわち、差分データ送信３２６は、第１のデータＤ５から第ｎのデータＤ６を含むｎ個のデータを保存する領域を、アドレス情報Ｄ７からアドレス情報Ｄ８の間に設定する。
【００８６】
図１２は、受信側プロセッサコア３５ａの流れ図である。受信側プロセッサコア３５ａは、処理部３５２の処理（Ｓ５１）と、差分データ受信部３５１ａの処理（Ｓ５２〜Ｓ５４，Ｓ２５，Ｓ２６）とによって実行される。
【００８７】
処理部３５２は、差分データ受信部３５１ａに所定のセンサデータＤ２を要求する（Ｓ５１）。差分データ受信部３５１ａは、差分データ保存部３３２に差分データＤ３が保存されるかを確認する（Ｓ５２）。差分データＤ３が差分データ保存部３３２に保存される場合（Ｓ５２：Ｙｅｓ）には、差分データ受信部３５１ａは、差分データ保存部３３２から差分データＤ３を取得する（Ｓ５３）。
【００８８】
なお、差分データ受信部３５１ａは、差分データ保存部３３２の所定のアドレス情報を参照先のアドレス情報として設定し、参照先のアドレス情報と一致するアドレス情報に保存される差分データＤ３を取得してもよい。例えば、差分データ受信部３５１ａは、アドレス情報Ｄ８を参照先のアドレス情報として設定し、第ｎのデータＤ６を取得する。差分データ受信部３５１ａは、参照先のアドレス情報の値を変動させ、第ｎのデータＤ６から第１のデータＤ５まで取得する。
【００８９】
差分データＤ３が差分データ保存部３３２に保存されない場合（Ｓ５２：Ｎｏ）には、差分データ受信部３５１ａは、センサデータ保存部３４１から差分データＤ３を取得する処理（Ｓ５４）をする。なお、処理（Ｓ５４）は、図７に示す処理（Ｓ２１〜Ｓ２５）である。
【００９０】
差分データ受信部３５１ａは、処理（Ｓ５３）または処理（Ｓ５４）の後に所定のセンサデータＤ２を生成（Ｓ２５）する。差分データ受信部３５１ａは、処理部３５２に所定のセンサデータＤ２を送信する（Ｓ２６）。
【００９１】
以上に示す車両制御装置３ａは、送信先切替部３２５を備えることによって、各プロセッサコア３１ａが大容量メモリ３４にアクセスする際の競合を抑制することができる。これにより、車両制御装置３ａは、受信側プロセッサコア３５ａが大容量メモリ３４からデータを読み込み中に、送信側プロセッサコア３２ａによって大容量メモリ３４のデータが更新されることを抑制することができる。
【実施例３】
【００９２】
本実施例は、第１実施例および第２実施例の変形例に相当する為、第１実施例および第２実施例との差異を中心に説明する。図１３は、複数のプロセッサコア３１ｂ間におけるデータの受け渡しの説明図である。車両制御装置３ｂは、受信側プロセッサコア３５が大容量メモリ３４へのアクセスを終了した場合に、センサデータ保存部３４１のデータを更新する。車両制御装置３ｂは、例えば、複数のプロセッサコア３１ｂと大容量メモリ３４とを備える。各プロセッサコア３１ｂは、送信側プロセッサコア３２ｂと、受信側プロセッサコア３５とを備え、コアメモリ３３ｂと接続される。
【００９３】
送信側プロセッサコア３２ｂは、例えば、処理部３２１とデータ送信処理部３２２ｂとを備える。データ送信処理部３２２ｂは、コアメモリ３３と大容量メモリ３４とにデータを保存する機能である。データ送信処理部３２２ｂは、例えば、差分データ検出部３２３と、送信先切替部３２５と、データ送信部３２４と、差分データ送信３２６と、差分データ反映部３２７とを備える。
【００９４】
差分データ反映部３２７は、差分データ保存部３３２ｂに保存される差分データＤ３を大容量メモリ３４に保存する機能である。差分データ反映部３２７は、図１４にて後述する。
【００９５】
コアメモリ３３ｂは、各プロセッサコア３１とデータ受け渡し可能に接続される記憶部である。コアメモリ３３ｂは、例えば、アドレス情報保存部３３と、差分データ保存部３３２ｂと、受信判定保存部３３３とを備える。差分データ保存部３３２ｂには、差分データＤ３が保存される。差分データ保存部３３２ｂは、差分データ反映部３２７によって差分データＤ３が読みだされる。
【００９６】
図１４は、差分データ反映部３２７の流れ図である。差分データ反映部３２７は、受信判定保存部３３３を参照する（Ｓ６１）。受信側プロセッサコア３５ａが差分データＤ３を取得完了の場合（Ｓ６１：Ｙｅｓ）には、差分データ反映部３２７は、差分データＤ３を差分データ保存部３３２ｂから取得する（Ｓ６２）。差分データ反映部３２７は、データ送信部３２４へ差分データＤ３を送信する（Ｓ６４）。
【００９７】
なお、受信側プロセッサコア３５ａが差分データＤ３を取得中の場合（Ｓ６１：Ｎｏ）には、差分データ反映部３２７は、受信側プロセッサコア３５ａが差分データＤ３を取得完了まで待機する。差分データ送信部３２４は、センサデータ保存部３４１のセンサデータを更新する。なお、差分データ送信部３２４は、センサデータ保存部３４１に保存されるセンサデータと、差分データＤ３とを合成することによって、センサデータ保存部３４１を更新してもよい。
【００９８】
以上に示す車両制御装置３ｂは、差分データ反映部３２７を備えることによって、送信側プロセッサコア３２ｂは、複数の受信側プロセッサコア３５が差分データＤ３を取得中には、差分データ保存部３３２に差分データＤ３を保存することができる。これにより、所定のグループに属する複数の受信側プロセッサコア３５は、互いに同一のセンサデータを用いて処理を実行することができる。
【実施例４】
【００９９】
本実施例は、第１実施例〜第３実施例の変形例に相当する為、第１実施例〜第３実施例との差異を中心に説明する。図１５は、複数のプロセッサコア３１ｃ間におけるデータの受け渡しの説明図である。車両制御装置３ｃは、複製データ保存部３４２を備え、差分データ受信部３５１ｃの受信したデータを保存する。車両制御装置３ｃは、例えば、複数のプロセッサコア３１ｃと、大容量メモリ３４ｃとを備える。各プロセッサコア３１ｃは、例えば、送信側プロセッサコア３２ｂと、複数の受信側プロセッサコア３５ｃとを備え、コアメモリ３３ｂと接続される。
【０１００】
大容量メモリ３４ｃは、コアメモリ３３ａよりも大容量の記憶領域を有し、コアメモリ３３ａよりもデータへのアクセス速度が低速な記憶部である。大容量メモリ３４ｃは、センサデータ保存部３４１と、複製データ保存部３４２とを備える。複製データ保存部３４２には、受信側プロセッサコア３５ｃにて取得した所定の差分データＤ３が保存される。
【０１０１】
受信側プロセッサコア３５ｃは、所定のセンサデータに基づいて、所定のグループに属する複数の処理を実行する機能である。各受信側プロセッサコア３５ｃは、例えば、差分データ受信部３５１ｃと、処理部３５２とをそれぞれ備える。処理部３５２は、蓄積データ領域に蓄積されるセンサデータに基づいて所定の処理をする機能である。
【０１０２】
差分データ受信部３５１ｃは、所定のセンサデータＤ２を取得する機能である。差分データ受信部３５１ｃは、アドレス情報保存部３３１からアドレス情報Ｄ４を取得する。差分データ受信部３５１ｃは、アドレス情報Ｄ４に基づいてセンサデータ保存部３４１から差分データＤ３を取得する。差分データ受信部３５１ｃは、複製データ保存部３４２に差分データＤ３を保存する。
【０１０３】
図１６は、受信側プロセッサコア３５ｃの流れ図である。受信側プロセッサコア３５ｃは、例えば、処理部３５２の処理（Ｓ５１）と、差分データ受信部３５１ｃ（Ｓ７１〜Ｓ７４，Ｓ２５，Ｓ２６）とによって実行される。
【０１０４】
処理部３５２は、差分データ受信部３５１ｃへ所定のセンサデータＤ２を要求する（Ｓ５１）。差分データ受信部３５１ｃは、複製データ保存部３４２に差分データＤ３が保存されているかを確認する（Ｓ７１）。複製データ保存部３４２に差分データＤ３が無い場合（Ｓ７１：Ｙｅｓ）には、差分データ受信部３５１ｃは、差分データＤ３の受信処理（Ｓ７２）を開始する。差分データＤ３の受信処理（Ｓ７２）は、例えば、図１２に示す処理（Ｓ５２）〜処理（Ｓ５４）である。差分データ受信部３５１ｃは、差分データＤ３を複製データ保存部３４２へ保存する（Ｓ７３）。
【０１０５】
複製データ保存部３４２に差分データＤ３がある場合（Ｓ７２：Ｎｏ）場合には、差分データ受信部３５１ｃは、複製データ保存部３４２から差分データＤ３を取得する（Ｓ７４）。差分データ受信部３５１ｃは、処理（Ｓ７３）または処理（Ｓ７４）の終了後に、差分データＤ３に基づいて所定のセンサデータＤ２を生成（Ｓ２５）し、処理部３５２へ所定のセンサデータＤ２を送信（Ｓ２６）する。
【０１０６】
以上に示す車両制御装置３ｃは、複製データ保存部３４２を備えることによって、各受信側プロセッサコア３５ｃ間で同一のセンサデータを用いて車両を制御することができる。これにより、各受信側プロセッサコア３５ｃ間で使用する所定のセンサデータＤ２の整合性を確保できる。
【０１０７】
所定の受信側プロセッサコア３５ｃの処理中にエラー等が生じた場合には、所定の受信側プロセッサコア３５ｃは、エラーから復旧し、差分データＤ３を再度取得する。復旧中にセンサデータ送信部３４１のセンサデータが更新されることによって、各受信側プロセッサコア３５ｃ間で使用する所定のセンサデータＤ２の整合性が無くなる。
【０１０８】
複製データ保存部３４２には、受信側プロセッサコア３５ｃが取得した差分データＤ３が保存される。これにより、復旧後の所定の受信側プロセッサコア３５ｃが複製データ保存部３４２から差分データＤ３を取得することによって、各受信側プロセッサコア３５ｃ間で使用する所定のセンサデータＤ２の整合性を確保することができる。
【実施例５】
【０１０９】
本実施例は、第１実施例の変形例に相当する為、第１実施例との差異を中心に説明する。図１７は、複数のプロセッサコア３１ｄ間におけるデータの受け渡しの説明図である。車両制御装置３ｄは、完了通知部３２８を備え、所定のセンサデータＤ２の書き込み完了を各受信側プロセッサコア３５ｄに通知する。車両制御装置３ｄは、例えば、複数のプロセッサコア３１ｄと、大容量メモリ３４とを備える。各プロセッサコア３１ｄは、例えば、送信側プロセッサコア３２ｄと、複数の受信側プロセッサコア３５ｄとを備え、コアメモリ３３と接続される。
【０１１０】
送信側プロセッサコア３２ｄは、受信側プロセッサコア３５ｄへ所定のセンサデータＤ３を送る機能である。送信側プロセッサコア３２ｄは、車両制御部３ｄの起動後に、初期化処理を実行する。初期化処理は、例えば、センサ７からセンサデータを取得し、センサデータが保存されない大容量メモリ３４にセンサデータを保存する処理である。
【０１１１】
送信側プロセッサコア３２ｄは、例えば、処理部３２１とデータ送信処理部３２２ｄとを備える。データ送信処理部３２２ｄは、コアメモリ３３と大容量メモリ３４とにデータを保存する機能である。
【０１１２】
データ送信処理部３２２ｄは、例えば、差分データ検出部３２３と、データ送信部３２４と、完了通知部３２８とを備える。完了通知部３２８は、所定のセンサデータ保存処理を終了した通知を各受信側プロセッサコア３５ｄに送信する。
【０１１３】
受信側プロセッサコア３５ｄは、所定のセンサデータに基づいて、所定のグループに属する複数の処理を実行する機能である。受信側プロセッサコア３５ｄは、例えば、差分データ受信部３５１ｄと、処理部３５２とを備える。
【０１１４】
差分データ受信部３５１ｄは、所定のセンサデータＤ２を取得する機能である。差分データ受信部３５１ｄは、アドレス情報保存部３３１からアドレス情報Ｄ４を取得する。差分データ受信部３５１ｄは、アドレス情報Ｄ４に基づいて、センサデータ保存部３４１から差分データＤ３を取得する。
【０１１５】
なお、車両制御装置３ｄの起動後において、差分データ受信部３５１ｄは、待機する。差分データ受信部３５１ｄは、完了通知部３２８からの通知によって、差分データＤ３を受信する処理を開始する。
【０１１６】
以下、送信側プロセッサコア３２ｄの処理を、車両制御装置３ｄの初期化処理を一例に挙げて説明する。なお、送信側プロセッサコア３２ｄは、初期化処理に限らず、通常の処理に使用してもよい。
【０１１７】
図１８は、送信側プロセッサコア３２ｄの流れ図である。送信側プロセッサコア３２ｄの処理は、処理部３２１の処理（Ｓ８１）と、差分データ検出部３２３の処理（Ｓ８２）と、データ送信部３２４ｄの処理（Ｓ８３〜Ｓ８４）とによって実行される。
【０１１８】
処理部３２１は、センサ７から、初期データを取得する（Ｓ８１）。初期データは、例えば、センサ７にて撮影された画像データである。処理部３２１は、差分データ検出部３２３へ初期データを送信する。
【０１１９】
差分データ検出部３２３は、データ送信部３２４へ初期データを送信する。データ送信部３２４は、センサデータ保存部３４１に初期データを保存する（Ｓ８２）。完了通知部３２８は、データ送信部３２４がセンサデータ保存部３４１に初期データを保存完了したかどうかを判定する（Ｓ８３）。保存完了した場合（Ｓ８３：Ｙｅｓ）には、完了通知部３２８は、保存完了通知を受信側プロセッサコア３５ｄに送信する。保存途中の場合（Ｓ８３：Ｎｏ）には、完了通知部３２８は、データ送信部３２４が保存完了するまで待機する（Ｓ８３）。
【０１２０】
以上に示す車両制御装置３ｄは、完了通知部３２８を備えることによって、所定のセンサデータＤ２を保存中に、受信側プロセッサコア３５が差分データ受信処理をすることを抑制することができる。
【０１２１】
完了通知部３２８の通知後に受信側プロセッサコア３５ｄを起動させることによって、センサデータ保存部３４１にセンサデータが保存されてない場合に、受信側プロセッサコア３５ｄがセンサデータ保存部３４１にアクセスすることを抑制することができる。
【実施例６】
【０１２２】
本実施例は、第１実施例〜第４実施例の変形例に相当する為、第１実施例〜第４実施例との差異を中心に説明する。図１９は、複数のプロセッサコア３１ｅ間におけるデータの受け渡しの説明図である。車両制御装置３ｅは、受信依頼部３２９を備え、差分データＤ３の読み込みを送信側プロセッサコア３２から受信側プロセッサコア３５に依頼することができる。車両制御装置３ｅは、例えば、複数のプロセッサコア３１ｅと、大容量メモリ３４ｃとを備える。各プロセッサコア３１ｅは、送信側プロセッサコア３２ｅと、受信側プロセッサコア３５ｅとを備え、コアメモリ３３ｂと接続される。
【０１２３】
送信側プロセッサコア３２ｅは、受信側プロセッサコア３５ｅへ所定のセンサデータＤ２を送る機能である。送信側プロセッサコア３２ｅは、例えば、処理部３２１とデータ送信処理部３２２ｅとを備える。データ送信処理部３２２ｅは、大容量メモリ３４とコアメモリ３３にデータを保存する機能である。データ送信処理部３２２ｅは、例えば、差分データ検出部３２３とデータ送信部３２４と送信先切替部３２５と、差分データ送信部３２６と、差分データ反映部３２７と、受信依頼部３２９と、を備える。
【０１２４】
受信依頼部３２９は、後述する差分データ受信部３５１ｅの差分データＤ３取得処理を開始させる機能である。受信依頼部３２９は、データ送信部３２４のデータ送信の進度を観察し、所定の場合に差分データ受信部３５１ｅの処理を開始させる。
【０１２５】
各受信側プロセッサコア３５ｅは、所定のセンサデータＤ２を取得し、所定のグループに属する複数の処理を実行する。各受信側プロセッサコア３５ｅは、例えば、差分データ受信部３５１ｅと、処理部３５２とをそれぞれ備える。
【０１２６】
差分データ受信部３５１ｅは、差分データＤ３を取得する機能である。差分データ受信部３５１ｅは、受信依頼部３２９によって処理を開始される。差分データ受信部３５１ｅは、アドレス情報保存部３３１からアドレス情報Ｄ４を取得する。
【０１２７】
差分データ受信部３５１ｅは、アドレス情報保存部３３１に基づいて、差分データＤ３をセンサデータ保存部３４１から取得する。なお、差分データ受信部３５１ｅは、受信依頼部３２９によって処理を開始することに限らず、処理部３５１によって処理を開始されてもよい。
【０１２８】
なお、受信依頼部３２９は、センサデータ保存部３４１の差分データ取得可能範囲を差分データ受信部３５１ｅに送信してもよい。差分データ取得可能範囲は、例えば、送信側プロセッサコア３２がセンサデータを保存終了した範囲である。受信側プロセッサコア３５は、差分データ取得可能範囲にアクセスしても、送信側プロセッサコア３２とのデータ競合を回避する。この場合において、差分データ受信部３５１ｅは、差分データ取得可能範囲のセンサデータから差分データＤ３を取得する。
【０１２９】
以上に示す車両制御装置３ｅは、受信依頼部３２９を備えることによって、センサデータ保存処理中でも、差分データ受信部３５１ｅの差分データＤ３取得処理を開始することができる。これにより、データ送信部３２４のセンサデータ保存処理の時間がかかる場合でも、差分データＤ３取得処理を平行してすることができる。
【０１３０】
コンピュータを、車両制御装置として機能させるためのコンピュータプログラムは、コンピュータ上に、センサから受信する所定のセンサデータと大容量メモリに保存されるセンサデータとの差分を示す差分データを検出する機能と、差分データが保存される大容量メモリのアドレス情報を、コアメモリを介して複数のプロセッサコア間で受け渡することにより、大容量メモリを介して所定のセンサデータを受け渡するよりも高速に複数のプロセッサコア間で所定のセンサデータを受け渡す機能と、所定のセンサデータに基づいて所定のグループに属する複数の処理をする機能と、をそれぞれ実現させる。
【０１３１】
なお、本発明は上述の実施形態に限定されず、様々な変形例が含まれる。上記実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることもできる。また、ある実施形態の構成に他の実施形態の構成を加えることもできる。また、各実施形態の構成の一部について、他の構成を追加・削除・置換することもできる。
【０１３２】
上記各構成、機能、処理部、処理手段等は、それらの一部や全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリ、ハードディスク、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）等の記録装置、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）カード、ＳＤ（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）カード、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）等の記録媒体に格納することができる。
【０１３３】
また、上述した実施形態に含まれる技術的特徴は、特許請求の範囲に明示された組み合わせに限らず、適宜組み合わせることができる。送信側プロセッサコアと受信側プロセッサコアとの通信方法は、車両システム以外への適用を妨げるものではない。
【符号の説明】
【０１３４】
１・・・車両，２・・・車載ネットワーク，３・・・車両制御装置，４・・・通信装置，５・・・車載ネットワーク，６・・・駆動装置，７・・・センサ，８・・・出力装置，９・・・入力装置，１０・・・通知装置，３０・・・プロセッサ，３１・・・プロセッサコア，３２・・・送信側プロセッサコア，３３・・・コアメモリ，３４・・・大容量メモリ，３５・・・受信側プロセッサコア，３６・・・通信経路，３７・・・通信経路
【図１】
2020185924.tif 000003
【図２】
2020185924.tif 000004
【図３】
2020185924.tif 000005
【図４】
2020185924.tif 000006
【図５】
2020185924.tif 000007
【図６】
2020185924.tif 000008
【図７】
2020185924.tif 000009
【図８】
2020185924.tif 000010
【図９】
2020185924.tif 000011
【図１０】
2020185924.tif 000012
【図１１】
2020185924.tif 000013
【図１２】
2020185924.tif 000014
【図１３】
2020185924.tif 000015
【図１４】
2020185924.tif 000016
【図１５】
2020185924.tif 000017
【図１６】
2020185924.tif 000018
【図１７】
2020185924.tif 000019
【図１８】
2020185924.tif 000020
【図１９】
2020185924.tif 000021