(57)【要約】【課題】省電力化及び静音性の点で改善を図るインバータを提供する。【解決手段】三相ブリッジ接続された上アーム中の３つのスイッチング素子と、下アーム中の３つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、第１期間において３相のうち１相の上アームを導通状態とし、第２期間において３相のうち１相の上アームを非導通状態とし、第１期間及び第２期間を交互に反復して主回路を２相変調方式で駆動する制御器とを備えるインバータであって、第１期間において前記制御器は、搬送波の山において３つのスイッチング素子が全てのオンである零ベクトル(1,1,1)を生成し、第２期間において前記制御器は、搬送波の山において３つのスイッチング素子が全てのオフである零ベクトル(0,0,0)を生成する。【選択図】図１
2020108329.tif 000002
【特許請求の範囲】
【請求項１】
三相ブリッジ接続された上アーム中の３つのスイッチング素子と、下アーム中の３つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、
第１期間において３相のうち１相の上アームを導通状態とし、第２期間において３相のうち１相の上アームを非導通状態とし、前記第１期間及び前記第２期間を交互に反復して前記主回路を２相変調方式で駆動する制御器と
を備えるインバータであって、
前記第１期間において前記制御器は、搬送波の山において前記３つのスイッチング素子が全てのオンである零ベクトル(1,1,1)を生成し、前記第２期間において前記制御器は、搬送波の山において前記３つのスイッチング素子が全てのオフである零ベクトル(0,0,0)を生成し、又は
前記第１期間において前記制御器は、搬送波の谷において前記３つのスイッチング素子が全てのオンである零ベクトル(1,1,1)を生成し、前記第２期間において前記制御器は、搬送波の谷において前記３つのスイッチング素子が全てのオフである零ベクトル(0,0,0)を生成する
インバータ。
【請求項２】
前記第１期間及び第２期間では、線間電圧が発生する基準位置が搬送波の山であり、
又は
前記第１期間及び第２期間では、線間電圧が発生する基準位置が搬送波の谷であり、
前記線間電圧が発生する基準位置は、一定周期となる請求項１に記載のインバータ。
【請求項３】
前記第１期間と前記第２期間とを切り替えるとき、
３相のスイッチング素子のオン/オフ状態が同時に反転する請求項１又は請求項２に記載のインバータ。
【請求項４】
前記第１期間の搬送波と前記第２期間の搬送波が反転している請求項１−３のいずれか１項に記載のインバータ。
【請求項５】
前記第１期間の変調波と前記第２期間の変調波が反転している請求項１−３のいずれか１項に記載のインバータ。
【請求項６】
前記制御器は単一のタイマによって実現される請求項１−５のいずれか１項に記載のインバータ。
【請求項７】
前記制御器は、周波数が所定範囲内で変化する搬送波に基づいて前記主回路を駆動する
請求項１−６のいずれか１項に記載のインバータ。
【請求項８】
前記第１期間と前記第２期間とを切り替える場合に、搬送波を停止させ、ゲート論理を反転させ、搬送波を再開するときにおいて停止時間を補償する時間補償器を備える請求項１−７のいずれか１項に記載のインバータ。
【請求項９】
前記第１期間と前記第２期間とを切り替える場合に、導通状態である１相を除く２相において、
切り替え後の上アームと下アームのオン／オフ状態を、
切り替え前の上アームと下アームのオン／オフ状態で開始する請求項１−８のいずれか１項に記載のインバータ。
【請求項１０】
前記第１期間と前記期間とを切り替える場合に、三角波である搬送波を停止させずに行う請求項１−９のいずれか１項に記載のインバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、インバータに関する。
【背景技術】
【０００２】
インバータは既に幅広い分野にわたって利用されているが、ＥＶ（電気自動車）等の車分野、再生エネルギー分野、分散電源システム等、その活用範囲がさらに拡大している。特許文献１〜３のように、さまざまなインバータが知られている。２相変調制御は、スイッチング回数を３相変調に比べ、２／３にすることによって、スイッチング損失を低減し、消費電力を低減できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１９２３０１号公報
【特許文献２】特開２０１８−４２４２９号公報
【特許文献３】特許第４６４３４０４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の２相変調は、スイッチング損失を低減できる反面、電流高調波のキャリア周波数基本波成分が増加し、さらにキャリア周波数（高調波成分含む）を中心に側波帯成分が拡散するため、騒音増加につながる。そのため、例えば、冷蔵庫等の静音性が求められる機器において、容易に３相変調から２相変調に変更できない。スイッチング損失の低減を目的に従来の２相変調を採用する場合、静音性を確保するためにキャリア周波数を再設定するが、モータの共振特性によっては３相変調で設定したキャリア周波数より高い周波数に設定する必要があり、その場合は、省電力効果が減る。また、上記先行技術文献にある鋸波の高調波増加抑制技術は、三角波に比べ、電流リップルの大きさ、鋸波変調自体の特性により、電流高調波および騒音性能で劣る問題がある。
【課題を解決するための手段】
【０００５】
上記課題の存在、及びこれら課題を解決する手段を本願発明者らは見出した。本開示によれば、２相変調における線間電圧のキャリア周波数高調波成分を３相変調と同等レベルにまで低減し、省電力化及び静音性の点で改善を図るインバータを提供できる。
【０００６】
本開示のある実施形態によれば、三相ブリッジ接続された上アーム中の３つのスイッチング素子と、下アーム中の３つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、第１期間において３相のうち１相の上アームを導通状態とし、第２期間において３相のうち１相の上アームを非導通状態とし、前記第１期間及び前記第２期間を交互に反復して前記主回路を２相変調方式で駆動する制御器とを備えるインバータであって、前記第１期間において前記制御器は、搬送波の山において前記３つのスイッチング素子が全てのオンである零ベクトル(1,1,1)を生成し、前記第２期間において前記制御器は、搬送波の山において前記３つのスイッチング素子が全てのオフである零ベクトル(0,0,0)を生成し、又は前記第１期間において前記制御器は、搬送波の谷において前記３つのスイッチング素子が全てのオンである零ベクトル(1,1,1)を生成し、前記第２期間において前記制御器は、搬送波の谷において前記３つのスイッチング素子が全てのオフである零ベクトル(0,0,0)を生成するインバータを提供する。
【発明の効果】
【０００７】
省電力化及び静音性の点で改善を図るインバータを提供できる。
【図面の簡単な説明】
【０００８】
【図１】電気機器のブロック図である。
【図２】制御器が用いる搬送波、変調波と、主回路に与えられる制御信号と、線間電圧とを示す波形図である。
【図３】制御信号を発生するのに用いる制御器のタイマのアルゴリズムのフロー図である。
【図４】アルゴリズムによって発生される搬送波を示す図である。
【図５】制御信号を発生するのに用いる制御器のタイマのアルゴリズムのフロー図である。
【図６】アルゴリズムによって発生される搬送波を示す図である。
【図７】第１期間及び第２期間の境界でのゲートの変化タイミングの修正を示す図である。
【図８】制御器の構造を示すブロック図である。
【図９】図２に示される搬送波反転を実現する制御器のブロック図である。
【図１０】第１期間の変調波及び第２期間の変調波の位相が反転している例を示す図である。
【図１１】図１０に示される変調波反転を実現する制御器のブロック図である。
【発明を実施するための形態】
【０００９】
以下の記載及び図面において、対応する部分は同じ参照番号で示される。図面で示される要素の大きさは、必ずしも正確な縮尺では表されていない。
【００１０】
概要
図１は、電気機器１０のブロック図である。電気機器１０は、インバータ１００、直流電源１１０、及び負荷１２０を含む。電気機器１０は、例えば、洗濯機、冷蔵庫のようなモータを含む機器である。この場合、負荷１２０は、モータであるが、これには限定されず、任意の適切な負荷であり得る。
【００１１】
インバータ１００は、直流電源１１０から直流電力を受け取り、三相交流電力として負荷１２０に出力する。直流電源１１０は、交流電源からの交流を整流して直流を発生してもよい。例えば、直流電源１１０は、家庭の電源コンセントから得られる１００ボルトの交流を整流してから、平滑することによって直流電力をインバータ１００に供給してもよい。
【００１２】
インバータ１００は、主回路１０１及び制御器１０６を含む。主回路１０１は、上アーム１０２及び下アーム１０４を含む。上アーム１０２は、３つのスイッチング素子１０２ａ〜１０２ｃを含む。下アーム１０４は、３つのスイッチング素子１０４ａ〜１０４ｃを含む。スイッチング素子１０２ａ〜１０２ｃ及び１０４ａ〜１０４ｃは、三相ブリッジ接続され、直流電源１１０から入力された直流電力を三相交流電力に変換し、負荷１２０に出力する。スイッチング素子１０２ａ〜１０２ｃ及び１０４ａ〜１０４ｃは、典型的には、電力スイッチング素子ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）であるが、これには限定されず任意の適切な半導体スイッチング素子であり得る。スイッチング素子１０２ａ〜１０２ｃ及び１０４ａ〜１０４ｃには、フライホイールダイオードが逆並列に接続されている。
【００１３】
制御器１０６は、スイッチング素子１０２ａ〜１０２ｃ及び１０４ａ〜１０４ｃの制御端子であるゲートに適切な制御電圧を与えることによって、主回路１０１が負荷１２０に出力する電力を制御する。制御器１０６は、例えば、負荷１２０が消費する電力に応じて、スイッチング素子１０２ａ〜１０２ｃ及び１０４ａ〜１０４ｃのスイッチングタイミングを制御する。
【００１４】
主回路の制御
図２は、制御器１０６が用いる搬送波ｃ、変調波ｕ，ｖ，ｗ，と、主回路１０１に与えられる制御信号Ｖｕｐ，Ｖｕｄ，Ｖｖｐ，Ｖｖｄ，Ｖｗｐ，Ｖｗｄと、線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕとを示す波形図である。制御信号Ｖｕｐ，Ｖｕｄ，Ｖｖｐ，Ｖｖｄ，Ｖｗｐ，Ｖｗｄは、それぞれ、スイッチング素子１０２ａ，１０４ａ，１０２ｂ，１０４ｂ，１０２ｃ，１０４ｃの制御端子に与えられる制御信号である。
【００１５】
同じ相の上アーム１０２及び下アーム１０４のスイッチング素子２つは、一方がオンであり、他方がオフである。したがって例えば制御信号Ｖｕｐと、制御信号Ｖｕｄの否定（図２で「〜（チルダ）」によって表される）とは同じである。この関係は、制御信号Ｖｖｐ，Ｖｖｄ，Ｖｗｐ，Ｖｗｄについてもあてはまる。
【００１６】
制御器１０６は、搬送波ｃとして三角波を用いる。制御器１０６は、搬送波ｃと、変調波ｕ，ｖ，ｗとの比較に基づいて、スイッチング素子１０２ａ〜１０２ｃ及び１０４ａ〜１０４ｃの制御端子に与えられる制御信号を発生する。
【００１７】
下に述べるように搬送波ｃと、変調波ｕ，ｖ，ｗとの比較の論理について、第１期間と第２期間とでは逆である。したがって第１期間がアクティブロウであるとすると、第２期間はアクティブハイである。制御器１０６は、第１期間（例えば期間ｐ１，ｐ３）及び第２期間（例えば期間ｐ２，ｐ４）を交互に反復して主回路１０１を２相変調方式で駆動する。第１期間及び第２期間は、変調波ｕ，ｖ，ｗの周期を位相で見たときの６０度に対応する。
【００１８】
第１期間（アクティブロウ、＋ＶＤＣ／２シフト）
期間ｐ１，ｐ３（第１期間と総称する）において、制御器１０６は、変調波を＋ＶＤＣ／２へシフトし、変調波≧（〜搬送波）でスイッチング素子をオンにし、変調波＜（〜搬送波）でスイッチング素子をオフにする。ここで「（〜搬送波）」は、搬送波の位相が１８０°（半周期）ずれた信号を表す。搬送波は三角波なので、「（〜搬送波）」は、搬送波の山と谷とが反転した波形を有する。すなわち、（〜搬送波）の山及び谷の位置は、搬送波の谷及び山にそれぞれ対応する。制御器１０６は、第１期間において、３相のうち１相の上アームを導通状態とし、その３相のうち１相の下アームを非導通状態とする。例えば、第１期間である期間ｐ３では、制御信号Ｖｕｐは、スイッチング素子１０２ａをオンにし、制御信号Ｖｕｄは、スイッチング素子１０４ａをオフにする。
【００１９】
第２期間（アクティブハイ、−ＶＤＣ／２シフト）
期間ｐ２，ｐ４（第２期間と総称する）において、制御器１０６は、変調波を−ＶＤＣ／２へシフトし、変調波≧搬送波でスイッチング素子をオンにし、変調波＜搬送波でスイッチング素子をオフにする。制御器１０６は、第２期間において、３相のうち１相の上アームを非導通状態とし、その３相のうち１相の下アームを導通状態とする。例えば、第２期間である期間ｐ２では、制御信号Ｖｖｐは、スイッチング素子１０２ａをオフにし、制御信号Ｖｖｄは、スイッチング素子１０４ａをオンにする。
【００２０】
図２において、第１期間（例えば期間ｐ３）において制御器１０６は、搬送波ｃの山（例えば時刻ｐ６，ｐ７）において３つのスイッチング素子（例えばスイッチング素子１０２ａ〜１０２ｃ）が全てのオンである零ベクトル(1,1,1)を生成し、第２期間（例えば期間ｐ２）において制御器１０６は、搬送波ｃの山（例えば時刻ｐ３，ｐ４）において３つのスイッチング素子（例えばスイッチング素子１０２ａ〜１０２ｃ）が全てのオフである零ベクトル(0,0,0)を生成する。
【００２１】
代替として、図２の場合と論理が逆になってもよい。すなわち、第１期間（例えば期間ｐ３）において制御器１０６は、搬送波ｃの谷（例えば時刻ｂ６，ｂ７，ｂ８）において３つのスイッチング素子（例えばスイッチング素子１０２ａ〜１０２ｃ）が全てオンである零ベクトル(1,1,1)を生成し、第２期間（例えば期間ｐ２）において制御器１０６は、搬送波ｃの谷（例えば時刻ｂ３，ｂ４，ｂ５）において３つのスイッチング素子（例えばスイッチング素子１０２ａ〜１０２ｃ）が全てオフである零ベクトル(0,0,0)を生成する。
【００２２】
上述の構成によれば、第１期間及び第２期間の間で線間電圧発生位置が、同一になる。具体的には、線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕの発生する期間は、時刻ｂ１〜ｂ１０，ｐ１〜ｐ９を中心として発生しており、位相が進んでいる分、若干異なるが、概ね対称であり、ｐ１〜ｐ９の間隔は等しい。その結果、相電流高調波の搬送波周波数基本波成分が拡散しない。そのためインバータ１００の騒音が低減されるという効果を奏する。これは、従来技術において、第１期間及び第２期間の間で線間電圧発生位置がずれるために、相電流高調波の搬送波周波数基本波成分が拡散及び増加し、騒音が悪化することとは対照的である。
【００２３】
ある実施形態では、第１期間の制御信号Ｖｕｐ，Ｖｕｄ，Ｖｖｐ，Ｖｖｄ，Ｖｗｐ，Ｖｗｄと、第２期間の制御信号Ｖｕｐ，Ｖｕｄ，Ｖｖｐ，Ｖｖｄ，Ｖｗｐ，Ｖｗｄとは、単一のタイマによって生成される。これにより回路構成を簡単にできる。
【００２４】
図２に示されるように、本実施形態によれば、第１期間及び第２期間では、線間電圧が発生する基準位置が搬送波の山であるか、又は第１期間及び第２期間では、線間電圧が発生する基準位置が搬送波の谷である。ここで線間電圧が発生する基準位置は、一定周期となる。また第１期間と第２期間とを切り替えるとき、３相のスイッチング素子のオン/オフ状態が同時に反転する。
【００２５】
ある実施形態では、制御器１０６は、周波数が所定範囲内で変化する搬送波ｃに基づいて主回路１０１を駆動する。例えば、搬送波ｃの１周期ごとに、周波数を８．０ｋＨｚ，８．２ｋＨｚ，７．８ｋＨｚ，８．０ｋＨｚ，８．２ｋＨｚ，８．０ｋＨｚ，…のように変化させる。この意図的に加えられたジッタにより、電流高調波の側波帯（サイドバンド）を調整し、基本波成分のピークを低減し、なおかつ分散させることができる。ジッタを加えると線間電圧が発生する基準位置はずれるが、ジッタの量は多くはないので、概ね線間電圧が発生する基準位置は概ね一定となる。騒音のスペクトラムを拡散できるので、騒音を低減できるという効果を奏する。従来の２相変調方式においては、搬送波周波数(高調波含む)の側波帯成分が拡散しているため、搬送波周波数を変化（拡散）させる場合、より広い周波数範囲に搬送波成分が拡散されるため、騒音上不利であった。よって本開示による上記構成は、従来技術よりも騒音の点で優れている。
【００２６】
比較論理の反転
図３は、制御信号Ｖｕｐ，Ｖｕｄ，Ｖｖｐ，Ｖｖｄ，Ｖｗｐ，Ｖｗｄを発生するのに用いる制御器１０６のタイマのアルゴリズム３００のフロー図である。上述のように図２の制御信号Ｖｕｐ，Ｖｕｄ，Ｖｖｐ，Ｖｖｄ，Ｖｗｐ，Ｖｗｄを発生するには、搬送波ｃの位相６０度ごとに比較論理の反転のために、タイマを利用するモータＰＷＭ（パルス幅変調）発生器を停止・再開する必要がある。３１０において、制御器１０６のタイマは、三角波の発生を停止する。３２０において、制御器１０６は、比較論理の反転のためにゲート極性を反転する。３３０においてデューティ３相分を更新する。３４０において、電流検出タイミングを更新する。３５０において、制御器１０６のタイマは、三角波の発生を再開する。
【００２７】
図４は、アルゴリズム３００によって発生される搬送波ｃを示す図である。タイマは、時刻１から加算し、時刻２０５で減算する。図３の３２０〜３４０のステップに対応する時刻４０９〜４４３においては、タイマがゼロである。そのためタイマの停止及び再開のために全体の時間が超過する（図４のプロットの右端）。このずれが問題なければ図３のアルゴリズムを用いてもよい。
【００２８】
図５は、制御信号Ｖｕｐ，Ｖｕｄ，Ｖｖｐ，Ｖｖｄ，Ｖｗｐ，Ｖｗｄを発生するのに用いる制御器１０６のタイマのアルゴリズム５００のフロー図である。５１０，５２０，５３０，５４０，５５０における動作は、それぞれ、３１０，３２０，３３０，３４０，３５０における動作と同じである。アルゴリズム５００は、５２５において搬送波ｃの周期を更新することによって、タイマがゼロである期間のずれを補償する。これにより、第１期間と第２期間とでパルス生成を切り替える場合に、搬送波を停止させ、ゲート論理を反転させ、搬送波を再開するときにおいて停止時間を補償する時間補償器が実現できる。このような時間補償器は、アルゴリズム５００を実行するソフトウェアと、それを実行するハードウェアとの組み合わせによって典型的には実現され得る。
【００２９】
図６は、アルゴリズム５００によって発生される搬送波ｃを示す図である。時刻４０９〜４４３においては、タイマがゼロであるが、５２５における搬送波ｃの周期の変更によって、搬送波ｃの周期が全体の時間が超過しないようにできる。すなわち、停止した次の搬送波周期を全体時間にあうように補償するために、山の高さ（例えば時刻６１３の山の高さ）を低くすることができる。これにより、アルゴリズム５００によれば、比較論理の反転のために、三角波の値がゼロになる期間が存在しても、全体としての周期に影響が及ばない。
【００３０】
アルゴリズム３００によれば、制御器１０６のマイクロプロセッサは、タイマ切り替え時、又は出力極性変更時、三角波搬送波ｃを停止／再開することが必要である。これに対してアルゴリズム５００によれば、制御器１０６のマイクロプロセッサは、停止時間を補償し、実時間と同期をとることができる。すなわち、制御器１０６は、設定変更時に、実時間との差分を補償することで、システムの安定性を確保する。この構成は、タイマを１つしか持たない安価なマイクロプロセッサでも実装できるという効果を有する。
【００３１】
ゲートの変化タイミングの修正
図７は、第１期間及び第２期間の境界でのゲートの変化タイミングの修正を示す図である。期間ｐ２及び期間ｐ３の境界では、Ｖ相ゲート電圧Ｖｖｐ及びＷ相ゲート電圧Ｖｗｐは、本来は、図７のように遷移する。ある実施形態では、制御器１０６は、導通状態である１相（ここではＵ相Ｖｕｐ）を除く２相（ここではＶ相Ｖｖｐ及びＷ相Ｖｗｐ）において、切り替え後の上アームと下アームのオン／オフ状態を、切り替え前の上アームと下アームのオン／オフ状態で開始するよう制御信号を発生する。遷移の前後（すなわち切り替え直前及び直後）において、上アームと下アームのオン／オフ状態が同じになるよう、Ｖ相ゲート電圧Ｖｖｐ’及びＷ相ゲート電圧Ｖｗｐ’を用いる。その結果、論理反転時に３相同時に反転させるのではなく、ゲートの変化タイミングをずらすことで、中性点電位の変動を低減し、漏れ電流増加を抑制できるという効果を奏する。
【００３２】
他の実施形態では、制御器１０６は、第１期間及び第２期間の間で切り替える場合に、三角波である搬送波を停止させずに切り替えを行う。制御器１０６を構成するマイクロプロセッサによって論理反転を、搬送波を停止することなく変更できれば、第１期間及び第２期間の境界における設定変更時に、実時間とのズレをなくすことができる。
【００３３】
ハードウェア
図８は、制御器１０６の構造を示すブロック図である。制御器１０６は、プロセッサ８１０、メモリ８２０、及び入出力部８３０を含む。プロセッサ８１０は、例えば図２に示すように、搬送波ｃ、変調波ｕ，ｖ，ｗ，から、制御信号Ｖｕｐ，Ｖｕｄ，Ｖｖｐ，Ｖｖｄ，Ｖｗｐ，Ｖｗｄを発生し、主回路１０１のスイッチング素子１０２ａ〜１０２ｃ及び１０４ａ〜１０４ｃにそれぞれ出力する。メモリ８２０は、プロセッサ８１０によって実行される処理に用いられる命令及びパラメータを格納する。入出力部８３０は、プロセッサ８１０の出力に基づいて制御信号を生成し、主回路１０１の上アーム１０２及び下アーム１０４に出力する。入出力部８３０は、プロセッサ８１０の中に組み込まれていてもよい。
【００３４】
制御器１０６の機能のうち、例えば、第１期間及び第２期間の境界で搬送波を停止させずにゲート論理を反転させて所望の制御信号を生成することは、好ましくはハードウェアで実現される。これにより遅延を生じることなく正確な制御信号を生成できるという効果がある。
【００３５】
搬送波反転及び変調波反転
図２に示される例では、搬送波の位相は、第１期間及び第２期間で反転されている。
【００３６】
図９は、図２に示される搬送波反転を実現する制御器１０６のブロック図である。制御器１０６は、変調波発生器９１０、搬送波発生器９２０、インバータ９２２、マルチプレクサ９２４、期間制御９２６、比較器９３０、及びゲート９４０を有する。例として、第１期間において期間制御９２６はハイになり、マルチプレクサ９２４は、インバータ９２２の出力を比較器９３０に出力する。第２期間において期間制御９２６はローになり、マルチプレクサ９２４は、搬送波発生器９２０の出力を比較器９３０に出力する。比較器９３０は、変調波発生器９１０の出力及びマルチプレクサ９２４の出力を比較し、ゲート９４０を駆動する。ゲート９４０は、スイッチング素子１０２ａ〜１０２ｃ及び１０４ａ〜１０４ｃの制御端子を総称的に表す。
【００３７】
搬送波の位相を反転させる代わりに、変調波の位相を第１期間及び第２期間で反転させてもよい。
【００３８】
図１０は、第１期間の変調波及び第２期間の変調波の位相が反転している例を示す図である。図１０において、搬送波の位相は第１期間及び第２期間で同じである。その代わり、変調波の大小関係即ち、正負の符号が第１期間及び第２期間で反転されている。
【００３９】
図１１は、図１０に示される変調波反転を実現する制御器１０６のブロック図である。制御器１０６は、変調波発生器１１１０、１１１１、搬送波発生器１１２０、１１２１、インバータ１１１２、１１３２、比較器１１３０、１１３１、マルチプレクサ１１４０、期間制御１１４２、及びゲート１１５０を有する。例として、第１期間において期間制御１１４２はハイになり、マルチプレクサ１１４０は、インバータ１１３２の出力をゲート１１５０に出力する。第２期間において期間制御１１４２はローになり、マルチプレクサ１１４０は、比較器１１３０の出力をゲート１１５０に出力する。比較器１１３０は、変調波発生器１１１０の出力及び搬送波発生器１１２０の出力を比較する。比較器１１３１は、インバータ１１１２によって反転された変調波発生器１１１１の出力と、搬送波発生器１１２１の出力とを比較する。ゲート１１５０は、スイッチング素子１０２ａ〜１０２ｃ及び１０４ａ〜１０４ｃの制御端子を総称的に表す。
【００４０】
本開示におけるさまざまな機能のそれぞれは、単一の要素で実現されてもよく、複数の要素で実現されてもよい。加えて、複数の機能は、単一の要素で実現されてもよい。それぞれの機能は、ハードウェア、ソフトウェア、又はハードウェア及びソフトウェアの組み合わせによって実現され得る。本開示におけるフロー図は、複数のブロックを含む。これらブロックの処理は、シリアルになされてもよく、パラレルになされてもよい。また複数のブロックの実行される順序は、入れ替わってもよい。
【００４１】
本開示による装置及び方法は、プロセッサを利用する。このプロセッサがコンピュータプログラムを実行することによって、本開示による装置又は方法が実現され得る。プロセッサは、典型的にはコンピュータの一部を構成するハードウェアであり、コンピュータプログラムに従って動作する。プロセッサは、コンピュータプログラムを実行することによってその機能を実現することができれば、その種類は問わない。プロセッサは、１つ又は複数の電子回路で実現される。プロセッサの例としては、半導体集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）、システムＬＳＩ、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、超大規模集積回路（ＶＬＳＩ）、超大規模集積回路（ＵＬＳＩ）等がある。複数の電子回路は、１つのチップに集積されてもよいし、複数のチップに設けられてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に備えられていてもよい。コンピュータプログラムは、コンピュータが読み取り可能な非一時的記憶媒体に記憶され得る。このような媒体には、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、光ディスク、ハードディスクドライブ等が含まれる。コンピュータプログラムは、記憶媒体に予め格納されていてもよいし、インターネット等を含む通信網を介して記憶媒体にダウンロードされてもよい。
【００４２】
上に説明されてきたものには、本発明のさまざまな例が含まれる。本発明を記載する目的では、要素や手順の考えられるあらゆる組み合わせを記載することは当然のことながら不可能であるが、当業者なら本発明の多くのさらなる組み合わせおよび順列が可能であることがわかるだろう。したがって本発明は、特許請求の範囲の精神および範囲に入るそのような改変、変更および変形例を全て含むよう意図される。
【符号の説明】
【００４３】
１０  電気機器
１００  インバータ
１０１  主回路
１０２  上アーム
１０２ａ〜１０２ｃ  スイッチング素子
１０４  下アーム
１０４ａ〜１０４ｃ  スイッチング素子
１０６  制御器
１１０  直流電源
１２０  負荷
【図１】
2020108329.tif 000003
【図２】
2020108329.tif 000004
【図３】
2020108329.tif 000005
【図４】
2020108329.tif 000006
【図５】
2020108329.tif 000007
【図６】
2020108329.tif 000008
【図７】
2020108329.tif 000009
【図８】
2020108329.tif 000010
【図９】
2020108329.tif 000011
【図１０】
2020108329.tif 000012
【図１１】
2020108329.tif 000013