(57)【要約】      （修正有）【課題】表示特性の低下を抑制することができる表示装置及びアレイ基板を提供する。【解決手段】表示装置１は、第１面１０ａと、第１面１０ａと反対側の第２面１０ｂとを有する基板１０と、基板１０の表示領域ＡＡに配列された複数の画素と、基板１０の第１面１０ａ側で、複数の画素の各々に設けられる無機発光素子１００と、基板の第１面１０ａ側で、表示領域ＡＡと基板の端部の間の周辺領域ＧＡに設けられ、無機発光素子１００に電気的に接続されるカソード配線６０と、基板の第２面１０ｂに設けられた放熱部１６０と、を有する。基板１０は、基板の周辺領域ＧＡで第１面１０ａと第２面１０ｂとを接続し、基板の第１面に垂直な方向からみた平面視でカソード配線６０と重畳する貫通孔Ｈ１を有する。【選択図】図４
2020012972.tif 000002
【特許請求の範囲】
【請求項１】
第１面と、前記第１面と反対側の第２面とを有する基板と、
前記基板の表示領域に配列された複数の画素と、
前記基板の前記第１面側で、複数の前記画素の各々に設けられる無機発光素子と、
前記基板の前記第１面側で、前記表示領域と前記基板の端部の間の周辺領域に設けられ、前記無機発光素子に電気的に接続されるカソード配線と、
前記基板の前記第２面に設けられた放熱部と、を有し、
前記基板は、前記基板の周辺領域で前記第１面と前記第２面とを接続し、前記基板の前記第１面に垂直な方向からみた平面視で前記カソード配線と重畳する貫通孔を有する
表示装置。
【請求項２】
前記無機発光素子の少なくとも側面を覆う平坦化膜と、
前記平坦化膜の上に設けられ、前記カソード配線と接続されるカソード電極と、を有し、
前記放熱部の熱伝導率は、前記カソード電極よりも高い
請求項１に記載の表示装置。
【請求項３】
前記貫通孔の内部に設けられる伝熱部を有し、
前記貫通孔及び前記伝熱部は、前記基板の前記第１面に垂直な方向において、前記基板、前記カソード配線及び前記平坦化膜と同一位置に設けられる
請求項２に記載の表示装置。
【請求項４】
前記カソード電極は、前記貫通孔の内壁及び底部に沿って設けられ、
前記伝熱部は、前記貫通孔の底部で、前記カソード電極を介して前記放熱部と接続される
請求項３に記載の表示装置。
【請求項５】
前記貫通孔は、前記カソード配線と前記第２面との間に設けられ、
前記放熱部は、前記第２面及び前記貫通孔の内壁に沿って設けられ、前記貫通孔の底部で前記カソード配線と接する
請求項１又は請求項２に記載の表示装置。
【請求項６】
前記カソード配線は、前記貫通孔と重なる部分に凹部が設けられる
請求項５に記載の表示装置。
【請求項７】
前記放熱部は、前記表示領域及び前記周辺領域に重なる領域に設けられる
請求項１から請求項５のいずれか１項に記載の表示装置。
【請求項８】
前記基板の前記第１面側に設けられる複数のトランジスタと、
前記周辺領域に設けられ、複数の前記トランジスタと駆動ＩＣとを電気的に接続する複数の接続配線と、を有し、
前記放熱部は、前記基板を介して前記駆動ＩＣ及び複数の前記接続配線と対向する
請求項１から請求項７のいずれか１項に記載の表示装置。
【請求項９】
複数の前記貫通孔と、
複数の貫通孔のそれぞれの内部に設けられる伝熱部と、を有する
請求項１から請求項８のいずれか１項に記載の表示装置。
【請求項１０】
前記放熱部を覆う保護膜を有する
請求項１から請求項９のいずれか１項に記載の表示装置。
【請求項１１】
前記カソード配線は、第１部分と、第２部分とを有し、
前記第１部分は、前記表示領域の外周に沿って設けられ、前記第１部分の延出方向と交差する方向で第１幅を有し、
前記第２部分は、前記貫通孔と重なる領域に設けられ、前記第１部分の延出方向と交差する方向で前記第１幅よりも大きい第２幅を有する
請求項１から請求項１０のいずれか１項に記載の表示装置。
【請求項１２】
前記放熱部の熱伝導率は前記基板の熱伝導率よりも高い、
請求項１から請求項１１のいずれか１項に記載の表示装置。
【請求項１３】
表示領域に複数の無機発光素子が取り付けられるアレイ基板であって、
第１面と、前記第１面と反対側の第２面とを有する基板と、
前記表示領域と前記基板の端部との間の周辺領域に設けられ、前記無機発光素子に電気的に接続されるカソード配線と、
前記基板の前記第２面に設けられた放熱部と、を有し、
前記基板は、前記基板の周辺領域で前記第１面と前記第２面とを貫通し、前記基板の前記第１面に垂直な方向からみた平面視で前記カソード配線と重畳する貫通孔を有する、
アレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びアレイ基板に関する。
【背景技術】
【０００２】
近年、表示素子として無機発光ダイオード（マイクロＬＥＤ（ｍｉｃｒｏ  ＬＥＤ））を用いた無機ＥＬディスプレイが注目されている（例えば、特許文献１参照）。無機ＥＬディスプレイは、異なる色の光を出射する複数の発光素子がアレイ基板上に配列される。無機ＥＬディスプレイは、自発光素子を用いているため光源が不要であり、また、カラーフィルタを介さずに光が出射されるため光の利用効率が高い。また、無機ＥＬディスプレイは、表示素子として有機発光ダイオード（ＯＬＥＤ：  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を用いた有機ＥＬディスプレイに比べて耐環境性に優れる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１７−５２９５５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
無機発光ダイオードは、温度上昇に伴い発光効率が低下する。このため、無機発光ダイオードを利用した表示装置では、温度上昇に伴い輝度が低下し、表示特性が低下する可能性がある。
【０００５】
本発明は、表示特性の低下を抑制することができる表示装置及びアレイ基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の表示装置は、第１面と、前記第１面と反対側の第２面とを有する基板と、前記基板の表示領域に配列された複数の画素と、前記基板の前記第１面側で、複数の前記画素の各々に設けられる無機発光素子と、前記基板の前記第１面側で、前記表示領域と前記基板の端部の間の周辺領域に設けられ、前記無機発光素子に電気的に接続されるカソード配線と、前記基板の前記第２面に設けられた放熱部と、を有し、前記基板は、前記基板の周辺領域で前記第１面と前記第２面とを接続し、前記基板の前記第１面に垂直な方向からみた平面視で前記カソード配線と重畳する貫通孔を有する。
【０００７】
本発明の一態様のアレイ基板は、表示領域に複数の無機発光素子が取り付けられるアレイ基板であって、第１面と、前記第１面と反対側の第２面とを有する基板と、前記表示領域と前記基板の端部との間の周辺領域に設けられ、前記無機発光素子に電気的に接続されるカソード配線と、前記基板の前記第２面に設けられた放熱部と、を有し、前記基板は、前記基板の周辺領域で前記第１面と前記第２面とを貫通し、前記基板の前記第１面に垂直な方向からみた平面視で前記カソード配線と重畳する貫通孔を有する。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１実施形態に係る表示装置を示す平面図である。
【図２】図２は、複数の画素を示す平面図である。
【図３】図３は、表示装置の画素回路の構成例を示す回路図である。
【図４】図４は、図１のＩＶ−ＩＶ’断面図である。
【図５】図５は、無機発光素子の構成例を示す断面図である。
【図６】図６は、無機発光素子の温度特性を示すグラフである。
【図７】図７は、カソード配線の一部を拡大して示す平面図である。
【図８】図８は、図１のＶＩＩＩ−ＶＩＩＩ’断面図である。
【図９】図９は、画素回路の変形例を示す回路図である。
【図１０】図１０は、第１実施形態に係る表示装置の製造方法を説明するための説明図である。
【図１１】図１１は、第２実施形態に係る表示装置を示す断面図である。
【図１２】図１２は、第２実施形態に係る表示装置の製造方法を説明するための説明図である。
【図１３】図１３は、第３実施形態に係る表示装置を示す断面図である。
【図１４】図１４は、第３実施形態に係る無機発光素子の構成例を示す断面図である。
【発明を実施するための形態】
【０００９】
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１０】
（第１実施形態）
図１は、第１実施形態に係る表示装置の構成例を示す平面図である。図１に示すように、表示装置１は、アレイ基板２と、画素Ｐｉｘと、駆動回路１２と、駆動ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）２１０と、カソード配線６０と、伝熱部１５０と、放熱部１６０と、を含む。アレイ基板２は、各画素Ｐｉｘを駆動するための駆動回路基板であり、バックプレーン又はアクティブマトリクス基板とも呼ばれる。
【００１１】
図１に示すように、表示装置１は、表示領域ＡＡと、周辺領域ＧＡとを有する。表示領域ＡＡは、複数の画素Ｐｉｘが配置される領域であり、画像を表示する領域である。周辺領域ＧＡは、複数の画素Ｐｉｘと重ならない領域であり、表示領域ＡＡの外側に配置される。
【００１２】
複数の画素Ｐｉｘは、表示領域ＡＡにおいて、第１方向Ｄｘ及び第２方向Ｄｙに配列される。なお、第１方向Ｄｘ及び第２方向Ｄｙは、アレイ基板２の基板１０の第１面１０ａ（図４参照）に対して平行な方向である。第１方向Ｄｘは、第２方向Ｄｙと直交する。ただし、第１方向Ｄｘは、第２方向Ｄｙと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向である。第３方向Ｄｚは、例えば、基板１０の法線方向に対応する。以下、平面視とは、第３方向Ｄｚから見た場合の位置関係を示す。
【００１３】
アレイ基板２は基板１０を有し、基板１０は、第１辺１０ｓ１と、第２辺１０ｓ２と、第３辺１０ｓ３と、第４辺１０ｓ４と、を有する。第１辺１０ｓ１と第２辺１０ｓ２は、平面視において、第１方向Ｄｘに沿って延びる。第２辺１０ｓ２は、第１辺１０ｓ１と第２方向Ｄｙにおいて対向する。第３辺１０ｓ３と第４辺１０ｓ４は、第２方向Ｄｙに沿って延びる。第４辺１０ｓ４は、第３辺１０ｓ３と第１方向Ｄｘにおいて対向する。
【００１４】
駆動回路１２は、駆動ＩＣ２１０からの各種制御信号に基づいて複数のゲート線（第１ゲート線ＧＣＬ１及び第２ゲート線ＧＣＬ２（図３参照））を駆動する回路である。駆動回路１２は、複数のゲート線を順次又は同時に選択し、選択されたゲート線にゲート駆動信号を供給する。これにより、駆動回路１２は、ゲート線に接続された複数の画素Ｐｉｘを選択する。
【００１５】
駆動ＩＣ２１０は、表示装置１の表示を制御する回路である。駆動ＩＣ２１０は、基板１０の周辺領域ＧＡにＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）として実装されてもよい。これに限定されず、駆動ＩＣ２１０は、基板１０の周辺領域ＧＡに接続されたフレキシブルプリント基板やリジット基板の上にＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）として実装されてもよい。
【００１６】
カソード配線６０は、基板１０の周辺領域ＧＡに設けられる。カソード配線６０は、表示領域ＡＡの複数の画素Ｐｉｘ及び周辺領域ＧＡの駆動回路１２を囲んで設けられる。言い換えると、カソード配線６０は、基板１０上に形成された周辺回路と基板１０の外縁との間に配置される。複数の無機発光素子１００（図４参照）のカソード（カソード端子９０ｐ（図４参照））は、共通のカソード配線６０に接続され、固定電位（例えば、グランド電位）が供給される。より具体的には、無機発光素子１００のカソード端子９０ｐ（第２端子）は、ＴＦＴ基板側のカソード電極９０ｅ（第２電極）を介して、カソード配線６０に接続される。なお、カソード配線６０は、基板１０の３辺（第２辺１０ｓ２、第３辺１０ｓ３、第４辺１０ｓ４）に沿って連続して形成される１つの配線に限らず、基板１０上において、いずれかの辺においてスリットを有する２つの部分配線からなってもよく、基板１０の少なくとも１つの辺に沿って配置される配線であれば良い。
【００１７】
複数の伝熱部１５０は、周辺領域ＧＡに設けられる。複数の伝熱部１５０は、周辺領域ＧＡのうち、第３辺１０ｓ３と表示領域ＡＡとの間の部分領域に設けられ、また、第４辺１０ｓ４と表示領域ＡＡとの間の部分領域に設けられる。伝熱部１５０の数は４つであるが、これに限定されず、伝熱部１５０は、３つ以下でもよく、５つ以上であってもよい。伝熱部１５０は、少なくとも１つ以上設けられていればよい。また、複数の伝熱部１５０は、周辺領域ＧＡのうち、少なくとも基板１０のいずれか１辺と表示領域ＡＡとの間の部分領域に設けられれば良く、例えば、第２辺１０ｓ２と表示領域ＡＡとの間の部分領域に設けられてもよい。
【００１８】
放熱部１６０は、基板１０の第２面１０ｂ（図４参照）に設けられ、平面視で、表示領域ＡＡ及び周辺領域ＧＡと重なる領域に設けられる。より具体的には、放熱部１６０は、基板１０の第２面１０ｂにおいて周辺回路である駆動回路１２と平面視で重畳する領域に設けられる。また、放熱部１６０は、基板１０の第２面１０ｂにおいて駆動ＩＣ２１０と平面視で重畳する領域に設けられる。図１に示す放熱部１６０は、複数の画素Ｐｉｘ、駆動ＩＣ２１０及び複数の接続配線２１２と重なって、基板１０の全面に設けられている。ただし、放熱部１６０は、表示領域ＡＡ及び周辺領域ＧＡの一部に設けられていない場合であってもよい。
【００１９】
図２は、複数の画素を示す平面図である。図２に示すように、１つの画素Ｐｉｘは、複数の画素４９を含む。例えば、画素Ｐｉｘは、第１画素４９Ｒと、第２画素４９Ｇと、第３画素４９Ｂとを有する。第１画素４９Ｒは、第１色としての原色の赤色を表示する。第２画素４９Ｇは、第２色としての原色の緑色を表示する。第３画素４９Ｂは、第３色としての原色の青色を表示する。図２に示すように、１つの画素Ｐｉｘにおいて、第１画素４９Ｒと第３画素４９Ｂは第１方向Ｄｘで並ぶ。また、第２画素４９Ｇと第３画素４９Ｂは第２方向Ｄｙで並ぶ。なお、第１色、第２色、第３色は、それぞれ赤色、緑色、青色に限られず、補色などの任意の色を選択することができる。以下において、第１画素４９Ｒと、第２画素４９Ｇと、第３画素４９Ｂとをそれぞれ区別する必要がない場合、画素４９という。また、１つの画素Ｐｉｘに配置される画素４９の数は３に限らず、４以上であってもよく、４以上の画素４９には、それぞれ異なる色が対応づけられていてもよい。さらに、画素４９の配列は、これに限らず、第１画素４９Ｒ、第２画素４９Ｇ、第３画素４９Ｂが第１方向Ｄｘ及び第２方向Ｄｙのいずれか一方で並ぶように配列されていてもよい。
【００２０】
画素４９は、それぞれ無機発光素子１００を有する。表示装置１は、第１画素４９Ｒ、第２画素４９Ｇ及び第３画素４９Ｂにおいて、無機発光素子１００ごとに異なる光を出射することで画像を表示する。無機発光素子１００は、平面視で、３μｍ以上、３００μｍ以下程度の大きさを有する無機発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）チップであり、マイクロＬＥＤ（ｍｉｃｒｏ  ＬＥＤ）と呼ばれる。各画素にマイクロＬＥＤ（ｍｉｃｒｏ  ＬＥＤ）を備える表示装置は、マイクロＬＥＤ表示装置とも呼ばれる。なお、マイクロＬＥＤのマイクロは、無機発光素子１００の大きさを限定するものではない。
【００２１】
図３は、表示装置の画素回路の構成例を示す回路図である。画素回路ＰＩＣは、無機発光素子１００を駆動する駆動回路である。図３に示すように、画素回路ＰＩＣは、スイッチング用のトランジスタＴｒ１と、電流切り替え用のトランジスタＴｒ２、Ｔｒ４と、駆動用のトランジスタＴｒ３と、無機発光素子１００と、を有する。トランジスタＴｒ１からＴｒ４と、後述のトランジスタＴｒ５（図４参照）は、それぞれ薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴ）である。
【００２２】
トランジスタＴｒ１は、ゲートが第１ゲート線ＧＣＬ１に接続され、ソースが信号線ＳＧＬに接続され、ドレインがトランジスタＴｒ３のゲートに接続されている。トランジスタＴｒ２は、ゲートが第１ゲート線ＧＣＬ１に接続され、ソースが信号線ＳＧＬに接続され、ドレインがトランジスタＴｒ３のソースとトランジスタＴｒ４のドレインとに接続されている。トランジスタＴｒ３は、ゲートがトランジスタＴｒ１のドレインに接続され、ソースがトランジスタＴｒ２、Ｔｒ４の各ドレインに接続され、ドレインが無機発光素子１００のアノードに接続されている。トランジスタＴｒ４は、ゲートが第２ゲート線ＧＣＬ２に接続され、ソースが電源線ＬＶＤＤに接続され、ドレインがトランジスタＴｒ２のドレインとトランジスタＴｒ３のソースとに接続されている。
【００２３】
第１容量ＣＳ１は、一端がトランジスタＴｒ１のドレインとトランジスタＴｒ３のゲートとに接続され、他端がトランジスタＴｒ３のドレインと無機発光素子１００のアノードとに接続されている。第２容量ＣＳ２は、一端が電源線ＬＶＤＤに接続され、他端が無機発光素子１００のアノードに接続されている。第１容量ＣＳ１及び第２容量ＣＳ２は、トランジスタＴｒ１の寄生容量とリーク電流とによるゲート電圧の変動を抑えるために、画素回路ＰＩＣに付加されている。無機発光素子１００のカソードは基準電位に接続されている。基準電位として、接地電位が例示される。
【００２４】
電源線ＬＶＤＤは、定電圧源に接続されている。電源線ＬＶＤＤは、トランジスタＴｒ４のソースと、第２容量ＣＳ２の一端とに直流の定電圧Ｖｄｄを供給する。信号線ＳＧＬは、定電流源に接続されている。信号線ＳＧＬは、トランジスタＴｒ１、Ｔｒ２の各ソースに直流の定電流Ｉｄａｔａを供給する。第１ゲート線ＧＣＬ１と第２ゲート線ＧＣＬ２は、駆動回路（図１参照）に接続されている。第１ゲート線ＧＣＬ１はトランジスタＴｒ２のゲートに選択信号として電圧Ｖｇｃｌ１を供給する。第２ゲート線ＧＣＬ２はトランジスタＴｒ４のゲートに選択信号として電圧Ｖｇｃｌ２を供給する。
【００２５】
表示装置１が第１ゲート線ＧＣＬ１の電位をハイ（Ｈｉｇｈ）にし、第２ゲート線ＧＣＬ２の電位をロウ（Ｌｏｗ）にすると、トランジスタＴｒ１、Ｔｒ２はオンになり、トランジスタＴｒ４はオフになる。これにより、信号線ＳＧＬから無機発光素子１００に定電流Ｉｄａｔａが供給される。表示装置１が第１ゲート線ＧＣＬ１の電位をＬｏｗにし、第２ゲート線ＧＣＬ２の電位をＨｉｇｈにすると、トランジスタＴｒ１、Ｔｒ２はオフになり、トランジスタＴｒ４はオンになる。これにより、電源線ＬＶＤＤから無機発光素子１００に定電圧Ｖｄｄが供給される。
【００２６】
図４は、図１のＩＶ−ＩＶ’断面図である。図４に示すように、表示装置１は、基板１０と、アンダーコート層２０と、複数のトランジスタと、を備える。基板１０は、第１面１０ａと、第１面１０ａの反対側の第２面１０ｂとを有する。基板１０は、例えばガラス基板、石英基板、又は、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、若しくは、ポリエチレンテレフタレート（ＰＥＴ）樹脂製のフレキシブル基板である。
【００２７】
アンダーコート層２０は、基板１０の第１面１０ａ上に設けられる。複数のトランジスタは、アンダーコート層２０上に設けられる。例えば、基板１０の表示領域ＡＡには、複数のトランジスタとして、画素４９に含まれるトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４がそれぞれ設けられている。基板１０の周辺領域ＧＡには、複数のトランジスタとして、駆動回路１２に含まれるトランジスタＴｒ５が設けられている。
【００２８】
トランジスタＴｒ１からＴｒ５は、例えば両面ゲート構造のＴＦＴである。トランジスタＴｒ１からＴｒ５は、それぞれ、第１ゲート電極２１と、第２ゲート電極３１と、半導体層２５と、ソース電極４１ｓと、ドレイン電極４１ｄと、を有する。第１ゲート電極２１は、アンダーコート層２０上に設けられる。絶縁膜２４は、アンダーコート層２０上に設けられて第１ゲート電極２１を覆う。半導体層２５は、絶縁膜２４上に設けられる。絶縁膜２９は、半導体層２５上に設けられる。第２ゲート電極３１は、絶縁膜２９上に設けられる。
【００２９】
絶縁膜２４、２９は、無機絶縁膜であり、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）などからなる。第３方向Ｄｚにおいて、第１ゲート電極２１と第２ゲート電極３１は、絶縁膜２４、半導体層２５及び絶縁膜２９を介して、対向している。絶縁膜２４、２９において、第１ゲート電極２１と第２ゲート電極３１とに挟まれた部分がゲート絶縁膜として機能する。また、半導体層２５において、第１ゲート電極２１と第２ゲート電極３１とに挟まれた部分がＴＦＴのチャネル２７となる。半導体層２５において、ソース電極４１ｓと接続する部分がＴＦＴのソースであり、ドレイン電極４１ｄと接続する部分がＴＦＴのドレインである。
【００３０】
ゲート線３１ａは、トランジスタＴｒ３の第２ゲート電極３１に接続される。半導体層２５とゲート線３１ａとの間に絶縁膜２９が設けられ、ゲート線３１ａと半導体層２５との間に第１容量ＣＳ１が形成される。
【００３１】
本実施形態において、トランジスタＴｒ１からＴｒ５は両面ゲート構造に限定されるものではない。トランジスタＴｒ１からＴｒ５は、ゲート電極が第１ゲート電極２１のみで構成されるボトムゲート型であってもよい。また、トランジスタＴｒ１からＴｒ５は、ゲート電極が第２ゲート電極３１のみで構成されるトップゲート型であってもよい。また、アンダーコート層２０は無くても良い。
【００３２】
表示装置１は、基板１０の第１面１０ａ上に設けられて複数のトランジスタＴｒ１からＴｒ５を覆う絶縁膜３５を有する。ソース電極４１ｓは、絶縁膜３５上に設けられ、絶縁膜３５に設けられた貫通孔を介して複数のトランジスタＴｒ１からＴｒ５の各ソースに接続される。ドレイン電極４１ｄは、絶縁膜３５上に設けられ、絶縁膜３５に設けられた貫通孔を介して複数のトランジスタＴｒ１からＴｒ５の各ドレインに接続される。周辺領域ＧＡにおいてカソード配線６０は、絶縁膜３５上に設けられる。絶縁膜４２は、ソース電極４１ｓ、ドレイン電極４１ｄ及びカソード配線６０を覆う。絶縁膜３５は無機絶縁膜、絶縁膜４２は、有機絶縁膜である。
【００３３】
表示装置１は、ソース接続配線４３ｓと、ドレイン接続配線４３ｄと、絶縁膜４５と、アノード電極５０ｅ（第１電極）と、絶縁膜７０と、平坦化膜８０と、カソード電極９０ｅとを有する。ソース接続配線４３ｓは、絶縁膜４２上に設けられ、絶縁膜４２に設けられた貫通孔を介してソース電極４１ｓに接続される。ドレイン接続配線４３ｄは、絶縁膜４２上に設けられ、絶縁膜４２に設けられた貫通孔を介してドレイン電極４１ｄに接続される。絶縁膜４５は、絶縁膜４２上に設けられてソース接続配線４３ｓとドレイン接続配線４３ｄとを覆う。アノード電極５０ｅは、絶縁膜４５上に設けられ、絶縁膜４５に設けられた貫通孔を介してトランジスタＴｒ３のドレイン接続配線４３ｄに接続される。無機発光素子１００はアノード電極５０ｅ（第１電極）の上に設けられる、アノード電極５０ｅは無機発光素子１００のアノード端子５０ｐ（第１端子）と接続されている。
【００３４】
絶縁膜７０は、絶縁膜４５上に設けられてアノード電極５０ｅの側面を覆う。平坦化膜８０は、絶縁膜７０上に設けられて無機発光素子１００の側面を覆う。カソード電極９０ｅは、平坦化膜８０上に設けられる。絶縁膜７０は、無機絶縁膜であり、例えば、シリコン窒化膜（ＳｉＮ）からなる。平坦化膜８０は、有機絶縁膜あるいは無機有機ハイブリッド絶縁膜（Ｓｉ−Ｏ主鎖に、たとえば有機基（メチル基あるいはフェニル基）が結合した材料）である。無機発光素子１００の上面（カソード端子９０ｐ）の少なくとも一部は、平坦化膜８０の上面に対して第３方向Ｄｚに突出している。カソード電極９０ｅは、無機発光素子１００のカソード端子９０ｐに接続される。
【００３５】
ここで、無機発光素子１００の構成について説明する。図５は、無機発光素子の構成例を示す断面図である。図５に示すように、無機発光素子１００は、ｐ型クラッド層１０１と、ｐ型クラッド層１０１上に設けられた活性層１０２と、活性層１０２上に設けられたｎ型クラッド層１０３と、ｐ型電極層１０４と、ｎ型電極層１０５と、を有する。ｐ型電極層１０４は、アノード端子５０ｐを含む。ｐ型電極層１０４は、アノード電極５０ｅとｐ型クラッド層１０１との間に位置し、アノード電極５０ｅとｐ型クラッド層１０１とに接している。ｐ型電極層１０４の上に、ｐ型クラッド層１０１、活性層１０２、ｎ型クラッド層１０３、ｎ型電極層１０５の順に積層される。
【００３６】
ｎ型クラッド層１０３、活性層１０２及びｐ型クラッド層１０１は、発光層であり、例えば、窒化ガリウム（ＧａＮ）、アルミニウムインジウムリン（ＡｌＩｎＰ）等の化合物半導体が用いられる。ｎ型電極層１０５は、ＩＴＯ等の透光性の導電性材料である。ｎ型電極層１０５は、無機発光素子１００のカソード端子９０ｐであり、カソード電極９０ｅに電気的に接続される。また、ｐ型電極層１０４は、無機発光素子１００のアノード端子５０ｐであり、Ｐｔ層と、メッキにより形成された厚膜Ａｕ層と、を有する。厚膜Ａｕ層は、アノード電極５０ｅと電気的に接続される。
【００３７】
無機発光素子１００の側面は平坦化膜８０で覆われている。平坦化膜８０は、例えばＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）膜である。平坦化膜８０の上側部分に凹部Ｈ１１が設けられている。凹部Ｈ１１からｎ型クラッド層１０３の上部が突き出ている。ｎ型電極層１０５は、凹部Ｈ１１に設けられ、ｎ型クラッド層１０３とカソード電極９０ｅとに接している。これにより、無機発光素子１００を挟んで、アノード電極５０ｅとカソード電極９０ｅとの間で電流が流れることが可能となっている。
【００３８】
図６は、無機発光素子の温度特性を示すグラフである。図６の横軸は無機発光素子１００の温度を示し、縦軸は無機発光素子１００の発光出力を示す。図６に示すように、無機発光素子１００は、温度が高くなると、発光出力が低下し、発光動作が不安定になる傾向を有する。駆動電流が小から大のいずれのタイプの無機発光素子１００も、この傾向を有する。
【００３９】
図４に示すように、放熱部１６０及び保護膜１６２は、基板１０の第２面１０ｂに設けられている。放熱部１６０及び保護膜１６２は、表示領域ＡＡから周辺領域ＧＡに亘って設けられ、無機発光素子１００、複数のトランジスタＴｒ１、Ｔｒ３、Ｔｒ５の下側に設けられる。保護膜１６２は、放熱部１６０を覆って放熱部１６０を保護する。保護膜１６２は、例えば無機絶縁膜である。なお、表示装置１は、保護膜１６２が設けられていない構成でもよい。
【００４０】
表示装置１において、アレイ基板２は、放熱部１６０、保護膜１６２及び基板１０からアノード電極５０ｅまでの各層を含む。アレイ基板２には、絶縁膜７０、平坦化膜８０、カソード電極９０ｅ及び無機発光素子１００は含まれない。
【００４１】
また、周辺領域ＧＡにおいて、貫通孔Ｈ１が設けられている。貫通孔Ｈ１は、基板１０の第１面１０aと第２面１０ｂとを接続し、平面視でカソード配線６０と重畳する。具体的には、貫通孔Ｈ１は、平坦化膜８０、絶縁膜７０、４５、４２、カソード配線６０、絶縁膜３５、２９、２４、アンダーコート層２０、基板１０及び放熱部１６０を貫通する。カソード電極９０ｅは、平坦化膜８０の上面から、貫通孔Ｈ１の内壁に沿って設けられカソード配線６０に接続される。また、カソード電極９０ｅは、貫通孔Ｈ１の底部で保護膜１６２と接するとともに、放熱部１６０の開口１６０ａの内側面と接する。なお、貫通孔Ｈ１は、放熱部１６０を貫通せず、カソード電極９０ｅが貫通光Ｈ１の底部で放熱部１６０と接続するようにしてもよい。
【００４２】
伝熱部１５０は、貫通孔Ｈ１の内部に設けられ、平坦化膜８０の上面から基板１０の第２面１０ｂ側まで充填される。貫通孔Ｈ１及び伝熱部１５０は、第３方向Ｄｚにおいて、基板１０、カソード配線６０及び平坦化膜８０に設けられる。伝熱部１５０は、貫通孔Ｈ１の内壁に沿って設けられてカソード電極９０ｅと接し、貫通孔Ｈ１の底部でカソード電極９０ｅを介して放熱部１６０に接続される。貫通孔Ｈ１は、図１に示す伝熱部１５０に対応して、周辺領域ＧＡに複数設けられており、複数の貫通孔Ｈ１のそれぞれに伝熱部１５０が設けられる。なお、伝熱部１５０は貫通孔Ｈ１で部分的に充填されてカソード電極９０ｅと接続されていてもよい。
【００４３】
これにより、表示装置１は、無機発光素子１００が発生する熱を、カソード電極９０ｅ及び伝熱部１５０を経由して、放熱部１６０に伝えることができる。放熱部１６０は、平面視で無機発光素子１００よりも大きい面積を有しており、無機発光素子１００からの熱を効率よく放熱できる。これにより、表示装置１は、無機発光素子１００の温度上昇を抑制することができ、この結果、無機発光素子１００の発光出力の低下を抑制して、安定して発光動作を行うことができる。
【００４４】
伝熱部１５０及び放熱部１６０には、熱伝導率が２０（Ｗ・ｍ−１・Ｋ−１）以上の導電材料が用いられる。これにより、無機発光素子１００の熱は、効率よく放熱部１６０に伝わる。伝熱部１５０及び放熱部１６０の材料として、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、ニオブ（Ｎｂ）、銅（Ｃｕ）、カーボンナノチューブ、グラファイト、グラフェン又はカーボンナノパッド、銀（Ａｇ）、Ａｇ合金が用いられる。
【００４５】
Ｔｉの熱伝導率は２２（Ｗ・ｍ−１・Ｋ−１）である。Ａｌの熱伝導率は２３６（Ｗ・ｍ−１・Ｋ−１）である。Ｍｏの熱伝導率は１３８（Ｗ・ｍ−１・Ｋ−１）である。Ｔａの熱伝導率は５８（Ｗ・ｍ−１・Ｋ−１）である。Ｗの熱伝導率は１７３（Ｗ・ｍ−１・Ｋ−１）である。Ｎｂの熱伝導率は５４（Ｗ・ｍ−１・Ｋ−１）である。Ｃｕの熱伝導率は４００（Ｗ・ｍ−１・Ｋ−１）である。カーボンナノチューブの熱伝導率は３０００（Ｗ・ｍ−１・Ｋ−１）である。グラファイトの熱伝導率は１５００（Ｗ・ｍ−１・Ｋ−１）である。グラフェンの熱伝導率は４０００（Ｗ・ｍ−１・Ｋ−１）である。カーボンナノパッドの熱伝導率は１７００（Ｗ・ｍ−１・Ｋ−１）である。Ａｇの熱伝導率は４２０（Ｗ・ｍ−１・Ｋ−１）である。
【００４６】
アノード電極５０ｅ及びカソード電極９０ｅは、熱源となる無機発光素子１００に直接接続される。アノード電極５０ｅには、基板１０を構成する基板材料及び基板１０上に配置される絶縁材料よりも熱伝導率が高い導電材料が用いられる。アノード電極５０ｅには、熱伝導率が２０（Ｗ・ｍ−１・Ｋ−１）以上の導電材料が少なくとも一層以上用いられることが好ましい。これにより、アノード電極５０ｅは、無機発光素子１００が発する熱を、無機発光素子１００から離れた位置へ効率的に伝導させることができる。アノード電極５０ｅの材料として、Ａｌ若しくはＡｌ合金材料、Ｃｕ若しくはＣｕ合金材料、又はカーボン系材料（グラフェン、グラファイト、カーボンナノチューブ、カーボナノバット）が用いられる。
【００４７】
また、アノード電極５０ｅは積層構造でもよい。その場合、熱伝導率が低い材料の膜厚よりも、熱伝導率が高い材料の膜厚の方が厚いことが好ましい。アノード電極５０ｅの積層構造として、Ａｌ／Ｍｏ、Ａｌ合金材料／Ｍｏ、Ｍｏ／Ａｌ／Ｍｏ、Ｍｏ／Ａｌ合金材料／Ｍｏ、Ａｌ／Ｔｉ、Ａｌ合金材料／Ｔｉ、Ｔｉ／Ａｌ／Ｔｉ、Ｔｉ／Ａｌ合金材料／Ｔｉ、導電性金属酸化物／Ａｌ、導電性金属酸化物／Ａｌ合金、Ｃｕ／Ｔｉ、Ｃｕ合金材料／Ｔｉ、Ｃｕ合金材料／Ｔａ、導電性金属酸化物／Ｃｕ、導電性金属酸化物／Ｃｕ合金、が用いられる。
【００４８】
カソード電極９０ｅには、絶縁材料よりも熱伝導率が高い導電材料が用いられる。カソード電極９０ｅは、無機発光素子１００の上面を覆うため、光透過性を有する必要がある。光透過性を有し、且つ、絶縁材料よりも熱伝導率が高い導電材料として、ＩＴＯが例示される。ＩＴＯの熱伝導率は５（Ｗ・ｍ−１・Ｋ−１）である。すなわち、伝熱部１５０及び放熱部１６０の熱伝導率は、カソード電極９０ｅの熱伝導率よりも大きい。以下、アノード電極５０ｅ及びカソード電極９０ｅを構成する材料を電極材料とする。
【００４９】
アレイ基板２に含まれる絶縁膜２４、２９、３５、４２、４５の各材料（以下、絶縁材料）は、電極材料、伝熱部１５０及び放熱部１６０よりも熱伝導率が低い。絶縁材料として用いられるＳｉＯ２の熱伝導率は１．３（Ｗ・ｍ−１・Ｋ−１）である。ＳｉＮの熱伝導率は１．４（Ｗ・ｍ−１・Ｋ−１）である。ＳｉＯＮの熱伝導率は１．３５（Ｗ・ｍ−１・Ｋ−１）である。アクリル樹脂の熱伝導率は０．２３（Ｗ・ｍ−１・Ｋ−１）である。エポキシ樹脂の熱伝導率は０．２１（Ｗ・ｍ−１・Ｋ−１）である。すなわち、伝熱部１５０及び放熱部１６０の熱伝導率は、絶縁膜２４、２９、３５、４２、４５の熱伝導率よりも大きい。
【００５０】
基板１０を構成する材料（以下、基板材料という）は、電極材料よりも熱伝導率が低い。基板材料として、ガラス、石英、ポリイミド又はポリエチレンテレフタレート（以下、ＰｏｌｙＥｔｈｙｌｅｎｅ  Ｔｅｒｅｐｈｔｈａｌａｔｅ；以下、ＰＥＴ）が例示される。ガラスの熱伝導率は１．５（Ｗ・ｍ−１・Ｋ−１）である。石英の熱伝導率は１．７（Ｗ・ｍ−１・Ｋ−１）である。ポリイミドの熱伝導率は０．１８（Ｗ・ｍ−１・Ｋ−１）である。ＰＥＴの熱伝導率は０．２２（Ｗ・ｍ−１・Ｋ−１）である。すなわち、伝熱部１５０及び放熱部１６０の熱伝導率は、基板１０の熱伝導率よりも大きい。
【００５１】
図７は、カソード配線の一部を拡大して示す平面図である。カソード配線６０は、第１部分６１と、第２部分６２とを有する。第１部分６１は、表示領域ＡＡの外周に沿って設けられ、第１部分６１の延出方向と交差する方向で第１幅Ｗ１を有する。第２部分６２は、貫通孔Ｈ１と重なる領域に設けられ、第１部分６１の延出方向と交差する方向で第１幅Ｗ１よりも大きい第２幅Ｗ２を有する。第２幅Ｗ２は、貫通孔Ｈ１の第１部分６１の延出方向と交差する方向の最大幅、例えば、直径よりも大きい。このような構成により、カソード配線６０の断線の発生を抑制して、貫通孔Ｈ１とカソード配線６０とを確実に接続することができる。そして、貫通孔Ｈ１の内部で、カソード電極９０ｅはカソード配線６０と接続できる。
【００５２】
図８は、図１のＶＩＩＩ−ＶＩＩＩ’断面図である。図１に示すように、表示領域ＡＡと第１辺１０ｓ１との間の周辺領域ＧＡには、複数の接続配線２１２が設けられている。複数の接続配線２１２は、それぞれ複数の信号線ＳＧＬに接続される。これにより、複数の接続配線２１２は、駆動ＩＣ２１０と、表示領域ＡＡに設けられた画素Ｐｉｘとを接続する。図８に示すように、駆動ＩＣ２１０は、端子２１３を介して接続配線２１２に電気的に接続される。
【００５３】
図８に示すように、放熱部１６０は、基板１０を介して駆動ＩＣ２１０及び複数の接続配線２１２と対向する。放熱部１６０と複数の接続配線２１２との間に容量ＣＤが形成される。容量ＣＤは、デカップリングコンデンサとして用いられる。これにより、容量ＣＤは、電源電圧の変動を吸収して、駆動ＩＣ２１０を安定して動作させることができる。また、容量ＣＤは、表示装置１で発生する電磁ノイズが外部に漏れることを抑制できる。
【００５４】
また、本実施形態に係る画素回路の構成は、図３に限定されない。図９は、画素回路の変形例を示す回路図である。図９に示すように、画素回路ＰＩＣＡは、駆動トランジスタＴｒ６と、点灯スイッチＴｒ７と、書き込みスイッチＴｒ８と、発光制御スイッチＴｒ９と、初期化スイッチＴｒ１０と、リセットスイッチＴｒ１１とを有する。
【００５５】
無機発光素子１００のカソード（カソード端子９０ｐ）は、電源線２７４に接続される。また、無機発光素子１００のアノード（アノード端子５０ｐ）は、駆動トランジスタＴｒ６と点灯スイッチＴｒ７とを介して電源線２７６に接続される。
【００５６】
電源線２７６は、駆動電源から駆動電位ＶＤＤとして所定の高電位が印加され、電源線２７４は、電源回路から基準電位ＶＳＳとして所定の低電位が印加される。
【００５７】
無機発光素子１００は、これら駆動電位ＶＤＤと基準電位ＶＳＳとの電位差（ＶＤＤ−ＶＳＳ）により順方向電流（駆動電流）が供給され発光する。つまり、駆動電位ＶＤＤは、基準電位ＶＳＳに対し、無機発光素子１００を発光させる電位差を有している。無機発光素子１００は、等価回路として、アノード端子５０ｐ−カソード端子９０ｐ間に容量２９１が並列接続されて構成される。また、無機発光素子１００のアノード端子５０ｐと駆動電位ＶＤＤを供給する電源線２７６との間には、付加容量２９９が設けられている。なお、容量２９１はアノード端子５０ｐとカソード端子９０ｐ以外の基準電位に接続されてもよい。
【００５８】
本実施形態において、駆動トランジスタＴｒ６、点灯スイッチＴｒ７、及び発光制御スイッチＴｒ９は、それぞれｎ型ＴＦＴで構成される。駆動トランジスタＴｒ６のソース電極は、無機発光素子１００のアノード端子５０ｐに接続され、ドレイン電極は、発光制御スイッチＴｒ９のソース電極に接続される。発光制御スイッチＴｒ９のゲート電極は、発光制御線２７９に接続される。発光制御スイッチＴｒ９のドレイン電極は、点灯スイッチＴｒ７のソース電極に接続される。点灯スイッチＴｒ７のゲート電極は、点灯制御線２６６に接続される。点灯スイッチＴｒ７のドレイン電極は、電源線２７６に接続される。リセットスイッチＴｒ１１のゲート電極は、リセット制御線２７０に接続される。書き込みスイッチＴｒ８のゲート電極は、書き込み制御線２６８に接続される。初期化スイッチＴｒ１０のゲート電極は、初期化制御線３１４に接続される。
【００５９】
また、駆動トランジスタＴｒ６のドレイン電極は、リセットスイッチＴｒ１１を介してリセット電源にも接続される。本変形例では、画素行ごとにリセット線２７８とリセットスイッチＴｒ１１とが設けられる。各リセット線２７８は画素行に沿って延在され、当該画素行の発光制御スイッチＴｒ９を介して、当該画素行の駆動トランジスタＴｒ６のドレイン電極に共通に接続される。すなわち、画素行を構成する複数の画素４９がリセット線２７８とリセットスイッチＴｒ１１を共有する。リセットスイッチＴｒ１１は、例えば、画素行の端部に配置され、リセット線２７８とリセット電源との間の継断、つまりそれらの間を接続するか遮断するかを切り替える。本変形例において、リセットスイッチＴｒ１１は、駆動トランジスタＴｒ６、点灯スイッチＴｒ７、及び発光制御スイッチＴｒ９と同じくｎ型ＴＦＴで構成される。
【００６０】
駆動トランジスタＴｒ６の制御端子であるゲート電極は、書き込みスイッチＴｒ８を介して映像信号線２７２に接続され、初期化スイッチＴｒ１０を介して初期化信号線３１０に接続されている。駆動トランジスタＴｒ６のゲート電極とソース電極との間には、保持容量２９８が接続される。本実施形態において、書き込みスイッチＴｒ８及び初期化スイッチＴｒ１０は、駆動トランジスタＴｒ６、点灯スイッチＴｒ７、及びリセットスイッチＴｒ１１と同じくｎ型ＴＦＴで構成される。
【００６１】
なお、本実施形態では、駆動トランジスタＴｒ６、点灯スイッチＴｒ７、リセットスイッチＴｒ１１、書き込みスイッチＴｒ８、発光制御スイッチＴｒ９、及び初期化スイッチＴｒ１０がｎ型ＴＦＴで構成される回路例を示したが、これに限らない。例えば、駆動トランジスタＴｒ６、点灯スイッチＴｒ７、リセットスイッチＴｒ１１、書き込みスイッチＴｒ８、発光制御スイッチＴｒ９、及び初期化スイッチＴｒ１０は、ｐ型ＴＦＴで構成された回路であっても良い。また、ｐ型ＴＦＴとｎ型ＴＦＴを組み合わせた回路構成としてもよい。
【００６２】
図９では、各種信号として、書き込みスイッチＴｒ８に対する書き込み制御信号ＳＧ、点灯スイッチＴｒ７に対する点灯制御信号ＢＧ、リセットスイッチＴｒ１１に対するリセット制御信号ＲＧ、発光制御スイッチＴｒ９に対する発光制御信号ＣＧ、及び、初期化スイッチＴｒ１０に対する初期化制御信号ＩＧを示している。
【００６３】
本変形例では、複数の画素行を、先頭行（例えば、図１中の表示領域ＡＡにおいて、最上部に位置する画素行）から順番に選択し、選択した画素行の画素４９に映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）を書き込み、無機発光素子１００を発光させる動作が１フレームの画像ごとに繰り返される。駆動回路は、１水平走査期間ごとに、映像信号線２７２に映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）を印加し、初期化信号線３１０に初期化電圧信号ＶＩＮＩの電位Ｖｉｎｉ（初期化電位）を印加する。
【００６４】
本変形例における書き込み動作は、詳細には、リセット動作、オフセットキャンセル動作、映像信号セット動作に分けられる。リセット動作は、容量２９１、保持容量２９８、及び付加容量２９９に保持された電圧をリセットする動作である。オフセットキャンセル動作は、駆動トランジスタＴｒ６のしきい値電圧Ｖｔｈのばらつきを補償する動作である。映像信号セット動作は、映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）を画素４９に書き込む動作である。
【００６５】
上述した書き込み動作（リセット動作、オフセットキャンセル動作、映像信号セット動作）、及び発光動作は、画素行ごとに順次行われる。画素行は、例えば、映像信号の１水平走査期間を周期として順次選択され、画素行ごとの書き込み動作及び発光動作は、１フレーム周期で繰り返される。
【００６６】
各画素行の発光可能期間は、上述した映像信号セット動作の終了から次のフレームの画像の当該画素行の書き込み動作の開始までの期間内に設定される。表示装置１は、発光可能期間において、無機発光素子１００を各画素４９に書き込まれた映像電圧信号ＶＳＩＧの電位Ｖｓｉｇ（映像書き込み電位）に応じた強度で発光させる発光期間と、無機発光素子１００に供給される駆動電流を強制的に停止する非発光期間とを設けている。具体的に、発光期間では、発光制御信号ＣＧをＨレベルとして発光制御スイッチＴｒ９をオンとすることで、駆動電源から無機発光素子１００に順方向電流（駆動電流）を供給し、非発光期間では、発光制御信号ＣＧをＬレベルとして発光制御スイッチＴｒ９をオフとすることで、駆動電源と、導通状態に保持されている駆動トランジスタＴｒ６との間を遮断し、無機発光素子１００に供給される順方向電流（駆動電流）を強制的に停止させる。
【００６７】
次に、本実施形態の表示装置１の製造方法について説明する。図１０は、第１実施形態に係る表示装置の製造方法を説明するための説明図である。なお、図１０は、図面を見やすくするために、アレイ基板２のトランジスタＴｒ１からＴｒ５、アンダーコート層２０、絶縁膜２４、２９、３５、４２、４５、７０を省略して示す。
【００６８】
図１０に示すように、アレイ基板２に無機発光素子１００が実装される。そして、基板１０の第１面１０ａ側に、無機発光素子１００の少なくとも側面を覆って平坦化膜８０が設けられる（ステップＳＴ１）。
【００６９】
次に、基板１０の第２面１０ｂ側に放熱部１６０及び保護膜１６２が設けられる（ステップＳＴ２）。放熱部１６０及び保護膜１６２は、スパッタリング法、蒸着法、プラズマＣＶＤ法等により成膜される。
【００７０】
次に、レーザ装置は、カソード配線６０の第２部分６２と重なる位置で、第１面１０ａ側からレーザ光Ｌを照射する（ステップＳＴ３）。本実施形態では、レーザ光Ｌの焦点の範囲が、基板１０の厚さ方向に引き延ばされている。レーザ光Ｌの照射により、平坦化膜８０、カソード配線６０及び絶縁膜３５に貫通孔Ｈ２が形成される。そして、レーザ光Ｌの照射により、基板１０に改質領域１０Ｌが形成される。改質領域１０Ｌは、基板１０のうち、レーザ光Ｌの焦点が合った部分のみ局所的に形成される。このため、改質領域１０Ｌは、レーザ光Ｌの焦点と実質的に等しい径で形成され、基板１０の厚さ方向（第３方向Ｄｚ）に沿って形成される。
【００７１】
レーザ光Ｌは、例えばフェムト秒レーザが用いられる。レーザ光Ｌとして、短パルス幅のフェムト秒レーザを用いることにより、基板１０の内部における熱の発生が抑制される。このため、レーザ光Ｌの照射による基板１０のマイクロクラックの発生を抑制できる。
【００７２】
そして、基板１０をエッチングして貫通孔Ｈ１が形成される（ステップＳＴ４）。基板１０の改質領域１０Ｌのエッチングレートは、改質領域１０Ｌが形成されていない部分に比べて大きい。これにより、改質領域１０Ｌが選択的に除去されて、基板１０の第１面１０ａから第２面１０ｂを貫通する貫通孔Ｈ１が形成される。このエッチングにより、放熱部１６０のうち、貫通孔Ｈ１と重なる部分も除去され、貫通孔Ｈ１の底部に保護膜１６２が露出する。そして、カソード電極９０ｅは、平坦化膜８０上面、貫通孔Ｈ１の内壁及び貫通孔Ｈ１の底部に露出する保護膜１６２を覆って形成される。
【００７３】
エッチングは、特に限定されず、例えばウェットエッチングによって行うことが好ましい。エッチング液として、例えば、フッ化水素を含有する水溶液（フッ酸）を用いることができる。
【００７４】
次に貫通孔Ｈ１内に伝熱部１５０が形成される（ステップＳＴ５）。伝熱部１５０は、例えば、上述した導電材料を含むインクを用いて、インクジェット印刷（ディスペンス法、あるいは静電分注法）等により塗布形成することができる。以上のような製造方法により表示装置１が製造される。
【００７５】
（第２実施形態）
図１１は、第２実施形態に係る表示装置を示す断面図である。なお、以下の説明において、上述した実施形態で説明した構成要素については、同じ符号を付して、説明を省略する。
【００７６】
本実施形態の表示装置１Ａにおいて、平坦化膜８０に貫通孔Ｈ１が設けられている。カソード電極９０ｅは、平坦化膜８０の上面、貫通孔Ｈ１の内壁に沿って設けられて、貫通孔Ｈ１の底部においてカソード配線６０の上面と接続される。
【００７７】
カソード配線６０の下面側には、貫通孔Ｈ３が設けられている。貫通孔Ｈ３は、カソード配線６０と第２面１０ｂとの間に設けられる。具体的には、貫通孔Ｈ３は、基板１０、アンダーコート層２０、絶縁膜２４、２９、３５を貫通して設けられる。カソード配線６０の下面には、貫通孔Ｈ３と重なる位置に凹部６０ａが形成される。
【００７８】
放熱部１６０は、第２面１０ｂ及び貫通孔Ｈ３の内壁に沿って設けられ、貫通孔Ｈ３の底部でカソード配線６０の凹部６０ａと接続される。また、伝熱部１５２は、貫通孔Ｈ３の内部に設けられ、貫通孔Ｈ３の内壁に設けられた放熱部１６０と接する。保護膜１６２は、放熱部１６０及び伝熱部１５２を覆う。
【００７９】
本実施形態においても、表示装置１Ａは、無機発光素子１００が発生する熱を、カソード電極９０ｅ、カソード配線６０を経由して、伝熱部１５０及び放熱部１６０に伝えることができる。
【００８０】
図１２は、第２実施形態に係る表示装置の製造方法を説明するための説明図である。図１２に示すように、アレイ基板２を覆って保護膜１６５が設けられる（ステップＳＴ１１）。具体的には、アレイ基板２は、図１１に示す表示装置１Ａのうち、基板１０の上に複数の画素回路（例えば、トランジスタＴｒ１からＴｒ５）、カソード配線６０及びアノード電極５０ｅが設けられ、絶縁膜７０、無機発光素子１００、カソード電極９０ｅ及び貫通孔Ｈ１は設けられていない。保護膜１６５はアノード電極５０ｅ及び絶縁膜４５を覆って設けられる。
【００８１】
次に、レーザ装置は、カソード配線６０の第２部分６２と重なる位置で、第２面１０ｂ側からレーザ光Ｌを照射する（ステップＳＴ１２）。レーザ光Ｌの照射により、基板１０に改質領域１０Ｌが形成される。本実施形態では、第２面１０ｂ側からレーザ光Ｌが照射されるので、第１面１０ａ側に設けられた絶縁膜３５、カソード配線６０及び保護膜１６５には貫通孔が形成されない。
【００８２】
そして、基板１０をエッチングして貫通孔Ｈ３が形成される（ステップＳＴ１３）。基板１０のうち改質領域１０Ｌが選択的に除去されて、基板１０の第２面１０ｂから第１面１０ａを貫通する貫通孔Ｈ３が形成される。このエッチングにより、貫通孔Ｈ３の底面にカソード配線６０が露出し、カソード配線６０の下面に凹部６０ａ（図１１参照）が形成される。また、改質領域１０Ｌのエッチングと同時に、貫通孔Ｈ３が形成されない部分の第２面１０ｂもエッチングにより薄型化される。
【００８３】
次に、基板１０の第２面１０ｂ及び貫通孔Ｈ３の内壁に沿って放熱部１６０が形成される（ステップＳＴ１４）。放熱部１６０は、貫通孔Ｈ３の底部でカソード配線６０と接続される。そして、貫通孔Ｈ３の内部に伝熱部１５２が形成され、放熱部１６０及び伝熱部１５２を覆って保護膜１６２が形成される。
【００８４】
次に、基板１０の第１面１０ａ側に設けられた保護膜１６５を除去する（ステップＳＴ１５）。その後、アレイ基板２に無機発光素子１００が実装される（ステップＳＴ１６）。無機発光素子１００の側面を覆って平坦化膜８０が形成される。エッチングにより、カソード配線６０と重なる位置で平坦化膜８０に貫通孔Ｈ１が形成され、平坦化膜８０の上面及び貫通孔Ｈ１の内壁に沿ってカソード電極９０ｅが形成される。これにより、無機発光素子１００のカソード端子９０ｐとカソード配線６０とが電気的に接続される。以上のような製造方法により表示装置１Ａが製造される。
【００８５】
本実施形態の製造方法は、基板１０の第１面１０ａ側の工程と、第２面１０ｂ側の工程とを別々に行うことができる。このため、貫通孔Ｈ３のエッチングやレーザ光Ｌの照射による無機発光素子１００の損傷を抑制できる。
【００８６】
（第３実施形態）
図１３は、第３実施形態に係る表示装置を示す断面図である。図１４は、第３実施形態に係る無機発光素子の構成例を示す断面図である。上述の実施形態では、無機発光素子１００は、その下部（アノード端子５０ｐ）がアノード電極５０ｅに接続し、その上部（カソード端子９０ｐ）がカソード電極９０ｅに接続するタイプ（以下、フェイスアップタイプという）であることを説明した。しかし無機発光素子１００は、フェイスアップタイプに限定されない。本実施形態に係る無機発光素子１００Ａは、その下部がアノード電極とカソード電極の両方に接続する、フェイスダウンタイプであってもよい。
【００８７】
図１３に示すように、本実施形態の表示装置１Ｂは、フェイスダウンタイプの無機発光素子１００Ａを有する。無機発光素子１００Ａは、その下部がアノード電極５０ｅとカソード電極９０ｅＡ（図１４参照）の両方に接続されている。カソード電極９０ｅＡは、絶縁膜４５上であって、アノード電極５０ｅから離れた位置に設けられている。カソード電極９０ｅＡは、絶縁膜４５の上の配線及び絶縁膜４２、４５、７０に設けられた貫通孔Ｈ１を介して、カソード配線６０に電気的に接続される。例えば、カソード電極９０ｅＡは、アノード電極５０ｅと同一の材料で構成されている。カソード電極９０ｅＡは、アノード電極５０ｅと同一のプロセスで同時に形成される。また、平坦化膜８０は、無機発光素子１００Ａの側面及び上面を覆って設けられる。
【００８８】
図１４に示すように、基板１１１は、サファイアで構成されている。ｎ型クラッド層１１３は、ｎ型のＧａＮで構成されている。活性層１１４は、ＩｎＧａＮで構成されている。ｐ型クラッド層１１５は、ｐ型のＧａＮで構成されている。Ｐ型電極１１６は、パラジウム（Ｐｄ）と金（Ａｕ）とで構成されており、Ｐｄ上にＡｕが積層された積層構造を有する。ｎ型電極１１７は、インジウム（Ｉｎ）で構成されている。
【００８９】
無機発光素子１００Ａでは、ｐ型クラッド層１１５とｎ型クラッド層１１３とが直接接合せずに、間に別の層（活性層１１４）が導入されている。これにより、電子や正孔といったキャリアを活性層１１４の中に集中させることができ、効率よく再結合（発光）させることが可能となる。高効率化のために数原子層からなる井戸層と障壁層とを周期的に積層させた多重量子井戸構造（ＭＱＷ構造）が、活性層１１４として採用されてもよい。
【００９０】
本実施形態の表示装置１Ｂは、フェイスダウンタイプの無機発光素子１００Ａが発生する熱を、カソード電極９０ｅＡ、カソード配線６０を介して、放熱部１６０及び伝熱部１５０に逃がすことができる。これにより、表示装置１Ｂは、無機発光素子１００Ａの温度上昇を抑制することができ、温度上昇に伴う無機発光素子１００Ａの光出力の低下（輝度の低下）を抑制することができる。これにより、表示装置１Ｂは、表示特性の低下を抑制することができる。
【００９１】
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。
【符号の説明】
【００９２】
１、１Ａ、１Ｂ  表示装置
２  アレイ基板
１０  基板
２０  アンダーコート層
２１  第１ゲート電極
２５  半導体層
３１  第２ゲート電極
４１ｄ  ドレイン電極
４１ｓ  ソース電極
４３ｄ  ドレイン接続配線
４３ｓ  ソース接続配線
４９  画素
４９Ｒ  第１画素
４９Ｇ  第２画素
４９Ｂ  第３画素
５０ｅ  アノード電極
６０  カソード配線
６１  第１部分
６２  第２部分
８０  平坦化膜
９０ｅ、９０ｅＡ  カソード電極
１００、１００Ａ  無機発光素子
１５０、１５２  伝熱部
１６０  放熱部
ＡＡ  表示領域
ＣＳ１  第１容量
ＣＳ２  第２容量
ＧＡ  周辺領域
【図１】
2020012972.tif 000003
【図２】
2020012972.tif 000004
【図３】
2020012972.tif 000005
【図４】
2020012972.tif 000006
【図５】
2020012972.tif 000007
【図６】
2020012972.tif 000008
【図７】
2020012972.tif 000009
【図８】
2020012972.tif 000010
【図９】
2020012972.tif 000011
【図１０】
2020012972.tif 000012
【図１１】
2020012972.tif 000013
【図１２】
2020012972.tif 000014
【図１３】
2020012972.tif 000015
【図１４】
2020012972.tif 000016