(57)【要約】【課題】スイッチング電源装置において高い負荷応答特性を得る。【解決手段】入力電圧を出力トランジスタにてスイッチングすることを通じて出力電圧を生成するスイッチング電源装置は、出力トランジスタがオンとなる固定長の出力オン期間と出力トランジスタがオフとなる可変長の出力オフ期間とが交互に切り替わるよう、所定の基準電圧に基づく第１比較電圧と出力電圧に応じた帰還電圧に基づく第２比較電圧との比較結果に基づいて出力トランジスタのオン／オフ制御を行う。その比較に先立ち、第１比較電圧及び第２比較電圧の何れか一方に、コンデンサの充放電を通じて得られるリップル電圧が注入される。リップル電圧の生成の際、出力オン期間の全部又は一部においてコンデンサを充電される一方で、それ以外の期間においてコンデンサが放電され、コンデンサの充電期間に上限が設けられる。【選択図】図６
2020108189.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を出力トランジスタにてスイッチングすることを通じて出力電圧を生成するスイッチング電源装置において、
所定の基準電圧に基づく第１比較電圧と、前記出力電圧に応じた帰還電圧に基づく第２比較電圧と、を比較することで比較結果信号を生成する比較回路と、
前記出力トランジスタがオンとなる固定長の出力オン期間と前記出力トランジスタがオフとなる可変長の出力オフ期間とが交互に切り替わるように、前記比較結果信号に基づき前記出力トランジスタのオン／オフ制御を行うスイッチング制御回路と、
コンデンサの充放電を通じて前記コンデンサの端子電圧からリップル電圧を生成するリップル電圧生成回路と、備え、
前記比較回路の前段において前記第１比較電圧及び前記第２比較電圧の何れか一方に前記リップル電圧が注入され、
前記リップル電圧生成回路は、前記出力オン期間の全部又は一部において前記コンデンサを充電する一方で、それ以外の期間において前記コンデンサを放電するように形成され、前記コンデンサの充電期間に上限を設けた
ことを特徴とするスイッチング電源装置。
【請求項２】
前記リップル電圧生成回路は、
前記出力オン期間においてハイレベルの電圧値を有し且つ前記出力オフ期間において前記ハイレベルよりも低いローレベルの電圧値を有する電圧をリップル生成元電圧として受け、
前記出力オン期間の全部又は一部において、前記リップル生成元電圧に基づく電流を充放電抵抗を介して前記コンデンサに供給することで前記コンデンサを充電し、それ以外の期間において、前記コンデンサの蓄積電荷を前記充放電抵抗を介して放電する
ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記リップル電圧生成回路は、前記コンデンサの放電電流を流すための放電用スイッチを有し、
前記放電用スイッチと前記コンデンサとの間に前記充放電抵抗が設けられて、前記放電用スイッチがオンのときに前記コンデンサの蓄積電荷が前記充放電抵抗及び前記放電用スイッチを介して放電され、
前記リップル電圧生成回路は、前記出力トランジスタのターンオンのタイミングに対応する、前記リップル生成元電圧のローレベルからハイレベルへの切り替わりタイミングより、前記リップル生成元電圧に基づく電流を前記充放電抵抗を介して前記コンデンサに供給し、前記切り替わりタイミングから前記上限に対応する所定時間が経過すると前記放電用スイッチをターンオンする
ことを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記リップル電圧生成回路は、前記リップル生成元電圧の分圧を生成する分圧回路を有し、
前記分圧の加わるノードが、前記充放電抵抗を介して前記コンデンサに接続され、且つ、前記放電用スイッチに接続される
ことを特徴とする請求項３に記載のスイッチング電源装置。
【請求項５】
前記リップル電圧生成回路において、前記充放電抵抗及び前記放電用スイッチが互いに接続されて、それらの接続ノードに対し他の抵抗を介して前記リップル生成元電圧が加わる
ことを特徴とする請求項３に記載のスイッチング電源装置。
【請求項６】
前記リップル電圧生成回路は、前記放電用スイッチと充電用スイッチとの直列回路を有し、
前記直列回路に対して前記リップル生成元電圧が加わり、
前記放電用スイッチ及び前記充電用スイッチ間の接続ノードが前記充放電抵抗を介して前記コンデンサに接続され、
前記リップル生成元電圧のローレベルからハイレベルへの切り替わりに同期して前記充電用スイッチをターンオンし且つ前記放電用スイッチをターンオフすることで当該切り替わりタイミングから前記リップル生成元電圧に基づく電流を前記充電用スイッチ及び前記充放電抵抗を介して前記コンデンサに供給し、前記切り替わりタイミングから前記上限に対応する前記所定時間が経過すると前記充電用スイッチをターンオフし且つ前記放電用スイッチをターンオンする
ことを特徴とする請求項３に記載のスイッチング電源装置。
【請求項７】
前記リップル生成元電圧は、前記出力トランジスタによる前記入力電圧のスイッチング電圧である
ことを特徴とする請求項２〜６の何れかに記載のスイッチング電源装置。
【請求項８】
前記リップル生成元電圧は、前記出力トランジスタをオン／オフさせるために前記スイッチング制御回路から前記出力トランジスタに向けて供給される制御信号の電圧である
ことを特徴とする請求項２〜６の何れかに記載のスイッチング電源装置。
【請求項９】
前記帰還電圧及び前記基準電圧に基づいて誤差電圧を生成する誤差電圧生成回路を更に備え、
前記第１比較電圧は前記誤差電圧であって且つ前記第２比較電圧は前記帰還電圧に前記リップル電圧を注入した電圧であり、或いは、前記第１比較電圧は前記誤差電圧に前記リップル電圧を注入した電圧であって且つ前記第２比較電圧は前記帰還電圧である
ことを特徴とする請求項１〜８の何れかに記載のスイッチング電源装置。
【請求項１０】
前記出力トランジスタとしてのハイサイドトランジスタと、前記ハイサイドトランジスタに対して直列に接続されたローサイドトランジスタと、を備え、
前記スイッチング制御回路は、前記ハイサイドトランジスタをオンとするときには前記ローサイドトランジスタをオフとし、且つ、前記ハイサイドトランジスタをオフとするときには前記ローサイドトランジスタをオンとし、
前記ハイサイドトランジスタ及び前記ローサイドトランジスタ間の接続ノードに現れる、前記入力電圧のスイッチング電圧を整流及び平滑化することで前記出力電圧が得られる
ことを特徴とする請求項１〜９の何れかに記載のスイッチング電源装置。
【請求項１１】
請求項１〜１０の何れかに記載のスイッチング電源装置を形成する半導体装置であって、前記スイッチング電源装置は集積回路を用いて形成される
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置及び半導体装置に関する。
【背景技術】
【０００２】
スイッチング電源装置において、高速な負荷応答特性を実現できる制御方式としてコンスタントオンタイム制御方式が知られている。当該制御方式はリップル注入と称される技術と組み合わせて実施されることが多く、これにより、等価直列抵抗（ＥＳＲ；Equivalent Series Resistance）の小さい積層セラミックコンデンサなどを出力コンデンサとして用いることが可能となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１６９２５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
コンデンサの充放電を介してコンデンサの端子電圧から、注入されるべきリップル電圧を生成することができる。この際、安定したスイッチング制御のためには、所定の必要最小振幅以上のリップル振幅（リップル電圧の振幅）を確保する必要がある。スイッチング電源装置にて想定される出力デューティの仕様範囲において、リップル振幅が最小となる動作点においてもリップル振幅が必要最小振幅以上となるようにリップル電圧生成回路を設計する必要があるが、そのような設計をリップル電圧生成回路に対して行ったとき、出力デューティが５０％であるときなど他の動作点では、リップル振幅が大きくなりすぎて、負荷応答特性が悪くなることがある（尚、この点については後に詳説される）。
【０００５】
本発明は、負荷応答特性の向上に寄与するスイッチング電源装置及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るスイッチング電源装置は、入力電圧を出力トランジスタにてスイッチングすることを通じて出力電圧を生成するスイッチング電源装置において、所定の基準電圧に基づく第１比較電圧と、前記出力電圧に応じた帰還電圧に基づく第２比較電圧と、を比較することで比較結果信号を生成する比較回路と、前記出力トランジスタがオンとなる固定長の出力オン期間と前記出力トランジスタがオフとなる可変長の出力オフ期間とが交互に切り替わるように、前記比較結果信号に基づき前記出力トランジスタのオン／オフ制御を行うスイッチング制御回路と、コンデンサの充放電を通じて前記コンデンサの端子電圧からリップル電圧を生成するリップル電圧生成回路と、備え、前記比較回路の前段において前記第１比較電圧及び前記第２比較電圧の何れか一方に前記リップル電圧が注入され、前記リップル電圧生成回路は、前記出力オン期間の全部又は一部において前記コンデンサを充電する一方で、それ以外の期間において前記コンデンサを放電するように形成され、前記コンデンサの充電期間に上限を設けたことを特徴とする。
【０００７】
具体的には例えば、前記リップル電圧生成回路は、前記出力オン期間においてハイレベルの電圧値を有し且つ前記出力オフ期間において前記ハイレベルよりも低いローレベルの電圧値を有する電圧をリップル生成元電圧として受け、前記出力オン期間の全部又は一部において、前記リップル生成元電圧に基づく電流を充放電抵抗を介して前記コンデンサに供給することで前記コンデンサを充電し、それ以外の期間において、前記コンデンサの蓄積電荷を前記充放電抵抗を介して放電すると良い。
【０００８】
より具体的には例えば、前記リップル電圧生成回路は、前記コンデンサの放電電流を流すための放電用スイッチを有し、前記放電用スイッチと前記コンデンサとの間に前記充放電抵抗が設けられて、前記放電用スイッチがオンのときに前記コンデンサの蓄積電荷が前記充放電抵抗及び前記放電用スイッチを介して放電され、前記リップル電圧生成回路は、前記出力トランジスタのターンオンのタイミングに対応する、前記リップル生成元電圧のローレベルからハイレベルへの切り替わりタイミングより、前記リップル生成元電圧に基づく電流を前記充放電抵抗を介して前記コンデンサに供給し、前記切り替わりタイミングから前記上限に対応する所定時間が経過すると前記放電用スイッチをターンオンすると良い。
【０００９】
更に具体的には例えば、前記リップル電圧生成回路は、前記リップル生成元電圧の分圧を生成する分圧回路を有し、前記分圧の加わるノードが、前記充放電抵抗を介して前記コンデンサに接続され、且つ、前記放電用スイッチに接続されると良い。
【００１０】
或いは例えば、前記リップル電圧生成回路において、前記充放電抵抗及び前記放電用スイッチが互いに接続されて、それらの接続ノードに対し他の抵抗を介して前記リップル生成元電圧が加わっても良い。
【００１１】
或いは例えば、前記リップル電圧生成回路は、前記放電用スイッチと充電用スイッチとの直列回路を有し、前記直列回路に対して前記リップル生成元電圧が加わり、前記放電用スイッチ及び前記充電用スイッチ間の接続ノードが前記充放電抵抗を介して前記コンデンサに接続され、前記リップル生成元電圧のローレベルからハイレベルへの切り替わりに同期して前記充電用スイッチをターンオンし且つ前記放電用スイッチをターンオフすることで当該切り替わりタイミングから前記リップル生成元電圧に基づく電流を前記充電用スイッチ及び前記充放電抵抗を介して前記コンデンサに供給し、前記切り替わりタイミングから前記上限に対応する前記所定時間が経過すると前記充電用スイッチをターンオフし且つ前記放電用スイッチをターンオンしても良い。
【００１２】
また例えば、前記リップル生成元電圧は、前記出力トランジスタによる前記入力電圧のスイッチング電圧であって良い。
【００１３】
或いは例えば、前記リップル生成元電圧は、前記出力トランジスタをオン／オフさせるために前記スイッチング制御回路から前記出力トランジスタに向けて供給される制御信号の電圧であっても良い。
【００１４】
また例えば、前記帰還電圧及び前記基準電圧に基づいて誤差電圧を生成する誤差電圧生成回路を当該スイッチング電源装置に設けても良く、前記第１比較電圧は前記誤差電圧であって且つ前記第２比較電圧は前記帰還電圧に前記リップル電圧を注入した電圧であっても良いし、或いは、前記第１比較電圧は前記誤差電圧に前記リップル電圧を注入した電圧であって且つ前記第２比較電圧は前記帰還電圧であっても良い。
【００１５】
また例えば、前記出力トランジスタとしてのハイサイドトランジスタと、前記ハイサイドトランジスタに対して直列に接続されたローサイドトランジスタとを当該スイッチング電源装置に設けても良く、前記スイッチング制御回路は、前記ハイサイドトランジスタをオンとするときには前記ローサイドトランジスタをオフとし、且つ、前記ハイサイドトランジスタをオフとするときには前記ローサイドトランジスタをオンとし、前記ハイサイドトランジスタ及び前記ローサイドトランジスタ間の接続ノードに現れる、前記入力電圧のスイッチング電圧を整流及び平滑化することで前記出力電圧が得られると良い。
【００１６】
本発明に係る半導体装置は、前記スイッチング電源装置を形成する半導体装置であって、前記スイッチング電源装置は集積回路を用いて形成されることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、負荷応答特性の向上に寄与するスイッチング電源装置及び半導体装置を提供することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態に係るスイッチング電源装置の全体構成図である。
【図２】本発明の実施形態に係るスイッチング電源ＩＣの外観図である。
【図３】本発明の実施形態に係るコンスタントオンタイム制御方式の動作説明図である。
【図４】参考例に係るリップル電圧生成回路に関する、構成図（ａ）、動作波形図（ｂ）及び、リップル振幅の出力デューティ依存性を示す図（ｃ）である。
【図５】出力電圧の変動に応答した挙動を説明するための図である。
【図６】本発明の第１実施例に係るリップル電圧生成回路の構成図である。
【図７】本発明の第１実施例に関わる動作説明用の波形図である。
【図８】本発明の第１実施例に関わる動作説明用の波形図である。
【図９】本発明の第１実施例に係り、リップル振幅の出力デューティ依存性を示す図である。
【図１０】本発明の第１実施例に係るシミュレーション結果を示す図である。
【図１１】本発明の第１実施例に係るシミュレーション結果を示す図である。
【図１２】本発明の第１実施例に係るシミュレーション結果を示す図である。
【図１３】本発明の第２実施例に係るリップル電圧生成回路の構成図である。
【図１４】本発明の第３実施例に係るリップル電圧生成回路の構成図である。
【図１５】本発明の第３実施例に関わる動作説明用の波形図である。
【図１６】本発明の第４実施例に係るスイッチング電源ＩＣの一部構成図である。
【図１７】本発明の第４実施例に関わる動作説明用の波形図である。
【図１８】本発明の第５実施例に係る複写機の外観図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量又は部材等の名称を省略又は略記することがある。例えば、後述の“１００”によって参照されるスイッチング電源ＩＣは、スイッチング電源ＩＣ１００と表記されることもあるし、電源ＩＣ１００又はＩＣ１００と略記されることもあるが、それらは全て同じものを指す。
【００２０】
図１は、本発明の実施形態に係るスイッチング電源装置ＡＡの全体構成図である。図１のスイッチング電源装置ＡＡは、スイッチング電源ＩＣ１００と、スイッチング電源ＩＣ１００に対して外付け接続される複数のディスクリート部品と、を備え、当該複数のディスクリート部品には、コンデンサＣ１〜Ｃ４、抵抗Ｒ１、Ｒ２及びインダクタＬ１が含まれる。スイッチング電源装置ＡＡは、所望の入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する降圧型のスイッチング電源装置として構成されている。入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔは正の直流電圧であり、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎよりも低い。スイッチング電源装置ＡＡの出力端子ＯＵＴに出力電圧Ｖｏｕｔが現れる。ここでは、入力電圧Ｖｉｎが１２Ｖであるとする。抵抗Ｒ１及びＲ２の抵抗値を調整することで１２Ｖ未満の所望の正の電圧値（例えば１Ｖや５Ｖ）を出力電圧Ｖｏｕｔに持たせることができる。
【００２１】
スイッチング電源ＩＣ１００は、図２に示すような、半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで形成された電子部品である。ＩＣ１００の筐体に複数の外部端子が露出して設けられており、その複数の外部端子には、図１に示されるイネーブル端子ＥＮ、ソフトスタート端子ＳＳ、帰還端子ＦＢ、ブートストラップ端子ＢＯＯＴ、入力端子ＶＩＮ、スイッチ端子ＳＷ及びグランド端子ＧＮＤが含まれる。これら以外の端子も、上記複数の外部端子に含まれうる。尚、図２に示されるＩＣ１００の外部端子の数は例示に過ぎない。
【００２２】
まず、スイッチング電源ＩＣ１００の外部構成について説明する。ＩＣ１００の外部より入力電圧Ｖｉｎが入力端子ＶＩＮに供給され、また、入力端子ＶＩＮはコンデンサＣ１を介してグランドに接続される。スイッチ端子ＳＷはインダクタＬ１の一端に接続され、インダクタＬ１の他端はスイッチング電源装置ＡＡの出力端子ＯＵＴに接続される。出力端子ＯＵＴは抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端は抵抗Ｒ２を介してグランドに接続される。また、出力端子ＯＵＴは出力コンデンサＣ３を介してグランドに接続される。ブートストラップ端子ＢＯＯＴはコンデンサＣ２を介してスイッチ端子ＳＷに接続される。ソフトスタート端子ＳＳはコンデンサＣ４を介してグランドに接続され、グランド端子ＧＮＤはグランドに直接接続される。抵抗Ｒ１及びＲ２間の接続ノードは帰還端子ＦＢに接続される。グランドは０Ｖ（ゼロボルト）の基準電位を有する導電部を指す又は基準電位そのものを指す。本実施形態において、特に基準を設けずに示される電圧は、グランドから見た電位を表す。
【００２３】
次に、スイッチング電源ＩＣ１００の内部構成について説明する。スイッチング電源ＩＣ１００は、Ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor)として構成されたトランジスタ１ａ及び１ｂと、ドライバ２ａ及び２ｂと、制御回路３と、内部電源電圧生成回路４と、ダイオード５と、ソフトスタート回路６と、基準電圧生成回路７と、エラーアンプ８と、リップル電圧生成回路９と、加算回路１０と、メインコンパレータ１１と、過電流保護回路１２と、短絡保護回路１３と、過電圧保護回路１４と、低電圧ロックアウト回路１５と、サーマルシャットダウン回路１６と、イネーブル回路１７と、を備える。制御回路３にはオンタイマ回路２１及び駆動ロジック回路２２が内包される。
【００２４】
トランジスタ１ａ及び１ｂは、入力端子ＶＩＮとグランド端子ＧＮＤ（換言すればグランド）との間に直列接続された一対のスイッチング素子であり、それらがスイッチング駆動されることで入力電圧Ｖｉｎがスイッチングされてスイッチ端子ＳＷに矩形波状のスイッチ電圧Ｖｓｗが現れる。トランジスタ１ａがハイサイド側に設けられ、トランジスタ１ｂがローサイド側に設けられる。具体的には、トランジスタ１ａのドレインは入力端子ＶＩＮに接続され、トランジスタ１ａのソース及びトランジスタ１ｂのドレインはスイッチ端子ＳＷに共通接続され、トランジスタ１ｂのソースはグランドに接続される。
【００２５】
トランジスタ１ａは出力トランジスタとして機能し、トランジスタ１ｂは同期整流トランジスタとして機能する。インダクタＬ１及び出力コンデンサＣ３は、スイッチ端子ＳＷに現れる矩形波状のスイッチ電圧Ｖｓｗを整流及び平滑化して出力電圧Ｖｏｕｔを生成する整流平滑回路を構成する。抵抗Ｒ１及びＲ２は出力電圧Ｖｏｕｔを分圧する分圧回路を構成する。抵抗Ｒ１及びＲ２間の接続ノードが帰還端子ＦＢに接続されることで、抵抗Ｒ１及びＲ２間の接続ノードに現れる分圧された電圧が帰還電圧Ｖｆｂとして帰還端子ＦＢに入力される。また、コンデンサＣ２はＩＣ１００に内蔵されるダイオード５と共に、ブートストラップ回路を形成する。尚、スイッチング電源ＩＣ１００では同期整流方式が採用されているが、ダイオード整流方式が採用されても構わない。この場合、ＩＣ１００からトランジスタ１ｂ及びドライバ２ｂを削除し、代わりに、ＩＣ１００の内部又は外部に整流ダイオード（不図示）を設ければ良い。当該整流ダイオードにおいて、カソードはスイッチ端子ＳＷに接続され且つアノードはグランドに接続されることになる。
【００２６】
ドライバ２ａは、制御回路３から入力される制御信号Ｃｎｔａに基づいてトランジスタ１ａのゲート電圧Ｇａを制御する。ドライバ２ｂは、制御回路３から入力される制御信号Ｃｎｔｂに基づいてトランジスタ１ｂのゲート電圧Ｇｂを制御する。制御信号Ｃｎｔａ及びＣｎｔｂ並びにゲート電圧Ｇａ及びＧｂは、各々に、ハイレベル又はローレベルの電位を有する。任意の信号又は電圧に関し、ハイレベルはローレベルよりも高い電位を有する。ドライバ２ａは、制御信号Ｃｎｔａがハイレベル、ローレベルであるとき、ゲート電圧Ｇａを、夫々、ハイレベル、ローレベルとする。ドライバ２ｂは、制御信号Ｃｎｔｂがハイレベル、ローレベルであるとき、ゲート電圧Ｇｂを、夫々、ハイレベル、ローレベルとする。トランジスタ１ａは、ゲート電圧Ｇａがハイレベルであるときにオン（即ちドレイン及びソース間が導通状態）となりローレベルであるときにオフ（即ちドレイン及びソース間が非導通状態）となる。同様に、トランジスタ１ｂは、ゲート電圧Ｇｂがハイレベルであるときにオンとなりローレベルであるときにオフとなる。
【００２７】
ドライバ２ａの上側電源端には入力電圧Ｖｉｎ（ここでは１２Ｖ）よりも高い駆動電圧Ｖｂｏｏｔ（例えば１７Ｖ）が印加され且つドライバ２ａの下側電源端はスイッチ端子ＳＷに接続されており、結果、ドライバ２ａから出力されるゲート電圧Ｇａのハイレベル、ローレベルは、夫々、駆動電圧Ｖｂｏｏｔ、スイッチ電圧Ｖｓｗとなる。ドライバ２ａ内に設けられたレベルシフタにて制御信号Ｃｎｔａの電圧レベルを引き上げるレベルシフトが行われ、制御信号Ｃｎｔａをレベルシフトした電圧よりゲート電圧Ｇａが生成される。尚、上記レベルシフタはドライバ２ａと制御回路３との間に挿入されていると考えても構わない。ドライバ２ｂの上側電源端には内部電源電圧Ｖｒｅｇ（例えば５Ｖ）が印加され且つドライバ２ｂの下側電源端はグランドに接続されており、結果、ドライバ２ｂから出力されるゲート電圧Ｇｂのハイレベル、ローレベルは、夫々、内部電源電圧Ｖｒｅｇ、グランドの電圧となる。
【００２８】
制御回路３は、メインコンパレータ１１からの比較結果信号ＣＭＰに基づき、オンタイマ回路２１及び駆動ロジック回路２２を用いて、制御信号Ｃｎｔａ及びＣｎｔｂを生成及び出力する。この際、トランジスタ１ａがオンとされる期間（以下出力オン期間と称する）ではトランジスタ１ｂがオフとなり且つトランジスタ１ａがオフとされる期間（以下出力オフ期間と称する）ではトランジスタ１ｂがオンとなるように、制御信号Ｃｎｔｂは制御信号Ｃｎｔａの反転信号とされる。但し、トランジスタ１ａ及び１ｂが同時にオンとなることを確実に回避するべく、トランジスタ１ａ及び１ｂが同時にオフとなるデットタイム期間も適宜挿入される。詳細な動作は後述されるが、ＩＣ１００ではコンスタントオンタイム制御方式が採用されている。従って、トランジスタ１ａがオンとされる固定長の出力オン期間とトランジスタ１ａがオフとされる可変長の出力オフ期間とを交互に切り替えてインダクタＬ１に電流を流すことで、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔが生成されることになる。
【００２９】
内部電源電圧生成回路４は、入力電圧Ｖｉｎから直流の正の内部電源電圧Ｖｒｅｇ（例えば５Ｖ）を生成する。内部電源電圧ＶｒｅｇはＩＣ１００内の各部位に駆動電圧として供給される。
【００３０】
ダイオード５のアノードには内部電源電圧Ｖｒｅｇが供給され、ダイオード５のカソードはブートストラップ端子ＢＯＯＴに接続される。ダイオード５とコンデンサＣ２とでブートストラップ回路が構成され、ダイオード５のカソードから入力電圧Ｖｉｎよりも高い駆動電圧Ｖｂｏｏｔが引き出される。
【００３１】
ソフトスタート回路６は、スイッチング電源装置ＡＡの起動と共に、ソフトスタート端子ＳＳに接続されるコンデンサＣ４に対し定電流による充電を開始し、コンデンサＣ４の充電電圧（即ち端子ＳＳの電圧）をソフトスタート電圧Ｖｓｓとしてメインコンパレータ１１に出力する。これにより、スイッチング電源装置ＡＡの起動時には、緩やかに上昇するソフトスタート電圧Ｖｓｓと後述のリップル付き帰還電圧Ｖｆｂ’との比較による出力帰還制御が行われて、出力電圧Ｖｏｕｔのオーバーシュートや突入電流の抑制が図られる。
【００３２】
基準電圧生成回路７は  内部電源電圧Ｖｒｅｇを用いて所定の基準電圧Ｖｒｅｆを生成する。基準電圧Ｖｒｅｆは所定電圧値を有する正の直流電圧である。
【００３３】
エラーアンプ８には、基準電圧Ｖｒｅｆと帰還端子ＦＢに加わる帰還電圧Ｖｆｂとが入力される。エラーアンプ８は、帰還電圧Ｖｆｂ及び基準電圧Ｖｒｅｆ間の誤差に応じた誤差電圧Ｖｅｒｒをメインコンパレータ１１に出力する。エラーアンプ８は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆと一致するように誤差電圧Ｖｅｒｒを生成し、基準電圧Ｖｒｅｆに対して帰還電圧Ｖｆｂが低下したときには誤差電圧Ｖｅｒｒを上昇させる一方で帰還電圧Ｖｆｂが増加したときには誤差電圧Ｖｅｒｒを低下させるように動作する。
【００３４】
リップル電圧生成回路９は、三角波状の脈流電圧であるリップル電圧Ｖｒｉｐを生成する。リップル電圧生成回路９の詳細は後述される。
【００３５】
加算回路１０は、帰還端子ＦＢに加わる帰還電圧Ｖｆｂにリップル電圧Ｖｒｉｐを加算し、この加算により得られた電圧（即ち、帰還電圧Ｖｆｂとリップル電圧Ｖｒｉｐとの和の電圧値を有する合成電圧）を、リップル付き帰還電圧Ｖｆｂ’としてメインコンパレータ１１に出力する。
【００３６】
メインコンパレータ１１は、第１及び第２の非反転入力端子と反転入力端子を備え、第１の非反転入力端子、第２の非反転入力端子、反転入力端子に、夫々、ソフトスタート電圧Ｖｓｓ、誤差電圧Ｖｅｒｒ、リップル付き帰還電圧Ｖｆｂ’が入力される。メインコンパレータ１１は、第１及び第２の非反転入力端子への入力電圧の内、低い方の電圧を第１比較電圧とし、反転入力端子への入力電圧を第２比較電圧として、第１比較電圧及び第２比較電圧を比較し、比較結果を示す比較結果信号ＣＭＰを出力する。比較結果信号ＣＭＰは、第１比較電圧が第２比較電圧よりも高いときにハイレベルとなり、第２比較電圧が第１比較電圧より高いときにローレベルとなる。第１及び第２比較電圧がちょうど一致するとき、比較結果信号ＣＭＰはローレベル及びハイレベルの何れかとなる。
【００３７】
スイッチング電源装置ＡＡの起動時において、ソフトスタート電圧Ｖｓｓが誤差電圧Ｖｅｒｒよりも低くなっているときには、ソフトスタート電圧Ｖｓｓが第１比較電圧となってソフトスタート電圧Ｖｓｓとリップル付き帰還電圧Ｖｆｂ’との比較結果が比較結果信号ＣＭＰに現れるが、コンデンサＣ４の充電開始から一定時間が経過するとソフトスタート電圧Ｖｓｓが誤差電圧Ｖｅｒｒよりも常に高くなって、以後は、誤差電圧Ｖｅｒｒとリップル付き帰還電圧Ｖｆｂ’との比較結果が比較結果信号ＣＭＰに現れるようになる（但し、出力短絡等に起因する再起動などを無視）。そうすると、エラーアンプ８は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆと一致するように誤差電圧Ｖｅｒｒを調整するため、出力電圧Ｖｏｕｔは抵抗Ｒ１及びＲ２による分圧比と基準電圧Ｖｒｅｆに応じた一定電圧で安定化することになる。以下では、特に記述無き限り、ソフトスタート電圧Ｖｓｓが誤差電圧Ｖｅｒｒより高くなっている状態が想定されるものとする。
【００３８】
過電流保護回路１２は、トランジスタ１ａ及び１ｂに過電流が流れているか否かを検出する。短絡保護回路１３は、帰還電圧Ｖｆｂの異常な低下の有無を検出する。過電圧保護回路１４は、帰還電圧Ｖｆｂの異常な上昇の有無を検出する。低電圧ロックアウト回路１５は、入力電圧Ｖｉｎの異常な低下の有無を検出する。サーマルシャットダウン回路１６は、ＩＣ１００内の温度の異常な上昇の有無を検出する。制御回路３は、回路１２〜１６の各検出結果に基づき、必要に応じて、トランジスタ１ａ、１ｂを強制的にオフしたり、ＩＣ１００をシャットダウンしたりする。イネーブル回路１７は、イネーブル端子ＥＮに供給される信号のレベルに応じたイネーブル信号を制御回路３に出力し、制御回路３は、イネーブル信号に基づいてＩＣ１００をアクティブとする又はシャットダウンする。ＩＣ１００がアクティブであるときにのみ、上述したようなトランジスタ１ａ及び１ｂのスイッチングが行われて出力電圧Ｖｏｕｔが生成される。以下では、特に記述無き限り、ＩＣ１００はアクティブであるとする。
【００３９】
図３を参照し、コンスタントオンタイム制御方式の動作について説明する。図３は、“Ｖｓｓ＞Ｖｅｒｒ”であって、出力電圧Ｖｏｕｔが安定化されている定常状態での各信号波形を示している。この際、帰還電圧Ｖｆｂも実質的に一定であり、帰還電圧Ｖｆｂに三角波状のリップル電圧Ｖｒｉｐを注入して得られるリップル付き帰還電圧Ｖｆｂ’は脈流電圧となる。
【００４０】
制御信号Ｃｎｔａがローレベルであって且つ“Ｖｆｂ’＞Ｖｅｒｒ”である状態を起点にして考える。当該状態からタイミングｔ１において“Ｖｆｂ’＜Ｖｅｒｒ”となると、メインコンパレータ１１からの比較結果信号ＣＭＰのレベルがローレベルからハイレベルに切り替わる。比較結果信号ＣＭＰがローレベルからハイレベルに切り替わると、その切り替わりのタイミングｔ１において、駆動ロジック回路２２は制御信号Ｃｎｔａのレベルをローレベルからハイレベルに切り替え、一方においてオンタイマ回路２１はタイミングｔ１からの経過時間の計測を開始し、タイミングｔ１から所定のオン時間Ｔｏｎが経過したタイミングｔ２にて、ワンショットパルス信号（単一のパルス信号）を駆動ロジック回路２２に対して出力する。駆動ロジック回路２２はワンショットパルス信号を受けると、制御信号Ｃｎｔａのレベルをハイレベルからローレベルに切り替える。以後、同様の動作が繰り返される。オン時間Ｔｏｎは予め定められた固定時間である。オン時間Ｔｏｎは、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔに基づき定められても良い（この場合、出力電圧Ｖｏｕｔを受ける外部端子をＩＣ１００に設けておくと良い）。
【００４１】
タイミングｔ２の後、次回に、“Ｖｆｂ’＞Ｖｅｒｒ”である状態から“Ｖｆｂ’＜Ｖｅｒｒ”に切り替わることで制御信号Ｃｎｔａがローレベルからハイレベルに切り替わるタイミングをタイミングｔ３と称した場合、タイミングｔ１及びｔ２間が出力オン期間であり、タイミングｔ２及びｔ３間が出力オフ期間となる。出力オン期間と出力オフ期間が交互に訪れて、スイッチ端子ＳＷには矩形波状のスイッチング電圧Ｖｓｗが生じ、当該スイッチング電圧Ｖｓｗが整流及び平滑化されて出力電圧Ｖｏｕｔが得られる。出力オン期間の時間長さであるオン時間Ｔｏｎと出力オフ期間の時間長さであるオフ時間Ｔｏｆｆとの合計時間に対する、オン時間Ｔｏｎの比は、出力デューティと称される。オン時間Ｔｏｎは固定された長さを有する一方で、オフ時間Ｔｏｆｆは様々に変化する。
【００４２】
上述のような、リップル電圧の注入を利用したコンスタントオンタイム制御方式によれば、出力電圧Ｖｏｕｔのリップル成分がそれほど大きくなくても、安定したスイッチング制御を行うことができるので、出力コンデンサＣ３として、等価直列抵抗（ＥＳＲ；Equivalent Series Resistance）の小さい積層セラミックコンデンサなどを用いることが可能となる。
【００４３】
尚、出力オフ期間の長さには所定の下限長が定められており、タイミングｔ２の後は、比較結果信号ＣＭＰのレベルに関係なく、下限長以上の出力オフ期間が確保される。故に例えば、タイミングｔ２にて比較結果信号ＣＭＰがハイレベルであったとしても、又は、タイミングｔ２では比較結果信号ＣＭＰがローレベルであったがタイミングｔ２から上記の下限長が経過する前に比較結果信号ＣＭＰがハイレベルになったとしても、タイミングｔ２から上記の下限長が経過するまでは制御信号Ｃｎｔａはローレベルに維持され、タイミングｔ２から上記の下限長が経過してから制御信号Ｃｎｔａがハイレベルとされる。
【００４４】
図４（ａ）に、参考例に係るリップル電圧生成回路９００を示す。リップル電圧生成回路９００では、抵抗９０１及び９０２の直列回路にてスイッチング電圧ＶＳＷが分圧され、その分圧が加わるノードＮ９００が抵抗９０３を介してコンデンサ９０４の一端に接続され、コンデンサ９０４の他端はグランドに接続される。リップル電圧生成回路９００をリップル電圧生成回路９として用いたとき、コンデンサ９０４及び抵抗９０３間の接続ノードにおける電圧が三角波状のリップル電圧Ｖｒｉｐとなる。
【００４５】
図４（ｂ）に、スイッチング電圧ＶＳＷの波形と共に、リップル電圧生成回路９００におけるノードＮ９００の電圧及びリップル電圧Ｖｒｉｐの波形を示す。図４（ｃ）に、出力デューティと、リップル電圧生成回路９００におけるリップル電圧Ｖｒｉｐの振幅と、の関係を示す。リップル電圧Ｖｒｉｐの振幅は、三角波状のリップル電圧Ｖｒｉｐにおける最大値と最小値との差であり、リップル電圧生成回路９００では、出力デューティがゼロから増大するにつれて単調増加した後、極大値をとり、更に出力デューティが１００％に向けて増大するにつれてゼロに向けて単調減少する。リップル電圧生成回路９００において、リップル電圧Ｖｒｉｐの振幅が極大となるときの出力デューティは抵抗９０１〜９０３の各抵抗値に依存するが、例えば、出力デューティが５０％であるときにリップル電圧Ｖｒｉｐの振幅は極大となる。
【００４６】
リップル電圧Ｖｒｉｐの振幅を、以下、リップル振幅と称する。安定したスイッチング制御のためには、所定の必要最小振幅Ｖｒｉｐ＿ＬＩＭ以上のリップル振幅を確保する必要がある。スイッチング電源装置ＡＡにて想定される出力デューティの仕様範囲（例えば１０％から９０％までの範囲）において、リップル振幅が最小となる動作点においてもリップル振幅が必要最小振幅Ｖｒｉｐ＿ＬＩＭ以上となるようにリップル電圧生成回路（９、９００）が設計されるべきであるが、そのような設計をリップル電圧生成回路９００に対して行ったとき、出力デューティが５０％であるときなど他の動作点では、リップル振幅が大きくなりすぎて、負荷応答特性（出力電圧Ｖｏｕｔの変動に対する応答性）が悪くなることがある。
【００４７】
図５（ａ）〜（ｃ）を参照し、これについて説明する。図５（ａ）には、リップル付き帰還電圧Ｖｆｂ’と誤差電圧Ｖｅｒｒと比較結果信号ＣＭＰの波形が示されている。図５（ａ）において、一点鎖線で示される線分は、リップル付き帰還電圧Ｖｆｂ’の中心レベルを表している。出力電圧Ｖｏｕｔが一定レベルに安定化されている状況を起点として、負荷変動により出力電圧Ｖｏｕｔが急峻に低下した場合を考える。このとき、リップル付き帰還電圧Ｖｆｂ’の中心レベルは、出力電圧Ｖｏｕｔの低下量に応じた分だけ、誤差電圧Ｖｅｒｒに対し相対的に低下することになる（図５（ｂ）参照）。これを受けて、次回の比較結果信号ＣＭＰのハイレベルへの遷移タイミングが、リップル付き帰還電圧Ｖｆｂ’の中心レベルの低下を打ち消すように（即ち出力電圧Ｖｏｕｔの低下を打ち消すように）シフトする。このようなシフトを通じて、コンスタントオンタイム制御方式による高い負荷応答特性が実現される。
【００４８】
図５（ｂ）は、リップル振幅が相対的に小さい動作点にてスイッチング電源装置ＡＡが動作しているときの、出力電圧Ｖｏｕｔの急峻な低下に対する応答の様子を示しており、次回の比較結果信号ＣＭＰのハイレベルへの遷移タイミングが比較的大きな量９３１だけシフトしている。但し、図５（ｃ）に示す如く、リップル振幅が相対的に大きい動作点にてスイッチング電源装置ＡＡが動作しているときには、出力電圧Ｖｏｕｔの上記の低下に対して、次回の比較結果信号ＣＭＰのハイレベルへの遷移タイミングが比較的小さな量９３２だけシフトすることになり、リップル振幅が相対的に小さい場合と比べて、出力電圧Ｖｏｕｔを目標電圧に戻す応答性が悪くなる。
【００４９】
リップル振幅が小さいほど応答性が良くなるが、リップル振幅が小さすぎると、比較結果信号ＣＭＰがハイレベル又はローレベルになり続ける場合が生じ得るなど、スイッチング制御の安定性を欠く結果を招く。スイッチング制御の安定性を確保するために所定の必要最小振幅Ｖｒｉｐ＿ＬＩＭ以上のリップル振幅を確保した上で、様々な動作点（仕様範囲内の任意の動作点）でリップル振幅を低く抑えることが望ましい。
【００５０】
これらの事情を考慮したリップル電圧生成回路９の詳細な回路例やスイッチング電源装置ＡＡに関する応用技術や変形例を、以下の第１〜第６実施例の中で説明する。特に記述無き限り且つ矛盾無き限り、本実施形態において上述した事項が後述の第１〜第６実施例に適用され、第１〜第６実施例において上述の内容と矛盾する事項については、第１〜第６実施例での記載が優先される。また矛盾無き限り、以下に述べる第１〜第６実施例の内、任意の実施例に記載した事項を、他の任意の実施例に適用することもできる（即ち第１〜第６実施例の内の任意の２以上の実施例を組み合わせることも可能である）。
【００５１】
［第１実施例］
第１実施例を説明する。図６は、第１実施例に係るリップル電圧生成回路９Ａの構成図である。第１実施例では、リップル電圧生成回路９Ａが図１のリップル電圧生成回路９として用いられる。図７は、リップル電圧生成回路９Ａの動作波形図である。
【００５２】
リップル電圧生成回路９Ａは、入力端子９ＩＮ及び出力端子９ＯＵＴと、コンデンサ４１と、抵抗４２と、放電用スイッチ４３と、分圧抵抗である抵抗４７及び４８と、タイマ回路５１と、を備える。第１実施例を含む本実施形態において、任意のスイッチは１以上のＦＥＴ（電界効果トランジスタ）にて構成されるものとし、或るスイッチがオンのときには当該スイッチの両端子間が導通する一方で或るスイッチがオフのときには当該スイッチの両端子間が非導通となる。
【００５３】
入力端子９ＩＮにはリップル生成元電圧Ｖｒｓが供給される。リップル生成元電圧Ｖｒｓは、トランジスタ１ａがオンとなる出力オン期間においてハイレベルの電圧値を有し且つトランジスタ１ａがオフとなる出力オフ期間においてハイレベルよりも低いローレベルの電圧値を有する矩形波状の電圧であれば任意である。例えば、スイッチ端子ＳＷにおけるスイッチング電圧Ｖｓｗがリップル生成元電圧Ｖｒｓとして利用される。この場合、リップル生成元電圧Ｖｒｓのハイレベルは実質的に入力電圧Ｖｉｎ（１２Ｖ）と一致し、リップル生成元電圧Ｖｒｓのローレベルは０Ｖとなる。或いは例えば、トランジスタ１ａをオン／オフさせるために制御回路３からトランジスタ１ａに向けて供給される制御信号Ｃｎｔａの電圧をリップル生成元電圧Ｖｒｓとして利用しても良い。この場合、リップル生成元電圧Ｖｒｓのハイレベルは制御信号Ｃｎｔａのハイレベル（例えば５Ｖ）と一致し、リップル生成元電圧Ｖｒｓのローレベルは制御信号Ｃｎｔａのローレベル（０Ｖ）と一致する。
【００５４】
抵抗４７及び４８はリップル生成元電圧Ｖｒｓを分圧するための分圧回路を形成する。具体的には抵抗４７の一端が入力端子９ＩＮに接続され、抵抗４７の他端と抵抗４８の一端はノードＮｄＡにて共通接続されて、抵抗４８の他端はグランドに接続される。ノードＮｄＡは、抵抗４２を介してコンデンサ４１の一端に接続され、コンデンサ４１の他端はグランドに接続される。抵抗４２とコンデンサ４１の接続ノードが出力端子９ＯＵＴに接続される。コンデンサ４１の両端子間電圧である出力端子９ＯＵＴでの電圧がリップル電圧Ｖｒｉｐである。特筆すべき事項として、ノードＮｄＡは放電用スイッチ４３を介してグランドに接続されている。タイマ回路５１は、タイマ制御信号に基づいて放電用スイッチ４３のオン／オフを制御する。
【００５５】
１つの出力オン期間と、それに隣接する１つの出力オフ期間とから成る単位期間を、便宜上、フレームと称する（図７参照）。また、ここでは、各フレームが、出力オン期間の開始タイミングから始まって、当該出力オン期間に続く出力オフ期間の終了タイミングにて終了するものとする（後述の他の実施例でも同様）。タイマ制御信号は、各フレームにおける出力オン期間の開始タイミング（即ち、トランジスタ１ａのターンオンのタイミング）を特定できる信号であれば任意であり、例えばスイッチング電圧Ｖｓｗ又は制御信号Ｃｎｔａであって良い。タイマ回路５１の必要耐圧を下げる観点からすれば、スイッチング電圧Ｖｓｗよりも制御信号Ｃｎｔａをタイマ制御信号として利用することが好ましい。また、ノードＮｄＡの電圧がタイマ制御信号としてタイマ回路５１に与えられても良い。以下では、タイマ制御信号は制御信号Ｃｎｔａであるとする。
【００５６】
また、任意の信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジと称し、ローレベルからハイレベルへの切り替わりのタイミングをアップエッジタイミングと称する。同様に、任意の信号又は電圧において、ハイレベルからローレベルへの切り替わりをダウンエッジと称し、ハイレベルからローレベルへの切り替わりのタイミングをダウンエッジタイミングと称する。
【００５７】
タイマ回路５１は、各フレームにおいて、タイマ制御信号のアップエッジタイミングにて放電用スイッチ４３をオンからオフに切り替えて、そのアップエッジタイミングからの経過時間を計測し、計測した時間が所定の時間Ｔｋに達すると放電用スイッチ４３をオフからオンに切り替える（図７参照）。タイマ制御信号のアップエッジタイミングは、出力オン期間の開始タイミング（即ち、トランジスタ１ａのターンオンのタイミング）に相当する。
【００５８】
図７に示すフレーム２１０に注目してリップル電圧生成回路９Ａの動作を説明する。フレーム２１０はタイミングｔＡ１から始まり、フレーム２１０の次のフレーム２１１はタイミングｔＡ４から始まるものとする。タイミングｔＡ１及びｔＡ３間の期間が出力オン期間であり、タイミングｔＡ３及びｔＡ４間の期間が出力オフ期間である。図７の例では、時間の経過につれて、タイミングｔＡ１、ｔＡ２、ｔＡ３、ｔＡ４が、この順番で訪れる。各フレームの開始直前は出力オフ期間に属するため、各フレームの開始直前において、リップル生成元電圧Ｖｒｓはローレベルである。また、後述の説明からも明らかとなるが、各フレームの開始直前では、放電用スイッチ４３がオンとなっているので、その時のコンデンサ４１の両端子間電圧に依らずノードＮｄＡの電圧もローレベル（０Ｖ）である。
【００５９】
タイミングｔＡ１において、リップル生成元電圧Ｖｒｓはローレベルからハイレベルに切り替わる。タイマ回路５１は、タイミングｔＡ１でのタイマ制御信号のアップエッジに応答して放電用スイッチ４３をオンからオフに切り替え、その後、所定の時間Ｔｋが経過すると放電用スイッチ４３をオフからオンに切り替える。タイミングｔＡ２は、タイミングｔＡ１から時間Ｔｋだけ後のタイミングである。一方、タイミングｔＡ３において、リップル生成元電圧Ｖｒｓはハイレベルからローレベルに切り替わる。その後、タイミングｔＡ４から始まるフレーム２１１では、フレーム２１０と同様の動作が繰り返される。
【００６０】
フレーム２１０において、放電用スイッチ４３がオフとなっているタイミングｔＡ１及びｔＡ２間では、リップル生成元電圧Ｖｒｓに基づく電流が抵抗４７及び抵抗４２を介してコンデンサ４１に供給されてコンデンサ４１が充電され、結果、リップル電圧Ｖｒｉｐが徐々に増大してゆく。一方、放電用スイッチ４３がオンとなっているタイミングｔＡ２及びｔＡ４間では、コンデンサ４１の蓄積電荷が抵抗４２及び放電用スイッチ４３を介して放電されるため、リップル電圧Ｖｒｉｐが徐々に減少してゆく。即ち、出力デューティが相応に大きく、各フレームにおいて、出力オン期間の長さが所定の時間Ｔｋより長かったとしても、コンデンサ４１が充電される時間は時間Ｔｋまでに制限されるため、リップル振幅が必要以上に大きくなることが無い。
【００６１】
図７の例では、出力デューティが比較的大きく、結果としてタイミングｔＡ２がタイミングｔＡ３よりも前になることが想定されている。このため、出力オン期間の一部においてコンデンサ４１が充電されている。但し、出力デューティが比較的小さく、結果としてタイミングｔＡ２がタイミングｔＡ３と一致することもあるし、タイミングｔＡ２がタイミングｔＡ３よりも後になることもある。この場合には、出力オン期間の全部においてコンデンサ４１が充電されることになる。何れにせよ、各フレームにおいて、コンデンサ４１に充電電流が供給されていない期間では、コンデンサ４１が放電される。
【００６２】
図８は、出力デューティが比較的小さく、結果としてタイミングｔＡ２がタイミングｔＡ３よりも後になるときの各種波形を示している。タイミングｔＡ２がタイミングｔＡ３よりも後である場合の動作を説明する。この場合、出力オン期間の全部において（即ちタイミングｔＡ１及びｔＡ３において）、放電用スイッチ４３がオフとなっているため、リップル生成元電圧Ｖｒｓに基づく電流が抵抗４７及び抵抗４２を介してコンデンサ４１に供給されてコンデンサ４１が充電され、結果、リップル電圧Ｖｒｉｐが徐々に増大してゆく。タイミングｔＡ３にてリップル生成元電圧Ｖｒｓがローレベルに切り替わるため、その切り替わりから、放電用スイッチ４３がターンオンされるタイミングｔＡ２に至るまでは、コンデンサ４１の蓄積電荷が抵抗４２と抵抗４７及び４８とを介して放電され、タイミングｔＡ２にて放電用スイッチ４３がオンとなった後には、コンデンサ４１の蓄積電荷が抵抗４２及び放電用スイッチ４３を介して放電される。図８の例の場合、タイミングｔＡ３及びｔＡ２間と、タイミングｔＡ２及びｔＡ４間とで、放電の時定数が異なるが、その様子は図８では特に示していない。
【００６３】
図７及び図８からも理解されるように、各フレームにおいて、放電用スイッチ４３がオフとされる時間Ｔｋは、コンデンサ４１の充電期間の上限を表すことになる。
【００６４】
尚、タイマ制御信号は、各フレームにおける出力オン期間の開始タイミング（即ち、トランジスタ１ａのターンオンのタイミング）及び終了タイミング（即ち、トランジスタ１ａのターンオフのタイミング）の双方を特定できる信号であっても良く、スイッチング電圧Ｖｓｗや制御信号Ｃｎｔａは、それらの双方のタイミングを特定できる。この際、タイマ回路５１は以下の変形例による動作を行っても良い。当該変形例に係るタイマ回路５１は、各フレームにおいて、出力オン期間の開始タイミングに相当するタイマ制御信号のアップエッジタイミングにて放電用スイッチ４３をオンからオフに切り替えて、そのアップエッジタイミングからの経過時間を計測し、原則として、計測した時間が所定の時間Ｔｋに達すると放電用スイッチ４３をオフからオンに切り替えるが、計測した時間が所定の時間Ｔｋに達していなくてもタイマ制御信号がローレベルとなると（即ち出力オン期間の終了タイミングとなると）、その時点で、放電用スイッチ４３をオフからオンに切り替えるようにしても良い。このような変形例を適用すれば、図８に示すような、出力オン期間の長さが時間Ｔｋ未満の場合においても、出力オン期間の終了と同時に（即ちタイミングｔＡ２にて）放電用スイッチ４３がターンオンされることになる。
【００６５】
図９に、出力デューティと、リップル電圧生成回路９Ａにおけるリップル電圧Ｖｒｉｐの振幅（リップル振幅）と、の関係を示す。リップル振幅は三角波状のリップル電圧Ｖｒｉｐにおける最大値と最小値との差であり、リップル電圧生成回路９Ａを用いた場合、リップル振幅は、出力デューティがゼロから増大するにつれて単調増加し、出力デューティが所定の基準値ｄＲＥＦ（例えば１５％）になった時点で所定の振幅Ｖｒｉｐ＿ＲＥＦに達する。出力デューティが基準値ｄＲＥＦ以上であるときには、常に、リップル振幅は所定の振幅Ｖｒｉｐ＿ＲＥＦとなる。
【００６６】
出力デューティが基準値ｄＲＥＦと一致するとき、上述のタイミングｔＡ２及びｔＡ３が互いに一致する。出力デューティが基準値ｄＲＥＦを上回る状態は図７の状態（即ちタイミングｔＡ２がタイミングｔＡ３よりも前になる状態）に相当し、出力デューティが基準値ｄＲＥＦを下回る状態は図８の状態（即ちタイミングｔＡ２がタイミングｔＡ３よりも後になる状態）に相当する。各フレームにおいて、出力オン期間の長さが放電用スイッチ４３のオフ時間Ｔｋ以上であれば、出力オン期間の長さに依らず、リップル振幅は所定の振幅Ｖｒｉｐ＿ＲＥＦとなる。
【００６７】
振幅Ｖｒｉｐ＿ＲＥＦが上述の必要最小振幅Ｖｒｉｐ＿ＬＩＭよりも大きくなるように、放電用スイッチ４３のオフ時間Ｔｋ及びリップル電圧生成回路９Ａの構成部品の定数が設計される（後述の他の実施例においても同様）。また、基準値ｄＲＥＦは、スイッチング電源装置ＡＡにて想定される出力デューティの仕様範囲（例えば１０％から９０％までの範囲）内に収まり、当然ながら０％よりも大きいが、少なくとも５０％より小さい。出力デューティの仕様範囲は、０％よりも大きい下限デューティ以上であって且つ１００％よりも小さい上限デューティ以下の範囲である。スイッチング電源ＩＣ１００は、出力デューティが仕様範囲内に収まる領域において正常動作し、出力デューティが仕様範囲を逸脱するようなスイッチング制御は行わないものとする。
【００６８】
第１実施例に示す構成にて、リップル振幅に上限を設けることにより、出力デューティに依らず、スイッチング電源装置ＡＡの負荷応答特性を良好なものとすることが可能となる。
【００６９】
図１０（ａ）及び（ｂ）、図１１（ａ）及び（ｂ）並びに図１２（ａ）及び（ｂ）に、応答性の確認のために行ったシミュレーションの結果を示す。
【００７０】
図１０（ａ）及び（ｂ）は、スイッチング電源装置ＡＡにて実現される、帰還電圧Ｖｆｂを用いて出力電圧Ｖｏｕｔを制御する閉ループ制御系のゲインの周波数特性を表している。図１０（ａ）の実線曲線３１０及び破線曲線３１２は、入力電圧Ｖｉｎが１２Ｖであって且つ出力電圧Ｖｏｕｔが１Ｖである条件下でのゲインの周波数特性を表し、図１０（ｂ）の実線曲線３２０及び破線曲線３２２は、入力電圧Ｖｉｎが１２Ｖであって且つ出力電圧Ｖｏｕｔが５Ｖである条件下でのゲインの周波数特性を表す。但し、実線曲線３１０及び３２０は図６のリップル電圧生成回路９Ａを用いたときのゲインの周波数特性を表し、破線曲線３１２及び３２２は図４のリップル電圧生成回路９００を用いたときのゲインの周波数特性を表す。
【００７１】
“（Ｖｉｎ，Ｖｏｕｔ）＝（１２Ｖ，１Ｖ）”の条件下では、リップル電圧生成回路９００及び９Ａ間で、カットオフ周波数（ゲインが０ｄＢとなる周波数）に実質的な差が無い。当該条件下では、出力デューティがかなり小さいため、リップル電圧生成回路９００を用いたとしてもリップル振幅が十分に小さいためである。これに対し、出力デューティが相応に高くなる“（Ｖｉｎ，Ｖｏｕｔ）＝（１２Ｖ，５Ｖ）”の条件下では、リップル電圧生成回路９００を用いた場合と比べ、リップル電圧生成回路９Ａを用いた場合においてカットオフ周波数（ゲインが０ｄＢとなる周波数）が高周波側にシフトしていることが分かる。
【００７２】
次に、出力端子Ｖｏｕｔを介し出力コンデンサＣ３の蓄積電荷を減ずる方向に流れる出力電流Ｉｏｕｔを０Ａ（アンペア）から３Ａへとステップ上昇させたときの、出力電圧Ｖｏｕｔの変動の様子をシミュレートした。図１１（ａ）及び（ｂ）並びに図１２（ａ）及び（ｂ）を参照し、実線波形３３２、３３４、３４２及び３４４は、上記ステップ上昇をさせた出力電流Ｉｏｕｔの波形を表し、実線波形３３１、３３３、３４１及び３４３は、上記ステップ上昇をさせたときに観測される出力電圧Ｖｏｕｔの波形を表す。当該シミュレーションにおいて入力電圧Ｖｉｎは１２Ｖに固定され、出力電圧Ｖｏｕｔの目標電圧として１Ｖと５Ｖの２種類を用いた。
【００７３】
実線波形３３１は、出力電圧Ｖｏｕｔの目標電圧が１Ｖの条件下でリップル電圧生成回路９００を用いたときの電圧波形であり、実線波形３３３は、出力電圧Ｖｏｕｔの目標電圧が１Ｖの条件下でリップル電圧生成回路９Ａを用いたときの電圧波形であり、実線波形３４１は、出力電圧Ｖｏｕｔの目標電圧が５Ｖの条件下でリップル電圧生成回路９００を用いたときの電圧波形であり、実線波形３４３は、出力電圧Ｖｏｕｔの目標電圧が５Ｖの条件下でリップル電圧生成回路９Ａを用いたときの電圧波形である（但し、Ｖｏｕｔの目標電圧に関して数１０ｍＶ程度の誤差あり）。
【００７４】
出力電圧Ｖｏｕｔの目標電圧が１Ｖの条件下では、リップル電圧生成回路９００及び９Ａ間で、応答特性は同等となる。当該条件下では、出力デューティがかなり小さいため、リップル電圧生成回路９００を用いたとしてもリップル振幅が十分に小さいためである。これに対し、出力電圧Ｖｏｕｔの目標電圧が５Ｖの条件下では、出力デューティが相応に高くなるため、リップル電圧生成回路９００を用いた場合と比べ、リップル電圧生成回路９Ａを用いた場合において応答特性が改善していることが分かる。
【００７５】
［第２実施例］
第２実施例を説明する。図６のリップル電圧生成回路９Ａから抵抗４８を削除することで、図１３に示すリップル電圧生成回路９Ｂを構成することも可能である。図１３は、第２実施例に係るリップル電圧生成回路９Ｂの構成図である。第２実施例では、リップル電圧生成回路９Ｂが図１のリップル電圧生成回路９として用いられる。抵抗４８の有無を除き、リップル電圧生成回路９Ａ及び９Ｂの構成及び動作は互いに同じであり、リップル電圧生成回路９Ｂによっても、リップル電圧生成回路９Ａと同様の作用及び効果が得られる。
【００７６】
図６の回路９Ａでは、抵抗４７及び４８の抵抗値を抵抗４２の抵抗値よりも相応に小さくすることで、リップル生成元電圧ＶｒｓがハイレベルのときにおけるノードＮｄＡでの分圧値を実質的に抵抗４７及び４８の抵抗値のみで設計することが可能となり、また、リップル電圧Ｖｒｉｐの上昇時の傾きと下降時の傾きとを実質的に等しくすることが可能となる。このため、リップル電圧Ｖｒｉｐに関わる定数設計が容易になるというメリットがある。図１３の回路９Ｂでは、リップル電圧Ｖｒｉｐの上昇時の傾きと下降時の傾きとが相違してくるが、抵抗４８を削減できるというメリットがある。
【００７７】
［第３実施例］
第３実施例を説明する。図１４は、第３実施例に係るリップル電圧生成回路９Ｃの構成図である。第３実施例では、リップル電圧生成回路９Ｃが図１のリップル電圧生成回路９として用いられる。図１５は、リップル電圧生成回路９Ｃの動作波形図である。
【００７８】
リップル電圧生成回路９Ｃは、入力端子９ＩＮ及び出力端子９ＯＵＴと、コンデンサ４１と、抵抗４２と、放電用スイッチ４３と、充電用スイッチ４４と、タイマ回路５３と、を備える。
【００７９】
入力端子９ＩＮにはリップル生成元電圧Ｖｒｓが供給される。リップル生成元電圧Ｖｒｓについては第１実施例に述べた通りである。リップル電圧生成回路９Ｃにおいて、入力端子９ＩＮは充電用スイッチ４４の一端に接続され、充電用スイッチ４４の他端はノードＮｄＣにて放電用スイッチ４３の一端に接続され、放電用スイッチ４３の他端はグランドに接続されている。リップル電圧生成回路９Ｃにおいて、ノードＮｄＣは、抵抗４２を介してコンデンサ４１の一端に接続され、コンデンサ４１の他端はグランドに接続される。第１実施例と同様、抵抗４２とコンデンサ４１の接続ノードが出力端子９ＯＵＴに接続され、コンデンサ４１の両端子間電圧である出力端子９ＯＵＴでの電圧がリップル電圧Ｖｒｉｐである。タイマ回路５３は、タイマ制御信号に基づいて放電用スイッチ４３及び充電用スイッチ４４のオン／オフを制御する。タイマ制御信号については第１実施例に述べた通りである。
【００８０】
第１実施例で述べたように、各フレームは、出力オン期間の開始タイミングから始まって、当該出力オン期間に続く出力オフ期間の終了タイミングにて終了するものとする。そうすると、各フレームの開始直前は出力オフ期間に属するため、各フレームの開始直前において、リップル生成元電圧Ｖｒｓはローレベルである。また、各フレームの開始直前には常に放電用スイッチ４３がオン且つ充電用スイッチ４４がオフとなっている（そのように時間Ｔｋが予め定められている）。
【００８１】
各フレームにおいて、タイマ回路５３は、当該フレームの開始タイミングと一致するタイマ制御信号のアップエッジタイミングにて放電用スイッチ４３をターンオフする（即ちオンからオフに切り替える）一方で充電用スイッチ４４をターンオンする（即ちオフからオンに切り替える）。上述したように、タイマ制御信号のアップエッジタイミングは、出力オン期間の開始タイミング（即ち、トランジスタ１ａのターンオンのタイミング）に相当する。タイマ回路５３は、タイマ制御信号のアップエッジタイミングからの経過時間を計測し、計測した時間が所定の時間Ｔｋに達すると放電用スイッチ４３をターンオンする（即ちオフからオンに切り替える）一方で充電用スイッチ４４をターンオフする（即ちオンからオフに切り替える）。タイマ回路５３は、放電用スイッチ４３及び充電用スイッチ４４を同時にオンにすることは無く、それらの同時オンを回避するためのデッドタイムが設けられていても良い。
【００８２】
第１実施例で述べたように、各フレームにおいて時間Ｔｋの長さは出力オン期間の時間長さより長い場合もあるし、短い場合もあるし、一致する場合もある。故に、第１実施例で参照した図７と同様、図１５に示す如く出力オン期間の一部においてコンデンサ４１が充電されることもあるし、図１５に示す例とは異なるが出力オン期間の全部においてコンデンサ４１が充電されることもある。
【００８３】
各フレームにおいて、時間Ｔｋの長さが出力オン期間の時間長さより長い場合、短い場合、及び、一致する場合の全てを考慮すれば、以下のことが言える。
【００８４】
出力オン期間の内、放電用スイッチ４３がオフであり且つ充電用スイッチ４４がオンである期間（図１５の期間３６１に相当）では、リップル生成元電圧Ｖｒｓに基づく電流が充電用スイッチ４４及び抵抗４２を介してコンデンサ４１に供給されてコンデンサ４１が充電され、結果、リップル電圧Ｖｒｉｐが徐々に増大してゆく。
出力オン期間中であっても、放電用スイッチ４３がオンであり且つ充電用スイッチ４４がオフである期間（図１５の期間３６２に相当）では、コンデンサ４１の蓄積電荷が抵抗４２及び放電用スイッチ４３を介して放電され、結果、リップル電圧Ｖｒｉｐが徐々に減少してゆく。
【００８５】
出力オフ期間の内、放電用スイッチ４３がオンであり且つ充電用スイッチ４４がオフである期間（図１５の期間３６３に相当）では、コンデンサ４１の蓄積電荷が抵抗４２及び放電用スイッチ４３を介して放電され、結果、リップル電圧Ｖｒｉｐが徐々に減少してゆく。
出力オフ期間の内、放電用スイッチ４３がオフであり且つ充電用スイッチ４４がオンである期間（図１５にて図示されず；図８のタイミングｔＡ３及びｔＡ２間に対応）では、コンデンサ４１の蓄積電荷が抵抗４２及び充電用スイッチ４４を介して放電され、結果、リップル電圧Ｖｒｉｐが徐々に減少してゆく。
【００８６】
リップル電圧生成回路９Ｃによっても、リップル電圧生成回路９Ａと同様の作用及び効果が得られる。リップル電圧生成回路９Ｃでは、リップル電圧Ｖｒｉｐの上昇時の傾き及び下降時の傾きが抵抗４２の抵抗値及びコンデンサ４１の静電容量値だけで決まるため、定数設計が容易であり、狙い通りのリップル電圧Ｖｒｉｐを生成させ易い。但し、図６や図１３のリップル電圧生成回路（９Ａ、９Ｂ）よりも構成が複雑となる。
【００８７】
［第４実施例］
第４実施例を説明する。帰還電圧Ｖｆｂにリップル電圧Ｖｒｉｐを注入する代わりに、エラーアンプ８の出力電圧に対してリップル電圧Ｖｒｉｐを注入するようにしても良い。具体的には、以下のようにしても良い。
【００８８】
図１６は、第４実施例に係るスイッチング電源ＩＣ１００の一部構成図である。第４実施例では、メインコンパレータ１１の第１の非反転入力端子にソフトスタート電圧Ｖｓｓが入力され、メインコンパレータ１１の第２の非反転入力端子にリップル付き誤差電圧Ｖｅｒｒ’が入力され、メインコンパレータ１１の反転入力端子には帰還電圧Ｖｆｂそのものが入力される。即ち、第４実施例では、加算回路１０が帰還端子ＦＢ及びメインコンパレータ１１間ではなくエラーアンプ８及びメインコンパレータ１１間に挿入され、第４実施例に係る加算回路１０は、エラーアンプ８から出力される誤差電圧Ｖｅｒｒにリップル電圧Ｖｒｉｐを加算して、この加算により得られた電圧（即ち、誤差電圧Ｖｅｒｒとリップル電圧Ｖｒｉｐとの和の電圧値を有する合成電圧）を、リップル付き誤差電圧Ｖｅｒｒ’としてメインコンパレータ１１に出力する。
【００８９】
上述したように、メインコンパレータ１１は、第１及び第２の非反転入力端子への入力電圧の内、低い方の電圧を第１比較電圧とし、反転入力端子への入力電圧を第２比較電圧として、第１比較電圧及び第２比較電圧を比較し、比較結果を示す比較結果信号ＣＭＰを出力する。スイッチング電源装置ＡＡの起動時を除けば、ソフトスタート電圧Ｖｓｓはリップル付き誤差電圧Ｖｅｒｒ’よりも高くなるため、リップル付き誤差電圧Ｖｅｒｒ’と帰還電圧Ｖｆｂとの比較結果が比較結果信号ＣＭＰに現れることとなる。
【００９０】
第４実施例において、リップル電圧Ｖｒｉｐを生成するためのリップル電圧生成回路９は第１〜第３実施例で示したリップル電圧生成回路９Ａ、９Ｂ及び９Ｃの何れであっても良い。図１７に各部の波形を示す。図３及び図１７から分かるように、メインコンパレータ１１にて比較されるべき２つの比較電圧の内、どちらにリップル電圧を注入しても、どちらが脈流電圧となるかが異なるだけで、同様の比較結果信号ＣＭＰが得られ、結果、同様の制御信号Ｃｎｔａが得られる。
【００９１】
即ち、図１７に示す如く、“Ｖｅｒｒ’＜Ｖｆｂ”の状態からタイミングｔ１１にて“Ｖｅｒｒ’＞Ｖｆｂ”となると、メインコンパレータ１１からの比較結果信号ＣＭＰのレベルがローレベルからハイレベルに切り替わり、その切り替わりのタイミングｔ１１において、駆動ロジック回路２２は制御信号Ｃｎｔａのレベルをローレベルからハイレベルに切り替え、一方においてオンタイマ回路２１はタイミングｔ１１からの経過時間の計測を開始し、タイミングｔ１１から所定のオン時間Ｔｏｎが経過したタイミングｔ１２にて、ワンショットパルス信号（単一のパルス信号）を駆動ロジック回路２２に対して出力する。駆動ロジック回路２２はワンショットパルス信号を受けると、制御信号Ｃｎｔａのレベルをハイレベルからローレベルに切り替える。以後、同様の動作が繰り返される。
【００９２】
［第５実施例］
第５実施例を説明する。スイッチング電源装置ＡＡは任意の種類の電気機器に搭載可能であり、当該電気機器内の任意の機能回路の駆動電圧としてスイッチング電源装置ＡＡの出力電圧Ｖｏｕｔを利用できる。
【００９３】
図１８に、スイッチング電源装置ＡＡが搭載される電気機器の例としての複写機の外観図を示す。この他、例えば、スイッチング電源装置ＡＡが搭載される電気機器は、携帯電話機（スマートホンに分類される携帯電話機を含む）、携帯情報端末、タブレット型パーソナルコンピュータ、テレビ受像機、プロジェクタ、デジタルカメラ、ＭＰ３プレイヤー、歩数計、又は、Bluetooth（登録商標）ヘッドセットであって良い。
【００９４】
［第６実施例］
第６実施例を説明する。
【００９５】
スイッチング電源ＩＣ１００の各構成要素は半導体集積回路の形態で形成され、当該半導体集積回路を、樹脂にて構成された筐体（パッケージ）内に封入することで半導体装置が構成される。但し、複数のディスクリート部品を用いてスイッチング電源ＩＣ１００内の回路と同等の回路を構成するようにしても良い。
【００９６】
論理値を示す任意の信号又は電圧に関して、上述の主旨を損なわない形で、それらのハイレベルとローレベルの関係を逆にしても良い（即ち論理値“１”にハイレベルを割り当てるのかローレベルを割り当てるのかは任意であって良い）。
【００９７】
トランジスタ１ａをＰチャネル型のＭＯＳＦＥＴにて構成するようにしても良く、この場合には、上述のスイッチング制御が実現されるように、トランジスタ１ａのゲートに供給される電圧レベルが上述のものから変形される。トランジスタ１ｂをＰチャネル型のＭＯＳＦＥＴにすることも可能ではある。
【００９８】
上述の各トランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述されたトランジスタを、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
【００９９】
＜＜本発明の考察＞＞
上述の実施形態にて具体化された本発明について考察する。
【０１００】
本発明の一側面に係るスイッチング電源装置Ｗは、入力電圧（Ｖｉｎ）を出力トランジスタ（１ａ）にてスイッチングすることを通じて出力電圧（Ｖｏｕｔ）を生成するスイッチング電源装置において、所定の基準電圧に基づく第１比較電圧と、前記出力電圧に応じた帰還電圧に基づく第２比較電圧と、を比較することで比較結果信号（ＣＭＰ）を生成する比較回路（１１）と、前記出力トランジスタがオンとなる固定長の出力オン期間と前記出力トランジスタがオフとなる可変長の出力オフ期間とが交互に切り替わるように、前記比較結果信号に基づき前記出力トランジスタのオン／オフ制御を行うスイッチング制御回路（３）と、コンデンサ（４１）の充放電を通じて前記コンデンサの端子電圧からリップル電圧（Ｖｒｉｐ）を生成するリップル電圧生成回路（９）と、備え、前記比較回路の前段において前記第１比較電圧及び前記第２比較電圧の何れか一方に前記リップル電圧が注入され、前記リップル電圧生成回路は、前記出力オン期間の全部又は一部において前記コンデンサを充電する一方で、それ以外の期間において前記コンデンサを放電するように形成され、前記コンデンサの充電期間に上限を設けたことを特徴とする。
【０１０１】
これにより、出力トランジスタのデューティに関わらず、リップル電圧の振幅が大きくなりすぎることが回避され、結果、負荷応答特性の向上が図られる。
【０１０２】
具体的には例えば、前記スイッチング電源装置Ｗにおいて、前記リップル電圧生成回路は、前記出力オン期間においてハイレベルの電圧値を有し且つ前記出力オフ期間において前記ハイレベルよりも低いローレベルの電圧値を有する電圧をリップル生成元電圧（Ｖｒｓ）として受け、前記出力オン期間の全部又は一部において、前記リップル生成元電圧に基づく電流を充放電抵抗（４２）を介して前記コンデンサに供給することで前記コンデンサを充電し、それ以外の期間において、前記コンデンサの蓄積電荷を前記充放電抵抗を介して放電すると良い。
【０１０３】
更に具体的には例えば、前記スイッチング電源装置Ｗにおいて、前記リップル電圧生成回路は、前記コンデンサの放電電流を流すための放電用スイッチ（４３）を有し、前記放電用スイッチと前記コンデンサとの間に前記充放電抵抗が設けられて、前記放電用スイッチがオンのときに前記コンデンサの蓄積電荷が前記充放電抵抗及び前記放電用スイッチを介して放電され、前記リップル電圧生成回路は、前記出力トランジスタのターンオンのタイミングに対応する、前記リップル生成元電圧のローレベルからハイレベルへの切り替わりタイミング（図７ではｔＡ１に対応）より、前記リップル生成元電圧に基づく電流を前記充放電抵抗を介して前記コンデンサに供給し、前記切り替わりタイミングから前記上限に対応する所定時間（Ｔｋ）が経過すると前記放電用スイッチをターンオンすると良い。
【０１０４】
この際例えば、前記スイッチング電源装置Ｗにおいて、前記リップル電圧生成回路は、前記リップル生成元電圧の分圧を生成する分圧回路（４７、４８）を有し、前記分圧の加わるノード（ＮｄＡ）が、前記充放電抵抗を介して前記コンデンサに接続され、且つ、前記放電用スイッチに接続されると良い。
【０１０５】
或いは例えば、前記スイッチング電源装置Ｗに関し、前記リップル電圧生成回路において、前記充放電抵抗及び前記放電用スイッチが互いに接続されて、それらの接続ノードに対し他の抵抗（４７）を介して前記リップル生成元電圧が加わっても良い。
【０１０６】
更に或いは例えば、前記スイッチング電源装置Ｗにおいて、前記リップル電圧生成回路は、前記放電用スイッチと充電用スイッチ（４４）との直列回路を有し、前記直列回路に対して前記リップル生成元電圧が加わり、前記放電用スイッチ及び前記充電用スイッチ間の接続ノード（ＮｄＣ）が前記充放電抵抗を介して前記コンデンサに接続され、前記リップル生成元電圧のローレベルからハイレベルへの切り替わりに同期して前記充電用スイッチをターンオンし且つ前記放電用スイッチをターンオフすることで当該切り替わりタイミングから前記リップル生成元電圧に基づく電流を前記充電用スイッチ及び前記充放電抵抗を介して前記コンデンサに供給し、前記切り替わりタイミングから前記上限に対応する前記所定時間が経過すると前記充電用スイッチをターンオフし且つ前記放電用スイッチをターンオンしても良い。
【０１０７】
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
【符号の説明】
【０１０８】
１００  スイッチング電源ＩＣ
ＡＡ  スイッチング電源装置
Ｖｉｎ  入力電圧
Ｖｏｕｔ  出力電圧
Ｖｓｗ  スイッチング電圧
Ｖｆｂ  帰還電圧
Ｖｒｅｆ  基準電圧
Ｖｅｒｒ  誤差電圧
Ｖｒｉｐ  リップル電圧
Ｖｆｂ’  リップル付き帰還電圧
Ｖｅｒｒ’  リップル付き誤差電圧
Ｖｒｓ  リップル生成元電圧
ＣＭＰ  比較結果信号
１ａ、１ｂ  トランジスタ
３  制御回路
８  エラーアンプ
９、９Ａ、９Ｂ、９Ｃ  リップル電圧生成回路
１１  メインコンパレータ
４１  コンデンサ
４２  抵抗（充放電抵抗）
４３  放電用スイッチ
４４  充電用スイッチ
５１、５３  タイマ回路
【図１】
2020108189.tif 000003
【図２】
2020108189.tif 000004
【図３】
2020108189.tif 000005
【図４】
2020108189.tif 000006
【図５】
2020108189.tif 000007
【図６】
2020108189.tif 000008
【図７】
2020108189.tif 000009
【図８】
2020108189.tif 000010
【図９】
2020108189.tif 000011
【図１０】
2020108189.tif 000012
【図１１】
2020108189.tif 000013
【図１２】
2020108189.tif 000014
【図１３】
2020108189.tif 000015
【図１４】
2020108189.tif 000016
【図１５】
2020108189.tif 000017
【図１６】
2020108189.tif 000018
【図１７】
2020108189.tif 000019
【図１８】
2020108189.tif 000020