(57)【要約】【課題】温度上昇に伴うゲインの劣化を抑制しつつ増幅特性の線形性の劣化を抑制した電力増幅回路を構成する。【解決手段】電力増幅回路２０１は、高周波信号を電力増幅する電力増幅器ＰＡと、電力増幅器に熱的に結合する温度検出素子を含む電力増幅器用温度検出回路１０１と、電力増幅器用温度検出回路１０１から出力される温度検出信号Vdiに基づいて電力増幅器ＰＡに対するバイアス制御信号を発生するバイアス制御信号発生回路２１と、温度検出信号を安定化させるレギュレータ回路１２と、を備える。そして、電力増幅器ＰＡ、電力増幅器用温度検出回路１０１及びレギュレータ回路１２は第１集積回路１０に形成され、バイアス制御信号発生回路２１は第２集積回路２０に形成される。第１集積回路１０の基板材料（例えばＧａＡｓ）は、第２集積回路２０の基板材料（例えばＳＯＩ）より遮断周波数が高い。【選択図】図１
2020108051.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を電力増幅する電力増幅器と、前記電力増幅器の温度を検出する温度検出素子を含む温度検出回路と、前記温度検出回路から出力される温度検出信号に基づいて前記電力増幅器に対するバイアス制御信号を発生するバイアス制御信号発生回路と、前記温度検出信号を安定化させるレギュレータ回路と、を備え、
前記電力増幅器、前記温度検出素子及び前記レギュレータ回路は第１集積回路に形成され、
前記バイアス制御信号発生回路は第２集積回路に形成され、
前記第１集積回路の基板材料は前記第２集積回路の基板材料より遮断周波数の高い材料である、
電力増幅回路。
【請求項２】
前記レギュレータ回路は、入力トランジスタ及び出力トランジスタの制御端子同士が接続されて構成されるカレントミラー回路と、前記入力トランジスタの電流経路に第１端子及び第２端子の少なくとも一方が接続され、前記出力トランジスタの電流経路に制御端子が接続される第１トランジスタと、を備える、
請求項１に記載の電力増幅回路。
【請求項３】
前記レギュレータ回路は、第１端子、第２端子及び制御端子を有する第２トランジスタをさらに含み、
前記入力トランジスタの電流経路に前記第２トランジスタの第１端子及び第２端子が挿入され、
前記第２トランジスタの第１端子と制御端子との間に、前記第１トランジスタの第１端子及び第２端子が接続され、
前記電力増幅器は、電力増幅用トランジスタと、前記電力増幅用トランジスタの制御端子にバイアス電圧を印加するバイアス用トランジスタと、を備え、
前記第２トランジスタは、前記バイアス用トランジスタと同種のトランジスタである、
請求項２に記載の電力増幅回路。
【請求項４】
前記第２トランジスタに印加される電源電圧は、前記バイアス用トランジスタに印加される電源電圧と同じ電圧である、
請求項３に記載の電力増幅回路。
【請求項５】
前記電力増幅器は、
電力増幅用トランジスタと、
前記電力増幅用トランジスタの制御端子にバイアス電圧を印加するバイアス用トランジスタと、
前記バイアス用トランジスタの制御端子と基準電位との間に接続された、第１バイアス補償トランジスタによるダイオード接続回路及び第２バイアス補償トランジスタによるダイオード接続回路の直列回路と、を備え、
前記第１バイアス補償トランジスタは前記バイアス用トランジスタと同種のトランジスタであり、前記第２バイアス補償トランジスタは前記電力増幅用トランジスタと同種のトランジスタである、
請求項１又は２に記載の電力増幅回路。
【請求項６】
前記第１集積回路の基板はSiGe基板又はGaAs基板であり、前記第２集積回路の基板はSOI基板又はSi基板である、
請求項１から５のいずれかに記載の電力増幅回路。
【請求項７】
前記バイアス制御信号発生回路は、
第１入力端子に前記温度検出回路が接続された差動増幅回路と、
前記差動増幅回路の第２入力端子に接続されたキャパシタと、
前記差動増幅回路の出力に接続され、前記差動増幅回路の出力電圧を、前記キャパシタへチャージする状態と、前記レギュレータ回路へ前記バイアス制御信号として出力する状態とを切り替えるスイッチと、
を備える、
請求項１から６のいずれかに記載の電力増幅回路。
【請求項８】
前記温度検出回路は、
前記温度検出素子と第１抵抗素子との直列接続回路と、
前記電力増幅器に熱的に結合し、前記温度検出素子に対して並列に接続されてバイパス電流を流す、バイポーラ型の電流バイパストランジスタを含む電流バイパス回路と、
前記電流バイパストランジスタに対するバイアス電圧を発生する抵抗分圧回路と、
を備え、
前記温度検出素子と前記第１抵抗素子との接続部から前記温度検出信号を出力する、
請求項１から７のいずれかに記載の電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を電力増幅する電力増幅回路に関する。
【背景技術】
【０００２】
例えば無線通信機器は、送信信号を電力増幅してアンテナへ出力する電力増幅回路を備える。
【０００３】
送信信号を電力増幅する電力増幅器は増幅率に温度依存性を有し、電力増幅器自体が発する熱で増幅率が時間経過に伴って変化する。このような電力増幅器自体が発する熱に応じて適正な増幅率を補償する回路は特許文献１に示されている。
【０００４】
特許文献１の温度補償回路は、電力増幅器の基準温度での熱を検出し、それからの温度上昇に応じた電圧信号を発生させ、この電圧信号で、電力増幅器のトランジスタに対するバイアス電圧を変化させることで、電力増幅器の増幅率を制御するように構成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第１００５６８７４号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
例えば無線LANの通信回路において、送信信号を電力増幅する電力増幅回路と、特許文献１に記載の温度補償回路とは共に、単一の半導体チップに構成される。
【０００７】
しかしながら、上記温度補償回路の形成には、微細加工が容易なSi系基板が用いられることが多い。このような温度補償回路を含む同一の半導体チップに電力増幅回路を形成した場合、Si系基板の遮断周波数f(t)が低めであるため、例えば無線LAN用5GHz帯などの高周波数帯域において電力増幅回路の線形性が不足する、という課題があった。
【０００８】
そこで、本発明の目的は、温度上昇に伴うゲインの劣化を抑制しつつ増幅特性の線形性の劣化を抑制した電力増幅回路を提供することにある。
【課題を解決するための手段】
【０００９】
本開示の一例としての電力増幅回路は、
高周波信号を電力増幅する電力増幅器と、前記電力増幅器に熱的に結合する温度検出素子を含む温度検出回路と、前記温度検出回路から出力される温度検出信号に基づいて前記電力増幅器に対するバイアス制御信号を発生するバイアス制御信号発生回路と、前記温度検出信号を安定化させるレギュレータ回路と、を備え、
前記電力増幅器、前記温度検出素子及び前記レギュレータ回路は第１集積回路に形成され、
前記バイアス制御信号発生回路は第２集積回路に形成され、
前記第１集積回路の基板材料は前記第２集積回路の基板材料より遮断周波数の高い材料である。
【発明の効果】
【００１０】
本発明によれば、温度上昇に伴うゲインの劣化を抑制しつつ増幅特性の線形性の劣化を抑制した電力増幅回路が得られる。
【図面の簡単な説明】
【００１１】
【図１】図１は第１の実施形態に係る電力増幅回路２０１の回路図である。
【図２】図２（Ａ）、図２（Ｂ）は、レギュレータ回路１２の回路図である。
【図３】図３は電力増幅器ＰＡ及びそのバイアス回路の回路図である。
【図４】図４は、図２（Ｂ）に示したレギュレータ回路と、図３に示した電力増幅器ＰＡ及びそのバイアス回路の一部とを一つの図として表したものである。
【図５】図５は、図２（Ｂ）に示したレギュレータ回路と、図３に示した電力増幅器ＰＡ及びそのバイアス回路の一部とを一つの図として表したものである。
【図６】図６は電力増幅器用温度検出回路１０１の回路図である。
【図７】図７は温度検出用トランジスタＱ０の温度と温度検出信号Vdiとの関係を示す図である。
【図８】図８は電力増幅回路２０１の出力電力に対するエラー・ベクトル振幅（ＥＶＭ）の関係を示す図である。
【発明を実施するための形態】
【００１２】
まず、本発明に係る電力増幅回路の幾つかの態様について列挙する。括弧で囲む符号は後に示す図中の符号に対応する。
【００１３】
本発明に係る第１の態様の電力増幅回路は、高周波信号を電力増幅する電力増幅器（ＰＡ）と、前記電力増幅器の温度を検出する温度検出素子を含む温度検出回路（１０１）と、前記温度検出回路から出力される温度検出信号に基づいて前記電力増幅器に対するバイアス制御信号を発生するバイアス制御信号発生回路（２１）と、前記温度検出信号を安定化させる（安定化させて、前記電力増幅器へバイアス電圧として与える）レギュレータ回路（１２）と、を備え、前記電力増幅器、前記温度検出素子及び前記レギュレータ回路は第１集積回路（１０）に形成され、前記バイアス制御信号発生回路は第２集積回路（２０）に形成され、前記第１集積回路の基板材料は前記第２集積回路の基板材料より遮断周波数の高い材料である。
【００１４】
上記構成により、温度上昇に伴って低下するゲインが補償され、かつ電力増幅器の線形性が保たれる。
【００１５】
本発明に係る第２の態様の電力増幅回路では、前記レギュレータ回路は、入力トランジスタ（Ｑ１１）及び出力トランジスタ（Ｑ１２）の制御端子同士が接続されて構成されるカレントミラー回路と、前記入力トランジスタの電流経路に第１端子及び第２端子の少なくとも一方が接続され、前記出力トランジスタの電流経路に制御端子が接続される第１トランジスタと、を備える。第１集積回路から第２集積回路へ与えられるゲイン調整用信号は、第１集積回路と第２集積回路との間を接続する配線を通るので、ゲイン調整用信号にノイズが重畳されるおそれがあるが、上記構成のカレントミラー回路と電流制御トランジスタ回路の作用によってノイズ成分が抑制される。これによって、電力増幅器の温度の応じた、安定したゲイン補償がなされる。
【００１６】
本発明に係る第３の態様の電力増幅回路では、前記レギュレータ回路は、第１端子、第２端子及び制御端子を有する第２トランジスタ（Ｑ２２）をさらに含み、前記入力トランジスタ（Ｑ１１）の電流経路に前記第２トランジスタの第１端子及び第２端子が挿入され、前記第２トランジスタの第１端子と制御端子との間に、前記第１トランジスタの第１端子及び第２端子が接続され、前記電力増幅器は、電力増幅用トランジスタと、前記電力増幅用トランジスタの制御端子にバイアス電圧を印加するバイアス用トランジスタ（Ｑ３１，Ｑ４１，Ｑ５１）と、を備える。そして、前記第２トランジスタは、前記バイアス用トランジスタと同種のトランジスタである。この構成によれば、製造ばらつきによるトランジスタの特性変動が、第２トランジスタとバイアス用トランジスタとの特性偏位に応じて抑制される。つまり、製造ばらつきによるトランジスタの特性変動があっても、温度上昇に伴うゲインの適正な補償がなされる。
【００１７】
本発明に係る第４の態様の電力増幅回路では、前記第２トランジスタに印加される電源電圧は、前記バイアス用トランジスタに印加される電源電圧と同じ電圧である。この構成によれば、第２トランジスタとバイアス用トランジスタとがより近い動作状態になり、より近い動作をするようになるため、製造ばらつきによるトランジスタの特性変動（ばらつき）がより正確にキャンセリングされる。つまり、製造ばらつきによるトランジスタの特性変動があっても、温度上昇に伴うゲインのより適正な補償がなされる。
【００１８】
本発明に係る第５の態様の電力増幅回路では、前記電力増幅器は、電力増幅用トランジスタ（Ｑ３０）と、前記電力増幅用トランジスタの制御端子にバイアス電圧を印加するバイアス用トランジスタ（Ｑ３１，Ｑ４１，Ｑ５１）と、前記バイアス用トランジスタの制御端子と基準電位との間に接続された、第１バイアス補償トランジスタ（Ｑ３２，Ｑ４２，Ｑ５２）によるダイオード接続回路及び第２バイアス補償トランジスタ（Ｑ３３，Ｑ４３，Ｑ５３）によるダイオード接続回路の直列回路と、を備え、前記第１バイアス補償トランジスタは前記バイアス用トランジスタと同種のトランジスタであり、前記第２バイアス補償トランジスタは前記電力増幅用トランジスタと同種のトランジスタである。この構成によれば、バイアス用トランジスタや電力増幅用トランジスタの閾値電圧（Ｖｐ）が製造ばらつきによって変動しても、バイアス電圧のばらつきは抑制されて、温度上昇に伴うゲインの適正な補償がなされる。
【００１９】
本発明に係る第６の態様の電力増幅回路では、前記第１集積回路の基板はSiGe基板又はGaAs基板であり、前記第２集積回路の基板はSOI基板又はSi基板である。この構成によれば、電力増幅器、温度検出素子及びレギュレータ回路は、例えば無線LAN用5GHz帯などの高周波数帯域において電力増幅回路の線形性が保つことができ、バイアス制御信号発生回路は、高集積化された低コストの集積回路で構成できる。
【００２０】
本発明に係る第７の態様の電力増幅回路では、前記バイアス制御信号発生回路は、第１入力端子に前記温度検出回路が接続された差動増幅回路（ＯＰ）と、前記差動増幅回路の第２入力端子に接続されたキャパシタ（Ｃ）と、前記差動増幅回路の出力に接続され、前記差動増幅回路の出力電圧を、前記キャパシタへチャージする状態と、前記レギュレータ回路へ前記バイアス制御信号として出力する状態とを切り替えるスイッチ（ＳＷ）と、を備える。この構成によれば、電力増幅器の温度上昇に応じて定まるバイアス制御信号が容易に得られる。
【００２１】
本発明に係る第８の態様の電力増幅回路では、前記温度検出回路は、前記温度検出素子（Ｑ０）と第１抵抗素子（Ｒ１）との直列接続回路（ＳＣ）と、前記電力増幅器に熱的に結合し、前記温度検出素子に対して並列に接続されてバイパス電流を流す、バイポーラ型の電流バイパストランジスタ（Ｑ１）を含む電流バイパス回路（１１）と、前記電流バイパストランジスタに対するバイアス電圧を発生する抵抗分圧回路（ＶＤ）と、を備え、前記温度検出素子と前記第１抵抗素子との接続部から前記温度検出信号を出力する。
【００２２】
上記構成によれば、温度検出素子に流れる電流とは別に、電流バイパス回路に流れる電流が生じ、この電流バイパス回路に流れる電流は電力増幅器の温度に応じて増大するので、温度検出素子に流れる電流は、温度上昇に伴うほどには上昇しない。したがって、周囲温度が上昇する程、温度上昇に伴う増幅率の増大率が高まる。このことにより、上記電流バイパス回路が無い構成に比べて、広範囲にわたる周囲温度で、増幅率の適正な補償がなされる。
【００２３】
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明又は理解の容易性を考慮して、実施形態を説明の便宜上分けて示すが、異なる実施形態で示した構成の部分的な置換又は組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００２４】
《第１の実施形態》
図１は第１の実施形態に係る電力増幅回路２０１の回路図である。この電力増幅回路２０１は、電力増幅器ＰＡと、バイアス制御信号PAenを受けて、電力増幅器ＰＡに対するバイアス電圧を供給するレギュレータ回路１２と、電力増幅器用温度検出回路１０１と、温度検出信号Vdiを受けて、レギュレータ回路１２にバイアス制御信号PAenを発生するバイアス制御信号発生回路２１と、を備える。
【００２５】
電力増幅器ＰＡ、電力増幅器用温度検出回路１０１及びレギュレータ回路１２は第１集積回路１０に形成されている。バイアス制御信号発生回路２１は第２集積回路２０に形成されている。
【００２６】
第１集積回路１０の基板材料は、第２集積回路２０の基板材料より遮断周波数が高い材料である。例えば、第１集積回路１０の基板はSiGe基板又はGaAs基板であり、第２集積回路２０の基板はSOI（Silicon on Insulator）基板又はSi基板である。
【００２７】
電力増幅器ＰＡは、順次縦続接続された、１段目の電力増幅器ＰＡ１、２段目の電力増幅器ＰＡ２及び３段目の電力増幅器ＰＡ３で構成されている。電力増幅器ＰＡは送信信号入力端子ＴＸｉｎに入力される送信信号を電力増幅して出力端子ＰＡｏｕｔから出力する。出力端子PAoutには例えばアンテナが直接的又は間接的に接続される。
【００２８】
電力増幅器用温度検出回路１０１は、電力増幅器ＰＡと熱的に結合して、すなわち、電力増幅器ＰＡに生じる熱を受けとって（検出して）、電力増幅器ＰＡの温度に応じた温度検出信号Vdiを発生する。
【００２９】
バイアス制御信号発生回路２１は、温度検出信号Vdiに基づいて、バイアス制御信号PAenを電力増幅器ＰＡへと出力する回路である。バイアス制御信号発生回路２１は、オペアンプＯＰ、キャパシタＣ及びスイッチＳＷを備える。オペアンプＯＰの第１入力端子Ｔ１には電力増幅器用温度検出回路１０１が接続されていて、オペアンプＯＰの第２入力端子Ｔ２にはキャパシタＣが接続されている。スイッチＳＷは、オペアンプＯＰの出力に接続されていて、オペアンプＯＰの出力電圧を、キャパシタＣへチャージする状態と、レギュレータ回路１２へバイアス制御信号PAenとして出力する状態とを切り替える。
【００３０】
まず、スイッチＳＷは電力増幅器ＰＡの動作開始時にオペアンプＯＰの出力電圧をキャパシタＣへチャージする状態となる。言い換えれば、電力増幅器ＰＡの動作開始時に電力増幅器用温度検出回路１０１から第１入力端子Ｔ１に入力された温度検出信号Vdiの電圧を、電力増幅器ＰＡの動作開始時の基準温度を示す電圧として、キャパシタＣへチャージする。次に、スイッチＳＷはオペアンプＯＰの出力電圧を電力増幅器ＰＡへバイアス制御信号PAenとして出力する状態となる。すなわち、電力増幅器ＰＡの動作開始後、オペアンプＯＰの第１入力端子Ｔ１から都度入力される温度検出信号Vdiの電圧と第２入力端子Ｔ２から入力されるキャパシタＣにチャージされた基準温度を示す電圧とを比較した結果であるオペアンプＯＰからの出力電圧を、電力増幅器ＰＡへバイアス制御信号PAenとして出力する。
【００３１】
電力増幅器ＰＡは、上記バイアス制御信号PAenの電圧が上昇するほど増幅率が増大する。そのため、上記構成及び作用によって、温度上昇に伴う電力増幅器ＰＡの増幅率の低下が抑制されて適正な増幅率が維持されるように電力増幅器ＰＡを制御できる。なおオペアンプＯＰは、本発明に係る「差動増幅回路」に相当する。
【００３２】
図１に示したように、第１集積回路１０の基板はSiGe基板又はGaAs基板であるので、電力増幅器、温度検出素子及びレギュレータ回路は、例えば無線LAN用5GHz帯などの高周波数帯域において電力増幅回路の線形性が保つことができる。また、第２集積回路２０の基板はSOI基板又はSi基板であるので、バイアス制御信号発生回路は、高集積化された低コストの集積回路で構成できる。
【００３３】
次に、上記レギュレータ回路１２及び電力増幅器ＰＡの構成例を示す。
【００３４】
図２（Ａ）、図２（Ｂ）はレギュレータ回路１２の回路図である。図２（Ａ）において、レギュレータ回路１２は、入力トランジスタＱ１１及び出力トランジスタＱ１２を含むカレントミラー回路を構成している。トランジスタＱ１１は入力側の電流経路に設けられたトランジスタであり、トランジスタＱ１２は出力側の電流経路に設けられたトランジスタである。すなわち、トランジスタＱ１１のコレクタ及びエミッタは入力側の電流経路に設けられていて、トランジスタＱ１２のコレクタ及びエミッタは出力側の経路に設けられている。入力側の電流経路にはトランジスタＱ２１が直列接続されている。具体的には、トランジスタＱ２１のソースＳ及びドレインＤのうち少なくとも一方の端子が入力側の電流経路に接続され、ゲートＧが出力側の電流経路に接続されている。そして、トランジスタＱ２１のゲートＧに制御信号PAenが入力され、トランジスタＱ２１のソースＳから、電力増幅器に対するバイアス電圧Vbiasが出力される。
【００３５】
なお、トランジスタＱ２１のドレインＤ及びソースＳは、本発明に係る「第１トランジスタの第１端子」及び「第１トランジスタの第２端子」に相当し、トランジスタＱ２１のゲートＧは本発明にかかる「第１トランジスタの制御端子」に相当する。
図２（Ａ）に示したレギュレータ回路は、入力側電流経路の電流を制御するトランジスタＱ２１の制御電圧が出力側電流経路に流れる電流で負帰還制御されるので、制御信号PAenの電圧変動及び電源電圧入力端子Ｖｄｄに入力される電源電圧の変動に対するバイアス電圧Vbias電圧の変動が抑制される。
【００３６】
図２（Ｂ）に示すレギュレータ回路１２は、図２（Ａ）に示した回路にトランジスタＱ２２を付加したものである。図２（Ｂ）において、入力側の電流経路にはトランジスタＱ２２が直列接続されている。また、このトランジスタＱ２２のドレイン・ゲート間（Ｄ−Ｇ）にトランジスタＱ２１のドレイン・ソース（Ｄ−Ｓ）が接続されている。そして、トランジスタＱ２１のゲートＧに制御信号PAenが入力され、トランジスタＱ２１のソースＳから、電力増幅器に対するバイアス電圧Vbiasが出力されるように構成されている。
【００３７】
なお、トランジスタＱ２２のドレインＤ及びソースＳは、本発明に係る「第２トランジスタの第１端子」及び「第２トランジスタの第２端子」に相当し、トランジスタＱ２２のゲートＧは本発明にかかる「第２トランジスタの制御端子」に相当する。
【００３８】
図２（Ｂ）に示す構成においても、入力側電流経路の電流を制御するトランジスタＱ２１の制御電圧が出力側電流経路に流れる電流で負帰還制御されるので、制御信号PAenの電圧変動及び電源電圧入力端子Ｖｄｄに入力される電源電圧の変動に対するバイアス電圧Vbias電圧の変動が抑制される。なお、トランジスタQ２２を接続することによる効果については、図４、図５等を参照しながら後述する。
【００３９】
トランジスタＱ２１は本発明に係る「第１トランジスタ」に相当し、トランジスタＱ２２は本発明に係る「第２トランジスタ」に相当する。
【００４０】
図２（Ａ）において、図１に示したバイアス制御信号発生回路２１から出力される制御信号PAenがトランジスタＱ２１のゲートに入力されると、制御信号PAenの電圧によってトランジスタＱ２１は導通し、入力トランジスタＱ１１の電流経路に制御信号PAenの電圧に応じた電流が流れる。そして、出力トランジスタＱ１２に、ミラー出力の電流が流れる。
【００４１】
図２（Ｂ）において、図１に示したバイアス制御信号発生回路２１から出力される制御信号PAenがトランジスタＱ２１のゲートに入力されると、制御信号PAenの電圧によってトランジスタＱ２１，Ｑ２２は導通し、入力トランジスタＱ１１の電流経路に制御信号PAenの電圧に応じた電流が流れる。そして、出力トランジスタＱ１２に、ミラー出力の電流が流れる。
【００４２】
このように、カレントミラー回路によって、安定化されたPAenの電圧がVbiasとして出力される。そのため、電源電圧入力端子Ｖｄｄの電源電圧が変動しても、PAenの電圧に応じた安定化されたバイアス電圧Vbiasが発生される。
【００４３】
図３は電力増幅器ＰＡ及びそのバイアス回路の回路図である。電力増幅器ＰＡは、１段目の電力増幅器ＰＡ１、２段目の電力増幅器ＰＡ２及び３段目の電力増幅器ＰＡ３で構成されている。図３においては、電力増幅器ＰＡ１，ＰＡ２，ＰＡ３それぞれの内部構成を、それぞれ単一のトランジスタの記号で表している。この電力増幅器ＰＡは送信信号入力端子ＴＸｉｎに入力される送信信号を電力増幅して出力端子ＰＡｏｕｔから出力する。
【００４４】
１段目の電力増幅器ＰＡ１にはトランジスタＱ３１，Ｑ３２，Ｑ３３を含むバイアス回路が接続されている。トランジスタＱ３１はバイアス用トランジスタである。トランジスタＱ３２，Ｑ３３は、バイアス用トランジスタＱ３１及び電力増幅器ＰＡ１の補償回路である。トランジスタＱ３２，Ｑ３３はバイアス用トランジスタＱ３１のゲート（制御端子）とグランド（基準電位）との間に接続されている。トランジスタＱ３２はドレイン・ゲート間が接続されたダイオード接続回路を構成している。同様に、トランジスタＱ３３はコレクタ・ベース間が接続されたダイオード接続回路を構成している。
【００４５】
同様にして、２段目の電力増幅器ＰＡ２にはトランジスタＱ４１，Ｑ４２，Ｑ４３を含むバイアス回路が接続されていて、３段目の電力増幅器ＰＡ３にはトランジスタＱ５１，Ｑ５２，Ｑ５３を含むバイアス回路が接続されている。
【００４６】
各段の電力増幅器ＰＡ１，ＰＡ２，ＰＡ３は上記バイアス電圧Vbiasが印加される。正確には、トランジスタＱ３１，Ｑ４１，Ｑ５１のゲート・ソース間電圧をバイアス電圧Vbiasから差し引いた電圧がバイアス電圧として電力増幅器ＰＡ１，ＰＡ２，ＰＡ３に印加される。
【００４７】
以上に示したように、第１集積回路１０と第２集積回路２０とは別のチップであるので、第１集積回路１０と第２集積回路２０との間を接続する、チップ外の信号経路が存在する。そのため、このチップ外の信号経路は外乱の影響を受ける可能性がある。しかし、第１集積回路１０内のレギュレータ回路１２は、上述のとおり、制御信号PAenの電圧変動に対するバイアス電圧Vbias電圧の変動が抑制されるので、制御信号PAenの外乱があっても、その影響が抑制された安定化したバイアス電圧Vbiasが発生される。そのため、上記外乱の影響を受け難い。
【００４８】
図４、図５はいずれも、図２（Ｂ）に示したレギュレータ回路と、図３に示した電力増幅器ＰＡ及びそのバイアス回路の一部とを一つの図として表したものである。ここでは、電力増幅器については、１段目の電力増幅器ＰＡ１内の電力増幅用トランジスタＱ３０とそれに対するバイアス回路について示している。
【００４９】
図４において、バイアス用トランジスタＱ３１と第１バイアス補償トランジスタＱ３２とは同種のトランジスタである。また、電力増幅用トランジスタＱ３０と第２バイアス補償トランジスタＱ３３とは同種のトランジスタである。ここで、あるトランジスタと他のトランジスタとが「同種のトランジスタである」こととは、例えば、あるトランジスタと他のトランジスタのいずれもが、「バイポーラトランジスタである」こと、「ｎチャネル型のＦＥＴである」こと、「ｐチャネル型のＦＥＴである」こと、「エンハンスメント型のＦＥＴである」こと、「デプレッション型のＦＥＴである」こと、などの意味である。
【００５０】
この例では、バイアス用トランジスタＱ３１及び第１バイアス補償トランジスタＱ３２はいずれもｎチャンネル型のＭＯＳ−ＦＥＴである。また、電力増幅用トランジスタＱ３０と第２バイアス補償トランジスタＱ３３とはいずれもｎｐｎ型のバイポーラトランジスタである。この構成によれば、バイアス用トランジスタＱ３１や電力増幅用トランジスタＱ３０の閾値電圧（Ｖｐ）が製造ばらつきによって変動しても、バイアス用トランジスタＱ３１の特性変動によるバイアス電圧の変動の方向と、第１バイアス補償トランジスタＱ３２の特性変動によるバイアス電圧の変動の方向が、打ち消し方向となるので、バイアス電圧のばらつきは抑制されて、温度上昇に伴うゲインの適正な補償がなされる。同様に、電力増幅用トランジスタＱ３０の特性変動によるバイアス電圧の変動の方向と、第２バイアス補償トランジスタＱ３３の特性変動によるバイアス電圧の変動の方向が、打ち消し方向となるので、バイアス電圧のばらつきは抑制されて、温度上昇に伴うゲインの適正な補償がなされる。
【００５１】
図５において、レギュレータ回路１２内の第２トランジスタＱ２２は、電力増幅用トランジスタＱ３０のベースにバイアス電圧を印加するバイアス用トランジスタＱ３１と同種のトランジスタである。この例では、第２トランジスタＱ２２及びバイアス用トランジスタＱ３１はいずれもｎチャンネル型のＭＯＳ−ＦＥＴである。この構成によれば、製造ばらつきによるトランジスタの特性変動が、第２トランジスタＱ２２とバイアス用トランジスタＱ３１との特性偏位に応じて抑制される。つまり、製造ばらつきによるトランジスタの特性変動があっても、第２トランジスタＱ２２の特性変動による温度上昇に伴うゲインの補償の方向と、バイアス用トランジスタＱ３１の特性変動による温度上昇に伴うゲインの補償の方向が、打ち消し方向となるので、温度上昇に伴うゲインの適正な補償がなされる。
【００５２】
また、第２トランジスタＱ２２に印加される電源電圧（電源電圧入力端子Ｖｄｄの電圧）は、バイアス用トランジスタＱ３１に印加される電源電圧と同じである。したがって、第２トランジスタＱ２２の特性変動とバイアス用トランジスタＱ３１の特性変動とがより類似するようになるので、第２トランジスタＱ２２の特性変動により、バイアス用トランジスタＱ３１の特性変動の影響がより正確に打ち消されて、バイアス電圧のバラつきがより抑制される。そのため、製造ばらつきによるトランジスタの特性変動があっても、バイアス電圧のばらつきは抑制されて、温度上昇に伴うゲインの適正な補償が維持される。
【００５３】
図４、図５では、１段目の電力増幅器ＰＡ１内の電力増幅用トランジスタＱ３０とそれに対するバイアス回路について示したが、２段目以降の電力増幅器内の電力増幅用トランジスタとそれに対するバイアス回路についても同様に、上述の同種関係であることが好ましい。
【００５４】
次に、上記電力増幅器用温度検出回路１０１の具体的な構成例を示す。図６は電力増幅器用温度検出回路１０１の回路図である。
【００５５】
図６に示す電力増幅器用温度検出回路１０１は、直列接続回路ＳＣ、トランジスタＱ２及び電流バイパス回路１１を備える。直列接続回路ＳＣは温度検出用トランジスタＱ０と第１抵抗素子Ｒ１との直列接続回路であり、電源電圧入力端子Ｖｄｄとグランドとの間に接続されている。トランジスタＱ２は、そのソースＳとゲートＧとが、電源電圧入力端子Ｖｄｄと直列接続回路ＳＣとの間に直列に接続され、ソースＳとドレインＤとが、直列接続回路ＳＣと電源電圧入力端子Ｖｄｄとの間に直列接続されている。温度検出用トランジスタＱ０と第１抵抗素子Ｒ１との接続部から温度検出信号Vdiが出力される。この温度検出用トランジスタＱ０は、バイポーラ型トランジスタのコレクタとベースが直接接続されたもの、つまりダイオード接続されたトランジスタである。温度検出用トランジスタＱ０は本発明に係る「温度検出素子」に相当する。
【００５６】
電流バイパス回路１１は、電力増幅器に熱的に結合し、温度検出用トランジスタＱ０に対して並列に接続されてバイパス電流を流す、バイポーラ型のトランジスタＱ１を含む。トランジスタＱ１のエミッタとグランドとの間には第２抵抗素子が接続されている。また、電流バイパス回路１１は、トランジスタＱ１に対するバイアス電圧を発生する抵抗分圧回路ＶＤを備える。この抵抗分圧回路ＶＤは抵抗素子Ｒ１１と抵抗素子Ｒ１２との直列回路で構成され、電源電圧入力端子Ｖｄｄとグランドとの間に接続されている。
【００５７】
図６に示した電力増幅器用温度検出回路１０１の作用は次のとおりである。
【００５８】
図６において、温度検出用トランジスタＱ０の両端電圧に対する第１抵抗素子Ｒ１の抵抗値での降下電圧の比率が充分に大きいと（大きいほど）、直列接続回路ＳＣは実質的に定電流回路として作用する。つまり、この温度検出用トランジスタＱ０と第１抵抗素子Ｒ１との接続部から出力される電圧（温度検出信号Vdi）は、温度検出用トランジスタＱ０の温度依存性に応じて変化する。具体的には、温度検出用トランジスタＱ０の両端電圧Ｖ（つまり温度検出信号Vdiの電圧）は、  Ｖ＝Ｖｇ−ＢＴで表すことができる。ここで、Ｖｇはバンドギャップ電圧、Ｔは絶対温度、Ｂは絶対温度に係る係数であるが、温度検出用トランジスタＱ０に流れる電流が一定であると、Ｂは定数である。
【００５９】
つまり、電流バイパス回路１１が無い（接続されていない）状態では、温度上昇に伴って、温度検出信号Vdiの電圧ＶからＶｇを減じた値は、温度検出用トランジスタＱ０の温度に比例する。
【００６０】
一方、本実施形態のように、電流バイパス回路１１が存在すると、温度に対する温度検出信号Vdiの関係は次のように変化する。
【００６１】
トランジスタＱ１のベースバイアス電圧は一定であるので、トランジスタＱ１のコレクタ電流と温度との関係は、簡易的に次の関係式で表すことができる。
【００６２】
【数１】
2020108051.tif 000003
【００６３】
ここで、VGOはバンドギャップ電圧を直線近似した絶対零度電圧、VTは熱電圧、Vbeは第１トランジスタＱ１のベース・エミッタ電圧である。また、Cは定数であり、nは第１トランジスタＱ１の製造プロセスによって変わる定数である。
【００６４】
したがって、温度が上昇する程、トランジスタＱ１に流れる電流バイパス電流が増大し、その分、温度検出用トランジスタＱ０に流れる電流は減少する。つまり、現実の温度上昇に対する温度検出信号Vdiの電圧の上昇率が大きくなる。
【００６５】
上記作用によって、温度検出用トランジスタＱ０に流れる電流は、温度上昇に伴うほどには上昇しない。したがって、周囲温度が上昇する程、温度上昇に伴う増幅率の増大率が高まる。このことにより、上記電流バイパス回路が無い構成に比べて、広範囲にわたる周囲温度で、増幅率の適正な補償がなされる。
【００６６】
なお、電力増幅器用温度検出回路１０１の構成によれば、直列接続回路ＳＣに印加される電圧は、バイアス電圧VbiasからトランジスタＱ２のゲート・ソース間電圧を差し引いた電圧である。そのため、電源電圧入力端子Ｖｄｄの電圧が一定でない場合でも、トランジスタＱ２のゲートに印加される電圧Vbiasが一定であれば、適正な温度検出信号Vdiが出力される。したがって、電源電圧が変動する場合でも、精度の高い温度検出信号が得られる。
【００６７】
また、電力増幅器用温度検出回路１０１の電流バイパス回路１１には、トランジスタＱ１のエミッタとグランドとの間に抵抗素子Ｒ２が接続されているので、トランジスタＱ１を経由して流れるバイパス電流の、温度変化に対する傾きを設定できる。また、高温状態でのトランジスタＱ１に流れる過電流を制限できる。
【００６８】
図７は温度検出用トランジスタＱ０の温度と温度検出信号Vdiとの関係を示す図である。図７において、横軸は電力増幅器ＰＡの温度（電力増幅器用温度検出回路１０１の検出温度）であり、縦軸左辺の目盛りは温度検出信号Vdiの電圧値、縦軸右辺の目盛りは温度検出信号Vdiの、温度（℃）の変化に対するVdiの変化値である。図７中の特性ラインＡ１〜Ａ４は温度と温度検出信号Vdiとの関係を示す。また、特性ラインＢ１〜Ｂ４は、温度と温度変化に対する温度検出信号Vdiの電圧値変化との関係を示す。ここで、各特性ラインを得たときの、トランジスタＱ１のベースバイアス電圧は次のとおりである。
【００６９】
Ａ１，Ｂ１  １．８４Ｖ
Ａ２，Ｂ２  １．８６Ｖ
Ａ３，Ｂ３  １．８８Ｖ
Ａ４，Ｂ４  １．９Ｖ
本実施形態では、以上に示したとおり、電流バイパス回路１１を備え、電力増幅器の温度に応じてバイパス電流の量が変化することにより、電力増幅器が高温になる程、温度検出信号Vdiの温度変化に対する電圧変化（傾き）が大きくなる。このことによって、周囲温度が上昇する程、温度上昇に伴う増幅率の増大率が高まり、上記電流バイパス回路が無い構成に比べて、広範囲にわたる周囲温度で、増幅率の適正な補償がなされる。
【００７０】
本実施形態によれば、電力増幅器の温度が周囲温度の影響で変動しても、電力増幅器の温度上昇による増幅率の変動（ゲインドリフト）が抑制される。したがって、広範囲にわたる周囲温度の下でもゲインドリフトが抑制される。
【００７１】
図８は電力増幅回路２０１の出力電力に対するエラー・ベクトル振幅（ＥＶＭ）の関係を示す図である。図８の横軸は電力増幅回路２０１の出力電力、縦軸はＥＶＭである。図７中の特性ラインＥ１〜Ｅ４はバイアス制御信号発生回路２１を備える電力増幅回路の特性であり、特性ラインＰ１〜Ｐ４はバイアス制御信号発生回路２１を備えない電力増幅回路の特性である。ここで、各特性ラインと、電力増幅器の駆動時間との関係は次のとおりである。
【００７２】
Ｅ１，Ｐ１  80μs
Ｅ２，Ｐ２  1ms
Ｅ３，Ｐ３  2ms
Ｅ４，Ｐ４  4ms
一般に、ベクトル変調においては、個々のデータ・クロックにおいてＩ対Ｑ面（コンスタレーション・ダイヤグラム）内の決まった位置のいずれかを占めるようにＲＦキャリアの振幅と位相を変化させることで、ディジタル・ビットがキャリア上に移される。各位置によりデータ・シンボルが符号化され、１つのデータ・シンボルは１つ以上のデータ・ビットで構成される。つまり、１つのシンボルあたりｎ個のデータ・ビットを転送される場合、2n個の位置が必要になる。したがって、１シンボルあたりのデータ・ビット数が増える程、所定の通信エラーレートを確保する上で、送信信号のエラー・ベクトル振幅（ＥＶＭ）を低く維持することは重要である。
【００７３】
ここで、図８に表れているように、バイアス制御信号発生回路２１を備えない電力増幅回路では、電力増幅器の駆動開始からの時間経過に伴ってＥＶＭが劣化する。これに対し、バイアス制御信号発生回路２１を備える電力増幅回路によれば、温度上昇に伴うゲインの適正な補償がなされて、電力増幅器の駆動開始からの経過時間に関わらずＥＶＭは低く抑えられる。
【００７４】
しかしながら、電力増幅器の周囲温度が高温になると、電力増幅器の温度上昇に応じた電圧信号の電圧の変化と電力増幅器自体の温度変化とが線形ではなくなり、バイアス制御信号発生回路２１において電力増幅器の増幅率が適正に補償されなくなる。その結果、特に周囲温度が高温となる環境においては、ＥＶＭが増大するおそれがあった。
【００７５】
これに対して、本実施形態に係る電力増幅器用温度検出回路を用いれば、電力増幅器の温度が上昇する程、温度上昇に伴う増幅率の増大率が高まるため、広範囲にわたる温度で、バイアス制御信号発生回路２１による増幅率の適正な補償がなされる。したがって、周囲温度が高温となる環境においてもＥＶＭが低く抑えられる。
【００７６】
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
【符号の説明】
【００７７】
Ｃ…キャパシタ
Ｄ…ドレイン
Ｇ…ゲート
ＯＰ…オペアンプ
ＰＡ…電力増幅器
ＰＡ１，ＰＡ２，ＰＡ３…電力増幅器
ＰＡｏｕｔ…出力端子
Ｑ０…温度検出用トランジスタ
Ｑ１，Ｑ２…トランジスタ
Ｑ１１…入力トランジスタ
Ｑ１２…出力トランジスタ
Ｑ２１…第１トランジスタ
Ｑ２２…第２トランジスタ
Ｑ３０…電力増幅用トランジスタ
Ｑ３１，Ｑ４１，Ｑ５１…バイアス用トランジスタ
Ｑ３２，Ｑ４２，Ｑ５２…第１バイアス補償トランジスタ
Ｑ３３，Ｑ４３，Ｑ５３…第２バイアス補償トランジスタ
Ｒ１…第１抵抗素子
Ｒ１１…抵抗素子
Ｒ１２…抵抗素子
Ｒ２…第２抵抗素子
Ｓ…ソース
ＳＣ…直列接続回路
ＳＷ…スイッチ
Ｔ１…第１入力端子
Ｔ２…第２入力端子
ＴＸｉｎ…送信信号入力端子
Vbias…バイアス電圧
ＶＤ…抵抗分圧回路
Ｖｄｄ…電源電圧入力端子
Vdi…温度検出信号
１０…第１集積回路
１１…電流バイパス回路
１２…レギュレータ回路
２０…第２集積回路
２１…バイアス制御信号発生回路
１０１…電力増幅器用温度検出回路
２０１…電力増幅回路
【図１】
2020108051.tif 000004
【図２】
2020108051.tif 000005
【図３】
2020108051.tif 000006
【図４】
2020108051.tif 000007
【図５】
2020108051.tif 000008
【図６】
2020108051.tif 000009
【図７】
2020108051.tif 000010
【図８】
2020108051.tif 000011