(57)【要約】【課題】直流電流成分を抑制した絶縁型の双方向ＤＣ／ＤＣコンバータを提供する。【解決手段】ＤＡＢコンバータにおいて、伝送期間と非伝送期間を交互に発生させる間欠運転を実施する。非伝送期間の間、インダクタンス電流ｉａｃ１を流すことにより、ゼロ電圧スイッチングＺＶＳを行う。【選択図】図４
2020108196.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、
前記トランスの１次巻線と接続される第１フルブリッジ回路と、
前記トランスの２次巻線と接続される第２フルブリッジ回路と、
前記第１フルブリッジ回路および前記第２フルブリッジ回路を制御するコントローラと、
を備え、
前記コントローラは、伝送期間と非伝送期間を交互に発生させる間欠運転を実施し、前記非伝送期間の間、インダクタンス電流を流すことにより、ゼロ電圧スイッチングを行うことを特徴とする絶縁型の双方向ＤＣ／ＤＣコンバータ。
【請求項２】
前記非伝送期間の間、前記第１、第２フルブリッジ回路それぞれにおいて、上アームのスイッチのペアおよび下アームのスイッチのペアの一方が導通することを特徴とする請求項１に記載の絶縁型の双方向ＤＣ／ＤＣコンバータ。
【請求項３】
前記伝送期間は、
前記第１、第２フルブリッジ回路それぞれの第１の対角に位置するスイッチのペアが導通する状態、
前記第１、第２フルブリッジ回路それぞれの第２の対角に位置するスイッチのペアが導通する状態、
前記第１、第２フルブリッジ回路それぞれの第１の対角に位置するスイッチのペアが導通する状態、
を、少なくとも１回含むことを特徴とする請求項１または２に記載の絶縁型の双方向ＤＣ／ＤＣコンバータ。
【請求項４】
トランスと、
前記トランスの１次巻線と接続される第１フルブリッジ回路と、
前記トランスの２次巻線と接続される第２フルブリッジ回路と、
前記第１フルブリッジ回路および前記第２フルブリッジ回路を制御するコントローラと、
を備え、
前記第１フルブリッジ回路と前記第２フルブリッジ回路はそれぞれ、
上アームの第１スイッチおよび下アームの第２スイッチを含む第１レグと、
上アームの第３スイッチおよび下アームの第４スイッチを含む第２レグと、
を含み、
前記第１スイッチ、前記第４スイッチがオンである状態を第１状態、
前記第２スイッチ、前記第３スイッチがオンである状態を第２状態、
前記第１スイッチ、前記第３スイッチがオンである状態を第３状態、
前記第２スイッチ、前記第４スイッチがオンである状態を第４状態、
とするとき、
前記コントローラは、前記第２状態、前記第１状態、前記第２状態、前記第３状態、前記第２状態、前記第１状態、前記第２状態、前記第４状態を、順に繰り返すことを特徴とする絶縁型の双方向ＤＣ／ＤＣコンバータ。
【請求項５】
絶縁型の双方向ＤＣ／ＤＣコンバータの制御方法であって、
前記双方向ＤＣ／ＤＣコンバータは、
トランスと、
前記トランスの１次巻線と接続される第１フルブリッジ回路と、
前記トランスの２次巻線と接続される第２フルブリッジ回路と、
を備え、
前記制御方法は、
伝送期間と非伝送期間を交互に発生させる間欠運転を実施するステップと、
前記非伝送期間の間、インダクタンス電流を流すことにより、ゼロ電圧スイッチングを行うステップと、
を備えることを特徴とする制御方法。
【請求項６】
絶縁型の双方向ＤＣ／ＤＣコンバータの制御方法であって、
前記双方向ＤＣ／ＤＣコンバータは、
トランスと、
前記トランスの１次巻線と接続される第１フルブリッジ回路と、
前記トランスの２次巻線と接続される第２フルブリッジ回路と、
前記第１フルブリッジ回路および前記第２フルブリッジ回路を制御するコントローラと、
を備え、
前記第１フルブリッジ回路と前記第２フルブリッジ回路はそれぞれ、
上アームの第１スイッチおよび下アームの第２スイッチを含む第１レグと、
上アームの第３スイッチおよび下アームの第４スイッチを含む第２レグと、
を含み、
前記第１スイッチ、前記第４スイッチがオンである状態を第１状態、
前記第２スイッチ、前記第３スイッチがオンである状態を第２状態、
前記第１スイッチ、前記第３スイッチがオンである状態を第３状態、
前記第２スイッチ、前記第４スイッチがオンである状態を第４状態、
とするとき、
前記制御方法は、前記第２状態、前記第１状態、前記第２状態、前記第３状態、前記第２状態、前記第１状態、前記第２状態、前記第４状態を、順に繰り返すことを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁型双方向ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
電気的絶縁と電圧整合手段として、小型・軽量の高周波トランス（以下、単にトランスという）を使用した絶縁型の双方向ＤＣ／ＤＣコンバータが注目されている。双方向ＤＣ／ＤＣコンバータは、２台の単相フルブリッジ回路（Ｈブリッジ回路ともいう）をトランス１０２を介して接続する回路構成に特徴があり、大電力用途に適している（非特許文献１〜３）。双方向ＤＣ／ＤＣコンバータは、その回路構成から、ＤＡＢ（Dual-Active-Bridge）コンバータとも称される。ＤＡＢコンバータは、各ブリッジ回路の対角スイッチを同時にスイッチングすることによってデューティ比５０％の方形波電圧を、トランスの１次巻線および２次巻線に発生させる。そしてブリッジ回路間の位相差を制御することによって伝送電力を調整できる。この場合、各ブリッジはゼロ電圧スイッチング（ＺＶＳ：Zero-Voltage Switching)動作が可能になり、高効率な電力伝送が実現できる。しかし、低出力領域では、不完全ＺＶＳ動作に伴うスイッチング損失（スナバ損失）が増加し、変換効率が低下するという問題がある（非特許文献３，４）。
【０００３】
また、ＤＡＢコンバータにパルス幅変調（PWM: Pulse-Width-Modulation）制御を組み合わせる提案もなされている（非特許文献５，６）これはブリッジ回路のレグ間に位相差を設けることで、電流実効値を低減しつつ伝送電力を調整しようとするものである。これは小容量ＤＡＢコンバータを対象にしたもので、低出力領域では不完全ＺＶＳ動作となり、損失低減よりも制御性を優先させた考え方である。
【０００４】
低出力領域の損失低減を重視した電力調整手法として間欠運転がある。これは電力伝送非伝送期間（休止期間）を設け、伝送電力を平均的に調整しようとするもので、バーストモード（Burst Mode）とも呼ばれている（非特許文献７〜１０）。
【０００５】
ＤＡＢコンバータは、主として、トランスと、トランスの１次巻線と接続される第１フルフルブリッジ回路、２次巻線と接続される第２フルブリッジ回路を備える。
【０００６】
図１は、従来の間欠運転を説明する波形図である。ｖａｃ１，ｖａｃ２は、ＤＡＢコンバータのトランスの１次側、２次側の電圧波形（フルブリッジ回路の出力電圧）を表す。
【０００７】
間欠運転では、第１フルブリッジ回路、第２フルブリッジ回路をスイッチングする伝送期間と、それらのスイッチングを停止する非伝送期間を交互に繰り返す。伝送期間と非伝送期間の長さは、パラメータｍ，ｎを用いて以下のように規定される。
伝送期間  δ＋２πｍ
非伝送期間  ２πｎ
運転周期は、伝送期間と非伝送期間の合計であるから、２π（ｍ＋ｎ）＋δとなる。
【０００８】
パラメータｍは、任意の実数を選ぶことができるが、トランスの磁気飽和を防ぐため０．５の自然数倍（ｍ＝０．５，１．０，１．５…）が選択される。ｍが非整数の場合（ｍ＝０．５，１．５，２．５，…）、伝送期間の波形は、半波で区切られることとなる。たとえばｍ＝０．５とすれば、ある伝送期間において、正の半波が、次の伝送期間において負の半波が発生する。
【０００９】
間欠運転では、パラメータｎを変化させることにより伝送電力を調整することができ、出力電力は式（１）で与えられる。
【数１】
2020108196.tif 000003
ＶＤ１…第１フルブリッジ回路の直流電圧
ＶＤ２…第２フルブリッジ回路の直流電圧
ｆ…スイッチング周波数
Ｌ…１次側換算のインダクタンスとトランスの漏れインダクタンスの合成インダクタンス
Ｎ…トランスの巻線比
【００１０】
Ｐｃｏｎは、電力フローの方向と大きさを表しており、１次側と２次側のフルブリッジ回路の位相差δをパラメータとして式（２）で与えられる。
【数２】
2020108196.tif 000004
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１７−１３０９９７号公報
【非特許文献】
【００１２】
【非特許文献１】R. W. D. Doncker, D. M. Divan, M. H. Kheraluwala: “A three-phase soft-switched high-power-density dc/dc converter for high-power applications, ” IEEE Trans. Ind. Appl., Vol. 27, No. 1, pp. 63-73, （1991-1)
【非特許文献２】M. H. Kheraluwala, R. W. Gascoigne, D. M. Divan, E. D. Baumann:“Performance characterization of a high-power dual active bridge dc-todc converter, ” IEEE Trans. Ind. Appl., Vol. 28, No. 6, pp. 1294-1301,（1992-11)
【非特許文献３】S. Inoue, H. Akagi: “Operating voltage and loss analysis of a bidirectional isolated dc/dc converter,” IEEJ Trans. Ind. Appl., Vol. 127, No. 2, pp. 189-197, （2007-5）
【非特許文献４】T. Yamagishi, H. Akagi: “A 750-V, 100-kW, 20-kHz bidirectional isolated dc/dc converter using SiC-MOSFET/SBD modules,” IEEJ Trans. Ind. Appl., Vol. 134, No. 5, pp. 544-553, （2014-5）
【非特許文献５】A. K. Jain, R. A. Ayyanar: “PWM control of dual active bridge: comprehensive analysis and experimental verification,” IEEE Trans. Power Electron., Vol. 26, No. 4, pp. 1215-1227, （2011-4)
【非特許文献６】G. G. Oggier, G. O. Garcia, A. R. Oliva: “Switching control strategy to minimize dual active bridge converter losses,” IEEE Trans. Power Electron., Vol. 24, No. 7, pp. 1826-1838, （2009-7)
【非特許文献７】A. Rodriguez, A. Vazquez, D. G. Lamar, M. M. Hernando, J. Sebastian:“Different purpose design strategies and techniques to improve the performance of a dual active bridge with phase-shift control,” IEEE Trans. Power Electron., Vol. 30, No. 2, pp. 790-804, （2015-2)
【非特許文献８】G. G. Oggier, M. Ordonez: “High-Efficiency ＤＡＢConverter Using Switching Sequences and Burst Mode,” IEEE Trans. Power Electron., Vol. 31, No. 3, pp. 2069-2082, （2016-3)
【非特許文献９】H. Fujita, H. Akagi: “Pulse-density-modulated power control of a 4 kW,450 kHz voltage-source inverter for induction melting applications,” IEEE Trans. Ind. Applicat., Vol. 32, No. 2, pp. 279-286, Mar/Apr 1996
【非特許文献１０】H. Fujita, H. Akagi: “Control and performance of a pulse-density modulated series-resonant inverter for corona discharge processes,” IEEE Trans. Ind. Applicat., Vol. 35, No. 3, pp. 621-627, May/Jun 1999
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明者は、ＤＡＢコンバータに間欠運転を適用するにあたり、以下の課題を認識するに至った。
【００１４】
従来の間欠運転では、非伝送期間の間、インダクタンス電流をゼロとしていた。そのため、１次側、２次側ともに、ブリッジ回路を構成するスイッチ（トランジスタ）を電圧が非ゼロの状態でスイッチングさせるハードスイッチングが発生しており、スイッチング損失が発生した。双方向ＤＣ／ＤＣコンバータのさらなる効率改善のためには、スイッチング損失の低減が求められる。
【００１５】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、効率を改善した絶縁型の双方向ＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１６】
本発明のある態様は、絶縁型の双方向ＤＣ／ＤＣコンバータに関する。双方向ＤＣ／ＤＣコンバータは、トランスと、トランスの１次巻線と接続される第１フルブリッジ回路と、トランスの２次巻線と接続される第２フルブリッジ回路と、第１フルブリッジ回路および第２フルブリッジ回路を制御するコントローラと、を備える。コントローラは、伝送期間と非伝送期間を交互に発生させる間欠運転を実施し、非伝送期間の間、インダクタンス電流を流すことにより、ゼロ電圧スイッチングを行う。
【００１７】
非伝送期間の間、第１、第２フルブリッジ回路それぞれにおいて、上アームのスイッチのペアおよび下アームのスイッチの一方がペアが導通してもよい。
【００１８】
伝送期間は、第１、第２フルブリッジ回路それぞれの第１の対角に位置するスイッチのペアが導通する状態、第１、第２フルブリッジ回路それぞれの第２の対角に位置するスイッチのペアが導通する状態、第１、第２フルブリッジ回路それぞれの第１の対角に位置するスイッチのペアが導通する状態、を少なくとも１回含んでもよい。
【００１９】
本発明の別の態様は、絶縁型の双方向ＤＣ／ＤＣコンバータである。この絶縁型の双方向ＤＣ／ＤＣコンバータは、トランスと、トランスの１次巻線と接続される第１フルブリッジ回路と、トランスの２次巻線と接続される第２フルブリッジ回路と、第１フルブリッジ回路および第２フルブリッジ回路を制御するコントローラと、を備える。第１フルブリッジ回路と第２フルブリッジ回路はそれぞれ、上アームの第１スイッチおよび下アームの第２スイッチを含む第１レグと、上アームの第３スイッチおよび下アームの第４スイッチを含む第２レグと、を含む。第１スイッチ、第４スイッチがオンである状態を第１状態、第２スイッチ、前記第３スイッチがオンである状態を第２状態、第１スイッチ、第３スイッチがオンである状態を第３状態、第２スイッチ、第４スイッチがオンである状態を第４状態、とするとき、コントローラは、第２状態、第１状態、第２状態、第３状態、第２状態、第１状態、第２状態、第４状態を、順に繰り返す。
【発明の効果】
【００２０】
本発明のある態様によれば、スイッチング損失を低減できる。
【図面の簡単な説明】
【００２１】
【図１】従来の間欠運転を説明する波形図である。
【図２】実施の形態に係る双方向ＤＣ／ＤＣコンバータの回路図である。
【図３】図２の双方向ＤＣ／ＤＣコンバータの１次側換算の等価回路図である。
【図４】図２の双方向ＤＣ／ＤＣコンバータの動作波形図である。
【図５】図５（ａ）、（ｂ）は、従来の間欠運転（旧間欠方式）と、実施の形態に係る間欠運転（新間欠方式）を示す波形図である。
【図６】実験に用いたパラメータを示す図である。
【図７】電流連続モード間欠運転において測定された波形図である。
【図８】電流連続モード間欠運転において測定された波形図である。
【図９】図９（ａ）、（ｂ）は、電流不連続モード間欠運転、電流連続モード間欠運転において測定された波形図である。
【図１０】実験により得られた出力電力Ｐと全損失Ｐｌｏｓｓの関係を示す図である。
【図１１】出力電力Ｐと効率ηの関係を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２３】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２４】
また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは抵抗値、容量値を表すものとする。
【００２５】
図２は、実施の形態に係る双方向ＤＣ／ＤＣコンバータの回路図である。双方向ＤＣ／ＤＣコンバータ１００は、トランス１０２、第１フルブリッジ回路１０４、第２フルブリッジ回路１０６およびコントローラ１１０を備える。
【００２６】
トランス１０２は、１次巻線Ｗ１および２次巻線Ｗ２を有する。１次巻線Ｗ１と２次巻線Ｗ２の巻線比はＮ：１である。第１フルブリッジ回路１０４の交流端子は、インダクタＬａ１を介してトランス１０２の１次巻線Ｗ１と接続され、第２フルブリッジ回路１０６の交流端子は、インダクタＬａ２を介してトランス１０２の２次巻線Ｗ２と接続される。
【００２７】
第１フルブリッジ回路１０４は、第１スイッチＳＷ１１〜第４スイッチＳＷ１４を含む。第１スイッチＳＷ１１と第２スイッチＳＷ１２は第１レグを形成し、第３スイッチＳＷ１３と第４スイッチＳＷ１４は第２レグを形成する。各スイッチＳＷ１ｘ（ｘ＝１，２，３，４）と並列に、スナバコンデンサＣ１ｘが設けられる。
【００２８】
同様に第２フルブリッジ回路１０６は、第１スイッチＳＷ２１〜第４スイッチＳＷ２４を含み、第１スイッチＳＷ２１と第２スイッチＳＷ２２は第１レグを形成し、第３スイッチＳＷ２３と第４スイッチＳＷ２４は第２レグを形成する。各スイッチＳＷ２ｘと並列にスナバコンデンサＣ２ｘが設けられる。スイッチＳＷは、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）やＩＧＢＴ（Insulated-Gate Bipolar Transistor）などのトランジスタを用いることができる。トランジスタ素子の種類は、要求される耐圧や、定格容量にもとづいて選択すればよい。後述のように、本実施の形態では、非伝送期間の間に、インダクタンスに電流を流し続けるため、スイッチにおいて導通損失が発生する。高効率化のためには、導通損失は低減することが望ましく、この観点において、ドレインソース間の電圧降下が小さいＳｉＣパワートランジスタが好適である。
【００２９】
なおスイッチＳＷと並列に、カソードが高電位側となるように還流ダイオード（フライホイルダイオード）が必要となるが、ＭＯＳＦＥＴを用いる場合、そのボディダイオードを還流ダイオードとして使用することもできる。
【００３０】
第１フルブリッジ回路１０４の直流端子側には、キャパシタＣ１が接続され、第２フルブリッジ回路１０６の直流端子側には、キャパシタＣ２が接続される。なお双方向ＤＣ／ＤＣコンバータ１００は、双方向に電力を伝送可能であるが、以下では説明の便宜のため、第１フルブリッジ回路１０４側を入力として電源２００が接続され、第２フルブリッジ回路１０６側を出力として負荷２０２が接続されるものとする。電源２００の電圧をＶＤ１、負荷２０２に生ずる電圧をＶＤ２とする。逆方向で動作させる場合、以下の説明において、入力と出力を入れかえればよい。
【００３１】
コントローラ１１０は、第１フルブリッジ回路１０４のスイッチＳＷ１１〜ＳＷ１４および第２フルブリッジ回路１０６のスイッチＳＷ２１〜ＳＷ２４を制御する。
【００３２】
具体的には、第１フルブリッジ回路１０４に関して、コントローラ１１０は伝送期間の間、所定の周波数（スイッチング周波数ｆｓｗ＝１／ｔｓｗ）で、対角に配置されるペアＳＷ１１，ＳＷ１４がオンの状態（第１状態φ１）と、対角に配置される別のペアＳＷ１２，ＳＷ１３がオンの状態（第２状態φ２）と、をデューティ比５０％で交互に繰り返す。このとき、第１フルブリッジ回路１０４の交流端子の電圧ｖａｃ１は、スイッチング周波数ｆＳＷ、デューティ比５０％の矩形波となる。第２フルブリッジ回路１０６に関しても同様であり、コントローラ１１０は伝送期間の間、スイッチング周波数ｆｓｗで、対角に配置されるペアＳＷ２１，ＳＷ２４がオンの状態と、対角に配置される別のペアＳＷ２２，ＳＷ２３がオンの状態と、をデューティ比５０％で交互に繰り返す。このとき、第２フルブリッジ回路１０６の交流端子の電圧ｖａｃ２もまた、スイッチング周波数ｆＳＷ、デューティ比５０％の矩形波となる。
【００３３】
図３は、図２の双方向ＤＣ／ＤＣコンバータ１００の１次側換算の等価回路図である。図２において配線抵抗、トランス１０２の励磁インダクタンス、トランス１０２と外付けインダクタＬａ１，Ｌａ２の鉄損、銅損を無視すると、トランス１０２およびインダクタＬａ１，Ｌａ２は、単一のインダクタＬとして表される。このインダクタＬは図２のインダクタＬａ１，Ｌａ２の１次側換算のインダクタンス（Ｌａ１＋Ｎ２Ｌａ２）と、トランス１０２の漏れインダクタンスｌの合成インダクタンスを表す。
Ｌ＝（Ｌａ１＋Ｎ２Ｌａ２）＋ｌ
言い換えれば、このインダクタンスＬの値が適切な値Ｌｏｐｔになるように、外付けのインダクタＬａ１，Ｌａ２ならびにトランス１０２が設計される。一般的には、ｌが小さくなるようにトランス１０２を設計し、適切なＬｏｐｔが得られるようにＬａ１，Ｌａ２を設計することができる。なお、Ｌｏｐｔ＝ｌとなるようにトランス１０２が設計可能である場合、外付けのインダクタＬａ１，Ｌａ２は省略可能である。
【００３４】
また図２において、電圧ＶＤ１，ＶＤ２は一定であり、スイッチＳＷは理想スイッチとみなし、スイッチングの遅延およびデッドタイムはないものとする。このとき第１フルブリッジ回路１０４および第２フルブリッジ回路１０６はそれぞれ、スイッチング周波数ｆＳＷ、デューティ比５０％の矩形波交流電圧を発生する理想電圧源２０４，２０６として表される。電圧源２０４は、インダクタＬの一端に、振幅ｖａｃ１の交流矩形電圧を印加する。電圧源２０６は、インダクタＬの他端に、振幅Ｎ×ｖａｃ２の交流矩形電圧を印加する。Ｎはトランス１０２の巻線比である。
【００３５】
図２に戻り、伝送電力の制御について説明する。コントローラ１１０は、伝送期間と非伝送期間が交互に発生する間欠運転によって電力を調節可能に構成される。
【００３６】
間欠運転の基本についてはすでに説明した通りであり、第１フルブリッジ回路１０４、第２フルブリッジ回路１０６をスイッチングする伝送期間と、それらのスイッチングを停止する非伝送期間を交互に繰り返す。
【００３７】
本実施の形態において、コントローラ１１０は、非伝送期間の間、インダクタンス電流を流すことにより、ゼロ電圧スイッチングＺＶＳを行う。つまり双方向ＤＣ／ＤＣコンバータ１００を電流連続モード（ＣＣＭ：Continuous-Current Mode）で動作させる。
【００３８】
具体的には、非伝送期間の間、第１フルブリッジ回路１０４（第２フルブリッジ回路１０６）それぞれにおいて、上アームのスイッチのペアＳＷ１１，ＳＷ１３（ＳＷ２１，ＳＷ２３）と、下アームのスイッチのペアＳＷ１２，ＳＷ１４（ＳＷ２２，ＳＷ２４）の一方を導通させることにより、インダクタンス（トランス１０２）に電流を流し続けることができる。
【００３９】
以上が双方向ＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を説明する。
【００４０】
図４は、図２の双方向ＤＣ／ＤＣコンバータ１００の動作波形図である。双方向ＤＣ／ＤＣコンバータ１００は、伝送期間と非伝送期間を交互に繰り返す。伝送期間は、第１状態φ１および第２状態φ２を含む。非伝送期間は、第３状態φ３または第４状態φ４を含む。
【００４１】
第１状態φ１〜第４状態φ４は以下の通りである。
第１状態φ１＝第１スイッチＳＷ＃１、第４スイッチＳＷ＃４がオン、残りがオフ
第２状態φ２＝第２スイッチＳＷ＃２、第３スイッチＳＷ＃３がオン、残りがオフ
第３状態φ３＝第１スイッチＳＷ＃１、第３スイッチＳＷ＃３がオン、残りがオフ
第４状態φ４＝第２スイッチＳＷ＃２、第４スイッチＳＷ＃４がオン、残りがオフ
【００４２】
図４の例では、各伝送期間において、第１フルブリッジ回路１０４は、１回（ｍ＝１）、スイッチングする。つまり、コントローラ１１０は、第２状態φ２、第１状態φ１、第２状態φ２、第３状態φ３、第２状態φ２、第１状態φ１、第２状態φ２、第４状態φ４を、順に周期的に繰り返す。
【００４３】
第２フルブリッジ回路１０６が第２状態φ２から第１状態φ１に遷移するタイミング（位相）は、第１フルブリッジ回路１０４が第２状態φ２から第１状態φ１に遷移するタイミングに比べて、位相差δ遅れている。
【００４４】
一方、第２フルブリッジ回路１０６が第２状態φ２から第３状態φ３に遷移するタイミング（位相）は、第１フルブリッジ回路１０４が第２状態φ２から第３状態φ３に遷移するタイミングに比べて、位相差２×δ遅れている。
【００４５】
伝送期間と非伝送期間の長さは、パラメータｍ，ｎを用いて以下のように規定される。
伝送期間    ２πｍ
非伝送期間  ２πｎ
運転周期は、伝送期間と非伝送期間の合計であるから、２π（ｍ＋ｎ）となる。ただし、２π＝ｔｓｗである。
【００４６】
間欠運転では、パラメータｎを変化させることにより伝送電力を調整することができ、出力電力は式（１）で与えられる。
【００４７】
図５（ａ）、（ｂ）は、従来の間欠運転（旧間欠方式、電流不連続モード間欠運転という）と、実施の形態に係る間欠運転（新間欠方式、電流連続モード間欠運転という）を示す波形図である。図５（ａ）に示すように従来では、非伝送期間の間、電流ｉａｃ１はゼロであり、１次側、２次側それぞれにおいてハードスイッチングＨＳが発生している。
【００４８】
これに対して、本実施の形態では、図５（ｂ）に示すように、非伝送期間において、電流ｉａｃ１は非ゼロであり、１次側、２次側において、ゼロ電圧スイッチングＺＶＳが実現されている。
【００４９】
以上が双方向ＤＣ／ＤＣコンバータ１００の動作である。この双方向ＤＣ／ＤＣコンバータ１００によれば、ゼロ電圧スイッチングＺＶＳによって、スイッチング損失を低減することができ、全体の損失を低減することができる。
【００５０】
一般的な知見によれば、電流連続モードは、導通損失が増加するため、トータルの効率を低下させるものと考えられる。しかしながらゼロ電圧スイッチングＺＶＳによるスイッチング損失の減少が、導通損失の増加を上回り、トータルの損失を低減することに成功している。これは当業者の容易に予測不能な効果であるといえる。
【００５１】
続いて、実験結果を説明する。この実験では、トランスの巻線比を１：１とし、ＶＤＣ１＝ＶＤＣ２としている。さらに図２の負荷２０２を取り外し、２次側の第２フルブリッジ回路１０６の直流出力を、第１フルブリッジ回路１０４の直流入力に帰還接続して測定を行った。１次側の電源２００からは、系の損失に相当するパワーＰｌｏｓｓが投入されることとなる。図６は、実験に用いたパラメータを示す図である。変圧器はノーカットコアを採用し、磁性材料には最新の厚さ１４ミクロンのナノ結晶軟磁性材料（日立金属、商品名「ファインメット」）を使用した。フルブリッジ回路は、三菱電機社製のＦＭＦ４００ＢＸ−２４Ａ（１．２ｋＶ、４００ＡのＳｉＣ−ＭＯＳＦＥＴ／ＳＢＤ  ４−ｉｎ−１モジュール）を２個使用した。
【００５２】
図７および図８は、実施の形態に係る間欠運転において測定された波形図である。図７は、定格出力Ｐ＝１００ｋＷ、δ＝１７．４°の条件で運転したときの波形を示す。このときの全損失はＰｌｏｓｓ＝７５２Ｗ、効率はη＝９９．２％であった。図８は、Ｐ＝１０ｋＷにおいて、最高効率点であるＰｃｏｎ＝３４．４ｋＷ、δ＝５°の条件で運転したときの波形を示す。このときの全損失はＰｌｏｓｓ＝１６６Ｗ、効率はη＝９９．５％であった。
【００５３】
図９（ａ）、（ｂ）は、電流不連続モード間欠運転、電流連続モード間欠運転において測定された波形図である。波形は、最高効率点を与える出力電力Ｐ＝１０ｋＷ、Ｐｃｏｎ＝３４．４ｋＷのものが示される。図９（ｂ）に示すように、電流連続モード間欠運転の導入により、電力伝送休止期間中に３０Ａの電流が還流し、正常な動作が確認できる。
【００５４】
図１０は、実験により得られた出力電力Ｐと全損失Ｐｌｏｓｓの関係を示す図であり、図１１は、出力電力Ｐと効率ηの関係を示す図である。比較のために、電流連続モード間欠運転（CCM Intermittent）、電流不連続モード間欠運転（DCM Intermittent）および連続運転（Continuous）での特性をまとめて示す。
【００５５】
連続運転では、Ｐ＝１００ｋＷにおいて全損失Ｐｌｏｓｓ＝７５２Ｗ、変換効率η＝９９２．％であった。出力電力Ｐ＝３４．４ｋＷにおいて最高効率ηＭＡＸ＝９９．５％を達成している。Ｐ＝３４．４ｋＷ以下の領域では、不完全ＺＶＳとなり、スイッチング損失が増大する。
【００５６】
電流不連続モード間欠運転では、Ｐ＝１０ｋＷにおいて、Ｐｌｏｓｓ＝１５８Ｗ，η＝９４．４％、電流連続モード間欠運転では、Ｐ＝１０ｋＷにおいて、Ｐｌｏｓｓ＝８７Ｗ，η＝９９．１％となり、７１Ｗの損失低減、０．７％の効率改善が達成されている。図１０に示す破線は全損失の線形近似直線であり、Ｐ＝Ｐｃｏｎまで外挿することで、ｎ＝０の場合、つまり間欠運転で休止期間（非電力伝送期間）がないと仮定した場合の全損失を推定できる。間欠運転で休止期間がない場合の全損失と、連続運転時の全損失の差分は矢印で示されており、この差分は、スイッチング損失による損失の増加分と理解される。電流不連続モード間欠運転では約３６４Ｗ、電流連続モード間欠運転では約５１Ｗであり、３１３Ｗの損失低減が達成されている。
【００５７】
この損失低減分は、電力伝送開始時と終了時のＺＶＳ達成によるスイッチング損失低減分であり、残りの損失分は、４回のＺＶＳによる損失である。電流連続モード間欠運転では、極低出力領域において還流電流による導通損失が支配的となる。電流還流による導通損失は近似直線をＰ＝０まで外挿することで推定でき、約３１Ｗとなった。本実験では、低オン抵抗（ドレインソース間４．１５ｍΩ）のＳｉＣ−ＭＯＳＦＥＴを使用しているため、導通損失は極めて小さくなっており、約３ｋＷの極低出力領域まで、電流連続モード間欠運転の方が、電流不連続モード間欠運転と比べて高効率が得られている。したがって電流連続モード間欠運転は、ビルトイン電圧を原理的に有するＩＧＢＴよりもビルトイン電圧がなく、かつ低オン抵抗のＳｉＣ−ＭＯＳＦＥＴとの組み合わせにおいて特にその効果を発揮すると言える。
【００５８】
ゼロ電圧スイッチングＺＶＳとＤＡＢとの組み合わせは、非特許文献３、４に示されるようには公知である。ただし、これらの文献では、低出力領域では、不完全ＺＶＳ動作に伴うスイッチング損失（スナバ損失）が増加し、変換効率が低下するという問題が解決できていない。これに対して、本実施の形態（新間欠運転）では、出力電力を１ｋＷ程度まで低下させたとしても、ハードスイッチングをともなう従来の旧間欠運転の効率を下回らず、高効率が維持されている。つまり本実施の形態では、幅広い出力範囲において、高効率を達成できており、これは従来技術から予測不能な効果である。
【００５９】
実施の形態では、単相フルブリッジ回路１０４、１０６を備えるＤＡＢを説明したが本発明はそれに限定されず、３相フルブリッジ回路および三相トランスを備えるＤＡＢにも本発明は適用可能である。
【００６０】
実施の形態では、非伝送期間において第３状態φ３と第４状態φ４を交互に用いたが、第３状態φ３のみ、あるいは第４状態φ４のみを用いてもよい。
【００６１】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００６２】
１００…双方向ＤＣ／ＤＣコンバータ
１０２…トランス
Ｗ１…１次巻線
Ｗ２…２次巻線
Ｌ１…漏れインダクタンス
１０４…第１フルブリッジ回路
１０６…第２フルブリッジ回路
１１０…コントローラ。
【図１】
2020108196.tif 000005
【図２】
2020108196.tif 000006
【図３】
2020108196.tif 000007
【図４】
2020108196.tif 000008
【図５】
2020108196.tif 000009
【図６】
2020108196.tif 000010
【図７】
2020108196.tif 000011
【図８】
2020108196.tif 000012
【図９】
2020108196.tif 000013
【図１０】
2020108196.tif 000014
【図１１】
2020108196.tif 000015