(57)【要約】【課題】接合部の厚さの均一性を確保できるとともに、接合性を向上できる半導体装置及び半導体装置の製造方法を提供する。【解決手段】基材と、基材上に搭載され、基材側の面に電極を有する半導体素子と、電極の端面に基材方向に突出して形成され、対向して少なくとも一対となる突起と、突起及び電極を覆うように金属焼結材によって基材上に形成された接合部とを備えたものである。【選択図】      図３
2020119948.tif 000002
【特許請求の範囲】
【請求項１】
基材と、
前記基材上に搭載され、前記基材側の面に電極を有する半導体素子と、
前記電極の端面に前記基材方向に突出して形成され、対向して少なくとも一対となる突起と、
前記突起及び前記電極を覆うように金属焼結材によって前記基材上に形成された接合部と
を備えたことを特徴とする半導体装置。
【請求項２】
前記突起は、前記電極の前記端面の短辺及び長辺の少なくとも一方に形成されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記突起は、前記電極の前記短辺及び前記長辺の少なくとも一方の一部に対となるように形成されることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記突起は、前記半導体素子の前記電極の対角となる少なくとも一対の角部に形成されることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記突起の先端部は、先細りに形成されることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記突起の前記先端部は、前記電極の前記端面よりも内側に形成されることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記突起の前記先端部は、内側に屈曲させた屈曲部を有することを特徴とする請求項５又は６に記載の半導体装置。
【請求項８】
ウェハの一方の面に半導体素子のパターンを形成するパターン形成工程と、
前記ウェハの他方の面に前記半導体素子の電極を形成する電極形成工程と、
前記半導体素子のパターン側から前記電極の手前まで前記半導体素子及び前記ウェハを溝加工して溝を形成する溝形成工程と、
前記溝形成工程より加工速度を上げて前記溝から前記電極を切断加工し突起を形成する突起形成工程と、
前記突起を有する前記半導体素子を取り出す工程と、
基材上に金属焼結材ペーストを塗布し、前記金属焼結材ペースト上に前記突起を配置させて取り出した前記半導体素子を搭載する半導体素子搭載工程と、
前記金属焼結材ペーストを加熱し、前記金属焼結材ペーストが焼結された金属焼結材を前記突起の内側に充填して前記基材と前記半導体素子の前記電極とを接合する接合工程と、
前記半導体素子のパターンをリードフレームと接続する接続工程と、
前記半導体素子を前記リードフレーム及び前記基材の少なくとも一部とともに封止する封止工程と、
を備えた半導体装置の製造方法。
【請求項９】
前記溝形成工程における前記溝加工は、切削加工又はレーザ加工であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記突起形成工程における前記電極の切断加工は、切削加工又はレーザ加工であることを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子をヒートシンク等の基材に接合する半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置は、半導体素子に設けられた電極に、例えば半導体素子を制御する回路基板が電気的に接続されるとともに、接合部材によって放熱用のヒートシンク等の基材と接合される。このとき、半導体素子、接合部材、ヒートシンク等の構成部材はそれぞれ熱膨張係数が異なることから、温度変化によって歪みが生じ、その歪みは接合部材に亀裂を発生させることもある。
この亀裂の発生を防止するために、接合部材の供給量を増やし、半導体素子と基材との接合部を厚く形成して歪みを緩和する技術が知られている。しかし、無加圧で接合を行う半導体装置においては、接合部材の供給量を増やすことにより接合部の厚さが不均一となるため、熱衝撃試験時の信頼性が低下するおそれがあった。
この対策の一つとして、はんだに濡れない金属ワイヤ等を金属板上に配置して接合部の厚さを確保する技術が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−１８６３３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、はんだに濡れない金属ワイヤを接合部に設けることによって接合部の厚さは確保できるものの、接合部材と金属ワイヤとの接合性が悪いため、未接合領域が形成され、この未接合領域が熱衝撃試験時の亀裂のきっかけとなるおそれがあるという課題があった。
【０００５】
本発明は、上述の課題を解決するためになされたもので、接合部の厚さの均一性を確保できるとともに、接合性を向上できる半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明にかかる半導体装置は、基材と、前記基材上に搭載され、前記基材側の面に電極を有する半導体素子と、前記電極の端面に前記基材方向に突出して形成され、対向して少なくとも一対となる突起と、前記突起及び前記電極を覆うように金属焼結材によって前記基材上に形成された接合部とを備えたものである。
【０００７】
また、本発明にかかる半導体装置の製造方法は、ウェハの一方の面に半導体素子のパターンを形成するパターン形成工程と、前記ウェハの他方の面に前記半導体素子の電極を形成する電極形成工程と、前記半導体素子のパターン側から前記電極の手前まで前記半導体素子及び前記ウェハを溝加工して溝を形成する溝形成工程と、前記溝形成工程より加工速度を上げて前記溝から前記電極を切断加工し突起を形成する突起形成工程と、前記突起を有する前記半導体素子を取り出す工程と、基材上に金属焼結材ペーストを塗布し、前記金属焼結材ペースト上に前記突起を配置させて取り出した前記半導体素子を搭載する半導体素子搭載工程と、前記金属焼結材ペーストを加熱し、前記金属焼結材ペーストが焼結された金属焼結材を前記突起の内側に充填して前記基材と前記半導体素子の前記電極とを接合する接合工程と、前記半導体素子のパターンをリードフレームと接続する接続工程と、前記半導体素子を前記リードフレーム及び前記基材の少なくとも一部とともに封止する封止工程とを備えたものである。
【発明の効果】
【０００８】
本発明によれば、接合部の厚さ、及び厚さの均一性を確保できるとともに、接合性を向上できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１にかかる半導体装置を示す概略構成図である。
【図２】本発明の実施の形態１にかかる半導体素子の電極に設けた突起の例を示す概略構成図である。
【図３】本発明の実施の形態１にかかる半導体装置の一部の断面を示す概略構成図である。
【図４】本発明の実施の形態１にかかる半導体素子の電極に設けた突起の例を示す概略構成図である。
【図５】本発明の実施の形態２にかかる半導体装置の一部の断面を示す概略構成図である。
【図６】本発明の実施の形態２にかかる半導体装置の一部の断面を示す概略構成図である。
【図７】本発明の実施の形態３にかかる半導体素子の突起の形成方法の例を示すイメージ図である。
【図８】本発明の実施の形態３にかかる半導体装置の製造方法の工程図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
上述のとおり、はんだに濡れない金属ワイヤと接合部材の接合性が悪いため、本発明の実施の形態１においては、長辺及び短辺を有する半導体素子１の一方の面に形成された電極９の短辺側の端面に、一対となるよう２つの突起８をめっき処理により形成し、金属焼結材ペーストを用いて無加圧で基材４と焼結接合した。
【００１１】
図１は、本発明の実施の形態１にかかる半導体装置を示す概略構成図であり、図１（ａ）はリードフレーム６上にモールド樹脂７を備えた半導体装置１００、図１（ｂ）は、図１（ａ）の半導体装置１００からモールド樹脂７を取り除いた半導体装置１００内部、及び図１（ｃ）は図１（ａ）のＡ−Ａ断面を示す。
【００１２】
図１（ｂ）に示すように、基材４となるＣｕ製のヒートシンクと、半導体素子１、例えばＳｉ製のＬＤＭＯＳ（Ｌａｔｅｒａｌ  Ｄｏｕｂｌｅ  Ｄｉｆｆｕｓｅｄ  Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の裏面に形成された後述するＡｕ製の電極９とが、Ａｇ焼結材等の金属焼結材ペーストを焼結させて金属焼結材とした接合部３を介して接続される。また、例えば高周波通信用半導体装置において高周波特性の整合を取るための回路基板２、例えばＭＩＣ（Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）基板も接合部３を介して基材４に接続される。
【００１３】
半導体素子１の電極パターン及び回路基板２は、リードフレーム６を介してそれぞれボンディングワイヤ５により外部基板（図示せず）に電気的に接続される。
さらに、半導体装置１００を外部の湿気、汚染、熱、電磁界等の影響から隔離し、絶縁性を確保するため、半導体素子１、回路基板２は、例えばトランスファーモールドによるモールド樹脂７によって覆われている（図１（ｃ））。
【００１４】
図２は、半導体素子の電極に設けた突起の例を示す概略構成図である。図２に示すように、半導体素子１の一方の面に形成された電極９の短辺側の端面に、一対となるように、且つ半導体素子１から基材４方向に突出するように、Ａｕ、Ａｇ、Ｃｕ、又はこれらの合金により突起８を形成する。例えば高周波通信用の半導体素子１で、長辺と短辺の比であるアスペクト比が１〜１０の形状であれば、突起８は対向する短辺にそれぞれ形成される。
このように、一対となるように形成された突起８は、図３に示すように、突起８の高さによって接合部３の厚さを確保でき、接合部３の厚さの均一性を確保することができる。
そして、金属焼結材により接合部３を形成するため、Ａｕ、Ａｇ、Ｃｕ、又はこれらの合金により形成した突起８との界面において、焼結反応又は焼成反応による接合界面を形成できるため、接合性が向上し、未接合領域に起因する亀裂を防止できる。
【００１５】
金属焼結材ペーストは、例えば溶剤にＡｇ焼結材を分散させ５Ｐａ・ｓ以上２００Ｐａ・ｓ以下の粘度とし、ディスペンサで基材４上に塗布すればよい。突起８で規制されて電極９と基材４との間に広げられるとともに突起８の外側へ回り込み、接合部３の厚さと厚さの均一性、接合性を確保できる。
また、はんだを用いないため、溶融、凝固により生じる脆くて壊れやすい金属間化合物を形成しない。
また、短辺に突起８を形成すれば、溶剤成分を含む金属焼結材ペーストの焼結時に、溶剤成分を長辺側から揮発できるため、接合部３の過度な多孔質化を防止できる。
【００１６】
また、図４（ａ）に示すように長辺側の端面に突起８を形成してもよい。この構成により、突起８と接合部３との接合面積を大きくでき、接合強度を向上できる。
また、図４（ｂ）に示すように、抜け穴１０を設けるとともに電極９の端面を囲むように突起８を形成してもよい。この構成により、接合面積を大きくできる。溶剤成分が揮発できれば、電極９の端面の全周に形成してもよい。
また、図４（ｃ）に示すように、突起８を電極９の角部のみに設けてもよい。溶剤成分を突起８が形成されていない部分から揮発させることができ、接合部３の過度な多孔質化を防止できる。突起８を対角となる一対の角部にのみ形成してもよい。
また、図４（ｄ）に示すように、突起８を角部及び端面の辺上に形成してもよい。溶剤成分が揮発しやすく、接合面積を大きくできる。図示しないが、隣り合った角部に突起８を形成するとともに、これと対向する端面の辺上に突起８を設けることもできる。突起８が対になり、均一に電極９を支えることができればよい。
また、図４（ｅ）に示すように、突起８を電極９の端面の長辺の一部に部分的に形成してもよい。短辺の一部に形成してもよく、長辺と短辺の双方に形成してもよい。少なくとも１つの対となるように突起８があればよく、この構成により、溶剤成分の揮発と、突起８と接合部３との接合面積を制御できる。
【００１７】
また、接合部３の厚さは、半導体素子１の厚さの１／２０以上の厚さを確保することが好ましく、よりヒートサイクル性を向上できる。より好ましくは半導体素子１の１／１０以上、さらに１／５以上である。
【００１８】
なお、金属焼結材は、Ａｇ焼結材、Ｃｕ焼結材、Ａｕ焼結材、Ｐｄ焼結材、Ｐｔ焼結材等の貴金属に分類される純金属をベースにした焼結材、Ａｇ−Ｐｄ焼結材、Ａｕ−Ｓｉ焼結材、Ａｕ−Ｇｅ焼結材、Ａｕ−Ｃｕ焼結材等の合金をベースにした焼結材等を用いればよい。
【００１９】
また、本実施の形態において、突起８をめっき処理により形成する例を示したが、マスキングしてスパッタにより積層成膜してもよい。また、電極９を厚く形成し、エッチング、研磨によって一部を除去して、突起８を形成してもよい。
【００２０】
また、長辺と短辺の長さが異なる高周波通信用の半導体素子１の例を示したが、長辺と短辺の長さが等しい半導体素子１を使用してもよい。
【００２１】
また、基材４としてＣｕ製のヒートシンクを用いた例を示したが、半導体素子１の動作による熱を逃がす機能があるヒートシンク材であればよい。例えば、鉄、タングステン、モリブデン、ニッケル、コバルト、これらの合金、又はこれらの複合材料を用いてもよい。熱伝導率の高いヒートシンク材を用いることにより、半導体素子１から発生する熱を効率よく外に逃がすことができ、接合部３に加わる歪みを低減できる。
上記の基材４の表面に酸化防止膜を形成してもよい。半導体素子１と回路基板２と接合部３の接合性を向上させるために、金、銀等のめっき層を形成してもよい。
また、基材４の形状は、四角柱の他、多角柱、円柱、楕円柱、これらの一部に段を設けた形状であってもよい。
【００２２】
また、回路基板２を実装する例を示したが、少なくとも半導体素子１が実装されればよい。
【００２３】
すなわち、本実施の形態にかかる半導体装置１００は、基材４と、基材４側の面に電極９を有する半導体素子１と、電極９の端面に基材４方向に突出して形成され、対向して少なくとも一対となる突起８と、突起８及び電極９を覆うように金属焼結材により形成された接合部３とを備える構成によって、接合部３の厚さ、及び厚さの均一性を確保して半導体素子１と基材４を接合できるとともに、突起８と接合部３との界面に未接合領域が形成されにくく、接合性を向上できる。
【００２４】
実施の形態２．
図５は、本発明の実施の形態２にかかる半導体装置の一部を示す概略構成図である。図５において、図３と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。
【００２５】
図５に示す突起８は、電極９の端面に形成されるとともに、先端部８１が先細りとなっており、三角柱形状となっている。このように、突起８の先端部８１を先細りにすることにより、高さの制御ができ、接合部３の厚さ、及び厚さの均一性を確保できる。また、接合部３に埋め込むことにより、突起８と接合部３との接合をより強固にできる。
【００２６】
また、図６（ａ）に示すように、突起８を電極９の端面より内側に向かって形成すれば、アンカー効果により、より強固に接合できる。また、熱膨張係数差による歪みに起因する応力が集中する位置を半導体素子１の端面から突起８の先端部８１へと内側に移動させることができ、亀裂の発生、進展を防止できる。
【００２７】
さらに、図６（ｂ）に示すように、三角柱の突起８の先端部８１をさらに内側に屈曲させた屈曲部８０を形成することよって、突起８が接合部３に深く食い込むため、いっそうアンカー効果が得られ、突起８と接合部３との接合を強固にできる。さらに、突起８の先端部８１を電極９に向かうように複数回屈曲させて屈曲部８０を設けてもよい。屈曲部８０を複数設ければ、アンカー効果により突起８と接合部３との接合を強固にできる。
【００２８】
また、突起８の表面は平滑でもよいが、粗化めっき等によって表面に凹凸を有するように粗化すれば、より接合部３との接合強度を確保できる。
【００２９】
また、突起８の先端部８１を半導体素子１の端面より内側に形成する例を示したが、電極９の外側の接合部３で覆うようにして、突起８の先端部８１を半導体素子１の端面より外側に形成してもよい。
【００３０】
突起８の先端部８１を先細りにすることにより、高さの制御ができ、接合部３の厚さ、及び厚さの均一性を確保できとともに、突起８と接合部３との接合をより強固にできる。
【００３１】
実施の形態３．
実施の形態１では、突起８を電極９の端面にめっき処理、積層成膜、エッチング、及び研磨によって形成する例を示したが、半導体素子１のパターン及び電極９を形成したウェハを切削して突起８を形成する方法について説明する。図７は、本発明の実施の形態３にかかる半導体素子の突起の形成方法の例を示すイメージ図であり、図８は、本発明の実施の形態３にかかる半導体装置の製造方法の工程図である。
【００３２】
まず、ウェハの一方の面に半導体素子１のパターンを形成し（パターン形成工程）、ウェハの他方の面に半導体素子１の電極９を形成する（電極形成工程）。
次に、半導体素子１のパターン側から電極９の手前まで半導体素子１及びウェハを切削刃１１による切削加工によって溝１２を形成し（溝形成工程）、溝形成工程より切削の加工速度を上げて溝１２から電極９を切削加工し突起８を形成する（突起形成工程）。
例えば、電極９の短辺側の端面にのみ突起８を形成する場合、短辺側を切削するときは上記の溝形成工程及び突起形成工程を行い、長辺側を切削するときは半導体素子１のパターン側から電極９まで同じ速度で切削する。
【００３３】
前記突起形成工程において形成された突起８を有する半導体素子１を取り出し、基材４上に塗布された金属焼結材ペースト上に突起８を配置させて、取り出した半導体素子１を搭載する（半導体素子搭載工程）。半導体素子１が搭載された金属焼結材ペーストは加熱、焼結され金属焼結材となり、突起８の内側に充填され基材４と半導体素子１の電極９とを接合する（接合工程）。
半導体素子１のパターンをリードフレーム６と接続し（接続工程）、半導体素子１をリードフレーム６及び基材４の少なくとも一部とともに封止する（封止工程）。
【００３４】
また、突起８の高さは、切削刃１１の速度、切削刃１１の材質、電極９の厚さ等によって制御できる。
【００３５】
なお、溝形成工程における溝加工及び突起形成工程における電極の切断加工を、切削刃１１を用いた切削加工とする例を示したが、レーザを用いたレーザ加工としてもよい。
【００３６】
このように、半導体素子１のパターン及び電極９を形成したウェハを切削又は切断して突起８を形成し半導体装置１００を製造することにより、接合部３の厚さ、及び厚さの均一性を確保して半導体素子１と基材４を接合できるとともに、突起８と接合部３との界面に未接合領域が形成されることを防止できるため、これらの接合性を向上できる。
【００３７】
なお、実施の形態１〜３において半導体素子１としてＬＤＭＯＳを用いた例を示したが、電力増幅機能を有するものだけでなく、高周波信号のスイッチング機能を有するもの等も適用可能である。例えば、Ｓｉ製のＭＯＳＦＥＴ、化合物半導体であるガリウム砒素リンによるＧａＡｓ−ＨＦＥＴ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＧａＡｓ−ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、窒化ガリウムによるＧａＮ−ＨＦＥＴ（Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等を用いてもよい。
【００３８】
本発明は、発明の範囲内において、各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００３９】
１  半導体素子、２  回路基板、３  接合部、４  基材、５  ボンディングワイヤ、
６  リードフレーム、７  モールド樹脂、８  突起、９  電極、１０  抜け穴、
１１  切削刃、１２  溝、８０  屈曲部、８１  先端部、
１００  半導体装置。
【図１】
2020119948.tif 000003
【図２】
2020119948.tif 000004
【図３】
2020119948.tif 000005
【図４】
2020119948.tif 000006
【図５】
2020119948.tif 000007
【図６】
2020119948.tif 000008
【図７】
2020119948.tif 000009
【図８】
2020119948.tif 000010