(57)【要約】【課題】半導体パッケージの製造に用いられるパネルの材料の選定方法であって、反り量が十分に小さいパネルを製造できる材料を簡便に選定する方法を提供する。【解決手段】本発明は、裏面コート層と、多数の半導体素子と、封止層と、絶縁層とを備えるパネルの材料の選定方法に関し、（Ａ）裏面コート層、封止層及び絶縁層を構成する材料の特性が入力されたパネルの仮想モデルを、構造解析ソフトウェアを使用して構築する工程と、（Ｂ）仮想モデルの反り量を算出する工程と、（Ｃ）裏面コート層、封止層及び絶縁層を構成する材料のうち、パネルの反り量に影響を及ぼす材料の特性を構造解析によって把握する工程と、（Ｄ）上記（Ｃ）工程で把握された情報に基づき、仮想モデルの反り量が低減されるように、裏面コート層、封止層及び絶縁層を構成する材料のうち、少なくとも一つを新たに選定する工程とを含む。【選択図】図１
2020038924.tif 000002
【特許請求の範囲】
【請求項１】
半導体パッケージの製造に用いられるパネルの材料の選定方法であって、
前記パネルは、裏面コート層と、前記裏面コート層上に配置された多数の半導体素子と、前記多数の半導体素子を覆うように形成された封止層と、前記封止層の表面上に形成された絶縁層とを備え、
（Ａ）前記裏面コート層、前記封止層及び前記絶縁層を構成する材料の特性が入力された前記パネルの仮想モデルを、構造解析ソフトウェアを使用して構築する工程と、
（Ｂ）前記仮想モデルの反り量を算出する工程と、
（Ｃ）前記裏面コート層、前記封止層及び前記絶縁層を構成する材料のうち、前記パネルの反り量に影響を及ぼす材料の特性を構造解析によって把握する工程と、
（Ｄ）前記（Ｃ）工程で把握された情報に基づき、前記仮想モデルの反り量が低減されるように、前記裏面コート層、前記封止層及び前記絶縁層を構成する材料のうち、少なくとも一つを新たに選定する工程と、
を含む、選定方法。
【請求項２】
前記（Ａ）工程で入力された前記材料の特性は、実際に作製されたパネルを構成する材料の特性である、請求項１に記載の選定方法。
【請求項３】
実際に作製された前記パネルの反り量に合うように、前記仮想モデルのチューニングする工程を更に含む請求項２に記載の選定方法。
【請求項４】
前記パネルの反り量に影響を及ぼす材料の特性は、封止層の弾性率及び熱膨張率、並びに、裏面コート層の弾性率及び熱膨張率である、請求項１〜３のいずれか一項に記載の選定方法。
【請求項５】
前記仮想モデルの境界条件として重力を適用する、請求項１〜４のいずれか一項に記載の選定方法。
【請求項６】
半導体パッケージの製造に用いられるパネルの製造方法であって、
請求項１〜５のいずれか一項に記載の選定方法によって選定される材料であって当該パネルの製造に使用する材料を準備する工程と、
支持体の表面に仮固定層を形成する工程と、
前記仮固定層の表面に複数の半導体素子を配置する工程と、
前記複数の半導体素子を覆うように封止層を形成する工程と、
前記仮固定層及び前記支持体を剥離する工程と、
前記仮固定層が剥離されたことによって露出した前記複数の半導体素子及び前記封止層の裏面を覆うように裏面コート層を形成する工程と、
前記封止層の表面に絶縁層を形成する工程と、
を含む、パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージの製造に用いられるパネルの材料の選定方法及びパネルの製造方法に関する。
【背景技術】
【０００２】
デバイスの更なる高機能化及び高速化を実現する技術として、ファンアウト実装と称される高密度実装技術への期待が高まっている。ファンアウト実装は、パッケージ面積をチップ面積よりも大きくすることができる実装技術であり、高密度パッケージを低コストで作製することを可能にする。
【０００３】
ＦＯ−ＷＬＰ（Ｆａｎ−ｏｕｔ  ｗａｆｅｒ  ｌｅｖｅｌ  ｐａｃｋａｇｅ)は、ファンアウト実装技術の一つである。ＦＯ−ＷＬＰは多数のパッケージをウェハ形状に一括で作製することを可能にする。ＦＯ−ＷＬＰの特長として、従来のパッケージ基板に比べて配線長を短くできることで電気特性に優れ高周波に対応可能であること、インターポーザ基板がなくなったことで放熱性が向上すること、基板の小型化が可能であることが挙げられる（非特許文献１，２）。
【０００４】
ファンアウト実装技術の新しい態様として、ＦＯ−ＰＬＰ（Ｆａｎ−ｏｕｔ  ｐａｎｅｌ  ｌｅｖｅｌ  ｐａｃｋａｇｅ）の実用化が検討されている（非特許文献３）。ＦＯ−ＰＬＰは、ＦＯ−ＷＬＰよりもワークを大判化することで、半導体パッケージをより低コストで量産することを図ったものである。ＦＯ−ＷＬＰのウェハは、例えば、直径３００ｍｍの円形であるのに対し、ＦＯ−ＰＬＰのパネルは、例えば、一辺の長さが３００ｍｍの正方形である。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｂ．Ｒｏｇｅｒｓら、「Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ｏｆ  ａＦｕｌｌｙ  Ｍｏｌｄｅｄ  Ｆａｎ−Ｏｕｔ  Ｐａｃｋａｇｉｎｇ  Ｔｅｃｈｎｏｌｏｇｙ」、ＩＷＬＰＣ、Ｓ１０  Ｐ１、２０１３
【非特許文献２】システムインテグレーション実装技術委員会、「システムインテグレ―ションを実現するＦＯ−ＷＬＰの最新実装技術とその将来展望」、エレクトロニクス実装学会誌、２１巻、１号、ｐｐ．４２−４５、２０１８
【非特許文献３】野中敏央ら、「オープンイノベーションに基づくパッケージング材料のトータルソリューションへの取り組み」、日立化成テクニカルレボート、第５９号、ｐｐ．６−９、２０１６
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、ＦＯ−ＷＬＰからＦＯ−ＰＬＰへの移行のように、半導体パッケージの製造プロセスにおけるワークの大判化及び形状の変化に伴い、パネルの反りが顕在化してきている。パネルの反りは作業性の低下を招来する。
【０００７】
ＦＯ−ＰＬＰのパネルは、例えば、裏面コート層と、裏面コート層上に配置された多数の半導体素子と、多数の半導体素子を覆うように形成された封止層とによって構成されている。本発明者らの検討によれば、裏面コート層の材料と、封止層の材料との組み合せを最適化することで、パネルの反りを十分に小さくすることができる。これらの材料の最適な組み合わせを見出すことは試行錯誤を要するものの、最適な組み合わせを見出すことができれば、パネルの量産が可能である。しかし、一定期間にわたり、これらの材料を使用してパネルの量産ができたとしても、例えば、半導体パッケージに求められる性能の変化、あるいは、低コスト化の要求により、パネルを構成する材料の一部又は全部の変更が必要となる場合がある。
【０００８】
本発明は、半導体パッケージの製造に用いられるパネルの材料の選定方法であって、反り量が十分に小さいパネルを製造できる材料を簡便に選定する方法及びパネルの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、半導体パッケージの製造に用いられるパネルの材料の選定方法を提供する。上記パネルは、裏面コート層と、裏面コート層上に配置された多数の半導体素子と、多数の半導体素子を覆うように形成された封止層と、封止層の表面上に形成された絶縁層とを備える。本発明に係る選定方法は、（Ａ）裏面コート層、封止層及び絶縁層を構成する材料の特性が入力されたパネルの仮想モデルを、構造解析ソフトウェアを使用して構築する工程と、（Ｂ）仮想モデルの反り量を算出する工程と、（Ｃ）裏面コート層、封止層及び絶縁層を構成する材料のうち、パネルの反り量に影響を及ぼす材料の特性を構造解析によって把握する工程と、（Ｄ）上記（Ｃ）工程で把握された情報に基づき、仮想モデルの反り量が低減されるように、裏面コート層、封止層及び絶縁層を構成する材料のうち、少なくとも一つを新たに選定する工程とを含む。
【００１０】
上記選定方法によれば、仮想モデルの構造解析によって、パネルの反り量に大きな影響を及ぼす材料の特性を事前に把握するため、反り量が十分に小さいパネルを製造できる材料を簡便に選定することができる。本発明者らの検討によると、パネルの反り量に影響を与える材料の特性は、例えば、封止層の弾性率及び熱膨張率、並びに、裏面コート層の弾性率及び熱膨張率である。
【００１１】
本発明は、半導体パッケージの製造に用いられるパネルの製造方法を提供する。本発明の製造方法は、上記選定方法によって選定される材料であって当該パネルの製造に使用する材料を準備する工程と、支持体の表面に仮固定層を形成する工程と、仮固定層の表面に複数の半導体素子を配置する工程と、複数の半導体素子を覆うように封止層を形成する工程と、仮固定層及び支持体を剥離する工程と、仮固定層が剥離されたことによって露出した複数の半導体素子及び封止層の裏面を覆うように裏面コート層を形成する工程と、封止層の表面に絶縁層を形成する工程とを含む。
【００１２】
上記製造方法によれば、パネルを構成する材料を簡便に選定できるため、パネルを構成する材料の一部又は全部の変更が必要となる場合であっても、比較的短期間のうちに、新たな材料でパネルの量産が可能である。
【発明の効果】
【００１３】
本発明によれば、半導体パッケージの製造に用いられるパネルの材料の選定方法であって、反り量が十分に小さいパネルを製造できる材料を簡便に選定する方法及びパネルの製造方法が提供される。
【図面の簡単な説明】
【００１４】
【図１】図１はＦＯ−ＰＬＰの一例を模式的に示す断面図である。
【図２】図２（ａ）〜図２（ｆ）は図１に示すＦＯ−ＰＬＰの製造過程を模式的に示す断面図である。
【図３】図３（ａ）は封止層の材料特性がパネル反り量に及ぼす影響を示すグラフであり、図３（ｂ）は裏面コート層の材料特性がパネル反り量に及ぼす影響を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明は省略する。また、図面の寸法比率は図示の比率に限られるものではない。
【００１６】
＜パネル及びその製造方法＞
図１はＦＯ−ＰＬＰの一例を模式的に示す断面図である。図１に示すパネル１０は、半導体パッケージの製造に用いられるものである。パネル１０は、裏面コート層６と、裏面コート層６上に配置された多数の半導体素子３と、半導体素子３を覆うように形成された封止層５と、封止層５の表面５ａ上に形成された絶縁層８とを備える。図１には四つの半導体素子３を図示したが、図１はあくまでも模式図であり、実際のＦＯ−ＰＬＰは、千個を超える半導体素子を含む場合もある（実施例参照）。パネル１０の形状は、例えば、正方形又は長方形であり、一辺の長さは例えば３００〜６００ｍｍである。なお、パネル１０の形状は四角形に限定されず、円形又は楕円、四角形以外の多角形であってもよい。半導体素子３は、例えば、一辺の長さが１〜２０ｍｍの正方形又は長方形である。
【００１７】
図２はパネル１０の製造過程を模式的に示す断面図である。パネル１０の製造方法は、支持体１の表面に仮固定層２を形成する工程と、仮固定層２の表面に複数の半導体素子３を配置する工程と、半導体素子３を覆うように封止層５を形成する工程と、仮固定層２及び支持体１を剥離する工程と、仮固定層２が剥離されたことによって露出した複数の半導体素子３及び封止層５の裏面Ｆを覆うように裏面コート層６を形成する工程と、封止層５の表面５ａに絶縁層８を形成する工程とを含む。
【００１８】
図２（ａ）は支持体１の表面上に仮固定層２を形成した状態を模式的に示す断面図である。支持体１を構成する材料としては、例えば、ステンレス鋼が挙げられる。仮固定層２を構成する材料として、例えば、熱剥離型の仮固定材(ＴＢＦ：Ｔｅｍｐｏｒａｒｙ  ｂｏｎｄｉｎｇ  ｆｉｌｍ)を使用できる。図２（ｂ）は仮固定層２の表面２ａ上に複数の半導体素子３をマウントした状態を模式的に示す断面図である。半導体素子３のマウントは公知のマウンタを使用して実施することができる。
【００１９】
図２（ｃ）は半導体素子３を覆うように封止層５を形成した状態を模式的に示す断面図である。封止層５を構成する材料として、例えば、エポキシ樹脂等の熱硬化性樹脂を含む封止材を使用できる。封止層５は、複数の半導体素子３一括して覆っている。封止層５の形成方法として、例えば、トランスファーモールド方式、ラミネート方式及びコンプレッション方式が挙げられる。
【００２０】
図２（ｄ）は、図２（ｃ）に示す積層体から仮固定層２及び支持体１が取り除かれた状態を模式的に示す断面図である。例えば、仮固定層２が熱剥離型である場合、図２（ｃ）に示す積層体を加熱することによって仮固定層２の接着性を低下させることで、仮固定層２及び支持体１を取り除くことができる。
【００２１】
図２（ｅ）は、半導体素子３及び封止層５の裏面Ｆを覆うように裏面コート層６が形成された状態を模式的に示す断面図である。裏面コート層６を構成する材料としては、例えば、エポキシ樹脂等の熱硬化性樹脂を含む組成物を使用できる。熱硬化性を有する組成物を含む塗液を塗布することによって裏面コート層６を形成してもよいし、熱硬化性樹脂フィルムをラミネートすることによって裏面コート層６を形成してもよい。塗膜の形成後、あるいは、熱硬化性樹脂フィルムのラミネート後、加熱処理を実施することで、封止層５及び裏面コート層６の本硬化を行ってもよい。
【００２２】
図２（ｆ）は封止層５の表面５ａ上に絶縁層８が形成された状態を模式的に示す断面図である。絶縁層８を構成する材料は、絶縁性を有するものであればよく、例えば、エポキシ樹脂等の熱硬化性樹脂を含む組成物を使用できる。熱硬化性を有する組成物を含む塗液を塗布することによって絶縁層８を形成してもよいし、熱硬化性樹脂フィルムをラミネートすることによって絶縁層８を形成してもよい。塗膜の形成後、あるいは、熱硬化性樹脂フィルムのラミネート後、加熱処理を実施することで、絶縁層８の本硬化を行ってもよい。
【００２３】
なお、絶縁層８の表面上に配線（不図示）し、この配線と半導体素子３とを電気接続する場合、封止層５の厚さは５〜３０μｍ程度に十分に薄いことが好ましい。封止層５の厚さがこの範囲となるように、絶縁層８を形成するに先立って、封止層５を表面５ａ側から研削してもよい。
【００２４】
＜材料の選定方法＞
本実施形態に係る材料の選定方法は、例えば、パネル１０の量産を続けていたところ、パネル１０を構成する材料の一部又は全部の変更が必要となった場合に有用である。本実施形態に係る選定方法によって新たな材料を選定することで、過度な試行錯誤を要することなく、比較的短期間のうちに、新たな材料でパネルの量産が可能である。
【００２５】
本実施形態に係る材料の選定方法は以下の工程を含む。
（Ａ）封止層５、裏面コート層６及び絶縁層８を構成する材料の特性が入力されたパネル１０の仮想モデルを、構造解析ソフトウェアを使用して構築する工程。
（Ｂ）仮想モデルの反り量を算出する工程。
（Ｃ）封止層５、裏面コート層６及び絶縁層８を構成する材料のうち、パネルの反り量に影響を及ぼす材料の特性を構造解析によって把握する工程。
（Ｄ）上記（Ｃ）工程で把握された情報に基づき、仮想モデルの反り量が低減されるように、封止層５、裏面コート層６及び絶縁層８を構成する材料のうち、少なくとも一つを新たに選定する工程。
【００２６】
上記選定方法によれば、仮想モデルの構造解析によって、パネルの反り量に大きな影響を及ぼす材料の特性を事前に把握するため、反り量が十分に小さいパネルを製造できる材料を簡便に選定することができる。本発明者らの検討によると、パネル１０の反り量に大きな影響を及ぼす材料の特性は、例えば、封止層５の弾性率及び熱膨張率、並びに、裏面コート層６の弾性率及び熱膨張率である。封止層５及び裏面コート層６はいずれも、熱硬化性樹脂以外に、例えば、フィラーを含むことができ、フィラーの含有量を調整することで、これらの層の弾性率及び熱膨張率を調整することができる。
【００２７】
本実施形態においては、量産していたパネル１０の材料の特性（例えば、弾性率、熱膨張率、ガラス転移温度、硬化熱収縮率及び密度）が入力された仮想モデルを構築する。パネル１０を構成する材料の特性を仮想モデルの構築に利用することで、パネル１０の反り量（測定値）に合うように、仮想モデルをチューニングすることができる。チューニングの一例として、仮想モデルの境界条件として重力を適用することが挙げられる。
【実施例】
【００２８】
以下、本発明を実施例により更に詳細に説明するが、本発明は以下の実施例に限定されない。
【００２９】
＜ＦＯ−ＰＬＰの製造＞
本実施例に係るＦＯ−ＰＬＰ（サイズ：３００ｍｍ×３００ｍｍ）を以下のようにして作製した。まず、３００ｍｍ×３００ｍｍのキャリア（支持体）の表面に、熱剥離型の仮固定材(ＴＢＦ：Ｔｅｍｐｏｒａｒｙ  ｂｏｎｄｉｎｇ  ｆｉｌｍ)をラミネートした。これにより仮固定層を形成した。仮固定層の表面に、計１６８１個（縦４１個×横４１個）の半導体素子（サイズ５．０ｍｍ×５．０ｍｍのシリコンダイ）をマウンタ（富士機械製造株式会社製、ＮＸＴ−Ｈｗ）を用いてマウントした。
【００３０】
次に、半導体素子及び仮固定材の表面上に、顆粒状の封止材（ＥＭＣ：Ｅｐｏｘｙ  Ｍｏｄｅｉｎｇ  Ｃｏｍｐｏｕｎｄ）を載せた後、コンプレッションモールド装置（ＴＯＷＡ株式会社製、ＣＰＭ１０８０）を用いてモールドを行った。モールドの条件は、キャビティ圧力５ＭＰａ、金型温度１３０℃及びプレス時間６００秒とした。これにより封止層を形成した。
【００３１】
封止層が形成された試料をホットプレートで１７０℃に加熱することにより、仮固定材及びキャリアを剥離した。次に、真空ラミネータ（ニチゴー・モートン株式会社製、Ｖ１３０）を用いて、試料の裏面側に裏面コート層（ＢＳＬ：Ｂａｃｋ  ｓｉｄｅ  ｌａｍｉｎａｔｅ)をラミネートした。ラミネートの条件は、圧力０．５ＭＰａ、温度９０℃、時間８０秒とした。ラミネート後、オーブンによる加熱処理（温度１５０℃、時間１２０分）を実施することで、封止層及び裏面コート層の本硬化（ＰＭＣ：Ｐｏｓｔ  ｍｏｌｄ  ｃｕｒｅ)を行った。
【００３２】
次に、半導体素子と絶縁層（ＩＬ：Ｉｎｓｕｌａｔｉｏｎ  ｌａｙｅｒ)上の配線との電気接続を想定し、封止層を研削した。研削は、グラインダ（株式会社ディスコ製、ＤＡＧ８０１０）を使用し、半導体素子上の封止層の厚さが５０μｍとなるように実施した。その後、スピンコータ（ミカサ株式会社製、ＭＳ−Ａ５００）に設置した試料の表面に絶縁層形成用の塗液を滴下し、回転数２０００ｒｐｍでスピンコートを行った。この工程を経ることで、封止層の表面に絶縁層を形成した。その後、窒素ガス雰囲気下において、加熱処理（温度２３０℃、時間１２０分）を実施して絶縁層の硬化を行った。上記工程を経て本実施例に係るＦＯ−ＰＬＰ（パネル）を得た。
【００３３】
表１に、本実施例に係るＦＯ−ＰＬＰの製造に使用した材料の物性を示す。
【表１】
2020038924.tif 000003
表１において、Ｅ１は各材料のＴｇより低温での弾性率を意味し、Ｅ２は各材料のＴｇより高温での弾性率を意味する。ＣＴＥ１は各材料のＴｇより低温での熱膨張率を意味し、ＣＴＥ２は各材料のＴｇより高温での弾性率を意味する。
【００３４】
＜ＦＯ−ＰＬＰの反り量の測定＞
三次元加熱表面形状測定装置（Ａｋｒｏｍｅｔｒｉｘ社製、サーモレイＡＸＰ）を使用し、本実施例に係るＦＯ−ＰＬＰの常温におけるパネル反り量を測定した。なお、絶縁層が形成されている面を上にしてパネルを水平の面に置いたとき、凹状の反りを＋方向の反りとし、他方、凸状の反りを−方向の反りとした。その結果、本実施例に係るＦＯ−ＰＬＰの反り量は−５．１ｍｍであった。
【００３５】
＜モデルによる構造解析＞
構造解析ソフトウェア（ＭＳＣソフトウェア株式会社製、Ｍａｒｃ２０１７)を使用し、本実施例に係るＦＯ−ＰＬＰの構造解析を行った。ＦＯ−ＰＬＰの対称性を考慮し、本実施例に係るＦＯ−ＰＬＰと同じ構造のモデルを１／４モデルで作成した。要素クラスは２０節点の六面体とした。作製したモデルの節点数は３７１７３２となり、要素数は７０５６１となった。
【００３６】
作成したモデルにおいて、表１に示した各材料のガラス転移温度（Ｔｇ）、弾性率（Ｅ：Ｅｌａｓｔｉｃ  ｍｏｄｕｌｕｓ)、熱膨張率（ＣＴＥ：Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  ｔｈｅｒｍａｌ  ｅｘｐａｎｓｉｏｎ）、硬化収縮率（Ｃｕｒｅ  ｓｈｒｉｎｋａｇｅ)及び密度（Ｄｅｎｓｉｔｙ）を入力し、材料の緩和特性を考慮するために粘弾性特性を入力した。初期温度について、絶縁層の初期温度を硬化温度である２３０℃とし、その他の材料の温度を１５０℃とし、室温（２０℃）まで温度を下げた状態でのパネル反り量を評価した。本実施例に係る構造解析において、モデルの各節点に境界条件として重力を適用した。その結果、本実施例に係るモデルの反り量は−４．０ｍｍであった。
【００３７】
＜パネル反りに影響する材料特性の把握＞
構造解析において、入力した封止層及び裏面コート層の材料特性（弾性率、熱膨張率、硬化収縮率及びガラス転移温度)をそれぞれ変化させて解析を行うことで、材料特性がパネル反り量に及ぼす影響を評価した。弾性率、熱膨張率及び硬化収縮率については、表１に示した値を基準として±２５％変化させ、ガラス転移温度（Ｔｇ）については±２０℃変化させた。図３（ａ）及び図３（ｂ）に評価結果を示す。これらの図に示したグラフは、表１に示した材料の特性（Ｒｅｆ．）を入力して得られた反り量を基準（０％）としてパネル反り量の変化率を示したものである。変化率がマイナスになるとパネル反りが少なくなり、より平坦な状態に近づくことを示している。グラフに示された結果から、パネル反りに大きな影響を与えている座利用特性は、封止層及び裏面コート層ともに弾性率及び熱膨張率であることが分かった。また、裏面コート層のガラス転移温度を高くすると、パネルの反り量が増加することが確認された。これは、裏面コート層のガラス転移温度が高くなることで、弾性率が大きい温度領域がより高温に広がるためと推察される。
【００３８】
＜新たな材料の選定及び反り量の評価＞
材料特性がパネル反り量に及ぼす影響に関する解析結果を基に、パネル反り量を減少されることが可能であると考えられる材料の組み合わせを選定した（表２）。これらの材料を使用して上記と同様にしてＦＯ−ＰＬＰパネルを作製して反り量を測定するとともに、モデルの反り量を算出した。その結果、作製したＦＯ−ＰＬＰのパネル反り量は＋０．５ｍｍであり、構造解析により算出された反り量は−０．３ｍｍであった。構造解析を用いて選定した材料を使用することで、反り量がより低減されたパネルを作製することができた。
【００３９】
【表２】
2020038924.tif 000004
【符号の説明】
【００４０】
１…支持体、２…仮固定層、２ａ…仮固定層の表面、３…半導体素子、５…封止層、５ａ…封止層の表面、６…裏面コート層、８…絶縁層、１０…パネル、Ｆ…裏面
【図１】
2020038924.tif 000005
【図２】
2020038924.tif 000006
【図３】
2020038924.tif 000007