(57)【要約】【課題】電流入力型のデルタシグマ変調器で入力が急激に変化する場合に内部状態が不安定になることを軽減する。【解決手段】第一積分ノードに信号電流が入力される。第二積分ノードに固定電流と信号電流の差分電流が入力される。第一積分ノードと上記第二積分ノードとの間に、第一積分ノードの電圧と第１の基準電圧との差分電圧を電流に変換して出力する電圧電流変換器が接続される。第二積分ノードの電圧が第２の基準電圧と比較されて、１ビットのデジタル信号が出力される。この１ビットのデジタル信号に応じて第一積分ノードまたは第二積分ノードから電流が引かれる。第一積分ノードと第二積分ノードの間に、これらをショートするためのショートスイッチが備えられる。【選択図】図３
2020047966.tif 000002
【特許請求の範囲】
【請求項１】
信号電流が入力される第一積分ノードと、
固定電流と上記信号電流の差分電流が入力される第二積分ノードと、
上記第一積分ノードと上記第二積分ノードとの間に接続され、上記第一積分ノードの電圧と第１の基準電圧との差分電圧を電流に変換して出力する電圧電流変換器と、
上記第二積分ノードの電圧を第２の基準電圧と比較して、１ビットのデジタル信号を出力する１ビットＡＤコンバータと、
上記１ビットＡＤコンバータの出力に応じて上記第一積分ノードまたは上記第二積分ノードから電流を引くフィードバックＤＡコンバータと、
上記第一積分ノードと上記第二積分ノードをショートするためのショートスイッチを備える
デルタシグマ変調器。
【請求項２】
上記ショートスイッチは、上記第一積分ノードおよび上記第二積分ノードが平衡状態から外れる可能性があるタイミングでオンとされる
請求項１に記載のデルタシグマ変調器。
【請求項３】
上記タイミングは、上記信号電流が急激に変わるタイミングである
請求項２に記載のデルタシグマ変調器。
【請求項４】
上記タイミングは、上記信号電流の系統の切り替えタイミングである
請求項３に記載のデルタシグマ変調器。
【請求項５】
上記タイミングは、上記固定電流が不安定となるタイミングである
請求項２に記載のデルタシグマ変調器。
【請求項６】
信号電流が入力される第一積分ノードと、
固定電流と上記信号電流の差分電流が入力される第二積分ノードと、
上記第一積分ノードと上記第二積分ノードとの間に接続され、上記第一積分ノードの電圧と第１の基準電圧との差分電圧を電流に変換して出力する電圧電流変換器と、
上記第二積分ノードの電圧を第２の基準電圧と比較して、１ビットのデジタル信号を出力する１ビットＡＤコンバータと、
上記１ビットＡＤコンバータの出力に応じて上記第一積分ノードまたは上記第二積分ノードから電流を引くフィードバックＤＡコンバータと、
上記第一積分ノードと上記第二積分ノードをショートするためのショートスイッチを備えるデルタシグマ変調器の駆動に当たって、
上記ショートスイッチを、上記第一積分ノードおよび上記第二積分ノードが平衡状態から外れる可能性があるタイミングでオンとする
デルタシグマ変調器の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、デルタシグマ変調器およびデルタシグマ変調器の駆動方法に関し、特に、電流入力型のデルタシグマ変調器等に関する。
【背景技術】
【０００２】
ＡＤ（アナログ−デジタル）変換器の一つとしてデルタシグマ変調器が用いられる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２６３４８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電流入力型のデルタシグマ変調器の入力が急激に変化する場合、内部状態が不安定になる。このように内部状態が不安定となることを軽減して、出力のセトリングを高速化し、ＡＤ変換時間の短縮化を図ることが望まれる。
【０００５】
本技術の目的は、電流入力型のデルタシグマ変調器で入力が急激に変化する場合に内部状態が不安定になることを軽減することにある。
【課題を解決するための手段】
【０００６】
本技術の概念は、
信号電流が入力される第一積分ノードと、
固定電流と上記信号電流の差分電流が入力される第二積分ノードと、
上記第一積分ノードと上記第二積分ノードとの間に接続され、上記第一積分ノードの電圧と第１の基準電圧との差分電圧を電流に変換して出力する電圧電流変換器と、
上記第二積分ノードの電圧を第２の基準電圧と比較して、１ビットのデジタル信号を出力する１ビットＡＤコンバータと、
上記１ビットＡＤコンバータの出力に応じて上記第一積分ノードまたは上記第二積分ノードから電流を引くフィードバックＤＡコンバータと、
上記第一積分ノードと上記第二積分ノードをショートするためのショートスイッチを備える
デルタシグマ変調器にある。
【０００７】
本技術において、デルタシグマ変調器は、第一積分ノード、第二積分ノード、電圧電流変換器、１ビットＡＤコンバータおよびフィードバックＤＡコンバータを備えている。第一積分ノードには、信号電流が入力される。第二積分ノードには、固定電流と信号電流の差分電流が入力される。電圧電流変換器は、第一積分ノードと第二積分ノードとの間に接続されている。この電圧電流変換器では、第一積分ノードの電圧と第１の基準電圧との差分電圧が電流に変換されて出力される。
【０００８】
１ビットＡＤコンバータでは、第二積分ノードの電圧が第２の基準電圧と比較されて、１ビットのデジタル信号が出力される。フィードバックＤＡコンバータでは、この１ビットＡＤコンバータの出力に応じて、第一積分ノードまたは第二積分ノードから電流を引くことが行われる。
【０００９】
本技術において、デルタシグマ変調器は、第一積分ノードと第二積分ノードをショートするためのショートスイッチをさらに備えている。例えば、ショートスイッチは、第一積分ノードおよび第二積分ノードが平衡状態から外れる可能性があるタイミングでオンとされる。この場合、例えば、上記タイミングは、信号電流が急激に変わるタイミング、例えば信号電流の系統の切り替えタイミングである、ようにされてもよい。また、例えば、上記タイミングは、固定電流が不安定となるタイミングである、ようにされてもよい。
【００１０】
このように本技術においては、第一積分ノードと第二積分ノードをショートするためのショートスイッチを備えるものである。そのため、入力が急激に変化する場合、このショートスイッチをオンとすることで、内部状態が不安定になることを軽減でき、出力のセトリングを高速化し、ＡＤ変換時間の短縮化を図ることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】電流入力型のデルタシグマ変調器の構成例を示す図である。
【図２】平衡状態から第一積分ノードに入力される信号電流Isigが急激に大きくなって非平衡状態となった場合を示す図である。
【図３】実施の形態としてのデルタシグマ変調器の構成例を示す図である。
【図４】信号電流Isigが急激に変わるタイミングでショートスイッチがオンとされた場合の電流イメージの一例を示す図である。
【図５】信号電流Isigが急激に変わるタイミングの一例を示す図である。
【図６】各スイッチの切り替えのための制御信号の一例を示す図である。
【図７】ショートスイッチの切り替えのための制御信号を生成する生成回路の一例を示す図である。
【図８】固定電流Idcが不安定となるタイミングでショートスイッチがオンとされる場合について説明するための図である。
【図９】各スイッチの切り替えのための制御信号の一例を示す図である。
【発明を実施するための形態】
【００１２】
以下、発明を実施するための形態（以下、「実施の形態」とする）について説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．変形例
【００１３】
＜１．実施の形態＞
［デルタシグマ変調器］
図１は、電流入力型のデルタシグマ変調器１０の構成例を示している。このデルタシグマ変調器１０は、第一積分ノード１０１と、第二積分ノード１０２と、電圧電流変換器１０３と、１ビットＡＤコンバータ１０４と、フィードバックＤＡコンバータ１０５を備えている。
【００１４】
第一積分ノード１０１は、コンデンサ１０１ａからなる積分器で構成されている。この第一積分ノード１０１には、信号電流Isigが入力される。第二積分ノード１０２は、抵抗１０２ａおよびコンデンサ１０２ｂの直列回路からなる積分器で構成されている。この第二積分ノード１０２には、固定電流Idcと信号電流Ｉsigの差分の電流（Idc−Isig）が入力される。
【００１５】
電圧電流変換器１０３は、第一積分ノード１０１と第二積分ノード１０２との間に接続されている。この電圧電流変換器１０３は、演算増幅器１０３ａで構成されている。この場合、反転入力端子に第一積分ノード１０１が接続され、非反転入力端子に第１の基準電圧ref1が印加され、出力端子が第二積分ノード１０２に接続されている。この電圧電流変換器１０３では、第一積分ノード１０１の電圧1st-int.と第１の基準電圧ref1との差分電圧（ref1−1st-int.）が変換係数gmで電流に変換される。
【００１６】
１ビットＡＤコンバータ１０４は、比較器１０４ａ、インバータ１０４ｂおよびＤフリップフロップ１０４ｃの直列回路で構成されている。比較器１０４ａおよびＤフリップフロップ１０４ｃは、クロックCLKに同期して動作する。比較器１０４ａでは、第二積分ノード１０２の電圧2nd-int.が第２の基準電圧ref2と比較され、2nd-int.＞＝ref2のとき、ハイレベルの信号“１”が出力され、2nd-int.＜ref2のとき、ローレベルの信号“０”が出力される。インバータ１０４では、比較器１０４ａの出力信号が反転される。Ｄフリップフロップ１０４ｃでは、データ入力端子（Ｄ端子）に入力されるインバータ１０４ｂの出力信号が、クロックCLKに同期して順次ラッチされて、データ出力端子（Ｑ端子）に１ビットのデジタル信号として、出力される。
【００１７】
フィードバックＤＡコンバータ１０５は、定電流回路１０５ａ、第一積分ノード１０１から電流を引き抜くためのスイッチ１０５ｂおよび第二積分ノード１０２から電流を引く抜くためのスイッチ１０５ｓで構成されている。このフィードバックＤＡコンバータ１０５では、１ビットＡＤコンバータ１０４の出力に応じて、第一積分ノード１０１または第二積分ノード１０２から電流を引くことが行われる。
【００１８】
フィードバックＤＡコンバータ１０５の電流Ifbは、常に一定の電流であるが、このフィードバックＤＡコンバータ１０５では、上述したように１ビットＡＤコンバータ１０４の出力に応じて引き抜くノードが切り替えられ、それぞれのノードから引き抜く電流の平均がそれぞれのノードへの入力電流と釣り合う平衡状態となるように動作する。この平衡状態における１ビットＡＤコンバータ１０４の出力DOUTが、デルタシグマ変調器１０としての正しい出力（セトリングした出力）となる。
【００１９】
ここで、第一積分ノード１０１に入力される信号電流Isigが小さく、第二積分ノード１０２に入力される電流（Idc−Isig）が大きくなっている場合を考える（図１には、それぞれの電流量の大小を矢印の太さで概念的に示している）。この場合、平衡状態では、フィードバックＤＡコンバータ１０５では、第一積分ノード１０１から電流を引き抜く頻度は低く、逆に、第二積分ノード１０２から電流を引き抜く頻度が高くなっている。
【００２０】
この平衡状態から、第一積分ノード１０１に入力される信号電流Isigが急激に大きくなって非平衡状態となった場合を考える。図２は、その非平衡状態となった場合を示している。この場合、第一積分ノード１０１および第二積分ノード１０２でそれぞれ平衡状態が崩れることになり、第一積分ノード１０１の電圧1st-int.は上昇し、第二積分ノードの電圧2nd-int.は下降する。また、この場合、電圧電流変換器１０３では、第一積分ノード１０１の電圧1st-int.が第１の基準電圧ref1より高くなると、第二積分ノード１０２から電流を引き抜く動作が行われる。そのため、第二積分ノードの電圧2nd-int.はさらに下降する。
【００２１】
デルタシグマ変調器１０では、このような非平衡状態から再度平衡状態になるようにフィードバックがかかる構成となっている。しかし、平衡状態から大きく外れてしまうと、再び平衡状態になるまでにはある程度の時間を要するため、ＡＤ変換時間に係る時間が長くなるという問題がある。本技術は、このような問題を解決しようとするものである。
【００２２】
図３は、実施の形態としての、電流入力型のデルタシグマ変調器１０Ａの構成例を示している。この図３において、図１と対応する部分には同一符号を付して示している。このデルタシグマ変調器１０Ａは、第一積分ノード１０１と、第二積分ノード１０２と、電圧電流変換器１０３と、１ビットＡＤコンバータ１０４と、フィードバックＤＡコンバータ１０５と、ショートスイッチ１０６を備えている。第一積分ノード１０１、第二積分ノード１０２、電圧電流変換器１０３、１ビットＡＤコンバータ１０４およびフィードバックＤＡコンバータ１０５の部分に関しては、図１に示すデルタシグマ変調器１０と同様の構成動作となるので、その詳細説明は省略する。
【００２３】
デルタシグマ変調器１０Ａは、図１に示すデルタシグマ変調器１０に対して、ショートスイッチ１０６が追加された構成となっている。このショートスイッチ１０６は、第一積分ノード１０１と第二積分ノード１０２とショートするためのものであり、一端が第一積分ノード１０１に接続され、他端が第二積分ノード１０２に接続されている。
【００２４】
このショートスイッチ１０６は、通常時はオフ（非接続状態）とされているが、第一積分ノード１０１および第二積分ノード１０２が平衡状態から外れる可能性があるタイミングでオン（接続状態）とされる。各積分ノードが平衡状態から外れる可能性があるタイミングとして、（１）信号電流Isigが急激に変わるタイミング、（２）固定電流Idcが不安定となるタイミング、などが考えられる。
【００２５】
（１）信号電流Isigが急激に変わるタイミングでショートスイッチ１０６がオンとされた場合について説明する。図４は、その場合の電流イメージの一例を示している。この例は、上述の図２に示したと同様に、第一積分ノード１０１に入力される信号電流Isigが小さい状態から急激に大きくなった場合の例である。この場合、ショートスイッチ１０６を介して第一積分ノード１０１側から第二積分ノード１０２側に電流が流れ、各積分ノードへの入力電流とフィードバックＤＡコンバータ１０５で引き抜く平均電流が釣り合った状態となる。
【００２６】
なお、図示は省略するが、入力される信号電流Isigが大きい状態から急激に小さくなった場合ににあっても、ショートスイッチ１０６がオンとされることで、このショートスイッチ１０６を介して第二積分ノード１０２側から第一積分ノード１０１側に電流が流れ、各積分ノードへの入力電流とフィードバックＤＡコンバータ１０５で引き抜く平均電流が釣り合った状態となる。
【００２７】
また、このようにショートスイッチ１０６がオンとされた場合、電圧電流変換器１０３を構成する演算増幅器１０３ａの部分はボルテージフォロワの構成となる。そのため、第一積分ノード１０１の電圧1st-int.と第二積分ノード１０２の電圧1nd-int.を第１の基準電圧ref1に近づけるような増幅器動作となる。これにより、信号電流Isigが急激に変わる場合であっても、平衡状態から大幅に動作点がずれることが避けられる。
【００２８】
ショートスイッチ１０６は、信号電流Isigの変化にある程度追従できるようになったところで、ショートスイッチ１０６はオフとされる。これにより、デルタシグマ変調器１０Ａは、通常の動作状態に戻される。
【００２９】
図５は、信号電流Isigが急激に変わるタイミングの一例として、信号電流Isigの系統を切り替える場合を示している。図示の例は、信号電流Isigとして第１の系統の信号電流Isig1と第２の系統の信号電流Isig2の２系統存在する場合を示している。詳細説明は省略するが、３系統以上が存在する場合であっても同様である。
【００３０】
スイッチＳＷ１〜ＳＷ４を切り替えることによって、第１の系統が選択される場合、第一積分ノード１０１には信号電流Isig1が入力され、第二積分ノード１０２には電流（Idc−Isig1）が入力され、第２の系統が選択される場合、第一積分ノード１０１には信号電流Isig2が入力され、第二積分ノード１０２には電流（Idc−Isig2）が入力される。
【００３１】
第１の系統の信号電流Isig1と第２の系統の信号電流Isig2との間に大きな差がある場合には、スイッチＳＷ１〜ＳＷ４を切り替えにより、第１の系統から第２の系統に、あるいはその逆に第２の系統から第１の系統に切り替える場合、信号電流Isigが急激に変わることになる。
【００３２】
図６は、各スイッチの切り替えのための制御信号の一例を示している。図６（ａ）は、第１の系統に切り替えるためのスイッチＳＷ１，ＳＷ３の制御信号φ１を示し、図６（ｂ）は、第１の系統に切り替えるためのスイッチＳＷ２，ＳＷ４の制御信号φ２を示している。制御信号φ１がハイレベルとなる期間でスイッチＳＷ１，ＳＷ３がオンとされ、制御信号φ２がハイレベルとなる期間でスイッチＳＷ２，ＳＷ４がオンとされる。
【００３３】
図６（ｃ）は、ショートスイッチ１０６の制御信号φ３を示している。この制御信号φ３がハイレベルとなる期間でショートスイッチ１０６がオンとされる。この制御信号φ３は、相補的に変化する制御信号φ１/φ２がハイレベルからローレベルに、あるいはその逆にローレベルからハイレベルに切り替わるタイミングで、一定期間だけハイレベルとされたものである。この制御信号φ３がハイレベルとなる期間でショートスイッチ１０６がオンとされる。上述の各制御信号φ１、φ２、φ３はクロックCLKに同期して生成される。図６（ｄ）は、そのクロックCLKを示している。
【００３４】
図７は、制御信号φ１または制御信号φ２に基づいて制御信号φ３を生成する生成回路２０の一例を示している。図示の例では、制御信号φ１/φ２がハイレベルからローレベルに、あるいはその逆にローレベルからハイレベルに切り替わるタイミングから２クロック分の期間だけハイレベルとなり制御信号φ３が生成される。なお、制御信号φ３の生成手法は、図７に示すような生成回路２０でクロックCLKに同期して生成する場合に限定されるものではなく、同期が不要な場合は単純な制御信号で実現するなど、その形態は問わない。
【００３５】
次に、（２）固定電流Idcが不安定となるタイミングでショートスイッチ１０６がオンとされる場合について説明する。固定電流Idc、あるいは電流（Idc−Isig）を生成する回路によっては、ある特定のタイミングで固定電流Idcが不安定となることも考えられる。この場合、固定電流は、IdcからIdc´に変化し、第一積分ノード１０１に信号電流Isigが入力される際、第二積分ノード１０２には電流（Idc´−Isig）が入力され、その和が一定値である固定電流Idcとはならず、それより大きくなったり小さくなったりするような状態が一定期間続く。
【００３６】
この場合、上述の図１に示すような構成では、各積分ノードへの入力電流とフィードバックＤＡコンバータ１０５で引き抜く平均電流とが釣り合わなくなり、不安定となる。この実施の形態においては、ショートスイッチ１０６がオンとされることで、デルタシグマ変調器１０Ａの平衡状態を保つことができる。
【００３７】
図８は、第１の系統に切り替えた状態において、固定電流がIdcからIdc´（Idc´＜Idc）に変化し、各積分ノードに入力される電流の和がIdcより小さくなった場合を示している。この場合、図示のようにショートスイッチ１０６はオンとされる。
【００３８】
このようにショートスイッチ１０６がオンとされても、第二積分ノード１０２に入力される電流（Idc´−Isig）と、この第二積分ノード１０２からフィードバックＤＡコンバータ１０５で引き抜かれる電流が釣り合うことはないが、このようにショートスイッチ１０６がオンとされた場合、電圧電流変換器１０３を構成する演算増幅器１０３ａの部分はボルテージフォロワの構成となる。そのため、第二積分ノード１０２の入力側の不足電流が電圧電流変換器１０３から供給されて安定する。なお、上述とは異なって、固定電流がIdcからIdc´（Idc´＞Idc）に変化した場合には、第二積分ノード１０２の入力側の過剰電流は電圧電流変換器１０３に引かれて安定する。
【００３９】
図９は、各スイッチの切り替えのための制御信号の一例を示している。図９（ａ）は、第１の系統に切り替えるためのスイッチＳＷ１，ＳＷ３の制御信号φ１を示し、図９（ｂ）は、第１の系統に切り替えるためのスイッチＳＷ２，ＳＷ４の制御信号φ２を示している。制御信号φ１がハイレベルとなる期間でスイッチＳＷ１，ＳＷ３がオンとされ、制御信号φ２がハイレベルとなる期間でスイッチＳＷ２，ＳＷ４がオンとされる。
【００４０】
図９（ｃ）は、ショートスイッチ１０６の制御信号φ３を示し、図９（ｄ）はクロックCLKを示し、図９（ｅ）は固定電流を示している。この場合、制御信号φ３は、入力が不安定となるタイミング、つまり固定電流がIdcから変化するタイミングで、一定期間だけハイレベルとされ、ショートスイッチ１０６がオンとされる。
【００４１】
なお、この制御信号φ３は、制御信号φ１/φ２がハイレベルからローレベルに、あるいはその逆にローレベルからハイレベルに切り替わるタイミングで、一定期間だけハイレベルとされているが、必ずしも必要ではない。また、図示の例では、入力信号が不安定になる期間を長いイメージで記載しているが、この長さは、固定電流Idcや差分電流（Idc−Isig）などを作成する回路次第である。また、この制御信号φ３の作成手法についても特に形態は問わない。
【００４２】
以上説明したように、図３に示すデルタシグマ変調器１０Ａにおいては、第一積分ノード１０１と第二積分ノード１０２をショートするためのショートスイッチ１０６を備えるものである。そのため、入力が急激に変化するタイミングでショートスイッチ１０６がオンとされることで、内部状態が不安定になることを軽減でき、出力のセトリングを高速化し、ＡＤ変換時間の短縮化を図ることが可能となる。また、固定電流Idcが不安定となるタイミングで、固定電流Idcが不安定となるタイミングでショートスイッチ１０６がオンとされることで、内部状態の平衡を保ち、素早く安定状態に復帰することができる。
【００４３】
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また付加的な効果があってもよい。
【００４４】
＜２．変形例＞
なお、上述実施の形態においては、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【００４５】
また、本技術は、以下のような構成を取ることもできる。
（１）信号電流が入力される第一積分ノードと、
固定電流と上記信号電流の差分電流が入力される第二積分ノードと、
上記第一積分ノードと上記第二積分ノードとの間に接続され、上記第一積分ノードの電圧と第１の基準電圧との差分電圧を電流に変換して出力する電圧電流変換器と、
上記第二積分ノードの電圧を第２の基準電圧と比較して、１ビットのデジタル信号を出力する１ビットＡＤコンバータと、
上記１ビットＡＤコンバータの出力に応じて上記第一積分ノードまたは上記第二積分ノードから電流を引くフィードバックＤＡコンバータと、
上記第一積分ノードと上記第二積分ノードをショートするためのショートスイッチを備える
デルタシグマ変調器。
（２）上記ショートスイッチは、上記第一積分ノードおよび上記第二積分ノードが平衡状態から外れる可能性があるタイミングでオンとされる
前記（１）に記載のデルタシグマ変調器。
（３）上記タイミングは、上記信号電流が急激に変わるタイミングである
前記（２）に記載のデルタシグマ変調器。
（４）上記タイミングは、上記信号電流の系統の切り替えタイミングである
前記（３）に記載のデルタシグマ変調器。
（５）上記タイミングは、上記固定電流が不安定となるタイミングである
前記（２）から（４）のいずれかにデルタシグマ変調器。
（６）信号電流が入力される第一積分ノードと、
固定電流と上記信号電流の差分電流が入力される第二積分ノードと、
上記第一積分ノードと上記第二積分ノードとの間に接続され、上記第一積分ノードの電圧と第１の基準電圧との差分電圧を電流に変換して出力する電圧電流変換器と、
上記第二積分ノードの電圧を第２の基準電圧と比較して、１ビットのデジタル信号を出力する１ビットＡＤコンバータと、
上記１ビットＡＤコンバータの出力に応じて上記第一積分ノードまたは上記第二積分ノードから電流を引くフィードバックＤＡコンバータと、
上記第一積分ノードと上記第二積分ノードをショートするためのショートスイッチを備えるデルタシグマ変調器の駆動に当たって、
上記ショートスイッチを、上記第一積分ノードおよび上記第二積分ノードが平衡状態から外れる可能性があるタイミングでオンとする
デルタシグマ変調器の駆動方法。
【符号の説明】
【００４６】
１０Ａ・・・電流入力型のデルタシグマ変調器
２０・・・生成回路
１０１・・・第一積分ノード
１０１ａ・・・コンデンサ
１０２・・・第二積分ノード
１０２ａ・・・抵抗
１０２ｂ・・・コンデンサ
１０３・・・電圧電流変換器
１０３ａ・・・演算増幅器
１０４・・・１ビットＡＤコンバータ
１０４ａ・・・比較器
１０４ｂ・・・インバータ
１０４ｃ・・・Ｄフリップフロップ
１０５・・・フィードバックＤＡコンバータ
１０５ａ・・・定電流回路
１０５ｂ、１０５ｃ・・・スイッチ
１０６・・・ショートスイッチ
【図１】
2020047966.tif 000003
【図２】
2020047966.tif 000004
【図３】
2020047966.tif 000005
【図４】
2020047966.tif 000006
【図５】
2020047966.tif 000007
【図６】
2020047966.tif 000008
【図７】
2020047966.tif 000009
【図８】
2020047966.tif 000010
【図９】
2020047966.tif 000011