(57)【要約】【課題】温度特性の良い画像信号を出力することが可能な画像読取装置を提供すること。【解決手段】光源と、画像読取チップとを備え、前記画像読取チップは、画素信号を出力する画素回路と、前記画素信号に対して第１基準電圧に基づく信号処理を行い、第１アナログ信号を出力する画素信号処理回路と、前記第１アナログ信号に対して第２基準電圧に基づく増幅処理を行い、第２アナログ信号を出力する増幅回路と、ゲートに前記第２アナログ信号が入力される第１のＭＯＳトランジスターのソースの信号を第３アナログ信号として出力するソースフォロワー回路と、第２のＭＯＳトランジスターを流れる電流に基づいて前記第２基準電圧を生成する基準電圧生成回路と、を含み、前記第１のＭＯＳトランジスターと前記第２のＭＯＳトランジスターとは導電型が同じであり、前記ソースフォロワー回路の温度特性と前記基準電圧生成回路の温度特性とは互いに逆向きである、画像読取装置。【選択図】図６
2020102754.tif 000002
【特許請求の範囲】
【請求項１】
光源と、
前記光源から照射された光が被読取媒体で反射した光に基づき、前記被読取媒体に形成されている画像を読み取る画像読取チップと、を備え、
前記画像読取チップは、
光電変換する受光素子を有し、画素信号を出力する画素回路と、
前記画素信号に対して第１基準電圧に基づく信号処理を行い、第１アナログ信号を出力する画素信号処理回路と、
前記第１アナログ信号に対して第２基準電圧に基づく増幅処理を行い、第２アナログ信号を出力する増幅回路と、
第１のＭＯＳトランジスターを有し、前記第１のＭＯＳトランジスターのゲートに前記第２アナログ信号が入力され、前記第１のＭＯＳトランジスターのソースの信号を第３アナログ信号として出力するソースフォロワー回路と、
第２のＭＯＳトランジスターを有し、前記第２のＭＯＳトランジスターを流れる電流に基づいて前記第２基準電圧を生成する基準電圧生成回路と、を含み、
前記第１のＭＯＳトランジスターと前記第２のＭＯＳトランジスターとは導電型が同じであり、
前記ソースフォロワー回路の温度特性と前記基準電圧生成回路の温度特性とは互いに逆向きである、画像読取装置。
【請求項２】
前記基準電圧生成回路は、
前記第２のＭＯＳトランジスターのソースが交流的に接地されるソース接地回路を含む、請求項１に記載の画像読取装置。
【請求項３】
前記第１のＭＯＳトランジスターのオーバードライブ電圧と前記第２のＭＯＳトランジスターのオーバードライブ電圧とは等しい、請求項１又は２に記載の画像読取装置。
【請求項４】
前記増幅回路の前記増幅処理は、
前記第１アナログ信号と前記第１基準電圧との電位差を、前記第２基準電圧を基準に増幅する処理である、請求項１乃至３のいずれか一項に記載の画像読取装置。
【請求項５】
前記基準電圧生成回路は、
前記第２のＭＯＳトランジスターを流れる電流に基づいて前記第１基準電圧を生成する、請求項１乃至４のいずれか一項に記載の画像読取装置。
【請求項６】
光電変換する受光素子を有し、画素信号を出力する画素回路と、
前記画素信号に対して第１基準電圧に基づく信号処理を行い、第１アナログ信号を出力する画素信号処理回路と、
前記第１アナログ信号に対して第２基準電圧に基づく増幅処理を行い、第２アナログ信号を出力する増幅回路と、
第１のＭＯＳトランジスターを有し、前記第１のＭＯＳトランジスターのゲートに前記第２アナログ信号が入力され、前記第１のＭＯＳトランジスターのソースの信号を第３アナログ信号として出力するソースフォロワー回路と、
第２のＭＯＳトランジスターを有し、前記第２のＭＯＳトランジスターを流れる電流に基づいて前記第２基準電圧を生成する基準電圧生成回路と、を含み、
前記第１のＭＯＳトランジスターと前記第２のＭＯＳトランジスターとは導電型が同じであり、
前記ソースフォロワー回路の温度特性と前記基準電圧生成回路の温度特性とは互いに逆向きである、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取装置及び半導体装置に関する。
【背景技術】
【０００２】
イメージセンサーを用いたスキャナー等の画像読取装置や、これに印刷機能を加えたコピー機や複合プリンターなどが開発されている。画像読取装置に用いられるイメージセンサーは、フォトダイオード等の受光素子が受けた光を電気信号に変換して出力する多数の画素部を有し、各画素部から出力される信号を増幅して画像信号を出力する。イメージセンサーは半導体基板上に実現されるため、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスター等の温度特性に起因して、イメージセンサーから出力される画像信号の電圧値が温度によって変化すると、読み取った画像の質が低下することになる。
【０００３】
特許文献１には、画素部に供給するローカル電圧を環境温度に応じて変動させることにより、画素部の温度補償を行うことができる撮像装置が記載されている。特許文献１に記載の撮像装置では、高温時は暗電流を抑制できる負電位、例えば−１．１Ｖであり、常温時は暗電流の影響が小さいので絶対値の小さい負電位、例えば−０．８Ｖであるローカル電圧が画素部に供給される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３１４０２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の撮像装置では、高温時と常温時の２通りの温度補償であるため、様々な温度に対する画素部の温度補償の精度が十分ではない。また、特許文献１に記載の撮像装置では、画素部の温度補償は行われるが、画素部の後段の回路の温度補償は行われないため、出力される撮像信号の温度特性を十分に小さくすることは難しい。
【課題を解決するための手段】
【０００６】
本発明に係る画像読取装置の一態様は、
光源と、
前記光源から照射された光が被読取媒体で反射した光に基づき、前記被読取媒体に形成されている画像を読み取る画像読取チップと、を備え、
前記画像読取チップは、
光電変換する受光素子を有し、画素信号を出力する画素回路と、
前記画素信号に対して第１基準電圧に基づく信号処理を行い、第１アナログ信号を出力する画素信号処理回路と、
前記第１アナログ信号に対して第２基準電圧に基づく増幅処理を行い、第２アナログ信号を出力する増幅回路と、
第１のＭＯＳトランジスターを有し、前記第１のＭＯＳトランジスターのゲートに前記第２アナログ信号が入力され、前記第１のＭＯＳトランジスターのソースの信号を第３アナログ信号として出力するソースフォロワー回路と、
第２のＭＯＳトランジスターを有し、前記第２のＭＯＳトランジスターを流れる電流に基づいて前記第２基準電圧を生成する基準電圧生成回路と、を含み、
前記第１のＭＯＳトランジスターと前記第２のＭＯＳトランジスターとは導電型が同じ
であり、
前記ソースフォロワー回路の温度特性と前記基準電圧生成回路の温度特性とは互いに逆向きである。
【０００７】
前記画像読取装置の一態様において、
前記基準電圧生成回路は、
前記第２のＭＯＳトランジスターのソースが交流的に接地されるソース接地回路を含んでもよい。
【０００８】
前記画像読取装置の一態様において、
前記第１のＭＯＳトランジスターのオーバードライブ電圧と前記第２のＭＯＳトランジスターのオーバードライブ電圧とは等しくてもよい。
【０００９】
前記画像読取装置の一態様において、
前記増幅回路の前記増幅処理は、
前記第１アナログ信号と前記第１基準電圧との電位差を、前記第２基準電圧を基準に増幅する処理であってもよい。
【００１０】
前記画像読取装置の一態様において、
前記基準電圧生成回路は、
前記第２のＭＯＳトランジスターを流れる電流に基づいて前記第１基準電圧を生成してもよい。
【００１１】
本発明に係る半導体装置の一態様は、
光電変換する受光素子を有し、画素信号を出力する画素回路と、
前記画素信号に対して第１基準電圧に基づく信号処理を行い、第１アナログ信号を出力する画素信号処理回路と、
前記第１アナログ信号に対して第２基準電圧に基づく増幅処理を行い、第２アナログ信号を出力する増幅回路と、
第１のＭＯＳトランジスターを有し、前記第１のＭＯＳトランジスターのゲートに前記第２アナログ信号が入力され、前記第１のＭＯＳトランジスターのソースの信号を第３アナログ信号として出力するソースフォロワー回路と、
第２のＭＯＳトランジスターを有し、前記第２のＭＯＳトランジスターを流れる電流に基づいて前記第２基準電圧を生成する基準電圧生成回路と、を含み、
前記第１のＭＯＳトランジスターと前記第２のＭＯＳトランジスターとは導電型が同じであり、
前記ソースフォロワー回路の温度特性と前記基準電圧生成回路の温度特性とは互いに逆向きである。
【図面の簡単な説明】
【００１２】
【図１】本実施形態に係る複合機を示した外観斜視図である。
【図２】スキャナーユニットの内部構造を示した斜視図である。
【図３】イメージセンサーモジュールの構成を模式的に示す分解斜視図である。
【図４】画像読取チップの配置を模式的に示す平面図である。
【図５】スキャナーユニットの機能構成を示す図である。
【図６】第１実施形態における画像読取チップの回路構成を示す図である。
【図７】画像読取チップによる画像の読み取り動作のタイミングを示すタイミングチャート図である。
【図８】画素回路及び画素信号処理回路の構成を示す図である。
【図９】第１実施形態における基準電圧生成回路の構成を示す図である。
【図１０】第２実施形態における画像読取チップの回路構成を示す図である。
【図１１】第２実施形態における基準電圧生成回路の構成を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００１４】
以下、添付した図面を参照して、本発明の画像読取装置を適用した複合機（複合装置）１について説明する。
【００１５】
１．第１実施形態
１−１．複合機の構造
図１は、複合機１を示した外観斜視図である。図１に示すように、複合機１は、画像記録装置であるプリンターユニット２と、画像読取装置であるスキャナーユニット３とを含む。具体的には、複合機１は、装置本体であるプリンターユニット２と、プリンターユニット２の上部に配設されたアッパーユニットであるスキャナーユニット３と、を一体に備えている。なお、以下、図１においての前後方向をＸ軸方向とし、左右方向をＹ軸方向として説明する。
【００１６】
図１に示すように、プリンターユニット２は、印刷用紙や単票紙等の記録媒体を送り経路に沿って送る不図示の搬送部と、送り経路の上方に配設され、記録媒体にインクジェット方式で印刷処理を行う不図示の印刷部と、前面に配設されたパネル形式の操作部６３と、搬送部、印刷部および操作部６３を搭載した不図示の装置フレームと、これらを覆う装置ハウジング６５と、を備えている。装置ハウジング６５には、印刷を終えた記録媒体が排出される排出口６６が設けられている。また、図示を省略するが、プリンターユニット２の後面下部には、ＵＳＢポートおよび電源ポートが配設されている。すなわち、複合機１は、ＵＳＢポートを介してコンピューター等に接続可能に構成されている。
【００１７】
スキャナーユニット３は、後端部のヒンジ部４を介してプリンターユニット２に回動自在に支持されており、プリンターユニット２の上部を開閉自在に覆っている。すなわち、スキャナーユニット３を回動方向に引き上げることで、プリンターユニット２の上面開口部を露出させ、当該上面開口部を介して、プリンターユニット２の内部が露出させる。一方、スキャナーユニット３を回動方向に引き降ろし、プリンターユニット２上に載置することで、スキャナーユニット３によって当該上面開口部を閉塞する。このように、スキャナーユニット３を開放することで、インクカートリッジの交換や紙詰まりの解消等が可能な構成となっている。
【００１８】
図２は、スキャナーユニット３の内部構造を示した斜視図である。図１および図２に示されるように、スキャナーユニット３は、筐体であるアッパーフレーム１１と、アッパーフレーム１１に収容された画像読取部１２と、アッパーフレーム１１の上部に回動自在に支持された上蓋１３と、を備えている。図２に示すように、アッパーフレーム１１は、画像読取部１２を収容する箱型の下ケース１６と、下ケース１６の天面を覆う上ケース１７と、を備えている。上ケース１７には、不図示のガラス製の原稿載置板が広く配設されており、被読取面を下にした被読取媒体をこれに載置する。一方、下ケース１６は、上面を開放した浅い箱状に形成されている。
【００１９】
図２に示されるように、画像読取部１２は、ラインセンサー方式のセンサーユニット３１と、センサーユニット３１を搭載したセンサーキャリッジ３２と、Ｙ軸方向に延在し、
センサーキャリッジ３２をスライド自在に支持するガイド軸３３と、センサーキャリッジ３２をガイド軸３３に沿って移動する自走式のセンサー移動機構３４と、を備えている。センサーユニット３１は、Ｘ軸方向に延在したＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）ラインセンサーであるイメージセンサーモジュール４１を有し、モーター駆動のセンサー移動機構３４により、ガイド軸３３に沿ってＹ軸方向に往復動する。これにより、原稿載置板上の被読取媒体の画像を読み取るようになっている。なお、センサーユニット３１は、ＣＣＤ（Charge Coupled Device）ラインセンサーであってもよい。
【００２０】
図３は、イメージセンサーモジュール４１の構成を模式的に示す分解斜視図である。図３に示される例では、イメージセンサーモジュール４１は、ケース４１１、光源４１２、レンズ４１３、モジュール基板４１４、及び画像を読み取るための半導体装置である画像読取チップ４１５を含んで構成されている。光源４１２、レンズ４１３および画像読取チップ４１５は、ケース４１１とモジュール基板４１４との間に収容されている。ケース４１１にはスリットが設けられている。光源４１２は、例えば、Ｒ，Ｇ，Ｂの各発光ダイオード（ＬＥＤ：Light emitting diode）を有し、Ｒ，Ｇ，Ｂの各発光ダイオード、すなわち、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤを高速に切り換えながら順番に発光させる。光源４１２が発する光は当該スリットを介して被読取媒体へ照射され、被読取媒体からの光は当該スリットを介してレンズ４１３に入力される。レンズ４１３は、入力された光を画像読取チップ４１５へと導く。そして、画像読取チップ４１５は、光源４１２から照射された光が被読取媒体で反射した光に基づき、当該被読取媒体に形成されている画像を読み取る。
【００２１】
図４は、画像読取チップ４１５の配置を模式的に示す平面図である。図４に示されるように、複数の画像読取チップ４１５が、モジュール基板４１４上に１次元方向に、具体的にはＸ軸方向に並べて配置されている。各画像読取チップ４１５は、一列に配置された多数の受光素子を有しており、各画像読取チップ４１５が有する受光素子の密度が高いほど、画像を読み取る解像度が高いスキャナーユニット３を実現することができる。また、画像読取チップ４１５の数が多いほど、大きな画像も読み取り可能なスキャナーユニット３を実現することができる。
【００２２】
１−２．スキャナーユニットの機能構成
図５は、画像読取装置であるスキャナーユニット３の機能構成を示す機能ブロック図である。図５に示される例では、スキャナーユニット３は、制御部２００、アナログフロントエンド２０２、赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ、青色ＬＥＤ４１２Ｂ及び複数の画像読取チップ４１５を含んで構成されている。前述したように、赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ及び青色ＬＥＤ４１２Ｂは光源４１２に備えられており、複数の画像読取チップ４１５は、モジュール基板４１４上に並べて配置されている。赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ及び青色ＬＥＤ４１２Ｂは、それぞれ複数個存在してもよい。また、制御部２００及びアナログフロントエンド２０２は、モジュール基板４１４あるいはモジュール基板４１４とは異なる不図示の基板に備えられている。制御部２００及びアナログフロントエンド２０２は、それぞれ、集積回路（ＩＣ：Integrated Circuit）で実現されてもよい。
【００２３】
制御部２００は、赤色ＬＥＤ４１２Ｒに対して所定のタイミングで一定の露光時間Δｔだけ駆動信号ＤｒｖＲを供給し、赤色ＬＥＤ４１２Ｒを発光させる。同様に、制御部２００は、緑色ＬＥＤ４１２Ｇに対して所定のタイミングで露光時間Δｔだけ駆動信号ＤｒｖＧを供給して緑色ＬＥＤ４１２Ｇを発光させ、青色ＬＥＤ４１２Ｂに対して所定のタイミングで露光時間Δｔだけ駆動信号ＤｒｖＢを供給して青色ＬＥＤ４１２Ｂを発光させる。制御部２００は、赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ及び青色ＬＥＤ４１２Ｂを１つずつ発光させる。
【００２４】
また、制御部２００は、複数の画像読取チップ４１５に対して、クロック信号ＣＬＫ及び解像度設定信号ＲＥＳを共通に供給する。クロック信号ＣＬＫは画像読取チップ４１５の動作クロック信号であり、解像度設定信号ＲＥＳは、スキャナーユニット３による画像の読み取りの解像度を設定するための信号である。以下では、解像度設定信号ＲＥＳにより、スキャナーユニット３による画像の読み取りの解像度は、１２００ｄｐｉ、６００ｄｐｉ、３００ｄｐｉのいずれかに設定されるものとする。
【００２５】
各画像読取チップ４１５は、クロック信号ＣＬＫに同期して動作し、赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ又は青色ＬＥＤ４１２Ｂの発光によって、各受光素子が被読取媒体に形成されている画像から受けた光に基づき、解像度設定信号ＲＥＳによって設定された解像度の画像情報を有する画像信号ＯＳを生成し、出力する。この画像読取チップ４１５の詳細な回路構成及び動作については後述する。
【００２６】
アナログフロントエンド２０２は、各画像読取チップ４１５が出力する複数の画像信号ＯＳを受け取り、各画像信号ＯＳに対して、増幅処理やＡ／Ｄ変換処理を行って、各受光素子の受光量に応じたデジタル値を含むデジタル信号に変換し、各デジタル信号を順番に制御部２００に送信する。
【００２７】
制御部２００は、アナログフロントエンド２０２から順番に送信される各デジタル信号を受け取って、イメージセンサーモジュール４１が読み取った画像情報を生成する。
【００２８】
１−３．画像読取チップの構成及び動作
図６は、画像読取チップ４１５の回路構成を示す図である。また、図７は、画像読取チップ４１５による画像の読み取り動作のタイミングを示すタイミングチャート図である。なお、図７は、スキャナーユニット３による画像の読み取りの解像度が１２００ｄｐｉに設定された場合のタイミングチャート図である。
【００２９】
図６に示される画像読取チップ４１５は、タイミング制御回路１００、駆動回路１０１、水平走査回路１０２、ｎ個の画素回路１１０、ｎ個の画素信号処理回路１２０、増幅回路１３０、ソースフォロワー回路１４０及び基準電圧生成回路１５０を備えており、これらの各回路は、画像読取チップ４１５の外部端子から電源電圧ＶＤＤとグラウンド電圧ＶＳＳが供給されて動作する。本実施形態では、画像読取チップ４１５を構成する回路は、不図示のシリコン基板上に、フォトリソ法を含む半導体プロセスによって一体に形成されている。つまり、画像読取チップ４１５は、１つのＩＣチップとして構成されている。
【００３０】
基準電圧生成回路１５０は、第２基準電圧ＶＲＥＦ２を生成する。第２基準電圧ＶＲＥＦ２は、増幅回路１３０のプリアンプ回路１７０に供給される。
【００３１】
タイミング制御回路１００は、クロック信号ＣＬＫのパルスをカウントする不図示のカウンターを有し、当該カウンターのカウント値に基づいて、駆動回路１０１の動作を制御する制御信号及び水平走査回路１０２の動作を制御する制御信号を生成する。
【００３２】
駆動回路１０１は、タイミング制御回路１００からの制御信号に基づいて、図７に示すような、所定のタイミングで一定時間アクティブ、例えばハイレベルとなる第１リセット信号ＲＳＴ１を発生させる。この第１リセット信号ＲＳＴ１は、ｎ個の画素回路１１０に共通に供給される。
【００３３】
また、駆動回路１０１は、タイミング制御回路１００からの制御信号に基づいて、図７に示すような、それぞれ所定のタイミングで一定時間アクティブ、例えばハイレベルとな
る第２リセット信号ＲＳＴ２、転送信号ＴＲ２及び読み出し信号ＲＥＡＤを発生させる。第２リセット信号ＲＳＴ２と転送信号ＴＲ２は、排他的にアクティブとなる。この第２リセット信号ＲＳＴ２、転送信号ＴＲ２及び読み出し信号ＲＥＡＤは、ｎ個の画素信号処理回路１２０に共通に供給される。
【００３４】
水平走査回路１０２は、タイミング制御回路１００からの制御信号に基づいて、ｎ個の選択信号ＳＥＬ１〜ＳＥＬｎを発生させる。解像度設定信号ＲＥＳによって１２００ｄｐｉの解像度に設定された場合、水平走査回路１０２は、図７に示すような、１つずつ順番にアクティブ、例えばハイレベルとなるｎ個の選択信号ＳＥＬ１〜ＳＥＬｎを発生させる。また、解像度設定信号ＲＥＳによって６００ｄｐｉの解像度に設定された場合、水平走査回路１０２は、２つずつ同時に順番にアクティブとなるｎ個の選択信号ＳＥＬ１〜ＳＥＬｎを発生させる。また、解像度設定信号ＲＥＳによって３００ｄｐｉの解像度に設定された場合、水平走査回路１０２は、４つずつ同時に順番にアクティブとなるｎ個の選択信号ＳＥＬ１〜ＳＥＬｎを発生させる。
【００３５】
ｎ個の選択信号ＳＥＬ１〜ＳＥＬｎは、ｎ個の画素信号処理回路１２０にそれぞれ供給される。
【００３６】
ｎ個の画素回路１１０は、それぞれ、光電変換する受光素子を有し、画素信号ＰＩＸＯ１〜ＰＩＸＯｎを出力する。具体的には、ｎ個の画素回路１１０は、それぞれ、赤色ＬＥＤ４１２Ｒ、緑色ＬＥＤ４１２Ｇ又は青色ＬＥＤ４１２Ｂの発光によって露光時間Δｔの間に被読取媒体から受けた光に応じた電圧の画素信号ＰＩＸＯ１〜ＰＩＸＯｎを出力する。
【００３７】
ｎ個の画素信号処理回路１２０は、それぞれ、画素信号ＰＩＸＯ１〜ＰＩＸＯｎに対して第１基準電圧ＶＲＥＦ１に基づく信号処理を行い、第１アナログ信号である画像信号ＶＤＯ１〜ＶＤＯｎを出力する。第１基準電圧ＶＲＥＦ１は、例えば、モジュール基板４１４上に設けられた不図示の回路によって生成され、画像読取チップ４１５の外部端子から供給される。
【００３８】
具体的には、ｎ個の画素信号処理回路１２０は、第２リセット信号ＲＳＴ２が非アクティブであって、かつ、転送信号ＴＲ２がアクティブのときに、ｎ個の画素回路１１０からそれぞれ出力される画素信号ＰＩＸＯ１〜ＰＩＸＯｎを増幅し、増幅した電圧を、読み出し信号ＲＥＡＤがアクティブのときに記憶する。そして、ｎ個の画素信号処理回路１２０は、水平走査回路１０２から供給されるｎ個の選択信号ＳＥＬ１〜ＳＥＬｎがそれぞれアクティブのときに、記憶されている電圧に応じた画像信号ＶＤＯ１〜ＶＤＯｎを増幅回路１３０に出力する。
【００３９】
解像度設定信号ＲＥＳによって１２００ｄｐｉの解像度に設定されている場合は、増幅回路１３０に入力される信号の電圧は、順次、ｎ個の選択信号ＳＥＬによってｎ個の画像信号ＶＤＯ１〜ＶＤＯｎから選択される画像信号の電圧となる。また、解像度設定信号ＲＥＳによって６００ｄｐｉの解像度に設定されている場合は、増幅回路１３０に入力される信号の電圧は、順次、ｎ個の選択信号ＳＥＬによってｎ個の画像信号ＶＤＯ１〜ＶＤＯｎから同時に選択される２つの画像信号の平均電圧となる。また、解像度設定信号ＲＥＳによって３００ｄｐｉに設定されている場合は、増幅回路１３０に入力される信号の電圧は、順次、ｎ個の選択信号ＳＥＬによってｎ個の画像信号ＶＤＯ１〜ＶＤＯｎから同時に選択される４つの画像信号の平均電圧となる。
【００４０】
増幅回路１３０は、画像信号ＶＤＯ１〜ＶＤＯｎに対して第２基準電圧ＶＲＥＦ２に基づく増幅処理を行い、第２アナログ信号である画像信号ＳＯを出力する。本実施形態では
、増幅回路１３０は、バッファー回路１６０と、プリアンプ回路１７０とを含む。
【００４１】
バッファー回路１６０は、ＮＭＯＳトランジスター１６１、定電流源１６２、スイッチ１６３及びスイッチ１６４を含む。ＮＭＯＳトランジスター１６１のゲートには、第１基準電圧ＶＲＥＦ１が供給される。ＮＭＯＳトランジスター１６１のドレインには電源電圧ＶＤＤが供給される。ＮＭＯＳトランジスター１６１のソースは、定電流源１６２の一端及びスイッチ１６４の一端と電気的に接続されている。定電流源１６２の他端は接地されている。スイッチ１６３の一端は、ｎ個の画素信号処理回路１２０の出力端子と電気的に接続されており、画像信号ＶＤＯ１〜ＶＤＯｎが供給される。スイッチ１６３の他端は、スイッチ１６４の他端と電気的に接続されている。スイッチ１６３の制御端子には、水平走査回路１０２からスイッチ制御信号ＰＢが入力され、スイッチ制御信号ＰＢがアクティブ、例えばハイレベルのときにスイッチ１６３の両端が導通し、スイッチ制御信号ＰＢが非アクティブのときにスイッチ１６３の両端が非導通となる。スイッチ１６４の制御端子には、水平走査回路１０２からスイッチ制御信号ＰＡが入力され、スイッチ制御信号ＰＡがアクティブ、例えばハイレベルのときにスイッチ１６４の両端が導通し、スイッチ制御信号ＰＡが非アクティブのときにスイッチ１６４の両端が非導通となる。図７に示すように、スイッチ制御信号ＰＢとスイッチ制御信号ＰＡは、交互にアクティブとなる。
【００４２】
プリアンプ回路１７０は、演算増幅器１７１、容量１７２、スイッチ１７３、スイッチ１７４、スイッチ１７５及び容量１７６を含んで構成されている。容量１７６の一端は、スイッチ１６３の他端及びスイッチ１６４の他端と電気的に接続されている。容量１７６の他端は、演算増幅器１７１の入力端子と電気的に接続されている。演算増幅器１７１は、例えば、複数のＭＯＳトランジスターから構成されるソース接地型の増幅器である。容量１７２は、演算増幅器１７１の帰還容量である。スイッチ１７３は、演算増幅器１７１の帰還用スイッチである。スイッチ１７４は、演算増幅器１７１の帰還信号制御スイッチである。スイッチ１７５は、演算増幅器１７１の外部入力信号制御スイッチである。演算増幅器１７１の入力端子には、容量１７６の他端、スイッチ１７３の一端及び容量１７２の一端が電気的に接続されている。容量１７２の他端は、スイッチ１７４の一端及びスイッチ１７５の一端と電気的に接続されている。スイッチ１７３の他端及びスイッチ１７４の他端は、演算増幅器１７１の出力端子に電気的に接続されている。スイッチ１７５の他端には、外部入力電圧である第２基準電圧ＶＲＥＦ２が印加されている。スイッチ１７３の制御端子及びスイッチ１７５の制御端子には、水平走査回路１０２から第３リセット信号ＲＳＴ３が共通に入力され、第３リセット信号ＲＳＴ３がアクティブ、例えばハイレベルのときにスイッチ１７３の両端及びスイッチ１７５の両端が導通し、第３リセット信号ＲＳＴ３が非アクティブのときにスイッチ１７３の両端及びスイッチ１７５の両端が非導通となる。また、スイッチ１７４の制御端子には、水平走査回路１０２からスイッチ制御信号ＳＡが入力され、スイッチ制御信号ＳＡがアクティブ、例えばハイレベルのときにスイッチ１７４の両端が導通し、スイッチ制御信号ＳＡが非アクティブのときにスイッチ１７４の両端が非導通となる。図７に示すように、第３リセット信号ＲＳＴ３とスイッチ制御信号ＳＡは、交互にアクティブとなる。そして、演算増幅器１７１の出力端子から画像信号ＳＯが出力される。
【００４３】
ソースフォロワー回路１４０は、第１のＭＯＳトランジスターであるＮＭＯＳトランジスター１４１と、定電流源１４２とを含む。ＮＭＯＳトランジスター１４１のゲートは、演算増幅器１７１の出力端子と電気的に接続されている。ＮＭＯＳトランジスター１４１のドレインには電源電圧ＶＤＤが供給される。ＮＭＯＳトランジスター１４１のソースは定電流源１４２の一端と電気的に接続されている。定電流源１４２の他端は接地されている。このように構成されているソースフォロワー回路１４０は、ＮＭＯＳトランジスター１４１のゲートに画像信号ＳＯが入力され、ＮＭＯＳトランジスター１４１のソースの信号を第３アナログ信号である画像信号ＯＳとして出力する。画像信号ＯＳは、画像読取チ
ップ４１５の外部端子から出力され、図５に示したアナログフロントエンド２０２に供給される。
【００４４】
図６に示したｎ個の画素回路１１０はすべて同じ構成である。同様に、ｎ個の画素信号処理回路１２０はすべて同じ構成である。図８は、画素回路１１０及び画素信号処理回路１２０の構成を示す図である。図８に示されるように、画素回路１１０は、受光素子１１１、反転増幅器１１２、容量１１３及びスイッチ１１４を備えている。
【００４５】
受光素子１１１は、光を受けて電気信号に変換、すなわち光電変換する。具体的には、受光素子１１１は、光源４１２から照射された光が被読取媒体で反射した光を受けて電気信号に変換する。本実施形態では、受光素子１１１は、フォトダイオードで構成されており、アノードは接地され、カソードは反転増幅器１１２の入力端子と電気的に接続されている。
【００４６】
反転増幅器１１２は、受光素子１１１と電気的に接続され、受光素子１１１による光電変換により生成された信号を反転増幅する。具体的には、反転増幅器１１２は、入力端子が受光素子１１１のカソードと電気的に接続され、入力端子の電圧を−Ｇ倍した電圧を出力端子から出力する。
【００４７】
容量１１３は、反転増幅器１１２と並列に、その両端がそれぞれ反転増幅器１１２の入力端子及び出力端子と電気的に接続されている。すなわち、容量１１３は、反転増幅器１１２の出力端子から入力端子への信号帰還経路に設けられた帰還容量として機能する。
【００４８】
スイッチ１１４は、反転増幅器１１２と並列に、その両端がそれぞれ反転増幅器１１２の入力端子及び出力端子と電気的に接続されている。スイッチ１１４の制御端子には、第１リセット信号ＲＳＴ１が入力され、第１リセット信号ＲＳＴ１がアクティブのときにスイッチ１１４の両端が導通し、第１リセット信号ＲＳＴ１が非アクティブのときにスイッチ１１４の両端が非導通となる。第１リセット信号ＲＳＴ１がアクティブのとき、スイッチ１１４の両端が導通するため、容量１１３は、その両端がショートされて蓄積された電荷がリセットされる。
【００４９】
反転増幅器１１２の出力端子から出力される信号は、画素信号ＰＩＸＯとして画素信号処理回路１２０に入力される。なお、画素信号ＰＩＸＯは、図６の画素信号ＰＩＸＯ１〜ＰＩＸＯｎの各々に相当する。
【００５０】
画素信号処理回路１２０は、増幅回路１８０とメモリー回路１９０とを含む。増幅回路１８０は、容量１８１、反転増幅器１８２、スイッチ１８３、容量１８４、スイッチ１８５及びスイッチ１８６を備えている。
【００５１】
容量１８１は、画素回路１１０と電気的に接続されている。具体的には、容量１８１は、一端が反転増幅器１１２の出力端子と電気的に接続されており、他端が反転増幅器１８２の入力端子と電気的に接続されている。
【００５２】
反転増幅器１８２は、入力端子が容量１８１の他端と電気的に接続され、入力端子の電圧を−Ｇ倍した電圧を出力端子から出力する。
【００５３】
スイッチ１８３は、反転増幅器１８２と並列に、その両端がそれぞれ反転増幅器１８２の入力端子及び出力端子と電気的に接続されている。スイッチ１８３の制御端子には、第２リセット信号ＲＳＴ２が入力され、第２リセット信号ＲＳＴ２がアクティブのときにスイッチ１８３の両端が導通し、第２リセット信号ＲＳＴ２が非アクティブのときにスイッ
チ１８３の両端が非導通となる。
【００５４】
容量１８４は、一端が反転増幅器１８２の入力端子と電気的に接続され、他端がスイッチ１８５の一端と電気的に接続されている。第２リセット信号ＲＳＴ２がアクティブのとき、スイッチ１８３，１８６の両端が導通し、転送信号ＴＲ２は非アクティブであるので、スイッチ１８５の両端は非導通となる。これにより、反転増幅器１８２の入出力間がショートされ、反転増幅器１８２の入力端子が所定の電圧Ｖｔとなり、容量１８４は、その両端にＶｔ−ＶＲＥＦ１の電位差が生じる。そのため、容量１８４は、電位差Ｖｔ−ＶＲＥＦ１に応じた電荷が蓄積されることによりリセットされる。一方、転送信号ＴＲ２がアクティブのとき、第２リセット信号ＲＳＴ２は非アクティブであり、容量１８４は、反転増幅器１８２の両端と接続されて帰還容量として機能する。
【００５５】
スイッチ１８５は、一端が容量１８４の他端と電気的に接続され、他端が反転増幅器１８２の出力端子と電気的に接続されている。スイッチ１８５の制御端子には、転送信号ＴＲ２が入力され、転送信号ＴＲ２がアクティブのときにスイッチ１８５の両端が導通し、転送信号ＴＲ２が非アクティブのときにスイッチ１８５の両端が非導通となる。
【００５６】
スイッチ１８６は、一端が容量１８４の他端と電気的に接続され、他端には第１基準電圧ＶＲＥＦ１が印加される。スイッチ１８６の制御端子には、第２リセット信号ＲＳＴ２が入力され、第２リセット信号ＲＳＴ２がアクティブのときにスイッチ１８６の両端が導通し、第２リセット信号ＲＳＴ２が非アクティブのときにスイッチ１８６の両端が非導通となる。
【００５７】
反転増幅器１８２の出力端子から出力される信号ＣＤＳＯは、増幅回路１８０の出力信号としてメモリー回路１９０に入力される。
【００５８】
このように構成されている増幅回路１８０は、画素回路１１０から出力される画素信号ＰＩＸＯを容量１８１によってノイズキャンセルし、さらに反転増幅器１８２によって反転増幅するＣＤＳ（Correlated Double Sampling）回路として機能する。
【００５９】
メモリー回路１９０は、スイッチ１９１、容量１９２、ＮＭＯＳトランジスター１９３、定電流源１９４及びスイッチ１９５を備えている。
【００６０】
スイッチ１９１は、増幅回路１８０と電気的に接続されている。具体的には、スイッチ１９１は、一端が反転増幅器１８２の出力端子と電気的に接続されており、他端が容量１９２の一端と電気的に接続されている。スイッチ１９１の制御端子には、駆動回路１０１から読み出し信号ＲＥＡＤが入力され、読み出し信号ＲＥＡＤがアクティブのときにスイッチ１９１の両端が導通し、読み出し信号ＲＥＡＤが非アクティブのときにスイッチ１９１の両端が非導通となる。
【００６１】
容量１９２は、一端がスイッチ１９１の他端と電気的に接続され、他端にはグラウンド電圧ＶＳＳが供給される。読み出し信号ＲＥＡＤがアクティブのとき、スイッチ１９１の両端が導通し、増幅回路１８０から出力される信号ＣＤＳＯとグラウンド電圧ＶＳＳとの電位差に応じた電荷が容量１９２に蓄積される。
【００６２】
ＮＭＯＳトランジスター１９３のゲートは、スイッチ１９１の他端及び容量１９２の一端と電気的に接続されている。ＮＭＯＳトランジスター１９３のドレインには電源電圧ＶＤＤが供給される。ＮＭＯＳトランジスター１９３のソースは、定電流源１９４の一端及びスイッチ１９５の一端と電気的に接続されている。定電流源１９４の他端は接地されている。このＮＭＯＳトランジスター１９３及び定電流源１９４は、ソースフォロワー回路
を構成し、ＮＭＯＳトランジスター１９３のソースは、ＮＭＯＳトランジスター１９３のゲートの電圧に応じた電圧、すなわち、容量１９２に蓄積された電荷に応じた電圧となる。
【００６３】
スイッチ１９５の一端は、ＮＭＯＳトランジスター１９３のソース及び定電流源１９４の一端と電気的に接続されている。スイッチ１９５の他端は、増幅回路１３０の入力端子と電気的に接続されている。スイッチ１９５の制御端子には、水平走査回路１０２から選択信号ＳＥＬが入力され、選択信号ＳＥＬがアクティブのときにスイッチ１９５の両端が導通し、選択信号ＳＥＬが非アクティブのときにスイッチ１９５の両端が非導通となる。選択信号ＳＥＬがアクティブのとき、スイッチ１９５の両端が導通し、ＮＭＯＳトランジスター１９３のソースから出力される信号は、スイッチ１９５を介して画像信号ＶＤＯとして増幅回路１３０に入力される。なお、選択信号ＳＥＬは、図６の選択信号ＳＥＬ１〜ＳＥＬｎの各々に相当する。また、画像信号ＶＤＯは、図６の画像信号ＶＤＯ１〜ＶＤＯｎの各々に相当する。
【００６４】
図９は、基準電圧生成回路１５０の構成を示す図である。図９に示されるように、基準電圧生成回路１５０は、定電流源１５１、第２のＭＯＳトランジスターであるＮＭＯＳトランジスター１５２及び演算増幅器１５３を備えている。
【００６５】
定電流源１９４は、一端に電源電圧ＶＤＤが供給され、他端はＮＭＯＳトランジスター１５２のドレインと電気的に接続されている。ＮＭＯＳトランジスター１５２は、ゲートとドレインとが電気的に接続され、ソースが接地されている。そして、定電流源１９４により、ＮＭＯＳトランジスター１５２のドレイン−ソース間に所定の電流が流れＮＭＯＳトランジスター１５２のゲート及びドレインが所定の電圧となる。この定電流源１５１及びＮＭＯＳトランジスター１５２は、ＮＭＯＳトランジスター１５２のソースが交流的に接地されるソース接地回路を構成している。
【００６６】
演算増幅器１５３は、非反転入力端子がＮＭＯＳトランジスター１５２のゲート及びドレインと電気的に接続され、反転入力端子と出力端子とが電気的に接続されている。この演算増幅器１５３は、出力端子から反転入力端子の電圧とほぼ等しい電圧を出力するボルテージフォロワーとして機能する。そして、演算増幅器１５３の出力端子から出力される電圧が第２基準電圧ＶＲＥＦ２となる。
【００６７】
このように構成されている基準電圧生成回路１５０は、ＮＭＯＳトランジスター１５２を流れる電流に基づいて第２基準電圧ＶＲＥＦ２を生成する。そして、第２基準電圧ＶＲＥＦ２は、増幅回路１３０のプリアンプ回路１７０に供給される。
【００６８】
以上に説明した本実施形態の画像読取チップ４１５において、画素信号処理回路１２０から出力される信号ＣＤＳＯの電圧Ｖｃｄｓは、式（１）で表される。式（１）において、ΔＶｐｉｘは、第１リセット信号ＲＳＴ１によるリセット後から露光後の画素信号ＰＩＸＯの電位差である。Ｃｉ２は容量１８１の容量値であり、Ｃｆ２は容量１８４の容量値である。
【００６９】
【数１】
2020102754.tif 000003
【００７０】
スイッチ制御信号ＰＢがアクティブであり、かつ、スイッチ制御信号ＰＡが非アクティブであるときのプリアンプ回路１７０の入力電圧Ｖｐｒｅｉｎ１は、式（２）で表される
。また、スイッチ制御信号ＰＢが非アクティブであり、かつ、スイッチ制御信号ＰＡがアクティブであるときのプリアンプ回路１７０の入力電圧Ｖｐｒｅｉｎ２は、式（３）で表される。式（２）及び式（３）において、Ｖｔは、ＮＭＯＳトランジスター１９３と定電流源１９４とによって構成されるソースフォロワー回路及びＮＭＯＳトランジスター１６１と定電流源１６２とによって構成されるソースフォロワー回路のオフセット電圧である。
【００７１】
【数２】
2020102754.tif 000004
【００７２】
【数３】
2020102754.tif 000005
【００７３】
ソースフォロワー回路１４０の出力電圧Ｖｏｕｔは、式（４）で表される。式（４）において、Ｃｉ３は容量１７６の容量値であり、Ｃｆ３は容量１７２の容量値である。また、ＶｔＯＳは、ソースフォロワー回路１４０のオフセット電圧である。なお、入力電圧Ｖｐｒｅｉｎ１，Ｖｐｒｅｉｎ１は、画像信号ＶＤＯの電圧であり、式（４）より、増幅回路１３０の増幅処理は、画像信号ＶＤＯと第１基準電圧ＶＲＥＦ１との電位差を、第２基準電圧ＶＲＥＦ２を基準に増幅する処理である。
【００７４】
【数４】
2020102754.tif 000006
【００７５】
ここで、ソースフォロワー回路１４０のオフセット電圧ＶｔＯＳは、ＮＭＯＳトランジスター１４１の閾値電圧Ｖｔｈ及びＮＭＯＳトランジスター１４１のオーバードライブ電圧Ｖｏｖ１を用いて式（５）で表される。
【００７６】
【数５】
2020102754.tif 000007
【００７７】
オーバードライブ電圧Ｖｏｖ１は、式（６）で表される。式（６）において、ＩＤＳは、ＮＭＯＳトランジスター１４１のドレイン−ソース間電流である。また、ＣｏｘはＮＭＯＳトランジスター１４１のゲートの単位面積容量である。また、ＬはＮＭＯＳトランジスター１４１のゲート長であり、ＷはＮＭＯＳトランジスター１４１のゲート幅である。
【００７８】
【数６】
2020102754.tif 000008
【００７９】
一般に、閾値電圧Ｖｔｈは温度が上昇すると低くなる負の温度特性を持つ。また、移動度μも同様に負の温度特性である。式（６）において、負の温度特性を持つ移動度μが分母にあることから、オーバードライブ電圧Ｖｏｖ１は正の温度特性となる。一方、閾値電圧Ｖｔｈは負の温度特性であるから、式（５）より、ソースフォロワー回路１４０は、閾値電圧Ｖｔｈとオーバードライブ電圧Ｖｏｖ１のどちらか一方の支配的な温度特性の影響を受け、正又は負の温度特性αＯＳを持つ。
【００８０】
同様に、ＮＭＯＳトランジスター１９３と定電流源１９４とによって構成されるソースフォロワー回路及びＮＭＯＳトランジスター１６１と定電流源１６２とによって構成されるソースフォロワー回路は、正又は負の温度特性αを持つ。したがって、温度特性α，αＯＳを考慮すると、式（２）、式（３）及び式（４）は、それぞれ、式（７）、式（８）、式（９）のようになる。
【００８１】
【数７】
2020102754.tif 000009
【００８２】
【数８】
2020102754.tif 000010
【００８３】
【数９】
2020102754.tif 000011
【００８４】
さらに、第２基準電圧ＶＲＥＦ２は、基準電圧生成回路１５０によって生成されるので、基準電圧生成回路１５０の温度特性βを考慮すると、式（９）は式（１０）のようになる。
【００８５】
【数１０】
2020102754.tif 000012
【００８６】
式（１０）より、基準電圧生成回路１５０の温度特性βがソースフォロワー回路１４０の温度特性αＯＳと逆の温度特性を持てば、ソースフォロワー回路１４０の出力電圧Ｖｏｕｔの温度特性が小さくなり、画像読取チップ４１５の温度特性による画質劣化を低減させることができる。そこで、本実施形態では、ソースフォロワー回路１４０の温度特性αＯＳと基準電圧生成回路１５０の温度特性βとは互いに逆向きであるようにする。そのため、図９に示したように、基準電圧生成回路１５０は、定電流源１５１及びＮＭＯＳトランジスター１５２からなるソース接地回路によって第２基準電圧ＶＲＥＦ２を生成している。第２基準電圧ＶＲＥＦ２は、ＮＭＯＳトランジスター１５２の閾値電圧Ｖｔｈ及びＮＭＯＳトランジスター１５２のオーバードライブ電圧Ｖｏｖ２を用いて式（１１）で表される。なお、本実施形態では、ＮＭＯＳトランジスター１４１とＮＭＯＳトランジスター１５２は製造プロセスの同一工程で作られ、ソース及びドレインの不純物濃度はそれぞれほぼ同じであるため、ＮＭＯＳトランジスター１４１とＮＭＯＳトランジスター１５２はほぼ同じ閾値電圧Ｖｔｈを持つものとしている。
【００８７】
【数１１】
2020102754.tif 000013
【００８８】
ここで、式（１０）において、第２基準電圧ＶＲＥＦ２の項とソースフォロワー回路１４０のオフセット電圧ＶｔＯＳの項とは互いに符号が逆であるから、式（１１）で表される第２基準電圧ＶＲＥＦ２の温度特性の極性と式（５）で表されるオフセット電圧ＶｔＯＳの温度特性の極性を揃えることで、温度特性βと温度特性αＯＳとが逆になる。例えば
、閾値電圧Ｖｔｈの負の温度特性よりもオーバードライブ電圧Ｖｏｖ１の正の温度特性の方が支配的であれば、オフセット電圧ＶｔＯＳは正の温度特性を持つ。この場合、オーバードライブ電圧Ｖｏｖ２の正の温度特性も閾値電圧Ｖｔｈの負の温度特性よりも支配的にすることで、第２基準電圧ＶＲＥＦ２も正の温度特性を持ち、第２基準電圧ＶＲＥＦ２の温度特性の極性とオフセット電圧ＶｔＯＳの温度特性の極性を揃えることができる。
【００８９】
さらに、ＮＭＯＳトランジスター１４１のオーバードライブ電圧Ｖｏｖ１とＮＭＯＳトランジスター１５２のオーバードライブ電圧Ｖｏｖ２とは等しいことが好ましい。このようにすれば、オフセット電圧ＶｔＯＳと第２基準電圧ＶＲＥＦ２が一致し、これらの温度特性もほぼ等しくなる。なお、オーバードライブ電圧Ｖｏｖ１とオーバードライブ電圧Ｖｏｖ２とが等しいとは、正確に等しい場合だけでなく、実質的に等しい場合も含み、例えば、製造誤差等に起因して生じる微差がある場合も含まれる概念である。
【００９０】
ここで、ＮＭＯＳトランジスター１４１のオーバードライブ電圧Ｖｏｖ１は式（６）で表され、ＮＭＯＳトランジスター１５２のオーバードライブ電圧Ｖｏｖ２も式（６）と同様の式で表される。本実施形態では、ＮＭＯＳトランジスター１４１とＮＭＯＳトランジスター１５２は製造プロセスの同一工程で作られるので、ゲートの単位面積容量Ｃｏｘはほぼ同じである。また、ＮＭＯＳトランジスター１４１とＮＭＯＳトランジスター１５２とは導電型が同じＮ型であるため、移動度μもほぼ同じである。したがって、式（６）より、ＮＭＯＳトランジスター１４１とＮＭＯＳトランジスター１５２に対して、ＩＤＳ×Ｌ／Ｗを等しくすることにより、オーバードライブ電圧Ｖｏｖ１とオーバードライブ電圧Ｖｏｖ２とを等しくすることができる。実際、ソースフォロワー回路１４０は画像読取チップ４１５の出力回路であるので、ＮＭＯＳトランジスター１４１に流す電流ＩＤＳを大きくする必要がある。例えば、ＮＭＯＳトランジスター１４１に流す電流ＩＤＳがＮＭＯＳトランジスター１５２に流す電流の２倍である場合、式（６）より、ＮＭＯＳトランジスター１４１のゲート幅ＷをＮＭＯＳトランジスター１５２のゲート幅の２倍にすることで、オーバードライブ電圧Ｖｏｖ１とオーバードライブ電圧Ｖｏｖ２とを等しくすることができる。
【００９１】
そして、オーバードライブ電圧Ｖｏｖ１とオーバードライブ電圧Ｖｏｖ２を等しくすることにより、基準電圧生成回路１５０の温度特性βの絶対値とソースフォロワー回路１４０の温度特性αＯＳの絶対値が等しくなり、式（１０）は式（１２）のようになって、ソースフォロワー回路１４０の出力電圧Ｖｏｕｔの温度特性をほぼゼロにすることができる。その結果、画像読取チップ４１５の温度特性による画質劣化をさらに低減させることができる。
【００９２】
【数１２】
2020102754.tif 000014
【００９３】
１−４．作用効果
以上に説明したように、本実施形態では、画像読取装置であるスキャナーユニット３において、画像読取チップ４１５は、画素信号処理回路１２０から出力される画像信号ＶＤＯ１〜ＶＤＯｎに対して第２基準電圧ＶＲＥＦ２に基づく増幅処理を行い、画像信号ＳＯを出力する増幅回路と、ＮＭＯＳトランジスター１４１のゲートに画像信号ＳＯが入力され、ＮＭＯＳトランジスター１４１のソースの信号を画像信号ＯＳとして出力するソースフォロワー回路１４０と、ＮＭＯＳトランジスター１５２を有し、ＮＭＯＳトランジスター１５２を流れる電流に基づいて第２基準電圧ＶＲＥＦ２を生成する基準電圧生成回路１５０と、を含む。そして、ソースフォロワー回路１４０の温度特性と基準電圧生成回路１
５０の温度特性とは互いに逆向きであるので、ソースフォロワー回路１４０から出力される画像信号ＯＳの温度特性を小さくすることができる。具体的には、基準電圧生成回路１５０がＮＭＯＳトランジスター１５２を用いたソース接地回路を含むことにより、ソースフォロワー回路１４０の温度特性αＯＳと基準電圧生成回路１５０の温度特性βとが互いに逆向きになり、前述の式（１０）より、画像信号ＯＳの温度特性が小さくなる。さらに、ＮＭＯＳトランジスター１４１とＮＭＯＳトランジスター１５２が製造プロセスの同一工程で作られるので両者の閾値電圧はほぼ等しいため、前述の式（５）及び式（１１）より、両者のオーバードライブ電圧を等しくすることにより、ソースフォロワー回路１４０の温度特性αＯＳと基準電圧生成回路１５０の温度特性βの絶対値がほぼ等しくなり、画像信号ＯＳの温度特性がさらに小さくなる。したがって、本実施形態によれば、温度特性の良い画像信号を出力することが可能な画像読取チップ及び温度によらず精度良く画像を読み取ることが可能な画像読取装置を提供することができる。
【００９４】
特に、ソースフォロワー回路１４０の温度特性は製造ばらつきが大きいため、画像読取チップ４１５の外部から温度に応じた第２基準電圧ＶＲＥＦ２を供給しても製造ばらつき分の温度特性を十分小さくすることは難しい。これに対して、本実施形態によれば、画像読取チップ４１５の内部に設けられた基準電圧生成回路１５０が第２基準電圧ＶＲＥＦ２を生成するので、ソースフォロワー回路１４０の温度特性と基準電圧生成回路１５０の温度特性が同じようにずれることになり、製造ばらつきによる温度特性のずれを相殺することができる。また、画像読取チップ４１５の外部に基準電圧生成回路１５０を設ける必要がないので、実装部品が減り、画像読取装置のコストが低減される。
【００９５】
また、本実施形態では、画像読取チップ４１５において、ＮＭＯＳトランジスター１４１とＮＭＯＳトランジスター１５２とは導電型が同じＮ型であるので、両トランジスターは同じ振る舞いをするため、Ｐ型のＭＯＳトランジスターの特性とＮ型のＭＯＳトランジスターの特性との違いに基づく温度特性を補正する必要がない。
【００９６】
特に、スキャナー用のイメージセンサーでは、画像読み取りの高速化による発熱が大きい。自動原稿送り装置（ＡＤＦ：Automatic Document Feeder）を有する複合機の場合、印刷と同等の読取速度が必要となり、例えば、１分当たり２００枚の画像の読み取りが要求される。読み取り速度の高速化に伴い、画像読取チップの消費電力が増大し、発熱量が増えてしまう。また、スキャナー用のイメージセンサーは画像読み取りチップの発熱に加えて、ＬＥＤ等の光源の発熱による温度上昇も加わる。高速化で露光時間が短くなるため、光量を抑制しづらく発熱量を抑えることが難しい。さらに、イメージセンサーを移動させるスキャナーでは、モーターによる発熱が画像読取チップの温度上昇に加わる。以上より、スキャナー用のイメージセンサーでは、画像読取チップの温度が変化する範囲が大きい。本実施形態によれば、画像読取チップの温度が変化する範囲が大きくても、温度特性の良い画像信号を出力することが可能な画像読取チップ及び温度によらず精度良く画像を読み取ることが可能な画像読取装置を提供することができる。
【００９７】
また、スキャナー用のイメージセンサーでは、スキャン開始前にシェーディング補正により全画素回路の出力電圧レベルを揃えているが、シェーディング補正で対応しきれない場合がある。例えば、大きな紙をスキャンすると、スキャン開始から徐々にチップの温度が上昇し、１枚の紙の上側と下側で各画素回路の出力レベルがずれてしまう可能性がある。同様に、１枚ごとにシェーディング補正を行わないスキャナーでは、複数枚の紙をスキャンする場合、時間が立つほど画像読取チップの温度が高くなり、各画素回路の出力レベルがずれてしまう可能性がある。本実施形態によれば、シェーディング補正では対応しきれない温度補償が可能であり、温度特性の良い画像信号を出力することが可能な画像読取チップ及び温度によらず精度良く画像を読み取ることが可能な画像読取装置を提供することができる。
【００９８】
さらに、デジタルカメラやファクトリーオートメーションシステム等に用いられるエリアセンサーは、画素回路の出力信号をＡ／Ｄ変換回路によってデジタル信号に変換するため温度変化の影響を受けづらいのに対して、スキャナー用のラインセンサーは、低コスト化の要求が強いので画像読取チップにＡ／Ｄ変換回路を搭載できない。そのため、画素回路の出力信号をアナログ信号処理することになり、温度変化の影響を受けやすい。本実施形態によれば、アナログ信号処理を行うが、温度特性の良い画像信号を出力することが可能な画像読取チップ及び温度によらず精度良く画像を読み取ることが可能な画像読取装置を提供することができる。
【００９９】
２．第２実施形態
以下、第２実施形態について、主に第１実施形態と異なる内容について説明し、第１実施形態と重複する説明を適宜省略する。図１０は、第２実施形態における画像読取チップ４１５の回路構成を示す図である。図１０に示されるように、第２実施形態における画像読取チップ４１５は、第１実施形態における画像読取チップ４１５に対して、基準電圧生成回路１５０の構成異なる。具体的には、図１０に示されるように、基準電圧生成回路１５０は、第１基準電圧ＶＲＥＦ１及び第２基準電圧ＶＲＥＦ２を生成する。第１基準電圧ＶＲＥＦ１は、ｎ個の画素信号処理回路１２０及び増幅回路１３０のプリアンプ回路１７０に供給され、第２基準電圧ＶＲＥＦ２は、増幅回路１３０のバッファー回路１６０に供給される。
【０１００】
図１１は、第２実施形態における基準電圧生成回路１５０の構成を示す図である。図１１に示されるように、基準電圧生成回路１５０は、定電流源１５１、ＮＭＯＳトランジスター１５２、演算増幅器１５３、演算増幅器１５４、抵抗１５５及び抵抗１５６を備えている。
【０１０１】
定電流源１５１、ＮＭＯＳトランジスター１５２及び演算増幅器１５３の電気的な接続関係は図９と同じであり、その説明を省略する。
【０１０２】
演算増幅器１５４は、非反転入力端子がＮＭＯＳトランジスター１５２のゲート及びドレインと電気的に接続され、反転入力端子が抵抗１５５の一端及び抵抗１５６の一端と電気的に接続されている。抵抗１５５の他端は接地され、抵抗１５６の他端は演算増幅器１５４の出力端子と電気的に接続されている。そして、演算増幅器１５４の出力端子から出力される電圧が第１基準電圧ＶＲＥＦ１となる。
【０１０３】
ＮＭＯＳトランジスター１５２のドレインの電圧は、ＮＭＯＳトランジスター１５２の閾値電圧Ｖｔｈとオーバードライブ電圧Ｖｏｖ２との和であるから、抵抗１５５の抵抗値をＲ１、抵抗１５６の抵抗値をＲ２としたとき、第１基準電圧ＶＲＥＦ１は式（１３）で表される。
【０１０４】
【数１３】
2020102754.tif 000015
【０１０５】
このように構成されている基準電圧生成回路１５０は、ＮＭＯＳトランジスター１５２を流れる電流に基づいて第１基準電圧ＶＲＥＦ１を生成する。
【０１０６】
以上に説明した第２実施形態によれば、画像読取チップ４１５は、その内部に設けられた簡単な構成の基準電圧生成回路１５０によって第１基準電圧ＶＲＥＦ１を生成するので
、第１実施形態と異なり、画像読取チップ４１５の外部から第１基準電圧ＶＲＥＦ１が供給されるための外部端子が不要である。したがって、第２実施形態における画像読取チップ４１５は、第１実施形態よりも低コスト化が可能である。
【０１０７】
ここで、第１基準電圧ＶＲＥＦ１は式（１０）に現れないので、定電流源１５１及びＮＭＯＳトランジスター１５２からなるソース接地回路の出力信号に基づいて第１基準電圧ＶＲＥＦ１が生成されても、ソースフォロワー回路１４０の出力電圧Ｖｏｕｔの温度特性に影響しない。したがって、第２実施形態によれば、第１実施形態と同様の効果を奏することができる。
【０１０８】
３．変形例
３−１．第１変形例
上記の各実施形態において、ソースフォロワー回路１４０に含まれるＮＭＯＳトランジスター１４１をデプレッション型のＮＭＯＳトランジスターにしてもよい。ＮＭＯＳトランジスター１４１をデプレッション型にすることにより、その閾値電圧が低くなるので、閾値電圧によるソースフォロワー回路１４０の出力電圧の低下が小さくなり、画像信号ＯＳのＳ／Ｎ比（Signal to Noise Ratio）が向上する。
【０１０９】
この第１変形例では、基準電圧生成回路１５０のソース接地回路に含まれるＮＭＯＳトランジスター１５２は、上記の各実施形態と同様、通常のＮＭＯＳトランジスター、すなわちエンハンスメント型のＮＭＯＳトランジスターである。したがって、ＮＭＯＳトランジスター１４１の閾値電圧Ｖｔｈ１とＮＭＯＳトランジスター１５２の閾値電圧Ｖｔｈ２は異なり、その結果、閾値電圧Ｖｔｈ１の温度特性と閾値電圧Ｖｔｈ２の温度特性も異なる。そのため、基準電圧生成回路１５０の温度特性βの絶対値とソースフォロワー回路１４０の温度特性αＯＳの絶対値を等しくするために、ＮＭＯＳトランジスター１４１のオーバードライブ電圧Ｖｏｖ１とＮＭＯＳトランジスター１５２のオーバードライブ電圧Ｖｏｖ２を異ならせて、オーバードライブ電圧Ｖｏｖ２の温度特性とオーバードライブ電圧Ｖｏｖ１の温度特性との差が、閾値電圧Ｖｔｈ１の温度特性と閾値電圧Ｖｔｈ２の温度特性との差に等しくなるようにするのが好ましい。
【０１１０】
３−２．第２変形例
上記の各実施形態において、第１のＰＭＯＳトランジスターを用いてソースフォロワー回路１４０を構成し、第２のＰＭＯＳトランジスターを用いて基準電圧生成回路１５０のソース接地回路を構成してもよい。この変形例２では、第１のＰＭＯＳトランジスターと第２のＰＭＯＳトランジスターは製造プロセスの同一工程で作られるので、閾値電圧Ｖｔｈ及びゲートの単位面積容量Ｃｏｘはほぼ同じである。また、第１のＰＭＯＳトランジスターと第２のＰＭＯＳトランジスターとは導電型が同じＰ型であるため、移動度μもほぼ同じである。したがって、前述の式（６）より、第１のＰＭＯＳトランジスターと第２のＰＭＯＳトランジスターに対して、ＩＤＳ×Ｌ／Ｗを等しくすることにより、第１のＰＭＯＳトランジスターのオーバードライブ電圧Ｖｏｖ１と第２のＰＭＯＳトランジスターのオーバードライブ電圧Ｖｏｖ２とを等しくすることができる。そして、オーバードライブ電圧Ｖｏｖ１とオーバードライブ電圧Ｖｏｖ２を等しくすることにより、基準電圧生成回路１５０の温度特性βの絶対値とソースフォロワー回路１４０の温度特性αＯＳの絶対値が等しくなり、式（１０）は式（１２）のようになって、ソースフォロワー回路１４０の出力電圧Ｖｏｕｔの温度特性をほぼゼロにすることができる。その結果、画像読取チップ４１５の温度特性による画質劣化をさらに低減させることができる。
【０１１１】
３−３．第３変形例
上記の各実施形態では、光源４１２は、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤを高速に切り換えながら順番に発光させるものであり、可視光を出射しているが、可視光以外の光
、例えば、近赤外光を出射するものであってもよい。
【０１１２】
以上、本実施形態あるいは変形例について説明したが、本発明はこれら本実施形態あるいは変形例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。例えば、上記の実施形態および各変形例を適宜組み合わせることも可能である。
【０１１３】
本発明の画像読取装置及び半導体装置は、スキャナーやスキャナー用のイメージセンサーに好適であるが、アナログ信号処理により高速な画像読み取りが必要な装置やセンサーにも適用可能である。
【０１１４】
本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１１５】
１…複合機、２…プリンターユニット、３…スキャナーユニット、４…ヒンジ部、１１…アッパーフレーム、１２…画像読取部、１３…上蓋、１６…下ケース、１７…上ケース、３１…センサーユニット、３２…センサーキャリッジ、３３…ガイド軸、３４…センサー移動機構、４１…イメージセンサーモジュール、６３…操作部、６５…装置ハウジング、６６…排出口、１００…タイミング制御回路、１０１…駆動回路、１０２…水平走査回路、１１０…画素回路、１１１…受光素子、１１２…反転増幅器、１１３…容量、１１４…スイッチ、１２０…画素信号処理回路、１３０…増幅回路、１４０…ソースフォロワー回路、１４１…ＮＭＯＳトランジスター、１４２…定電流源、１５０…基準電圧生成回路、１５１…定電流源、１５２…ＮＭＯＳトランジスター、１５３…演算増幅器、１５４…演算増幅器、１５５…抵抗、１５６…抵抗、１６０…バッファー回路、１６１…ＮＭＯＳトランジスター、１６２…定電流源、１６３…スイッチ、１６４…スイッチ、１７０…プリアンプ回路、１７１…演算増幅器、１７２…容量、１７３…スイッチ、１７４…スイッチ、１７５…スイッチ、１７６…容量、１８０…増幅回路、１８１…容量、１８２…反転増幅器、１８３…スイッチ、１８４…容量、１８５…スイッチ、１８６…スイッチ、１９０…メモリー回路、１９１…スイッチ、１９２…容量、１９３…ＮＭＯＳトランジスター、１９４…定電流源、１９５…スイッチ、２００…制御部、２０２…アナログフロントエンド、４００…半導体基板、４１１…ケース、４１２…光源、４１２Ｒ…赤色ＬＥＤ、４１２Ｇ…緑色ＬＥＤ、４１２Ｂ…青色ＬＥＤ、４１３…レンズ、４１４…モジュール基板、４１５…画像読取チップ
【図１】
2020102754.tif 000016
【図２】
2020102754.tif 000017
【図３】
2020102754.tif 000018
【図４】
2020102754.tif 000019
【図５】
2020102754.tif 000020
【図６】
2020102754.tif 000021
【図７】
2020102754.tif 000022
【図８】
2020102754.tif 000023
【図９】
2020102754.tif 000024
【図１０】
2020102754.tif 000025
【図１１】
2020102754.tif 000026