(57)【要約】【課題】耐圧の変動を抑制できる半導体装置を提供する。【解決手段】実施形態に係る半導体装置は、第１電極、半導体層、第２電極、第３電極、半絶縁層、及び第１絶縁層を有する。半導体層は、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、第１導電形の第３半導体領域と、を有する。第１半導体領域は、第１部分と、第１部分の周りに設けられた第２部分と、第２部分の周りに設けられた第３部分と、を有する。第２半導体領域は、第１部分の上に設けられている。第３半導体領域は、第３部分の上に位置し、第１半導体領域よりも高い第１導電形の不純物濃度を有する。第２電極は、第２半導体領域と電気的に接続されている。第３電極は、第３半導体領域と電気的に接続されている。半絶縁層は、第２電極の一部、第２部分、及び第３電極を覆い、第２電極及び第３電極と電気的に接続されている。第１絶縁層は、第２部分と半絶縁層との間に設けられ、厚さが０．５ｎｍ以上３．０ｎｍ以下である。【選択図】図２
2020047718.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
前記第１電極の上に設けられた半導体層であって、
第１部分と、前記第１電極から前記半導体層に向かう第１方向に垂直であり互いに直交する第２方向及び第３方向において前記第１部分の周りに設けられた第２部分と、前記第２方向及び前記第３方向において前記第２部分の周りに設けられた第３部分と、を有し、前記第１電極と電気的に接続された第１導電形の第１半導体領域と、
前記第１部分の上に設けられた第２導電形の第２半導体領域と、
前記第２方向及び前記第３方向において前記第２半導体領域の周りに設けられ、前記第２半導体領域から離れ、前記第３部分の上に位置し、前記第１半導体領域よりも高い第１導電形の不純物濃度を有する第１導電形の第３半導体領域と、
を有する半導体層と、
前記第２半導体領域の上に設けられ、前記第２半導体領域と電気的に接続された第２電極と、
前記第２方向及び前記第３方向において前記第２電極の周りに設けられ、前記第２電極から離れ、前記第３半導体領域の上に位置し、前記第３半導体領域と電気的に接続された第３電極と、
前記第２電極の一部、前記第２部分、及び前記第３電極を覆い、前記第２電極及び前記第３電極と電気的に接続された半絶縁層と、
前記第２部分と前記半絶縁層との間に設けられ、厚さが０．５ｎｍ以上３．０ｎｍ以下の第１絶縁層と、
を備えた半導体装置。
【請求項２】
前記第１絶縁層は、酸化シリコン、酸窒化シリコン、又は窒化シリコンを含む請求項１記載の半導体装置。
【請求項３】
前記第１絶縁層は、前記第２電極と前記半絶縁層との間及び前記第３電極と前記半絶縁層との間にさらに設けられた請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体層は、前記第２半導体領域よりも低い第２導電形の不純物濃度を有する第２導電形の第４半導体領域をさらに有し、
前記第４半導体領域は、前記第２方向及び前記第３方向において前記第２半導体領域の周りに設けられ、前記第２部分の上に位置する請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
ゲート電極をさらに備え、
前記半導体層は、前記第２半導体領域の上に選択的に設けられた第１導電形の第５半導体領域をさらに有し、
前記ゲート電極は、前記第１部分、第２半導体領域、及び前記第５半導体領域とゲート絶縁層を介して対向する請求項１〜４のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
ダイオード、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)、ＩＧＢＴ(Insulated Gate Bipolar Transistor)などの半導体装置は、電力変換等の用途に用いられる。室温又は高温で電圧を経時的に印加して耐圧を測定する信頼性試験において、半導体装置の耐圧が低下する場合がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１７１４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、電圧の印加による耐圧の低下を抑制できる半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１電極、半導体層、第２電極、第３電極、半絶縁層、及び第１絶縁層を有する。前記半導体層は、前記第１電極の上に設けられている。前記半導体層は、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、第１導電形の第３半導体領域と、を有する。前記第１半導体領域は、第１部分と、前記第１電極から前記半導体層に向かう第１方向に垂直であり互いに直交する第２方向及び第３方向において前記第１部分の周りに設けられた第２部分と、前記第２方向及び前記第３方向において前記第２部分の周りに設けられた第３部分と、を有する。前記第１半導体領域は、前記第１電極と電気的に接続されている。前記第２半導体領域は、前記第１部分の上に設けられている。前記第３半導体領域は、前記第２方向及び前記第３方向において前記第２半導体領域の周りに設けられ、前記第２半導体領域から離れ、前記第３部分の上に位置し、前記第１半導体領域よりも高い第１導電形の不純物濃度を有する。前記第２電極は、前記第２半導体領域の上に設けられ、前記第２半導体領域と電気的に接続されている。前記第３電極は、前記第２方向及び前記第３方向において前記第２電極の周りに設けられ、前記第２電極から離れ、前記第３半導体領域の上に位置し、前記第３半導体領域と電気的に接続されている。前記半絶縁層は、前記第２電極の一部、前記第２部分、及び前記第３電極を覆い、前記第２電極及び前記第３電極と電気的に接続されている。前記第１絶縁層は、前記第２部分と前記半絶縁層との間に設けられ、厚さが０．５ｎｍ以上３．０ｎｍ以下である。
【図面の簡単な説明】
【０００６】
【図１】実施形態に係る半導体装置を表す平面図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】第１絶縁層の厚さと耐圧との関係を表すグラフである。
【図４】実施形態の変形例に係る半導体装置を表す断面図である。
【図５】実施形態の変形例に係る半導体装置を表す断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明において、ｎ＋、ｎ、ｎ−及びｐ＋、ｐ、ｐ−の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」及び「−」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「−」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。また、これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
【０００８】
図１は、実施形態に係る半導体装置を表す平面図である。
図２は、図１のＡ−Ａ’断面図である。
なお、図１では、半絶縁層３０、第１絶縁層３１、第２絶縁層３２、第３絶縁層３３、第４絶縁層３４、及び封止部５０が省略されている。
【０００９】
図１及び図２に表した半導体装置１００は、ダイオードである。半導体装置１００は、図２に表したように、半導体層１０、下部電極２１（第１電極）、上部電極２２（第２電極）、ＥＱＰＲ(EQuivalent-Potential Ring)電極２３（第３電極）、半絶縁層３０、第１絶縁層３１、第２絶縁層３２、第３絶縁層３３、第４絶縁層３４、及び封止部５０を有する。半導体層１０は、ｎ−形（第１導電形）半導体領域１１（第１半導体領域）、ｐ形（第２導電形）ベース領域１２（第２半導体領域）、ｎ＋形半導体領域１３（第３半導体領域）、ｐ−形リサーフ領域１４ａ〜１４ｃ（第４半導体領域）、及びｎ＋形ドレイン領域１７を有する。
【００１０】
実施形態の説明には、ＸＹＺ直交座標系を用いる。ここでは、下部電極２１から半導体層１０に向かう方向をＺ方向（第１方向）とする。Ｚ方向に垂直であり、相互に直交する２方向をＸ方向（第２方向）及びＹ方向（第３方向）とする。
【００１１】
下部電極２１は、半導体装置１００の下面に設けられている。ｎ＋形ドレイン領域１７は、下部電極２１の上に設けられ、下部電極２１と電気的に接続されている。ｎ−形半導体領域１１は、ｎ＋形ドレイン領域１７の上に設けられている。ｎ−形半導体領域１１は、ｎ＋形ドレイン領域１７を介して下部電極２１と電気的に接続されている。
【００１２】
ｎ−形半導体領域１１は、第１部分１１ａ、第２部分１１ｂ、及び第３部分１１ｃを有する。第２部分１１ｂは、Ｘ方向及びＹ方向において第１部分１１ａの周りに設けられている。第３部分１１ｃは、Ｘ方向及びＹ方向において第２部分１１ｂの周りに設けられている。第１部分１１ａは、ｎ−形半導体領域１１のＸ方向における中心及びＹ方向における中心を含む。第３部分１１ｃは、ｎ−形半導体領域１１のＸ方向における端部及びＹ方向における端部を含む。図１では、第１部分１１ａ〜第３部分１１ｃの配置が鎖線で表されている。
【００１３】
ｐ形ベース領域１２は、第１部分１１ａの上に設けられている。ｎ＋形半導体領域１３は、Ｘ方向及びＹ方向においてｐ形ベース領域１２の周りに設けられ、第３部分１１ｃの上に位置している。ｎ＋形半導体領域１３は、ｐ形ベース領域１２から離れている。
【００１４】
上部電極２２は、ｐ形ベース領域１２の上に設けられ、ｐ形ベース領域１２と電気的に接続されている。図１及び図２に表したように、ＥＱＰＲ電極２３は、Ｘ方向及びＹ方向において上部電極２２の周りに設けられ、ｎ＋形半導体領域１３の上に位置し、ｎ＋形半導体領域１３と電気的に接続されている。
【００１５】
Ｘ方向及びＹ方向において、ｐ形ベース領域１２の周りには、リサーフ領域が設けられる。リサーフ領域は、第２部分１１ｂの上に位置する。図１及び図２に表した例では、リサーフ領域として、ｐ−形リサーフ領域１４ａ〜ｐ−形リサーフ領域１４ｃが設けられている。ｐ−形リサーフ領域１４ａは、ｐ形ベース領域１２と接している。ｐ−形リサーフ領域１４ｂは、Ｘ方向及びＹ方向においてｐ−形リサーフ領域１４ａの周りに設けられ、ｐ−形リサーフ領域１４ａと接している。ｐ−形リサーフ領域１４ｃは、ｐ−形リサーフ領域１４ｂの周りに設けられ、Ｘ方向及びＹ方向においてｐ−形リサーフ領域１４ｂ及びｎ＋形半導体領域１３との間に配置され、ｐ−形リサーフ領域１４ｂ及びｎ＋形半導体領域１３から離れている。
【００１６】
半絶縁層３０は、上部電極２２の一部（外周）、ＥＱＰＲ電極２３、及び第２部分１１ｂを覆っている。第１絶縁層３１は、少なくとも第２部分１１ｂと半絶縁層３０との間に設けられる。図２に表した例では、第１絶縁層３１は、さらに上部電極２２と半絶縁層３０との間及びＥＱＰＲ電極２３と半絶縁層３０との間に設けられている。第４絶縁層３４は、半絶縁層３０を覆っている。第４絶縁層３４は、例えば、半導体層１０や半絶縁層３０を保護する保護層として機能する。封止部５０は、第４絶縁層３４の上に設けられ、半導体装置１００の上面の一部を封止している。
【００１７】
半絶縁層３０の電気抵抗は、第１絶縁層３１の電気抵抗よりも低い。例えば、半絶縁層３０の抵抗率は、１．０×１０８以上１．０×１０１３未満［Ω・ｃｍ］である。第１絶縁層３１の抵抗率は、１．０×１０１３以上［Ω・ｃｍ］である。
【００１８】
第１絶縁層３１の厚さは、第２部分１１ｂと半絶縁層３０との間をトンネル電流が流れるように設定される。従って、第１絶縁層３１が上部電極２２と半絶縁層３０との間及びＥＱＰＲ電極２３と半絶縁層３０との間に設けられている場合でも、半絶縁層３０は、上部電極２２及びＥＱＰＲ電極２３と電気的に接続される。第１絶縁層３１の具体的な厚さは、後述する。
【００１９】
半絶縁層３０ごとの特性のばらつきや、半絶縁層３０内の各点における特性のばらつきを抑制するためには、半絶縁層３０の厚さは、第１絶縁層３１の厚さよりも大きいことが望ましい。例えば、半絶縁層３０の厚さは、２００ｎｍ以上に設定される。
【００２０】
第２絶縁層３２は、ｐ形ベース領域１２の外周と上部電極２２の外周との間に設けられている。第３絶縁層３３は、ｎ＋形半導体領域１３の内周とＥＱＰＲ電極２３の内周との間に設けられている。第２絶縁層３２及び第３絶縁層３３は、半絶縁層３０及び第１絶縁層３１よりも厚い。
図２に表したように、第２絶縁層３２は、さらに、ｐ形ベース領域１２の外周及び上部電極２２の外周よりも外側に設けられていても良い。上部電極２２の外周よりも外側に設けられた部分の少なくとも一部において、第２絶縁層３２の厚さが、ｐ形ベース領域１２と上部電極２２との間から第３絶縁層３３に向けて徐々に小さくなっていても良い。
第３絶縁層３３は、さらに、ｎ＋形半導体領域１３の内周及びＥＱＰＲ電極２３の内周よりも内側に設けられていても良い。ＥＱＰＲ電極２３の内周よりも内側に設けられた部分の少なくとも一部において、第３絶縁層３３の厚さが、ｎ＋形半導体領域１３とＥＱＰＲ電極２３との間から第２絶縁層３２に向けて徐々に小さくなっていても良い。
【００２１】
各構成要素の材料の一例を説明する。
半導体層１０は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。半導体材料としてシリコンが用いられる場合、ｎ形不純物として、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物として、ボロンを用いることができる。
下部電極２１、上部電極２２、及びＥＱＰＲ電極２３は、アルミニウムなどの金属を含む。
半絶縁層３０は、窒化シリコンを含む。第１絶縁層３１は、窒素及び酸素からなる群より選択された少なくとも１つと、シリコンと、を含む。例えば、第１絶縁層３１は、酸化シリコン、酸窒化シリコン、又は窒化シリコンを含む。第２絶縁層３２及び第３絶縁層３３は、酸化シリコンを含む。第４絶縁層３４は、窒化シリコンを含む。
【００２２】
第１絶縁層３１が窒化シリコンを含む場合、半絶縁層３０は、電気抵抗を低減するために、第１絶縁層３１よりも多くのシリコンを含む。すなわち、半絶縁層３０における窒素の含有量に対するシリコンの含有量の割合は、第１絶縁層３１における窒素の含有量に対するシリコンの含有量の割合よりも大きい。
半絶縁層３０における窒素の含有量を、Ｃ１Ｎとする。半絶縁層３０におけるシリコンの含有量を、Ｃ１Ｓｉとする。第１絶縁層３１における窒素の含有量を、Ｃ２Ｎとする。第１絶縁層３１におけるシリコンの含有量を、Ｃ２Ｓｉとする。割合Ｃ１Ｓｉ／Ｃ１Ｎから０．７５（化学量論比）を減じた値は、割合Ｃ２Ｓｉ／Ｃ２Ｎから０．７５を減じた値よりも大きい。上述した抵抗率を実現するためには、割合Ｃ１Ｓｉ／Ｃ１Ｎは、１．０以上１．５以下であることが望ましい。割合Ｃ２Ｓｉ／Ｃ２Ｎは、０．７以上０．９５以下であることが望ましい。
また、第４絶縁層３４に含まれる窒化シリコンの組成は、第４絶縁層３４の保護層としての機能を高めるために、化学量論比に近いことが望ましい。例えば、第４絶縁層３４における窒素の含有量を、Ｃ３Ｎとし、第４絶縁層３４におけるシリコンの含有量を、Ｃ３Ｓｉとすると、割合Ｃ３Ｓｉ／Ｃ３Ｎは、０．７以上０．９５以下であることが望ましい。
【００２３】
半導体装置１００の動作を説明する。
下部電極２１に対して上部電極２２に内蔵電位以上の正の電圧を印加すると、上部電極２２から下部電極２１に順方向電流が流れる。上部電極２２に対して下部電極２１に正の電圧が印加されると、ｎ−形半導体領域１１とｐ形ベース領域１２との間の界面から空乏層が広がり、下部電極２１と上部電極２２との間の通電が抑制される。
【００２４】
上部電極２２に対して下部電極２１に正の電圧が印加された状態（耐圧時）では、ｐ形ベース領域１２から離れるほど、半導体装置１０内の各点における電位が高くなっていく。Ｘ方向及びＹ方向においてベース領域１２から離れたｎ＋形半導体領域１３の電位は、下部電極２１の電位と実質的に同じとなる。このため、半絶縁層３０には、ＥＱＰＲ電極２３から上部電極２２に向けて、微小な電流が流れる。半絶縁層３０を微小な電流が流れることで、第２部分１１ｂ及び第３部分１１ｃにおける電界の偏りが緩和される。また、封止部５０に含まれるイオンなどが半導体層１０に流入することを抑制できる。これらの作用により、半導体装置１００の耐圧を向上させることができる。
【００２５】
実施形態の効果を説明する。
半導体装置１００では、耐圧時に、ｎ−形半導体領域１１とｐ形ベース領域１２との界面付近やｎ−形半導体領域１１とｐ−形リサーフ領域１４ａ〜１４ｃとの界面付近に強い電界が発生する。電界により半導体層１０中のキャリアが加速されると、大きなエネルギーを有するキャリア（ホットキャリア）が発生する。このホットキャリアに関して、発明者らは以下のことを発見した。
【００２６】
従来、半導体層１０と半絶縁層３０との間には、厚い層間絶縁膜が設けられていた。半導体層１０の上面近傍で上方に向けて進むホットキャリアが発生すると、ホットキャリアは、層間絶縁膜に入射し、層間絶縁膜中に留まり続ける。層間絶縁膜にキャリアが蓄積されていくと、蓄積されたキャリアが、ｐ形ベース領域１２からｎ＋形半導体領域１３に向けた空乏層の広がり方に影響を与える。この結果、半導体装置１００の耐圧が低下する。
【００２７】
発明者らは、上述した課題に鑑み、第２部分１１ｂと半絶縁層３０との間の第１絶縁層３１を、第２部分１１ｂと半絶縁層３０との間でトンネル電流が流れるほどに薄くした。この構造によれば、半導体層１０の上面近傍で発生したホットキャリアは、第１絶縁層３１を通過し、半絶縁層３０へ移動する。半絶縁層３０へ移動したホットキャリアは、その極性に応じて、上部電極２２又はＥＱＰＲ電極２３に流れる。すなわち、第１絶縁層３１におけるキャリアの蓄積が抑制されることで、半導体装置１００の耐圧の変動を抑制できる。
【００２８】
図３は、第１絶縁層の厚さと耐圧との関係を表すグラフである。
図３において、横軸は、第１絶縁層３１の膜厚を表す。縦軸は、半導体装置の耐圧の測定結果の相対的な値を表す。半導体装置については、室温又は高温でストレス電圧を経時的に印加して耐圧を測定する信頼性試験が行われる。グラフの縦軸は、ストレス電圧を印加した後、耐圧の低下が飽和した（停止した）状態における耐圧を表している。ストレス電圧は、各半導体装置が破壊されない範囲で、各半導体装置の耐圧の低下が最も大きい値に設定した。また、実験には、半導体層１０が半導体材料としてシリコンを含み、半絶縁層３０及び第１絶縁層３１が酸化シリコンを含む半導体装置を用いた。
【００２９】
図３から分かるように、第１絶縁層３１の厚さが４．２ｎｍ以下になると、ストレス印加の耐圧が向上し始める。厚さが４．２ｎｍ付近では、高いエネルギーを有する一部のホットキャリアが第１絶縁層３１を通過し、半絶縁層３０に達するためと考えられる。そして、厚さが３．０ｎｍ以下になると、ストレス印加後の耐圧が飽和する。厚さが０．５ｎｍ以上３．０ｎｍ以下のときは、厚さが４ｎｍ以上のときに比べて、ストレス印加後の耐圧が２倍であった。この結果から、第１絶縁層３１の厚さが０．５ｎｍ以上３．０ｎｍ以下のとき、ストレス印加による半導体装置の耐圧の低下が大きく抑制されることが分かる。
【００３０】
なお、半導体層１０から半絶縁層３０へホットキャリアを排出するためには、半導体層１０に半絶縁層３０を接触させる方法も考えられる。しかし、半絶縁層３０が半導体層１０に接すると、半導体層１０と半絶縁層３０との界面に電子のトラップ準位が多く形成される。例えば、半絶縁層３０及び第１絶縁層３１が窒化シリコンを含む場合、半絶縁層３０は、第１絶縁層３１に比べて化学量論比から離れた組成比を有するためである。トラップ準位が多く形成されると、より多くの電子がトラップ準位に捕獲され、半導体装置の耐圧が低下する。従って、半導体層１０と半絶縁層３０との間には、第１絶縁層３１が設けられていることが望ましい。
【００３１】
また、第１絶縁層３１の厚さは、少なくとも０．５ｎｍ以上であることが望ましい。第１絶縁層３１の厚さを０．５ｎｍ未満に設定すると、第１絶縁層３１を形成する際の膜厚のばらつき等により、第１絶縁層３１が部分的に形成されない可能性が生じるためである。第１絶縁層３１の厚さを０．５ｎｍ以上とすることで、第１絶縁層３１を、第２部分１１ｂと半絶縁層３０との間により確実に形成することができる。
【００３２】
半導体層１０が半導体材料の主成分としてシリコンを含む場合、第１絶縁層３１は窒素及び酸素からなる群より選択された少なくとも１つとシリコンとを含むことが望ましい。半導体層１０及び第１絶縁層３１が同じ材料を含むことで、トラップ準位をより少なくできる。
【００３３】
また、本実施形態に係る第１絶縁層３１の構造は、図１及び図２に表したように、リサーフ領域を有する半導体装置に対してより好適に用いられる。リサーフ領域を設けることで、ｐ形ベース領域１２からｎ＋形半導体領域１３に向けた空乏層の広がりを調整でき、半導体装置１００の耐圧を向上させることができる。一方で、半導体層１０の上面にリサーフ領域が設けられている場合、ｎ−形半導体領域１１とリサーフ領域との間の界面近傍で発生する高電界により、ホットキャリアが生成され易い。しかし、本実施形態によれば、ホットキャリアが効率的に半絶縁層３０に排出されるため、リサーフ領域を設けることによるホットキャリアの影響を低減しつつ、半導体装置１００の耐圧を向上させることができる。
【００３４】
図４及び図５は、実施形態の変形例に係る半導体装置を表す断面図である。
図４に表した半導体装置１１０は、ＭＯＳＦＥＴである。半導体装置１１０は、半導体装置１００に比べて、ゲート電極４０、ゲート絶縁層４１、及びプラグ４５をさらに有する。また、半導体層１０は、ｎ＋形ソース領域１５（第５半導体領域）をさらに有する。
【００３５】
ｎ＋形ソース領域１５は、ｐ形ベース領域１２の上に選択的に設けられている。図４に表した例では、ゲート電極４０同士の間において、ｎ＋形ソース領域１５と、不図示のｐ形半導体領域と、がＹ方向において交互に設けられている。
【００３６】
第２絶縁層３２は、ｐ形ベース領域１２の外周上に加え、ｎ＋形ソース領域１５及びゲート電極４０の上に設けられている。上部電極２２は、第２絶縁層３２の上に設けられ、プラグ４５を介してｐ形ベース領域１２及びｎ＋形ソース領域１５と電気的に接続されている。ゲート電極４０は、ゲート絶縁層４１を介して、ｎ−形半導体領域１１、ｐ形ベース領域１２、及びｎ＋形ソース領域１５と対向している。上部電極２２とゲート電極４０との間には第２絶縁層３２が設けられ、これらの電極は電気的に分離されている。
【００３７】
図５は、実施形態の第２変形例に係る半導体装置を表す断面図である。
図５に表した半導体装置１２０は、ＩＧＢＴである。半導体装置１２０は、ｎ＋形ドレイン領域１７に代えてｐ＋形コレクタ領域１８及びｎ形バッファ領域１９を有する点で半導体装置１１０と異なる。
【００３８】
図４及び図５に表した半導体装置においても、耐圧時にｎ−形半導体領域１１とｐ形ベース領域１２との間の界面から空乏層が広がる点、ホットキャリアにより耐圧が低下しうる点などは、半導体装置１００と同じである。これらの半導体装置においても、第２部分１１ｂと半絶縁層３０との間に薄い第１絶縁層３１を設けることで、半導体装置１００と同様に、電圧の印加による耐圧の低下を抑制できる。
【００３９】
なお、図４及び図５に表した半導体装置１１０及び半導体装置１２０は、ゲート電極４０が半導体層１０中に設けられたトレンチゲート型構造を有する。これに代えて、半導体装置１１０及び半導体装置１２０は、ゲート電極４０が半導体層１０の上に設けられたプレーナゲート型構造を有していても良い。
【００４０】
以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低については、例えば、ＳＣＭ（走査型静電容量顕微鏡）を用いて確認することが可能である。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不純物濃度と等しいものとみなすことができる。従って、各半導体領域の間のキャリア濃度の相対的な高低についても、ＳＣＭを用いて確認することができる。
また、各半導体領域における不純物濃度については、例えば、ＳＩＭＳ（二次イオン質量分析法）により測定することが可能である。
【００４１】
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００４２】
１０ 半導体層、  １１ ｎ−形半導体領域、  １１ａ 第１部分、  １１ｂ 第２部分、  １１ｃ 第３部分、  １２ ｐ形ベース領域、  １３ ｎ＋形半導体領域、  １４ａ〜１４ｃ ｐ−形リサーフ領域、  １５ ｎ＋形ソース領域、  １７ ｎ＋形ドレイン領域、  １８ ｐ＋形コレクタ領域、  １９ ｎ形バッファ領域、  ２１ 下部電極、  ２２ 上部電極、  ２３ ＥＱＰＲ電極、  ３０ 半絶縁層、  ３１ 第１絶縁層、  ３２ 第２絶縁層、  ３３ 第３絶縁層、  ３４ 第４絶縁層、  ４０ ゲート電極、  ４１ ゲート絶縁層、  ４５ プラグ、  ５０ 封止部、  １００、１１０、１２０ 半導体装置
【図１】
2020047718.tif 000003
【図２】
2020047718.tif 000004
【図３】
2020047718.tif 000005
【図４】
2020047718.tif 000006
【図５】
2020047718.tif 000007