(57)【要約】      （修正有）【課題】グローバルリフレッシュ方式において、均一な書き込み動作を実施することができる表示装置を提供する。【解決手段】信号線１００４から与えられる映像信号の入力を制御するスイッチングトランジスタと、映像信号に基づいて電流値を制御する駆動トランジスタと、駆動トランジスタを介して供給される電流によって発光する表示素子と、第１電極が駆動トランジスタのゲートと電気的に接続された保持容量と、表示素子の第１電極と、リセット線１００５との間に接続されたリセットトランジスタと、を有し、複数の画素への映像信号の入力は行単位で順次実施され、表示素子の発光の開始及び終了は全画素で同時に実施され、表示素子の発光の終了後、１行目の映像信号の入力開始タイミングを経て、１行目の映像信号の入力終了よりも前までの間、リセット線の電位を、第１リセット電位からそれよりも低い第２リセット電位へと遷移する。【選択図】図１
2020166099.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が設けられた表示領域を有し、
前記複数の画素はそれぞれ、
ゲートが走査線と電気的に接続され、信号線から与えられる映像信号の入力を制御するスイッチングトランジスタと、
ゲートが前記スイッチングトランジスタと電気的に接続され、前記映像信号に基づいて電流値を制御する駆動トランジスタと、
第１電極が前記駆動トランジスタと電気的に接続され、前記駆動トランジスタを介して供給される電流によって発光する表示素子と、
第１電極が前記駆動トランジスタのゲートと電気的に接続された保持容量と、
ゲートが走査線と電気的に接続され、前記表示素子の第１電極と、リセット線との間に接続されたリセットトランジスタと、を有し、
前記複数の画素への映像信号の入力は、行単位で順次実施され、
前記表示素子の発光の開始及び終了は、全画素で同時に実施され、
前記表示素子の発光の終了後、１行目の映像信号の入力開始タイミングを経て、前記１行目の映像信号の入力終了よりも前までの間、前記リセット線の電位を、第１リセット電位から、前記第１リセット電位よりも低い第２リセット電位へと遷移することを特徴とする、表示装置。
【請求項２】
複数の画素が設けられた表示領域を有し、
前記複数の画素はそれぞれ、
ゲートが走査線と電気的に接続され、信号線から与えられる映像信号の入力を制御するスイッチングトランジスタと、
ゲートが前記スイッチングトランジスタと電気的に接続され、前記映像信号に基づいて電流値を制御する駆動トランジスタと、
第１電極が前記駆動トランジスタと電気的に接続され、前記駆動トランジスタを介して供給される電流によって発光する表示素子と、
第１電極が前記駆動トランジスタのゲートと電気的に接続された保持容量と、
ゲートが走査線と電気的に接続され、前記表示素子の第１電極と、リセット線との間に接続されたリセットトランジスタと、を有し、
前記複数の画素への映像信号の入力は、行単位で順次実施され、
前記表示素子の発光の開始及び終了は、全画素で同時に実施され、
前記表示素子の発光の終了後、１行目の映像信号の入力開始よりも前までの間、全ての行の前記走査線を同時に選択状態とする期間を含むことを特徴とする、表示装置。
【請求項３】
前記駆動トランジスタ、及び前記表示素子は、高電位側電源と、前記高電位側電源よりも低い低電位側電源との間に直列に接続され、
前記第１リセット電位は、前記高電位側電源の電位と、前記低電位側電源の電位との間の電位であり、前記高電位側電源に対する電位差よりも、前記低電位側電源に対する電位差が小さいことを特徴とする、請求項１に記載の表示装置。
【請求項４】
前記駆動トランジスタ、及び前記表示素子は、高電位側電源と、前記高電位側電源よりも低い低電位側電源との間に直列に接続され、
前記リセット線の電位は、前記高電位側電源の電位と、前記低電位側電源の電位との間の電位であり、前記高電位側電源に対する電位差よりも、前記低電位側電源に対する電位差が小さいことを特徴とする、請求項２に記載の表示装置。
【請求項５】
複数の画素が設けられた表示領域を有する表示装置の駆動方法であって、
前記複数の画素はそれぞれ、
ゲートが走査線と電気的に接続され、信号線から与えられる映像信号の入力を制御するスイッチングトランジスタと、
ゲートが前記スイッチングトランジスタと電気的に接続され、前記映像信号に基づいて電流値を制御する駆動トランジスタと、
第１電極が前記駆動トランジスタと電気的に接続され、前記駆動トランジスタを介して供給される電流によって発光する表示素子と、
第１電極が前記駆動トランジスタのゲートと電気的に接続された保持容量と、
ゲートが走査線と電気的に接続され、前記表示素子の第１電極と、リセット線との間に接続されたリセットトランジスタと、を有し、
前記駆動トランジスタ、及び前記表示素子は、高電位側電源と、前記高電位側電源よりも低い低電位側電源との間に直列に接続され、
前記高電位側電源の電位を下げ、前記複数の画素において一斉に前記表示素子の発光を停止する第１ステップと、
前記表示素子の発光停止後、前記リセット線の電位を、第１リセット電位から、前記第１リセット電位よりも低い第２リセット電位へと遷移する第２ステップと、
前記複数の画素において、１行目から最終行まで、順次映像信号の入力を行う第３ステップと、
前記最終行にて前記映像信号の入力が完了した後、前記高電位側電源の電位を上げ、前記複数の画素において一斉に、それぞれ入力された前記映像信号に基づき表示素子の発光を開始する第４ステップと、を有し、
前記第２ステップは、前記１行目において前記映像信号の入力が開始された後で終了することを特徴とする、表示装置の駆動方法。
【請求項６】
複数の画素が設けられた表示領域を有する表示装置の駆動方法であって、
前記複数の画素はそれぞれ、
ゲートが走査線と電気的に接続され、信号線から与えられる映像信号の入力を制御するスイッチングトランジスタと、
ゲートが前記スイッチングトランジスタと電気的に接続され、前記映像信号に基づいて電流値を制御する駆動トランジスタと、
第１電極が前記駆動トランジスタと電気的に接続され、前記駆動トランジスタを介して供給される電流によって発光する表示素子と、
第１電極が前記駆動トランジスタのゲートと電気的に接続された保持容量と、
ゲートが走査線と電気的に接続され、前記表示素子の第１電極と、リセット線との間に接続されたリセットトランジスタと、を有し、
前記駆動トランジスタ、及び前記表示素子は、高電位側電源と、前記高電位側電源よりも低い低電位側電源との間に直列に接続され、
前記高電位側電源の電位を下げ、前記複数の画素において一斉に前記表示素子の発光を停止する第１ステップと、
前記表示素子の発光の終了後、全ての行の前記走査線を同時に選択状態とする第２ステップと、
前記複数の画素において、１行目から最終行まで、順次映像信号の入力を行う第３ステップと、
前記最終行にて前記映像信号の入力が完了した後、前記高電位側電源の電位を上げ、前記複数の画素において一斉に、それぞれ入力された前記映像信号に基づき表示素子の発光を開始する第４ステップと、を有することを特徴とする、表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態の一つは、表示装置の駆動方法に関する。特に、表示素子として、自発光素子、代表的には有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた表示装置の駆動方法に関する。
【背景技術】
【０００２】
フラットパネル型表示装置として、液晶表示装置や有機ＥＬ表示装置が挙げられる。これらの表示装置は、複数の表示素子がマトリクス状に配置された表示領域を、一の方向に延在し、一の方向と交差する二の方向に配列した信号線群と、二の方向に延在し、一の方向に配列した走査線群によって個別に制御することで、映像表示が行われる。
【０００３】
有機ＥＬ表示装置においては、ある表示フレームに続く、次の表示フレームにおいて、映像信号の書き込みを実施する前に、初期化動作を含むものがある。ここで、初期化動作とは、直前の表示フレームにおける、各表示素子の動作状態を、例えば強制的に全ての画素を非表示の状態に統一し、続く映像信号の書き込みに備える動作を含む。また、この初期化動作は、直前の表示フレームから見たとき、強制的に表示を停止する動作と見ることもでき、表示装置の動作期間全体における、有効表示期間の制御として含むこともできる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１０２２９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前述の初期化動作は、表示素子を確実に非表示の状態に遷移させるためには、ある程度の時間が必要となるが、表示装置の高精細化に伴い、単位行当たりの制御時間が短くなっていくため、初期化動作が十分に完了しないまま次の映像信号書き込み動作に移行してしまうという問題が発生する場合がある。
【０００６】
本発明は、前述の課題を鑑み、初期化動作を確実に実行するとともに、高品位な表示画質を得られる表示装置を提供することを課題の一つとする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態に係る表示装置の一は、複数の画素が設けられた表示領域を有し、前記複数の画素はそれぞれ、ゲートが走査線と電気的に接続され、信号線から与えられる映像信号の入力を制御するスイッチングトランジスタと、ゲートが前記スイッチングトランジスタと電気的に接続され、前記映像信号に基づいて電流値を制御する駆動トランジスタと、第１電極が前記駆動トランジスタと電気的に接続され、前記駆動トランジスタを介して供給される電流によって発光する表示素子と、第１電極が前記駆動トランジスタのゲートと電気的に接続された保持容量と、ゲートが走査線と電気的に接続され、前記表示素子の第１電極と、リセット線との間に接続されたリセットトランジスタと、を有し、前記複数の画素への映像信号の入力は、行単位で順次実施され、前記表示素子の発光の開始及び終了は、全画素で同時に実施され、前記表示素子の発光の終了後、１行目の映像信号の入力開始タイミングを経て、前記１行目の映像信号の入力終了よりも前までの間、前記リセット線の電位を、第１リセット電位から、前記第１リセット電位よりも低い第２リセット電位へと遷移することを特徴とする。
【０００８】
本発明の一実施形態に係る表示装置の他の一は、複数の画素が設けられた表示領域を有し、前記複数の画素はそれぞれ、ゲートが走査線と電気的に接続され、信号線から与えられる映像信号の入力を制御するスイッチングトランジスタと、ゲートが前記スイッチングトランジスタと電気的に接続され、前記映像信号に基づいて電流値を制御する駆動トランジスタと、第１電極が前記駆動トランジスタと電気的に接続され、前記駆動トランジスタを介して供給される電流によって発光する表示素子と、第１電極が前記駆動トランジスタのゲートと電気的に接続された保持容量と、ゲートが走査線と電気的に接続され、前記表示素子の第１電極と、リセット線との間に接続されたリセットトランジスタと、を有し、前記複数の画素への映像信号の入力は、行単位で順次実施され、前記表示素子の発光の開始及び終了は、全画素で同時に実施され、前記表示素子の発光の終了後、１行目の映像信号の入力開始よりも前までの間、全ての行の前記走査線を同時に選択状態とする期間を含むことを特徴とする。
【０００９】
本発明の一実施形態に係る表示装置の駆動方法の一は、複数の画素が設けられた表示領域を有する表示装置の駆動方法であって、前記複数の画素はそれぞれ、ゲートが走査線と電気的に接続され、信号線から与えられる映像信号の入力を制御するスイッチングトランジスタと、ゲートが前記スイッチングトランジスタと電気的に接続され、前記映像信号に基づいて電流値を制御する駆動トランジスタと、第１電極が前記駆動トランジスタと電気的に接続され、前記駆動トランジスタを介して供給される電流によって発光する表示素子と、第１電極が前記駆動トランジスタのゲートと電気的に接続された保持容量と、
ゲートが走査線と電気的に接続され、前記表示素子の第１電極と、リセット線との間に接続されたリセットトランジスタと、を有し、前記駆動トランジスタ、及び前記表示素子は、高電位側電源と、前記高電位側電源よりも低い低電位側電源との間に直列に接続され、前記高電位側電源の電位を下げ、前記複数の画素において一斉に前記表示素子の発光を停止する第１ステップと、前記表示素子の発光停止後、前記リセット線の電位を、第１リセット電位から、前記第１リセット電位よりも低い第２リセット電位へと遷移する第２ステップと、前記複数の画素において、１行目から最終行まで、順次映像信号の入力を行う第３ステップと、前記最終行にて前記映像信号の入力が完了した後、前記高電位側電源の電位を上げ、前記複数の画素において一斉に、それぞれ入力された前記映像信号に基づき表示素子の発光を開始する第４ステップと、を有し、前記第２ステップは、前記１行目において前記映像信号の入力が開始された後で終了することを特徴とする。
【００１０】
本発明の一実施形態に係る表示装置の駆動方法の他の一は、複数の画素が設けられた表示領域を有する表示装置の駆動方法であって、前記複数の画素はそれぞれ、ゲートが走査線と電気的に接続され、信号線から与えられる映像信号の入力を制御するスイッチングトランジスタと、ゲートが前記スイッチングトランジスタと電気的に接続され、前記映像信号に基づいて電流値を制御する駆動トランジスタと、  第１電極が前記駆動トランジスタと電気的に接続され、前記駆動トランジスタを介して供給される電流によって発光する表示素子と、第１電極が前記駆動トランジスタのゲートと電気的に接続された保持容量と、ゲートが走査線と電気的に接続され、前記表示素子の第１電極と、リセット線との間に接続されたリセットトランジスタと、を有し、前記駆動トランジスタ、及び前記表示素子は、高電位側電源と、前記高電位側電源よりも低い低電位側電源との間に直列に接続され、前記高電位側電源の電位を下げ、前記複数の画素において一斉に前記表示素子の発光を停止する第１ステップと、前記表示素子の発光の終了後、全ての行の前記走査線を同時に選択状態とする第２ステップと、前記複数の画素において、１行目から最終行まで、順次映像信号の入力を行う第３ステップと、前記最終行にて前記映像信号の入力が完了した後、前記高電位側電源の電位を上げ、前記複数の画素において一斉に、それぞれ入力された前記映像信号に基づき表示素子の発光を開始する第４ステップと、を有することを特徴とする。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態における表示装置の構成を示す図。
【図２】グローバルリフレッシュ駆動におけるタイミングチャート。
【図３】本発明の一実施形態を示すタイミングチャート。
【図４】本発明の他の一実施形態を示すタイミングチャート。
【図５】本発明の一実施形態における表示装置の構成を示す図。
【図６】本発明の他の一実施形態における走査回路の構成を示す図。
【図７】本発明の一実施形態における表示装置のプロセス構造例を示す図。
【発明を実施するための形態】
【００１２】
以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に一律に限定して解釈されるものではない。
【００１３】
図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図面に示す例はあくまで一例であり、その大小関係や形状に基づいて、本発明の解釈を必ずしも限定しない。また、本明細書と図面において、既出の図面に関して前述したものと同一の構成には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１４】
本明細書および特許請求の範囲において、ある構造体の上に他の構造体が配置された態様を表現する際に、単に「上に」「下に」と表記する場合、特に断りの無い限りは、ある構造体の直上または直下に、その構造体と接して他の構造体が配置される場合と、ある構造体の情報または下方に、さらに別の構造体を介して他の構造体が配置される場合と、の両方を含むものと定義される。
【００１５】
［表示装置の構成・動作］
図１は、本発明の一実施形態に係る表示装置１００の構成を示している。表示装置１００は、基板５０２上に、表示素子ＯＬＥＤを含む画素ＰＸが形成された表示領域ＤＡと、表示領域ＤＡを囲む周辺領域ＰＡとを有する。
【００１６】
図１では、画素ＰＸは１つのみが表記されているが、実際は複数の画素がマトリクス状に配置されることによって表示領域ＤＡを構成している。ここで、マトリクス状に配置とは、複数の画素が行方向、列方向に２次元状に配置されている態様を指し、その配列方向は、Ｘ軸方向、又はＹ軸方向に平行な縦横配列であっても良いし、Ｘ軸、Ｙ軸のいずれにも交差する方向に配列方向を有する、例えばペンタイル配列であっても良い。
【００１７】
周辺領域ＰＡには、表示領域ＤＡを制御するための、データ駆動回路ＤＤと、走査回路ＧＤとが含まれる。データ駆動回路ＤＤは、各画素ＰＸに入力される映像信号の供給を機能の一とし、走査回路ＧＤは、制御を行う行を順次選択することを機能の一としている。
【００１８】
データ駆動回路ＤＤからは、信号線１００４及びリセット線１００５が表示領域ＤＡに向かって延在しており、信号線１００４及びリセット線１００５は、それぞれ複数の画素ＰＸに接続される。走査回路ＧＤからは、走査線１００３が表示領域ＤＡに向かって延在しており、走査線１０３は、それぞれ複数の画素ＰＸに接続される。
【００１９】
周辺領域ＰＡに設けられた端子領域ＴＡには、フレキシブルプリント回路基板（ＦＰＣ）５１２が接続されており、外部回路（図示せず）と表示装置１００との接続を行う。外部回路からは、表示装置１００を制御するための制御信号、映像信号、及び電力が入力される。
【００２０】
画素ＰＸはそれぞれ、スイッチングトランジスタＳＳＴ、駆動トランジスタＤＲＴ、リセットトランジスタＲＳＴ、保持容量Ｃｓ、及び表示素子ＯＬＥＤを含む。駆動トランジスタＤＲＴと表示素子ＯＬＥＤは、高電位側電源ＰＶＤＤと低電位側電源ＰＶＳＳとの間に直列に接続されている。表示素子ＯＬＥＤは２つの電極を有し、ここでは、駆動トランジスタＤＲＴと接続されている側が、基板上で画素ＰＸそれぞれに設けられた画素電極であり、対向側が全画素で共通に設けられた共通電極となる。表示素子ＯＬＥＤは、駆動トランジスタＤＲＴによって決められた値の電流が供給されて発光する。
【００２１】
続いて、図１に示した表示装置の制御について説明する。図２は、グローバルリフレッシュ駆動を行う場合の、高電位側電源ＰＶＤＤ、映像信号、及び走査回路ＧＤの出力である各走査線のタイミングチャートを示している。
【００２２】
グローバルリフレッシュ駆動とは、表示領域ＤＡに含まれる画素ＰＸに順次映像信号の書き込みを行い、全ての画素ＰＸにおいて映像信号の書き込みが完了した後で、一斉にフレーム表示を開始する駆動方式である。グローバルリフレッシュ駆動の利点としては、発光デューティ比の制御が容易である点や、動画の残像現象軽減のために、発光期間中に断続的に非発光期間を設けるブランキング駆動の制御が容易である点等が挙げられる。
【００２３】
図２を参照して、詳細を説明する。まず、既に実行されている発光期間（前フレーム）から、高電位側電源ＰＶＤＤの電位を下げる（２００１）と、表示素子ＯＬＥＤへの電流供給が停止され、発光が強制的に停止される。すなわち非発光期間が開始される。
【００２４】
表示領域ＤＡ全体が一斉に非発光期間に移行した後、走査回路ＧＤは、順次走査線にパルスを出力して、パルスが出力された行を選択状態とする（２００１、２００２、２００３、・・・）。選択状態となった行において、そのタイミングで信号線に出力されている映像信号の書き込みが行われる。
【００２５】
映像信号は、図１に示すように、信号線１００４から、スイッチングトランジスタＳＳＴを介して、駆動トランジスタＤＲＴのゲートに入力される。一方、駆動トランジスタＤＲＴのソース側は、リセットトランジスタＲＳＴを介して、リセット線１００５（Ｖｒｓｔ）の電位に固定される。リセット線１００５（Ｖｒｓｔ）の電位は、高電位側電源ＰＶＤＤと、低電位側電源ＰＶＳＳとの間で適宜決定すれば良いが、低電位側電源ＰＶＳＳの電位に対し、表示素子ＯＬＥＤが発光しないだけの電位差となるような電位となるよう、低電位側電源ＰＶＳＳとの電位差が十分に小さくなる、換言すれば、その電位差が表示素子ＯＬＥＤの発光開始電圧よりも小さくなるような電位が好ましい。例えばＰＶＳＳと同電位としても良い。
【００２６】
全ての走査線の行、ここではｎ行目（Ｓｃａｎ（ｎ））が選択（２００７）されて映像信号の書き込みが完了した後、全ての行が非選択となった状態で、高電位側電源ＰＶＤＤの電位を上げる（２００８）。これにより、表示素子ＯＬＥＤに電圧が印加され、駆動トランジスタＤＲＴによって決められた値の電流が供給されることで発光する。この状態を、次の非発光期間の開始まで継続する。
【００２７】
なお、特に図示しないが、前述したように、ブランキング駆動を行う場合には、発光期間に遷移した後、次の書き込み期間開始までの間の任意のタイミングで、断続的に高電位側電源ＰＶＤＤの電位を下げることで実施することができる。この場合、それぞれの画素ＰＸに書き込まれた映像信号は、保持容量Ｃｓによって、駆動トランジスタＤＲＴのゲート・ソース間電圧として保持されるため、高電位側電源ＰＶＤＤの電位の変動に伴って駆動トランジスタＤＲＴのソース、すなわち画素電極の電位が変動したとしても、保持容量Ｃｓのカップリングによって駆動トランジスタＤＲＴのゲート・ソース間電圧が一定に保たれる。従って、ブランキング駆動後に再び映像表示が可能である。
【００２８】
さて、前述のようなグローバルリフレッシュ駆動において、以下のような場合が考えられる。
【００２９】
書き込み期間の開始前、高電位側電源ＰＶＤＤの電位を下げることで、駆動トランジスタＤＲＴを介して表示素子ＯＬＥＤに供給されていた電流を停止する。結果として、駆動トランジスタのドレイン及びソースに存在していた電荷は、低電位側電源ＰＶＳＳ側に移動し、駆動トランジスタのドレイン及びソースの電位が下がって、表示素子ＯＬＥＤは発光を停止する。高電位側電源ＰＶＤＤの電位が十分に下がったところで、書き込み期間が開始される。
【００３０】
しかしながら、高精細化等に伴って、書き込み時間に余裕が無くなってくると、高電位側電源ＰＶＤＤの電位を下げてから、１行目に映像信号の書き込みを開始するまでの期間（図２において、２００１から２００２までの間の時間）が短くなる。駆動トランジスタのソース及びドレインの電位が完全に下がっていない状態で、１行目に映像信号の書き込みが開始される。このとき、駆動トランジスタＤＲＴのソースから、リセットトランジスタＲＳＴを介してリセット線１００５に貫通電流が流れる。書き込みの途中にこのような電流が生じていると、駆動トランジスタＤＲＴのゲートとソースとの間の電圧を正確に決定できなくなる場合がある。
【００３１】
最も、１行目の書き込み時間の長さが十分長ければ、一旦貫通電流が生じたとしても、やがて駆動トランジスタＤＲＴのソースの電位はリセット線１００５（Ｖｒｓｔ）の電位に等しくなり、その後駆動トランジスタＤＲＴのゲートとソースとの間の電圧を決定することができるが、高精細化が進み、１行あたりの書き込み時間も限られているため、このような効果が期待できない。
【００３２】
２行目以降ではこのような現象は生じないため、１行目と２行目以降との間に、映像信号の書き込みばらつきが生ずる。このようなばらつきによって、例えば画面の端の１行のみ輝度が異なるといった表示不良につながることが考えられる。
【００３３】
そこで発明者らは、その課題を解決する方法を考案した。以下に詳細を説明する。
【００３４】
［実施形態１］
図３に示すように、高電位側電源ＰＶＤＤの電位を下げた後、１行目の書き込み期間開始前に、リセット線１００５（Ｖｒｓｔ）の電位を、通常の第１リセット電位よりも低い第２リセット電位とする（３００１）。この状態で書き込み期間に移行すると、リセットトランジスタＲＳＴがオンとなったタイミングで、駆動トランジスタＤＲＴのソースとリセット線１００５との電位差は従来よりも大きくなっているため、駆動トランジスタＤＲＴのソースの電位はより早く降下する。つまり、駆動トランジスタＤＲＴのソースの電位がオーバーシュート気味に下降することになる。ただし、この状態で映像信号の書き込みを完了してしまうと、駆動トランジスタＤＲＴにおけるゲートとソースとの間の電圧は、本来のゲートとソースとの間の電圧とは異なる値となってしまうため、リセット線１００５（Ｖｒｓｔ）の電位は、書き込み期間開始後暫くの後、元の電位に戻る。その状態で、映像信号の書き込みを完了する。
【００３５】
２行目以降は、高電位側電源ＰＶＤＤの電位を下げてから、書き込み期間開始までに時間的余裕があるため、特に前述の動作を行わなくても、駆動トランジスタＤＲＴのソースは所望の電位に落ち着くことが見込める。よって、以後においては、リセット線１００５（Ｖｒｓｔ）の電位は初期の値のまま一定となる。
【００３６】
前述の動作により、１行目の書き込み期間において、駆動トランジスタＤＲＴのソース側の電位を早急に所望の値まで降下させることができるため、正常な映像信号の書き込み動作を実現することができる。
【００３７】
前述の動作を実施するための表示装置の構成としては、図５に示すように、リセット線１００５への供給源側に、リセット電位選択部５００１を設ける。リセット信号（Ｒｅｓｅｔ）によりスイッチ制御を行って、通常の第１リセット電位（Ｈ）、又はより低い第２リセット電位（Ｌ）を選択すれば良い。リセット信号（Ｒｅｓｅｔ）は、１フレームの書き込み期間の最初に１度のみ入力されるパルスであるから、例えば垂直同期信号等に基づいて生成されれば良い。
【００３８】
［実施形態２］
リセット線１００５は、列方向、すなわち図１、図５等では縦方向に延在し、行方向、すなわち横方向に複数配列している。前述のように、リセット電位を直接変動させる場合には、全てのリセット線１００５（Ｖｒｓｔ）の電位を変動させなければならない。しかし、全てのリセット線１００５（Ｖｒｓｔ）の電位を変動することを全ての行に対して実施しようとすると、リセット線１００５の充放電のために大きな電力を消費することになる。そのため、前述の構成においては、目下問題となり得る１行目に対してのみ、通常よりも低いリセット電位を与えていた。
【００３９】
一方、均一な表示品質のためには、全ての行で同じ条件の下で書き込み動作を実行することが好ましい。そこで、図４に示すように、高電位側電源ＰＶＤＤの電位を下げた後、１行目の書き込み期間開始前に、全選択信号（Ｓａｌｌ）を入力し（４００１）、全ての行を一時的に選択状態とするようなタイミングを設ける（４００２）。
【００４０】
この動作は、全ての行、即ち表示領域ＤＡに含まれる全ての画素ＰＸにおける、スイッチングトランジスタＳＳＴ，リセットトランジスタＲＳＴを一斉にオンするものであり、リセットトランジスタＲＳＴを介して、リセット線１００５（Ｖｒｓｔ）の電位が駆動トランジスタＤＲＴのソースに与えられる。一方、信号線１００４には映像信号は入力されておらず、一定の電位が入力されている。スイッチングトランジスタＳＳＴを介して、駆動トランジスタＤＲＴにはその電位（一定の電位）が入力されるが、この電位（一定の電位）によって駆動トランジスタＤＲＴはオフする。結果、全ての行において同時に駆動トランジスタＤＲＴのソースの電位は所望の電位まで低下される。
【００４１】
その後、１行目の書き込みが開始する。図４においては、全選択信号（Ｓａｌｌ）に基づくパルスと、本来の１行目の選択パルスが合成されて一つのワイドパルスとなっているが、１行目の書き込みを開始する前に、一旦全ての行を非選択としても良い。
【００４２】
２行目以降、同様に書き込み動作を実施するが、全ての画素において、同じ条件で駆動トランジスタＤＲＴのソースの電位を低下させているので、書き込み完了後の結果、全ての画素ＰＸの状態は均一なものとすることができる。ここで「均一なもの」とは、全ての画素ＰＸで同じ階調になるという意味ではなく、同じ階調を書き込んだ画素ＰＸ同士において均一という意味である。
【００４３】
図６に、全選択信号（Ｓａｌｌ）による制御を設けた走査回路ＧＤの構成を示す。走査回路ＧＤの各段の出力がすなわち走査信号（Ｓｃａｎ１、Ｓｃａｎ２、Ｓｃａｎ３、・・・、Ｓｃａｎ（ｎ））として順次出力されるが、各段の出力において、全選択信号（Ｓａｌｌ）との論理和（ＯＲ）を取ってやることにより、走査回路ＧＤからの出力があるか、又は全選択信号（Ｓａｌｌ）の入力がある場合に、パルス（Ｓｃａｎ１＊、Ｓｃａｎ２＊、Ｓｃａｎ３＊、・・・、Ｓｃａｎ（ｎ）＊）を出力する。勿論、図６に示された走査回路ＧＤの構成は回路の構成の一例に過ぎず、他の構成で図４のタイミングチャートに従ったパルス出力を得ても良い
【００４４】
［表示装置のプロセス構成］
図７は、本発明の一実施形態に係る表示装置の模式的な断面図である。図１におけるＡ１−Ａ２断面を示しており、図７の向かって左側からＡ１−Ａ２と位置している。
【００４５】
表示装置１００は、基板５０２の上面に、任意の構成である下地膜５０１を介して、半導体層１４２が設けられている。
【００４６】
下地膜５０１の上側には、駆動トランジスタ４３４が設けられる。駆動トランジスタ４３４は、半導体層１４２、ゲート絶縁膜１４４、ゲート電極１４６、ソース電極またはドレイン電極１５４を含む。ソース電極またはドレイン電極１５４、及び補助容量素子（図示せず）は、半導体層１４２に不純物を注入することで形成されてもよい。ゲート電極１４６は、ゲート絶縁膜１４４を介して半導体層１４２と重なっている。半導体層１４２とゲート電極１４６が重なる領域が駆動トランジスタ４３４のチャネル領域である。半導体層１４２はチャネル領域を挟むようにソース及びドレイン領域を有してもよい。ゲート電極１４６上には絶縁膜１０８を設けることができる。
【００４７】
図７では、トランジスタはトップゲート型のトランジスタとして図示されている。駆動トランジスタ４３４の構造に制限はない。駆動トランジスタ４３４の構造は、例えば、ボトムゲート型トランジスタ、ゲート電極１４６を複数有するマルチゲート型トランジスタ、半導体層１４２の上下を二つのゲート電極１４６で挟持する構造を有するデュアルゲート型トランジスタであってもよい。また、図７では、一つの画素１０２が副画素１３０、副画素１３２、副画素１３４の３つの副画素を有する例を示している。また、図７では、各副画素１３０、各副画素１３２、各副画素１３４のそれぞれには、一つの駆動トランジスタ４３４が設けられる例が示されている。各副画素１３０、各副画素１３２、各副画素１３４は複数のトランジスタや容量素子などの半導体素子をさらに有してもよい。
【００４８】
また、図７には特に図示していないが、走査回路ＧＤ、データ駆動回路ＤＤ等に含まれるトランジスタを、駆動トランジスタ４３４と同じ層に形成されるトランジスタを用いて構成しても良い。
【００４９】
トランジスタ上には、絶縁膜１０８が設けられる。絶縁膜１０８はトランジスタやその他の半導体素子の表面を絶縁すると共に、後に形成される容量素子の誘電体としての機能を有する。絶縁膜１０８は、シリコン酸化膜、シリコン窒化膜、又はシリコン酸窒化膜等の無機絶縁膜を用いることができる。
【００５０】
絶縁膜１０８上には、容量線４１２が設けられる。容量線４１２と同一の層には、リセット線４１４も設けられる。なお、容量線４１２とゲート電極１４６とは重畳されている。
【００５１】
さらに、絶縁膜１１４が設けられる。絶縁膜１１４は、トランジスタやその他の半導体素子に起因する凹凸を吸収して平坦な表面を与える機能を有する。絶縁膜１１４は、膜表面の平坦性に優れるアクリル、ポリイミド等から選ばれた有機化合物材料を用いることができる。ただし、先の容量線４１２を用いて、絶縁膜１１４を誘電体として上層の導電層との間で容量素子を形成する場合は、前述の絶縁膜１０８と同様、シリコン酸化膜、シリコン窒化膜、又はシリコン酸窒化膜等の無機絶縁膜を用いることができる。
【００５２】
ゲート絶縁膜１４４、絶縁膜１０８、及び絶縁膜１１４には、半導体層１４２に達する開口１５２＿１が設けられる。同時に、絶縁膜１０８、及び絶縁膜１１４には、ゲート電極１４６に達する開口（図示せず）も設けられる。また、絶縁膜１０８、及び絶縁膜１１４には、容量線４１２に達する開口（図示せず）も設けられる。
【００５３】
続いて、映像信号線、駆動電源線、及び映像信号線と同一の層に設けられる導電層４４０＿３が、設けられる。導電層４４０＿３は、開口１５２＿１によって、半導体層１４２、又は、ソース電極またはドレイン電極１５４と電気的に接続される。第１の端子配線２１０も、映像信号線と同一の層に設けられる。図示していないが、第１の端子配線２１０はゲート電極１４６と同一の層内に存在するように構成してもよい。
【００５４】
続いて、絶縁膜１４８が設けられる。絶縁膜１４８は、トランジスタやその他の半導体素子に起因する凹凸を吸収して平坦な表面を与える機能を有し、膜表面の平坦性に優れるアクリル、ポリイミド等から選ばれた有機化合物材料を用いることができる。また、絶縁膜１４８上には無機絶縁膜１５０を形成してもよい。また、無機絶縁膜１５０の下層に、後述する発光素子１６０の画素電極１６２と、無機絶縁膜１５０の下層に、無機絶縁膜１５０を挟むように形成される電極（図示せず）を形成してもよい。このとき、無機絶縁膜１５０を介して、画素電極１６２と、無機絶縁膜１５０を挟むように形成される電極（図示せず）との間で、容量を形成することができる。
【００５５】
絶縁膜１４８、及び無機絶縁膜１５０には複数の開口が設けられる。そのうちの一つは開口１９０である。開口１９０は、後述する発光素子１６０の画素電極１６２と、導電層４４０＿３、及び、導電層４４０＿３と同一の層に設けられる配線とを電気的に接続する。開口の一つはコンタクトホール２０８であり、第１の配線２０６と第１の端子配線２１０の電気的接続に用いられる。開口の一つは開口１５６であり、第１の端子配線２１０の一部を露出するように設けられる。開口１５６で露出した第１の端子配線２１０は、例えば異方性導電膜２５２などによりフレキシブルプリント回路基板（ＦＰＣ）５１２と接続される。
【００５６】
絶縁膜１１４、及び無機絶縁膜１５０上に発光素子１６０が形成される。発光素子１６０は、画素電極１６２、機能層１６４、共通電極１６６によって構成される。より具体的には、画素電極１６２は、開口１９０を覆い、導電層４４０＿３と電気的に接続されるように設けられる。これにより、駆動トランジスタＤＲＴを介して電流が発光素子１６０へ供給される。画素電極１６２の端部を覆うように絶縁膜１６８が設けられる。絶縁膜１６８は、隔壁である。隔壁は画素電極１６２の端部を覆うことで、その上に設けられる機能層１６４や共通電極１６６の断線を防ぐことができる。機能層１６４は画素電極１６２と隔壁を覆うように設けられ、その上に共通電極１６６が設けられる。画素電極１６２と共通電極１６６からキャリアが機能層１６４へ注入され、キャリアの再結合が機能層１６４内で生じる。これにより、機能層１６４内の発光性分子が励起状態となり、これが基底状態へ緩和するプロセスを経て発光が得られる。したがって、画素電極１６２と機能層１６４が接する領域が各副画素１３０、各副画素１３２、各副画素１３４における発光領域となる。
【００５７】
機能層１６４の構成は適宜選択することができ、例えばキャリア注入層、キャリア輸送層、発光層、キャリア阻止層、励起子阻止層などを組み合わせて構成することができる。図７では、機能層１６４が三つの層１７０、１７６、１７４を有する例が示されている。この場合、例えば層１７０はキャリア（ホール）注入及び輸送層、層１７６は発光層、層１７４はキャリア（電子）注入及び輸送層とすることができる。発光層である層１７６は、副画素１３０、各副画素１３２、各副画素１３４で異なる材料を含むように構成することができる。この場合、他の層１７０や層１７４は副画素１３０、各副画素１３２、各副画素１３４で共有されるよう、副画素１３０、各副画素１３２、各副画素１３４、及び隔壁の上にわたって形成すればよい。層１７６で用いる材料を適宜選択することで、副画素１３０、各副画素１３２、各副画素１３４で異なる発光色を得ることができる。あるいは、層１７４の構造を副画素１３０、各副画素１３２、各副画素１３４間で同一としてもよい。この場合、層１７４も副画素１３０、各副画素１３２、各副画素１３４で共有されるよう、副画素１３０、各副画素１３２、各副画素１３４、及び隔壁の上にわたって形成すればよい。このような構成では各副画素１３０、各副画素１３２、各副画素１３４の層１７６から同一の発光色が出力されるため、例えば層１７６を白色発光可能な構成とし、カラーフィルタを用いて種々の色（例えば、赤色、緑色、青色）をそれぞれ副画素１３０、各副画素１３２、各副画素１３４から取り出してもよい。
【００５８】
なお、表示装置１００はさらに、コンタクトホール２０８と開口１５６を覆い、第１の端子配線２１０と接する接続電極２３４、２３６を有してもよい。これらの接続電極２３４、２３６は、画素電極１６２と同一層内に存在することができる。接続電極２３４、２３６を形成することで、表示装置１００の製造工程における第１の端子配線２１０に対するダメージを低減することが可能となり、コンタクト抵抗の低い電気的接続が実現できる。
【００５９】
発光素子１６０上には、封止膜１８０が設けられる。封止膜１８０はパッシベーション膜とも呼ばれる。封止膜１８０は、外部から発光素子１６０やトランジスタに不純物（水、酸素など）が侵入することを防ぐ機能を有する。図７に示すように、封止膜１８０は三つの層を含むことができる。例えば、三つの層のうち、第１の層と第３の層では、無機化合物を含む無機膜を用いることができる。具体的には、第１の無機膜１８２と第２の無機膜を用いることができる。一方、第１の無機膜１８２と第２の無機膜１８６の間の第２の層は、アクリル、ポリイミド等から選ばれた有機化合物を含む膜（有機膜１８４）を用いることができる。有機膜１８４は、発光素子１６０や隔壁に起因する凹凸を吸収して平坦な面を与えるように形成することができる。このため、有機膜１８４の厚さを比較的大きくすることができる。
【００６０】
なお、第１の無機膜１８２と第２の無機膜１８６は少なくとも表示領域５０４を覆うように形成することが好ましい。かつ、第１の無機膜１８２と第２の無機膜１８６はコンタクトホール２０８や開口１５６と重ならないように形成することが好ましい。これにより、第１の端子配線２１０とフレキシブルプリント回路基板（ＦＰＣ）５１２や第１の配線２０６との間でコンタクト抵抗の低い電気的接続が可能となる。さらに、表示領域５０４の周囲で、第１の無機膜１８２と第２の無機膜１８６が直接接することが好ましい（円１８８で囲った領域参照）。これにより、第１の無機膜１８２や第２の無機膜１８６と比較して親水性の高い有機膜１８４を第１の無機膜１８２と第２の無機膜１８６によって封止することができるため、外部からの不純物の侵入、ならびに表示領域５０４内での不純物の拡散をより効果的に防ぐことができる。
【００６１】
第２の無機膜１８６の上には、カバーフィルム２６８が配置される。第１の端子配線２１０は、絶縁膜１１４、絶縁膜１０８、ゲート絶縁膜１４４、及び下地膜５０１を開口する領域（領域Ａ）と、基板５０２とに接するように配置されている。領域Ａが、表示装置１００が折り曲げることができる領域である。カバーフィルム２６８は、当該折り曲げることができる領域までの表示装置１００の表面を保護する。また、下地膜５０１の下には、カバーフィルム２６９が配置されてもよい。カバーフィルム２６９は、下地膜５０１が損傷することを保護するとともに、表示装置１００の裏面も保護する。なお、カバーフィルム２６８及びカバーフィルム２６９はなくてもよいし、カバーフィルム２６８自体が折り曲げに対して十分に柔軟性がある材質であれば、折り曲げることができる領域まで延在しても良い。
【００６２】
本発明の実施形態として上述した各実施形態は、相互に矛盾のない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要件の追加、削除、もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範疇に含まれる。
【００６３】
上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００６４】
１００：表示装置、１０２：画素、１０３：走査線、１０８：絶縁膜、１１４：絶縁膜、１３０：副画素、１３２：副画素、１３４：副画素、１４２：半導体層、１４４：ゲート絶縁膜、１４６：ゲート電極、１４８：絶縁膜、１５０：無機絶縁膜、１５２＿１：開口、１５４：ドレイン電極、１５６：開口、１６０：発光素子、１６２：画素電極、１６４：機能層、１６６：共通電極、１６８：絶縁膜、１７０：層、１７４：層、１７６：層、１８０：封止膜、１８２：第１の無機膜、１８４：有機膜、１８６：第２の無機膜、１８８：円、１９０：開口、２０６：第１の配線、２０８：コンタクトホール、２１０：第１の端子配線、２３４：接続電極、２３６：接続電極、２５２：異方性導電膜、２６８：カバーフィルム、２６９：カバーフィルム、４１２：容量線、４１４：リセット線、４３４：駆動トランジスタ、４４０＿３：導電層、５０１：下地膜、５０２：基板、５０４：表示領域、５１２：フレキシブルプリント回路基板（ＦＰＣ）、１００３：走査線、１００４：信号線、１００５：リセット線、２００７：選択、５００１：リセット電位選択部
【図１】
2020166099.tif 000003
【図２】
2020166099.tif 000004
【図３】
2020166099.tif 000005
【図４】
2020166099.tif 000006
【図５】
2020166099.tif 000007
【図６】
2020166099.tif 000008
【図７】
2020166099.tif 000009