(57)【要約】【課題】安定した性能を有する、小型でかつ安価な多相結合インダクタを提供する。【解決手段】結合インダクタ１０は、インターリーブ方式の多相スイッチング回路に用いられる。この結合インダクタ１０では、コア７と、当該コア７の二カ所に巻回された巻線８とでインダクタユニット１が形成される。このインダクタユニット１をインダクタ設置面上に３つ配置し、各インダクタユニット１〜３の共通のコア７に巻回された二つの巻線８を、スイッチング回路の異なる相にそれぞれ接続する。【選択図】図３
2020047907.tif 000002
【特許請求の範囲】
【請求項１】
インターリーブ方式の多相スイッチング回路に用いられる結合インダクタにおいて、
コアと、当該コアの複数箇所に巻回された複数の巻線とでインダクタユニットが形成され、
前記インダクタユニットを複数備え、
各インダクタユニットの共通のコアに巻回された前記複数の巻線が、前記スイッチング回路の異なる相にそれぞれ接続されることを特徴とする結合インダクタ。
【請求項２】
共通のコアに巻回された前記複数の巻線が、当該複数の巻線で生じる磁束の直流成分が当該コアにて打消し合うように接続されている請求項１に記載の結合インダクタ。
【請求項３】
前記スイッチング回路の同じ相に、異なるインダクタユニットの巻線を並列に接続した請求項１または２に記載の結合インダクタ。
【請求項４】
各インダクタユニットのコアを、何れもエアギャップを有しない無端ループ状に形成した請求項１〜３何れか１項に記載の結合インダクタ。
【請求項５】
前記各インダクタユニットを、各巻線軸が、インダクタ設置面と平行な同一平面上に位置するように配置した請求項１〜４何れか１項に記載の結合インダクタ。
【請求項６】
各インダクタユニットの結合係数が０．３以上、０．８５以下である請求項１〜５何れか１項に記載の結合インダクタ。
【請求項７】
前記コアが絶縁被膜付き軟磁性粉末で形成されている請求項１〜６何れか１項に記載の結合インダクタ。
【請求項８】
前記コアの初透磁率が３０以上、２００以下である請求項７に記載の結合インダクタ。
【請求項９】
請求項１〜８の何れか１項に記載した結合インダクタを有する、インターリーブ方式の多相スイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、結合インダクタおよび当該結合インダクタを有するスイッチング回路に関する。
【背景技術】
【０００２】
近年、蓄電池を内蔵した輸送機器（例えばハイブリッドカー、電気自動車、燃料電池車等）や電子機器（例えばスマートフォン、パーソナルコンピュータ等）の電力変換回路は高出力を維持した上で小型軽量化、すなわち高電力密度化が求められている。
【０００３】
高電力密度化を実現する回路方式としてインターリーブ方式が注目されている。インターリーブ方式は電源を複数系統に分けて各相に位相差を持たせ、リップルなどを互いに打ち消し合う制御方式である。例えば２相のインターリーブ方式では、電流位相に１８０°の位相差をもたせてリップルを相殺する。インターリーブ方式を採用することにより、出力平滑コンデンサの小型軽量化やリップルの低減を図ることができる。
【０００４】
その一方で、インターリーブ方式では、インダクタの部品点数が増加するため、高電力密度化には限界がある。そこで、インターリーブ方式に加えて、各相のインダクタを磁気的に結合して利用する結合インダクタを採用することが検討されている。結合インダクタを使用する事で以下の効果が期待される。
【０００５】
（１）従来のインターリーブ方式では並列化させた相数に等しい数のインダクタが増加することになるが、結合インダクタを用いることで、各相の巻線を単一の磁性体コアに集約させることができるため、部品点数の削減が可能となる。
【０００６】
（２）一般的にコアサイズはコア内の最大磁束が大きく関係するが、逆結合で磁気的に結合させた結合インダクタでは、巻線の直流電流から発生する直流磁束を互いに打ち消す一方で、並列化させた回路間で発生する交流磁束を共有できるため、コア内の磁束を低減でき、インダクタのサイズ低減を図ることができる。
【０００７】
以上に述べた結合インダクタの一例として、下記特許文献１に記載されるように、二つのＥ形状コアと、二つのＥ形状コアで挟まれ、二つのコイルが巻回されたＩ形状コアと、一方のＥ形状コアの中央脚とＩ形状コアとの間に設けられた第１ギャップと、他方のＥ形状コアの中央脚とＩ形状コアとの間に設けられた第２ギャップとを有する２相結合インダクタが知られている。
【０００８】
近年では、特許文献１に記載された２相インターリーブの結合インダクタを３相のインターリーブ回路に応用して利用することが検討されている。３相に拡張することで、２相の場合と比べて、入力電流を分流化できるため更なる大容量化が実現できる。また、出力側平滑コンデンサの容量をさらに低減することも可能となる。
【０００９】
３相化した結合インダクタとして、下記特許文献２に記載されるように、３つの軸体を相互に直交する３軸に沿うように配置して一体化した３軸コアを使用するものが知られている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第５９３４００１号公報
【特許文献２】特開２０１１−２０４９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、３相のインターリーブ回路に適合する結合インダクタの検証は十分に進んでいない。例えば特許文献１に記載の２相結合インダクタのコアに、もう一つの脚を追加したとしても、各相の磁路長や相互インダクタンスを同じにすることができず、磁束の偏りや各相での損失のアンバランスが生じ、対称性を維持することができない。従って、結合リアクタとしての性能が低下する。
【００１２】
特許文献２の３軸コアを使用する場合、３軸コアが、共通の中心部から６方向にそれぞれ突出する突出部を備えた形態であるため、コア形状が複雑であり、コアの製作に多大な工数を要する。そのため、結合インダクタの製造コストが高騰する。
【００１３】
特許文献２は３相化した結合インダクタを開示するものであるが、４相以上に多相化した結合インダクタを開示した文献は見当たらない。
【００１４】
そこで、本発明は、安定した性能を有する、小型でかつ安価な多相結合インダクタを提供することを目的とする。
【課題を解決するための手段】
【００１５】
以上の課題を解決するため、本発明は、インターリーブ方式の多相スイッチング回路に用いられる結合インダクタにおいて、コアと、当該コアの複数箇所に巻回された複数の巻線とでインダクタユニットが形成され、前記インダクタユニットを複数（例えば３相スイッチング回路に使用する場合は３つ）備え、各インダクタユニットの共通のコアに巻回された前記複数の巻線が、前記スイッチング回路の異なる相にそれぞれ接続されることを特徴とするものである。
【００１６】
このようにコアの複数箇所に複数の巻線を巻回することにより、各インダクタユニットが、複数のインダクタを磁気結合し、等価的に一つのインダクタで構成した形態となる。また、各インダクタユニットの共通のコアに巻回された複数の巻線は、スイッチング回路の異なる相にそれぞれ接続されている。かかる構成において、位相をシフトさせて多相スイッチング回路を駆動することにより、各相のインダクタ電流が相互干渉し、交互に励磁された磁束が他の巻線と鎖交する形態となる。これにより、インダクタ電流波形がスイッチング周波数の、前記相数と一致する倍数（３相スイッチング回路であれば３倍）で駆動しているような状態となる。駆動中は、各インダクタユニットで直流磁束が相互に打ち消し合う一方、交流磁束は、各インダクタユニットのコア内で共有して強め合い、あるいは打消し合いながら各コアに形成された磁束経路を循環する。従って、各インダクタユニットのインダクタンスを大きくして各コアに発生する磁束を減らすことができ、コアを小型化することができる。
【００１７】
また、上記構成であれば、各インダクタユニットの磁路長や相互インダクタンスを同じ長さや値にすることが容易となる。従って、結合インダクタとしての性能を安定化させることができる。
【００１８】
特に、上記構成であれば、インダクタユニット相互間は、電気的に接続された状態にはあるが、機械的に連結された状態にはなく、相互に分離可能な状態にある。従って、各インダクタユニットの配置位置は自由に選択することができる。そのため、多相結合インダクタの配置態様の自由度を高め、設置スペースに対する制約を少なくすることができる。  
【００１９】
かかる構成では、共通のコアに巻回された前記複数の巻線を、当該複数の巻線で生じる磁束の直流成分が当該コアにて打消し合うように接続するのが好ましい。また、スイッチング回路の同じ相に、異なるインダクタユニットの巻線を並列に接続するのが好ましい。
【００２０】
また、各インダクタユニットのコアは、何れもエアギャップを有しない無端ループ状に形成するのが好ましい。これにより、漏れ磁束を小さくすることができるので、漏れ磁束が巻線に到達して各巻線で渦電流を生じることによる巻線での発熱を抑制することができる。
【００２１】
結合インダクタでは、漏れインダクタンスを利用する必要があるため、結合係数を高くしすぎないことが必要となる。もちろん結合係数が低すぎれば、磁気結合による効果を得ることができない。従って、各インダクタユニットの結合係数は０．３以上、０．８５以下であるのが好ましい。
【００２２】
前記コアは絶縁被膜付き軟磁性粉末で形成するのが好ましい。これにより、コア材料としてフェライトを使用する場合に比べ、漏れ磁束が発生し易くなる。従って、エアギャップを設けなくても、コア全体で適度の漏れ磁束を発生させることができ、適度の結合係数を得ることが容易となる。また、漏れ磁束が流れる経路を別途設ける必要がない。従って、エアギャップ周辺での漏れ磁束による巻線の発熱を防止しつつ、多相結合インダクタの小型化を図ることができる。絶縁被膜付き軟磁性粉末を用いたコアの初透磁率は３０以上、２００以下が好ましい。
【００２３】
以上に述べた結合インダクタを使用して、インターリーブ方式の多相スイッチング回路を形成することにより、回路の高電力密度化を達成することができる。
【発明の効果】
【００２４】
本発明によれば、安定した性能を有する、小型で安価な多相結合インダクタを提供することができる。
【図面の簡単な説明】
【００２５】
【図１】本実施形態に係る３相結合インダクタを示す斜視図である。
【図２】結合インダクタを構成する一つのインダクタユニットを示す斜視図である。
【図３】３相結合インダクタを使用したインターリーブ方式の３相昇圧チョッパ回路を示す回路図である。
【図４】３相結合インダクタにおける各インダクタユニットの配置態様を示す平面図である。
【図５】確認試験の試験結果を示す表である。
【図６】３相結合インダクタの電流波形を示す図である。
【図７】４相結合インダクタを使用したインターリーブ方式の４相昇圧チョッパ回路を示す回路図である。
【図８】４相結合インダクタを示す斜視図である。
【図９】４相結合インダクタの電流波形を示す図である。
【図１０】結合インダクタを多相化した時の相数と各種特性の関係をまとめた表である。
【図１１】４相結合インダクタの他の実施形態を示す平面図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施形態を図面に基づいて説明する。
【００２７】
図１は、本実施形態に係る多相結合インダクタ、特に３相結合インダクタ１０の斜視図である。
図１に示すように、この３相結合インダクタ１０は、３つのインダクタユニット（第一インダクタユニット１、第二インダクタユニット２、第三インダクタユニット３）を備えている。各インダクタユニット１〜３は共通の構成を備えており、何れもコア７と、各コア７の二カ所に巻回された複数の巻線８とを有する。
【００２８】
なお、以下の説明において、コアを表す符号７の後に、各コアが属するインダクタユニットの番号を添え字で付している。すなわち、符号７1は第一インダクタユニット１のコアを表し、符号７2は第二インダクタユニット２のコアを表し、符号７3は第三インダクタユニットのコアを表す。
【００２９】
図２に、３つのインダクタユニット１〜３のうちの一つである第一インダクタユニット１の斜視図を示す。
図２に示すように、第一インダクタユニット１のコア７1は、一対の脚部７１と、対をなす脚部７１の一端間および他端間に架橋された一対の連結部７２とを有する。本実施形態では、一対の脚部７１を平行に配置すると共に、連結部７２を脚部７１から直交する方向に配置して全体を矩形枠状に形成したコア７1を例示している。コア７1としては、閉ループ状の形態を有する限り任意の形態を採用することができ、矩形枠状以外にも、例えば円環状のコア（トロイダルコア）を採用することもできる。コア７1には、エアギャップは設けられていない。
【００３０】
図１に示すように、残りのインダクタユニット（第二インダクタユニット２および第三インダクタユニット３）も、第一インダクタユニット１のコア７1と同形状のコア７2，７3をそれぞれ有する。これらのコア７2，７3にエアギャップは設けられていない。なお、図１では、第一インダクタユニット１についてのみコア７1の脚部７１を破線で示し、他のインダクタユニット２，３のコア７2，７3については、図面の簡略化のため、脚部７１の図示を省略している。
【００３１】
コア７1〜７3は、何れも、金型を用いて軟磁性粉末を圧縮成形した後、圧粉体に焼鈍処理を施すことで製作される。軟磁性粉末としては、純鉄系、アモルファス系、軟磁性合金系（センダスト、パーマロイ等）、ナノ結晶系等からなる軟磁性金属粉末に絶縁被膜をコーティングした絶縁被膜付き軟磁性粉末を使用することができる。絶縁被膜としては、Ａｌ2Ｏ3、Ｙ2Ｏ3、ＭｇＯ、ＺｒＯ2等の金属酸化物あるいは半金属の酸化物、ガラス材料、またはこれらの混合物に、バインダーとしての樹脂材料を配合したものが使用される。焼鈍に伴ってバインダー成分は分解し、ガスとなって揮散する。この絶縁被膜付き軟磁性粉末を用いたコアの初透磁率（磁界０ A/m時の比透磁率を意味する）は、３０以上２００以下が好ましい。また、脚部７１と連結部７２は、同じ材料で形成する他、異なる材料で形成することもできる。
【００３２】
各コア７1〜７3の脚部７１には、それぞれ一つずつ巻線８が装着される。従って、共通のコア７1〜７3に巻回された巻線８は、磁気結合された状態にある。各巻線８の巻き数は同じであり、同じ導電材料で形成され、かつ同じ断面寸法を有する。従って、各巻線８は等しいインダクタンスを有する。また、同じコアに巻回された二つの巻線８は、互いに逆極性となるように接続される。具体的には、同じコアに巻回された二つの巻線８を並列に接続してそれぞれに直流電流を流した際に、各コア７1〜７3に互いに打消し合う方向の磁束φ（図１参照）が生じるように各巻線８が接続される。
【００３３】
各インダクタユニット１〜３において共通のコア７に巻回された二つの巻線８は、後で詳細に述べるが、３相（ｕ相、ｖ相、ｗ相）のスイッチング回路のうち異なる２相に接続される。すなわち、第一インダクタユニット１の二つの巻線８のうちの一方がｕ相に接続されると共に他方がｗ相に接続され、第二インダクタユニット２の二つの巻線８のうちの一方がｕ相に接続すると共に他方がｖ相に接続される。また、第三インダクタユニット３の二つの巻線８のうちの一方がｖ相に接続されると共に、他方がｗ相に接続される。図１では、以上に述べた接続態様を、各巻線を表す符号８の後に、接続先の相をかっこ書きで付すことで表している。
【００３４】
以上に述べた結合インダクタ１０は、例えば、各インダクタユニット１〜３において、一方の連結部７２に二つの脚部７１の一端部を固定した状態で、予め巻回した巻線８を各脚部７１の外周に挿入し、その後、各脚部７１の他端部に他方の連結部７２を固定することによって製作される。脚部７１と連結部７２の固定は、例えば接着によって行うことができる。もちろん各コア７1〜７3を一体に成形した後、脚部７１に巻線８を巻回しても構わない。
【００３５】
このようにして製作した結合インダクタ１０では、漏れインダクタンスを利用する必要があるため、結合係数を高くしすぎないことが必要となる。もちろん結合係数が低すぎれば、磁気結合による効果を得ることができない。以上の観点から、個々のインダクタユニット１〜３の結合係数は、０．３〜０．８５（好ましくは０．３〜０．７５）の範囲に設定するのが好ましい。上記のとおりコア７の材料として絶縁被膜付き軟磁性粉末を使用することで、結合係数の調整が容易となり、この範囲内の結合係数を容易に得ることが可能となる。各インダクタユニット１〜３の結合係数は同じ値にする。なお、ここでの結合係数は、ＪＩＳ Ｃ ５３２１に規定された開放短絡法に則って、以下の式から求められる。
結合係数ｋ＝（１−Ｌｓｃ／Ｌｏｐ）1/2
ここで、Ｌｓｃは短絡Ｌ値（２線を短絡）であり、Ｌｏｐは開放Ｌ値である。
【００３６】
以上に述べた結合インダクタ１０は、図３に示す、インターリーブ方式を採用した３相（ｕ相、ｖ相、ｗ相）のスイッチング回路に配置される。ここでいうスイッチング回路は、スイッチングに伴って高周波電流が流れる回路を意味する。図３では、スイッチング回路の一例として、電源回路、特にＤＣ−ＤＣ昇圧チョッパ回路の概略構成を示している。
【００３７】
図３に示すように、電源Ｅには、結合インダクタ１０の各巻線８の一端が並列に接続される。この時、既に述べたように、スイッチング回路の各相（ｕ，ｖ，ｗ）には、異なるインダクタユニット１〜３に設けられた、各相同数（２つ）の巻線８が接続される。具体的には、第一インダクタユニット１の二つの巻線８のうち一方８（ｕ１）がｕ相に接続され、他方８（ｗ２）がｗ相に接続される。また、第二インダクタユニット２の二つの巻線８のうち一方８（ｕ２）がｕ相に接続され、他方８（ｖ１）がｖ相に接続される。さらに、第三インダクタユニット３の二つの巻線８のうち一方８（ｖ２）がｖ相に接続され、他方８（ｗ１）がｗ相に接続される。このように、結合インダクタ１の各巻線８は、回路の各相にサイクリックに接続される。また、スイッチング回路の同じ相に接続される二つの巻線（例えば巻線８（ｕ１）と巻線８（ｕ２））は、各相で並列に接続される。
【００３８】
ｕ相に接続された二つの巻線８（ｕ１），８（ｕ２）の他端は、第一ダイオードＤ１のアノードおよび第一スイッチング素子Ｑ１の一端と接続され、ｖ相に接続された二つの巻線８（ｖ１）、８（ｖ２）の他端は、第二ダイオードＤ２のアノードおよび第二スイッチング素子Ｑ２の一端と接続される。ｗ相に接続された二つの巻線８（ｗ１）、８（ｗ２）の他端は、第三ダイオードＤ３のアノードおよび第三スイッチング素子Ｑ３の一端と接続される。各スイッチング素子Ｑ１〜Ｑ３の他端は接地側に接続される。各スイッチング素子Ｑ１〜Ｑ３は、図示しない制御装置からの制御信号により一定周期で開閉動作を繰り返す。この時、各スイッチング素子Ｑ１〜Ｑ３は１２０°ずつ位相をずらして開閉動作を繰り返す。
【００３９】
各ダイオードＤ１〜Ｄ３のカソードから出力された電圧および電流は平滑用コンデンサＣにより平滑化され、負荷Ｒにより消費される。
【００４０】
昇圧チョッパ回路を単体（１相）で構成するシングルフェーズ方式の場合、出力側の平滑用コンデンサに送られる電流が断続的となるため、平滑用コンデンサは激しい充電と放電を繰り返す。そのため、平滑用コンデンサに大きな容量が必要となり、平滑用コンデンサが大型化する。これに対し、回路を並列化して動作させる図３のインターリーブ方式（マルチフェーズ方式）では、各相を交互にスイッチングさせるように制御を行うため、平滑用コンデンサＣの蓄積電荷変動が低減され、平滑用コンデンサＣの小型化を達成することができる。
【００４１】
加えて、インターリーブ回路を３相に拡張しているので、２相のインターリーブ回路と比べて、入力電流を分流化できるため更なる大容量化が実現できる。また、出力側平滑コンデンサの容量をさらに低減することも可能となる。
【００４２】
本実施形態の３相結合インダクタ１では、各インダクタユニット１〜３が、二つのインダクタを磁気結合し、等価的に一つのインダクタで構成した形態になっている。また、各インダクタユニット１〜３の共通のコアに巻回された二つの巻線（例えば８（ｕ１）と８（ｗ２））は、スイッチング回路の異なる二つの相（例えばｕ相とｗ相）にそれぞれ接続されている。つまり、異なる相に接続された二つの巻線が磁気結合されることになる。かかる構成において、電流位相をシフトさせて３相インターリーブ方式の昇圧チョッパ回路を駆動することにより、各相のインダクタ電流Ｉu，Ｉv，Ｉwが相互干渉し、交互に励磁された磁束が他の巻線と鎖交する形態となる。これにより、インダクタ電流波形がスイッチング周波数の３倍で駆動しているような状態となる。
【００４３】
図１に示すように、結合インダクタ１０の動作中は、各インダクタユニット１〜３でインダクタ平均電流から発生する直流磁束φが相互に打ち消し合う。その一方で、交流磁束は、各インダクタユニット１〜３のコア内で共有して強め合い、あるいは打消し合いながら各コア７1〜７3に形成された無端ループ状の磁束経路を循環する。このように、直流磁束を互いに打消し合うことでコア内磁束を低減できる一方で、交流成分の磁束が循環する磁束経路が形成されるため、各インダクタユニット１〜３のインダクタンスが大きくなる。従って、コア７1〜７3に発生する磁束を減らしてコア７1〜７3を小型化することができ、リプル幅が小さく、重畳特性を良化した小型の結合インダクタ１０を提供することが可能となる。
【００４４】
また、本実施形態の結合インダクタ１０では、各インダクタユニット１〜３が同一構造で形成されるので、各インダクタユニット１〜３の磁路長や相互インダクタンスを同じ値にすることができる。従って、結合インダクタ１０としての性能を安定化させることが可能となる。
【００４５】
さらに、各コア７1〜７3の磁束経路にエアギャップが形成されておらず、各コア７1〜７3が閉磁路を形成するため、漏れ磁束が小さくなる。従って、漏れ磁束が各巻線８に到達し、各巻線で渦電流を生じることによる巻線８の発熱を防止することができる。またインダクタンスの低下も防止することができる。これにより小型でありながら巻線８での発熱の小さい３相結合インダクタ１０を提供することが可能となる。
【００４６】
コア７1〜７3の材料として一般的なフェライトで形成した場合、フェライトの初透磁率が高い（２３００程度）ため、漏れ磁束が少なくなる。そのため、インダクタを大型化しないとリプル幅を抑制できず、小型化の要請に応えることができない。漏れ磁束を多くするためには磁束経路にエアギャップを設けるのが有効であるが、これでは既に述べたように巻線８での発熱の問題を生じる。これに対し、本実施形態のように、絶縁被膜付き軟磁性粉末を使用して初透磁率３０〜２００のコア７1〜７3を形成することにより、エアギャップを設けない場合でも適度の結合係数（０．３０〜０．８５）を得ることができる。そのため、エアギャップを設けた場合に問題となる巻線８での発熱を防止しつつ、安定したリプル抑制効果および直流電流重畳特性を有する小型の結合インダクタ１０を提供することができる。
【００４７】
本実施形態の結合インダクタ１においては、各インダクタユニット１〜３が、配線を通じて電気的な接続状態にあるが、機械的に連結された状態にはない。つまり、個々のインダクタユニット１〜３は分離可能な状態にある。そのため、各インダクタユニット１〜３を任意の位置に配置することができる。例えば、図１に示すように、各インダクタユニット１〜３を巻線軸方向から見た平面視で三角形の各頂点位置に配置する形態を採用することもできるし、あるいは図４に示すように、各インダクタユニット１〜３を一列に展開し、各巻線軸が同一平面上に位置するように平面的に配置する形態を採用することもできる。さらに、一つのインダクタユニットを、他の二つのインダクタユニットから離れた位置に配置することも可能となる。従って、３相結合インダクタ１０の配置態様の自由度を高めて、設置スペースに対する制約を少なくすることができる。
【００４８】
特に図４に示す配置態様であれば、回路基板等に設けたインダクタ設置面（１００：図７参照）に対し、結合インダクタ１０を、各巻線軸が当該インダクタ設置面と平行な同一平面上に位置するように配置することが可能となる。この場合、各巻線８からインダクタ設置面までの距離が均一化されるため、各巻線８の放熱性を均一化することができる。従って、各巻線８の温度上昇幅を均一化し、各巻線８における磁気特性のばらつきを抑えることができる。また、放熱用の別部品の設置が不要となるので、結合インダクタ１０全体の体格を小型化することができる。
【００４９】
また、コア７1〜７3としては、Ｕ−Ｕ形コアやトロイダルコアといった無端ループ状の簡素な形態の既存コアを採用することができる。従って、特許文献２に記載のような複雑で立体的な構造のコアを準備する必要がなく、コア７1〜７3の製造コストを低廉化することができる。
【００５０】
次に本実施形態に係る結合インダクタ１０について、その効果を確認する確認試験を行ったので、その詳細および結果を説明する。
【００５１】
この確認試験では、図１に示す結合インダクタ１０を図３に示す３相インターリーブ方式の昇圧チョッパ回路に使用し、デューティ比を変化させた時の出力電圧を測定している。各巻線８のインダクタンスは２００μＨ、各インダクタユニット１〜３の結合係数は０．７、入力電圧はＤＣ４００Ｖとしている。また、各相間の位相ずれは１２０°であり、５０ｋＨｚでスイッチングさせている。
【００５２】
図５に示す試験結果から明らかなように、本実施形態によれば、デューティ比の増加に応じて出力電圧が増加している。従って、本実施形態の結合インダクタ１を使用した場合でも、昇圧回路として問題なく動作することが確認された。
【００５３】
図６は、図３に示すスイッチング回路において、ｕ相の電流Ｉuと、ｕ相に接続した巻線８（ｕ１）の電流Ｉu1と、ｕ相に接続した巻線８（ｕ２）の電流Ｉu2を測定した結果を示すものである（結合係数を０．５、周波数を５５ｋＨｚ、デューティ比を０．６５としている）。
【００５４】
図６から明らかなように、Ｉuに対し、各巻線の平均電流および各巻線電流のリプル幅がそれぞれ半分となっている。また、各巻線電流には、傾斜の緩い領域Ｘ，Ｙが生じており、巻線８（ｕ１），８（ｕ２）が磁気結合された影響を見ることができる。
【００５５】
以上の説明では、３相化した結合インダクタ１０を例示したが、同様の構成を採用することにより、４相以上に多相化した結合インダクタを提供することもできる。
【００５６】
この多相結合インダクタにおいては、「相数×（相数−１）／２」個のコアおよびインダクタユニットが使用される。例えば３相であれば３個、４相であれば６個、５相であれば１０個、６相であれば１５個、７相であれば２１個のコアおよびインダクタユニットが使用される。また、各コアには、２つの巻線８が装着されるため、結合インダクタ全体の巻線数はコアの数の２倍となる。
【００５７】
図７に、多相結合インダクタの一例として４相結合インダクタ１１を示す。この結合インダクタ１１は、第一〜第六インダクタユニット１〜６を備える。各インダクタユニット１〜６は、既に述べた３相結合インダクタ１０で説明したインダクタユニット１〜３と同じ構成を有し、それぞれコア７（７1〜７6）と、コア７の１８０°対向位置に配置した二つの巻線８とを有する。なお、図７では、各コア７としてトロイダルコアを使用した場合を例示している。
【００５８】
図８に、上記の４相結合インダクタ１１を使用した、インターリーブ方式の４相スイッチング回路を示す。図８に示すように、４相（ａ相、ｂ相、ｃ相，ｄ相）の各相には、それぞれ３つの巻線８が並列に接続される。すなわち、ａ相には巻線８（ａ１），８（ａ２），８（ａ３）が接続され、ｂ相には巻線８（ｂ１），８（ｂ２），８（ｂ３）が接続される。ｃ相には巻線８（ｃ１），８（ｃ２），８（ｃ３）が接続され、ｄ相には巻線８（ｄ１），８（ｄ２），８（ｄ３）が接続される。
【００５９】
なお、多相スイッチング回路のスイッチング素子Ｑ１〜Ｑ４は、３６０°を相数で割った角度分だけ電流位相がずれるように開閉動作を行う。従って、４相スイッチング回路では、各スイッチング素子Ｑ１〜Ｑ４は９０°ずつ位相をずらして開閉動作を繰り返す。
【００６０】
３相結合インダクタと同様に、４相結合インダクタにおいても、共通のコア７に巻回された二つの巻線８（例えば８（ａ１）と８（ｂ１））は、４相のスイッチング回路のうち異なる２相（ａ相、ｂ相）に接続される。逆にいえば、図８に示す１２個の巻線８のうち、異なる相に接続された二つの巻線が共通のコア７に巻回することにより磁気結合される。例えば、以下に列挙した組み合わせの二つの巻線が、共通のコア７に装着することで磁気結合される（図７参照）。
・巻線８（ａ１）と巻線８（ｂ１）
・巻線８（ａ２）と巻線８（ｃ１）
・巻線８（ａ３）と巻線８（ｄ１）
・巻線８（ｂ２）と巻線８（ｃ２）
・巻線８（ｂ３）と巻線８（ｄ２）
・巻線８（ｃ３）と巻線８（ｄ３）
【００６１】
図９は、図８に示すスイッチング回路において、ａ相の電流Ｉaと、ａ相に接続した巻線８（ａ１）の電流Ｉa1と、ａ相に接続した巻線８（ａ２）の電流Ｉa2と、ａ相に接続した巻線８（ａ３）の電流Ｉa3とを測定した結果を示すものである（結合係数を０．５、周波数を５５ｋＨｚ、デューティ比を０．６５としている）。
【００６２】
図９から明らかなように、Ｉaに対し、各巻線の平均電流および各巻線電流のリプル幅がそれぞれ１／３となっている。また、各巻線電流には、３相化した場合と同様に、傾斜の緩い領域が生じており、巻線８（ａ１），８（ａ２），８（ａ３）が磁気結合された影響を見ることができる。
【００６３】
このように４相化した結合インダクタ１１においても、既に述べた３相結合インダクタ１０と同様の作用効果を得ることができる。５相以上に多相化した場合も、共通のコア７に巻回された二つの巻線８を異なる２相に接続することにより、同様の作用効果を得ることができる。
【００６４】
図１０は、多相結合インダクタにおいて、相数を変化させた時の各種特性の変化をまとめた表である。
【００６５】
図１０の各項目のうち、「並列数」は各相に並列接続すべき巻線の数である。「Ｉ（相）」は各相の電流値を表し、「Ｉ（巻線）」は各巻線の電流値を表す。「Ｒ」は巻線の抵抗値の和を表し、「Ｐ（銅）」は１コアあたりの巻線の放熱量（銅損）を表す。Ｌは、各相数で必要とされるインダクタンス値を表し、「銅線径」は「Ｐ（銅）」の値から必要とされる、巻線を形成する銅線の径寸法を表す。「Ｈ」は、Ｈ＝Ｎ×Ｉ／ｌ（ｌは磁路長、Ｎは巻数、Ｉは電流値）で表され、この値が小さいほど直流重畳特性が良化することを意味する。「ΔＩ」は各コアにおけるリプル幅を表し、ΔＢは磁束密度の変化量（ΔＢ＝μ×Ｈ）を表す。「Ｐ（鉄）」は結合インダクタ全体のコアの放熱量（鉄損）を表す。なお、図１０では、各項目の１相スイッチング回路での値を１としている。
【００６６】
図１０の「銅Ｓ」の値から、多相結合インダクタにおいては、相数が増すほど銅線径を小さくできることが理解できる。従って、相数が増えるほど、巻線製作が容易となり、低コスト化を達成することが可能となる。また、「Ｈ」の値から、相数が増えるほど重畳磁化力が低下し、直流重畳特性が良化することも理解できる。さらに、「Ｌ」の値から、相数が増えるほど必要Ｌ値が増加すること、「ΔＢ」および「Ｐ鉄」の値から、相数が増えるほど鉄損を低減できること、も理解できる。また、「Ｐ（銅）」の結果から、相数が増えるほど個々のコア７での銅損（巻線の放熱量）が減少する。従って、結合インダクタ全体の放熱量を分散させて、熱管理を容易化することもできる。
【００６７】
なお、図７では、各インダクタユニット（１〜６）を、各巻線軸が同一平面上に位置するように平面的に配置している。そのため、各インダクタユニット（１〜６）をインダクタ設置面１００上に配置した際には、各巻線８からインダクタ設置面１００までの距離が均一化される。従って、各巻線８の放熱性を均一化することができ、各巻線８の温度上昇幅を均一化して各巻線８における磁気特性のばらつきを抑えることができる。また、結合インダクタ１１が平面的な形態となるため、高さ寸法を小さくすることもできる。
【００６８】
図１１に示すように、各インダクタユニット（１〜６）はインダクタ設置面１００上で一列に配置することもできる。このように本実施形態の多相結合インダクタは、各インダクタユニット（１〜６）が分離可能な状態にあるため、形状自由度が高いという利点を有する。
【００６９】
以上の説明では、結合インダクタ１０，１１を昇圧チョッパ回路に配置する場合を例示したが、以上に述べた結合インダクタ１０，１１は、インターリーブ方式の多相のスイッチング回路を有するものであれば任意の回路に使用できる。例えば、ＰＦＣ（power factor correction）回路、コンバータ回路、インバータ回路等における変圧用途（降圧、昇圧を問わない）、インバータ用途、コンバータ用途等に使用することができる。
【符号の説明】
【００７０】
１      第一インダクタユニット
２      第二インダクタユニット
３      第三インダクタユニット
４      第四インダクタユニット
５      第五インダクタユニット
６      第六インダクタユニット
７      コア
８      巻線
１０    結合インダクタ（３相）
１１    結合インダクタ（４相）
７１    脚部
７２    連結部
【図１】
2020047907.tif 000003
【図２】
2020047907.tif 000004
【図３】
2020047907.tif 000005
【図４】
2020047907.tif 000006
【図５】
2020047907.tif 000007
【図６】
2020047907.tif 000008
【図７】
2020047907.tif 000009
【図８】
2020047907.tif 000010
【図９】
2020047907.tif 000011
【図１０】
2020047907.tif 000012
【図１１】
2020047907.tif 000013