(57)【要約】【課題】製造工程が簡易でダメージが少ない半導体装置およびその製造方法を提供する。【解決手段】層間絶縁層ＩＩＬの溝ＴＲの側壁ＴＲＳおよび底壁ＴＲＢを覆う導電膜ＩＮ１を異方性エッチングすることにより側壁スペーサ形状の導電膜ＩＮ１が形成される。層間絶縁層ＩＩ１の側面を覆う導電膜ＩＮ２を異方性エッチングすることにより側壁スペーサ形状の導電膜ＩＮ２が形成される。導電膜ＩＮ１から配線膜ＩＮ１Ａ、ＩＮ１Ｂが形成され、導電膜ＩＮ２からから配線膜ＩＮ２Ａ、ＩＮ２Ｂが形成される。【選択図】図１
2020047697.tif 000002
【特許請求の範囲】
【請求項１】
第１層間絶縁層に第１溝を形成する工程と、
前記第１溝の側壁および底壁を覆うように第１導電膜を形成する工程と、
前記第１導電膜を異方性エッチングすることにより前記第１溝の前記側壁に残った側壁スペーサ形状の前記第１導電膜から第１側壁配線膜を形成する工程と、
前記第１側壁配線膜の側壁を覆うように第２層間絶縁層を形成する工程と、
前記第２層間絶縁層の側面を覆うように第２導電膜を形成する工程と、
前記第２導電膜を異方性エッチングすることにより前記第２層間絶縁層の前記側面に残った側壁スペーサ形状の前記第２導電膜から第２側壁配線膜を形成する工程と、を備えた、半導体装置の製造方法。
【請求項２】
前記第１側壁配線膜および前記第２側壁配線膜の材質よりも前記第１層間絶縁層および前記第２層間絶縁層との密着性の良い材質よりなる金属膜を、前記第１側壁配線膜と前記第１層間絶縁層との間および前記第２側壁配線膜と前記第２層間絶縁層との間に形成する工程をさらに備えた、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１層間絶縁層および前記第２層間絶縁層の上面に対して前記第１側壁配線膜および前記第２側壁配線膜の上面が平坦となるように、少なくとも前記第１側壁配線膜および前記第２側壁配線膜に研磨除去する工程をさらに備えた、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１層間絶縁層、前記第２層間絶縁層、前記第１側壁配線膜および前記第２側壁配線膜を覆い、かつ前記第１側壁配線膜に達するビアホールを有する第３層間絶縁層を形成する工程とをさらに備えた、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第３層間絶縁層は、前記ビアホールよりも浅い第２溝を有するように形成され、
前記第２溝の側壁に沿うように、かつ前記ビアホール内を埋め込んで前記第１側壁配線膜を接するように第３側壁配線膜を形成する工程とをさらに備えた、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１側壁配線膜は前記第２側壁配線膜よりも上方に突き出すように形成され、
前記第１側壁配線膜の前記第２側壁配線膜よりも上方に突き出した部分は、前記ビアホールの内部を埋め込む、請求項４に記載の半導体装置の製造方法。
【請求項７】
第１溝を有する第１層間絶縁層と、
前記第１溝の側壁に沿って延びる第１側壁配線膜と、
前記第１溝内において前記第１側壁配線膜の側壁を覆う第２層間絶縁層と、
前記第１溝内において前記第２層間絶縁層の側壁を覆う第２側壁配線膜とを備え、
前記第１側壁配線膜、前記第２層間絶縁層および前記第２側壁配線膜が並ぶ方向に沿って切った断面において、前記第１側壁配線膜および前記第２側壁配線膜の各々の側壁形状は、前記第１側壁配線膜と対向する前記第１溝の前記側壁の部分の形状と同期したうねり形状を有する、半導体装置。
【請求項８】
第１溝と、前記第１溝の底壁よりも下方に窪んだ凹部とを有する第１層間絶縁層と、
前記第１溝の側壁に沿って延びる第１側壁配線膜と、
前記第１側壁配線膜の側壁を覆う第１部分と、前記第１部分から前記凹部の底壁に沿って延びる第２部分とを有するＬ字形状の第２層間絶縁層と、
前記第２層間絶縁層の前記第１部分の側壁を覆い、かつ前記第２層間絶縁層の前記第２部分の上に配置された第２側壁配線膜とを備えた、半導体装置。
【請求項９】
第１溝を有する第１層間絶縁層と、
前記第１溝の側壁に沿って延びる第１側壁配線膜と、
前記第１溝内において前記第１側壁配線膜の側壁を覆う第２層間絶縁層と、
前記第１溝内において前記第２層間絶縁層の側壁を覆う第２側壁配線膜とを備え、
前記第１側壁配線膜および前記第２側壁配線膜の各々は、上端に向かうほど幅が細くなるような傾斜を有し、
前記第１側壁配線膜の前記傾斜と前記第２側壁配線膜の前記傾斜とは、互いに同じ方向に傾斜している、半導体装置。
【請求項１０】
前記第１側壁配線膜と前記第１層間絶縁層との間および前記第２側壁配線膜と前記第２層間絶縁層との間に配置された金属膜をさらに備え、
前記金属膜は、前記第１側壁配線膜および前記第２側壁配線膜の材質よりも前記第１層間絶縁層および前記第２層間絶縁層との密着性の良い材質よりなる、請求項７〜９のいずれか１項に記載の半導体装置。
【請求項１１】
前記第１層間絶縁層、前記第１側壁配線膜、前記第２層間絶縁層および前記第２側壁配線膜の各々の上面が連なるように平坦化されている、請求項７または８に記載の半導体装置。
【請求項１２】
前記第１層間絶縁層、前記第２層間絶縁層、前記第１側壁配線膜および前記第２側壁配線膜を覆い、かつ前記第１側壁配線膜に達するビアホールを有する第３層間絶縁層をさらに備えた、請求項７〜９のいずれか１項に記載の半導体装置。
【請求項１３】
前記第３層間絶縁層は、前記ビアホールよりも浅い第２溝を有するように形成され、
前記第２溝の側壁に沿うように、かつ前記ビアホール内を埋め込んで前記第１側壁配線膜を接するように配置された第３側壁配線膜をさらに備えた、請求項１２に記載の半導体装置。
【請求項１４】
前記第１側壁配線膜は前記第２側壁配線膜よりも上方に突き出すように形成され、
前記第１側壁配線膜の前記第２側壁配線膜よりも上方に突き出した部分は、前記ビアホールの内部を埋め込む、請求項１２に記載の半導体装置。
【請求項１５】
ソース領域、ドレイン領域およびゲート電極を有するトランジスタをさらに備え、
前記第１層間絶縁層は、前記トランジスタを覆い、かつ前記ソース領域、前記ドレイン領域および前記ゲート電極のいずれかに達するコンタクトホールを有し、
前記コンタクトホールを通じて前記第１側壁配線膜および前記第２側壁配線膜のいずれかは前記ソース領域、前記ドレイン領域および前記ゲート電極のいずれかに電気的に接続されている、請求項７〜９のいずれか１項に記載の半導体装置。
【請求項１６】
前記第１側壁配線膜および前記第２側壁配線膜のいずれかは、前記コンタクトホール内を埋め込んでいる、請求項１５に記載の半導体装置。
【請求項１７】
前記第１溝における前記第１層間絶縁層の前記側壁と前記第１側壁配線膜との間に配置された第４層間絶縁層をさらに備えた、請求項７〜９のいずれか１項に記載の半導体装置。
【請求項１８】
前記第１側壁配線膜および前記第２側壁配線膜の各々は、平面視において屈曲した部分を有する、請求項７〜９のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
現在、下記の非特許文献１に記載のようにＳＡＤＰ（Self-Aligned  Double  Patterning）、ＳＡＱＰ（Self-Aligned  Quadruple  Patterning）で微細加工する製造方法が広く知られている。
【０００３】
非特許文献１に記載された製造方法では、成膜とエッチバックとが繰り返されることにより、複数の側壁スペーサが小さなピッチで形成される。この小さなピッチの側壁スペーサをマスクとして被加工膜がエッチングされることにより微細なパターンが形成される。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】H.  Yaegashi,  "Pattern  Fidelity  control  in  Multi-patterning  towards  7nm  node",  Proceedings  of  the  16th  International  Conference  on  Nanotechnology,  August  22-25,  2016,  pp.452-455
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら上記非特許文献１に記載の方法では、側壁スペーサをマスクとして被加工膜がエッチングされる。このため被加工膜から形成された導電層のパターンの上部の線幅が下部の線幅よりも大きくなり、パターンの上部において隣り合うパターンの間隔が狭くなる。また導電層パターンの平面視における形状にうねりがランダムに生じ、隣り合う導電層パターンの間隔が小さくなる箇所がランダムに発生する。このように導電層パターンの間隔が意図せずに小さくなると、導電層パターン間における誘電体の経時破壊（ＴＤＤＢ：Time  Dependent  Dielectric  Breakdown）の問題が発生する。
【０００６】
また上記非特許文献１で製造されたパターンは微細なパターンであるため、線幅が小さい。このためそのパターンが導電層である場合、その導電層パターンと、その導電層パターンの上面に接する上層導電層との接触面積が小さくなる。接触面積が小さくなるため、導電層パターンと上層導電層との接触部における抵抗が大きくなる。
【０００７】
また上記非特許文献１に記載の方法では、側壁スペーサをマスクとして被加工膜がエッチングされる。このため製造工程が煩雑になる。
【０００８】
また側壁スペーサをマスクとして被加工膜がエッチングされた後に、側壁スペーサを除去する必要がある。この側壁スペーサを除去する際に側壁スペーサの下層にダメージが生じる。仮に側壁スペーサの下層が低誘電率膜（Low-k膜）である場合、ダメージが加わることにより誘電率が上昇する。
【０００９】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態の半導体装置の製造方法は、以下の工程を備えている。
第１層間絶縁層に第１溝が形成される。第１溝の側壁および底壁を覆うように第１導電膜が形成される。第１導電膜を異方性エッチングすることにより第１溝の側壁に残った側壁スペーサ形状の第１導電膜から第１側壁配線膜が形成される。第１側壁配線膜の側壁を覆うように第２層間絶縁層が形成される。第２層間絶縁層の側面を覆うように第２導電膜が形成される。第２導電膜を異方性エッチングすることにより第２層間絶縁層の側面に残った側壁スペーサ形状の第２導電膜から第２側壁配線膜が形成される。
【００１１】
一実施の形態の半導体装置では、第１側壁配線膜、第２層間絶縁層および第２側壁配線膜が並ぶ方向に沿って切った断面において、第１側壁配線膜および第２側壁配線膜の各々の側壁形状は、第１側壁配線膜と対向する第１層間絶縁層の側壁の部分の形状と同期したうねり形状を有している。
【００１２】
他の実施の形態の半導体装置では、第１層間絶縁層は第１溝の底壁よりも下方に窪んだ凹部を有している。第２層間絶縁層は、第１側壁配線膜の側壁を覆う第１部分と、その第１部分から凹部の底壁に沿って延びる第２部分とを有するＬ字形状を有している。第２側壁配線膜は、第２層間絶縁層の第１部分の側壁を覆い、かつ第２層間絶縁層の第２部分の上に配置されている。
【００１３】
さらに他の実施の形態の半導体装置では、第１側壁配線膜および第２側壁配線膜の各々は、上端に向かうほど幅が細くなるような傾斜を有している。第１側壁配線膜の傾斜と第２側壁配線膜の傾斜とは、互いに同じ方向に傾斜している。
【発明の効果】
【００１４】
前記実施の形態の半導体装置の製造方法によれば、製造工程が簡易でダメージが少ない半導体装置の製造方法を実現することができる。
【００１５】
また前記一実施の形態の半導体装置によれば、ＴＤＤＢ寿命を長くできる半導体装置を実現することができる。
【００１６】
また前記他の実施の形態の半導体装置によれば、第１側壁配線膜の高さ位置と第２側壁配線膜の高さ位置とを合わせることが容易な半導体装置を実現することができる。
【００１７】
また前記さらに他の実施の形態の半導体装置によれば、ＴＤＤＢ寿命を長くでき、かつ上層配線層との接触面積を大きく確保できる半導体装置を実現することができる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態１における半導体装置の構成を示す断面図である。
【図２】図１のＩＩ−ＩＩ線に沿う部分の構成を示す断面図である。
【図３】図２の領域ＲＡを拡大して示す断面図である。
【図４】実施の形態１における半導体装置の製造方法の第１工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図５】実施の形態１における半導体装置の製造方法の第２工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図６】実施の形態１における半導体装置の製造方法の第３工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図７】実施の形態１における半導体装置の製造方法の第４工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図８】実施の形態１における半導体装置の製造方法の第５工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図９】実施の形態１における半導体装置の製造方法の第６工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図１０】実施の形態１における半導体装置の製造方法の第７工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図１１】実施の形態１における半導体装置の製造方法の第８工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図１２】実施の形態１における半導体装置の製造方法の第９工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図１３】実施の形態１における半導体装置の製造方法の第１０工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図１４】図１２に示す工程にて、フォトレジストの開口パターンの変形例を示す平面図である。
【図１５】図１４のフォトレジストを用いてパターニングされた千鳥形状の配線を有する変形例の構成を示す平面図である。
【図１６】比較例の配線の構成を示す断面図である。
【図１７】図１６に示す比較例の構成を示す平面図である。
【図１８】実施の形態２における半導体装置の構成を示す断面図（Ａ）および断面図（Ａ）のＸＶＩＩＩＢ−ＸＶＩＩＩＢ線に沿う部分の断面図（Ｂ）である。
【図１９】実施の形態３における半導体装置の構成を示す断面図（Ａ）および断面図（Ａ）のＸＩＸＢ−ＸＩＸＢ線に沿う部分の断面図（Ｂ）である。
【図２０】実施の形態４における半導体装置の構成を示す断面図である。
【図２１】図２０のＸＸＩ−ＸＸＩ線に沿う部分の断面図である。
【図２２】実施の形態５における半導体装置の構成を示す断面図である。
【図２３】図２２のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う部分の断面図である。
【図２４】実施の形態５における半導体装置の製造方法の第１工程を示す断面図である。
【図２５】実施の形態５における半導体装置の製造方法の第２工程を示す断面図である。
【図２６】実施の形態５における半導体装置の製造方法の第３工程を示す断面図である。
【図２７】実施の形態６における半導体装置の構成を示す断面図（Ａ）および断面図（Ａ）のＸＸＶＩＩＢ−ＸＸＶＩＩＢ線に沿う部分の断面図（Ｂ）である。
【図２８】実施の形態６における半導体装置の製造方法を示す平面図（Ａ）および平面図（Ａ）のＸＸＶＩＩＩＢ−ＸＸＶＩＩＩＢ線に沿う断面図（Ｂ）である。
【図２９】実施の形態７における半導体装置の構成を示す断面図（Ａ）および断面図（Ａ）のＸＸＩＸＢ−ＸＸＩＸＢに沿う部分の断面図（Ｂ）である。
【図３０】実施の形態８における半導体装置の構成を示す断面図である。
【図３１】実施の形態８における半導体装置の製造方法の第１工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図３２】実施の形態８における半導体装置の製造方法の第２工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図３３】実施の形態８における半導体装置の製造方法の第３工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図３４】実施の形態９における半導体装置の構成を示す断面図である。
【図３５】実施の形態１０における半導体装置の構成を示す断面図である。
【図３６】実施の形態１１における半導体装置の構成を示す平面図（Ａ）および平面図（Ａ）のＸＸＸＶＩＢ−ＸＸＸＶＩＢ線に沿う部分の断面図（Ｂ）である。
【図３７】実施の形態１１における半導体装置の製造方法の第１工程を示す平面図（Ａ）および平面図（Ａ）のＸＸＸＶＩＩＢ−ＸＸＸＶＩＩＢ線に沿う断面図（Ｂ）である。
【図３８】実施の形態１１における半導体装置の製造方法の第２工程を示す平面図（Ａ）および平面図（Ａ）のＸＸＸＶＩＩＩＢ−ＸＸＸＶＩＩＩＢ線に沿う断面図（Ｂ）である。
【図３９】実施の形態１２における半導体装置の構成を示す横断面図（Ａ）および横断面図（Ａ）のＸＸＸＩＸＢ−ＸＸＸＩＸＢ線に沿う部分の縦断面図（Ｂ）である。
【図４０】実施の形態１２における半導体装置の製造方法の第１工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図４１】実施の形態１２における半導体装置の製造方法の第２工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図４２】実施の形態１２における半導体装置の製造方法の第３工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図４３】実施の形態１２における半導体装置の製造方法の第４工程を示す平面図（Ａ）および断面図（Ｂ）である。
【図４４】実施の形態１２における半導体装置の製造方法の第５工程を示す平面図（Ａ）および断面図（Ｂ）である。
【発明を実施するための形態】
【００１９】
以下、本実施の形態について図に基づいて説明する。
（実施の形態１）
図１および図２に示されるように、本実施の形態の半導体装置は、層間絶縁層ＩＩＬ（第１層間絶縁層）の溝ＴＲ（第１溝）内に配置された複数の側壁スペーサ形状の配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ１Ｂ、ＩＮ２Ｂを有している。
【００２０】
層間絶縁層ＩＩＬは、たとえば酸化シリコン（ＳｉＯ2）よりなっている。層間絶縁層ＩＩＬは、溝ＴＲと、凹部ＲＣとを有している。溝ＴＲは、層間絶縁層ＩＩＬの上面から下方に延びるように配置されている。溝ＴＲは、たとえば１０ｎｍ〜２５ｎｍの深さを有している。溝ＴＲは、側壁ＴＲＳと、底壁ＴＲＢとを有している。
【００２１】
凹部ＲＣは、溝ＴＲの底壁ＴＲＢから下方に延びるように配置されている。凹部ＲＣは、側壁ＲＣＳと、底壁ＲＣＢとを有している。凹部ＲＣは、溝ＴＲの底壁ＴＲＢよりも下方に窪んだ形状を有している。このため凹部ＲＣの底壁ＲＣＢは、溝ＴＲの底壁ＴＲＢよりも下方に位置している。
【００２２】
凹部ＲＣは、図２に示す平面視において溝ＴＲの底壁ＴＲＢに周囲を取り囲まれている。このため凹部ＲＣの側壁ＲＣＳは、図２に示す平面視において全周において溝ＴＲの側壁ＴＲＳよりも溝ＴＲの内側に位置している。
【００２３】
本明細書において平面視とは、平坦化された層間絶縁層ＩＩＬの上面に対して垂直な方向から見た視点を意味する。また側壁スペーサ形状とは、図１に示すような断面形状において幅よりも高さが大きい形状であって、上端に向かうほど幅が小さくなる形状である。
【００２４】
配線膜ＩＮ１Ａ、ＩＮ１Ｂ（第１側壁配線膜）の各々は、上記のとおり側壁スペーサ形状を有しており、図１に示す断面において幅よりも大きい高さを有している。配線膜ＩＮ１Ａ、ＩＮ１Ｂの各々は、溝ＴＲの側壁に沿って上下方向に延びている。配線膜ＩＮ１Ａ、ＩＮ１Ｂの各々は、溝ＴＲの底壁ＴＲＢの上に配置されている。
【００２５】
層間絶縁層ＩＩ１Ａ（第２層間絶縁層）は、溝ＴＲ内において配線膜ＩＮ１Ａの側壁を覆っている。層間絶縁層ＩＩ１Ａは、第１部分Ｓ１Ａと、第２部分Ｂ１Ａとを有している。第１部分Ｓ１Ａは、溝ＴＲ内において配線膜ＩＮ１Ａの側壁を覆っている。第１部分Ｓ１Ａは、図１に示す断面において幅よりも大きい高さを有している。第２部分Ｂ１Ａは、第１部分Ｓ１Ａの下端から凹部ＲＣの底壁ＲＣＢに沿って延びている。層間絶縁層ＩＩ１Ａは、上記第１部分Ｓ１Ａおよび第２部分Ｂ１ＡからＬ字形状を有している。
【００２６】
層間絶縁層ＩＩ１Ｂ（第２層間絶縁層）は、溝ＴＲ内において配線膜ＩＮ１Ｂの側壁を覆っている。層間絶縁層ＩＩ１Ｂは、第１部分Ｓ１Ｂと、第２部分Ｂ１Ｂとを有している。第１部分Ｓ１Ｂは、溝ＴＲ内において配線膜ＩＮ１Ｂの側壁を覆っている。第１部分Ｓ１Ｂは、図１に示す断面において幅よりも大きい高さを有している。第２部分Ｂ１Ｂは、第１部分Ｓ１Ｂの下端から凹部ＲＣの底壁ＲＣＢに沿って延びている。層間絶縁層ＩＩ１Ｂは、上記第１部分Ｓ１Ｂおよび第２部分Ｂ１ＢからＬ字形状を有している。
【００２７】
配線膜ＩＮ２Ａ（第２側壁配線膜）は、溝ＴＲ内において層間絶縁層ＩＩ１Ａの第１部分Ｓ１Ａの側壁を覆っている。これにより配線膜ＩＮ２Ａと配線膜ＩＮ１Ａとは、それらの間に層間絶縁層ＩＩ１Ａを挟み込んでおり、互いに電気的に絶縁されている。配線膜ＩＮ２Ａは、層間絶縁層ＩＩ１Ａの第２部分Ｂ１Ａの上に配置されている。配線膜ＩＮ２Ａは、上記のとおり側壁スペーサ形状を有しており、図１に示す断面において幅よりも大きい高さを有している。
【００２８】
配線膜ＩＮ２Ｂ（第２側壁配線膜）は、溝ＴＲ内において層間絶縁層ＩＩ１Ｂの第１部分Ｓ１Ｂの側壁を覆っている。これにより配線膜ＩＮ２Ｂと配線膜ＩＮ１Ｂとは、それらの間に層間絶縁層ＩＩ１Ｂを挟み込んでおり、互いに電気的に絶縁されている。配線膜ＩＮ２Ｂは、層間絶縁層ＩＩ１Ｂの第２部分Ｂ１Ｂの上に配置されている。配線膜ＩＮ２Ｂは、上記のとおり側壁スペーサ形状を有しており、図１に示す断面において幅よりも大きい高さを有している。
【００２９】
配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ１Ｂ、ＩＮ２Ｂの各々は、上端に向かうほど幅が細くなるような傾斜を有している。配線膜ＩＮ１Ａの上記傾斜と配線膜ＩＮ２Ａの上記傾斜とは、互いに同じ方向に傾斜している。配線膜ＩＮ１Ｂの上記傾斜と配線膜ＩＮ２Ｂの上記傾斜とは、互いに同じ方向に傾斜している。配線膜ＩＮ１Ａ、ＩＮ２Ａの上記傾斜と配線膜ＩＮ１Ｂ、ＩＮ２Ｂの上記傾斜とは、互いに逆の方向に傾斜している。
【００３０】
配線膜ＩＮ１Ａ、ＩＮ２Ａの平面レイアウトと配線膜ＩＮ１Ｂ、ＩＮ２Ｂの平面レイアウトとは、図２に示されるように、溝ＴＲの中心線Ｃに対して線対称を有している。
【００３１】
配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ１Ｂ、ＩＮ２Ｂの各々は、図１に示す断面においてたとえば約５ｎｍの幅を有しており、たとえばルテニウム（Ｒｕ）よりなっている。層間絶縁層ＩＩ１Ａ、ＩＩ１Ｂの各々は、図１に示す断面においてたとえば約５ｎｍの幅を有しており、たとえば低誘電率（Ｌｏｗ−ｋ）材料であるＳｉＣＯＨよりなっている。
【００３２】
配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ１Ｂ、ＩＮ２Ｂおよび層間絶縁層ＩＩ１Ａ、ＩＩ１Ｂの各々を覆うように層間絶縁層ＩＩＬの上面上に層間絶縁層ＩＩＵが配置されている。この層間絶縁層ＩＩＵは、たとえば酸化シリコン（ＳｉＯ2）よりなっている。
【００３３】
図３に示されるように、配線膜ＩＮ１Ａ、層間絶縁層ＩＩ１Ａおよび配線膜ＩＮ２Ａが並ぶ方向に沿って切った断面において、配線膜ＩＮ１Ａの側壁ＩＮ１Ｓの形状および配線膜ＩＮ２Ａの側壁ＩＮ２Ｓの形状の各々は、配線膜ＩＮ１Ａが接する（対向する）溝ＴＲの側壁ＴＲＳの形状と同期したうねり形状を有している。また図示していないが、上記と同様に、配線膜ＩＮ１Ｂ、層間絶縁層ＩＩ１Ｂおよび配線膜ＩＮ２Ｂが並ぶ方向に沿って切った断面において、配線膜ＩＮ１Ｂおよび配線膜ＩＮ２Ｂの各々の側壁形状は、配線膜ＩＮ１Ｂが接する（対向する）溝ＴＲの側壁ＴＲＳの形状と同期したうねり形状を有している。
【００３４】
上記において同期したうねり形状とは、図３に示されるように、配線膜ＩＮ１Ａの側壁ＩＮ１Ｓにおける凹凸形状および配線膜ＩＮ２Ａの側壁ＩＮ２Ｓにおける凹凸形状の各々が溝ＴＲの側壁ＴＲＳにおける凹凸形状に対応していることを意味する。具体的には、平面視において、溝ＴＲの側壁ＴＲＳが凸状に突き出している部分では、配線膜ＩＮ１Ａの側壁ＩＮ１Ｓおよび配線膜ＩＮ２Ａの側壁ＩＮ２Ｓの各々も同じ位置にて凸状に突き出している。また平面視において、溝ＴＲの側壁ＴＲＳが凹状に窪んでいる部分では、配線膜ＩＮ１Ａの側壁ＩＮ１Ｓおよび配線膜ＩＮ２Ａの側壁ＩＮ２Ｓの各々も同じ位置にて凹状に窪んでいる。
【００３５】
これにより配線膜ＩＮ１Ａと配線膜ＩＮ２Ａとの間の間隔は、溝ＴＲの側壁ＴＲＳが延びる方向に沿ってほぼ一定に保たれている。また上記と同様、配線膜ＩＮ１Ｂと配線膜ＩＮ２Ｂとの間の間隔は、溝ＴＲの側壁ＴＲＳが延びる方向に沿ってほぼ一定に保たれている。
【００３６】
次に、本実施の形態の半導体装置の製造方法について図４（Ａ）、（Ｂ）〜図１３（Ａ）、（Ｂ）を用いて説明する。
【００３７】
図４（Ａ）、（Ｂ）に示されるように、層間絶縁層ＩＩ１（第１層間絶縁層）がたとえば酸化シリコンにより形成される。この層間絶縁層ＩＩＬに写真製版技術およびエッチング技術により溝ＴＲ（第１溝）が形成される。
【００３８】
図５（Ａ）、（Ｂ）に示されるように、溝ＴＲの側壁および底壁と層間絶縁層ＩＩＬの上面とを覆うように導電膜ＩＮ１（第１導電膜）が形成される。導電膜ＩＮ１は、たとえばスパッタによりルテニウムを成膜することにより形成される。また導電膜ＩＮ１は、たとえばＣＶＤ（Chemical  Vapor  Deposition）法によりルテニウムを成膜することにより形成されてもよい。
【００３９】
また導電膜ＩＮ１の形成前に、導電膜ＩＮ１のルテニウムと層間絶縁層ＩＩＬの酸化シリコンとの密着性を確保するために、たとえばヘリウム（Ｈｅ）プラズマ処理が実施されてもよい。
【００４０】
この後、導電膜ＩＮ１に異方性のドライエッチング行われる。このドライエッチングは、たとえばハロゲンガスなどを用い、かつ約３００℃の温度で行われる。
【００４１】
図６（Ａ）、（Ｂ）に示されるように、上記エッチングにより、導電膜ＩＮ１は、溝ＴＲの底壁および層間絶縁層ＩＩＬの上面が露出するまで除去される。これにより導電膜ＩＮ１は、溝ＴＲの側壁に沿って側壁スペーサ形状に残存される。また導電膜ＩＮ１は、平面視において溝ＴＲの側壁に沿って枠形状に形成される。
【００４２】
この後、導電膜ＩＮ１をマスクとして、層間絶縁層ＩＩＬに異方性のドライエッチングが実施される。このドライエッチングは、たとえばフルオロカーボンガスを用いて行われる。
【００４３】
図７（Ａ）、（Ｂ）に示されるように、上記エッチングにより、層間絶縁層ＩＩＬの上面が所定膜厚分だけ除去されるとともに、溝ＴＲの底壁に凹部ＲＣが形成される。
【００４４】
図８（Ａ）、（Ｂ）に示されるように、絶縁層ＩＩ１（第２層間絶縁層）が、導電膜ＩＮ１の側壁および溝ＴＲ内の凹部ＲＣの底壁を覆うように全面に形成される。この絶縁層ＩＩ１は、たとえばＰＥＣＶＤ（Plasma-Enhanced  Chemical  Vapor  Deposition）法によりＬｏｗ−ｋ膜であるＳｉＣＯＨから形成される。
【００４５】
図９（Ａ）、（Ｂ）に示されるように、絶縁層ＩＩ１の上面を覆うように全面に導電膜ＩＮ２（第２導電膜）が形成される。導電膜ＩＮ２は、たとえばスパッタによりルテニウムを成膜することにより形成される。また導電膜ＩＮ２は、たとえばＣＶＤ法によりルテニウムを成膜することにより形成されてもよい。
【００４６】
この後、導電膜ＩＮ２に異方性のドライエッチング行われる。このドライエッチングは、たとえばハロゲンガスなどを用い、かつ約３００℃の温度で行われる。
【００４７】
図１０（Ａ）、（Ｂ）に示されるように、上記エッチングにより、導電膜ＩＮ２は、絶縁層ＩＩ１の上面が露出するまで除去される。これにより導電膜ＩＮ２は、溝ＴＲ内において絶縁層ＩＩ１の側壁に沿って側壁スペーサ形状に残存される。また導電膜ＩＮ２は、平面視において溝ＴＲの側壁に沿って枠形状に形成される。
【００４８】
この後、導電膜ＩＮ２をマスクとして、層間絶縁層ＩＩ１に異方性のドライエッチングが実施される。このドライエッチングは、たとえばフルオロカーボンガスを用いて行われる。
【００４９】
図１１（Ａ）、（Ｂ）に示されるように、上記エッチングにより、層間絶縁層ＩＩＬの上面および凹部ＲＣの底壁が露出するまで絶縁層ＩＩ１が除去される。これにより層間絶縁層ＩＩ１は、溝ＴＲ内において配線膜ＩＮ１Ｂの側壁を覆う第１部分Ｓ１と、第１部分Ｓ１の下端から凹部ＲＣの底壁ＲＣＢに沿って延びる第２部分Ｂ１とを有するように残存される。層間絶縁層ＩＩ１Ｂは、上記第１部分Ｓ１Ｂおよび第２部分Ｂ１ＢからＬ字の断面形状を有するように残存される。
【００５０】
図１２（Ａ）、（Ｂ）に示されるように、次にトリム加工が行われる。このトリム加工として、まずフォトレジストＰＲ１が全面に塗布された後、このフォトレジストが写真製版技術により露光・現像される。これによりフォトレジストＰＲ１に開口が形成される。この開口からは、平面視において枠形状の導電膜ＩＮ１、ＩＮ２および絶縁層ＩＩ１の各々の２箇所が露出する。
【００５１】
この後、フォトレジストの開口から露出した導電膜ＩＮ１、ＩＮ２および絶縁層ＩＩ１の各々がエッチング除去される。この後、フォトレジストがたとえばアッシングなどにより除去される。
【００５２】
図１３（Ａ）、（Ｂ）に示されるように、上記エッチングにより、枠形状の導電膜ＩＮ１、ＩＮ２および絶縁層ＩＩ１の各々が分断される。これにより導電膜ＩＮ１から配線膜ＩＮ１Ａ、ＩＮ１Ｂ（第１側壁配線膜）が形成される。また導電膜ＩＮ２から配線膜ＩＮ２Ａ、ＩＮ２Ｂ（第２側壁配線膜）が形成される。また絶縁層ＩＩ１から層間絶縁層ＩＩ１Ａ、ＩＩ１Ｂ（第２層間絶縁層）が形成される。
【００５３】
なおダメージ防止のため、酸化シリコンよりなるハードマスクを用いて導電膜ＩＮ１、ＩＮ２および絶縁層ＩＩ１の各々にエッチングを行なうことにより、導電膜ＩＮ１、ＩＮ２および絶縁層ＩＩ１の各々が上記のようにパターニングされてもよい。
【００５４】
この後、図１および図２に示されるように、層間絶縁層ＩＩＵが、配線膜ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、ＩＮ２Ｂおよび層間絶縁層ＩＩ１Ａ、ＩＩ１Ｂを覆うように形成される。この層間絶縁層ＩＩＵは、たとえばＨＤＰ（High  Density  Plasma）−ＣＶＤ法により酸化シリコンを成膜することにより形成される。
【００５５】
この後、層間絶縁層ＩＩＵの上面が、たとえばＣＭＰ（Chemical  Mechanical  Polishing）法により平坦化される。
【００５６】
このようにして本実施の形態の半導体装置が製造される。
なお図１２においては導電膜ＩＮ１、ＩＮ２および絶縁層ＩＩ１の各々を単に分断するような開口をフォトレジストＰＲ１に形成した場合ついて説明したが、図１４に示すような開口がフォトレジストＰＲ１に形成されてもよい。このような開口を有するフォトレジストＰＲ１をマスクとして導電膜ＩＮ１、ＩＮ２および絶縁層ＩＩ１の各々がエッチング除去されることにより、図１５に示されるように、配線膜ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、ＩＮ２Ｂを平面視において千鳥形状に配置することもできる。
【００５７】
また上記においては配線膜ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、ＩＮ２Ｂがルテニウムよりなる場合について説明したが、たとえばコバルト（Ｃｏ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、コバルト・アルミニウム（ＣｏＡｌ）、ニッケル（Ｎｉ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、亜鉛（Ｚｎ）などの他の金属材料であってもよい。
【００５８】
また層間絶縁層ＩＩ１Ａ、ＩＩ１Ｂの各々には、Ｌｏｗ−ｋ膜に代えて酸化シリコンが用いられてもよい。
【００５９】
また本実施の形態の製造方法および構成は、ＢＥＯＬ（Back  End  Of  Line）工程だけでなく、ＦＥＯＬ（Front  End  Of  Line）工程にも使用され得る。本実施の形態の構成がＦＥＯＬに適用される場合には、配線膜ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、ＩＮ２Ｂは、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム（ＳｉＧｅ）、ゲルマニウム（Ｇｅ）のエピタキシャル膜などからなるゲート電極などであってもよい。
【００６０】
次に、本実施の形態の効果について、図１６および図１７に示す比較例と対比して説明する。
【００６１】
図１６に示されるように、比較例においては、層間絶縁層ＩＩに溝ＴＲ１、ＴＲ２が形成されている。この溝ＴＲ１には、バリアメタルＢＭ１を介在して配線膜ＩＮ１が埋め込まれている。また溝ＴＲ２には、バリアメタルＢＭ２を介在して配線膜ＩＮ２が埋め込まれている。
【００６２】
上記溝ＴＲ１、ＴＲ２は、マスクを用いてパターニングすることにより形成される。このため、配線膜ＩＮ１と配線膜ＩＮ２との間の距離は下部から上部に向かうほどで近くなる。また図１７に示されるように、溝ＴＲ１の側壁ＴＲ１Ａ、ＴＲ１Ｂの凹凸および溝ＴＲ２の側壁ＴＲ２Ａ、ＴＲ２Ｂの凹凸の各々がランダムに起こり、平面視において配線膜ＩＮ１と配線膜ＩＮ２との間の距離が近くなるところがランダムに発生する。このため、配線膜ＩＮ１、ＩＮ２の間隔が意図せず近くなる箇所が発生し、結果的に配線間ＴＤＤＢの問題が発生する。
【００６３】
また図１６に示されるように、配線膜ＩＮ１、ＩＮ２の各々の配線幅が小さい。このため配線膜ＩＮ１、ＩＮ２の各々の上面に達するビアホールを形成するときには、そのビアホール内を埋め込む導電膜と配線膜ＩＮ１、ＩＮ２との接触する面積が小さくなる。よってビア抵抗の増加、歩留まり劣化などの課題がある。
【００６４】
本実施の形態によれば、図３に示されるように、配線膜ＩＮ１Ａの側壁ＩＮ１Ｓの形状および配線膜ＩＮ２Ａの側壁ＩＮ２Ｓの形状の各々は、配線膜ＩＮ１Ａが接する溝ＴＲの側壁ＴＲＳの形状と同期したうねり形状を有している。このため平面視において配線膜ＩＮ１Ａと配線膜ＩＮ２Ａとの間の距離はほぼ一定に保たれる。よって配線膜ＩＮ１Ａと配線膜ＩＮ２Ａとの間のＴＤＤＢの問題が抑制され、寿命が長くなる。
【００６５】
また上記と同様に、配線膜ＩＮ１Ｂおよび配線膜ＩＮ２Ｂの各々の側壁形状は、配線膜ＩＮ１Ｂが接する溝ＴＲの側壁ＴＲＳの形状と同期したうねり形状を有している。このため平面視において配線膜ＩＮ１Ｂと配線膜ＩＮ２Ｂとの間の距離はほぼ一定に保たれる。よって配線膜ＩＮ１Ｂと配線膜ＩＮ２Ｂとの間のＴＤＤＢの問題が抑制され、寿命が長くなる。
【００６６】
また本実施の形態によれば、図１に示されるように、配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ１Ｂ、ＩＮ２Ｂの各々は、上端に向かうほど幅が細くなるような傾斜を有している。このため配線膜ＩＮ１Ａと配線膜ＩＮ２Ａとの間の距離が上端において狭くなることが防止される。また同様に、配線膜ＩＮ１Ｂと配線膜ＩＮ２Ｂとの間の距離が上端において狭くなることも防止される。よって、この点からも、配線膜ＩＮ１Ａと配線膜ＩＮ２Ａとの間のＴＤＤＢの問題、および配線膜ＩＮ１Ｂと配線膜ＩＮ２Ｂとの間のＴＤＤＢの問題が抑制され、寿命が長くなる。
【００６７】
また本実施の形態によれば、図１に示されるように、配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ１Ｂ、ＩＮ２Ｂの各々は、上端に向かうほど幅が細くなるような傾斜を有している。このため配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ１Ｂ、ＩＮ２Ｂの各々の上面に達するビアホールが形成され、そのビアホール内を埋め込む導電膜が形成された場合、上記傾斜により配線膜と導電膜との接触面積を大きく確保することが可能となる。
【００６８】
また本実施の形態によれば、図１に示されるように、層間絶縁層ＩＩ１Ａは凹部ＲＣの底壁に沿って延びる第２部分Ｂ１Ａを有しており、配線膜ＩＮ２Ａは層間絶縁層ＩＩ１Ａの第２部分Ｂ１Ａの上に配置されている。これにより配線膜ＩＮ２Ａの高さ位置を配線膜ＩＮ１Ａの高さ位置に合わせることが容易となる。
【００６９】
また上記と同様に、層間絶縁層ＩＩ１Ｂは凹部ＲＣの底壁に沿って延びる第２部分Ｂ１Ｂを有しており、配線膜ＩＮ２Ｂは層間絶縁層ＩＩ１Ｂの第２部分Ｂ１Ｂの上に配置されている。これにより配線膜ＩＮ２Ｂの高さ位置を配線膜ＩＮ１Ｂの高さ位置に合わせることが容易となる。
【００７０】
また本実施の形態によれば、側壁スペーサ自体が配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ１Ｂ、ＩＮ２Ｂとして用いられる。このため従来例のように側壁スペーサをマスクとして被加工膜がエッチングする工程が不要となる。よって本実施の形態では従来例に比較して製造工程が簡易となる。
【００７１】
また側壁スペーサ自体が配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ１Ｂ、ＩＮ２Ｂとして用いられるため、側壁スペーサを除去する必要がない。このため側壁スペーサを除去する際に側壁スペーサの下層にダメージが生じることもない。よって、そのようなダメージによりＬｏｗ−ｋ膜の誘電率が上昇することもない。
【００７２】
（実施の形態２）
図１８（Ａ）、（Ｂ）に示されるように、本実施の形態の構成は、最小Ｌ／Ｓ（Line  and  Space）で配置する片側の配線膜の数を２本から３本にした例である。
【００７３】
本実施の形態においては、層間絶縁層ＩＩ２Ａは、溝ＴＲ内において配線膜ＩＮ２Ａの側壁を覆っている。層間絶縁層ＩＩ２Ａは、第１部分Ｓ２Ａと、第２部分Ｂ２Ａとを有している。第１部分Ｓ２Ａは、溝ＴＲ内において配線膜ＩＮ２Ａの側壁を覆っている。第１部分Ｓ２Ａは、図１８（Ａ）に示す断面において幅よりも大きい高さを有している。第２部分Ｂ２Ａは、第１部分Ｓ２Ａの下端から凹部ＲＣの底壁ＲＣＢに沿って延びている。層間絶縁層ＩＩ２Ａは、上記第１部分Ｓ２Ａおよび第２部分Ｂ２ＡからＬ字形状を有している。
【００７４】
層間絶縁層ＩＩ２Ｂは、溝ＴＲ内において配線膜ＩＮ２Ｂの側壁を覆っている。層間絶縁層ＩＩ２Ｂは、第１部分Ｓ２Ｂと、第２部分Ｂ２Ｂとを有している。第１部分Ｓ２Ｂは、溝ＴＲ内において配線膜ＩＮ２Ｂの側壁を覆っている。第１部分Ｓ２Ｂは、図１８（Ａ）に示す断面において幅よりも大きい高さを有している。第２部分Ｂ２Ｂは、第１部分Ｓ２Ｂの下端から凹部ＲＣの底壁ＲＣＢに沿って延びている。層間絶縁層ＩＩ２Ｂは、上記第１部分Ｓ２Ｂおよび第２部分Ｂ２ＢからＬ字形状を有している。
【００７５】
配線膜ＩＮ３Ａは、溝ＴＲ内において層間絶縁層ＩＩ２Ａの第１部分Ｓ２Ａの側壁を覆っている。これにより配線膜ＩＮ３Ａと配線膜ＩＮ２Ａとは、それらの間に層間絶縁層ＩＩ２Ａを挟み込んでおり、互いに電気的に絶縁されている。配線膜ＩＮ３Ａは、層間絶縁層ＩＩ２Ａの第２部分Ｂ２Ａの上に配置されている。配線膜ＩＮ３Ａは、上記のとおり側壁スペーサ形状を有しており、図１８（Ａ）に示す断面において幅よりも大きい高さを有している。
【００７６】
配線膜ＩＮ３Ｂは、溝ＴＲ内において層間絶縁層ＩＩ２Ｂの第１部分Ｓ２Ｂの側壁を覆っている。これにより配線膜ＩＮ３Ｂと配線膜ＩＮ２Ｂとは、それらの間に層間絶縁層ＩＩ３Ｂを挟み込んでおり、互いに電気的に絶縁されている。配線膜ＩＮ３Ｂは、層間絶縁層ＩＩ２Ｂの第２部分Ｂ２Ｂの上に配置されている。配線膜ＩＮ３Ｂは、上記のとおり側壁スペーサ形状を有しており、図１８（Ａ）に示す断面において幅よりも大きい高さを有している。
【００７７】
配線膜ＩＮ３Ａ、ＩＮ３Ｂの各々は、上端に向かうほど幅が細くなるような傾斜を有している。配線膜ＩＮ３Ａの上記傾斜は、配線膜ＩＮ１Ａ、ＩＮ２Ａの傾斜と互いに同じ方向に傾斜している。配線膜ＩＮ３Ｂの上記傾斜は、配線膜ＩＮ１Ｂ、ＩＮ２Ｂの傾斜と互いに同じ方向に傾斜している。
【００７８】
また図示していないが、配線膜ＩＮ３Ａの側壁の形状は、配線膜ＩＮ１Ａ、層間絶縁層ＩＩ１Ａおよび配線膜ＩＮ２Ａが並ぶ方向に沿って切った断面において、配線膜ＩＮ１Ａが接する溝ＴＲの側壁ＴＲＳの形状と同期したうねり形状を有している。
【００７９】
また図示していないが、配線膜ＩＮ３Ｂの側壁の形状は、配線膜ＩＮ１Ｂ、層間絶縁層ＩＩ１Ｂおよび配線膜ＩＮ２Ｂが並ぶ方向に沿って切った断面において、配線膜ＩＮ１Ｂが接する溝ＴＲの側壁ＴＲＳの形状と同期したうねり形状を有している。
【００８０】
なお本実施の形態の上記以外の構成は実施の形態１の構成とほぼ同じであるため、本実施の形態の要素のうち実施の形態１と同一の要素については同一の符号を付しその説明を繰り返さない。
【００８１】
本実施の形態においては、実施の形態１と同様の効果を得ることができる。
（実施の形態３）
図１９（Ａ）、（Ｂ）に示されるように、本実施の形態の構成は、最小Ｌ／Ｓで配置する片側の配線膜の数を４本にした例である。
【００８２】
本実施の形態においては、層間絶縁層ＩＩ３Ａは、溝ＴＲ内において配線膜ＩＮ３Ａの側壁を覆っている。層間絶縁層ＩＩ３Ａは、第１部分Ｓ３Ａと、第２部分Ｂ３Ａとを有している。第１部分Ｓ３Ａは、溝ＴＲ内において配線膜ＩＮ３Ａの側壁を覆っている。第１部分Ｓ３Ａは、図１９（Ａ）に示す断面において幅よりも大きい高さを有している。第２部分Ｂ３Ａは、第１部分Ｓ３Ａから凹部ＲＣの底壁ＲＣＢに沿って延びている。層間絶縁層ＩＩ３Ａは、上記第１部分Ｓ３Ａおよび第２部分Ｂ３ＡからＬ字形状を有している。
【００８３】
層間絶縁層ＩＩ３Ｂは、溝ＴＲ内において配線膜ＩＮ３Ｂの側壁を覆っている。層間絶縁層ＩＩ３Ｂは、第１部分Ｓ３Ｂと、第２部分Ｂ３Ｂとを有している。第１部分Ｓ３Ｂは、溝ＴＲ内において配線膜ＩＮ３Ｂの側壁を覆っている。第１部分Ｓ３Ｂは、図１９（Ａ）に示す断面において幅よりも大きい高さを有している。第２部分Ｂ３Ｂは、第１部分Ｓ３Ｂから凹部ＲＣの底壁ＲＣＢに沿って延びている。層間絶縁層ＩＩ３Ｂは、上記第１部分Ｓ３Ｂおよび第２部分Ｂ３ＢからＬ字形状を有している。
【００８４】
配線膜ＩＮ４Ａは、溝ＴＲ内において層間絶縁層ＩＩ３Ａの第１部分Ｓ３Ａの側壁を覆っている。これにより配線膜ＩＮ４Ａと配線膜ＩＮ３Ａとは、それらの間に層間絶縁層ＩＩ３Ａを挟み込んでおり、互いに電気的に絶縁されている。配線膜ＩＮ４Ａは、層間絶縁層ＩＩ３Ａの第２部分Ｂ３Ａの上に配置されている。配線膜ＩＮ４Ａは、上記のとおり側壁スペーサ形状を有しており、図１９（Ａ）に示す断面において幅よりも大きい高さを有している。
【００８５】
配線膜ＩＮ４Ｂは、溝ＴＲ内において層間絶縁層ＩＩ３Ｂの第１部分Ｓ３Ｂの側壁を覆っている。これにより配線膜ＩＮ４Ｂと配線膜ＩＮ３Ｂとは、それらの間に層間絶縁層ＩＩ４Ｂを挟み込んでおり、互いに電気的に絶縁されている。配線膜ＩＮ４Ｂは、層間絶縁層ＩＩ３Ｂの第２部分Ｂ３Ｂの上に配置されている。配線膜ＩＮ４Ｂは、上記のとおり側壁スペーサ形状を有しており、図１９（Ａ）に示す断面において幅よりも大きい高さを有している。
【００８６】
配線膜ＩＮ４Ａ、ＩＮ４Ｂの各々は、上端に向かうほど幅が細くなるような傾斜を有している。配線膜ＩＮ４Ａの上記傾斜は、配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ３Ａの傾斜と互いに同じ方向に傾斜している。配線膜ＩＮ４Ｂの上記傾斜は、配線膜ＩＮ１Ｂ、ＩＮ２Ｂ、ＩＮ３Ｂの傾斜と互いに同じ方向に傾斜している。
【００８７】
また図示していないが、配線膜ＩＮ４Ａの側壁の形状は、配線膜ＩＮ１Ａ、層間絶縁層ＩＩ１Ａおよび配線膜ＩＮ２Ａが並ぶ方向に沿って切った断面において、配線膜ＩＮ１Ａが接する溝ＴＲの側壁ＴＲＳの形状と同期したうねり形状を有している。
【００８８】
また図示していないが、配線膜ＩＮ４Ｂの側壁の形状は、配線膜ＩＮ１Ｂ、層間絶縁層ＩＩ１Ｂおよび配線膜ＩＮ２Ｂが並ぶ方向に沿って切った断面において、配線膜ＩＮ１Ｂが接する溝ＴＲの側壁ＴＲＳの形状と同期したうねり形状を有している。
【００８９】
なお本実施の形態の上記以外の構成は実施の形態２の構成とほぼ同じであるため、本実施の形態の要素のうち実施の形態２と同一の要素については同一の符号を付しその説明を繰り返さない。
【００９０】
本実施の形態においては、実施の形態１と同様の効果を得ることができる。
なお最小Ｌ／Ｓで配置する片側の配線膜の数は５本以上であってもよい。
【００９１】
（実施の形態４）
図２０に示されるように、本実施の形態の構成は、実施の形態１の構成と比較して、密着性メタル層ＣＭ１Ａ、ＣＭ２Ａ、ＣＭ１Ｂ、ＣＭ２Ｂ（金属膜）が追加されている点において異なっている。
【００９２】
密着性メタル層ＣＭ１Ａは、層間絶縁層ＩＩＬと配線膜ＩＮ１Ａとの間に配置されている。密着性メタル層ＣＭ１Ａは、溝ＴＲの側壁と底壁とに接している。
【００９３】
密着性メタル層ＣＭ２Ａは、層間絶縁層ＩＩ１Ａと配線膜ＩＮ２Ａとの間に配置されている。密着性メタル層ＣＭ２Ａは、層間絶縁層ＩＩ１Ａの第１部分Ｓ１Ａの側壁と層間絶縁層ＩＩ１Ａの第２部分Ｂ１Ａの上面とに接している。
【００９４】
密着性メタル層ＣＭ１Ｂは、層間絶縁層ＩＩＬと配線膜ＩＮ１Ｂとの間に配置されている。密着性メタル層ＣＭ１Ｂは、溝ＴＲの側壁と底壁とに接している。
【００９５】
密着性メタル層ＣＭ２Ｂは、層間絶縁層ＩＩ１Ｂと配線膜ＩＮ２Ｂとの間に配置されている。密着性メタル層ＣＭ２Ｂは、層間絶縁層ＩＩ１Ｂの第１部分Ｓ１Ｂの側壁と層間絶縁層ＩＩ１Ｂの第２部分Ｂ１Ｂの上面とに接している。
【００９６】
図２１に示されるように、配線膜ＩＮ１Ａ、層間絶縁層ＩＩ１Ａおよび配線膜ＩＮ２Ａが並ぶ方向に沿って切った断面において、密着性メタル層ＣＭ１Ａの側壁ＣＭ１Ｓの形状および密着性メタル層ＣＭ２Ａの側壁ＣＭ２Ｓの形状の各々は、密着性メタル層ＣＭ１Ａを挟んで配線膜ＩＮ１Ａと対向する溝ＴＲの側壁ＴＲＳの形状と同期したうねり形状を有している。また上記と同様に、配線膜ＩＮ１Ｂ、層間絶縁層ＩＩ１Ｂおよび配線膜ＩＮ２Ｂが並ぶ方向に沿って切った断面において、密着性メタル層ＣＭ１Ｂおよび密着性メタル層ＣＭ２Ｂの各々の側壁形状は、密着性メタル層ＣＭ１Ｂを挟んで配線膜ＩＮ１Ｂと対向する溝ＴＲの側壁ＴＲＳの形状と同期したうねり形状を有している。
【００９７】
密着性メタル層ＣＭ１Ａ、ＣＭ２Ａ、ＣＭ１Ｂ、ＣＭ２Ｂの各々は、配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ１Ｂ、ＩＮ２Ｂの材質よりも層間絶縁層ＩＩＬ、ＩＩ１Ａ、ＩＩ１Ｂとの密着性の良い材質よりなっている。密着性メタル層ＣＭ１Ａ、ＣＭ２Ａ、ＣＭ１Ｂ、ＣＭ２Ｂの各々は、たとえば窒化チタン（ＴｉＮ）よりなっている。また密着性メタル層ＣＭ１Ａ、ＣＭ２Ａ、ＣＭ１Ｂ、ＣＭ２Ｂの各々は、たとえばタンタル（Ｔa）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、酸化チタン（ＴｉＯ）、コバルト・チタン（ＣｏＴｉ）、ルテニウム・チタン（ＲｕＴｉ）、銅（Ｃｕ）、窒化ルテニウム（ＲｕＮ）、酸化ルテニウム（ＲｕＯ）、チタン・タングステン（ＴｉＷ）などであってもよい。
【００９８】
また配線膜ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、ＩＮ２Ｂはたとえばルテニウムであってもよく、またたとえばコバルト、タングステン、モリブデン、アルミニウム、コバルト・アルミニウム、ニッケル、ロジウム、イリジウム、亜鉛などの他の金属材料であってもよい。
【００９９】
また層間絶縁層ＩＩ１Ａ、ＩＩ１Ｂの各々は、たとえばＬｏｗ−ｋ膜であってもよく、また酸化シリコンであってもよい。
【０１００】
なお本実施の形態の上記以外の構成は実施の形態１の構成とほぼ同じであるため、本実施の形態の要素のうち実施の形態１と同一の要素については同一の符号を付しその説明を繰り返さない。
【０１０１】
本実施の形態においては、実施の形態１と同様の効果を得ることができる。
また本実施の形態においては、実施の形態１と比較して、配線膜と層間絶縁層との密着性がすぐれている。このため配線構造の機械的強度がより高くなり、特に実装後の歩留まり、市場不良率などに改善の可能性がある。
【０１０２】
また密着性メタル層ＣＭ１Ａ、ＣＭ２Ａ、ＣＭ１Ｂ、ＣＭ２Ｂの金属材料が層間絶縁層に拡散しないものであれば、ＴＤＤＢなどの寿命を長くすることもできる。
【０１０３】
（実施の形態５）
図２２に示されるように、本実施の形態の構成は、実施の形態１の構成と比較して、配線膜ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、ＩＮ２Ｂの各々の上端に平坦化処理が施されている点において異なっている。
【０１０４】
本実施の形態においては、配線膜ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、ＩＮ２Ｂの各々の上面は層間絶縁層ＩＩＬの上面に連なっている。また層間絶縁層ＩＩ１Ａ、ＩＩ１Ｂの各々の上面は層間絶縁層ＩＩＬの上面に連なっている。
【０１０５】
平坦化された配線膜ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、ＩＮ２Ｂなどの上面を覆うように、たとえばエッチングストッパー用絶縁層ＥＳが配置されている。エッチングストッパー用絶縁層ＥＳは、たとえばＳｉＣＮよりなっている。
【０１０６】
図２３に示されるように、本実施の形態においても、配線膜ＩＮ１Ａ、層間絶縁層ＩＩ１Ａおよび配線膜ＩＮ２Ａが並ぶ方向に沿って切った断面において、配線膜ＩＮ１Ａの側壁ＩＮ１Ｓの形状および配線膜ＩＮ２Ａの側壁ＩＮ２Ｓの形状の各々は、配線膜ＩＮ１Ａが接する溝ＴＲの側壁ＴＲＳの形状と同期したうねり形状を有している。また上記と同様に、配線膜ＩＮ１Ｂ、層間絶縁層ＩＩ１Ｂおよび配線膜ＩＮ２Ｂが並ぶ方向に沿って切った断面において、配線膜ＩＮ１Ｂおよび配線膜ＩＮ２Ｂの各々の側壁形状は、配線膜ＩＮ１Ｂが接する溝ＴＲの側壁ＴＲＳの形状と同期したうねり形状を有している。
【０１０７】
なお本実施の形態の上記以外の構成は実施の形態１の構成とほぼ同じであるため、本実施の形態の要素のうち実施の形態１と同一の要素については同一の符号を付しその説明を繰り返さない。
【０１０８】
次に、本実施の形態の製造方法について図２４〜図２６を用いて説明する。
本実施の形態の製造方法は、まず図４（Ａ）、（Ｂ）〜図１３（Ａ）、（Ｂ）に示す実施の形態１の工程と同様の工程を経る。この後、図２４に示されるように、層間絶縁層ＩＩＵが、配線膜ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、ＩＮ２Ｂおよび層間絶縁層ＩＩ１Ａ、ＩＩ１Ｂを覆うように形成される。この層間絶縁層ＩＩＵは、たとえばＨＤＰ−ＣＶＤ法により酸化シリコンを成膜することにより形成される。
【０１０９】
図２５に示されるように、層間絶縁層ＩＩＵの上面が、たとえばエッチバックされる。これにより、配線膜ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、ＩＮ２Ｂの上端が、層間絶縁層ＩＩＬ、ＩＩ１Ａ、ＩＩ１Ｂ、ＩＩＵの上面から突き出す。
【０１１０】
図２６に示されるように、配線膜ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、ＩＮ２Ｂの上端が、ＣＭＰ法により平坦化される。これにより配線膜ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、ＩＮ２Ｂの各々の上面は層間絶縁層ＩＩＬ、ＩＩ１Ａ、ＩＩ１Ｂ、ＩＩＵの上面に連なる。
【０１１１】
図２２に示されるように、平坦化された配線膜ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、ＩＮ２Ｂなどの上面を覆うように、エッチングストッパー用絶縁層ＥＳが形成される。エッチングストッパー用絶縁層ＥＳは、たとえばＰＥＣＶＤ法によりＳｉＣＮを成膜することにより形成される。なおエッチングストッパー用絶縁層ＥＳは、たとえば炭化珪素（ＳｉＣ）、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ）、ＳＩＯＮであってもよい。
【０１１２】
このようにして本実施の形態の半導体装置が製造される。
本実施の形態によれば、図２２に示されるように、配線膜ＩＮ１Ａ、ＩＮ１Ｂ、ＩＮ２Ａ、ＩＮ２Ｂの各々の高さを揃えることが容易となる。このため配線ばらつきが低減される。
【０１１３】
（実施の形態６）
図２７（Ａ）、（Ｂ）に示されるように、本実施の形態の構成は、図１９（Ａ）、（Ｂ）に示す実施の形態４の構成が上下２層に積層されている点において実施の形態４の構成と異なっている。
【０１１４】
本実施の形態においては、下側配線構造の配線膜と上側配線構造の配線膜とがシングルダマシンによるビアホールで接続されている。以下、具体的に説明する。
【０１１５】
本実施の形態においては、最小Ｌ／Ｓで配置する片側の配線膜の数が４本の構成が上下２層積層されている。下側配線構造の配線膜ＩＮ１Ａと上側配線構造の配線膜ＩＮ１Ａとがビアプラグ導電膜ＶＰ１Ａにより電気的に接続されている。このビアプラグ導電膜ＶＰ１Ａは、下側配線構造の層間絶縁層ＩＩＵ（第３層間絶縁層）に形成されたビアホールＶＨ１Ａ内を埋め込んでいる。ビアプラグ導電膜ＶＰ１Ａは、下側配線構造の配線膜ＩＮ１Ａおよび上側配線構造の配線膜ＩＮ１Ａの各々と別体で設けられている。
【０１１６】
下側配線構造の配線膜ＩＮ４Ａと上側配線構造の配線膜ＩＮ４Ａとがビアプラグ導電膜ＶＰ２Ａにより電気的に接続されている。このビアプラグ導電膜ＶＰ２Ａは、下側配線構造の層間絶縁層ＩＩＵに形成されたビアホールＶＨ２Ａ内を埋め込んでいる。ビアプラグ導電膜ＶＰ２Ａは、下側配線構造の配線膜ＩＮ４Ａおよび上側配線構造の配線膜ＩＮ４Ａの各々と別体で設けられている。
【０１１７】
下側配線構造の配線膜ＩＮ１Ｂと上側配線構造の配線膜ＩＮ１Ｂとがビアプラグ導電膜ＶＰ１Ｂにより電気的に接続されている。このビアプラグ導電膜ＶＰ１Ｂは、下側配線構造の層間絶縁層ＩＩＵに形成されたビアホールＶＨ１Ｂ内を埋め込んでいる。ビアプラグ導電膜ＶＰ１Ｂは、下側配線構造の配線膜ＩＮ１Ｂおよび上側配線構造の配線膜ＩＮ１Ｂの各々と別体で設けられている。
【０１１８】
下側配線構造の配線膜ＩＮ４Ｂと上側配線構造の配線膜ＩＮ４Ｂとがビアプラグ導電膜ＶＰ２Ｂにより電気的に接続されている。このビアプラグ導電膜ＶＰ２Ｂは、下側配線構造の層間絶縁層ＩＩＵに形成されたビアホールＶＨ２Ｂ内を埋め込んでいる。ビアプラグ導電膜ＶＰ２Ｂは、下側配線構造の配線膜ＩＮ４Ｂおよび上側配線構造の配線膜ＩＮ４Ｂの各々と別体で設けられている。
【０１１９】
ビアプラグ導電膜ＶＰ１Ａ、ＶＰ２Ａ、ＶＰ１Ｂ、ＶＰ２Ｂの各々の上面は、下側配線構造の層間絶縁層ＩＩＵの上面と連なっている。ビアプラグ導電膜ＶＰ１Ａ、ＶＰ２Ａ、ＶＰ１Ｂ、ＶＰ２Ｂの各々は、たとえばルテニウムよりなっている。
【０１２０】
ビアホールＶＨ１Ａ、ＶＨ２Ａ、ＶＨ１Ｂ、ＶＨ２Ｂの各々は、下層の配線膜の配線幅よりも大きな開口寸法（直径）を有している。
【０１２１】
なお本実施の形態の上記以外の構成は実施の形態４の構成とほぼ同じであるため、本実施の形態の要素のうち実施の形態４と同一の要素については同一の符号を付しその説明を繰り返さない。
【０１２２】
次に、本実施の形態の半導体装置の製造方法を図２８（Ａ）、（Ｂ）を用いて説明する。
【０１２３】
図２８（Ａ）、（Ｂ）に示されるように、本実施の形態の製造方法は、実施の形態４の製造工程を経る。この後、写真製版技術およびエッチング技術により層間絶縁層ＩＩＵ（第３層間絶縁層）にビアホールＶＨ１Ａ、ＶＨ２Ａ、ＶＨ１Ｂ、ＶＨ２Ｂが形成される。ビアホールＶＨ１Ａ、ＶＨ２Ａ、ＶＨ１Ｂ、ＶＨ２Ｂの各々は、下層の配線膜の配線幅よりも大きな開口寸法（直径）を有するように形成される。
【０１２４】
このビアホールＶＨ１Ａ、ＶＨ２Ａ、ＶＨ１Ｂ、ＶＨ２Ｂの各々を埋め込むように、全面に導電膜が形成される。この導電膜は、たとえばスパッタによりルテニウムを成膜することにより形成される。この導電膜はアニールによりリフローされる。
【０１２５】
この後、ビアホールＶＨ１Ａ、ＶＨ２Ａ、ＶＨ１Ｂ、ＶＨ２Ｂ内以外の導電膜がＣＭＰ法により除去される。これによりビアホールＶＨ１Ａ、ＶＨ２Ａ、ＶＨ１Ｂ、ＶＨ２Ｂ内に導電膜が残存されて、その導電膜からビアプラグ導電膜ＶＰ１Ａ、ＶＰ２Ａ、ＶＰ１Ｂ、ＶＰ２Ｂが形成される。
【０１２６】
図２７（Ａ）、（Ｂ）に示されるように、この後、実施の形態４の製造方法と同様の工程が繰り返される。これにより下側配線構造上に上側配線構造が形成される。
【０１２７】
このようにして本実施の形態の半導体装置が製造される。
また、これらを繰り返すことにより、さらなる多層化も実施可能である。
【０１２８】
本実施の形態によれば、実施の形態４と同じ効果を得ることができる。
また配線膜ＩＮ１Ａ、ＩＮ４Ａ、ＩＮ１Ｂ、ＩＮ４Ｂの上端が斜めになっているため、配線膜とビアプラグ導電膜との接触面積を大きく確保することができる。このため、ビア抵抗の低抵抗化および歩留まりの向上が実現できる。
【０１２９】
（実施の形態７）
図２９（Ａ）、（Ｂ）に示されるように、本実施の形態の構成は、図２７（Ａ）、（Ｂ）に示す実施の形態６の構成と比較して、上側配線構造の配線膜ＩＮ１Ａ、ＩＮ４Ａ、ＩＮ１Ｂ、ＩＮ４Ｂのそれぞれが下側配線構造の配線膜ＩＮ１Ａ、ＩＮ４Ａ、ＩＮ１Ｂ、ＩＮ４Ｂに直接接続されている点において異なっている。
【０１３０】
つまり上側配線構造の配線膜がビアプラグ導電膜と一体化されている。このため上側配線構造の配線膜ＩＮ１Ａ、ＩＮ４Ａ、ＩＮ１Ｂ、ＩＮ４Ｂのそれぞれは、ビアホールＶＨ１Ａ、ＶＨ２Ａ、ＶＨ１Ｂ、ＶＨ２Ｂを埋め込んでいる。
【０１３１】
上側配線構造の配線膜がビアプラグ導電膜と一体化されているため、ビアホールＶＨ１Ａ、ＶＨ２Ａ、ＶＨ１Ｂ、ＶＨ２Ｂの開口寸法（直径）は、上側配線構造の配線膜の幅と同じになり、実施の形態６よりは小さくなる。
【０１３２】
なお本実施の形態の上記以外の構成は実施の形態４の構成とほぼ同じであるため、本実施の形態の要素のうち実施の形態４と同一の要素については同一の符号を付しその説明を繰り返さない。
【０１３３】
本実施の形態の製造方法では、図２９（Ａ）に示されるように、下側配線構造の層間絶縁層ＩＩＵ上に上側配線構造の層間絶縁層ＩＩＬが形成される。この上側配線構造の層間絶縁層ＩＩＬに溝ＴＲおよびビアホールＶＨ１Ａ、ＶＨ２Ａ、ＶＨ１Ｂ、ＶＨ２Ｂが形成される。この後、配線膜ＩＮ１Ａ、ＩＮ１Ｂ形成用の導電膜が、ビアホールＶＨ１Ａ、ＶＨ２Ａ、ＶＨ１Ｂ、ＶＨ２Ｂを埋め込むように、かつ溝ＴＲの側壁および底壁を覆うように形成される。
【０１３４】
この後の配線膜ＩＮ１Ａ〜ＩＮ４Ａ、ＩＮ１Ｂ〜ＩＮ４Ｂおよび層間絶縁層ＩＩ１Ａ〜ＩＩ３Ａ、ＩＩ１Ｂ〜ＩＩ３Ｂを形成する工程は、実施の形態４における製造工程と同じであるため、その説明を繰り返さない。
【０１３５】
本実施の形態によれば、実施の形態４と同じ効果を得ることができる。
また上側配線構造の配線膜がビアプラグ導電膜と一体化されているため、上側配線構造の配線膜とビアプラグ導電膜との接触抵抗の問題が解決できる。
【０１３６】
また配線膜ＩＮ１Ａ、ＩＮ４Ａ、ＩＮ１Ｂ、ＩＮ４Ｂの上端が斜めになっているため、配線膜とビアプラグ導電膜との接触面積を大きく確保することができる。このため、ビア抵抗の低抵抗化および歩留まりの向上が実現できる。
【０１３７】
（実施の形態８）
図３０（Ａ）、（Ｂ）に示されるように、本実施の形態の構成は、図２９（Ａ）、（Ｂ）に示す実施の形態７の構成と比較して、下側配線構造の配線膜ＩＮ１Ａ、ＩＮ１Ｂが下側配線構造の他の配線膜ＩＮ２Ａ〜ＩＮ４Ａ、ＩＮ２Ｂ〜ＩＮ４Ｂより上方に延びて上側配線構造の配線膜ＩＮ１Ａ、ＩＮ１Ｂに直接接続されている点において異なっている。
【０１３８】
つまり下側配線構造の配線膜ＩＮ１Ａ、ＩＮ１Ｂの各々は、ピラー付き配線膜である。下側配線構造の他の配線膜ＩＮ２Ａ〜ＩＮ４Ａ、ＩＮ２Ｂ〜ＩＮ４Ｂの各々の上端は、下側配線構造の配線膜ＩＮ１Ａ、ＩＮ１Ｂの各々の上端および下側配線構造の層間絶縁層ＩＩ１Ａ〜ＩＩ３Ａ、ＩＩ１Ｂ〜ＩＩ３Ｂの各々の上端よりも低い位置にある。
【０１３９】
上側配線構造の層間絶縁層ＩＩＬ２は、下側配線構造の層間絶縁層ＩＩＬ１の上面に接して配置されている。また上側配線構造の層間絶縁層ＩＩＬ２は、下側配線構造の層間絶縁層ＩＩＬ１の溝ＴＲ内を埋め込んでいる。
【０１４０】
下側配線構造の配線膜がビアプラグ導電膜と一体化されているため、ビアホールＶＨ１Ａ、ＶＨ２Ａ、ＶＨ１Ｂ、ＶＨ２Ｂの開口寸法（直径）は、上側配線構造の配線膜の幅と同じになり、実施の形態６よりは小さくなる。
【０１４１】
なお本実施の形態の上記以外の構成は実施の形態７の構成とほぼ同じであるため、本実施の形態の要素のうち実施の形態７と同一の要素については同一の符号を付しその説明を繰り返さない。
【０１４２】
次に、本実施の形態の製造方法について図３１（Ａ）、（Ｂ）〜図３３（Ａ）、（Ｂ）を用いて説明する。
【０１４３】
図３１（Ａ）、（Ｂ）に示されるように、下側配線構造の層間絶縁層ＩＩＬ１の溝ＴＲ内に、配線膜ＩＮ１Ａ〜ＩＮ４Ａ、ＩＮ１Ｂ〜ＩＮ４Ｂおよび層間絶縁層ＩＩ１Ａ〜ＩＩ３Ａ、ＩＩ１Ｂ〜ＩＩ３Ｂが形成される。
【０１４４】
図３２（Ａ）、（Ｂ）に示されるように、写真製版技術により、ピラーを形成する箇所にフォトレジストＰＲ２が形成される。フォトレジストＰＲ２は、たとえば下側配線構造の配線膜ＩＮ１Ａ、ＩＮ１Ｂの上に形成される。フォトレジストＰＲ２をマスクとして、下側配線構造の配線膜ＩＮ２Ａ〜ＩＮ４Ａ、ＩＮ２Ｂ〜ＩＮ４Ｂが所定厚みだけエッチング除去される。
【０１４５】
これにより下側配線構造の配線膜ＩＮ２Ａ〜ＩＮ４Ａ、ＩＮ２Ｂ〜ＩＮ４Ｂの各々の上端は、下側配線構造の配線膜ＩＮ１Ａ、ＩＮ１Ｂの各々の上端および下側配線構造の層間絶縁層ＩＩ１Ａ〜ＩＩ３Ａ、ＩＩ１Ｂ〜ＩＩ３Ｂの各々の上端よりも低い位置となる。
【０１４６】
また上記エッチングによっては、酸化シリコンよりなる層間絶縁層ＩＩＬ１およびＳｉＣＯＨよりなる層間絶縁層ＩＩ１Ａ〜ＩＩ３Ａ、ＩＩ１Ｂ〜ＩＩ３Ｂの各々は除去されずに残っている。
【０１４７】
この後、フォトレジストＰＲ２が除去される。
図３３（Ａ）、（Ｂ）に示されるように、上記のフォトレジストＰＲ２の除去により、下側配線構造の配線膜ＩＮ１Ａ、ＩＮ１Ｂの各々の上端が露出する。
【０１４８】
なおダメージ防止のため、酸化シリコンよりなるハードマスクを下側配線構造の配線膜ＩＮ１Ａ、ＩＮ１Ｂの上に形成し、そのハードマスクをマスクとして下側配線構造の配線膜ＩＮ２Ａ〜ＩＮ４Ａ、ＩＮ２Ｂ〜ＩＮ４Ｂが所定厚みだけエッチング除去されてもよい。
【０１４９】
図３０（Ａ）、（Ｂ）に示されるように、この後、実施の形態４の製造方法と同様の工程が繰り返される。これにより下側配線構造上に上側配線構造が形成される。
【０１５０】
このようにして本実施の形態の半導体装置が製造される。
また、これらを繰り返すことにより、さらなる多層化も実施可能である。
【０１５１】
本実施の形態によれば、実施の形態４と同じ効果を得ることができる。
また上側配線構造の配線膜がビアプラグ導電膜と一体化されているため、上側配線構造の配線膜とビアプラグ導電膜との接触抵抗の問題が解決できる。
【０１５２】
また下側配線構造の配線膜ＩＮ１Ａ、ＩＮ１Ｂの各々がピラー付き配線膜であり、ピラー部は埋設性能が必要とされない。このため、ピラー形成前の配線膜ＩＮ１Ａ、ＩＮ１Ｂの形成用の導電膜のグレインサイズを大きくすることができる。よって、さらなる低抵抗化が可能である。
【０１５３】
また配線膜ＩＮ１Ａ、ＩＮ１Ｂの上端が斜めになっているため、配線膜とビアプラグ導電膜との接触面積を大きく確保することができる。このため、ビア抵抗の低抵抗化および歩留まりの向上が実現できる。
【０１５４】
（実施の形態９）
図３４に示されるように、本実施の形態の構成は、図１に示す実施の形態１の構成と比較して、配線膜ＩＮ１Ａ、ＩＮ２Ａの各々が下層のＭＯＳ（Metal  Oxide  Semiconductor）トランジスタＴＲＡのソース領域ＳＲおよびドレイン領域ＤＲに接続されている点において異なっている。
【０１５５】
半導体基板ＳＢの表面には、ＭＯＳトランジスタＴＲＡが配置されている。ＭＯＳトランジスタＴＲＡは、ソース領域ＳＲ、ドレイン領域ＤＲ、ゲート絶縁層ＧＩおよびゲート電極ＧＥを有している。
【０１５６】
ソース領域ＳＲおよびドレイン領域ＤＲは、半導体基板ＳＢの表面に互いに間隔をあけて配置されている。ゲート電極ＧＥは、ソース領域ＳＲおよびドレイン領域ＤＲに挟まれる半導体基板ＳＢの領域上にゲート絶縁層ＧＩを介在して配置されている。
【０１５７】
ソース領域ＳＲの表面およびドレイン領域ＤＲの表面の各々にはシリサイド層（図示せず）が配置されている。
【０１５８】
ＭＯＳトランジスタＴＲＡを覆うように半導体基板ＳＢの表面上には、層間絶縁層ＩＩが配置されている。層間絶縁層ＩＩにはコンタクトホールＣＨ１、ＣＨ２が設けられている。
【０１５９】
コンタクトホールＣＨ１はソース領域ＳＲ上のシリサイド層に達しており、コンタクトホールＣＨ２はドレイン領域ＤＲ上のシリサイド層に達している。コンタクトホールＣＨ１内にはコンタクトプラグ導電膜ＣＰ１が埋め込まれている。コンタクトホールＣＨ２内にはコンタクトプラグ導電膜ＣＰ２が埋め込まれている。
【０１６０】
層間絶縁層ＩＩの上には、実施の形態１で示した層間絶縁層ＩＩＬ、ＩＩ１Ａ、ＩＩＵおよび配線膜ＩＮ１Ａ、ＩＮ２Ａが配置されている。
【０１６１】
配線膜ＩＮ１Ａは、コンタクトプラグ導電膜ＣＰ１およびシリサイド層を通じてソース領域ＳＲと電気的に接続されている。配線膜ＩＮ２Ａは、コンタクトプラグ導電膜ＣＰ２およびシリサイド層を通じてドレイン領域ＤＲと電気的に接続されている。
【０１６２】
上記コンタクトプラグ導電膜ＣＰ１、ＣＰ２は、たとえばルテニウムよりなっている。また実施の形態４のような密着性メタル層が追加されてもよい。
【０１６３】
またコンタクトプラグ導電膜ＣＰ１、ＣＰ２は、たとえばコバルト、タングステン、モリブデン、アルミニウム、コバルト・アルミニウム、ニッケル、ロジウム、イリジウム、亜鉛などの他の金属材料であってもよい。
【０１６４】
また層間絶縁層ＩＩには、酸化シリコン膜に代えてＬｏｗ−ｋ膜としてのＳｉＣＯＨが用いられてもよい。
【０１６５】
なお本実施の形態の上記以外の構成は実施の形態１の構成とほぼ同じであるため、本実施の形態の要素のうち実施の形態１と同一の要素については同一の符号を付しその説明を繰り返さない。
【０１６６】
本実施の形態によれば、実施の形態１と同じ効果が得られる。
（実施の形態１０）
図３５に示されるように、本実施の形態の構成は、図３４に示す実施の形態９の構成と比較して、配線膜ＩＮ１Ａ、ＩＮ２Ａの各々がコンタクトプラグ導電膜と一体化してコンタクトホールＣＨ１、ＣＨ２内を埋め込んでいる点において異なっている。
【０１６７】
配線膜ＩＮ１Ａは、ソース領域ＳＲ上のシリサイド層に直接接している。配線膜ＩＮ２Ａは、ドレイン領域ＤＲ上のシリサイド層に直接接している。
【０１６８】
なお本実施の形態の上記以外の構成は実施の形態９の構成とほぼ同じであるため、本実施の形態の要素のうち実施の形態９と同一の要素については同一の符号を付しその説明を繰り返さない。
【０１６９】
本実施の形態によれば、実施の形態１と同じ効果が得られる。
また本実施の形態によれば、配線膜ＩＮ１Ａ、ＩＮ２Ａの各々がコンタクトプラグ導電膜と一体化されているため、配線膜ＩＮ１Ａ、ＩＮ２Ａの各々がコンタクトプラグ導電膜との接触抵抗の問題が解決できるとともに、製造工程数を削減することもできる。
【０１７０】
（実施の形態１１）
図３６（Ａ）に示されるように、本実施の形態の構成は、図１および図２に示す実施の形態１の構成と比較して、配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ１Ｂ、ＩＮ２Ｂの各々が平面視において屈曲した部分を有する点において異なっている。
【０１７１】
層間絶縁層ＩＩＬの溝ＴＲの側壁ＴＲＳは、平面視においてたとえば垂直に屈曲した部分を有している。配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ１Ｂ、ＩＮ２Ｂの各々は、溝ＴＲの側壁ＴＲＳに沿って配置されている。これにより配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ１Ｂ、ＩＮ２Ｂの各々が平面視においてたとえば垂直に屈曲した部分を有している。
【０１７２】
図３６（Ｂ）に示されるように、本実施の形態の構成は、実施の形態１の構成と比較して、層間絶縁層ＩＩＬの溝ＴＲの底壁ＴＲＢに凹部が配置されておらず、かつ側壁ＴＲＳに層間絶縁層ＩＩ０Ａ、ＩＩ０Ｂ（第４層間絶縁層）が配置されている点においても異なっている。
【０１７３】
層間絶縁層ＩＩ０Ａは、溝ＴＲの側壁ＴＲＳと配線膜ＩＮ１Ａとの間に配置されている。層間絶縁層ＩＩ０Ａは、第１部分Ｓ０Ａと、第２部分Ｂ０Ａとを有している。第１部分Ｓ０Ａは、溝ＴＲの側壁ＴＲＳを覆っている。第１部分Ｓ０Ａは、図３６（Ｂ）に示す断面において幅よりも大きい高さを有している。第２部分Ｂ０Ａは、第１部分Ｓ０Ａの下端から溝ＴＲの底壁ＴＲＢに沿って延びている。層間絶縁層ＩＩ０Ａは、上記第１部分Ｓ０Ａおよび第２部分Ｂ０ＡからＬ字形状を有している。
【０１７４】
配線膜ＩＮ１Ａは、層間絶縁層ＩＩ０Ａの第１部分Ｓ０Ａの側壁を覆っており、層間絶縁層ＩＩ０Ａの第２部分Ｂ０Ａ上に配置されている。
【０１７５】
層間絶縁層ＩＩ０Ｂは、溝ＴＲの側壁ＴＲＳと配線膜ＩＮ１Ｂとの間に配置されている。層間絶縁層ＩＩ０Ｂは、第１部分Ｓ０Ｂと、第２部分Ｂ０Ｂとを有している。第１部分Ｓ０Ｂは、溝ＴＲの側壁ＴＲＳを覆っている。第１部分Ｓ０Ｂは、図３６（Ｂ）に示す断面において幅よりも大きい高さを有している。第２部分Ｂ０Ｂは、第１部分Ｓ０Ｂの下端から溝ＴＲの底壁ＴＲＢに沿って延びている。層間絶縁層ＩＩ０Ｂは、上記第１部分Ｓ０Ｂおよび第２部分Ｂ０ＢからＬ字形状を有している。
【０１７６】
配線膜ＩＮ１Ｂは、層間絶縁層ＩＩ０Ｂの第１部分Ｓ０Ｂの側壁を覆っており、層間絶縁層ＩＩ０Ｂの第２部分Ｂ０Ｂ上に配置されている。
【０１７７】
図３６（Ａ）に示されるように、層間絶縁層ＩＩ０Ａ、ＩＩ０Ｂ、ＩＩ１Ａ、ＩＩ１Ｂの各々は、溝ＴＲの側壁ＴＲＳに沿って配置されている。これにより層間絶縁層ＩＩ０Ａ、ＩＩ０Ｂ、ＩＩ１Ａ、ＩＩ１Ｂの各々も平面視においてたとえば垂直に屈曲した部分を有している。
【０１７８】
配線膜ＩＮ１Ａ、ＩＮ２Ａ、ＩＮ１Ｂ、ＩＮ２Ｂの各々は、たとえばルテニウムよりなっている。層間絶縁層ＩＩ０Ａ、ＩＩ０Ｂ、ＩＩ１Ａ、ＩＩ１Ｂの各々は、たとえばＬｏｗ−ｋ材料であるＳｉＣＯＨよりなっている。
【０１７９】
なお本実施の形態の上記以外の構成は実施の形態１の構成とほぼ同じであるため、本実施の形態の要素のうち実施の形態７と同一の要素については同一の符号を付しその説明を繰り返さない。
【０１８０】
上記においては溝ＴＲの片側の側壁ＴＲＳに２本の配線膜を配置した構成について説明したが、溝ＴＲの片側の側壁ＴＲＳに３本以上の配線膜が配置されてもよい。
【０１８１】
次に、本実施の形態の半導体装置の製造方法について図３７（Ａ）、（Ｂ）〜図３８（Ａ）、（Ｂ）を用いて説明する。
【０１８２】
図３７（Ａ）、（Ｂ）に示されるように、たとえば酸化シリコンよりなる層間絶縁層ＩＩＬの上面に、写真製版技術およびエッチング技術により溝ＴＲが形成される。溝ＴＲは、平面視においてたとえば垂直に屈曲した部分を有するように形成される。
【０１８３】
溝ＴＲの側壁ＴＲＳおよび底壁ＴＲＢを覆うように、たとえばＳｉＣＯＨよりなる絶縁層ＩＩ０が全面に形成される。この絶縁層ＩＩ０の上面全面に、たとえばルテニウムよりなる導電膜ＩＮ１が形成される。この導電膜ＩＮ１に異方性のドライエッチングが実施される。このエッチングにより、溝ＴＲ内において絶縁層ＩＩ０の側壁を覆うように側壁スペーサ形状の導電膜ＩＮ１が形成される。
【０１８４】
側壁スペーサ形状の導電膜ＩＩ０および層間絶縁層ＩＩＬをマスクとして、絶縁層ＩＩ０がエッチング除去される。これにより、絶縁層ＩＩ０は、溝ＴＲの側壁ＴＲＳを覆う第１部分Ｓ０と、第１部分Ｓ０から溝ＴＲの底壁ＴＲＢに沿って延びる第２部分Ｂ０とを有するようにパターニングされる。
【０１８５】
上記の絶縁層ＩＩ０および導電膜ＩＮ１の形成工程と同様の工程を繰り返すことにより、絶縁層ＩＩ１および導電膜ＩＮ２が形成される。絶縁層ＩＩ１は、導電膜ＩＮ１の側壁を覆う第１部分Ｓ１と、第１部分Ｓ１から溝ＴＲの底壁ＴＲＢに沿って延びる第２部分Ｂ１とを有するように形成される。導電膜ＩＮ２は、導電膜ＩＮ１の第１部分Ｓ１の側壁を覆い、かつ第２部分Ｂ１の上に配置されるように形成される。
【０１８６】
平面視において絶縁層ＩＩ０、ＩＩ１および導電膜ＩＮ１、ＩＮ２の各々は、溝ＴＲの側壁ＴＲＳに沿って環状に形成される。これにより平面視において絶縁層ＩＩ０、ＩＩ１および導電膜ＩＮ１、ＩＮ２の各々は、たとえば垂直に屈曲した部分を有するように形成される。
【０１８７】
図３８（Ａ）、（Ｂ）に示されるように、写真製版技術によりフォトレジストＰＲ３のパターンが形成される。このフォトレジストＰＲ３のパターンは、溝ＴＲの両端部を開口し、かつ溝ＴＲの屈曲した部分を覆うように形成される。この後、フォトレジストＰＲ３をマスクとして、フォトレジストＰＲ３から露出した絶縁層ＩＩ０、ＩＩ１および導電膜ＩＮ１、ＩＮ２の各々の部分がエッチング除去される。この後、フォトレジストＰＲ３は除去される。
【０１８８】
なおダメージ防止のため、酸化シリコンよりなるハードマスクを用いて絶縁層ＩＩ０、ＩＩ１および導電膜ＩＮ１、ＩＮ２の各々にエッチングを行なうことにより、絶縁層ＩＩ０、ＩＩ１および導電膜ＩＮ１、ＩＮ２の各々が選択的にエッチング除去されてもよい。
【０１８９】
図３６（Ａ）、（Ｂ）に示されるように、上記絶縁層ＩＩ０、ＩＩ１および導電膜ＩＮ１、ＩＮ２のエッチングにより、絶縁層ＩＩ０から層間絶縁層ＩＩ０Ａ、ＩＩ０Ｂが形成され、導電膜ＩＮ１から配線膜ＩＮ１Ａ、ＩＮ１Ｂが形成される。また絶縁層ＩＩ１から層間絶縁層ＩＩ１Ａ、ＩＩ１Ｂが形成され、導電膜ＩＮ２から配線膜ＩＮ２Ａ、ＩＮ２Ｂが形成される。
【０１９０】
この後、全面に層間絶縁層ＩＩＵが形成される。層間絶縁層ＩＩＵは、たとえばバイアスＨＤＰ−ＣＶＤ法により酸化シリコンを成膜することにより形成される。この後、層間絶縁層ＩＩＵに平坦化処理が行われる。
【０１９１】
このようにして本実施の形態の半導体装置が製造される。
なお絶縁層ＩＩ０および導電膜ＩＮ１の形成工程と同様の工程を繰り返すことにより、溝ＴＲの片側の側壁ＴＲＳに３本以上の配線膜が形成されてもよい。
【０１９２】
またこの配線構造の上層に同様の配線構造を積層することにより、図３６（Ａ）、（Ｂ）に示される構成が多層化されてもよい。
【０１９３】
本実施の形態によれば、配線膜が平面視において屈曲した部分を有するため、配線膜の平面形状の自由度が向上する。
【０１９４】
またＬｏｗ−ｋ膜となる層間絶縁層ＩＩ０Ａ、ＩＩ０Ｂの各々が溝ＴＲの側壁ＴＲＳに接しているため、溝ＴＲの側壁ＴＲＳの最も近くに位置する配線膜ＩＮ１Ａ，ＩＮ１Ｂでの電界集中を抑制できる。このため本実施の形態の構成は、低配線間容量およびＴＤＤＢ寿命に有利である。
【０１９５】
（実施の形態１２）
図３９（Ａ）、（Ｂ）に示されるように、本実施の形態の構成は、図１に示す実施の形態１の構成を微細インダクターに適用した構成である。本実施の形態のインダクターは、平面視において、たとえば３重の同心円部分ＩＮ１、ＩＮ２、ＩＮ３を有している。この３重の同心円部分ＩＮ１、ＩＮ２、ＩＮ３の各々が側壁スペーサ形状の配線膜からなっている。
【０１９６】
３重の同心円部分ＩＮ１、ＩＮ２、ＩＮ３の各々は、円形の平面形状を有する溝ＴＲ内に配置されている。３重の同心円部分ＩＮ１、ＩＮ２、ＩＮ３のうち最外周に配置された配線膜ＩＮ１は、溝ＴＲの側壁に接している。３重の同心円部分ＩＮ１、ＩＮ２、ＩＮ３のうち中間に配置された配線膜ＩＮ２は、配線膜ＩＮ１との間で層間絶縁層ＩＩ１を挟んでいる。また３重の同心円部分ＩＮ１、ＩＮ２、ＩＮ３のうち最内周に配置された配線膜ＩＮ３は、配線膜ＩＮ２との間で層間絶縁層ＩＩ２を挟んでいる。
【０１９７】
層間絶縁層ＩＩ１、ＩＩ２は、配線膜ＩＮ１〜ＩＮ３と同心に配置されており、かつ溝ＴＲ内に配置されている。同心円に配置された配線膜ＩＮ１〜ＩＮ３と層間絶縁層ＩＩ１、ＩＩ２との各々は、円周の一部が切り欠かれた円弧形状を有している。
【０１９８】
最外周の配線膜ＩＮ１と中間の配線膜ＩＮ２とは、円周の一部が切り欠かれた端部において導電膜Ｃ１により電気的に接続されている。中間の配線膜ＩＮ２と最内周の配線膜ＩＮ３とは、円周の一部が切り欠かれた端部において導電膜Ｃ２により電気的に接続されている。
【０１９９】
導電膜Ｃ１、Ｃ２の各々は、ダマシン構造で構成されている。具体的には、配線膜ＩＮ１〜ＩＮ３を覆うように層間絶縁層ＩＩＴが形成されている。この層間絶縁層ＩＩＴには、配線膜ＩＮ１と配線膜ＩＮ２との双方に達する第１溝と、配線膜ＩＮ２と配線膜ＩＮ３との双方に達する第２溝とが設けられている。第１溝内には導電膜Ｃ１が埋め込まれており、第２溝内には導電膜Ｃ２が埋め込まれている。
【０２００】
層間絶縁層ＩＩＴの上面上には層間絶縁層ＩＩＵが配置されている。
なお本実施の形態の上記以外の構成は実施の形態１の構成とほぼ同じであるため、本実施の形態の要素のうち実施の形態１と同一の要素については同一の符号を付しその説明を繰り返さない。
【０２０１】
次に、本実施の形態の半導体装置の製造方法について図４０（Ａ）、（Ｂ）〜図４４（Ａ）、（Ｂ）を用いて説明する。
【０２０２】
図４０（Ａ）、（Ｂ）に示されるように、層間絶縁層ＩＩＬの上面に、写真製版技術およびエッチング技術により円形の平面形状を有する溝ＴＲが形成される。この溝ＴＲ内に、導電膜ＩＮ１〜ＩＮ３および絶縁層ＩＩ１、ＩＩ２が形成される。導電膜ＩＮ１〜ＩＮ３および絶縁層ＩＩ１、ＩＩ２は、図５（Ａ）、（Ｂ）〜図１１（Ａ）、（Ｂ）に示す工程と同様の工程により形成される。
【０２０３】
図４１（Ａ）、（Ｂ）に示されるように、フォトレジストＰＲ４が全面に塗布された後に、露光・現像される。これによりフォトレジストＰＲ４に開口ＰＲ４Ａが形成される。このフォトレジストＰＲ４をマスクとして、開口ＰＲ４Ａから露出した導電膜ＩＮ１〜ＩＮ３および絶縁層ＩＩ１、ＩＩ２の部分がエッチング除去される。この後、フォトレジストＰＲ４が除去される。
【０２０４】
図４２（Ａ）、（Ｂ）に示されるように、上記エッチングにより導電膜ＩＮ１〜ＩＮ３および絶縁層ＩＩ１、ＩＩ２の各々の円周の一部が切り欠かれる。
【０２０５】
図４３（Ａ）、（Ｂ）に示されるように、導電膜ＩＮ１〜ＩＮ３および絶縁層ＩＩ１、ＩＩ２の各々を覆うように全面に層間絶縁層ＩＩＴが形成される。層間絶縁層ＩＩＴは、たとえばバイアスＨＤＰ−ＣＶＤ法により酸化シリコンを成膜することにより形成される。この層間絶縁層ＩＩＴに平坦化処理が行われる。
【０２０６】
図４４（Ａ）、（Ｂ）に示されるように、平坦化された層間絶縁層ＩＩＴの上面にフォトレジストＰＲ５が塗布され、露光・現像される。これによりフォトレジストＰＲ５に開口ＰＲ５Ａ、ＰＲ５Ｂが形成される。このフォトレジストＰＲ５をマスクとして、開口ＰＲ５Ａ、ＰＲ５Ｂから露出した層間絶縁層ＩＩＴの部分がドライエッチングにより除去される。このエッチングにより、層間絶縁層ＩＩＴには、配線膜ＩＮ１と配線膜ＩＮ２との双方に達する第１溝と、配線膜ＩＮ２と配線膜ＩＮ３との双方に達する第２溝とが形成される。この後、フォトレジストＰＲ５が除去される。
【０２０７】
図３９（Ａ）、（Ｂ）に示されるように、上記第１溝および第２溝を埋め込むように層間絶縁層ＩＩＴの全面上に、たとえばルテニウムよりなる導電膜が形成される。この後、第１溝および第２溝内以外の導電膜がＣＭＰ法により除去される。これにより第１溝および第２溝内に導電膜Ｃ１、Ｃ２が残存される。導電膜Ｃ１により配線膜ＩＮ１と配線膜ＩＮ２とが互いに電気的に接続される。また導電膜Ｃ２により配線膜ＩＮ２と配線膜ＩＮ３とが互いに電気的に接続される。この後、層間絶縁層ＩＩＴ上に、たとえば酸化シリコンよりなる層間絶縁層ＩＩＵが形成される。
【０２０８】
このようにして本実施の形態の半導体装置が製造される。
本実施の形態によれば、実施の形態１と同じ効果が得られる。
【０２０９】
上述した実施の形態１〜１２は、互いに適宜組み合わされてもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０２１０】
Ｂ０Ａ，Ｂ０Ｂ，Ｂ０，Ｂ１Ａ，Ｂ１Ｂ，Ｂ１，Ｂ２Ａ，Ｂ２Ｂ，Ｂ３Ａ，Ｂ３Ｂ  第２部分、ＢＭ１，ＢＭ２  バリアメタル、Ｃ１，Ｃ２，ＩＩ０，ＩＮ１，ＩＮ２，ＩＮ３  導電膜、ＣＨ１，ＣＨ２  コンタクトホール、ＣＭ１Ａ，ＣＭ１Ｂ，ＣＭ２Ａ，ＣＭ２Ｂ  密着性メタル層、ＣＭ１Ｓ，ＣＭ２Ｓ，ＩＮ１Ｓ，ＩＮ２Ｓ，ＲＣＳ，ＴＲ１Ａ，ＴＲ２Ａ，ＴＲＳ  側壁、ＣＰ１，ＣＰ２  コンタクトプラグ導電膜、ＤＲ  ドレイン領域、ＥＳ  エッチングストッパー用絶縁層、ＧＥ  ゲート電極、ＧＩ  ゲート絶縁層、ＩＩ，ＩＩ０Ａ，ＩＩ０Ｂ，ＩＩ１，ＩＩ１Ａ，ＩＩ１Ｂ，ＩＩ２，ＩＩ２Ａ，ＩＩ２Ｂ，ＩＩ３Ｂ，ＩＩ３Ａ，ＩＩ４Ａ，ＩＩ４Ｂ，ＩＩＬ，ＩＩＬ１，ＩＩＬ２，ＩＩＴ，ＩＩＵ  層間絶縁層、ＩＩ０，ＩＩ１  絶縁層、ＩＮ１，ＩＮ１Ａ，ＩＮ１Ｂ，ＩＮ２，ＩＮ２Ａ，ＩＮ２Ｂ，ＩＮ３，ＩＮ３Ａ，ＩＮ３Ｂ，ＩＮ４Ａ，ＩＮ４Ｂ  配線膜、ＰＲ１，ＰＲ２，ＰＲ３，ＰＲ４，ＰＲ５  フォトレジスト、ＰＲ４Ａ，ＰＲ５Ａ，ＰＲ５Ｂ  開口、ＲＣ  凹部、ＲＣＢ，ＴＲＢ  底壁、Ｓ０，Ｓ０Ａ，Ｓ０Ｂ，Ｓ１，Ｓ１Ａ，Ｓ１Ｂ，Ｓ２Ａ，Ｓ２Ｂ，Ｓ３Ａ，Ｓ３Ｂ  第１部分、ＳＢ  半導体基板、ＳＲ  ソース領域、ＴＲ，ＴＲ１，ＴＲ２  溝、ＴＲＡ  トランジスタ、ＶＨ１Ａ，ＶＨ１Ｂ，ＶＨ２Ａ，ＶＨ２Ｂ  ビアホール、ＶＰ１Ａ，ＶＰ１Ｂ，ＶＰ２Ａ，ＶＰ２Ｂ  ビアプラグ導電膜。
【図１】
2020047697.tif 000003
【図２】
2020047697.tif 000004
【図３】
2020047697.tif 000005
【図４】
2020047697.tif 000006
【図５】
2020047697.tif 000007
【図６】
2020047697.tif 000008
【図７】
2020047697.tif 000009
【図８】
2020047697.tif 000010
【図９】
2020047697.tif 000011
【図１０】
2020047697.tif 000012
【図１１】
2020047697.tif 000013
【図１２】
2020047697.tif 000014
【図１３】
2020047697.tif 000015
【図１４】
2020047697.tif 000016
【図１５】
2020047697.tif 000017
【図１６】
2020047697.tif 000018
【図１７】
2020047697.tif 000019
【図１８】
2020047697.tif 000020
【図１９】
2020047697.tif 000021
【図２０】
2020047697.tif 000022
【図２１】
2020047697.tif 000023
【図２２】
2020047697.tif 000024
【図２３】
2020047697.tif 000025
【図２４】
2020047697.tif 000026
【図２５】
2020047697.tif 000027
【図２６】
2020047697.tif 000028
【図２７】
2020047697.tif 000029
【図２８】
2020047697.tif 000030
【図２９】
2020047697.tif 000031
【図３０】
2020047697.tif 000032
【図３１】
2020047697.tif 000033
【図３２】
2020047697.tif 000034
【図３３】
2020047697.tif 000035
【図３４】
2020047697.tif 000036
【図３５】
2020047697.tif 000037
【図３６】
2020047697.tif 000038
【図３７】
2020047697.tif 000039
【図３８】
2020047697.tif 000040
【図３９】
2020047697.tif 000041
【図４０】
2020047697.tif 000042
【図４１】
2020047697.tif 000043
【図４２】
2020047697.tif 000044
【図４３】
2020047697.tif 000045
【図４４】
2020047697.tif 000046