(57)【要約】【課題】欠陥を防止し信頼性を高めることが可能な積層セラミック電子部品及びその製造方法を提供する。【解決手段】積層セラミック電子部品は、セラミック素体と、外部電極と、を具備する。上記セラミック素体は、保護部と、機能部と、を有する。上記保護部は、第１方向に向いた端面と、上記端面と連接し上記第１方向に延びる複数の周面と、上記第１方向に沿って延びる凹部を有し上記複数の周面の間を接続する稜部と、を含む。上記機能部は、上記保護部の内方に配置される。上記下地膜は、上記端面上に形成された第１被覆部と、上記複数の周面上にそれぞれ形成された複数の第２被覆部と、上記凹部上に形成され上記複数の第２被覆部の少なくとも一つと上記縁部において離間する第３被覆部と、を含む。上記メッキ膜は、上記第１被覆部、上記複数の第２被覆部及び上記第３被覆部を連続的に覆う。【選択図】図５
2020102479.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に向いた端面と、前記端面と連接し前記第１方向に延びる複数の周面と、前記第１方向に沿って延びる凹部を有し前記複数の周面の間を接続する稜部と、を含む保護部と、前記保護部の内方に配置された機能部と、を有するセラミック素体と、
前記端面を覆う下地膜と、前記下地膜上に形成されたメッキ膜と、を有する外部電極と、
を具備し、
前記下地膜は、
前記端面上に形成された第１被覆部と、前記複数の周面上にそれぞれ形成された複数の第２被覆部と、前記凹部上に形成され前記複数の第２被覆部の少なくとも一つと離間する第３被覆部と、を含み、
前記メッキ膜は、前記第１被覆部、前記複数の第２被覆部及び前記第３被覆部を連続的に覆う
積層セラミック電子部品。
【請求項２】
請求項１に記載の積層セラミック電子部品であって、
前記機能部は、前記第１方向と直交する第２方向に積層された複数の内部電極を有し、
前記複数の内部電極は、前記第１方向及び前記第２方向と直交する第３方向の端部の位置が前記第３方向に０．５μｍの範囲内に相互に揃っている
積層セラミック電子部品。
【請求項３】
第１方向に向いた端面と、前記端面と連接し前記第１方向に延びる複数の周面と、前記第１方向に沿って延びる凹部を有し前記複数の周面の間を接続する稜部と、を含む保護部と、前記保護部の内方に配置された機能部と、を有するセラミック素体を作製し、
前記端面上に形成された第１被覆部と、前記複数の周面上にそれぞれ形成された複数の第２被覆部と、前記凹部上に形成され前記複数の第２被覆部の少なくとも一つと前記縁部において離間する第３被覆部と、を含む導電性の下地膜を形成し、
前記第１被覆部、前記複数の第２被覆部及び前記第３被覆部を連続的に覆うメッキ膜を形成する
積層セラミック電子部品の製造方法。
【請求項４】
請求項３に記載の積層セラミック電子部品の製造方法であって、
前記セラミック素体を作製する工程では、
前記第１方向と直交する第２方向に複数の内部電極が積層され、かつ前記第１方向及び前記第２方向と直交する第３方向に向いた側面から前記複数の内部電極が露出するセラミック積層チップを作製し、
前記側面上に積層された第１サイドマージン部と、前記第１サイドマージン部上に積層され前記第１サイドマージン部よりも熱収縮率の大きい第２サイドマージン部と、を形成し、
前記セラミック積層チップと、第１サイドマージン部と、第２サイドマージン部と、を焼成する
積層セラミック電子部品の製造方法。
【請求項５】
請求項４に記載の積層セラミック電子部品の製造方法であって、
前記第１サイドマージン部は、前記側面上に第１セラミックシートを貼り付けることで形成され、
前記第２サイドマージン部は、前記第１セラミックシート上に前記第１セラミックシートよりも熱収縮率の大きい第２セラミックシートを貼り付けることで形成される
積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
積層セラミックコンデンサ等の積層セラミック電子部品は、内部電極が積層されたセラミック素体と、当該セラミック素体の各端面を覆う外部電極を備える。外部電極は、典型的には、端面から、端面に連接する複数の周面の一部までを連続的に覆う。
【０００３】
一方で、外部電極を構成する電極材料とセラミック材料とは、線膨張係数が異なるため、熱処理や実装後の発熱によって外部電極に応力が蓄積され、セラミック素体や外部電極のクラック等の欠陥が発生することがある。
【０００４】
特許文献１には、クラックの発生を防止する観点から、相互に少なくとも一部が離間した第１〜第５の部分を有する焼成電極層を有するセラミック電子部品が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−１１１６５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の構成では、焼成電極層の第１〜第５の部分の離間する幅の制御が難しく、それを覆うＣｕめっき膜まで離間しやすかった。Ｃｕめっき膜が離間した場合、めっき処理後の積層セラミックコンデンサにおいて絶縁不良などが発生する可能性があり、信頼性を確保することが難しくなる。
【０００７】
以上のような事情に鑑み、本発明の目的は、欠陥を防止し信頼性を高めることが可能な積層セラミック電子部品及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、セラミック素体と、外部電極と、を具備する。
上記セラミック素体は、保護部と、機能部と、を有する。
上記保護部は、第１方向に向いた端面と、上記端面と連接し上記第１方向に延びる複数の周面と、上記第１方向に沿って延びる凹部を有し上記複数の周面の間を接続する稜部と、を含む。
上記機能部は、上記保護部の内方に配置される。
上記下地膜は、上記端面上に形成された第１被覆部と、上記複数の周面上にそれぞれ形成された複数の第２被覆部と、上記凹部上に形成され上記複数の第２被覆部の少なくとも一つと上記縁部において離間する第３被覆部と、を含む。
上記メッキ膜は、上記第１被覆部、上記複数の第２被覆部及び上記第３被覆部を連続的に覆う。
【０００９】
電極材料を含む下地膜とセラミック素体とは線膨張係数が異なるため、加熱及び冷却によって各第２被覆部で異なる方向に応力が付加される。上記構成の外部電極の下地膜では、複数の周面上の第２被覆部と凹部上の第３被覆部とが相互に離間する。このため、下地膜の非連続領域で応力の影響が断ち切られ、外部電極やセラミック素体に応力が蓄積されにくくなる。これにより、当該応力によるセラミック素体の損傷が防止される。さらに、セラミック素体が縁部と隣接した凹部を有することで、凹部内に下地膜の電極材料が留まりやすくなり、下地膜の非連続領域を最小限に抑えることができる。これにより、下地膜の非連続領域上もメッキ膜が連続的に形成され、外部電極全体の破断を防止することができる。
【００１０】
上記機能部は、上記第１方向と直交する第２方向に積層された複数の内部電極を有し、
上記複数の内部電極は、上記第１方向及び上記第２方向と直交する第３方向の端部の位置が上記第３方向に０．５μｍの範囲内に相互に揃っていてもよい。
これにより、セラミック素体に占める機能部の割合を十分に確保することができる。したがって、サイズを大きくすることなく、高機能の積層セラミック電子部品を得ることができる。
【００１１】
本発明の他の実施形態に係る積層セラミック電子部品の製造方法では、第１方向に向いた端面と、上記端面と連接し上記第１方向に延びる複数の周面と、上記第１方向に沿って延びる凹部を有し上記複数の周面の間を接続する稜部と、を含む保護部と、上記保護部の内方に配置された機能部と、を有するセラミック素体を作製する工程を含む。
上記端面上に形成された第１被覆部と、上記複数の周面上にそれぞれ形成された複数の第２被覆部と、上記凹部上に形成され上記複数の第２被覆部の少なくとも一つと上記縁部において離間する第３被覆部と、を含む導電性の下地膜が形成される。
上記第１被覆部、上記複数の第２被覆部及び上記第３被覆部を連続的に覆うメッキ膜が形成される。
【００１２】
上記セラミック素体を作製する工程では、
上記第１方向と直交する第２方向に複数の内部電極が積層され、かつ上記第１方向及び上記第２方向と直交する第３方向に向いた側面から上記複数の内部電極が露出するセラミック積層チップが作製され、
上記側面上に積層された第１サイドマージン部と、上記第１サイドマージン部上に積層され上記第１サイドマージン部よりも熱収縮率の大きい第２サイドマージン部と、が形成され、
上記セラミック積層チップと、第１サイドマージン部と、第２サイドマージン部と、が焼成されてもよい。
この構成では、焼成されることで、第２サイドマージン部が第１サイドマージン部よりも大きく収縮する。これにより、第２サイドマージン部の外縁が第１サイドマージン部の外縁よりも内方に形成され、これらの外縁に凹部が形成される。したがって、上記構成のセラミック素体が容易に作製される。
【００１３】
上記第１サイドマージン部は、上記側面上に第１セラミックシートを貼り付けることで形成され、
上記第２サイドマージン部は、上記第１セラミックシート上に上記第１セラミックシートよりも熱収縮率の大きい第２セラミックシートを貼り付けることで形成されてもよい。
これにより、第１サイドマージン部及び第２サイドマージン部を容易に形成することができる。
【発明の効果】
【００１４】
以上のように、本発明によれば、欠陥を防止し信頼性を高めることが可能な積層セラミック電子部品及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。
【図２】上記積層セラミックコンデンサのＡ−Ａ'線に沿った断面図である。
【図３】上記積層セラミックコンデンサのＢ−Ｂ'線に沿った断面図である。
【図４】上記積層セラミックコンデンサのＣ−Ｃ'線に沿った断面図である。
【図５】図４の拡大断面図である。
【図６】上記実施形態の比較例に係る積層セラミックコンデンサの拡大断面図である。
【図７】上記積層セラミックコンデンサの製造方法の一例を示すフローチャートである。
【図８】上記積層セラミックコンデンサの製造過程を示す斜視図である。
【図９】上記積層セラミックコンデンサの製造過程を示す斜視図である。
【図１０】上記積層セラミックコンデンサの製造過程を示す模式的な断面図である。
【図１１】上記積層セラミックコンデンサの製造過程を示す模式的な断面図である。
【図１２】上記積層セラミックコンデンサの製造過程を示す模式的な断面図である。
【図１３】上記積層セラミックコンデンサの製造過程を示す斜視図である。
【図１４】上記積層セラミックコンデンサの製造過程を示す斜視図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
【００１７】
［積層セラミックコンデンサ１０の全体構成］
図１〜４は、本発明の第１の実施形態に係る積層セラミックコンデンサ１０を示す図である。
図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。図４は、積層セラミックコンデンサ１０の図１のＣ−Ｃ'線に沿った断面図である。
【００１８】
積層セラミックコンデンサ１０は、セラミック素体１１と、２つの外部電極１４と、を備える。２つの外部電極１４は、それぞれセラミック素体１１の表面に形成されている。
【００１９】
セラミック素体１１は、容量形成部１６と、保護部１７と、を有する。保護部１７は、セラミック素体１１の周縁部を構成し、Ｘ軸方向を向いた２つの端面１１ａと、Ｙ軸方向を向いた２つの側面１１ｂと、Ｚ軸方向を向いた２つの主面１１ｃと、主面１１ｃと側面１１ｂとの間を接続する稜部１１ｅと、を有する。側面１１ｂと主面１１ｃとは、本実施形態における複数の周面を構成する。端面１１ａ，側面１１ｂ及び主面１１ｃは、例えば、略平坦な面で構成されているが、丸みを帯びていても良い。
【００２０】
保護部１７は、詳細には、容量形成部１６のＺ軸方向外側に位置するカバー部１８と、容量形成部１６のＹ軸方向外側に位置するサイドマージン部１９と、容量形成部１６のＸ軸方向外側に位置するエンドマージン部２０と、を有する。
【００２１】
容量形成部１６は、保護部１７の内方に配置され、本実施形態における機能部を構成する。容量形成部１６は、複数の第１内部電極１２と、複数の第２内部電極１３と、がセラミック層１５（図２参照）を介してＺ軸方向に積層されている。内部電極１２，１３は、いずれもＸ−Ｙ平面に沿って延びるシート状であり、Ｚ軸方向に沿って交互に配置されている。
【００２２】
内部電極１２，１３はそれぞれ、電気の良導体により形成され、積層セラミックコンデンサ１０の内部電極として機能する。内部電極１２，１３を形成する電気の良導体としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属や合金が用いられる。
【００２３】
図２に示すように、内部電極１２，１３は、端面１１ａを覆う外部電極１４と接続される。第１内部電極１２は、例えばセラミック素体１１の端面１１ａの一方に引き出され、一方の外部電極１４に接続されている。第２内部電極１３は、端面１１ａの他方に引き出され、他方の外部電極１４に接続されている。
【００２４】
セラミック層１５は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ１０では、内部電極１２，１３間の各セラミック層１５の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。
【００２５】
また、上記誘電体セラミックスは、チタン酸バリウム系以外にも、チタン酸ストロンチウム（ＳｒＴｉＯ３）系、チタン酸カルシウム（ＣａＴｉＯ３）系、チタン酸マグネシウム（ＭｇＴｉＯ３）系、ジルコン酸カルシウム（ＣａＺｒＯ３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ３）系、ジルコン酸バリウム（ＢａＺｒＯ３）系、酸化チタン（ＴｉＯ２）系などであってもよい。
【００２６】
保護部１７も、誘電体セラミックスによって形成されている。保護部１７を形成する材料は、絶縁性セラミックスであればよいが、セラミック層１５と同様の組成系の材料を用いることより、製造効率が向上するとともに、セラミック素体１１における内部応力が抑制される。
【００２７】
外部電極１４は、端面１１ａを覆うように形成された下地膜２１と、下地膜２１上に形成されたメッキ膜２２と、を有する。下地膜２１は、例えば導電性ペーストを焼成した焼き付け膜や、スパッタ膜等で構成される。メッキ膜２２は、電解メッキにより形成される膜である。外部電極１４の各膜は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、錫（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属や合金で形成される。
【００２８】
外部電極１４の下地膜２１は、端面１１ａ上に形成された端面被覆部２５と、主面１１ｃ上に形成された主面被覆部２６ｃと、側面１１ｂ上に形成された側面被覆部２６ｂと、後述する凹部２３上に形成された凹部被覆部２７と、を有する。本実施形態において、端面被覆部２５は第１被覆部、主面被覆部２６ｃ及び側面被覆部２６ｂは複数の第２被覆部、凹部被覆部２７は第３被覆部をそれぞれ構成する。
【００２９】
本実施形態では、下地膜２１の側面被覆部２６ｂ及び主面被覆部２６ｃが稜部１１ｅにおいて凹部被覆部２７とそれぞれ離間しており、かつ、この途切れた部分もメッキ膜２２に覆われていることを特徴とする。以下、稜部１１ｅ付近の構成について詳細に説明する。
【００３０】
［積層セラミックコンデンサ１０の詳細な構成］
図５は、図４の拡大図であり、稜部１１ｅとその周囲の構成を示す図である。図５では１つの稜部１１ｅとその周囲の構成を示しているが、他の稜部１１ｅとその周囲の構成についても同様である。
【００３１】
稜部１１ｅは、Ｘ軸方向に沿って延びる凹部２３を有する。凹部２３の外縁には、主面１１ｃ又は側面１１ｂと凹部２３との境界部を構成し、外方に凸な縁部２４が形成される。縁部２４は、１つの凹部２３を挟んで一対形成される。
【００３２】
凹部２３は、Ｚ軸方向に切断した断面において、２つの縁部２４間を接続する直線Ｌｅを引いた場合、その直線Ｌｅからセラミック素体１１の内方に陥凹する部分である。凹部２３内には、直線Ｌｅから突出しないような小さな段差や凹凸が形成されていてもよい。
【００３３】
上述のように、主面１１ｃ上には下地膜２１の主面被覆部２６ｃが形成され、側面１１ｂ上には下地膜２１の側面被覆部２６ｂが形成される。凹部２３上には、下地膜２１の凹部被覆部２７が形成される。凹部被覆部２７は、縁部２４において、主面被覆部２６ｃ及び側面被覆部２６ｂの少なくとも一方と離間している。本実施形態では、凹部被覆部２７は、主面被覆部２６ｃ及び側面被覆部２６ｂの双方と離間している。
【００３４】
メッキ膜２２は、本実施形態において、複数の層構造を有する。メッキ膜２２は、下地膜２１上に形成された中間膜２８と、中間膜２８上に形成された表層膜２９と、を有する。中間膜２８及び表層膜２９は、下地膜２１の端面被覆部２５、主面被覆部２６ｃ、側面被覆部２６ｂ及び凹部被覆部２７の全体を連続的に覆っている。中間膜２８と表層膜２９を構成する金属材料は同一でもよいし異なっていてもよい。当該金属材料は、例えば、銅、ニッケル、錫又はこれらの合金から選択されてもよい。
【００３５】
下地膜２１が相互に離間する主面被覆部２６ｃ、側面被覆部２６ｂ及び凹部被覆部２７を有することで、温度変化によって生じるセラミック素体１１のクラック等の欠陥を防止することができる。
【００３６】
下地膜２１を構成する電極材料と、セラミック素体１１を構成するセラミック材料とは、線膨張係数が異なる。これにより、下地膜２１の焼き付け後や実装後の発熱後の冷却時に、下地膜２１がセラミック素体１１よりも大きく収縮し、下地膜２１に引張応力が生じる。一方で、セラミック素体１１には、当該引張応力に起因した圧縮応力が生じる。
【００３７】
下地膜２１の主面被覆部２６ｃには、例えばＹ軸方向内方に向かう引張応力が生じる。下地膜２１の側面被覆部２６ｂには、例えばＺ軸方向内方に向かう引張応力が生じる。これにより、稜部１１ｅ付近の下地膜２１には、異なる方向に向かう引張応力が生じることとなる。
【００３８】
本実施形態では、主面被覆部２６ｃと側面被覆部２６ｂとが離間している。これにより、上記引張応力が生じた場合にも、下地膜２１に応力が蓄積されることがない。したがって、セラミック素体１１に大きな圧縮応力が生じてセラミック素体１１にクラック等の欠陥が生じることを防止できる。
【００３９】
さらに、本実施形態では、凹部２３上に凹部被覆部２７が形成される。凹部被覆部２７により、下地膜２１の電極材料が凹部２３内に留まり、下地膜２１間の離間幅を最小限に抑えることができる。
【００４０】
図６は、比較例に係る積層セラミックコンデンサ１０Ａの構成を示す断面図であり、図５と同様の部分を示す拡大図である。
積層セラミックコンデンサ１０Ａは、保護部１７Ａに凹部が設けられておらず、セラミック素体１１Ａの側面１１Ａｂと主面１１Ａｃとが稜部１１Ａｅにおいて接続されている。稜部１１Ａｅは、セラミック素体１１Ａの外方に凸な曲面で構成される。
【００４１】
このセラミック素体１１Ａの下地膜２１Ａを稜部１１Ａｅにおいて離間させようとした場合、相互に隣接する、主面被覆部２６Ａｃと側面被覆部２６Ａｂとが離間する構成となる。稜部１１Ａｅは、直角に近い角度で急峻に湾曲しているため、これらの離間幅の制御は難しい。その結果、主面被覆部２６Ａｃ及び側面被覆部２６Ａｂの離間幅が大きくなり、稜部１１Ａｅがこれらの間から突出した状態になりやすい。
【００４２】
この下地膜２１Ａ上にメッキ膜２２Ａを形成した場合、メッキ膜２２Ａが稜部１１Ａｅを覆えず、稜部１１Ａｅ上で非連続な状態となる。このため、セラミック素体１１Ａの稜部１１Ａｅと外部電極１４Ａとの間に隙間が形成される。この隙間から大気中の水分が侵入すると、積層セラミックコンデンサ１０Ａが絶縁不良を発生し、信頼性を確保することが難しくなる。
【００４３】
一方、図５に示す本実施形態では、凹部２３内に留まった電極材料により凹部被覆部２７が形成される。これにより、下地膜２１における主面被覆部２６ｃ又は側面被覆部２６ｂと凹部被覆部２７との離間幅を規制し、メッキ膜２２が下地膜２１全体を連続的に被覆することができる。これにより、外部電極１４とセラミック素体１１との間の隙間の発生を防止し、絶縁不良を防止することができる。したがって、積層セラミックコンデンサ１０の信頼性を高めることができる。
【００４４】
また、比較例に係るセラミック素体１１Ａでは、稜部１１Ａｅを外部電極１４Ａで確実に覆うようにする手法として、バレル研磨等で稜部１１Ａｅの角を丸める手法が挙げられる。しかしながら、後述するようにセラミックシートを貼り付けることでサイドマージン部を形成する場合、バレル研磨を行うことによってセラミックシートが剥がれることがあり、サイドマージン部に欠陥が生じやすい。
【００４５】
本実施形態では、以下の製造方法で説明するように、バレル研磨を行わなくても稜部１１ｅの形状を適正化することができ、サイドマージン部１９の剥がれ等の欠陥を防止することができる。これにより、さらに積層セラミックコンデンサ１０の信頼性を高めることができる。
【００４６】
［積層セラミックコンデンサ１０の製造方法］
図７は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図８〜１４は積層セラミックコンデンサ１０の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図７に沿って、図８〜１４を適宜参照しながら説明する。
【００４７】
（ステップＳ０１：セラミック積層チップＣの作製）
ステップＳ０１では、容量形成部１６形成用のセラミックシート１０１及びセラミックシート１０２と、カバー部１８形成用のセラミックシート１０３と、を積層し、切断することで、未焼成のセラミック積層チップ（積層チップ）Ｃを作製する。
【００４８】
図８に示すセラミックシート１０１，１０２，１０３は、誘電体セラミックスからなるセラミック材料と、有機バインダと、その他の添加剤と、を含む未焼成の誘電体グリーンシートとして構成される。セラミックシート１０１には、第１内部電極１２に対応する未焼成の第１内部電極１１２が形成される。セラミックシート１０２には、第２内部電極１３に対応する未焼成の第２内部電極１１３が形成される。セラミックシート１０３には、内部電極が形成されていない。
【００４９】
各内部電極１１２，１１３は、Ｘ軸方向に平行な切断線Ｌｘを横切り、かつＹ軸方向に平行な切断線Ｌｙに沿って延びる複数の帯状の電極パターンを有する。これらの内部電極１１２，１１３は、印刷法等により、導電性ペーストをセラミックシート１０１，１０２に塗布することで形成される。
【００５０】
セラミックシート１０１，１０２は、図８に示すように、Ｚ軸方向に交互に積層される。セラミックシート１０１，１０２の積層体は、容量形成部１６及びエンドマージン部２０に対応する。セラミックシート１０３は、セラミックシート１０１，１０２の積層体のＺ軸方向上下面に積層される。セラミックシート１０３の積層体は、カバー部１８に対応する。
なお、セラミックシート１０１，１０２，１０３の積層枚数等は、適宜調整可能である。
【００５１】
続いて、セラミックシート１０１，１０２，１０３の積層体をＺ軸方向から圧着し、切断線Ｌｘ，Ｌｙに沿って切断する。これにより、図９に示す積層チップＣが作製される。
【００５２】
積層チップＣは、未焼成の内部電極１１２，１１３が形成された未焼成の容量形成部１１６と、未焼成のカバー部１１８と、未焼成のエンドマージン部１２０と、を有する。積層チップＣには、切断線Ｌｘに対応する切断面である側面Ｃｂと、切断線Ｌｙに対応する切断面である端面Ｃａと、が形成される。側面Ｃｂからは、未焼成の内部電極１１２，１１３の端部が露出している。
【００５３】
（ステップ０２：サイドマージン部１１９形成）
ステップＳ０２では、積層チップＣの側面Ｃｂにサイドマージン部１１９を形成する。以下、形成方法の一例を示す。
【００５４】
まず、図１０に示すように、平板状の弾性部材Ｅの上にセラミックシートの積層体である積層シートＳを配置し、テープＴで一方の側面Ｃｂを保持した積層チップＣの他方の側面Ｃｂを積層シートＳに対向させる。
【００５５】
積層シートＳは、本実施形態において、サイドマージン形成用の第１セラミックシート１０４、第２セラミックシート１０５及び第３セラミックシート１０６の積層構造を有する。各セラミックシート１０４，１０５，１０６は、セラミックシート１０１，１０２，１０３と同様に、セラミック材料と、有機バインダと、その他の添加剤と、を含む。
【００５６】
第２セラミックシート１０５は、第１セラミックシート１０４よりも大きな熱収縮率を有する。さらに、第３セラミックシート１０６は、第２セラミックシート１０５よりも大きな熱収縮率を有する。熱収縮率は、有機バインダや添加剤の量を調整することにより調整することができる。
【００５７】
次に、図１１に示すように、積層チップＣの側面Ｃｂで積層シートＳを打ち抜くことで、側面Ｃｂに積層シートＳを貼り付ける。具体的には、積層チップＣを積層シートＳに対してＹ軸方向に向かって強く押圧する。これにより、積層チップＣが、積層シートＳとともに弾性部材Ｅに局所的に深く沈み込む。このとき、側面Ｃｂの外縁に沿って積層シートＳにせん断力が作用し、このせん断力が積層シートＳのせん断強さ以上になると、積層シートＳが打ち抜かれる。
【００５８】
そして、図１２に示すように、積層チップＣとともに沈み込んだ積層シートＳの一部が切り離される。これにより、側面Ｃｂ上に積層された第１サイドマージン部１１９ａと、第１サイドマージン部１１９ａ上に積層された第２サイドマージン部１１９ｂと、が形成される。さらに、本実施形態では、第２サイドマージン部１１９ｂ上に積層された第３サイドマージン部１１９ｃが形成される。これにより、積層チップＣの側面Ｃｂに、第１サイドマージン部１１９ａ、第２サイドマージン部１１９ｂ及び第３サイドマージン部１１９ｃを含む未焼成のサイドマージン部１１９が形成される。
【００５９】
そして、他方の側面Ｃｂについても、同様にサイドマージン部１１９が形成される。これにより、図１３に示す未焼成のセラミック素体１１１が作製される。この段階では、主面１１１ｃ及び側面１１１ｂの間の稜部１１１ｅに、凹部２３は形成されていない。
【００６０】
（ステップＳ０３：焼成）
ステップＳ０３では、ステップＳ０２で得られたセラミック素体１１１を焼成することにより、図１４及び図１〜３に示す積層セラミックコンデンサ１０のセラミック素体１１を作製する。ステップＳ０４における焼成温度は、セラミック素体１１１の焼結温度に基づいて決定することができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
【００６１】
焼成により、各サイドマージン部１１９ａ．１１９ｂ．１１９ｃがそれぞれ異なる割合で熱収縮する。具体的に、第２サイドマージン部１１９ｂは、第１サイドマージン部１１９ａよりも大きな収縮量で収縮する。第３サイドマージン部１１９ｃは、第２サイドマージン部１１９ｂよりも大きな収縮量で収縮する。
【００６２】
その結果、図１４に示すように、セラミック素体１１の稜部１１ｅには、緩やかな段差又は傾斜が形成される。各サイドマージン部１１９ａ，１１９ｂ，１１９ｃの外縁は、この順にＺ軸方向内方へ収縮し、凹部２３を形成する。積層チップＣの側面Ｃｂの外縁は、主面１１ｃ側の縁部２４を形成する。第３サイドマージン部１１９ｃの外縁は、側面１１ｂ側の縁部２４を形成する。
【００６３】
なお、図１４では、サイドマージン部１９における各サイドマージン部１１９ａ，１１９ｂ，１１９ｃに対応する領域を一点鎖線で示しているが、焼成後は境界がほぼ視認できなくなる。
【００６４】
（ステップＳ０４：下地膜形成）
ステップＳ０４では、端面１１ａ上に形成された端面被覆部２６ａと、側面１１ｂ上に形成された側面被覆部２６ｂと、主面１１ｃ上に形成された主面被覆部２６ｃと、凹部２３上に形成され側面被覆部２６ｂ及び主面被覆部２６ｃとそれぞれ離間する凹部被覆部２７と、を含む導電性の下地膜２１を形成する。
【００６５】
具体的に、まず、端面１１ａに未焼成の電極材料を塗布するとともに、端面１１ａに連接する側面１１ｂ、主面１１ｃ及び稜部１１ｅの一部にも未焼成の電極材料を塗布する。塗布方法は、例えばディップ法である。ディップ法では、セラミック素体１１の端面１１ａ側を、導電性ペースト等の電極材料を含むディップ槽に浸漬させる。これにより、端面１１ａとほぼ同時に、側面１１ｂ、主面１１ｃ及び凹部２３にも、未焼成の電極材料を塗布できる。
【００６６】
未焼成の電極材料は、焼き付け後の凹部被覆部２７と、側面被覆部２６ｂ及び主面被覆部２６ｃと、が相互に離間するように、薄く塗布される。但し、塗布した時点ではこれらが離間していなくてもよい。電極材料の塗布厚みは、浸漬時間や引き上げ速度、電極材料の粘度等により調整可能である。
【００６７】
なお、下地膜の形成方法はディップ法に限定されず、例えば印刷法やスパッタ法等、あるいはこれらを組み合わせた方法でもよい。
【００６８】
続いて、未焼成の電極材料を焼き付ける。焼き付けは、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。焼き付け時には、各面に形成された電極材料が熱により収縮する。電極材料の収縮率は、セラミック素体１１の収縮率よりも大きい。このため、各面に塗布された電極材料が、稜部１１ｅから離間する方向に向かって引張応力を生じる。これにより、凹部被覆部２７と、側面被覆部２６ｂ及び主面被覆部２６ｃと、が相互に離間して形成される。
【００６９】
（ステップＳ０５：メッキ膜形成）
ステップＳ０５では、端面被覆部２６ａ、側面被覆部２６ｂ、主面被覆部２６ｃ及び凹部被覆部２７を連続的に覆うメッキ膜２２を形成する。具体的に、下地膜２１が形成された積層セラミックコンデンサ１０を、中間膜２８及び表層膜２９のそれぞれに対応するメッキ液に浸漬させて電解メッキを行う。これにより、中間膜２８及び表層膜２９の複数層を有するメッキ膜２２が形成される。
【００７０】
以上により、図１〜３に示す積層セラミックコンデンサ１０が製造される。本実施形態では、積層チップＣにサイドマージン部１１９が後付けされることにより、内部電極１１２，１１３の端部の位置がＹ軸方向に０．５μｍの範囲内で相互に揃っている。これにより、セラミック素体１１内において容量形成部１６の占める体積の割合を高め、積層セラミックコンデンサ１０のサイズを大きくすることなく大容量化を図ることができる。
【００７１】
［他の実施形態］
以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００７２】
各サイドマージン部１９を形成するセラミックシートの枚数は３枚に限定されない。例えば、サイドマージン部１９を形成するセラミックシートを２枚以上４枚以下とすることで、所望の形状の凹部２３を形成できるとともに、貼り付け後のサイドマージン部１９の剥がれ等の不具合を防止できる。
【００７３】
例えば、以上の実施形態では異なるセラミックシートが積層された積層シートＳを貼り付けることで未焼成のサイドマージン部１１９を形成すると説明したが、複数のセラミックシートを一枚ずつ貼り付けても良い。
【００７４】
また、セラミックシートを貼り付ける方法もシートの打ち抜きに限定されず、所定のサイズに予め切断したセラミックシートを側面Ｃｂに貼り付けてもよい。
【００７５】
あるいは、サイドマージン部１９は、熱収縮率の異なるセラミック材料を、積層チップＣの側面Ｃｂに層状に塗布することで形成されてもよい。これによっても、熱収縮率の異なる複数のサイドマージン部の積層構造を形成することができる。
【００７６】
また、カバー部１８を熱収縮率の異なる複数のセラミックシートで形成することで、凹部を形成することもできる。この場合は、内部電極の周囲にサイドマージン部分が形成された複数のセラミックシートを積層し、そのＺ軸方向上下に熱収縮率が徐々に大きくなるような複数のセラミックシートを積層する。これにより、カバー部形成用のセラミックシートの外縁部に凹部を含む稜部が形成される。
【００７７】
さらに、セラミック材料の熱収縮によって凹部を形成する方法に限定されず、直方体形状に形成されたセラミック素体の稜部を研削することによって凹部を形成してもよい。
【００７８】
上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ１０について説明したが、本発明はセラミック層と内部電極とが積層された積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。
【符号の説明】
【００７９】
１０…積層セラミックコンデンサ
１１…セラミック素体
１１ａ…端面
１１ｂ…側面
１１ｃ…主面
１１ｅ…稜部
１２，１３…内部電極
１４…外部電極
２１…下地膜
２２…メッキ膜
２３…凹部
２４…縁部
２５…第１被覆部（端面被覆部）
２６ｂ，２６ｃ…第２被覆部（側面被覆部、主面被覆部）
２７…第３被覆部（凹部被覆部）
【図１】
2020102479.tif 000003
【図２】
2020102479.tif 000004
【図３】
2020102479.tif 000005
【図４】
2020102479.tif 000006
【図５】
2020102479.tif 000007
【図６】
2020102479.tif 000008
【図７】
2020102479.tif 000009
【図８】
2020102479.tif 000010
【図９】
2020102479.tif 000011
【図１０】
2020102479.tif 000012
【図１１】
2020102479.tif 000013
【図１２】
2020102479.tif 000014
【図１３】
2020102479.tif 000015
【図１４】
2020102479.tif 000016