(57)【要約】【課題】特性の劣化を抑制して高い変調帯域のレーザ発振を実現する半導体レーザを提供する。【解決手段】半導体レーザ１１は、第１電極３００の主面上に設けられた第１導電型の半導体積層構造体である第１積層構造体と、第２電極３０１の主面に接して設けられ、第２導電型の半導体積層構造体である第２積層構造体とを有する。また、半導体レーザ１１は、第１積層構造体と第２積層構造体とに挟まれた活性層と、第１積層構造体と第２積層構造体とに挟まれ、活性層の導波方向に隣接して延設された導波路とを有する。さらに、半導体レーザ１１は、第１電極または第２電極と導波路とを結ぶキャリアの経路上に配置され、隣接する前記第１積層構造体または第２積層構造体の導電型とは逆の導電型を有するキャリアブロック層２００を有する。【選択図】図１
2020038905.tif 000002
【特許請求の範囲】
【請求項１】
第１電極の主面上に設けられた第１導電型の半導体積層構造体である第１積層構造体と、
前記第１電極の上方に位置する第２電極の前記第１電極に対向する主面に接して設けられ、前記第１導電型と異なる第２導電型の半導体積層構造体である第２積層構造体と、
前記第１積層構造体と前記第２積層構造体とに挟まれた活性層と、
前記第１積層構造体と前記第２積層構造体とに挟まれ、前記活性層の導波方向に隣接して延設された導波路と、
前記第１電極または前記第２電極と前記導波路とを結ぶキャリアの経路上に配置され、隣接する前記第１積層構造体または前記第２積層構造体の導電型とは逆の導電型を有するキャリアブロック層と
を備える半導体レーザ。
【請求項２】
前記キャリアブロック層は、前記キャリアブロック層の少なくとも一部が、前記第１電極の主面に直交する方向から投影した場合に、前記導波路と重なる位置に配置される
請求項１に記載の半導体レーザ。
【請求項３】
前記第１電極の主面に直交する方向から投影した場合に、前記導波路と重ならない位置に配置され、前記導波路を迂回してキャリアを伝達するキャリアバイパス層をさらに有する
請求項１に記載の半導体レーザ。
【請求項４】
前記キャリアブロック層は、前記キャリアバイパス層と連接して配置されている
請求項３に記載の半導体レーザ。
【請求項５】
前記活性層に対応する前記第１積層構造体または前記第２積層構造体は回折格子を含み、
前記活性層は多重量子井戸構造を有する
請求項１に記載の半導体レーザ。
【請求項６】
前記導波路は、前記導波路の上面および側面を被覆する第２導電型のカバー層を有し、
前記キャリアブロック層は、
前記第１積層構造体と前記導波路との間に設けられ、前記カバー層に接触している
請求項１に記載の半導体レーザ。
【請求項７】
前記導波路は、前記導波路の上面および側面を被覆する第２導電型のカバー層を有し、
前記キャリアブロック層は、
前記第２積層構造体と前記カバー層との間に設けられ、かつ、前記第１積層構造体に接触している
請求項１に記載の半導体レーザ。
【請求項８】
前記導波路は、前記導波路の上面および側面を被覆する第２導電型のカバー層を有し、
前記キャリアブロック層は、
前記第１積層構造体と前記導波路との間に設けられた第１キャリアブロック層と、
前記第２積層構造体と前記カバー層との間に設けられた第２キャリアブロック層とを有し、前記第１キャリアブロック層と前記第２キャリアブロック層とは接触している
請求項１に記載の半導体レーザ。
【請求項９】
第１導電型半導体基板上の第１領域内に回折格子を形成する工程と、
前記第１導電型半導体基板上の、前記第１領域と、当該第１領域に重ならない第２領域と、を跨いで多重量子井戸層を積層する工程と、
前記多重量子井戸層の上方に第２導電型クラッド層を形成する工程と
を備え、
前記多重量子井戸層の下方且つ前記第２領域の上方に第２導電型半導体である第１キャリアブロック層を形成する第１キャリアブロック層形成工程、または、前記多重量子井戸層の上方且つ前記第２導電型クラッド層の下方に第１導電型半導体層である第２キャリアブロック層を形成する第２キャリアブロック層形成工程の少なくともいずれか一方のキャリアブロック層形成工程をさらに有する
半導体レーザの製造方法。
【請求項１０】
前記キャリアブロック層形成工程は、前記第１キャリアブロック層形成工程であり、
前記多重量子井戸層を積層する工程は、フォトリソグラフィ法により形成された開口部にメサ形状を積層する工程であり、
前記メサ形状を覆うとともに、前記第１キャリアブロック層に接触する第２導電型カバー層を形成する工程をさらに備える
請求項９に記載の半導体レーザの製造方法。
【請求項１１】
前記多重量子井戸層を積層する工程は、フォトリソグラフィ法により形成された開口部にメサ形状を積層する工程であり、
前記キャリアブロック層形成工程は、前記第２キャリアブロック層が前記メサ形状の上面および側面を覆うように形成される工程である
請求項９に記載の半導体レーザの製造方法。
【請求項１２】
前記キャリアブロック層形成工程は、前記第１キャリアブロック層形成工程および前記第２キャリアブロック層形成工程をいずれも有し、
前記第１キャリアブロック層形成工程および前記第２キャリアブロック層形成工程は、前記第１キャリアブロック層と前記第２キャリアブロック層とを互いに接触させる
請求項９に記載の半導体レーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体レーザおよび半導体レーザの製造方法に関する。
【背景技術】
【０００２】
高速光通信を実現するために、分布帰還型半導体レーザまたはＤＦＢ（Distributed Feedback）レーザと称されるレーザが用いられている。そして、より高速化を目的として変調帯域の向上を図るために、アクティブ領域である活性層にパッシブ領域である導波路を隣接させたＤＦＢレーザが開発されている。このような構造において更なる高速化を実現するために、パッシブ領域において変調帯域を向上させるための工夫が求められている。
【０００３】
例えば、特許文献１に記載の半導体レーザは、レーザ共振器端面近傍において上クラッド層と下クラッド層との間で、サイリスタ型のｐｎ接合を形成しており、レーザダイオードの動作バイアス時に、逆バイアスとなるふたつのｐｎ接合によって活性層の相互拡散領域が挟まれている。また、特許文献２に記載のレーザダイオードは、共振端面の近傍において、クラッド層の上面からＺｎをドープして共振端面の近傍の活性層を無秩序化した窓構造の半導体レーザダイオードであって、共振端面の近傍のクラッド層に、Ｓｉをドープした領域を形成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−０２６８６６号公報
【特許文献２】特開平１０−３２１９４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載の半導体レーザの共振器長さを短くして変調帯域を向上させると、コンタクト面積が縮小されることにより電気抵抗が増加するとともに熱抵抗が増加するため、半導体レーザの温度が上昇する。その結果、かかる半導体レーザによって所望の出力特性を得ることはできない。また、特許文献２に記載の技術をパッシブ領域に付加した場合、パッシブ領域の導波路に電流が流れることにより光増幅が生じるため、アクティブ領域における所望のレーザ発振とパッシブ領域における意図しないレーザ発振とが重畳的になりモード不安定な状態に陥るおそれがある。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、半導体レーザは、第１電極の主面上に設けられた第１導電型の半導体積層構造体である第１積層構造体と、第１電極の上方に位置する第２電極の第１電極に対向する主面に接して設けられ、第１導電型と異なる第２導電型の半導体積層構造体である第２積層構造体とを有する。また、半導体レーザは、第１積層構造体と第２積層構造体とに挟まれた活性層と、第１積層構造体と第２積層構造体とに挟まれ、活性層の導波方向に隣接して延設された導波路とを有する。さらに、半導体レーザは、第１電極または第２電極と導波路とを結ぶキャリアの経路上に配置され、隣接する前記第１積層構造体または第２積層構造体の導電型とは逆の導電型を有するキャリアブロック層を有する。
【０００８】
一実施の形態によれば、半導体レーザの製造方法は、第１導電型半導体基板上の第１領域内に回折格子を形成する工程と、第１導電型半導体基板上方の、第１領域と、当該第１領域に重ならない第２領域と、を跨いで多重量子井戸層を積層する工程と、を有する。また、半導体レーザの製造方法は、多重量子井戸層の上方に第２導電型クラッド層を形成する工程を有する。そして、多重量子井戸層の下方且つ第２領域の上方に第２導電型半導体である第１ブロック層を形成する第１ブロック層形成工程、または、多重量子井戸層の上方且つ第２導電型クラッド層の下方に第１導電型半導体層である第２ブロック層を形成する第２ブロック層形成工程の少なくともいずれか一方のブロック層形成工程をさらに有する。
【発明の効果】
【０００９】
前記一実施の形態によれば、特性の劣化を抑制して高い変調帯域のレーザ発振を実現する半導体レーザを提供できる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１にかかる半導体レーザの構造を示す斜視図である。
【図２】実施の形態１にかかる半導体レーザのメサ部および下部の構造を示す斜視図である。
【図３】実施の形態１にかかる半導体レーザのパッシブ領域におけるキャリアの経路を示す断面図である。
【図４】実施の形態１にかかる半導体レーザのバンド構造を示す模式図である。
【図５】実施の形態２にかかる半導体レーザの構造を示す斜視図である。
【図６】実施の形態２にかかる半導体レーザのメサ部および下部の構造を示す斜視図である。
【図７】実施の形態２にかかる半導体レーザのパッシブ領域におけるキャリアの経路を示す断面図である。
【図８】実施の形態２にかかる半導体レーザのバンド構造を示す模式図である。
【図９】実施の形態３にかかる半導体レーザの構造を示す斜視図である。
【図１０】実施の形態３にかかる半導体レーザのメサ部および下部の構造を示す斜視図である。
【図１１】実施の形態３にかかる半導体レーザのパッシブ領域におけるキャリアの経路を示す断面図である。
【図１２】実施の形態３にかかる半導体レーザのバンド構造を示す模式図である。
【図１３】実施の形態４にかかる半導体レーザの構造を示す斜視図である。
【図１４】実施の形態４にかかる半導体レーザの導波路および下部の構造を示す斜視図である。
【図１５】実施の形態４にかかる半導体レーザのパッシブ領域におけるキャリアの経路を示す断面図である。
【図１６】実施の形態５にかかる半導体レーザの構造を示す斜視図である。
【図１７】実施の形態５にかかる半導体レーザの導波路および下部の構造を示す斜視図である。
【図１８】実施の形態５にかかる半導体レーザのパッシブ領域におけるキャリアの経路を示す断面図である。
【図１９】実施の形態１にかかる半導体基板にキャリアブロック層を形成するまでの製造工程を示す斜視図である。
【図２０】実施の形態１にかかる半導体基板に選択成長マスクを形成した状態を示す斜視図である。
【図２１】実施の形態１にかかる半導体基板にメサ部を形成した状態を示す斜視図である。
【図２２】実施の形態１にかかる半導体基板のメサ部上にマスク層および電流ブロック層を形成した状態を示す斜視図である。
【図２３】実施の形態１にかかる半導体基板にｐ型コンタクト層を形成した状態を示す斜視図である。
【図２４】実施の形態２にかかる半導体基板にｐ型カバー層を形成した状態を示す斜視図である。
【図２５】実施の形態２にかかる半導体基板に選択成長マスクを形成した状態を示す斜視図である。
【図２６】実施の形態２にかかる半導体基板にキャリアブロック層２０６を形成した状態を示す斜視図である。
【図２７】実施の形態２にかかる半導体基板にマスク層および電流ブロック層を形成した状態を示す斜視図である。
【図２８】実施の形態３にかかる半導体基板においてｐ型カバー層の上に成長選択マスクを形成した状態を示す斜視図である。
【図２９】実施の形態３にかかる半導体基板にキャリアブロック層を形成した状態を示す斜視図である。
【図３０】実施の形態３にかかる半導体基板にマスク層および電流ブロック層を形成した状態を示す斜視図である。
【発明を実施するための形態】
【００１１】
説明の明確化のため、以下の記載および図面は、適宜、省略、および簡略化がなされている。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１２】
まず、本実施の形態にかかる半導体レーザの構造の概要について説明する。実施の形態にかかる半導体レーザは、アクティブ領域とパッシブ領域とを有しており、これらは導波方向に隣接して形成されている。アクティブ領域において、半導体レーザは、電極から印加された電流により後述の活性層でレーザ発振が行われることにより所望のレーザ光を生成する。アクティブ領域で生成されたレーザ光は、パッシブ領域に出射される。アクティブ領域から出射されたレーザ光は、パッシブ領域において、活性層の導波方向に隣接して延設された導波路に伝達される。そして伝達されたレーザ光は、端面から外部へ出力される。
【００１３】
＜実施の形態１＞
以下、図を参照しながら実施の形態１にかかる半導体レーザ１１の構造について説明する。図１は、実施の形態１にかかる半導体レーザの構造を示す斜視図である。図２は、実施の形態１にかかる半導体レーザのメサ部および下部の構造を示す斜視図である。
【００１４】
なお、構成要素の位置関係を説明するための便宜的なものとして、図１は、右手系の直交座標系が付されている。また、図２以降において、直交座標系が付されている場合、図１のＸ軸、Ｙ軸、およびＺ軸方向と、これらの直交座標系のＸ軸、Ｙ軸、およびＺ軸方向はそれぞれ一致している。
【００１５】
まず、半導体レーザ１１のアクティブ領域９０の構造について説明する。アクティブ領域９０において、半導体レーザ１１は、ｎ側電極３００の主面上に、ｎ型基板１００と、ｎ型基板１００の表面に構成された回折格子１０１と、ｎ型ガイド層１０２と、ｎ型バッファ層１０３とを有する。図に示す通り、これらは、下から順に配置されている。
【００１６】
ｎ型バッファ層１０３上面のＸ軸方向の略中央部には、Ｙ方向に延在するメサ部１０４が設けられている。メサ部１０４は、ｎ型光ガイド層２０１、ＭＱＷ（Multi Quantum Wells）層２０２、ｐ型光ガイド層２０３およびｐ型電子オーバーフロー防止層２０４が下から順に積層された積層体と、この積層体の上面および側面を覆うｐ型カバー層（保護層）２０５と、を有する。
【００１７】
さらに、ｎ型バッファ層１０３の上面には、メサ部の両側を埋め込むように、電流ブロック層１０７、１０８が設けられている。加えて、メサ部１０４および電流ブロック層１０８の上面には、ｐ型クラッド層１０９およびｐ型コンタクト層１１０が下から順に配置されている。また、ｐ型コンタクト層１１０の上面にはｐ側電極３０１が配置されている。
【００１８】
ＭＱＷ層２０２を含むメサ部は、下層に配置されたｎ型積層構造体と上層に配置されたｐ型積層構造体に挟まれた構造を有している。なお、本実施の形態にかかるｎ型およびｐ型の積層構造体は、ＩＩＩ−Ｖ族化合物半導体層であることが好ましい。
【００１９】
ここで、各層を構成する材料について説明する。ｎ型基板１００は、例えば、ｎ型ＩｎＰ層よりなる。また、ｎ型基板１００は、ｎ型クラッド層としても機能する。回折格子１０１は、ｎ型基板１００の表面部の凹凸よりなる。ｎ型ガイド層１０２は、回折格子１０１を構成するｎ型基板１００の表面部の凹部を埋めるように設けられている。このｎ型ガイド層１０２は、例えば、ｎ型ＩｎＧａＡｓＰ層よりなる。ｎ型バッファ層１０３は、例えば、ｎ型ＩｎＰ層よりなる。ｎ型光ガイド層２０１は、例えば、ｎ型ＡｌＧａＩｎＡｓ層よりなる。ＭＱＷ層２０２は、例えば、複数のノンドープのＡｌＧａＩｎＡｓ層よりなる。具体的には、ＩＩＩ族の元素の組成が異なるＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層を、交互に積層した多重量子井戸構造体よりなる。ＡｌＧａＩｎＡｓ井戸層のバンドギャップは、ＡｌＧａＩｎＡｓ障壁層のバンドキャップより小さい。ｐ型光ガイド層２０３は、例えば、ｐ型ＡｌＧａＩｎＡｓ層よりなる。ｐ型カバー層２０５は、例えば、ｐ型ＩｎＰ層よりなる。電流ブロック層１０７は、例えば、ＦｅドープＩｎＰ層よりなる。電流ブロック層１０８は、例えば、ｎ型ＩｎＰ層よりなる。ｐ型クラッド層１０９は、例えば、ｐ型ＩｎＰ層よりなる。ｐ型カバー層２０５と、ｐ型クラッド層１０９とは、ｐ型クラッド層を構成する。ｐ型コンタクト層１１０は、例えば、ｐ型ＩｎＧａＡｓ層よりなる。ｐ側電極３０１は、例えば、チタン（Ｔｉ）膜と、その上の白金（Ｐｔ）膜と、その上の金（Ａｕ）膜との積層膜、ｎ側電極３００は、例えば、金とゲルマニウムの合金（ＡｕＧｅ）膜と、その上の金とニッケルの合金（ＡｕＮｉ）膜との積層膜よりなる。
【００２０】
以上に説明した実施の形態１にかかる半導体レーザ１１は、ＤＦＢレーザである。すなわち、以上に説明した構成により、アクティブ領域９０では、ｎ側電極３００およびｐ側電極３０１にそれぞれ電流が注入されると、下層のｎ型積層構造体に存在する電子が上層側へ移動するとともに、上層のｐ型積層構造体に存在する正孔が下層側へ移動する。そして、これらのキャリアはＭＱＷ層２０２において再結合され、誘導放射によりレーザ光が生成される。本実施の形態のアクティブ領域９０における半導体レーザ１１の構造は、分布帰還型レーザであり、ＭＱＷ層２０２において、単一周波数で発振する構成となっている。なお、アクティブ領域９０におけるＭＱＷ層２０２は、活性層とも称される。
【００２１】
次に、パッシブ領域９１の構造について、上述のアクティブ領域９０の構造と異なる点について説明する。半導体レーザ１１において、アクティブ領域９０とパッシブ領域９１とは導波方向（Ｙ軸方向）に隣接して形成されている。パッシブ領域９１において、ｎ型基板１００の上面にはｎ型バッファ層１０３が配置されている。なお、パッシブ領域９１において、ｎ型基板１００の上面には、アクティブ領域９０のような回折格子１０１を有していない。
【００２２】
ｎ型バッファ層１０３上面のＸ軸方向の略中央部には、Ｙ軸方向に延在するメサ部１０５ａが設けられている。パッシブ領域９１のメサ部は、アクティブ領域９０のメサ部１０４から出射されるレーザ光を導波して外部に出力できるように、導波方向（Ｙ軸方向）に隣接して延設されている。
【００２３】
ここで、パッシブ領域９１において、ｎ型バッファ層１０３の上面の、Ｘ軸方向の略中央部には、Ｙ軸方向に延在するキャリアブロック層２００が配置されている。そして、キャリアブロック層２００の上面にアクティブ領域９０のメサ部１０４と同じ構造が配置されている。すなわち、パッシブ領域９１のメサ部１０５ａは、バッファ層１０３と接する最下層にキャリアブロック層２００を有している。キャリアブロック層２００のＸ軸方向の端部は、ｐ型カバー層２０５に接触している。キャリアブロック層２００は、例えば、ｐ型ＩｎＰ層よりなる。
【００２４】
このような構成により、パッシブ領域９１のメサ部１０５ａに含まれるＭＱＷ層２０２は、アクティブ領域９０の活性層であるＭＱＷ層２０２から出射されたレーザ光を、Ｙ軸方向に導波する。そのため、パッシブ領域９１におけるＭＱＷ層２０２は、導波路とも称される。
【００２５】
また、パッシブ領域９１において、ｐ型コンタクト層１１０の上面且つｐ側電極３０１の下面には、絶縁層３０２が配置されている。絶縁層３０２は、例えば、酸化シリコン膜よりなる。
【００２６】
次に、図３および図４を参照しながらパッシブ領域９１におけるキャリアの流れについて説明する。図３は、実施の形態１にかかる半導体レーザのパッシブ領域におけるキャリアの経路を示す断面図である。ｎ側電極３００およびｐ側電極３０１にそれぞれ電流が注入されると、下層のｎ型積層構造体に存在する電子が上層側へ移動するとともに、上層のｐ型積層構造体に存在する正孔が下層側へ移動する。パッシブ領域９１のｐ側電極３０１の下面には絶縁層３０２が存在しているため、パッシブ領域９１のｐ側電極３０１から電流は流れない。しかし、パッシブ領域９１に隣接するアクティブ領域９０のｐ側電極３０１からパッシブ領域９１にも、電流は流れ込む。
【００２７】
下層のｎ型積層構造体に存在する電子は、上層のｐ型積層構造体から流れてくる正孔と、最短経路で再結合するように流れる。すなわち、メサ部１０５ａの両側は電流ブロック層１０７、１０８が配置されているため、上層のｐ型積層構造体から流れてくる正孔は、メサ部１０５ａの上面から下方へ流れ込むとともに、下層のｎ型積層構造体から流れてくる電子は、メサ部１０５ａの下面から上方へと流れ込む。ここで、キャリアブロック層２００が存在しないアクティブ領域９０においては、電子は、図の中央部すなわちメサ部１０５ａの中央部を上昇することになる。しかし、図に示す通り、パッシブ領域９１において、キャリアブロック層２００は、ｎ側電極３００と導波路とを結ぶキャリアの経路上（電流の経路上）に配置されている。そのため、パッシブ領域９１において、キャリアは、図の中央部すなわちメサ部１０５ａの中央部を流れることができない。
【００２８】
ここで、図４を参照しながら、メサ部１０５ａの中央部におけるバンド構造について説明する。図４は、実施の形態１にかかる半導体レーザのバンド構造を示す模式図である。メサ部１０５ａの中央部は、ｎ側電極３００と導波路とを結ぶキャリアの経路およびｐ側電極３０１と導波路とを結ぶキャリアの経路を含んでいる。図の右側が半導体レーザ１１の下層に相当し、図の左側が半導体レーザ１１の上層に相当する。Ｅｃは伝導体の底を示し、Ｅｖは価電子帯の頂上を示し、Ｅｆはフェルミ準位を示している。
【００２９】
図に示すように、半導体レーザ１１の上層側（図の左側）からは正孔が導波路へ流れ込んでいる。これは、ｐ側電極３０１からｐ型コンタクト層１１０、ｐ型クラッド層１０９、そしてメサ部１０５ａの各層がｐ型の半導体により構成されているためである。
【００３０】
一方、下層側（図の右側）からの電子の流れは正孔の場合と異なっている。上述の通りキャリアブロック層２００はｐ型であり、キャリアブロック層２００の下層に隣接して配置されたバッファ層１０３および上層に隣接して配置されたｎ型光ガイド層２０１は、キャリアブロック層とは逆の導電型のｎ型である。そのため、ｎ型バッファ層１０３とｐ型ＩｎＰ層であるキャリアブロック層２００との界面には、ビルトインポテンシャル（内蔵電位）が生じる。そのため、電子の流れはキャリアブロック層２００によって妨げられ、電子は導波路へ流れ込むことができない。このように、本実施の形態にかかる半導体レーザ１１において、ｎ側電極から導波路への電子の流れは、キャリアブロック層２００によって抑制される。
【００３１】
図３に戻り説明を続ける。キャリアブロック層２００は、Ｘ軸方向の端部においてｐ型カバー層２０５と接触している。そのため、キャリアブロック層２００のＸ軸方向の端部にはｐ型積層構造体から正孔が流れ込む。ｎ型バッファ層１０３とキャリアブロック層２００との間は、半導体の接合パタンが順方向バイアスであるため、キャリアブロック層２００のＸ軸方向の端部において、でキャリアの再結合が起きやすい状態となる。このように、パッシブ領域９１において、電流は導波路を迂回して、導波路の側面に配置されたｐ型カバー層をバイパスしてキャリアブロック層２００の端部を流れる。
【００３２】
なお、ｎ側電極の主面に直交する方向（Ｙ軸方向）から投影した場合に、導波路と重ならない位置に配置されているカバー層は、導波路を迂回してキャリアを伝達するキャリアバイパス層であるということもできる。また、キャリアバイパス層であるｐ型カバー層２０５は、キャリアブロック層２００と連接している。これにより、パッシブ領域９１において、電流は導波路を迂回して流れる。
【００３３】
上述の通り、パッシブ領域９１において、導波路は、アクティブ領域９０のＭＱＷ層２０２が出射したレーザ光を伝達して外部へ出力する。また、パッシブ領域９１において、ｎ側電極３００とｐ側電極３０１との間を流れる電流は、導波路に流れ込まず、キャリアバイパス層とキャリアブロック層を流れる。
【００３４】
ところで、実施の形態１に示した半導体レーザ１１はＤＦＢレーザであるから、アクティブ領域９０の導波方向（Ｙ軸方向）を短く形成することにより、発振するレーザ光の変調帯域を上げることができる。また、半導体レーザ１１は、パッシブ領域９１に電流を流すことにより、電流抵抗の低下および熱抵抗低下を図ることができる。さらに、半導体レーザ１１は、パッシブ領域９１において電流を導波路に流さず、キャリアバイパス層に流す構成となっている。これにより、導波路に電流が流れ込んだ場合に生じるモード安定性の低下を抑制することができる。そのため、実施の形態１によれば、特性の劣化を抑制して高い変調帯域のレーザ発振を実現する半導体レーザを提供できる。
【００３５】
以上、実施の形態１について説明したが、上述のキャリアブロック層２００は、電極の主面に直交する方向（Ｙ軸方向）から投影した場合に、キャリアブロック層２００の少なくとも一部がＭＱＷ層２０２と重なる位置に配置されていればよい。ただし、キャリアブロック層２００は、ｎ側電極３００と導波路とを結ぶ経路の内、広い部分に介在するのが好ましい。また、キャリアブロック層２００は、パッシブ領域９１内において、より電流が流れるアクティブ領域９０に近い側に配置されているのが好ましい。
【００３６】
また、上述した構成の内、キャリアブロック層２００とｐ型カバー層２０５とは、接触している必要はなく、実質的にキャリアバイパス層にキャリアが流れる構成になっていればよい。
【００３７】
＜実施の形態２＞
次に、図５〜図８を参照して、実施の形態２について説明する。実施の形態２にかかる半導体レーザ１２は、キャリアブロック層の構成が実施の形態１にかかる半導体レーザ１１と異なる。図５は、実施の形態２にかかる半導体レーザの構造を示す斜視図である。図６は、実施の形態２にかかる半導体レーザのメサ部および下部の構造を示す斜視図である。
【００３８】
半導体レーザ１２は、アクティブ領域９０とパッシブ領域９２とを有しており、これらは導波方向（図のＹ軸方向）に隣接して形成されている。アクティブ領域９０の構成は実施の形態１にかかる半導体レーザ１１と同様である。
【００３９】
以下に、パッシブ領域９２の構造について、上述の実施の形態１にかかるパッシブ領域９１の構造と異なる点について説明する。図に示す通り、ｎ型バッファ層１０３上面のＸ軸方向の略中央部には、Ｙ軸方向に延在するメサ部１０５ｂが設けられている。ここで、パッシブ領域９２のメサ部１０５ｂは、実施の形態１の場合と異なり、最下部にキャリアブロック層２００を有していない。すなわち、ｎ型バッファ層１０３の上面の、Ｘ軸方向の略中央部には、アクティブ領域９０のメサ部１０４と同じ構造のメサ部が配置されている。つまり、メサ部１０５ｂは、ｎ型光ガイド層２０１、ＭＱＷ層２０２、ｐ型光ガイド層２０３およびｐ型電子オーバーフロー防止層２０４が下から順に積層された積層体と、この積層体の上面および側面を覆うｐ型カバー層（保護層）２０５と、を有する。
【００４０】
また、メサ部１０５ｂは、ｐ型カバー層２０５の上面および側面を覆うキャリアブロック層２０６をさらに有している。キャリアブロック層２０６は、ｐ型カバー層２０５を覆うように設けられており、且つ、端部においてｎ型バッファ層１０３に接している。キャリアブロック層２０６は、例えば、ｎ型ＩｎＰ層よりなる。
【００４１】
パッシブ領域９２は、実施の形態１にかかるパッシブ領域９１と同様に、メサ部１０５ｂの両側を埋め込むように電流ブロック層１０７、１０８が設けられている。同様に、メサ部１０５ｂおよび電流ブロック層１０８の上面には、ｐ型クラッド層１０９、ｐ型コンタクト層１１０、絶縁層３０２およびｐ側電極３０１が配置されている。
【００４２】
次に、図７および図８を参照しながら半導体レーザ１２のパッシブ領域９２におけるキャリアの流れについて説明する。図７は、実施の形態２にかかる半導体レーザのパッシブ領域におけるキャリアの経路を示す断面図である。実施の形態１と同様に、ｎ側電極３００およびｐ側電極３０１にそれぞれ電流が注入されると、電流は、アクティブ領域９０のｐ側電極３０１からパッシブ領域９２にも流れ込む。
【００４３】
下層のｎ型積層構造体に存在する電子は、上層のｐ型積層構造体から流れてくる正孔と、最短経路で再結合するように流れる。すなわち、上層のｐ型積層構造体から流れてくる正孔は、メサ部の上面から下方へ流れ込むとともに、下層のｎ型積層構造体から流れてくる電子は、メサ部１０５ｂの下面から上方へと流れ込む。ここで、図に示す通り、パッシブ領域９２において、キャリアブロック層２０６は、ｐ側電極３０１と導波路とを結ぶ最短経路に配置されている。
【００４４】
ここで、図８を参照しながら、メサ部１０５ｂの中央部におけるバンド構造について説明する。図８は、実施の形態２にかかる半導体レーザのバンド構造を示す模式図である。メサ部１０５ｂの中央部は、ｎ側電極３００と導波路とを結ぶキャリアの経路およびｐ側電極３０１と導波路とを結ぶキャリアの経路を含んでいる。図の右側が半導体レーザ１２の下層に相当し、図の左側が半導体レーザ１２の上層に相当する。
【００４５】
図に示すように、半導体レーザ１２の下層側（図の右側）からは電子が導波路へ流れ込んでいる。これは、ｎ側電極３００からｎ型基板１００、ｎ型バッファ層１０３、そしてメサ部１０５ｂの各層がｎ型の半導体により構成されているためである。
【００４６】
一方、上層側（図の左側）からの正孔の流れは電子の場合と異なっている。上述の通りキャリアブロック層２０６はｎ型であり、キャリアブロック層２０６の上層に隣接して配置されたｐ型クラッド層１０９および下層に隣接して配置されたｐ型電子オーバーフロー防止層２０４は、キャリアブロック層２０６とは逆の導電型のｐ型である。そのため、ｐ型クラッド層１０９とｎ型ＩｎＰ層であるキャリアブロック層２０６との界面には、ビルトインポテンシャル（内蔵電位）が生じる。そのため、正孔の流れはキャリアブロック層２０６によって妨げられ、正孔は導波路へ流れ込むことができない。このように、本実施の形態にかかる半導体レーザ１２において、ｐ側電極３０１から導波路への正孔の流れは、キャリアブロック層２０６によって抑制される。
【００４７】
図７に戻り説明を続ける。キャリアブロック層２０６は、Ｘ軸方向の端部においてバッファ層１０３と接触している。そのため、ｎ型積層構造体に存在する電子は、キャリアブロック層２０６に流れ込む。キャリアブロック層２０６とｐ型クラッド層１０９との接合は、半導体の接合パタンが順方向バイアスであるため、キャリアブロック層２０６とｐ型クラッド層１０９との間において、でキャリアの再結合が起きやすい状態となる。このように、パッシブ領域９２において、電流は導波路を迂回して、導波路の側面に配置されたキャリアブロック層をバイパスしてメサ部の上方へ流れる。すなわち、本実施の形態において、キャリアブロック層２０６は、キャリアバイパス層であるということもできる。
【００４８】
上述の通り、パッシブ領域９２において、導波路は、アクティブ領域９０のＭＱＷ層２０２が出射したレーザ光を伝達して外部へ出力する。また、パッシブ領域９２において、ｎ側電極３００とｐ側電極３０１との間を流れる電流は、導波路に流れ込まず、キャリアバイパス層とキャリアブロック層を流れる。これにより、本実施の形態にかかる半導体レーザ１２は、パッシブ領域に電流を流すことによる電流抵抗の低下および熱抵抗低下を図ることができる。また、導波路に電流が流れ込んだ場合に生じるモード安定性の低下を抑制することができる。そのため、実施の形態２によれば、特性の劣化を抑制して高い変調帯域のレーザ発振を実現する半導体レーザを提供できる。
【００４９】
なお、上述した構成の内、キャリアブロック層２０６とｎ型バッファ層１０３とは、接触している必要はなく、実質的にキャリアバイパス層にキャリアが流れる構成になっていればよい。
【００５０】
＜実施の形態３＞
次に、図９〜図１２を参照して、実施の形態３について説明する。実施の形態３にかかる半導体レーザは、キャリアブロック層の配置が実施の形態１にかかる半導体レーザ１１と異なる。図９は、実施の形態３にかかる半導体レーザの構造を示す斜視図である。図１０は、実施の形態３にかかる半導体レーザのメサ部および下部の構造を示す斜視図である。
【００５１】
半導体レーザ１３は、アクティブ領域９０とパッシブ領域９３とを有しており、これらは導波方向（図のＹ軸方向）に隣接して形成されている。アクティブ領域９０の構成は実施の形態１にかかる半導体レーザ１１と同様である。
【００５２】
以下に、パッシブ領域９３の構造について、上述の実施の形態１にかかるパッシブ領域９１の構造と異なる点について説明する。図に示す通り、ｎ型バッファ層１０３上面のＸ軸方向の略中央部には、Ｙ軸方向に延在するメサ部１０５ｃが設けられている。
【００５３】
ここで、メサ部１０５ｃは、最下部に実施の形態１と同様のｐ型の第１キャリアブロック層２０７を有するとともに、ｐ型カバー層２０５の上面および側面を覆うように、実施の形態２と同様のｎ型の第２キャリアブロック層２０８を有している。また、第１キャリアブロック層２０７と第２キャリアブロック層２０８とは互いに接している。第１キャリアブロック層２０７は、例えば、ｐ型ＩｎＰ層よりなる。また、第２キャリアブロック層２０８は、例えば、ｎ型ＩｎＰ層よりなる。
【００５４】
パッシブ領域９３は、実施の形態１にかかるパッシブ領域９１と同様に、メサ部１０５ｃの両側を埋め込むように電流ブロック層１０７、１０８が設けられている。同様に、メサ部および電流ブロック層１０８の上面に、ｐ型クラッド層１０９、ｐ型コンタクト層１１０、絶縁層３０２およびｐ側電極３０１が配置されている。
【００５５】
次に、図１１および図１２を参照しながら半導体レーザ１３のパッシブ領域９３におけるキャリアの流れについて説明する。図１１は、実施の形態３にかかる半導体レーザのパッシブ領域におけるキャリアの経路を示す断面図である。実施の形態１と同様に、ｎ側電極３００およびｐ側電極３０１にそれぞれ電流が注入されると、電流は、アクティブ領域９０のｐ側電極３０１からパッシブ領域９３にも流れ込む。
【００５６】
下層のｎ型積層構造体に存在する電子は、上層のｐ型積層構造体から流れてくる正孔と、最短経路で再結合するように流れる。すなわち、上層のｐ型積層構造体から流れてくる正孔は、メサ部の上面から下方へ流れ込むとともに、下層のｎ型積層構造体から流れてくる電子は、メサ部の下面から上方へと流れ込む。ここで、図に示す通り、パッシブ領域９３において、第１キャリアブロック層２０７は、ｎ側電極３００と導波路とを結ぶ最短経路に配置されている。また、パッシブ領域９３において、第２キャリアブロック層２０８は、ｐ側電極３０１と導波路とを結ぶ最短経路に配置されている。
【００５７】
ここで、図１２を参照しながら、メサ部の中央部におけるバンド構造について説明する。図１２は、実施の形態３にかかる半導体レーザのバンド構造を示す模式図である。上述の通り第１キャリアブロック層２０７はｐ型であり、第１キャリアブロック層２０７の下層に配置されたバッファ層１０３および上層に配置されたｎ型光ガイド層２０１はｎ型である。そのため、ｎ型バッファ層１０３とｐ型ＩｎＰ層である第１キャリアブロック層２０７との界面においてビルトインポテンシャルが生じる。これにより、バッファ層１０３からの導波路への電子の注入が抑制される。
【００５８】
また、第２キャリアブロック層２０８はｎ型であり、第２キャリアブロック層２０８の上層に配置されたｐ型クラッド層１０９および下層に配置されたｐ型カバー層２０５はｐ型である。そのため、ｐ型クラッド層１０９とｎ型ＩｎＰ層である第２キャリアブロック層２０８との界面においてビルトインポテンシャルが生じる。これにより、ｐ型クラッド層１０９からの導波路への正孔の注入が抑制される。
【００５９】
図１１に戻り説明を続ける。第２キャリアブロック層２０８は、Ｘ軸方向の端部においてバッファ層１０３と接触している。そのため、ｎ型積層構造体に存在する電子は、第２キャリアブロック層２０８に流れ込む。第２キャリアブロック層２０８とｐ型クラッド層１０９との接合は、半導体の接合パタンが順方向バイアスであるため、第２キャリアブロック層２０８とｐ型クラッド層１０９との間において、でキャリアの再結合が起きやすい状態となる。このように、パッシブ領域９３において、電流は導波路を流れず、導波路の側面に配置された第２キャリアブロック層をバイパスしてメサ部の上方へ流れる。
【００６０】
上述の通り、パッシブ領域９３において、導波路は、アクティブ領域９０のＭＱＷ層２０２が出射したレーザ光を伝達して外部へ出力する。また、パッシブ領域９３において、ｎ側電極３００とｐ側電極３０１との間を流れる電流は、導波路に流れ込まず、キャリアバイパス層とキャリアブロック層を流れる。これにより、本実施の形態にかかる半導体レーザ１３は、パッシブ領域に電流を流すことによる電流抵抗の低下および熱抵抗低下を図ることができる。また、導波路に電流が流れ込むことにより生じるモード安定性の低下を抑制することができる。そのため、実施の形態３によれば、特性の劣化を抑制して高い変調帯域のレーザ発振を実現する半導体レーザを提供できる。
【００６１】
なお、上述した構成の内、第１キャリアブロック層２０７と第２キャリアブロック層２０８と、および、第２キャリアブロック層２０８とｎ型バッファ層１０３とは、それぞれ接触している必要はなく、実質的にキャリアバイパス層にキャリアが流れる構成になっていればよい。
【００６２】
＜実施の形態４＞
次に、実施の形態４について説明する。実施の形態４にかかる半導体レーザは、バッファ層より上層の構造が実施の形態１にかかる半導体レーザ１１と異なる。より具体的には、実施の形態１がいわゆる順メサ形状を有するのに対し、実施の形態４は、垂直に切立つリッジ形状を有する。以下に、実施の形態１と異なる点について説明する。
【００６３】
図１３は、実施の形態４にかかる半導体レーザの構造を示す斜視図である。図に示す半導体レーザ１４は、実施の形態１と同様に、導波方向（図のＹ方向）に隣接して形成されるアクティブ領域９０とパッシブ領域９４とを有している。
【００６４】
図１４は、実施の形態４にかかる半導体レーザの導波路および下部の構造を示す斜視図である。図に示す通り、パッシブ領域９４において、ｎ型バッファ層１０３上面のＸ軸方向の略中央部には、Ｙ軸方向に延在するキャリアブロック層４００が設けられている。また、バッファ層１０３およびキャリアブロック層４００の上に、中間層４０１が設けられている。中間層４０１のＸ軸方向の略中央部は凸形状（リッジ形状）が形成されており、この凸形状はＹ軸方向に延在している。パッシブ領域９４において、中間層４０１とバッファ層１０３との間にキャリアブロック層４００が配置されているため、パッシブ領域９４における凸形状の高さは、アクティブ領域９０における凸形状の高さよりも高く形成されている。
【００６５】
なお、中間層４０１は、実施の形態１のメサ部１０４と同様の構成を有している。図１５に中間層４０１の詳細を示す。中間層４０１は、下から、ｎ型光ガイド層４１１、ＭＱＷ層４１２、ｐ型光ガイド層４１３、ｐ型電子オーバーフロー防止層４１４およびｐ型カバー層４１５が積層されている。これらの層は、実施の形態１における同様の名称のものと同じ材料により構成される。
【００６６】
図１３に戻る。中間層４０１の上には、ｐ型クラッド層４０２が配置されている。ｐ型クラッド層４０２は中間層４０１の凸形状と同様に、Ｘ軸方向の略中央部にＹ軸方向に延在する凸形状が形成されている。ｐ型クラッド層４０２の凸形状の凸面上には、ｐ型コンタクト層４０４が配置されている。また、ｐ型クラッド層４０２の凸面を除く面を覆うように、絶縁層４０３が配置されている。ｐ型コンタクト層４０４と絶縁層４０３とは、ｐ型クラッド層の凸面の端部で接触している。さらに、ｐ型コンタクト層４０４と絶縁層４０３の上面には、ｐ型コンタクト層４０４および絶縁層４０３の上面とを覆うように、ｐ側電極４０５が配置されている。なお、上述の構成において、ｐ型クラッド層４０２からｐ型コンタクト層４０４までの構造は、ｐ型積層構造体とも称される。
【００６７】
半導体レーザ１４のｐ側電極４０５は、リッジ部の凸面を除く面が絶縁層４０３に覆われている。そのため、半導体レーザ１４は、電流を注入すると、リッジ部の凸面から正孔が流れる。したがって、ｎ側電極３００およびｐ側電極４０５にそれぞれ電流が注入されると、キャリアは中間層４０１が有するＭＱＷ層４１２の中央部において再結合され、誘導放射によりレーザ光が生成される。アクティブ領域９０におけるＭＱＷ層４１２は、活性層とも称される。
【００６８】
パッシブ領域９４に含まれるＭＱＷ層４１２は、アクティブ領域９０の活性層であるＭＱＷ層４１２の中央部から出射されたレーザ光を、Ｙ軸方向に導波する。そのため、パッシブ領域９４におけるＭＱＷ層４１２の中央部は、導波路とも称される。
【００６９】
次に、図１５を参照しながらパッシブ領域９４におけるキャリアの流れについて説明する。図１５は、実施の形態４にかかる半導体レーザのパッシブ領域におけるキャリアの経路を示す断面図である。
【００７０】
ｎ側電極３００およびｐ側電極４０５にそれぞれ電流が注入されると、下層のｎ型積層構造体に存在する電子が上層側へ移動するとともに、上層のｐ型積層構造体に存在する正孔が下層側へ移動する。下層のｎ型積層構造体に存在する電子は、上層のｐ型積層構造体から流れてくる正孔と、最短経路で再結合するように流れる。リッジ部の両側は絶縁層４０３が配置されているため、上層のｐ型積層構造体から流れてくる正孔は、リッジ部の凸面から下方へ流れ込むとともに、下層のｎ型積層構造体から流れてくる電子は、リッジ部の下方から上方へと流れ込む。ここで、キャリアブロック層４００が存在しないアクティブ領域９０においては、電子は、図の中央部すなわちリッジ部の中央部を上昇することになる。しかし、図に示す通り、パッシブ領域９４において、キャリアブロック層４００は、ｎ側電極３００と導波路とを結ぶキャリアの経路上（電流の経路上）に配置されている。そのため、パッシブ領域９４において、キャリアは、図の中央部すなわちリッジ部の中央部を流れることが抑制される。
【００７１】
本実施の形態のパッシブ領域９４におけるリッジ部の中央部におけるバンド構造について説明する。本実施の形態にけるリッジ部の中央部におけるバンド構造は、図４と同等である。上述の通りキャリアブロック層２００はｐ型であり、キャリアブロック層２００の下層に隣接して配置されたバッファ層１０３は、キャリアブロック層とは逆の導電型のｎ型である。そのため、ｎ型バッファ層１０３とｐ型ＩｎＰ層であるキャリアブロック層２００との界面においてビルトインポテンシャル（内蔵電位）が生じる。これにより、ｎ型基板からのＭＱＷ層４１２の中央部への電子の注入が抑制される。
【００７２】
図１５に戻り説明を続ける。キャリアブロック層４００により、電子はＭＱＷ層４１２の中央部への流れが妨げられるため、電子はキャリアブロック層４００を迂回するようにＸ軸プラス方向またはＸ軸マイナス方向へと移動する。そして、電子は、キャリアブロック層２００の端部の外側部分で上層へと流れ、正孔と再結合する。これに伴い、上層の正孔は、電子と再結合する当該部分に順次流れ込む。このように、実施の形態４にかかる半導体レーザ１４は、パッシブ領域９４においてＭＱＷ層４１２の中央部を迂回して流れるキャリアバイパス層を有している。
【００７３】
このように、半導体レーザ１４のパッシブ領域９４において、導波路は、アクティブ領域９０のＭＱＷ層４１２が出射したレーザ光を伝達して外部へ出力する。また、パッシブ領域９４において、ｎ側電極３００とｐ側電極４０５との間を流れる電流は、導波路に流れ込まず、キャリアバイパス層を流れる。これにより、本実施の形態にかかる半導体レーザ１４は、パッシブ領域に電流を流すことによる電流抵抗の低下および熱抵抗低下を図ることができる。また、導波路に電流が流れ込むことにより生じるモード安定性の低下を抑制することができる。そのため、実施の形態４によれば、特性の劣化を抑制して高い変調帯域のレーザ発振を実現する半導体レーザを提供できる。
【００７４】
＜実施の形態５＞
次に、実施の形態５について説明する。実施の形態５にかかる半導体レーザは、実施の形態４と同様に、リッジ形状を有する。そして、実施の形態５にかかる半導体レーザは、キャリアブロック層が、中間層の下層に代えて、中間層の上層に配置されている点が、実施の形態４と異なる。以下に、実施の形態４と異なる点を中心に説明する。
【００７５】
図１６は、実施の形態５にかかる半導体レーザの構造を示す斜視図である。図に示す半導体レーザ１５は、実施の形態４と同様に、導波方向（図のＹ方向）に隣接して形成されるアクティブ領域９０とパッシブ領域９５とを有している。
【００７６】
図１７は、実施の形態５にかかる半導体レーザの導波路および下部の構造を示す斜視図である。図に示す通り、パッシブ領域９５において、中間層４０１の上面のＸ軸方向の略中央部には、Ｙ軸方向に延在するキャリアブロック層４０６が設けられている。また、中間層４０１およびキャリアブロック層４０６の上に、ｐ型クラッド層４０２が設けられている。ｐ型クラッド層４０２のＸ軸方向の略中央部は凸形状（リッジ形状）が形成されており、この凸形状はＹ軸方向に延在している。ｐ型クラッド層４０２の凸形状の凸面上には、ｐ型コンタクト層４０４が配置されている。また、ｐ型クラッド層４０２の凸面を除く面を覆うように、絶縁層４０３が配置されている。ｐ型コンタクト層４０４と絶縁層４０３とは、ｐ型クラッド層の凸面の端部で接触している。さらに、ｐ型コンタクト層４０４と絶縁層４０３の上面には、ｐ型コンタクト層４０４および絶縁層４０３の上面とを覆うように、ｐ側電極４０５が配置されている。なお、上述の構成において、ｐ型クラッド層４０２からｐ型コンタクト層４０４までの構造は、ｐ型積層構造体とも称される。
【００７７】
半導体レーザ１５のｐ側電極４０５は、リッジ部の凸面を除く面が絶縁層４０３に覆われている。そのため、半導体レーザ１５は、電流を注入すると、リッジ部の凸面から正孔が流れる。したがって、ｎ側電極３００およびｐ側電極４０５にそれぞれ電流が注入されると、キャリアはＭＱＷ層４１２の中央部において再結合され、誘導放射によりレーザ光が生成される。アクティブ領域９０におけるＭＱＷ層４１２は、活性層とも称される。
【００７８】
パッシブ領域９５に含まれるＭＱＷ層４１２は、アクティブ領域９０の活性層であるＭＱＷ層４１２から出射されたレーザ光を、Ｙ軸方向に導波する。そのため、パッシブ領域９５におけるＭＱＷ層４１２の中央部は、導波路とも称される。
【００７９】
次に、図１８を参照しながらパッシブ領域９５におけるキャリアの流れについて説明する。図１８は、実施の形態５にかかる半導体レーザのパッシブ領域におけるキャリアの経路を示す断面図である。
【００８０】
ｎ側電極３００およびｐ側電極４０５にそれぞれ電流が注入されると、下層のｎ型積層構造体に存在する電子が上層側へ移動するとともに、上層のｐ型積層構造体に存在する正孔が下層側へ移動する。下層のｎ型積層構造体に存在する電子は、上層のｐ型積層構造体から流れてくる正孔と、最短経路で再結合するように流れる。リッジ部の両側は絶縁層３０２が配置されているため、上層のｐ型積層構造体から流れてくる正孔は、リッジ部の凸面から下方へ流れ込むとともに、下層のｎ型積層構造体から流れてくる電子は、リッジ部の下方から上方へと流れ込む。ここで、キャリアブロック層が存在しないアクティブ領域９０においては、電子は、図の中央部すなわちリッジ部の中央部を上昇することになる。しかし、図に示す通り、パッシブ領域９５において、キャリアブロック層４０６は、ｐ側電極４０５と導波路とを結ぶキャリアの経路上（電流の経路上）に配置されている。そのため、パッシブ領域９５において、キャリアは、図の中央部すなわちリッジ部の中央部を流れることが抑制される。
【００８１】
本実施の形態のパッシブ領域９５におけるリッジ部の中央部におけるバンド構造について説明する。本実施の形態にけるリッジ部の中央部におけるバンド構造は、図８と同等である。上述の通りキャリアブロック層４０６はｎ型であり、キャリアブロック層４０６の上層に隣接して配置されたｐ型クラッド層４０２は、キャリアブロック層とは逆の導電型のｐ型である。そのため、ｐ型クラッド層４０２とｎ型ＩｎＰ層であるキャリアブロック層４０６との界面においてビルトインポテンシャル（内蔵電位）が生じる。これにより、ｐ型クラッド層４０２からのＭＱＷ層４１２の中央部への正孔の注入が抑制される。
【００８２】
図１８に戻り説明を続ける。キャリアブロック層４０６により、電子はＭＱＷ層４１２の中央部への流れが妨げられるため、正孔はキャリアブロック層４０６を迂回するようにＸ軸プラス方向またはＸ軸マイナス方向へと移動する。そして、正孔は、キャリアブロック層４０６の端部の外側部分で下層へと流れ、電子と再結合する。これに伴い、下層の電子は、正孔と再結合する当該部分に順次流れ込む。このように、実施の形態５にかかる半導体レーザ１５は、パッシブ領域９５においてＭＱＷ層４１２の中央部を迂回して流れるキャリアバイパス層を有している。
【００８３】
このように、半導体レーザ１５のパッシブ領域９５において、導波路は、アクティブ領域９０のＭＱＷ層４１２が出射したレーザ光を伝達して外部へ出力する。また、パッシブ領域９５において、ｎ側電極３００とｐ側電極４０５との間を流れる電流は、導波路に流れ込まず、キャリアバイパス層を流れる。これにより、本実施の形態にかかる半導体レーザ１５は、パッシブ領域に電流を流すことによる電流抵抗の低下および熱抵抗低下を図ることができる。また、導波路に電流が流れ込むことにより生じるモード安定性の低下を抑制することができる。そのため、実施の形態５によれば、特性の劣化を抑制して高い変調帯域のレーザ発振を実現する半導体レーザを提供できる。
【００８４】
＜製造方法＞
次に、図を参照しながら実施の形態にかかる半導体レーザの製造方法について説明する。本実施の形態においては、結晶成長は有機金属気相成長（MOVPE）法を用いる。また、原料としては、ＩｎＧａＡｓＰ成長ではトリメチルインジウム（TMIn）、トリエチルガリウム（TEGa）、アルシン（AsH3）およびホスフィン（PH3）を用いる。また、ＩｎＰ成長では、ＴＭＩｎとＰＨ３を用いる。そして、ＡｌＧａＩｎＡｓ成長では、トリメチルアルミニウム（TMAl）、ＴＥＧａ、ＴＭＩｎ、ＡｓＨ３を用いる。ｎ型のドーピング原料としてはジシラン（Si2H6）、ｐ型のドーピング原料としてはジエチル亜鉛（DEZn）をそれぞれ用いる。
【００８５】
＜実施の形態１にかかる半導体レーザの製造方法＞
図１９〜図２３を参照しながら実施の形態１にかかる半導体レーザ１１の製造方法について説明する。図１９は、実施の形態１にかかる半導体レーザのキャリアブロック層を形成するまでの製造工程を示す斜視図である。
【００８６】
半導体レーザ１１の製造方法は、ＸＹ面を成長面とするｎ型ＩｎＰ層であるｎ型基板１００を準備し、このｎ型基板１００のアクティブ領域９０に相当する領域に、周期約２００ｎｍの回折格子パタンのレジストを形成する。この工程は、電子ビーム露光法、または干渉露光法により行われる。さらに、形成されたレジストをマスクとして、ウェットエッチングにより、回折格子１０１をアクティブ領域９０に形成する。
【００８７】
次に、回折格子１０１を形成したｎ型基板１００をＭＯＶＰＥ装置に導入し、回折格子１０１上にｎ型ＩｎＧａＡｓＰで構成されるｎ型ガイド層１０２（例えば、厚さ３０ｎｍ、キャリア濃度１×１０１８ｃｍ−３）を成長させる。さらにｎ型ガイド層１０２の上に、ｎ型ＩｎＰ層で構成されるｎ型バッファ層１０３（例えば、厚さ３０ｎｍ、キャリア濃度１×１０１８ｃｍ−３、バッドギャップ相当の組成波長は１１３０ｎｍから１１７０ｎｍ程度）を成長させる。
【００８８】
次に、キャリアブロック層２００を形成する。キャリアブロック層２００を形成するにあたり、まず、ｎ型バッファ層１０３上に、ｐ型ＩｎＰ層（厚さ５０ｎｍから２００ｎｍ程度、キャリア濃度１×１０１７〜１×１０１８ｃｍ−３）を成長させる。続いてＭＯＶＰＥ装置から基板を取り出し、ウエハ上にフォトリソグラフィ法により開口幅１．０〜２．０μｍ程度からなるフォトレジストをパタンニングして、選択エッチャントにより矩形状のキャリアブロック層２００をパッシブ領域９１内に形成する。
【００８９】
図２０を参照しながら引き続き製造方法について説明する。図２０は、実施の形態１にかかる半導体基板に選択成長マスクを形成した状態を示す斜視図である。半導体レーザ１１の製造工程では、ウエハ上に厚さ１００ｎｍ程度のＳｉＯ２膜を熱ＣＶＤ法で堆積させる。そして、フォトリソグラフィ法によりマスク幅３〜２０μｍ、開口幅１．０〜２．０μｍ程度のＹ軸方向に延伸する帯状のＳｉＯ２である選択成長マスク５０１をＸ軸の略中央部に形成させる。なお、選択成長マスク５０１のＸ軸方向の幅をアクティブ領域９０とパッシブ領域９１とで変化させることにより、パッシブ領域９１のＭＱＷ層のバンドギャップをアクティブ領域９０より適宜大きくしてもよい。
【００９０】
次に、図２１は、実施の形態１にかかる半導体基板にメサ部を形成した状態を示す斜視図である。半導体レーザ１１の製造工程では、図２０に示した状態の基板をＭＯＶＰＥ装置に導入し、複数の層からなる順メサ形状のメサ部を選択成長により順次形成する。この成長工程において、選択成長マスク５０１の上には層が成長しないため、露出したｎ型バッファ層１０３上およびキャリアブロック層２００上に、メサ部１０４が形成される。メサ部１０４の詳細な構造は、下から、ｎ型光ガイド層２０１がＡｌＧａＩｎＡｓ、ＭＱＷ層２０２がＡｌＧａＩｎＡｓ、ｐ型光ガイド層２０３がＡｌＧａＩｎＡｓ、ｐ型電子オーバーフロー防止層２０４がＡｌＩｎＡｓである。続いて、ここまでに形成したメサ形状全体をカバーするように、ＩｎＰよりなるｐ型カバー層２０５を成長させる。
【００９１】
上述したメサ部１０４の各層の製造工程について説明する。まず、ｎ型光ガイド層２０１を形成する工程は、例えば、キャリアガスと原料ガスを装置内に導入し、ｎ型ＡｌＧａＩｎＡｓ層を結晶成長させる。キャリアガスには、水素ガスを用いる。原料ガスにはＩＩＩ−Ｖ族化合物半導体層の構成元素を含むガスである、トリメチルアルミニウム（ＴＭＡｌ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３を、をそれぞれ用い、ｎ型不純物の原料として、ジシラン（Ｓｉ２Ｈ６）を用いる。ｎ型光ガイド層（ｎ型ＡｌＧａＩｎＡｓ層）１０５の厚さは、例えば、５０ｎｍ程度であり、キャリア濃度は、１×１０１７ｃｍ−３程度である。
【００９２】
ｎ型光ガイド層２０１上に、ＭＱＷ層２０２として、ＩＩＩ族元素の組成の異なるＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層を交互に積層した多重量子井戸構造体を結晶成長させる。ＡｌＧａＩｎＡｓ井戸層およびＡｌＧａＩｎＡｓ障壁層の成膜の際には、Ａｌ、Ｇａ、Ｉｎ、Ａｓ原料として、トリメチルアルミニウム（ＴＭＡｌ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３をそれぞれ用い、ＩＩＩ族元素（Ａｌ、Ｇａ、Ｉｎ）の原料の流量を切り替える。これにより、ＩＩＩ族元素の組成の異なるＡｌＧａＩｎＡｓ井戸層とＡｌＧａＩｎＡｓ障壁層を交互に積層することができる。ＡｌＧａＩｎＡｓ井戸層は、ノンドープであり、５ｎｍ程度の膜厚であり、ＡｌＧａＩｎＡｓ障壁層は、ノンドープであり、１０ｎｍ程度の膜厚である。ＭＱＷ層２０２の総膜厚は、例えば、１００から２００ｎｍ程度である。
【００９３】
続いて、ＭＱＷ層２０２上に、ｐ型光ガイド層２０３として、ｐ型ＡｌＧａＩｎＡｓ層を形成する。ｐ型光ガイド層２０３の成膜の際には、Ａｌ、Ｇａ、Ｉｎ、Ａｓ原料として、トリメチルアルミニウム（ＴＭＡｌ）、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３をそれぞれ用い、ｐ型不純物の原料として、ジエチル亜鉛（ＤＥＺｎ）を用いる。ｐ型ＡｌＧａＩｎＡｓ層であるｐ型光ガイド層２０３の厚さは、例えば、５０ｎｍ程度であり、キャリア濃度は、５×１０１７ｃｍ−３程度である。
【００９４】
続いて、ｐ型光ガイド層２０３上に、ｐ型電子オーバーフロー防止層２０４として、ｐ型ＡｌＩｎＡｓ層を形成する。ｐ型電子オーバーフロー防止層２０４の成膜の際には、Ａｌ、Ｉｎ、Ａｓ原料として、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩｎ）、ＡｓＨ３をそれぞれ用い、ｐ型不純物の原料として、ジエチル亜鉛（ＤＥＺｎ）を用いる。ｐ型電子オーバーフロー防止層２０４の厚さは、例えば、２０ｎｍ程度であり、キャリア濃度は、１×１０１８ｃｍ−３程度である。
【００９５】
続いて、上述の高低により形成されたメサ形状の積層体の上面および側面を覆うように、ｐ型カバー層２０５として、ｐ型ＩｎＰ層を形成する。例えば、ｐ型カバー層２０５の成膜の際には、原料ガスには、トリメチルインジウム（ＴＭＩｎ）、ＰＨ３を、をそれぞれ用い、ｐ型不純物の原料として、ジエチル亜鉛（ＤＥＺｎ）を用いる。ｐ型カバー層２０５の厚さは、例えば、５０ｎｍ〜２００ｎｍ程度であり、キャリア濃度は、１×１０１８ｃｍ−３程度である。
【００９６】
図２２を参照して次の工程について説明する。図２２は、実施の形態１にかかる半導体基板のメサ部上にマスク層および電流ブロック層を形成した状態を示す斜視図である。半導体レーザ１１の製造工程では、図２１に示した状態の基板をＭＯＶＰＥ装置から取り出し、選択成長マスクを除去した後、セルフアライン法によりメサ形状のトップのみにＳｉＯ２である絶縁層５０２を形成する。
【００９７】
続いて、半導体レーザ１１の製造工程では、基板をＭＯＶＰＥ装置に導入し、Ｆｅドープ高抵抗ＩｎＰ層である電流ブロック層１０７およびｎ型ＩｎＰ層である電流ブロック層１０８を、メサ部を埋め込むように形成する。電流ブロック層１０７の厚さは、例えば６００ｎｍ程度であり、電子トラップ濃度は、例えば５×１０１７ｃｍ−３程度である。電流ブロック層１０８の厚さは、例えば２００ｎｍ程度であり、キャリア濃度１×１０１８ｃｍ−３程度である。
【００９８】
図２３を参照して次の工程について説明する。図２３は、実施の形態１にかかる半導体基板にｐ型コンタクト層を形成した状態を示す斜視図である。半導体レーザ１１の製造工程では、図２２に示した状態の基板をＭＯＶＰＥ装置から取り出して絶縁層５０２を除去する。そして、絶縁層５０２を除去した後、再び基板をＭＯＶＰＥ装置に導入し、ｐ型ＩｎＰ層であるｐ型クラッド層１０９とｐ型ＩｎＧａＡｓ層であるｐ型コンタクト層１１０を順次成長させる。ｐ型クラッド層１０９の厚さは、例えば１５００ｎｍ程度、キャリア濃度は例えば１×１０１８ｃｍ−３程度である。ｐ型コンタクト層１１０の厚さは、例えば３００ｎｍ、キャリア濃度は例えば１×１０１９ｃｍ−３程度である。
【００９９】
次に、図２３に示した状態の後の工程について説明する。図２３に示した工程の後工程を経ることにより、図１に示した半導体レーザが形成される。半導体レーザ１１の製造工程では、図２３に示した状態の基板の、ｐ型コンタクト層１１０のパッシブ領域側に、絶縁層３０２を形成する。具体的には、ｐ型コンタクト層１１０の上面全域に熱ＣＶＤ法などを用いて酸化シリコン膜を堆積させ、フォトレジスト膜（図示せず）を形成する。次いで、アクティブ領域側のフォトレジスト膜を除去し、次いでアクティブ領域の酸化シリコン膜を除去する。これにより、パッシブ領域側の上面は酸化シリコン膜よりなる絶縁層３０２で覆われる。
【０１００】
次に、絶縁層３０２およびｐ型コンタクト層１１０上に、ｐ側電極３０１を形成する。例えば、ｐ型コンタクト層１１０上に、チタン（Ｔｉ）膜、白金（Ｐｔ）膜および金（Ａｕ）膜を、蒸着法などにより順次形成する。次いで、必要に応じて、チタン（Ｔｉ）膜、白金（Ｐｔ）膜および金（Ａｕ）膜の積層膜（図示せず）をパターニングした後、加熱処理を施すことによりこれらの金属を合金化し、半導体層とのオーミック接触を図る。また、ｎ型基板１００を研磨により薄膜化した後に、裏面側にｎ側電極３００を形成する。次に、作製した半導体レーザ基板を劈開して共振器長１２０μｍから２００μｍに切り出し、前面に反射率０．１％、後面に反射率７５％以上の端面コーティングを施し、半導体レーザ素子を形成する。
【０１０１】
以上、実施の形態１にかかる半導体レーザの製造方法について説明した。なお、本実施の形態では、キャリアブロック層２００の幅は１．０〜２．０μｍ程度としたが、ｐ型ＩｎＰカバー層と接して形成されていればよい。また、キャリアブロック層２００の材料はＩｎＰに代えてＩｎＧａＡｓＰであってもよい。
【０１０２】
以上、説明した実施の形態１にかかる半導体レーザの製造方法によれば、特性の劣化を抑制して高い変調帯域のレーザ発振を実現する半導体レーザを製造することができる。
【０１０３】
＜実施の形態２にかかる半導体レーザの製造方法＞
次に、図２４〜図２７を参照しながら、実施の形態２にかかる半導体レーザの製造方法について、実施の形態１と異なる点について説明する。なお、特に説明しない限り、実施の形態１と同じ符号を用いる構成の厚さおよびキャリア濃度は、上述のものと同等の厚さおよびキャリア濃度を有し、また上述の製造方法と同等の方法により形成されるものとする。
【０１０４】
図２４は、実施の形態２にかかる半導体基板にｐ型カバー層を形成した状態を示す斜視図である。実施の形態２にかかる半導体レーザ１２は、ｎ型バッファ層１０３を形成する工程までは実施の形態１と同様である。本実施の形態では、ｎ型バッファ層１０３の上面に、順次、ｎ型光ガイド層２０１、ＭＱＷ層２０２、ｐ型光ガイド層２０３およびｐ型電子オーバーフロー防止層２０４を順メサ形状に選択成長させる。また、これらの積層体の上面および側面を覆うように、ｐ型カバー層２０５を成長させる。
【０１０５】
次に、図２５を参照して図２４の後の工程について説明する。図２５は、実施の形態２にかかる半導体基板に選択成長マスクを形成した状態を示す斜視図である。半導体レーザ１２の製造工程では、図２４に示した状態の基板をＭＯＶＰＥ装置から取り出し、ウェア上に厚さ１００ｎｍ程度の選択成長マスク５０３を熱ＣＶＤ法により堆積させる。そして、フォトリソグラフィ法によりパッシブ領域のメサ部をカバーしている選択成長マスクを矩形状に除去する。
【０１０６】
次に、図２６は、実施の形態２にかかる半導体基板にキャリアブロック層２０６を形成した状態を示す斜視図である。半導体レーザ１２の製造工程では、図２５に示した状態の基板をＭＯＶＰＥ装置に導入し、選択成長マスク５０３が除去されている部分にキャリアブロック層２０６をパッシブ領域９２内に成長させる。キャリアブロック層２０６はｎ型ＩｎＰ層であり、厚さ５０ｎｍから２００ｎｍ程度、キャリア濃度１×１０１７〜１×１０１８ｃｍ−３である。キャリアブロック層２０６を成長させた後、選択成長マスク５０３は除去される。
【０１０７】
図２７は、実施の形態２にかかる半導体基板に電流ブロック層を形成した状態を示す斜視図である。半導体レーザ１２の製造工程では、図２６に示した状態の基板をＭＯＶＰＥ装置から取り出し、選択成長マスク５０３を除去した後、セルフアライン法によりメサ形状の上面に帯状の絶縁層５０２を形成する。そして、絶縁層５０２が形成された状態で、電流ブロック層１０７および電流ブロック層１０８を形成する。これより先の工程は、実施の形態１と同じである。実施の形態２において、以上の工程を経ることにより、図５に示した半導体レーザ１２を形成することができる。
【０１０８】
以上、説明した実施の形態２にかかる半導体レーザの製造方法によれば、特性の劣化を抑制して高い変調帯域のレーザ発振を実現する半導体レーザを製造することができる。
【０１０９】
＜実施の形態３にかかる半導体レーザの製造方法＞
次に、図２８〜図３０を参照しながら、実施の形態３にかかる半導体レーザの製造方法について、実施の形態１または実施の形態２と異なる点について説明する。なお、特に説明しない限り、実施の形態１と同じ符号を用いる構成の厚さおよびキャリア濃度は、上述のものと同等の厚さおよびキャリア濃度を有し、また上述の製造方法と同等の方法により形成されるものとする。
【０１１０】
図２８は、実施の形態３にかかる半導体基板においてｐ型カバー層の上に成長選択マスクを形成した状態を示す斜視図である。実施の形態３にかかる半導体レーザ１３の製造工程は、図２１に示す状態までは実施の形態１と同じである。すなわち、半導体レーザ１３の製造工程は、図１９に示したように、フォトレジストをパタンニングして、選択エッチャントにより矩形状の第１キャリアブロック層２０７をパッシブ領域９３内に形成する。そして、図２１に示したように、ｎ型バッファ層１０３および第１キャリアブロック層２０７の上に、順次メサ部を形成する。
【０１１１】
また、図２８は、図２１の状態の基板に対して図２５と同等のフォトリソグラフィ法により、パッシブ領域におけるメサ部を覆っている選択成長マスク５０３を除去した状態である。この工程において選択成長マスク５０３を除去することにより、パッシブ領域における第１キャリアブロック層２０７が露呈するように、形成される。
【０１１２】
図２９は、実施の形態３にかかる半導体基板にキャリアブロック層を形成した状態を示す斜視図である。実施の形態３にかかる半導体レーザ１３の製造工程は、図２８に示した基板をＭＯＶＰＥ装置に導入し、選択成長マスク５０３が除去されている部分に第２キャリアブロック層２０８をパッシブ領域９３内に成長させる。第２キャリアブロック層２０８はｎ型ＩｎＰ層であり、厚さ５０ｎｍから２００ｎｍ程度、キャリア濃度１×１０１７〜１×１０１８ｃｍ−３である。このとき、第２キャリアブロック層２０８は、第１キャリアブロック層２０７と接触するように形成される。
【０１１３】
図３０は、実施の形態３にかかる半導体基板にマスク層および電流ブロック層を形成した状態を示す斜視図である。半導体レーザ１３の製造工程では、図２９に示した状態の基板をＭＯＶＰＥ装置から取り出し、選択成長マスク５０３を除去した後、セルフアライン法によりメサ形状の上面に帯状の絶縁層５０２を形成する。そして、絶縁層５０２が形成された状態で、電流ブロック層１０７および電流ブロック層１０８を形成する。これより先の工程は、実施の形態１と同じである。実施の形態３において、以上の工程を経ることにより、図９に示した半導体レーザ１３を形成することができる。
【０１１４】
以上、説明した実施の形態３にかかる半導体レーザの製造方法によれば、特性の劣化を抑制して高い変調帯域のレーザ発振を実現する半導体レーザを製造することができる。
【０１１５】
＜実施の形態４および実施の形態５にかかる半導体レーザの製造方法＞
次に、実施の形態４にかかる半導体レーザの製造方法について説明する。図１３に示すｎ型バッファ層を形成する工程までは、実施の形態１〜３と同様である。次に、実施の形態４にかかる半導体レーザ１４の製造工程では、キャリアブロック層４００を形成する。キャリアブロック層４００は、ｎ型バッファ層１０３の上に、ｐ型ＩｎＰ層（厚さ５０ｎｍから２００ｎｍ程度、キャリア濃度１×１０１７〜１×１０１８ｃｍ−３）を成長させる。続いてＭＯＶＰＥ装置から基板を取り出し、ウエハ上にフォトリソグラフィ法により開口幅１．０〜２．０μｍ程度からなるフォトレジストをパタンニングして、選択エッチャントにより矩形状のキャリアブロック層４００を形成する。
【０１１６】
次に、半導体レーザ１４の製造方法では、中間層４０１を形成する。中間層４０１を形成する工程は、キャリアブロック層４００を形成した基板をＭＯＶＰＥ装置に導入し、複数の層からなる中間層の構成を順次形成させる。すなわち、露出したｎ型バッファ層１０３上およびキャリアブロック層４００上に、下から、ｎ型光ガイド層４１１としてＡｌＧａＩｎＡｓを、ＭＱＷ層４１２として複数のＡｌＧａＩｎＡｓをそれぞれ成長させる。続いて、ＭＱＷ層４１２上に、ｐ型光ガイド層４１３としてＡｌＧａＩｎＡｓを成長させ、さらにｐ型電子オーバーフロー防止層４１４としてＡｌＩｎＡｓを成長させる。さらに、ＩｎＰよりなるｐ型カバー層４１５を成長させる。中間層４０１の各層の厚さおよびキャリア濃度は、例えば、実施の形態１のメサ部における各層と同等である。
【０１１７】
次に、半導体レーザ１４の製造方法では、中間層４０１の上に、順次、ｐ型クラッド層４０２およびｐ型コンタクト層４０４を成長させる。ｐ型クラッド層４０２は、例えば、厚さ１５００ｎｍ程度、キャリア濃度１×１０１８ｃｍ−３程度であり、ｐ型コンタクト層４０４は、例えば、圧さ３００ｎｍ、キャリア濃度１×１０１９ｃｍ−３程度である。次に、ｐ型コンタクト層４０４の中央部を酸化シリコン膜によりマスクし、ドライエッチングまたはウェットエッチングによりリッジ形状を形成させる。リッジ形状を形成した後に、酸化シリコン膜を除去する。
【０１１８】
次に、半導体レーザ１４の製造方法では、ｐ型クラッド層４０２の上に、絶縁層４０３を形成する。具体的には、まず、リッジ形状の上面全体に酸化シリコン膜を堆積させる。次いで、その上にフォトレジスト膜を形成する。そして、リッジ部の凸面のフォトレジスト膜を除去したうえで、酸化シリコン膜を除去する。これにより、リッジ部の側面部および底面部に絶縁層４０３が形成される。
【０１１９】
次に、絶縁層４０３およびｐ型コンタクト層４０４の上に、電極を形成する。かかる製造方法では、ｐ型コンタクト層４０４の上に、チタン（Ｔｉ）膜、白金（Ｐｔ）膜および金（Ａｕ）膜を例えば蒸着法により順次形成する。さらに、形成したこれらの金属膜に加熱処理を施すことにより合金化し、ｐ型コンタクト層４０４とのオーミック接触を図る。
【０１２０】
次に、ｎ型基板１００を研磨により薄膜化した後にｎ側電極３００を形成する。作成した半導体レーザ基板を劈開して、共振器長が１２０μｍ〜２００μｍになるように切り出す。切り出した一方の端面に反射率０．１％のコーティングを施すとともに、他方の端面に反射率７５％以上となるコーティングを施す。
【０１２１】
以上に説明した方法により実施の形態４にかかる半導体レーザ１４を製造することができる。なお、実施の形態５にかかる半導体レーザ１５の製造方法は、ｐ型ＩｎＰ層であるキャリアブロック層４００に代えて、ｎ型ＩｎＰ層であるキャリアブロック層４０６を配置する。この場合、キャリアブロック層４０６は、ｎ型バッファ層ではなく、中間層４０１の上にパタンニングする。なお、半導体レーザ１４および半導体レーザ１５のキャリアブロック層は、キャリアブロック層の少なくとも一部が、ｎ側電極の主面に直交する方向（Ｙ軸方向）から投影した場合に、導波路と重なる位置に配置されていればよい。
【０１２２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【０１２３】
例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、およびｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。
【符号の説明】
【０１２４】
１１、１２、１３、１４、１５  半導体レーザ
９０  アクティブ領域
９１、９２、９３、９４、９５  パッシブ領域
１００  ｎ型基板
１０１  回折格子
１０２  ｎ型ガイド層
１０３  ｎ型バッファ層
１０４、１０５ａ、１０５ｂ、１０５ｃ  メサ部
１０７、１０８  電流ブロック層
１０９、４０２  ｐ型クラッド層
１１０、４０４  ｐ型コンタクト層
２００、２０６、２０７、２０８、４００、４０６  キャリアブロック層
２０１、４１１  ｎ型光ガイド層
２０２、４１２  ＭＱＷ層
２０３、４１３  ｐ型光ガイド層
２０４、４１４  ｐ型電子オーバーフロー防止層
２０５、４１５  ｐ型カバー層
３００  ｎ側電極
３０１、４０５  ｐ側電極
３０２、４０３、５０２  絶縁層
４０１  中間層
５０１、５０３  選択成長マスク
【図１】
2020038905.tif 000003
【図２】
2020038905.tif 000004
【図３】
2020038905.tif 000005
【図４】
2020038905.tif 000006
【図５】
2020038905.tif 000007
【図６】
2020038905.tif 000008
【図７】
2020038905.tif 000009
【図８】
2020038905.tif 000010
【図９】
2020038905.tif 000011
【図１０】
2020038905.tif 000012
【図１１】
2020038905.tif 000013
【図１２】
2020038905.tif 000014
【図１３】
2020038905.tif 000015
【図１４】
2020038905.tif 000016
【図１５】
2020038905.tif 000017
【図１６】
2020038905.tif 000018
【図１７】
2020038905.tif 000019
【図１８】
2020038905.tif 000020
【図１９】
2020038905.tif 000021
【図２０】
2020038905.tif 000022
【図２１】
2020038905.tif 000023
【図２２】
2020038905.tif 000024
【図２３】
2020038905.tif 000025
【図２４】
2020038905.tif 000026
【図２５】
2020038905.tif 000027
【図２６】
2020038905.tif 000028
【図２７】
2020038905.tif 000029
【図２８】
2020038905.tif 000030
【図２９】
2020038905.tif 000031
【図３０】
2020038905.tif 000032