(57)【要約】【課題】閾値電圧の変動の抑制が可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は、炭化珪素又はダイヤモンドの半導体層と、半導体層の上に位置し、第１の炭素と、第１の炭素に結合する３個の第１の原子と、第１の炭素に結合する１個の第２の原子と、を有し、第１の原子は、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、及び、ジルコニウム（Ｚｒ）から成る群から選ばれる一つの原子であり、第２の原子は、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）から成る群から選ばれる一つの原子である絶縁層と、を備える。【選択図】図１
2020047666.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素又はダイヤモンドの半導体層と、
前記半導体層の上に位置し、第１の炭素と、前記第１の炭素に結合する３個の第１の原子と、前記第１の炭素に結合する１個の第２の原子と、を有し、前記第１の原子は、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、及び、ジルコニウム（Ｚｒ）から成る群から選ばれる一つの原子であり、前記第２の原子は、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）から成る群から選ばれる一つの原子である絶縁層と、
を備える半導体装置。
【請求項２】
前記絶縁層は、酸化物、又は、酸窒化物である請求項１記載の半導体装置。
【請求項３】
前記絶縁層は、酸化シリコンである請求項１又は請求項２記載の半導体装置。
【請求項４】
前記絶縁層は、第２の炭素と、前記第２の炭素に結合する前記第１の原子と同一種類の３個の第３の原子を有し、前記第１の炭素は前記第２の炭素よりも多い請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記第１の炭素はｓｐ３軌道を有し、前記第２の炭素はｓｐ２軌道を有する請求項４記載の半導体装置。
【請求項６】
前記半導体層と前記絶縁層との間に位置し、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む領域を、更に備える請求項１ないし請求項５いずれか一項記載の半導体装置。
【請求項７】
前記半導体層との間に前記絶縁層を挟むゲート電極を、更に備える請求項１ないし請求項６いずれか一項記載の半導体装置。
【請求項８】
前記絶縁層の厚さは３０ｎｍ以上１００ｎｍ以下である請求項１ないし請求項７いずれか一項記載の半導体装置。
【請求項９】
前記半導体層の前記絶縁層に対向する面が、シリコン面、a面、ｍ面、又は、カーボン面とのオフ角が８度以下の面である請求項１ないし請求項８いずれか一項記載の半導体装置。
【請求項１０】
請求項１乃至請求項９いずれか一項記載の半導体装置を備えるインバータ回路。
【請求項１１】
請求項１乃至請求項９いずれか一項記載の半導体装置を備える駆動装置。
【請求項１２】
請求項１乃至請求項９いずれか一項記載の半導体装置を備える車両。
【請求項１３】
請求項１乃至請求項９いずれか一項記載の半導体装置を備える昇降機。
【請求項１４】
炭化珪素又はダイヤモンドの半導体層の上に絶縁膜を形成し、
加熱触媒体法によって生成された原子状フッ素（Ｆ）、原子状水素（Ｈ）、又は、原子状重水素（Ｄ）を前記絶縁膜に照射する処理を行う半導体装置の製造方法。
【請求項１５】
前記絶縁膜を形成した後、前記処理の前に、非酸化性雰囲気で９００℃以上の熱処理を行う請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記絶縁膜の厚さは３０ｎｍ以上である請求項１４又は請求項１５記載の半導体装置の製造方法。
【請求項１７】
前記処理を行う前に、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む雰囲気中で熱処理を行う請求項１４ないし請求項１６いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機に関する。
【背景技術】
【０００２】
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
【０００３】
しかし、例えば、炭化珪素を用いてＭＯＳＦＥＴ（Ｍｅａｔｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を形成する場合、閾値電圧が変動するという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−２１６３０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、閾値電圧の変動の抑制が可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、炭化珪素又はダイヤモンドの半導体層と、前記半導体層の上に位置し、第１の炭素と、前記第１の炭素に結合する３個の第１の原子と、前記第１の炭素に結合する１個の第２の原子と、を有し、前記第１の原子は、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、及び、ジルコニウム（Ｚｒ）から成る群から選ばれる一つの原子であり、前記第２の原子は、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）から成る群から選ばれる一つの原子である絶縁層と、を備える。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置の模式断面図。
【図２】ＳｉＣ半導体の結晶構造を示す図。
【図３】第１の実施形態の第１の結合構造の説明図。
【図４】第１の実施形態の第１の結合構造を例示する図。
【図５】第１の実施形態の第２の結合構造の説明図。
【図６】第１の実施形態の第２の結合構造を例示する図。
【図７】第１の実施形態の半導体装置の製造方法の工程フロー図。
【図８】第１の実施形態の半導体装置の製造方法の作用の説明図。
【図９】第１の実施形態の半導体装置の作用及び効果の説明図。
【図１０】第２の実施形態の半導体装置の模式断面図。
【図１１】第２の実施形態の終端元素の濃度分布を示す図。
【図１２】第２の実施形態の半導体装置の製造方法の工程フロー図。
【図１３】第３の実施形態の半導体装置の模式断面図。
【図１４】第３の実施形態の半導体装置の作用及び効果の説明図。
【図１５】第４の実施形態の半導体装置の模式断面図。
【図１６】第５の実施形態の駆動装置の模式図。
【図１７】第６の実施形態の車両の模式図。
【図１８】第７の実施形態の車両の模式図。
【図１９】第８の実施形態の昇降機の模式図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
【０００９】
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
【００１０】
（第１の実施形態）
第１の実施形態の半導体装置は、炭化珪素又はダイヤモンドの半導体層と、半導体層の上に位置し、第１の炭素と、第１の炭素に結合する３個の第１の原子と、第１の炭素に結合する１個の第２の原子と、を有し、第１の原子は、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、及び、ジルコニウム（Ｚｒ）から成る群から選ばれる一つの原子であり、第２の原子は、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）から成る群から選ばれる一つの原子である絶縁層と、を備える。
【００１１】
以下、半導体層が炭化珪素、絶縁層が酸化シリコンである場合を例に説明する。
【００１２】
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、ＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ  Ｉｍｐｌａｎｔａｔｉｏｎ  ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
【００１３】
このＭＯＳＦＥＴ１００は、炭化珪素基板１２、ドリフト層１４（炭化珪素層）、ｐウェル領域１６（炭化珪素層）、ソース領域１８、ｐウェルコンタクト領域２０、ゲート絶縁層２８（絶縁層）、ゲート電極３０、層間絶縁膜３２、ソース電極３４、及び、ドレイン電極３６を備える。
【００１４】
炭化珪素基板１２は、例えば、ｎ＋型の４Ｈ−ＳｉＣの基板である。炭化珪素基板１２は、例えば、窒素（Ｎ）をｎ型不純物として含む。炭化珪素基板１２のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。
【００１５】
図２は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ−ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面と称し｛０００１｝面と表記する。シリコン面の最表面にはＳｉ（シリコン）が配列している。
【００１６】
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００−１）面である。（０００−１）面と等価な面を、カーボン面と称し｛０００−１｝面と表記する。カーボン面の最表面にはＣ（炭素）が配列している。
【００１７】
一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるｍ面、すなわち｛１−１００｝面である。また、隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるａ面、すなわち｛１１−２０｝面である。ｍ面及びa面の最表面には、Ｓｉ（シリコン）及びＣ（炭素）の双方が配列している。
【００１８】
以下、炭化珪素基板１２の表面がシリコン面に対し０度以上８度以下傾斜した面、裏面がカーボン面に対し０度以上８度以下傾斜した面である場合を例に説明する。炭化珪素基板１２の表面がシリコン面に対し０度以上８度以下のオフ角を備える。
【００１９】
ドリフト層１４は、炭化珪素基板１２の表面上に設けられる。ドリフト層１４は、ｎ−型の炭化珪素層である。ドリフト層１４は、例えば、窒素をｎ型不純物として含む。
【００２０】
ドリフト層１４のｎ型不純物の不純物濃度は、例えば、５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。ドリフト層１４は、例えば、炭化珪素基板１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
【００２１】
ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
【００２２】
ｐウェル領域１６は、ドリフト層１４の一部表面に設けられる。ｐウェル領域１６は、ｐ型の炭化珪素領域である。ｐウェル領域１６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域１６のｐ型不純物の不純物濃度は、例えば、５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下である。
【００２３】
ｐウェル領域１６の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域１６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
【００２４】
ｐウェル領域１６の表面も、シリコン面に対し０度以上８度以下傾斜した面である。
【００２５】
ソース領域１８は、ｐウェル領域１６の一部表面に設けられる。ソース領域１８は、ｎ＋型の炭化珪素層である。ソース領域１８は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域１８のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ以下である。
【００２６】
ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅い。ソース領域１８の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
【００２７】
ｐウェルコンタクト領域２０は、ｐウェル領域１６の一部表面に設けられる。ｐウェルコンタクト領域２０は、ソース領域１８の側方に設けられる。ｐウェルコンタクト領域２０は、ｐ＋型の炭化珪素領域である。
【００２８】
ｐウェルコンタクト領域２０は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域２０のｐ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。
【００２９】
ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅い。ｐウェルコンタクト領域２０の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
【００３０】
ゲート絶縁層２８は、ｐウェル領域１６とゲート電極３０との間に設けられる。ゲート絶縁層２８は、ドリフト層１４及びｐウェル領域１６の上に設けられる。ゲート絶縁層２８は、ドリフト層１４及びｐウェル領域１６の表面に、連続的に形成される。
【００３１】
ゲート絶縁層２８は、酸化シリコンである。ゲート絶縁層２８は、例えば、酸化シリコン以外の酸化物、又は、酸窒化物であっても構わない。ゲート絶縁層２８は、例えば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸窒化シリコンなどであっても構わない。
【００３２】
ゲート絶縁層２８の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。ゲート絶縁層２８は、ＭＯＳＦＥＴ１００のゲート絶縁層として機能する。
【００３３】
ゲート絶縁層２８中には、炭素が含まれる。ゲート絶縁層２８中の炭素濃度は、例えば、２×１０１６ｃｍ−３以上２×１０２２ｃｍ−３以下である。
【００３４】
ゲート絶縁層２８中の炭素の濃度は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｒｏｓｃｏｐｙ：ＳＩＭＳ）により測定することが可能である。
【００３５】
図３は、第１の実施形態の第１の結合構造の説明図である。ゲート絶縁層２８は、第１の結合構造を有する。
【００３６】
第１の結合構造は、第１の炭素（Ｃ）と、第１の炭素（Ｃ）に結合する３個の第１の原子（Ａ１）と、第１の炭素（Ｃ）に結合する１個の第２の原子（Ａ２）と、を有する。第１の原子（Ａ１）は、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、及び、ジルコニウム（Ｚｒ）から成る群から選ばれる一つの原子である。第２の原子（Ａ２）は、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）から成る群から選ばれる一つの原子である。
【００３７】
図４は、第１の実施形態の第１の結合構造を例示する図である。図４は、第１の原子（Ａ１）がシリコン（Ｓｉ）、第２の原子（Ａ２）がフッ素の場合を示す。図４（ａ）は２次元的に、図４（ｂ）は３次元的に結合構造を示す。
【００３８】
図４は、ゲート絶縁層２８が酸化シリコンの場合であり、第１の原子（Ａ１）がシリコン（Ｓｉ）となる。例えば、ゲート絶縁層２８が酸化アルミニウムの場合、第１の原子（Ａ１）が、アルミニウム（Ａｌ）となる。また、例えば、ゲート絶縁層２８が酸化ハフニウムの場合、第１の原子（Ａ１）が、ハフニウム（Ｈｆ）となる。また、例えば、ゲート絶縁層２８が酸化ジルコニウムの場合、第１の原子（Ａ１）が、ジルコニウム（Ｚｒ）となる。
【００３９】
第１の結合構造では、第１の炭素（Ｃ）の配位数は４である。第１の炭素（Ｃ）は、ｓｐ３軌道を有する。第１の炭素（Ｃ）と、第１の原子（Ａ１）、及び、第２の原子（Ａ２）は、ｓｐ３軌道により結合している。
【００４０】
図５は、第１の実施形態の第２の結合構造の説明図である。ゲート絶縁層２８は、第２の結合構造を有する場合がある。
【００４１】
第２の結合構造は、第２の炭素（Ｃ）と、第２の炭素（Ｃ）に結合する第１の結合構造に含まれる第１の原子（Ａ１）と同一種類の３個の第３の原子（Ａ３）を有する。第２の炭素（Ｃ）は、３個の第３の原子（Ａ３）とのみ結合する。
【００４２】
図６は、第１の実施形態の第２の結合構造を例示する図である。図６は、第３の原子（Ａ３）がシリコン（Ｓｉ）の場合を示す。図６（ａ）は２次元的に、図６（ｂ）は３次元的に結合構造を示す。
【００４３】
図６は、ゲート絶縁層２８が酸化シリコンの場合であり、第１の原子（Ａ１）がシリコン（Ｓｉ）となる。例えば、ゲート絶縁層２８が酸化アルミニウムの場合、第１の原子（Ａ１）が、アルミニウム（Ａｌ）となる。また、例えば、ゲート絶縁層２８が酸化ハフニウムの場合、第１の原子（Ａ１）が、ハフニウム（Ｈｆ）となる。また、例えば、ゲート絶縁層２８が酸化ジルコニウムの場合、第１の原子（Ａ１）が、ジルコニウム（Ｚｒ）となる。
【００４４】
第２の結合構造では、第２の炭素（Ｃ）の配位数は３である。第２の炭素（Ｃ）は、ｓｐ２軌道を有する。第２の炭素（Ｃ）とシリコン（Ｓｉ）は、ｓｐ２軌道により結合している。第２の炭素（Ｃ）は結合に寄与しないｐｚ軌道を有する。
【００４５】
ゲート絶縁層２８の中の第１の炭素（Ｃ）は、例えば、第２の炭素（Ｃ）よりも多い。ゲート絶縁層２８の中の第１の炭素（Ｃ）の密度は、例えば、第２の炭素（Ｃ）の密度よりも高い。言い換えれば、ゲート絶縁層２８の中の第１の結合構造は、第２の結合構造よりも多い。ゲート絶縁層２８の中の第１の結合構造の密度は、第２の結合構造の密度よりも高い。
【００４６】
ゲート絶縁層２８中の第１の結合構造及び第２の結合構造の存在の有無は、例えば、Ｘ線光電子分光（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）により判定することが可能である。また、ゲート絶縁層２８中の第１の結合構造と第２の結合構造の量や密度の違いも、ＸＰＳにより判定することが可能である。
【００４７】
ゲート電極３０は、ゲート絶縁層２８の上に設けられる。ゲート電極３０は、ドリフト層１４との間にゲート絶縁層２８を挟む。
【００４８】
ゲート電極３０には、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンが適用可能である。
【００４９】
層間絶縁膜３２は、ゲート電極３０上に形成される。層間絶縁膜３２は、例えば、酸化シリコン膜である。
【００５０】
ソース電極３４は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
【００５１】
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のアルミニウムのメタル層との積層で構成される。ニッケルのバリアメタル層と炭化珪素層は、反応してニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉなど）を形成しても構わない。ニッケルのバリアメタル層とアルミニウムのメタル層とは、反応により合金を形成しても構わない。
【００５２】
ドレイン電極３６は、炭化珪素基板１２のドリフト層１４と反対側、すなわち、裏面側に設けられる。ドレイン電極３６は、例えば、ニッケルである。ニッケルは、炭化珪素基板１２と反応して、ニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉなど）を形成しても構わない。
【００５３】
なお、第１の実施形態において、ｎ型不純物は、例えば、窒素やリンである。ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
【００５４】
また、第１の実施形態において、ｐ型不純物は、例えば、アルミニウムである。ｐ型不純物として、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
【００５５】
次に、第１の実施形態の半導体装置の製造方法について説明する。
【００５６】
第１の実施形態の半導体装置の製造方法は、炭化珪素の半導体層の上に絶縁膜を形成し、加熱触媒体法によって生成された原子状フッ素（Ｆ）、原子状水素（Ｈ）、又は、原子状重水素（Ｄ）を絶縁膜に照射する処理を行う。以下、原子状フッ素（Ｆ）を照射する場合を例に説明する。
【００５７】
図７は、第１の実施形態の半導体装置の製造方法の工程フロー図である。
【００５８】
図７に示すように、第１の実施形態の半導体装置の製造方法は、ドリフト層形成（ステップＳ１００）、ｐ型不純物イオン注入（ステップＳ１０２）、ｎ型不純物イオン注入（ステップＳ１０４）、ｐ型不純物イオン注入（ステップＳ１０６）、第１の酸化シリコン膜形成（ステップＳ１０８）、第２の酸化シリコン膜形成（ステップＳ１１０）、第１のアニール（ステップＳ１１２）、原子状フッ素照射（ステップＳ１１４）、ゲート電極形成（ステップＳ１１６）、層間絶縁膜形成（ステップＳ１１８）、ソース電極形成（ステップＳ１２０）、ドレイン電極形成（ステップＳ１２２）、及び、第２のアニール（ステップＳ１２４）を備える。
【００５９】
まず、ｎ＋型の炭化珪素基板１２を準備する。炭化珪素基板１２は、例えば、４Ｈ−ＳｉＣである。炭化珪素基板１２は、例えば、炭化珪素ウェハである。
【００６０】
炭化珪素基板１２は、ｎ型不純物として窒素を含む。炭化珪素基板１２のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。炭化珪素基板１２の厚さは、例えば、３５０μｍである。炭化珪素基板１２は、裏面のドレイン電極３６を形成する前に、９０μｍ程度に薄膜化してもよい。
【００６１】
ステップＳ１００では、炭化珪素基板１２のシリコン面上にエピタキシャル成長法により、ドリフト層１４を形成する。ドリフト層１４は、４Ｈ−ＳｉＣである。
【００６２】
ドリフト層１４は、ｎ型不純物として、窒素を含む。ドリフト層１４のｎ型不純物の不純物濃度は、例えば、５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。ドリフト層１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
【００６３】
ステップＳ１０２では、まず、フォトリソグラフィーとエッチングによるパターニングにより、第１のマスク材を形成する。そして、第１のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウムをドリフト層１４にイオン注入する。イオン注入によりｐウェル領域１６が形成される。
【００６４】
ステップＳ１０４では、まず、フォトリソグラフィーとエッチングによるパターニングにより、第２のマスク材を形成する。そして、第２のマスク材をイオン注入マスクとして用いて、ｎ型不純物である窒素をドリフト層１４にイオン注入し、ソース領域１８を形成する。
【００６５】
ステップＳ１０６では、フォトリソグラフィーとエッチングによるパターニングにより、第３のマスク材を形成する。第３のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウムをドリフト層１４にイオン注入し、ｐウェルコンタクト領域２０を形成する。
【００６６】
ステップＳ１０８では、ドリフト層１４及びｐウェル領域１６を熱酸化し、ドリフト層１４及びｐウェル領域１６上に第１の酸化シリコン膜を形成する。第１の酸化シリコン膜は、ゲート絶縁層２８の一部となる。
【００６７】
熱酸化は、例えば、ドライ酸素雰囲気で行われる。熱酸化の温度は、例えば、１０００℃以上１２５０℃以下である。第１の酸化シリコン膜の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。
【００６８】
第１の酸化シリコン膜には、ドリフト層１４及びｐウェル領域１６の熱酸化により生じた余剰の炭素が取り込まれる。そして、第１の酸化シリコン膜に取り込まれた炭素の一部は、第１の酸化シリコン膜中で３個のシリコンと結合し安定化する。言い換えれば、第１の酸化シリコン膜に取り込まれた炭素の一部は、第１の酸化シリコン膜中で第２の結合構造を形成して安定化する。
【００６９】
ステップＳ１１０では、第１のゲート絶縁膜の上に第２の酸化シリコン膜を形成する。第２の酸化シリコン膜は、ゲート絶縁層２８の一部となる。
【００７０】
第２の酸化シリコン膜は、例えば、ＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ法）、又は、ＰＶＤ法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）により形成される堆積膜である。第２の酸化シリコン膜の厚さは、例えば、２０ｎｍ以上１００ｎｍ以下である。
【００７１】
第２の酸化シリコン膜は、例えば、オルトケイ酸テトラエチル（ＴＥＯＳ）をソースガスとしてＣＶＤ法により形成される酸化シリコン膜である。
【００７２】
ステップＳ１１２では、第１のアニールが行われる。第１のアニールは、例えば、非酸化性雰囲気で行われる。第１のアニールの温度は、例えば、９００℃以上１３００℃以下である。第１のアニールは、第１の酸化シリコン膜、及び、第２の酸化シリコン膜のデンシファイアニールである。第１のアニールにより、第１の酸化シリコン膜、及び、第２の酸化シリコン膜が緻密な膜となる。
【００７３】
ステップＳ１１４では、加熱触媒体法によって生成された原子状フッ素（Ｆ）が、第１の酸化シリコン膜及び第２の酸化シリコン膜に照射される。加熱触媒体法によって生成された原子状フッ素（Ｆ）が、第１の酸化シリコン膜及び第２の酸化シリコン膜に導入される。
【００７４】
加熱触媒体法は、熱解離用の金属フィラメントにより熱解離を起こさせる原子状元素生成方法である。加熱触媒体法により、フッ素分子、水素分子、重水素分子を、それぞれ、フッ素原子、水素原子、重水素原子に解離させることができる。金属フィラメントは、例えば、タングステン、モリブデン、鉄クロム、レ二ウム、又は、トリウムである。
【００７５】
加熱触媒体法で、加熱したタングステンフィラメントにフッ素ガスを導入する。タングステンフィラメント上でフッ素分子の解離吸着が起こる。そして、原子状フッ素がタングステンフィラメント上から熱脱離する。タングステンフィラメントの加熱温度は、例えば、１６００℃である。
【００７６】
原子状フッ素は、第１の酸化シリコン膜及び第２の酸化シリコン膜に照射される。原子状フッ素は、第１の酸化シリコン膜及び第２の酸化シリコン膜に導入される。
【００７７】
図８は、第１の実施形態の半導体装置の製造方法の作用の説明図である。第１の酸化シリコン膜及び第２の酸化シリコン膜に導入された原子状フッ素は、第２の結合構造の中の炭素と結合し、第１の結合構造を形成する。言い換えれば、第２の結合構造が、第１の結合構造に変換される。
【００７８】
ステップＳ１１６では、第２のゲート絶縁膜上に、ゲート電極３０を形成する。ゲート電極３０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
【００７９】
ステップＳ１１８では、ゲート電極３０上に、層間絶縁膜３２が形成される。層間絶縁膜３２は、例えば、酸化シリコン膜である。
【００８０】
ステップＳ１２０で、ソース電極３４が形成される。ソース電極３４は、ソース領域１８、及び、ｐウェルコンタクト領域２０上に形成される。ソース電極３４は、例えば、ニッケル（Ｎｉ）とアルミニウム（Ａｌ）のスパッタにより形成される。
【００８１】
ステップＳ１２２では、ドレイン電極３６が形成される。ドレイン電極３６は、炭化珪素基板１２の裏面側に形成される。ドレイン電極３６は、例えば、ニッケルのスパッタにより形成される。
【００８２】
ステップＳ１２４では、第２のアニールが行われる。第２のアニールは、例えば、アルゴンガス雰囲気で、４００℃以上１０００℃以下で行われる。第２のアニールにより、ソース電極３４とドレイン電極３６のコンタクト抵抗が低減する。
【００８３】
以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。
【００８４】
次に、第１の実施形態の半導体装置の作用及び効果について説明する。
【００８５】
炭化珪素を用いてＭＯＳＦＥＴを形成する場合、閾値電圧の変動が生ずるという問題がある。ゲート絶縁層のバンドギャップ中に存在するエネルギー準位（ｅｎｅｒｇｙ  ｓｔａｔｅ）が、閾値電圧の変動を引き起こすことが考えられる。
【００８６】
また、炭化珪素を用いてＭＯＳＦＥＴを形成する場合、キャリアの移動度が劣化するという問題がある。炭化珪素層とゲート絶縁層との間の界面準位（ｓｕｒｆａｃｅ  ｓｔａｔｅ）やゲート絶縁層のバンドギャップ中に存在するエネルギー準位がキャリアの移動度の劣化を引き起こすと考えられる。
【００８７】
また、ゲート絶縁膜のリーク電流が増大するという問題がある。ゲート絶縁層のバンドギャップ中に存在するエネルギー準位が、ゲート絶縁膜のリーク電流を引き起こすことが考えられる。
【００８８】
第１の実施形態のＭＯＳＦＥ１００は、ゲート絶縁層中にエネルギー準位を形成する３配位の炭素が低減されている。したがって、閾値電圧の変動、キャリアの移動度の劣化、及び、ゲート絶縁膜のリーク電流の増大が抑制される。よって、特性の向上したＭＯＳＦＥＴが実現される。以下、詳述する。
【００８９】
発明者らの第一原理計算により、酸化シリコン膜の中に炭素が拡散すると、３個のシリコンと結合する３配位の炭素が、多量に生成されることが明らかになった。すなわち、図５に示す第２の結合構造が、酸化シリコン膜中に多量に生成されることが明らかになった。
【００９０】
例えば、第１の酸化シリコン膜の熱酸化による形成や、第２の酸化シリコン膜のデンシファイアニールの際に、炭化珪素が酸化されることで余剰の炭素が発生する。この余剰の炭素が、第１の酸化シリコン膜や第２の酸化シリコン膜に拡散することで、第２の結合構造が生成される。
【００９１】
図９は、第１の実施形態の半導体装置の作用及び効果の説明図である。図９（ａ）は、酸化シリコン膜中に第２の結合構造がある場合のバンド図である。図９（ｂ）は、酸化シリコン膜中に第１の結合構造がある場合のバンド図である。図９は、発明者の第一原理計算に基づいている。
【００９２】
酸化シリコン膜中に３個のシリコンと結合する３配位の炭素がある場合、すなわち、第２の結合構造がある場合、図９（ａ）に示すように、酸化シリコン膜中に電子が入っていないエネルギー準位（図９中の白丸）と、電子で埋まったエネルギー準位（図９中の黒丸）が生じることが明らかになった。
【００９３】
第２の結合構造で生じるエネルギー準位は、４Ｈ−ＳｉＣのバンドギャップの中央付近に位置する。ＭＯＳＦＥＴの動作中に、第２の結合構造で生じるエネルギー準位に電子がトラップされたり、デトラップしたりすることで、ＭＯＳＦＥＴの閾値電圧の変動が生じると考えられる。また、第２の結合構造で生じるエネルギー準位は、キャリアの移動度の劣化やゲート絶縁膜のリーク電流の増大の要因にもなると考えられる。
【００９４】
一方、図９（ｂ）に示すように、酸化シリコン膜中の第１の結合構造の場合、酸化シリコン膜中には、電子で埋まった準位のみがある。言い換えれば、酸化シリコン膜のバンドギャップ中には、電子がトラップされたり、デトラップしたりするエネルギー準位がない。
【００９５】
したがって、第１の結合構造は、閾値電圧の変動、キャリアの移動度の劣化、及び、ゲート絶縁膜のリーク電流の増大を生じさせない。
【００９６】
第１の実施形態のＭＯＳＦＥＴ１００は、酸化シリコン膜中の第２の結合構造が、第１の結合構造に変換されている。したがって、第２の結合構造がもたらす、酸化シリコン膜中の有害なエネルギー準位が消滅する。よって、ＭＯＳＦＥＴ１００の、閾値電圧の変動、キャリアの移動度の劣化及び、ゲート絶縁膜のリーク電流の増大が抑制される。
【００９７】
第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、ステップＳ１１２において、原子状フッ素を用いて第２の結合構造が、第１の結合構造に変換される。原子状フッ素を用いることで、第２の結合構造が、高い効率で第１の結合構造に変換される。また、原子状フッ素を用いることで、酸化シリコン膜が厚い場合、例えば、３０ｎｍ以上の厚さがあったとしても、酸化シリコン膜に活性なフッ素を導入し、第２の結合構造を第１の結合構造に変換することが可能となる。また、例えば、フッ素プラズマを用いる場合と比較すると、炭化珪素層やゲート絶縁膜に与えるダメージが小さくなる。フッ素プラズマを用いる場合、反応性が高いため、絶縁膜中では１０ｎｍ程度で失活する。この過程で、絶縁膜に必要以上にダメージを与える。プラズマ状態ではなく、原子状元素を用いることで、失活することなく、つまり、絶縁膜への無用のダメージを与えることなく、かつ、絶縁膜全体において、第２の結合状態を第１の結合状態への変換する作用だけを実現することができる。したがって、信頼性の高いＭＯＳＦＥＴ１００が実現できる。
【００９８】
ゲート絶縁層２８の中の第１の炭素（Ｃ）は、第２の炭素（Ｃ）よりも多いことが好ましい。言い換えれば、ゲート絶縁層２８の中の第１の結合構造は、第２の結合構造よりも多いことが好ましい。ゲート絶縁層２８の中の第２の結合構造の量が低減されることで、ＭＯＳＦＥＴの特性が向上する。
【００９９】
ステップＳ１１２において、原子状フッ素を用いて第２の結合構造を、第１の結合構造に変換している。例えば、十分な量の原子状フッ素を、十分な時間供給することで、ほぼ全ての第２の結合構造を、第１の結合構造に変換することが可能である。
【０１００】
以上、第１の実施形態によれば、ＭＯＳＦＥＴの閾値電圧の変動が抑制される。また、ＭＯＳＦＥＴのキャリアの移動度の劣化が抑制される。また、ＭＯＳＦＥＴのリーク電流の増大が抑制される。よって、特性の向上したＭＯＳＦＥＴが実現される。
【０１０１】
（第２の実施形態）  
第２の実施形態の半導体装置は、半導体層と絶縁層との間に位置し、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む領域を、更に備える点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
【０１０２】
図１０は、第２の実施形態の半導体装置の模式断面図である。第２の実施形態の半導体装置は、ＭＯＳＦＥＴ２００である。ＭＯＳＦＥＴ２００は、ＤＩＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
【０１０３】
ＭＯＳＦＥＴ２００は、炭化珪素基板１２、ドリフト層１４（炭化珪素層）、ｐウェル領域１６（炭化珪素層）、ソース領域１８、ｐウェルコンタクト領域２０、ゲート絶縁層２８（絶縁層）、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６、及び、界面領域４０（領域）を備える。
【０１０４】
界面領域４０は、ドリフト層１４及びｐウェル領域１６と、ゲート絶縁層２８との間に位置する。界面領域４０は、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群の少なくとも一つの元素（終端元素）を含む。
【０１０５】
図１１は、第２の実施形態の終端元素の濃度分布を示す図である。
【０１０６】
終端元素は、ドリフト層１４及びｐウェル領域１６と、ゲート絶縁層２８との間の界面に偏析している。終端元素の濃度分布のピークが、界面領域４０内にある。
【０１０７】
終端元素の濃度分布のピークに対する半値全幅は、例えば、１ｎｍ以下である。また、濃度分布のピークに対する半値全幅は、例えば、０．２５ｎｍ以下であることが望ましく、０．２ｎｍ未満であることがより望ましい。
【０１０８】
終端元素は、ドリフト層１４及びｐウェル領域１６の最上層のシリコン原子又は炭素原子を置換している。最上層の原子を置換しているため、終端元素は炭化珪素層と３配位していることになる。言い換えれば、終端元素は、炭化珪素の結晶格子のシリコン原子又は炭素原子の位置にある。つまり、終端元素は、炭化珪素層の炭素原子と３配位、又は、炭化珪素層のシリコン原子と３配位していることになる。
【０１０９】
界面領域４０における終端元素の濃度分布のピーク値は、例えば、４×１０１６ｃｍ−３以上４×１０２０ｃｍ−３以下である。
【０１１０】
界面領域４０中の終端元素の濃度及び分布は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｒｏｓｃｏｐｙ：ＳＩＭＳ）により測定することが可能である。また、終端元素の濃度及び分布は、例えば、ＸＰＳ、ＴＥＭ−ＥＤＸ、Ａｔｏｍ  Ｐｒｏｂｅ、ＨＲ−ＲＢＳなどにより電子状態とその空間分布の特定が可能となる。また、赤外分光法（Ｉｎｆｒａｒｅｄ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）、ラマン分光法によっても、炭化珪素層に３配位する構造に基づく振動モードが観測される。
【０１１１】
ゲート絶縁層２８及び炭化珪素層における終端元素の濃度は、例えば、２×１０１６ｃｍ−３以下である。
【０１１２】
次に、第２の実施形態の半導体装置の製造方法について説明する。
【０１１３】
第２の実施形態の半導体装置の製造方法は、原子状フッ素を照射する前に、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む雰囲気中で熱処理を行う点で、第１の実施形態の製造方法と異なる。
【０１１４】
図１２は、第２の実施形態の半導体装置の製造方法の工程フロー図である。
【０１１５】
図１２に示すように、第２の実施形態の半導体装置の製造方法は、ドリフト層形成（ステップＳ１００）、ｐ型不純物イオン注入（ステップＳ１０２）、ｎ型不純物イオン注入（ステップＳ１０４）、ｐ型不純物イオン注入（ステップＳ１０６）、第１の酸化シリコン膜形成（ステップＳ１０８）、界面終端熱処理（ステップＳ１０９）、第２の酸化シリコン膜形成（ステップＳ１１０）、第１のアニール（ステップＳ１１２）、原子状フッ素照射（ステップＳ１１４）、ゲート電極形成（ステップＳ１１６）、層間絶縁膜形成（ステップＳ１１８）、ソース電極形成（ステップＳ１２０）、ドレイン電極形成（ステップＳ１２２）、及び、第２のアニール（ステップＳ１２４）を備える。
【０１１６】
ステップＳ１０９では、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群の少なくとも一つの元素（終端元素）を含む雰囲気中で熱処理を行う。熱処理の温度は、例えば、３００℃以上９００℃以下である。
【０１１７】
ステップＳ１０９により、界面領域４０が形成される。  
【０１１８】
次に、第２の実施形態の半導体装置の作用及び効果について説明する。
【０１１９】
炭化珪素を用いてＭＯＳＦＥＴを形成する場合、キャリアの移動度が劣化するという問題がある。炭化珪素層とゲート絶縁層との間の界面準位（ｓｕｒｆａｃｅ  ｓｔａｔｅ）やゲート絶縁層中のエネルギー準位（ｅｎｅｒｇｙ  ｓｔａｔｅ）がキャリアの移動度の劣化を引き起こすと考えられる。
【０１２０】
炭化珪素層とゲート絶縁層との間の界面準位は、炭化珪素層の最上層のシリコン原子又は炭素原子のダングリングボンドにより生じると考えられる。
【０１２１】
第２の実施形態のＭＯＳＦＥＴ２００では、炭化珪素層とゲート絶縁層２８との間の界面準位の量が、界面領域４０を形成することで低減される。ＭＯＳＦＥＴ２００では、ドリフト層１４及びｐウェル領域１６の最上層の、ダングリングボンドを有するシリコン原子、又は、ダングリングボンドを有する炭素原子が、終端元素により置換される。したがって、ダングリングボンドが減少する。よって、ＭＯＳＦＥＴ２００では、キャリアの移動度の劣化が抑制される。
【０１２２】
以上、第２の実施形態によれば、ＭＯＳＦＥＴの閾値電圧の変動が抑制される。また、ＭＯＳＦＥＴのキャリアの移動度の劣化が更に抑制される。また、ＭＯＳＦＥＴのリーク電流の増大が抑制される。よって、特性の向上したＭＯＳＦＥＴが実現される。
【０１２３】
（第３の実施形態）
第３の実施形態の半導体装置は、トレンチ内にゲート電極を備えるトレンチゲート型のＭＯＳＦＥＴである点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
【０１２４】
図１３は、第３の実施形態の半導体装置の模式断面図である。第３の実施形態の半導体装置は、ＭＯＳＦＥＴ３００である。ＭＯＳＦＥＴ３００は、トレンチ内にゲート電極を備えるトレンチゲート型のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ３００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
【０１２５】
ＭＯＳＦＥＴ３００は、炭化珪素基板１２、ドリフト層１４（炭化珪素層）、ｐウェル領域１６（炭化珪素層）、ソース領域１８、ｐウェルコンタクト領域２０、ゲート絶縁層２８（絶縁層）、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６、及び、トレンチ５０を備える。トレンチ５０は、第１の側面５０ａ、第２の側面５０ｂ、底面５０ｃを有する。
【０１２６】
炭化珪素基板１２の表面は、シリコン面に対し０度以上８度以下のオフ角を備える。炭化珪素基板１２の表面のオフ方向は、例えば、＜１１−２０＞方向である。
【０１２７】
トレンチ５０は、ソース領域１８、及び、ｐウェル領域１６を貫通し、ドリフト層１４に達する。トレンチ５０の底面５０ｃは、ドリフト層１４に位置する。
【０１２８】
トレンチ５０の中に、ゲート絶縁層２８及びゲート電極３０が設けられる。
【０１２９】
トレンチ５０の第１の側面５０ａ、及び、第２の側面５０ｂは、ｍ面に対し０度以上８度以下傾斜した面である。トレンチ５０の第１の側面５０ａ、及び、第２の側面５０ｂは、ｍ面に対し０度以上８度以下のオフ角を備える。
【０１３０】
トレンチ５０の第１の側面５０ａ、及び、第２の側面５０ｂは、ゲート絶縁層２８に対向する。ゲート絶縁層２８は、例えば、第１の側面５０ａ、及び、第２の側面５０ｂに接する。第１の側面５０ａ、及び、第２の側面５０ｂとｍ面とのオフ角は、０度以上８度以下である。ゲート絶縁層２８と、対向するｐウェル領域１６の面は、ｍ面とのオフ角が、０度以上８度以下の面である。
【０１３１】
次に、第３の実施形態の半導体装置の作用及び効果について説明する。
【０１３２】
ＭＯＳＦＥＴ３００は、トレンチゲート型であるため、チップの単位面積あたりのチャネル密度が高くなる。したがって、例えば、第１の実施形態のＭＯＳＦＥＴ１００と比べてオン抵抗が低減する。また、第１の実施形態のＭＯＳＦＥＴ１００と同様の作用により、ＭＯＳＦＥＴの閾値電圧の変動が抑制される。また、ＭＯＳＦＥＴのキャリアの移動度の劣化が更に抑制される。また、ＭＯＳＦＥＴのリーク電流の増大が抑制される。
【０１３３】
図１４は、第３の実施形態の半導体装置の作用及び効果の説明図である。図１４（ａ）、図１４（ｂ）は、酸化シリコン膜中に第２の結合構造がある場合のバンド図である。図１４（ｃ）は、酸化シリコン膜中に第１の結合構造がある場合のバンド図である。図１４は、発明者の第一原理計算に基づいている。
【０１３４】
ＳｉＣのｍ面の最表面には、Ｓｉ（シリコン）及びＣ（炭素）の双方が配列している。このため、Ｃ（炭素）のダングリングボンドが存在し得る。図１４（ａ）に示すように、Ｃ（炭素）のダングリングボンドは、４Ｈ−ＳｉＣのバンドギャップ中に、エネルギー準位を生成する。
【０１３５】
図１４（ｂ）に示す用に、第２の結合構造で生じる酸化シリコン膜中のエネルギー準位から、Ｃ（炭素）のダングリングボンドで生じるエネルギー準位に電子が移動することが想定される。この場合、酸化シリコン膜側を正、ＳｉＣ側を負とするダイポールが形成される。したがって、酸化シリコン膜の伝導帯下端とＳｉＣの伝導体下端とのエネルギー差（ΔＥｃ）が低下する。よって、ＭＯＳＦＥＴのゲート絶縁層のリーク電流が増大するおそれがある。
【０１３６】
一方、図１４（ｃ）に示すように、酸化シリコン膜中の第１の結合構造の場合、酸化シリコン膜中には、電子で埋まった準位のみがある。言い換えれば、酸化シリコン膜のバンドギャップ中には、電子の供給源となるエネルギー準位がない。したがって、ＭＯＳＦＥ３００によれば、ＭＯＳＦＥＴのゲート絶縁層のリーク電流の増大が更に抑制される。
【０１３７】
なお、第１の側面５０ａ、及び、第２の側面５０ｂが、ｍ面と同様、最表面にＣ（炭素）が配列するその他の面であっても、同様のゲート絶縁層のリーク電流の増大抑制効果が得られる。例えば、第１の側面５０ａ、及び、第２の側面５０ｂを、ａ面やカーボン面とすることも可能である。
【０１３８】
以上、第３の実施形態によれば、ＭＯＳＦＥＴの閾値電圧の変動が抑制される。また、ＭＯＳＦＥＴのキャリアの移動度の劣化が抑制される。また、ＭＯＳＦＥＴのリーク電流の増大が更に抑制される。また、ＭＯＳＦＥＴのオン抵抗が増大する。よって、特性の向上したＭＯＳＦＥＴが実現される。
【０１３９】
（第４の実施形態）
第４の実施形態の半導体装置は、ＭＯＳＦＥＴの終端領域のゲート絶縁層に第１の結合構造が存在する点で第１の実施形態と異なっている。第１の実施形態と重複する内容については一部記述を省略する。
【０１４０】
図１５は、第４の実施形態の半導体装置の模式断面図である。第４の実施形態の半導体装置は、ＭＯＳＦＥＴ４００である。ＭＯＳＦＥＴ４００は、素子領域と、素子領域の周囲に設けられる終端領域を備えている。終端領域は、ＭＯＳＦＥＴ４００の耐圧を向上させる機能を備える。
【０１４１】
素子領域には、例えば、第１の実施形態のＭＯＳＦＥＴ１００がユニットセルとして配置される。
【０１４２】
終端領域は、ｐ型のリサーフ領域６０（炭化珪素層）、ｐ＋型のコンタクト領域６２、ｐ型のガードリング領域６４（炭化珪素層）、ゲート絶縁層２８（絶縁層）、フィールド酸化膜３３を備える。
【０１４３】
ゲート絶縁層２８の構成は、第１の実施形態の半導体装置と同様である。
【０１４４】
フィールド酸化膜３３は、例えば、酸化シリコン膜である。
【０１４５】
ＭＯＳＦＥＴ４００のオフ時に、リサーフ領域６０、ガードリング領域６４、及び、ガードリング領域６４の間のドリフト層１４に空乏層が形成されることで、ＭＯＳＦＥＴ４００の耐圧が向上する。
【０１４６】
しかし、ゲート絶縁層２８中にエネルギー準位が存在すると、電荷がエネルギー準位にトラップされる。トラップされた電荷の電界により、所望の空乏層が形成されなくなる恐れがある。この場合、ＭＯＳＦＥＴ４００の耐圧が劣化する。
【０１４７】
第４の実施形態によれば、ゲート絶縁層２８の第２の結合構造が、第１の結合構造に変換されている。したがって、ゲート絶縁層２８中のエネルギー準位が低減されている。よって、所望の空乏層が形成され耐圧の安定したＭＯＳＦＥＴが実現される。
【０１４８】
（第５の実施形態）
第５の実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
【０１４９】
図１６は、第５の実施形態の駆動装置の模式図である。駆動装置５００は、モーター１４０と、インバータ回路１５０を備える。
【０１５０】
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
【０１５１】
第５の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置５００の特性が向上する。
【０１５２】
（第６の実施形態）
第６の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
【０１５３】
図１７は、第６の実施形態の車両の模式図である。第６の実施形態の車両６００は、鉄道車両である。車両６００は、モーター１４０と、インバータ回路１５０を備える。
【０１５４】
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両６００の車輪９０が回転する。
【０１５５】
第６の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両６００の特性が向上する。
【０１５６】
（第７の実施形態）
第７の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
【０１５７】
図１８は、第７の実施形態の車両の模式図である。第７の実施形態の車両７００は、自動車である。車両７００は、モーター１４０と、インバータ回路１５０を備える。
【０１５８】
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
【０１５９】
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両７００の車輪９０が回転する。
【０１６０】
第７の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両７００の特性が向上する。
【０１６１】
（第８の実施形態）
第８の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
【０１６２】
図１９は、第８の実施形態の昇降機（エレベータ）の模式図である。第８の実施形態の昇降機８００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
【０１６３】
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
【０１６４】
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
【０１６５】
第８の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機８００の特性が向上する。
【０１６６】
以上、第１ないし第４の実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣなど、その他の結晶構造の炭化珪素に適用することも可能である。
【０１６７】
また、第１ないし第４の実施形態では、炭化珪素のシリコン面、又は、ｍ面にゲート絶縁層２８を設ける場合を例に説明したが、炭化珪素のその他の面、例えば、カーボン面、ａ面、（０−３３−８）面などにゲート絶縁層２８を設ける場合にも本発明を適用することは可能である。
【０１６８】
また、第１ないし第４の実施形態では、半導体層が炭化珪素である場合を例に説明したが、半導体層はダイヤモンドであっても構わない。
【０１６９】
また、ｎチャネル型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）にも本発明を適用することは可能である。
【０１７０】
また、ｎチャネル型に限らず、ｐチャネル型のＭＯＳＦＥＴ又はＩＧＢＴにも本発明を適用することは可能である。
【０１７１】
また、第５ないし第８の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナーなどに適用することも可能である。
【０１７２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１７３】
１４      ドリフト層（半導体層）
１６      ｐウェル領域（半導体層）
２８      ゲート絶縁層（絶縁層）
３０      ゲート電極
４０      界面領域（領域）
６０      リサーフ領域（半導体層）
６４      ガードリング領域（半導体層）
１００    ＭＯＳＦＥＴ（半導体装置）
１５０    インバータ回路
２００    ＭＯＳＦＥＴ（半導体装置）
３００    ＭＯＳＦＥＴ（半導体装置）
４００    ＭＯＳＦＥＴ（半導体装置）
５００    駆動装置
６００    車両
７００    車両
８００    昇降機
【図１】
2020047666.tif 000003
【図２】
2020047666.tif 000004
【図３】
2020047666.tif 000005
【図４】
2020047666.tif 000006
【図５】
2020047666.tif 000007
【図６】
2020047666.tif 000008
【図７】
2020047666.tif 000009
【図８】
2020047666.tif 000010
【図９】
2020047666.tif 000011
【図１０】
2020047666.tif 000012
【図１１】
2020047666.tif 000013
【図１２】
2020047666.tif 000014
【図１３】
2020047666.tif 000015
【図１４】
2020047666.tif 000016
【図１５】
2020047666.tif 000017
【図１６】
2020047666.tif 000018
【図１７】
2020047666.tif 000019
【図１８】
2020047666.tif 000020
【図１９】
2020047666.tif 000021