(57)【要約】【課題】金属電極の機械的強度を高めることができる窒化物半導体デバイスの製造方法及び窒化物半導体デバイスを提供する。【解決手段】窒化物半導体デバイスの製造方法は、窒化物半導体層上にＳｉを含む絶縁性の第１無機化合物膜を堆積する工程と、第１無機化合物膜上に、Ａｌを含む第２無機化合物膜を堆積する工程と、第１無機化合物膜及び第２無機化合物膜を貫通する開口をドライエッチングにより形成する工程と、開口内に金属電極を堆積する工程と、を含む。開口を形成する工程では、フッ素系のガス種を主に含むエッチングガスを用いて第２無機化合物膜及び第１無機化合物膜を連続的にエッチングする。【選択図】図３
2020102535.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体デバイスの製造方法であって、
窒化物半導体層上にＳｉを含む絶縁性の第１無機化合物膜を堆積する工程と、
前記第１無機化合物膜上に、Ａｌを含む第２無機化合物膜を堆積する工程と、
前記第１無機化合物膜及び前記第２無機化合物膜を貫通する開口をドライエッチングにより形成する工程と、
前記開口内に金属電極を堆積する工程と、
を含み、
前記開口を形成する工程では、フッ素系のガス種を主に含むエッチングガスを用いて前記第２無機化合物膜及び前記第１無機化合物膜を連続的にエッチングする、窒化物半導体デバイスの製造方法。
【請求項２】
前記金属電極は、電界効果トランジスタのゲート電極である、請求項１に記載の窒化物半導体デバイスの製造方法。
【請求項３】
前記開口を形成する工程は、
第１の開口を有する最下層レジスト、第２の開口を有する中間層レジスト、及び第３の開口を有する最上層レジストを含み、前記第１〜第３の開口は互いに重なり、前記第２の開口の幅が最も大きい積層レジストを前記第２無機化合物膜上に形成する工程と、
前記積層レジストをマスクとするドライエッチングにより前記第２無機化合物膜及び前記第１無機化合物膜に前記開口を形成する工程と、
を含む、請求項１または２に記載の窒化物半導体デバイスの製造方法。
【請求項４】
前記第１無機化合物膜はＳｉＮ膜である、請求項１〜３のいずれか一項に記載の窒化物半導体デバイスの製造方法。
【請求項５】
前記第２無機化合物膜はＡｌ2Ｏ3膜である、請求項１〜４のいずれか一項に記載の窒化物半導体デバイスの製造方法。
【請求項６】
前記フッ素系のガス種は、ＳＦ6，ＣＦ4，ＣＨＦ3，Ｃ3Ｆ6，及びＣ2Ｆ6からなる群から選択される１つ以上のガス種である、請求項１〜５のいずれか一項に記載の窒化物半導体デバイスの製造方法。
【請求項７】
前記第２無機化合物膜を堆積する工程では、ＡＬＤ法を用いて前記第２無機化合物膜を堆積する、請求項１〜６のいずれか一項に記載の窒化物半導体デバイスの製造方法。
【請求項８】
前記第２無機化合物膜を堆積する工程では、前記第２無機化合物膜の厚さを１０ｎｍ以上５０ｎｍ以下とする、請求項１〜７のいずれか一項に記載の窒化物半導体デバイスの製造方法。
【請求項９】
前記第１無機化合物膜を堆積する工程では、プラズマＣＶＤ法若しくは減圧ＣＶＤ法を用いて前記第１無機化合物膜を堆積する、請求項１〜８のいずれか一項に記載の窒化物半導体デバイスの製造方法。
【請求項１０】
前記第１無機化合物膜を堆積する工程では、前記第１無機化合物膜の厚さを５ｎｍ以上１５０ｎｍ以下とする、請求項１〜９のいずれか一項に記載の窒化物半導体デバイスの製造方法。
【請求項１１】
前記開口を形成する工程では、前記開口の幅を６０ｎｍ以上１５０ｎｍ以下とする、請求項１〜１０のいずれか一項に記載の窒化物半導体デバイスの製造方法。
【請求項１２】
窒化物半導体層と、
窒化物半導体層上に設けられた、Ｓｉを含む絶縁性の第１無機化合物膜と、
前記第１無機化合物膜上に設けられた、Ａｌを含む第２無機化合物膜と、
前記第１無機化合物膜及び前記第２無機化合物膜を貫通する開口内に設けられた金属電極と、
を備え、
前記金属電極の側壁に、Ａｌ及びＦを含む無機化合物が膜状に付着している、窒化物半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体デバイスの製造方法及び窒化物半導体デバイスに関する。
【背景技術】
【０００２】
特許文献１には、高誘電率金属酸化膜のドライエッチング方法に関する技術が開示されている。この方法は、プラズマを用いて高誘電率金属酸化膜をドライエッチングする方法であって、希ガスと混合したＢＣｌ3ガスに、炭素元素比率の高いフルオロカーボンガスを微量添加する。また、特許文献２には、化合物半導体装置及びその製造方法に関する技術が開示されている。この装置は、窒化物半導体のキャリア走行層と、キャリア走行層上に設けられた窒化物半導体のキャリア供給層と、キャリア供給層上に設けられたＳｉＮ膜と、ＳｉＮ膜上に設けられたＡｌ2Ｏ3膜と、を備える。ゲート開口を形成する際、ＢＣｌ3ガスを用いてＡｌ2Ｏ3膜をエッチングしたのち、ＣＦ4ガスを用いてＳｉＮ膜をエッチングする。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−０６４９９１号公報
【特許文献２】特開２０１６−１３４５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
窒化物半導体デバイスの高周波特性といった電気特性の向上のため、デバイス自体の小型化が進んでいる。例えば、高電子移動度トランジスタ（ＨＥＭＴ）といった電界効果トランジスタでは、ゲート電極と半導体層との接触面の長さ（ゲート長）が短いほど高周波特性等の電気特性が向上するので、ゲート長を短縮することが求められている。現在、例えば数十ｎｍオーダーのゲート長が実現している。しかしながら、ゲート電極などの金属電極において、半導体層との接触面が短くなるほど、金属電極の機械的強度は低下する。
【０００５】
本発明の一側面は、金属電極の機械的強度を高めることができる窒化物半導体デバイスの製造方法及び窒化物半導体デバイスの提供を目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面に係る窒化物半導体デバイスの製造方法は、窒化物半導体層上にＳｉを含む絶縁性の第１無機化合物膜を堆積する工程と、第１無機化合物膜上に、Ａｌを含む第２無機化合物膜を堆積する工程と、第１無機化合物膜及び第２無機化合物膜を貫通する開口をドライエッチングにより形成する工程と、開口内に金属電極を堆積する工程と、を含む。開口を形成する工程では、フッ素系のガス種を含み、塩素系のガス種を含まないエッチングガスを用いて第２無機化合物膜及び第１無機化合物膜を連続的にエッチングする。
【発明の効果】
【０００７】
本発明の一側面によれば、金属電極の機械的強度を高めることができる窒化物半導体デバイスの製造方法及び窒化物半導体デバイスを提供できる。
【図面の簡単な説明】
【０００８】
【図１】図１は、一実施形態に係る製造方法によって製造される半導体デバイスの一例として、電界効果トランジスタを示す断面図である。
【図２】図２の（ａ）〜（ｃ）は、窒化物半導体層７を基板２上に形成した後の各工程を説明する断面図である。
【図３】図３の（ａ）および（ｂ）は、窒化物半導体層７を基板２上に形成した後の各工程を説明する断面図である。
【図４】図４の（ａ）および（ｂ）は、窒化物半導体層７を基板２上に形成した後の各工程を説明する断面図である。
【図５】図５は、本発明者によって試作されたトランジスタ１のゲート電極２３付近を示すＳＥＭ写真である。
【発明を実施するための形態】
【０００９】
本発明の実施形態に係る窒化物半導体デバイスの製造方法及び窒化物半導体デバイスの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１０】
図１は、本実施形態に係る製造方法によって製造される半導体デバイスの一例として、電界効果トランジスタ（以下、単にトランジスタという）を示す断面図である。図１に示すように、トランジスタ１は、基板２、窒化物半導体層７、ＳｉＮ膜１１、Ａｌ2Ｏ3膜１２及び１３、ＡｌxＦy膜１４、ソース電極２１、ドレイン電極２２、並びにゲート電極２３を備える。窒化物半導体層７は、基板２側から順に、バッファ層３、チャネル層４、バリア層５、及びキャップ層６を含む。本実施形態のトランジスタ１は、高電子移動度トランジスタ（ＨＥＭＴ）である。チャネル層４内であってチャネル層４とバリア層５との界面近傍には、２次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）が生じる。これにより、チャネル層４内にチャネル領域が形成される。
【００１１】
基板２は、結晶成長用の基板である。基板２として、例えばＳｉＣ基板、ＧａＮ基板、又はサファイア（Ａｌ２Ｏ３）基板が挙げられる。一実施例では、基板２はＳｉＣ基板である。バッファ層３は、チャネル層４及びバリア層５を基板２上にエピタキシャル成長するための緩衝層である。バッファ層３は、窒化物半導体から構成され、例えばＡｌＮ層である。バッファ層３の厚さは、例えば１０ｎｍ以上１００ｎｍ以下である。チャネル層４は、バッファ層３上にエピタキシャル成長した半導体層である。チャネル層４は、窒化物半導体から構成され、例えばＧａＮ層である。チャネル層４の厚さは、例えば４００ｎｍ以上２０００ｎｍ以下である。
【００１２】
バリア層５は、チャネル層４上にエピタキシャル成長した半導体層である。バリア層５は、チャネル層４よりも電子親和力が大きい窒化物半導体から構成され、例えばＡｌＧａＮ層、ＩｎＡｌＮ層、あるいはＩｎＡｌＧａＮ層を含む。バリア層５はｎ型の導電性を示してもよい。バリア層５の厚さは、例えば５ｎｍ以上３０ｎｍ以下である。キャップ層６は、バリア層５上にエピタキシャル成長した半導体層である。キャップ層６は、窒化物半導体から構成され、例えばＧａＮ層である。キャップ層６も不純物を含んでもよい。キャップ層６の厚さの下限値は、例えば１ｎｍである。キャップ層６の厚さの上限値は、例えば５ｎｍである。一実施例では、バリア層５はｎ型のＡｌＧａＮ層であり、キャップ層６はｎ型ＧａＮ層である。
【００１３】
ＳｉＮ膜１１は、窒化物半導体層７上（本実施形態ではキャップ層６上）に設けられた保護膜であって、本実施形態における、Ｓｉを含む絶縁性の第１無機化合物膜の例である。ＳｉＮ膜１１は、窒化物半導体層７の表面（特に、キャップ層６の表面６ａ）を保護するために設けられる。後述するように、ＳｉＮ膜１１は、例えば減圧ＣＶＤ法（Low PressureChemical Vapor Deposition；ＬＰＣＶＤ）もしくはプラズマＣＶＤ法を用いて形成される。ＬＰＣＶＤ法は、成膜圧力を下げ、成膜温度を高くすることによって、緻密な膜を形成する方法である。
【００１４】
Ａｌ2Ｏ3膜１３は、ＳｉＮ膜１１上に設けられた保護膜であって、本実施形態における、Ａｌを含む第２無機化合物膜の例である。Ａｌ2Ｏ3膜１３は、ＳｉＮ膜１１と同様に、窒化物半導体層７の表面（特に、キャップ層６の表面６ａ）を保護するために設けられる。後述するように、Ａｌ2Ｏ3膜１３は、例えば原子層堆積法（AtomicLayer Deposition；ＡＬＤ）を用いて形成される。
【００１５】
ＳｉＮ膜１１及びＡｌ2Ｏ3膜１３には、これらの膜１１，１３を貫通するゲート開口１５ａ、ソース開口１５ｂ、及びドレイン開口１５ｃが形成されている。ソース開口１５ｂとドレイン開口１５ｃとの間隔は、例えば２．５μｍである。ゲート開口１５ａは、ソース開口１５ｂとドレイン開口１５ｃとの間に位置する。ゲート開口１５ａ内では、キャップ層６が露出している。ソース開口１５ｂ及びドレイン開口１５ｃ内ではキャップ層６が除去されており、バリア層５が露出している。
【００１６】
ソース電極２１は、ソース開口１５ｂを塞ぎ、かつ、窒化物半導体層７上に設けられる。ソース電極２１は、ソース開口１５ｂを介してバリア層５と接している。ドレイン電極２２は、ドレイン開口１５ｃを塞ぎ、かつ、窒化物半導体層７上に設けられる。ドレイン電極２２は、ドレイン開口１５ｃを介してバリア層５と接している。ソース電極２１及びドレイン電極２２は、オーミック電極であり、例えば互いに重なるタンタル（Ｔａ）層、アルミニウム（Ａｌ）層及びモリブデン（Ｍｏ）層との合金である。例えば、合金化前のＴａ層の厚さは１０ｎｍであり、Ａｌ層の厚さは１２０ｎｍであり、Ｍｏ層の厚さは６０ｎｍである。Ｔａ層に代えてチタン（Ｔｉ）層を採用することもできる。
【００１７】
ゲート電極２３は、本実施形態における金属電極の例であり、窒化物半導体層７においてソース電極２１とドレイン電極２２との間に位置する領域上において、少なくともゲート開口１５ａ内に設けられている。そして、ゲート電極２３は、ゲート開口１５ａを介してキャップ層６に接している。具体的には、ゲート電極２３は、少なくともゲート開口１５ａを埋め込んでいる。ゲート電極２３は、キャップ層６とショットキ接触する材料を含み、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。この場合、Ｎｉ層がキャップ層６にショットキ接触する。なお、キャップ層６とショットキ接触できる材料としては、Ｎｉの他にＰｔ（白金）等が挙げられる。Ｎｉ層の厚さは例えば８０ｎｍであり、Ａｕ層の厚さは例えば１２０ｎｍである。
【００１８】
ゲート電極２３は、キャップ層６及びＳｉＮ膜１１に接する第１の部分２３ａと、第１の部分２３ａ上に位置する第２の部分２３ｂとを有する。第２の部分２３ｂの幅は、第１の部分２３ａの幅よりも大きい。このため、ゲート電極２３の断面形状は、略Ｔ字形状を呈する。第１の部分２３ａは、少なくともゲート開口１５ａから露出するキャップ層６と、ゲート開口１５ａの開口縁とに接触している。
【００１９】
Ａｌ2Ｏ3膜１２は、Ａｌ2Ｏ3膜１３上に設けられるとともに、ゲート電極２３を覆う。後述するように、Ａｌ2Ｏ3膜１２は例えばＡＬＤ法を用いて形成される。Ａｌ2Ｏ3膜１２には、開口１２ｂ及び１２ｃが形成されている。開口１２ｂは、Ａｌ2Ｏ3膜１２のうちソース電極２１を覆う部分に形成されており、ソース電極２１の上面を露出する。ソース電極２１は、開口１２ｂを介して、図示しないソース電極パッドと接する。開口１２ｃは、Ａｌ2Ｏ3膜１２のうちドレイン電極２２を覆う部分に形成されており、ドレイン電極２２の上面を露出する。ドレイン電極２２は、開口１２ｃを介して、図示しないドレイン電極パッドと接する。
【００２０】
ＡｌxＦy膜１４は、本実施形態における、Ａｌ及びＦを含む無機化合物膜の例である。ＡｌxＦy膜１４は、ゲート電極２３の第１の部分２３ａの側壁、及び該側壁と繋がる第２の部分２３ｂの下面に、膜状に付着している。換言すると、ＡｌxＦy膜１４は、ゲート電極２３の第１の部分２３ａの側壁及び該側壁と繋がる第２の部分２３ｂの下面と、Ａｌ2Ｏ3膜１２との間に形成されている。後述するように、ＡｌxＦy膜１４を構成するＡｌxＦyは、Ａｌ2Ｏ3膜１３に対してドライエッチングを行いゲート開口１５ａを形成する際に、フッ素を含むガス種と、Ａｌ2Ｏ3膜１３のＡｌとが相互に反応して生成される。ＡｌxＦy膜１４は、このＡｌxＦyがゲート電極２３に付着したものである。ＡｌxＦy膜１４の厚さの下限値は例えば１０ｎｍであり、上限値は例えば５０ｎｍである。なお、Ａｌの組成ｘ及びＦの組成ｙは、形成条件によって種々の値をとることができる。また、ＡｌxＦy膜１４にＡｌ及びＦとは異なる別の原子が混入してもよい。
【００２１】
次に、本実施形態に係るトランジスタ１の製造方法を説明する。トランジスタ１を製造する際には、まず、バッファ層３、チャネル層４、バリア層５、及びキャップ層６を含む窒化物半導体層７を基板２上に形成する。例えば、ＭＯＣＶＤ法を用いて、バッファ層３として機能するＡｌＮ層、チャネル層４として機能するＧａＮ層、バリア層５として機能するＡｌＧａＮ層、及びキャップ層６として機能するＧａＮ層を、ＳｉＣ基板上に順にエピタキシャル成長する。
【００２２】
図２の（ａ）〜（ｃ）、図３の（ａ），（ｂ）、及び図４の（ａ），（ｂ）は、窒化物半導体層７を基板２上に形成した後の各工程を説明する断面図である。なお、これらの図においては、基板２の図示を省略している。図２の（ａ）に示されるように、窒化物半導体層７の表面に接しており該表面を覆うＳｉＮ膜１１を窒化物半導体層７上に堆積する。この工程では、ジクロロシランガス及びアンモニアガスを原料とする減圧ＣＶＤ法もしくはプラズマＣＶＤ法により、ＳｉＮ膜１１を窒化物半導体層７上に堆積する。この工程では、堆積時間を制御することにより、ＳｉＮ膜１１の厚さを、例えば５ｎｍ以上１５０ｎｍ以下とする。一実施例では、ＳｉＮ膜１１の厚さは６０ｎｍである。ＳｉＮ膜１１を減圧ＣＶＤ法により形成する場合、その成膜温度の下限値は例えば８００℃であり、上限値は例えば９００℃である。これは、プラズマＣＶＤ法における成膜温度よりも極めて高い温度である。但し、この温度は、窒化物半導体層７の成長温度よりも低い。また、ＳｉＮ膜１１を減圧ＣＶＤ法により堆積する場合、その成膜圧力の下限値は例えば１０Ｐａであり、上限値は例えば１００Ｐａである。ジクロロシランの流量Ｆ１とアンモニアガスの流量Ｆ２との比（Ｆ１／Ｆ２）は、例えば０．３以上である。このジクロロシランの流量比は、ストイキオメトリとなるジクロロシランの流量比よりも大きいため、Ｓｉリッチな膜が形成される。ジクロロシランの流量は例えば１０ｓｃｃｍ〜１００ｓｃｃｍの範囲内であり、アンモニアガスの流量は例えば２００ｓｃｃｍ〜２０００ｓｃｃｍの範囲内である。なお、単位ｓｃｃｍは、標準状態での立方センチメートル毎分を意味する。１ｓｃｃｍは、１．６９×１０−４Ｐａ・ｍ３・ｓｅｃ−１に相当する。
【００２３】
次に、ＳｉＮ膜１１の表面に接しており該表面を覆うＡｌ2Ｏ3膜１３をＳｉＮ膜１１上に堆積する。この工程では、トリメチルアルミニウム（ＴＭＡ）及び酸化剤としてのオゾン（Ｏ3）を原料とするＡＬＤ法により、Ａｌ2Ｏ3膜１３をＳｉＮ膜１１上に堆積する。この工程では、ＡＬＤのサイクル数を制御することにより、Ａｌ2Ｏ3膜１３の厚さを、例えば１０ｎｍ以上５０ｎｍ以下とする。一実施例では、Ａｌ2Ｏ3膜１３の厚さは２０ｎｍである。ＴＭＡの使用レートは例えば８×１０−５グラム／秒である。Ａｌ2Ｏ3膜１３の成膜温度の下限値は例えば２００℃であり、上限値は例えば４００℃である。一実施例では、Ａｌ2Ｏ3膜１３の成膜温度は３００℃である。
【００２４】
続いて、ＳｉＮ膜１１及びＡｌ2Ｏ3膜１３の各一部を選択的にエッチングして、図２の（ｂ）に示されるソース開口１５ｂ及びドレイン開口１５ｃを形成する。具体的には、Ａｌ2Ｏ3膜１３上にレジストを塗布し、ソース開口１５ｂ及びドレイン開口１５ｃと同一の平面形状を有する開口パターンを該レジストに形成する。そして、まずＡｌ2Ｏ3膜１３のドライエッチングを、該開口パターンを介して行う。その際、塩素系のガス種を含む反応ガス（例えばＢＣｌ3とＣｌ2との混合ガス）を用いてＡｌ2Ｏ3膜１３をエッチングする。ＢＣｌ3の流量は例えば３０ｓｃｃｍであり、Ｃｌ2の流量は例えば５ｓｃｃｍである。ＲＦパワーは例えば２００Ｗであり、バイアスパワーは例えば１０Ｗである。圧力は例えば０．４Ｐａである。次に、ＳｉＮ膜１１のドライエッチングを、レジストの開口パターンを介して行う。その際、フッ素系のガス種を含む反応ガス（例えばＣＦ4）を用いてＳｉＮ膜１１をエッチングする。ＣＦ4の流量は例えば５０ｓｃｃｍである。ＲＦパワーは例えば１００Ｗであり、バイアスパワーは例えば３０Ｗである。圧力は例えば０．４Ｐａである。この工程によって、ＳｉＮ膜１１及びＡｌ2Ｏ3膜１３を貫通するソース開口１５ｂ及びドレイン開口１５ｃが形成され、窒化物半導体層７が露出する。
【００２５】
続いて、ソース開口１５ｂ及びドレイン開口１５ｃ内のキャップ層６を、塩素系ガスを反応ガスとするドライエッチングにより除去する。これにより、ソース開口１５ｂ及びドレイン開口１５ｃ内においてバリア層５が露出する。その後、ソース開口１５ｂ内にソース電極２１を形成し、ドレイン開口１５ｃ内にドレイン電極２２を形成する。この工程では、ソース電極２１及びドレイン電極２２のための金属（例えば、Ｔａ層、Ａｌ層及びＭｏ層）を、例えば真空蒸着法等の物理気相成長法（Physical Vapor Deposition；ＰＶＤ）及びリフトオフにより形成する。その後、これらをオーミック電極とするため、例えば５００℃〜６００℃（一実施例では５７０℃、５分）の熱処理によって上記金属を合金化する。
【００２６】
続いて、図２の（ｃ）に示されるように、窒化物半導体層７上の全面（Ａｌ2Ｏ3膜１３上及び各電極２１，２２上）にわたって積層レジスト３０を形成する。積層レジスト３０は、Ａｌ2Ｏ3膜１３上及び各電極２１，２２上にレジスト３１〜３３を順に積層することによって形成される。このため、レジスト３１（最下層レジスト）がＡｌ2Ｏ3膜１３に接しており、レジスト３２（中間層レジスト）がレジスト３１とレジスト３３（最上層レジスト）との間に位置する。レジスト３１〜３３のそれぞれの厚さは、例えば１５０ｎｍ以上８００ｎｍ以下である。本実施形態では、レジスト３１と３３のそれぞれの厚さが実質的に等しく形成されているが、これに限られない。また、レジスト３２が最も厚く形成されているが、これに限られない。一実施例では、レジスト３１〜３３のそれぞれの厚さは２９０／４００／３２０ｎｍである。
【００２７】
レジスト３１〜３３のそれぞれは、電子線レジストである。電子線レジストは、電子線によって露光されるレジストである。レジスト３１，３３は、例えば、α−クロロアクリレートとα−メチルスチレンとの共重合体である。一実施例では、レジスト３１，３３として、日本ゼオン株式会社製のＺＥＰ５２０Ａ−７が用いられる。また、レジスト３２は、レジスト３１，３３とは異なる物質から構成される。レジスト３２は、レジスト３１，３３と異なりアルカリ性溶液に対して可溶性を示す。一実施例では、レジスト３２として、ポリメチルグルタルイミド（ＰＭＧＩ）が用いられる。
【００２８】
続いて、積層レジスト３０に開口３０ａを形成する。この工程では、まず、レジスト３３に開口３３ａ（第３の開口）を形成する。具体的には、開口３３ａの開口幅に対応する第１の幅でレジスト３３を露光する。この露光時にレジスト３３に照射される電子線は、レジスト３１に到達しない。これにより、ゲート電極２３の第２の部分２３ｂの幅を精度よく制御できる。一実施例では、この露光時における電子線のドーズ量は、６０μＣ／ｃｍ２である。そして、レジスト３３において露光された箇所を現像して開口３３ａをレジスト３３に形成する。当該現像では、メチルイソブチルケトン（ＭＩＢＫ）及びメチルエチルケトン（ＭＥＫ）の少なくとも一方を含む溶液によって、レジスト３３の上記箇所をエッチングする。一実施例では、ＭＩＢＫとＭＥＫとの比（ＭＩＢＫ／ＭＥＫ）を６／４以上に設定した溶液が用いられる。
【００２９】
レジスト３３に開口３３ａを形成した後、開口３３ａに重なる開口３２ａ（第２の開口）をレジスト３２に形成する。具体的には、開口３３ａを介してレジスト３２をウェットエッチングする。当該ウェットエッチングでは、例えばアルカリ性溶液を用いて、レジスト３２に開口３２ａを形成する。アルカリ性溶液は、例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液である。なお、開口３２ａの開口幅は、開口３３ａの開口幅よりも大きい。このため、レジスト３３の一部は、レジスト３２に対して庇として機能する。
【００３０】
レジスト３２に開口３２ａを形成した後、開口３２ａ，３３ａに重なる開口３１ａ（第１の開口）をレジスト３１に形成する。具体的には、開口３２ａ，３３ａを介して、開口３１ａの開口幅に対応する幅でレジスト３１を露光する。この露光時にレジスト３１に照射される電子線のドーズ量は、レジスト３３の露光時における電子線のドーズ量よりも大きい。これにより、開口３１ａを確実に形成でき、かつ、その開口３１ａの幅を再現性よく制御できる。一実施例では、この露光時における電子線のドーズ量は、８００μＣ／ｃｍ２である。開口３１ａの幅は、開口３３ａの幅よりも狭い。すなわち、後の工程においてゲート開口１５ａを形成する際に、ゲート開口１５ａの幅を、例えば６０ｎｍ以上１５０ｎｍ以下（一実施例では９０ｎｍ）とする幅に設定する。また、開口３１ａの形成時に開口３２ａ，３３ａの形状変更を防止する観点から、レジスト３１に照射される電子線は、レジスト３２，３３には直接照射されない。そして、レジスト３１において露光された箇所を現像して開口３１ａをレジスト３１に形成する。当該現像では、レジスト３３の現像に用いた溶液よりも弱い現像液が用いられる。これにより、レジスト３１の現像時にレジスト３３がエッチングされることを防止もしくは抑制できる。一実施例では、レジスト３１の現像液は、ＭＩＢＫとイソプロピルアルコール（ＩＰＡ）との混合液である。
【００３１】
以上のように露光及び現像、並びにエッチングを実施することによって、開口３１ａを有するレジスト３１、開口３２ａを有するレジスト３２、及び開口３３ａを有するレジスト３３を含む積層レジスト３０を形成する。開口３１ａ〜３３ａは、互いに重なっており、且つ、開口３０ａを構成する。開口３１ａ〜３３ａにおいて、開口３１ａの開口幅が最も小さく、開口３２ａの開口幅が最も大きい。
【００３２】
続いて、図３の（ａ）に示されるように、積層レジスト３０をマスクとするドライエッチングによって、Ａｌ2Ｏ3膜１３及びＳｉＮ膜１１を貫通するゲート開口１５ａをこれらの膜１３，１１に形成する。この工程では、エッチングガスの種類を途中で変更することなく、Ａｌ2Ｏ3膜１３及びＳｉＮ膜１１それぞれを連続的にエッチングする。プラズマエッチングは、例えば反応性イオンエッチング（ReactiveIon Etching；ＲＩＥ）である。エッチングガス（反応性ガス）としては、フッ素系のガス種を主に含むガスが用いられる。フッ素系のガス種としては、例えばＳＦ6，ＣＦ4，ＣＨＦ3，Ｃ3Ｆ6，及びＣ2Ｆ6からなる群から１つ以上が選択される。「フッ素系のガス種を主に含む」とは、エッチングガス（但し、エッチングに寄与しないＮ2等の不活性ガスを除く）のうち、フッ素系のガス種が半分以上を占めることをいう。一例では、この工程に用いられるエッチングガスはフッ素系のガス種及び不活性ガスからなり、塩素系のガス種（例えばＢＣｌ3、Ｃｌ2等）を含まない。
【００３３】
エッチングガスに含まれるフッ素系のガス種がＣＦ4である場合、Ａｌ2Ｏ3膜１３及びＳｉＮ膜１１のエッチングを通じて、エッチングガス流量は例えば５０ｓｃｃｍ、ＲＦパワーは例えば１００Ｗ、反応圧力は例えば０．４Ｐａに設定される。また、ＳｉＮ膜１１をエッチングする際のバイアスパワーは、Ａｌ2Ｏ3膜１３をエッチングする際のバイアスパワーよりも小さく設定される。一例では、ＳｉＮ膜１１をエッチングする際のバイアスパワーは３０Ｗであり、Ａｌ2Ｏ3膜１３をエッチングする際のバイアスパワーは１０Ｗである。すなわち、Ａｌ2Ｏ3膜１３に対するエッチングが終わりＳｉＮ膜１１に対するエッチングが始まるタイミングの前後に、バイアスパワーが変更される。
【００３４】
フッ素系のガス種を用いる場合、ＳｉＮのエッチングレートは、Ａｌ2Ｏ3のエッチングレートよりも格段に大きい。例えば、バイアスパワーが３０Ｗの場合、Ａｌ2Ｏ3のエッチングレートは毎秒０．１２ｎｍであり、ＳｉＮのエッチングレートは毎秒１．２ｎｍである。また、バイアスパワーが１０Ｗの場合、Ａｌ2Ｏ3のエッチングレートは毎秒０．０４ｎｍであり、ＳｉＮのエッチングレートは毎秒０．４ｎｍである。従って、上記のようにバイアスパワーを変更することによって、Ａｌ2Ｏ3膜１３のエッチング時間が過度に長くなることを抑制しつつ、ＳｉＮ膜１１のエッチング時間を確保してエッチング停止タイミングを精度よく制御することができる。
【００３５】
例えば、Ａｌ2Ｏ3膜１３の厚さが２０ｎｍであり、バイアスパワーを３０Ｗとした場合、Ａｌ2Ｏ3膜１３のエッチング時間は計算上１６８秒となる。実際には、それにオーバーエッチングとして３０秒程度を追加する。なお、オーバーエッチング時間は、計算上のエッチング時間に対して１８％以下に設定され、例えば１０〜１５％の範囲内に設定される。これにより、ゲート開口１５ａのＡｌ2Ｏ3膜１３の部分を完全にエッチングする。その場合、第１のＳｉＮ層１１は最大で約３６ｎｍエッチングされることになるが、第１のＳｉＮ層１１の厚さがそれ以上（例えば６０ｎｍ）あれば、窒化物半導体層７が露出することはない。そして、第１のＳｉＮ層１１の残りの部分（厚さ２４ｎｍ）を、１０Ｗのバイアスパワーにてエッチングする。エッチング時間は計算上６０秒であり、それにオーバーエッチングとして３０秒程度を追加する。
【００３６】
なお、上記の説明ではバイアスパワーの変更タイミングを時間により制御しているが、いわゆるエンドポイントモニタを用いてもよい。すなわち、ウェハ面上の全領域のうちデバイスに無関係な領域（例えばプロセスモニター素子等を作り込む領域）の一部においても、ゲート開口１５ａの形成と同時にＡｌ2Ｏ3膜１３及びＳｉＮ膜１１をエッチングする。そして、Ａｌ2Ｏ3膜１３と第１のＳｉＮ層１１との境界における反射率の変化を観察することにより、Ａｌ2Ｏ3膜１３のエッチングが完了したタイミング（すなわちバイアスパワーの変更タイミング）を精度良く検知することができる。
【００３７】
この工程では、図３の（ａ）に示されるように、レジスト３１の開口３１ａの内側面、及び開口３１ａの周辺に、ＡｌxＦy膜１４が形成される。ＡｌxＦy膜１４は、レジスト３１の開口３１ａの内側面、及び開口３１ａの周辺に、膜状に付着する。このＡｌxＦy膜１４を構成するＡｌxＦyは、Ａｌ2Ｏ3膜１３に対してドライエッチングを行う際に、フッ素を含むガス種と、Ａｌ2Ｏ3膜１３のＡｌとが相互に反応して生成される。前述したように、Ａｌの組成ｘ及びＦの組成ｙは、形成条件（ガス種及びエッチング条件）によって種々の値をとることができる。また、ＡｌxＦy膜１４にＡｌ及びＦとは異なる別の原子が混入してもよい。
【００３８】
続いて、図３の（ｂ）に示されるように、開口３１ａ〜３３ａ及びゲート開口１５ａを介して、ゲート開口１５ａ内及びゲート開口１５ａの周辺に、金属電極を堆積する。金属電極の堆積は、例えばＰＶＤ等の蒸着法によって実施される。この工程では、まず、積層レジスト３０をマスクとして、開口３１ａの開口幅に相当する幅を有し、ゲート開口１５ａの開口幅で窒化物半導体層７に接触する第１の部分２３ａを堆積する。次に、積層レジスト３０をマスクとして、第１の部分２３ａよりも大きい幅を有する第２の部分２３ｂを、第１の部分２３ａ上及びレジスト３１上に堆積する。この工程では、上述したＡｌxＦy膜１４が、第１の部分２３ａの側面のうちレジスト３１と対向する部分、及び第２の部分２３ｂの下面に付着する。
【００３９】
続いて、図４の（ａ）に示されるように、積層レジスト３０を除去することにより、積層レジスト３０上に堆積した金属材料のリフトオフを行う。剥離液としては、例えばクリンスルーＫＳ−７００８Ｂ（登録商標）が用いられる。なお、ＡｌxＦyは、剥離液に対する耐性が高く、積層レジスト３０の剥離を阻害する。また、前の工程において、ＡｌxＦyはレジスト３１だけでなく、レジスト３２の開口３２ａの内側面、及びレジスト３３の開口３３ａの内側面にも付着する。しかしながら、本発明者がトランジスタ１を試作したところ、ＡｌxＦyの付着はレジスト３１に対するものが殆どであり、レジスト３２，３３の開口３２ａ，３３ａに対しては軽微（レジスト３２，３３が完全に覆われない程度）であった。従って、積層レジスト３０の剥離に困難は生じなかった。
【００４０】
続いて、図４の（ｂ）に示されるように、ＳｉＮ膜１１上及び電極２１，２２上にＡｌ2Ｏ3膜１２を堆積し、このＡｌ2Ｏ3膜１２によってゲート電極２３を覆う。この工程では、ＴＭＡ及び酸化剤としてのＯ3を原料とするＡＬＤ法により、Ａｌ2Ｏ3膜１２を堆積する。この工程では、ＡＬＤのサイクル数を制御することにより、Ａｌ2Ｏ3膜１２の厚さを、例えば１０ｎｍ以上６０ｎｍ以下とする。その後、電極２１，２２上のＡｌ2Ｏ3膜１２をエッチングすることにより、開口１２ｂ，１２ｃ（図１を参照）を形成する。以上の工程を経て、図１に示されるトランジスタ１が作製される。なお、このＡｌ2Ｏ3膜１２に代えて、プラズマＣＶＤ法によりＳｉＮ膜を堆積してもよい。
【００４１】
以上に説明した本実施形態によるトランジスタ１及びその製造方法によって得られる作用効果を説明する。前述したように、ＨＥＭＴといった電界効果トランジスタでは、ゲート電極と窒化物半導体層との接触面の長さ（ゲート長）が短いほど高周波特性等の電気特性が向上するので、ゲート長を短縮することが求められている。しかしながら、ゲート電極と窒化物半導体層との接触面の幅が小さくなるほど、ゲート電極と窒化物半導体層との固着度合いが弱くなり、ゲート電極の機械的強度が低下する。更に、窒化物半導体層上にゲート電極を形成する際には窒化物半導体層へのダメージを抑えることが求められるので、ゲート電極を形成する際には、本実施形態のように蒸着リフトオフ法を用いることが多い。蒸着により形成されたゲート電極は、スパッタ法により形成されたゲート電極と比較して、密度が疎であり、且つ窒化物半導体層との密着度合いが低い。従って、ゲート電極の倒壊等の欠損が生じ易く、トランジスタの良品率が抑えられて歩留まりが低下してしまう。
【００４２】
なお、本実施形態のように、ゲート電極をＡｌ2Ｏ3膜等の保護膜で覆うことによって、ゲート電極の機械的強度を増すことができる。そして、この保護膜を厚く形成するほど、ゲート電極の欠損を低減することができる。しかしながら、保護膜を厚くするほどゲート容量が増加するので、トランジスタ１の高周波特性が低下する。従って、トランジスタ１に充分な高周波特性を持たせるためには、ゲート電極の機械的強度を充分に高くすることができない。
【００４３】
このような課題を解決するために、本実施形態では、ゲート開口１５ａを形成する工程において、フッ素系のガス種を主に含むエッチングガスを用いてＡｌ2Ｏ3膜１３及びＳｉＮ膜１１を連続的にエッチングしている。これによりゲート電極２３に付着するＡｌxＦy膜１４は、その後の工程に対するゲート電極２３の耐性（機械的強度）を高めることに寄与する。従って、本実施形態によれば、ゲート電極２３の機械的強度を高めることができるので、ゲート電極２３の倒壊等の欠損を低減し、トランジスタ１の良品率を高めて歩留まりを向上することができる。特に、本実施形態は、ゲート長が短い場合、また、蒸着リフトオフ法を用いてゲート電極２３を形成する場合に好適である。
【００４４】
図５は、本発明者によって試作されたトランジスタ１のゲート電極２３付近を示すＳＥＭ写真である。図５を参照すると、ゲート電極２３の第１の部分２３ａの側面及び第２の部分２３ｂの下面にＡｌxＦy膜１４が付着しており、ゲート電極２３が欠損無く形成されていることがわかる。なお、図中には、ゲート電極２３のＮｉ層２３ｃと、Ａｕ層２３ｄとが示されている。
【００４５】
本実施形態のように、ゲート電極２３は、電界効果トランジスタのゲート電極であってもよい。上述したように、ゲート電極のゲート長が短いほど、電界効果トランジスタの高周波特性が向上する。本実施形態のトランジスタ１及びその製造方法によれば、ゲート電極２３の機械的強度を高めることができるので、ゲート電極２３の欠損の増加を抑えつつ、ゲート長をより短くすることが可能となる。
【００４６】
本実施形態のように、ゲート開口１５ａを形成する工程は、開口３１ａを有するレジスト３１、開口３２ａを有するレジスト３２、及び開口３３ａを有するレジスト３３を含み、開口３１ａ〜３３ａは互いに重なり、開口３２ａの開口幅が最も大きい積層レジスト３０をＡｌ2Ｏ3膜１３上に形成する工程と、積層レジスト３０をマスクとするドライエッチングによりＡｌ2Ｏ3膜１３及びＳｉＮ膜１１にゲート開口１５ａを形成する工程と、を含んでもよい。例えばこのような方法により、Ｔ型のゲート電極２３を形成することができる。また、ゲート電極２３の第１の部分２３ａの側面、及び第２の部分２３ｂの下面にＡｌxＦy膜１４を付着させて、ゲート電極２３の第１の部分２３ａの機械的強度を効果的に高めることができる。
【００４７】
本実施形態のように、フッ素系のガス種は、ＳＦ6，ＣＦ4，ＣＨＦ3，Ｃ3Ｆ6，及びＣ2Ｆ6からなる群から選択される１つ以上のガス種であってもよい。これにより、ＡｌxＦy膜１４を好適に生成することができる。
【００４８】
本発明による半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態ではオーミック電極（ソース電極及びドレイン電極）を形成する前にＡｌ2Ｏ3膜１３を形成しているが、オーミック電極を先に形成し、その後にＡｌ2Ｏ3膜１３を形成してもよい。また、上記実施形態ではＳｉを含む絶縁性の第１無機化合物膜としてＳｉＮ膜１１を例示しているが、他のＳｉ化合物膜であってもよい。また、上記実施形態ではＡｌを含む第２無機化合物膜としてＡｌ2Ｏ3膜１３を例示しているが、他のＡｌ化合物膜であってもよい。
【符号の説明】
【００４９】
１…トランジスタ、２…基板、３…バッファ層、４…チャネル層、５…バリア層、６…キャップ層、６ａ…表面、７…窒化物半導体層、１１…ＳｉＮ膜、１２…Ａｌ2Ｏ3膜、１２ｂ，１２ｃ…開口、１３…Ａｌ2Ｏ3膜、１４…ＡｌxＦy膜、１５ａ…ゲート開口、１５ｂ…ソース開口、１５ｃ…ドレイン開口、２１…ソース電極、２２…ドレイン電極、２３…ゲート電極、２３ａ…第１の部分、２３ｂ…第２の部分、３０…積層レジスト、３１…レジスト（最下層レジスト）、３１ａ…開口（第１の開口）、３２…レジスト（中間層レジスト）、３２ａ…開口（第２の開口）、３３…レジスト（最上層レジスト）、３３ａ…開口（第３の開口）。
【図１】
2020102535.tif 000003
【図２】
2020102535.tif 000004
【図３】
2020102535.tif 000005
【図４】
2020102535.tif 000006
【図５】
2020102535.tif 000007