(57)【要約】      （修正有）【課題】接続されている記憶媒体を検知し、自動で、記憶媒体とＣＰＵとを接続することができる制御基板を提供する。【解決手段】制御基板１において、複数の記憶媒体５，６が接続される複数のコネクタ１０，１４と、複数のコネクタ１０，１４が接続された一つの切替回路４と、切替回路４に接続されたＣＰＵ２と、コネクタ１０に記憶媒体５が接続されたか否かを検知する検知回路とを備える。切替回路４は、検知回路がコネクタ１０に記憶媒体５が接続されたことを検知した場合に、コネクタ１０とＣＰＵ２とを接続し、コネクタ１０に記憶媒体５が接続されていないことを検知した場合に、記憶媒体６が接続されているコネクタ１４とＣＰＵ２とを接続する。【選択図】図２
2020119028.tif 000002
【特許請求の範囲】
【請求項１】
複数の記憶媒体が接続される複数のコネクタと、
該複数のコネクタが接続された一つの切替回路と、
該切替回路に接続された第１ＣＰＵと、
一のコネクタに一の記憶媒体が接続されたか否かを検知する検知回路と
を備え、
前記切替回路は、前記検知回路が前記一のコネクタに前記一の記憶媒体が接続されたことを検知した場合に、前記一のコネクタと前記第１ＣＰＵとを接続し、前記一のコネクタに前記一の記憶媒体が接続されていないことを検知した場合に、他の記憶媒体が接続されている他のコネクタと前記第１ＣＰＵとを接続する、制御基板。
【請求項２】
前記一の記憶媒体は導線を有し、
前記一のコネクタは、所定の電圧でプルアップされた第１端子、及び接地された第２端子を有し、
前記検知回路は、前記一のコネクタに前記一の記憶媒体が接続されて前記導線と前記第１端子及び前記第２端子とが接続されたときに、前記第１端子におけるハイレベルからローレベルへの変化に基づいて、前記一の記憶媒体の接続を検知する、請求項１に記載の制御基板。
【請求項３】
第３の記憶媒体が接続された第２ＣＰＵを備え、
前記検知回路は検知結果を前記第２ＣＰＵへ出力し、
前記第２ＣＰＵは、前記検知結果を第３の記憶媒体に保存し、外部へ出力する、請求項１又は２に記載の制御基板。
【請求項４】
前記一の記憶媒体は、前記第１ＣＰＵを動作するためのオペレーティングシステムを記憶している、請求項１から３までのいずれか１項に記載の制御基板。
【請求項５】
前記複数の記憶媒体の規格は異なり、
前記一の記憶媒体が前記一のコネクタに接続されている場合は、該一の記憶媒体に記憶されたオペレーティングシステムにより前記第１ＣＰＵは動作し、前記一の記憶媒体が前記一のコネクタに接続されていない場合、他のコネクタに接続されている他の記憶媒体に記憶されたオペレーティングシステムにより前記第１ＣＰＵは動作する、請求項４に記載の制御基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、工作機械等の産業機械に備えられる制御基板に関する。
【背景技術】
【０００２】
工作機械等の産業機械の制御基板は、ＣＰＵの中にメモリを備えないものがある。この場合、制御基板に記憶媒体を接続し、記憶媒体に格納されたオペレーティングシステムによりＣＰＵを駆動する。
製品寿命が長い産業機械は、将来の製造中止に備え、複数の記憶媒体を制御基板に接続できるようにする必要がある。この場合、ＳＡＴＡ（Serial Advanced Technology Attachment）スイッチＩＣ（例えば特許文献１）により、ＣＰＵと記憶媒体との接続を切り替える。記憶媒体として、ＳＡＴＡのインタフェース規格に対応したＳＳＤ（Solid State Drive）、Ｈａｌｆ−ｓｌｉｍ  ＳＳＤ、ｍＳＡＴＡ  ＳＳＤ、Ｃｆａｓｔ等が挙げられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３２７２３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の場合、起動中のＯＳ（オペレーティングシステム）を格納した記憶媒体が制御基板のコネクタから外れたとき、ＣＰＵが動かなくなるという問題がある。
【０００５】
本発明は斯かる事情に鑑みてなされたものであり、接続されている記憶媒体を検知し、自動で、記憶媒体とＣＰＵとを接続することができる制御基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る制御基板は、複数の記憶媒体が接続される複数のコネクタと、該複数のコネクタが接続された一つの切替回路と、該切替回路に接続された第１ＣＰＵと、一のコネクタに一の記憶媒体が接続されたか否かを検知する検知回路とを備え、前記切替回路は、前記検知回路が前記一のコネクタに前記一の記憶媒体が接続されたことを検知した場合に、前記一のコネクタと前記第１ＣＰＵとを接続し、前記一のコネクタに前記一の記憶媒体が接続されていないことを検知した場合に、他の記憶媒体が接続されている他のコネクタと前記第１ＣＰＵとを接続する。
【０００７】
上記構成によれば、複数の記憶媒体を制御基板に接続する場合に、制御基板に接続した記憶媒体を検知し、自動で、該記憶媒体と第１ＣＰＵとを接続できる。
【０００８】
上述の制御基板において、前記一の記憶媒体は導線を有し、前記一のコネクタは、所定の電圧でプルアップされた第１端子、及び接地された第２端子を有し、前記検知回路は、前記一のコネクタに前記一の記憶媒体が接続されて前記導線と前記第１端子及び前記第２端子とが接続されたときに、前記第１端子におけるハイレベルからローレベルへの変化に基づいて、前記一の記憶媒体の接続を検知してもよい。
【０００９】
上記構成によれば、記憶媒体を制御基板に接続していることを良好に、容易に検知できる。
【００１０】
上述の制御基板において、第３の記憶媒体が接続された第２ＣＰＵを備え、前記検知回路は検知結果を前記第２ＣＰＵへ出力し、前記第２ＣＰＵは、前記検知結果を第３の記憶媒体に保存し、外部へ出力してもよい。
【００１１】
上記構成によれば、第２ＣＰＵにより記憶媒体の接続の切断を記憶媒体に保存し、作業者に報知し、作業者により接続し直すことができる。
【００１２】
上述の制御基板において、前記一の記憶媒体は、前記第１ＣＰＵを動作するためのオペレーティングシステムを記憶してもよい。
【００１３】
上記構成によれば、第１ＣＰＵがメモリを有さない場合でも、第１ＣＰＵを駆動できる。
【００１４】
上述の制御基板において、前記複数の記憶媒体の規格は異なり、前記一の記憶媒体が前記一のコネクタに接続されている場合は、該一の記憶媒体に記憶されたオペレーティングシステムにより前記第１ＣＰＵは動作し、前記一の記憶媒体が前記一のコネクタに接続されていない場合、他のコネクタに接続されている他の記憶媒体に記憶されたオペレーティングシステムにより前記第１ＣＰＵは動作してもよい。
【００１５】
上記構成によれば、異なる規格の記憶媒体を制御基板に接続でき、優先度が高い記憶媒体が接続されている時は該記憶媒体により第１ＣＰＵを起動し、接続していない時は優先度が低い記憶媒体により第１ＣＰＵを起動できる。
【発明の効果】
【００１６】
本発明にあっては、接続されている記憶媒体を検知し、自動で、記憶媒体とＣＰＵとを接続できる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態に係る工作機械の平面図である。
【図２】制御基板の構成を示す回路図である。
【図３】記憶媒体がコネクタから外れた状態を示す回路図である。
【図４】第２ＣＰＵによる、切断の報知処理を示すフローチャートである。
【図５】ＣｆａｓｔのＣＤＩ、ＣＤＯ信号を使わずに、記憶媒体の接続を切り替える場合の回路図である。
【図６】記憶媒体がコネクタから外れた状態を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、実施の形態を図面に基づいて説明する。図１は実施の形態に係る工作機械２１の平面図である。以下の説明では図に示す前後左右を使用する。
工作機械２１は、基台（図示略）と、該基台に設けた立柱２３とを備える。立柱２３は主軸ヘッド２７を上下動可能に支持する。主軸ヘッド２７は、上下方向を回転軸方向とした主軸（図示略）を回転可能に支持する。主軸ヘッド２７の上端に主軸モータ２５が設けてある。主軸は主軸モータ２５の駆動により回転する。
【００１９】
立柱２３はタレット型の工具マガジン２６を支持する。工具マガジン２６は主軸ヘッド２７の前側に配置してある。工具マガジン２６の周囲に複数の工具が保持してある。工具マガジン２６が回転し、主軸ヘッド２７の上下動によって、主軸に対する工具の取付及び取り外しを行う。主軸の下方に左右方向及び前後方向に移動可能なテーブル２８が配置してある。テーブル２８に治具２４を設ける。治具２４はワークの保持及び保持の解除を行う。
【００２０】
工作機械２１の上側、前側、後側、右側及び左側をカバー２２が覆う。カバー２２の前面に扉３１が設けてある。扉３１の右側に、作業者の操作を受け付ける操作部３２及び画像を表示する表示部３０が設けてある。カバー２２の後側に制御装置２９が設けてある。制御装置２９は、後述する制御基板１を有する。表示部３０は後述する記憶媒体５がコネクタ１０から外れたことを検知した時に報知する。上記検知を報知する手段は表示部３０に限定されない。
【００２１】
図２は、制御基板１の構成を示す回路図である。
制御基板１は、第１ＣＰＵ２、第２ＣＰＵ３、スイッチＩＣ４、コネクタ１０、及び接続端子１４を備える。
第１ＣＰＵ２は、メモリを有さず、表示部３０の表示等を制御する。
第２ＣＰＵ３は工作機械２１の主軸の回転量等の数値の制御を行う。第２ＣＰＵ３には記憶媒体（第３の記憶媒体）７を接続してある。記憶媒体７としては、ＮＶＳＲＡＭ（Non-Volatile Static Random Access Memory）、フラッシュメモリ等が挙げられる。第１ＣＰＵ２と第２ＣＰＵ３は通信バス１８により接続されており、第２ＣＰＵ３の指示に基づいて第１ＣＰＵ２は表示を行う。
【００２２】
スイッチＩＣ４はＳＡＴＡスイッチＩＣであり、第１端子４１、第２端子４２、第３端子４３、第４端子４４、及びスイッチ回路４５を備える。第１端子４１には、第１ＣＰＵ２が接続されている。第２端子４２には外部の記憶媒体５が、第３端子４３には記憶媒体６が接続される。第４端子４４にはスイッチ回路４５に対する切替信号が入力される。
【００２３】
スイッチ回路４５は単極双投スイッチであり、例えばトランジスタ等から構成される。スイッチ回路４５には、第４端子４４への切替信号の入力に応じて制御信号が入力され、第２端子４２に接続した記憶媒体５と、第３端子４３に接続した記憶媒体６のいずれかを選択的に第１端子４１に接続する。
【００２４】
記憶媒体５はＣｆａｓｔであり、記憶媒体６はＳＳＤである。
記憶媒体５は、第１端子５１、第２端子５２、第３端子５３、第１端子５１と第３端子５３とを接続する導線５４を備える。
記憶媒体６は接続端子６１を有し、接続端子６１は接続端子１４に接続する。
記憶媒体５、記憶媒体６は夫々オペレーティングシステム（ＯＳ）５５、６２を記憶しており、第１ＣＰＵ２は、接続したいずれかの記憶媒体に記憶したＯＳにより駆動する。
【００２５】
コネクタ１０は、ＣＤＯ（Card Detect Out）端子（第１端子）１１、接続端子１２、及びＣＤＩ（Card Detect In）端子（第２端子）１３を備える。接続端子１２は第２端子４２に接続し、ＣＤＩ端子１３はグランド接続する。
一端がＣＤＯ端子１１に接続した信号線１７（検知回路）は、他端側に設けられた分岐点１７ａを介して第２ＣＰＵ３及び第４端子４４に接続する。ＣＤＯ端子１１と分岐点１７ａとの間には分岐点１７ｂが設けてあり、分岐点１７ｂにはプルアップ抵抗１６を介し、３．３Ｖの電源１５に接続する。
上述の切替信号は０Ｖ又は３．３Ｖの電圧に対応し、０Ｖに対応する切替信号が第４端子４４に入力された場合、第１端子４１と第２端子４２とを接続する制御信号がスイッチ回路４５に入力される。３．３Ｖに対応する切替信号が第４端子４４に入力された場合、第１端子４１と第３端子４３とを接続する制御信号がスイッチ回路４５に入力される。
【００２６】
記憶媒体５をコネクタ１０に挿入した場合、第１端子５１、第２端子５２、及び第３端子５３は夫々ＣＤＯ端子１１、接続端子１２、ＣＤＩ端子１３に接続する。信号線１７はＣＤＯ端子１１及び第１端子５１を介し導線５４の一端に接続し、導線５４の他端は第３端子５３を及びＣＤＩ端子１３を介し接地する。
スイッチＩＣ４の第４端子４４には、接地に基づく０Ｖの切替信号が入力し、スイッチ回路４５には第１端子４１と第２端子４２とを接続する制御信号が入力し、第１ＣＰＵ２と記憶媒体５とを接続する。第１ＣＰＵ２は、記憶媒体５に記憶したＯＳ５５により駆動する。
【００２７】
図３は、記憶媒体５がコネクタ１０から外れた状態を示す回路図である。図中、図と同一部分は同一符号を付して詳細な説明を省略する。
記憶媒体５をコネクタ１０に挿入していない場合、第１端子５１、第２端子５２、及び第３端子５３はＣＤＯ端子１１、接続端子１２、ＣＤＩ端子１３に接続していない。信号線１７は接地せず、第４端子４４には電源１５から３．３Ｖの電圧が印加する。
スイッチＩＣ４の第４端子４４には、３．３Ｖの切替信号が入力し、スイッチ回路４５には第１端子４１と第３端子４３とを接続する制御信号が入力し、第１ＣＰＵ２と記憶媒体６を接続する。第１ＣＰＵ２は、記憶媒体６に記憶したＯＳ６２により駆動する。
【００２８】
第２ＣＰＵ３は信号線１７を介し、記憶媒体５をコネクタ１０に挿入していないことを検知でき、接続の切断を検知した場合、作業者に報知する。
図４は、第２ＣＰＵ３による、切断の報知処理を示すフローチャートである。
第２ＣＰＵ３は、記憶媒体５と制御基板１の接続を切断したか否かを判定する（Ｓ１）。第２ＣＰＵ３は接続を切断していないと判定した場合（Ｓ１：ＮＯ）、この判定処理を繰り返す。
【００２９】
第２ＣＰＵ３は、接続を切断したと判定した場合（Ｓ１：ＹＥＳ）、記憶媒体７に、記憶媒体５がコネクタ１０から外れたことをログとして記録し（Ｓ２）、表示部３０に切断を表示して、作業者に報知し（Ｓ３）、処理を終了する。Ｓ２は省略してもよい。尚、表示部３０に切断を表示することは、検知結果を外部へ出力する一例であり、その他制御基板１上に発光ＬＥＤを備え、該発光ＬＥＤを点灯させることでもよい。
【００３０】
図５は、比較例であり、ＣｆａｓｔのＣＤＩ、ＣＤＯ信号を使わずに、記憶媒体の接続を切り替える場合の回路図である。図中、図２と同一部分は同一符号を付して詳細な説明を省略する。
図５の制御基板１は、スイッチ２０を有する。スイッチ２０の一方の接点はプルアップ抵抗１６を介し電源１５に接続する。スイッチ２０の他方の接点は抵抗１９を介し接地する。
手動によりスイッチ２０の他方の接点を抵抗１９を介し接地した場合、０Ｖの電圧が第４端子４４に印加し、０Ｖの切替信号に基づいてスイッチ回路４５に第１端子４１と第２端子４２とを接続する制御信号が入力し、第１ＣＰＵ２と記憶媒体５とを接続する。
【００３１】
図６は、記憶媒体５がコネクタ１０から外れた状態を示す回路図である。図中、図２と同一部分は同一符号を付して詳細な説明を省略する。
記憶媒体５がコネクタ１０から外れた場合、第１ＣＰＵ２は、記憶媒体５に接続していないので、動かなくなる。ここで、第２ＣＰＵ３は第１ＣＰＵ２が動かない理由を判断できず、作業者に報知してスイッチ２０の接点を切り替えて記憶媒体６に接続するか、又は記憶媒体５を接続し直すように報知することができない。
実施例の場合、比較例の上述の問題は生じない。
【００３２】
以上より、本発明の制御基板１によれば、制御基板１に複数の規格の記憶媒体を接続している場合に、記憶媒体を制御基板１に接続しているか否かを検知し、手動で記憶媒体５を第１ＣＰＵ２に接続するように切り替えることなく、自動で、記憶媒体５と第１ＣＰＵ２を接続できることが分かる。
また、第２ＣＰＵ３は、記憶媒体５と第１ＣＰＵ２の接続を切断した場合に、作業者に報知することができる。
【００３３】
以上の構成により、製品寿命が長い工作機械２１において、記憶媒体の将来の製造中止に備え、複数の記憶媒体を制御基板１に接続することができる。
そして、優先度が高い記憶媒体５を接続している時は記憶媒体５により第１ＣＰＵ２を起動し、接続していない時は優先度が低い記憶媒体６により第１ＣＰＵ２を起動できる。
なお、スイッチＩＣはＳＡＴＡスイッチＩＣに限定されず、他のインタフェース規格のスイッチＩＣを用いてもよい。記憶媒体も上述の規格に対応する場合には限定されない。
【符号の説明】
【００３４】
１  制御基板
１０  コネクタ
１１  ＣＤＯ端子
１２  接続端子
１３  ＣＤＩ端子
１４  接続端子
１５  電源
１６  プルアップ抵抗
１７  信号線
１８  通信バス
２  第２ＣＰＵ
３  第３ＣＰＵ
４  スイッチＩＣ
５、６、７  記憶媒体
５１  第１端子
５２  第２端子
５３  第３端子
５４  導線
５５、６２  ＯＳ
【図１】
2020119028.tif 000003
【図２】
2020119028.tif 000004
【図３】
2020119028.tif 000005
【図４】
2020119028.tif 000006
【図５】
2020119028.tif 000007
【図６】
2020119028.tif 000008