(57)【要約】【課題】デジタル信号出力の精度を向上させたＡ／Ｄ変換装置を提供することを目的とする。【解決手段】Ａ／Ｄ変換器３０と、前記Ａ／Ｄ変換器３０に接続されたデジタル回路４０とを備え、前記Ａ／Ｄ変換器３０は、並列に設けられた複数の第１，第２，第３Ａ／Ｄ変換部３１，３２，３３を有し、前記複数の第１，第２，第３Ａ／Ｄ変換部３１，３２，３３は、前記Ａ／Ｄ変換器３０に入力されたアナログ信号を、前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３毎に順次デジタル信号に変換し、前記デジタル回路４０は、前記複数の第１，第２，第３Ａ／Ｄ変換部３１，３２，３３の数を整数倍した値毎に、前記デジタル信号を平均する。【選択図】図１
2020127136.tif 000002
【特許請求の範囲】
【請求項１】
Ａ／Ｄ変換器（３０）と、
前記Ａ／Ｄ変換器（３０）に接続されたデジタル回路（４０）と
を備え、
前記Ａ／Ｄ変換器（３０）は、並列に設けられた複数のＡ／Ｄ変換部（３１，３２，３３）を有し、
前記複数のＡ／Ｄ変換部（３１，３２，３３）は、前記Ａ／Ｄ変換器（３０）に入力されたアナログ信号を、前記Ａ／Ｄ変換部（３１，３２，３３）毎に順次デジタル信号に変換し、
前記デジタル回路（４０）は、前記複数のＡ／Ｄ変換部（３１，３２，３３）の数を整数倍した値毎に、前記デジタル信号を平均する
ことを特徴とするＡ／Ｄ変換装置。
【請求項２】
前記デジタル回路（４０）に接続された記憶装置（５１）を有し、
前記記憶装置（５１）は、前記複数のＡ／Ｄ変換部（３１，３２，３３）の数を整数倍した値を記憶し、
前記デジタル回路（４０）は、前記記憶装置（５１）から前記複数のＡ／Ｄ変換部（３１，３２，３３）の数を整数倍した値を読み出すことを特徴とする請求項１に記載のＡ／Ｄ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＡ／Ｄ変換装置に関し、特に複数のＡ／Ｄ変換部を有するＡ／Ｄ変換装置に関する。
【背景技術】
【０００２】
従来のＡ／Ｄ変換装置としては、例えば以下の特許文献１に記載されたＡ／Ｄ変換装置が知られている。すなわち、このＡ／Ｄ変換装置はアナログ信号と基準電圧とをコンパレータによって逐次比較してデジタル信号に変換する逐次比較型Ａ／Ｄコンバータを有するＡ／Ｄ変換装置である。
【０００３】
このような前記逐次比較型Ａ／Ｄコンバータはフラッシュ型Ａ／Ｄコンバータと比較して一般的に高分解能であるが、動作速度は低い。そのため、複数の前記逐次比較型Ａ／Ｄコンバータをそれぞれ別のチャンネルとして並列に配置し、順番に並列動作させることでＡ／Ｄ変換装置全体の動作速度を向上させる構成が知られている。こうしたＡ／Ｄ変換装置において、アナログ信号にノイズが載っていると変換後のデジタル信号に誤差を生ずるため、デジタル回路にて複数回の変換後のデジタル信号を平均することでノイズの影響を低減することが知られている。平均する回数としては、小規模なデジタル回路で構成することができる、２のべき乗回数が一般的に採用される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−０５３６１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
この構成では、各チャンネルのＡ／Ｄコンバータごとにアナログ信号からデジタル信号へ変換する際の誤差が生ずる。図３に、３チャンネルの前記Ａ／Ｄコンバータを配置した場合の、チャンネル毎のデジタル信号の値を示す。アナログ信号のノイズにより、チャンネルごとのデジタル信号に誤差が生じている。このときに例えば２のべき乗回数である４回をデジタル信号の平均の回数としてデジタル信号を平均すると、平均値Ｄ，Ｅ，Ｆで示すようにどのチャンネルから４回の回数を数え始めるかによって、平均後のデジタル信号の変換誤差が変動してしまいデジタル信号出力の精度が悪化するという問題点があった。
【０００６】
この発明は、このような課題を解決するためになされたものであり、デジタル信号出力の精度を向上させたＡ／Ｄ変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、この発明に係るＡ／Ｄ変換装置は、Ａ／Ｄ変換器と、前記Ａ／Ｄ変換器に接続されたデジタル回路とを備え、前記Ａ／Ｄ変換器は、並列に設けられた複数のＡ／Ｄ変換部を有し、前記複数のＡ／Ｄ変換部は、前記Ａ／Ｄ変換器に入力されたアナログ信号を、前記Ａ／Ｄ変換部毎に順次デジタル信号に変換し、前記デジタル回路は、前記複数のＡ／Ｄ変換部の数を整数倍した値毎に、前記デジタル信号を平均する。
【０００８】
また、前記デジタル回路に接続された記憶装置を有し、前記記憶装置は、前記複数のＡ／Ｄ変換部の数を整数倍した値を記憶し、前記デジタル回路は、前記記憶装置から前記複数のＡ／Ｄ変換部の数を整数倍した値を読み出してもよい。
【発明の効果】
【０００９】
この発明に係るＡ／Ｄ変換装置によれば、複数のＡ／Ｄ変換部は、Ａ／Ｄ変換器に入力されたアナログ信号を、Ａ／Ｄ変換部毎に順次デジタル信号に変換し、デジタル回路は、複数のＡ／Ｄ変換部の数を整数倍した値毎に、デジタル信号を平均するため、デジタル信号出力の精度を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態に係るＡ／Ｄ変換装置の概略図である。
【図２】図１に記載のＡ／Ｄ変換装置のデジタル信号の平均を示すグラフである。
【図３】従来のＡ／Ｄ変換装置のデジタル信号の平均を示すグラフである。
【発明を実施するための形態】
【００１１】
以下、この発明の実施の形態を添付図面の図１〜図３に基づいて説明する。なお、従来例と同一又は同等部分には同一符号を付して説明する。
図１は、この発明の実施の形態１に係るＡ／Ｄ変換装置１０の概略図である。前記Ａ／Ｄ変換装置１０は、アナログ回路２０と、Ａ／Ｄ変換器３０と、デジタル回路４０とを有している。前記Ａ／Ｄ変換装置１０は、外部に設けられた既知のディスクエンコーダの出力信号である、ＣＯＳ／ＳＩＮの正弦波のアナログ信号をデジタル信号へと変換するものである。
【００１２】
前記アナログ回路２０は、ディスクエンコーダの受光素子５０に接続されており、前記受光素子５０の出力した正弦波のアナログ信号が前記アナログ回路２０に入力される。すなわち、前記受光素子５０はアナログ信号源を構成している。前記アナログ回路２０は、入力されたアナログ信号を増幅して出力する図示しない増幅回路を内部に有している。
【００１３】
前記アナログ回路２０は、前記Ａ／Ｄ変換器３０が有する第１Ａ／Ｄ変換部３１，第２Ａ／Ｄ変換部３２及び第３Ａ／Ｄ変換部３２にそれぞれ接続されている。前記第１Ａ／Ｄ変換部３１はチャンネル１（Ｃｈ１）の、前記第２Ａ／Ｄ変換部３２はチャンネル２（Ｃｈ２）の、前記第３Ａ／Ｄ変換部３３はチャンネル３（Ｃｈ３）のＡ／Ｄ変換部をそれぞれ構成している。前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３は、既知の逐次比較型Ａ／Ｄコンバータにより構成されている。
【００１４】
前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３は、前記デジタル回路４０に接続されている。前記デジタル回路４０は前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３の出力したデジタル信号を平均する計算等を行うための図示しない既知のロジック回路を有している。具体的には、前記Ａ／Ｄ変換器３０が前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３の３チャンネルで構成されているため、後述するようにそのチャンネル数である３を、整数倍である１倍した３回でデジタル信号を平均するように前記デジタル回路４０は構成されている。なお、前記デジタル回路４０の構成は、前記Ａ／Ｄ変換部のチャンネル数と、予め決められた整数倍の倍数により、デジタル信号を平均する回数に合わせて任意に構成することができる。前記デジタル回路４０は、前記Ａ／Ｄ変換装置１０の外部に設けられデジタル信号からディスクエンコーダの回転位置を検出する外部機器６０に、平均後のデジタル信号を送信する。
【００１５】
また、前記デジタル回路４０はディスクエンコーダの記憶装置５１に接続されている。前記記憶装置５１は、例えばＥＥＰＲＯＭ等の既知のメモリにより構成されている。
【００１６】
次に、この実施の形態における前記Ａ／Ｄ変換装置１０の動作について説明する。ディスクエンコーダの前記受光素子５０から前記アナログ回路２０に入力されたアナログ信号を、前記アナログ回路２０が増幅する。次に前記アナログ回路２０が、前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３にアナログ信号を入力する。前記アナログ回路２０は、最初に前記第１Ａ／Ｄ変換部３１にアナログ信号を入力し、予め決められた時間の経過後、次に前記第２Ａ／Ｄ変換部３２にアナログ信号を入力し、さらに予め決められた時間の経過後、最後に前記第３Ａ／Ｄ変換部３３にアナログ信号を入力する。以降は、前記第１Ａ／Ｄ変換部３１、前記第２Ａ／Ｄ変換部３２、前記第３Ａ／Ｄ変換部３３の順に、繰り返し前記アナログ回路２０から予め決められた時間差でアナログ信号が入力される。前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３はそれぞれ入力されたアナログ信号を順次デジタル信号へ変換して、最初の前記第１Ａ／Ｄ変換部３１（Ｃｈ１）、前記第２Ａ／Ｄ変換部３２（Ｃｈ２）、最後の前記第３Ａ／Ｄ変換部３３（Ｃｈ３）の順に前記デジタル回路４０へ、デジタル信号を繰り返し出力する。３つの前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３をＣｈ１，Ｃｈ２，Ｃｈ３として予め決められた時間の時間差をつけて順次Ａ／Ｄ変換を行うことで、１つのＡ／Ｄ変換部でＡ／Ｄ変換を行うよりも高速にＡ／Ｄ変換を行うことができる。
【００１７】
前記デジタル回路４０に入力されたデジタル信号には、アナログ信号に載ったノイズに起因する誤差が含まれている。その誤差によりチャンネル毎にデジタル信号の値が異なるため、前記デジタル回路４０のロジック回路にて複数回のデジタル信号を平均することでノイズの影響を低減する。平均する回数は、ディスクエンコーダの前記記憶装置５１が記憶している。前記デジタル回路４０は、この平均する回数を前記記憶装置５１から読み出す。
【００１８】
図２に、時間に対する、前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３の各チャンネルから前記デジタル回路４０に入力されたデジタル信号の値が示されている。ここで、アナログ信号をＡ／Ｄ変換したデジタル信号の真の値をＡ／Ｄ真値とし、Ｃｈ１のＡ／Ｄ変換誤差をΔ１、Ｃｈ２のＡ／Ｄ変換誤差をΔ２、Ｃｈ３のＡ／Ｄ変換誤差をΔ３とする。すると、Ｃｈ１のデジタル信号の値はＡ／Ｄ真値＋Δ１、Ｃｈ２のデジタル信号の値はＡ／Ｄ真値＋Δ２、Ｃｈ３のデジタル信号の値はＡ／Ｄ真値＋Δ３として示すことができる。
【００１９】
次に、前記デジタル回路４０は、順次入力されたＣｈ１，Ｃｈ２，Ｃｈ３のデジタル信号の値を、前記記憶装置５１から読み出した平均する回数毎に平均する。ここで、従来のＡ／Ｄ変換装置と同じように、２のべき乗回数である４回をデジタル信号の平均の回数としていた場合、平均値は図３に示すように、
（Ｄ）Ｃｈ１から４回平均した場合  平均値＝（Ｃｈ１＋Ｃｈ２＋Ｃｈ３＋Ｃｈ１）／４＝Ａ／Ｄ真値＋（Δ１＋Δ２＋Δ３）／４＋Δ１／４
（Ｅ）Ｃｈ２から４回平均した場合  平均値＝（Ｃｈ２＋Ｃｈ３＋Ｃｈ１＋Ｃｈ２）／４＝Ａ／Ｄ真値＋（Δ１＋Δ２＋Δ３）／４＋Δ２／４
（Ｆ）Ｃｈ３から４回平均した場合  平均値＝（Ｃｈ３＋Ｃｈ１＋Ｃｈ２＋Ｃｈ３）／４＝Ａ／Ｄ真値＋（Δ１＋Δ２＋Δ３）／４＋Δ３／４
となる。すなわち、Ｃｈ１，Ｃｈ２，Ｃｈ３のいずれから平均を計算し始めるかによって、平均後の平均値のＡ／Ｄ変換誤差分が変動する。
【００２０】
これに対し、この実施の形態における前記Ａ／Ｄ変換装置１０のチャンネル数３を、整数倍である１倍した３回を、デジタル信号の平均の回数としていた場合、平均値は図２に示すように、
（Ａ）Ｃｈ１から３回平均した場合  平均値＝（Ｃｈ１＋Ｃｈ２＋Ｃｈ３）／３＝Ａ／Ｄ真値＋（Δ１＋Δ２＋Δ３）／３
（Ｂ）Ｃｈ２から３回平均した場合  平均値＝（Ｃｈ２＋Ｃｈ３＋Ｃｈ１）／３＝Ａ／Ｄ真値＋（Δ１＋Δ２＋Δ３）／３
（Ｃ）Ｃｈ３から３回平均した場合  平均値＝（Ｃｈ３＋Ｃｈ１＋Ｃｈ２）／３＝Ａ／Ｄ真値＋（Δ１＋Δ２＋Δ３）／３
となる。すなわち、Ｃｈ１，Ｃｈ２，Ｃｈ３のいずれから平均を計算し始めるかによらず、平均後の平均値のＡ／Ｄ変換誤差は一定値（Δ１＋Δ２＋Δ３）／３となる。そのため、Ａ／Ｄ変換値の平均値の相対変化量には誤差が発生せず、デジタル信号出力の精度が向上する。
【００２１】
このように、前記Ａ／Ｄ変換器３０と、前記Ａ／Ｄ変換器３０に接続された前記デジタル回路４０とを備え、前記Ａ／Ｄ変換器３０は、並列に設けられた前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３を有し、前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３は、前記Ａ／Ｄ変換器３０に入力されたアナログ信号を、前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３毎に順次デジタル信号に変換し、前記デジタル回路４０は、前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３の数を整数倍した値毎に、前記デジタル信号を平均するため、デジタル信号出力の精度を向上させることができる。
【００２２】
また、前記デジタル回路４０に接続された前記記憶装置５１を有し、前記記憶装置５１は、前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３の数を整数倍した値を記憶し、前記デジタル回路４０は、前記記憶装置５１から前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３の数を整数倍した値を読み出すため、記憶装置が前記デジタル回路４０に内蔵されていなくても、外部の記憶装置５１にデジタル信号を平均するための値を記憶しておくことができる。
【００２３】
なお、この実施の形態においては前記Ａ／Ｄ変換器３０は前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３の３チャンネルのＡ／Ｄ変換部を有し、そのチャンネル数である３を、整数倍である１倍した３回でデジタル信号を平均するように前記デジタル回路４０は構成されていたが、チャンネル数及び整数倍する数はこれに限定されるものではない。すなわち、チャンネル数は少なくとも２チャンネルであればよく、整数倍する数は予め決められた少なくとも１倍の整数であればよい。
【００２４】
例えば、前記Ａ／Ｄ変換器３０が３チャンネルのＡ／Ｄ変換部を有する場合に、チャンネル数である３を整数倍である２倍した６回でデジタル信号を平均するように前記デジタル回路４０を構成してもよい。この場合平均値は、
（ａ）Ｃｈ１から６回平均した場合  平均値＝（Ｃｈ１＋Ｃｈ２＋Ｃｈ３＋Ｃｈ１＋Ｃｈ２＋Ｃｈ３）／６＝Ａ／Ｄ真値＋（Δ１＋Δ２＋Δ３）／３
（ｂ）Ｃｈ２から６回平均した場合  平均値＝（Ｃｈ２＋Ｃｈ３＋Ｃｈ１＋Ｃｈ２＋Ｃｈ３＋Ｃｈ１）／６＝Ａ／Ｄ真値＋（Δ１＋Δ２＋Δ３）／３
（ｃ）Ｃｈ３から６回平均した場合  平均値＝（Ｃｈ３＋Ｃｈ１＋Ｃｈ２＋Ｃｈ３＋Ｃｈ１＋Ｃｈ２）／６＝Ａ／Ｄ真値＋（Δ１＋Δ２＋Δ３）／３
となる。したがって、３回でデジタル信号を平均する場合と同じく、Ｃｈ１，Ｃｈ２，Ｃｈ３のいずれから平均を計算し始めるかによらず、平均後の平均値のＡ／Ｄ変換誤差は一定値となる。そのため、Ａ／Ｄ変換値の平均値の相対変化量には誤差が発生しない。
【００２５】
また、例えば前記Ａ／Ｄ変換器３０が、４チャンネルのＡ／Ｄ変換部を有する構成として、そのチャンネル数である４を整数倍である１倍，２倍又は３倍…のいずれかとするように前記デジタル回路４０を構成してもよい。
【００２６】
また、前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３は、逐次比較型Ａ／Ｄコンバータであったが、これに限定されるものではなく、フラッシュ型Ａ／Ｄコンバータ等の他の種類のＡ／Ｄコンバータであってもよい。
【００２７】
また、前記Ａ／Ｄ変換装置１０はディスクエンコーダの出力信号をＡ／Ｄ変換するものであったが、それ以外の装置の出力信号のＡ／Ｄ変換に用いられてもよい。すなわち、前記アナログ回路２０に接続されるアナログ信号源はディスクエンコーダの受光素子に限定されるものではなく、例えばサーボモータの制御回路等の任意のアナログ信号源であってもよい。また、前記デジタル回路４０に接続される前記記憶装置５１はディスクエンコーダの記憶装置に限定されるものではなく、例えばサーボモータの制御回路等の記憶装置であってもよいし、前記Ａ／Ｄ変換装置１０が前記記憶装置５１を有していてもよい。さらに、他の手段で前記デジタル回路４０がデジタル信号を平均する数を得られるのであれば、前記記憶装置は設けられていなくともよい。
【００２８】
なお、本発明によるＡ／Ｄ変換装置の要旨としては以下の通りである。すなわち、前記Ａ／Ｄ変換器３０と、前記Ａ／Ｄ変換器３０に接続された前記デジタル回路４０とを備え、前記Ａ／Ｄ変換器３０は、並列に設けられた前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３を有し、前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３は、前記Ａ／Ｄ変換器３０に入力されたアナログ信号を、前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３毎に順次デジタル信号に変換し、前記デジタル回路４０は、前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３の数を整数倍した値毎に、前記デジタル信号を平均する構成であり、また、前記デジタル回路４０に接続された前記記憶装置５１を有し、前記記憶装置５１は、前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３の数を整数倍した値を記憶し、前記デジタル回路４０は、前記記憶装置５１から前記第１，第２，第３Ａ／Ｄ変換部３１，３２，３３の数を整数倍した値を読み出す構成である。
【産業上の利用可能性】
【００２９】
本発明によるＡ／Ｄ変換装置は、Ａ／Ｄ変換器と、Ａ／Ｄ変換器に接続されたデジタル回路とを備え、Ａ／Ｄ変換器は、並列に設けられた複数のＡ／Ｄ変換部を有し、複数のＡ／Ｄ変換部は、Ａ／Ｄ変換器に入力されたアナログ信号を、Ａ／Ｄ変換部毎に順次デジタル信号に変換し、デジタル回路は、複数のＡ／Ｄ変換部の数を整数倍した値毎に、前記デジタル信号を平均するため、デジタル信号出力の精度を向上させることができる。
【符号の説明】
【００３０】
３０              Ａ／Ｄ変換器
３１，３２，３３  第１，第２，第３変換部
４０              デジタル回路
５１              記憶装置
【図１】
2020127136.tif 000003
【図２】
2020127136.tif 000004
【図３】
2020127136.tif 000005