(57)【要約】      （修正有）【課題】負極性サージ電圧によってＮＭＯＳが破壊されることを防止できる電源逆接続保護機能付き通電制御回路を提供する。【解決手段】負荷の通電制御を行う通電制御回路部と、ＮＭＯＳ３４によって、直流電源ＢＴを逆接続した場合に通電制御回路部に逆方向電流Ｉｒが流れるのを阻止する電源逆接続保護回路部３と、を備える電源逆接続保護機能付き通電制御回路１において、電源逆接続保護回路部は、ＮＭＯＳのゲート端子３４Ｇとソース端子３４Ｓとの間に並列に接続する並列ＲＣＺ回路部３２及び直流電源の負極ＢＴＮとドレイン端子３４Ｄとの間に、カソードＤ３ｃをドレイン端子側にして介在する第３ダイオードＤ３を有する。ＮＭＯＳをオンさせた状態下で、負極性サージ電圧を印加された場合に、並列ＲＣＺ回路部によってゲート−ソース間電圧Ｖｇｓをゲートしきい値電圧以上の大きさを保ち、ＮＭＯＳを継続してオンさせる。【選択図】図２
2020127315.tif 000002
【特許請求の範囲】
【請求項１】
負荷の通電制御を行う通電制御回路部と、
ソース端子を直流電源の正極側に、ドレイン端子を上記通電制御回路部側に接続したＮ−チャンネルパワーＭＯＳＦＥＴによって、上記直流電源を逆接続した場合に上記通電制御回路部に逆方向電流が流れるのを阻止する電源逆接続保護回路部と、を備える
電源逆接続保護機能付き通電制御回路であって、
上記電源逆接続保護回路部は、
上記Ｎ−チャンネルパワーＭＯＳＦＥＴのゲート端子と上記ソース端子との間に並列に接続する、
第１抵抗、
第１コンデンサ、及び、
アノードを上記ソース端子側にカソードを上記ゲート端子側にして上記ソース端子を基準とした上記ゲート端子と上記ソース端子との間のゲート−ソース間電圧の上限値を規定するツェナーダイオードからなる
並列ＲＣＺ回路部、及び、
上記直流電源の負極と上記ドレイン端子との間に、カソードを上記ドレイン端子側にして介在する第３ダイオードを有し、
上記電源逆接続保護機能付き通電制御回路に、上記直流電源を正常に接続し、上記ゲート−ソース間電圧をゲートしきい値電圧以上の大きさとして上記Ｎ−チャンネルパワーＭＯＳＦＥＴをオンさせた状態下で、負極性サージ電圧を印加された場合に、上記並列ＲＣＺ回路部によって上記ゲート−ソース間電圧を上記ゲートしきい値電圧以上の大きさを保ち、上記Ｎ−チャンネルパワーＭＯＳＦＥＴを継続してオンさせる
電源逆接続保護機能付き通電制御回路。
【請求項２】
請求項１に記載の電源逆接続保護機能付き通電制御回路であって、
前記電源逆接続保護回路部は、
ゲート端子に接続し、
上記電源逆接続保護機能付き通電制御回路に前記直流電源を正常に接続したときに、前記ゲート−ソース間電圧を前記ゲートしきい値電圧以上の大きさとして前記Ｎ−チャンネルパワーＭＯＳＦＥＴをオンさせるチャージポンプ回路部を有する
電源逆接続保護機能付き通電制御回路。
【請求項３】
請求項２に記載の電源逆接続保護機能付き通電制御回路であって、
前記通電制御回路部は、
前記直流電源を正常に接続した直後の前記Ｎ−チャンネルパワーＭＯＳＦＥＴがオフである状態において、
上記直流電源から上記Ｎ−チャンネルパワーＭＯＳＦＥＴのボディーダイオードを通じて通電制御回路部に流れる順方向電流によっても駆動電圧を発生する駆動電源部と、
上記駆動電源部で発生した駆動電圧で駆動され、前記チャージポンプ回路部を駆動するスイッチングパルスを生成するマイクロコンピュータと、を有する
電源逆接続保護機能付き通電制御回路。
【請求項４】
請求項２または請求項３に記載の電源逆接続保護機能付き通電制御回路であって、
前記チャージポンプ回路部は、
前記Ｎ−チャンネルパワーＭＯＳＦＥＴの前記ドレイン端子と前記ゲート端子との間に介在し、第２抵抗、第２コンデンサ、上記第２コンデンサ側をアノードとした第２ダイオードをこの順に接続した直列ＲＣＤ回路部と、
スイッチングパルスによって、上記第２抵抗と上記第２コンデンサとの間のＲＣノードと前記直流電源の負極との導通をオン／オフするスイッチ素子とを含み、
前記第３ダイオード、前記直列ＲＣＤ回路部、及び、前記並列ＲＣＺ回路部が、
上記電源逆接続保護機能付き通電制御回路に、前記直流電源を接続していない状態で負極性サージ電圧が印加されたとした場合に、
上記第３ダイオード、上記直列ＲＣＤ回路部、及び、上記並列ＲＣＤ回路部を通じて過渡的に流れる電流によって過渡的に発生する過渡ゲート−ソース間電圧が、前記ゲートしきい値電圧を上回る大きさとなる関係に設定してある
電源逆接続保護機能付き通電制御回路。
【請求項５】
請求項４に記載の電源逆接続保護機能付き通電制御回路であって、
前記第３ダイオード、前記直列ＲＣＤ回路部、及び、前記並列ＲＣＺ回路部が、
上記電源逆接続保護機能付き通電制御回路に前記直流電源を逆接続した場合に、
上記第３ダイオード、上記直列ＲＣＤ回路部、及び、前記並列ＲＣＺ回路部を通じて過渡的に流れる電流によって過渡的に発生する過渡ゲート−ソース間電圧が、前記ゲートしきい値電圧を下回る大きさとなる関係に設定してある
電源逆接続保護機能付き通電制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電池などの直流電源から通電制御用半導体素子などを用いて負荷への通電を制御する通電制御回路において、直流電源の極性を誤って逆接続した場合にも、通電制御用半導体素子などの破損を回避する電源逆接続保護機能を付加した、電源逆接続保護機能付きの通電制御回路に関する。
【背景技術】
【０００２】
車載バッテリなどの直流電源から、モータやグロープラグ、ヒータ部を含み排気管を流れる微粒子（煤）を検知する微粒子センサなどの負荷への通電制御をする通電制御回路に、直流電源の正極と負極とを逆に接続する逆接続がされると、通電制御回路に過大な逆方向電流が流れて破損する場合がある。そこでこのような通電制御回路の破損を防止するべく、直流電源が逆接続された場合に逆方向電流が流れるのを防止する電源逆接続保護装置を設けたり、通電制御回路に電源逆接続保護回路部を付加した電源逆接続保護機能付きの通電制御回路とすることが知られている（例えば、引用文献１，２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１７２５７０号公報
【特許文献２】特開２０１３−３８９０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、モータやグロープラグなどのヒータ等の大電力が必要となる負荷を制御する通電制御回路においては、電源逆接続保護回路部を流れる電流が多くなるので、逆方向電流を阻止するスイッチ素子として、オン抵抗の低い、Ｐ−チャンネルパワーＭＯＳＦＥＴ（以下、単にＰＭＯＳともいう。）やＮ−チャンネルパワーＭＯＳＦＥＴ（以下、単にＮＭＯＳともいう。）を用いた電源逆接続保護回路部とすることが多い。
このうちスイッチ素子としてＰＭＯＳを用いた場合には、駆動回路の構成を簡単化しやすいが、ＮＭＯＳに比してオン抵抗が高くなりがちであり、逆にオン抵抗の低いＰＭＯＳは高価格になりがちである。一方、ＮＭＯＳは、ＰＭＯＳに比してオン抵抗が低く、低価格であるが、ゲート電位を電源電位（ソース電位）より高くする必要があるため、ＮＭＯＳを駆動する駆動回路が複雑になりがちである。
【０００５】
また、大電流を流しうるオン抵抗の低いパワーＭＯＳＦＥＴは、耐電圧が低くなりがちであるものの、バッテリを逆接続した場合に掛かる程度の逆電圧では問題を生じることは少ない。しかし、車載された場合には、駆動電流の多いイグニッションコイルやモータなどの誘導性負荷を制御させたときに生じる逆起電力が電源ラインへ逆電圧として印加される場合がある。例えば車載ＥＭＣ規格（ISO7637-2 pulse 1）では、１２Ｖ系でピーク電圧Ｕｓ＝−７５〜−１５０Ｖ，立上り時間ｔｒ＝１μｓｅｃ、継続時間ｔｄ＝２ｍｓｅｃ２４Ｖ系でピーク電圧Ｕｓ＝−３００〜−６００Ｖ，立上り時間ｔｒ＝３μｓｅｃ、継続時間ｔｄ＝１ｍｓｅｃの負極性サージ電圧を規定している。このような負極性サージ電圧が印加された場合には、パワーＭＯＳＦＥＴが破壊される虞があるため、パワーＭＯＳＦＥＴのドレイン−ソース間に並列に、バリスタやツェナーダイオードなどの高価な保護部品を接続しておく必要があった。
【０００６】
本発明は、かかる問題点に鑑みてなされたものであり、スイッチ素子として、オン抵抗が低く、比較的価格も安いＮ−チャンネルパワーＭＯＳＦＥＴを用いながらも、高価な保護部品(ツェナーダイオード、バリスタなど）をソース−ドレイン間に並列に設けなくとも、負極性サージ電圧によってＮＭＯＳが破壊されることを防止できる電源逆接続保護機能付き通電制御回路（以下、単に、制御回路ともいう）を提供する。
【課題を解決するための手段】
【０００７】
上記課題を解決するための本発明の一態様は、負荷の通電制御を行う通電制御回路部と、ソース端子を直流電源の正極側に、ドレイン端子を上記通電制御回路部側に接続したＮ−チャンネルパワーＭＯＳＦＥＴによって、上記直流電源を逆接続した場合に上記通電制御回路部に逆方向電流が流れるのを阻止する電源逆接続保護回路部と、を備える電源逆接続保護機能付き通電制御回路であって、上記電源逆接続保護回路部は、上記Ｎ−チャンネルパワーＭＯＳＦＥＴのゲート端子と上記ソース端子との間に並列に接続する、第１抵抗、第１コンデンサ、及び、アノードを上記ソース端子側にカソードを上記ゲート端子側にして上記ソース端子を基準とした上記ゲート端子と上記ソース端子との間のゲート−ソース間電圧の上限値を規定するツェナーダイオードからなる並列ＲＣＺ回路部、及び、上記直流電源の負極と上記ドレイン端子との間に、カソードを上記ドレイン端子側にして介在する第３ダイオードを有し、上記電源逆接続保護機能付き通電制御回路に、上記直流電源を正常に接続し、上記ゲート−ソース間電圧をゲートしきい値電圧以上の大きさとして上記Ｎ−チャンネルパワーＭＯＳＦＥＴをオンさせた状態下で、負極性サージ電圧を印加された場合に、上記並列ＲＣＺ回路部によって上記ゲート−ソース間電圧を上記ゲートしきい値電圧以上の大きさを保ち、上記Ｎ−チャンネルパワーＭＯＳＦＥＴを継続してオンさせる電源逆接続保護機能付き通電制御回路である。
【０００８】
この電源逆接続保護機能付き通電制御回路では、直流電源を（逆接続でなく）正常に接続し、ＮＭＯＳをオンさせた状態下で、負極性サージ電圧（負極性高電圧パルス電圧）が印加された際にも、ＮＭＯＳを継続してオンさせるので、ＮＭＯＳのソース−ドレイン間には大きな負極性サージ電圧が掛からない。このため、高価な保護部品(ツェナーダイオード、バリスタ）をソース−ドレイン間に並列に設けなくとも、この負極性サージ電圧によってＮＭＯＳが破壊されることを防止できる。
【０００９】
なお、ＮＭＯＳをオンさせた状態下で、負極性サージ電圧を印加することを規定する規格としては、車載ＥＭＣ規格ISO7637-2が例示される。負極性サージの波形例としては、このISO7637-2のpulse 1に規定する、１２Ｖ系でピーク電圧Ｕｓ＝−７５〜−１５０Ｖ，立上り時間ｔｒ＝１μｓｅｃ、継続時間ｔｄ＝２ｍｓｅｃ２４Ｖ系でピーク電圧Ｕｓ＝−３００〜−６００Ｖ，立上り時間ｔｒ＝３μｓｅｃ、継続時間ｔｄ＝１ｍｓｅｃの波形が例示される。
【００１０】
さらに、上述の電源逆接続保護機能付き通電制御回路であって、前記電源逆接続保護回路部は、ゲート端子に接続し、上記電源逆接続保護機能付き通電制御回路に前記直流電源を正常に接続したときに、前記ゲート−ソース間電圧を前記ゲートしきい値電圧以上の大きさとして前記Ｎ−チャンネルパワーＭＯＳＦＥＴをオンさせるチャージポンプ回路部を有する電源逆接続保護機能付き通電制御回路とすると良い。
【００１１】
ＮＭＯＳをオンさせるには、ゲート−ソース間電圧Ｖｇｓをゲートしきい値電圧Ｖｇｓｔｈ以上の大きさとすることが求められるが、電源逆接続保護回路部のＮＭＯＳは、ソース端子を直流電源の正極側に接続しているので、上記条件を満たすには、ゲート電位を直流電源の正極電位（ソース電位）よりも、ゲートしきい値電圧Ｖｇｓｔｈ分以上、高電位とする必要がある。
これに対し、この制御回路では、ＮＭＯＳのゲート端子にチャージポンプ回路が接続されているので、別途の電源等を用意することなく、直流電源を用いて、ゲート電位を高電位とすることができ、電源逆接続保護回路部のＮＭＯＳをオンさせることができる。
【００１２】
さらに上述の電源逆接続保護機能付き通電制御回路であって、前記通電制御回路部は、前記直流電源を正常に接続した直後の前記Ｎ−チャンネルパワーＭＯＳＦＥＴがオフである状態において、上記直流電源から上記Ｎ−チャンネルパワーＭＯＳＦＥＴのボディーダイオードを通じて通電制御回路部に流れる順方向電流によっても駆動電圧を発生する駆動電源部と、上記駆動電源部で発生した駆動電圧で駆動され、前記チャージポンプ回路部を駆動するスイッチングパルスを生成するマイクロコンピュータと、電源逆接続保護機能付き通電制御回路とすると良い。
【００１３】
この制御回路では、通電制御回路部のうち駆動電源部を、ＮＭＯＳがオフであっても、ＮＭＯＳのボディーダイオードを流れる順方向電流によっても駆動電圧を発生できるものとしている。また、この電源部で発生した駆動電圧で駆動されるマイクロコンピュータでスイッチングパルスを発生させている。
このようにして通電制御回路部の一部をなす駆動電源部及びマイクロコンピュータを兼用するので、チャージポンプ回路自体にスイッチングパルスを発生するパルス発生回路を設ける必要がなく、安価な制御回路とすることができる。
【００１４】
なお、ＮＭＯＳがオフであっても、ＮＭＯＳのボディーダイオードを流れる順方向電流によっても駆動電圧を発生できる電源部としては、低電流で駆動できるスイッチングレギュレータやシリーズレギュレータが挙げられる。
【００１５】
さらに、前２項の電源逆接続保護機能付き通電制御回路であって、前記チャージポンプ回路部は、前記Ｎ−チャンネルパワーＭＯＳＦＥＴの前記ドレイン端子と前記ゲート端子との間に介在し、第２抵抗、第２コンデンサ、上記第２コンデンサ側をアノードとした第２ダイオードをこの順に接続した直列ＲＣＤ回路部と、スイッチングパルスによって、上記第２抵抗と上記第２コンデンサとの間のＲＣノードと前記直流電源の負極との導通をオン／オフするスイッチ素子とを含み、前記第３ダイオード、前記直列ＲＣＤ回路部、及び、前記並列ＲＣＺ回路部が、上記電源逆接続保護機能付き通電制御回路に、前記直流電源を接続していない状態で負極性サージ電圧が印加されたとした場合に、上記第３ダイオード、上記直列ＲＣＤ回路部、及び、上記並列ＲＣＤ回路部を通じて過渡的に流れる電流によって過渡的に発生する過渡ゲート−ソース間電圧が、前記ゲートしきい値電圧を上回る大きさとなる関係に設定してある電源逆接続保護機能付き通電制御回路とすると良い。
【００１６】
この通電制御を車載した場合、直流電源（バッテリ）との接続がＯＦＦ状態であっても、その他の回路が動作しており、その回路から発生する磁界により結合された誘導電流が流れる可能性がある。
これに対し、この制御回路では、チャージポンプ回路部に直列ＲＣＤ回路部とスイッチ素子を含んでいる。そして、直流電源を接続していない状態で、所定の負極性サージ電圧（例えば、ISO7637-2 pulse 1に規定する負極性サージ電圧と同等の負極性サージ電圧、１２Ｖ系でピーク電圧Ｕｓ＝−７５〜−１５０Ｖ，立上り時間ｔｒ＝１μｓｅｃ、継続時間ｔｄ＝２ｍｓｅｃ、２４Ｖ系でピーク電圧Ｕｓ＝−３００〜−６００Ｖ，立上り時間ｔｒ＝３μｓｅｃ、継続時間ｔｄ＝１ｍｓｅｃ）が印加された場合には、過渡的に発生する過渡ゲート−ソース間電圧Ｖｇｓｐが、ゲートしきい値電圧Ｖｇｓｔｈを上回る大きさとなる。即ち、この制御回路では、直流電源を接続していない状態で所定の負極性サージ電圧が掛かった場合には、過渡的にゲート−ソース間電圧Ｖｇｓがゲートしきい値電圧Ｖｇｓｔｈを上回り、ＮＭＯＳを過渡的にオンさせることができるので、高価な保護部品(ツェナーダイオード、バリスタ）をＮＭＯＳのソース−ドレイン間に並列に設けなくとも、この負極性サージによってＮＭＯＳが破壊されることが防止される。またこれにより、電源逆接続保護回路部より後段（下流側）の通電制御回路部には、第３ダイオードの順方向電圧程度の電圧しか掛からないので、通電制御回路部に過渡的に大きな逆電圧が印加されることも防止できる。
【００１７】
なお、スイッチングパルスによって、ＲＣノードと負極との接続をオン／オフするスイッチ素子としては、例えば、トランジスタやＦＥＴなどのスイッチング素子を用いることができる。
なお、直列ＲＣＤ回路部及び並列ＲＣＺ回路部をなす第１抵抗Ｒ１、第１コンデンサＣ１、第２抵抗Ｒ２、第２コンデンサＣ２等の各素子の素子定数の大きさなどの選定を、過渡ゲート−ソース間電圧Ｖｇｓｐがゲートしきい値電圧Ｖｇｓｔｈを上回る大きさとなる（Ｖｇｓｐ＞Ｖｇｓｔｈ）ように適宜設定するとよく、例えば、負極性サージ印加時の過渡応答のシミュレーションを行って、各素子の定数の大きさなどを設定するとよい。
【００１８】
さらに上述の電源逆接続保護機能付き通電制御回路であって、前記第３ダイオード、前記直列ＲＣＤ回路部、及び、前記並列ＲＣＺ回路部が、上記電源逆接続保護機能付き通電制御回路に前記直流電源を逆接続した場合に、上記第３ダイオード、上記直列ＲＣＤ回路部、及び、前記並列ＲＣＺ回路部を通じて過渡的に流れる電流によって過渡的に発生する過渡ゲート−ソース間電圧が、前記ゲートしきい値電圧を下回る大きさとなる関係に設定してある電源逆接続保護機能付き通電制御回路とすると良い。
【００１９】
この制御回路では、直流電源を逆接続した際に過渡的に発生する過渡ゲート−ソース間電圧Ｖｇｓｒが、ゲートしきい値電圧Ｖｇｓｔｈを下回る大きさとなる。即ち、この制御回路では、直流電源を逆接続した場合に、ＮＭＯＳによって、継続して通電制御回路部に逆方向電流が流れるのを阻止できるほか、逆接続した直後に、過渡的にゲート−ソース間電圧Ｖｇｓがゲートしきい値電圧Ｖｇｓｔｈを上回り、ＮＭＯＳＦＥＴが過渡的にオンして、通電制御回路部に過渡的に逆方向電流が流れることをも防止することができ、さらに確実に通電制御回路部を逆方向電流から保護できる。
【００２０】
なお、直列ＲＣＤ回路部及び並列ＲＣＺ回路部をなす第１抵抗Ｒ１、第１コンデンサＣ１、第２抵抗Ｒ２、第２コンデンサＣ２等の各素子の各定数の大きさなどの選定を、過渡ゲート−ソース間電圧がゲートしきい値電圧を下回る大きさとなる（Ｖｇｓｒ＜Ｖｇｓｔｈ）ように適宜設定するとよく、例えば、直流電源の逆接続時における電源逆接続保護回路部の過渡応答のシミュレーションを行って、各素子の定数の大きさなどを設定するとよい。
【図面の簡単な説明】
【００２１】
【図１】実施形態に係り、車両に搭載したエンジンの排気管に装着する微粒子センサの制御回路（電源逆接続保護機能付き通電制御回路）の機能ブロックの関係を示す説明図である。
【図２】実施形態に係り、電源逆接続保護回路部の回路構成を示す回路図である。
【図３】実施形態に係り、制御回路にバッテリを正常に接続した場合の、電源逆接続保護回路部の動作を説明する説明図である。
【図４】実施形態に係り、制御回路にバッテリを正常に接続した場合の、ＮＭＯＳのゲート電位Ｖｇ及びソース電位Ｖｓの変化を示すグラフである。
【図５】実施形態に係り、制御回路にバッテリを正常に接続した状態下で、負極性サージを印加した場合の、電源逆接続保護回路部の動作を説明する説明図である。
【図６】実施形態に係り、（ａ）は、ISO7637-2 pulse 1に準拠し、制御回路にバッテリを正常に接続した状態下で印加した負極性サージ電圧の電圧波形を示すグラフであり、（ｂ）は、（ａ）の負極性サージ電圧が印加されたときに、ＮＭＯＳに生じるゲート−ソース間電圧Ｖｇｓの変化を示すグラフである。
【図７】実施形態に係り、制御回路にバッテリを逆接続した場合、及び、バッテリを接続しない状態下で負極性サージを印加した場合の、電源逆接続保護回路部の動作を説明する説明図である。
【図８】実施形態に係り、（ａ）は、制御回路にバッテリを逆接続した場合の電圧波形を示すグラフであり、（ｂ）は、（ａ）の逆接続のバッテリ電圧が印加された場合に生じるゲート−ソース間電圧Ｖｇｓの変化を示すグラフである。
【図９】実施形態に係り、（ａ）は、制御回路にバッテリを接続しない状態下で印加した負極性サージ電圧の電圧波形を示すグラフであり、（ｂ）は、（ａ）の負極性サージ電圧が印加された場合に生じるゲート−ソース間電圧Ｖｇｓの変化を示すグラフである。
【発明を実施するための形態】
【００２２】
（実施形態）
以下、本実施形態に係る微粒子センサＳＳ及び微粒子センサＳＳを制御する制御回路１について、図面を参照しつつ説明する。図１は、車両に搭載したエンジンの図示しない排気管に微粒子センサＳＳ及びこれを制御する制御回路１の機能ブロックの関係を示す説明図である。図２は、実施形態に係り、制御回路１のうち、電源逆接続保護回路部３の回路構成を示す回路図である。
【００２３】
微粒子センサＳＳは、車両に搭載したエンジンの図示しない排気管に装着され、排気管内を流通する排気ガス中のススなどの微粒子を検知する。微粒子センサＳＳは、金属製の排気管に固定され、その先端側の一部が排気管内に配置されて、排気ガスに曝される。微粒子センサＳＳは、放電部ＳＳＤとヒータ部ＳＳＨとを有している。この微粒子センサＳＳは、内部に導入された排気ガス中に含まれる微粒子に、放電部ＳＳＤで生じさせるコロナ放電によって発生させたイオンを付着させて排気管に排出する。ヒータ部ＳＳＨは、放電部ＳＳＤの各部に付着する微粒子を加熱により除去する。
【００２４】
制御回路１は、直流電源であるバッテリＢＴを接続しスイッチＳＷを投入して動作させる電源逆接続保護機能付き通電制御回路であり、通電制御回路部２と電源逆接続保護回路部３とからなる。通電制御回路部２は、微粒子センサＳＳの放電部ＳＳＤを制御し、排気管に排出されたイオンの量に対応して流れるセンサ電流を検知して、微粒子の量を検知するほか、ヒータ部ＳＳＨの通電制御を行う。通電制御回路部２で通電制御を行う主な負荷は、ヒータ部ＳＳＨである。
【００２５】
通電制御回路部２は、電源逆接続保護回路部３を通じてバッテリ電圧Ｖｂｔ（例えばＶｂｔ＝１２Ｖ）の供給を受け、レギュレータ２１でマイクロコンピュータ２２用の駆動電圧Ｖｄ（例えばＶｄ＝５Ｖ）を発生し、マイクロコンピュータ２２を動作させる。マイクロコンピュータ２２は、トランス制御回路２４１を動作（オンオフ）させて、絶縁トランス２４２の一次側コイルを流れる電流を制御することで、二次側コイルに高電圧を発生させる。放電出力制御回路部２４３は、絶縁トランス２４２の二次側コイルに発生した高電圧をさらに昇圧、整流し、微粒子センサＳＳの放電部ＳＳＤに印加し、コロナ放電を生じさせてイオンを発生させると共に、コロナ放電の放電電流（コロナ電流）の大きさを制御する。コロナ電流は、シャント抵抗２４４を通って絶縁トランス２４２の二次側コイルに戻るが、前述のように、微粒子センサＳＳにおいて排気ガス中に含まれる微粒子に付着させたイオンの分だけ減少している。コロナ電流測定回路部２４５は、シャント抵抗２４４に発生した電圧から、コロナ電流の大きさを測定し、マイクロコンピュータ２２に入力する。マイクロコンピュータ２２では、コロナ電流の制御に利用する。一方、イオン電流測定回路部２４６では、微粒子に付着させて排気管に排出したイオンに対応するイオン電流の大きさを測定し、マイクロコンピュータ２２に入力する。マイクロコンピュータ２２は、測定したイオン電流の大きさに対応する信号ＳＧをエンジン制御装置ＥＣＵに送信する。
【００２６】
加えて、通電制御回路部２は、微粒子センサＳＳのヒータ部ＳＳＨの通電制御を行う。即ち、ヒータ部ＳＳＨに印加する電圧をオンオフするヒータドライバ２３を、マイクロコンピュータ２２により制御（例えばＰＷＭ制御）する。これにより、通電制御回路部２には、大きな負荷電流Ｉａが流れることになる。
【００２７】
一方、電源逆接続保護回路部３は、Ｎ−チャンネルパワーＭＯＳＦＥＴであるＮＭＯＳ３４を含み、バッテリＢＴと通電制御回路部２との間に介在して、バッテリＢＴが図１において実線の矢印で示すように、正常に接続された場合（正極ＢＴＰが電源スイッチＳＷ側に接続され、負極ＢＴＮが接地された場合）には、低抵抗で負荷電流Ｉａを流す。
【００２８】
その一方、図１において破線の矢印で示すように、バッテリＢＴが誤って逆接続された場合（負極ＢＴＮが電源スイッチＳＷ側に接続され、正極ＢＴＰが接地された場合）には、破線で示す逆方向電流Ｉｒが流れるのを、ＮＭＯＳ３４で阻止する。
これにより、逆方向電流Ｉｒが流れることで、通電制御回路部２のヒータドライバ２３など各部が破壊したり性能劣化したりする不具合が防止される。
【００２９】
この電源逆接続保護回路部３の回路構成及び動作について、図２〜図９を参照して説明する。
電源逆接続保護回路部３は、ＮＭＯＳ３４を有するほか、チャージポンプ回路部３１、並列ＲＣＺ回路部３２、直列ＲＣＤ回路部３３、第３ダイオードＤ３を含んでいる。ＮＭＯＳ３４は、そのソース端子３４ＳをバッテリＢＴ側に、ドレイン端子３４Ｄを通電制御回路部２側に接続している。ＮＭＯＳ３４は、ゲート端子３４Ｇのゲート電位Ｖｇをソース端子３４Ｓのソース電位Ｖｓよりも高電位にすると、即ち、ゲート−ソース間電圧Ｖｇｓにゲートしきい値電圧Ｖｇｓｔｈ（本実施形態では、Ｖｇｓｔｈ＝２．５Ｖ）を超える電圧を与えると、ＮＭＯＳ３４をオン状態にさせることができる。これにより、バッテリＢＴから、ＮＭＯＳ３４（ソース端子３４Ｓ−ドレイン端子３４Ｄ間）を通じて、通電制御回路部２に負荷電流Ｉａを流すことができる。特に、ゲート−ソース間電圧Ｖｇｓとして、ゲートしきい値電圧Ｖｇｓｔｈ（＝２．５Ｖ）よりも十分大きな電圧（本実施形態では、例えばＶｇｓ＝５Ｖ，１０Ｖなど）を与えると、ＮＭＯＳ３４を特に低抵抗でのオン状態にさせることができる。これにより、この低抵抗としたＮＭＯＳ３４を通じて、通電制御回路部２に大きな負荷電流Ｉａを流すことができる。
【００３０】
まず、バッテリＢＴを正常に接続した場合について、図３，図４を参照して説明する。
バッテリＢＴが正常に接続された場合、バッテリＢＴの負極ＢＴＮが接地される一方、正極ＢＴＰがスイッチＳＷを介して制御回路１の電源逆接続保護回路部３に接続される。図４に示すように、時間ｔ０でスイッチＳＷが投入されると、この時点ではＮＭＯＳ３４は未だオフ状態であるが、ＮＭＯＳ３４の破線で示すボディーダイオード３４ｂを通る順方向電流Ｉｍが通電制御回路部２に流れる。すると、レギュレータ２１が作動して駆動電圧Ｖｄを生成し、マイクロコンピュータ２２を作動させる。このため、時間ｔ１以降、マイクロコンピュータ２２は、方形波状のスイッチングパルス２２ｓｐを発生し、電源逆接続保護回路部３の次述するチャージポンプ回路部３１を作動させる。
【００３１】
電源逆接続保護回路部３のチャージポンプ回路３１は、第３抵抗Ｒ３、第１ダイオードＤ１、第２コンデンサＣ２、トランジスタＴＲ，第２抵抗Ｒ２、第２ダイオードＤ２からなる。これらのうち、スイッチＳＷを介してバッテリＢＴの正極ＢＴＰに接続された第３抵抗Ｒ３、アノードＤ１ａを第３抵抗Ｒ３側とした第１ダイオードＤ１、第２コンデンサＣ２、及び、第２コンデンサＣ２にコレクタ端子ＴＲＣを接続しエミッタ端子ＴＲＥを接地したトランジスタＴＲは、この順に接続されて直列回路をなしている。また、ＮＭＯＳ３４のドレイン端子３４Ｄに接続された第２抵抗Ｒ２、第２コンデンサＣ２、アノードＤ２ａを第２コンデンサＣ２側としカソードＤ２ｃをＮＭＯＳ３４のゲート端子３４Ｇに接続した第２ダイオードＤ２は、この順に接続されて直列ＲＣＤ回路部３３をなしている。なお、トランジスタＴＲは、直列ＲＣＤ回路部３３の第２抵抗Ｒ２と第２コンデンサＣ２とを接続するＲＣノード３１１にエミッタ端子ＴＲＥを接続しており、ベース端子ＴＲＢに入力された、前述のマイクロコンピュータ２２からのスイッチングパルス２２ｓｐによってオンオフが繰返される。
【００３２】
このため、時間ｔ１以降、まずトランジスタＴＲがオンすると、図３に破線の矢印で示すように、スイッチＳＷを介してバッテリＢＴから、第３抵抗Ｒ３、第１ダイオードＤ１、第２コンデンサＣ２、トランジスタＴＲに電流が流れるので、第２コンデンサＣ２にはその端子間電圧が概ねＶｂｔ−Ｖｆになるまで徐々にチャージされる。なお、Ｖｆは、各ダイオード（Ｄ１，Ｄ２，Ｄ３）の順方向電圧である。ＮＭＯＳ３４のソース端子３４Ｓ及びドレイン端子３４Ｄの電位はバッテリＢＴの電圧Ｖｂｔであるので、次いで、トランジスタＴＲがオフすると、図３に一点鎖線の矢印で示すように、第２コンデンサＣ２の端子間電圧が逆向きに加わるので、図４に示すように、ＮＭＯＳ３４のゲート端子３４Ｇのゲート電位Ｖｇは、概ね２Ｖｂｔ−２Ｖｆになるまで徐々に増加する。従って、ゲート−ソース間電圧Ｖｇｓ（＝Ｖｇ−Ｖｓ）は、飽和した継続ゲート−ソース間電圧Ｖｇｓｃ（＝Ｖｂｔ−２Ｖｆ）となるまで増加し、ゲートしきい値電圧Ｖｇｓｔｈを大きく超える（Ｖｇｓｃ＞Ｖｇｓｔｈ、例えばＶｇｓｃ＝１０Ｖとなる）ため、ＮＭＯＳ３４が低抵抗のオン状態となる。これにより、通電制御回路部２の検知回路２４のほかヒータドライバ２３を動作させることができ、微粒子センサＳＳのヒータ部ＳＳＨに流す電流を含めた大きな負荷電流Ｉａを流すことができるようになる。
【００３３】
このように、この制御回路１では、ＮＭＯＳ３４のゲート端子３４Ｇにチャージポンプ回路部３１が接続されているので、ゲート電位ＶｇをバッテリＢＴの正極電位であるソース電位Ｖｓよりも、ゲートしきい値電圧Ｖｇｓｔｈ以上、高電位とすることができる。かくして、別途の電源等を用意することなく、バッテリＢＴを用いてＮＭＯＳ３４をオンさせることができる。
また、この制御回路１では、通電制御回路部２のうちレギュレータ２１を、ＮＭＯＳ３４がオフであっても、ＮＭＯＳ３４のボディーダイオード３４ｂを流れる順方向電流Ｉｍによっても駆動電圧Ｖｄを発生できるものとしている。また、このレギュレータ２１で発生した駆動電圧Ｖｄで駆動されるマイクロコンピュータ２２でスイッチングパルス２２ｓｐを発生させている。
このようにして通電制御回路部２の一部をなすレギュレータ２１及びマイクロコンピュータ２２を兼用するので、チャージポンプ回路部３１自体にスイッチングパルスを発生するパルス発生回路を設ける必要がなく、安価な制御回路１とすることができる。
【００３４】
さらに、電源逆接続保護回路部３には、ＮＭＯＳ３４のゲート端子３４Ｇとソース端子３４Ｓとの間に並列に、並列ＲＣＺ回路部３２が設けられている。具体的には、第１抵抗Ｒ１と、第１コンデンサＣ１と、及び、ツェナー電圧ＶｚでアノードＺＤａをソース端子３４Ｓ側としたツェナーダイオードＺＤの並列回路からなる。このため、チャージポンプ回路部３１によって生成された継続ゲート−ソース間電圧Ｖｇｓｃは、第１コンデンサＣ１にチャージされると共に、第１抵抗Ｒ１を通じて放電される。ツェナーダイオードＺＤは、ゲート−ソース間電圧Ｖｇｓが過大となり、ツェナー電圧Ｖｚを越えると導通して、ＮＭＯＳ３４を保護する。なお、ＮＭＯＳ３４のゲート容量Ｃｇも第１コンデンサＣ１に並列に存在し、継続ゲート−ソース間電圧Ｖｇｓｃの電圧までチャージされている。
【００３５】
一方、図２に破線で示すように、バッテリＢＴを逆接続してスイッチＳＷをオンした場合には、ＮＭＯＳ３４のゲート−ソース間電圧Ｖｇｓはほぼゼロとなり、ＮＯＭＳ３４はオフのままとなるので、このＮＭＯＳ３４のボディーダイオードにより、破線で示す通電制御回路部２からバッテリＢＴに向かう逆方向電流Ｉｒが流れることが防止される。なお、バッテリＢＴを逆接続した瞬間の過渡的な現象については、図７，図８を用いて後述する。
【００３６】
次に、この制御回路１にバッテリＢＴを正常に接続しスイッチＳＷをオンして、前述のようにチャージポンプ回路部３１を動作させ、ＮＭＯＳ３４をオンとした状態下で、負極性サージ電圧を印加した場合の、電源逆接続保護回路部３の動作を、図５，図６を参照して説明する。具体的には、図６（ａ）に示す、ISO7637-2 pulse 1に準拠した負極性サージ電圧を想定する。即ち、電源電圧として、バッテリ電圧Ｖｂｔが時間ｔ２まで印加されており、その後、ごく短時間、電源電圧が０Ｖとなった後、時間ｔ３に、電源電圧に−Ｖｐｕのピーク電圧（例えば−Ｖｐｕ＝−６００Ｖ），立上り時間ｔｒ＝３μｓｅｃ、継続時間ｔｄ＝１ｍｓｅｃの負極性サージ電圧が印加され、その後、時間ｔ４に再びバッテリ電圧Ｖｂｔが印加されるパターンを想定する。
【００３７】
この場合、電源逆接続保護回路部３は、以下のように動作する（図５参照）。時間ｔ２までは、正常にバッテリＢＴが接続され、バッテリ電圧Ｖｂｔが印加されているので、前述したようにチャージポンプ回路部３１が作動して、ゲート−ソース間電圧Ｖｇｓが継続ゲート−ソース間電圧Ｖｇｓｃとなり、ＮＭＯＳ３４が低抵抗のオン状態となることで、通電制御回路部２に低抵抗で負荷電流Ｉａを流すことができている。
このため、チャージポンプ回路部３１が作動しない時間ｔ２〜ｔ４の間、第１コンデンサＣ１及びＮＭＯＳ３４のゲート容量Ｃｇにチャージされていた電荷が第１抵抗Ｒ１を通じて徐々に放電される。このため、図６（ｂ）に示すように、チャージポンプ回路部３１が作動しない時間ｔ２〜ｔ４の間は、時定数τ＝Ｒ１（Ｃ１＋Ｃｇ）の自然対数のカーブに従って、ゲート−ソース間電圧Ｖｇｓが、当初の継続ゲート−ソース間電圧Ｖｇｓｃから徐々に低下する。
【００３８】
なお、本実施形態の電源逆接続保護回路部３では、図６（ｂ）に示すように、少なくともチャージポンプ回路部３１が作動しない時間（時間ｔ２〜ｔ４）の間、ゲート−ソース間電圧Ｖｇｓが、ゲートしきい値電圧Ｖｇｓｔｈよりも大きな値となるように、第１抵抗Ｒ１の抵抗値、及び第１コンデンサＣ１の静電容量を選択している。
【００３９】
このように、本実施形態の制御回路１は、通電制御回路部２と、ＮＭＯＳ３４によって、バッテリＢＴを逆接続した場合に通電制御回路部２に逆方向電流Ｉｒが流れるのを阻止する電源逆接続保護回路部３と、を備える。しかも、電源逆接続保護回路部３は、ＮＭＯＳ３４のゲート端子３４Ｇとソース端子３４Ｓとの間に並列に接続する並列ＲＣＺ回路部３２、及び、バッテリＢＴの負極ＢＴＮとドレイン端子３４Ｄとの間に、アノードＤ３ａをドレイン端子３４Ｄ側にして介在する第３ダイオードＤ３を有し、制御回路１に、バッテリＢＴを正常に接続し、ゲート−ソース間電圧Ｖｇｓをゲートしきい値電圧Ｖｇｓｔｈ以上の大きさとして、ＮＭＯＳ３４をオンさせた状態下で、負極性サージ電圧を印加された場合に、並列ＲＣＺ回路部３２によってゲート−ソース間電圧Ｖｇｓをゲートしきい値電圧Ｖｇｓｔｈ以上の大きさを保ち、ＮＭＯＳ３４を継続してオンさせる。
このように、本実施形態の制御回路１の電源逆接続保護回路部３では、バッテリＢＴを（逆接続でなく）正常に接続し、ＮＭＯＳ３４をオンさせた状態下で、負極性サージ電圧を印加された際にも、負極性サージの継続時間（時間ｔ３〜ｔ４）を含むチャージポンプ回路部３１が作動しない時間（時間ｔ２〜ｔ４）に亘って、ＮＭＯＳ３４を継続してオン状態とすることができるので、ＮＭＯＳのソース−ドレイン間には大きな負極性サージ電圧（負極性高電圧パルス電圧）が掛からない。このため、高価な保護部品(ツェナーダイオード、バリスタ）をソース端子３４Ｓ−ドレイン端子３４Ｄ間に並列に設けなくとも、この負極性サージ電圧によってＮＭＯＳ３４が破壊されることを防止できる。
【００４０】
次いで、この制御回路１に破線で示すようにバッテリＢＴを逆接続した場合の、ゲート−ソース間電圧Ｖｇｓの過渡的な変化について、図７、図８を参照して説明する。
図７に破線で示すように、制御回路１にバッテリＢＴを逆接続し、図８（ａ）に示すように、スイッチＳＷを時間ｔ５にオンした場合、定常的には、前述したように、ＮＭＯＳ３４により、逆方向電流Ｉｒが流れるのが防止される。
【００４１】
但し、過渡的には、ゲート−ソース間電圧Ｖｇｓは、図８（ｂ）に示すように変化する。即ち、図７に破線で示すように、バッテリＢＴを逆接続し、図８（ａ）に示すように、スイッチＳＷを時間ｔ５にオンして逆電圧−Ｖｂｔを印加した場合、ＮＭＯＳ３４がオフ状態とされているので、瞬間的に、図７に一点鎖線で示すように、第３ダイオードＤ３、及び、直列ＲＣＤ回路部３３（第２抵抗Ｒ２、第２コンデンサＣ２、第２ダイオードＤ２の直列回路）に過渡逆電流Ｉｂｒが流れる。さらに過渡逆電流Ｉｂｒは、並列ＲＣＺ回路部を通じて、逆接続されたバッテリＢＴの負極ＢＴＮに向けて流れる。このため、時間ｔ５に生じるピーク電圧の過渡ゲート−ソース間電圧Ｖｇｓｒは、概ね、第３ダイオードＤ３及び直列ＲＣＤ回路部３３（第２抵抗Ｒ２、第２コンデンサＣ２、第２ダイオードＤ２の直列回路）の過渡的な合成インピーダンスＺｐと、並列ＲＣＺ回路部３２及びＮＭＯＳ３４のゲート容量Ｃｇによる過渡的な合成インピーダンスＺｑとの比で分圧された大きさＶｇｓｒ＝（Ｖｂｔ・Ｚｑ／（Ｚｐ＋Ｚｑ））となり、以降、ゲート−ソース間電圧Ｖｇｓは徐々に減衰してＶｇｓ＝０に戻る電圧変化を生じる。
【００４２】
もし、この過渡ゲート−ソース間電圧Ｖｇｓｒが、ＮＭＯＳ３４のゲートしきい値電圧Ｖｇｓｔｈを越える場合には、過渡的な僅かな時間ではあるがＮＭＯＳ３４がオン状態となり、通電制御回路部２に逆方向電流Ｉｒが流れる虞がある。
そこで、本実施形態の電源逆接続保護回路部３では、図８（ｂ）に示すように過渡ゲート−ソース間電圧Ｖｇｓｒが、ＮＭＯＳ３４のゲートしきい値電圧Ｖｇｓｔｈを越えない（Ｖｇｓｒ＜Ｖｇｓｔｈ）ように、第３ダイオードＤ３及び直列ＲＣＤ回路部３３の過渡的な合成インピーダンスＺｐ、及び、並列ＲＣＺ回路部３２等の過渡的な合成インピーダンスＺｑを適切な大きさとする。具体的には、合成インピーダンスＺｐ，Ｚｑが適切な大きさになるように、第３ダイオードＤ３、直列ＲＣＤ回路部３３をなす第２抵抗Ｒ２、第２コンデンサＣ２、及び第２ダイオードＤ２の回路定数などの特性、及び、並列ＲＣＺ回路部３２をなす第１抵抗Ｒ１、第１コンデンサＣ１、ツェナーダイオードＺＤ、及びＮＭＯＳ３４のゲート容量Ｃｇの回路定数などの特性を考慮して各素子を選択する。
【００４３】
即ち、本実施形態の制御回路１では、制御回路１にバッテリＢＴを逆接続した場合に、第３ダイオードＤ３、直列ＲＣＤ回路部３３、及び、並列ＲＣＺ回路部３２を通じて過渡的に流れる電流によって過渡的に発生する過渡ゲート−ソース間電圧Ｖｇｓｒが、ゲートしきい値電圧Ｖｇｓｔｈを下回る大きさとなる関係に設定してある。
このため、この制御回路１では、バッテリＢＴを逆接続した場合に、ＮＭＯＳ３４によって、継続して通電制御回路部２に逆方向電流Ｉｒが流れるのを阻止できるほか、逆接続した直後に、過渡ゲート−ソース間電圧Ｖｇｓｒがゲートしきい値電圧Ｖｇｓｔｈを上回り、ＮＭＯＳ３４が過渡的にオンして、通電制御回路部２に過渡的に逆方向電流Ｉｒが流れることをも防止することができ、さらに確実に通電制御回路部２を逆方向電流Ｉｒから保護できる。
【００４４】
次いで、この制御回路１にバッテリＢＴを接続せず（スイッチＳＷをオフとし）、ＮＭＯＳ３４をオフとした状態下で負極性サージ電圧が印加された場合の、ゲート−ソース間電圧Ｖｇｓの過渡的な変化について、図７、図９を参照して説明する。
【００４５】
図７に示すように、バッテリＢＴを接続するスイッチＳＷをオフとした状態で、他の回路が動作しており、その回路から発生する磁界により結合された誘導電流が流れるなど、何らかの理由で、図９（ａ）に示すように、時間ｔ６に、ISO7637-2 pulse 1に規定する負極性サージ電圧と同等の負極性サージ電圧、即ち、ピーク電圧が−Ｖｑｕ（例えば−Ｖｑｕ＝−６００Ｖ）、立上り時間ｔｒ＝３μｓｅｃ、継続時間ｔｄ＝１ｍｓｅｃの負極性サージ電圧が印加されたとする。すると、ＮＭＯＳ３４がオフ状態とされているので、ゲート−ソース間電圧Ｖｇｓは、図９（ｂ）に示すように変化する。即ち、制御回路１に時間ｔ６に負極性サージ電圧が印加されると、ＮＭＯＳ３４がオフ状態とされているので、瞬間的に、図７に一点鎖線で示すように、第３ダイオードＤ３、及び、直列ＲＣＤ回路部３３（第２抵抗Ｒ２、第２コンデンサＣ２、第２ダイオードＤ２の直列回路）に過渡逆電流Ｉｂｐが流れる。さらに過渡逆電流Ｉｂｐは、並列ＲＣＺ回路部を通じて、逆接続されたバッテリＢＴの負極ＢＴＮに向けて流れる。このため、時間ｔ６に生じる過渡ゲート−ソース間電圧Ｖｇｓｐは、概ね、第３ダイオードＤ３及び直列ＲＣＤ回路部３３（第３ダイオードＤ３、第２抵抗Ｒ２、第２コンデンサＣ２、第２ダイオードＤ２の直列回路）の過渡的な合成インピーダンスＺｐと、並列ＲＣＺ回路部３２及びＮＭＯＳ３４のゲート容量Ｃｇによる過渡的な合成インピーダンスＺｑとの比で分圧された大きさＶｇｓｐ＝（Ｖｑｕ・Ｚｑ／（Ｚｐ＋Ｚｑ））となり、以降、ゲート−ソース間電圧Ｖｇｓは徐々に減衰してＶｇｓ＝０に戻る電圧変化を生じる。
【００４６】
但し、前述のバッテリＢＴを逆接続した場合とは異なり、負極性サージ電圧のピーク電圧−Ｖｑｕの大きさは、バッテリ電圧Ｖｂｔよりも遙かに大きい（Ｖｑｕ＞＞Ｖｂｔ）。このため、図９（ｂ）に示すように、過渡ゲート−ソース間電圧Ｖｇｓｐは、時間ｔ６〜ｔ７の期間、ＮＭＯＳ３４のゲートしきい値電圧Ｖｇｓｔｈを越える。このため、時間ｔ６〜ｔ７の期間、ＮＭＯＳ３４が低抵抗のオン状態となり、第３ダイオードＤ３からＮＭＯＳ３４を通じてサージ逆電流Ｉｐ２が流れるので、ＮＭＯＳ３４に大きな負極性サージ電圧が掛からず、高価な保護部品(ツェナーダイオード、バリスタ）をソース端子３４Ｓ−ドレイン端子３４Ｄ間に並列に設けなくとも、逆極性サージによりＮＭＯＳ３４が破壊されるのを防止することができる。
【００４７】
なお、本実施形態の制御回路１の電源逆接続保護回路部３では、図８（ｂ）に示すように過渡ゲート−ソース間電圧Ｖｇｓｐが、ＮＭＯＳ３４のゲートしきい値電圧Ｖｇｓｔｈを越えるように、第３ダイオードＤ３及び直列ＲＣＤ回路部３３の過渡的な合成インピーダンスＺｐ、及び、並列ＲＣＺ回路部３２及びゲート容量Ｄｇの過渡的な合成インピーダンスＺｑを適切な大きさとする。具体的には、合成インピーダンスＺｐ，Ｚｑが適切な大きさになるように、第３ダイオードＤ３、直列ＲＣＤ回路部３３（第２抵抗Ｒ２、第２コンデンサＣ２、及び第２ダイオードＤ２）の回路定数などの特性、及び、並列ＲＣＺ回路部３２（第１抵抗Ｒ１、第１コンデンサＣ１、ツェナーダイオードＺＤ）、及びＮＭＯＳ３４のゲート容量Ｃｇなど各素子の回路定数などの特性を考慮して各素子を選択する。
【００４８】
このように制御回路１では、チャージポンプ回路部３１に直列ＲＣＤ回路部３３とスイッチ素子であるトランジスタＴＲを含んでいる。そして、バッテリＢＴを接続していない状態で負極性サージ電圧が印加された際に、過渡的に発生する過渡ゲート−ソース間電圧Ｖｇｓｐが、ゲートしきい値電圧Ｖｇｓｔｈを上回る大きさとなる。即ち、この制御回路１では、バッテリＢＴを接続していない状態で負極性サージ電圧が掛かった場合には、過渡ゲート−ソース間電圧Ｖｇｓｐがゲートしきい値電圧Ｖｇｓｔｈを上回り、ＮＭＯＳ３４を過渡的にオンさせることができるので、高価な保護部品(ツェナーダイオード、バリスタ）をＮＭＯＳ３４のソース端子３４Ｓとドレイン端子３４Ｄとの間に並列に設けなくとも、この負極性サージによってＮＭＯＳ３４が破壊されることが防止される。またこれにより、電源逆接続保護回路部３より後段（下流側）の通電制御回路部２には、第３ダイオードＤ３の順方向電圧Ｖｆ程度の電圧しか掛からないので、通電制御回路部２に過渡的に大きな逆方向電流が流れることも防止できる。
【００４９】
なお、この制御回路１では、チャージポンプ回路部３１の直列ＲＣＤ回路部３３を、負極性サージ電圧が掛かった場合やバッテリＢＴの逆接続の場合に、ＮＭＯＳ３４をオンさせるための過渡ゲート−ソース間電圧Ｖｇｓの確保にも兼用している。このため、この制御回路１は、安価でありながら、負極性サージ電圧やバッテリＢＴの逆接続によってＮＭＯＳ３４が破壊されることを防止できる。
【００５０】
以上では、本発明を実施形態に即して説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
【符号の説明】
【００５１】
１  制御回路（電源逆接続保護機能付き通電制御回路）
２  通電制御回路部
２１  レギュレータ（駆動電源部）
Ｖｄ  （レギュレータで発生する）駆動電圧
２２  マイクロコンピュータ
２２ｓｐ  （チャージポンプ回路部を駆動する）スイッチングパルス
３  電源逆接続保護回路部
３１  チャージポンプ回路部
Ｒ２  第２抵抗
Ｒ３  第３抵抗
Ｃ２  第２コンデンサ
Ｄ１  第１ダイオード
Ｄ１ａ  （第１ダイオードの）アノード
Ｄ１ｃ  （第１ダイオードの）カソード
Ｄ２  第２ダイオード
Ｄ２ａ  （第２ダイオードの）アノード
Ｄ２ｃ  （第２ダイオードの）カソード
Ｖｆ  （ダイオードの）順方向電圧
ＴＲ  トランジスタ（スイッチ素子）
ＴＲＣ  （トランジスタの）コレクタ端子
ＴＲＥ  （トランジスタの）エミッタ端子
ＴＲＢ  （トランジスタの）ベース端子
３１１  ＲＣノード
３２  並列ＲＣＺ回路部
Ｒ１  第１抵抗
Ｃ１  第１コンデンサ
ＺＤ  ツェナーダイオード
ＺＤａ  （ツェナーダイオードの）アノード
ＺＤｃ  （ツェナーダイオードの）カソード
Ｖｚ  （ゲート−ソース間電圧の上限値、ツェナーダイオードの）ツェナー電圧
Ｚｑ  （並列ＲＣＺ回路部及びゲート容量の過渡的な）合成インピーダンス
３３  直列ＲＣＤ回路部
Ｄ３  第３ダイオード
Ｄ３ａ  （第３ダイオードの）アノード
Ｄ３ｃ  （第３ダイオードの）カソード
Ｚｐ  （第３ダイオード及び直列ＲＣＤ回路部の過渡的な）合成インピーダンス
３４  ＮＭＯＳ（Ｎ−チャンネルパワーＭＯＳＦＥＴ）
３４Ｓ  ソース端子
３４Ｄ  ドレイン端子
３４Ｇ  ゲート端子
３４ｂ  （ＮＭＯＳの）ボディーダイオード
Ｃｇ  ゲート容量
Ｖｓ  ソース電位
Ｖｇ  ゲート電位
Ｖｇｓ  ゲート−ソース間電圧
Ｖｇｓｃ  継続ゲート−ソース間電圧
Ｖｇｓｔｈ  ゲートしきい値電圧
Ｖｇｓｒ，Ｖｇｓｐ  過渡ゲート−ソース間電圧
ＢＴ  バッテリ（直流電源）
ＢＴＰ  （バッテリの）正極
ＢＴＮ  （バッテリの）負極
Ｖｂｔ  バッテリ電圧
ＳＷ  電源スイッチ
ＳＳ  微粒子センサ
ＳＳＨ  ヒータ部（負荷）
−Ｖｐｕ  （負極性サージ電圧の）ピーク電圧
−Ｖｑｕ  （負極性サージ電圧の）ピーク電圧
Ｉａ  負荷電流
Ｉｒ  逆方向電流
Ｉｍ  （ＮＭＯＳのボディーダイオードの）順方向電流
Ｉｂｒ，Ｉｂｐ  過渡逆電流
Ｉｐ１，Ｉｐ２  サージ逆電流
【図１】
2020127315.tif 000003
【図２】
2020127315.tif 000004
【図３】
2020127315.tif 000005
【図４】
2020127315.tif 000006
【図５】
2020127315.tif 000007
【図６】
2020127315.tif 000008
【図７】
2020127315.tif 000009
【図８】
2020127315.tif 000010
【図９】
2020127315.tif 000011