(57)【要約】【課題】本発明が解決しようとする課題は、光検出効率が向上した光検出素子を提供する。【解決手段】上記の課題を達成するために、実施形態の光検出素子は、第１導電型の第１領域と、第２導電型の第２領域と、前記第２領域と前記第１領域の間に設けられた第１導電型の第３領域と、前記第１領域と前記第２領域の間に前記第３領域から前記第２領域に向かう第１方向と交差する第２方向に離間して複数設けられた第１導電型の構造体と、を含む。【選択図】  図１
2020047781.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１領域と、
第２導電型の第２領域と、
前記第２領域と前記第１領域の間に設けられた第１導電型の第３領域と、
前記前記第１領域と前記第２領域の間に前記第３領域から前記第２領域に向かう第１方向と交差する第２方向に離間して複数設けられた第１導電型の構造体と、を含む光検出素子。
【請求項２】
前記構造体同士は、前記第２方向に同程度の間隔で離間する請求項１に記載の光検出素子。
【請求項３】
前記構造体同士の離間距離は、前記第２方向における前記光検出素子の幅の３０％以下である請求項１又は２に記載の光検出素子。
【請求項４】
前記第２方向において、前記第２領域の周りを囲むように設けられた第２導電型の第４領域と、
前記第１領域と前記第４領域の間に設けられた第１導電型の第５領域と、を含む請求項１から３のいずれか１項に記載の光検出素子。
【請求項５】
第１方向における前記第５領域の不純物の濃度のピーク深さは、前記構造体の不純物の濃度のピーク深さと同程度である請求項４に記載の光検出素子。
【請求項６】
前記第５領域の不純物のピーク濃度は、前記構造体の不純物のピーク濃度と同程度である請求項４又は５に記載の光検出素子。
【請求項７】
前記第５領域は、前記第３領域と前記第４領域の間に少なくとも一部設けられる請求項４から６のいずれか１項に記載の光検出素子。
【請求項８】
第１方向における前記第５領域の不純物の濃度のピーク深さは、前記第３領域の濃度のピーク深さより深い請求項４から７のいずれか１項に記載の光検出素子。
【請求項９】
前記第５領域の不純物のピーク濃度は、前記第３領域の不純物のピーク濃度より高い請求項４から８のいずれか１項に記載の光検出素子。
【請求項１０】
前記第４領域は前記第２領域の縁を少なくとも一部を覆う請求項４から９のいずれか１項に記載の光検出素子。
【請求項１１】
前記第４領域の不純物のピーク濃度は前記第２領域の不純物のピーク濃度より低い請求項４から１０のいずれか１項に記載の光検出素子。
【請求項１２】
前記第２領域、前記第３領域、前記第４領域、前記第５領域及び前記構造体のうち少なくとも１つは、光入射方向から見て四隅に曲率を有する請求項４から１１のいずれか１項に記載の光検出素子。
【請求項１３】
前記第２領域と前記第３領域間でｐｎ接合ダイオードが形成されている請求項１から１２のいずれか１項に記載の光検出素子。
【請求項１４】
降伏電圧以上の逆バイアスを印加する電極と、を含む請求項１３に記載の光検出素子。
【請求項１５】
少なくとも２つ以上の請求項１から１４のいずれか１項に記載の光検出素子と、前記光検出素子の間に設けられる素子分離構造と、を含む光検出器。
【請求項１６】
前記第４領域は、前記素子分離構造の少なくとも一部を覆う請求項１５に記載の光検出器。
【請求項１７】
前記第４領域は、濃度のピーク深さが前記素子分離構造と同程度以上に深い請求項１５又は１６に記載の光検出器。
【請求項１８】
請求項１５から１７のいずれか１項に記載の光検出器と、
前記光検出器の出力信号から光の飛行時間を算出する距離計測回路と、
を備える光検出システム。
【請求項１９】
物体に光を照射する光源と、
前記物体に反射された光を検出する請求項１８に記載の光検出システムと、
を備えるライダー装置。
【請求項２０】
前記光源と前記光検出器の配置関係に基づいて、三次元画像を生成する画像認識システムと、を備える請求項１９に記載のライダー装置。
【請求項２１】
車体の４つの隅に請求項１９又は２０に記載のライダー装置を備える車。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、光検出素子、光検出器、光検出システム、ライダー装置及び車に関する。
【背景技術】
【０００２】
光検出素子として、光検出効率の向上が望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２０４８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、光検出効率が向上した光検出素子を提供する。
【課題を解決するための手段】
【０００５】
上記の課題を達成するために、実施形態の光検出素子は、第１導電型の第１領域と、第２導電型の第２領域と、前記第１領域と前記第２領域の間に設けられた第１導電型の第３領域と、前記前記第１領域と前記第２領域の間に前記第３領域から前記第２領域に向かう第１方向と交差する第２方向に離間して複数設けられた第１導電型の構造体と、を含んでいる。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る光検出素子を含む光検出器を示す図。
【図２】シリコン基板中の電気力線を示す図。
【図３】オーバー電圧とアバランシェ確率の関係を示す図。
【図４】第１の実施形態に係る光検出素子を含む光検出器の製造方法を示す図。
【図５】第１の実施形態に係る光検出素子を含む光検出器の製造方法を示す図。
【図６】第１の実施形態に係る光検出素子を含む光検出器の製造方法を示す図。
【図７】第１の実施形態に係る光検出素子を含む光検出器の製造方法を示す図。
【図８】第１の実施形態に係る光検出素子を含む光検出器の製造方法を示す図。
【図９】第１の実施形態に係る光検出素子を含む光検出器の製造方法を示す図。
【図１０】第１の実施形態に係る光検出素子を含む光検出器の製造方法を示す図。
【図１１】第１の実施形態に係る光検出素子を含む光検出器の製造方法を示す図。
【図１２】第１の実施形態に係る光検出素子を含む光検出器の製造方法を示す図。
【図１３】第１の実施形態の変形例に係る光検出器を示す図。
【図１４】第１の実施形態の変形例に係る光検出素子を含む光検出器の製造方法を示す図。
【図１５】第１の実施形態の変形例に係る光検出素子を含む光検出器の製造方法を示す図。
【図１６】第１の実施形態の変形例に係る光検出素子を含む光検出器の製造方法を示す図。
【図１７】第１の実施形態の変形例に係る光検出素子を含む光検出器の製造方法を示す図。
【図１８】第１の実施形態の変形例に係る光検出素子を含む光検出器の製造方法を示す図。
【図１９】第１の実施形態の変形例に係る光検出素子を含む光検出器の製造方法を示す図。
【図２０】第２の実施形態に係るライダー装置を示す図。
【図２１】第２の実施形態に係るライダー装置の検出を説明するための図。
【図２２】第２の実施形態に係るライダー装置を備えた車の上面略図。
【発明を実施するための形態】
【０００７】
以下図面を参照して、本発明の実施形態を説明する。同じ符号が付されているものは、互いに対応するものを示す。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比が異なって表される場合もある。
【０００８】
[第１の実施形態]
図１は、第１の実施形態に係る光検出素子１を含む光検出器の断面図（ａ）及び上面図（ｂ）である。図１（ａ）は、図１（ｂ）の点線の断面図である。
【０００９】
図１（ａ）（ｂ）に示すように、第１の実施形態に係る光検出器は、複数の第１の実施形態に係る光検出素子１と、複数の光検出素子１間に設けられた素子分離構造１０６と、を含む。
【００１０】
第１の実施形態に係る光検出素子１は、第１導電型のシリコン基板（ｐ型シリコンエピ層、第１領域ともいう）１０１と、第２導電型の第２領域（ｎ型層ともいう）１１３と、第２領域１１３とシリコン基板１０１の間に設けられた第１導電型の第３領域（ｐ型層ともいう）１０９と、シリコン基板１０１と第３領域１０９の間に第１方向と交差する第２方向に同程度の間隔で離間して複数設けられた第１導電型の構造体（第６領域ともいう）５００と、を含んでいる。ここで、実施形態の第１方向は、ｐ型層１０９からｎ型層１１３に向かう方向を示している。実施形態の「交差する」とは、ほぼ直交することを示している。実施形態の同程度は、±５％も同程度の範囲とする。
【００１１】
第１の実施形態に係る光検出素子１は、第２領域１１３と第３領域１０９間で形成されたｐｎ接合ダイオードを含んでおり、第２領域１１３上から入射した入射光を、例えばシリコン基板１０１で光電変換して、そのキャリアをｐｎ接合付近の高電界領域でアバランシェ倍増させる。この際、アバランシェ倍増させるために必要な電圧を降伏電圧という。光検出素子１は、降伏電圧以上の逆バイアスを印加すると動作する。この動作をガイガーモード動作という。例えば、入射光の波長帯域は７００ｎｍ以上１５００ｎｍ以下である。
【００１２】
さらに、図１（ａ）（ｂ）に示すように、第１の実施形態に係る光検出素子１は、シリコン基板１０１から第２領域１１３に向かう第１方向と交差した第２方向において第２領域１１３の周りを囲むように設けられた第２導電型の第４領域（ｎ型ガードリング層ともいう）１１１と、シリコン基板１０１と第４領域１１１の間に設けられた第１導電型の第５領域（ｐ型ガードリング層ともいう）１１０と、降伏電圧以上の逆バイアスを印加するために設けられる裏面電極１１９と、第２領域１１３に電気的に接続され降伏電圧以上の逆バイアスを印加するために設けられる第１電極１１６と、第１電極１１６と電気的に接続され電圧降下によってキャリアを収束させるために設けられるクエンチ抵抗１１２と、裏面電極１１９とシリコン基板１０１の間に設けられた単結晶シリコン基板（単結晶ｐ型シリコン基板ともいう）１００と、単結晶シリコン基板１００、クエンチ抵抗１１２及び第１電極１１６を離間して絶縁するために設けられる絶縁層１１４と、絶縁層１１４と第２領域１１３の間に暗電流抑制のために設けられるシリコン酸化膜１０７と、クエンチ抵抗１１２及び読出しパッドと電気的に接続された第２電極２００と、第１電極１１６と第２電極２００を保護するパッシベーション膜１１７と、を含む。
【００１３】
第６領域５００は、例えば、ｐ型ガードリング層１１０と同程度の条件でシリコン基板１０１と第３領域１０９の間にホウ素をイオン注入することで形成される。第６領域５００同士の離間距離Ｌ２は、第２方向における光検出素子１の幅Ｌ１の３０％以下であることが好ましい。これにより第６領域５００同士の間のキャリアの流れやすさが変化し、電界強度が増加する。第６領域５００同士の離間距離が第２方向における光検出素子１の幅の３０％よりも大きいと電界強度の増加が小さいために望ましくない。また、第６領域５００のパターン四隅も電界集中回避の為に、曲率を付ける方が望ましい。
【００１４】
図２は、第６領域５００を含むシリコン基板１０１中の電気力線を示す図である。図２（ａ）に示すように第６領域５００を設けることによって、ｐｎ接合によってできるアバランシェを起こす領域の電界の均一性が高まる。また、第６領域５００同士の間の領域は電界が高くなるため、ジッタの低減に繋がる。ジッタとは時間軸方向における信号の揺らぎのことである。第６領域５００の不純物の濃度のピーク深さは、ｐｎ接合から第１方向において３ｕｍ以下であることが望ましい。ｐｎ接合から第１方向において３ｕｍよりも深い位置に第６領域５００が存在すると、図２（ｂ）に示すように電荷が拡散してｐｎ接合の端部に電界が集中して、電界の均一性が失われる。一方で、第１方向においてｐｎ接合から３ｕｍ以下の位置に第６領域５００が存在すると、図２（ｃ）に示すように電荷が拡散しないためｐｎ接合の端部に電界が集中することを抑えることはできるが、電荷が拡散しないのでアバランシェを起こす領域が少なくなり光検出効率が減少する。
【００１５】
ここで、電界を均一にすることによる効果を説明する。図３は、オーバー電圧とアバランシェ確率の関係を示す図である。オーバー電圧とは降伏電圧と駆動電圧の差分である。図３の例ではオーバー電圧が０Ｖから４Ｖの間は急激にアバランシェ確率が上昇し、オーバー電圧が４Ｖから７Ｖの間はアバランシェ確率の上昇が緩やかになり、オーバー電圧が７Ｖよりも大きくなるとアバランシェ確率が１程度で一定となる。一般の光検出素子は、ｐｎ接合の端部に電界が集中し、ｐｎ接合の内側には電界がかかりにくいためにｐｎ接合全体でみると電界が不均一になる特性が知られている。例えば、ｐｎ接合の端部は電界が集中しているため、オーバー電圧は８Ｖ、ｐｎ接合の内側は電界が掛かりにくいため、オーバー電圧は３Ｖと想定するとｐｎ接合の端部のアバランシェ確率はほぼ１であり、ｐｎ接合の内側のアバランシェ確率はほぼ０．８である。上述した例の場合、ｐｎ接合全体からみて端部の割合は、小さいため、ｐｎ接合全体における平均のアバランシェ確率は内側のアバランシェ確率に近い値になってしまう。一方で、ｐｎ接合にかかる電界を均一にすることで、ｐｎ接合の端部のアバランシェ確率は低下するが、内側のアバランシェ確率は増加する。ｐｎ接合全体からみて内側の割合は大きいため、ｐｎ接合全体の平均のアバランシェ確率は電界が不均一の場合よりも大きくなる。ｐｎ接合全体における平均のアバランシェ確率は光検出効率に寄与するため、アバランシェ確率が大きくなると光検出効率が大きくなる。
【００１６】
単結晶ｐ型シリコン基板１００は、例えば、シリコンにホウ素を濃度４Ｅ１８／ｃｍ３でドープすることで形成される。
【００１７】
ｐ型シリコンエピ層１０１は、単結晶ｐ型シリコン基板１００上に、濃度１Ｅ１５／ｃｍ３でホウ素をドープしてエピ成長して形成される。ｐ型シリコンエピ層１０１の厚さは、例えば、１０ｕｍである。
【００１８】
ｎ型層１１３は、例えば、ｐ型層１０９にリンをイオン注入することで形成される。また、ｎ型層１１３のパターン四隅は電界集中回避の為に、曲率を付ける方が望ましい。
【００１９】
ｐ型層１０９は、例えば、ｐ型シリコンエピ層１０１にホウ素をイオン注入することで形成される。また、ｐ型層１０９のパターン四隅は、電界集中回避のために曲率を付ける方が好ましい。
【００２０】
ｐ型ガードリング層１１０は、例えば、ｐ型層１０９の周りのｐ型シリコンエピ層１０１にホウ素をイオン注入することで形成される。ｐ型層１０９側でアバランシェに寄与する電子に対し障壁を形成する為に、ｐ型ガードリング層１１０のピーク濃度はｐ型層１０９よりも高いことが望ましい。また、ｐ型ガードリング層１１０によりｐ型層１０９を十分に囲うことで、障壁の効果を高める事ができる為、ｐ型ガードリング層１１０の不純物のピーク濃度の深さは、ｐ型層１０９よりも第１方向において深く形成することが望ましい。また、ｐ型ガードリング層１１０は、ｐ型層１０９と接続し、かつ、ｎ型ガードリング層１１１を包含形成することが望ましい。これは、ｎ型層の縁１１３１からの電気力線をｐ型ガードリング層１１０にて堰き止め、ｐ型シリコンエピ層１０１深くに生じたキャリアをｐｎ接合に誘導してアバランシェ増倍させるためである。また、ｐ型ガードリング層１１０のパターン四隅は、電界集中回避のために曲率を付ける方が好ましい。さらに図１（ａ）が示すように、ｐ型ガードリング層１１０は、ｐ型層１０９とｎ型ガードリング層１１１の間に少なくとも一部設けられている。第６領域５００による電界の均一性の向上に加えて、ｐ型ガードリング層１１０を設けるとさらに電界の均一性が向上する。
【００２１】
ｎ型ガードリング層１１１は、例えば、ｎ型層１１３の周りを囲むようにｐ型ガードリング層１１０にリンをイオン注入することで形成される。ｎ型ガードリング層１１１は、素子分離構造１０６に存在する応力性欠陥が多く存在するバーズビークの少なくとも一部を覆い、素子分離構造１０６と同程度以上に深いことが望ましい。これにより、欠陥起因のアフターパルスを抑制することができる。アフターパルスは電流が流れた際に、光検出素子１中の欠陥に捕獲された電子が一定時間後に放出され、その電子が二次的な電流を引き起こす現象である。また、ｎ型ガードリング層１１１は、ｎ型層１１３よりもピーク濃度が低く、ｎ型層の縁１１３１の少なくとも一部を覆い、かつｎ型層１１３よりも濃度のピーク深さが深いことが望ましい。これにより、ｎ型層の縁１１３１における電界強度の増加を、濃度の低いｎ型ガードリング層１１１で覆うことで緩和することができる。実施形態のピーク濃度とピーク深さは、実施形態の光検出器を切断した断面を二次イオン質量分析法で測定することによって不純物濃度プロファイルを求め、その濃度プロファイルにおいて最も大きなピークの頂点の濃度と、そのときの深さのことである。また、ｎ型ガードリング層１１１のパターン四隅は、電界集中回避のために曲率を付ける方が好ましい。第６領域５００による電界の均一性の向上に加えて、ｎ型ガードリング層１１１を設けるとさらに電界の均一性が向上する。
【００２２】
次に第１の実施形態に係る光検出器の製造方法について説明する。
【００２３】
図４（ａ）、（ｂ）に示すように、例えば、ホウ素を濃度４Ｅ１８／ｃｍ３でドープした単結晶ｐ型シリコン基板１００上に、濃度１Ｅ１５／ｃｍ３でホウ素をドープしたｐ型シリコンエピ層１０１を１０ｕｍ厚までエピ成長したウエハを用意する。
【００２４】
次に、図５（ａ）、（ｂ）に示すように、例えば、ｐ型シリコンエピ層１０１表面を酸化し、１００ｎｍの厚さのシリコン酸化膜１０２を形成後、シリコン窒化膜１０３を減圧熱ＣＶＤ法により１５０ｎｍ堆積する。その後、素子分離領域１０４を規定するレジスト１０５をリソグラフィ工程にてパターン形成し、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によりレジスト開口部のシリコン窒化膜１０３、及びシリコン酸化膜１０２を除去する。
【００２５】
次に、図６（ａ）、（ｂ）に示すように、例えば、通常のＬＳＩ製造工程を用いて、ｐ型シリコンエピ層１０１表面に、ＬＯＣＯＳ（ＬｏｃａｌＯｘｄａｔｉｏｎ）法により素子分離構造１０６を形成した後、シリコン窒化膜１０３、シリコン酸化膜１０２をエッチング除去する。この時、素子分離構造１０６のｐ型シリコンエピ層１０１側への侵入深さはおよそ０．４ｕｍ程度である。また、素子分離構造１０６には、酸化工程等の製造工程上バーズビークが形成されるが、ここには応力性の欠陥が発生し、アフターパルスを誘発する。その為、バーズビーク周辺でのアバランシェの発生は抑制する必要がある。
【００２６】
次に、図７（ａ）、（ｂ）に示すように、ｐ型シリコンエピ層１０１表面を酸化し５０ｎｍ厚のシリコン酸化膜１０７を形成した後、素子領域１０８内にリソグラフィ工程、及びイオン注入工程により、ｐ型層１０９をパターン形成する。曲率をつける場合は、イオン注入時において、端に曲率がついたマスクを用いてパターン形成する。
【００２７】
次に、図８（ａ）、（ｂ）に示すように、素子領域１０８内にリソグラフィ工程、及びイオン注入工程によりｐ型ガードリング層１１０及び第６領域５００をパターン形成する。例えば、ｐ型ガードリング層１１０及び第６領域５００はイオン注入種、濃度のピーク深さ、ピーク濃度がそれぞれホウ素、１．１ｕｍ、１Ｅ１７／ｃｍ３となるように注入を行う。ｐ型ガードリング層１１０及び第６領域５００のイオン注入種、濃度のピーク深さ、ピーク濃度を同程度とすると、プロセスが簡便になるため望ましい。図８（ａ）によらず、ｐ型ガードリング層１１０は、素子分離構造１０６の下で分離しなくてもよく、素子分離構造を覆うように設けられてもよい。図８（ｃ）は、第６領域５００のパターン例を示す図である。
【００２８】
次に、図９（ａ）、（ｂ）に示すように、素子領域１０８内にリソグラフィ工程、及びイオン注入工程によりｎ型ガードリング層１１１をパターン形成する。例えば、ｎ型ガードリング層１１１はイオン注入種、濃度のピーク深さ、ピーク濃度がそれぞれリン、０．４ｕｍ、１Ｅ１７／ｃｍ３となるように注入を行う。
【００２９】
この後、ｐ型層１０９、ｐ型ガードリング層１１０、ｎ型ガードリング層１１１を活性化するアニールを行う。
【００３０】
次に、図１０（ａ）、（ｂ）に示すように、例えば、ポリシリコン膜を０．２ｕｍの厚さで減圧熱ＣＶＤ法により成膜し、リソグラフィ工程とＲＩＥ工程により所定の形状に加工し、クエンチ抵抗１１２を形成する。クエンチ抵抗１１２には、所定の抵抗が得られるように、例えばフッ化ホウ素、２０ｋｅＶ、１Ｅ１５／ｃｍ２程度の不純物を注入、活性化アニールを行う。
【００３１】
次に、図１１（ａ）、（ｂ）に示すように、素子領域１０８内にリソグラフィ工程、及びイオン注入工程により、メタル電極とシリコン層とのオーミック電極部を兼ねるｎ型層１１３をパターン形成した。例えば、ｎ型層１１３のイオン注入種はリンを使用し、濃度のピーク深さ０．２ｕｍ、ピーク濃度１．５ｅ２０／ｃｍ３となるように注入を行う。
この後、ｎ型層１１３を活性化するラピッドアニール処理する。
【００３２】
次に、図１２（ａ）、（ｂ）に示すように、絶縁膜層１１４をＣＶＤ法により０．８ｕｍの厚さで形成し、リソグラフィ工程及びＲＩＥ工程により、クエンチ抵抗１１２及びｎ型層１１３上にコンタクトホール１１５を形成する。
【００３３】
次に、電極１１６、２００をスパッタ法により、例えば、０．８ｕｍの厚さで形成し、リソグラフィ及びＲＩＥ法により所定の形状に加工する。この時、コンタクトホール１１５にも電極１１６、２００が埋め込まれ、ｎ型層１１３とのコンタクトを形成する。その後、パッシベーション膜１１７としてシリコン窒化膜をＣＶＤ法により０．３ｕｍの厚さで形成し、読出しパッドをＲＩＥ法により開口する。最後に、単結晶ｐ型シリコン基板１００の裏面に、共通の裏面電極１１９としてＴｉ／Ａｕを成膜して、図１（ａ）、（ｂ）に示す光検出器を製造する。
【００３４】
これにより、光検出素子１において第１電極１１６側がアノード電極、裏面電極１１９側がカソード電極となる。図１では、光検出素子１を２つ含む光検出器を示したが、光検出素子の数はこれに限るものではない。また、複数の光検出素子１をアレイ状に配置して光検出器を構成してもよい。
【００３５】
実際に、動作させる為には、裏面電極１１９側に負の駆動電圧（Ｖｏｐ）、例えば−２０Ｖ以上−２９Ｖ以下の範囲のバイアス電圧を印加し、読出しパッドをＧＮＤ電位として使用する。
【００３６】
本実施形態に係る光検出素子は、第６領域５００を設けることによって、ｐｎ接合によってできるアバランシェ領域の電界の均一性が高まる。結果として、本実施形態に係る光検出素子は、光検出効率が向上する。
【００３７】
なお、図１の例によらず、ｐ型ガードリング層１１０、ｎ型ガードリング層１１１を省略してもよい。
【００３８】
[変形例]
第１の実施形態の変形例を第１の実施形態と異なる点を中心に説明する。
【００３９】
図１３は、第１の実施形態の変形例に係る光検出素子２を含む光検出器の断面図（ａ）及び上面図（ｂ）である。図１３（ａ）は、図１３（ｂ）の点線の断面図である。
【００４０】
図１３（ａ）（ｂ）に示すように、第２の実施形態に係る光検出器は、複数の第１の実施形態に係る光検出素子２と、複数の光検出素子２間に設けられたトレンチ型の素子分離構造３１７と、を含む。
【００４１】
第１の実施形態の変形例に係る光検出素子２は、絶縁層１１４と電極１１６、２００を覆うように設けられた絶縁層３２０をさらに設けている。また、クエンチ抵抗１１２が絶縁層３２０とパッシベーション膜１１７の間に設けられている。
【００４２】
トレンチ型の素子分離構造３１７は、ｐ型注入層３０７と、ｐ型ガードリング層１１０とｎ型ガードリング層１１１の側面及びｐ型注入層３０７の表面を覆うように設けられた熱酸化膜３０６と、熱酸化膜３０６の側面を覆うように設けられるバリアメタル３１５と、バリアメタル３１５の側面と熱酸化膜３０６を覆うように設けられるタングステンからなる埋め込みメタル３１６と、を含む。
【００４３】
熱酸化膜３０６は、素子分離構造３１７の側面及び底面のエッチングダメージ改善、バリアメタル３１５の成膜性向上、及びバリアメタル３１５を構成するチタンのＳｉへの拡散バリアのために設けられる。
【００４４】
ｐ型注入層３０７は、ＲＩＥダメージによる欠陥抑制のために設けられる。ｐ型シリコンエピ層１０１に対して垂直の角度でホウ素をイオン注入することによって形成する。
【００４５】
埋め込みメタル３１６は、近隣した光検出素子でアバランシェ発火時に生じた２次光子を反射あるいは吸収し、光学クロストークを抑制するために設けられる。
【００４６】
バリアメタル３１５は、埋め込みメタル３１６を構成するタングステンのＳｉへの拡散、及び熱酸化膜３０６との密着性向上のために設けられる。
【００４７】
次に第１の実施形態の変形例に係る光検出器の製造方法について説明する。
【００４８】
第１の実施形態の変形例に係る光検出素子２においては、図１４（ａ）、（ｂ）に示すように、ホウ素を濃度４Ｅ１８／ｃｍ３でドープした単結晶ｐ型シリコン基板１００上に、濃度１Ｅ１５／ｃｍ３でホウ素をドープしたｐ型シリコンエピ層１０１を１０ｕｍ厚までエピ成長したウエハを用意する。
【００４９】
次に、図１５（ａ）、（ｂ）に示すように、ｐ型シリコンエピ層１０１表面を酸化し、１０ｎｍの厚さのシリコン酸化膜３０２を形成後、シリコン窒化膜３０３、シリコン酸化膜３０４を、例えば、減圧熱ＣＶＤ法によりそれぞれ１５０ｎｍ、１５０ｎｍ堆積させる。その後、幅１ｕｍの素子分離領域３０５を規定するレジストをリソグラフィ工程にてパターン形成し、ＲＩＥ法によりレジスト開口部のシリコン酸化膜３０４、シリコン窒化膜３０３、及びシリコン酸化膜３０２を除去する。その後、シリコン酸化膜３０４、シリコン窒化膜３０３、及びシリコン酸化膜３０２をマスクとして、ｐ型シリコンエピ層１０１を、ＲＩＥ法により８ｕｍエッチングし、素子分離領域３０５にトレンチ溝を形成する。
【００５０】
次に、図１６（ａ）、（ｂ）に示すように、シリコン酸化膜３０４をフッ酸溶液により除去し、熱酸化によりシリコン表面に５０ｎｍの熱酸化膜３０６を形成する。その後、トレンチ溝底部付近にｐ型注入層３０７を、ｐ型シリコンエピ層１０１に対して垂直の角度でホウ素をイオン注入することによって形成し、１０００℃、３０分のアニール処理により活性化させる。ｐ型注入層３０７は、省略してもよい。
【００５１】
次に、図１７（ａ）、（ｂ）に示すように、例えば、埋め込みシリコン酸化膜３０８をＣＶＤ法により０．６ｕｍ堆積し、絶縁膜ＣＭＰ法により平坦化する。これにより、トレンチ型の素子分離構造３１７を形成する。その後、シリコン窒化膜３０３及びシリコン酸化膜３０２を、それぞれ熱燐酸処理及びフッ酸処理により除去する。
【００５２】
シリコン酸化膜１０７、ｐ型層１０９、ｐ型ガードリング層１１０、第６領域５００、ｎ型ガードリング層１１１、及びメタル電極とシリコン層とのオーミック電極部を兼ねるｎ型層１１３に関しては、上記で説明した素子領域３１０内に同様のリソグラフィ工程、及びイオン注入工程により、形成する。
【００５３】
次に、図１８（ａ）、（ｂ）に示すように、リソグラフィ工程にて素子分離領域３０５内に幅０．８ｕｍで素子領域３１０を囲む形状のレジストパターンを形成し、ＲＩＥ法により埋め込みシリコン酸化膜３０８をエッチング除去する。その後、バリアメタル３１５としてチタン及び窒化チタンを、それぞれ５０ｎｍ及び１０ｎｍスパッタ法により堆積する。次に、タングステンをＣＶＤ法により０．２２ｕｍ堆積し、ＣＭＰ法により平坦化を行う。これにより、トレンチ型の素子分離構造３１７を形成する。
【００５４】
次に、図１９（ａ）、（ｂ）に示すように、絶縁膜層１１４をＣＶＤ法により０．８ｕｍの厚さで形成し、リソグラフィ工程及びＲＩＥ工程により、ｎ型層１１３上にコンタクトホールを形成する。その後、例えば、アルミ電極３１９をスパッタ法により０．８ｕｍの厚さで形成し、リソグラフィ及びＲＩＥ法により所定の形状に加工する。この時、コンタクトホールにもアルミ電極３１９が埋め込まれ、ｎ型層１１３とオーミック接続が形成される。
【００５５】
次に、絶縁層３２０をＣＶＤ法により０．８ｕｍの厚さで形成し、リソグラフィ工程及びＲＩＥ工程により、アルミ電極３１９上にビアホールを形成した。その後、クエンチ抵抗１１２をスパッタ法により形成し、リソグラフィ及びＲＩＥ法により所定の形状に加工した。クエンチ抵抗の材質は、ＳｉＣｒ及びその窒化膜、Ｔｉ及びその窒化膜またはそれらの積層構造が好ましく、膜厚は仕様とするデバイス特性により異なるが、おおよそ５ｎｍ以上５０ｎｍ以下の範囲である。その後、パッシベーション膜１１７としてシリコン窒化膜をＣＶＤ法により０．３ｕｍの厚さで形成し、読出しパッドをＲＩＥ法により開口する。最後に、単結晶ｐ型シリコン基板１００の裏面に、共通の裏面電極１１９としてＴｉ／Ａｕを成膜して、図１３（ａ）、（ｂ）に示す光検出器を製造する。なお、パッシベーション膜１１７上にできる溝は、製造上できる溝であり、この溝を絶縁材料で埋めてもよい。
【００５６】
第１の実施形態の変形例に係る光検出器は、第１の実施形態と同様の効果に加え、素子分離構造形成時のダメージ付近からキャリアのパスをより離すことで、第１の実施形態よりも欠陥起因のアフターパルスを抑制することができる。
【００５７】
[第２の実施形態]
図２０に第２の実施形態に係るライダー（Ｌａｓｅｒ  Ｉｍａｇｉｎｇ  Ｄｅｔｅｃｔｉｏｎ  ａｎｄ  Ｒａｎｇｉｎｇ：ＬＩＤＡＲ）装置５００１を示す。
【００５８】
この実施形態は、ライン光源、レンズと構成され長距離被写体検知システム（ＬＩＤＡＲ）などに応用できる。ライダー装置５００１は、対象物４１１に対してレーザ光を投光する投光ユニットTと、対象物４１１からのレーザ光を受光しレーザ光が対象物４１１までを往復してくる時間を計測し距離に換算する受光ユニットR（光検出システムともいう）と、を備えている。
【００５９】
投光ユニットTにおいて、レーザ光発振器（光源ともいう）４０４はレーザ光を発振する。駆動回路４０３は、レーザ光発振器４０４を駆動する。光学系４０５は、レーザ光の一部を参照光として取り出し、そのほかのレーザ光をミラー４０６を介して対象物４１１に照射する。ミラーコントローラ４０２は、ミラー４０６を制御して対象物４１１にレーザ光を投光する。ここで、投光とは、光を当てることを意味する。
【００６０】
受光ユニットRにおいて、参照光用検出器４０９は、光学系４０５によって取り出された参照光を検出する。光検出器４１０は、対象物４１１からの反射光を受光する。距離計測回路４０８は、参照光用光検出器４０９で検出された参照光と光検出器４１０で検出された反射光に基づいて、対象物４１１までの距離を計測する。画像認識システム４０７は、距離計測回路４０８で計測された結果に基づいて、対象物４１１を認識する。
【００６１】
ライダー装置５００１は、レーザ光が対象物４１１までを往復してくる時間を計測し距離に換算する光飛行時間測距法（Ｔｉｍｅ  ｏｆ  Ｆｌｉｇｈｔ）を採用している。ライダー装置５００１は、車載ドライブ−アシストシステム、リモートセンシング等に応用される。光検出器４１０として上述した実施形態の光検出器を用いると、特に近赤外線領域で良好な感度を示す。このため、ライダー装置５００１は、人が不可視の波長帯域への光源に適用することが可能となる。ライダー装置５００１は、例えば、車向け障害物検知に用いることができる。
【００６２】
図２１はライダー装置の検出対象の検出を説明するための図である。
【００６３】
光源３０００は、検出対象となる物体６００に光４１２を発する。光検出器３００１は、物体６００を透過あるいは反射、拡散した光４１３を検出する。
【００６４】
光検出器３００１は、例えば、上述した本実施形態に係る光検出器を用いると、高感度な検出を実現する。
【００６５】
なお、光検出器４１０および光源４０４のセットを複数設け、その配置関係を前もってソフトウェア（回路でも代替可）に設定しておくことが好ましい。光検出器４１０および光源４０４のセットの配置関係は、例えば、等間隔で設けられることが好ましい。それにより、各々の光検出器４１０の出力信号を補完しあうことにより、正確な３次元画像を生成することができる。図２２は、第２の実施形態に係るライダー装置を備えた車の上面略図である。
【００６６】
本実施形態に係る車７００は、車体７１０の４つの隅にライダー装置５００１を備えている。
【００６７】
本実施形態に係る車は、車体の４つの隅にライダー装置を備えることで、車の全方向の環境をライダー装置によって検出することができる。
【００６８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、説明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６９】
１・・光検出素子、２・・光検出素子、１００・・単結晶シリコン基板、１０１・・シリコンエピ層、１０２・・シリコン酸化膜、１０３・・シリコン窒化膜、１０４・・素子分離領域、１０５・・レジスト、１０６・・素子分離構造、１０７・・シリコン酸化膜、１０８・・素子領域、１０９・・ｐ型層、１１０・・ｐ型ガードリング層、１１１・・ｎ型ガードリング層、１１２・・クエンチ抵抗、１１３・・ｎ型層、１１４・・絶縁膜層、１１５・・コンタクトホール、１１６・・電極、１１７・・パッシベーション膜、１１９・・裏面電極、５００・・構造体、３０２・・シリコン酸化膜、３０３・・シリコン窒化膜、３０４・・シリコン酸化膜、３０５・・素子分離領域、３０６・・熱酸化膜、３０７・・ｐ型注入層、３０８・・シリコン酸化膜、３１０・・素子領域、３１５・・バリアメタル、３１６・・埋め込みメタル、３１７・・素子分離構造、３１９・・アルミ電極、３２０・・絶縁層、５００１・・ライダー装置、４０２・・ミラーコントローラ、４０３・・駆動回路、４０４・・レーザ光発振器、４０５・・光学系、４０６・・ミラー、４０７・・画像認識システム、４０８・・距離計測回路、４０９・・参照光用検出器、４１０・・光検出器、４１１・・対象物、３０００・・光源、３００１・・光検出器、４１２・・入射光、４１３・・反射光・拡散光、６００・・対象物、７００・・ライダー装置を備えた車、７１０・・車体
【図１】
2020047781.tif 000003
【図２】
2020047781.tif 000004
【図３】
2020047781.tif 000005
【図４】
2020047781.tif 000006
【図５】
2020047781.tif 000007
【図６】
2020047781.tif 000008
【図７】
2020047781.tif 000009
【図８】
2020047781.tif 000010
【図９】
2020047781.tif 000011
【図１０】
2020047781.tif 000012
【図１１】
2020047781.tif 000013
【図１２】
2020047781.tif 000014
【図１３】
2020047781.tif 000015
【図１４】
2020047781.tif 000016
【図１５】
2020047781.tif 000017
【図１６】
2020047781.tif 000018
【図１７】
2020047781.tif 000019
【図１８】
2020047781.tif 000020
【図１９】
2020047781.tif 000021
【図２０】
2020047781.tif 000022
【図２１】
2020047781.tif 000023
【図２２】
2020047781.tif 000024