(57)【要約】【課題】ツェナーダイオード領域を備えることで十分なロードダンプ耐量を持ちながら、従来に比べて、低い順方向電圧（低ＶＦ）および低い逆方向リーク電流（低ＩＲ）を実現することができるダイオードを提供すること。【解決手段】１×１０１６ｃｍ−３〜２．４×１０１７ｃｍ−３の不純物濃度を有するエピタキシャル層４（ｎ−型層６）と、エピタキシャル層４に選択的に形成され、エピタキシャル層４との間にｐｎ接合を形成するｐ＋型ツェナーダイオード領域１４と、エピタキシャル層４上に配置され、エピタキシャル層４との間にショットキー接合を形成し、３ｅｖ〜６ｅｖの仕事関数を有するショットキーメタル１２と、エピタキシャル層４のショットキー接合領域に選択的に形成された複数のｐ＋型領域３４からなるＪＢＳ（Junction Barrier Schottky）構造３３とを含む、ダイオード２を提供する。【選択図】図２
2020127055.tif 000002
【特許請求の範囲】
【請求項１】
１×１０１６ｃｍ−３〜２．４×１０１７ｃｍ−３の不純物濃度を有する第１導電型の半導体層と、
前記半導体層に選択的に形成され、前記半導体層との間にｐｎ接合を形成する第２導電型のツェナーダイオード領域と、
前記半導体層上に配置され、前記半導体層との間にショットキー接合を形成し、３ｅｖ〜６ｅｖの仕事関数を有するショットキーメタルと、
前記半導体層のショットキー接合領域に選択的に形成された複数の第２導電型領域からなるＪＢＳ（Junction Barrier Schottky）構造とを含み、
前記半導体層は、２．５μｍ〜５μｍの厚さを有しており、
前記複数の第２導電型領域は、２．５μｍ〜４．５μｍのピッチＰ１で配列されている、ダイオード。
【請求項２】
５０ｍΩ・ｃｍ〜５００ｍΩ・ｃｍの比抵抗を有する第１導電型の半導体層と、
前記半導体層に選択的に形成され、前記半導体層との間にｐｎ接合を形成する第２導電型のツェナーダイオード領域と、
前記半導体層上に配置され、前記半導体層との間にショットキー接合を形成し、３ｅｖ〜６ｅｖの仕事関数を有するショットキーメタルと、
前記半導体層のショットキー接合領域に選択的に形成された複数の第２導電型領域からなるＪＢＳ（Junction Barrier Schottky）構造とを含み、
前記半導体層は、２．５μｍ〜５μｍの厚さを有しており、
前記複数の第２導電型領域は、２．５μｍ〜４．５μｍのピッチＰ１で配列されている、ダイオード。
【請求項３】
前記半導体層は、１×１０１６ｃｍ−３〜２．４×１０１７ｃｍ−３の不純物濃度を有している、請求項１または２に記載のダイオード。
【請求項４】
前記半導体層は、１．８×１０１６ｃｍ−３〜２．４×１０１７ｃｍ−３の不純物濃度を有している、請求項１〜３のいずれか一項に記載のダイオード。
【請求項５】
前記半導体層は、１．８×１０１６ｃｍ−３〜８．０×１０１６ｃｍ−３の不純物濃度を有している、請求項１〜４のいずれか一項に記載のダイオード。
【請求項６】
前記半導体層は、５０ｍΩ・ｃｍ〜５００ｍΩ・ｃｍの比抵抗を有している、請求項１〜５のいずれか一項に記載のダイオード。
【請求項７】
前記半導体層は、５０ｍΩ・ｃｍ〜３００ｍΩ・ｃｍの比抵抗を有している、請求項１〜６のいずれか一項に記載のダイオード。
【請求項８】
前記半導体層は、１００ｍΩ・ｃｍ〜３００ｍΩ・ｃｍの比抵抗を有している、請求項１〜７のいずれか一項に記載のダイオード。
【請求項９】
前記ショットキーメタルは、４ｅＶ〜６ｅＶの仕事関数を有している、請求項１〜８のいずれか一項に記載のダイオード。
【請求項１０】
前記ショットキーメタルは、５ｅＶ〜６ｅＶの仕事関数を有している、請求項１〜９のいずれか一項に記載のダイオード。
【請求項１１】
前記ショットキーメタルは、５．３ｅＶ〜６ｅＶの仕事関数を有している、請求項１〜１０のいずれか一項に記載のダイオード。
【請求項１２】
前記ショットキーメタルは、ＰｔまたはＭｏからなる、請求項１〜８のいずれか一項に記載のダイオード。
【請求項１３】
各前記第２導電型領域は、０．１μｍ〜１０μｍの幅Ｗ１を有している、請求項１〜１２のいずれか一項に記載のダイオード。
【請求項１４】
各前記第２導電型領域は、１μｍ〜５μｍの幅Ｗ１を有している、請求項１〜１３のいずれか一項に記載のダイオード。
【請求項１５】
各前記第２導電型領域は、１μｍ〜２μｍの幅Ｗ１を有している、請求項１〜１４のいずれか一項に記載のダイオード。
【請求項１６】
前記複数の第２導電型領域は、３μｍ〜４μｍのピッチＰ１で配列されている、請求項１〜１５のいずれか一項に記載のダイオード。
【請求項１７】
前記複数の第２導電型領域は、隣り合う前記第２導電型領域の間に０．１μｍ〜６μｍの距離Ｄ１を置くように配列されている、請求項１〜１６のいずれか一項に記載のダイオード。
【請求項１８】
前記複数の第２導電型領域は、正六角形配列の規則性を有している、請求項１〜１７のいずれか一項に記載のダイオード。
【請求項１９】
前記複数の第２導電型領域は、前記ツェナーダイオード領域と同じ深さを有している、請求項１〜１８のいずれか一項に記載のダイオード。
【請求項２０】
前記ツェナーダイオード領域は、１×１０１６ｃｍ−３〜１×１０２０ｃｍ−３の不純物濃度を有している、請求項１〜１９のいずれか一項に記載のダイオード。
【請求項２１】
前記ショットキーメタルは、Ｐｔを含む、請求項１〜８のいずれか一項に記載のダイオード。
【請求項２２】
前記ショットキーメタルは、Ｐｔシリサイド層、またはＰｔシリサイド層および当該Ｐｔシリサイド層上のＰｔ層を含む、請求項２１に記載のダイオード。
【請求項２３】
前記ショットキーメタル上に配置されたコンタクトメタルをさらに含む、請求項１〜２２のいずれか一項に記載のダイオード。
【請求項２４】
前記ショットキーメタルと前記コンタクトメタルとの間に配置され、Ｍｏ、Ｔｉ、Ｖ、Ｃｒ、ＺｒまたはＴａからなる中間金属層をさらに含む、請求項２３のいずれか一項に記載のダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ツェナーダイオードを内蔵するショットキーバリアダイオードに関する。
【背景技術】
【０００２】
自動車やオートバイ等に搭載されるオルタネータ（交流発電機）では、コイルに発生した交流がダイオードで整流されて直流として取り出される。使用される整流素子としては、たとえば、ツェナーダイオード、ショットキーバリアダイオード等が知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２３４６１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、自動車排出ガス規制に合わせた排出ガスの低減のため、内燃機関の燃費を向上させることが望まれている。内燃機関の回転と連動して駆動するオルタネータの効率の向上が、内燃機関の燃費の向上に貢献する可能性がある。
この発明の一実施形態は、ツェナーダイオード領域を備えることで十分なロードダンプ耐量を持ちながら、従来に比べて、低い順方向電圧（低ＶＦ）および低い逆方向リーク電流（低ＩＲ）を実現することができるダイオードを提供する。
【課題を解決するための手段】
【０００５】
この発明の一実施形態は、１×１０１６ｃｍ−３〜２．４×１０１７ｃｍ−３の不純物濃度を有する第１導電型の半導体層と、前記半導体層に選択的に形成され、前記半導体層との間にｐｎ接合を形成する第２導電型のツェナーダイオード領域と、前記半導体層上に配置され、前記半導体層との間にショットキー接合を形成し、３ｅｖ〜６ｅｖの仕事関数を有するショットキーメタルと、前記半導体層のショットキー接合領域に選択的に形成された複数の第２導電型領域からなるＪＢＳ（Junction Barrier Schottky）構造とを含む、ダイオードを提供する。
【０００６】
この発明の一実施形態は、５０ｍΩ・ｃｍ〜５００ｍΩ・ｃｍの比抵抗を有する第１導電型の半導体層と、前記半導体層に選択的に形成され、前記半導体層との間にｐｎ接合を形成する第２導電型のツェナーダイオード領域と、前記半導体層上に配置され、前記半導体層との間にショットキー接合を形成し、３ｅｖ〜６ｅｖの仕事関数を有するショットキーメタルと、前記半導体層のショットキー接合領域に選択的に形成された複数の第２導電型領域からなるＪＢＳ（Junction Barrier Schottky）構造とを含む、ダイオードを提供する。
【０００７】
この発明の一実施形態では、前記半導体層の不純物濃度は、たとえば１×１０１６ｃｍ−３〜２．４×１０１７ｃｍ−３であり、より好ましくは１．８×１０１６ｃｍ−３〜２．４×１０１７ｃｍ−３であり、さらに好ましくは１．８×１０１６ｃｍ−３〜８．０×１０１６ｃｍ−３である。
この発明の一実施形態では、前記半導体層の比抵抗は、たとえば５０ｍΩ・ｃｍ〜５００ｍΩ・ｃｍであり、より好ましくは５０ｍΩ・ｃｍ〜３００ｍΩ・ｃｍであり、さらに好ましくは１００ｍΩ・ｃｍ〜３００ｍΩ・ｃｍである。
【０００８】
この発明の一実施形態では、前記ショットキーメタルの仕事関数は、たとえば３ｅＶ〜６ｅＶであり、より好ましくは４ｅＶ〜６ｅＶであり、さらに好ましくは５ｅＶ〜６ｅＶであり、とりわけ好ましくは５．３ｅＶ〜６ｅＶである。
この発明の一実施形態では、ショットキーメタルは、ＰｔまたはＭｏからなる。
この発明の一実施形態では、前記半導体層の厚さは、たとえば２μｍ〜１０μｍであり、より好ましくは２μｍ〜６μｍであり、さらに好ましくは２．５μｍ〜５μｍである。
【０００９】
この発明の一実施形態では、各前記第２導電型領域は、たとえば０．１μｍ〜１０μｍ、より好ましくは１μｍ〜５μｍ、さらに好ましくは１μｍ〜２μｍの幅Ｗ１を有している。
この発明の一実施形態では、前記複数の第２導電型領域は、たとえば２μｍ〜５μｍ、より好ましくは２．５μｍ〜４．５μｍ、さらに好ましくは３μｍ〜４μｍのピッチＰ１で配列されている。
【００１０】
この発明の一実施形態では、前記複数の第２導電型領域は、隣り合う前記第２導電型領域の間に０．１μｍ〜６μｍの距離Ｄ１を置くように配列されている。
この発明の一実施形態では、前記複数の第２導電型領域は、正六角形配列の規則性を有している。
この発明の一実施形態では、前記複数の第２導電型領域は、前記ツェナーダイオード領域と同じ深さを有している。
【００１１】
この発明の一実施形態では、前記ツェナーダイオード領域は、１×１０１６ｃｍ−３〜１×１０２０ｃｍ−３の不純物濃度を有している。
この発明の一実施形態では、前記ショットキーメタルは、Ｐｔを含む。
この発明の一実施形態では、前記ショットキーメタルは、Ｐｔシリサイド層、またはＰｔシリサイド層および当該Ｐｔシリサイド層上のＰｔ層を含む。
【００１２】
この発明の一実施形態は、前記ショットキーメタル上に配置されたコンタクトメタルをさらに含む。
この発明の一実施形態は、前記ショットキーメタルと前記コンタクトメタルとの間に配置され、Ｍｏ、Ｔｉ、Ｖ、Ｃｒ、ＺｒまたはＴａからなる中間金属層をさらに含む。
【図面の簡単な説明】
【００１３】
【図１】図１は、オルタネータの回路図を示す。
【図２】図２は、この発明のＪＢＳ構造を有するダイオードの模式的な断面図である。
【図３】図３は、図２のダイオードのｐ＋型領域の配置形態を説明するための平面図である。
【図４】図４は、図２のダイオードのＶＦ−ＩＦ特性のシミュレーション結果をエピ厚ごとに示すグラフである。
【図５】図５は、図２のダイオードのＶＦ−ＩＦ特性のシミュレーション結果（エピ厚固定）を隣り合う前記ｐ＋型領域の距離（Ｘｊ間距離）ごとに示すグラフである。
【図６】図６は、図２のダイオードのエピ厚とＶＦとの関係をセルピッチごとに示すグラフである。
【図７】図７は、図２のダイオードのエピ厚とＩＲとの関係をセルピッチごとに示すグラフである。
【図８】図８は、図２のダイオードのセルピッチとＶＦとの関係をエピ厚ごとに示すグラフである。
【図９】図９は、図２のダイオードのセルピッチとＩＲとの関係をエピ厚ごとに示すグラフである。
【図１０】図１０は、図２のダイオードの比抵抗とＢＶとの関係をエピ厚ごとに示すグラフである。
【図１１】図１１は、図２のダイオードのＶＦとＩＲとの関係をセルピッチごとに示すグラフである。
【図１２】図１２は、図２のダイオードの周囲温度とＩＲとの関係を示すグラフである。
【図１３】図１３は、２段エピタキシャル構造を有するダイオードの模式的な断面図である。
【図１４】図１４は、前記ダイオードの実験例（サンプル１）のＶＦ−ＩＦ特性を示すグラフである。
【図１５】図１５は、前記サンプル１のＶＲ−ＩＲ特性を示すグラフである。
【図１６】図１６は、前記サンプル１のＶＦ−ＩＦの温度特性を示すグラフである。
【図１７】図１７は、前記サンプル１のＶＲ−ＩＲの温度特性を示すグラフである。
【図１８】図１８は、前記サンプル１の検証結果を示す表である。
【図１９】図１９は、前記サンプル１のエピタキシャル層内の直列抵抗を説明するための図である。
【図２０】図２０は、前記サンプル１のｎ型層の濃度プロファイルを示す。
【図２１】図２１は、前記サンプル１のｐ型層の濃度プロファイルを示す。
【図２２】図２２は、前記サンプル１のＶＦ−ＩＦ特性（シミュレーション）を示すグラフである。
【図２３】図２３は、前記シミュレーションに基づいて作成したＶＦとエピ厚との関係を示すグラフである。
【図２４】図２４は、前記サンプル１のＶＲ−ＩＲ特性（シミュレーション）を示すグラフである。
【図２５】図２５は、前記シミュレーションの検証結果を示す表である。
【発明を実施するための形態】
【００１４】
以下では、この出願の発明に係る実施の形態を、添付図面を参照して詳細に説明する。
＜ダイオードの用途および要求される仕様＞
図１は、オルタネータ１の回路図である。この出願に係る発明は、図１のオルタネータ１の回路のダイオードＤｉとして使用することができる。６つのダイオードＤｉは、オルタネータ１の各ステータコイルI〜IIIに接続されており、ステータコイルI〜IIIに発生する三相交流を全波整流する。
【００１５】
オルタネータ１の高効率化、信頼性の向上のため、使用されるダイオードＤｉには、低い順方向電圧（低ＶＦ）、低い逆方向リーク電流（低ＩＲ）等が要求される。この出願の発明者らは、この出願に係るツェナー内蔵ショットキーバリアダイオードの特性として、ＶＦ：０．６５Ｖ ｔｙｐ．（ＩＦ＝１００Ａ）、ＩＲ：５μＡ ｍａｘ．（ＶＲ＝１８Ｖ）、ＶＺ：２１Ｖ〜２５Ｖ（ＩＺ＝１００ｍＡ）、ＨＩＲ（高温逆方向リーク電流）：２５ｍＡ ｍａｘ．（ＶＲ＝１８Ｖ）という目標値を設定し、次に示す構成によって当該目標値に近づけることを実現した。
【００１６】
図２は、この発明の一実施形態に係るダイオード２の構成を説明するための模式的な断面図である。
ダイオード２は、たとえば、平面視正方形のチップ状である。チップ状のダイオード２のサイズ（Ｌ１□＝Ｌ１×Ｌ１）は、たとえば、２ｍｍ□〜１０ｍｍ□である。具体的には、５ｍｍ□程度であってよい。
【００１７】
ダイオード２は、ｎ＋＋型シリコン基板３と、ｎ＋＋型シリコン基板３上に積層された半導体層の一例としてのシリコンからなるエピタキシャル層４とを備えている。ｎ＋＋型シリコン基板３の裏面には、その全域を覆うようにカソード電極５が形成されている。カソード電極５は、ｎ＋＋型シリコンとオーミック接触可能な金属（たとえば、Ａｌ、Ａｕ、Ｎｉ、Ｔｉ、Ｐｄ等）からなる。
【００１８】
ｎ＋＋型シリコン基板３の不純物濃度は、たとえば、１×１０１９ｃｍ−３〜１×１０２１ｃｍ−３である。また、ｎ＋＋型シリコン基板３の厚さは、たとえば、５０μｍ〜３００μｍである。
エピタキシャル層４は、ｎ＋＋型シリコン基板３の表面に形成されたｎ−型層６を含む。この実施形態では、エピタキシャル層４はｎ−型層６からなり、ｎ−型層６は、エピタキシャル層４の表面を形成している。
【００１９】
ｎ−型層６の不純物濃度は、たとえば１×１０１６ｃｍ−３〜２．４×１０１７ｃｍ−３である。より好ましくは１．８×１０１６ｃｍ−３〜２．４×１０１７ｃｍ−３であり、さらに好ましくは１．８×１０１６ｃｍ−３〜８．０×１０１６ｃｍ−３である。具体的な値としては、たとえば、ｎ−型層６不純物濃度は、３．０×１０１６ｃｍ−３程度であってよい。
【００２０】
また、これにより、ｎ−型層６の比抵抗は、たとえば５０ｍΩ・ｃｍ〜５００ｍΩ・ｃｍであり、より好ましくは５０ｍΩ・ｃｍ〜３００ｍΩ・ｃｍである、さらに好ましくは１００ｍΩ・ｃｍ〜３００Ω・ｃｍである。ｎ−型層６の比抵抗の具体的な値としては、たとえば、３００ｍΩ・ｃｍ程度であってよい。
また、ｎ−型層６（エピタキシャル層４）の厚さは、たとえば２μｍ〜１０μｍであり、より好ましくは２μｍ〜６μｍである、さらに好ましくは２．５μｍ〜５μｍである。具体的には、４μｍ程度であってよい。
【００２１】
エピタキシャル層４の表面には、酸化シリコン（ＳｉＯ２）フィールド絶縁膜８が形成されている。フィールド絶縁膜８の厚さは、たとえば、１０００Å〜１００００Åである。なお、フィールド絶縁膜８は、窒化シリコン（ＳｉＮ）など、他の絶縁物からなっていてもよい。フィールド絶縁膜８には、エピタキシャル層４の中央部を露出させる開口９が形成されている。フィールド絶縁膜８上には、アノード電極１０が形成されている。
【００２２】
アノード電極１０は、フィールド絶縁膜８の開口９内を埋め尽くし、フィールド絶縁膜８における開口９の周縁部１１を上から覆うように、当該開口９の外方へフランジ状に張り出している。すなわち、フィールド絶縁膜８の周縁部１１は、エピタキシャル層４およびアノード電極１０によって、全周にわたってその上下両側から挟まれている。
アノード電極１０は、フィールド絶縁膜８の開口９内でエピタキシャル層４（ｎ−型層６）に接合されたショットキーメタル１２と、ショットキーメタル１２に積層されたコンタクトメタル１３との２層構造を有している。
【００２３】
ショットキーメタル１２は、ｎ−型層６との接合によりショットキー接合を形成する金属であって、さらに従来のＭｏやＮｉよりもショットキーバリア高さ（Φｂ：仕事関数）の大きなバリア金属材料を用いることが好ましい。この実施形態では、ショットキーメタル１２は、たとえば３ｅｖ〜６ｅｖの仕事関数を有する金属からなっていてもよい。ショットキーメタル１２の仕事関数は、より好ましくは４ｅｖ〜６ｅｖであり、さらに好ましくは５ｅｖ〜６ｅｖであり、とりわけ好ましくは５．３ｅＶ〜６ｅＶである。実験的には、これらの仕事関数は、たとえば、ケルビン法（振動容量法）、熱電子放出や光電子放出のエネルギを測定することにより得られる。具体的には、ショットキーメタル１２に使用される具体的な金属としては、たとえば、Ｉｒ（５．３ｅＶ）およびＰｔ（５．６５ｅＶ）が好ましいが、Ｍｏ（４．４５ｅＶ）を用いることもできる。すなわち、この実施形態のように、１×１０１６ｃｍ−３〜２．４×１０１７ｃｍ−３の不純物濃度を有するエピタキシャル層４を採用する場合には、ＩｒやＰｔのように仕事関数の大きい金属をショットキーメタル１２として使用することが好ましい。
【００２４】
また、ショットキーメタル１２は、全体がＰｔ層またはＰｔシリサイド層として形成されていてもよく、また、たとえば、図２に破線で定義されるように、Ｐｔシリサイド層１２１の上にＰｔ層１２２が残った状態であってもよい。ショットキーメタル１２をＰｔシリサイド層として形成する場合、金属膜としてＰｔ層が存在しないため、たとえば密着性などの問題が無く、ショットキーメタル１２の剥がれを防止できるといった効果が期待できる。
【００２５】
ショットキーメタル１２上には、Ｍｏ、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、またはＴａからなる中間金属層１９を含んでもよい。ショットキーメタル１２にＰｔまたはＰｔシリサイド層を用いる場合、中間金属層１９には、Ｍｏを用いることが好ましい。この場合、中間金属層１９の厚さを比較的薄く、たとえば３５０Å程度とすることができる。
コンタクトメタル１３は、アノード電極１０において、ダイオード２の最表面に露出して、ボンディングワイヤなどが接合される部分である。コンタクトメタル１３は、たとえば、Ａｌ、Ａｇ等を含む金属からなる。具体的には、Ｍｏ／Ｔｉ／Ａｌ／Ｔｉ／Ｎｉ／Ａｇ（Ｍｏがショットキーメタル１２側）等であってもよい。また、コンタクトメタル１３の厚さは、ショットキーメタル１２よりも大きい。この実施形態では、コンタクトメタル１３は、Ａｇ系のハンダ材料からなり、ダイオード２をパッケージ内に実装する場合に好適に用いることができる。
【００２６】
なお、図示はしないが、ダイオード２の最表面にパッシベーション膜が形成され、当該パッシベーション膜の中央部に、コンタクトメタル１３を露出させる開口が形成されていてもよい。ボンディングワイヤなどは、この開口を介してコンタクトメタル１３に接合される。
エピタキシャル層４には、ショットキーメタル１２に接するようにｐ＋型ツェナーダイオード領域１４が形成されている。ｐ＋型ツェナーダイオード領域１４は、フィールド絶縁膜８の開口９の内外に跨り、当該開口９の輪郭に沿う環状に形成されている。したがって、ｐ＋型ツェナーダイオード領域１４は、開口９の内方へ張り出し、開口９内のショットキーメタル１２の終端部に接する内側部分１５と、開口９の外方へ張り出し、フィールド絶縁膜８の周縁部１１を挟んでショットキーメタル１２に対向する外側部分１６とを含む。当該外側部分１６の外縁は、ショットキーメタル１２の外縁よりも内方に設定されている。この実施形態では、たとえば、ダイオード２のサイズ（Ｌ１×Ｌ１）のＬ１が４．８４ｍｍである場合、ｐ＋型ツェナーダイオード領域１４の外径Ｌ２は、たとえば、４．７６ｍｍであり、内径Ｌ３は、たとえば、４．６０ｍｍである。
【００２７】
ｐ＋型ツェナーダイオード領域１４のような構造は、たとえば、ｎ＋＋型シリコン基板３上に、ｎ−型層６をエピタキシャル成長させた後、比較的高いエネルギでｐ型不純物をエピタキシャル層４に注入し、拡散させることによって形成することができる。ｐ＋型ツェナーダイオード領域１４の深さは、たとえば０．５μｍ〜１０μｍであり、より好ましくは０．５〜５μｍであり、さらに好ましくは１μｍ〜３．５μｍである。具体的には、１μｍ程度であってよい。また、ｐ＋型ツェナーダイオード領域１４の不純物濃度は、たとえば、１×１０１６ｃｍ−３〜１×１０２０ｃｍ−３である。
【００２８】
このダイオード２では、ショットキーメタル１２とｎ−型層６との間にショットキー障壁が形成されてショットキーバリアダイオード１７（Schottky Diode）が構成されている。一方、ｐ＋型ツェナーダイオード領域１４と、ｎ−型層６との間にｐｎ接合が形成されてツェナーダイオード１８（Zener Di）が構成されている。
ダイオード２では、ｐ＋型ツェナーダイオード領域１４で取り囲まれたｎ−型層６（エピタキシャル層４）の中央領域に、複数のｐ＋型領域３４が離散配置されている。これにより、ＪＢＳ構造３３が構成されている。
【００２９】
図３は、ｐ＋型領域３４の配置形態を説明するための平面図である。前述の図２との間で互いに対応する要素には同一の参照符号を付して示す。
複数のｐ＋型領域３４は、図３に示すように正六角形配列の規則性を有していてもよいし、マトリクス配列（行列配列）の規則性を有していてもよい。複数のｐ＋型領域３４の配列形態は、これに限らず、規則的な千鳥配列であってもよいし、規則性を有していなくてもよい。
【００３０】
また、複数のｐ＋型領域３４は、ｐ＋型ツェナーダイオード領域１４よりも浅く形成されていてもよいし、深く形成されていてもよい。また、図２に示すように複数のｐ＋型領域３４およびｐ＋型ツェナーダイオード領域１４の深さが同じであってもよい。これらの領域１４，３４の深さが同じであれば、領域１４，３４を同一工程で形成できるので、製造効率がよい。
【００３１】
また、ｐ＋型領域３４は、たとえば０．１μｍ〜１０μｍの幅（径）Ｗ１を有し、より好ましくは１μｍ〜５μｍであり、さらに好ましくは１μｍ〜２μｍである。具体的には、１.０μｍ程度であってよい。
複数のｐ＋型領域３４におけるピッチＰ１は、各ｐ＋型領域３４を一つのセルとみなしたときに、隣り合うセルの中心間の間隔（セル間隔）であり、たとえば２μｍ〜５μｍであり、より好ましくは２．５μｍ〜４．５μｍであり、さらに好ましくは３μｍ〜４μｍである。具体的には、３．６μｍ程度であってよい。
【００３２】
また、ｐ型不純物をエピタキシャル層４に注入して拡散させた後に設定された、互いに隣り合うｐ＋型領域３４の周縁同士の距離Ｄ１（Ｘｊ間距離）は、たとえば、０．１μｍ〜６μｍであってもよい。
［シミュレーションおよび実験例］
以下では、ダイオード２の特性について、図２および図３を参照しながら、シミュレーションの結果を説明する。
【００３３】
ダイオード２のｎ−型層６は、抵抗値（比抵抗）が０でないことから、アノード電極１０−カソード電極５間では、電流の媒体であると同時に、互いに直列に接続された抵抗Ｒでもある。したがって、ｎ−型層６を薄くすることによって、抵抗Ｒを低減できると考えられる。
そこで、この出願の発明者らは、ｎ−型層６の薄化がダイオード２の特性にどのような影響を与えるかどうかを、シミュレーションによって検証した。シミュレーションの条件は、ｎ−型層６の厚さが５μｍ、１０μｍ、１５μｍ、２０μｍおよび２５μｍである。また、シミュレーションにあたって、ＪＢＳ構造３３は考慮しなかった。
【００３４】
図４は、図２のダイオード２（ＪＢＳ構造なし）のＶＦ−ＩＦ特性のシミュレーション結果をエピ厚ごとに示すグラフである。なお、図４では、参考として、ｎ−型層６：比抵抗２００ｍΩ・ｃｍ、厚さ２５μｍ、ショットキーメタル１２：Ｐｔのサンプル（Ｓａｍｐｌｅ）のＶＦ−ＩＦ特性（実測値）も示している。
図４に示すように、シミュレーションの結果、ｎ−型層６の厚さ（エピ厚）が小さいほど、ＩＦ＝１００ＡでのＶＦが小さくなっていることがわかった。
【００３５】
より明確に、シミュレーションに基づいて作成したＶＦとエピ厚との関係を調べると、ｎ−型層６の厚さとＶＦとの関係について次の結果が得られた。
ｎ−型層６の厚さ＝５μｍ→ＶＦ＝０．５４Ｖ ｔｙｐ．
ｎ−型層６の厚さ＝１０μｍ→ＶＦ＝０．６１Ｖ ｔｙｐ．
ｎ−型層６の厚さ＝１５μｍ→ＶＦ＝０．６８Ｖ ｔｙｐ．
ｎ−型層６の厚さ＝２０μｍ→ＶＦ＝０．７５Ｖ ｔｙｐ．
ｎ−型層６の厚さ＝２５μｍ→ＶＦ＝０．８２Ｖ ｔｙｐ．
ここで、厚さ２５μｍは、（シミュレーションではない）実際のサンプルのｎ−型層６の厚さであるから、厚さ２５μｍのＶＦに関して実測値（０．９２Ｖ ｔｙｐ．）とシミュレーション値（０．８２Ｖ ｔｙｐ．）との差を求めると、０．１０Ｖ ｔｙｐ．である。この差に基づいて、５μｍ、１０μｍ、１５μｍおよび２０μｍのシミュレーション値を補正して予測値を算出すると、次の通りとなる。
【００３６】
ｎ−型層６の厚さ＝５μｍ→ＶＦ＝０．６４Ｖ ｔｙｐ．（予測値）
ｎ−型層６の厚さ＝１０μｍ→ＶＦ＝０．７１Ｖ ｔｙｐ．（予測値）
ｎ−型層６の厚さ＝１５μｍ→ＶＦ＝０．７８Ｖ ｔｙｐ．（予測値）
ｎ−型層６の厚さ＝２０μｍ→ＶＦ＝０．８５Ｖ ｔｙｐ．（予測値）
ｎ−型層６の厚さ＝２５μｍ→ＶＦ＝０．９２Ｖ ｔｙｐ．（実測値）
これから、ｎ−型層６の厚さを５μｍにすれば、ＶＦ＝０．６４Ｖ ｔｙｐ．（ＩＦ＝１００Ａ）を達成できることが明らかである。
【００３７】
一方、ＶＲ−ＩＲ特性（シミュレーション）を検証した結果、ｎ−型層６を薄くしても、ＩＲは変化しないことがわかった。シミュレーションによって求められたＶＲ−ＩＲ特性（エピ厚＝５μｍ〜２５μｍ）は、この出願の発明者らが設定した前述の目標値の５μＡ ｍａｘ．（ＶＲ＝１８Ｖ）を満足しているが、あくまでもシミュレーション結果であり、実際に満足するわけではない。シミュレーション結果が、ｎ−型層６の厚さに関係なくＩＲがほぼ同等であると示している以上、実際のｎ−型層６を薄くしても、ＩＲに関しては、目標値（５μＡ ｍａｘ．（ＶＲ＝１８Ｖ））を達成することは困難であると言える。
【００３８】
次に、ＪＢＳ構造３３を導入した場合のシミュレーション結果について説明する。
図５は、図２のダイオード２（ＪＢＳ構造あり）のＶＦ−ＩＦ特性のシミュレーション結果（エピ厚固定）を隣り合うｐ＋型領域３４の距離Ｄ１（Ｘｊ間距離）ごとに示すグラフである。なお、図５では、参考として、図４におけるエピ厚５μｍのシミュレーション結果（ＳＩＭ）およびサンプル（実測値）のＶＦ−ＩＦ特性も示している。
【００３９】
シミュレーションは、次の条件に従って行った。すなわち、前述のシミュレーションで、０．６５Ｖ ｔｙｐ．（ＩＦ＝１００Ａ）の目標値をクリアするＶＦ＝０．６４Ｖ ｔｙｐ．を実現した構造をベースにＪＢＳ構造３３を追加した。
ｎ−型層６：比抵抗２００ｍΩ・ｃｍ、厚さ５．０μｍ、ショットキーメタル１２：Ｐｔを使用
ＪＢＳ構造３３：セルピッチＰ１＝４．３μｍ、セル径Ｗ１＝１．２μｍ、Ｘｊ間距離Ｄ１＝０．５μｍ〜１．５μｍ
得られたＶＦ−ＩＦ特性を検証した結果、図５に示すように、ｎ−型層６の厚さが５．０μｍであれば、ｎ−型層６にＪＢＳ構造３３が形成されても（Ｘｊ間距離＝０．５μｍ、１．０μｍ、１．５μｍ）、ｎ−型層６の厚さが２５．０μｍ（サンプル）の場合に比べて小さいＶＦを実現できることがわかった。さらに、Ｘｊ間距離が大きいほど、ＩＦ＝１００ＡでのサンプルのＶＦが小さくなっていることがわかった。
【００４０】
より明確に、当該シミュレーションに基づいて作成したＶＦとＸｊ間距離Ｄ１との関係を調べると、ＶＦとＸｊ間距離Ｄ１の関係について次の結果が得られた。
Ｘｊ間距離Ｄ１＝０．５μｍ→ＶＦ＝０．７１Ｖ ｔｙｐ．
Ｘｊ間距離Ｄ１＝１．０μｍ→ＶＦ＝０．６３Ｖ ｔｙｐ．
Ｘｊ間距離Ｄ１＝１．５μｍ→ＶＦ＝０．６０Ｖ ｔｙｐ．
ここで、図４のＶＦ−ＩＦ特性の検証の際に使用した補正値、０．１０Ｖ ｔｙｐ．に基づいて、０．５μｍ、１．０μｍおよび１．５μｍのシミュレーション値を補正して予測値を算出すると、次の通りとなる。
【００４１】
Ｘｊ間距離Ｄ１＝０．５μｍ→ＶＦ＝０．８１Ｖ ｔｙｐ．（予測値）
Ｘｊ間距離Ｄ１＝１．０μｍ→ＶＦ＝０．７３Ｖ ｔｙｐ．（予測値）
Ｘｊ間距離Ｄ１＝１．５μｍ→ＶＦ＝０．７０Ｖ ｔｙｐ．（予測値）
これから、ｎ−型層６の厚さが５μｍであり、かつＸｊ間距離Ｄ１が０．５μｍであれば、目標値とほぼ同等のＶＦ＝０．７０Ｖ ｔｙｐ．（ＩＦ＝１００Ａ）を達成できることが明らかである。
【００４２】
一方、図５の改善構造（ＪＢＳあり）のＶＲ−ＩＲ特性を検証した結果、ＪＢＳ構造３３の導入によって、ＩＲを大きく制限できていることがわかった。
上記のように、改善構造（ＪＢＳあり）の特性と、図４に示した実際の構造および他のシミュレーション構造（ＪＢＳなし）の特性とを比較した結果、改善構造（ＪＢＳあり）によって、ＶＦの目標値（０．６５Ｖ ｔｙｐ．（ＩＦ＝１００Ａ））とほぼ同等のＶＦを達成でき、かつＩＲの目標値（５μＡ ｍａｘ．（ＶＲ＝１８Ｖ））を達成できたことがわかった。
【００４３】
次に、ダイオード２の具体的な実験例の各特性について説明する。すなわち、ダイオード２の構成（ＪＢＳ構造あり）にしたがって複数のサンプルを作製し、当該サンプル（Ｎｏ．１〜１２）の特性を検証した。以下は、サンプルの主な条件である。
セル径Ｗ１：１．２μｍ
セルピッチＰ１：３．８μｍ／４．３μｍ／４．８μｍ
セル配置形態：正六角形配列
Ｘｊ間距離Ｄ１：０．３μｍ／０．８μｍ／１．３μｍ
なお、上記セルピッチＰ１およびＸｊ間距離Ｄ１は、開口寸法が１．２μｍのマスクを使用してｐ型不純物を注入し、その後アニール処理によって不純物を拡散させた後の領域の寸法を示している。
【００４４】
サンプルのＮｏ．１〜１２のＶＦ−ＩＦ特性およびＶＲ−ＩＲ特性を検証した結果、サンプルのＮｏ．１〜１２のうち、特にエピ厚／セルピッチＰ１＝４μｍ／４．３μｍ（Ｎｏ．１１）のサンプルが、サンプルのＮｏ．１〜１２の中で最も目標値０．６５Ｖ ｔｙｐ．（ＩＦ＝１００Ａ）に近いＶＦを達成することができた。ＩＲに関しては、ＪＢＳ構造３３によって、図４に示した他のシミュレーション構造のＩＲに比べてかなり改善していることがわかった。
【００４５】
次に、サンプルのＮｏ．１〜１２について、エピタキシャル層４の厚さ（エピ厚）とＶＦおよびＩＲとの関係（結果は、図６および図７）、セルピッチＰ１とＶＦおよびＩＲとの関係（結果は、図８および図９）、比抵抗とＢＶ（ブレークダウン電圧）との関係（結果は、図１０）ＶＦとＩＲとの関係（結果は、図１１）も検証した。
図６からは、エピ厚が小さくなるほど、ＶＦが減少することがわかる。一方、ＩＲについては、図７に示すように、エピ厚が小さくなるほど増加傾向にあることがわかる。
【００４６】
また、図８からは、セルピッチＰ１が狭くなるほどＶＦは増大傾向にあることがわかる。一方、ＩＲについては、図９に示すように、セルピッチＰ１が狭くなるほど大きく減少することがわかる。
ＢＶは、図１０に示すように、エピ厚やセル間隔に対して規則性はなく、むしろ、エピタキシャル層４の比抵抗に依存しているといえる。たとえば、Ｎｏ．１０〜１２のサンプル（提出サンプル）は、いずれも比抵抗が同じであるところ、ＢＶも同等の値を示した。また、Ｎｏ．６および９のサンプルは、互いにエピ厚は異なるが、比抵抗がほぼ同じなので、同等のＢＶ値を示している。
【００４７】
そして、図１１に示したプロットから、比較的良好なＶＦおよびＩＲを示すＮｏ．１０およびＮｏ．１１のサンプルについて、ＶＦおよびＩＲの温度特性についても検証した。結果を図１２に示す。
以上より、ＪＢＳ構造３３を導入することによって、前述のＪＢＳを持たない構造よりも前記目標値に近づけることができたことがわかった。すなわち、エピタキシャル層４をｎ−型層６のみの１段構造とし、ＪＢＳ構造３３を導入することによって、低ＶＦおよび低ＩＲを実現することができた。さらに、この実施例は、ｐ＋型ツェナーダイオード領域１４を備えているので、十分なロードダンプ耐量を実現することもできる。
【００４８】
以上、この発明の一実施形態を説明したが、この発明は他の形態で実施することもできる。
前述の実施形態で定めた目標値は、発明者が望むダイオードの特性の一例にすぎず、この目標値によって特許請求の範囲に記載された事項の範囲が制限されるものではない。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
＜参考発明＞
前記「発明が解決しようとする課題」に関連して、参考発明の一実施形態は、従来に比べて、低い順方向電圧（低ＶＦ）および低い逆方向リーク電流（低ＩＲ）を実現することができるダイオードを提供する。
【００４９】
参考発明の一実施形態は、第１層および前記第１層よりも小さい不純物濃度を有する第２層を含む第１導電型の半導体層と、前記半導体層の表面から前記第２層を跨いで前記第１層に延びている第２導電型のツェナーダイオード領域と、前記半導体層上に配置され、前記第２層との間にショットキー接合を形成するショットキーメタルとを含み、前記第１層は、１．０×１０１６ｃｍ−３〜２．４×１０１７ｃｍ−３の不純物濃度を有し、前記第２層は、３．１×１０１５ｃｍ−３〜１．０×１０１６ｃｍ−３の不純物濃度を有している、ダイオードを提供する。
【００５０】
参考発明の一実施形態では、前記ショットキーメタルは、３ｅｖ〜６ｅｖの仕事関数を有する。
参考発明の一実施形態では、前記ツェナーダイオード領域は、前記第１層との間においてツェナー効果を有する。
参考発明の一実施形態では、前記ツェナーダイオード領域は、１×１０１６ｃｍ−３〜１×１０２０ｃｍ−３の不純物濃度を有している。
【００５１】
参考発明の一実施形態では、前記ショットキーメタルは、Ｐｔからなる。
参考発明の一実施形態では、前記第１層は、２μｍ〜１０μｍの厚さを有し、前記第２層は、５μｍ〜２０μｍの厚さを有している。
参考発明の一実施形態では、前記第１層は、５０ｍΩ・ｃｍ〜５００ｍΩ・ｃｍの比抵抗を有している。
【００５２】
参考発明の一実施形態では、前記第２層は、５００ｍΩ・ｃｍ〜１．５Ω・ｃｍの比抵抗を有している。
参考発明の一実施形態は、前記ショットキーメタル上に配置されたコンタクトメタルをさらに含む。
以下では、参考発明に係る実施の形態を、添付図面を参照して詳細に説明する。
【００５３】
まず、ダイオードの用途および要求される仕様については、前述の図１で示した通りである。つまり、オルタネータ１の高効率化、信頼性の向上のため、使用されるダイオードＤｉには、低い順方向電圧（低ＶＦ）、低い逆方向リーク電流（低ＩＲ）等が要求される。この出願の発明者らは、この出願に係るツェナー内蔵ショットキーバリアダイオードの特性として、ＶＦ：０．７０Ｖ ｔｙｐ．（ＩＦ＝１００Ａ）、ＩＲ：５μＡ ｍａｘ．（ＶＲ＝１８Ｖ）、ＶＺ：２１Ｖ〜２５Ｖ（ＩＺ＝１００ｍＡ）、ＨＩＲ（高温逆方向リーク電流）：２５ｍＡ ｍａｘ．（ＶＲ＝１８Ｖ）という目標値を設定し、次に示す参考発明に係る実施形態の構成によっても当該目標値に近い特性を実現した。
【００５４】
図１３は、２段エピタキシャル構造を有するダイオード５２の構成を説明するための模式的な断面図である。
ダイオード５２は、たとえば、平面視正方形のチップ状である。チップ状のダイオード５２のサイズ（Ｌ１□＝Ｌ１×Ｌ１）は、たとえば、２ｍｍ□〜１０ｍｍ□である。具体的には、５ｍｍ□程度であってよい。
【００５５】
ダイオード５２は、ｎ＋＋型シリコン基板５３と、ｎ＋＋型シリコン基板５３上に積層された半導体層の一例としてのシリコンからなるエピタキシャル層５４とを備えている。ｎ＋＋型シリコン基板５３の裏面には、その全域を覆うようにカソード電極５５が形成されている。カソード電極５５は、ｎ＋＋型シリコンとオーミック接触可能な金属（たとえば、Ａｌ、Ａｕ、Ｎｉ、Ｔｉ、Ｐｄ等）からなる。
【００５６】
ｎ＋＋型シリコン基板５３の不純物濃度は、たとえば、１×１０１９ｃｍ−３〜１×１０２１ｃｍ−３である。また、ｎ＋＋型シリコン基板５３の厚さは、たとえば、５０μｍ〜３００μｍである。
エピタキシャル層５４は、ｎ＋＋型シリコン基板５３の表面に形成された第１層の一例としてのｎ−型層５６と、ｎ−型層５６上に形成されたｎ−−型層５７とを含む。ｎ−−型層５７は、エピタキシャル層５４の表面を形成している。
【００５７】
ｎ−型層５６の不純物濃度は、たとえば、１．０×１０１６ｃｍ−３〜２．４×１０１７ｃｍ−３である。ｎ−−型層５７の不純物濃度は、ｎ−型層５６よりも小さく、たとえば、３．１×１０１５ｃｍ−３〜１．０×１０１６ｃｍ−３である。これにより、たとえば、ｎ−型層５６およびｎ−−型層５７は、それぞれ、５０ｍΩ・ｃｍ〜５００ｍΩ・ｃｍおよび５００ｍΩ・ｃｍ〜１．５Ω・ｃｍの比抵抗を有している。比抵抗の具体的な値としては、たとえば、ｎ−型層５６が６０ｍΩ・ｃｍ程度であり、ｎ−−型層５７が１．０Ω・ｃｍ程度であってよい。
【００５８】
また、ｎ−型層５６の厚さは、たとえば、２μｍ〜２０μｍであり、ｎ−−型層５７の厚さは、たとえば、５μｍ〜２０μｍである。具体的には、ｎ−型層５６の厚さが１５．０μｍ程度であり、ｎ−−型層５７の厚さが５．０μｍ程度であってよい。なお、上記のｎ−型層５６およびｎ−−型層５７の厚さは、設計値である。設計値は、ｎ−型層５６およびｎ−−型層５７のエピタキシャル成長後であって、これらの層５６，５７内のｎ型不純物がアニール処理によって拡散する前の厚さである。したがって、たとえば不純物の拡散時に、不純物がエピタキシャル成長直後の界面を超えてｎ−型層５６からｎ−−型層５７へ拡散すると、その拡散によってｎ−−型層５７が設計値よりも薄くなり、ｎ−型層５６が設計値よりも厚くなることがある。
【００５９】
エピタキシャル層５４の表面には、酸化シリコン（ＳｉＯ２）からなるフィールド絶縁膜５８が形成されている。フィールド絶縁膜５８の厚さは、たとえば、１０００Å〜１００００Åである。なお、フィールド絶縁膜５８は、窒化シリコン（ＳｉＮ）など、他の絶縁物からなっていてもよい。フィールド絶縁膜５８には、エピタキシャル層５４の中央部を露出させる開口５９が形成されている。フィールド絶縁膜５８上には、アノード電極６０が形成されている。
【００６０】
アノード電極６０は、フィールド絶縁膜５８の開口５９内を埋め尽くし、フィールド絶縁膜５８における開口５９の周縁部６１を上から覆うように、当該開口５９の外方へフランジ状に張り出している。すなわち、フィールド絶縁膜５８の周縁部６１は、エピタキシャル層５４およびアノード電極６０によって、全周にわたってその上下両側から挟まれている。
【００６１】
アノード電極６０は、フィールド絶縁膜５８の開口５９内でエピタキシャル層５４（ｎ−−型層５７）に接合されたショットキーメタル６２と、ショットキーメタル６２に積層されたコンタクトメタル６３との２層構造を有している。
ショットキーメタル６２は、ｎ−−型層５７との接合によりショットキー接合を形成する金属であって、さらに従来のＭｏやＮｉよりもショットキーバリア高さ（Φｂ：仕事関数）の大きなバリア金属材料を用いることが好ましい。この実施形態では、ショットキーメタル６２は、たとえば３ｅｖ〜６ｅｖの仕事関数を有する金属からなっていてもよい。ショットキーメタル６２の仕事関数は、より好ましくは４ｅｖ〜６ｅｖであり、さらに好ましくは５ｅｖ〜６ｅｖであり、とりわけ好ましくは５．３ｅＶ〜６ｅＶである。実験的には、これらの仕事関数は、たとえば、ケルビン法（振動容量法）、熱電子放出や光電子放出のエネルギを測定することにより得られる。具体的には、ショットキーメタル６２に使用される具体的な金属としては、たとえば、Ｉｒ（５．３ｅＶ）およびＰｔ（５．６５ｅＶ）が好ましいが、Ｍｏ（４．４５ｅＶ）を用いることもできる。
【００６２】
また、ショットキーメタル６２は、全体がＰｔ層またはＰｔシリサイド層として形成されていてもよく、また、たとえば、図１３に破線で定義されるように、Ｐｔシリサイド層１７１の上にＰｔ層１７２が残った状態であってもよい。ショットキーメタル６２をＰｔシリサイド層として形成する場合、金属膜としてＰｔ層が存在しないため、たとえば密着性などの問題が無く、ショットキーメタル６２の剥がれを防止できるといった効果が期待できる。
【００６３】
ショットキーメタル６２上には、Ｍｏ、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、またはＴａからなる中間金属層６９を含んでもよい。ショットキーメタル６２にＰｔまたはＰｔシリサイド層を用いる場合、中間金属層６９には、Ｍｏを用いることが好ましい。この場合、中間金属層６９の厚さを比較的薄く、たとえば３５０Å程度とすることができる。
コンタクトメタル６３は、アノード電極６０において、ダイオード５２の最表面に露出して、ボンディングワイヤなどが接合される部分である。コンタクトメタル６３は、たとえば、Ａｌ、Ａｇ等を含む金属からなる。具体的には、Ｍｏ／Ｔｉ／Ａｌ／Ｔｉ／Ｎｉ／Ａｇ（Ｍｏがショットキーメタル６２側）等であってもよい。また、コンタクトメタル６３の厚さは、たとえば、ショットキーメタル６２よりも大きくてもよい。なお、図示はしないが、ダイオード５２の最表面にパッシベーション膜が形成され、当該パッシベーション膜の中央部に、コンタクトメタル６３を露出させる開口が形成されていてもよい。ボンディングワイヤなどは、この開口を介してコンタクトメタル６３に接合される。
【００６４】
エピタキシャル層５４には、ショットキーメタル６２に接するようにｐ＋型ツェナーダイオード領域６４が形成されている。ｐ＋型ツェナーダイオード領域６４は、フィールド絶縁膜５８の開口５９の内外に跨り、当該開口５９の輪郭に沿う環状に形成されている。したがって、ｐ＋型ツェナーダイオード領域６４は、開口５９の内方へ張り出し、開口５９内のショットキーメタル６２の終端部に接する内側部分６５と、開口５９の外方へ張り出し、フィールド絶縁膜５８の周縁部６１を挟んでショットキーメタル６２に対向する外側部分６６とを含む。当該外側部分６６の外縁は、ショットキーメタル６２の外縁よりも内方に設定されている。
【００６５】
また、ｐ＋型ツェナーダイオード領域６４は、エピタキシャル層５４の表面からｎ−−型層５７を跨いで（貫通して）ｎ−型層５６の厚さ方向途中まで延びている。これにより、ｐ＋型ツェナーダイオード領域６４は、その側部でｎ−型層５６およびｎ−−型層５７に接し、その底部でｎ−型層５６に接している。このような構造は、たとえば、ｎ＋＋型シリコン基板５３上に、ｎ−型層５６およびｎ−−型層５７を順にエピタキシャル成長させた後、比較的高いエネルギでｐ型不純物をエピタキシャル層５４に注入し、拡散させることによって形成することができる。ｐ＋型ツェナーダイオード領域６４の深さは、具体的には、２μｍ〜１０μｍであってよい。また、ｐ＋型ツェナーダイオード領域６４の不純物濃度は、たとえば、１×１０１６ｃｍ−３〜１×１０２０ｃｍ−３である。
【００６６】
このダイオード５２では、ショットキーメタル６２とｎ−−型層５７との間にショットキー障壁が形成されてショットキーバリアダイオード６７（Schottky Diode）が構成されている。一方、ｐ＋型ツェナーダイオード領域６４と、ｎ−型層５６およびｎ−−型層５７との間にｐｎ接合が形成されてツェナーダイオード６８（Zener Di）が構成されている。
【００６７】
次に、ダイオード５２の具体的な実験例（実施例１）の各特性について説明する。すなわち、ダイオード５２の構成にしたがってサンプル１（１ｓｔ Ｓａｍｐｌｅ）を作製し、当該サンプル１の特性を検証した。以下は、サンプル１の主な条件である（いずれも設計値）。
ｎ−型層５６：濃度１．７×１０１７ｃｍ−３、比抵抗６０ｍΩ・ｃｍ、厚さ１５．０μｍ
ｎ−−型層５７：濃度４．８×１０１５ｃｍ−３、比抵抗１．０Ω・ｃｍ、厚さ５．０μｍ
ショットキーメタル６２：Ｐｔを使用
チップサイズ：５ｍｍ□
ｐ＋型ツェナーダイオード領域６４の外径Ｌ２：４８００μｍ
ｐ＋型ツェナーダイオード領域６４の内径Ｌ３：３８００μｍ
図１４および図１５は、それぞれ、サンプル１のＶＦ−ＩＦ特性およびＶＲ−ＩＲ特性を示すグラフである。また、図１６および図１７は、それぞれ、図１４のＶＦ−ＩＦおよび図１５のＶＲ−ＩＲの温度特性を示すグラフである。図１８は、サンプル１の検証結果を示す表である。なお、図１４〜図１７において、Ｔａは、サンプル１の周囲温度を表している。
【００６８】
図１４〜図１８に示すように、サンプル１では、ＶＦを除く全ての特性が上記の目標値を達成した。一方、ＶＦは、目標値０．７０Ｖ ｔｙｐ．（ＩＦ＝１００Ａ）よりも若干高い０．８１Ｖ ｔｙｐ．（ＩＦ＝１００Ａ）であったものの、実用上十分使用できるレベルであることを確認した。
図１９は、ダイオード５２のエピタキシャル層５４内の直列抵抗を説明するための図である。
【００６９】
図１９に示すように、ｎ−型層５６およびｎ−−型層５７は、それぞれ、抵抗値（比抵抗）が０でないことから、アノード電極６０−カソード電極５５間では、電流の媒体であると同時に、互いに直列に接続された抵抗でもある。電気用図記号で表すと、ｎ−型層５６およびｎ−−型層５７は、それぞれ、抵抗Ｒ２およびＲ１を有している。これらの抵抗Ｒ１およびＲ２は、ダイオード５２のＶＦが高くなる要因の一つである。以下では、直列抵抗Ｒ１およびＲ２の低減策、および当該低減策を採用したことによる効果について詳しく説明する。
【００７０】
図２０および図２１は、それぞれ、サンプル１のｎ型層およびｐ型層の濃度プロファイルを示す。各図のグラフにおいて、紙面左端の縦軸がエピタキシャル層５４の表面位置を示しており、当該縦軸から右にいくほどエピタキシャル層５４の表面から深い位置である。また、各図のグラフのうち、実線がｎ型またはｐ型の不純物の濃度（ＣＤ）を示している。
【００７１】
半導体層の抵抗の絶対値を減らすために、抵抗を有する半導体層を薄くする方策がある。サンプル１においても、ｎ−型層５６およびｎ−−型層５７を薄くすることによって、それぞれ、直列抵抗Ｒ２およびＲ１を低減できると考えられる。
最も好ましい形態は、ｎ−型層５６およびｎ−−型層５７の両方とも薄くすることであるが、図２０を参照すると、ｎ型不純物濃度のみを指標としてｎ−型層５６とｎ−−型層５７との界面位置を判断すれば、エピタキシャル層５４の表面から２μｍの位置になる。これは、ｎ−−型層５７を設計値では５μｍの厚さで形成していたが、ｎ−型層５６からｎ−−型層５７への不純物拡散によって、ｎ−−型層５７の濃度がｎ−型層５６との界面付近で大きくなり、ｎ−−型層５７の一部（図２０では３μｍの厚さ分）がｎ−型になって、実際の界面が設計界面よりも表面側に移動したためである。したがって、ｎ−−型層５７を５μｍよりも薄く設計したのでは、拡散時にｎ−−型層５７の全領域がｎ−型になり、ショットキー界面がｎ−型シリコンになる可能性がある。このようなショットキー界面ではショットキー障壁の高さが低くなり、直列抵抗Ｒ１を低減できても、逆にショットキーバリアダイオード６７でのＩＲが高くなるおそれがある。すなわち、ショットキー界面に選択的にｐ型領域が形成されないダイオード５２のような構成では、少なくともショットキー界面のｎ型層を比較的低濃度にしておく必要がある。したがって、サンプル１では、ｎ−−型層５７をこれ以上薄く（５μｍ未満）にすることは困難である。
【００７２】
一方、図２１を参照すると、実測値として、ｐ＋型ツェナーダイオード領域６４の深さは６μｍである。したがって、ｎ−型層５６とｎ＋＋型シリコン基板５３との界面付近でプロファイルが上昇している領域の厚さＴ１に相当するマージンＴ２を考慮しても、ｎ−型層５６が設計値で５μｍの厚さを有していれば、ｐ＋型ツェナーダイオード領域６４がｎ−型層５６を貫通してｎ＋＋型シリコン基板５３に達することはなく、ｐ＋型ツェナーダイオード領域６４の底部を確実にｎ−型層５６内に配置することができる。
【００７３】
すなわち、図２０および図２１によれば、ｎ−−型層５７の厚さを維持し、ｎ−型層５６の厚さ（設計値）を１５μｍから５μｍまで小さくすれば、ショットキーメタル６２およびｐ＋型ツェナーダイオード領域６４とｎ型層との接合関係に何ら影響を与えずに、ダイオード５２の直列抵抗Ｒ２を低減できることがわかる。
そこで、この出願の発明者らは、ｎ−型層５６の薄化がダイオード５２の特性にどのような影響を与えるかどうかを、シミュレーションによって検証した。シミュレーションの条件は、ｎ−型層５６の厚さが５μｍ、１０μｍおよび１５μｍである。
【００７４】
図２２は、サンプル１のＶＦ−ＩＦ特性（シミュレーション）を示すグラフである。図２２に示すように、ｎ−型層５６の厚さ（ＥＰＩ厚）が小さいほど、ＩＦ＝１００Ａでのサンプル１のＶＦが小さくなっていることがわかる。
より明確に、シミュレーションに基づいて作成したＶＦとＥＰＩ厚との関係を示すものが、図２３のグラフである。すなわち、シミュレーションでは、ｎ−型層５６の厚さとＶＦとの関係は次の通りである。
【００７５】
ｎ−型層５６の厚さ＝５μｍ→ＶＦ＝０．６９Ｖ ｔｙｐ．
ｎ−型層５６の厚さ＝１０μｍ→ＶＦ＝０．７１Ｖ ｔｙｐ．
ｎ−型層５６の厚さ＝１５μｍ→ＶＦ＝０．７４Ｖ ｔｙｐ．
ここで、厚さ１５μｍは、（シミュレーションではない）実際のサンプル１のｎ−型層５６の厚さであるから、厚さ１５μｍのＶＦに関して実測値（０．８１Ｖ ｔｙｐ．）とシミュレーション値（０．７４Ｖ ｔｙｐ．）との差を求めると、０．０７Ｖ ｔｙｐ．である。この差に基づいて、５μｍおよび１０μｍのシミュレーション値を補正して予測値を算出すると、それぞれ、０．７６Ｖ ｔｙｐ．および０．７８Ｖ ｔｙｐ．となる。すなわち、図２３の破線で示したグラフが、サンプル１におけるＶＦとＥＰＩ厚との関係（予測値含む）を示している。これから、ｎ−型層５６の厚さを５μｍにすれば、ＶＦ＝０．７６Ｖ ｔｙｐ．（ＩＦ＝１００Ａ）を達成できることが明らかである。
【００７６】
一方、図２４は、サンプル１のＶＲ−ＩＲ特性（シミュレーション）を示すグラフである。この図２４からは、ｎ−型層５６を薄くしても、サンプル１のＩＲは変化しないことがわかる。
図２５は、上記のシミュレーションの検証結果を示す表であって、ｎ−型層５６の薄化前後のサンプル１の特性を比較するものである。図２５に示すように、ｎ−型層５６を１５μｍから５μｍまで薄くすることによって、薄化前に比べて、ＶＦ（ＩＦ＝１００Ａ）を０．８１Ｖ ｔｙｐ．から０．７６Ｖ ｔｙｐ．まで低減でき、より目標値に近づけたことがわかる。
【００７７】
以上、参考発明の一実施形態を説明したが、参考発明は他の形態で実施することもできる。
【符号の説明】
【００７８】
１  オルタネータ
２  ダイオード
３  ｎ＋＋型シリコン基板
４  エピタキシャル層
５  カソード電極
６  ｎ−型層
７  ｎ−−型層
８  フィールド絶縁膜
９  開口
１０  アノード電極
１１  周縁部
１２  ショットキーメタル
１３  コンタクトメタル
１４  ｐ＋型ツェナーダイオード領域
１５  内側部分
１６  外側部分
１７  ショットキーバリアダイオード
１８  ツェナーダイオード
１９  中間金属層
３３  ＪＢＳ構造
３４  ｐ＋型領域
１２１  Ｐｔシリサイド層
１２２  Ｐｔ層
５２  ダイオード
５３  ｎ＋＋型シリコン基板
５４  エピタキシャル層
５５  カソード電極
５６  ｎ−型層
５７  ｎ−−型層
５８  フィールド絶縁膜
５９  開口
６０  アノード電極
６１  周縁部
６２  ショットキーメタル
６３  コンタクトメタル
６４  ｐ＋型ツェナーダイオード領域
６５  内側部分
６６  外側部分
６７  ショットキーバリアダイオード
６８  ツェナーダイオード
【図１】
2020127055.tif 000003
【図２】
2020127055.tif 000004
【図３】
2020127055.tif 000005
【図４】
2020127055.tif 000006
【図５】
2020127055.tif 000007
【図６】
2020127055.tif 000008
【図７】
2020127055.tif 000009
【図８】
2020127055.tif 000010
【図９】
2020127055.tif 000011
【図１０】
2020127055.tif 000012
【図１１】
2020127055.tif 000013
【図１２】
2020127055.tif 000014
【図１３】
2020127055.tif 000015
【図１４】
2020127055.tif 000016
【図１５】
2020127055.tif 000017
【図１６】
2020127055.tif 000018
【図１７】
2020127055.tif 000019
【図１８】
2020127055.tif 000020
【図１９】
2020127055.tif 000021
【図２０】
2020127055.tif 000022
【図２１】
2020127055.tif 000023
【図２２】
2020127055.tif 000024
【図２３】
2020127055.tif 000025
【図２４】
2020127055.tif 000026
【図２５】
2020127055.tif 000027