(57)【要約】【課題】電界の影響を受けない第１の側部および第２の側部と、電界の影響をうけて変形する有効層部との間に、電界の向きに沿って引張応力が生じクラックに至るという課題を抑制することが可能な積層セラミックコンデンサを提供する。【解決手段】本発明に係る積層セラミックコンデンサ１０は、誘電体層１４及び内部電極１６が積層された積層体１２と、外部電極２４とを備え、積層体１２は、積層方向ｘにおいて、内部電極１６同士が対向する有効層部１３ａと、最も第１の主面１２ａに近い内部電極１６と第１の主面１２ａとの間に位置する第１の外層部１３ｂと、最も第２の主面１２ｂに近い内部電極１６と第２の主面１２ｂとの間に位置する第２の外層部１３ｃと、を有し、第１の外層部１３ｂおよび第２の外層部１３ｃの電歪定数は、有効層部１３ａの電歪定数よりも大きいことを特徴とする。【選択図】図６
2020174073.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
前記内部電極は、前記第１の端面に露出する第１の内部電極と、前記第２の端面に露出する第２の内部電極とを有し、
前記第１の内部電極に接続され、少なくとも前記第１の端面上に配置される第１の外部電極と、
前記第２の内部電極に接続され、少なくとも前記第２の端面上に配置される第２の外部電極と、
を有し、
前記積層体は、前記第１の主面および前記第２の主面同士を結ぶ積層方向において、前記内部電極同士が対向する有効層部と、最も前記第１の主面に近い前記内部電極と前記第１の主面との間に位置する第１の外層部と、最も前記第２の主面に近い前記内部電極と前記第２の主面との間に位置する第２の外層部と、
を有し、
前記第１の外層部および前記第２の外層部の電歪定数は、前記有効層部の電歪定数よりも大きい、積層セラミックコンデンサ。
【請求項２】
前記第１の外層部および前記第２の外層部の電歪定数は、Ｑ11が０．０５ｍ4Ｃ-2以上０．２０ｍ4Ｃ-2以下、｜Ｑ12|が０．０２ｍ4Ｃ-2以上０．０９ｍ4Ｃ-2以下である、請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記第１の外層部および前記第２の外層部の材料と、前記有効層部の材料との電歪定数の差は、Ｑ11が０．０２ｍ4Ｃ-2以上０．１５ｍ4Ｃ-2以下、｜Ｑ12|が０．０１ｍ4Ｃ-2以上０．０３ｍ4Ｃ-2以下である、請求項１または請求項２に記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサに関する。
【背景技術】
【０００２】
近年、電子機器内にはセラミック製のチップ型電子部品である積層セラミックコンデンサが多数使用されている。このような積層セラミックコンデンサが使用される電子機器は高性能化が進んでおり、それに伴い、積層セラミックコンデンサにおいても小型化や大容量化などの高性能化が急速に進んでいる。例えば特許文献１のような積層セラミックコンデンサが使用されている。
【０００３】
上記の背景に伴い、積層セラミックコンデンサのようなチップ型電子部品は、一般的に誘電率の比較的高いチタン酸バリウムなどの強誘電体材料が用いられることが多くなってきている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−３０６５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような強誘電体材料から成る積層体を有する積層セラミックコンデンサに電圧を印加すると、電歪現象により電界方向に沿って印加された電圧の大きさに応じた歪みが積層体に発生し、機械的変位が生じる。このように電歪現象が生じた場合、積層セラミックコンデンサの内部で応力が発生する。
【０００６】
積層セラミックコンデンサの内部で発生する応力は、電界の影響を受けて変形する有効層部と電界の影響をうけない誘電体層のみからなる外周部との間で生じるものである。外周部とは、内部電極同士が対向する有効層部と積層体の最も第１の主面に近い内部電極と第１の主面との間に位置する第１の外層部と、積層体の最も第２の主面に近い内部電極と第２の主面との間に位置する第２の外層部と、有効層部と第１の側面との間に位置する積層体の第１の側部と、有効層部と第２の側面との間に位置する積層体の第２の側部と、を示す。
【０００７】
ここで、特に、電界の影響を受けない第１の側部および第２の側部と、電界の影響をうけて変形する有効層部との間に、電界の向きに沿って引張応力が生じクラックに至る可能性がある。
【０００８】
したがって、本発明では上記の課題を抑制することが可能な積層セラミックコンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、内部電極は、第１の端面に露出する第１の内部電極と、第２の端面に露出する第２の内部電極とを有し、第１の内部電極に接続され、少なくとも第１の端面上に配置される第１の外部電極と、第２の内部電極に接続され、少なくとも第２の端面上に配置される第２の外部電極と、を有し、積層体は、第１の主面および第２の主面同士を結ぶ積層方向において、内部電極同士が対向する有効層部と、最も第１の主面に近い内部電極と第１の主面との間に位置する第１の外層部と、最も第２の主面に近い内部電極と第２の主面との間に位置する第２の外層部と、を有し、第１の外層部および第２の外層部の電歪定数は、有効層部の電歪定数よりも大きいことを特徴とする。
【００１０】
本発明では、第１の外層部および第２の外層部の電歪定数を有効層部の電歪定数よりも大きくすることで、第１の外層部および第２の外層部において、有効層部の厚み方向の電歪による伸びを抑える方向に電歪の伸びが発生するため、有効層部における電歪による機械的変位を抑制することが可能となる。その結果、電界の影響を受けない第１の側部および第２の側部と、電界の影響をうけて変形する有効層部との間における引張応力も抑制することが可能となる。したがって、有効層部と積層体の第１の側部および第２の側部との間で積層体に生じるクラックを抑制することができる。
【発明の効果】
【００１１】
本発明によれば、電界の影響を受けない第１の側部および第２の側部と、電界の影響をうけて変形する有効層部との間に、電界の向きに沿って引張応力が生じクラックに至るという課題を抑制することが可能な積層セラミックコンデンサを提供することができる。
【００１２】
本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１３】
【図１】本発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。
【図２】本発明にかかる積層セラミックコンデンサの一例を示す正面図である。
【図３】本発明にかかる積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。
【図４】本発明にかかる積層セラミックコンデンサを示す図１のＩＶ−ＩＶ線における断面図である。
【図５】（ａ）本発明にかかる積層セラミックコンデンサのＬ−Ｔ方向の模式図である。（ｂ）本発明にかかる積層セラミックコンデンサのＷ−Ｔ方向の模式図である。
【図６】本発明にかかる積層セラミックコンデンサにおいて、有効層部に電界を加えた場合の引張応力の方向と電歪が生じる方向を示す模式図である。
【図７】（ａ）本発明にかかる積層セラミックコンデンサにおける積層体の内部電極の対向電極部が２つに分割された構造を示す図である。（ｂ）本発明にかかる積層セラミックコンデンサにおける積層体の内部電極の対向電極部が３つに分割された構造を示す図である。（ｃ）本発明にかかる積層セラミックコンデンサにおける積層体の内部電極の対向電極部が４つに分割された構造を示す図である。
【発明を実施するための形態】
【００１４】
１．積層セラミックコンデンサ
以下、図面を参照して本発明の一実施の形態に係る積層セラミックコンデンサについて説明する。図１は、本発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、本発明にかかる積層セラミックコンデンサの一例を示す正面図である。図３は、本発明にかかる積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。図４は、本発明にかかる積層セラミックコンデンサを示す図１のＩＶ−ＩＶ線における断面図である。図５（ａ）は、本発明にかかる積層セラミックコンデンサのＬ−Ｔ方向の模式図である。図５（ｂ）は、本発明にかかる積層セラミックコンデンサのＷ−Ｔ方向の模式図である。図６は、本発明にかかる積層セラミックコンデンサにおいて、有効層部に電界を加えた場合の引張応力の方向と電歪が生じる方向を示す模式図である。図７（ａ）は、本発明にかかる積層セラミックコンデンサにおける積層体の内部電極の対向電極部が２つに分割された構造を示す図である。図７（ｂ）は、本発明にかかる積層セラミックコンデンサにおける積層体の内部電極の対向電極部が３つに分割された構造を示す図である。図７（ｃ）は、本発明にかかる積層セラミックコンデンサにおける積層体の内部電極の対向電極部が４つに分割された構造を示す図である。
【００１５】
図１ないし図４に示すように、本実施の形態に係る積層セラミックコンデンサ１０は、積層体１２と、積層体１２の表面に形成された第１の外部電極２４ａおよび第２の外部電極２４ｂ（一対の外部電極）とを備える。
【００１６】
（積層体１２）
積層体１２は、積層された複数の誘電体層１４と複数の内部電極１６とを含み、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆと、を含む。
【００１７】
積層体１２の第１主面１２ａおよび第２主面１２ｂは、積層セラミックコンデンサ１０が実装される面（以下、「実装面」という。図示せず。）と平行な面をさす。特に、第２の主面１２ｂは、実際に実装面に実装されることとなる面となる。
【００１８】
また、積層体１２は、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体１２の隣接する３面が交わる部分のことであり、稜線部とは、積層体１２の隣接する２面が交わる部分のことである。さらに、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全体に凹凸などが形成されていてもよい。
【００１９】
積層体１２は、図５（ａ）および（ｂ）に示すように、積層体１２の第１の主面１２ａおよび第２の主面１２ｂ同士を結ぶ積層方向ｘにおいて、後述する第１の内部電極１６ａおよび第２の内部電極１６ｂが対向する有効層部１３ａと、最も第１の主面１２ａに近い内部電極１６と第１の主面１２ａとの間に位置する第１の外層部１３ｂと、最も第２の主面１２ｂに近い内部電極１６と第２の主面１２ｂとの間に位置する第２の外層部１３ｃと、有効層部１３ａと第１の側面１２ｃとの間に位置する第１の側部１３ｄと、有効層部１３ａと第２の側面１２ｄとの間に位置する第２の側部１３ｅと、有効層部１３ａと第１の端面１２ｅとの間に位置し、第１の内部電極の引出電極部２０ａを含む第１の端部１３ｆ、有効層部１３ａと第２の端面１２ｆとの間に位置し、第２の内部電極の引出電極部２０ｂを含む第２の端部１３ｇとを有している。外周部は、誘電体層から構成される第１の外層部１３ｂと、第２の外層部１３ｃと、第１の側部１３ｄと、第２の側部１３ｅとを有している。
【００２０】
第１の外層部１３ｂは、積層体１２の第１の主面１２ａ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極１６との間に位置する複数枚の誘電体層１４の集合体である。
【００２１】
第２の外層部１３ｃは、積層体１２の第２の主面１２ｂ側に位置し、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極１６との間に位置する複数枚の誘電体層１４の集合体である。
【００２２】
第１の外層部１３ｂと第２の外層部１３ｃに挟まれた領域が有効層部１３ａである。
【００２３】
第１の外層部１３ｂおよび第２の外層部１３ｃの電歪定数は、有効層部１３ａの電歪定数よりも大きい。これにより、第１の外層部１３ｂおよび第２の外層部１３ｃの機械的変位が大きくなり、第１の外層部１３ｂおよび第２の外層部１３ｃにおいて、図６に示すように、有効層部１３ａの厚み方向（矢印３０）の電歪による伸びを抑える方向（矢印４０）に電歪の伸びが発生するため、有効層部１３ａにおける電歪による機械的変位を抑制することが可能となる。その結果、電界の影響を受けない第１の側部１３ｄおよび第２の側部１３ｅと、電界の影響をうけて変形する有効層部１３ａとの間における引張応力も抑制することが可能となる。したがって、有効層部１３ａと積層体１２の第１の側部１３ｄおよび第２の側部１３ｅとの間で積層体１２に生じるクラックを抑制することができる。
【００２４】
ここで、積層セラミックコンデンサ１０において有効層部１３ａ、第１の外層部１３ｂおよび第２の外層部１３ｃの電歪定数は以下のように表される。
【００２５】
（数１）
Ｑ11＝(ε2＊Ｅ2)／ｘ1
ここで、ｘ1は電界方向の歪量である。
【００２６】
（数２）
Ｑ12＝(ε2＊Ｅ2)／ｘ2
ここで、ｘ2は電界と垂直方向の歪量である。
【００２７】
上記の式で表される第１の外層部１３ｂおよび第２の外層部１３ｃの電歪定数は、Ｑ11が０．０５ｍ4Ｃ-2以上０．２０ｍ4Ｃ-2以下であり、|Ｑ12|が０．０２ｍ4Ｃ-2以上０．０９ｍ4Ｃ-2以下であることが好ましく、有効層部１３ａの電歪定数は、Ｑ11が０．０３ｍ4Ｃ-2以上０．０５ｍ4Ｃ-2以下、|Ｑ12|が０．０１ｍ4Ｃ-2以上０．０６ｍ4Ｃ-2以下であることが好ましい。また、第１の外層部１３ｂおよび第２の外層部１３ｃの材料と、有効層部１３ａの材料との電歪定数の差は、Ｑ11が０．０２ｍ4Ｃ-2以上０．１５ｍ4Ｃ-2以下、｜Ｑ12|が０．０１ｍ4Ｃ-2以上０．０３ｍ4Ｃ-2以下であることが好ましい。これにより、第１の外層部１３ｂおよび第２の外層部１３ｃの機械的変位が大きくなり、第１の側部１３ｄおよび第２の側部１３ｅの機械的変位を抑制する力が大きくなるため有効層部１３ａと第１の外層部１３ｂおよび第２の外層部１３ｃとの間でクラックを抑制する効果を得ることができる。
【００２８】
（誘電体層１４）
誘電体層１４の誘電体材料としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。また、これらの成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない成分を添加したものを用いてもよい。
【００２９】
誘電体層１４の枚数は、第１の外層部１３ｂおよび第２の外層部１３ｃを含めて１０枚以上２０００枚以下であることが好ましい。誘電体層１４の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。
【００３０】
（内部電極１６）
内部電極１６は、複数の誘電体層１４と交互に積層され、第１の端面１２ｅに露出する複数の第１の内部電極１６ａと、複数の誘電体層１４と交互に積層され、第２の端面１２ｆに露出する複数の第２の内部電極１６ｂとを有する。
【００３１】
第１の内部電極１６ａは、第２の内部電極１６ｂと互いに対向する第１の対向電極部１８ａと、第１の対向電極部１８ａから積層体１２の第１の端面１２ｅに引き出される第１の引出電極部２０ａとを備えている。第１の内部電極１６ａの第１の引出電極部２０ａは、端部が積層体１２の第１の端面１２ｅの表面に引き出されており、露出部を形成している。
【００３２】
第２の内部電極１６ｂは、第１の内部電極１６ａと互いに対向する第２の対向電極部１８ｂと、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆに引き出される第２の引出電極部２０ｂとを備えている。第２の内部電極１６ｂの第２の引出電極部２０ｂは、端部が積層体１２の第２の端面１２ｆの表面に引き出されており、露出部を形成している。
【００３３】
対向電極部１８は、第１の内部電極１６ａの第１の対向電極部１８ａおよび第２の内部電極１６ｂの第２の対向電極部１８ｂによって構成される。第１の対向電極部１８ａおよび第２の対向電極部１８ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、第１の対向電極部１８ａおよび第２の対向電極部１８ｂのコーナー部は、丸められていても、例えばテーパー状に斜めに形成されていてもよい。
【００３４】
引出電極部２０は、第１の内部電極１６ａの第１の引出電極部２０ａおよび第２の内部電１６ｂの第２の引出電極部２０ｂによって構成される。第１の引出電極部２０ａおよび第２の引出電極部２０ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、第１の引出電極部２０ａおよび第２の引出電極部２０ｂのコーナー部は、丸められていても、例えばテーパー状に斜めに形成されていてもよい。
【００３５】
第１の内部電極１６ａの第１の対向電極部１８ａおよび第２の内部電極１６ｂの第２の対向電極部１８ｂの幅と、第１の内部電極１６ａの第１の引出電極部２０ａおよび第２の内部電極１６ｂの第２の引出電極部２０ｂの幅は、同じ幅で形成されていてもよく、どちらか一方が、幅が狭く形成されていてもよい。
【００３６】
また、積層体１２は、第１の内部電極１６ａおよび第２の内部電極１６ｂと、第１の内部電極１６ａおよび第２の内部電極１６ｂが対向する第１の対向電極部１８ａおよび第２の対向電極部１８ｂと、第１の対向電極部１８ａおよび第２の対向電極部１８ｂと第１の側面１２ｃおよび第２の側面１２ｄとの間に位置する積層体１２の側部２２ａ（Ｗギャップ部）と、第１の対向電極部１８ａおよび第２の対向電極部１８ｂと第１の端面１２ｅおよび第２の端面１２ｆとの間に位置し、第１の内部電極１６ａおよび第２の内部電極１６ｂのいずれか一方の第１の引出電極部２０ａおよび第２の引出電極部２０ｂを含む積層体１２の端部２２ｂ（Ｌギャップ部）とを含む。
【００３７】
また、図７に示すように、内部電極１６には、第１の端面１２ｅおよび第２の端面１２ｆのどちらにも引き出されない浮き内部電極１６ｃが設けられており、浮き内部電極１６ｃによって、対向電極部１８が複数に分割された構造としてもよい。例えば、２連構造（図７（ａ）参照）、３連構造（図７（ｂ）参照）、４連構造（図７（ｃ）参照）である。４連以上の構造でもよいことは言うまでもない。このように、対向電極部１８を複数個に分割した構造とすることによって、対向する内部電極１６間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ１０の高耐圧化を図ることができる。
【００３８】
第１の内部電極１６ａおよび第２の内部電極１６ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ−Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
【００３９】
本実施形態では、第１の対向電極部１８ａおよび第２の対向電極部１８ｂ同士が誘電体層１４を介して対向することにより静電容量が形成され、コンデンサの特性が発現する。
【００４０】
第１の内部電極１６ａおよび第２の内部電極１６ｂのそれぞれの厚みは、例えば、０．２μｍ以上２．０μｍ以下であることが好ましい。内部電極１６の枚数は、特に限定されないが、１０枚以上２０００枚以下であることが好ましい。
【００４１】
（外部電極２４）
外部電極２４は、第１の外部電極２４ａと第２の外部電極２４ｂとを有する。
【００４２】
第１の外部電極２４ａは、第１の内部電極１６ａに電気的に接続され、第１の端面１２ｅ上および少なくとも実装面に実装されることとなる第２の主面１２ｂ上の一部に配置されている。また、第２の外部電極２４ｂは、第２の内部電極１６ｂに電気的に接続され、第２の端面１２ｆ上および少なくとも実装面に実装されることとなる第２の主面１２ｂ上の一部に配置されている。
【００４３】
第１の外部電極２４ａは、積層体１２の上に配置される導電性金属を含む第１の下地電極層２６ａを有し、第１の下地電極層２６ａ上を覆うように配置される第１のめっき層２８ａを有している。また、第２の外部電極２４ｂは、積層体１２の上に配置される導電性金属を含む第２の下地電極層２６ｂを有し、第２の下地電極層２６ｂ上を覆うように配置される第２のめっき層２８ｂを有している。
【００４４】
第１の下地電極層２６ａおよび第２の下地電極層２６ｂは、焼付け層、導電性樹脂層、薄膜層等から選ばれる少なくとも１つを含む。
【００４５】
焼付け層は、ガラス成分と金属とを含む。焼付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼付け層の金属は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。
【００４６】
焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼付けたものであり、内部電極１６と同時焼成したものでもよく、内部電極１６を焼成した後に焼付けてもよい。
【００４７】
第１の端面１２ｅおよび第２の端面１２ｆに位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂの積層方向ｘの中央部における第１の焼付け層および第２の焼付け層の厚みは、例えば、１５μｍ以上３００μｍ以下であることが好ましい。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に下地電極層２６を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂである長さ方向ｚの中央部における第１の焼付け層および第２の焼付け層の厚みは、例えば、５μｍ以上６０μｍ以下であることが好ましい。
【００４８】
導電性樹脂層は、熱硬化性樹脂および金属を含む。導電性樹脂層は、複数層であってもよい。導電性樹脂層は、焼付け層上に焼付け層を覆うように配置されるか、積層体１２上に直接配置されてもよい。
【００４９】
導電性樹脂層の熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
【００５０】
導電性樹脂層に含まれる熱硬化性樹脂は、導電性樹脂全体の体積に対して、２５ｖｏｌ％以上６５ｖｏｌ％以下で含まれていることが好ましい。
【００５１】
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
【００５２】
導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、導電性樹脂層に含まれる金属どうしが接触することにより、導電性樹脂層の内部に通電経路が形成される。
【００５３】
導電性樹脂層に含まれる金属の形状は、特に限定されない。導電性樹脂層に含まれる金属は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。また、導電性樹脂層に含まれる金属の平均粒径は、特に限定されない。導電性樹脂層に含まれる金属の平均粒径は、例えば、０．３μｍ以上１０μｍ以下であってもよい。
【００５４】
導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、またはそれらの合金を使用することができる。また、金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕやＮｉを用いることが好ましい。また、Ｃｕに酸化防止処理を施したものを使用することもできる。
【００５５】
導電性樹脂層の金属にＡｇの導電性金属粉を用いる理由としては、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず耐候性が高いためである。なお、Ａｇコーティングされた金属を用いる理由としては、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
【００５６】
導電性樹脂層に含まれる金属は、導電性樹脂全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。
【００５７】
第１の端面１２ｅおよび第２の端面１２ｆに位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂの積層方向ｘの中央部における第１の導電性樹脂層および第２の導電性樹脂層の厚みは、例えば、１０μｍ以上２００μｍ以下であることが好ましい。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に下地電極層２６を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂである長さ方向ｚの中央部における第１の導電性樹脂層および第２の導電性樹脂層の厚みは、例えば、５μｍ以上５０μｍ以下であることが好ましい。
【００５８】
導電性樹脂層は、熱硬化性樹脂を含むため、例えばめっき膜や導電性ペーストの焼成物からなる下地電極層２６よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ１０へのクラックを防止することができる。
【００５９】
薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
【００６０】
（めっき層２８）
めっき層２８は、第１のめっき層２８ａと第２のめっき層２８ｂとを有する。第１のめっき層２８ａは、第１の下地電極層２６ａを覆うように配置されている。第２のめっき層２８ｂは、第２の下地電極層２６ｂを覆うように配置されている。
【００６１】
めっき層２８としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
【００６２】
めっき層２８は複数層により形成されていてもよい。好ましくは、Ｎｉめっき層、Ｓｎめっき層の２層構造である。Ｎｉめっき層は、下地電極層２６が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを防止することができ、Ｓｎめっき層は、積層セラミックコンデンサ１０を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。
【００６３】
めっき層２８の１層あたりの厚みは、２μｍ以上１５μｍ以下であることが好ましい。
【００６４】
なお、下地電極層２６を設けずにめっき層２８だけで外部電極２４を形成してもよい。
以下、下地電極層２６を設けずにめっき層２８を設ける構造について説明する。
【００６５】
第１の外部電極２４ａおよび第２の外部電極２４ｂのそれぞれは、下地電極層２６が設けられず、めっき層２８が積層体１２の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ１０は、第１の内部電極１６ａまたは第２の内部電極１６ｂに電気的に接続されるめっき層２８を含む構造であってもよい。このような場合、前処理として積層体１２の表面に触媒を配設した後で、めっき層２８が形成されてもよい。
【００６６】
めっき層２８は、積層体１２の表面に形成される下層めっき層と、下層めっき層の表面に形成される上層めっき層とを含むことが好ましい。
【００６７】
下層めっき層および上層めっき層はそれぞれ、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉまたはＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
【００６８】
下層めっき層は、はんだバリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき層は、はんだ濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
【００６９】
また、例えば、第１の内部電極１６ａおよび第２の内部電極１６ｂがＮｉを用いて形成される場合、下層めっき層は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき層は必要に応じて形成されればよく、第１の外部電極２４ａおよび第２の外部電極２４ｂはそれぞれ、下層めっき層のみで構成されてもよい。
【００７０】
めっき層２８は、上層めっき層を最外層としてもよいし、上層めっき層の表面にさらに他のめっき層を形成してもよい。
【００７１】
下地電極層２６を設けずにめっき層２８を設ける構造におけるめっき層２８の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
【００７２】
めっき層２８は、ガラスを含まないことが好ましい。めっき層２８の単位体積あたりの金属割合は、９９ｖｏｌ％以上であることが好ましい。
【００７３】
積層体１２と外部電極２４とを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬM寸法とする。ＬM寸法は、０．２ｍｍ以上１０．０ｍｍ以下であることが好ましい。積層体１２と外部電極２４とを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷM寸法とする。ＷM寸法は、０．１ｍｍ以上５．０ｍｍ以下であることが好ましい。積層体１２と外部電極２４とを含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴM寸法とする。ＴM寸法は、０．１ｍｍ以上５．０ｍｍ以下であることが好ましい。
【００７４】
２．積層セラミックコンデンサの製造方法
次に本発明にかかる積層セラミックコンデンサ１０の製造方法について説明する。
【００７５】
まず、誘電体シート、内部電極用の導電性ペーストを準備する。誘電体シートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
【００７６】
この時、第１の外層部１３ｂおよび第２の外層部１３ｃ、有効層部１３ａの電歪定数の関係になるように誘電体シートを準備する。なお、電歪定数はチタン酸バリウムの組成をコントロールすることで調整することができる。本発明の実施の形態では、チタン酸バリウムに添加するＣａ量を調整し、第１の外層部１３ｂおよび第２の外層部１３ｃ、有効層部１３ａの電歪定数をコントロールした。
【００７７】
次に、有効層部１３ａ用の誘電体シート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。
【００７８】
次に、内部電極パターンが印刷されていない第１の外層部１３ｂおよび第２の外層部１３ｃ用の誘電体シートを所定枚数積層し、その上に内部電極パターンが印刷された誘電体シートを順次積層し、その上に第１の外層部１３ｂおよび第２の外層部１３ｃ用の誘電体シートを所定枚数積層し、積層シートを作製する。
【００７９】
次に、積層シートを静水圧プレスなどの手段により積層方向ｘにプレスし積層ブロックを作製する。
【００８０】
次に、積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。
【００８１】
次に、積層チップを焼成し積層体１２を作製する。焼成温度は、誘電体層１４や内部電極１６の材料にもよるが、９００度以上１４００度以下であることが好ましい。
【００８２】
次に、積層体１２に外部電極２４を形成する。焼付け層を形成し、焼付け層の表面にめっき層２８を形成してもよい。また、焼付け層を設けずに、積層体１２の表面に直接めっき層２８を形成してもよい。
【００８３】
下地電極層２６として焼付け層を形成する場合には、積層体１２の両端面に外部電極２４用の導電性ペーストを塗布し、焼き付け、外部電極２４の下地電極層２６として焼付け層を形成する。本発明の実施の形態では、下地電極層２６として、焼付け層を形成した。ガラス成分と金属とを含む導電性ペーストを例えばディッピングなどの方法により、塗布し、その後、焼き付け処理を行い、下地電極層を形成する。この時の焼き付け処理の温度は、７００度以上９００度以下であることが好ましい。
【００８４】
下地電極層２６として導電性樹脂層を形成する場合には、以下の方法で導電性樹脂層を形成することができる。なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で積層体１２上に直接形成してもよい。
【００８５】
導電性樹脂層の形成方法としては、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層上もしくは積層体上に塗布し、２５０度以上５５０度以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層を形成する。この時の熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
【００８６】
下地電極層２６として導電性樹脂層を形成する場合には、スパッタ法または蒸着法等の薄膜形成法により下地電極層を形成することができる。薄膜層で形成された下地電極層２６は金属粒子が堆積された１μｍ以下の層である。
【００８７】
さらに、下地電極層２６を設けずに積層体１２の内部電極１６の露出部にめっき層２８を設けてもよい。その場合は、以下の方法で形成することができる。
【００８８】
積層体１２の第１の端面１２ｅおよび第２の端面１２ｆにめっき処理を施し、内部電極１６の露出部上に下地めっき膜を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に形成される上層めっき電極を同様に形成してもよい。
【００８９】
その後、下地電極層２６の表面、導電性樹脂層の表面もしくは下地めっき層の表面、上層めっき層の表面に、めっき層２８が形成される。本実施形態では焼付け層上にＮｉめっき層およびＳｎめっき層を形成した。Ｎｉめっき層およびＳｎめっき層は、たとえばバレルめっき法により、順次形成される。
【００９０】
上記のようにして、本実施の形態にかかる積層セラミックコンデンサ１０が製造される。
【００９１】
以上の構成により、本発明では、第１の外層部１３ｂおよび第２の外層部１３ｃの電歪定数を有効層部１３ａの電歪定数よりも大きくすることで、第１の外層部１３ｂおよび第２の外層部１３ｃにおいて、有効層部１３ａの厚み方向の電歪による伸びを抑える方向に電歪の伸びが発生するため、有効層部１３ａにおける電歪による機械的変位を抑制することが可能となる。その結果、電界の影響を受けない第１の側部１３ｄおよび第２の側部１３ｅと、電界の影響をうけて変形する有効層部１３ａとの間における引張応力も抑制することが可能となる。したがって、有効層部１３ａと積層体１２の第１の側部１３ｄおよび第２の側部１３ｅとの間で積層体に生じるクラックを抑制することができる。
【００９２】
したがって、電界の影響を受けない第１の側部１３ｄおよび第２の側部１３ｅと、電界の影響をうけて変形する有効層部１３ａとの間に、電界の向きに沿って引張応力が生じクラックに至るという課題を抑制することが可能な積層セラミックコンデンサ１０を提供することができる。
【００９３】
なお、本発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で、種々に変更される。
【符号の説明】
【００９４】
１０  積層セラミックコンデンサ
１２  積層体
１２ａ  第１の主面
１２ｂ  第２の主面
１２ｃ  第１の側面
１２ｄ  第２の側面
１２ｅ  第１の端面
１２ｆ  第２の端面
１３ａ  有効層部
１３ｂ  第１の外層部
１３ｃ  第２の外層部
１３ｄ  第１の側部
１３ｅ  第２の側部
１３ｆ  第１の端部
１３ｇ  第２の端部
１４  誘電体層
１６  内部電極
１６ａ  第１の内部電極
１６ｂ  第２の内部電極
１６ｃ  浮き内部電極
１８  対向電極部
１８ａ  第１の対向電極部
１８ｂ  第２の対向電極部
２０  引出電極部
２０ａ  第１の引出電極部
２０ｂ  第２の引出電極部
２２ａ  Ｗギャップ部
２２ｂ  Ｌギャップ部
２４  外部電極
２４ａ  第１の外部電極
２４ｂ  第２の外部電極
２６  下地電極層
２６ａ  第１の下地電極層
２６ｂ  第２の下地電極層
２８  めっき層
２８ａ  第１のめっき層
２８ｂ  第２のめっき層
３０  矢印（有効層部の歪む方向）
４０  矢印（第１および第２の外層部の歪む方向）
ｘ  積層方向
ｙ  幅方向
ｚ  長さ方向
Ｌ  積層体の長さ方向の長さ
Ｗ  積層体の幅方向の長さ
Ｔ  積層体の積層方向の長さ
ＬM  積層セラミック電子部品の長さ方向の長さ
ＷM  積層セラミック電子部品の幅方向の長さ
ＴM  積層セラミック電子部品の積層方向の長さ
【図１】
2020174073.tif 000003
【図２】
2020174073.tif 000004
【図３】
2020174073.tif 000005
【図４】
2020174073.tif 000006
【図５】
2020174073.tif 000007
【図６】
2020174073.tif 000008
【図７】
2020174073.tif 000009