(57)【要約】【課題】金属汚染を防止することが可能な半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置の製造方法は、第１の表面と第１の裏面とを有する第１の半導体基板の第１の表面に、金属を含む接合層を形成し、第１の半導体基板と、第２の表面と第２の裏面とを有する第２の半導体基板とを、第２の表面が接合層に接するように貼り合わせ、第２の半導体基板の外周部に接合層を被覆する被覆層を形成する。【選択図】図３
2020047793.tif 000002
【特許請求の範囲】
【請求項１】
第１の表面と第１の裏面とを有する第１の半導体基板の前記第１の表面に、金属を含む接合層を形成し、
前記第１の半導体基板と、第２の表面と第２の裏面とを有する第２の半導体基板とを、前記第２の表面が前記接合層に接するように貼り合わせ、
前記第２の半導体基板の外周部に前記接合層を被覆する被覆層を形成する半導体装置の製造方法。
【請求項２】
前記被覆層は樹脂を含む請求項１記載の半導体装置の製造方法。
【請求項３】
前記樹脂は感光性樹脂である請求項２記載の半導体装置の製造方法。
【請求項４】
前記被覆層は前記第１の表面及び前記第２の裏面に接する請求項１ないし請求項３いずれか一項記載の半導体装置の製造方法。
【請求項５】
前記被覆層の形成において、前記第２の半導体基板の前記外周部を含む領域に被覆材を滴下し、前記第２の裏面の上の前記被覆材を前記第２の半導体基板の前記外周部を残して除去し、前記被覆材を熱処理する請求項１ないし請求項４いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
２つの半導体基板を、金属を含む接合層を間に挟んで貼り合わせる技術がある。貼り合わせた半導体基板を加工する際に、金属を含む接合層に由来する金属汚染を防止することが望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１１／０７０６２６号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、金属汚染を防止することが可能な半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様の半導体装置の製造方法は、第１の表面と第１の裏面とを有する第１の半導体基板の前記第１の表面に、金属を含む接合層を形成し、前記第１の半導体基板と、第２の表面と第２の裏面とを有する第２の半導体基板とを、前記第２の表面が前記接合層に接するように貼り合わせ、前記第２の半導体基板の外周部に前記接合層を被覆する被覆層を形成する。
【図面の簡単な説明】
【０００６】
【図１】実施形態の半導体装置の製造方法の模式図。
【図２】実施形態の半導体装置の製造方法の模式図。
【図３】実施形態の半導体装置の製造方法の模式図。
【発明を実施するための形態】
【０００７】
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
【０００８】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【０００９】
実施形態の半導体装置の製造方法は、第１の表面と第１の裏面とを有する第１の半導体基板の第１の表面に、金属を含む接合層を形成し、第１の半導体基板と、第２の表面と第２の裏面とを有する第２の半導体基板とを、第２の表面が接合層に接するように貼り合わせ、第２の半導体基板の外周部に接合層を被覆する被覆層を形成する。
【００１０】
実施形態の半導体装置の製造方法は、２つの半導体基板を、金属を含む接合層を間に挟んで貼り合わせ、貼り合わせた半導体基板を加工する製造方法である。
【００１１】
図１、図２、及び、図３は、実施形態の半導体装置の製造方法の模式断面図である。
【００１２】
最初に、第１のシリコンウェハ１１（第１の半導体基板）と第２のシリコンウェハ１２（第２の半導体基板）を準備する。
【００１３】
第１のシリコンウェハ１１は、第１の表面１１ａと第１の裏面１１ｂを有する。第１のシリコンウェハ１１の第１の表面１１ａの側には、例えば、図示しない半導体素子が形成されている。
【００１４】
第２のシリコンウェハ１２は、第２の表面１２ａと第２の裏面１２ｂを有する。第２のシリコンウェハ１２の第２の表面１２ａの側には、例えば、図示しない半導体素子が形成されている。
【００１５】
次に、第１のシリコンウェハ１１の第１の表面１１ａに、金属を含む接合層１４を形成する。接合層１４は、第１のシリコンウェハ１１の外周部には形成されない。
【００１６】
接合層１４は、例えば、共晶合金である。
【００１７】
次に、第１のシリコンウェハ１１と第２のシリコンウェハ１２を、第２のシリコンウェハ１２の第２の表面１２ａが、接合層１４に接するように貼り合わせる（図１）。
【００１８】
次に、第２のシリコンウェハ１２の外周部を含む領域に、接合層１４の側面を被覆するためのソルダーレジスト（被覆材）を塗布する。ソルダーレジストは、公知の塗布装置を用いて、第２のシリコンウェハ１２の外周部にノズルから滴下される。これにより、ソルダーレジスト層１６が形成される（図２）。
【００１９】
ソルダーレジスト層１６は被覆層の一例である。実施形態のソルダーレジストはネガ型の感光性樹脂である。
【００２０】
次に、公知の露光装置を用いて、第２の裏面１２ｂの上のソルダーレジスト層１６の一部に対して露光し、現像処理を行う。露光された部分以外のソルダーレジスト層１６は、現像処理により除去される。ソルダーレジスト層１６が第２のシリコンウェハ１２の外周部を残して除去される（図３）。その後、ソルダーレジスト層１６のキュアのための熱処理を行う。
【００２１】
なお、ここで、第２のシリコンウェハ１２の外周部とは、第２のシリコンウェハ外周側面及びこの外周側面近傍の接合層１４の側面を少なくとも含む。
【００２２】
ソルダーレジスト層１６は、第１のシリコンウェハ１１の第１の表面１１ａ、及び、第２のシリコンウェハ１２の第２の裏面１２ｂに接する。ソルダーレジスト層１６は、続く製造工程において、接合層１４に由来する金属汚染が発生することを防止する。また、続く製造工程において、接合層１４が意図せず大きくエッチングされることを防止する。
【００２３】
次に、実施形態の半導体装置の製造方法の作用及び効果について説明する。
【００２４】
２つの半導体基板を、金属を含む接合層を間に挟んで貼り合わせる技術がある。貼り合わせた半導体基板を加工する際に、金属を含む接合層に由来する金属汚染を防止することが望まれる。
【００２５】
実施形態の半導体装置の製造方法の、第１のシリコンウェハ１１と第２のシリコンウェハ１２とを金属を含む接合層１４で貼り合わせた後に続く製造工程が、例えば、第２のシリコンウェハ１２の第２の裏面１２ｂに配線を形成する工程であるとする。配線の形成に先立ち、第２のシリコンウェハ１２及び第１のシリコンウェハ１１の外周部に、接合層１４を被覆するソルダーレジスト層１６を設ける。配線の形成は、被覆層となるソルダーレジスト層１６が、接合層１４を被覆した状態で行われる。
【００２６】
仮に、ソルダーレジスト層１６が接合層１４を被覆していなかった場合、例えば、配線となる金属膜をパターニングした後に、レジストパターンをウェットエッチングで除去する際に、接合層１４がウェットエッチング液に曝される。このため、接合層１４に由来する金属汚染が生じるおそれがある。また、接合層１４が意図せず大きくエッチングされるおそれがある。
【００２７】
また、仮に、ソルダーレジスト層１６が接合層１４を被覆していなかった場合、例えば、配線となる金属膜の下地層をウェトエッチングにより除去する際に、接合層１４がウェットエッチング液に曝される。このため、接合層１４に由来する金属汚染が生じるおそれがある。また、接合層１４が意図せず大きくエッチングされるおそれがある。
【００２８】
実施形態の半導体装置の製造方法によれば、ソルダーレジスト層１６を設けることで、接合層１４がウェットエッチング液に曝されることが防止される。したがって、接合層１４に由来する金属汚染を防止することが可能な半導体装置の製造方法が実現できる。よって、高い歩留りを有し、信頼性の高い半導体装置が実現できる。
【００２９】
実施形態では、被覆層がソルダーレジストを含む場合を例に説明したが、被覆層は、ソルダーレジストに限らず、例えば、感光性ポリイミド、又は、非感光性ポリイミドなど、その他の樹脂を用いることが可能である。また、被覆層は必ずしも、樹脂に限られることはなく、例えば、酸化膜、窒化膜、酸窒化膜などの無機絶縁物であってもかまわない。
【００３０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３１】
１１        第１のシリコンウェハ（第１の半導体基板）
１１ａ      第１の表面
１１ｂ      第１の裏面
１２        第２のシリコンウェハ（第２の半導体基板）
１２ａ      第２の表面
１２ｂ      第２の裏面
１４        接合層
１６        ソルダーレジスト層（被覆層）
【図１】
2020047793.tif 000003
【図２】
2020047793.tif 000004
【図３】
2020047793.tif 000005