(57)【要約】【課題】一つの実施形態は、容易に高集積化できる半導体装置を提供することを目的とする。【解決手段】一つの実施形態によれば、積層体３とシリコン窒化膜２５，２７，３２とチタン膜１７，１９，２１とを有する半導体装置が提供される。積層体３は、基板２の上方に配されている。積層体３は、導電層ＷＬと絶縁層ＩＬとが繰り返し積層方向に配置されている。シリコン窒化膜２５，２７，３２は、基板２と積層体３との間で基板２の表面に沿って延びている。チタン膜２５，２７，３２は、基板２と積層体３との間で基板２の表面に沿って延びている。チタン膜２５，２７，３２は、シリコン窒化膜２５，２７，３２と連続した膜１００を構成する。【選択図】図２
2020047752.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に配され、導電層と絶縁層とが繰り返し積層方向に配置された積層体と、
前記基板と前記積層体との間で前記基板の表面に沿って延びたシリコン窒化膜と、
前記基板と前記積層体との間で前記基板の表面に沿って延び、前記シリコン窒化膜と連続した膜を構成するチタン膜と、
を備えた半導体装置。
【請求項２】
前記チタン膜の上面と前記シリコン窒化膜の上面とは、前記基板からの高さが均等であり、
前記半導体装置は、前記積層方向における前記前記チタン膜と前記基板との間に配されたスペーサ膜をさらに備えた
請求項１に記載の半導体装置。
【請求項３】
前記チタン膜は、前記積層方向における第１の導電部と第２の導電部との間に配されており、
前記第１の導電部は、コンタクトプラグであり、
前記チタン膜は、前記コンタクトプラグの底面に対応した略板形状を有し、
前記第２の導電部は、不純物を含む半導体領域である
請求項１又は２に記載の半導体装置。
【請求項４】
前記チタン膜は、前記積層方向における第１の導電部と第２の導電部との間に配されており、
前記第１の導電部は、コンタクトプラグであり、
前記チタン膜は、前記コンタクトプラグの底面に対応した略板形状を有し、
前記第２の導電部は、ゲート電極である
請求項１又は２に記載の半導体装置。
【請求項５】
前記チタン膜は、前記積層方向における第１の導電部と第２の導電部との間に配されており、
前記第１の導電部は、第１のコンタクトプラグであり、
前記チタン膜は、前記第１のコンタクトプラグの底面に対応した略板形状を有し、
前記第２の導電部は、第２のコンタクトプラグである
請求項１又は２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、導電層と絶縁膜とが交互に積層された積層体が半導体柱で貫通されて構成されることがある。このとき、積層体における積層数を多くして半導体装置を高集積化することが望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−９４３６３号公報
【特許文献２】国際公開２００５／０９８９１３号
【特許文献３】特開２００８−１９８８１３号公報
【特許文献４】国際公開２００８／１０２４３８号
【特許文献５】特開２００６−２５３１９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一つの実施形態は、容易に高集積化できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
一つの実施形態によれば、積層体とシリコン窒化膜とチタン膜とを有する半導体装置が提供される。積層体は、基板の上方に配されている。積層体は、導電層と絶縁層とが繰り返し積層方向に配置されている。シリコン窒化膜は、基板と積層体との間で基板の表面に沿って延びている。チタン膜は、基板と積層体との間で基板の表面に沿って延びている。チタン膜は、シリコン窒化膜と連続した膜を構成する。
【図面の簡単な説明】
【０００６】
【図１】図１は、実施形態にかかる半導体装置の構成を示す断面図である。
【図２】図２は、実施形態におけるシリコン窒化膜及びチタン膜の連続膜の構成を示す断面図である。
【図３】図３は、実施形態におけるシリコン窒化膜及びチタン膜の連続膜の構成を示す平面図である。
【図４】図４は、実施形態にかかる半導体装置の製造方法を示す断面図である。
【図５】図５は、実施形態にかかる半導体装置の製造方法を示す断面図である。
【図６】図６は、実施形態の変形例におけるシリコン窒化膜及びチタン膜の連続膜の構成を示す断面図である。
【図７】図７は、実施形態の変形例におけるシリコン窒化膜及びチタン膜の連続膜の構成を示す平面図である。
【図８】図８は、実施形態の変形例にかかる半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態にかかる半導体装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【０００８】
（実施形態）
半導体装置では、絶縁層と導電層とが交互に積層された積層体が半導体柱と半導体柱の側面を覆うゲート絶縁膜とで貫通されて３次元メモリが構成されることがある。この半導体装置は、積層数を増やすことによって記憶容量の増加が可能なため、より高度なパターニング技術を利用する必要性を低減でき、ビット当たりのコストを容易に削減できる。この３次元メモリでは、導電層と半導体柱とが交差する部分がメモリセルとして機能するように構成され、複数のメモリセルが３次元的に配列されたメモリセルアレイ領域が構成される。
【０００９】
半導体装置をさらに高集積化するために、メモリセルアレイ領域の下方に周辺回路領域が設けられることがある。この場合、周辺回路領域が形成された後にメモリセルアレイ領域が形成される。メモリセルアレイ領域における絶縁層や層間絶縁膜の形成時にシラン等の水素を含む材料ガスが使用される。このため、メモリセルアレイ領域の形成時又は形成後に、絶縁層や層間絶縁膜に含まれた水素が、積層方向に延びたコンタクトプラグ内を通過し、周辺回路領域へ侵入することがある。
【００１０】
例えば、コンタクトプラグに接続されたソース領域及び／又はドレイン領域として機能する半導体領域へ水素が侵入することが考えられる。半導体領域がＰ型の不純物（例えば、ボロンなど）を含む場合、半導体領域へ侵入した水素がボロンと結合することなどにより、ボロンが不活性化される可能性がある。ボロンが不活性化しアクセプタとして機能しにくくなると、コンタクトプラグと半導体領域とがオーミック接触することが困難になり接触界面にショットキーバリアが形成され、その半導体領域を含む素子への信号の伝達特性が劣化しやすい。同様に、半導体領域がＮ型の不純物（例えば、リンなど）を含む場合、半導体領域へ侵入した水素がリンと結合することなどにより、リンが不活性化される可能性がある。リンが不活性化しドナーとして機能しにくくなると、コンタクトプラグと半導体領域とがオーミック接触することが困難になり接触界面にショットキーバリアが形成され、その半導体領域を含むトランジスタへの信号の伝達特性が劣化しやすい。
【００１１】
あるいは、例えば、コンタクトプラグに接続されたゲート電極として機能するポリシリコン膜やその下方のゲート絶縁膜に水素が侵入することが考えられる。ゲート電極がＰＭＯＳトランジスタのゲート電極でありポリシリコン膜がＰ型の不純物（例えば、ボロンなど）を含む場合、ポリシリコン膜へ侵入した水素がボロンと結合することや、水素がゲート絶縁膜のバリア性を劣化させる結果ボロンが基板側へ抜けることなどにより、Ｈｕｍｐ（トランジスタのＶｇ−Ｉｄ曲線に小さな山が現れる現象）が発生し閾値電圧やオフ電流Ｉｏｆｆがばらつき、トランジスタの動作特性が劣化する可能性がある。
【００１２】
そこで、実施形態では、半導体装置において、積層方向における基板と積層体との間に水素バリア構造としてシリコン窒化膜及びチタン膜の連続膜を配置することで、周辺回路領域への水素の侵入を抑制し、半導体装置の特性劣化の抑制を図る。
【００１３】
具体的には、半導体装置１は、図１に示すように構成され得る。図１は、半導体装置１の構成を示す断面図である。図１では、基板２の表面２ａに垂直な方向をＺ方向とし、Ｚ方向に垂直な面内で互いに直交する２方向をＸ方向及びＹ方向とする。また、基板２に対し＋Ｚ側に、半導体装置１の主要部を構成する積層体などが形成されるものとする。
【００１４】
半導体装置１は、メモリセルアレイ領域ＭＡＲ、周辺回路領域ＰＣＲ、及び連絡配線構造ＷＳＴを有する。メモリセルアレイ領域ＭＡＲは、周辺回路領域ＰＣＲの＋Ｚ側に配される。連絡配線構造ＷＳＴは、Ｚ方向におけるメモリセルアレイ領域ＭＡＲの＋Ｚ側の端部より上方（＋Ｚ側）の位置から周辺回路領域ＰＣＲに達するＺ位置まで配される。
【００１５】
メモリセルアレイ領域ＭＡＲは、積層体３、半導体柱４、及びゲート絶縁膜５を含む。積層体３は、基板２の上方（＋Ｚ側）に配されている。積層体３は、導電層ＷＬと絶縁層ＩＬとが繰り返し積層方向（Ｚ方向）に配置されている。半導体柱４は、Ｚ方向に延びて積層体３を貫通している。ゲート絶縁膜５は、半導体柱４の側面を覆うとともにＺ方向に延びて積層体３を貫通している。メモリセルアレイ領域ＭＡＲでは、導電層ＷＬと半導体柱４とが交差する部分がメモリセルとして機能するように構成され、複数のメモリセルが３次元的に配列されている。また、メモリセルアレイ領域ＭＡＲの上方及び下方を含む周囲には、層間絶縁膜ＩＦが配されている。
【００１６】
連絡配線構造ＷＳＴは、メモリセルアレイ領域ＭＡＲ及び周辺回路領域ＰＣＲを電気的に接続する配線として機能する。例えば、図１右側の連絡配線構造ＷＳＴは、プラグ６、プラグ７、貫通プラグ８、導電膜９、プラグ１０、導電膜１１〜１３、及びコンタクトプラグ１４〜１６を有する。貫通プラグ６、プラグ８、プラグ１０、コンタクトプラグ１４，１５，１６は、それぞれ、導電物質（例えば、タングステン）を主成分とする材料で形成され得る。プラグ６、プラグ７、貫通プラグ８、プラグ１０、コンタクトプラグ１４，１５，１６は、それぞれ、その側面及び底面にバリアメタルが配されていてもよい。バリアメタルは、例えば窒化チタンを主成分とする材料で形成され得る。導電膜９、導電膜１１，１２，１３は、それぞれ、導電物質（例えば、アルミニウム）を主成分とする材料で形成され得る。
【００１７】
プラグ６は、Ｚ方向にプラグ７まで延びている。プラグ７は、Ｚ方向に貫通プラグ８まで延びている。貫通プラグ８は、Ｚ方向に延びてメモリセルアレイ領域ＭＡＲを貫通している。貫通プラグ８は、プラグ７からＺ方向に導電膜９まで延びている。導電膜９は、＋Ｚ側の面に貫通プラグ８の−Ｚ側の端部が接触しており、−Ｚ側の面にプラグ１０の＋Ｚ側の端部が接触している。プラグ１０は、導電膜９からＺ方向に導電膜１１まで延びている。導電膜１１は、＋Ｚ側の面にプラグ１０の−Ｚ側の端部が接触しており、−Ｚ側の面にコンタクトプラグ１４の＋Ｚ側の端部が接触している。コンタクトプラグ１４は、導電膜１１からＺ方向に延びて周辺回路領域ＰＣＲに達している。同様に、コンタクトプラグ１５，１６は、それぞれ、導電膜１２，１３からＺ方向に延びて周辺回路領域ＰＣＲに達している。
【００１８】
この構造により、メモリセルアレイ領域ＭＡＲにおける絶縁層ＩＬや層間絶縁膜ＩＦに含まれた水素が、例えば貫通プラグ８→導電膜９→プラグ１０→導電膜１１→コンタクトプラグ１４を通過し、周辺回路領域ＰＣＲへ侵入することがある。また、Ｚ方向におけるメモリセルアレイ領域ＭＡＲ及び基板２の間の層間絶縁膜ＩＦに含まれた水素が、導電膜１１〜１３→コンタクトプラグ１４〜１６を通過し、周辺回路領域ＰＣＲへ侵入することがある。
【００１９】
それに対して、周辺回路領域ＰＣＲは、水素バリア構造として、図２及び図３に示すようなシリコン窒化膜２５，２７，３２及びチタン膜１７，１９，２１の連続膜１００の構成を有する。図２は、図１のＡ部分を拡大した断面図であり、シリコン窒化膜２５，２７，３２及びチタン膜１７，１９，２１の連続膜１００の構成を示す断面図である。図３は、シリコン窒化膜２５，２７，３２及びチタン膜１７，１９，２１の連続膜１００の構成を示す平面図であり、図２の断面図をＢ−Ｂ’線に沿って（連続膜１００に沿って）切って＋Ｚ側から見た場合の構成を示す平面図である。
【００２０】
図２に示すシリコン窒化膜２５，２７，３２は、それぞれ、シリコン窒化物を主成分とする材料で形成され得る。シリコン窒化膜２５，２７，３２は、それぞれ、基板２と積層体３（図１参照）との間で概ね基板２の表面２ａに沿って延びている。シリコン窒化膜２５，２７，３２は、一体化された膜を構成している。シリコン窒化膜２７，３２は、周辺回路領域ＰＣＲを構成するトランジスタにおけるゲート電極２９の＋Ｚ側を覆い、シリコン窒化膜２５は、ゲート電極２９に設けられたサイドウォール３０，３１の周囲を覆っている。
【００２１】
具体的には、シリコン窒化膜２５は、トランジスタ上にライナー状に設けられたシリコン酸化膜２４の周囲をＸＹ方向に延びている。シリコン窒化膜２５は、サイドウォール３０，３１付近で＋Ｚ側に隆起してシリコン窒化膜３２の−Ｚ側の面に接触している。
【００２２】
シリコン窒化膜２７は、ゲート電極２９の＋Ｚ側をＸＹ方向に延びている。シリコン窒化膜２７は、ゲート電極２９の＋Ｚ側の面を覆っている。シリコン窒化膜２７は、＋Ｚ側の面がシリコン窒化膜３２で覆われている。
【００２３】
シリコン窒化膜３２は、シリコン窒化膜２５，２７の＋Ｚ側に配されている。シリコン窒化膜３２は、ゲート電極２９及びサイドウォール３０，３１の周囲をＸＹ方向に延びて例えば酸化膜２６の＋Ｚ側の面を覆っている。酸化膜２６は、シリコン窒化膜２５における＋Ｚ側に隆起した部分の周囲にシリコン窒化膜２７の上面と略等しいＺ方向高さで設けられており、酸化物（例えば、シリコン酸化物）を主成分とする材料で形成され得る。シリコン窒化膜３２は、サイドウォール３０，３１付近で−Ｚ側の面がシリコン窒化膜２５における＋Ｚ側に隆起した部分の端面に接触している。シリコン窒化膜３２は、ゲート電極２９の＋Ｚ側でシリコン窒化膜２７の＋Ｚ側の面を覆っている。
【００２４】
チタン膜１７は、チタンを主成分とする材料で形成され得る。チタン膜１７は、Ｚ方向におけるコンタクトプラグ１４と半導体領域２ｃとの間に配されている。チタン膜１７は、Ｚ方向から透視した場合にコンタクトプラグ１４の底面に対応した略板形状を有する。チタン膜１７の側面１７ｂ，１７ｃは、シリコン窒化膜２５に接続されている。チタン膜１７の側面１７ｂ付近において、チタン膜１７の＋Ｚ側の面１７ａとシリコン窒化膜２５の上面２５ａとは、略等しいＺ方向高さを有している。コンタクトプラグ１４は、底面及び側面にバリアメタル１４ａが配され、その内側に導電部材１４ｂが配されている。バリアメタル１４ａは、チタン窒化物を主成分とする材料で形成され得る。導電部材１４ｂは、導電物（例えば、タングステン）を主成分とする材料で形成され得る。半導体領域２ｃは、半導体（例えば、シリコン）を主成分とする材料で形成される。半導体領域２ｃは、第１の導電型（例えば、Ｐ型）の不純物（例えば、ボロン）を含んでいてもよいし、第２の導電型（例えば、Ｎ型）の不純物（例えば、リン、砒素）を含んでいてもよい。
【００２５】
チタン膜１７と基板２の表面２ａとの間には、Ｚ方向から透視した場合にチタン膜１７に対応した略板形状を有するスペーサ膜１８が配されている。スペーサ膜１８は、ライナー状のシリコン酸化膜２４と均等な膜厚を有する。スペーサ膜１８は、シリコン窒化膜２５の−Ｚ側の面２５ｂと基板２からの高さが略均等な＋Ｚ側の面１８ａを有する。これにより、チタン膜１７の側面１７ｂ付近におけるチタン膜１７の＋Ｚ側の面１７ａとシリコン窒化膜２５の上面２５ａとを略等しいＺ方向高さにすることが容易である。スペーサ膜１８は、チタン窒化物を主成分とする材料で形成され得る。基板２におけるスペーサ膜１８が接触する表面２ａの近傍には、シリサイド領域２ｂが配されている。シリサイド領域２ｂは、チタンシリサイドを主成分とする材料で形成され得る。
【００２６】
なお、基板２の表面２ａからシリコン窒化膜２５の上面２５ａ付近の高さまでをすべてチタン膜１７で形成すると、基板２とチタン膜１７との反応で生じるシリサイド領域２ｂが過度に広がり、コンタクトプラグ１４と基板２との間のリーク電流が大きくなるおそれがある。図２に示すように、チタン膜１７と基板２の表面２ａとの間にスペーサ膜１８を配することにより、シリサイド領域２ｂの過度な広がりによるリーク電流の増大を抑えることができる。
【００２７】
チタン膜１７は、図３に示すように、Ｚ方向から透視した場合に、側面全体がシリコン窒化膜２５で覆われている。これにより、チタン膜１７の近傍でシリコン窒化膜２５及びチタン膜１７の連続膜１００が隙間なく形成され得るので、コンタクトプラグ１４を介して＋Ｚ側から侵入してくる水素を確実にブロックすることができる。
【００２８】
図２に示すチタン膜１９は、チタンを主成分とする材料で形成され得る。チタン膜１９は、Ｚ方向におけるコンタクトプラグ１５とトランジスタにおけるゲート電極２９を構成する金属シリサイド膜２９ｂとの間に配されている。チタン膜１９は、Ｚ方向から透視した場合にコンタクトプラグ１５の底面に対応した略板形状を有する。チタン膜１９の側面１９ｂ，１９ｃは、シリコン窒化膜２７に接続されている。チタン膜１９の側面１９ｂ，１９ｃ付近において、チタン膜１９の＋Ｚ側の面１９ａとシリコン窒化膜２７の上面２７ａとは、略等しいＺ方向高さを有している。コンタクトプラグ１５は、底面及び側面にバリアメタル１５ａが配され、その内側に導電部材１５ｂが配されている。バリアメタル１５ａは、チタン窒化物を主成分とする材料で形成され得る。導電部材１５ｂは、導電物（例えば、タングステン）を主成分とする材料で形成され得る。
【００２９】
チタン膜１９とゲート電極２９の＋Ｚ側の面２９ａとの間には、Ｚ方向から透視した場合にチタン膜１９に対応した略板形状を有するスペーサ膜２０が配されている。スペーサ膜２０は、シリコン窒化膜２７とチタン膜１９との膜厚差に対応した膜厚を有する。これにより、チタン膜１９の側面１９ｂ，１９ｃ付近におけるチタン膜１９の＋Ｚ側の面１９ａとシリコン窒化膜２７の上面２７ａとを略等しいＺ方向高さにすることが容易である。スペーサ膜２０は、チタン窒化物を主成分とする材料で形成され得る。ゲート電極２９におけるスペーサ膜２０が接触する＋Ｚ側の面２９ａの近傍には、金属シリサイド膜２９ｂが配されている。金属シリサイド膜２９ｂは、金属シリサイド（例えば、タングステンシリサイド）を主成分とする材料で形成され得る。
【００３０】
なお、ゲート電極２９は、基板２の表面２ａを覆うゲート絶縁膜２８の上に配され、ポリシリコン膜２９ａ及び金属シリサイド膜２９ｂを有する。ポリシリコン膜２９ａは、ポリシリコンを主成分とする材料で形成され得る。ポリシリコン膜２９ａは、第１の導電型（例えば、Ｐ型）の不純物（例えば、ボロン）を含んでいてもよいし、第２の導電型（例えば、Ｎ型）の不純物（例えば、リン、砒素）を含んでいてもよい。
【００３１】
チタン膜１９は、図３に示すように、Ｚ方向から透視した場合に、側面全体がシリコン窒化膜２７で覆われている。これにより、チタン膜１９の近傍でシリコン窒化膜２７，３２及びチタン膜１９の連続膜１００が隙間なく形成され得るので、コンタクトプラグ１５を介して＋Ｚ側から侵入してくる水素を確実にブロックすることができる。
【００３２】
図２に示すチタン膜２１は、チタンを主成分とする材料で形成され得る。チタン膜２１は、Ｚ方向におけるコンタクトプラグ１６と半導体領域２ｅとの間に配されている。チタン膜２１は、Ｚ方向から透視した場合にコンタクトプラグ１６の底面に対応した略板形状を有する。チタン膜２１の側面２１ｂ，２１ｃは、シリコン窒化膜２５に接続されている。チタン膜２１の側面２１ｂ付近において、チタン膜２１の＋Ｚ側の面２１ａとシリコン窒化膜２５の上面２５ａとは、略等しいＺ方向高さを有している。コンタクトプラグ１６は、底面及び側面にバリアメタル１６ａが配され、その内側に導電部材１６ｂが配されている。バリアメタル１６ａは、チタン窒化物を主成分とする材料で形成され得る。導電部材１６ｂは、導電物（例えば、タングステン）を主成分とする材料で形成され得る。半導体領域２ｅは、半導体（例えば、シリコン）を主成分とする材料で形成される。半導体領域２ｅは、第１の導電型（例えば、Ｐ型）の不純物（例えば、ボロン）を含んでいてもよいし、第２の導電型（例えば、Ｎ型）の不純物（例えば、リン、砒素）を含んでいてもよい。
【００３３】
チタン膜２１と基板２の表面２ａとの間には、Ｚ方向から透視した場合にチタン膜２１に対応した略板形状を有するスペーサ膜２２が配されている。スペーサ膜２２は、ライナー状のシリコン酸化膜２４と均等な膜厚を有する。スペーサ膜２２は、シリコン窒化膜２５の−Ｚ側の面２５ｂと基板２からの高さが略均等な＋Ｚ側の面２２ａを有する。これにより、チタン膜２１の側面２１ｂ付近におけるチタン膜２１の＋Ｚ側の面２１ａとシリコン窒化膜２５の上面２５ａとを略等しいＺ方向高さにすることが容易である。スペーサ膜２２は、チタン窒化物を主成分とする材料で形成され得る。基板２におけるスペーサ膜２２が接触する表面２ａの近傍には、シリサイド領域２ｄが配されている。シリサイド領域２ｄは、チタンシリサイドを主成分とする材料で形成され得る。
【００３４】
チタン膜２１は、図３に示すように、Ｚ方向から透視した場合に、側面全体がシリコン窒化膜２５で覆われている。これにより、チタン膜２１の近傍でシリコン窒化膜２５及びチタン膜２１の連続膜１００が隙間なく形成され得るので、コンタクトプラグ１６を介して＋Ｚ側から侵入してくる水素を確実にブロックすることができる。また、図２に示すように、チタン膜２１と基板２の表面２ａとの間にスペーサ膜２２を配することにより、シリサイド領域２ｄの過度な広がりによるリーク電流の増大が抑えられ得る。
【００３５】
次に、半導体装置１の製造方法について図４及び図５を用いて説明する。図４（ａ）〜図４（ｃ）及び図５（ａ）〜図５（ｃ）は、半導体装置１の製造方法を示す工程断面図である。
【００３６】
図４（ａ）に示す工程では、基板２が準備される。基板２は、半導体（例えば、シリコン）を主成分とする材料で形成されている。基板２の上に、ポリシリコン膜、金属シリサイド膜（例えば、タングステンシリサイド膜）、シリコン窒化膜が順に堆積された後、ゲート電極に対応した形状にパターニングされ、ポリシリコン膜２９ａ及び金属シリサイド膜２９ｂを含むゲート電極２９とその上に配されたシリコン窒化膜２７ｉが形成される。そして、ゲート電極２９をマスクとして基板２に不純物が導入されて半導体領域２ｃｉ，２ｅｉが形成される。基板２に導入する不純物は、第１の導電型（例えば、Ｐ型）の不純物（例えば、ボロン）であってもよいし、第２の導電型（例えば、Ｎ型）の不純物（例えば、リン、砒素）であってもよい。そして、ゲート電極２９の側面にサイドウォール３１，３０が形成され、半導体領域２ｃｉ，２ｅｉ、ゲート電極２９、シリコン窒化膜２７ｉ及びサイドウォール３１，３０を覆うシリコン酸化膜２４ｉが堆積される。さらに、シリコン酸化膜２４ｉを覆うようにシリコン窒化膜２５ｉ、シリコン酸化膜２６ｉが順に堆積される。その後、シリコン窒化膜２５ｉをストッパーとして＋Ｚ側が研磨される平坦化処理が行われ、ゲート電極２９、シリコン窒化膜２７ｉ及びサイドウォール３１，３０の上方（＋Ｚ側）に位置するシリコン酸化膜２６ｉが除去される。
【００３７】
図４（ｂ）に示す工程では、シリコン窒化膜２７ｉが露出するまで＋Ｚ側が全面エッチバックされ、シリコン酸化膜２４ｉにおけるシリコン窒化膜２７ｉを覆う部分が除去される。このとき、シリコン窒化膜２７ｉとともにシリコン窒化膜２５ｉにおける＋Ｚ側に隆起した部分の＋Ｚ側の端部が、シリコン窒化膜２７ｉの周囲において露出される。
【００３８】
図４（ｃ）に示す工程では、シリコン窒化膜３２ｉが堆積される。これにより、シリコン窒化膜２５ｉ，２７ｉ，３２ｉが一体化された膜として形成される。さらに、シリコン窒化膜３２ｉの上に層間絶縁膜ＩＦｉが堆積される。
【００３９】
図５（ａ）に示す工程では、層間絶縁膜ＩＦｉの上にコンタクトプラグ１４，１５，１６の形成位置が開口されたレジストパターンが形成される。レジストパターンをマスクとして、ＲＩＥ法等により半導体領域２ｃｉ、金属シリサイド膜２９ｂ、半導体領域２ｅｉが露出されるまで異方性エッチングが行われ、コンタクトホールＣＨ１，ＣＨ２，ＣＨ３が形成される。
【００４０】
図５（ｂ）に示す工程では、ＰＶＤ法等により、コンタクトホールＣＨ１，ＣＨ２，ＣＨ３の底面に選択的に、図示しないシリサイド形成用の薄膜（例えば、チタン膜）及びスペーサ膜（例えば、窒化チタン膜）１８，２０，２２が順に堆積される。このとき、コンタクトホールＣＨ１，ＣＨ２，ＣＨ３の側面に堆積されずコンタクトホールＣＨ１，ＣＨ２，ＣＨ３の底面に選択的に堆積されるように、ＰＶＤ法等における加工条件を適切な条件に（例えば、加速電圧を高めに）調整することができる。
【００４１】
図５（ｃ）に示す工程では、ＰＶＤ法等により、コンタクトホールＣＨ１，ＣＨ２，ＣＨ３内のスペーサ膜１８，２０，２２の上（＋Ｚ側）にチタン膜１７，１９，２１が堆積される。このとき、半導体領域２ｃ，２ｅ内にシリサイド領域２ｂ，２ｄが形成され得る。
【００４２】
そして、コンタクトホールＣＨ１，ＣＨ２，ＣＨ３の底面及び側面に、バリアメタル（例えば、窒化チタン膜）１４ｂ，１５ｂ，１６ｂが堆積され、その内側に導電部材１４ａ，１５ａ，１６ａが埋められて、図２に示すコンタクトプラグ１４，１５，１６が形成される。
【００４３】
以上のように、実施形態では、半導体装置１において、積層方向（Ｚ方向）における基板２と積層体３との間に水素バリア構造としてシリコン窒化膜２５，２７，３２及びチタン膜１７，１９，２１の連続膜１００を配置する。これにより、周辺回路領域ＰＣＲへの水素の侵入をブロックして、半導体装置１の特性劣化を抑制できる。
【００４４】
さらに、実施形態の変形例として、シリコン窒化膜及びチタン膜の連続膜は、シリコン窒化膜及びチタン膜のＺ方向高さが均等になるように構成されてもよい。例えば、シリコン窒化膜３２及びチタン膜１１７，１１９，１２１の連続膜２００は、図６及び図７に示すように構成され得る。図６は、図１のＡ部分に対応した部分を拡大した断面図であり、シリコン窒化膜３２及びチタン膜１１７，１１９，１２１の連続膜２００の構成を示す断面図である。図７は、シリコン窒化膜３２及びチタン膜１１７，１１９，１２１の連続膜２００の構成を示す平面図であり、図７の断面図をＣ−Ｃ’線に沿って（連続膜２００に沿って）切って＋Ｚ側から見た場合の構成を示す平面図である。
【００４５】
図６に示されるように、連続膜２００において、シリコン窒化膜３２及びチタン膜１１７，１１９，１２１のＺ方向高さが互いに均等になっている。この連続膜２００の構造では、スペーサ膜が不要となっている。
【００４６】
チタン膜１１７は、チタンを主成分とする材料で形成され得る。チタン膜１１７は、Ｚ方向におけるコンタクトプラグ１４２とコンタクトプラグ１４１との間に配されている。チタン膜１１７は、Ｚ方向から透視した場合にコンタクトプラグ１４２の底面に対応した略板形状を有する。チタン膜１１７の側面１１７ｂ，１１７ｃは、シリコン窒化膜３２に接続されている。チタン膜１１７の側面１１７ｂ，１１７ｃ付近において、チタン膜１１７の＋Ｚ側の面１１７ａとシリコン窒化膜３２の上面３２ａとは、略等しいＺ方向高さを有している。
【００４７】
チタン膜１１７の＋Ｚ側の面１１７ａにはコンタクトプラグ１４２の−Ｚ側の面が接触している。また、コンタクトプラグ１４１の＋Ｚ側の面にチタン膜１１７の−Ｚ側の面が接触している。コンタクトプラグ１４２は、チタン膜１１７と導電膜１１（図１参照）の間に配され、コンタクトプラグ１４１は、チタン膜１１７と半導体領域２ｃとの間に配されている。コンタクトプラグ１４２は、底面及び側面にバリアメタル１４２ａが配され、その内側に導電部材１４２ｂが配されている。コンタクトプラグ１４１は、底面及び側面にバリアメタル１４１ａが配され、その内側に導電部材１４１ｂが配されている。各バリアメタル１４２ａ，１４１ａは、チタン窒化物を主成分とする材料で形成され得る。各導電部材１４２ｂ，１４１ｂは、導電物（例えば、タングステン）を主成分とする材料で形成され得る。
【００４８】
チタン膜１１７は、図７に示すように、Ｚ方向から透視した場合に、側面全体がシリコン窒化膜３２で覆われている。これにより、チタン膜１１７の近傍でシリコン窒化膜３２及びチタン膜１１７の連続膜２００が隙間なく形成され得るので、コンタクトプラグ１４２を介して＋Ｚ側から侵入してくる水素を確実にブロックすることができる。
【００４９】
図６に示すチタン膜１１９は、チタンを主成分とする材料で形成され得る。チタン膜１１９は、Ｚ方向におけるコンタクトプラグ１５２とコンタクトプラグ１５１との間に配されている。チタン膜１１９は、Ｚ方向から透視した場合にコンタクトプラグ１５２の底面に対応した略板形状を有する。チタン膜１１９の側面は、シリコン窒化膜３２に接続されている。チタン膜１１９の側面付近において、チタン膜１１９の＋Ｚ側の面とシリコン窒化膜３２の上面３２ａとは、略等しいＺ方向高さを有している。
【００５０】
チタン膜１１９の＋Ｚ側の面にはコンタクトプラグ１５２の−Ｚ側の面が接触している。また、コンタクトプラグ１５１の＋Ｚ側の面にチタン膜１１９の−Ｚ側の面が接触している。コンタクトプラグ１５２は、チタン膜１１９と導電膜１２（図１参照）の間に配され、コンタクトプラグ１５１は、チタン膜１１９とゲート電極２９との間に配されている。コンタクトプラグ１５２は、底面及び側面にバリアメタル１５２ａが配され、その内側に導電部材１５２ｂが配されている。コンタクトプラグ１５１は、底面及び側面にバリアメタル１５１ａが配され、その内側に導電部材１５１ｂが配されている。各バリアメタル１５２ａ，１５１ａは、チタン窒化物を主成分とする材料で形成され得る。各導電部材１５２ｂ，１５１ｂは、導電物（例えば、タングステン）を主成分とする材料で形成され得る。
【００５１】
チタン膜１１９は、図７に示すように、Ｚ方向から透視した場合に、側面全体がシリコン窒化膜３２で覆われている。これにより、チタン膜１１９の近傍でシリコン窒化膜３２及びチタン膜１１９の連続膜２００が隙間なく形成され得るので、コンタクトプラグ１５２を介して＋Ｚ側から侵入してくる水素を確実にブロックすることができる。
【００５２】
図６に示すチタン膜１２１は、チタンを主成分とする材料で形成され得る。チタン膜１２１は、Ｚ方向におけるコンタクトプラグ１６２とコンタクトプラグ１６１との間に配されている。チタン膜１２１は、Ｚ方向から透視した場合にコンタクトプラグ１６２の底面に対応した略板形状を有する。チタン膜１２１の側面は、シリコン窒化膜３２に接続されている。チタン膜１２１の側面付近において、チタン膜１２１の＋Ｚ側の面とシリコン窒化膜３２の上面３２ａとは、略等しいＺ方向高さを有している。
【００５３】
チタン膜１２１の＋Ｚ側の面にはコンタクトプラグ１６２の−Ｚ側の面が接触している。また、コンタクトプラグ１６１の＋Ｚ側の面にチタン膜１２１の−Ｚ側の面が接触している。コンタクトプラグ１６２は、チタン膜１２１と導電膜１３（図１参照）の間に配され、コンタクトプラグ１６１は、チタン膜１２１と半導体領域２ｅとの間に配されている。コンタクトプラグ１６２は、底面及び側面にバリアメタル１６２ａが配され、その内側に導電部材１６２ｂが配されている。コンタクトプラグ１６１は、底面及び側面にバリアメタル１６１ａが配され、その内側に導電部材１６１ｂが配されている。各バリアメタル１６２ａ，１６１ａは、チタン窒化物を主成分とする材料で形成され得る。各導電部材１６２ｂ，１６１ｂは、導電物（例えば、タングステン）を主成分とする材料で形成され得る。
【００５４】
チタン膜１２１は、図７に示すように、Ｚ方向から透視した場合に、側面全体がシリコン窒化膜３２で覆われている。これにより、チタン膜１２１の近傍でシリコン窒化膜３２及びチタン膜１２１の連続膜２００が隙間なく形成され得るので、コンタクトプラグ１６２を介して＋Ｚ側から侵入してくる水素を確実にブロックすることができる。
【００５５】
この連続膜２００は、次のような半導体装置１の製造方法により形成され得る。まず、図４（ａ）に示す工程が行われた後、＋Ｚ側の面上にシリコン窒化膜３２ｉ及び層間絶縁膜ＩＦｉが順に堆積され、さらに図５（ａ）に示す工程が行われて、コンタクトホールＣＨ１，ＣＨ２，ＣＨ３が形成される。ここで実施形態の変形例では、シリコン窒化膜３２に対応するＺ方向高さに配される連続膜２００により＋Ｚ側から侵入してくる水素をブロックすることができるので、シリコン窒化膜２７ｉを覆うシリコン酸化膜２４ｉの部分を除去するべく図４（ｂ）に示す工程で行われた全面エッチバックが省略されている。
【００５６】
図８（ａ）に示す工程では、コンタクトホールＣＨ１，ＣＨ２，ＣＨ３の底面及び側面に、それぞれ、シリコン窒化膜３２の−Ｚ側の面３２ｂのＺ方向高さまで、バリアメタル（例えば、窒化チタン膜）１４１ｂ，１５１ｂ，１６１ｂが堆積される。また、その内側に、シリコン窒化膜３２の−Ｚ側の面３２ｂのＺ方向高さまで、導電部材１４１ａ，１５１ａ，１６１ａが埋められる。これにより、コンタクトプラグ１４１，１５１，１６１が形成される。
【００５７】
図８（ｂ）に示す工程では、ＰＶＤ法等により、コンタクトホールＣＨ１，ＣＨ２，ＣＨ３内のコンタクトプラグ１４１，１５１，１６１の上（＋Ｚ側）にチタン膜１１７，１１９，１２１が堆積される。
【００５８】
そして、コンタクトホールＣＨ１，ＣＨ２，ＣＨ３内のチタン膜１１７，１１９，１２１の上（＋Ｚ側）に、バリアメタル（例えば、窒化チタン膜）１４２ｂ，１５２ｂ，１６２ｂが堆積され、その内側に導電部材１４２ａ，１５２ａ，１６２ａが埋められて、図６に示すコンタクトプラグ１４２，１５２，１６２が形成される。
【００５９】
このように、実施形態の変形例では、シリコン窒化膜３２及びチタン膜１１７，１１９，１２１の連続膜２００を配置する。これにより、周辺回路領域ＰＣＲへの水素の侵入をブロックして、半導体装置１の特性劣化を抑制できる。
【００６０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６１】
２  基板、３  積層体、２５，２７，３２  シリコン窒化膜、１７，１９，２１，１１７，１１９，１２１  チタン膜、１００，２００  連続膜。
【図１】
2020047752.tif 000003
【図２】
2020047752.tif 000004
【図３】
2020047752.tif 000005
【図４】
2020047752.tif 000006
【図５】
2020047752.tif 000007
【図６】
2020047752.tif 000008
【図７】
2020047752.tif 000009
【図８】
2020047752.tif 000010