(57)【要約】【課題】シングルスロープ型のＡＤＣを配置した固体撮像素子において、ジッタによるノイズを低減する。【解決手段】固体撮像素子は、参照信号生成部、フィルタ回路およびアナログデジタル変換器を具備する。参照信号生成部は、所定のクロック信号に同期して所定の参照信号を生成する。フィルタ回路は、クロック信号のジッタのうち特定の周波数成分を通過させる。アナログデジタル変換器は、特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換する。【選択図】図１４
2020127073.tif 000002
【特許請求の範囲】
【請求項１】
所定のクロック信号に同期して所定の参照信号を生成する参照信号生成部と、
前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、
前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器と
を具備する固体撮像素子。
【請求項２】
前記特定の周波数成分は、前記クロック信号のうち所定の上限周波数を超える高周波数成分であり、
前記参照信号生成部は、前記ジッタのうち所定の下限周波数に満たない低周波数成分を通過させ、
前記アナログデジタル変換器は、
前記高周波数成分を加算した前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、
前記比較結果が反転するまでの期間に亘って前記クロック信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタと
を備える請求項１記載の固体撮像素子。
【請求項３】
前記フィルタ回路は、
前記クロック信号のエッジを検出して検出信号として出力するエッジ検出回路と、
前記検出信号に同期してハイレベルとローレベルとを交互に出力するトグル回路と
を備える請求項２記載の固体撮像素子。
【請求項４】
前記フィルタ回路は、
前記クロック信号に同期してキャパシタを充放電するスイッチトキャパシタ回路と、
前記キャパシタに直列に接続された抵抗と、
前記抵抗を介して入力された信号に同期してハイレベルとローレベルとを交互に出力するトグル回路と、
前記抵抗と前記トグル回路との間の経路を前記クロック信号に同期して開閉するスイッチと
を備える請求項２記載の固体撮像素子。
【請求項５】
前記特定の周波数成分は、前記クロック信号のうち所定の下限周波数に満たない低周波数成分であり、
前記参照信号生成部は、前記特定の周波数成分の少なくとも一部を通過させ、
前記アナログデジタル変換器は、
前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、
前記比較結果が反転するまでの期間に亘って前記特定の周波数成分の信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタと
を備える請求項１記載の固体撮像素子。
【請求項６】
所定のクロック信号に同期して所定の参照信号を生成する参照信号生成手順と、
前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタリング手順と、
前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換手順と
を具備する固体撮像素子の制御方法。
【請求項７】
所定のクロック信号に同期して所定の参照信号を生成する参照信号生成部と、
前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、
前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器と
前記デジタル信号に対して所定の信号処理を行う信号処理部と
を具備する撮像装置。
【請求項８】
所定のクロック信号を出力するタイミング制御部と、
前記クロック信号に同期して所定の参照信号を生成する参照信号生成部と、
前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、
前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器と、
を具備する固体撮像素子。
【請求項９】
前記特定の周波数成分は、前記クロック信号のうち所定の上限周波数を超える高周波数成分であり、
前記参照信号生成部は、前記ジッタのうち所定の下限周波数に満たない低周波数成分を通過させ、
前記アナログデジタル変換器は、
前記高周波数成分を加算した前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、
前記比較結果が反転するまでの期間に亘って前記クロック信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタと
を備える請求項８記載の固体撮像素子。
【請求項１０】
前記フィルタ回路は、前記タイミング制御部と前記比較器との間に配置される請求項９に記載の固体撮像素子。
【請求項１１】
前記特定の周波数成分は、前記クロック信号のうち所定の下限周波数に満たない低周波数成分であり、
前記参照信号生成部は、前記特定の周波数成分の少なくとも一部を通過させ、
前記アナログデジタル変換器は、
前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、
前記比較結果が反転するまでの期間に亘って前記特定の周波数成分の信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタと
を備える請求項８記載の固体撮像素子。
【請求項１２】
前記フィルタ回路は、前記タイミング制御部と前記カウンタとの間に配置される請求項１１に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。詳しくは、クロック信号に同期してアナログ信号をデジタル信号に変換する固体撮像素子、撮像装置、および、固体撮像素子の制御方法に関する。
【背景技術】
【０００２】
従来より、撮像装置などにおいてアナログ信号をＡＤ（Analog to Digital）変換するために、その構造が簡易なことからシングルスロープ型のＡＤＣ（Analog to Digital Converter）が広く用いられている。シングルスロープ型のＡＤＣには、一般に、参照信号およびアナログ信号を比較する比較器と、比較結果が反転するまでの間に亘って計数を行うカウンタとが設けられる。例えば、カラムごとにシングルスロープ型のＡＤＣを配置し、それらのＡＤＣへ参照信号を供給するＤＡＣ（Digital to Analog Converter）を設けた固体撮像素子が提案されている（例えば、特許文献１参照。）。この固体撮像素子において、ＤＡＣと、ＡＤＣ内のカウンタとは、同一のクロック信号に同期して動作する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１２６０１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の従来技術では、固体撮像素子は、カラムごとに配置したＡＤＣにより、行単位でアナログ信号をＡＤ変換することができる。しかしながら、ＤＡＣやカウンタを動作させるクロック信号にジッタが生じると、そのジッタに起因してＡＤ変換後のデジタル信号にノイズ（横引きノイズなど）が生じ、それらのデジタル信号からなる画像データの画質が低下するおそれがある。クロック信号の供給源のＰＬＬ（Phase Locked Loop）などに、ジッタを低減するための回路や素子を追加すれば、ジッタによるノイズを抑制することができるが、ＰＬＬの回路面積や消費電力が増大するため、好ましくない。このように、上述の固体撮像素子では、ジッタによるノイズの低減が困難であるという問題がある。
【０００５】
本技術はこのような状況に鑑みて生み出されたものであり、シングルスロープ型のＡＤＣを配置した固体撮像素子において、ジッタによるノイズを低減することを目的とする。
【課題を解決するための手段】
【０００６】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、所定のクロック信号に同期して所定の参照信号を生成する参照信号生成部と、上記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、上記特定の周波数成分および上記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器とを具備する固体撮像素子、および、その制御方法である。これにより、ジッタのうち特定の周波数成分と参照信号とにより、アナログ信号がデジタル信号に変換されるという作用をもたらす。
【０００７】
また、この第１の側面において、上記特定の周波数成分は、上記クロック信号のうち所定の上限周波数を超える高周波数成分であり、上記参照信号生成部は、上記ジッタのうち所定の下限周波数に満たない低周波数成分を通過させ、上記アナログデジタル変換器は、上記高周波数成分を加算した上記参照信号と上記アナログ信号とを比較して比較結果を出力する比較器と、上記比較結果が反転するまでの期間に亘って上記クロック信号に同期して計数値を計数して当該計数値を上記デジタル信号として出力するカウンタとを備えてもよい。これにより、高周波数成分が加算された参照信号によりアナログ信号がデジタル信号に加算されるという作用をもたらす。
【０００８】
また、この第１の側面において、上記フィルタ回路は、上記クロック信号のエッジを検出して検出信号として出力するエッジ検出回路と、上記検出信号に同期してハイレベルとローレベルとを交互に出力するトグル回路とを備えもよい。これにより、エッジ検出回路をエッジの高周波数成分が通過するという作用をもたらす。
【０００９】
また、この第１の側面において、上記クロック信号に同期してキャパシタを充放電するスイッチトキャパシタ回路と、上記キャパシタに直列に接続された抵抗と、上記抵抗を介して入力された信号に同期してハイレベルとローレベルとを交互に出力するトグル回路と、上記抵抗と上記トグル回路との間の経路を上記クロック信号に同期して開閉するスイッチとを備えてもよい。これにより、スイッチトキャパシタレジスタ回路をエッジの高周波数成分が通過するという作用をもたらす。
【００１０】
また、この第１の側面において、上記特定の周波数成分は、上記クロック信号のうち所定の下限周波数に満たない低周波数成分であり、上記参照信号生成部は、上記特定の周波数成分の少なくとも一部を通過させ、上記アナログデジタル変換器は、上記参照信号と上記アナログ信号とを比較して比較結果を出力する比較器と、上記比較結果が反転するまでの期間に亘って上記特定の周波数成分の信号に同期して計数値を計数して当該計数値を上記デジタル信号として出力するカウンタとを備えてもよい。これにより、低周波数成分の信号に同期して、アナログ信号がデジタル信号に変換されるという作用をもたらす。
【００１１】
また、本技術の第２の側面は、所定のクロック信号に同期して所定の参照信号を生成する参照信号生成部と、上記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、上記特定の周波数成分および上記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器と上記デジタル信号に対して所定の信号処理を行う信号処理部とを具備する撮像装置である。これにより、ジッタのうち特定の周波数成分と参照信号とにより、アナログ信号がデジタル信号に変換され、信号処理が行われるという作用をもたらす。
【００１２】
また、本技術の第３の側面は、所定のクロック信号を出力するタイミング制御部と、上記クロック信号に同期して所定の参照信号を生成する参照信号生成部と、上記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、上記特定の周波数成分および上記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器とを具備する固体撮像素子である。これにより、ジッタのうち特定の周波数成分と参照信号とにより、アナログ信号がデジタル信号に変換されるという作用をもたらす。
【００１３】
また、この第３の側面において、上記特定の周波数成分は、上記クロック信号のうち所定の上限周波数を超える高周波数成分であり、上記参照信号生成部は、上記ジッタのうち所定の下限周波数に満たない低周波数成分を通過させ、上記アナログデジタル変換器は、上記高周波数成分を加算した上記参照信号と上記アナログ信号とを比較して比較結果を出力する比較器と、上記比較結果が反転するまでの期間に亘って上記クロック信号に同期して計数値を計数して当該計数値を上記デジタル信号として出力するカウンタとを備えてもよい。これにより、高周波数成分が加算された参照信号によりアナログ信号がデジタル信号に加算されるという作用をもたらす。
【００１４】
また、この第３の側面において、上記フィルタ回路は、上記タイミング制御部と上記比較器との間に配置されてもよい。これにより、タイミング制御部と比較器との間でフィルタリングが行われるという作用をもたらす。
【００１５】
また、この第３の側面において、上記特定の周波数成分は、上記クロック信号のうち所定の下限周波数に満たない低周波数成分であり、上記参照信号生成部は、上記特定の周波数成分の少なくとも一部を通過させ、上記アナログデジタル変換器は、上記参照信号と上記アナログ信号とを比較して比較結果を出力する比較器と、上記比較結果が反転するまでの期間に亘って上記特定の周波数成分の信号に同期して計数値を計数して当該計数値を上記デジタル信号として出力するカウンタとを備えてもよい。これにより、低周波数成分の信号に同期して、アナログ信号がデジタル信号に変換されるという作用をもたらす。
【００１６】
また、この第３の側面において、上記フィルタ回路は、上記タイミング制御部と上記カウンタとの間に配置されてもよい。これにより、タイミング制御部と比較器との間でフィルタリングが行われるという作用をもたらす。
【図面の簡単な説明】
【００１７】
【図１】本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。
【図２】本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。
【図３】本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。
【図４】本技術の第１の実施の形態におけるアナログデジタル変換部の一構成例を示すブロック図である。
【図５】本技術の第１の実施の形態における参照信号供給部の一構成例を示すブロック図である。
【図６】本技術の第１の実施の形態におけるＤＡＣの一構成例を示すブロック図である。
【図７】本技術の第１の実施の形態におけるＤＡＣの等価回路の一例である。
【図８】本技術の第１の実施の形態におけるフィルタ回路の一構成例を示す回路図である。
【図９】本技術の第１の実施の形態における比較器の一構成例を示す回路図である。
【図１０】本技術の第１の実施の形態におけるインパルスＤＡＣの特性を説明するための図である。
【図１１】本技術の第１の実施の形態におけるクロック信号および検出信号の波形の一例を示すグラフである。
【図１２】本技術の第１の実施の形態における参照信号供給部の特性を説明するための図である。
【図１３】本技術の第１の実施の形態における参照信号供給部の特性を示す図の拡大図である。
【図１４】本技術の第１の実施の形態と比較例とにおけるアナログデジタル変換部の一構成例を示すブロック図である。
【図１５】本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。
【図１６】本技術の第２の実施の形態におけるフィルタ回路の一構成例を示す回路図である。
【図１７】本技術の第２の実施の形態におけるスイッチトキャパシタレジスタ回路の一構成例を示す回路図である。
【図１８】本技術の第２の実施の形態におけるクロック信号および電流信号の波形の一例を示すグラフである。
【図１９】本技術の第３の実施の形態におけるアナログデジタル変換部の一構成例を示すブロック図である。
【図２０】車両制御システムの概略的な構成例を示すブロック図である。
【図２１】撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１８】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（高周波数成分を通過させるフィルタ回路を設けた例）
２．第２の実施の形態（スイッチトキャパシタレジスタ回路を用いて高周波数成分を通過させるフィルタ回路を設けた例）
３．第３の実施の形態（低周波数成分を通過させるフィルタ回路を設けた例）
４．移動体への応用例
【００１９】
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、画像データを撮像するための装置であり、光学部１１０、固体撮像素子２００およびＤＳＰ（Digital Signal Processing）回路１２０を備える。さらに撮像装置１００は、表示部１３０、操作部１４０、バス１５０、フレームメモリ１６０、記憶部１７０および電源部１８０を備える。撮像装置１００としては、例えば、デジタルスチルカメラなどのデジタルカメラの他、撮像機能を持つスマートフォンやパーソナルコンピュータ、車載カメラ等が想定される。
【００２０】
光学部１１０は、被写体からの光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、垂直同期信号ＶＳＹＮＣに同期して、光電変換により画像データを生成するものである。ここで、垂直同期信号ＶＳＹＮＣは、撮像のタイミングを示す所定周波数の周期信号である。固体撮像素子２００は、生成した画像データをＤＳＰ回路１２０に信号線２０９を介して供給する。
【００２１】
ＤＳＰ回路１２０は、固体撮像素子２００からの画像データに対して所定の画像処理を実行するものである。このＤＳＰ回路１２０は、処理後の画像データをバス１５０を介してフレームメモリ１６０などに出力する。
【００２２】
表示部１３０は、画像データを表示するものである。表示部１３０としては、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネルが想定される。操作部１４０は、ユーザの操作に従って操作信号を生成するものである。
【００２３】
バス１５０は、光学部１１０、固体撮像素子２００、ＤＳＰ回路１２０、表示部１３０、操作部１４０、フレームメモリ１６０、記憶部１７０および電源部１８０が互いにデータをやりとりするための共通の経路である。
【００２４】
フレームメモリ１６０は、画像データを保持するものである。記憶部１７０は、画像データなどの様々なデータを記憶するものである。電源部１８０は、固体撮像素子２００、ＤＳＰ回路１２０や表示部１３０などに電源を供給するものである。
【００２５】
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、回路チップ２０２と、その回路チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ−Ｃｕ接合やバンプにより接続することもできる。
【００２６】
図３は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、行走査回路２１０、画素アレイ部２２０、タイミング制御部２４０、定電流源回路２５０、アナログデジタル変換部３００、水平転送走査部２６０および信号処理部２７０を備える。
【００２７】
例えば、画素アレイ部２２０は、受光チップ２０１に配置され、それ以外の回路（行走査回路２１０など）は、回路チップ２０２に配置される。なお、受光チップ２０１および回路チップ２０２のそれぞれに配置する回路は、この構成に限定されない。例えば、アナログデジタル変換部３００内の比較器までを受光チップ２０１に配置し、その後段を回路チップ２０２に配置することもできる。
【００２８】
画素アレイ部２２０には、複数の画素２３０が二次元格子状に配列される。画素２３０は、光電変換により、アナログの画素信号を生成し、アナログデジタル変換部３００に供給するものである。以下、水平方向に配列された画素２３０の集合を「行」と称し、行に垂直な方向に配列された画素２３０の集合を「列」と称する。
【００２９】
行走査回路２１０は、行を順に選択して駆動し、画素信号を出力させるものである。
【００３０】
タイミング制御部２４０は、垂直同期信号ＶＳＹＮＣに同期して行走査回路２１０、アナログデジタル変換部３００および水平転送走査部２６０のそれぞれの動作タイミングを制御するものである。
【００３１】
定電流源回路２５０には、列ごとに定電流源が配置される。それぞれの定電流源は、対応する列の垂直信号線に接続される。
【００３２】
アナログデジタル変換部３００は、列ごとに、その列の画素信号をデジタル信号に変換するものである。このアナログデジタル変換部３００は、列ごとのデジタル信号を信号処理部２７０に出力する。
【００３３】
水平転送走査部２６０は、アナログデジタル変換部３００を制御して行内の画素信号を順に出力させるものである。
【００３４】
信号処理部２７０は、デジタル信号に対して、暗電流補正やデモザイク処理などの所定の信号処理を行うものである。この信号処理部２７０は、処理後の信号からなる画像データを信号線２０９を介してＤＳＰ回路１２０に供給する。
【００３５】
［アナログデジタル変換部の構成例］
図４は、本技術の第１の実施の形態におけるアナログデジタル変換部３００の一構成例を示すブロック図である。このアナログデジタル変換部３００には、参照信号供給部３４０と、複数の比較器３１０と、複数のカウンタ３２０と、複数のラッチ３３０とが配置される。
【００３６】
比較器３１０、カウンタ３２０およびラッチ３３０は、列ごとに設けられる。列数をＮ（Ｎは、整数）とすると、比較器３１０、カウンタ３２０およびラッチ３３０は、Ｎ個ずつ設けられる。
【００３７】
参照信号供給部３４０は、タイミング制御部２４０からのクロック信号ＡＤＣＫに同期して参照信号ＲＭＰを生成し、比較器３１０のそれぞれに供給するものである。このクロック信号ＡＤＣＫは、例えば、ＰＬＬを用いて垂直同期信号ＶＳＹＮＣの周波数を逓倍することにより生成される。また、参照信号供給部３４０には、参照信号ＲＭＰの波形や生成タイミングを制御するためのＤＡＣ制御信号が入力される。ＤＡＣ制御信号は、例えば、タイミング制御部２４０により生成される。
【００３８】
比較器３１０は、参照信号ＲＭＰと対応する列からの画素信号Ｖｓｉｇとを比較するものである。この比較器３１０は、比較結果ＣＯＭＰをカウンタ３２０に供給する。
【００３９】
カウンタ３２０は、比較結果ＣＯＭＰが反転するまでの期間に亘って計数値を計数するものである。このカウンタ３２０は、計数値を示すデジタル信号をラッチ３３０に出力し、保持させる。また、カウンタ３２０には、計数動作を制御するためのカウンタ制御信号が入力される。
【００４０】
ラッチ３３０は、対応する列のデジタル信号を保持するものである。このラッチ３３０は、水平転送走査部２６０の制御に従ってデジタル信号を信号処理部２７０に出力する。
【００４１】
上述の比較器３１０およびカウンタ３２０により、アナログの画素信号がデジタル信号に変換される。すなわち、比較器３１０およびカウンタ３２０は、ＡＤＣとして機能する。このように比較器およびカウンタからなる簡易な構成のＡＤＣは、シングルスロープ型のＡＤＣと呼ばれる。
【００４２】
また、アナログデジタル変換部３００は、ＡＤ変換の他、リセットレベルと信号レベルとの差分を求めるＣＤＳ（Correlated Double Sampling）処理を列ごとに行う。ここで、リセットレベルは、画素２３０の初期化時の画素信号のレベルであり、信号レベルは、露光終了時の画素信号のレベルである。例えば、リセットレベルの変換時にカウンタ３２０がダウンカウントおよびアップカウントの一方を行い、信号レベルの変換時にカウンタ３２０がダウンカウントおよびアップカウントの他方を行うことにより、ＣＤＳ処理が実現される。なお、カウンタ３２０がアップカウントのみを行う構成とし、その後段にＣＤＳ処理を行う回路を追加することもできる。
【００４３】
［参照信号供給部の構成例］
図５は、本技術の第１の実施の形態における参照信号供給部３４０の一構成例を示すブロック図である。この参照信号供給部３４０には、ＤＡＣ３５０、フィルタ回路３６０および抵抗３４１が配置される。
【００４４】
ＤＡＣ３５０は、ＤＡＣ制御信号に従って、クロック信号ＡＤＣＫに同期して所定の電流信号を参照信号ＤＡＣＯＵＴとして生成するものである。参照信号ＤＡＣＯＵＴとして、例えば、のこぎり波状のランプ信号が生成される。
【００４５】
フィルタ回路３６０は、クロック信号ＡＤＣＫのジッタのうち特定の周波数成分を通過させるものである。このフィルタ回路３６０は、その周波数成分を含む固定幅パルス信号ＦＷＰ（Fixed Width Pulse）を生成する。
【００４６】
抵抗３４１は、参照信号ＤＡＣＯＵＴ（電流信号）に固定幅パルス信号ＦＷＰをアナログ加算した信号を電圧信号に変換するものである。この電圧信号は、参照信号ＲＭＰとして比較器３１０に供給される。
【００４７】
［ＤＡＣの構成例］
図６は、本技術の第１の実施の形態におけるＤＡＣ３５０の一構成例を示すブロック図である。このＤＡＣ３５０には、カウンタ３５１と、Ｍ（Ｍは、２以上の整数）個のトグル回路３５２と、キャパシタ３５６とが設けられる。トグル回路３５２のそれぞれは、電流源３５３とスイッチ３５４および３５５とを備える。
【００４８】
カウンタ３５１は、クロック信号ＡＤＣＫに同期して計数値を計数するものである。このカウンタ３５１は、その計数値をデコードしてＭビットの信号を生成する。例えば、計数値は、その値が大きいほど、論理値「１」のビット数の多い信号にデコードされる。これらのＭビットのうちｍ（ｍは、０乃至Ｍ−１の整数）ビット目は、ｍ個目のトグル回路３５２に入力される。
【００４９】
例えば、初期状態においてＭビットの全てが論理値「０」に設定される。計数値が１０進数で「１」である場合に、０ビット目のみに論理値「１」が設定され、計数値が１０進数で「２」である場合に、０ビット目および１ビット目に論理値「１」が設定される。以下、計数値が大きいほど、論理値「１」のビット数が多くなる。
【００５０】
また、ＤＡＣ制御信号に従ってカウンタ３５１は、Ｍビットの初期化処理と、計数処理とのいずれかを行う。
【００５１】
トグル回路３５２は、カウンタ３５１からのビットに応じてハイレベルの電流とローレベルの電流とを交互に出力するものである。このトグル回路３５２内において、電流源３５３は、一定の電流を供給する。スイッチ３５４は、カウンタ３５１からのビットに応じて、電流源３５３と接地端子との間の経路を開閉するものである。スイッチ３５５は、カウンタ３５１からのビットに応じて、電流源３５３とＤＡＣ３５０の出力端子との間の経路を開閉するものである。
【００５２】
また、対応するビットにより、スイッチ３５４および３５５の一方が開状態に移行し、他方が閉状態に移行する。例えば、論理値「０」のビットが入力されるとスイッチ３５４が閉状態に移行し、スイッチ３５５は開状態に移行する。一方、論理値「１」のビットが入力されるとスイッチ３５４が開状態に移行し、スイッチ３５５は閉状態に移行する。
【００５３】
キャパシタ３５６は、ＤＡＣ３５０の出力端子と接地端子との間に挿入される。
【００５４】
上述の構成により、リセットレベルの変換時にカウンタ３５１が計数を行い、その計数値が大きくなるほど、Ｍ個のトグル回路３５２からの出力電流の和が増大する。そして、リセットレベルの変換終了時にカウンタ３５１はＭビットの初期化を行う。信号レベルの変換時にも同様の処理が行われる。これにより、のこぎり波状の参照信号ＤＡＣＯＵＴが生成される。
【００５５】
なお、ＤＡＣ３５０内の回路は、のこぎり波状の参照信号ＲＭＰを生成することができるものであれば、同図に例示した回路に限定されない。
【００５６】
図７は、本技術の第１の実施の形態におけるＤＡＣ３５０の等価回路の一例である。Ｍ個のトグル回路３５２は、同図に例示するように可変電流源３５７および抵抗３５８に置き換えることができる。
【００５７】
可変電流源３５７は、カウンタ３５１の計数値に応じて電流量が変化する電流を生成するものである。抵抗３５８は、可変電流源３５７と、接地端子との間に挿入される。また、キャパシタ３５６は、可変電流源３５７および抵抗３５８の接続点と、接地端子との間に挿入される。また、可変電流源３５７および抵抗３５８の接続点からは、参照信号ＤＡＣＯＵＴが出力される。
【００５８】
抵抗３５８およびキャパシタ３５６により、ローパスフィルタが形成される。このローパスフィルタは、クロック信号ＡＤＣＫのジッタのうち所定の下限周波数に満たない低周波数成分を通過させる。
【００５９】
［フィルタ回路の構成例］
図８は、本技術の第１の実施の形態におけるフィルタ回路３６０の一構成例を示す回路図である。このフィルタ回路３６０は、エッジ検出回路３７０およびトグル回路３８０を備える。
【００６０】
エッジ検出回路３７０は、クロック信号ＡＤＣＫのエッジ（例えば、立上りエッジ）を検出し、検出信号として出力するものである。このエッジ検出回路３７０は、遅延回路３７１およびＡＮＤ（論理積）ゲート３７２を備える。
【００６１】
遅延回路３７１は、クロック信号ＡＤＣＫを一定に遅延時間に亘って遅延させるものである。この遅延回路３７１は、遅延させたクロック信号ＡＤＣＫを出力する。
【００６２】
ＡＮＤゲート３７２は、遅延前のクロック信号ＡＤＣＫと、遅延後のクロック信号ＡＤＣＫの反転値との論理積を検出信号としてトグル回路３８０に出力するものである。
【００６３】
上述の構成により、クロック信号ＡＤＣＫの立上りエッジが検出される。この立上りエッジの幅は、遅延回路３７１の遅延時間に該当する。
【００６４】
トグル回路３８０は、エッジ検出回路３７０からの検出信号に応じて、ハイレベルの電流とローレベルの電流とを交互に出力するものである。このトグル回路３８０は、電流源３８１と、スイッチ３８２および３８３とを備える。
【００６５】
電流源３８１は、一定の電流を供給する。スイッチ３８２は、エッジ検出回路３７０からの検出信号に応じて、電流源３８１と接地端子との間の経路を開閉するものである。スイッチ３８３は、エッジ検出回路３７０からの検出信号に応じて、電流源３８１とフィルタ回路３６０の出力端子との間の経路を開閉するものである。
【００６６】
上述の構成により、フィルタ回路３６０は、固定幅パルス信号ＦＷＰを生成する。また、フィルタ回路３６０は、クロック信号ＡＤＣＫのジッタのうち、所定の上限周波数を超える高周波数成分を通過させるハイパスフィルタとして機能する。ハイパスフィルタとして機能する原理の詳細については後述する。
【００６７】
なお、フィルタ回路３６０は、ハイパスフィルタとして機能するものであれば、同図に例示された回路に限定されない。
【００６８】
［比較器の構成例］
図９は、本技術の第１の実施の形態における比較器３１０の一構成例を示す回路図である。この比較器３１０は、ｐＭＯＳ（p-channel Metal Oxide Semiconductor）３１１および３１２と、ｎＭＯＳ（n-channel MOS）３１３および３１５と、抵抗３１４および電流源３１６とを備える。また、比較器３１０は、抵抗３１７およびキャパシタ３１８をさらに備える。
【００６９】
ｐＭＯＳトランジスタ３１１および３１２は、電源端子に並列に接続される。また、ｐＭＯＳトランジスタ３１１のゲートは、自身のドレインと、ｐＭＯＳトランジスタ３１２のゲートとに接続される。
【００７０】
ｎＭＯＳトランジスタ３１３は、ｐＭＯＳトランジスタ３１１と電流源３１６との間に挿入される。また、ｎＭＯＳトランジスタ３１３のゲートには、参照信号供給部３４０からの参照信号ＲＭＰが入力される。
【００７１】
ｎＭＯＳトランジスタ３１５は、ｐＭＯＳトランジスタ３１２と電流源３１６との間に挿入される。また、ｎＭＯＳトランジスタ３１５のゲートには、画素２３０からの画素信号Ｖｓｉｇが入力される。また、ｐＭＯＳトランジスタ３１２およびｎＭＯＳトランジスタ３１５の接続点は、比較器３１０の出力端子に接続される。
【００７２】
抵抗３１４の両端は、ｎＭＯＳトランジスタ３１５のソースおよびドレインに接続される。
【００７３】
電流源３１６は、ｎＭＯＳトランジスタ３１３および３１５のコモンノードと、接地端子との間に挿入される。
【００７４】
抵抗３１７およびキャパシタ３１８は、ｐＭＯＳトランジスタ３１２およびｎＭＯＳトランジスタ３１５の接続点と電源端子との間において並列に接続される。
【００７５】
上述の構成により、比較器３１０は、参照信号ＲＭＰと画素信号Ｖｓｉｇとを比較し、その比較結果ＣＯＭＰを出力する。また、抵抗３１７およびキャパシタ３１８によりローパスフィルタが形成される。このローパスフィルタは、クロック信号ＡＤＣＫのジッタのうち低周波数成分を通過させる。
【００７６】
ここで、前述したフィルタ回路３６０がハイパスフィルタとして機能する理由について考える。一般にジッタは、ＰＷＭ（Pulse Width Modulation）成分とＰＤＭ（Pulse Delay Modulation）成分とに分けることができる。これらのうちＰＤＭ成分は、ジッタをハイパスフィルタに通過させて得られた高周波数成分となることが知られている。その導出過程は、「O. Oliaei, "State-Space Analysis of Clock Jitter in CT Oversampling Data Converters" IEEE TCASII, vol. 50, no. 1, pp. 31-37, Jan. 2003」に記載されている。また、「M. Anderson, L. Sundstrom, "DT Modeling of Clock Phase-Noise Effects in LP CT ΔΣ ADCs with RZ Feedback" IEEE TCASII, Vol. 56, No. 7, Jul 2009, pp. 530-534.」にも記載されている。
【００７７】
ＰＤＭ成分が高周波数成分となることのみを単純に理解するためには、インパルスを出力するような仮想的なＤＡＣであるインパルスＤＡＣを考えてみるのが分かりやすい。
【００７８】
図１０は、本技術の第１の実施の形態におけるインパルスＤＡＣの特性を説明するための図である。同図におけるａは、インパルスＤＡＣが出力する参照信号ＤＡＣＯＵＴの波形の一例を示すグラフである。同図におけるｂは、ジッタによる参照信号ＤＡＣＯＵＴの波形の一例を示すグラフである。同図におけるｃは、ジッタによる参照信号ＤＡＣＯＵＴの時間積分の一例を示すグラフである。同図におけるｄは、ジッタによる参照信号ＤＡＣＯＵＴの時間積分のスペクトラムの一例を示すグラフである。同図におけるｅは、ジッタによるスペクトラムの時間微分の一例を示すグラフである。
【００７９】
また、同図におけるａの縦軸は、参照信号ＤＡＣＯＵＴのレベルを示し、横軸は時間を示す。同図におけるｂの縦軸は、ジッタによる参照信号ＤＡＣＯＵＴのレベルを示し、横軸は時間を示す。同図におけるｃの縦軸は、時間積分の値を示し、横軸は時間を示す。同図におけるｄの縦軸は、スペクトラムの値を示し、横軸は周波数を示す。同図におけるｅの縦軸は、時間微分の値を示し、横軸は周波数を示す。
【００８０】
同図におけるａに例示するように、このようなインパルスＤＡＣにおいて、ジッタが無い理想的な出力波形（斜線部分）とジッタが存在する場合の出力波形（白抜き部分）とを考える。ジッタが存在する場合の出力波形は、理想的な出力波形をジッタ分だけ時間軸に沿って平行移動させたものである。
【００８１】
次に、同図におけるｂに例示するように、ジッタにより加えられたインパルスＤＡＣの出力成分を考える。これは、先ほどのジッタ存在時の出力波形から、理想波形を差し引けばよい。
【００８２】
このままでは、取り扱いが面倒なので、次に同図におけるｃに例示するように、同図におけるｂの波形を時間積分した波形を考える。この波形は、パルス幅がジッタ値のＲＺ（Return to Zero）−ＤＡＣの出力波形となっており、いうなれば時間軸信号としてのジッタを電圧あるいは電流信号に、そのまま変換した波形となっている。故に、この波形のスペクトラムは、ジッタそのもののスペクトラムと同一となる。
【００８３】
仮にジッタがホワイトノイズであれば、この波形のスペクトラムも同図におけるｄに例示するようにホワイトノイズのものとなる。
【００８４】
先ほどの時間積分を元に戻すため、これを一次微分したものが、ジッタによるインパルスＤＡＣの出力成分（同図におけるｂ）のスペクトラムである。ホワイトなジッタを考えると、同図におけるｅに例示するように、これは、一次ハイパスフィルタを通過した高周波数成分のスペクトラムとなる。同図におけるａ乃至ｅを用いて説明したように、ジッタのＰＤＭ成分が、ハイパスフィルタにより得られたジッタの高周波数成分となっている。
【００８５】
ＣＴ（Continuous-Time）−デルタシグマＡＤＣにおいては、ジッタによるＰＷＭ成分を抑えてＰＤＭ成分のみとするために、後述するＳＣＲ（Switched Capacitor Resistor）−ＤＡＣを用いる方法が知られている。しかしながら、この方法では、特性バラつきも大きく、ジッタキャンセルに用いるという目的から考えると、電流ステアリング構成であるＤＡＣ３５０との相性は決して良いものでは無い。
【００８６】
そこで、ＰＤＭ成分を実現したいという原理理解に立ち返ると、ＳＣＲ−ＤＡＣは唯一の解ではなく、かつ、必ずしも最も自然な発想ではないように思われる。寧ろ、固定遅延を生成する遅延回路３７１を用いたエッジ検出回路３７０を用いることが最も単純なＰＤＭの実現方法と思い至る。なお、現実的に、この遅延回路３７１によるジッタは、クロック信号ＡＤＣＫのジッタに対して十分に小さくすることができるものとする。
【００８７】
図１１は、技術の第１の実施の形態におけるクロック信号および検出信号の波形の一例を示すグラフである。同図におけるａは、クロック信号ＡＤＣＫの波形の一例を示すグラフである。同図におけるｂは、エッジ検出回路３７０の検出信号の波形の一例を示すグラフである。
【００８８】
同図におけるｂに例示するように、同図におけるａのクロック信号ＡＤＣＫの立上りエッジが検出信号として検出される。このエッジの幅は、遅延回路３７１の遅延時間に該当する。
【００８９】
先ほどのインパルスＤＡＣと同様の考察を、エッジ検出回路３７０を用いた参照信号供給部３４０について行う。
【００９０】
図１２は、本技術の第１の実施の形態における参照信号供給部３４０の特性を説明するための図である。同図におけるａは、参照信号供給部３４０が出力する参照信号ＲＭＰの波形の一例を示すグラフである。同図におけるｂは、ジッタによる参照信号ＲＭＰの波形の一例を示すグラフである。同図におけるｃは、ジッタによる参照信号ＲＭＰの時間積分の一例を示すグラフである。同図におけるｄは、ジッタによる参照信号ＲＭＰの時間積分のスペクトラムの一例を示すグラフである。同図におけるｅは、ジッタによるスペクトラムの時間微分の一例を示すグラフである。
【００９１】
ジッタによって加えられた参照信号供給部３４０の出力成分の時間積分（同図におけるｃ）が、何故、インパルスＤＡＣの場合と同様にジッタと同じスペクトラムとなるかについて捕捉する。
【００９２】
図１３は、本技術の第１の実施の形態における参照信号供給部３４０の特性を示す図の拡大図である。図１３におけるａは、図１２におけるａの１つのパルスの拡大図である。図１３におけるｂは、図１２におけるｂの１パルスに関する波形の拡大図である。図１３におけるｃは、図１２におけるｃの１パルスに関する波形の拡大図である。図１３におけるｄは、図１０におけるｃの１パルスに関する波形の拡大図である。
【００９３】
固定幅パルス信号ＦＷＰのパルス幅をｄＴ、ジッタ量をｔＰＤＭとし、１つのパルスに対して、ジッタによって加えられた参照信号供給部３４０の出力成分の時間積分を考えてみる。図１３におけるｃに例示するように、その時間積分は、振幅もパルス幅もジッタ量に依存した台形波形となっており、その面積Ａは、次の式により表される。
Ａ＝０．５×Ｉ×ｔＰＤＭ２＋Ｉ×ｔＰＤＭ×（ｄＴ−ｔＰＤＭ）
＋０．５×Ｉ×ｔＰＤＭ２
＝Ｉ×ｔＰＤＭ×ｄＴ
上式において、Ｉは、参照信号ＲＭＰのレベルを示し、単位は、例えば、アンペア（Ａ）である。また、パルス幅ｄＴおよびジッタ量ｔＰＤＭの単位は、例えば、秒（ｓ）である。
【００９４】
上式より、面積Ａは、ジッタ量に正比例している。つまり、それは、振幅のみがジッタ量に正比例したパルスで近似することができる。このことから、インパルスＤＡＣの場合と同様に、ジッタによって加えられた参照信号供給部３４０の出力成分の時間積分のスペクトラムが、ジッタと同一のスぺクトラムになることが分かる。
【００９５】
このように、固定幅パルス信号ＦＷＰを用いる参照信号供給部３４０は、ＦＷＰ  ＲＺ−ＤＡＣとも呼ばれる。このＦＷＰ  ＲＺ−ＤＡＣは、後述するＳＣＲ−ＤＡＣと比較して、ジッタキャンセルに活用するのに非常に適していると考えられる。図６に例示したＤＡＣ３５０内の電流ステアリング構成をそのまま利用することができるためである。
【００９６】
また、ＣＴ−デルタシグマＡＤＣでは、何故、ＦＷＰ  ＲＺ−ＤＡＣの手法がそれほど有効ではないかを考えることで、ジッタキャンセルへの適用との違いについて考察する。それは、一言に圧縮するならば、ＣＴ−デルタシグマＡＤＣの場合のように文字通りのＤＡＣとして用いるか、それともジッタキャンセル用途のように入力データの存在しないトグル回路として用いるかの違いである。
【００９７】
ＤＡＣとして用いる場合、当然ながらまず重要となるのは、ジッタの伝達特性よりも入力データの伝達特性である。ＦＷＰ  ＲＺ−ＤＡＣにおいて、このゲインは、パルス幅ｄＴに比例するが、パルス幅ｄＴは、ロジックゲートで構成されるために精度よく設定することも困難である。また、そのＰＶＴ（Process, supply Voltage, and Temperature）特性はとても大きくなる。これらの解決には、例えば、ＤＬＬ（Delay-Locked Loop）追加のような大きな改修が必要となってしまう。また、大きな遅延時間を実現するには一般に長いロジックゲート列を必要とするためにそれ自体がジッタ源となり易い。ではその対策として遅延時間を小さくとどめようとすると、ゲインを同一にするためにその分、ＤＡＣの出力電流値Ｉを大きくするしかない。出力電流値Ｉを大きくする際は、ＣＴ−デルタシグマＡＤＣのループフィルタのアンプに大きなスルー／ＢＷ（Band Width）特性を要求してしまう。
【００９８】
それに対してジッタキャンセルへ適用する場合、入力データは存在せず、フィルタ回路３６０は、単純なトグル動作のみを行う。よって、上記のデータに対応する出力信号は単純なオフセットとなり、ＣＤＳ処理によって除去される。この場合に最も大事なのは、ジッタの伝達関数であり、これまで見て来た様にそれはパルス幅には依存しない。従ってパルス幅は精度良く設定される必要もなく、ＰＶＴ依存性を抑える必要も、大きな値とする必要もあまりないと考えられる。このように、ＣＴ−デルタシグマＡＤＣに適用した場合の課題が大幅に緩和されていると理解できる。
【００９９】
図１４は、本技術の第１の実施の形態と比較例とにおけるアナログデジタル変換部の一構成例を示すブロック図である。同図におけるａは、第１の実施の形態のアナログデジタル変換部３００の一構成例を示すブロック図である。同図におけるｂは、フィルタ回路３６０を設けていない比較例のアナログデジタル変換部の一構成例を示すブロック図である。比較器３１０およびカウンタ３２０からなる回路は、アナログデジタル変換器３０５を構成する。
【０１００】
同図におけるａに例示するように、ＤＡＣ３５０は、クロック信号ＡＤＣＫに同期して所定の参照信号ＤＡＣＯＵＴを生成する。また、ＤＡＣ３５０は、クロック信号ＡＤＣＫのジッタの低周波数成分を通過させる。なお、ＤＡＣ３５０は、特許請求の範囲に記載の参照信号生成部の一例である。
【０１０１】
また、フィルタ回路３６０は、クロック信号ＡＤＣＫのジッタのうち高周波数成分を通過させ、固定幅パルス信号ＦＷＰを出力する。
【０１０２】
アナログデジタル変換器３０５は、参照信号ＤＡＣＯＵＴおよび固定幅パルス信号ＦＷＰ（すなわち、高周波数成分）を用いて、アナログの画素信号Ｖｓｉｇをデジタル信号に変換する。
【０１０３】
アナログデジタル変換器３０５内の比較器３１０は、参照信号ＤＡＣＯＵＴに固定幅パルス信号ＦＷＰを加算した参照信号ＲＭＰと、画素信号Ｖｓｉｇとを比較し、比較結果ＣＯＭＰを出力する。また、比較器３１０は、クロック信号ＡＤＣＫのジッタの低周波数成分を通過させる。
【０１０４】
カウンタ３２０は、比較結果ＣＯＭＰが反転するまでの期間に亘ってクロック信号ＡＤＣＫに同期して計数値を計数して、その計数値をデジタル信号として出力する。このカウンタ３２０により、比較器３１０からの信号（すなわち、比較結果ＣＯＭＰ）のジッタと、比較器３１０等を介さないクロック信号ＡＤＣＫのジッタとが相殺される。
【０１０５】
ここで、タイミング制御部２４０からカウンタ３２０までの経路は２つあり、一方は、ＤＡＣ３５０、フィルタ回路３６０および比較器３１０を経由する経路であり、他方は、それらを経由しない経路である。前述したように、ＤＡＣ３５０および比較器３１０がローパスフィルタの特性を持ち、フィルタ回路３６０はハイパスフィルタの特性を持つため、前者の経路の伝達特性は、後者の経路と近くなる。これにより、カウンタ３２０におけるジッタの相殺が強化され、ジッタによるデジタル信号のノイズが低減する。
【０１０６】
一方、同図におけるｂに例示するように、フィルタ回路３６０を設けない場合、ＤＡＣ３５０および比較器３１０を経由する経路はローパスフィルタの特性を持つが、それらを経由しない経路は、その特性を持たない。このため、カウンタ３２０におけるジッタの相殺が不十分となり、例えば、ジッタの高周波数成分が除去されずに残ってしまう。したがって、比較例では、ジッタによるノイズが生じる。カラムごとにＡＤＣを配置する構成では、横引きノイズなどが発生する。
【０１０７】
ジッタの供給源のＰＬＬ自体のジッタを低減すれば、ジッタによるノイズを抑制することができるが、ＰＬＬに大きな容量などを追加する必要があり、ＰＬＬの回路面積や消費電力が増大するため、好ましくない。
【０１０８】
［固体撮像素子の動作例］
図１５は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、画像データを撮像するための所定のアプリケーションが実行されたときに開始される。
【０１０９】
固体撮像素子２００内の行走査回路２１０は、読み出す行を選択する（ステップＳ９０１）。また、参照信号供給部３４０は、参照信号ＲＭＰを供給する（ステップＳ９０２）。列ごとにアナログデジタル変換器３０５は、ＡＤ変換を行う（ステップＳ９０３）。行走査回路２１０は、全行のＡＤ変換を完了したか否かを判断する（ステップＳ９０４）。
【０１１０】
全行のＡＤ変換を完了していない場合に（ステップＳ９０４：Ｎｏ）、固体撮像素子２００は、ステップＳ９０１以降を繰り返し実行する。一方、全行のＡＤ変換を完了した場合に（ステップＳ９０４：Ｙｅｓ）、固体撮像素子２００は、画像データに対する画像処理などを実行して、画像データを撮像するための動作を終了する。複数枚の画像データを連続して撮像する際には、ステップＳ９０１乃至Ｓ９０４の処理が、垂直同期信号ＶＳＹＮＣに同期して繰り返し実行される。
【０１１１】
このように、本技術の第１の実施の形態によれば、クロック信号のジッタの低周波数成分を通過させるＤＡＣ３５０と、ジッタの高周波成分を通過させるフィルタ回路３６０とを設けたため、それらの成分を加算した参照信号ＲＭＰを供給することができる。これにより、ＤＡＣ３５０等を経由した参照信号ＲＭＰのジッタと、ＤＡＣ３５０等を経由しないクロック信号のジッタとがいずれも高周波数成分および低周波数成分を含むものとなり、カウンタ３２０は、それらを相殺することができる。したがってジッタによるノイズを低減することができる。
【０１１２】
また、ノイズを一定とした場合、フィルタ回路３６０の追加により、ジッタの許容量が大きくなるため、ＰＬＬ等の回路面積や消費電力を削減することができる。
【０１１３】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、エッジ検出回路３７０の追加によりハイパスフィルタを実現していたが、遅延時間を長くするほど、エッジ検出回路３７０内の遅延回路３７１を構成する素子数が多くなり、回路規模が増大する。この第２の実施の形態の固体撮像素子２００は、エッジ検出回路３７０の代わりにスイッチトキャパシタレジスタ回路を用いる点において第１の実施の形態と異なる。
【０１１４】
図１６は、本技術の第２の実施の形態におけるフィルタ回路３６０の一構成例を示す回路図である。この第２の実施の形態のフィルタ回路３６０は、エッジ検出回路３７０の代わりにスイッチトキャパシタレジスタ回路３９０を備える点において第１の実施の形態と異なる。このように、スイッチトキャパシタレジスタ回路３９０を配置した参照信号供給部３４０は、ＳＣＲ−ＤＡＣとも呼ばれる。
【０１１５】
図１７は、本技術の第２の実施の形態におけるスイッチトキャパシタレジスタ回路３９０の一構成例を示す回路図である。このスイッチトキャパシタレジスタ回路３９０は、スイッチトキャパシタ回路３９１と、抵抗３９５と、ｎＭＯＳトランジスタ３９６およびｐＭＯＳトランジスタ３９７とを備える。スイッチトキャパシタ回路３９１は、ｐＭＯＳトランジスタ３９２、キャパシタ３９３およびｎＭＯＳトランジスタ３９４を備える。
【０１１６】
ｐＭＯＳトランジスタ３９２およびｎＭＯＳトランジスタ３９４は、参照電圧＋Ｖｒｅｆの端子と、その反転値である−Ｖｒｅｆの端子との間において直列に接続される。また、ｐＭＯＳトランジスタ３９２およびｎＭＯＳトランジスタ３９４のゲートには、クロック信号ＡＤＣＫが入力される。
【０１１７】
キャパシタ３９３は、ｐＭＯＳトランジスタ３９２およびｎＭＯＳトランジスタ３９４の接続点と、コモン電圧ＶＣＭの端子との間に挿入される。
【０１１８】
ｎＭＯＳトランジスタ３９６およびｐＭＯＳトランジスタ３９７は、抵抗３９５と、トグル回路３８０との間において、並列に接続される。また、ｎＭＯＳトランジスタ３９６のゲートには、クロック信号ＡＤＣＫを反転した信号ｘＡＤＣＫが入力され、ｐＭＯＳトランジスタ３９７のゲートには、クロック信号ＡＤＣＫが入力される。
【０１１９】
また、抵抗３９５は、スイッチトキャパシタ回路３９１内のｎＭＯＳトランジスタ３９４およびｐＭＯＳトランジスタ３９２の接続点と、ｎＭＯＳトランジスタ３９６およびｐＭＯＳトランジスタ３９７の接続点との間に挿入される。
【０１２０】
上述の構成により、スイッチトキャパシタ回路３９１は、クロック信号ＡＤＣＫに同期して、キャパシタ３９３を充放電する。ｎＭＯＳトランジスタ３９６およびｐＭＯＳトランジスタ３９７からなるスイッチは、クロック信号ＡＤＣＫに同期して、抵抗３９５と、トグル回路３８０との間の経路を開閉する。スイッチトキャパシタレジスタ回路３９０からは、電流信号Ｉｏｕｔが出力される。
【０１２１】
同図に例示するように、スイッチトキャパシタレジスタ回路３９０では、遅延回路３７１が不要であるため、遅延回路３７１を設けたエッジ検出回路３７０を用いる場合と比較して、フィルタ回路３６０の回路規模を削減することができる。
【０１２２】
図１８は、本技術の第２の実施の形態におけるクロック信号および電流信号の波形の一例を示すグラフである。同図におけるａは、クロック信号ＡＤＣＫの波形の一例を示すグラフである。同図におけるｂは、電流信号Ｉｏｕｔの波形の一例を示すグラフである。
【０１２３】
同図におけるａの縦軸は、クロック信号ＡＤＣＫのレベルであり、横軸は時間である。同図におけるｂの縦軸は、電流信号Ｉｏｕｔのレベルであり、横軸は時間である。
【０１２４】
スイッチトキャパシタレジスタ回路３９０により、クロック信号ＡＤＣＫのＰＷＭ成分が抑制され、ＰＤＭ成分（高周波数成分）のみを得ることができる。
【０１２５】
このように、本技術の第２の実施の形態では、フィルタ回路３６０内に、エッジ検出回路３７０の代わりに、遅延回路の無いスイッチトキャパシタレジスタ回路３９０を設けたため、フィルタ回路３６０の回路規模を削減することができる。
【０１２６】
＜３．第３の実施の形態＞
上述の第１の実施の形態では、ジッタの高周波数成分を通過させるフィルタ回路３６０を追加してジッタによるノイズを低減していたが、ジッタの低周波数成分を通過させるフィルタ回路を用いることもできる。この第３の実施の形態の固体撮像素子２００は、ジッタの低周波数成分を通過させるフィルタ回路を追加した点において第１の実施の形態と異なる。
【０１２７】
図１９は、本技術の第３の実施の形態におけるアナログデジタル変換部３００の一構成例を示すブロック図である。この第３の実施の形態のアナログデジタル変換部３００は、フィルタ回路３６０の代わりに、フィルタ回路３６１を備える点において第１の実施の形態と異なる。
【０１２８】
フィルタ回路３６１は、クロック信号ＡＤＣＫのジッタの低周波数成分を通過させるものである。このフィルタ回路３６１として、例えば、ＤＬＬやＰＬＬが用いられる。フィルタ回路３６１は、低周波数成分の信号をカウンタ３２０に供給する。
【０１２９】
また、第３の実施の形態のカウンタ３２０は、フィルタ回路３６１からの信号に同期して計数値を計数する。
【０１３０】
タイミング制御部２４０からカウンタ３２０までの経路は２つあり、一方は、ＤＡＣ３５０および比較器３１０を経由する経路であり、他方はフィルタ回路３６１を経由する経路である。前述したように、ＤＡＣ３５０および比較器３１０がローパスフィルタの特性を持ち、フィルタ回路３６１もローパスフィルタの特性を持つため、前者の経路の伝達特性は、後者の経路と近くなる。これにより、カウンタ３２０におけるジッタの相殺が強化され、ジッタによるデジタル信号のノイズが低減する。
【０１３１】
このように、本技術の第３の実施の形態によれば、ＤＡＣ３５０およびフィルタ回路３６１のそれぞれがジッタの低周波数成分をカウンタ３２０に出力するため、カウンタ３２０は、それらの成分を相殺することができる。
【０１３２】
＜４．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１３３】
図２０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１３４】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
【０１３５】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１３６】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１３７】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１３８】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１３９】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１４０】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
【０１４１】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１４２】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１４３】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１４４】
図２１は、撮像部１２０３１の設置位置の例を示す図である。
【０１４５】
図２１では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０１４６】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１４７】
なお、図２１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０１４８】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１４９】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１５０】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１５１】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１５２】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ジッタによるノイズを低減し、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
【０１５３】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【０１５４】
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
【０１５５】
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
【０１５６】
なお、本技術は以下のような構成もとることができる。
（１）所定のクロック信号に同期して所定の参照信号を生成する参照信号生成部と、
前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、
前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器と
を具備する固体撮像素子。
（２）前記特定の周波数成分は、前記クロック信号のうち所定の上限周波数を超える高周波数成分であり、
前記参照信号生成部は、前記ジッタのうち所定の下限周波数に満たない低周波数成分を通過させ、
前記アナログデジタル変換器は、
前記高周波数成分を加算した前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、
前記比較結果が反転するまでの期間に亘って前記クロック信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタと
を備える請求項２記載の固体撮像素子。
（３）前記フィルタ回路は、
前記クロック信号のエッジを検出して検出信号として出力するエッジ検出回路と、
前記検出信号に同期してハイレベルとローレベルとを交互に出力するトグル回路と
を備える前記（２）記載の固体撮像素子。
（４）前記フィルタ回路は、
前記クロック信号に同期してキャパシタを充放電するスイッチトキャパシタ回路と、
前記キャパシタに直列に接続された抵抗と、
前記抵抗を介して入力された信号に同期してハイレベルとローレベルとを交互に出力するトグル回路と、
前記抵抗と前記トグル回路との間の経路を前記クロック信号に同期して開閉するスイッチと
を備える前記（２）記載の固体撮像素子。
（５）前記特定の周波数成分は、前記クロック信号のうち所定の下限周波数に満たない低周波数成分であり、
前記参照信号生成部は、前記特定の周波数成分の少なくとも一部を通過させ、
前記アナログデジタル変換器は、
前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、
前記比較結果が反転するまでの期間に亘って前記特定の周波数成分の信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタと
を備える前記（１）記載の固体撮像素子。
（６）所定のクロック信号に同期して所定の参照信号を生成する参照信号生成手順と、
前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタリング手順と、
前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換手順と
を具備する固体撮像素子の制御方法。
（７）所定のクロック信号に同期して所定の参照信号を生成する参照信号生成部と、
前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、
前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器と
前記デジタル信号に対して所定の信号処理を行う信号処理部と
を具備する撮像装置。
（８）所定のクロック信号を出力するタイミング制御部と、
前記クロック信号に同期して所定の参照信号を生成する参照信号生成部と、
前記クロック信号のジッタのうち特定の周波数成分を通過させるフィルタ回路と、
前記特定の周波数成分および前記参照信号を用いてアナログ信号をデジタル信号に変換するアナログデジタル変換器と、
を具備する固体撮像素子。
（９）前記特定の周波数成分は、前記クロック信号のうち所定の上限周波数を超える高周波数成分であり、
前記参照信号生成部は、前記ジッタのうち所定の下限周波数に満たない低周波数成分を通過させ、
前記アナログデジタル変換器は、
前記高周波数成分を加算した前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、
前記比較結果が反転するまでの期間に亘って前記クロック信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタと
を備える前記（８）記載の固体撮像素子。
（１０）前記フィルタ回路は、前記タイミング制御部と前記比較器との間に配置される前記（９）に記載の固体撮像素子。
（１１）前記特定の周波数成分は、前記クロック信号のうち所定の下限周波数に満たない低周波数成分であり、
前記参照信号生成部は、前記特定の周波数成分の少なくとも一部を通過させ、
前記アナログデジタル変換器は、
前記参照信号と前記アナログ信号とを比較して比較結果を出力する比較器と、
前記比較結果が反転するまでの期間に亘って前記特定の周波数成分の信号に同期して計数値を計数して当該計数値を前記デジタル信号として出力するカウンタと
を備える前記（８）記載の固体撮像素子。
（１２）前記フィルタ回路は、前記タイミング制御部と前記カウンタとの間に配置される前記（１１）に記載の固体撮像素子。
【符号の説明】
【０１５７】
１００  撮像装置
１１０  光学部
１２０  ＤＳＰ回路
１３０  表示部
１４０  操作部
１５０  バス
１６０  フレームメモリ
１７０  記憶部
１８０  電源部
２００  固体撮像素子
２０１  受光チップ
２０２  回路チップ
２１０  行走査回路
２２０  画素アレイ部
２３０  画素
２４０  タイミング制御部
２５０  定電流源回路
２６０  水平転送走査部
２７０  信号処理部
３００  アナログデジタル変換部
３０５  アナログデジタル変換器
３１０  比較器
３１１、３１２、３９２、３９７  ｐＭＯＳトランジスタ
３１３、３１５、３９４、３９６  ｎＭＯＳトランジスタ
３１４、３１７、３４１、３５８、３９５  抵抗
３１６、３５３、３８１  電流源
３１８、３５６、３９３  キャパシタ
３２０、３５１  カウンタ
３３０  ラッチ
３４０  参照信号供給部
３５０  ＤＡＣ
３５２、３８０  トグル回路
３５４、３５５、３８２、３８３  スイッチ
３５７  可変電流源
３６０、３６１  フィルタ回路
３７０  エッジ検出回路
３７１  遅延回路
３７２  ＡＮＤ（論理積）ゲート
３９０  スイッチトキャパシタレジスタ回路
３９１  スイッチトキャパシタ回路
１２０３１  撮像部
【図１】
2020127073.tif 000003
【図２】
2020127073.tif 000004
【図３】
2020127073.tif 000005
【図４】
2020127073.tif 000006
【図５】
2020127073.tif 000007
【図６】
2020127073.tif 000008
【図７】
2020127073.tif 000009
【図８】
2020127073.tif 000010
【図９】
2020127073.tif 000011
【図１０】
2020127073.tif 000012
【図１１】
2020127073.tif 000013
【図１２】
2020127073.tif 000014
【図１３】
2020127073.tif 000015
【図１４】
2020127073.tif 000016
【図１５】
2020127073.tif 000017
【図１６】
2020127073.tif 000018
【図１７】
2020127073.tif 000019
【図１８】
2020127073.tif 000020
【図１９】
2020127073.tif 000021
【図２０】
2020127073.tif 000022
【図２１】
2020127073.tif 000023