(57)【要約】【課題】ＰＤＥ（Photon Detection. Efficiency：）の保証範囲を広げることの可能な受光装置、ならびにそのような受光装置を備えた撮像装置および距離測定装置を提供する。【解決手段】本開示の一実施の形態に係る受光装置は、高電界領域および光電変換領域を含む受光素子が画素ごとに設けられた画素アレイを備えている。画素ごとに設けられた複数の受光素子には、高ＰＤＥの温度領域が互いに異なるとともに高ＰＤＥの温度領域の一部が互いに重なり合う複数種類の素子が含まれている。【選択図】図１
2020174149.tif 000002
【特許請求の範囲】
【請求項１】
高電界領域および光電変換領域を含む受光素子が画素ごとに設けられ、かつ前記画素ごとに設けられた複数の前記受光素子には高検出効率（Photon Detection. Efficiency：ＰＤＥ）の温度領域が互いに異なるとともに前記温度領域の一部が互いに重なり合う複数種類の素子が含まれる画素アレイを備えた
受光装置。
【請求項２】
複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
前記複数の第１受光素子は、第１半導体基板に形成され、
前記複数の第２受光素子は、前記第１半導体基板とは別体の第２半導体基板に形成されている
請求項１に記載の受光装置。
【請求項３】
複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
前記複数の第１受光素子および前記複数の第２受光素子は、共通の半導体基板に形成されている
請求項１に記載の受光装置。
【請求項４】
複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
前記複数の第１受光素子および前記複数の第２受光素子は、前記画素アレイにおいて交互に配置されている
請求項１に記載の受光装置。
【請求項５】
複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
各前記画素には、１つの前記第１受光素子および１つの前記第２受光素子がそれぞれ副画素として含まれている
請求項１に記載の受光装置。
【請求項６】
各前記受光素子に負バイアス電圧を印加する電源部を更に備えた
請求項１に記載の受光装置。
【請求項７】
前記画素アレイの温度を計る温度計と、
前記温度計の温度に応じて、前記第１受光素子および前記第２受光素子のいずれか一方にだけ前記負バイアスを印加するよう前記電源部を制御する制御部と
を更に備えた
請求項６に記載の受光装置。
【請求項８】
前記第１受光素子および前記第２受光素子から出力された信号に基づいて、前記第１受光素子および前記第２受光素子のいずれか一方にだけ前記負バイアスを印加するよう前記電源部を制御する制御部と
を更に備えた
請求項６に記載の受光装置。
【請求項９】
前記画素アレイの温度を計る温度計と、
前記温度計の温度に応じて、前記第１受光素子および前記第２受光素子の双方に前記負バイアスを印加するよう前記電源部を制御する制御部と
を更に備えた
請求項６に記載の受光装置。
【請求項１０】
前記第１受光素子および前記第２受光素子から出力された信号に基づいて、前記第１受光素子および前記第２受光素子の双方に前記負バイアスを印加するよう前記電源部を制御する制御部と
を更に備えた
請求項６に記載の受光装置。
【請求項１１】
前記第１受光素子および前記第２受光素子の双方に前記負バイアスが印加されているときに、前記第１受光素子から出力された信号と、前記第２受光素子から出力された信号とのブレンド比率を制御する出力制御部を更に備えた
請求項９に記載の受光装置。
【請求項１２】
前記第１受光素子および前記第２受光素子から出力された信号に基づいて、前記第１受光素子から出力された信号と、前記第２受光素子から出力された信号とのブレンド比率を制御する出力制御部を更に備えた
請求項１０に記載の受光装置。
【請求項１３】
前記電源部は、各前記受光素子に共通の負バイアス電圧を印加する
請求項６に記載の受光装置。
【請求項１４】
前記電源部は、各前記受光素子に、前記受光画素に応じた値の負バイアス電圧を印加する
請求項６に記載の受光装置。
【請求項１５】
高電界領域および光電変換領域を含む受光素子が画素ごとに設けられ、かつ前記画素ごとに設けられた複数の前記受光素子には高検出効率（Photon Detection. Efficiency：ＰＤＥ）の温度領域が互いに異なるとともに前記温度領域の一部が互いに重なり合う複数種類の素子が含まれる画素アレイと、
前記画素アレイから出力された信号に基づいて撮像画像を生成する信号処理部と
を備えた
撮像装置。
【請求項１６】
高電界領域および光電変換領域を含む受光素子が画素ごとに設けられ、かつ前記画素ごとに設けられた複数の前記受光素子には高検出効率（Photon Detection. Efficiency：ＰＤＥ）の温度領域が互いに異なるとともに前記温度領域の一部が互いに重なり合う複数種類の素子が含まれる画素アレイと、
前記画素アレイから出力された信号に基づいて被検体までの距離を計測する信号処理部と
を備えた
距離測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、受光装置に関し、例えば、アバランシェフォトダイオードに適用して好適な受光装置に関する。また、本開示は、受光装置を備えた撮像装置および距離測定装置に関する。
【背景技術】
【０００２】
アバランシェフォトダイオード（avalanche photodiode：ＡＰＤ）には、ブレークダウン電圧よりも高いバイアス電圧で動作させるガイガーモードと、ブレークダウン電圧近傍の少し高いバイアス電圧で動作させるリニアモードとがある。ガイガーモードのアバランシェフォトダイオードは、シングルフォトンアバランシェフォトダイオード（ＳＰＡＤ）とも呼ばれている。
【０００３】
ＳＰＡＤは、光電変換により発生したキャリアを画素毎に設けられた高電界のＰＮ接合領域で倍増させることで、１個のフォトンを画素毎に検出することができるデバイスである。下記の特許文献１には、高電界領域での発光による隣接画素へのクロストークを低減し、暗電流の発生によるダークカウントレートの悪化を抑制することの可能なＳＰＡＤが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開ＷＯ２０１７／０７４５３０
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ＳＰＡＤでは、ブレークダウン電圧の温度依存性から、低温での電荷読み出しが難しい。また、高温では、増倍領域の空乏化に伴うアバランシェ確率が低下する。つまり、検出効率（Photon Detection. Efficiency：ＰＤＥ）は、特定の温度範囲でしか保証できない。ＰＤＥの保証範囲を広げることの可能な受光装置、ならびにそのような受光装置を備えた撮像装置および距離測定装置を提供することが望ましい。
【課題を解決するための手段】
【０００６】
本開示の一実施の形態に係る受光装置は、高電界領域および光電変換領域を含む受光素子が画素ごとに設けられた画素アレイを備えている。画素ごとに設けられた複数の受光素子には、高検出効率（Photon Detection. Efficiency：ＰＤＥ）の温度領域が互いに異なるとともに温度領域の一部が互いに重なり合う複数種類の素子が含まれている。
【０００７】
本開示の一実施の形態に係る撮像装置は、上記画素アレイと、上記画素アレイから出力された信号に基づいて撮像画像を生成する信号処理部とを備えている。
【０００８】
本開示の一実施の形態に係る距離測定装置は、上記画素アレイと、上記画素アレイから出力された信号に基づいて被検体までの距離を計測する信号処理部とを備えている。
【０００９】
本開示の一実施の形態に係る受光装置、撮像装置および距離測定装置では、画素ごとに設けられた複数の受光素子には、ＰＤＥの温度領域が互いに異なるとともに温度領域の一部が互いに重なり合う複数種類の素子が含まれている。これにより、例えば、低温での電荷読み出しの際には、複数種類の受光素子のうち、高検出効率の温度領域が相対的に低温側に分布する受光素子を用い、高温での電荷読み出しの際には、複数種類の受光素子のうち、高検出効率の温度領域が相対的に高温側に分布する受光素子を用いることにより、低温時および高温時のいずれにおいても、ＰＤＥの低下が抑制される。
【図面の簡単な説明】
【００１０】
【図１】本開示の第１の実施形態に係る受光装置の概略構成例を表す図である。
【図２】図１の受光装置を複数のチップで構成した例を表す図である。
【図３】図１の受光装置を複数のチップで構成した例を表す図である。
【図４】図１の受光装置を１つのチップで構成した例を表す図である。
【図５】図１のロジック回路の概略構成例を表す図である。
【図６】（Ａ）図１の低温用受光部の各画素の回路構成例を表す図である。（Ｂ）図１の高温用受光部の各画素の回路構成例を表す図である。
【図７】光子の入射に応じたＡＰＤのカソード電圧および検出信号の変化を表す図である。
【図８】図１の低温用受光部の各画素の断面構成例を表す図である。
【図９】図１の低温用受光部の上面構成例を表す図である。
【図１０】図１の高温用受光部の各画素の断面構成例を表す図である。
【図１１】図１の高温用受光部の上面構成例を表す図である。
【図１２】図６（Ａ）、図６（Ｂ）のＡＰＤにおけるＰＤＥの温度依存性の一例を表す図である。
【図１３】図１の受光装置における各受光部の切り換え手順の一例を表す図である。
【図１４】図６（Ａ）、図６（Ｂ）のＡＰＤにおけるＰＤＥの温度依存性の一例を表す図である。
【図１５】図１の受光装置における各受光部の切り換え手順の一例を表す図である。
【図１６】図１の受光装置の概略構成の一変形例を表す図である。
【図１７】図１６の受光装置のＡＰＤにおけるＰＤＥの温度依存性の一例を表す図である。
【図１８】図１６の受光装置における各受光部の切り換え手順の一例を表す図である。
【図１９】本開示の第２の実施形態に係る受光装置の概略構成例を表す図である。
【図２０】図１９の受光装置を複数のチップで構成した例を表す図である。
【図２１】図１９の受光装置を複数のチップで構成した例を表す図である。
【図２２】図１９の受光装置を１つのチップで構成した例を表す図である。
【図２３】図１９のロジック回路の概略構成例を表す図である。
【図２４】（Ａ）図１９の低温用画素の回路構成例を表す図である。（Ｂ）図１９の高温用画素の回路構成例を表す図である。
【図２５】図１９の低温用画素の断面構成例を表す図である。
【図２６】図１９の高温用画素の断面構成例を表す図である。
【図２７】図１９の受光部の上面構成例を表す図である。
【図２８】図１９の受光装置のＡＰＤにおけるＰＤＥの温度依存性の一例を表す図である。
【図２９】図１９の受光装置における出力信号の切り換え手順の一例を表す図である。
【図３０】図１９の受光装置のＡＰＤにおけるＰＤＥの温度依存性の一例を表す図である。
【図３１】図１９の受光装置における出力信号の切り換え手順の一例を表す図である。
【図３２】本開示の第３の実施形態に係る受光装置の概略構成例を表す図である。
【図３３】図３２の受光装置を複数のチップで構成した例を表す図である。
【図３４】図３２の受光装置を複数のチップで構成した例を表す図である。
【図３５】図３２の受光装置を１つのチップで構成した例を表す図である。
【図３６】図３２のロジック回路の概略構成例を表す図である。
【図３７】（Ａ）図３２の低温用副画素の回路構成例を表す図である。（Ｂ）図３２の高温用副画素の回路構成例を表す図である。
【図３８】図３２の各画素の断面構成例を表す図である。
【図３９】図３２の受光部の上面構成例を表す図である。
【図４０】図３２の受光装置のＡＰＤにおけるＰＤＥの温度依存性の一例を表す図である。
【図４１】図３２の受光装置における各副画素の切り換え手順の一例を表す図である。
【図４２】図３２の受光装置のＡＰＤにおけるＰＤＥの温度依存性の一例を表す図である。
【図４３】図３２の受光装置における各副画素の切り換え手順の一例を表す図である。
【図４４】図５の受光装置の概略構成の一変形例を表す図である。
【図４５】図２３の受光装置の概略構成の一変形例を表す図である。
【図４６】図３６の受光装置の概略構成の一変形例を表す図である。
【図４７】図１の受光装置の概略構成の一変形例を表す図である。
【図４８】図１９の受光装置の概略構成の一変形例を表す図である。
【図４９】図３２の受光装置の概略構成の一変形例を表す図である。
【図５０】受光部、出力信号もしくは副画素の切り換え方法の一例を表す図である。
【図５１】図４４の受光装置の概略構成の一変形例を表す図である。
【図５２】図４５の受光装置の概略構成の一変形例を表す図である。
【図５３】図４６の受光装置の概略構成の一変形例を表す図である。
【図５４】上記各実施の形態およびその変形例に係る受光装置の撮像装置への適用例を表す図である。
【図５５】上記各実施の形態およびその変形例に係る受光装置の距離測定装置への適用例を表す図である。
【図５６】車両制御システムの概略的な構成の一例を示すブロック図である。
【図５７】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１１】
以下、本開示を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（受光装置）…図１〜図１５
２．第１の実施の形態の変形例（受光装置）…図１６〜図１８
３．第２の実施の形態（受光装置）…図１９〜図３１
４．第３の実施の形態（受光装置）…図３２〜図４３
５．各実施の形態に共通の変形例（受光装置）…図４４〜図５３
６．適用例
適用例１（撮像装置）…図５４
適用例２（距離測定装置）…図５５
７．応用例
応用例（移動体）…図５６、図５７
【００１２】
以下に説明する本技術は、受光装置に適用できる。また、受光装置として特にアバランシェフォトダイオード（ＡＰＤ）に適用できるため、ここでは、ＡＰＤを例に挙げて説明する。ＡＰＤには、ブレークダウン電圧よりも高いバイアス電圧で動作させるガイガーモードと、ブレークダウン電圧近傍の少し高いバイアス電圧で動作させるリニアモードとがある。ガイガーモードのアバランシェフォトダイオードは、シングルフォトンアバランシェフォトダイオード（ＳＰＡＤ）とも呼ばれている。
【００１３】
ＳＰＡＤは、光電変換により発生したキャリアを画素毎に設けられた高電界のＰＮ接合領域で増倍させることで、１個のフォトンを画素毎に検出することができるデバイスである。本技術は、ＡＰＤのうちＳＰＡＤに適用することで、より高い効果を得ることができる。
【００１４】
＜１．第１の実施の形態＞
[構成]
本開示の第１の実施形態に係る受光装置１について説明する。図１は、受光装置１の概略構成例を表したものである。受光装置１は、例えば、２つの受光部（低温用受光部１０、高温用受光部２０）と、ロジック回路３０と、温度計４０とを備えている。低温用受光部１０は、画素アレイ１０Ａを有している。画素アレイ１０Ａには、複数の画素１１が含まれている。高温用受光部２０は、画素アレイ２０Ａを有している。画素アレイ１０Ａには、複数の画素２１が含まれている。画素アレイ１０Ａ，２０Ａが、本開示の「画素アレイ」の一具体例に相当する。画素アレイ１０Ａと画素アレイ２０Ａとは互いに隣り合って配置されている。ロジック回路３０は、２つの受光部（低温用受光部１０、高温用受光部２０）からの出力信号に基づいて得られた出力信号Ｄｏｕｔを外部へ出力する。画素１１，２１については、後に詳述する。
【００１５】
受光装置１において、２つの受光部（低温用受光部１０、高温用受光部２０）は、例えば、図２に示したように、別々のチップ（チップ１Ａ、チップ１Ｂ）に形成されている。チップ１Ａには低温用受光部１０が形成され、チップ１Ｂには高温用受光部２０が形成されている。チップ１Ａ，１Ｂは、例えば、シリコン基板を含んで構成されている。低温用受光部１０は、チップ１Ａのシリコン基板（第１半導体基板）に形成されており、高温用受光部２０は、チップ１Ｂのシリコン基板、つまり、低温用受光部１０に含まれるシリコン基板とは別体のシリコン基板（第２半導体基板）に形成されている。
【００１６】
また、受光装置１において、ロジック回路３０は、例えば、チップ１Ａ，１Ｂとは別体のチップ１Ｃに形成されており、温度計４０は、例えば、チップ１Ａ，１Ｂ，１Ｃとは別体のチップ１Ｄに形成されている。このとき、チップ１Ａ，１Ｂが、チップ１Ｃ上に貼り合わされていてもよいし、チップ１Ａ，１Ｂ，１Ｃ，１Ｄが共通の支持基板上に貼り合わされていてもよい。チップ１Ｄは、チップ１Ｃの裏面に貼り合わされていてもよい。
【００１７】
なお、受光装置１において、２つの受光部（低温用受光部１０、高温用受光部２０）が、例えば、図３に示したように、共通のチップ１Ｅに形成されていてもよい。このとき、チップ１Ｅは、例えば、シリコン基板を含んで構成されており、２つの受光部（低温用受光部１０、高温用受光部２０）が、共通のシリコン基板に形成されている。また、受光装置１において、ロジック回路３０は、例えば、図３に示したように、２つの受光部（低温用受光部１０、高温用受光部２０）と同じチップ１Ｅに形成されていてもよい。このとき、２つの受光部（低温用受光部１０、高温用受光部２０）およびロジック回路３０が、共通のシリコン基板に形成されている。
【００１８】
また、受光装置１において、２つの受光部（低温用受光部１０、高温用受光部２０）、ロジック回路３０および温度計４０が、例えば、図４に示したように、共通のチップ１Ｆに形成されていてもよい。このとき、チップ１Ｆは、例えば、シリコン基板を含んで構成されており、２つの受光部（低温用受光部１０、高温用受光部２０）、ロジック回路３０および温度計４０が、共通のシリコン基板に形成されている。
【００１９】
温度計４０は、２つの受光部（低温用受光部１０、高温用受光部２０）の温度を計測し、計測結果をロジック回路３０に出力する。チップ１Ｄ，１Ｆがシリコン基板を含んで構成されている場合、温度計４０は、例えば、シリコンダイオード温度センサで構成されている。温度計４０がチップ１Ｄに形成されている場合、温度計４０は、例えば、シリコンダイオード温度センサで構成されていてもよいし、他の温度センサで構成されていてもよい。
【００２０】
図５は、ロジック回路３０の概略構成例を表したものである。図６（Ａ）は、各画素１１の回路構成例を表したものである。図６（Ｂ）は、各画素２１の回路構成例を表したものである。ロジック回路３０は、例えば、画素駆動部３１、ＭＵＸ（マルチプレクサ）３２、信号処理部３３および入出力部３４を有している。画素駆動部３１は、低温用受光部１０内の各画素１１を駆動する。ＭＵＸ３２、信号処理部３３および入出力部３４は、低温用受光部１０からの出力を処理する。以下、入出力部３４の出力を出力信号Ｄ１と称する。ロジック回路３０は、例えば、さらに、画素駆動部３５、ＭＵＸ（マルチプレクサ）３６、信号処理部３７、入出力部３８、制御部３９および電源部４１，４２を有している。画素駆動部３５は、高温用受光部２０内の各画素２１を駆動する。ＭＵＸ３６、信号処理部３７および入出力部３８は、高温用受光部２０からの出力を処理する。以下、入出力部３８の出力を出力信号Ｄ２と称する。電源部４１は、各画素１１に所定の電圧（例えば、電源電圧Ｖａ，Ｖｅ）を供給する。電源部４２は、各画素２１に所定の電圧（例えば、電源電圧Ｖｂ，Ｖｅ）を供給する。
【００２１】
低温用受光部１０は、上述したように、２次元配置された複数の画素１１を有している。各画素１１は、例えば、ＡＰＤ（avalanche photodiode）１２と、ＡＰＤ１２のノードに電気的に接続されたトランジスタＴｒ１とを含んでいる。ＡＰＤ１２が、本開示の「第１受光素子」の一具体例に相当する。トランジスタＴｒ１は、ゲートに入力される制御信号に応じてオン状態となることにより、ＡＰＤ１２で生成された検出信号を信号線ＤＴＬ（後述）に出力する。トランジスタＴｒ１は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
【００２２】
高温用受光部２０は、上述したように、２次元配置された複数の画素２１を有している。各画素２１は、例えば、ＡＰＤ（avalanche photodiode）２２と、ＡＰＤ２２のノードに電気的に接続されたトランジスタＴｒ２とを含んでいる。ＡＰＤ２２が、本開示の「第２受光素子」の一具体例に相当する。トランジスタＴｒ２は、ゲートに入力される制御信号に応じてオン状態となることにより、ＡＰＤ２２で生成された検出信号を信号線ＤＴＬに出力する。トランジスタＴｒ２は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
【００２３】
ＡＰＤ１２，２２は、入射光が入射されたとき、発生する電荷をアバランシェ増幅させ、それにより得られた検出信号を出力するフォトダイオード（単一光子アバランシェフォトダイオード）である。ＡＰＤ１２のアノードに供給される電源電圧Ｖａは、例えば、−２０Ｖ程度の負バイアス（負の電位）である。ＡＰＤ２２のアノードに供給される電源電圧Ｖｂは、例えば、−２０Ｖ程度の負バイアス（負の電位）である。電源電圧Ｖａと電源電圧Ｖｂとは、互いに等しくなっていてもよいし、互いに異なっていてもよい。ＡＰＤ１２，２２のカソードには、トランジスタＴｒ１，Ｔｒ２のソース・ドレインを介して、電源電圧Ｖｅが供給される。電源電圧Ｖｅは、例えば、３Ｖ程度の正の電位である。トランジスタＴｒ１，Ｔｒ２は、飽和領域で動作する定電流源であり、クエンチング抵抗として働くことにより、パッシブクエンチを行う。
【００２４】
低温用受光部１０および高温用受光部２０は、それぞれ、さらに、複数の信号線ＤＴＬおよび複数のゲート線ＧＴＬを有している。低温用受光部１０および高温用受光部２０は、それぞれ、さらに、複数の電源線ＰＷＬ１，ＰＷＬ２およびグラウンド線ＧＮＤを有している。低温用受光部１０は、さらに、スイッチ素子ＳＷ１、インバータＩＮＶ１，ＩＮＶ２およびラッチ回路１８を有している。高温用受光部２０は、さらに、スイッチ素子ＳＷ２、インバータＩＮＶ３，４およびラッチ回路２８を有している。
【００２５】
信号線ＤＴＬは、ＡＰＤ１２，２２から検出信号を読み出すための配線である。ゲート線ＧＴＬは、トランジスタＴｒ１，Ｔｒ２をオンオフ制御する制御信号をトランジスタＴｒ１，Ｔｒ２のゲートに入力するための配線である。電源線ＰＷＬ１は、ＡＰＤ１２，２２のアノード電位を決めるための配線である。電源線ＰＷＬ２は、ＡＰＤ１２，２２のカソード電位を決めるための配線である。トランジスタＴｒ１，Ｔｒ２のゲートがゲート線ＧＴＬに接続されている。トランジスタＴｒ１，Ｔｒ２のソースまたはドレインがＡＰＤ１２，２２のカソードと、インバータＩＮＶ１，ＩＮＶ３の入力端子とに接続されている。インバータＩＮＶ１，ＩＮＶ３の出力端子が信号線ＤＴＬに接続されている。トランジスタＴｒ１，Ｔｒ２のソースおよびドレインのうちカソードに未接続の電極が電源線ＰＷＬ２に接続されている。ＡＰＤ１２，２２のカソードがトランジスタＴｒ１，Ｔｒ２のソースまたはドレインに接続され、ＡＰＤ１２，２２のアノードが電源線ＰＷＬ１に接続されている。インバータＩＮＶ２，ＩＮＶ４の入力端子がラッチ回路１８，２８に接続され、インバータＩＮＶ２，ＩＮＶ４の出力端子がスイッチ素子ＳＷ１，ＳＷ２のオンオフ制御端子に接続されている。スイッチ素子ＳＷ１はＡＰＤ１２に並列に接続されている。スイッチ素子ＳＷ２はＡＰＤ２２に並列に接続されている。
【００２６】
スイッチ素子ＳＷ１，ＳＷ２は、例えば、ラッチ回路１８，２８の出力であるゲーティング制御信号を、インバータＩＮＶ２，ＩＮＶ４で反転させたゲーティング反転信号に応じてオンオフさせる。ラッチ回路１８，２８は、画素駆動部３１，３５から供給されるトリガ信号ＳＥＴと、アドレスデータＤＥＣとに基づいて、画素１１，２１をアクティブ画素または非アクティブ画素のいずれかに制御するゲーティング制御信号をインバータＩＮＶ２，ＩＮＶ４に供給する。インバータＩＮＶ２，ＩＮＶ４は、ゲーティング制御信号を反転させたゲーティング反転信号を生成し、スイッチ素子ＳＷ１，ＳＷ２に供給する。
【００２７】
トリガ信号ＳＥＴは、ゲーティング制御信号を切り替えるタイミングを示すタイミング信号であり、アドレスデータＤＥＣは、画素アレイ１０Ａ，２０Ａ内の行列状に配置された複数の画素１１，２１のうち、アクティブ画素に設定する画素のアドレスを示すデータである。トリガ信号ＳＥＴとアドレスデータＤＥＣは、画素駆動部３１，３５から供給される。
【００２８】
ラッチ回路１８，２８は、トリガ信号ＳＥＴが示す所定のタイミングで、アドレスデータＤＥＣを読み込む。そして、ラッチ回路１８，２８は、アドレスデータＤＥＣが示す画素アドレスに自分（の画素１１，２１）の画素アドレスが含まれている場合には、自身の画素１１，２１をアクティブ画素に設定するためのＨｉ（１）のゲーティング制御信号を出力する。一方、アドレスデータＤＥＣが示す画素アドレスに自分（の画素１１，２１）の画素アドレスが含まれていない場合には、自身の画素１１，２１を非アクティブ画素に設定するためのＬｏ（０）のゲーティング制御信号を出力する。これにより、画素１１，２１がアクティブ画素とされる場合には、インバータＩＮＶ２，ＩＮＶ４によって反転されたＬｏ（０）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給される。一方、画素１１，２１が非アクティブ画素とされる場合には、Ｈｉ（１）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給される。したがって、スイッチ素子ＳＷ１，ＳＷ２は、画素１１，２１がアクティブ画素に設定される場合にオフし（非接続とされ）、非アクティブ画素に設定される場合にオンされる（接続される）。インバータＩＮＶ２，ＩＮＶ４は、入力信号としてのカソード電圧がＬｏのとき、Ｈｉの検出信号を出力し、カソード電圧がＨｉのとき、Ｌｏの検出信号を出力する。インバータＩＮＶ２，ＩＮＶ４は、ＡＰＤ１２，２２への光子の入射を検出信号として出力する出力部である。
【００２９】
次に、各画素１１，２１の動作について説明する。図７は、光子の入射に応じたＡＰＤ１２，２２のカソード電圧ＶＳおよび検出信号ＰＦｏｕｔの変化を示すグラフである。まず、画素１１，２１がアクティブ画素である場合、上述したように、スイッチ素子ＳＷ１，ＳＷ２はオフに設定される。
【００３０】
ＡＰＤ１２，２２のカソードには電源電圧Ｖｅが供給され、アノードには電源電圧Ｖａ，Ｖｂが供給されることから、ＡＰＤ１２，２２に降伏電圧ＶＢＤより大きい逆電圧が印加されることにより、ＡＰＤ１２，２２がガイガーモードに設定される。この状態では、ＡＰＤ１２，２２のカソード電圧ＶＳは、例えば図７の時刻ｔ０のように、電源電圧Ｖｅと同じである。
【００３１】
ガイガーモードに設定されたＡＰＤ１２，２２に光子が入射すると、アバランシェ増倍が発生し、ＡＰＤ１２，２２に電流が流れる。
【００３２】
図７の時刻ｔ１において、アバランシェ増倍が発生し、ＡＰＤ１２，２２に電流が流れたとすると、時刻ｔ１以降、ＡＰＤ１２，２２に電流が流れることにより、トランジスタＴｒ１，Ｔｒ２にも電流が流れ、トランジスタＴｒ１，Ｔｒ２の抵抗成分により電圧降下が発生する。
【００３３】
時刻ｔ２において、ＡＰＤ１２，２２のカソード電圧ＶＳが０Ｖよりも低くなると、ＡＰＤ１２，２２のアノード・カソード間電圧が降伏電圧ＶＢＤよりも低い状態となるので、アバランシェ増幅が停止する。ここで、アバランシェ増幅により発生する電流がトランジスタＴｒ１，Ｔｒ２に流れることで電圧降下を発生させ、発生した電圧降下に伴って、カソード電圧ＶＳが降伏電圧ＶＢＤよりも低い状態となることで、アバランシェ増幅を停止させる動作がクエンチ動作である。
【００３４】
アバランシェ増幅が停止するとトランジスタＴｒ１，Ｔｒ２の抵抗に流れる電流が徐々に減少して、時刻ｔ４において、再びカソード電圧ＶＳが元の電源電圧Ｖｅまで戻り、次の新たなフォトンを検出できる状態となる（リチャージ動作）。
【００３５】
インバータＩＮＶ２，ＩＮＶ４は、入力電圧であるカソード電圧ＶＳが所定の閾値電圧Ｖｔｈ以上のとき、Ｌｏの検出信号ＰＦｏｕｔを出力し、カソード電圧ＶＳが所定の閾値電圧Ｖｔｈ未満のとき、Ｈｉの検出信号ＰＦｏｕｔを出力する。従って、ＡＰＤ１２，２２に光子が入射し、アバランシェ増倍が発生してカソード電圧ＶＳが低下し、閾値電圧Ｖｔｈを下回ると、検出信号ＰＦｏｕｔは、ローレベルからハイレベルに反転する。一方、ＡＰＤ１２，２２のアバランシェ増倍が収束し、カソード電圧ＶＳが上昇し、閾値電圧Ｖｔｈ以上になると、検出信号ＰＦｏｕｔは、ハイレベルからローレベルに反転する。
【００３６】
なお、画素１１，２１が非アクティブ画素とされる場合には、Ｈｉ（１）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給され、スイッチ素子ＳＷ１，ＳＷ２がオンされる。スイッチ素子ＳＷ１，ＳＷ２がオンされると、ＡＰＤ１２，２２のカソード電圧ＶＳが０Ｖとなる。その結果、ＡＰＤ１２，２２のアノード・カソード間電圧が降伏電圧ＶＢＤ以下となるので、ＡＰＤ１２，２２に光子が入ってきても反応しない状態となる。
【００３７】
画素駆動部３１は、例えば、シフトレジスタやアドレスデコーダ等によって構成され、各画素１１を、例えば行単位で駆動する。画素駆動部３１によって選択走査された画素行の各画素１１から出力された検出信号は、各信号線ＤＴＬを介してＭＵＸ３２に供給される。画素駆動部３５は、例えば、シフトレジスタやアドレスデコーダ等によって構成され、各画素２１を、例えば行単位で駆動する。画素駆動部３５によって選択走査された画素行の各画素２１から出力された検出信号は、各信号線ＤＴＬを介してＭＵＸ３６に供給される。
【００３８】
ＭＵＸ３２，３６は、画素アレイ１０Ａ，２０Ａ内のアクティブ画素と非アクティブ画素の切替えにしたがい、アクティブ画素からの出力を選択する。そして、ＭＵＸ３２，３６は、選択したアクティブ画素から入力される画素信号を信号処理部３３，３７へ出力する。
【００３９】
信号処理部３３，３７は、例えば、時間計測部である。時間計測部は、ＭＵＸ３２，３６から供給されるアクティブ画素の画素信号と、光源（後述）の発光タイミングを示す発光タイミング信号とに基づいて、光源が光を発光してからアクティブ画素が光を受光するまでの時間に対応するカウント値を生成する。時間計測部は、ＴＤＣ（Time to Digital Converter）とも呼ばれる。発光タイミング信号は、入出力部３４，３８を介して外部から供給される。
【００４０】
なお、信号処理部３３，３７は、カウンタ部であってもよい。カウンタ部は、例えば、所定の期間、ＭＵＸ３２，３６から入力される検出信号の数をカウントし、それにより得られた画素ごとのカウント値を出力する。
【００４１】
電源部４１は、各画素１１に接続された各電源線ＰＷＬ１に接続されており、各画素１１が接続された各電源線ＰＷＬに負バイアス電圧（電源電圧Ｖａ）を印加する。電源部４１は、さらに、各画素１１に接続された各電源線ＰＷＬ２に接続されており、各画素１１が接続された各電源線ＰＷＬ２に所定の電圧（電源電圧Ｖｅ）を印加する。電源部４２は、各画素２１に接続された各電源線ＰＷＬ１に接続されており、各画素２１に接続された各電源線ＰＷＬ１に負バイアス電圧（電源電圧Ｖｂ）を印加する。電源部４２は、さらに、各画素２１に接続された各電源線ＰＷＬ２に接続されており、各画素２１に接続された各電源線ＰＷＬ２に所定の電圧（電源電圧Ｖｅ）を印加する。電源電圧Ｖａは、ＡＰＤ１２のＰＤＥが最大となる値となっていることが好ましい。電源電圧Ｖｂは、ＡＰＤ２２のＰＤＥが最大となる値となっていることが好ましい。
【００４２】
入出力部３４は、制御部３９からの制御に従って、信号処理部３３から出力された出力信号Ｄ１を出力信号Ｄｏｕｔとして出力するか否かを選択する。入出力部３８は、制御部３９からの制御に従って、信号処理部３７から出力された出力信号Ｄ２を出力信号Ｄｏｕｔとして出力するか否かを選択する。入出力部３４は、温度計４０の温度に応じて、信号処理部３３から出力された出力信号Ｄ１を出力信号Ｄｏｕｔとして出力するか否かを選択する。入出力部３８は、温度計４０の温度に応じて、信号処理部３７から出力された出力信号Ｄ２を出力信号Ｄｏｕｔとして出力するか否かを選択する。信号処理部３３，３７が時間計測部である場合、入出力部３４，３８は、制御部３９から供給される発光タイミング信号を画素駆動部３１，３５および信号処理部３３，３７に供給する。
【００４３】
制御部３９は、外部から与えられるクロックなどを受け取り、また、受光装置１の内部情報などのデータを出力する。制御部３９は、さらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に、画素駆動部３１，３５、ＭＵＸ３２，３６、信号処理部３３，３７、入出力部３４，３８および電源部４１，４２などの駆動制御を行う。制御部３９は、ロジック回路３０からの出力を制御する。本実施の形態では、制御部３９は、出力信号Ｄ１および出力信号Ｄ２のいずれか一方を、出力信号Ｄｏｕｔとしてロジック回路３０から出力させる。制御部３９は、温度計４０の温度に応じて、画素駆動部３１、ＭＵＸ３２、信号処理部３３および入出力部３４、ならびに、画素駆動部３５、ＭＵＸ３６、信号処理部３７および入出力部３８のいずれか一方だけを駆動するようロジック回路３０を制御してもよい。制御部３９は、温度計４０の温度に応じて、各ＡＰＤ１２および各ＡＰＤ２２のいずれか一方にだけ負バイアス電圧を印加するよう電源部４１，４２を制御してもよい。
【００４４】
図８は、低温用受光部１０の各画素１１の断面構成例を表したものである。低温用受光部１０は、例えば、ｎ型半導体領域１２ａおよびｐ型半導体領域１２ｂを有している。ｐ型半導体領域１２ｂは、ｎ型半導体領域１２ａの下部に接して形成されている。ｎ型半導体領域１２ａおよびｐ型半導体領域１２ｂは、ウェル層１２ｃ内に形成されている。ウェル層１２ｃは、ｎ型半導体層であってもよいし、ｐ型半導体層であってもよい。ウェル層１２ｃは、例えば、１×１０14ｃｍ-3以下の低不純物濃度のｎ型半導体層またはｐ型半導体層であることが好ましい。この場合、ウェル層１２ｃは空乏化しやすく、ＡＰＤ１２のＰＤＥの向上を図ることができる。
【００４５】
ｎ型半導体領域１２ａは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｎ型半導体領域である。ｐ型半導体領域１２ｂは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｐ型半導体領域である。ｐ型半導体領域１２ｂは、ｎ型半導体領域１２ａとの界面でｐｎ接合を構成している。このｐｎ接合を含む領域が高電界領域となり、ｎ型半導体領域１２ａが光電変換領域となる。ｐ型半導体領域１２ｂは、被検出光の入射によって生じたキャリアをアバランシェ増幅する増倍領域を有する。ｐ型半導体領域１２ｂは、空乏化していることが好ましい。この場合、ＡＰＤ１２のＰＤＥの向上を図ることができる。ｎ型半導体領域１２ａは、カソードとして機能し、コンタクト１６を介して、回路に接続されている。カソードに対するアノード１２ｄは、ｎ型半導体領域１２ａと同層であり、ｎ型半導体領域１２ａと分離領域１３との間に形成されている。アノード１２ｄは、コンタクト１７を介して回路に接続されている。
【００４６】
ＡＰＤ１２同士を分離するための分離領域１３が形成されており、分離領域１３とウェル層１２ｃとの間にはホール（ｈｏｌｅ）蓄積領域１２ｅが形成されている。ホール蓄積領域１２ｅは、アノード１２ｄの下側に形成され、アノード１２ｄと電気的に接続された状態で形成されている。また、ホール蓄積領域１２ｅは、ウェル層１２ｃと分離領域１３との間に形成されている。さらに、ホール蓄積領域１２ｅは、ウェル層１２ｃの下部にも接して形成されている。ホール蓄積領域１２ｅは、異なる材質が接する部分に形成される。図８に示した例では、分離領域１３は、例えばシリコン酸化膜からなり、ウェル層１２ｃとは異なる材料で構成されている。この場合、界面で発生する暗電流を抑制するためにホール蓄積領域１２ｅが形成されている。ホール蓄積領域１２ｅは、例えば、ｐ型半導体領域として形成することができる。
【００４７】
分離領域１３は、互いに隣接する２つのＡＰＤ１２の間に形成され、各ＡＰＤ１２を分離する。すなわち、分離領域１３は、各ＡＰＤ１２と１対１に対応して増倍領域が形成されるように形成される。分離領域１３は、各ＡＰＤ１２の周囲を完全に囲うように２次元格子状に形成される。分離領域１３は、積層方向でウェル層１２ｃの上面側から下面側まで貫通して形成されている。なお、分離領域１３は、上面側から下面側まで全部貫通する構成以外、例えば、一部分のみ貫通し、基板の途中まで挿入されている構成となっていてもよい。
【００４８】
図９は、低温用受光部１０の平面構成例を表したものである。図９には、２×２の４個のＡＰＤ１２が配置されている例が示されている。上述したように、各ＡＰＤ１２は、格子状に形成された分離領域１３によって互いに分離されている。分離領域１３の内側には、アノード１２ｄが形成されている。ＡＰＤ１２の中央部分には、ｎ型半導体領域１２ａが形成されており、アノード１２ｄとｎ型半導体領域１２ａとの間には、ウェル層１２ｃが形成されている。ｎ型半導体領域１２ａは、例えば、四角形状となっている。ｎ型半導体領域１２ａの平面形状は、四角形状に限られるものではなく、例えば、円形状となっていてもよい。ｎ型半導体領域１２ａを四角形状とした場合、増倍領域の面積を広く確保することができるので、ＰＤＥを向上させることができる。ｎ型半導体領域１２ａを円形状とした場合、ＡＰＤ１２内での電界集中を抑制することができ、意図しないブレイクダウンを低減することができる。
【００４９】
図１０は、高温用受光部２０の各画素２１の断面構成例を表したものである。高温用受光部２０は、例えば、ｎ型半導体領域２２ａおよびｐ型半導体領域２２ｂを有している。ｐ型半導体領域２２ｂは、ｎ型半導体領域２２ａの下部に接して形成されている。ｎ型半導体領域２２ａおよびｐ型半導体領域２２ｂは、ウェル層２２ｃ内に形成されている。ウェル層２２ｃは、ｎ型半導体層であってもよいし、ｐ型半導体層であってもよい。ウェル層２２ｃは、例えば、１×１０14ｃｍ-3以下の低不純物濃度のｎ型半導体層またはｐ型半導体層であることが好ましい。この場合、ウェル層２２ｃは空乏化しやすく、ＡＰＤ２２のＰＤＥの向上を図ることができる。
【００５０】
ｎ型半導体領域２２ａは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｎ型半導体領域である。ｐ型半導体領域２２ｂは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｐ型半導体領域である。ｐ型半導体領域２２ｂは、ｎ型半導体領域２２ａとの界面でｐｎ接合を構成している。このｐｎ接合を含む領域が高電界領域となり、ｎ型半導体領域２２ａが光電変換領域となる。ｐ型半導体領域２２ｂは、被検出光の入射によって生じたキャリアをアバランシェ増幅する増倍領域を有する。ｐ型半導体領域２２ｂは、空乏化していることが好ましい。この場合、ＡＰＤ２２のＰＤＥの向上を図ることができる。ｎ型半導体領域２２ａは、カソードとして機能し、コンタクト２６を介して、回路に接続されている。カソードに対するアノード２２ｄは、ｎ型半導体領域２２ａと同層であり、ｎ型半導体領域２２ａと分離領域２３との間に形成されている。アノード２２ｄは、コンタクト２７を介して回路に接続されている。
【００５１】
ＡＰＤ２２同士を分離するための分離領域２３が形成されており、分離領域２３とウェル層２２ｃとの間にはホール（ｈｏｌｅ）蓄積領域２２ｅが形成されている。ホール蓄積領域２２ｅは、アノード２２ｄの下側に形成され、アノード２２ｄと電気的に接続された状態で形成されている。また、ホール蓄積領域２２ｅは、ウェル層２２ｃと分離領域２３との間に形成されている。さらに、ホール蓄積領域２２ｅは、ウェル層２２ｃの下部にも接して形成されている。ホール蓄積領域２２ｅは、異なる材質が接する部分に形成される。図１０に示した例では、分離領域２３は、例えばシリコン酸化膜からなり、ウェル層２２ｃとは異なる材料で構成されている。この場合、界面で発生する暗電流を抑制するためにホール蓄積領域２２ｅが形成されている。ホール蓄積領域２２ｅは、例えば、ｐ型半導体領域として形成することができる。
【００５２】
分離領域２３は、互いに隣接する２つのＡＰＤ２２の間に形成され、各ＡＰＤ２２を分離する。すなわち、分離領域２３は、各ＡＰＤ２２と１対１に対応して増倍領域が形成されるように形成される。分離領域２３は、各ＡＰＤ２２の周囲を完全に囲うように２次元格子状に形成される。分離領域２３は、積層方向でウェル層２２ｃの上面側から下面側まで貫通して形成されている。なお、分離領域２３は、上面側から下面側まで全部貫通する構成以外、例えば、一部分のみ貫通し、基板の途中まで挿入されている構成となっていてもよい。
【００５３】
図１１は、高温用受光部２０の平面構成例を表したものである。図１１には、２×２の４個のＡＰＤ２２が配置されている例が示されている。上述したように、各ＡＰＤ２２は、格子状に形成された分離領域２３によって互いに分離されている。分離領域２３の内側には、アノード２２ｄが形成されている。ＡＰＤ２２の中央部分には、ｎ型半導体領域２２ａが形成されており、アノード２２ｄとｎ型半導体領域２２ａとの間には、ウェル層２２ｃが形成されている。ｎ型半導体領域２２ａは、例えば、四角形状となっている。ｎ型半導体領域２２ａの平面形状は、四角形状に限られるものではなく、例えば、円形状となっていてもよい。ｎ型半導体領域２２ａを四角形状とした場合、増倍領域の面積を広く確保することができるので、ＰＤＥを向上させることができる。ｎ型半導体領域２２ａを円形状とした場合、ＡＰＤ２２内での電界集中を抑制することができ、意図しないブレイクダウンを低減することができる。
【００５４】
図１２は、ＡＰＤ１２，２２のＰＤＥの温度依存性の一例を表したものである。ＡＰＤ１２は、低温域において高いＰＤＥを有している。一方、ＡＰＤ２２は、高温域において高いＰＤＥを有している。ＡＰＤ１２では、高ＰＤＥの温度領域が相対的に低温側に分布している。ＡＰＤ２２では、高ＰＤＥの温度領域が相対的に高温側に分布している。
【００５５】
ＡＰＤ１２の高ＰＤＥの温度領域と、ＡＰＤ２２の高ＰＤＥの温度領域とが互いに異なっており、さらに、ＡＰＤ１２の高ＰＤＥの温度領域の一部と、ＡＰＤ２２の高ＰＤＥの温度領域の一部とが、互いに重なり合っている。「高ＰＤＥの温度領域」とは、ＰＤＥの温度分布において、ピーク値の半分の値よりも大きな温度領域を指している。図１２に示したように、ＡＰＤ１２，２２における高ＰＤＥの重なり領域ＯＬにおいて、ＡＰＤ１２の高ＰＤＥの温度領域のうち高温側の領域と、ＡＰＤ２２の高ＰＤＥの温度領域のうち低温側の領域とが互いに重なり合っている。
【００５６】
ＡＰＤ１２とＡＰＤ２２とでは、例えば、増倍領域（ｐ型半導体領域１２ｄ，２２ｄ）に含まれる不純物濃度、増倍領域（ｐ型半導体領域１２ｄ，２２ｄ）に含まれる不純物の種類、増倍領域（ｐ型半導体領域１２ｄ，２２ｄ）の厚さ、および増倍領域（ｐ型半導体領域１２ｄ，２２ｄ）の面積の少なくとも１つが互いに異なっている。これにより、ＡＰＤ１２の高ＰＤＥの温度領域と、ＡＰＤ２２の高ＰＤＥの温度領域とが互いに異なっている。
【００５７】
[動作]
次に、低温用受光部１０および高温用受光部２０（出力信号Ｄ１，Ｄ２）の切り換え手順について説明する。
【００５８】
図１３は、低温用受光部１０および高温用受光部２０（出力信号Ｄ１，Ｄ２）の切り換え手順の一例を表したものである。制御部３９は、温度計４０の温度が、重なり領域ＯＬ内の所定の温度（閾値Ｔｔｈ）以上か否かを判定する（ステップＳ１０１）。温度計４０の温度が閾値Ｔｔｈ以上となっている場合には、制御部３９は、例えば画素駆動部３１、ＭＵＸ３２、信号処理部３３および入出力部３４の動作を停止するなどして低温用受光部１０の動作を停止するとともに、画素駆動部３５、ＭＵＸ３６、信号処理部３７および入出力部３８を動作させるなどして高温用受光部２０を駆動する（ステップＳ１０２）。このとき、制御部３９は、各ＡＰＤ２２にだけ負バイアス電圧を印加するよう電源部４１，４２を制御してもよい。その結果、低温用受光部１０からは出力信号Ｄ１が出力されず、高温用受光部２０からは出力信号Ｄ２が出力される。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ２をロジック回路３０から出力させる（ステップＳ１０３）。
【００５９】
ステップＳ１０１において、温度計４０の温度が閾値Ｔｔｈ未満となっている場合には、制御部３９は、例えば画素駆動部３１、ＭＵＸ３２、信号処理部３３および入出力部３４を動作させるなどして低温用受光部１０を駆動するとともに、画素駆動部３５、ＭＵＸ３６、信号処理部３７および入出力部３８の動作を停止するなどして高温用受光部２０の動作を停止する（ステップＳ１０４）。このとき、制御部３９は、各ＡＰＤ１２にだけ負バイアス電圧を印加するよう電源部４１，４２を制御してもよい。その結果、低温用受光部１０からは出力信号Ｄ１が出力され、高温用受光部２０からは出力信号Ｄ２が出力されない。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ１をロジック回路３０から出力させる（ステップＳ１０５）。
【００６０】
制御部３９は、受光装置１による計測を終了する指示がない限り、上記のステップＳ１０１からステップＳ１０５を実行する（ステップＳ１０６）。制御部３９は、受光装置１による計測を終了する指示があった場合には、例えばロジック回路３０の動作を停止するなどして低温用受光部１０および高温用受光部２０の動作を停止する（ステップＳ１０７）。
【００６１】
なお、例えば、図１４に示したように、重なり領域ＯＬの下限および上限にそれぞれ閾値Ｔｔｈ１，Ｔｔｈ２が設定されている場合には、制御部３９は、以下の切り換え手順を実行してもよい。
【００６２】
図１５は、低温用受光部１０および高温用受光部２０（出力信号Ｄ１および出力信号Ｄ２）の切り換え手順の一例を表したものである。制御部３９は、温度計４０の温度が、重なり領域ＯＬの上限の温度（閾値Ｔｔｈ２）以上か否かを判定する（ステップＳ２０１）。温度計４０の温度が閾値Ｔｔｈ２以上となっている場合には、制御部３９は、例えば画素駆動部３１、ＭＵＸ３２、信号処理部３３および入出力部３４の動作を停止するなどして低温用受光部１０の動作を停止するとともに、画素駆動部３５、ＭＵＸ３６、信号処理部３７および入出力部３８を動作させるなどして高温用受光部２０を駆動する（ステップＳ２０２）。このとき、制御部３９は、各ＡＰＤ２２にだけ負バイアス電圧を印加するよう電源部４１，４２を制御してもよい。その結果、低温用受光部１０からは出力信号Ｄ１が出力されず、高温用受光部２０からは出力信号Ｄ２が出力される。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ２をロジック回路３０から出力させる（ステップＳ２０３）。
【００６３】
ステップＳ２０１において、温度計４０の温度が閾値Ｔｔｈ２未満となっている場合には、制御部３９は、温度計４０の温度が重なり領域ＯＬの下限の温度（閾値Ｔｔｈ１）以下か否かを判定する（ステップＳ２０４）。温度計４０の温度が閾値Ｔｔｈ１以下となっている場合には、制御部３９は、例えば画素駆動部３１、ＭＵＸ３２、信号処理部３３および入出力部３４を動作させるなどして低温用受光部１０を駆動するとともに、画素駆動部３５、ＭＵＸ３６、信号処理部３７および入出力部３８の動作を停止するなどして高温用受光部２０の動作を停止する（ステップＳ２０５）。このとき、制御部３９は、各ＡＰＤ１２にだけ負バイアス電圧を印加するよう電源部４１，４２を制御してもよい。その結果、低温用受光部１０からは出力信号Ｄ１が出力され、高温用受光部２０からは出力信号Ｄ２が出力されない。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ１をロジック回路３０から出力させる（ステップＳ２０６）。
【００６４】
ステップＳ２０４において、温度計４０の温度が閾値Ｔｔｈ１よりも大きい場合には、制御部３９は、例えば画素駆動部３１、ＭＵＸ３２、信号処理部３３および入出力部３４を動作させるなどして低温用受光部１０を駆動するとともに、画素駆動部３５、ＭＵＸ３６、信号処理部３７および入出力部３８を動作させるなどして高温用受光部２０を駆動する（ステップＳ２０７）。このとき、制御部３９は、各ＡＰＤ１２，２２に負バイアス電圧を印加するよう電源部４１，４２を制御する。その結果、低温用受光部１０からは出力信号Ｄ１が出力され、高温用受光部２０からは出力信号Ｄ２が出力される。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ１と出力信号Ｄ２とを足し合わせた信号をロジック回路３０から出力させる（ステップＳ２０８）。
【００６５】
制御部３９は、受光装置１による計測を終了する指示がない限り、上記のステップＳ２０１からステップＳ２０８を実行する（ステップＳ２０９）。制御部３９は、受光装置１による計測を終了する指示があった場合には、例えばロジック回路３０の動作を停止するなどして低温用受光部１０および高温用受光部２０の動作を停止する（ステップＳ２１０）。このとき、制御部３９は、例えば、各ＡＰＤ１２，２２に負バイアス電圧を印加しないよう電源部４１，４２を制御する。
【００６６】
なお、制御部３９は、温度計４０の温度によらず、常に、低温用受光部１０および高温用受光部２０を駆動し、出力信号Ｄｏｕｔとして、出力信号Ｄ１と出力信号Ｄ２とを足し合わせた信号をロジック回路３０から出力させてもよい。
【００６７】
[効果]
次に、本実施の形態に係る受光装置１の効果について説明する。
【００６８】
アバランシェフォトダイオード（ＡＰＤ）には、ブレークダウン電圧よりも高いバイアス電圧で動作させるガイガーモードと、ブレークダウン電圧近傍の少し高いバイアス電圧で動作させるリニアモードとがある。ガイガーモードのアバランシェフォトダイオードは、シングルフォトンアバランシェフォトダイオード（ＳＰＡＤ）とも呼ばれている。ＳＰＡＤは、光電変換により発生したキャリアを画素毎に設けられた高電界のＰＮ接合領域で倍増させることで、１個のフォトンを画素毎に検出することができるデバイスである。
【００６９】
ところで、ＳＰＡＤでは、ブレークダウン電圧の温度依存性から、低温での電荷読み出しが難しい。また、高温では、増倍領域の空乏化に伴うアバランシェ確率が低下する。つまり、ＰＤＥは、特定の温度範囲でしか保証できない。
【００７０】
一方、本実施形態では、画素１１，２１ごとに設けられた複数の受光素子には、ＰＤＥの温度領域が互いに異なるとともに温度領域の一部が互いに重なり合う２種類の受光素子（ＡＰＤ１２，２２）が含まれている。これにより、例えば、低温での電荷読み出しの際には、２種類の受光素子のうち、高検出効率の温度領域が相対的に低温側に分布するＡＰＤ１２を用い、高温での電荷読み出しの際には、２種類の受光素子のうち、高検出効率の温度領域が相対的に高温側に分布するＡＰＤ２２を用いることにより、低温時および高温時のいずれにおいても、ＰＤＥの低下が抑制される。その結果、ＡＰＤ１２およびＡＰＤ２２のいずれかだけを用いた場合と比べて、ＰＤＥの保証範囲を広げることができる。
【００７１】
また、本実施形態において、複数のＡＰＤ１２がチップ１Ａの半導体基板に形成され、複数のＡＰＤ２２がチップ１Ｂの半導体基板に形成されている場合には、チップ１Ａとチップ１Ｂを別々の工程で製造することができる。これにより、複数のＡＰＤ１２および複数のＡＰＤ２２を共通のチップに形成する場合と比べて、製造工程を簡素化することができ、歩留まりを向上させることができる。
【００７２】
また、本実施形態において、複数のＡＰＤ１２，２２が共通の半導体基板に形成されている場合には、複数のＡＰＤ１２および複数のＡＰＤ２２を別々の半導体基板に形成した場合と比べて、複数のＡＰＤ１２が形成された画素アレイ１０Ａと、複数のＡＰＤ２２が形成された画素アレイ２０Ａとの間隙を狭く形成することができる。これにより、画素アレイ１０Ａの光軸と画素アレイ２０Ａの光軸を近づけることができるので、入射光を画素アレイ１０Ａおよび画素アレイ２０Ａに導く光学系の設計が容易となる。
【００７３】
また、本実施形態では、各ＡＰＤ１２，２２に負バイアス電圧を印加する電源部４１，４２が設けられている。これにより、各ＡＰＤ１２，２２のＰＤＥを向上させることができる。
【００７４】
また、本実施形態において、温度計４０の温度に応じて、各ＡＰＤ１２および各ＡＰＤ２２のいずれか一方にだけ負バイアス電圧を印加するよう電源部４１，４２が制御されている場合には、各ＡＰＤ１２，２２に負バイアス電圧を印加した場合と比べて、電力消費量を低減することができる。
【００７５】
また、本実施形態において、温度計４０の温度に応じて、各ＡＰＤ１２および各ＡＰＤ２２に負バイアス電圧を印加するよう電源部４１，４２が制御されている場合には、出力信号Ｄｏｕｔとして、出力信号Ｄ１と出力信号Ｄ２とを足し合わせた信号を出力することができる。その結果、出力信号Ｄｏｕｔとして、出力信号Ｄ１および出力信号Ｄ２のいずれか一方だけを出力した場合と比べて、信号レベルが高く、Ｓ／Ｎ比の低い信号を出力することが可能となる。
【００７６】
また、本実施形態において、電源部４１，４２が各ＡＰＤ１２および各ＡＰＤ２２に共通の負バイアス電圧を印加する場合、電源部４１，４２を１つの電源部で構成することができる。その場合、受光装置１を小型化することができる。
【００７７】
また、本実施形態において、電源部４１，４２が各ＡＰＤ１２および各ＡＰＤ２２に、各ＡＰＤ１２および各ＡＰＤ２２に応じた値の負バイアス電圧を印加する場合、電源部４１，４２は、負バイアス電圧を、各ＡＰＤ１２および各ＡＰＤ２２のＰＤＥが最大となる値に設定することが可能となる。従って、負バイアス電圧を、各ＡＰＤ１２および各ＡＰＤ２２のＰＤＥが最大となる値に設定することにより、負バイアス電圧を各ＡＰＤ１２および各ＡＰＤ２２で共通とした場合と比べて、ＰＤＥの保証範囲を広げることができる。
【００７８】
＜２．第１の実施の形態の変形例＞
[[変形例Ａ]]
[構成]
上記実施の形態において、受光装置１は、例えば、図１６に示したように、中温用受光部５０を更に備えていてもよい。中温用受光部５０は、画素アレイ５０Ａを有している。画素アレイ５０Ａには、複数の画素５１が含まれている。本変形例では、画素アレイ１０Ａ，２０Ａ，５０Ａが、本開示の「画素アレイ」の一具体例に相当する。画素アレイ１０Ａおよび画素アレイ２０Ａの少なくとも一方と画素アレイ５０Ａとが互いに隣り合って配置されている。
【００７９】
本変形例に係る受光装置１において、３つの受光部（低温用受光部１０、高温用受光部２０、中温用受光部５０）は、別々のチップ（半導体基板（例えばシリコン基板））に形成されていてもよい。本変形例に係る受光装置１において、３つの受光部（低温用受光部１０、高温用受光部２０、中温用受光部５０）は、例えば、共通のチップ（半導体基板（例えばシリコン基板））に形成されていてもよい。
【００８０】
本変形例に係る受光装置１において、温度計４０は、３つの受光部（低温用受光部１０、高温用受光部２０、中温用受光部５０）の温度を計測し、計測結果をロジック回路６０に出力する。本変形例では、ロジック回路３０の代わりにロジック回路６０が設けられている。ロジック回路６０は、ロジック回路３０に含まれる構成の他に、さらに、複数の画素５１を駆動するための回路を有している。複数の画素５１を駆動するための回路は、例えば、画素駆動部３１、ＭＵＸ３２、信号処理回路３３、入出力部３４および電源部４１と共通の回路で構成されている。
【００８１】
中温用受光部５０は、上述したように、２次元配置された複数の画素５１を有している。各画素５１は、例えば、ＡＰＤ（avalanche photodiode）５２と、ＡＰＤ５２のノードに電気的に接続されたトランジスタとを含んでいる。トランジスタは、ゲートに入力される制御信号に応じてオン状態となることにより、ＡＰＤ５２で生成された検出信号を信号線ＤＴＬに出力する。トランジスタは、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
【００８２】
本変形例に係る受光装置１において、制御部３９は、ロジック回路３０からの出力を制御する。本変形例では、制御部３９は、出力信号Ｄ１、出力信号Ｄ２および出力信号Ｄ３のいずれかを、出力信号Ｄｏｕｔとしてロジック回路３０から出力させる。出力信号Ｄ３は、中温用受光部５０において画素駆動部で選択された画素行の各画素５１から出力された検出信号に対応するデータである。制御部３９は、温度計４０の温度に応じて、３つの受光部（低温用受光部１０、高温用受光部２０、中温用受光部５０）のいずれかを駆動するための各種回路だけを駆動するようロジック回路６０を制御してもよい。制御部３９は、温度計４０の温度に応じて、３つの受光部（低温用受光部１０、高温用受光部２０、中温用受光部５０）のいずれかに含まれる各ＡＰＤにだけ負バイアス電圧を印加するよう電源部を制御してもよい。
【００８３】
図１７は、ＡＰＤ１２，２２，５２のＰＤＥの温度依存性の一例を表したものである。ＡＰＤ１２は、低温域において高いＰＤＥを有している。ＡＰＤ２２は、高温域において高いＰＤＥを有している。ＡＰＤ５２は、中温域において高いＰＤＥを有している。ＡＰＤ１２では、高ＰＤＥの温度領域が相対的に低温側に分布している。ＡＰＤ２２では、高ＰＤＥの温度領域が相対的に高温側に分布している。ＡＰＤ５２では、高ＰＤＥの温度領域が相対的に中温側に分布している。
【００８４】
ＡＰＤ１２の高ＰＤＥの温度領域と、ＡＰＤ２２の高ＰＤＥの温度領域と、ＡＰＤ５２の高ＰＤＥの温度領域とが互いに異なっている。さらに、ＡＰＤ１２の高ＰＤＥの温度領域の一部と、ＡＰＤ５２の高ＰＤＥの温度領域の一部とが、互いに重なり合っており、ＡＰＤ５２の高ＰＤＥの温度領域の一部と、ＡＰＤ２２の高ＰＤＥの温度領域の一部とが、互いに重なり合っている。図１７に示したように、ＡＰＤ１２，５２における高ＰＤＥの重なり領域ＯＬ１において、ＡＰＤ１２の高ＰＤＥの温度領域のうち高温側の領域と、ＡＰＤ５２の高ＰＤＥの温度領域のうち低温側の領域とが互いに重なり合っている。また、図１７に示したように、ＡＰＤ５２，２２における高ＰＤＥの重なり領域ＯＬにおいて、ＡＰＤ５２の高ＰＤＥの温度領域のうち高温側の領域と、ＡＰＤ２２の高ＰＤＥの温度領域のうち低温側の領域とが互いに重なり合っている。
【００８５】
ＡＰＤ１２、ＡＰＤ２２およびＡＰＤ５２では、例えば、増倍領域に含まれる不純物濃度、増倍領域に含まれる不純物の種類、増倍領域の厚さ、および増倍領域の面積の少なくとも１つが互いに異なっている。これにより、ＡＰＤ１２の高ＰＤＥの温度領域と、ＡＰＤ２２の高ＰＤＥの温度領域と、ＡＰＤ５２の高ＰＤＥの温度領域とが互いに異なっている。
【００８６】
[動作]
次に、低温用受光部１０、高温用受光部２０および中温用受光部５０（出力信号Ｄ１，Ｄ２，Ｄ３）の切り換え手順について説明する。
【００８７】
図１８は、低温用受光部１０、高温用受光部２０および中温用受光部５０（出力信号Ｄ１，Ｄ２，Ｄ３）の切り換え手順の一例を表したものである。制御部３９は、温度計４０の温度が、重なり領域ＯＬ２内の所定の温度（閾値Ｔｔｈ４）以上か否かを判定する（ステップＳ３０１）。温度計４０の温度が閾値Ｔｔｈ４以上となっている場合には、制御部３９は、例えば低温用受光部１０および中温用受光部５０を駆動する各種回路の動作を停止するなどして低温用受光部１０および中温用受光部５０の動作を停止する。さらに、制御部３９は、例えば高温用受光部２０を駆動する各種回路を動作させるなどして高温用受光部２０を駆動する（ステップＳ３０２）。このとき、制御部３９は、各ＡＰＤ２２にだけ負バイアス電圧を印加するよう電源部を制御してもよい。その結果、低温用受光部１０および中温用受光部５０からは出力信号Ｄ１，Ｄ３が出力されず、高温用受光部２０からは出力信号Ｄ２が出力される。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ２をロジック回路３０から出力させる（ステップＳ３０３）。
【００８８】
ステップＳ３０１において、温度計４０の温度が閾値Ｔｔｈ４未満となっている場合には、制御部３９は、温度計４０の温度が重なり領域ＯＬ１内の所定の温度（閾値Ｔｔｈ３）以下か否かを判定する（ステップＳ３０４）。温度計４０の温度が閾値Ｔｔｈ３以下となっている場合には、制御部３９は、例えば中温用受光部５０および高温用受光部２０を駆動する各種回路の動作を停止するなどして中温用受光部５０および高温用受光部２０の動作を停止する。さらに、制御部３９は、例えば低温用受光部１０を駆動する各種回路を動作させるなどして低温用受光部１０を駆動する（ステップＳ３０５）。このとき、制御部３９は、各ＡＰＤ１２にだけ負バイアス電圧を印加するよう電源部を制御してもよい。その結果、中温用受光部５０および高温用受光部２０からは出力信号Ｄ２，Ｄ３が出力されず、低温用受光部１０からは出力信号Ｄ１が出力される。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ１をロジック回路３０から出力させる（ステップＳ３０６）。
【００８９】
ステップＳ３０４において、温度計４０の温度が閾値Ｔｔｈ３よりも大きい場合には、制御部３９は、例えば低温用受光部１０および高温用受光部２０を駆動する各種回路の動作を停止するなどして低温用受光部１０および高温用受光部２０の動作を停止する。さらに、制御部３９は、例えば中温用受光部５０を駆動する各種回路を動作させるなどして中温用受光部５０を駆動する（ステップＳ３０７）。このとき、制御部３９は、各ＡＰＤ５２にだけ負バイアス電圧を印加するよう電源部を制御してもよい。その結果、低温用受光部１０および高温用受光部２０からは出力信号Ｄ１，Ｄ２が出力されず、中温用受光部５０からは出力信号Ｄ３が出力される。このとき、制御部３９は、出力信号Ｄｏｕｔとして、出力信号Ｄ３をロジック回路３０から出力させる（ステップＳ３０８）。
【００９０】
制御部３９は、受光装置１による計測を終了する指示がない限り、上記のステップＳ３０１からステップＳ３０８を実行する（ステップＳ３０９）。制御部３９は、受光装置１による計測を終了する指示があった場合には、例えばロジック回路３０の動作を停止するなどして低温用受光部１０，中温用受光部５０および高温用受光部２０の動作を停止する（ステップＳ３１０）。
【００９１】
[効果]
次に、本変形例に係る受光装置１の効果について説明する。本変形例では、画素１１，２１，５１ごとに設けられた複数の受光素子には、ＰＤＥの温度領域が互いに異なるとともに温度領域の一部が互いに重なり合う３種類の受光素子（ＡＰＤ１２，２２，５２）が含まれている。これにより、例えば、低温での電荷読み出しの際には、３種類の受光素子のうち、高検出効率の温度領域が相対的に低温側に分布するＡＰＤ１２を用いる。また、例えば、中温での電荷読み出しの際には、３種類の受光素子のうち、高検出効率の温度領域が相対的に中温側に分布するＡＰＤ５２を用いる。また、例えば、高温での電荷読み出しの際には、３種類の受光素子のうち、高検出効率の温度領域が相対的に高温側に分布するＡＰＤ２２を用いる。これにより、低温時、中温時および高温時のいずれにおいても、ＰＤＥの低下が抑制される。その結果、ＡＰＤ１２、ＡＰＤ２２およびＡＰＤ５２のいずれかだけを用いた場合と比べて、ＰＤＥの保証範囲を広げることができる。
【００９２】
＜３．第２の実施の形態＞
[構成]
次に、本開示の第２の実施形態に係る受光装置２について説明する。図１９は、受光装置２の概略構成例を表したものである。受光装置２は、例えば、１つの受光部７０と、ロジック回路８０と、温度計４０とを備えている。受光部７０は、画素アレイ７０Ａを有している。画素アレイ７０Ａには、複数の画素７１，７２が含まれている。画素アレイ７０Ａが、本開示の「画素アレイ」の一具体例に相当する。ロジック回路８０は、受光部７０からの出力信号Ｄｏｕｔ’に基づいて生成した出力信号Ｄｏｕｔを外部へ出力する。画素７１，７２については、後に詳述する。
【００９３】
受光装置２において、受光部７０は、例えば、図２０に示したように、ロジック回路８０や温度計４０が設けられたチップとは別体のチップ２Ａに形成されている。チップ２Ａは、例えば、シリコン基板を含んで構成されている。受光部７０は、チップ２Ａのシリコン基板（第１半導体基板）に形成されている。
【００９４】
また、受光装置２において、ロジック回路８０は、例えば、チップ２Ａとは別体のチップ２Ｂに形成されており、温度計４０は、例えば、チップ２Ａ，２Ｂとは別体のチップ２Ｃに形成されている。このとき、チップ２Ａが、チップ２Ｂ上に貼り合わされていてもよいし、チップ２Ａ，２Ｂ，２Ｃが共通の支持基板上に貼り合わされていてもよい。チップ２Ｃは、チップ２Ｂの裏面に貼り合わされていてもよい。
【００９５】
なお、受光装置２において、受光部７０およびロジック回路８０が、例えば、図２１に示したように、共通のチップ２Ｄに形成されていてもよい。このとき、チップ２Ｄは、例えば、シリコン基板を含んで構成されており、受光部７０およびロジック回路８０が、共通のシリコン基板に形成されている。また、受光装置２において、受光部７０、ロジック回路８０および温度計４０が、例えば、図２２に示したように、共通のチップ２Ｅに形成されていてもよい。このとき、チップ２Ｅは、例えば、シリコン基板を含んで構成されており、受光部７０、ロジック回路８０および温度計４０が、共通のシリコン基板に形成されている。
【００９６】
温度計４０は、受光部７０の温度を計測し、計測結果をロジック回路８０に出力する。チップ２Ｅがシリコン基板を含んで構成されている場合、温度計４０は、例えば、シリコンダイオード温度センサで構成されている。温度計４０がチップ２Ｃに形成されている場合、温度計４０は、例えば、シリコンダイオード温度センサで構成されていてもよいし、他の温度センサで構成されていてもよい。
【００９７】
図２３は、ロジック回路８０の概略構成例を表したものである。図２４（Ａ）は、各画素７１の回路構成例を表したものである。図２４（Ｂ）は、各画素７２の回路構成例を表したものである。ロジック回路８０は、例えば、画素駆動部８１、ＭＵＸ８２、信号処理部８３、入出力部８４、制御部８５および電源部８６を有している。画素駆動部８１は、受光部７０内の各画素７１，７２を駆動する。ＭＵＸ８２、信号処理部８３および入出力部８４は、受光部７０からの出力を処理する。以下、入出力部８４の出力を出力信号Ｄｏｕｔと称する。電源部８６は、各画素７１，７２に所定の電圧（電源電圧Ｖｃ，Ｖｅ）を供給する。
【００９８】
受光部７０は、上述したように、２次元配置された複数の画素７１，７２を有している。複数の画素７１，７２は、例えば、画素アレイ７０Ａにおいて行方向および列方向において交互に配置されている。
【００９９】
各画素７１は、例えば、ＡＰＤ（avalanche photodiode）７３と、ＡＰＤ７３のノードに電気的に接続されたトランジスタＴｒ１とを含んでいる。ＡＰＤ７３が、本開示の「第１受光素子」の一具体例に相当する。トランジスタＴｒ１は、ゲートに入力される制御信号に応じてオン状態となることにより、ＡＰＤ７３で生成された検出信号を信号線ＤＴＬに出力する。トランジスタＴｒ１は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
【０１００】
各画素７２は、例えば、ＡＰＤ（avalanche photodiode）７４と、ＡＰＤ７４のノードに電気的に接続されたトランジスタＴｒ２とを含んでいる。ＡＰＤ７４が、本開示の「第２受光素子」の一具体例に相当する。トランジスタＴｒ２は、ゲートに入力される制御信号に応じてオン状態となることにより、ＡＰＤ７４で生成された検出信号を信号線ＤＴＬに出力する。トランジスタＴｒ２は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
【０１０１】
ＡＰＤ７３，７４は、入射光が入射されたとき、発生する電荷をアバランシェ増幅させ、それにより得られた検出信号を出力するフォトダイオード（単一光子アバランシェフォトダイオード）である。ＡＰＤ７３，７４のアノードに供給される電源電圧Ｖｃは、例えば、−２０Ｖ程度の負バイアス（負の電位）である。ＡＰＤ７３，７４のカソードには、トランジスタＴｒ１，Ｔｒ２のソース・ドレインを介して、電源電圧Ｖｅが供給される。電源電圧Ｖｅは、例えば、３Ｖ程度の正の電位である。トランジスタＴｒ１，Ｔｒ２は、飽和領域で動作する定電流源であり、クエンチング抵抗として働くことにより、パッシブクエンチを行う。
【０１０２】
受光部７０は、さらに、複数の信号線ＤＴＬおよび複数のゲート線ＧＴＬを有している。受光部７０は、さらに、複数の電源線ＰＷＬ１，ＰＷＬ２およびグラウンド線ＧＮＤを有している。受光部７０は、さらに、各画素７１において、スイッチ素子ＳＷ１、インバータＩＮＶ１，ＩＮＶ２およびラッチ回路１８を有しており、各画素７２において、スイッチ素子ＳＷ２、インバータＩＮＶ３，ＩＮＶ４およびラッチ回路２８を有している。
【０１０３】
信号線ＤＴＬは、ＡＰＤ７３，７４から検出信号を読み出すための配線である。ゲート線ＧＴＬは、トランジスタＴｒ１，Ｔｒ２をオンオフ制御する制御信号をトランジスタＴｒ１，Ｔｒ２のゲートに入力するための配線である。電源線ＰＷＬ１は、ＡＰＤ７３，７４のアノード電位を決めるための配線である。電源線ＰＷＬ２は、ＡＰＤ７３，７４のカソード電位を決めるための配線である。トランジスタＴｒ１，Ｔｒ２のゲートがゲート線ＧＴＬに接続されている。トランジスタＴｒ１，Ｔｒ２のソースまたはドレインがＡＰＤ７３，７４のカソードと、インバータＩＮＶ１，ＩＮＶ３の入力端子とに接続されている。インバータＩＮＶ１，ＩＮＶ３の出力端子が信号線ＤＴＬに接続されている。トランジスタＴｒ１，Ｔｒ２のソースおよびドレインのうちカソードに未接続の電極が電源線ＰＷＬ２に接続されている。ＡＰＤ７３，７４のカソードがトランジスタＴｒ１，Ｔｒ２のソースまたはドレインに接続され、ＡＰＤ７３，７４のアノードが電源線ＰＷＬ１に接続されている。インバータＩＮＶ２，ＩＮＶ４の入力端子がラッチ回路１８，２８に接続され、インバータＩＮＶ２，ＩＮＶ４の出力端子がスイッチ素子ＳＷ１のオンオフ制御端子に接続されている。スイッチ素子ＳＷ１はＡＰＤ７３に並列に接続されている。スイッチ素子ＳＷ２はＡＰＤ７４に並列に接続されている。
【０１０４】
スイッチ素子ＳＷ１，ＳＷ２は、例えば、ラッチ回路１８，２８の出力であるゲーティング制御信号を、インバータＩＮＶ２，ＩＮＶ４で反転させたゲーティング反転信号に応じてオンオフさせる。ラッチ回路１８，２８は、画素駆動部８１から供給されるトリガ信号ＳＥＴと、アドレスデータＤＥＣとに基づいて、画素７１，７２をアクティブ画素または非アクティブ画素のいずれかに制御するゲーティング制御信号をインバータＩＮＶ２，ＩＮＶ４に供給する。インバータＩＮＶ２，ＩＮＶ４は、ゲーティング制御信号を反転させたゲーティング反転信号を生成し、スイッチ素子ＳＷ１，ＳＷ２に供給する。
【０１０５】
トリガ信号ＳＥＴは、ゲーティング制御信号を切り替えるタイミングを示すタイミング信号であり、アドレスデータＤＥＣは、画素アレイ７０Ａ内の行列状に配置された複数の画素７１，７２のうち、アクティブ画素に設定する画素のアドレスを示すデータである。トリガ信号ＳＥＴとアドレスデータＤＥＣは、画素駆動部８１から供給される。
【０１０６】
ラッチ回路１８，２８は、トリガ信号ＳＥＴが示す所定のタイミングで、アドレスデータＤＥＣを読み込む。そして、ラッチ回路１８，２８は、アドレスデータＤＥＣが示す画素アドレスに自分（の画素７１，７２）の画素アドレスが含まれている場合には、自身の画素７１，７２をアクティブ画素に設定するためのＨｉ（１）のゲーティング制御信号を出力する。一方、アドレスデータＤＥＣが示す画素アドレスに自分（の画素７１，７２）の画素アドレスが含まれていない場合には、自身の画素７１，７２を非アクティブ画素に設定するためのＬｏ（０）のゲーティング制御信号を出力する。これにより、画素７１，７２がアクティブ画素とされる場合には、インバータＩＮＶ２，ＩＮＶ４によって反転されたＬｏ（０）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給される。一方、画素７１，７２が非アクティブ画素とされる場合には、Ｈｉ（１）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給される。したがって、スイッチ素子ＳＷ１，ＳＷ２は、画素７１，７２がアクティブ画素に設定される場合にオフし（非接続とされ）、非アクティブ画素に設定される場合にオンされる（接続される）。インバータＩＮＶ２，ＩＮＶ４は、入力信号としてのカソード電圧がＬｏのとき、Ｈｉの検出信号を出力し、カソード電圧がＨｉのとき、Ｌｏの検出信号を出力する。インバータＩＮＶ２，ＩＮＶ４は、ＡＰＤ７３，７４への光子の入射を検出信号として出力する出力部である。
【０１０７】
次に、各画素７１，７２の動作について説明する。まず、画素７１，７２がアクティブ画素である場合、上述したように、スイッチ素子ＳＷ１，ＳＷ２はオフに設定される。
【０１０８】
ＡＰＤ７３，７４のカソードには電源電圧Ｖｅが供給され、アノードには電源電圧Ｖａ，Ｖｂが供給されることから、ＡＰＤ７３，７４に降伏電圧ＶＢＤより大きい逆電圧が印加されることにより、ＡＰＤ７３，７４がガイガーモードに設定される。この状態では、ＡＰＤ７３，７４のカソード電圧ＶＳは、例えば図７の時刻ｔ０のように、電源電圧Ｖｅと同じである。
【０１０９】
ガイガーモードに設定されたＡＰＤ７３，７４に光子が入射すると、アバランシェ増倍が発生し、ＡＰＤ７３，７４に電流が流れる。
【０１１０】
図７の時刻ｔ１において、アバランシェ増倍が発生し、ＡＰＤ７３，７４に電流が流れたとすると、時刻ｔ１以降、ＡＰＤ７３，７４に電流が流れることにより、トランジスタＴｒ１，Ｔｒ２にも電流が流れ、トランジスタＴｒ１，Ｔｒ２の抵抗成分により電圧降下が発生する。
【０１１１】
時刻ｔ２において、ＡＰＤ７３，７４のカソード電圧ＶＳが０Ｖよりも低くなると、ＡＰＤ７３，７４のアノード・カソード間電圧が降伏電圧ＶＢＤよりも低い状態となるので、アバランシェ増幅が停止する。ここで、アバランシェ増幅により発生する電流がトランジスタＴｒ１，Ｔｒ２に流れることで電圧降下を発生させ、発生した電圧降下に伴って、カソード電圧ＶＳが降伏電圧ＶＢＤよりも低い状態となることで、アバランシェ増幅を停止させる動作がクエンチ動作である。
【０１１２】
アバランシェ増幅が停止するとトランジスタＴｒ１，Ｔｒ２の抵抗に流れる電流が徐々に減少して、時刻ｔ４において、再びカソード電圧ＶＳが元の電源電圧Ｖｅまで戻り、次の新たなフォトンを検出できる状態となる（リチャージ動作）。
【０１１３】
インバータＩＮＶ２，ＩＮＶ４は、入力電圧であるカソード電圧ＶＳが所定の閾値電圧Ｖｔｈ以上のとき、Ｌｏの検出信号ＰＦｏｕｔを出力し、カソード電圧ＶＳが所定の閾値電圧Ｖｔｈ未満のとき、Ｈｉの検出信号ＰＦｏｕｔを出力する。従って、ＡＰＤ７３，７４に光子が入射し、アバランシェ増倍が発生してカソード電圧ＶＳが低下し、閾値電圧Ｖｔｈを下回ると、検出信号ＰＦｏｕｔは、ローレベルからハイレベルに反転する。一方、ＡＰＤ７３，７４のアバランシェ増倍が収束し、カソード電圧ＶＳが上昇し、閾値電圧Ｖｔｈ以上になると、検出信号ＰＦｏｕｔは、ハイレベルからローレベルに反転する。
【０１１４】
なお、画素７１，７２が非アクティブ画素とされる場合には、Ｈｉ（１）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給され、スイッチ素子ＳＷ１，ＳＷ２がオンされる。スイッチ素子ＳＷ１，ＳＷ２がオンされると、ＡＰＤ７３，７４のカソード電圧ＶＳが０Ｖとなる。その結果、ＡＰＤ７３，７４のアノード・カソード間電圧が降伏電圧ＶＢＤ以下となるので、ＡＰＤ７３，７４に光子が入ってきても反応しない状態となる。
【０１１５】
画素駆動部８１は、例えば、シフトレジスタやアドレスデコーダ等によって構成され、各画素７１，７２を、例えば行単位で駆動する。画素駆動部８１によって選択走査された画素行の各画素７１，７２から出力された検出信号は、各信号線ＤＴＬを介してＭＵＸ８２に供給される。
【０１１６】
ＭＵＸ８２は、画素アレイ７０Ａ内のアクティブ画素と非アクティブ画素の切替えにしたがい、アクティブ画素からの出力を選択する。そして、ＭＵＸ８２は、選択したアクティブ画素から入力される画素信号を信号処理部８３へ出力する。
【０１１７】
信号処理部８３は、例えば、時間計測部である。時間計測部は、ＭＵＸ８２から供給されるアクティブ画素の画素信号と、光源（後述）の発光タイミングを示す発光タイミング信号とに基づいて、光源が光を発光してからアクティブ画素が光を受光するまでの時間に対応するカウント値を生成する。時間計測部は、ＴＤＣ（Time to Digital Converter）とも呼ばれる。発光タイミング信号は、入出力部８４を介して外部から供給される。
【０１１８】
なお、信号処理部８３は、カウンタ部であってもよい。カウンタ部は、例えば、所定の期間、ＭＵＸ８２から入力される検出信号の数をカウントし、それにより得られた画素ごとのカウント値を出力する。
【０１１９】
電源部８６は、各画素７１，７２に接続された各電源線ＰＷＬ１に接続されており、各画素７１，７２が接続された各電源線ＰＷＬ１に負バイアス電圧（電源電圧Ｖｃ）を印加する。電源部８６は、さらに、各画素７１，７２に接続された各電源線ＰＷＬ２に接続されており、各画素７１，７２が接続された各電源線ＰＷＬ２に所定の電圧（電源電圧Ｖｅ）を印加する。電源電圧Ｖｃは、ＡＰＤ７３，７４のＰＤＥがともに最大となる値となっていることが好ましい。
【０１２０】
入出力部８４は、制御部８５からの制御に従って、信号処理部８３から出力された出力信号Ｄｏｕｔ’から、各画素７１から得られた出力信号Ｄ１および各画素７２から得られた出力信号Ｄ２のいずれかを抽出する。入出力部８４は、抽出により得られた信号を出力信号Ｄｏｕｔとして出力する。入出力部８４は、温度計４０の温度に応じて、出力信号Ｄ１および出力信号Ｄ２のいずれかを選択する。信号処理部８３が時間計測部である場合、入出力部８４は、制御部８５から供給される発光タイミング信号を画素駆動部８１および信号処理部８３に供給する。
【０１２１】
制御部８５は、外部から与えられるクロックなどを受け取り、また、受光装置２の内部情報などのデータを出力する。制御部８５は、さらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に、画素駆動部８１、ＭＵＸ８２、信号処理部８３、入出力部８４および電源部８６などの駆動制御を行う。制御部８５は、ロジック回路８０からの出力を制御する。本実施の形態では、制御部８５は、出力信号Ｄ１および出力信号Ｄ２のいずれかを含む出力信号Ｄｏｕｔを入出力部８４から出力させる。制御部８５は、温度計４０の温度に応じて、出力信号Ｄ１および出力信号Ｄ２のいずれを選択するか、入出力部８４に指示する。
【０１２２】
図２５は、低温用の各画素７１の断面構成例を表したものである。各画素７１は、例えば、ｎ型半導体領域７３ａおよびｐ型半導体領域７３ｂを有している。ｐ型半導体領域７３ｂは、ｎ型半導体領域７３ａの下部に接して形成されている。ｎ型半導体領域７３ａおよびｐ型半導体領域７３ｂは、ウェル層７３ｃ内に形成されている。ウェル層７３ｃは、ｎ型半導体層であってもよいし、ｐ型半導体層であってもよい。ウェル層７３ｃは、例えば、１×１０14ｃｍ-3以下の低不純物濃度のｎ型半導体層またはｐ型半導体層であることが好ましい。この場合、ウェル層７３ｃは空乏化しやすく、ＡＰＤ７３のＰＤＥの向上を図ることができる。
【０１２３】
ｎ型半導体領域７３ａは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｎ型半導体領域である。ｐ型半導体領域７３ｂは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｐ型半導体領域である。ｐ型半導体領域７３ｂは、ｎ型半導体領域７３ａとの界面でｐｎ接合を構成している。このｐｎ接合を含む領域が高電界領域となり、ｎ型半導体領域７３ａが光電変換領域となる。ｐ型半導体領域７３ｂは、被検出光の入射によって生じたキャリアをアバランシェ増幅する増倍領域を有する。ｐ型半導体領域７３ｂは、空乏化していることが好ましい。この場合、ＡＰＤ７３のＰＤＥの向上を図ることができる。ｎ型半導体領域７３ａは、カソードとして機能し、コンタクト７８を介して、回路に接続されている。カソードに対するアノード７３ｄは、ｎ型半導体領域７３ａと同層であり、ｎ型半導体領域７３ａと分離領域７５との間に形成されている。アノード７３ｄは、コンタクト７９を介して回路に接続されている。
【０１２４】
互いに隣接する２つのＡＰＤ７３，７４同士を分離するための分離領域７５が形成されており、分離領域７５とウェル層７３ｃとの間にはホール（ｈｏｌｅ）蓄積領域７３ｅが形成されている。ホール蓄積領域７３ｅは、アノード７３ｄの下側に形成され、アノード７３ｄと電気的に接続された状態で形成されている。また、ホール蓄積領域７３ｅは、ウェル層７３ｃと分離領域７５との間に形成されている。さらに、ホール蓄積領域７３ｅは、ウェル層７３ｃの下部にも接して形成されている。ホール蓄積領域７３ｅは、異なる材質が接する部分に形成される。図２５に示した例では、分離領域７５は、例えばシリコン酸化膜からなり、ウェル層７３ｃとは異なる材料で構成されている。この場合、界面で発生する暗電流を抑制するためにホール蓄積領域７３ｅが形成されている。ホール蓄積領域７３ｅは、例えば、ｐ型半導体領域として形成することができる。
【０１２５】
分離領域７５は、互いに隣接する２つのＡＰＤ７３，７４の間に形成され、各ＡＰＤ７３，７４を分離する。すなわち、分離領域７５は、各ＡＰＤ７３，７４と１対１に対応して増倍領域が形成されるように形成される。分離領域７５は、各ＡＰＤ７３，７４の周囲を完全に囲うように２次元格子状に形成される。分離領域７５は、積層方向でウェル層７３ｃの上面側から下面側まで貫通して形成されている。なお、分離領域７５は、上面側から下面側まで全部貫通する構成以外、例えば、一部分のみ貫通し、基板の途中まで挿入されている構成となっていてもよい。
【０１２６】
図２６は、高温用の各画素７２の断面構成例を表したものである。各画素７２は、例えば、ｎ型半導体領域７４ａおよびｐ型半導体領域７４ｂを有している。ｐ型半導体領域７４ｂは、ｎ型半導体領域７４ａの下部に接して形成されている。ｎ型半導体領域７４ａおよびｐ型半導体領域７４ｂは、ウェル層７４ｃ内に形成されている。ウェル層７４ｃは、ｎ型半導体層であってもよいし、ｐ型半導体層であってもよい。ウェル層７４ｃは、例えば、１×１０14ｃｍ-3以下の低不純物濃度のｎ型半導体層またはｐ型半導体層であることが好ましい。この場合、ウェル層７４ｃは空乏化しやすく、ＡＰＤ７４のＰＤＥの向上を図ることができる。
【０１２７】
ｎ型半導体領域７４ａは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｎ型半導体領域である。ｐ型半導体領域７４ｂは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｐ型半導体領域である。ｐ型半導体領域７４ｂは、ｎ型半導体領域７４ａとの界面でｐｎ接合を構成している。このｐｎ接合を含む領域が高電界領域となり、ｎ型半導体領域７４ａが光電変換領域となる。ｐ型半導体領域７４ｂは、被検出光の入射によって生じたキャリアをアバランシェ増幅する増倍領域を有する。ｐ型半導体領域７４ｂは、空乏化していることが好ましい。この場合、ＡＰＤ７４のＰＤＥの向上を図ることができる。ｎ型半導体領域７４ａは、カソードとして機能し、コンタクト７８を介して、回路に接続されている。カソードに対するアノード７４ｄは、ｎ型半導体領域７４ａと同層であり、ｎ型半導体領域７４ａと分離領域７５との間に形成されている。アノード７３ｄは、コンタクト７９を介して回路に接続されている。
【０１２８】
互いに隣接する２つのＡＰＤ７３，７４同士を分離するための分離領域７５が形成されており、分離領域７５とウェル層７４ｃとの間にはホール（ｈｏｌｅ）蓄積領域７４ｅが形成されている。ホール蓄積領域７４ｅは、アノード７４ｄの下側に形成され、アノード７４ｄと電気的に接続された状態で形成されている。また、ホール蓄積領域７４ｅは、ウェル層７４ｃと分離領域７５との間に形成されている。さらに、ホール蓄積領域７４ｅは、ウェル層７４ｃの下部にも接して形成されている。ホール蓄積領域７４ｅは、異なる材質が接する部分に形成される。図２６に示した例では、分離領域７５は、例えばシリコン酸化膜からなり、ウェル層７４ｃとは異なる材料で構成されている。この場合、界面で発生する暗電流を抑制するためにホール蓄積領域７４ｅが形成されている。ホール蓄積領域７４ｅは、例えば、ｐ型半導体領域として形成することができる。
【０１２９】
図２７は、受光部７０の平面構成例を表したものである。図２７には、２×２の４個のＡＰＤ（２個のＡＰＤ７３および２個のＡＰＤ７４）が配置されている例が示されている。上述したように、各ＡＰＤ７３，７４は、格子状に形成された分離領域７５によって互いに分離されている。分離領域７５の内側には、アノード７３ｄ，７４ｄが形成されている。ＡＰＤ７３，７４の中央部分には、ｎ型半導体領域７３ａ，７４ａが形成されており、アノード７３ｄ，７４ｄとｎ型半導体領域７３ａ，７４ａとの間には、ウェル層７３ｃ，７４ｃが形成されている。ｎ型半導体領域７３ａ，７４ａは、例えば、四角形状となっている。ｎ型半導体領域７３ａ，７４ａの平面形状は、四角形状に限られるものではなく、例えば、円形状となっていてもよい。ｎ型半導体領域７３ａ，７４ａを四角形状とした場合、増倍領域の面積を広く確保することができるので、ＰＤＥを向上させることができる。ｎ型半導体領域７３ａ，７４ａを円形状とした場合、ＡＰＤ７３，７４内での電界集中を抑制することができ、意図しないブレイクダウンを低減することができる。
【０１３０】
図２８は、ＡＰＤ７３，７４のＰＤＥの温度依存性の一例を表したものである。ＡＰＤ７３は、低温域において高いＰＤＥを有している。一方、ＡＰＤ７４は、高温域において高いＰＤＥを有している。ＡＰＤ７３では、高ＰＤＥの温度領域が相対的に低温側に分布している。ＡＰＤ７４では、高ＰＤＥの温度領域が相対的に高温側に分布している。
【０１３１】
ＡＰＤ７３の高ＰＤＥの温度領域と、ＡＰＤ７４の高ＰＤＥの温度領域とが互いに異なっており、さらに、ＡＰＤ７３の高ＰＤＥの温度領域の一部と、ＡＰＤ７４の高ＰＤＥの温度領域の一部とが、互いに重なり合っている。「高ＰＤＥの温度領域」とは、ＰＤＥの温度分布において、ピーク値の半分の値よりも大きな温度領域を指している。図２８に示したように、ＡＰＤ７３，７４における高ＰＤＥの重なり領域ＯＬにおいて、ＡＰＤ７３の高ＰＤＥの温度領域のうち高温側の領域と、ＡＰＤ７４の高ＰＤＥの温度領域のうち低温側の領域とが互いに重なり合っている。
【０１３２】
ＡＰＤ７３とＡＰＤ７４とでは、例えば、増倍領域（ｐ型半導体領域７３ｂ，７４ｂ）に含まれる不純物濃度、増倍領域（ｐ型半導体領域７３ｂ，７４ｂ）に含まれる不純物の種類、増倍領域（ｐ型半導体領域７３ｂ，７４ｂ）の厚さ、および増倍領域（ｐ型半導体領域７３ｂ，７４ｂ）の面積の少なくとも１つが互いに異なっている。これにより、ＡＰＤ７３の高ＰＤＥの温度領域と、ＡＰＤ７４の高ＰＤＥの温度領域とが互いに異なっている。
【０１３３】
[動作]
次に、出力信号Ｄ１，Ｄ２の切り換え手順について説明する。
【０１３４】
図２９は、出力信号Ｄ１，Ｄ２の切り換え手順の一例を表したものである。制御部８５は、温度計４０の温度が、重なり領域ＯＬ内の所定の温度（閾値Ｔｔｈ）以上か否かを判定する（ステップＳ４０１）。温度計４０の温度が閾値Ｔｔｈ以上となっている場合には、制御部８５は、出力信号Ｄ２の選択を指示する制御信号を入出力部８４に出力する。入出力部８４は、制御部８５からの制御信号に基づいて、信号処理部８３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ２を抽出する（ステップＳ４０２）。入出力部８４は、抽出により得られた出力信号Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ４０３）。
【０１３５】
ステップＳ４０１において、温度計４０の温度が閾値Ｔｔｈ未満となっている場合には、制御部８５は、出力信号Ｄ１の選択を指示する制御信号を入出力部８４に出力する。入出力部８４は、制御部８５からの制御信号に基づいて、信号処理部８３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ１を抽出する（ステップＳ４０４）。入出力部８４は、抽出により得られた出力信号Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ４０５）。
【０１３６】
制御部８５は、受光装置２による計測を終了する指示がない限り、上記のステップＳ４０１からステップＳ４０５を実行する（ステップＳ４０６）。制御部８５は、受光装置２による計測を終了する指示があった場合には、例えばロジック回路８０の動作を停止するなどして受光部７０の動作を停止する（ステップＳ４０７）。
【０１３７】
なお、例えば、図３０に示したように、重なり領域ＯＬの下限および上限にそれぞれ閾値Ｔｔｈ１，Ｔｔｈ２が設定されている場合には、制御部８５は、以下の切り換え手順を実行してもよい。
【０１３８】
図３１は、出力信号Ｄ１，Ｄ２の切り換え手順の一例を表したものである。制御部８５は、温度計４０の温度が、重なり領域ＯＬの上限の温度（閾値Ｔｔｈ２）以上か否かを判定する（ステップＳ５０１）。温度計４０の温度が閾値Ｔｔｈ２以上となっている場合には、制御部８５は、出力信号Ｄ２の選択を指示する制御信号を入出力部８４に出力する。入出力部８４は、制御部８５からの制御信号に基づいて、信号処理部８３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ２を抽出する（ステップＳ５０２）。入出力部８４は、抽出により得られた出力信号Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ５０３）。
【０１３９】
ステップＳ５０１において、温度計４０の温度が閾値Ｔｔｈ２未満となっている場合には、制御部８５は、温度計４０の温度が閾値Ｔｔｈ１以下か否かを判定する（ステップＳ５０４）。温度計４０の温度が閾値Ｔｔｈ１以下となっている場合には、制御部８５は、出力信号Ｄ１の選択を指示する制御信号を入出力部８４に出力する。入出力部８４は、制御部８５からの制御信号に基づいて、信号処理部８３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ１を抽出する（ステップＳ５０５）。入出力部８４は、抽出により得られた出力信号Ｄ１を出力信号Ｄｏｕｔとして出力する（ステップＳ５０６）。
【０１４０】
ステップＳ５０４において、温度計４０の温度が閾値Ｔｔｈ１よりも大きい場合には、制御部８５は、出力信号Ｄ１，Ｄ２の選択を指示する制御信号を入出力部８４に出力する。入出力部８４は、制御部８５からの制御信号に基づいて、信号処理部８３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ１，Ｄ２を抽出する（ステップＳ５０７）。入出力部８４は、抽出により得られた出力信号Ｄ１，Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ５０８）。
【０１４１】
制御部８５は、受光装置２による計測を終了する指示がない限り、上記のステップＳ５０１からステップＳ５０８を実行する（ステップＳ５０９）。制御部８５は、受光装置２による計測を終了する指示があった場合には、例えばロジック回路８０の動作を停止するなどして受光部７０の動作を停止する（ステップＳ５１０）。このとき、制御部８５は、例えば、各ＡＰＤ７３，７４に負バイアス電圧を印加しないよう電源部８６を制御する。
【０１４２】
なお、制御部８５は、温度計４０の温度によらず、常に、受光部７０を駆動し、出力信号Ｄｏｕｔとして、出力信号Ｄ１，Ｄ２を含む信号をロジック回路８０から出力させてもよい。
【０１４３】
[効果]
次に、本実施の形態に係る受光装置２の効果について説明する。
【０１４４】
本実施の形態では、画素７１，７２ごとに設けられた複数の受光素子には、ＰＤＥの温度領域が互いに異なるとともに温度領域の一部が互いに重なり合う２種類の受光素子（ＡＰＤ７３，７４）が含まれている。これにより、例えば、低温での電荷読み出しの際には、２種類の受光素子のうち、高検出効率の温度領域が相対的に低温側に分布するＡＰＤ７３を用い、高温での電荷読み出しの際には、２種類の受光素子のうち、高検出効率の温度領域が相対的に高温側に分布するＡＰＤ７４を用いることにより、低温時および高温時のいずれにおいても、ＰＤＥの低下が抑制される。その結果、ＡＰＤ７３およびＡＰＤ７４のいずれかだけを用いた場合と比べて、ＰＤＥの保証範囲を広げることができる。
【０１４５】
また、本実施形態では、複数のＡＰＤ７３，７４が画素アレイ７０Ａにおいて交互に配置されている。これにより、複数のＡＰＤ７３および複数のＡＰＤ７４をそれぞれ別々の領域に形成した場合と比べて、共通の座標に位置するＡＰＤ７３およびＡＰＤ７４間の距離を縮めることができる。その結果、複数のＡＰＤ７３の光軸と複数のＡＰＤ７４の光軸を近づけることができるので、入射光を画素アレイ７０Ａに導く光学系の設計が容易となる。
【０１４６】
また、本実施形態では、各ＡＰＤ７３，７４に負バイアス電圧Ｖｃを印加する電源部８６が設けられている。これにより、各ＡＰＤ７３，７４のＰＤＥを向上させることができる。
【０１４７】
また、本実施形態では、各ＡＰＤ７３，７４に共通の負バイアス電圧Ｖｃが電源部８６によって印加される。これにより、各ＡＰＤ７３，７４に互いに異なる負バイアス電圧を印加する場合と比べて、受光装置２を小型化することができる。
【０１４８】
＜４．第３の実施の形態＞
[構成]
次に、本開示の第３の実施形態に係る受光装置３について説明する。図３２は、受光装置３の概略構成例を表したものである。受光装置３は、例えば、１つの受光部１１０と、ロジック回路１２０と、温度計１３０とを備えている。受光部１１０は、画素アレイ１１０Ａを有している。画素アレイ１１０Ａには、複数の画素Ｐｘが含まれている。画素アレイ１１０Ａが、本開示の「画素アレイ」の一具体例に相当する。ロジック回路１２０は、受光部１１０からの出力に基づいて生成された出力信号Ｄｏｕｔを外部へ出力する。各画素Ｐｘは、低温用の副画素Ｐａと、高温用の副画素Ｐｂとを含んで構成されている。副画素Ｐａ，Ｐｂについては、後に詳述する。
【０１４９】
受光装置３において、受光部１１０は、例えば、図３３に示したように、ロジック回路１２０や温度計１３０が設けられたチップとは別体のチップ３Ａに形成されている。チップ３Ａは、例えば、シリコン基板を含んで構成されている。受光部１１０は、チップ３Ａのシリコン基板（半導体基板）に形成されている。
【０１５０】
また、受光装置３において、ロジック回路１２０は、例えば、チップ３Ａとは別体のチップ３Ｂに形成されており、温度計１３０は、例えば、チップ３Ａ，３Ｂとは別体のチップ３Ｃに形成されている。このとき、チップ３Ａが、チップ３Ｂ上に貼り合わされていてもよいし、チップ３Ａ，３Ｂ，３Ｃが共通の支持基板上に貼り合わされていてもよい。チップ３Ｃは、チップ３Ｂの裏面に貼り合わされていてもよい。
【０１５１】
なお、受光装置３において、受光部１１０およびロジック回路１２０が、例えば、図３４に示したように、共通のチップ３Ｄに形成されていてもよい。このとき、チップ３Ｄは、例えば、シリコン基板を含んで構成されており、受光部１１０およびロジック回路１２０が、共通のシリコン基板に形成されている。また、受光装置３において、受光部１１０、ロジック回路１２０および温度計１３０が、例えば、図３５に示したように、共通のチップ３Ｅに形成されていてもよい。このとき、チップ３Ｅは、例えば、シリコン基板を含んで構成されており、受光部１１０、ロジック回路１２０および温度計１３０が、共通のシリコン基板に形成されている。
【０１５２】
温度計１３０は、受光部１１０の温度を計測し、計測結果をロジック回路１２０に出力する。チップ３Ｅがシリコン基板を含んで構成されている場合、温度計１３０は、例えば、シリコンダイオード温度センサで構成されている。温度計１３０がチップ３Ｃに形成されている場合、温度計１３０は、例えば、シリコンダイオード温度センサで構成されていてもよいし、他の温度センサで構成されていてもよい。
【０１５３】
図３６は、ロジック回路１２０の概略構成例を表したものである。図３７（Ａ）は、各画素Ｐａの回路構成例を表したものである。図３７（Ｂ）は、各画素Ｐｂの回路構成例を表したものである。ロジック回路１２０は、例えば、画素駆動部１２１、ＭＵＸ１２２、信号処理部１２３、入出力部１２４、制御部１２５および電源部１２６を有している。画素駆動部１２１は、受光部１１０内の各画素Ｐｘを駆動する。ＭＵＸ１２２、信号処理部１２３および入出力部１２４は、受光部１１０からの出力を処理する。以下、入出力部１２４の出力を出力信号Ｄｏｕｔと称する。電源部１２６は、各画素Ｐｘに所定の電圧（電源電圧Ｖａ，Ｖｂ，Ｖｅ）を供給する。
【０１５４】
受光部１１０は、上述したように、画素Ｐｘごとに副画素Ｐａ，Ｐｂを有している。
【０１５５】
副画素Ｐａは、例えば、ＡＰＤ（avalanche photodiode）１１１と、ＡＰＤ１１１のノードに電気的に接続されたトランジスタＴｒ１とを含んでいる。ＡＰＤ１１１が、本開示の「第１受光素子」の一具体例に相当する。トランジスタＴｒ１は、ゲートに入力される制御信号に応じてオン状態となることにより、ＡＰＤ１１１で生成された検出信号を信号線ＤＴＬに出力する。トランジスタＴｒ１は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
【０１５６】
副画素Ｐｂは、例えば、ＡＰＤ（avalanche photodiode）１１２と、ＡＰＤ１１２のノードに電気的に接続されたトランジスタＴｒ２とを含んでいる。ＡＰＤ１１２が、本開示の「第２受光素子」の一具体例に相当する。トランジスタＴｒ２は、ゲートに入力される制御信号に応じてオン状態となることにより、ＡＰＤ１１２で生成された検出信号を信号線ＤＴＬに出力する。トランジスタＴｒ２は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
【０１５７】
ＡＰＤ１１１，１１２は、入射光が入射されたとき、発生する電荷をアバランシェ増幅させ、それにより得られた検出信号を出力するフォトダイオード（単一光子アバランシェフォトダイオード）である。ＡＰＤ１１１のアノードに供給される電源電圧Ｖａは、例えば、−２０Ｖ程度の負バイアス（負の電位）である。ＡＰＤ１１２のアノードに供給される電源電圧Ｖｂは、例えば、−２０Ｖ程度の負バイアス（負の電位）である。電源電圧Ｖａと電源電圧Ｖｂとは、互いに等しくなっていてもよいし、互いに異なっていてもよい。ＡＰＤ１１１，１１２のカソードには、トランジスタＴｒ１，Ｔｒ２のソース・ドレインを介して、電源電圧Ｖｅが供給される。電源電圧Ｖｅは、例えば、３Ｖ程度の正の電位である。トランジスタＴｒ１，Ｔｒ２は、飽和領域で動作する定電流源であり、クエンチング抵抗として働くことにより、パッシブクエンチを行う。
【０１５８】
受光部１１０は、さらに、複数の信号線ＤＴＬおよび複数のゲート線ＧＴＬを有している。受光部１１０は、さらに、複数の電源線ＰＷＬ１，ＰＷＬ２およびグラウンド線ＧＮＤを有している。受光部１１０は、さらに、副画素Ｐａにおいて、スイッチ素子ＳＷ１、インバータＩＮＶ１，ＩＮＶ２およびラッチ回路１８を有しており、副画素Ｐｂにおいて、スイッチ素子ＳＷ２、インバータＩＮＶ３，ＩＮＶ４およびラッチ回路２８を有している。
【０１５９】
信号線ＤＴＬは、ＡＰＤ１１１，１１２から検出信号を読み出すための配線である。ゲート線ＧＴＬは、トランジスタＴｒ１，Ｔｒ２をオンオフ制御する制御信号をトランジスタＴｒ１，Ｔｒ２のゲートに入力するための配線である。電源線ＰＷＬ１は、ＡＰＤ１１１，１１２のアノード電位を決めるための配線である。電源線ＰＷＬ２は、ＡＰＤ１１１，１１２のカソード電位を決めるための配線である。トランジスタＴｒ１，Ｔｒ２のゲートがゲート線ＧＴＬに接続され、トランジスタＴｒ１，Ｔｒ２のソースまたはドレインがＡＰＤ１１１，１１２のノードに接続され、トランジスタＴｒ１，Ｔｒ２のソースおよびドレインのうちノードに未接続の電極が信号線ＤＴＬに接続されている。ＡＰＤ１１１，１１２のノードがトランジスタＴｒ１，Ｔｒ２のソースまたはドレインに接続され、ＡＰＤ１１１，１１２のアノードが電源線ＰＷＬ１に接続されている。インバータＩＮＶ２，ＩＮＶ４の入力端子がラッチ回路１８，２８に接続され、インバータＩＮＶ２，ＩＮＶ４の出力端子がスイッチ素子ＳＷ１のオンオフ制御端子に接続されている。スイッチ素子ＳＷ１はＡＰＤ１１１，１１２に並列に接続されている。
【０１６０】
スイッチ素子ＳＷ１，ＳＷ２は、例えば、ラッチ回路１８，２８の出力であるゲーティング制御信号を、インバータＩＮＶ２，ＩＮＶ４で反転させたゲーティング反転信号に応じてオンオフさせる。ラッチ回路１８，２８は、画素駆動部１２１から供給されるトリガ信号ＳＥＴと、アドレスデータＤＥＣとに基づいて、副画素Ｐａ，Ｐｂをアクティブ画素または非アクティブ画素のいずれかに制御するゲーティング制御信号をインバータＩＮＶ２，ＩＮＶ４に供給する。インバータＩＮＶ２，ＩＮＶ４は、ゲーティング制御信号を反転させたゲーティング反転信号を生成し、スイッチ素子ＳＷ１，ＳＷ２に供給する。
【０１６１】
トリガ信号ＳＥＴは、ゲーティング制御信号を切り替えるタイミングを示すタイミング信号であり、アドレスデータＤＥＣは、画素アレイ１１０Ａ内の行列状に配置された複数の副画素Ｐａ，Ｐｂのうち、アクティブ画素に設定する画素のアドレスを示すデータである。トリガ信号ＳＥＴとアドレスデータＤＥＣは、画素駆動部１２１から供給される。
【０１６２】
ラッチ回路１８，２８は、トリガ信号ＳＥＴが示す所定のタイミングで、アドレスデータＤＥＣを読み込む。そして、ラッチ回路１８，２８は、アドレスデータＤＥＣが示す画素アドレスに自分（の副画素Ｐａ，Ｐｂ）の画素アドレスが含まれている場合には、自身の副画素Ｐａ，Ｐｂをアクティブ画素に設定するためのＨｉ（１）のゲーティング制御信号を出力する。一方、アドレスデータＤＥＣが示す画素アドレスに自分（の副画素Ｐａ，Ｐｂ）の画素アドレスが含まれていない場合には、自身の副画素Ｐａ，Ｐｂを非アクティブ画素に設定するためのＬｏ（０）のゲーティング制御信号を出力する。これにより、副画素Ｐａ，Ｐｂがアクティブ画素とされる場合には、インバータＩＮＶ２，ＩＮＶ４によって反転されたＬｏ（０）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給される。一方、副画素Ｐａ，Ｐｂが非アクティブ画素とされる場合には、Ｈｉ（１）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給される。したがって、スイッチ素子ＳＷ１，ＳＷ２は、副画素Ｐａ，Ｐｂがアクティブ画素に設定される場合にオフし（非接続とされ）、非アクティブ画素に設定される場合にオンされる（接続される）。インバータＩＮＶ２，ＩＮＶ４は、入力信号としてのカソード電圧がＬｏのとき、Ｈｉの検出信号を出力し、カソード電圧がＨｉのとき、Ｌｏの検出信号を出力する。インバータＩＮＶ２，ＩＮＶ４は、ＡＰＤ１２，２２への光子の入射を検出信号として出力する出力部である。
【０１６３】
次に、各副画素Ｐａ，Ｐｂの動作について説明する。まず、副画素Ｐａ，Ｐｂがアクティブ画素である場合、上述したように、スイッチ素子ＳＷ１，ＳＷ２はオフに設定される。
【０１６４】
ＡＰＤ１１１，１１２のカソードには電源電圧Ｖｅが供給され、アノードには電源電圧Ｖａ，Ｖｂが供給されることから、ＡＰＤ１１１，１１２に降伏電圧ＶＢＤより大きい逆電圧が印加されることにより、ＡＰＤ１１１，１１２がガイガーモードに設定される。この状態では、ＡＰＤ１１１，１１２のカソード電圧ＶＳは、例えば図７の時刻ｔ０のように、電源電圧Ｖｅと同じである。
【０１６５】
ガイガーモードに設定されたＡＰＤ１１１，１１２に光子が入射すると、アバランシェ増倍が発生し、ＡＰＤ１１１，１１２に電流が流れる。
【０１６６】
図７の時刻ｔ１において、アバランシェ増倍が発生し、ＡＰＤ１１１，１１２に電流が流れたとすると、時刻ｔ１以降、ＡＰＤ１１１，１１２に電流が流れることにより、トランジスタＴｒ１，Ｔｒ２にも電流が流れ、トランジスタＴｒ１，Ｔｒ２の抵抗成分により電圧降下が発生する。
【０１６７】
時刻ｔ２において、ＡＰＤ１１１，１１２のカソード電圧ＶＳが０Ｖよりも低くなると、ＡＰＤ１１１，１１２のアノード・カソード間電圧が降伏電圧ＶＢＤよりも低い状態となるので、アバランシェ増幅が停止する。ここで、アバランシェ増幅により発生する電流がトランジスタＴｒ１，Ｔｒ２に流れることで電圧降下を発生させ、発生した電圧降下に伴って、カソード電圧ＶＳが降伏電圧ＶＢＤよりも低い状態となることで、アバランシェ増幅を停止させる動作がクエンチ動作である。
【０１６８】
アバランシェ増幅が停止するとトランジスタＴｒ１，Ｔｒ２の抵抗に流れる電流が徐々に減少して、時刻ｔ４において、再びカソード電圧ＶＳが元の電源電圧Ｖｅまで戻り、次の新たなフォトンを検出できる状態となる（リチャージ動作）。
【０１６９】
インバータＩＮＶ２，ＩＮＶ４は、入力電圧であるカソード電圧ＶＳが所定の閾値電圧Ｖｔｈ以上のとき、Ｌｏの検出信号ＰＦｏｕｔを出力し、カソード電圧ＶＳが所定の閾値電圧Ｖｔｈ未満のとき、Ｈｉの検出信号ＰＦｏｕｔを出力する。従って、ＡＰＤ１１１，１１２に光子が入射し、アバランシェ増倍が発生してカソード電圧ＶＳが低下し、閾値電圧Ｖｔｈを下回ると、検出信号ＰＦｏｕｔは、ローレベルからハイレベルに反転する。一方、ＡＰＤ１１１，１１２のアバランシェ増倍が収束し、カソード電圧ＶＳが上昇し、閾値電圧Ｖｔｈ以上になると、検出信号ＰＦｏｕｔは、ハイレベルからローレベルに反転する。
【０１７０】
なお、副画素Ｐａ，Ｐｂが非アクティブ画素とされる場合には、Ｈｉ（１）のゲーティング反転信号がスイッチ素子ＳＷ１，ＳＷ２に供給され、スイッチ素子ＳＷ１，ＳＷ２がオンされる。スイッチ素子ＳＷ１，ＳＷ２がオンされると、ＡＰＤ１１１，１１２のカソード電圧ＶＳが０Ｖとなる。その結果、ＡＰＤ１１１，１１２のアノード・カソード間電圧が降伏電圧ＶＢＤ以下となるので、ＡＰＤ１１１，１１２に光子が入ってきても反応しない状態となる。
【０１７１】
画素駆動部１２１は、例えば、シフトレジスタやアドレスデコーダ等によって構成され、各副画素Ｐａ，Ｐｂを、例えば行単位で駆動する。画素駆動部１２１によって選択走査された画素行の各副画素Ｐａ，Ｐｂから出力された検出信号は、各信号線ＤＴＬを介してＭＵＸ１２２に供給される。
【０１７２】
ＭＵＸ１２２は、画素アレイ１１０Ａ内のアクティブ画素と非アクティブ画素の切替えにしたがい、アクティブ画素からの出力を選択する。そして、ＭＵＸ１２２は、選択したアクティブ画素から入力される画素信号を信号処理部１２３へ出力する。
【０１７３】
信号処理部１２３は、例えば、時間計測部である。時間計測部は、ＭＵＸ１２２から供給されるアクティブ画素の画素信号と、光源（後述）の発光タイミングを示す発光タイミング信号とに基づいて、光源が光を発光してからアクティブ画素が光を受光するまでの時間に対応するカウント値を生成する。時間計測部は、ＴＤＣ（Time to Digital Converter）とも呼ばれる。発光タイミング信号は、入出力部１２４を介して外部から供給される。
【０１７４】
なお、信号処理部１２３は、カウンタ部であってもよい。カウンタ部は、例えば、所定の期間、ＭＵＸ１２２から入力される検出信号の数をカウントし、それにより得られた画素ごとのカウント値を出力する。
【０１７５】
電源部１２６は、各副画素Ｐａに接続された各電源線ＰＷＬ１に接続されており、各副画素Ｐａに接続された各電源線ＰＷＬ１に負バイアス電圧（電源電圧Ｖａ）を印加する。電源部１２６は、さらに、各副画素Ｐａに接続された各電源線ＰＷＬ２に接続されており、各副画素Ｐａに接続された各電源線ＰＷＬ２に所定の電圧（電源電圧Ｖｅ）を印加する。電源部１２６は、各副画素Ｐｂに接続された各電源線ＰＷＬ１に接続されており、各副画素Ｐｂに接続された各電源線ＰＷＬ１に負バイアス電圧（電源電圧Ｖｂ）を印加する。電源部１２６は、さらに、各副画素Ｐｂに接続された各電源線ＰＷＬ２に接続されており、各副画素Ｐｂに接続された各電源線ＰＷＬ２に所定の電圧（電源電圧Ｖｅ）を印加する。電源電圧Ｖａは、ＡＰＤ１１１のＰＤＥが最大となる値となっていることが好ましい。電源電圧Ｖｂは、ＡＰＤ１１２のＰＤＥが最大となる値となっていることが好ましい。
【０１７６】
入出力部１２４は、制御部１２５からの制御に従って、信号処理部１２３から出力された出力信号Ｄｏｕｔ’から、各副画素Ｐａから得られた出力信号Ｄ１および各副画素Ｐｂから得られた出力信号Ｄ２のいずれかを抽出する。入出力部１２４は、抽出により得られた信号を出力信号Ｄｏｕｔとして出力する。入出力部１２４は、温度計１３０の温度に応じて、出力信号Ｄ１および出力信号Ｄ２のいずれかを選択する。信号処理部１２３が時間計測部である場合、入出力部１２４は、制御部１２５から供給される発光タイミング信号を画素駆動部１２１および信号処理部１２３に供給する。
【０１７７】
制御部１２５は、外部から与えられるクロックなどを受け取り、また、受光装置３の内部情報などのデータを出力する。制御部１２５は、さらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に、画素駆動部１２１、ＭＵＸ１２２、信号処理部１２３、入出力部１２４および電源部１２６などの駆動制御を行う。制御部１２５は、入出力部１２４を制御することにより、出力信号Ｄ１および出力信号Ｄ２のいずれかを含む出力信号Ｄｏｕｔを入出力部１２４から出力させる。制御部１２５は、温度計１３０の温度に応じて、出力信号Ｄ１および出力信号Ｄ２のいずれを選択するか、入出力部１２４に指示する。
【０１７８】
図３８は、各画素Ｐｘの断面構成例を表したものである。各画素Ｐｘは、例えば、ｎ型半導体領域１１３ａおよびｐ型半導体領域１１３ｂ，１１３ｆを有している。ｐ型半導体領域１１３ｂ，１１３ｆは、ｎ型半導体領域１１３ａの下部に接して形成されている。ｐ型半導体領域１１３ｂは、副画素ＰａのＡＰＤ１１１に属しており、ｐ型半導体領域１１３ｆは、副画素ＰｂのＡＰＤ１１２に属している。ｎ型半導体領域１１３ａおよびｐ型半導体領域１１３ｂは、副画素ＰａのＡＰＤ１１１に属するウェル層１１３ｃ内に形成されている。ｎ型半導体領域１１３ａおよびｐ型半導体領域１１３ｆは、副画素ＰｂのＡＰＤ１１２に属するウェル層１１３ｇ内に形成されている。ウェル層１１３ｃ，１１３ｇは、ｎ型半導体層であってもよいし、ｐ型半導体層であってもよい。ウェル層１１３ｃ，１１３ｇは、例えば、１×１０14ｃｍ-3以下の低不純物濃度のｎ型半導体層またはｐ型半導体層であることが好ましい。この場合、ウェル層１１３ｃ，１１３ｇは空乏化しやすく、ＡＰＤ１１１，１１２のＰＤＥの向上を図ることができる。
【０１７９】
ｎ型半導体領域１１３ａは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｎ型半導体領域である。ｐ型半導体領域１１３ｂ，１１３ｆは、例えば、Ｓｉ（シリコン）からなり、高不純物濃度のｐ型半導体領域である。ｐ型半導体領域１１３ｂ，１１３ｆは、ｎ型半導体領域１１３ａとの界面でｐｎ接合を構成している。このｐｎ接合を含む領域が高電界領域となり、ｎ型半導体領域１１３ａが光電変換領域となる。ｐ型半導体領域１１３ｂ，１１３ｆは、被検出光の入射によって生じたキャリアをアバランシェ増幅する増倍領域を有する。ｐ型半導体領域１１３ｂ，１１３ｆは、空乏化していることが好ましい。この場合、ＡＰＤ１１１，１１２のＰＤＥの向上を図ることができる。ｎ型半導体領域１１３ａは、カソードとして機能し、コンタクト１１６ａを介して、回路に接続されている。カソードに対する、副画素ＰａのＡＰＤ１１１に属するアノード１１３ｄは、ｎ型半導体領域１１３ａと同層であり、ｎ型半導体領域１１３ａと分離領域１１４との間に形成されている。アノード１１３ｄは、コンタクト１１６ｂを介して回路に接続されている。カソードに対する、副画素ＰｂのＡＰＤ１１２に属するアノード１１３ｈは、ｎ型半導体領域１１３ａと同層であり、ｎ型半導体領域１１３ａと分離領域１１４との間に形成されている。アノード１１３ｈは、コンタクト１１６ｃを介して回路に接続されている。
【０１８０】
各画素Ｐｘを分離するための分離領域１１４が形成されている。分離領域１１４とウェル層１１３ｃとの間にはホール（ｈｏｌｅ）蓄積領域１１３ｅが形成されている。分離領域１１４とウェル層１１３ｇとの間にはホール（ｈｏｌｅ）蓄積領域１１３ｉが形成されている。ホール蓄積領域１１３ｅは、アノード１１３ｄの下側に形成され、アノード１１３ｄと電気的に接続された状態で形成されている。ホール蓄積領域１１３ｉは、アノード１１３ｈの下側に形成され、アノード１１３ｈと電気的に接続された状態で形成されている。また、ホール蓄積領域１１３ｅは、ウェル層１１３ｃと分離領域１１４との間に形成されている。さらに、ホール蓄積領域１１３ｅは、ウェル層１１３ｃの下部にも接して形成されている。また、ホール蓄積領域１１３ｉは、ウェル層１１３ｇと分離領域１１４との間に形成されている。さらに、ホール蓄積領域１１３ｉは、ウェル層１１３ｇの下部にも接して形成されている。ホール蓄積領域１１３ｅ，１１３ｉは、異なる材質が接する部分に形成される。図３８に示した例では、分離領域１１４は、例えばシリコン酸化膜からなり、ウェル層１１３ｃ，１１３ｇとは異なる材料で構成されている。この場合、界面で発生する暗電流を抑制するためにホール蓄積領域１１３ｅ，１１３ｉが形成されている。ホール蓄積領域１１３ｅ，１１３ｉは、例えば、ｐ型半導体領域として形成することができる。
【０１８１】
さらに、各画素Ｐｘにおいて、副画素Ｐａ，Ｐｂを分離するための分離領域１１５が形成されている。分離領域１１５は、ｎ型半導体領域１１３ａの下部に接して形成されている。分離領域１１５は、副画素ＰａのＡＰＤ１１１に属するｐ型半導体領域１１３ｂ、ウェル層１１３ｃおよびホール蓄積領域１１３ｅと、副画素ＰｂのＡＰＤ１１２に属するｐ型半導体領域１１３ｆ、ウェル層１１３ｇおよびホール蓄積領域１１３ｉとの間に形成されている。分離領域１１５は、副画素ＰａのＡＰＤ１１１に属するｐ型半導体領域１１３ｂ、ウェル層１１３ｃおよびホール蓄積領域１１３ｅと、副画素ＰｂのＡＰＤ１１２に属するｐ型半導体領域１１３ｆ、ウェル層１１３ｇおよびホール蓄積領域１１３ｉとを分離している。
【０１８２】
分離領域１１４，１１５は、各画素Ｐｘの間に形成され、各ＡＰＤ１１１，１１２を分離する。すなわち、分離領域１１４，１１５は、各ＡＰＤ１１１，１１２と１対１に対応して増倍領域が形成されるように形成される。分離領域１１４，１１５は、各ＡＰＤ１１１，１１２の周囲を囲うように２次元格子状に形成される。分離領域１１４は、積層方向でウェル層１１３ｃ，１１３ｇの上面側から下面側まで貫通して形成されている。なお、分離領域１１４は、上面側から下面側まで全部貫通する構成以外、例えば、一部分のみ貫通し、基板の途中まで挿入されている構成となっていてもよい。
【０１８３】
図３９は、受光部１１０の平面構成例を表したものである。図３９には、２×２の４個の画素Ｐｘが配置されている例が示されている。上述したように、各ＡＰＤ１１１，１１２は、格子状に形成された分離領域１１４，１１５によって互いに分離されている。分離領域１１４，１１５の内側には、アノード１１３ｄ，１１３ｈが形成されている。各画素Ｐｘの中央部分には、ｎ型半導体領域１１３ａが形成されており、アノード１１３ｄ，１１３ｈとｎ型半導体領域１１３ａとの間には、ウェル層１１３ｃ，１１３ｇが形成されている。ｎ型半導体領域１１３ａは、例えば、四角形状となっている。ｎ型半導体領域１１３ａ平面形状は、四角形状に限られるものではなく、例えば、円形状となっていてもよい。ｎ型半導体領域１１３ａを四角形状とした場合、増倍領域の面積を広く確保することができるので、ＰＤＥを向上させることができる。ｎ型半導体領域１１３ａを円形状とした場合、ＡＰＤ１１１，１１２内での電界集中を抑制することができ、意図しないブレイクダウンを低減することができる。
【０１８４】
図４０は、ＡＰＤ１１１，１１２のＰＤＥの温度依存性の一例を表したものである。ＡＰＤ１１１は、低温域において高いＰＤＥを有している。一方、ＡＰＤ１１２は、高温域において高いＰＤＥを有している。ＡＰＤ１１１では、高ＰＤＥの温度領域が相対的に低温側に分布している。ＡＰＤ１１２では、高ＰＤＥの温度領域が相対的に高温側に分布している。
【０１８５】
ＡＰＤ１１１の高ＰＤＥの温度領域と、ＡＰＤ１１２の高ＰＤＥの温度領域とが互いに異なっており、さらに、ＡＰＤ１１１の高ＰＤＥの温度領域の一部と、ＡＰＤ１１２の高ＰＤＥの温度領域の一部とが、互いに重なり合っている。「高ＰＤＥの温度領域」とは、ＰＤＥの温度分布において、ピーク値の半分の値よりも大きな温度領域を指している。図４０に示したように、ＡＰＤ１１１，１１２における高ＰＤＥの重なり領域ＯＬにおいて、ＡＰＤ１１１の高ＰＤＥの温度領域のうち高温側の領域と、ＡＰＤ１１２の高ＰＤＥの温度領域のうち低温側の領域とが互いに重なり合っている。
【０１８６】
ＡＰＤ１１１とＡＰＤ１１２とでは、例えば、増倍領域（ｐ型半導体領域１１３ｂ，１１３ｆ）に含まれる不純物濃度、増倍領域（ｐ型半導体領域１１３ｂ，１１３ｆ）に含まれる不純物の種類、増倍領域（ｐ型半導体領域１１３ｂ，１１３ｆ）の厚さ、および増倍領域（ｐ型半導体領域１１３ｂ，１１３ｆ）の面積の少なくとも１つが互いに異なっている。これにより、ＡＰＤ１１１の高ＰＤＥの温度領域と、ＡＰＤ１１２の高ＰＤＥの温度領域とが互いに異なっている。
【０１８７】
[動作]
次に、出力信号Ｄ１，Ｄ２の切り換え手順について説明する。
【０１８８】
図４１は、出力信号Ｄ１，Ｄ２の切り換え手順の一例を表したものである。制御部１２５は、温度計１３０の温度が、重なり領域ＯＬ内の所定の温度（閾値Ｔｔｈ）以上か否かを判定する（ステップＳ６０１）。温度計１３０の温度が閾値Ｔｔｈ以上となっている場合には、制御部１２５は、出力信号Ｄ２の選択を指示する制御信号を入出力部１２４に出力する。入出力部１２４は、制御部１２５からの制御信号に基づいて、信号処理部１２３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ２を抽出する（ステップＳ６０２）。入出力部１２４は、抽出により得られた出力信号Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ６０３）。
【０１８９】
ステップＳ６０１において、温度計１３０の温度が閾値Ｔｔｈ未満となっている場合には、制御部１２５は、出力信号Ｄ１の選択を指示する制御信号を入出力部１２４に出力する。入出力部１２４は、制御部１２５からの制御信号に基づいて、信号処理部１２３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ１を抽出する（ステップＳ６０４）。入出力部１２４は、抽出により得られた出力信号Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ６０５）。
【０１９０】
制御部１２５は、受光装置３による計測を終了する指示がない限り、上記のステップＳ６０１からステップＳ６０５を実行する（ステップＳ６０６）。制御部１２５は、受光装置３による計測を終了する指示があった場合には、例えばロジック回路１２０の動作を停止するなどして受光部１１０の動作を停止する（ステップＳ６０７）。
【０１９１】
なお、例えば、図４２に示したように、重なり領域ＯＬの下限および上限にそれぞれ閾値Ｔｔｈ１，Ｔｔｈ２が設定されている場合には、制御部１２５は、以下の切り換え手順を実行してもよい。
【０１９２】
図４３は、出力信号Ｄ１，Ｄ２の切り換え手順の一例を表したものである。制御部１２５は、温度計１３０の温度が、重なり領域ＯＬの上限の温度（閾値Ｔｔｈ２）以上か否かを判定する（ステップＳ７０１）。温度計１３０の温度が閾値Ｔｔｈ２以上となっている場合には、制御部１２５は、出力信号Ｄ２の選択を指示する制御信号を入出力部１２４に出力する。入出力部１２４は、制御部１２５からの制御信号に基づいて、信号処理部１２３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ２を抽出する（ステップＳ７０２）。入出力部１２４は、抽出により得られた出力信号Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ７０３）。
【０１９３】
ステップＳ７０１において、温度計１３０の温度が閾値Ｔｔｈ２未満となっている場合には、制御部１２５は、温度計１３０の温度が閾値Ｔｔｈ１以下か否かを判定する（ステップＳ７０４）。温度計１３０の温度が閾値Ｔｔｈ１以下となっている場合には、制御部１２５は、出力信号Ｄ１の選択を指示する制御信号を入出力部１２４に出力する。入出力部１２４は、制御部１２５からの制御信号に基づいて、信号処理部１２３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ１を抽出する（ステップＳ７０５）。入出力部１２４は、抽出により得られた出力信号Ｄ１を出力信号Ｄｏｕｔとして出力する（ステップＳ７０６）。
【０１９４】
ステップＳ７０４において、温度計１３０の温度が閾値Ｔｔｈ１よりも大きい場合には、制御部１２５は、出力信号Ｄ１，Ｄ２の選択を指示する制御信号を入出力部１２４に出力する。入出力部１２４は、制御部１２５からの制御信号に基づいて、信号処理部１２３から出力された出力信号Ｄｏｕｔ’から出力信号Ｄ１，Ｄ２を抽出する（ステップＳ７０７）。入出力部１２４は、抽出により得られた出力信号Ｄ１，Ｄ２を出力信号Ｄｏｕｔとして出力する（ステップＳ７０８）。
【０１９５】
制御部１２５は、受光装置３による計測を終了する指示がない限り、上記のステップＳ７０１からステップＳ７０８を実行する（ステップＳ７０９）。制御部１２５は、受光装置３による計測を終了する指示があった場合には、例えばロジック回路１２０の動作を停止するなどして受光部１１０の動作を停止する（ステップＳ７１０）。このとき、制御部１２５は、例えば、各ＡＰＤ１１１，１１２に負バイアス電圧を印加しないよう電源部１２６を制御する。
【０１９６】
なお、制御部１２５は、温度計１３０の温度によらず、常に、受光部１１０を駆動し、出力信号Ｄｏｕｔとして、出力信号Ｄ１，Ｄ２を含む信号をロジック回路１２０から出力させてもよい。
【０１９７】
[効果]
次に、本実施の形態に係る受光装置３の効果について説明する。
【０１９８】
本実施の形態では、副画素Ｐａ，Ｐｂごとに設けられた複数の受光素子には、ＰＤＥの温度領域が互いに異なるとともに温度領域の一部が互いに重なり合う２種類の受光素子（ＡＰＤ１１１，１１２）が含まれている。これにより、例えば、低温での電荷読み出しの際には、２種類の受光素子のうち、高検出効率の温度領域が相対的に低温側に分布するＡＰＤ１１１を用い、高温での電荷読み出しの際には、２種類の受光素子のうち、高検出効率の温度領域が相対的に高温側に分布するＡＰＤ１１２を用いることにより、低温時および高温時のいずれにおいても、ＰＤＥの低下が抑制される。その結果、ＡＰＤ１１１およびＡＰＤ１１２のいずれかだけを用いた場合と比べて、ＰＤＥの保証範囲を広げることができる。
【０１９９】
また、本実施形態では、各画素Ｐｘには、副画素Ｐａ，Ｐｂが含まれており、副画素ＰａにはＡＰＤ１１１が含まれ、副画素ＰｂにはＡＰＤ１１２が含まれている。これにより、複数のＡＰＤ１１１および複数のＡＰＤ１１２をそれぞれ別々の領域に形成した場合と比べて、共通の座標に位置するＡＰＤ１１１およびＡＰＤ１１２間の距離を縮めることができる。その結果、複数のＡＰＤ１１１の光軸と複数のＡＰＤ１１２の光軸を近づけることができるので、入射光を画素アレイ１１０Ａに導く光学系の設計が容易となる。
【０２００】
また、本実施形態では、各ＡＰＤ１１１，１１２に負バイアス電圧を印加する電源部１２６が設けられている。これにより、各ＡＰＤ１１１，１１２のＰＤＥを向上させることができる。
【０２０１】
また、本実施形態において、各ＡＰＤ１１１，１１２に共通の負バイアス電圧が電源部１２６によって印加される場合には、各ＡＰＤ１１１，１１２に互いに異なる負バイアス電圧を印加する場合と比べて、受光装置３を小型化することができる。
【０２０２】
＜５．各実施の形態に共通の変形例＞
次に、各実施の形態に共通の変形例について説明する。
【０２０３】
[[変形例Ｂ]]
上記各実施の形態およびその変形例において、ロジック回路３０，８０，１２０が、出力信号Ｄ１と、出力信号Ｄ２とを含む出力信号Ｄｏｕｔを出力する場合があった。この場合に、ロジック回路３０，８０，１２０が、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号を出力信号Ｄｏｕｔとして出力してもよい。
【０２０４】
例えば、第１の実施の形態において、ロジック回路３０が、例えば、図４４に示したように、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号を生成し、生成した信号を出力信号Ｄｏｕｔとして出力する出力制御部４３を有していてもよい。この場合、制御部３９は、ＡＰＤ１２，２２の双方に負バイアスが印加されているときに、出力信号Ｄ１と出力信号Ｄ２とを所定のブレンド比率でブレンドすることを指示する制御信号（以下、「制御信号ｃｔｌ」と称する。）を出力制御部４３に出力する。制御部３９は、例えば、温度計４０の温度が閾値Ｔｔｈ１より大きく閾値Ｔｔｈ２よりも小さいとき、制御信号ｃｔｌを出力制御部４３に出力する。
【０２０５】
また、例えば、第２の実施の形態において、ロジック回路８０が、例えば、図４５に示したように、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号を生成し、生成した信号を出力信号Ｄｏｕｔとして出力する出力制御部８７を有していてもよい。この場合、制御部８５は、ＡＰＤ７３，７４の双方に負バイアスが印加されているときに、制御信号ｃｔｌを出力制御部８７に出力する。制御部８５は、例えば、温度計４０の温度が閾値Ｔｔｈ１より大きく閾値Ｔｔｈ２よりも小さいとき、制御信号ｃｔｌを出力制御部８７に出力する。
【０２０６】
また、例えば、第３の実施の形態において、ロジック回路１２０が、例えば、図４６に示したように、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号を生成し、生成した信号を出力信号Ｄｏｕｔとして出力する出力制御部１２７を有していてもよい。この場合、制御部１２５は、例えば、温度計１３０の温度が閾値Ｔｔｈ１より大きく閾値Ｔｔｈ２よりも小さいとき、制御信号ｃｔｌを出力制御部１２７に出力する。
【０２０７】
このように、本変形例では、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号が出力信号Ｄｏｕｔとして出力される。これにより、出力信号Ｄｏｕｔとして、出力信号Ｄ１および出力信号Ｄ２のいずれか一方だけを出力した場合と比べて、信号レベルが高く、Ｓ／Ｎ比の低い信号を出力することが可能となる。
【０２０８】
[[変形例Ｃ]]
上記各実施の形態およびその変形例において、例えば、図４７、図４８、図４９に示したように、温度計４０，１３０が省略されていてもよい。なお、図４７には、図１の受光装置１の一変形例が示されている。図４８には、図１９の受光装置２の一変形例が示されている。図４９には、図３２の受光装置３の一変形例が示されている。
【０２０９】
この場合、ロジック回路３０は、出力信号Ｄ１，Ｄ２に基づいて、ＡＰＤ１２およびＡＰＤ２２のいずれか一方にだけ負バイアスを印加するよう電源部４１，４２を制御する。ロジック回路３０は、例えば、図５０に示したように、出力信号Ｄ１，Ｄ２の信号レベルの大小関係、または、出力信号Ｄ１，Ｄ２のＳ／Ｎ比の大小関係に基づいて、ＡＰＤ１２およびＡＰＤ２２のいずれか一方にだけ負バイアスを印加するよう電源部４１，４２を制御する。
【０２１０】
ロジック回路３０は、例えば、図１３のステップＳ１０１において、出力信号Ｄ２の信号レベルが出力信号Ｄ１の信号レベル以上の場合、または、出力信号Ｄ２のＳ／Ｎ比が出力信号Ｄ１のＳ／Ｎ比以上の場合、ステップＳ１０２を実行する。一方、ロジック回路３０は、例えば、図１３のステップＳ１０１において、出力信号Ｄ２の信号レベルが出力信号Ｄ１の信号レベルよりも小さい場合、または、出力信号Ｄ２のＳ／Ｎ比が出力信号Ｄ１のＳ／Ｎ比よりも小さい場合、ステップＳ１０４を実行する。
【０２１１】
このように、ロジック回路３０では、出力信号Ｄ１，Ｄ２に基づいて、ＡＰＤ１２およびＡＰＤ２２のいずれか一方にだけ負バイアスを印加するよう電源部４１，４２の制御が行われる。これにより、温度計４０がなくても、ＰＤＥの保証範囲を広げることができる。
【０２１２】
また、ロジック回路８０は、出力信号Ｄ１，Ｄ２に基づいて、出力信号Ｄ１，Ｄ２のいずれかを出力信号Ｄｏｕｔとして出力するよう入出力部８４を制御する。ロジック回路８０は、例えば、図５０に示したように、出力信号Ｄ１，Ｄ２の信号レベルの大小関係、または、出力信号Ｄ１，Ｄ２のＳ／Ｎ比の大小関係に基づいて、出力信号Ｄ１，Ｄ２のいずれかを出力信号Ｄｏｕｔとして出力するよう入出力部８４を制御する。
【０２１３】
ロジック回路８０は、例えば、図２９のステップＳ４０１において、出力信号Ｄ２の信号レベルが出力信号Ｄ１の信号レベル以上の場合、または、出力信号Ｄ２のＳ／Ｎ比が出力信号Ｄ１のＳ／Ｎ比以上の場合、ステップＳ４０２を実行する。一方、ロジック回路８０は、例えば、図２９のステップＳ４０１において、出力信号Ｄ２の信号レベルが出力信号Ｄ１の信号レベルよりも小さい場合、または、出力信号Ｄ２のＳ／Ｎ比が出力信号Ｄ１のＳ／Ｎ比よりも小さい場合、ステップＳ４０４を実行する。
【０２１４】
このように、本変形例では、出力信号Ｄ１，Ｄ２に基づいて、出力信号Ｄ１，Ｄ２のいずれかを出力信号Ｄｏｕｔとして出力するよう入出力部８４が制御される。これにより、温度計４０がなくても、ＰＤＥの保証範囲を広げることができる。
【０２１５】
また、ロジック回路１２０は、出力信号Ｄ１，Ｄ２に基づいて、出力信号Ｄ１，Ｄ２のいずれかを出力信号Ｄｏｕｔとして出力するよう入出力部１２４を制御する。ロジック回路１２０は、例えば、図５０に示したように、出力信号Ｄ１，Ｄ２の信号レベルの大小関係、または、出力信号Ｄ１，Ｄ２のＳ／Ｎ比の大小関係に基づいて、出力信号Ｄ１，Ｄ２のいずれかを出力信号Ｄｏｕｔとして出力するよう入出力部１２４を制御する。
【０２１６】
ロジック回路１２０は、例えば、図４１のステップＳ６０１において、出力信号Ｄ２の信号レベルが出力信号Ｄ１の信号レベル以上の場合、または、出力信号Ｄ２のＳ／Ｎ比が出力信号Ｄ１のＳ／Ｎ比以上の場合、ステップＳ６０２を実行する。一方、ロジック回路１２０は、例えば、図４１のステップＳ６０１において、出力信号Ｄ２の信号レベルが出力信号Ｄ１の信号レベルよりも小さい場合、または、出力信号Ｄ２のＳ／Ｎ比が出力信号Ｄ１のＳ／Ｎ比よりも小さい場合、ステップＳ６０４を実行する。
【０２１７】
このように、本変形例では、出力信号Ｄ１，Ｄ２に基づいて、出力信号Ｄ１，Ｄ２のいずれかを出力信号Ｄｏｕｔとして出力するよう入出力部１２４が制御される。これにより、温度計１３０がなくても、ＰＤＥの保証範囲を広げることができる。
【０２１８】
[[変形例Ｄ]]
上記変形例Ｂにおいて、例えば、図５１、図５２、図５３に示したように、温度計４０，１３０が省略されていてもよい。なお、図５１には、図４４の受光装置１の一変形例が示されている。図５２には、図４５の受光装置２の一変形例が示されている。図５３には、図４６の受光装置３の一変形例が示されている。
【０２１９】
ロジック回路３０が、例えば、図５１に示したように、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号を生成し、生成した信号を出力信号Ｄｏｕｔとして出力する出力制御部４３を有しているとする。この場合、制御部３９は、出力信号Ｄ１，Ｄ２に基づいて、制御信号ｃｔｌを出力制御部４３に出力する。制御部３９は、例えば、例えば、図５０に示したように、出力信号Ｄ１，Ｄ２の信号レベルの大小関係、または、出力信号Ｄ１，Ｄ２のＳ／Ｎ比の大小関係に基づいて、制御信号ｃｔｌを出力制御部４３に出力する。
【０２２０】
ロジック回路８０が、例えば、図５２に示したように、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号を生成し、生成した信号を出力信号Ｄｏｕｔとして出力する出力制御部８７を有していてもよい。この場合、制御部８５は、出力信号Ｄ１，Ｄ２に基づいて、制御信号ｃｔｌを出力制御部８７に出力する。制御部８５は、図５０に示したように、出力信号Ｄ１，Ｄ２の信号レベルの大小関係、または、出力信号Ｄ１，Ｄ２のＳ／Ｎ比の大小関係に基づいて、制御信号ｃｔｌを出力制御部８７に出力する。
【０２２１】
ロジック回路１２０が、例えば、図５３に示したように、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号を生成し、生成した信号を出力信号Ｄｏｕｔとして出力する出力制御部１２７を有していてもよい。この場合、制御部１２５は、出力信号Ｄ１，Ｄ２に基づいて、制御信号ｃｔｌを出力制御部１２７に出力する。制御部１２５は、図５０に示したように、出力信号Ｄ１，Ｄ２の信号レベルの大小関係、または、出力信号Ｄ１，Ｄ２のＳ／Ｎ比の大小関係に基づいて、制御信号ｃｔｌを出力制御部１２７に出力する。
【０２２２】
このように、本変形例では、出力信号Ｄ１，Ｄ２に基づいて、出力信号Ｄ１と、出力信号Ｄ２とを所定のブレンド比率でブレンドした信号が出力信号Ｄｏｕｔとして出力される。これにより、出力信号Ｄｏｕｔとして、出力信号Ｄ１および出力信号Ｄ２のいずれか一方だけを出力した場合と比べて、信号レベルが高く、Ｓ／Ｎ比の低い信号を出力することが可能となる。
【０２２３】
＜６．適用例＞
以下に、上記各実施の形態およびそれらの変形例に係る受光装置１，２，３（以下、単に「受光装置１，２，３」と称する。）の適用例について説明する。
【０２２４】
[適用例１]
図５４は、受光装置１，２，３を備えた撮像装置４の概略構成の一例を表したものである。撮像装置４は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。撮像装置４は、例えば、受光装置１，２，３、光学系６１、シャッタ装置６２、制御回路６３、ＤＳＰ回路６４、フレームメモリ６５、表示部６６、記憶部６７、操作部６８および電源部６９を備えている。撮像装置４において、受光装置１，２，３、ＤＳＰ回路６４、フレームメモリ６５、表示部６６、記憶部６７、操作部６８および電源部６９は、バスライン５３を介して相互に接続されている。撮像装置４において、受光装置１，２，３に設けられた信号処理部３３，３７，８３，１２３は、上述のカウンタ部となっている。
【０２２５】
光学系６１は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を受光装置１，２，３に導き、受光装置１，２，３の受光面に結像させる。シャッタ装置６２は、光学系６１および受光装置１，２，３の間に配置され、制御回路６３の制御に従って、受光装置１，２，３への光照射期間および遮光期間を制御する。受光装置１，２，３は、光学系６１およびシャッタ装置６２を介して受光面に結像される光に応じて、一定期間、検出信号を蓄積する。受光装置１，２，３に蓄積された検出信号（画素ごとのカウンタ値）は、画素信号として、制御回路６３から供給される駆動信号（タイミング信号）に従ってＤＳＰ回路６４に転送される。つまり、受光装置１，２，３は、光学系６１およびシャッタ装置６２を介して入射された像光（入射光）を受光し、受光した像光（入射光）に応じた画素信号をＤＳＰ回路６４に出力する。制御回路６３は、受光装置１，２，３の転送動作、および、シャッタ装置６２のシャッタ動作を制御する駆動信号を出力して、受光装置１，２，３およびシャッタ装置６２を駆動する。
【０２２６】
ＤＳＰ回路６４は、受光装置１，２，３から出力される画素信号に基づいて、撮像画像を生成する信号処理回路である。フレームメモリ６５は、ＤＳＰ回路６４により生成された撮像画像を、フレーム単位で一時的に保持する。表示部６６は、例えば、液晶パネルや有機EL（Electro  Luminescence）パネル等のパネル型表示装置からなり、受光装置１，２，３で撮像された動画又は静止画を表示する。記憶部６７は、受光装置１，２，３で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。操作部６８は、ユーザによる操作に従い、撮像装置４が有する各種の機能についての操作指令を発する。電源部６９は、受光装置１，２，３、ＤＳＰ回路６４、フレームメモリ６５、表示部６６、記憶部６７および操作部６８の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０２２７】
本適用例では、受光装置１，２，３が撮像装置４に適用される。これにより、撮像装置４を幅広い温度範囲で保証することが可能となる。
【０２２８】
[適用例２]
図５５は、受光装置１，２，３を備えた距離測定装置５の概略構成の一例を表したものである。距離測定装置５は、ＴＯＦ（Time Of Flight）方式により被検体１００までの距離を測定するものである。距離測定装置５は、光源として光源９１を備えており、受光部として受光装置１，２，３を備えている。距離測定装置５は、例えば、光源９１、受光装置１，２，３、レンズ９２，９４、ドライバ９３、信号処理部９５、制御部９６、表示部９７および記憶部９８を備えている。距離測定装置５において、受光装置１，２，３に設けられた信号処理部３３，３７，８３，１２３は、上述の時間計測部となっている。
【０２２９】
受光装置１，２，３は、被検体１００で反射された光を検出する。レンズ９２は、光源９１から出射された光を平行光化するためのレンズであり、コリメートレンズである。レンズ９４は、被検体１００で反射された光を集光し、受光装置１，２，３に導くためのレンズであり、集光レンズである。
【０２３０】
ドライバ９３は、光源９１を駆動するためのドライバ回路である。信号処理部９５は、受光装置１，２，３から入力された信号と、制御部９６から参照信号との差分に対応する信号を生成するための回路である。制御部９６は、例えば、Time to Digital Converter (TDC)を含んで構成されている。参照信号は、制御部９６から入力される信号であってもよいし、光源９１の出力を直接検出する検出部の出力信号であってもよい。制御部９６は、例えば、受光装置１，２，３、ドライバ９３、信号処理部９５、表示部９７および記憶部９８を制御するプロセッサである。制御部９６は、信号処理部９５で生成された信号に基づいて、被検体１００までの距離を計測する回路である。制御部９６は、被検体１００までの距離についての情報を表示するための映像信号を生成し、表示部９７に出力する。表示部９７は、制御部９６から入力された映像信号に基づいて、被検体１００までの距離についての情報を表示する。制御部９６は、被検体１００までの距離についての情報を記憶部９８に格納する。
【０２３１】
本適用例では、受光装置１，２，３が距離測定装置５に適用される。これにより、距離測定装置５を幅広い温度範囲で保証することが可能となる。
【０２３２】
＜７．応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０２３３】
図５６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０２３４】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【０２３５】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０２３６】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０２３７】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０２３８】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０２３９】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０２４０】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ  Ｄｒｉｖｅｒ  Ａｓｓｉｓｔａｎｃｅ  Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【０２４１】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０２４２】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検出した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０２４３】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０２４４】
図５７は、撮像部１２０３１の設置位置の例を示す図である。
【０２４５】
図５７は、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０２４６】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０２４７】
なお、図５７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０２４８】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０２４９】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０２５０】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０２５１】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０２５２】
以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、受光装置１，２，３は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、撮像部１２０３１を幅広い温度範囲で保証することが可能となる。
【０２５３】
以上、複数の実施の形態およびそれらの変形例、適用例および応用例を挙げて本開示を説明したが、本開示は実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
【０２５４】
また、例えば、本開示は以下のような構成を取ることができる。
（１）
高電界領域および光電変換領域を含む受光素子が画素ごとに設けられ、かつ前記画素ごとに設けられた複数の前記受光素子には高検出効率（Photon Detection. Efficiency：ＰＤＥ）の温度領域が互いに異なるとともに前記温度領域の一部が互いに重なり合う複数種類の素子が含まれる画素アレイを備えた
受光装置。
（２）
複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
前記複数の第１受光素子は、第１半導体基板に形成され、
前記複数の第２受光素子は、前記第１半導体基板とは別体の第２半導体基板に形成されている
（１）に記載の受光装置。
（３）
複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
前記複数の第１受光素子および前記複数の第２受光素子は、共通の半導体基板に形成されている
（１）に記載の受光装置。
（４）
複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
前記複数の第１受光素子および前記複数の第２受光素子は、前記画素アレイにおいて交互に配置されている
（１）に記載の受光装置。
（５）
複数の前記受光素子には、高検出効率の温度領域が相対的に低温側に分布する複数の第１受光素子と、高検出効率の温度領域が相対的に高温側に分布する複数の第２受光素子が含まれ、
各前記画素には、１つの前記第１受光素子および１つの前記第２受光素子がそれぞれ副画素として含まれている
（１）に記載の受光装置。
（６）
各前記受光素子に負バイアス電圧を印加する電源部を更に備えた
（１）ないし（５）のいずれか１つに記載の受光装置。
（７）
前記画素アレイの温度を計る温度計と、
前記温度計の温度に応じて、前記第１受光素子および前記第２受光素子のいずれか一方にだけ前記負バイアスを印加するよう前記電源部を制御する制御部と
を更に備えた
（６）に記載の受光装置。
（８）
前記第１受光素子および前記第２受光素子から出力された信号に基づいて、前記第１受光素子および前記第２受光素子のいずれか一方にだけ前記負バイアスを印加するよう前記電源部を制御する制御部と
を更に備えた
（６）に記載の受光装置。
（９）
前記画素アレイの温度を計る温度計と、
前記温度計の温度に応じて、前記第１受光素子および前記第２受光素子の双方に前記負バイアスを印加するよう前記電源部を制御する制御部と
を更に備えた
（６）に記載の受光装置。
（１０）
前記第１受光素子および前記第２受光素子から出力された信号に基づいて、前記第１受光素子および前記第２受光素子の双方に前記負バイアスを印加するよう前記電源部を制御する制御部と
を更に備えた
（６）に記載の受光装置。
（１１）
前記第１受光素子および前記第２受光素子の双方に前記負バイアスが印加されているときに、前記第１受光素子から出力された信号と、前記第２受光素子から出力された信号とのブレンド比率を制御する出力制御部を更に備えた
（９）に記載の受光装置。
（１２）
前記第１受光素子および前記第２受光素子から出力された信号に基づいて、前記第１受光素子から出力された信号と、前記第２受光素子から出力された信号とのブレンド比率を制御する出力制御部を更に備えた
（１０）に記載の受光装置。
（１３）
前記電源部は、各前記受光素子に共通の負バイアス電圧を印加する
（６）に記載の受光装置。
（１４）
前記電源部は、各前記受光素子に、前記受光画素に応じた値の負バイアス電圧を印加する
（６）に記載の受光装置。
（１５）
高電界領域および光電変換領域を含む受光素子が画素ごとに設けられ、かつ前記画素ごとに設けられた複数の前記受光素子には高検出効率（Photon Detection. Efficiency：ＰＤＥ）の温度領域が互いに異なるとともに前記温度領域の一部が互いに重なり合う複数種類の素子が含まれる画素アレイと、
前記画素アレイから出力された信号に基づいて撮像画像を生成する信号処理部と
を備えた
撮像装置。
（１６）
高電界領域および光電変換領域を含む受光素子が画素ごとに設けられ、かつ前記画素ごとに設けられた複数の前記受光素子には高検出効率（Photon Detection. Efficiency：ＰＤＥ）の温度領域が互いに異なるとともに前記温度領域の一部が互いに重なり合う複数種類の素子が含まれる画素アレイと、
前記画素アレイから出力された信号に基づいて被検体までの距離を計測する信号処理部と
を備えた
距離測定装置。
【０２５５】
本開示の一実施の形態に係る受光装置、撮像装置および距離測定装置によれば、画素ごとに設けられた複数の受光素子に、ＰＤＥの温度領域が互いに異なるとともに温度領域の一部が互いに重なり合う複数種類の素子が含まれるようにしたので、低温時および高温時のいずれにおいても、ＰＤＥの低下を抑制することが可能である。その結果、ＰＤＥの保証範囲を広げることが可能である。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
【符号の説明】
【０２５６】
１，２，３…受光装置、１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，２Ａ，２Ｂ，２Ｃ，２Ｄ，２Ｅ，３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅ…チップ、４…撮像装置、５…距離測定装置、１０…低温用受光部、１０Ａ，２０Ａ，５０Ａ，７０Ａ，１１０Ａ…画素アレイ、１１，２１，５１，７１，７２，Ｐｘ…画素、１２，２２，５２，７３，７４，１１１，１１２…ＡＰＤ、１２ａ，２２ａ，７３ａ，７４ａ，１１３ａ…ｎ型半導体領域、１２ｂ，２２ｂ，７３ｂ，７４ｂ，１１３ｂ，１１３ｆ…ｐ型半導体領域、１２ｃ，２２ｃ，７３ｃ，７４ｃ，１１３ｃ，１１３ｇ…ウェル層、１２ｄ，２２ｄ，７３ｄ，７４ｄ，１１３ｄ，１１３ｈ…アノード、１２ｅ，２２ｅ，７３ｅ，７４ｅ，１１３ｅ，１１３ｉ…ホール蓄積領域、１３，２３，７５，１１４，１１５…分離領域、１４，２４，７６，１１６…配線層、１５，２５，７７，１１７…オンチップレンズ、１６，１７，２６，２７，７８，７９，１１６ａ，１１６ｂ，１１６ｃ…コンタクト、１８，２８…ラッチ回路、２０…高温用受光部、３０，６０，８０，１２０…ロジック回路、３１，３５，８１，１２１…画素駆動部、３２，３６，８２，１２２…ＭＵＸ、３３，３７，８３，１２３…信号処理部、３４，３８，８４，１２４…入出力部、３９，８５，１２５…制御部、４０，１３０…温度計、４１，４２，８６，１２６…電源部、４３，８７，１２７…出力制御部、５０…中温用受光部、５３…バスライン、６１…光学系、６２…シャッタ装置、６３…制御部、６４…ＤＳＰ回路、６５…フレームメモリ、６６…表示部、６７…記憶部、６８…操作部、６９…電源部、７０，１１０…受光部、９１…光源、９２，９４…レンズ、９３…ドライバ、９５…信号処理部、９６…制御部、９７…表示部、９８…記憶部、１００…被検体、１２０００…車両制御システム、１２００１…通信ネットワーク、１２０１０…駆動系制御ユニット、１２０２０…ボディ系制御ユニット、１２０３０…車外情報検出ユニット、１２０３１…撮像部、１２０４０…車内情報検出ユニット、１２０４１…運転者状態検出部、１２０５０…統合制御ユニット、１２０５１…マイクロコンピュータ、１２０５２…音声画像出力部、１２０５３…車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）、１２０６１…オーディオスピーカ、１２０６２…表示部、１２０６３…インストルメントパネル、１２１００…車両、１２１０１，１２１０２，１２１０３，１２１０４，１２１０５…撮像部、１２１１１，１２１１２，１２１１３，１２１１４…撮像範囲、Ｄ１，Ｄ２，Ｄ３，ＤＥＣ…アドレスデータ、Ｄｏｕｔ…出力信号、ＤＴＬ…信号線、ＧＮＤ…グラウンド線、ＧＴＬ…ゲート線、ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ４…インバータ、ＯＬ，ＯＬ１，ＯＬ２…オーバーラップ領域、Ｐａ，Ｐｂ…副画素、ＰＷＬ１，ＰＷＬ２…電源線、ＳＥＴ…トリガ信号、ＳＷ１，ＳＷ２…スイッチ素子、Ｔｒ１，Ｔｒ２…トランジスタ、Ｔｔｈ，Ｔｔｈ１，Ｔｔｈ２，Ｔｔｈ３，Ｔｔｈ４…閾値、Ｖａ，Ｖｂ，Ｖｃ，Ｖｅ…電源電圧。
【図１】
2020174149.tif 000003
【図２】
2020174149.tif 000004
【図３】
2020174149.tif 000005
【図４】
2020174149.tif 000006
【図５】
2020174149.tif 000007
【図６】
2020174149.tif 000008
【図７】
2020174149.tif 000009
【図８】
2020174149.tif 000010
【図９】
2020174149.tif 000011
【図１０】
2020174149.tif 000012
【図１１】
2020174149.tif 000013
【図１２】
2020174149.tif 000014
【図１３】
2020174149.tif 000015
【図１４】
2020174149.tif 000016
【図１５】
2020174149.tif 000017
【図１６】
2020174149.tif 000018
【図１７】
2020174149.tif 000019
【図１８】
2020174149.tif 000020
【図１９】
2020174149.tif 000021
【図２０】
2020174149.tif 000022
【図２１】
2020174149.tif 000023
【図２２】
2020174149.tif 000024
【図２３】
2020174149.tif 000025
【図２４】
2020174149.tif 000026
【図２５】
2020174149.tif 000027
【図２６】
2020174149.tif 000028
【図２７】
2020174149.tif 000029
【図２８】
2020174149.tif 000030
【図２９】
2020174149.tif 000031
【図３０】
2020174149.tif 000032
【図３１】
2020174149.tif 000033
【図３２】
2020174149.tif 000034
【図３３】
2020174149.tif 000035
【図３４】
2020174149.tif 000036
【図３５】
2020174149.tif 000037
【図３６】
2020174149.tif 000038
【図３７】
2020174149.tif 000039
【図３８】
2020174149.tif 000040
【図３９】
2020174149.tif 000041
【図４０】
2020174149.tif 000042
【図４１】
2020174149.tif 000043
【図４２】
2020174149.tif 000044
【図４３】
2020174149.tif 000045
【図４４】
2020174149.tif 000046
【図４５】
2020174149.tif 000047
【図４６】
2020174149.tif 000048
【図４７】
2020174149.tif 000049
【図４８】
2020174149.tif 000050
【図４９】
2020174149.tif 000051
【図５０】
2020174149.tif 000052
【図５１】
2020174149.tif 000053
【図５２】
2020174149.tif 000054
【図５３】
2020174149.tif 000055
【図５４】
2020174149.tif 000056
【図５５】
2020174149.tif 000057
【図５６】
2020174149.tif 000058
【図５７】
2020174149.tif 000059