(57)【要約】      （修正有）【課題】積層セラミックコンデンサの絶縁抵抗を測定する際に、測定端子と積層セラミックコンデンサ間で発生するスパークを抑制できる検査装置を提供する。【解決手段】積層セラミックコンデンサの検査装置において、印加回路によって、積層セラミックコンデンサ１０に対して定格電圧以上の直流電圧で継続的に一定時間充電し、放電用回路によって、充電後の積層セラミックコンデンサ１０の電荷を一旦、印加電圧に対して所定の範囲で電荷を放電させ、放電後の積層セラミックコンデンサ１０に対し、測定端子７２ａ、７２ｂを外部電極２４ａ，２４ｂに接触させ、測定端子７２ａ、７２ｂを外部電極２４ａ、２４ｂに接触させた後に、再度、印加回路によって積層セラミックコンデンサ１０に対して積層セラミックコンデンサ１０の定格電圧以上の直流電圧を充電した後、絶縁抵抗ＩＲを測定して積層セラミックコンデンサ１０の良否を判定する。【選択図】図８
2020102483.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層および積層された複数の内部電極層を有する積層体と、前記複数の内部電極に接続される外部電極と、を有する複数の積層セラミックコンデンサを保持して搬送する搬送手段と、
複数の前記積層セラミックコンデンサに対し、前記積層セラミックコンデンサの定格電圧以上の直流電圧を継続的に充電する印加回路および充電端子と、
充電後の前記積層セラミックコンデンサの電荷を、印加電圧に対して所定の範囲で電荷を放電させる放電用回路と、
放電後の前記積層セラミックコンデンサの絶縁抵抗を測定する測定端子と、
を有する、積層セラミックコンデンサの良否判定装置であって、
前記印加回路によって、複数の前記積層セラミックコンデンサに対して前記積層セラミックコンデンサの定格電圧以上の直流電圧を継続的に一定時間充電し、
前記放電用回路によって、充電後の前記積層セラミックコンデンサの電荷を一旦、印加電圧に対して所定の範囲で電荷を放電させ、
放電後の前記積層セラミックコンデンサに対し、前記測定端子を前記外部電極に接触させ、
前記測定端子を前記外部電極に接触させた後に、再度前記印加回路によって前記積層セラミックコンデンサに対して前記積層セラミックコンデンサの定格電圧以上の直流電圧を充電した後、絶縁抵抗を測定して積層セラミックコンデンサの良否を判定する積層セラミックコンデンサの良否判定装置。
【請求項２】
前記搬送手段はローターを含む、請求項１に記載の積層セラミックコンデンサの良否判定装置。
【請求項３】
前記放電用回路は抵抗を含む、請求項１または請求項２に記載の積層セラミックコンデンサの良否判定装置。
【請求項４】
前記印加電圧に対して所定の範囲で電荷を放電させる放電用の抵抗は、印加電圧に対して５０％以上７０％以下の範囲で電荷を放電させる、請求項１に記載の積層セラミックコンデンサの良否判定装置。
【請求項５】
積層された複数の誘電体層および積層された複数の内部電極層を有する積層体と、前記複数の内部電極に接続される外部電極と、を有する積層セラミックコンデンサの絶縁抵抗を測定し、前記絶縁抵抗の測定結果に基づいて、良品および不良品を判定する積層セラミックコンデンサの良否判定方法であって、
複数の前記積層セラミックコンデンサに対し、前記積層セラミックコンデンサの定格電圧以上の直流電圧を継続的に充電する工程と、
充電後の前記積層セラミックコンデンサの電荷を一旦、印加電圧に対して所定の範囲で放電を行う工程と、
放電後の前記積層セラミックコンデンサに対し、測定端子を前記外部電極に接触させる工程と、
前記測定端子を前記外部電極に接触させた後に、再度、前記積層セラミックコンデンサに対し、前記積層セラミックコンデンサの定格電圧以上の直流電圧を充電した後、前記絶縁抵抗を測定して積層セラミックコンデンサの良否を判定する工程と、
を有する、積層セラミックコンデンサの良否判定方法。
【請求項６】
前記印加電圧に対して所定の範囲で放電を行う工程は、印加電圧に対して５０％以上７０％以下の範囲で電荷を放電させる、請求項３に記載の積層セラミックコンデンサの良否判定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサの良否判定装置およびその良否判定方法に関し、特に、積層セラミックコンデンサの絶縁抵抗の測定結果に基づいて、その電気的特性の良否を判定する、積層セラミックコンデンサの良否判定装置およびその良否判定方法に関する。
【背景技術】
【０００２】
一般的に、電子機器などに使用される積層セラミックコンデンサは、市場に出荷される前の検査工程において、通常、静電容量および絶縁抵抗のような電気的特性が測定される。そして、その測定結果に基づいて積層セラミックコンデンサの良品、不良品の選別が行なわれている。
特に、積層セラミックコンデンサの絶縁抵抗を測定する測定方法では、先ず、たとえばターンテーブルの保持部にそれぞれ保持された積層セラミックコンデンサに充電端子を接触させ、直流電圧を断続的に充電しながら積層セラミックコンデンサがターンテーブルで間欠的に搬送される。この場合、ターンテーブルが停止されている間だけ充電端子が積層セラミックコンデンサに接触し、ターンテーブルが回転し次の充電端子に接触するまでの間では積層セラミックコンデンサには何らの充電端子も接触しないので、充電領域における積層セラミックコンデンサに対する充電は断続的なものとなっている。
次に、充電が完了した積層セラミックコンデンサに対して測定端子を当てて絶縁抵抗の測定が行われる。そして、この絶縁抵抗の測定結果に基づいて、積層セラミックコンデンサの良品、不良品の選別が行われる（たとえば、特許文献１の図２を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４−２５４７６９号公報（第１頁の第２欄の第５行目〜第２頁の第３欄の第２１行目の記載、図２）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、このような従来の積層セラミックコンデンサの良否判定では、積層セラミックコンデンサの使用される電圧領域が、例えば、ＤＣ：７５０Ｖ以上の中高圧領域になると、不具合が生じる場合があった。
具体的に言うと、上記の従来の絶縁抵抗を測定する工程では、充電領域における積層セラミックコンデンサに対する充電が断続的なものとなっているため、積層セラミックコンデンサは、電荷が充電されたまま次の絶縁抵抗の測定位置に搬送され、絶縁抵抗が測定されるものとなっている。
一方で、放電位置における放電側（マイナス側）の測定端子は、実装基板のＧＮＤ電極に短絡しており、電位的には０Ｖ（ゼロボルト）となるため、印加側（プラス側）の測定端子、積層セラミックコンデンサ間の電位差がたとえば３ＫＶ／ｍｍを超えると、一般的にスパーク（絶縁破壊）が生じる恐れがあった。
この場合、積層セラミックコンデンサが使用される電圧領域が、例えば、ＤＣ：７５０Ｖ以上の中高圧領域になると、積層セラミックコンデンサの外部電極と、積層セラミックコンデンサの外部電極に接して絶縁抵抗を測定する端子（測定端子）と、の間の電位差が大きくなるため、より大きなスパークが発生してしまうことがあった。
本発明の発明者の鋭意研究の結果、この大きなスパークによって発生したノイズが原因となり、例えば、測定設備の制御用パソコンとＩＲメータ間の通信トラブルを発生させ、絶縁抵抗の測定ができなくなり、設備が停止してしまうという不具合を生じることがわかった。
【０００５】
それゆえに、本発明の主たる目的は、上記の不具合を解消することができる、積層セラミックコンデンサの良否判定装置およびその良否判定方法を提供することである。
すなわち、積層セラミックコンデンサの絶縁抵抗を測定する際に、測定端子および積層セラミックコンデンサ間で発生するスパークのエネルギーを抑えることができ、このスパークによって発生するノイズの抑制が可能な積層セラミックコンデンサの良否判定装置およびその良否判定方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に係る本発明は、積層された複数の誘電体層および積層された複数の内部電極層を有する積層体と、複数の内部電極に接続される外部電極と、を有する複数の積層セラミックコンデンサを保持して搬送する搬送手段と、複数の積層セラミックコンデンサに対し、積層セラミックコンデンサの定格電圧以上の直流電圧を継続的に充電する印加回路および充電端子と、充電後の前記積層セラミックコンデンサの電荷を、印加電圧に対して所定の範囲で電荷を放電させる放電用回路と、放電後の前記積層セラミックコンデンサの絶縁抵抗を測定する測定端子と、を有する、積層セラミックコンデンサの良否判定装置であって、印加回路によって、複数の積層セラミックコンデンサに対して積層セラミックコンデンサの定格電圧以上の直流電圧を継続的に一定時間充電し、放電回路によって、充電後の積層セラミックコンデンサの電荷を一旦、印加電圧に対して所定の範囲で電荷を放電させ、放電後の前記積層セラミックコンデンサに対し、測定端子を外部電極に接触させ、測定端子を外部電極に接触させた後に、再度、印加回路によって積層セラミックコンデンサに対して積層セラミックコンデンサの定格電圧以上の直流電圧を充電した後、絶縁抵抗を測定して積層セラミックコンデンサの良否を判定する積層セラミックコンデンサの良否判定装置である。
請求項２に係る本発明は、請求項１に係る積層セラミックコンデンサの良否判定装置に従属する発明であって、搬送手段は搬送ローターを含む、積層セラミックコンデンサの良否判定装置である。
請求項３に係る本発明は、請求項１または請求項２に係る積層セラミックコンデンサの良否判定装置に従属する発明であって、放電用回路は抵抗を含む、積層セラミックコンデンサの良否判定装置である。
請求項４に係る本発明は、請求項１に係る積層セラミックコンデンサの良否判定装置に従属する発明であって、印加電圧に対して所定の範囲で電荷を放電させる放電用の抵抗は、印加電圧に対して５０％以上７０％以下の範囲で電荷を放電させる、積層セラミックコンデンサの良否判定装置である。
請求項５に係る本発明は、積層された複数の誘電体層および積層された複数の内部電極層を有する積層体と、複数の内部電極に接続される外部電極と、を有する積層セラミックコンデンサの絶縁抵抗を測定し、絶縁抵抗の測定結果に基づいて、良品および不良品を判定する積層セラミックコンデンサの良否判定方法であって、複数の積層セラミックコンデンサに対し、積層セラミックコンデンサの定格電圧以上の直流電圧を継続的に充電する工程と、充電後の前記積層セラミックコンデンサの電荷を一旦、印加電圧に対して所定の範囲で放電を行う工程と、放電後の積層セラミックコンデンサに対し、測定端子を外部電極に接触させる工程と、測定端子を前記外部電極に接触させた後に、再度、積層セラミックコンデンサに対し、積層セラミックコンデンサの定格電圧以上の直流電圧を充電した後、絶縁抵抗を測定して積層セラミックコンデンサの良否を判定する工程と、を有する、積層セラミックコンデンサの良否判定方法である。
請求項６に係る本発明は、請求項５に係る積層セラミックコンデンサの良否判定方法に従属する発明であって、印加電圧に対して所定の範囲で放電を行う工程は、印加電圧に対して５０％以上７０％以下の範囲で電荷を放電させる、積層セラミックコンデンサの良否判定方法である。
【発明の効果】
【０００７】
本発明の積層セラミックコンデンサの良否判定装置およびその良否判定方法によれば、積層セラミックコンデンサの絶縁抵抗を測定する際に、測定端子および積層セラミックコンデンサ間で発生するスパークのエネルギーを抑えることができ、このスパークによって発生するノイズの抑制が可能な積層セラミックコンデンサの良否判定装置およびその良否判定方法が得られる、という効果がある。
【０００８】
本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【０００９】
【図１】本発明に係る積層セラミックコンデンサの一例を示す外観斜視図である。
【図２】本発明に係る積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における断面図である。
【図３】本発明に係る積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。
【図４】（ａ）本発明に係る積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が２つに分割された構造を示す図である。（ｂ）本発明に係る積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が３つに分割された構造を示す図である。（ｃ）本発明に係る積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が４つに分割された構造を示す図である。
【図５】本発明に係る積層セラミックコンデンサの良否判定装置の一例を図解的に示す平面図である。
【図６】図５に示す積層セラミックコンデンサの搬送手段の構造を示すために、その要部（特に、図５の一点鎖線で囲まれたＡ部分に示される箇所）を断面視的に図解した説明図である。
【図７】図５に示す積層セラミックコンデンサの良否判定装置の絶縁抵抗の測定方法による積層セラミックコンデンサの両端の電圧の時間変化図であって、且つ、その良否判定装置の作用・効果を示す要部説明図である。
【図８】図５，図６，図８等で示された本発明に係る積層セラミックコンデンサの良否判定装置の構造を具体的に説明するための要部説明図である。
【図９】絶縁抵抗測定前の充電ステーションと充電／測定ステーションでの積層セラミックコンデンサの両端の電圧の時間変化図であって、且つ、図５，図６，図８等で示された本発明に係る積層セラミックコンデンサの良否判定装置の作用・効果を示す要部説明図である。
【図１０】本発明に係る積層セラミックコンデンサの良否判定装置に用いられる積層セラミックコンデンサの等価回路を示すモデル図である。
【図１１】本発明に係る積層セラミックコンデンサの良否判定装置の作用・効果を説明するための比較例の良否判定装置の一例を示す要部説明図である。
【図１２】図１１で示された比較例の良否判定装置の絶縁抵抗の測定方法による積層セラミックコンデンサの両端の電圧の時間変化図である。
【発明を実施するための形態】
【００１０】
この発明を実施するための形態では、先ず、本発明を適応することが可能な積層セラミックコンデンサの一例について、以下、詳細に説明する。
図１は、本発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、本発明にかかる積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における断面図である。図３は、本発明にかかる積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。図４（ａ）は、本発明にかかる積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が２つに分割された構造を示す図である。図４（ｂ）本発明にかかる積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が３つに分割された構造を示す図である。図４（ｃ）本発明にかかる積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が４つに分割された構造を示す図である。
【００１１】
図１ないし図４に示すように、積層セラミックコンデンサ１０は、直方体状形状を有する積層体１２を含む。
【００１２】
（積層体１２）
積層体１２は、積層された複数の誘電体層１４と複数の内部電極層１６とを含み、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆと、を含む。また、積層体１２は、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体１２の隣接する３面が交わる部分のことであり、稜線部とは、積層体１２の隣接する２面が交わる部分のことである。さらに、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全体に凹凸などが形成されていてもよい。
【００１３】
積層体１２の寸法は、第１の端面１２ｅと第２の端面１２ｆとを結ぶ長さ方向ｚの寸法Ｌが０．６ｍｍ以上３．２ｍｍ以下、第１の側面１２ｃと第２の側面１２ｄとを結ぶ幅方向ｙの寸法Ｗが、０．３ｍｍ以上２．５ｍｍ以下、第１の主面１２ａと第２の主面１２ｂとを結ぶ積層方向ｘの寸法Ｔが０．５ｍｍ以上２．５ｍｍ以下であることが好ましい。
【００１４】
（誘電体層１４）
積層体１２は、複数の誘電体層１４からなる外層部１４ａと複数の誘電体層１４と複数の内部電極層１６とからなる内層部１４ｂとを含む。外層部１４ａは、積層体１２の第１の主面１２ａおよび第２の主面１２ｂ側に位置し、第１の主面１２ａおよび第２の主面１２ｂと最も第１の主面１２ａまたは第２の主面１２ｂに近い内部電極層１６との間に位置する誘電体層１４である。また、両外層部１４ａに挟まれた領域が内層部１４ｂである。
【００１５】
積層体１２の誘電体層１４のセラミック材料としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
【００１６】
誘電体層１４の厚みは、０．７μｍ以上４．０μｍ以下であることが好ましい。誘電体層の枚数は、外層部１４ａも含め３００枚以上１２００枚以下であることが好ましい。外層部１４ａの厚みは、５０μｍ以上２００μｍ以下であることが好ましい。
【００１７】
（内部電極層１６）
内部電極層１６は、複数の誘電体層１４と交互に積層され、第１の端面１２ｅに露出する複数の第１の内部電極層１６ａと、複数の誘電体層１４と交互に積層され、第２の端面１２ｆに露出する複数の第２の内部電極層１６ｂとを有する。
【００１８】
第１の内部電極層１６ａは、第２の内部電極層１６ｂと互いに対向する第１の対向電極部１８ａと、第１の対向電極部１８ａから積層体１２の第１の端面１２ｅに引き出される第１の引出電極部２０ａとを備えている。第１の内部電極層１６ａの第１の引出電極部２０ａは、端部が積層体１２の第１の端面１２ｅの表面に引き出されており、露出部を形成している。
【００１９】
第２の内部電極層１６ｂは、第１の内部電極層１６ａと互いに対向する第２の対向電極部１８ｂと、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆに引き出される第２の引出電極部２０ｂとを備えている。第２の内部電極層１６ｂの第２の引出電極部２０ｂは、端部が積層体１２の第２の端面１２ｆの表面に引き出されており、露出部を形成している。
【００２０】
対向電極部１８は、第１の内部電極層１６ａの第１の対向電極部１８ａおよび第２の内部電極層１６ｂの第２の対向電極部１８ｂによって構成される。第１の対向電極部１８ａおよび第２の対向電極部１８ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、第１の対向電極部１８ａおよび第２の対向電極部１８ｂのコーナー部は、丸められていても、例えばテーパー状に斜めに形成されていてもよい。
【００２１】
引出電極部２０は、第１の内部電極層１６ａの第１の引出電極部２０ａおよび第２の内部電極層１６ｂの第２の引出電極部２０ｂによって構成される。第１の引出電極部２０ａおよび第２の引出電極部２０ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、第１の引出電極部２０ａおよび第２の引出電極部２０ｂのコーナー部は、丸められていても、例えばテーパー状に斜めに形成されていてもよい。
【００２２】
第１の内部電極層１６ａの第１の対向電極部１８ａおよび第２の内部電極層１６ｂの第２の対向電極部１８ｂの幅と、第１の内部電極層１６ａの第１の引出電極部２０ａおよび第２の内部電極層１６ｂの第２の引出電極部２０ｂの幅は、同じ幅で形成されていてもよく、どちらか一方が、幅が狭く形成されていてもよい。
【００２３】
また、積層体１２は、第１の内部電極層１６ａおよび第２の内部電極層１６ｂと、第１の内部電極層１６ａおよび第２の内部電極層１６ｂが対向する第１の対向電極部１８ａおよび第２の対向電極部１８ｂと、第１の対向電極部１８ａおよび第２の対向電極部１８ｂと第１の側面１２ｃおよび第２の側面１２ｄとの間に位置する積層体１２の側部２２ａ（Ｗギャップ）と、第１の対向電極部１８ａおよび第２の対向電極部１８ｂと第１の端面１２ｅおよび第２の端面１２ｆとの間に位置し、第１の内部電極層１６ａおよび第２の内部電極層１６ｂのいずれか一方の第１の引出電極部２０ａおよび第２の引出電極部２０ｂを含む積層体１２の端部２２ｂ（Ｌギャップ）とを含む。
【００２４】
また、図４に示すように、内部電極層１６には、第１の端面１２ｅおよび第２の端面１２ｆのどちらにも引き出されない浮き内部電極層１６ｃが設けられており、浮き内部電極層１６ｃによって、対向電極部１８が複数に分割された構造としてもよい。例えば、２連構造（図４（ａ）参照）、３連構造（図４（ｂ）参照）、４連構造（図４（ｃ）参照）である。４連以上の構造でもよいことは言うまでもない。このように、対向電極部１８を複数個に分割した構造とすることによって、対向する内部電極層１６間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ１０の高耐圧化を図ることができる。
【００２５】
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ−Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
【００２６】
本実施の形態では、第１の対向電極部１８ａおよび第２の対向電極部１８ｂ同士が誘電体層１４を介して対向することにより静電容量が形成され、コンデンサの特性が発現する。
【００２７】
第１の内部電極層１６ａおよび第２の内部電極層１６ｂのそれぞれの厚みは、例えば、０．２μｍ以上２．０μｍ以下であることが好ましい。内部電極層１６の枚数は、１５枚以上２００枚以下であることが好ましい。
【００２８】
（外部電極２４）
外部電極２４は、第１の内部電極層１６ａに接続され、第１の端面１２ｅ上に配置される第１の外部電極２４ａと、第２の内部電極層１６ｂに接続され、第２の端面１２ｆ上に配置される第２の外部電極２４ｂとを有する。なお、第１の外部電極２４ａおよび第２の外部電極２４ｂは、第１の主面１２ａ上の一部および第２の主面１２ｂ上の一部、第１の側面１２ｃ上の一部および第２の側面１２ｄ上の一部にまで延びて配置されていることが好ましい。第１の外部電極２４ａおよび第２の外部電極２４ｂは、少なくとも実装面側に位置する第２の主面１２ｂ上の一部にまで延びて形成されていることが好ましい。
【００２９】
第１の外部電極２４ａおよび第２の外部電極２４ｂは、下地電極層２６とめっき層２８とを有していることが好ましい。
【００３０】
下地電極層２６は、第１の下地電極層２６ａおよび第２の下地電極層２６ｂを有する。下地電極層２６は、焼付け層、導電性樹脂層、薄膜層等から選ばれる少なくとも１つを含む。
【００３１】
焼付け層は、ガラス成分と金属とを含む。焼付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼付け層の金属は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼
付け層は、複数層であってもよい。
【００３２】
焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼付けたものであり、内部電極層１６と同時焼成したものでもよく、内部電極層１６を焼成した後に焼付けてもよい。
【００３３】
第１の端面１２ｅおよび第２の端面１２ｆに位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂの積層方向ｘの中央部における第１の焼付け層および第２の焼付け層の厚みは、例えば、１５μｍ以上１６０μｍ以下であることが好ましい。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に下地電極層２６を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂである長さ方向ｚの中央部における第１の焼付け層および第２の焼付け層の厚みは、例えば、５μｍ以上４０μｍ以下であることが好ましい。
【００３４】
導電性樹脂層は、熱硬化性樹脂および金属を含む。導電性樹脂層は、複数層であってもよい。導電性樹脂層は、焼付け層上に焼付け層を覆うように配置されるか、積層体１２上に直接配置されてもよい。
【００３５】
導電性樹脂層の熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
【００３６】
導電性樹脂層に含まれる熱硬化性樹脂は、導電性樹脂全体の体積に対して、２５ｖｏｌ％以上６５ｖｏｌ％以下で含まれていることが好ましい。
【００３７】
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
【００３８】
導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、導電性樹脂層に含まれる金属どうしが接触することにより、導電性樹脂層の内部に通電経路が形成される。
【００３９】
導電性樹脂層に含まれる金属の形状は、特に限定されない。導電性樹脂層に含まれる金属は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。また、導電性樹脂層に含まれる金属の平均粒径は、特に限定されない。導電性樹脂層に含まれる金属の平均粒径は、例えば、０．３μｍ以上１０μｍ以下であってもよい。
【００４０】
導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、またはそれらの合金を使用することができる。また、金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕやＮｉを用いることが好ましい。また、Ｃｕに酸化防止処理を施したものを使用することもできる。
【００４１】
導電性樹脂層の金属にＡｇの導電性金属粉を用いる理由としては、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず耐候性が高いためである。なお、Ａｇコーティングされた金属を用いる理由としては、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
【００４２】
導電性樹脂層に含まれる金属は、導電性樹脂全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。
【００４３】
第１の端面１２ｅおよび第２の端面１２ｆに位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂの積層方向ｘの中央部における第１の導電性樹脂層および第２の導電性樹脂層の厚みは、例えば、１０μｍ以上１２０μｍ以下であることが好ましい。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に下地電極層２６を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂである長さ方向ｚの中央部における第１の導電性樹脂層および第２の導電性樹脂層の厚みは、例えば、５μｍ以上４０μｍ以下であることが好ましい。
【００４４】
導電性樹脂層は、熱硬化性樹脂を含むため、例えばめっき膜や導電性ペーストの焼成物からなる下地電極層２６よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ１０へのクラックを防止することができる。
【００４５】
薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
【００４６】
（めっき層２８）
めっき層２８は、第１のめっき層２８ａと第２のめっき層２８ｂとを有する。第１のめっき層２８ａは、第１の下地電極層２６ａを覆うように配置されている。第２のめっき層２８ｂは、第２の下地電極層２６ｂを覆うように配置されている。
【００４７】
めっき層２８としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
【００４８】
めっき層２８は複数層により形成されていてもよい。好ましくは、Ｎｉめっき層、Ｓｎめっき層の２層構造である。Ｎｉめっき層は、下地電極層２６が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを防止することができ、Ｓｎめっき層は、積層セラミックコンデンサ１０を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。
【００４９】
めっき層２８の１層あたりの厚みは、２μｍ以上１５μｍ以下であることが好ましい。
【００５０】
なお、下地電極層２６を設けずにめっき層２８だけで外部電極２４を形成してもよい。
以下、下地電極層２６を設けずにめっき層２８を設ける構造について説明する。
【００５１】
第１の外部電極２４ａおよび第２の外部電極２４ｂのそれぞれは、下地電極層２６が設けられず、めっき層２８が積層体１２の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ１０は、第１の内部電極層１６ａまたは第２の内部電極層１６ｂに電気的に接続されるめっき層２８を含む構造であってもよい。このような場合、前処理として積層体１２の表面に触媒を配設した後で、めっき層２８が形成されてもよい。
【００５２】
めっき層２８は、積層体１２の表面に形成される下層めっき層と、下層めっき層の表面に形成される上層めっき層とを含むことが好ましい。
【００５３】
下層めっき層および上層めっき層はそれぞれ、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉまたはＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
【００５４】
下層めっき層は、はんだバリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき層は、はんだ濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
【００５５】
また、例えば、第１の内部電極層１６ａおよび第２の内部電極層１６ｂがＮｉを用いて形成される場合、下層めっき層は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき層は必要に応じて形成されればよく、第１の外部電極２４ａおよび第２の外部電極２４ｂはそれぞれ、下層めっき層のみで構成されてもよい。
【００５６】
めっき層２８は、上層めっき層を最外層としてもよいし、上層めっき層の表面にさらに他のめっき層を形成してもよい。
【００５７】
下地電極層２６を設けずにめっき層２８を設ける構造におけるめっき層２８の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
【００５８】
めっき層２８は、ガラスを含まないことが好ましい。めっき層２８の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
【００５９】
積層体１２と外部電極２４とを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬM寸法とする。ＬM寸法は、０．６ｍｍ以上３．２ｍｍ以下であることが好ましい。積層体１２と外部電極２４とを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷM寸法とする。ＷM寸法は、０．３ｍｍ以上２．５ｍｍ以下であることが好ましい。積層体１２と外部電極２４とを含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴM寸法とする。ＴM寸法は、０．５ｍｍ以上２．５ｍｍ以下であることが好ましい。
【００６０】
次に、本発明にかかる積層セラミックコンデンサの良否判定装置の一例について、以下、説明する。
図５は、本発明に係る積層セラミックコンデンサの良否判定装置の一例を図解的に示す平面図である。図６は、図５に示す積層セラミックコンデンサの搬送手段の構造を示すために、その要部（特に、図５の一点鎖線で囲まれたＡ部分に示される箇所）を断面視的に図解した説明図である。
この積層セラミックコンデンサの良否判定装置（以下、単に、「良否判定装置」という。）３０は、図５に示すように、搬送案内手段としてのたとえば搬送案内テーブル３２を含む。搬送案内テーブル３２は、たとえば平面視円形のローター３４を含み、ローター３４は、その中心軸３６の周りを図示のたとえばＡ方向に間欠的に回転可能に設けられている。ローター３４の形状は、特に限定されないが、平面視円形であることが好ましい。また、ここでは、搬送案内手段の一例として、ローター３４を図示したが、ローター以外にも、たとえば無端ベルト、搬送パレットなど他のいかなる搬送手段を用いてもよい。さらに、搬送案内手段の駆動形態は、間欠駆動あるいは連続駆動のいずれでもよい。
【００６１】
ローター３４には、当該ローター３４の円周方向に沿って、たとえば３つの保持部群３８Ａ，３８Ｂおよび３８Ｃが配列されている。３つの保持部群３８Ａ，３８Ｂおよび３８Ｃは、ローター３４の半径方向に同じ間隔を隔てて配列されている。
１つの保持部群３８Ａは、ローター３４の円周方向に沿って等間隔に配列された、たとえば２４個の保持部３８ａ，３８ａ，３８ａ，・・・，３８ａを備えている。同様にして、保持部群３８Ｂは、ローター３４の円周方向に沿って等間隔に配列された２４個の保持部３８ｂ，３８ｂ，３８ｂ，・・・，３８ｂを備え、保持部群３８Ｃは、ローター３４の円周方向に沿って等間隔に配列された２４個の保持部３８ｃ，３８ｃ，３８ｃ，・・・，３８ｃを備えている。
また、保持部群３８Ａの各保持部３８ａと、保持部群３８Ｂの各保持部３８ｂと、保持部群３８Ｃの各保持部３８ｃとは、それぞれ、ローター３４の同一の半径上に同じ間隔を隔てて配列されている。
【００６２】
さらに、保持部群３８Ａの各保持部３８ａ、保持部群３８Ｂの各保持部３８ｂおよび保持部群３８Ｃの各保持部３８ｃは、それぞれ、たとえば平面視矩形状で断面長方形状の保持穴４０(以下、単に、「キャビティ４０」という。)を含む。このキャビティ４０は、ローター３４の上面（一方主面）および下面(他方主面)を貫通する貫通穴であり、キャビティ４０の形状や大きさは、積層セラミックコンデンサ１０の形状や大きさに応じて、適宜、任意に変更することができる。
【００６３】
一方、ローター３４の裏面には、たとえば吸引溝加工が施してあり、ローター３４の下に配置された特性選別機（図示せず）からエアー吸引することで、たとえば図１〜図３に示す積層セラミックコンデンサ１０をキャビティ４０内に１つずつ吸着保持されるものとなっている。この場合、積層セラミックコンデンサ１０の外部電極２４が、ローター３４の上面および下面（両主面）に向くように収納される。つまり、積層セラミックコンデンサ１０は、その一方の外部電極２４ａおよび他方の外部電極２４ｂが、それぞれ、ローター３４の上面および下面に露出するように、ローター３４のキャビティ４０内に配置される。
ローター３４の中心軸３６には、たとえば１軸モータ（図示せず）が取付けられている。ローター３４は、１ステップずつ、１つのキャビティ４０毎に回転し、図５に示すように、Ａ方向に積層セラミックコンデンサ１０を間欠的に搬送するものとなっている。
【００６４】
ローター３４には、図５に示すように、当該ローター３４の円周方向に沿って、複数の充電ステーション５０および５２と、充電／測定ステーション６０と、が間隔を隔てて配設されている。充電ステーション５０および５２では、積層セラミックコンデンサ１０（以下、単に、「ワーク１０」ともいう。）に対して充電が行われ、充電／測定ステーション６０では、充電と測定が行われる。
【００６５】
複数の充電ステーション５０および５２には、図６および図７に示すように、それぞれ、たとえば２つのプローブ７０ａ，７０ｂ（図５では不図示）がワーク１０の外部電極２４ａおよび２４ｂに対し上下に移動可能に設けられている。ローター３４の回転に伴って、ワーク１０を保持しているキャビティ４０が充電ステーション５０に搬送されて来てワーク１０が停止したところに、２つのプローブ７０ａ，７０ｂがワーク１０の外部電極２４ａおよび２４ｂに当接させてワーク１０に対して充電が行われる。２つのプローブ７０ａ，７０ｂは、充填用の端子として用いられている。
なお、プローブ７０ａ，７０ｂの形状は、特に限定されるものではないが、例えば、ローラー形状のもの、円柱形状で外側にスプリングを使用したものなどを適宜用いることができる。また、プローブ７０ａ，７０ｂの材質は、充電が可能なものであれば特に限定はされるものではない。
【００６６】
この良否判定装置３０では、たとえば図８に示すように、印加回路８０によって、複数の積層セラミックコンデンサ１０に対し、積層セラミックコンデンサ１０の定格電圧以上の直流電圧を継続的に充填することが可能となっている。直流電圧としては、特に、限定されるものではないが、積層セラミックコンデンサ１０の定格電圧の数倍以上であることが好ましい。この印加回路８０は、電源（Ｅ）８２の正極側と、充電ステーション５２に搬送されて来たワーク１０の外部電極２４ｂおよび充電／測定ステーション６０に搬送されて来たワーク１０の外部電極２４ｂに当接されるプローブ７０ｂおよび７２ｂとの間に接続され、電圧印加のＯＮ／ＯＦＦを行うものであり、また、電流値を制御し、一定量の電流（例えば、５０ｍＡ以下）を積層セラミックコンデンサ１０に印加するものである。
【００６７】
また、この良否判定装置３０では、電源（Ｅ）８２の負極側と、充電ステーション５２に搬送されて来たワーク１０の外部電極２４ａおよび充電／測定ステーション６０に搬送されて来たワーク１０の外部電極２４ａに当接されるプローブ７０ａおよび７２ａとが、接続されている。さらに、電源（Ｅ）８２の負極側と、充電／測定ステーション６０に搬送されて来たワーク１０の外部電極２４ａに当接されるプローブ７２ａとの間には、絶縁抵抗を測定するためのＩＲメータ８４が接続されている。
【００６８】
さらに、この良否判定装置３０では、図８に示すように、印加回路８０に、たとえば抵抗８６（Ｒ）に接続されている。抵抗８６（Ｒ）は、その一端が印加回路８０に接続に接続され、その他端が接地点ＧＮＤに接地されている。この抵抗８６（Ｒ）を含む回路は、たとえば図９に示すように、充電ステーション５２に搬送されて来たワーク１０に対して充電が行われた後、ワーク１０の電荷を印加電圧に対して所定の範囲で電荷を放電させる放電用回路として、一旦、充電したワーク１０の電荷を放電させる機能を有するものとなっている。
この放電用回路では、充電後の積層セラミックコンデンサ１０の電荷を印加電圧に対して５０％以上７０％以下の範囲で電荷を放電させることが好ましい。なお、このときの放電量は、抵抗８６（Ｒ）の値で適宜制御されるものとなっている。
【００６９】
また、この良否判定装置３０は、図８に示すように、充電／測定ステーション６０に搬送されて来たワーク１０に対して、当該ワーク１０に充電するときの充電用の端子として用いられると共に、当該ワーク１０の絶縁抵抗（たとえば図１０に示す絶縁抵抗ＩＲ）を測定する測定用の端子として用いられるプローブ７２ａおよび７２ｂが配設されている。このプローブ７２ａおよび７２ｂは、たとえば上記した充電ステーション５０および５２で用いられる充填用の端子として用いられプローブ７０ａおよび７０ｂと同様の形状および材質で形成されているものが用いられる。
【００７０】
また、充電／測定ステーション６０に搬送されて来た積層セラミックコンデンサ１０の外部電極２４ｂに当接されるプローブ７２ｂと、接地点ＧＮＤとの間には、スイッチ８８（ＳＷ）が接続されている。充電／測定ステーション６０に搬送されて来たワーク１０の絶縁抵抗を測定した後、当該スイッチ８８（ＳＷ）がＯＮとなり、当該ワーク１０の外部電極２４ｂは、スイッチ８８（ＳＷ）を介して接地点ＧＮＤに接地される。そのため、ワーク１０に蓄積された電荷が放電される。
【００７１】
次に、上記した積層セラミックコンデンサの良否判定装置３０を用いた積層セラミックコンデンサの良否判定方法の一例について、以下、説明する。
先ず、たとえば図１〜図３に示す積層セラミックコンデンサ１０が、ローター３４の下に配置された特性選別機（図示せず）からエアー吸引されることで、当該ローター３４の複数のキャビティ４０内に１つずつ吸着保持される。
次に、ローター３４を回転駆動させることによって、当該ローター３４は、１つのキャビティ４０毎に回転し、図５に示すように、ワーク１０がＡ方向に間欠的に搬送される。
そして、複数のワーク１０が充電ステーション５０に搬送されて来てワーク１０が停止したとき、２つのプローブ７０ａ，７０ｂがワーク１０の外部電極２４ａおよび２４ｂに当接させた状態で、ワーク１０に対して充電が行われる。この場合、積層セラミックコンデンサ１０の定格電圧の数倍の直流電圧が継続的に一定時間充電される。
さらに、ワーク１０は、次の充電ステーション５２に搬送され、同様の方法で、ワーク１０に対して充電が行われる。
【００７２】
この良否判定装置３０では、特に、図７および図９に示すように、充電／測定ステーション６０の直前の充電ステーション５２において、充電後のワーク１０の電荷を一旦、印加電圧に対して所定の範囲で放電させてから、当該ワーク１０に定格電圧以上の直流電圧を充電した後、絶縁抵抗を測定することに特徴を有するものとなっている。
すなわち、充電／測定ステーション６０の直前の充電ステーション５２においては、その前の充電ステーション５０とは違い、図８に示すように、プローブ７０ｂを抵抗８６（Ｒ）と接地点ＧＮＤに短絡させておくことで、ワーク１０を充電／測定ステーション６０に搬送する直前に所定の量の放電が行われる。この場合、放電の量は、印加電圧に対して５０％以上７０％以下の範囲で電荷を放電させることが好ましい。
これにより、ワーク１０内の電荷を少量放電することで、たとえば図７および図９に示すように、充電／測定ステーション６０において、プローブ７２ｂに接触するときの測定用の端子７０ｂと積層セラミックコンデンサ１０との間の電位差（ＰＤ）を下げることが可能となっている。
【００７３】
この良否判定装置３０において、抵抗８６（Ｒ）が設けられていない場合、たとえば図１１および図１２に示すように、積層セラミックコンデンサ１０の外部電極２４ａ，２４ｂと、当該積層セラミックコンデンサ１０に接して絶縁抵抗を測定する端子としてのプローブ７２ａおよび７２ｂと、の間の電位差が大きくなるため、大きなスパークが発生してしまうのに対して、この良否判定装置３０およびそれを用いた良否藩邸方法では、図７および図９に示すように、電位差（ＰＤ）をより小さくして、そのようなスパークを抑制することができる。
【００７４】
充電ステーション５２において、所定の量の放電が行われたワーク１０は、さらに、充電／測定ステーション６０に搬送される。充電／測定ステーション６０に搬送さて来たワーク１０においては、図８に示すように、プローブ７２ａおよび７２ｂを、それぞれ、ワーク１０の外部電極２４ａおよび２４ｂに当接させた後に、再度、ワーク１０に対して、定格電圧の数倍の直流電圧が充電される。それから、ワーク１０の絶縁抵抗が測定される。この場合、ワーク１０からの漏れ電流をＩＲメータ８４で検出し、絶縁抵抗ＩＲが測定される。その後、ワーク１０の電圧は、ゼロＶにまで放電される。そして、絶縁抵抗ＩＲが加工条件の閾値の下限を上回った場合を良品とし、閾値の下限に収まっていた場合には不良品とする。
【００７５】
上述した本発明に係る積層セラミックコンデンサの良否判定装置およびそれを用いた積層セラミックコンデンサにおいて、放電用回路は、例えば、抵抗８６（Ｒ）以外にも、半導体素子を用いることも可能である。また、抵抗や半導体素子が用いられた電子負荷装置を放電用回路として用いることも可能である。
【００７６】
以上の構成とすることにより、本発明に係る積層セラミックコンデンサの良否判定装置およびそれを用いた積層セラミックコンデンサのでは、充電／測定ステーション６０の直前の充電ステーション５２にて、積層セラミックコンデンサ１０内の電荷を少量放電することで、充電用および測定用の端子であるプローブ７２ａおよび７２ｂを当接させたときのプローブ７２ａおよび７２ｂと積層セラミックコンデンサ１０との間の電位差（ＰＤ）を下げることができる。したがって、この良否判定装置３０を用いた積層セラミックコンデンサの良否判定では、積層セラミックコンデンサの絶縁抵抗を測定する際に、測定端子および積層セラミックコンデンサ間で発生するスパークのエネルギーを抑えることができ、このスパークによって発生するノイズを抑制することができる。
すなわち、プローブ７２ａおよび７２ｂと積層セラミックコンデンサ１０との間で発生するスパークのエネルギーを抑えることができる。それゆえ、スパークによって発生したノイズが原因となり、例えば、測定設備の制御用パソコンとＩＲメータ間の通信トラブルを発生させ、絶縁抵抗の測定ができなくなり、設備が停止してしまうという不具合を解消することが可能となる。
【００７７】
なお、充電した積層セラミックコンデンサ内の電荷を少量放電することで定時の絶縁抵抗の低下が起こり、正しい絶縁抵抗の値（ＩＲ値）の測定ができないことが考えられるが、言い換えると、真の容量成分の電荷が放電されるが、たとえば図１０に示すように、誘電吸収因子Ｄにおいては電荷が残っているため、充電／測定ステーション６０での充電で必要な絶縁抵抗の値（ＩＲ値）までは到達しているものと考える。発明者により、実際に計測したデータからもＩＲ値に大きな差異はないものと考える。
【符号の説明】
【００７８】
１０  積層セラミックコンデンサ
１２  積層体
１２ａ  第１の主面
１２ｂ  第２の主面
１２ｃ  第１の側面
１２ｄ  第２の側面
１２ｅ  第１の端面
１２ｆ  第２の端面
１４  誘電体層
１４ａ  外層部
１４ｂ  内層部
１６  内部電極層
１６ａ  第１の内部電極層
１６ｂ  第２の内部電極層
１６ｃ  浮き内部電極層
１８  対向電極部
１８ａ  第１の対向電極部
１８ｂ  第２の対向電極部
２０  引出電極部
２０ａ  第１の引出電極部
２０ｂ  第２の引出電極部
２２ａ  側部（Ｗギャップ）
２２ｂ  端部（Ｌギャップ）
２４  外部電極
２４ａ  第１の外部電極
２４ｂ  第２の外部電極
２６  下地電極層
２６ａ  第１の下地電極層
２６ｂ  第２の下地電極層
２８  めっき層
２８ａ  第１のめっき層
２８ｂ  第２のめっき層
３０  積層セラミックコンデンサの良否判定装置
３２  搬送案内テーブル（搬送案内手段）
３４  ローター
３６  ローターの中心軸
３８Ａ，３８Ｂ，３８Ｃ  保持部群
３８ａ，３８ｂ，３８ｃ  保持部
４０  収納穴（キャビティ）
５０，５２  充電ステーション
６０  充電／測定ステーション
７０ａ，７０ｂ  プローブ（充電用の端子）
７２ａ，７２ｂ  他のプローブ（充電／測定用の端子）
８０  印加回路
８２  電源（Ｅ）
８４  ＩＲメータ
８６  抵抗（Ｒ）
８８  スイッチ（ＳＷ）
Ｃ  主容量
ＥＳＲ  等価直列抵抗
ＥＳＬ  等価直列インダクタンス
ＩＲ  絶縁抵抗
Ｄ  誘電吸収因子
Ｃ0  誘電分極容量
Ｒ0  内部抵抗
ＳＷ  スイッチ
ＧＮＤ  接地点
ＰＤ  電位差
ｘ  積層方向
ｙ  幅方向
ｚ  長さ方向
Ｌ  積層体の長さ方向の長さ
Ｗ  積層体の幅方向の長さ
Ｔ  積層体の積層方向の長さ
ＬM  積層セラミック電子部品の長さ方向の長さ
ＷM  積層セラミック電子部品の幅方向の長さ
ＴM  積層セラミック電子部品の積層方向の長さ
【図１】
2020102483.tif 000003
【図２】
2020102483.tif 000004
【図３】
2020102483.tif 000005
【図４】
2020102483.tif 000006
【図５】
2020102483.tif 000007
【図６】
2020102483.tif 000008
【図７】
2020102483.tif 000009
【図８】
2020102483.tif 000010
【図９】
2020102483.tif 000011
【図１０】
2020102483.tif 000012
【図１１】
2020102483.tif 000013
【図１２】
2020102483.tif 000014