(57)【要約】      （修正有）【課題】ＨＥＶＣビデオ符号化における論理的イントラモードネーミングを提供する。【解決手段】画像処理装置において、ビデオ符号器は、イントラ予測を行うブロックの近傍にある第一の近傍ブロックに対する第一のイントラ予測モードと、第二の近傍ブロックに対する第二のイントラ予測モードとが異なり、かつ、一方が平面予測であり、他方がＤＣ予測であるときに、前記ブロックに対する候補となるイントラ予測モードとして、前記第一のイントラ予測モードと前記第二のイントラ予測モードと垂直予測とを設定し、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの一方が平面予測であり、他方がＤＣ予測であるときの前記候補となるイントラ予測モードとして、前記候補となるイントラ予測モードに関するパラメータが、０の時は前記第一のイントラ予測モードを、１の時は前記第二のイントラ予測モードを、２の時は前記垂直予測を設定する。【選択図】図１
2020102870.tif 000002
【特許請求の範囲】
【請求項１】
符号化処理を行う画像を対象として、イントラ予測を行うブロックの近傍にある第一の近傍ブロックに対する第一のイントラ予測モードと、第二の近傍ブロックに対する第二のイントラ予測モードとが異なる場合において、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの一方が平面予測であり、かつ、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの他方がＤＣ予測であるときに、前記ブロックに対する候補となるイントラ予測モードとして、前記第一のイントラ予測モードと前記第二のイントラ予測モードと垂直予測とを設定する設定部と、
前記候補となるイントラ予測モードの中から選択されたイントラ予測モードを用いて、前記イントラ予測を行うイントラ予測部と、
を備え、
前記設定部は、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの一方が平面予測であり、かつ、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの他方がＤＣ予測であるときの前記候補となるイントラ予測モードとして、前記第一のイントラ予測モード及び前記第二のイントラ予測モードがそれぞれどちらのモードであるかに関わらず、前記候補となるイントラ予測モードに関するパラメータが、０を表す場合は前記第一のイントラ予測モードを設定し、１を表す場合は前記第二のイントラ予測モードを設定し、２を表す場合は前記垂直予測を設定する、
画像処理装置。
【請求項２】
前記候補となるイントラ予測モードの数は、３である、請求項１に記載の画像処理装置。
【請求項３】
前記画像を符号化する符号化部をさらに備えている請求項１又は２に記載の画像処理装置。
【請求項４】
前記符号化部は、前記選択されたイントラ予測モードに関するパラメータと、前記符号化された画像を含むビットストリームとを生成する請求項３に記載の画像処理装置。
【請求項５】
前記イントラ予測部は、前記ビットストリームから得られたパラメータを用いて、前記イントラ予測モードを選択する、請求項４に記載の画像処理装置。
【請求項６】
前記候補となるイントラ予測モードは、最確モード（most  probable  mode）のイントラ予測モードである、請求項１ないし５のいずれか１項に記載の画像処理装置。
【請求項７】
前記第一の近傍ブロックは、前記イントラ予測を行うブロックの左に隣接する、請求項１ないし６のいずれか１項に記載の画像処理装置。
【請求項８】
前記第二の近傍ブロックは、前記イントラ予測を行うブロックの上に隣接する、請求項１ないし７のいずれか１項に記載の画像処理装置。
【請求項９】
前記第一及び第二の近傍ブロックは、Transform  Unitである、請求項１ないし８のいずれか１項に記載の画像処理装置。
【請求項１０】
前記第一及び第二の近傍ブロックは、Prediction  Unitである、請求項１ないし９のいずれか１項に記載の画像処理装置。
【請求項１１】
画像処理装置において、イントラ予測を行う方法であって、
符号化処理を行う画像を対象として、イントラ予測を行うブロックの近傍にある第一の近傍ブロックに対する第一のイントラ予測モードと、第二の近傍ブロックに対する第二のイントラ予測モードとが異なる場合において、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの一方が平面予測であり、かつ、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの他方がＤＣ予測であるときに、前記ブロックに対する候補となるイントラ予測モードとして、前記第一のイントラ予測モードと前記第二のイントラ予測モードと垂直予測とを設定するステップと、
前記候補となるイントラ予測モードの中から選択されたイントラ予測モードを用いて、前記イントラ予測を行うステップと、
を含み、
前記設定するステップは、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの一方が平面予測であり、かつ、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの他方がＤＣ予測であるときの前記候補となるイントラ予測モードとして、前記第一のイントラ予測モード及び前記第二のイントラ予測モードがそれぞれどちらのモードであるかに関わらず、前記候補となるイントラ予測モードに関するパラメータが、０を表す場合は前記第一のイントラ予測モードを設定し、１を表す場合は前記第二のイントラ予測モードを設定し、２を表す場合は前記垂直予測を設定すること、を含む、
方法。
【請求項１２】
前記候補となるイントラ予測モードの数は、３である、請求項１１に記載の方法。
【請求項１３】
前記画像を符号化するステップをさらに含む請求項１１又は１２に記載の方法。
【請求項１４】
前記符号化するステップは、前記選択されたイントラ予測モードに関するパラメータと、前記符号化された画像とを含むビットストリームを生成するステップを含む請求項１３に記載の方法。
【請求項１５】
前記イントラ予測を行うステップは、前記ビットストリームから得られたパラメータを用いて、前記イントラ予測モードを選択するステップを含む請求項１４に記載の方法。
【請求項１６】
前記候補となるイントラ予測モードは、最確モード（most  probable  mode）のイントラ予測モードである、請求項１１ないし１５のいずれか１項に記載の方法。
【請求項１７】
前記第一の近傍ブロックは、前記イントラ予測を行うブロックの左に隣接する、請求項１１ないし１６のいずれか１項に記載の方法。
【請求項１８】
前記第二の近傍ブロックは、前記イントラ予測を行うブロックの上に隣接する、請求項１１ないし１７のいずれか１項に記載の方法。
【請求項１９】
前記第一及び第二の近傍ブロックは、Transform  Unitである、請求項１１ないし１８のいずれか１項に記載の方法。
【請求項２０】
前記第一及び第二の近傍ブロックは、Prediction  Unitである、請求項１１ないし１９のいずれか１項に記載の方法。
【請求項２１】
符号化処理を行う画像を対象として、イントラ予測を行うブロックの近傍にある第一の近傍ブロックに対する第一のイントラ予測モードと、第二の近傍ブロックに対する第二のイントラ予測モードとが異なる場合において、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの一方が平面予測であり、かつ、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの他方がＤＣ予測であるときに、前記ブロックに対する候補となるイントラ予測モードとして、前記第一のイントラ予測モードと前記第二のイントラ予測モードと垂直予測とを設定するステップと、
前記候補となるイントラ予測モードの中から選択されたイントラ予測モードを用いて、前記イントラ予測を行うステップと、
を画像処理装置に実行させるためのコンピュータプログラムであって、
前記設定するステップは、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの一方が平面予測であり、かつ、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの他方がＤＣ予測であるときの前記候補となるイントラ予測モードとして、前記第一のイントラ予測モード及び前記第二のイントラ予測モードがそれぞれどちらのモードであるかに関わらず、前記候補となるイントラ予測モードに関するパラメータが、０を表す場合は前記第一のイントラ予測モードを設定し、１を表す場合は前記第二のイントラ予測モードを設定し、２を表す場合は前記垂直予測を設定すること、を含む、
コンピュータプログラム。
【請求項２２】
符号化処理を行う画像を対象として、イントラ予測を行うブロックの近傍にある第一の近傍ブロックに対する第一のイントラ予測モードと、第二の近傍ブロックに対する第二のイントラ予測モードとが異なる場合において、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの一方が平面予測であり、かつ、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの他方がＤＣ予測であるときに、前記ブロックに対する候補となるイントラ予測モードとして、前記第一のイントラ予測モードと前記第二のイントラ予測モードと垂直予測とを設定するステップと、
前記候補となるイントラ予測モードの中から選択されたイントラ予測モードを用いて、前記イントラ予測を行うステップと、
を画像処理装置に実行させるコンピュータプログラムを記録した記録媒体であって、
前記設定するステップは、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの一方が平面予測であり、かつ、前記第一のイントラ予測モード及び前記第二のイントラ予測モードの他方がＤＣ予測であるときの前記候補となるイントラ予測モードとして、前記第一のイントラ予測モード及び前記第二のイントラ予測モードがそれぞれどちらのモードであるかに関わらず、前記候補となるイントラ予測モードに関するパラメータが、０を表す場合は前記第一のイントラ予測モードを設定し、１を表す場合は前記第二のイントラ予測モードを設定し、２を表す場合は前記垂直予測を設定すること、を含む、
記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本出願は、２０１２年１月２０日に出願された米国仮特許出願第６１／５８９，２２１号の非仮出願であり、当該仮特許出願は、その全体が引用により本明細書に組み入れられる。
【０００２】
（著作権保護を受ける資料の通知）
本特許文献中の資料の一部は、アメリカ合衆国及びその他の国の著作権法に従って著作権保護を受ける。著作権の権利所有者は、合衆国特許商標庁の一般公開ファイル又は記録内に表される通りに第三者が特許文献又は特許開示を複製することには異議を唱えないが、それ以外は全ての著作権を留保する。著作権所有者は、限定ではないが、米国特許法施行規則セクション１．１４に従う権利を含め、本特許文献を秘密裏に保持しておく権利の何れも本明細書によって放棄するものではない。
【０００３】
（技術分野）
本発明は、一般的には、ビデオ符号化に関し、より詳細には高効率ビデオ符号化装置によるイントラモードネーミングに関する。
【背景技術】
【０００４】
現在、高効率ビデオ符号化（ＨＥＶＣ）テストモデルＨＭ５．０においては、２つのタイプのイントラモードネーミング（ナンバリング）、すなわち、論理的モードナンバー及びビットストリームモードナンバーが使用されている。論理的モードナンバーの方がより有意義であり、イントラ予測を生成するために予測モジュールにおいて直接使用される。ＨＥＶＣでは、論理的ビットナンバーは、垂直方向でＶＥＲ−８、ＶＥＲ-４、ＶＥＲ、ＶＥＲ＋４、ＶＥＲ＋８にわたり、水平方向でＨＯＲ−４、ＨＯＲ、ＨＯＲ＋４にスパンし、最大３４個の予測方向でナンバリングされる。ビットストリームモードナンバーは、モードを復号器に信号送信するのに使用され、ＨＭ５．０などの一部の実施構成では、ビデオ符号化装置のプログラミングにおいて多くのルックアップテーブル（例えば、モード依存（ＭＤ）係数スキャン、イントラ平滑化、イントラ予測及びモード依存（ＭＤ）変換）を必要とする場合がある。ビットストリームモードナンバーは、先進ビデオ符号化（ＡＶＣ）符号化で利用されていたが、その発生頻度でソートされると考えられる。しかしながら、高効率ビデオ符号化（ＨＥＶＣ）に基づいて収集された統計値は、角度方向（平面及びＤＣを含まない）の何れかに対するどのようなバイアスも示さず、残りのモードに対してはバイパス符号化が利用される。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の高効率ビデオ符号化（ＨＥＶＣ）における論理的イントラモードネーミングでは論理的モードネームを利用し、全てのモードに対するナンバリングがビットストリームモードナンバーを使用しており、従って、ビットストリームモードナンバーの使用に置き換えられる。論理的モードは、イントラモードに対する有意義なナンバリング（ネーミング）を有する。ＨＥＶＣでは、符号化ユニット（ＣＵ）は、ビデオコンテンツに応じた可変ブロックサイズを有することができ、予測ユニット（ＰＵ）としての予測又は変換ユニット（ＴＵ）としての変換のため小さなブロックに分割することができる。予測ユニット（ＰＵ）は、Ｈ．２６４規格のような他のビデオ符号化規格において記述される区分と同様に考えることができる。
【課題を解決するための手段】
【０００６】
ブロックがイントラモードで符号化されると、予測ブロックは、現在のブロックに隣接した以前符号化され及び再構成されたブロックに基づいて形成され、予測ブロックは、符号化の前に現在のブロックから差し引かれるよう構成される。例えば、予測のタイプ及び方向を含む、以前に符号化されたブロックから信号を生成する方法を定義するこれらのブロックに対する様々な予測モデルが存在する。高効率ビデオ符号化と共に実施される符号器及び復号器は、論理的モードナンバー及びビットストリームモードナンバーの両方を利用する。ＰＵのレベルでは、イントラ予測は、隣接するＰＵで既に復号されたサンプルから実行される。ＤＣ（平均）、最大３３の角度方向及び平面モードを含む、これらのＰＵに対する様々なモードが存在することができる。
【０００７】
本発明の方法を使用すると、復号器への通信のための予測及び符号化の両方のために論理的モードナンバーの同じセットを利用することによって、符号化決定を単純化することができる。以下は、ルックアップテーブルの使用に応じてこれらの決定を行うことを説明しているが、この単純化はまた、条件文、ジャンプテーブル、ポインタ参照などのような他のソフトウエア機構を使用して決定が行われる場合にも適用可能である点を理解されたい。限定ではなく例証として、イントラモード符号化に関する幾つかのテーブルは通常、本発明に従ってＨＥＶＣ符号器及び復号器を単純化するために削除することができる（例えば、削除テーブル：ＨＭ５．０におけるｇ＿ａｕｃＩｎｔｒａＤｉｒＴｏＳｃａｎＩｄｘ、ｍ＿ａｕｃＩｎｔｒａＦｉｌｔｅｒ、ｇ＿ａｕｃＡｎｇＩｎｔｒａＭｏｄｅＯｒｄｅｒ、ｇ＿ａｕｃＤＣＴＤＳＴＭｏｄｅ＿Ｈｏｒ、ｇ＿ａｕｃＤＣＴＤＳＴＭｏｄｅ＿Ｖｅｒ）。更に、高速符号器の設計及び実施構成は、これらの論理的イントラモードネームを使用して単純化することができる。
【０００８】
更に、ＨＥＶＣ符号化において現在使用されている２つの代わりに３つの最確モード（ＭＰＭ）を利用する方法が本明細書で教示される。最確モード（ＭＰＭ）は、符号化処理を最適化するための機構であることが理解されるであろう。より詳細には、現在のブロックは近傍ブロックで見出されたパターンとの強力な相関関係を有するので、その近傍のブロックの最確モード（ＭＰＭ）として最適イントラ方向に対する確率が推定される。第３のＭＰＭを含むこれらのＭＰＭは、付加的なルックアップテーブルのない論理的ナンバリングを使用して得られる。複数の最確モード（ＭＰＭ）を決定する方法は、符号器と復号器の両方によって共用される。
【０００９】
本発明による論理的モードナンバーは、ビットストリームにおける予測及び符号化の両方を実行するのに利用される。これらの論理的モードナンバーは、本発明による角度に基づいてナンバリング、ネーミング又はソートされる。説明を簡潔にするために、以下では、これらをモードナンバーと説明するが、当業者であれば、ネーミング及び並べ替えも同様に利用できることが理解されるであろう。例証として、論理的モードナンバリングは、任意の参照に関して実行され、これらは、幾つかのそれ以外の必要なルックアップテーブルの除外によって改善された設計がもたらされるので、より有益で有意義なものである。このタイプのナンバリングから生じる多くの単純化に加えて、シミュレーションは、小さな符号化効率の恩恵を示す。更に、このタイプのネーミングを使用することによって、付加的なＭＰＭを追加することは、付加的なテーブルが必要ないので非常に効率的である。
【００１０】
本発明の方法を利用すると、高速イントラモード決定アルゴリズムを単純化することができる。モードがナンバー（ネーム）と角度方向の間の明確なリンク（関連性）を提供するので、階層手法を利用するような様々な高速モード決定（ＦＭＤ）アルゴリズムの適用が容易である。更に、本方法は、例えば、３つのＭＰＭアルゴリズムのようなアルゴリズムを単純化するために近傍の及び垂直モードを取得するような他のアルゴリズムを容易又は単純化することができる。従って、論理的イントラモードネームと角度方向の間の関連性を利用することは、決定論理及びルックアップテーブルの単純化、又は特定のルックアップテーブルの除去を共に可能にする。
【００１１】
本発明の装置及び方法は、ＨＥＶＣ規格及び本明細書で教示されるイントラモードネーミングによって拡張される類似のビデオシステムに従って実施されるビデオ符号化装置に応用することができる。
【００１２】
本明細書の以下の部分では、本発明の更なる態様及び実施形態を示すが、詳細な説明は、本発明の好ましい実施形態を、これに限定することなく十分に開示するためのものである。
【００１３】
本発明は、例証の目的の以下の図面を参照することにより良く理解されるであろう。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態による論理的イントラモードネーミングを使用したビデオ符号器を示す概略図である。
【図２】本発明の実施形態による論理的イントラモードネーミングを使用したビデオ復号器を示す概略図である。
【図３】各論理ネームに対する方向を示す、本発明の実施形態による論理的イントラモードネーミングのマップを示す図である。
【図４Ａ】本発明の実施形態による論理的イントラモードネーミングを使用する疑似コード命令を示す図である。
【図４Ｂ】本発明の実施形態による論理的イントラモードネーミングを使用する疑似コード命令を示す図である。
【図５】本発明の実施形態によるイントラモード動作のための符号化ツリーを示すフロー図である。
【図６】本発明の実施形態によるイントラモード動作のための復号ツリーを示すフロー図である。
【図７Ａ】本発明の実施形態による３つのＭＰＭを決定するフロー図である。
【図７Ｂ】本発明の実施形態による３つのＭＰＭを決定するフロー図である。
【発明を実施するための形態】
【００１５】
本発明は、方向を記述するのに十分であり、また、ビットストリームモードナンバーを使用するのではなくビットストリームに直接的に符号化することができる論理的モードナンバーの形式を利用する。符号化システム全体を通して本発明の論理的モードナンバーを使用することにより、以下のことを含む複数の利点がもたらされる。
【００１６】
（１）有意義なモードナンバーを使用して設計が改良される。イントラモードナンバーを考慮すると、ルックアップテーブルを必要とすることなく、単純な計算によってその方向角度を決定することができる。更に、隣接するモードナンバーが隣接する予測方向を表すことを、モードナンバリングから導出することができる。
【００１７】
（２）単純なマッピングが提供される。論理的モードナンバーを使用して、単純な動作を実行することができ、例えば、ＨＭ５．０に対するマッピングを実行する際に最下位ビットをクリアし、ここで４×４ＰＵは、大きなＰＵとは異なる有効モード数を有する。マッピングを回避するための特定の符号化システムにおいて、４×４ＰＵに対して平面モードが利用されるが、角度モードを選択する必要がある。本発明はまた、モードの同じ数を有する実施構成に対して適用することができる。
【００１８】
（３）本発明の方法を利用して複数のルックアップテーブルを取り除くことができる。更に、イントラ平滑化、モード依存係数スキャン、及びモード依存変換は、平滑化フィルタ、スキャンインデックス、又は変換タイプ（ＤＣＴ／ＤＳＴ）を決定するために大きなテーブルを必要としない。単純なモード範囲チェックが、様々な平滑化フィルタ、スキャン、又は変換を適用できる基準を決定するための少なくとも１つの実施形態に従って利用される。更に、ビットストリームモードナンバーを論理的ナンバーに変換する、及びその逆を行うためのルックアップテーブルも必要ではない。
【００１９】
（４）本発明におけるモードナンバーはその角度を示すので、リアルタイム符号器に対する高速モード決定の設計がはるかに簡単になる。粗決定に迅速に到達することができ、例えば、最初に方向の低解像度をテストし、その結果に基づいて、最適モードに近いモードだけを第２段階でテストすることができる。
【００２０】
（５）論理的モードナンバリングは、隣接する方向の計算を単純にする。２つよりも多いＭＰＭを含むようなこれらの本発明の実施形態を検討すると、近傍のイントラモードに隣接した方向が利用される。これらの実施形態による符号化システム実施構成は、例えば、単に近傍のモードナンバーを（ＰＵサイズに応じて）インクリメント又はデクリメントすることによるなど、単純な演算手段を用いて隣接する方向がコンピュータ計算されるので、大幅に単純化することができる。本発明はまた、同じ数のインクリメント及びデクリメントを有する場合にも適用される。
【００２１】
図１は、論理的イントラモードネーミング（ＬＩＭＮ）を利用するための本発明による符号器１０を備えた符号化装置の例示的な実施形態を示している。本発明は、汎用論理的イントラモードネーミング（ＬＩＭＮ）を含んで図示された、エントロピー符号化ブロック３４及びイントラ予測ブロック２６の両方において実施されるが、それ以外は、符号化システムとの互換性を最大化する従来のビデオ符号化に頼ることができる。符号器の他のブロックは、本発明の教示に応じて最適化できる点を理解されたい。
【００２２】
符号器１０は、１つ又はそれよりも多くのプロセッサ４４によって実行される符号化要素１２に関して示されている。実施例では、ビデオフレーム入力１４が、基準フレーム１６及びフレーム出力１８と共に示されている。インター予測２０は、動き推定（ＭＥ）２２及び動き補償（ＭＣ）２４と共に示されている。本発明の論理的イントラモードネーミング（ＬＩＭＮ）と共に動作するイントラ予測２６が図示されており、インター予測とイントラ予測との間のスイッチングが示されている。加算ジャンクション２８は、予測に基づいて残りのデータの変換係数を生成するよう実行される離散コサイン変換（ＤＣＴ）及び／又は離散サイン変換（ＤＳＴ）を用いて演算する順方向変換３０への出力として示されている。変換係数の量子化は、量子化段階３２で実行され、その後に、論理的イントラモードネーミング（ＬＩＭＮ）を同様に利用するエントロピー符号化３４が続く。逆量子化３６及び逆変換３８演算は、デブロッキング及び／又はループフィルタ及び／又はサンプル適応オフセットのようなフィルタ４２が続く加算ジャンクション４０に結合されて示されている。
【００２３】
符号器は、符号化に関連付けられるプログラミングを実行するための少なくとも１つの処理装置（例えば、ＣＰＵ）４６及び少なくとも１つのメモリ４８を含むような処理手段４４によって実装されるよう図示されている点を理解されたい。更に、本発明の要素は、符号器１０及び／又は復号器５０に対してＣＰＵが実行するのにアクセスできる媒体上に格納されたプログラミングとして実装できる点は理解されるであろう。
【００２４】
図２は、処理ブロック５２及び関連の処理手段７６と共に示される復号器の例示的な実施形態５０を示している。復号器は、実質的に、基準フレーム５４、符号化ビデオ信号５６及び出力ビデオ７４上で動作する、図１の符号器１０に含まれる要素のサブセットである点に留意されたい。復号器５０は、エントロピー復号及びイントラ予測の間に論理的イントラモードネーミング（ＬＩＭＮ）を利用するが、効率の向上を目的として他の復号処理ステップにおいてもこの情報を利用することができる。復号器ブロックは、符号化ビデオ信号５６を受信し、該信号は、本発明の論理的イントラモードネーミング（ＬＩＭＮ）を利用するエントロピー復号器５８を介して処理される。エントロピー復号の次に、逆量子化６０、逆変換６２、並びに逆変換６２の出力と、動き補償６８と共に図示されたインター予測６６及び別個のイントラ予測ブロック７０間で選択されたものとの加算６４が続く。インター予測もまた論理的イントラモードネーミング（ＬＩＭＮ）を利用している点に留意されたい。加算ジャンクション６４からの出力は、フィルタ７２によって受信され、該フィルタ７２は、ループフィルタ、デブロッキングフィルタ、サンプル適応オフセット、又はこれらの何れかの組み合わせとして構成することができる。復号器は、復号に関連付けられるプログラミングを実行するための少なくとも１つの処理装置７８及び少なくとも１つのメモリ８０を含む処理手段７６によって実装できる点を理解されたい。更に、本発明の要素は、媒体上に格納されたプログラミングとして実装することができ、該媒体は、処理装置（ＣＰＵ）７８によって実行するためにアクセスすることができる点に留意されたい。
【００２５】
本発明の要素１０及び５０は、コンピュータプロセッサ（ＣＰＵ）４６及び７８上で実行可能なメモリ４８及び８０内に常駐するプログラミングなどに応答して、処理手段４４及び７６による実行のために実装されることは理解されるであろう。更に、本発明の要素は、媒体上に格納されるプログラミングとして実装でき、該媒体は、ＣＰＵ４６及び７８による実行のためにアクセスできる点は理解されるであろう。
【００２６】
プログラミングは、単に一時的な伝播信号を構成するのではなく、何らかの望ましい形式及び何れかの数の静的又は動的メモリデバイス内など実際にプログラミングを保存できる非一時的な有形（物理的）のコンピュータ可読媒体であるメモリから実行可能である点を理解されたい。これらのメモリデバイスは、本明細書で非一時的媒体として考えられる全ての状況（停電など）下でデータを保持するように実装する必要はない。
【００２７】
図３は、本発明の実施形態に従って利用されるイントラモードナンバリングの例示的な実施形態を示しており、２から３４の連続したナンバリングで例示される、単純で単調なシーケンスを示しており、その角度は、種々の水平、アップライト対角スキャン（簡潔にするためにアップライトスキャンとして示されている）及び垂直スキャンを通過する。方向０は平面を表し、１は図には示されていないＤＣを表す。
【００２８】
ｘ≦ｙ
である全てのｘ及びｙが単調増加に対して
ｆ（ｘ）≦ｆ（ｙ）
であり、
又は、
ｘ≧ｙ
である全てのｘ及びｙが単調減少に対して
ｆ（ｘ）≧ｆ（ｙ）
である場合に、実値を備えた実数値のサブセットに基づく関数は単調と呼ばれ、これにより順序が保たれる点を理解されたい。本発明の実施形態は、本発明の教示から逸脱することなく、何らかの所望の代替の数列（ナンバーシーケンス）、特に単調ナンバーシーケンスにおいてによっても実施することができる。スキャンのインデックスは、垂直及び水平方向からのモードの距離を計算することによって容易に得ることができる。従って、ルックアップテーブルｇ＿ａｕｃＩｎｔｒａＤｉｒＴｏＳｃａｎＩｄｘ［ＭＡＸ＿ＣＵ＿ＤＥＰＴＨ］［ＮＵＭ＿ＩＮＴＲＡ＿ＭＯＤＥ］を取り除くことができる。
【００２９】
同様に、イントラモード平滑化において、水平及び垂直の両方からの角度オフセットは、論理的イントラモードネーミングからの加算及び減算による単純比較などを利用して、数値的変位に応じて容易に決定することができる。従って、イントラモード平滑化は、論理的イントラモードネーム間で見られる角度差（水平及び／又は垂直からの角度オフセットを表す）の量に応じて実行される。例えば、ＨＥＶＣの現行のテストモデル（ＨＭ５．０）における５×３６アレイではなく、サイズ５のようにより小さなルックアップテーブルに格納された事前に決められた値に対して比較されるこれらの数値的変位の最小量に関する。最小の数値的変位（角度差）が、対応するブロックサイズに対するテーブルの値より大きい場合、平滑化が適用される。従って、テーブルは、ｍ＿ａｕｃＩｎｔｒａＦｉｌｔｅｒ［５］［ＮＵＭ＿ＩＮＴＲＡ＿ＭＯＤＥ］から、ｍ＿ａｕｃＩｎｔｒａＦｉｌｔｅｒ［５］＝｛１０，７，１，０，１０｝に低減することができる。１０の値は、そのブロックサイズの何れのイントラモードにも平滑化が利用できないほど十分に大きい。このテーブルを使用して、平滑化が適用されるモードは、ＨＥＶＣテストモデルＨＭ５．０と全く同じであるが、テーブルサイズは縮小される。
【００３０】
モード依存変換がイントラモードに基づいている符号化システムでは、モード依存変換（例えば、離散サイン変換及び離散コサイン変換（ＤＳＴ及びＤＣＴ））のテーブルはまた、論理的モードナンバーを使用する観点から同様の方式で取り除くことができる。２次元４×４変換において、１次元垂直変換の後に１次元水平変換が続く。垂直ＤＳＴは、平面モード、及び垂直変換のためにモード１１〜３４に適用される。モードの残りの部分は垂直ＤＣＴ変換を使用する。他方、水平ＤＳＴは、平面モード、及び水平変換に対してモード２〜２５に適用される。モードの残りの部分は、水平ＤＣＴ変換を使用し、これによってＨＭ５．０におけるテーブルｇ＿ａｕｃＤＣＴＤＳＴＭｏｄｅ＿Ｈｏｒ及びｇ＿ａｕｃＤＣＴＤＳＴＭｏｄｅ＿Ｖｅｒｔを安全に取り除くことができる。水平及び垂直ＤＳＴの両方が平面モードに対して実行される点に留意されたい。本発明は、単一の変換がイントラモードに関わらず適用される場合に同様に実施することができる。
【００３１】
更に、ビットストリームモードネーミングの代わりにこの形式の論理的モードナンバーを使用することに応じて、ＨＭ５．０におけるｇ＿ａｕｃＡｎｇＩｎｔｒａＭｏｄｅＯｒｄｅｒ［ＮＵＭ＿ＩＮＴＲＡ＿ＭＯＤＥ］などの論理的及びビットストリームナンバーをマップするテーブルはもはや必要ではない。
【００３２】
本発明は、最確モード（ＭＰＭ）の何れかの所望の数に拡張することができ、以下の実施例は、３つのＭＰＭへの拡張を説明している。特定のＨＥＶＣ符号化システムにおいて、８ｘ８、１６ｘ１６、及び３２ｘ３２ＰＵサイズに対して３５のイントラモードがあるが、４ｘ４ＰＵは１８モードだけを考える。基本原理は、３ＭＰＭ＋ｘを持つ構造としてモードの数を有することであり、ここで、ｘは残りのモードの数である。従って、本発明は、ｘが２の冪乗である利得のない全対称手法を提供する。よって、４ｘ４ではｘの値は１６であり、その他ではｘは３２に等しい。この全対称手法によって、４ｘ４及びそれよりも大きなＰＵ（例えば、８ｘ８／１６ｘ１６／３２ｘ３２）に対して１９及び３５モードがそれぞれ存在し、２の完全冪乗プラス３のモードに相当する。この結果、３ＭＰＭが可能である場合、４ｘ４及びそれよりも大きな（例えば、８ｘ８／１６ｘ１６／３２ｘ３２）ＰＵに対する１６及び３２の残りモードがそれぞれ存在することになり、従って、ソフトウエア設計に現在必要とされるどのようなエスケープ符号も必要ではなくなる。
【００３３】
第３ＭＰＭの導入が複雑さ又はメモリ関連要件を追加しない点に留意されたい。３ＭＰＭは、δの値が、ＨＭ５．０において４ｘ４ＰＵに対して２でありＰＵサイズの残りに対して１であるテーブル１に見られるようなどのようなルックアップテーブルもない単純な演算を使用して得られ、値は全体的に変えることができる。当業者であれば、δの値及びルックアップテーブルは、本発明の教示から逸脱することなく様々な代替の方法で実行できる点は理解されるであろう。以下の段落で説明される図４Ａ及び図４Ｂに詳細に示されるように、テーブルは、近傍ブロックからどのようにＭＰＭを設定するかを基本的に示している点を理解されたい。
【００３４】
本発明の要素をＨＥＶＣ符号化システム（例えば、テストモデルＨＭ５．０）に実装することにより、幾つかの利点を提供することができる。規則に従って、１９マイントラ予測モードが、前段落で言及されたように４ｘ４ＰＵに対して仮定される。しかしながら、この付加的なモードは、付加的な利得を持たず（他の寄与事項によって検証されるように）、単に対称性及び改良設計のために追加されるに過ぎない。イントラモードリネーミングの使用に基づいてＢＤレート性能において小さな利得が見出され、この小さな利得は、前述されたように４ｘ４ＰＵにおける３５モードから１９モードへの改善されたマッピングに起因するものである。３ＭＰＭが利用される場合、共通テスト条件下での本発明の３ＭＰＭ法によるＢＤレート性能が、テーブル２に示されるように改善される。付加的な関連では３ＭＰＭの場合に定義されない点に留意されたい。
【００３５】
図４Ａ及び図４Ｂは、一般化疑似コードとして示される、本発明によるＭＰＭ導出を示している。図４Ａでは、ｉＬｅｆｔＩｎｔｒａＤｉｒがｉＡｂｏｖｅＩｎｔｒａＤｉｒに等しい場合の条件に対する決定が示されており、図４Ｂでは、ｉＬｅｆｔＩｎｔｒａＤｉｒがＡｂｏｖｅＩｎｔｒａＤｉｒに等しくない場合に対する決定が示されている。これらは、図５及び図６それぞれにおいて理解し易い形式で記述されている。
【００３６】
図５は、本発明のイントラ予測モード９０に対するイントラモード符号化ツリーを示している。イントラ予測がＭＰＭの１つに等しいかどうかの決定（９２）が行われる。ＭＰＭの何れにも等しくない場合、ゼロ（０）が符号化され（９４）、その後、残りのモードに対して固定長コードで符号化が実行される（９６）。そうでなければ、ＭＰＭに対して、第１ビットが１として符号化される（１００）。次に、モードがＭＰＭ０であるかどうかの決定が行われる（１０２）。ＭＰＭ０である場合、ゼロ（０）が符号化される（１０４）。ＭＰＭ０でない場合、１が符号化され（１０６）、モードがＭＰＭ１であるかどうかの決定が行われる（１０８）。ＭＰＭ１である場合、ゼロ（０）が符号化され（１１０）、ＭＰＭ１モードでない場合、１が符号化される（１１２）。何れの場合においても、イントラモードに対してビットがビットストリームに挿入される（９８）。ＭＰＭ０、ＭＰＭ１及びＭＰＭ２の順序でチェックを実施するのが好ましいと思われるが、当業者であれば、本発明の教示から逸脱することなく、ＭＰＭ、ＭＰＭ０及びＭＰＭ１に対する符号化のシーケンスは、あらゆる所望の順序で選択することができ、及び／又は上記の実施例の状況で１及びゼロ（０）の選択を逆にしてもよい点は理解されるであろう。詳細には、当該プロセッサで実行可能なプログラミングは、第１ビットを、イントラモードがＭＰＭの何れにも等しくないことを示す第１状態で符号化し、残りのモードに対する全ての符号化は固定長コードに従う。代替として、第１ビットは、イントラモードがＭＰＭの１つに等しいことを示すために、上記第１状態とは逆の第２状態で符号化され、これによって、第１ビットの後の次のビットは、ＭＰＭ０、ＭＰＭ１又はＭＰＭ２が選択されたかどうかを示す。
【００３７】
図６は、ビットストリーム１３０を用いた本発明におけるイントラモード復号ツリーを示している。第１ビットは復号され（１３２）、ゼロ（０）である場合には、ブロック１３４において、残りのモードに対して固定長コードが復号され、復号された固定長コードがイントラモードにマップされ（１３６）、イントラ予測モードが決定される（１３８）。第１復号ビットが１である場合、ブロック１４０において次のビットが復号され、ゼロ（０）である場合、ＭＰＭ０  １４２が選択され、１である場合には、ブロック１４４で次のビットを復号する。この第３ビットがゼロ（０）である場合、ＭＰＭ１  １４６が選択され、１である場合には、ＭＰＭ２  １４８が選択され、これら全ては、イントラ予測モードの決定（１３８）を継続する。
【００３８】
図７Ａ及び図７Ｂは、イントラ予測モードの符号化及び復号を支援するために符号器及び復号器の両方で利用される、３ＭＰＭを決定する例示的な実施形態を示している。決定１５０において、左の近傍ＰＵがイントラ符号化（モード）である場合には、ブロック１５２において値ｉＬｅｆｔＩｎｔｒａＤｉｒが左近傍のＰＵのイントラ予測モードに設定され、そうでない場合には、ブロック１５４において、ｉＬｅｆｔＩｎｔｒａＤｉｒがＤＣに設定される。決定１５６において、上近傍のＰＵがイントラ符号化されている場合、ブロック１５８において、値ｉＡｂｏｖｅＩｎｔｒａＤｉｒが上近傍のＰＵのイントラ予測モードに設定され、そうでない場合には、ブロック１６０において、ｉＡｂｏｖｅＩｎｔｒａＤｉｒはＤＣに設定される。ｉＬｅｆｔＩｎｔｒａＤｉｒ及びｉＡｂｏｖｅＩｎｔｒａＤｉｒを使用して（１６２）、ブロック１６４においてこれらが等しくない場合、ブロック１６６において、何れか１つが平面であるかどうかチェックされる。平面ではない場合、ブロック１６８において、ＭＰＭ０はｉＬｅｆｔＩｎｔｒａＤｉｒモードに設定され、ＭＰＭ１はｉＡｂｏｖｅＩｎｔｒａＤｉｒモードに設定され、ＭＰＭＰ２は平面モードに設定される。何れかが平面である場合、ブロック１７０は、他方がＤＣであるかどうかを決定する。他方がＤＣでない場合、ブロック１７２において、ＭＰＭ０がｉＬｅｆｔＩｎｔｒａＤｉｒに設定され、ＭＰＭ１がｉＡｂｏｖｅＩｎｔｒａＤｉｒに設定され、更にＭＰＭ２がＤＣに設定される。他方がＤＣである場合、ブロック１７４において、ＭＰＭ０はｉＬｅｆｔＩｎｔｒａＤｉｒに設定され、ＭＰＭ１はｉＡｂｏｖｅＩｎｔｒａＤｉｒに設定され、ＭＰＭ２は垂直に設定される。ブロック１６４に戻り、ｉＬｅｆｔＩｎｔｒａＤｉｒがｉＡｂｏｖｅＩｎｔｒａＤｉｒに等しい場合、ブロック１７６では、ｉＬｅｆｔＩｎｔｒａＤｉｒが角度のあるかどうかをチェックをする。非角度のｉＬｅｆｔＩｎｔｒａＤｉｒに対して、ブロック１７８において、ＭＰＭ０は平面に設定され、ＭＰＭ１はＤＣに設定され、ＭＰＭ２は垂直に設定される。角度のあるｉＬｅｆｔＩｎｔｒａＤｉｒに対しては、ブロック１８０においてＭＰＭ０はｉＬｅｆｔＩｎｔｒａＤｉｒに設定され、ＭＰＭ１はｉＬｅｆｔＩｎｔｒａＤｉｒ−δに設定され、ＭＰＭ２は、ｉＬｅｆｔＩｎｔｒａＤｉｒ＋δに設定され、ここでδの値は、ＨＭ５．０における４ｘ４ＰＵに対して２でありＰＵサイズの残りに対して１である。この場合も同様に、当業者であれば、本発明の教示から逸脱することなく異なる値を利用できる点を理解するであろう。
【００３９】
本発明の実施形態は、本発明の実施形態による方法及びシステムのフロー図、及び／又はコンピュータプログラム製品として実施できるアルゴリズム、式、又は他のコンピュータ計算表現を参照して説明することができる。これに関して、フロー図の各ブロック又はステップ、及びフロー図、アルゴリズム、式、及びコンピュータ表現におけるブロック（及び／又はステップ）の組み合わせは、コンピュータ可読プログラムコード論理において具現化される１つ又はそれよりも多くのコンピュータプログラム命令を含む、ハードウエア、ファームウエア、及び／又はソフトウエアのような様々な手段によって実施することができる。理解されるように、このような何れかのコンピュータプログラム命令は、限定ではないが、汎用コンピュータ又は専用コンピュータ、或いは機械を生成するための他のあらゆるプログラマブル処理装置を含むコンピュータ上にロードして、コンピュータ又は他のプログラム可能処理装置上で実行されるコンピュータプログラム命令が、フロー図のブロックにおいて指定された機能を実施するための手段を生成するようにすることができる。
【００４０】
従って、フロー図のブロック、アルゴリズム、式、又はコンピュータ表現は、指定機能を実行するための手段の組み合わせ、指定機能を実行するためのステップの組み合わせ、及び指定機能を実行するためにコンピュータ可読プログラムコード論理手段において具現化されるような、コンピュータプログラム命令をサポートする。本明細書で説明されるフロー図の各ブロック、アルゴリズム、式、又はコンピュータ表現及びこれらの組み合わせは、指定機能又はステップを実行する専用ハードウエアベースのコンピュータシステム、或いは専用ハードウエアとコンピュータ可読プログラムコード論理手段との組み合わせによって実行することができる。
【００４１】
更に、コンピュータ可読プログラムコード論理に組おいて具現化されるようなこれらのコンピュータプログラム命令は、特定の方法で機能するようコンピュータ又は他のプログラム可能処理装置に指示することができるコンピュータ可読メモリに格納し、これによってコンピュータ可読メモリに格納された命令が、フロー図のブロックにおいて指定機能を実行する命令手段を含む製造物品を生成するようにすることができる。コンピュータプログラム命令はまた、コンピュータ又は他のプログラム可能処理装置上にロードして、コンピュータ又は他のプログラム可能処理装置上で一連の動作ステップを実行してコンピュータ実行処理を生成し、これによって、コンピュータ又は他のプログラム可能処理装置で実行される命令が、フロー図のブロック、アルゴリズム、式又はコンピュータ表現において指定機能を実行するためのステップを提供するようにする。
【００４２】
上記の説明から、本発明は、以下のことを含む様々な方法で具現化することができることは理解されるであろう。
【００４３】
１．ビデオ信号を符号化及び復号するための装置であって、（ａ）コンピュータプロセッサを有するビデオ符号器と、（ｂ）上記ビデオ符号器コンピュータプロセッサ上で実行可能なプログラミングと、を備え、上記プログラミングが、（ｉ）予測ユニットにおいてイントラ予測のタイプ及びモードを選択して、モードナンバーを有する上記各モードの論理的イントラモードネーミングによって符号化するようにし、上記論理的イントラモードネーミングにおける各モードナンバーが、ＤＣモード、平面モード、及び複数の方向に対する表現を含む単調シーケンスとして角度方向に関連付けられ、イントラ予測及びエントロピー符号化の間に行われる決定に対して上記論理的イントラモードネーミングを利用し、（ｉｉ）イントラ予測及びエントロピー符号化の間の上記決定を行う際に使用する垂直及び水平方向からの上記各モードの距離を計算することによって、上記イントラモードネーミングからスキャンインデックスを取得する、ようになっており、上記装置が更に、（ｃ）コンピュータプロセッサを有するビデオ復号器と、（ｄ）ビデオ符号器最確モード（ＭＰＭ）並びにイントラ予測タイプ及びモードから受信し、更にエントロピー復号及びイントラ予測の間の決定に対して論理的イントラモードネーミング（ＬＩＭＮ）を利用するため上記ビデオ復号器コンピュータプロセッサ上で実行可能なプログラミングと、を備える。
【００４４】
２．前述の何れかの実施形態の装置であって、上記ビデオ符号器及び上記ビデオ復号器が、高効率ビデオ符号化（ＨＥＶＣ）において、予測ユニット（ＰＵ）としての予測又は変換ユニット（ＴＵ）として変換のため小さなブロックに分割されたビデオコンテンツに応じた可変ブロックサイズを有するコーディングユニット（ＣＵ）を利用するように構成されている。
【００４５】
３．前述の何れかの実施形態の装置であって、上記複数の方向が、水平スキャン、アップライト対角スキャン及び垂直スキャンを介してスパンする方向を表す。
【００４６】
４．前述の何れかの実施形態の装置であって、上記復号器に通信するイントラモード方向の複数の最確モード（ＭＰＭ）を決定するため上記ビデオ符号器コンピュータプロセッサ上で実行可能なプログラミングを更に備える。
【００４７】
５．ビデオ符号化用装置であって、（ａ）コンピュータプロセッサを有するビデオ符号器と、（ｂ）上記コンピュータプロセッサ上で実行可能なプログラミングと、を備え、上記プログラミングが、（ｉ）予測ユニット（ＰＵ）のイントラ予測のタイプ及びモードを選択し、（ｉｉ）ＤＣモード、平面モード、及び複数の方向に対する表現を含む単調シーケンスとして角度方向に関連付けられたモードナンバーを各モードが有する論理的イントラモードネーミングを使用して、上記予測ユニットの予測タイプ及びモードを符号化し、（ｉｉｉ）上記論理的イントラモードネーミングに基づいて予測タイプ及びモードを決定する際に復号器によって使用される上記論理的イントラモードネーミングを出力する、ようになっている。
【００４８】
６．前述の何れかの実施形態の装置であって、上記ビデオ符号器が、高効率ビデオ符号化（ＨＥＶＣ）符号器であり、予測ユニット（ＰＵ）としての予測又は変換ユニット（ＴＵ）としての変換のため小さなブロックに分割されたビデオコンテンツに応じた可変ブロックサイズを有するコーディングユニット（ＣＵ）を利用する。
【００４９】
７．前述の何れかの実施形態の装置であって、上記複数の方向が、水平スキャン、アップライト対角スキャン及び垂直スキャンを介してスパンする方向を表す。
【００５０】
８．前述の何れかの実施形態の装置であって、上記コンピュータプロセッサ上で実行可能な上記プログラミングが、決定論理及びルックアップテーブルを単純化するために、論理的イントラモードネームと角度方向との間の関連性を利用するよう構成されている。
【００５１】
９．前述の何れかの実施形態の装置であって、上記ルックアップテーブルは、イントラ予測、イントラ平滑化、モード依存係数スキャン及びモード依存変換から成るテーブルのグループから選択される。
【００５２】
１０．前述の何れかの実施形態の装置であって、イントラモード方向の最確モード（ＭＰＭ）を符号化するため上記コンピュータプロセッサ上で実行可能なプログラミングを更に備える。
【００５３】
１１．前述の何れかの実施形態の装置であって、イントラ予測モードが何れのＭＰＭにも等しくないことを示す第１状態において第１ビットを符号化して、残りのモードに対して全ての符号化が固定長コードに従うようにし、イントラ予測モードがＭＰＭの１つに等しいことを示す上記第１状態とは逆の第２状態において上記第１ビットを符号化し、上記第１ビットの後の次のビットがＭＰＭ０、ＭＰＭ１又はＭＰＭ２が選択されたかどうかを示すようにする、上記コンピュータプロセッサ上で実行可能なプログラミングを更に備える。
【００５４】
１２．前述の何れかの実施形態の装置であって、隣接する予測ユニット（ＰＵ）において以前に復号されたサンプルから上記予測ユニット（ＰＵ）レベルで予測を実行するため上記コンピュータプロセッサ上で実行可能なプログラミングを更に備える。
【００５５】
１３．前述の何れかの実施形態の装置であって、論理的イントラモードネーム間の角度差の量に応じてイントラモード平滑化を実行するため上記コンピュータプロセッサ上で実行可能なプログラミングを更に備える。
【００５６】
１４．前述の何れかの実施形態の装置であって、上記角度差の量が、対応するブロックサイズに対するテーブルの値よりも大きい場合に平滑化を適用する上記コンピュータプロセッサ上で実行可能なプログラミングを更に備える。
【００５７】
１５．前述の何れかの実施形態の装置であって、１次元垂直変換及びその後の１次元水平変換として２次元４ｘ４変換を処理する上記コンピュータプロセッサ上で実行可能なプログラミングを更に備え、方向モードが２から３４の値を有し、上記平面モード及び垂直変換に対するモード１１〜３４に垂直離散サイン変換（ＤＳＴ）が適用され、残りのモードが垂直離散コサイン変換（ＤＣＴ）を使用し、平面モードに及び水平変換に対するモード２〜２５に水平ＤＳＴが適用される。
【００５８】
１６．ビデオ信号を復号するための装置であって、（ａ）ビデオフレームを復号するよう構成されたコンピュータプロセッサを有する復号器と、（ｂ）上記コンピュータプロセッサ上で実行可能なプログラミングと、を備え、上記プログラミングが、（ｉ）符号器からの論理的イントラモードネーミング（ＬＩＭＮ）を利用して予測ユニット（ＰＵ）に対するイントラ予測タイプ及びモード及び最確モード（ＭＰＭ）を受信し、（ｉｉ）各論理的モードナンバーが、ＤＣモード、平面モード、及び複数の方向に対する表現をナンバーが含む単調シーケンスとして角度方向に関連付けられ、（ｉｉｉ）論理的イントラモードネーミング（ＬＩＭＮ）によって符号化された受信値に基づいてエントロピー復号及びイントラ予測決定を行う、ようになっている。
【００５９】
１７．前述の何れかの実施形態の装置であって、上記ビデオ復号器が、高効率ビデオ符号化（ＨＥＶＣ）符号器であり、予測ユニット（ＰＵ）としての予測又は変換ユニット（ＴＵ）としての変換のため小さなブロックに分割されたビデオコンテンツに応じた可変ブロックサイズを有するコーディングユニット（ＣＵ）を利用する。
【００６０】
１８．前述の何れかの実施形態の装置であって、符号器から受信された上記最確モード（ＭＰＭ）の３つを復号するため上記コンピュータプロセッサ上で実行可能なプログラミングを更に備える。
【００６１】
１９．前述の何れかの実施形態の装置であって、イントラ予測モードが何れのＭＰＭにも設定されていないことを示す第１状態において第１ビットを復号して、残りのモードに対して全ての符号化が固定長コードに従うようにし、イントラ予測モードがＭＰＭの１つに等しいことを示す上記第１状態とは逆の第２状態において上記第１ビットを復号し、上記第１ビットの後の次のビットがＭＰＭ０、ＭＰＭ１又はＭＰＭ２が選択されたかどうかを示すようにする、上記コンピュータプロセッサ上で実行可能なプログラミングを更に備える。
【００６２】
２０．前述の何れかの実施形態の装置であって、１次元垂直変換及びその後の１次元水平変換として２次元４ｘ４変換を処理する上記コンピュータプロセッサ上で実行可能なプログラミングを更に備え、方向モードが２から３４の値を有し、上記平面モード及び垂直変換に対するモード１１〜３４に垂直離散サイン変換（ＤＳＴ）が適用され、残りのモードが垂直離散コサイン変換（ＤＣＴ）を使用し、平面モードに及び水平変換に対するモード２〜２５に水平ＤＳＴが適用される。
【００６３】
従って、上記の説明は多くの詳細を含んでいるが、これらは本発明の範囲を限定するものではなく、本発明の現在のところ好ましい実施形態の一部を例示するものに過ぎないと解釈すべきである。従って、本発明の範囲は、当業者にとって明らかになると考えられる他の実施形態も完全に含み、従って添付の特許請求の範囲以外のいかなるものによっても本発明の範囲を限定すべきではなく、特許請求の範囲では、単数形による要素への言及は、明記しない限り「唯一」を意味するものではなく、「１又はそれ以上」を意味するものであると理解されよう。当業者には周知の上述した好ましい実施形態の要素の構造的及び機能的同等物も引用により本明細書に明確に組み入れられ、本特許請求の範囲に含まれることを意図している。更に、本発明が解決しようとする個々の及び全ての課題は本特許請求の範囲に含まれるので、装置及び方法がこれらの問題に対応する必要はない。更に、本開示の要素、構成要素又は方法ステップは、これらが特許請求の範囲に明示されているかどうかにかかわらず、一般に公開されることを意図するものではない。本明細書における請求項の要素については、この要素が「〜のための手段」という表現を使用して明確に示されていない限り、米国特許法１１２条第６項の規定によって解釈すべきではない。
【００６４】
【表１】
2020102870.tif 000003
【００６５】
【表２】
2020102870.tif 000004
【符号の説明】
【００６６】
１０  符号器
１２  符号化要素
１４  ビデオフレーム入力
１６  基準フレーム
１８  フレーム出力
２０  インター予測
２２  動き推定（ＭＥ）
２４  動き補償（ＭＣ）
２６  イントラ予測ブロック
２８  加算ジャンクション
３０  順方向変換
３２  量子化段階
３４  エントロピー符号化ブロック
３６  逆量子化
３８  逆変換
４０  加算ジャンクション
４２  フィルタ
４４  プロセッサ
４６  処理装置（例えば、ＣＰＵ）
４８  メモリ
５０  復号器
【図１】
2020102870.tif 000005
【図２】
2020102870.tif 000006
【図３】
2020102870.tif 000007
【図４Ａ】
2020102870.tif 000008
【図４Ｂ】
2020102870.tif 000009
【図５】
2020102870.tif 000010
【図６】
2020102870.tif 000011
【図７Ａ】
2020102870.tif 000012
【図７Ｂ】
2020102870.tif 000013