(57)【要約】      （修正有）【課題】信頼性を保つことができ、特性変動を大幅に抑制することができる半導体装置およびその製造方法を提供する。【解決手段】半導体装置３０は、封止樹脂２５からの応力により特性変動を起こす回路ブロックＣの回路素子の表面に選択的に空隙部１１を形成して樹脂封止する。一方この選択的に形成した空隙部以外の半導体チップ２０表面は封止樹脂２５と密着する。【選択図】図１０
2020047629.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路素子が形成された半導体チップを樹脂封止した半導体装置において、
前記回路素子の中の一部の回路素子表面に、封止樹脂と接触しない空隙部を選択的に配置していることを特徴とする半導体装置。
【請求項２】
複数の回路素子が形成された半導体チップを樹脂封止する半導体装置の製造方法において、
前記半導体チップを形成する工程は、
複数の回路素子を備えた半導体チップ形成領域を複数形成した半導体基板を用意する工程と、
前記半導体基板表面を第１の絶縁膜で被覆する工程と、
前記複数の回路素子の中の一部の回路素子が形成されている領域の前記第１の絶縁膜上に、第２の絶縁膜を選択的に形成する工程と、
前記第１の絶縁膜および前記第２の絶縁膜上に、第３の絶縁膜を形成する工程と、
前記第２の絶縁膜上の前記第３の絶縁膜に貫通孔を形成し、該貫通孔を通して前記第２の絶縁膜を選択除去し、前記一部の回路素子上に空隙部を形成する工程と、
前記第３の絶縁膜上に、該空隙部を残し前記貫通孔を塞ぐ被覆膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記被覆膜を形成した半導体基板を切断し、各半導体チップに個片化した後、該半導体チップを樹脂封止する工程を含むことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記被覆膜を形成した半導体基板表面に封止樹脂を形成した後、各半導体チップに個片化する工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に封止樹脂の応力によって特性変動を起こす回路素子を備えた半導体装置について、封止樹脂の応力の影響を緩和することができる半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
表面に回路素子が形成された半導体チップを樹脂封止して形成する半導体装置では、封止樹脂の応力によって、樹脂封止前後で特性変動が生じることが知られている。このような特性変動を回避する方法の一つは、回路素子が形成されている半導体チップ表面と封止樹脂との間に空隙部を設けた中空パッケージとする方法である。
【０００３】
例えば、中空パッケージの製造方法を図１５および図１６に示す。所定の配線パターン（図示せず）が形成された実装基板１０１上に、半導体チップ１０２がバンプ電極１０３を介してフリップチップ実装されている。ここで、回路素子が形成されている半導体チップ１０２の表面は、実装基板１０１側に向けて配置されている（図１５ａ）。
【０００４】
次に半導体チップ１０２の表面を封止樹脂で被覆しないように樹脂フィルム層１０４で覆うため、樹脂フィルム貼り付け用下型１０５と樹脂フィルム貼り付け用上型１０６との間に、半導体チップ１０２を実装した実装基板１０１と樹脂フィルム層１０４を配置する（図１５ｂ）。樹脂フィルム貼り付け用下型１０５および樹脂貼り付け用上型１０６には、それぞれ貫通孔１０７が形成されている。
【０００５】
樹脂フィルム貼り付け用下型１０５と樹脂フィルム貼り付け用上型１０６とを接合させ、伸縮性のある樹脂フィルム層１０４と半導体チップ１０２との間に残る空気を樹脂フィルム貼り付け用下型１０５に形成された貫通孔１０７を通して排出することで、樹脂フィルム層１０４が半導体チップ１０２表面に沿って密着する。樹脂フィルム貼り付け用上型１０６の貫通孔１０７からキャビティ１０８内に圧力を加えることで、密着性を更に増すこともできる（図１５ｃ）。
【０００６】
その後、半導体チップ１０２に密着した樹脂フィルム層１０４に紫外線を照射させたり、熱を加えることで硬化させる（図１５ｄ）。
【０００７】
樹脂封止を行うため、樹脂封止用下型１０９と樹脂封止用上型１１０との間に形成されるキャビティ１１１内に、半導体チップ１０２の表面を樹脂フィルム層１０４で被覆した実装基板１０１を載置して、封止樹脂を注入する。このとき樹脂フィルム層１０４によって半導体チップ１０２表面に封止樹脂が流入することはない（図１６ａ）。その後、注入した封止樹脂を硬化させることで、樹脂フィルム層１０４上に封止樹脂１１２が形成される。
【０００８】
樹脂封止用下型１０９および樹脂封止用上型１１０を取り外し（図１６ｂ）、封止樹脂１１２、樹脂フィルム層１０４および実装基板１０１を切断して個片化することで、回路素子が形成されている半導体チップ１０２表面に、封止樹脂に触れない空隙部１１３を備えた半導体装置を形成することができる（図１６ｃ）。この種の製造方法は特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−３０２８３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、半導体装置の信頼性を保つためには、樹脂フィルム層１０４と実装基板１０１とが十分に密着することが重要である。しかし上記の方法では、例えば樹脂フィルム層１０４とバンプ電極１０３との間等に隙間が残ったり、樹脂フィルム層１０４の貼り付けが均一にならずにシワが残り、樹脂フィルム層１０４と実装基板１０１との間に隙間が残ってしまう場合がある。このような状態でダイシングソーを用いて個片化すると、樹脂フィルム層１０４と実装基板１０１の間のわずかな隙間から水分等が侵入してしまうおそれがある。
【００１１】
また一般的な半導体装置においては、図１６（ｃ）に示すように半導体チップ１０２表面のすべてを封止樹脂１１２で覆わない構造として、回路素子のすべてを封止樹脂の応力から解放する必要はない。換言すれば、半導体装置の特性変動に影響の大きい回路素子のみを選択的に封止樹脂の応力から解放すれば足りる。そこで本発明は、信頼性を保つことができ、特性変動を大幅に抑制することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本願請求項１に係る発明は、複数の回路素子が形成された半導体チップを樹脂封止した半導体装置において、前記回路素子の中の一部の回路素子表面に、封止樹脂と接触しない空隙部を選択的に配置していることを特徴とする。
【００１３】
本願請求項２に係る発明は、複数の回路素子が形成された半導体チップを樹脂封止する半導体装置の製造方法において、前記半導体チップを形成する工程は、複数の回路素子を備えた半導体チップ形成領域を複数形成した半導体基板を用意する工程と、前記半導体基板表面を第１の絶縁膜で被覆する工程と、前記複数の回路素子の中の一部の回路素子が形成されている領域の前記第１の絶縁膜上に、第２の絶縁膜を選択的に形成する工程と、前記第１の絶縁膜および前記第２の絶縁膜上に、第３の絶縁膜を形成する工程と、前記第２の絶縁膜上の前記第３の絶縁膜に貫通孔を形成し、該貫通孔を通して前記第２の絶縁膜を選択除去し、前記一部の回路素子上に空隙部を形成する工程と、前記第３の絶縁膜上に、該空隙部を残し前記貫通孔を塞ぐ被覆膜を形成する工程と、を含むことを特徴とする。
【００１４】
本願請求項３に係る発明は、請求項１記載の半導体装置の製造方法において、前記被覆膜を形成した半導体基板を切断し、各半導体チップに個片化した後、該半導体チップを樹脂封止する工程を含むことを特徴とする。
【００１５】
本願請求項４に係る発明は、請求項１記載の半導体装置の製造方法において、前記被覆膜を形成した半導体基板表面に封止樹脂を形成した後、各半導体チップに個片化する工程を含むことを特徴とする。
【発明の効果】
【００１６】
本発明の半導体装置は、封止樹脂からの応力により特性変動を起こす回路素子の表面に選択的に空隙部を形成することで、特性変動を大幅に抑制することが可能となる。一方この選択的に形成した空隙部を除けば、その他の領域の半導体チップ表面は封止樹脂と密着した一般的な半導体装置と同様の構造となっており、信頼性の高い半導体装置となる。
【００１７】
また本発明の半導体装置の製造方法は、通常の半導体装置の製造工程のみで、回路素子の配置に応じて半導体チップ表面に選択的に空隙部を形成することができ、簡便な方法である。空隙部を備えた半導体チップは、従来方法により個片化後、あるいは個片化前に樹脂封止することができ、簡便に半導体装置を形成することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の半導体装置の製造工程の説明図である。
【図２】本発明の半導体装置の製造工程の説明図である。
【図３】本発明の半導体装置の製造工程の説明図である。
【図４】本発明の半導体装置の製造工程の説明図である。
【図５】本発明の半導体装置の製造工程の説明図である。
【図６】本発明の半導体装置の製造工程の説明図である。
【図７】本発明の半導体装置の製造工程の説明図である。
【図８】本発明の第１の実施例の半導体装置の製造工程の説明図である。
【図９】本発明の第１の実施例の半導体装置の製造工程の説明図である。
【図１０】本発明の第１の実施例の半導体装置の説明図である。
【図１１】本発明の第２の実施例の半導体装置の製造工程の説明図である。
【図１２】本発明の第２の実施例の半導体装置の製造工程の説明図である。
【図１３】本発明の第２の実施例の半導体装置の製造工程の説明図である。
【図１４】本発明の第２の実施例の半導体装置の説明図である。
【図１５】従来のこの種の半導体装置の製造方法の説明図である。
【図１６】従来のこの種の半導体装置の製造方法の説明図である。
【発明を実施するための形態】
【００１９】
本発明の半導体装置は、半導体チップの表面に形成された複数の回路素子の内、一部の回路素子の表面のみに空隙部を形成することを特徴としている。以下、本発明の半導体装置およびその製造方法について製造工程に従い詳細に説明する。
【実施例１】
【００２０】
本発明の第１の実施例について説明する。図１は通常の半導体装置の製造工程に従い、半導体基板上に回路素子を形成した状態を示している。図１に示すように、半導体基板上に、半導体チップ形成領域１が個片化の際に切削除去されるスクライブ領域２に囲まれてマトリックス状に配置されている。各半導体チップ形成領域１には、所望の集積回路を構成する回路ブロックＡ〜Ｆが配置されている。また回路ブロックＡ〜Ｆには、それぞれ回路ブロックを構成する複数の回路素子が配置されている。これらの回路ブロックＡ〜Ｆは、図示しない配線により相互に接続され、さらにボンディングパッド３に接続されている。
【００２１】
ここで、回路ブロックＣを構成する回路素子が封止樹脂からの応力の影響を受けて、半導体装置の特性が変動するものとする。このような回路ブロックは、例えば、カレントミラー回路を構成するトランジスタ対であって、応力の影響によりカレントミラー比がずれてしまう回路素子であったり、一対の抵抗素子で構成され、応力の影響により抵抗比がずれてしまう回路素子等が該当する。
【００２２】
図２は、半導体基板４上に複数の回路素子を備えた半導体領域の断面図で、回路ブロックＣの領域を通る断面図を示している。図２に示すように半導体基板４上には、回路ブロックＣ、Ｄ、Ｆが形成されている。図２では、図１で記載を省略した配線の一部を記載している。具体的には、回路ブロックＣに接続する配線５Ｃ、回路ブロックＤに接続する配線５Ｄ、回路ブロックＦに接続する配線５Ｆが多層配線として形成され、これらは図示しない配線より相互に接続され、あるいは所望のボンディングパッド３に接続されている。６は多層配線を形成するための層間絶縁膜である。
【００２３】
このように回路ブロックと所望の配線が形成された半導体基板４全面に、第１の絶縁膜となる第１の窒化膜７を形成する。さらに第１の窒化膜７上にＵＳＧ（Undoped Silicate Glass)膜を形成した後、封止樹脂から応力の影響を受ける回路ブロックＣ上に選択的にＵＳＧ膜を残し、その他の領域のＵＳＧ膜をエッチング除去して、第２の絶縁膜となる犠牲層８を形成する（図３）。この第２の絶縁膜は、後述するように選択的に除去する必要があるので、第１の絶縁膜等を残し選択的にエッチング除去できる材料から選択することになる。
【００２４】
その後、全面に第３の絶縁膜となる第２の窒化膜９を形成する。この第３の絶縁膜は、第２の絶縁膜（犠牲層８）を選択的にエッチング除去する際、第１の絶縁膜（第１の窒化膜７）と共にエッチングされずに残る材料から選択する。第２の窒化膜９には、犠牲層８の一部を露出するように貫通孔１０を形成する（図４）。ここで貫通孔１０の大きさは、できるだけ小さく設定しておく。
【００２５】
次に貫通孔１０を通して犠牲層８を選択的にエッチング除去する。その結果、図５に示すように回路ブロックＣの表面に空隙部１１が形成される。
【００２６】
貫通孔１０を塞ぐため、全面に被覆膜となる第３の窒化膜１２を形成する。その後、通常のフォトリソグラフ法によりボンディングパッド３を露出するため、第１の窒化膜７、第２の窒化膜９および第３の窒化膜１２の一部を除去する（図６）。
【００２７】
さらに全面にポリイミド膜１３を形成し、通常のフォトリソグラフ法によりボンディングパッド３を露出する（図７）。なお、図６において貫通孔１０を第３の窒化膜１２で完全に塞がず、ポリイミド膜１３を形成できる程度に開口径を狭窄し、このポリイミド膜１３によって完全に塞ぐように構成しても良い。この場合、第３の窒化膜１２とポリイミド膜１３が被覆膜を構成することになる。
【００２８】
以下、通常の半導体装置の個片化方法に従い、図１に示すスクライブ領域２に沿って格子状に半導体基板４を切削除去することで、図８に示すように空隙部１１を備えた半導体チップ２０を完成させることができる。このように形成した本実施例の半導体チップ２０は、複数の回路ブロックが形成されている表面全面に空隙部を形成しているわけではなく、一部の回路ブロック上だけに空隙部１１が形成されている。そのため空隙部１１の容積は非常に小さく形成できる。
【００２９】
次に図８に示す半導体チップ２０を樹脂封止してパッケージングする場合について説明する。まず、リードフレームあるいは実装基板２１上に半導体チップ２０を複数個実装し、図示しない金属ワイヤ等を用いて必要な接続を形成する。実装基板２１を樹脂封止用下型２２と樹脂封止用上型２３とで挟み込む。２４は離形フィルムである（図９ａ）。
【００３０】
その後、キャビティ２５Ａ内に封止樹脂を注入し、注入した封止樹脂を硬化させることで実装基板２１上に封止樹脂２５が形成される（図９ｂ）。封止樹脂２５および実装基板２1を切断して個片化することで、空隙部を備えた半導体チップ２０を備えた半導体装置３０が完成する（図９ｃ）。図１０に完成した半導体装置３０を示す。
【００３１】
なお、半導体チップ２０を樹脂封止する際、個々の半導体チップ毎、あるいは複数の半導体チップの列毎に樹脂封止用下型２２および樹脂封止用上型２３で挟持して封止樹脂を注入することで樹脂封止しても良い。
【００３２】
以上のように形成した半導体装置３０は、半導体チップ２０表面には封止樹脂２５から応力が加わる。このとき、封止樹脂からの応力によって特性変動が生じる回路ブロックＣの回路素子の表面には空隙部１１が配置されているので、封止樹脂２５からの応力がこの回路素子に加わることはなく、半導体装置３０の特性変動が抑制される。一方小さな面積の空隙部１１を除けば半導体チップ２０の表面は、封止樹脂２５に密着しており、外部からの水分の侵入等による信頼性低下を招くこともない。
【実施例２】
【００３３】
次に第２の実施例について説明する。上記第１の実施例では、半導体チップを形成した後、実装基板上に搭載し樹脂封止する場合について説明したが、半導体チップの個片化前に半導体基板の状態で封止樹脂を形成することも可能である。以下に詳細説明する。
【００３４】
上記第１の実施例同様、回路ブロックと所望の配線が形成された半導体基板全面に、第１の絶縁膜となる第１の窒化膜７を形成する。さらに第１の窒化膜７上にＵＳＧ膜を形成した後、封止樹脂から応力の影響を受ける回路ブロックＣ上を残し、その他の領域のＵＳＧ膜をエッチング除去し、第２の絶縁膜となる犠牲層８を形成する（図３）。
【００３５】
その後、全面に第３の絶縁膜となる第２の窒化膜９を形成する。第２の窒化膜９には、犠牲層８の一部を露出するように貫通孔１０を形成する（図４）。
【００３６】
次に貫通孔１０を通して犠牲層８を選択的に除去する。その結果、図５に示すように回路ブロックＣの表面側に空隙部１１が形成される。
【００３７】
貫通孔１０を塞ぐため、全面に被覆膜となる第３の窒化膜１２を形成する。その後、通常のフォトリソグラフ法によりボンディングパッド３を露出するため、第１の窒化膜７、第２の窒化膜９および第３の窒化膜１２の一部を除去する（図６）。
【００３８】
さらに全面にポリイミド膜１３を形成し、通常のフォトリソグラフ法によりボンディングパッド３を露出する（図７）。以上の工程までは、上記第１の実施例と同じ製造工程となる。
【００３９】
その後、本実施例では、露出するボンディングパッド３上にバンプ電極２６を形成する。ここでバンプ電極２６の高さは、完成品となる半導体装置の表面を覆う封止樹脂の厚さより厚く形成する。半導体基板表面を封止樹脂２５で被覆する。バンプ電極２６は封止樹脂２５で被覆された状態とする（図１１）。
【００４０】
表面を研磨し、先に形成したバンプ電極２６を露出させる。このとき半導体基板４の表面には、所望の厚さの封止樹脂２５が残ることになる（図１２）。その後、表面に露出したバンプ電極２６に別のハンダ等を形成する（図１３）。
【００４１】
以下、上記第１の実施例同様、通常の半導体装置の個片化方法に従い、スクライブ領域に沿って格子状に半導体基板４を切削除去することで、図１４に示すように空隙部１１を備え、樹脂封止された半導体装置３０Ａを完成させることができる。図１４に示すように本実施例の半導体装置３０Ａは、複数の回路ブロックが形成されている表面の全てに空隙部が形成されているわけではなく、一部の回路ブロック上だけに空隙部１１が形成された構成となっている。
【００４２】
また封止樹脂からの応力によって特性変動が生じる回路ブロックＣの回路素子の表面には空隙部１１が配置されているので、封止樹脂２５からの応力が回路素子に加わることはなく、半導体装置３０Ａが特性変動を起こすことはない。一方半導体基板４の表面は、封止樹脂２５に密着しており、外部からの水分の侵入等による信頼性低下を招くこともない。
【００４３】
以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことは言うまでもない。例えば上記実施例では、応力影響を受ける回路素子を含む回路ブロック上に空隙部を形成する場合について説明したが、回路ブロックより狭い回路素子の形成領域上に空隙部を形成するように構成することができる。また空隙部は、半導体装置に１か所のみ形成する場合に限らず、複数形成しても良い。
【符号の説明】
【００４４】
１： 半導体チップ形成領域、２：スクライブ領域、３：ボンディングパッド、４：半導体基板、５：配線、６：層間絶縁膜、７：第１の窒化膜、８：犠牲層、９：第２の窒化膜、１０：貫通孔、１１：空隙部、１２：第３の窒化膜、１３：ポリイミド膜、２０：半導体チップ、２１：実装基板、２２：樹脂封止用下型、２３：樹脂封止用上型、２４：離形フィルム、２５：封止樹脂、２５Ａ：キャビティ、２６：バンプ電極、３０、３０Ａ：半導体装置
【図１】
2020047629.tif 000003
【図２】
2020047629.tif 000004
【図３】
2020047629.tif 000005
【図４】
2020047629.tif 000006
【図５】
2020047629.tif 000007
【図６】
2020047629.tif 000008
【図７】
2020047629.tif 000009
【図８】
2020047629.tif 000010
【図９】
2020047629.tif 000011
【図１０】
2020047629.tif 000012
【図１１】
2020047629.tif 000013
【図１２】
2020047629.tif 000014
【図１３】
2020047629.tif 000015
【図１４】
2020047629.tif 000016
【図１５】
2020047629.tif 000017
【図１６】
2020047629.tif 000018