(57)【要約】      （修正有）【課題】ＰＦＣ回路の力率を向上する駆動信号生成回路を提供する。【解決手段】交流電圧の整流電圧が印加されるインダクタに流れるインダクタ電流ＩＬと、交流電圧から生成される出力電圧Ｖｆｂとに基づいて、インダクタ電流を制御するトランジスタをオンオフさせるための駆動信号を生成するＤＳＰ（駆動信号生成回路）であって、出力電圧の指令値Ｖｋを出力する電圧調整器９１と、インダクタ電流と出力電圧に基づいて、インダクタのインダクタンスＬを計算するインダクタンス計算部９３と、計算されたインダクタンスと、整流電圧Ｖｒと、指令値と、トランジスタのスイッチング周期Ｔと、出力電圧とに基づいて、インダクタ電流を整流電圧に応じて変化させつつ、出力電圧を目的レベルとするためのオン期間を計算するオン期間計算部９６と、を有し、計算されたオン期間と、スイッチング周期とに基づいて、駆動信号ＶＤ２を出力する信号出力部６２と、を備える。【選択図】図８
2020127283.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を整流する整流回路からの整流電圧が印加されるインダクタに流れるインダクタ電流と、前記交流電圧から生成される出力電圧と、に基づいて、前記インダクタ電流を制御するトランジスタをオンオフさせるための駆動信号を生成する駆動信号生成回路であって、
前記出力電圧のレベルが目的レベルより低い場合、前記インダクタ電流を増加させ、前記出力電圧のレベルが前記目的レベルより高い場合、前記インダクタ電流を減少させる指令値を出力する指令値出力部と、
前記インダクタ電流がゼロから増加した後の第１タイミングにおける前記インダクタ電流の第１電流値と、前記インダクタ電流が減少した後の第２タイミングにおける前記インダクタ電流の第２電流値と、前記出力電圧と、に基づいて、前記インダクタのインダクタンスを計算するインダクタンス計算部と、
計算された前記インダクタンスと、前記整流電圧と、前記指令値と、前記トランジスタのスイッチング周期と、前記出力電圧と、に基づいて、前記スイッチング周期のうち、前記インダクタ電流を前記整流電圧に応じて変化させつつ、前記出力電圧のレベルを前記目的レベルとするためのオン期間を計算するオン期間計算部と、
計算された前記オン期間と、前記スイッチング周期とに基づいて、前記駆動信号を出力する駆動信号出力部と、
を備えることを特徴とする駆動信号生成回路。
【請求項２】
請求項１に記載の駆動信号生成回路であって、
前記インダクタンス計算部は、
前記インダクタ電流がゼロから増加してから前記第１タイミングとなるまでの第１期間と、前記インダクタ電流が減少してから前記第２タイミングとなるまでの第２期間と、前記第１電流値と、前記第２電流値と、前記出力電圧と、に基づいて、前記インダクタのインダクタンスを計算すること、
を特徴とする駆動信号生成回路。
【請求項３】
請求項１または請求項２に記載の駆動信号生成回路であって、
前記インダクタンス計算部は、
前記交流電圧の１／４周期より短い間隔で前記インダクタのインダクタンスを計算すること、
を特徴とする駆動信号生成回路。
【請求項４】
請求項３に記載の駆動信号生成回路であって、
前記インダクタンス計算部は、
前記交流電圧の１／４周期より短く、前記スイッチング周期に応じた間隔で前記インダクタのインダクタンスを計算すること、
を特徴とする駆動信号生成回路。
【請求項５】
請求項１〜４の何れか一項に記載の駆動信号生成回路であって、
前記駆動信号出力部は、
前記スイッチング周期のクロック信号の論理レベルが一方の論理レベルになると瞬時値が減少し、前記クロック信号の前記論理レベルが他方の論理レベルとなると前記瞬時値が増加する三角波の電圧と、前記オン期間に対応する電圧とを比較する比較部と、
前記比較部の比較結果に基づいて、前記トランジスタをオンオフする前記駆動信号を出力する出力部と、を含み、
前記インダクタンス計算部は、
前記第１電流値及び前記第２電流値を前記クロック信号の論理レベルが変化するタイミングに基づいて取得して前記整流電圧を計算すること、
を特徴とする駆動信号生成回路。
【請求項６】
請求項１〜５の何れか一項に記載の駆動信号生成回路であって、
前記第２電流値が所定値より大きいか否かを判定する判定部と、
計算された前記インダクタのインダクタンスを記憶する記憶部と、
を含み、
前記インダクタンス計算部は、
前記第２電流値が前記所定値より大きいと判定された場合、前記記憶部に記憶された前記インダクタンスを更新し、
前記オン期間計算部は、
前記記憶部に記憶された前記インダクタンスに基づいて、前記オン期間を計算すること、
を特徴とする駆動信号生成回路。
【請求項７】
請求項１〜６の何れか一項に記載の駆動信号生成回路であって、
前記インダクタ電流が連続的に流れる連続モードであるか、前記インダクタ電流が断続的に流れる不連続モードであるかを判定するモード判定部と、
前記インダクタ電流が前記連続モードであると判定された場合、前記トランジスタをオンオフさせる第１信号を出力する第１信号出力部と、
前記インダクタ電流が前記不連続モードであると判定された場合、前記トランジスタをオンオフさせる第２信号を出力する第２信号出力部と、
を更に備え、
前記第２信号出力部は、
前記指令値出力部と、前記インダクタンス計算部と、前記オン期間計算部と、前記第２信号を前記駆動信号として出力する前記駆動信号出力部と、を含むこと、
を特徴とする駆動信号生成回路。
【請求項８】
請求項１〜７の何れか一項に記載の駆動信号生成回路であって、
前記指令値出力部と、前記インダクタンス計算部と、前記オン期間計算部と、前記駆動信号出力部との夫々は、所定のプログラムを実行するデジタル信号処理回路、またはハードウェア回路で実現されること、
を特徴とする駆動信号生成回路。
【請求項９】
交流電圧を整流する整流回路と、
前記整流回路からの整流電圧が印加されるインダクタと、
前記インダクタに流れるインダクタ電流と、前記交流電圧から生成される出力電圧と、に基づいて、前記インダクタ電流を制御するトランジスタをオンオフさせるための駆動信号を生成する駆動信号生成回路と、
を備える電源回路であって、
前記駆動信号生成回路は、
前記出力電圧のレベルが目的レベルより低い場合、前記インダクタ電流を増加させ、前記出力電圧のレベルが前記目的レベルより高い場合、前記インダクタ電流を減少させる指令値を出力する指令値出力部と、
前記インダクタ電流がゼロから増加した後の第１タイミングにおける前記インダクタ電流の第１電流値と、前記インダクタ電流が減少した後の第２タイミングにおける前記インダクタ電流の第２電流値と、前記出力電圧と、に基づいて、前記インダクタのインダクタンスを計算するインダクタンス計算部と、
計算された前記インダクタンスと、前記整流電圧と、前記指令値と、前記トランジスタのスイッチング周期と、前記出力電圧と、に基づいて、前記スイッチング周期のうち、前記インダクタ電流を前記整流電圧に応じて変化させつつ、前記出力電圧のレベルを前記目的レベルとするためのオン期間を計算するオン期間計算部と、
計算された前記オン期間と、前記スイッチング周期とに基づいて、前記駆動信号を出力する駆動信号出力部と、
を含むことを特徴とする電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動信号生成回路、および電源回路に関する。
【背景技術】
【０００２】
一般的な力率改善回路（以下、ＰＦＣ（Power Factor Correction）回路と称する。）は、ＰＦＣ回路に含まれるインダクタに流れるインダクタ電流を、交流電圧を整流した整流電圧と相似形にすることにより、電源の力率を改善している（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−２３５９９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、インダクタ電流が断続的に流れる不連続モードでＰＦＣ回路が動作する際、一般にインダクタ電流の電流値は大きく変化する。そして、インダクタのインダクタンスも、インダクタ電流の電流値に応じて変わるため、インダクタンスの変化を考慮せずにＰＦＣ回路を動作させると、力率が悪化してしまうことがある。
【０００５】
本発明は、上記のような従来の問題に鑑みてなされたものであって、ＰＦＣ回路の力率を向上できる駆動信号生成回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前述した課題を解決する主たる本発明は、交流電圧を整流する整流回路からの整流電圧が印加されるインダクタに流れるインダクタ電流と、前記交流電圧から生成される出力電圧と、に基づいて、前記インダクタ電流を制御するトランジスタをオンオフさせるための駆動信号を生成する駆動信号生成回路であって、前記出力電圧のレベルが目的レベルより低い場合、前記インダクタ電流を増加させ、前記出力電圧のレベルが前記目的レベルより高い場合、前記インダクタ電流を減少させる指令値を出力する指令値出力部と、前記トランジスタがオンされるとゼロから増加し、前記トランジスタがオフされるとゼロまで減少する前記インダクタ電流が所定期間に変化する変化量と、前記インダクタのインダクタンスと、に基づいて、前記整流電圧を計算する整流電圧計算部と、計算された前記整流電圧と、前記指令値と、前記スイッチング周期と、前記出力電圧と、に基づいて、前記スイッチング周期のうち、前記インダクタ電流を前記整流電圧に応じて変化させつつ、前記出力電圧のレベルを前記目的レベルとするための前記トランジスタのオン期間を計算するオン期間計算部と、計算された前記オン期間と、前記スイッチング周期とに基づいて、前記駆動信号を出力する駆動信号出力部と、を備えることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、ＰＦＣ回路の力率を向上できる駆動信号生成回路を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】ＡＣ−ＤＣコンバータ１０の一例を示す図である。
【図２】力率改善ＩＣ２５の構成を示す図である。
【図３】インダクタ電流ＩＬが連続的に流れる場合の波形の一例を示す図である。
【図４】インダクタ電流ＩＬが断続的に流れる場合の波形の一例を示す図である。
【図５】インダクタ電流ＩＬが断続的に流れる場合の波形の詳細を示す図である。
【図６】ＤＳＰ４３に実現されるブロックの一例を示す図である。
【図７】信号出力部６１の一例を示す図である。
【図８】信号出力部６２の一例を示す図である。
【図９】力率改善ＩＣ２５で実行される処理の一例を示すフローチャートである。
【発明を実施するための形態】
【０００９】
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１０】
＝＝＝＝＝本実施形態＝＝＝＝＝
＜＜＜ＡＣ−ＤＣコンバータ１０の概要＞＞＞
図１は、本発明の一実施形態であるＡＣ−ＤＣコンバータ１０の構成を示す図である。ＡＣ−ＤＣコンバータ１０は、商用電源の交流電圧Ｖａｃから目的レベルの出力電圧Ｖｏｕｔを生成する昇圧チョッパー型の電源回路である。
【００１１】
ＡＣ−ＤＣコンバータ１０（電源回路）は、全波整流回路２０、コンデンサ２１，２２、インダクタ２３、ダイオード２４、力率改善ＩＣ２５、ＮＭＯＳトランジスタ２６、及び抵抗３０〜３２を含んで構成される。
【００１２】
全波整流回路２０は、入力される所定の交流電圧Ｖａｃを全波整流し、整流電圧Ｖｒとして、コンデンサ２１及びインダクタ２３に出力する。本実施形態において、電圧は、交流電圧Ｖａｃに関してはその２端子の間の電圧を、その他については基準電位（図１中のＧＮＤ点）に対する電位差を示す。以下、同様である。なお、交流電圧Ｖａｃは、例えば、実効値が１４０〜２４０Ｖ、周波数が５０〜６０Ｈｚの電圧である。
【００１３】
コンデンサ２１は、整流電圧Ｖｒを平滑化し、コンデンサ２２は、インダクタ２３、ダイオード２４、及びＮＭＯＳトランジスタ２６とともに昇圧チョッパー回路を構成する。このため、コンデンサ２２の充電電圧が直流の出力電圧Ｖｏｕｔとなる。なお、本実施形態では、ＮＭＯＳトランジスタ２６のドレイン電極と、インダクタ２３と、ダイオード２４とが接続されるノードの電圧を、電圧Ｖｓｗとする。
【００１４】
力率改善ＩＣ２５（駆動信号生成回路）は、ＡＣ−ＤＣコンバータ１０の力率を改善しつつ、出力電圧Ｖｏｕｔのレベルが目的レベル（例えば、４００Ｖ）となるよう、ＮＭＯＳトランジスタ２６のスイッチングを制御する集積回路である。つまり、力率改善ＩＣ２５は、ＡＣ−ＤＣコンバータ１０をＰＦＣ回路として動作させる制御回路である。力率改善ＩＣ２５は、インダクタ２３に流れるインダクタ電流ＩＬ、及び出力電圧Ｖｏｕｔに基づいて、ＮＭＯＳトランジスタ２６を駆動する。力率改善ＩＣ２５の詳細については後述するが、力率改善ＩＣ２５には、端子ＣＳ，ＦＢ，ＯＵＴが設けられている。なお、本実施形態では、力率改善ＩＣ２５の端子ＣＳ等以外の他の端子は便宜上、省略されている。
【００１５】
ＮＭＯＳトランジスタ２６は、ＡＣ−ＤＣコンバータ１０の負荷１１への電力を制御するためのスイッチング素子である。なお、本実施形態では、ＮＭＯＳトランジスタ２６は、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタであることとしたが、例えば、バイポーラトランジスタ、またはＩＧＢＴ（Insulated Gate Bipolar Transistor）であっても良い。また、ＮＭＯＳトランジスタ２６のゲート電極は、端子ＯＵＴに接続されている。
【００１６】
抵抗３０，３１は、出力電圧Ｖｏｕｔを分圧する分圧回路を構成し、ＮＭＯＳトランジスタ２６をスイッチングする際に用いられる帰還電圧Ｖｆｂを生成する。なお、抵抗３０，３１が接続されるノードに生成される帰還電圧Ｖｆｂは、端子ＦＢに印加される。
【００１７】
抵抗３２は、インダクタ電流ＩＬを検出するための抵抗であり、一端は、ＮＭＯＳトランジスタ２６のソース電極に接続され、他端は、端子ＣＳに接続されている。
【００１８】
＜＜＜力率改善ＩＣ２５について＞＞＞
＝＝力率改善ＩＣ２５の構成＝＝
図２は、力率改善ＩＣ２５の構成を示す図である。力率改善ＩＣ２５は、クロック発生回路４０、ＡＤコンバータ（ＡＤＣ：Analog-to-Digital Converter）４１，４２、デジタル信号処理回路（ＤＳＰ：Digital Signal Processor）４３、駆動信号出力回路４４を含んで構成される。
【００１９】
クロック発生回路４０は、ＮＭＯＳトランジスタ２６がスイッチングされる周期（以下、「スイッチング周期Ｔ」と称する。）と等しい周期のクロック信号Ｓｃｋを出力する。なお、クロック信号Ｓｃｋの周波数は、例えば、５０〜１００ｋＨｚである。
【００２０】
ＡＤコンバータ４１は、帰還電圧Ｖｆｂをデジタル値に変換し、ＡＤコンバータ４２は、抵抗３２で検出されたインダクタ電流ＩＬを示す電圧を、デジタル値に変換する。なお、本実施形態では、ＤＳＰ４３において処理されるインダクタ電流ＩＬを示す電圧を、便宜上、インダクタ電流ＩＬと称する。本実施形態のＡＤコンバータ４１，４２は、入力される信号（インダクタ電流ＩＬ、帰還電圧Ｖｆｂ）を、例えば、クロック信号Ｓｃｋの論理レベルが変化するタイミング、つまり、クロック信号Ｓｃｋの２倍の周波数でサンプリングする。なお、ここでは、ＡＤコンバータ４１，４２のサンプリング周波数を、クロック信号Ｓｃｋの２倍の周波数（１００〜２００ｋＨｚ）としたが、クロック信号Ｓｃｋの論理レベルが変化するタイミングを含む、より高い周波数であっても良い。
【００２１】
ＤＳＰ４３は、帰還電圧Ｖｆｂ、インダクタ電流ＩＬに基づいて、駆動信号Ｖｇの基準となる指令電圧ＶＤ１，ＶＤ２を生成する回路である。なお、詳細は後述するが、指令電圧ＶＤ１は、ＡＣ−ＤＣコンバータ１０を連続モードのＰＦＣ回路として動作させるための電圧である。ここで、「連続モード」とは、インダクタ電流ＩＬが連続的に流れるモードである。一方、指令電圧ＶＤ２は、ＡＣ−ＤＣコンバータ１０を不連続モードのＰＦＣ回路として動作させるための電圧である。ここで、「不連続モード」とは、インダクタ電流ＩＬが断続的に流れるモード、つまり、インダクタ電流ＩＬがスイッチング周期内で毎回ゼロになる期間があるモードである。なお、インダクタ電流がゼロになった時点でスイッチングをオンにする「臨界モード」の場合には、「連続モード」と同様に取り扱ってもよいし、「不連続モード」と同様に取り扱ってもよい。
【００２２】
ＤＳＰ４３は、ＤＳＰコア５０と、ＤＳＰコア５０が実行するプログラムや各種情報を記憶するメモリ５１とを含む。なお、詳細は後述するが、ＤＳＰコア５０は、プログラムを実行することにより、ＤＳＰ４３に、加算器、減算器、乗算器、除算器、フィルタ、増幅回路等の様々な回路や機能ブロックを実現させる。
【００２３】
駆動信号出力回路４４（駆動信号出力部）は、指令電圧ＶＤ１、または指令電圧ＶＤ２に基づいて、ＮＭＯＳトランジスタ２６をオンオフさせる駆動信号Ｖｇを端子ＯＵＴに出力する。
【００２４】
駆動信号出力回路４４は、ＤＡコンバータ（ＤＡＣ：Digital-to-Analog Converter）５５、発振回路５６、コンパレータ５７、及びゲートドライバ５８を含んで構成される。
【００２５】
ＤＡＣ５５は、ＤＳＰ４３から出力されるデジタル値である指令電圧ＶＤ１、または指令電圧ＶＤ２を、アナログ値に変換し、指令電圧Ｖｘ（＝ＶＤ１、またはＶＤ２）として出力する。
【００２６】
発振回路５６は、クロック信号Ｓｃｋに基づいて、三角波の発振電圧Ｖｏｓｃを出力する。具体的には、発振回路５６は、クロック信号Ｓｃｋの論理レベルがハイレベル（以下、Ｈレベル）になると、瞬時値が増加し、クロック信号Ｓｃｋの論理レベルがローレベル（以下、Ｌレベル）になると、瞬時値が減少する発振電圧Ｖｏｓｃを出力する。
【００２７】
コンパレータ５７（比較部）は、指令電圧Ｖｘが発振電圧Ｖｏｓｃより高い場合には、Ｌレベルの信号を出力し、指令電圧Ｖｘが発振電圧Ｖｏｓｃより低い場合には、Ｈレベルの信号を出力する。
【００２８】
ゲートドライバ５８（出力部）は、コンパレータ５７からのＨレベルの信号に基づいて、ＮＭＯＳトランジスタ２６をオンし、Ｌレベルの信号に基づいて、ＮＭＯＳトランジスタ２６をオフする駆動信号Ｖｇを端子ＯＵＴに出力する。したがって、本実施形態では、指令電圧ＶＤ１，ＶＤ２（または指令電圧Ｖｘ）が高くなると、ＮＭＯＳトランジスタ２６のオフデューティーＤｏｆｆが増加する。
【００２９】
＝＝＝インダクタ電流ＩＬの波形＝＝＝
＜＜インダクタ電流ＩＬが連続的に流れる場合＞＞
図３は、インダクタ電流ＩＬが連続的に流れる場合の波形の一例を示す図である。例えば、図３の時刻ｔ０において、クロック信号ＳｃｋがＨレベルになると、発振電圧Ｖｏｓｃの瞬時値は増加する。そして、時刻ｔ１に、発振電圧Ｖｏｓｃが指令電圧Ｖｘより高くなると、駆動信号ＶｇはＨレベルになり、ＮＭＯＳトランジスタ２６がオンする。この結果、インダクタ電流ＩＬは増加し、電圧Ｖｓｗは、概ね０Ｖになる。そして、時刻ｔ２に、クロック信号ＳｃｋがＬレベルになると、発振電圧Ｖｏｓｃの瞬時値は減少し、時刻ｔ３に、発振電圧Ｖｏｓｃが指令電圧Ｖｘより低くなると、駆動信号ＶｇはＬレベルになる。この結果、ＮＭＯＳトランジスタ２６はオフし、インダクタ電流ＩＬは減少するとともに、電圧Ｖｓｗのレベルは出力電圧Ｖｏｕｔのレベルとなる。
【００３０】
時刻ｔ０からスイッチング周期Ｔが経過した時刻ｔ４になると、クロック信号ＳｃｋがＨレベルになるため、発振電圧Ｖｏｓｃが増加する。そして、時刻ｔ５になると、発振電圧Ｖｏｓｃが指令電圧Ｖｘより高くなるため、時刻ｔ１と同様に、ＮＭＯＳトランジスタ２６はオンし、インダクタ電流ＩＬは増加する。以降の時刻ｔ６〜ｔ８においては、時刻ｔ２〜ｔ６までの動作が繰り返される。
【００３１】
ここで、上述のように、ＡＤコンバータ４２は、クロック信号Ｓｃｋの論理レベルが変化するタイミングでインダクタ電流ＩＬをサンプリングする。具体的には、ＡＤコンバータ４２は、クロック信号ＳｃｋがＬレベルとなるタイミング（例えば、時刻ｔ２）で、インダクタ電流ＩＬをサンプリングし、サンプリング値Ｉｓｐとして取得する。また、ＡＤコンバータ４２は、クロック信号ＳｃｋがＨレベルとなるタイミング（例えば、時刻ｔ４）でインダクタ電流ＩＬをサンプリングし、サンプリング値Ｉｓｂとして取得する。
【００３２】
ここで、時刻ｔ２のクロック信号ＳｃｋがＬレベルとなるタイミングは、三角波のピーク（発振電圧Ｖｏｓｃの瞬時値が最大）となるタイミングである。このため、サンプリング値Ｉｓｐが取得されるタイミングは、ＮＭＯＳトランジスタ２６がオンする期間（駆動信号ＶｇがＨレベルの期間）の中間となる。なお、オン期間Ｔｏｎの中間のタイミングは、ＮＭＯＳトランジスタ２６が、オンされてからオン期間Ｔｏｎの半分の時間（Ｔｏｎ／２）が経過したタイミングである。
【００３３】
また、時刻ｔ４のクロック信号ＳｃｋがＨレベルとなるタイミングは、三角波のボトム（発振電圧Ｖｏｓｃの瞬時値が最小）となるタイミングである。このため、サンプリング値Ｉｓｂが取得されるタイミングは、ＮＭＯＳトランジスタ２６がオフする期間（駆動信号ＶｇがＬレベルの期間）の中間となる。なお、オン期間Ｔｆｆの中間のタイミングは、ＮＭＯＳトランジスタ２６が、オフされてからオフ期間Ｔｏｆｆの半分の時間（Ｔｏｆｆ／２）が経過したタイミングである。
【００３４】
そして、インダクタ電流ＩＬが連続波形となる場合、インダクタ電流ＩＬは、ＮＭＯＳトランジスタ２６のオン期間Ｔｏｎ（例えば、時刻ｔ１〜ｔ３）に増加し、オフ期間Ｔｏｆｆ（例えば、時刻ｔ３〜ｔ５）に減少する。また、オン期間Ｔｏｎにインダクタ電流ＩＬが変化する変化量（増加量）と、オフ期間Ｔｏｆｆにインダクタ電流ＩＬが変化する変化量（減少量）とは等しくなる。このため、インダクタ電流ＩＬが連続波形となる場合、オン期間Ｔｏｎの中間のタイミング（時刻ｔ２）で取得されたサンプリング値Ｉｓｐと、オフ期間Ｔｏｆｆの中間のタイミング（時刻ｔ４）で取得されたサンプリング値Ｉｓｂの値は等しくなる。
【００３５】
＜＜インダクタ電流ＩＬが断続的に流れる場合＞＞
図４は、インダクタ電流ＩＬが断続的に流れる場合の波形の一例を示す図である。図４の時刻ｔ１０において、クロック信号ＳｃｋがＨレベルになると、発振電圧Ｖｏｓｃの瞬時値は増加する。そして、時刻ｔ１１に、発振電圧Ｖｏｓｃが指令電圧Ｖｘより高くなると、駆動信号ＶｇはＨレベルになり、ＮＭＯＳトランジスタ２６がオンする。この結果、インダクタ電流ＩＬはゼロから増加する。
【００３６】
そして、時刻ｔ１２に、クロック信号ＳｃｋがＬレベルになると、発振電圧Ｖｏｓｃの瞬時値は減少し、時刻ｔ１３に、発振電圧Ｖｏｓｃが指令電圧Ｖｘより低くなると、駆動信号ＶｇはＬレベルになる。この結果、ＮＭＯＳトランジスタ２６はオフし、インダクタ電流ＩＬは減少する。
【００３７】
時刻ｔ１０からスイッチング周期Ｔが経過した時刻ｔ１４になると、クロック信号ＳｃｋがＨレベルになるため、発振電圧Ｖｏｓｃの瞬時値は増加する。ただし、このタイミングでは、ＮＭＯＳトランジスタ２６はオフしているため、インダクタ電流ＩＬは減少し、時刻ｔ１５でゼロとなる。
【００３８】
そして、時刻ｔ１６に、発振電圧Ｖｏｓｃが指令電圧Ｖｘより高くなると、ＮＭＯＳトランジスタ２６はオンするため、インダクタ電流ＩＬはゼロから増加する。したがって、時刻ｔ１５から、発振電圧Ｖｏｓｃが指令電圧Ｖｘより高くなる時刻ｔ１６までは、インダクタ電流ＩＬはゼロとなる。なお、この時刻ｔ１５〜ｔ１６までの期間において、電圧Ｖｓｗは、電圧Ｖｏｕｔから、電圧Ｖｒｅｃに低下する。
【００３９】
そして、クロック信号ＳｃｋがＬレベルとなる時刻ｔ１７になると、時刻ｔ１２と同様に発振電圧Ｖｏｓｃの瞬時値が減少する。なお、時刻ｔ１７〜時刻ｔ１９においては、時刻ｔ１２〜ｔ１７までの動作が繰り返される。
【００４０】
本実施形態のＡＤコンバータ４２は、クロック信号ＳｃｋがＬレベルとなるタイミング（例えば、時刻ｔ１２）で、インダクタ電流ＩＬをサンプリングし、サンプリング値Ｉｓｐとして取得する。また、ＡＤコンバータ４２は、クロック信号ＳｃｋがＨレベルとなるタイミング（例えば、時刻ｔ１４）でインダクタ電流ＩＬをサンプリングし、サンプリング値Ｉｓｂとして取得する。
【００４１】
ここで、時刻ｔ１２は、三角波（発振電圧Ｖｏｓｃ）のピークのタイミングである。このため、サンプリング値Ｉｓｐが取得されるタイミングは、ＮＭＯＳトランジスタ２６のオン期間の中間となる。
【００４２】
また、時刻ｔ１４は、三角波（発振電圧Ｖｏｓｃ）のボトムのタイミングである。このため、サンプリング値Ｉｓｂが取得されるタイミングは、ＮＭＯＳトランジスタ２６のオフ期間の中間となる。
【００４３】
インダクタ電流ＩＬが断続波形となる場合、インダクタ電流ＩＬが連続波形となる場合と同様に、ＮＭＯＳトランジスタ２６のオンされる際と、オフされる際の変化率は整流電圧Ｖｒおよび出力電圧Ｖｏｕｔの同じ電圧条件に対し等しくなる。しかしながら、インダクタ電流ＩＬは、オン期間Ｔｏｎをかけて増加するものの、オフ期間Ｔｏｆｆ（例えば、時刻ｔ１３〜ｔ１６）のうち、一部の期間（例えば、時刻ｔ１５〜ｔ１６）でゼロとなる。つまり、インダクタ電流ＩＬは、オフ期間Ｔｏｆｆより短い期間でゼロとなる。回路の構成上、インダクタ電流ＩＬは負の値を取れないので、この時点で電流の変化が止まる。
【００４４】
このため、インダクタ電流ＩＬが断続波形となる場合、オン期間Ｔｏｎの中間のタイミング（時刻ｔ１２）で取得されたサンプリング値Ｉｓｐの値と、オフ期間Ｔｏｆｆの中間のタイミング（時刻ｔ１４）で取得されたサンプリング値Ｉｓｂの値とは異なる。
【００４５】
したがって、図３、図４から明らかなように、サンプリング値Ｉｓｐ，Ｉｓｂを取得することにより、インダクタ電流ＩＬが連続波形となるか、断続波形となるかを把握することができる。
【００４６】
＜＜不連続モードにおけるオン期間Ｔｏｎの計算方法＞＞
ここで、ＰＦＣ回路を不連続モードで動作させた際に、インダクタ電流ＩＬを整流電圧Ｖｒに相似形にするためのオン期間Ｔｏｎの計算方法について説明する。
【００４７】
図５は、インダクタ電流ＩＬが断続波形となる場合の波形の詳細を説明するための図である。なお、図５は、図４の一部を抜粋したものと同様であるため、ここでは、クロック信号Ｓｃｋや発振電圧Ｖｏｓｃ等の説明は省略する。
【００４８】
まず、時刻ｔ２０に駆動信号ＶｇがＨレベルになると、インダクタ電流ＩＬはゼロから増加する。そして、時刻ｔ２０からオン期間Ｔｏｎの半分の時間（Ｔｏｎ／２）が経過した時刻ｔ２１（第１タイミング）にインダクタ電流ＩＬは、サンプリングされ、サンプリング値Ｉｓｐ（第１電流値）が取得される。
【００４９】
時刻ｔ２１から、オン期間Ｔｏｎの半分の時間（Ｔｏｎ／２）が経過した時刻ｔ２２になると、駆動信号ＶｇはＬレベルになり、インダクタ電流ＩＬは減少する。また、時刻ｔ２２からオフ期間Ｔｏｆｆの半分の時間（Ｔｏｆｆ／２）が経過した時刻ｔ２３（第２タイミング）にインダクタ電流ＩＬは、サンプリングされ、サンプリング値Ｉｓｂ（第２電流値）が取得される。
【００５０】
そして、時刻ｔ２４になると、インダクタ電流ＩＬはゼロとなり、時刻ｔ２５に駆動信号ＶｇがＨレベルになると、インダクタ電流ＩＬはゼロから増加する。
【００５１】
ここで、時刻ｔ２２におけるインダクタ電流ＩＬのピークの電流値を“Ｉｐ”とすると、電流値Ｉｐは、式（１）で表される。
【００５２】
Ｉｐ＝Ｖｒ×（Ｔｏｎ／Ｌ）・・・（１）
なお、“Ｖｒ”は、上述した整流電圧Ｖｒであり、“Ｌ”は、インダクタ２３のインダクタンスである。
【００５３】
そして、インダクタ電流ＩＬがゼロとなるまでのリセット時間Ｔｒは、式（２）となる。
【００５４】
Ｔｒ＝Ｌ×Ｉｐ／（Ｖｏｕｔ−Ｖｒ）
＝（Ｌ×Ｖｒ×（Ｔｏｎ／Ｌ））／（Ｖｏｕｔ−Ｖｒ）
＝Ｔｏｎ×Ｖｒ／（Ｖｏｕｔ−Ｖｒ）・・・（２）
また、インダクタ電流ＩＬの平均電流Ｉｍ（平均値）は、式（３）となる。
【００５５】
Ｉｍ＝Ｉｐ×（Ｔｏｎ＋Ｔｒ）／（２×Ｔ）
＝（（Ｖｒ×Ｖｏｕｔ）／（（Ｖｏｕｔ−Ｖｒ）×２×Ｔ×Ｌ）））×Ｔｏｎ２・・・（３）
ここで、平均電流Ｉｍを、整流電圧Ｖｒに対して比例させる場合、つまり、インダクタＩＬの波形が整流電圧Ｖｒに相似形とさせる場合、式（３）の整流電圧Ｖｒ以外が一定の定数“ｋ”である必要がある。つまり、式（３）に含まれる変数等は、式（４）の関係を満たす必要がある。
【００５６】
（Ｖｏｕｔ／（（Ｖｏｕｔ−Ｖｒ）×２×Ｔ×Ｌ）））×Ｔｏｎ２＝ｋ・・・（４）
なお、このような場合、式（３）は、Ｉｍ＝Ｖｒ×ｋとなる。そして、式（４）から、オン期間Ｔｏｎは、
Ｔｏｎ＝（２×Ｔ×Ｌ×ｋ（１−Ｖｒ／Ｖｏｕｔ））１／２・・・（５）
ここで、スイッチング周期Ｔが一定で、インダクタンスＬの直流重畳による変化を無視できる場合、式（５）の係数“２×Ｔ×Ｌ×ｋ”を係数“ａ”とすると、式（５）は、式（６）となる。
【００５７】
Ｔｏｎ＝ａ×（１−Ｖｒ／Ｖｏｕｔ）１／２・・・（６）
また、式（６）において、“Ｖｒ／Ｖｏｕｔ”を正規化した値を“Ｖｒｍ”とすると、式（６）は、式（７）となる。
【００５８】
Ｔｏｎ＝ａ×（１−Ｖｒｍ）１／２・・・（７）
なお、詳細は後述するが、係数“ｋ”は、平均電流Ｉｍの振幅指令値に相当する係数であるため、インダクタンスＬが不明であっても、係数“ｋ”が制御されることにより式（５）は成立する。したがって、スイッチング周期Ｔが一定の場合、式（６）に、整流電圧Ｖｒ、出力電圧Ｖｏｕｔを代入することにより、インダクタＩＬの波形を、整流電圧Ｖｒに相似形とするオン期間Ｔｏｎを計算できる。
【００５９】
＜＜不連続モードにおける整流電圧Ｖｒの計算法＞＞
上述のように、インダクタ電流ＩＬの波形を、整流電圧Ｖｒに相似形とするオン期間Ｔｏｎを計算するには、整流電圧Ｖｒを把握する必要がある。以下、図５を参照しつつ、整流電圧Ｖｒの計算方法を説明する。
【００６０】
まず、不連続モードにおいては、インダクタ電流ＩＬはゼロから増加し、サンプリング値Ｉｓｐは、オン期間Ｔｏｎの中間（Ｔｏｎ／２）のタイミングで取得された値である。したがって、インダクタ電流ＩＬの所定期間（Ｔｏｎ／２）における変化量（ゼロから電流値Ｉｓｐまでの増加量）に基づいて、式（８）が成立する。
【００６１】
Ｌ×Ｉｓｐ＝Ｖｒ×（Ｔｏｎ／２）・・・（８）
式（８）より、整流電圧Ｖｒは、式（９）となる。
【００６２】
Ｖｒ＝（２×Ｌ×Ｉｓｐ）／Ｔｏｎ・・・（９）
したがって、式（９）から、インダクタ２３のインダクタンスＬが得られれば、整流電圧Ｖｒが計算できる。
【００６３】
＜＜インダクタンスＬの計算方法＞＞
つぎに、インダクタ２３のインダクタンスＬの計算方法について説明する。オフ期間Ｔｏｆｆの開始（時刻ｔ２２）から、時刻ｔ２３までの間のインダクタ電流ＩＬの減少量をΔＩとすると、式（１０）が成立する。
【００６４】
Ｌ×ΔＩ＝（Ｖｏｕｔ−Ｖｒ）×（Ｔｏｆｆ／２）・・・（１０）
式（９）を、式（１０）に代入すると、式（１１），（１２）が得られる。
【００６５】
Ｌ×ΔＩ＝Ｖｏｕｔ×（Ｔｏｆｆ／２）−Ｌ×Ｉｓｐ×（Ｔｏｆｆ／Ｔｏｎ）・・・（１１）
Ｌ×（ΔＩ＋Ｉｓｐ×（Ｔｏｆｆ／Ｔｏｎ））＝Ｖｏｕｔ×（Ｔｏｆｆ／２）・・・（１２）
ここで、時刻ｔ２３は、時刻ｔ２２からオフ期間Ｔｏｆｆの半分の時間が経過し、サンプリング値Ｉｓｂが取得されるタイミングである。このため、ΔＩと、サンプリング値Ｉｓｐ，Ｉｓｂには、式（１３）の関係がある。
【００６６】
ΔＩ＝２×Ｉｓｐ−Ｉｓｐ・・・（１３）
したがって、インダクタンスＬは、以下の式（１４）で求められる。
【００６７】
Ｌ＝（Ｖｏｕｔ×（Ｔｏｆｆ／２））／（（２＋Ｔｏｆｆ／Ｔｏｎ）×Ｉｓｐ−Ｉｓｂ）・・・（１４）
したがって、インダクタンスＬは、オン期間Ｔｏｎのうち、時刻ｔ２１（Ｔｏｎ／２）のタイミングで取得されたサンプリング値Ｉｓｐと、オフ期間Ｔｏｆｆのうち、時刻ｔ２３（Ｔｏｆｆ／２）のタイミングで取得されたサンプリング値Ｉｓｂと、に基づいて計算される。
【００６８】
なお、式（１４）は、オフ期間Ｔｏｆｆにおいて取得されたサンプリング値Ｉｓｂが正（Ｉｓｂ＞０）の場合、つまりサンプリング値Ｉｓｂがゼロでない場合にのみ成立する。
【００６９】
また、式（１４）で、インダクタンスＬが得られると、式（９）から整流電圧Ｖｒが求まる。さらに、整流電圧Ｖｒが求まると、式（６）から、インダクタ電流ＩＬの波形を、整流電圧Ｖｒに相似形とするオン期間Ｔｏｎを求めることができる。
【００７０】
＝＝ＤＳＰ４３＝＝
図６は、ＤＳＰ４３に実現されるブロックの一例である。ＤＳＰ４３には、ＤＳＰコア５０が所定のプログラムを実行することにより、判定部６０、信号出力部６１，６２が実現される。
【００７１】
判定部６０は、インダクタ電流ＩＬに基づいて、ＡＣ−ＤＣコンバータ１０を連続モードのＰＦＣ回路として動作させるか、不連続モードのＰＦＣ回路として動作させるかを判定する。具体的には、判定部６０は、サンプリング値Ｉｓｐと、サンプリング値Ｉｓｂとの差が所定値Ｘ１（例えば、０．１ｍＡ）より大きい場合、インダクタ電流ＩＬが連続波形となると判定し、連続モード用の信号出力部６１を動作させる。一方、判定部６０は、サンプリング値Ｉｓｐと、サンプリング値Ｉｓｂとの差が所定値Ｘ１より小さい場合、インダクタ電流ＩＬが断続波形となると判定し、不連続モード用の信号出力部６２を動作させる。
【００７２】
信号出力部６１（第１信号出力部）は、帰還電圧Ｖｆｂ、インダクタ電流ＩＬに基づいて、ＡＣ−ＤＣコンバータ１０を連続モードのＰＦＣ回路として動作させるための指令電圧ＶＤ１（第１信号）を生成する。
【００７３】
信号出力部６２（第２信号出力部）は、帰還電圧Ｖｆｂ、インダクタ電流ＩＬに基づいて、ＡＣ−ＤＣコンバータ１０を不連続モードのＰＦＣ回路として動作させるための指令電圧ＶＤ２（第２信号）を生成する。
【００７４】
なお、本実施形態では、帰還電圧Ｖｆｂは、ＡＤコンバータ４１から出力される出力電圧帰還値であるが、便宜上、単に帰還電圧Ｖｆｂと称する。
【００７５】
＜＜信号出力部６１の詳細＞＞
図７は、信号出力部６１に実現される機能ブロックによる処理フロー（いわゆる、シグナルフロー図）の一例である。信号出力部６１は、帰還電圧Ｖｆｂ、インダクタ電流ＩＬに基づいて、駆動信号Ｖｇの基準となる指令電圧ＶＤ１を生成する。
【００７６】
信号出力部６１は、減算器７０，７３，７５、電圧調整器（ＡＶＲ：Automatic Voltage Regulator）７１、乗算器７２、電流調整器７４（ＡＣＲ：Automatic Current Regulator）、遅延器７６、及び除算器７７を含む。
【００７７】
減算器７０は、目的レベルの出力電圧Ｖｏｕｔ（例えば、４００Ｖ）の基準となる基準電圧Ｖｒｅｆから帰還電圧Ｖｆｂを減算し、基準電圧Ｖｒｅｆと、帰還電圧Ｖｆｂとの誤差Ｅ１を算出する。
【００７８】
電圧調整器７１は、帰還電圧Ｖｆｂのレベルを基準電圧Ｖｒｅｆのレベルに一致させるための指令電圧ＶＡを、誤差Ｅ１に応じて出力する。
【００７９】
乗算器７２は、指令電圧ＶＡと、後述する遅延器７６からの出力と、を乗算し、乗算結果を、インダクタ電流ＩＬの基準となる基準電流Ｉｒｅｆとして出力する。なお、本実施形態では、基準電流Ｉｒｅｆは、乗算器７２から出力される電流指令値であるが、便宜上、単に基準電流Ｉｒｅｆと称する。
【００８０】
減算器７３は、基準電流Ｉｒｅｆからインダクタ電流ＩＬを減算し、基準電流Ｉｒｅｆと、インダクタ電流ＩＬとの誤差Ｅ２を算出する。
【００８１】
電流調整器７４は、インダクタ電流ＩＬの電流値を基準電流Ｉｒｅｆの電流値に一致させるための指令電圧ＶＢを、誤差Ｅ２に応じて出力する。なお、本実施形態の電流調整器７４は、基準電流Ｉｒｅｆがインダクタ電流ＩＬより大きい場合、正の指令電圧ＶＢを出力し、基準電流Ｉｒｅｆがインダクタ電流ＩＬより小さい場合、負の指令電圧ＶＢを出力する。
【００８２】
減算器７５は、遅延器７６の出力から、指令電圧ＶＢを減算し、指令電圧ＶＣを計算する。また、詳細は後述するが、遅延器７６の出力は、時間的に前の指令電圧ＶＣである。
【００８３】
遅延器７６は、指令電圧ＶＣを、所定の時間（例えば、ＤＳＰ４３の１サンプルあたりの時間）だけ遅延させて出力する。
【００８４】
ここで、電流調整器７４及び減算器７５は、インダクタ電流ＩＬの電流値を基準電流Ｉｒｅｆの電流値に一致させるための指令電圧ＶＣを出力する。具体的には、電流調整器７４及び減算器７５は、インダクタ電流ＩＬが基準電流Ｉｒｅｆより小さい場合、インダクタ電流ＩＬを増加させ、インダクタ電流ＩＬが基準電流Ｉｒｅｆより大きい場合、インダクタ電流ＩＬを減少させる指令電圧ＶＣを出力する。
【００８５】
また、減算器７５は、１サンプル前の指令電圧ＶＣに対し、インダクタ電流ＩＬを基準電流Ｉｒｅｆに一致させるために必要な指令電圧ＶＢを減算（指令電圧ＶＢが負であれば加算）して、新な指令電圧ＶＣとして出力する。このような構成とすることで、電流調整器６４が指令電圧ＶＢを大きく変化させる必要がなくなるため、電流フィードバックループにおける制御特性が向上する。
【００８６】
除算器６７は、指令電圧ＶＣを、出力電圧Ｖｏｕｔを分圧した電圧（例えば、帰還電圧Ｖｆｂ）で除算するブロックである。
【００８７】
＝＝信号出力部６１を用いた力率改善ＩＣ２５の動作（連続モード）＝＝
ここでは、判定部６０が、インダクタ電流ＩＬが連続波形となることを判定した際に、信号出力部６１を用いた力率改善ＩＣ２５の動作について説明する。なお、ここでは、力率改善ＩＣ２５の帰還ループのうち、電流ループ及び電圧ループに関する動作について最初に説明する。
【００８８】
＜＜＜電流ループ＞＞＞
例えば、力率改善ＩＣ２５の動作が開始されると、信号出力部６１の電圧調整器７１は、誤差Ｅ１に応じた指令電圧ＶＡを出力し、乗算器７２は、指令電圧ＶＡに応じた基準電流Ｉｒｅｆを出力する。
【００８９】
ここで、例えば、基準電流Ｉｒｅｆがインダクタ電流ＩＬより大きい場合、正の指令電圧ＶＢが電流調整器７４から出力される。この結果、減算器７５では、正の指令電圧ＶＢが、時間的に前の指令電圧ＶＣから減算されるため、減算器７５からの指令電圧ＶＣは低下する。また、除算器７７では、指令電圧ＶＣが、例えば帰還電圧Ｖｆｂで除算されるため、指令電圧ＶＤ１も低下する。なお、除算器７７が除算処理を実行する期間（例えば、ＤＳＰ４３の１サンプルに相当する時間）においては、帰還電圧Ｖｆｂはほぼ一定である。
【００９０】
この結果、電圧Ｖｘも低下するため、デューティ比Ｄｏｆｆは小さくなり（つまり、ＮＭＯＳトランジスタ２６がオンされる時間は長くなり）、結果的にインダクタ電流ＩＬは、基準電流Ｉｒｅｆとなるよう増加する。
【００９１】
一方、例えば、基準電流Ｉｒｅｆがインダクタ電流ＩＬより小さい場合、負の指令電圧ＶＢが電流調整器７４から出力される。この結果、減算器７５では、指令電圧ＶＢが、時間的に前の指令電圧ＶＣに加算され、指令電圧ＶＣは上昇する。この結果、指令電圧ＶＤ１、及び指令電圧Ｖｘも上昇するため、デューティ比Ｄｏｆｆは大きくなり（つまり、ＮＭＯＳトランジスタ２６がオンされる時間は短くなり）、結果的にインダクタ電流ＩＬは、基準電流Ｉｒｅｆとなるよう減少する。
【００９２】
つまり、力率改善ＩＣ２５においては、インダクタ電流ＩＬが基準電流Ｉｒｅｆとなるよう、電流ループが形成されている。そして、インダクタ電流ＩＬを、目標値である基準電流Ｉｒｅｆに一致させる動作は、基準電流Ｉｒｅｆの瞬時値レベルで行われる。このため、詳細は後述するが、基準電流Ｉｒｅｆが正弦波整流波形であれば、インダクタ電流ＩＬも同様の波形となる。
【００９３】
＜＜＜電圧ループ＞＞＞
つぎに、力率改善ＩＣ２５の帰還ループのうち、電圧ループに関する動作について説明する。仮に、整流電圧Ｖｒの平均値が一定の際に、出力電圧Ｖｏｕｔが目的レベル（例えば、４００Ｖ）から上昇すると、帰還電圧Ｖｆｂも高くなる。そして、帰還電圧Ｖｆｂの上昇に応じて、指令電圧ＶＡが低下すると、基準電流Ｉｒｅｆの平均値も低下する。この結果、インダクタ電流ＩＬの平均値も小さくなり、コンデンサ２２の充電量が減少するため、出力電圧Ｖｏｕｔは低下する。
【００９４】
一方、整流電圧Ｖｒの平均値が一定の際に、出力電圧Ｖｏｕｔが目的レベルから低下すると、帰還電圧Ｖｆｂも低くなる。そして、帰還電圧Ｖｆｂの低下に応じて、指令電圧ＶＡが上昇すると、基準電流Ｉｒｅｆの平均値も上昇する。この結果、インダクタ電流ＩＬの平均値も大きくなり、コンデンサ２２の充電量が増加するため、出力電圧Ｖｏｕｔは上昇する。
【００９５】
このように、力率改善ＩＣ２５では、出力電圧Ｖｏｕｔが目的レベルとなるよう、フィードバック制御がされている。
【００９６】
＜＜力率改善について＞＞
上述したように、信号出力部６１を用いた力率改善ＩＣ２５では、帰還ループとして、電流ループと、電圧ループとが形成されている。つまり、力率改善ＩＣ２５は、電流モード制御方式の制御回路である。
【００９７】
ここで、電流モード制御方式の制御回路では、インダクタ電流ＩＬの直流あるいは低周波成分は、基準電流Ｉｒｅｆに近い値に制御される。一方、図１におけるインダクタ２３の直流あるいは低周波に対するインピーダンスは極めて小さくなるように設計されており、直流あるいは低周波成分の電圧は無視できる程度に小さい。つまり、「概略値としてはＶｒ≒Ｖｓｗ（ａｖｅ）とみなして差し支えない」という原理が利用できる。
【００９８】
また、出力電圧Ｖｏｕｔが一定との条件では、平均電圧Ｖｓｗ（ａｖｅ）の代わりに、デューティ比Ｄｏｆｆ、つまり指令電圧Ｖｘを把握することにより、整流電圧Ｖｒを推定することができる。これと同様に、出力電圧Ｖｏｕｔが一定に制御される、信号出力部６１を用いた力率改善ＩＣ２５においても、整流電圧Ｖｒと、指令電圧ＶＣ，ＶＤ１とは相似形になる。
【００９９】
本実施形態では、整流電圧Ｖｒと相似形になる指令電圧ＶＣを、乗算器７２に入力している。そして、乗算器７２は、指令電圧ＶＡと、指令電圧ＶＣとの乗算結果を、基準電流Ｉｒｅｆとしている、この結果、基準電流Ｉｒｅｆの波形も、整流電圧Ｖｒと相似形の正弦波整流波形となるため、電源の力率が改善されることになる。
【０１００】
ところで、ここでは、出力電圧Ｖｏｕｔを一定として説明したが、実際には、コンデンサ２２でダイオード２４からの電圧を平滑する際のリップル電圧の影響を受け、出力電圧Ｖｏｕｔの瞬時値が一定とみなせない場合がある。具体的には、本実施形態の出力電圧Ｖｏｕｔには、商用電源である交流電圧Ｖａｃの瞬時値の変化に起因するリップル成分（リップル電圧）が含まれる。一般的にはＶａｃの周波数の２倍成分が支配的である。このため、出力電圧Ｖｏｕｔを分圧した帰還電圧Ｖｆｂによって生成された指令電圧ＶＣも、この周波数の交流電圧Ｖａｃのリップル成分が含まれることになる。
【０１０１】
また、指令電圧ＶＣが、帰還電圧Ｖｆｂで除算される際の動作について、具体的に説明する。例えば、上述のリップル成分により、出力電圧Ｖｏｕｔ、及び帰還電圧Ｖｆｂが平均値より１０％大きくなることがある。この、帰還電圧Ｖｆｂが、平均値の１．１倍のタイミングにおいて、除算器７７が、指令電圧ＶＣを、“１．１”で除算すると、指令電圧ＶＤ１は、ＶＤ１＝ＶＣ×（１／１．１）となる。この結果、オフ期間のデューティ比“Ｄｏｆｆ”も“１／１．１”倍となる。
【０１０２】
しかしながら、この際、電圧Ｖｓｗの振幅も、出力電圧Ｖｏｕｔと同様に、１．１倍になっているため、平均電圧Ｖｓｗ（ａｖｅ）は、出力電圧Ｖｏｕｔが所望のレベルの際と同じになる。したがって、指令電圧ＶＣと整流電圧Ｖｒの比例関係は保たれる。
【０１０３】
このように、除算器７７は、指令電圧ＶＣを、例えば、帰還電圧Ｖｆｂで除算するため、指令電圧ＶＣにおけるリップル成分は抑制される。
【０１０４】
そして、指令電圧ＶＣの波形は、整流電圧Ｖｒと相似形になるため、基準電流Ｉｒｅｆの波形も、整流電圧Ｖｒと相似形になる。この結果、本実施形態では、出力電圧Ｖｏｕｔがリップル成分の影響を受ける場合であっても、電源の力率が改善されることになる。
【０１０５】
＜＜信号出力部６２の詳細＞＞
図８は、信号出力部６２に含まれるブロックの一例を示す図である。信号出力部６２は、ＰＦＣ回路を不連続モードで動作させた際に、出力電圧Ｖｏｕｔを目的レベルとしつつ、インダクタ電流ＩＬを整流電圧Ｖｒと相似形にするための指令電圧ＶＤ２を生成する。信号出力部６２は、減算器９０、電圧調整器（ＡＶＲ）９１、モード判定部９２、インダクタンス計算部９３、記憶部９４、整流電圧計算部９５、及びオン期間計算部９６を含む。
【０１０６】
減算器９０は、目的レベルの出力電圧Ｖｏｕｔ（例えば、４００Ｖ）の基準となる基準電圧Ｖｒｅｆから帰還電圧Ｖｆｂを減算し、基準電圧Ｖｒｅｆと、帰還電圧Ｖｆｂとの誤差Ｅ３を算出する。
【０１０７】
電圧調整器９１は、帰還電圧Ｖｆｂのレベルを基準電圧Ｖｒｅｆのレベルに一致させるための指令値Ｖｋを、誤差Ｅ３に応じて出力する。なお、詳細は後述するが、指令値Ｖｋは、式（４）で説明した係数“ｋ”に相当する。また、減算器９０及び電圧調整器９１は、指令値出力部に相当する。
【０１０８】
モード判定部９２は、インダクタ電流ＩＬのサンプリング値Ｉｓｂに基づいて、インダクタ２３のインダクタンスＬが計算できるか否かを判定する。具体的には、サンプリング値Ｉｓｂがゼロでない場合、上述した式（１４）が計算できる。このため、モード判定部９２は、サンプリング値Ｉｓｂが、ゼロより若干大きい所定値Ｘ２（例えば、０．１Ａ）より大きい場合、インダクタンスＬが計算できるモード（以下、「モードＡ」）であることを判定し、所定値Ｘ２より小さい場合、インダクタンスＬが計算できないモード（以下、「モードＢ」）であることを判定する。
【０１０９】
インダクタンス計算部９３は、サンプリング値Ｉｓｐ、サンプリング値Ｉｓｂ、帰還電圧Ｖｆｂに基づいてインダクタンスＬを計算する。なお、インダクタンスＬは、上述した式（８）〜（１４）に基づいて計算される。
【０１１０】
記憶部９４は、インダクタンス計算部９３が計算したインダクタンスＬやスイッチング周期Ｔを記憶する。なお、インダクタンス計算部９３は、インダクタンスＬを計算する毎に、記憶部９４の情報を更新する。
【０１１１】
整流電圧計算部９５は、記憶部９４のインダクタンスＬと、オン期間Ｔｏｎの開始からＴｏｎ／２経過後に取得されたサンプリング値Ｉｓｐとに基づいて、整流電圧Ｖｒを計算する。なお、整流電圧Ｖｒは、上述した式（９）に基づいて計算される。
【０１１２】
オン期間計算部９６は、指令値Ｖｋ、帰還電圧Ｖｆｂ、整流電圧Ｖｒ、スイッチング周期Ｔ、インダクタンスＬに基づいて、オン期間Ｔｏｎを計算する。なお、オン期間Ｔｏｎは、上述した式（６）に基づいて計算される。そして、オン期間計算部９６は、例えば、発振電圧Ｖｏｓｃの瞬時値に基づいて、ＮＭＯＳトランジスタ２６のオン期間を、計算したオン期間Ｔｏｎとすべく、計算したオン期間Ｔｏｎに対応する指令電圧ＶＤ２を出力する。この結果、ＰＦＣ回路を不連続モードで動作させた際に、上述したＩｍ＝Ｖｒ×ｋが成立するため、インダクタ電流ＩＬの平均電流Ｉｍは整流電圧Ｖｒと相似形になる。
【０１１３】
＜＜電圧ループ＞＞
ここで、信号出力部６２の電圧ループについて説明する。電圧調整器９１は、出力電圧Ｖｏｕｔのレベルが目的レベルより低い場合、つまり、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより低い場合、誤差Ｅ３に応じて、指令値Ｖｋを大きくする。指令値Ｖｋは、式（４）で説明した係数“ｋ”に相当するため、指令値Ｖｋ（係数“ｋ”）が大きくなると、オン期間Ｔｏｎが長くなるため、インダクタ電流ＩＬは増加する。この結果、出力電圧Ｖｏｕｔは上昇する。
【０１１４】
一方、電圧調整器９１は、出力電圧Ｖｏｕｔのレベルが目的レベルより高い場合、つまり、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆより高い場合、誤差Ｅ３に応じて、指令値Ｖｋを小さくする。指令値Ｖｋ（係数“ｋ”）が小さくなると、オン期間Ｔｏｎが短くなるため、インダクタ電流ＩＬは減少する。この結果、出力電圧Ｖｏｕｔは低下する。このように、信号出力部６２は、出力電圧Ｖｏｕｔを目的レベルとすることができる。
【０１１５】
＝＝＝力率改善ＩＣ２５で実行される処理＝＝＝
図９は、力率改善ＩＣ２５で実行される処理Ｓ１０の一例を示すフローチャートである。まず、ＤＳＰ４３のＡＤコンバータ４２でインダクタ電流ＩＬがサンプリングされる毎に、判定部６０は、サンプリング値Ｉｓｐ，Ｉｓｂを取得する（Ｓ２０）。そして、判定部６０は、サンプリング値Ｉｓｐと、サンプリング値Ｉｓｂとの差が、所定値Ｘ１より大きいか否かに基づいて、インダクタ電流ＩＬが連続波形となっているか、断続波形となっているかを判定する（Ｓ２１）。判定部６０が、インダクタ電流ＩＬが連続波形となっていると判定した場合（Ｓ２１：連続）、判定部６０は、信号出力部６１を動作させる（Ｓ２２）。この結果、信号出力部６１から指令電圧ＶＤ１が出力されるため、ＡＣ−ＤＣコンバータ１０は、連続モードのＰＦＣ回路として動作する。
【０１１６】
一方、判定部６０が、インダクタ電流ＩＬが断続波形となっていると判定した場合（Ｓ２１：断続）、信号出力部６２のモード判定部９２は、サンプリング値Ｉｓｂに基づいて、インダクタンスＬが計算できるモードＡであるか、インダクタンスＬが計算できないモードＢであるかを判定する（Ｓ２３）。
【０１１７】
モード判定部９２が、モードＡであると判定すると（Ｓ２３：モードＡ）、インダクタンス計算部９３は、インダクタンスＬを計算し、計算結果を記憶部９４に格納する（Ｓ２４）。
【０１１８】
ここで、インダクタンスＬは、インダクタ２３に流れる直流あるいは低周波電流に応じて変化することがある。しかしながら、ここでは、モードＡである場合、インダクタ電流ＩＬがサンプリングされる毎に、インダクタンスＬが計算される。そして、上述のように、ここでは、ＡＤコンバータ４２のサンプリング周波数は、例えば、１００〜２００ｋＨｚであり、交流電圧Ｖａｃの５０〜６０Ｈｚより十分高い。
【０１１９】
このため、本実施形態では、インダクタンスＬが変化した場合であっても、精度よくインダクタンスＬを計算できる。
【０１２０】
また、インダクタンスＬが処理Ｓ２４で計算されるか、モード判定部９２が、モードＢであると判定すると（Ｓ２３：モードＢ）、整流電圧計算部９５は、インダクタンスＬ、サンプリング値Ｉｓｐに基づいて、整流電圧Ｖｒを計算する（Ｓ２５）。
【０１２１】
整流電圧Ｖｒが計算されると、オン期間計算部９６は、整流電圧Ｖｒ、スイッチング周期Ｔ、インダクタンスＬ、指令電圧Ｖｋ、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂに基づいて、オン期間Ｔｏｎを計算する（Ｓ２６）。そして、オン期間計算部９６は、計算されたオン期間ＴｏｎでＮＭＯＳトランジスタ２６がスイッチングされるよう、オン期間Ｔｏｎに応じた指令電圧ＶＤ２を出力する（Ｓ２７）。この結果、ＡＣ−ＤＣコンバータ１０は、不連続モードのＰＦＣ回路として動作する。
【０１２２】
このように、力率改善ＩＣ２５のＤＳＰ４３では、インダクタ電流ＩＬがサンプリングされる毎に処理１０が実行される。そして、ＡＣ−ＤＣコンバータ１０では、連続モード、または不連続モードの何れにおいても、インダクタ電流ＩＬの波形が整流電圧Ｖｒと相似形になり、力率が改善される。
【０１２３】
＝＝＝まとめ＝＝＝
以上、本実施形態のＡＣ−ＤＣコンバータ１０について説明した。ＤＳＰ４３のインダクタンス計算部９３は、インダクタ電流ＩＬがゼロから増加した後、Ｔｏｎ／２経過したタイミング（第１タイミング：例えば、時刻ｔ２１）のサンプリング値Ｉｓｐと、インダクタ電流が減少した後、Ｔｏｆｆ／２経過したタイミング（第２タイミング：例えば、時刻ｔ２３）のサンプリング値Ｉｓｂと、帰還電圧Ｖｆｂに基づいてインダクタンスＬを計算する。また、オン期間計算部９６は、計算されたインダクタンスＬに基づいて、オン期間Ｔｏｎを計算するため。このため、力率改善ＩＣ２５は、インダクタ電流ＩＬによりインダクタンスＬが変化した場合であっても、インダクタ電流ＩＬを、精度よく整流電圧Ｖｒと相似形にすることができる。したがって、力率改善ＩＣ２５は、力率を向上させることができる。
【０１２４】
また、インダクタンス計算部９３は、図５に示すように、サンプリング値Ｉｓｐが取得されるまでの期間（Ｔｏｎ／２：第１期間）と、サンプリング値Ｉｓｂが取得されるまでの期間（Ｔｏｆｆ／２：第２期間）と、サンプリング値Ｉｓｐ，Ｉｓｂに基づいて、インダクタンスＬを計算する（式（８）〜（１４）参照）。このように、オン期間Ｔｏｎ、オフ期間Ｔｏｆｆのサンプリング値Ｉｓｐ，Ｉｓｂを取得することにより、整流電圧Ｖｒが不明であっても、インダクタンスＬを計算できる。
【０１２５】
また、インダクタ２３のインダクタンスＬは、インダクタ電流ＩＬに応じて変化し、インダクタ電流ＩＬの電流値（例えば、平均電流）は、整流電圧Ｖｒと相似形になる。このため、整流電圧Ｖｒの振幅が低い場合のインダクタンスＬと、整流電圧Ｖｒの振幅が高い場合のインダクタンスＬと、で値が大きく変化する。上述したように、インダクタンス計算部９３は、交流電圧Ｖａｃの１／４周期（整流電圧Ｖｒがゼロからピークまで変化する期間）より短い間隔（ＡＤコンバータ４２のサンプリング周期）で、インダクタンスＬが計算されている。このため、本実施形態では、整流電圧Ｖｒの変化に基づいて、インダクタンスＬが大きく変化した場合であっても、変化したインダクタンスＬに応じたオン期間Ｔｏｎが計算される。この結果ＰＦＣ回路の力率が向上する。
【０１２６】
また、インダクタンスＬは、例えば、スイッチング周期Ｔの１／２の間隔（スイッチング周波数の２倍の周波数（１００〜２００ｋＨｚ））で計算される。このため、スイッチング周期Ｔ毎に最適なオン時間Ｔｏｎが計算できる。
【０１２７】
また、本実施形態において、ＮＭＯＳトランジスタ２６をオンオフするための駆動信号Ｖｇは、三角波の発振電圧Ｖｏｓｃと、指令電圧Ｖｘとに基づいて生成される。三角波は、瞬時値が大きくなる立ち上がり期間と、瞬時値が小さくなる立下り期間とが等しいため、三角波のピーク（ボトム側のピークも含む）は、オン期間Ｔｏｎ、またはオフ期間Ｔｏｆｆの中間のタイミングとなる。本実施形態では、ＮＭＯＳトランジスタ２６がオンしてから、三角波のピークのタイミングで、インダクタ電流ＩＬをサンプリングしている。したがって、サンプリング値Ｉｓｐが取得されるタイミングは、必ずオン期間Ｔｏｎの開始からＴｏｎ／２経過後のタイミングであるため、ＤＳＰ４３でタイミングを計算する必要はない。
【０１２８】
また、上述したように、サンプリング値Ｉｓｂがゼロの場合には、インダクタンスＬは原理的に計算ができない。インダクタンス計算部９３は、サンプリング値Ｉｓｂが所定値Ｘ２より大きい場合のみ、インダクタンスＬを計算し、記憶部９４の情報を更新する（例えば、Ｓ２３のモードＡ）。したがって、本実施形態では、誤ったインダクタンスＬが計算されることを防ぐことができる。
【０１２９】
また、ＤＳＰ４３には、ＡＣ−ＤＣコンバータ１０を連続モードのＰＦＣ回路として動作させる信号出力部６１と、不連続モードのＰＦＣ回路として動作させる信号出力部６１と、が設けられている。このため、インダクタ電流ＩＬが連続波形、または断続波形になった場合であっても、力率を改善することができる。
【０１３０】
また、本実施形態では、減算器７０等を、ＤＳＰ４３がプログラムを実行することにより実現することとしたが、これに限られない。例えば、ＤＳＰ４３の各ブロック（例えば、減算器７０、電圧調整器７１）の全てを、ソフトウェア（プログラム）を用いないハードウェア回路で実現しても良い。なお、ここで、「ハードウェア回路」とは、抵抗、コンデンサ、トランジスタ等の回路素子、論理回路等のデジタル回路、オペアンプ等のアナログ回路を含む回路である。なお、本実施形態における「〜器」、「〜回路」、「〜部」の用語は、集積回路に実現される所定の機能を有するブロックに対して用いられている。例えば、２つの信号を乗算する機能を有するブロックに対しては、乗算器（multiplier）、乗算回路（multiplying circuit）、または乗算部（multiplying unit）が用いられている。
【０１３１】
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。
【０１３２】
例えば、ＤＳＰ４３には、判定部６０、信号出力部６１，６２が実現されることとしたが、これに限られず、信号出力部６２のみが実現されることとしても良い。この場合、ＤＳＰ４３は、ＡＣ−ＤＣコンバータ１０を不連続モードのＰＦＣ回路として動作させることになる。
【０１３３】
また、本実施形態では、整流電圧計算部９５は、整流電圧Ｖｒを計算したが、これに限られない。例えば、ＡＣ−ＤＣコンバータ１０に、整流電圧Ｖｒを分圧する分圧抵抗を設け、分圧抵抗からの出力に基づいて、オン期間計算部９６は、整流電圧Ｖｒを取得しても良い。このような場合であっても、力率を向上させることができる。
【符号の説明】
【０１３４】
１０  ＡＣ−ＤＣコンバータ
１１  負荷
２０  全波整流回路
２１，２２，８１  コンデンサ
２３  インダクタ
２４  ダイオード
２５  力率改善ＩＣ
２６  ＮＭＯＳトランジスタ
３０〜３２  抵抗
４０  クロック発生回路
４１，４２  ＡＤコンバータ
４３  ＤＳＰ
４４  駆動信号出力回路
５０  ＤＳＰコア
５１  メモリ
５５  ＤＡコンバータ
５６  発振回路
５７  コンパレータ
５８  ゲートドライバ
６０  判定部
６１，６２  信号出力部
７０，７３，７５，９０  減算器
７１，９１  電圧調整器
７２  乗算器
７４  電流調整器
７６  遅延器
７７  除算器
９２  モード判定部
９３  インダクタンス計算部
９４  記憶部
９５  整流電圧計算部
９６  オン期間計算部
【図１】
2020127283.tif 000003
【図２】
2020127283.tif 000004
【図３】
2020127283.tif 000005
【図４】
2020127283.tif 000006
【図５】
2020127283.tif 000007
【図６】
2020127283.tif 000008
【図７】
2020127283.tif 000009
【図８】
2020127283.tif 000010
【図９】
2020127283.tif 000011