(57)【要約】【課題】  縦型化合物半導体デバイスの製造コストの低廉化を実現し得るとともに、厚さを可及的に小さくすることができる縦型化合物半導体デバイスの製造方法を提供する。【解決手段】  サファイア基板１を有するテンプレートＩにバッファ層２を介して形成された（Ｎプラス）ＧａＮ層３上に（Ｎマイナス）ＧａＮ層４を形成する化合物半導体層形成工程と、ＧａＮ層４に表面電極７を含む縦型用のデバイス構造を形成するデバイス構造形成工程と、サファイア基板１の一方の面と接するＧａＮ層３の一方の面が露出するようサファイア基板１の他方の面から前記一方の面に向けてサファイア基板１とバッファ層２を研削することにより、サファイア基板１とバッファ層２の周縁部９を残し、その他の中央部が除去された凹部１０を形成する基板加工工程と、裏面電極８を凹部１０の底部に形成する電極形成工程とを有する。【選択図】  図６
2020038939.tif 000002
【特許請求の範囲】
【請求項１】
絶縁材料または半導体材料で形成された基板上にバッファ層を介して第１の化合物半導体層を形成したテンプレートの前記第１の化合物半導体層上に第２の化合物半導体層を形成する化合物半導体層形成工程と、
前記第２の化合物半導体層に表面電極を含む縦型用のデバイス構造を形成するデバイス構造形成工程と、
前記第１の化合物半導体層の一方の面が露出するよう前記基板の一方の面から他方の面に向けて前記基板とバッファ層の一部を除去することにより、前記基板とバッファ層の周縁部を残し、その他の中央部が除去された凹部を形成する基板加工工程と、
前記凹部の底部に裏面電極を形成する電極形成工程と、
を有することを特徴とする縦型化合物半導体デバイスの製造方法。
【請求項２】
請求項1に記載する縦型化合物半導体デバイスの製造方法において、
前記基板の周縁部を、前記他方の面から前記一方の面に向けて除去する周縁部加工工程を有することを特徴とする縦型化合物半導体デバイスの製造方法。
【請求項３】
請求項1または請求項２に記載する縦型化合物半導体デバイスの製造方法において、
前記化合物半導体デバイスは、ＧａＮであることを特徴とする縦型化合物半導体デバイスの製造方法。
【請求項４】
請求項１〜請求項３のいずれか一項に記載する縦型化合物半導体デバイスの製造方法において、
前記テンプレートは、前記第１の化合物半導体層の反対側の前記基板の面に前記第１の化合物半導体層と同様の第３の化合物半導体層を形成したものであることを特徴とする縦型化合物半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は縦型化合物半導体デバイスの製造方法に関し、特に縦型ＧａＮデバイスの製造に適用して有用なものである。
【背景技術】
【０００２】
縦型化合物半導体デバイス、例えば縦型ＧａＮデバイスの製造方法としてＧａＮの自立基板を利用する方法が知られている。自立基板を利用する従来技術に係る縦型ＧａＮデバイスは、次のような工程を経て製造される。
【０００３】
１）  当該製造方法で利用する自立基板は、ＧａＮの単結晶基板であり、図１８に示すように、ＧａＮ層（ＮプラスＧａＮ）０３を、例えば、厚さ６００μｍ程度の厚さにして作製される。ここで自立基板とは、他の基板に支持されることなくＧａＮ層０３のみで独立して取り扱い得るものをいう。
【０００４】
２）  図１９に示すように、デバイスの特性（濃度、厚さ）に応じたＧａＮ層０４（ＮマイナスＧａＮ）を、自立基板のＧａＮ層０３上に、エピタキシャル成長により形成する。この場合のエピタキシャル成長は、例えばＭＯＶＰＥ法を好適に適用し得る。また、ＧａＮ層０４は次工程の処理によりデバイス構造の一部とするので、ＧａＮ層０３が高濃度の層であるのに対し、デバイス特性を加味した所定の低濃度の層として形成する。
【０００５】
３）  図２０に示すように、ＧａＮ層０４を利用して縦型デバイス構造を形成する。具体的には、例えばＰＮ接合０５や保護膜０６、表面電極０７等を形成する。
【０００６】
４）  図２１に示すように、ＧａＮ層０３をウエハ強度が保てる厚さ、例えば２００μｍ程度の厚さになるまでＧａＮ層０３の下面である裏面を表面に向かって研削する。ここで、ウエハ強度が保てる厚さとは、後工程における処理においてウエハとしての所定の強度を確保し得る程度の厚さを意味する。また、後工程とは、拡散炉における所定の処理、所定の蒸着処理および所定のフォトリソ処理等を行う工程である。
【０００７】
５）  図２２に示すように、ＧａＮ層０３に裏面電極０８を形成する。かかる裏面電極０８は、例えば蒸着やスパッタリング法により好適に形成し得る。このようにして形成される縦型ＧａＮデバイスのウエハは、例えば２００μｍ程度の厚さを有するものとなる。図２１に示す研削後のＧａＮ層０３の厚さに依存するからである。
【０００８】
かかる縦型ＧａＮデバイスは、その後ウエハのダイシング工程（図示せず）を経ることにより各素子に個片化する。
【０００９】
上述の如き縦型ＧａＮデバイスの製造方法で利用する自立基板（ＧａＮ層０３）は、例えばＧａＮ層０３を有するテンプレートを利用して作製される。すなわち、図２３に示すように、この場合のテンプレートIIは、絶縁体であるサファイア基板０１上にバッファ層０２を介して化合物半導体層であるＧａＮ層０３を、例えばＨＶＰＥ法によるエピタキシャル成長で、所定の厚さ（例えば６００μｍ程度）に形成したものである。ＧａＮ層０３の自立基板はテンプレートIIIからサファイア基板０１およびバッファ層０２を剥離して、ＧａＮの切断、ＧａＮ基板の研磨の工程を通して作製される。
【００１０】
上述の如き従来技術に係る縦型ＧａＮデバイスの製造方法では、ＧａＮ層０３の自立基板の作製コストが高価なものとなり、最終製品である縦型ＧａＮデバイスの製造コストの高騰を招来する。
【００１１】
さらに、後工程における処理においてウエハとしての所定の強度を確保する必要があるため、図２１に示すＧａＮ層０３の研削によるウエハの薄膜化にも限界がある。この結果、図２２に示す縦型ＧａＮデバイスの縦方向寸法（図の上下方向；以下同じ）は、２００μｍ程度と比較的大きくなる。
【００１２】
ここで、上記縦型ＧａＮデバイス等の縦型化合物半導体デバイスでは、表面電極０７から裏面電極０８に向けて縦方向の電路が形成されるが、この場合の直流抵抗を小さくするためにもその縦方向寸法（厚さ）は小さいほうが望ましい。また、デバイスの縦方向寸法は小さければ小さいほど、半導体デバイスとしての放熱特性も優れたものとなる．
【００１３】
なお、ＧａＮ自立基板を利用して縦型化合物半導体デバイスの製造方法を開示する従来技術として特許文献１が存在する。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２０１５−１１９２００号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は、上記従来技術に鑑み、縦型化合物半導体デバイスの製造コストの低廉化を実現し得るとともに、厚さを可及的に小さくすることができる縦型化合物半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成する本発明の第１の態様は、
絶縁材料または半導体材料で形成された基板上にバッファ層を介して第１の化合物半導体層を形成したテンプレートの前記第１の化合物半導体層上に第２の化合物半導体層を形成する化合物半導体層形成工程と、
前記第２の化合物半導体層に表面電極を含む縦型用のデバイス構造を形成するデバイス構造形成工程と、
前記第１の化合物半導体層の一方の面が露出するよう前記基板の一方の面から他方の面に向けて前記基板とバッファ層の一部を除去することにより、前記基板とバッファ層の周縁部を残し、その他の中央部が除去された凹部を形成する基板加工工程と、
前記凹部の底部に裏面電極を形成する電極形成工程と、
を有することを特徴とする。
【００１７】
本発明の第２の態様は、
第１の態様に記載する縦型化合物半導体デバイスの製造方法において、
前記基板の周縁部を、前記他方の面から前記一方の面に向けて除去する周縁部加工工程を有することを特徴とする。
【００１８】
本発明の第３の態様は、
第1または第２の態様に記載する縦型化合物半導体デバイスの製造方法において、
前記化合物半導体デバイスは、ＧａＮであることを特徴とする。
【００１９】
本発明の第４の態様は、第１〜第３の態様のいずれか一つに記載する縦型化合物半導体デバイスの製造方法において、
前記テンプレートは、前記第１の化合物半導体層の反対側の前記基板の面に前記第１の化合物半導体層と同様の第３の化合物半導体層を形成したものであることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、各製造工程においてテンプレートの基板を、当該縦型化合物半導体デバイスのウエハの強度を保持する構造部材として機能させることができるので、化合物半導体の自立基板を用意することなく各工程の所定の作業を進めることができる。この結果、自立基板の作製に要したコストをそのまま削減することができ、当該縦型化合物半導体デバイスの製造コストを大幅に低減することができる。
【００２１】
また、テンプレートに形成する第１の化合物半導体層を可及的に薄く形成することができ、当該デバイスの厚さ寸法の大幅な短縮化を実現し得る。この結果、表面電極と裏面電極との間の寸法（縦方向寸法）を小さくすることができるので、両者の間の直流抵抗の値を小さくすることができ、当該デバイスの電気的特性を良好なものとすることができる。また、放熱特性も良好なものとすることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第1の実施の形態に係る縦型ＧａＮデバイス(PNダイオード)の製造方法で使用するテンプレートを示す模式図である。
【図２】本発明の第1の実施の形態に係る縦型ＧａＮデバイスの製造方法における第１の工程（化合物半導体層形成工程）を示す模式図である。
【図３】本発明の第1の実施の形態に係る縦型ＧａＮデバイスの製造方法における第２の工程（デバイス構造形成工程）を示す模式図である。
【図４】本発明の第1の実施の形態に係る縦型ＧａＮデバイスの製造方法における第３の工程（基板加工工程）を示す模式図である。
【図５】本発明の第1の実施の形態に係る縦型ＧａＮデバイスの製造方法における第４の工程（電極形成工程）を示す模式図である。
【図６】本発明の第1の実施の形態に係る縦型ＧａＮデバイスの製造方法における第５の工程（周縁部加工工程）を示す模式図である。
【図７】本発明の第２の実施の形態に係る縦型ＧａＮデバイス（ショットキーバリアダイオード）の製造方法における第２の工程（デバイス構造形成工程−１）を示す模式図である。
【図８】本発明の第２の実施の形態に係る縦型ＧａＮデバイスの製造方法における第３の工程（基板加工工程）を示す模式図である。
【図９】本発明の第２の実施の形態に係る縦型ＧａＮデバイスの製造方法における第４の工程（電極形成工程）を示す模式図である。
【図１０】本発明の第２の実施の形態に係る縦型ＧａＮデバイスの製造方法における第5の工程（デバイス構造形成工程−２）を示す模式図である。
【図１１】本発明の第２の実施の形態に係る縦型ＧａＮデバイスの製造方法における第６の工程（周縁部加工工程）を示す模式図である。
【図１２】本発明の第３の実施の形態に係る縦型ＧａＮデバイス(PNダイオード)の製造方法で使用するテンプレートを示す模式図である。
【図１３】本発明の第３の実施の形態に係る縦型ＧａＮデバイスの製造方法における第１の工程（化合物半導体層形成工程）を示す模式図である。
【図１４】本発明の第３の実施の形態に係る縦型ＧａＮデバイスの製造方法における第２の工程（デバイス構造形成工程）を示す模式図である。
【図１５】本発明の第３の実施の形態に係る縦型ＧａＮデバイスの製造方法における第３の工程（基板加工工程）を示す模式図である。
【図１６】本発明の第３の実施の形態に係る縦型ＧａＮデバイスの製造方法における第４の工程（電極形成工程）を示す模式図である。
【図１７】本発明の第1の実施の形態に係る縦型ＧａＮデバイスの製造方法における第５の工程（周縁部加工工程）を示す模式図である。
【図１８】従来技術に係る縦型ＧａＮデバイスの製造方法に使用する自立基板を示す模式図である。
【図１９】従来技術に係る縦型ＧａＮデバイスの製造方法における第１の工程（化合物半導体層形成工程）を示す模式図である。
【図２０】従来技術に係る縦型ＧａＮデバイスの製造方法における第２の工程（デバイス構造形成工程）を示す模式図である。
【図２１】従来技術に係る縦型ＧａＮデバイスの製造方法における第４の工程（基板加工工程）を示す模式図である。
【図２２】従来技術に係る縦型ＧａＮデバイスの製造方法における第５の工程（電極形成工程）を示す模式図である。
【図２３】従来技術に係る縦型ＧａＮデバイスの製造方法で利用する自立基板の作製で使用するテンプレートを示す模式図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態を図面に基づき詳細に説明する。なお、各実施の形態中、同一部分には同一番号を付し、重複する説明は省略する。
【００２４】
＜第１の実施の形態＞
＜テンプレート＞
本形態に係る縦型ＧａＮデバイスはテンプレートＩを利用するものである。図１に示すように、テンプレートＩは、絶縁材料で形成した基板であるサファイア基板１上にバッファ層２を介して化合物半導体層である高濃度のＧａＮ層３（ＮプラスＧａＮ）を、例えばＨＶＰＥ法によるエピタキシャル成長で形成したものである。本形態においては、後工程においてウエハの強度を保持するサファイア基板１をそのまま構造部材として利用するのでＧａＮ層３は薄くて良い。一方、サファイア基板１およびバッファ層２の合計は、従来のテンプレートIIIと同様に、６００μｍ程度の厚さとする。
【００２５】
なお、本形態におけるテンプレートＩは、絶縁体であるサファイア基板１を用いたものであるが、これに限るものではない。例えばＳｉ、ＳｉＣ等の半導体であっても良い。作製する縦型デバイスに応じ適宜選択する。
【００２６】
かかるテンプレートＩを利用する本形態に係るＧａＮデバイス（PNダイオード）は次のような工程を経て製造される。なお、本形態は、化合物半導体をＧａＮとした場合の化合物半導体デバイスの製造方法であるが、テンプレートＩにＧａＮ層３の代わりに形成する化合物半導体を適宜選択すれば、任意の化合物半導体であっても同様の縦型化合物半導体デバイスを製造することができ、同様の効果を得ることができる。
【００２７】
＜化合物半導体層形成工程＞
１）  図２に示すように、テンプレートＩの（Ｎプラス）ＧａＮ層３上にデバイスの特性に応じた（Ｎマイナス）ＧａＮ層４をエピタキシャル成長により形成する。かかるエピタキシャル成長にはＭＯＶＰＥ法を好適に適用し得る。後工程においてウエハの強度を保持するサファイア基板１をそのまま構造部材として利用するので、（Ｎプラス）ＧａＮ層３および（Ｎマイナス）ＧａＮ層４の厚さの合計は、例えば５０μｍ程度である。
【００２８】
＜デバイス構造形成工程＞
２）  図３に示すように、ＧａＮ層４に縦型用のデバイス構造をエピタキシャル成長やＣＶＤ、蒸着、エッチング等により形成する。この結果、ＰＮ接合５、保護膜６および表面電極７等が形成される。
【００２９】
＜基板加工工程＞
３）  図４に示すように、サファイア基板１の一方の面（図中上面）とバッファ層２を介して接するＧａＮ層３の一方の面（図中下面）が露出するようサファイア基板１の他方の面（図中下面）から一方の面（上面）に向けてサファイア基板１とバッファ層２を研削する。このことにより、サファイア基板１とバッファ層２の周縁部９を残し、その他の中央部が除去された凹部１０を形成する。当該工程における研削は、ＴＡＩＫＯ研削を適用するのが最適である。ＴＡＩＫＯ研削とは、ウエハを研削する際、ウエハ最外周の周縁部（約３ｍｍ程度）を残し、その内周のみを研削して薄化する研削方法である。ここで、凹部１０の作製方法は、ＴＡＩＫＯ研削に限るものではない。例えば、エッチングによっても同様の凹部１０を加工することができる。
【００３０】
＜電極形成工程＞
４）  図５に示すように、裏面電極８を凹部１０の底部に形成する。かかる裏面電極８は蒸着やスパッタリング等により好適に形成し得る。このようにして形成される縦型ＧａＮデバイスのウエハは、例えば５０μｍ程度の厚さを有するものとなる。
【００３１】
＜周縁部加工工程＞
５）  図６に示すように、サファイア基板１の周縁部９を、下面から上面に向けて研削して周縁部９の長さ寸法（ウエハの厚さ）を調整する。この厚さ調整によりウエハのダイシングによる分割を容易にする。したがって、ウエハの厚さによっては当該工程を省略することもできる。周辺部９の長さ寸法によっては、そのままでも個片化に支障がない場合があるからである。
【００３２】
＜個片化工程＞
図示はしないが、周縁部９をダイシング可能な所定の長さに加工した後（図６参照）、所定の切断線（図示せず）で分割して各素子に個片化する。個片化された各素子である本形態による縦型ＧａＮデバイスは素子の厚さ（表面電極７と裏面電極８との間の寸法）を５０μｍ程度と小型化することができる。これは従来のテンプレートIIIを利用した縦型ＧａＮデバイスの厚さが２００μｍ程度であるのに対し１／４の厚さである。
【００３３】
＜第２の実施の形態＞
上記第１の実施の形態では、デバイス形成、基板加工および電極形成の各工程が時系列的にこの順序で進行するようにしたが、時系列的な順序は、これに限るものではない。デバイスの特性等によっては必要に応じ各工程の時系列的な順序を任意に変更することもできる。この場合の実施の形態を第２の実施の形態として以下に説明する。本形態は、ＧａＮデバイスとして、例えばショットキーバリアダイオードを製造する場合に適用して有用なものである。
【００３４】
１）  本形態に係る縦型ＧａＮデバイス（ショットキーバリアダイオード）も図１に示すテンプレートＩを利用するものであり、図２に示すのと同様の工程で（Ｎマイナス）ＧａＮ層４を形成する。
【００３５】
＜デバイス構造形成工程−１＞
２）  図７に示すように、ＧａＮ層４に縦型用のデバイス構造の保護膜６を形成する。保護膜６としては、ＳｉＮｘが好適である。
【００３６】
＜基板加工工程＞
３）  前工程で保護膜６のみを形成した状態で、図８に示すように、サファイア基板１の一方の面（図中上面）とバッファ層２を介して接するＧａＮ層３の一方の面（図中下面）が露出するようサファイア基板１の他方の面（図中下面）から一方の面（上面）に向けてサファイア基板１とバッファ層２を研削する。かかる基板加工工程自体は、図４に示す基板加工工程と同態様で実施する。したがって、
当該加工により、サファイア基板１とバッファ層２の周縁部９を残し、その他の中央部が除去された凹部１０が形成される。また、研削は、第１の実施の形態と同様に、ＴＡＩＫＯ研削を適用するのが最適である。ただ、本形態でも、第１の実施の形態と同様に、ＴＡＩＫＯ研削に限るものではない。
【００３７】
＜電極形成工程＞
４）  図９に示すように、裏面電極８を凹部１０の底部に形成する。かかる裏面電極８は、第１の実施の形態と同様に、蒸着やスパッタリング等により好適に形成し得る。
【００３８】
＜デバイス構造形成工程−２＞
５）  図１０に示すように、GaN層４にショットキー電極となる表面電極７を形成する。
【００３９】
６）  ＜周縁部加工工程＞
図１１に示すように、サファイア基板１の周縁部９を、下面から上面に向けて研削して周縁部９の長さ寸法（ウエハの厚さ）を調整する。この厚さ調整によりウエハのダイシングによる分割を容易にする。したがって、ウエハの厚さによっては当該工程を省略することもできる。周辺部９の長さ寸法によっては、そのままでも個片化に支障がない場合があるからである。なお、本工程の研削は第１の実施の形態における図６の研削工程と同様の態様で実施される。
【００４０】
＜個片化工程＞
図示はしないが、第１の実施の形態と同様に、周縁部９をダイシング可能な所定の長さに加工した後（図１１参照）、所定の切断線（図示せず）で分割して各素子に個片化する。個片化された各素子である本形態による縦型ＧａＮデバイスは素子の厚さ（表面電極７と裏面電極８との間の寸法）を５０μｍ程度と小型化することができる。これは従来のテンプレートIIIを利用した縦型ＧａＮデバイスの厚さが２００μｍ程度であるのに対し１／４の厚さである。
【００４１】
上述の如く２つの実施の形態に基づき本発明を説明したが、本発明は、テンプレートの基板を、縦型化合物半導体デバイスのウエハの強度を保持する構造材として機能させる工程を含み、化合物半導体層形成工程、デバイス構造形成工程、基板加工工程および電極形成工程を含むものであれば工程の時系列的な順序や、処理回数等に特別な限定を加える必要はない。
【００４２】
＜第３の実施の形態＞
上記第１および第２の実施の形態では、サファイア基板１の一方の面にバッファ層2を介してＧａＮ層（第1の半導体化合物層）３を形成したテンプレートＩを用いたが、基板と、第1の化合物半導体との格子定数や熱膨張係数の差が大きい場合には、これがテンプレートの反りの原因となる。すなわち、基板と、第1の化合物半導体との組み合わせによっては、格子定数や熱膨張係数の差を考慮した対策を講じる必要がある。
【００４３】
本形態は基板としてシリコン基板を用いるとともに、第1の化合物半導体層をＧａＮ層で形成した場合において、シリコンとＧａＮ層との格子定数や熱膨張係数の差（サファイアとＧａＮ層の場合よりも大きい）を考慮した対策を講じたものである。
【００４４】
図１２は本形態に係る縦型ＧａＮデバイス(PNダイオード)の製造方法で使用するテンプレートを示す模式図である。同図に示すように、本形態で用いるテンプレートIIは、基板をシリコン基板１Ａで形成したものであり、その一方の面にはバッファ層２を介して第１の化合物半導体であるＧａＮ層３が形成してある。さらに、テンプレートIIにはシリコン基板１Ａの反対側の面にもＧａＮ層３と同様の第３の化合物半導体層であるＧａＮ層３Ａがバッファ層２Ａを介して形成してある。この結果、テンプレートIIはシリコン基板１Ａを中心として図中上下で対称な構造となっている。
【００４５】
かかる構造のテンプレートIIを用いれば、シリコン基板１ＡとＧａＮ層３，３Ａとの格子定数や熱膨張係数の差異により生じるシリコン基板１Ａの反り量は、ＧａＮ層３側の応力とＧａＮ層３Ａ側の応力との相殺により軽減され、シリコン基板１Ａは、ＧａＮ層３が片面側のみに形成された場合よりも、より平坦に保持することができる。
【００４６】
かかるテンプレートIIを利用する本形態に係るＧａＮデバイス（PNダイオード）は第1の実施の形態と同様の工程を経て製造される。具体的には、次の各工程を経て製造される。
【００４７】
＜化合物半導体層形成工程＞
１）  図１３に示すように、テンプレートIIの（Ｎプラス）ＧａＮ層３上にデバイスの特性に応じた（Ｎマイナス）ＧａＮ層４をエピタキシャル成長により形成する。
【００４８】
＜デバイス構造形成工程＞
２）  図１４に示すように、ＧａＮ層４に縦型用のデバイス構造をエピタキシャル成長やＣＶＤ、蒸着、エッチング等により形成する。この結果、ＰＮ接合５、保護膜６および表面電極７等が形成される。
【００４９】
＜基板加工工程＞
３）  図１５に示すように、シリコン基板１Ａの一方の面（図中上面）とバッファ層２を介して接するＧａＮ層３の一方の面（図中下面）が露出するよう所定の研削を行う。すなわち、ＧａＮ層３Ａ、バッファ層２Ａを介してシリコン基板１Ａの他方の面（図中下面）から一方の面（上面）に向けてシリコン基板１Ａとバッファ層２を研削する。このことにより、シリコン基板１Ａ、バッファ層２，２ＡおよびＧａＮ層３Ａの周縁部９を残し、その他の中央部が除去された凹部１０を形成する。当該工程における研削は、第１の実施の形態と同様に、ＴＡＩＫＯ研削を適用するのが最適である。ただ、ＴＡＩＫＯ研削に限るものではない点も第１の実施の形態と同様である。
【００５０】
＜電極形成工程＞
４）  図１６に示すように、第１の実施の形態と同様に、裏面電極８を凹部１０の底部に形成する。
【００５１】
＜周縁部加工工程＞
５）  図１７に示すように、ＧａＮ層３Ａ、バッファ層２Ａ、シリコン基板１Ａおよびバッファ層２の周縁部９を、下面から上面に向けて研削して周縁部９の長さ寸法（ウエハの厚さ）を調整する。この厚さ調整により、第１の実施の形態と同様に、ウエハのダイシングによる分割・個片化を容易にする。したがって、個片化に支障がない場合には、当該工程を省略することもできる。
【００５２】
＜個片化工程＞
図示はしないが、第１の実施の形態と同様に、周縁部９をダイシング可能な所定の長さに加工した後（図１７参照）、所定の切断線（図示せず）で分割して各素子に個片化する。個片化された各素子である本形態による縦型ＧａＮデバイスは素子の厚さ（表面電極７と裏面電極８との間の寸法）を５０μｍ程度と小型化することができる。これは従来のテンプレートIIIを利用した縦型ＧａＮデバイスの厚さが２００μｍ程度であるのに対し１／４の厚さである。
【００５３】
上述の如き本形態に係る縦型半導体化合物デバイスによればシリコン基板１ＡとＧａＮ層３，３Ａとの格子定数や熱膨張係数の差異により生じるシリコン基板１Ａの反り、すなわちウエハ全体としての反りを可及的に抑制することができる。これにより、ウエハの反りに伴う後工程の処理における不具合を防止できる。
【００５４】
なお、第３の実施の形態に係る縦型半導体化合物デバイスは、ＰＮダイオードの場合であるが、第３の実施の形態と同様のテンプレートIIを用いて、第２の実施の形態と同様の工程（図７~図１１参照）によりショットキーダイオードを製造することも、勿論可能である。
【符号の説明】
【００５５】
Ｉ,II          テンプレート
１          サファイア基板
１Ａ        シリコン基板
２,２Ａ      バッファ層
３,３Ａ      （Ｎプラス）ＧａＮ層
４          （Ｎマイナス）ＧａＮ層
５          ＰＮ接合
６          保護膜
７          表面電極
８          裏面電極
９          周縁部
１０          凹部
【図１】
2020038939.tif 000003
【図２】
2020038939.tif 000004
【図３】
2020038939.tif 000005
【図４】
2020038939.tif 000006
【図５】
2020038939.tif 000007
【図６】
2020038939.tif 000008
【図７】
2020038939.tif 000009
【図８】
2020038939.tif 000010
【図９】
2020038939.tif 000011
【図１０】
2020038939.tif 000012
【図１１】
2020038939.tif 000013
【図１２】
2020038939.tif 000014
【図１３】
2020038939.tif 000015
【図１４】
2020038939.tif 000016
【図１５】
2020038939.tif 000017
【図１６】
2020038939.tif 000018
【図１７】
2020038939.tif 000019
【図１８】
2020038939.tif 000020
【図１９】
2020038939.tif 000021
【図２０】
2020038939.tif 000022
【図２１】
2020038939.tif 000023
【図２２】
2020038939.tif 000024
【図２３】
2020038939.tif 000025
【手続補正書】
【提出日】令和2年1月8日(2020.1.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
なお、第３の実施の形態に係る縦型半導体化合物デバイスは、ＰＮダイオードの場合であるが、第３の実施の形態と同様のテンプレートIIを用いて、第２の実施の形態と同様の工程（図７〜図１１参照）によりショットキーダイオードを製造することも、勿論可能である。
さらに、上記実施の形態では、第１の化合物半導体層として（Ｐ＋）ＧａＮ層であるＧａＮ層３を有するテンプレートＩを用い、第２の化合物半導体層として（Ｐ−）ＧａＮ層であるＧａＮ層４を形成すればＰ型のデバイスを作製し得ることは明らかである。