(57)【要約】【課題】様々な課題を解決し得る新しいデバイス構造を備える可変位相デバイスを提供する。【解決手段】可変位相デバイスであるメタサーフェス１Ａは、一次元状または二次元状に配列されて光変調を行うＭ個（Ｍは２以上の整数）の画素１０を備える。Ｍ個の画素１０の配列周期は、入射光の波長未満で一定であり、Ｍ個の画素１０それぞれは、出射光の位相を可変とする構造をそれぞれ有するＮ個（Ｎは２以上の整数）のサブ画素１０ａ，１０ｂを含む。Ｍ個の画素１０それぞれにおいて、Ｎ個のサブ画素１０ａ，１０ｂから出射されたＮ本の光は、遠方場において一の位相を有する一本の光に合成される。【選択図】図２
2020166113.tif 000002
【特許請求の範囲】
【請求項１】
一次元状または二次元状に配列されて発光または光変調を行うＭ個（Ｍは２以上の整数）の画素を備え、
前記Ｍ個の画素の配列周期は、出射する光の波長未満で一定であり、
前記Ｍ個の画素それぞれは、出射する光の位相を可変とする構造をそれぞれ有するＮ個（Ｎは２以上の整数）のサブ画素を含み、
前記Ｍ個の画素それぞれにおいて、前記Ｎ個のサブ画素から出射されたＮ本の光は、遠方場において一の位相を有する一本の光に合成される、可変位相デバイス。
【請求項２】
前記Ｍ個の画素それぞれにおいて、前記Ｎ個のサブ画素の初期位相が互いに異なる、請求項１に記載の可変位相デバイス。
【請求項３】
前記Ｎ個のサブ画素の初期位相が２π／Ｎ（ｒａｄ）ずつずれている、請求項２に記載の可変位相デバイス。
【請求項４】
透明導電層及び誘電体層を有し、一方の面に光が入力される積層構造体と、
前記積層構造体の前記一方の面側に設けられた第１金属膜と、
前記一方の面と対向する前記積層構造体の他方の面側に設けられ、前記積層構造体に入力された前記光を前記一方の面に向けて反射する第２金属膜と、
前記第１金属膜と前記第２金属膜との間に印加される電圧を制御する駆動回路と、
を備え、
前記第１金属膜は、前記サブ画素毎に設けられ互いに分離された複数の部分膜を含み、
各サブ画素において、前記積層構造体は、積層方向から見て前記部分膜を挟む一対の位置にそれぞれ設けられ前記第１金属膜から露出する一対の部分を含み、
前記駆動回路が、前記第１金属膜の前記複数の部分膜と前記第２金属膜との間の電圧を前記部分膜毎に制御することにより、光の位相を前記サブ画素毎に変調する、請求項１に記載の可変位相デバイス。
【請求項５】
透明導電層及び誘電体層を有し、一方の面に光が入力される積層構造体と、
前記積層構造体の前記一方の面側に設けられた第１金属膜と、
前記一方の面と対向する前記積層構造体の他方の面側に設けられ、前記積層構造体に入力された前記光を前記一方の面に向けて反射する第２金属膜と、
前記第１金属膜と前記第２金属膜との間に印加される電圧を制御する駆動回路と、
を備え、
前記第１金属膜は、前記サブ画素毎に設けられ互いに分離された複数の部分膜を含み、
各サブ画素において、前記積層構造体は、積層方向から見て前記部分膜を挟む一対の位置にそれぞれ設けられ前記第１金属膜から露出する一対の部分を含み、
各画素におけるＮ個の前記部分膜の幅が互いに異なることにより、前記Ｎ個のサブ画素の初期位相が互いに異なり、
前記駆動回路が、前記第１金属膜の前記複数の部分膜と前記第２金属膜との間の電圧を一括して又は前記部分膜毎に制御することにより、光の位相を前記サブ画素毎に変調する、請求項１に記載の可変位相デバイス。
【請求項６】
前記Ｎ個のサブ画素の初期位相が２π／Ｎ（ｒａｄ）ずつずれている、請求項５に記載の可変位相デバイス。
【請求項７】
誘電体からなる屈折率変調層と、
前記屈折率変調層の一方の面側に設けられたＳｉ膜と、
前記一方の面と対向する前記屈折率変調層の他方の面側に設けられ、前記屈折率変調層に入力された光を前記一方の面に向けて反射する金属膜と、
前記Ｓｉ膜と前記金属膜との間に印加される電圧を制御する駆動回路と、
を備え、
前記Ｓｉ膜は、前記サブ画素毎に設けられ互いに分離された複数の部分膜を含み、
前記駆動回路が、前記複数の部分膜の電圧を個別に制御することにより、光の位相を前記サブ画素毎に変調する、請求項１に記載の可変位相デバイス。
【請求項８】
電気光学結晶層と、
前記電気光学結晶層の一方の面側に設けられた第１透明電極膜と、
前記一方の面と対向する前記電気光学結晶層の他方の面側に設けられ、前記電気光学結晶層に入力された光を前記一方の面に向けて反射する光反射面と、
前記光反射面と前記電気光学結晶層との間に設けられた第２透明電極膜と、
前記第１透明電極膜と前記第２透明電極膜との間に印加される電圧を制御する駆動回路と、
を備え、
前記第１透明電極膜及び前記第２透明電極膜のうち少なくとも一方は、前記サブ画素毎に設けられ互いに分離された複数の部分膜を含み、
前記駆動回路が、前記第１透明電極膜及び前記第２透明電極膜のうち少なくともいずれかの前記複数の部分膜の電圧を個別に制御することにより、光の位相を前記サブ画素毎に変調する、請求項１に記載の可変位相デバイス。
【請求項９】
電気光学結晶層と、
前記電気光学結晶層の一方の面側に設けられた第１透明電極膜と、
前記一方の面と対向する前記電気光学結晶層の他方の面側に設けられ、前記電気光学結晶層に入力された光を前記一方の面に向けて反射する光反射面と、
前記光反射面と前記電気光学結晶層との間に設けられた第２透明電極膜と、
前記第１透明電極膜と前記第２透明電極膜との間に印加される電圧を制御する駆動回路と、
を備え、
前記第１透明電極膜及び前記第２透明電極膜のうち少なくとも一方は、前記サブ画素毎に設けられ互いに分離された複数の部分膜を含み、
各画素において、前記第２透明電極膜と前記光反射面との光学距離がサブ画素毎に異なることにより、前記Ｎ個のサブ画素の初期位相が互いに異なり、
前記駆動回路が、前記第１透明電極膜及び前記第２透明電極膜のうち少なくともいずれかの前記複数の部分膜の電圧を一括して又は個別に制御することにより、光の位相を前記サブ画素毎に変調する、請求項１に記載の可変位相デバイス。
【請求項１０】
前記Ｎ個のサブ画素の初期位相が２π／Ｎ（ｒａｄ）ずつずれている、請求項９に記載の可変位相デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変位相デバイスに関する。
【背景技術】
【０００２】
特許文献１には、二次元状に配列された複数の画素を有する位相変調型の空間光変調器が開示されている。非特許文献１，２には、ゲート変調型メタサーフェスが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２５０２２０号公報
【非特許文献】
【０００４】
【非特許文献１】Yao-Wei Huang et al., “Gate-Tunable Conducting Oxide Metasurfaces”, NanoLetters, 2016, 16 (9), pp 5319-5325
【非特許文献２】Ghazaleh Kafaie Shirmanesh et al., “Dual-Gated Active Metasurface at1550 nm with Wide (>300°) Phase Tunability”, Nano Letters, 2018, 18 (5), pp2957-2963
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来より、光の位相を空間的に変調するためのデバイスが利用されている。このようなデバイスは、一次元状または二次元状に配列された複数の画素を有し、各画素毎に異なる位相を光に付与することで空間的な位相変調を行う。しかしながら、デバイスの構造によっては、例えば構造的な制約等により位相の可変範囲が制限されたり、或いは各画素の光強度が位相に応じてばらつくといった問題が生じることがあり、そのような様々な課題を解決し得る新しいデバイス構造が望まれている。
【０００６】
本発明の一側面は、様々な課題を解決し得る新しいデバイス構造を備える可変位相デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明の一側面に係る可変位相デバイスは、一次元状または二次元状に配列されて発光または光変調を行うＭ個（Ｍは２以上の整数）の画素を備える。Ｍ個の画素の配列周期は、出射する光の波長未満で一定である。Ｍ個の画素それぞれは、出射する光の位相を可変とする構造をそれぞれ有するＮ個（Ｎは２以上の整数）のサブ画素を含む。Ｍ個の画素それぞれにおいて、Ｎ個のサブ画素から出射されたＮ本の光は、遠方場において一の位相を有する一本の光に合成される。
【発明の効果】
【０００８】
本発明の一側面によれば、様々な課題を解決し得る新しいデバイス構造を備える可変位相デバイスを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態による可変位相デバイスとして、メタサーフェス１Ａを示す平面図である。
【図２】一つの画素１０を拡大して示す平面図である。
【図３】図２のIII−III線に沿った断面図であって、メタサーフェス１Ａに含まれる各画素１０の断面構造を示している。
【図４】駆動回路２の構成を示す回路図である。
【図５】メタサーフェス１Ａが駆動回路２を備える場合の構造を示す断面図である。
【図６】（ａ）〜（ｄ）第ｍ列の画素１０における駆動回路２の動作を説明するための図である。
【図７】各画素１０における駆動回路２の構造を示す平面図である。
【図８】図７のVIII−VIII線に沿った断面図であって、各画素１０における駆動回路２の断面構造を示す。
【図９】（ａ）〜（ｄ）駆動回路２を含むメタサーフェス１Ａの作製方法の一例における各工程を示す断面図である。
【図１０】出射光の位相および強度を表す複素平面を示すグラフである。
【図１１】２個のサブ画素１０ａ，１０ｂから出射された２本の光が合成される様子をシミュレーションしたグラフであって、サブ画素１０ａ，１０ｂから出射される光の位相差がπ／２（ｒａｄ）である場合を示す。
【図１２】２個のサブ画素１０ａ，１０ｂから出射された２本の光が合成される様子をシミュレーションしたグラフであって、サブ画素１０ａ，１０ｂから出射される光の位相差が０（ｒａｄ）である場合を示す。
【図１３】比較例として、画素１０の配列周期が入射光の波長よりも十分に大きい場合に、サブ画素１０ａ，１０ｂから出射される光の位相差を０（ｒａｄ）とした様子をシミュレーションしたグラフである。
【図１４】一つの画素１０に含まれるサブ画素の個数Ｎが３である場合を示す平面図である。
【図１５】図１４に示されたXV−XV線に沿った断面図である。
【図１６】出射光の位相および強度を表す複素平面を示すグラフである。
【図１７】部分膜１１ａ，１１ｂの幅Ｗａ，Ｗｂが互いに等しい場合を示す平面図である。
【図１８】図１７に示されたXVIII−XVIII線に沿った断面図である。
【図１９】画素１０において金属膜１１の部分膜の幅が互いに異なるＮ1個のサブ画素をＮ2周期（Ｎ1、Ｎ2は２以上の整数）繰り返して配置した場合を示す平面図である。
【図２０】第４変形例に係る画素１０Ａの断面構造を示す図である。
【図２１】第５変形例として、金属膜１１の形状を示す平面図である。
【図２２】互いに隣接する２つのサブ画素１０ｄ，１０ｅの断面を拡大して示す図である。
【図２３】第６変形例として、メタサーフェス１Ｂを示す平面図である。
【図２４】一つの画素２０を拡大して示す平面図である。
【図２５】駆動回路２Ａの構成を示す図である。
【図２６】本発明の第２実施形態に係る可変位相デバイスが備える一つの画素３０を拡大して示す平面図である。
【図２７】図２６に示されたXXVII−XXVII線に沿った断面図である。
【図２８】本発明の第３実施形態に係る可変位相デバイスが備える一つの画素４０の断面構造を示す図である。
【図２９】方向Ｄ１に沿って並ぶ複数の画素１０のうち１つの画素１０を拡大して示す模式図である。
【図３０】サブ画素１０ａ，１０ｂから出射された２本の光が合成される様子をシミュレーションしたグラフであって、周期Ｔが１０００ｎｍである場合を示す。
【図３１】サブ画素１０ａ，１０ｂから出射された２本の光が合成される様子をシミュレーションしたグラフであって、周期Ｔが１６００ｎｍである場合を示す。
【図３２】方向Ｄ１に沿って並ぶ４つの画素１０を模式的に示す図である。
【図３３】４つの画素１０から光が出射される様子をシミュレーションしたグラフであって、間隙５０の幅Ｕを０ｎｍとした場合を示す。
【図３４】４つの画素１０から光が出射される様子をシミュレーションしたグラフであって、間隙５０の幅Ｕを１００ｎｍとした場合を示す。
【図３５】４つの画素１０から光が出射される様子をシミュレーションしたグラフであって、間隙５０の幅Ｕを２００ｎｍとした場合を示す。
【図３６】４つの画素１０から光が出射される様子をシミュレーションしたグラフであって、間隙５０の幅Ｕを３００ｎｍとした場合を示す。
【発明を実施するための形態】
【００１０】
本発明の一側面に係る可変位相デバイスは、一次元状または二次元状に配列されて発光または光変調を行うＭ個（Ｍは２以上の整数）の画素を備える。Ｍ個の画素の配列周期は、出射する光の波長未満で一定である。Ｍ個の画素それぞれは、出射する光の位相を可変とする構造をそれぞれ有するＮ個（Ｎは２以上の整数）のサブ画素を含む。Ｍ個の画素それぞれにおいて、Ｎ個のサブ画素から出射されたＮ本の光は、遠方場において一の位相を有する一本の光に合成される。
【００１１】
この可変位相デバイスでは、周期的に配列されたＭ個の画素の配列周期が波長未満で一定である。本発明者の新たな知見によれば、このような場合、一の画素に含まれるＮ個のサブ画素から互いに波長が異なるＮ本の光が出射されると、これらの光は互いに合成し合い、遠方場（例えば画素表面から１波長ないし数波長程度の距離）において、一の位相及び強度を有する一本の光に合成される。一の位相及び強度は、単なるＮ個の値の平均ではなく、Ｎ本の光それぞれの位相及び強度がベクトル合成された値となる。従って、例えば、種々の制約によって従来の画素構造では実現し得なかった位相値であっても、Ｎ個のサブ画素の位相を適切に制御することで、その位相値を実現することが可能になる。また、位相の変化に伴いサブ画素の光強度も様々に変化するので、従来の画素構造では画素毎に光強度がばらつく場合であっても、Ｎ個のサブ画素の位相を適切に組み合わせることで、Ｍ個の画素の光強度を均一に近づけることが可能になる。このように、上記の可変位相デバイスによれば、様々な課題を解決し得る新しいデバイス構造を備える可変位相デバイスを提供することができる。
【００１２】
上記の可変位相デバイスでは、Ｍ個の画素それぞれにおいて、Ｎ個のサブ画素の初期位相が互いに異なってもよい。例えばこのような構成によって、各画素における位相の可変範囲を拡大することができる。また、この場合、Ｎ個のサブ画素の初期位相が２π／Ｎ（ｒａｄ）ずつずれていれば、各サブ画素同士の初期位相差を最大として、各サブ画素の位相変化幅を小さくしつつ各画素の大きな位相変化を実現することができる。
【００１３】
上記の可変位相デバイスは、透明導電層及び誘電体層を有し、一方の面に光が入力される積層構造体と、積層構造体の一方の面側に設けられた第１金属膜と、一方の面と対向する積層構造体の他方の面側に設けられ、積層構造体に入力された光を一方の面に向けて反射する第２金属膜と、第１金属膜と第２金属膜との間に印加される電圧を制御する駆動回路と、を備え、第１金属膜は、サブ画素毎に設けられ互いに分離された複数の部分膜を含み、各サブ画素において、積層構造体は、積層方向から見て部分膜を挟む一対の位置にそれぞれ設けられ第１金属膜から露出する一対の部分を含み、駆動回路が、第１金属膜の複数の部分膜と第２金属膜との間の電圧を部分膜毎に制御することにより、光の位相をサブ画素毎に変調してもよい。
【００１４】
この可変位相デバイスにおいては、積層構造体が一対の部分を含む。該一対の部分は、積層方向から見て第１金属膜の部分膜を挟む一対の位置にそれぞれ設けられ、第１金属膜から露出する。該一対の部分のうち一方に入力された光は、第２金属膜において反射し、該一対の部分のうちの他方から外部へ出力される。第１金属膜の幅および積層構造体の厚さが光の波長よりも十分に小さい場合、第１金属膜と第２金属膜との間に駆動電圧が印加されると、ギャップ・サーフェス・プラズモン・モードと呼ばれる互いに逆向きの誘導電流が第１金属膜及び第２金属膜のそれぞれに生じ、積層構造体内に強い磁気共鳴（プラズモン共鳴）が生じる。この磁気共鳴によって、第１金属膜と第２金属膜との間を通過する光の位相が変調される。ここで、第１金属膜と第２金属膜との間に駆動電圧が印加されると、透明導電層の誘電体層との界面付近の電子密度が高まる。その結果、透明導電層の該界面付近の部分が金属化して、積層構造体の実効屈折率が変化する。上述した位相変調における変調量は積層構造体の実効屈折率に依存するので、駆動電圧を変化させることにより、実効屈折率を制御し、ひいては出力光の位相を制御することができる。なお、このような構造は、動的メタサーフェスの一種であり、ゲート変調型メタサーフェスと称される。この可変位相デバイスでは、Ｎ個のサブ画素のそれぞれにおいて、積層構造体が上述した一対の部分を含む。更に、第１金属膜は、サブ画素毎に設けられ互いに分離された複数の部分膜を含んでおり、駆動回路が、複数の部分膜と第２金属膜との間の電圧を部分膜毎に制御する。これにより、サブ画素毎に独立した位相変調が可能になる。従って、この可変位相デバイスによれば、出射する光の位相を可変とする構造をそれぞれ有するサブ画素を好適に実現することができる。
【００１５】
上記の可変位相デバイスは、透明導電層及び誘電体層を有し、一方の面に光が入力される積層構造体と、積層構造体の一方の面側に設けられた第１金属膜と、一方の面と対向する積層構造体の他方の面側に設けられ、積層構造体に入力された光を一方の面に向けて反射する第２金属膜と、第１金属膜と第２金属膜との間に印加される電圧を制御する駆動回路と、を備え、第１金属膜は、サブ画素毎に設けられ互いに分離された複数の部分膜を含み、各サブ画素において、積層構造体は、積層方向から見て部分膜を挟む一対の位置にそれぞれ設けられ第１金属膜から露出する一対の部分を含み、各画素におけるＮ個の部分膜の幅が互いに異なることにより、Ｎ個のサブ画素の初期位相が互いに異なり、駆動回路が、第１金属膜の複数の部分膜と第２金属膜との間の電圧を一括して又は部分膜毎に制御することにより、光の位相をサブ画素毎に変調してもよい。この場合、各サブ画素が上述したゲート変調型メタサーフェス構造を備えるので、サブ画素毎に位相を制御することができる。また、この可変位相デバイスでは、Ｎ個のサブ画素の初期位相が互いに異なり、駆動回路が、複数の部分膜と第２金属膜との間の電圧を、一括して又は部分膜毎に制御する。例えばこのような構成によって、各画素における位相の可変範囲を拡大することができる。また、この場合、Ｎ個のサブ画素の初期位相が２π／Ｎ（ｒａｄ）ずつずれていれば、各サブ画素同士の初期位相差を最大として、各サブ画素の位相変化幅を小さくしつつ各画素の大きな位相変化を実現することができる。
【００１６】
上記の可変位相デバイスは、誘電体からなる屈折率変調層と、屈折率変調層の一方の面側に設けられたＳｉ膜と、一方の面と対向する屈折率変調層の他方の面側に設けられ、屈折率変調層に入力された光を一方の面に向けて反射する金属膜と、Ｓｉ膜と金属膜との間に印加される電圧を制御する駆動回路と、を備え、Ｓｉ膜は、サブ画素毎に設けられ互いに分離された複数の部分膜を含み、駆動回路が、複数の部分膜の電圧を個別に制御することにより、光の位相をサブ画素毎に変調してもよい。例えばこのような構造によっても、サブ画素毎に独立して位相を制御することができる。
【００１７】
上記の可変位相デバイスは、電気光学結晶層と、電気光学結晶層の一方の面側に設けられた第１透明電極膜と、一方の面と対向する電気光学結晶層の他方の面側に設けられ、電気光学結晶層に入力された光を一方の面に向けて反射する光反射面と、光反射面と電気光学結晶層との間に設けられた第２透明電極膜と、第１透明電極膜と第２透明電極膜との間に印加される電圧を制御する駆動回路と、を備え、第１透明電極膜及び第２透明電極膜のうち少なくとも一方は、サブ画素毎に設けられ互いに分離された複数の部分膜を含み、駆動回路が、第１透明電極膜及び第２透明電極膜のうち少なくともいずれかの複数の部分膜の電圧を個別に制御することにより、光の位相をサブ画素毎に変調してもよい。例えばこのような構造によっても、サブ画素毎に独立して位相を制御することができる。
【００１８】
上記の可変位相デバイスは、電気光学結晶層と、電気光学結晶層の一方の面側に設けられた第１透明電極膜と、一方の面と対向する電気光学結晶層の他方の面側に設けられ、電気光学結晶層に入力された光を一方の面に向けて反射する光反射面と、光反射面と電気光学結晶層との間に設けられた第２透明電極膜と、第１透明電極膜と第２透明電極膜との間に印加される電圧を制御する駆動回路と、を備え、第１透明電極膜及び第２透明電極膜のうち少なくとも一方は、サブ画素毎に設けられ互いに分離された複数の部分膜を含み、各画素において、第２透明電極膜と光反射面との光学距離がサブ画素毎に異なることにより、Ｎ個のサブ画素の初期位相が互いに異なり、駆動回路が、第１透明電極膜及び第２透明電極膜のうち少なくともいずれかの複数の部分膜の電圧を一括して又は個別に制御することにより、光の位相をサブ画素毎に変調してもよい。例えばこのような構造によっても、サブ画素毎に独立して位相を制御することができる。また、この可変位相デバイスでは、各画素におけるＮ個の部分膜の幅が互いに異なることにより、Ｎ個のサブ画素の初期位相が互いに異なる。そして、駆動回路は、複数の部分膜の電圧を、一括して又は個別に制御する。例えばこのような構成によって、各画素における位相の可変範囲を拡大することができる。また、この場合、Ｎ個のサブ画素の初期位相が２π／Ｎ（ｒａｄ）ずつずれていれば、各サブ画素同士の初期位相差を最大として、各サブ画素の位相変化幅を小さくしつつ各画素の大きな位相変化を実現することができる。
【００１９】
［実施の形態の詳細］
以下、添付図面を参照しながら本発明による可変位相デバイスの実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２０】
図１は、本発明の一実施形態による可変位相デバイスとして、メタサーフェス１Ａを示す平面図である。本実施形態のメタサーフェス１Ａは、「ゲート変調型メタサーフェス」と呼ばれるものである。「メタサーフェス」は、光の波長よりも十分に小さい単位構造を平坦な表面上に複数並べて形成することにより、単位構造毎に入射光の位相、強度、もしくは偏光を変化させる。メタサーフェスには種々の構造が存在するが、本実施形態のメタサーフェス１Ａは、その中でもギャップ・プラズモン型と呼ばれる構造を有する。メタサーフェス１Ａは、互いに交差（例えば直交）する方向Ｄ１及びＤ２に沿って延びる平板状の装置であって、方向Ｄ１及びＤ２の双方と交差（例えば直交）する方向を厚さ方向とする。
【００２１】
メタサーフェス１Ａの主面１ａには、Ｍ個（Ｍは２以上の整数）の画素１０が形成されている。Ｍ個の画素１０は、方向Ｄ１に沿って一次元状に並んで配列されている。Ｍ個の画素１０の配列周期（方向Ｄ１における中心間隔）Ｗ１は、入射光の波長未満であり、Ｍ個の画素１０にわたって一定である。なお、配列周期Ｗ１は、入射光の波長の５０％以下であってもよい。入射光の波長は例えば４００〜３０００ｎｍの範囲内であり、一実施例では１５５０ｎｍである。これに対応する配列周期Ｗ１は例えば２００〜１５００ｎｍの範囲内であり、一実施例では４００ｎｍである。各画素１０の平面形状は矩形状（例えば並び方向と交差する方向Ｄ２を長手方向とする長方形状）である。方向Ｄ１における各画素１０の幅Ｌ１は、例えば２００〜４００ｎｍの範囲内である。メタサーフェス１Ａは、主面１ａに入力される光の位相を画素１０毎に個別に変調することにより、レンズ用途やホログラム形成といった種々の目的に使用される。
【００２２】
図２は、１つの画素１０を拡大して示す平面図である。図２に示すように、各画素１０は、Ｎ個（Ｎは２以上の整数、図ではＮ＝２の場合を例示）のサブ画素１０ａ，１０ｂを含む。なお、サブ画素の個数Ｎは画素１０の個数Ｍと同じであってもよく、異なってもよい。サブ画素１０ａ，１０ｂは、上述した単位構造に相当し、出射光の位相を可変とする構造をそれぞれ有する。Ｎ個のサブ画素１０ａ，１０ｂは、Ｍ個の画素１０の並び方向（本実施形態では方向Ｄ１）に沿って一列に並んでいる。サブ画素１０ａ，１０ｂの並び方向は、Ｍ個の画素１０の並び方向と交差してもよい。各サブ画素１０ａ，１０ｂの並び方向における幅は互いに等しい。Ｎが３以上の場合、サブ画素の配列周期（方向Ｄ１における中心間隔）は、Ｎ個のサブ画素にわたって一定である。
【００２３】
図３は、図２のIII−III線に沿った断面図であって、メタサーフェス１Ａに含まれる各画素１０の断面構造を示している。図３に示すように、メタサーフェス１Ａは、金属膜５と、金属膜５上に積層された積層構造体７と、積層構造体７上に設けられた金属膜１１とを備える。すなわち、積層構造体７は金属膜５と金属膜１１との間に設けられている。
【００２４】
積層構造体７は、平坦な膜であって、Ｍ個の画素１０にわたって方向Ｄ１及びＤ２に沿って延在している。積層構造体７は、主面７ａおよび裏面７ｂを有する。主面７ａには、入射光である被変調光Ｌが入力される。被変調光Ｌは例えばレーザ光であり、直線偏光を有する。主面７ａおよび裏面７ｂは、積層構造体７の厚み方向において互いに対向する。主面７ａと裏面７ｂとの間隔（すなわち積層構造体７の厚さ）は、被変調光Ｌの波長よりも十分に小さく設定される。積層構造体７の厚さは、例えば１０〜１００ｎｍの範囲内である。積層構造体７は、積層構造体７の厚み方向に積層された半導体層３及び誘電体層４を有する。
【００２５】
半導体層３は、光透過性且つ導電性を有する無機膜である。光透過性とは、被変調光Ｌの波長に対する吸収が極めて低い（例えば光吸収率が２０％以下の）性質をいう。また、導電性とは、電気抵抗率が極めて低い（例えば抵抗率が１０-6Ω・ｍ以下の）性質をいう。本実施形態の半導体層３は、ドーパントにより低抵抗化された、酸化インジウム（Ｉｎ2Ｏ3）及び酸化亜鉛（Ｚｎ2Ｏ3）のうち少なくとも一方を含む。酸化インジウムに対するドーパントは、例えばＳｎである。Ｓｎがドープされた酸化インジウムは、ＩＴＯと呼ばれる。また、酸化亜鉛に対するドーパントは、例えばＡｌ若しくはＧａである。Ａｌがドープされた酸化亜鉛は、ＡＺＯと呼ばれる。Ｇａがドープされた酸化亜鉛は、ＧＺＯと呼ばれる。半導体層３の厚さは、例えば５〜３０ｎｍの範囲内であり、一例では２０ｎｍである。
【００２６】
誘電体層４は、光透過性且つ絶縁性を有する無機膜である。絶縁性とは、電気抵抗率が極めて高い（例えば抵抗率が１０-6Ω・ｍ以上の）性質をいう。誘電体層４は、例えば、酸化アルミニウム（Ａｌ2Ｏ3）、酸化シリコン（ＳｉＯ2）、窒化シリコン（Ｓｉ3Ｎ4）及び酸化ハフニウム（ＨｆＯ2）のうち少なくとも一つを含む。誘電体層４の厚さは、例えば３〜１０ｎｍの範囲内であり、一例では５ｎｍである。本実施形態では、誘電体層４は半導体層３に対して主面７ａ側に位置する。
【００２７】
なお、本実施形態では裏面７ｂ側に半導体層３が設けられ、主面７ａ側に誘電体層４が設けられているが、主面７ａ側に半導体層３が設けられ、裏面７ｂ側に誘電体層４が設けられてもよい。また、本実施形態では半導体層３が裏面７ｂを構成し、誘電体層４が主面７ａを構成しているが、半導体層３及び誘電体層４と主面７ａ及び／または裏面７ｂとの間に別の層が更に設けられてもよい。また、半導体層３と誘電体層４との間に別の層が更に設けられてもよい。
【００２８】
金属膜１１は、本実施形態における第１金属膜の例であって、導電性および光遮蔽性を有し、メタサーフェス構造におけるナノアンテナとしての機能を有する。金属膜１１は、積層構造体７の主面７ａ側に設けられている。金属膜１１は、例えば金（Ａｕ）といった金属からなる膜である。金属膜１１の膜厚は、例えば３０〜１００ｎｍの範囲内であり、一例では５０ｎｍである。金属膜１１は、サブ画素１０ａの積層構造体７上に設けられた部分膜１１ａと、サブ画素１０ｂの積層構造体７上に設けられた部分膜１１ｂとを含む。図２に示すように、部分膜１１ａ，１１ｂは、方向Ｄ１に沿って並んでおり、互いに離間している。方向Ｄ１における各部分膜１１ａ，１１ｂの中心位置は、同方向における各サブ画素１０ａ，１０ｂの中心位置と一致している。方向Ｄ１における部分膜１１ａ，１１ｂの幅Ｗａ，Ｗｂは、同方向におけるサブ画素１０ａ，１０ｂの幅よりも小さく設定され、且つ、被変調光Ｌの波長よりも十分に小さく設定される。また、幅Ｗａ，Ｗｂは互いに異なっている。部分膜１１ａ，１１ｂの配列周期は例えば１００〜５００ｎｍの範囲内であり、幅Ｗａ，Ｗｂと厚さとの比（デューティ比）は例えば０．１〜０．９の範囲内である。
【００２９】
上記のように、部分膜１１ａ，１１ｂの幅Ｗａ，Ｗｂは、それぞれサブ画素１０ａ，１０ｂの幅よりも小さい。そして、部分膜１１ａ，１１ｂは、方向Ｄ１におけるサブ画素１０ａ，１０ｂの略中央部分に配置される。従って、図２及び図３に示すように、積層構造体７は、各サブ画素１０ａ，１０ｂにおいて一対の部分７１，７２を含む。一対の部分７１，７２は、積層構造体７の厚み方向から見て部分膜１１ａ（または１１ｂ）を挟む一対の位置にそれぞれ設けられ、金属膜１１から露出する。一対の部分７１，７２の並び方向（すなわち方向Ｄ１）は、被変調光Ｌの偏光方向と一致する。
【００３０】
金属膜５は、本実施形態における第２金属膜の例である。金属膜５は、積層構造体７の裏面７ｂ側に設けられている。一例では、金属膜５は裏面７ｂと接している。金属膜５は、積層構造体７に入力された被変調光Ｌを、主面７ａに向けて反射する。金属膜５は、例えば金（Ａｕ）といった金属からなる。金属膜５の膜厚は、金属膜１１よりも厚く、例えば８０〜２００ｎｍの範囲内であり、一例では１５０ｎｍである。金属膜５は、Ｍ個の画素１０毎に設けられており、各画素１０内に位置する。隣接する画素１０の金属膜５同士は互いに分離している。金属膜５の平面形状は、画素１０の平面形状と略同一であり、一例では、金属膜５の平面形状は矩形状（例えば方向Ｄ２を長手方向とする長方形状）である。
【００３１】
図４は、駆動回路２の構成を示す回路図である。駆動回路２は、金属膜１１と金属膜５との間に印加される電圧を画素１０毎に独立して制御する。本実施形態の駆動回路２は、部分膜１１ａ，１１ｂの電位を共通の基準電位（ＧＮＤ電位）とするとともに、金属膜５の電圧を、トランジスタ２５を用いて画素１０毎に個別に制御する。なお、図４には２つの画素１０に対する駆動回路２を部分的に示しているが、他の画素１０に対する駆動回路２の構成もこれと同様である。
【００３２】
駆動回路２は、１本のゲート駆動配線２３と、Ｍ本の電圧供給配線２４とを有する。ゲート駆動配線２３は、Ｍ個の画素１０の並び方向（方向Ｄ１）に沿って延在している。Ｍ本の電圧供給配線２４は、Ｍ個の画素１０の並び方向と交差する方向（方向Ｄ２）に沿ってそれぞれ延在しており、方向Ｄ１に並んでいる。ゲート駆動配線２３は、画素１０毎に設けられたトランジスタ２５の制御端子（ゲート）と電気的に接続されている。第ｍ列（ｍ＝１，２，・・・，Ｍ）の電圧供給配線２４は、第ｍ列に位置する画素１０に設けられたトランジスタ２５の一方の電流端子（例えばソース）と電気的に接続されている。トランジスタ２５の他方の電流端子（例えばドレイン）は、画素１０内の配線を介して当該画素１０の金属膜５と電気的に接続されている。
【００３３】
また、駆動回路２は、画素１０毎に設けられた複数のキャパシタ２６を更に有する。キャパシタ２６は、本実施形態における電圧保持部の例であって、各画素１０の金属膜５に印加される電圧を金属膜５毎に保持する。電圧保持部としては、キャパシタ以外にも電圧を保持可能な種々の構成を適用できる。キャパシタ２６は、例えば平行平板キャパシタである。キャパシタ２６の一方の電極は金属膜５に接続され、他方の電極は定電位領域（例えば基準電位領域）に接続されている。金属膜５がキャパシタ２６の一方の電極を兼ねてもよい。
【００３４】
図５は、メタサーフェス１Ａが駆動回路２を備える場合の構造を示す断面図である。この場合、駆動回路２は、複数のトランジスタ２５を含む基板状の部材として構成され得る。駆動回路２は、積層構造体７に対して裏面７ｂ側に位置する。各トランジスタ２５は、各画素１０に対応して設けられており、積層構造体７の厚み方向から見て各画素１０内に位置する。トランジスタ２５は、例えば誘電体からなる基板上に設けられた薄膜トランジスタである。各トランジスタ２５上には、絶縁膜を介して金属膜５が設けられる。
【００３５】
図６の（ａ）〜（ｄ）は、第ｍ列の画素１０における駆動回路２の動作を説明するための図である。図６の（ａ）〜（ｄ）において、有意の電圧値を有する部分を破線で示している。まず、図６の（ａ）に示される状態では、ゲート駆動配線２３及び第ｍ列の電圧供給配線２４のいずれにも電圧は印加されておらず、トランジスタ２５は非導通状態となっている。次に、図６の（ｂ）に示すように、ゲート駆動配線２３に所定のゲート電圧Ｖｇが印加されると、トランジスタ２５は導通状態となり、トランジスタ２５を介して第ｍ列の電圧供給配線２４と金属膜５とが相互に接続される。続いて、図６の（ｃ）に示すように、第ｍ列の電圧供給配線２４に駆動電圧Ｖｄが印加される。駆動電圧Ｖｄの電圧値は、メタサーフェス１Ａに呈示される所望の位相変調パターンに基づいて、各画素１０毎に独立して設定される。これにより、駆動電圧Ｖｄがトランジスタ２５を介して金属膜５に印加されると同時に、該駆動電圧Ｖｄがキャパシタ２６によって保持される。その後、図６の（ｄ）に示すように、ゲート駆動配線２３からゲート電圧Ｖｇが印加されなくなり、また、第ｍ列の電圧供給配線２４からの駆動電圧Ｖｄの供給が停止する。このとき、トランジスタ２５は再び非導通状態となるが、キャパシタ２６によって、金属膜５の電圧が駆動電圧Ｖｄに保持される。このような動作を全ての画素１０に対して逐次または同時に行い、駆動回路２が複数の金属膜５の駆動電圧Ｖｄを個別に制御することにより、所望の位相変調パターンがメタサーフェス１Ａに呈示され、被変調光Ｌの位相が画素１０毎に変調される。
【００３６】
図７は、各画素１０における駆動回路２の構造を示す平面図である。また、図８は、図７のVIII−VIII線に沿った断面図であって、各画素１０における駆動回路２の断面構造を示す。図８に示すように、駆動回路２は、第１導電型（例えばｐ型）の半導体層２１と、半導体層２１上に設けられた絶縁層２７，２８とを有する。半導体層２１は、半導体基板そのものであってもよいし、異種基板上に形成された半導体膜（単結晶膜、多結晶膜、或いはアモルファス膜）であってもよい。半導体層２１の表面２１ｃ（すなわち半導体基板の主面、若しくは異種基板及び半導体膜からなる基板状部材の主面）には、トランジスタ２５が設けられている。半導体層２１が異種基板上に形成された半導体膜である場合、トランジスタ２５は薄膜トランジスタと呼ばれる。半導体層２１を構成する半導体基板、若しくは異種基板及び半導体層２１を構成する半導体膜は、表面２１ｃと積層構造体７の裏面７ｂ（図３を参照）とを互いに対向させつつ、積層構造体７と一体化している。
【００３７】
一例として、半導体層２１は、第１導電型（例えばｐ型）の不純物が添加されたＳｉによって主に構成される。半導体層２１内には、第２導電型（例えばｎ型）の半導体領域２１ａ，２１ｂが形成されている。半導体領域２１ａ，２１ｂは、第２導電型の不純物が添加されたＳｉによって主に構成される。半導体領域２１ａ，２１ｂは、互いに間隔をあけて配置され、半導体層２１の表面２１ｃにおいて露出している。半導体領域２１ａは、表面２１ｃ上に設けられたトランジスタ２５のソース電極２５ｂとオーミック接触を成す。半導体領域２１ｂは、表面２１ｃ上に設けられたトランジスタ２５のドレイン電極２５ｃとオーミック接触を成す。ソース電極２５ｂ及びドレイン電極２５ｃは、表面２１ｃ上において間隔をあけて並んで配置されている。
【００３８】
ソース電極２５ｂ，ドレイン電極２５ｃを除く表面２１ｃ上の領域は、絶縁層２７によって覆われている。なお、図７では、理解を容易にする為、絶縁層２７の必要な部分のみ図示している。絶縁層２７は、例えばＳｉＯ2といった絶縁性のシリコン化合物を主に含む。絶縁層２７上には、トランジスタ２５のゲート電極２５ａが設けられている。ゲート電極２５ａは、半導体層２１における半導体領域２１ａと半導体領域２１ｂとの間に位置する領域と、絶縁層２７を挟んで対向している。ゲート電極２５ａは、絶縁層２７上に設けられた絶縁層２８によって覆われている。図８に示すように、絶縁層２８は、駆動回路２の全体を保護する保護膜である。絶縁層２８は、例えばＳｉＯ2を主に含む。絶縁層２８上には、当該画素１０の金属膜５が設けられている。
【００３９】
図７に示すように、ソース電極２５ｂは、表面２１ｃ上に設けられた電圧供給配線２４に接続されている。ゲート電極２５ａは、絶縁層２７上に設けられた配線を介してゲート駆動配線２３に接続されている。また、図８に示すように、ドレイン電極２５ｃは、絶縁層２７，２８を貫通する配線２５ｄを介して金属膜５に接続されている。
【００４０】
キャパシタ２６は、金属膜５の一部と、その直下の半導体層２１と、それらの間に介在する誘電体層２９とによって構成されている。なお、半導体層２１は定電位（例えば基準電位）に規定されている。この場合、金属膜５はキャパシタ２６の一方の電極を兼ね、半導体層２１はキャパシタ２６の他方の電極を兼ねる。誘電体層２９は、絶縁層２７，２８に形成された開口を埋め込むように設けられている。誘電体層２９の下面は半導体層２１に接しており、誘電体層２９の上面は金属膜５に接している。誘電体層２９は、例えばＳｉＯ2を主に含む。
【００４１】
図９の（ａ）〜（ｄ）は、駆動回路２を含むメタサーフェス１Ａの作製方法の一例における各工程を示す断面図である。なお、同図においては、一つの画素１０を代表して示しているが、他の画素１０も当該画素１０と並行して、同様の方法により作製され得る。まず、図９の（ａ）に示すように、第１工程として駆動回路２を準備する。駆動回路２は、トランジスタを有する基板上に配線層を形成する周知の方法によって作製される。このとき、駆動回路２上の配線層に金属膜５を例えばＰＬＤ（Physical Layer Deposition）法により形成する。
【００４２】
次に、図９の（ｂ）に示すように、金属膜５上に半導体層３を例えばスパッタ法といった物理蒸着法または原子層堆積（Atomic Layer Deposition：ＡＬＤ）法を用いて形成する。スパッタ法では、半導体層３の材料からなるターゲットを真空チャンバ内に設置し、高電圧によりイオン化された不活性ガスをターゲットに衝突させ、半導体層３の材料を飛散させて成膜する。半導体層３がＩＴＯからなる場合、誘電体層４の材料は例えばＳｉＯ2，Ａｌ2Ｏ3，及びＨｆＯ2のうち少なくとも一つである。
【００４３】
続いて、図９の（ｃ）に示すように、半導体層３上に誘電体層４を例えばＡＬＤ法を用いて形成する。具体的には、誘電体層４を構成する元素毎に、成膜装置内への原料ガスの投入及びパージを行い、例えば数オングストロームの厚さの成膜を繰り返し行う。誘電体層４がＳｉＯ2からなる場合、ＡＬＤの材料は例えばＴＤＭＡＳ及び酸素プラズマである。
【００４４】
続いて、図９の（ｄ）に示すように、部分膜１１ａ，１１ｂを含む金属膜１１を、例えばリフトオフ法を用いて誘電体層４上に形成する。具体的には、まず、誘電体層４の上にレジストを塗布し、部分膜１１ａ，１１ｂに対応する複数の開口を電子線リソグラフィにより形成する。次に、レジストの複数の開口を含む誘電体層４の全面に金属膜（例えばＡｕ膜）を蒸着する。そして、レジストを除去することにより、レジスト上に堆積した金属膜を除去する。以上の工程を経て、本実施形態のメタサーフェス１Ａが作製される。
【００４５】
以上に説明した本実施形態のメタサーフェス１Ａによって得られる効果について説明する。メタサーフェス１Ａは、光反射膜としての金属膜５と、半導体層３及び誘電体層４を含む積層構造体７と、有限の幅Ｗａ，Ｗｂを有する部分膜１１ａ，１１ｂを含む金属膜１１とがこの順に積層されたＭＩＭ構造を備える。この場合、図２及び図３に示されたように、各サブ画素１０ａ，１０ｂの積層構造体７は一対の部分７１，７２を含む。一対の部分７１，７２は、積層方向から見て部分膜１１ａ，１１ｂを挟む一対の位置にそれぞれ設けられ、金属膜１１から露出する。メタサーフェス１Ａの外部から各サブ画素１０ａ，１０ｂの一方の部分７１（または７２）に入力された被変調光Ｌは、金属膜５において反射し、各サブ画素１０ａ，１０ｂの他方の部分７２（または７１）からメタサーフェス１Ａの外部へ出力される。このとき、部分膜１１ａ，１１ｂと金属膜５との間に駆動電圧Ｖｄが印加されると、ギャップ・サーフェス・プラズモン・モードと呼ばれる互いに逆向きの誘導電流が部分膜１１ａ，１１ｂ及び金属膜５の双方に生じ、積層構造体７内に強い磁気共鳴（プラズモン共鳴）が生じる。この磁気共鳴によって、部分膜１１ａと金属膜５との間を通過する被変調光Ｌの位相、及び部分膜１１ｂと金属膜５との間を通過する被変調光Ｌの位相がそれぞれ個別に変調される。
【００４６】
ここで、以下の数式（１）は、磁気共鳴による被変調光Ｌの位相変調量φ、部分膜１１ａまたは１１ｂの幅ｗ（＝ＷａまたはＷｂ）、被変調光Ｌの波長λ、および積層構造体７の実効屈折率Ｎgspの関係を表す。なお、ｋは整数である。
【００４７】
【数１】
2020166113.tif 000003
数式（１）から明らかなように、位相変調量φは、積層構造体７の実効屈折率Ｎgspに依存する。そして、部分膜１１ａ，１１ｂと金属膜５との間に印加される駆動電圧Ｖｄを変化させることによって、実効屈折率Ｎgspを制御することができる。その理由は次の通りである。部分膜１１ａ，１１ｂと金属膜５との間に駆動電圧Ｖｄが印加されると、部分膜１１ａ，１１ｂと金属膜５との間の電界によって半導体層３の誘電体層４との界面付近の電子密度が高まる。その結果、半導体層３の該界面付近の層状部分が金属化する。この金属化層は被変調光Ｌと反応するので、積層構造体７の実効屈折率Ｎgspが変化する。更に、本実施形態のメタサーフェス１Ａでは、金属膜５が画素１０毎に設けられ互いに分離されており、駆動回路２は、金属膜５の駆動電圧Ｖｄを画素１０毎に個別に制御する。これにより、半導体層３における金属化層の厚さを各画素１０毎に独立して制御できるので、画素１０毎に独立した位相変調が可能になる。すなわち、本実施形態のメタサーフェス１Ａによれば、一次元状に配列されたＭ個の画素１０毎に位相を変調することができる。
【００４８】
加えて、上記の数式（１）から明らかなように、位相変調量φは、部分膜１１ａ，１１ｂの幅ｗにも依存する。従って、サブ画素１０ａ，１０ｂの幅Ｗａ，Ｗｂを互いに異ならせることにより、サブ画素１０ａから出力される光の位相と、サブ画素１０ｂから出力される光の位相との間に、任意の初期位相差を設定することができる。なお、初期位相とは、金属膜５の駆動電圧Ｖｄを或る初期値（例えば０Ｖ）に設定したときの出力光の位相をいう。
【００４９】
図１０は、出射光の位相および強度を表す複素平面を示すグラフである。図１０の縦軸は虚軸であり、横軸は実軸である。図中には複数のベクトルＶ１１〜Ｖ１５が示されている。各ベクトルの長さは出射光の光強度を意味し、原点周りの角度は出射光の位相を意味する。ベクトルＶ１１は例えばサブ画素１０ａの初期状態であり、位相０（ｒａｄ）の出射光を表す。ベクトルＶ１２は例えばサブ画素１０ｂの初期状態であり、位相π／２（ｒａｄ）の出射光を表す。金属膜５に電圧を印加すると、電圧の大きさに応じてサブ画素１０ａの位相が変化し（ベクトルＶ１１からベクトルＶ１３へ）、同時に、サブ画素１０ｂの位相が変化する（ベクトルＶ１２からベクトルＶ１４へ）。このとき、ベクトルの大きさすなわち出射光強度も変化する。
【００５０】
ここで、ベクトルＶ１５は、ベクトルＶ１３とベクトルＶ１４との合成ベクトルである。本発明者の知見によれば、Ｎ個のサブ画素を含む画素１０の配列周期Ｗ１が入射光の波長未満で且つ一定である場合、Ｎ個のサブ画素から出射されたＮ本の光は、遠方場において一の位相及び強度を有する一本の光に合成される。一の位相及び強度は、単なるＮ個の値の平均ではなく、Ｎ本の光それぞれの位相及び強度がベクトル合成された値となる。この例では、２個のサブ画素１０ａ，１０ｂから出射された２本の光が、遠方場において一の位相及び強度を有する一本の光に合成される。その位相及び強度は、ベクトルＶ１５によって表される。
【００５１】
図１１及び図１２は、２個のサブ画素１０ａ，１０ｂから出射された２本の光が合成される様子をシミュレーションしたグラフである。これらの図において、縦軸は、サブ画素１０ａ，１０ｂの表面を基準とする法線方向位置ｙを表し（単位：μｍ）、横軸は、方向Ｄ１の位置ｘを表す（単位：μｍ）。また、出射光の位相を色の濃淡で表している。図１１はサブ画素１０ａ，１０ｂから出射される光の位相差がπ／２（ｒａｄ）である場合を示し、図１２はサブ画素１０ａ，１０ｂから出射される光の位相差が０（ｒａｄ）である場合を示す。なお、詳細なシミュレーション条件は下記の通りである。
入射光の波長：１．５５μｍ
画素１０の配列周期：８００ｎｍ
サブ画素１０ａ，１０ｂの配列周期：４００ｎｍ
光源サイズ：２００ｎｍ
境界条件：方向Ｄ１…周期境界条件、画素表面の法線方向…ＰＭＬ（Perfectly Matched Layer）吸収境界条件
【００５２】
図１２に示すように、サブ画素１０ａ，１０ｂから出射される光の位相が同位相である場合には、当然ながら遠方場において単一位相の合成光が伝搬する。一方、図１１に示すように、サブ画素１０ａ，１０ｂから出射される光の位相が互いに異なる場合、近接場においてはそれぞれ位相が異なるが、遠方場においては単一位相の合成光となる。なお、ここでいう遠方場とは、例えば画素表面から１波長ないし数波長程度の距離をいう。このような知見は、本発明者が独自に見出したものである。
【００５３】
なお、図１３は、比較例として、画素１０の配列周期が入射光の波長よりも十分に大きい場合に、サブ画素１０ａ，１０ｂから出射される光の位相差を０（ｒａｄ）とした様子をシミュレーションしたグラフである。詳細なシミュレーション条件は下記の通りである。同図に示すように、この場合は遠方場においても単一位相とはならず、各サブ画素１０ａ，１０ｂから出射された光が互いに干渉して回折光が生じるに過ぎない。
入射光の波長：１．５５μｍ
画素１０の配列周期：３２００ｎｍ
サブ画素１０ａ，１０ｂの配列周期：１６００ｎｍ
光源サイズ：２００ｎｍ
境界条件：方向Ｄ１…周期境界条件、画素表面の法線方向…ＰＭＬ吸収境界条件
【００５４】
以上のことから、本実施形態によれば、種々の制約によって従来の画素構造では実現し得なかった位相値であっても、サブ画素１０ａ，１０ｂの位相を適切に制御することで、その位相値を実現することが可能になる。例えば、各画素１０の位相変調範囲が２π（ｒａｄ）あれば、位相値に制限がなくなり、メタサーフェス１Ａからの出力光に含まれるノイズ光を低減できる。また、位相の変化に伴いサブ画素１０ａ，１０ｂの光強度も様々に変化するので、従来の画素構造では画素毎に光強度がばらつく場合であっても、サブ画素１０ａ，１０ｂの位相を適切に組み合わせることで、Ｍ個の画素１０の光強度を均一に近づけることが可能になる。このように、本実施形態のメタサーフェス１Ａによれば、様々な課題を解決し得る新しいデバイス構造を備える可変位相デバイスを提供することができる。なお、このような効果は、サブ画素の個数Ｎが３以上である場合も同様に得られる。
【００５５】
また、本実施形態のように、各画素１０において、部分膜１１ａ，１１ｂの幅Ｗａ，Ｗｂが互いに異なることにより、サブ画素１０ａ，１０ｂの初期位相が互いに異なってもよい。例えばこのような構成によって、各画素１０における位相の可変範囲を拡大することができる。具体的には、例えば構造的要因等により一つの画素単位（従来のメタサーフェスでは一画素）による位相変調可能範囲が−π／２（ｒａｄ）〜π／２（ｒａｄ）であったとしても、サブ画素１０ａ，１０ｂの初期位相を互いにπ（ｒａｄ）ずらすことにより、−π（ｒａｄ）〜π（ｒａｄ）の位相変調、すなわち幅２π（ｒａｄ）の位相変調が可能となる。故に、レンズ用途やホログラム形成といった種々の使用目的において、位相変調の自由度を極限まで高めることができる。なお、このような効果は、サブ画素の個数Ｎが３以上である場合も同様に得られる。特に、Ｎ個のサブ画素の初期位相が２π／Ｎ（ｒａｄ）ずつずれていれば、各サブ画素同士の初期位相差を最大とし、各サブ画素の位相変化幅を小さくしつつ各画素１０の大きな位相変化を実現することができる。
【００５６】
なお、本実施形態では、各画素１０において、サブ画素１０ａの部分膜１１ａと金属膜５との間の電圧と、サブ画素１０ｂの部分膜１１ｂと金属膜５との間の電圧とを一括して（同電圧に）制御しているが、電圧供給配線２４及びトランジスタ２５をサブ画素１０ａ，１０ｂそれぞれに設け、これらの電圧を互いに独立して（個別に）制御してもよい。この場合、各画素１０から出射される光の位相及び強度の変化の自由度を更に高めることができる。
【００５７】
（第１変形例）
図１４は、一つの画素１０に含まれるサブ画素の個数Ｎが３である場合を示す平面図である。図１５は、図１４に示されたXV−XV線に沿った断面図である。これらの図に示された画素１０は、３個のサブ画素１０ａ〜１０ｃを含む。サブ画素１０ａ〜１０ｃは、入射光の位相を変調する構造をそれぞれ有する。サブ画素１０ａ〜１０ｃは、画素１０の並び方向（方向Ｄ１）に沿って一列に並んでいる。並び方向における各サブ画素１０ａ〜１０ｃの幅は互いに等しい。サブ画素１０ａ〜１０ｃの配列周期は一定である。
【００５８】
金属膜１１は、サブ画素１０ａの積層構造体７上に設けられた部分膜１１ａと、サブ画素１０ｂの積層構造体７上に設けられた部分膜１１ｂと、サブ画素１０ｃの積層構造体７上に設けられた部分膜１１ｃとを含む。図１４に示すように、部分膜１１ａ〜１１ｃは、方向Ｄ１に沿って並んでおり、互いに離間している。方向Ｄ１における各部分膜１１ａ〜１１ｃの中心位置は、同方向における各サブ画素１０ａ〜１０ｃの中心位置と一致している。方向Ｄ１における部分膜１１ａ〜１１ｃの幅Ｗａ〜Ｗｃは、同方向におけるサブ画素１０ａ〜１０ｃの幅よりも小さく設定され、且つ、被変調光Ｌの波長よりも十分に小さく設定される。また、幅Ｗａ〜Ｗｃは互いに異なっている。図示例では、方向Ｄ１の一端に位置するサブ画素１０ａの部分膜１１ａの幅Ｗａが最も小さく、方向Ｄ１の他端に位置するサブ画素１０ｃに向かうにつれて、部分膜の幅が次第に大きくなっている。部分膜１１ａ〜１１ｃの幅Ｗａ〜Ｗｃは１００〜３００ｎｍの範囲内であり、一例ではＷａ＝２２０ｎｍ、Ｗｂ＝２４０ｎｍ、Ｗｃ＝２６０ｎｍである。
【００５９】
上記のように、部分膜１１ａ〜１１ｃの幅Ｗａ〜Ｗｃは、それぞれサブ画素１０ａ〜１０ｃの幅よりも小さい。そして、部分膜１１ａ〜１１ｃは、方向Ｄ１におけるサブ画素１０ａ〜１０ｃの略中央部分に配置される。従って、図１４及び図１５に示すように、積層構造体７は、各サブ画素１０ａ〜１０ｃにおいて一対の部分７１，７２を含む。一対の部分７１，７２は、積層構造体７の厚み方向から見て部分膜１１ａ（１１ｂまたは１１ｃ）を挟む一対の位置にそれぞれ設けられ、金属膜１１から露出する。一対の部分７１，７２の並び方向（すなわち方向Ｄ１）は、被変調光Ｌの偏光方向と一致する。
【００６０】
図１６は、出射光の位相および強度を表す複素平面を示すグラフである。図中には複数のベクトルＶ２１〜Ｖ２７が示されている。前述した図１０と同様、各ベクトルの長さは出射光の光強度に相当し、原点周りの角度は出射光の位相に相当する。ベクトルＶ２１は例えばサブ画素１０ａの初期状態であり、位相０（ｒａｄ）の出射光を表す。ベクトルＶ２２は例えばサブ画素１０ｂの初期状態であり、位相２π／３（ｒａｄ）の出射光を表す。ベクトルＶ２３は例えばサブ画素１０ｃの初期状態であり、位相４π／３（ｒａｄ）の出射光を表す。金属膜５に電圧を印加すると、電圧の大きさに応じてサブ画素１０ａ〜１０ｃの位相が変化する。すなわち、ベクトルＶ２１がベクトルＶ２４へ変化し、ベクトルＶ２２がベクトルＶ２５へ変化し、ベクトルＶ２３がベクトルＶ２６へ変化する。
【００６１】
ここで、ベクトルＶ２７は、ベクトルＶ２４〜Ｖ２６の合成ベクトルである。上記実施形態において説明したように、サブ画素１０ａ〜１０ｃを含む画素１０の配列周期が入射光の波長未満で且つ一定である場合、サブ画素１０ａ〜１０ｃから出射された３本の光は、遠方場において一の位相及び強度を有する一本の光に合成される。従って、本変形例においても、種々の制約によって従来の画素構造では実現し得なかった位相値を、サブ画素１０ａ〜１０ｃの位相を適切に制御することで実現することが可能になる。また、位相の変化に伴いサブ画素１０ａ〜１０ｃの光強度も様々に変化するので、サブ画素１０ａ〜１０ｃの位相を適切に組み合わせることで、Ｍ個の画素１０の光強度を均一に近づけることが可能になる。
【００６２】
また、本変形例のように、各画素１０において、部分膜１１ａ〜１１ｃの幅Ｗａ〜Ｗｃが互いに異なることにより、サブ画素１０ａ〜１０ｃの初期位相が互いに異なってもよい。例えばこのような構成によって、各画素１０における位相の可変範囲を拡大することができる。具体的には、例えば構造的要因等により一つの画素単位（従来のメタサーフェスでは一画素）による位相変調可能範囲が−π／３（ｒａｄ）〜π／３（ｒａｄ）であったとしても、サブ画素１０ａ〜１０ｃの初期位相を互いに２π／３（ｒａｄ）ずらすことにより、−π（ｒａｄ）〜π（ｒａｄ）の位相変調、すなわち幅２π（ｒａｄ）の位相変調が可能となる。故に、レンズ用途やホログラム形成といった種々の使用目的において、位相変調の自由度を極限まで高めることができる。また、この場合、サブ画素１０ａ〜１０ｃの初期位相が２π／３（ｒａｄ）ずつずれていれば、各サブ画素１０ａ〜１０ｃ同士の初期位相差を最大とし、各サブ画素１０ａ〜１０ｃの位相変化幅を小さくしつつ各画素１０の大きな位相変化を実現することができる。
【００６３】
（第２変形例）
図１７は、上記実施形態の部分膜１１ａ，１１ｂの幅Ｗａ，Ｗｂが互いに等しい場合を示す平面図である。図１８は、図１７に示されたXVIII−XVIII線に沿った断面図である。このように、幅Ｗａ，Ｗｂが互いに等しい場合であっても、部分膜１１ａ，１１ｂの電圧を互いに異なる値に制御することによって、各サブ画素１０ａ，１０ｂから出射される光の位相を互いに異ならせることができる。故に、上記実施形態と同様に、種々の制約によって従来の画素構造では実現し得なかった位相値であっても、サブ画素１０ａ，１０ｂの位相を適切に制御することで、その位相値を実現することが可能になる。また、サブ画素１０ａ，１０ｂの位相を適切に組み合わせることで、Ｍ個の画素１０の光強度を均一に近づけることが可能になる。このことは、サブ画素の個数Ｎが３以上である場合も同様である。
【００６４】
（第３変形例）
図１９は、画素１０において金属膜１１の部分膜の幅が互いに異なるＮ1個のサブ画素をＮ2周期（Ｎ1、Ｎ2は２以上の整数）繰り返して配置した場合を示す平面図である。この場合、画素１０は（Ｎ1×Ｎ2）個のサブ画素を含むこととなる。図１９には、部分膜１１ａ〜１１ｃの幅が互いに異なる３個のサブ画素１０ａ〜１０ｃを３周期繰り返して配置した場合、すなわちＮ1＝３且つＮ2＝３の場合を例示している。この例のような場合であっても、上記実施形態と同様の効果を奏することができる。
【００６５】
（第４変形例）
図２０は、上記実施形態の第４変形例に係る画素１０Ａの断面構造を示す図である。本変形例と上記実施形態との相違点は、積層構造体の構成である。上記実施形態では積層構造体７が１層の半導体層３と１層の誘電体層４とを含むのに対し、本変形例の積層構造体７Ａは、２層の半導体層３と２層の誘電体層４とが交互に積層された構成を有する。具体的には、金属膜５上に半導体層３が設けられ、該半導体層３上に誘電体層４が設けられ、誘電体層４上に別の半導体層３が設けられ、該別の半導体層３上に別の誘電体層４が設けられている。そして、該別の誘電体層４上に金属膜１１が設けられている。
【００６６】
本変形例のように、積層構造体においては、半導体層３及び誘電体層４からなるペアが複数繰り返して積層されてもよい。この場合、単一のペアでは各サブ画素１０ａ，１０ｂの位相変調範囲が制限される場合であっても、複数ペアを積層することで各サブ画素１０ａ，１０ｂの位相変調範囲を拡大することができる。本発明者の知見によれば、単一のペアでは位相変調範囲が５／３π（ｒａｄ）に限られるが、複数ペアを積層することで、位相変調範囲を２π（ｒａｄ）にまで拡大することができる。
【００６７】
（第５変形例）
図２１は、上記実施形態の第５変形例として、金属膜１１の形状を示す平面図である。本変形例では、一つの画素１０Ａにつき６つのサブ画素１０ｄ〜１０ｉが設けられている。図２２は、互いに隣接する２つのサブ画素１０ｄ，１０ｅの断面を拡大して示す図である。サブ画素１０ｄ〜１０ｉは方向Ｄ１に沿ってこの順に並んでおり、それぞれ方向Ｄ２を長手方向として延在している。サブ画素１０ｄ〜１０ｉそれぞれには、金属膜１１Ａの部分膜１１ｄ〜１１ｉそれぞれが設けられている。被変調光Ｌの波長は例えば１５５０ｎｍである。その場合、方向Ｄ１におけるサブ画素１０ｄ〜１０ｉそれぞれの幅は被変調光Ｌの波長よりも小さく、例えば８００ｎｍである。互いに隣り合う画素１０Ａの間には、間隔Ｘが設けられている。
【００６８】
金属膜１１Ａは、積層構造体７上に設けられた第１金属膜である。金属膜１１Ａは、次の点を除いて、上述した金属膜１１と同じ構成を有する。すなわち、本変形例の金属膜１１Ａは、一対の部分膜１１ｊ，１１ｋと、パッド部１１ｍ，１１ｎとを更に含んでいる。部分膜１１ｊは、サブ画素１０ｄ〜１０ｉに対して方向Ｄ２の一方側に設けられ、方向Ｄ１に沿って延在し、部分膜１１ｄ，１１ｆ，１１ｈと一体的に結合している。パッド部１１ｍは、部分膜１１ｊに対してサブ画素１０ｄ〜１０ｉとは反対側に設けられ、部分膜１１ｊと一体的に結合しており、例えばボンディングワイヤを介して駆動回路２と電気的に接続される。故に、部分膜１１ｄ，１１ｆ，１１ｈには、共通の可変電圧Ｖ１（図２を参照）が印加される。
【００６９】
部分膜１１ｋは、サブ画素１０ｄ〜１０ｉに対して方向Ｄ２の他方側に設けられ、方向Ｄ１に沿って延在し、部分膜１１ｅ，１１ｇ，１１ｉと一体的に結合している。パッド部１１ｎは、部分膜１１ｋに対してサブ画素１０ｄ〜１０ｉとは反対側に設けられ、部分膜１１ｋと一体的に結合しており、例えばボンディングワイヤを介して駆動回路２と電気的に接続される。故に、部分膜１１ｅ，１１ｇ，１１ｉには、共通の可変電圧Ｖ２（図２を参照）が印加される。
【００７０】
方向Ｄ１における部分膜１１ｄ，１１ｆ，１１ｈの幅は互いに等しく、同方向における部分膜１１ｅ，１１ｇ，１１ｉの幅は互いに等しい。また、部分膜１１ｄ，１１ｆ，１１ｈの幅と部分膜１１ｅ，１１ｇ，１１ｉの幅とは互いに異なり、図示例では部分膜１１ｅ，１１ｇ，１１ｉの幅が部分膜１１ｄ，１１ｆ，１１ｈの幅よりも大きい。隣り合う部分膜同士の中心間隔は、サブ画素の幅の１／２である。サブ画素１０ｄ〜１０ｉそれぞれの幅が８００ｎｍである場合、隣り合う部分膜同士の中心間隔は４００ｎｍである。
【００７１】
本変形例のように、一の画素１０Ａに含まれる複数のサブ画素１０ｄ〜１０ｉのうち一部のサブ画素１０ｄ，１０ｆ，１０ｈの部分膜１１ｄ，１１ｆ，１１ｈに共通の電圧Ｖ１を印加し、他のサブ画素１０ｅ，１０ｇ，１０ｉの部分膜１１ｅ，１１ｇ，１１ｉに別の共通の電圧Ｖ２を印加してもよい。この場合であっても、上記実施形態と同様の効果を奏することができる。特に、本変形例のように、電圧Ｖ１が印加される部分膜１１ｄ，１１ｆ，１１ｈと、電圧Ｖ２が印加される部分膜１１ｅ，１１ｇ，１１ｉとを交互に配置してもよい。
【００７２】
（第６変形例）
図２３は、上記実施形態の第６変形例として、メタサーフェス１Ｂを示す平面図である。メタサーフェス１Ｂの主面１ａには、上記実施形態のＭ個の画素１０に代えて、Ｍ個の画素２０が形成されている。Ｍ個の画素２０は、方向Ｄ１を行方向とし、方向Ｄ２を列方向とするＭ1行Ｍ2列（Ｍ1，Ｍ2は２以上の整数、Ｍ1×Ｍ2＝Ｍ）の二次元状に配列されている。各画素２０の平面形状は矩形状（例えば正方形状）である。各画素２０の一辺の長さＬ２は、例えば２００〜４００ｎｍの範囲内である。
【００７３】
列方向の画素２０の配列周期（方向Ｄ１における中心間隔）Ｗ２は、入射光の波長未満であり、Ｍ2個の画素２０にわたって一定である。同様に、行方向の画素２０の配列周期（方向Ｄ２における中心間隔）Ｗ３は、入射光の波長未満であり、Ｍ1個の画素２０にわたって一定である。なお、入射光の波長、配列周期Ｗ２及びＷ３の具体的な値は、上記実施形態の入射光の波長、配列周期Ｗ１と同様である。メタサーフェス１Ｂは、主面１ａに入力される光の位相を画素２０毎に個別に変調することにより、レンズ用途やホログラム形成といった種々の目的に使用される。
【００７４】
図２４は、１つの画素２０を拡大して示す平面図である。図２４に示すように、各画素２０は、Ｎ個（Ｎは２以上の整数、図ではＮ＝３の場合を例示）のサブ画素２０ａ〜２０ｃを含む。なお、本変形例においても、サブ画素の個数Ｎは画素２０の個数Ｍと同じであってもよく、異なってもよい。サブ画素２０ａ〜２０ｃは、入射光の位相を変調する構造をそれぞれ有する。サブ画素２０ａ〜２０ｃは、画素２０の並び方向の一方（本実施形態では方向Ｄ１）に沿って一列に並んでいる。並び方向における各サブ画素２０ａ〜２０ｃの幅は互いに等しい。サブ画素２０ａ〜２０ｃの配列周期（方向Ｄ１における中心間隔）は、サブ画素２０ａ〜２０ｃにわたって一定である。
【００７５】
本変形例の金属膜１１は、サブ画素２０ａの積層構造体７上に設けられた部分膜１１ｄと、サブ画素２０ｂの積層構造体７上に設けられた部分膜１１ｅと、サブ画素２０ｃの積層構造体７上に設けられた部分膜１１ｆとを含む。部分膜１１ｄ〜１１ｆは、方向Ｄ１に沿って並んでおり、互いに離間している。方向Ｄ１，Ｄ２における各部分膜１１ｄ〜１１ｆの中心位置は、同方向における各サブ画素２０ａ〜２０ｃの中心位置と一致している。方向Ｄ１における部分膜１１ｄ〜１１ｆの幅Ｗｇは、同方向におけるサブ画素２０ａ〜２０ｃの幅よりも小さく設定され、且つ、被変調光Ｌの波長よりも十分に小さく設定される。同様に、方向Ｄ２における部分膜１１ｄ〜１１ｆの幅Ｗｄ〜Ｗｆは、同方向におけるサブ画素２０ａ〜２０ｃの幅よりも小さく設定され、且つ、被変調光Ｌの波長よりも十分に小さく設定される。また、幅Ｗｄ〜Ｗｆは互いに異なっている。図示例では、方向Ｄ１の一端に位置するサブ画素２０ａの部分膜１１ｄの幅Ｗｄが最も大きく、方向Ｄ１の他端に位置するサブ画素２０ｃに向かうにつれて、部分膜の幅が次第に小さくなっている。部分膜１１ｄ〜１１ｆの幅Ｗｄ〜Ｗｆは５０〜４００ｎｍの範囲内であり、一例ではＷｄ＝１６０ｎｍ、Ｗｅ＝２４０ｎｍ、Ｗｆ＝３２０ｎｍである。
【００７６】
上記のように、方向Ｄ２における部分膜１１ｄ〜１１ｆの幅Ｗｄ〜Ｗｆは、それぞれ同方向におけるサブ画素２０ａ〜２０ｃの幅よりも小さい。そして、部分膜１１ｄ〜１１ｆは、方向Ｄ２におけるサブ画素２０ａ〜２０ｃの略中央部分に配置される。従って、積層構造体７は、各サブ画素２０ａ〜２０ｃにおいて一対の部分７１，７２を含む。一対の部分７１，７２は、積層構造体７の厚み方向から見て部分膜１１ｄ（１１ｅまたは１１ｆ）を挟む一対の位置にそれぞれ設けられ、金属膜１１から露出する。一対の部分７１，７２の並び方向（すなわち方向Ｄ２）は、被変調光Ｌの偏光方向と一致する。
【００７７】
なお、本変形例のメタサーフェス１Ｂの断面構造は、上記実施形態のメタサーフェス１Ａの断面構造と同様（図３を参照）である。本変形例においても、金属膜５はＭ個の画素２０毎に設けられており、各画素２０内に位置する。隣接する画素２０の金属膜５同士は互いに分離している。金属膜５の平面形状は、画素２０の平面形状と略同一であり、一例では、金属膜５の平面形状は正方形状である。
【００７８】
図２５は、駆動回路２Ａの構成を示す図である。メタサーフェス１Ｂは、上記実施形態の駆動回路２に代えて、駆動回路２Ａを備える。本変形例の駆動回路２Ａは、Ｍ1本のゲート駆動配線２３と、Ｍ2本の電圧供給配線２４とを有する。Ｍ1本のゲート駆動配線２３は、行方向（すなわち方向Ｄ１）に沿ってそれぞれ延在しており、列方向（すなわち方向Ｄ２）に並んでいる。Ｍ2本の電圧供給配線２４は、列方向（すなわち方向Ｄ２）に沿ってそれぞれ延在しており、行方向（すなわち方向Ｄ１）に並んでいる。第ｍ1行（ｍ1＝１，２，・・・，Ｍ1）のゲート駆動配線２３は、第ｍ1行に位置する画素２０毎に設けられたトランジスタ２５の制御端子（ゲート）と電気的に接続されている。第ｍ2列（ｍ2＝１，２，・・・，Ｍ2）の電圧供給配線２４は、第ｍ2列に位置する画素２０毎に設けられたトランジスタ２５の一方の電流端子（例えばソース）と電気的に接続されている。トランジスタ２５の他方の電流端子（例えばドレイン）は、画素２０内の配線を介して当該画素２０の金属膜５と電気的に接続されている。
【００７９】
また、駆動回路２Ａは、画素２０毎に設けられた複数のキャパシタ２６を更に有する。キャパシタ２６は、本変形例における電圧保持部の例であって、画素２０の金属膜５に印加される電圧を金属膜５毎に保持する。なお、キャパシタ２６の具体的な構成は、上記実施形態において説明したとおりである。
【００８０】
本変形例のように、Ｍ個の画素は二次元状に配列されてもよい。このような場合であっても、上記実施形態と同様の効果を奏することができる。
【００８１】
（第２実施形態）
図２６は、本発明の第２実施形態に係る可変位相デバイスが備える一つの画素３０を拡大して示す平面図である。図２７は、図２６に示されたXXVII−XXVII線に沿った断面図である。本実施形態の可変位相デバイスは、Ｍ個の画素３０が、図１に示されたような一次元状、または図２３に示されたような二次元状に配置された構成を備える。Ｍ個の画素３０の配列周期は、入射光の波長未満であり、Ｍ個の画素３０にわたって一定である。
【００８２】
各画素３０は、Ｎ個（Ｎは２以上の整数、図ではＮ＝２の場合を例示）のサブ画素３０ａ，３０ｂを含む。サブ画素３０ａ，３０ｂは、入射光の位相を変調する構造をそれぞれ有する。サブ画素３０ａ，３０ｂは、画素３０の並び方向（本実施形態では方向Ｄ１）に沿って一列に並んでいる。並び方向における各サブ画素３０ａ，３０ｂの幅は互いに等しい。Ｎが３以上の場合、サブ画素の配列周期（方向Ｄ１における中心間隔）は、Ｎ個のサブ画素にわたって一定である。
【００８３】
第１実施形態と本実施形態との主な相違点は、積層構造体７に代えて基板１３及び屈折率変調層１４が設けられ、金属膜１１に代えてＳｉ膜１２が設けられている点である。本実施形態の可変位相デバイスは、いわゆる高コントラスト回折格子（ＨＣＧ：High Contrast Gratings）構造を備え、屈折率変調層１４の屈折率を変化させることにより、画素３０毎に被変調光Ｌの位相を変調する。
【００８４】
基板１３は、例えばＧａＡｓまたはＳｉからなり、平坦な主面１３ａ及び裏面１３ｂを有する。基板１３の厚さは例えば１００〜２０００μｍの範囲内である。屈折率変調層１４は、基板１３の主面１３ａ上に設けられた無機誘電体層である。屈折率変調層１４は、電界の大きさに応じてその屈折率が変化する材料、例えばＫＴＮ（Ｋ，Ｎｂ，Ｔａからなる酸化物結晶）、ＬＮ（Ｎｂ，Ｌｉ，Ｏ2からなる酸化物結晶）、または電気光学ポリマーからなり、その厚さは例えば５０ｎｍ〜１０００μｍの範囲内である。
【００８５】
Ｓｉ膜１２は、屈折率変調層１４の一方の面１４ａ側（基板１３とは反対側）に設けられている。一実施例では、Ｓｉ膜１２は屈折率変調層１４の面１４ａ上に設けられ、面１４ａと接する。Ｓｉ膜１２は、導電性を有し、屈折率変調層１４に電界を印加するための一対の電極のうち一方として機能する。Ｓｉ膜１２の膜厚は、例えば１００〜１０００ｎｍの範囲内であり、一例では８５０ｎｍである。Ｓｉ膜１２は、サブ画素３０ａの屈折率変調層１４上に設けられた部分膜１２ａと、サブ画素３０ｂの屈折率変調層１４上に設けられた部分膜１２ｂとを含む。図２６に示すように、部分膜１２ａ，１２ｂは、方向Ｄ１に沿って並んでおり、互いに離間している。方向Ｄ１における各部分膜１２ａ，１２ｂの中心位置は、同方向における各サブ画素３０ａ，３０ｂの中心位置と一致している。方向Ｄ１における部分膜１２ａ，１２ｂの幅Ｗａ，Ｗｂは、同方向におけるサブ画素３０ａ，３０ｂの幅よりも小さく設定され、且つ、被変調光Ｌの波長よりも十分に小さく設定される。幅Ｗａ，Ｗｂは互いに等しい。部分膜１２ａ，１２ｂの幅Ｗａ，Ｗｂは例えば１００〜３６０ｎｍの範囲内であり、一実施例では２４０ｎｍである。部分膜１２ａ，１２ｂの中心間隔（すなわちサブ画素３０ａ，３０ｂの配列周期）は、例えば１００〜２０００ｎｍの範囲内であり、一実施例では４００ｎｍである。
【００８６】
金属膜５は、屈折率変調層１４の他方の面１４ｂ側に設けられている。本実施形態では、金属膜５は基板１３の裏面１３ｂ上に設けられており、裏面１３ｂに接している。金属膜５は、屈折率変調層１４に入力された被変調光を、面１４ａに向けて反射する。なお、金属膜５の具体的な構成は上記実施形態と同様である。
【００８７】
本実施形態の可変位相デバイスは、図示しない駆動回路を更に備える。駆動回路は、Ｓｉ膜１２の部分膜１２ａ，１２ｂと金属膜５との間に印加される電圧を部分膜１２ａ，１２ｂ毎に個別に制御する。駆動回路は、図４または図２５に示したものと同様の構成を有する。但し、トランジスタ２５はサブ画素３０ａ，３０ｂ毎に設けられ、これらのトランジスタ２５の電流端子は、部分膜１２ａ，１２ｂにそれぞれ電気的に接続される。
【００８８】
部分膜１２ａ（または１２ｂ）と金属膜５との間に電圧が印加されると、それにより生じる電界の大きさに応じて、屈折率変調層１４の屈折率が変化する。従い、屈折率変調層１４の面１４ａ（光入射面）から金属膜５の表面（光反射面）までの光学距離が変化するので、金属膜５において反射して面１４ａから出射する光の位相は、電圧の大きさに依存することとなる。Ｓｉ膜１２の部分膜１２ａ，１２ｂと金属膜５との間に印加される電圧は部分膜１２ａ，１２ｂ毎に個別に制御されるので、被変調光の位相は、サブ画素３０ａ，３０ｂ毎に変調される。すなわち、本実施形態の構成であっても、上記実施形態と同様に、サブ画素３０ａ，３０ｂ毎に独立して位相を制御することができる。
【００８９】
（第３実施形態）
図２８は、本発明の第３実施形態に係る可変位相デバイスが備える一つの画素４０の断面構造を示す図である。本実施形態の可変位相デバイスは、Ｍ個の画素４０が、図１に示されたような一次元状、または図２３に示されたような二次元状に配置された構成を備える。Ｍ個の画素４０の配列周期は、入射光の波長未満であり、Ｍ個の画素４０にわたって一定である。
【００９０】
各画素４０は、Ｎ個（Ｎは２以上の整数、図ではＮ＝２の場合を例示）のサブ画素４０ａ，４０ｂを含む。サブ画素４０ａ，４０ｂは、入射光の位相を変調する構造をそれぞれ有する。サブ画素４０ａ，４０ｂは、画素４０の並び方向（本実施形態では方向Ｄ１）に沿って一列に並んでいる。並び方向における各サブ画素４０ａ，４０ｂの幅は互いに等しい。Ｎが３以上の場合、サブ画素の配列周期（方向Ｄ１における中心間隔）は、Ｎ個のサブ画素にわたって一定である。
【００９１】
この可変位相デバイスは、上記実施形態の積層構造体７に代えて、電気光学結晶層４１を有する。電気光学結晶層４１は、電気光学効果（ポッケルス効果またはカー効果）を有する材料（例えばＫＴＮ（Ｋ，Ｎｂ，Ｔａからなる酸化物結晶）、ＬＮ（Ｎｂ，Ｌｉ，Ｏ2からなる酸化物結晶）など）を主に含み、平坦な主面４１ａ及び裏面４１ｂを有する。電気光学結晶層４１の厚さは例えば１０〜１０００ｎｍの範囲内である。更に、この可変位相デバイスは、電気光学結晶層４１の面４１ａ側に設けられた透明電極膜４２（第１透明電極膜）と、面４１ｂ側に設けられた透明電極膜４３（第２透明電極膜）とを有する。透明電極膜４２は、面４１ａ上に設けられており、一例では面４１ａに接する。透明電極膜４３は、面４１ｂ上に設けられており、一例では面４１ｂに接する。透明電極膜４２，４３は、導電性を有し且つ被変調光を透過する材料（例えばＩＴＯ，ＡＺＯ，ＧＺＯなど）を主に含む。透明電極膜４２，４３の厚さは例えば１０〜１０００ｎｍの範囲内である。
【００９２】
透明電極膜４２は、電気光学結晶層４１に電界を印加するための一対の電極のうち一方として機能する。透明電極膜４２は、サブ画素４０ａの電気光学結晶層４１上に設けられた部分膜４２ａと、サブ画素４０ｂの電気光学結晶層４１上に設けられた部分膜４２ｂとを含む。部分膜４２ａ，４２ｂは、方向Ｄ１に沿って並んでおり、互いに離間している。透明電極膜４３は、電気光学結晶層４１に電界を印加するための一対の電極のうち他方として機能する。透明電極膜４３は、サブ画素４０ａの電気光学結晶層４１上に設けられた部分膜４３ａと、サブ画素４０ｂの電気光学結晶層４１上に設けられた部分膜４３ｂとを含む。部分膜４３ａ，４３ｂは、方向Ｄ１に沿って並んでおり、互いに離間している。
【００９３】
可変位相デバイスは、光反射面４５ａを有する光反射膜４５を更に備える。光反射膜４５は、各サブ画素４０ａ，４０ｂ毎に設けられ、光反射面４５ａは電気光学結晶層４１の面４１ｂと対向している。光反射面４５ａは、電気光学結晶層４１に入力された被変調光を、面４１ａに向けて反射する。光反射膜４５は、例えば透明電極膜４３上に成膜された金属膜であり、例えばＡｕ，Ａｌなどの金属からなる。光反射膜４５の厚さは例えば３０〜１００ｎｍの範囲内である。なお、透明電極膜４３は、光反射面４５ａと電気光学結晶層４１との間に設けられている。
【００９４】
本実施形態では、透明電極膜４３と光反射面４５ａとの光学距離が、サブ画素４０ａ，４０ｂ毎に異なる。具体的には、サブ画素４０ｂにおいては透明電極膜４３の部分膜４３ｂと光反射面４５ａとの間に透光層４４が設けられているのに対し、サブ画素４０ａにおいては透明電極膜４３の部分膜４３ａと光反射面４５ａとの間に透光層４４は設けられていない。透光層４４は、例えばＳｉＯ2、Ｓｉ3Ｎ4、空気、または半導体基板（例えばＧａＡｓもしくはＳｉ）からなる。
【００９５】
本実施形態の可変位相デバイスは、図示しない駆動回路を更に備える。駆動回路は、透明電極膜４２の部分膜４２ａ，４２ｂと、透明電極膜４３の部分膜４３ａ，４３ｂとの間に印加される電圧を、部分膜毎に個別に制御する。駆動回路は、図４または図２５に示したものと同様の構成を有する。但し、トランジスタ２５はサブ画素４０ａ，４０ｂ毎に設けられ、これらのトランジスタ２５の電流端子は、部分膜４２ａ，４２ｂまたは部分膜４３ａ，４３ｂにそれぞれ電気的に接続される。
【００９６】
部分膜４２ａと部分膜４３ａとの間に電圧が印加されると、それにより生じる電界の大きさに応じて、サブ画素４０ａにおける電気光学結晶層４１の屈折率が変化する。従い、電気光学結晶層４１の面４１ａ（光入射面）から面４１ｂまでの光学距離が変化するので、光反射面４５ａにおいて反射して面４１ａから出射する光の位相は、電圧の大きさに依存することとなる。サブ画素４０ｂにおいても同様である。そして、透明電極膜４２と透明電極膜４３との間に印加される電圧は部分膜毎に個別に制御されるので、被変調光の位相は、サブ画素４０ａ，４０ｂ毎に変調される。すなわち、本実施形態の構成であっても、上記実施形態と同様に、サブ画素４０ａ，４０ｂ毎に独立して位相を制御することができる。
【００９７】
加えて、本実施形態では、透光層４４の有無によって、透明電極膜４３と光反射面４５ａとの光学距離が、サブ画素４０ａ，４０ｂ毎に異なる。これにより、出力光の初期位相をサブ画素４０ａ，４０ｂ毎に異ならせることができるので、各画素４０における位相の可変範囲を拡大することができる。このような効果は、サブ画素の個数Ｎが３以上である場合も同様に得られる。特に、Ｎ個のサブ画素の初期位相が２π／Ｎ（ｒａｄ）ずつずれていれば、各サブ画素同士の初期位相差を最大とし、各サブ画素の位相変化幅を小さくしつつ各画素４０の大きな位相変化を実現することができる。
【００９８】
なお、本実施形態では、各画素４０において、サブ画素４０ａの部分膜４２ａと部分膜４３ａとの間の電圧と、サブ画素４０ｂの部分膜４２ｂと部分膜４３ｂとの間の電圧とを互いに独立して（個別に）制御しているが、透明電極膜４３と光反射面４５ａとの光学距離がサブ画素４０ａ，４０ｂ毎に異なる場合、これらの電圧を一括して（同電圧に）制御してもよい。
【００９９】
（実施例）
ここで、互いに隣り合う画素間の干渉を低減するため、画素間に間隔を設けて画素同士を分離したモデルについて考察する。図２９は、方向Ｄ１に沿って並ぶ複数の画素１０のうち１つの画素１０を拡大して示す模式図である。この画素１０は、方向Ｄ１に沿って並ぶ２つのサブ画素１０ａ，１０ｂを含むものとする。また、互いに隣り合う画素１０と画素１０との間には、間隙５０が設けられている。間隙５０は、画素としての機能は有していない。
【０１００】
まず、入射光の波長１５５０ｎｍに対し、周期Ｔが１０００ｎｍであるモデルについて検討する。方向Ｄ１における間隙５０の幅Ｕが２００ｎｍである場合、画素１０の幅Ｌ１は８００ｎｍであり、各サブ画素１０ａ，１０ｂの幅Ｓ１は４００ｎｍである。このメタサーフェスにおいて、サブ画素１０ａとサブ画素１０ｂとの強度比を１：１とし、位相をそれぞれπ／２（ｒａｄ）、０（ｒａｄ）とする。ガウス関数状の光強度分布を有する光（光源サイズ：２００ｎｍ）を入射すると、サブ画素１０ａ，１０ｂから出射される２本の光は、図３０に示されるように互いに合成される。なお、図３０は、図１１と同様に、サブ画素１０ａ，１０ｂから出射された２本の光が合成される様子をシミュレーションしたグラフである。このように、周期Ｔが入射光の波長より小さければ、画素１０の間に間隙５０が設けられていたとしても、各サブ画素１０ａ，１０ｂから出射される光を好適に合成することができる。
【０１０１】
次に、入射光の波長１５５０ｎｍに対し、周期Ｔが１６００ｎｍであるモデルについて検討する。画素１０の幅Ｌ１及びサブ画素１０ａ，１０ｂの幅Ｓ１は上記と同様とし、間隙５０の幅Ｕのみ８００ｎｍに変更する。このメタサーフェスにおいて、サブ画素１０ａとサブ画素１０ｂとの強度比を１：１とし、位相をそれぞれπ／２（ｒａｄ）、０（ｒａｄ）とする。ガウス関数状の光強度分布を有する光（光源サイズ：２００ｎｍ）を入射すると、サブ画素１０ａ，１０ｂから出射される２本の光は、図３１に示されるように互いに合成されず、波面が崩れてしまう。このように、画素１０の幅Ｌ１が入射光の波長より小さい場合であっても、周期Ｔが入射光の波長より大きいと、各サブ画素１０ａ，１０ｂから出射される光は合成されず、干渉が生じるのみとなる。
【０１０２】
本発明者は、間隙５０の好適な大きさについて更に検討した。図３２は、方向Ｄ１に沿って並ぶ４つの画素１０を模式的に示す図である。これらの画素１０は、それぞれ２つのサブ画素１０ａ，１０ｂを有する。画素１０の幅Ｌ１を８００ｎｍ（固定）とし、間隙５０の幅Ｕを０ｎｍ、１００ｎｍ、２００ｎｍ、及び３００ｎｍの４通りに変化させる。なお、全ての画素１０において、サブ画素１０ａとサブ画素１０ｂとの強度比を１：１とする。また、各画素１０の合成位相を、左端からそれぞれ０（ｒａｄ）、π／２（ｒａｄ）、π（ｒａｄ）、及び３π／２（ｒａｄ）とする。具体的には、左端の画素１０のサブ画素１０ａ，１０ｂの位相をそれぞれ５π／６（ｒａｄ）、３π／２（ｒａｄ）とし、左から２番目の画素１０のサブ画素１０ａ，１０ｂの位相をそれぞれ０（ｒａｄ）、４π／３（ｒａｄ）とし、左から３番目の画素１０のサブ画素１０ａ，１０ｂの位相をそれぞれπ／２（ｒａｄ）、１１π／６（ｒａｄ）とし、右端の画素１０のサブ画素１０ａ，１０ｂの位相をそれぞれπ（ｒａｄ）、π／３（ｒａｄ）とする。
【０１０３】
図３３〜図３６は、４つの画素１０から光が出射される様子をシミュレーションしたグラフである。図３３は間隙５０の幅Ｕを０ｎｍとした場合を示し、図３４は幅Ｕを１００ｎｍとした場合を示し、図３５は幅Ｕを２００ｎｍとした場合を示し、図３６は幅Ｕを３００ｎｍとした場合を示す。なお、縦軸および横軸等は図１１と同様である。入射光の波長は１５５０ｎｍである。
【０１０４】
間隙５０が設けられた図３４〜図３６を参照すると、間隙５０が設けられない図３３と比較して、画素間の干渉（クロストーク）が低減されていることがわかる。特に、間隙５０の幅Ｕが２００ｎｍ（すなわち周期Ｔに対する幅Ｕの割合が２０％）である場合に、干渉（クロストーク）が格段に低減されている。このように、間隙５０を設けることによって、画素間の干渉を抑制し、良好な波面を形成することができる。なお、幅Ｕは、画素の周期Ｔに対して例えば０％より大きく２０％以下であるとよい。
【０１０５】
本発明による可変位相デバイスは、上述した実施形態の例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。例えば、上述した各実施形態及び各変形例を、必要な目的及び効果に応じて任意に組み合わせてもよい。また、上記実施形態及び各変形例では、駆動回路と、積層構造体、屈折率変調層または電気光学結晶層とが一体化した構成について説明したが、本発明において、駆動回路と、積層構造体、屈折率変調層または電気光学結晶層とは互いに別体として構成されてもよい。
【０１０６】
また、上記各実施形態及び各変形例では、入射した被変調光に対して画素毎に位相変調を行うデバイスに本発明を適用した例について説明したが、本発明は、画素毎に発光するデバイスに対しても適用可能である。すなわち、可変位相デバイスは、一次元状または二次元状に配列されて発光を行うＭ個の画素を備え、Ｍ個の画素の配列周期は発光波長未満で一定であり、Ｍ個の画素それぞれは、出射する光の位相を可変とする構造をそれぞれ有するＮ個のサブ画素を含んでもよい。この場合においても、Ｍ個の画素それぞれにおいて、Ｎ個のサブ画素から出射されたＮ本の光は、遠方場において一の位相を有する一本の光に合成される。従って、上記各実施形態及び各変形例と同様の効果を奏することができる。
【符号の説明】
【０１０７】
１Ａ，１Ｂ…メタサーフェス、１ａ…主面、２，２Ａ…駆動回路、３…半導体層、４…誘電体層、５…金属膜、７，７Ａ…積層構造体、７ａ…主面、７ｂ…裏面、１０，１０Ａ…画素、１０ａ，１０ｂ，１０ｃ…サブ画素、１１…金属膜、１１ａ〜１１ｆ…部分膜、１２…Ｓｉ膜、１２ａ，１２ｂ…部分膜、１３…基板、１３ａ…主面、１３ｂ…裏面、１４…屈折率変調層、２０…画素、２０ａ，２０ｂ，２０ｃ…サブ画素、２１…半導体層、２１ａ，２１ｂ…半導体領域、２１ｃ…表面、２３…ゲート駆動配線、２４…電圧供給配線、２５…トランジスタ、２５ａ…ゲート電極、２５ｂ…ソース電極、２５ｃ…ドレイン電極、２５ｄ…配線、２６…キャパシタ、２７，２８…絶縁層、２９…誘電体層、３０，４０…画素、３０ａ，３０ｂ，４０ａ，４０ｂ…サブ画素、４１…電気光学結晶層、４１ａ…主面、４１ｂ…裏面、４２，４３…透明電極膜、４２ａ，４２ｂ，４３ａ，４３ｂ…部分膜、４４…透光層、４５…光反射膜、４５ａ…光反射面、５０…間隙、７１，７２…部分、Ｄ１，Ｄ２…方向、Ｌ…被変調光、Ｖｄ…駆動電圧、Ｖｇ…ゲート電圧、Ｗ１，Ｗ２…配列周期。
【図１】
2020166113.tif 000004
【図２】
2020166113.tif 000005
【図３】
2020166113.tif 000006
【図４】
2020166113.tif 000007
【図５】
2020166113.tif 000008
【図６】
2020166113.tif 000009
【図７】
2020166113.tif 000010
【図８】
2020166113.tif 000011
【図９】
2020166113.tif 000012
【図１０】
2020166113.tif 000013
【図１１】
2020166113.tif 000014
【図１２】
2020166113.tif 000015
【図１３】
2020166113.tif 000016
【図１４】
2020166113.tif 000017
【図１５】
2020166113.tif 000018
【図１６】
2020166113.tif 000019
【図１７】
2020166113.tif 000020
【図１８】
2020166113.tif 000021
【図１９】
2020166113.tif 000022
【図２０】
2020166113.tif 000023
【図２１】
2020166113.tif 000024
【図２２】
2020166113.tif 000025
【図２３】
2020166113.tif 000026
【図２４】
2020166113.tif 000027
【図２５】
2020166113.tif 000028
【図２６】
2020166113.tif 000029
【図２７】
2020166113.tif 000030
【図２８】
2020166113.tif 000031
【図２９】
2020166113.tif 000032
【図３０】
2020166113.tif 000033
【図３１】
2020166113.tif 000034
【図３２】
2020166113.tif 000035
【図３３】
2020166113.tif 000036
【図３４】
2020166113.tif 000037
【図３５】
2020166113.tif 000038
【図３６】
2020166113.tif 000039