(57)【要約】【課題】非線形性と低損失とを両立できる電子回路、発振器及び計算装置を提供する。【解決手段】実施形態によれば、電子回路は、第１、第２導電部材と、第１、第２電流経路とを含む。第２導電部材は、第１導電部材と容量結合する。第１電流経路は、第１部分と第２部分とを含み、超伝導体である。第１部分は第１導電部材と接続される。第２部分は第２導電部材と接続される。第１電流経路は、第１部分と第２部分との間に設けられ直列に接続されたＮ個（Ｎは２以上の整数）の第１ジョセフソン接合を含む。第２電流経路は、第３部分と第４部分とを含み、超伝導体である。第３部分は第１導電部材と接続される。第４部分は第２導電部材と接続される。第２電流経路は、第３部分と第４部分との間に設けられ直列に接続された第２ジョセフソン接合を含む。【選択図】図１
2020047999.tif 000002
【特許請求の範囲】
【請求項１】
第１導電部材と、
前記第１導電部材と容量結合する第２導電部材と、
第１部分と第２部分とを含む超伝導体の第１電流経路であって、前記第１部分は前記第１導電部材と接続され、前記第２部分は前記第２導電部材と接続され、前記第１電流経路は、前記第１部分と前記第２部分との間に設けられ直列に接続されたＮ個（Ｎは２以上の整数）の第１ジョセフソン接合を含む、前記第１電流経路と、
第３部分と第４部分とを含む超伝導体の第２電流経路であって、前記第３部分は前記第１導電部材と接続され、前記第４部分は前記第２導電部材と接続され、前記第２電流経路は、前記第３部分と前記第４部分との間に設けられ直列に接続された第２ジョセフソン接合を含む、前記第２電流経路と、
を備えた電子回路。
【請求項２】
前記第２ジョセフソン接合は複数設けられ、
前記第２ジョセフソン接合の数は、前記Ｎと同じである、請求項１記載の電子回路。
【請求項３】
請求項１または２に記載の電子回路と、
磁場印加部と、
を備え、
前記磁場印加部は、前記第１導電部材、前記第２導電部材、前記第１電流経路及び前記第２電流経路により囲まれる１つの空間に磁場を印加する、発振器。
【請求項４】
前記磁場印加部に電流を供給する制御部をさらに備え、
前記制御部は、前記電流を変調し、
前記発振器の発振周波数は、前記電流の変調周波数に応じて変化する、請求項３記載の発振器。
【請求項５】
第１面を含む基体をさらに備え、
前記第１導電部材及び前記第２導電部材は、前記第１面に設けられ、
前記第２導電部材は、前記第１面に沿って前記第１導電部材の周りに設けられた、請求項４記載の発振器。
【請求項６】
前記第１面に沿う第１方向における前記第１導電部材の長さは、前記発振周波数に対応する波長の１／８以下である、請求項５記載の発振器。
【請求項７】
第１面を含む基体をさらに備え、
前記第１導電部材及び前記第２導電部材は、前記第１面に設けられ、
前記第１導電部材は、前記第１面に沿う第１方向に沿う複数の第１延在部と、第１接続部と、を含み、前記第１接続部は、前記複数の第１延在部の端部を接続し、
前記第２導電部材は、前記複数の第１延在部の２つの間において前記第１方向に沿う第２延在部を含む、請求項４記載の発振器。
【請求項８】
前記複数の第１延在部のうちの最も遠い２つの間の距離と、前記複数の第１延在部の前記第１方向の長さの２倍と、の和は、前記発振周波数に対応する波長の１／８以下である、請求項７記載の発振器。
【請求項９】
請求項３〜８のいずれか１つに記載の複数の発振器と、
チューナブルカプラと、
を備え、
前記チューナブルカプラは、前記複数の発振器の１つと、前記複数の発振器の別の１つと、をカップリングする、計算装置。
【請求項１０】
請求項３〜８のいずれか１つに記載の複数の発振器と、
ジョセフソン接合を含むカプラと、
を備え、
複数の発振器は、第１〜第４発振器を含み、
前記カプラは、少なくとも前記第１〜前記第４発振器をカップリングする、計算装置。
【請求項１１】
請求項３〜８のいずれか１つに記載の複数の発振器と、
ジョセフソン接合を含むカプラと、
外場印加部と、
を備え、
前記複数の発振器は、第１〜第３発振器を含み、
前記カプラは、少なくとも前記第１〜前記第３発振器をカップリングし、
前記外場印加部は、少なくとも前記カプラにマイクロ波を照射する、計算装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電子回路、発振器、及び計算装置に関する。
【背景技術】
【０００２】
例えば、非線形発振器のネットワークを利用する量子計算機が提案されている。非線形性と低損失とを両立する発振器のための電子回路が望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−０７３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、非線形性と低損失とを両立する電子回路、発振器及び計算装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、電子回路は、第１導電部材と、第２導電部材と、第１電流経路と、第２電流経路とを含む。前記第２導電部材は、前記第１導電部材と容量結合する。前記第１電流経路は、第１部分と第２部分とを含み、超伝導体である。前記第１部分は前記第１導電部材と接続される。前記第２部分は前記第２導電部材と接続される。前記第１電流経路は、前記第１部分と前記第２部分との間に設けられ直列に接続されたＮ個（Ｎは２以上の整数）の第１ジョセフソン接合を含む。前記第２電流経路は、第３部分と第４部分とを含み、超伝導体である。前記第３部分は前記第１導電部材と接続される。前記第４部分は前記第２導電部材と接続される。前記第２電流経路は、前記第３部分と前記第４部分との間に設けられ直列に接続された第２ジョセフソン接合を含む。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）〜図１（ｃ）は、第１実施形態に係る電子回路及び発振器を例示する模式図である。
【図２】図２は、第１実施形態に係る電子回路を例示する模式図である。
【図３】図３（ａ）及び図３（ｂ）は、第１実施形態に係る電子回路の一部を例示する模式的断面図である。
【図４】図４（ａ）及び図４（ｂ）は、第１実施形態に係る電子回路及び発振器を例示する模式図である。
【図５】図５は、第１実施形態に係る電子回路を例示する模式図である。
【図６】図６は、第２実施形態に係る計算装置を例示する模式図である。
【図７】図７は、第２実施形態に係る計算装置を例示する模式図である。
【図８】図８は、第２実施形態に係る計算装置を例示する模式図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の実施形態について図面を参照しつつ説明する。  
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１実施形態）  
図１（ａ）〜図１（ｃ）は、第１実施形態に係る電子回路及び発振器を例示する模式図である。  
図１（ａ）は、模式図である。図１（ｂ）は、図１（ｃ）の矢印ＡＲからみた模式的平面図である。図１（ｃ）は、斜視図である。
【０００９】
図１（ａ）〜図１（ｃ）に示すように、発振器１１０は、電子回路５０及び磁場印加部６０を含む。電子回路５０は、第１導電部材１０、第２導電部材２０、第１電流経路３０Ａ及び第２電流経路３０Ｂを含む。第１電流経路３０Ａ及び第２電流経路３０Ｂは、超伝導体である。
【００１０】
第１電流経路３０Ａは、第１導電部材１０及び第２導電部材２０とカップリングする。例えば、第１電流経路３０Ａは、第１部分３０ａ及び第２部分３０ｂを含む。第１部分３０ａは、第１導電部材１０と接続される。第２部分３０ｂは、第２導電部材２０と接続される。
【００１１】
第１電流経路３０Ａは、Ｎ個（Ｎは２以上の整数）の第１ジョセフソン接合（この例では、ジョセフソン接合Ｊ１〜Ｊ３など）を含む。Ｎ個の第１ジョセフソン接合は、第１部分３０ａと第２部分３０ｂとの間に設けられる。Ｎ個の第１ジョセフソン接合は、互いに直列に接続される。この例では、「Ｎ」は、３である。実施形態において、Ｎは任意である。
【００１２】
第２電流経路３０Ｂは、第１導電部材１０及び第２導電部材２０とカップリングする。例えば、第２電流経路３０Ｂは、第３部分３０ｃ及び第４部分３０ｄを含む。第３部分３０ｃは、第１導電部材１０と接続される。第４部分３０ｄは、第２導電部材２０と接続される。
【００１３】
第２電流経路３０Ｂは、Ｍ個（Ｍは１以上の整数）の第２ジョセフソン接合（この例では、ジョセフソン接合Ｋ１〜Ｋ３など）を含む。Ｍ個の第２ジョセフソン接合は、第３部分３０ｃと第４部分３０ｄとの間に設けられる。Ｍ個の第２ジョセフソン接合は、互いに直列に接続される。１つの例において、第２ジョセフソン接合は複数設けられ、複数の第２ジョセフソン接合の数は、上記の「Ｎ」と同じである。例えば、「Ｍ」は、「Ｎ」と同じである。
【００１４】
例えば、第１導電部材１０と第２導電部材２０とは、容量結合している。
【００１５】
図１（ｂ）及び図１（ｃ）に示すように、例えば、基体５ｓが設けられても良い。基体５ｓは、第１面５ｆを含む。例えば、第１導電部材１０及び第２導電部材２０は、第１面５ｆに設けられる。第１導電部材１０及び第２導電部材２０は、例えば膜状である。
【００１６】
この例では、第２導電部材２０は、第１面５ｆに沿って、第１導電部材１０の周りに設けられる。例えば、第２導電部材２０は、第１面５ｆに沿って、第１導電部材１０を囲んでも良い。第１導電部材１０と第２導電部材２０とは、互いに離れている。
【００１７】
第１面５ｆに沿う面をＸ−Ｙ平面とする。Ｘ−Ｙ平面に対して垂直な方向をＺ軸方向とする。
【００１８】
図１（ｂ）に示すように、この例では、第１電流経路３０Ａ及び第２電流経路３０Ｂは、１つの方向（第１方向Ｄ１）に沿って延びる。この例では、第１方向Ｄ１は、Ｘ軸方向である。第２電流経路３０Ｂから第１電流経路３０Ａへの方向は、Ｙ軸方向に沿う。
【００１９】
このように、この例では、第２電流経路３０Ｂは、第１電流経路３０Ａに沿う。実施形態において、第１電流経路３０Ａの方向が、第２電流経路３０Ｂの方向と異なっても良い。
【００２０】
第１導電部材１０、第２導電部材２０、第１電流経路３０Ａ及び第２電流経路３０Ｂにより、１つのループＬＰ１が形成される。
【００２１】
磁場印加部６０は、第１導電部材１０、第２導電部材２０、第１電流経路３０Ａ及び第２電流経路３０Ｂにより囲まれる１つの空間（例えばループＬＰ１）に磁場を印加する。磁場は、この空間（例えばループＬＰ１）を通過する。磁場は、直流磁場または交流磁場である。磁場印加部６０は、例えば、配線（導電層など）でも良い。
【００２２】
図１（ａ）及び図１（ｃ）に示すように、制御部７０が設けられる。制御部７０は、磁場印加部６０に電流を供給する。制御部７０は、この電流を変調する。この電流の変調に応じた発振が生じる。発振器１１０の発振周波数は、この電流の変調周波数に応じて変化する。例えば、発振器１１０の発振周波数は、電流の変調の周波数の実質的に０．５倍である。
【００２３】
例えば、第１導電部材１０は、第１端子Ｔ１と容量カップリングする。第２導電部材２０は、第２端子Ｔ２と容量カップリングする。
【００２４】
図１（ａ）に示すように、１つの例において、第２導電部材２０は、グランド電位に設定される。例えば、第２導電部材２０の電位は、実質的に固定される。この場合、第２端子Ｔ２は、グランド電位に設定される。
【００２５】
例えば、第２導電部材２０の面積は、第１導電部材１０の２倍以上である。第２導電部材２０の面積が大きいことで、第２導電部材２０の電位が安定する。
【００２６】
第１導電部材１０に接続された第１端子Ｔ１に、例えば、読み出し部８５が接続されても良い。読み出し部８５により、第１導電部材１０の電位が検出される。読み出し部８５により、発振に伴う信号（例えば電気信号）が検出される。
【００２７】
図１（ｂ）に示すように、第１導電部材１０、第２導電部材２０、第１電流経路３０Ａ及び第２電流経路３０Ｂにより、２つの空間（例えば空間ＳＰ１及び空間ＳＰ２）が形成される。空間ＳＰ１は、ループＬＰ１に対応する。空間ＳＰ１と磁場印加部６０との間の距離は、空間ＳＰ２と磁場印加部６０との間の距離よりも短い。磁場印加部６０により形成され空間ＳＰ１を通過する磁場の強さは、磁場印加部６０により形成され空間ＳＰ２を通過する磁場の強さよりも強い。このため、電子回路５０においては、実質的に１つの空間（空間ＳＰ１）に磁場印加部６０による磁場が形成されると見なすことができる。例えば、第１電流経路３０Ａと第２電流経路３０Ｂとの間に、第１導電部材１０と第２導電部材２０とをつなぐ電流経路がない。
【００２８】
このように、実施形態においては、実質的に１つのループＬＰ１（空間ＳＰ１）に磁場印加部６０による磁場が形成される。ループＬＰ１の１つの方向の長さ（例えばＹ軸方向に沿う長さ）は、比較的短い。ループＬＰ１の別の方向の長さ（例えばＸ軸方向に沿う長さ）も、比較的短い。
【００２９】
第１導電部材１０のＸ軸方向の長さを長さＬＮ１とする。第１導電部材１０のＹ軸方向の長さを長さＬＮ２とする。
【００３０】
例えば、第２電流経路３０Ｂと第１電流経路３０Ａとの間の距離は、第２電流経路３０Ａから第１電流経路３０Ｂへの方向（Ｙ軸方向）における第１導電部材１０の長さＬＮ２よりも短い。例えば、第２電流経路３０Ｂ及び第１電流経路３０Ａのそれぞれの長さ（例えば、Ｘ軸方向に沿う長さ）は、Ｘ軸方向における第１導電部材１０の長さＬＮ１よりも短い。
【００３１】
例えば、第１導電部材１０、第２導電部材２０、第１電流経路３０Ａ及び第２電流経路３０Ｂにより形成されるループＬＰ１（空間ＳＰ１）の面積は、第１導電部材１０の面積よりも小さい。
【００３２】
実施形態においては、小さい（短い）第１導電部材１０が設けられる。第１導電部材１０は、例えば、集中定数回路と見なすことができる。長さＬＮ１及び長さＬＮ２のそれぞれは、発振周波数に対応する波長に比べて小さい。ジョセフソン接合数Ｎを２以上とすることで、巨大なキャパシタを用いなくても所望の発振周波数で発振でき、集中定数回路の低損失性を保つことができる。
【００３３】
非線形発振器のネットワークを利用する量子計算機が提案されている。この非線形発振器において、損失が低く、高い非線形性が求められる。非線形発振器の候補の１つは、例えば、ｄｃ  ＳＱＵＩＤを用いたジョセフソンパラメトリック発振器である。今までに知られている、導波路型のジョセフソンパラメトリック発振器においては、損失が大きい。
【００３４】
一方、非線形発振器の候補の別の１つは、例えば、超伝導量子ビットである。超伝導量子ビットにおいては、損失が低いものの、パラメトリック発振器としては、非線形性が大きすぎる。非線形性を低下するためにジョセフソン接合の臨界電流を上げると、目的とする共振周波数を得るために巨大なキャパシタが必要になる。キャパシタが巨大になると損失が増大し、量子ビットの低損失性が失われる。
【００３５】
同じ共振周波数で、かつ、キャパシタを小さく保ったまま非線形性を低下する方法として、複数のｄｃ  ＳＱＵＩＤを含むアレイが考えられる。しかし、ｄｃ  ＳＱＵＩＤを含むアレイにおいては、構造が複雑である。さらに、複数のｄｃ  ＳＱＵＩＤを用いるため、磁場が不均一になり、所望の動作（発振）を得ることが困難になる。
【００３６】
これに対して、実施形態に係る電子回路５０は、超伝導量子ビットと同様に、集中定数回路型である。つまり、巨大なキャパシタが不要である。キャパシタは小さくて良い。そのため、実施形態に係る電子回路５０においては、損失が低い。電子回路５０においては、実質的に１つのループＬＰ１が設けられる。このため、磁場の不均一性が生じない。単純な構造で所望の動作（発振）が得られる。良好な特性を有するジョセフソンパラメトリック発振器が得られる。実施形態によれば、非線形性と低損失を両立できる電子回路及び発振器が提供できる。
【００３７】
実施形態において、臨界電流が極端に大きい（例えば、０．１ｍＡ以上）のジョセフソン接合は影響が小さいため、実施形態に係る「ジョセフソン接合」には含まれない。
【００３８】
１つの例において、第１ジョセフソン接合の臨界電流値は、第２ジョセフソン接合の臨界電流値と実質的に同じである。第１ジョセフソン接合の臨界電流値は、第２ジョセフソン接合の臨界電流値の０．７倍以上１．３倍以下である。複数の第１ジョセフソン接合のそれぞれの臨界電流値の１つは、複数の第２ジョセフソン接合のそれぞれの臨界電流値の０．７倍以上１．３倍以下である。複数の第１ジョセフソン接合のそれぞれの臨界電流値の平均値は、複数の第２ジョセフソン接合のそれぞれの臨界電流値の平均値０．７倍以上１．３倍以下である。
【００３９】
１つの例において、複数の第１ジョセフソン接合のそれぞれの臨界電流値の平均値、及び、複数の第２ジョセフソン接合のそれぞれの臨界電流値の平均値と、のそれぞれは、０．７倍以上１．３倍以下である。
【００４０】
１つの例において、第１導電部材１０と第２導電部材２０との間のキャパシタンスは、例えば、０．０１ｐＦ以上である。このキャパシタンスは、例えば、１ｐＦ以下である。
【００４１】
以下、電子回路５０及び発振器１１０の動作の例について説明する。  
図２は、第１実施形態に係る電子回路を例示する模式図である。  
図２は、電子回路５０の等価回路である。
【００４２】
図２に示すように、第１導電部材１０及び第２導電部材２０に第１電流経路３０Ａ及び第２電流経路３０Ｂが接続される。この例では、第２導電部材２０は、グランド電位に設定される。第１導電部材１０と第２導電部材２０との間にキャパシタＣ１が形成される。キャパシタＣ１は、キャパシタンスＣを有する。キャパシタンスＣは、ループＬＰ１の両端の間のキャパシタンスに対応する。第１電流経路３０Ａ及び第２電流経路３０Ｂに設けられる複数のジョセフソン接合のそれぞれの臨界電流を臨界電流Ｉｃとする。第１導電部材１０、第２導電部材２０、第１電流経路３０Ａ及び第２電流経路３０Ｂにより形成されるループＬＰ１に磁場が印加される。ループＬＰ１を通る磁束を磁束Φとする。
【００４３】
電子回路５０のハミルトニアンＨは、以下の第１式で表される。
【００４４】
【数１】
2020047999.tif 000003
【００４５】
第１式において、「φ」は、磁束演算子である。「ドット」を有する「φ」は、時間微分を表す。「Φ０」は、磁束量子である。φ０は、Φ０／２πである。「π」は、円周率である。「Ｎ」は、１つの電流経路に設けられるジョセフソン接合の数である。「Ｉｃ」は、１つのジョセフソン接合における臨界電流である。「Ｃ」は、第１導電部材１０及び第２導電部材２０により形成されるキャパシタＣ１のキャパシタンスである。
【００４６】
ハミルトニアンＨが量子化される。これにより、共振周波数ωｒは、以下の第２式で表される。カー係数Ｋは、以下の第３式で表される。カー係数Ｋは、非線形性を表す。
【００４７】
【数２】
2020047999.tif 000004
【００４８】
【数３】
2020047999.tif 000005
【００４９】
上記の第２式において、「ＬＪ」は、実効的なジョセフソンインダクタンスである。「ＬＪ」は、以下の第４式で表される。
【００５０】
【数４】
2020047999.tif 000006
【００５１】
上記の第３式において、「ωｃ」は、以下の第５式で表される。
【００５２】
【数５】
2020047999.tif 000007
【００５３】
第５式において、「ｈ」は、プランク定数である。「ｅ」は、素電荷である。
【００５４】
一般的な量子ビット（参考例）においては、ジョセフソン接合の数（Ｎ）が１である。実施形態においては、複数（Ｎ個）のジョセフソン接合が設けられる。Ｎ個のジョセフソン接合が設けられる場合を、１つのジョセフソン接合が設けられる参考例と比較する。Ｎ個のジョセフソン接合が設けられる場合における臨界電流Ｉｃを、参考例の場合の臨界電流ＩｃのＮ倍にすることで、同じ共振周波数が、同じキャパシタンスで得ることができる。Ｎ個のジョセフソン接合が設けられる場合における非線形性は、参考例の場合の非線形性の１／Ｎ２倍に小さくできる。
【００５５】
実施形態においては、「Ｎ」は２以上である。これにより、目的とする共振周波数を得るために、キャパシタンスを著しく大きくする必要がない。例えば、適度に小さな非線形性が得られる。良好な特性を有する発振器が得られる。この発振器は、例えば、ジョセフソンパラメトリック発振器である。この発振器は、集中定数回路型である。
【００５６】
実施形態に係る電子回路５０においては、１つのループＬＰ１が設けられる。磁場の不均一性が生じない。
【００５７】
「Ｎ」が大きすぎると、カー係数Ｋが小さくなりすぎる。「Ｎ」が大きすぎると、発振器を量子計算機に応用する上で好ましくない。例えば、カー係数Ｋは、発振周波数の百万分の１以上であることが望ましい。これは、発振器に含まれる共振器のＱ値が百万である場合の緩和速度に比べて、カー係数Ｋで決まる動作速度が速い、ということを意味する。例えば、第３式で与えられるカー係数Ｋは、第２式で与えられる共振周波数ωｒの百万分の１よりも大きいことが好ましい。
【００５８】
実施形態に係る複数の発振器を互いにカップリングすることで、計算装置（量子計算機）が得られる。
【００５９】
実施形態において、キャパシタＣ１のキャパシタンスＣは、例えば、１ｐＦ以下であることが好ましい。キャパシタンスがこのように小さいことで、キャパシタが小さくなり、損失を低減できる。一方、キャパシタンスＣは、例えば、０．０１ｐＦ以上であることが望ましい。例えば、発振器として正常に動作し易くなる。
【００６０】
実施形態において、第１面５ｆに沿う１つの方向に沿う第１導電部材１０の長さ（長さＬＮ１または長さＬＮ２）は、例えば、発振周波数に対応する波長の１／８以下である。実用的に、この長さは、発振周波数に対応する波長の１／１０００以下でも良い。
【００６１】
電子回路５０の１つの例について説明する。この例において、キャパシタンスＣは、０．１ｐＦである。磁束ΦのＤＣ成分ΦＤＣが、ΦＤＣ／（ＮΦ０）＝１／４の関係を満たす場合を考える。このときの共振周波数（ωｒ／２π）を１０ＧＨｚとする。このとき、量子ビット（Ｎが１の場合）の非線形性（Ｋ／２π）は、１９４ＭＨｚであり、臨界電流Ｉｃは、０．０９μＡである。一方、Ｎが２の場合、非線形性（Ｋ／２π）は４８ＭＨｚであり、臨界電流Ｉｃは、０．１８μＡである。Ｎが３の場合、非線形性（Ｋ／２π）は、２２ＭＨｚであり、臨界電流Ｉｃは０．２７μＡである。Ｎが４の場合、非線形性（Ｋ／２π）は、１２ＭＨｚであり、臨界電流Ｉｃは０．３６μＡである。このように、実施形態によれば、共振周波数及びキャパシタンスを変えることなく非線形性を小さくできる。
【００６２】
以下、上記の電流経路の例について説明する。
【００６３】
図３（ａ）及び図３（ｂ）は、第１実施形態に係る電子回路の一部を例示する模式的断面図である。  
これらの図は、Ｘ−Ｚ平面による断面図である。図３（ａ）に示すように、この例では、第１電流経路３０Ａの第１部分３０ａは、第１導電部材１０と連続している。第１電流経路３０Ａの第２部分３０ｂは、第２導電部材２０と連続している。第１電流経路３０Ａは、第１層３１、第２層３２、第３層３３及び第４層３４を含む。第１層３１は、第１部分３０ａに対応する。第４層３４は、第２部分３０ｂに対応する。第１層３１と第２層３２との間に、絶縁膜３１Ｉが設けられる。第２層３２と第３層３３との間に、絶縁膜３２Ｉが設けられる。第３層３３と第４層３４との間に、絶縁膜３３Ｉが設けられる。これらの導電部材の延びる方向は、互いに平行でなくても良い。これらの方向は、互いに交差しても良い。
【００６４】
絶縁膜３１Ｉを含む部分が、ジョセフソン接合Ｊ１となる。絶縁膜３２Ｉを含む部分が、ジョセフソン接合Ｊ２となる。絶縁膜３３Ｉを含む部分が、ジョセフソン接合Ｊ３となる。
【００６５】
図３（ｂ）に示すように、この例では、第２電流経路３０Ｂの第３部分３０ｃは、第１導電部材１０と連続している。第２電流経路３０Ｂの第４部分３０ｄは、第２導電部材２０と連続している。第２電流経路３０Ｂは、第５層３５、第６層３６、第７層３７及び第８層３８を含む。第５層３５は、第３部分３０ｃに対応する。第８層３８は、第４部分３０ｄに対応する。第５層３５と第６層３６との間に、絶縁膜３１ＩＢが設けられる。第６層３６と第７層３７との間に、絶縁膜３２ＩＢが設けられる。第７層３７と第８層３８との間に、絶縁膜３３ＩＢが設けられる。
【００６６】
絶縁膜３１ＩＢを含む部分が、ジョセフソン接合Ｋ１となる。絶縁膜３２ＩＢを含む部分が、ジョセフソン接合Ｋ２となる。絶縁膜３３ＩＢを含む部分が、ジョセフソン接合Ｊ３となる。
【００６７】
以下、実施形態に係る電子回路及び発振器の別の例について説明する。以下においては、電子回路５０及び発振器１１０と異なる部分について説明する。
【００６８】
図４（ａ）及び図４（ｂ）は、第１実施形態に係る電子回路及び発振器を例示する模式図である。  
図５は、第１実施形態に係る電子回路を例示する模式図である。  
図５は、等価回路である。
【００６９】
図４に示すように、第１実施形態に係る発振器１１１は、電子回路５１及び磁場印加部６０を含む。実施形態に係る電子回路５１は、第１導電部材１０、第２導電部材２０、第１電流経路３０Ａ及び第２電流経路３０Ｂを含む。
【００７０】
この例においては、第１導電部材１０及び第２導電部材２０は、インターデジタル構造を有している。
【００７１】
この場合も、例えば、第１面５ｆを含む基体５ｓがさらに設けられている。第１導電部材１０及び第２導電部材２０は、第１面５ｆに設けられている。第１導電部材１０は、複数の第１延在部１１と、第１接続部１２と、を含む。複数の第１延在部１１は、第１面５ｆに沿う第１方向Ｄ１に沿う。第１接続部１２は、複数の第１延在部１１の端部（第１端部１１ｅ）を接続する。この例では、第１方向Ｄ１は、Ｙ軸方向である。
【００７２】
例えば、第２導電部材２０は、複数の第２延在部２１と、第２接続部２２と、を含む。複数の第２延在部２１は、第１方向Ｄ１に沿う。第２接続部２２は、複数の第２延在部２１の端部（第２端部２１ｅ）を接続する。このように、第２導電部材２０は、複数の第１延在部１１の２つの間において第１方向Ｄ１に沿う第２延在部２１を含む。
【００７３】
電子回路５１及び発振器１１１においても、目的とする共振周波数を得るために、キャパシタンスを著しく大きくする必要がない。例えば、適度に小さな非線形性が得られる。良好な特性を有する発振器が得られる。
【００７４】
この例において、第１導電部材１０及び第２導電部材２０は、互いに入れ替え可能である。
【００７５】
この例においても、第１導電部材１０は、小さく（例えば、短く）される。これにより第１導電部材１０は、集中定数回路型と見なすことができる。
【００７６】
例えば、第１導電部材１０の回路としての長さは、複数の第１延在部１１のうちの最も遠い２つの間の距離ＬＮ３（図４（ｂ）参照）と、複数の第１延在部１１の第１方向Ｄ１の長さＬＮ４（図４（ｂ）参照）の２倍と、の和に対応する。この長さは、例えば、発振周波数に対応する波長の１／８以下である。この長さは、例えば、第１導電部材１０の電気回路としての長さに対応する。
【００７７】
（第２実施形態）
第２実施形態に係る計算装置は、第１実施形態に係る複数の発振器を含む。以下では、第１実施形態に係る複数の発振器が、発振器１１０である場合について説明する。
【００７８】
図６は、第２実施形態に係る計算装置を例示する模式図である。  
図６に示すように、第２実施形態に係る計算装置２１０は、複数の発振器１１０と、チューナブルカプラ８０と、を含む。チューナブルカプラ８０は、複数の発振器１１０の１つと、複数の発振器１１０の別の１つと、をカップリングする。
【００７９】
例えば、複数の発振器１１０は、第１〜第４発振器１１０Ａ〜１１０Ｄを含む。この例では、複数のチューナブルカプラ８０が設けられている。例えば、複数のチューナブルカプラ８０は、第１〜第４チューナブルカプラ８０Ａ〜８０Ｄを含む。
【００８０】
第１チューナブルカプラ８０Ａは、第１発振器１１０Ａと第２発振器１１０Ｂとをカップリングする。第２チューナブルカプラ８０Ｂは、第１発振器１１０Ａと第３発振器１１０Ｃとをカップリングする。第３チューナブルカプラ８０Ｃは、第２発振器１１０Ｂと第４発振器１１０Ｄとをカップリングする。第４チューナブルカプラ８０Ｄは、第３発振器１１０Ｃと第４発振器１１０Ｄとをカップリングする。
【００８１】
複数の発振器１１０のそれぞれは、電子回路５０及び磁場印加部６０（図１（ａ）〜図１（ｃ）参照）を含む。複数の発振器１１０のそれぞれが、制御部７０をさらに含んでも良い。複数の発振器１１０が、１つの制御部７０をさらに含んでも良い。複数の発振器１１０のそれぞれは、読み出し部８５と接続される。読み出し部８５は、制御部７０に含まれても良い。
【００８２】
チューナブルカプラ８０は、複数の発振器１１０のカップリングの強度を調整できる。チューナブルカプラ８０は、例えば、ｄｃ  ＳＱＵＩＤを含むマイクロ波導波路共振器を含む。
【００８３】
例えば、複数の発振器１１０に、外場としてマイクロ波を照射できる外場印加部６５が容量カップリングされる。
【００８４】
例えば、計算装置２１０において、組み合わせ最適化問題（イジング問題）を解く場合、カップリング強度及び外場強度は、与えられた問題に応じて設定される。例えば、複数の発振器１１０のポンプパワーがゼロから増加させて、複数の発振器１１０を発振させる。これにより、問題を解くことができる。
【００８５】
実施形態において、例えば、カップリング強度、外場強度、及び、ポンプ強度を制御することにより、量子ゲート操作を実行することができる。量子ゲート操作において、複数の発振器１１０のそれぞれにおける２つの安定発振状態が、量子ビットの０状態または１状態とされる。
【００８６】
図７は、第２実施形態に係る計算装置を例示する模式図である。  
図７に示すように、第２実施形態に係る計算装置２２０は、複数の発振器１１０と、カプラ８０Ｊと、を含む。カプラ８０Ｊは、ジョセフソン接合ＪＣ（ジョセフソン接合）を含む。カプラ８０Ｊは、非線形カプラである。例えば、複数の発振器１１０のそれぞれは、電子回路５０及び磁場印加部６０を含む。複数の発振器１１０のそれぞれは、制御部７０をさらに含んでも良い。図７においては、電子回路５０、磁場印加部６０及び制御部７０は、省略されている。
【００８７】
例えば、複数の発振器１１０は、第１〜第４発振器１１０Ａ〜１１０Ｄを含む。カプラ８０Ｊは、少なくとも第１〜第４発振器１１０Ａ〜１１０Ｄをカップリングする。
【００８８】
例えば、複数の発振器１１０が平面状に並べられる。隣り合う４つの発振器１１０は、ジョセフソン接合を含む非線形のカプラ８０Ｊでカップリングされる。例えば、カップリングされた４つの発振器１１０のそれぞれの発振周波数は、適切に設定される。１つの例において、２つの発振器１１０のそれぞれの発振周波数の和は、他の２つの発振器１１０のそれぞれの発振周波数の和と実質的に等しい。例えば、２つの発振器１１０のそれぞれの発振周波数の和は、２つの発振器１１０のそれぞれの非線形性（カー係数）よりも小さい。
【００８９】
図８は、第２実施形態に係る計算装置を例示する模式図である。  
図８に示すように、第２実施形態に係る計算装置２３０は、複数の発振器１１０と、カプラ８０Ｊと、外場印加部６５と、を含む。カプラ８０Ｊは、ジョセフソン接合ＪＣ（ジョセフソン接合）を含む。カプラ８０Ｊは、非線形カプラである。例えば、複数の発振器１１０のそれぞれは、電子回路５０及び磁場印加部６０を含む。複数の発振器１１０のそれぞれは、制御部７０をさらに含んでも良い。図７においては、電子回路５０、磁場印加部６０及び制御部７０は、省略されている。
【００９０】
複数の発振器１１０は、第１〜第３発振器１１０Ａ〜１１０Ｃを含む。カプラ８０Ｊは、少なくとも第１〜第３発振器１１０Ａ〜１１０Ｃをカップリングする。外場印加部６５は、少なくとも上記のカプラ８０Ｊにマイクロ波を照射する。外場印加部６５は、例えば、配線などである。
【００９１】
例えば、隣り合う３つの発振器１１０が、ジョセフソン接合を含む非線形カプラでカップリングされる。外場印加部６５により、非線形カプラに、外場が印加される。その外場の周波数は、適切に設定される。外場の周波数は、例えば、カップリングされた３つの発振器１１０に含まれる２つの発振器１１０の発振周波数の和と、カップリングされた３つの発振器１１０に含まれる他の発振器１１０の発振周波数と、の差に設定される。外場の強度によって、カップリングの強度が調整できる。実施形態において、上記の差と、外場の周波数と、の差は、３つの発振器１１０のそれぞれの非線形性（カー係数）よりも小さい。
【００９２】
実施形態は、以下の構成（例えば、技術案）を含んでも良い。  
（構成１）  
第１導電部材と、
前記第１導電部材と容量結合する第２導電部材と、
第１部分と第２部分とを含む超伝導体の第１電流経路であって、前記第１部分は前記第１導電部材と接続され、前記第２部分は前記第２導電部材と接続され、前記第１電流経路は、前記第１部分と前記第２部分との間に設けられ直列に接続されたＮ個（Ｎは２以上の整数）の第１ジョセフソン接合を含む、前記第１電流経路と、
第３部分と第４部分とを含む超伝導体の第２電流経路であって、前記第３部分は前記第１導電部材と接続され、前記第４部分は前記第２導電部材と接続され、前記第２電流経路は、前記第３部分と前記第４部分との間に設けられ直列に接続された第２ジョセフソン接合を含む、前記第２電流経路と、
を備えた電子回路。
【００９３】
（構成２）  
前記第２ジョセフソン接合は複数設けられ、
前記第２ジョセフソン接合の数は、前記Ｎと同じである、構成１記載の電子回路。
【００９４】
（構成３）  
前記第１ジョセフソン接合の臨界電流値は、前記第２ジョセフソン接合の臨界電流値の０．７倍以上１．３倍以下である、構成１または２に記載の電子回路。
【００９５】
（構成４）  
前記第２電流経路は、前記第１電流経路に沿う、構成１〜３のいずれか１つに記載の電子回路。
【００９６】
（構成５）  
前記第２導電部材の電位は実質的に固定される、構成１〜４のいずれか１つに記載の電子回路。
【００９７】
（構成６）  
構成１〜５のいずれか１つに記載の電子回路と、
磁場印加部と、
を備えた発振器。
【００９８】
（構成７）
前記磁場印加部は、前記第１導電部材、前記第２導電部材、前記第１電流経路及び前記第２電流経路により囲まれる１つの空間に磁場を印加する、構成６記載の発振器。
【００９９】
（構成８）  
前記磁場印加部に電流を供給する制御部をさらに備えた、構成６または７に記載の発振器。
【０１００】
（構成９）  
前記制御部は、前記電流を変調し、
前記発振器の発振周波数は、前記電流の変調周波数に応じて変化する、構成８記載の発振器。
【０１０１】
（構成１０）
前記発振周波数は、前記変調周波数の０．５倍である、構成９記載の発振器。
【０１０２】
（構成１１）  
第１面を含む基体をさらに備え、
前記第１導電部材及び前記第２導電部材は、前記第１面に設けられ、
前記第２導電部材は、前記第１面に沿って前記第１導電部材の周りに設けられた、構成９記載の発振器。
【０１０３】
（構成１２）  
前記第２導電部材は、前記第１面に沿って前記第１導電部材を囲む、構成１１記載の発振器。
【０１０４】
（構成１３）  
前記第１面に沿う第１方向における前記第１導電部材の長さは、前記発振周波数に対応する波長の１／８以下である、構成１１または１２に記載の発振器。
【０１０５】
（構成１４）  
第１面を含む基体をさらに備え、
前記第１導電部材及び前記第２導電部材は、前記第１面に設けられ、
前記第１導電部材は、前記第１面に沿う第１方向に沿う複数の第１延在部と、第１接続部と、を含み、前記第１接続部は、前記複数の第１延在部の端部を接続し、
前記第２導電部材は、前記複数の第１延在部の２つの間において前記第１方向に沿う第２延在部を含む、構成９または１０に記載の発振器。
【０１０６】
（構成１５）  
前記複数の第１延在部のうちの最も遠い２つの間の距離と、前記複数の第１延在部の前記第１方向の長さの２倍と、の和は、前記発振周波数に対応する波長の１／８以下である、構成１４記載の発振器。
【０１０７】
（構成１６）  
構成６〜１５のいずれか１つに記載の複数の発振器と、
チューナブルカプラと、
を備え、
前記チューナブルカプラは、前記複数の発振器の１つと、前記複数の発振器の別の１つと、をカップリングする、計算装置。
【０１０８】
（構成１７）  
構成６〜１５のいずれか１つに記載の複数の発振器と、
複数のチューナブルカプラと、
を備え、
前記複数の発振器は、第１〜第４発振器を含み、
前記複数のチューナブルカプラは、第１〜第４チューナブルカプラを含み、
前記第１チューナブルカプラは、前記第１発振器と前記第２発振器とをカップリングし、
前記第２チューナブルカプラは、前記第１発振器と前記第３発振器とをカップリングし、
前記第３チューナブルカプラは、前記第２発振器と前記第４発振器とをカップリングし、
前記第４チューナブルカプラは、前記第３発振器と前記第４発振器とをカップリングする、計算装置。
【０１０９】
（構成１８）  
構成６〜１５のいずれか１つに記載の複数の発振器と、
ジョセフソン接合を含むカプラと、
を備え、
複数の発振器は、第１〜第４発振器を含み、
前記カプラは、少なくとも前記第１〜前記第４発振器をカップリングする、計算装置。
【０１１０】
（構成１９）  
構成６〜１５のいずれか１つに記載の複数の発振器と、
ジョセフソン接合を含むカプラと、
外場印加部と、
を備え、
前記複数の発振器は、第１〜第３発振器を含み、
前記カプラは、少なくとも前記第１〜前記第３発振器をカップリングし、
前記外場印加部は、少なくとも前記カプラにマイクロ波を照射する、計算装置。
【０１１１】
実施形態によれば、非線形性と低損失とを両立できる電子回路、発振器及び計算装置が提供できる。
【０１１２】
以上、例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの例に限定されるものではない。例えば、電子回路または発振器に含まれる導電部材、電流経路、ジョセフソン接合、磁場印加部、制御部及び読み出し部、並びに、計算装置に含まれるチューナブルカプラ、カプラ及び外場印加部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０１１３】
各例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１１４】
本発明の実施の形態として上述した電子回路、発振器及び計算装置を基にして、当業者が適宜設計変更して実施し得る全ての電子回路、発振器及び計算装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１１５】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１１６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１７】
５ｆ…第１面、  ５ｓ…基体、  １０…第１導電部材、  １１…第１延在部、  １１ｅ…第１端部、  １２…第１接続部、  ２０…第２導電部材、  ２１…第２延在部、  ２１ｅ…第２端部、  ２２…第２接続部、  ３０Ａ…第１電流経路、  ３０Ｂ…第２電流経路、  ３０ａ〜３０ｄ…第１〜第４部分、  ３１〜３８…第１〜第８層、  ３１Ｉ、３１ＩＢ、３２Ｉ、３２ＩＢ、３３Ｉ、３３ＩＢ…絶縁膜、  ５０、５１…  電子回路、  ６０…磁場印加部、  ６５…外場印加部、  ７０…制御部、  ８０…チューナブルカプラ、  ８０Ａ〜８０Ｄ…第１〜第４チューナブルカプラ、  ８０Ｊ…カプラ、  ８５…読み出し部、  １１０、１１１…発振器、  １１０Ａ〜１１０Ｄ…第１〜第４発振器、  ２１０〜２３０…計算装置、  ＡＲ…矢印、  Ｃ１…キャパシタ、  Ｄ１…第１方向、  Ｊ１〜Ｊ３、Ｋ１〜Ｋ３…ジョセフソン接合、  ＪＣ…ジョセフソン接合、  ＬＮ１、ＬＮ２…長さ、  ＬＮ３…距離、  ＬＮ４…長さ、  ＬＰ１…ループ、  ＳＰ１、ＳＰ２…空間、  Ｔ１、Ｔ２…第１、第２端子
【図１】
2020047999.tif 000008
【図２】
2020047999.tif 000009
【図３】
2020047999.tif 000010
【図４】
2020047999.tif 000011
【図５】
2020047999.tif 000012
【図６】
2020047999.tif 000013
【図７】
2020047999.tif 000014
【図８】
2020047999.tif 000015