(57)【要約】【課題】オン抵抗が低減された半導体装置を提供する。【解決手段】実施形態の半導体装置は、第１の面と、第１の面と対向する第２の面を有する半導体層と、第１の面の側に設けられたエミッタ電極と、第２の面の側に設けられたコレクタ電極と第１の面の側に設けられた第１のゲート電極と、第２の面の側に設けられた第２のゲート電極と、第１導電形のドリフト領域と、ドリフト領域と第２の面との間に設けられ、一部が第２のゲート電極に対向し、一部がコレクタ電極と接する第２導電形のコレクタ領域と、コレクタ領域と第２の面との間に設けられ、一部が第２のゲート電極と対向し、一部がコレクタ電極と接する第１導電形の領域と、を備え、コレクタ電極が第１の実効ゲート距離と、第１の実効ゲート距離と異なる第２の実効ゲート距離を有する。【選択図】図１
2020047789.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と、前記第１の面と対向する第２の面を有する半導体層と、
前記半導体層の前記第１の面の側に設けられたエミッタ電極と、
前記半導体層の前記第２の面の側に設けられたコレクタ電極と、
前記半導体層の前記第１の面の側に設けられた第１のゲート電極と、
前記半導体層の前記第２の面の側に設けられた第２のゲート電極と、
前記半導体層の中に設けられた第１導電形のドリフト領域と、
前記半導体層の中に前記ドリフト領域と前記第２の面との間の一部に設けられ、一部が前記第２のゲート電極と対向し、一部が前記コレクタ電極と接する第２導電形のコレクタ領域と、
前記半導体層の中に前記コレクタ領域と前記第２の面との間の一部に設けられ、一部が前記第２のゲート電極と対向し、一部が前記コレクタ電極と接する第１導電形の領域と、を備え、
前記コレクタ電極と前記コレクタ領域とが接する部分をコンタクト面と定義し、
前記コンタクト面に位置する第１の点と最も近い前記第２のゲート電極を結んだ前記コンタクト面の中の線分上に存在し、前記第２のゲート電極から最も遠い点を第２の点と定義し、
前記第２の点と、前記第２の点と最も近い前記第２のゲート電極との間の距離を前記コレクタ電極の実効ゲート距離と定義した場合に、
前記コレクタ電極が第１の実効ゲート距離と、前記第１の実効ゲート距離と異なる第２の実効ゲート距離を有する半導体装置。
【請求項２】
前記コンタクト面が複数存在する請求項１記載の半導体装置。
【請求項３】
前記ドリフト領域と前記第２の面との間に設けられ、前記ドリフト領域よりも第１導電形不純物濃度の高い第１導電形のバッファ領域を、更に備える請求項１又は請求項２記載の半導体装置。
【請求項４】
前記バッファ領域は、前記第２のゲート電極と前記ドリフト領域との間に位置する第１の領域と、前記コレクタ電極と前記ドリフト領域との間に位置する第２の領域と、を有し、前記第１の領域の第１導電形不純物濃度が前記第２の領域の第１導電形不純物濃度よりも高い請求項３記載の半導体装置。
【請求項５】
前記第２の面に垂直な断面において、前記コレクタ電極と前記第２のゲート電極が交互に配置され、前記コレクタ電極が前記断面において異なる幅を有する請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項６】
前記第１のゲート電極に閾値電圧以上の電圧が印加されたオン状態から、前記第１のゲート電極に閾値電圧未満の電圧を印加してオフ状態に移行する際に、前記第１のゲート電極に閾値電圧未満の電圧を印加した後に、時間差を設けて前記第２のゲート電極に閾値電圧以上の電圧を印加する請求項１ないし請求項５いずれか一項記載の半導体装置。
【請求項７】
第１の面と、前記第１の面と対向する第２の面を有する半導体層と、
前記半導体層の前記第１の面の側に設けられたエミッタ電極と、
前記半導体層の前記第２の面の側に設けられた第１のコレクタ電極と、
前記半導体層の前記第２の面の側に設けられた第２のコレクタ電極と、
前記半導体層の前記第１の面の側に設けられた第１のゲート電極と、
前記半導体層の前記第２の面の側に設けられた第２のゲート電極と、
前記半導体層の中に設けられた第１導電形のドリフト領域と、
前記半導体層の中に前記ドリフト領域と前記第２の面との間の一部に設けられ、一部が前記第２のゲート電極と対向し、一部が前記第１のコレクタ電極と接する第２導電形の第１のコレクタ領域と、
前記半導体層の中に前記第１のコレクタ領域と前記第２の面との間の一部に設けられ、一部が前記第２のゲート電極と対向し、一部が前記第１のコレクタ電極と接する第１導電形の領域と、
前記半導体層の中に前記ドリフト領域と前記第２の面との間の一部に設けられ、一部が前記第２のコレクタ電極と接する第２導電形の第２のコレクタ領域と、を備え、
前記第２のコレクタ電極の前記第２の面と接する部分は全て前記第２のコレクタ領域に接する半導体装置。
【請求項８】
前記第１のコレクタ領域と前記第２のコレクタ領域が接する請求項７記載の半導体装置。
【請求項９】
前記ドリフト領域と前記第２の面との間にもうけられ、前記ドリフト領域よりも第１導電形不純物濃度の高い第１導電形のバッファ領域を、更に備える請求項７又は請求項８記載の半導体装置。
【請求項１０】
第１の面と、前記第１の面と対向する第２の面を有する半導体層と、
前記半導体層の前記第１の面の側に設けられたエミッタ電極と、
前記半導体層の前記第２の面の側に設けられたコレクタ電極と、
前記半導体層の前記第１の面の側に設けられたゲート電極と、
前記第２の面と前記コレクタ電極との間の一部に設けられた絶縁層と、
を備える半導体装置。
【請求項１１】
前記半導体層の中に設けられた第１導電形のドリフト領域と、
前記半導体層の中に前記ドリフト領域と前記第２の面との間の一部に設けられ、一部が前記コレクタ電極と接する第２導電形のコレクタ領域と、を更に備える請求項１０記載の半導体装置。
【請求項１２】
前記絶縁層は、前記第２の面に平行な仮想面において、前記コレクタ電極の一部と、前記コレクタ電極の別の一部との間に挟まれる請求項１０又は請求項１１記載の半導体装置。
【請求項１３】
第１の面と、前記第１の面と対向する第２の面を有する半導体層と、
前記半導体層の前記第１の面の側に設けられたエミッタ電極と、
前記半導体層の前記第２の面の側に設けられたコレクタ電極と、
前記半導体層の前記第１の面の側に設けられた第１のゲート電極と、
前記半導体層の前記第２の面の側に設けられた第２のゲート電極と、
前記半導体層の中に設けられた第１導電形のドリフト領域と、
前記半導体層の中に前記ドリフト領域と前記第２の面との間の一部に設けられ、一部が前記第２のゲート電極と対向し、一部が前記コレクタ電極と接する第２導電形のコレクタ領域と、
前記半導体層の中に前記コレクタ領域と前記第２の面との間の一部に設けられ、一部が前記第２のゲート電極と対向し、一部が前記コレクタ電極と接する第１導電形の領域と、を備え、
前記コレクタ電極と前記コレクタ領域とが接する部分をコンタクト面と定義し、
前記コンタクト面に位置する第１の点と最も近い前記第２のゲート電極を結んだ前記コンタクト面の中の線分上に存在し、前記第２のゲート電極から最も遠い点を第２の点と定義し、
前記第２の点と、前記第２の点と最も近い前記コンタクト面の端部との間の距離を前記コレクタ電極の実効幅と定義した場合に、
前記コレクタ電極が第１の実効幅と、前記第１の実効幅と異なる第２の実効幅を有する半導体装置。
【請求項１４】
前記コンタクト面が複数存在する請求項１３記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
電力用の半導体装置の一例として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）がある。ＩＧＢＴは、例えば、コレクタ電極上に、ｐ形のコレクタ領域、ｎ形のドリフト領域、ｐ形のベース領域が設けられる。そして、ｐ形のベース領域上に、ゲート絶縁膜を間に挟んでゲート電極が設けられる。さらに、ｐ形のベース領域の表面に、エミッタ電極に接続されるｎ形のエミッタ領域が設けられる。
【０００３】
上記ＩＧＢＴでは、ゲート電極に閾値電圧より高い正電圧が印加されることにより、ｐ形のベース領域にチャネルが形成される。そして、ｎ形のエミッタ領域からｎ形ドリフト領域に電子が注入され、ｐ形のコレクタ領域からｎ形ドリフト領域に正孔が注入される。これにより、コレクタ電極とエミッタ電極との間に電子と正孔をキャリアとする電流が流れる。
【０００４】
オン抵抗の低減、ターンオフ損失の低減、サージ電圧の低減など、ＩＧＢＴの特性を改善するために、様々な試みが行われている。例えば、ＩＧＢＴのターンオフ損失を低減するために、コレクタ電極側にもゲート電極を設けることが提案されている。ＩＧＢＴのターンオフ時にこのゲート電極に閾値電圧より高い電圧を印加し、コレクタ電極からの正孔の注入を抑制し、ターンオフ時間を短くすることでターンオフ損失が低減する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１−５７６７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、オン抵抗が低減された半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の半導体装置は、第１の面と、前記第１の面と対向する第２の面を有する半導体層と、前記半導体層の前記第１の面の側に設けられたエミッタ電極と、前記半導体層の前記第２の面の側に設けられたコレクタ電極と、前記半導体層の前記第１の面の側に設けられた第１のゲート電極と、前記半導体層の前記第２の面の側に設けられた第２のゲート電極と、前記半導体層の中に設けられた第１導電形のドリフト領域と、前記半導体層の中に前記ドリフト領域と前記第２の面との間の一部に設けられ、一部が前記第２のゲート電極と対向し、一部が前記コレクタ電極と接する第２導電形のコレクタ領域と、前記半導体層の中に前記コレクタ領域と前記第２の面との間の一部に設けられ、一部が前記第２のゲート電極と対向し、一部が前記コレクタ電極と接する第１導電形の領域と、を備え、前記コレクタ電極と前記コレクタ領域とが接する部分をコンタクト面と定義し、前記コンタクト面に位置する第１の点と最も近い前記第２のゲート電極を結んだ前記コンタクト面の中の線分上に存在し、前記第２のゲート電極から最も遠い点を第２の点と定義し、前記第２の点と、前記第２の点と最も近い前記第２のゲート電極との間の距離を前記コレクタ電極の実効ゲート距離と定義した場合に、前記コレクタ電極が第１の実効ゲート距離と、前記第１の実効ゲート距離と異なる第２の実効ゲート距離を有する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態の半導体装置の一部の模式断面図。
【図２】第１の実施形態の半導体装置の第２の面の側の一部の模式平面図。
【図３】第１の実施形態の半導体装置のコレクタ電極の実効ゲート距離の説明図。
【図４】第２の実施形態の半導体装置の一部の模式断面図。
【図５】第３の実施形態の半導体装置の一部の模式断面図。
【図６】第３の実施形態の半導体装置の第２の面の側の一部の模式平面図。
【図７】第３の実施形態の半導体装置のコレクタ電極の実効ゲート距離の説明図。
【図８】第４の実施形態の半導体装置の一部の模式断面図。
【図９】第４の実施形態の半導体装置のコレクタ電極の実効ゲート距離の説明図。
【図１０】第５の実施形態の半導体装置の一部の模式断面図。
【図１１】第６の実施形態の半導体装置の一部の模式断面図。
【図１２】第７の実施形態の半導体装置の一部の模式断面図。
【図１３】第８の実施形態の半導体装置のコレクタ電極の実効幅の説明図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一及び類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【００１０】
本明細書中、ｎ＋形、ｎ形、ｎ−形との表記がある場合、ｎ＋形、ｎ形、ｎ−形の順でｎ形の不純物濃度が低くなっていることを意味する。また、ｐ＋形、ｐ形、ｐ−形の表記がある場合、ｐ＋形、ｐ形、ｐ−形の順で、ｐ形の不純物濃度が低くなっていることを意味する。
【００１１】
（第１の実施形態）
第１の実施形態の半導体装置は、第１の面と、第１の面と対向する第２の面を有する半導体層と、半導体層の第１の面の側に設けられたエミッタ電極と、半導体層の第２の面の側に設けられたコレクタ電極と、半導体層の第１の面の側に設けられた第１のゲート電極と、半導体層と第１のゲート電極との間に設けられた第１のゲート絶縁膜と、半導体層の第２の面の側に設けられた第２のゲート電極と、半導体層と第２のゲート電極との間に設けられた第２のゲート絶縁膜と、半導体層の中に設けられた第１導電形のドリフト領域と、半導体層の中にドリフト領域と第２の面との間の一部に設けられ、一部が第２のゲート電極と第２のゲート絶縁膜を間に挟んで対向し、一部がコレクタ電極と接する第２導電形のコレクタ領域と、半導体層の中にコレクタ領域と第２の面との間の一部に設けられ、一部が第２のゲート電極と第２のゲート絶縁膜を間に挟んで対向し、一部がコレクタ電極と接する第１導電形の領域と、を備え、コレクタ電極とコレクタ領域とが接する部分をコンタクト面と定義し、コンタクト面に位置する第１の点と最も近い第２のゲート電極を結んだコンタクト面の中の線分上に存在し、第２のゲート電極から最も遠い点を第２の点と定義し、第２の点と、第２の点と最も近い第２のゲート電極との間の距離をコレクタ電極の実効ゲート距離と定義した場合に、コレクタ電極が第１の実効ゲート距離と、第１の実効ゲート距離と異なる第２の実効ゲート距離を有する。
【００１２】
図１は、第１の実施形態の半導体装置の一部の模式断面図である。図２は、第１の実施形態の半導体装置の第２の面の側の一部の模式平面図である。図１は図２のＡＡ’断面図である。ＡＡ’断面は、第２の面に垂直な断面である。以下、第１導電形がｎ形、第２導電形がｐ形である場合を例に説明する。
【００１３】
第１の実施形態の半導体装置は、半導体層の表面にメインゲート電極を備えるプレーナゲート形のＩＧＢＴ１００である。また、ＩＧＢＴ１００は、半導体層の裏面にコントロールゲート電極を備える。
【００１４】
第１の実施形態のＩＧＢＴ１００は、半導体層１０、エミッタ電極１２、コレクタ電極１４ａ、コレクタ電極１４ｂ、コレクタ電極１４ｃ、コレクタ電極１４ｄ、メインゲート電極１６（第１のゲート電極）、コントロールゲート電極１８ａ（第２のゲート電極）、コントロールゲート電極１８ｂ（第２のゲート電極）、コントロールゲート電極１８ｃ（第２のゲート電極）、第１のゲート絶縁膜２０、第２のゲート絶縁膜２２を備える。
【００１５】
半導体層１０の中には、ｎ形の裏面ドレイン領域２６（領域）、ｐ形のコレクタ領域２８ａ、ｐ形のコレクタ領域２８ｂ、ｐ形のコレクタ領域２８ｃ、ｐ形のコレクタ領域２８ｄ、ｎ形のバッファ領域３０、ｎ−形のドリフト領域３２、ｐ形のベース領域３４、ｎ＋形のエミッタ領域３６、ｐ＋形のコンタクト領域３８が設けられる。
【００１６】
以下、ＩＧＢＴ１００が備える複数のコレクタ電極を総称して、コレクタ電極１４と記載する場合がある。以下、ＩＧＢＴ１００が備える複数のコントロールゲート電極を総称して、コントロールゲート電極１８と記載する場合がある。以下、ＩＧＢＴ１００が備える複数のコレクタ領域を総称して、コレクタ領域２８と記載する場合がある。
【００１７】
半導体層１０は、第１の面Ｐ１と、第１の面Ｐ１に対向する第２の面Ｐ２とを有する。第１の面Ｐ１は半導体層１０の表面、第２の面Ｐ２は半導体層１０の裏面である。半導体層１０は、例えば、単結晶シリコンである。半導体層１０の膜厚は、例えば、４０μｍ以上７００μｍ以下である。
【００１８】
エミッタ電極１２は、半導体層１０の第１の面Ｐ１の側に設けられる。エミッタ電極１２の少なくとも一部は半導体層１０の第１の面Ｐ１に接する。エミッタ電極１２は、例えば、金属である。エミッタ電極１２には、エミッタ電圧（Ｖｅ）が印加される。エミッタ電圧は、例えば、０Ｖである。
【００１９】
コレクタ電極１４ａ、コレクタ電極１４ｂ、コレクタ電極１４ｃ、コレクタ電極１４ｄは、半導体層１０の第２の面Ｐ２の側に設けられる。コレクタ電極１４の少なくとも一部は半導体層１０の第２の面Ｐ２に接する。コレクタ電極１４は、例えば、金属である。
【００２０】
コレクタ電極１４は、電気的に接続される。コレクタ電極１４には、コレクタ電圧（Ｖｃ）が印加される。コレクタ電圧は、例えば、２００Ｖ以上６５００Ｖ以下である。
【００２１】
メインゲート電極１６は、半導体層１０の第１の面Ｐ１の側に設けられる。メインゲート電極１６は、例えば、ｎ形不純物又はｐ形不純物を含む多結晶シリコンである。メインゲート電極１６には、第１のゲート電圧（Ｖｇ１）が印加される。
【００２２】
第１のゲート絶縁膜２０は、メインゲート電極１６と半導体層１０との間に設けられる。第１のゲート絶縁膜２０は、例えば、酸化シリコン膜である。
【００２３】
コントロールゲート電極１８ａ、コントロールゲート電極１８ｂ、コントロールゲート電極１８ｃは、半導体層１０の第２の面Ｐ２の側に設けられる。コントロールゲート電極１８は、例えば、ｎ形不純物又はｐ形不純物を含む多結晶シリコンである。
【００２４】
コントロールゲート電極１８は、電気的に接続される。コントロールゲート電極１８には、第２のゲート電圧（Ｖｇ２）が印加される。
【００２５】
第２のゲート絶縁膜２２は、コントロールゲート電極１８と半導体層１０との間に設けられる。第２のゲート絶縁膜２２は、例えば、酸化シリコン膜である。
【００２６】
ｐ形のコレクタ領域２８ａ、ｐ形のコレクタ領域２８ｂ、ｐ形のコレクタ領域２８ｃ、ｐ形のコレクタ領域２８ｄは、ドリフト領域３２と第２の面Ｐ２との間の一部に設けられる。コレクタ領域２８の一部は、第２の面Ｐ２に接する。
【００２７】
コレクタ領域２８の一部は、第２のゲート絶縁膜２２を間に挟んで、コントロールゲート電極１８に対向する。コントロールゲート電極１８に対向するコレクタ領域２８には、コントロールゲート電極１８によって制御される裏面トランジスタのチャネルが形成される。
【００２８】
コレクタ領域２８は、コレクタ電極１４に電気的に接続される。コレクタ領域２８の一部は、コレクタ電極１４に接する。
【００２９】
ｎ形の裏面ドレイン領域２６は、コレクタ領域２８と第２の面Ｐ２との間の一部に設けられる。裏面ドレイン領域２６の一部は、第２のゲート絶縁膜２２を間に挟んで、コントロールゲート電極１８に対向する。
【００３０】
ｎ形の裏面ドレイン領域２６の一部は、コレクタ電極１４に接する。裏面ドレイン領域２６は、裏面トランジスタのドレインとして機能する。
【００３１】
ｎ形のバッファ領域３０は、第１の面Ｐ１とコレクタ領域２８との間に設けられる。バッファ領域３０は、ドリフト領域３２と第２の面Ｐ２との間に設けられる。バッファ領域３０の一部は、第２のゲート絶縁膜２２を間に挟んで、コントロールゲート電極１８に対向する。
【００３２】
バッファ領域３０のｎ形不純物濃度は、ドリフト領域３２のｎ形不純物濃度よりも高い。
【００３３】
バッファ領域３０は、ＩＧＢＴ１００のオフ状態の際に、空乏層の伸びを抑制する機能を有する。バッファ領域３０の、コントロールゲート電極１８に対向する部分は、裏面トランジスタのソースとして機能する。なお、バッファ領域３０を設けない構成とすることも可能である。
【００３４】
ｎ−形のドリフト領域３２は、バッファ領域３０と第１の面Ｐ１との間に設けられる。ドリフト領域３２のｎ形不純物濃度は、バッファ領域３０のｎ形不純物濃度より低い。
【００３５】
ドリフト領域３２は、ＩＧＢＴ１００のオン状態の際にオン電流の経路となる。ドリフト領域３２は、ＩＧＢＴ１００のオフ状態の際に空乏化し、ＩＧＢＴ１００の耐圧を維持する機能を有する。
【００３６】
ｐ形のベース領域３４は、第１の面Ｐ１とドリフト領域３２との間に設けられる。ベース領域３４の一部は、第１のゲート絶縁膜２０を間に挟んで、メインゲート電極１６に対向する。メインゲート電極１６に対向するベース領域３４には、メインゲート電極１６によって制御されるメイントランジスタのチャネルが形成される。
【００３７】
ｎ形のエミッタ領域３６は、第１の面Ｐ１とベース領域３４との間に設けられる。エミッタ領域３６は、エミッタ電極１２に電気的に接続される。エミッタ領域３６の一部は、エミッタ電極１２に接する。エミッタ領域３６は、ＩＧＢＴ１００のオン状態の際に電子の供給源となる。
【００３８】
ｐ＋形のコンタクト領域３８は、第１の面Ｐ１とベース領域３４との間に設けられる。コンタクト領域３８は、エミッタ電極１２に電気的に接続される。
【００３９】
図２は、ＩＧＢＴ１００の第２の面Ｐ２の側の平面図である。図２に示すように、コレクタ電極１４及びコントロールゲート電極１８は、第１の方向に延伸する。コレクタ電極１４及びコントロールゲート電極１８は、第２の方向に、交互に配置される。
【００４０】
例えば、コレクタ電極１４ａは、コントロールゲート電極１８ａとコントロールゲート電極１８ｂとの間に挟まれる。コレクタ電極１４ａは、第２の方向の両端で、裏面ドレイン領域２６に接する。コレクタ電極１４ａの両側に、裏面トランジスタが設けられる。
【００４１】
また、例えば、コレクタ電極１４ｂは、コントロールゲート電極１８ｂとコントロールゲート電極１８ｃとの間に挟まれる。コレクタ電極１４ｂは、第２の方向の両端で、裏面ドレイン領域２６に接する。コレクタ電極１４ｂの両側に、裏面トランジスタが設けられる。
【００４２】
ＩＧＢＴ１００の備えるコレクタ電極１４には、２種類以上の異なる幅を有するものがある。例えば、コレクタ電極１４ａの第２の方向の幅Ｗ１は、コレクタ電極１４ｂの第２の方向の幅Ｗ２よりも小さい。コレクタ電極１４ａとコレクタ電極１４ｂは、第２の面Ｐ２に垂直なＡＡ’断面において、異なる幅を有する。
【００４３】
ＩＧＢＴ１００の備えるコレクタ電極１４には、２種類以上の異なる実効ゲート距離を有するものがある。言い換えれば、コレクタ電極１４が第１の実効ゲート距離と、第１の実効ゲート距離と異なる第２の実効ゲート距離を有する。コレクタ電極１４の実効ゲート距離は、以下のように定義する。
【００４４】
コレクタ電極１４とコレクタ領域２８とが接する部分をコンタクト面と定義する。そして、コンタクト面に位置する第１の点と最も近いコントロールゲート電極１８（第２のゲート電極）を結んだコンタクト面の中の線分上に存在し、コントロールゲート電極１８から最も遠い点を第２の点と定義する。そして、第２の点と、第２の点と最も近いコントロールゲート電極１８との間の距離をコレクタ電極１４の実効ゲート距離と定義する。
【００４５】
言い換えれば、上記線分上に存在する点の中で、すべてのコントロールゲート電極１８までの最短距離の中で最も短い最短距離が最大値をとる点を第２の点と定義する。そして、上記最大値をコレクタ電極１４の実効ゲート距離と定義する。
【００４６】
なお、第２の点を定義する場合に、第２の点との距離を考慮するコントロールゲート電極１８は、第１の点が存在するコレクタ領域２８に対向する部分を有するコントロールゲート電極１８のみとする。
【００４７】
図３は、第１の実施形態の半導体装置のコレクタ電極の実効ゲート距離の説明図である。図３は、第１の実施形態の半導体装置の第２の面の側の一部の模式平面図である。図３は、図２からコレクタ電極１４を除外した平面図である。
【００４８】
ＩＧＢＴ１００は、コンタクト面４０ａ、コンタクト面４０ｂ、コンタクト面４０ｃ、コンタクト面４０ｄを有する。例えば、コレクタ電極１４ａとコレクタ領域２８ａとの接する部分がコンタクト面４０ａ、コレクタ電極１４ａとコレクタ領域２８との接する部分がコンタクト面４０ｂである。
【００４９】
例えば、コレクタ電極１４ａの実効ゲート距離ＥＤ１は、以下のように定まる。コンタクト面４０ａに位置する第１の点Ｘ１と最も近いコントロールゲート電極１８ｂを結んだコンタクト面４０ａの中の線分Ｌ上に存在し、コントロールゲート電極１８ａ及びコントロールゲート電極１８ｂのいずれからも最も遠い点を第２の点Ｘ２と定義する。そして、第２の点Ｘ２と最も近いコントロールゲート電極１８ｂとの間の距離ＥＤ１をコレクタ電極１４ａの実効ゲート距離ＥＤ１とする。なお、この場合、第２の点Ｘ２とコントロールゲート電極１８ａとの距離も距離ＥＤ１に等しい。
【００５０】
また、例えば、コレクタ電極１４ｂの実効ゲート距離ＥＤ２は、以下のように定まる。コンタクト面４０ｂに位置する第１の点Ｙ１と最も近いコントロールゲート電極１８ｃを結んだコンタクト面４０ｂの中の線分Ｌ’上に存在し、コントロールゲート電極１８ｂ及びコントロールゲート電極１８ｃから最も遠い点を第２の点Ｙ２と定義する。そして、第２の点Ｙ２と最も近いコントロールゲート電極１８ｃとの間の距離ＥＤ２をコレクタ電極１４ｂの実効ゲート距離ＥＤ２とする。なお、この場合、第２の点Ｙ２とコントロールゲート電極１８ｂとの距離も距離ＥＤ２に等しい。
【００５１】
コレクタ電極１４ａの実効ゲート距離ＥＤ１は、コレクタ電極１４ｂの実効ゲート距離ＥＤ２と異なる。実効ゲート距離ＥＤ１は、実効ゲート距離ＥＤ２より小さい。
【００５２】
次に、ＩＧＢＴ１００の動作について説明する。
【００５３】
ＩＧＢＴ１００のオフ状態では、エミッタ電極１２には、エミッタ電圧（Ｖｅ）が印加される。エミッタ電圧は、例えば、０Ｖである。コレクタ電極１４には、コレクタ電圧（Ｖｃ）が印加される。コレクタ電圧は、例えば、２００Ｖ以上６５００Ｖ以下である。
【００５４】
ＩＧＢＴ１００をターンオン動作させて、オン状態にする際に、メインゲート電極１６に第１のゲート電圧（Ｖｇ１）としてターンオン電圧を印加する。ターンオン電圧は、メインゲート電極１６をゲート電極とするメイントランジスタの閾値電圧を超える正の電圧である。ターンオン電圧は、例えば、１５Ｖである。
【００５５】
メインゲート電極１６にターンオン電圧を印加することにより、ｐ形のベース領域３４の第１のゲート絶縁膜２０との界面近傍にｎ形反転層が形成され、ｎ＋形のエミッタ領域３６から電子がｎ形反転層を通ってｎ−形のドリフト領域３２に注入される。ｎ−形のドリフト領域３２に注入された電子は、ｎ形のバッファ領域３０とｐ形のコレクタ領域２８とで形成されるｐｎ接合を順バイアスする。電子は、コレクタ電極１４に到達するとともにｐ形のコレクタ領域２８からホールの注入を引き起こす。ＩＧＢＴ１００がオン状態となる。
【００５６】
ＩＧＢＴ１００がオン状態の際、コントロールゲート電極１８に第２のゲート電圧（Ｖｇ２）として、コレクタ電圧（Ｖｃ）が印加される。コントロールゲート電極１８をゲート電極とする裏面トランジスタはオフ状態となる。
【００５７】
次に、ＩＧＢＴ１００をターンオフ動作させて、オフ状態にする際に、メインゲート電極１６に第１のゲート電圧（Ｖｇ１）としてターンオフ電圧を印加する。ここで、ターンオフ電圧とはメイントランジスタがオン状態とならない閾値電圧以下の電圧であり、例えば、０Ｖである。
【００５８】
メインゲート電極１６にターンオフ電圧を印加することにより、ｐ形のベース領域３４の第１のゲート絶縁膜２０との界面近傍に形成されていたｎ形反転層が消失し、ｎ＋形のエミッタ領域３６からの電子のｎ−形のドリフト領域３２への注入が停止する。ＩＧＢＴ１００がオフ状態に移行する。
【００５９】
メインゲート電極１６にターンオフ電圧を印加すると同時又は時間差を設けて、コントロールゲート電極１８に第２のゲート電圧（Ｖｇ２）として、裏面トランジスタがオン状態となる電圧を印加する。言い換えれば、コントロールゲート電極１８に、ｐ形のコレクタ領域２８の第２のゲート絶縁膜２２との界面近傍に、ｎ形反転層が形成される閾値電圧以上の正の電圧を印加する。
【００６０】
ｐ形のコレクタ領域２８の第２のゲート絶縁膜２２との界面近傍にｎ形反転層が形成されることにより、電子がｎ形のバッファ領域３０から、ｎ形反転層、ｎ形の裏面ドレイン領域２６を通ってコレクタ電極１４へと排出される経路が形成される。つまり、ｎ形のバッファ領域３０とコレクタ電極１４とが短絡する状態、いわゆる、アノード・ショートが生じる。
【００６１】
アノード・ショートが生じることにより、電子がｎ形のバッファ領域３０からｐ形のコレクタ領域２８を通ってコレクタ電極１４へ到達することを妨げ、ｐ形のコレクタ領域２８からドリフト領域３２へのホールの注入を抑制する。ＩＧＢＴ１００のターンオフ動作の際に、ホールの注入を抑制することで、ターンオフ動作の際のテール電流を小さくすることが可能となる。したがって、ＩＧＢＴ１００のターンオフ時間が短くなる。よって、ＩＧＢＴ１００のターンオフ損失が低減する。
【００６２】
次に、第１の実施形態の半導体装置の作用及び効果について説明する。
【００６３】
上述のように、第１の実施形態のＩＧＢＴ１００は、裏面トランジスタを設けることにより、ターンオフ動作の際に、ホールのｎ−形のドリフト領域３２への注入を抑制する。ホールの注入を抑制することで、ターンオフ損失が低減する。しかし、ホールの注入を完全に遮断すると、第２の面Ｐ２側から急激にｎ−形のドリフト領域３２の空乏化が進むおそれがある。この場合、第１の面Ｐ１側から伸びる空乏層と第２の面Ｐ２側から伸びる空乏層がパンチスルーすることで、大きなサージ電圧が発生するおそれがある。
【００６４】
第１の実施形態のＩＧＢＴ１００は、コレクタ電極１４が、２種類以上の異なる実効ゲート距離を有する。例えば、コレクタ電極１４の実効ゲート距離の短い箇所では、電子がｎ形のバッファ領域３０からｐ形のコレクタ領域２８を通ってコレクタ電極１４へ到達することを完全に遮断し、ｎ−形のドリフト領域３２へのホールの注入が生じない。
【００６５】
一方、コレクタ電極１４の実効ゲート距離の長い箇所では、ｐ形のコレクタ領域２８のコントロールゲート電極１８から離れた領域においては、電子がｎ形のバッファ領域３０からｐ形のコレクタ領域２８を通ってコレクタ電極１４へ到達する経路が遮断されない。したがって、この領域では、ホールのｎ−形のドリフト領域３２への注入が止まらない。
【００６６】
ホールがｎ−形のドリフト領域３２へ注入される領域を一部残すことで、ｎ−形のドリフト領域３２の空乏化が抑制され、サージ電圧の発生が抑制される。したがって、第１の実施形態のＩＧＢＴ１００によれば、ターンオフ損失の低減と、サージ電圧の発生の抑制の両立が可能となる。２種類以上のコレクタ電極１４の実効ゲート距離を、調整することにより、ターンオフ損失の低減と、サージ電圧の発生の抑制の両立が容易となる。
【００６７】
さらに、第１の実施形態のＩＧＢＴ１００では、コレクタ電極１４は第２の面Ｐ２の全面には設けられず、部分的に設けられる。したがって、ＩＧＢＴ１００のオン状態において、電子がコレクタ電極１４に抜けることが抑制され、ＩＧＢＴ１００のオン抵抗が低減する。
【００６８】
ＩＧＢＴ１００において、メインゲート電極１６にターンオフ電圧を印加した後、時間差を設けて、コントロールゲート電極１８に、裏面トランジスタがオン状態となる電圧を印加することが好ましい。時間差を設けることにより、第１の面Ｐ１側からのｎ−形のドリフト領域の空乏化に対し、第２の面Ｐ２側からの空乏化を遅らせることができる。したがって、サージ電圧の発生が更に抑制される。サージ電圧の発生を抑制する観点から、上記時間差は１００ｎｓｅｃ以上であることが好ましい。
【００６９】
ＩＧＢＴ１００において、ターンオフ損失の低減と、サージ電圧の発生の抑制の両立をはかるために、コレクタ電極１４の第２の実効ゲート距離が、コレクタ電極１４の第１の実効ゲート距離の１．１倍以上１０倍以下であることが好ましく、１．５倍以上５倍以下であることが好ましい。
【００７０】
以上、第１の実施形態のＩＧＢＴによれば、ＩＧＢＴのターンオフ損失の低減と、サージ電圧の発生の抑制の両立が可能となる。さらに、ＩＧＢＴのオン抵抗の低減が可能となる。
【００７１】
（第２の実施形態）
第２の実施形態の半導体装置は、コレクタ電極が物理的に接続されている点で第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。
【００７２】
図４は、第２の実施形態の半導体装置の一部の模式断面図である。
【００７３】
第２の実施形態の半導体装置は、半導体層の表面にメインゲート電極を備えるプレーナゲート形のＩＧＢＴ２００である。また、ＩＧＢＴ２００は、半導体層の裏面にコントロールゲート電極を備える。
【００７４】
第２の実施形態のＩＧＢＴ２００は、半導体層１０、エミッタ電極１２、コレクタ電極１４ａ、コレクタ電極１４ｂ、コレクタ電極１４ｃ、コレクタ電極１４ｄ、メインゲート電極１６（第１のゲート電極）、コントロールゲート電極１８ａ（第２のゲート電極）、コントロールゲート電極１８ｂ（第２のゲート電極）、コントロールゲート電極１８ｃ（第２のゲート電極）、第１のゲート絶縁膜２０、第２のゲート絶縁膜２２、分離絶縁膜４２を備える。
【００７５】
半導体層１０の中には、ｎ形の裏面ドレイン領域２６（領域）、ｐ形のコレクタ領域２８ａ、ｐ形のコレクタ領域２８ｂ、ｐ形のコレクタ領域２８ｃ、ｐ形のコレクタ領域２８ｄ、ｎ形のバッファ領域３０、ｎ−形のドリフト領域３２、ｐ形のベース領域３４、ｎ＋形のエミッタ領域３６、ｐ＋形のコンタクト領域３８が設けられる。
【００７６】
以下、ＩＧＢＴ２００が備える複数のコレクタ電極を総称して、コレクタ電極１４と記載する場合がある。以下、ＩＧＢＴ２００が備える複数のコントロールゲート電極を総称して、コントロールゲート電極１８と記載する場合がある。以下、ＩＧＢＴ２００が備える複数のコレクタ領域を総称して、コレクタ領域２８と記載する場合がある。
【００７７】
分離絶縁膜４２は、コントロールゲート電極１８とコレクタ電極１４との間に設けられる。コレクタ電極１４ａ、コレクタ電極１４ｂ、コレクタ電極１４ｃ、及び、コレクタ電極１４ｄは、物理的に接続されている。分離絶縁膜４２は、例えば、酸化シリコンである。
【００７８】
例えば、第２の面Ｐ２が露出する開口部を有する分離絶縁膜４２を形成する。そして、開口部の中、及び、分離絶縁膜４２の上にコレクタ電極１４を堆積することで、物理的に接続されたコレクタ電極１４が形成される。
【００７９】
第２の実施形態のＩＧＢＴによれば、第１の実施形態のＩＧＢＴ同様、ＩＧＢＴのターンオフ損失の低減と、サージ電圧の発生の抑制の両立が可能となる。また、ＩＧＢＴのオン抵抗の低減が可能となる。
【００８０】
（第３の実施形態）
第３の実施形態の半導体装置は、コレクタ電極の片側のみに第２のゲート電極が設けられる点で第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。
【００８１】
図５は、第３の実施形態の半導体装置の一部の模式断面図である。図６は、第３の実施形態の半導体装置の第２の面の側の一部の模式平面図である。図５は図６のＢＢ’断面図である。ＢＢ’断面は、第２の面に垂直な断面である。以下、第１導電形がｎ形、第２導電形がｐ形である場合を例に説明する。
【００８２】
第３の実施形態の半導体装置は、半導体層の表面にメインゲート電極を備えるプレーナゲート形のＩＧＢＴ３００である。また、ＩＧＢＴ３００は、半導体層の裏面にコントロールゲート電極を備える。
【００８３】
第３の実施形態のＩＧＢＴ３００は、半導体層１０、エミッタ電極１２、コレクタ電極１４ａ、コレクタ電極１４ｂ、コレクタ電極１４ｃ、コレクタ電極１４ｄ、メインゲート電極１６（第１のゲート電極）、コントロールゲート電極１８（第２のゲート電極）、第１のゲート絶縁膜２０、第２のゲート絶縁膜２２を備える。
【００８４】
半導体層１０の中には、ｎ形の裏面ドレイン領域２６（領域）、ｐ形のコレクタ領域２８ａ、ｐ形のコレクタ領域２８ｂ、ｐ形のコレクタ領域２８ｃ、ｐ形のコレクタ領域２８ｄ、ｎ形のバッファ領域３０、ｎ−形のドリフト領域３２、ｐ形のベース領域３４、ｎ＋形のエミッタ領域３６、ｐ＋形のコンタクト領域３８が設けられる。
【００８５】
以下、ＩＧＢＴ３００が備える複数のコレクタ電極を総称して、コレクタ電極１４と記載する場合がある。以下、ＩＧＢＴ３００が備える複数のコレクタ領域を総称して、コレクタ領域２８と記載する場合がある。
【００８６】
ＩＧＢＴ３００では、コレクタ電極１４の第２の方向の片側のみにコントロールゲート電極１８が設けられる。例えば、コレクタ電極１４ａは、第２の方向の一方の端部のみで、裏面ドレイン領域２６に接する。コレクタ電極１４ａの片側のみに、裏面トランジスタが設けられる。例えば、コレクタ電極１４ｂは、第２の方向の一方の端部のみで、裏面ドレイン領域２６に接する。コレクタ電極１４ｂの片側のみに、裏面トランジスタが設けられる。
【００８７】
なお、ｐ形のコレクタ領域２８ａとｐ形のコレクタ領域２８ｃは、互いに接していてもかまわない。また、ｐ形のコレクタ領域２８ｂとｐ形のコレクタ領域２８ｄは、互いに接していてもかまわない。
【００８８】
ＩＧＢＴ３００の備えるコレクタ電極１４には、例えば、２種類以上の異なる幅を有するものがある。例えば、コレクタ電極１４ａの第２の方向の幅Ｗ１は、コレクタ電極１４ｂの第２の方向の幅Ｗ２よりも小さい。コレクタ電極１４ａとコレクタ電極１４ｂは、第２の面Ｐ２に垂直なＢＢ’断面において、異なる幅を有する。
【００８９】
ＩＧＢＴ３００の備えるコレクタ電極１４には、例えば、２種類以上の異なる実効ゲート距離を有するものがある。言い換えれば、コレクタ電極１４が第１の実効ゲート距離と、第１の実効ゲート距離と異なる第２の実効ゲート距離を有する。
【００９０】
図７は、第３の実施形態の半導体装置のコレクタ電極の実効ゲート距離の説明図である。図７は、第３の実施形態の半導体装置の第２の面の側の一部の模式平面図である。図７は、図６からコレクタ電極１４を除外した平面図である。
【００９１】
ＩＧＢＴ３００は、コンタクト面４０ａ、コンタクト面４０ｂ、コンタクト面４０ｃ、コンタクト面４０ｄを有する。例えば、コレクタ電極１４ａとコレクタ領域２８ａとの接する部分がコンタクト面４０ａ、コレクタ電極１４ａとコレクタ領域２８との接する部分がコンタクト面４０ｂである。
【００９２】
例えば、コレクタ電極１４ａの実効ゲート距離ＥＤ１は、以下のように定まる。コンタクト面４０ａに位置する第１の点Ｘ１と最も近いコントロールゲート電極１８を結んだコンタクト面４０ａの中の線分Ｌ上に存在し、コントロールゲート電極１８から最も遠い点を第２の点Ｘ２と定義する。そして、第２の点Ｘ２と最も近いコントロールゲート電極１８との間の距離ＥＤ１をコレクタ電極１４ａの実効ゲート距離ＥＤ１とする。なお、この場合、第２の点Ｘ２は、コンタクト面４０ａのコントロールゲート電極１８との反対側の端部となる。
【００９３】
また、例えば、コレクタ電極１４ｂの実効ゲート距離ＥＤ２は、以下のように定まる。コンタクト面４０ｂに位置する第１の点Ｙ１と最も近いコントロールゲート電極１８を結んだコンタクト面４０ｂの中の線分Ｌ’上に存在し、コントロールゲート電極１８から最も遠い点を第２の点Ｙ２と定義する。そして、第２の点Ｙ２と最も近いコントロールゲート電極１８との間の距離ＥＤ２をコレクタ電極１４ｂの実効ゲート距離ＥＤ２とする。なお、この場合、第２の点Ｙ２は、コンタクト面４０ｂのコントロールゲート電極１８との反対側の端部となる。
【００９４】
コレクタ電極１４ａの実効ゲート距離ＥＤ１は、コレクタ電極１４ｂの実効ゲート距離ＥＤ２と異なる。実効ゲート距離ＥＤ１は、実効ゲート距離ＥＤ２より小さい。
【００９５】
第３の実施形態のＩＧＢＴによれば、第１の実施形態のＩＧＢＴ同様、ＩＧＢＴのターンオフ損失の低減と、サージ電圧の発生の抑制の両立が可能となる。また、ＩＧＢＴのオン抵抗の低減が可能となる。
【００９６】
（第４の実施形態）
第４の実施形態の半導体装置は、第２のゲート電極の形状が円形である点で第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。
【００９７】
図８は、第４の実施形態の半導体装置の一部の模式断面図である。図８は、第４の実施形態の半導体装置の第２の面の側の一部の模式平面図である。
【００９８】
第４の実施形態の半導体装置は、半導体層の表面にメインゲート電極を備えるプレーナゲート形のＩＧＢＴ４００である。また、ＩＧＢＴ４００は、半導体層の裏面にコントロールゲート電極を備える。
【００９９】
第４の実施形態のＩＧＢＴ４００は、コレクタ電極１４、コントロールゲート電極１８ａ（第２のゲート電極）、コントロールゲート電極１８ｂ（第２のゲート電極）、コントロールゲート電極１８ｃ（第２のゲート電極）、コントロールゲート電極１８ｄ（第２のゲート電極）、コントロールゲート電極１８ｅ（第２のゲート電極）、コントロールゲート電極１８ｆ（第２のゲート電極）を備える。
【０１００】
半導体層１０の中には、ｎ形の裏面ドレイン領域２６（領域）、コレクタ領域２８が設けられる。
【０１０１】
以下、ＩＧＢＴ４００が備える複数のコントロールゲート電極を総称して、コントロールゲート電極１８と記載する場合がある。
【０１０２】
ＩＧＢＴ４００では、コントロールゲート電極１８ａ、コントロールゲート電極１８ｂ、コントロールゲート電極１８ｃ、コントロールゲート電極１８ｄ、コントロールゲート電極１８ｅ、コントロールゲート電極１８ｆが円形である。円形のコントロールゲート電極１８を、コレクタ電極１４が囲む構造を有する。裏面トランジスタは環状のチャネルを有するトランジスタである。
【０１０３】
ＩＧＢＴ４００の備えるコレクタ電極１４には、例えば、２種類以上の異なる実効ゲート距離を有するものがある。言い換えれば、コレクタ電極１４が第１の実効ゲート距離と、第１の実効ゲート距離と異なる第２の実効ゲート距離を有する。
【０１０４】
図９は、第４の実施形態の半導体装置のコレクタ電極の実効ゲート距離の説明図である。図９は、第４の実施形態の半導体装置の第２の面の側の一部の模式平面図である。図９は、図８からコレクタ電極１４を除外した平面図である。
【０１０５】
ＩＧＢＴ４００は、コンタクト面４０を有する。例えば、コレクタ電極１４とコレクタ領域２８との接する部分がコンタクト面４０である。
【０１０６】
例えば、コレクタ電極１４の第１の実効ゲート距離ＥＤ１は、以下のように定まる。コンタクト面４０に位置する第１の点Ｘ１と最も近いコントロールゲート電極１８ｂを結んだコンタクト面４０の中の線分Ｌ上に存在し、コントロールゲート電極１８ｂ及びコントロールゲート電極１８ｅのいずれからも最も遠い点を第２の点Ｘ２と定義する。そして、第２の点Ｘ２と最も近いコントロールゲート電極１８ｂとの間の距離ＥＤ１をコレクタ電極１４の第１の実効ゲート距離ＥＤ１とする。なお、この場合、第２の点Ｘ２とコントロールゲート電極１８ｅとの距離も距離ＥＤ１に等しい。
【０１０７】
例えば、コレクタ電極１４の第２の実効ゲート距離ＥＤ２は、以下のように定まる。コンタクト面４０に位置する第１の点Ｙ１と最も近いコントロールゲート電極１８ｂを結んだコンタクト面４０の中の線分Ｌ’上に存在し、コントロールゲート電極１８ａ、コントロールゲート電極１８ｂ、コントロールゲート電極１８ｄ、及び、コントロールゲート電極１８ｅのいずれからも最も遠い点を第２の点Ｙ２と定義する。そして、第２の点Ｙ２と最も近いコントロールゲート電極１８ｂとの間の距離ＥＤ２をコレクタ電極１４の第２の実効ゲート距離ＥＤ２とする。なお、この場合、第２の点Ｙ２とコントロールゲート電極１８ａ、第２の点Ｙ２とコントロールゲート電極１８ｄ、及び、第２の点Ｙ２とコントロールゲート電極１８ｅとの距離も距離ＥＤ２に等しい。
【０１０８】
コレクタ電極１４の第１の実効ゲート距離ＥＤ１は、コレクタ電極１４の第２の実効ゲート距離ＥＤ２と異なる。第１の実効ゲート距離ＥＤ１は、第２の実効ゲート距離ＥＤ２より小さい。
【０１０９】
第４の実施形態のＩＧＢＴによれば、第１の実施形態のＩＧＢＴ同様、ＩＧＢＴのターンオフ損失の低減と、サージ電圧の発生の抑制の両立が可能となる。また、ＩＧＢＴのオン抵抗の低減が可能となる。
【０１１０】
（第５の実施形態）
第５の実施形態の半導体装置は、バッファ領域が、第２のゲート電極とドリフト領域との間に位置する第１の領域と、コレクタ電極とドリフト領域との間に位置する第２の領域と、を有し、第１の領域の第１導電形不純物濃度が第２の領域の第１導電形不純物濃度よりも高い点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。
【０１１１】
図１０は、第５の実施形態の半導体装置の一部の模式断面図である。以下、第１導電形がｎ形、第２導電形がｐ形である場合を例に説明する。
【０１１２】
第５の実施形態の半導体装置は、半導体層の表面にメインゲート電極を備えるプレーナゲート形のＩＧＢＴ５００である。また、ＩＧＢＴ５００は、半導体層の裏面にコントロールゲート電極を備える。
【０１１３】
第５の実施形態のＩＧＢＴ５００は、半導体層１０、エミッタ電極１２、コレクタ電極１４ａ、コレクタ電極１４ｂ、コレクタ電極１４ｃ、コレクタ電極１４ｄ、メインゲート電極１６（第１のゲート電極）、コントロールゲート電極１８ａ（第２のゲート電極）、コントロールゲート電極１８ｂ（第２のゲート電極）、コントロールゲート電極１８ｃ（第２のゲート電極）、第１のゲート絶縁膜２０、第２のゲート絶縁膜２２を備える。
【０１１４】
半導体層１０の中には、ｎ形の裏面ドレイン領域２６（領域）、ｐ形のコレクタ領域２８ａ、ｐ形のコレクタ領域２８ｂ、ｐ形のコレクタ領域２８ｃ、ｐ形のコレクタ領域２８ｄ、ｎ形のバッファ領域３０、ｎ−形のドリフト領域３２、ｐ形のベース領域３４、ｎ＋形のエミッタ領域３６、ｐ＋形のコンタクト領域３８が設けられる。バッファ領域３０は、高不純物濃度領域３０ａ（第１の領域）と低不純物濃度領域３０ｂ（第２の領域）を有する。
【０１１５】
以下、ＩＧＢＴ５００が備える複数のコレクタ電極を総称して、コレクタ電極１４と記載する場合がある。以下、ＩＧＢＴ５００が備える複数のコントロールゲート電極を総称して、コントロールゲート電極１８と記載する場合がある。以下、ＩＧＢＴ５００が備える複数のコレクタ領域を総称して、コレクタ領域２８と記載する場合がある。
【０１１６】
ｎ形のバッファ領域３０は、高不純物濃度領域３０ａと低不純物濃度領域３０ｂを有する。高不純物濃度領域３０ａは、コントロールゲート電極１８とドリフト領域３２との間に設けられる。低不純物濃度領域３０ｂは、コレクタ電極１４とドリフト領域３２との間に設けられる。低不純物濃度領域３０ｂとコントロールゲート電極１８との距離は、高不純物濃度領域３０ａとコントロールゲート電極１８との距離よりも大きくなる。
【０１１７】
高不純物濃度領域３０ａのｎ形不純物濃度は、低不純物濃度領域３０ｂのｎ形不純物濃度よりも高い。
【０１１８】
低不純物濃度領域３０ｂでは、電子がｎ形のバッファ領域３０からｐ形のコレクタ領域２８を通ってコレクタ電極１４へ到達する経路が維持される。したがって、低不純物濃度領域３０ｂでは、ホールのｎ−形のドリフト領域３２への注入が止まらない。よって、ＩＧＢＴ５００では、更に、サージ電圧の発生が抑制される。
【０１１９】
第５の実施形態のＩＧＢＴによれば、第１の実施形態のＩＧＢＴ同様、ＩＧＢＴのターンオフ損失の低減と、サージ電圧の発生の抑制の両立が可能となる。また、ＩＧＢＴのオン抵抗の低減が可能となる。そして、第１の実施形態のＩＧＢＴより、更に、サージ電圧の発生が抑制される。
【０１２０】
（第６の実施形態）
第６の実施形態の半導体装置は、第１の面と、第１の面と対向する第２の面を有する半導体層と、半導体層の第１の面の側に設けられたエミッタ電極と、半導体層の第２の面の側に設けられた第１のコレクタ電極と、半導体層の第２の面の側に設けられた第２のコレクタ電極と、半導体層の第１の面の側に設けられた第１のゲート電極と、半導体層と第１のゲート電極との間に設けられた第１のゲート絶縁膜と、半導体層の第２の面の側に設けられた第２のゲート電極と、半導体層と第２のゲート電極との間に設けられた第２のゲート絶縁膜と、半導体層の中に設けられた第１導電形のドリフト領域と、半導体層の中にドリフト領域と第２の面との間の一部に設けられ、一部が第２のゲート電極と第２のゲート絶縁膜を間に挟んで対向し、一部が第１のコレクタ電極と接する第２導電形の第１のコレクタ領域と、半導体層の中に第１のコレクタ領域と第２の面との間の一部に設けられ、一部が第２のゲート電極と第２のゲート絶縁膜を間に挟んで対向し、一部が第１のコレクタ電極と接する第１導電形の領域と、半導体層の中にドリフト領域と第２の面との間の一部に設けられ、一部が第２のコレクタ電極と接する第２導電形の第２のコレクタ領域と、を備え、第２のコレクタ電極の第２の面と接する部分は全て第２のコレクタ領域に接する。
【０１２１】
図１１は、第６の実施形態の半導体装置の一部の模式断面図である。以下、第１導電形がｎ形、第２導電形がｐ形である場合を例に説明する。
【０１２２】
第６の実施形態の半導体装置は、半導体層の表面にメインゲート電極を備えるプレーナゲート形のＩＧＢＴ６００である。また、ＩＧＢＴ６００は、半導体層の裏面にコントロールゲート電極を備える。
【０１２３】
第６の実施形態のＩＧＢＴ６００は、半導体層１０、エミッタ電極１２、第１のコレクタ電極１３ａ、第１のコレクタ電極１３ｂ、第１のコレクタ電極１３ｃ、第１のコレクタ電極１３ｄ、第２のコレクタ電極１５、メインゲート電極１６（第１のゲート電極）、コントロールゲート電極１８ａ（第２のゲート電極）、コントロールゲート電極１８ｂ（第２のゲート電極）、第１のゲート絶縁膜２０、第２のゲート絶縁膜２２を備える。
【０１２４】
半導体層１０の中には、ｎ形の裏面ドレイン領域２６（領域）、ｐ形の第１のコレクタ領域２７ａ、ｐ形の第１のコレクタ領域２７ｂ、ｐ形の第１のコレクタ領域２７ｃ、ｐ形の第１のコレクタ領域２７ｄ、ｐ形の第２のコレクタ領域２９、ｎ形のバッファ領域３０、ｎ−形のドリフト領域３２、ｐ形のベース領域３４、ｎ＋形のエミッタ領域３６、ｐ＋形のコンタクト領域３８が設けられる。
【０１２５】
以下、ＩＧＢＴ６００が備える複数の第１のコレクタ電極を総称して、第１のコレクタ電極１３と記載する場合がある。以下、ＩＧＢＴ６００が備える複数のコントロールゲート電極を総称して、コントロールゲート電極１８と記載する場合がある。以下、ＩＧＢＴ６００が備える複数の第１のコレクタ領域を総称して、第１のコレクタ領域２７と記載する場合がある。
【０１２６】
半導体層１０は、第１の面Ｐ１と、第１の面Ｐ１に対向する第２の面Ｐ２とを有する。第１の面Ｐ１は半導体層１０の表面、第２の面Ｐ２は半導体層１０の裏面である。半導体層１０は、例えば、単結晶シリコンである。半導体層１０の膜厚は、例えば、４０μｍ以上７００μｍ以下である。
【０１２７】
エミッタ電極１２は、半導体層１０の第１の面Ｐ１の側に設けられる。エミッタ電極１２の少なくとも一部は半導体層１０の第１の面Ｐ１に接する。エミッタ電極１２は、例えば、金属である。エミッタ電極１２には、エミッタ電圧（Ｖｅ）が印加される。エミッタ電圧は、例えば、０Ｖである。
【０１２８】
第１のコレクタ電極１３ａ、第１のコレクタ電極１３ｂ、第１のコレクタ電極１３ｃ、第１のコレクタ電極１３ｄは、半導体層１０の第２の面Ｐ２の側に設けられる。第１のコレクタ電極１３の少なくとも一部は半導体層１０の第２の面Ｐ２に接する。第１のコレクタ電極１３は、例えば、金属である。
【０１２９】
第１のコレクタ電極１３は、電気的に接続される。第１のコレクタ電極１３には、コレクタ電圧（Ｖｃ）が印加される。コレクタ電圧は、例えば、２００Ｖ以上６５００Ｖ以下である。
【０１３０】
第２のコレクタ電極１５は、半導体層１０の第２の面Ｐ２の側に設けられる。第２のコレクタ電極１５は、半導体層１０の第２の面Ｐ２に接する。第２のコレクタ電極１５は、例えば、金属である。
【０１３１】
第２のコレクタ電極１５の第２の面Ｐ２と接する部分は、全て第２のコレクタ領域２９に接する。
【０１３２】
第２のコレクタ電極１５は、第１のコレクタ電極１３に電気的に接続される。第２のコレクタ電極１５には、コレクタ電圧（Ｖｃ）が印加される。コレクタ電圧は、例えば、２００Ｖ以上６５００Ｖ以下である。
【０１３３】
メインゲート電極１６は、半導体層１０の第１の面Ｐ１の側に設けられる。メインゲート電極１６は、例えば、ｎ形不純物又はｐ形不純物を含む多結晶シリコンである。メインゲート電極１６には、第１のゲート電圧（Ｖｇ１）が印加される。
【０１３４】
第１のゲート絶縁膜２０は、メインゲート電極１６と半導体層１０との間に設けられる。第１のゲート絶縁膜２０は、例えば、酸化シリコン膜である。
【０１３５】
コントロールゲート電極１８ａ、コントロールゲート電極１８ｂは、半導体層１０の第２の面Ｐ２の側に設けられる。コントロールゲート電極１８ａ、１８ｂは、例えば、ｎ形不純物又はｐ形不純物を含む多結晶シリコンである。
【０１３６】
コントロールゲート電極１８ａ、１８ｂは、電気的に接続される。コントロールゲート電極１８ａ、１８ｂには、第２のゲート電圧（Ｖｇ２）が印加される。
【０１３７】
第２のゲート絶縁膜２２は、コントロールゲート電極１８と半導体層１０との間に設けられる。第２のゲート絶縁膜２２は、例えば、酸化シリコン膜である。
【０１３８】
ｐ形の第１のコレクタ領域２７ａ、ｐ形の第１のコレクタ領域２７ｂ、ｐ形の第１のコレクタ領域２７ｃ、ｐ形の第１のコレクタ領域２７ｄは、ドリフト領域３２と第２の面Ｐ２との間の一部に設けられる。第１のコレクタ領域２７の一部は、第２の面Ｐ２に接する。
【０１３９】
第１のコレクタ領域２７の一部は、第２のゲート絶縁膜２２を間に挟んで、コントロールゲート電極１８に対向する。コントロールゲート電極１８に対向する第１のコレクタ領域２７には、コントロールゲート電極１８によって制御される裏面トランジスタのチャネルが形成される。
【０１４０】
第１のコレクタ領域２７は、コレクタ電極１３に電気的に接続される。第１のコレクタ領域２７の一部は、コレクタ電極１３に接する。
【０１４１】
ｐ形の第２のコレクタ領域２９は、ドリフト領域３２と第２の面Ｐ２との間の一部に設けられる。第２のコレクタ領域２９は、第２の面Ｐ２に接する。
【０１４２】
第２のコレクタ領域２９は、第２のコレクタ電極１５に電気的に接続される。第２のコレクタ領域２９の一部は、第２のコレクタ電極１５に接する。
【０１４３】
第２のコレクタ領域２９は、例えば、第１のコレクタ領域２７ａ又は第１のコレクタ領域２７ｂと接していてもかまわない。
【０１４４】
ｎ形の裏面ドレイン領域２６は、第１のコレクタ領域２７と第２の面Ｐ２との間の一部に設けられる。裏面ドレイン領域２６の一部は、第２のゲート絶縁膜２２を間に挟んで、コントロールゲート電極１８に対向する。
【０１４５】
ｎ形の裏面ドレイン領域２６の一部は、第１のコレクタ電極１３に接する。裏面ドレイン領域２６は、裏面トランジスタのドレインとして機能する。
【０１４６】
ｎ形のバッファ領域３０は、第１の面Ｐ１と第１のコレクタ領域２７、第１の面Ｐ１と第２のコレクタ領域２９との間に設けられる。ｎ形のバッファ領域３０は、ドリフト領域３２と第２の面Ｐ２との間に設けられる。ｎ形のバッファ領域３０の一部は、第２のゲート絶縁膜２２を間に挟んで、コントロールゲート電極１８に対向する。
【０１４７】
バッファ領域３０は、ＩＧＢＴ６００のオフ状態の際に、空乏層の伸びを抑制する機能を有する。バッファ領域３０の、コントロールゲート電極１８に対向する部分は、裏面トランジスタのソースとして機能する。なお、ｎ形バッファ領域３０を設けない構成とすることも可能である。
【０１４８】
バッファ領域３０のｎ形不純物濃度は、ドリフト領域３２のｎ形不純物濃度よりも高い。
【０１４９】
ｎ−形のドリフト領域３２は、バッファ領域３０と第１の面Ｐ１との間に設けられる。ドリフト領域３２のｎ形不純物濃度は、バッファ領域３０のｎ形不純物濃度より低い。
【０１５０】
ドリフト領域３２は、ＩＧＢＴ６００のオン状態の際にオン電流の経路となる。ドリフト領域３２は、ＩＧＢＴ６００のオフ状態の際に空乏化し、ＩＧＢＴ６００の耐圧を維持する機能を有する。
【０１５１】
ｐ形のベース領域３４は、第１の面Ｐ１とドリフト領域３２との間に設けられる。ベース領域３４の一部は、第１のゲート絶縁膜２０を間に挟んで、メインゲート電極１６に対向する。メインゲート電極１６に対向するベース領域３４には、メインゲート電極１６によって制御されるメイントランジスタのチャネルが形成される。
【０１５２】
ｎ形のエミッタ領域３６は、第１の面Ｐ１とベース領域３４との間に設けられる。エミッタ領域３６は、エミッタ電極１２に電気的に接続される。エミッタ領域３６の一部は、エミッタ電極１２に接する。エミッタ領域３６は、ＩＧＢＴ６００のオン状態の際に電子の供給源となる。
【０１５３】
ｐ＋形のコンタクト領域３８は、第１の面Ｐ１とベース領域３４との間に設けられる。コンタクト領域３８は、エミッタ電極１２に電気的に接続される。
【０１５４】
次に、ＩＧＢＴ６００の動作について説明する。
【０１５５】
ＩＧＢＴ６００のオフ状態では、エミッタ電極１２には、エミッタ電圧（Ｖｅ）が印加される。エミッタ電圧は、例えば、０Ｖである。第１のコレクタ電極１３及び第２のコレクタ電極１５には、コレクタ電圧（Ｖｃ）が印加される。コレクタ電圧は、例えば、２００Ｖ以上６５００Ｖ以下である。
【０１５６】
ＩＧＢＴ６００をターンオン動作させて、オン状態にする際に、メインゲート電極１６に第１のゲート電圧（Ｖｇ１）としてターンオン電圧を印加する。ターンオン電圧は、メイントランジスタの閾値電圧を超える正の電圧である。ターンオン電圧は、例えば、１５Ｖである。
【０１５７】
メインゲート電極１６にターンオン電圧を印加することにより、ｐ形のベース領域３４の第１のゲート絶縁膜２０との界面近傍にｎ形反転層が形成され、ｎ＋形のエミッタ領域３６から電子がｎ形反転層を通ってｎ−形のドリフト領域３２に注入される。ｎ−形のドリフト領域３２に注入された電子は、ｎ形のバッファ領域３０とｐ形の第１のコレクタ領域２７及び第２のコレクタ領域２９とで形成されるｐｎ接合を順バイアスする。電子は、第１のコレクタ電極１３及び第２のコレクタ電極１５に到達するとともにｐ形のコレクタ領域２８からホールの注入を引き起こす。ＩＧＢＴ６００がオン状態となる。
【０１５８】
ＩＧＢＴ６００がオン状態の際、コントロールゲート電極１８に第２のゲート電圧（Ｖｇ２）として、コレクタ電圧（Ｖｃ）が印加される。裏面トランジスタはオフ状態となる。
【０１５９】
次に、ＩＧＢＴ６００をターンオフ動作させて、オフ状態にする際に、メインゲート電極１６に第１のゲート電圧（Ｖｇ１）としてターンオフ電圧を印加する。ここで、ターンオフ電圧とはメイントランジスタがオン状態とならない閾値電圧以下の電圧であり、例えば、０Ｖである。
【０１６０】
メインゲート電極１６にターンオフ電圧を印加することにより、ｐ形のベース領域３４の第１のゲート絶縁膜２０との界面近傍に形成されていたｎ形反転層が消失し、ｎ＋形のエミッタ領域３６からの電子のｎ−形のドリフト領域３２への注入が停止する。メイントランジスタがオフ状態になり、ＩＧＢＴ６００がオフ状態に移行する。
【０１６１】
メインゲート電極１６にターンオフ電圧を印加すると同時又は時間差を設けて、コントロールゲート電極１８に第２のゲート電圧（Ｖｇ２）として、裏面トランジスタがオン状態となる電圧を印加する。言い換えれば、コントロールゲート電極１８に、ｐ形の第１のコレクタ領域２７の第２のゲート絶縁膜２２との界面近傍にｎ形反転層が形成される閾値電圧以上の正の電圧を印加する。
【０１６２】
ｐ形の第１のコレクタ領域２７の第２のゲート絶縁膜２２との界面近傍にｎ形反転層が形成されることにより、電子がｎ形のバッファ領域３０から、ｎ形反転層、ｎ形の裏面ドレイン領域２６を通って第１のコレクタ電極１３へと排出される経路が形成される。つまり、ｎ形のバッファ領域３０と第１のコレクタ電極１３とが短絡する状態、いわゆる、アノード・ショートが生じる。
【０１６３】
アノード・ショートが生じることにより、電子がｎ形のバッファ領域３０からｐ形の第１のコレクタ領域２７を通って第１のコレクタ電極１３へ到達することを妨げ、ｐ形の第１のコレクタ領域２７からドリフト領域３２へのホールの注入を抑制する。ＩＧＢＴ６００のターンオフ動作の際に、ホールの注入を抑制することで、ターンオフ動作の際のテール電流を小さくすることが可能となる。したがって、ＩＧＢＴ６００のターンオフ時間が短くなる。よって、ＩＧＢＴ６００のターンオフ損失が低減する。
【０１６４】
次に、第６の実施形態の半導体装置の作用及び効果について説明する。
【０１６５】
上述のように、第６の実施形態のＩＧＢＴ６００は、裏面トランジスタを設けることにより、ターンオフ動作の際に、ホールのｎ−形のドリフト領域３２への注入を抑制する。ホールの注入を抑制することで、ターンオフ損失が低減する。しかし、ホールの注入を完全に遮断すると、第２の面Ｐ２側から急激にｎ−形のドリフト領域３２の空乏化が進むおそれがある。この場合、第１の面Ｐ１側から伸びる空乏層と第２の面Ｐ２側から伸びる空乏層がパンチスルーすることで、大きなサージ電圧が発生するおそれがある。
【０１６６】
第６の実施形態のＩＧＢＴ６００は、第２のコレクタ電極１５の第２の面Ｐ２と接する部分は、全て第２のコレクタ領域２９に接する。第２のコレクタ電極１５は、裏面ドレイン領域２６に接しない。第２のコレクタ電極１５には、隣接するコントロールゲート電極１８は設けられない。
【０１６７】
第２のコレクタ電極１５が存在する領域では、電子がｎ形のバッファ領域３０からｐ形のコレクタ領域２８を通ってコレクタ電極１４へ到達する経路が遮断されない。したがって、この領域では、ホールのｎ−形のドリフト領域３２への注入が止まらない。
【０１６８】
ホールがｎ−形のドリフト領域３２へ注入される領域を一部残すことで、ｎ−形のドリフト領域３２の空乏化が抑制され、サージ電圧の発生が抑制される。したがって、第６の実施形態のＩＧＢＴ６００によれば、ターンオフ損失の低減と、サージ電圧の発生の抑制の両立が可能となる。例えば、第２のコレクタ電極１５の幅を、調整することにより、ターンオフ損失の低減と、サージ電圧の発生の抑制の両立が容易となる。
【０１６９】
さらに、第６の実施形態のＩＧＢＴ６００では、第１のコレクタ電極１３及び第２のコレクタ電極１５は、第２の面Ｐ２の全面には設けられず、部分的に設けられる。したがって、ＩＧＢＴ６００のオン状態において、電子が第１のコレクタ電極１３及び第２のコレクタ電極１５に抜けることが抑制され、ＩＧＢＴ６００のオン抵抗が低減する。
【０１７０】
ＩＧＢＴ６００において、メインゲート電極１６にターンオフ電圧を印加した後、時間差を設けて、コントロールゲート電極１８に、裏面トランジスタがオン状態となる電圧を印加することが好ましい。時間差を設けることにより、第１の面Ｐ１側からのｎ−形のドリフト領域の空乏化に対し、第２の面Ｐ２側からの空乏化を遅らせることができる。したがって、サージ電圧の発生が更に抑制される。サージ電圧の発生を抑制する観点から、上記時間差は１００ｎｓｅｃ以上であることが好ましい。
【０１７１】
以上、第６の実施形態のＩＧＢＴによれば、ＩＧＢＴのターンオフ損失の低減と、サージ電圧の発生の抑制の両立が可能となる。さらに、ＩＧＢＴのオン抵抗の低減が可能となる。
【０１７２】
（第７の実施形態）
第７の実施形態の半導体装置は、第１の面と、第１の面と対向する第２の面を有する半導体層と、半導体層の第１の面の側に設けられたエミッタ電極と、半導体層の第２の面の側に設けられたコレクタ電極と、半導体層の第１の面の側に設けられたゲート電極と、半導体層と第１のゲート電極との間に設けられたゲート絶縁膜と、第２の面とコレクタ電極との間の一部に設けられた絶縁層と、を備える。
【０１７３】
図１２は、第７の実施形態の半導体装置の一部の模式断面図である。以下、第１導電形がｎ形、第２導電形がｐ形である場合を例に説明する。
【０１７４】
第７の実施形態の半導体装置は、半導体層の表面にゲート電極を備えるプレーナゲート形のＩＧＢＴ７００である。
【０１７５】
第７の実施形態のＩＧＢＴ７００は、半導体層１０、エミッタ電極１２、コレクタ電極１４、ゲート電極１９、ゲート絶縁膜２３、絶縁層４５を備える。
【０１７６】
半導体層１０の中には、ｎ形の裏面ドレイン領域２６（領域）、ｐ形のコレクタ領域２８、ｎ形のバッファ領域３０、ｎ−形のドリフト領域３２、ｐ形のベース領域３４、ｎ＋形のエミッタ領域３６、ｐ＋形のコンタクト領域３８が設けられる。
【０１７７】
半導体層１０は、第１の面Ｐ１と、第１の面Ｐ１に対向する第２の面Ｐ２とを有する。第１の面Ｐ１は半導体層１０の表面、第２の面Ｐ２は半導体層１０の裏面である。半導体層１０は、例えば、単結晶シリコンである。半導体層１０の膜厚は、例えば、４０μｍ以上７００μｍ以下である。
【０１７８】
エミッタ電極１２は、半導体層１０の第１の面Ｐ１の側に設けられる。エミッタ電極１２の少なくとも一部は半導体層１０の第１の面Ｐ１に接する。エミッタ電極１２は、例えば、金属である。エミッタ電極１２には、エミッタ電圧（Ｖｅ）が印加される。エミッタ電圧は、例えば、０Ｖである。
【０１７９】
コレクタ電極１４は、半導体層１０の第２の面Ｐ２の側に設けられる。コレクタ電極１４のも一部は半導体層１０の第２の面Ｐ２に接する。コレクタ電極１４は、例えば、金属である。
【０１８０】
コレクタ電極１４には、コレクタ電圧（Ｖｃ）が印加される。コレクタ電圧は、例えば、２００Ｖ以上６５００Ｖ以下である。
【０１８１】
絶縁層４５は、第２の面Ｐ２とコレクタ電極１４との間の一部に設けられる。絶縁層４５は、例えば、酸化シリコンである。絶縁層４５は、第２の面Ｐ２に平行な仮想面において、コレクタ電極１４の一部と、コレクタ電極１４の別の一部との間に挟まれる。
【０１８２】
ゲート電極１９は、半導体層１０の第１の面Ｐ１の側に設けられる。ゲート電極１９は、例えば、ｎ形不純物又はｐ形不純物を含む多結晶シリコンである。ゲート電極１９には、第１のゲート電圧（Ｖｇ１）が印加される。
【０１８３】
ゲート絶縁膜２３は、ゲート電極１９と半導体層１０との間に設けられる。ゲート絶縁膜２３は、例えば、酸化シリコンである。
【０１８４】
ｐ形のコレクタ領域２８は、ドリフト領域３２と第２の面Ｐ２との間の一部に設けられる。コレクタ領域２８は、第２の面Ｐ２に接する。
【０１８５】
コレクタ領域２８は、コレクタ電極１４に電気的に接続される。コレクタ領域２８の一部は、コレクタ電極１４に接する。
【０１８６】
ｎ形のバッファ領域３０は、第１の面Ｐ１とコレクタ領域２８との間に設けられる。ｎ形のバッファ領域３０は、ドリフト領域３２と第２の面Ｐ２との間に設けられる。
【０１８７】
バッファ領域３０のｎ形不純物濃度は、ドリフト領域３２のｎ形不純物濃度よりも高い。
【０１８８】
バッファ領域３０は、ＩＧＢＴ７００のオフ状態の際に、空乏層の伸びを抑制する機能を有する。なお、ｎ形バッファ領域３０を設けない構成とすることも可能である。
【０１８９】
ｎ−形のドリフト領域３２は、バッファ領域３０と第１の面Ｐ１との間に設けられる。ドリフト領域３２のｎ形不純物濃度は、バッファ領域３０のｎ形不純物濃度より低い。
【０１９０】
ドリフト領域３２は、ＩＧＢＴ７００のオン状態の際にオン電流の経路となる。ドリフト領域３２は、ＩＧＢＴ７００のオフ状態の際に空乏化し、ＩＧＢＴ７００の耐圧を維持する機能を有する。
【０１９１】
ｐ形のベース領域３４は、第１の面Ｐ１とドリフト領域３２との間に設けられる。ベース領域３４の一部は、ゲート絶縁膜２３を間に挟んで、ゲート電極１９に対向する。ゲート電極１９に対向するベース領域３４には、ゲート電極１９によって制御されるメイントランジスタのチャネルが形成される。
【０１９２】
ｎ形のエミッタ領域３６は、第１の面Ｐ１とベース領域３４との間に設けられる。エミッタ領域３６は、エミッタ電極１２に電気的に接続される。エミッタ領域３６の一部は、エミッタ電極１２に接する。エミッタ領域３６は、ＩＧＢＴ７００のオン状態の際に電子の供給源となる。
【０１９３】
ｐ＋形のコンタクト領域３８は、第１の面Ｐ１とベース領域３４との間に設けられる。コンタクト領域３８は、エミッタ電極１２に電気的に接続される。
【０１９４】
次に、ＩＧＢＴ７００の動作について説明する。
【０１９５】
ＩＧＢＴ７００のオフ状態では、エミッタ電極１２には、エミッタ電圧（Ｖｅ）が印加される。エミッタ電圧は、例えば、０Ｖである。コレクタ電極１４には、コレクタ電圧（Ｖｃ）が印加される。コレクタ電圧は、例えば、２００Ｖ以上６５００Ｖ以下である。
【０１９６】
ＩＧＢＴ７００をターンオン動作させて、オン状態にする際に、ゲート電極１９に第１のゲート電圧（Ｖｇ）としてターンオン電圧を印加する。ターンオン電圧は、メイントランジスタの閾値電圧を超える電圧である。ターンオン電圧は、例えば、１５Ｖである。
【０１９７】
ゲート電極１９にターンオン電圧を印加することにより、ｐ形のベース領域３４のゲート絶縁膜２３との界面近傍にｎ形反転層が形成され、ｎ＋形のエミッタ領域３６から電子がｎ形反転層を通ってｎ−形のドリフト領域３２に注入される。ｎ−形のドリフト領域３２に注入された電子は、ｎ形のバッファ領域３０とｐ形のコレクタ領域２８とで形成されるｐｎ接合を順バイアスする。電子は、コレクタ電極１４に到達するとともにｐ形のコレクタ領域２８からホールの注入を引き起こし、ＩＧＢＴ７００がオン状態となる。
【０１９８】
次に、ＩＧＢＴ７００をターンオフ動作させて、オフ状態にする際に、ゲート電極１９に第１のゲート電圧（Ｖｇ）としてターンオフ電圧を印加する。ここで、ターンオフ電圧とはメイントランジスタがオン状態とならない閾値電圧以下の電圧であり、例えば、０Ｖである。
【０１９９】
ゲート電極１９にターンオフ電圧を印加することにより、ｐ形のベース領域３４のゲート絶縁膜２３との界面近傍に形成されていたｎ形反転層が消失し、ｎ＋形のエミッタ領域３６からの電子のｎ−形のドリフト領域３２への注入が停止する。ＩＧＢＴ７００がオフ状態に移行する。
【０２００】
次に、第７の実施形態の半導体装置の作用及び効果について説明する。
【０２０１】
第７の実施形態のＩＧＢＴ７００では、コレクタ電極１４は第２の面Ｐ２の全面には設けられず、部分的に設けられる。したがって、ＩＧＢＴ７００のオン状態において、電子がコレクタ電極１４に抜けることが抑制され、ＩＧＢＴ７００のオン抵抗が低減する。
【０２０２】
以上、第７の実施形態のＩＧＢＴによれば、ＩＧＢＴのオン抵抗の低減が可能となる。
【０２０３】
（第８の実施形態）
第８の実施形態の半導体装置は、第１の面と、前記第１の面と対向する第２の面を有する半導体層と、半導体層の前記第１の面の側に設けられたエミッタ電極と、半導体層の第２の面の側に設けられたコレクタ電極と、半導体層の第１の面の側に設けられた第１のゲート電極と、記半導体層の第２の面の側に設けられた第２のゲート電極と、半導体層の中に設けられた第１導電形のドリフト領域と、半導体層の中にドリフト領域と第２の面との間の一部に設けられ、一部が第２のゲート電極と対向し、一部がコレクタ電極と接する第２導電形のコレクタ領域と、半導体層の中にコレクタ領域と第２の面との間の一部に設けられ、一部が第２のゲート電極と対向し、一部がコレクタ電極と接する第１導電形の領域と、を備え、コレクタ電極とコレクタ領域とが接する部分をコンタクト面と定義し、コンタクト面に位置する第１の点と最も近い第２のゲート電極を結んだコンタクト面の中の線分上に存在し、第２のゲート電極から最も遠い点を第２の点と定義し、第２の点と、第２の点と最も近いコンタクト面の端部との間の距離をコレクタ電極の実効幅と定義した場合に、コレクタ電極が第１の実効幅と、第１の実効幅と異なる第２の実効幅を有する。
【０２０４】
第８の実施形態の半導体装置は、実効ゲート距離にかえて実行幅を定義する点でで、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。
【０２０５】
第８の実施形態の半導体装置は、半導体層の表面にメインゲート電極を備えるプレーナゲート形のＩＧＢＴ８００である。また、ＩＧＢＴ８００は、半導体層の裏面にコントロールゲート電極を備える。ＩＧＢＴ８００は、第１の実施形態のＩＧＢＴ１００と同一の構造を有する。
【０２０６】
ＩＧＢＴ８００の備えるコレクタ電極１４には、２種類以上の異なる実効幅を有するものがある。言い換えれば、コレクタ電極１４が第１の実効幅と、第１の実効幅と異なる第２の実効幅を有する。コレクタ電極１４の実効幅は、以下のように定義する。
【０２０７】
コレクタ電極１４とコレクタ領域２８とが接する部分をコンタクト面と定義する。そして、コンタクト面に位置する第１の点と最も近いコントロールゲート電極１８（第２のゲート電極）を結んだコンタクト面の中の線分上に存在し、コントロールゲート電極１８から最も遠い点を第２の点と定義する。そして、第２の点と、第２の点と最も近いコンタクト面の端部との間の距離をコレクタ電極１４の実効幅と定義する。
【０２０８】
言い換えれば、上記線分上に存在する点の中で、すべてのコンタクト面の端部までの最短距離の中で最も短い最短距離が最大値をとる点を第２の点と定義する。そして、上記最大値をコレクタ電極１４の実効幅と定義する。
【０２０９】
なお、第２の点を定義する場合に、第２の点との距離を考慮するコントロールゲート電極１８は、第１の点が存在するコレクタ領域２８に対向する部分を有するコントロールゲート電極１８のみとする。
【０２１０】
図１３は、第８の実施形態の半導体装置のコレクタ電極の実効幅の説明図である。図１３は、第１の実施形態の半導体装置の第２の面の側の一部の模式平面図と同様である。図１３は、図２からコレクタ電極１４を除外した平面図と同様である。
【０２１１】
ＩＧＢＴ１００は、コンタクト面４０ａ、コンタクト面４０ｂ、コンタクト面４０ｃ、コンタクト面４０ｄを有する。例えば、コレクタ電極１４ａとコレクタ領域２８ａとの接する部分がコンタクト面４０ａ、コレクタ電極１４ａとコレクタ領域２８との接する部分がコンタクト面４０ｂである。
【０２１２】
例えば、コレクタ電極１４ａの実効幅ＥＷ１は、以下のように定まる。コンタクト面４０ａに位置する第１の点Ｘ１と最も近いコントロールゲート電極１８ｂを結んだコンタクト面４０ａの中の線分Ｌ上に存在し、コントロールゲート電極１８ａ及びコントロールゲート電極１８ｂのいずれからも最も遠い点を第２の点Ｘ２と定義する。そして、第２の点Ｘ２と最も近いコンタクト面の端部との間の距離ＥＷ１をコレクタ電極１４ａの実効幅ＥＷ１とする。なお、この場合、第２の点Ｘ２とコントロールゲート電極１８ａの側のコンタクト面の端部との距離も距離ＥＷ１に等しい。
【０２１３】
また、例えば、コレクタ電極１４ｂの実効幅ＥＷ２は、以下のように定まる。コンタクト面４０ｂに位置する第１の点Ｙ１と最も近いコントロールゲート電極１８ｃを結んだコンタクト面４０ｂの中の線分Ｌ’上に存在し、コントロールゲート電極１８ｂ及びコントロールゲート電極１８ｃから最も遠い点を第２の点Ｙ２と定義する。そして、第２の点Ｙ２と最も近いコンタクト面の端部との間の距離ＥＷ２をコレクタ電極１４ｂの実効幅ＥＷ２とする。なお、この場合、第２の点Ｙ２とコントロールゲート電極１８ｂ側のコンタクト面の端部との距離も距離ＥＷ２に等しい。
【０２１４】
コレクタ電極１４ａの実効幅ＥＷ１は、コレクタ電極１４ｂの実効幅ＥＷ２と異なる。実効幅ＥＷ１は、実効幅ＥＷ２より小さい。
【０２１５】
第８の実施形態のＩＧＢＴによれば、第１の実施形態のＩＧＢＴと同様、ターンオフ損失の低減と、サージ電圧の発生の抑制の両立が可能となる。さらに、ＩＧＢＴのオン抵抗の低減が可能となる。
【０２１６】
第１ないし第８の実施形態においては、半導体層が単結晶シリコンである場合を例に説明したが、半導体層は単結晶シリコンに限られることはない。例えば、単結晶炭化珪素など、その他の単結晶半導体であっても構わない。
【０２１７】
第１ないし第８の実施形態においては、メイントランジスタや裏面トランジスタが、プレーナゲート型である場合を例に説明したが、メイントランジスタや裏面トランジスタがトレンチ内にゲート電極が設けられるトレンチゲート型であってもかまわない。
【０２１８】
第１ないし第８の実施形態においては、第１導電形がｎ形、第２導電形がｐ形である場合を例に説明したが、第１導電形をｐ形、第２導電形をｎ形とすることも可能である。
【０２１９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０２２０】
１０      半導体層
１２      エミッタ電極
１３ａ    第１のコレクタ電極
１３ｂ    第１のコレクタ電極
１３ｃ    第１のコレクタ電極
１３ｄ    第１のコレクタ電極
１４      コレクタ電極
１４ａ    コレクタ電極
１４ｂ    コレクタ電極
１４ｃ    コレクタ電極
１４ｄ    コレクタ電極
１５      第２のコレクタ電極
１６      メインゲート電極（第１のゲート電極）
１８      コントロールゲート電極（第２のゲート電極）
１８ａ    コントロールゲート電極（第２のゲート電極）
１８ｂ    コントロールゲート電極（第２のゲート電極）
１８ｃ    コントロールゲート電極（第２のゲート電極）
１８ｄ    コントロールゲート電極（第２のゲート電極）
１８ｅ    コントロールゲート電極（第２のゲート電極）
１８ｆ    コントロールゲート電極（第２のゲート電極）
１９      ゲート電極
２６      裏面ドレイン領域（領域）
２７ａ    第１のコレクタ領域
２７ｂ    第１のコレクタ領域
２７ｃ    第１のコレクタ領域
２７ｄ    第１のコレクタ領域
２８      コレクタ領域
２８ａ    コレクタ領域
２８ｂ    コレクタ領域
２８ｃ    コレクタ領域
２８ｄ    コレクタ領域
２９      第２のコレクタ領域
３０      バッファ領域
３０ａ    高不純物濃度領域（第１の領域）
３０ｂ    低不純物濃度領域（第２の領域）
３２      ドリフト領域
４０      コンタクト面
４０ａ    コンタクト面
４０ｂ    コンタクト面
４０ｃ    コンタクト面
４０ｄ    コンタクト面
４５      絶縁層
１００    ＩＧＢＴ（半導体装置）
２００    ＩＧＢＴ（半導体装置）
３００    ＩＧＢＴ（半導体装置）
４００    ＩＧＢＴ（半導体装置）
５００    ＩＧＢＴ（半導体装置）
６００    ＩＧＢＴ（半導体装置）
７００    ＩＧＢＴ（半導体装置）
ＥＤ１    第１の実効ゲート距離
ＥＤ１    第２の実効ゲート距離
ＥＷ１    第１の実効幅
ＥＷ２    第２の実効幅
Ｌ        線分
Ｌ’      線分
Ｐ１      第１の面
Ｐ２      第２の面
Ｘ１      第１の点
Ｘ２      第２の点
Ｙ１      第１の点
Ｙ２      第２の点
【図１】
2020047789.tif 000003
【図２】
2020047789.tif 000004
【図３】
2020047789.tif 000005
【図４】
2020047789.tif 000006
【図５】
2020047789.tif 000007
【図６】
2020047789.tif 000008
【図７】
2020047789.tif 000009
【図８】
2020047789.tif 000010
【図９】
2020047789.tif 000011
【図１０】
2020047789.tif 000012
【図１１】
2020047789.tif 000013
【図１２】
2020047789.tif 000014
【図１３】
2020047789.tif 000015