(57)【要約】【課題】材料の酸化などにより形成される膜の性能を向上させる。【解決手段】一の実施形態によれば、半導体装置は、基板上にて、前記基板の表面に垂直な第１方向に交互に設けられた複数の電極層および複数の絶縁層と、前記電極層および前記絶縁層内に設けられ、前記第１方向に延びる形状を有し、前記基板の表面に平行な第２方向に互いに隣接する複数の半導体層とを備える。前記装置はさらに、前記半導体層と前記電極層との間に、前記基板の表面に平行で前記第２方向とは異なる第３方向に前記半導体層を挟むように設けられた第１および第２電荷蓄積層を備える。前記装置はさらに、前記第２方向に互いに隣接する前記半導体層間に設けられた複数の絶縁膜であって、前記第２方向に第１幅を有する第１絶縁膜と、前記第２方向に前記第１幅よりも長い第２幅を有し、前記第１絶縁膜内の窒素濃度と異なる窒素濃度を有する第２絶縁膜とを含む、複数の絶縁膜を備える。【選択図】図１
2020047620.tif 000002
【特許請求の範囲】
【請求項１】
基板上にて、前記基板の表面に垂直な第１方向に交互に設けられた複数の電極層および複数の絶縁層と、
前記電極層および前記絶縁層内に設けられ、前記第１方向に延びる形状を有し、前記基板の表面に平行な第２方向に互いに隣接する複数の半導体層と、
前記半導体層と前記電極層との間に、前記基板の表面に平行で前記第２方向とは異なる第３方向に前記半導体層を挟むように設けられた第１および第２電荷蓄積層と、
前記第２方向に互いに隣接する前記半導体層間に設けられた複数の絶縁膜であって、前記第２方向に第１幅を有する第１絶縁膜と、前記第２方向に前記第１幅よりも長い第２幅を有し、前記第１絶縁膜内の窒素濃度と異なる窒素濃度を有する第２絶縁膜とを含む、複数の絶縁膜と、
を備える半導体装置。
【請求項２】
前記第１または第２絶縁膜は、第１材料を含む部分と、前記第１材料と異なる第２材料を含む部分とを備える、請求項１に記載の半導体装置。
【請求項３】
前記第１または第２絶縁膜は、前記第１材料を含む第１部分と、前記第２材料を含み、前記第１部分の上面に設けられた第２部分と、前記第２材料を含み、前記第１部分の側面に設けられた第３部分とを備える、請求項２に記載の半導体装置。
【請求項４】
前記第３部分は、前記第１部分と前記半導体層との間に設けられている、請求項３に記載の半導体装置。
【請求項５】
前記第１材料は、少なくともシリコンおよび窒素を含み、前記第２材料は、少なくともシリコンおよび酸素を含む、請求項２から４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１および第２絶縁膜の各々は、前記第１材料を含む部分と、前記第２材料を含む部分とを備える、請求項２から５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１絶縁膜内の平均窒素濃度は、１．０ａｔｏｍｓ％以下であり、前記第２絶縁膜は、前記第１材料を含む部分と、前記第２材料を含む部分とを備える、請求項２から５のいずれか１項に記載の半導体装置。
【請求項８】
前記第２絶縁膜内の窒素濃度は、前記第１絶縁膜内の窒素濃度よりも低い、請求項１から５のいずれか１項に記載の半導体装置。
【請求項９】
前記第２絶縁膜内の窒素濃度は、前記第１絶縁膜内の窒素濃度よりも高い、請求項１から５のいずれか１項に記載の半導体装置。
【請求項１０】
基板上に、第１材料を含む第１部分を備える絶縁膜を形成し、
前記絶縁膜を酸化して、前記絶縁膜内の前記第１部分の上面に、前記第１材料と異なる第２材料を含む第２部分を形成し、
前記第２部分の形成後に前記絶縁膜に少なくとも１つの凹部を形成して、前記絶縁膜を複数の絶縁膜に分割し、
前記複数の絶縁膜を酸化して、前記複数の絶縁膜のいずれかの絶縁膜内の前記第１部分の側面に、前記第２材料を含む第３部分を形成する、
ことを含む半導体装置の製造方法。
【請求項１１】
前記第１材料は、塗布液である、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記塗布液は、ポリシラザン液である、請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記複数の絶縁膜は、第１幅を有し前記第１、第２、および第３部分を備える第１絶縁膜と、前記第１幅よりも長い第２幅を有し前記第１、第２、および第３部分を備える第２絶縁膜とを含むよう加工される、請求項１０から１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記複数の絶縁膜は、第１幅を有し前記第１および第２材料のうちの前記第２材料のみを備える第１絶縁膜と、前記第１幅よりも長い第２幅を有し前記第１、第２、および第３部分を備える第２絶縁膜とを含むよう加工される、請求項１０から１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
基板上に複数の第１膜と複数の第２膜とを交互に形成し、
前記第１および第２膜に溝を形成し、
前記溝内に、第１材料を含む第１部分を備える絶縁膜と、前記絶縁膜を挟むように配置された第１および第２電荷蓄積層とを形成し、
前記絶縁膜を酸化して、前記絶縁膜内の前記第１部分の上面に、前記第１材料と異なる第２材料を含む第２部分を形成し、
前記第２部分の形成後に前記絶縁膜に少なくとも１つの凹部を形成して、前記絶縁膜を複数の絶縁膜に分割し、
前記複数の絶縁膜を酸化して、前記複数の絶縁膜のいずれかの絶縁膜内の前記第１部分の側面に、前記第２材料を含む第３部分を形成し、
前記第３部分の形成後に前記凹部内に少なくとも１つの半導体層を形成する、
ことを含む半導体装置の製造方法。
【請求項１６】
前記溝は、前記基板の表面に平行に延びる第１領域と、前記第１領域を挟むように配置された第２および第３領域とを含み、
前記絶縁膜は、前記第１領域内に形成され、
前記第１および第２電荷蓄積層はそれぞれ、前記第２および第３領域内に形成される、
請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記凹部は、前記第１および第２電荷蓄積層の間に形成される、請求項１５または１６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
基板上に塗布液を供給し、塗布液を酸化することで酸化膜を形成する場合がある。この場合、塗布液を十分に酸化しないと、得られる酸化膜のエッチング耐性が低くなるなど、酸化膜の性能が低下することが問題となる。これは、塗布液以外の材料から酸化膜以外の膜を形成する場合でも同様である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−５０３７５号公報
【特許文献２】特開２０１２−２８５９０号公報
【特許文献３】特開２０１３−２４３１７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
材料の酸化などにより形成される膜の性能を向上させることが可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体装置は、基板上にて、前記基板の表面に垂直な第１方向に交互に設けられた複数の電極層および複数の絶縁層を備える。前記装置はさらに、前記電極層および前記絶縁層内に設けられ、前記第１方向に延びる形状を有し、前記基板の表面に平行な第２方向に互いに隣接する複数の半導体層を備える。前記装置はさらに、前記半導体層と前記電極層との間に、前記基板の表面に平行で前記第２方向とは異なる第３方向に前記半導体層を挟むように設けられた第１および第２電荷蓄積層を備える。前記装置はさらに、前記第２方向に互いに隣接する前記半導体層間に設けられた複数の絶縁膜であって、前記第２方向に第１幅を有する第１絶縁膜と、前記第２方向に前記第１幅よりも長い第２幅を有し、前記第１絶縁膜内の窒素濃度と異なる窒素濃度を有する第２絶縁膜とを含む、複数の絶縁膜を備える。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態の半導体装置の構造を示す断面図である。
【図２】第１実施形態の半導体装置の構造を示す別の断面図である。
【図３】第１実施形態の半導体装置の製造方法を示す断面図である。
【図４】第１実施形態の半導体装置の構造を示す断面図である。
【図５】第１実施形態の半導体装置の製造方法を示す断面図(1/6)である。
【図６】第１実施形態の半導体装置の製造方法を示す断面図(2/6)である。
【図７】第１実施形態の半導体装置の製造方法を示す断面図(3/6)である。
【図８】第１実施形態の半導体装置の製造方法を示す断面図(4/6)である。
【図９】第１実施形態の半導体装置の製造方法を示す断面図(5/6)である。
【図１０】第１実施形態の半導体装置の製造方法を示す断面図(6/6)である。
【図１１】第１実施形態の比較例の半導体装置の製造方法を示す断面図である。
【図１２】第１実施形態の半導体装置の製造方法を示す断面図である。
【図１３】第１実施形態の変形例の半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。図１〜図１３において、同一または類似の構成には同一の符号を付し、重複する説明は省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す断面図である。
【０００９】
図１(ａ)は、基板（図示せず）の表面に平行な一断面を示しており、図１(ｂ)は、基板の表面に平行な別の断面を示している。本実施形態の半導体装置は、例えば３次元メモリである。以下、本実施形態の半導体装置の構造を、図１(ａ)を参照して説明し、その説明の中で図１(ｂ)も適宜参照する。
【００１０】
本実施形態の半導体装置は、チャネル半導体層１と、トンネル絶縁膜２と、電荷蓄積層の例である複数の浮遊ゲート３と、複数のブロック絶縁膜４と、電極層の例である複数の制御ゲート５と、第１および第２絶縁膜を含む複数の絶縁膜の例である複数の埋込絶縁膜６と、複数の絶縁層７と、コア絶縁膜８とを備えている。また、各ブロック絶縁膜４は、第１ブロック絶縁膜４ａ、第２ブロック絶縁膜４ｂ、および第３ブロック絶縁膜４ｃを備えている。各制御ゲート５は、バリアメタル層５ａおよび電極材層５ｂを備えている。
【００１１】
本実施形態では、基板上にてＺ方向に複数の制御ゲート５と複数の絶縁層７とが交互に形成されている。基板は例えば、シリコン基板などの半導体基板である。図１(ａ)および図１(ｂ)は、基板の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。Ｚ方向は第１方向の例であり、Ｙ方向は第２方向の例であり、Ｘ方向は第３方向の例である。
【００１２】
各制御ゲート５のバリアメタル層５ａは、例えばチタン窒化膜（ＴｉＮ）である。各制御ゲート５の電極材層５ｂは、例えばタングステン層（Ｗ）である。各絶縁層７は、例えばシリコン酸化膜（ＳｉＯ２）である。図１(ａ)は、１層分の制御ゲート５の断面を示しており、図１(ｂ)は、１層分の絶縁層７の断面を示している。本実施形態のバリアメタル層５ａは、図１(ａ)に示す箇所に加え、絶縁層７の上面や下面にも形成されている。また、本実施形態の複数の制御ゲート５と複数の絶縁層７は、基板上に何らかの層（例えば層間絶縁膜）を介して交互に形成されている。
【００１３】
コア絶縁膜８は、これらの制御ゲート５および絶縁層７内に形成され、Ｚ方向に延びる柱状の形状を有している。チャネル半導体層１は、これらの制御ゲート５および絶縁層７内に形成され、Ｚ方向に延びる管状の形状を有しており、コア絶縁膜８を包囲している。トンネル絶縁膜２は、これらの制御ゲート５および絶縁層７内に形成され、Ｚ方向に延びる管状の形状を有しており、チャネル半導体層１を包囲している。コア絶縁膜８は、例えばシリコン酸化膜である。チャネル半導体層１は、例えばポリシリコン層である。トンネル絶縁膜２は、例えばシリコン酸化膜である。なお、本実施形態の半導体装置は、コア絶縁膜８を備えていなくてもよく、この場合のチャネル半導体層１は例えば、Ｚ方向に延びる柱状の形状を有することとなる。
【００１４】
浮遊ゲート３は、チャネル半導体層１と制御ゲート５との間に形成されている。浮遊ゲート３は、図１(ａ)に示すように、チャネル半導体１を挟むように形成されており、その結果、チャネル半導体層１は、浮遊ゲート３の間に位置している。図１(ａ)に示す一方の浮遊ゲート３は、第１電荷蓄積層の例であり、図１(ａ)に示す他方の浮遊ゲート３は、第２電荷蓄積層の例である。浮遊ゲート３は、例えばポリシリコン層、メタル金属層、シリコン窒化膜（ＳｉＮ）などである。浮遊ゲート３は、図１(ｂ)の断面には設けられておらず、制御ゲート５ごとに分断されている点に留意されたい。
【００１５】
ブロック絶縁膜４は、チャネル半導体層１と制御ゲート５との間に形成されている。ブロック絶縁膜４は、図１(ａ)に示すように、チャネル半導体１を挟むように形成されており、その結果、チャネル半導体１は、ブロック絶縁膜４の間に位置している。各ブロック絶縁膜４の第１ブロック絶縁膜４ａ、第２ブロック絶縁膜４ｂ、および第３ブロック絶縁膜４ｃは、対応する浮遊ゲート３を順に部分的に包囲している。第１から第３ブロック絶縁膜４ａ〜４ｃは、例えばシリコン酸化膜やメタル絶縁膜などである。ブロック絶縁膜４は、図１(ｂ)の断面には設けられておらず、制御ゲート５ごとに分断されている点に留意されたい。
【００１６】
埋込絶縁膜６は、複数の制御ゲート５および複数の絶縁層７内に、コア絶縁膜８、チャネル半導体１、およびトンネル絶縁膜２を挟むように形成されている。埋込絶縁膜６の例は、ポリシラザン（ＰＳＺ）膜や、ポリシラザン膜とシリコン酸化膜とを含む絶縁膜である。ポリシラザンは、（ＳｉＨ２ＮＨ）ｎで表されるポリマーであり（Ｈは水素、ｎは正の整数）、シリコン、窒素、および水素を含有している。浮遊ゲート３とブロック絶縁膜４は、埋込絶縁膜６を挟むように形成されている。バリアメタル層５ａは、第３ブロック絶縁膜４ｃおよび埋込絶縁膜６の側面に形成されている。
【００１７】
図２は、第１実施形態の半導体装置の構造を示す別の断面図である。図２は、図１(ａ)と同じ断面を示している。
【００１８】
本実施形態の半導体装置は、図２に示すように、Ｙ方向に沿って複数のチャネル半導体層１と複数の埋込絶縁膜６とを交互に備えている。これらのチャネル半導体層１は、Ｙ方向に互いに隣接している。本実施形態の半導体装置はさらに、チャネル半導体層１ごとにトンネル絶縁膜２と、複数の浮遊ゲート３と、複数のブロック絶縁膜４とを備えている。図２は、５個のチャネル半導体層１により構成された５個のメモリセルを示している。各メモリセルの構造は、図１を参照して説明した通りである。
【００１９】
符号６ａは、＋Ｙ方向の端部に配置された埋込絶縁膜６を示し、符号６ｂは、−Ｙ方向の端部に配置された埋込絶縁膜６を示している。本実施形態の埋込絶縁膜６ａは、＋Ｚ方向と−Ｙ方向の面がシリコン酸化膜で形成され、その他の部分がポリシラザン膜で形成されている。また、本実施形態の埋込絶縁膜６ｂは、＋Ｚ方向と＋Ｙ方向の面がシリコン酸化膜で形成され、その他の部分がポリシラザン膜で形成されている。また、本実施形態のその他の埋込絶縁膜６は、＋Ｚ方向と±Ｙ方向の面がシリコン酸化膜で形成され、その他の部分がポリシラザン膜で形成されているか、あるいはその全体がシリコン酸化膜で形成されている。これらの場合、ポリシラザン膜は第１材料の例であり、シリコン酸化膜は第２材料の例である。本実施形態では、埋込絶縁膜６ａ内の窒素濃度や、埋込絶縁膜６ｂ内の窒素濃度は、その他の埋込絶縁膜６内の窒素濃度よりも低くまたは高くなっている。埋込絶縁膜６の詳細については後述する。
【００２０】
図３は、第１実施形態の半導体装置の製造方法を示す断面図である。
【００２１】
まず、基板上に複数の電極材層５ｂと複数の絶縁層７とを交互に形成し、これらの電極材層５ｂおよび絶縁層７を貫通する溝Ｔを形成する（図３(ａ)）。電極材層５ｂは第１膜の例であり、絶縁層７は第２膜の例である。溝Ｔは、Ｙ方向に延びる帯状領域と、帯状領域を挟むように配置された半円領域とを含んでいる。帯状領域は第１領域の例であり、半円領域は第２および第３領域の例である。次に、電極材層５ｂの側面にバリアメタル層５ａを形成する（図３(ａ)）。なお、制御ゲート５は、後述するようにリプレイス方式により形成してもよい。
【００２２】
次に、溝Ｔの帯状領域内に埋込絶縁膜６を形成する（図３(ｂ)）。次に、溝Ｔの半円領域内にブロック絶縁膜４と浮遊ゲート３とを順に形成する（図３(ｂ)）。なお、埋込絶縁膜６が半円領域内に形成されるのを防止するために、埋込絶縁膜６を形成する前に半円領域をマスク層で保護しておいてもよい。
【００２３】
次に、複数の電極材層５ｂ、複数の絶縁層７、および埋込絶縁膜６を貫通する複数の凹部Ｍを形成する（図３(ｃ)）。これにより、埋込絶縁膜６は、複数の埋込絶縁膜６に分割される。これらの凹部Ｍは、図３(ｃ)に示すように、複数の浮遊ゲート３にまたがる位置に形成される。
【００２４】
その後、凹部Ｍ内にトンネル絶縁膜２、チャネル半導体層１、およびコア絶縁膜８を順に形成する。このようにして、本実施形態の半導体装置が製造される。
【００２５】
なお、制御ゲート５は、次のようにリプレイス方式により形成してもよい。まず、基板上に複数の犠牲層と複数の絶縁層７とを交互に形成し、これらの犠牲層および絶縁層７を貫通する溝Ｔを形成する。犠牲層は、例えばシリコン窒化膜である。犠牲層も、第１膜の例である。次に、溝Ｔの帯状領域内に埋込絶縁膜６を形成し、溝Ｔの半円領域内にブロック絶縁膜４と浮遊ゲート３とを順に形成する。次に、犠牲層を除去して、絶縁層７間に複数の空洞を形成する。次に、これらの空洞内にバリアメタル層５ａと電極材層５ｂとを順に形成して、制御ゲート５を形成する。この場合、バリアメタル層５ａは、図３(ａ)〜図３(ｃ)に示す箇所に加え、絶縁層７の上面や下面にも形成される（図４を参照）。
【００２６】
図４は、第１実施形態の半導体装置の構造を示す断面図であり、図１(ａ)および図１(ｂ)に示すＸ−Ｘ’線に沿った断面を示している。一方、図１(ａ)および図１(ｂ)はそれぞれ、図４に示すＡ−Ａ’線およびＢ−Ｂ’線に沿った断面を示している。図４において、バリアメタル層５ａが、第３ブロック絶縁膜４ｃの側面と絶縁層７の上面および下面とに形成されていることに留意されたい。
【００２７】
なお、本実施形態では、図３(ａ)〜図３(ｃ)の工程において、埋込絶縁膜６を２回酸化する。これにより、埋込絶縁膜６に含まれるポリシラザン膜の少なくとも一部が、シリコン酸化膜に変化する。このような酸化の詳細は後述する。
【００２８】
図５〜図１０は、第１実施形態の半導体装置の製造方法を示す断面図である。
【００２９】
図５(ａ)と図５(ｂ)は、異なるＸＺ断面を示している。図５(ｃ)は、図５(ａ)のＡ−Ａ’線に沿ったＹＺ断面を示し、図５(ｄ)は、図５(ｂ)のＢ−Ｂ’線に沿ったＹＺ断面を示している。これは、図６(ａ)〜図１０(ｄ)でも同様である。
【００３０】
まず、基板１００上に積層膜１０１を形成する（図５(ａ)〜図５(ｄ)）。基板１００は例えば、上述のように、シリコン基板などの半導体基板である。積層膜１０１は、複数の電極材層５ｂ（または犠牲層）と複数の絶縁層７とを交互に含んでいる。
【００３１】
次に、リソグラフィおよびエッチングにより、積層膜１０１内に、Ｙ方向に延びる複数の溝１０２を形成する（図６(ａ)〜図６(ｄ)）。図６(ａ)は、Ｘ方向の幅が狭い溝１０２が形成された領域を示し、図６(ｂ)は、Ｘ方向の幅が広い溝１０２が形成された領域を示している。図６(ａ)の溝１０２のＸ方向の幅は、例えば１００ｎｍである。図６(ｂ)の溝１０２のＸ方向の幅は、例えば１μｍである。溝１０２は、図３(ａ)に示す溝Ｔと同じものである。
【００３２】
次に、積層膜１０１上に絶縁膜１０３を形成して、溝１０２内に絶縁膜１０３を埋め込む（図７(ａ)〜図７(ｄ)）。絶縁膜１０３は例えば、ポリシラザン液などの塗布液である。ポリシラザンは、（ＳｉＨ２ＮＨ）ｎで表されるポリマーであり、シリコン、窒素、および水素を含有している。絶縁膜１０３は、図３(ｂ)に示す埋込絶縁膜６と同じものである。ポリシラザン液は第１材料の例であり、絶縁膜１０３は第１部分の例である。
【００３３】
なお、絶縁膜１０３は、塗布液以外で形成されてもよいし、ポリシラザン液以外の塗布液で形成されてもよい。また、絶縁膜１０３は、積層膜１０１上に直接形成されてもよいし、積層膜１０１上にシリコン層、シリコン酸化膜、シリコン窒化膜などの薄膜層を介して形成されてもよい。
【００３４】
次に、水蒸気アニールなどの後酸化プロセスにより、絶縁膜１０３の一部を酸化する（図８(ａ)〜図８(ｄ)）。その結果、絶縁膜１０３の一部が、シリコン酸化膜で形成された絶縁膜１０４に変化する。シリコン酸化膜は第２材料の例であり、この酸化により形成された絶縁膜１０４は第２部分の例である。
【００３５】
絶縁膜１０３の酸化は、絶縁膜１０３の上面から進行する。そのため、絶縁膜１０３の上部のみが絶縁膜１０４に変化し、絶縁膜１０３の下部は絶縁膜１０３のまま維持されている。その結果、絶縁膜１０４が絶縁膜１０３の上面に形成される。
【００３６】
ただし、図８(ａ)および図８(ｃ)では、溝１０２の幅が狭いため、絶縁膜１０３が酸化されにくい。理由としては、後酸化プロセスの酸化種が狭い溝１０２内に浸透しにくいことや、緻密な絶縁膜１０４が溝１０２内への酸化種の浸透を阻害することが挙げられる。そのため、溝１０２内の多くの絶縁膜１０３が、絶縁膜１０３のまま維持される。
【００３７】
一方、図８(ｂ)および図８(ｄ)では、溝１０２の幅が広いため、絶縁膜１０３が酸化されやすい。そのため、溝１０２内の多くの絶縁膜１０３が、絶縁膜１０４に変化する。
【００３８】
次に、ＣＭＰ（Chemical Mechanical Polishing）により、絶縁膜１０４の上面を研磨する（図９(ａ)〜図９(ｄ)）。その結果、溝１０２の外部の絶縁膜１０４が除去される。
【００３９】
次に、基板１００の全面にハードマスク層１０５を形成し、リソグラフィおよびエッチングにより、積層膜１０１、絶縁膜１０３、および絶縁膜１０４内に、Ｘ方向に延びる複数の凹部１０６を形成する（図１０(ａ)〜図１０(ｄ)）。その結果、絶縁膜１０４だけでなく、絶縁膜１０３が凹部１０６に露出する。凹部１０６は、図３(ｃ)に示す凹部Ｍと同じものである。
【００４０】
図９(ａ)は、絶縁膜１０３、１０４を含み、Ｙ方向に延びる５本の線状部を示しており、図９(ｂ)は、絶縁膜１０３、１０４を含み、Ｙ方向に延びる１本の線状部を示している。これらの線状部は、図３(ｂ)に示す埋込絶縁膜６と同じものである。また、図１０(ｃ)では、各線状部が複数個（ここでは５個）の部分に分割されている。図１０(ｄ)でも、１本の線状部が複数個の部分に分割されるが、そのうちの１個の部分だけが示されている。これらの部分は、図３(ｃ)に示す埋込絶縁膜６と同じものである。
【００４１】
以下、図１０(ａ)〜図１０(ｄ)の工程の後の工程に関し、第１実施形態とその比較例とを比較する。
【００４２】
図１１は、第１実施形態の比較例の半導体装置の製造方法を示す断面図である。
【００４３】
本比較例では、図１０(ａ)〜図１０(ｄ)の工程の後に、フッ酸水溶液などの薬液によりハードマスク層１０５を除去する（図１０(ａ)〜図１０(ｄ)）。この場合、シリコン酸化膜である絶縁膜１０４は、薬液によりエッチングされにくい。一方、絶縁膜１０３は、ポリシラザン液のまま維持されている部分や、ポリシラザン液からシリコン酸化膜への変化が不十分な部分（例えば、シリコン窒化膜やシリコン酸窒化膜の部分）を含んでいる。そのため、絶縁膜１０３は、薬液によりエッチングされやすい。
【００４４】
その結果、図１１(ｃ)や図１１(ｄ)に示すように、絶縁膜１０３の側面がリセスされてしまう。このように、本比較例では、埋込絶縁膜６が絶縁膜１０４だけでなく絶縁膜１０３を含むため、埋込絶縁膜６の性能が低下してしまい、具体的には、埋込絶縁膜６のエッチング耐性が低くなってしまう。
【００４５】
図１２は、第１実施形態の半導体装置の製造方法を示す断面図である。
【００４６】
本実施形態では、図１０(ａ)〜図１０(ｄ)の工程の後に、水蒸気アニールなどの後酸化プロセスにより、絶縁膜１０３の一部を再酸化する（図１２(ａ)〜図１２(ｄ)）。その結果、絶縁膜１０３の一部が、シリコン酸化膜で形成された絶縁膜１０４に変化する。シリコン酸化膜は第２材料の例であり、この酸化により形成された絶縁膜１０４は第３部分の例である。
【００４７】
この再酸化では、絶縁膜１０３の酸化は、絶縁膜１０３の側面から進行する。そのため、図１２(ｃ)や図１２(ｄ)に示すように、絶縁膜１０３の側部（側壁部分）のみが絶縁膜１０４に変化し、側部間の中心部は絶縁膜１０３のまま維持されている。その結果、絶縁膜１０４が絶縁膜１０３の側面に形成される。
【００４８】
図１２(ｃ)は、絶縁膜１０３、１０４を含み、Ｚ方向に延びる５本の柱状部を示しており、図１２(ｄ)は、絶縁膜１０３、１０４を含み、Ｚ方向に延びる１本の柱状部を示している。これらの柱状部は、図３(ｃ)に示す埋込絶縁膜６と同じものである。
【００４９】
図１２(ｃ)の柱状部のＹ方向の幅は、狭く設定されている。この幅は、第１幅の例である。図１２(ｄ)の柱状部のＹ方向の幅は、広く設定されている。この幅は、第１幅よりも長い第２幅の例である。このように、図１２(ｃ)および図１２(ｄ)の柱状部は、異なる幅を有しているが、いずれも絶縁膜１０３が残存するように再酸化されている。一方、後述する本実施形態の変形例では、前者の柱状部が、絶縁膜１０３が残存しないように再酸化される。
【００５０】
本実施形態では、酸化が不十分な絶縁膜１０３の側壁部分を酸化することにより、側壁部分を十分に酸化された絶縁膜１０４に変化させることが可能となる。どの程度の厚さの側壁部分を酸化するかは、再酸化プロセスの温度や時間などのプロセス条件により制御することができる。再酸化プロセスの例は、酸素ガスを用いる熱酸化処理、水蒸気を用いる水蒸気酸化、オゾン水処理、酸素プラズマ処理などである。
【００５１】
本実施形態ではその後、比較例と同様に、フッ酸水溶液などの薬液によりハードマスク層１０５を除去する。このとき、本実施形態では、絶縁膜１０３が凹部１０６に露出していないため、図１１(ｃ)や図１１(ｄ)に示すようなリセスの発生を抑制することができる。このように、本実施形態によれば、埋込絶縁膜６の性能を向上させることが可能となり、具体的には、埋込絶縁膜６のエッチング耐性を高くすることが可能となる。ただし、側壁部分の絶縁膜１０４が薬液処理中になくならないように、薬液処理の時間を調整することが望ましい。
【００５２】
なお、ハードマスク層１０５は、酸素ガスによるアッシングにより除去することも考えられる。一見すると、このアッシングにより絶縁膜１０３の側壁部分が酸化されることも考えられる。しかし、マスク除去のためのアッシング条件による酸化力は一般に、上述の再酸化プロセスによる酸化力よりも低いため、アッシングにより絶縁膜１０４を形成することは難しい。
【００５３】
本実施形態では、ハードマスク層１０５を除去した後、凹部１０６内にトンネル絶縁膜２、チャネル半導体層１、およびコア絶縁膜８を順に形成する。その結果、側壁部分の絶縁膜１０４は、残存した絶縁膜１０３とこのチャネル半導体層１との間に介在することとなる。
【００５４】
図１３は、第１実施形態の変形例の半導体装置の製造方法を示す断面図である。
【００５５】
本変形例では、図１０(ａ)〜図１０(ｄ)の工程の後に、水蒸気アニールなどの後酸化プロセスにより、絶縁膜１０３の一部を再酸化する（図１３(ａ)〜図１３(ｄ)）。その結果、本実施形態と同様に、絶縁膜１０３の一部が、シリコン酸化膜で形成された絶縁膜１０４に変化する。
【００５６】
以下、本実施形態（図１２(ａ)〜図１２(ｄ)）とその変形例（図１３(ａ)〜図１３(ｄ)）とを比較する。
【００５７】
本実施形態では、図１２(ｃ)および図１２(ｄ)の柱状部内に絶縁膜１０３が残存するように短時間の再酸化を行う。一方、本変形例では、図１３(ｄ)の柱状部内に絶縁膜１０３が残存し、図１３(ｃ)の柱状部内に絶縁膜１０３が残存しないように長時間の再酸化を行う。図１３(ｄ)の柱状部内にだけ絶縁膜１０３が残存する理由は、図１３(ｄ)の柱状部のＸ方向の幅が広いからである。
【００５８】
本実施形態でも本変形例でも、埋込絶縁膜６のエッチング耐性を高くすることが可能となる。ただし、本実施形態では再酸化される体積が小さいため、埋込絶縁膜６の収縮を減らすことができ、埋込絶縁膜６のストレスを低減することや、基板１００の反りを抑制することや、収縮に起因する埋込絶縁膜６のクラックの発生を抑制することが可能となる。一方、本変形例では再酸化される体積が大きいため、埋込絶縁膜６の絶縁性を向上させることや、埋込絶縁膜６の誘電率を低減させることが可能となる。このように、本実施形態と本変形例との間には、埋込絶縁膜６の酸化量の違いがある。
【００５９】
本実施形態でも本変形例でも、絶縁膜１０４内の窒素濃度は例えば１．０ａｔｏｍｓ％以下となる。ここで、本変形例では、図１３(ｃ)の柱状部内に絶縁膜１０３が残存しないように再酸化が行われる。その結果、図１３(ｃ)の各柱状部内の平均窒素濃度は、絶縁膜１０４内の窒素濃度となり、従って１．０ａｔｏｍｓ％以下となる。
【００６０】
以上のように、本実施形態では、絶縁膜１０３の上面を酸化し、さらに絶縁膜１０３の側面を酸化することで、絶縁膜１０３、１０４を含む埋込絶縁膜６を形成する。よって、本実施形態によれば、埋込絶縁膜６の性能を向上させることが可能となる。例えば、埋込絶縁膜６の上面だけでなく、埋込絶縁膜６の側面も絶縁膜１０４で形成することが可能となる。
【００６１】
なお、本実施形態では、図５〜図１０や図１２の工程を３次元メモリに適用したが、その他の半導体装置に適用してもよい。すなわち、これらの工程は埋込絶縁膜６以外の絶縁膜に適用してもよい。
【００６２】
また、本実施形態では、絶縁膜１０３を酸化することで絶縁膜１０４を形成したが、絶縁膜１０３にその他の処理を施すことで絶縁膜１０４を形成してもよい。
【００６３】
また、図１２(ｃ)や図１２(ｄ)において、側壁部分の絶縁膜１０４の膜厚は一様に描かれているが、側壁部分の絶縁膜１０４の膜厚は一様でなくてもよい。例えば、側壁部分の絶縁膜１０４のある場所での膜厚は、その場所のＺ方向の高さが高くなるほど厚くなっていてもよい。
【００６４】
また、絶縁膜１０３は、Ｓｉ原子およびＮ原子のみを含有していてもよいし、Ｓｉ原子と、Ｎ原子と、その他の原子とを含有していてもよい。例えば、絶縁膜１０３がポリシラザン液である場合には、絶縁膜１０３はＨ原子を含有している。また、絶縁膜１０３は、シリコン酸窒化膜（ＳｉＯＮ）としてもよい。
【００６５】
同様に、絶縁膜１０４は、Ｓｉ原子およびＯ原子のみを含有していてもよいし、Ｓｉ原子と、Ｏ原子と、その他の原子とを含有していてもよい。例えば、絶縁膜１０３がポリシラザン液である場合には、絶縁膜１０４も、ポリシラザン液に由来するＨ原子を含有する可能性がある。また、絶縁膜１０４は、絶縁膜１０３に由来するＮ原子を含有していてもよい。絶縁膜１０４内の全原子に対するＮ原子の割合は、例えば１％以下である。一方、絶縁膜１０３内の全原子に対するＮ原子の割合は、例えば１％以上である。
【００６６】
本実施形態では、絶縁膜１０４が絶縁膜１０３より緻密になり、絶縁膜１０４内の窒素濃度は、絶縁膜１０３内の窒素濃度より低くなる。ここで、図１２(ａ)〜図１２(ｄ)から分かるように、図１２(ｄ)の柱状部に占める絶縁膜１０４の割合は、図１２(ｃ)の各柱状部に占める絶縁膜１０４の割合より高くなる。よって、図１２(ｄ)の柱状部内の平均窒素濃度は、図１２(ｃ)の各柱状部内の平均窒素濃度より低くなる。一方、図１３(ａ)〜図１３(ｄ)から分かるように、図１３(ｄ)の柱状部は絶縁膜１０３と絶縁膜１０４とを含んでいるのに対し、図１３(ｃ)の各柱状部は絶縁膜１０４を含んでいるものの絶縁膜１０３は含んでいない。よって、図１３(ｄ)の柱状部内の平均窒素濃度は、図１３(ｃ)の各柱状部内の平均窒素濃度より高くなる。
【００６７】
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
【符号の説明】
【００６８】
１：チャネル半導体層、２：トンネル絶縁膜、３：浮遊ゲート、
４：ブロック絶縁膜、４ａ：第１ブロック絶縁膜、４ｂ：第２ブロック絶縁膜、
４ｃ：第３ブロック絶縁膜、５：制御ゲート、５ａ：バリアメタル層、
５ｂ：電極材層、６、６ａ、６ｂ：埋込絶縁膜、７：絶縁層、８：コア絶縁膜、
１００：基板、１０１：積層膜、１０２：溝、１０３：絶縁膜、
１０４：絶縁膜、１０５：ハードマスク層、１０６：凹部
【図１】
2020047620.tif 000003
【図２】
2020047620.tif 000004
【図３】
2020047620.tif 000005
【図４】
2020047620.tif 000006
【図５】
2020047620.tif 000007
【図６】
2020047620.tif 000008
【図７】
2020047620.tif 000009
【図８】
2020047620.tif 000010
【図９】
2020047620.tif 000011
【図１０】
2020047620.tif 000012
【図１１】
2020047620.tif 000013
【図１２】
2020047620.tif 000014
【図１３】
2020047620.tif 000015