(57)【要約】【課題】はんだ層の端部において局所的に大きな歪みが生じることを抑制する。【解決手段】本明細書が開示する半導体装置は、半導体素子を含む複数の部材がはんだ層を介して接合された半導体装置であって、複数の部材のうちの一つである第１部材と、複数の部材のうちの一つであるとともに、はんだ層を介して第１部材に接合された第２部材とを備える。第１部材又は第２部材の表面には、前記はんだ層の外周縁に沿って壁が立設されており、壁は、多孔質構造を有する金属材料で構成されており、はんだ層の一部が壁内に含侵されている。【選択図】図１
2020102546.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を含む複数の部材がはんだ層を介して接合された半導体装置であって、
前記複数の部材のうちの一つである第１部材と、
前記複数の部材のうちの一つであるとともに、前記はんだ層を介して前記第１部材に接合された第２部材と、
を備え、
前記第１部材又は前記第２部材の表面には、前記はんだ層の外周縁に沿って壁が立設されており、
前記壁は、多孔質構造を有する金属材料で構成されており、前記はんだ層の一部が前記壁内に含侵されている、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、半導体装置が開示されている。この半導体装置は、半導体素子と、半導体素子を挟んで対向する上側放熱板及び下側放熱板と、上側放熱板と半導体素子との間に介挿される導体スペーサとを備える。これら半導体素子を含む複数の構成部材は、はんだ層を介して互いに接合されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−０４６４９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に、上記した半導体装置の製造工程では、各部材間に配置したはんだを一時的に溶融させることで、各部材との間を互いに接合する。このとき、接合されたはんだ層の端部には、いわゆるフィレット形状（裾広がりの形状）が形成される。従って、はんだ層の端部では、はんだ層の他の部分に対して、はんだ層の厚みは比較的に小さく形成される。一方、上記した半導体装置では、半導体素子に断続的に通電されることによって、半導体素子を含む構成部材の温度が繰り返し変動する。それに応じて、構成部材の間に位置するはんだ層には、歪みが生じる。特にはんだ層の端部では、厚みが小さく、はんだ層の他の部分と比較して大きな歪みが生じ易いことから、ダメージを受けるおそれがある。本明細書では、はんだ層の端部において局所的に大きな歪みが生じることを抑制する技術を提供する。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置は、半導体素子を含む複数の部材がはんだ層を介して接合された半導体装置であって、複数の部材のうちの一つである第１部材と、複数の部材のうちの一つであるとともに、はんだ層を介して第１部材に接合された第２部材とを備える。第１部材又は第２部材の表面には、はんだ層の外周縁に沿って壁が立設されており、壁は、多孔質構造を有する金属材料で構成されており、はんだ層の一部が壁内に含侵されている。
【０００６】
上記した半導体装置では、半導体素子を含む複数の部材のうちの一つである第１部材又は第２部材の表面に、はんだ層の外周縁に沿って壁が立設されている。この壁は、多孔質構造を有する金属材料で構成されている。そのため、はんだ付け工程において溶融したはんだは、第１部材又は第２部材の表面で過度に濡れ広がることなく、壁において塞き止められるとともに、その一部は壁の内部に含侵される。即ち、はんだ層にはフィレット形状が形成されることなく、はんだ層の一部が壁内に含侵された状態で形成される。従って、はんだ層の厚みは全体に亘って均一の厚みで形成され、はんだ層の端部において局所的に大きな歪みが生じることを抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】半導体装置１０の内部構造を示す断面図。
【図２】図１のＩＩ部における拡大図。
【図３】保護膜２８の端部から導体スペーサ１４までのＸ方向の距離に対する非線形歪み振幅Δεを示すグラフ。
【図４】壁１３の様々な実施形態を示す上面図。
【発明を実施するための形態】
【０００８】
図１−図４を参照して、実施例の半導体装置１０について説明する。図１に示すように、半導体装置１０は、半導体素子１２と、導体スペーサ１４と、上側放熱板１６及び下側放熱板１８と、封止体２０とを備える。半導体素子１２は、封止体２０の内部に封止されている。封止体２０は、例えばエポキシ樹脂といった熱硬化性の樹脂材料を用いて構成されている。半導体素子１２は、例えば、ＦＷＤ（Free Wheel Diode、あるいは還流ダイオードともいう）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）といったパワー半導体素子である。半導体素子１２を構成する材料には、ケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）又は窒化ガリウム（ＧａＮ）といった各種の半導体材料を用いて構成されることができる。
【０００９】
半導体素子１２は、上面電極１２ａと下面電極１２ｂとを有する。上面電極１２ａは、半導体素子１２の上面に位置し、下面電極１２ｂは、半導体素子１２の下面に位置する。図２に示すように、上面電極１２ａには、第１電極層３０と第２電極層３２が含まれており、第１電極層３０、第２電極層３２の順に積層されている。第１電極層３０は、例えばアルミニウム−シリコン（Ａｌ−Ｓｉ）といったアルミニウム系金属で形成されている。第２電極層３２は、例えばニッケル（Ｎｉ）で形成されている。但し、第１電極層３０及び第２電極層３２は、アルミニウム系金属、ニッケルに限定されず、他の金属を用いて構成されていてもよい。同様に、下面電極１２ｂにも、第１電極層３０及び第２電極層３２が含まれていてよい。
【００１０】
半導体素子１２は、上面電極１２ａ側に保護膜２８を備える。保護膜２８は、絶縁性を有する樹脂材料であって、例えばポリイミドなどを用いて構成される。保護膜２８は、半導体素子１２の耐圧を維持する機能、及び半導体素子１２に異物が接触することを防止する機能を有する。保護膜２８は、半導体素子１２の外周縁に沿って枠状に伸びており、上面電極１２ａの周囲を取り囲んでいる。
【００１１】
半導体装置１０は、導体スペーサ１４を備える。導体スペーサ１４は、概してブロック形状を有し、銅又はその他の金属といった導体を用いて構成されている。導体スペーサ１４は、上面１４ａと、その上面１４ａの反対側に位置する下面１４ｂと、その上面１４ａ及び下面１４ｂの間に位置する側面１４ｃを有する。後述するが、導体スペーサ１４の上面１４ａは、上側放熱板１６の下面１６ｂにはんだ層２２を介して接合される。導体スペーサ１４の下面１４ｂは、半導体素子１２の上面電極１２ａにはんだ層２４を介して接合される。従って、導体スペーサ１４は、半導体素子１２と電気的及び熱的に接続されている。
【００１２】
半導体装置１０は、上側放熱板１６及び下側放熱板１８を備える。上側放熱板１６及び下側放熱板１８は、概して直方体形状を有し、銅又はその他の金属といった導体を用いて構成されている。上側放熱板１６の上面１６ａは、封止体２０の上面において露出される。上側放熱板１６の下面１６ｂは、導体スペーサ１４の上面１４ａにはんだ層２２を介して接合される。従って、上側放熱板１６は、導体スペーサ１４を介して、半導体素子１２と電気的及び熱的に接続されている。
【００１３】
下側放熱板１８は、上面１８ａと、その上面１８ａの反対側に位置する下面１８ｂとを有する。下側放熱板１８の上面１８ａは、半導体素子１２の下面電極１２ｂにはんだ層２６を介して接合される。従って、下側放熱板１８は、半導体素子１２と電気的及び熱的に接続されている。下側放熱板１８の下面１８ｂは、封止体２０の下面において露出される。即ち、半導体装置１０は、上側放熱板１６及び下側放熱板１８が封止体２０の両面において露出される両面冷却構造を有する。
【００１４】
また、下側放熱板１８には、継手１８ｃが設けられている。継手１８ｃは、下側放熱板１８の一方の端部から延びている。継手１８ｃは、銅又はその他の金属といった導体を用いて構成されている。半導体装置１０は、半導体装置１０に内蔵される他の半導体素子（図示省略）と、それに電気的に接続された上側放熱板（図示省略）を備える。その上側放熱板には継手４６ｃが設けられている。その上側放熱板の継手４６ｃは、下側放熱板１８の継手１８ｃにはんだ層３６を介して接合される。継手１８ｃは、下側放熱板１８と一体に形成されていてもよいし、別体の部材で構成されていてもよい。上側放熱板の継手４６ｃについても同様である。
【００１５】
上述したように、半導体素子１２と、導体スペーサ１４と、上側放熱板１６及び下側放熱板１８との間にははんだ層２２、２４、２６が介挿されている。また、下側放熱板の継手１８ｃと不図示の上側放熱板の継手４６ｃとの間には、はんだ層３６が介挿されている。はんだ層２２、２４、２６、３６の各々は、はんだ付け工程において形成される。
【００１６】
ここで、はんだ付け工程では、各部材間に配置したはんだを一時的に溶融させることで、各部材間を互いに接合する。このとき、接合されたはんだ層の端部には、一般にフィレット形状が形成される。従って、はんだ層の端部では、はんだ層の他の部分に対して、はんだ層の厚みは比較的に小さく形成される。一方、上記したような半導体装置では、半導体素子に断続的に通電されることによって、半導体素子を含む構成部材の温度が繰り返し変動する。それに応じて、構成部材の間に位置するはんだ層には、歪みが生じる。特にはんだ層の端部では、厚みが小さく、はんだ層の他の部分と比較して大きな歪みが生じ易いことから、ダメージを受けるおそれがある。
【００１７】
図１、図２に示すように、半導体装置１０では、半導体素子１２を含む複数の部材１４、１６、１８、１８ｃ、４６ｃのうち、はんだ層２２、２４、２６、３６を介して対向する二つの部材の少なくとも一方の表面に、はんだ層２２、２４、２６、３６の外周縁に沿って壁１３、１５、１７、１９が立設されている。壁１３、１５、１７、１９は、多孔質構造を有する金属材料で構成されている。このような構成によると、はんだ付け工程において溶融したはんだは、当該対向する二つの部材の少なくとも一方の表面で過度に濡れ広がることなく、壁１３、１５、１７、１９において塞き止められる。それとともに、その一部は壁１３、１５、１７、１９の内部に含侵される。即ち、はんだ層２２、２４、２６、３６にはフィレット形状が形成されることなく、はんだ層２２、２４、２６、３６の一部が壁１３、１５、１７、１９内に含侵された状態で形成される。従って、はんだ層２２、２４、２６、３６の厚みは全体に亘って均一の厚みで形成され、はんだ層２２、２４、２６、３６の端部において局所的に大きな歪みが生じることを抑制することができる。ここで、半導体素子１２、導体スペーサ１４、上側放熱板１６及び下側放熱板１８、継手１８ｃ、４６ｃは、本明細書が開示する技術における第１部材又は第２部材の一例である。
【００１８】
具体的には、半導体装置１０では、半導体素子１２の上面電極１２ａに、はんだ層２４に沿って壁１３が立設されている。同様に、上側放熱板１６の下面１６ｂに、はんだ層２２に沿って壁１５が立設されており、下側放熱板１８の上面１８ａに、はんだ層２６に沿って壁１７が立設されており、下側放熱板１８の継手１８ｃの上面に、はんだ層３６に沿って壁１９が立設されている。
【００１９】
上記した構成は、特に、半導体素子１２の上面電極１２ａに壁１３が立設されている場合に有効である。図２に示すように、半導体素子１２の上面電極１２ａ側では、はんだ層２４の外周縁が、第１電極層３０及び第２電極層３２と保護膜２８とが互いに接触している。その互いに接触する位置では、三つの異種材料が互いに接触する三重点３４が形成されている。三重点３４を形成するこれらの材料は、互いに線膨張係数が異なることから、半導体装置１０が動作して発熱したときに、それらに生じる熱膨張量も互いに異なる。そのため、はんだ層２４に歪みが生じたときに、第２電極層３２及び保護膜２８に互いに接触する第１電極層３０の三重点３４において大きな応力が作用しやすい。特に、仮に三重点３４上にはんだ層２４が厚く存在していると、はんだ層２４から半導体素子１２へ局所的に大きな応力が作用するおそれがある。しかしながら、本技術の適用により、はんだ層２４の端部において局所的な歪みを抑制することが可能となることから、三重点３４に局所的に応力が作用することも低減することができる。加えて、半導体装置１０のはんだ層２４が逆フィレット形状（上面電極１２ａに対してフィレット角度が９０度以上）を形成することもないため、三重点３４上にはんだ層２４が厚く存在することもない。そのため、はんだ層２４から半導体素子１２へ局所的に大きな応力が作用することも抑制される。
【００２０】
ここで、図３には、半導体装置１０の使用時（即ち、半導体装置１０に繰り返し温度変動が生じる場合）を想定した条件下において、第１電極層３０の表面に生じる非線形歪み振幅Δεをシミュレーションした結果の一例を示す。図３に示すように、保護膜２８の端部（即ち、三重点３４）から導体スペーサ１４までのＸ軸方向の距離Ｄに応じて、第１電極層３０に生じる非線形歪み振幅Δεの数値は変動する。仮に、導体スペーサ１４の側面１４ｃが、三重点３４上付近に位置する場合（Ｄ＝０）、第１電極層３０に生じる非線形歪み振幅Δεの数値は比較的に大きくなる。一方で、三重点３４から導体スペーサ１４までの距離Ｄが大きくなると、具体的には、三重点３４から導体スペーサ１４までの距離Ｄが約０．２ミリメートル以上離れていると、第１電極層３０に生じる非線形歪み振幅Δεの数値は低減する。即ち、第１電極層３０に生じる歪みが低減することが推察される。このことから、三重点３４から導体スペーサ１４までの距離Ｄは、例えば約０．２ミリメートル以上離れているとよい。
【００２１】
一例ではあるが、壁１３の高さ寸法は、はんだ層２４の厚み寸法よりも大きくてよい。このような構成によると、製造工程において、半導体素子１２上に導体スペーサ１４をはんだ付けするときに、半導体素子１２上の導体スペーサ１４を正確に位置決めすることができる。同様に、壁１５、１７、１９においても、高さ寸法がはんだ層２２、２６、３６の厚み寸法よりも大きくてよい。特に壁１３については、この構成に加え、上述した第１電極層３０の歪みの観点から、上面電極１２ａに立設される壁１３の幅寸法が、約０．２ミリメートル以上であってよい。壁１３は、半導体素子１２の上面電極１２ａに立設されているため、壁１３の幅寸法が、約０．２ミリメートル以上であれば、導体スペーサ１４は三重点３４からの距離Ｄが約０．２ミリメートル以上になる位置に受動的に位置決めされる。
【００２２】
図４（Ａ）に示すように、壁１３は、概して枠形状を有しており、導体スペーサ１４（即ち、はんだ層２４）を取り囲むように連続的に構成されている。このような構成によると、はんだ層２４の全周に亘って、フィレット形状が形成されることなく、はんだ層の一部が壁内に含侵された状態で形成される。そのため、本技術の効果はより高められる。また、図４（Ｂ）に示すように、壁１３は、導体スペーサ１４を取り囲むように断続的に構成されていてもよい。この場合においても、本技術の効果を得ることができる。他の壁１５、１７、１９についても壁１３と同様に構成されることができる。
【００２３】
壁１３は、多孔質構造を有し、例えばニッケルといった壁１３が設けられた上面電極１２ａの第２電極層３２と同一の金属材料で構成されている。このように、壁１３を構成する金属材料は、立設された基材（この場合、第２電極層３２）と同一の金属材料で構成されるとよい。但し、壁１３を構成する金属材料は、ニッケルに限定されず、他の金属材料であってよい。同様に、壁１５は、上側放熱板１６の下面１６ｂと同一の金属材料で構成され、壁１７は、下側放熱板１８の上面１８ａと同一の金属材料で構成され、壁１９は、下側放熱板１８の継手１８ｃの上面と同一の金属材料で構成されることができる。
【００２４】
ここで、半導体装置１０の壁１３の製造方法の一例について説明する。他の構成部材については、従来技術を用いて作製することができる。一例ではあるが、壁１３は、壁１３を構成する金属（本実施例では、ニッケル）粉末を基材（第２電極層３２）の表面に吹き付けることで形成される。この壁１３の形成は、例えば、コールドスプレー（Cold Spray）法を採用することができる。このコールドスプレー法は、吹き付ける金属粉末をその融点以下で吹き付けることができるため、金属粉末が熱変質することなく基材に吹き付けることができるといった点において有利である。壁１３の多孔質構造は、この吹き付け温度や圧力によって制御することができる。また、上述したが、壁１３を構成する金属材料は、立設された基材（この場合、第２電極層３２）と同一の金属材料で構成されるとよい。このような構成によると、第２電極層３２上に壁１３を形成するときに、壁１３を構成する金属材料の第２電極層３２に付着する付着率がよい。他の壁１５、１７、１９についても壁１３と同様の方法を用いて作製することができる。
【００２５】
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
【符号の説明】
【００２６】
１０：半導体装置
１２：半導体素子
１２ａ：上面電極
１２ｂ：下面電極
１３、１５、１７、１９：壁
１４：導体スペーサ
１６：上側放熱板
１８：下側放熱板
１８ｃ、４６ｃ：継手
２０：封止体
２２、２４、２６、３６：はんだ層
２８：保護膜
３０：第１電極層
３２：第２電極層
３４：三重点
Ｄ：保護膜の端部から導体スペーサまでのＸ軸方向の距離
Δε：非線形歪み振幅
【図１】
2020102546.tif 000003
【図２】
2020102546.tif 000004
【図３】
2020102546.tif 000005
【図４】
2020102546.tif 000006