(57)【要約】【課題】低電源電圧駆動が可能なコンパレータ回路を提供する【解決手段】本発明に係るコンパレータ回路は、入力差動対と、負荷回路と、第１電流源と、第１バイアス電圧供給部と、第３接続部と、第４接続部とを有する。入力差動対は、第１入力信号が供給される第１トランジスタと、第２入力信号が供給される第２トランジスタとを有する。負荷回路は、第１接続部を介して第１トランジスタに接続する第３トランジスタと、第２接続部を介して第２トランジスタに接続するとともに第３トランジスタと互いのゲートが接続されている第４トランジスタと、を有する。第３トランジスタおよび第４トランジスタのゲートは第３キャパシタを介して第１接続部に接続する。第１バイアス電圧供給部は、第３トランジスタおよび第４トランジスタのゲートと第３キャパシタとの間に、第１バイアス電圧を供給する。【選択図】図１
2020102674.tif 000002
【特許請求の範囲】
【請求項１】
差動信号形態の第１入力信号と第２入力信号とを比較して比較結果を出力する差動増幅器と、前記比較結果に基づいて、増幅信号を出力する出力段増幅器とを備えるコンパレータ回路であって、
前記差動増幅器は、
前記第１入力信号が第１キャパシタを介してゲートに供給される第１トランジスタと、前記第２入力信号が第２キャパシタを介してゲートに供給される第２トランジスタとを有する入力差動対と、
前記入力差動対に対する負荷回路であって、第１接続部を介して前記第１トランジスタに接続する第３トランジスタと、第２接続部を介して前記第２トランジスタに接続するとともに前記第３トランジスタと互いのゲートが接続されている第４トランジスタと、を有し、前記第３トランジスタおよび前記第４トランジスタのゲートは第３キャパシタを介して前記第１接続部に接続する負荷回路と、
前記入力差動対の電流源として前記第１トランジスタおよび前記第２トランジスタに接続する第１電流源と、
前記第３トランジスタおよび前記第４トランジスタのゲートと前記第３キャパシタとの間に、第１バイアス電圧を供給する第１バイアス電圧供給部と、
前記第１トランジスタのゲートと前記第１接続部とを接続する第３接続部と、
前記第２トランジスタのゲートと前記第２接続部とを接続する第４接続部と、
を有し、
前記出力段増幅器は、
前記比較結果に基づく信号が第４キャパシタを介してゲートに供給される第５トランジスタと、
第５接続部を介して前記第５トランジスタに接続する第２電流源と、
前記第５トランジスタのゲートと前記第５接続部とを接続する第６接続部と、
前記第５接続部に設けられ、前記増幅信号を出力する出力部と、
を有する
コンパレータ回路。
【請求項２】
前記第１バイアス電圧供給部は、前記第１バイアス電圧の供給をするタイミングを操作する第１スイッチを有し、
前記第３接続部は、前記第１トランジスタのゲートと前記第１接続部とを接続するタイミングを操作する第２スイッチを有し、
前記第４接続部は、前記第２トランジスタのゲートと前記第２接続部とを接続するタイミングを操作する第３スイッチを有し、
前記第６接続部は、前記第５トランジスタのゲートと前記第５接続部とを接続するタイミングを操作する第４スイッチを有する
請求項１のコンパレータ回路。
【請求項３】
前記差動増幅器は、
前記第１接続部に第２バイアス電圧を供給する第２バイアス電圧供給部と、
前記第１接続部に前記第２バイアス電圧の供給をするタイミングを操作する第５スイッチと、をさらに備える
請求項２に記載のコンパレータ回路。
【請求項４】
前記第１スイッチは、前記第２スイッチ、前記第３スイッチ、前記第４スイッチおよび前記第５スイッチがオンする前にオンし、
前記第５スイッチは、前記第２スイッチ、前記第３スイッチおよび前記第４スイッチと同時にオンし、
前記第２スイッチ、前記第３スイッチおよび前記第４スイッチは、前記第１スイッチおよび前記第５スイッチがオフした後にオフする
請求項３に記載のコンパレータ回路。
【請求項５】
前記差動増幅器は、
前記第１キャパシタと前記第１トランジスタのゲートとの間に、バッファ回路をさらに有し、
前記バッファ回路は、
予め設定された電流を供給する定電流供給部と、
ソースまたはドレインのいずれか一方が前記定電流供給部に接続され、他方がグランドに接続され、ゲートに前記第１入力信号および第２バイアス電圧が供給されるバッファ用トランジスタと、
前記第２バイアス電圧を供給する第２バイアス電圧供給部と、
前記バッファ用トランジスタのゲートに前記第２バイアス電圧の供給をするタイミングを操作する第６スイッチと、を有する
請求項２に記載のコンパレータ回路。
【請求項６】
前記第２スイッチ、前記第３スイッチおよび前記第４スイッチは、前記第１スイッチおよび前記第６スイッチがオンした後にオンし、且つ、前記第１スイッチおよび前記第６スイッチがオフした後にオフする
請求項５に記載のコンパレータ回路。
【請求項７】
前記第１電流源および前記第２電流源は、それぞれ電流源トランジスタを有し、前記電流源トランジスタのゲートには第３バイアス電圧が供給される
請求項２〜６のいずれか一項に記載のコンパレータ回路。
【請求項８】
前記第１電流源および前記第２電流源は、前記第３バイアス電圧の供給タイミングを操作する電流源スイッチを有する
請求項７に記載のコンパレータ回路。
【請求項９】
前記電流源スイッチは前記第１スイッチがオフすると同時にオフする
請求項８に記載のコンパレータ回路。
【請求項１０】
請求項１〜９のいずれか一項に記載のコンパレータ回路を複数備えるＡＤＣ回路。
【請求項１１】
請求項１０に記載のＡＤＣ回路と、
マトリクス状に配置された複数の光電変換素子と、を備え、
前記ＡＤＣ回路は、前記光電変換素子が生成したアナログ信号を離散化する
半導体装置。
【請求項１２】
請求項１１に記載の半導体装置と、
被写体の画像を撮像するためのレンズと、を少なくとも備え、
前記半導体装置は、前記レンズを介して撮像した前記画像のデータである画像データを生成する処理を行う
移動体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコンパレータ回路、ＡＤＣ回路、半導体装置および移動体デバイスに関する。
【背景技術】
【０００２】
近年、スマートフォンなどの移動体デバイス用のイメージセンサＬＳＩ（Large Scale Integration）は、低消費電力化が強く求められている。イメージセンサＬＳＩ内に搭載されるＡＤＣ（Analog to Digital Converter）はイメージセンサＬＳＩにおける消費電力に対する寄与が大きい。そのため、ＡＤＣの低消費電力化を図ることは、イメージセンサＬＳＩの低消費電力化を実現するための有効な手段となる。
【０００３】
ところで、ＡＤＣに関する様々な提案が行われている。例えば、特許文献１には、同相入力電圧変動に対する出力動作点の変動を抑制する差動増幅回路が提案されている。かかる差動増幅回路は、２組のプシュプル型ＣＭＯＳ（Complementary Metal Oxide Semiconductor）反転増幅器による差動増幅回路において、ＮＭＯＳトランジスタペアの共通ソースとＧＮＤ（グランド）の間にゲートが出力端子に接続されたＮＭＯＳトランジスタを設ける。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１６６２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の技術の場合は、負荷差動トランジスタ対と入力差動トランジスタ対それぞれにおけるドレイン・ソース間の電圧を小さくすると、回路が正常に動作しなくなる。
【０００６】
本発明は、このような課題を解決するためになされたものであって、低電源電圧駆動が可能なコンパレータ回路等を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明にかかるコンパレータ回路は、差動信号形態の第１入力信号と第２入力信号とを比較して比較結果を出力する差動増幅器と、比較結果に基づいて、増幅信号を出力する出力段増幅器とを備える。差動増幅器は、入力差動対と、負荷回路と、第１電流源と、第１バイアス電圧供給部と、第３接続部と、第４接続部とを有する。入力差動対は、第１入力信号が第１キャパシタを介してゲートに供給される第１トランジスタと、第２入力信号が第２キャパシタを介してゲートに供給される第２トランジスタとを有する。負荷回路は、入力差動対に対する負荷回路である。負荷回路は、第１接続部を介して第１トランジスタに接続する第３トランジスタと、第２接続部を介して第２トランジスタに接続するとともに第３トランジスタと互いのゲートが接続されている第４トランジスタと、を有し、第３トランジスタおよび第４トランジスタのゲートは第３キャパシタを介して第１接続部に接続する。第１電流源は、入力差動対の電流源として第１トランジスタおよび第２トランジスタに接続する。第１バイアス電圧供給部は、第３トランジスタおよび第４トランジスタのゲートと第３キャパシタとの間に、第１バイアス電圧を供給する。第３接続部は、第１トランジスタのゲートと第１接続部とを接続する。第４接続部は、第２トランジスタのゲートと第２接続部とを接続する。出力段増幅器は、第５トランジスタと、第２電流源と、第６接続部と、出力部とを有する。第５トランジスタは、比較結果に基づく信号が第４キャパシタを介してゲートに供給される。第２電流源は、第５接続部を介して第５トランジスタに接続する。第６接続部は、第５トランジスタのゲートと第５接続部とを接続する。出力部は、第５接続部に設けられ、増幅信号を出力する。
【０００８】
上記構成により、本発明は、低電源電圧駆動が可能なコンパレータ回路等を提供することができる。
【０００９】
また上記コンパレータ回路において、第１バイアス電圧供給部は、第１バイアス電圧の供給をするタイミングを操作する第１スイッチを有し、第３接続部は、第１トランジスタのゲートと第１接続部とを接続するタイミングを操作する第２スイッチを有してもよい。また第４接続部は、第２トランジスタのゲートと第２接続部とを接続するタイミングを操作する第３スイッチを有し、第６接続部は、第５トランジスタのゲートと第５接続部とを接続するタイミングを操作する第４スイッチを有してもよい。これにより、コンパレータ回路は、各トランジスタの動作点を設定することができる。
【００１０】
上記コンパレータ回路において、差動増幅器は、第１接続部に第２バイアス電圧を供給する第２バイアス電圧供給部と、第１接続部に第２バイアス電圧の供給をするタイミングを操作する第５スイッチと、をさらに備えてもよい。これにより、コンパレータ回路は、負荷回路に対して好適なバイアス電圧を供給することができる。
【００１１】
上記コンパレータ回路において、第１スイッチは、第２スイッチ、第３スイッチ、第４スイッチおよび第５スイッチがオンする前にオンし、第５スイッチは、第２スイッチ、第３スイッチおよび第４スイッチと同時にオンし、第２スイッチ、第３スイッチおよび第４スイッチは、第１スイッチおよび第５スイッチがオフした後にオフするのが好ましい。これにより、各トランジスタに対して好適に動作点の設定を行うことができる。
【００１２】
上記コンパレータ回路において、差動増幅器は、第１キャパシタと第１トランジスタのゲートとの間に、バッファ回路をさらに有してもよい。バッファ回路は、定電流供給部と、バッファ用トランジスタと、第２バイアス電圧供給部と、第６スイッチとを有する。定電流供給部は、予め設定された電流を供給する。バッファ用トランジスタは、ソースまたはドレインのいずれか一方が定電流供給部に接続され、他方がグランドに接続され、ゲートに第１入力信号および第２バイアス電圧が供給される。第２バイアス電圧供給部は、第２バイアス電圧を供給する。第６スイッチは、バッファ用トランジスタのゲートに第２バイアス電圧の供給をするタイミングを操作する。これにより、第２バイアス電圧供給部の負荷を低減させることができる。
【００１３】
上記コンパレータ回路において、第２スイッチ、第３スイッチおよび第４スイッチは、第１スイッチおよび第６スイッチがオンした後にオンし、且つ、第１スイッチおよび第６スイッチがオフした後にオフするものであってもよい。これによりバッファ回路を有するコンパレータ回路は、各トランジスタに対して好適に動作点の設定を行うことができる。
【００１４】
上記コンパレータ回路において、第１電流源および第２電流源は、それぞれ電流源トランジスタを有し、電流源トランジスタのゲートには第３バイアス電圧が供給されるものであってもよい。この場合、第１電流源および第２電流源は、第３バイアス電圧の供給タイミングを操作する電流源スイッチを有していてもよい。さらに、電流源スイッチは第１スイッチがオフすると同時にオフするものであってもよい。このような構成により、コンパレータ回路は、周辺の構成と互いに及ぼしあう影響を低減させることができる。
【００１５】
また、本発明にかかるＡＤＣ回路は、上記コンパレータ回路を複数備えるものである。また、本発明にかかる半導体装置は、上記ＡＤＣ回路と、マトリクス状に配置された複数の光電変換素子と、を備え、ＡＤＣ回路は、光電変換素子が生成したアナログ信号を離散化する。さらに、本発明にかかる移動体デバイスは、上記半導体装置と、被写体の画像を撮像するためのレンズと、を少なくとも備え、上記半導体装置は、レンズを介して撮像した画像のデータである画像データを生成する処理を行う。このような構成により、上記ＡＤＣ回路、上記半導体装置および上記移動体デバイスは、消費電力を低減させることができる。
【発明の効果】
【００１６】
本発明によれば、駆動電圧を低く抑えたコンパレータ回路等を提供する。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１にかかるコンパレータ回路の回路図である。
【図２】実施の形態１にかかるコンパレータ回路におけるスイッチのタイミングチャートである。
【図３】実施の形態２にかかるコンパレータ回路の回路図である。
【図４】実施の形態２にかかるコンパレータ回路におけるスイッチのタイミングチャートである。
【図５】実施の形態３にかかるコンパレータ回路の回路図である。
【図６】実施の形態３にかかるコンパレータ回路におけるスイッチのタイミングチャートである。
【発明を実施するための形態】
【００１８】
説明の明確化のため、以下の記載および図面は、適宜、省略、および簡略化がなされている。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１９】
＜実施の形態１＞
以下、図面を参照して実施の形態１について説明する。図１は、実施の形態１にかかるコンパレータ回路の回路図である。図に示すコンパレータ回路１０は例えばＡＤＣ等に用いられる。
【００２０】
コンパレータ回路１０は、差動信号形態の第１入力信号ＩＮ１と第２入力信号ＩＮ２とを比較して比較結果を出力する差動増幅器１１と、比較結果に応じて出力信号ＶＯＵＴを出力する出力段増幅器１２とを備える。なお、出力信号ＶＯＵＴは、増幅信号とも称される。
【００２１】
以下に、差動増幅器１１について説明する。差動増幅器１１は主な構成として、入力差動対１１１、負荷回路１１２、第１電流源１１３、第１バイアス電圧供給部１１４、第２バイアス電圧供給部１１５、第３接続部Ｗ３および第４接続部Ｗ４を有する。
【００２２】
入力差動対１１１は、第１入力信号ＩＮ１が第１キャパシタＣ１を介してゲートに供給される第１トランジスタＴ１と、第２入力信号が第２キャパシタＣ２を介してゲートに供給される第２トランジスタＴ２とを有する。本実施の形態において、第１トランジスタＴ１および第２トランジスタＴ２は、Ｎ型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）である。なお、Ｎ型のＭＯＳＦＥＴを、ＮＭＯＳとも称する。
【００２３】
負荷回路１１２は、入力差動対に対する負荷差動トランジスタ対を構成する回路である。負荷回路１１２は、主な構成として第３トランジスタＴ３および第４トランジスタＴ４を有している。第３トランジスタＴ３および第４トランジスタＴ４は、Ｐ型のＭＯＳＦＥＴである。なお、Ｐ型のＭＯＳＦＥＴを、ＰＭＯＳとも称する。
【００２４】
第３トランジスタＴ３は、ソースが電源Ｖ１に接続しドレインが、第１接続部Ｗ１を介して第１トランジスタＴ１のドレインに接続する。第４トランジスタＴ４はソースが電源Ｖ２に接続し、ドレインが第２接続部Ｗ２を介して第２トランジスタＴ２のドレインに接続する。また、第３トランジスタＴ３と第４トランジスタＴ４とは、互いのゲートが接続されている。さらに、第３トランジスタＴ３および第４トランジスタＴ４のゲートは第３キャパシタＣ３を介して第１接続部Ｗ１に接続している。すなわち、負荷回路１１２を構成する第３トランジスタＴ３および第４トランジスタＴ４は、第１トランジスタＴ１側にダイオード接続されたカレントミラー回路を基本構成としている。ただし、負荷回路１１２は、ダイオード接続の構成に第３キャパシタＣ３が追加された構成となっている。
【００２５】
また、負荷回路１１２は、第１バイアス電圧供給部１１４に接続している。第１バイアス電圧供給部１１４は、第３トランジスタＴ３および第４トランジスタＴ４のゲートと第３キャパシタＣ３との間に、第１バイアス電圧Ｖｂ１を供給する。また、第１バイアス電圧供給部１１４は、前記第１バイアス電圧の供給をするタイミングを操作する第１スイッチＳＷ１を有している。第１スイッチＳＷ１が操作されることにより、負荷回路１１２は第１バイアス電圧Ｖｂ１を受け取り、受け取ったバイアス電圧に応じて動作点が設定される。
【００２６】
第１電流源１１３は、入力差動対１１１の電流源として第１トランジスタＴ１および第２トランジスタＴ２に接続する。第１電流源１１３は、ＮＭＯＳである第６トランジスタＴ６を有している。第６トランジスタＴ６は、ドレインが第１トランジスタＴ１および第２トランジスタＴ２のソースに接続し、ソースがグランドＧＮＤに接続している。また第６トランジスタＴ６はゲートに第３バイアス電圧Ｖｂ３が供給される。
【００２７】
第３接続部Ｗ３は、第１トランジスタＴ１のゲートと第１接続部Ｗ１とを接続する。すなわち、第３接続部Ｗ３により、第１トランジスタＴ１のゲートとドレインは短絡する。また第３接続部Ｗ３は、第２スイッチＳＷ２を有している。第２スイッチＳＷ２は、第１トランジスタＴ１のゲートと前記第１接続部Ｗ１とを接続するタイミングを操作する。第２スイッチＳＷ２が操作されることにより、第１トランジスタＴ１は動作点が設定される。
【００２８】
第４接続部Ｗ４は、第２トランジスタＴ２のゲートと第２接続部Ｗ２とを接続する。すなわち、第４接続部Ｗ４により、第２トランジスタＴ２のゲートとドレインは短絡する。また第４接続部Ｗ４は、第３スイッチＳＷ３を有している。第３スイッチＳＷ３は、第２トランジスタＴ２のゲートと前記第２接続部Ｗ２とを接続するタイミングを操作する。第３スイッチＳＷ３が操作されることにより、第２トランジスタＴ２は動作点が設定される。
【００２９】
第２バイアス電圧供給部１１５は、第１接続部Ｗ１に接続し、第２バイアス電圧Ｖｂ２を第１接続部Ｗ１に供給する。また第２バイアス電圧供給部１１５は、第５スイッチＳＷ５を有している。第５スイッチＳＷ５は、第１接続部Ｗ１に第２バイアス電圧Ｖｂ２の供給をするタイミングを操作する。第５スイッチＳＷ５が操作されることにより、第３トランジスタＴ３のドレイン・ソース間の電圧であるＶｄｓが設定される。
【００３０】
差動増幅器１１は、上述の構成により、第１入力信号ＩＮ１と第２入力信号ＩＮ２とを受け取り、受け取った２つの信号を比較した結果の信号を生成し、生成した信号を出力段増幅器１２に供給する。
【００３１】
次に、出力段増幅器１２について説明する。出力段増幅器１２は、差動増幅器１１から供給された信号を受け取り、受け取った信号に応じて出力信号ＶＯＵＴを出力する。出力段増幅器１２は主な構成として、第５トランジスタＴ５、第２電流源１２１、第６接続部Ｗ６および出力部１２２を有する。
【００３２】
第５トランジスタＴ５はＰＭＯＳであって、ソースが電源Ｖ３に接続している。また第５トランジスタＴ５は、差動増幅器１１が出力した比較結果の信号が第４キャパシタＣ４を介してゲートに供給される。さらに第５トランジスタのドレインは第５接続部Ｗ５を介して第２電流源１２１に接続している。差動増幅器１１の出力が第４キャパシタＣ４を介して第５トランジスタＴ５に供給されることにより、差動増幅器１１と出力段増幅器１２との電圧を分離し、差動増幅器１１が出力段増幅器１２の影響を受けることを防ぐことができる。
【００３３】
第２電流源１２１は、第５接続部Ｗ５を介して第５トランジスタＴ５に接続している。第２電流源１２１は、ＮＭＯＳである第７トランジスタＴ７を有している。第７トランジスタＴ７は、ドレインが第５接続部Ｗ５を介して第５トランジスタＴ５のドレインに接続している。また第７トランジスタＴ７のソースはグランドＧＮＤに接続している。また第７トランジスタＴ７はゲートに第３バイアス電圧Ｖｂ３が供給される。なお、図に示すように、第７トランジスタＴ７のゲートに供給される第３バイアス電圧Ｖｂ３と第６トランジスタＴ６のゲートに供給される第３バイアス電圧Ｖｂ３とは、共通のソースから供給される構成となっている。
【００３４】
第６接続部Ｗ６は、第５トランジスタＴ５のゲートと第５接続部Ｗ５とを接続する。すなわち、第６接続部Ｗ６により、第５トランジスタＴ５のゲートとドレインは短絡する。また前記第６接続部Ｗ６は、第４スイッチＳＷ４を有している。第４スイッチＳＷ４は、第５トランジスタＴ５のゲートと第５接続部Ｗ５とを接続するタイミングを操作する。第４スイッチＳＷ４が操作されることにより、第５トランジスタＴ５は動作点が設定される。
【００３５】
出力部１２２は、第５接続部に設けられており、出力段増幅器１２が生成した出力信号ＶＯＵＴを出力する。
【００３６】
次に、図２を参照しながら本実施の形態にかかるコンパレータ回路１０の各スイッチの動作タイミングについて説明する。図２は、実施の形態１にかかるコンパレータ回路におけるスイッチのタイミングチャートである。図の横軸は時刻ｔである。また図において各スイッチの状態（オンまたはオフ）を示している。例えば、第１スイッチＳＷ１は、時刻ｔ０より前からオンしており、時刻ｔ１でオンからオフに切り替わる。同様に、第５スイッチＳＷ５は、時刻ｔ０においてオフからオンに切り替わり、時刻ｔ１でオンからオフに切り替わる。また第２スイッチＳＷ２、第３スイッチＳＷ３および第４スイッチＳＷ４は、いずれも時刻ｔ０でオフからオンに切り替わり、時刻ｔ２でオンからオフに切り替わる。
【００３７】
図に示すように、コンパレータ回路１０において、第１スイッチＳＷ１は、第２スイッチＳＷ２、第３スイッチＳＷ３、第４スイッチＳＷ４および第５スイッチＳＷ５がオンする前にオンしている。また、第５スイッチＳＷ５は、第２スイッチＳＷ２、第３スイッチＳＷ３および第４スイッチＳＷ４と同時にオンし、第１スイッチＳＷ１と同時にオフする。第２スイッチＳＷ２、第３スイッチＳＷ３および第４スイッチＳＷ４は、第１スイッチＳＷ１および第５スイッチＳＷ５がオフした後にオフする。コンパレータ回路１０は、上述したタイミングで各スイッチを操作することにより、各トランジスタの動作点を設定する。
【００３８】
以上、実施の形態１にかかるコンパレータ回路１０について説明した。上述のように、実施の形態１にかかるコンパレータ回路１０は、各トランジスタの動作点を別個に設定することができる構成となっている。また、コンパレータ回路１０は、各トランジスタのゲートに上述したキャパシタを設けることにより、それぞれの直流成分を分離して設定するともに、交流成分を伝搬可能な構成としている。これにより、例えば、第３トランジスタＴ３のゲートに供給する第１バイアス電圧Ｖｂ１と、第３トランジスタＴ３のドレインに供給する第２バイアス電圧Ｖｂ２とは、異なる値を設定することができる。したがって、第１バイアス電圧Ｖｂ１は、ゲート・ソース間電圧であるＶｇｓが第３トランジスタＴ３の閾値電圧Ｖｔｈよりも大きくなるように設定する。一方、第２バイアス電圧Ｖｂ２は、第１バイアス電圧Ｖｂ１とは異なる電圧であって、第３トランジスタＴ３が飽和領域で正常に動作可能なドレイン・ソース間電圧であるＶｄｓを設定することができる。
【００３９】
より具体的には、コンパレータ回路１０は、例えば、第２バイアス電圧Ｖｂ２を第１バイアス電圧Ｖｂ１よりも高い電圧に設定することができる。したがって、コンパレータ回路１０のトランジスタは、ドレイン・ソース間電圧であるＶｄｓを定電圧駆動に適した値に設定することができる。これにより、コンパレータ回路１０は、駆動電圧を低減させることができる。
【００４０】
上述のコンパレータ回路１０は、低消費電力が要求される装置やデバイスに対して利用することができる。例えば、コンパレータ回路１０は、カメラ機能を有する移動体デバイスにおいて利用することができる。このような移動体デバイスは、レンズを介して被写体を撮像した画像のデータである画像データを生成するイメージセンサを有する。イメージセンサは、マトリクス状に配置された複数の光電変換素子である撮像素子が、アナログ信号を生成し、生成したアナログ信号を受け取ったシングルスロープＡＤＣが離散化処理を行う。したがって、コンパレータ回路１０を利用した移動体デバイスは、消費電力を低減させることができる。
【００４１】
以上のように、実施の形態１によれば、低電源電圧駆動が可能なコンパレータ回路等を提供することができる。また、実施の形態１にかかるコンパレータ回路を使用することにより、ＡＤＣ回路、半導体装置または移動体デバイスの消費電力を低減させることができる。
【００４２】
＜実施の形態２＞
次に、実施の形態２について説明する。実施の形態２にかかるコンパレータ回路は、第２バイアス電圧の負荷電流を小さくするためのバッファ回路を有する点において、実施の形態１と異なる。
【００４３】
図３を参照しながら実施の形態２にかかるコンパレータ回路について説明する。図３は、実施の形態２にかかるコンパレータ回路の回路図である。なお、以下の説明において実施の形態１の説明において既に説明した構成については適宜説明を省略する。
【００４４】
図に示すコンパレータ回路２０は、第１入力信号ＩＮ１および第２バイアス電圧の入力段に、バッファ回路２１を有している。換言すると、差動増幅器１１は、第１キャパシタＣ１と第１トランジスタＴ１のゲートとの間に、バッファ回路をさらに有している。バッファ回路２１は主な構成として、定電流供給部Ａ１およびバッファ用トランジスタＴ８を有している。
【００４５】
定電流供給部Ａ１は、予め設定された電流を供給することができる定電流源であり、電源Ｖ４とバッファ用トランジスタＴ８のソースにそれぞれ接続している。また、定電流供給部Ａ１は、第１トランジスタＴ１のゲートにも接続しており、バッファ用トランジスタＴ８のスイッチング動作に応じて、予め設定された信号を第１トランジスタＴ１に供給する。
【００４６】
バッファ用トランジスタＴ８は、ＰＭＯＳであり、ソースが定電流供給部Ａ１に接続し、ドレインがグランドＧＮＤに接続している。また、バッファ用トランジスタＴ８は、ゲートが第１キャパシタＣ１に接続するとともに、第２バイアス電圧供給部２１１に接続している。第２バイアス電圧供給部２１１は、バッファ用トランジスタＴ８のゲートに第２バイアス電圧Ｖｂ４を供給する。また第２バイアス電圧供給部２１１は、第６スイッチＳＷ６を有している。第６スイッチＳＷ６は、バッファ用トランジスタＴ８のゲートに第２バイアス電圧Ｖｂ４の供給をするタイミングを操作する。
【００４７】
次に、図４を参照しながら実施の形態２にかかるコンパレータ回路２０の各スイッチの動作タイミングについて説明する。図４は、実施の形態２にかかるコンパレータ回路におけるスイッチのタイミングチャートである。
【００４８】
本実施の形態にかかるコンパレータ回路２０は、第６スイッチＳＷ６を有する点が、実施の形態１と異なる。第６スイッチＳＷ６は、時刻ｔ０より前からオンしており、時刻ｔ２１でオンからオフに切り替わる。
【００４９】
図に示すように、コンパレータ回路２０において、第２スイッチＳＷ２、第３スイッチＳＷ３および第４スイッチＳＷ４は、第１スイッチＳＷ１および第６スイッチＳＷ６がオンした後にオンし、且つ、第１スイッチＳＷ１および第６スイッチＳＷ６がオフした後にオフする。また、第６スイッチＳＷ６は、第１スイッチＳＷ１がオフする前にオフする。コンパレータ回路２０は、上述したタイミングで各スイッチを操作することにより、各トランジスタの動作点を設定する。
【００５０】
以上の構成により、実施の形態２にかかるコンパレータ回路２０は、第１接続部Ｗ１に対しては定電流供給部Ａ１からの信号を供給できる。そのため、コンパレータ回路２０は、低インピーダンスで第２バイアス電圧Ｖｂ４の入力を行うことができる。第２バイアス電圧供給部を低負荷で動作するように構成することができる。
【００５１】
以上のように、実施の形態２によれば、低電源電圧駆動が可能なコンパレータ回路等を提供することができる。また実施の形態２にかかるコンパレータ回路２０は、自己バイアス時のバイアス電圧生成回路に対する負荷電流を小さくすることができる。そのため、実施の形態２にかかるコンパレータ回路２０は、バイアス電圧生成回路の消費電力を低減させることができる。したがって、実施の形態２にかかるコンパレータ回路を使用することにより、ＡＤＣ回路、半導体装置または移動体デバイスの消費電力を低減させることができる。
【００５２】
＜実施の形態３＞
次に、図５を参照しながら実施の形態３について説明する。実施の形態３は、第１電流源１１３が電流源スイッチＳＷ３１を有する点、および第２電流源１２１が電流源スイッチＳＷ３２を有する点において、実施の形態１の構成と異なる。なお、その他の構成は、実施の形態１の構成と同様であるため、以下は実施の形態１と異なる点について説明する。
【００５３】
本実施の形態にかかるコンパレータ回路３０において、第１電流源１１３および第２電流源１２１は、それぞれ第６トランジスタＴ６および第７トランジスタＴ７を有し、これらのトランジスタのゲートには第３バイアス電圧Ｖｂ３がそれぞれ供給される。また第１電流源１１３は電流源スイッチＳＷ３１を有し、第２電流源１２１はＳＷ３２を有する。
【００５４】
電流源スイッチＳＷ３１は、第６トランジスタＴ６のゲートに接続し、第６トランジスタＴ６に対する第３バイアス電圧Ｖｂ３の供給タイミングを操作する。電流源スイッチＳＷ３２は、第７トランジスタＴ７のゲートに接続し、第７トランジスタＴ７に対する第３バイアス電圧Ｖｂ３の供給タイミングを操作する。
【００５５】
図６を参照しながら、実施の形態３にかかるコンパレータ回路３０の各スイッチの動作タイミングについて説明する。図６は、実施の形態３にかかるコンパレータ回路におけるスイッチのタイミングチャートである。
【００５６】
図に示すタイミングチャートは、電流源スイッチＳＷ３１、ＳＷ３２が追加されている点が、実施の形態１にかかるタイミングチャートと異なる。電流源スイッチＳＷ３１、ＳＷ３２は、時刻ｔ０より前にオンし、時刻ｔ１でオンからオフに切り替わる。すなわち、電流源スイッチＳＷ３１、ＳＷ３２は第１スイッチＳＷ１がオフすると同時にオフする。
【００５７】
以上の構成により、実施の形態３にかかるコンパレータ回路３０は、バイアス電圧決定後に電流源のスイッチをオフに切り替え、隣接回路との間で相互に及ぼす影響を低減させることができる。このような構成により、複数のスイッチを構成として有するコンパレータ回路３０は、スイッチの切り替え動作によって生じるノイズに対する影響を受けにくいものとなる。したがって、実施の形態３によれば、ノイズによる誤動作を低減し、且つ、低電源電圧駆動が可能なコンパレータ回路等を提供することができる。
【００５８】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００５９】
１０  コンパレータ回路
１１  差動増幅器
１２  出力段増幅器
２０  コンパレータ回路
２１  バッファ回路
３０  コンパレータ回路
１１１  入力差動対
１１２  負荷回路
１２２  出力部
Ａ１  定電流供給部
ＳＷ１  第１スイッチ
ＳＷ２  第２スイッチ
ＳＷ３  第３スイッチ
ＳＷ４  第４スイッチ
ＳＷ５  第５スイッチ
ＳＷ６  第６スイッチ
ＳＷ３１  電流源スイッチ
ＳＷ３２  電流源スイッチ
Ｔ１  第１トランジスタ
Ｔ２  第２トランジスタ
Ｔ３  第３トランジスタ
Ｔ４  第４トランジスタ
Ｔ５  第５トランジスタ
Ｔ６  第６トランジスタ
Ｔ７  第７トランジスタ
Ｔ８  バッファ用トランジスタ
【図１】
2020102674.tif 000003
【図２】
2020102674.tif 000004
【図３】
2020102674.tif 000005
【図４】
2020102674.tif 000006
【図５】
2020102674.tif 000007
【図６】
2020102674.tif 000008