(57)【要約】【課題】飽和容量減少や暗電流増加などの悪影響を抑制しつつ、電荷保持部への電荷流入による信号品質の劣化を低減する。【解決手段】光電変換によって生じた電荷を蓄積する光電変換部と、第１電荷保持部と、第２電荷保持部と、第１ゲートと、第２ゲートと、をそれぞれ有する複数の画素を備える光電変換装置であって、前記光電変換部において前記第１電荷保持部へ転送する電荷を蓄積している期間中に、前記第１ゲートのポテンシャルは第１ポテンシャルに設定され、前記第２ゲートのポテンシャルは第２ポテンシャルに設定され、前記第１ポテンシャルと前記第２ポテンシャルはともに、電荷転送時のゲートのポテンシャルよりも高いポテンシャルであって、前記第１ポテンシャルは前記第２ポテンシャルよりも低いポテンシャルである。【選択図】図４
2020127147.tif 000002
【特許請求の範囲】
【請求項１】
光電変換によって生じた電荷を蓄積する光電変換部と、
第１電荷保持部と、
第２電荷保持部と、
前記光電変換部に蓄積された電荷を前記第１電荷保持部に転送する第１ゲートと、
前記光電変換部に蓄積された電荷を前記第２電荷保持部に転送する第２ゲートと、
をそれぞれ有する複数の画素を備える光電変換装置であって、
前記光電変換部において前記第１電荷保持部へ転送する電荷を蓄積している期間中に、前記第１ゲートのポテンシャルは第１ポテンシャルに設定され、前記第２ゲートのポテンシャルは第２ポテンシャルに設定され、
前記第１ポテンシャルと前記第２ポテンシャルはともに、前記光電変換部の電荷を前記第１電荷保持部に転送する期間の前記第１ゲートのポテンシャルおよび前記光電変換部の電荷を前記第２電荷保持部に転送する期間の前記第２ゲートのポテンシャルよりも高いポテンシャルであって、
前記第１ポテンシャルは前記第２ポテンシャルよりも低いポテンシャルである、
光電変換装置。
【請求項２】
前記光電変換部を電源電位に接続する第３ゲートをさらに備え、
前記第３ゲートのオンオフにより前記光電変換部への電荷の蓄積を制御する、
請求項１に記載の光電変換装置。
【請求項３】
前記光電変換部において前記第１電荷保持部へ転送する電荷を蓄積している期間中に、前記第３ゲートのポテンシャルは、前記第１ポテンシャルよりも高く前記第２ポテンシャルよりも低い第３ポテンシャルに設定される、
請求項２に記載の光電変換装置。
【請求項４】
前記第３ゲートがオンの期間中に、前記第１ゲートのポテンシャルおよび前記第２ゲートのポテンシャルは、ともに前記第２ポテンシャルに設定される、
請求項２または３に記載の光電変換装置。
【請求項５】
前記光電変換部に電荷を蓄積し前記第１電荷保持部に転送する動作と、前記光電変換部に電荷を蓄積し前記第２電荷保持部に転送する動作とを交互に行い、
前記光電変換部において前記第１電荷保持部へ転送する電荷を蓄積している期間中に、前記第１ゲートのポテンシャルは前記第１ポテンシャルに設定され、前記第２ゲートのポテンシャルは前記第２ポテンシャルに設定され、
前記光電変換部において前記第２電荷保持部へ転送する電荷を蓄積している期間中に、前記第２ゲートのポテンシャルは前記第１ポテンシャルに設定され、前記第１ゲートのポテンシャルは前記第２ポテンシャルに設定される、
請求項１から４のいずれか１項に記載の光電変換装置。
【請求項６】
光電変換によって生じた電子を蓄積する光電変換部と、
第１電荷保持部と、
第２電荷保持部と、
前記光電変換部に蓄積された電子を前記第１電荷保持部に転送する第１ゲートと、
前記光電変換部に蓄積された電子を前記第２電荷保持部に転送する第２ゲートと、
をそれぞれ有する複数の画素を備える光電変換装置であって、
前記光電変換部において前記第１電荷保持部へ転送する電子を蓄積している期間中に、前記第１ゲートは第１電位に設定され、前記第２ゲートは第２電位に設定され、
前記第１電位と前記第２電位はともに、前記光電変換部の電子を前記第１電荷保持部に
転送する期間の前記第１ゲートの電位および前記光電変換部の電子を前記第２電荷保持部に転送する期間の前記第２ゲートの電位よりも低い電位であって、
前記第１電位は前記第２電位よりも高い電位である、
光電変換装置。
【請求項７】
光電変換によって生じた正孔を蓄積する光電変換部と、
第１電荷保持部と、
第２電荷保持部と、
前記光電変換部に蓄積された正孔を前記第１電荷保持部に転送する第１ゲートと、
前記光電変換部に蓄積された正孔を前記第２電荷保持部に転送する第２ゲートと、
をそれぞれ有する複数の画素を備える光電変換装置であって、
前記光電変換部において前記第１電荷保持部へ転送する正孔を蓄積している期間中に、前記第１ゲートは第１電位に設定され、前記第２ゲートは第２電位に設定され、
前記第１電位と前記第２電位はともに、前記光電変換部の正孔を前記第１電荷保持部に転送する期間の前記第１ゲートの電位および前記光電変換部の正孔を前記第２電荷保持部に転送する期間の前記第２ゲートの電位よりも高い電位であって、
前記第１電位は前記第２電位よりも低い電位である、
光電変換装置。
【請求項８】
前記複数の画素において同じタイミングで、前記光電変換部での電荷の蓄積を行う、
請求項１から７のいずれか１項に記載の光電変換装置。
【請求項９】
前記複数の画素のそれぞれは、
フローティングディフュージョンと、
前記第１電荷保持部に保持された電荷を前記フローティングディフュージョンに転送する第４ゲートと、
前記第２電荷保持部に保持された電荷を前記フローティングディフュージョンに転送する第５ゲートと、
前記フローティングディフュージョンに転送された電荷に基づく信号を出力する出力部と、
をさらに有する、請求項１から８のいずれか１項に記載の光電変換装置。
【請求項１０】
請求項１から９のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理部と、
を有することを特徴とする光電変換システム。
【請求項１１】
請求項１から９のいずれか１項に記載の光電変換装置と、
移動装置と、
前記光電変換装置から出力される信号から情報を取得する処理装置と、
前記情報に基づいて前記移動装置を制御する制御装置と、
を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グローバル電子シャッター動作を可能とする電荷保持部を有する光電変換装置に関する。
【背景技術】
【０００２】
近年、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置には、低消費電力や高速読み出しに適したＣＭＯＳイメージセンサが広く用いられている。ＣＭＯＳイメージセンサにおいて、グローバル（全画素同時）電子シャッター機能を有するＣＭＯＳイメージセンサが提案されている。この電子シャッター機能のために、画素内には光電変換を行う光電変換部とは別に、光電変換された電荷をある程度の時間保持しておく電荷保持部が設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１０３７２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
１画素内の光電変換部と電荷保持部のそれぞれが、対応する露光期間の異なる信号を保持している場合が有る。この場合、光電変換部が飽和する光量の光が入射すると、余剰電荷が電荷保持部へ流入し、異なる露光期間(異なるフレーム)の信号が混入することとなる。この結果、画質劣化が生じる。余剰電荷の流入を抑制するために光電変換部が蓄積中の間、電荷保持部側のゲートを常時オンにすることが考えられるが、暗電流が増加する。また、光電変換部にオーバーフローゲートを設けてオーバーフローゲートと電荷保持中の電荷保持部側のゲートのポテンシャル差を大きくすることも考えられるが、光電変換部の飽和容量が減少する。
【０００５】
上記課題を考慮して、本発明は、飽和容量減少や暗電流増加などの悪影響を抑制しつつ、電荷保持部への電荷流入による信号品質の劣化を低減可能な光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の態様に係る光電変換装置は、
光電変換によって生じた電荷を蓄積する光電変換部と、
第１電荷保持部と、
第２電荷保持部と、
前記光電変換部に蓄積された電荷を前記第１電荷保持部に転送する第１ゲートと、
前記光電変換部に蓄積された電荷を前記第２電荷保持部に転送する第２ゲートと、
をそれぞれ有する複数の画素を備える光電変換装置であって、
前記光電変換部において前記第１電荷保持部へ転送する電荷を蓄積している期間中に、前記第１ゲートのポテンシャルは第１ポテンシャルに設定され、前記第２ゲートのポテンシャルは第２ポテンシャルに設定され、
前記第１ポテンシャルと前記第２ポテンシャルはともに、前記光電変換部の電荷を前記第１電荷保持部に転送する期間の前記第１ゲートのポテンシャルおよび前記光電変換部の電荷を前記第２電荷保持部に転送する期間の前記第２ゲートのポテンシャルよりも高いポテンシャルであって、
前記第１ポテンシャルは前記第２ポテンシャルよりも低いポテンシャルである
ことを特徴とする。
【０００７】
本発明の第２の態様に係る光電変換装置は、
光電変換によって生じた電子を蓄積する光電変換部と、
第１電荷保持部と、
第２電荷保持部と、
前記光電変換部に蓄積された電子を前記第１電荷保持部に転送する第１ゲートと、
前記光電変換部に蓄積された電子を前記第２電荷保持部に転送する第２ゲートと、
をそれぞれ有する複数の画素を備える光電変換装置であって、
前記光電変換部において前記第１電荷保持部へ転送する電子を蓄積している期間中に、前記第１ゲートは第１電位に設定され、前記第２ゲートは第２電位に設定され、
前記第１電位と前記第２電位はともに、前記光電変換部の電子を前記第１電荷保持部に転送する期間の前記第１ゲートの電位および前記光電変換部の電子を前記第２電荷保持部に転送する期間の前記第２ゲートの電位よりも低い電位であって、
前記第１電位は前記第２電位よりも高い電位である、
ことを特徴とする。
【０００８】
本発明の第３の態様に係る光電変換装置は、
光電変換によって生じた正孔を蓄積する光電変換部と、
第１電荷保持部と、
第２電荷保持部と、
前記光電変換部に蓄積された正孔を前記第１電荷保持部に転送する第１ゲートと、
前記光電変換部に蓄積された正孔を前記第２電荷保持部に転送する第２ゲートと、
をそれぞれ有する複数の画素を備える光電変換装置であって、
前記光電変換部において前記第１電荷保持部へ転送する正孔を蓄積している期間中に、前記第１ゲートは第１電位に設定され、前記第２ゲートは第２電位に設定され、
前記第１電位と前記第２電位はともに、前記光電変換部の正孔を前記第１電荷保持部に転送する期間の前記第１ゲートの電位および前記光電変換部の正孔を前記第２電荷保持部に転送する期間の前記第２ゲートの電位よりも高い電位であって、
前記第１電位は前記第２電位よりも低い電位である、
ことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、飽和容量減少や暗電流造化などの悪影響を抑制しつつ、電荷保持部への電荷流入による信号品質の劣化を低減することができる。
【図面の簡単な説明】
【００１０】
【図１】実施形態１に係る光電変換装置のブロック図。
【図２】実施形態１に係る画素部の等価回路。
【図３】実施形態１における画素レイアウト。
【図４】実施形態１における画素駆動図。
【図５】実施形態１における画素部ポテンシャルの概念図（A-A’断面）。
【図６】実施形態２に係る画素部の等価回路。
【図７】実施形態２における画素レイアウト。
【図８】実施形態２における画素部ポテンシャルの概念図（A-B断面）。
【図９】実施形態２における画素駆動図。
【図１０Ａ】実施形態２における画素ポテンシャルの概念図（A-A’断面）。
【図１０Ｂ】実施形態２における画素ポテンシャルの概念図（A-A’断面）。
【図１１】実施形態３に係る撮像システムの構成例を表す図。
【図１２】実施形態４に係る撮像システムおよび移動体の構成例を表す図。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について図面を用いて説明する。なお、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下で説明する図面において、同じ機能を有するものは同一の符号を付し、その説明を省略又は簡潔にすることもある。
【００１２】
光電変換装置は、光を電気信号に変換する画素を複数有する半導体デバイスであり、固体撮像素子やイメージセンサや撮像装置とも呼ばれるものである。光電変換装置には、ＣＭＯＳイメージセンサ、測距センサ（ＡＦセンサ）、測光センサ（ＡＥセンサ）などが含まれる。以下では、本発明の好ましい適用例の一つとして、ＣＭＯＳイメージセンサに本発明を適用した場合の構成例を説明する。
【００１３】
（実施形態１）
図１は、本実施形態に係る光電変換装置の概略構成を表すブロック図である。光電変換装置は画素部１０１、垂直走査回路１０２、列増幅回路１０３、水平走査回路１０４、出力回路１０５、制御回路１０６を備える。
【００１４】
画素部１０１は、行列状に配置された複数の画素１０７を備えている。垂直走査回路１０２は画素１０７内のトランジスタをオン（導通状態）またはオフ（非導通状態）に制御するための制御信号を供給する。画素１０７の各列には列信号線１０８が設けられており、画素１０７からの信号が列ごとに列信号線１０８に出力される。列増幅回路１０３は列信号線１０８に出力された画素信号を増幅し、画素１０７のリセット時の信号および光電変換時の信号に基づく相関二重サンプリング処理などを行う。水平走査回路１０４は、列増幅回路１０３の増幅器に接続されたスイッチと、該スイッチをオンまたはオフに制御するための制御信号を供給する。出力回路１０５はバッファアンプ、差動増幅器などから構成され、列増幅回路１０３からの画素信号を光電変換装置の外部の信号処理部に出力する。また、ＡＤ変換部を光電変換装置に設け、デジタルの画素信号を出力しても良い。
【００１５】
図２は、光電変換装置の画素の等価回路を示している。図３は、本実施形態における画素レイアウトの一例である。
【００１６】
画素１０７は、光電変換部２０１、第１電荷保持部２０４、第２電荷保持部２０５、フローティングディフュージョン２０８、増幅部２１０を含む。画素１０７は、また、第１ＧＳ転送部２０２、第２ＧＳ転送部２０３、第１ＴＸ転送部２０６、第２ＴＸ転送部２０７、リセット部２０９、および行選択部２１１を含み、これらはトランジスタによって構成される。第１ＧＳ転送部２０２、第２ＧＳ転送部２０３、第１ＴＸ転送部２０６、第２ＴＸ転送部２０７、リセット部２０９、および行選択部２１１には、それぞれ、制御線ｐＧＳ１、ｐＧＳ２、ｐＴＸ１、ｐＴＸ２、ｐＲＥＳ、ｐＳＥＬが接続されている。
【００１７】
本実施形態における、第１ＧＳ転送部２０２、第２ＧＳ転送部２０３、第１ＴＸ転送部２０６、第２ＴＸ転送部２０７が、それぞれ本発明における第１ゲート、第２ゲート、第４ゲート、第５ゲートの一例である。また、増幅部２１０が、本発明における出力部の一例である。
【００１８】
光電変換部２０１は、入射光によって生じた電荷を蓄積する。第１ＧＳ転送部２０２は、光電変換部２０１の電荷を第１電荷保持部２０４に転送する。第１ＴＸ転送部２０６は、第１電荷保持部２０４の電荷を増幅部２１０の入力ノードであるフローティングディフュージョン２０８に転送する。同様に、第２ＧＳ転送部２０３は、光電変換部２０１の電荷を第２電荷保持部２０５に転送する。第２ＴＸ転送部２０７は、第２電荷保持部２０５
の電荷を増幅部２１０の入力ノードであるフローティングディフュージョン２０８に転送する。リセット部２０９は、フローティングディフュージョン２０８の電圧をリセットする。行選択部２１１は、当該列において列信号線１０８に信号を出力する画素を選択する。増幅部２１０は、入射光によって生じた電荷に基づく信号を、行選択部２１１を介して列信号線１０８に出力する。
【００１９】
以下の説明では、光電変換部２０１は電子を信号電荷として蓄積するものとする。また、画素１０７が有するトランジスタはＮ型トランジスタであるものとする。しかしながら、光電変換部２０１が蓄積する電荷を正孔としてもよく、この場合には、画素１０７が有するトランジスタをＰ型トランジスタとしてもよい。つまり、信号として取り扱う電荷の極性に応じて、以下の説明で用いる導電型の規定を変更することができる。
【００２０】
図４は、本実施形態の駆動タイミングを、あるｎフレームからｎ＋３フレーム目までについて示している。光電変換部（ＰＤ）、第１電荷保持部（ＭＥＭ１）、第２電荷保持部（ＭＥＭ２）には、ＭＥＭ１で保持される信号、ＭＥＭ２で保持される信号をハッチングにより区別して表している。ＲＥＡＤは電荷保持部へ転送された信号の行順次読み出しを示しており、ｐＧＳ１とｐＧＳ２はそれぞれ、第１ＧＳ転送部（ＧＳ１）と第２ＧＳ転送部（ＧＳ２）の状態を表している。本実施形態では、ＧＳ転送部のゲートは、１つのＯＮ状態（ＯＮ）と、２つのＯＦＦ状態（ＯＦＦ１，ＯＦＦ２）を持ち、ＧＳゲート下の電位はＯＦＦ１＞ＯＦＦ２の関係である。なお、信号電荷は電子であるので、信号電荷に対するＧＳゲート下のポテンシャルはＯＦＦ１の方がＯＦＦ２よりも深い（ＯＦＦ２の方がＯＦＦ１よりもポテンシャル障壁の高さが高い）。ＯＦＦ状態の制御については、ゲートに印加する電圧で制御することを前提としているが、それに限るわけではない。また、一方は固定で、他方が３値を持つなどのパターンでも同様に成り立つ。表には（ｉ）〜（ｖｉ）のタイミングでの状態を表記している。
【００２１】
図５の（ｉ）〜（ｖｉ）は、図４の（ｉ）〜（ｖｉ）のタイミングにおける図３のＡ−Ａ’断面における信号電荷のポテンシャルの概念図である。
【００２２】
図４、図５では、２つの電荷保持部を交互に使用する動作を示している。すなわち、ｎフレーム目、ｎ＋２フレーム目・・・に光電変換部２０１が蓄積した電荷をＭＥＭ１に転送・保持し、ｎ＋１フレーム目、ｎ＋３フレーム目・・・に光電変換部２０１が蓄積した電荷をＭＥＭ２に転送・保持するものとしている。ここでの１フレームとは、１回のＲＥＡＤ動作に対応する電荷が蓄積される期間を指している。
【００２３】
あるフレームで蓄積された電荷は、次のフレームで電荷保持部から読み出される。以下では、「蓄積中の電荷保持部」「読み出し中の電荷保持部」という用語を用いる。図４、図５の例では、ｎフレーム目、ｎ＋２フレーム目・・・では、ＭＥＭ１が「蓄積中の電荷保持部」であり、ＭＥＭ２が「読み出し中の電荷保持部」である。一方、ｎ＋１フレーム目、ｎ＋３フレーム目・・・では、ＭＥＭ２が「蓄積中の電荷保持部」であり、ＭＥＭ１が「読み出し中の電荷保持部」である。
【００２４】
なお、本実施形態では電荷保持部を交互に使用する例を示しているが、必ずしも交互である必要はない。
【００２５】
図４、図５を用いて、本実施形態の作用効果の説明を行う。
【００２６】
ｎフレーム目でＰＤに蓄積される電荷は、タイミング（ｉｉｉ）でＰＤからＭＥＭ１に転送される。ｎフレーム目の電荷蓄積期間（タイミング（ｉ）（ｉｉ）を含む）では、ＧＳ１のゲート下のポテンシャルはＧＳ＿ＯＦＦ１に設定され、ＧＳ２のゲート下のポテン
シャルはＧＳ＿ＯＦＦ２に設定される。ここで、ＧＳ＿ＯＦＦ１およびＧＳ＿ＯＦＦ２は、ＧＳ＿ＯＦＦ１＜ＧＳ＿ＯＦＦ２を満たす。
【００２７】
なお、ＧＳ＿ＯＦＦ１およびＧＳ＿ＯＦＦ２がそれぞれ、本発明における第１ポテンシャルおよび第２ポテンシャルの一例である。
【００２８】
タイミング（ｉ）は、ＰＤが飽和する前の状態を示している。すなわち、ポテンシャルのレベルがＧＳ＿ＯＦＦ１＞ＰＤの状態である。このとき、ＭＥＭ１には信号電荷は存在しておらず、ＭＥＭ２にはｎ−１フレームの信号電荷が保持されており、行順次で読み出されている状態である（ここではまだ読みだされていない行の画素と仮定している）。
【００２９】
タイミング（ｉｉ）は、ＰＤが飽和して、ＭＥＭ１へ電荷が流入している状態である。
【００３０】
ここで、先行文献（特許文献１）のような従来の構成であれば、（ＯＦＧゲートはあるが）ＧＳ１とＧＳ２のポテンシャル障壁に差がないため、ＭＥＭ１とＭＥＭ２へ同程度電荷が流入することになる。ＭＥＭ１には、電荷が流入している期間の信号電荷の電荷転送を行う（タイミング（ｉｉｉ））ことになるため、電荷が流入しても偽信号になることはないが、ＭＥＭ２は異なる期間の信号電荷を保持しているため、流入した電荷が偽信号となってしまう。なお、特許文献１の構成において読み出し中の電荷保持部（ここではＭＥＭ２）への電荷流入を抑制するには、蓄積中の電荷保持部に対応する転送トランジスタ（ＧＳ１）を常時オン状態とすればよいが、そうすると暗電流が増加する。また、特許文献１の構成においてＯＦＧゲートとＧＳゲートのポテンシャル差を大きくすることも考えられるが、ＧＳゲートのポテンシャルを大きくすることには制限があるので、ＯＦＧゲートのポテンシャルを低くする必要があり、飽和容量の減少につながる。
【００３１】
一方で本実施形態では、ＧＳゲートは２つのＯＦＦ値を持ち、あるフレームの電荷保持に用いられる電荷保持部に接続されるＧＳゲート下のポテンシャルは他方のＧＳゲート下のポテンシャルよりも低い値をとる。したがって、異なる期間の電荷を保持している電荷保持部への電荷の流入を抑制することができる。タイミング（ｉｉ）で具体的に示すと、ＭＥＭ１がｎフレームにおいて電荷保持に用いられる電荷保持部であり、ＧＳ１のポテンシャルの方がＧＳ２のポテンシャルよりも低く設定される。これにより、ＭＥＭ２への電荷の流入を抑制することができる。
【００３２】
タイミング（iii）は、ＧＳ１がＯＮしている状態である。ＰＤに蓄積されている電荷
がＭＥＭ１へ転送され、ここで蓄積中にＭＥＭ１へ流入した電荷と合算される。ゆえに、画素飽和を決めるのは、ＭＥＭ１の飽和容量であって、ＰＤの飽和容量でないことがわかる。この点も先行文献の従来構造とは異なり画素飽和がＰＤの飽和容量の影響を受けなくなるので、その分ＭＥＭの面積を広くとるなどして、飽和等の特性の向上が見込まれる。
【００３３】
以上がｎフレームの転送に関わる一連の動作である。
【００３４】
ｎ＋１フレームの転送に関する動作は、電荷がＭＥＭ２に転送される点を除けばｎフレームの転送動作と同様である。具体的には、蓄積期間中（タイミング（ｉｖ）（ｖ）を含む）には、ＧＳ２のゲート下のポテンシャルはＧＳ＿ＯＦＦ１に設定され、ＧＳ１のゲート下のポテンシャルはＧＳ＿ＯＦＦ２に設定される。そして、タイミング（ｖ）において、ＧＳ２がＯＮされて、ＰＤに蓄積されている電荷がＭＥＭ２へ転送される。
【００３５】
なお、以上の説明では、ＧＳゲート下のポテンシャルの観点で説明したが、ＧＳゲート下に与えられる電位の観点で説明すると、次のようになる。すなわち、ＭＥＭ１へ転送する信号電荷をＰＤで蓄積している期間（タイミング（ｉ））では、ＧＳ１のゲートにＯＦ
Ｆ１の電位が与えられ、ＧＳ２のゲートにＯＦＦ２の電位が与えられる。また、ＭＥＭ２へ転送する信号電荷をＰＤで蓄積している期間（タイミング（ｉｖ））では、ＧＳ２のゲートにＯＦＦ１の電位が与えられ、ＧＳ１のゲートにＯＦＦ２の電位が与えられる。ここで、信号電荷が電子であり、トランジスタがＮ型トランジスタである実施形態では、ＧＳがオン状態のときにゲートに与えられる電位をＯＮとして、ＯＮ＞ＯＦＦ１＞ＯＦＦ２である。一方、信号電荷が正孔であり、トランジスタがＰ型トランジスタである実施形態では、ＯＮ＜ＯＦＦ１＜ＯＦＦ２である。なお、ＯＦＦ１が本発明における第１電位に相当し、ＯＦＦ２が本発明における第２電位に相当する。
【００３６】
以上に示した通り、本実施形態の構成にすることで、従来技術において課題となっていた電荷流入による偽信号を抑制することが可能となる。
【００３７】
なお、本実施形態にかかる光電変換装置の各画素は電荷保持部を２つ有しているが、３つ以上の電荷保持部を有していても構わない。各画素は電荷保持部の数に応じた数のＧＳ転送部およびＴＸ転送部を有する。電荷保持部が３つ以上の場合、各電荷保持部を順次利用するようにしてもよいし、それ以外の順番で利用するようにしてもよい。
【００３８】
（実施形態２）
図６〜図１０を参照して、実施形態２に係る光電変換装置を説明する。
【００３９】
図６は、本実施形態に係る光電変換装置の画素の等価回路を示している。実施形態１との相違は、ＰＤにオーバーフロー部２１２（ＯＦＧ：オーバーフローゲート）が接続されたことであり、オーバーフロー部２１２のドレイン側は電源電位ＶＤＤに接続されている。オーバーフロー部２１２のオンオフを制御することにより、光電変換部２０１の電荷の蓄積と非蓄積を制御できる。オーバーフロー部２１２が、本発明の第３ゲートの一例である。
【００４０】
図７は、本実施形態における画素レイアウトの一例を示す図である。図８は、図７のＡ−Ｂ断面のポテンシャルの概念図を示している。ここでは、ＭＥＭ２に電荷を蓄積することを想定している。図８（ａ）はＯＦＧがＯＦＦ状態のときのポテンシャル関係を示しており、図８（ｂ）はＯＦＧがＯＮ状態のときのポテンシャル関係を示している。ＯＦＧがＯＦＦ状態の時のポテンシャルは、ＧＳ＿ＯＦＦ１よりも深く、ＧＳ＿ＯＦＦ２よりも浅い（ＧＳ＿ＯＦＦ１＜ＯＦＧ＿ＯＦＦ＜ＧＳ＿ＯＦＦ２）。ＯＦＧがＯＮ状態の時のポテンシャルは、ＧＳ＿ＯＦＦ１およびＧＳ＿ＯＦＦ２よりも深い（ＯＦＧ＿ＯＮ＜ＧＳ＿ＯＦＦ１＜ＧＳ＿ＯＦＦ２）。ＯＦＧ＿ＯＦＦが本発明における第３ポテンシャルの一例である。
【００４１】
ＯＦＧがＯＦＦ状態のときのポテンシャル関係を上記のような関係とすることで、読み出し中の電荷保持部への電荷流入をさらに抑制することができる。すなわち、ＧＳ＿ＯＦＦ１よりも高いポテンシャル障壁を乗り越える電荷は確率的に存在するが、このような電荷は、ＧＳ＿ＯＦＦ２よりも低いポテンシャルＯＦＧ＿ＯＦＦのＯＦＧを介して排出され、読み出し中の電荷保持部への流入を抑制できる。
【００４２】
また、ＰＤが電荷を蓄積しているときに、ＯＦＧをＯＮ／ＯＦＦすることで蓄積時間の制御が可能となる。
【００４３】
図９は、本実施形態の駆動タイミングを示している。図９には、ＯＦＧの制御信号ｐＯＦＧのタイミングも示されており、これによりＰＤの蓄積時間が制御される。
【００４４】
図１０Ａおよび図１０Ｂは、図９の（ｉ）〜（ｖｉ）のタイミングにおける図７のＡ−
Ａ’断面とＡ−Ｂ断面のポテンシャルの概念図である。実施形態１との相違は、ＯＦＧの駆動が追加され、非蓄積期間という状態を持つことである。タイミング（ｉ）とタイミング（ｉｖ）が非蓄積期間に該当する。この期間は、ＯＦＧはＯＮ状態であり、ＧＳ１とＧＳ２はＯＦＦ２の状態が望ましい。なぜなら、ＯＦＦ２はＯＦＦ１に比べ暗電流がより小さくなるためである。ただし、ＧＳ１とＧＳ２のいずれか一方または両方がＯＦＦ１の状態であっても動作上問題は生じない。
【００４５】
ＭＥＭ１に保持する電荷の蓄積期間（タイミング（ｉｉ））において、ＧＳ１のゲート下のポテンシャルはＧＳ＿ＯＦＦ１に設定され、ＧＳ２のゲート下のポテンシャルはＧＳ＿ＯＦＦ２に設定される点は実施形態１と同様である。本実施形態では、上述したように、この蓄積期間においてＯＦＧのゲート下のポテンシャルがＯＦＧ＿ＯＦＦ（ＧＳ＿ＯＦＦ１＜ＯＦＧ＿ＯＦＦ＜ＧＳ＿ＯＦＦ２）に設定される。電荷転送を行うタイミング（ｉｉｉ）では、ＧＳ１のゲート下のポテンシャルはＧＳ＿ＯＮに設定される。ＧＳ２およびＯＦＧのゲート下のポテンシャルは、ＧＳ＿ＯＦＦ２およびＯＦＧ＿ＯＦＦが維持される。
【００４６】
ｎ＋１フレームの非蓄積期間（タイミング（ｉｖ））の動作はｎフレーム目と同じである。ｎ＋１フレーム目の蓄積期間（タイミング（ｖ））および転送期間（タイミング（ｖｉ））は、ＧＳ１とＧＳ２の役割が入れ替わる以外はｎフレーム目と同様の制御が行われる。
【００４７】
以上に示した通り、本実施形態２ではＯＦＧを付加することで実施形態１よりもさらに偽信号を抑制することができ、かつ蓄積時間の制御も可能になる。
【００４８】
（実施形態３）
本発明の実施形態３による撮像システムについて、図１１を用いて説明する。図１１は、本実施形態による撮像システムの概略構成を示すブロック図である。
【００４９】
上記実施形態１，２で述べた光電変換装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムとしては、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星、医療用カメラなどの各種の機器が挙げられる。また、レンズなどの光学系と光電変換装置とを備えるカメラモジュールも、光電変換システムに含まれる。図１１にはこれらのうちの一例として、デジタルスチルカメラ（撮像システム）のブロック図を例示している。
【００５０】
光電変換システム２０００は、図１１に示すように、光電変換装置１００、光学系２００２、ＣＰＵ２０１０、レンズ制御部２０１２、光電変換装置制御部２０１４、画像処理部２０１６、絞りシャッター制御部２０１８を備える。光電変換システム２０００は、また、表示部２０２０、操作スイッチ２０２２、記録媒体２０２４を備える。
【００５１】
光学系２００２は、被写体の光学像を形成するための光学系であり、レンズ群、絞り２００４等を含む。絞り２００４は、その開口径を調節することで撮影時の光量調節を行なう機能を備えるほか、静止画撮影時には露光秒時調節用シャッターとしての機能も備える。レンズ群及び絞り２００４は、光軸方向に沿って進退可能に保持されており、これらの連動した動作によって変倍機能（ズーム機能）や焦点調節機能を実現する。光学系２００２は、撮像システムに一体化されていてもよいし、撮像システムへの装着が可能な撮像レンズでもよい。
【００５２】
光学系２００２の像空間には、その撮像面が位置するように光電変換装置１００が配置
されている。光電変換装置１００は、実施形態１，２で説明した光電変換装置であり、ＣＭＯＳセンサ（画素部）とその周辺回路（周辺回路領域）とを含んで構成される。光電変換装置１００は、複数の光電変換部を有する画素が２次元配置され、これらの画素に対してカラーフィルタが配置されることで、２次元単板カラーセンサを構成している。光電変換装置１００は、撮像光学系２００２により結像された被写体像を光電変換し、画像信号や焦点検出信号として出力する。
【００５３】
レンズ制御部２０１２は、光学系２００２のレンズ群の進退駆動を制御して変倍操作や焦点調節を行うためのものであり、その機能を実現するように構成された回路や処理装置により構成されている。絞りシャッター制御部２０１８は、絞り２００４の開口径を変化して（絞り値を可変として）撮影光量を調節するためのものであり、その機能を実現するように構成された回路や処理装置により構成される。
【００５４】
ＣＰＵ２０１０は、カメラ本体の種々の制御を司るカメラ内の制御装置であり、演算部、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信インターフェイス回路等を含む。ＣＰＵ２０１０は、ＲＯＭ等に記憶されたコンピュータプログラムに従ってカメラ内の各部の動作を制御し、光学系２００２の焦点状態の検出（焦点検出）を含むＡＦ、撮像、画像処理、記録等の一連の撮影動作を実行する。ＣＰＵ２０１０は、信号処理部でもある。
【００５５】
光電変換装置制御部２０１４は、光電変換装置１００の動作を制御するとともに、光電変換装置１００から出力された信号をＡ／Ｄ変換してＣＰＵ２０１０に送信するためのものであり、それら機能を実現するように構成された回路や制御装置により構成される。Ａ／Ｄ変換機能は、光電変換装置１００が備えていてもかまわない。画像処理部２０１６は、Ａ／Ｄ変換された信号に対してγ変換やカラー補間等の画像処理を行って画像信号を生成する処理装置であり、その機能を実現するように構成された回路や制御装置により構成される。表示部２０２０は、液晶表示装置（ＬＣＤ）等の表示装置であり、カメラの撮影モードに関する情報、撮影前のプレビュー画像、撮影後の確認用画像、焦点検出時の合焦状態等を表示する。操作スイッチ２０２２は、電源スイッチ、レリーズ（撮影トリガ）スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等で構成される。記録媒体２０２４は、撮影済み画像等を記録するためのものであり、撮像システムに内蔵されたものでもよいし、メモリカード等の着脱可能なものでもよい。
【００５６】
このようにして、実施形態１，２による光電変換装置１００を適用した光電変換システム２０００を構成することにより、高性能の光電変換システムを実現することができる。
【００５７】
（実施形態４）
本発明の実施形態４による撮像システム及び移動体について、図１２Ａ及び図１２Ｂを用いて説明する。図１２Ａ及び図１２Ｂは、本実施形態による光電変換システム（撮像システム）及び移動体の構成を示す図である。
【００５８】
図１２Ａは、車載カメラに関する光電変換システム２１００の一例を示したものである。光電変換システム２１００は、光電変換装置２１１０を有する。光電変換装置２１１０は、上述の実施形態１，２に記載の光電変換装置のいずれかである。光電変換システム２１００は、画像処理部２１１２と、視差取得部２１１４を有する。画像処理部２１１２は、光電変換装置２１１０により取得された複数の画像データに対し、画像処理を行う処理装置である。視差取得部２１１４は、光電変換装置２１１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う処理装置である。また、光電変換システム２１００は、算出された視差に基づいて対象物までの距離を算出する処理装置である距離取得部２１１６と、算出された距離に基づいて衝突可能性があるか否かを判定する処
理装置である衝突判定部２１１８と、を有する。ここで、視差取得部２１１４や距離取得部２１１６は、対象物までの距離情報等の情報を取得する情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２１１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。上述の処理装置は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールに基づいて演算を行う汎用のハードウェアによって実現されてもよい。また、処理装置はＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【００５９】
光電変換システム２１００は、車両情報取得装置２１２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム２１００は、衝突判定部２１１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２１３０が接続されている。すなわち、制御ＥＣＵ２１３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、光電変換システム２１００は、衝突判定部２１１８での判定結果に基づいて、ドライバーへ警報を発する警報装置２１４０とも接続されている。例えば、衝突判定部２１１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ２１３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２１４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【００６０】
本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム２１００で撮像する。図１２Ｂに、車両前方（撮像範囲２１５０）を撮像する場合の光電変換システム２１００を示した。車両情報取得装置２１２０は、光電変換システム２１００を動作させ撮像を実行させるように指示を送る。上述の実施形態１，２の光電変換装置を光電変換装置２１１０として用いることにより、本実施形態の光電変換システム２１００は、測距の精度をより向上させることができる。
【００６１】
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（輸送機器）に適用することができる。移動体（輸送機器）における移動装置はエンジン、モーター、車輪、プロペラなどの各種の駆動源である。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【００６２】
（その他の実施形態）
光電変換装置は、画素が設けられた第１半導体チップと、読み出し回路（増幅器）が設けられた第２半導体チップとを積層した構造（チップ積層構造）を有していてもよい。第２半導体チップにおける読み出し回路（増幅器）は、それぞれ、第１半導体チップの画素列に対応した列回路とすることができる。また、第２半導体チップにおける読み出し回路（増幅器）は、それぞれ、第１半導体チップの画素あるいは画素ブロックに対応したマトリックス回路とすることもできる。第１半導体チップと第２半導体チップとの接続は貫通電極（ＴＳＶ）、銅（Ｃｕ）等の金属の直接接合によるチップ間配線、チップ間のマイクロバンプによる接続などを採用することができる。
【符号の説明】
【００６３】
１０７: 画素
２０１: 光電変換部
２０２: 第１ＧＳ転送部
２０３: 第２ＧＳ転送部
２０４: 第１電荷保持部
２０５: 第２電荷保持部
【図１】
2020127147.tif 000003
【図２】
2020127147.tif 000004
【図３】
2020127147.tif 000005
【図４】
2020127147.tif 000006
【図５】
2020127147.tif 000007
【図６】
2020127147.tif 000008
【図７】
2020127147.tif 000009
【図８】
2020127147.tif 000010
【図９】
2020127147.tif 000011
【図１０Ａ】
2020127147.tif 000012
【図１０Ｂ】
2020127147.tif 000013
【図１１】
2020127147.tif 000014
【図１２】
2020127147.tif 000015