(57)【要約】【課題】コンタクトの形成時に金属膜を損傷しにくくするとともに、金属膜間の絶縁耐圧確保が可能な半導体装置を提供する。【解決手段】一実施形態によれば、半導体装置は、半導体基板と、金属膜と第１絶縁膜とが半導体基板上で交互に積層され、階段状の端部を有する積層体と、端部の全ての段で金属膜から突出した導電膜と、導電膜の上方に設けられたコンタクトと、コンタクトの側面を囲む第２絶縁膜と、第２絶縁膜とコンタクトとの間及び導電膜とコンタクトとの間に設けられたバリアメタル膜と、を備える。導電膜の上面全体は、バリアメタル膜と第２絶縁膜で覆われている。【選択図】図１
2020047704.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
金属膜と第１絶縁膜とが前記半導体基板上で交互に積層され、階段状の端部を有する積層体と、
前記端部の全ての段で前記金属膜から突出した導電膜と、
前記導電膜の上方に設けられたコンタクトと、
前記コンタクトの側面を囲む第２絶縁膜と、
前記第２絶縁膜と前記コンタクトとの間及び前記導電膜と前記コンタクトとの間に設けられたバリアメタル膜と、を備え、
前記導電膜の上面全体は、前記バリアメタル膜と前記第２絶縁膜で覆われている、半導体装置。
【請求項２】
前記導電膜の材料および前記コンタクトの材料が、前記金属膜に含まれる金属と同じである、請求項１に記載の半導体装置。
【請求項３】
前記金属が、タングステン（Ｗ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）の少なくとも１つを含む、請求項２に記載の半導体装置。
【請求項４】
前記導電膜の厚さは、前記第１絶縁膜の厚さの半分以下の厚さである、請求項１乃至３いずれか１項記載の半導体装置。
【請求項５】
半導体基板上で金属膜と第１絶縁膜とを交互に積層した積層体の階段状の端部に、各段の金属膜に到達するコンタクトホールを形成し、
前記コンタクトホールから露出している前記金属膜上に導電膜を形成し、
前記コンタクトホールの内面および前記導電膜の上面に第２絶縁膜を形成し、
前記第２絶縁膜を覆い、かつ前記第２絶縁膜とともに前記導電膜の上面全体を覆うバリアメタル膜を前記コンタクトホール内に形成し、
前記バリアメタル膜を介して前記導電膜と電気的に接続されるコンタクトを前記コンタクトホール内に形成する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置の一例である３次元型半導体メモリには、ワードラインとして機能する金属膜と、絶縁膜とを交互に積層した積層体が設けられている。この積層体の端部は、階段状に加工されている。上記金属膜は、端部の各段でコンタクトと接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第８７２８８８９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような半導体メモリでは、積層数の増加に伴い、深さの異なるコンタクトの形成が必要となる。このとき、深いコンタクトと浅いコンタクトを同時形成する場合には、金属膜がコンタクト加工に対して十分な選択比を確保できないと、上記コンタクトの加工時に損傷し、貫通しやすくなる。また、端部における各段の幅（テラス長）が短いと、金属膜間の絶縁耐圧確保が困難になる。
【０００５】
本発明の実施形態は、コンタクトの形成時に金属膜を損傷しにくくするとともに、金属膜間の絶縁耐圧確保が可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
一実施形態に係る半導体装置は、半導体基板と、金属膜と第１絶縁膜とが半導体基板上で交互に積層され、階段状の端部を有する積層体と、端部の全ての段で金属膜から突出した導電膜と、導電膜の上方に設けられたコンタクトと、コンタクトの側面を囲む第２絶縁膜と、第２絶縁膜とコンタクトとの間及び導電膜とコンタクトとの間に設けられたバリアメタル膜と、を備える。導電膜の上面全体は、バリアメタル膜と第２絶縁膜で覆われている。
【図面の簡単な説明】
【０００７】
【図１】一実施形態に係る半導体装置の端部の構造を示す断面図である。
【図２】マスクを形成する工程を説明するための断面図である。
【図３】レジストを形成する工程を説明するための断面図である。
【図４】（ａ）はコンタクトホールを形成する工程を説明するための断面図であり、（ｂ）は（ａ）に示す領域Ｂの拡大図である。
【図５】（ａ）は導電膜を形成する工程を説明するための断面図であり、（ｂ）は（ａ）に示す領域Ｂの拡大図である。
【図６】（ａ）はコンタクトホール内に絶縁体を形成する工程を説明するための断面図であり、（ｂ）は（ａ）に示す領域Ｂの拡大図である。
【図７】（ａ）は絶縁膜の一部をエッチングする工程を説明するための断面図であり、（ｂ）は（ａ）に示す領域Ｂの拡大図である。
【図８】バリアメタル膜およびコンタクトを成膜する工程を説明するための断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
【０００９】
図１は、一実施形態に係る半導体装置の端部の構造を示す断面図である。図１に示す半導体装置１は、ワードラインが積層された３次元型半導体記憶装置である。具体的には、半導体装置１は、半導体基板１０と、積層体２０と、導電膜３０と、層間膜４０と、コンタクト５０と、バリアメタル膜５１と、絶縁膜５２と、を備える。
【００１０】
半導体基板１０は、例えばシリコン基板である。半導体基板１０内には、配線層１１が設けられている。また、半導体基板１０上には、積層体２０が設けられている。
【００１１】
なお、本実施形態では、積層体２０が半導体基板１０上に直接的に設けられているが、半導体基板１０と積層体２０との間には、例えばメモリセル（不図示）の駆動に必要な素子や配線を有する下地層が形成されていてもよい。
【００１２】
積層体２０では、金属膜２１と絶縁膜２２とが、半導体基板１０に直交するＺ方向に交互に積層されている。金属膜２１は、タングステン（Ｗ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）の少なくとも１つを含む金属を含み、ワードラインとして機能する。絶縁膜２２は、例えばシリコン酸化膜（ＳｉＯ２）として形成される。絶縁膜２２は第１絶縁膜の例である。また、積層体２０の端部は、図１に示すように階段状に加工されている。
【００１３】
導電膜３０は、金属膜２１の端部の各段に設けられている。導電膜３０の材料は、金属膜２１に含まれる金属と同じである。この導電膜３０によって、Ｚ方向におけるコンタクト５０の加工マージンを拡大することができる。また、金属膜２１間の絶縁耐圧を十分に確保するため、導電膜３０の厚さは、絶縁膜２２の厚さの半分以下であることが望ましい。
【００１４】
層間膜４０は、積層体２０を全体的に覆っている。層間膜４０は、例えばシリコン酸化膜として形成される。
【００１５】
コンタクト５０は、層間膜４０を貫通して各段の導電膜３０に電気的に接続されている。積層体２０の端部には、図１に示すＸ方向の段差だけでなく、図１におけるＸ方向及びＺ方向に直交するＹ方向にも、不図示の段差が形成されている。各段の最上層の金属膜２１は、図１に示すように、Ｘ方向の段差で導電膜３０を介してコンタクト５０に接続されている。その一方で、各段の他の金属膜２１は、上記Ｙ方向の段差（不図示）で導電膜３０を介してコンタクト５０に接続されている。このようにして、コンタクト５０は、全ての層の金属膜２１に接続されている。
【００１６】
バリアメタル膜５１は、コンタクト５０と絶縁膜５２との間に形成されている。バリアメタル膜５１は、例えば窒化チタン膜（ＴｉＮ）として形成される。導電膜３０の上面全体へ絶縁膜５２とバリアメタル膜５１が直接接触している。バリアメタル膜５１を介してコンタクト５０が導電膜３０と電気的に接続されている。
【００１７】
絶縁膜５２は、バリアメタル膜５１を介してコンタクト５０の側面を囲む。絶縁膜５２は、第２絶縁膜の例である。絶縁膜５２は、例えばシリコン酸化膜として形成される。この絶縁膜５２によって、金属膜２１間の絶縁耐圧、すなわちワードライン間の絶縁耐圧を十分に確保することができる。
【００１８】
以下、図２〜図８を参照して、上述した本実施形態に係る半導体装置１の製造方法を説明する。
【００１９】
まず、図２に示すように、金属膜２１と絶縁膜２２とが交互に積層され、階段状の端部を有する積層体２０を形成し、この積層体２０上にマスク６０を形成する。マスク６０は、例えば、カーボンマスクまたはアモルファスシリコンマスクである。
【００２０】
次に、図３に示すように、マスク６０上にレジスト６１を形成する。レジスト６１には、凹凸パターンが形成されている。この凹凸パターンの凹部は、積層体２０の端部の各段に対応する。
【００２１】
次に、マスク６０およびレジスト６１を用いて層間膜４０をエッチングする。その結果、図４（ａ）に示すように、深さが異なる複数のコンタクトホール５３が、積層体２０の階段状の端部に同時に形成される。各コンタクトホール５３は、各段の金属膜２１または半導体基板１０の配線層１１まで到達する。
【００２２】
図４（ａ）に示すコンタクトホール形成工程では、ＲＩＥ（Reactive Ion Etching）によってコンタクトホール５３を形成する。このとき、図４（ｂ）に示すように、金属膜２１の一部がエッチングされていてもよい。図４（ｂ）は、図４（ａ）に示す領域Ｂの拡大図である。
【００２３】
次に、図５（ａ）および図５（ｂ）に示すように、コンタクトホール５３から露出している金属膜２１上に導電膜３０を形成する。図５（ｂ）は、図５（ａ）に示す領域Ｂの拡大図である。導電膜３０は、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて形成できる。このとき、金属膜２１間の絶縁耐圧を十分に確保するため、導電膜３０は、その厚さが絶縁膜２２の厚さの半分以下になるように形成されることが望ましい。
【００２４】
金属膜２１がタングステン膜である場合、例えば、材料ガスおよび還元ガスとして六フッ化タングステン（ＷＦ６）ガスおよび水素ガス（Ｈ２）をそれぞれ用いると、タングステンを含む導電膜３０を金属膜２１と一体に形成できる。導電膜３０の形成後、マスク６０を除去する。ただし、マスク６０は、導電膜３０の形成前に除去してもよい。
【００２５】
次に、図６（ａ）および図６（ｂ）に示すように、コンタクトホール５３の内面および層間膜４０の上面に絶縁膜５２を形成する。図６（ｂ）は、図６（ａ）に示す領域Ｂの拡大図である。絶縁膜５２は、例えばＡＬＤ（Atomic Layer Deposition）法を用いて形成できる。
【００２６】
次に、図７（ａ）および図７（ｂ）に示すように、コンタクトホール５３の底面および層間膜４０の上面に存在する絶縁膜５２を、ＲＩＥ（Reactive Ion Etching）で除去する。図７（ｂ）は、図７（ａ）に示す領域Ｂの拡大図である。
【００２７】
上記のように絶縁膜５２を除去する際、金属膜２１が薄いと、金属膜２１が貫通する可能性がある。しかし、本実施形態では、導電膜３０が金属膜２１上に設けられているので、この導電膜３０が、エッチングストッパ膜として機能する。そのため、金属膜２１の貫通を回避できる。
【００２８】
次に、図８に示すように、バリアメタル膜５１およびコンタクト５０を順次に成膜する。バリアメタル膜５１およびコンタクト５０は、ＣＶＤ法により形成することができる。このとき、バリアメタル膜５１は、絶縁膜５２とともに導電膜３０の上面全体を覆うようにコンタクトホール５３内に形成される。また、コンタクト５０は、バリアメタル膜５１を介して導電膜３０と電気的に接続されるようにコンタクトホール５３内に形成される。また、金属膜２１および導電膜３０に含まれる金属がタングステンである場合、六フッ化タングステンガスと、シラン（ＳｉＨ４）またはジボラン（Ｂ２Ｈ６）を含む還元ガスとを用いてコンタクト５０を形成できる。この場合、カバレッジに優れたコンタクト５０を形成できる。
【００２９】
最後に、ＣＭＰ（Chemical mechanical polishing）によりバリアメタル膜５１およびコンタクト５０を研磨する。その結果、図１に示す半導体装置１が完成する。
【００３０】
上述した本実施形態では、導電膜３０が金属膜２１から突出している。そのため、コンタクトホール５３の底面に設けられた絶縁膜５２をエッチングする際、エッチングストッパ性能が向上する。これにより、コンタクト５０の形成時に金属膜２１の損傷を回避することができる。
【００３１】
また、本実施形態では、金属膜２１の端部における各段のＸ方向の長さ、すなわちテラス長が短いと、Ｘ方向におけるコンタクト５０と金属膜２１（ワードライン）との間隔が狭まり、絶縁耐圧が確保されにくくなる。しかし、本実施形態では、絶縁膜５２がコンタクト５０を囲んでいる。これにより、金属膜２１間の絶縁耐圧を十分に確保することができる。
【００３２】
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００３３】
１  半導体装置、１０  半導体基板、２０  積層体、２１  金属膜、２２  第１絶縁膜、３０  導電膜、５０  コンタクト、５１  バリアメタル膜、５２  第２絶縁膜、５３  コンタクトホール、
【図１】
2020047704.tif 000003
【図２】
2020047704.tif 000004
【図３】
2020047704.tif 000005
【図４】
2020047704.tif 000006
【図５】
2020047704.tif 000007
【図６】
2020047704.tif 000008
【図７】
2020047704.tif 000009
【図８】
2020047704.tif 000010