(57)【要約】【課題】電源電圧が高い場合であっても、起動時に過大な電流が流れることのない定電流回路を提供する。【解決手段】定電流発生回路と、定電流発生回路の起動を検出する起動検出回路と、定電流発生回路に起動電圧を出力するクランプ回路を備え、クランプ回路の出力する起動電圧は定電流発生回路のカレントミラー回路を構成するトランジスタが動作している時のゲート電圧より高いゲート電圧の近傍の電圧であることを特徴とする。【選択図】図１
2020047193.tif 000002
【特許請求の範囲】
【請求項１】
接地端子に接続された抵抗と、前記接地端子と前記抵抗に接続された第一のカレントミラー回路と、電源端子と前記第一のカレントミラー回路の間に接続された第二のカレントミラー回路とを備えた定電流発生回路と、
前記定電流発生回路の起動を検出し、検出信号を出力する起動検出回路と、
前記定電流発生回路に起動電圧を出力するクランプ回路と、
前記電源端子に電源電圧が投入されたことを検出すると前記クランプ回路を起動し、前記起動検出回路の検出信号を受けると前記クランプ回路を停止する、電源検出回路と、を備え、
前記クランプ回路の出力する前記起動電圧は、前記定電流発生回路が動作している時の前記第一のカレントミラー回路を構成するトランジスタのゲート電圧より高い前記ゲート電圧の近傍の電圧であることを特徴とする定電流回路。
【請求項２】
前記起動検出回路は、定電流インバータで構成したことを特徴とする請求項１に記載の定電流回路。
【請求項３】
前記電源検出回路は、
前記定電流インバータの前記検出信号を受ける論理回路と、
前記電源端子と前記定電流インバータの出力端子の間に設けられたコンデンサと、
前記論理回路が出力信号を反転するときに発生する貫通電流を前記コンデンサに流すカレントミラー回路と、
を備えたことを特徴とする請求項２に記載の定電流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流回路に関する。
【背景技術】
【０００２】
電子回路の低消費化技術として、未使用時に回路をスリープ状態にすることで電力消費を削減する間欠動作技術が知られている。定電流回路は、間欠動作において、短時間で安定して起動することが求められる。
【０００３】
図５は、従来の起動回路を備えた定電流回路の回路図である。従来の定電流回路５００は、定電流回路部５１０と起動回路部５２０を備えている。
【０００４】
従来の定電流回路５００は、定電流回路部５１０がノードＡの電圧が低いと起動しないので、起動回路部５２０を備えている。起動回路部５２０は、ノードＡの電圧が低いとＮＭＯＳトランジスタ５２１をオンして、ＰＭＯＳトランジスタ５１１から起動電流を引き抜くことによって、定電流回路部５１０を起動させる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１１８５３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の起動回路を備えた定電流回路５００は、定電流回路部５１０のＰＭＯＳトランジスタ５１１のゲート・ソース間電圧が電源電圧に依存して変化する。従って、電源電圧が高い場合は、ＰＭＯＳトランジスタ５１１からＮＭＯＳトランジスタ５２１に過大な起動電流が流れてしまう、という課題がある。
【０００７】
従って、本発明は、電源電圧が高い場合であっても、起動時に過大な電流が流れることのない定電流回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の定電流回路は、
接地端子に接続された抵抗と、前記接地端子と前記抵抗に接続された第一のカレントミラー回路と、電源端子と前記第一のカレントミラー回路の間に接続された第二のカレントミラー回路とを備えた定電流発生回路と、
前記定電流発生回路の起動を検出し、検出信号を出力する起動検出回路と、
前記定電流発生回路に起動電圧を出力するクランプ回路と、
前記電源端子に電源電圧が投入されたことを検出すると前記クランプ回路を起動し、前記起動検出回路の検出信号を受けると前記クランプ回路を停止する、電源検出回路と、を備え、
前記クランプ回路の出力する前記起動電圧は、前記定電流発生回路が動作している時の前記第一のカレントミラー回路を構成するトランジスタのゲート電圧より高い前記ゲート電圧の近傍の電圧であることを特徴とする。
【発明の効果】
【０００９】
本発明の定電流回路によれば、クランプ回路３０で発生させたクランプ電圧で定電流発生回路１０を起動しているため、電源電圧が高い場合であっても、起動時に過大な電流が流れること防止することが出来る。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態の定電流回路を示すブロック図である。
【図２】本実施形態の定電流回路の一例を示す回路図である。
【図３】図２の定電流回路の動作を示すタイミング図である。
【図４】本実施形態の定電流回路の他の例を示す回路図である。
【図５】従来の定電流回路を示す回路図である。
【発明を実施するための形態】
【００１１】
図１は、本発明の実施形態の定電流回路を示すブロック図である。本実施形態の定電流回路１００は、定電流発生回路１０と、起動検出回路２０と、クランプ回路３０と、電源検出回路４０を備えている。
【００１２】
定電流発生回路１０は、第一のカレントミラー回路を構成するＮＭＯＳトランジスタ１０、１１と、第二のカレントミラー回路を構成するＰＭＯＳトランジスタ１２、１３と、抵抗１４を備えている。起動検出回路２０は、ＰＭＯＳトランジスタ２１とＮＭＯＳトランジスタ２２を備え、定電流インバータを構成している。クランプ回路３０は、電圧源３１と、スイッチ３２を備えている。
【００１３】
定電流発生回路１０は、ＮＭＯＳトランジスタ１０及び１１のゲートにクランプ回路３０の出力端子が接続されている。起動検出回路２０は、ＰＭＯＳトランジスタ２１のゲートにＰＭＯＳトランジスタ１３のゲートが接続され、ＮＭＯＳトランジスタ２２のゲートにＮＭＯＳトランジスタ１１のゲートが接続されている。電源検出回路４０は、入力端子に起動検出回路２０の出力端子が接続されている。クランプ回路３０は、電圧源３１がスイッチ３２を介して出力端子に接続され、スイッチ３２の制御端子に電源検出回路４０の出力端子が接続されている。
【００１４】
電源が投入された直後において、定電流発生回路１０が起動していないと、起動検出回路２０は、ＰＭＯＳトランジスタ２１とＮＭＯＳトランジスタ２２は共にオフしているので、出力端子はハイ・インピーダンスになっている。電源検出回路４０は、電源電圧が入力されていて、起動検出回路２０の出力端子がハイ・インピーダンスの時は、定電流発生回路１０が起動していないと判断して、出力端子から起動信号を出力する。クランプ回路３０は、電源検出回路４０の起動信号を受けると、スイッチ３２をオンして電圧源３１の電圧を出力する。ここで、電圧源３１の電圧は、定電流発生回路１０が通常動作している時のＮＭＯＳトランジスタ１０及び１１のゲート電圧より高いゲート電圧の近傍の電圧に設定されている。
【００１５】
定電流発生回路１０は、ＮＭＯＳトランジスタ１０及び１１のゲートにクランプ回路３０の電圧源３１の電圧が印加されることで起動電流が発生して、起動する。起動検出回路２０は、定電流発生回路１０が起動したのを検知して、例えば、ＮＭＯＳトランジスタ２２がオンしてＬｏｗレベルの検出信号を出力する。電源検出回路４０は、起動検出回路２０から検出信号を受けると起動信号の出力を停止して、クランプ回路３０の動作を停止させる。
【００１６】
以上説明したように、本実施形態の定電流回路１００は、クランプ回路３０がＮＭＯＳトランジスタ１０及び１１のゲートに上述の電圧を印加して定電流発生回路１０を起動するので、過剰な起動電流が流れることなく速やかに起動することが出来る。
【００１７】
また、起動検出回路２０は、電源電圧依存性がない定電流インバータで構成したので、電源電圧によらず定電流発生回路１０の起動を検出することが出来る、という効果もある。
【００１８】
図２は、本実施形態の定電流回路の一例を示す回路図である。図２の定電流回路１００ａでは、イネーブル端子ＥＮを備え、外部からのイネーブル信号によって間欠動作を可能にした回路例を示している。
【００１９】
定電流発生回路１０は、ＮＭＯＳトランジスタ１０、１１のゲートと電源端子の間にスイッチ１５ａと、ＰＭＯＳトランジスタ１２、１３のゲートと接地端子の間にスイッチ１５ｂを、更に備えている。スイッチ１５ａとスイッチ１５ｂの制御端子は、イネーブル端子ＥＮに接続されている。
【００２０】
クランプ回路３０は、電圧源３１としてダイオード結線されデプレッション型のＰＭＯＳトランジスタ３１ａ、ＮＭＯＳトランジスタ３１ｂ及びＮＭＯＳトランジスタ３１ｃと、ＮＭＯＳトランジスタ３１ｄと、スイッチ３２ａ、３２ｂ及び３２ｃと、ＮＯＴ回路３２ｄとを備えている。スイッチ３２ａ及び３２ｂの制御端子は、電源検出回路４０ａの出力端子が接続されている。スイッチ３２ｃの制御端子は、電源検出回路４０ａの出力端子がＮＯＴ回路３２ｄを介して接続されている。
【００２１】
電源検出回路４０ａは、ＮＡＮＤ回路４１と、コンデンサ４２と、スイッチ４３を備えている。ＮＡＮＤ回路４１は、一方の入力端子にイネーブル端子ＥＮが接続され、他方の入力端子に起動検出回路２０の出力端子が接続され、出力端子は電源検出回路４０ａの出力端子に接続されている。コンデンサ４２とスイッチ４３は、電源端子とＮＡＮＤ回路４１の他方の入力端子の間に並列に接続されている。
【００２２】
ここで、スイッチ１５ａ、１５ｂ、３２ａ、３２ｂ、３２ｃ、４３は、制御信号がＬｏｗレベルでオンして、Ｈｉｇｈレベルでオフするように構成している。
【００２３】
次に、定電流回路１００ａの動作について説明する。図３は、定電流回路１００ａの動作を示すタイミング図である。
【００２４】
時刻ｔ１以前では、イネーブル信号ＥＮがＬｏｗレベルになっているので、スイッチ１５ａ、１５ｂがオンしているので、定電流発生回路１０は動作を停止している。また、起動検出回路２０は、ＰＭＯＳトランジスタ２１とＮＭＯＳトランジスタ２２がオフしているが、スイッチ４３がオンしているので、出力端子の電圧ＶＯ２０はＨｉｇｈレベルになっている。電源検出回路４０ａは、ＮＡＮＤ回路４１に電圧ＶＯ２０のＨｉｇｈレベルとイネーブル信号ＥＮのＬｏｗレベルが入力されているので、出力端子の電圧ＶＯ４０はＨｉｇｈレベルになっている。
【００２５】
クランプ回路３０は、Ｈｉｇｈレベルの電圧ＶＯ４０が入力されているので、スイッチ３２ａ、３２ｂはオフ、スイッチ３２ｃがオンしているので、クランプ回路３０は動作を停止し、出力端子の電圧ＶＯ３０はハイ・インピーダンスになっている。
【００２６】
時刻ｔ１でイネーブル信号ＥＮがＨｉｇｈレベルになると、スイッチ１５ａ、１５ｂがオフするが、定電流発生回路１０が起動しないとＰＭＯＳトランジスタ２１とＮＭＯＳトランジスタ２２がオフしている。ＮＡＮＤ回路４１の入力端子の電圧は、スイッチ４３がオフするが、コンデンサ４２によりＨｉｇｈレベルに維持される。ＮＡＮＤ回路４１は、電圧ＶＯ２０のＨｉｇｈレベルとイネーブル信号ＥＮのＨｉｇｈレベルが入力されるので、出力端子の電圧ＶＯ４０はＬｏレベルになる。
【００２７】
従って、クランプ回路３０は、スイッチ３２ａ、３２ｂがオン、スイッチ３２ｃがオフするので、動作を開始する。クランプ回路３０は、デプレッション型のＰＭＯＳトランジスタ３１ａの電流がＮＭＯＳトランジスタ３１ｂ及びＮＭＯＳトランジスタ３１ｃに流れることによってＮＭＯＳトランジスタ３１ｂのゲートに発生する電圧に基づいて、ＮＭＯＳトランジスタ３１ｄのソースから定電流発生回路１０が起動するための電圧を出力する。
【００２８】
クランプ回路３０の出力電圧ＶＯ３０は、ＮＭＯＳトランジスタ３１ｂ、ＮＭＯＳトランジスタ３１ｃ、ＮＭＯＳトランジスタ３１ｄの夫々のゲート・ソース間電圧をＶＧＳ３１ａ、ＶＧＳ３１ｂ、ＶＧＳ３１ｄとすると、以下の式で表わされる。
ＶＯ３０＝ＶＧＳ３１ｂ＋ＶＧＳ３１ｃ−ＶＧＳ３１ｄ
【００２９】
ここで、クランプ回路３０の出力電圧ＶＯ３０を、電圧ＶＧＳ３１ａ、ＶＧＳ３１ｂ、ＶＧＳ３１ｄを調整することによって、定電流発生回路１０が通常動作している時のＮＭＯＳトランジスタ１０及び１１のゲート電圧より高いゲート電圧の近傍の電圧に設定する。このようにすることで、定電流回路１００ａは、定電流発生回路１０の起動電流が定常時の電流の近傍に発生するため、過剰な起動電流が流れることなく、速やかに起動することが出来る。
【００３０】
時刻ｔ２において、定電流発生回路１０が起動すると、起動検出回路２０は、ＮＭＯＳトランジスタ１０及び１１のゲート電圧の上昇によってその起動を検知して、ＰＭＯＳトランジスタ２１とＮＭＯＳトランジスタ２２で構成される定電流インバータが出力端子の電圧ＶＯ２０をＬｏｗレベルする。ＮＡＮＤ回路４１は電圧ＶＯ２０のＬｏｗレベルが入力されるので出力電圧がＨｉｇｈレベルになり、クランプ回路３０は動作を停止する。そして、定電流回路１００ａは、起動動作が完了する。
【００３１】
以上説明したように、本実施形態の定電流回路１００ａは、クランプ回路３０がＮＭＯＳトランジスタ１０及び１１のゲートに上述の電圧を印加して定電流発生回路１０を起動するので、過剰な起動電流が流れることなく速やかに起動することが出来る。
【００３２】
図４は、本実施形態の定電流回路の他の例を示す回路図である。図４の定電流回路１００ｂの電源検出回路４０ｂは、定電流回路１００ａの電源検出回路４０ａに第三のカレントミラー回路を構成するＰＭＯＳトランジスタ４４、４５と、第四のカレントミラー回路を構成するＮＭＯＳトランジスタ４６、４７を更に備えている。なお、定電流回路１００ｂの他の回路構成は、定電流回路１００ａと同一であるため、同一の構成要素には同一の符号を付して、その説明は省略する。
【００３３】
起動検出回路２０が出力端子の電圧ＶＯ２０をＬｏｗレベルにするとき、定電流インバータがコンデンサ４２の電荷を放電するので、ＨｉｇｈレベルからＬｏｗレベルに反転するのに時間を要する。即ち、ＮＡＮＤ回路４１は、入力端子の電圧が反転するのに時間を要するので、その間に貫通電流が発生してしまう。そこで、電源検出回路４０ｂは、ＮＡＮＤ回路４１の動作電流をコンデンサ４２の放電電流にする第三のカレントミラー回路と第四のカレントミラー回路を備えている。
【００３４】
上述のコンデンサ４２の電荷を放電するときに、ＮＡＮＤ回路４１に貫通電流が発生すると、第三のカレントミラー回路と第四のカレントミラー回路は、その貫通電流によってコンデンサ４２の電荷を放電する。従って、起動検出回路２０が定電流発生回路１０の起動を検出したとき、電圧ＶＯ２０を急速にＬｏｗレベルに反転することが可能となる。
【００３５】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
例えば、クランプ回路３０の電圧源３１は、定電流発生回路１０が通常動作している時のＮＭＯＳトランジスタ１０及び１１のゲート電圧より高いゲート電圧の近傍の電圧を出力すれば良く、図示した回路に限定されない。また、起動検出回路２０は、定電流発生回路１０が起動したことを検出できる回路であれば良く、図示した定電流インバータに限定されない。また、定電流回路の具体例では、イネーブル端子ＥＮを備えた例で説明したが、それに限定されるものではない。電源検出回路４０は、イネーブル信号に拠らず、電源が起動したことを検出してクランプ回路３０を起動する回路であっても良く、また、論理回路は上記の回路に限定されない。
【符号の説明】
【００３６】
１０  定電流発生回路
２０  起動検出回路
３０  クランプ回路
３１  電圧源
４０、４０ａ、４０ｂ  電源検出回路
ＥＮ  イネーブル端子
【図１】
2020047193.tif 000003
【図２】
2020047193.tif 000004
【図３】
2020047193.tif 000005
【図４】
2020047193.tif 000006
【図５】
2020047193.tif 000007