(57)【要約】【課題】内部電極先端と外部電極との距離を小さくすることができ、耐サージ特性を確保しながら小型化した積層バリスタを提供することを目的とする。【解決手段】バリスタ層１２と内部電極１３とを交互に積層した積層体を焼結した焼結体１６と、焼結体１６の側面に設けられ内部電極１３と電気的に接続された一対の外部電極１４と、を備えた積層バリスタ１１であって、焼結体１６の表面６面全てにバリスタ層１２よりも比抵抗が高い高抵抗層１５を設けたものである。【選択図】図１
2020119935.tif 000002
【特許請求の範囲】
【請求項１】
バリスタ層と内部電極とを交互に積層した積層体を焼結した焼結体と、前記焼結体の側面に設けられ前記内部電極と電気的に接続された一対の外部電極と、を備えた積層バリスタであって、前記焼結体の表面６面全てに前記バリスタ層よりも比抵抗が高い高抵抗層を設けた積層バリスタ。
【請求項２】
前記高抵抗層は、ＺｎＳｉＯ４を主成分とする請求項１記載の積層バリスタ。
【請求項３】
前記高抵抗層の厚さを１μｍ以上、２０μｍ以下とした請求項１記載の積層バリスタ。
【請求項４】
前記内部電極先端から前記外部電極までの距離をＸｂ、高抵抗層の厚みをＸｃとする時、条件０．１Ｘｂ≦Ｘｃ≦０．３Ｘｂとした請求項１記載の積層バリスタ。
【請求項５】
前記内部電極に挟まれた前記バリスタ層の厚さをＸａ、前記内部電極先端から前記外部電極までの距離をＸｂとする時、０．５≦（Ｘｂ／Ｘａ）≦１．５とした請求項１記載の積層バリスタ。
【請求項６】
バリスタ層と内部電極とを交互に積層し個片化したあと仮焼することにより仮焼体を得る工程と、前記仮焼体の表面全体にＳｉ酸化物を塗布して焼成することにより焼結体を得る工程と、前記焼結体の側面に前記内部電極と電気的に接続された外部電極を形成する工程とを備え、前記焼結体の表面６面全てに前記バリスタ層よりも比抵抗が高い高抵抗層が形成されている積層バリスタの製造方法。
【請求項７】
前記Ｓｉ酸化物は粒径１μｍ以下のシリカエアロゲルを含む請求項５記載の積層バリスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器に用いられる積層バリスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
近年、家電製品や車載材料において小型化が進んでおり、その部品であるバリスタも小型化が求められている。そして同時に耐サージ性能を保証させるために様々な素子設計開発が行われており、耐サージ性能を確保しながら小型化することが求められている。なお、この出願の発明に関連する先行技術文献情報としては、例として、特許文献１が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−２７３９１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら耐サージ性能を確保するためには、内部電極の先端部と外部電極の間の距離を一定に保つ設計にしなければならない。サージ電流は内部電極の端部に電界集中する傾向があるため、内部電極の先端とこれに対向する外部電極との間にサージ電流が流れ、破壊を引き起こしやすいためである。
【０００５】
本発明はこの課題に対して、耐サージ特性を確保しながら小型化が可能な積層バリスタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は上記課題を解決するために、バリスタ層と内部電極とを交互に積層した積層体を焼結した焼結体と、この焼結体の側面に設けられ内部電極と電気的に接続された一対の外部電極と、を備えた積層バリスタであって、焼結体の表面６面全てにバリスタ層よりも比抵抗が高い高抵抗層を設けたものである。
【発明の効果】
【０００７】
以上のように構成することにより、内部電極先端から外部電極に流れるサージ電流を抑制することができるため、内部電極先端と外部電極との距離を小さくすることができ、耐サージ特性を確保しながら小型化した積層バリスタを提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施の形態における積層バリスタの断面図
【図２】本発明の一実施の形態における積層バリスタの製造途中の焼結前の仮焼体の断面図
【図３】本発明の一実施の形態における高抵抗層を設けた焼結体の断面図
【発明を実施するための形態】
【０００９】
以下、本発明の一実施の形態における積層バリスタについて、図面を参照しながら説明する。
【００１０】
図１は本発明の一実施の形態における積層バリスタの断面図であり、ＺｎＯを主成分とするバリスタ層１２とＡｇを主成分とする内部電極１３とを交互に積層したものとなっている。これらの内部電極１３は、交互に積層バリスタ１１の両端に引き出され、その両端において、外部電極１４とそれぞれ電気的に接続されている。また内部電極１３間、及びその外側に積層された焼結体１６はＺｎＯを主成分とし、副成分としてＢｉ２Ｏ３，Ｃｏ２Ｏ３，ＭｎＯ２，Ｓｂ２Ｏ３等を含んでいる。この焼結体１６は直方体形状でその６面全体の表面には高抵抗層１５が設けられている。
【００１１】
ＺｎＯを主成分とするバリスタ層１２と内部電極１３を交互に積層した積層体を焼結した焼結体１６の、素子表面６面全てにおいてバリスタ層よりも比抵抗が高い高抵抗層１５を設けた焼結体１６に内部電極１３が交互に接続された状態で設けられた一対の外部電極１４とを備えた積層バリスタ１１である。この高抵抗層１５はＺｎＳｉＯ４を主成分とする厚さ約５μｍの層となっている。
【００１２】
積層バリスタはＸ寸法１.０ｍｍ、Ｙ寸法０.５ｍｍ、Ｚ寸法０.５ｍｍの構成であり、バリスタ層１２の厚み（Ｘａ）は約３０μｍである。この積層バリスタ素子表面６面全面に主成分がＺｎ−Ｓｉ−Ｏ系の物質である高抵抗層１５を厚さ約５μｍで設けた。この高抵抗層１５はＺｎ−Ｓｉ−Ｏ系の物質であり、主にＺｎＳｉＯ４などの絶縁性の高い化合物からなり、抵抗値は１×１０８Ω・ｃｍ以上有する。一方バリスタ層１２の比抵抗は約４Ω・ｃｍとなり、高抵抗層１５はバリスタ層１２よりもはるかに高い抵抗値を有している。またこの高抵抗層の膜厚を、１μｍ以上、２０μｍ以下とすることが望ましい。高抵抗層１５の厚さが２０μｍより厚くなると、積層バリスタ素子の内部材料が多量に用いられることによって性能の劣化に影響する可能性があるため２０μｍ以下とすることが望ましい。また高抵抗層１５の厚さが１μｍより薄くなると抵抗値が低下し高抵抗層としての役割を果たすことができない可能性があるため１μｍ以上の膜厚とすることが望ましい。
【００１３】
この構成により、従来であればサージ電流は内部電極の端部に電界集中する傾向があるため、内部電極の先端とこれに対向する外部電極との間にサージ電流が流れ、破壊を引き起こしやすいが構造であるが、高抵抗層が表面に形成されることにより、内部電極先端から外部電極間に流れるサージ電流が少なくなる。そのため、内部電極先端から外部電極間の距離を短くした設計が可能となる。また、バリスタ素子表面に、高抵抗層が形成され、外部電極上にメッキすることが可能となる。高抵抗層は、酸、アルカリに浸されないので、素子が酸、アルカリ溶液にエッチングされるのを防ぎ、また、緻密で均一な厚みを有するので、メッキ流れや余分な水分などが浸入するのを防ぐことができるので、耐湿性、耐メッキ性に優れた積層バリスタを得ることができる。
【００１４】
積層バリスタ１１において、図１に示すように、電極積み重ね方向の内部電極１３相互の間隔をＸａ、内部電極先端から外部電極間の距離をＸｂ、高抵抗層の厚みをＸｃとする。高抵抗層の厚みをＸｃが０．１Ｘｂよりも小さくなる時、層の抵抗が小さくなり、サージ耐量が得ることができなくなってしまう。また、Ｘｃが０．３Ｘｂよりも大きくなると、積層バリスタ素子の内部材料が多量に用いられることによって性能の劣化に影響する可能性がある。そのため０．１Ｘｂ≦Ｘｃ≦０．３Ｘｂを満たすように構成することが望ましい。またＸｂ／Ｘａが０．５より小さい場合には、Ｘｂの層が薄くなり、抵抗が小さくなる可能性がある。そうすると、内部電極先端から外部電極に流れる電流が増加するため、急速にサージ耐量が低下する。一方Ｘｂ／Ｘａが１．５よりも大きくなる（つまり、間隔Ｘｂが長くなる）と、バリスタ素子サイズの上昇につながり、小型化の効果がなくなってしまう。そのため０．５≦（Ｘｂ／Ｘａ）≦１．５とすることが望ましい。
【００１５】
次に本発明の一実施形態における積層バリスタの製造方法について説明する。図２は本発明の一実施の形態における積層バリスタの製造途中の焼結前の仮焼体の断面図、図３は同高抵抗層を設けた焼結体の断面図である。
【００１６】
積層バリスタ１１は、酸化亜鉛（ＺｎＯ）を主成分とした半導体材料からなる。積層バリスタは以下に詳説する方法で成形した。主成分である酸化亜鉛に、酸化ビスマス、酸化マンガン、酸化コバルトなどの添加物を混合したセラミック粉体を作製し、このセラミック粉体にポリビニルアルコールなどのバインダー、ジブチルフタレートなどの可塑剤、酢酸ブチルなどの溶剤と必要に応じて分散剤などの有機物を加えてセラミックスラリーを作製する。このセラミックスラリーをドクターブレード法などにより成形してセラミックシートを作製する。このセラミックシートを仮焼することにより仮焼体１０となるものである。
【００１７】
一方、銀などの導電性金属粉末とエチルセルロースなどのバインダーと溶剤を含む内部電極用導電ペーストを準備する。この内部電極用導電ペーストをスクリーン印刷などによりセラミックシート上に所定の形状に塗布して内部電極１３を形成する。
【００１８】
内部電極１３の形成されたセラミックシートを所定の枚数積み重ね、圧着した後に所定の大きさに切断し、未焼成の積層体（グリーンチップ）を得る。この積層体を、５００℃の温度で脱バインダーを行った後、８００℃程度の温度で仮焼し、仮焼された仮焼体１０を得る。なお仮焼体は１〜３μｍの孔を多量に有する構造となっている。
【００１９】
この仮焼体表面に粘度３０ｍＰａ・ｓのＰＶＡ溶液に浸漬し、その上から、粒径１μｍ以下サイズのシリカエアロゲル、Ｓｉを含む酸化物を素子に塗すことで、素子表面６面全面に付着させる。仮焼体の孔が１〜３μｍ程度であり、それよりも小さい粒径の１μｍ以下サイズのＳｉ酸化物を用いた。なお、焼結時の収縮により孔は無くなるため、焼結体にＳｉを添加させても層を形成することはできない。この状態の仮焼体を９００℃の温度で焼成することで高抵抗層を得た。この高抵抗層は絶縁層であり、抵抗値１×１０８Ω・ｃｍ以上の抵抗値を有する抵抗層である。またこの高抵抗層の膜厚を、１μｍ以上２０μｍ以下とすることが望ましい。その理由として、素子の酸化亜鉛と中間生成物に用いられる酸化ビスマスおよびシリカエアロゲルを含むＳｉ酸化物が反応することにより形成される膜であり、高抵抗層１５の厚さが２０μｍより厚くなると、積層バリスタ素子の内部材料が多量に用いられることによって性能の劣化に影響する可能性があるため２０μｍ以下とすることが望ましい。また高抵抗層１５の厚さが１μｍより薄くなると抵抗値が低下し高抵抗層としての役割を果たすことができない可能性があるため１μｍ以上の膜厚とすることが望ましい。高抵抗層の膜厚は、仮焼体の孔の大きさに依存する。そのため、仮焼温度を現行の８００℃から下げることで素子の孔は大きくなりＳｉ酸化物はより素子内部に入り込むことができ膜厚は増大する。逆に仮焼温度を上昇させていくにつれ孔サイズは減少し、９００℃以上になると高抵抗層は形成させることはできない。外部電極１４はＡｇ，Ｎｉ，Ａｇ−Ｐｄ等からなり、スパッタリング法や塗布焼付け法等の方法にて形成される。得られた焼結体１６に外部電極を塗布し８００℃において焼き付けを行うことで積層バリスタ１１を得ることができる。
【産業上の利用可能性】
【００２０】
本発明に係る積層バリスタおよびその製造方法は、内部電極先端から外部電極に流れるサージ電流を抑制することができ、小型で耐サージ性能に優れた積層バリスタを得ることができ、産業上有用である。
【符号の説明】
【００２１】
１０  仮焼体
１１  積層バリスタ
１２  バリスタ層
１３  内部電極
１４  外部電極
１５  高抵抗層
１６  焼結体
【図１】
2020119935.tif 000003
【図２】
2020119935.tif 000004
【図３】
2020119935.tif 000005