(57)【要約】【課題】インダクタンスの低い端子板を提供する。【解決手段】実施形態の端子板は、第１の端子部と、第２の端子部と、第１の端子部及び第２の端子部の斜め上方に設けられた第１の配線部と、第１の端子部と第１の配線部の間に設けられ、第１の端子部と第１の配線部を接続している第１の接続部と、第２の端子部と第１の配線部の間に設けられ、第２の端子部と第１の配線部を接続している第２の接続部と、第１の端子部及び第２の端子部の斜め上方に設けられた第２の配線部と、第１の端子部と第２の配線部の間に設けられ、第１の端子部と第２の配線部を接続している第３の接続部と、第２の端子部と第２の配線部の間に設けられ、第２の端子部と第２の配線部を接続している第４の接続部と、第２の配線部の上方に設けられ、第２の配線部に接続されており、穴を有する第３の端子部と、を備える。【選択図】図１
2020047737.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子部と、
第２の端子部と、
前記第１の端子部及び前記第２の端子部の斜め上方に設けられた第１の配線部と、
前記第１の端子部と前記第１の配線部の間に設けられ、前記第１の端子部と前記第１の配線部を接続している第１の接続部と、
前記第２の端子部と前記第１の配線部の間に設けられ、前記第２の端子部と前記第１の配線部を接続している第２の接続部と、
前記第１の端子部及び前記第２の端子部の斜め上方に設けられた第２の配線部と、
前記第１の端子部と前記第２の配線部の間に設けられ、前記第１の端子部と前記第２の配線部を接続している第３の接続部と、
前記第２の端子部と前記第２の配線部の間に設けられ、前記第２の端子部と前記第２の配線部を接続している第４の接続部と、
前記第２の配線部の上方に設けられ、前記第２の配線部に接続されており、穴を有する第３の端子部と、
を備える端子板。
【請求項２】
前記第２の配線部と前記第３の接続部の間に設けられた第４の端子部と、
前記第２の配線部と前記第４の接続部の間に設けられた第５の端子部と、
前記第２の配線部と前記第４の端子部の間に設けられ、前記第２の配線部と前記第４の端子部を接続している第５の接続部と、
前記第２の配線部と前記第５の端子部の間に設けられ、前記第２の配線部と前記第５の端子部を接続している第６の接続部と、
をさらに備え、
前記第３の接続部は前記第４の端子部及び前記第５の接続部を介して前記第１の端子部と前記第２の配線部を接続し、前記第４の接続部は前記第５の端子部及び前記第６の接続部を介して前記第２の端子部と前記第２の配線部を接続している請求項１記載の端子板。
【請求項３】
前記第１の端子部、前記第２の端子部、前記第１の配線部、前記第１の接続部、前記第２の接続部、前記第２の配線部、前記第３の接続部、前記第４の接続部及び前記第３の端子部は、一体として形成されている請求項１又は請求項２記載の端子板。
【請求項４】
第１の半導体素子と、
前記第１の半導体素子に電気的に接続された第１の電極部材と、
第２の半導体素子と、
前記第２の半導体素子に電気的に接続された第２の電極部材と、
前記第１の電極部材に接続された第１の端子部と、
前記第２の電極部材に接続された第２の端子部と、
前記第１の端子部及び前記第２の端子部の斜め上方に設けられた第１の配線部と、
前記第１の端子部と前記第１の配線部の間に設けられ、前記第１の電極部材及び前記第２の電極部材を介さずに、前記第１の端子部と前記第１の配線部を接続している第１の接続部と、
前記第２の端子部と前記第１の配線部の間に設けられ、前記第１の電極部材及び前記第２の電極部材を介さずに、前記第２の端子部と前記第１の配線部を接続している第２の接続部と、
前記第１の端子部及び前記第２の端子部の斜め上方に設けられた第２の配線部と、
前記第１の端子部と前記第２の配線部の間に設けられ、前記第１の電極部材及び前記第２の電極部材を介さずに、前記第１の端子部と前記第２の配線部を接続している第３の接続部と、
前記第２の端子部と前記第２の配線部の間に設けられ、前記第１の電極部材及び前記第２の電極部材を介さずに、前記第２の端子部と前記第２の配線部を接続している第４の接続部と、
前記第２の配線部の上方に設けられ、前記第２の配線部に接続されており、穴を有する第３の端子部と、
を有する端子板と、
を備える半導体装置。
【請求項５】
前記半導体装置は、
第３の半導体素子と、
前記第３の半導体素子に電気的に接続された第３の電極部材と、
第４の半導体素子と、
前記第４の半導体素子に電気的に接続された第４の電極部材と、
をさらに備え、
前記端子板は、
前記第２の配線部と前記第３の接続部の間に設けられ、前記第３の電極部材に接続された第４の端子部と、
前記第２の配線部と前記第４の接続部の間に設けられ、前記第４の電極部材に接続された第５の端子部と、
前記第２の配線部と前記第４の端子部の間に設けられ、前記第２の配線部と前記第４の端子部を接続している第５の接続部と、
前記第２の配線部と前記第５の端子部の間に設けられ、前記第２の配線部と前記第５の端子部を接続している第６の接続部と、
をさらに備え、
前記第３の接続部は前記第４の端子部及び前記第５の接続部を介して前記第１の端子部と前記第２の配線部を接続し、前記第４の接続部は前記第５の端子部及び前記第６の接続部を介して前記第２の端子部と前記第２の配線部を接続している、
請求項４記載の半導体装置。
【請求項６】
前記端子板を介さずに、前記第１の電極部材と前記第２の電極部材を接続する補助配線をさらに備える請求項４又は請求項５記載の半導体装置。
【請求項７】
前記第１の端子部、前記第２の端子部、前記第１の配線部、前記第１の接続部、前記第２の接続部、前記第２の配線部、前記第３の接続部、前記第４の接続部及び前記第３の端子部は、一体として形成されている請求項４ないし請求項６いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、端子板及び半導体装置に関する。
【背景技術】
【０００２】
発電や送電、ポンプやブロアなどの回転機、通信システムや工場などの電源装置、交流モータによる鉄道、電気自動車、家庭用電化製品等の幅広い分野に向けた、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）といった半導体素子を含む、電力制御用に設計されたパワー半導体装置の開発が行われている。
【０００３】
通常、パワー半導体装置においては、複数の半導体素子をボンディングワイヤや端子板を用いて並列接続し、大きな電力を扱うことを可能としている。パワー半導体装置を安定して動作させるためには、複数の半導体素子を、できるだけインダクタンスが低い状態で並列接続することが好ましい。しかし、実際には、電流経路長の違い等で、それぞれの半導体素子のスイッチング等の動作タイミングがずれ、パワー半導体装置の出力波形に予期せぬ振動が生じるという問題があった。パワー半導体装置においては大きな電力を扱うため、わずかのインダクタンスであっても大きな影響があり、このような振動は特に深刻なものとなっていた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−１９５４７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、インダクタンスの低い端子板及び半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の端子板は、第１の端子部と、第２の端子部と、第１の端子部及び第２の端子部の斜め上方に設けられた第１の配線部と、第１の端子部と第１の配線部の間に設けられ、第１の端子部と第１の配線部を接続している第１の接続部と、第２の端子部と第１の配線部の間に設けられ、第２の端子部と第１の配線部を接続している第２の接続部と、第１の端子部及び第２の端子部の斜め上方に設けられた第２の配線部と、第１の端子部と第２の配線部の間に設けられ、第１の端子部と第２の配線部を接続している第３の接続部と、第２の端子部と第２の配線部の間に設けられ、第２の端子部と第２の配線部を接続している第４の接続部と、第２の配線部の上方に設けられ、第２の配線部に接続されており、穴を有する第３の端子部と、を備える。
【図面の簡単な説明】
【０００７】
【図１】実施形態の端子板及び半導体装置の模式図である。
【図２】比較形態の端子板及び半導体装置の模式図である。
【発明を実施するための形態】
【０００８】
以下、図面を用いて実施形態を説明する。なお、図面中、同一又は類似の箇所には、同一又は類似の符号を付している。
【０００９】
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
【００１０】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【００１１】
（実施形態）
実施形態の端子板は、第１の端子部と、第２の端子部と、第１の端子部及び第２の端子部の斜め上方に設けられた第１の配線部と、第１の端子部と第１の配線部の間に設けられ、第１の端子部と第１の配線部を接続している第１の接続部と、第２の端子部と第１の配線部の間に設けられ、第２の端子部と第１の配線部を接続している第２の接続部と、第１の端子部及び第２の端子部の斜め上方に設けられた第２の配線部と、第１の端子部と第２の配線部の間に設けられ、第１の端子部と第２の配線部を接続している第３の接続部と、第２の端子部と第２の配線部の間に設けられ、第２の端子部と第２の配線部を接続している第４の接続部と、第２の配線部の上方に設けられ、第２の配線部に接続されており、穴を有する第３の端子部と、を備える。
【００１２】
実施形態の半導体装置は、第１の半導体素子と、第１の半導体素子に電気的に接続された第１の電極部材と、第２の半導体素子と、第２の半導体素子に電気的に接続された第２の電極部材と、第１の電極部材に接続された第１の端子部と、第２の電極部材に接続された第２の端子部と、第１の端子部及び第２の端子部の斜め上方に設けられた第１の配線部と、第１の端子部と第１の配線部の間に設けられ、第１の電極部材及び第２の電極部材を介さずに、第１の端子部と第１の配線部を接続している第１の接続部と、第２の端子部と第１の配線部の間に設けられ、第１の電極部材及び第２の電極部材を介さずに、第２の端子部と第１の配線部を接続している第２の接続部と、第１の端子部及び第２の端子部の斜め上方に設けられた第２の配線部と、第１の端子部と第２の配線部の間に設けられ、第１の電極部材及び第２の電極部材を介さずに、第１の端子部と第２の配線部を接続している第３の接続部と、第２の端子部と第２の配線部の間に設けられ、第１の電極部材及び第２の電極部材を介さずに、第２の端子部と第２の配線部を接続している第４の接続部と、第２の配線部の上方に設けられ、第２の配線部に接続されており、穴を有する第３の端子部と、を有する端子板と、を備える。
【００１３】
図１は、実施形態の端子板１００及び半導体装置２００の模式図である。
【００１４】
実施形態の半導体装置２００は、複数の半導体素子１１０が、電極部材１２０、ボンディングワイヤ１５０及び端子板１００によって接続された、電力変換装置である。
【００１５】
半導体装置２００は、端子板１００と、半導体素子１１０と、電極部材１２０と、補助配線１３０と、ベース１４０と、ボンディングワイヤ１５０と、を備える。
【００１６】
ベース１４０は、例えば、Ｃｕ（銅）やＡｌＳｉＣで形成された、板状の基板である。
【００１７】
ここで、ｘ軸と、ｘ軸に垂直なｙ軸と、ｘ軸及びｙ軸に垂直なｚ軸を定義する。ベース１４０の表面は、ｘｙ面に平行に配置されているものとする。
【００１８】
ベース１４０上には、電極部材１２０が設けられている。図１においては、電極部材１２０として、第１の電極部材１２０ａ、第２の電極部材１２０ｂ、第３の電極部材１２０ｃ、及び第４の電極部材１２０ｄが設けられている。電極部材１２０は、例えば、Ｃｕ（銅）製の板材を有する。また、電極部材１２０は、例えば、２枚のＣｕ製の板材で、ＡｌＮ（窒化アルミニウム）やＳｉＮ（窒化シリコン）等のセラミック製の板材を挟んだものであっても良い。
【００１９】
半導体素子１１０は、電極部材１２０上に設けられている。図１においては、半導体素子１１０としての、第１の半導体素子１１０ａ、第２の半導体素子１１０ｂ、第３の半導体素子１１０ｃ、及び第４の半導体素子１１０ｄが、それぞれ、第１の電極部材１２０ａ、第２の電極部材１２０ｂ、第３の電極部材１２０ｃ、及び第４の電極部材１２０ｄの上に設けられている。
【００２０】
半導体素子１１０は、例えば縦型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）又はＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。半導体素子１１０が縦型のｐチャネルＭＯＳＦＥＴである場合、半導体素子１１０の底面に設けられた図示しないドレイン電極により、半導体素子１１０は電極部材１２０と電気的に接続されている。すなわち、第１の半導体素子１１０ａは第１の電極部材１２０ａと電気的に接続されており、第２の半導体素子１１０ｂは第２の電極部材１２０ｂと電気的に接続されており、第３の半導体素子１１０ｃは第３の電極部材１２０ｃと電気的に接続されており、第４の半導体素子１１０ｄは第４の電極部材１２０ｄと電気的に接続されている。なお、本実施形態においては、半導体素子１１０の種類や導電型等については、特に限定されるものではない。
【００２１】
なお、例えば、ボンディングワイヤ１５０を介して、半導体素子１１０の上面に設けられた図示しない電極と電極部材１２０が接続されることにより、半導体素子１１０と電極部材１２０が電気的に接続されていても良い。
【００２２】
端子板１００は、電極部材１２０上に設けられている。
【００２３】
端子板１００は、第１の端子部２と、第２の端子部４と、第１の配線部６と、第１の接続部８と、第２の接続部１０と、第２の配線部１２と、第３の端子部１４と、第４の端子部１６と、第５の端子部１８と、第３の接続部２０と、第４の接続部２２と、第５の接続部２４と、第６の接続部２６と、を有する。
【００２４】
第１の端子部２は、第１の電極部材１２０ａ上に設けられ、第１の電極部材１２０ａと、例えば超音波接合法またははんだにより接続されている。これにより、第１の端子部２は、第１の半導体素子１１０ａと電気的に接続されている。
【００２５】
第２の端子部４は、第１の端子部２と離間して第２の電極部材１２０ｂ上に設けられ、第２の電極部材１２０ｂと、例えば超音波接合法又ははんだにより、接続されている。これにより、第２の端子部４は、第２の半導体素子１１０ｂと電気的に接続されている。
【００２６】
第１の配線部６は、第１の端子部２及び第２の端子部４の斜め上方に設けられている。図１において、第１の配線部６は、ｘ方向に延びている。
【００２７】
第１の接続部８は、第１の端子部２と第１の配線部６の間に設けられ、電極部材１２０を介さずに、第１の端子部２と第１の配線部６を接続している。
【００２８】
第２の接続部１０は、第２の端子部４と第１の配線部６の間に設けられ、電極部材１２０を介さずに、第２の端子部４と第１の配線部６を接続している。
【００２９】
第２の配線部１２は、第１の端子部２及び第２の端子部４の斜め上方に設けられている。第２の配線部１２は、ベース１４０、半導体素子１１０及びボンディングワイヤ１５０上に配置される、例えば板状の、導電性の部材である。例えば、上方から端子板１００を見た場合に、第１の端子部２及び第２の端子部４は、第１の配線部６と第２の配線部１２の間に設けられていることが、第１の配線部６と第２の配線部１２の取り回しが容易になるため好ましい。が、第１の配線部６、第２の配線部１２、第１の端子部２及び第２の端子部４の配置は、これに限定されるものではない。
【００３０】
第３の端子部１４は、第２の配線部１２の上方に設けられ、第２の配線部１２に接続されている。第３の端子部１４は、例えばＭ５以上Ｍ１０以下程度のボルト、すなわち、ボルト径が５ｍｍ以上１０ｍｍ以下のボルトを挿入することが可能な、穴１５を有している。図示しない、Ｍ５以上Ｍ１０以下程度のナット、すなわち、ナット径が５ｍｍ以上１０ｍｍ以下のナットを有する金属部に対して、上述のボルトを穴１５に挿入して締め付けることにより、上記の金属部と第３の端子部１４の良好な接触を得ることができる。これにより、半導体装置２００により変換された電力を、金属部に良好に伝えることができる。
【００３１】
第３の接続部２０は、第１の端子部２と第２の配線部１２の間に設けられている。
【００３２】
第４の接続部２２は、第２の端子部４と第２の配線部１２の間に設けられている。
【００３３】
第４の端子部１６は、第１の端子部２又は第３の接続部２０と、第２の配線部１２の間の、第３の電極部材１２０ｃ上に設けられている。第４の端子部１６は、第３の電極部材１２０ｃと、例えば超音波接合法又ははんだにより接続されている。これにより、第４の端子部１６は、第３の半導体素子１１０ｃと電気的に接続されている。
【００３４】
第５の端子部１８は、第２の端子部４又は第４の接続部２２と、第２の配線部１２の間の、第４の電極部材１２０ｄ上に設けられている。第５の端子部１８は、第４の電極部材１２０ｄと、例えば超音波接合法又ははんだにより接続されている。これにより、第５の端子部１８は、第４の半導体素子１１０ｄと電気的に接続されている。
【００３５】
第５の接続部２４は、第２の配線部１２と第４の端子部１６の間に設けられ、電極部材１２０を介さずに、第２の配線部１２と第４の端子部１６を接続している。
【００３６】
第６の接続部２６は、第２の配線部１２と第５の端子部１８の間に設けられ、電極部材１２０を介さずに、第２の配線部１２と第５の端子部１８を接続している。
【００３７】
第３の接続部２０は、第１の端子部２と第４の端子部１６の間をまたぐように、電極部材１２０を介さずに、第１の端子部２と第４の端子部１６を接続している。これにより、第３の接続部２０は、第４の端子部１６及び第５の接続部２４を介して、第１の端子部２と第２の配線部１２を接続している。
【００３８】
第４の接続部２２は、第２の端子部４と第５の端子部１８の間をまたぐように、電極部材１２０を介さずに、第２の端子部４と第５の端子部１８を接続している。これにより、第４の接続部２２は、第５の端子部１８及び第６の接続部２６を介して、第２の端子部４と第２の配線部１２を接続している。
【００３９】
半導体装置２００に電流を流した際に発生する熱により半導体装置２００の各部材が熱膨張するため、各部材の熱膨張係数の違いにより、第１の端子部２、第２の端子部４、第４の端子部１６、又は第５の端子部１８が、それぞれ第１の電極部材１２０ａ、第２の電極部材１２０ｂ、第３の電極部材１２０ｃ又は第４の電極部材１２０ｄから剥離してしまうおそれがある。かかる剥離を抑制するために、第１の端子部２、第２の端子部４、第４の端子部１６、及び第５の端子部１８と他の部分を接続する部分との間には、ある程度の弾性を有し熱膨張係数の違いを吸収するように、第１の接続部８、第２の接続部１０、第３の接続部２０、第４の接続部２２、第５の接続部２４及び第６の接続部２６が設けられている。
【００４０】
補助配線１３０は、電極部材１２０上に設けられ、端子板１００を介さずに、電極部材１２０を接続している。図１においては、補助配線１３０は、第１の電極部材１２０ａ、第２の電極部材１２０ｂ、第３の電極部材１２０ｃ及び第４の電極部材１２０ｄに接続されている。補助配線１３０には端部１３２が設けられ、例えば図示しないゲート制御回路に接続されている。補助配線１３０は、ゲート制御回路の基準電位を取得するために、端子板１００とは別個に、電極部材１２０を電気的に接続するために設けられている。補助配線１３０は、端子板１００とは異なり、大きな電流が流れないため、抵抗が多少高くても顕著な問題が生じない。そのため、補助配線１３０には、一般的には、端子板１００を構成する部材よりも断面積の小さな配線を用いる。
【００４１】
端子板１００は、例えば板金を用いて、例えば厚さ１ｍｍ以上１．５ｍｍ以下程度のＣｕ製の板を成型することにより、一体の部品として形成される。簡易に作成できるため好ましい。しかし、端子板１００の製造方法は、これに限定されるものではない。
【００４２】
第１の端子部２、第２の端子部４、第４の端子部１６及び第５の端子部１８の、電極部材１２０と接触する部分の大きさは、例えば、３．５ｍｍ角の程度である。
【００４３】
次に、本実施形態の端子板１００及び半導体装置２００の作用効果を記載する。
【００４４】
図２に、第１の配線部６が設けられていない比較形態となる、端子板８００及び半導体装置９００の模式図を示す。特に、端子板を用いて半導体素子１１０を接続する場合には、各部材の熱値膨張係数の違いを吸収できるように、第１の接続部８、第２の接続部１０、第３の接続部２０、第４の接続部２２、第５の接続部２４及び第６の接続部２６が設けられているため、低インダクタンスの配線を用いて複数の半導体素子１１０を接続することは難しいという問題があった。
【００４５】
本実施形態の端子板１００は、第１の配線部６を有している。これにより、例えば、第１の半導体素子１１０ａと第２の半導体素子１１０ｂが接続される端子板１００の経路としては、図２の比較形態の端子板８００にも見られるような、第２の端子部４、第４の接続部２２、第５の端子部１８、第６の接続部２６、第２の配線部１２、第５の接続部２４、第４の端子部１６、第３の接続部２０及び第１の端子部２を経由する経路の他に、第２の端子部４、第２の接続部１０、第１の配線部６、第１の接続部８及び第１の端子部２を経由する経路が設けられている。これにより、インダクタンスの低い端子板及び半導体装置の提供が可能となる。
【００４６】
端子板１００を構成する各部材は、一体の部品として形成されることが、簡易に作成できるため好ましい。
【００４７】
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４８】
２          第１の端子部
４          第２の端子部
６          第１の配線部
８          第１の接続部
１０        第２の接続部
１２        第２の配線部
１４        第３の端子部
１５        穴
１６        第４の端子部
１８        第５の端子部
２０        第３の接続部
２２        第４の接続部
２４        第５の接続部
２６        第６の接続部
１００      端子板
１１０      半導体素子
１２０      電極部材
１３０      補助配線
１３２      端部
１４０      ベース
１５０      ボンディングワイヤ
２００      半導体装置
【図１】
2020047737.tif 000003
【図２】
2020047737.tif 000004