(57)【要約】【課題】トランジスタの故障を抑制すること。【解決手段】降圧型ＤＣ−ＤＣコンバータ１０は、ノーマリーオン型の第１トランジスタ１４Ａと、第１トランジスタ１４Ａに接続される第１インダクタ１４Ｃと、第１トランジスタ１４Ａを保護する保護回路３０とを有する。保護回路３０は、第１インダクタ１４Ｃと同じ極性となるように配置され、第１インダクタ１４Ｃと電気的に絶縁され、磁気結合する第２インダクタ３１と、第１インダクタ１４Ｃの第１電流によって第２インダクタ３１に誘起された第２電流に基づいて、第１トランジスタ１４Ａをオフするゲート電圧を生成するためのゲート電圧生成回路３２と、を有する。【選択図】図１
2020102917.tif 000002
【特許請求の範囲】
【請求項１】
ノーマリーオン型のトランジスタと、前記トランジスタに接続される第１インダクタとを有する電源装置における前記トランジスタを保護する保護回路であって、
前記第１インダクタと電気的に絶縁され、前記第１インダクタと磁気結合する第２インダクタと、
前記第１インダクタの第１電流により前記第２インダクタに誘起される第２電流に基づいて、前記トランジスタをオフするゲート電圧を生成するためのゲート電圧生成回路と、
を有する
電源装置の保護回路。
【請求項２】
前記ゲート電圧生成回路は、前記第１インダクタの第１端子から第２端子に前記第１電流が流れる場合に前記第２インダクタで誘起された前記第２インダクタの第１端子から第２端子に流れる前記第２電流に基づいて、前記ゲート電圧を生成するように構成されている
請求項１に記載の電源装置の保護回路。
【請求項３】
前記ゲート電圧生成回路は、
前記第２インダクタの第１端子にカソードが接続されるダイオードと、
前記ダイオードのアノードに接続されるコンデンサと、
前記トランジスタのゲート端子に第１端子が接続され、前記ダイオードのアノードと前記コンデンサとの間に第２端子が接続される第１スイッチ素子と、
を有する
請求項２に記載の電源装置の保護回路。
【請求項４】
前記ゲート電圧生成回路は、
前記第２インダクタの第２端子にアノードが接続されるダイオードと、
前記ダイオードのカソードと、前記第２インダクタの第１端子とに接続されたコンデンサと、
前記コンデンサの正電圧を負電圧に変換し、前記トランジスタのゲート端子に出力する反転増幅回路と、
前記トランジスタのゲート端子に第１端子が接続され、前記反転増幅回路の出力端子に第２端子が接続される第１スイッチ素子と、
を有する
請求項２に記載の電源装置の保護回路。
【請求項５】
前記第１スイッチ素子は、ノーマリーオン型のトランジスタである
請求項３又は４に記載の電源装置の保護回路。
【請求項６】
前記ゲート電圧生成回路は、前記第１インダクタの第１端子から第２端子に前記第１電流が流れる場合、及び前記第１インダクタの第２端子から第１端子に前記第１電流が流れる場合の両方において、前記第２インダクタに流れる前記第２電流に基づいて、前記ゲート電圧を生成するように構成されている
請求項１に記載の電源装置の保護回路。
【請求項７】
前記ゲート電圧生成回路は、
前記第２インダクタの第２端子にアノードが接続される第１ダイオードと、
前記第１ダイオードのカソードに第１端子が接続される第１コンデンサと、
前記第１コンデンサの第２端子にアノードが接続され、前記第２インダクタの第２端子にカソードが接続される第１逆流防止ダイオードと、
前記第２インダクタの第１端子にアノードが接続される第２ダイオードと、
前記第２ダイオードのカソードに第１端子が接続される第２コンデンサと、
前記第２コンデンサの第２端子にアノードが接続され、前記第２インダクタの第１端子にカソードが接続される第２逆流防止ダイオードと、
前記第１コンデンサの第１端子にカソードが接続され、前記第２コンデンサの第１端子にアノードが接続される第３ダイオードと、を有する第１生成回路と、
前記第１生成回路に接続され、前記第１生成回路の正電圧を負電圧に反転して前記トランジスタのゲート端子に出力する第２生成回路と、
前記トランジスタのゲート端子に第１端子が接続され、前記第２生成回路の出力端子に第２端子が接続される第１スイッチ素子と、
を有する
請求項６に記載の電源装置の保護回路。
【請求項８】
前記第１スイッチ素子は、ノーマリーオン型のトランジスタである
請求項７に記載の電源装置の保護回路。
【請求項９】
前記電源装置は、前記トランジスタのゲート端子に電気的に接続され、前記トランジスタのゲート端子にゲート電圧を印加する駆動回路をさらに有し、
前記保護回路は、前記駆動回路の出力端子に第１端子が接続され、前記トランジスタのゲート端子に第２端子が接続される第２スイッチ素子をさらに有する
請求項１〜８のいずれか一項に記載の電源装置の保護回路。
【請求項１０】
前記第２スイッチ素子は、ノーマリーオフ型のトランジスタである
請求項９に記載の電源装置の保護回路。
【請求項１１】
請求項１〜１０のいずれか一項に記載の保護回路を有する電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電源装置の保護回路及び電源装置に関する。
【背景技術】
【０００２】
従来、電源装置として例えばノーマリーオン型のトランジスタをオンオフ制御して入力電圧から出力電圧を得る電源装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−６５７７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、出力電圧を調整しようとすると、トランジスタのオンオフを制御する制御回路が必要となる。しかしながら、ノーマリーオン型のトランジスタの場合、制御回路への電力供給が停止されると、トランジスタは導通状態となる。ここで、出力側のインダクタに、出力側から入力側へ向かう方向の電流が流れる場合、その電流は、導通状態のトランジスタに流れてしまう。その結果、インダクタからの電流の大きさによっては、トランジスタが故障するおそれがある。
【０００５】
本開示の目的は、トランジスタの故障を抑制できる電源装置の保護回路及び電源装置を提供することにある。
【課題を解決するための手段】
【０００６】
本開示の一形態である電源装置の保護回路は、ノーマリーオン型のトランジスタと、前記トランジスタに接続される第１インダクタとを有する電源装置における前記トランジスタを保護する保護回路であって、前記第１インダクタと電気的に絶縁され、前記第１インダクタと磁気結合する第２インダクタと、前記第１インダクタの第１電流により前記第２インダクタに誘起される第２電流に基づいて、前記トランジスタをオフするゲート電圧を生成するためのゲート電圧生成回路と、を有する。
【０００７】
この構成によれば、第１インダクタからトランジスタに向けて電流が流れる場合、第１インダクタと磁気結合する第２インダクタに誘起される第２電流に基づいてトランジスタのゲート端子に負電圧が印加される。ノーマリーオン型のトランジスタは、ゲート端子に印加される負電圧によって電流を通さない遮断状態となる。したがって、第１インダクタから第１トランジスタに電流が流れることが抑制されるため、トランジスタの故障を抑制できる。
【発明の効果】
【０００８】
本開示の一形態である電源装置の保護回路及び電源装置によれば、トランジスタの故障を抑制できる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態の保護回路を備える電源装置の回路図。
【図２】第２実施形態の保護回路を備える電源装置の回路図。
【図３】第３実施形態の保護回路を備える電源装置の回路図。
【図４】第４実施形態の保護回路を備える電源装置の回路図。
【図５】変更例の保護回路を備える電源装置の回路図。
【図６】変更例の保護回路を備える電源装置の回路図。
【図７】変更例の保護回路を備える電源装置の回路図。
【図８】変更例の保護回路を備える電源装置の回路図。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、各実施形態について説明する。
（第１実施形態）
図１に示すように、電源装置の一例である降圧型ＤＣ−ＤＣコンバータ１０は、一対の第１電源端子１１ａ，１１ｂ、一対の第２電源端子１２ａ，１２ｂ、第１の平滑コンデンサ１３、チョッパ回路１４、第２の平滑コンデンサ１５、制御回路２０、及び保護回路３０を有する。本実施形態では、一対の第１電源端子１１ａ，１１ｂが降圧型ＤＣ−ＤＣコンバータ１０の入力端子を構成し、一対の第２電源端子１２ａ，１２ｂが降圧型ＤＣ−ＤＣコンバータの出力端子を構成している。
【００１１】
第１電線１０Ａは、第１電源端子１１ａを介して電源ＣＳの正極、及び第２電源端子１２ａを介して負荷ＬＤの第１端子と接続されている。第２電線１０Ｂは、第１電源端子１１ｂを介して電源ＣＳの負極、及び第２電源端子１２ｂを介して負荷ＬＤの第２端子と接続されている。第１電線１０Ａは、第１電源端子１１ａと第２電源端子１２ａとを電気的に接続している。第２電線１０Ｂは、第１電源端子１１ｂと第２電源端子１２ｂとを電気的に接続している。本実施形態では、第２電線１０Ｂは接地されている。電源ＣＳは、直流電源であってもよいし、発電装置であってもよいし、蓄電装置であってもよい。負荷ＬＤとしては、直流負荷であってもよいし、降圧型ＤＣ−ＤＣコンバータ１０に接続されるインバータ回路であってもよい。電源装置は、昇圧型ＤＣ−ＤＣコンバータ又は双方向ＤＣ−ＤＣコンバータであってもよい。また、入力側にトランスを備えた絶縁型のＤＣ−ＤＣコンバータ（フォワード型ＤＣ−ＤＣコンバータ、アクティブクランプフォワードコンバータ、フルブリッジコンバータ、フライバックコンバータ、ハーフブリッジコンバータ等）であってもよい。
【００１２】
第１の平滑コンデンサ１３、チョッパ回路１４、及び第２の平滑コンデンサ１５は、一対の第１電源端子１１ａ，１１ｂと一対の第２電源端子１２ａ，１２ｂとの間に設けられている。第１の平滑コンデンサ１３は、チョッパ回路１４に対して第１電源端子１１ａ側に設けられている。第１の平滑コンデンサ１３の第１端子は第１電線１０Ａに接続され、第１の平滑コンデンサ１３の第２端子は第２電線１０Ｂに接続されている。第２の平滑コンデンサ１５は、チョッパ回路１４に対して第２電源端子１２ｂ側に設けられている。第２の平滑コンデンサ１５の第１端子は第１電線１０Ａに接続され、第２の平滑コンデンサ１５の第２端子は第２電線１０Ｂに接続されている。一例では、第１の平滑コンデンサ１３の容量値は、第２の平滑コンデンサ１５の容量値よりも小さい。
【００１３】
チョッパ回路１４は、一対の第１電源端子１１ａ，１１ｂの電圧を降圧して一対の第２電源端子１２ａ，１２ｂの電圧として出力する。チョッパ回路１４は、第１トランジスタ１４Ａ、第２トランジスタ１４Ｂ、及び第１インダクタ１４Ｃを有する。第１トランジスタ１４Ａ及び第２トランジスタ１４Ｂには、ノーマリーオン型のトランジスタが用いられる。具体的には、第１トランジスタ１４Ａ及び第２トランジスタ１４Ｂは、ノーマリーオン型のトランジスタとして化合物半導体が用いられている。化合物半導体は、砒素ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）等により製造される。本実施形態では、化合物半導体としてＨＥＭＴ（High Electron Mobility Transistor）が用いられている。第１インダクタ１４Ｃの第１端子１４ｘは、第２の平滑コンデンサ１５の第１端子に接続されている。第１インダクタ１４Ｃの第１端子１４ｘは、第１電線１０Ａを介して第２電源端子１２ａに接続されている。第１インダクタ１４Ｃの第２端子１４ｙは、第１トランジスタ１４Ａの第１端子（ドレイン端子）と第２トランジスタ１４Ｂの第２端子（ソース端子）に接続されている。第１インダクタ１４Ｃの第２端子１４ｙは、第１電線１０Ａを介して第１電源端子１１ａに接続されている。
【００１４】
第１トランジスタ１４Ａは、第１インダクタ１４Ｃと第２トランジスタ１４Ｂの第２端子（ソース端子）との間のノードと、第１電源端子１１ｂと第２電源端子１２ｂとを繋ぐ第２電線１０Ｂとの間の導通及び遮断を切り換え可能に構成されている。第２トランジスタ１４Ｂは、第１インダクタ１４Ｃと第１電源端子１１ａとの間の導通及び遮断を切り換え可能に構成されている。
【００１５】
第１トランジスタ１４Ａの第２端子（ソース端子）は、第２電線１０Ｂに接続されている。第１トランジスタ１４Ａの第１端子（ドレイン端子）は、第２トランジスタ１４Ｂの第２端子（ソース端子）に接続されている。第２トランジスタ１４Ｂの第１端子（ドレイン端子）は、第１電源端子１１ａに接続されている。
【００１６】
保護回路３０は、チョッパ回路１４の第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに向けて第１電流が流れる場合に第１トランジスタ１４Ａを保護する回路である。例えば、第２の平滑コンデンサ１５が充電された状態で制御部２４への電力供給が停止される場合、第２の平滑コンデンサ１５から第１トランジスタ１４Ａに電流が流れる。この場合、第１トランジスタ１４Ａの第１端子１４ｘから第２端子１４ｙに向けて流れる第１電流が大きくなり、第１電流が第１トランジスタ１４Ａに流れると、第１トランジスタ１４Ａが故障するおそれがある。保護回路３０は、第１トランジスタ１４Ａに流れる電流を抑制することによって第１トランジスタ１４Ａが故障することを抑制するための回路である。保護回路３０は、第２インダクタ３１及びゲート電圧生成回路３２を有する。
【００１７】
第２インダクタ３１は、第１インダクタ１４Ｃと電気的に絶縁し、かつ第１インダクタ１４Ｃと磁気結合するように設けられている。第２インダクタ３１は、第１インダクタ１４Ｃと同じ極性となるように構成される。具体的には、図２に示すとおり、第２インダクタ３１のコイルの巻き始めの位置は、第１インダクタ１４Ｃのコイルの巻き始めの位置と同じである。この場合、第１インダクタ１４Ｃと第２インダクタ３１との間のインダクタンスの値が正の値になる。なお、本実施形態では、降圧型ＤＣ−ＤＣコンバータ１０は、第１インダクタ１４Ｃ、第２インダクタ３１、及び鉄心からなるトランスを有する。これにより、第１インダクタ１４Ｃと第２インダクタ３１とが磁気結合する構成を容易に実現できる。
【００１８】
ゲート電圧生成回路３２は、第１インダクタ１４Ｃの第１電流によって第２インダクタ３１に誘起された第２電流に基づいて負電圧（ゲート電圧）を生成し、その負電圧（ゲート電圧）を第１トランジスタ１４Ａのゲート端子に出力する回路である。本実施形態では、ゲート電圧生成回路３２は、第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに流れる第１電流によって第２インダクタ３１に誘起される第２電流に基づいて負電圧（ゲート電圧）を生成し、その負電圧（ゲート電圧）を第１トランジスタ１４Ａのゲート端子に出力する。ゲート電圧生成回路３２は、ダイオード３３、コンデンサ３４、及び第１スイッチ素子３５を有する。
【００１９】
ダイオード３３のカソードは、第２インダクタ３１の第２端子３１ｙに接続されている。ダイオード３３のアノードは、コンデンサ３４の第１端子に接続されている。第２インダクタ３１の第１端子３１ｘ及びコンデンサ３４の第２端子はそれぞれ、第２電線１０Ｂに接続されている。このため、ダイオード３３は、第２インダクタ３１からコンデンサ３４に向けて電流が流れることを防ぐ逆流防止ダイオードとなる。また第２電線１０Ｂに接続されたコンデンサ３４の第２端子は負極側端子を構成し、コンデンサ３４の第１端子は正極側端子を構成する。
【００２０】
第１スイッチ素子３５には、例えばノーマリーオン型のトランジスタが用いられる。本実施形態では、第１スイッチ素子３５には、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）が用いられている。第１スイッチ素子３５の第１端子（ドレイン端子）は、第１トランジスタ１４Ａのゲート端子に接続されている。第１スイッチ素子３５の第２端子（ソース端子）は、ダイオード３３のアノードとコンデンサ３４の第１端子とのノードに接続されている。なお、第１スイッチ素子３５として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタ等の他のトランジスタ、サイリスタ等の他のスイッチ素子が用いられてもよい。また第１スイッチ素子３５として、ノーマリーオフ型のトランジスタが用いられてもよい。
【００２１】
制御回路２０は、駆動回路２１〜２３と、駆動回路２１〜２３を制御する制御部２４とを有する。
駆動回路２１は、第１トランジスタ１４Ａのゲート端子と電気的に接続されている。駆動回路２１は、第１トランジスタ１４Ａの導通状態（オン状態）及び遮断状態（オフ状態）の切り換えを制御するゲート電圧を第１トランジスタ１４Ａのゲート端子に出力する。駆動回路２２は、第２トランジスタ１４Ｂのゲート端子と電気的に接続されている。駆動回路２２は、第２トランジスタ１４Ｂの導通状態及び遮断状態の切り換えを制御するゲート電圧を第２トランジスタ１４Ｂのゲート端子に出力する。駆動回路２３は、第１スイッチ素子３５のゲート端子と電気的に接続されている。駆動回路２３は、第１スイッチ素子３５の導通状態及び遮断状態の切り換えを制御するゲート電圧を第１スイッチ素子３５のゲート端子に出力する。ここで、第１トランジスタ１４Ａの導通状態とは、第１トランジスタ１４Ａのドレイン端子とソース端子との間が導通した状態である。第１トランジスタ１４Ａの遮断状態とは、第１トランジスタ１４Ａのドレイン端子とソース端子との間が電気的に絶縁された状態である。第２トランジスタ１４Ｂの導通状態及び遮断状態と、第１スイッチ素子３５の導通状態及び遮断状態も第１トランジスタ１４Ａの導通状態及び遮断状態と同様である。第１トランジスタ１４Ａ、第２トランジスタ１４Ｂ、及び第１スイッチ素子３５はノーマリーオン型のトランジスタであるため、ゲート電圧が印加された場合には、遮断状態となり、ゲート電圧が印加されない場合には、導通状態となる。
【００２２】
なお、制御回路２０は、駆動回路２１〜２３に代えて、第１トランジスタ１４Ａ、第２トランジスタ１４Ｂ、及び第１スイッチ素子３５に対して共通の駆動回路を有してもよい。また制御回路２０は、駆動回路２１，２２に代えて、第１トランジスタ１４Ａ及び第２トランジスタ１４Ｂに対して共通の駆動回路を有してもよい。この場合、第１トランジスタ１４Ａ及び第２トランジスタ１４Ｂが相補的に動作する状態であって、駆動回路は、ＮＯＴ回路を有する。このため、駆動回路は、ゲート電圧を第１トランジスタ１４Ａのゲート端子に出力する場合、ゲート電圧を第２トランジスタ１４Ｂのゲート端子に出力しない。また駆動回路は、ゲート電圧を第２トランジスタ１４Ｂのゲート端子に出力する場合、ゲート電圧を第１トランジスタ１４Ａのゲート端子に出力しない。
【００２３】
保護回路３０における第２スイッチ素子２５は、駆動回路２１の第１出力端子２１ａと第１トランジスタ１４Ａのゲート端子との間に設けられている。第２スイッチ素子２５には、例えばノーマリーオフ型のトランジスタが用いられる。本実施形態では、第２スイッチ素子２５には、ＭＯＳＦＥＴが用いられている。第２スイッチ素子２５の第１端子（ドレイン端子）は、駆動回路２１の第１出力端子２１ａに接続されている。第２スイッチ素子２５の第２端子（ソース端子）は、第１トランジスタ１４Ａのゲート端子に接続されている。第１スイッチ素子３５の第１端子（ドレイン端子）は、第２スイッチ素子２５の第２端子（ソース端子）に接続されている。第２スイッチ素子２５のゲート端子は、駆動回路２１の第２出力端子２１ｂに接続されている。このため、駆動回路２１は、第２スイッチ素子２５の導通状態及び遮断状態の切り換えを制御するゲート電圧を第２スイッチ素子２５のゲート端子に出力する。なお、第２スイッチ素子２５として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタ等の他のトランジスタ、サイリスタ等の他のスイッチ素子が用いられてもよい。第２スイッチ素子２５はノーマリーオフ型のトランジスタであるため、第２スイッチ素子２５のゲート端子にゲート電圧が印加された場合、導通状態となり、第２スイッチ素子２５のゲート端子にゲート電圧が印加されない場合、遮断状態となる。
【００２４】
制御部２４は、駆動回路２１〜２３と電気的に接続されている。制御部２４は、予め定められる制御プログラムを実行する演算処理装置を有する。演算処理装置は、例えばＣＰＵ（Central Processing Unit）又はＭＰＵ（Micro Processing Unit）を有する。制御部２４は、１又は複数のマイクロコンピュータを有してもよい。制御部２４は、複数の場所に離れて配置される複数の演算処理装置を有してもよい。制御部２４は、記憶部をさらに有する。記憶部には、各種の制御プログラム及び各種の制御処理に用いられる情報が記憶される。記憶部は、例えば不揮発性メモリ及び揮発性メモリを有する。
【００２５】
制御部２４は、制御プログラムに従って降圧処理を実行する。具体的には、制御部２４は、一対の第１電源端子１１ａ，１１ｂの電圧を降圧して一対の第２電源端子１２ａ，１２ｂから出力するように第１トランジスタ１４Ａ及び第２トランジスタ１４Ｂを制御する。
【００２６】
より詳細には、制御部２４は、第１の平滑コンデンサ１３の端子間電圧と第２の平滑コンデンサ１５の端子間電圧に基づいて、一対の第１電源端子１１ａ，１１ｂの電圧を降圧するように、第１トランジスタ１４Ａ及び第２トランジスタ１４Ｂをオンオフするデューティ比を調整する制御信号を駆動回路２１，２２に出力する。また制御部２４は、第１スイッチ素子３５を遮断状態にする制御信号及び第２スイッチ素子２５を遮断状態にする制御信号を駆動回路２１，２３に出力する。
【００２７】
次に、保護回路３０の動作について作用とともに説明する。
制御部２４への電力供給が停止された場合、第１トランジスタ１４Ａ、第２トランジスタ１４Ｂ、第１スイッチ素子３５、及び第２スイッチ素子２５のゲート端子にゲート電圧が印加されない状態となる。第１トランジスタ１４Ａ、第２トランジスタ１４Ｂ、及び第１スイッチ素子３５はそれぞれ、ノーマリーオン型のトランジスタであるため、導通状態となる。一方、第２スイッチ素子２５は、ノーマリーオフ型のトランジスタであるため、遮断状態となる。したがって、第１トランジスタ１４Ａのゲート端子は、駆動回路２１から切り離され、保護回路３０に接続された状態となる。
【００２８】
第２の平滑コンデンサ１５が満充電の状態で制御部２４への電力供給が停止された場合、第２の平滑コンデンサ１５からチョッパ回路１４に向けて電流が流れる。言い換えれば、第２電源端子１２ａを介して第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに第１電流が流れる。このとき、第１インダクタ１４Ｃと磁気結合している第２インダクタ３１には、第１インダクタ１４Ｃの第１電流によって誘起された第２電流が流れる。第２インダクタ３１の第２電流は、第２電線１０Ｂに流れてコンデンサ３４を充電する。このため、コンデンサ３４の第２端子（負極側端子）の電位が第１端子（正極側端子）の電位よりも高くなり、コンデンサ３４の端子間電圧は負電圧となる。第１スイッチ素子３５は導通状態であるため、コンデンサ３４の端子間電圧は、第１トランジスタ１４Ａのゲート端子に第１トランジスタ１４Ａの閾値電圧を下回る電圧として印加される。言い換えれば、第１トランジスタ１４Ａのゲート端子には、第１トランジスタ１４Ａをオフするゲート電圧が印加される。これにより、第１トランジスタ１４Ａが遮断状態となるため、第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに流れる電流が第１トランジスタ１４Ａに流れることが抑制される。
【００２９】
本実施形態の効果について説明する。
（１−１）保護回路３０は、第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに流れる第１電流によって第２インダクタ３１に誘起された第２電流に基づいて負電圧を生成するように構成されている。ノーマリーオン型の第１トランジスタ１４Ａは、ゲート端子に印加される負電圧によって遮断状態となる。このため、例えば第２の平滑コンデンサ１５が満充電の状態で制御部２４への電力供給が停止された場合であっても、第２の平滑コンデンサ１５から第１トランジスタ１４Ａに電流が流れることを抑制でき、第１トランジスタ１４Ａの故障を抑制できる。
【００３０】
（１−２）ゲート電圧生成回路３２は、第２インダクタ３１の第１端子３１ｘにカソードが接続されるダイオード３３と、ダイオード３３のアノードに接続されるコンデンサ３４と、第１トランジスタ１４Ａのゲート端子とコンデンサ３４との間に設けられる第１スイッチ素子３５とを備える。この構成によれば、第１インダクタ１４Ｃの第１電流によって第２インダクタ３１に誘起された第２電流によってコンデンサ３４の端子間電圧が負電圧となる。第１スイッチ素子３５を導通状態にすれば、コンデンサ３４の端子間電圧が第１スイッチ素子３５を介して第１トランジスタ１４Ａのゲート端子に印加される。ノーマリーオン型の第１トランジスタ１４Ａは、ゲート端子に印加される負電圧によって遮断状態となる。このように、第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに向けて電流が流れる場合に第１トランジスタ１４Ａが遮断状態となるため、第２の平滑コンデンサ１５から第１トランジスタ１４Ａに電流が流れることが抑制される。その結果、第１トランジスタ１４Ａの故障を抑制できる。
【００３１】
（１−３）第１スイッチ素子３５がノーマリーオン型のトランジスタであるため、制御部２４への電力供給が停止される場合、第１スイッチ素子３５のゲート端子にゲート電圧が印加されないことにより、第１スイッチ素子３５が導通状態となる。このため、制御部２４への電力供給が停止される場合、コンデンサ３４の端子間電圧を第１トランジスタ１４Ａのゲート端子に確実に印加できる。
【００３２】
（１−４）第２スイッチ素子２５がノーマリーオフ型のトランジスタであるため、制御部２４への電力供給が停止される場合、第２スイッチ素子２５のゲート端子にゲート電圧が印加されないことにより、第２スイッチ素子２５が遮断状態になる。このため、制御部２４への電力供給が停止される場合、駆動回路２１から第１トランジスタ１４Ａのゲート端子を切り離した状態にすることができる。したがって、第１トランジスタ１４Ａのゲート端子にはコンデンサ３４の端子間電圧のみが印加されるため、第１トランジスタ１４Ａのゲート端子に確実に負電圧を印加できる。このため、第１トランジスタ１４Ａの遮断状態から導通状態への切り替えを精度よく実行できる。
【００３３】
（第２実施形態）
図２を参照して、第２実施形態の電源装置の保護回路について説明する。本実施形態では、第１実施形態と比較して保護回路の構成が異なる。以下の説明において、第１実施形態と共通の構成要素には同一符号を付し、その説明を省略する場合がある。
【００３４】
本実施形態の保護回路７０は、チョッパ回路１４の第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに第１電流が流れる場合に第１トランジスタ１４Ａを保護する回路である。保護回路７０は、第２スイッチ素子２５、第２インダクタ７１、第１スイッチ素子７２、第１生成回路８０、及び第２生成回路９０を有する。第２インダクタ７１は、第１実施形態の第２インダクタ３１と同じ構成である。第１スイッチ素子７２は、第１実施形態の第１スイッチ素子３５と同じ構成である。なお、本実施形態では、降圧型ＤＣ−ＤＣコンバータ１０は、第１インダクタ１４Ｃ、第２インダクタ７１、及び鉄心からなるトランスを有する。第１生成回路８０及び第２生成回路９０は、第１インダクタ１４Ｃの第１電流によって第２インダクタ７１に誘起される第２電流に基づいて、第１トランジスタ１４Ａをオフするゲート電圧を生成するゲート電圧生成回路を構成している。第１生成回路８０は、第２インダクタ７１及び第２生成回路９０と電気的に接続されている。第２生成回路９０は、第１スイッチ素子７２を介して第１トランジスタ１４Ａのゲート端子に電気的に接続されている。第１生成回路８０は、第１インダクタ１４Ｃの第１電流によって第２インダクタ７１で誘起された第２電流に基づいて正電圧を生成し、第２生成回路９０に出力するように構成されている。第２生成回路９０は、正電圧を反転して負電圧にし、第１トランジスタ１４Ａのゲート端子に出力する反転増幅回路である。
【００３５】
第１生成回路８０は、ダイオード８１及びコンデンサ８２を有する。ダイオード８１のアノードは、第２インダクタ７１の第２端子７１ｙに接続されている。ダイオード８１のカソードは、コンデンサ８２の第１端子に接続されている。コンデンサ８２の第２端子は、接地されている。接地されたコンデンサ８２の第２端子は負極側端子を構成し、コンデンサ８２の第１端子は正極側端子を構成する。また第２インダクタ７１の第１端子７１ｘは、接地されている。
【００３６】
第２生成回路９０は、オペアンプ９１、第１抵抗９２、第２抵抗９３、第３抵抗９４、及びコンデンサ９５を有する。
オペアンプ９１の反転入力端子は、第１抵抗９２を介して第１生成回路８０におけるダイオード８１のカソードとコンデンサ８２の第１端子との間のノードに接続されている。またオペアンプ９１の反転入力端子は、第２抵抗９３を介してオペアンプ９１の出力端子に接続されている。第１抵抗９２の抵抗値及び第２抵抗９３の抵抗値に応じてオペアンプ９１の増幅率（ゲイン）が設定される。オペアンプ９１の反転入力端子と出力端子との間には、コンデンサ９５が第２抵抗９３と並列に接続されるように設けられている。これにより、コンデンサ９５は、オペアンプ９１に入力される入力信号に対する高周波ノイズを低減する。オペアンプ９１の非反転入力端子は、バイアス補償抵抗となる第３抵抗９４を介して第２電線１０Ｂに接続されている。
【００３７】
なお、図２に示すように、オペアンプ９１の負側電源端子には負電圧が供給され、オペアンプ９１の正側電源端子には正電圧が供給される。
第１スイッチ素子７２の第１端子（ドレイン端子）は、第１トランジスタ１４Ａのゲート端子と第２スイッチ素子２５の第２端子（ソース端子）との間のノードに接続されている。第１スイッチ素子７２の第１端子（ドレイン端子）は、第２スイッチ素子２５の第２端子（ソース端子）に接続されている。第１スイッチ素子７２の第２端子（ソース端子）は、第２生成回路９０の出力端子に接続されている。具体的には、第１スイッチ素子７２の第２端子（ソース端子）は、オペアンプ９１の出力端子に接続されている。第１スイッチ素子７２のゲート端子は、駆動回路２３に接続されている。このため、駆動回路２３は、第１スイッチ素子７２の導通状態及び遮断状態の切り換えを制御するゲート電圧を第１スイッチ素子７２のゲート端子に出力する。
【００３８】
次に、保護回路７０の動作について説明する。
制御部２４への電力供給が停止された状態では、第１トランジスタ１４Ａ、第２トランジスタ１４Ｂ、第１スイッチ素子７２、及び第２スイッチ素子２５のゲート端子にゲート電圧が印加されない状態となる。このため、ノーマリーオン型の第１トランジスタ１４Ａ、第２トランジスタ１４Ｂ、及び第１スイッチ素子７２は導通状態となり、ノーマリーオフ型の第２スイッチ素子２５は遮断状態となる。コンデンサ８２には、定常動作時に電源ＣＳの出力電圧と一対の第２電源端子１２ａ，１２ｂ間の電圧（出力電圧）との差（Ｖｉｎ−Ｖｏｕｔ）に比例する正電圧が蓄積されている。第２スイッチ素子２５の遮断及び第１スイッチ素子７２の導通に従ってコンデンサ８２に蓄積された電荷により第２生成回路９０から第１トランジスタ１４Ａの閾値電圧を下回る負バイアスが生成されて第１トランジスタ１４Ａのゲートソース間に負バイアスが印加されることになる。
【００３９】
第２生成回路９０のオペアンプ９１は、第１生成回路８０の正電圧（コンデンサ８２の端子間電圧）を負電圧に反転して所定のゲインで増幅して出力する。ノーマリーオン型の第１スイッチ素子７２は導通状態となるため、オペアンプ９１が出力する負電圧は、第１トランジスタ１４Ａのゲート端子に印加される。これにより、第１トランジスタ１４Ａが遮断状態となる。このように、本実施形態によれば、第１実施形態の（１−１）、（１−３）、及び（１−４）と同様の効果が得られる。
【００４０】
（第３実施形態）
図３を参照して、第３実施形態の電源装置の保護回路について説明する。本実施形態では、第１実施形態と比較して保護回路の構成が異なる。以下の説明において、第１実施形態と共通の構成要素には同一符号を付し、その説明を省略する場合がある。
【００４１】
本実施形態の保護回路１００は、第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに電流が流れる場合、及び第１インダクタ１４Ｃの第２端子１４ｙから第１端子１４ｘに電流が流れる場合の両方において、第１トランジスタ１４Ａを保護する回路である。保護回路１００は、第２スイッチ素子２５、第２インダクタ１０１、第１スイッチ素子１０２、第１生成回路１１０、及び第２生成回路１２０を有する。第２インダクタ１０１は、第１実施形態の第２インダクタ３１と同じ構成である。第１スイッチ素子１０２は、第１実施形態の第１スイッチ素子３５と同じ構成である。なお、本実施形態では、降圧型ＤＣ−ＤＣコンバータ１０は、第１インダクタ１４Ｃ、第２インダクタ１０１、及び鉄心からなるトランスを有する。第１生成回路１１０及び第２生成回路１２０は、第１インダクタ１４Ｃの第１電流によって第２インダクタ１０１に誘起される第２電流に基づいて、第１トランジスタ１４Ａをオフするゲート電圧を生成するゲート電圧生成回路を構成している。第１生成回路１１０は、第２インダクタ１０１及び第２生成回路１２０と電気的に接続されている。第２生成回路１２０は、第１スイッチ素子１０２を介して第１トランジスタ１４Ａのゲート端子に電気的に接続されている。第１生成回路１１０は、第１インダクタ１４Ｃの第１電流によって第２インダクタ１０１に誘起された第２電流に基づいて負電圧を生成し、第２生成回路１２０に出力するように構成されている。第２生成回路１２０は、第２生成回路１２０に印加される正電圧を反転して負電圧にし、第１トランジスタ１４Ａのゲート端子に出力する反転増幅回路である。
【００４２】
第１生成回路１１０は、第１ダイオード１１１、第１逆流防止ダイオード１１２、第１コンデンサ１１３、第２ダイオード１１４、第２逆流防止ダイオード１１５、第２コンデンサ１１６、及び第３ダイオード１１７を有する。
【００４３】
第２インダクタ１０１の第２端子１０１ｙには、第１ダイオード１１１のアノードが接続されている。第１ダイオード１１１のカソードは、接地されている。第２インダクタ１０１の第１端子１０１ｘには、第２ダイオード１１４のアノードが接続されている。第２ダイオード１１４のカソードは、接地されている。
【００４４】
第１逆流防止ダイオード１１２及び第１コンデンサ１１３は、直列に接続されている。第１逆流防止ダイオード１１２のカソードは、第２インダクタ１０１の第２端子１０１ｙに接続されている。第１逆流防止ダイオード１１２のアノードは、第１コンデンサ１１３の第１端子に接続されている。第１コンデンサ１１３の第２端子は、接地されている。このように、第１逆流防止ダイオード１１２及び第１コンデンサ１１３は、第１ダイオード１１１と並列に接続されている。また、接地された第１コンデンサ１１３の第２端子は負極側端子を構成し、第１コンデンサ１１３の第１端子は正極側端子を構成する。
【００４５】
第２逆流防止ダイオード１１５及び第２コンデンサ１１６は、直列に接続されている。第２逆流防止ダイオード１１５のカソードは、第２インダクタ１０１の第１端子１０１ｘに接続されている。第２逆流防止ダイオード１１５のアノードは、第２コンデンサ１１６の第１端子に接続されている。第２コンデンサ１１６の第２端子は、接地されている。このように、第２逆流防止ダイオード１１５及び第２コンデンサ１１６は、第２ダイオード１１４と並列に接続されている。また、接地された第２コンデンサ１１６の第２端子は負極側端子を構成し、第２コンデンサ１１６の第１端子は正極側端子を構成する。また、第２逆流防止ダイオード１１５及び第２コンデンサ１１６は、第２インダクタ１０１を挟んで第１逆流防止ダイオード１１２及び第１コンデンサ１１３と並列に設けられている。
【００４６】
第３ダイオード１１７は、第２インダクタ１０１と並列に設けられている。第３ダイオード１１７のカソードは、第１逆流防止ダイオード１１２のアノードと第１コンデンサ１１３の第１端子との間のノードに接続されている。第３ダイオード１１７のアノードは、第２逆流防止ダイオード１１５のアノードと第２コンデンサ１１６の第１端子との間のノードに接続されている。
【００４７】
第２生成回路１２０は、オペアンプ１２１、第１抵抗１２２、第２抵抗１２３、第３抵抗１２４、第１コンデンサ１２５、第２コンデンサ１２６、及び第３コンデンサ１２７を有する。
【００４８】
オペアンプ１２１の正側電源端子は、第２コンデンサ１２６を介して第２電線１０Ｂに接続されている。第２コンデンサ１２６の第１端子は第２電線１０Ｂに接続され、第２コンデンサ１２６の第２端子はオペアンプ１２１の正側電源端子に接続されている。オペアンプ１２１の負側電源端子は、第３ダイオード１１７のカソードに接続されている。オペアンプ１２１の負側電源端子は、第３コンデンサ１２７を介して第２電線１０Ｂに接続されている。第２コンデンサ１２６及び第３コンデンサ１２７は、オペアンプ１２１の内部のノイズを除去するバイパスコンデンサとなる。
【００４９】
オペアンプ１２１の反転入力端子は、第１抵抗１２２を介して第１インダクタ１４Ｃの第１端子１４ｘと第２の平滑コンデンサ１５の第１端子との間のノードに接続されている。またオペアンプ１２１の反転入力端子は、第２抵抗１２３を介してオペアンプ１２１の出力端子に接続されている。第１抵抗１２２の抵抗値及び第２抵抗１２３の抵抗値に応じてオペアンプ１２１の増幅率（ゲイン）が設定される。オペアンプ１２１の反転入力端子と出力端子との間には、第１コンデンサ１２５が第２抵抗１２３と並列に接続されるように設けられている。これにより、第１コンデンサ１２５は、オペアンプ１２１に入力される入力信号に対する高周波ノイズを低減する。オペアンプ１２１の非反転入力端子は、バイアス補償抵抗となる第３抵抗１２４を介して第２電線１０Ｂに接続されている。第３抵抗１２４の第１端子は第２電線１０Ｂに接続され、第３抵抗１２４の第２端子はオペアンプ１２１の非反転入力端子に接続されている。第３抵抗１２４の第２端子とオペアンプ１２１の非反転入力端子との間のノードは、第２コンデンサ１２６の第２端子とオペアンプ１２１の正側電源端子との間のノードに接続されている。
【００５０】
第１スイッチ素子１０２の第１端子（ドレイン端子）は、第１トランジスタ１４Ａのゲート端子と第２スイッチ素子２５の第２端子（ソース端子）との間のノードに接続されている。第１スイッチ素子１０２の第１端子（ドレイン端子）は、第２スイッチ素子２５の第２端子（ソース端子）に接続されている。第１スイッチ素子１０２の第２端子（ソース端子）は、第２生成回路１２０の出力端子に接続されている。具体的には、第１スイッチ素子１０２の第２端子（ソース端子）は、オペアンプ１２１の出力端子に接続されている。第１スイッチ素子１０２のゲート端子は、駆動回路２３に接続されている。このため、駆動回路２３は、第１スイッチ素子１０２の導通状態及び遮断状態の切り換えを制御するゲート電圧を第１スイッチ素子１０２のゲート端子に出力する。
【００５１】
次に、保護回路１００の動作について説明する。保護回路１００は、第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに第１電流が流れる場合、及び第１インダクタ１４Ｃの第２端子１４ｙから第１端子１４ｘに第１電流が流れる場合の両方において生じる負電圧により、第１トランジスタ１４Ａを保護する回路となる。
【００５２】
制御部２４への電力供給が停止された状態では、第１トランジスタ１４Ａ、第２トランジスタ１４Ｂ、第１スイッチ素子１０２、及び第２スイッチ素子２５のゲート端子にゲート電圧が印加されない状態となる。このため、ノーマリーオン型の第１トランジスタ１４Ａ、第２トランジスタ１４Ｂ、及び第１スイッチ素子１０２は導通状態となり、ノーマリーオフ型の第２スイッチ素子２５は遮断状態となる。第１コンデンサ１１３及び第２コンデンサ１１６にはそれぞれ、定常動作時に出力電圧（Ｖｏｕｔ）に比例する負電圧と、電源ＣＳの出力電圧と一対の第２電源端子１２ａ，１２ｂ間の電圧（出力電圧）との差（Ｖｉｎ−Ｖｏｕｔ）に比例する負電圧とが生成されている。第１コンデンサ１１３及び第２コンデンサ１１６に生成されている負電圧のうちの小さいほうの電圧がオペアンプ１２１の負側電源端子に印加されている。この負側電源に印加される電圧と第２の平滑コンデンサ１５に残留する電圧によって第２生成回路１２０から第１スイッチ素子１０２を介して負バイアスが第１トランジスタ１４Ａのゲートソース間に印加されることになる。これにより、負荷ＬＤによる負荷電流が小さいときに第２の平滑コンデンサ１５に電荷が残り、一対の第２電源端子１２ａ，１２ｂ間（出力端）に電圧が残存することになるが、第１トランジスタ１４Ａが遮断状態となることで、第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに向けて電流が流れる現象を防ぎ、第２の平滑コンデンサ１５から第１トランジスタ１４Ａに電流が流れることが抑制される。一方、万が一にも第２の平滑コンデンサ１５から第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに向けて電流が発生したときには第１コンデンサ１１３から第１逆流防止ダイオード１１２、第２インダクタ１０１の第２端子１０１ｙから第１端子１０１ｘ、第２ダイオード１１４に向けて電流が流れ、第１コンデンサ１１３の両端にそれに応じた負電圧が発生する。これにより、前述同様に第１トランジスタ１４Ａのゲートソース間に負バイアスを発生させることができる。
【００５３】
オペアンプ１２１は、反転入力端子に印加される第１電位（第１電線１０Ａの電位）と非反転入力端子に印加される第２電位（第２電線１０Ｂの電位）との差に基づいて、反転して所定のゲインに増幅して負電圧として出力する。ノーマリーオン型の第１スイッチ素子１０２は導通状態となるため、オペアンプ１２１が出力する負電圧は、第１トランジスタ１４Ａのゲート端子に印加される。第１トランジスタ１４Ａの閾値電圧を下回るゲート電圧が印加されることにより、第１トランジスタ１４Ａが遮断状態となる。
【００５４】
本実施形態の効果について説明する。本実施形態は、第１実施形態の（１−４）と同様の効果が得られる。
（３−１）保護回路１００は、第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに向けて第１電流が流れる場合、及び第１インダクタ１４Ｃの第２端子１４ｙから第１端子１４ｘに向けて第１電流が流れる場合の両方において生じる負電圧により、第１トランジスタ１４Ａを保護する回路である。このため、第１インダクタ１４Ｃの第１電流の向きにかかわらず、オペアンプ１２１の負側電源端子に電圧が印加されるため、第１インダクタ１４Ｃに第１電流が流れる場合にオペアンプ１２１が駆動し、第１トランジスタ１４Ａのゲート端子に印加するためのゲート電圧を生成できる。したがって、停止されている制御部２４への電力供給が再開されたときにオペアンプ１２１から第１トランジスタ１４Ａのゲート端子にゲート電圧を速やかに印加できる。
【００５５】
（３−２）第１生成回路１１０は、第１コンデンサ１１３および第２コンデンサ１１６のそれぞれに、定常動作時に出力電圧（Ｖｏｕｔ）に比例する負電圧と、電源ＣＳの出力電圧と一対の第２電源端子１２ａ，１２ｂ間の電圧（出力電圧）との差（Ｖｉｎ−Ｖｏｕｔ）に比例する負電圧を生成する。この負電圧によってオペアンプ１２１が駆動し、第１トランジスタ１４Ａのゲート端子に印加するためのゲート電圧を生成できる。
【００５６】
（３−３）第１スイッチ素子１０２がノーマリーオン型のトランジスタであるため、制御部２４への電力供給が停止された場合、第１スイッチ素子１０２のゲート端子にゲート電圧が印加されないことにより、第１スイッチ素子１０２が導通状態となる。このため、制御部２４への電力供給が停止された場合、第１コンデンサ１１３の端子間電圧を第１トランジスタ１４Ａのゲート端子に確実に印加できる。
【００５７】
（第４実施形態）
図４を参照して、第４実施形態の電源装置の保護回路について説明する。本実施形態では、第４実施形態と比較して保護回路における第１生成回路の構成が異なる。以下の説明において、第４実施形態と共通の構成要素には同一符号を付し、その説明を省略する場合がある。
【００５８】
本実施形態の保護回路１３０は、チョッパ回路１４の第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに第１電流が流れる場合に第１トランジスタ１４Ａを保護する回路である。保護回路１３０は、第２スイッチ素子２５、第２インダクタ１３１、第１スイッチ素子１３２、第１生成回路１４０、及び第２生成回路１５０を有する。第２インダクタ１３１は、第１実施形態の第２インダクタ３１と同じ構成である。第１スイッチ素子１３２は、第１実施形態の第１スイッチ素子３５と同じ構成である。なお、本実施形態では、降圧型ＤＣ−ＤＣコンバータ１０は、第１インダクタ１４Ｃ、第２インダクタ１３１、及び鉄心からなるトランスを有する。第１生成回路１４０及び第２生成回路１５０は、第１インダクタ１４Ｃの第１電流によって第２インダクタ１３１に誘起される第２電流に基づいて、第１トランジスタ１４Ａをオフするゲート電圧を生成するゲート電圧生成回路を構成している。第１生成回路１４０は、第２インダクタ１３１及び第２生成回路１５０と電気的に接続されている。第２生成回路１５０は、第１スイッチ素子１３２を介して第１トランジスタ１４Ａのゲート端子に電気的に接続されている。第１生成回路１４０は、第１インダクタ１４Ｃの第１電流によって第２インダクタ１３１に誘起された第２電流に基づいて正電圧を生成し、第２生成回路１５０に出力するように構成されている。第２生成回路１５０は、正電圧を反転して負電圧にし、第１トランジスタ１４Ａのゲート端子に出力する反転増幅回路である。第２生成回路１５０は、第４実施形態の第２生成回路１２０と同じ回路構成である。このため、第２生成回路１５０の各構成要素には、第２生成回路１２０の各構成要素と同一の符号が付されている。
【００５９】
第１生成回路１４０は、ダイオード１４１及びコンデンサ１４２を有する。ダイオード１４１のカソードは、第２インダクタ１３１の第１端子１３１ｘに接続されている。ダイオード１４１のアノードは、コンデンサ１４２の第１端子に接続されている。コンデンサ１４２の第２端子は接地されている。このため、接地されているコンデンサ１４２の第２端子は負極側端子を構成し、第１端子は正極側端子を構成している。また第２インダクタ１３１の第２端子１３１ｙは接地されている。
【００６０】
第２生成回路１５０のオペアンプ１２１の負側電源端子は、ダイオード１４１のアノードとコンデンサ１４２の第１端子（正極側端子）との間のノードに接続されている。
第１スイッチ素子１３２の第１端子（ドレイン端子）は、第１トランジスタ１４Ａのゲート端子と第２スイッチ素子２５の第２端子（ソース端子）との間のノードに接続されている。第１スイッチ素子１３２の第１端子（ドレイン端子）は、第２スイッチ素子２５の第２端子（ソース端子）に接続されている。第１スイッチ素子１３２の第２端子（ソース端子）は、第２生成回路１５０の出力端子に接続されている。具体的には、第１スイッチ素子１３２の第２端子（ソース端子）は、オペアンプ１２１の出力端子に接続されている。第１スイッチ素子１３２のゲート端子は、駆動回路２３に接続されている。このため、駆動回路２３は、第１スイッチ素子１３２の導通状態及び遮断状態の切り換えを制御するゲート電圧を第１スイッチ素子１３２のゲート端子に出力する。
【００６１】
次に、保護回路１３０の動作について説明する。
制御部２４への電力供給が停止された状態では、第１トランジスタ１４Ａ、第２トランジスタ１４Ｂ、第１スイッチ素子１３２、及び第２スイッチ素子２５のゲート端子にゲート電圧が印加されない状態となる。このため、ノーマリーオン型の第１トランジスタ１４Ａ、第２トランジスタ１４Ｂ、及び第１スイッチ素子１３２は導通状態となり、ノーマリーオフ型の第２スイッチ素子２５は遮断状態となる。コンデンサ１４２には定常動作時に電源ＣＳの出力電圧と一対の第２電源端子１２ａ，１２ｂ間の電圧（出力電圧）との差（Ｖｉｎ−Ｖｏｕｔ）に比例する負電圧が生成されている。コンデンサ１４２に生成されている負電圧がオペアンプ１２１の負側電源端子に印加されている。この負側電源端子に印加される電圧と第２の平滑コンデンサ１５に残留する電圧とにより、第２生成回路１２０から第１スイッチ素子１３２を介して負バイアスが第１トランジスタ１４Ａのゲートソース間に印加されることになる。これにより、負荷ＬＤによる負荷電流が小さいときに第２の平滑コンデンサ１５に電荷が残り、一対の第２電源端子１２ａ，１２ｂ間（出力端）に電圧が残存することになるが、第１トランジスタ１４Ａが遮断状態になることで、第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに向けて電流が流れる現象を防ぎ、第２の平滑コンデンサ１５から第１トランジスタ１４Ａに電流が流れることが抑制される。
【００６２】
オペアンプ１２１は、反転入力端子に印加される第１電位（第１電線１０Ａの電位）と非反転入力端子に印加される第２電位（第２電線１０Ｂの電位）との差に基づいて、反転して所定のゲインに増幅して負電圧として出力する。ノーマリーオン型の第１スイッチ素子１３２は導通状態となるため、オペアンプ１２１が出力する負電圧は、第１トランジスタ１４Ａのゲート端子に印加される。第１トランジスタ１４Ａの閾値電圧を下回るゲート電圧が印加されることにより、第１トランジスタ１４Ａが遮断状態となる。このように、本実施形態によれば、第１実施形態の（１−１）、（１−３）、及び（１−４）と同様の効果が得られる。
【００６３】
（変更例）
上記各実施形態は本開示に関する電源装置の保護回路及び電源装置が取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関する電源装置の保護回路及び電源装置は、上記各実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記各実施形態の構成の一部を置換、変更、もしくは、省略した形態、又は上記各実施形態に新たな構成を付加した形態である。以下の変更例において、上記各実施形態の形態と共通する部分については、上記各実施形態と同一の符号を付してその説明を省略する。
【００６４】
・第１実施形態において、第２インダクタ３１で生成された電力に基づいて負電圧を生成し、負電圧を第１トランジスタ１４Ａのゲート端子に出力するゲート電圧生成回路３２の構成は任意に変更可能である。第１の例では、図５に示すようなゲート電圧生成回路１６０に変更してもよい。ゲート電圧生成回路１６０は、第１ダイオード１６１、第１逆流防止ダイオード１６２、第１コンデンサ１６３、第２ダイオード１６４、第２逆流防止ダイオード１６５、第２コンデンサ１６６、及び第３ダイオード１６７を有する。
【００６５】
第２インダクタ３１の第２端子３１ｙには、第１ダイオード１６１のアノードが接続されている。第１ダイオード１６１のカソードは、接地されている。第２インダクタ３１の第１端子３１ｘには、第２ダイオード１６４のアノードが接続されている。第２ダイオード１６４のカソードは、接地されている。
【００６６】
第１逆流防止ダイオード１６２及び第１コンデンサ１６３は、直列に接続されている。第１逆流防止ダイオード１６２のカソードは、第２インダクタ３１の第２端子３１ｙに接続されている。第１逆流防止ダイオード１６２のアノードは、第１コンデンサ１６３の第１端子に接続されている。第１コンデンサ１６３の第２端子は、接地されている。このように、第１逆流防止ダイオード１６２及び第１コンデンサ１６３は、第１ダイオード１６１と並列に接続されている。また接地されている第１コンデンサ１６３の第２端子は負極側端子を構成し、第１端子は正極側端子を構成している。
【００６７】
第２逆流防止ダイオード１６５及び第２コンデンサ１６６は、直列に接続されている。第２逆流防止ダイオード１６５のカソードは、第２インダクタ３１の第１端子３１ｘに接続されている。第２逆流防止ダイオード１６５のアノードは、第２コンデンサ１６６の第１端子に接続されている。第２コンデンサ１６６の第２端子は、接地されている。このように、第２逆流防止ダイオード１６５及び第２コンデンサ１６６は、第２ダイオード１６４と並列に接続されている。また接地されている第２コンデンサ１６６の第２端子は負極側端子を構成し、第１端子は正極側端子を構成している。また、第２逆流防止ダイオード１６５及び第２コンデンサ１６６は、第２インダクタ３１を挟んで第１逆流防止ダイオード１６２及び第１コンデンサ１６３と並列に設けられている。
【００６８】
第３ダイオード１６７は、第２インダクタ３１と並列に設けられている。第３ダイオード１６７のカソードは、第１逆流防止ダイオード１６２のアノードと第１コンデンサ１６３の第１端子との間のノードに接続されている。第３ダイオード１６７のアノードは、第２逆流防止ダイオード１６５のアノードと第２コンデンサ１６６の第１端子との間のノードに接続されている。
【００６９】
第１スイッチ素子３５の第１端子（ドレイン端子）は、第１トランジスタ１４Ａのゲート端子に接続されている。第１スイッチ素子３５の第２端子（ソース端子）は、第３ダイオード１６７のアノードに接続されている。また第１スイッチ素子３５の第２端子（ソース端子）は、第２コンデンサ１６６の第１端子に接続されている。
【００７０】
このようなゲート電圧生成回路１６０を有する保護回路３０Ａは、第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに第１電流が流れる場合、及び第１インダクタ１４Ｃの第２端子１４ｙから第１端子１４ｘに第１電流が流れる場合の両方において、第１トランジスタ１４Ａを保護する回路となる。第１コンデンサ１６３及び第２コンデンサ１６６にはそれぞれ定常動作時に一対の第２電源端子１２ａ，１２ｂ間の電圧である出力電圧（Ｖｏｕｔ）に比例する負電圧と、電源ＣＳの出力電圧と一対の第２電源端子１２ａ，１２ｂ間の電圧（出力電圧）との差（Ｖｉｎ−Ｖｏｕｔ）に比例する負電圧とが生成されている。第１コンデンサ１６３及び第２コンデンサ１６６に生成される負電圧のうちの小さいほうの電圧が第１スイッチ素子３５の導通及び第２スイッチ素子２５の遮断とともに第１トランジスタ１４Ａのゲートソース間に印加される。その電圧を第１トランジスタ１４Ａの閾値電圧を下回るゲート電圧とすることにより、第１トランジスタ１４Ａの遮断状態を維持する。これにより、負荷ＬＤによる負荷電流が小さいときに第２の平滑コンデンサ１５に電荷が残り、一対の第２電源端子１２ａ，１２ｂ間（出力端）に電圧が残存することになるが、第１トランジスタ１４Ａが遮断状態になることで、第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに向けて電流が流れる現象を防ぎ、第２の平滑コンデンサ１５から第１トランジスタ１４Ａに電流が流れることが抑制される。一方で、万が一にも第２の平滑コンデンサ１５から第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに向けて電流が発生したときには第１コンデンサ１６３から第１逆流防止ダイオード１６２、第２インダクタ３１の第２端子３１ｙから第１端子３１ｘ、及び第２ダイオード１６４に向けて電流が流れ、第１コンデンサ１６３の両端にそれに応じた負電圧が発生する。これにより、前述同様に第１トランジスタ１４Ａのゲートソース間に負バイアスを発生させる機能を持つ。
【００７１】
また第２の例では、図６に示すようなゲート電圧生成回路１７０に変更してもよい。ゲート電圧生成回路１７０は、ダイオード１７１及びコンデンサ１７２を有する。ゲート電圧生成回路１７０は、第１実施形態のゲート電圧生成回路３２のダイオード３３及びコンデンサ３４が第２インダクタ３１の第１端子３１ｘに接続される構成である。具体的には、ゲート電圧生成回路１７０のダイオード１７１のカソードは、第２インダクタ３１の第１端子３１ｘに接続されている。ダイオード１７１のアノードは、コンデンサ１７２の第１端子に接続されている。コンデンサ１７２の第２端子は接地されている。このため、接地されているコンデンサ１７２の第２端子は負極側端子を構成し、第１端子は正極側端子を構成している。第２インダクタ３１の第２端子３１ｙは接地されている。
【００７２】
第１スイッチ素子３５の第１端子（ドレイン端子）は、第１トランジスタ１４Ａのゲート端子に接続されている。第１スイッチ素子３５の第２端子（ソース端子）は、ダイオード１７１のアノードとコンデンサ１７２の第１端子との間のノードに接続されている。
【００７３】
このようなゲート電圧生成回路１７０を有する保護回路３０Ｂは、第１トランジスタ１４Ａを保護する回路となる。コンデンサ１７２には、定常動作時に電源ＣＳの出力電圧と第２電源端子１２ａ，１２ｂ間の電圧（出力電圧）との差（Ｖｉｎ−Ｖｏｕｔ）に比例する負電圧が生成されている。コンデンサ１７２に生成されている負電圧が第１スイッチ素子３５の導通及び第２スイッチ素子２５の遮断とともに第１トランジスタ１４Ａのゲートソース間に印加される。その電圧を第１トランジスタ１４Ａの閾値電圧を下回る電圧とすることにより、第１トランジスタ１４Ａの遮断状態を維持する。これにより、負荷ＬＤによる負荷電流が小さいときに第２の平滑コンデンサ１５に電荷が残り、一対の第２電源端子１２ａ，１２ｂ間（出力端）に電圧が残存することになるが、第１トランジスタ１４Ａが遮断状態になることで、第１インダクタ１４Ｃの第１端子１４ｘから第２端子１４ｙに向けて電流が流れる現象を防ぎ、第２の平滑コンデンサ１５から第１トランジスタ１４Ａに電流が流れることが抑制される。
【００７４】
・第３実施形態において、第２生成回路１２０のオペアンプ１２１の反転入力端子に入力される電圧を生成する生成回路を追加してもよい。一例では、図７に示すように、保護回路１００Ａは、第３生成回路１９０をさらに有する。第１生成回路１１０、第２生成回路１２０、及び第３生成回路１９０は、第１インダクタ１４Ｃの第１電流によって第３インダクタ１９１に誘起される第３電流に基づいて、第１トランジスタ１４Ａをオフするゲート電圧を生成するゲート電圧生成回路を構成している。第３生成回路１９０は、第３インダクタ１９１、ダイオード１９２、及びコンデンサ１９３が直列に接続された閉回路である。より詳細には、第３インダクタ１９１の第２端子１９１ｙは、ダイオード１９２のアノードに接続されている。ダイオード１９２のカソードは、コンデンサ１９３の第１端子に接続されている。コンデンサ１９３の第２端子は、第３インダクタ１９１の第１端子１９１ｘに接続されている。第３インダクタ１９１は、第１インダクタ１４Ｃと電気的に絶縁し、かつ第１インダクタ１４Ｃと磁気結合するように設けられている。第３インダクタ１９１は、第１インダクタ１４Ｃと同じ極性となるように構成される。具体的には、図７に示すとおり、第３インダクタ１９１のコイルの巻き始めの位置は、第１インダクタ１４Ｃのコイルの巻き始めの位置と同じである。この場合、第１インダクタ１４Ｃと第３インダクタ１９１との間のインダクタンスの値が正の値になる。
【００７５】
コンデンサ１９３には、定常動作時に電源ＣＳの出力電圧と第２電源端子１２ａ，１２ｂ間の電圧（出力電圧）との差（Ｖｉｎ−Ｖｏｕｔ）に比例する正電圧が両端に発生する。この電圧をオペアンプ１２１の負側電源端子に印加することで、第２生成回路１２０から負電圧が発生している。この電圧が第２スイッチ素子２５の遮断及び第１スイッチ素子１３２の導通に伴って第１トランジスタ１４Ａのゲートソース間に印加される。オペアンプ１２１は、正電圧を反転して負電圧を第１スイッチ素子１０２に出力する。制御部２４への電力供給が停止するとき、ノーマリーオン型の第１スイッチ素子１０２は導通状態となるため、オペアンプ１２１が出力する負電圧は第１トランジスタ１４Ａのゲート端子に印加される。その電圧を第１トランジスタ１４Ａの閾値電圧を下回るゲート電圧とすることにより、第１トランジスタ１４Ａの遮断状態を維持する。第２の平滑コンデンサ１５に電荷が残存している場合に第１トランジスタ１４Ａへ電流が逆流することを抑制できる。
【００７６】
・第４実施形態において、第２生成回路１５０のオペアンプ１２１の反転入力端子に入力される電圧を生成する生成回路を追加してもよい。一例では、図８に示すように、保護回路１３０Ａは、第４実施形態の変形例の第３生成回路１９０（図７参照）と同じ回路を有する。この場合、第１生成回路１４０、第２生成回路１５０、及び第３生成回路１９０は、第１インダクタ１４Ｃの第１電流によって第３インダクタ１９１に誘起される第３電流に基づいて、第１トランジスタ１４Ａをオフするゲート電圧を生成するゲート電圧生成回路を構成している。
【００７７】
・上記各実施形態及び各変形例において、第２トランジスタ１４Ｂがノーマリーオフ型のトランジスタであってもよい。
・上記各実施形態及び各変形例において、第２スイッチ素子２５の導通状態及び遮断状態の切り換えを制御するゲート電圧を生成する駆動回路を駆動回路２１とは別に設けてもよい。この場合、駆動回路２１は、第１トランジスタ１４Ａのゲート端子にゲート電圧を印加し、第２スイッチ素子２５のゲート端子にゲート電圧を印加しないように構成される。
【００７８】
・上記各実施形態及び各変形例の保護回路３０等は、第１トランジスタ１４Ａの保護に代えて、又は第１トランジスタ１４Ａの保護に加えて、第２トランジスタ１４Ｂを保護する回路としてもよい。
【００７９】
・上記各実施形態及び各変形例において、制御回路２０は、電源装置（降圧型ＤＣ−ＤＣコンバータ１０）とは別に設けられてもよい。すなわち、制御回路２０は、電源装置の構成要素に含まれなくてもよい。
【符号の説明】
【００８０】
１０…降圧型ＤＣ−ＤＣコンバータ（電源装置）
１１ａ，１１ｂ…一対の第１電源端子
１２ａ，１２ｂ…一対の第２電源端子
１４Ａ…第１トランジスタ
１４Ｃ…第１インダクタ
１４ｘ…第１端子
１４ｙ…第２端子
２１…駆動回路
２１ａ…第１出力端子（出力端子）
２５…第２スイッチ素子
３０，３０Ａ，３０Ｂ，７０，１００，１００Ａ，１３０，１３０Ａ…保護回路
３１，７１，１０１，１３１…第２インダクタ
３１ｘ，７１ｘ，１０１ｘ，１３１ｘ…第１端子
３１ｙ，７１ｙ，１０１ｙ，１３１ｙ…第２端子
３２，１６０，１７０…ゲート電圧生成回路
３３，８１，１４１，１７１…ダイオード
３４，８２，１４２，１７２…コンデンサ
３５，７２，１０２，１３２…第１スイッチ素子
８０，１１０，１４０…第１生成回路
１１１，１６１…第１ダイオード
１１３，１６３，…第１コンデンサ
１１２，１６２…第１逆流防止ダイオード
１１４，１６４…第２ダイオード
１１６，１６６…第２コンデンサ
１１５，１６５…第２逆流防止ダイオード
１１７，１６７…第３ダイオード
９０，１２０，１５０…第２生成回路
【図１】
2020102917.tif 000003
【図２】
2020102917.tif 000004
【図３】
2020102917.tif 000005
【図４】
2020102917.tif 000006
【図５】
2020102917.tif 000007
【図６】
2020102917.tif 000008
【図７】
2020102917.tif 000009
【図８】
2020102917.tif 000010