(57)【要約】【課題】素子特性を向上させ得る薄膜トランジスタ、それを有する表示装置、及びその薄膜トランジスタの製造方法を提供する。【解決手段】本発明に係る薄膜トランジスタは、基板上にチャネル領域、チャネル領域を中心に一側及び他側にそれぞれソース領域及びドレイン領域が具備されたアクティブ層と、チャネル領域の上部に積層されたゲート絶縁膜及びゲート電極と、ソース領域及びドレイン領域の表面にそれぞれ形成された第１及び第２酸化防止膜と、バッファ層及び酸化防止膜の上部でソース領域及び上記ドレイン領域にそれぞれ第１コンタクトホール及び第２コンタクトホールを具備する層間絶縁膜と、第１コンタクトホール及び第２コンタクトホールを通して第１及び第２酸化防止膜と接触するソース電極及びドレイン電極と、を含む。【選択図】図２
2020174174.tif 000002
【特許請求の範囲】
【請求項１】
基板上に位置し、ソース領域、ドレイン領域、及び前記ソース領域と前記ドレイン領域との間に位置するチャネル領域を有する酸化物半導体のアクティブ層と、
前記アクティブ層の前記チャネル領域上に位置するゲート電極と、
前記アクティブ層と前記ゲート電極との間に位置するゲート絶縁膜と、
前記アクティブ層及び前記ゲート電極上に位置する層間絶縁膜とを備え、
前記ソース領域と前記ドレイン領域のそれぞれはＳｉを含む酸化防止膜、および前記基板と前記酸化防止膜との間に導電性領域を含み、
前記導電性領域の単位体積あたりの酸素量を示す酸素濃度は、チャネル領域の酸素濃度よりも低い、薄膜トランジスタ。
【請求項２】
前記導電性領域と前記チャネル領域はＳｉを含まない酸化物半導体を含む、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記酸化防止膜の酸素比率は、前記チャネル領域に対して２０％〜８０％である、請求項１に記載の薄膜トランジスタ。
【請求項４】
酸化防止膜におけるＳｉ量は、１×１０２２／ｃｍ３〜４×１０２２／ｃｍ３である、請求項１に記載の薄膜トランジスタ。
【請求項５】
前記酸化防止膜の厚さは５０Å〜１００Åである、請求項１に記載の薄膜トランジスタ。
【請求項６】
前記層間絶縁膜は前記酸化防止膜と接触し、酸化シリコン（ＳｉＯ２）で形成される、請求項１に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法、及び薄膜トランジスタを有する表示装置に関し、薄膜トランジスタの素子特性を向上させることができる薄膜トランジスタ、それを有する表示装置、及び薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
様々な情報を画面で具現する映像表示装置は、情報通信時代の核心技術であって、より軽量薄型であり、携帯が可能でありながらも、高性能を有する方向に発展してきている。この点で、陰極線管（ＣＲＴ）の短所とされる重さ及び体積を減らし得る平板表示装置が脚光を浴びている。
【０００３】
平板表示装置は、画像を表示する表示パネル上に配置された各画素ごとに薄膜トランジスタを具備している。このような薄膜トランジスタに設けられるゲート電極、ソース電極、アクティブ層の位置によって様々な分類が可能である。
【０００４】
図１は、従来のコープレーナ構造の薄膜トランジスタの断面図である。
【０００５】
図１を参照すると、コープレーナ（ｃｏｐｌａｎａｒ）構造の薄膜トランジスタは、アクティブ層２０上に位置するゲート絶縁膜１４、ゲート電極１５、ドレイン電極１７及びソース１８を有する。
【０００６】
アクティブ層２０上に位置するゲート絶縁膜１４とゲート電極１５をパターニングする工程は、乾式エッチング（ｄｒｙ  ｅｔｃｈ）工程を含む。乾式エッチング工程中に、アクティブ層２０のチャネル領域２１はゲート電極１５によってエッチガス（Ｅｔｃｈ  Ｇａｓ）から保護されるが、アクティブ層２０のソース領域２２及びドレイン領域２３の上部面はエッチガスに露出される。
【０００７】
この時、アクティブ層２０のソース領域２２及びドレイン領域２３の上部面から約１００Åの厚さまでの領域は、エッチガスによってダメージを受けて酸素を失い、酸素欠乏の状態となる。酸素欠乏となったソース領域２２及びドレイン領域２３は、接触抵抗の低い導体化領域となる。
【０００８】
一方、導体化したソース／ドレイン領域２２，２３の上部には層間絶縁膜１６が設けられる。ＳｉＯ２で構成された層間絶縁膜１６が導体化領域を覆うと、ＳｉＯ２に含まれた酸素が前記導体化ソース／ドレイン領域２２，２３に拡散され、導体化したソース／ドレイン領域２２，２３の導電率が低下する。このため、ソース領域２２とソース電極１８との接触抵抗、及びドレイン領域２３とドレイン電極１７との接触抵抗が増加し、薄膜トランジスタの特性が低下するという問題があった。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は上記の問題点を解決するためのものであり、その目的は、層間絶縁膜から導体化したソース／ドレイン領域への酸素拡散を遮断してソース／ドレイン領域の導体化を維持し、ソース／ドレイン領域とソース／ドレイン電極との接触抵抗を下げることによって、薄膜トランジスタの特性を向上させることができる薄膜トランジスタ及びそれを有する表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明に係る薄膜トランジスタは、基板上にチャネル領域と、チャネル領域を中心に一側及び他側にそれぞれソース領域及びドレイン領域とが具備されたアクティブ層と、チャネル領域の上部に順次に積層されたゲート絶縁膜及びゲート電極と、ソース領域及びドレイン領域にそれぞれ形成された酸化防止膜と、バッファ層及び酸化防止膜の上部に、ソース領域及び上記ドレイン領域でそれぞれ第１コンタクトホール及び第２コンタクトホールを具備する層間絶縁膜と、第１コンタクトホール及び第２コンタクトホールを通してそれぞれの酸化防止膜と接触するソース電極及びドレイン電極と、を含む。
【００１１】
また、酸化防止膜は、アクティブ層と同一の材料にＳｉが拡散されてアクティブ層の表面に位置することを特徴とする。
【００１２】
また、酸化防止膜は５０Å〜１００Åの厚さを有することを特徴とする。
【発明の効果】
【００１３】
本発明に係る薄膜トランジスタは、ソース／ドレイン領域に、Ｓｉを含む酸化防止膜を具備することによって、層間絶縁膜から導体化領域へ供給される酸素を遮断し、ソース／ドレイン電極とアクティブ層との接触抵抗を下げることができ、熱的に安定した導体化領域を確保することができる。これによって、薄膜トランジスタの特性を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】従来のコープレーナ構造を有する薄膜トランジスタの断面図である。
【図２】本発明の実施例に係る薄膜トランジスタの断面図である。
【図３】本発明の実施例に係る薄膜トランジスタの製造方法を示すフローチャートである。
【図４Ａ】本発明の実施例に係る薄膜トランジスタの製造方法を説明するための断面図である。
【図４Ｂ】本発明の実施例に係る薄膜トランジスタの製造方法を説明するための断面図である。
【図４Ｃ】本発明の実施例に係る薄膜トランジスタの製造方法を説明するための断面図である。
【図４Ｄ】本発明の実施例に係る薄膜トランジスタの製造方法を説明するための断面図である。
【図４Ｅ】本発明の実施例に係る薄膜トランジスタの製造方法を説明するための断面図である。
【図４Ｆ】本発明の実施例に係る薄膜トランジスタの製造方法を説明するための断面図である。
【図４Ｇ】本発明の実施例に係る薄膜トランジスタの製造方法を説明するための断面図である。
【図５Ａ】酸化防止膜を適用していない薄膜トランジスタの特性を示すグラフである。
【図５Ｂ】酸化防止膜を適用した薄膜トランジスタの特性を示すグラフである。
【図６Ａ】本発明に係る薄膜トランジスタが適用された液晶表示装置を説明するための図である。
【図６Ｂ】本発明に係る薄膜トランジスタが適用された有機電界発光表示装置を説明するための図である。
【発明を実施するための形態】
【００１５】
以下、添付の図面を参照して本発明に係る実施例を詳しく説明する。
【００１６】
図２は、本発明の実施例に係る薄膜トランジスタの断面図である。
【００１７】
図２に示す本発明に係る薄膜トランジスタは、基板１２０と、基板上にチャネル領域１３１、ソース領域１３２及びドレイン領域１３３を具備するアクティブ層１３０と、チャネル領域１３１上に順次に積層されたゲート絶縁膜１４０及びゲート電極１５０と、ソース領域１３２及びドレイン領域１３３の表面にそれぞれ設けられた第１酸化防止膜２３１及び第２３２と、基板及び酸化防止膜の上部に設けられ、ソース領域１３２及びドレイン領域１３３にそれぞれ第１コンタクトホール１６１及び第２コンタクトホール１６２を具備する層間絶縁膜１６０と、それぞれの酸化防止膜２３１，２３２に接触するソース電極１７１及びドレイン電極１７２と、層間絶縁膜１６０の上部に設けられ、ドレイン電極１７２の上部に第３コンタクトホール１６３を具備するパッシベーション膜１８０と、第３コンタクトホール１６３を貫通してドレイン電極１７２と接続する画素電極１９０と、を含む。
【００１８】
基板１２０は、薄膜トランジスタが形成されるベースとなる。基板１２０は、シリコン、ガラス、プラスチックなどで構成することができるが、これに制限されない。
【００１９】
一方、基板１２０は上部にバッファ層を含むことができる。バッファ層は、基板１２０で発生する水分又は不純物の拡散を防止する。バッファ層は、ＳｉＯ２からなる１層構造を有する。また、バッファ層は、窒化シリコン（ＳｉＮｘ）及び酸化シリコン（ＳｉＯｘ）が順次に積層された２層構造を有してもよい。
【００２０】
アクティブ層１３０は基板１２０の上部に形成される。アクティブ層１３０は、中央に設けられたチャネル領域１３１と、チャネル領域１３１を介在して、一側に設けられたソース領域１３２及び他側に設けられたドレイン領域１３３とを含む。
【００２１】
チャネル領域１３１は、ゲート絶縁膜１４０を介在してゲート電極１５０と重なって、ソース電極１７１とドレイン電極１７２との間のチャネルを形成する。ソース領域１３２は、アクティブ層１３０をなす金属酸化物半導体物質が導体化し、第１コンタクトホール１６１を通して、酸化防止膜２３１を介在してソース電極１７１と電気的に接続される。ドレイン領域１３３は、アクティブ層１３０をなす金属酸化物半導体物質が導体化し、第２コンタクトホール１６２を通して、酸化防止膜２３２を介在してドレイン電極１７２と電気的に接続される。
【００２２】
アクティブ層１３０には、四元系金属酸化物であるインジウムスズガリウム亜鉛酸化物（ＩｎＳｎＧａＺｎＯ）系材料、三元系金属酸化物である、インジウムガリウム亜鉛酸化物（ＩｎＧａＺｎＯ）系材料、インジウムスズ亜鉛酸化物（ＩｎＳｎＺｎＯ）系材料、インジウムアルミニウム亜鉛酸化物（ＩｎＡｌＺｎＯ）系材料、インジウムハフニウム亜鉛酸化物（ＩｎＨｆＺｎＯ）、スズガリウム亜鉛酸化物（ＳｎＧａＺｎＯ）系材料、アルミニウムガリウム亜鉛酸化物（ＡｌＧａＺｎＯ）系材料、スズアルミニウム亜鉛酸化物（ＳｎＡｌＺｎＯ）系材料、二元系金属酸化物である、インジウム亜鉛酸化物（ＩｎＺｎＯ）系材料、スズ亜鉛酸化物（ＳｎＺｎＯ）系材料、アルミニウム亜鉛酸化物（ＡｌＺｎＯ）系材料、亜鉛マグネシウム酸化物（ＺｎＭｇＯ）系材料、スズマグネシウム酸化物（ＳｎＭｇＯ）系材料、インジウムマグネシウム酸化物（ＩｎＭｇＯ）系材料、インジウムガリウム酸化物（ＩｎＧａＯ）系材料や、インジウム酸化物（ＩｎＯ）系材料、スズ酸化物（ＳｎＯ）系材料、亜鉛酸化物（ＺｎＯ）系材料などを用いることができる。酸化物半導体を形成するために用いるそれぞれの材料に含まれる各元素の組成比率は特別に限定されず、様々に調整してもよい。
【００２３】
酸化物半導体からなるアクティブ層１３０は、酸素の比率が高くなるほど電気伝導率が低くなり、酸素の比率が低くなるほど電気伝導率が高くなるという特性を有する。
【００２４】
酸化防止膜２３１，２３２は、ソース領域１３２の表面に形成される第１酸化防止膜２３１、及びドレイン領域１３３の表面に形成される第２酸化防止膜２３２を含む。
【００２５】
第１及び第２酸化防止膜２３１，２３２は、酸素が欠乏して導体化したソース領域１３２及びドレイン領域１３３の表面に形成される。アクティブ層１３０は、上述の酸化物半導体材料で構成し、第１及び第２酸化防止膜２３１，２３２は、アクティブ層と同じ酸化物半導体材料にＳｉを加えて構成する。第１及び第２酸化防止膜２３１，２３２は、ソース領域１３２及びドレイン領域１３３の他の部分又はチャネル領域１３１に比べて酸素の量が少なくてもよい。第１及び第２酸化防止膜２３１，２３２内の酸素欠乏領域をＳｉのような他の物質に置き換えることができる。すなわち、酸化防止膜２３１，２３２に他の物質が拡散されてもよい。
【００２６】
本発明の実施例は、酸化防止膜２３１，２３２にＳｉが拡散されるとして説明する。しかし、本発明の他の実施例は、酸化防止膜２３１，２３２に拡散される物質として、カーボン（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）などの酸化物半導体材料を含んでもよい。
【００２７】
本発明の実施例は、Ｓｉを含む第１及び第２酸化防止膜２３１，２３２が層間絶縁膜１６０と接触するとして説明する。しかし、本発明の他の実施例は、第１及び第２酸化防止膜２３１，２３２と層間絶縁膜１６０との間に他の層が追加されてもよい。また、本発明の実施例は、ソース領域１３２及びドレイン領域１３３がそれぞれ、Ｓｉを含む酸化防止膜２３１，２３２、及び酸化防止膜２３１，２３２の下に位置するが、Ｓｉを含まない下部領域を有することができる。さらに、本発明の他の実施例は、ソース領域１３２及びドレイン領域１３３が相対的に薄いと、Ｓｉがソース領域１３２及びドレイン領域１３３の全体に拡散されてもよい。
【００２８】
第１及び第２酸化防止膜２３１，２３２内で酸素量は、Ｓｉを含まないチャネル領域１３１の酸素量の２０％〜８０％であり、ゲート絶縁膜１４０のパターニング時にエッチガスによって導体化したソース領域１３２及びドレイン領域１３３の導体化領域を維持させることができる。
【００２９】
酸化防止膜２３１，２３２は、ゲート絶縁膜１４０のパターニング時にエッチガスによって導体化したソース領域１３２及びドレイン領域１３３が層間絶縁膜１６０によって酸化することを防止する。
【００３０】
さらに、ゲート絶縁膜１４０及びゲート電極１５０のパターニング時にエッチング工程で使われるエッチガスと直接接するソース領域１３２及びドレイン領域１３３の上部面に損傷が生じる。このため、ソース領域１３２及びドレイン領域１３３の下部には影響がないが、ソース領域１３２及びドレイン領域１３３の表面、すなわち上部面から厚さ５０Å〜１００Åまでの領域は、酸素が抜けて酸素欠乏状態となり、導体化する。ここで、酸素欠乏領域を形成するにエッチガスとしてはＣＦ４又はＦＨ６を用いることができるが、これに限定されない。
【００３１】
このように導体化したソース領域１３２及びドレイン領域１３３の上部面にＳｉ膜を蒸着したのち熱処理してＳｉをソース領域１３２及びドレイン領域１３３に拡散させ、酸素の抜けたところを埋める。この時、Ｓｉが拡散される厚さは、５０Å〜１００Åである。したがって、その後に形成されるＳｉＯ２で構成された層間絶縁膜１６０から酸素が拡散してソース領域１３２及びドレイン領域１３３に流入することを防止することができる。
【００３２】
一方、酸化物半導体にＳｉを拡散させて酸化防止膜を形成するのではなく、導電性物質である金属で形成する場合、ソース領域１３２及びドレイン領域１３３上の導電性物質を残し、チャネル領域１３１上の導電性物質を除去するために別の乾式エッチング（Ｄｒｙ  Ｅｔｃｈ）工程を行わなければならないが、この時、チャネル領域１３１がエッチガスに露出されて導体化し、チャネル領域としての機能を失うことがある。
【００３３】
仮に、酸化防止膜２３１，２３２がないと、その後の層間絶縁膜１６０の形成時に、層間絶縁膜１６０を構成するＳｉＯ２から酸素がソース領域１３２及びドレイン領域１３３へ拡散され、ソース領域１３２及びドレイン領域１３３の電気伝導率が低くなる。このため、ソース／ドレイン電極１７１，１７２とソース／ドレイン領域１３２，１３３との間の接触抵抗が増加し、電子移動度も減少する。
【００３４】
層間絶縁膜１６０は、ソース電極１７１が、ソース領域１３２に形成された第１酸化防止膜２３１に電気的に接続し得るように第１コンタクトホールを具備する。また、ドレイン電極１７２をドレイン領域１３３の上部に形成された第２酸化防止膜２３２に接触させるための第２コンタクトホールを具備する。
【００３５】
層間絶縁膜１６０はＳｉＯ２で構成される。酸化防止膜２３１，２３２は、Ｓｉ膜をアクティブ層１３０に蒸着して加熱処理してなるが、この時、Ｓｉ膜からＳｉがソース領域１３２及びドレイン領域１３３へ拡散されると同時に、一部は酸化してＳｉＯ２膜を形成する。このようなＳｉＯ２膜は、後の工程でＳｉＯ２からなる層間絶縁膜１６０の一部となる。したがって、酸化防止膜２３１，２３２の形成工程で形成されたＳｉＯ２を除去する必要がない。
【００３６】
ソース電極１７１は、第１コンタクトホールを通してソース領域１３２の上部に形成された第１酸化防止膜２３１に接し、ドレイン電極１７２は、第２コンタクトホールを通してドレイン領域１３３の上部に形成された第２酸化防止膜２３２に接する。
【００３７】
ソース／ドレイン金属層としては、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ａｌ、Ｃｒ又はそれらの合金のように、金属物質の単一層が用いられたり、又はそれらを用いた多層構造が用いられる。
【００３８】
パッシベーション膜１８０は、層間絶縁膜１６０、ソース電極１７１、及びドレイン電極１７２上に形成される。パッシベーション膜１８０は、画素電極１９０がパッシベーション膜１８０の下部のドレイン電極１７２に接続し得るように第３コンタクトホール１６３を具備している。
【００３９】
画素電極１９０は、第３コンタクトホール１６３を通してドレイン電極１７２と接触する。
【００４０】
以下、薄膜トランジスタの製造方法を、図３と図４Ａ乃至図４Ｅとを結び付けて具体的に説明する。
【００４１】
図３及び図４Ａに示すように、基板１２０上にアクティブ層１３０を形成する。そして、アクティブ層１３０の上部にゲート絶縁膜１４０及びゲート電極１５０をパターニングする。このとき、基板１２０は上部面にバッファ層を含むことができる。
【００４２】
具体的に、基板上にスパッタリング工程を用いて上述の酸化物半導体物質を全面蒸着した後、フォトリソグラフィ（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）工程及びエッチング工程（Ｅｔｃｈ）でパターニングしてアクティブ層１３０を形成する。アクティブ層は、中央のチャネル領域１３１と、一側及び他側にそれぞれソース領域１３２及びドレイン領域１３３とを含む。
【００４３】
アクティブ層１３０上にＣＶＤの蒸着方法でゲート絶縁物質が形成され、その上にスパッタリングなどの蒸着方法でゲート金属層が形成される。ゲート絶縁物質としてはＳｉＯ２が用いられ、ゲート金属層としては、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ａｌ、Ｃｒ又はそれらの合金のような金属物質が用いられる。その後、フォトリソグラフィ工程及び乾式エッチング工程によってゲート絶縁物質及びゲート金属層が同時にパターニングされることにより、同一パターンのゲート絶縁膜１４０及びゲート電極１５０が同時に形成される。
【００４４】
ゲート電極１５０及びゲート絶縁膜１４０をパターニングするための乾式エッチング工程においてエッチガスがチャネル領域１３１上のゲート電極１５０、アクティブ層のソース領域１３２及びドレイン領域１３３に接触する。この時、チャネル領域１３１はゲート電極１５０によってエッチガスに露出されないが、ソース領域１３２及びドレイン領域１３３はエッチガスに露出されるため、酸化物半導体で構成されたソース領域１３２及びドレイン領域１３３中の酸素の略８５％が抜け、導体化する。したがって、エッチガスによって、ソース領域１３２及びドレイン領域１３３の上部で酸素の量は、チャネル領域１３１で酸素の量より低くてもよい。
【００４５】
図３、図４Ｂ及び図４Ｃに示すように、アクティブ層１３０上にＳｉ膜を蒸着したのち熱処理してＳｉがソース領域１３２及びドレイン領域１３３に拡散されることによって、第１及び第２酸化防止膜２３１，２３２を形成する。導体化したソース領域１３２及びドレイン領域１３３に酸化防止膜２３１，２３２を形成することによって、後に形成されるＳｉＯ２からなる層間絶縁膜１６０から酸素が拡散されることを遮断する。本発明では、Ｓｉが拡散されて酸化防止膜２３１，２３２を形成するとして説明するが、ソース領域１３２及びドレイン領域１３３にＳｉを追加できる他の方法を用いてもよい。第１及び第２酸化防止膜２３１，２３２に含まれた酸素量は、チャネル領域１３１に含まれた酸素量の２０％〜８０％となる。
【００４６】
具体的に、図４Ｂに示すように、アクティブ層１３０及びゲート電極１５０上にＳｉ膜２４０を３０Å〜５０Åの厚さで蒸着する。
【００４７】
その後、図４Ｃに示すように熱処理をする。熱処理をすると、Ｓｉ膜２４０からソース領域１３２及びドレイン領域１３３へＳｉが拡散されて第１及び第２酸化防止膜２３１，２３２を形成する。この時、ソース／ドレイン領域１３２，１３３上に拡散されたＳｉ量は、１×１０２２／ｃｍ３〜４×１０２２／ｃｍ３である。ソース領域１３２及びドレイン領域１３３はそれぞれ、Ｓｉを含む酸化防止膜２３１，２３２、及び酸化防止膜２３１，２３２の下に位置するが、Ｓｉを含まない下部領域を有することができる。
【００４８】
また、ゲート電極１５０の上部に形成されたＳｉ膜２４０が酸化してＳｉＯ２膜２４１に変換され、層間絶縁膜１６０の一部となる。一方、ソース領域１３２及びドレイン領域１３３上にも、拡散されないで酸化したＳｉＯ２膜が形成されうるが、チャネル領域１３１と同様に、ＳｉＯ２は、後の工程で形成される層間絶縁膜１６０の一部となる。このため、別のエッチング工程で除去する必要がない。
【００４９】
ソース領域１３２及びドレイン領域１３３の必要な第１及び第２酸化防止膜２３１，２３２の厚さは約１００Åであるが、Ｓｉ膜２４０が３０Å以下であれば、熱処理でＳｉを拡散させても、酸化防止膜を５０Å〜１００Åの厚さにすることができない。そして、Ｓｉ膜２４０の厚さが５０Å以上であれば、熱処理時にＳｉＯ２へと全て変換されず、Ｓｉ膜２４０が残るという問題がある。したがって、アクティブ層１３０に蒸着されたＳｉ膜２４０の厚さは、３０Å〜５０Åが好ましい。
【００５０】
仮に酸化防止膜２３１，２３２がないと、アクティブ層１３０の上部に酸化シリコン（ＳｉＯ２）で構成された層間絶縁膜１６０が、酸素欠乏しているアクティブ層のソース領域１３２及びドレイン領域１３３に酸素を供給し、アクティブ層１３０のソース領域１３２及びドレイン領域１３３の電気移動度を低下させる。酸素の供給されたソース領域１３２及びドレイン領域１３３にソース電極及びドレイン電極がそれぞれ形成される場合、ソース領域１３２とソース電極１７１間の接触抵抗、及びドレイン領域１３３とドレイン電極１７２間の接触抵抗が増加し、その結果、電子移動度及び薄膜トランジスタの特性が低下する。
【００５１】
図３、図４Ｄ及び図４Ｅに示すように、ゲート電極１５０が形成された基板上に、第１及び第２コンタクトホール１６１，１６２を有する層間絶縁膜１６０を形成する。具体的には、図４Ｄに示すように、ゲート電極１５０が形成された基板上に、ＰＥＣＶＤなどの方法で層間絶縁膜１６０が形成される。その後、図４Ｅに示すように、フォトリソグラフィ工程及びエッチング工程によって層間絶縁膜１６０をパターニングして第１及び第２コンタクトホール１６１，１６２を形成する。ここで、第１コンタクトホール１６１は、層間絶縁膜１６０を貫通してソース領域１３２の上部の第１酸化防止膜２３１を露出させ、第２コンタクトホール１６２は、層間絶縁膜１６０を貫通してドレイン領域１３３の上部の第２酸化防止膜２３２を露出させる。
【００５２】
上述したように、Ｓｉが拡散された第１及び第２酸化防止膜２３１，２３２は、酸素の抜けたところをＳｉが占めているため、層間絶縁膜１６０の形成時に酸素が拡散して流入することを防止することができる。これによって、第１及び第２酸化防止膜２３１，２３２内での酸素量は、チャネル領域の２０％〜８０％と低い状態を保ち、よって、導体化を維持することができる。
【００５３】
仮に第１及び第２酸化防止膜２３１，２３２がないと、層間絶縁膜１６０の形成時に酸素が拡散して、チャネル領域１３１の１５％程度の酸素を含んでいた導体化したソース領域１３２及びドレイン領域１３３内の酸素量がチャネル領域１３１の９０％以上にまで戻り、導体化領域を維持できなくなる。
【００５４】
図３及び図４Ｆに示すように、層間絶縁膜１６０上にソース電極１７１及びドレイン電極１７２が形成される。具体的に、第１及び第２コンタクトホール１６１，１６２を有する層間絶縁膜１６０上に、スパッタリングなどの蒸着方法によってソース／ドレイン金属層が形成される。ソース／ドレイン金属層には、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ａｌ、Ｃｒ又はそれらの合金のように、金属物質が単一層として用いられたり、又はそれらを用いた多層構造が用いられる。その後、フォトリソグラフィ工程及びエッチング工程によってソース／ドレイン金属層をパターニングすることで、層間絶縁膜１６０上にソース電極１７１及びドレイン電極１７２が形成される。
【００５５】
図３及び図４Ｇに示すように、ソース電極１７１及びドレイン電極１７２が形成された層間絶縁膜１６０上にパッシベーション膜１８０が形成され、画素電極１９０がドレイン電極１７２と接し得るように第３コンタクトホール１６３が形成される。そして、第３コンタクトホール１６３を貫通してドレイン電極１７２と接する画素電極１９０が形成される。
【００５６】
次の表１乃至表３で、酸化物半導体はインジウムガリウム亜鉛酸化物（ＩＧＺＯ）で構成され、バッファ層及び層間絶縁膜はＳｉＯ２で構成された試料を用いて測定をした。たたじ、酸化物半導体がインジウムガリウム亜鉛酸化物（ＩＧＺＯ）に制限されるわけではない。
【００５７】
表１は、定量的組成評価（ＲＢＳ）による酸化防止膜の有無による酸素濃度の差を比較した表である。
【００５８】
【表１】
2020174174.tif 000003
【００５９】
ゲート絶縁膜１６０形成前のソース／ドレイン領域に含まれた酸素量は、４．８×１０２２／ｃｍ３である。そして、ゲート絶縁膜形成時に乾式エッチング工程後のソース／ドレイン領域１３２，１３３に含まれた酸素量は、７×１０２１／ｃｍ３である。乾式エッチング工程時にソース／ドレイン領域に含まれた酸素量の８５％は抜け、１５％だけが残って、酸素欠乏によって導体化する。
【００６０】
酸化防止膜無しで層間絶縁膜１６０が形成された場合、ソース／ドレイン領域の表面に含まれた酸素量は、４．３×１０２２／ｃｍ３以上であり、ゲート絶縁膜形成前酸素量の９０％以上が復元される。
【００６１】
酸化防止膜２３１，２３２がある場合、酸化防止膜２３１，２３２に含まれた酸素量は１×１０２２／ｃｍ３〜４．３×１０２２／ｃｍ３であり、ゲート絶縁膜形成前酸素量の略１５％〜８０％が復元される。
【００６２】
すなわち、酸化防止膜を適用しない場合、層間絶縁膜１６０の形成時に、ソース／ドレイン領域の表面層の酸素含有量がゲート絶縁膜形成前酸素含有量の９０％以上に戻り、素子の移動度が低下する。しかし、酸化防止膜を具備する場合、ソース／ドレイン領域の表面に位置する酸化防止膜に含まれた酸素含有量の１０％〜８０％以下へと下げることができる。
【００６３】
図５Ａは酸化防止膜がない場合、図５Ｂは酸化防止膜を具備した場合における薄膜トランジスタの特性グラフである。表２は、酸化防止膜の有無による電子移動度及び導体化抵抗を比較した表である。
【００６４】
【表２】
2020174174.tif 000004
【００６５】
表２及び図５Ａを参照すると、酸化防止膜がない場合、電子移動度が４．３ｃｍ２／Ｖｓであり、導体化抵抗が６８．５ｋΩ／ｃｍ２であるのに対し、表２及び図５Ｂを参照すると、酸化防止膜がある場合、電子移動度が１０．４ｃｍ２／Ｖｓであり、導体化抵抗が２．３２ｋΩ／ｃｍ２である。すなわち、酸化防止膜を具備することによって、電子移動度を向上させることができ、導体化抵抗を下げることができる。このような酸化防止膜は、メタルと接触時にオーミックコンタクト（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）形成に用いられてもよい。
【００６６】
表３は、Ｓｉの代わりに水素（Ｈ）を導体化領域に拡散させて酸化防止膜を形成したとき、熱処理前と熱処理後の電子移動度及び導体化抵抗を比較した表である。
【００６７】
【表３】
2020174174.tif 000005
【００６８】
Ｓｉの代わりにＨを拡散させて酸化防止膜を形成した場合、熱処理前には、電子移動度及び導体化抵抗が、Ｓｉを拡散させて酸化防止膜を形成した場合と差異がない。
【００６９】
しかし、熱処理後には熱処理前に比べて、電子移動度が１１ｃｍ２／Ｖｓから９ｃｍ２／Ｖｓと減少し、導体化抵抗も２．１７ｋΩ／ｃｍ２から７．４ｋΩ／ｃｍ２と増加する。すなわち、Ｈを拡散させて酸化防止膜を形成する場合、酸化防止膜が熱に弱いため、熱処理時に電子移動度が低下し、導体化抵抗が増加する。
【００７０】
本発明の実施例によってＳｉを拡散させて酸化防止膜を形成する場合、電子移動度は１０．４ｃｍ２／Ｖｓであり、導体化抵抗は２．３２ｋΩ／ｃｍ２であって、Ｈを拡散させて酸化防止膜を形成する場合に比べて、電子移動度が高く、導体化抵抗が低い。すなわち、Ｓｉを拡散させる場合、Ｈを拡散させる場合に比べて、熱に安定した導体化領域を確保することができる。
【００７１】
すなわち、このような製造方法によってアクティブ層のソース１３２及びドレイン領域１３３上に、アクティブ層にＳｉが拡散された酸化防止膜２３１，２３２を具備することによって、酸化防止膜２３１，２３２の酸素濃度をチャネル領域の略２０〜８０％と低く保つことができ、熱に安定した導体化領域を確保することができる。
【００７２】
このような本発明に係る薄膜トランジスタは、液晶表示装置及び有機電界発光素子などの表示装置に適用されたり、基板上に形成されるゲート駆動部などの駆動回路のスイッチング素子として適用される。
【００７３】
表４には、ソース及びドレイン領域に拡散されたＳｉ量による面抵抗を示す。
【００７４】
【表４】
2020174174.tif 000006
【００７５】
表４を参照すると、ソース及びドレイン領域に拡散されたＳｉ量が４×１０２２ａｔｏｍｓ／ｃｍ３を超えると、面抵抗は１０ｋΩ／ｃｍ２以上に増加する。また、ソース及びドレイン領域に拡散されたＳｉ量が１×１０２２ａｔｏｍｓ／ｃｍ３未満であれば、面抵抗は１つの地点（面抵抗が３．４ｋΩ／ｃｍ２である。）を除く大部分の地点で５ｋΩ／ｃｍ２以上に増加し得る。しかし、ソース及びドレイン領域に拡散されたＳｉ量が１×１０２２ａｔｏｍｓ３／ｃｍ〜４×１０２２ａｔｏｍｓ／ｃｍ３であれば、面抵抗を５ｋΩ／ｃｍ２未満の低いレベルに維持することができる。
【００７６】
液晶表示装置に適用される本発明に係る薄膜トランジスタは、図６Ａに示すように、液晶セルＣｌｃを駆動する。薄膜トランジスタＴＦＴは、スキャンラインＳＬからのゲートオン電圧によってオン状態にされて、データラインＤＬのデータ信号が液晶セルＣｌｃの画素電極に供給され、液晶セルＣｌｃは、画素電極と対向する共通電極に供給された共通電圧Ｖｃｏｍとデータ信号との差だけの電圧が印加され、ゲートオフ電圧によってオフ状態にされて、液晶セルＣｌｃに印加された電圧が保たれるようにする。液晶セルＣｌｃは、印加された電圧によって液晶を駆動して光透過率を調節することによって画像を具現する。
【００７７】
有機電界発光装置に適用される本発明に係る薄膜トランジスタは、図６Ｂに示すように、発光ダイオードＯＬＥＤを駆動する駆動トランジスタＴｒ＿Ｄ及びスイッチングトランジスタＴｒ＿Ｓｗに適用される。
【００７８】
スイッチングトランジスタＴｒ＿Ｓｗは、スキャンラインＳＬを通して供給されたゲート電圧に応答して、データラインＤＬを通して供給されるデータ信号がストレージキャパシタＣｓｔにデータ電圧として保存されるようにスイッチング動作する。
【００７９】
駆動トランジスタＴｒ＿Ｄは、ストレージキャパシタＣｓｔに保存されたデータ電圧によって高電位ライン（ＶＤＤ）と低電位ライン（ＶＳＳ）との間に駆動電流が流れるように動作する。
【００８０】
有機発光ダイオードＯＬＥＤは、駆動トランジスタＴｒ＿Ｄと接続された陽極、発光層を介在して陽極と対向する陰極を具備し、このような有機発光ダイオードＯＬＥＤは、駆動トランジスタＴｒ＿Ｄによって形成された駆動電流によって光を発光するように動作する。
【００８１】
以上の説明は、本発明を例示的に説明したものに過ぎず、本発明の属する技術の分野における通常の知識を有する者にとって、本発明の技術的思想から逸脱しない範囲で様々な変形が可能であろう。したがって、本発明の明細書に開示された実施例は、本発明を限定するものではない。本発明の範囲は、添付の特許請求の範囲によって解釈されなければならず、それと均等な範囲内における技術はいずれも本発明の範囲に含まれるものとして解釈されるべきであろう。
【符号の説明】
【００８２】
１２０    基板
１３０    アクティブ層
１３１    チャネル領域
１３２    ソース領域
１３３    ドレイン領域
１４０    ゲート絶縁膜
１５０    ゲート電極
１６０    層間絶縁膜
１６１    第１コンタクトホール
１６２    第２コンタクトホール
１７１    ソース電極
１７２    ドレイン電極
１８０    パッシベーション膜
１９０    画素電極
【図１】
2020174174.tif 000007
【図２】
2020174174.tif 000008
【図３】
2020174174.tif 000009
【図４Ａ】
2020174174.tif 000010
【図４Ｂ】
2020174174.tif 000011
【図４Ｃ】
2020174174.tif 000012
【図４Ｄ】
2020174174.tif 000013
【図４Ｅ】
2020174174.tif 000014
【図４Ｆ】
2020174174.tif 000015
【図４Ｇ】
2020174174.tif 000016
【図５Ａ】
2020174174.tif 000017
【図５Ｂ】
2020174174.tif 000018
【図６Ａ】
2020174174.tif 000019
【図６Ｂ】
2020174174.tif 000020