(57)【要約】【課題】弾性波素子の破損が抑制された高周波デバイスを提供する。【解決手段】高周波デバイス１００は、回路基板２０および回路基板の下面２１ａにそれぞれ設けられた弾性波素子１０および外部と接続するための端子を有する。回路基板２０は、複数の誘電体層２０ａ−２０ｆと、少なくとも１つの誘電体層の上に設けられた複数の配線パターン２２ａ−２２ｅにより形成された受動素子（Ｃ１、Ｃ２およびＬ）を有する。弾性波素子１０は、経路Ｌ２を介し回路基板２０内に設けられた受動素子（Ｃ１、Ｃ２およびＬ）と接続し、経路Ｌ３を介し前記端子と接続される。【選択図】図２
2020127089.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層と、前記複数の誘電体層の少なくとも１つの誘電体層の上に設けられた複数の配線パターンと、前記複数の配線パターンの少なくとも１つの配線パターンにより形成された受動素子と、を備え、前記複数の誘電体層の積層方向で最も端の誘電体層の表面である第１面を有する回路基板と、
前記第１面に設けられ、前記受動素子と前記回路基板内の第１経路を介し電気的に接続され、外部と接続するための端子と、
前記第１面上に設けられ、前記受動素子と前記回路基板内の第２経路を介し電気的に接続された弾性波素子と、
を備える高周波デバイス。
【請求項２】
前記第１面に設けられたグランド端子を更に備え、
前記端子は、第１信号端子であり、
前記受動素子は、前記回路基板の前記積層方向の中心より前記第１面側の第１領域に設けられた第１キャパシタを含み、
前記弾性波素子は弾性波共振器を含み、
前記第１キャパシタの一端は前記第１信号端子に前記第１経路を介し電気的に接続され、
前記第１キャパシタの他端は前記弾性波共振器の一端に前記第２経路を介し電気的に接続され、
前記弾性波共振器の他端は前記グランド端子に前記回路基板内の第３経路を介し電気的に接続されている請求項１に記載の高周波デバイス。
【請求項３】
前記第２経路および前記第３経路の合計の長さは、前記回路基板の厚さと、前記第１キャパシタの他端と前記回路基板の前記第１面と反対側の表面である第２面との距離と、の合計より短い請求項２に記載の高周波デバイス。
【請求項４】
前記第１面に設けられた第２信号端子を更に備え、
前記受動素子は、前記第１領域に設けられた第２キャパシタと、前記回路基板の前記積層方向の中心より前記回路基板の前記第１面と反対側の表面である第２面側の第２領域に設けられたインダクタと、を含み、
前記第２キャパシタの一端は、前記第１キャパシタの他端および前記弾性波共振器の一端に電気的に接続され、
前記第２キャパシタの他端は、前記第２信号端子に電気的に接続され、
前記インダクタは、前記第１信号端子および前記第２信号端子の間の経路において前記第１キャパシタおよび前記第２キャパシタと並列接続されている請求項２または３に記載の高周波デバイス。
【請求項５】
前記弾性波共振器、前記第１キャパシタ、前記第２キャパシタおよび前記インダクタはローパスフィルタを形成し、
前記弾性波共振器の共振周波数は前記ローパスフィルタの通過帯域より高い請求項４に記載の高周波デバイス。
【請求項６】
前記弾性波共振器および前記第２経路および前記第３経路により形成される共振回路の共振周波数は前記弾性波共振器の共振周波数より高い請求項５に記載の高周波デバイス。
【請求項７】
前記受動素子は、前記回路基板の前記積層方向の中心より前記第１面側の第１領域に設けられたキャパシタと、前記回路基板の前記中心より前記回路基板の前記第１面と反対側の表面である第２面側の第２領域に設けられたインダクタと、を含み、
前記キャパシタは前記弾性波素子に前記第２経路を介し電気的に接続され、
前記インダクタは前記弾性波素子に前記キャパシタを介して電気的に接続されている請求項１に記載の高周波デバイス。
【請求項８】
前記積層方向における前記第１面から前記端子の前記第１面と反対側の前記回路基板の表面まで高さは前記第１面から前記弾性波素子の前記第１面と反対の面までの高さより大きい請求項１から７のいずれか一項に記載の高周波デバイス。
【請求項９】
前記端子は、半田からなる外層と、前記半田の融点より高い融点を有し前記外層に囲まれたコアと、を備え、前記積層方向における前記コアの幅は前記第１面から前記弾性波素子の前記第１面と反対の面までの高さより大きい請求項８に記載の高周波デバイス。
【請求項１０】
前記回路基板の前記第１面と反対側の表面である第２面に設けられた方向識別マークを備える請求項１から９のいずれか一項に記載の高周波デバイス。
【請求項１１】
請求項１から１０のいずれか一項に記載の高周波デバイスを含むマルチプレクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波デバイスおよびマルチプレクサに関し、例えば弾性波素子を有する高周波デバイスおよびマルチプレクサに関する。
【背景技術】
【０００２】
キャパシタおよびインダクタにより形成されたＬＣ回路に、弾性波共振器を設けるフィルタが知られている（例えば特許文献１、２）。回路基板に弾性波素子を実装することが知られている（例えば特許文献３）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１８−１２９６８０号公報
【特許文献２】特開２０１８−１２９６８３号公報
【特許文献３】特開２０１４−１４１３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
回路基板に弾性波素子を内蔵すると、回路基板を形成するときの熱および圧力により弾性波素子が劣化する。回路基板の上面に弾性波素子を搭載すると、衝撃等により、弾性波素子が破壊される可能性がある。
【０００５】
本発明は、上記課題に鑑みなされたものであり、弾性波素子の破損を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、積層された複数の誘電体層と、前記複数の誘電体層の少なくとも１つの誘電体層の上に設けられた複数の配線パターンと、前記複数の配線パターンの少なくとも１つの配線パターンにより形成された受動素子と、を備え、前記複数の誘電体層の積層方向で最も端の誘電体層の表面である第１面を有する回路基板と、前記第１面に設けられ、前記受動素子と前記回路基板内の第１経路を介し電気的に接続され、外部と接続するための端子と、前記第１面上に設けられ、前記受動素子と前記回路基板内の第２経路を介し電気的に接続された弾性波素子と、を備える高周波デバイスである。
【０００７】
上記構成において、前記第１面に設けられたグランド端子を更に備え、前記端子は、第１信号端子であり、前記受動素子は、前記回路基板の前記積層方向の中心より前記第１面側の第１領域に設けられた第１キャパシタを含み、前記弾性波素子は弾性波共振器を含み、前記第１キャパシタの一端は前記第１信号端子に前記第１経路を介し電気的に接続され、前記第１キャパシタの他端は前記弾性波共振器の一端に前記第２経路を介し電気的に接続され、前記弾性波共振器の他端は前記グランド端子に前記回路基板内の第３経路を介し電気的に接続されている構成とすることができる。
【０００８】
上記構成において前記第２経路および前記第３経路の合計の長さは、前記回路基板の厚さと、前記第１キャパシタの他端と前記回路基板の前記第１面と反対側の表面である第２面との距離と、の合計より短い構成とすることができる。
【０００９】
上記構成において、前記受動素子は、前記第１領域に設けられた第２キャパシタと、前記回路基板の前記積層方向の中心より前記回路基板の前記第１面と反対の最表面である第２面側の第２領域に設けられたインダクタと、を含み、前記１または複数の端子は、第２信号端子を含み、前記第２キャパシタの一端は、前記第１キャパシタの他端および前記弾性波共振器の一端に電気的に接続され、前記第２キャパシタの他端は、前記第２信号端子に電気的に接続され、前記インダクタは、前記第１信号端子および前記第２信号端子の間において前記第１キャパシタおよび前記第２キャパシタと並列接続されている構成とすることができる。
【００１０】
上記構成において、前記弾性波共振器、前記第１キャパシタ、前記第２キャパシタおよび前記インダクタはローパスフィルタを形成し、前記弾性波共振器の共振周波数は前記ローパスフィルタの通過帯域より高い構成とすることができる。
【００１１】
上記構成において、前記弾性波共振器および前記第２経路および前記第３経路により形成される共振回路の共振周波数は前記弾性波共振器の共振周波数より高い構成とすることができる。
【００１２】
上記構成において、前記受動素子は、前記回路基板の前記積層方向の中心より前記第１面側の第１領域に設けられたキャパシタと、前記回路基板の前記中心より前記回路基板の前記第１面と反対側の表面である第２面側の第２領域に設けられたインダクタと、を含み、前記キャパシタは前記弾性波素子に前記第２経路を介し電気的に接続され、前記インダクタは前記弾性波素子に前記キャパシタを介して電気的に接続されている構成とすることができる。
【００１３】
上記構成において、前記積層方向における前記第１面から前記端子の前記第１面と反対側の前記回路基板の表面まで高さは前記第１面から前記弾性波素子の前記第１面と反対の面までの高さより大きい構成とすることができる。
【００１４】
上記構成において、前記端子は、半田からなる外層と、前記半田の融点より高い融点を有し前記外層に囲まれたコアと、を備え、前記積層方向における前記コアの幅は前記第１面から前記弾性波素子の前記第１面と反対の面までの高さより大きい構成とすることができる。
【００１５】
上記構成において、前記回路基板の前記第１面と反対側の表面である第２面に設けられた方向識別マークを備える構成とすることができる。
【００１６】
本発明は、上記高周波デバイスを含むマルチプレクサである。
【発明の効果】
【００１７】
本発明によれば、弾性波素子の破損を抑制することができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、実施例１に係る高周波デバイスの回路図である。
【図２】図２は、実施例１に係るフィルタの断面図である。
【図３】図３（ａ）は、実施例１における弾性波共振器の平面図であり、図３（ｂ）は、実施例１における別の弾性波共振器の断面図である。
【図４】図４は、実施例１における弾性波素子の断面図である。
【図５】図５（ａ）および図５（ｂ）は、実施例１に係るフィルタの製造方法を示す断面図（その１）である。
【図６】図６（ａ）および図６（ｂ）は、実施例１に係るフィルタの製造方法を示す断面図（その２）である。
【図７】図７は、比較例１に係る高周波デバイスの断面図である。
【図８】図８は、比較例１の等価回路を示す図である。
【図９】図９（ａ）は、実施例１に係る高周波デバイスの断面図、図９（ｂ）は、等価回路である。
【図１０】図１０（ａ）は、比較例１に係る高周波デバイスの断面図、図１０（ｂ）は、等価回路である。
【図１１】図１１は、実施例１および比較例１の通過特性の模式図である。
【図１２】図１２は、実施例１の変形例１に係る高周波デバイスの回路図である。
【図１３】図１３（ａ）および図１３（ｂ）は、実施例１の変形例２に係る高周波デバイスを実装基板に実装した断面図および平面図である。
【図１４】図１４は、実施例１の変形例３に係る高周波デバイスを実装基板に実装した平面図である。
【図１５】図１５は、実施例２に係るダイプレクサの回路図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照し本発明の実施例について説明する。
【実施例１】
【００２０】
実施例１は、高周波デバイスとしてフィルタの例である。図１は、実施例１に係る高周波デバイスの回路図である。図１に示すように、実施例１に係る高周波デバイス１００は、共振回路６０と弾性波共振器Ｒを備えている。共振回路６０は、キャパシタＣ１、Ｃ２およびインダクタＬを備えている。キャパシタＣ１およびＣ２は端子Ｔ１とＴ２との間に互いに直列接続されている。インダクタＬは、端子Ｔ１とキャパシタＣ１との間のノードＮ１と、端子Ｔ２とキャパシタＣ２との間にノードＮ２と、の間にキャパシタＣ１およびＣ２と並列接続されている。弾性波共振器Ｒの一端はキャパシタＣ１とＣ２との間のノードＮ３に接続され、他端はグランド端子Ｔｇに接続されている。
【００２１】
高周波デバイス１００は、ローパスフィルタまたはハイパスフィルタとして機能する。高周波デバイス１００は端子Ｔ１に入力する高周波信号のうち通過帯域の信号を端子Ｔ２に通過させ、他の帯域の信号を抑圧する。例えば、キャパシタＣ１およびＣ２のキャパシタンスを５．５ｐＦ、インダクタＬのインダクタンスを１．５ｎＨ、弾性波共振器Ｒの共振周波数および反共振周波数をそれぞれ２．２６ＧＨｚおよび２．３３ＧＨｚとする。これにより、高周波デバイス１００は共振周波数より低い周波数帯域を通過帯域とするローパスフィルタとして機能する。
【００２２】
例えば、キャパシタＣ１およびＣ２のキャパシタンスを７．１ｐＦ、インダクタＬのインダクタンスを２ｎＨ、弾性波共振器Ｒの共振周波数および反共振周波数をそれぞれ２．２６ＧＨｚおよび２．３３ＧＨｚとする。これにより、高周波デバイス１００は共振周波数より高い周波数帯域を通過帯域とするハイパスフィルタとして機能する。弾性波共振器の共振周波数を通過帯域の近傍に設けることにより、通過帯域から阻止帯域への変移が急峻なフィルタを実現できる。
【００２３】
図２は、実施例１に係るフィルタの断面図である。図２に示すように、誘電体層２０ａから２０ｆの積層方向をＺ方向、誘電体層２０ａから２０ｆの平面方向をＸ方向およびＹ方向とする。回路基板２０では、Ｚ方向に複数の誘電体層２０ａから２０ｆが積層されている。誘電体層２０ａの下面が回路基板２０の下面２１ａ（すなわち複数の誘電体層２０ａから２０ｆのＺ方向で最も端の誘電体層の表面である第１面）であり、誘電体層２０ｆの上面が回路基板２０の上面２１ｂ（すなわち下面２１ａの反対側の表面である第２面）である。領域６６ａは回路基板２０におけるＺ方向の中心６４より下面２１ａ側の第１領域であり、領域６６ｂは中心６４より上面２１ｂ側の第２領域である。
【００２４】
誘電体層２０ａから２０ｅの上にそれぞれ配線パターン２２ａから２２ｅが設けられている。誘電体層２０ａから２０ｅを貫通するビア配線２４ａから２４ｅが設けられている。回路基板２０の上面２１ｂには方向識別マーク２１が設けられている。回路基板２０の下面２１ａには端子２３、２５ａおよび２５ｂが設けられている。端子２３は、端子Ｔ１、Ｔ２およびグランド端子Ｔｇを含む。端子２３にバンプ２６が設けられている。弾性波素子１０の端子３３はバンプ２８を介し端子２５ａおよび２５ｂに接合されている。これにより弾性波素子１０は端子２５ａおよび２５ｂに実装されている。
【００２５】
配線パターン２２ｂと２２ｃとは誘電体層２０ｃを挟み対向する。これにより、配線パターン２２ｂ、２２ｃおよび誘電体層２０ｃによりキャパシタＣ１およびＣ２が形成される。配線パターン２２ｄおよび２２ｅはインダクタＬを形成する。キャパシタＣ１およびＣ２は回路基板２０の領域６６ａに設けられ、インダクタＬは回路基板２０の領域６６ｂに設けられている。
【００２６】
キャパシタＣ１およびＣ２と端子Ｔ１およびＴ２とは配線パターン２２ｃおよびビア配線２４ａから２４ｃを介し電気的に接続される。インダクタＬと端子Ｔ１およびＴ２とはビア配線２４ａから２４ｅを介し電気的に接続されている。配線パターン２２ｃと端子Ｔ１に接続されたビア配線２４ａから２４ｃとが接続するノードがノードＮ１であり、配線パターン２２ｃと端子Ｔ２に接続されたビア配線２４ａから２４ｃとが接続するノードがノードＮ２である。経路Ｌ１はノードＮ１と端子Ｔ１とを接続する経路である。
【００２７】
キャパシタＣ１およびＣ２はビア配線２４ａおよび２４ｂを介し端子２５ｂに電気的に接続されている。端子２５ａはビア配線２４ａおよび配線パターン２２ａを介しグランド端子Ｔｇに電気的に接続されている。配線パターン２２ｂと端子２５ｂに接続されたビア配線２４ａおよび２４ｂとが接続するノードがノードＮ３である。経路Ｌ２はノードＮ３と端子２５ｂとを接続する経路である。経路Ｌ３は端子２５ａとグランド端子Ｔｇとを接続する経路である。
【００２８】
誘電体層２０ａから２０ｆは、例えばセラミック材料等の無機絶縁体または樹脂等の有機絶縁体からなる。誘電体層２０ａから２０ｆは、例えば主成分としてシリコン（Ｓｉ）、カルシウム（Ｃａ）およびマグネシウム（Ｍｇ）の酸化物（例えばディオブサイドＣａＭｇＳｉ２Ｏ６）を含む。配線パターン２２ａから２２ｅ、端子２３、２５ａ、２５ｂおよび方向識別マーク２１は、例えば銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、金−パラジウム合金または銀−白金合金を含む金属層である。端子２３、２５ａ、２５ｂおよび方向識別マーク２１には、上記金属層上にニッケル等のメッキ層が設けられていてもよい。バンプ２６および２８は、例えば半田バンプ、金バンプまたは銅バンプ等の金属バンプである。端子２３とバンプ２６は、回路基板２０を外部と接続するための端子として機能する。
【００２９】
以下に、各寸法を例示する。回路基板２０の厚さＤ１は０．４ｍｍ、回路基板２０の下面とバンプ２６の下面との距離Ｄ２は０．３ｍｍ、回路基板２０の下面と弾性波素子１０の上面との距離Ｄ３は０．０２ｍｍ、弾性波素子１０の高さＤ４は０．１ｍｍ、回路基板２０の幅Ｗ１は２．５ｍｍである。Ｄ２はＤ３＋Ｄ４より大きいため、弾性波素子１０はバンプ２６により保護される。誘電体層２０ａから２０ｆは例えば６層から１２層である。
【００３０】
図３（ａ）は、実施例１における弾性波共振器の平面図であり、図３（ｂ）は、実施例１における別の弾性波共振器の断面図である。図３（ａ）の例では、弾性波共振器１２は弾性表面波共振器である。基板１１の上面にＩＤＴ（Interdigital Transducer）５０と反射器５２が設けられている。ＩＤＴ５０は、互いに対向する１対の櫛型電極５０ａを有する。櫛型電極５０ａは、複数の電極指５０ｂと複数の電極指５０ｂを接続するバスバー５０ｃとを有する。反射器５２は、ＩＤＴ５０の両側に設けられている。ＩＤＴ５０が基板１１に弾性表面波を励振する。基板１１は、例えば、タンタル酸リチウム基板、ニオブ酸リチウム基板または水晶基板等の圧電基板である。基板１１は、例えばサファイア基板、スピネル基板、アルミナ基板、水晶基板またはシリコン基板等の支持基板上に圧電基板が接合された複合基板でもよい。支持基板と圧電基板との間の酸化シリコン膜または窒化アルミニウム膜等の絶縁膜が設けられていてもよい。ＩＤＴ５０および反射器５２は例えばアルミニウム膜または銅膜により形成される。基板１１上にＩＤＴ５０および反射器５２を覆うように保護膜または温度補償膜が設けられていてもよい。
【００３１】
図３（ｂ）の例では、弾性波共振器１２は圧電薄膜共振器である。基板１１上に圧電膜５６が設けられている。圧電膜５６を挟むように下部電極５４および上部電極５８が設けられている。下部電極５４と基板１１との間に空隙５５が形成されている。圧電膜５６の少なくとも一部を挟み下部電極５４と上部電極５８とが対向する領域が共振領域５７である。共振領域５７内の下部電極５４および上部電極５８は圧電膜５６内に、厚み縦振動モードの弾性波を励振する。基板１１は、例えばサファイア基板、スピネル基板、アルミナ基板、ガラス基板、水晶基板またはシリコン基板である。下部電極５４および上部電極５８は例えばルテニウム膜等の金属膜である。圧電膜５６は例えば窒化アルミニウム膜である。
【００３２】
図４は、実施例１における弾性波素子の断面図である。図４に示すように、弾性波素子１０では、配線基板３０上に基板１１が搭載されている。配線基板３０は積層された複数の絶縁層３０ａおよび３０ｂを含む。絶縁層３０ａおよび３０ｂは、例えば樹脂層またはセラミックス層である。配線基板３０の上面に配線層３２ｂおよび環状金属層３６が設けられている。絶縁層３０ａ上に配線層３２ａが設けられている。絶縁層３０ａおよび３０ｂを貫通するビア配線３４ａおよび３４ｂが設けられている。配線基板３０の下面に端子３３が設けられている。配線層３２ａ、３２ｂ、ビア配線３４ａ、３４ｂおよび端子３３は、例えば銅層、金層、アルミニウム層またはニッケル層等の金属層である。
【００３３】
基板１１の下面に弾性波共振器１２および配線１４が設けられている。弾性波共振器１２は、図３（ａ）または図３（ｂ）に図示された弾性波共振器１２である。配線１４は、例えば銅層、金層およびアルミニウム層等の金属層である。配線１４と配線層３２ｂとはバンプ１６により接合されている。バンプ１６は、例えば金バンプ、銅バンプまたは半田バンプ等の金属バンプである。弾性波共振器１２が配線基板３０に空隙１８を介し対向するように、基板１１は、配線基板３０上にバンプ１６を用いフリップチップ実装されている。端子３３は、ビア配線３４ａ、配線層３２ａ、ビア配線３４ｂ、配線層３２ｂ、バンプ１６および配線１４を介し弾性波共振器１２に電気的に接続される。
【００３４】
基板１１を囲むように封止部３５が設けられている。封止部３５の下面は環状金属層３６に接合されている。封止部３５は、例えば半田等の金属または樹脂等の絶縁体である。基板１１および封止部３５の上面にリッド３８が設けられている。弾性波素子１０は弾性波共振器１２が封止されていないベアチップでもよい。リッド３８は、金属板または絶縁板である。図２では、端子３３がバンプ２８を介し回路基板２０の端子２５ａおよび２５ｂに接合される。
【００３５】
図５（ａ）から図６（ｂ）は、実施例１に係るフィルタの製造方法を示す断面図である。図５（ａ）から図６（ａ）は、図２と上下を逆に図示している。すなわち回路基板２０の下面２１ａが上に上面２１ｂが下に図示されている。図５（ａ）に示すように、回路基板２０を形成する。図５（ｂ）に示すように、端子２３にバンプ２８を用い弾性波素子１０を回路基板２０に実装する。バンプ２８は例えば半田バンプである。
【００３６】
図６（ａ）に示すように、端子２３にバンプ２６を形成する、バンプ２６はコア２６ａとコア２６ａを囲む外層２６ｂを含む。外層２６ｂは例えば半田層であり、例えば錫銀半田層である。コア２６ａは、外層２６ｂの融点より高い融点を有する金属または絶縁体からなり、例えば銅である。例えば外層２６ｂが錫銀の場合、コア２６ａの融点は２２０℃以上である。コア２６ａの高さＤ５はＤ３＋Ｄ４より大きい。図５（ｂ）の工程と図６（ａ）の工程との順番は逆でもよいし、図５（ｂ）の工程と図６（ａ）の工程とを同時に行ってもよい。以上により、実施例１に係るフィルタが完成する。
【００３７】
図６（ｂ）に示すように、実装基板４０の上面に端子４２が設けられている。端子４２にバンプ２６が接合する。これにより、高周波デバイス１００が実装基板４０に実装される。コア２６ａにより、弾性波素子１０の下面が実装基板４０に接触することを抑制できる。
【００３８】
［比較例１］
図７は、比較例１に係る高周波デバイスの断面図である。図７に示すように、比較例１に係る高周波デバイス１１０では、端子２５ａおよび２５ｂは回路基板２０の上面２１ｂに設けられている。弾性波素子１０は、回路基板２０の上面２１ｂに実装されている。端子Ｔ２５ｂとノードＮ３とはビア配線２４ｃから２４ｆを介し電気的に接続されている。端子Ｔ２５ａとグランド端子Ｔｇとはビア配線２４ａから２４ｆを介し電気的に接続されている。その他の構成は実施例１と同じであり説明を省略する。
【００３９】
比較例１では、弾性波素子１０は、端子２３およびバンプ２６が設けられた下面２１ａと反対の上面２１ｂに設けられている。このため、回路基板２０を実装基板４０に実装するときに、回路基板２０を保持するコレットが弾性波素子１０に接触する。このように、弾性波素子１０に上部から物体が接触する可能性がある。これにより、弾性波素子１０が破損する可能性がある。
【００４０】
実施例１によれば、図２のように、回路基板２０は、複数の誘電体層２０ａから２０ｆと、複数の配線パターン２２ａから２２ｅを備える。複数の配線パターン２２ａから２２ｅは、複数の誘電体層２０ａから２０ｆの少なくとも１つの誘電体層の上に設けられている。１または複数のキャパシタＣ１、Ｃ２およびインダクタＬ（受動素子）は、複数の配線パターン２２ａから２２ｅの少なくとも１つの配線パターンにより形成されている。端子２３およびバンプ２６（端子）は、回路基板２０の下面２１ａ（第１面）に設けられ、端子２３がキャパシタＣ１、Ｃ２およびインダクタＬと回路基板２０内の経路Ｌ１（第１経路）を介し電気的に接続されている。弾性波素子１０は、回路基板２０の下面２１ａ上に設けられ、キャパシタＣ１、Ｃ２およびインダクタＬと回路基板２０内の経路Ｌ２（第２経路）を介し電気的に接続されている。このように、弾性波素子１０が端子２３と回路基板２０の同じ下面２１ａに設けられているため、弾性波素子１０に上部から物体が接触することを抑制できる。
【００４１】
Ｚ方向における回路基板２０の下面２１ａからバンプ２６の下面（第１面と反対側の回路基板２０の表面）まで高さＤ２は下面２１ａから弾性波素子１０の下面（第１面と反対の面）までの高さＤ３＋Ｄ４より大きい。これにより、図６（ｂ）のように、高周波デバイス１００を実装基板４０に実装するときに、弾性波素子１０が実装基板４０と接触し、弾性波素子１０が破損されることを抑制できる。
【００４２】
さらに、図６（ｂ）のように、バンプ２６は、半田からなる外層２６ｂと、半田の融点より高い融点を有し外層２６ｂに囲まれたコア２６ａと、を備える。Ｚ方向におけるコア２６ａの高さＤ５は回路基板２０の下面２１ａから弾性波素子１０の下面までの高さＤ３＋Ｄ４より大きい。これにより、回路基板２０を実装基板４０に実装するときに、外層２６ｂの半田が溶融しても、弾性波素子１０が実装基板４０に接触することをより抑制できる。
【００４３】
比較例１では、図７のように、回路基板２０の上面２１ｂに弾性波素子１０が設けられているため、方向識別マーク２１の視認性が劣る。実施例１では、図２のように、方向識別マーク２１は、回路基板２０の上面２１ｂに設けられている。このように、回路基板２０の上面２１ｂに弾性波素子１０が搭載されていないため、方向識別マーク２１の視認性を向上できる。方向識別マーク２１は回路基板２０を上から見たときに回路基板２０の方向を識別するためのマークである。例えば、方向識別マーク２１に最も近い端子２３を特定の端子と識別できる。
【００４４】
図７のように、比較例１では、ノードＮ３と端子２５ｂとを接続する経路Ｌ２および端子２５ａとグランド端子Ｔｇとを接続する経路Ｌ３の長さは、各々回路基板２０の厚さＤ１程度となる。
【００４５】
図８は、比較例１の等価回路を示す図である。図８に示すように、比較例１では、ノードＮ３と弾性波共振器Ｒとの間に経路Ｌ２が接続され、弾性波共振器Ｒとグランド端子Ｔｇとの間に経路Ｌ３が接続されている。
【００４６】
経路Ｌ２およびＬ３の影響を検討するため、キャパシタＣ１と弾性波共振器Ｒを考える。図９（ａ）は、実施例１に係る高周波デバイスの断面図、図９（ｂ）は、等価回路である。図９（ａ）および図９（ｂ）に示すように、端子Ｔ１とグランド端子Ｔｇとの間にキャパシタＣ１と弾性波共振器Ｒが直列接続されている。キャパシタＣ１は、回路基板２０のＺ方向の中心６４より下の領域６６ａに設けられている。これは、インダクタＬを領域６６ａに設けると、インダクタＬと実装基板４０の金属層等との距離が短くなり、渦電流損等によりインダクタＬのＱ値が低下するためである。そこで、キャパシタＣ２を領域６６ａに設けると、ノードＮ３と端子２５ｂとの間の経路Ｌ２および端子２５ａとグランド端子Ｔｇとの間の経路Ｌ３の長さを短くできる。
【００４７】
図１０（ａ）は、比較例１に係る高周波デバイスの断面図、図１０（ｂ）は、等価回路である。図１０（ａ）および図１０（ｂ）に示すように、経路Ｌ２の長さは回路基板２０の厚さＤ１の１／２以上となり、経路Ｌ３の長さは厚さＤ１と同じまたは厚さ１より大きくなる。
【００４８】
図９（ｂ）および図１０（ｂ）のように、弾性波共振器Ｒと経路Ｌ２およびＬ３とは直列共振回路６２を形成する。直列共振回路６２の共振周波数ｆ０は、ｆ０＝１／（２π√（Ｌ０×Ｃ０））である。Ｌ０は経路Ｌ２およびＬ３のインダクタンス、Ｃ０は弾性波共振器Ｒのキャパシタンスである。キャパシタンスＣ０は例えば１ｐＦから３ｐＦである。経路Ｌ２とＬ３のインダクタンスが大きくなると、共振周波数ｆ０は低くなる。
【００４９】
図１１は、実施例１および比較例１の通過特性の模式図である。図１１に示すように、実施例１では、通過帯域Ｐａｓｓの高周波側に減衰極Ａ１からＡ３が形成されている。減衰極Ａ１は主に弾性波共振器Ｒの共振周波数により形成される減衰極である。減衰極Ａ２は主に共振回路６０により形成される減衰極である。減衰極Ａ３は主に直列共振回路６２の共振周波数ｆ０により形成される減衰極である。３つの減衰極Ａ１からＡ３を形成することで、通過帯域Ｐａｓｓの高周波側の阻止帯域の広帯域にできる。
【００５０】
比較例１では、経路Ｌ２およびＬ３が長いため経路Ｌ２およびＬ３のインダクタンスが大きくなり、直列共振回路６２の共振周波数ｆ０が低くなる。このため、減衰極Ａ２とＡ３とが合体し減衰極Ａ４となる。これにより、阻止帯域が狭くなってしまう。実施例１では、弾性波素子１０を下面２１ａに搭載することにより、経路Ｌ２およびＬ３を短くできる。よって、阻止帯域を広帯域にできる。
【００５１】
実施例１では、キャパシタＣ１（第１キャパシタ）の一端は端子Ｔ１（第１信号端子）に第１経路Ｌ１を介し電気的に接続されている。キャパシタＣ１の他端は弾性波共振器Ｒの一端に経路Ｌ２を介し電気的に接続されている。弾性波共振器Ｒの他端はグランド端子Ｔｇに回路基板２０内の経路Ｌ３（第３経路）を介し電気的に接続されている。これにより、図９（ａ）および図９（ｂ）のように、経路Ｌ２およびＬ３を短くできる。
【００５２】
実施例１では、経路Ｌ２およびＬ３の合計の長さは、回路基板２０の厚さＤ１およびキャパシタＣ１の他端と回路基板２０の上面２１ｂ（第２面）との距離との合計より短い。これにより、経路Ｌ２およびＬ３の合計の長さを比較例１より短くできる。
【００５３】
キャパシタＣ２（第２キャパシタ）の一端は、キャパシタＣ１の他端および弾性波共振器Ｒの一端（すなわちノードＮ３）に電気的に接続されている。キャパシタＣ２の他端は、端子Ｔ２（第２信号端子）に電気的に接続されている。インダクタＬは、端子Ｔ１およびＴ２の間の経路においてキャパシタＣ１およびキャパシタＣ２と並列接続されている。これにより、ローパスフィルタまたはハイパスフィルタを実現できる。フィルタの阻止帯域を広帯域化できる。
【００５４】
弾性波共振器Ｒ、キャパシタＣ１、Ｃ２およびインダクタＬはローパスフィルタを形成する。図１１のように、弾性波共振器の共振周波数はローパスフィルタの通過帯域Ｐａｓｓより高い。これにより、通過帯域と阻止帯域との変移領域を急峻にできる。
【００５５】
図１１のように、弾性波共振器Ｒおよび経路Ｌ１およびＬ２により形成される直列共振回路６２の共振周波数ｆ０は弾性波共振器Ｒの共振周波数より高い。これにより、阻止帯域を広帯域化できる。
【００５６】
主に共振回路６０に起因する減衰極Ａ２は、主に弾性波共振器Ｒの共振周波数に起因する減衰極Ａ１と、主に直列共振回路６２の共振周波数ｆ０に起因する減衰極Ａ３の間に位置することが好ましい。これにより、ローパスフィルタの阻止帯域を広帯域化できる。比較例１のように、経路Ｌ１およびＬ２が長くなることにより共振周波数ｆ０が低周波数にシフトし、減衰極Ａ２とＡ３とが合体することを抑制できる。
【００５７】
キャパシタを領域６６ｂに設け、インダクタを領域６６ａに設けてもよいが、インダクタＬのＱ値を向上させるため、１または複数のインダクタＬを領域６６ｂ（第２領域）に設け、１または複数のキャパシタＣ１およびＣ２を領域６６ａ（第１領域）に設けることが好ましい。実施例１および比較例１では、キャパシタＣ１およびＣ２は弾性波共振器Ｒに経路Ｌ２を介し電気的に接続され、インダクタＬは弾性波共振器ＲにキャパシタＣ１およびＣ２を介してのみ電気的に接続される回路構成である。この場合、比較例１では図７のように、経路Ｌ２およびＬ３はインダクタＬが設けられた誘電体層２０ｄから２０ｆを通過する。ビア配線２４ａから２４ｆの直径は例えば１０μｍから１２０μｍである。ビア配線２４ａから２４ｆの含めた周囲の領域には配線パターン２２ａから２２ｅを設けることはできない。その領域の直径は１１０μｍから２００μｍである。よって、比較例１では、配線パターン２２ｄおよび２２ｅを設けることのできる平面面積が小さくなり高周波デバイス１１０が大型化する。実施例１では、経路Ｌ２およびＬ３が誘電体層２０ｄから２０ｆを通過しないため、配線パターン２２ｄおよび２２ｅを設けることのできる平面面積が大きくなり高周波デバイス１１０を小型化できる。
【００５８】
［実施例１の変形例１］
図１２は、実施例１の変形例１に係る高周波デバイスの回路図である。図１２のように、高周波デバイス１０２では、端子Ｔ１とＴ２との間に弾性波共振器Ｒが接続されている。弾性波共振器Ｒと端子Ｔ１との間のノードＮ１と、弾性波共振器Ｒと端子Ｔ２との間のノードＮ２と、の間に弾性波共振器Ｒと並列にキャパシタＣ１およびＣ２が並列接続されている。キャパシタＣ１およびＣ２はノードＮ１とＮ２との間に互いに直列接続されている。キャパシタＣ１とＣ２との間のノードＮ３とグランド端子Ｔｇとの間にインダクタＬが接続されている。弾性波共振器ＲとノードＮ１およびＮ２との間に経路Ｌ５およびＬ６が形成される。その他の構成は実施例１と同じであり説明を省略する。
【００５９】
例えば、キャパシタＣ１およびＣ２のキャパシタンスを０．２ｐＦ、インダクタＬのインダクタンスを９．１ｎＨ、弾性波共振器Ｒの共振周波数および反共振周波数をそれぞれ２．２６ＧＨｚおよび２．３３ＧＨｚとする。これにより、高周波デバイス１００は共振周波数より低い周波数帯域を通過帯域とするローパスフィルタとして機能する。
【００６０】
例えば、キャパシタＣ１およびＣ２のキャパシタンスを０．４ｐＦ、インダクタＬのインダクタンスを８．２ｎＨ、弾性波共振器Ｒの共振周波数および反共振周波数をそれぞれ２．２６ＧＨｚおよび２．３３ＧＨｚとする。これにより、高周波デバイス１００は共振周波数より高い周波数帯域を通過帯域とするハイパスフィルタとして機能する。
【００６１】
実施例１の変形例１では、経路Ｌ５およびＬ６の長さを短くできる。なお、実施例１の変形例１のように、端子Ｔ１とＴ２との間に弾性波共振器Ｒを接続する場合、回路特性上の要求に応じ弾性波共振器Ｒのキャパシタンスは小さくてもよい、よって、経路Ｌ５およびＬ６が大きくても実施例１ほど特性に影響しにくい。
【００６２】
実施例１およびその変形例１のように、受動素子はキャパシタおよびインダクタの少なくとも一方であればよい。弾性波共振器Ｒの共振周波数はフィルタの通過帯域の外に位置する。これにより、通過帯域と阻止帯域との間の急峻性を高くすることができる。弾性波共振器Ｒの共振周波数は通過帯域内に位置していてもよい。弾性波共振器Ｒの共振周波数は例えば０．７ＧＨｚから１００ＧＨｚであり、好ましくは０．７ＧＨｚから１０ＧＨｚである。
【００６３】
［実施例1の変形例２］
図１３（ａ）および図１３（ｂ）は、実施例１の変形例２に係る高周波デバイスを実装基板に実装した断面図および平面図である。なお、断面図と平面図とは一致していない。図１３（ａ）および図１３（ｂ）に示すように、端子２３、２５ａおよび２５ｂにバンプが設けられていない。実装基板４０の上面に凹部４４が設けられている。弾性波素子１０は凹部４４内に収まる。その他の構成は実施例１と同じであり説明を省略する。
【００６４】
［実施例１の変形例３］
図１４は、実施例１の変形例３に係る高周波デバイスを実装基板に実装した平面図である。図１４に示すように、実装基板４０は回路基板２０と同じ大きさまたは回路基板２０より小さい。その他の構成は実施例１の変形例２と同じであり説明を省略する。
【００６５】
実施例１の変形例２および３のように、端子２３の高さは弾性波素子１０より低くてもよい。
【実施例２】
【００６６】
図１５は、実施例２に係るダイプレクサの回路図である。図１５に示すように、共通端子ＴＡと端子ＴＨとの間にハイパスフィルタ４６が接続されている。共通端子ＴＡと端子ＴＬとの間にローパスフィルタ４８が接続されている。ハイパスフィルタは、共通端子ＴＡまたは端子ＴＨから入力された高周波信号のうち通過帯域の信号を端子ＴＨまたは共通端子ＴＡに通過させ、他の周波数の信号を抑圧する。ローパスフィルタ４８は、共通端子ＴＡまたは端子ＴＬから入力された高周波信号のうち通過帯域の信号を端子ＴＬまたは共通端子ＴＡに通過させ、他の周波数の信号を抑圧する。ハイパスフィルタ４６およびローパスフィルタ４８の少なくとも１つの代わりにバンドパスフィルタでもよい。ハイパスフィルタ４６およびローパスフィルタ４８の少なくとも１つを実施例１およびその変形例の高周波デバイスとすることができる。
【００６７】
マルチプレクサとしてダイプレクサを例に説明したがトリプレクサまたはクワッドプレクサでもよい。
【００６８】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６９】
１０  弾性波素子
１２  弾性波共振器
２０  回路基板
２０ａ−２０ｆ  誘電体層
２１  方向識別マーク
２１ａ  回路基板の下面
２１ｂ  回路基板の上面
２２ａ−２２ｅ  配線パターン
２４ａ−２４ｆ  ビア配線
２３、２５  端子
２６、２８  バンプ
４６  ハイパスフィルタ
４８  ローパスフィルタ
５０  回路基板の中心
５２ａ、５２ｂ  領域
６０  共振回路
６２  直列共振回路
【図１】
2020127089.tif 000003
【図２】
2020127089.tif 000004
【図３】
2020127089.tif 000005
【図４】
2020127089.tif 000006
【図５】
2020127089.tif 000007
【図６】
2020127089.tif 000008
【図７】
2020127089.tif 000009
【図８】
2020127089.tif 000010
【図９】
2020127089.tif 000011
【図１０】
2020127089.tif 000012
【図１１】
2020127089.tif 000013
【図１２】
2020127089.tif 000014
【図１３】
2020127089.tif 000015
【図１４】
2020127089.tif 000016
【図１５】
2020127089.tif 000017
【手続補正書】
【提出日】令和1年12月16日(2019.12.16)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
図５（ａ）から図６（ｂ）は、実施例１に係るフィルタの製造方法を示す断面図である。図５（ａ）から図６（ａ）は、図２と上下を逆に図示している。すなわち回路基板２０の下面２１ａが上に上面２１ｂが下に図示されている。図５（ａ）に示すように、回路基板２０を形成する。図５（ｂ）に示すように、バンプ２８を用い弾性波素子１０を回路基板２０に実装する。バンプ２８は例えば半田バンプである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
Ｚ方向における回路基板２０の下面２１ａからバンプ２６の下面（第１面から最も遠い表面）まで高さＤ２は下面２１ａから弾性波素子１０の下面（第１面から最も遠い面）までの高さＤ３＋Ｄ４より大きい。これにより、図６（ｂ）のように、高周波デバイス１００を実装基板４０に実装するときに、弾性波素子１０が実装基板４０と接触し、弾性波素子１０が破損されることを抑制できる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
図１０（ａ）は、比較例１に係る高周波デバイスの断面図、図１０（ｂ）は、等価回路である。図１０（ａ）および図１０（ｂ）に示すように、経路Ｌ２の長さは回路基板２０の厚さＤ１の１／２以上となり、経路Ｌ３の長さは厚さＤ１と同じまたは厚さＤ１より大きくなる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
図１１のように、弾性波共振器Ｒおよび経路Ｌ２およびＬ３により形成される直列共振回路６２の共振周波数ｆ０は弾性波共振器Ｒの共振周波数より高い。これにより、阻止帯域を広帯域化できる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
例えば、キャパシタＣ１およびＣ２のキャパシタンスを０．２ｐＦ、インダクタＬのインダクタンスを９．１ｎＨ、弾性波共振器Ｒの共振周波数および反共振周波数をそれぞれ２．２６ＧＨｚおよび２．３３ＧＨｚとする。これにより、高周波デバイス１０２は共振周波数より低い周波数帯域を通過帯域とするローパスフィルタとして機能する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
例えば、キャパシタＣ１およびＣ２のキャパシタンスを０．４ｐＦ、インダクタＬのインダクタンスを８．２ｎＨ、弾性波共振器Ｒの共振周波数および反共振周波数をそれぞれ２．２６ＧＨｚおよび２．３３ＧＨｚとする。これにより、高周波デバイス１０２は共振周波数より高い周波数帯域を通過帯域とするハイパスフィルタとして機能する。
【手続補正７】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層と、前記複数の誘電体層の少なくとも１つの誘電体層の上に設けられた複数の配線パターンと、前記複数の配線パターンの少なくとも１つの配線パターンにより形成された受動素子と、を備え、前記複数の誘電体層の積層方向で最も端の誘電体層の表面である第１面を有する回路基板と、
前記第１面に設けられ、前記受動素子と前記回路基板内の第１経路を介し電気的に接続され、外部と接続するための端子と、
前記第１面上に設けられ、前記受動素子と前記回路基板内の第２経路を介し電気的に接続された弾性波素子と、
を備える高周波デバイス。
【請求項２】
前記第１面に設けられたグランド端子を更に備え、
前記端子は、第１信号端子であり、
前記受動素子は、前記回路基板の前記積層方向の中心より前記第１面側の第１領域に設けられた第１キャパシタを含み、
前記弾性波素子は弾性波共振器を含み、
前記第１キャパシタの一端は前記第１信号端子に前記第１経路を介し電気的に接続され、
前記第１キャパシタの他端は前記弾性波共振器の一端に前記第２経路を介し電気的に接続され、
前記弾性波共振器の他端は前記グランド端子に前記回路基板内の第３経路を介し電気的に接続されている請求項１に記載の高周波デバイス。
【請求項３】
前記第２経路および前記第３経路の合計の長さは、前記回路基板の厚さと、前記第１キャパシタの他端と前記回路基板の前記第１面と反対側の表面である第２面との距離と、の合計より短い請求項２に記載の高周波デバイス。
【請求項４】
前記第１面に設けられた第２信号端子を更に備え、
前記受動素子は、前記第１領域に設けられた第２キャパシタと、前記回路基板の前記積層方向の中心より前記回路基板の前記第１面と反対側の表面である第２面側の第２領域に設けられたインダクタと、を含み、
前記第２キャパシタの一端は、前記第１キャパシタの他端および前記弾性波共振器の一端に電気的に接続され、
前記第２キャパシタの他端は、前記第２信号端子に電気的に接続され、
前記インダクタは、前記第１信号端子および前記第２信号端子の間の経路において前記第１キャパシタおよび前記第２キャパシタと並列接続されている請求項２または３に記載の高周波デバイス。
【請求項５】
前記弾性波共振器、前記第１キャパシタ、前記第２キャパシタおよび前記インダクタはローパスフィルタを形成し、
前記弾性波共振器の共振周波数は前記ローパスフィルタの通過帯域より高い請求項４に記載の高周波デバイス。
【請求項６】
前記弾性波共振器および前記第２経路および前記第３経路により形成される共振回路の共振周波数は前記弾性波共振器の共振周波数より高い請求項５に記載の高周波デバイス。
【請求項７】
前記受動素子は、前記回路基板の前記積層方向の中心より前記第１面側の第１領域に設けられたキャパシタと、前記回路基板の前記中心より前記回路基板の前記第１面と反対側の表面である第２面側の第２領域に設けられたインダクタと、を含み、
前記キャパシタは前記弾性波素子に前記第２経路を介し電気的に接続され、
前記インダクタは前記弾性波素子に前記キャパシタを介して電気的に接続されている請求項１に記載の高周波デバイス。
【請求項８】
前記積層方向における前記第１面から前記端子の前記第１面から最も遠い表面まで高さは前記第１面から前記弾性波素子の前記第１面から最も遠い面までの高さより大きい請求項１から７のいずれか一項に記載の高周波デバイス。
【請求項９】
前記端子は、半田からなる外層と、前記半田の融点より高い融点を有し前記外層に囲まれたコアと、を備え、前記積層方向における前記コアの幅は前記第１面から前記弾性波素子の前記第１面と反対の面までの高さより大きい請求項８に記載の高周波デバイス。
【請求項１０】
前記回路基板の前記第１面と反対側の表面である第２面に設けられた方向識別マークを備える請求項１から９のいずれか一項に記載の高周波デバイス。
【請求項１１】
請求項１から１０のいずれか一項に記載の高周波デバイスを含むマルチプレクサ。