(57)【要約】【課題】電子部品の小型化及び薄型化を実現するとともに、製造コストを削減することができる電子部品の製造方法を提供する。【解決手段】本発明の一実施形態による電子部品は、基板と、上記基板上に配置され、第１方向に延びる導電体パターン部と、上記導電体パターン部の上記第１方向の両端にそれぞれ配置され、且つ上記導電体パターン部上に配置される第１電極パターン及び第２電極パターンと、上記第１電極パターン及び上記第２電極パターンと離隔して配置され、且つ上記基板上に配置される少なくとも一つのダミー電極パターンと、を含み、上記第１電極パターンの幅は、上記導電体パターン部における上記第１電極パターンと接触する部分の幅と実質的に同一であり、上記第２電極パターンの幅は、上記導電体パターン部における上記第２電極パターンと接触する部分の幅と実質的に同一である。【選択図】図２
2020047910.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置され、第１方向に延びる導電体パターン部と、
前記導電体パターン部の前記第１方向の両端にそれぞれ配置され、且つ前記導電体パターン部上に配置される第１電極パターン及び第２電極パターンと、
前記第１電極パターン及び前記第２電極パターンと離隔して配置され、且つ前記基板上に配置される少なくとも一つのダミー電極パターンと、を含み、
前記第１電極パターンの幅は、前記導電体パターン部における前記第１電極パターンと接触する部分の幅と実質的に同一であり、前記第２電極パターンの幅は、前記導電体パターン部における前記第２電極パターンと接触する部分の幅と実質的に同一である、電子部品。
【請求項２】
前記少なくとも一つのダミー電極パターンは、
前記第１電極パターンの前記第１方向と異なる第２方向の両側にそれぞれ配置され、且つ前記基板上に形成された第１ダミー電極パターン及び第２ダミー電極パターンと、
前記第２電極パターンの前記第２方向の両側にそれぞれ配置され、且つ前記基板上に形成された第３ダミー電極パターン及び第４ダミー電極パターンと、を含む、請求項１に記載の電子部品。
【請求項３】
前記電子部品は、
前記基板と前記導電体パターン部との間に配置されるコーティング膜をさらに含む、請求項１または２に記載の電子部品。
【請求項４】
前記電子部品は、
前記導電体パターン部上に配置され、前記導電体パターン部の幅と実質的に同一の幅を有する第１保護膜を含む、請求項１から３のいずれか一項に記載の電子部品。
【請求項５】
前記導電体パターン部は少なくとも一つのパターン溝を含む抵抗部であり、
前記第１保護膜は、前記導電体パターン部に形成された前記少なくとも一つのパターン溝と同一のパターン溝を含む、請求項４に記載の電子部品。
【請求項６】
前記電子部品は、
前記第１保護膜上及び前記少なくとも一つのパターン溝に形成される第２保護膜をさらに含む、請求項４または５に記載の電子部品。
【請求項７】
基板に第１方向に延びる少なくとも一つの第１ペーストを形成する段階と、  前記少なくとも一つの第１ペーストが形成された前記基板に導電体膜を形成する段階と、
前記少なくとも一つの第１ペーストを除去し、前記基板に前記第１方向に延びる少なくとも一つの１次導電体パターンを形成する段階と、
少なくとも一部が前記少なくとも一つの１次導電体パターンと重なる複数の１次電極パターンを形成する段階と、を含む、電子部品の製造方法。
【請求項８】
前記複数の１次電極パターンを形成する段階は、
前記基板に前記第１方向と異なる第２方向に延びる少なくとも一つの第２ペーストを形成する段階と、
前記少なくとも一つの１次導電体パターン及び前記少なくとも一つの第２ペーストが形成された基板に電極膜を形成する段階と、
前記少なくとも一つの第２ペーストを除去し、前記複数の１次電極パターンを形成する段階と、を含む、請求項７に記載の電子部品の製造方法。
【請求項９】
前記少なくとも一つの第１ペーストはプリント印刷方式で形成し、
前記導電体膜は膜蒸着方式で形成する、請求項７または８に記載の電子部品の製造方法。
【請求項１０】
前記電子部品の製造方法は、
前記少なくとも一つの第１ペーストを形成した後、前記導電体膜を形成する前に、前記少なくとも一つの第１ペーストが形成された前記基板上にコーティング膜を形成する段階をさらに含む、請求項７から９のいずれか一項に記載の電子部品の製造方法。
【請求項１１】
前記電子部品の製造方法は、
前記１次導電体パターンの一部を除去して２次導電体パターンを形成するとともに、前記複数の１次電極パターンの一部を除去して前記２次導電体パターンの前記第１方向の両端にそれぞれ配置される第１電極パターン及び第２電極パターンならびに少なくとも一つのダミー電極パターンを形成する段階をさらに含む、請求項７から１０のいずれか一項に記載の電子部品の製造方法。
【請求項１２】
前記電子部品の製造方法は、
前記少なくとも一つの第１導電体パターン上のうち前記複数の１次電極パターン間の部分に第１保護膜を形成する段階と、
前記第１保護膜が形成された前記１次導電体パターンの一部を除去して２次導電体パターンを形成するとともに、前記複数の１次電極パターンの一部を除去して前記２次導電体パターンの前記第１方向の両端にそれぞれ配置される第１電極パターン及び第２電極パターンならびに前記少なくとも一つのダミー電極パターンを形成する段階と、をさらに含む、請求項７〜１１のいずれか一項に記載の電子部品の製造方法。
【請求項１３】
前記電子部品の製造方法は、
前記２次導電体パターンに少なくとも一つのパターン溝を形成することで、導電体パターン部を形成する段階をさらに含む、請求項１２に記載の電子部品の製造方法。
【請求項１４】
前記電子部品の製造方法は、
前記第１保護膜上及び前記パターン溝の表面に２次保護膜を形成する段階をさらに含む、請求項１３に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜電子部品、及び薄膜電子部品を製造する方法に関するものである。
【背景技術】
【０００２】
電子機器に対する小型化及び製作コストの削減は継続的に求められている。これにより、電子機器に適用される様々な電子部品に対しても、小型化、薄型化、及び製造コストの削減などが継続的に求められている。
【０００３】
電子部品の小型化及び薄型化のために、電子部品に含まれる電極や様々なパターンなどを薄く形成する薄膜電子部品が多く開発されている。しかし、従来の薄型電子部品の場合には、高価な装置が必要となるなど製造コストが多くかかるという問題があるのが実情である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−６４００２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的の一つは、電子部品の小型化及び薄型化を実現するとともに、製作コストを削減することができる電子部品の製造方法を提供することである。
【０００６】
本発明の目的の他の一つは、上記電子部品の製造方法に基づいて製作された電子部品を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一実施形態による電子部品は、基板と、上記基板上に配置され、第１方向に延びる導電体パターン部と、上記導電体パターン部の上記第１方向の両端にそれぞれ配置され、且つ上記導電体パターン部上に配置される第１電極パターン及び第２電極パターンと、上記第１電極パターン及び上記第２電極パターンと離隔して配置され、且つ上記基板上に配置される少なくとも一つのダミー電極パターンと、を含み、上記第１電極パターンの幅は、上記導電体パターン部における上記第１電極パターンと接触する部分の幅と実質的に同一であり、上記第２電極パターンの幅は、上記導電体パターン部における上記第２電極パターンと接触する部分の幅と実質的に同一である。
【０００８】
本発明の他の実施形態による電子部品の製造方法は、基板に第１方向に延びる少なくとも一つの第１ペーストを形成する段階と、上記第１ペーストが形成された上記基板に導電体膜を形成する段階と、上記第１ペーストを除去し、上記基板に上記第１方向に延びる少なくとも一つの１次導電体パターンを形成する段階と、少なくとも一部が上記１次導電体パターンと重なる複数の１次電極パターンを形成する段階と、を含む。
【発明の効果】
【０００９】
本発明の実施形態による電子部品及びその製造方法によると、電子部品の小型化及び薄型化を実現するとともに、製造コストを削減することができるという効果を奏するようになる。
【図面の簡単な説明】
【００１０】
【図１ａ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図１ｂ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図１ｃ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図１ｄ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図１ｅ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図１ｆ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図１ｇ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図１ｈ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図１ｉ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図２】（ａ）から（ｃ）は、図１ａから図１ｉに示された本発明の一実施形態による電子部品の製造方法に基づいて製造された電子部品を概略的に示す図である。
【図３ａ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図３ｂ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図３ｃ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図３ｄ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図４】（ａ）から（ｃ）は、図１ａから図１ｉならびに図３ａから図３ｄに示された本発明の一実施形態による電子部品の製造方法に基づいて製造された電子部品を概略的に示す図である。
【図５ａ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図５ｂ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図６】（ａ）から（ｃ）は、図１ａから図１ｉならびに図５ａ及び図５ｂに示された本発明の一実施形態による電子部品の製造方法に基づいて製造された電子部品を概略的に示す図である。
【図７ａ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図７ｂ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図７ｃ】本発明の一実施形態による電子部品の製造方法を説明するための図である。
【図８】（ａ）から（ｃ）は、図１ａから図１ｉ、図５ａ及び図５ｂ、ならびに図７ａから図７ｃに示された本発明の一実施形態による電子部品の製造方法に基づいて製造された電子部品を概略的に示す図である。
【発明を実施するための形態】
【００１１】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
【００１２】
なお、以下では、本発明の電子部品の一実施形態として、薄膜チップ抵抗器を例に挙げて説明する。但し、本発明の電子部品は、かかる抵抗器に限定されず、チップインダクタやチップキャパシタなどその他の様々な形態の電子部品であってもよい。
【００１３】
図１ａから図１ｉは、本発明の一実施形態による電子部品の製造方法を説明するための図である。
【００１４】
まず、基板１００を設ける（図１ａ）。図面において、ｔとは厚さ方向、ｌとは長さ方向、ｗとは幅方向を意味する（以下、すべての図面において同様に適用される）。
【００１５】
次に、基板１００に１次抵抗パターンを形成するための第１ペースト１１１を形成する（図１ｂ）。この際、第１ペースト１１１は、スクリーン印刷（ｓｃｒｅｅｎ  ｐｒｉｎｔ）方式を用いて形成することができる。第１ペースト１１１は、第１方向に延びる少なくとも一つのライン形状であることができる。第１方向は、基板１００の長さ方向であることができる。また、第１ペースト１１１は、有機物と無機物が混合されたものであってもよく、有機物除去剤を用いて除去することができる。
【００１６】
次に、第１ペースト１１１が形成された基板１００に抵抗膜１１２を成膜する（図１ｃ）。例えば、薄膜蒸着（ｓｐｕｔｔｅｒｉｎｇ）方式を用いて抵抗膜１１２を成膜することができる。この際、抵抗膜１１２は、第１ペースト１１１が形成された基板１００の全面に形成されることができる。また、抵抗膜１１２は、ニッケルクロム（ＮｉＣｒ）系合金又はニッケル（Ｎｉ）若しくはクロム（Ｃｒ）が含まれる様々な合金材料であることができる。抵抗膜１１２は、基板全体において実質的に同一の厚さを有することができる。
【００１７】
次に、第１ペースト１１１を除去する（図１ｄ）。第１ペースト１１１が除去されると、第１ペースト１１１が存在していた部分を除いた残りの部分に１次抵抗パターン１１０が形成される。そのため、１次抵抗パターン１１０は、第１方向に延びる少なくとも一つのライン形状であることができる。第１方向は、基板の長さ方向であることができる。上述のように、第１ペースト１１１は、有機物除去剤（例えば、有機物除去溶液）を用いて除去することができる。
【００１８】
次に、１次抵抗パターン１１０が形成された基板１００に、１次電極パターンを形成するための第２ペースト１２１を形成する（図１ｅ）。この際、第２ペースト１２１は、スクリーン印刷（ｓｃｒｅｅｎ  ｐｒｉｎｔ）方式を用いて形成することができる。また、第２ペースト１２１は、第１方向とは異なる第２方向に延びる少なくとも一つのライン形状であることができる。第２方向は、基板１００の幅方向であることができる。また、第２ペースト１２１は、有機物と無機物が混合されたものであってもよく、有機物除去剤を用いて除去することができる。
【００１９】
次に、１次抵抗パターン１１０及び第２ペースト１２１が形成された基板１００に電極膜１２２を成膜する（図１ｆ）。例えば、薄膜蒸着（ｓｐｕｔｔｅｒｉｎｇ）方式を用いることで、電極膜１２２を成膜することができる。この際、電極膜１２２は、１次抵抗パターン１１０及び第２ペースト１２１が形成された基板１００の全面に形成されることができる。また、電極膜１２２は、ニッケル（Ｎｉ）、クロム（Ｃｒ）、及び／又はニッケルクロム（ＮｉＣｒ）などを含む下地膜層と、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、及び／又は白金（Ｐｔ）などの電気伝導度に優れた金属を含む電極層と、を含むことができる。下地膜層は密着力を確保することができ、電極層は実質的に電極の役割を果たすことができる。電極膜１２２は、基板全体において実質的に同一の厚さを有することができる。また、電極膜１２２は、抵抗膜１１２よりも厚く形成されることができる。これにより、電子部品において電極パターンの厚さが抵抗パターンの厚さよりも厚くなる。
【００２０】
次に、第２ペースト１２１を除去する（図１ｇ）。第２ペースト１２１が除去されると、第２ペースト１２１が存在していた部分を除いた残りの部分に１次電極パターン１２０が形成されるようになる。１次電極パターン１２０は、少なくとも一部が１次抵抗パターンと重なり、第２方向に延びる少なくとも一つのライン形状であることができる。第２方向は、基板１００の幅方向であることができる。上述のように、第２ペースト１２１は、有機物除去剤（例えば、有機物除去溶液）を用いて除去することができる。すなわち、有機物と無機物が混合された第２ペーストを、有機物除去剤を用いて除去することにより、下部に形成された１次抵抗パターン１１０が損傷することなく第２ペースト１２１を選択的に除去することができる。
【００２１】
次に、１次抵抗パターン１１０の幅を調整する（図１ｈ、以下、図１ｈ及び図１ｉは、図１ｇにおけるＡ領域、すなわち、１つのチップ抵抗器を示したものである。本発明の一実施例によると、図１ｇに示された１次抵抗パターン１１０と１次電極パターン１２０が形成された基板１００を点線に沿って切断することにより、複数のチップ抵抗器を製造することができる）。例えば、レーザーを用いて１次抵抗パターン１１０の幅を調整することで、２次抵抗パターン２１を形成することができる。より具体的には、レーザーを用いて第１方向（例えば、基板１０の長さ方向）に延びる１次抵抗パターンの面の少なくとも一部を除去することにより、２次抵抗パターン２１を形成することができる。この際、レーザーを用いて１次抵抗パターンの幅を調整しながら、１次電極パターン１２０の一部を除去する。これにより、本発明の一実施形態によるチップ抵抗器は、チップ抵抗器の第１方向の両端（例えば、基板１０の長さ方向の両端）に配置された第１電極パターン３１及び第２電極パターン３２に加えて、第１電極パターン３１の第２方向（例えば、基板１０の幅方向）の両側において第１電極パターン３１と分離された第１ダミー電極パターン４１及び第２ダミー電極パターン４２と、第２電極パターン３２の第２方向（例えば、基板１０の幅方向）の両側において第２電極パターン３２と分離された第３ダミー電極パターン４３及び第４ダミー電極パターン４４と、を含む。
【００２２】
次に、２次抵抗パターン２１に少なくとも一つのパターン溝を形成して、チップ抵抗器の抵抗部２０を形成する（図１ｉ）。すなわち、２次抵抗パターン２１に少なくとも一つのパターン溝を形成して、チップ抵抗器の抵抗値を調整する。上記パターン溝は、Ｉカット（Ｉ  ｃｕｔ）、Ｌカット（Ｌ  ｃｕｔ）、ダブルカット（ｄｏｕｂｌｅ  ｃｕｔ）、又はＩカットをジグザグ形状にしたものなど、様々な形で実現されることができる。
【００２３】
１次抵抗パターンの幅を調整する際に用いられるレーザーは、スポットサイズが比較的大きいものを用いるか、又はハイパワー（ｈｉｇｈ  ｐｏｗｅｒ）系を適用することができる。また、２次抵抗パターン２１にパターン溝を形成する際に用いられるレーザーは、スポットサイズが比較的小さいものを用いることができる。
【００２４】
図２は、図１ａから図１ｉに示された本発明の一実施形態による電子部品の製造方法に基づいて製造された電子部品を概略的に示す図である。ここで、図２（ａ）は幅方向から見た正面図、図２（ｂ）は長さ方向から見た側面図、及び図２（ｃ）は厚さ方向から見た平面図をそれぞれ示す。
【００２５】
図２に示すように、本発明の一実施形態による電子部品は、基板１０と、基板１０上に配置され、第１方向（例えば、基板の長さ方向）に延びる抵抗部２０と、抵抗部２０の第１方向の両端にそれぞれ配置され、且つ抵抗部２０上に配置される第１電極パターン３１及び第２電極パターン３２と、第１電極パターン３１の第１方向とは異なる第２方向（例えば、基板の幅方向）の両側に上記第１電極パターン３１と離隔して配置され、且つ基板１０上に配置される第１ダミー電極パターン４１及び第２ダミー電極パターン４２と、第２電極パターン３２の第２方向（例えば、基板の幅方向）の両側に上記第２電極パターン３２と離隔して配置され、且つ基板１０上に配置される第３ダミー電極パターン４３及び第４ダミー電極パターン４４と、を含むことができる。
【００２６】
上述のように、第１電極パターン３１及び第２電極パターン３２は、１次電極パターンが１次抵抗パターン上に形成された後、１次抵抗パターンの一部を除去して２次抵抗パターンを形成する過程で作られる。したがって、第１電極パターン３１の幅は、抵抗部２０における第１電極パターン３１が形成された部分の幅と実質的に同一であることができる。同様に、第２電極パターン３２の幅は、抵抗部２０における第２電極パターン３２が形成された部分の幅と実質的に同一であることができる。
【００２７】
図３ａから図３ｄは、本発明の一実施形態による電子部品の製造方法を説明するための図である。本発明の一実施形態による電子部品の製造方法によると、抵抗膜を成膜する前にコーティング層が形成されることができる。
【００２８】
まず、基板２００に第１ペースト２１１が形成される。第１ペーストが形成される過程は、図１ａ及び図１ｂで説明したものと同一であることができる。
【００２９】
図３ａに示すように、第１ペースト２１１を形成する過程で、複数のパーティクルＰ１が基板２００に付着する可能性があり、ペーストの流動が原因で基板２００の望ましくない位置に複数の残存ペーストＰ２が付着するおそれもある。かかる複数のパーティクルＰ１又は残存ペーストＰ２は、後に行われる抵抗膜を形成し、第１ペーストを除去する過程などで、抵抗膜にピンホールなどを生じさせるなど、完成したチップ抵抗器の性能を劣化させる原因をもたらすことがある。
【００３０】
本発明の一実施例によると、第１ペースト２１１が形成された後、コーティング膜２５１を形成する（図３ｂ）。コーティング膜２５１は、化学蒸着（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）工法を用いて形成することができる。コーティング膜２５１は、二酸化ケイ素（ＳｉＯ２）及び／又は酸化アルミニウム（Ａｌ２Ｏ３）を含む酸化膜であることができる。コーティング膜２５１の形成により、複数のパーティクルＰ１又は残存ペーストＰ２、及びその他の異物によって抵抗パターンの密着力が弱くなったり、他のストレスが発生したりすることを低減させ、電子部品（例えば、チップ抵抗器）の信頼性を向上させることができる。
【００３１】
次に、第１ペースト２１１及びコーティング膜２５１が形成された基板２００に抵抗膜２１２を成膜する（図３ｃ）。抵抗膜を成膜する過程は、図１ｃで説明したものと同一であることができる。
【００３２】
次に、第１ペースト２１１を除去する（図３ｄ）。第１ペースト２１１を除去する工程は、図１ｄで説明したものと同一であることができる。この際、コーティング膜２５１の存在により、複数のパーティクルＰ１や残存ペーストＰ２などが抵抗膜２１２によって完全に囲まれるようになる。これにより、第１ペースト２１１を除去する過程で複数のパーティクルＰ１や残存ペーストＰ２などが除去されない。すなわち、コーティング膜２５１を形成することにより、第１ペースト２１１の長さ方向の端部は除去剤に露出しているものの、複数のパーティクルＰ１や残存ペーストＰ２などは除去剤に露出しないため、第１ペースト２１１のみを選択的に除去することができる。
【００３３】
その結果、本発明の一実施形態によると、第１抵抗パターン２１０と基板２００との間にコーティング膜２５０が存在するようになる。
【００３４】
その後、図１ｅから図１ｉで説明した過程がさらに行われることができる。
【００３５】
また、図面に示されてはいないが、第２ペーストが形成された後（図１ｅについての説明を参照）、電極膜が形成される前（図１ｆについての説明を参照）に、コーティング膜がさらに形成されることもできる。
【００３６】
図４は、図１ａから図１ｉならびに図３ａから図３ｄに示された本発明の一実施形態による電子部品の製作方法に基づいて製造された電子部品を概略的に示す図である。ここで、図４（ａ）は幅方向から見た正面図、図４（ｂ）は長さ方向から見た側面図、及び図４（ｃ）は厚さ方向から見た平面図をそれぞれ示す。
【００３７】
図４に示すように、本発明の一実施形態による電子部品は、基板１０と、基板１０上に配置され、第１方向（例えば、基板の長さ方向）に延びる抵抗部２０と、基板１０と抵抗部２０との間に配置されるコーティング膜５０と、抵抗部２０の第１方向の両端にそれぞれ配置され、且つ抵抗部２０上に配置される第１電極パターン３１及び第２電極パターン３２と、第１電極パターン３１の第１方向とは異なる第２方向（例えば、基板の幅方向）の両側に上記第１電極パターン３１と離隔して配置され、且つ基板１０上に配置される第１ダミー電極パターン４１及び第２ダミー電極パターン４２と、第２電極パターン３２の第１方向とは異なる第２方向（例えば、基板の幅方向）の両側に上記第２電極パターン３２と離隔して配置され、且つ基板１０上に配置される第３ダミー電極パターン４３及び第４ダミー電極パターン４４と、を含むことができる。
【００３８】
図５ａ及び図５ｂは、本発明の一実施形態による電子部品の製造方法を説明するための図である。
【００３９】
本発明の一実施形態による電子部品の製造方法によると、１次抵抗パターン及び１次電極パターンを形成した後、すなわち、図１ａから図１ｇで説明した過程が終了した後、１次抵抗パターン（図１ｇの１１０）が露出した部分に無機保護膜（例えば、絶縁層６１）を形成することができる。無機保護膜は、二酸化ケイ素（ＳｉＯ２）及び／又は酸化アルミニウム（Ａｌ２Ｏ３）を含む酸化物や窒化物などを含むことができる。無機保護膜は、抵抗パターン又は電極と比較すると、機械的強度がより高くてもよい。また、絶縁体であってもよい。
【００４０】
無機保護膜６１が形成された後、１次抵抗パターンの幅を調整することで、２次抵抗パターン２１を形成する（図５ａ）。１次抵抗パターンの幅を調整する過程は、図１ｈで説明したものと同一であることができる。
【００４１】
次に、上部に無機保護膜６１が形成された２次抵抗パターン２１の少なくとも一つにパターン溝を形成することで、チップ抵抗器の抵抗部２０を形成する（図５ｂ）。かかる過程は、図１ｉで説明したものと同一であることができる。
【００４２】
図６は、図１ａから図１ｉならびに図５ａ及び図５ｂに示された本発明の一実施形態による電子部品の製造方法に基づいて製造された電子部品を概略的に示す図である。ここで、図６（ａ）は長さ方向から見た正面図、図６（ｂ）は長さ方向から見た側面図、及び図６（ｃ）は厚さ方向から見た平面図をそれぞれ示す。
【００４３】
図６に示すように、本発明の一実施形態による電子部品は、基板１０と、基板１０上に配置され、第１方向（例えば、基板の長さ方向）に延びる抵抗部２０と、抵抗部２０上のうち第１電極パターン３１と第２電極パターン３２との間の空間に配置される無機保護膜６０と、抵抗部２０の第１方向の両端にそれぞれ配置され、且つ抵抗部２０上に配置される第１電極パターン３１及び第２電極パターン３２と、第１電極パターン３１の第１方向とは異なる第２方向（例えば、基板の幅方向）の両側に上記第１電極パターン３１と離隔して配置され、且つ基板１０上に配置される第１ダミー電極パターン４１及び第２ダミー電極パターン４２と、第２電極パターン３２の第１方向とは異なる第２方向（例えば、基板の幅方向）の両側に上記第２電極パターン３２と離隔して配置され、且つ基板１０上に配置される第３ダミー電極パターン４３及び第４ダミー電極パターン４４と、を含むことができる。
【００４４】
上述のように、１次抵抗パターンが形成され、１次抵抗パターン上に無機保護膜が形成された状態で、１次抵抗パターンの幅を調整することで２次抵抗パターンを形成する。これにより、無機保護膜６１の幅は、抵抗部２０の幅と実質的に同一であることができる。また、無機保護膜が形成された状態で、２次抵抗パターンにパターン溝を形成することで抵抗部を形成する。これにより、無機保護膜６１には、抵抗部に形成されたパターン溝と実質的に同一のパターン溝が形成される。
【００４５】
図６には示されていないが、本発明の一実施形態による電子部品は、基板１０と抵抗部２０との間に配置されるコーティング膜（図４の５０）をさらに含むこともできる。
【００４６】
図５ａから図６に示された本発明の一実施例によると、抵抗膜上に無機保護膜を形成した後、レーザー工程を適用する。これにより、レーザーで抵抗膜（又は抵抗パターン）を加工する際に、抵抗膜及び／又は電極の導電性飛散物が発生することを防止することができる。また、上記抵抗膜の導電性飛散物、電極の導電性飛散物、又は基板に残りうる薄膜残留物によって発生することがある最終製品のチップ抵抗器における電気的特性の不安定問題、すなわち、製品の信頼性問題を向上させることもできる。
【００４７】
また、図５ａから図６には、抵抗部２０、２１の幅方向の両端に無機保護膜が形成されたことが示されているが、無機保護膜は抵抗部２０、２１の上面のみに形成されることもできる。
【００４８】
図７ａから図７ｃは、本発明の一実施形態による電子部品の製造方法を説明するための図であって、本発明の一実施形態による電子部品の幅方向の中間部分を長さ方向に切断した断面を示したものである。
【００４９】
本発明の一実施形態による電子部品の製造方法によると、電極パターンを除いた残りの部分に２次保護膜がさらに形成されることができる。
【００５０】
具体的には、図１ａから図１ｉならびに図５ａ及び図５ｂの過程により、基板１０、抵抗部２０、第１電極パターン３１、第２電極パターン３２、及び無機保護膜６０が形成された後、第１電極パターン３１及び第２電極パターン３２のそれぞれに第３ペースト７１、７２を形成する（図７ａ）。第３ペースト７１、７２は、スクリーン印刷（ｓｃｒｅｅｎ  ｐｒｉｎｔ）方式を用いて形成することができる。第３ペースト７１、７２は、有機物と無機物が混合されたものであってもよい。
【００５１】
次に、２次保護膜８０を形成する（図７ｂ）。２次保護膜は、ＣＶＤ工法を用いて形成されることができる。図７ｂに示すように、２次保護膜８０は、無機保護膜６０上だけでなく、抵抗部２０及び基板１０のうち露出した部分（すなわち、パターン溝が形成された部分）に形成されることができる。
【００５２】
次に、第３ペースト７１、７２を除去する（図７ｃ）。第３ペースト７１、７２は、有機物除去剤などにより除去することができる。
【００５３】
図８は、図１ａから図１ｉ、図５ａ及び図５ｂ、ならびに図７ａから図７ｃに示された本発明の一実施形態による電子部品の製造方法に基づいて製造された電子部品を概略的に示す図である。ここで、図８（ａ）は長さ方向から見た正面図、図８（ｂ）は長さ方向から見た側面図、及び図８（ｃ）は厚さ方向から見た平面断面図をそれぞれ示す。
【００５４】
図８に示すように、本発明の一実施形態による電子部品は、基板１０と、基板１０上に配置され、第１方向（例えば、基板の長さ方向）に延びる抵抗部２０と、抵抗部２０上のうち第１電極パターン３１と第２電極パターン３２との間の空間に配置される無機保護膜６０と、無機保護膜６０上、抵抗部２０、及び基板１０が露出した部分（すなわち、パターン溝が形成された部分）に形成された２次保護膜８０と、抵抗部２０の第１方向の両端にそれぞれ配置され、且つ抵抗部２０上に配置される第１電極パターン３１及び第２電極パターン３２と、第１電極パターン３１の第１方向とは異なる第２方向（例えば、基板の幅方向）の両側に上記第１電極パターン３１と離隔して配置され、且つ基板１０上に配置される第１ダミー電極パターン４１及び第２ダミー電極パターン４２と、第２電極パターン３２の第１方向とは異なる第２方向（例えば、基板の幅方向）の両側に上記第２電極パターン３２と離隔して配置され、且つ基板１０上に配置される第３ダミー電極パターン４３及び第４ダミー電極パターン４４と、を含むことができる。
【００５５】
図８に示されてはいないが、本発明の一実施形態による電子部品は、基板１０と抵抗部２０との間に配置されるコーティング膜（図４の５０）をさらに含むこともできる。
【００５６】
図７ａから図８には、本発明の一実施形態による電子部品が２つの保護膜（すなわち、無機保護膜６０及び２次保護膜８０）をともに含むように例示されているが、本発明の一実施例による電子部品は、２次保護膜８０のみを含むこともできる。
【００５７】
図２、図４、図６、及び図８などに示されてはいないが、本発明の一実施形態による電子部品は、抵抗部２０に少なくとも一つのパターン溝が形成されていることができる。
【００５８】
また、図２、図４、図６、及び図８などに示されてはいないが、本発明の一実施形態による電子部品は、抵抗部２０上に配置される保護膜をさらに含むこともできる。また、上記第１電極パターン３１及び上記第２電極パターン３２の少なくとも一側、例えば、第１電極パターン３１及び第２電極パターン３２上に形成されるメッキ層をさらに含むこともできる。
【００５９】
また、上記では、本発明の電子部品の一実施形態として薄膜チップ抵抗器を例に挙げて説明したが、本発明の電子部品は抵抗器に限定されない。つまり、上記の抵抗膜、抵抗パターン、及び抵抗部はそれぞれ、導電体膜、導電体パターン、及び導電体パターン部に置換されることができる。
【００６０】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００６１】
１０、１００、２００  基板
１１１、１２１、２１１  ペースト
１１２、２１２  抵抗膜
２０  抵抗部
３１  第１電極パターン
３２  第２電極パターン
４１  第１ダミー電極パターン
４２  第２ダミー電極パターン
４３  第３ダミー電極パターン
４４  第４ダミー電極パターン
【図１ａ】
2020047910.tif 000003
【図１ｂ】
2020047910.tif 000004
【図１ｃ】
2020047910.tif 000005
【図１ｄ】
2020047910.tif 000006
【図１ｅ】
2020047910.tif 000007
【図１ｆ】
2020047910.tif 000008
【図１ｇ】
2020047910.tif 000009
【図１ｈ】
2020047910.tif 000010
【図１ｉ】
2020047910.tif 000011
【図２】
2020047910.tif 000012
【図３ａ】
2020047910.tif 000013
【図３ｂ】
2020047910.tif 000014
【図３ｃ】
2020047910.tif 000015
【図３ｄ】
2020047910.tif 000016
【図４】
2020047910.tif 000017
【図５ａ】
2020047910.tif 000018
【図５ｂ】
2020047910.tif 000019
【図６】
2020047910.tif 000020
【図７ａ】
2020047910.tif 000021
【図７ｂ】
2020047910.tif 000022
【図７ｃ】
2020047910.tif 000023
【図８】
2020047910.tif 000024