(57)【要約】【課題】  トレンチ内に形成される絶縁層のクラックを抑制できる技術を提供する。【解決手段】  半導体装置の製造方法は、半導体基板の上面に形成されたトレンチの内面に、１５０Ｐａ以上３００Ｐａ以下の圧力の下で化学気相成長を行うことによって第１の絶縁層を形成する工程と、第１の絶縁層を形成した後に、半導体基板を熱処理して、第１の絶縁層を収縮させる第１熱処理工程と、第１熱処理工程の後に、第１の絶縁層の表面に、１５０Ｐａ以上３００Ｐａ以下の圧力の下で化学気相成長を行うことによって第２の絶縁層を形成し、第２の絶縁層によってトレンチを埋め込む工程と、第２の絶縁層を形成した後に、半導体基板を熱処理する第２熱処理工程、を有する。【選択図】図５
2020047729.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
半導体基板の上面に形成されたトレンチの内面に、１５０Ｐａ以上３００Ｐａ以下の圧力の下で化学気相成長を行うことによって第１の絶縁層を形成する工程と、
前記第１の絶縁層を形成した後に、前記半導体基板を熱処理して、前記第１の絶縁層を収縮させる第１熱処理工程と、
前記第１熱処理工程の後に、前記第１の絶縁層の表面に、１５０Ｐａ以上３００Ｐａ以下の圧力の下で化学気相成長を行うことによって第２の絶縁層を形成し、前記第２の絶縁層によって前記トレンチを埋め込む工程と、
前記第２の絶縁層を形成した後に、前記半導体基板を熱処理する第２熱処理工程、
を有する、製造方法。
【請求項２】
前記第２熱処理工程の前に、前記半導体基板を熱処理して、前記第２の絶縁層を収縮させる第３熱処理工程と、
前記第３熱処理工程の後であって前記第２熱処理工程の前に、前記第１の絶縁層及び前記第２の絶縁層をエッチングすることにより、前記トレンチの底部に前記第１の絶縁層及び前記第２の絶縁層を残存させる工程、
をさらに有する、請求項１の製造方法。
【請求項３】
前記第１熱処理工程を、非酸化雰囲気内で実施し、
前記第３熱処理工程を、非酸化雰囲気内で実施する、
請求項２の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体基板の上面に設けられたトレンチの底部に、絶縁層が形成された半導体装置が開示されている。この半導体装置を製造する際には、まず、トレンチの内面に第１の圧力の下で化学気相成長を行うことによって第１の絶縁層を形成する。そして、第１の絶縁層の表面に、トレンチ内に第１の圧力よりも高い第２の圧力の下で化学気相成長を行うことによって第２の絶縁層を形成する。また、第１の絶縁層及び第２の絶縁層が形成された後の工程で、半導体基板に対して熱処理を実施する。
【０００３】
特許文献１の製造方法では、第１の絶縁層が第１の圧力（すなわち、比較的低い圧力）の下で形成されるため、第１の絶縁層は、形成される速度が遅く、密な絶縁層となる。一方、第２の絶縁層は、第１の圧力よりも高い第２の圧力（すなわち、比較的高い圧力）の下で形成されるため、第２の絶縁層は、形成される速度が速く、疎な絶縁層となる。
【０００４】
特許文献１の製造方法では、第１の絶縁層及び第２の絶縁層を形成した後に半導体基板に対する熱処理を実施するため、第１の絶縁層及び第２の絶縁層が熱収縮する。密な絶縁層である第１の絶縁層は、疎な絶縁層である第２の絶縁層よりも、熱処理による収縮が小さい。このように、特許文献１の製造方法では、トレンチの内面に収縮し難い第１の絶縁層が形成されるため、トレンチ内で高い応力が生じ難く、第１の絶縁層及び第２の絶縁層にクラックが生じることが抑制されると記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−１２６０２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の技術では、比較的低い圧力の下で化学気相成長を行うことによって第１の絶縁層が形成されるため、第１の絶縁層の膜厚が、トレンチの底部で薄く、トレンチの底部から上部に向かうにつれて厚くなる。このため、第２の絶縁層を形成する際に、トレンチの上端が閉塞し易く、第２の絶縁層の内部にボイド（空隙）やシーム（堆積層同士が物理的に接触しているが、化学的に結合していない部分）が生じ易い。このため、熱処理によって、ボイドやシームを起点として絶縁層にクラックが生じる場合がある。本明細書では、トレンチ内に形成される絶縁層のクラックを抑制できる技術を提供する。
【課題を解決するための手段】
【０００７】
本明細書が開示する半導体装置の製造方法は、半導体基板の上面に形成されたトレンチの内面に、１５０Ｐａ以上３００Ｐａ以下の圧力の下で化学気相成長を行うことによって第１の絶縁層を形成する工程と、前記第１の絶縁層を形成した後に、前記半導体基板を熱処理して、前記第１の絶縁層を収縮させる第１熱処理工程と、前記第１熱処理工程の後に、前記第１の絶縁層の表面に、１５０Ｐａ以上３００Ｐａ以下の圧力の下で化学気相成長を行うことによって第２の絶縁層を形成し、前記第２の絶縁層によって前記トレンチを埋め込む工程と、前記第２の絶縁層を形成した後に、前記半導体基板を熱処理する第２熱処理工程を有する。
【０００８】
上記の製造方法では、まず、トレンチの内面に１５０Ｐａ以上３００Ｐａ以下の圧力の下で化学気相成長を行うことによって第１の絶縁層を形成した後に、第１の絶縁層を熱処理する。このように、第１の絶縁層は比較的高い圧力の下で形成されるため、第１の絶縁層は、トレンチの内面に比較的均一な厚さで形成される。そして、第１の絶縁層を熱処理することにより、第１の絶縁層が収縮され緻密化される。その後、１５０Ｐａ以上３００Ｐａ以下の圧力（比較的高い圧力）の下で化学気相成長を行うことによって第２の絶縁層を形成する。第１の絶縁層が比較的均一な厚さを有しているので、第２の絶縁層を形成するときに、トレンチの上端が閉塞し難い。したがって、上記の製造方法では、第２の絶縁層を形成する際に、第２の絶縁層の内部にボイドやシームが生じ難い。また、第１の絶縁層は、第１熱処理工程により緻密化されているため、その後の半導体基板の熱処理による収縮が小さく、トレンチ内部に応力が生じ難い。このように、上記の製造方法によれば、トレンチ内に形成される絶縁層のクラックを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】ＭＯＳＦＥＴ１０の上面図。
【図２】図１のＩＩ−ＩＩ線におけるＭＯＳＦＥＴ１０の縦断面図。
【図３】ＭＯＳＦＥＴ１０の製造工程を説明するための図。
【図４】ＭＯＳＦＥＴ１０の製造工程を説明するための図。
【図５】ＭＯＳＦＥＴ１０の製造工程を説明するための図。
【図６】ＭＯＳＦＥＴ１０の製造工程を説明するための図。
【図７】ＭＯＳＦＥＴ１０の製造工程を説明するための図。
【図８】ＭＯＳＦＥＴ１０の製造工程を説明するための図。
【発明を実施するための形態】
【００１０】
図１は、実施形態のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）１０を示している。ＭＯＳＦＥＴ１０は、半導体基板１２と、電極、絶縁層等を備えている。なお、図１では、図の見易さのため、半導体基板１２の上面１２ａ上の電極、絶縁層等の図示を省略している。以下では、半導体基板１２の上面１２ａと平行な一方向をｘ方向といい、上面１２ａに平行でｘ方向に直交する方向をｙ方向といい、半導体基板１２の厚み方向をｚ方向という。半導体基板１２は、例えば、ＳｉＣ（炭化シリコン）によって構成されている。
【００１１】
図１に示すように、半導体基板１２の上面１２ａには、複数のトレンチ２２が設けられている。各トレンチ２２は、ｙ方向に直線状に長く伸びている。複数のトレンチ２２は、ｘ方向に間隔を開けて配列されている。図２に示すように、各トレンチ２２の内部に、ゲート絶縁層２４とゲート電極２６が配置されている。
【００１２】
ゲート絶縁層２４は、トレンチ２２の内面を覆っている。ゲート絶縁層２４は、ＳｉＯ２（二酸化シリコン）によって構成されている。ゲート絶縁層２４は、底部絶縁層２４ａと側面絶縁膜２４ｂを有している。底部絶縁層２４ａは、トレンチ２２の底部に配置されている。また、底部絶縁層２４ａは、トレンチの底面近傍において、トレンチ２２の側面を覆っている。側面絶縁膜２４ｂは、底部絶縁層２４ａの上部に位置するトレンチ２２の側面を覆っている。
【００１３】
ゲート電極２６は、底部絶縁層２４ａの上部に配置されている。すなわち、ゲート電極２６とトレンチ２２の底面の間の絶縁層が、底部絶縁層２４ａである。また、ゲート電極２６とトレンチ２２の側面の間の絶縁層が、側面絶縁膜２４ｂである。ゲート電極２６は、底部絶縁層２４ａと側面絶縁膜２４ｂによって半導体基板１２から絶縁されている。ゲート電極２６の上面は、層間絶縁膜２８によって覆われている。
【００１４】
側面絶縁膜２４ｂの厚み（すなわち、トレンチ２２の側面とゲート電極２６の側面の間の間隔）は、底部絶縁層２４ａの厚み（すなわち、底部絶縁層２４ａの上面と下面の間の幅（換言すると、ゲート電極２６の下端とトレンチ２２の底面の間の間隔））よりも薄い。
【００１５】
図２に示すように、半導体基板１２の上面１２ａには、上部電極７０が配置されている。上部電極７０は、層間絶縁膜２８が設けられていない部分で半導体基板１２の上面１２ａに接している。上部電極７０は、層間絶縁膜２８によってゲート電極２６から絶縁されている。半導体基板１２の下面１２ｂには、下部電極７２が配置されている。下部電極７２は、半導体基板１２の下面１２ｂに接している。
【００１６】
図２に示すように、半導体基板１２の内部には、複数のｎ型のソース領域３０、ｐ型のボディ領域３２（詳細には、複数のボディコンタクト領域３２ａ、及び、メインボディ領域３２ｂ）、ｎ型のドリフト領域３４、ｎ型のドレイン領域３５及び複数のｐ型の底部領域３６が設けられている。
【００１７】
ＭＯＳＦＥＴ１０をターンオンさせる場合には、ゲート電極２６にゲートオン電位（ゲート閾値よりも高い電位）を印加する。すると、側面絶縁膜２４ｂに接する範囲のメインボディ領域３２ｂにチャネル（反転層）が形成され、ＭＯＳＦＥＴ１０がオンする。ＭＯＳＦＥＴ１０をターンオフさせる場合には、ゲート電極２６にゲートオフ電位（ゲート閾値以下の電位）を印加する。すると、メインボディ領域３２ｂに形成されていたチャネルが消滅し、ＭＯＳＦＥＴ１０がオフする。
【００１８】
次に、図３〜８を参照して、ＭＯＳＦＥＴ１０の製造方法について説明する。まず、図３に示すように、半導体基板１２の上面にトレンチ２２を形成する。なお、図３〜８では、１つのトレンチ２２のみを図示しているが、実際には半導体基板１２の上面には複数のトレンチ２２が形成されている。また、図３〜８では、半導体基板１２の内部の素子構造を省略していることに留意されたい。
【００１９】
次に、図４に示すように、例えば、１５０Ｐａ以上３００Ｐａ以下の圧力の下で、化学気相成長（以下、ＣＶＤ（Chemical Vapor Deposition）という。）によりトレンチ２２の内面に第１の絶縁層４０を形成する。このとき、第１の絶縁層４０は、トレンチ２２の内面及び半導体基板１２の上面１２ａを覆う程度に形成する。すなわち、トレンチ２２内を埋め込まないように第１の絶縁層４０を形成する。第１の絶縁層４０は、比較的高い圧力（１５０Ｐａ以上３００Ｐａ以下）の下で形成されるため、トレンチ２２の内面に対して比較的均一な厚さを有する疎な絶縁層となる。
【００２０】
次に、図５に示すように、半導体基板１２を熱処理して、第１の絶縁層４０を収縮させる。これにより、第１の絶縁層４０が緻密化される（すなわち、密な絶縁層になる）。第１の絶縁層４０を収縮させる工程における半導体基板１２の熱処理は、例えば、Ｎ２（窒素）雰囲気やＡｒ（アルゴン）雰囲気等の非酸化雰囲気内で実施される。これにより、半導体基板１２が酸化されることに起因して半導体基板１２中に欠陥が生じることが抑制される。
【００２１】
次に、図６に示すように、例えば、１５０Ｐａ以上３００Ｐａ以下の圧力の下で、ＣＶＤにより第１の絶縁層４０の表面に第２の絶縁層４２を形成する。このとき、第２の絶縁層４２は、トレンチ２２内を埋め込むように形成する。第２の絶縁層４２は、比較的高い圧力（１５０Ｐａ以上３００Ｐａ以下）の下で形成されるため、疎な絶縁層となる。
【００２２】
次に、図７に示すように、半導体基板１２を熱処理して、第２の絶縁層４２を収縮させる。これにより、第２の絶縁層が緻密化される。第１の絶縁層４０は上述した工程において既に緻密化されているため、ほとんど収縮しない。このとき、第２の絶縁層４２のエッチングレートが、第１の絶縁層４０のエッチングレートと略等しくなるように、第２の絶縁層４２を収縮させる。第２の絶縁層４２を収縮させる工程における半導体基板１２の熱処理は、例えば、Ｎ２雰囲気やＡｒ雰囲気等の非酸化雰囲気内で実施される。このため、この工程においても、半導体基板１２が酸化されることに起因して半導体基板１２中に欠陥が生じることが抑制される。
【００２３】
次に、図８に示すように、第１の絶縁層４０と第２の絶縁層４２をドライエッチングすることにより、トレンチ２２内の第１の絶縁層４０及び第２の絶縁層４２の一部、及び、半導体基板１２の上面１２ａの第１の絶縁層４０及び第２の絶縁層４２を除去する。このとき、図８に示すように、トレンチ２２の底部に第１の絶縁層４０及び第２の絶縁層４２を残存させるようにドライエッチングを実施する。第１の絶縁層４０と第２の絶縁層４２のエッチングレートが略等しいので、トレンチ２２内に残存する第１の絶縁層４０の上面と第２の絶縁層４２の上面は略平坦になる。なお、残存させた第１の絶縁層４０及び第２の絶縁層４２が、図２に示す底部絶縁層２４ａとなる。
【００２４】
次に、半導体基板１２を熱処理することにより、第１の絶縁層４０及び第２の絶縁層４２に覆われていない範囲のトレンチ２２の内面に犠牲酸化膜を形成する。この熱処理は、第１の絶縁層４０の緻密化工程、及び、第２の絶縁層４２の緻密化工程と略同じ温度で実施する。次いで、トレンチ２２の内面に形成された犠牲酸化膜をウェットエッチングにより除去する。これにより、上述したドライエッチングによってトレンチ２２の内面に形成されたダメージ層が除去される。
【００２５】
次に、半導体基板１２を窒化アニールする。窒化アニールは、第１の絶縁層４０の緻密化工程、及び、第２の絶縁層４２の緻密化工程よりも高い温度で実施する。その後、従来公知の方法で、側面絶縁膜２４ｂ、ゲート電極２６、層間絶縁膜２８、上部電極７０、下部電極７２等を形成することによって、図１、２に示すＭＯＳＦＥＴ１０が完成する。
【００２６】
本実施形態の製造方法では、まず、トレンチ２２の内面に、１５０Ｐａ以上３００Ｐａ以下の圧力の下でＣＶＤによって第１の絶縁層４０を形成した後に、第１の絶縁層４０を熱処理する。このように、第１の絶縁層４０が比較的高い圧力の下で形成されるため、第１の絶縁層４０は、トレンチ２２の内面に比較的均一な厚さで形成される。そして、第１の絶縁層４０を熱処理することにより、第１の絶縁層４０が収縮され緻密化される。その後、１５０Ｐａ以上３００Ｐａ以下の圧力の下でＣＶＤによって第２の絶縁層４２を形成する。第１の絶縁層４０が比較的均一な厚さを有しているので、第２の絶縁層４２を形成するときに、トレンチ２２の上端が閉塞し難い。したがって、本実施形態の製造方法によれば、第２の絶縁層４２を形成する際に、第２の絶縁層４２の内部にボイドやシームが生じ難い。
【００２７】
また、第１の絶縁層４０及び第２の絶縁層４２は、それぞれの形成後に熱処理されることによって緻密化される。このため、その後の半導体基板１２の熱処理（すなわち、犠牲酸化膜の形成のための熱処理や窒化アニール）における第１の絶縁層４０及び第２の絶縁層４２の収縮が小さく、トレンチ２２内部に応力が生じ難い。また、ＭＯＳＦＥＴ１０の使用時に底部絶縁層２４ａ（すなわち、第１の絶縁層４０及び第２の絶縁層４２）が高温になっても、底部絶縁層２４ａに応力が生じ難い。したがって、本実施形態の製造方法によれば、トレンチ２２内に形成される第１の絶縁層４０及び第２の絶縁層４２（すなわち、底部絶縁層２４ａ）のクラックを抑制することができる。
【００２８】
なお、上述した実施形態では第２の絶縁層４２の緻密化工程を実施したが、第２の絶縁層４２の緻密化工程を実施しなくてもよい。このような構成では、第２の絶縁層４２が緻密化されないので、その後に第２の絶縁層４２が高温になると、第２の絶縁層４２が収縮し易い。しかしながら、このような構成でも、第１の絶縁層４０が収縮せずに第２の絶縁層４２が収縮するので、底部絶縁層２４ａ全体が収縮する場合よりも、収縮量が少なくなる。このため、底部絶縁層２４ａで生じる応力を抑制でき、底部絶縁層２４ａのクラックを抑制できる。
【００２９】
また、上述した実施形態では、第１の絶縁層４０の緻密化工程と第２の絶縁層４２の緻密化工程を非酸化雰囲気内で実施したが、酸化に起因する欠陥が問題とならない場合には、これらの工程を酸化雰囲気内で実施してもよい。
【００３０】
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
【００３１】
本明細書が開示する一例の製造方法では、第２熱処理工程の前に、半導体基板を熱処理して、第２の絶縁層を収縮させる第３熱処理工程と、第３熱処理工程の後であって第２熱処理工程の前に、第１の絶縁層及び第２の絶縁層をエッチングすることにより、トレンチの底部に第１の絶縁層及び第２の絶縁層を残存させる工程をさらに有してもよい。
【００３２】
このような構成では、第３熱処理工程によって第２の絶縁層を収縮させることで、第２の絶縁層のエッチングレートと第１の絶縁層のエッチングレートの差を低減することができる。したがって、第１の絶縁層及び第２の絶縁層をエッチングする際に、残存させた第１の絶縁層の上面及び第２の絶縁層の上面を略平坦にすることができる。
【００３３】
本明細書が開示する一例の製造方法では、第１熱処理工程を非酸化雰囲気内で実施し、第３熱処理工程を非酸化雰囲気内で実施してもよい。
【００３４】
このような構成では、半導体基板が酸化されることに起因して半導体基板中に欠陥が生じることが抑制される。
【００３５】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３６】
１０：ＭＯＳＦＥＴ
１２：半導体基板
１２ａ：上面
１２ｂ：下面
２２：トレンチ
２４：ゲート絶縁層
２４ａ：底部絶縁層
２４ｂ：側面絶縁膜
２６：ゲート電極
２８：層間絶縁膜
３０：ソース領域
３２：ボディ領域
３４：ドリフト領域
３５：ドレイン領域
３６：底部領域
４０：第１の絶縁層
４２：第２の絶縁層
７０：上部電極
７２：下部電極
【図１】
2020047729.tif 000003
【図２】
2020047729.tif 000004
【図３】
2020047729.tif 000005
【図４】
2020047729.tif 000006
【図５】
2020047729.tif 000007
【図６】
2020047729.tif 000008
【図７】
2020047729.tif 000009
【図８】
2020047729.tif 000010