(57)【要約】【課題】ゲート絶縁膜の電界を緩和し、オン抵抗の増大を抑制できる、絶縁ゲート型炭化珪素半導体装置及びその製造方法を提供する。【解決手段】炭化珪素からなる第１導電型のドリフト層２ａと、第２導電型の第１のベース領域３と、第１導電型のソース領域４と、オフ方向の上流側に位置するオフ上流側トレンチ側壁面と、オフ上流側トレンチ側壁面よりもオフ方向の下流側に位置するオフ下流側トレンチ側壁面とを有するトレンチ５と、トレンチ内にゲート絶縁膜６を介して埋め込まれたゲート電極７と、トレンチ５の底部に接してドリフト層２ａ内に設けられた第２導電型の保護拡散層１３と、保護拡散層１３と第１のベース領域１３とに接して、ドリフト層内においてオフ上流側トレンチ側壁面のみの少なくとも一部に接し、かつオフ上流側トレンチ側壁面から内側に０．３μｍ以上の幅を有するように設けられた第２導電型の第２のベース領域１４とを備える。【選択図】図２
2020038995.tif 000002
【特許請求の範囲】
【請求項１】
｛０００１｝面からオフ方向に０°より大きいオフ角が設けられた主面を有する４Ｈ型の炭化珪素基板と、
前記炭化珪素基板上に設けられた炭化珪素からなる第１導電型のドリフト層と、
前記ドリフト層の表面側に位置する第２導電型の第１のベース領域と、
前記第１のベース領域内に位置する第１導電型のソース領域と、
前記第１のベース領域と前記ソース領域を貫通し、前記オフ方向の上流側に位置するオフ上流側トレンチ側壁面と、前記オフ上流側トレンチ側壁面よりも前記オフ方向の下流側に位置するオフ下流側トレンチ側壁面とを有するトレンチと、
前記トレンチ内に形成されたゲート絶縁膜と、
前記トレンチ内に前記ゲート絶縁膜を介して埋め込まれたゲート電極と、
前記トレンチの底部に接して前記ドリフト層内に設けられた第２導電型の保護拡散層と、
前記保護拡散層と前記第１のベース領域とに接して、前記ドリフト層内において前記オフ上流側トレンチ側壁面のみの少なくとも一部に接し、かつ前記オフ上流側トレンチ側壁面から内側に０．３μｍ以上の幅を有するように設けられた第２導電型の第２のベース領域と、
を備えた絶縁ゲート型炭化珪素半導体装置。
【請求項２】
前記オフ方向は、＜１１−２０＞方向である、
請求項１に記載の絶縁ゲート型炭化珪素半導体装置。
【請求項３】
前記トレンチには、前記トレンチの幅が底部から上部に向かって拡がるようにテーパが設けられている、
請求項１または２に記載の絶縁ゲート型炭化珪素半導体装置。
【請求項４】
前記第１導電型は、ｎ型である、
請求項１から３のいずれか１項に記載の絶縁ゲート型炭化珪素半導体装置。
【請求項５】
前記第２のベース領域の深さは、前記トレンチの深さ以上である、
請求項１から４のいずれか１項に記載の絶縁ゲート型炭化珪素半導体装置。
【請求項６】
前記第２のベース領域は、前記保護拡散層よりも第２導電型の不純物濃度が高い、
請求項１から５のいずれか１項に記載の絶縁ゲート型炭化珪素半導体装置。
【請求項７】
前記第２のベース領域は、前記第１のベース領域よりも第２導電型の不純物濃度が高い、
請求項１から６のいずれか１項に記載の絶縁ゲート型炭化珪素半導体装置。
【請求項８】
主面上に炭化珪素からなる第１導電型のドリフト層となる第１導電型のエピタキシャル層が設けられ｛０００１｝面からオフ方向に０°より大きいオフ角が設けられた前記主面を有する４Ｈ型の炭化珪素基板において、前記エピタキシャル層の表層部に第２導電型の第１のベース領域を形成する工程と、
前記第１のベース領域の表層部に第１導電型のソース領域を形成する工程と、
前記第１のベース領域と前記ソース領域を貫通し、前記オフ方向の上流側に位置するオフ上流側トレンチ側壁面と、前記オフ上流側トレンチ側壁面よりも前記オフ方向の下流側に位置するオフ下流側トレンチ側壁面とを有するトレンチを形成する工程と、
前記オフ上流側トレンチ側壁面のみの少なくとも一部に接する第２導電型の第２のベース領域を形成する工程と、
前記トレンチ内の前記トレンチ側壁にゲート絶縁膜を形成する工程と、
前記トレンチ内に前記ゲート絶縁膜を介してゲート電極を埋め込む工程と、
を備え、
前記第２のベース領域を形成する工程は、前記トレンチを形成する工程後に、前記第２のベース領域が設けられる前記オフ上流側トレンチ側壁面の内側へ斜めイオン注入することによって形成する、
絶縁ゲート型炭化珪素半導体装置の製造方法。
【請求項９】
主面上に炭化珪素からなる第１導電型のドリフト層となる第１導電型のエピタキシャル層が設けられ｛０００１｝面からオフ方向に０°より大きいオフ角が設けられた前記主面を有する４Ｈ型の炭化珪素基板において、前記エピタキシャル層の表層部に第２導電型の第１のベース領域を形成する工程と、
前記第１のベース領域の表層部に第１導電型のソース領域を形成する工程と、
前記第１のベース領域と前記ソース領域を貫通し、前記オフ方向の上流側に位置するオフ上流側トレンチ側壁面と、前記オフ上流側トレンチ側壁面よりも前記オフ方向の下流側に位置するオフ下流側トレンチ側壁面とを有するトレンチを形成する工程と、
前記オフ上流側トレンチ側壁面のみの少なくとも一部に接する第２導電型の第２のベース領域を形成する工程と、
前記トレンチ内の前記トレンチ側壁にゲート絶縁膜を形成する工程と、
前記トレンチ内に前記ゲート絶縁膜を介してゲート電極を埋め込む工程と、
を備え、
前記第２のベース領域を形成する工程において、前記エピタキシャル層の表面にイオン注入することによって、前記オフ上流側トレンチ側壁面をまたぐように前記第２のベース領域が形成され、
前記トレンチを形成する工程は、前記第２のベース領域を形成する工程後に、前記オフ上流側トレンチ側壁面が前記第２のベース領域内に位置し、前記オフ下流側トレンチ側壁面が前記第２のベース領域外に位置するように前記トレンチを形成する、
絶縁ゲート型炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トレンチゲート構造の絶縁ゲート型炭化珪素半導体装置に関するものである。
【背景技術】
【０００２】
パワーエレクトロニクス分野において、モータ等の負荷への電力供給を制御するスイッチング素子として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置が広く使用されている。電力制御用の絶縁ゲート型半導体装置の一つに、ゲート電極が半導体層に埋め込まれて形成されたトレンチ型ＭＯＳＦＥＴがある。
【０００３】
従来のトレンチ型ＭＯＳＦＥＴでは、高電圧印加時にはゲート絶縁膜であるシリコン酸化膜にも電界が印加される。ここで、トレンチ形状に沿ってトレンチ内部に形成されているシリコン酸化膜のうち、ゲート電極が埋め込まれたトレンチ底部のシリコン酸化膜に最も高い電界が印加される。トレンチ底部のシリコン酸化膜に印加される電界を緩和するために、トレンチ底部に接するｎ型のドリフト層にｐ型の保護拡散層を形成する方法が提案されている。（例えば、特許文献１参照）。
【０００４】
ここで、ｐ型の保護拡散層は、トレンチ側壁に接するｎ型のドリフト層に形成されたｐ型の第２のベース領域により、チャネル領域が形成されるｐ型の第１のベース領域と電気的に接続されて電位が固定されている。第２のベース領域が形成されるトレンチ側壁面はｐ型領域となるため、ＭＯＳ特性が劣化する。つまり、第２のベース領域が形成されたトレンチ側壁面はチャネルとしてほぼ機能しなくなるため、トレンチ型ＭＯＳＦＥＴのチャネル密度が小さくなり、トレンチ型ＭＯＳＦＥＴのオン抵抗が増大してしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３１１７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
炭化珪素すなわちＳｉＣ（Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ）を用いたトレンチ型ＭＯＳＦＥＴでは、ＭＯＳ界面の品質がシリコンを用いたトレンチ型ＭＯＳＦＥＴに比べて悪いため、オン抵抗に占めるチャネル抵抗の割合が大きい。そのため、炭化珪素を用いたトレンチ型ＭＯＳＦＥＴにおいて、チャネル密度の低下によるオン抵抗の増大はシリコンに比べて非常に大きいことが問題となる。従って、炭化珪素を用いたトレンチ型ＭＯＳＦＥＴにおいて、第２のベース領域を形成する際にオン抵抗をできるだけ増大させないことが望まれる。
【０００７】
この発明は、上述のような問題を解決するためになされたもので、高電圧印加のゲート絶縁膜に印加される電界を緩和し、オン抵抗の増大を抑制できる絶縁ゲート型炭化珪素半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る絶縁ゲート型炭化珪素半導体装置は、｛０００１｝面からオフ方向に０°より大きいオフ角が設けられた主面を有する４Ｈ型の炭化珪素基板と、炭化珪素基板上に設けられた炭化珪素からなる第１導電型のドリフト層と、ドリフト層の表面側に位置する第２導電型の第１のベース領域と、第１のベース領域内に位置する第１導電型のソース領域と、第１のベース領域とソース領域を貫通し、オフ方向の上流側に位置するオフ上流側トレンチ側壁面と、オフ上流側トレンチ側壁面よりもオフ方向の下流側に位置するオフ下流側トレンチ側壁面とを有するトレンチと、トレンチ内に形成されたゲート絶縁膜と、トレンチ内にゲート絶縁膜を介して埋め込まれたゲート電極と、トレンチの底部に接してドリフト層内に設けられた第２導電型の保護拡散層と、保護拡散層と第１のベース領域とに接して、ドリフト層内においてオフ上流側トレンチ側壁面のみの少なくとも一部に接し、かつオフ上流側トレンチ側壁面から内側に０．３μｍ以上の幅を有するように設けられた第２導電型の第２のベース領域とを備えたことを特徴とする。
【発明の効果】
【０００９】
本発明における絶縁ゲート型炭化珪素半導体装置は、トレンチ底部のゲート絶縁膜の電界を緩和でき、かつ、オン抵抗の増大を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの一部を示す上面図である。
【図２】この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの断面図である。
【図３】この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの炭化珪素基板の主面とトレンチ側壁との角度の関係を示す模式図である。
【図４】この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、ソース領域形成までを説明するための断面図である。
【図５】この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、第２のベース領域形成までを説明するための断面図である。
【図６】この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法を説明するための上面図である。
【図７】この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、トレンチのエッチングマスク形成を説明するための断面図である。
【図８】この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、トレンチのエッチングマスクを形成するまでを説明するための断面図である。
【図９】この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、トレンチ形成までを説明するための断面図である。
【図１０】この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、保護拡散層形成までを説明するための断面図である。
【図１１】この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、ゲート絶縁膜形成までを説明するための断面図である。
【図１２】この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、コンタクトホール形成までを説明するための断面図である。
【図１３】この発明の実施の形態１に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち完成までを説明するための断面図である。
【図１４】この発明の実施の形態２に係るトレンチ型ＭＯＳＦＥＴの一部を示す上面図である。
【図１５】この発明の実施の形態２に係るトレンチ型ＭＯＳＦＥＴのオン状態における電子の流れる経路を説明するための断面図である。
【図１６】この発明の実施の形態３に係るトレンチ型ＭＯＳＦＥＴの炭化珪素基板の主面とトレンチ側壁との角度の関係を示す模式図である。
【図１７】この発明の実施の形態４に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、保護拡散層形成を説明するための断面図である。
【図１８】この発明の実施の形態４に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、第２のベース領域形成を説明するための断面図である。
【図１９】この発明の実施の形態５に係るトレンチ型ＭＯＳＦＥＴの製造方法のうち、第２のベース領域形成を説明するための断面図である。
【図２０】この発明の実施の形態５に係るトレンチ型ＭＯＳＦＥＴのオン状態における電子の流れる経路を説明するための断面図である。
【図２１】この発明の実施の形態６に係るトレンチ型ＭＯＳＦＥＴの一部を示す上面図である。
【図２２】この発明の実施の形態６に係るトレンチ型ＭＯＳＦＥＴを示す断面図である。
【図２３】この発明の実施の形態６に係るトレンチ型ＭＯＳＦＥＴの効果を説明するための、ゲート電圧に対するドレイン電流の特性を示す。
【発明を実施するための形態】
【００１１】
実施の形態１．
まず、この発明の実施の形態１におけるゲート絶縁型炭化珪素半導体装置の構成を説明する。図１は、実施の形態１に係るトレンチ型ＭＯＳＦＥＴの一部を示す上面図である。なお、図１では、トレンチ型ＭＯＳＦＥＴのセルの構成が分かりやすいように、セルの上を覆っているソース電極、層間絶縁膜及びコンタクトホールの図示は省略している。図２は、実施の形態１に係るトレンチ型ＭＯＳＦＥＴの断面図である。本実施の形態ではゲート絶縁型炭化珪素半導体装置として、炭化珪素を用いたトレンチ型ＭＯＳＦＥＴについて説明する。
【００１２】
図１中、点線で囲まれた領域で示される１つのセル２０が、図１においては格子状に９つ並んでいる。図１で、一点鎖線で示されるＡ−Ａ断面図が図２（ａ）で、二点鎖線で示されるＢ−Ｂ断面図が図２（ｂ）に対応する。図１において示される炭化珪素基板１のオフ方向２１は本実施の形態では＜１１−２０＞方向とし、オフ方向２１に平行なトレンチ側壁２４の断面は図２（ａ）で示される。また、オフ方向２１に垂直なトレンチ側壁はオフ上流側トレンチ側壁２２とオフ下流側トレンチ側壁２３であり、図２（ｂ）で示される。
【００１３】
本実施の形態に係るトレンチ型ＭＯＳＦＥＴの１つのセル２０の構成を、図１及び図２を参照して説明する。第１導電型の炭化珪素基板１の主面上に成長された第１導電型の炭化珪素からなるエピタキシャル層２に、第２導電型の第１のベース領域３が形成されている。第１導電型のエピタキシャル層２のうち、第２導電型の第１のベース領域３が形成されていない領域がドリフト層２ａとなる。
【００１４】
尚、本実施の形態では第１導電型をｎ型、第２導電型をｐ型とする。
【００１５】
ここで、ｎ型の炭化珪素基板１のポリタイプは４Ｈとする。つまり、炭化珪素基板１にはｎ型（第１導電型）の４Ｈ−ＳｉＣ（４Ｈ型の炭化珪素）を用いる。
【００１６】
さらに、用いる炭化珪素基板１の主面は、オフ方向２１に０°より大きいオフ角θ１を有する（０００１）面あるいは（０００−１）面である。つまり、炭化珪素基板１は、Ｓｉ面のオフ基板もしくはＣ面のオフ基板のいずれかとする。本実施の形態では、オフ方向２１を＜１１−２０＞方向、オフ角θ１を４°とし、炭化珪素基板１の主面は、＜１１−２０＞方向に４°のオフ角が設けられた（０００１）面である場合を例に説明する。
【００１７】
ドリフト層２ａの表面側に位置する第１のベース領域３内には第１導電型（ｎ型）のソース領域４が形成されている。エピタキシャル層２には、ソース領域４と第１のベース領域３を貫通するように、ゲート電極７が埋め込まれるトレンチ５が形成される。つまりトレンチ５の底部は、第１のベース領域３より下方のドリフト層２ａに達している。トレンチ５の内壁には、トレンチ５の形状に沿ってシリコン酸化膜であるゲート絶縁膜６が設けられている。さらに、トレンチ５の内壁で囲まれたその内部には、ゲート絶縁膜６を介してゲート電極７が埋め込まれている。
【００１８】
ドリフト層２ａにおけるトレンチ５の底部に接する領域には、第２導電型（ｐ型）の保護拡散層１３が形成されている。保護拡散層１３は、トレンチ型ＭＯＳＦＥＴのオフ時にドリフト層２ａのｎ型（第１導電型）領域の空乏化を促進すると共に、トレンチ５の底部への電界集中を緩和することによってゲート絶縁膜６に印加される電界を低減し、ゲート絶縁膜６の破壊を防止する。
【００１９】
エピタキシャル層２の表面には、ゲート電極７を覆うように層間絶縁膜８が形成されている。層間絶縁膜８には、ソース領域４および第１のベース領域３に達するコンタクトホール８１が形成されている。図２において、コンタクトホールは点線で囲まれた領域に相当する。層間絶縁膜８上に配設されたソース電極９は当該コンタクトホール８１を埋めるように形成され、ソース領域４及び第１のベース領域３に接続される。尚、既に上述したとおり、図１ではエピタキシャル層２上の層間絶縁膜８、ソース電極９、コンタクトホール８１の図示を省略しているので、図１ではコンタクトホール８１が示されていないが、図２に断面が示されたコンタクトホール８１は、上面視で矩形の空間となっている。
【００２０】
ドレイン電極１０は、炭化珪素基板１の裏面に形成される。
【００２１】
図１に示すように、ゲート電極７は、上面視で格子状に配設されている。保護拡散層１３もゲート電極７と同様に、ゲート電極７が埋め込まれたトレンチ５の底部のドリフト層２ａ内に、格子状に延在している（図示せず）。トレンチ型ＭＯＳＦＥＴの活性領域内に設けられるセル２０では、ゲート電極７で区切られた区画（セル２０）のそれぞれがトレンチ型ＭＯＳＦＥＴとして機能する。
【００２２】
つまり、トレンチ型ＭＯＳＦＥＴはセル２０が配置される活性領域とそれ以外の終端領域とから構成され、本実施の形態では活性領域内の全てのトレンチ５に保護拡散層１３が設けられる。そのため、活性領域の全てのセル２０のトレンチ５に保護拡散層１３が設けられる。
【００２３】
本実施の形態では、セル２０にトレンチ５が形成され、トレンチ側壁となる四面のうち少なくとも一面に接して、図２（ｂ）に示すように、第１のベース領域３と保護拡散層１３とを電気的に接続するｐ型（第２導電型）の第２のベース領域１４が形成されている。第２のベース領域１４が接するトレンチ側壁面は、図１においては四角形のセル２０のゲート絶縁膜６が形成される４辺のうちの１辺に相当し、オフ上流側トレンチ側壁２２に相当している。
【００２４】
図２（ａ）及び（ｂ）においても、第２のベース領域１４が形成されているのはトレンチ５の図２（ｂ）に向かって右側のトレンチ側壁面であることが分かる。セル２０のオフ方向２１と直交する面のうち、オフ上流側トレンチ側壁２２に第２のベース領域１４が設けられている。
【００２５】
本実施の形態の図２（ｂ）ではオフ方向２１と直交するトレンチ側壁面のうち、オフ上流側トレンチ側壁２２に第２のベース領域１４が形成されているが、オフ下流側トレンチ側壁２３に形成されていても良い。つまり、本実施の形態では、トレンチ側壁は、オフ方向と平行なトレンチ側壁２４とオフ上流側トレンチ側壁２２とオフ下流側トレンチ側壁２３とからなるが、オフ方向と平行なトレンチ側壁２４に接して第２のベース領域１４が形成されていなければ良い。第２のベース領域１４が形成されるトレンチ側壁面については本実施の形態の特徴となる部分であり、詳細は後で述べる。
【００２６】
図２（ｂ）において第２のベース領域１４はトレンチ５のオフ上流側トレンチ側壁２２に接して形成されており、ｐ型（第２導電型）の第２のベース領域１４は第１のベース領域３の底部と、保護拡散層１３とオフ上流側トレンチ側壁２２とに接するようにドリフト層２ａ内に設けられ、ｐ型（第２導電型）の保護拡散層１３とｐ型（第２導電型）の第１のベース領域３とを電気的に接続する構造となっている。
【００２７】
第１のベース領域３はエピタキシャル層２の表面にてソース電極９と接続されており、活性領域内の全てのセル２０のトレンチ５の底部に位置するｐ型（第２導電型）の保護拡散層１３は、ｐ型（第２導電型）の第２のベース領域１４とｐ型（第２導電型）の第１のベース領域３とを介して、ソース電極９と電気的に接続される。よって、保護拡散層１３は電気的に浮いた状態（フローティング状態）でないので、電位が安定化されている。尚、第２のベース領域１４とゲート電極７との間はゲート絶縁膜６によって絶縁されている。
【００２８】
本実施の形態では、活性領域内の全てのセル２０のトレンチ５の底部に対して保護拡散層１３を設ける。そのため、トレンチ型ＭＯＳＦＥＴの活性領域内に位置する全てのトレンチ５の底部のゲート絶縁膜６に印加される電界を緩和でき、高電圧印加時のゲート絶縁膜６の絶縁破壊を抑制することができる。
【００２９】
ここで、炭化珪素はワイドバンドギャップ半導体であるので、シリコンに比べて高耐圧特性が実現できる。炭化珪素を用いたトレンチ型ＭＯＳＦＥＴにｐ型の第１のベース領域３とｎ型のドリフト層２ａとのｐｎ接合における電界強度がアバランシェを起こす程度の電圧を印加したとき、ゲート絶縁膜６の電界強度がシリコン酸化膜の絶縁破壊電界強度と同等になる。
【００３０】
そのため炭化珪素を用いたトレンチ型ＭＯＳＦＥＴでは活性領域内の全てのセル２０、つまり全てのトレンチ５の底部に保護拡散層１３を形成すれば、トレンチ５の底部のゲート絶縁膜６に印加される電界強度を十分に緩和することができる。つまり、特に高電圧下での動作が要求される炭化珪素を用いたトレンチ型ＭＯＳＦＥＴで、保護拡散層１３の形成されていないトレンチ５底部のゲート絶縁膜６で絶縁破壊を起こすことを防ぐことができる。
【００３１】
しかし、活性領域内の一部のセル２０のトレンチ５の底部にのみ保護拡散層１３が形成されていても、トレンチ５の底部のゲート絶縁膜６に印加される電界強度がある程度緩和される効果は得られ、本実施の形態の効果も得られる。
【００３２】
たとえば、数百〜１ｋＶなどそれほど高耐圧動作が要求されないトレンチ型ＭＯＳＦＥＴであれば、ゲート絶縁膜６の電界強度の緩和がある程度得られればよい。その場合、活性領域内で、保護拡散層１３及び第２のベース領域１４が形成されるセル２０の数が少なくなるので、オン抵抗の増大もより抑制できる。
【００３３】
ただし、保護拡散層１３が設けられたセル２０には、必ず第２のベース領域１４が形成される。
【００３４】
本実施の形態の構成によれば、少なくとも各セル２０ごとに第２のベース領域１４を設けているので、保護拡散層１３とソース電極９とを電気的に接続することができる。
【００３５】
本実施の形態のように活性領域内の全てのセル２０のトレンチ５の底部に保護拡散層１３を設ける場合、活性領域内の全てのセル２０のトレンチ５の側壁の一面の一部に接して第２のベース領域１４が形成される。つまり、本実施の形態では活性領域内のトレンチ５ごとに保護拡散層１３と第２のベース領域１４が設けられる。
【００３６】
次に、炭化珪素を用いたトレンチ型ＭＯＳＦＥＴの動作を簡単に説明する。ゲート電極７にしきい値電圧以上の正電圧が印加されると、第１のベース領域３のうちゲート電極７の側面（チャネル領域）に反転チャネル層が形成される。この反転チャネル層は、ソース領域４からドリフト層２ａへとキャリアとしての電子が流れる経路となる。反転チャネル層を通ってソース領域４からドリフト層２ａへ流れ込んだ電子は、ドレイン電極１０の正電圧により生じた電界に従い、炭化珪素基板１を通過してドレイン電極１０に到達する。このようにしてトレンチ型ＭＯＳＦＥＴは、ドレイン電極１０からソース電極９へとオン電流を流すことができるようになる。この状態がＭＯＳＦＥＴのオン状態である。
【００３７】
ここで、第２のベース領域１４が形成されたオフ上流側トレンチ側壁２２以外のトレンチ側壁面のチャネル領域では、第１のベース領域３の底部からソース領域４の底部までの距離がチャネル長となる。第２のベース領域１４が形成されたオフ上流側トレンチ側壁２２はトレンチ５の底部辺りまで第２のベース領域１４が形成されており、第２のベース領域１４の底部からソース領域４の底部までの距離がチャネル長となる。そのため、他のトレンチ側壁面に比べてチャネル長が長くなり、反転チャネル層が十分形成されずに、電子が流れる経路として機能しないか、若しくは反転チャネル層が形成されたとしてもチャネル領域における抵抗（チャネル抵抗）が、他のトレンチ側壁面に比べて高くなる。つまり、第２のベース領域１４が形成されるとチャネル抵抗が高くなり、トレンチ型ＭＯＳＦＥＴのオン時の抵抗（オン抵抗）が増大してしまう。
【００３８】
一方、ゲート電極７にしきい値電圧よりも低い電圧が印加されているときは、チャネル領域に反転チャネル層が形成されないため、ドレイン電極１０とソース電極９との間には電流が流れない。この状態がトレンチ型ＭＯＳＦＥＴのオフ状態である。オフ状態ではオン状態に比べてはるかに高いドレイン電圧が印加される。
【００３９】
ここで、トレンチ型ＭＯＳＦＥＴがオン状態からオフ状態へとターンオフするとき、例えば、数Ｖから数百Ｖへなど、ドレイン電極１０の電圧が急激に上昇するため、第２導電型の保護拡散層１３とドリフト層２ａの第１導電型の領域との間の寄生容量を介して、変位電流が保護拡散層１３に流れ込む。このとき、保護拡散層１３と第１のベース領域３との間の抵抗成分に電圧降下が生じる。つまり、トレンチ５の周辺に電圧降下が生じ、ゲート絶縁膜６に電界が印加される。これが大きくなるとゲート絶縁膜６の絶縁破壊が起こる。変位電流の大きさは、保護拡散層１３の面積とドレイン電圧（Ｖ）の時間（ｔ）に対する変動（ｄＶ／ｄｔ）とによって決まる。
【００４０】
変位電流に起因するゲート絶縁膜６の破壊を防止する上で、保護拡散層１３内を電流が流れる経路を短くし、保護拡散層１３と第１のベース領域３との間の抵抗値を小さくすることが有効である。
【００４１】
本実施の形態では、活性領域内の全てのセル２０のトレンチ５の底部に位置するｐ型（第２導電型）の保護拡散層１３は、ｐ型（第２導電型）の第２のベース領域１４とｐ型（第２導電型）の第１のベース領域３とを介して、ソース電極９と電気的に接続される。このため、変位電流が発生しても、保護拡散層１３から第２のベース領域１４と第１のベース領域３を通って、ソース電極９へ流れることができる。
【００４２】
また、本実施の形態によれば、少なくとも各セル２０ごとに、保護拡散層１３とソース電極９とを電気的に接続することができる。そのため、保護拡散層１３と第１のベース領域３の距離を短くすることができ、かつ、保護拡散層１３とソース電極９間において多数の接続経路を確保することができる。つまり、変位電流が保護拡散層１３を通ってソース電極９へ流れる経路の距離を短くできるので、トレンチ５の周辺の電圧降下を抑制し、ゲート絶縁膜６に印加される電界を小さくできる。従って、変位電流に起因するゲート絶縁膜６の破壊を防ぎ、信頼性の高いトレンチ型ＭＯＳＦＥＴを得ることができる。
【００４３】
また、第２のベース領域１４は格子状の各セル２０ごとに設けるため、ゲート電極７で区切られた区間のセルサイズ（セルピッチ）が小さくなるほど保護拡散層１３中の電流経路は短くなるため、より高い効果が得られる。従って、本実施の形態によれば、セルピッチを小さくすることによってトレンチ型ＭＯＳＦＥＴの高信頼性化および大容量化の両方を実現することができる。
【００４４】
ここで、本実施の形態の特徴である第２のベース領域１４が形成されるトレンチ側壁面について述べる。炭化珪素を用いたトレンチ型ＭＯＳＦＥＴでは、チャネル領域が形成されるトレンチ側壁面の面方位によってＭＯＳ特性が異なる。つまり、チャネル領域がどの面方位に形成されるかによって、チャネル抵抗が異なる。そのため、炭化珪素基板１の主面と第２のベース領域１４が形成されるトレンチ側壁面との関係などが重要になる。
【００４５】
図２に示すセル２０の断面図において、トレンチ５の側壁がエピタキシャル層２の表面に対して、９０°に形成された場合を考える。つまり、トレンチ５の側壁は、炭化珪素基板１の主面に対して９０°の角度で形成される。
【００４６】
このとき、炭化珪素基板１のオフ方向２１と平行なトレンチ側壁２４は、図１のＡ−Ａ断面視で示されるが、炭化珪素基板１との角度の関係を図３（ａ）に模式的に示す。ここで、オフ方向２１は図３（ａ）の断面視と垂直な方向であるので、オフ方向と平行なトレンチ側壁２４は（０００１）面に垂直で、＜１１−２０＞方向に平行な、（１−１００）面もしくは（−１１００）面となる。
【００４７】
ここで、（０００１）面を＜１−１００＞方向へ９０°傾けた面が（１−１００）面で、（０００−１）面を＜１−１００＞方向へ９０°傾けた面が（−１１００）面となる。｛１１００｝面は、（１−１００）面または（−１１００）面のいずれかの面であることを示す。ＭＯＳ特性は（１−１００）面と（０００−１）面は同等であることが知られている。
【００４８】
一方、オフ方向２１と垂直なトレンチ側壁は、図１におけるＢ−Ｂ断面視で示されるが、炭化珪素基板１との関係を図３（ｂ）に模式的に示す。図３（ｂ）では、炭化珪素基板１の主面は（０００１）面からオフ方向２１にオフ角４°が設けられた面である。そのため、オフ上流側トレンチ側壁２２は（０００１）面を＜１１−２０＞方向へ８６°傾けた面であり、（１１−２０）面を＜０００１＞方向へ４°傾けた４°オフ（１１−２０）面となる。また、オフ下流側トレンチ側壁２３は（０００―１）面を＜１１−２０＞方向へ８６°傾けた面であり、（−１−１２０）面を＜０００１＞方向へ４°傾けた４°オフ（―１―１２０）面となる。
【００４９】
ここで、（１１−２０）面は（０００１）面を＜１１−２０＞方向へ９０°傾けた面であり、（−１−１２０）面は（０００−１）面を＜１１−２０＞方向へ９０°傾けた面である。｛１１―２０｝面は、（１１−２０）面または（−１−１２０）面のいずれかの面であることを示す。
【００５０】
ちなみに、｛０００１｝面は、（０００１）面または（０００−１）面のいずれかの面であることを示す。
【００５１】
炭化珪素を用いたＭＯＳデバイスにおいて、反転チャネル層が＜０００１＞方向に平行な面のいずれかに形成された場合が、ＭＯＳ特性が良好であることが分かっている。ここでいうＭＯＳ特性は、チャネル抵抗が低く、しきい値電圧が低くなる特性をいう。
【００５２】
本実施の形態ではセル２０が格子状であるので、トレンチ側壁が＜０００１＞方向に平行な面の｛１−１００｝面または｛１１−２０｝面に形成された場合にＭＯＳ特性が良くなる。
【００５３】
炭化珪素を用いたＭＯＳデバイスにおいて反転チャネル層が＜０００１＞方向に平行な面に＜０００１＞方向へトレンチオフ角θ２（θ２＞０°）が付いた面に形成されるとき、＜０００１＞方向に平行な面よりＭＯＳ特性が劣化する。通常、トレンチオフ角θ２が大きいほどＭＯＳ特性の劣化は大きい。
【００５４】
本実施の形態では、トレンチ型ＭＯＳＦＥＴにおけるセル２０の４つのトレンチ側壁面は（１−１００）面と（―１１００）面、＜０００１＞方向へトレンチオフ角４°傾いた４°オフ（１１−２０）面とその反対側の４°オフ（−１−１２０）面を有する。
【００５５】
従って、｛１１−２０｝面から４°傾けた面である、オフ下流側トレンチ側壁２３もしくはオフ上流側トレンチ側壁２２に接するように第２のベース領域１４を形成することが望ましい。チャネル抵抗の大幅な増大につながる第２のベース領域１４を、チャネル抵抗が元々高いトレンチ側壁面に形成することで、トレンチ型ＭＯＳＦＥＴのオン抵抗増大を最小限に抑えることができる。
【００５６】
本実施の形態の図２（ｂ）では、４°オフ（１１−２０）面であるオフ上流側トレンチ側壁２２に第２のベース領域１４が設けられているが、４°オフ（―１―１２０）面であるオフ下流側トレンチ側壁２３に第２のベース領域１４が設けられても良い。
【００５７】
つまり、４つの面を有するトレンチ側壁のうち、＜０００１＞方向に平行な面に＜０００１＞方向へトレンチオフ角θ２（θ２＞０°）が付いた面に第２のベース領域１４が形成されれば良い。
【００５８】
上記構成によって、第２のベース領域１４はＭＯＳ特性の良い｛１−１００｝面であるオフ方向と平行なトレンチ側壁２４と、ＭＯＳ特性が若干劣化した４°オフ（１１−２０）面であるオフ上流側トレンチ側壁２２もしくは４°オフ（−１−１２０）面であるオフ下流側トレンチ側壁２３のいずれかに形成される。
【００５９】
本実施の形態の構成によれば、トレンチ側壁の四面のうち、ＭＯＳ特性が良い面には第２のベース領域１４を形成しないので、第２のベース領域１４によるオン抵抗の上昇を最小限に抑えることができる。
【００６０】
さらに、第２のベース領域１４が形成されたトレンチ側壁面はチャネル領域としてほとんど機能しないので、反転チャネル層の特性は第２のベース領域１４が形成されていない残り三面の特性によって決まる。反転チャネル層が形成される三面のうち二面は、特性が同等なオフ方向と平行なトレンチ側壁２４を用いるため、面方位によるゲート閾値電圧、ドレイン電流のばらつきを抑制し、各セル２０における反転チャネル層の形成される面ごとのオン状態のチャネル特性の差を低減できる。したがって、特定のトレンチ側壁面への電流集中を抑制することができる。
【００６１】
以下、図１及び図２に示したトレンチ型ＭＯＳＦＥＴの製造方法を説明する。図４〜図１３はその工程図である。これら図４〜図１３における各図の（ａ）及び（ｂ）は、それぞれ図１におけるＡ−Ａ断面及びＢ−Ｂ断面に対応する領域の断面視に対応している。
【００６２】
図４において、まず、炭化珪素基板１上にエピタキシャル層２を形成する。ここでは４Ｈのポリタイプを有するｎ型（第１導電型）で低抵抗の炭化珪素基板１を用意し、その上に化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によりｎ型（第１導電型）のエピタキシャル層２をエピタキシャル成長させた。エピタキシャル層２のｎ型（第１導電型）不純物濃度は１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３、厚さは５〜５０μｍとした。
【００６３】
次に、エピタキシャル層２の表面に所定のドーパントをイオン注入することにより、ｐ型（第２導電型）の第１のベース領域３およびｎ型の（第１導電型）ソース領域４を形成する。ここでは、ｐ型（第２導電型）の第１のベース領域３をｐ型（第２導電型）不純物であるアルミニウム（Ａｌ）のイオン注入により形成する。Ａｌのイオン注入の深さは、エピタキシャル層２の厚さを超えない範囲で、０．５〜３μｍ程度とする。注入するＡｌの不純物濃度は、エピタキシャル層２のｎ型（第１導電型）不純物濃度より高くする。このとき、Ａｌの注入深さよりも深いエピタキシャル層２の領域がドリフト層２ａとなる。つまり、ｐ型（第２導電型）の第１のベース領域３が形成されないエピタキシャル層２内の領域がドリフト層２ａである。
【００６４】
尚、第１のベース領域３はエピタキシャル成長によって形成してもよい。その場合も第１のベース領域３の不純物濃度および厚さは、イオン注入によって形成する場合と同等とする。
【００６５】
ｎ型（第１導電型）のソース領域４は、ｎ型（第１導電型）不純物である窒素（Ｎ）を第１のベース領域３の表面にイオン注入することにより形成する。ソース領域４は、図１のように、この後形成されるゲート電極７（トレンチ５）のレイアウトに対応する格子状のパターンで形成される。従って、ゲート電極７が形成されたとき、ゲート電極７の両側にソース領域４が配設される。Ｎのイオン注入深さは、第１のベース領域３の厚さより浅くする。注入するＮの不純物濃度は、第１のベース領域３のｐ型（第２導電型）不純物濃度よりも高くし、１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３の範囲とする。
【００６６】
次に、図５において、第１の注入マスク１６を介してｐ型（第２導電型）不純物であるＡｌをエピタキシャル層２の表面にイオン注入することにより、ｐ型（第２導電型）の第２のベース領域１４を形成する。第２のベース領域１４はセル２０にこの後形成されるトレンチ側壁の四面のうち、一面に形成される。
【００６７】
図６は本実施の形態に係るトレンチ型ＭＯＳＦＥＴの製造方法を説明するための上面図である。本実施の形態では、図６に示されるように、セル２０のオフ上流側トレンチ側壁２２が形成される領域にイオン注入が行われて第２のベース領域１４が形成される。
【００６８】
第２のベース領域１４は、この後形成されるトレンチ５のレイアウトに対応して、図６に示されるように、第２のベース領域１４が形成されるオフ上流側トレンチ側壁２２をまたぐように形成され、セル２０の配置に合わせて格子状のパターンで形成される。また、第２のベース領域１４の幅は第２のベース領域１４を形成するオフ上流側トレンチ側壁２２からセル２０の内側へ０．３μｍ以上の幅を有するように形成する。
【００６９】
以下に、第２のベース領域１４を形成するために注入するＡｌの不純物濃度及び第２のベース領域１４の深さと効果の関係について示す。第２のベース領域１４のｐ型（第２導電型）不純物濃度は、第１のベース領域３のｐ型（第２導電型）不純物濃度より高く、かつ、保護拡散層１３のｐ型（第２導電型）不純物濃度よりも高くする。この場合、トレンチ型ＭＯＳＦＥＴがオフの時に高電圧が印加されて保護拡散層１３がアバランシェを起こす前に、第２のベース領域１４が完全に空乏化し、保護拡散層１３と第１のベース領域３との接続が消失することを防ぐことができる。
【００７０】
さらに、第２のベース領域１４のｐ型（第２導電型）不純物濃度が高いと、第２のベース領域１４の抵抗を小さくすることができるため、トレンチ型ＭＯＳＦＥＴがターンオフする際の変位電流によるゲート絶縁膜６の絶縁破壊を防ぐ効果が得られやすい。しかし、第２のベース領域１４の不純物濃度が高い場合は、保護拡散層１３の底部よりも第２のベース領域１４の底部をエピタキシャル層２の表面に向かって浅く形成することで、保護拡散層１３よりも先に第２のベース領域１４がアバランシェを起こしてトレンチ型ＭＯＳＦＥＴの耐圧が低下することを防ぐ必要がある。
【００７１】
従って、第２のベース領域１４の不純物濃度は第１のベース領域３の不純物濃度より高く、好ましくは、保護拡散層１３の不純物濃度より高いほうが望ましく、第２のベース領域１４の深さはトレンチ５の深さ以上で、保護拡散層１３の深さ以下であることが望ましい。
【００７２】
続いて、図７のように、エピタキシャル層２の表面にエッチングマスクを１〜２μｍ程度の厚さで堆積し、その上にレジスト材からなるレジストマスク１２を形成する。レジストマスク１２は、フォトリソグラフィ技術により、トレンチ５の形成領域を開口したパターンに形成される。トレンチ５が格子状なので、レジストマスク１２はそれを反転したマトリクス状のパターンとなる。
【００７３】
そして、図８において、レジストマスク１２をマスクとする反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）処理により、エッチングマスクをパターニングする。つまりレジストマスク１２のパターンがシリコン酸化膜１１に転写される。パターニングされたシリコン酸化膜１１は次のトレンチ５を形成するエッチング工程におけるマスクとなる。
【００７４】
次に、図９で、パターニングされたエッチングマスクをマスクとするＲＩＥにより、エピタキシャル層２にソース領域４および第１のベース領域３を貫通するトレンチ５を形成する。トレンチ５の深さは、第１のベース領域３の深さ以上であり、第２のベース領域１４の深さ以下とし、０．５〜３μｍ程度とする。
【００７５】
トレンチ５のうち、図９（ａ）で示されるオフ方向２１である＜１１−２０＞方向と平行なトレンチ側壁面を、オフ方向と平行なトレンチ側壁２４、図９（ｂ）で示されるオフ方向２１である＜１１−２０＞方向に垂直なトレンチ側壁面で、オフ上流側のトレンチ側壁面をオフ上流側トレンチ側壁２２、オフ下流側のトレンチ側壁面をオフ下流側トレンチ側壁２３としている。
【００７６】
その後、図１０で、トレンチ５の部分を開口したパターン（レジストマスク１２と同様）の第２の注入マスク１５を形成し、それをマスクにするイオン注入により、トレンチ５の底部にｐ型（第２導電型）の保護拡散層１３を形成する。ここではｐ型（第２導電型）不純物としてＡｌを用いる。保護拡散層１３は第２のベース領域１４と接続するために、第２のベース領域１４の底部と接する深さに注入する。なお、第２の注入マスク１５の代わりに、トレンチ５の形成の際にパターニングされ、エッチング時にマスクとして用いられたエッチングマスクをそのまま使用してもよい。その場合は、エッチング時にマスクとして用いたエッチングマスクを注入マスクとして共用することにより、製造工程の簡略化およびコスト削減を図ることができる。ただし、第２の注入マスク１５の代わりにシリコン酸化膜１１を使用する場合は、トレンチ５を形成した後、ある程度の厚さのシリコン酸化膜１１が残存するように、エッチングマスクの厚さや、トレンチ５を形成するときのエッチング条件を調整する必要がある。
【００７７】
図１０の第２の注入マスク１５を除去した後、熱処理装置を用いて、上記の工程でイオン注入したＮおよびＡｌを活性化させるアニールを行う。このアニールは、アルゴン（Ａｒ）ガスなどの不活性ガス雰囲気中で、１３００〜１９００℃、３０秒〜１時間の条件で行う。
【００７８】
そして、図１１で、トレンチ５の内側を含むエピタキシャル層２の全面にゲート絶縁膜６を形成した後、ゲート電極７となるポリシリコンを減圧ＣＶＤ法により堆積し、それらをパターニングまたはエッチバックすることにより、トレンチ５内部にゲート絶縁膜６およびゲート電極７を形成する。ゲート絶縁膜６となるシリコン酸化膜は、エピタキシャル層２の表面を熱酸化法により形成してもよいし、エピタキシャル層２上及びトレンチ５の内側に堆積法により形成してもよい。
【００７９】
続いて、図１２では、減圧ＣＶＤ法により、エピタキシャル層２の表面全面に層間絶縁膜８を形成し、ゲート電極７を覆った後、層間絶縁膜８をパターニングすることで、ソース領域４および第１のベース領域３に達するコンタクトホール８１を形成する。図１２中、点線で囲まれた領域がコンタクトホール８１に相当する。
【００８０】
最後に、図１３では、エピタキシャル層２上にＡｌ合金等の電極材を堆積することで、層間絶縁膜８上並びにコンタクトホール８１内に、ソース電極９を形成する。さらに、炭化珪素基板１の下面にＡｌ合金等の電極材を堆積してドレイン電極１０を形成することにより、図２に示した構成のトレンチ型ＭＯＳＦＥＴが得られる。
【００８１】
本実施の形態を用いて作製した炭化珪素を用いたトレンチ型ＭＯＳＦＥＴでは、トレンチ側壁面のうちＭＯＳ特性が最も良い面方位には第２のベース領域１４を形成しないので、第２のベース領域１４によるオン抵抗の上昇を最小限に抑えることができる。すなわち、本実施の形態に係るトレンチ型ＭＯＳＦＥＴは、チャネル抵抗が低くなるトレンチオフ角θ２が０°である側壁はチャネルとして機能し、その低いチャネル抵抗を維持するので、第２のベース領域１４によるオン抵抗の上昇を効果的に抑えることができる。
【００８２】
また、本実施の形態によれば、各セル２０ごとに第２のベース領域１４を設けているので、各セル２０ごとに保護拡散層１３とソース電極９とを電気的に接続することができる。また、保護拡散層１３と第１のベース領域３の距離を短くすることができ、かつ、保護拡散層１３とソース電極９間において多数の接続経路を確保することができる。そのため、ターンオフ時の変位電流によるゲート絶縁膜６の絶縁破壊を抑制することができる。
【００８３】
さらに、本実施の形態を用いれば、活性領域内の全てのセル２０のトレンチ５の底部に保護拡散層１３を設けている。そのため、活性領域内の全てのトレンチ５の底部におけるゲート絶縁膜６の電界を緩和でき、高電圧印加時のゲート絶縁膜６の絶縁破壊を抑制することができる。
【００８４】
本実施の形態では、エピタキシャル層２と炭化珪素基板１とが同じ第１導電型を有する構造のトレンチ型ＭＯＳＦＥＴについて述べたが、エピタキシャル層２と炭化珪素基板１とが異なる導電型を有する構造のトレンチ型ＩＧＢＴに対しても適用可能である。例えば、図１に示したエピタキシャル層２が第１導電型のｎ型である構成に対し、炭化珪素基板１を第２導電型のｐ型にすればトレンチ型ＩＧＢＴの構成となる。その場合、トレンチ型ＭＯＳＦＥＴのソース領域４およびソース電極９は、それぞれトレンチ型ＩＧＢＴのエミッタ領域およびエミッタ電極に対応し、ドレイン電極１０はコレクタ電極に対応することになる。
【００８５】
さらに、本実施の形態では、第１導電型をｎ型、第２導電型をｐ型としたが、第１導電型をｐ型、第２導電型をｎ型としても良い。
【００８６】
また、本実施の形態では（０００１）面にオフ角が付いた面を炭化珪素基板１の主面として用いたが、（０００−１）面にオフ角が付いた面を炭化珪素基板１の主面として用いても良い。つまり｛０００１｝面にオフ角が付いた面を炭化珪素基板１の主面として用いればよい。｛０００１｝面は、（０００１）面または（０００−１）面のいずれかであることを示す。
【００８７】
本実施の形態ではオフ角は４°としたが、０°より大きい角度が付いていれば良い。｛０００１｝面に０°より大きいオフ角が付いていれば、トレンチ側壁の面方位のいずれかは＜０００１＞方向に平行な面に、＜０００１＞方向にトレンチオフ角θ２が付くからである。
【００８８】
また、本実施の形態では炭化珪素基板１の表面上に直接エピタキシャル層２が成長されているが、バッファ層を介して成長されていても良い。
【００８９】
本実施の形態では、オフ方向２１と平行な方向にトレンチ側壁を二面形成し、オフ方向と平行なトレンチ側壁２４には第２のベース領域１４を形成していない。このように、トレンチ側壁面のうち、少なくとも一面はオフ方向２１と平行であることが望ましい。オフ方向２１と平行な面のトレンチオフ角θ２は必ず０°となるので、ＭＯＳ特性の良好な＜０００１＞方向に平行な面にチャネル領域が形成できるからである。
【００９０】
また、本実施の形態ではゲート電極７は格子状のセル２０にて配置されているが、その他のセル配置であっても、トレンチ側壁が複数の面を有していれば本発明の効果を得ることが出来る。
【００９１】
つまり、セル２０が格子状でない場合でも、｛０００１｝面にオフ角が付いた面を炭化珪素基板１の主面に用いると、トレンチ側壁の複数の面のうち少なくとも一面は、＜０００１＞方向に平行な面にトレンチオフ角θ２が付いた面が生じる。この面は、＜０００１＞方向に平行な面に比べてＭＯＳ特性が劣化するため、＜０００１＞方向に平行な面にトレンチオフ角θ２が付いた面方位であるトレンチ側壁面に第２のベース領域１４が形成されれば、本実施の形態の効果が得られる。
【００９２】
さらに、本実施の形態１では炭化珪素基板１のオフ方向２１は＜１１−２０＞方向としたが、＜１−１００＞方向など、｛０００１｝面と平行な方向であればよい。
【００９３】
実施の形態２．
図１４は、本発明の実施の形態２に係るトレンチゲート構造の絶縁ゲート型炭化珪素半導体装置の炭化珪素基板１の主面とトレンチ側壁面との角度との関係を示す模式図である。本実施の形態２は、トレンチ側壁にテーパがある場合などに、トレンチオフ角θ２が最も大きい面に第２のベース領域１４を形成することを特徴とする。それ以外については、実施の形態１と同様である。本実施の形態によれば、トレンチ側壁にテーパがある場合など、トレンチ側壁の面方位によってトレンチオフ角θ２に違いがある場合、トレンチオフ角θ２が最も大きい面、つまりチャネル抵抗が最も大きい面に第２のベース領域１４を形成して、オン抵抗の上昇を最小限に抑えることができるトレンチ型ＭＯＳＦＥＴを構成するものである。
【００９４】
図１４は、本実施の形態１の図３に対応して、本実施の形態２でトレンチ側壁にテーパ角θ４がある場合の、炭化珪素基板１の主面とトレンチ側壁面との角度の関係などを模式的に示した図である。図１４のように、本実施の形態２では、トレンチの幅が底部から上部に向かって拡がるように、トレンチ側壁にテーパが設けられている。
【００９５】
図１４（ａ）は、図３（ａ）のオフ方向と平行なトレンチ側壁２４が、テーパ角θ４を有する場合を模式的に示す図である。
【００９６】
図１４（ｂ）は、図３（ｂ）のオフ方向に垂直なトレンチ側壁が、テーパ角θ４を有する場合を模式的に示す図である。
【００９７】
実施の形態１の製造方法で説明したように、トレンチ５をエッチングで形成する際には、エピタキシャル層２に対して９０°の角度を目標にしても、プロセスによっては、数度のテーパ角θ４を有するテーパができてしまう場合がある。図１４のように、本実施の形態では、エピタキシャル層２に対して９０°の角度を有する面に対して、テーパ角θ４が発生するとする。
【００９８】
図１４（ａ）のオフ方向と平行なトレンチ側壁２４は、テーパ角θ４により、｛１−１００｝面に、テーパ角θ４と等しい角度のトレンチオフ角θ２が設けられることになる。
【００９９】
図１４（ｂ）のオフ上流側トレンチ側壁２２は、テーパ角θ４により、（０００１）面に、（８６°―θ４）の角度のトレンチオフ角θ２が設けられることになる。さらに、オフ下流側トレンチ側壁２３は、テーパ角θ４により、（０００−１）面に、（８６°＋θ４）の角度のトレンチオフ角θ２が設けられることになる。
【０１００】
つまり、オフ上流側トレンチ側壁２２は（１１−２０）面を＜０００１＞方向に（４°＋θ４）傾けているので、トレンチオフ角θ２は（４°＋θ４）である。また、オフ下流側トレンチ側壁２３は（―１―１２０）面を＜０００１＞方向に（４°―θ４）傾けているので、トレンチオフ角θ２は（４°―θ４）である。
【０１０１】
トレンチ側壁にテーパ角θ４がある場合、トレンチ側壁の面方位は、テーパ角θ４と等しい角度のトレンチオフ角θ２の付いた｛１−１００｝面と、（４°±θ４）と等しいトレンチオフ角θ２の付いた｛１１−２０｝面となる。
【０１０２】
ここで、トレンチオフ角θ２が最も大きい、｛−１−１２０｝面に（４°＋θ４）のオフが付いたオフ上流側トレンチ側壁２２が最もＭＯＳ特性が悪い。そのため、本実施の形態では、第２のベース領域１４は、オフ上流側トレンチ側壁２２に設けることが望ましい。
【０１０３】
つまり、トレンチ側壁の複数の面が、テーパ等によりトレンチオフ角θ２が異なる面方位を示す場合、トレンチオフ角θ２が最も大きい面に第２のベース領域１４を設ける。
【０１０４】
本実施の形態では、トレンチ側壁の複数の面が、トレンチオフ角θ２が異なるためにＭＯＳ特性が異なる場合に、最もＭＯＳ特性の悪い面に第２のベース領域１４を形成するので、トレンチ型ＭＯＳＦＥＴのオン抵抗の増大を最低限に抑制することができる。
【０１０５】
本実施の形態ではトレンチ５にテーパがある場合を述べたが、テーパ以外にも、セル２０の構造やオフ方向２１によって、トレンチオフ角θ２が異なるためにＭＯＳ特性が異なる複数の面をトレンチ側壁が有する場合には、本実施の形態を同様に実施できることは言うまでも無い。
【０１０６】
尚、本発明の実施の形態２では本発明の実施の形態１と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【０１０７】
実施の形態３．
図１５は、本発明の実施の形態３に係るトレンチゲート構造の絶縁ゲート型炭化珪素半導体装置の一部を上面から見た上面図である。本実施の形態３の図１５は、実施の形態１における図６の変形例であり、図６における第２のベース領域１４が形成される領域を変形したものである。それ以外については、実施の形態１と同様である。本実施の形態により、ゲート絶縁膜６に印加される電界をより緩和することができる。
【０１０８】
図１５において、第２のベース領域１４は、図６に示される第２のベース領域１４に比べ、オフ上流側トレンチ側壁２２の側壁面に沿って縮小され、セル２０の内側方向に向かって拡大されている。
【０１０９】
このようにすることによって、第２のベース領域１４から伸びる空乏層によって第２のベース領域１４を形成しないトレンチ側壁面のゲート絶縁膜６に印加される電界を緩和することができる。
【０１１０】
図１５のように、第２のベース領域１４がオフ上流側トレンチ側壁２２に形成され、第２のベース領域１４をセル２０の内側に向けて延ばすと、トレンチ型ＭＯＳＦＥＴがオフ状態のときに第２のベース領域１４から伸びる空乏層が、オフ下流側トレンチ側壁２３や、オフ方向と平行なトレンチ側壁２４に形成されたゲート絶縁膜６に印加される電界を緩和する効果が大きくなる。これは、第２のベース領域１４がオフ下流側トレンチ側壁２３に近づくことによる効果、及び、オフ方向と平行なトレンチ側壁２４のうち第２のベース領域１４に近い領域が増加することによる効果である。
【０１１１】
ここで、図１５で示される第２のベース領域１４からオフ方向と平行なトレンチ側壁２４までの距離を第１の距離２５、第２のベース領域１４からオフ下流側トレンチ側壁２３までの距離を第２の距離２６とする。
【０１１２】
図１５におけるＡ−Ａ断面視を図１６（ａ）、Ｂ−Ｂ断面視を図１６（ｂ）とする。図１６（ｂ）では、第２のベース領域１４が形成されるオフ上流側トレンチ側壁２２にはチャネル領域が形成されない場合を示している。図１６の断面視において、トレンチ型ＭＯＳＦＥＴがオン状態のとき、チャネル領域からドリフト層２ａに注入された電子は、ドリフト層２ａ内で横方向へ拡がりながらドレイン電極１０へ向かって流れる。図１６のように、チャネル領域からドレイン電極１０へ流れる縦方向（上から下へ向かう方向）の向きに対して、電子が拡がる角度を拡がり角度θ３とする。例えば、ドリフト層２ａの第１不純物濃度がほぼ一定である場合、拡がり角度θ３は４０〜５０度である。電子がドリフト層２ａ内を流れるとき、電子が流れる経路１９は、図１６で示される領域になる。拡がり角度θ３で電子が流れる経路１９内に、第２のベース領域１４が存在すると、電子の流れが第２のベース領域１４によって阻害され、電子が流れる実効的な体積が減少するため、オン抵抗の増加につながる。
【０１１３】
ここで、第１のベース領域３の底部から第２のベース領域１４の底部までの距離を第３の距離２７とする。
【０１１４】
図１５及び図１６（ａ）中の第１の距離２５は、（第３の距離２７）×（ｔａｎθ３）以上であることが望ましい。第１の距離２５が（第３の距離２７）×（ｔａｎθ３）より小さい場合、電子が流れる経路１９を阻害するように第２のベース領域１４が形成されることになるため、オン抵抗が上昇する。
【０１１５】
第１の距離２５を大きくしすぎると、第２のベース領域１４の抵抗が高くなってしまうため、変位電流による電圧降下の影響でゲート絶縁膜６が破壊されやすくなるという問題がある。従って、第１の距離２５が（第３の距離２７）×（ｔａｎθ３）と等しいときに、オン抵抗の上昇を防ぎ、ゲート絶縁膜６の信頼性を高める効果が最も大きく得られる。
【０１１６】
また、図１５及び図１６（ｂ）中の第２の距離２６は（第３の距離２７）×（ｔａｎθ３）以上であることが望ましい。第２の距離２６が（第３の距離２７）×（ｔａｎθ３）より小さい場合、電子が流れる経路１９を阻害するように第２のベース領域１４が形成されることになるため、オン抵抗が上昇する。
【０１１７】
しかし、第２の距離２６を大きくしすぎると、第２のベース領域１４の抵抗が高くなってしまうため、変位電流による電圧降下の影響でゲート絶縁膜６が破壊されやすくなるという問題がある。従って、第２の距離２６が（第３の距離２７）×（ｔａｎθ３）と等しいときに、オン抵抗の上昇を防ぎ、ゲート絶縁膜６の信頼性を高める効果が最も大きく得られる。
【０１１８】
尚、本発明の実施の形態３では本発明の実施の形態１または２と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【０１１９】
実施の形態４．
図１７及び図１８は本発明の実施の形態４に係るトレンチゲート構造の絶縁ゲート型炭化珪素半導体装置の製造方法の一部を示す断面図である。本実施の形態４は、第２のベース領域１４を斜めイオン注入によって形成することを特徴とする。それ以外については、実施の形態１〜３と同様である。本実施の形態を用いれば、トレンチ型ＭＯＳＦＥＴの作製にかかるコストが削減できる。
【０１２０】
実施の形態４におけるトレンチ型ＭＯＳＦＥＴの製造方法の一部の断面を図１７及び１８に示す。図１７は実施の形態１における図１０で説明した、第２導電型（ｐ型）の保護拡散層１３をイオン注入により形成するプロセスを説明する図である。尚、本実施の形態では実施の形態１における図５の第２のベース領域１４の注入を行わない。図１７で保護拡散層１３を形成した後、同じ第１の注入マスク１６を用いて、図１８で、Ａｌを斜めイオン注入することによりオフ上流側トレンチ側壁２２にｐ型の第２のベース領域１４を形成する。
【０１２１】
図１８のように、斜めイオン注入はオフ方向２１である＜１１−２０＞に角度θｉｏｎの傾斜を付けて行う。こうすることで、図１８（ａ）で示されるオフ方向と平行なトレンチ側壁２４にはＡｌイオンは注入されず、図１８（ｂ）で示されるオフ上流側トレンチ側壁２２にのみＡｌイオンが注入される。図１８（ｂ）ではオフ上流側トレンチ側壁２２にのみＡｌイオンが注入されているが、オフ下流側トレンチ側壁２３にのみＡｌイオン注入が行われるように斜め注入を行っても良い。
【０１２２】
ここで、イオン注入の角度θｉｏｎは、エピタキシャル層２の表面に垂直な方向と、イオン注入方向との角度である。イオン注入の角度θｉｏｎが０°の場合が、実施の形態１に相当する。イオン注入の角度θｉｏｎは、ｔａｎθｉｏｎ＝（トレンチ５の開口幅）／（注入マスク１５の厚さ＋トレンチ５の深さ）となる条件の角度以下とすることによって、オフ上流側トレンチ側壁２２にｐ型の第２のベース領域１４を形成することができる。
【０１２３】
この範囲以外であると、Ａｌイオンが保護拡散層１３まで注入されずに、第２のベース領域１４と保護拡散層１３が接続されないためである。
【０１２４】
本実施の形態を用いると、保護拡散層１３を形成するときと同一の注入用マスクを用いて第２のベース領域１４の注入を行うことができるため、注入用マスクの作製工程が削減でき、プロセスが省略できる。また、注入用マスクを２回作製する場合のパターニング合わせが必要でないので、パターニング合わせ時のずれの問題が生じない。
【０１２５】
本実施の形態を用いると、第２のベース領域１４を形成するために高エネルギー注入を行う必要がない。つまり、オフ上流側トレンチ側壁２２にトレンチ側壁面から注入を行うので、実施の形態１に比べて注入深さが浅くてもよいため、注入時間が削減され、また、注入用マスクの薄膜化につながり、プロセスが容易化される。
【０１２６】
尚、本発明の実施の形態４では本発明の実施の形態１から３と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【０１２７】
実施の形態５．
図１９は本発明の実施の形態５に係るトレンチゲート構造の絶縁ゲート型炭化珪素半導体装置の製造方法の一部を示す断面図である。本実施の形態５は、実施の形態１から３において、第２のベース領域１４を形成する際に斜めイオン注入を行うことを特徴とする。それ以外については、実施の形態１から３と同様である。本実施の形態を用いれば、オン抵抗がより低く、ゲート絶縁膜６の信頼性がより高いトレンチ型ＭＯＳＦＥＴを得ることができる。
【０１２８】
実施の形態５におけるトレンチ型ＭＯＳＦＥＴは、実施の形態１における図５で説明した第２のベース領域１４の注入を行う際に、図１９のようにオフ方向２１である＜１１−２０＞方向に傾斜を設けた斜めイオン注入を行う。尚、図１９（ａ）は図１５におけるＡ−Ａ断面視に相当し、図１９（ｂ）は図１５におけるＢ−Ｂ断面視に対応する。
【０１２９】
本実施の形態を用いて作製したトレンチ型ＭＯＳＦＥＴのオン状態の断面図を図２０に示す。本実施の形態によって、電子が流れる経路１９を阻害しにくくなることが分かる。本実施の形態では、オフ上流側トレンチ側壁２２に第２のベース領域１４が形成されているが、図２０の断面視において、第２のベース領域１４のオフ上流側トレンチ側壁２２に対向する辺が、電子が流れる経路１９と同じ方向に傾斜が設けられる。
【０１３０】
したがって、本実施の形態によれば、第２のベース領域１４の表面側では、セル２０内のオフ下流側トレンチ側壁２３に、第２のベース領域１４をより近づけることができるため、オン抵抗の増加を抑制しつつ、よりゲート絶縁膜６の電界を緩和することができる。
【０１３１】
尚、本発明の実施の形態５では本発明の実施の形態１から３と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【０１３２】
実施の形態６．
図２１は、本発明の実施の形態６に係るトレンチゲート構造の絶縁ゲート型炭化珪素半導体装置の一部を示す上面図である。本実施の形態６は、０°より大きいトレンチオフ角が付いたトレンチ側壁面の上面視における端部の位置に第２のベース領域１４が設けられたことを特徴とする。それ以外については、実施の形態１から５と同様である。本実施の形態を用いれば、誤動作の小さいトレンチ型ＭＯＳＦＥＴを得ることができる。
【０１３３】
図２１で示される第２のベース領域１４が、セル２０の角部の位置に対応する、オフ上流側トレンチ側壁２２の端部に設けられている点が、実施の形態１における図６に示される第２のベース領域１４と異なる。尚、図２１の上面視から分かるように、トレンチ５の角部は、各トレンチ側壁の端部に相当する。つまり、図２１では、第２のベース領域１４は、隣り合うセルの接点となるトレンチ５の交差点の位置に設けられている。尚、本実施の形態では隣同士のセルに跨って第２のベース領域１４が設けられている。
【０１３４】
図２２に、本実施の形態６に係るトレンチゲート構造の絶縁ゲート型炭化珪素半導体装置の断面図を示す。図２２（ａ）は図２１におけるＣ−Ｃ断面図に、図２２（ｂ）は図２１におけるＤ−Ｄ断面図に相当する。
【０１３５】
図２３に、本実施の形態６に係るトレンチゲート構造の絶縁ゲート型炭化珪素半導体装置の効果を説明するための、ゲート電圧に対するドレイン電流の特性を示す。図２３において、本実施の形態を用いた場合の特性を実線で示し、本実施の形態を用いない従来の場合の特性を点線で示す。ゲート電圧を印加したとき、上面視においてトレンチ５の角部となる位置に電界が集中するため、角部以外のトレンチ側壁部と比較して角部のトレンチ側壁部では低いゲート電圧において反転チャネル層が形成され、角部以外と比較してオン電流が低いゲート電圧で流れる。すなわち、同じゲート電圧が印加されていても、トレンチ側壁の端部と端部以外では、実質的に印加されるゲート電界が異なる。このように、トレンチ側壁の端部において、低いゲート電圧でオン電流が流れ始める結果、図２３において点線で示される特性の様に、ドレイン電流の立ち上がり部分においてコブ（ピーク）が発生する。ピークが大きい程、誤動作の原因となり、好ましくない。
【０１３６】
本実施の形態では、オフ上流側トレンチ側壁２２のうち、オン電流が早く流れ始める端部に第２のベース領域１４を形成したので、第２のベース領域１４が形成された領域でオン電流が流れるのを抑制し、誤動作の原因となるドレイン電流のピーク発生を抑制することが可能となる。
【０１３７】
尚、本実施の形態のようにオフ上流側トレンチ側壁２２の端部に第２のベース領域１４を形成する場合、図２１の上面視のように、オフ方向２１へ第２のベース領域１４が厚みを有するため、オフ方向と平行なトレンチ側壁２４の端部に第２のベース領域１４が形成されてしまう場合がある。その結果、図２２（ａ）の断面視では、オフ方向と平行なトレンチ側壁２４に第２のベース領域１４が形成されている。
【０１３８】
オフ方向と平行なトレンチ側壁２４はチャネル特性が良好な面方位を有するので、第２のベース領域１４が形成されることによってチャネル領域が縮小されてしまうのは好ましくない。従って、オフ方向２１への第２のベース領域１４の厚みは、第２のベース領域１４がオフ方向と平行なトレンチ側壁２４に出来るだけ形成されないように薄くすることが望ましい。
【０１３９】
例えば、図１４で示されるように、トレンチ５がテーパ角θ４を有する場合、テーパ角θ４と等しいトレンチオフ角θ２を有するオフ方向と平行なトレンチ側壁２４にも第２のベース領域１４が形成されてしまう。この場合でも、トレンチオフ角θ２が最も大きいオフ上流側トレンチ側壁２２の端部に形成される第２のベース領域１４が、オフ方向と平行なトレンチ側壁２４に形成される第２のベース領域１４よりも大きくなるようにする。尚、この場合、トレンチオフ角θ２が最も小さいオフ下流側トレンチ側壁２３には第２のベース領域１４が形成されないことによっても、オン抵抗の増加をより抑制することができる。
【０１４０】
本実施の形態では、第２のベース領域１４によるオン抵抗の増加を抑制する効果を得ながら、誤動作を抑制することが出来る。
【０１４１】
また、セル２０の角部は、トレンチＭＯＳＦＥＴがオフ動作の際にも最も電界が印加される。本実施の形態を用いれば、第２のベース領域１４が設けられた、セル２０の角部に対応する位置のトレンチ５の側壁の電界が緩和され、ゲート絶縁膜６の信頼性をより向上する効果も得られる。
【０１４２】
尚、本発明の実施の形態６では本発明の実施の形態１から５と相違する部分について説明し、同一または対応する部分についての説明は省略した。
【符号の説明】
【０１４３】
１  炭化珪素基板、２  エピタキシャル層、２ａ  ドリフト層、３  第１のベース領域、４  ソース領域、５  トレンチ、６  ゲート絶縁膜、７  ゲート電極、８  層間絶縁膜、９  ソース電極、１０  ドレイン電極、１１  エッチングマスク、１２  レジストマスク、１３  保護拡散層、１４  第２のベース領域、１５  第２の注入マスク、１６  第１の注入マスク、２０  セル、２１  オフ方向、２２  オフ上流側トレンチ側壁、２３  オフ下流側トレンチ側壁、２４  オフ方向と平行なトレンチ側壁、２５  第１の距離、２６  第２の距離、２７  第３の距離、８１  コンタクトホール。
【図１】
2020038995.tif 000003
【図２】
2020038995.tif 000004
【図３】
2020038995.tif 000005
【図４】
2020038995.tif 000006
【図５】
2020038995.tif 000007
【図６】
2020038995.tif 000008
【図７】
2020038995.tif 000009
【図８】
2020038995.tif 000010
【図９】
2020038995.tif 000011
【図１０】
2020038995.tif 000012
【図１１】
2020038995.tif 000013
【図１２】
2020038995.tif 000014
【図１３】
2020038995.tif 000015
【図１４】
2020038995.tif 000016
【図１５】
2020038995.tif 000017
【図１６】
2020038995.tif 000018
【図１７】
2020038995.tif 000019
【図１８】
2020038995.tif 000020
【図１９】
2020038995.tif 000021
【図２０】
2020038995.tif 000022
【図２１】
2020038995.tif 000023
【図２２】
2020038995.tif 000024
【図２３】
2020038995.tif 000025