(57)【要約】【課題】複数の演算処理装置間で通信を行う際に、電源オフ状態となる演算処理装置が発生した場合でも通信経路の変更を行わない場合と比較して、システム全体の消費電力を削減する。【解決手段】本実施形態の情報処理システム１０は、３つのＣＰＵ１１〜１３と、複数のＣＰＵ間で相互に情報を伝達可能な複数の通信経路を備えており、３つのＣＰＵ１１〜１３のうちの少なくとも１つが電源オフ状態となった場合、３つのＣＰＵ１１〜１３のうちの電源オフ状態となったＣＰＵ１１以外の２つのＣＰＵ１２、１３が、使用する通信経路を消費電力が少ない通信経路に変更するような処理を行う。【選択図】図４
2020170448.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも３つ以上の複数の演算処理装置と、
前記複数の演算処理装置間で相互に情報を伝達可能な複数の通信経路と、を備え、
前記複数の演算処理装置のうちの少なくとも１つが電源オフ状態となった場合、前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置が、使用する通信経路を消費電力が少ない通信経路に変更するような処理を行う情報処理システム。
【請求項２】
前記複数の通信経路は、それぞれ消費電力が異なる複数のメモリを経由した通信経路であり、
前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、第１のメモリを経由する通信経路を前記第１のメモリよりも消費電力の少ない第２のメモリを経由する通信経路に変更する請求項１記載の情報処理システム。
【請求項３】
前記複数の演算処理装置は、通信経路として経由するメモリの特定のアドレスに他の演算処理装置に送信したい情報を書き込み他の演算処理装置は前記特定のアドレスに書き込まれた情報を読み出すことにより複数の演算処理装置間においてメモリ経由による通信を行う請求項２記載の情報処理システム。
【請求項４】
前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、演算処理装置間で行われる通信に必要な通信速度または通信データ容量が確保されるような通信経路に変更する請求項１記載の情報処理システム。
【請求項５】
前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、電源オフ状態なった演算処理装置が電源オフ状態となる前に変更前の通信経路経由で受信した他の演算処理装置からの通信に対しては、変更前の通信経路経由にて応答を送信する請求項１記載の情報処理システム。
【請求項６】
前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、電源オフ状態なった演算処理装置が電源オフ状態となる前に変更前の通信経路経由で他の演算処理装置から通信を受信した場合であっても、受信した通信に応答するためには予め設定された時間以上が必要な通信の場合には、当該通信を送信してきた演算処理装置に対して再送信を要求する請求項５記載の情報処理システム。
【請求項７】
前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、変更前の通信経路を経由する全ての通信が完了すると、変更前の通信経路を電源オフ状態とする請求項５または６記載の情報処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理システムに関する。
【背景技術】
【０００２】
特許文献１には、１つの情報処理装置で複数のオペレーティングシステムが動作する場合にあって、オペレーティングシステム毎の計算機資源の使用状況に応じて、オペレーティングシステムを立ち上げるときに計算機資源の配分を設定するようにした情報処理装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２２７５９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、複数の演算処理装置間で通信を行う際に、電源オフ状態となる演算処理装置が発生した場合でも通信経路の変更を行わない場合と比較して、システム全体の消費電力を削減することが可能な情報処理システムを提供することである。
【課題を解決するための手段】
【０００５】
請求項１に係る本発明は、少なくとも３つ以上の複数の演算処理装置と、
前記複数の演算処理装置間で相互に情報を伝達可能な複数の通信経路と、を備え、
前記複数の演算処理装置のうちの少なくとも１つが電源オフ状態となった場合、前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置が、使用する通信経路を消費電力が少ない通信経路に変更するような処理を行う情報処理システムである。
【０００６】
請求項２に係る本発明は、前記複数の通信経路が、それぞれ消費電力が異なる複数のメモリを経由した通信経路であり、
前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、第１のメモリを経由する通信経路を前記第１のメモリよりも消費電力の少ない第２のメモリを経由する通信経路に変更する請求項１記載の情報処理システムである。
【０００７】
請求項３に係る本発明は、前記複数の演算処理装置が、通信経路として経由するメモリの特定のアドレスに他の演算処理装置に送信したい情報を書き込み他の演算処理装置は前記特定のアドレスに書き込まれた情報を読み出すことにより複数の演算処理装置間においてメモリ経由による通信を行う請求項２記載の情報処理システムである。
【０００８】
請求項４に係る本発明は、前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、演算処理装置間で行われる通信に必要な通信速度または通信データ容量が確保されるような通信経路に変更する請求項１記載の情報処理システムである。
【０００９】
請求項５に係る本発明は、前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、電源オフ状態なった演算処理装置が電源オフ状態となる前に変更前の通信経路経由で受信した他の演算処理装置からの通信に対しては、変更前の通信経路経由にて応答を送信する請求項１記載の情報処理システムである。
【００１０】
請求項６に係る本発明は、前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、電源オフ状態なった演算処理装置が電源オフ状態となる前に変更前の通信経路経由で他の演算処理装置から通信を受信した場合であっても、受信した通信に応答するためには予め設定された時間以上が必要な通信の場合には、当該通信を送信してきた演算処理装置に対して再送信を要求する請求項５記載の情報処理システムである。
【００１１】
請求項７に係る本発明は、前記複数の演算処理装置のうちの電源オフ状態となった演算処理装置以外の複数の演算処理装置は、変更前の通信経路を経由する全ての通信が完了すると、変更前の通信経路を電源オフ状態とする請求項５または６記載の情報処理システムである。
【発明の効果】
【００１２】
請求項１に係る本発明によれば、複数の演算処理装置間で通信を行う際に、電源オフ状態となる演算処理装置が発生した場合でも通信経路の変更を行わない場合と比較して、システム全体の消費電力を削減することが可能な情報処理システムを提供することができる。
【００１３】
請求項２に係る本発明によれば、複数の演算処理装置間で消費電力が異なる複数のメモリを経由した通信を行う際に、電源オフ状態となる演算処理装置が発生した場合でも通信経路の変更を行わない場合と比較して、システム全体の消費電力を削減することが可能な情報処理システムを提供することができる。
【００１４】
請求項３に係る本発明によれば、複数の演算処理装置間で消費電力が異なる複数のメモリを経由した通信を行う際に、電源オフ状態となる演算処理装置が発生した場合でも通信経路の変更を行わない場合と比較して、システム全体の消費電力を削減することが可能な情報処理システムを提供することができる。
【００１５】
請求項４に係る本発明によれば、演算処理装置間で行われる通信に必要な通信速度または通信データ容量を確保した上で通信経路の切り替えを行うことが可能な情報処理システムを提供することができる。
【００１６】
請求項５に係る本発明によれば、通信経路の切り替えの際に、通信途中の情報が消失することを防ぐことが可能な情報処理システムを提供することができる。
【００１７】
請求項６に係る本発明によれば、受信した通信に応答するためには予め設定された時間以上が必要な通信を送信してきた演算処理装置に対して再送信を要求しない場合と比較して、通信経路の切り替えを早いタイミングで実行することが可能な情報処理システムを提供することができる。
【００１８】
請求項７に係る本発明によれば、通信経路の切り替えの際に、通信途中の情報が消失することを防ぎつつ、システム全体の消費電力を削減することが可能な情報処理システムを提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態の情報処理システム１０のシステム構成を示す図である。
【図２】ＣＰＵ１１とＣＰＵ１２とが、メインメモリ２１を介して通信を行う場合の処理を説明するためのシーケンスチャートである。
【図３】ＣＰＵ間の通信の通信経路を切り替えずにそのままとした状態で単にＣＰＵ１１を電源オフ状態とした場合の様子を示す図である。
【図４】ＣＰＵ１１が電源オフ状態となった省電力モードにおいて、ＣＰＵ間の通信の通信経路を切り替えた場合の様子を示す図である。
【図５】図１に示した通常動作モードから図４に示した省電力モードに移行する際の移行途中の様子を示す図である。
【図６】省電力イベントが発生した際にメインメモリ２１経由での通信が完了していない場合の処理を説明するためのシーケンスチャートである。
【発明を実施するための形態】
【００２０】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２１】
図１は本発明の一実施形態の情報処理システム１０のシステム構成を示す図である。
【００２２】
本実施形態の情報処理システム１０は、図１に示されるように、３つの演算処理装置（以下、ＣＰＵと略す。）１１〜１３と、メインメモリ２１と、サブメモリ２２とを備えている。
【００２３】
メインメモリ２１は、３つのＣＰＵ１１〜１３の共有メモリとして構成されていて、ＤＭＡ（Direct Memory Accessの略）転送可能なメモリである。
【００２４】
サブメモリ２２は、通常動作モード時において、ＣＰＵ１１により使用されて各種データを記憶するために使用されている。
【００２５】
ここで、メインメモリ２１は、サブメモリ２２と比較して、記憶容量が大きく消費電力も多くなっている。
【００２６】
なお、３つのＣＰＵ１１〜１３は、通信経路として経由するメモリの特定のアドレスに他のＣＰＵに送信したい情報を書き込み、他のＣＰＵはメモリの特定のアドレスに書き込まれた情報を読み出すことにより複数のＣＰＵ１１〜１３間においてメモリ経由による通信を行う。
【００２７】
そして、ＣＰＵ１１〜１３は、通常動作モード時において、メインメモリ２１を用いて相互に情報を伝達する通信を行っている。
【００２８】
例えば、ＣＰＵ１１とＣＰＵ１２とが、メインメモリ２１を介して通信を行う場合の処理を、図２のシーケンスチャートを参照して説明する。
【００２９】
先ず、ＣＰＵ１１が、ステップＳ１０１において、メインメモリ２１のある特定の領域に、ＣＰＵ１２に送信したい要求コマンドを書き込む。そして、ＣＰＵ１１は、ステップＳ１０２において、ＣＰＵ１２に対して要求コマンドの書き込みを行った旨を送信通知として送信する。
【００３０】
すると、このＣＰＵ１１からの送信通知を受信したＣＰＵ１２は、ステップＳ１０３において、メインメモリ２１の特定の領域に書き込まれた要求コマンドを読み出す。
【００３１】
そして、ＣＰＵ１２は、ステップＳ１０４において、読み出した要求コマンドに対する応答として、メインメモリ２１の特定の領域に応答コマンドを書き込む。
【００３２】
そして、ＣＰＵ１２は、ステップＳ１０５において、ＣＰＵ１１に対して応答コマンドの書き込みを行った旨を送信通知として送信する。
【００３３】
すると、このＣＰＵ１２からの送信通知を受信したＣＰＵ１１は、ステップＳ１０６において、メインメモリ２１の特定の領域に書き込まれた応答コマンドを読み出す。
【００３４】
このようにしてＣＰＵ１１とＣＰＵ１２との間において、メインメモリ２１を介した要求コマンドの送受信と応答コマンドの送受信とが行われる。
【００３５】
なお、ＣＰＵ１２、１３もＣＰＵ１１と同様にサブメモリ２２にアクセスすることが可能な構成となっているため、ＣＰＵ１１〜１３がサブメモリ２２を経由した通信を行うことも構成上は可能である。しかし、サブメモリ２２は、メインメモリ２１と比較して記憶容量も少なく、またデータ転送速度も遅いため３つのＣＰＵ１１〜１３間の通信を経由することは現実的には不可能である。
【００３６】
近年の装置やシステムでは、可能な限り消費電力を低減することが要求されており、単に装置やシステム全体の電源をオン状態にするかオフ状態とするのかを切り替えるだけでなく、消費電力を低減する複数段階の動作モードを設けて、状況に応じて動作モードを切り替えて少しでも消費電力を削減するようなことが行われている。
【００３７】
具体的には、本実施形態の情報処理システム１０のように３つのＣＰＵ１１〜１３が存在している場合、ＣＰＵ１１を電源オフ状態として動作停止とし、ＣＰＵ１２、１３のみを電源オン状態とするような省電力モード（又は省エネモード、節電モード）とすることによりシステムの消費電力を低減するような場合がある。
【００３８】
このような場合にＣＰＵ間の通信の通信経路を切り替えずにそのままとした状態で単にＣＰＵ１１を電源オフ状態とした場合の様子を図３に示す。
【００３９】
図３では、ＣＰＵ１１を電源オフ状態とするような省電力モード時において、ＣＰＵ１２、１３間の通信経路を、メインメモリ２１を介した通信としたままの状態が示されている。
【００４０】
図３では、ＣＰＵ１１が電源オフ状態となっていることにより、ＣＰＵ１１により使用されていたサブメモリ２２も電源オフ状態となっている。そして、ＣＰＵ１２、１３は、メインメモリ２１を介して相互に通信を行っている。
【００４１】
ここで、電源オフ状態とは、かならずしも電源供給が遮断された状態だけでなく、電源は供給されているが通常動作が行われておらず通常動作の状態と比較して消費電力が少ないような状態も含むものである。
【００４２】
そして、図３では、ＣＰＵ１１が電源オフ状態となったことにより、ＣＰＵ１２はＣＰＵ１３とのみ通信を行えれば良く、またＣＰＵ１３はＣＰＵ１２とのみ通信を行えれば良い。
【００４３】
そして、２つのＣＰＵ１２、１３間の通信を行うためには記憶容量の大きなメインメモリ２１は必要無く、サブメモリ２２を用いてＣＰＵ１２、１３間の通信を行うことが可能であるものとする。
【００４４】
また、ＣＰＵ１２、１３間の通信では速い通信速度が要求されないような場合、データ転送速度の速いメインメモリ２１ではなく、データ転送速度の遅いサブメモリ２２を用いても、ＣＰＵ１２、１３間の通信で必要とされる通信速度を実現することができるものとする。
【００４５】
このような場合、ＣＰＵ１１が電源オフ状態となる省電力モード時において、図４に示すようにＣＰＵ１２、１３間の通信の通信経路をメインメモリ２１からサブメモリ２２に切り替えてメインメモリ２１を電源オフ状態とすれば、消費電力がより削減されることになる。
【００４６】
つまり、図３に示した通信経路の切り替えを行わない場合と、図４に示した通信経路の切り替えを行う場合とを比較すると、図４に示した方が、サブメモリ２２とメインメモリ２１の消費電力の差だけさらに消費電力を削減できているのが分かる。
【００４７】
このように、本実施形態の情報処理システム１０は、複数のＣＰＵ間で相互に情報を伝達可能な複数の通信経路を備えており、３つのＣＰＵ１１〜１３のうちの少なくとも１つが電源オフ状態となった場合、３つのＣＰＵ１１〜１３のうちの電源オフ状態となったＣＰＵ１１以外の２つのＣＰＵ１２、１３が、使用する通信経路を消費電力が少ない通信経路に変更するような処理を行う。
【００４８】
なお、本実施形態における複数の通信経路は、それぞれ消費電力が異なる２つメモリ、つまりメインメモリ２１とサブメモリ２２を経由した通信経路である。
【００４９】
そして、３つのＣＰＵ１１〜１３のうちの電源オフ状態となったＣＰＵ１１以外の２つのＣＰＵ１２、１３は、メインメモリ２１を経由する通信経路を、メインメモリ２１よりも消費電力の少ないサブメモリ２２を経由する通信経路に変更する。
【００５０】
なお、省電力モード時において、ＣＰＵ１２、１３は、ＣＰＵ間で行われる通信に必要な通信速度または通信データ容量が確保されるような通信経路に変更する。
【００５１】
つまり、ＣＰＵ１２、１３は、省電力モード時であっても、ＣＰＵ間で行われる通信に高速な通信速度が要求されるような場合や大きな通信データ量が要求されるような場合には、通信経路をサブメモリ２２経由による通信に切り替えるのではなく、メインメモリ２１経由による通信のままとする。
【００５２】
なお、ＣＰＵ１２、１３は、省電力移行イベントが発生してＣＰＵ１１が電源オフ状態となる前に、変更前の通信経路であるメインメモリ２１経由で受信した他のＣＰＵからの通信に対しては、変更前の通信経路、つまりメインメモリ２１経由にて応答を送信する。
【００５３】
ただし、ＣＰＵ１２、１３は、ＣＰＵ１１が電源オフ状態となる前、つまり省電力移行イベントが発生する前に変更前のメインメモリ２１を介した通信経路経由で他のＣＰＵから通信を受信した場合であっても、受信した通信に応答するためには予め設定された時間以上が必要な特定コマンドの通信である場合には、その特定コマンドを送信してきたＣＰＵに対しては一旦ビジー（BUSY）を返信して、再送信を要求する。
【００５４】
そして、ＣＰＵ１２、１３は、変更前のメインメモリ２１を介した通信経路を経由する全ての通信が完了すると、変更前の通信経路つまりメインメモリ２１を電源オフ状態とする。変更前のメインメモリ２１を介した通信経路を経由する全ての通信が完了する前にメインメモリ２１を電源オフ状態としてしまうと、メインメモリ２１に書き込まれている要求コマンドや応答コマンドが消失してしまう可能性があるからである。
【００５５】
なお、省電力移行イベントが発生した後に行われる新たな通信は、サブメモリ２２を介した通信経路を経由して行われることになる。
【００５６】
次に、図１に示した通常動作モードから図４に示した省電力モードに移行する際の移行途中の様子を図５に示す。
【００５７】
本実施形態の情報処理システム１０では、上述したようにＣＰＵ１１が電源オフ状態となった後であっても、メインメモリ２１を介した通信経路経由での通信が完了していない場合、メインメモリ２１を介した通信が完了するまではメインメモリ２１を電源オフ状態としない。
【００５８】
また、本実施形態の情報処理システム１０では、省電力移行イベントが発生してＣＰＵ１１が電源オフ状態となった後に新たな通信が発生した場合、この通信はサブメモリ２２を介した通信経路経由にて行われる。
【００５９】
そのため、通常動作モードから省電力モードに移行する際中には、図５に示すように、メインメモリ２１を介した通信経路と、サブメモリ２２を介した通信経路の２つの通信経路が共に使用される状態が発生し得る。
【００６０】
このように省電力イベントが発生した際にメインメモリ２１経由での通信が完了していない場合の処理を、図６のシーケンスチャートを参照して説明する。
【００６１】
先ず、ＣＰＵ１２が、ステップＳ２０１において、メインメモリ２１のある特定の領域に、ＣＰＵ１３に送信したい要求コマンドを書き込む。そして、ＣＰＵ１２は、ステップＳ２０２において、ＣＰＵ１３に対して要求コマンドの書き込みを行った旨を送信通知として送信する。
【００６２】
すると、このＣＰＵ１２からの送信通知を受信したＣＰＵ１３は、ステップＳ２０３において、メインメモリ２１の特定の領域に書き込まれた要求コマンドを読み出す。
【００６３】
このような状態において、通常動作モードから省電力モードに移行するような省電力移行イベントが発生したものとして説明する。
【００６４】
この省電力移行イベントが発生すると、ＣＰＵ１１は、ステップＳ２０４において、電源オフ状態となる。しかし、ＣＰＵ１２とＣＰＵ１３との間のメインメモリ２１を介した通信が完了していないため、メインメモリ２１は直ぐには電源オフ状態とならない。
【００６５】
ＣＰＵ１３は、ＣＰＵ１２から受信した要求コマンドに返信するための応答コマンドを生成してＣＰＵ１２に返信しようとする。ここで、ＣＰＵ１３は、要求コマンドをメインメモリ２１経由の通信経路で受信しているため、ステップＳ２０５において、生成した応答コマンドをメインメモリ２１のある特定の領域に書き込む。そして、ＣＰＵ１３は、ステップＳ２０６において、ＣＰＵ１３に対して要求コマンドの書き込みを行った旨を送信通知として送信する。
【００６６】
すると、このＣＰＵ１３からの送信通知を受信したＣＰＵ１２は、ステップＳ２０７において、メインメモリ２１の特定の領域に書き込まれた応答コマンドを読み出す。
【００６７】
そして、切り替え前の旧通信経路であるメインメモリ２１経由の通信のキューが空になったため、メインメモリ２１は、ステップＳ２０８において、電源オフ状態となる。
【００６８】
このようにしてＣＰＵ１２とＣＰＵ１３との間の通信経路がメインメモリ２１経由の通信経路からサブメモリ２２経由の通信経路に切り替えられた後は、ＣＰＵ１２とＣＰＵ１３との間の通信はサブメモリ２２経由の通信経路を介して行われる。
【００６９】
具体的には、ＣＰＵ１２がＣＰＵ１３に対して要求コマンドを送信する場合、ＣＰＵ１２は、ステップＳ２０９において、サブメモリ２２のある特定の領域に、ＣＰＵ１３に送信したい要求コマンドを書き込む。そして、ＣＰＵ１２は、ステップＳ２１０において、ＣＰＵ１３に対して要求コマンドの書き込みを行った旨を送信通知として送信する。
【００７０】
すると、このＣＰＵ１２からの送信通知を受信したＣＰＵ１３は、ステップＳ２１１において、サブメモリ２２の特定の領域に書き込まれた要求コマンドを読み出す。
そして、ＣＰＵ１３は、ステップＳ２１２において、読み出した要求コマンドに対する応答として、サブメモリ２２の特定の領域に応答コマンドを書き込む。
【００７１】
そして、ＣＰＵ１３は、ステップＳ２１３において、ＣＰＵ１２に対して応答コマンドの書き込みを行った旨を送信通知として送信する。
【００７２】
すると、このＣＰＵ１３からの送信通知を受信したＣＰＵ１２は、ステップＳ２１４において、サブメモリ２２の特定の領域に書き込まれた応答コマンドを読み出す。
【００７３】
[変形例]
なお、上記で説明した実施形態では、３つのＣＰＵ１１〜１３を備えた情報処理システム１０に対して本発明を適用した場合を用いて説明したが、少なくとも３つ以上の複数のＣＰＵを備えた情報処理システムであれば本発明を同様に適用することが可能である。
【００７４】
また、上記で説明した実施形態では、複数のＣＰＵが共有メモリを経由した通信経路を介して相互に情報を伝達するような構成の場合を用いて説明したが、本発明はこれに限定されるものではなく、複数のＣＰＵが他の通信経路を介して相互に情報を伝達するような構成の場合でも同様に本発明を適用することができるものである。例えば、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）と呼ばれるようなハードウェア回路を介して、複数のＣＰＵが相互に情報を伝達するような構成の場合でも本発明を同様に適用することができるものである。
【００７５】
つまり、消費電力が異なるハードウェアを用いた複数の通信経路で３つ以上の複数のＣＰＵが相互に通信可能な構成であれば、本発明は同様に適用することができるものである。
【符号の説明】
【００７６】
１０    情報処理システム
１１〜１３    ＣＰＵ
２１    メインメモリ
２２    サブメモリ
【図１】
2020170448.tif 000003
【図２】
2020170448.tif 000004
【図３】
2020170448.tif 000005
【図４】
2020170448.tif 000006
【図５】
2020170448.tif 000007
【図６】
2020170448.tif 000008