(57)【要約】【課題】低消費電力化を実現することが可能な液晶表示装置を提供することにある。【解決手段】実施形態に係る液晶表示装置は、第１基板と第２基板との間に配置された液晶層と、液晶層に電圧を印加するための画素電極と液晶層を挟んで画素電極と対向する位置に設けられる共通電極とを有する液晶素子と、画素電極と接続されるトランジスタと、第１電極と第２電極によって蓄積容量を形成し、第１電極はトランジスタに接続される蓄積容量部と、トランジスタのゲート電極に、当該トランジスタをオン状態にするための第１電圧及び当該トランジスタをオフ状態にするための第２電圧を印加する第１回路と、蓄積容量部の第２電極に接続され、第１電圧に対応する第３電圧及び第２電圧に対応する第４電圧を蓄積容量部の第２電極に印加する第２回路とを具備する。第２回路は、第１回路の動作に応じて第３電圧及び第４電圧を切り替える補償電圧パルスを発生する。【選択図】図９
2020170068.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、前記第１基板に対向する位置に配置された第２基板とを備える液晶表示装置において、
前記第１基板と前記第２基板との間に配置された液晶層と、当該液晶層に電圧を印加するための画素電極と、前記液晶層を挟んで前記画素電極と対向する位置に設けられる共通電極とを有する液晶素子と、
前記画素電極と接続されるトランジスタと、
第１電極と第２電極によって蓄積容量を形成し、前記第１電極は前記トランジスタに接続される蓄積容量部と、
前記トランジスタのゲート電極に、当該トランジスタをオン状態にするための第１電圧及び当該トランジスタをオフ状態にするための第２電圧を印加する第１回路と、
前記蓄積容量部の第２電極に接続され、前記第１電圧に対応する第３電圧及び前記第２電圧に対応する第４電圧を前記蓄積容量部の第２電極に印加する第２回路と
を具備し、
前記第２回路は、前記第１回路の動作に応じて前記第３電圧及び前記第４電圧を切り替える補償電圧パルスを発生する
液晶表示装置。
【請求項２】
前記第２回路は、前記第１電圧が前記ゲート電極に印加される以前または前記第１電圧が前記ゲート電極に印加された後に前記第４電圧を前記蓄積容量部の第２電極に印加し、前記第２電圧が前記ゲート電極に印加された後に前記第３電圧を前記蓄積容量部の第２電極に印加する補償電圧パルスを発生する請求項１記載の液晶表示装置。
【請求項３】
前記共通電極には、直流電圧が印加される請求項２記載の液晶表示装置。
【請求項４】
前記液晶素子に印加される電圧の極性がフレーム毎に反転するように映像信号を供給する第３回路を更に具備し、
前記第２回路は、前記液晶素子に印加される電圧の極性が正極性となる位相で前記補償電圧パルスを発生する
請求項３記載の液晶表示装置。
【請求項５】
前記液晶素子、前記トランジスタ及び前記蓄積容量部をそれぞれ有し、前記液晶表示装置の表示領域にマトリクス状に配置される複数の画素を更に具備し、
前記複数の画素のうち隣り合う画素の各々が有する蓄積容量部の第２電極は、異なる蓄積容量線を介して前記第２回路と接続され、
前記第３回路は、前記隣り合う画素の各々が有する液晶素子に印加される電圧の極性が異なるように前記映像信号を供給する
請求項４記載の液晶表示装置。
【請求項６】
前記液晶素子、前記トランジスタ及び前記蓄積容量部をそれぞれ有し、前記液晶表示装置の表示領域にマトリクス状に配置される複数の画素を更に具備し、
前記複数の画素のうちの隣り合う画素の各々が有する蓄積容量部の第２電極は、異なる蓄積容量線を介して前記第２回路と接続され、
前記第３回路は、前記複数の画素のうち同一方向に並んで配置される画素から構成される表示ライン毎に、当該画素が有する液晶素子に印加される電圧の極性が異なるように前記映像信号を供給する
請求項４記載の液晶表示装置。
【請求項７】
前記第３電圧は、前記映像信号の高電圧電位に基づいて定められており、
前記第４電圧は、前記映像信号の低電圧電位に基づいて定められている
請求項４〜６のいずれか一項に記載の液晶表示装置。
【請求項８】
前記第１回路と前記第２回路とは、同一の回路である請求項１記載の液晶表示装置。
【請求項９】
前記液晶層は、筋状構造のポリマーを含む請求項１記載の液晶表示装置。
【請求項１０】
発光色が異なる複数の光源と、
前記複数の光源からの光を前記液晶層に入射させるように、当該複数の光源を時分割で順次発光させる第４回路と
を更に具備する請求項９記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
画像を表示するための液晶表示装置として、例えば高分子分散型液晶（ＰＤＬＣ：Polymer Dispersed Liquid Crystal）を用いた高い透過率を有する液晶表示装置（透明ディスプレイ）が知られている。
【０００３】
このような液晶表示装置においては、当該液晶表示装置を駆動する際の消費電力が高く、当該消費電力を低減する仕組みが有用である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０３３３３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、本発明が解決しようとする課題は、低消費電力化を実現することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態によれば、第１基板と、前記第１基板に対向する位置に配置された第２基板とを備える液晶表示装置が提供される。前記液晶表示装置は、前記第１基板と前記第２基板との間に配置された液晶層と、当該液晶層に電圧を印加するための画素電極と、前記液晶層を挟んで前記画素電極と対向する位置に設けられる共通電極とを有する液晶素子と、前記画素電極と接続されるトランジスタと、第１電極と第２電極によって蓄積容量を形成し、前記第１電極は前記トランジスタに接続される蓄積容量部と、前記トランジスタのゲート電極に、当該トランジスタをオン状態にするための第１電圧及び当該トランジスタをオフ状態にするための第２電圧を印加する第１回路と、前記蓄積容量部の第２電極に接続され、前記第１電圧に対応する第３電圧及び前記第２電圧に対応する第４電圧を前記蓄積容量部の第２電極に印加する第２回路とを具備する。前記第２回路は、前記第１回路の動作に応じて前記第３電圧及び前記第４電圧を切り替える補償電圧パルスを発生する。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態に係る液晶表示装置に備えられる表示パネルの断面の一例を示す図。
【図２】液晶層の作用について説明するための図。
【図３】液晶層の作用について説明するための図。
【図４】フィールドシーケンシャル駆動が採用された液晶表示装置の動作の概要について説明するための図。
【図５】本実施形態の比較例に係る液晶表示装置の概略構成の一例について説明するための図。
【図６】本実施形態の比較例に係る液晶表示装置における白ラスタ表示時の信号の出力例について説明するための図。
【図７】本実施形態の比較例に係る液晶表示装置における黒ラスタ表示時の信号の出力例について説明するための図。
【図８】本実施形態に係る液晶表示装置の概略構成の一例を示す図。
【図９】本実施形態に係る液晶表示装置における白ラスタ表示時の信号の出力例について説明するための図。
【図１０】本実施形態に係る液晶表示装置における黒ラスタ表示時の信号の出力例について説明するための図。
【図１１】第２実施形態に係る液晶表示装置の概略構成の一例を示す図。
【図１２】液晶印加電圧の極性を説明するための模式図。
【図１３】液晶印加電圧の極性を説明するための模式図。
【図１４】ライン反転駆動について説明するための図。
【図１５】ライン反転駆動について説明するための図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、各実施形態について説明する。  
（第１実施形態）  
本実施形態に係る液晶表示装置は、例えば高分子分散型液晶（ＰＤＬＣ：Polymer Dispersed Liquid Crystal）を用いた高い透過率を有する液晶表示装置（透明ディスプレイ）であるものとする。詳細については後述するが、液晶表示装置は表示パネルを有し、当該表示パネルは、光変調層としての高分子分散型液晶層（以下、単に液晶層と表記）を有する。表示パネルにおいては、当該表示パネルの側面から光源によって液晶層が照明され、当該光源からの光が当該液晶層から射出されることによって画像を表示することができる。
【０００９】
図１は、本実施形態に係る液晶表示装置に備えられる表示パネルの断面の一例を示す。図１に示すように、表示パネル２０は、第１基板ＳＵＢ１と、当該第１基板ＳＵＢ１に対向する位置に配置された第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に配置された液晶層２１とを備えている。
【００１０】
第１基板ＳＵＢ１は、液晶層２１に近接する側に向かって、透明基板２２、共通電極２３及び配向膜２４を順に備えている。
【００１１】
第２基板ＳＵＢ２は、液晶層２１から離間する側に向かって、配向膜２５、画素電極２６及び透明基板２７を順に備えている。
【００１２】
なお、図１には示されていないが、第２基板ＳＵＢ２は、後述する走査線と、当該走査線に直交する信号線と、当該走査線及び当該信号線の交差付近に配置される画素とを備える。画素は、例えば薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）のようなスイッチング素子等を有する。
【００１３】
一対の透明基板２２及び２７のうちの透明基板２２は、共通電極２３が配置された面とは反対側に光射出面２０Ａを有している。一方、透明基板２７は、透明基板２２との間に液晶層２１等を挟むように配置されている。透明基板２２及び２７は、液晶層２１を支持するものであり、一般に、可視光に対して透明な基板（例えば、ガラス板やプラスチックフィルム等）によって構成されている。
【００１４】
一対の電極である共通電極２３及び画素電極２６のうちの共通電極２３は、透明基板２２の液晶層２１側の表面上に配置されたものであり、例えば面内全体にわたって形成された単一のシート状の電極である。
【００１５】
一方、画素電極２６は、透明基板２７の液晶層２１側の表面上に配置されたものであり、島状に形成されている。表示パネル２０においては複数の画素電極２６が配置されており、当該複数の画素電極２６の各々は、Ｘ方向及びＹ方向にマトリクス状に配置されている。画素電極２６の各々は、上記したスイッチング素子（以下、画素トランジスタと表記）に接続され、液晶層２１に電圧を印加するために駆動される。
【００１６】
共通電極２３及び画素電極２６は、例えば酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）または酸化インジウム亜鉛（ＩＺＯ：Indium Zinc Oxide）等の透明な導電性材料からなる。透明な導電性材料は、可視光の吸収が小さい材料であることが好ましい。共通電極２３及び画素電極２６の配置の詳細については後述する。
【００１７】
配向膜２４及び２５は、共通電極２３及び画素電極２６と液晶層２１との間にそれぞれ配置され、例えば液晶層２１に用いられる液晶分子やポリマーを配向させるものである。配向膜２４及び２５の種類としては、例えば垂直配向膜及び水平配向膜があるが、図１に示す構成例では、配向膜２４及び２５には水平配向膜が用いられている。水平配向膜としては、例えばポリイミド、ポリアミドイミド等の樹脂膜を配向処理することにより形成された配向膜が用いられる。配向処理は、例えばラビング処理や光配向処理等を含む。透明基板２２及び２７としてプラスチックフィルムを用いる場合には、当該透明基板２２及び２７の変形を抑制する観点から、製造工程において透明基板２２及び２７の表面に配向膜２４及び２５を塗布した後の焼成温度は低い方が好ましい。このため、配向膜２４及び２５としては、１００℃以下の温度で形成可能なポリアミドイミドを用いることが好ましい。
【００１８】
なお、配向膜２４及び２５は、液晶分子とポリマーとを配向させる機能を有していればよい。また、例えば共通電極２３及び画素電極２６間に電場または磁場を印加することによっても液晶層２１に用いられる液晶分子やポリマーを配向させることは可能であるため、このような場合には配向膜２４及び２５を用いなくてもよい。つまり、共通電極２３及び画素電極２６間に電場または磁場を印加させながら、紫外線を照射してポリマーを調合することで、電圧印加状態での液晶分子やポリマーの配向状態を固定させることができる。液晶分子やポリマーの配向に電圧を用いる場合には、配向用と駆動用とで別々の電極を形成してもよいし、例えば周波数によって誘電率異方性の符号が反転する二周波液晶等を液晶材料として用いてもよい。また、液晶分子やポリマーの配向に磁場を用いる場合には、液晶分子やポリマーとして磁化率異方性の大きい材料を用いることが好ましく、例えばベンゼン環の多い材料を用いることが好ましい。
【００１９】
液晶層２１は、一対の透明基板２２及び２７の間に配置されている。液晶層２１は、共通電極２３及び画素電極２６によって生じる電場の大きさや向きに応じて、光源からの光に対して全体的または部分的に散乱性または透明性を示すものである。
【００２０】
具体的には、液晶層２１は、共通電極２３及び画素電極２６に電圧が印加されていないときに光源からの光に対して透明性を示し、共通電極２３及び画素電極２６に電圧が印加されているときに光源からの光に対して散乱性を示す。このような構成は、ノーマリーブラックと称される。
【００２１】
液晶層２１は、上記したポリマー２１Ａと、ポリマー２１Ａ内に分散された液晶分子２１Ｂとを含む複合層（高分子分散型液晶層）である。ポリマー２１Ａ及び液晶分子２１Ｂは、光学異方性を有している。
【００２２】
ポリマー２１Ａ及び液晶分子２１Ｂは、電場に対する応答速度が互いに異なっている。ポリマー２１Ａは、例えば電場に対して応答しない筋状構造または多孔質構造となっているか、または液晶分子２１Ｂの応答速度よりも遅い応答速度を有する筋状構造または棒状構造となっている。ポリマー２１Ａは、例えば低分子モノマーを重合化することにより得られた高分子材料によって構成されている。ポリマー２１Ａは、例えば配向膜２４及び２５の配向方向に沿って配向した、配向性及び重合性を有する材料（例えば、モノマー）を熱及び光の少なくとも一方によって重合させることにより形成されている。
【００２３】
一方、液晶分子２１Ｂは、例えば液晶材料を主に含んで構成されており、ポリマー２１Ａの応答速度よりも十分に早い応答速度を有している。液晶分子２１Ｂは、例えば棒状分子である。液晶分子２１Ｂとしては、正の誘電率異方性を有するもの（いわゆるポジ型液晶）を用いることが好ましい。ポリマー２１Ａが筋状構造または棒状構造となっている場合、液晶分子２１Ｂは、例えばポリマー２１Ａの筋状構造または棒状構造の長軸方向（配向方向）と平行に配向する。
【００２４】
上記したポリマー２１Ａを形成する配向性及び重合性を有するモノマーとしては、光学的に異方性を有しており、かつ、液晶と複合する材料であればよいが、本実施形態においては例えば紫外線で硬化する低分子モノマーであるものとする。電圧無印加の状態で、ポリマー２１Ａと液晶分子２１Ｂとの光学的異方性の方向が一致していることが好ましいため、紫外線硬化前において、液晶材料と低分子モノマーが同一方向に配向していることが好ましい。液晶分子２１Ｂが棒状分子である場合には、使用するモノマー材料の形状も棒状であることが好ましい。以上のことから、モノマー材料としては重合性と液晶性とを併せ持つ材料を用いることが好ましく、例えば重合性官能基として、アクリレート基、メタクリレート基、アクリロイルオキシ基、メタクリロイルオキシ基、ビニルエーテル基及びエポキシ基からなる群から選ばれた少なくとも１つの官能基を有することが好ましい。これらの官能基は、紫外線、赤外線または電子線を照射したり、加熱したりすることによって重合させることができる。紫外線照射時の配向度の低下を抑制するために、多官能基をもつ液晶性材料を添加することも可能である。ポリマー２１Ａを上述した筋状構造とする場合には、ポリマー２１Ａの原料として、２官能液晶性モノマーを用いることが好ましい。また、ポリマー２１Ａの原料に対して、液晶性を示す温度の調整を目的として単官能モノマーを添加する、または、架橋密度の向上を目的として３官能以上のモノマーを添加することも可能である。
【００２５】
ここで、図２及び図３を参照して、上記した液晶層２１の作用について簡単に説明する。
【００２６】
図２は、共通電極２３及び画素電極２６に所定の電圧が印加されていない状態（以下、電圧無印加状態と表記）における液晶層２１の作用の概要を示す。
【００２７】
ここで、電圧無印加状態（つまり、液晶層２１に電場が生じていない状態）では、ポリマー２１Ａの光軸の向きと液晶分子２１Ｂの光軸の向きとが互いに一致し、正面方向及び斜め方向を含むあらゆる方向において屈折率差が極めて小さくなる。
【００２８】
このため、例えば鎖線で示す側面から入射する光源からの光（入射光）Ｌ１１〜Ｌ１３は、液晶層２１内で散乱されることなく液晶層２１を透過する。なお、光源から透明基板２２または２７側に向かった光は全反射され、外部に射出されることはない。
【００２９】
また、一点鎖線で示した透明基板２７の外側から当該透明基板２７、液晶層２１及び透明基板２２を貫通する方向に入射した光Ｌ２１及びＬ２２についても当該液晶層２１内で散乱されることなく液晶層２１を透過し、透明基板２７の光射出面２０Ａから射出される。このように電圧無印加状態では、液晶層２１は高い透明性を有する。
【００３０】
図３は、共通電極２３及び画素電極２６に所定の電圧が印加されている状態（以下、電圧印加状態と表記）における液晶層２１の作用の概要を示す。
【００３１】
ここで、電圧印加状態（つまり、液晶層２１に電場が生じている状態）では、ポリマー２１Ａの光軸の方向と液晶分子２１Ｂの光軸の方向とが交差し、正面方向及び斜め方向を含むあらゆる方向において屈折率差が大きくなる。
【００３２】
このため、液晶層２１においては高い散乱性が得られる。この場合、光源からの入射光Ｌ１１〜Ｌ１３は、液晶層２１内で散乱され、この散乱光Ｌ３１及びＬ３２が透明基板２２の光射出面２０Ａから射出される。これにより、例えば表示パネル２０（透明基板２２の光射出面２０Ａ）が観察された場合には、散乱光Ｌ３１及びＬ３２を視認することができる。
【００３３】
すなわち、例えば表示パネル２０を正面から見ると、電圧無印加状態では、透明基板２７、液晶層２１及び透明基板２２を透過した光が視認される。一方、電圧印加状態では、液晶層２１において散乱されて射出された光源からの光が視認される。
【００３４】
なお、ここでは電圧印加状態で液晶層２１が高い散乱性を得るものとして説明したが、例えば電圧印加状態でポリマー２１Ａの光軸の向きと液晶分子２１Ｂの光軸の向きとが互いに一致するようにしておくことで、電圧無印加状態で液晶層２１が高い散乱性を得るような構成とすることも可能である。
【００３５】
次に、本実施形態に係る液晶表示装置１０が映像（画像）を表示する際の動作について説明する。
【００３６】
本実施形態においては、各画素（表示パネル２０の表示領域を分割した表示単位）に対応する液晶層２１に順次電圧を印加する制御を行う。
【００３７】
ここで、本実施形態においては、映像信号に基づく映像を表示する際の液晶表示装置１０の駆動方式としてフィールドシーケンシャル駆動（方式）が採用されているものとする。フィールドシーケンシャル駆動とは、各画素における赤色、緑色及び青色の発光を時分割で切り替えることによりカラー表示を実現する駆動方式である。この場合、液晶表示装置は、上記した光源として発光色が異なる複数の光源（発光素子）を備える。具体的には、液晶表示装置は、例えば赤色を発光する赤色光源、緑色を発光する緑色光源及び青色を発光する青色光源を備える。このようなフィールドシーケンシャル駆動が採用された液晶表示装置においては、カラーフィルタを備える必要がない。なお、発光素子としては例えばＬＥＤ（Light Emitting Diode）を用いることができるが、当該発光素子はレーザダイオード（ＬＤ：Laser Diode）等であってもよい。
【００３８】
ここで、図４を参照して、フィールドシーケンシャル駆動が採用された液晶表示装置の動作の概要について説明する。
【００３９】
図４に示すフレーム信号は、液晶表示装置の表示領域に表示される映像（フレーム）を切り替えるための信号である。また、フィールド信号は、上記したフィールドシーケンシャル駆動におけるフィールドを切り替えるための信号である。
【００４０】
この場合、フレーム信号に基づく１フレーム期間（１フレームの映像を表示する期間）は、フィールド信号に基づいて、赤色成分の映像（赤色のフィールド）を表示するための期間（以下、Ｒ期間と表記）、緑色成分の映像（緑色のフィールド）を表示するための期間（以下、Ｇ期間と表記）、及び、青色成分の映像（青色のフィールド）を表示するための期間（以下、Ｂ期間と表記）に分割される。
【００４１】
更に、上記したＲ期間、Ｇ期間及びＢ期間はそれぞれ、映像信号を画素に書き込むための期間（以下、書込期間と表記）と当該映像信号を画素に保持させる期間（以下、保持期間と表記）とを含む。書込期間においては、後述する走査線を順に走査し、信号線に映像信号を印加することによって、当該映像信号が画素に書き込まれる。また、保持期間においては、映像信号が書き込まれた状態を画素が保持し、対応する光源を発光（点灯）させる。
【００４２】
具体的には、例えば赤色光源を発光させた場合、液晶層２１には赤色光源からの光（赤色の入射光）が入射される。ここで、画素に保持されている映像信号に基づいて共通電極２３及び画素電極２６に電圧が印加されることにより、液晶層２１内は散乱状態となり、赤色の入射光の散乱光が射出される。これにより、赤色のフィールドを表示することができる。なお、液晶層２１に印加される電圧の大きさまたは印加時間は、入射光の光強度と、表示される映像の赤色成分に応じて決定される。
【００４３】
ここでは、Ｒ期間において赤色のフィールドを表示する場合について説明したが、Ｇ期間において緑色光源を発光させて緑色のフィールドを表示する場合及びＢ期間において青色光源を発光させて青色のフィールドを表示する場合についても同様である。
【００４４】
また、液晶は交流駆動を行わなければならないため、液晶層２１に印加される電圧（以下、液晶印加電圧と表記）の極性は、フレーム毎に反転される。この場合、正極性（プラス極性）の各フィールドを順に表示した後、液晶印加電圧の極性を反転して、不極性（マイナス極性）の各フィールドを順に表示する反転駆動が実行される。このとき、共通電極２３に印加される駆動信号ＶＣＯＭは、上記した液晶印加電圧の極性に応じて、フレーム（１フレーム期間）毎に反転する。
【００４５】
上記したフィールドシーケンシャル駆動によれば、フィールド毎に、書込期間に各画素に映像信号が書き込まれ、当該映像信号の保持期間において当該フィールドに対応する光源を発光（点灯）させる。これにより、Ｒ期間において赤色のフィールドを表示し、Ｇ期間において緑色のフィールドを表示し、Ｂ期間において青色のフィールドを表示することができる。フィールドシーケンシャル駆動においては、このように表示される赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のフィールドを時間積分することでフルカラーの映像を表示することができる。
【００４６】
なお、上記の説明では映像信号に含まれる色成分が赤色成分、緑色成分及び青色成分である場合を想定しているが、例えば当該色成分がシアン、マゼンタ及びイエロー（黄）であってもよい。この場合には、緑色光源及び青色光源、赤色光源及び青色光源、赤色光源及び緑色光源をそれぞれ同時に発光させるようにすればよい。
【００４７】
また、各光源が発光する色、または複数の光源が同時に発光する場合における当該複数の光源が発光する色の組み合わせ等は、適宜変更（選択）されても構わない。
【００４８】
ここで、本実施形態に係る液晶表示装置について詳細に説明する前に、本実施形態の比較例に係る液晶表示装置について説明する。図５は、本実施形態の比較例に係る液晶表示装置１０´の概略構成を示す。
【００４９】
図５に示すように、液晶表示装置１０´は表示領域ＤＡ（マトリクス画素領域）を有し、当該表示領域ＤＡには、複数の画素ＰＸがマトリクス状に配置（配列）されている。
【００５０】
また、液晶表示装置１０´は、走査回路４１、信号出力回路４２、共通電極駆動回路４３、光源（ＬＥＤ）駆動回路４４及びタイミングコントローラ４５を備える。なお、走査回路４１及び信号出力回路４２は、例えばＣＯＧ方式で第２基板ＳＵＢ２（ガラス）上に実装される。また、共通電極駆動回路４３、光源駆動回路４４及びタイミングコントローラは、例えば上記した走査回路４１及び信号出力回路４２とは別のプリント基板上に実装される。
【００５１】
更に、表示領域ＤＡには、複数の画素ＰＸの行方向に沿って延伸する複数の走査線（ゲート線）４１１と、当該複数の画素ＰＸの列方向に沿って延伸する複数の信号線（ソース線）４２１と、当該複数の走査線４１１と並行して延伸する電源線４３１が更に配置されている。
【００５２】
複数の画素ＰＸの各々は、複数の走査線４１１の各々と複数の信号線４２１の各々との交点に配置されている。
【００５３】
ここで、画素ＰＸの構成について説明する。図５に示すように、画素ＰＸは、画素トランジスタ（画素スイッチ）ＳＷ、液晶素子ＬＥ及び蓄積容量部（補助容量部）Ｃａｄを備える。
【００５４】
画素トランジスタＳＷのゲート電極は、対応する走査線４１１と電気的に接続されている。画素トランジスタＳＷのソース電極及びドレイン電極の一方は、対応する信号線４２１と電気的に接続されている。画素トランジスタＳＷのソース電極及びドレイン電極の他方は、対応する液晶素子ＬＥと電気的に接続されている。以下の説明においては、信号線４２１に画素トランジスタＳＷのソース電極が接続されており、液晶素子ＬＥに画素トランジスタのドレイン電極が接続されているものとする。
【００５５】
なお、図５においては示されていないが、液晶素子ＬＥは、液晶層２１と、画素電極２６と、当該液晶層２１を挟んで画素電極２６と対向する位置に配置された共通電極２３とを有する。画素電極２６は画素トランジスタＳＷのドレイン電極と接続され、共通電極２３は電源線４３１と接続されている。
【００５６】
また、蓄積容量Ｃａｄは、映像信号に基づく電圧を安定して液晶素子ＬＥ（液晶層２１）に印加するために設けられている。蓄積容量部Ｃａｄは、一対の電極（第１電極及び第２電極）によって蓄積容量を形成し、その一方の電極（第１電極）は液晶素子ＬＥ（画素電極２６）及び画素トランジスタＳＷのドレイン電極と接続されており、他方の電極（第２電極）は、電源線４３１と接続されている。
【００５７】
走査回路４１は、複数の走査線４１１と接続される。走査回路４１は、各走査線４１１を介して、当該走査線４１１に電気的に接続された画素トランジスタＳＷのゲート電極にオン電圧及びオフ電圧を印加する。画素トランジスタＳＷのゲート電極にオン電圧が印加された場合、当該画素トランジスタＳＷのソース電極−ドレイン電極間が導通する。
【００５８】
信号出力回路４２は、複数の信号線４２１と接続される。信号出力回路４２は、各信号線４２１を介して、各画素ＰＸに映像信号（出力信号）を供給する。この場合、映像信号の電圧は、ソース電極−ドレイン電極間が導通した画素トランジスタＳＷを介して、画素電極２６に印加される（つまり、画素ＰＸに書き込まれる）。
【００５９】
共通電極駆動回路４３は、電源線４３１と接続される。共通電極駆動回路４３は、共通電極２３に駆動信号を供給する（駆動電圧を印加する）。
【００６０】
光源駆動回路４４は、上記した光源３０（ＬＥＤ）と接続され、当該光源３０を駆動する。なお、光源３０は、発光色の異なる複数の光源（例えば、赤色光源、緑色光源及び青色光源）を含む。
【００６１】
タイミングコントローラ４５は、液晶表示装置１０´全体の各種タイミングを制御する。具体的には、タイミングコントローラ４５は、上記したフレーム信号及びフィールド信号等を出力し、走査回路４１、信号出力回路４２、共通電極駆動回路４３及び光源駆動回路４４等の駆動を制御する。
【００６２】
次に、本実施形態の比較例に係る液晶表示装置１０´において映像を表示する際の各種信号の出力例（駆動波形）について説明する。ここでは、信号出力回路４２から出力される映像信号（ソース線駆動信号）、共通電極駆動回路４３から出力される駆動信号（共通電極駆動信号）及び走査回路４１から出力される走査信号（ゲート線駆動信号）について主に説明する。
【００６３】
まず、図６を参照して、白ラスタ表示時について説明する。なお、白ラスタ表示とは、表示領域ＤＡ全体を最大白表示する（つまり、白ラスタ画像を表示する）ことをいう。
【００６４】
なお、図６においては、時刻ｔ１〜ｔ２、時刻ｔ２〜ｔ３がそれぞれ１フレーム期間に相当する。
【００６５】
図６に示す映像信号２０１は、白ラスタ表示時に各画素ＰＸに含まれる画素トランジスタＳＷのソース電極に印加される電圧を表している。なお、映像信号２０１は、画素ＰＸ（液晶素子ＬＥ及び蓄積容量部Ｃａｄ）に保持される。映像信号２０１は、概ね１５Ｖ程度の振幅を有し、フレーム単位で（１フレーム期間毎に）反転するように駆動される。映像信号２０１の高電圧電位は１５Ｖであり、当該映像信号２０１の低電圧電位は０Ｖである。
【００６６】
駆動信号２０２は、白ラスタ表示時に共通電極２３に印加される電圧を表している。駆動信号２０２は、少なくとも１５Ｖ程度以上の振幅を有し、フレーム単位で（１フレーム期間毎に）反転するように駆動される。駆動信号２０２の高電圧電位は１５Ｖであり、当該駆動信号２０２の低電圧電位は０Ｖである。なお、駆動信号２０２は、白ラスタ表示時には映像信号２０１に対して電位差が大きくなるように反転される。
【００６７】
走査信号２０３は、上記した複数の走査線４１１を順に走査するために各走査線４１１を選択する。走査信号２０３は、所定の走査線４１１を選択するために当該走査線４１１に接続されている画素トランジスタＳＷをオン状態にするゲートオン電圧（第１電圧）と、当該走査線４１１を非選択とするために当該走査線４１１に接続されている画素トランジスタＳＷをオフ状態にするゲートオフ電圧（第２電圧）とを、当該画素トランジスタＳＷのゲート電極に印加する。
【００６８】
なお、ゲートオン電圧は、概ね１７Ｖ程度の電圧であり、映像信号２０１（つまり、画素トランジスタＳＷのソース電極に印加される電圧）に対して画素トランジスタＳＷが当該映像信号２０１を画素ＰＸに十分書き込むことができるように設定される。
【００６９】
一方、ゲートオフ電圧は、画素ＰＸに保持される最小電圧に対して、画素トランジスタＳＷが十分にオフ状態となるようにマージンを持って設定される。本実施形態の比較例において、ゲートオフ電圧は、例えば−１８Ｖ程度の電圧となる。
【００７０】
なお、図６に示す例では１フレーム期間に３回ゲートオン電圧が印加されているが、当該ゲートオン電圧の各々は、上記した各フィールド（赤色、緑色及び青色のフィールド）を表示するために画素トランジスタＳＷのゲート電極に印加されるゲートオン電圧を表している。
【００７１】
ここで、上記した映像信号２０１、駆動信号２０２及び走査信号２０３に基づく画素電位（白ラスタ表示時の画素ＰＸの電位）２０４の遷移について説明する。なお、画素電位２０４は、画素ＰＸが有する画素電極２６の電位に相当する。画素電位２０４は、画素トランジスタＳＷを介して供給される映像信号２０１及び画素電極２６に接続されている蓄積容量部Ｃａｄ（第２電極）に供給される駆動信号２０２に応じて変化する。
【００７２】
図６に示すように、例えば時刻ｔ１において高電圧電位の映像信号２０１（１５Ｖ）が画素トランジスタＳＷのソース電極に供給された後に、走査信号２０３に基づくゲートオン電圧が当該画素トランジスタＳＷのゲート電極に印加された場合、画素電位２０４は、当該映像信号２０１に応じて１５Ｖとなる。
【００７３】
次に、時刻ｔ２において駆動信号２０２は低電圧電位から高電圧電位に反転されるが、この時点では画素トランジスタＳＷのゲート電極にはゲートオフ電圧が印加された状態（つまり、画素トランジスタＳＷはオフ状態）である。また、本実施形態の比較例において、蓄積容量部Ｃａｄの第２電極は、電源線４３１と接続され、駆動信号２０２が印加された状態である。このため、時刻ｔ２においては、駆動信号２０２が低電圧電位から高電圧電位に変化したことに伴い、画素電位２０４は上昇する。
【００７４】
一方、時刻ｔ２〜ｔ３の期間においては、低電圧電位の映像信号２０１（０Ｖ）が画素トランジスタＳＷのソース電極に供給された状態で、走査信号２０３によってゲートオン電圧が当該画素トランジスタＳＷのゲート電極に印加されるため、画素電位２０４は、当該映像信号２０１に応じて０Ｖとなる。
【００７５】
次に、時刻ｔ３においては、上記した時刻ｔ２の場合とは反対に、画素電位２０４が下降する。このときの画素電位２０４は、白ラスタ表示時の最小電位であり、映像信号２０１を反転した概ね−１５Ｖとなる。
【００７６】
時刻ｔ３以降においては、上記した時刻ｔ１〜ｔ３の期間における画素電位２０４の遷移が繰り返される。
【００７７】
液晶印加電圧２０５は、液晶素子ＬＥ（液晶層２１）に印加される電圧であり、白ラスタ表示時における当該液晶素子ＬＥが有する画素電極２６の電位（つまり、画素電位２０４）と当該液晶素子ＬＥが有する共通電極２３の電位（つまり、駆動信号２０２）との電位差を表している。
【００７８】
本実施形態の比較例においては、図６に示すように液晶印加電圧２０５の極性をフレーム毎に反転させる反転駆動を実行することによって白ラスタ表示を実現する。
【００７９】
次に、図７を参照して、黒ラスタ表示時について説明する。なお、黒ラスタ表示とは、一般には表示領域ＤＡ全体を最大黒表示することをいうが、上記した透明ディスプレイの場合には、表示領域ＤＡ全体の透過率を最大にする（つまり、液晶層２１において光源３０からの光を散乱させない）ことをいう。
【００８０】
図７に示す映像信号３０１、駆動信号３０２及び走査信号３０３は、上記した図６に示す映像信号２０１、駆動信号２０２及び走査信号２０３と同様であるため、ここではその詳しい説明を省略する。なお、駆動信号３０２は、黒ラスタ表示時には映像信号３０１に対して電位差が小さくなるように駆動される。
【００８１】
ここで、映像信号３０１、駆動信号３０２及び走査信号３０３に基づく画素電位（黒ラスタ表示時の画素ＰＸの電位）３０４の遷移について説明する。
【００８２】
図７に示すように、例えば時刻ｔ１〜ｔ２の期間においては、低電圧電位の映像信号３０１及び低電圧電位の駆動信号３０２が供給された状態であるため、画素電位３０４は０Ｖになる。
【００８３】
また、時刻ｔ２〜ｔ３の期間においては、高電圧電位の映像信号３０１及び高電圧電位の駆動信号３０２が供給された状態であるため、画素電位３０４は１５Ｖとなる。時刻ｔ３以降についても同様に時刻ｔ１〜ｔ３の期間における画素電位３０４の遷移が繰り返される。
【００８４】
液晶印加電圧３０５は、黒ラスタ表示時における液晶素子ＬＥが有する画素電極２６の電位（つまり、画素電位３０４）と当該液晶素子ＬＥが有する共通電極２３の電位（つまり、駆動信号３０２）との電位差を表している。
【００８５】
本実施形態の比較例においては、図７に示す液晶印加電圧３０５によって黒ラスタ表示を実現する。
【００８６】
なお、表示領域ＤＡに表示される映像は、映像信号の電圧を上記した白ラスタ表示時の映像信号２０１と黒ラスタ表示時の映像信号３０１との間に調整することによって階調表示することができる。
【００８７】
ここで、上記した本実施形態の比較例においては、走査回路４１から出力されるゲートオフ電圧が負電圧側に大きく、当該走査回路４１の電源電圧が大きくなる。このような構成の場合、高価な半導体素子が必要となる。更に、本実施形態の比較例においては、走査回路４１と共通電極駆動回路４３とを高電圧で動作させる必要があり、消費電力が大きい。
【００８８】
そこで、本実施形態に係る液晶表示装置１０は、上記した比較例に対して、低消費電力化を実現する構成を有する。
【００８９】
図８は、本実施形態に係る液晶表示装置１０の概略構成を示す。図８においては、図５と同様の部分については同一参照符号を付して説明する。
【００９０】
本実施形態において、表示領域ＤＡには、複数の走査線４１１と並行して延伸する複数の蓄積容量線４１２が配置されている。この複数の蓄積容量線４１２は、例えば走査回路４１と接続されている。
【００９１】
ここで、図５に示す本実施形態の比較例に係る液晶表示装置１０´において、画素ＰＸが有する蓄積容量部Ｃａｄの第２電極は、電源線４３１と接続されている。
【００９２】
これに対して、本実施形態に係る液晶表示装置１０において、画素ＰＸが有する蓄積容量部Ｃａｄの第２電極は、上記した蓄積容量線４１２と接続されている。
【００９３】
本実施形態に係る液晶表示装置１０においては、上記した本実施形態の比較例と比較して、駆動信号（ＶＣＯＭ）とは異なる信号（以下、蓄積容量線信号と表記）を蓄積容量部Ｃａｄに供給することができる。
【００９４】
なお、本実施形態においては、蓄積容量線４１２が走査回路４１と接続されるものとして説明するが、当該蓄積容量線４１２は、蓄積容量線信号を供給することが可能であれば走査回路４１以外の回路と接続されていてもよい。換言すれば、蓄積容量線信号は、走査回路４１以外の回路が供給するようにしてもよい。
【００９５】
上記した蓄積容量部Ｃａｄが蓄積容量線４１２と接続されている点以外は、図５と同様であるため、ここではその詳しい説明を省略する。
【００９６】
次に、本実施形態に係る液晶表示装置１０において映像を表示する際の各信号の出力例（駆動波形）について説明する。ここでは、信号出力回路４２から出力される映像信号（ソース線駆動信号）、共通電極駆動回路４３から出力される駆動信号（共通電極駆動信号）、走査回路４１から出力される走査信号（ゲート線駆動信号）及び走査回路４１から出力される蓄積容量線信号について主に説明する。
【００９７】
まず、図９を参照して、白ラスタ表示時について説明する。図９に示す映像信号４０１は、上記した図６に示す映像信号２０１と同様であるため、ここではその詳しい説明を省略する。
【００９８】
本実施形態における駆動信号４０２は、上記した本実施形態の比較例と異なり、概ね１５Ｖの直流電圧である。すなわち、本実施形態において、共通電極２３には直流電圧が印加される。駆動信号４０２の電圧は、映像信号４０１の高電圧電位と略同一の電圧であるが、例えば表示画面のフリッカ調整等のために必要に応じて調整されてもよい。
【００９９】
走査信号４０３は上記した図６に示す走査信号２０３と概ね同様であるが、当該走査信号２０３のゲートオフ電圧が−１８Ｖ程度であるのに対し、当該走査信号４０３のゲートオフ電圧は−３Ｖである。このゲートオフ電圧は、後述する画素ＰＸに保持される最小電圧に対して、画素トランジスタＳＷが十分にオフ状態となるようにマージンを持って設定されている。
【０１００】
蓄積容量線信号４０４は、映像信号４０１の高電圧電位に対応する電圧（第３電圧）と映像信号４０１の低電圧電位に対応する電圧（第４電圧）とを切り替えるパルス信号（補償電圧パルス）に相当する。なお、補償電圧パルスの高電圧電位は、映像信号４０１の高電圧電位（１５Ｖ）よりも高い例えば１７Ｖ程度である。また、補償電圧パルスの低電圧電位は、映像信号４０１の低電圧電位と同一の０Ｖ程度である。
【０１０１】
なお、図９に示すように、蓄積容量線信号４０４は、走査信号４０３がゲートオン電圧に切り替えられる前に低電圧電位に切り替えられ、走査信号４０３がゲートオフ電圧に切り替えられた後に高電圧電位に切り替えられる。すなわち、本実施形態における補償電圧パルスは、走査信号（走査パルス）に合わせて発生させる。なお、上記した複数の蓄積容量線４１２は、走査回路４１による複数の走査線４１１（走査パルス）の走査に合わせて走査される。
【０１０２】
また、走査回路４１は、後述する液晶素子ＬＥに印加される電圧（つまり、液晶印加電圧）の極性が正極性（プラス極性）である位相で補償電圧パルスを発生する。なお、液晶素子ＬＥに印加される電圧の極性が正極性である位相とは、白ラスタ表示時の映像信号４０１の電圧と駆動信号４０２の電圧（直流電圧）との電位差が小さくなる位相に相当する。すなわち、走査回路４１は、白ラスタ表示時の映像信号４０１が高電圧電位である場合（つまり、時刻ｔ１〜ｔ２の期間）に補償電圧パルスを発生する。
【０１０３】
一方、走査回路４１は、液晶素子ＬＥに印加される電圧の極性が負極性（マイナス極性）である位相では補償電圧パルスを発生しない。なお、液晶素子ＬＥに印加される電圧の極性が負極性である位相とは、白ラスタ表示時の映像信号４０１の電圧と駆動信号４０２の電圧との電位差が大きくなる位相に相当する。すなわち、白ラスタ表示時の映像信号４０１が低電圧電位である場合（つまり、時刻ｔ２〜ｔ３の期間）には、蓄積容量線信号４０４は高電圧電位を維持する。
【０１０４】
ここで、上記した映像信号４０１、駆動信号４０２、走査信号４０３及び蓄積容量線信号４０４に基づく画素電位（白ラスタ表示時の画素ＰＸの電位）４０５の遷移について説明する。画素電位４０５は、画素トランジスタＳＷを介して供給される映像信号４０１及び画素電極２６に接続されている蓄積容量部Ｃａｄ（第２電極）に供給される蓄積容量線信号４０４に応じて変化する。
【０１０５】
図９に示すように、例えば時刻ｔ１において高電圧電位（１５Ｖ）の映像信号４０１が画素トランジスタＳＷのソース電極に供給された後に、走査信号４０３に基づくゲートオン電圧が当該画素トランジスタＳＷのゲート電極に印加された場合、画素電位４０５は一旦１５Ｖとなる。その後、上記したようにゲートオフ電圧が画素トランジスタＳＷのゲート電極に印加され、補償電圧パルスにおいて蓄積容量線信号４０４が低電圧電位から高電圧電位に切り替えられることにより、当該画素電位４０５は持ち上がり、画素ＰＸには概ね３０Ｖが保持されることになる。なお、このような画素電位４０５の変化は、白ラスタ表示時の映像信号４０１の電圧と駆動信号４０２の電圧との電位差が小さくなる位相において、ゲートオン電圧が印加される度に生じる。
【０１０６】
一方、例えば時刻ｔ２において低電圧電位（０Ｖ）の映像信号４０１が画素トランジスタＳＷのソース電極に供給された後に、走査信号４０３に基づくゲートオン電圧が当該画素トランジスタＳＷのゲート電極に印加された場合、画素電位４０５としては映像信号４０１の電圧（０Ｖ）が保持される。なお、上記したように白ラスタ表示時の映像信号４０１の電圧と駆動信号４０２の電圧との電位差が大きくなる位相においては補償電圧パルスは発生しない。
【０１０７】
時刻ｔ３以降においては、上記した時刻ｔ１〜ｔ３の期間における画素電位４０５の遷移が繰り返される。
【０１０８】
なお、白ラスタ表示時の映像信号４０１の電圧と駆動信号４０２の電圧との電位差が大きくなる位相における画素電位４０５が白ラスタ表示時の最小電位である。上記したゲートオフ電圧は、この最小電圧に基づいて設定されている。
【０１０９】
液晶印加電圧４０６は、画素電位４０５と駆動信号４０２との電位差を表している。本実施形態における駆動信号４０２は直流電圧であるため、液晶印加電圧５０６の波形は、画素電位４０５の波形と同一である。なお、画素電位４０５の高電圧電位は３０Ｖであるのに対し、液晶印加電圧４０６の高電圧電位は１５Ｖである。また、画素電位４０５の低電圧電位は０Ｖであるのに対し、液晶印加電圧４０６の低電圧電位は−１５Ｖである。
【０１１０】
本実施形態においては、図９に示すように液晶印加電圧４０６の極性をフレーム毎に反転させる反転駆動を実行することによって白ラスタ表示を実現する。
【０１１１】
すなわち、本実施形態においては、液晶印加電圧４０６の極性がフレーム毎に反転するように映像信号４０１及び蓄積容量線信号４０４を供給するように信号出力回路４２及び走査回路４１が動作する。
【０１１２】
なお、液晶にかかる正極性と負極性の電圧を等しくするために、補償電圧パルスの高電圧電圧を調整することも可能である。また、正極性と負極性における映像信号の電圧を調整してもよい。
【０１１３】
次に、図１０を参照して、黒ラスタ表示時について説明する。図１０に示す映像信号５０１は、上記した図６に示す映像信号２０１と同様であるため、ここではその詳しい説明を省略する。また、図１０に示す駆動信号５０２、走査信号５０３及び蓄積容量線信号５０４は、上記した図９に示す駆動信号４０２、走査信号４０３及び蓄積容量線信号４０４と同様であるため、ここではその詳しい説明を省略する。
【０１１４】
ここで、映像信号５０１、駆動信号５０２、走査信号５０３及び蓄積容量線信号５０４に基づく画素電位（黒ラスタ表示時の画素ＰＸの電位）５０５の遷移について説明する。
【０１１５】
図１０に示すように、例えば時刻ｔ１〜ｔ２の期間においては、画素トランジスタＳＷのソース電極には低電圧電位（０Ｖ）の映像信号５０１が供給されるとともに、蓄積容量線信号５０４（補償電圧パルス）が供給される。このため、時刻ｔ１〜ｔ２の期間において、画素電位５０５は、蓄積容量線信号５０４の高電圧電位に応じた概ね１５Ｖとなる。
【０１１６】
なお、図１０に示す時刻ｔ１〜ｔ２の期間は、黒ラスタ表示時の映像信号５０１の電圧と駆動信号５０２の電圧との電位差が大きくなる位相であるが、上記した白ラスタ表示時の映像信号４０１の電圧と駆動信号４０２の電圧との電位差が小さくなる位相に相当する。よって、黒ラスタ表示時には、時刻ｔ１〜ｔ２の期間において補償電圧パルスが発生する。
【０１１７】
時刻ｔ１〜ｔ２の期間においては、白ラスタ表示時及び黒ラスタ表示時ともに補償電圧パルスが発生するが、フィールド周期に対してゲート選択期間は十分に小さいため、その影響は少ない。
【０１１８】
次に、例えば時刻ｔ２〜ｔ３の期間においては、高電圧電位（１５Ｖ）の映像信号５０１が画素トランジスタＳＷのソース電極に供給された後に、走査信号５０３に基づくゲートオン電圧が当該画素トランジスタＳＷのゲート電極に印加されるため、画素電位５０５は１５Ｖとなる。なお、図１０に示す時刻ｔ２〜ｔ３の期間は、白ラスタ表示時の映像信号５０１の電圧と駆動信号５０２の電圧との電位差が大きくなる位相に相当するため、補償電圧パルスは発生しない。
【０１１９】
時刻ｔ３以降においては、上記した時刻ｔ１〜ｔ３の期間における画素電位５０５の遷移が繰り返される。
【０１２０】
液晶印加電圧５０６は、画素電位５０５と駆動信号５０２との電位差を表している。本実施形態における駆動信号５０２は直流電圧であるため、液晶印加電圧５０６の波形は、画素電位５０５の波形と同一である。なお、画素電位５０５は概ね１５Ｖに維持されているのに対し、液晶印加電圧５０６は概ね０Ｖに維持されている。
【０１２１】
本実施形態においては、図１０に示す液晶印加電圧５０６によって黒ラスタ表示を実現する。
【０１２２】
上記したように本実施形態においては、蓄積容量部Ｃａｄの第２電極に蓄積容量線４１２を接続し、走査回路４１は、走査信号に基づくゲートオン電圧（第１電圧）に対応する高電圧電位（第３電圧）及びゲートオフ電圧（第２電圧）に対応する低電圧電位（第４電圧）を当該蓄積容量部Ｃａｄに印加する。走査回路４１は、当該走査回路４１の動作（つまり、走査回路４１から出力される走査信号）に応じて高電圧電位及び低電圧電位を切り替える補償電圧パルスを発生する。
【０１２３】
具体的には、走査回路４１は、ゲートオン電圧が画素トランジスタＳＷのゲート電極に印加される前に低電圧電位を蓄積容量部Ｃａｄに印加し、ゲートオフ電圧が画素トランジスタＳＷのゲート電極に印加された後に高電圧電位を蓄積容量部Ｃａｄに印加する補償電圧パルスを発生する。なお、本実施形態においてはゲートオフ電圧が画素トランジスタＳＷのゲート電極に印加された後に高電圧電位を蓄積容量部Ｃａｄに印加する構成であればよく、例えばゲートオン電圧がゲート電極に印加されると同時に低電圧電位が蓄積容量部Ｃａｄに印加されてもよいし、ゲートオン電圧がゲート電極に印加された後であってゲートオフ電圧がゲート電極に印加される前に低電圧電位が蓄積容量部Ｃａｄに印加されてもよい。
【０１２４】
また、本実施形態において、信号出力回路４２は、液晶印加電圧（液晶素子ＬＥに印加される電圧）の極性がフレーム毎に反転するように映像信号を供給し、走査回路４１は、当該液晶印加電圧の極性が正極性となる位相（つまり、白ラスタ表示時の映像信号の電圧と駆動信号の電圧との電位差が小さくなる位相）で補償電圧パルスを発生するように構成されている。
【０１２５】
更に、走査回路４１が蓄積容量部Ｃａｄに印加する高電圧電位は映像信号の高電圧電位に基づいて定められており、走査回路４１が蓄積容量部Ｃａｄに印加する低電圧電位は映像信号の低電圧電位に基づいて定められているものとする。
【０１２６】
ここで、本実施形態の比較例におけるゲートオフ電圧は−１８Ｖ程度であるのに対して、本実施形態においては、上記した構成により、ゲートオフ電圧を−３Ｖ程度とすることができる。このため、本実施形態においては、ゲートオフ電圧を小さくすることで、走査回路４１の電源電圧を小さくし、低電圧化及び低消費電力化を実現することができる。
【０１２７】
また、本実施形態においては、共通電極２３に直流電圧が印加されるため、本実施形態の比較例と比較して、更に低消費電力化を実現することができる。
【０１２８】
なお、本実施形態においては、蓄積容量線４１２が走査回路４１に接続され、当該走査回路４１が蓄積容量線信号を出力する（つまり、補償電圧パルスを発生する）ものとして説明したが、当該補償電圧パルスを発生する回路（第２回路）は、走査回路４１とは別に設けられていてもよい。
【０１２９】
また、本実施形態は、他の液晶表示装置と比較して高い電源電圧を必要とする高分子分散型液晶を用いた液晶表示装置（透明ディスプレイ）に対して有用であるが、当該高分子分散型液晶を用いた液晶表示装置以外の他の液晶表示装置に適用されても構わない。また、本実施形態に係る液晶表示装置１０はフィールドシーケンシャル駆動を採用しているものとして説明したが、本実施形態は、フィールドシーケンシャル駆動を採用しない液晶表示装置に適用されても構わない。
【０１３０】
（第２実施形態）  
次に、第２実施形態について説明する。なお、本実施形態に係る液晶表示装置の構成等に関して、前述した第１実施形態と同様の部分については、その詳しい説明を省略する。
【０１３１】
前述した第１実施形態においては液晶印加電圧の極性をフレーム単位で反転させる反転駆動（フレーム反転駆動）が実行されるものとして説明したが、本実施形態は、液晶印加電圧の極性を画素単位で反転させる反転駆動（ドット反転駆動）が実行される点で、前述した第１実施形態とは異なる。
【０１３２】
図１１は、本実施形態に係る液晶表示装置の概略構成を示す。図１１においては、前述した図８と同様の部分には同一参照符号を付して説明する。
【０１３３】
前述した第１実施形態（つまり、図８に示す構成）においては走査行（表示ライン）毎に蓄積容量線４１２が配置されていたが、図１１に示す構成においては、走査開始行の前に（つまり、走査行毎に配置された蓄積容量線４１２とは別に）蓄積容量線４１２が更に配置されている。
【０１３４】
これにより、本実施形態において、隣り合う画素ＰＸが有する蓄積容量部Ｃａｄは、それぞれ異なる蓄積容量線４１２と接続される。
【０１３５】
ここで、走査開始行の前に配置された蓄積容量線４１２を第１蓄積容量線４１２、当該走査開始行に配置された蓄積容量線４１２を第２蓄積容量線４１２とすると、第１蓄積容量線４１２には、走査開始行を構成する複数の画素ＰＸのうちの偶数番目に配置されている画素ＰＸが有する蓄積容量部Ｃａｄが接続される。
【０１３６】
一方、第２蓄積容量線４１２には、走査開始行を構成する複数の画素ＰＸのうちの奇数番目に配置されている画素ＰＸが有する蓄積容量部Ｃａｄと、走査開始行の次の走査行を構成する複数の画素ＰＸのうちの偶数番目に配置されている画素ＰＸが有する蓄積容量部Ｃａｄとが接続される。
【０１３７】
以下、同様に各走査行を構成する複数の画素ＰＸが有する蓄積容量部Ｃａｄと各走査行に配置された蓄積容量線４１２とが接続されることにより、上記したように隣り合う画素ＰＸが有する蓄積容量部Ｃａｄがそれぞれ異なる蓄積容量線４１２と接続される構成を実現することができる。
【０１３８】
上記した図１１に示す構成によれば、液晶印加電圧の極性を画素ＰＸ単位で反転駆動することによって映像を表示することができる。
【０１３９】
ここで、図１２及び図１３は、本実施形態における液晶印加電圧の極性を説明するための模式図である。
【０１４０】
図１２は、例えば奇数フレームにおいて赤色のフィールド（フィールド（Ｒ））、緑色のフィールド（フィールド（Ｇ））及び青色のフィールド（フィールド（Ｂ））を表示する際の各画素ＰＸにおける液晶印加電圧の極性の一例を示している。
【０１４１】
図１２に示す例によれば、各フィールドを表示する際の液晶印加電圧の極性は、行毎及び列毎（つまり、画素ＰＸ毎）に異なっている。この場合、信号出力回路４２は、複数の画素ＰＸのうちの隣り合う画素ＰＸの各々が有する液晶素子ＬＥに印加される電圧の極性が異なるように映像信号を出力している。また、各フィールド間の液晶印加電圧の極性は一致している。
【０１４２】
図１３は、例えば偶数フレームにおいて赤色のフィールド、緑色のフィールド及び青色のフィールドを表示する際の各画素ＰＸにおける液晶印加電圧の極性の一例を示している。
【０１４３】
図１３に示す例によれば、各フィールドを表示する際の液晶印加電圧の極性は、行毎及び列毎（つまり、画素ＰＸ毎）に異なっている。この場合においても、信号出力回路４２は、複数の画素ＰＸのうちの隣り合う画素ＰＸの各々が有する液晶素子に印加される電圧の極性が異なるように映像信号を出力している。また、各フィールド間の液晶印加電圧の極性は一致している。
【０１４４】
なお、液晶印加電圧の極性は、奇数フレームと偶数フレームとの間で反転している。これにより、奇数フレームと偶数フレームとの間で液晶を交流駆動している。
【０１４５】
ここで、前述した第１実施形態は、上記した本実施形態の構成に適用することが可能である。この場合、液晶印加電圧の極性がプラス極性である場合に、前述した第１実施形態において説明した補償電圧パルスを発生すればよい。
【０１４６】
なお、補償電圧パルスに関する液晶表示装置１０の動作については前述した第１実施形態と同様であるため、ここではその詳しい説明を省略する。
【０１４７】
本実施形態においては、上記した構成により、走査回路４１の電源電圧（駆動電圧）を低電圧化して消費電力の低減を実現するとともに、ドット反転駆動によりクロストークの少ないより高品位な表示を実現することも可能となる。
【０１４８】
なお、本実施形態においては液晶印加電圧の極性をドット反転駆動するものとして説明したが、信号出力回路４２は、複数の画素のうち同一方向に並んで配置される画素ＰＸから構成される表示ライン（走査行）毎に液晶印加電圧（当該画素が有する液晶素子に印加される電圧）の極性が異なるように映像信号を供給するように動作してもよい。このような構成によれば、図１４及び図１５に示すようなライン反転駆動により、クロストークの少ない表示を実現することができる。
【０１４９】
なお、図１４は奇数フレームにおいて赤色のフィールド、緑色のフィールド及び青色のフィールドを表示する際の各画素ＰＸの液晶印加電圧の極性を示しており、図１５は偶数フレームにおいて赤色のフィールド、緑色のフィールド及び青色のフィールドを表示する際の各画素ＰＸの液晶印加電圧の極性を示している。
【０１５０】
本実施形態においてはドット反転駆動またはライン反転駆動について説明したが、液晶印加電圧の極性が正極性（プラス極性）である場合に前述した第１実施形態における補償電圧パルスを発生するものであれば、本実施形態は、他の方式で液晶印加電圧の極性を反転させる場合に適用されてもよい。
【０１５１】
以上述べた少なくとも１つの実施形態によれば、低消費電力化を実現することが可能な液晶表示装置を提供することができる。
【０１５２】
以下、本実施形態に係る発明を付記する。  
［Ｃ１］  
第１基板と、前記第１基板に対向する位置に配置された第２基板とを備える液晶表示装置において、  
前記液晶層と、当該液晶層に電圧を印加するための画素電極と、前記液晶層を挟んで前記画素電極と対向する位置に設けられる共通電極とを有する液晶素子と、  
前記画素電極と接続されるトランジスタと、  
第１電極と第２電極によって蓄積容量を形成し、前記第１電極は前記トランジスタに接続される蓄積容量部と、  
前記トランジスタのゲート電極に、当該トランジスタをオン状態にするための第１電圧及び当該トランジスタをオフ状態にするための第２電圧を印加する第１回路と、  
前記蓄積容量部の第２電極に接続され、前記第１電圧に対応する第３電圧及び前記第２電圧に対応する第４電圧を前記蓄積容量部の第２電極に印加する第２回路と  
を具備し、  
前記第２回路は、前記第１回路の動作に応じて前記第３電圧及び前記第４電圧を切り替える補償電圧パルスを発生する  
液晶表示装置。  
［Ｃ２］  
前記第２回路は、前記第１電圧が前記ゲート電極に印加される以前または以後に前記第４電圧を前記蓄積容量部の第２電極に印加し、前記第２電圧が前記ゲート電極に印加された後に前記第３電圧を前記蓄積容量部の第２電極に印加する補償電圧パルスを発生する［Ｃ１］記載の液晶表示装置。  
［Ｃ３］  
前記共通電極には、直流電圧が印加される［Ｃ２］記載の液晶表示装置。  
［Ｃ４］  
前記液晶素子に印加される電圧の極性がフレーム毎に反転するように映像信号を供給する第３回路を更に具備し、  
前記第２回路は、前記液晶素子に印加される電圧の極性が正極性となる位相で前記補償電圧パルスを発生する  
［Ｃ３］記載の液晶表示装置。  
［Ｃ５］  
前記液晶素子、前記トランジスタ及び前記蓄積容量部をそれぞれ有し、前記液晶表示装置の表示領域にマトリクス状に配置される複数の画素を更に具備し、  
前記複数の画素のうちの隣り合う画素の各々が有する蓄積容量部の第２電極は、異なる蓄積容量線を介して前記第２回路と接続され、  
前記第３回路は、前記隣り合う画素の各々が有する液晶素子に印加される電圧の極性が異なるように前記映像信号を供給する  
［Ｃ４］記載の液晶表示装置。  
［Ｃ６］  
前記液晶素子、前記トランジスタ及び前記蓄積容量部をそれぞれ有し、前記液晶表示装置の表示領域にマトリクス状に配置される複数の画素を更に具備し、  
前記複数の画素のうちの隣り合う画素の各々が有する蓄積容量部の第２電極は、異なる蓄積容量線を介して前記第２回路と接続され、  
前記第３回路は、前記複数の画素のうち同一方向に並んで配置される画素から構成される表示ライン毎に、当該画素が有する液晶素子に印加される電圧の極性が異なるように前記映像信号を供給する  
［Ｃ４］記載の液晶表示装置。  
［Ｃ７］  
前記第３電圧は、前記映像信号の高電圧電位に基づいて定められており、  
前記第４電圧は、前記映像信号の低電圧電位に基づいて定められている  
［Ｃ４］〜［Ｃ６］のいずれか一項に記載の液晶表示装置。  
［Ｃ８］  
前記第１回路と前記第２回路とは、同一の回路である［Ｃ１］記載の液晶表示装置。  
［Ｃ９］  
前記液晶層は、筋状構造のポリマーを含む［Ｃ１］記載の液晶表示装置。  
［Ｃ１０］  
発光色が異なる複数の光源と、  
前記複数の光源からの光を前記液晶層に入射させるように、当該複数の光源を時分割で順次発光させる第４回路と  
を更に具備する［Ｃ９］記載の液晶表示装置。
［Ｃ１１］  
第１基板と、前記第１基板に対向する位置に配置された第２基板と、前記第１基板と前記第２基板との間に配置された液晶層、当該液晶層に電圧を印加するための画素電極及び前記液晶層を挟んで前記画素電極と対向する位置に設けられる共通電極とを有する液晶素子と、前記画素電極と接続されるトランジスタと、第１電極と第２電極によって蓄積容量を形成し、前記第１電極は前記トランジスタに接続される蓄積容量部とを備える液晶表示装置が実行する方法であって、  
前記トランジスタのゲート電極に、当該トランジスタをオン状態にするための第１電圧及び当該トランジスタをオフ状態にするための第２電圧を印加するステップと、  
前記第１電圧に対応する第３電圧及び前記第２電圧に対応する第４電圧を前記蓄積容量部の第２電極に印加するステップと  
を具備し、  
前記蓄積容量の第２電極に印加するステップは、前記トランジスタのゲート電極に前記第１電圧及び前記第２電圧を印加する動作に応じて前記第３電圧及び前記第４電圧を切り替える補償電圧パルスを発生するステップを含む  
方法。  
［Ｃ１２］  
前記補償電圧パルスを発生するステップは、前記第１電圧が前記ゲート電極に印加される以前または以後に記第４電圧を前記蓄積容量部の第２電極に印加し、前記第２電圧が前記ゲート電極に印加された後に前記第３電圧を前記蓄積容量部の第２電極に印加する補償電圧パルスを発生するステップを含む［Ｃ１１］記載の方法。  
［Ｃ１３］  
前記共通電極には、直流電圧が印加される［Ｃ１２］記載の方法。  
［Ｃ１４］  
前記液晶素子に印加される電圧の極性がフレーム毎に反転するように映像信号を供給するステップを更に具備し、  
前記補償電圧パルスを発生するステップは、前記液晶素子に印加される電圧の極性が正極性となる位相で前記補償電圧パルスを発生するステップを含む  
［Ｃ１３］記載の方法。  
［Ｃ１５］  
前記液晶表示装置は、前記液晶素子、前記トランジスタ及び前記蓄積容量部をそれぞれ有し、前記液晶表示装置の表示領域にマトリクス状に配置される複数の画素を更に備え、  
前記複数の画素のうちの隣り合う画素の各々が有する蓄積容量部の第２電極には、異なる蓄積容量線を介して前記第３電圧及び前記第４電圧が印加され、  
前記映像信号を供給するステップは、前記隣り合う画素の各々が有する液晶素子に印加される電圧の極性が異なるように前記映像信号を供給するステップを含む  
［Ｃ１４］記載の方法。  
［Ｃ１６］  
前記液晶表示装置は、前記液晶素子、前記トランジスタ及び前記蓄積容量部をそれぞれ有し、前記液晶表示装置の表示領域にマトリクス状に配置される複数の画素を更に備え、  
前記複数の画素のうちの隣り合う画素の各々が有する蓄積容量部の第２電極には、異なる蓄積容量線を介して前記第３電圧及び前記第４電圧が印加され、  
前記映像信号を供給するステップは、前記複数の画素のうち同一方向に並んで配置される画素から構成される表示ライン毎に、当該画素が有する液晶素子に印加される電圧の極性が異なるように前記映像信号を供給するステップを含む  
［Ｃ１４］記載の方法。  
［Ｃ１７］  
前記第３電圧は、前記映像信号の高電圧電位に基づいて定められており、  
前記第４電圧は、前記映像信号の低電圧電位に基づいて定められている  
［Ｃ１４］〜［Ｃ１６］のいずれか一項に記載の方法。  
［Ｃ１８］  
前記ゲート電極に前記第１電圧及び前記第２電圧を印加する回路と、前記蓄積容量部の第２電極に前記第３電圧及び前記第４電圧を印加する回路とは、同一の回路である［Ｃ１１］記載の方法。  
［Ｃ１９］  
前記液晶層は、筋状構造のポリマーを含む［Ｃ１１］記載の方法。  
［Ｃ２０］  
前記液晶表示装置は、発光色が異なる複数の光源を更に備え、  
前記複数の光源からの光を前記液晶層に入射させるように、当該複数の光源を自分圧で順次発光させるステップを更に具備する  
［Ｃ１９］記載の方法。
【０１５３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。  
【符号の説明】
【０１５４】
１０…液晶表示装置、２０…表示パネル、２１…液晶層、２３…共通電極、２６…画素電極、３０…光源、４１…走査回路、４２…信号出力回路、４３…共通電極駆動回路、４４…光源駆動回路、４５…タイミングコントローラ、４１１…走査線、４１２…蓄積容量線、４２１…信号線、４３１…電源線、Ｃａｄ…蓄積容量部、ＤＡ…表示領域、ＬＥ…液晶素子、ＰＸ…画素、ＳＷ…画素トランジスタ。
【図１】
2020170068.tif 000003
【図２】
2020170068.tif 000004
【図３】
2020170068.tif 000005
【図４】
2020170068.tif 000006
【図５】
2020170068.tif 000007
【図６】
2020170068.tif 000008
【図７】
2020170068.tif 000009
【図８】
2020170068.tif 000010
【図９】
2020170068.tif 000011
【図１０】
2020170068.tif 000012
【図１１】
2020170068.tif 000013
【図１２】
2020170068.tif 000014
【図１３】
2020170068.tif 000015
【図１４】
2020170068.tif 000016
【図１５】
2020170068.tif 000017