(57)【要約】      （修正有）【課題】半導体基板上に最小限のリソグラフィオーバーレイ誤差を有する膜層を製造するための方法およびシステムを提供する。【解決手段】基板４０２上に膜層を形成する方法は、処理チャンバ２０２内の基板支持体２０４上に配置された基板上にケイ素含有ガスおよび反応ガスを含む混合堆積ガスを供給することと、処理チャンバ内での混合堆積ガスの存在下でプラズマを形成することと、処理チャンバ内に混合堆積ガスを供給しながら、処理チャンバ内に配置されたプラズマプロファイルモジュレータ２１１に電流を印加することと、基板上に膜層を堆積させながら、基板を回転させることと、を含む。【選択図】図２
2020170846.tif 000002
【特許請求の範囲】
【請求項１】
基板上に膜層を形成する方法であって、
処理チャンバ内の基板支持体上に配置された基板上に、ケイ素含有ガスと反応ガスとを含む混合堆積ガスを供給することと、
前記処理チャンバ内での混合堆積ガスの存在下でプラズマを形成することと、
前記処理チャンバ内に混合堆積ガスを供給しながら、前記処理チャンバ内に配置されたプラズマプロファイルモジュレータに電流を印加することと、
前記基板上に膜層を堆積させながら、前記基板を回転させることと
を含む方法。
【請求項２】
前記プラズマプロファイルモジュレータに電流を印加することは、
前記処理チャンバの側壁に配置された電極に電流を印加することを更に含む、請求項１に記載の方法。
【請求項３】
前記プラズマプロファイルモジュレータに電流を印加することは、
前記処理チャンバの前記基板支持体に配置された電極に電流を印加することを更に含む、請求項１に記載の方法。
【請求項４】
前記反応ガスが、酸素含有ガス、窒素含有ガス及び炭素含有ガスからなる群から選択される、請求項１に記載の方法。
【請求項５】
前記窒素含有ガスが、Ｎ２、Ｎ２Ｏ、ＮＯ２、ＮＨ３、及びＮ２Ｈ２からなる群から選択される、請求項４に記載の方法。
【請求項６】
前記プラズマプロファイルモジュレータに電流を印加することは、
約０．５Ａと約４０Ａの間の電流を前記処理チャンバに印加することを更に含む、請求項１に記載の方法。
【請求項７】
前記膜層が、５０％未満の応力均一性を有する、請求項１に記載の方法。
【請求項８】
前記基板を回転させることは、
約０ｒｐｍと約１００ｒｐｍの間の回転速度で前記基板を回転させることを更に含む、請求項１に記載の方法。
【請求項９】
前記基板を回転させることは、
前記基板支持体の軸の周りに約０度と約３６０度の間で前記基板を回転させることを更に含む、請求項１に記載の方法。
【請求項１０】
前記膜層が窒化ケイ素層である、請求項１に記載の方法。
【請求項１１】
基板上に膜層を形成する方法であって、
処理チャンバ内に配置されたプラズマプロファイルモジュレータに電流を印加することによって、前記処理チャンバ内の混合ガスから生成されたプラズマを制御することと、
前記制御されたプラズマを用いて基板上に膜層を形成することであって、前記膜層が、５０μｍ未満の局所的なボウ範囲を有する、形成することと
を含む方法。
【請求項１２】
前記プラズマを制御することは、
前記処理チャンバの側壁に配置された電極に前記電流を印加することを更に含む、請求項１１に記載の方法。
【請求項１３】
前記プラズマを制御することは、
前記処理チャンバ内に配置された基板支持体に配置された電極に前記電流を印加することを更に含む、請求項１１に記載の方法。
【請求項１４】
前記基板上に前記膜層を形成しながら前記基板を回転させることを更に含む、請求項１１に記載の方法。
【請求項１５】
前記混合ガスが、ケイ素含有ガス及び窒素含有ガスを含む、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、一般に、リソグラフィオーバーレイ誤差への最小限の寄与を有する誘電体層を形成する方法に関し、より具体的には、リソグラフィオーバーレイ誤差への最小限の寄与を有する、半導体用途のためのゲートスタック材料に使用される誘電体層を形成する方法に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）、すなわちチップの製造では、チップの種々の層を表すパターンが、チップ設計者によって作成される。製造プロセス中に各チップ層の設計を半導体基板上に転写するために、一連の再使用可能マスク、すなわちフォトマスクが、これらのパターンから作成される。マスクパターン生成システムは、精密なレーザまたは電子ビームを使用して、チップの各層の設計をそれぞれのマスク上に描く。次に、各層の回路パターンを半導体基板上に転写するために、写真ネガと同様にマスクが使用される。これらの層は、一連のプロセスを使用して構築され、完成した各チップを構成する小さなトランジスタおよび電気回路になる。典型的には、半導体基板上のデバイスは、一連のリソグラフィ処理ステップによって製造され、デバイスは、個々のパターンをそれぞれ有する複数の重なっている層から形成される。一般的に、１５〜１００個のマスクの組が、チップを作製するために使用され、繰り返し使用することができる。
【０００３】
１つの層と、前の層を覆う次の層との間で、１つの層と次の層の個々のパターンを整列させる必要がある。アラインメントマークの測定値が、計測ツールによって取得されてもよく、次に測定値は、露光中に後続の層をアラインメントし、リソグラフィプロセス後に再びアラインメントの性能を再チェックするために、リソグラフィツールによって使用される。しかし、層間のオーバーレイ誤差（またはパターン位置合わせ誤差）は避けられず、製造が満たす必要のある誤差バジェットが、ＩＣ設計者によって計算される。デバイス構造のオーバーレイ誤差は、以前の露光ツール／計測ツールからのオーバーレイ誤差、基板の反り、現在の露光ツール／計測ツールの制限、以前の露光ツール／計測ツールと現在の露光ツール／計測ツールのオーバーレイ誤差間のマッチング誤差、または膜応力などによって引き起こされる基板膜層の変形などの、様々な誤差原因に起因し得る。
【０００４】
図１は、一連のリソグラフィ露光プロセス後に測定された半導体基板のオーバーレイ誤差マップ１００を示す。図１の実施形態では、基板の拡大部分１０２に示されるいくつかのパターンは、その設計された位置からシフトまたは変位される（例えば、面内変位（ＩＰＤ））。上述したように、パターンの変位または不整合は、デバイス性能に悪影響を及ぼす可能性があるオーバーレイ誤差を生成する。しかしながら、オーバーレイ誤差または面内変位（ＩＰＤ）が望ましくなく発生すると、基板上に形成されたダイのサイズ、寸法または構造が不規則に変形または歪曲され、従って、その上に積層された膜層の間の不整合の可能性を増大させ、その後のリソグラフィ露光プロセスにおける不整合の確率を不利に増加させ得る。
【０００５】
限界寸法（ＣＤ）の縮小に伴い、デバイスのコントロールゲートの幅などの最小のフィーチャサイズを有するデバイスを信頼性をもって製造するためには、デバイス構造のクリティカル層におけるオーバーレイ誤差を最小限にするか、または除去する必要がある。オーバーレイの仕様は、より困難になって来ており、応力起因の基板歪みによる、オーバーレイ誤差に対する非リソグラフィ寄与（すなわち、膜応力）が、単独で誤差バジェットを超える可能性がある。
【０００６】
したがって、デバイス性能を改善し、予測可能な製品信頼性および歩留りを維持するために、デバイスを製造するために形成された膜層のオーバーレイ誤差を最小限に抑える改良された方法およびシステムが必要とされている。
【発明の概要】
【０００７】
本開示の実施形態は、半導体基板上に最小限のリソグラフィオーバーレイ誤差を有する膜層を製造するための方法およびシステムを提供する。一実施形態では、基板上に膜層を形成する方法は、処理チャンバ内の基板支持体上に配置された基板上にケイ素含有ガスおよび反応ガスを含む混合堆積ガスを供給することと、処理チャンバ内での混合堆積ガスの存在下でプラズマを形成することと、処理チャンバ内に混合堆積ガスを供給しながら、処理チャンバ内に配置されたプラズマプロファイルモジュレータに電流を印加することと、基板上に膜層を堆積させながら基板を回転させることとを含む。
【０００８】
別の実施形態では、基板上に膜層を形成する方法は、処理チャンバ内に配置されたプラズマプロファイルモジュレータに電流を印加することによって処理チャンバ内の混合ガスから生成されたプラズマを制御することと、５０μｍ未満の局所的なボウ（ｂｏｗ）範囲を有する膜層を、制御されたプラズマを用いて基板上に形成することとを含む。
【０００９】
さらに別の実施形態では、膜構造は、第１の膜層および第１の層上に配置された第２の膜層を含む膜スタックを含み、第１の膜層および第２の膜層は、約６００ｎｍと約４０００ｎｍとの間の合計厚さを有する膜スタックの中に交互にかつ繰り返し形成され、膜スタックは、２００μｍ未満の局所的なボウ範囲を有する。
【００１０】
本開示の上述の特徴を詳細に理解できるように、上記で簡単に要約した本開示のより詳細な説明が、実施形態を参照することによって得られ、実施形態の幾つかは添付の図面に示される。
【図面の簡単な説明】
【００１１】
【図１】一連のリソグラフィプロセス後に測定された半導体基板のオーバーレイ誤差マップを示す。
【図２】利用され、半導体基板上に膜層オーバーレイ誤差を形成し得る堆積装置を示す。
【図３】半導体基板上に、所望の範囲の応力を有する膜層を製造する方法のフロー図を示す。
【図４】図３の製造方法に従って半導体基板上に堆積された所望の範囲の応力を有する膜層の断面図を示す。
【図５】図３に示された方法を利用して基板上に形成された膜構造の断面図を示す。
【図６】図３の製造方法を利用して形成された膜層におけるオーバーレイ誤差マップを示す。
【発明を実施するための形態】
【００１２】
理解を容易にするため、可能な場合には、図に共通する同一の要素を示すために、同一の参照番号を使用した。一つの実施形態の要素及び特徴が、更なる詳述がなくとも、他の実施形態に有利に組入れられ得るということが、意図される。
【００１３】
しかしながら、添付の図面は、本開示の例示的な実施形態のみを示しており、従って、その範囲を限定すると見なされるべきではなく、本開示は他の等しく有効な実施形態を許容しうることに、留意されたい。
【００１４】
本開示の実施形態は、一連の堆積およびリソグラフィ露光プロセスの後にオーバーレイ誤差に最小限の寄与を有し得る膜層を堆積させるための装置および方法を記載する。一例では、本堆積方法は、基板上に形成される各膜層に一貫した膜応力を提供するように、膜層表面にわたって最小の応力ばらつきまたは面内変位を有する膜層を形成することができる。このようにすることにより、次のリソグラフィ露光プロセスのための位置合わせ精度が向上するように、半導体デバイスを形成するためにすべての膜層を統合するときに、オーバーレイ誤差を最小化および／または除去することができる。本堆積方法は、堆積中に基板を回転させるのみならず、堆積中に生成される均一なプラズマを提供するために、プラズマプロファイルモジュレータを有する装置を利用することができる。
【００１５】
図２は、本明細書に記載のプロセスを実施するために使用され得る処理チャンバ２００の概略側面図である。処理チャンバ２００は、チャンバ本体２０２、チャンバ本体２０２の内部に配置された基板支持体２０４、及びチャンバ本体２０２に連結され、処理空間２２０で基板支持体２０４を囲むリッドアセンブリ２０６を含む。基板４０２が、開口部２２６を通って処理空間２２０に供給され、開口部２２６は、従来通り、ドアを用いて処理のために密閉され得る。基板支持体２０４は、基板支持体２０４のシャフト２４４が置かれる軸２４７に沿って、矢印２４５によって示されるように、回転可能であり得る。あるいは、基板支持体２０４は、堆積プロセス中に必要に応じて回転するために持ち上げられてもよい。
【００１６】
プラズマプロファイルモジュレータ２１１が、処理チャンバ２００内に配置され、基板支持体２０４上に配置された基板４０２にわたるプラズマ分布を制御することができる。プラズマプロファイルモジュレータ２１１は、チャンバ本体２０２に隣接して配置されて、リッドアセンブリ２０６の他の構成要素からチャンバ本体２０２を分離し得る第１の電極２０８を含む。電極２０８は、リッドアセンブリ２０６の一部であってもよいし、又は別個の側壁電極であってもよい。電極２０８は、環状又はリング状の部材であってよく、リング電極であってよい。電極２０８は、処理空間２２０を囲む処理チャンバ２００の周囲を回る連続するループであってもよいし、又は必要に応じて選択された場所で不連続であってもよい。電極２０８は、有孔リング又はメッシュ電極などの有孔電極であってもよい。電極２０８は、プレート電極、例えば二次的ガス分配器であってもよい。
【００１７】
セラミック又は金属酸化物、例えば酸化アルミニウムおよび／または窒化アルミニウムなどの誘電体材料であってもよいアイソレータ２１０が、電極２０８と接触し、電極２０８をガス分配器２１２およびチャンバ本体２０２から電気的および熱的に分離する。ガス分配器２１２は、プロセスガスを処理空間２２０の中に入れるための開口部２１８を特徴とする。ガス分配器２１２は、ＲＦ発生器、ＲＦ電源、ＤＣ電力、パルスＤＣ電力などの電力源（電源）２４２に接続されてもよく、パルスＲＦ電力が用いられてもよい。一例では、電力源２４２はＲＦ電源である。
【００１８】
ガス分配器２１２は、導電性ガス分配器であってもよいし、非導電性ガス分配器であってもよい。ガス分配器２１２はまた、導電性および非導電性の構成要素から作製され得る。例えば、ガス分配器２１２の面板が非導電性である一方で、ガス分配器２１２の本体が導電性であってもよい。ガス分配器２１２は、図２に示されるように電源２４２などによって電力供給されてもよいし、又はガス分配器２１２は、接地されてもよい。
【００１９】
電極２０８は、処理チャンバ２００の接地経路を制御するチューニング回路２２８に接続されてもよい。チューニング回路２２８は、電子センサ２３０及び電子コントローラ２３４を備える。電子コントローラ２３４は、可変キャパシタまたは他の回路要素（複数可）であってもよいし、またはそれを含んでもよい。チューニング回路２２８は、１つ以上のインダクタ２３２であってもよいし、またはそれを含んでもよい。チューニング回路２２８は、処理中に処理空間２２０に存在するプラズマ条件の下で可変または制御可能なインピーダンスを可能にする任意の回路であってよい。図２の例では、チューニング回路２２８は、接地と電子センサ２３０との間に並列に接続された第１の回路区間および第２の回路区間を特徴とする。第１の回路区間は、第１のインダクタ２３２Ａを含む。第２の回路区間は、電子コントローラ２３４と直列に接続された第２のインダクタ２３２Ｂを含む。第２のインダクタ２３２Ｂは、電子コントローラ２３４と、第１の回路区間及び第２の回路区間の両方を電子センサ２３０に接続するノードとの間に配置される。電子センサ２３０は、電圧または電流センサであってもよく、電子コントローラ２３４に結合されて、処理空間２２０内のプラズマ状態についてある程度の閉ループ制御を与えることができる。
【００２０】
第２の電極２２２が、基板支持体２０４に結合されてもよい。第２の電極２２２は、基板支持体２０４の中に埋め込まれてもよく、又は基板支持体２０４の表面に結合されてもよい。第２の電極２２２は、プレート、有孔プレート、メッシュ、ワイヤスクリーン、又は導電性要素の任意の他の分布配置であってもよい。第２の電極２２２は、チューニング電極であってもよく、例えば、基板支持体２０４のシャフト２４４に配置された、５０オーム（Ω）などの選択された抵抗を有するケーブルなどの、コンジット２４６によって第２のチューニング回路２３６に接続されてもよい。第２のチューニング回路２３６は、第２の電子センサ２３８及び第２の電子コントローラ２４０を有してもよく、第２の電子コントローラ２４０は、第２の可変キャパシタであってもよい。第２の電子センサ２３８は、電圧または電流センサであってもよく、第２の電子コントローラ２４０に結合されて、処理空間２２０内のプラズマ状態をさらに制御してもよい。
【００２１】
バイアス電極および／または静電チャック電極であってもよい第３の電極２２４が、基板支持体２０４に結合することができる。第３の電極は、インピーダンスマッチング回路であってもよいフィルタ２４８を通って第２の電力源（第２の電源）２５０に接続され得る。第２の電力源２５０は、ＤＣ電力、パルスＤＣ電力、ＲＦバイアス電力、パルスＲＦ源若しくはバイアス電力、又はそれらの組合せであってもよい。一例では、第２の電力源２５０は、ＲＦバイアス電力である。
【００２２】
図２のリッドアセンブリ２０６および基板支持体２０４は、プラズマ処理または熱処理のための任意の処理チャンバとともに使用することができる。リッドアセンブリ２０６及び基板支持体２０４が有益に使用され得るプラズマ処理チャンバの一例は、カリフォルニア州サンタクララに所在するアプライドマテリアルズ社（Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．）から入手可能なＰＲＯＤＵＣＥＲ（登録商標）又はＰＲＥＣＩＳＩＯＮ（登録商標）プラットフォーム及びチャンバである。他の製造業者からのチャンバもまた、上記部品とともに使用され得る。
【００２３】
動作中、処理チャンバ２００は、処理空間２２０内のプラズマ状態のリアルタイム制御を与える。基板４０２が、基板支持体２０４上に配置され、任意の所望の流れの計画に従って、プロセスガスが、入口２１４を用いてリッドアセンブリ２０６を通って流される。ガスは、出口２５２を通って処理チャンバ２００を出る。電力が、ガス分配器２１２に接続されて、処理空間２２０内にプラズマを確立する。必要に応じて、基板は、第３の電極２２４を用いて電気バイアスを受けてもよい。
【００２４】
処理空間２２０内のプラズマにエネルギーを与えると、プラズマと第１の電極２０８との間に電位差が確立される。電位差は、プラズマと第二の電極２２２の間でも確立される。その時、電子コントローラ２３４、２４０が、２つのチューニング回路２２８及び２３６によって表される接地経路の流れの特性を調整するために用いられ得る。堆積速度及び中心からエッジまでのプラズマ密度均一性の独立した制御を提供するために、設定点が、第１のチューニング回路２２８及び第２のチューニング回路２３６に送られ得る。電子コントローラが両方とも可変キャパシタである実施形態において、電子センサが、可変キャパシタを調整して、独立に、堆積速度を最大化し、厚さの不均一性を最小化し得る。
【００２５】
チューニング回路２２８，２３６の各々が、それぞれの電子コントローラ２３４，２４０を使用して調整可能な可変インピーダンスを有する。電子コントローラ２３４，２４０が可変キャパシタである場合、可変キャパシタのそれぞれのキャパシタンス範囲、およびインダクタ２３２Ａ、２３２Ｂのインダクタンスは、プラズマの周波数および電圧特性に応じて、各可変キャパシタのキャパシタンス範囲において最小値を有するインピーダンス範囲を提供するように選択される。従って、電子コントローラ２３４のキャパシタンスが、最小値又は最大値にある場合、回路２２８のインピーダンスは高くなり、その結果、基板支持体上で最小の空中（横方向）カバレージを有するプラズマ形状をもたらす。電子コントローラ２３４のキャパシタンスが、回路２２８のインピーダンスを最小化する値に近づくと、プラズマの空中カバレージは最大値に増大し、基板支持体２０４の全作業領域を効果的に覆う。電子コントローラ２３４のキャパシタンスが、最小インピーダンス設定から逸脱するにつれ、プラズマ形状はチャンバ壁から収縮し、基板支持体の空中カバレージが減少する。電子コントローラ２４０は、同様な効果を有し、電子コントローラ２４０のキャパシタンスが変えられると、基板支持体上のプラズマの空中カバレージを増加及び減少させる。
【００２６】
電子センサ２３０，２３８が、それぞれの回路２２８，２３６を閉ループでチューニングするために使用されてもよい。用いられるセンサのタイプに応じて、電流又は電圧の設定点が、各センサにインストールされてもよく、センサには、設定点からの偏差を最小化するように、それぞれの電子コントローラ２３４、２４０に対する調整を決定する制御ソフトウェアが提供されてもよい。このように、プラズマ形状が、選択されて、処理中に動的に制御されることができる。前述の説明は、可変キャパシタである電子コントローラ２３４、２４０に基づいているが、調整可能な特性を有する任意の電子部品が、調整可能なインピーダンスを有するチューニング回路２２８及び２３６を提供するために、使用され得ることに、留意されたい。
【００２７】
図３は、基板上に誘電体層などの膜層を形成するための方法３００を示しており、半導体デバイスのゲート構造を形成するために、後で利用することができる。一例において、膜層は、３次元（３Ｄ）ＮＡＮＤ半導体アプリケーションのゲート構造を形成するために、利用され得る。３次元（３Ｄ）ＮＡＮＤ半導体アプリケーションを製造するに際し、階段状の酸化物・窒化物の対の構造が、回路密度を増加させるために、高アスペクト比ゲートスタックＮＡＮＤセルに対してしばしば利用される。
【００２８】
図３に記載されたシーケンスは、以下に説明する図４Ａ〜図４Ｂに示される製造段階に対応する。図４Ａ〜図４Ｂは、少なくとも第１の膜層４０６が第１の膜層４０６の表面４０４に配置された基板４０２の概略断面図を示す。一実施形態では、第１の膜層４０６は、酸化ケイ素含有層、窒化ケイ素含有層、炭化ケイ素含有層などの誘電体層であってもよい。第１の膜層４０６が存在しない例では、堆積処理は、直接に基板４０２上で実行されてもよい。
【００２９】
方法３００は、図４Ａに示された基板４０２などの基板が、図２に示す処理チャンバ２００または他の適切な処理チャンバなどの処理チャンバ内に配置される工程３０２から開始される。図４Ａに示す基板４０２は、基板４０２上に形成された第１の膜層４０６を含む。一例において、基板４０２は、実質的に平坦な表面、平坦でない表面、又は上に構造が形成された実質的に平坦な表面を有し得る。基板４０２は、結晶シリコン（例えば、Ｓｉ＜１００＞又はＳｉ＜１１１＞）、酸化ケイ素、歪みシリコン、シリコンゲルマニウム、ドープされた又はされていないポリシリコン、ドープされた又はされていないシリコンウェハ及びパターニングされた又はされていないウェハ、シリコン・オン・インシュレーター（ＳＯＩ）、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ガリウムヒ素、ガラス、サファイアなどの材料であり得る。基板４０２は、直径２００ｍｍ又は３００ｍｍのウェハ、並びに長方形又は正方形パネルなどの種々の寸法を有し得る。特に記載のない限り、本書に記載されている実施形態と実施例は、２００ｍｍ直径、３００ｍｍ直径、及び４５０ｍｍ直径のうちの１つを有する基板上で実施される。ＳＯＩ構造が基板４０２に利用される実施例では、基板４０２は、シリコン結晶基板上に配置された埋め込み誘電体層を含むことができる。本明細書に示す実施形態では、基板４０２は、結晶シリコン基板であってもよい。
【００３０】
一例では、第１の膜層４０６は、酸化ケイ素含有層、窒化ケイ素含有層、アモルファスシリコン、多結晶シリコンまたは任意の適切な結晶シリコン層などのシリコン含有層であってもよい。図４Ａに示す例では、第１の膜層４０６は、酸化ケイ素層などの酸化ケイ素含有層である。
【００３１】
工程３０４において、混合堆積ガスが、処理チャンバ内に供給される。混合堆積ガスは、ケイ素含有ガス及び反応ガスを含み得る。ケイ素含有ガスの適切な例には、限定しないが、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、四フッ化ケイ素（ＳｉＦ４）、四塩化ケイ素（ＳｉＣｌ４）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、テトラエチルオルトシリケート（ＴＥＯＳ）などが含まれる。
【００３２】
反応ガスは、酸化ケイ素含有層を形成するために酸素含有ガス、窒化ケイ素含有層を形成するために窒素含有ガス、または炭化ケイ素含有層を形成するために炭素含有ガスであってもよい。酸素含有ガスの適当な例には、Ｏ２，Ｎ２Ｏ，ＮＯ２，Ｏ３，Ｈ２Ｏなどが含まれる。窒素含有ガスの適当な例には、Ｎ２，Ｎ２Ｏ，ＮＯ２，ＮＨ３，Ｎ２Ｈ２などが含まれる。炭素含有ガスの適当な例には、ＣＯ２，ＣＯ，ＣＨ４，ＣＦ４，他の適当な炭素系ポリマーガスなどが含まれる。ここに示す一例では、ケイ素含有ガスはシラン（ＳｉＨ４）であり、反応ガスは、Ｎ２、Ｎ２ＯまたはＮＨ３などの窒素含有ガスであり、図４Ｂに示される窒化ケイ素含有層などの第２の膜層４０８を形成する。これについては、以下により詳細に説明する。
【００３３】
一例では、ＳｉＨ４ガスなどのケイ素含有ガスと、窒素含有ガス（Ｎ２、Ｎ２ＯまたはＮＨ３ガス）などの反応ガスとのガス比を維持して、混合ガスの反応挙動を制御し、形成されたシリコン膜中の窒素元素の所望の割合を可能にする。一実施形態において、ＳｉＨ４ガスが、約４０ｓｃｃｍ〜約２００ｓｃｃｍの流量で供給されてもよく、Ｎ２，Ｎ２Ｏ又はＮＨ３ガスが、約５００ｓｃｃｍ〜約９０００ｓｃｃｍの流量で供給されてもよい。ＳｉＨ４ガスとＮ２，Ｎ２Ｏ又はＮＨ３ガスとの混合ガスが、約１：１〜約１：１５０、例えば約１：１〜約１：１２０、例えば約１：１００のＳｉＨ４対Ｎ２又はＮＨ３ガスの比率で供給されてもよい。
【００３４】
あるいは、１つ以上の不活性ガスが、処理チャンバ２００に供給される混合堆積ガスに含まれてもよい。不活性ガスは、限定されないが、Ａｒ、Ｈｅ、及びＸｅなどの希ガス、又はＮ２などを含み得る。不活性ガスは、約１：１〜約１：１５０の不活性ガス対ＳｉＨ４ガスの流量比で、処理チャンバ２００に供給され得る。
【００３５】
混合堆積ガスが処理チャンバ内に供給される間、いくつかのプロセスパラメータが調整される。一実施形態において、堆積処理チャンバ内の混合プロセスガスの圧力が、約１０ｍＴｏｒｒから約１５Ｔｏｒｒの間に調整され、基板温度が、摂氏約２００度から摂氏約７００度の間に維持される。
【００３６】
工程３０６において、処理チャンバへの混合堆積ガスの供給中に、ＲＦ源電力が電源２４２（図２に図示）によって生成され、混合ガスと結合され、混合堆積ガスをプラズマ中の反応種に解離させるのを助ける。
【００３７】
ＲＦ源および／またはバイアス電力は、プラズマが持続されるように、処理空間２２０内の混合堆積ガスを励起する。一例において、電源２４２は、０．３ＭＨｚから約１４ＭＨｚの間（例えば約１３．５６ＭＨｚ）の周波数でＲＦ電力を供給するように動作させることができる。電源２４２は、約１０ワット〜約５０００ワット、例えば約５００ワットでＲＦ電力を生成することができる。幾つかの実施形態において、ＲＦ源電力に加えて、（図２に示される）第２の電源２５０によって供給されるＲＦバイアス電力もまた、混合堆積ガスを解離させ、プラズマを形成するのを助けるために、堆積プロセス中に利用され得る。一例において、電源２４２は、０．３ＭＨｚから約１４ＭＨｚの間（例えば約１３．５６ＭＨｚ）の周波数でＲＦ電力を供給するように動作させることができる。ＲＦバイアス電力は、３００ｋＨｚの周波数で約１０ワットから約１００ワットの間で供給されてもよい。一実施形態において、ＲＦバイアス電力は、約５００Ｈｚから約１０ｋＨｚの間のＲＦ周波数で約１０パーセントから約９５パーセントの間のデューティサイクルでパルス生成され得る。
【００３８】
さらに、電流／電圧が、プラズマプロファイルモジュレータ２１１に供給されて、基板４０２にわたるプラズマのプロファイルおよび分布の制御を助けることができる。一例では、側壁チューニング電極電流ターゲット（例えば、電極２０８に供給される）が、約０．５Ａ〜約４０Ａ、例えば約６Ａに設定され、基板支持体チューニング電極電流ターゲット（例えば、第２の電極２２２に供給される）が、約０．５Ａ〜約４０Ａ、例えば約６Ａに設定され、処理空間２２０に生成される時のプラズマの制御を助ける。
【００３９】
工程３０８において、混合堆積ガスからプラズマを形成しながら、基板支持体２０４を回転させて、基板表面にわたってプラズマをより均一に曝露するのを助けることができる。基板支持体２０４は、基板４０２上に第２の膜層４０８を堆積させる間、連続的にまたは周期的に回転させることができる。一実施形態では、基板支持体２０４は、約１°から約３６０°の間で、例えば約３０°から約２７０°の間で、例えば約９０°から約１８０°の間で、軸２４７の周りを回転することができる。基板支持体２０４は、図４Ｂに示すように、第２の膜層４０８の所望の厚さが基板４０２上に形成されるまで、約０ｒｐｍから約１００ｒｐｍの間で回転させることができる。
【００４０】
工程３１０において、第２の膜層４０８の所望の厚さが堆積された後、堆積プロセスが終了されてもよい。一例において、第２の膜層４０８は、約１０ｎｍから約６０ｎｍの間、例えば約３０ｎｍ、の厚さを有し得る。第２の膜層４０８が窒化ケイ素層などの窒化ケイ素含有層である実施形態では、窒化ケイ素含有層は、約−２００Ｍｐａと約＋１２００Ｍｐａの間の応力範囲と、５０％より小さい応力均一性を有することができる。第２の膜層４０８は、実質的に約０．８：１から約２：１の間のＮ元素対Ｓｉ元素の比を有してもよい。第２の膜層４０８は、５０μｍ未満の局所的なボウ範囲を有することができる。
【００４１】
ここで議論される応力均一性（Ｕ％）は、基板表面にわたって測定された絶対応力値の変動（Δ）（例えば、９点、４９点、または６９点応力測定のいずれかから得られた最大応力値と最小応力値との間の変動）を、膜層から測定された応力の平均（σ）（例えば、９点、４９点、または６９点応力測定から得られた応力値からの平均値）で割った値（例えば、σ／Δ＝Ｕ％）を意味するということが留意される。
【００４２】
一例では、第１の膜層４０６および第２の膜層４０８を形成するための堆積プロセスが、膜スタック５０２を形成するために繰り返し実行され、膜スタック５０２は、図５Ａに示される階段状構造５０４の断面図に示されているような、３Ｄ  ＮＡＮＤ半導体デバイスの階段状構造５０４を形成するように、後でパターニングされ得る。図５Ａ〜図５Ｂに示す例では、膜スタック５０２は、典型的には、第１の膜層４０６と第２の膜層４０８との交互の層（４０６ａ、４０８ａ、４０６ｂ、４０８ｂ、．．．、４０６ｎ、４０８ｎと示される）を含む。膜スタック５０２は、約６００ｎｍと約４０００ｎｍとの間の合計厚さを有することができる。膜スタック５０２は、合計で約５対〜９０対の第１の膜層４０６と第２の膜層４０８とを含むことができる。その後のパターニングまたはエッチングプロセスで、フォトレジスト層が、階段状構造５０４上に形成されたエッチングマスクとして機能しながら、異なる寸法に連続してトリミングするために用いられ、３Ｄ  ＮＡＮＤ半導体デバイスのゲート構造を完成させることができる。
【００４３】
図３の堆積方法３００は、第１の膜層４０６と第２の膜層４０８とが交互になる膜スタック５０２を形成するために、連続的に実施することができる。第１の膜層４０６が酸化ケイ素層であり、第２の膜層４０８が窒化ケイ素層である例では、図３の堆積方法３００は、処理チャンバ２００から基板４０２を除去することなく（例えば、真空を破ることなく）、異なる組成の膜層４０６，４０８を形成するために、異なる混合堆積ガスを工程３０４で切り替えることによって実行することができる。
【００４４】
例えば、膜スタック５０２は、第１の混合堆積ガス（工程３０４で調整される）を第１の組のプロセスパラメータ（工程３０６、３０８で調整される）で最初に供給して、酸化ケイ素層などの第１の膜層４０６を形成することによって、形成され得る。第１の混合堆積ガスは、少なくともケイ素含有ガス及び酸素含有ガスを含み得る。第１の膜層４０６の第１の層４０６ａの厚さに達した後、堆積プロセスは工程３０４にループバックして、第１の混合堆積ガスを第２の組のプロセスパラメータ（動作３０６、３０８で調整される）で第２の混合堆積ガス（工程３０４で調整される）に切り替えて、例えば窒化ケイ素層などの第２の膜層４０８の第１の層４０８ａを形成し得る。第２の混合堆積ガスは、少なくともケイ素含有ガス及び窒素含有ガスを含み得る。第１の混合堆積ガスと第２の混合堆積ガスの間の切り替えは、基板４０２上に次の膜層を形成する前に、残留ガス又は堆積副生成物を処理チャンバからポンピング／パージするためのポンピング／パージプロセスを、任意付加で、有してもよい。
【００４５】
プラズマプロファイルモジュレータ２１１を利用して、第１および／または第２の膜層４０６，４０８の堆積中に基板表面にわたるプラズマ分布および基板支持体２０４の回転を制御することによって、均一な応力プロファイルを有する均一な膜層を得ることができ、基板の反り、基板の曲げ、または面内変位を除去／または最小化して、オーバーレイ誤差の発生の可能性を最小限にしながら、後続のリソグラフィプロセスのための所望の応力均一性および膜特性を膜層に提供することができる。堆積プロセスの後、膜の残留応力は、望ましくないことに、基板のボウ、反りまたは基板の湾曲をもたらす可能性がある。そのような場合、リソグラフィ露光プロセスによって形成された膜層パターン上に存在するフィーチャ間の不整合が顕著になり、フィーチャの変形または構造の崩壊を招く可能性のあるオーバーレイ誤差が生じる可能性がある。さらに、ほとんどの堆積された材料は、単にそれらの堆積の関数として基板のボウ、反りおよび格子歪みを誘発する固有の残留応力を有する。これらの応力は、しばしば基板表面にわたって均一ではなく、不均一な基板のボウ、反りおよび格子歪みをもたらす。基板表面にわたって分布する膜応力の偏差は、オーバーレイ誤差または基板上に存在するパターン変位／シフトの程度を反映することがある。
【００４６】
図３の方法３００を利用することによって、プラズマプロファイルモジュレータ２１１は、堆積プロセス中の基板支持体の回転からの補助と共に、基板表面上の局所的な位置におけるプラズマ分布の制御を支援することができ、それによって、膜層の離散的な領域における局所的な残留応力は、膜層内の面内変位（または歪み、パターンシフト、または基板の曲率）を局所的に変化させるように、除去または低減することができる。そうすることによって、基板表面にわたって実質的に線形で均一な膜特性を得ることができる。まっすぐにされた均一なフィーチャは、その後のリソグラフィ露光プロセスにおけるオーバーレイ誤差を低減し、リソグラフィ露光プロセス中の位置合わせ精度を向上させる。一実施形態では、堆積プロセスの後、膜スタック５０２全体は、約−１００Ｍｐａと約＋１００Ｍｐａとの間の応力範囲を有し、５０％未満の応力均一性を有することができる。あるいは、膜スタック５０２全体は、２００μｍ未満の局所的なボウ範囲を有してもよい。
【００４７】
さらに、基板支持体２０４は、基板４０２が基板支持体上に位置決めされたときに（工程３０２で）、または基板４０２が基板支持体２０４上に位置決めされる前に、堆積プロセスを実行する準備として、回転し始めてもよい。同様に、基板支持体２０４は、処理チャンバ内で実行される次の堆積プロセスに備えて、堆積プロセス後に回転を開始することができる。基板支持体２０４の回転は、任意の順序であってよく、例えば、必要に応じて、堆積プロセス中（工程３０８）、堆積プロセスと堆積プロセスの間（工程３０２の前または工程３１０の後）、堆積プロセスを実行する前（工程３０２の前）、または第１の堆積プロセスが実行された後に（工程３１０の後）、第２の堆積プロセスを実行する前、であってよい。
【００４８】
図６は、交互の第１および第２の膜層（４０６ａ、４０８ａ、４０６ｂ、４０８ｂ、．．．、４０６ｎおよび４０８ｎ）を有する多層の膜スタック５０２が基板上に形成された後に生成された面内変位マップを示す。計測ツールが、半導体基板を走査し、オーバーレイ誤差マップまたは基板歪みを決定するために利用され得、カリフォルニア州のＫＬＡ−Ｔｅｎｃｏｒ（登録商標）から入手可能な計測ツールであり得る。露光前に、ＫＬＡ  Ｗａｆｅｒ  ＳｉｇｈｔやＵｌｔｒａｔｅｃ  Ｓｕｐｅｒｆａｓｔ  ３Ｇなどの計測ツールを使用して、面内歪みを測定することができる。リソグラフィの後、実際の層と層のパターンオーバーレイおよび位置合わせを測定するために、従来のオーバーレイツールを使用することができる。他の製造業者からの他の適切な計測ツールを使用して、走査および測定プロセスを実行することもできることに留意されたい。
【００４９】
図６に示す例示的な例では、第１および／または第２の膜層４０６，４０８を形成するための堆積方法の間にプラズマプロファイル調整と基板支持体回転を利用することによって、基板の面内変位または応力偏差は、特に図１のものと比較して、大幅に低減されている。基板の面内変位または応力偏差の減少は、リソグラフィ露光プロセスにおける位置合わせ精度を向上させ、オーバーレイ誤差を低減し、デバイス性能を改善する。
【００５０】
図３に示される方法を利用することができる半導体層上に配置された膜層（例えば、第１または第２の膜層４０６，４０８のいずれか）を形成するために利用される材料は、窒化ケイ素（Ｓｉ３Ｎ４）、窒化ケイ素水素化物（ＳｉｘＮｙ：Ｈ）、アモルファスカーボン、炭化ケイ素、酸化ケイ素、酸窒化ケイ素、酸化ケイ素、窒化ケイ素、炭化ケイ素またはアモルファスカーボンの複合膜、酸化アルミニウム層、酸化タンタル層、酸化チタン層、スピンキャスト有機ポリマー、または他の適切な材料からなる群から選択された誘電体材料であってよい。別の実施形態では、膜層は、ＳＯＧ、ポリイミドまたは任意の適切な材料を含む任意の適切なポリマー有機材料であり得る。
【００５１】
このように、本開示の実施形態は、堆積プロセスの間に基板支持体回転とともにプラズマプロファイルモジュレータを利用する堆積プロセスを提供し、一連のリソグラフィ露光プロセスの後に、面内変位が最小限である、基板表面にわたって均一な膜特性を有する膜層を提供する。基板支持体の回転と一緒のプラズマプロファイルモジュレータの利用は、半導体基板上に配置された膜層の膜応力／歪み分布の均一性を改善することができる。最小の応力偏差を有する均一な膜特性を有する膜層を形成することにより、オーバーレイ誤差が除去され、次のリソグラフィ露光プロセスのための位置合わせ精度を高めることができる。
【００５２】
上記は本開示の実施形態に向けられているが、本開示の他のおよびさらなる実施形態を、その基本的な範囲から逸脱することなく、考え出すことができ、その範囲は、以下の特許請求の範囲によって決定される。
【図１】
2020170846.tif 000003
【図２】
2020170846.tif 000004
【図３】
2020170846.tif 000005
【図４】
2020170846.tif 000006
【図５】
2020170846.tif 000007
【図６】
2020170846.tif 000008
【手続補正書】
【提出日】令和2年7月3日(2020.7.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に膜層を形成する方法であって、
処理チャンバ内の基板支持体上に配置された基板上に、ケイ素含有ガスと不活性ガスと反応ガスとを含む混合堆積ガスを供給することと、
前記処理チャンバ内での混合堆積ガスの存在下でプラズマを形成することと、
前記処理チャンバ内に混合堆積ガスを供給しながら、前記処理チャンバ内に配置されたプラズマプロファイルモジュレータに電流を印加することと、
前記基板上に膜層を堆積させて前記プラズマを前記基板の上方に形成しながら、前記基板を回転させることと
を含む方法。
【請求項２】
前記プラズマプロファイルモジュレータに電流を印加することは、
前記処理チャンバの側壁に配置された電極に電流を印加することを更に含む、請求項１に記載の方法。
【請求項３】
前記プラズマプロファイルモジュレータに電流を印加することは、
前記処理チャンバの前記基板支持体に配置された電極に電流を印加することを更に含む、請求項１に記載の方法。
【請求項４】
前記反応ガスが、酸素含有ガス、窒素含有ガス及び炭素含有ガスからなる群から選択される、請求項１に記載の方法。
【請求項５】
前記反応ガスが窒素含有ガスであり、前記窒素含有ガスが、Ｎ２、Ｎ２Ｏ、ＮＯ２、ＮＨ３、及びＮ２Ｈ２からなる群から選択される、請求項４に記載の方法。
【請求項６】
前記プラズマプロファイルモジュレータに電流を印加することは、
０．５Ａと４０Ａの間の電流を前記処理チャンバに印加することを更に含む、請求項１に記載の方法。
【請求項７】
前記膜層が、５０％未満の応力均一性を有する、請求項１に記載の方法。
【請求項８】
前記基板を回転させることは、
０ｒｐｍと１００ｒｐｍの間の回転速度で前記基板を回転させることを更に含む、請求項１に記載の方法。
【請求項９】
前記基板を回転させることは、
前記基板支持体の軸の周りに０度と３６０度の間で前記基板を回転させることを更に含む、請求項１に記載の方法。
【請求項１０】
前記膜層が窒化ケイ素層である、請求項１に記載の方法。
【請求項１１】
基板上に膜層を形成する方法であって、
処理チャンバ内に配置されたプラズマプロファイルモジュレータに電流を印加することによって、前記処理チャンバ内の混合ガスから生成されたプラズマを制御することであって、前記混合ガスはケイ素含有ガスと不活性ガスと反応ガスとを含む制御することと、
前記基板を回転させながら前記制御されたプラズマを用いて基板上に膜層を形成することであって、前記膜層が、５０μｍ未満の局所的なボウ範囲を有する、形成することと、
前記処理チャンバに配置された基板支持体の回転を、前記プラズマが前記基板支持体の上方に形成されるときに開始することを含む方法。
【請求項１２】
前記プラズマを制御することは、
前記処理チャンバの側壁に配置された電極に前記電流を印加することを更に含む、請求項１１に記載の方法。
【請求項１３】
前記プラズマを制御することは、
前記基板支持体に配置された電極に前記電流を印加することを更に含む、請求項１１に記載の方法。
【請求項１４】
前記反応ガスが窒素含有ガスであり、
前記ケイ素含有ガスと前記窒素含有ガスとが、比率が１：１から１：１００の間で前記処理チャンバに供給される、請求項１１に記載の方法。

【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
上記は本開示の実施形態に向けられているが、本開示の他のおよびさらなる実施形態を、その基本的な範囲から逸脱することなく、考え出すことができ、その範囲は、以下の特許請求の範囲によって決定される。  また、本願は以下に記載する態様を含む。
（態様１）
基板上に膜層を形成する方法であって、
処理チャンバ内の基板支持体上に配置された基板上に、ケイ素含有ガスと反応ガスとを含む混合堆積ガスを供給することと、
前記処理チャンバ内での混合堆積ガスの存在下でプラズマを形成することと、
前記処理チャンバ内に混合堆積ガスを供給しながら、前記処理チャンバ内に配置されたプラズマプロファイルモジュレータに電流を印加することと、
前記基板上に膜層を堆積させながら、前記基板を回転させることと
を含む方法。
（態様２）
前記プラズマプロファイルモジュレータに電流を印加することは、
前記処理チャンバの側壁に配置された電極に電流を印加することを更に含む、態様１に記載の方法。
（態様３）
前記プラズマプロファイルモジュレータに電流を印加することは、
前記処理チャンバの前記基板支持体に配置された電極に電流を印加することを更に含む、態様１に記載の方法。
（態様４）
前記反応ガスが、酸素含有ガス、窒素含有ガス及び炭素含有ガスからなる群から選択される、態様１に記載の方法。
（態様５）
前記窒素含有ガスが、Ｎ２、Ｎ２Ｏ、ＮＯ２、ＮＨ３、及びＮ２Ｈ２からなる群から選択される、態様４に記載の方法。
（態様６）
前記プラズマプロファイルモジュレータに電流を印加することは、
約０．５Ａと約４０Ａの間の電流を前記処理チャンバに印加することを更に含む、態様１に記載の方法。
（態様７）
前記膜層が、５０％未満の応力均一性を有する、態様１に記載の方法。
（態様８）
前記基板を回転させることは、
約０ｒｐｍと約１００ｒｐｍの間の回転速度で前記基板を回転させることを更に含む、態様１に記載の方法。
（態様９）
前記基板を回転させることは、
前記基板支持体の軸の周りに約０度と約３６０度の間で前記基板を回転させることを更に含む、態様１に記載の方法。
（態様１０）
前記膜層が窒化ケイ素層である、態様１に記載の方法。
（態様１１）
基板上に膜層を形成する方法であって、
処理チャンバ内に配置されたプラズマプロファイルモジュレータに電流を印加することによって、前記処理チャンバ内の混合ガスから生成されたプラズマを制御することと、
前記制御されたプラズマを用いて基板上に膜層を形成することであって、前記膜層が、５０μｍ未満の局所的なボウ範囲を有する、形成することと
を含む方法。
（態様１２）
前記プラズマを制御することは、
前記処理チャンバの側壁に配置された電極に前記電流を印加することを更に含む、態様１１に記載の方法。
（態様１３）
前記プラズマを制御することは、
前記処理チャンバ内に配置された基板支持体に配置された電極に前記電流を印加することを更に含む、態様１１に記載の方法。
（態様１４）
前記基板上に前記膜層を形成しながら前記基板を回転させることを更に含む、態様１１に記載の方法。
（態様１５）
前記混合ガスが、ケイ素含有ガス及び窒素含有ガスを含む、態様１１に記載の方法。
【外国語明細書】
2020170846000001.pdf