(57)【要約】【課題】外部磁場によって生ずる磁気センサの出力電圧のオフセットを除去する。【解決手段】開示される実施形態に係る信号処理回路は、磁力の大きさに応じて変化する磁気センサの信号を増幅する回路である。磁気センサの信号は、基準電圧に対して互いに反転した一対の信号である相補信号である。この信号処理回路は、磁気センサからの相補信号に対して高域通過処理を施すハイパスフィルタと、ハイパスフィルタによって高域通過処理が施された相補信号を差動入力信号として、基準電圧を基準に所定の増幅率で差動入力信号を増幅する差動増幅器と、差動増幅器の出力信号と基準電圧の比較結果を示す２値の信号を出力する比較器と、を備える。【選択図】図５
2020169917.tif 000002
【特許請求の範囲】
【請求項１】
磁力の大きさに応じて変化する磁気センサの信号を処理する信号処理回路であって、
前記磁気センサの信号は、基準電圧に対して互いに反転した一対の信号である相補信号であり、
前記信号処理回路は、
前記相補信号に対して高域通過処理を施すハイパスフィルタと、
前記ハイパスフィルタによって高域通過処理が施された前記相補信号を差動入力信号として、前記基準電圧を基準に所定の増幅率で前記差動入力信号を増幅する差動増幅器と、
前記差動増幅器の出力信号と前記基準電圧の比較結果を示す２値の信号を出力する比較器と、
を備えた信号処理回路。
【請求項２】
前記相補信号を伝送する一対のライン間を導通状態又は非導通状態とするスイッチと、
起動後の所定時間の間に限り、前記一対のライン間が導通状態となるように前記スイッチを制御する制御部と、
を備えた、請求項１に記載された信号処理回路。
【請求項３】
前記ハイパスフィルタは、
前記相補信号を伝送する一対のライン上に設けられる一対のキャパシタと、
前記一対のキャパシタの各々と接続される一対の第１抵抗器であって、各第１抵抗器の一端は、対応するキャパシタの両端のうち前記差動増幅器の入力端側の端に接続され、各第１抵抗器の他端は、前記基準電圧に設定される、前記一対の第１抵抗器と、を含む、
請求項１又は２に記載された信号処理回路。
【請求項４】
前記一対のキャパシタの各々に並列に接続された一対の第２抵抗器を有する、
請求項３に記載された信号処理回路。
【請求項５】
モータのロータマグネットの回転に応じて変化する磁力の大きさを電気信号に変換する磁気センサと、
前記磁気センサの電気信号を処理する、請求項１から４のいずれか一項に記載された信号処理回路と、
前記信号処理回路の比較器の出力信号に基づいて制御信号を生成するコントローラと、
前記制御信号に基づいて前記モータを駆動するモータ駆動部と、
を備えた、モータの駆動システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理回路およびモータの駆動システムに関する。
【背景技術】
【０００２】
従来から、ホール素子等、磁力の大きさに応じて変化する磁気センサに対して出力のオフセットをキャンセルする回路が知られている。例えば特許文献１には、回路内のコンデンサの寄生容量によって生ずるオフセットをキャンセルするようにした、ホール素子のオフセットキャンセル回路が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−４７６３０号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、モータにおいてロータの位置検出を行うために磁気センサとしてホール素子が広く用いられる。ホール素子の信号は信号処理回路で増幅されてマイクロコントローラに供給され、モータ駆動の制御に利用される。ここで、モータに永久磁石等の外部磁場を近づけると磁気センサからの信号にオフセットが生ずるため、マイクロコントローラにホール素子の信号が正確に伝わらないという課題がある。しかしながら、外部磁場によって生ずるオフセットを除去する方法については、従来知られていなかった。
【０００５】
そこで、本発明は、外部磁場によって生ずる磁気センサの出力電圧のオフセットを除去することを目的とする。
【課題を解決するための手段】
【０００６】
本願の例示的な第１発明は、磁力の大きさに応じて変化する磁気センサの信号を増幅する信号処理回路であって、前記磁気センサの信号は、基準電圧に対して互いに反転した一対の信号である相補信号であり、前記信号処理回路は、前記相補信号に対して高域通過処理を施すハイパスフィルタと、前記ハイパスフィルタによって高域通過処理が施された前記相補信号を差動入力信号として、前記基準電圧を基準に所定の増幅率で前記差動入力信号を増幅する差動増幅器と、前記差動増幅器の出力信号と前記基準電圧の比較結果を示す２値の信号を出力する比較器と、を備えた信号処理回路である。
【発明の効果】
【０００７】
本発明によれば、外部磁場によって生ずる磁気センサの出力電圧のオフセットを除去することができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態のモータ駆動システムのシステム構成を示す図である。
【図２】参照回路の回路図である。
【図３】参照回路の動作を示すタイミングチャートである。
【図４】外部磁界によるホール素子の信号に対する影響を説明する図である。
【図５】第１の実施形態の信号処理回路の回路図である。
【図６】参照回路と第１の実施形態の信号処理回路の動作を示すタイミングチャートである。
【図７】第１の実施形態の信号処理回路の動作を示すタイミングチャートである。
【図８】第１の実施形態の信号処理回路の周波数特性を示す図である。
【図９】第１の実施形態の信号処理回路の過渡特性を示す図である。
【図１０】第１の実施形態の信号処理回路において素子のパラメータを変更したときの動作を示すタイミングチャートである。
【図１１】第２の実施形態の信号処理回路の回路図である。
【図１２】第２の実施形態の信号処理回路の動作を示すタイミングチャートである。
【図１３】３相交流モータの各相のホール素子の信号波形を示す図である。
【図１４】第３の実施形態の信号処理回路の回路図である。
【図１５】第３の実施形態の信号処理回路の動作を示すタイミングチャートである。
【図１６】第３の実施形態の信号処理回路の周波数特性を示す図である。
【０００９】
以下、本発明の駆動システムの実施形態であるモータ駆動システムについて説明する。
【００１０】
（１）第１の実施形態
（１−１）システム構成
以下、本発明のモータ駆動システムの一実施形態について図面を参照して説明する。
図１は、実施形態のモータ駆動システム１のシステム構成を示す図である。モータ駆動システム１は、インバータ装置２、降圧電源回路３、ＣＰＵ（Central Processing Unit）５、および、３相交流モータＭを備える。ＣＰＵ５は、マイクロコントローラの例である。
インバータ装置２は、３相電圧生成部１０および駆動回路群２０を備え、３相交流電力を発生させて３相交流モータＭに供給する。３相交流モータＭには、回転子の位置を検出する相ごとのホール素子群１００が取り付けられている。
【００１１】
以下の説明において、回路内のノードまたは端子の電圧は、グランド電位ＧＮＤ（以下の説明では、「ＧＮＤ電位」とする。）を基準とした電位を意味している。例えば、インバータ装置２において最も高い電位は電源電位ＶＭであるが、ＧＮＤ電位は０Ｖとみなしてよいため、適宜、「電源電圧ＶＭ」ともいう。
降圧電源回路３は、電源電圧ＶＭをＣＰＵ５が動作するのに必要となる所定の電圧（本実施形態の例では、＋３．３Ｖ）まで低下させてＣＰＵ５に供給する。
ＣＰＵ５は、駆動回路群２０の駆動回路２１〜２３の各々に対して、振幅が３．３Ｖのパルス信号を供給する。各駆動回路は、ＣＰＵ５からのパルス信号を、３相電圧生成部１０内のＭＯＳトランジスタを動作可能となる信号レベルに変換する。
図１では、駆動回路２１〜２３がそれぞれ、ノードＮ１１〜Ｎ１３に対応しており、それぞれ後述する駆動回路の出力端子に相当する。
【００１２】
（１−２）インバータ装置２の構成
以下、インバータ装置２の構成を詳細に説明する。
図１に示すように、インバータ装置２の３相電圧生成部１０は、ローサイドスイッチとしてのＮＭＯＳトランジスタＭ１１，Ｍ２１，Ｍ３１、および、ハイサイドスイッチとしてのＰＭＯＳトランジスタＭ１２，Ｍ２２，Ｍ３２を備える。３相交流モータＭは１００％デューティで動作する場合もあるため、３相電圧生成部１０は、ハイサイドスイッチをＰＭＯＳトランジスタとしている。
【００１３】
本実施形態では、ＰＭＯＳトランジスタＭ１２とＮＭＯＳトランジスタＭ１１は、３相交流モータＭに供給される３相交流電力のＵ相に対して設けられる。ＰＭＯＳトランジスタＭ１２とＮＭＯＳトランジスタＭ１１とがスイッチング動作を行うことによりＵ相の出力電圧であるＵ相電圧Ｖｕが生成される。
同様に、ＰＭＯＳトランジスタＭ２２とＮＭＯＳトランジスタＭ２１は、３相交流モータＭに供給される３相交流電力のＶ相に対して設けられる。ＰＭＯＳトランジスタＭ２２とＮＭＯＳトランジスタＭ２１とがスイッチング動作を行うことによりＶ相の出力電圧であるＶ相電圧Ｖｖが生成される。ＰＭＯＳトランジスタＭ３２とＮＭＯＳトランジスタＭ３１は、３相交流モータＭに供給される３相交流電力のＷ相に対して設けられる。ＰＭＯＳトランジスタＭ３２とＮＭＯＳトランジスタＭ３１とがスイッチング動作を行うことによりＷ相の出力電圧であるＷ相電圧Ｖｗが生成される。
【００１４】
ＮＭＯＳトランジスタＭ１１，Ｍ２１，Ｍ３１のソースは、グランド電位ＧＮＤに設定されている。ＰＭＯＳトランジスタＭ１２，Ｍ２２，Ｍ３２のソースは、インバータ装置２の電源電圧ＶＭに接続されている。
【００１５】
Ｕ相のＮＭＯＳトランジスタＭ１１とＰＭＯＳトランジスタＭ１２の共通のドレイン（ノードＮ１１）は、３相交流モータＭのＵ相の巻線（図示せず）の一端に接続される。同様に、Ｖ相のＮＭＯＳトランジスタＭ２１とＰＭＯＳトランジスタＭ２２の共通のドレイン（ノードＮ１２）は、３相交流モータＭのＶ相の巻線（図示せず）の一端に接続され、Ｗ相のＮＭＯＳトランジスタＭ３１とＰＭＯＳトランジスタＭ３２の共通のドレイン（ノードＮ１３）は、３相交流モータＭのＷ相の巻線（図示せず）の一端に接続される。
【００１６】
ホール素子群１００は、３相交流モータＭの回転子の位置を検出する３個のホール素子Ｈｕ，Ｈｖ，Ｈｗからなる。なお、以下の説明では、３個のホール素子Ｈｕ，Ｈｖ，Ｈｗについて共通して言及するときには、単に「ホール素子Ｈ」と表記する。ホール素子Ｈは、３相交流モータＭのロータマグネットの回転に応じて変化する磁力の大きさを電気信号に変換する素子である。
後述するが、３個のホール素子Ｈｕ，Ｈｖ，Ｈｗの信号は、基準電圧に対して互いに反転した一対の信号である相補信号であり、順に１２０度ずつ位相差がある正弦波信号である。
【００１７】
信号処理回路６Ａは、各ホール素子Ｈの信号を増幅するとともに、３．３Ｖ振幅のパルス信号に変換してＣＰＵ５に供給する。信号処理回路６Ａの詳細については後述する。信号処理回路６Ａから供給されるパルス信号のデューティ比は、通常５０％であり、５０％から大きく外れることはない。
【００１８】
ＣＰＵ５は、信号処理回路６Ａによって供給されるパルス信号に基づいて、駆動回路群２０の駆動回路２１〜２３に供給するパルス信号のデューティ比を決定し、決定したデューティ比のパルス信号を各駆動回路に供給する。各駆動回路に供給されるパルス信号の振幅は、ＣＰＵ５の動作電圧と同一の３．３Ｖである。
【００１９】
駆動回路群２０の各駆動回路は、振幅３．３ＶのＣＰＵ５からのパルス信号をレベル変換する。駆動回路２１は、Ｕ相のＮＭＯＳトランジスタＭ１１およびＰＭＯＳトランジスタＭ１２の各ゲートに対してレベル変換したパルス信号を入力する。駆動回路２２は、Ｖ相のＮＭＯＳトランジスタＭ２１およびＰＭＯＳトランジスタＭ２２の各ゲートに対してレベル変換したパルス信号を入力する。駆動回路２３は、Ｗ相のＮＭＯＳトランジスタＭ３１およびＰＭＯＳトランジスタＭ３２の各ゲートに対してレベル変換したパルス信号を入力する。
駆動回路２１，２２，２３によってレベル変換されたパルス信号によって、ローサイドスイッチであるＮＭＯＳトランジスタＭ１１，Ｍ２１，Ｍ３１およびハイサイドスイッチであるＰＭＯＳトランジスタＭ１２，Ｍ２２，Ｍ３２の動作が制御される。
【００２０】
（１−３）信号処理回路の構成
以下、本実施形態の信号処理回路６Ａの構成について詳しく説明するが、その前に先ず、信号処理回路６Ａと対比する目的で、参照用の信号処理回路である参照回路６Ｒについて図２および図３を参照して説明する。
【００２１】
（１−３−１）参照回路
図２は、参照回路６Ｒの回路図である。図３は、参照回路６Ｒの動作を示すタイミングチャートである。図２に示す参照回路６Ｒでは、ホール素子群１００のうち１つのホール素子Ｈに対する信号処理回路を示しているが、他の相のホール素子Ｈに対する信号処理も同様である。
図２に示すように、ホール素子Ｈに対して所定のバイアス電圧又はバイアス電流を発生させるために、電源電圧Ｖｃｃに対して抵抗Ｒｂ１，Ｒｂ２が設けられる。ホール素子Ｈの出力端子Ｐ１，Ｐ２からそれぞれ、ホール素子信号Ｖｈ＋およびホール素子信号Ｖｈ−の一対の相補信号が出力される。ホール素子信号Ｖｈ＋およびホール素子信号Ｖｈ−は、基準電圧ＶＲを基準として互いに逆相の正弦波信号である。
基準電圧ＶＲは、本実施形態の例では、電源電圧Ｖｃｃの１／２のレベルの電圧である。
【００２２】
参照回路６Ｒは、信号増幅部６０および比較器６２を備える。信号増幅部６０は、差動増幅器６１と、抵抗Ｒ１〜Ｒ４とを含む。
差動増幅器６１は差動アンプであり、ホール素子Ｈの信号Ｖｈ＋，Ｖｈ−を増幅して、電圧Ｖｏ１の信号を出力する。ホール素子Ｈの出力端子Ｐ１と差動増幅器６１の反転入力端子との間には抵抗Ｒ１が設けられ、ホール素子Ｈの出力端子Ｐ２と差動増幅器６１の非反転入力端子との間には抵抗Ｒ３が設けられる。
差動増幅器６１の反転入力端子と出力端子の間には帰還抵抗Ｒ２が設けられる。抵抗Ｒ４の一端は差動増幅器６１の非反転入力端子に接続され、抵抗Ｒ４の他端は基準電圧ＶＲに設定される。
典型的にはＲ２／Ｒ１＝Ｒ４／Ｒ３となるように設定され、この値が信号増幅部６０の増幅率（ゲイン）となる。
【００２３】
比較器６２は、信号増幅部６０で増幅されて出力された信号（出力電圧Ｖｏ１）と基準電圧ＶＲとを比較して、その比較結果を示す２値のパルス信号（出力電圧Ｖｏｕｔ）を出力する。このパルス信号がＣＰＵ５に供給される。
【００２４】
図３は、ホール素子信号Ｖｈ＋，Ｖｈ−、差動増幅器６１の出力電圧Ｖｏ１、比較器６２の出力電圧Ｖｏｕｔ、および、基準電圧ＶＲの波形のシミュレーション結果を示している。図３の３Ａは、ホール素子信号の振幅が０．１Ｖp-pであり、信号増幅部６０のゲインが５倍の場合を示す。図３の３Ｂは、ホール素子信号の振幅が０．３Ｖp-pであり、信号増幅部６０のゲインが５倍の場合を示す。
図３の３Ｂに示すように出力電圧Ｖｏ１がＶp-pで電源電圧Ｖｃｃ（３．３Ｖ）を超える場合には、クランプされて正弦波にはならない。図３の３Ａ，３Ｂのいずれの場合であっても、出力電圧Ｖｏｕｔは、５０％デューティのパルス波形となっている。
【００２５】
図３は、参照回路６Ｒが正常に動作している場合を示しているが、外部に検出対象以外の磁界が存在する場合、ホール素子信号Ｖｈ＋，Ｖｈ−にオフセットが生ずるため、出力電圧Ｖｏｕｔが５０％デューティとならない。この点を図４に示す。
図４は、３相交流モータＭの近くに磁石（永久磁石）がない場合と磁石がある場合とで、ホール素子信号Ｖｈ＋，Ｖｈ−と、参照回路６Ｒの出力電圧Ｖｏｕｔ（パルス）がどのように変化するかを示す図である。３相交流モータＭの近くに磁石がない場合には、ロータマグネットの回転に応じて基準電圧ＶＲとのクロス点が一定間隔となる正弦波のホール素子信号Ｖｈ＋，Ｖｈ−が発生し、それによって参照回路６Ｒの出力電圧Ｖｏｕｔが５０％デューティのパルス波形が得られる。
それに対して、３相交流モータＭの近くに磁石がある場合、当該磁界によるオフセット成分により、ロータマグネットの回転に応じて、ホール素子信号Ｖｈ＋，Ｖｈ−の基準電圧ＶＲとのクロス点が一定間隔とならないため、参照回路６Ｒの出力電圧Ｖｏｕｔが５０％デューティのパルス波形とならない。
【００２６】
（１−３−２）本実施形態の信号処理回路
次に、本実施形態の信号処理回路６Ａについて、図５〜図７を参照して説明する。
図５は、本実施形態の信号処理回路６Ａの回路図である。図６は、参照回路６Ｒと本実施形態の信号処理回路６Ａの動作を示すタイミングチャートである。図７は、本実施形態の信号処理回路６Ａの動作を示すタイミングチャートである。
【００２７】
参照回路６Ｒの上述した課題に鑑み、本実施形態の信号処理回路６Ａは、外部に検出対象以外の磁界が存在する場合であっても、外部磁界によるオフセット成分をキャンセルするように構成される。図５に示すように、本実施形態の信号処理回路６Ａは、参照回路６Ｒ（図２）と比較して、信号増幅部６０の前段にハイパスフィルタ６３が追加された点が異なる。
【００２８】
ハイパスフィルタ６３は、キャパシタＣ１，Ｃ２および抵抗Ｒ５，Ｒ６を含む。キャパシタＣ１の一端は出力端子Ｐ１に接続され、キャパシタＣ１の他端は抵抗Ｒ１の一端（差動増幅器６１の反転入力端子とは反対側の端）に接続される。キャパシタＣ２の一端は出力端子Ｐ２に接続され、キャパシタＣ２の他端は抵抗Ｒ３の一端（差動増幅器６１の非反転入力端子とは反対側の端）に接続される。抵抗Ｒ６の一端はキャパシタＣ１と抵抗Ｒ１の中間のノードに接続され、抵抗Ｒ６の他端は基準電圧ＶＲに設定される。抵抗Ｒ５の一端はキャパシタＣ２と抵抗Ｒ３の中間のノードに接続され、抵抗Ｒ５の他端は基準電圧ＶＲに設定される。
【００２９】
図５において、キャパシタＣ１と抵抗Ｒ１の間のノードＮ１（つまり、信号増幅部６０の入力端のノードＮ１）の電圧を電圧Ｖｃ＋とし、キャパシタＣ２と抵抗Ｒ３の間のノードＮ２（つまり、信号増幅部６０の入力端のノードＮ２）の電圧を電圧Ｖｃ−とする。
本実施形態では、キャパシタＣ１と抵抗Ｒ６、および、キャパシタＣ２と抵抗Ｒ５によって、それぞれＣＲ積分回路を構成し、ホール素子信号Ｖｈ＋およびホール素子信号Ｖｈ−に対して高域通過処理を施す。この高域通過処理によって、ホール素子信号Ｖｈ＋，Ｖｈ−に含まれる比較的低周波数成分の外部磁界による成分は、電圧Ｖｃ＋，Ｖｃ−から除去される。
【００３０】
図６は、ホール素子信号Ｖｈ＋，Ｖｈ−、差動増幅器６１の出力電圧Ｖｏ１、比較器６２の出力電圧Ｖｏｕｔ、および、基準電圧ＶＲの波形のシミュレーション結果を示している。図６の６Ａは、参照回路６Ｒ（図２）の場合の波形を示しており、図６の６Ｂは、本実施形態の信号処理回路６Ａの場合の波形を示している。なお、信号処理回路６Ａにおいて、Ｃ１＝Ｃ２＝０．１μＦ、Ｒ５＝Ｒ６＝４７ｋΩに設定している。
いずれの場合も、外部磁界によりホール素子信号Ｖｈ＋，Ｖｈ−に０．５Ｖ（ＤＣ成分）のオフセットが生じた場合を想定している。
【００３１】
図６の６Ａに示すように、参照回路６Ｒでは、オフセット成分が除去されないため、ホール素子信号Ｖｈ＋，Ｖｈ−と基準電圧ＶＲとのクロス点の間隔で一定間隔とならず、出力電圧Ｖｏｕｔのデューティ比が５０％にならない。
それに対して信号処理回路６Ａでは、図６の６Ｂおよび図７に示すように、ホール素子信号Ｖｈ＋，Ｖｈ−は６Ａの場合と同じであるものの、ハイパスフィルタ６３によってＤＣ成分のオフセットが除去された結果、ノードＮ１，Ｎ２で観測される電圧Ｖｃ＋，Ｖｃ−の基準電圧ＶＲに対するクロス点の間隔が起動後２０ｍｓ前後では概ね一定となる。その結果、出力電圧Ｖｏｕｔ（図６の６Ｂ参照）のデューティ比がほぼ５０％になっていることがわかる。
【００３２】
以上説明したように、本実施形態のモータ駆動システム１では、ホール素子Ｈからの信号を処理する信号処理回路６Ａにおいて、信号増幅部６０の前段にハイパスフィルタ６３を設けたことを特徴とする。ハイパスフィルタ６３を設けたことで、特にＤＣ成分の外部磁界によって生ずるホール素子Ｈの出力電圧のオフセットを除去することができる。
【００３３】
（２）第２の実施形態
次に、第２の実施形態に係るモータ駆動システムについて説明する。
以下の各実施形態に係るモータ駆動システムでは、第１の実施形態のモータ駆動システム１と比較して信号処理回路が異なるのみであるため、信号処理回路についてのみ説明する。
【００３４】
図５に示した第１の実施形態の信号処理回路６Ａにおいて、信号増幅部６０の出力信号Ｖｏ１の周波数特性と過渡特性は、キャパシタＣ１，Ｃ２および抵抗Ｒ５，Ｒ６の影響を受ける。例えば、抵抗Ｒ５，Ｒ６をともに４７ｋΩとして、キャパシタＣ１，Ｃ２の容量値を変化させた場合の信号増幅部６０の出力信号Ｖｏ１の周波数特性と、信号増幅部６０の入力端のノードＮ１，Ｎ２の電圧Ｖｃ＋，Ｖｃ−の過渡特性とを、それぞれ図８、図９に示す。
Ｃ１＝Ｃ２＝Ｃ、Ｒ５＝Ｒ６＝Ｒとしたときの信号増幅部６０の出力信号Ｖｏ１のカットオフ周波数ｆは、１／（２πＣＲ）で表され、図８に示すように、Ｃの値が小さいほどカットオフ周波数ｆが高くなる。通常、ホール素子信号Ｖｈ＋，Ｖｈ−の帯域は３６０Ｈｚ程度であるが、その帯域のゲインは低下させず、より低周波数帯域で大きく減衰する特性としている。
【００３５】
その一方で、図９に示すように過渡特性においては、Ｃの値が大きいほど、外部磁界によるオフセットがなくなるまでの時定数が大きくなる。
例えば、図６および図７に示した第１の実施形態の信号処理回路６Ａの特性は、Ｃ１＝Ｃ２＝０．１μＦ、Ｒ５＝Ｒ６＝４７ｋΩに設定した場合のものであるが、これをＣ１＝Ｃ２＝１μＦ、Ｒ５＝Ｒ６＝４７ｋΩに設定した場合の信号処理回路６Ａの特性は図１０に示したものとなる。図１０において１０Ａは、信号増幅部６０の入力端のノードＮ１，Ｎ２の電圧Ｖｃ＋，Ｖｃ−と基準電圧ＶＲの波形のシミュレーション結果を示し、１０Ｂは、ホール素子信号Ｖｈ＋，Ｖｈ−、差動増幅器６１の出力電圧Ｖｏ１、比較器６２の出力電圧Ｖｏｕｔ、および、基準電圧ＶＲの波形のシミュレーション結果を示している。
図１０に示すように、起動後の初期の期間では、電圧Ｖｃ＋，Ｖｃ−において外部磁界によるオフセットが除去されず、信号処理回路６Ａの出力電圧Ｖｏｕｔのデューティ比が５０％になっていないことがわかる。
【００３６】
すなわち、Ｃの値を大きくすることで出力信号Ｖｏ１の周波数特性は低周波側までフラットな特性となる（つまり、カットオフ周波数がより低周波数側になる）が、過渡特性における時定数が大きくなり、外部磁界によるオフセットがなくなるのに時間が掛かる。Ｒの値を変更した場合も同様である。つまり、Ｒの値を大きくすることで出力信号Ｖｏ１の周波数特性は低周波側までフラットな特性となるが、過渡特性における時定数が大きくなり、外部磁界によるオフセットがなくなるのに時間が掛かる。
【００３７】
上述した観点から、本実施形態の信号処理回路６Ｂでは、ハイパスフィルタ６３のカットオフ周波数を低周波数側にしつつ、外部磁界によるオフセットをより早く除去するように構成される。
具体的な回路構成を図１１に示す。図１１は、本実施形態の信号処理回路６Ｂの回路図である。
図１１に示す信号処理回路６Ｂは、第１の実施形態の信号処理回路６Ａ（図５参照）と比較して、ノードＮ１，Ｎ２の間を導通又は非導通とするスイッチ素子ｓｗを設けた点が異なる。すなわち、本実施形態の信号処理回路６Ｂでは、ホール素子Ｈから出力される相補信号Ｖｈ＋，Ｖｈ−を伝送する一対のライン間を導通状態又は非導通状態とするスイッチｓｗを設けられる。そして、ＣＰＵ５（図１参照）は、起動後の所定時間の間に限り、信号Ｖｈ＋，Ｖｈ−を伝送する一対のライン間が導通状態となるようにスイッチｓｗを制御する。
【００３８】
例えば、起動後の２ｍｓ後から４ｍｓ後までの２ｍｓ間の間、スイッチｓｗを閉じた場合の、本実施形態の信号処理回路６Ｂの動作を図１２に示す。
図１２において１２Ａは、信号処理回路６Ｂにおいて、信号増幅部６０の入力端のノードＮ１，Ｎ２の電圧Ｖｃ＋，Ｖｃ−と基準電圧ＶＲの波形のシミュレーション結果を示し、１２Ｂは、ホール素子信号Ｖｈ＋，Ｖｈ−、差動増幅器６１の出力電圧Ｖｏ１、比較器６２の出力電圧Ｖｏｕｔ、および、基準電圧ＶＲの波形のシミュレーション結果を示している。
【００３９】
図１２は、図１０と同様に、Ｃ１＝Ｃ２＝１μＦの場合である。図１２を図１０と比較してわかるように、本実施形態の信号処理回路６Ｂでは、起動の６ｍｓ後からノードＮ１，Ｎ２の電圧Ｖｃ＋，Ｖｃ−において外部磁界によるオフセットが除去され、それによって出力電圧Ｖｏｕｔのデューティ比が起動の６ｍｓ以降の早い段階から５０％となっていることがわかる。
本実施形態の信号処理回路６Ｂは、過渡応答を速めたい場合に特に有効である。
【００４０】
（３）第３の実施形態
次に、第３の実施形態に係るモータ駆動システムについて説明する。
第１および第２の実施形態に係るモータ駆動システムでは、外部磁界によるＤＣ成分のオフセット電圧を除去したことから、３相交流モータＭが停止しているときのＵ相，Ｖ相，Ｗ相の各相の位置情報が失われている。例えば、図１３は、Ｕ相，Ｖ相，Ｗ相に対応するホール素子Ｈの信号Ｖｈ＋を示している。この図においてＡ点又はＢ点のいずれでモータが停止しているかによって各相の信号Ｖｈ＋が異なるが、外部磁界によるＤＣ成分のオフセット電圧を除去することで、この停止時のホール素子Ｈの信号の情報も失われる。
３相交流モータＭが停止しているときの各相の位置情報は、ハイパスフィルタ６３の前段の信号Ｖｈ＋，Ｖｈ−を取得し、取得した信号のデジタル値をソフトウェア上で処理することによって得られる。それに対して本実施形態では、そのようなソフトウェア上の処理を行わずに、モータの停止時の各相の位置の情報が失われないようにした信号処理回路の構成について説明する。
【００４１】
以下、本実施形態の信号処理回路６Ｃについて、図１４〜図１６を参照して説明する。図１４は、本実施形態の信号処理回路６Ｃの回路図である。図１５は、本実施形態の信号処理回路６Ｃの動作を示すタイミングチャートである。図１６は、本実施形態の信号処理回路６Ｃの周波数特性を示す図である。
【００４２】
図１４に示すように、本実施形態の信号処理回路６Ｃは、第１の実施形態の信号処理回路６Ａ（図５参照）と比較して、ハイパスフィルタ６３に代えてフィルタ６３Ｃを有する点が異なる。フィルタ６３Ｃは、ハイパスフィルタ６３に対して、キャパシタＣ１，Ｃ２と並列に抵抗Ｒ７，Ｒ８が接続されている点が異なる。抵抗Ｒ７，Ｒ８を設けることで、信号のＤＣ成分は減衰されて信号増幅部６０に入力され、モータが動作したときの高周波成分の信号は、キャパシタＣ１，Ｃ２が低インピーダンスとなることからキャパシタＣ１，Ｃ２を介して伝達されるようになる。
【００４３】
図１５の１５Ａは、信号処理回路６Ｃにおいて、信号増幅部６０の入力端のノードＮ１，Ｎ２の電圧Ｖｃ＋，Ｖｃ−の波形のシミュレーション結果を示す。図１５の１５Ｂは、信号処理回路６Ｃにおいて、ホール素子信号Ｖｈ＋，Ｖｈ−と基準電圧ＶＲの波形のシミュレーション結果を示す。図１５の１５Ｃは、信号処理回路６Ｃにおいて、差動増幅器６１の出力電圧Ｖｏ１、比較器６２の出力電圧Ｖｏｕｔ、および、基準電圧ＶＲの波形のシミュレーション結果を示している。
【００４４】
図１６に示す出力電圧Ｖｏ１の特性からわかるように、本実施形態の信号処理回路６Ｃでは、ホール素子信号Ｖｈ＋，Ｖｈ−の帯域で（３６０Ｈｚ前後）を減衰させていない。その一方で、図８に示す第１の実施形態の出力電圧Ｖｏ１の特性と比較してわかるように、本実施形態の信号処理回路６Ｃでは、低周波数域を信号処理回路６Ａほど減衰させない特性としている。
そのため、図１５の１５ＡのＡ部に示すように、３相交流モータＭの起動時点においてＤＣ成分が完全には除去されていない。そのため、ＣＰＵ５では、信号処理回路６Ｃの出力電圧Ｖｏｕｔに基づき、モータの停止時の各相の位置の情報が認識できるようになる。
【００４５】
以上、本発明の信号処理回路およびモータの駆動システムの実施形態について詳細に説明したが、本発明の範囲は上記の実施形態に限定されない。また、上記の実施形態は、本発明の主旨を逸脱しない範囲において、種々の改良や変更が可能である。複数の実施形態の各々で述べた技術的事項は、適宜組み合わせることが可能である。
【００４６】
例えば、上述した実施形態では、３相電圧生成部１０の各駆動用ＭＯＳトランジスタのオン・オフ制御が、ホールセンサの位置情報に基づく１２０度通電によって行われる場合について説明したが、その限りではない。各駆動用ＭＯＳトランジスタのオン・オフ制御方法は、１８０度通電等の他の通電制御方法を適用してもよい。
【符号の説明】
【００４７】
１…モータ駆動システム、２…インバータ装置、３…降圧電源回路、５…ＣＰＵ、６、６Ａ，６Ｂ、６Ｃ…信号処理回路、６Ｒ…参照回路、１０…３相電圧生成部、２０…駆動回路群、Ｎ１１〜Ｎ１３…ノード、Ｖｕ…Ｕ相電圧、Ｖｖ…Ｖ相電圧、Ｖｗ…Ｗ相電圧、Ｍ…３相交流モータ、１００…ホール素子群、ホール素子…Ｈ（Ｈｕ，Ｈｖ，Ｈｗ）
【図１】
2020169917.tif 000003
【図２】
2020169917.tif 000004
【図３】
2020169917.tif 000005
【図４】
2020169917.tif 000006
【図５】
2020169917.tif 000007
【図６】
2020169917.tif 000008
【図７】
2020169917.tif 000009
【図８】
2020169917.tif 000010
【図９】
2020169917.tif 000011
【図１０】
2020169917.tif 000012
【図１１】
2020169917.tif 000013
【図１２】
2020169917.tif 000014
【図１３】
2020169917.tif 000015
【図１４】
2020169917.tif 000016
【図１５】
2020169917.tif 000017
【図１６】
2020169917.tif 000018