(57)【要約】【課題】参照信号のなまりや遅延に起因するアナログデジタル変換の精度低下を抑制することができる撮像装置を提供することである。【解決手段】アナログデジタル変換手段は、第１の期間では、画素のリセット解除に基づく信号と第１の参照信号とを比較し、第１のクロック信号を基にカウントすることにより、第１のデジタル値を生成し、第２の期間では、画素のリセット解除に基づく信号と第２の参照信号とを比較し、第２のクロック信号を基にカウントすることにより、第２のデジタル値を生成し、第３の期間では、光電変換手段により変換された電荷に基づく信号と第１または第２の参照信号とを比較し、第３または第４のクロック信号を基にカウントすることにより、第３または第４のデジタル値を生成し、第１〜第４のクロック信号は、生成手段が生成した第１または第２の参照信号のレベル変化開始時刻から所定時間後にパルス発生が開始される。【選択図】図８
2020057969.tif 000002
【特許請求の範囲】
【請求項１】
光を電荷に変換する光電変換手段を含む画素と、
第１の変化率で変化する第１の参照信号と前記第１の変化率より大きい第２の変化率で変化する第２の参照信号を生成する生成手段と、
前記画素の出力信号をアナログからデジタルに変換するアナログデジタル変換手段とを有し、
前記アナログデジタル変換手段は、
第１の期間では、前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号とを比較し、第１のクロック信号を基にカウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第１のデジタル値を生成し、
前記第１の期間とは異なる第２の期間では、前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号とを比較し、第２のクロック信号を基にカウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第２のデジタル値を生成し、
前記第１および第２の期間とは異なる第３の期間では、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が判定信号より小さい場合には、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第１の参照信号とを比較し、第３のクロック信号を基にカウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第３のデジタル値を生成し、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より大きい場合には、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第２の参照信号とを比較し、第４のクロック信号を基にカウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第４のデジタル値を生成し、
前記第１のクロック信号は、前記生成手段が前記第１の期間で生成した前記第１の参照信号のレベル変化開始時刻から第１の時間後にパルス発生が開始され、
前記第２のクロック信号は、前記生成手段が前記第２の期間で生成した前記第２の参照信号のレベル変化開始時刻から第２の時間後にパルス発生が開始され、
前記第３のクロック信号は、前記生成手段が前記第３の期間で生成した前記第１の参照信号のレベル変化開始時刻から第３の時間後にパルス発生が開始され、
前記第４のクロック信号は、前記生成手段が前記第３の期間で生成した前記第２の参照信号のレベル変化開始時刻から第４の時間後にパルス発生が開始されることを特徴とする撮像装置。
【請求項２】
前記第１〜第４の時間は、相互に異なることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１の時間と前記第３の時間は、相互に同じであり、
前記第１の時間と前記第２の時間と前記第４の時間は、相互に異なることを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記第１の時間と前記第３の時間は、相互に同じであり、
前記第２の時間と前記第４の時間は、相互に同じであり、
前記第１の時間と前記第２の時間は、相互に異なることを特徴とする請求項１に記載の撮像装置。
【請求項５】
前記生成手段が前記第３の期間で生成する前記第１の参照信号のレベル変化開始のタイミングは、前記生成手段が前記第３の期間で生成する前記第２の参照信号のレベル変化開始のタイミングと同じであることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
【請求項６】
前記生成手段が前記第３の期間で生成する前記第１の参照信号のレベル変化開始時のレベルは、前記生成手段が前記第３の期間で生成する前記第２の参照信号のレベル変化開始時のレベルと同じであることを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
【請求項７】
前記第３のクロック信号と前記第４のクロック信号は、相互に同じ信号であることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
【請求項８】
前記第１のクロック信号と前記第２のクロック信号と前記第３のクロック信号は、相互に異なる信号であることを特徴とする請求項７に記載の撮像装置。
【請求項９】
前記生成手段が前記第３の期間で生成する前記第１の参照信号のレベル変化開始のタイミングは、前記生成手段が前記第３の期間で生成する前記第２の参照信号のレベル変化開始のタイミングと異なることを特徴とする請求項１〜４、７、８のいずれか１項に記載の撮像装置。
【請求項１０】
前記生成手段が前記第３の期間で生成する前記第１の参照信号のレベル変化開始時のレベルは、前記生成手段が前記第３の期間で生成する前記第２の参照信号のレベル変化開始時のレベルと同じであることを特徴とする請求項７〜９のいずれか１項に記載の撮像装置。
【請求項１１】
前記第１の時間と前記第３の時間は、相互に同じあり、
前記第２の時間と前記第４の時間は、相互に同じあることを特徴とする請求項１に記載の撮像装置。
【請求項１２】
前記第１の時間と前記第２の時間は、相互に異なることを特徴とする請求項１１に記載の撮像装置。
【請求項１３】
前記生成手段が前記第３の期間で生成する前記第１の参照信号のレベル変化開始時のレベルは、前記生成手段が前記第３の期間で生成する前記第２の参照信号のレベル変化開始時のレベルと異なることを特徴とする請求項１、１１、１２のいずれか１項に記載の撮像装置。
【請求項１４】
前記アナログデジタル変換手段が前記第３の期間で入力する前記第１の参照信号のレベル変化開始時のレベルは、前記生成手段が前記第３の期間で生成する前記第１の参照信号のレベル変化開始時のレベルと異なり、
前記アナログデジタル変換手段が前記第３の期間で入力する前記第２の参照信号のレベル変化開始時のレベルは、前記生成手段が前記第３の期間で生成する前記第２の参照信号のレベル変化開始時のレベルと異なることを特徴とする請求項１、１１〜１３のいずれか１項に記載の撮像装置。
【請求項１５】
前記アナログデジタル変換手段が前記第３の期間で入力する前記第１の参照信号のレベル変化開始時のレベルは、前記アナログデジタル変換手段が前記第３の期間で入力する前記第２の参照信号のレベル変化開始時のレベルと同じであることを特徴とする請求項１４に記載の撮像装置。
【請求項１６】
前記生成手段が前記第３の期間で生成する前記第１の参照信号のレベル変化開始のタイミングは、前記生成手段が前記第３の期間で生成する前記第２の参照信号のレベル変化開始のタイミングと同じであることを特徴とする請求項１１〜１５のいずれか１項に記載の撮像装置。
【請求項１７】
前記第２の変化率は、前記第１の変化率の第１の係数倍であり、
前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より小さい場合には、前記第３のデジタル値と前記第１のデジタル値との差分を演算し、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より大きい場合には、前記第４のデジタル値と前記第２のデジタル値との差分に対して前記第１の係数倍した値を演算する演算手段をさらに有することを特徴とする請求項１〜１６のいずれか１項に記載の撮像装置。
【請求項１８】
光を電荷に変換する光電変換手段を含む画素と、
第１の変化率で変化する第１の参照信号と前記第１の変化率より大きい第２の変化率で変化する第２の参照信号を生成する生成手段とを有する撮像装置の制御方法であって、
アナログデジタル変換手段により、第１の期間では、前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号とを比較し、第１のクロック信号を基にカウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第１のデジタル値を生成するステップと、
前記アナログデジタル変換手段により、前記第１の期間とは異なる第２の期間では、前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号とを比較し、第２のクロック信号を基にカウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第２のデジタル値を生成するステップと、
前記アナログデジタル変換手段により、前記第１および第２の期間とは異なる第３の期間では、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が判定信号より小さい場合には、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第１の参照信号とを比較し、第３のクロック信号を基にカウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第３のデジタル値を生成し、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より大きい場合には、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第２の参照信号とを比較し、第４のクロック信号を基にカウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第４のデジタル値を生成するステップとを有し、
前記第１のクロック信号は、前記生成手段が前記第１の期間で生成した前記第１の参照信号のレベル変化開始時刻から第１の時間後にパルス発生が開始され、
前記第２のクロック信号は、前記生成手段が前記第２の期間で生成した前記第２の参照信号のレベル変化開始時刻から第２の時間後にパルス発生が開始され、
前記第３のクロック信号は、前記生成手段が前記第３の期間で生成した前記第１の参照信号のレベル変化開始時刻から第３の時間後にパルス発生が開始され、
前記第４のクロック信号は、前記生成手段が前記第３の期間で生成した前記第２の参照信号のレベル変化開始時刻から第４の時間後にパルス発生が開始されることを特徴とする撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置および撮像装置の制御方法に関する。
【背景技術】
【０００２】
撮像素子を用いて撮像し、撮像画像をデジタルデータとして保存することができる撮像装置が知られている。撮像素子としては、ＸＹアドレス方式で各画素信号を読み出すＣＭＯＳ（Complementary Metal Oxide Semiconductor）型イメージセンサ（以下ＣＭＯＳセンサという）がある。ＣＭＯＳセンサの画素回路は、フォトダイオードの電荷をソースフォロワ回路によって信号線の電位に変換して出力する。ＣＭＯＳセンサは、画素の選択を行単位で順次行い、選択行における各列の画素信号をアナログデジタル（ＡＤ）変換し、画像信号として出力する。シングルスロープ型ＡＤ変換回路は、画像信号とランプ波状の参照信号を比較する比較器とカウンタを有し、カウンタは、比較器の比較結果に応じてカウントすることで、画素信号をアナログからデジタルに変換する（例えば、特許文献１参照）。
【０００３】
また、低照度部の画素信号には変化率の小さい参照信号を用いたアナログデジタル変換を実施し、高照度部の画素信号には変化率が大きい参照信号を用いたアナログデジタル変換を実施する撮像装置が知られている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３２３３３１号公報
【特許文献２】特開２０１５−１６４２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＣＭＯＳセンサでは、参照信号を伝達する配線の寄生容量や、ＡＤ変換回路の入力容量および入力抵抗により、参照信号になまりや遅延が発生する。また、高速に参照信号が変化する場合には、全ての列に全く同じ参照信号を同時並列的に供給することが困難となり、低速に参照信号が変化する場合とは異なるなまりや遅延が発生する。
【０００６】
このような状態で、変化率が小さい参照信号と変化率が大きい参照信号を用いて、低照度部と高照度部の画素信号をＡＤ変換する場合には、明るさに対する出力信号の線形性が保たれなくなるという課題が発生する。
【０００７】
また、２種類の変化率の参照信号を用いてＡＤ変換を実施した場合には、それぞれの参照信号により発生する信号ムラが重なり、後段の信号処理においてそれを補正することも困難である。
【０００８】
本発明の目的は、参照信号のなまりや遅延に起因するアナログデジタル変換の精度低下を抑制することができる撮像装置および撮像装置の制御方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明の撮像装置は、光を電荷に変換する光電変換手段を含む画素と、第１の変化率で変化する第１の参照信号と前記第１の変化率より大きい第２の変化率で変化する第２の参照信号を生成する生成手段と、前記画素の出力信号をアナログからデジタルに変換するアナログデジタル変換手段とを有し、前記アナログデジタル変換手段は、第１の期間では、前記画素のリセット解除に基づく前記画素の出力信号と前記第１の参照信号とを比較し、第１のクロック信号を基にカウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第１のデジタル値を生成し、前記第１の期間とは異なる第２の期間では、前記画素のリセット解除に基づく前記画素の出力信号と前記第２の参照信号とを比較し、第２のクロック信号を基にカウントすることにより、前記画素のリセット解除に基づく前記画素の出力信号をアナログからデジタルに変換した第２のデジタル値を生成し、前記第１および第２の期間とは異なる第３の期間では、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が判定信号より小さい場合には、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第１の参照信号とを比較し、第３のクロック信号を基にカウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第３のデジタル値を生成し、前記光電変換手段により変換された電荷に基づく前記画素の出力信号が前記判定信号より大きい場合には、前記光電変換手段により変換された電荷に基づく前記画素の出力信号と前記第２の参照信号とを比較し、第４のクロック信号を基にカウントすることにより、前記光電変換手段により変換された電荷に基づく前記画素の出力信号をアナログからデジタルに変換した第４のデジタル値を生成し、前記第１のクロック信号は、前記生成手段が前記第１の期間で生成した前記第１の参照信号のレベル変化開始時刻から第１の時間後にパルス発生が開始され、前記第２のクロック信号は、前記生成手段が前記第２の期間で生成した前記第２の参照信号のレベル変化開始時刻から第２の時間後にパルス発生が開始され、前記第３のクロック信号は、前記生成手段が前記第３の期間で生成した前記第１の参照信号のレベル変化開始時刻から第３の時間後にパルス発生が開始され、前記第４のクロック信号は、前記生成手段が前記第３の期間で生成した前記第２の参照信号のレベル変化開始時刻から第４の時間後にパルス発生が開始される。
【発明の効果】
【００１０】
本発明によれば、参照信号のなまりや遅延に起因するアナログデジタル変換の精度低下を抑制し、画像の画質を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】撮像システムの構成例を示す図である。
【図２】撮像素子の構成例を示す図である。
【図３】画素の構成例を示す図である。
【図４】列信号処理部の構成例を示す図である。
【図５】列信号処理部の制御方法を示すタイミングチャートである。
【図６】列信号処理部の制御方法を示すタイミングチャートである。
【図７】列信号処理部の制御方法を示すタイミングチャートである。
【図８】列信号処理部の制御方法を示すタイミングチャートである。
【図９】カウンタ回路の構成例を示す図である。
【図１０】列信号処理部の制御方法を示すタイミングチャートである。
【図１１】カウンタ回路の構成例を示す図である。
【図１２】列信号処理部の制御方法を示すタイミングチャートである。
【発明を実施するための形態】
【００１２】
以下に説明する実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施形態に限定されるものではない。
【００１３】
（第１の実施形態）
図１は、本発明の第１の実施形態による撮像システム１０の構成例を示す図である。撮像システム１０は、光学系１１と、撮像素子１２と、信号処理部１３と、圧縮伸張部１４と、同期制御部１５と、操作部１６と、画像表示部１７と、画像記録部１８とを有する。
【００１４】
光学系１１は、レンズ、レンズ駆動機構、メカニカルシャッタ機構、および絞り機構などを有する。光学系１１の可動部は、同期制御部１５からの制御信号に基づいて駆動される。
【００１５】
撮像素子１２は、例えばＸＹアドレス方式のＣＭＯＳセンサであり、同期制御部１５からの制御信号により撮像動作を実施する撮像装置である。そして、撮像素子１２は、アナログデジタル変換回路により画像信号をアナログからデジタルに変換し、デジタルの画像信号を信号処理部１３に出力する。撮像素子１２の詳細については、後述する。
【００１６】
信号処理部１３は、同期制御部１５の制御の下で、撮像素子１２から入力されるデジタルの画像信号に対して、信号処理、ＡＦ（Auto Focus）およびＡＥ（Auto Exposure）等の制御情報の検出を実施する。そして、信号処理部１３は、信号処理された画像信号や制御情報を同期制御部１５に出力する。
【００１７】
圧縮伸張部１４は、同期制御部１５の制御の下で、画像信号の圧縮符号化処理を実施したり、静止画像の符号化データの伸張復号化処理を実施する。また、圧縮伸張部１４は、動画像の圧縮符号化／伸張復号化処理を実施してもよい。
【００１８】
同期制御部１５は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、およびＲＡＭ（Random Access Memory）などを有するマイクロコントローラである。同期制御部１５は、ＲＯＭなどに記憶されたプログラムを実行することにより、この撮像システム１０の各部を統括的に制御する。
【００１９】
操作部１６は、例えばシャッタレリーズボタンなどの各種操作部材を有し、ユーザによる入力操作に応じた制御信号を同期制御部１５に出力する。画像表示部１７は、画像信号をＬＣＤ（Liquid Crystal Display）などの表示デバイスに供給して画像を表示させる。画像記録部１８は、例えば、可搬型の記録媒体に対して、圧縮符号化された画像データファイルを記憶する。
【００２０】
次に、撮像システム１０の動作について説明する。静止画像の撮像前には、撮像素子１２は、画像信号を信号処理部１３に順次供給する。信号処理部１３は、撮像素子１２からの画像信号に対して信号処理を施し、カメラスルー画像の信号として、同期制御部１５を通じて画像表示部１７に供給する。画像表示部１７は、カメラスルー画像を表示し、ユーザは表示画像を見て画角合わせを行うことが可能となる。
【００２１】
この状態で、操作部１６のシャッタレリーズボタンが押下されると、撮像素子１２は、同期制御部１５の制御により、１フレーム分の画像信号を信号処理部１３に出力する。信号処理部１３は、１フレーム分の画像信号に信号処理を施し、処理後の画像信号を圧縮伸張部１４に供給する。圧縮伸張部１４は、入力された画像信号を圧縮符号化することにより符号化データを生成し、その生成した符号化データを同期制御部１５を通じて画像記録部１８に供給する。画像記録部１８は、符号化データを静止画像のデータファイルとして記録する。
【００２２】
次に、画像記録部１８に記録された静止画像のデータファイルを再生する処理を説明する。同期制御部１５は、操作部１６からの操作入力に応じて、選択されたデータファイルを画像記録部１８から読み出し、データファイルを圧縮伸張部１４に供給する。圧縮伸張部１４は、データファイルに対して伸張復号化処理を行うことにより画像信号を生成し、画像信号を同期制御部１５を介して画像表示部１７に供給する。画像表示部１７は、静止画像を表示する。
【００２３】
次に、動画像を記録する処理を説明する。撮像素子１２は、動画像の画像信号を信号処理部１３に出力する。信号処理部１３は、動画像の画像信号を処理して圧縮伸張部１４に出力する。圧縮伸張部１４は、動画像の画像信号に対して圧縮符号化処理を施し、動画像の符号化データを生成して画像記録部１８に出力する。画像記録部１８は、動画像の符号化データを動画像のデータファイルとして記録する。
【００２４】
次に、画像記録部１８に記録された動画像のデータファイルを再生する処理を説明する。同期制御部１５は、操作部１６からの操作入力に応じて、選択された動画像のデータファイルを画像記録部１８から読み出し、動画像のデータファイルを圧縮伸張部１４に供給する。圧縮伸張部１４は、動画像のデータファイルに対して伸張復号化処理を行うことにより動画像の画像信号を生成し、動画像の画像信号を同期制御部１５を介して画像表示部１７に供給する。画像表示部１７は、動画像を表示する。
【００２５】
図２は、図１の撮像素子１２の構成例を示す図である。撮像素子１２は、画素領域２０１と、垂直走査部２０２と、複数の列信号処理部２０３と、水平走査部２０７と、出力部２０９と、タイミング部２１１とを有する。
【００２６】
画素領域２０１は、２次元行列状に配列された複数の画素２００を有する。複数の画素２００の各々は、Ｐ１１〜Ｐ８６で示すように、水平方向および垂直方向に行列状に配列されている。１行目の画素２００は、Ｐ１１〜Ｐ１６で表される。８行目の画素２００は、Ｐ８１〜Ｐ８６で表される。図２では、６×８配列（８行６列）の画素２００の例を説明するが、画素２００は、この数に限定されるものではない。複数の画素２００は、奇数行にはＲ（赤）フィルタとＧ（緑）フィルタが交互に配置され、偶数行にはＧ（緑）フィルタとＢ（青）フィルタが交互に配置される２×２配列の色フィルタを有する。
【００２７】
垂直走査部２０２は、画素２００の配列を１行ずつ選択し、選択した行の画素２００のリセット動作や読み出し動作を制御する。画素制御線２２１は、画素２００の行毎に共通に接続される。垂直走査部２０２は、画素制御線２２１を介して、行単位で、画素２００に制御信号を伝達する。
【００２８】
列信号線２３１は、画素２００の列毎に共通に接続される。各列の画素２００は、画素制御線２２１により選択された場合には、画素信号をそれぞれ対応する列信号線２３１に出力する。
【００２９】
列信号処理部２０３は、それぞれ対応する列信号線２３１毎に設けられる。各列の列信号処理部２０３は、各列の列信号線２３１を通して、行単位の画素信号を入力し、画素信号をアナログからデジタルに変換する。
【００３０】
水平走査部２０７は、各列の列選択線２５１を介して、各列の列信号処理部２０３を順次選択する。各列の列信号処理部２０３は、選択された場合には、記憶されているデジタルの画素信号を、出力線２６１を介して出力部２０９に出力する。出力部２０９は、行単位のデジタルの画素信号を信号処理部１３へ出力する。
【００３１】
タイミング部２１１は、同期制御部１５からの制御信号に基づいて、撮像素子１２の各部の動作に必要な各種のクロック信号や制御信号などを出力する。制御線２７１、２８１および２８５は、それぞれ、垂直走査部２０２、列信号処理部２０３および水平走査部２０７に対して、タイミング部２１１からクロック信号や制御信号などを出力するための制御線である。
【００３２】
図３は、図２の画素２００の構成例を示す回路図である。画素２００は、画素制御線２２１と列信号線２３１に接続される。画素制御線２２１は、リセット制御線ｐＲ、転送制御線ｐＴ、および選択線ｐＳＥＬを有する。画素制御線２２１は、垂直走査部２０２に接続され、各行の画素２００に共通して接続され、同一行の画素２００を同時に制御する。列信号線２３１は、負荷トランジスタＴｌｏｄに接続され、各列の画素２００に共通して接続される。
【００３３】
画素２００は、光電変換素子Ｄ１と、転送トランジスタＴ１と、フローティングディフュージョン容量（ＦＤ容量）Ｃｆｄと、リセットトランジスタＴ２と、増幅トランジスタＴｄｒｖと、選択トランジスタＴ３とを有する。
【００３４】
光電変換素子Ｄ１は、光を電荷に変換すると共に、変換された電荷を蓄積するフォトダイオードである。光電変換素子Ｄ１は、ＰＮ接合のＰ側が接地され、Ｎ側が転送トランジスタＴ１のソースに接続されている。
【００３５】
転送トランジスタ（転送スイッチ）Ｔ１は、ゲートが転送制御線ｐＴに接続され、ドレインがＦＤ容量Ｃｆｄのノード３０１に接続され、光電変換素子Ｄ１の電荷をＦＤ容量Ｃｆｄに転送する。ＦＤ容量Ｃｆｄは、ノード３０１と接地ノードとの間に接続され、光電変換素子Ｄ１から転送された電荷を蓄積し、電荷を電圧に変換する。
【００３６】
リセットトランジスタ（リセットスイッチ）Ｔ２は、ゲートがリセット制御線ｐＲに接続され、ドレインが電源電圧Ｖｄｄのノードに接続され、ソースがＦＤ容量Ｃｆｄのノード３０１に接続され、ノード３０１の電位を電源電圧Ｖｄｄにリセットする。
【００３７】
増幅トランジスタ（増幅部）Ｔｄｒｖは、画素内アンプを構成するトランジスタであり、ゲートがＦＤ容量Ｃｆｄのノード３０１に接続され、ドレインが電源電圧Ｖｄｄのノードに接続され、ソースが選択トランジスタＴ３のドレインに接続される。増幅トランジスタＴｄｒｖは、ＦＤ容量Ｃｆｄのノード３０１の電圧に応じた電圧を出力する。
【００３８】
選択トランジスタ（選択スイッチ）Ｔ３は、ゲートが選択線ｐＳＥＬに接続され、ソースが列信号線２３１に接続され、増幅トランジスタＴｄｒｖの出力信号を画素２００の出力信号として、列信号線２３１に出力する。
【００３９】
負荷トランジスタＴｌｏｄは、ソースとゲートが接地ノードに接続され、ドレインが列信号線２３１に接続されている。負荷トランジスタＴｌｏｄは、列信号線２３１毎に設けられる。負荷トランジスタＴｌｏｄは、増幅トランジスタＴｄｒｖとともに、画素内アンプとなるソースフォロア回路を構成している。通常、画素２００の信号を出力する時は、負荷トランジスタＴｌｏｄをゲート接地の定電流源として動作させる。
【００４０】
増幅トランジスタＴｄｒｖおよび負荷トランジスタＴｌｏｄ以外のトランジスタは、スイッチとして働き、ゲートに接続されている制御線がハイレベルの時に導通（オン）し、ローレベルの時に遮断（オフ）する。
【００４１】
図４は、図２の列信号処理部２０３の構成例を示す図である。列信号処理部２０３は、スイッチ回路４０１と、比較器４０２と、カウンタ回路４０３と、ラッチ回路４０４と、演算回路４０５とを有する。
【００４２】
図２のタイミング部２１１は、ランプ波信号線Ｖｒｍｐ１に対して、図５（ａ）の時間と共に変化するランプ波の参照信号Ｇ１または判定信号Ｖｊｄを出力する。また、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ４に対して、図５（ａ）の時間と共に変化するランプ波の参照信号Ｇ４を出力する。
【００４３】
比較器４０２の第１の入力端子は、列信号線２３１に接続される。スイッチ回路４０１は、スイッチ制御線ｐＳｗＲおよびｐＳｗＣの信号に応じて、ランプ波信号線Ｖｒｍｐ１またはＶｒｍｐ４を比較器４０２の第２の入力端子に接続する。
【００４４】
比較器４０２は、列信号線２３１の信号Ｖｓｉｇ（図５（ａ））とスイッチ回路４０１の出力信号とを比較し、比較結果信号をカウンタ回路４０３およびスイッチ制御線ｐＳｗＣに出力する。比較器４０２は、列信号線２３１の信号Ｖｓｉｇとスイッチ回路４０１の出力信号の大小関係が逆転した時に、比較結果信号をハイレベルからローレベルに反転させる。
【００４５】
タイミング部２１１は、カウンタ制御線ｐＣＮＴにクロック信号を供給する。カウンタ回路４０３は、カウンタ制御線ｐＣＮＴから供給されるクロック信号を基に、比較器４０２の比較の結果に応じてカウントを行う。カウンタ回路４０３は、参照信号Ｇ１またはＧ４のレベル変化開始に合わせてカウント動作を開始し、比較器４０２からの比較結果信号が反転すると、その時のカウント値を出力する。この時のカウント値は、列信号線２３１のアナログ信号Ｖｓｉｇをデジタルに変換した値である。ラッチ回路４０４は、カウンタ回路４０３が出力するカウント値を一時的に保持するとともに、ラッチ制御線ｐＬＴＣの信号に応じて、保持しているカウント値を出力する。
【００４６】
演算回路４０５は、演算制御線ｐＣＡＬの信号に応じて、ラッチ回路４０４が出力するカウント値を画素２００のデジタル信号として記憶するとともに、後述する信号処理を実施する。また、演算回路４０５は、列選択線２５１の信号に応じて、記憶している画素２００のデジタル信号を、出力線２６１に出力する。
【００４７】
上記の比較器４０２、カウンタ回路４０３およびラッチ回路４０４は、アナログデジタル変換回路を構成する。制御線２８１は、ランプ波信号線Ｖｒｍｐ１，Ｖｒｍｐ４、スイッチ制御線ｐＳｗＲ、カウンタ制御線ｐＣＮＴ、ラッチ制御線ｐＬＴＣおよび演算制御線ｐＣＡＬを有する。
【００４８】
図５（ａ）は、基本技術による列信号処理部２０３の制御方法を示すタイミングチャートである。図５（ｂ）は、ランプ波信号線Ｖｒｍｐ１の信号の波形を示す図である。図５（ｃ）は、ランプ波信号線Ｖｒｍｐ４の信号の波形を示す図である。図５（ｄ）は、図５（ａ）の信号Ｖｓｉｇの波形を示す図である。
【００４９】
信号Ｖｓｉｇは、列信号線２３１の画素信号である。信号Ｖｒｍｐは、スイッチ回路４０１が比較器４０２の第２の入力端子に出力する信号である。比較器４０２は、信号ＶｓｉｇおよびＶｒｍｐを比較する。図５（ａ）では、Ｖ方向は、信号ＶｓｉｇおよびＶｒｍｐの電位を表し、ｔ方向は、時間経過を表している。
【００５０】
画素信号Ｖｓｉｇは、画素２００のリセット解除に基づくＮ信号Ｖｎと、画素２００の光電変換に基づくＳ信号ＶｓｉｇＬ，ＶｓｉｇＨを有する。Ｓ信号ＶｓｉｇＬは、光電変換素子Ｄ１により変換された電荷に基づく低照度時の画素２００の出力信号である。Ｓ信号ＶｓｉｇＨは、光電変換素子Ｄ１により変換された電荷に基づく高照度時の画素２００の出力信号である。
【００５１】
信号Ｖｒｍｐは、参照信号Ｇ１，Ｇ４と、判定信号Ｖｊｄとを有する。参照信号Ｇ１は、第１の変化率（傾き）で変化する。参照信号Ｇ４は、第２の変化率で変化する。例えば、第２の変化率は、第１の変化率の４倍（係数倍）である。ランプ波信号線Ｖｒｍｐ１には、参照信号Ｇ１と判定信号Ｖｊｄが供給される。ランプ波信号線Ｖｒｍｐ４には、参照信号Ｇ４が供給される。
【００５２】
撮像素子１２は、比較器４０２に入力する画素信号Ｖｓｉｇおよび信号Ｖｒｍｐの比較の基準を合わせる動作として、予め、画素信号Ｖｓｉｇの初期電位とランプ波信号線Ｖｒｍｐ１の初期電位を、比較器４０２においてクランプしておく。
【００５３】
以下、列信号処理部２０３の制御方法を説明する。光電変換素子Ｄ１は、光電変換により光を電荷に変換して蓄積する。まず、スイッチ回路４０１は、スイッチ制御線ｐＳｗＲによるタイミング部２１１からの制御により、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。
【００５４】
期間ｔ１の前では、リセットトランジスタＴ２は、ＦＤ容量Ｃｆｄのノード３０１をリセットする。期間ｔ１以降では、リセットトランジスタＴ２は、ＦＤ容量Ｃｆｄのノード３０１のリセットを解除する。すると、画素２００は、リセット解除に基づくＮ信号Ｖｎを列信号線２３１に出力する。Ｎ信号Ｖｎは、画素２００のリセット解除に基づく画素２００の出力信号である。
【００５５】
期間ｔ２では、タイミング部２１１は、参照信号Ｇ１のレベルを変化させ、参照信号Ｇ１を比較器４０２の第２の入力端子に出力する。カウンタ回路４０３は、タイミング部２１１の制御により、参照信号Ｇ１のレベル変化の開始時に、カウント値のカウントを開始する。比較器４０２は、Ｎ信号Ｖｎと参照信号Ｇ１を比較し、Ｎ信号Ｖｎと参照信号Ｇ１との大小関係が逆転すると、比較結果信号をハイレベルからローレベルに反転させる。カウンタ回路４０３は、比較器４０２の比較結果信号が反転すると、カウント値のカウントを終了し、そのカウント値ｃｎ１をラッチ回路４０４に出力する。カウンタ回路４０３は、期間ｔｎ１で、カウントを行い、カウント値ｃｎ１をラッチ回路４０４に出力する。ラッチ回路４０４は、カウント値ｃｎ１を演算回路４０５に出力する。演算回路４０５は、カウント値ｃｎ１を記憶する。カウント値ｃｎ１は、参照信号Ｇ１を用いて、Ｎ信号Ｖｎをアナログからデジタルに変換したデジタル値として生成される。
【００５６】
次に、スイッチ回路４０１は、スイッチ制御線ｐＳｗＲによるタイミング部２１１からの制御により、ランプ波信号線Ｖｒｍｐ４を比較器４０２の第２の入力端子に接続する。期間ｔ３では、タイミング部２１１は、参照信号Ｇ４のレベルを変化させ、参照信号Ｇ４を比較器４０２の第２の入力端子に出力する。カウンタ回路４０３は、タイミング部２１１の制御により、参照信号Ｇ４のレベル変化の開始時に、カウント値のカウントを開始する。比較器４０２は、Ｎ信号Ｖｎと参照信号Ｇ４を比較し、Ｎ信号Ｖｎと参照信号Ｇ４との大小関係が逆転すると、比較結果信号をハイレベルからローレベルに反転させる。カウンタ回路４０３は、比較器４０２の比較結果信号が反転すると、カウント値のカウントを終了し、そのカウント値ｃｎ４をラッチ回路４０４に出力する。カウンタ回路４０３は、期間ｔｎ４で、カウントを行い、カウント値ｃｎ４をラッチ回路４０４に出力する。ラッチ回路４０４は、カウント値ｃｎ４を演算回路４０５に出力する。演算回路４０５は、カウント値ｃｎ４を記憶する。カウント値ｃｎ４は、参照信号Ｇ４を用いて、Ｎ信号Ｖｎをアナログからデジタルに変換したデジタル値として生成される。
【００５７】
期間ｔ４の開始時では、転送トランジスタＴ１は、光電変換素子Ｄ１により変換された電荷をＦＤ容量Ｃｆｄに転送する。すると、画素２００は、光電変換素子Ｄ１の光電変換に基づくＳ信号ＶｓｉｇＬまたはＶｓｉｇＨを列信号線２３１に出力する。Ｓ信号ＶｓｉｇＬは、低照度時の画素信号である。Ｓ信号ＶｓｉｇＨは、高照度時の画素信号である。スイッチ回路４０１は、スイッチ制御線ｐＳｗＲによるタイミング部２１１からの制御により、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。
【００５８】
まず、低照度時の場合の期間ｔ４〜ｔ７の処理を説明する。低照度時には、画素２００は、Ｓ信号ＶｓｉｇＬを出力する。期間ｔ６では、タイミング部２１１は、一定レベルの判定信号Ｖｊｄを比較器４０２の第２の入力端子に出力する。比較器４０２は、Ｓ信号ＶｓｉｇＬが判定信号Ｖｊｄより小さいので、スイッチ制御線ｐＳｗＣにローレベルを出力する。
【００５９】
期間ｔ７では、タイミング部２１１は、参照信号Ｇ１およびＧ４のレベルを変化させ、参照信号Ｇ１をランプ波信号線Ｖｒｍｐ１に出力し、参照信号Ｇ４をランプ波信号線Ｖｒｍｐ４に出力する。スイッチ回路４０１は、スイッチ制御線ｐＳｗＣがローレベルであるので、ランプ波信号線Ｖｒｍｐ１を比較器４０２の第２の入力端子に接続する。カウンタ回路４０３は、タイミング部２１１の制御により、参照信号Ｇ１のレベル変化の開始時に、カウント値のカウントを開始する。比較器４０２は、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１を比較し、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１との大小関係が逆転すると、比較結果信号をハイレベルからローレベルに反転させる。カウンタ回路４０３は、比較器４０２の比較結果信号が反転すると、カウント値のカウントを終了し、そのカウント値ｃｓ１をラッチ回路４０４に出力する。カウンタ回路４０３は、期間ｔｓ１で、カウントを行い、カウント値ｃｓ１をラッチ回路４０４に出力する。ラッチ回路４０４は、カウント値ｃｓ１を演算回路４０５に出力する。演算回路４０５は、カウント値ｃｓ１を記憶する。そして、演算回路４０５は、カウント値ｃｓ１からカウント値ｃｎ１を減算した減算結果を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【００６０】
次に、高照度時の場合の期間ｔ４〜ｔ７の処理を説明する。高照度時には、画素２００は、Ｓ信号ＶｓｉｇＨを出力する。期間ｔ６では、タイミング部２１１は、一定レベルの判定信号Ｖｊｄを比較器４０２の第２の入力端子に出力する。比較器４０２は、Ｓ信号ＶｓｉｇＨが判定信号Ｖｊｄより大きいので、スイッチ制御線ｐＳｗＣにハイレベルを出力する。
【００６１】
期間ｔ７では、タイミング部２１１は、参照信号Ｇ１およびＧ４のレベルを変化させ、参照信号Ｇ１をランプ波信号線Ｖｒｍｐ１に出力し、参照信号Ｇ４をランプ波信号線Ｖｒｍｐ４に出力する。スイッチ回路４０１は、スイッチ制御線ｐＳｗＣがハイレベルであるので、ランプ波信号線Ｖｒｍｐ４を比較器４０２の第２の入力端子に接続する。カウンタ回路４０３は、タイミング部２１１の制御により、参照信号Ｇ４のレベル変化の開始時に、カウント値のカウントを開始する。比較器４０２は、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４を比較し、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４との大小関係が逆転すると、比較結果信号をハイレベルからローレベルに反転させる。カウンタ回路４０３は、比較器４０２の比較結果信号が反転すると、カウント値のカウントを終了し、そのカウント値ｃｓ４をラッチ回路４０４に出力する。カウンタ回路４０３は、期間ｔｓ４で、カウントを行い、カウント値ｃｓ４をラッチ回路４０４に出力する。ラッチ回路４０４は、カウント値ｃｓ４を演算回路４０５に出力する。演算回路４０５は、カウント値ｃｓ４を記憶する。そして、演算回路４０５は、カウント値ｃｓ４からカウント値ｃｎ４を減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。参照信号Ｇ４の変化率は参照信号Ｇ１の変化率の４倍であるため、演算回路４０５は、上記の４倍の演算を行う。
【００６２】
上記の処理により、列信号処理部２０３は、画素２００の画素信号をアナログからデジタルに変換することができる。なお、比較器４０２は、信号Ｖｒｍｐのレベルが変化する期間ｔ５において、Ｓ信号と信号Ｖｒｍｐを比較し、Ｓ信号のレベルを判定してもよい。
【００６３】
図６は、図５（ａ）に対して、参照信号Ｇ１およびＧ４に遅延が発生した場合のタイミングチャートである。図６の参照信号Ｇ１およびＧ４は、図５（ａ）の参照信号Ｇ１およびＧ４に対して遅延している。遅延の原因は、ランプ波信号線Ｖｒｍｐ１およびＶｒｍｐ４の寄生容量と、比較器４０２の入力容量および入力抵抗である。
【００６４】
点線で囲んだ領域６０１は、期間ｔ２の参照信号Ｇ１の立ち上がり部分を示す。点線で囲んだ領域６０２は、期間ｔ３の参照信号Ｇ４の立ち上がり部分を示す。点線で囲んだ領域６０３は、期間ｔ７の参照信号Ｇ１およびＧ４の立ち上がり部分を示す。領域６０１〜６０３において、点線で示す参照信号Ｇ１およびＧ４は、それぞれ、実線で示す参照信号Ｇ１およびＧ４に対して遅延した状態を示す。
【００６５】
クロック信号ｐＣＮＴｃｋは、カウンタ回路４０３に入力されるクロック信号である。クロック信号ｐＣＮＴｃｋのパルスは、参照信号Ｇ１またはＧ４のレベルが変化する期間ｔ２、ｔ３、およびｔ７で発生する。クロック信号ｐＣＮＴｃｋのパルス発生開始時刻は、参照信号Ｇ１またはＧ４のレベル変化開始時刻である。カウンタ回路４０３は、参照信号Ｇ１またはＧ４のレベル変化の開始に合わせて、クロック信号ｐＣＮＴｃｋのパルス数のカウントを開始し、比較器４０２の出力信号が反転すると、クロック信号ｐＣＮＴｃｋのパルス数のカウントを終了する。
【００６６】
しかし、点線で示す遅延した参照信号Ｇ１およびＧ４のレベル変化開始時刻は、クロック信号ｐＣＮＴｃｋのパルスの発生開始時刻より遅い。そのため、カウンタ回路４０３は、点線で示す遅延した参照信号Ｇ１およびＧ４のレベル変化開始時刻より早く、クロック信号ｐＣＮＴｃｋのパルス数のカウントを開始してしまう。そのため、カウンタ回路４０３は、本来のカウント値に対して、参照信号Ｇ１およびＧ４の遅延時間の間に発生したクロック信号ｐＣＮＴｃｋのパルス数だけ多いカウント値をカウントしてしまう課題がある。
【００６７】
図７は、参照信号Ｇ１になまりと遅延が発生した場合のタイミングチャートである。参照信号Ｇ１およびＧ４のなまりと遅延の原因は、ランプ波信号線Ｖｒｍｐ１およびＶｒｍｐ４の寄生容量と、比較器４０２の入力容量および入力抵抗である。図７では、課題を説明するために、図６の領域６０１および６０３の参照信号Ｇ１の立ち上がり部分を重ねて表現する。
【００６８】
信号レベルＶｎ０およびＶｎ１は、Ｎ信号Ｖｎの異なる電位の例を示す。信号レベルＶｓは、Ｓ信号ＶｓｉｇＬまたはＶｓｉｇＨの電位の例を示す。
【００６９】
参照信号Ｇ１ｅは、参照信号Ｇ１に対してなまりと遅延が発生した実際の参照信号である。参照信号Ｇ１ｅｓは、参照信号Ｇ１ｅ内で、なまりの影響を受けずに、参照信号Ｇ１から遅延した信号成分を示す。遅延量ｓ１ｄは、参照信号Ｇ１に対する参照信号Ｇ１ｅの遅延量である。
【００７０】
クロック信号ｐＣＮＴｃｋｓ１は、図６のクロック信号ｐＣＮＴｃｋを遅延量ｓ１ｄだけ遅延させた信号であり、参照信号Ｇ１ｅを用いてアナログデジタル変換する場合のクロック信号である。
【００７１】
まず、Ｎ信号Ｖｎが参照信号Ｇ１ｅのなまりの影響を受けない信号レベルＶｎ１である場合について説明する。例えば、参照信号Ｇ１ｅのなまりが解消された信号レベルをＶｎ１とし、Ｎ信号Ｖｎが信号レベルＶｎ１の時について説明する。以下、期間ｔ２について説明する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ１と参照信号Ｇ１ｅｓ（Ｇ１ｅ）を比較し、カウンタ回路４０３は、カウント期間ｔｎ１１ｅｓで、クロック信号ｐＣＮＴｃｋｓ１のパルス数をカウントし、その時のカウント値ｃｎ１１ｅｓを出力する。カウント値ｃｎ１１ｅｓは、参照信号Ｇ１ｅｓを用いて、Ｎ信号Ｖｎの信号レベルＶｎ１をアナログからデジタルに変換したデジタル値である。
【００７２】
次に、期間ｔ７について説明する。比較器４０２は、Ｓ信号の信号レベルＶｓと参照信号Ｇ１ｅｓ（Ｇ１ｅ）を比較し、カウンタ回路４０３は、カウント期間ｔｓ１ｅｓで、クロック信号ｐＣＮＴｃｋｓ１のパルス数をカウントし、その時のカウント値ｃｓ１ｅｓを出力する。カウント値ｃｓ１ｅｓは、参照信号Ｇ１ｅｓを用いて、Ｓ信号の信号レベルＶｓをアナログからデジタルに変換したデジタル値である。演算回路４０５は、カウント値ｃｓ１ｅｓからカウント値ｃｎ１１ｅｓを減算することにより、画素２００の画素値を出力する。
【００７３】
次に、Ｎ信号Ｖｎが参照信号Ｇ１ｅのなまりの影響を受ける信号レベルＶｎ０である場合について説明する。参照信号Ｇ１ｅｓは、参照信号Ｇ１ｅのなまりがない場合の信号である。以下、期間ｔ２で、参照信号Ｇ１ｅｓを用いてアナログデジタル変換する場合を説明する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ０と参照信号Ｇ１ｅｓを比較し、カウンタ回路４０３は、カウント期間ｔｎ０１ｅｓで、クロック信号ｐＣＮＴｃｋｓ１のパルス数をカウントし、その時のカウント値ｃｎ０１ｅｓを出力する。カウント値ｃｎ０１ｅｓは、参照信号Ｇ１ｅｓを用いて、Ｎ信号Ｖｎの信号レベルＶｎ０をアナログからデジタルに変換したデジタル値である。
【００７４】
しかし、実際には、列信号処理部２０３は、参照信号Ｇ１ｅを用いて、Ｎ信号Ｖｎの信号レベルＶｎ０をアナログデジタル変換する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ０と参照信号Ｇ１ｅを比較し、カウンタ回路４０３は、カウント期間ｔｎ０１ｅで、クロック信号ｐＣＮＴｃｋｓ１のパルス数をカウントし、その時のカウント値ｃｎ０１ｅを出力する。カウント値ｃｎ０１ｅは、参照信号Ｇ１ｅを用いて、Ｎ信号Ｖｎの信号レベルＶｎ０をアナログからデジタルに変換したデジタル値である。カウント期間ｔｎ０１ｅは、カウント期間ｔｎ０１ｅｓより短い。そのため、カウント値ｃｎ０１ｅは、本来のカウント値ｃｎ０１ｅｓより小さい値となってしまう。
【００７５】
ここで、Ｎ信号Ｖｎは、Ｓ信号ＶｓｉｇＬ，ＶｓｉｇＨに比べて、比較的安定した電位となることを考慮して、仮想的な参照信号Ｇ１ｅｎを仮定する。参照信号Ｇ１ｅｎは、Ｎ信号Ｖｎの信号レベルＶｎ０と参照信号Ｇ１ｅの交点を通り、参照信号Ｇ１ｅｓと変化率が同じ参照信号である。遅延量ｎ１ｄは、参照信号Ｇ１に対する参照信号Ｇ１ｅｎの遅延量である。クロック信号ｐＣＮＴｃｋｎ１は、図６のクロック信号ｐＣＮＴｃｋを遅延量ｎ１ｄだけ遅延させた信号であり、参照信号Ｇ１ｅｎを用いてアナログデジタル変換する場合のクロック信号である。
【００７６】
期間ｔ２で、参照信号Ｇ１ｅｎを用いて、Ｎ信号Ｖｎの信号レベルＶｎ０をアナログデジタル変換する場合を説明する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ０と参照信号Ｇ１ｅｎ（Ｇ１ｅ）を比較し、カウンタ回路４０３は、カウント期間ｔｎ０１ｅｎで、クロック信号ｐＣＮＴｃｋｎ１のパルス数をカウントし、その時のカウント値ｃｎ０１ｅｎを出力する。カウント値ｃｎ０１ｅｎは、参照信号Ｇ１ｅｎを用いて、Ｎ信号Ｖｎの信号レベルＶｎ０をアナログからデジタルに変換したデジタル値である。この時、カウント値ｃｎ０１ｅｎは、カウント値ｃｎ０１ｅｓと同じになる。このように、クロック信号ｐＣＮＴｃｋｓ１およびｐＣＮＴｃｋｎ１を用いることにより、参照信号Ｇ１ｅの遅延およびなまりに起因するカウント値の誤差を解消することができる。
【００７７】
列信号処理部２０３は、変化率が異なる２種類の参照信号Ｇ１およびＧ４を用いる。一般的に、変化率の大きい参照信号Ｇ４は、タイミング部２１１内の参照信号発生回路の電流駆動能力を大きくすることで、変化率に対する追従性を向上させる設計となっている。これにより、変化率が異なる参照信号Ｇ１およびＧ４は、相互に、遅延量となまりの形状が異なるという課題がある。以下、上記の課題を解決するための実施形態を説明する。
【００７８】
図８は、本実施形態による列信号処理部２０３の制御方法を示すタイミングチャートである。参照信号Ｇ１およびＧ４には、なまりと遅延が発生している。図８では、図６の領域６０１〜６０３の参照信号Ｇ１およびＧ４の立ち上がり部分を重ねて表現する。
【００７９】
信号レベルＶｎ０、Ｖｎ１およびＶｎ４は、Ｎ信号Ｖｎの異なる電位の例を示す。図７の信号レベルＶｓは、信号レベルＶｎ４より大きい。図８において、信号レベルＶｎ０、Ｖｎ１およびＶｓは、図７と同様であるため、説明を省略する。また、参照信号Ｇ１ｅ，Ｇ１ｅｓ，Ｇ１ｅｎおよび遅延量ｓ１ｄ，ｎ１ｄも、図７と同様であるため、説明を省略する。また、カウント期間ｔｎ１１ｅｓ，ｔｓ１ｅｓ，ｔｎ０１ｅｓ，ｔｎ０１ｅｎも、図７と同様であるため、説明を省略する。
【００８０】
ここで、参照信号Ｇ４についても、図７の参照信号Ｇ１と同様に、なまりと遅延が発生する。また、参照信号Ｇ４は、変化率がランプ波Ｇ１より大きいため、タイミング部２１１内の参照信号発生回路の電流駆動能力が大きく設定されている。参照信号Ｇ４ｅは、参照信号Ｇ４に対してなまりと遅延が発生した実際の参照信号である。参照信号Ｇ４ｅは、参照信号Ｇ１ｅに対して、なまりの形状と遅延量が異なる。
【００８１】
参照信号Ｇ４ｅｓは、参照信号Ｇ４ｅ内で、なまりの影響を受けずに、参照信号Ｇ４から遅延した信号成分を示す。遅延量ｓ４ｄは、参照信号Ｇ４に対する参照信号Ｇ４ｅの遅延量である。クロック信号ｐＣＮＴｃｋｓ４は、図６のクロック信号ｐＣＮＴｃｋを遅延量ｓ４ｄだけ遅延させた信号であり、参照信号Ｇ４ｅを用いてアナログからデジタルに変換する場合のクロック信号である。
【００８２】
まず、Ｎ信号Ｖｎが参照信号Ｇ４ｅのなまりの影響を受けない信号レベルＶｎ４である場合について説明する。信号レベルＶｎ４は、参照信号Ｇ４ｅのなまりが解消された信号レベルである。期間ｔ３において、Ｎ信号Ｖｎが信号レベルＶｎ４である場合を説明する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ４と参照信号Ｇ４ｅｓ（Ｇ４ｅ）を比較し、カウンタ回路４０３は、カウント期間ｔｎ４４ｅｓで、クロック信号ｐＣＮＴｃｋｓ４のパルス数をカウントし、その時のカウント値ｃｎ４４ｅｓを出力する。カウント値ｃｎ４４ｅｓは、参照信号Ｇ４ｅｓを用いて、Ｎ信号Ｖｎの信号レベルＶｎ４をアナログからデジタルに変換したデジタル値である。
【００８３】
次に、期間ｔ７で、参照信号Ｇ４ｅｓを用いて、Ｓ信号の信号レベルＶｓをアナログデジタル変換する場合を説明する。比較器４０２は、Ｓ信号の信号レベルＶｓと参照信号Ｇ４ｅｓ（Ｇ４ｅ）を比較し、カウンタ回路４０３は、カウント期間ｔｓ４ｅｓで、クロック信号ｐＣＮＴｃｋｓ４のパルス数をカウントし、その時のカウント値ｃｓ４ｅｓを出力する。カウント値ｃｓ４ｅｓは、参照信号Ｇ４ｅｓを用いて、Ｓ信号の信号レベルＶｓをアナログからデジタルに変換したデジタル値である。演算回路４０５は、カウント値ｃｓ４ｅｓからカウント値ｃｎ４４ｅｓを減算し、その減算結果を４倍した値を、画素２００の画素値として出力する。
【００８４】
次に、Ｎ信号Ｖｎが参照信号Ｇ４ｅのなまりの影響を受ける信号レベルＶｎ０である場合について説明する。信号レベルＶｎ０およびＶｎ１は、共に、参照信号Ｇ４ｅのなまりの影響を受ける信号レベルである。信号レベルＶｎ１の処理は、信号レベルＶｎ０の処理と同様である。以下、信号レベルＶｎ０の処理を例に説明する。
【００８５】
期間ｔ３では、参照信号Ｇ４ｅｓを用いて、Ｎ信号Ｖｎの信号レベルＶｎ０をアナログデジタル変換する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ０と参照信号Ｇ４ｅｓを比較し、カウンタ回路４０３は、カウント期間ｔｎ０４ｅｓで、クロック信号ｐＣＮＴｃｋｓ４のパルス数をカウントし、その時のカウント値ｃｎ０４ｅｓを出力する。カウント値ｃｎ０４ｅｓは、参照信号Ｇ４ｅｓを用いて、Ｎ信号Ｖｎの信号レベルＶｎ０をアナログからデジタルに変換したデジタル値である。
【００８６】
しかし、実際には、列信号処理部２０３は、参照信号Ｇ４ｅを用いて、Ｎ信号Ｖｎの信号レベルＶｎ０をアナログデジタル変換する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ０と参照信号Ｇ４ｅを比較し、カウンタ回路４０３は、クロック信号ｐＣＮＴｃｋｓ４のパルス数をカウントし、その時のカウント値ｃｎ０４ｅを出力する。カウント値ｃｎ０４ｅは、本来のカウント値ｃｎ０４ｅｓより小さい値となってしまう。
【００８７】
ここで、Ｎ信号Ｖｎは、Ｓ信号ＶｓｉｇＬ，ＶｓｉｇＨに比べて、比較的安定した電位となることを考慮して、仮想的な参照信号Ｇ４ｅｎを仮定する。参照信号Ｇ４ｅｎは、Ｎ信号Ｖｎの信号レベルＶｎ０と参照信号Ｇ４ｅの交点を通り、参照信号Ｇ４ｅｓと変化率が同じ参照信号である。遅延量ｎ４ｄは、参照信号Ｇ４に対する参照信号Ｇ４ｅｎの遅延量である。クロック信号ｐＣＮＴｃｋｎ４は、図６のクロック信号ｐＣＮＴｃｋを遅延量ｎ４ｄだけ遅延させた信号であり、参照信号Ｇ４ｅｎを用いてアナログデジタル変換する場合のクロック信号である。
【００８８】
期間ｔ３で、参照信号Ｇ４ｅｎを用いて、Ｎ信号Ｖｎの信号レベルＶｎ０をアナログデジタル変換する場合を説明する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ０と参照信号Ｇ４ｅｎ（Ｇ４ｅ）を比較し、カウンタ回路４０３は、カウント期間ｔｎ０４ｅｎで、クロック信号ｐＣＮＴｃｋｎ４のパルス数をカウントし、その時のカウント値ｃｎ０４ｅｎを出力する。カウント値ｃｎ０４ｅｎは、参照信号Ｇ４ｅｎを用いて、Ｎ信号Ｖｎの信号レベルＶｎ０をアナログからデジタルに変換したデジタル値である。この時、カウント値ｃｎ０４ｅｎは、カウント値ｃｎ０４ｅｓと同じになる。このように、クロック信号ｐＣＮＴｃｋｓ４およびｐＣＮＴｃｋｎ４を用いることにより、参照信号Ｇ４ｅの遅延およびなまりに起因するカウント値の誤差を解消することができる。
【００８９】
図８のように、参照信号Ｇ１ｅｓの遅延量ｓ１ｄと参照信号Ｇ４ｅｓの遅延量ｓ４ｄは、相互に異なる。また、参照信号Ｇ１ｅｎの遅延量ｎ１ｄと参照信号Ｇ４ｅｎの遅延量ｎ４ｄは、相互に異なる。参照信号Ｇ１ｅｓは、参照信号Ｇ４ｅｓに対して、遅延量ｒ１ｄだけ遅延している。遅延量ｒ１ｄは、遅延量ｓ１ｄと遅延量ｓ４ｄの差である。
【００９０】
領域６０１の動作においては、ランプ波Ｇ１ｅのためのクロック信号ｐＣＮＴｃｋｎ１の最適な遅延量ｎ１ｄを設定することが可能である。同様に、領域６０２の動作においても、ランプ波Ｇ４ｅのためのクロック信号ｐＣＮＴｃｋｎ４の最適な遅延量ｎ４ｄを設定することが可能である。
【００９１】
しかし、領域６０３の動作では、各列の列信号処理部２０３毎に、期間ｔ６のＳ信号と判定信号Ｖｊｄの比較結果に応じて、参照信号Ｇ１ｅおよびＧ４ｅのどちらを使うのかが決まる。そこで、カウンタ回路４０３に接続されるカウンタ制御線ｐＣＮＴは、参照信号Ｇ１ｅのためのクロック信号とランプ波Ｇ４ｅのためのクロック信号の両方を供給可能である。
【００９２】
図９は、本実施形態による列信号処理部２０３のカウンタ回路４０３の構成例を示す図である。カウンタ回路４０３は、カウントＣ回路５０１およびスイッチ回路５０２を有し、カウンタ制御線ｐＣＮＴおよびスイッチ制御線ｐＳｗＣに接続される。スイッチ制御線ｐＳｗＣは、図４の比較器４０２に接続されている。カウンタ制御線ｐＣＮＴは、クロック信号線ｐＣＮＴｃｋ１，ｐＣＮＴｃｋ４、スイッチ制御線ｐＳｗＣｋおよびカウンタ制御線ｐＣＮＴｃｔｒを有する。クロック信号線ｐＣＮＴｃｋ１は、図８のクロック信号ｐＣＮＴｃｋｓ１またはｐＣＮＴｃｋｎ１を伝達する。クロック信号線ｐＣＮＴｃｋ４は、図８のクロック信号ｐＣＮＴｃｋｓ４またはｐＣＮＴｃｋｎ４を伝達する。
【００９３】
カウントＣ回路５０１は、比較器４０２およびラッチ回路４０４に接続される。カウントＣ回路５０１は、通常のカウンタ回路の動作を実施する。すなわち、カウントＣ回路５０１は、スイッチ回路５０２が出力するクロック信号のパルス発生に合わせてカウント動作を開始し、比較器４０２の比較結果信号が反転すると、その時のカウント値をラッチ回路４０４に出力する。また、カウントＣ回路５０１は、カウンタ制御線ｐＣＮＴｃｔｒの制御により、カウント動作の開始と停止、カウントのアップダウンの選択を実施する。
【００９４】
スイッチ回路５０２は、スイッチ制御線ｐＳｗＣｋおよびｐＳｗＣに接続され、スイッチ制御線ｐＳｗＣｋおよびｐＳｗＣを介した制御により、クロック信号線ｐＣＮＴｃｋ１およびｐＣＮＴｃｋ４のいずれかをカウントＣ回路５０１に接続する。
【００９５】
まず、Ｎ信号Ｖｎが信号レベルＶｎ１より低い場合における列信号処理部２０３の動作を説明する。例として、Ｎ信号Ｖｎが信号レベルＶｎ０である場合を説明する。期間ｔ２では、スイッチ回路５０２は、スイッチ制御線ｐＳｗＣｋの信号により、クロック信号線ｐＣＮＴｃｋ１を介してクロック信号ｐＣＮＴｃｋｎ１をカウントＣ回路５０１に出力する。タイミング部２１１は、参照信号Ｇ１ｅを生成する。参照信号Ｇ１ｅは、なまった状態である。そのため、タイミング部２１１は、遅延量ｎ１ｄのクロック信号ｐＣＮＴｃｋｎ１を、スイッチ回路５０２を介してカウントＣ回路５０１に出力する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ０と参照信号Ｇ１ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｎ０１ｅｎで、クロック信号ｐＣＮＴｃｋｎ１のパルス数をカウントし、その時のカウント値ｃｎ０１ｅｎを出力する。演算回路４０５は、カウント値ｃｎ０１ｅｎを記憶する。
【００９６】
次に、期間ｔ３では、スイッチ回路５０２は、スイッチ制御線ｐＳｗＣｋの信号により、クロック信号線ｐＣＮＴｃｋ４を介してクロック信号ｐＣＮＴｃｋｎ４をカウントＣ回路５０１に出力する。タイミング部２１１は、参照信号Ｇ４ｅを生成する。参照信号Ｇ４ｅは、なまった状態である。そのため、タイミング部２１１は、遅延量ｎ４ｄのクロック信号ｐＣＮＴｃｋｎ４を、スイッチ回路５０２を介してカウントＣ回路５０１に出力する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ０と参照信号Ｇ４ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｎ０４ｅｎで、クロック信号ｐＣＮＴｃｋｎ４のパルス数をカウントし、その時のカウント値ｃｎ０４ｅｎを出力する。演算回路４０５は、カウント値ｃｎ０４ｅｎを記憶する。
【００９７】
期間ｔ４以降では、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＬおよびＶｓｉｇＨのいずれであるかにより処理が異なる。まず、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＬである場合を説明する。期間ｔ６では、比較器４０２は、Ｓ信号ＶｓｉｇＬが判定信号Ｖｊｄより小さいので、スイッチ制御線ｐＳｗＣにローレベルを出力する。期間ｔ７では、スイッチ回路５０２は、スイッチ制御線ｐＳｗＣがローレベルであるので、クロック信号線ｐＣＮＴｃｋ１を介してクロック信号ｐＣＮＴｃｋｓ１をカウントＣ回路５０１に出力する。参照信号Ｇ１ｅは、なまった状態である。そのため、タイミング部２１１は、遅延量ｓ１ｄのクロック信号ｐＣＮＴｃｋｓ１を、スイッチ回路５０２を介してカウントＣ回路５０１に出力する。比較器４０２は、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｓ１ｅｓで、クロック信号ｐＣＮＴｃｋｓ１のパルス数をカウントし、その時のカウント値ｃｓ１ｅｓを出力する。演算回路４０５は、カウント値ｃｓ１ｅｓを記憶する。そして、演算回路４０５は、カウント値ｃｓ１ｅｓからカウント値ｃｎ０１ｅｎを減算した減算結果を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。すなわち、演算回路４０５は、カウント値ｃｓ１ｅｓとカウント値ｃｎ０１ｅｎとの差分を演算し、その演算結果を画素２００の画素値として出力する。
【００９８】
次に、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＨである場合を説明する。期間ｔ６では、比較器４０２は、Ｓ信号ＶｓｉｇＨが判定信号Ｖｊｄより大きいので、スイッチ制御線ｐＳｗＣにハイレベルを出力する。期間ｔ７では、スイッチ回路５０２は、スイッチ制御線ｐＳｗＣがハイレベルであるので、クロック信号線ｐＣＮＴｃｋ４を介してクロック信号ｐＣＮＴｃｋｓ４をカウントＣ回路５０１に出力する。参照信号Ｇ４ｅは、なまった状態である。そのため、タイミング部２１１は、遅延量ｓ４ｄのクロック信号ｐＣＮＴｃｋｓ４を、スイッチ回路５０２を介してカウントＣ回路５０１に出力する。比較器４０２は、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｓ４ｅｓで、クロック信号ｐＣＮＴｃｋｓ４のパルス数をカウントし、その時のカウント値ｃｓ４ｅｓを出力する。演算回路４０５は、カウント値ｃｓ４ｅｓを記憶する。そして、演算回路４０５は、カウント値ｃｓ４ｅｓからカウント値ｃｎ０４ｅｎを減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。すなわち、演算回路４０５は、カウント値ｃｓ４ｅｓとカウント値ｃｎ０４ｅｎとの差分に対して４倍した値を演算し、その演算結果を画素２００の画素値として出力する。
【００９９】
クロック信号ｐＣＮＴｃｋｎ１は、タイミング部２１１が期間ｔ２で生成した参照信号Ｇ１ｅのレベル変化開始時刻から遅延量ｎ１ｄ後（第１の時間後）にパルス発生が開始される。クロック信号ｐＣＮＴｃｋｎ４は、タイミング部２１１が期間ｔ３で生成した参照信号Ｇ４ｅのレベル変化開始時刻から遅延量ｎ４ｄ後（第２の時間後）にパルス発生が開始される。クロック信号ｐＣＮＴｃｋｓ１は、タイミング部２１１が期間ｔ７で生成した参照信号Ｇ１ｅのレベル変化開始時刻から遅延量ｓ１ｄ後（第３の時間後）にパルス発生が開始される。クロック信号ｐＣＮＴｃｋｓ４は、タイミング部２１１が期間ｔ７で生成した参照信号Ｇ４ｅのレベル変化開始時刻から遅延量ｓ４ｄ後（第４の時間後）にパルス発生が開始される。遅延量ｎ１ｄ、ｎ４ｄ、ｓ１ｄおよびｓ４ｄは、相互に異なる。
【０１００】
タイミング部２１１が期間ｔ７で生成する参照信号Ｇ１ｅのレベル変化開始のタイミングは、タイミング部２１１が期間ｔ７で生成する参照信号Ｇ４ｅのレベル変化開始のタイミングと同じである。また、タイミング部２１１が期間ｔ２およびｔ７で生成する参照信号Ｇ１ｅのレベル変化開始時のレベルは、タイミング部２１１が期間ｔ３およびｔ７で生成する参照信号Ｇ４ｅのレベル変化開始時のレベルと同じである。
【０１０１】
次に、Ｎ信号Ｖｎが信号レベルＶｎ１以上でありかつ信号レベルＶｎ４より低い場合を説明する。例として、Ｎ信号Ｖｎが信号レベルＶｎ１である場合を説明する。期間ｔ２では、スイッチ回路５０２は、スイッチ制御線ｐＳｗＣｋの信号により、クロック信号線ｐＣＮＴｃｋ１を介してクロック信号ｐＣＮＴｃｋｓ１をカウントＣ回路５０１に出力する。参照信号Ｇ１ｅは、遅延状態である。そのため、タイミング部２１１は、遅延量ｓ１ｄのクロック信号ｐＣＮＴｃｋｓ１を、スイッチ回路５０２を介してカウントＣ回路５０１に出力する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ１と参照信号Ｇ１ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｎ１１ｅｓで、クロック信号ｐＣＮＴｃｋｓ１のパルス数をカウントし、その時のカウント値ｃｎ１１ｅｓを出力する。演算回路４０５は、カウント値ｃｎ１１ｅｓを記憶する。
【０１０２】
期間ｔ３では、スイッチ回路５０２は、スイッチ制御線ｐＳｗＣｋの信号により、クロック信号線ｐＣＮＴｃｋ４を介してクロック信号ｐＣＮＴｃｋｎ４をカウントＣ回路５０１に出力する。参照信号Ｇ４ｅは、なまった状態である。そのため、タイミング部２１１は、遅延量ｎ４ｄのクロック信号ｐＣＮＴｃｋｎ４を、スイッチ回路５０２を介してカウントＣ回路５０１に出力する。ここで、遅延量ｎ４ｄは、参照信号Ｇ４ｅのレベル変化開始時刻から、参照信号Ｇ４ｅと信号レベルＶｎ１との交点までの時間である。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ１と参照信号Ｇ４ｅを比較し、カウントＣ回路５０１は、クロック信号ｐＣＮＴｃｋｎ４のパルス数をカウントし、その時のカウント値ｃｎ１４ｅｎを出力する。演算回路４０５は、カウント値ｃｎ１４ｅｎを記憶する。
【０１０３】
期間ｔ６およびｔ７では、列信号処理部２０３は、上記の信号レベルＶｎ０の場合と同様の処理を行う。ただし、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＬである場合には、演算回路４０５は、カウント値ｃｓ１ｅｓからカウント値ｃｎ１１ｅｓを減算した減算結果を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。また、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＨである場合には、演算回路４０５は、カウント値ｃｓ４ｅｓからカウント値ｃｎ１４ｅｎを減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【０１０４】
次に、Ｎ信号Ｖｎが信号レベルＶｎ４以上の場合における列信号処理部２０３の動作を説明する。例として、Ｎ信号Ｖｎが信号レベルＶｎ４である場合を説明する。期間ｔ２では、スイッチ回路５０２は、スイッチ制御線ｐＳｗＣｋの信号により、クロック信号線ｐＣＮＴｃｋ１を介してクロック信号ｐＣＮＴｃｋｓ１をカウントＣ回路５０１に出力する。参照信号Ｇ１ｅは、遅延状態である。そのため、タイミング部２１１は、遅延量ｓ１ｄのクロック信号ｐＣＮＴｃｋｓ１を、スイッチ回路５０２を介してカウントＣ回路５０１に出力する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ４と参照信号Ｇ１ｅを比較し、カウントＣ回路５０１は、クロック信号ｐＣＮＴｃｋｓ１のパルス数をカウントし、その時のカウント値ｃｎ４１ｅｓを出力する。演算回路４０５は、カウント値ｃｎ４１ｅｓを記憶する。
【０１０５】
期間ｔ３では、スイッチ回路５０２は、スイッチ制御線ｐＳｗＣｋの信号により、クロック信号線ｐＣＮＴｃｋ４を介してクロック信号ｐＣＮＴｃｋｓ４をカウントＣ回路５０１に出力する。参照信号Ｇ４ｅは、遅延状態である。そのため、タイミング部２１１は、遅延量ｓ４ｄのクロック信号ｐＣＮＴｃｋｓ４を、スイッチ回路５０２を介してカウントＣ回路５０１に出力する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ４と参照信号Ｇ４ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｎ４４ｅｓで、クロック信号ｐＣＮＴｃｋｓ４のパルス数をカウントし、その時のカウント値ｃｎ４４ｅｓを出力する。演算回路４０５は、カウント値ｃｎ４４ｅｓを記憶する。
【０１０６】
期間ｔ６およびｔ７では、列信号処理部２０３は、上記の信号レベルＶｎ０の場合と同様の処理を行う。ただし、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＬである場合には、演算回路４０５は、カウント値ｃｓ１ｅｓからカウント値ｃｎ４１ｅｓを減算した減算結果を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。また、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＨである場合には、演算回路４０５は、カウント値ｃｓ４ｅｓからカウント値ｃｎ４４ｅｓを減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【０１０７】
ここで、Ｎ信号Ｖｎが、信号レベルＶｎ１より低い場合、信号レベルＶｎ１以上でありかつ信号レベルＶｎ４より小さい場合、信号レベルＶｎ４以上である場合のいずれであるのかは、Ｎ信号Ｖｎを予め測定することにより決まる。
【０１０８】
また、遅延量ｓ１ｄ、ｓ４ｄ、ｎ１ｄおよびｎ４ｄは、予め測定し、設定しておけばよい。例えば、撮像素子１２は、撮影動作における垂直ブランキング期間ＶＢＬＫに、参照信号Ｇ１ｅおよびＧ４ｅの遅延量を測定し、クロック信号ｐＣＮＴｃｋｓ１，ｐＣＮＴｃｋｓ４，ｐＣＮＴｃｋｎ１，ｐＣＮＴｃｋｎ４の遅延量を設定する。
【０１０９】
以上説明したように、本実施形態では、参照信号Ｇ１ｅおよびＧ４ｅの遅延量に対応するクロック信号ｐＣＮＴｃｋｓ１，ｐＣＮＴｃｋｓ４，ｐＣＮＴｃｋｎ１，ｐＣＮＴｃｋｎ４の遅延量を設定する。これにより、ＡＤ変換回路のＡＤ変換に伴う信号ムラが解消された良好な画像信号を得ることが可能となる。
【０１１０】
また、参照信号Ｇ１ｅおよびＧ４ｅの立ち上がりに生じる波形のなまりに対しても、クロック信号ｐＣＮＴｃｋｓ１，ｐＣＮＴｃｋｓ４，ｐＣＮＴｃｋｎ１，ｐＣＮＴｃｋｎ４の遅延量を設定する。これにより、波形のなまりにともなう信号ムラが解消された良好な画像信号を得ることが可能となる。
【０１１１】
また、異なる変化率を持つ参照信号Ｇ１ｅおよびＧ４ｅのそれぞれに対応したクロック信号ｐＣＮＴｃｋｓ１，ｐＣＮＴｃｋｎ１，ｐＣＮＴｃｋｓ４，ｐＣＮＴｃｋｎ４の遅延量を設定する。これにより、広いダイナミックレンジと高い解像精度のＡＤ変換が可能となるとともに、信号ムラが解消された良好な画像信号を得ることが可能となる。
【０１１２】
（第２の実施形態）
図１０は、本発明の第２の実施形態による列信号処理部２０３の制御方法を示すタイミングチャートである。参照信号Ｇ１ｅおよびＧ４ｅは、それぞれ、参照信号Ｇ１およびＧ４に対して、なまりと遅延が発生している。本実施形態は、第１の実施形態に対して、構成および動作が同様である。以下、本実施形態が第１の実施形態と異なる点を説明する。
【０１１３】
図１０では、図６の領域６０１〜６０３における参照信号Ｇ１ｅおよびＧ４ｅの立ち上がり部分を重ねて表現する。また、図１０では、参照信号Ｇ１ｅｓの立ち上がり位置と参照信号Ｇ４ｅｓの立ち上がり位置が同時になるように設定されている。なお、図８では、参照信号Ｇ１ｅ（Ｇ１）の立ち上がり位置と参照信号Ｇ４ｅ（Ｇ４）の立ち上がり位置が同時になるように設定されている。
【０１１４】
変化率の大きい参照信号Ｇ４ｅは、変化率の小さい参照信号Ｇ１ｅより、タイミング部２１１内の参照信号発生回路の電流駆動能力が大きく設定されている。そのため、参照信号Ｇ１ｅは、参照信号Ｇ４ｅよりも遅延量が大きい。そのため、図１０では、参照信号Ｇ４ｅ（Ｇ４）は、参照信号Ｇ１ｅ（Ｇ１）に対して、遅延量ｒ４ｄだけ遅延して発生させている。遅延量ｒ４ｄは、遅延量ｓ１ｄと遅延量ｓ４ｄの差から求めることができる。
【０１１５】
このように、参照信号Ｇ１ｅｓおよびＧ４ｅｓの立ち上がり位置が同時になるように設定することで、クロック信号ｐＣＮＴｃｋｓ１およびｐＣＮＴｃｋｓ４は同じになる。そのため、クロック信号ｐＣＮＴｃｋｓ１およびｐＣＮＴｃｋｓ４を共通にすることが可能となる。これにより、図９のカウンタ回路４０３を簡略化することができる。
【０１１６】
クロック信号ｐＣＮＴｃｋｓ１のパルス発生時刻は、参照信号Ｇ１ｅ（Ｇ１）のレベル変化開始時刻に対して、遅延量ｓ１ｄだけ遅延した時刻である。クロック信号ｐＣＮＴｃｋｓ４のパルス発生時刻は、参照信号Ｇ４ｅ（Ｇ４）のレベル変化開始時刻に対して、遅延量ｓ４ｄだけ遅延した時刻である。クロック信号ｐＣＮＴｃｋｎ１のパルス発生時刻は、参照信号Ｇ１ｅ（Ｇ１）のレベル変化開始時刻に対して、遅延量ｎ１ｄだけ遅延した時刻である。クロック信号ｐＣＮＴｃｋｎ４のパルス発生時刻は、参照信号Ｇ４ｅ（Ｇ４）のレベル変化開始時刻に対して、遅延量ｎ４ｄだけ遅延した時刻である。
【０１１７】
図１１は、本実施形態によるカウンタ回路４０３の構成例を示す図である。カウンタ回路４０３は、カウントＣ回路５０１を有し、カウンタ制御線ｐＣＮＴに接続される。カウンタ制御線ｐＣＮＴは、クロック信号線ｐＣＮＴｃｋｘおよびカウンタ制御線ｐＣＮＴｃｔｒを有する。クロック信号線ｐＣＮＴｃｋｘは、図１０のクロック信号ｐＣＮＴｃｋｓ１、ｐＣＮＴｃｋｎ１またはｐＣＮＴｃｋｎ４を伝達する。カウントＣ回路５０１は、比較器４０２およびラッチ回路４０４に接続され、通常のカウンタ回路の動作を実施する。カウントＣ回路５０１は、クロック信号線ｐＣＮＴｃｋｘのクロック信号のパルス発生に合わせてカウント動作を開始し、比較器４０２の比較結果信号が判定すると、その時のカウント値をラッチ回路４０４に出力する。また、カウントＣ回路５０１は、カウンタ制御線ｐＣＮＴｃｔｒの制御により、カウント動作の開始と停止、カウントのアップダウンの選択を実施する。
【０１１８】
図１１のカウンタ回路４０３は、図９のカウンタ回路４０３に対して、スイッチ回路５０２、クロック信号線ｐＣＮＴｃｋ４、スイッチ制御線ｐＳｗＣｋおよびｐＳｗＣが不要になるため、回路や配線の削減および制御の簡略化が可能となる。なお、クロック信号線ｐＣＮＴｃｋｘの詳細については、後述する。
【０１１９】
まず、Ｎ信号Ｖｎが信号レベルＶｎ１より低い場合における列信号処理部２０３の動作を説明する。例として、Ｎ信号Ｖｎが信号レベルＶｎ０である場合を説明する。期間ｔ２では、タイミング部２１１は、遅延量ｎ１ｄのクロック信号ｐＣＮＴｃｋｎ１を、クロック信号線ｐＣＮＴｃｋｘを介してカウントＣ回路５０１に出力する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ０と参照信号Ｇ１ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｎ０１ｅｎで、クロック信号ｐＣＮＴｃｋｎ１のパルス数をカウントし、その時のカウント値ｃｎ０１ｅｎを出力する。演算回路４０５は、カウント値ｃｎ０１ｅｎを記憶する。
【０１２０】
期間ｔ３では、タイミング部２１１は、遅延量ｎ４ｄのクロック信号ｐＣＮＴｃｋｎ４を、クロック信号線ｐＣＮＴｃｋｘを介してカウントＣ回路５０１に出力する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ０と参照信号Ｇ４ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｎ０４ｅｎで、クロック信号ｐＣＮＴｃｋｎ４のパルス数をカウントし、その時のカウント値ｃｎ０４ｅｎを出力する。演算回路４０５は、カウント値ｃｎ０４ｅｎを記憶する。
【０１２１】
期間ｔ７では、タイミング部２１１は、期間ｔ６のＳ信号のレベル判定結果にかかわらず、遅延量ｓ１ｄのクロック信号ｐＣＮＴｃｋｓ１を、クロック信号線ｐＣＮＴｃｋｘを介してカウントＣ回路５０１に出力する。なお、クロック信号ｐＣＮＴｃｋｓ１は、クロック信号ｐＣＮＴｃｋｓ４と同じ信号である。また、タイミング部２１１は、参照信号Ｇ１ｅｓおよびＧ４ｅｓの立ち上がり位置が同時になるように、参照信号Ｇ１ｅおよびＧ４ｅを生成する。
【０１２２】
まず、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＬである場合を説明する。時刻ｔ７では、比較器４０２は、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｓ１ｅｓで、クロック信号ｐＣＮＴｃｋｓ１のパルス数をカウントし、その時のカウント値ｃｓ１ｅｓを出力する。演算回路４０５は、カウント値ｃｓ１ｅｓを記憶する。そして、演算回路４０５は、カウント値ｃｓ１ｅｓからカウント値ｃｎ０１ｅｎを減算した減算結果を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【０１２３】
次に、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＨである場合を説明する。時刻ｔ７では、比較器４０２は、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｓ４ｅｓで、クロック信号ｐＣＮＴｃｋｓ１のパルス数をカウントし、その時のカウント値ｃｓ４ｅｓを出力する。演算回路４０５は、カウント値ｃｓ４ｅｓを記憶する。そして、演算回路４０５は、カウント値ｃｓ４ｅｓからカウント値ｃｎ０４ｅｎを減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【０１２４】
タイミング部２１１が期間ｔ７で生成する参照信号Ｇ１ｅのレベル変化開始のタイミングは、タイミング部２１１が期間ｔ７で生成する参照信号Ｇ４ｅのレベル変化開始のタイミングより早い。また、タイミング部２１１が期間ｔ２およびｔ７で生成する参照信号Ｇ１ｅのレベル変化開始時のレベルは、タイミング部２１１が期間ｔ３およびｔ７で生成する参照信号Ｇ４ｅのレベル変化開始時のレベルと同じである。
【０１２５】
次に、Ｎ信号Ｖｎが信号レベルＶｎ１以上でありかつ信号レベルＶｎ４より低い場合を説明する。例として、Ｎ信号Ｖｎが信号レベルＶｎ１である場合を説明する。期間ｔ２では、タイミング部２１１は、遅延量ｓ１ｄのクロック信号ｐＣＮＴｃｋｓ１を、クロック信号線ｐＣＮＴｃｋｘを介してカウントＣ回路５０１に出力する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ１と参照信号Ｇ１ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｎ１１ｅｓで、クロック信号ｐＣＮＴｃｋｓ１のパルス数をカウントし、その時のカウント値ｃｎ１１ｅｓを出力する。演算回路４０５は、カウント値ｃｎ１１ｅｓを記憶する。
【０１２６】
期間ｔ３では、タイミング部２１１は、遅延量ｎ４ｄのクロック信号ｐＣＮＴｃｋｎ４を、クロック信号線ｐＣＮＴｃｋｘを介してカウントＣ回路５０１に出力する。ここで、遅延量ｎ４ｄは、参照信号Ｇ４ｅのレベル変化開始時刻から、参照信号Ｇ４ｅと信号レベルＶｎ１との交点までの時間である。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ１と参照信号Ｇ４ｅを比較し、カウントＣ回路５０１は、クロック信号ｐＣＮＴｃｋｎ４のパルス数をカウントし、その時のカウント値ｃｎ１４ｅｎを出力する。演算回路４０５は、カウント値ｃｎ１４ｅｎを記憶する。
【０１２７】
期間ｔ７では、列信号処理部２０３は、上記の信号レベルＶｎ０の場合と同様の処理を行う。ただし、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＬである場合には、演算回路４０５は、カウント値ｃｓ１ｅｓからカウント値ｃｎ１１ｅｓを減算した減算結果を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。また、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＨである場合には、演算回路４０５は、カウント値ｃｓ４ｅｓからカウント値ｃｎ１４ｅｎを減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【０１２８】
次に、Ｎ信号Ｖｎが信号レベルＶｎ４以上の場合における列信号処理部２０３の動作を説明する。例として、Ｎ信号Ｖｎが信号レベルＶｎ４である場合を説明する。期間ｔ２では、タイミング部２１１は、遅延量ｓ１ｄのクロック信号ｐＣＮＴｃｋｓ１を、クロック信号線ｐＣＮＴｃｋｘを介してカウントＣ回路５０１に出力する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ４と参照信号Ｇ１ｅを比較し、カウントＣ回路５０１は、クロック信号ｐＣＮＴｃｋｓ１のパルス数をカウントし、その時のカウント値ｃｎ４１ｅｓを出力する。演算回路４０５は、カウント値ｃｎ４１ｅｓを記憶する。
【０１２９】
期間ｔ３では、タイミング部２１１は、遅延量ｓ４ｄのクロック信号ｐＣＮＴｃｋｓ４を、クロック信号線ｐＣＮＴｃｋｘを介してカウントＣ回路５０１に出力する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ４と参照信号Ｇ４ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｎ４４ｅｓで、クロック信号ｐＣＮＴｃｋｓ４のパルス数をカウントし、その時のカウント値ｃｎ４４ｅｓを出力する。演算回路４０５は、カウント値ｃｎ４４ｅｓを記憶する。
【０１３０】
期間ｔ７では、列信号処理部２０３は、上記の信号レベルＶｎ０の場合と同様の処理を行う。ただし、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＬである場合には、演算回路４０５は、カウント値ｃｓ１ｅｓからカウント値ｃｎ４１ｅｓを減算した減算結果を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。また、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＨである場合には、演算回路４０５は、カウント値ｃｓ４ｅｓからカウント値ｃｎ４４ｅｓを減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【０１３１】
以上説明したように、本実施形態は、第１の実施形態と同様の効果を得ることができる。また、本実施形態は、参照信号Ｇ１ｅｓおよびＧ４ｅｓの立ち上がり位置（レベル変化開始時刻）を合わせることにより、１本のクロック信号線ｐＣＮＴｃｋｘのみとなるため、第１の実施形態と比較して、回路や配線の削減および制御の簡略化が可能となる。
【０１３２】
（第３の実施形態）
図１２は、本発明の第３の実施形態による列信号処理部２０３の制御方法を示すタイミングチャートである。参照信号Ｇ１ｅおよびＧ４ｅは、それぞれ、参照信号Ｇ１およびＧ４に対して、なまりと遅延が発生している。本実施形態は、第１の実施形態に対して、構成および動作が同様である。以下、本実施形態が第１の実施形態と異なる点を説明する。図１２では、図６の領域６０１〜６０３における参照信号Ｇ１ｅおよびＧ４ｅの立ち上がり部分を重ねて表現する。
【０１３３】
信号レベルＶｒ０は、参照信号Ｇ１ｅおよびＧ４ｅの初期信号レベルであり、例えば０Ｖである。参照信号Ｇ１ｅのなまりが解消される信号レベルがＶｒ０になるように、参照信号Ｇ１ｅが生成される。また、参照信号Ｇ４ｅのなまりが解消される信号レベルがＶｒ０になるように、参照信号Ｇ４ｅが生成される。そのためには、参照信号Ｇ１ｅのレベル変化開始信号レベルＶｒ１を−Ｖｎ１に設定し、参照信号Ｇ４ｅのレベル変化開始信号レベルＶｒ４を−Ｖｎ４に設定すればよい。これにより、なまりの影響を避けた参照信号Ｇ１ｅおよびＧ４ｅを用いて、画素信号Ｖｓｉｇのアナログデジタル変換が可能となる。
【０１３４】
クロック信号ｐＣＮＴｃｋｓ１は、参照信号Ｇ１ｅのレベル変化開始時刻に対して、遅延量ｓ１ｄだけ遅延している。遅延量ｓ１ｄは、参照信号Ｇ１ｅのレベル変化開始時刻から参照信号Ｇ１ｅのなまりが解消されるまでの期間である。
【０１３５】
クロック信号ｐＣＮＴｃｋｓ４は、参照信号Ｇ４ｅのレベル変化開始時刻に対して、遅延量ｓ４ｄだけ遅延している。遅延量ｓ４ｄは、参照信号Ｇ４ｅのレベル変化開始時刻から参照信号Ｇ４ｅのなまりが解消されるまでの期間である。参照信号Ｇ４ｅのレベル変化開始時刻は、参照信号Ｇ１ｅのレベル変化開始時刻と同じである。遅延量ｓ１ｄおよびｓ４ｄは、あらかじめ測定し、設定することができる。
【０１３６】
ここで、信号レベルＶｎ０は、Ｎ信号Ｖｎの電位の例を示し、図７の信号レベルＶｓより小さい。また、参照信号Ｇ１、Ｇ１ｅおよびＧ１ｅｓの関係は、図８と同じである。同様に、参照信号Ｇ４、Ｇ４ｅおよびＧ４ｅｓの関係は、図８と同じである。
【０１３７】
次に、列信号処理部２０３の動作を説明する。撮像素子１２は、比較器４０２に入力する画素信号Ｖｓｉｇおよび信号Ｖｒｍｐの比較の基準を合わせる動作として、予め、画素信号Ｖｓｉｇの初期電位と信号Ｖｒｍｐの初期信号レベルＶｒ０を、比較器４０２においてクランプしておく。例として、Ｎ信号Ｖｎが信号レベルＶｎ０であるとして説明する。
【０１３８】
期間ｔ２では、スイッチ回路５０２は、スイッチ制御線ｐＳｗＣｋの信号により、クロック信号線ｐＣＮＴｃｋ１を介してクロック信号ｐＣＮＴｃｋｓ１をカウントＣ回路５０１に出力する。参照信号Ｇ１ｅは、遅延状態である。そのため、タイミング部２１１は、遅延量ｓ１ｄのクロック信号ｐＣＮＴｃｋｓ１を、スイッチ回路５０２を介してカウントＣ回路５０１に出力する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ０と参照信号Ｇ１ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｎ０１ｅｓで、クロック信号ｐＣＮＴｃｋｓ１のパルス数をカウントし、その時のカウント値ｃｎ０１ｅｓを出力する。演算回路４０５は、カウント値ｃｎ０１ｅｓを記憶する。
【０１３９】
次に、期間ｔ３では、スイッチ回路５０２は、スイッチ制御線ｐＳｗＣｋの信号により、クロック信号線ｐＣＮＴｃｋ４を介してクロック信号ｐＣＮＴｃｋｓ４をカウントＣ回路５０１に出力する。参照信号Ｇ４ｅは、遅延状態である。そのため、タイミング部２１１は、遅延量ｓ４ｄのクロック信号ｐＣＮＴｃｋｓ４を、スイッチ回路５０２を介してカウントＣ回路５０１に出力する。比較器４０２は、Ｎ信号Ｖｎの信号レベルＶｎ０と参照信号Ｇ４ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｎ０４ｅｓで、クロック信号ｐＣＮＴｃｋｓ４のパルス数をカウントし、その時のカウント値ｃｎ０４ｅｓを出力する。演算回路４０５は、カウント値ｃｎ０４ｅｓを記憶する。
【０１４０】
期間ｔ４以降では、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＬおよびＶｓｉｇＨのいずれであるかにより処理が異なる。まず、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＬである場合を説明する。期間ｔ６では、比較器４０２は、Ｓ信号ＶｓｉｇＬが判定信号Ｖｊｄより小さいので、スイッチ制御線ｐＳｗＣにローレベルを出力する。期間ｔ７では、スイッチ回路５０２は、スイッチ制御線ｐＳｗＣがローレベルであるので、クロック信号線ｐＣＮＴｃｋ１を介してクロック信号ｐＣＮＴｃｋｓ１をカウントＣ回路５０１に出力する。参照信号Ｇ１ｅは、遅延状態である。そのため、タイミング部２１１は、遅延量ｓ１ｄのクロック信号ｐＣＮＴｃｋｓ１を、スイッチ回路５０２を介してカウントＣ回路５０１に出力する。比較器４０２は、Ｓ信号ＶｓｉｇＬと参照信号Ｇ１ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｓ１ｅｓで、クロック信号ｐＣＮＴｃｋｓ１のパルス数をカウントし、その時のカウント値ｃｓ１ｅｓを出力する。演算回路４０５は、カウント値ｃｓ１ｅｓを記憶する。そして、演算回路４０５は、カウント値ｃｓ１ｅｓからカウント値ｃｎ０１ｅｓを減算した減算結果を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【０１４１】
次に、画素信号ＶｓｉｇがＳ信号ＶｓｉｇＨである場合を説明する。期間ｔ６では、比較器４０２は、Ｓ信号ＶｓｉｇＨが判定信号Ｖｊｄより大きいので、スイッチ制御線ｐＳｗＣにハイレベルを出力する。期間ｔ７では、スイッチ回路５０２は、スイッチ制御線ｐＳｗＣがハイレベルであるので、クロック信号線ｐＣＮＴｃｋ４を介してクロック信号ｐＣＮＴｃｋｓ４をカウントＣ回路５０１に出力する。参照信号Ｇ４ｅは、遅延状態である。そのため、タイミング部２１１は、遅延量ｓ４ｄのクロック信号ｐＣＮＴｃｋｓ４を、スイッチ回路５０２を介してカウントＣ回路５０１に出力する。比較器４０２は、Ｓ信号ＶｓｉｇＨと参照信号Ｇ４ｅを比較し、カウントＣ回路５０１は、カウント期間ｔｓ４ｅｓで、クロック信号ｐＣＮＴｃｋｓ４のパルス数をカウントし、その時のカウント値ｃｓ４ｅｓを出力する。演算回路４０５は、カウント値ｃｓ４ｅｓを記憶する。そして、演算回路４０５は、カウント値ｃｓ４ｅｓからカウント値ｃｎ０４ｅｓを減算し、その減算結果を４倍した値を、画素２００の画素値として、出力線２６１を介して信号処理部１３に出力する。
【０１４２】
タイミング部２１１が期間ｔ２およびｔ７で生成する参照信号Ｇ１ｅのレベル変化開始時のレベルＶｒ１は、タイミング部２１１が期間ｔ３およびｔ７で生成する参照信号Ｇ４ｅのレベル変化開始時のレベルＶｒ４より大きい。
【０１４３】
比較器４０２が期間ｔ２およびｔ７で入力する参照信号Ｇ１ｅのレベル変化開始時のレベルＶｒ０は、タイミング部２１１が期間ｔ２およびｔ７で生成する参照信号Ｇ１ｅのレベル変化開始時のレベルＶｒ１より大きい。また、比較器４０２が期間ｔ３およびｔ７で入力する参照信号Ｇ４ｅのレベル変化開始時のレベルＶｒ０は、タイミング部２１１が期間ｔ３およびｔ７で生成する参照信号Ｇ４ｅのレベル変化開始時のレベルＶｒ４より大きい。比較器４０２が期間ｔ２およびｔ７で入力する参照信号Ｇ１ｅのレベル変化開始時のレベルＶｒ０は、比較器４０２が期間ｔ３およびｔ７で入力する参照信号Ｇ４ｅのレベル変化開始時のレベルＶｒ０と同じである。
【０１４４】
タイミング部２１１が期間ｔ７で生成する参照信号Ｇ１ｅのレベル変化開始のタイミングは、タイミング部２１１が期間ｔ７で生成する参照信号Ｇ４ｅのレベル変化開始のタイミングと同じである。
【０１４５】
以上説明したように、本実施形態では、参照信号Ｇ１ｅおよびＧ４ｅの遅延量に対応するクロック信号ｐＣＮＴｃｋｓ１およびｐＣＮＴｃｋｓ４の遅延量を設定する。これにより、ＡＤ変換回路のＡＤ変換に伴う信号ムラが解消された良好な画像信号を得ることが可能となる。
【０１４６】
また、異なる変化率を持つ参照信号Ｇ１ｅおよびＧ４ｅのそれぞれに対応したクロック信号ｐＣＮＴｃｋｓ１およびｐＣＮＴｃｋｓ４の遅延量を設定する。これにより、広いダイナミックレンジと高い解像精度のＡＤ変換が可能となるとともに、信号ムラが解消された良好な画像信号を得ることが可能となる。
【０１４７】
また、参照信号Ｇ１ｅおよびＧ４ｅの立ち上がりに生じる波形のなまりに対しては、なまりが解消された信号レベルＶｒ０を、ランプ波信号線Ｖｒｍｐ１およびＶｒｍｐ４の初期信号レベルに設定する。これにより、比較器４０２は、なまりの影響を避けた参照信号Ｇ１ｅ，Ｇ４ｅと画素信号Ｖｓｉｇを比較することができる。
【０１４８】
本実施形態は、参照信号Ｇ１ｅおよびＧ４ｅに対して、なまりの影響を避けて、遅延だけを考慮するだけで済むので、第１の実施形態と比較して、２個のクロック信号ｐＣＮＴｃｋｓ１およびｐＣＮＴｃｋｓ４の制御の簡略化が可能となる。
【０１４９】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【０１５０】
撮像素子１２は、デジタルカメラ、ビデオカメラの他、スマートフォン、タブレット、工業用カメラ、医療用カメラ、車載カメラ等に適用可能である。
【符号の説明】
【０１５１】
１２  撮像素子、２００  画素、２０３  列信号処理部、２１１  タイミング部、２３１  列信号線、４０２  比較器、４０３  カウンタ回路、４０４  ラッチ回路、４０５  演算回路
【図１】
2020057969.tif 000003
【図２】
2020057969.tif 000004
【図３】
2020057969.tif 000005
【図４】
2020057969.tif 000006
【図５】
2020057969.tif 000007
【図６】
2020057969.tif 000008
【図７】
2020057969.tif 000009
【図８】
2020057969.tif 000010
【図９】
2020057969.tif 000011
【図１０】
2020057969.tif 000012
【図１１】
2020057969.tif 000013
【図１２】
2020057969.tif 000014