(57)【要約】【課題】第１整合回路の第１インダクタ部と第２整合回路の第２インダクタ部との結合を抑制する。【解決手段】第１パワーアンプ１１は、第１周波数帯域の第１送信信号を増幅して出力する。第１整合回路は、複数の第１インダクタ部を含み、第１パワーアンプ１１の出力用パッド電極１１２に接続されている。第２パワーアンプ１２は、高い第２周波数帯域の第２送信信号を増幅して出力する。第２整合回路は、少なくとも１つの第２インダクタ部Ｌ２１を含み、第２パワーアンプ１２の出力側に接続されている。多層基板５は、互いに対向する第１主面５０１及び第２主面５０２を有し、第１パワーアンプ１１と第１整合回路と第２パワーアンプ１２と第２整合回路とが設けられている。複数の第１インダクタ部のうち出力用パッド電極１１２に最も近い第１インダクタ部Ｌ１１は、多層基板５中に設けられている内層インダクタ部５１を有する。【選択図】図６
2020170944.tif 000002
【特許請求の範囲】
【請求項１】
出力用パッド電極を有し、第１周波数帯域の第１送信信号を増幅して前記出力用パッド電極から出力する第１パワーアンプと、
複数の第１インダクタ部を含み、前記第１パワーアンプの前記出力用パッド電極に接続されている第１整合回路と、
前記第１周波数帯域よりも高い第２周波数帯域の第２送信信号を増幅して出力する第２パワーアンプと、
少なくとも１つの第２インダクタ部を含み、前記第２パワーアンプの出力側に接続されている第２整合回路と、
互いに対向する第１主面及び第２主面を有し、前記第１パワーアンプと前記第１整合回路と前記第２パワーアンプと前記第２整合回路とが設けられている多層基板と、を備え、
前記複数の第１インダクタ部のうち前記出力用パッド電極に最も近い第１インダクタ部は、前記多層基板中に設けられている内層インダクタ部を有する、
高周波モジュール。
【請求項２】
前記少なくとも１つの第２インダクタ部は、
前記多層基板の前記第１主面と前記第２主面とのいずれかに実装されているチップインダクタを有し、
前記多層基板は、
前記多層基板の厚さ方向で前記内層インダクタ部と前記チップインダクタとの間に位置し、かつ、前記厚さ方向からの平面視で前記内層インダクタ部と少なくとも一部重複するグランド層を有する、
請求項１に記載の高周波モジュール。
【請求項３】
前記少なくとも１つの第２インダクタ部は、
前記多層基板中に前記第１整合回路の前記内層インダクタ部である第１内層インダクタ部とは別に設けられている第２内層インダクタ部を有し、
前記第１内層インダクタ部と前記第２内層インダクタ部とが前記多層基板の厚さ方向において互いに異なる位置にあり、
前記多層基板は、
前記厚さ方向で前記第１内層インダクタ部と前記第２内層インダクタ部との間に位置し、かつ、前記厚さ方向からの平面視で前記第１内層インダクタ部と少なくとも一部重複するグランド層を有する、
請求項１に記載の高周波モジュール。
【請求項４】
前記出力用パッド電極に最も近い前記第１インダクタ部は、
前記第１整合回路において前記出力用パッド電極に接続されている信号経路上に設けられている直列インダクタ部、及び、前記信号経路とグランドとの間に設けられている並列インダクタ部の少なくとも１つである、
請求項２又は３に記載の高周波モジュール。
【請求項５】
前記第２パワーアンプは、前記多層基板の前記第１主面と前記第２主面とのうち一方の主面に実装されており、
前記グランド層は、前記内層インダクタ部から見て前記第１主面と前記第２主面とのうち前記第２パワーアンプが実装されている前記主面側に位置している、
請求項２〜４のいずれか一項に記載の高周波モジュール。
【請求項６】
前記第２パワーアンプは、出力用パッド電極を有し、
前記少なくとも１つの第２インダクタ部は、複数の第２インダクタ部を含み、
前記グランド層は、
前記内層インダクタ部と、前記複数の第２インダクタ部のうち前記第２パワーアンプの前記出力用パッド電極に接続されている信号経路上において前記第２パワーアンプの前記出力用パッド電極に最も近い第２インダクタ部と、の間に位置している、
請求項２〜５のいずれか一項に記載の高周波モジュール。
【請求項７】
前記内層インダクタ部と前記グランド層との距離が、前記複数の第２インダクタ部のうち前記第２パワーアンプの前記出力用パッド電極に最も近い第２インダクタ部と前記グランド層との距離よりも短い、
請求項６に記載の高周波モジュール。
【請求項８】
前記第２整合回路を介して前記第２パワーアンプに接続されており、外部へ前記第２パワーアンプからの送信信号を出力するためのバイパス端子を更に備える、
請求項１〜７のいずれか一項に記載の高周波モジュール。
【請求項９】
前記第１パワーアンプを利用した通信と前記第２パワーアンプを利用した通信との同時通信を行う、
請求項１〜８のいずれか一項に記載の高周波モジュール。
【請求項１０】
請求項１〜９のいずれか一項に記載の高周波モジュールと、
前記第１送信信号及び前記第２送信信号を処理する信号処理回路と、を備える、
通信装置。
【請求項１１】
出力用パッド電極を有し、第１周波数帯域の送信信号を増幅して前記出力用パッド電極から出力するパワーアンプと、
複数の第１インダクタ部を含み、前記パワーアンプの前記出力用パッド電極に接続されている第１整合回路と、
入力用パッド電極を有し、前記第１周波数帯域よりも高い第２周波数帯域の受信信号を増幅して出力するローノイズアンプと、
少なくとも１つの第２インダクタ部を含み、前記ローノイズアンプの前記入力用パッド電極に接続されている第２整合回路と、
互いに対向する第１主面及び第２主面を有し、前記パワーアンプと前記第１整合回路と前記ローノイズアンプと前記第２整合回路とが設けられている多層基板と、を備え、
前記複数の第１インダクタ部のうち前記出力用パッド電極に最も近い第１インダクタ部は、
前記多層基板中に設けられている内層インダクタ部を有する、
高周波モジュール。
【請求項１２】
前記少なくとも１つの第２インダクタ部は、
前記多層基板の前記第１主面と前記第２主面とのいずれかに実装されているチップインダクタを有し、
前記多層基板は、
前記多層基板の厚さ方向で前記内層インダクタ部と前記チップインダクタとの間に位置し、かつ、前記厚さ方向からの平面視で前記内層インダクタ部と少なくとも一部重複するグランド層を有する、
請求項１１に記載の高周波モジュール。
【請求項１３】
前記出力用パッド電極に最も近い前記第１インダクタ部は、
前記第１整合回路において前記出力用パッド電極に接続されている信号経路上に設けられている直列インダクタ部、及び、前記信号経路とグランドとの間に設けられている並列インダクタ部の少なくとも１つである、
請求項１２に記載の高周波モジュール。
【請求項１４】
前記ローノイズアンプは、前記多層基板の前記第１主面と前記第２主面とのうち一方の主面に実装されており、
前記グランド層は、前記内層インダクタ部から見て前記第１主面と前記第２主面とのうち前記ローノイズアンプが実装されている前記主面側に位置している、
請求項１２又は１３に記載の高周波モジュール。
【請求項１５】
前記少なくとも１つの第２インダクタ部は、複数の第２インダクタ部を含み、
前記グランド層は、
前記内層インダクタ部と、前記複数の第２インダクタ部のうち前記入力用パッド電極に接続されている信号経路上において前記入力用パッド電極に最も近い第２インダクタ部と、の間に位置している、
請求項１２〜１４のいずれか一項に記載の高周波モジュール。
【請求項１６】
前記内層インダクタ部と前記グランド層との距離が、前記第２整合回路の前記複数の第２インダクタ部のうち前記入力用パッド電極に最も近い前記第２インダクタ部と前記グランド層との距離よりも短い、
請求項１５に記載の高周波モジュール。
【請求項１７】
前記パワーアンプを利用した通信と前記ローノイズアンプを利用した通信との同時通信を行う、
請求項１１〜１６のいずれか一項に記載の高周波モジュール。
【請求項１８】
請求項１１〜１７のいずれか一項に記載の高周波モジュールと、
前記送信信号及び前記受信信号を処理する信号処理回路と、を備える、
通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に高周波モジュール及びそれを備える通信装置に関し、より詳細には、第１周波数帯域と第１周波数帯域よりも高い第２周波数帯域とに対応可能な高周波モジュール及びそれを備える通信装置に関する。
【背景技術】
【０００２】
従来、高周波モジュール及び当該高周波モジュールをフロントエンド回路に用いた通信装置が知られている（例えば、特許文献１参照）。
【０００３】
特許文献１に記載された高周波モジュールは、複数の周波数バンドの高周波信号を処理する複合部品であり、単一の基板に形成された複数の回路ブロックで構成される。複数の回路ブロックには、例えば、低雑音増幅回路及び電力増幅回路が含まれる。
【０００４】
低雑音増幅回路は、複数の低雑音増幅器（ローノイズアンプ）及び複数のフィルタを有する。複数の低雑音増幅器及び複数のフィルタは、異なる周波数バンドに対応する複数の信号経路に設けられる。
【０００５】
電力増幅回路は、複数の電力増幅器（パワーアンプ）及び複数のフィルタを有する。複数の電力増幅器及び複数のフィルタは、異なる周波数バンドに対応する信号経路に設けられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１８−１３７５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
高周波モジュールでは、例えば、第１パワーアンプ及び第１整合回路を有する第１送信回路と、第２パワーアンプ及び第２整合回路を有する第２送信回路と、を備え、第１送信回路の第１送信信号の高調波の一つである２倍波の周波数が第２送信回路の第２送信信号の周波数帯域と重複する場合、第１整合回路のインダクタ部と第２整合回路のインダクタ部とが結合することがある。また、高周波モジュールでは、例えば、パワーアンプ及び第１整合回路を有する送信回路と、ローノイズアンプ及び第２整合回路を有する受信回路と、を備え、送信回路の送信信号の高調波の一つである２倍波の周波数が受信回路の受信信号の周波数帯域と重複する場合、第１整合回路のインダクタ部と第２整合回路のインダクタ部とが結合することがある。
【０００８】
本発明の目的は、第１整合回路の第１インダクタ部と第２整合回路の第２インダクタ部との結合を抑制可能な高周波モジュール及びそれを備える通信装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る高周波モジュールは、第１パワーアンプと、第１整合回路と、第２パワーアンプと、第２整合回路と、多層基板と、を備える。第１パワーアンプは、出力用パッド電極を有し、第１周波数帯域の第１送信信号を増幅して前記出力用パッド電極から出力する。前記第１整合回路は、複数の第１インダクタ部を含み、前記第１パワーアンプの前記出力用パッド電極に接続されている。前記第２パワーアンプは、前記第１周波数帯域よりも高い第２周波数帯域の第２送信信号を増幅して出力する。前記第２整合回路は、少なくとも１つの第２インダクタ部を含み、前記第２パワーアンプの出力側に接続されている。前記多層基板は、互いに対向する第１主面及び第２主面を有し、前記第１パワーアンプと前記第１整合回路と前記第２パワーアンプと前記第２整合回路とが設けられている。前記複数のインダクタ部のうち前記出力用パッド電極に最も近いインダクタ部は、前記多層基板中に設けられている内層インダクタ部を有する。
【００１０】
本発明の一態様に係る通信装置は、前記高周波モジュールと、前記第１送信信号及び前記第２送信信号を処理する信号処理回路と、を備える。
【００１１】
本発明の一態様に係る高周波モジュールは、パワーアンプと、第１整合回路と、ローノイズアンプと、第２整合回路と、多層基板と、を備える。前記パワーアンプは、出力用パッド電極を有し、第１周波数帯域の送信信号を増幅して前記出力用パッド電極から出力する。前記第１整合回路は、複数の第１インダクタ部を含み、前記パワーアンプの前記出力用パッド電極に接続されている。前記ローノイズアンプは、前記第１周波数帯域よりも高い第２周波数帯域の受信信号を増幅して出力する。前記第２整合回路は、少なくとも１つの第２インダクタ部を含み、前記ローノイズアンプの入力用パッド電極に接続されている。前記多層基板は、互いに対向する第１主面及び第２主面を有し、前記パワーアンプと前記第１整合回路と前記ローノイズアンプと前記第２整合回路とが設けられている。前記複数のインダクタ部のうち前記出力用パッド電極に最も近いインダクタ部は、前記多層基板中に設けられている内層インダクタ部を有する。
【００１２】
本発明の一態様に係る通信装置は、前記高周波モジュールと、前記送信信号及び前記受信信号を処理する信号処理回路と、を備える。
【発明の効果】
【００１３】
本発明の上記態様に係る高周波モジュール及び通信装置は、第１整合回路の第１インダクタ部と第２整合回路の第２インダクタ部との結合を抑制可能となる。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施形態１に係る高周波モジュールの回路図である。
【図２】図２は、同上の高周波モジュールにおける第１整合回路の回路図である。
【図３】図３は、同上の高周波モジュールにおける第２整合回路の回路図である。
【図４】図４は、同上の高周波モジュールを備える通信装置の回路図である。
【図５】図５Ａは、同上の高周波モジュールの要部平面図である。図５Ｂは、同上の高周波モジュールの一部破断した要部平面図である。
【図６】図６は、同上の高周波モジュールの断面図である。
【図７】図７は、実施形態２に係る高周波モジュールの断面図である。
【図８】図８は、実施形態３に係る高周波モジュールの断面図である。
【図９】図９は、実施形態４に係る高周波モジュールの平面図である。
【図１０】図１０は、実施形態５に係る高周波モジュールを備える通信装置の回路図である。
【図１１】図１１は、同上の高周波モジュールの断面図である。
【図１２】図１２は、実施形態６に係る高周波モジュールの断面図である。
【図１３】図１３は、第１整合回路の他の例を示す回路図である。
【図１４】図１４は、第１整合回路の更に他の例を示す回路図である。
【図１５】図１５は、第１整合回路の別の例を示す回路図である。
【発明を実施するための形態】
【００１５】
以下の実施形態１〜５等において参照する図５Ａ〜９、１１及び１２は、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。
【００１６】
（実施形態１）
以下、実施形態１に係る高周波モジュール及びそれを備える通信装置について、図面を参照して説明する。
【００１７】
（１）高周波モジュール及びそれを備える通信装置の回路構成
実施形態１に係る高周波モジュール１及びそれを備える通信装置４００の回路構成について、図１〜６を参照して説明する。実施形態１に係る高周波モジュール１は、例えば、マルチバンド対応及び２つの周波数帯域の同時使用（例えば、キャリアアグリゲーション）対応の移動体通信機（例えば、携帯電話等）の高周波フロントエンド回路２５０を構成する。高周波モジュール１は、２Ｇ（第２世代移動通信）規格のミッドバンドと４Ｇ（第４世代移動通信）規格のローバンドとのキャリアアグリゲーションに対応可能なモジュールであるが、これに限らない。例えば、高周波モジュール１は、２Ｇ規格のミッドバンドと５Ｇ（第５世代移動通信）規格のローバンドとのデュアルコネクティビィティに対応可能なモジュールであってもよい。２Ｇ規格は、例えば、ＧＳＭ（登録商標）規格（ＧＳＭ：Global System for Mobile Communications）である。４Ｇ規格は、例えば、３ＧＰＰ  ＬＴＥ規格（ＬＴＥ：Long Term Evolution）である。５Ｇ規格は、例えば、５Ｇ  ＮＲ（New Radio）である。ＧＳＭ（登録商標）規格のローバンドとしては、ＧＳＭ８５０、ＧＳＭ９００がある。ＧＳＭ（登録商標）規格のミッドバンドとしては、ＧＳＭ１８００、ＧＳＭ１９００がある。３ＧＰＰ  ＬＴＥ規格のローバンドとしては、例えば、Ｂａｎｄ１２がある。Ｂａｎｄ１２のダウンリンク周波数帯域は、７２９ＭＨｚ−７４６ＭＨｚである。Ｂａｎｄ１２のアップリンク周波数帯域は、６９９ＭＨｚ−７１６ＭＨｚである。３ＧＰＰ  ＬＴＥ規格のミッドバンドとしては、例えば、Ｂａｎｄ３、Ｂａｎｄ１がある。Ｂａｎｄ３のダウンリンク周波数帯域は、１８０５ＭＨｚ−１８８０ＭＨｚである。Ｂａｎｄ３のアップリンク周波数帯域は、１７１０ＭＨｚ−１７８５ＭＨｚである。Ｂａｎｄ１のダウンリンク周波数帯域は、２１１０ＭＨｚ−２１７０ＭＨｚである。Ｂａｎｄ１のアップリンク周波数帯域は、１９２０ＭＨｚ−１９８０ＭＨｚである。
【００１８】
高周波モジュール１を備える通信装置４００は、ダウンリンク（Downlink）で複数（実施形態１では２つ）の周波数帯域を同時に用いるキャリアアグリゲーション（ダウンリンク・キャリアアグリゲーション）に対応可能である。また、高周波モジュール１を備える通信装置４００は、アップリンク（Uplink）で複数（実施形態１では２つ）の周波数帯域を同時に用いるキャリアアグリゲーション（アップリンク・キャリアアグリゲーション）に対応可能である。３ＧＰＰ  ＬＴＥ規格のローバンドとしては、例えば、Ｂａｎｄ８がある。Ｂａｎｄ８のダウンリンク周波数帯域は、９２５ＭＨｚ−９６０ＭＨｚである。Ｂａｎｄ８のアップリンク周波数帯域は、８８０ＭＨｚ−９１５ＭＨｚである。また、高周波モジュール１を備える通信装置４００は、キャリアアグリゲーションではなく、上述のデュアルコネクティビティに対応可能であってもよい。この場合、５Ｇ  ＮＲのローバンドとしては、例えば、ｎ８、ｎ２８がある。ｎ８のダウンリンク周波数帯域は、９２５ＭＨｚ−９６０ＭＨｚである。ｎ８のアップリンク周波数帯域は、８８０ＭＨｚ−９１５ＭＨｚである。ｎ２８のダウンリンク周波数帯域は、７５８ＭＨｚ−８０３ＭＨｚである。ｎ２８のアップリンク周波数帯域は、７０３ＭＨｚ−７４８ＭＨｚである。
【００１９】
（１．１）高周波モジュールの回路構成
高周波モジュール１は、図１に示すように、第１送信回路１１０と、第２送信回路１２０と、第３送信回路１３０と、を備える。第１送信回路１１０は、パワーアンプ１１（以下、第１パワーアンプ１１ともいう）及び第１整合回路１４を有する。第２送信回路１２０は、第２パワーアンプ１２及び第２整合回路１５を有する。第３送信回路１３０は、第３パワーアンプ１３及び第３整合回路１６を有する。また、高周波モジュール１は、アンテナ端子Ｔ１０と、複数（図示例では、３つ）の信号入力端子Ｔ１１、Ｔ１２、Ｔ１３と、を備える。また、高周波モジュール１は、バイパス端子Ｔ１５と、アンテナスイッチ１９と、を備える。また、高周波モジュール１は、複数（図示例では、３つ）の信号出力端子Ｔ８１、Ｔ８２、Ｔ８３を更に備えている。
【００２０】
第１パワーアンプ１１は、入力端子１１１及び出力端子１１２（以下、出力用パッド電極１１２ともいう）を有する。第１パワーアンプ１１は、入力端子１１１に入力された４Ｇ規格又は５Ｇ規格のローバンドの第１送信信号を増幅して出力端子１１２から出力する。第１送信信号は、４Ｇ規格又は５Ｇ規格に対応している第１周波数帯域の送信信号である。第１パワーアンプ１１の入力端子１１１は、信号入力端子Ｔ１１と接続されている。第１パワーアンプ１１の出力端子１１２は、第１整合回路１４と接続されている。つまり、第１パワーアンプ１１の出力用パッド電極１１２は、第１整合回路１４と接続されている。
【００２１】
第２パワーアンプ１２は、入力端子１２１及び出力端子１２２（以下、出力用パッド電極１２２ともいう）を有する。第２パワーアンプ１２は、入力端子１２１に入力された２Ｇ規格のミッドバンドの第２送信信号を増幅して出力端子１２２から出力する。第２送信信号は、２Ｇ規格に対応している第２周波数帯域の送信信号である。第２周波数帯域の下限周波数は、第１周波数帯域の上限周波数よりも高い。第２パワーアンプ１２の入力端子１２１は、信号入力端子Ｔ１２と接続されている。第２パワーアンプ１２の出力端子１２２は、第２整合回路１５と接続されている。つまり、第２パワーアンプ１２の出力用パッド電極１２２は、第２整合回路１５と接続されている。
【００２２】
第３パワーアンプ１３は、入力端子１３１及び出力端子１３２を有する。第３パワーアンプ１３は、入力端子１３１に入力された２Ｇ規格のローバンドの第３送信信号を増幅して出力端子１３２から出力する。第３送信信号は、２Ｇ規格に対応している第３周波数帯域の送信信号である。第３パワーアンプ１３の入力端子１３１は、信号入力端子Ｔ１３と接続されている。第３パワーアンプ１３の出力端子１３２は、第３整合回路１６と接続されている。
【００２３】
第１送信信号の周波数帯域（第１周波数帯域）は、例えば、ＬＴＥ規格のＢａｎｄ１２の周波数帯域を含んでいる。第３送信信号の周波数帯域（第３周波数帯域）は、例えば、ＧＳＭ８５０の周波数帯域及びＧＳＭ９００の周波数帯域を含んでいる。第２送信信号の周波数帯域（第２周波数帯域）は、例えば、ＧＳＭ１８００の周波数帯域及びＧＳＭ１９００の周波数帯域を含んでいる。
【００２４】
アンテナ端子Ｔ１０は、アンテナ２００（図４参照）に電気的に接続される。
【００２５】
バイパス端子Ｔ１５は、第２パワーアンプ１２の出力端子１２２と電気的に接続されている。より詳細には、バイパス端子Ｔ１５は、第２整合回路１５を介して第２パワーアンプ１２の出力端子１２２と電気的に接続されている。バイパス端子Ｔ１５は、第２整合回路１５を介して第２パワーアンプ１２の出力用パッド電極１２２に接続されており、外部（例えば、図４に示す高周波モジュール２）へ第２パワーアンプ１２からの第２送信信号を出力するための端子である。
【００２６】
アンテナスイッチ１９は、第１パワーアンプ１１の出力端子１１２及び第３パワーアンプ１３の出力端子１３２とアンテナ端子Ｔ１０との間に設けられている。アンテナスイッチ１９は、１つの共通端子１９０と、複複（４つ）の選択端子１９１〜１９４と、を有する。アンテナスイッチ１９の共通端子１９０は、アンテナ端子Ｔ１０と接続されている。
【００２７】
第１整合回路１４は、第１パワーアンプ１１の出力端子１１２とアンテナスイッチ１９の選択端子１９２〜１９４との間に設けられている。ここにおいて、高周波モジュール１は、第１整合回路１４とアンテナスイッチ１９との間に、バンド切替スイッチ１７と、複数（図示例では、３つ）のデュプレクサ８１、８２、８３と、を備えている。このため、第１整合回路１４は、詳細には、第１パワーアンプ１１の出力端子１１２とバンド切替スイッチ１７との間に設けられている。第１整合回路１４は、第１整合回路１４の前段に設けられる回路の出力インピーダンスと第１整合回路１４の後段に設けられる回路の入力インピーダンスとを整合させるためのインピーダンスマッチング回路である。より詳細には、第１整合回路１４は、第１パワーアンプ１１から見たアンテナ端子Ｔ１０側の、第１送信信号の基本周波数でのインピーダンス（第１パワーアンプ１１の出力インピーダンス）を例えば５０Ωに調整する。
【００２８】
第２整合回路１５は、第２パワーアンプ１２の出力端子１２２とバイパス端子Ｔ１５との間に設けられている。第２整合回路１５は、第２整合回路１５の前段に設けられる回路の出力インピーダンスと第２整合回路１５の後段に設けられる回路の入力インピーダンスとを整合させるためのインピーダンスマッチング回路である。より詳細には、第２整合回路１５は、第２パワーアンプ１２から見たバイパス端子Ｔ１５側の、第２送信信号の基本周波数でのインピーダンス（第２パワーアンプ１２の出力インピーダンス）を例えば５０Ωに調整する。
【００２９】
第３整合回路１６は、第３パワーアンプ１３の出力端子１３２とアンテナスイッチ１９の選択端子１９１との間に設けられている。第３整合回路１６は、第３整合回路１６の前段に設けられる回路の出力インピーダンスと第３整合回路１６の後段に設けられる回路の入力インピーダンスとを整合させるためのインピーダンスマッチング回路である。より詳細には、第３整合回路１６は、第３パワーアンプ１３から見たアンテナ端子Ｔ１０側の、第３送信信号の基本周波数でのインピーダンス（第３パワーアンプ１３の出力インピーダンス）を例えば５０Ωに調整する。
【００３０】
複数のデュプレクサ８１〜８３の各々は、受信フィルタと、送信フィルタと、を備える。受信フィルタは、受信周波数帯域の信号を通過させ、受信周波数帯域以外の信号を減衰させるフィルタである。送信フィルタは、送信周波数帯域の信号を通過させ、送信周波数帯域以外の信号を減衰させるフィルタである。受信フィルタ及び送信フィルタの各々は、例えば、ＳＡＷ（Surface Acoustic Wave）フィルタであるが、ＳＡＷフィルタに限らず、例えば、ＢＡＷ（Bulk Acoustic Wave）フィルタ、誘電体フィルタであってもよい。
【００３１】
複数のデュプレクサ８１〜８３は、互いに異なる送信周波数帯域を有し、互いに異なる受信周波数帯域を有している。
【００３２】
複数のデュプレクサ８１〜８３のそれぞれは、アンテナ側端子Ａｘ１、Ａｘ２、Ａｘ３と、送信端子Ｔｘ１、Ｔｘ２、Ｔｘ３と、受信端子Ｒｘ１、Ｒｘ２、Ｒｘ３と、を有している。複数のデュプレクサ８１〜８３のアンテナ側端子Ａｘ１〜Ａｘ３は、アンテナスイッチ１９と接続されている。複数のデュプレクサ８１〜８３では、受信フィルタの出力端子が受信端子Ｒｘ１、Ｒｘ２、Ｒｘ３として用いられ、複数の信号出力端子Ｔ８１、Ｔ８２、Ｔ８３と接続されている。また、複数のデュプレクサ８１〜８３では、送信フィルタの入力端子が送信端子Ｔｘ１、Ｔｘ２、Ｔｘ３として用いられ、バンド切替スイッチ１７の選択端子１７１〜１７３と接続されている。また、複数のデュプレクサ８１〜８３では、送信フィルタの出力端子と受信フィルタの入力端子とに接続された端子（ＡＮＴ端子）がアンテナ側端子Ａｘ１、Ａｘ２、Ａｘ３として用いられ、アンテナスイッチ１９の選択端子１９２〜１９４と接続されている。
【００３３】
アンテナスイッチ１９は、アンテナ端子Ｔ１０と複数（３つ）のデュプレクサ８１〜８３との間に設けられている。アンテナスイッチ１９では、４つの選択端子１９１〜１９４のうち１つの選択端子１９１が第３整合回路１６に接続されており、残りの３つの選択端子１９２〜１９４が、複数のデュプレクサ８１〜８３に一対一に接続されている。アンテナスイッチ１９は、例えば、スイッチＩＣ（Integrated Circuit）である。
【００３４】
バンド切替スイッチ１７は、第１パワーアンプ１１の出力端子１１２と複数のデュプレクサ８１〜８３の送信端子Ｔｘ１〜Ｔｘ３との間に設けられている。バンド切替スイッチ１７は、複数のデュプレクサ８１〜８３のうち１つのデュプレクサを第１パワーアンプ１１の出力端子１１２に接続する。
【００３５】
高周波モジュール１は、制御回路１００を更に備えている。制御回路１００は、例えば、外部のベースバンド信号処理回路４０３（図４参照）から制御信号を受け取り、制御信号に基づいて第１パワーアンプ１１、第２パワーアンプ１２、第３パワーアンプ１３、アンテナスイッチ１９及びバンド切替スイッチ１７のそれぞれを制御する。制御回路１００は、例えば、ＩＣ（Integrated Circuit）である。
【００３６】
第１整合回路１４は、例えば、図２に示すように、複数（図示例では、６つ）の第１インダクタ部Ｌ１１〜Ｌ１６を含む。また、第１整合回路１４は、図２に示すように、複数（図示例では、４つ）のキャパシタＣ１１〜Ｃ１４を含む。第１整合回路１４では、第１インダクタ部Ｌ１１の一端が第１パワーアンプ１１の出力端子１１２と接続され、第１インダクタ部Ｌ１１の他端が、第１インダクタ部Ｌ１２とキャパシタＣ１４との直列回路を介してアンテナスイッチ１９と接続されている。第１整合回路１４では、第１インダクタ部Ｌ１１、第１インダクタ部Ｌ１２及びキャパシタＣ１４が、第１パワーアンプ１１の出力端子１１２（出力用パッド電極１１２）に接続されている信号経路ＬＴ１上に設けられている。したがって、第１整合回路１４は、信号経路ＬＴ１上に設けられている直列インダクタ部として、第１インダクタ部Ｌ１１と第１インダクタＬ１２とを有している。第１整合回路１４では、信号経路ＬＴ１上の２つの第１インダクタ部Ｌ１１、Ｌ１２の間のノードＮ１１とグランドとの間に、キャパシタＣ１１と第１インダクタ部Ｌ１４との直列回路が接続されている。また、第１整合回路１４では、信号経路ＬＴ１上の２つの第１インダクタ部Ｌ１１、Ｌ１２の間のノードＮ１２とグランドとの間に、キャパシタＣ１２と第１インダクタ部Ｌ１５との直列回路が接続されている。また、第１整合回路１４では、信号経路ＬＴ１上の第１インダクタ部Ｌ１２とキャパシタＣ１４との間のノードＮ１３とグランドとの間に、キャパシタＣ１３と第１インダクタ部Ｌ１６との直列回路が接続されている。また、第１整合回路１４では、信号経路ＬＴ１上に設けられているキャパシタＣ１４とアンテナスイッチ１９との間のノードＮ４とグランドとの間に、第１インダクタ部Ｌ１３が接続されている。第１整合回路１４は、第１フィルタを兼ねている。第１フィルタは、第１周波数帯域の第１送信信号を通過させ、第１周波数帯域以外の信号を減衰させる。
【００３７】
上述の第２整合回路１５は、例えば、図３に示すように、少なくとも１つの第２インダクタ部Ｌ２１を含む。ここでは、第２整合回路１５は、複数（６つ）の第２インダクタ部Ｌ２１〜Ｌ２６を含む。また、第２整合回路１５は、図３に示すように、複数（５つ）のキャパシタＣ２１〜Ｃ２５を含む。第２整合回路１５では、第２インダクタ部Ｌ２１の一端が第２パワーアンプ１２の出力端子１２２と接続され、第２インダクタ部Ｌ２１の他端が、２つの第２インダクタ部Ｌ２２、Ｌ２３とキャパシタＣ２１との直列回路を介してバイパス端子Ｔ１５と接続されている。第２整合回路１５では、第２インダクタ部Ｌ２１〜Ｌ２３及びキャパシタＣ２１が、第２パワーアンプ１２の出力端子１２２（出力用パッド電極１２２）に接続されている信号経路ＬＴ２上に設けられている。したがって、第２整合回路１５は、信号経路ＬＴ２上に設けられている直列インダクタ部として、第２インダクタ部Ｌ２１と第２インダクタ部Ｌ２２と第２インダクタ部Ｌ２３とを有している。また、第２整合回路１５では、信号経路ＬＴ２上の２つの第２インダクタ部Ｌ２１、Ｌ２２の間のノードＮ２１とグランドとの間に、キャパシタＣ２２が接続されている。また、第２整合回路１５では、信号経路ＬＴ２上の２つの第２インダクタ部Ｌ２１、Ｌ２２の間のノードＮ２２とグランドとの間に、キャパシタＣ２３と第２インダクタ部Ｌ２４との直列回路がキャパシタＣ２２に並列接続されている。また、第２整合回路１５では、２つの第２インダクタ部Ｌ２２、Ｌ２３の間のノードＮ２３とグランドとの間に、キャパシタＣ２４と第２インダクタ部Ｌ２５との直列回路が接続されている。また、第２整合回路１５では、第２インダクタ部Ｌ２３とキャパシタＣ２１との間のノードＮ２４とグランドとの間に、キャパシタＣ２５と第２インダクタ部Ｌ２６との直列回路が接続されている。第２整合回路１５は、第２フィルタを兼ねている。第２フィルタは、第２周波数帯域の第２送信信号を通過させ、第２周波数帯域以外の信号を減衰させる。
【００３８】
第３整合回路１６は、例えば、複数（２つ）の第３インダクタ部と、複数（２つ）のキャパシタと、を含む。第３整合回路１６は、第３フィルタを兼ねている。第３フィルタは、第３周波数帯域の第３送信信号を通過させ、第３周波数帯域以外の信号を減衰させる。
【００３９】
なお、高周波モジュール１は、制御回路１００から第１パワーアンプ１１、第２パワーアンプ１２及び第３パワーアンプ１３それぞれにバイアス電圧を供給するための第１バイアス回路、第２バイアス回路及び第３バイアス回路を更に備えている。制御回路１００は、例えば、第１バイアス回路、第２バイアス回路及び第３バイアス回路それぞれを介して第１パワーアンプ１１、第２パワーアンプ１２及び第３パワーアンプ１３へ供給する動作電圧の電圧値を変えることにより第１パワーアンプ１１、第２パワーアンプ１２及び第３パワーアンプ１３を制御する。
【００４０】
（１．２）通信装置の回路構成
通信装置４００は、図４に示すように、ダイプレクサ３００と、高周波モジュール１（以下、第１高周波モジュール１ともいう）と、高周波モジュール２（以下、第２高周波モジュール２ともいう）と、を備える。また、通信装置４００は、信号処理回路４０１を更に備える。信号処理回路４０１は、第１送信信号及び第２送信信号を処理する。信号処理回路４０１は、ＲＦ信号処理回路４０２と、ベースバンド信号処理回路４０３と、を有する。
【００４１】
ダイプレクサ３００は、フィルタ３０１と、フィルタ３０２と、を有し、アンテナ２００に接続される。フィルタ３０１は、ローパスフィルタである。フィルタ３０２は、ハイパスフィルタである。
【００４２】
第１高周波モジュール１は、ダイプレクサ３００のフィルタ３０１と電気的に接続されている。よって、第１高周波モジュールは、フィルタ３０１を介してアンテナ２００と電気的に接続される。
【００４３】
第２高周波モジュール２は、ダイプレクサ３００のフィルタ３０２と電気的に接続されている。よって、第２高周波モジュールは、フィルタ３０２を介してアンテナ２００と電気的に接続される。
【００４４】
第１高周波モジュール１では、アンテナ端子Ｔ１０がフィルタ３０１と接続されている。
【００４５】
第１高周波モジュール１の複数の信号入力端子Ｔ１１〜Ｔ１３及び複数の信号出力端子Ｔ８１〜Ｔ８３は、信号処理回路４０１（のＲＦ信号処理回路４０２）と接続されている。
【００４６】
第２高周波モジュール２は、アンテナ端子Ｔ２０と、第４パワーアンプ２１を有する第４送信回路２１０と、信号入力端子Ｔ２１と、アンテナスイッチ２４と、を備える。また、第２高周波モジュール２は、送信経路ＭＴ１と、複数（図示例では、３つ）のデュプレクサ３１、３２、３３と、バンド切替スイッチ２２と、複数（図示例では、３つ）の信号出力端子Ｔ３１、Ｔ３２、Ｔ３３と、を備える。また、第２高周波モジュール２は、信号経路ＭＴ１に接続された中継端子Ｔ２５を更に備える。
【００４７】
アンテナ端子Ｔ２０は、ダイプレクサ３００のフィルタ３０２と接続されている。
【００４８】
第４パワーアンプ２１は、入力端子２１１及び出力端子２１２を有する。第４パワーアンプ２１は、入力端子２１１に入力された４Ｇ規格又は５Ｇ規格のミッドバンドの第４送信信号を増幅して出力端子２１２から出力する。第４送信信号は、４Ｇ規格又は５Ｇ規格に対応している第４周波数帯域の送信信号である。第４パワーアンプ２１の入力端子２１１は、信号入力端子Ｔ２１と接続されている。
【００４９】
アンテナスイッチ２４は、第４パワーアンプ２１の出力端子２１２とアンテナ端子Ｔ２０との間に設けられている。アンテナスイッチ２４は、アンテナ端子Ｔ２０と複数（図示例では、３つ）のデュプレクサ３１〜３３との間に設けられている。アンテナスイッチ２４は、１つの共通端子２４０と、複複（図示例では、４つ）の選択端子２４１〜２４４と、を有する。アンテナスイッチ２４の共通端子２４０は、アンテナ端子Ｔ２０と接続されている。アンテナスイッチ２４では、４つの選択端子２４１〜２４４のうち３つの選択端子２４１〜２４３が、３つのデュプレクサ３１〜３３に一対一に接続されており、残りの１つの選択端子２４４が送信経路ＭＴ１を介して中継端子Ｔ２５に接続されている。アンテナスイッチ２４は、例えば、スイッチＩＣ（Integrated Circuit）である。なお、アンテナスイッチ２４のアイソレーションは、例えば、２０ｄＢ〜３０ｄＢ程度である。
【００５０】
送信経路ＭＴ１は、アンテナスイッチ２４に接続されており、第１高周波モジュール１のバイパス端子Ｔ１５と接続される。より詳細には、送信経路ＭＴ１は、中継端子Ｔ２５を介して第１高周波モジュール１のバイパス端子Ｔ１５と接続される。
【００５１】
複数（３つ）のデュプレクサ３１、３２、３３のそれぞれは、アンテナ側端子Ａｘ４、Ａｘ５、Ａｘ６と、送信端子Ｔｘ４、Ｔｘ５、Ｔｘ６と、受信端子Ｒｘ４、Ｒｘ５、Ｒｘ６と、を有している。複数のデュプレクサ３１〜３３のアンテナ側端子Ａｘ４〜Ａｘ６は、アンテナスイッチ２４と接続されている。複数のデュプレクサ３１〜３３では、受信フィルタの出力端子が受信端子Ｒｘ４、Ｒｘ５、Ｒｘ６として用いられ、複数の信号出力端子Ｔ３１、Ｔ３２、Ｔ３３と接続されている。また、複数のデュプレクサ３１〜３３では、送信フィルタの入力端子が送信端子Ｔｘ４、Ｔｘ５、Ｔｘ６として用いられ、バンド切替スイッチ２２の選択端子２２１〜２２３と接続されている。また、複数のデュプレクサ３１〜３３では、送信フィルタの出力端子と受信フィルタの入力端子とに接続された端子（ＡＮＴ端子）がアンテナ側端子Ａｘ４、Ａｘ５、Ａｘ６として用いられ、アンテナスイッチ２４の選択端子２４１〜２４３と接続されている。
【００５２】
バンド切替スイッチ２２は、第４パワーアンプ２１の出力端子２１２と複数のデュプレクサ３１、３２、３３の送信端子Ｔｘ４、Ｔｘ５、Ｔｘ６との間に設けられている。バンド切替スイッチ２２は、複数のデュプレクサ３１〜３３のうち１つのデュプレクサを第４パワーアンプ２１の出力端子２１２に接続する。
【００５３】
複数（３つ）の信号出力端子Ｔ３１、Ｔ３２、Ｔ３３は、複数（３つ）のデュプレクサ３１、３２、３３の受信端子Ｒｘ４、Ｒｘ５、Ｒｘ６に一対一に接続されている。
【００５４】
ＲＦ信号処理回路４０２は、第１高周波モジュール１及び第２高周波モジュール２と接続されている。より詳細には、ＲＦ信号処理回路４０２は、第１高周波モジュール１の複数の信号入力端子Ｔ１１〜Ｔ１３及び複数の信号出力端子Ｔ８１〜Ｔ８３と接続されている。また、ＲＦ信号処理回路４０２は、第２高周波モジュール２の信号入力端子Ｔ２１及び複数の信号出力端子Ｔ３１〜Ｔ３３と接続されている。
【００５５】
ＲＦ信号処理回路４０２は、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）である。ＲＦ信号処理回路４０２は、複数の信号出力端子Ｔ８１〜Ｔ８３及び複数のミッドバンド用信号出力端子Ｔ３１〜Ｔ３３それぞれから出力された高周波信号（受信信号）に対する信号処理を行う。ＲＦ信号処理回路４０２は、アンテナ２００から第１高周波モジュール１又は第２高周波モジュール２を介して入力された高周波信号（受信信号）に対してダウンコンバート等の信号処理を行い、当該信号処理により生成された受信信号をベースバンド信号処理回路４０３へ出力する。
【００５６】
ベースバンド信号処理回路４０３は、例えばＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路４０３で処理された受信信号は、例えば、画像信号として画像表示のために、又は、音声信号として通話のために使用される。
【００５７】
また、ＲＦ信号処理回路４０２は、例えば、ベースバンド信号処理回路４０３から出力された送信信号に対してアップコンバート等の信号処理を行い、信号処理が行われた送信信号（高周波信号）を第１高周波モジュール１又は第２高周波モジュール２へ出力する。ベースバンド信号処理回路４０３は、例えば、通信装置４００の外部からの送信信号に対する所定の信号処理を行う。
【００５８】
通信装置４００は、バイパス経路１８０と、制御回路２０と、を更に備える。
【００５９】
バイパス経路１８０は、バイパス端子Ｔ１５と送信経路ＭＴ１とを電気的に接続している。より詳細には、バイパス経路１８０は、バイパス端子Ｔ１５と送信経路ＭＴ１に接続された中継端子Ｔ２５とを電気的に接続している。バイパス経路１８０は、例えば、第１高周波モジュール１と第２高周波モジュール２とが実装されたプリント配線板の配線導体を含む。この場合、通信装置４００は、その構成要素としてプリント配線板を含む。
【００６０】
制御回路２０は、複数のデュプレクサ３１〜３３及び信号経路ＭＴ１のうち１つがダイプレクサ３００のフィルタ３０２と接続されるようにアンテナスイッチ２４を切り替える。
【００６１】
通信装置４００では、第１送信信号の第１周波数帯域は、例えば、ＬＴＥ規格のＢａｎｄ１２の周波数帯域を含む。第２送信信号の第２周波数帯域は、例えば、ＧＳＭ１８００の周波数帯域及びＧＳＭ１９００の周波数帯域を含む。第３送信信号の第３周波数帯域は、例えば、ＧＳＭ８５０の周波数帯域及びＧＳＭ９００の周波数帯域を含む。第４送信信号の第４周波数帯域は、例えば、ＬＴＥ規格のＢａｎｄ３の周波数帯域を含む。第２高周波モジュール２の複数のデュプレクサ３１〜３３のうち１つ（デュプレクサ３１）は、４Ｇ規格又は５Ｇ規格に対応したデュプレクサであり、例えば、ＬＴＥ規格のＢａｎｄ３に対応したデュプレクサ又は５Ｇ  ＮＲのｎ８に対応したデュプレクサである。第２高周波モジュール２では、アンテナスイッチ２４と信号出力端子Ｔ３１との間の信号経路が受信経路ＭＲ１を構成している。したがって、通信装置４００は、Ｂａｎｄ８とＢａｎｄ３とのダウンリンク・キャリアアグリゲーション又はｎ８とＢａｎｄ３とのデュアルコネクティビティに対応することが可能となる。デュプレクサ３２は、４Ｇ規格又は５Ｇ規格に対応したデュプレクサであり、例えば、ＬＴＥ規格のＢａｎｄ１２に対応したデュプレクサである。また、デュプレクサ３３は、４Ｇ規格又は５Ｇ規格に対応したデュプレクサであり、例えば、ＬＴＥ規格のＢａｎｄ２０に対応したデュプレクサである。
【００６２】
（２）高周波モジュールの構造
以下、高周波モジュール１の構造について図１、図５Ａ、５Ｂ及び６を参照して説明する。なお、図５Ａは、後述のグランド層５２（図５Ｂ参照）の図示を省略した要部平面図である。また、図６の左半分は、図５ＢのＸ−Ｘ断面に対応する。
【００６３】
高周波モジュール１は、上述のように、第１パワーアンプ１１と、第１整合回路１４と、第２パワーアンプ１２と、第２整合回路１５と、を備える。また、高周波モジュール１は、例えば、図５Ａ、５Ｂ及び６に示すように、多層基板５を備える。多層基板５には、少なくとも第１パワーアンプ１１と第１整合回路１４と第２パワーアンプ１２と第２整合回路１５とが設けられている。第１パワーアンプ１１、第２パワーアンプ１２の各々は、半導体チップである。第１パワーアンプ１１及び第２パワーアンプ１２は、多層基板５に実装されている。
【００６４】
また、高周波モジュール１は、上述のバイパス端子Ｔ１５を更に備える。また、高周波モジュール１は、上述のように、第３パワーアンプ１３と、第３整合回路１６と、を有する。また、高周波モジュール１は、アンテナ端子Ｔ１０と、バンド切替スイッチ１７と、アンテナスイッチ１９と、を備える。
【００６５】
第３パワーアンプ１３は、半導体チップである。バンド切替スイッチ１７は、スイッチＩＣである。また、アンテナスイッチ１９は、スイッチＩＣである。第３パワーアンプ１３、バンド切替スイッチ１７及びアンテナスイッチ１９は、多層基板５に実装されている。また、制御回路１００を構成するＩＣは、多層基板５に実装されている。
【００６６】
多層基板５は、その厚さ方向Ｄ１において互いに反対側にある第１主面５０１及び第２主面５０２を有する。すなわち、多層基板５は、互いに対向する第１主面５０１及び第２主面５０２を有する。ここにおいて、第１主面５０１及び第２主面５０２の各々は、多層基板５の厚さ方向Ｄ１に交差する面である。多層基板５をその厚さ方向Ｄ１から見たときの外周形状は、長方形状である。
【００６７】
多層基板５は、複数の誘電体層及び複数の導体パターン層を含む多層基板である。複数の誘電体層及び複数の導体パターン層は、多層基板５の厚さ方向Ｄ１において積層されている。複数の導体パターン層は、それぞれ所定パターンに形成されている。複数の導体パターン層の各々は、多層基板５の厚さ方向に直交する一平面内において１つ又は複数の導体部を含む。多層基板５は、例えば、多層セラミック基板又はプリント配線板であり、誘電体基板５０を有する。誘電体基板５０は、複数の誘電体層を含む。誘電体基板５０は、電気絶縁性を有する。誘電体基板５０は、板状である。多層基板５の厚さ方向Ｄ１からの平面視において、誘電体基板５０及び多層基板５は、例えば、長方形状であるが、これに限らず、例えば、正方形状でもよい。
【００６８】
第１パワーアンプ１１及び第２パワーアンプ１２は、多層基板５の第１主面５０１に実装されている。第１パワーアンプ１１は、多層基板５のダイパッド５８上に配置されている。ダイパッド５８において誘電体基板５０側とは反対側の面は、第１主面５０１の一部を構成する。ダイパッド５８は、導電性を有する。
【００６９】
高周波モジュール１では、第１整合回路１４の第１インダクタ部Ｌ１１が、多層基板５中に設けられている（内層されている）内層インダクタ部５１を有する。内層インダクタ部５１は、多層基板５の第１主面５０１と第２主面５０２との間に位置し、かつ、第１主面５０１及び第２主面５０２から離れている。内層インダクタ部５１の材料は、導電性材料である。ここにおいて、第１インダクタ部Ｌ１１は、第１整合回路１４の複数の第１インダクタ部Ｌ１１〜Ｌ１６のうち第１パワーアンプ１１の出力用パッド電極１１２に接続されている信号経路ＬＴ１において出力用パッド電極１１２に最も近い直列インダクタ部である。「出力用パッド電極１１２に最も近い」とは、出力用パッド電極１１２に回路的に最も近いことを意味する。
【００７０】
第１インダクタ部Ｌ１１は、内層インダクタ部５１に加えて、ボンディングワイヤＷ１と、導体部５４と、ビア導体５５と、ビア導体５６と、導体部５７の一部と、を含んでいる。ここにおいて、導体部５７の一部は、例えば、導体部５７のうちビア導体５６との接続箇所と、導体部５７のうちキャパシタＣ１１が接続されているノードＮ１１との間の部分である。ノードＮ１１は、複数のノードＮ１１〜Ｎ１４のうち第１パワーアンプ１１の出力用パッド電極１１２に接続された信号経路ＬＴ１上において出力用パッド電極１１２に回路的に最も近いノードである。ただし、実施形態１に係る高周波モジュール１では、第１インダクタ部Ｌ１１とノードＮ１１とのうち第１インダクタ部Ｌ１１のほうが回路的に第１パワーアンプ１１の出力用パッド電極１１２に近い。
【００７１】
内層インダクタ部５１の材料は、例えば、導体部５４、ビア導体５５、ビア導体５６及び導体部５７と同じ材料であるが、異なる材料であってもよい。
【００７２】
内層インダクタ部５１は、例えば、多層基板５の厚さ方向Ｄ１からの平面視でＣ字状である。内層インダクタ部５１は、第１端５１１及び第２端５１２を有する。図５Ａ及び５Ｂの例では、内層インダクタ部５１のターン数は、１に満たないが、これに限らず、１以上であってもよい。内層インダクタ部５１は、３次元の螺旋状であってもよいし、２次元の螺旋状（多層基板５の厚さ方向Ｄ１からの平面視で渦巻状）であってもよい。また、内層インダクタ部５１は、多層基板５の厚さ方向Ｄ１からの平面視でメアンダ状であってもよい。
【００７３】
ボンディングワイヤＷ１は、第１パワーアンプ１１の出力用パッド電極１１２と多層基板５の第１主面５０１上の導体部５４とを接続しているワイヤ（金属細線）である。ボンディングワイヤＷ１の材料は、例えば、金、アルミニウム合金、銅等である。
【００７４】
導体部５４は、多層基板５の第１主面５０１上においてダイパッド５８に隣接している。
【００７５】
ビア導体５５は、柱状（図示例では、円柱状）である。ビア導体５５は、多層基板５の厚さ方向Ｄ１からの平面視で導体部５４及び内層インダクタ部５１の第１端５１１に重複している。ビア導体５５は、導体部５４と内層インダクタ部５１の第１端５１１との間に介在しており、導体部５４と内層インダクタ部５１の第１端５１１と電気的に接続している。
【００７６】
ビア導体５６は、多層基板５の厚さ方向Ｄ１からの平面視で導体部５７及び内層インダクタ部５１の第２端５１２に重複している。ビア導体５６は、導体部５７と内層インダクタ部５１の第２端５１２との間に介在しており、導体部５７と内層インダクタ部５１の第２端５１２と電気的に接続している。
【００７７】
導体部５７は、導体部５４から見て第１パワーアンプ１１側とは反対側に位置している。導体部５７は、導体部５４から離れている。
【００７８】
図２に示した第１整合回路１４の第１インダクタ部Ｌ１２〜Ｌ１６は、例えば、多層基板５の第１主面５０１に実装されているが、これに限らず、多層基板５中に設けられていてもよい。第１整合回路１４の第１インダクタ部Ｌ１２〜Ｌ１６の各々は、例えば、多層基板５の第１主面５０１に実装されるチップインダクタを含む。これに対して、第１インダクタ部Ｌ１１は、チップインダクタのように多層基板５に実装される電子部品を含まない。
【００７９】
また、第１整合回路１４の複数のキャパシタＣ１１〜Ｃ１４の各々は、例えば、チップキャパシタであり、多層基板５の第１主面５０１に実装されている。
【００８０】
高周波モジュール１では、第２パワーアンプ１２は、多層基板５の第１主面５０１に実装されている。より詳細には、第２パワーアンプ１２は、多層基板５にフリップチップ実装されている。ここにおいて、第２パワーアンプ１２の出力用パッド電極１２２は、バンプＢ１２２を介して多層基板５のランドＥ１２２と接続されている。バンプＢ１２２は、導電性を有する。バンプＢ１２２の材料は、例えば、Ａｕ、Ｃｕ、はんだ等である。
【００８１】
図３に示した第２整合回路１５の第２インダクタ部Ｌ２１〜Ｌ２６は、例えば、多層基板５の第１主面５０１に実装されている。第２整合回路１５の第２インダクタ部Ｌ２１は、例えば、多層基板５の第１主面５０１に実装されるチップインダクタ６５を含む。また、第２整合回路１５の第２インダクタ部Ｌ２２〜Ｌ２６の各々は、例えば、多層基板５の第１主面５０１に実装されるチップインダクタを含む。また、第２整合回路１５の複数のキャパシタＣ２１〜Ｃ２５の各々は、例えば、チップキャパシタであり、多層基板５の第１主面５０１に実装されている。
【００８２】
第２整合回路１５の第２インダクタ部Ｌ２１は、多層基板５の厚さ方向Ｄ１からの平面視で第２パワーアンプ１２を基準として第１整合回路１４の第１インダクタ部Ｌ１１側とは反対側に位置している。第２整合回路１５の第２インダクタ部Ｌ２１は、第２整合回路１５の複数の第２インダクタ部Ｌ２１〜Ｌ２６のうち第２パワーアンプ１２の出力用パッド電極１２２に接続されている信号経路ＬＴ２において出力用パッド電極１２２に最も近い直列インダクタ部である。「出力用パッド電極１２２に最も近い」とは、出力用パッド電極１１２に回路的に最も近いことを意味する。
【００８３】
また、第３整合回路１６の複数の第３インダクタ部の各々は、例えば、チップインダクタを含む。また、第３整合回路１６の複数のキャパシタの各々は、チップキャパシタである。第３整合回路１６の複数の第３インダクタ部及び複数のキャパシタは、多層基板５に実装されている。
【００８４】
多層基板５は、グランド層５２（図５Ｂ及び６参照）を有する。グランド層５２は、第１主面５０１と第２主面５０２との間で第１主面５０１及び第２主面５０２から離れて位置しており、多層基板５の厚さ方向Ｄ１からの平面視で内層インダクタ部５１と少なくとも一部重複する。図５Ｂの例では、グランド層５２は、多層基板５の厚さ方向Ｄ１からの平面視で内層インダクタ部５１の略全長にわたって内層インダクタ部５１と重なる。グランド層５２は、例えば、上述の複数の導体パターン層のうちの１つの導体パターン層により構成されている。
【００８５】
また、グランド層５２は、多層基板５の厚さ方向Ｄ１からの平面視で内層インダクタ部５１よりも広い範囲に形成されている。ここにおいて、多層基板５の厚さ方向Ｄ１からの平面視で、グランド層５２の外周の内側に、内層インダクタ部５１が位置している。
【００８６】
グランド層５２は、内層インダクタ部５１から見て第１主面５０１と第２主面５０２とのうち第２パワーアンプ１２が実装されている主面である第１主面５０１側に位置している。つまり、多層基板５の厚さ方向Ｄ１において、第１主面５０１とグランド層５２における内層インダクタ部５１側の面との距離は、第１主面５０１と内層インダクタ部５１との最短距離よりも短い。
【００８７】
グランド層５２は、図示しないビア導体等を介してダイパッド５８と電気的に接続されている。グランド層５２は、高周波モジュール１の使用時等において、例えば、グランド電位を与えられる導体部である。
【００８８】
グランド層５２には、多層基板５の厚さ方向Ｄ１において貫通している複数の孔５２１（図５Ｂ参照）が設けられている。これにより、例えば、グランド層５２と多層基板５中の導体部分（内層インダクタ部５１を含む）との容量結合を抑制することができる。複数の孔５２１の各々の開口形状は、円形状である。複数の孔５２１の各々の内径は、内層インダクタ部５１の線幅よりも狭い。複数の孔５２１の各々の内径は、例えば、設計時に第１送信信号の周波数に応じて適宜決めればよく、第１送信信号の周波数が低いほど大きくできる。複数の孔５２１の開口形状は、円形状に限らず、例えば、多角形状であってもよい。
【００８９】
また、グランド層５２は、多層基板５の厚さ方向Ｄ１で第１インダクタ部Ｌ１１の有する内層インダクタ部５１と第２インダクタ部Ｌ２１の有するチップインダクタ６５との間に位置し、かつ、厚さ方向Ｄ１からの平面視で内層インダクタ部５１と少なくとも一部重複する。ここにおいて、第２インダクタ部Ｌ２１は、第２整合回路１５の複数の第２インダクタ部Ｌ２１〜Ｌ２６のうち信号経路ＬＴ２上において第２パワーアンプ１２の出力用パッド電極１２２に最も近いインダクタ部である。信号経路ＬＴ２は、第２パワーアンプ１２の出力用パッド電極１２２に接続されている信号経路である。
【００９０】
また、高周波モジュール１では、内層インダクタ部５１とグランド層５２との距離が、第２整合回路１５の第２インダクタ部Ｌ２１とグランド層５２との距離よりも短い。
【００９１】
また、高周波モジュール１では、多層基板５の厚さ方向からの平面視で、ボンディングワイヤＷ１を含む第１インダクタ部Ｌ１１が、第１パワーアンプ１１を基準として第２パワーアンプ１２及び第２インダクタ部Ｌ２１側とは反対側に位置している。
【００９２】
なお、高周波モジュール１では、アンテナ端子Ｔ１０、信号入力端子Ｔ１１〜Ｔ１３、バイパス端子Ｔ１５及び複数の信号出力端子Ｔ８１〜Ｔ８３のそれぞれが外部接続端子として多層基板５の第２主面５０２側において多層基板５から突出して設けられている。また、高周波モジュール１では、グランド層５２にビア導体等を介して接続されたグランド端子が外部接続端子として多層基板５の第２主面５０２側において多層基板５から突出して設けられている。
【００９３】
また、高周波モジュール１は、多層基板５の第１主面５０１側において、多層基板５に実装されている複数の電子部品を覆うカバー層を更に備えていてもよい。ここにおいて、複数の電子部品は、上述の第１パワーアンプ１１、第２パワーアンプ１２、及び第２整合回路１５の第２インダクタ部Ｌ２１を含む。また、複数の電子部品は、第３パワーアンプ１３、第１整合回路１４の第１インダクタ部Ｌ１２〜Ｌ１６及びキャパシタＣ１１〜Ｃ１４、第２整合回路１５の第２インダクタ部Ｌ２２〜Ｌ２６及びキャパシタＣ２１〜Ｃ２５、第３整合回路１６の複数の第３インダクタ部及び複数のキャパシタ、複数のデュプレクサ８１〜８３、アンテナスイッチ１９、バンド切替スイッチ１７、制御回路１００等を含む。
【００９４】
カバー層は、電気絶縁性を有する。カバー層は、複数の電子部品等を封止している。また、カバー層は、ボンディングワイヤＷ１も封止している。カバー層の材料は、例えば、電気絶縁性の樹脂（例えば、エポキシ樹脂）である。
【００９５】
また、実施形態１に係る高周波モジュール１は、カバー層を覆っているシールド層を更に備えていてもよい。シールド層の材料は、例えば、金属である。
【００９６】
（３）効果
ところで、４Ｇ規格のローバンドに対応したパワーアンプ（第１パワーアンプ）と、２Ｇ規格のミッドバンドに対応するパワーアンプ（第２パワーアンプ）と、を備え、第１パワーアンプと第２パワーアンプとを同時使用可能な高周波モジュールが要求されることがある。
【００９７】
また、４Ｇ規格のローバンドに対応したパワーアンプと、２Ｇ規格のミッドバンドに対応するローノイズアンプと、を備え、パワーアンプとローノイズアンプとを同時使用可能な高周波モジュールが要求されることがある。
【００９８】
しかしながら、高周波モジュールでは、送信信号の高調波の一つである２倍波の周波数が第２周波数帯域と重複する場合、この高調波（の不要輻射）が第２周波数帯域に対応する信号経路に飛び移ってしまう。例えば、４Ｇ規格のローバンドの周波数帯域（第１周波数帯域）をＢａｎｄ１２とし、２Ｇ規格のミッドバンドの周波数帯域（第２周波数帯域）をＢａｎｄ４とし、同時使用した場合、Ｂａｎｄ１２の送信信号の高調波の一つである２倍波の周波数が第２周波数帯域と重複するので、この高調波（の不要輻射）が第２周波数帯域に対応する信号経路に飛び移ってしまう。この信号経路に例えばローノイズアンプがつながっているような場合には、ローノイズアンプを含む受信回路の受信性能を劣化させることがあった。
【００９９】
実施形態１に係る高周波モジュール１では、第１パワーアンプ１１は、第１周波数帯域の第１送信信号を増幅して出力用パッド電極１１２から出力する。第１整合回路１４は、複数の第１インダクタ部Ｌ１１〜Ｌ１６を含み、第１パワーアンプ１１の出力用パッド電極１１２に接続されている。第２パワーアンプ１２は、第１周波数帯域よりも高い第２周波数帯域の第２送信信号を増幅して出力する。第２整合回路１５は、少なくとも１つの第２インダクタ部Ｌ２１を含み、第２パワーアンプ１２の出力側（第２パワーアンプ１２の出力用パッド電極１２２）に接続されている。多層基板５は、第１パワーアンプ１１と第１整合回路１４と第２パワーアンプ１２と第２整合回路１５とが設けられている。第１整合回路１４の複数の第１インダクタ部Ｌ１１〜Ｌ１６のうち第１パワーアンプ１１の出力用パッド電極１１２に最も近い第１インダクタ部Ｌ１１は、多層基板５中に設けられている（内層されている）内層インダクタ部５１を有する。
【０１００】
実施形態１に係る高周波モジュール１は、第１整合回路１４の第１インダクタ部Ｌ１１と第２整合回路１５の第２インダクタ部Ｌ２１との結合（磁気結合）を抑制可能となる。
【０１０１】
実施形態１に係る高周波モジュール１では、４Ｇ規格又は５Ｇ規格のローバンド用のパワーアンプである第１パワーアンプ１１の出力側の不要輻射が２Ｇ規格のミッドバンド用のパワーアンプである第２パワーアンプ１２の出力側に飛び移るのを抑制可能となる。ここにおいて、実施形態１に係る高周波モジュール１では、４Ｇ規格又は５Ｇ規格のローバンドに対応した第１パワーアンプ１１を使って例えばＢａｎｄ１２の第１送信信号を送信するときに第１整合回路１４のインダクタ部Ｌ１１から放射される不要輻射（第１送信信号の高調波）が２Ｇ規格のミッドバンドに対応した第２パワーアンプ１２の出力側の第２整合回路１５の第２インダクタ部Ｌ２１に飛びつくのを抑制することが可能となる。つまり、高周波モジュール１では、第１整合回路１４の第１インダクタ部Ｌ１１と第２整合回路１５の第２インダクタ部Ｌ２１との磁気結合により不要輻射が飛び移る、ことを抑制することが可能となる。
【０１０２】
また、実施形態１に係る高周波モジュール１では、第２インダクタ部Ｌ２１は、多層基板５の第１主面５０１と第２主面５０２とのいずれかに実装されているチップインダクタ６５を有する。多層基板５は、多層基板５の厚さ方向Ｄ１で内層インダクタ部５１とチップインダクタ６５との間に位置し、かつ、厚さ方向Ｄ１からの平面視で内層インダクタ部５１と少なくとも一部重複するグランド層５２を有する。これにより、実施形態１に係る高周波モジュール１は、内層インダクタ部５１から放射される不要輻射（第１送信信号の高調波）が第２整合回路１５の少なくとも１つの第２インダクタ部Ｌ２１に飛び移るのを抑制可能となる。
【０１０３】
また、実施形態１に係る高周波モジュール１では、多層基板５の厚さ方向からの平面視で、ボンディングワイヤＷ１を含む第１インダクタ部Ｌ１１が、第１パワーアンプ１１を基準として第２パワーアンプ１２及び第２インダクタ部Ｌ２１側とは反対側に位置している。これにより、実施形態１に係る高周波モジュール１では、第１パワーアンプ１１の出力用パッド電極１１２に接続されているボンディングワイヤＷ１からの不要輻射が第２整合回路１５の第２インダクタ部Ｌ２１へ到達しにくくなる。
【０１０４】
また、実施形態１に係る高周波モジュール１は、バイパス端子Ｔ１５を更に備える。バイパス端子Ｔ１５は、第２整合回路１５を介して第２パワーアンプ１２に接続されており、外部（第２高周波モジュール２）へ第２パワーアンプ１２からの第２送信信号を出力するための端子である。これにより、実施形態１に係る高周波モジュール１では、第２高周波モジュール２において第２周波数帯域の信号を受信する受信経路ＭＲ１のデュプレクサや、受信経路ＭＲ１に接続されているローノイズアンプ等の受信回路の受信性能の劣化を抑制することが可能となる。
【０１０５】
また、実施形態１に係る高周波モジュール１は、アンテナスイッチ１９と、受信フィルタと、を更に備える。アンテナスイッチ１９は、第１パワーアンプ１１の出力端子１１２及び第３パワーアンプ１３の出力端子１３２とアンテナ端子Ｔ１０との間に設けられている。受信フィルタは、アンテナスイッチ１９と第１整合回路１４との間に設けられており、４Ｇ規格又は５Ｇ規格のローバンドに対応する。つまり、受信フィルタは、４Ｇ規格又は５Ｇ規格に対応している第１周波数帯域の受信信号を通過させる。これにより、実施形態１に係る通信装置４００では、例えば、Ｂａｎｄ１２とＢａｎｄ３との同時通信（ここでは、２ダウンリンク・キャリアアグリゲーション）を行う場合、Ｂａｎｄ１２の高調波がバイパス端子Ｔ１５を介して第２高周波モジュール２のデュプレクサ３１に流入するのを抑制でき、通信性能の向上を図ることが可能となる。同時通信はキャリアアグリゲーションに限らず、例えば、デュアルコネクティビティであってもよい。デュアルコネクティビティを行う場合の２つのバンドの組み合わせとしては、例えば、ｎ８（Ｂａｎｄ８）とＢａｎｄ３との組み合わせ、ｎ２８（Ｂａｎｄ２８）とＢａｎｄ１との組み合わせ等がある。
【０１０６】
なお、通信装置４００は、２Ｇ規格のミッドバンドの送信と、４Ｇ又は５Ｇの規格のミッドバンドの受信と、を同時に行わない。
【０１０７】
（実施形態２）
以下、実施形態２に係る高周波モジュール１ａについて、図７を参照して説明する。実施形態２に係る高周波モジュール１ａに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
【０１０８】
実施形態２に係る高周波モジュール１ａでは、第２パワーアンプ１２は、多層基板５のダイパッド５９上に配置されている。ダイパッド５９において誘電体基板５０側とは反対側の面は、第１主面５０１の一部を構成する。ダイパッド５９は、導電性を有する。
【０１０９】
高周波モジュール１ａでは、第２整合回路１５の第２インダクタ部Ｌ２１が、多層基板５中に設けられている（内層されている）第２内層インダクタ部５３を有する。第２内層インダクタ部５３は、多層基板５の第１主面５０１と第２主面５０２との間に位置し、かつ、第１主面５０１及び第２主面５０２から離れている。第２内層インダクタ部５３の材料は、導電性材料である。ここにおいて、第２インダクタ部Ｌ２１は、第２整合回路１５の複数の第２インダクタ部Ｌ２１〜Ｌ２６のうち第２パワーアンプ１２の出力用パッド電極１２２に接続されている信号経路ＬＴ２において出力用パッド電極１２２に最も近い直列インダクタ部である。
【０１１０】
第２インダクタ部Ｌ２１は、第２内層インダクタ部５３に加えて、ボンディングワイヤＷ２と、導体部６０と、ビア導体６１と、ビア導体６２と、導体部６３の一部と、を含んでいる。ここにおいて、導体部６３の一部は、例えば、導体部６３のうちビア導体６２との接続箇所と、導体部６３のうちキャパシタＣ２２（図３参照）が接続されているノードＮ２１との間の部分である。ノードＮ２１は、複数のノードＮ２１〜Ｎ２４のうち第２パワーアンプ１２の出力用パッド電極１２２に接続された信号経路ＬＴ２上において出力用パッド電極１２２に回路的に最も近いノードである。ただし、実施形態２に係る高周波モジュール１ａでは、第２インダクタ部Ｌ２１とノードＮ２１とのうち第２インダクタ部Ｌ２１のほうが回路的に第２パワーアンプ１２の出力用パッド電極１２２に近い。
【０１１１】
第２内層インダクタ部５３の材料は、例えば、導体部６０、ビア導体６１、ビア導体６２及び導体部６３と同じ材料であるが、異なる材料であってもよい。
【０１１２】
第２内層インダクタ部５３は、例えば、多層基板５の厚さ方向Ｄ１からの平面視で渦巻状（２次元の螺旋状）である。第２内層インダクタ部５３は、第１端５３１及び第２端を有する。第２内層インダクタ部５３は、多層基板５の厚さ方向Ｄ１からの平面視でＣ字状であってもよいし、メアンダ状であってもよい。また、第２内層インダクタ部５３は、３次元の螺旋状であってもよい。
【０１１３】
ボンディングワイヤＷ２は、第２パワーアンプ１２の出力用パッド電極１２２と多層基板５の第１主面５０１上の導体部６０とを接続しているワイヤ（金属細線）である。ボンディングワイヤＷ２の材料は、例えば、金、アルミニウム合金、銅等である。
【０１１４】
導体部６０は、多層基板５の第１主面５０１上においてダイパッド５９に隣接している。
【０１１５】
ビア導体６１は、柱状（図示例では、円柱状）である。ビア導体６１は、多層基板５の厚さ方向Ｄ１からの平面視で導体部６０及び第２内層インダクタ部５３の第１端５３１に重複している。ビア導体６１は、導体部６０と第２内層インダクタ部５３の第１端５３１との間に介在しており、導体部６０と第２内層インダクタ部５３の第１端５３１と電気的に接続している。
【０１１６】
ビア導体６２は、多層基板５の厚さ方向Ｄ１からの平面視で導体部６３及び第２内層インダクタ部５３の第２端に重複している。ビア導体６２は、導体部６３と第２内層インダクタ部５３の第２端との間に介在しており、導体部６３と第２内層インダクタ部５３の第２端と電気的に接続している。
【０１１７】
導体部６３は、導体部６０から見て第２パワーアンプ１２側とは反対側に位置している。導体部６３は、導体部６０から離れている。
【０１１８】
実施形態２に係る高周波モジュール１ａは、実施形態１に係る高周波モジュール１と同様、第１整合回路１４の第１インダクタ部Ｌ１１と第２整合回路１５の第２インダクタ部Ｌ２１との結合（磁気結合）を抑制可能となる。要するに、実施形態２に係る高周波モジュール１ａは、４Ｇ規格又は５Ｇ規格のローバンド用のパワーアンプである第１パワーアンプ１１の出力側の不要輻射が２Ｇ規格のミッドバンド用のパワーアンプである第２パワーアンプ１２の出力側に飛び移るのを抑制可能となる。実施形態１に係る通信装置４００の第１高周波モジュール１の代わりに、高周波モジュール１ａを採用してもよい。
【０１１９】
また、実施形態２に係る高周波モジュール１ａでは、第２インダクタ部Ｌ２１は、多層基板５中に第１整合回路１４の内層インダクタ部５１である第１内層インダクタ部とは別に設けられている（内層されている）第２内層インダクタ部５３を有する。第１内層インダクタ部（内層インダクタ部５１）と第２内層インダクタ部５３とが多層基板５の厚さ方向Ｄ１において互いに異なる位置にある。実施形態２に係る高周波モジュール１ａにおける多層基板５では、グランド層５２は、厚さ方向Ｄ１で第１内層インダクタ部（内層インダクタ部５１）と第２内層インダクタ部５３との間に位置し、かつ、厚さ方向Ｄ１からの平面視で第１内層インダクタ部（内層インダクタ部５１）と少なくとも一部重複する。これにより、実施形態２に係る高周波モジュール１ａは、第１整合回路１４の第１内層インダクタ部（内層インダクタ部５１）から放射される不要輻射（第１送信信号の高調波）が第２整合回路１５の少なくとも１つの第２インダクタ部Ｌ２１の有する第２内層インダクタ部５３に飛び移るのを抑制可能となる。
【０１２０】
（実施形態３）
以下、実施形態３に係る高周波モジュール１ｂについて、図８を参照して説明する。実施形態３に係る高周波モジュール１ｂに関し、実施形態１に係る高周波モジュール１と同様の構成要素については、同一の符号を付して説明を省略する。
【０１２１】
実施形態３に係る高周波モジュール１ｂは、第１パワーアンプ１１が多層基板５にフリップチップ実装されている点で、実施形態１に係る高周波モジュール１と相違する。
【０１２２】
実施形態３に係る高周波モジュール１ｂでは、第１パワーアンプ１１の出力用パッド電極１１２が、バンプＢ１１２を介して多層基板５の第１主面５０１上の導体部５４と接続されている。バンプＢ１１２は、導電性を有する。バンプＢ１１２の材料は、例えば、Ａｕ、Ｃｕ、はんだ等である。
【０１２３】
実施形態３に係る高周波モジュール１ｂでは、第１整合回路１４の第１インダクタ部Ｌ１１が、実施形態１に係る高周波モジュール１の第１整合回路１４におけるボンディングワイヤＷ１の代わりにバンプＢ１１２を含んでいる。つまり、実施形態３に係る高周波モジュール１ｂでは、第１インダクタ部Ｌ１１が、内層インダクタ部５１、導体部５４、ビア導体５５、ビア導体５６及び導体部５７の一部の他にバンプＢ１１２を含んでいる。
【０１２４】
実施形態３に係る高周波モジュール１ｂは、実施形態１に係る高周波モジュール１と同様、第１整合回路１４の第１インダクタ部Ｌ１１と第２整合回路１５の第２インダクタ部Ｌ２１との結合（磁気結合）を抑制可能となる。要するに、実施形態３に係る高周波モジュール１ｂは、４Ｇ規格又は５Ｇ規格のローバンド用のパワーアンプである第１パワーアンプ１１の出力側の不要輻射が２Ｇ規格のミッドバンド用のパワーアンプである第２パワーアンプ１２の出力側に飛び移るのを抑制可能となる。実施形態１に係る通信装置４００の第１高周波モジュール１の代わりに、高周波モジュール１ｂを採用してもよい。
【０１２５】
また、実施形態３に係る高周波モジュール１ｂでは、グランド層５２は、多層基板５の厚さ方向Ｄ１からの平面視で、第１パワーアンプ１１と第２パワーアンプ１２との間に位置している。これにより、実施形態３に係る高周波モジュール１ｂは、実施形態１に係る高周波モジュール１と比べて多層基板５の平面視での小型化を図れる。また、実施形態３に係る高周波モジュール１ｂは、実施形態１に係る高周波モジュール１におけるボンディングワイヤＷ１が不要なので、実施形態１に係る高周波モジュール１と比べて、多層基板５の厚さ方向Ｄ１における低背化を図れる。
【０１２６】
（実施形態４）
以下、実施形態４に係る高周波モジュール１ｃについて、図９を参照して説明する。実施形態４に係る高周波モジュール１ｃに関し、実施形態３に係る高周波モジュール１ｂと同様の構成要素については、同一の符号を付して説明を省略する。
【０１２７】
実施形態４に係る高周波モジュール１ｃは、第２パワーアンプ１２が多層基板５の第２主面５０２に実装されている点で、実施形態３に係る高周波モジュール１ｂと相違する。すなわち、実施形態４に係る高周波モジュール１ｃでは、第１パワーアンプ１１が多層基板５の第１主面５０１に実装されている一方で、第２パワーアンプ１２が多層基板５の第２主面５０２に実装されている。
【０１２８】
グランド層５２は、内層インダクタ部５１から見て第１主面５０１と第２主面５０２とのうち第２パワーアンプ１２が実装されている主面である第２主面５０２側に位置している。つまり、多層基板５の厚さ方向Ｄ１において、第２主面５０２とグランド層５２における内層インダクタ部５１側の面との距離は、第２主面５０２と内層インダクタ部５１との最短距離よりも短い。
【０１２９】
実施形態４に係る高周波モジュール１ｃは、実施形態３に係る高周波モジュール１ｂと同様、第１整合回路１４の第１インダクタ部Ｌ１１と第２整合回路１５の第２インダクタ部Ｌ２１との結合（磁気結合）を抑制可能となる。要するに、実施形態４に係る高周波モジュール１ｃは、４Ｇ規格又は５Ｇ規格のローバンド用のパワーアンプである第１パワーアンプ１１の出力側の不要輻射が２Ｇ規格のミッドバンド用のパワーアンプである第２パワーアンプ１２の出力側に飛び移るのを抑制可能となる。実施形態１に係る通信装置４００の高周波モジュール１の代わりに、高周波モジュール１ｃを採用してもよい。
【０１３０】
（実施形態５）
以下、実施形態５に係る高周波モジュール１ｄについて、図１０及び１１を参照して説明する。実施形態５に係る高周波モジュール１ｄに関し、実施形態３に係る高周波モジュール１ｂと同様の構成要素については、同一の符号を付して説明を適宜省略する。また、実施形態５に係る高周波モジュール１ｄを備える通信装置４００ｄに関し、実施形態１に係る高周波モジュール１を備える通信装置４００と同様の構成要素については、同一の符号を付して説明を適宜省略する。
【０１３１】
実施形態５に係る高周波モジュール１ｄは、図１０に示すように、パワーアンプ１１と、第１整合回路１４と、ローノイズアンプ１０と、第２整合回路１８と、を備える。
【０１３２】
パワーアンプ１１は、入力端子１１１及び出力端子１１２（以下、出力用パッド電極１１２ともいう）を有し、第１周波数帯域の送信信号を増幅して出力用パッド電極１１２から出力する。
【０１３３】
第１整合回路１４は、パワーアンプ１１の出力用パッド電極１１２に接続されている。つまり、第１整合回路１４は、出力整合回路である。第１整合回路１４は、第１整合回路１４の前段に設けられる回路の出力インピーダンスと第１整合回路１４の後段に設けられる回路の入力インピーダンスとを整合させるためのインピーダンスマッチング回路である。より詳細には、第１整合回路１４は、パワーアンプ１１から見たアンテナ端子Ｔ１０側の、第１送信信号の基本周波数でのインピーダンス（パワーアンプ１１の出力インピーダンス）を例えば５０Ωに調整する。
【０１３４】
ローノイズアンプ１０は、入力端子１０１（以下、入力用パッド電極１０１ともいう）及び出力端子１０２を有し、第１周波数帯域よりも高い第２周波数帯域の受信信号を増幅して出力する。
【０１３５】
第２整合回路１８は、ローノイズアンプ１０の入力用パッド電極１０１に接続されている。つまり、第２整合回路１８は、入力整合回路である。第２整合回路１８は、ローノイズアンプ１０の入力用パッド電極１０１とアンテナ端子Ｔ１０との間に設けられている。第２整合回路１８は、第２整合回路１８の前段に設けられる回路の出力インピーダンスと第２整合回路１８の入力インピーダンスとを整合させるためのインピーダンスマッチング回路である。より詳細には、第２整合回路１８は、ローノイズアンプ１０から見たアンテナ端子Ｔ１０側の、受信信号の基本周波数でのインピーダンス（ローノイズアンプ１０の入力インピーダンス）を例えば５０Ωに調整する。
【０１３６】
また、実施形態５に係る高周波モジュール１ｄは、アンテナスイッチ７を更に備える。アンテナスイッチ７は、１つの共通端子７０と、複数（図示例では、２つ）の選択端子７１、７２と、を有する。
【０１３７】
アンテナスイッチ７は、アンテナ端子Ｔ１０と第１整合回路１４及び第２整合回路１８との間に設けられている。アンテナスイッチ７では、２つの選択端子７１、７２のうち１つの選択端子７１が第１整合回路１４に接続されており、残りの１つの選択端子７２が第２整合回路１８に接続されている。アンテナスイッチ７は、例えば、スイッチＩＣ（Integrated Circuit）である。
【０１３８】
高周波モジュール１ｄでは、例えば、パワーアンプ１１、ローノイズアンプ１０及びアンテナスイッチ７は、信号処理回路４０１ｄによって制御されるが、これに限らない。例えば、高周波モジュール１ｄは、外部（例えば、信号処理回路４０１ｄ）からの制御信号に基づいてパワーアンプ１１、ローノイズアンプ１０及びアンテナスイッチ７を制御する制御回路を備えていてもよい。制御回路は、例えば、ＩＣ（Integrated Circuit）である。
【０１３９】
高周波モジュール１ｄは、パワーアンプ１１を利用した通信とローノイズアンプ１０を利用した通信との同時通信を行う。高周波モジュール１ｄは、例えば、Ｂａｎｄ８の送信信号の送信と、Ｂａｎｄ３の受信信号の受信とを同時に行うことができる。同時通信は、キャリアグリゲーションでもよいし、デュアルコネクティビティでもよい。
【０１４０】
第１整合回路１４は、実施形態１に係る高周波モジュール１と同じであり、図２に示すように、複数（図示例では、６つ）の第１インダクタ部Ｌ１１〜Ｌ１６を含む。また、第１整合回路１４は、図２に示すように、複数（図示例では、４つ）のキャパシタＣ１１〜Ｃ１４を含む。第１整合回路１４は、第１フィルタを兼ねている。第１フィルタは、第１周波数帯域の送信信号を通過させ、第１周波数帯域以外の信号を減衰させる。
【０１４１】
第２整合回路１８は、ローノイズアンプ１０の入力用パッド電極１０１に接続された少なくとも１つの第２インダクタ部Ｌ６１（図１１参照）を含む。第２インダクタ部Ｌ６１は、第２整合回路１８に含まれる複数の第２インダクタ部のうち入力用パッド電極１０１に接続されている信号経路ＬＴ４上において入力用パッド電極１０１に最も近いインダクタ部である。「入力用パッド電極１０１に最も近い」とは、入力用パッド電極１０１に回路的に最も近いことを意味する。第２整合回路１８は、第２フィルタを兼ねている。第２フィルタは、第２周波数帯域の受信信号を通過させ、第２周波数帯域以外の信号を減衰させる。
【０１４２】
実施形態５に係る高周波モジュール１ｄは、図１１に示すように、多層基板５を備える。多層基板５は、互いに対向する第１主面５０１及び第２主面５０２を有し、パワーアンプ１１と第１整合回路１４とローノイズアンプ１０と第２整合回路１８とが設けられている。
【０１４３】
第１インダクタ部Ｌ１１は、多層基板５中に設けられている（内層されている）内層インダクタ部５１を有する。内層インダクタ部５１は、多層基板５の第１主面５０１及び第２主面５０２から離れている。第１インダクタ部Ｌ１１は、複数の第１インダクタ部Ｌ１１〜Ｌ１６のうちパワーアンプ１１の出力用パッド電極１１２に回路的に最も近いインダクタ部である。
【０１４４】
実施形態５に係る高周波モジュール１ｄでは、実施形態３に係る高周波モジュール１ｂと同様、多層基板５が、グランド層５２（図１１参照）を有する。グランド層５２は、第１主面５０１と第２主面５０２との間で第１主面５０１及び第２主面５０２から離れて位置しており、多層基板５の厚さ方向Ｄ１からの平面視で内層インダクタ部５１と少なくとも一部重複する。グランド層５２は、多層基板５の厚さ方向Ｄ１からの平面視で内層インダクタ部５１の略全長にわたって内層インダクタ部５１と重なる。
【０１４５】
また、グランド層５２は、多層基板５の厚さ方向Ｄ１からの平面視で内層インダクタ部５１よりも広い範囲に形成されている。ここにおいて、多層基板５の厚さ方向Ｄ１からの平面視で、グランド層５２の外周の内側に、内層インダクタ部５１が位置している。
【０１４６】
グランド層５２は、内層インダクタ部５１から見て第１主面５０１と第２主面５０２とのうちローノイズアンプ１０が実装されている主面である第１主面５０１側に位置している。つまり、多層基板５の厚さ方向Ｄ１において、第１主面５０１とグランド層５２における内層インダクタ部５１側の面との距離は、第１主面５０１と内層インダクタ部５１との最短距離よりも短い。
【０１４７】
グランド層５２は、高周波モジュール１ｄの使用時等において、例えば、グランド電位を与えられる導体部である。
【０１４８】
グランド層５２には、多層基板５の厚さ方向Ｄ１において貫通している複数の孔５２１（図５Ｂ参照）が設けられている。
【０１４９】
また、グランド層５２は、内層インダクタ部５１と第２整合回路１８の第２インダクタ部Ｌ６１との間に位置している。
【０１５０】
また、高周波モジュール１ｄでは、内層インダクタ部５１とグランド層５２との距離が、第２整合回路１８の第２インダクタ部Ｌ６１とグランド層５２との距離よりも短い。
【０１５１】
通信装置４００ｄは、図１０に示すように、高周波モジュール１ｄと、信号処理回路４０１ｄと、を備える。信号処理回路４０１ｄは、送信信号及び受信信号を処理する。信号処理回路４０１ｄは、ＲＦ信号処理回路４０２ｄと、ベースバンド信号処理回路４０３ｄと、を有する。
【０１５２】
ＲＦ信号処理回路４０２ｄは、高周波モジュール１ｄと接続されている。より詳細には、ＲＦ信号処理回路４０２ｄは、高周波モジュール１ｄのパワーアンプ１１の入力端子１１１及びローノイズアンプ１０の出力端子１０２と接続されている。
【０１５３】
ＲＦ信号処理回路４０２ｄは、例えばＲＦＩＣ（Radio Frequency Integrated Circuit）である。ＲＦ信号処理回路４０２ｄは、ローノイズアンプ１０の出力端子１０２から出力された高周波信号（受信信号）に対する信号処理を行う。ＲＦ信号処理回路４０２ｄは、アンテナ２００から高周波モジュール１ｄを介して入力された高周波信号（受信信号）に対してダウンコンバート等の信号処理を行い、当該信号処理により生成された受信信号をベースバンド信号処理回路４０３ｄへ出力する。
【０１５４】
ベースバンド信号処理回路４０３ｄは、例えばＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路４０３ｄで処理された受信信号は、例えば、画像信号として画像表示のために、又は、音声信号として通話のために使用される。
【０１５５】
また、ＲＦ信号処理回路４０２ｄは、例えば、ベースバンド信号処理回路４０３ｄから出力された送信信号に対してアップコンバート等の信号処理を行い、信号処理が行われた送信信号（高周波信号）を高周波モジュール１ｄへ出力する。ベースバンド信号処理回路４０３ｄは、例えば、通信装置４００ｄの外部からの送信信号に対する所定の信号処理を行う。信号処理が行われた送信信号は、パワーアンプ１１の入力端子１１１に入力される。
【０１５６】
実施形態５に係る高周波モジュール１ｄは、第１整合回路１４の第１インダクタ部Ｌ１１と第２整合回路１８の第２インダクタ部Ｌ６１との結合（磁気結合）を抑制可能となる。要するに、実施形態５に係る高周波モジュール１ｄは、４Ｇ規格又は５Ｇ規格のローバンド用のパワーアンプ１１の出力側の不要輻射が２Ｇ規格のミッドバンド用のローノイズアンプ１０の入力側に飛び移るのを抑制可能となる。これにより、実施形態５に係る高周波モジュール１ｄは、ローノイズアンプ１０を含む受信回路の受信性能の劣化を抑制することが可能となる。
【０１５７】
また、実施形態５に係る高周波モジュール１ｄでは、少なくとも１つの第２インダクタ部Ｌ６１は、多層基板５の第１主面５０１と第２主面５０２とのいずれか（図１１の例では、第１主面５０１）に実装されているチップインダクタ６６を有する。多層基板５は、多層基板５の厚さ方向Ｄ１で内層インダクタ部５１とチップインダクタ６６との間に位置し、かつ、厚さ方向Ｄ１からの平面視で内層インダクタ部５１と少なくとも一部重複するグランド層５２を有する。これにより、実施形態５に係る高周波モジュール１ｄは、内層インダクタ部５１から放射される不要輻射（送信信号の高調波）が第２整合回路１８の第２インダクタ部Ｌ６１に飛び移るのを、より抑制可能となる。
【０１５８】
（実施形態６）
以下、実施形態６に係る高周波モジュール１ｅについて、図１２を参照して説明する。実施形態６に係る高周波モジュール１ｅに関し、実施形態５に係る高周波モジュール１ｄと同様の構成要素については、同一の符号を付して説明を省略する。
【０１５９】
実施形態６に係る高周波モジュール１ｅは、ローノイズアンプ１０が多層基板５の第２主面５０２に実装されている点で、実施形態５に係る高周波モジュール１ｄと相違する。すなわち、実施形態６に係る高周波モジュール１ｅでは、パワーアンプ１１が多層基板５の第１主面５０１に実装されている一方で、ローノイズアンプ１０が多層基板５の第２主面５０２に実装されている。
【０１６０】
グランド層５２は、内層インダクタ部５１から見て第１主面５０１と第２主面５０２とのうちローノイズアンプ１０が実装されている主面である第２主面５０２側に位置している。つまり、多層基板５の厚さ方向Ｄ１において、第２主面５０２とグランド層５２における内層インダクタ部５１側の面との距離は、第２主面５０２と内層インダクタ部５１との最短距離よりも短い。
【０１６１】
実施形態６に係る高周波モジュール１ｅは、実施形態５に係る高周波モジュール１ｄと同様、第１整合回路１４の第１インダクタ部Ｌ１１と第２整合回路１８の第２インダクタ部Ｌ６１との結合（磁気結合）を抑制可能となる。要するに、実施形態６に係る高周波モジュール１ｅは、４Ｇ規格又は５Ｇ規格のローバンド用のパワーアンプの出力側の不要輻射が２Ｇ規格のミッドバンド用のローノイズアンプ１０の入力側に飛び移るのを抑制可能となる。実施形態５に係る通信装置４００ｄの高周波モジュール１ｄの代わりに、高周波モジュール１ｅを採用してもよい。
【０１６２】
上記の実施形態１〜６は、本発明の様々な実施形態の一つに過ぎない。上記の実施形態１〜６は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能である。
【０１６３】
例えば、実施形態１に係る高周波モジュール１において第１パワーアンプ１１の出力用パッド電極１１２と導体部５４とを接続しているボンディングワイヤＷ１の数は、１つに限らず、複数であってもよい。第１パワーアンプ１１の出力用パッド電極１１２と導体部５４とをボンディングワイヤＷ１により接続した構成は、他の高周波モジュール１ｃ、１ｄ、１ｅにおいて適用してもよい。また、実施形態２に係る高周波モジュール１ａにおいて第２パワーアンプ１２の出力用パッド電極１２２と導体部６０とを接続しているボンディングワイヤＷ２の数は、１つに限らず、複数であってもよい。
【０１６４】
また、実施形態１に係る高周波モジュール１では、第１整合回路１４の第１インダクタ部Ｌ１１〜Ｌ１６のうち第１インダクタ部Ｌ１１が内層インダクタ部５１を含む必要があるが、その他の第１インダクタ部Ｌ１２〜１６の構成及び配置は、特に限定されない。
【０１６５】
また、第１整合回路１４及び第２整合回路１５の各々がフィルタ（送信フィルタ）を兼ねているが、これに限らない。例えば、第１送信回路１１０が第１整合回路１４とは別に送信フィルタを備え、第２送信回路１２０が第２整合回路１５とは別に送信フィルタを備えていてもよい。
【０１６６】
また、実施形態１に係る高周波モジュール１は、デュプレクサ８１〜８３の代わりに、送信フィルタと受信フィルタとを別々に備えていてもよい。デュプレクサ８１〜８３は、必ずしも多層基板５に実装されていなくてもよい。また、実施形態１に係る高周波モジュール１は、デュプレクサ８１〜８３の各々の代わりにマルチプレクサを備えていてもよい。
【０１６７】
また、実施形態１に係る高周波モジュール１は、第２高周波モジュール２の構成の一部又は全部を含んでいてもよい。また、実施形態１に係る高周波モジュール１は、第２高周波モジュール２の構成の一部又は全部とダイプレクサ３００とを含んでいてもよい。
【０１６８】
また、実施形態１に係る高周波モジュール１を備える通信装置４００は、少なくとも２つのダウンリンクに対応可能な構成であればよく、例えば、３つのダウンリンクに対応可能な構成でもよい。この場合、ダイプレクサ３００の代わりに、トリプルプレクサを備えていればよい。
【０１６９】
また、第１整合回路１４の回路構成は、図２の例に限らず、例えば、図１３〜１５のいずれかの回路構成であってもよいし、これら以外の回路構成であってもよい。
【０１７０】
図１３に示した第１整合回路１４は、２つの第１インダクタ部Ｌ１１、Ｌ１２と、３つのキャパシタＣ１１、Ｃ１２、１４と、を有する。この第１整合回路１４では、第１インダクタ部Ｌ１１の一端がパワーアンプ１１の出力端子１１２と接続され、第１インダクタ部Ｌ１１の他端に、第１インダクタ部Ｌ１２とキャパシタＣ１４との直列回路が接続されている。この第１整合回路１４では、第１インダクタ部Ｌ１１、第１インダクタ部Ｌ１２及びキャパシタＣ１４が、パワーアンプ１１の出力端子１１２（出力用パッド電極１１２）に接続されている信号経路ＬＴ１上に設けられている。したがって、この第１整合回路１４は、信号経路ＬＴ１上に設けられている直列インダクタ部として、第１インダクタ部Ｌ１１と第１インダクタＬ１２とを有している。この第１整合回路１４では、信号経路ＬＴ１上の２つの第１インダクタ部Ｌ１１、Ｌ１２の間のノードＮ１１１とグランドとの間に、キャパシタＣ１１が接続されている。また、この第１整合回路１４では、信号経路ＬＴ１上の第１インダクタ部Ｌ１２とキャパシタＣ１４との間のノードＮ１１２とグランドとの間に、キャパシタＣ１２が接続されている。
【０１７１】
図１４に示した第１整合回路１４は、２つの第１インダクタ部Ｌ１１、Ｌ１７と、３つのキャパシタＣ１５〜Ｃ１６と、を有する。この第１整合回路１４では、第１インダクタ部Ｌ１１の一端がパワーアンプ１１の出力端子１１２と接続され、第１インダクタ部Ｌ１１の他端に、キャパシタＣ１５とキャパシタＣ１６との直列回路が接続されている。この第１整合回路１４では、第１インダクタ部Ｌ１１、キャパシタＣ１５及びキャパシタＣ１６が、パワーアンプ１１の出力端子１１２（出力用パッド電極１１２）に接続されている信号経路ＬＴ１上に設けられている。したがって、この第１整合回路１４は、信号経路ＬＴ１上に設けられている直列インダクタ部として、第１インダクタ部Ｌ１１を有している。この第１整合回路１４では、信号経路ＬＴ１上の第１インダクタ部Ｌ１１とキャパシタＣ１５との間のノードＮ１２１とグランドとの間に、キャパシタＣ１７が接続されている。また、この第１整合回路１４では、信号経路ＬＴ１上のキャパシタＣ１５とキャパシタＣ１６との間のノードＮ１２２とグランドとの間に、第１インダクタ部Ｌ１７が接続されている。
【０１７２】
図１５に示した第１整合回路１４は、２つの第１インダクタ部Ｌ１１、Ｌ１０と、３つのキャパシタＣ１０、Ｃ１８及びＣ１９と、を有する。この第１整合回路１４では、第１インダクタ部Ｌ１１の一端がキャパシタＣ１０を介してパワーアンプ１１の出力端子１１２と接続され、第１インダクタ部Ｌ１１の他端に、キャパシタＣ１８が接続されている。この第１整合回路１４では、キャパシタＣ１０、第１インダクタ部Ｌ１１及びキャパシタＣ１８が、パワーアンプ１１の出力端子１１２（出力用パッド電極１１２）に接続されている信号経路ＬＴ１上に設けられている。したがって、この第１整合回路１４は、信号経路ＬＴ１上に設けられている直列インダクタ部として、第１インダクタ部Ｌ１１を有している。この第１整合回路１４では、信号経路ＬＴ１上のキャパシタＣ１０と第１インダクタ部Ｌ１１との間のノードＮ１３１とグランドとの間に、第１インダクタ部Ｌ１０が接続されている。第１インダクタ部Ｌ１０は、信号経路ＬＴ１とグランドとの間に設けられている並列インダクタ部である。また、この第１整合回路１４では、信号経路ＬＴ１上の第１インダクタ部Ｌ１１とキャパシタＣ１８との間のノードＮ１３２とグランドとの間に、キャパシタＣ１９が接続されている。
【０１７３】
図１５に示した例では、パワーアンプ１１の出力用パッド電極１１２に回路的に最も近い第１インダクタ部Ｌ１１は、第１整合回路１４において出力用パッド電極１１２に接続されている信号経路ＬＴ１上に設けられている直列インダクタ部（第１インダクタ部Ｌ１１）、及び、信号経路ＬＴ１とグランドとの間に設けられている並列インダクタ部（第１インダクタ部Ｌ０）の少なくとも１つである。
【０１７４】
（態様）
本明細書には、以下の態様が開示されている。
【０１７５】
第１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、第１パワーアンプ（１１）と、第１整合回路（１４）と、第２パワーアンプ（１２）と、第２整合回路（１５）と、多層基板（５）と、を備える。第１パワーアンプ（１１）は、出力用パッド電極（１１２）を有し、第１周波数帯域の第１送信信号を増幅して出力用パッド電極（１１２）から出力する。第１整合回路（１４）は、複数の第１インダクタ部（Ｌ１１〜Ｌ１６）を含み、第１パワーアンプ（１１）の出力用パッド電極（１１２）に接続されている。第２パワーアンプ（１２）は、第１周波数帯域よりも高い第２周波数帯域の第２送信信号を増幅して出力する。第２整合回路（１５）は、少なくとも１つの第２インダクタ部（Ｌ２１）を含み、第２パワーアンプ（１２）の出力側に接続されている。多層基板（５）は、互いに対向する第１主面（５０１）及び第２主面（５０２）を有し、第１パワーアンプ（１１）と第１整合回路（１４）と第２パワーアンプ（１２）と第２整合回路（１５）とが設けられている。複数の第１インダクタ部（Ｌ１１〜Ｌ１６）のうち出力用パッド電極（１１２）に最も近い第１インダクタ部（Ｌ１１）は、多層基板（５）中に設けられている内層インダクタ部（５１）を有する。
【０１７６】
第１の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、第１整合回路の第１インダクタ部と第２整合回路の第２インダクタ部との結合を抑制可能となる。
【０１７７】
第２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、第１の態様において、少なくとも１つの第２インダクタ部（Ｌ２１）は、多層基板（５）の第１主面（５０１）と第２主面（５０２）とのいずれかに実装されているチップインダクタ（６５）を有する。多層基板（５）は、多層基板（５）の厚さ方向（Ｄ１）で内層インダクタ部（５１）とチップインダクタ（６５）との間に位置し、かつ、厚さ方向（Ｄ１）からの平面視で内層インダクタ部（５１）と少なくとも一部重複するグランド層（５２）を有する。
【０１７８】
第２の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、内層インダクタ部（５１）から放射される不要輻射（第１送信信号の高調波）が第２整合回路（１５）の少なくとも１つの第２インダクタ部（Ｌ２１）に飛び移るのを抑制可能となる。
【０１７９】
第３の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、第１の態様において、少なくとも１つの第２インダクタ部（Ｌ２１）は、多層基板（５）中に第１整合回路（１４）の内層インダクタ部（５１）である第１内層インダクタ部とは別に設けられている第２内層インダクタ部を有する。第１内層インダクタ部（内層インダクタ部５１）と第２内層インダクタ部（５３）とが多層基板（５）の厚さ方向（Ｄ１）において互いに異なる位置にある。多層基板（５）は、厚さ方向（Ｄ１）で第１内層インダクタ部（内層インダクタ部５１）と第２内層インダクタ部（５３）との間に位置し、かつ、厚さ方向（Ｄ１）からの平面視で第１内層インダクタ部（内層インダクタ部５１）と少なくとも一部重複するグランド層（５２）を有する。
【０１８０】
第３の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、第１整合回路（１４）の第１内層インダクタ部（内層インダクタ部５１）から放射される不要輻射（第１送信信号の高調波）が第２整合回路（１５）の少なくとも１つの第２インダクタ部（Ｌ２１）の有する第２内層インダクタ部（５３）に飛び移るのを抑制可能となる。
【０１８１】
第４の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、第２又は３の態様において、出力用パッド電極（１１２）に最も近い第１インダクタ部（Ｌ１１）は、第１整合回路（１４）において出力用パッド電極（１１２）に接続されている信号経路（ＬＴ１）上に設けられている直列インダクタ部、及び、信号経路（ＬＴ１）とグランドとの間に設けられている並列インダクタ部の少なくとも１つである。
【０１８２】
第５の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、第２〜４の態様のいずれか一つにおいて、第２パワーアンプ（１２）は、多層基板（５）の第１主面（５０１）と第２主面（５０２）とのうち一方の主面に実装されている。グランド層（５２）は、内層インダクタ部（５１）から見て第１主面（５０１）と第２主面（５０２）とのうち第２パワーアンプ（１２）が実装されている主面側に位置している。
【０１８３】
第５の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、内層インダクタ部（５１）から放射される不要輻射（第１送信信号の高調波）が第２整合回路（１５）の少なくとも１つの第２インダクタ部（Ｌ２１）に飛び移るのを、より抑制可能となる。
【０１８４】
第６の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、第２〜５のいずれか一つの態様において、第２パワーアンプ（１２）は、出力用パッド電極（１２２）を有する。少なくとも１つの第２インダクタ部（Ｌ２１）は、複数のインダクタ部（Ｌ２１〜Ｌ２６）を含む。グランド層（５２）は、内層インダクタ部（５１）と、複数の第２インダクタ部（Ｌ２１〜Ｌ２６）のうち第２パワーアンプ（１２）の出力用パッド電極（１２２）に接続されている信号経路（ＬＴ２）上において第２パワーアンプ（１２）の出力用パッド電極（１２２）に最も近い第２インダクタ部（Ｌ２１）と、の間に位置している。
【０１８５】
第６の態様に係る高周波モジュール（１；１ａ；１ｂ）は、内層インダクタ部（５１）から放射される不要輻射（第１送信信号の高調波）が第２パワーアンプ（１２）の出力用パッド電極（１２２）に最も近い第２インダクタ部（Ｌ２１）に飛び移るのを抑制可能となる。
【０１８６】
第７の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、第６の態様において、内層インダクタ部（５１）とグランド層（５２）との距離が、複数の第２インダクタ部（Ｌ２１〜Ｌ２６）のうち第２パワーアンプ（１２）の出力用パッド電極（１２２）に最も近い第２インダクタ部（Ｌ２１）とグランド層（５２）との距離よりも短い。
【０１８７】
第７の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、第１内層インダクタ部（内層インダクタ部５１）から放射される不要輻射（第１送信信号の高調波）が第２パワーアンプ１２の出力用パッド電極（１２２）に最も近い第２インダクタ部（Ｌ２１）に飛び移るのを、より抑制可能となる。
【０１８８】
第８の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）は、第１〜７の態様のいずれか一つにおいて、バイパス端子（Ｔ１５）を更に備える。バイパス端子（Ｔ１５）は、第２整合回路（１５）を介して第２パワーアンプ（１２）に接続されており、外部へ第２パワーアンプ（１２）からの第２送信信号を出力するための端子である。
【０１８９】
第８の態様に係る高周波モジュール（１；１ａ；１ｂ；１ｃ）では、バイパス端子（Ｔ１５）に接続されている受信回路等の受信性能の劣化を抑制することが可能となる。
【０１９０】
第９の態様に係る高周波モジュールは、（１；１ａ；１ｂ；１ｃ）は、第１〜８の態様のいずれか一つにおいて、第１パワーアンプ（１１）を利用した通信と第２パワーアンプ（１２）を利用した通信との同時通信を行う。
【０１９１】
第１０の態様に係る通信装置（４００）は、第１〜９の態様のいずれか一つの高周波モジュール（１；１ａ；１ｂ；１ｄ）と、第１送信信号及び第２送信信号を処理する信号処理回路（４０１）と、を備える。
【０１９２】
第１０の態様に係る通信装置（４００）は、第１整合回路（１４）の第１インダクタ部（Ｌ１１）と第２整合回路（１５）の第２インダクタ部（Ｌ２１）との結合を抑制可能となる。
【０１９３】
第１１の態様に係る高周波モジュール（１ｄ；１ｅ）は、パワーアンプ（１１）と、第１整合回路（１４）と、ローノイズアンプ（１０）と、第２整合回路（１８）と、多層基板（５）と、を備える。パワーアンプ（１１）は、出力用パッド電極（１１２）を有し、第１周波数帯域の送信信号を増幅して出力用パッド電極（１１２）から出力する。第１整合回路（１４）は、複数の第１インダクタ部（Ｌ１１〜Ｌ１６）を含み、パワーアンプ（１１）の出力用パッド電極（１１２）に接続されている。ローノイズアンプ（１０）は、第１周波数帯域よりも高い第２周波数帯域の受信信号を増幅して出力する。第２整合回路（１８）は、少なくとも１つの第２インダクタ部（Ｌ６１）を含み、ローノイズアンプ（１０）の入力用パッド電極（１０１）に接続されている。多層基板（５）は、互いに対向する第１主面（５０１）及び第２主面（５０２）を有し、パワーアンプ（１１）と第１整合回路（１４）とローノイズアンプ（１０）と第２整合回路（１８）とが設けられている。複数の第１インダクタ部（Ｌ１１〜Ｌ１６）のうち出力用パッド電極（１１２）に最も近い第１インダクタ部（Ｌ１１）は、多層基板（５）中に設けられている内層インダクタ部（５１）を有する。
【０１９４】
第１１の態様に係る高周波モジュール（１ｄ；１ｅ）は、第１整合回路（１４）の第１インダクタ部（Ｌ１１）と第２整合回路（１５）の第２インダクタ部（Ｌ２１）との結合を抑制可能となる。
【０１９５】
第１２の態様に係る高周波モジュール（１ｄ；１ｅ）は、第１１の態様において、少なくとも１つの第２インダクタ部（Ｌ６１）は、多層基板（５）の第１主面（５０１）と第２主面（５０２）とのいずれかに実装されているチップインダクタ（６６）を有する。多層基板（５）は、多層基板（５）の厚さ方向（Ｄ１）で内層インダクタ部（５１）とチップインダクタ（６６）との間に位置し、かつ、厚さ方向（Ｄ１）からの平面視で内層インダクタ部（５１）と少なくとも一部重複するグランド層（５２）を有する。
【０１９６】
第１２の態様に係る高周波モジュール（１ｄ；１ｅ）は、内層インダクタ部（５１）から放射される不要輻射（送信信号の高調波）が第２整合回路（１８）の少なくとも１つの第２インダクタ部（Ｌ６１）に飛び移るのを抑制可能となる。
【０１９７】
第１３の態様に係る高周波モジュール（１ｄ；１ｅ）では、第１２の態様において、出力用パッド電極（１１２）に最も近い第１インダクタ部（Ｌ１１）は、第１整合回路（１４）において出力用パッド電極（１１２）に接続されている信号経路（ＬＴ１）上に設けられている直列インダクタ部、及び、信号経路（ＬＴ１）とグランドとの間に設けられている並列インダクタ部の少なくとも１つである。
【０１９８】
第１４の態様に係る高周波モジュール（１ｄ；１ｅ）では、第１２又は１３の態様において、ローノイズアンプは、多層基板（５）の第１主面（５０１）と第２主面（５０２）とのうち一方の主面に実装されている。グランド層（５２）は、内層インダクタ部（５１）から見て第１主面（５０１）と第２主面（５０２）とのうちローノイズアンプ（１０）が実装されている主面側に位置している。
【０１９９】
第１４の態様に係る高周波モジュール（１ｄ；１ｅ）では、内層インダクタ部（５１）から放射される不要輻射（送信信号の高調波）が第２整合回路（１８）の少なくとも１つの第２インダクタ部（Ｌ６１）に飛び移るのを、より抑制可能となる。
【０２００】
第１５の態様に係る高周波モジュール（１ｄ；１ｅ）では、第１２〜１４の態様のいずれか一つにおいて、少なくとも１つの第２インダクタ部（Ｌ６１）は、複数の第２インダクタ部を含む。グランド層（５２）は、内層インダクタ部（５１）と、第２整合回路（１８）の複数のインダクタ部のうち入力用パッド電極（１０１）に接続されている信号経路（ＬＴ４）上において入力用パッド電極（１０１）に最も近い第２インダクタ部（Ｌ６１）と、の間に位置している。
【０２０１】
第１５の態様に係る高周波モジュール（１ｄ；１ｅ）は、第１周波数帯域の送信信号の高調波がローノイズアンプ（１０）の入力用パッド電極（１０１）に接続されている信号経路（ＬＴ４）上において入力用パッド電極（１０１）に最も近い第２インダクタ部（Ｌ６１）に飛び移るのを抑制可能となる。
【０２０２】
第１６の態様に係る高周波モジュール（１ｄ；１ｅ）では、第１５の態様において、内層インダクタ部（５１）とグランド層（５２）との距離が、第２整合回路（１８）の複数の第２インダクタ部のうち入力用パッド電極（１０１）に最も近いインダクタ部（Ｌ６１）とグランド層（５２）との距離よりも短い。
【０２０３】
第１６の態様に係る高周波モジュール（１ｄ；１ｅ）では、内層インダクタ部（５１）から放射される不要輻射（送信信号の高調波）がローノイズアンプ１０の入力用パッド電極（１０１）に最も近いインダクタ部（Ｌ６１）に飛び移るのを、より抑制可能となる。
【０２０４】
第１７の態様に係る高周波モジュール（１ｄ；１ｅ）は、第１１〜１６の態様のいずれか一つにおいて、パワーアンプ（１１）を利用した通信とローノイズアンプ（１０）を利用した通信との同時通信を行う。
【０２０５】
第１８の態様に係る通信装置（４００ｄ）は、第１１〜１７の態様のいずれか一つの高周波モジュール（１ｄ；１ｅ）と、送信信号及び受信信号を処理する信号処理回路（４０１ｄ）と、を備える。
【０２０６】
第１８の態様に係る通信装置（４００ｄ）は、第１整合回路（１４）の第１インダクタ部（Ｌ１１）と第２整合回路（１８）の第２インダクタ部（Ｌ６１）との結合を抑制可能となる。
【符号の説明】
【０２０７】
１、１ａ、１ｂ、１ｃ  高周波モジュール（第１高周波モジュール）
１ｄ、１ｅ  高周波モジュール
２  高周波モジュール（第２高周波モジュール）
５  多層基板
５０  誘電体基板
５０１  第１主面
５０２  第２主面
５１  内層インダクタ部（第１内層インダクタ部）
５１１  第１端
５１２  第２端
５２  グランド層
５２１  孔
５３  第２内層インダクタ部
５３１  第１端
５４  導体部
５５  ビア導体
５６  ビア導体
５７  導体部
５８  ダイパッド
５９  ダイパッド
６０  導体部
６１  ビア導体
６２  ビア導体
６３  導体部
６５  チップインダクタ
６６  チップインダクタ
７  アンテナスイッチ
７０  共通端子
７１、７２  選択端子
１０  ローノイズアンプ
１０１  入力端子（入力用パッド電極）
１０２  出力端子
１１  パワーアンプ（第１パワーアンプ）
１１０  第１送信回路
１１１  入力端子
１１２  出力端子（出力用パッド電極）
１２  第２パワーアンプ
１２０  第２送信回路
１２１  入力端子
１２２  出力端子（出力用パッド電極）
１３  第３パワーアンプ
１３０  第３送信回路
１３１  入力端子
１３２  出力端子
１４  第１整合回路
１５  第２整合回路
１６  第３整合回路
１７  バンド切替スイッチ
１７０  共通端子
１７１〜１７３  選択端子
１８  第２整合回路
１９  アンテナスイッチ
１９０  共通端子
１９１〜１９４  選択端子
２０  制御回路
２１  第４パワーアンプ
２１０  第４送信回路
２１１  入力端子
２１２  出力端子
２２  バンド切替スイッチ
２２０  共通端子
２２１〜２２３  選択端子
２４  アンテナスイッチ
２４０  共通端子
２４１〜２４４  選択端子
３１〜３３  デュプレクサ
８１〜８３  デュプレクサ
１００  制御回路
１８０  バイパス経路
２００  アンテナ
３００  ダイプレクサ
３０１  フィルタ
３０２  フィルタ
４００、４００ｄ  通信装置
４０１、４０１ｄ  信号処理回路
４０２、４０２ｄ  ＲＦ信号処理回路
４０３、４０３ｄ  ベースバンド信号処理回路
Ａｘ１〜Ａｘ６  アンテナ側端子
Ｂ１０１  バンプ
Ｂ１１２  バンプ
Ｂ１２２  バンプ
Ｃ１０  キャパシタ
Ｃ１１〜Ｃ１４  キャパシタ
Ｃ１５〜Ｃ１７  キャパシタ
Ｃ１８、Ｃ１９  キャパシタ
Ｃ２１〜Ｃ２５  キャパシタ
Ｄ１  厚さ方向
Ｅ１０１  ランド
Ｌ１０  第１インダクタ部
Ｌ１１〜Ｌ１６  第１インダクタ部
Ｌ１７  第１インダクタ部
Ｌ２１〜Ｌ２６  第２インダクタ部
Ｌ６１  第２インダクタ部
ＬＴ１  信号経路
ＬＴ２  信号経路
ＬＴ４  信号経路
ＭＴ１  送信経路
ＭＲ１  受信経路
Ｎ１１〜Ｎ１４  ノード
Ｎ２１〜Ｎ２４  ノード
Ｎ１１１、Ｎ１１２  ノード
Ｎ１２１、Ｎ１２２  ノード
Ｎ１３１、Ｎ１３２  ノード
Ｒｘ１〜Ｒｘ６  受信端子
ＴＸ１〜Ｔｘ６  送信端子
Ｔ１０  アンテナ端子
Ｔ１１  信号入力端子
Ｔ１２  信号入力端子
Ｔ１３  信号入力端子
Ｔ１５  バイパス端子
Ｔ２０  アンテナ端子
Ｔ２１  信号入力端子
Ｔ２５  中継端子
Ｔ３１〜Ｔ３３  信号出力端子
Ｔ８１〜Ｔ８３  信号出力端子
Ｗ１  ボンディングワイヤ
Ｗ２  ボンディングワイヤ
【図１】
2020170944.tif 000003
【図２】
2020170944.tif 000004
【図３】
2020170944.tif 000005
【図４】
2020170944.tif 000006
【図５】
2020170944.tif 000007
【図６】
2020170944.tif 000008
【図７】
2020170944.tif 000009
【図８】
2020170944.tif 000010
【図９】
2020170944.tif 000011
【図１０】
2020170944.tif 000012
【図１１】
2020170944.tif 000013
【図１２】
2020170944.tif 000014
【図１３】
2020170944.tif 000015
【図１４】
2020170944.tif 000016
【図１５】
2020170944.tif 000017