(57)【要約】【課題】しきい値電圧の異なるトランジスタを有する半導体装置を提供する。または、複数種の回路を有し、回路ごとに電気特性の異なるトランジスタを有する半導体装置を提供する。【解決手段】第１のトランジスタと、第２のトランジスタと、を有し、第１のトランジスタは、酸化物半導体と、導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、を有し、導電体は、導電体と酸化物半導体と、が互いに重なる領域を有し、第１の絶縁体は、導電体と、酸化物半導体と、の間に配置され、第２の絶縁体は、導電体と、第１の絶縁体と、の間に配置され、第３の絶縁体は、導電体と、第２の絶縁体と、の間に配置され、第２の絶縁体は、負に荷電した領域を有する半導体装置である。【選択図】図１
2020057811.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路と、第２の回路と、第３の回路と、を有する半導体装置であって、
前記第１の回路は、第１のトランジスタと、第１の容量素子と、第１の配線と、を有し、
前記第１のトランジスタは、第１の導電体と、第１の酸化物半導体と、を有し、
前記第１の導電体は、前記第１の酸化物半導体と電気的に接続され、
前記第１の容量素子の一方の端子は、前記第１の導電体と電気的に接続され、
前記第１の容量素子の他方の端子は、前記第１の配線と電気的に接続され、
前記第２の回路は、第２のトランジスタと、第２の容量素子と、第２の配線と、を有し、
前記第２のトランジスタは、第２の導電体と、第２の酸化物半導体と、を有し、
前記第２の導電体は、前記第２の酸化物半導体と電気的に接続され、
前記第２の容量素子の一方の端子は、前記第２の導電体と電気的に接続され、
前記第２の容量素子の他方の端子は、前記第２の配線と電気的に接続され、
前記第３の回路は、第３のトランジスタを有し、
前記第３のトランジスタは、第３の導電体と、第３の酸化物半導体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、を有し、
前記第３のトランジスタのチャネル長方向及びチャネル幅方向における断面視において、
前記第３の導電体と、前記第３の酸化物半導体と、が互いに重なる領域を有し、
前記第１の絶縁体は、前記第３の導電体と、前記第３の酸化物半導体と、の間に配置され、
前記第２の絶縁体は、前記第３の導電体と、前記第１の絶縁体と、の間に配置され、
前記第３の絶縁体は、前記第３の導電体と、前記第２の絶縁体と、の間に配置され、
前記第３のトランジスタの前記チャネル幅方向における断面視において、
前記第３の導電体は、前記第３の酸化物半導体の側面に面する領域を有し、
前記第１のトランジスタと前記第２のトランジスタとは、サブスレッショルド領域におけるドレイン電流が１×１０−１２Ａとなるゲート電圧が異なる、半導体装置。
【請求項２】
請求項１において、
前記第２の絶縁体は、ハフニウムと、酸素と、を含む、半導体装置。
【請求項３】
請求項１又は請求項２において、
前記第１のトランジスタは、サブスレッショルド領域におけるドレイン電流が１×１０−１２Ａとなるゲート電圧が０．８Ｖ以上１．５Ｖ以下であり、
前記第２のトランジスタは、サブスレッショルド領域におけるドレイン電流が１×１０−１２Ａとなるゲート電圧が０Ｖ以上０．７Ｖ以下である、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、半導体、トランジスタおよび半導体装置に関する。または、本発明は
、例えば、半導体、トランジスタおよび半導体装置の製造方法に関する。または、本発明
は、例えば、半導体、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ
、電子機器に関する。または、半導体、表示装置、液晶表示装置、発光装置、記憶装置、
電子機器の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置
、記憶装置、電子機器の駆動方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器
は、半導体装置を有する場合がある。
【背景技術】
【０００４】
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶シ
リコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタには、
大面積基板への成膜技術が確立されている非晶質シリコンを用いると好適である。一方、
駆動回路と画素回路とを同一基板上に形成するような高機能の表示装置を構成するトラン
ジスタには、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用
いると好適である。多結晶シリコンは、非晶質シリコンを、高温で熱処理、またはレーザ
光処理を行うことで形成する方法が知られる。
【０００５】
近年では、酸化物半導体（代表的にはＩｎ−Ｇａ−Ｚｎ酸化物）を用いたトランジスタの
開発が活発化している。酸化物半導体を用いたトランジスタは、非晶質シリコンを用いた
トランジスタ、および多結晶シリコンを用いたトランジスタとは異なる特徴を有する。例
えば、酸化物半導体を用いたトランジスタを適用した表示装置は、消費電力が低いことが
知られている。
【０００６】
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小
さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低
いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）
。
【０００７】
パワーゲーティングによる消費電力の低減を行うためには、酸化物半導体を用いたトラン
ジスタがノーマリーオフの電気特性を有することが好ましい。酸化物半導体を用いたトラ
ンジスタのしきい値電圧を制御し、ノーマリーオフの電気特性とする方法の一つとして、
酸化物半導体と重なる領域にフローティングゲートを配置し、該フローティングゲートに
負の固定電荷を注入する方法が開示されている（特許文献２参照。）。
【０００８】
酸化物半導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成
するトランジスタに用いることができる。また、酸化物半導体を用いたトランジスタは、
高い電界効果移動度を有するため、駆動回路と画素回路とを同一基板上に形成するような
高機能の表示装置を実現できる。また、非晶質シリコンを用いたトランジスタ、または多
結晶シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であ
るため、設備投資を抑えられるメリットもある。
【０００９】
酸化物半導体の歴史は古く、１９８５年には、結晶Ｉｎ−Ｇａ−Ｚｎ酸化物の合成が報告
されている（非特許文献１参照。）。また、１９９５年には、Ｉｎ−Ｇａ−Ｚｎ酸化物が
ホモロガス構造をとり、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは自然数。）という組成式で記述
されることが報告されている（非特許文献２参照。）。
【００１０】
また、１９９５年には、酸化物半導体を用いたトランジスタが発明されており、その電気
特性が開示されている（特許文献３参照。）。
【００１１】
また、２０１４年には、結晶性酸化物半導体を用いたトランジスタについて報告されてい
る（非特許文献３および非特許文献４参照。）。ここでは、量産化が可能であり、かつ優
れた電気特性および信頼性を有するＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃ
ｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いたトランジス
タが報告されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１２−２５７１８７号公報
【特許文献２】特開２０１３−２４７１４３号公報
【特許文献３】特表平１１−５０５３７７号公報
【非特許文献】
【００１３】
【非特許文献１】Ｎ．  Ｋｉｍｉｚｕｋａ，  ａｎｄ  Ｔ．  Ｍｏｈｒｉ：  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍｉｓｔｒｙ，  １９８５，  ｖｏｌｕｍｅ  ６０，  ｐ．３８２−ｐ．３８４
【非特許文献２】Ｎ．  Ｋｉｍｉｚｕｋａ，  Ｍ．  Ｉｓｏｂｅ，  ａｎｄ  Ｍ．  Ｎａｋａｍｕｒａ：  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍｉｓｔｒｙ，  １９９５，  ｖｏｌｕｍｅ  １１６，  ｐ．１７０−ｐ．１７８
【非特許文献３】Ｓ．  Ｙａｍａｚａｋｉ，  Ｔ．  Ｈｉｒｏｈａｓｈｉ，  Ｍ．  Ｔａｋａｈａｓｈｉ，  Ｓ．  Ａｄａｃｈｉ，  Ｍ．  Ｔｓｕｂｕｋｕ，  Ｊ．  Ｋｏｅｚｕｋａ，  Ｋ．  Ｏｋａｚａｋｉ，  Ｙ．  Ｋａｎｚａｋｉ，  Ｈ．  Ｍａｔｓｕｋｉｚｏｎｏ，  Ｓ．  Ｋａｎｅｋｏ，  Ｓ．  Ｍｏｒｉ，  ａｎｄ  Ｔ．  Ｍａｔｓｕｏ：  Ｊｏｕｒｎａｌ  ｏｆ  ｔｈｅ  Ｓｏｃｉｅｔｙ  ｆｏｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ，  ２０１４，  Ｖｏｌｕｍｅ  ２２，  ｉｓｓｕｅ  １，  ｐ．５５−ｐ．６７
【非特許文献４】Ｓ．  Ｙａｍａｚａｋｉ，  Ｔ．  Ａｔｓｕｍｉ，  Ｋ．  Ｄａｉｒｉｋｉ，  Ｋ．  Ｏｋａｚａｋｉ，  ａｎｄ  Ｎ．  Ｋｉｍｉｚｕｋａ：  ＥＣＳ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ，  ２０１４，  ｖｏｌｕｍｅ  ３，  Ｉｓｓｕｅ  ９，  ｐ．Ｑ３０１２−ｐ．Ｑ３０２２
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しきい値電圧の異なるトランジスタを有する半導体装置を提供することを課題の一とする
。または、複数種の回路を有し、回路ごとに電気特性の異なるトランジスタを有する半導
体装置を提供することを課題の一とする。または、記憶素子を有する半導体装置を提供す
ることを課題の一とする。または、保持期間の長い記憶素子と、動作の速い記憶素子と、
を有する半導体装置を提供することを課題の一とする。または、複数種の記憶素子を有し
、記憶素子ごとに電気特性の異なるトランジスタを有する半導体装置を提供することを課
題の一とする。または、集積度の高い半導体装置を提供することを課題の一とする。
【００１５】
または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該
半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。ま
たは、新規な半導体装置を提供することを課題の一とする。または、新規なモジュールを
提供することを課題の一とする。または、新規な電子機器を提供することを課題の一とす
る。
【００１６】
または、ノーマリーオフの電気特性を有するトランジスタを提供することを課題の一とす
る。または、非導通時のリーク電流の小さいトランジスタを提供することを課題の一とす
る。または、サブスレッショルドスイング値の小さいトランジスタを提供することを課題
の一とする。または、短チャネル効果の小さいトランジスタを提供することを課題の一と
する。または、電気特性の優れたトランジスタを提供することを課題の一とする。または
、信頼性の高いトランジスタを提供することを課題の一とする。または、高い周波数特性
を有するトランジスタを提供することを課題の一とする。
【００１７】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１８】
（１）
本発明の一態様は、例えば、第１の回路と、第２の回路と、第３の回路と、を有する半導
体装置であって、第１の回路は、第１のトランジスタと、第１の容量素子と、第１の配線
と、を有し、第１のトランジスタは、第１の導電体と、第１の酸化物半導体と、を有し、
第１の導電体は、第１の酸化物半導体と接する領域を有し、第１の容量素子の一方の端子
は、第１の導電体と電気的に接続され、第１の容量素子の他方の端子は、第１の配線と電
気的に接続され、第２の回路は、第２のトランジスタと、第２の容量素子と、第２の配線
と、を有し、第２のトランジスタは、第２の導電体と、第２の酸化物半導体と、を有し、
第２の導電体は、第２の酸化物半導体と接する領域を有し、第２の容量素子の一方の端子
は、第２の導電体と電気的に接続され、第２の容量素子の他方の端子は、第２の配線と電
気的に接続され、第３の回路は、第３のトランジスタを有し、第３のトランジスタは、第
３の導電体と、第３の酸化物半導体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体
と、を有し、第３の導電体は、第３の導電体と、第３の酸化物半導体と、が互いに重なる
領域を有し、第１の絶縁体は、第３の導電体と、第３の酸化物半導体と、の間に配置され
、第２の絶縁体は、第３の導電体と、第１の絶縁体と、の間に配置され、第３の絶縁体は
、第３の導電体と、第２の絶縁体と、の間に配置され、第２の絶縁体は、電子捕獲領域を
有し、第１のトランジスタは、サブスレッショルド領域におけるドレイン電流が１×１０
−１２Ａとなるゲート電圧が０．８Ｖ以上１．５Ｖ以下であり、第２のトランジスタは、
サブスレッショルド領域におけるドレイン電流が１×１０−１２Ａとなるゲート電圧が０
Ｖ以上０．７Ｖ以下である半導体装置である。
【００１９】
（２）
または、本発明の一態様は、（１）において、第２の絶縁体がホウ素、アルミニウム、シ
リコン、スカンジウム、チタン、ガリウム、イットリウム、ジルコニウム、インジウム、
ランタン、セリウム、ネオジム、ハフニウムまたはタリウムを有する酸化物または窒化物
である半導体装置である。
【００２０】
（３）
または、本発明の一態様は、（１）または（２）において、第１のトランジスタは、さら
に第４の導電体と、第４の絶縁体と、第５の絶縁体と、第６の絶縁体と、を有し、第４の
導電体は、第４の導電体と、第１の酸化物半導体と、が互いに重なる領域を有し、第４の
絶縁体は、第４の導電体と、第１の酸化物半導体と、の間に配置され、第５の絶縁体は、
第４の導電体と、第４の絶縁体と、の間に配置され、第６の絶縁体は、第４の導電体と、
第５の絶縁体と、の間に配置され、第５の絶縁体は、負に荷電した領域を有する半導体装
置である。
【００２１】
（４）
または、本発明の一態様は、（３）において、第５の絶縁体がホウ素、アルミニウム、シ
リコン、スカンジウム、チタン、ガリウム、イットリウム、ジルコニウム、インジウム、
ランタン、セリウム、ネオジム、ハフニウムまたはタリウムを有する酸化物または窒化物
である半導体装置である。
【００２２】
（５）
または、本発明の一態様は、（１）乃至（４）のいずれか一において、第２のトランジス
タは、さらに第５の導電体と、第７の絶縁体と、第８の絶縁体と、第９の絶縁体と、を有
し、第５の導電体は、第５の導電体と、第２の酸化物半導体と、が互いに重なる領域を有
し、第７の絶縁体は、第５の導電体と、第２の酸化物半導体と、の間に配置され、第８の
絶縁体は、第５の導電体と、第７の絶縁体と、の間に配置され、第９の絶縁体は、第５の
導電体と、第８の絶縁体と、の間に配置され、第８の絶縁体は、負に荷電した領域を有す
る半導体装置である。
【００２３】
（６）
または、本発明の一態様は、（５）において、第８の絶縁体がホウ素、アルミニウム、シ
リコン、スカンジウム、チタン、ガリウム、イットリウム、ジルコニウム、インジウム、
ランタン、セリウム、ネオジム、ハフニウムまたはタリウムを有する酸化物または窒化物
である半導体装置である。
【００２４】
（７）
または、本発明の一態様は、（１）乃至（６）のいずれか一において、第１のトランジス
タは、さらに第６の導電体と、第９の絶縁体と、を有し、第６の導電体は、第６の導電体
と、第１の酸化物半導体と、が互いに重なる領域を有し、第９の絶縁体は、第６の導電体
と、第１の酸化物半導体と、の間に配置される半導体装置である。
【００２５】
（８）
または、本発明の一態様は、（７）において、第１のトランジスタは、さらに第１０の絶
縁体と、第１１の絶縁体と、を有し、第１０の絶縁体は、第６の導電体と、第９の絶縁体
と、の間に配置され、第１１の絶縁体は、第６の導電体と、第１０の絶縁体と、の間に配
置され、第１０の絶縁体は、負に荷電した領域を有する半導体装置である。
【００２６】
（９）
または、本発明の一態様は、（８）において、第１０の絶縁体がホウ素、アルミニウム、
シリコン、スカンジウム、チタン、ガリウム、イットリウム、ジルコニウム、インジウム
、ランタン、セリウム、ネオジム、ハフニウムまたはタリウムを有する酸化物または窒化
物である半導体装置である。
【００２７】
（１０）
または、本発明の一態様は、（１）乃至（９）のいずれか一において、第２のトランジス
タは、さらに第７の導電体と、第１２の絶縁体と、を有し、第７の導電体は、第７の導電
体と、第２の酸化物半導体と、が互いに重なる領域を有し、第１２の絶縁体は、第７の導
電体と、第２の酸化物半導体と、の間に配置される半導体装置である。
【００２８】
（１１）
または、本発明の一態様は、（１０）において、第２のトランジスタは、さらに第１３の
絶縁体と、第１４の絶縁体と、を有し、第１３の絶縁体は、第７の導電体と、第１２の絶
縁体と、の間に配置され、第１４の絶縁体は、第７の導電体と、第１３の絶縁体と、の間
に配置され、第１３の絶縁体は、負に荷電した領域を有する半導体装置である。
【００２９】
（１２）
または、本発明の一態様は、（１１）において、第１３の絶縁体がホウ素、アルミニウム
、シリコン、スカンジウム、チタン、ガリウム、イットリウム、ジルコニウム、インジウ
ム、ランタン、セリウム、ネオジム、ハフニウムまたはタリウムを有する酸化物または窒
化物である半導体装置である。
【００３０】
（１３）
または、本発明の一態様は、（１）乃至（１２）のいずれか一において、第３のトランジ
スタは、さらに第８の導電体と、第１５の絶縁体と、を有し、第８の導電体は、第８の導
電体と、第３の酸化物半導体と、が互いに重なる領域を有し、第１５の絶縁体は、第８の
導電体と、第３の酸化物半導体と、の間に配置される半導体装置である。
【００３１】
（１４）
または、本発明の一態様は、（１３）において、第３のトランジスタは、さらに第１６の
絶縁体と、第１７の絶縁体と、を有し、第１６の絶縁体は、第８の導電体と、第１５の絶
縁体と、の間に配置され、第１７の絶縁体は、第８の導電体と、第１６の絶縁体と、の間
に配置され、第１６の絶縁体は、負に荷電した領域を有する半導体装置である。
【００３２】
（１５）
または、本発明の一態様は、（１４）において、第１６の絶縁体がホウ素、アルミニウム
、シリコン、スカンジウム、チタン、ガリウム、イットリウム、ジルコニウム、インジウ
ム、ランタン、セリウム、ネオジム、ハフニウムまたはタリウムを有する酸化物または窒
化物である半導体装置である。
【００３３】
（１６）
または、本発明の一態様は、（１）乃至（１５）のいずれか一において、第１の回路は、
さらに第４のトランジスタを有し、第４のトランジスタは、第１の半導体と、第９の導電
体と、第１８の絶縁体と、を有し、第９の導電体は、第９の導電体と、第１の半導体と、
が互いに重なる領域を有し、第１８の絶縁体は、第９の導電体と、第１の半導体と、の間
に配置され、第９の導電体は、第１の導電体と電気的に接続される半導体装置である。
【００３４】
（１７）
または、本発明の一態様は、（１６）において、第４のトランジスタは、第４のトランジ
スタと、第１のトランジスタまたは第１の容量素子と、互いに重なる領域を有する半導体
装置である。
【００３５】
（１８）
または、本発明の一態様は、（１）乃至（１７）のいずれか一において、第２の回路は、
さらに第５のトランジスタを有し、第５のトランジスタは、第２の半導体と、第１０の導
電体と、第１９の絶縁体と、を有し、第１０の導電体は、第１０の導電体と、第２の半導
体と、が互いに重なる領域を有し、第１９の絶縁体は、第１０の導電体と、第２の半導体
と、の間に配置され、第１０の導電体は、第２の導電体と電気的に接続される半導体装置
である。
【００３６】
（１９）
または、本発明の一態様は、（１８）において、第５のトランジスタは、第５のトランジ
スタと、第２のトランジスタまたは第２の容量素子と、互いに重なる領域を有する半導体
装置である。
【００３７】
（２０）
または、本発明の一態様は、（１）乃至（１９）のいずれか一において、第１の酸化物半
導体、第２の酸化物半導体および第３の酸化物半導体が、同じ層に配置される半導体装置
である。
【発明の効果】
【００３８】
しきい値電圧の異なるトランジスタを有する半導体装置を提供することができる。または
、複数種の回路を有し、回路ごとに電気特性の異なるトランジスタを有する半導体装置を
提供することができる。または、記憶素子を有する半導体装置を提供することができる。
または、保持期間の長い記憶素子と、動作の速い記憶素子と、を有する半導体装置を提供
することができる。または、複数種の記憶素子を有し、記憶素子ごとに電気特性の異なる
トランジスタを有する半導体装置を提供することができる。または、集積度の高い半導体
装置を提供することができる。
【００３９】
または、該半導体装置を有するモジュールを提供することができる。または、該半導体装
置、または該モジュールを有する電子機器を提供することができる。または、新規な半導
体装置を提供することができる。または、新規なモジュールを提供することができる。ま
たは、新規な電子機器を提供することができる。
【００４０】
または、ノーマリーオフの電気特性を有するトランジスタを提供することができる。また
は、非導通時のリーク電流の小さいトランジスタを提供することができる。または、サブ
スレッショルドスイング値の小さいトランジスタを提供することができる。または、短チ
ャネル効果の小さいトランジスタを提供することができる。または、電気特性の優れたト
ランジスタを提供することができる。または、信頼性の高いトランジスタを提供すること
ができる。または、高い周波数特性を有するトランジスタを提供することができる。
【００４１】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明の一態様に係る半導体装置のブロック図。
【図２】本発明の一態様に係る半導体装置のブロック図。
【図３】本発明の一態様に係る半導体装置の回路図。
【図４】本発明の一態様に係る半導体装置の回路図。
【図５】本発明の一態様に係る半導体装置の回路図。
【図６】本発明の一態様に係る半導体装置の断面図。
【図７】本発明の一態様に係る半導体装置の断面図。
【図８】本発明の一態様に係る半導体装置の断面図。
【図９】本発明の一態様に係るトランジスタの上面図および断面図。
【図１０】本発明の一態様に係るトランジスタの断面図およびバンド図。
【図１１】本発明の一態様に係るトランジスタの断面図。
【図１２】本発明の一態様に係るトランジスタの断面図。
【図１３】本発明の一態様に係るトランジスタの上面図および断面図。
【図１４】本発明の一態様に係るトランジスタの上面図および断面図。
【図１５】本発明の一態様に係るトランジスタの上面図および断面図。
【図１６】本発明の一態様に係るトランジスタの上面図および断面図。
【図１７】本発明の一態様に係るトランジスタの断面図およびバンド図。
【図１８】本発明の一態様に係る半導体装置のブロック図。
【図１９】本発明の一態様に係る半導体装置の回路図。
【図２０】本発明の一態様に係る電子機器の斜視図。
【図２１】ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。
【図２２】ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。
【図２３】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。
【図２４】ＣＡＡＣ−ＯＳの電子回折パターンを示す図。
【図２５】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【発明を実施するための形態】
【００４３】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説
明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に
理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるもの
ではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異
なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じく
し、特に符号を付さない場合がある。
【００４４】
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されて
いる場合がある。
【００４５】
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替え
ることが可能である。
【００４６】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）
との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である
。一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさに
よって決定される。したがって、「接地電位」などと記載されている場合であっても、電
位が０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合
もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合
には、その電位を基準として、正の電位と負の電位が規定される。
【００４７】
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層
順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」な
どと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞
と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００４８】
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」とし
ての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と
言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体
」と言い換えることができる場合がある。
【００４９】
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」とし
ての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と
言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体
」と言い換えることができる場合がある。
【００５０】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度
が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導
体にＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅ）が形成されることや、キャリア移動度
が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導
体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族
元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、
水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素
などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形
成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純
物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５
族元素などがある。
【００５１】
なお、本明細書において、Ａが濃度Ｂの領域を有する、と記載する場合、例えば、Ａのあ
る領域における深さ方向全体の濃度がＢである場合、Ａのある領域における深さ方向の濃
度の平均値がＢである場合、Ａのある領域における深さ方向の濃度の中央値がＢである場
合、Ａのある領域における深さ方向の濃度の最大値がＢである場合、Ａのある領域におけ
る深さ方向の濃度の最小値がＢである場合、Ａのある領域における深さ方向の濃度の収束
値がＢである場合、測定上Ａそのものの確からしい値の得られる領域における濃度がＢで
ある場合などを含む。
【００５２】
また、本明細書において、Ａが大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂの領域を有
する、と記載する場合、例えば、Ａのある領域における全体の大きさ、長さ、厚さ、幅、
または距離がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離
の平均値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の
中央値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の最
大値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の最小
値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の収束値
がＢである場合、測定上Ａそのものの確からしい値の得られる領域での大きさ、長さ、厚
さ、幅、または距離がＢである場合などを含む。
【００５３】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラン
ジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重な
る領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電
極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つの
トランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
【００５４】
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領
域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのト
ランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
【００５５】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に
形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示
される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の
方が大きくなる。
【００５６】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００５７】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに
重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上
のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅ
ｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した
場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、
本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合があ
る。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い
込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによ
って、値を決定することができる。
【００５８】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００５９】
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図ま
たは断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形状
を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記載
されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状を
有すると読み替えることができる。
【００６０】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００６１】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
【００６２】
＜半導体装置＞
以下では、本発明の一態様に係る半導体装置について説明する。
【００６３】
なお、以下では、ｎチャネル型トランジスタを想定して説明する。ただし、ｐチャネル型
トランジスタに適用するために、適宜用語または符号などを読み替えても構わない。
【００６４】
図１は、回路１０１ａと、回路１０１ｂと、回路１０１ｃと、を有する半導体装置１００
のブロック図である。回路１０１ａと、回路１０１ｂと、回路１０１ｃと、はそれぞれ電
気的に接続されている。ただし、本発明の一態様に係る半導体装置は、これに限定される
ものではない。例えば、半導体装置１００は、回路１０１ａ、回路１０１ｂまたは回路１
０１ｃのいずれかを有さなくても構わない場合がある。または、半導体装置１００は、回
路１０１ａと回路１０１ｂとが電気的に接続されていなくてもよい場合がある。または、
回路１０１ｂと回路１０１ｃとが電気的に接続されていなくてもよい場合がある。または
、回路１０１ｃと回路１０１ａとが電気的に接続されていなくてもよい場合がある。
【００６５】
回路１０１ａはトランジスタ１０２ａを有する。回路１０１ｂはトランジスタ１０２ｂを
有する。回路１０１ｃはトランジスタ１０２ｃを有する。ここで、トランジスタ１０２ａ
とトランジスタ１０２ｂとが、異なる電気特性を有する。例えば、サブスレッショルド領
域におけるドレイン電流が１×１０−１２Ａとなるゲート電圧が、トランジスタ１０２ａ
は０Ｖ以上０．７Ｖ以下であり、トランジスタ１０２ｂは０．８Ｖ以上１．５Ｖ以下であ
ればよい。なお、トランジスタ１０２ａとトランジスタ１０２ｂとの電気特性の異ならせ
る方法については後述する。なお、トランジスタ１０２ｂとトランジスタ１０２ｃとが、
異なる電気特性を有してもよい。または、トランジスタ１０２ｃとトランジスタ１０２ａ
とが、異なる電気特性を有してもよい。
【００６６】
各トランジスタが異なる電気特性を有することで、各回路において要求されるトランジス
タの電気特性を同時に満たすことが可能となる。したがって、動作速度を高めながら、消
費電力の小さい半導体装置などを実現することができる。
【００６７】
図２は、図１とは一部が異なる半導体装置１００の例のブロック図である。回路１０１ａ
が、トランジスタ１０２ａと、トランジスタ１０３ａと、容量素子１０４ａと、を有し、
回路１０１ｂが、トランジスタ１０２ｂと、トランジスタ１０３ｂと、容量素子１０４ｂ
と、を有し、回路１０１ｃが、トランジスタ１０２ｃを有する。
【００６８】
図２に示す回路１０１ａは、図１に示した回路１０１ａと比べて、トランジスタ１０３ａ
と、容量素子１０４ａと、を有する点が異なる。トランジスタ１０３ａのゲート端子は、
トランジスタ１０２ａのソース端子またはドレイン端子の一方、および容量素子１０４ａ
の一方の端子と、ノードＡを介して電気的に接続されている。ノードＡの電位は、トラン
ジスタ１０２ａを介して変更することが可能である。また、ノードＡの電位は、トランジ
スタ１０２ａを非導通状態とすることにより保持される。トランジスタ１０３ａのドレイ
ン電流はノードＡの電位によって変化するため、回路１０１ａは、任意のデータを保持す
る機能を有する。即ち、回路１０１ａを記憶装置とすることができる。ただし、回路１０
１ａは、記憶装置でなくても構わない。
【００６９】
ここで、ノードＡに保持されたデータは、トランジスタ１０２ａ、トランジスタ１０３ａ
および容量素子１０４ａを介して消失する場合がある。ただし、トランジスタ１０３ａの
ゲート絶縁体のリーク電流、および容量素子１０４ａの誘電体のリーク電流が十分小さい
場合、トランジスタ１０２ａのソース端子とドレイン端子との間を流れる電流がノードＡ
に保持されたデータを消失させる主要因となる。したがって、トランジスタ１０２ａにオ
フ電流の小さいトランジスタを用いることで、ノードＡのデータを長期間に渡って保持す
ることが可能となる。なお、オフ電流の小さいトランジスタの具体例については後述する
。
【００７０】
図２に示す回路１０１ｂは、図１に示した回路１０１ｂと比べて、トランジスタ１０３ｂ
と、容量素子１０４ｂと、を有する点が異なる。トランジスタ１０３ｂのゲート端子は、
トランジスタ１０２ｂのソース端子またはドレイン端子の一方、および容量素子１０４ｂ
の一方の端子と、ノードＢを介して電気的に接続されている。即ち、回路１０１ｂは回路
１０１ａと同様の回路構成を有する。
【００７１】
このとき、トランジスタ１０２ａのしきい値電圧をトランジスタ１０２ｂのしきい値電圧
よりも高くすることにより、回路１０１ａと回路１０１ｂとの差別化を図ることができる
。トランジスタ１０２ａのしきい値電圧が高いことにより、回路１０１ａは、ノードＡの
データを長期間に渡って保持することが可能となる。一方、トランジスタ１０２ｂのしき
い値電圧が低いことにより、回路１０１ｂは、ノードＢへのデータの書き込み動作を速く
することができる。
【００７２】
例えば、半導体装置１００は、データの保持期間よりも書き込み動作の速さが重視される
動作には回路１０１ｂを用い、書き込み動作の速さよりもデータの保持期間が重視される
動作には回路１０１ａを用いることで、動作速度を高く、消費電力を小さくすることがで
きる。
【００７３】
また、例えば、トランジスタ１０２ａのサブスレッショルド領域におけるドレイン電流が
１×１０−１２Ａとなるゲート電圧（以下、Ｓｈｉｆｔと表記する。）が０．８Ｖ以上１
．５Ｖ以下である場合、トランジスタ１０２ａにゲート電圧を印加しなくてもノードＡの
データを長期間に渡って保持することが可能となる。したがって、回路１０１ａは、デー
タ保持のための電力供給が不要であり、半導体装置１００の消費電力を小さくすることが
できる。また、半導体装置１００への電力供給を止めた場合でも、回路１０１ａには電力
供給を止める直前までのデータが保持される。そのため、電力供給後、即時に半導体装置
１００を動作させることが可能となる。また、トランジスタ１０２ｂのＳｈｉｆｔが０Ｖ
以上０．７Ｖ以下である場合、ノードＢへのデータ書き込みに要するトランジスタ１０２
ｂのゲート電圧を低くすることができる。ゲート電圧を低くすることにより、ノードＢへ
のデータの書き込み動作を速くすることができる。また、ノードＢへのデータの書き込み
動作に要する消費電力を小さくすることができる。
【００７４】
図２に示す回路１０１ｃは、図１に示した回路１０１ｃと比べて、トランジスタ１０２ｃ
が第２のゲート端子（バックゲート端子ともいう。）を有する点が異なる。トランジスタ
１０２ｃの第２のゲート端子側には、フローティングゲートＣ（図２には破線部で示す。
）が配置されている。例えば、トランジスタ１０２ｃにドレイン電圧を印加しつつ、第２
のゲート端子に電圧を印加することで、フローティングゲートＣに電子を注入させること
ができる。フローティングゲートＣに注入された電子は、固定電荷のように振舞う。その
ため、トランジスタ１０２ｃのしきい値電圧は、フローティングゲートＣへの電子の注入
量に応じて変化する。トランジスタ１０２ｃのドレイン電流はフローティングゲートＣの
電位によって変化するため、回路１０１ｃは、任意のデータを保持する機能を有する。即
ち、回路１０１ｃを記憶装置とすることができる。ただし、回路１０１ｃは、記憶装置で
なくても構わない。
【００７５】
トランジスタ１０２ｃは、フローティングゲートＣへの電子の注入によってデータを書き
込む。したがって、回路１０１ｃは、回路１０１ａおよび回路１０１ｂと比べて、データ
の書き込みに原理的に高い電圧を要する。即ち、書き込み動作が遅くなる場合や、書き込
みに要する消費電力が大きくなる場合がある。一方、フローティングゲートＣが十分に絶
縁されている場合、データの消失が起こりにくく、データの保持期間を極めて長くするこ
とができる。よって、回路１０１ｃは、書き換え頻度の低いデータの保持に適している。
または、書き換え不可能な記憶装置（ライトワンスメモリ）としても構わない。書き換え
不可能な記憶装置とすることにより、データの改変などによる問題が起こりにくくなるた
め、半導体装置１００の信頼性を高めることができる。
【００７６】
このように、長期データ保持に好適な回路と、動作速度の高い回路と、長期データ保持の
信頼性の高い回路と、を有する半導体装置は、信頼性が高く、消費電力を小さくすること
ができる。
【００７７】
上記回路構成は一例であり、回路１０１ａ、回路１０１ｂおよび回路１０１ｃの回路構成
を適宜変更することができる。例えば、図３、図４および図５に、回路１０１ａの図１お
よび図２とは異なる構成例を示す。なお、図３、図４および図５には、回路１０１ａを例
示しているが、回路１０１ｂまたは回路１０１ｃに適用することもできる。
【００７８】
図３（Ａ）に示す回路１０１ａは、トランジスタ１０２ａが第２のゲート端子を有する点
が図２に示した回路１０１ａと異なる。例えば、第２のゲート端子に任意の電位を印加す
ることで、トランジスタ１０２ａのしきい値電圧などを変化させることができる。または
、例えば、第２のゲート端子とゲート端子との間を電気的に接続させることにより、トラ
ンジスタ１０２ａのオン電流を大きくすることができる。また、パンチスルー現象による
リーク電流を小さくすることができるため、サブスレッショルドスイング値（Ｓ値ともい
う。）を小さくすることができ、かつオフ電流を小さくすることができる。具体的には、
Ｓ値を６０ｍＶ／ｄｅｃ以上１５０ｍＶ／ｄｅｃ以下、６０ｍＶ／ｄｅｃ以上１２０ｍＶ
／ｄｅｃ以下、６０ｍＶ／ｄｅｃ以上１００ｍＶ／ｄｅｃ以下または６０ｍＶ／ｄｅｃ以
上８０ｍＶ／ｄｅｃ以下とすることができる。または、例えば、第２のゲート端子とソー
ス端子とを電気的に接続させることにより、工程や基板内の場所によって生じるトランジ
スタ１０２ａの電気特性のばらつきを低減することができる。
【００７９】
図３（Ｂ）に示す回路１０１ａは、トランジスタ１０２ａがゲート端子側にフローティン
グゲートＤを有する点が図２に示した回路１０１ａと異なる。図２に示した回路１０１ｃ
のフローティングゲートＣに電子を注入した方法と同様の方法などによって、フローティ
ングゲートＤに電子を注入することができる。フローティングゲートＤに電子が注入され
ることで、トランジスタ１０２ａのしきい値電圧などを変化させることができる。例えば
、電子の注入量を調整することにより、トランジスタ１０２ａのＳｈｉｆｔを０．８Ｖ以
上１．５Ｖ以下とすることができる。
【００８０】
図３（Ｃ）に示す回路１０１ａは、トランジスタ１０２ａが第２のゲート端子を有し、か
つ第２のゲート端子側にフローティングゲートＥを有する点が図２に示した回路１０１ａ
と異なる。図２に示した回路１０１ｃのフローティングゲートＣに電子を注入した方法と
同様の方法などによって、フローティングゲートＥに電子を注入することができる。フロ
ーティングゲートＥに電子が注入されることで、トランジスタ１０２ａのしきい値電圧な
どを変化させることができる。例えば、電子の注入量を調整することにより、トランジス
タ１０２ａのＳｈｉｆｔを０．８Ｖ以上１．５Ｖ以下とすることができる。
【００８１】
図３（Ｄ）に示す回路１０１ａは、トランジスタ１０２ａがゲート端子側にフローティン
グゲートＤを有し、かつ第２のゲート端子を有し、かつ第２のゲート端子側にフローティ
ングゲートＥを有する点が図２に示した回路１０１ａと異なる。図２に示した回路１０１
ｃのフローティングゲートＣに電子を注入した方法と同様の方法などによって、フローテ
ィングゲートＤまたは／およびフローティングゲートＥに電子を注入することができる。
フローティングゲートＤまたは／およびフローティングゲートＥに電子が注入されること
で、トランジスタ１０２ａのしきい値電圧などを変化させることができる。例えば、電子
の注入量を調整することにより、トランジスタ１０２ａのＳｈｉｆｔを０．８Ｖ以上１．
５Ｖ以下とすることができる。
【００８２】
図４（Ａ）に示す回路１０１ａは、トランジスタ１０３ａを有さない点が図３（Ａ）に示
した回路１０１ａと異なる。トランジスタ１０３ａを有さないため、トランジスタ１０２
ａを介してノードＡに保持されたデータを読み出す。トランジスタ１０２ａを導通させる
ため、ノードＡに保持されたデータは、読み出しのたびに消失する。ただし、読み出しの
たびにデータの書き込みを行うことで、データの消失を防ぐことができる。トランジスタ
１０３ａを有さないことにより、図３（Ａ）に示した回路１０１ａよりも半導体装置１０
０に占める回路１０１ａの面積を縮小することができる。なお、トランジスタ１０２ａが
第２のゲート端子を有する例を示しているが、これに限定されるものではない。トランジ
スタ１０２ａが、第２のゲート端子を有さなくても構わない場合がある。
【００８３】
図４（Ｂ）に示す回路１０１ａは、トランジスタ１０３ａを有さない点が図３（Ｂ）に示
した回路１０１ａと異なる。トランジスタ１０３ａを有さないことにより、図３（Ｂ）に
示した回路１０１ａよりも半導体装置１００に占める回路１０１ａの面積を縮小すること
ができる。
【００８４】
図４（Ｃ）に示す回路１０１ａは、トランジスタ１０３ａを有さない点が図３（Ｃ）に示
した回路１０１ａと異なる。トランジスタ１０３ａを有さないことにより、図３（Ｃ）に
示した回路１０１ａよりも半導体装置１００に占める回路１０１ａの面積を縮小すること
ができる。
【００８５】
図４（Ｄ）に示す回路１０１ａは、トランジスタ１０３ａを有さない点が図３（Ｄ）に示
した回路１０１ａと異なる。トランジスタ１０３ａを有さないことにより、図３（Ｄ）に
示した回路１０１ａよりも半導体装置１００に占める回路１０１ａの面積を縮小すること
ができる。
【００８６】
図５（Ａ）に示す回路１０１ａは、容量素子１０４ａを有さない点が図４（Ｂ）に示した
回路１０１ａと異なる。例えば、トランジスタ１０２ａにドレイン電圧を印加しつつ、ゲ
ート端子に電圧を印加することで、フローティングゲートＤに電子を注入させることがで
きる。フローティングゲートＤに注入された電子は、固定電荷のように振舞う。そのため
、トランジスタ１０２ａのしきい値電圧は、フローティングゲートＤへの電子の注入量に
応じて変化する。トランジスタ１０２ａのドレイン電流はフローティングゲートＤの電位
によって変化するため、回路１０１ａは、任意のデータを保持する機能を有する。即ち、
回路１０１ａを記憶装置とすることができる。ただし、回路１０１ａは、記憶装置でなく
ても構わない。回路１０１ａが、容量素子１０４ａを有さないことにより、図４（Ｂ）に
示した回路１０１ａよりも半導体装置１００に占める回路１０１ａの面積を縮小すること
ができる。
【００８７】
図５（Ｂ）に示す回路１０１ａは容量素子１０４ａを有さない点が図４（Ｃ）に示した回
路１０１ａと異なる。容量素子１０４ａを有さないことにより、図４（Ｃ）に示した回路
１０１ａよりも半導体装置１００に占める回路１０１ａの面積を縮小することができる。
【００８８】
図５（Ｃ）に示す回路１０１ａは、容量素子１０４ａを有さない点が図４（Ｄ）に示した
回路１０１ａと異なる。容量素子１０４ａを有さないことにより、図４（Ｄ）に示した回
路１０１ａよりも半導体装置１００に占める回路１０１ａの面積を縮小することができる
。
【００８９】
＜半導体装置の構造＞
以下では、本発明の一態様に係る半導体装置の構造を例示する。
【００９０】
図６は、図２に示した回路１０１ａに対応する断面図である。ただし、回路１０１ｂおよ
び回路１０１ｃに適用しても構わない。
【００９１】
図６に示す回路１０１ａは、トランジスタ１０３ａと、トランジスタ１０２ａと、容量素
子１０４ａと、を有する。また、トランジスタ１０２ａおよび容量素子１０４ａは、トラ
ンジスタ１０３ａの上方に配置する。
【００９２】
図６に示すトランジスタ１０３ａは、半導体基板４５０を用いたトランジスタである。ト
ランジスタ１０３ａは、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の領
域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
【００９３】
トランジスタ１０３ａにおいて、領域４７２ａおよび領域４７２ｂは、ソース領域および
ドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機能
を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導電
体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即
ち、導電体４５４に印加する電位によって、領域４７２ａと領域４７２ｂとの間の導通・
非導通を制御することができる。
【００９４】
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、ま
たは炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛
、酸化ガリウムなどの化合物半導体基板などを用いればよい。好ましくは、半導体基板４
５０として単結晶シリコン基板を用いる。
【００９５】
半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。ただ
し、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用い
ても構わない。その場合、トランジスタ１０３ａとなる領域には、ｎ型の導電型を付与す
る不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であっても
構わない。
【００９６】
半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、ト
ランジスタ１０３ａのオン特性を向上させることができる。
【００９７】
領域４７２ａおよび領域４７２ｂは、ｐ型の導電型を付与する不純物を有する領域である
。このようにして、トランジスタ１０３ａはｐチャネル型トランジスタを構成する。
【００９８】
なお、トランジスタ１０３ａは、領域４６０などによって隣接するトランジスタと分離さ
れる。領域４６０は、絶縁性を有する領域である。
【００９９】
図６に示すトランジスタ１０２ａは、絶縁体４０２と、絶縁体４１２と、絶縁体４０８と
、半導体４０６と、導電体４１６ａと、導電体４１６ｂと、導電体４０４と、を有する。
半導体４０６は、絶縁体４０２上に配置される。絶縁体４１２は、半導体４０６上に配置
される。導電体４０４は、絶縁体４１２上に配置される。導電体４１６ａおよび導電体４
１６ｂは、半導体４０６と接して配置される。絶縁体４０８は、絶縁体４１２上、導電体
４０４上、導電体４１６ａ上および導電体４１６ｂ上に配置される。
【０１００】
導電体４０４は、トランジスタ１０２ａのゲート電極としての機能を有する。したがって
、絶縁体４１２は、トランジスタ１０２ａのゲート絶縁体としての機能を有する。導電体
４１６ａおよび導電体４１６ｂは、それぞれトランジスタ１０２ａのソース電極またはド
レイン電極としての機能を有する。また、絶縁体４０８は、バリア層としての機能を有す
る。絶縁体４０８は、例えば、酸素または／および水素をブロックする機能を有する。絶
縁体４０８は、例えば、絶縁体４０２または絶縁体４１２よりも、酸素または／および水
素をブロックする能力が高い。
【０１０１】
トランジスタ１０２ａの詳細については後述する。
【０１０２】
図６に示す容量素子１０４ａは、導電体４１６ａと、導電体４１４と、絶縁体４１１と、
を有する。絶縁体４１１は、導電体４１６ａ上に配置される。導電体４１４は、絶縁体４
１１上に配置される。
【０１０３】
導電体４１６ａは、容量素子１０４ａの一対の電極の一方としての機能を有する。導電体
４１４は、容量素子１０４ａの一対の電極の他方としての機能を有する。絶縁体４１１は
、容量素子１０４ａの誘電体としての機能を有する。
【０１０４】
容量素子１０４ａは、トランジスタ１０２ａの構成要素である導電体４１６ａを用いるこ
とができる。また、絶縁体４１１を、トランジスタ１０２ａの絶縁体４１２と同一工程を
経て形成することができる。また、導電体４１４を、トランジスタ１０２ａの導電体４０
４と同一工程を経て形成することができる。容量素子１０４ａは、トランジスタ１０２ａ
と工程を共通化できるため、製造コストを増加させることがほとんどない。また、工程数
を増加させないため、回路１０１ａの歩留まりを高くすることができる。なお、導電体４
１６ａに替えて、別の導電体を容量素子の一対の電極の一方として用いても構わない。
【０１０５】
図６に示す回路１０１ａは、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電体
４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂ
と、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導電
体４７４ｂと、導電体４９６ａと、導電体４９６ｂと、導電体４９６ｃと、導電体４９６
ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、導電体４９８ｄと、絶
縁体４９０と、絶縁体４９２と、絶縁体４９４と、を有する。
【０１０６】
絶縁体４６４は、トランジスタ１０３ａ上に配置する。絶縁体４６６は、絶縁体４６４上
に配置する。絶縁体４６８は、絶縁体４６６上に配置する。絶縁体４９０は、絶縁体４６
８上に配置する。トランジスタ１０２ａは、絶縁体４９０上に配置する。絶縁体４９２は
、トランジスタ１０２ａ上に配置する。絶縁体４９４は、絶縁体４９２上に配置する。
【０１０７】
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電
体４５４に達する開口部と、を有する。開口部には、それぞれ導電体４８０ａ、導電体４
８０ｂまたは導電体４８０ｃが埋め込まれている。
【０１０８】
絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口部と、
導電体４８０ｃに達する開口部と、を有する。開口部には、それぞれ導電体４７８ａ、導
電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
【０１０９】
絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開口部と、
を有する。開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが埋め込まれてい
る。
【０１１０】
絶縁体４９０は、導電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、
を有する。開口部には、それぞれ導電体４７４ａまたは導電体４７４ｂが埋め込まれてい
る。
【０１１１】
絶縁体４９２は、容量素子１０４ａの一対の電極の他方である導電体４１４に達する開口
部と、トランジスタ１０２ａのゲート電極である導電体４０４に達する開口部と、トラン
ジスタ１０２ａのソース電極またはドレイン電極の一方である導電体４１６ｂを通って、
導電体４７４ａに達する開口部と、トランジスタ１０２ａのソース電極またはドレイン電
極の他方である導電体４１６ａを通って、導電体４７４ｂに達する開口部と、を有する。
開口部には、それぞれ導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃまたは導電体４
９６ｄが埋め込まれている。ただし、それぞれの開口部は、さらにトランジスタ１０２ａ
などの構成要素のいずれかを介する場合がある。
【０１１２】
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂに達する開口
部と、導電体４９６ｃに達する開口部と、導電体４９６ｄに達する開口部と、を有する。
また、開口部には、それぞれ導電体４９８ａ、導電体４９８ｂ、導電体４９８ｃまたは導
電体４９８ｄが埋め込まれている。
【０１１３】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９２および絶縁体
４９４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニ
ウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジル
コニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、ま
たは積層で用いればよい。例えば、絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体
４９０、絶縁体４９２および絶縁体４９４としては、酸化アルミニウム、酸化マグネシウ
ム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム
、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジ
ム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０１１４】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９２または絶縁体
４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有
することが好ましい。トランジスタ１０２ａの近傍に、水素などの不純物および酸素をブ
ロックする機能を有する絶縁体を配置することによって、トランジスタ１０２ａの電気特
性を安定にすることができる。
【０１１５】
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ
素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、
アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム
、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０１１６】
導電体４８０ａ、導電体４８０ｂ、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ、
導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７４ａ、導電体４７４ｂ、
導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ、導電体４９６ｄ、導電体４９８ａ、
導電体４９８ｂ、導電体４９８ｃおよび導電体４９８ｄとしては、例えば、ホウ素、窒素
、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト
、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウ
ム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層
で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを
含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム
、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０１１７】
トランジスタ１０３ａのソースまたはドレインは、導電体４８０ａと、導電体４７８ａと
、導電体４７６ａと、導電体４７４ａと、導電体４９６ｃと、を介してトランジスタ１０
２ａのソース電極またはドレイン電極の一方である導電体４１６ｂと電気的に接続する。
また、トランジスタ１０３ａのゲート電極である導電体４５４は、導電体４８０ｃと、導
電体４７８ｃと、導電体４７６ｂと、導電体４７４ｂと、導電体４９６ｄと、を介してト
ランジスタ１０２ａのソース電極またはドレイン電極の他方である導電体４１６ａと電気
的に接続する。
【０１１８】
なお、図７に示す回路１０１ａは、図６に示した回路１０１ａのトランジスタ１０３ａの
構造が異なるのみである。よって、図７に示す回路１０１ａは、図６に示した回路１０１
ａの記載を参酌する。具体的には、図７に示す回路１０１ａは、トランジスタ１０３ａが
Ｆｉｎ型である場合を示している。トランジスタ１０３ａをＦｉｎ型とすることにより、
実効上のチャネル幅が増大し、トランジスタ１０３ａのオン特性を向上させることができ
る。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ１０３ａ
のオフ特性を向上させることができる。
【０１１９】
また、図８に示す回路１０１ａは、図６に示した回路１０１ａのトランジスタ１０３ａの
構造が異なるのみである。よって、図８に示す回路１０１ａは、図６に示した回路１０１
ａの記載を参酌する。具体的には、図８に示す回路１０１ａは、トランジスタ１０３ａが
ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板である半導体基板４５０に設
けられた場合を示している。図８には、絶縁体４５２によって領域４５６が半導体基板４
５０と分離されている構造を示す。半導体基板４５０としてＳＯＩ基板を用いることによ
って、パンチスルー現象などを抑制することができるためトランジスタ１０３ａのオフ特
性を向上させることができる。なお、絶縁体４５２は、半導体基板４５０を絶縁体化させ
ることによって形成することができる。例えば、絶縁体４５２としては、酸化シリコンを
用いることができる。
【０１２０】
＜トランジスタの構造＞
図９（Ａ）および図９（Ｂ）は、トランジスタ１０２ａなどに適用可能なトランジスタの
一例を示す上面図および断面図である。図９（Ａ）は上面図であり、図９（Ｂ）は、図９
（Ａ）に示す一点鎖線Ａ１−Ａ２、および一点鎖線Ａ３−Ａ４に対応する断面図である。
なお、図９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１２１】
図９（Ａ）および図９（Ｂ）に示すトランジスタは、基板４００上の凸部を有する絶縁体
４０２と、絶縁体４０２の凸部上の半導体４０６と、半導体４０６の上面および側面と接
し、間隔を開けて配置された導電体４１６ａおよび導電体４１６ｂと、半導体４０６上、
導電体４１６ａ上および導電体４１６ｂ上の絶縁体４１２と、絶縁体４１２上の導電体４
０４と、導電体４１６ａ上、導電体４１６ｂ上および導電体４０４上の絶縁体４０８と、
を有する。なお、絶縁体４０８上には絶縁体４１８が配置されている。
【０１２２】
なお、導電体４０４は、Ａ３−Ａ４断面において、絶縁体４１２を介して半導体４０６の
上面および側面と面する領域を有する。また、絶縁体４０２が凸部を有さなくても構わな
い。また、トランジスタは、絶縁体４０８を有さなくても構わない。
【０１２３】
図９（Ｂ）に示すように、半導体４０６の側面は、導電体４１６ａおよび導電体４１６ｂ
と接する。また、導電体４０４の電界によって、半導体４０６を電気的に取り囲むことが
できる（導電体から生じる電界によって、半導体を電気的に取り囲むトランジスタの構造
を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。そ
のため、半導体４０６の全体（上面、下面および側面）にチャネルが形成される。ｓ−ｃ
ｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、
導通時の電流（オン電流）を高くすることができる。
【０１２４】
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体４０６の側面にもチ
ャネルが形成される。したがって、半導体４０６が厚いほどチャネル領域は大きくなる。
即ち、半導体４０６が厚いほど、トランジスタのオン電流を高くすることができる。また
、半導体４０６が厚いほど、キャリアの制御性の高い領域の割合が増えるため、サブスレ
ッショルドスイング値を小さくすることができる。例えば、１０ｎｍ以上、好ましくは２
０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上、より好まし
くは１００ｎｍ以上の厚さの領域を有する半導体４０６とすればよい。ただし、半導体装
置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ
以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する半導体４０６とすればよい
。
【０１２５】
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに
適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体
装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、ト
ランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、
より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好まし
くは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域
を有する。
【０１２６】
なお、絶縁体４０２は過剰酸素を含む絶縁体であると好ましい。
【０１２７】
例えば、過剰酸素を含む絶縁体は、加熱処理によって酸素を放出する機能を有する絶縁体
である。例えば、過剰酸素を含む酸化シリコン層は、加熱処理などによって酸素を放出す
ることができる酸化シリコン層である。したがって、絶縁体４０２は膜中を酸素が移動可
能な絶縁体である。即ち、絶縁体４０２は酸素透過性を有する絶縁体とすればよい。例え
ば、絶縁体４０２は、半導体４０６よりも酸素透過性の高い絶縁体とすればよい。
【０１２８】
過剰酸素を含む絶縁体は、半導体４０６中の酸素欠損を低減させる機能を有する場合があ
る。半導体４０６中で酸素欠損は、正孔トラップなどとなる。また、酸素欠損のサイトに
水素が入ることによって、キャリアである電子を生成することがある。したがって、半導
体４０６中の酸素欠損を低減することで、トランジスタに安定した電気特性を付与するこ
とができる。
【０１２９】
ここで、加熱処理によって酸素を放出する絶縁体は、ＴＤＳ分析にて、１００℃以上７０
０℃以下または１００℃以上５００℃以下の表面温度の範囲で１×１０１８ａｔｏｍｓ／
ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ
３以上の酸素（酸素原子数換算）を放出することもある。
【０１３０】
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
【０１３１】
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比
例する。そして標準試料との比較により、気体の全放出量を計算することができる。
【０１３２】
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、および
測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、下に示す式
で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガス
の全てが酸素分子由来と仮定する。ＣＨ３ＯＨの質量電荷比は３２であるが、存在する可
能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の
酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比
率が極微量であるため考慮しない。
【０１３３】
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α
【０１３４】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値で
ある。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上に示す式の詳細に
関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科
学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として、
例えば１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコン基板を用いて測定する
。
【０１３５】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
【０１３６】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子
の放出量の２倍となる。
【０１３７】
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。
具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３
以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、ＥＳＲにて、ｇ値が２．
０１近傍に非対称の信号を有することもある。
【０１３８】
または、過剰酸素を含む絶縁体は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））で
あってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の
２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原
子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂ
ａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
【０１３９】
半導体４０６の上下に半導体を配置することで、トランジスタの電気特性を向上させるこ
とができる場合がある。以下では、半導体４０６、およびその上下に配置する半導体につ
いて、図１０を用いて詳細に説明する。
【０１４０】
図１０（Ａ）は、図９（Ｂ）に示したトランジスタの、チャネル長方向における半導体４
０６近傍を拡大した断面図である。また、図１０（Ｂ）は、図９（Ｂ）に示したトランジ
スタの、チャネル幅方向における半導体４０６近傍を拡大した断面図である。
【０１４１】
図１０（Ａ）および図１０（Ｂ）に示すトランジスタの構造では、絶縁体４０２と半導体
４０６との間に、半導体４０６ａが配置される。また、導電体４１６ａ、導電体４１６ｂ
および絶縁体４１２と、半導体４０６と、の間に半導体４０６ｃが配置される。
【０１４２】
または、トランジスタが図１０（Ｃ）および図１０（Ｄ）に示す構造を有しても構わない
。
【０１４３】
図１０（Ｃ）は、図９（Ｂ）に示したトランジスタの、チャネル長方向における半導体４
０６近傍を拡大した断面図である。また、図１０（Ｄ）は、図９（Ｂ）に示したトランジ
スタの、チャネル幅方向における半導体４０６近傍を拡大した断面図である。
【０１４４】
図１０（Ｃ）および図１０（Ｄ）に示すトランジスタの構造では、絶縁体４０２と半導体
４０６との間に、半導体４０６ａが配置される。また、絶縁体４０２、導電体４１６ａ、
導電体４１６ｂ、半導体４０６ａおよび半導体４０６と、絶縁体４１２と、の間に半導体
４０６ｃが配置される。
【０１４５】
半導体４０６は、例えば、インジウムを含む酸化物半導体である。半導体４０６は、例え
ば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体４０
６は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イッ
トリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、
シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン
、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素
Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸
素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウム
よりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップ
を大きくする機能を有する元素である。また、半導体４０６は、亜鉛を含むと好ましい。
酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
【０１４６】
ただし、半導体４０６は、インジウムを含む酸化物半導体に限定されない。半導体４０６
は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を
含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであって
も構わない。
【０１４７】
半導体４０６は、例えば、エネルギーギャップが大きい酸化物を用いる。半導体４０６の
エネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ
以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
【０１４８】
例えば、半導体４０６ａおよび半導体４０６ｃは、半導体４０６を構成する酸素以外の元
素一種以上、または二種以上から構成される酸化物半導体である。半導体４０６を構成す
る酸素以外の元素一種以上、または二種以上から半導体４０６ａおよび半導体４０６ｃが
構成されるため、半導体４０６ａと半導体４０６との界面、および半導体４０６と半導体
４０６ｃとの界面において、欠陥準位が形成されにくい。
【０１４９】
半導体４０６ａ、半導体４０６および半導体４０６ｃは、少なくともインジウムを含むと
好ましい。なお、半導体４０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１
００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａ
ｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔ
ｏｍｉｃ％より高いとする。また、半導体４０６がＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉｎお
よびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％よ
り高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より
高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、半導体４０６ｃがＩｎ−Ｍ−Ｚｎ酸化
物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０
ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａ
ｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、半導体４０６ｃは、半
導体４０６ａと同種の酸化物を用いても構わない。ただし、半導体４０６ａまたは／およ
び半導体４０６ｃがインジウムを含まなくても構わない場合がある。例えば、半導体４０
６ａまたは／および半導体４０６ｃが酸化ガリウムであっても構わない。なお、半導体４
０６ａ、半導体４０６および半導体４０６ｃに含まれる各元素の原子数が、簡単な整数比
にならなくても構わない。
【０１５０】
半導体４０６は、半導体４０６ａおよび半導体４０６ｃよりも電子親和力の大きい酸化物
を用いる。例えば、半導体４０６として、半導体４０６ａおよび半導体４０６ｃよりも電
子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下
、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子
親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０１５１】
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する
。そのため、半導体４０６ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原
子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さら
に好ましくは９０％以上とする。
【０１５２】
このとき、ゲート電圧を印加すると、半導体４０６ａ、半導体４０６、半導体４０６ｃの
うち、電子親和力の大きい半導体４０６にチャネルが形成される。
【０１５３】
ここで、半導体４０６ａと半導体４０６との間には、半導体４０６ａと半導体４０６との
混合領域を有する場合がある。また、半導体４０６と半導体４０６ｃとの間には、半導体
４０６と半導体４０６ｃとの混合領域を有する場合がある。混合領域は、欠陥準位密度が
低くなる。そのため、半導体４０６ａ、半導体４０６および半導体４０６ｃの積層体は、
それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バ
ンド図となる（図１０（Ｅ）参照。）。なお、半導体４０６ａ、半導体４０６および半導
体４０６ｃは、それぞれの界面を明確に判別できない場合がある。
【０１５４】
このとき、電子は、半導体４０６ａ中および半導体４０６ｃ中ではなく、半導体４０６中
を主として移動する。上述したように、半導体４０６ａと半導体４０６との界面における
欠陥準位密度、および半導体４０６と半導体４０６ｃとの界面における欠陥準位密度を低
くすることによって、半導体４０６中で電子の移動が阻害されることが少なく、トランジ
スタのオン電流を高くすることができる。
【０１５５】
トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることが
できる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定
される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害
される。
【０１５６】
トランジスタのオン電流を高くするためには、例えば、半導体４０６の上面または下面（
被形成面、ここでは半導体４０６ａ）の、１μｍ×１μｍの範囲における二乗平均平方根
（ＲＭＳ：Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６ｎ
ｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい
。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、好
ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ
未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。
）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましく
は７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、エスアイアイ・ナノテク
ノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定する
ことができる。
【０１５７】
または、例えば、チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移
動は阻害される。
【０１５８】
例えば、半導体４０６が酸素欠損（ＶＯとも表記。）を有する場合、酸素欠損のサイトに
水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水
素が入り込んだ状態をＶＯＨと表記する場合がある。ＶＯＨは電子を散乱するため、トラ
ンジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよ
りも酸素が入る方が安定する。したがって、半導体４０６中の酸素欠損を低減することで
、トランジスタのオン電流を高くすることができる場合がある。
【０１５９】
また、チャネルの形成される領域中の欠陥準位密度が高いと、トランジスタの電気特性を
変動させる場合がある。例えば、欠陥準位がキャリア発生源となる場合、トランジスタの
しきい値電圧を変動させる場合がある。
【０１６０】
半導体４０６の酸素欠損を低減するために、例えば、絶縁体４０２に含まれる過剰酸素を
、半導体４０６ａを介して半導体４０６まで移動させる方法などがある。この場合、半導
体４０６ａは、酸素透過性を有する層（酸素を通過または透過させる層）であることが好
ましい。
【０１６１】
また、トランジスタのオン電流を高くするためには、半導体４０６ｃの厚さは小さいほど
好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下
の領域を有する半導体４０６ｃとすればよい。一方、半導体４０６ｃは、チャネルの形成
される半導体４０６へ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど
）が入り込まないようブロックする機能を有する。そのため、半導体４０６ｃは、ある程
度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さ
らに好ましくは２ｎｍ以上の厚さの領域を有する半導体４０６ｃとすればよい。また、半
導体４０６ｃは、絶縁体４０２などから放出される酸素の外方拡散を抑制するために、酸
素をブロックする性質を有すると好ましい。
【０１６２】
また、信頼性を高くするためには、半導体４０６ａは厚く、半導体４０６ｃは薄いことが
好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ
以上、より好ましくは６０ｎｍ以上の厚さの領域を有する半導体４０６ａとすればよい。
半導体４０６ａの厚さを、厚くすることで、隣接する絶縁体と半導体４０６ａとの界面か
らチャネルの形成される半導体４０６までの距離を離すことができる。ただし、半導体装
置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ
以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する半導体４０６ａとすればよい
。
【０１６３】
例えば、半導体４０６と半導体４０６ａとの間に、二次イオン質量分析法（ＳＩＭＳ：Ｓ
ｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０
１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０
１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１
×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下のシリコン濃度
となる領域を有する。また、半導体４０６と半導体４０６ｃとの間に、ＳＩＭＳにおいて
、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましく
は１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好
ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下のシ
リコン濃度となる領域を有する。
【０１６４】
また、半導体４０６は、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１
０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１
０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上１
×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３
以上５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、半導体
４０６の水素濃度を低減するために、半導体４０６ａおよび半導体４０６ｃの水素濃度を
低減すると好ましい。半導体４０６ａおよび半導体４０６ｃは、ＳＩＭＳにおいて、１×
１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×
１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは
１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ま
しくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素
濃度となる領域を有する。また、半導体４０６は、ＳＩＭＳにおいて、１×１０１５ａｔ
ｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔ
ｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１５
ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１
０１５ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領
域を有する。また、半導体４０６の窒素濃度を低減するために、半導体４０６ａおよび半
導体４０６ｃの窒素濃度を低減すると好ましい。半導体４０６ａおよび半導体４０６ｃは
、ＳＩＭＳにおいて、１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃ
ｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃ
ｍ３以下、より好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ
／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔ
ｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
【０１６５】
上述の３層構造は一例である。例えば、半導体４０６ａまたは半導体４０６ｃのない２層
構造としても構わない。または、半導体４０６ａの上もしくは下、または半導体４０６ｃ
上もしくは下に、半導体４０６ａ、半導体４０６および半導体４０６ｃとして例示した半
導体のいずれか一を有する４層構造としても構わない。または、半導体４０６ａの上、半
導体４０６ａの下、半導体４０６ｃの上、半導体４０６ｃの下のいずれか二箇所以上に、
半導体４０６ａ、半導体４０６および半導体４０６ｃとして例示した半導体のいずれか一
以上を有するｎ層構造（ｎは５以上の整数）としても構わない。
【０１６６】
基板４００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい
。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコ
ニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体
基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリ
コン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウ
ムなどの化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を
有する半導体基板、例えばＳＯＩ基板などがある。導電体基板としては、黒鉛基板、金属
基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属
の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けら
れた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体また
は絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを
用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発
光素子、記憶素子などがある。
【０１６７】
また、基板４００として、可とう性基板を用いてもよい。なお、可とう性基板上にトラン
ジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラン
ジスタを剥離し、可とう性基板である基板４００に転置する方法もある。その場合には、
非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として
、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板４００が
伸縮性を有してもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形
状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板４
００の厚さは、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ
以下、さらに好ましくは１５μｍ以上３００μｍ以下とする。基板４００を薄くすると、
半導体装置を軽量化することができる。また、基板４００を薄くすることで、ガラスなど
を用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に
戻る性質を有する場合がある。そのため、落下などによって基板４００上の半導体装置に
加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができ
る。
【０１６８】
可とう性基板である基板４００としては、例えば、金属、合金、樹脂もしくはガラス、ま
たはそれらの繊維などを用いることができる。可とう性基板である基板４００は、線膨張
率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板４００とし
ては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１
０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリ
オレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、
アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板
４００として好適である。
【０１６９】
絶縁体４０２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。例えば、絶縁体４０２としては、酸化アルミニウム、酸
化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、
酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン
、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０１７０】
絶縁体４０２は、基板４００からの不純物の拡散を防止する役割を有してもよい。また、
半導体４０６が酸化物半導体である場合、絶縁体４０２は、半導体４０６に酸素を供給す
る役割を担うことができる。
【０１７１】
導電体４１６ａおよび導電体４１６ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、
シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、
亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウ
ム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で
用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅お
よびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素
を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０１７２】
絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。例えば、絶縁体４１２としては、酸化アルミニウム、酸
化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、
酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン
、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０１７３】
導電体４０４としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミ
ニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イット
リウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよ
びタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、
合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体
、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンお
よび窒素を含む導電体などを用いてもよい。
【０１７４】
絶縁体４０８としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。絶縁体４０８は、好ましくは酸化アルミニウム、窒化酸
化シリコン、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化
ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁体を、単層で、
または積層で用いればよい。
【０１７５】
絶縁体４１８としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。例えば、絶縁体４１８としては、酸化アルミニウム、酸
化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、
酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン
、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０１７６】
ただし、本発明の一態様に係るトランジスタの構造はこれに限定されない。例えば、図１
１（Ａ）に示すように、トランジスタがさらに導電体４１３を有してもよい。導電体４１
３は、トランジスタの第２のゲート電極としての機能を有する。また、図１１（Ｂ）に示
すように、導電体４０４と導電体４１３とが電気的に接続する構造であっても構わない。
このような構成とすることで、導電体４０４と導電体４１３とに同じ電位が供給されるた
め、トランジスタのスイッチング特性を向上させることができる。図１１（Ａ）および図
１１（Ｂ）に示すトランジスタは、例えば、図２に示したトランジスタ１０２ａに対応す
る。
【０１７７】
導電体４１３としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミ
ニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イット
リウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよ
びタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、
合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体
、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンお
よび窒素を含む導電体などを用いてもよい。
【０１７８】
または、例えば、図１２（Ａ）に示すように、絶縁体４１２が、絶縁体４１２ａと、絶縁
体４１２ｂと、絶縁体４１２ｃと、を有してもよい。絶縁体４１２ｂが電子捕獲領域を有
すると好ましい。電子捕獲領域は、電子を捕獲する機能を有する。絶縁体４１２ａおよび
絶縁体４１２ｃが電子の放出を抑制する機能を有するとき、絶縁体４１２ｂに捕獲された
電子は、負の固定電荷のように振舞う。したがって、絶縁体４１２ｂはフローティングゲ
ートとしての機能を有する。図１２（Ａ）に示すトランジスタは、例えば、図３（Ｂ）に
示したトランジスタ１０２ａに対応する。なお、絶縁体４１２ｂに替えて、導電体または
半導体を用いてもよい場合がある。ただし、絶縁体４１２ｂが絶縁体であることにより、
捕獲された電子の放出を抑制できる場合がある。
【０１７９】
絶縁体４１２ａおよび絶縁体４１２ｃとしては、絶縁体４１２についての記載を参照する
。また、絶縁体４１２ｂとしては、ホウ素、アルミニウム、シリコン、スカンジウム、チ
タン、ガリウム、イットリウム、ジルコニウム、インジウム、ランタン、セリウム、ネオ
ジム、ハフニウムまたはタリウムを有する酸化物または窒化物を用いる。好ましくは、酸
化ハフニウムを用いる。
【０１８０】
または、例えば、図１２（Ｂ）に示すように、絶縁体４０２が、絶縁体４０２ａと、絶縁
体４０２ｂと、絶縁体４０２ｃと、を有してもよい。絶縁体４０２ｂが電子捕獲領域を有
すると好ましい。絶縁体４０２ａおよび絶縁体４０２ｃが電子の放出を抑制する機能を有
するとき、絶縁体４０２ｂに捕獲された電子は、負の固定電荷のように振舞う。したがっ
て、絶縁体４０２ｂはフローティングゲートとしての機能を有する。図１２（Ｂ）に示す
トランジスタは、例えば、図３（Ｃ）に示したトランジスタ１０２ａに対応する。なお、
絶縁体４０２ｂに替えて、導電体または半導体を用いてもよい場合がある。ただし、絶縁
体４０２ｂが絶縁体であることにより、捕獲された電子の放出を抑制できる場合がある。
【０１８１】
絶縁体４０２ａおよび絶縁体４０２ｃとしては、絶縁体４０２についての記載を参照する
。また、絶縁体４０２ｂとしては、ホウ素、アルミニウム、シリコン、スカンジウム、チ
タン、ガリウム、イットリウム、ジルコニウム、インジウム、ランタン、セリウム、ネオ
ジム、ハフニウムまたはタリウムを有する酸化物または窒化物を用いる。好ましくは、酸
化ハフニウムを用いる。
【０１８２】
または、例えば、図１２（Ｃ）に示すように、絶縁体４０２が、絶縁体４０２ａと、絶縁
体４０２ｂと、絶縁体４０２ｃと、を有し、絶縁体４１２が、絶縁体４１２ａと、絶縁体
４１２ｂと、絶縁体４１２ｃと、を有してもよい。図１２（Ｃ）に示すトランジスタは、
例えば、図３（Ｄ）に示したトランジスタ１０２ａに対応する。
【０１８３】
また、図１３（Ａ）は、トランジスタの上面図の一例である。図１３（Ａ）の一点鎖線Ｆ
１−Ｆ２および一点鎖線Ｆ３−Ｆ４に対応する断面図の一例を図１３（Ｂ）に示す。なお
、図１３（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
【０１８４】
また、図９などではソース電極およびドレイン電極として機能する導電体４１６ａおよび
導電体４１６ｂが半導体４０６の上面および側面、絶縁体４０２の上面などと接する例を
示したが、本発明の一態様に係るトランジスタの構造はこれに限定されない。例えば、図
１３に示すように、導電体４１６ａおよび導電体４１６ｂが半導体４０６の上面のみと接
する構造であっても構わない。
【０１８５】
また、図１３（Ｂ）に示すように、絶縁体４１８上に絶縁体４２８を有してもよい。絶縁
体４２８は、上面が平坦な絶縁体であると好ましい。なお、絶縁体４２８は、例えば、ホ
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例
えば、絶縁体４２８としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸
化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、
酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムま
たは酸化タンタルを用いればよい。絶縁体４２８の上面を平坦化するために、化学機械研
磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法などに
よって平坦化処理を行ってもよい。
【０１８６】
または、絶縁体４２８は、樹脂を用いてもよい。例えば、ポリイミド、ポリアミド、アク
リル、シリコーンなどを含む樹脂を用いればよい。樹脂を用いることで、絶縁体４２８の
上面を平坦化処理しなくてもよい場合がある。また、樹脂は短い時間で厚い膜を成膜する
ことができるため、生産性を高めることができる。
【０１８７】
また、図１３（Ａ）および図１３（Ｂ）に示すように、絶縁体４２８上に導電体４２４ａ
および導電体４２４ｂを有してもよい。導電体４２４ａおよび導電体４２４ｂは、例えば
、配線としての機能を有する。また、絶縁体４２８が開口部を有し、該開口部を介して導
電体４１６ａと導電体４２４ａとが電気的に接続しても構わない。また、絶縁体４２８が
別の開口部を有し、該開口部を介して導電体４１６ｂと導電体４２４ｂとが電気的に接続
しても構わない。このとき、それぞれの開口部内に導電体４２６ａ、導電体４２６ｂを有
しても構わない。
【０１８８】
導電体４２４ａおよび導電体４２４ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、
シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、
亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウ
ム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で
用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅お
よびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素
を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【０１８９】
図１３に示すトランジスタは、導電体４１６ａおよび導電体４１６ｂは、半導体４０６の
側面と接しない。したがって、ゲート電極として機能する導電体４０４から半導体４０６
の側面に向けて印加される電界が、導電体４１６ａおよび導電体４１６ｂなどによって遮
蔽されにくい構造である。また、導電体４１６ａおよび導電体４１６ｂは、絶縁体４０２
の上面と接しない。そのため、絶縁体４０２から放出される過剰酸素（酸素）が導電体４
１６ａおよび導電体４１６ｂを酸化させるために消費されない。したがって、絶縁体４０
２から放出される過剰酸素（酸素）を、半導体４０６の酸素欠損を低減するために効率的
に利用することのできる構造である。即ち、図１３に示す構造のトランジスタは、高いオ
ン電流、高い電界効果移動度、低いサブスレッショルドスイング値、高い信頼性などを有
する電気特性の優れたトランジスタである。
【０１９０】
また、図１４（Ａ）は、トランジスタの上面図の一例である。図１４（Ａ）の一点鎖線Ｇ
１−Ｇ２および一点鎖線Ｇ３−Ｇ４に対応する断面図の一例を図１４（Ｂ）に示す。なお
、図１４（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
【０１９１】
トランジスタは、図１４に示すように、導電体４１６ａおよび導電体４１６ｂを有さず、
導電体４２６ａおよび導電体４２６ｂと、半導体４０６と、が接する構造であっても構わ
ない。この場合、半導体４０６の、少なくとも導電体４２６ａおよび導電体４２６ｂと接
する領域に低抵抗領域４２３ａ（低抵抗領域４２３ｂ）を設けると好ましい。低抵抗領域
４２３ａおよび低抵抗領域４２３ｂは、例えば、導電体４０４などをマスクとし、半導体
４０６に不純物を添加することで形成すればよい。なお、導電体４２６ａおよび導電体４
２６ｂが、半導体４０６の孔（貫通しているもの）または窪み（貫通していないもの）に
設けられていても構わない。導電体４２６ａおよび導電体４２６ｂが、半導体４０６の孔
または窪みに設けられることで、導電体４２６ａおよび導電体４２６ｂと、半導体４０６
との接触面積が大きくなるため、接触抵抗の影響を小さくすることができる。即ち、トラ
ンジスタのオン電流を大きくすることができる。
【０１９２】
また、図１５（Ａ）は、トランジスタの上面図の一例である。図１５（Ａ）の一点鎖線Ｊ
１−Ｊ２および一点鎖線Ｊ３−Ｊ４に対応する断面図の一例を図１５（Ｂ）に示す。なお
、図１５（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
【０１９３】
図１５（Ａ）および図１５（Ｂ）に示すトランジスタは、基板４００上の導電体４１３と
、導電体４１３上の絶縁体４０２と、絶縁体４０２上の半導体４０６と、半導体４０６と
接し、間隔を開けて配置された導電体４１６ａおよび導電体４１６ｂと、半導体４０６上
、導電体４１６ａ上および導電体４１６ｂ上の絶縁体４１２と、を有する。なお、導電体
４１３は、絶縁体４０２を介して半導体４０６の下面と面する。また、絶縁体４０２が凸
部を有しても構わない。また、基板４００と導電体４１３の間に絶縁体を有しても構わな
い。該絶縁体は、絶縁体４０２や絶縁体４０８についての記載を参照する。また、絶縁体
４１２を有さなくても構わない。
【０１９４】
なお、絶縁体４１２は過剰酸素を含む絶縁体であると好ましい。
【０１９５】
なお、絶縁体４１２上には、表示素子が設けられていてもよい。例えば、画素電極、液晶
層、共通電極、発光層、有機ＥＬ層、陽極、陰極などが設けられていてもよい。表示素子
は、例えば、導電体４１６ａなどと接続されている。
【０１９６】
また、図１６（Ａ）は、トランジスタの上面図の一例である。図１６（Ａ）の一点鎖線Ｋ
１−Ｋ２および一点鎖線Ｋ３−Ｋ４に対応する断面図の一例を図１６（Ｂ）に示す。なお
、図１６（Ａ）では、理解を容易にするため、絶縁体などの一部を省略して示す。
【０１９７】
なお、半導体の上に、チャネル保護膜として機能させることができる絶縁体を配置しても
よい。例えば、図１６に示すように、導電体４１６ａおよび導電体４１６ｂと、半導体４
０６との間に、絶縁体４２０を配置してもよい。その場合、導電体４１６ａ（導電体４１
６ｂ）と半導体４０６とは、絶縁体４２０中の開口部を介して接続される。絶縁体４２０
は、絶縁体４１８についての記載を参照すればよい。
【０１９８】
＜電子の注入方法＞
以下では、絶縁体４１２ｂへの電子の注入方法について説明する。
【０１９９】
図１７（Ａ）は、図１２（Ａ）に示したトランジスタの拡大図である。図１７（Ｂ）およ
び図１７（Ｃ）は、図１７（Ａ）に示す一点鎖線Ｂ−Ｃにおけるバンド図である。
【０２００】
図１７（Ｂ）に示すように、絶縁体４１２ｂは、絶縁体４１２ｂの内部と、絶縁体４１２
ａと絶縁体４１２ｂとの界面と、絶縁体４１２ｂと絶縁体４１２ｃとの界面と、に欠陥準
位４１５を有する。欠陥準位４１５は、一部が電子トラップとしての機能を有する。
【０２０１】
図１７（Ｂ）では、導電体４０４に電圧が印加されていないため、欠陥準位４１５にはほ
とんど電子は捕獲されていない。例えば、図１７（Ｃ）に示すように、導電体４０４に正
の電圧Ｖｇを印加することで、欠陥準位４１５の一部に電子を注入することができる。よ
り具体的には、トランジスタの導電体４１６ａと導電体４１６ｂとの間に電圧を印加した
状態で導電体４０４に正の電圧Ｖｇを印加すると、半導体４０６のバンドが曲がり、半導
体４０６と絶縁体４１２ａとの界面に電子４３０が誘起する（チャネルが形成されるとも
いう。）。誘起された電子４３０は、半導体４０６に印加される電界の影響で加速され、
その一部が絶縁体４１２ａの障壁を通過する場合がある。そして、通過した電子４３０の
一部を、欠陥準位４１５に注入することができる。
【０２０２】
なお、例えば、導電体４０４に負の電圧を印加することでも、欠陥準位４１５の一部に電
子を注入することができる場合がある。具体的には、導電体４０４に、絶縁体４１２ｃに
ＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネル電流が流れる程度の負の電圧を印加す
ることで、導電体４０４から欠陥準位４１５の一部に電子を注入することができる。
【０２０３】
以上に示した方法では、欠陥準位４１５に電子を注入するために比較的高い電圧を要する
。したがって、欠陥準位４１５に注入された電子は、トランジスタの駆動に要する電圧に
おいて安定である。このように、欠陥準位４１５に注入された電子は、長期間に渡って保
持されることがわかる。
【０２０４】
なお、上述した方法は、絶縁体４０２ｂにも適用できる。
【０２０５】
＜酸化物半導体の構造＞
以下では、半導体４０６などの半導体に適用可能な、酸化物半導体の構造について説明す
る。
【０２０６】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ
る。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  
Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半
導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
【０２０７】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−Ｏ
Ｓ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
【０２０８】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａ
ｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこと
もできる。
【０２０９】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。
【０２１０】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分
解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方
、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーとも
いう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。
【０２１１】
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２１（Ａ）に、
試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高
分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ
Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、
特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日
本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うこ
とができる。
【０２１２】
図２１（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２１（Ｂ）に示す。
図２１（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる
。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）ま
たは上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０２１３】
図２１（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２１（Ｃ）
は、特徴的な原子配列を、補助線で示したものである。図２１（Ｂ）および図２１（Ｃ）
より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットと
の傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペ
レットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
【０２１４】
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレッ
ト５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる（図２１（Ｄ）参照。）。図２１（Ｃ）で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図２１（Ｄ）に示す領域５１６１に相当する。
【０２１５】
また、図２２（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ
補正高分解能ＴＥＭ像を示す。図２２（Ａ）の領域（１）、領域（２）および領域（３）
を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２２（Ｂ）、図２２（Ｃ）および図
２２（Ｄ）に示す。図２２（Ｂ）、図２２（Ｃ）および図２２（Ｄ）より、ペレットは、
金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかし
ながら、異なるペレット間で、金属原子の配列に規則性は見られない。
【０２１６】
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡ
ＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
に対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２３（Ａ）に示すよう
に回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺ
ｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性
を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０２１７】
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを
示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解
析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
【０２１８】
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図２３（Ｂ）に示すように明瞭なピークは現れない。これに対
し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφス
キャンした場合、図２３（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピ
ークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、
ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０２１９】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの
電子線を入射させると、図２４（Ａ）に示すような回折パターン（制限視野透過電子回折
パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の
結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ
径が３００ｎｍの電子線を入射させたときの回折パターンを図２４（Ｂ）に示す。図２４
（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。
なお、図２４（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面およ
び（１００）面などに起因すると考えられる。また、図２４（Ｂ）における第２リングは
（１１０）面などに起因すると考えられる。
【０２２０】
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥
としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡ
Ｃ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−ＯＳ
は、酸素欠損の少ない酸化物半導体ということもできる。
【０２２１】
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源とな
る場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水
素を捕獲することによってキャリア発生源となる場合がある。
【０２２２】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
【０２２３】
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くす
ることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸
化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、
高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡ
Ｃ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリー
オンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸
化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲され
た電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことが
ある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジ
スタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジス
タは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
【０２２４】
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキャ
リアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたトラ
ンジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【０２２５】
＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。
【０２２６】
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域
と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含
まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさで
あることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶
であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解能
ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ
−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−Ｏ
Ｓの結晶部をペレットと呼ぶ場合がある。
【０２２７】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合
がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置
を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示す
ピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例
えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと
、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレッ
トの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと
、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リン
グ状の領域内に複数のスポットが観測される場合がある。
【０２２８】
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−
ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
【０２２９】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡ
ＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０２３０】
＜非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。
【０２３１】
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物
半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
【０２３２】
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
【０２３３】
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌ
ａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導
体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体
に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観
測される。
【０２３４】
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有
さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈｏｕｓ  ｓｔｒｕ
ｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで
秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したが
って、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶
質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物
半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、
例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸
化物半導体と呼ぶことはできない。
【０２３５】
＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合があ
る。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉ
ｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）と呼ぶ。
【０２３６】
ａ−ｌｉｋｅ  ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される
場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領
域と、結晶部を確認することのできない領域と、を有する。
【０２３７】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ
ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
【０２３８】
電子照射を行う試料として、ａ−ｌｉｋｅ  ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（
試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれ
の試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０２３９】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
【０２４０】
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、
ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を
６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これ
らの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度で
あり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の
間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見
なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０２４１】
図２５は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２５より、ａ−ｌｉｋ
ｅ  ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的
には、図２５中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度
の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ
２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ
およびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／
ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図
２５中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよ
びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度で
あることがわかる。
【０２４２】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど
見られないことがわかる。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−Ｏ
Ｓと比べて、不安定な構造であることがわかる。
【０２４３】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ
−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
【０２４４】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
【０２４５】
なお、同じ組成の単結晶が存在しない場合がある。その場合、所望の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。
【０２４６】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、微結晶酸化物
半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０２４７】
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵにつ
いて説明する。
【０２４８】
図１８は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図で
ある。
【０２４９】
図１８に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有し
ている。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１
１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、
図１８に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその
用途によって多種多様な構成を有している。例えば、図１８に示すＣＰＵまたは演算回路
を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するよ
うな構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、
例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
【０２５０】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
【０２５１】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０２５２】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成す
る内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
【０２５３】
図１８に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができ
る。
【０２５４】
図１８に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６
が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子
によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択
されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容
量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行
われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０２５５】
図１９は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一例
である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮
断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と
、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有す
る。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２
１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、
インダクタなどのその他の素子をさらに有していてもよい。
【０２５６】
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００
への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧ
ＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする
。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする
。
【０２５７】
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用い
て構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）の
トランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端
子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２
の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３は
トランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の
端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状
態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとド
レインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソース
とドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力さ
れる制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、
トランジスタ１２１４の導通状態または非導通状態）が選択される。
【０２５８】
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のう
ちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部
分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位
を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ
１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接
続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの
他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソ
ースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続さ
れる。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方
）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対
の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電
源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる
。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配
線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他
方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等
）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０
８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ
線）と電気的に接続される。
【０２５９】
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を
積極的に利用することによって省略することも可能である。
【０２６０】
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およ
びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２
の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２
の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態
となる。
【０２６１】
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータ
に対応する信号が入力される。図１９では、回路１２０１から出力された信号が、トラン
ジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の
第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、
論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介し
て回路１２０１に入力される。
【０２６２】
なお、図１９では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとド
レインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回
路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子
（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反
転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）
から出力される信号を当該ノードに入力することができる。
【０２６３】
また、図１９において、記憶素子１２００に用いられるトランジスタのうち、トランジス
タ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９
０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトラン
ジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外に
も、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトラ
ンジスタは酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成され
るトランジスタとすることもできる。
【０２６４】
図１９における回路１２０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いる
ことができる。
【０２６５】
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は
、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８
によって保持することができる。
【０２６６】
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例
えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有する
シリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため
、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２０
０に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保
たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ
）を保持することが可能である。
【０２６７】
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動
作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が
元のデータを保持しなおすまでの時間を短くすることができる。
【０２６８】
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ
１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開
された後、容量素子１２０８に保持された信号によって、トランジスタ１２１０の導通状
態、または非導通状態が切り替わり、その状態に応じて信号を回路１２０２から読み出す
ことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動し
ていても、元の信号を正確に読み出すことが可能である。
【０２６９】
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
【０２７０】
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（
Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒ
ｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ（Ｒａｄｉｏ  Ｆ
ｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。
【０２７１】
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ
、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプ
レイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ
払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２０に示
す。
【０２７２】
図２０（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８
等を有する。なお、図２０（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示
部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない
。
【０２７３】
図２０（Ｂ）は携帯データ端末であり、筐体９１１、筐体９１２、表示部９１３、表示部
９１４、接続部９１５、操作キー９１６等を有する。表示部９１３は筐体９１１に設けら
れており、表示部９１４は筐体９１２に設けられている。そして、筐体９１１と筐体９１
２とは、接続部９１５により接続されており、筐体９１１と筐体９１２の間の角度は、接
続部９１５により変更が可能である。表示部９１３における映像を、接続部９１５におけ
る筐体９１１と筐体９１２との間の角度にしたがって、切り替える構成としてもよい。ま
た、表示部９１３および表示部９１４の少なくとも一方に、位置入力装置としての機能が
付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表
示装置にタッチパネルを設けることで付加することができる。または、位置入力装置とし
ての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることで
も、付加することができる。
【０２７４】
図２０（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キ
ーボード９２３、ポインティングデバイス９２４等を有する。
【０２７５】
図２０（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３
３等を有する。
【０２７６】
図２０（Ｅ）はビデオカメラであり、筐体９４１、筐体９４２、表示部９４３、操作キー
９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は
筐体９４１に設けられており、表示部９４３は筐体９４２に設けられている。そして、筐
体９４１と筐体９４２とは、接続部９４６により接続されており、筐体９４１と筐体９４
２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、
接続部９４６における筐体９４１と筐体９４２との間の角度にしたがって切り替える構成
としてもよい。
【０２７７】
図２０（Ｆ）は自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト
９５４等を有する。
【符号の説明】
【０２７８】
１００    半導体装置
１０１ａ    回路
１０１ｂ    回路
１０１ｃ    回路
１０２ａ    トランジスタ
１０２ｂ    トランジスタ
１０２ｃ    トランジスタ
１０３ａ    トランジスタ
１０３ｂ    トランジスタ
１０４ａ    容量素子
１０４ｂ    容量素子
４００    基板
４０２    絶縁体
４０２ａ    絶縁体
４０２ｂ    絶縁体
４０２ｃ    絶縁体
４０４    導電体
４０６    半導体
４０６ａ    半導体
４０６ｃ    半導体
４０８    絶縁体
４１１    絶縁体
４１２    絶縁体
４１２ａ    絶縁体
４１２ｂ    絶縁体
４１２ｃ    絶縁体
４１３    導電体
４１４    導電体
４１５    欠陥準位
４１６ａ    導電体
４１６ｂ    導電体
４１８    絶縁体
４２０    絶縁体
４２３ａ    低抵抗領域
４２３ｂ    低抵抗領域
４２４ａ    導電体
４２４ｂ    導電体
４２６ａ    導電体
４２６ｂ    導電体
４２８    絶縁体
４３０    電子
４５０    半導体基板
４５２    絶縁体
４５４    導電体
４５６    領域
４６０    領域
４６２    絶縁体
４６４    絶縁体
４６６    絶縁体
４６８    絶縁体
４７２ａ    領域
４７２ｂ    領域
４７４ａ    導電体
４７４ｂ    導電体
４７６ａ    導電体
４７６ｂ    導電体
４７８ａ    導電体
４７８ｂ    導電体
４７８ｃ    導電体
４８０ａ    導電体
４８０ｂ    導電体
４８０ｃ    導電体
４９０    絶縁体
４９２    絶縁体
４９４    絶縁体
４９６ａ    導電体
４９６ｂ    導電体
４９６ｃ    導電体
４９６ｄ    導電体
４９８ａ    導電体
４９８ｂ    導電体
４９８ｃ    導電体
４９８ｄ    導電体
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイクロフォン
９０６    スピーカー
９０７    操作キー
９０８    スタイラス
９１１    筐体
９１２    筐体
９１３    表示部
９１４    表示部
９１５    接続部
９１６    操作キー
９２１    筐体
９２２    表示部
９２３    キーボード
９２４    ポインティングデバイス
９３１    筐体
９３２    冷蔵室用扉
９３３    冷凍室用扉
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    車体
９５２    車輪
９５３    ダッシュボード
９５４    ライト
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
１２００    記憶素子
１２０１    回路
１２０２    回路
１２０３    スイッチ
１２０４    スイッチ
１２０６    論理素子
１２０７    容量素子
１２０８    容量素子
１２０９    トランジスタ
１２１０    トランジスタ
１２１３    トランジスタ
１２１４    トランジスタ
１２２０    回路
５１００    ペレット
５１２０    基板
５１６１    領域
【図１】
2020057811.tif 000003
【図２】
2020057811.tif 000004
【図３】
2020057811.tif 000005
【図４】
2020057811.tif 000006
【図５】
2020057811.tif 000007
【図６】
2020057811.tif 000008
【図７】
2020057811.tif 000009
【図８】
2020057811.tif 000010
【図９】
2020057811.tif 000011
【図１０】
2020057811.tif 000012
【図１１】
2020057811.tif 000013
【図１２】
2020057811.tif 000014
【図１３】
2020057811.tif 000015
【図１４】
2020057811.tif 000016
【図１５】
2020057811.tif 000017
【図１６】
2020057811.tif 000018
【図１７】
2020057811.tif 000019
【図１８】
2020057811.tif 000020
【図１９】
2020057811.tif 000021
【図２０】
2020057811.tif 000022
【図２１】
2020057811.tif 000023
【図２２】
2020057811.tif 000024
【図２３】
2020057811.tif 000025
【図２４】
2020057811.tif 000026
【図２５】
2020057811.tif 000027