(57)【要約】【課題】信頼性に優れた積層セラミック電子部品を提供する。【解決手段】本発明は、誘電体層を有し、誘電体層を間に挟んで互いに対向するように配置される第１内部電極及び第２内部電極を含むセラミック本体と、 セラミック本体の外側に配置され、且つ第１内部電極と電気的に連結される第１外部電極、及び第２内部電極と電気的に連結される第２外部電極と、を含み、第１及び第２外部電極はそれぞれ、導電性金属を含む第１電極層と、第１電極層上に配置されるメッキ層と、を含み、第１電極層は、上部にメッキ層が配置された第１領域、及び第１領域から延びて配置された第２領域で構成され、第１電極層の第２領域を覆うように絶縁層が配置され、第１電極層の一端部から セラミック本体の第１面及び第２面に配置された他端部までの距離ＢＷに対する、セラミック本体の幅方向の両端部間の絶縁層の距離Ｌの比Ｌ／ＢＷが０．４０≦Ｌ／ＢＷ≦４．００を満たす積層セラミック電子部品を提供する。【選択図】図４
2020057754.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層を有し、前記誘電体層を間に挟んで互いに対向するように配置される第１内部電極及び第２内部電極を含み、互いに向かい合う第１面及び第２面、前記第１面及び第２面と連結され、且つ互いに向かい合う第３面及び第４面、及び前記第１面〜第４面と連結され、且つ互いに向かい合う第５面及び第６面を有するセラミック本体と、
前記セラミック本体の外側に配置され、且つ前記第１内部電極と電気的に連結される第１外部電極、及び前記第２内部電極と電気的に連結される第２外部電極と、を含み、
前記第１及び第２外部電極はそれぞれ、導電性金属を含む第１電極層と、前記第１電極層上に配置されるメッキ層と、を含み、
前記第１電極層は、上部にメッキ層が配置された第１領域、及び前記第１領域から延びて配置された第２領域で構成され、
前記第１電極層の第２領域を覆うように絶縁層が配置され、
前記第１電極層の一端部から前記セラミック本体の第１面及び第２面に配置された他端部までの距離ＢＷに対する、前記セラミック本体の幅方向の両端部間の前記絶縁層の距離Ｌの比Ｌ／ＢＷが０．４０≦Ｌ／ＢＷ≦４．００を満たす、積層セラミック電子部品。
【請求項２】
前記メッキ層は、前記第１電極層上に配置され、且つニッケル（Ｎｉ）を含む第１メッキ層と、前記第１メッキ層上に配置され、且つスズ（Ｓｎ）を含む第２メッキ層と、を含む、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１電極層は、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、及びこれらの合金からなる群より選択された複数の導電性金属とガラスを含む焼成型電極層である、請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記積層セラミック電子部品は、厚さが１１０μｍ以下である、請求項１から３のいずれか一項に記載の積層セラミック電子部品。
【請求項５】
前記セラミック本体の長さは前記第３面と第４面の間の距離であり、前記セラミック本体の幅は前記第５面と第６面の間の距離であり、前記第１内部電極及び第２内部電極は前記第５面及び第６面に交互に露出する、請求項１から４のいずれか一項に記載の積層セラミック電子部品。
【請求項６】
前記第１及び第２外部電極は、前記セラミック本体の第５面及び第６面にそれぞれ配置され、且つ第１面及び第２面に延びて配置される、請求項１から５のいずれか一項に記載の積層セラミック電子部品。
【請求項７】
前記セラミック本体の第１面及び第２面に配置された第１外部電極及び第２外部電極の面積は、前記セラミック本体の第１面及び第２面のそれぞれの面積に対して５０％以上を占める、請求項６に記載の積層セラミック電子部品。
【請求項８】
誘電体層を有し、前記誘電体層を間に挟んで互いに対向するように配置される第１内部電極及び第２内部電極を含み、互いに向かい合う第１面及び第２面、前記第１面及び第２面と連結され、且つ互いに向かい合う第３面及び第４面、及び前記第１面〜第４面と連結され、且つ互いに向かい合う第５面及び第６面を有するセラミック本体と、
前記セラミック本体の外側に配置され、且つ前記第１内部電極と電気的に連結される第１外部電極、及び前記第２内部電極と電気的に連結される第２外部電極と、を含み、
前記第１外部電極は、前記セラミック本体の第１面及び第２面に配置され、前記第１面に配置された第１外部電極と前記第２面に配置された第１外部電極は、前記セラミック本体の内部に貫通配置された第１ビアを介して互いに連結され、前記第２外部電極は、前記セラミック本体の第１面及び第２面に配置され、前記第１面に配置された第２外部電極と前記第２面に配置された第２外部電極は、前記セラミック本体の内部に貫通配置された第２ビアを介して互いに連結され、
前記第１及び第２外部電極はそれぞれ、導電性金属を含む第１電極層と、前記第１電極層上に配置されるメッキ層と、を含み、
前記第１電極層は、上部にメッキ層が配置された第１領域、及び前記第１領域から延びて配置された第２領域で構成され、
前記第１電極層の第２領域を覆うように絶縁層が配置され、
前記第１電極層の一端部から前記セラミック本体の第１面及び第２面に配置された他端部までの距離ＢＷに対する、前記セラミック本体の幅方向の両端部間の前記絶縁層の距離Ｌの比Ｌ／ＢＷが０．４０≦Ｌ／ＢＷ≦４．００を満たす、積層セラミック電子部品。
【請求項９】
前記第１電極層は、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、及びこれらの合金からなる群より選択された複数の導電性金属とガラスを含む焼成型電極層である、請求項８に記載の積層セラミック電子部品。
【請求項１０】
前記積層セラミック電子部品は、厚さが１１０μｍ以下である、請求項８または９に記載の積層セラミック電子部品。
【請求項１１】
前記セラミック本体の長さは前記第３面と第４面の間の距離であり、前記セラミック本体の幅は前記第５面と第６面の間の距離であり、前記第１内部電極及び第２内部電極は前記第５面及び第６面に交互に露出する、請求項８から１０のいずれか一項に記載の積層セラミック電子部品。
【請求項１２】
前記メッキ層は、前記第１電極層上に配置され、且つニッケル（Ｎｉ）を含む第１メッキ層と、前記第１メッキ層上に配置され、且つスズ（Ｓｎ）を含む第２メッキ層と、を含む、請求項８から１１のいずれか一項に記載の積層セラミック電子部品。
【請求項１３】
前記第１及び第２外部電極はそれぞれ、前記セラミック本体の第１面及び第２面において互いに離隔して配置される、請求項８から１２のいずれか一項に記載の積層セラミック電子部品。
【請求項１４】
前記第１及び第２外部電極はそれぞれ、前記セラミック本体の幅方向において互いに離隔して配置される、請求項８から１３のいずれか一項に記載の積層セラミック電子部品。
【請求項１５】
前記第１ビアは、前記第１内部電極と連結され、且つ前記第２内部電極と絶縁されており、前記第２ビアは、前記第２内部電極と連結され、且つ前記第１内部電極と絶縁される、請求項８から１４のいずれか一項に記載の積層セラミック電子部品。
【請求項１６】
前記セラミック本体の第１面及び第２面に配置された第１外部電極及び第２外部電極の面積は、前記セラミック本体の第１面及び第２面のそれぞれの面積に対して５０％以上を占める、請求項８から１５のいずれか一項に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品に関するものであって、より具体的には、信頼性に優れた積層セラミック電子部品に関するものである。
【背景技術】
【０００２】
最近、基板の実装密度が高密度化するにつれて、積層セラミックキャパシタの実装面積を減少する必要性が増えている。そこで、積層セラミックキャパシタの厚さを減らして基板内に埋め込むか、又はＡＰの下端部にＬＳＣタイプで実装する製品に対する需要が増大している。
【０００３】
上記のような方法では、単なる実装面積の減少にとどまらず、基板内で発生するＥＳＬの減少に対する効果も大きいため、厚さが薄い積層セラミックキャパシタ製品に対する需要が増加しているのが実情である。
【０００４】
厚さが薄い積層セラミックキャパシタは、厚さが制限されているため、外部電極の厚さも一定の厚さ以上に増加させることができない。
【０００５】
その結果、外部電極の厚さが減少して耐湿信頼性が必然的に弱くなるという問題がある。
【０００６】
特に、ＬＩＣＣ（Ｌｏｗ  Ｉｎｄｕｃｔａｎｃｅ  Ｃｈｉｐ  Ｃａｐａｃｉｔｏｒ）製品の場合には、外部電極間の間隔が減少するため、耐湿信頼性の低下問題がより大きく浮き彫りになっている。
【０００７】
したがって、厚さが１１０μｍ以下の薄膜積層セラミックキャパシタ及びＬＩＣＣ（Ｌｏｗ  Ｉｎｄｕｃｔａｎｃｅ  Ｃｈｉｐ  Ｃａｐａｃｉｔｏｒ）製品において、耐湿信頼性を向上させることができる構造に関する研究が必要な実情である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】韓国公開特許第２０１４−００８５０９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、積層セラミック電子部品に関するものであって、より具体的には、信頼性に優れた積層セラミック電子部品に関するものである。
【課題を解決するための手段】
【００１０】
本発明の一実施形態は、誘電体層を有し、上記誘電体層を間に挟んで互いに対向するように配置される第１内部電極及び第２内部電極を含み、互いに向かい合う第１面及び第２面、上記第１面及び第２面と連結され、且つ互いに向かい合う第３面及び第４面、及び上記第１面〜第４面と連結され、且つ互いに向かい合う第５面及び第６面を有するセラミック本体と、上記セラミック本体の外側に配置され、且つ上記第１内部電極と電気的に連結される第１外部電極、及び上記第２内部電極と電気的に連結される第２外部電極と、を含み、上記第１及び第２外部電極はそれぞれ、導電性金属を含む第１電極層と、上記第１電極層上に配置されるメッキ層と、を含み、上記第１電極層は、上部にメッキ層が配置された第１領域、及び上記第１領域から延びて配置された第２領域で構成され、上記第１電極層の第２領域を覆うように絶縁層が配置され、上記第１電極層の一端部から上記セラミック本体の第１面及び第２面に配置された他端部までの距離ＢＷに対する、上記セラミック本体の幅方向の両端部間の上記絶縁層の距離Ｌの比Ｌ／ＢＷが０．４０≦Ｌ／ＢＷ≦４．００を満たす積層セラミック電子部品を提供する。
【００１１】
本発明の他の実施形態は、誘電体層を有し、上記誘電体層を間に挟んで互いに対向するように配置される第１内部電極及び第２内部電極を含み、互いに向かい合う第１面及び第２面、上記第１面及び第２面と連結され、且つ互いに向かい合う第３面及び第４面、及び上記第１面〜第４面と連結され、且つ互いに向かい合う第５面及び第６面を有するセラミック本体と、上記セラミック本体の外側に配置され、且つ上記第１内部電極と電気的に連結される第１外部電極、及び上記第２内部電極と電気的に連結される第２外部電極と、を含み、上記第１外部電極は、上記セラミック本体の第１面及び第２面に配置され、上記第１面に配置された第１外部電極と上記第２面に配置された第１外部電極は、上記セラミック本体の内部に貫通配置された第１ビアを介して互いに連結され、上記第２外部電極は、上記セラミック本体の第１面及び第２面に配置され、上記第１面に配置された第２外部電極と上記第２面に配置された第２外部電極は、上記セラミック本体の内部に貫通配置された第２ビアを介して互いに連結され、上記第１及び第２外部電極はそれぞれ、導電性金属を含む第１電極層と、上記第１電極層上に配置されるメッキ層と、を含み、上記第１電極層は、上部にメッキ層が配置された第１領域、及び上記第１領域から延びて配置された第２領域で構成され、上記第１電極層の第２領域を覆うように絶縁層が配置され、上記第１電極層の一端部から上記セラミック本体の第１面及び第２面に配置された他端部までの距離ＢＷに対する、上記セラミック本体の幅方向の両端部間の上記絶縁層の距離Ｌの比Ｌ／ＢＷが０．４０≦Ｌ／ＢＷ≦４．００を満たす積層セラミック電子部品を提供する。
【発明の効果】
【００１２】
本発明の一実施形態によると、セラミック本体の第１面及び第２面に配置された第１電極層（焼成電極）領域の幅ＢＷに対する、上記セラミック本体の幅方向における両端部間の絶縁層の距離Ｌの比を調整することにより、薄い厚さの積層セラミックキャパシタの耐湿信頼性を向上させることができ、実装時の外部電極間の短絡を防止することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態による積層セラミックキャパシタを示す斜視図である。
【図２】本発明の一実施形態によるセラミック本体を示す模式図である。
【図３】図２の分解斜視図である。
【図４】図１のＩ−Ｉ'線に沿った断面図である。
【図５】本発明の他の実施形態による積層セラミックキャパシタを示す斜視図である。
【図６】図５のＩＩ−ＩＩ'線に沿った断面図である。
【発明を実施するための形態】
【００１４】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
【００１５】
また、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
【００１６】
なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。
【００１７】
以下、図１〜図４を参照して本発明の好ましい実施形態について説明する。
【００１８】
図１は本発明の一実施形態による積層セラミックキャパシタを示す斜視図であり、図２は本発明の一実施形態によるセラミック本体を示す模式図であり、図３は図２の分解斜視図であり、図４は図１のＩ−Ｉ'線に沿った断面図である。
【００１９】
図１〜図４を参照すると、本発明の一実施形態による積層セラミック電子部品１００は、誘電体層１１１を有し、上記誘電体層１１１を間に挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含み、互いに向かい合う第１面Ｓ１及び第２面Ｓ２、上記第１面Ｓ１及び第２面Ｓ２と連結され、且つ互いに向かい合う第３面Ｓ３及び第４面Ｓ４、及び上記第１面Ｓ１〜第４面Ｓ４と連結され、且つ互いに向かい合う第５面Ｓ５及び第６面Ｓ６を有するセラミック本体１１０と、上記セラミック本体１１０の外側に配置され、且つ第１内部電極１２１と電気的に連結される第１外部電極１３１、及び上記第２内部電極１２２と電気的に連結される第２外部電極１３２と、を含み、上記第１及び第２外部電極１３１、１３２はそれぞれ、導電性金属を含む第１電極層１３１ａ、１３２ａと、上記第１電極層１３１ａ、１３２ａ上に配置されるメッキ層１３１ｂ、１３２ｂ、１３１ｃ、１３２ｃと、を含み、上記第１電極層１３１ａ、１３２ａは、上部にメッキ層１３１ｂ、１３２ｂ、１３１ｃ、１３２ｃが配置された第１領域１３１ａ１、１３２ａ１、及び上記第１領域１３１ａ１、１３２ａ１から延びて配置された第２領域１３１ａ２、１３２ａ２で構成され、上記第１電極層１３１ａ、１３２ａの第２領域１３１ａ２、１３２ａ２を覆うように絶縁層１５０が配置される。
【００２０】
以下では、本発明の一実施形態による積層セラミック電子部品を説明するにあたり、特に積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。
【００２１】
本発明の一実施形態による積層セラミックキャパシタ１００において、「長さ方向」とは図１の「Ｌ」方向、「幅方向」とは「Ｗ」方向、及び「厚さ方向」とは「Ｔ」方向と定義することができる。ここで、「厚さ方向」は、誘電体層を積み上げる方向、すなわち、「積層方向」と同一の概念で用いることができる。
【００２２】
上記セラミック本体１１０の形状に特に制限はないが、図面に示すように、六面体形状であることができる。
【００２３】
上記セラミック本体１１０は、互いに向かい合う第１面Ｓ１及び第２面Ｓ２と、上記第１面Ｓ１及び第２面Ｓ２を連結する第３面Ｓ３及び第４面Ｓ４、及び上記第１面Ｓ１〜第４面Ｓ４と連結され、且つ互いに向かい合う第５面Ｓ５及び第６面Ｓ６を有することができる。
【００２４】
上記第１面Ｓ１及び第２面Ｓ２はセラミック本体１１０の厚さ方向において向かい合う面、上記第３面Ｓ３及び第４面Ｓ４は、長さ方向において向かい合う面、及び上記第５面Ｓ５及び第６面Ｓ６は幅方向において向かい合う面と定義することができる。
【００２５】
上記セラミック本体１１０の形状に特に制限はないが、図面に示すように、直方体形状を有することができる。
【００２６】
上記セラミック本体１１０の内部に形成された複数の内部電極１２１、１２２は、上記セラミック本体の第５面Ｓ５又は第６面Ｓ６に一端が露出する。
【００２７】
上記内部電極１２１、１２２は、互いに異なる極性を有する第１内部電極１２１及び第２内部電極１２２を一対にすることができる。
【００２８】
第１内部電極１２１の一端は第５面Ｓ５に露出し、第２内部電極１２２の一端は第６面Ｓ６に露出することができる。
【００２９】
上記第１内部電極１２１及び第２内部電極１２２の他端は、第６面Ｓ６又は第５面Ｓ５から一定の間隔を置いて形成される。これについてのより具体的な事項は後述する。
【００３０】
上記セラミック本体の第５面Ｓ５及び第６面Ｓ６には、第１及び第２外部電極１３１、１３２が形成されて、上記内部電極と電気的に連結されることができる。
【００３１】
本発明の一実施形態によると、上記誘電体層１１１を形成する材料は、十分な静電容量を得ることができる限り特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であることができる。
【００３２】
上記誘電体層１１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ３）などの粉末に、本発明の目的に応じて、様々なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
【００３３】
かかるセラミック本体１１０は、キャパシタの容量形成に寄与する部分としての活性部Ａと、上下マージン部として活性部Ａの上下部にそれぞれ形成される上部及び下部カバー部Ｃとで構成されることができる。
【００３４】
上記活性部Ａは、誘電体層１１１を間に挟んで複数の第１及び第２内部電極１２１、１２２を繰り返し積層することで形成されることができる。
【００３５】
上記上部及び下部カバー部Ｃは、内部電極を含んでいないことを除いては、誘電体層１１１と同一の材料及び構成を有することができる。
【００３６】
すなわち、上記上部及び下部カバー部Ｃは、セラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック材料を含むことができる。
【００３７】
上記上部及び下部カバー部Ｃは、単一の誘電体層又は２つ以上の誘電体層を活性部Ａの上下面にそれぞれ上下方向に積層して形成することができ、基本的には、物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。
【００３８】
上記第１及び第２内部電極１２１、１２２を形成する材料は、特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）のうち１つ以上の物質を含む導電性ペーストを用いて形成することができる。
【００３９】
本発明の一実施形態による積層セラミックキャパシタは、上記第１内部電極１２１と電気的に連結される第１外部電極１３１と、上記第２内部電極１２２と電気的に連結される第２外部電極１３２と、を含むことができる。
【００４０】
上記第１及び第２外部電極１３１、１３２は、静電容量を形成するために上記第１及び第２内部電極１２１、１２２と電気的に連結されることができ、上記第２外部電極１３２は、上記第１外部電極１３１とは異なる電位に連結されることができる。
【００４１】
上記第１内部電極及び第２内部電極１２１、１２２は、上記誘電体層１１１を間に挟んで互いに対向するように配置され、上記セラミック本体１１０の幅方向の第５面Ｓ５又は第６面Ｓ６に交互に露出することができる。
【００４２】
上記第１内部電極及び第２内部電極１２１、１２２が、上記セラミック本体１１０の幅方向の第５面Ｓ５又は第６面Ｓ６に交互に露出しているため、後述のように、ＲＧＣ（Ｒｅｖｅｒｓｅ  Ｇｅｏｍｅｔｒｙ  Ｃａｐａｃｉｔｏｒ）又はＬＩＣＣ（Ｌｏｗ  Ｉｎｄｕｃｔａｎｃｅ  Ｃｈｉｐ  Ｃａｐａｃｉｔｏｒ）を実現することができる。
【００４３】
一般の積層セラミック電子部品は、セラミック本体の長さ方向において互いに向かい合う端面に外部電極が配置されることができる。
【００４４】
この場合、外部電極に交流が印加される際に、電流の経路が長いため、電流ループが大きく形成されることがあり、誘導磁場の大きさが大きくなってインダクタンスが増加する可能性がある。
【００４５】
上記の問題を解決すべく、本発明の一実施形態によると、電流の経路を短くするために、セラミック本体１１０の幅方向において互いに向かい合う第５面Ｓ５及び第６面Ｓ６に第１及び第２外部電極１３１、１３２を配置することができる。
【００４６】
この場合、第１及び第２外部電極１３１、１３２間の間隔が小さいため、電流経路が短くなり、これにより、電流ループが小さくなって、インダクタンスを減少させることができる。
【００４７】
上記第１及び第２外部電極１３１、１３２は、上記セラミック本体１１０の幅方向の第５面Ｓ５及び第６面Ｓ６にそれぞれ配置され、且つ上記セラミック本体１１０の厚さ方向の第１面Ｓ１及び第２面Ｓ２に延びて配置されることができる。
【００４８】
本発明の一実施形態によると、上記セラミック本体１１０の厚さ方向の第１面Ｓ１及び第２面Ｓ２に配置された第１及び第２外部電極１３１、１３２の面積は、上記セラミック本体１１０の第１面Ｓ１及び第２面Ｓ２のそれぞれの面積に対して５０％以上を占めることができる。
【００４９】
上記第１及び第２外部電極１３１、１３２はそれぞれ、導電性金属を含む第１電極層１３１ａ、１３２ａと、上記第１電極層１３１ａ、１３２ａ上に配置されるメッキ層１３１ｂ、１３２ｂ、１３１ｃ、１３２ｃと、を含み、上記第１電極層１３１ａ、１３２ａは、上部にメッキ層１３１ｂ、１３２ｂ、１３１ｃ、１３２ｃが配置された第１領域１３１ａ１、１３２ａ１、及び上記第１領域１３１ａ１、１３２ａ１から延びて配置された第２領域１３１ａ２、１３２ａ２で構成され、上記第１電極層１３１ａ、１３２ａの第２領域１３１ａ２、１３２ａ２を覆うように絶縁層１５０が配置される。
【００５０】
図４を参照すると、上記メッキ層は２層構造であることができ、ニッケル（Ｎｉ）を含む第１メッキ層１３１ｂ、１３２ｂと、上記第１メッキ層１３１ｂ、１３２ｂ上に配置され、且つスズ（Ｓｎ）を含む第２メッキ層１３１ｃ、１３２ｃと、を含むが、必ずしもこれに制限されるものではない。
【００５１】
上記第１電極層１３１ａ、１３２ａは、導電性金属及びガラスを含むことができる。
【００５２】
静電容量を形成するために、上記第１及び第２外部電極１３１、１３２が上記セラミック本体１１０の幅方向の第５面Ｓ５及び第６面Ｓ６にそれぞれ形成されることができ、上記第１及び第２外部電極１３１、１３２に含まれる上記第１電極層１３１ａ、１３２ａが上記第１及び第２内部電極１２１、１２２と電気的に連結されることができる。
【００５３】
上記第１電極層１３１ａ、１３２ａは、上記第１及び第２内部電極１２１、１２２と同一の材質の導電性物質で形成されることができるが、これに制限されるものではなく、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、及びこれらの合金からなる群より選択された一つ以上の導電性金属を含むことができる。
【００５４】
上記第１電極層１３１ａ、１３２ａは、上記導電性金属粉末にガラスフリットを添加して設けられた導電性ペーストを塗布した後、焼成することにより形成することができる。
【００５５】
すなわち、上記第１電極層１３１ａ、１３２ａは、導電性金属及びガラスを含む焼成型電極層であることができる。
【００５６】
上記ニッケル（Ｎｉ）を含む第１メッキ層１３１ｂ、１３２ｂと、上記第１メッキ層１３１ｂ、１３２ｂ上に配置され、且つスズ（Ｓｎ）を含む第２メッキ層１３１ｃ、１３２ｃと、を含むメッキ層は、上記第１電極層１３１ａ、１３２ａの一部を覆うように配置される。
【００５７】
すなわち、本発明の一実施形態によると、上記第１電極層１３１ａ、１３２ａは、上部にメッキ層１３１ｂ、１３２ｂ、１３１ｃ、１３２ｃが配置された第１領域１３１ａ１、１３２ａ１、及び上記第１領域１３１ａ１、１３２ａ１から延びて配置された第２領域１３１ａ２、１３２ａ２で構成される。
【００５８】
上記第１電極層１３１ａ、１３２ａの第２領域１３１ａ２、１３２ａ２の上部にはメッキ層が配置されていない。
【００５９】
このように、第１電極層１３１ａ、１３２ａの第２領域１３１ａ２、１３２ａ２の上部にメッキ層が配置されていない場合には耐湿信頼性の不良の問題が発生するため、本発明の一実施形態では、上記第１電極層１３１ａ、１３２ａの第２領域１３１ａ２、１３２ａ２を覆うように絶縁層１５０が配置される。
【００６０】
一般のキャパシタ構造では、第１及び第２外部電極をセラミック本体の長さ方向の両端面に近い位置に配置し、その上部全体が覆われるようにメッキ層を形成した。
【００６１】
かかる従来の構造では、第１及び第２外部電極間の間隔が大きすぎるため、高周波特性下で要求される低ＥＳＬ値を得ることができないという問題があった。
【００６２】
本発明の一実施形態によると、低ＥＳＬ値を得るために、上記のように、セラミック本体１１０の幅方向において互いに向かい合う第５面Ｓ５及び第６面Ｓ６に第１及び第２外部電極１３１、１３２を配置したが、第１及び第２外部電極１３１、１３２間の間隔が小さくなり、その結果、耐湿信頼性の不良が発生し、第１及び第２外部電極１３１、１３２間にショート不良が発生する可能性がある。
【００６３】
上記の問題を解決するために、本発明の一実施形態では、上記第１電極層１３１ａ、１３２ａの一部が覆われるようにメッキ層１３１ｂ、１３２ｂ、１３１ｃ、１３２ｃを配置し、メッキ層が配置されていない上記第１電極層１３１ａ、１３２ａの第２領域１３１ａ２、１３２ａ２が覆われるように絶縁層１５０を配置する。
【００６４】
すなわち、上記第１電極層１３１ａ、１３２ａは、上部にメッキ層１３１ｂ、１３２ｂ、１３１ｃ、１３２ｃが配置された第１領域１３１ａ１、１３２ａ１、及び上部にメッキ層１３１ｂ、１３２ｂ、１３１ｃ、１３２ｃが配置されていない領域であって、上記第１領域１３１ａ１、１３２ａ１から延びて配置された第２領域１３１ａ２、１３２ａ２で構成される。
【００６５】
上記第２領域１３１ａ２、１３２ａ２の上部は外部に露出していることから、耐湿不良の問題及び電気的ショート不良の問題などが発生することがあるため、その上部を覆うように絶縁層１５０が配置される。
【００６６】
一方、本発明の一実施形態によると、上記積層セラミックキャパシタは、厚さＴが１１０μｍ以下であってもよい。
【００６７】
また、上記第１電極層１３１ａ、１３２ａの一端部から上記セラミック本体の第１面Ｓ１及び第２面Ｓ２に配置された他端部までの距離ＢＷに対する、上記セラミック本体１１０の幅方向の両端部間の上記絶縁層１５０の距離Ｌの比Ｌ／ＢＷが０．４０≦Ｌ／ＢＷ≦４．００を満たす。
【００６８】
最近、厚さが１１０μｍ以下の薄い積層セラミックキャパシタは、基板の実装密度が高密度化しているためその需要が増加している。
【００６９】
しかし、厚さが薄い積層セラミックキャパシタは、厚さが制限されているため、外部電極の厚さも一定の厚さ以上に増加させることができない。
【００７０】
その結果、外部電極の厚さが減少して耐湿信頼性が必然的に弱くなるという問題がある。
【００７１】
特に、本発明の一実施形態のように、ＬＩＣＣ（Ｌｏｗ  Ｉｎｄｕｃｔａｎｃｅ  Ｃｈｉｐ  Ｃａｐａｃｉｔｏｒ）製品の場合には、外部電極間の間隔が減少するため、耐湿信頼性の低下問題がより大きく浮き彫りになっている。
【００７２】
したがって、上記のように、厚さが１１０μｍ以下の薄いＬＩＣＣ（Ｌｏｗ  Ｉｎｄｕｃｔａｎｃｅ  Ｃｈｉｐ  Ｃａｐａｃｉｔｏｒ）製品における耐湿信頼性の低下及び外部電極間の短絡による信頼性の低下を改善させるために、本発明の一実施形態によると、第１電極層１３１ａ、１３２ａの一端部から上記セラミック本体の第１面Ｓ１及び第２面Ｓ２に配置された他端部までの距離ＢＷに対する、上記セラミック本体１１０の幅方向の両端部間の絶縁層１５０の距離Ｌの比を調整することにより、薄い厚さの積層セラミックキャパシタの耐湿不良及び短絡不良などといった信頼性低下の問題を改善させることができる。
【００７３】
本発明の一実施形態によると、上記第１電極層１３１ａ、１３２ａの一端部から上記セラミック本体の第１面Ｓ１及び第２面Ｓ２に配置された他端部までの距離ＢＷに対する、上記セラミック本体１１０の幅方向の両端部間の上記絶縁層１５０の距離Ｌの比Ｌ／ＢＷが０．４０≦Ｌ／ＢＷ≦４．００を満たすように調整することにより、１１０μｍ以下の薄い厚さの積層セラミックキャパシタの耐湿信頼性を改善させることができ、外部電極間の短絡不良を減少させることができる。
【００７４】
また、上記セラミック本体１１０の外側に絶縁層を塗布することにより、積層セラミックキャパシタの破壊強度も向上させることができる。
【００７５】
本発明の一実施形態によると、１１０μｍ以下の薄い厚さの積層セラミックキャパシタの耐湿信頼性を向上させるとともに、外部電極間の短絡不良を減少させるために、限られたセラミック本体の幅において、第１電極層１３１ａ、１３２ａの一端部から上記セラミック本体の第１面Ｓ１及び第２面Ｓ２に配置された他端部までの距離ＢＷ、及び上記セラミック本体１１０の幅方向の両端部間の絶縁層１５０の距離Ｌの好ましい比率を導出した。
【００７６】
本発明の一実施形態によると、厚さが１１０μｍ以下の薄い積層セラミックキャパシタにおいて、第１電極層１３１ａ、１３２ａの一端部から上記セラミック本体の第１面Ｓ１及び第２面Ｓ２に配置された他端部までの距離ＢＷに対する、上記セラミック本体１１０の幅方向の両端部間の上記絶縁層１５０の距離Ｌの比Ｌ／ＢＷを決定することを特徴とする。一方、厚さが１１０μｍを超える従来構造の積層セラミックキャパシタでは、耐湿又は短絡発生の問題がないか、又は上記本発明の数値が適用されないことがある。
【００７７】
上記第１電極層１３１ａ、１３２ａの一端部から上記セラミック本体の第１面Ｓ１及び第２面Ｓ２に配置された他端部までの距離ＢＷに対する、上記セラミック本体１１０の幅方向の両端部間の上記絶縁層１５０の距離Ｌの比Ｌ／ＢＷが０．４０未満の場合には、外部電極間の距離が近く、絶縁層の両端部間の距離Ｌが短いため、耐湿不良及び外部電極間の短絡が発生する可能性がある。
【００７８】
一方、上記第１電極層１３１ａ、１３２ａの一端部から上記セラミック本体の第１面Ｓ１及び第２面Ｓ２に配置された他端部までの距離ＢＷに対する、上記セラミック本体１１０の幅方向の両端部間の上記絶縁層１５０の距離Ｌの比Ｌ／ＢＷが４．０を超えると、耐湿不良が発生する可能性があり、基板実装時の電極パッドと接触する外部電極の面積が小さいため実装不良が発生するおそれがある。
【００７９】
図５は本発明の他の実施形態による積層セラミックキャパシタを示す斜視図であり、図６は図５のＩＩ−ＩＩ'線に沿った断面図である。
【００８０】
図５及び図６を参照すると、本発明の他の実施形態による積層セラミック電子部品２００は、誘電体層２１１を有し、上記誘電体層２１１を間に挟んで互いに対向するように配置される第１内部電極２２１及び第２内部電極２２２を含み、互いに向かい合う第１面Ｓ１及び第２面Ｓ２、上記第１面Ｓ１及び第２面Ｓ２と連結され、且つ互いに向かい合う第３面Ｓ３及び第４面Ｓ４、及び上記第１面Ｓ１〜第４面Ｓ４と連結され、且つ互いに向かい合う第５面Ｓ５及び第６面Ｓ６を有するセラミック本体２１０と、上記セラミック本体２１０の外側に配置され、且つ第１内部電極２２１と電気的に連結される第１外部電極２３１、及び上記第２内部電極２２２と電気的に連結される第２外部電極２３２と、を含み、上記第１外部電極２３１は、上記セラミック本体２１０の第１面Ｓ１及び第２面Ｓ２に配置され、上記第１面に配置された第１外部電極２３１と上記第２面に配置された第１外部電極２３１は、上記セラミック本体２１０の内部に貫通配置された第１ビア２４１を介して互いに連結され、上記第２外部電極２３２は、上記セラミック本体２１０の第１面及び第２面に配置され、上記第１面に配置された第２外部電極２３２と上記第２面に配置された第２外部電極２３２は、上記セラミック本体２１０の内部に貫通配置された第２ビア２４２を介して互いに連結され、上記第１及び第２外部電極２３１、２３２はそれぞれ、導電性金属を含む第１電極層２３１ａ、２３２ａと、上記第１電極層２３１ａ、２３２ａ上に配置されるメッキ層２３１ｂ、２３２ｂ、２３１ｃ、２３２ｃと、を含み、上記第１電極層２３１ａ、２３２ａは、上部にメッキ層２３１ｂ、２３２ｂ、２３１ｃ、２３２ｃが配置された第１領域２３１ａ１、２３２ａ１、及び上記第１領域２３１ａ１、２３２ａ１から延びて配置された第２領域２３１ａ２、２３２ａ２で構成され、上記第１電極層２３１ａ、２３２ａの第２領域２３１ａ２、２３２ａ２を覆うように絶縁層２５０が配置される。
【００８１】
上記本発明の一実施形態による積層セラミックキャパシタの構造と比較すると、本発明の他の実施形態による積層セラミックキャパシタは、第１及び第２外部電極２３１、２３２がそれぞれ、上記セラミック本体２１０の第１面Ｓ１及び第２面Ｓ２において互いに離隔して配置され、上記第１面に配置された第１外部電極２３１と上記第２面に配置された第１外部電極２３１は、上記セラミック本体２１０の内部に貫通配置された第１ビア２４１を介して互いに連結され、上記第２外部電極２３２は、上記セラミック本体２１０の第１面及び第２面に配置され、上記第１面に配置された第２外部電極２３２と上記第２面に配置された第２外部電極２３２は、上記セラミック本体２１０の内部に貫通配置された第２ビア２４２を介して互いに連結される構造を特徴とする。
【００８２】
第１外部電極２３１は、上記セラミック本体２１０の第１面Ｓ１及び第２面Ｓ２に配置されることができる。
【００８３】
上記セラミック本体２１０の第１面Ｓ１に配置された第１外部電極２３１と第２面Ｓ２に配置された第１外部電極２３１は、上記セラミック本体２１０の内部に貫通配置された第１ビア２４１を介して互いに連結されることができる。
【００８４】
一方、第２外部電極２３２は、上記セラミック本体２１０の第１面Ｓ１及び第２面Ｓ２に配置され、且つ第１外部電極２３１と離隔して配置されることができる。
【００８５】
本発明の他の実施形態によると、上記第１及び第２外部電極２３１、２３２はそれぞれ、上記セラミック本体２１０の第１面Ｓ１及び第２面Ｓ２において互いに離隔して配置され、且つ上記セラミック本体２１０の長さ方向に配置され、これに制限されるものではないが、例えば、上記セラミック本体２１０の第１面Ｓ１又は第２面Ｓ２と第３面Ｓ３及び第４面Ｓ４との境界まで形成されることができる。
【００８６】
また、上記第１外部電極２３１及び第２外部電極２３２はそれぞれ、上記セラミック本体２１０の第１面Ｓ１及び第２面Ｓ２において互いに離隔して配置され、且つ幅方向において向かい合いながら配置されることができる。
【００８７】
上記第１ビア２４１は、第１内部電極２２１と連結され、且つ第２内部電極２２２と絶縁される。また、上記第２ビア２４２は、第２内部電極２２２と連結され、且つ第１内部電極２２１と絶縁される。
【００８８】
上記セラミック本体２１０の第１面Ｓ１に配置された第１外部電極２３１と第２面Ｓ２に配置された第１外部電極２３１は、上記セラミック本体２１０の内部に貫通配置された第１ビア２４１を介して互いに連結され、第１ビア２４１は、第１内部電極２２１と連結され、且つ第２内部電極２２２と絶縁されるため、上記第１外部電極２３１が第１内部電極２２１と電気的に連結されることができる。
【００８９】
一方、上記セラミック本体２１０の第１面Ｓ１に配置された第２外部電極２３２と第２面Ｓ２に配置された第２外部電極２３２は、上記セラミック本体２１０の内部に貫通配置された第２ビア２４２を介して互いに連結され、第２ビア２４２は、第２内部電極２２２と連結され、且つ第１内部電極２２１と絶縁されるため、上記第２外部電極２３２が第２内部電極２２２と電気的に連結されることができる。
【００９０】
本発明の他の実施形態によると、第１内部電極２２１及び第２内部電極２２２は、セラミック本体２１０の側面に露出せず、上記セラミック本体２１０を厚さ方向に貫通する第１ビア２４１及び第２ビア２４２を介して第１及び第２外部電極２３１、２３２とそれぞれ連結されることができる。
【００９１】
本発明の他の実施形態による積層セラミックキャパシタの場合にも、第１外部電極２３１及び第２外部電極２３２はそれぞれ、上記セラミック本体２１０の第１面Ｓ１及び第２面Ｓ２において互いに離隔して配置され、且つ幅方向において互いに向かい合いながら配置されるため、ＲＧＣ（Ｒｅｖｅｒｓｅ  Ｇｅｏｍｅｔｒｙ  Ｃａｐａｃｉｔｏｒ）又はＬＩＣＣ（Ｌｏｗ  Ｉｎｄｕｃｔａｎｃｅ  Ｃｈｉｐ  Ｃａｐａｃｉｔｏｒ）を実現することができる。
【００９２】
上記第１ビア２４１及び第２ビア２４２は、第１及び第２内部電極２２１、２２２を貫通するように上記セラミック本体２１０にホールを形成し、導電性物質を充填して形成することができる。ここで、上記導電性物質は、導電性ペーストを塗布するか、又はメッキなどの方法を用いることができる。この場合、セラミック本体２１０のホールは、セラミックグリーンシートにレーザー工法やパンチングなどで形成するか、又は焼成後の積層体にホール加工を行うことによって得ることができる。
【００９３】
本発明の他の実施形態による積層セラミックキャパシタ２００は、第１及び第２内部電極２２１、２２２がそれぞれ第１ビア２４１及び第２ビア２４２を介して第１外部電極２３１及び第２外部電極２３２と連結されるため、第１及び第２内部電極２２１、２２２が重なる面積を最大限に大きくすることができる。
【００９４】
これにより、従来の誘電体層及び内部電極の厚さを薄くして内部電極の積層数を増加させるなどの方法を適用しなくても、キャパシタの容量を増加させることができる。また、第１ビア２４１及び第２ビア２４２を介して同一の種類の内部電極が互いに電気的に連結されるため、積層セラミックキャパシタの厚さが１１０μｍ以下の超薄膜製品の場合にも、内部電極の連結性を向上させることができる。
【００９５】
本発明の他の実施形態によると、上記第１及び第２外部電極２３１、２３２は、導電性金属を含む第１電極層２３１ａ、２３２ａと、上記第１電極層２３１ａ、２３２ａ上に配置されるメッキ層２３１ｂ、２３２ｂ、２３１ｃ、２３２ｃと、を含み、上記メッキ層２３１ｂ、２３２ｂ、２３１ｃ、２３２ｃは、ニッケル（Ｎｉ）を含む第１メッキ層２３１ｂ、２３２ｂと、上記第１メッキ層２３１ｂ、２３２ｂ上に配置され、且つスズ（Ｓｎ）を含む第２メッキ層２３１ｃ、２３２ｃと、を含む。
【００９６】
また、上記第１電極層２３１ａ、２３２ａの一端部から上記セラミック本体２１０の第１面Ｓ１及び第２面Ｓ２に配置された他端部までの距離ＢＷに対する、上記セラミック本体２１０の幅方向の両端部間の上記絶縁層２５０の距離Ｌの比Ｌ／ＢＷが０．４０≦Ｌ／ＢＷ≦４．００を満たすように調整することにより、１１０μｍ以下の薄い厚さの積層セラミックキャパシタの耐湿信頼性を改善させることができ、外部電極間の短絡不良を減少させることができる。
【００９７】
なお、上記セラミック本体２１０の外側に絶縁層を塗布することにより、積層セラミックキャパシタの破壊強度も向上させることができる。
【００９８】
上記本発明の他の実施形態による積層セラミック電子部品についての説明のうち、上述した本発明の一実施形態による積層セラミック電子部品についての説明と同一の部分は、重複説明を避けるために省略する。
【００９９】
以下では、本発明の一実施形態による積層セラミック電子部品の製造方法について説明するが、これに制限されるものではない。
【０１００】
本発明の一実施形態による積層セラミック電子部品の製造方法は、先ず、チタン酸バリウム（ＢａＴｉＯ３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥して、複数のセラミックグリーンシートを設けることにより、誘電体層を形成することができる。
【０１０１】
上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作することができる。
【０１０２】
次に、ニッケル粒子の平均サイズが０．１〜０．２μｍであり、４０〜５０重量部のニッケル粉末を含む内部電極用の導電性ペーストを設けることができる。
【０１０３】
上記グリーンシート上に上記内部電極用の導電性ペーストをスクリーン印刷工法で塗布して内部電極を形成した後、内部電極パターンが配置されたグリーンシートを積層してセラミック本体１１０を製造した。
【０１０４】
次に、上記セラミック本体の外側に導電性金属とガラスを含む第１電極層を形成することができる。
【０１０５】
上記導電性金属は、特に制限されるものではないが、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、及びこれらの合金からなる群より選択された一つ以上であってもよい。
【０１０６】
本発明の一実施形態では、上記導電性金属としてニッケル（Ｎｉ）を用いることで、第１電極層を形成することができる。
【０１０７】
上記ガラスは、特に制限されるものではないが、一般の積層セラミックキャパシタの外部電極の製作に用いられるガラスと同一の組成を有する物質が用いられることができる。
【０１０８】
上記第１電極層は、上記セラミック本体の上下面と端部に形成されるため、上記第１及び第２内部電極とそれぞれ電気的に連結されることができる。
【０１０９】
上記第１電極層は、第１導電性金属に比べてガラスを５体積％以上含むことができる。
【０１１０】
次に、上記第１電極層の上部の一部にニッケル（Ｎｉ）を含む第１メッキ層を形成することができる。
【０１１１】
次に、上記第１メッキ層上にスズ（Ｓｎ）を含む第２メッキ層を形成することができる。
【０１１２】
最後に、上記第１電極層上部のうちメッキ層が形成されていない領域、及び第１電極層間のセラミック本体領域の上部に絶縁材料を塗布して絶縁層を形成する。
【０１１３】
上記絶縁層形成用の絶縁材料は、特に制限されず、例えば、エポキシ系、セラミック系、及びシリコン系のいずれか一つ以上であってもよい。
【０１１４】
以下、下記表１は、第１電極層２３１ａ、２３２ａの一端部から上記セラミック本体２１０の第１面Ｓ１及び第２面Ｓ２に配置された他端部までの距離ＢＷに対する、上記セラミック本体２１０の幅方向の両端部間の上記絶縁層２５０の距離Ｌの比Ｌ／ＢＷによる耐湿信頼性、及びプリント回路基板上に積層セラミックキャパシタを実装する際の信頼性を評価したものである。
【０１１５】
耐湿信頼性、及びプリント回路基板上に積層セラミックキャパシタを実装する際の信頼性を評価するにあたり、その結果が不良である場合を×と表示して比較例とし、良好である場合をＯと表示して実施例とした。
【０１１６】
【表１】
2020057754.tif 000003
＊：比較例
【０１１７】
上記表１において、サンプル１〜４は、第１電極層２３１ａ、２３２ａの一端部から上記セラミック本体２１０の第１面Ｓ１及び第２面Ｓ２に配置された他端部までの距離ＢＷに対する、上記セラミック本体２１０の幅方向の両端部間の上記絶縁層２５０の距離Ｌの比Ｌ／ＢＷが４．００を超える場合であって、上記サンプル１〜４からは、耐湿不良が発生し、基板実装時の電極パッドと接触する外部電極の面積が小さいため実装不良が発生したことが分かる。
【０１１８】
これに対し、サンプル５〜８は、第１電極層２３１ａ、２３２ａの一端部から上記セラミック本体２１０の第１面Ｓ１及び第２面Ｓ２に配置された他端部までの距離ＢＷに対する、上記セラミック本体２１０の幅方向の両端部間の上記絶縁層２５０の距離Ｌの比Ｌ／ＢＷが０．４０≦Ｌ／ＢＷ≦４．００を満たす本発明の実施例であって、上記本発明の実施例によると、１１０μｍ以下の薄い厚さの積層セラミックキャパシタの破壊強度を増加させることで、工程中の破損やクラック発生による信頼性の低下を防止することができる。
【０１１９】
また、サンプル９及び１０は、第１電極層２３１ａ、２３２ａの一端部から上記セラミック本体２１０の第１面Ｓ１及び第２面Ｓ２に配置された他端部までの距離ＢＷに対する、上記セラミック本体２１０の幅方向の両端部間の上記絶縁層２５０の距離Ｌの比Ｌ／ＢＷが０．４０未満の場合であって、上記サンプル９及び１０からは、外部電極間の距離が近く、絶縁層の両端部間の距離Ｌが短いため、耐湿不良及び外部電極間の短絡が発生したことが分かる。
【０１２０】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１２１】
１００  積層セラミック電子部品
１１０  セラミック本体
１１１  誘電体層
１２１、１２２  第１及び第２内部電極
１３１、１３２  第１及び第２外部電極
１３１ａ、１３２ａ  第１電極層
１３１ｂ、１３２ｂ、１３１ｃ、１３２ｃ  メッキ層
１５０  絶縁層
【図１】
2020057754.tif 000004
【図２】
2020057754.tif 000005
【図３】
2020057754.tif 000006
【図４】
2020057754.tif 000007
【図５】
2020057754.tif 000008
【図６】
2020057754.tif 000009