(57)【要約】【課題】安定した電気特性を持つ、酸化物半導体を用いた薄膜トランジスタを有する、信頼性の高い半導体装置の作製方法の提供を目的の一とする。【解決手段】絶縁表面上において、ゲート絶縁膜を間に挟んでゲート電極上に酸化物半導体膜を形成し、酸化物半導体膜上に、チタン、モリブデンまたはタングステンを含む第１の導電膜を形成し、第１の導電膜上に、電気陰性度が水素より低い金属を含む第２の導電膜を形成し、第１の導電膜及び第２の導電膜をエッチングすることでソース電極及びドレイン電極を形成し、酸化物半導体膜、ソース電極及びドレイン電極上に、酸化物半導体膜と接する絶縁膜を形成する半導体装置の作製方法。【選択図】図１
2020057814.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体膜と、
前記酸化物半導体膜を上下で挟むように位置する第１の導電膜及び第２の導電膜と、
前記酸化物半導体膜と前記第１の導電膜との間に位置し、前記酸化物半導体膜と接する第１の酸化珪素膜と、
前記酸化物半導体膜と前記第２の導電膜との間に位置し、前記酸化物半導体膜と接する第２の酸化珪素膜と、
前記酸化物半導体膜に電気的に接続されるソース電極と、
前記酸化物半導体膜に電気的に接続されるドレイン電極と、を有し、
前記第１の導電膜及び前記第２の導電膜は、それぞれゲート電極としての機能を有し、
チャネル長方向における断面視において、前記第２の導電膜の長さは、前記酸化物半導体膜の長さよりも長く、前記第１の導電膜の長さは、前記酸化物半導体膜の長さよりも短いトランジスタ。
【請求項２】
酸化物半導体膜と、
前記酸化物半導体膜を上下で挟むように位置する第１の導電膜及び第２の導電膜と、
前記酸化物半導体膜と前記第１の導電膜との間に位置し、前記酸化物半導体膜と接する第１の酸化珪素膜と、
前記酸化物半導体膜と前記第２の導電膜との間に位置し、前記酸化物半導体膜と接する第２の酸化珪素膜と、
前記酸化物半導体膜に電気的に接続されるソース電極と、
前記酸化物半導体膜に電気的に接続されるドレイン電極と、を有し、
前記第１の導電膜及び前記第２の導電膜は、それぞれゲート電極としての機能を有し、
前記第１の導電膜と前記第２の導電膜には、それぞれ異なる電位が与えられ、
チャネル長方向における断面視において、前記第２の導電膜の長さは、前記酸化物半導体膜の長さよりも長く、前記第１の導電膜の長さは、前記酸化物半導体膜の長さよりも短いトランジスタ。
【請求項３】
請求項１又は請求項２において、
前記酸化物半導体膜は、Ｉｎ、Ｇａ、及びＺｎを含むトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
絶縁表面上に形成される半導体膜を用いた薄膜トランジスタは、半導体装置にとって必要
不可欠な半導体素子である。薄膜トランジスタの製造には基板の耐熱温度という制約があ
るため、比較的低温での成膜が可能なアモルファスシリコン、レーザ光または触媒元素を
用いた結晶化により得られるポリシリコンなどを活性層に有する薄膜トランジスタが、半
導体表示装置に用いられるトランジスタの主流となっている。
【０００３】
近年では、ポリシリコンによって得られる高い移動度と、アモルファスシリコンによって
得られる均一な素子特性とを兼ね備えた新たな半導体材料として、酸化物半導体と呼ばれ
る、半導体特性を示す金属酸化物に注目が集まっている。金属酸化物は様々な用途に用い
られており、例えば、よく知られた金属酸化物である酸化インジウムは、液晶表示装置な
どで透明電極材料として用いられている。半導体特性を示す金属酸化物としては、例えば
、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体
特性を示す金属酸化物をチャネル形成領域に用いる薄膜トランジスタが、既に知られてい
る（特許文献１及び特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置に用いられるトランジスタは、経時劣化による閾値電圧のばらつきが小さいこ
と、また、オン電流などの特性が良好であることが望まれる。経時劣化による閾値電圧の
ばらつきが小さいトランジスタを用いることで、半導体装置の信頼性を高めることができ
、また、オン電流などの特性が良好なトランジスタを用いることで、半導体装置をより高
い周波数で駆動させることが可能になる。
【０００６】
本発明は、信頼性の高い半導体装置の作製方法の提供を目的の一とする。或いは、本発明
は、高速駆動が可能な半導体装置の作製方法の提供を目的の一とする。或いは、本発明は
、信頼性の高い半導体装置の提供を目的の一とする。或いは、本発明は、高速駆動が可能
な半導体装置の提供を目的の一とする。
【課題を解決するための手段】
【０００７】
本発明者らは、酸化物半導体膜中に存在する水素、水などの不純物が、閾値電圧のシフト
などの経時劣化をトランジスタにもたらす要因であることに着目した。そして、電気陰性
度の低い金属、具体的には水素よりも電気陰性度の低い金属を用いた導電膜を、ソース電
極、ドレイン電極用の導電膜として用い、酸化物半導体膜の上或いは下に形成することで
、酸化物半導体膜中に存在する水素、水などの不純物が上記導電膜に引き抜かれて、酸化
物半導体膜の純度が高まり、その結果、水素、水などの不純物に起因するトランジスタの
経時劣化が抑えられるのではないかと考えた。上記導電膜をエッチングなどで所望の形状
に加工することで、ソース電極、ドレイン電極が形成できる。
【０００８】
具体的に本発明の一態様では、酸化物半導体膜を活性層に用いたトランジスタを有する半
導体装置の作製において、酸化物半導体膜との接触抵抗が低いチタン、タングステンまた
はモリブデンなどの金属材料を用いた第１の導電膜を、酸化物半導体膜に接するように形
成する。また、上記第１の導電膜を間に挟んで、前記酸化物半導体膜と重なるように、電
気陰性度が低い金属、金属化合物または合金を用いた第２の導電膜を形成する。そして、
上記第１の導電膜及び第２の導電膜をエッチングなどにより所望の形状に加工することで
、ソース電極とドレイン電極を形成する。
【０００９】
或いは、上記第１の導電膜を、酸化物半導体膜に接するように形成し、上記第１の導電膜
を間に挟んで、前記酸化物半導体膜と重なるように上記第２の導電膜を形成した後、第２
の導電膜をエッチングにより除去する。この場合、第２の導電膜を除去した後、電気陰性
度が低い金属、金属化合物または合金を用いた第３の導電膜を、第１の導電膜を間に挟ん
で酸化物半導体膜と重なるように、新たに形成する。そして、上記第１の導電膜及び第３
の導電膜をエッチングなどにより所望の形状に加工することで、ソース電極とドレイン電
極を形成する。
【００１０】
或いは、上記第１の導電膜を、酸化物半導体膜に接するように形成し、上記第１の導電膜
を間に挟んで、前記酸化物半導体膜と重なるように上記第２の導電膜を形成した後、第２
の導電膜をエッチングにより除去する。次いで、第２の導電膜を除去した後、電気陰性度
が低い金属、金属化合物または合金を用いた第３の導電膜を、第１の導電膜を間に挟んで
酸化物半導体膜と重なるように形成する。さらに、第３の導電膜上に、酸化物半導体膜と
の接触抵抗が低いチタン、タングステンまたはモリブデンなどの金属材料を用いた第４の
導電膜を、酸化物半導体膜と重なるように形成する。なお、この場合、酸化物半導体膜と
の接触抵抗が低いチタン、タングステンまたはモリブデンなどの金属材料を用いた第５の
導電膜を、第１の導電膜と第３の導電膜の間に形成しておいても良い。そして、上記第１
の導電膜、第３の導電膜及び第４の導電膜を、或いは第１の導電膜、第３の導電膜、第４
の導電膜及び第５の導電膜を、エッチングなどにより所望の形状に加工することで、ソー
ス電極とドレイン電極を形成する。
【００１１】
本発明の一態様では、ソース電極とドレイン電極を構成している第１の導電膜に、酸化物
半導体膜との接触抵抗が低い金属材料を用いており、なおかつ酸化物半導体膜と接してい
るので、ソース電極またはドレイン電極と、酸化物半導体膜との間における接触抵抗が低
減される。そのため、ＴＦＴのオン電流及び電界効果移動度を高めることができる。また
、第２の導電膜、第３の導電膜は電気陰性度が低い金属、金属化合物または合金を用いて
いるので、酸化物半導体膜内、ゲート絶縁膜内、或いは、酸化物半導体膜と他の絶縁膜の
界面とその近傍に存在する、水分、または水素などの不純物が、第２の導電膜、第３の導
電膜に吸蔵或いは吸着される。そのため、水分、水素などの不純物の脱離により、ｉ型（
真性半導体）又はｉ型に限りなく近い酸化物半導体を得ることができ、上記不純物により
閾値電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流
を低減させることができる。
【００１２】
電気陰性度が低い金属として、アルミニウム、マグネシウムなどが挙げられる。上記金属
のいずれか一つまたは複数を含む混合物、金属化合物または合金を、第２の導電膜、第３
の導電膜として用いることができる。また、チタン、タンタル、タングステン、モリブデ
ン、クロム、ネオジム、スカンジウムから選ばれた元素、または上記元素を１つまたは複
数成分として含む合金、または上記元素を成分として含む窒化物などの耐熱性導電性材料
を、アルミニウムに組み合わせて、第２の導電膜、第３の導電膜として用いても良い。
【００１３】
なお、酸化物半導体膜との接触抵抗が低い上記金属のうち、チタンは電気陰性度が水素よ
り低いため、水分、または水素などの不純物を酸化物半導体膜から引き抜きやすい。よっ
て、チタンを上記第１の導電膜、第４の導電膜、第５の導電膜に用いることで、より酸化
物半導体膜中の不純物を低減することができ、なおかつ酸化物半導体膜との接触抵抗が低
いソース電極またはドレイン電極を形成することが可能となる。
【００１４】
また、上記構成に加えて、第２の導電膜、第３の導電膜或いは第４の導電膜が露出した状
態で、減圧雰囲気下、不活性ガス雰囲気下において加熱処理を行い、第２の導電膜、第３
の導電膜或いは第４の導電膜の表面や内部に吸着されている水分や酸素などを取り除くよ
うにしても良い。加熱処理の温度範囲は、２００℃乃至４５０℃とする。上記加熱処理を
行うことで、酸化物半導体膜内、ゲート絶縁膜内、或いは、酸化物半導体膜と他の絶縁膜
の界面とその近傍に存在する、水分、または水素などの不純物が、第２の導電膜、第３の
導電膜或いは第４の導電膜により、吸蔵或いは吸着されやすくすることができる。
【００１５】
ソース電極とドレイン電極を形成した後は、ソース電極、ドレイン電極及び酸化物半導体
膜を覆うように、単層の絶縁膜を、或いは複数の積層された絶縁膜を形成しても良い。上
記絶縁膜には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁
膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニ
ウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、上記バリア性
の高い絶縁膜よりも、含まれる窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁
膜を、酸化物半導体膜に近い側に形成する。そして、窒素の比率が低い絶縁膜を間に挟ん
で、ソース電極、ドレイン電極及び酸化物半導体膜と重なるように、バリア性を有する絶
縁膜を形成する。バリア性を有する絶縁膜を用いることで、導電膜の表面や内部に水分や
酸素が吸着するのを防ぐことができる。また、酸化物半導体膜内、ゲート絶縁膜内、或い
は、酸化物半導体膜と他の絶縁膜の界面とその近傍に、水分、または水素などの不純物が
入り込むのを防ぐことができる。
【００１６】
また、ゲート電極と酸化物半導体膜の間に、バリア性の高い材料を用いた絶縁膜と、含ま
れる窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有
するゲート絶縁膜を、形成しておいても良い。酸化珪素膜、酸化窒化珪素膜などの絶縁膜
は、バリア性を有する絶縁膜と酸化物半導体膜の間に形成する。バリア性を有する絶縁膜
を用いることで、水分、または水素などの雰囲気中不純物、或いは基板内に含まれるアル
カリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜内、或いは、酸化物
半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。
【００１７】
さらに、酸化物半導体膜中の水分、または水素などの不純物を低減するため、酸化物半導
体膜を形成した後、酸化物半導体膜が露出した状態で窒素、または希ガス（アルゴン、ヘ
リウムなど）の不活性気体雰囲気下で加熱処理を行う。上記加熱処理の温度範囲は、５０
０℃以上７５０℃以下（若しくはガラス基板の歪点以下の温度）で行うのが望ましい。な
お、この加熱処理は、用いる基板の耐熱温度を超えないものとする。
【００１８】
なお、酸化物半導体は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半
導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化
物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ
−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や
、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用
いることができる。なお、本明細書においては、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）
を有する金属酸化物、という意味であり、その組成比は特に問わない。また、上記酸化物
半導体は、珪素を含んでいてもよい。
【００１９】
或いは、酸化物半導体は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記することがで
きる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素
を示す。
【００２０】
なお、酸化物半導体膜は加熱処理により水分などの不純物が脱離することで、キャリア濃
度が高くなり低抵抗化する。その後、低抵抗化した酸化物半導体膜に接するように酸化珪
素、酸化窒化珪素などの絶縁膜を形成すると、低抵抗化した酸化物半導体膜の少なくとも
上記絶縁膜と接する領域に酸素が供与されるため、キャリア濃度が低くなり（好ましくは
１×１０１８／ｃｍ３未満、さらに好ましくは１×１０１４／ｃｍ３以下）、高抵抗化す
る。このように、半導体装置のプロセス中、酸化珪素、酸化窒化珪素などの絶縁膜の形成
などによって、酸化物半導体膜のキャリア濃度と抵抗を制御することができるため、電気
特性が良好で信頼性の良い薄膜トランジスタを有する半導体装置を作製し、提供すること
が可能となる。
【００２１】
また、トランジスタは、ボトムゲート型であっても良いし、トップゲート型であっても良
いし、ボトムコンタクト型であっても良い。ボトムゲート型トランジスタは、絶縁表面上
のゲート電極と、ゲート電極上のゲート絶縁膜と、ゲート絶縁膜上においてゲート電極と
重なる酸化物半導体膜と、酸化物半導体膜上のソース電極、ドレイン電極と、ソース電極
、ドレイン電極及び酸化物半導体膜上の絶縁膜とを有する。トップゲート型トランジスタ
は、絶縁表面上の酸化物半導体膜と、酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜
上において酸化物半導体膜と重なり、なおかつ導電膜として機能するゲート電極と、ドレ
イン電極と、ソース電極、ドレイン電極及び酸化物半導体膜上の絶縁膜とを有する。ボト
ムコンタクト型トランジスタは、絶縁表面上のゲート電極と、ゲート電極上のゲート絶縁
膜と、ゲート絶縁膜上のソース電極、ドレイン電極と、ソース電極、ドレイン電極上にあ
り、なおかつゲート絶縁膜上においてゲート電極と重なる酸化物半導体膜と、ソース電極
、ドレイン電極及び酸化物半導体膜上の絶縁膜とを有する。
【００２２】
加熱処理は、炉での熱処理、またはラピッドサーマルアニール法（ＲＴＡ法）を用いる。
ＲＴＡ法は、ランプ光源を用いる方法と、加熱されたガス中に基板を移動させて短時間の
熱処理を行う方法がある。ＲＴＡ法を用いると熱処理に要する時間を０．１時間よりも短
時間とすることもできる。ただし、基板としてガラス基板を用いる場合は、３００℃以上
、且つ、ガラス基板の歪み点以下の温度の加熱処理とする。
【発明の効果】
【００２３】
信頼性の高い半導体装置の作製方法を提供することができる。また、高速駆動が可能な半
導体装置の作製方法を提供することができる。また、信頼性の高い半導体装置を提供する
ことができる。また、高速駆動が可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】半導体装置の作製方法を示す図。
【図２】薄膜トランジスタの上面図。
【図３】薄膜トランジスタの断面図及び上面図。
【図４】半導体装置の作製方法を示す図。
【図５】半導体装置の作製方法を示す図。
【図６】半導体装置の作製方法を示す図。
【図７】薄膜トランジスタの断面図。
【図８】薄膜トランジスタの上面図。
【図９】薄膜トランジスタの断面図及び上面図。
【図１０】薄膜トランジスタの断面図。
【図１１】薄膜トランジスタの上面図。
【図１２】半導体装置の作製方法を示す断面図。
【図１３】半導体装置の作製方法を示す断面図。
【図１４】半導体装置の作製方法を示す断面図。
【図１５】半導体装置の作製方法を示す上面図。
【図１６】半導体装置の作製方法を示す上面図。
【図１７】半導体装置の作製方法を示す上面図。
【図１８】電子ペーパーの上面図及び断面図。
【図１９】半導体表示装置のブロック図。
【図２０】信号線駆動回路の構成を説明する図。
【図２１】シフトレジスタの構成を示す回路図。
【図２２】シフトレジスタの動作を説明するタイミングチャート。
【図２３】液晶表示装置の断面図。
【図２４】液晶表示装置のモジュールの構成を示す図。
【図２５】発光装置の断面図。
【図２６】半導体装置を用いた電子機器の図。
【図２７】酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図。
【図２８】図２７に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）。
【図２９】（Ａ）ゲート（Ｇ１）に正の電位（＋ＶＧ）が印加された状態を示し、（Ｂ）ゲート（Ｇ１）に負の電位（−ＶＧ）が印加された状態を示す図。
【図３０】真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。
【発明を実施するための形態】
【００２５】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２６】
なお本発明は、マイクロプロセッサ、画像処理回路などの集積回路や、ＲＦタグ、半導体
表示装置等、ありとあらゆる半導体装置の作製に用いることができる。半導体装置とは、
半導体特性を利用することで機能しうる装置全般を意味し、半導体表示装置、半導体回路
および電子機器は全て半導体装置である。半導体表示装置は、液晶表示装置、有機発光素
子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ
（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  
Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａ
ｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の半導体表示装置が
その範疇に含まれる。
【００２７】
（実施の形態１）
チャネルエッチ構造のボトムゲート型の薄膜トランジスタを例に挙げ、半導体装置の作製
方法について図１乃至図３を用いて説明する。
【００２８】
図１（Ａ）に示すように、基板１００上にゲート電極１０１を形成する。
【００２９】
基板１００とゲート電極１０１の間に、下地膜となる絶縁膜を形成しておいても良い。下
地膜として、例えば、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜、窒化
アルミニウム膜、または窒化酸化アルミニウム膜のいずれか１つを単層で、或いは複数を
積層させて用いることができる。特に、下地膜に、バリア性の高い絶縁膜、例えば窒化珪
素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用い
ることで、水分、または水素などの雰囲気中の不純物、或いは基板１００内に含まれるア
ルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜内、或いは、酸化
物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。
【００３０】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多
い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い
物質をいう。
【００３１】
ゲート電極１０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネ
オジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導
電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の
工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミ
ニウム、銅を用いることも出来る。アルミニウムまたは銅は、耐熱性や腐食性の問題を回
避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、
モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用
いることができる。
【００３２】
例えば、二層の積層構造を有するゲート電極１０１として、アルミニウム膜上にモリブデ
ン膜が積層された二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、ま
たは銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜と
モリブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲー
ト電極１０１としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウ
ムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン
膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とす
ることが好ましい。
【００３３】
また、ゲート電極１０１に酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウ
ム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸
化亜鉛ガリウム等の透光性を有する酸化物導電膜をゲート電極１０１に用いることで、画
素部の開口率を向上させることができる。
【００３４】
ゲート電極１０１の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍ
とする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎ
ｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工
（パターニング）することで、ゲート電極１０１を形成する。
【００３５】
次いで、ゲート電極１０１上に、ゲート絶縁膜１０２を形成する。ゲート絶縁膜１０２は
、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒
化珪素膜、窒化酸化珪素膜、酸化アルミニウムまたは酸化タンタルを単層で又は積層させ
て形成することができる。ゲート絶縁膜１０２は、水分や、水素などの不純物を極力含ま
ないことが望ましい。バリア性の高い材料を用いた絶縁膜と、含まれる窒素の比率が低い
酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜１０
２を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性
を有する絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば
窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜など
が挙げられる。バリア性を有する絶縁膜を用いることで、水分または水素などの雰囲気中
不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜
内、ゲート絶縁膜１０２内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入
り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の比率が低い酸
化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた
絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。
【００３６】
本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法
で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜１０
２を形成する。
【００３７】
次いで、ゲート絶縁膜１０２上に酸化物半導体膜を形成する。酸化物半導体膜は、酸化物
半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、
希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び
酸素雰囲気下においてスパッタ法により形成することができる。
【００３８】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁膜１０２の表面に付着しているゴミを除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質す
る方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また
、アルゴン雰囲気に酸素、水素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、
アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【００３９】
酸化物半導体膜には、上述した酸化物半導体を用いることができる。
【００４０】
酸化物半導体膜の膜厚は、１０ｎｍ〜３００ｎｍ、好ましくは２０ｎｍ〜１００ｎｍとす
る。本実施の形態では、酸化物半導体膜としてＩｎ（インジウム）、Ｇａ（ガリウム）、
及びＺｎ（亜鉛）を含む酸化物半導体ターゲット（モル数比がＩｎ２Ｏ３：Ｇａ２Ｏ３：
ＺｎＯ＝１：１：１、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用いたスパッタ
法により得られる、膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いる。本実
施の形態では、ＤＣスパッタ法を用い、アルゴンの流量３０ｓｃｃｍとし、酸素の流量１
５ｓｃｃｍとし、基板温度は室温とする。
【００４１】
ゲート絶縁膜１０２、及び酸化物半導体膜を大気に触れさせることなく連続的に形成して
もよい。大気に触れさせることなく連続成膜することで、界面が、水やハイドロカーボン
などの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成
することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
【００４２】
次いで、図１（Ａ）に示すように、酸化物半導体膜をエッチングなどにより所望の形状に
加工（パターニング）し、ゲート電極１０１と重なる位置において、ゲート絶縁膜１０２
上に島状の酸化物半導体膜１０３を形成する。
【００４３】
次いで、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下において、
酸化物半導体膜１０３に加熱処理を施しても良い。酸化物半導体膜１０３に加熱処理を施
すことで、水分、水素が脱離した酸化物半導体膜１０４が形成される。具体的には、減圧
雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エ
ア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した
場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ま
しくは１０ｐｐｂ以下の空気）雰囲気下で、において、５００℃以上７５０℃以下（若し
くはガラス基板の歪点以下の温度）で１分間以上１０分間以下程度、好ましくは６００℃
、３分間以上６分間以下程度のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）処
理で行うことができる。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるた
め、ガラス基板の歪点を超える温度でも処理することができる。なお、上記加熱処理は、
島状の酸化物半導体膜１０３形成後のタイミングに限らず、島状の酸化物半導体膜１０３
形成前の酸化物半導体膜に対して行っても良い。また、上記加熱処理を、酸化物半導体膜
１０４形成後に複数回行っても良い。島状の酸化物半導体膜１０４は、上記加熱処理によ
って水分、水素などの不純物が脱離し、ｉ型（真性半導体）又はｉ型に限りなく近くなる
ため、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進さ
れるのを防ぎ、オフ電流を低減させることができる。
【００４４】
本実施の形態では、窒素雰囲気下において、６００℃、基板温度が上記設定温度に達した
状態で６分間、加熱処理を行う。加熱処理は、電気炉を用いた加熱方法、加熱した気体を
用いるＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法またはランプ
光を用いるＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法などの
瞬間加熱方法などを用いることができる。例えば、電気炉を用いて加熱処理を行う場合、
昇温特性を０．１℃／ｍｉｎ以上２０℃／ｍｉｎ以下、降温特性を０．１℃／ｍｉｎ以上
１５℃／ｍｉｎ以下とすることが好ましい。
【００４５】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、また
はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好
ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましく
は０．１ｐｐｍ以下）とすることが好ましい。
【００４６】
次いで、図１（Ｃ）に示すように、島状の酸化物半導体膜１０４上に、ソース電極ドレイ
ン電極用の導電膜を形成する。本実施の形態では、酸化物半導体膜１０４との接触抵抗が
低いチタン、タングステンまたはモリブデンなどの金属材料を用いた導電膜１０５ａ上に
、電気陰性度が低い金属、金属化合物または合金を用いた導電膜１０５ｂを形成する。
【００４７】
電気陰性度が低い金属として、アルミニウム、マグネシウムを用いることもできる。上記
金属のいずれか一つまたは複数を含む混合物、金属化合物または合金を、導電膜１０５ｂ
として用いることができる。また、アルミニウムなどの耐熱性の低い材料を用いる場合、
アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、ス
カンジウムから選ばれた元素、または上記元素を１つまたは複数成分として含む合金、ま
たは上記元素を成分として含む窒化物などの耐熱性導電性材料を組み合わせることで、導
電膜１０５ｂの耐熱性を高めるようにしても良い。
【００４８】
導電膜１０５ａの膜厚は、１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍとす
るのが望ましい。また、導電膜１０５ｂの膜厚は、１００ｎｍ〜３００ｎｍ、好ましくは
１５０ｎｍ〜２５０ｎｍとするのが望ましい。本実施の形態では、導電膜１０５ａとして
、スパッタ法で形成された膜厚１００ｎｍのチタン膜を用い、導電膜１０５ｂとして、ス
パッタ法で形成された膜厚２００ｎｍのアルミニウム膜を用いる。
【００４９】
本発明の一態様では、導電膜１０５ｂとして電気陰性度が低い金属、金属化合物または合
金を用いているので、酸化物半導体膜１０４内、ゲート絶縁膜１０２内、或いは、酸化物
半導体膜１０４と他の絶縁膜の界面とその近傍に存在する、水分または水素などの不純物
が、導電膜１０５ｂに吸蔵或いは吸着される。そのため、水分、水素などの不純物の脱離
により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体膜１０４を得ることが
でき、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進さ
れるのを防ぎ、オフ電流を低減させることができる。
【００５０】
なお、上記構成に加えて、導電膜１０５ｂが露出した状態で、減圧雰囲気下、窒素、また
は希ガス（アルゴン、ヘリウムなど）の不活性ガス雰囲気下において加熱処理を行い、導
電膜１０５ｂの表面や内部に吸着されている水分や酸素などを取り除くようにしても良い
。加熱処理の温度範囲は、２００℃乃至４５０℃とする。上記加熱処理を行うことで、酸
化物半導体膜１０４内、ゲート絶縁膜１０２内、或いは、酸化物半導体膜１０４と他の絶
縁膜の界面とその近傍に存在する、水分、水素などの不純物が、導電膜１０５ｂに、より
吸蔵或いは吸着されやすくすることができる。
【００５１】
次いで、図１（Ｄ）に示すように、エッチング等により導電膜１０５ａ及び導電膜１０５
ｂを所望の形状に加工（パターニング）することで、ソース電極１０６、ドレイン電極１
０７を形成する。例えば、導電膜１０５ａにチタン膜、導電膜１０５ｂにアルミニウム膜
を用いている場合、燐酸を含む溶液を用いて導電膜１０５ｂをウェットエッチングした後
、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、導電膜１０５ａを
ウェットエッチングすれば良い。具体的に、本実施の形態では、燐酸を含む溶液として、
和光純薬工業株式会社製の混酸アルミ液（２．０重量％の硝酸と、９．８重量％の酢酸と
、７２．３重量％のリン酸と、を含有する水溶液）を用いる。また、アンモニア過水は、
具体的には、３１重量％の過酸化水素水と２８重量％のアンモニア水と水とを体積比５：
２：２で混合した水溶液を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）など
を含むガスを用いて、導電膜１０５ａと導電膜１０５ｂをドライエッチングしても良い。
【００５２】
上記パターニングによりソース電極１０６とドレイン電極１０７を形成する際に、島状の
酸化物半導体膜１０４の露出した部分が一部エッチングされることで、溝部（凹部）が形
成される場合もある。本実施の形態では、上記エッチングにより溝部（凹部）を有する島
状の酸化物半導体膜１０８が形成される場合を例示する。ソース電極１０６、ドレイン電
極１０７の一部に用いられている導電膜１０５ａは、酸化物半導体膜１０８と接している
。そして、なおかつ導電膜１０５ａには、上述したとおり酸化物半導体膜１０８との接触
抵抗が低い金属材料が用いられているので、ソース電極１０６、ドレイン電極１０７と、
酸化物半導体膜１０８との間における接触抵抗が低減される。そのため、ＴＦＴのオン電
流及び電界効果移動度を高めることができる。
【００５３】
なお、図１（Ｅ）に示すように、ソース電極１０６、ドレイン電極１０７を形成した後は
、ソース電極１０６、ドレイン電極１０７及び酸化物半導体膜１０８を覆うように絶縁膜
１０９を形成する。絶縁膜１０９は、水分や、水素などの不純物を極力含まないことが望
ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良
い。上記絶縁膜１０９には、バリア性の高い材料を用いるのが望ましい。例えば、バリア
性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化
酸化アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、
上記バリア性の高い絶縁膜よりも、窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの
絶縁膜を、酸化物半導体膜１０８に近い側に形成する。そして、窒素の比率が低い絶縁膜
を間に挟んで、ソース電極１０６、ドレイン電極１０７及び酸化物半導体膜１０８と重な
るように、バリア性を有する絶縁膜を形成する。バリア性を有する絶縁膜を用いることで
、ソース電極１０６、ドレイン電極１０７の表面や内部に水分や酸素が吸着するのを防ぐ
ことができる。また、酸化物半導体膜１０８内、ゲート絶縁膜１０２内、或いは、酸化物
半導体膜１０８と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込
むのを防ぐことができる。また、酸化物半導体膜１０８に接するように窒素の比率が低い
酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用い
た絶縁膜が直接酸化物半導体膜１０８に接するのを防ぐことができる。
【００５４】
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ
法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜１０９を
形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では
１００℃とする。
【００５５】
ソース電極１０６又はドレイン電極１０７の間に設けられた酸化物半導体膜１０８の露出
領域と、絶縁膜１０９を構成する酸化珪素とが接して設けられることによって、酸化物半
導体膜１０８の絶縁膜１０９と接する領域に酸素が供与されて高抵抗化（キャリア濃度が
低まる、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化したチャネル形成領域を有
する酸化物半導体膜１０８を形成することができる。
【００５６】
なお、絶縁膜１０９を形成した後に、加熱処理を施しても良い。加熱処理は大気雰囲気下
、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超
乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測
定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下
、好ましくは１０ｐｐｂ以下の空気）雰囲気下において、好ましくは２００℃以上４００
℃以下、例えば２５０℃以上３５０℃以下）を行う。本実施の形態では、例えば、窒素雰
囲気下で２５０℃、１時間の加熱処理を行う。または、導電膜１０５ａ及び導電膜１０５
ｂを形成する前に、酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間の
ＲＴＡ処理を行っても良い。該加熱処理を行うと、酸化物半導体膜１０８が絶縁膜１０９
を構成する酸化珪素と接した状態で加熱されることになり、さらに酸化物半導体膜１０８
を高抵抗化させてトランジスタの電気特性の向上および、電気特性のばらつきを軽減する
ことができる。この加熱処理を行うタイミングは、絶縁膜１０９の形成後であれば特に限
定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるた
めの加熱処理と兼ねることで、工程数を増やすことなく行うことができる。
【００５７】
図２に、図１（Ｅ）に示す半導体装置の上面図を示す。図１（Ｅ）は、図２の破線Ａ１−
Ａ２における断面図に相当する。
【００５８】
トランジスタ１１０は、ゲート電極１０１と、ゲート電極１０１上のゲート絶縁膜１０２
と、ゲート絶縁膜１０２上の酸化物半導体膜１０８と、酸化物半導体膜１０８上のソース
電極１０６及びドレイン電極１０７と、ソース電極１０６、ドレイン電極１０７及び酸化
物半導体膜１０８上の絶縁膜１０９とを有する。
【００５９】
次いで、絶縁膜１０９上に導電膜を形成した後、該導電膜をパターニングすることで、図
３（Ａ）に示すように、酸化物半導体膜１０８と重なる位置にバックゲート電極１１１を
形成しても良い。バックゲート電極１１１は、ゲート電極１０１、或いはソース電極１０
６及びドレイン電極１０７と同様の材料、構造を用いて形成することが可能である。
【００６０】
バックゲート電極１１１の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２０
０ｎｍとする。本実施の形態では、チタン膜、アルミニウム膜、チタン膜が積層された構
造を有する導電膜を形成する。そして、フォトリソグラフィ法によりレジストマスクを形
成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニ
ング）することで、バックゲート電極１１１を形成する。
【００６１】
次いで、図３（Ｂ）に示すように、バックゲート電極１１１を覆うように絶縁膜１１２を
形成する。絶縁膜１１２は、雰囲気中の水分、水素などがトランジスタ１１０の特性に影
響を与えるのを防ぐことができる、バリア性の高い材料を用いるのが望ましい。例えば、
バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、また
は窒化酸化アルミニウム膜などを、プラズマＣＶＤ法又はスパッタリング法等により単層
で又は積層させて形成することができる。バリア性の効果を得るには、絶縁膜１１２は、
例えば厚さ１５ｎｍ〜４００ｎｍの膜厚で形成することが好ましい。
【００６２】
本実施の形態では、プラズマＣＶＤ法により３００ｎｍの絶縁膜を形成する。成膜条件は
、シランガスの流量４ｓｃｃｍとし、一酸化二窒素（Ｎ２Ｏ）の流量８００ｓｃｃｍとし
、基板温度４００℃とする。
【００６３】
図３（Ｃ）に、図３（Ｂ）に示す半導体装置の上面図を示す。図３（Ｂ）は、図３（Ｃ）
の破線Ａ１−Ａ２における断面図に相当する。
【００６４】
なお、図３（Ｂ）では、バックゲート電極１１１が酸化物半導体膜１０８全体を覆ってい
る場合を例示しているが、本発明はこの構成に限定されない。バックゲート電極１１１は
、酸化物半導体膜１０８が有するチャネル形成領域の一部と少なくとも重なっていれば良
い。
【００６５】
バックゲート電極１１１は、電気的に絶縁しているフローティングの状態であっても良い
し、電位が与えられる状態であっても良い。後者の場合、バックゲート電極１１１には、
ゲート電極１０１と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電
位が与えられていても良い。バックゲート電極１１１に与える電位の高さを制御すること
で、トランジスタ１１０の閾値電圧を制御することができる。
【００６６】
本実施の形態のように酸化物半導体膜中に含まれる水素、水などの不純物を極力除去し、
酸化物半導体膜を高純度化することが、トランジスタの特性にどのように影響を与えるか
を以下に説明する。
【００６７】
図２７は、酸化物半導体を用いた逆スタガ型の薄膜トランジスタの縦断面図を示す。ゲー
ト電極（ＧＥ）上にゲート絶縁膜（ＧＩ）を介して酸化物半導体膜（ＯＳ）が設けられ、
その上にソース電極（Ｓ）及びドレイン電極（Ｄ）が設けられている。
【００６８】
図２８は、図２７に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図
２８（Ａ）はソース電極とドレイン電極の間の電圧を等電位（ＶＤ＝０Ｖ）とした場合を
示し、図２８（Ｂ）はソース電極に対しドレイン電極に正の電位（ＶＤ＞０）を加えた場
合を示す。
【００６９】
図２９は、図２７におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）である
。図２９（Ａ）はゲート（ＧＥ）に正の電位（＋ＶＧ）が印加された状態であり、ソース
電極とドレイン電極間にキャリア（電子）が流れるオン状態を示している。また、図２９
（Ｂ）は、ゲート（Ｇ１）に負の電位（−ＶＧ）が印加された状態であり、オフ状態（少
数キャリアは流れない）である場合を示す。
【００７０】
図３０は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係
を示す。
【００７１】
金属は縮退しているため、伝導帯とフェルミ準位とは一致する。一方、従来の酸化物半導
体は一般にｎ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギャップ中央に位置
する真性フェルミ準位（Ｅｉ）から離れて、伝導帯（Ｅｃ）寄りに位置している。なお、
酸化物半導体において水素はドナーであり、酸化物半導体がｎ型化する一つの要因である
ことが知られている。
【００７２】
これに対して、本発明に係る酸化物半導体は、電気陰性度が水素よりも低い金属をソース
電極またはドレイン電極用の導電膜に用いることで、ｎ型不純物である水素を酸化物半導
体から除去して酸化物半導体の主成分以外の不純物が極力含まれないように高純度化する
ことにより、酸化物半導体を真性（ｉ型）又は真性型とせんとしたものである。すなわち
、不純物を添加して酸化物半導体をｉ型化するのでなく、水素や水等の不純物を極力除去
して高純度化することにより、ｉ型（真性半導体）又はｉ型（真性半導体）に限りなく近
い酸化物半導体を得ることを特徴としている。上記構成により、矢印で示すように、フェ
ルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルに限りなく近づけることがで
きる。
【００７３】
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は
４．３ｅＶと言われている。ソース電極及びドレイン電極を構成するチタン（Ｔｉ）の仕
事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導
体界面において、電子に対してショットキー型の障壁は形成されない。
【００７４】
すなわち、金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）が等しい場合、両
者が接触すると図２８（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
【００７５】
図２８（Ｂ）において黒丸（●）は電子を示し、ドレイン電極に正の電位が印加されると
、電子はバリア（ｈ）をこえて酸化物半導体に注入され、ドレイン電極に向かって流れる
。この場合、バリア（ｈ）の高さは、ゲート電圧とドレイン電圧に依存して変化するが、
正のドレイン電圧が印加された場合には、電圧印加のない図２８（Ａ）のバリアの高さ、
すなわちバンドギャップ（Ｅｇ）の１／２よりもバリアの高さ（ｈ）は小さい値となる。
【００７６】
このとき電子は、図２９（Ａ）で示すようにゲート絶縁膜と高純度化された酸化物半導体
との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。
【００７７】
また、図２９（Ｂ）において、ゲート電極（Ｇ１）に負の電位（逆バイアス）が印加され
ると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い
値となる。
【００７８】
例えば、薄膜トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子
であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値
）が０．１Ｖ／ｄｅｃ．（ゲート絶縁膜厚１００ｎｍ）が得られる。
【００７９】
このように、酸化物半導体の主成分以外の水、水素などの不純物が極力含まれないように
、酸化物半導体膜を高純度化することにより、薄膜トランジスタの動作を良好なものとす
ることができる。
【００８０】
（実施の形態２）
チャネルエッチ構造のボトムゲート型の薄膜トランジスタを例に挙げ、半導体装置の作製
方法について図４を用いて説明する。
【００８１】
まず、実施の形態１において示した作製方法に従って、図４（Ａ）に示すように、島状の
酸化物半導体膜１０４上に、酸化物半導体膜１０４との接触抵抗が低いチタン、タングス
テンまたはモリブデンなどの金属材料を用いた導電膜１０５ａ上に、電気陰性度が低い金
属、金属化合物または合金を用いた導電膜１０５ｂを形成する。導電膜１０５ａと導電膜
１０５ｂに用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に既
に記載してあるので、ここでは説明を省略する。本実施の形態では、導電膜１０５ａとし
て、スパッタ法で形成された膜厚１００ｎｍのチタン膜を用い、導電膜１０５ｂとして、
スパッタ法で形成された膜厚２００ｎｍのアルミニウム膜を用いる。
【００８２】
導電膜１０５ａと導電膜１０５ｂを形成した後、導電膜１０５ｂが露出した状態で、減圧
雰囲気下、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性ガス雰囲気下におい
て加熱処理を行っても良い。加熱処理の温度範囲は、実施の形態１と同様に、２００℃乃
至４５０℃とする。
【００８３】
次いで、図４（Ｂ）に示すように、導電膜１０５ｂをエッチングなどにより除去する。上
記エッチングには、導電膜１０５ａがエッチングされるのを防ぐために、ウェットエッチ
ングを用いるのが望ましい。具体的に本実施の形態では、導電膜１０５ｂにアルミニウム
膜を用いているので、燐酸を含む溶液、例えば和光純薬工業株式会社製の混酸アルミ液（
２．０重量％の硝酸と、９．８重量％の酢酸と、７２．３重量％のリン酸と、を含有する
水溶液）を用いたウェットエッチングにより、導電膜１０５ｂを除去する。なお、ドライ
エッチングを用いて導電膜１０５ｂを除去する場合、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ
３）などを含むガスを用いると良い。ただし、ドライエッチングの場合、チタン膜である
導電膜１０５ａと、アルミニウム膜である導電膜１０５ｂの選択比に差が出ないため、エ
ッチングの際に導電膜１０５ａが残存するようにドライエッチングの時間を制御すれば良
い。
【００８４】
導電膜１０５ｂには、酸化物半導体膜１０４内、ゲート絶縁膜１０２内、或いは、酸化物
半導体膜１０４と他の絶縁膜の界面とその近傍に存在する、水分または水素などの不純物
が、吸蔵或いは吸着されている。よって、導電膜１０５ｂを除去することで、導電膜１０
５ｂに吸蔵或いは吸着されている水分、または水素などの不純物も共に除去することがで
きる。
【００８５】
次いで、図４（Ｃ）に示すように、導電膜１０５ａ上に、電気陰性度が低い金属、金属化
合物または合金を用いた導電膜１０５ｃを新たに形成する。導電膜１０５ｃに用いられる
材料の種類と、その膜厚の範囲は、導電膜１０５ｂと同じとする。本実施の形態では、導
電膜１０５ｃとして、スパッタ法で形成された膜厚２００ｎｍのアルミニウム膜を用いる
。
【００８６】
本発明の一態様では、導電膜１０５ｂを除去した後に、電気陰性度が低い金属、金属化合
物または合金を用いて、導電膜１０５ｃを新たに形成している。導電膜１０５ｃは、すで
に不純物が吸蔵或いは吸着している導電膜１０５ｂよりも、水分、または水素などの不純
物を吸蔵或いは吸着しやすい。よって、酸化物半導体膜１０４内、ゲート絶縁膜１０２内
、或いは、酸化物半導体膜１０４と他の絶縁膜の界面とその近傍に存在する上記不純物を
、実施の形態１の場合よりも低減させることができる。そのため、水分、水素などの不純
物の脱離により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体膜１０４を得
ることができ、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化
が促進されるのを防ぎ、オフ電流を低減させることができる。
【００８７】
導電膜１０５ｃを形成した後、導電膜１０５ｃが露出した状態で、減圧雰囲気下、窒素、
または希ガス（アルゴン、ヘリウムなど）の不活性ガス雰囲気下において、再び加熱処理
を行っても良い。加熱処理の温度範囲は、実施の形態１と同様に、２００℃乃至４５０℃
とする。上記加熱処理を行うことで、酸化物半導体膜１０４内、ゲート絶縁膜１０２内、
或いは、酸化物半導体膜１０４と他の絶縁膜の界面とその近傍に存在する、水分、または
水素などの不純物が、導電膜１０５ｃにより吸蔵或いは吸着されやすくすることができる
。
【００８８】
次いで、図４（Ｄ）に示すように、エッチング等により導電膜１０５ａ及び導電膜１０５
ｃを所望の形状に加工（パターニング）することで、ソース電極１２６、ドレイン電極１
２７を形成する。例えば、導電膜１０５ａにチタン膜、導電膜１０５ｃにアルミニウム膜
を用いている場合、燐酸を含む溶液を用いて導電膜１０５ｃをウェットエッチングした後
、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、導電膜１０５ａを
ウェットエッチングすれば良い。具体的に、本実施の形態では、燐酸を含む溶液として、
和光純薬工業株式会社製の混酸アルミ液（２．０重量％の硝酸と、９．８重量％の酢酸と
、７２．３重量％のリン酸と、を含有する水溶液）を用いる。また、アンモニア過水は、
具体的には、３１重量％の過酸化水素水と２８重量％のアンモニア水と水とを体積比５：
２：２で混合した水溶液を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）など
を含むガスを用いて、導電膜１０５ａと導電膜１０５ｃをドライエッチングしても良い。
【００８９】
上記パターニングによりソース電極１２６とドレイン電極１２７を形成する際に、島状の
酸化物半導体膜１０４の露出した部分が一部エッチングされることで、溝部（凹部）が形
成される場合もある。本実施の形態では、上記エッチングにより溝部（凹部）を有する島
状の酸化物半導体膜１２８が形成される場合を例示する。ソース電極１２６、ドレイン電
極１２７の一部に用いられている導電膜１０５ａは、酸化物半導体膜１２８と接している
。そして、なおかつ導電膜１０５ａには、上述したとおり酸化物半導体膜１２８との接触
抵抗が低い金属材料が用いられているので、ソース電極１２６、ドレイン電極１２７と、
酸化物半導体膜１２８との間における接触抵抗が低減される。そのため、ＴＦＴのオン電
流及び電界効果移動度を高めることができる。
【００９０】
そして、ソース電極１２６、ドレイン電極１２７を形成した後は、ソース電極１２６、ド
レイン電極１２７及び酸化物半導体膜１２８を覆うように絶縁膜１２９を形成する。絶縁
膜１２９に用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に記
載した絶縁膜１０９と同じとする。本実施の形態では、スパッタ法で形成された膜厚２０
０ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層さ
せた構造を有する、絶縁膜１２９を形成する。成膜時の基板温度は、室温以上３００℃以
下とすればよく、本実施の形態では１００℃とする。
【００９１】
ソース電極１２６又はドレイン電極１２７の間に設けられた酸化物半導体膜１２８の露出
領域と、絶縁膜１２９を構成する酸化珪素とが接して設けられることによって、絶縁膜１
２９と接する酸化物半導体膜１２８の領域が高抵抗化（キャリア濃度が低まる、好ましく
は１×１０１８／ｃｍ３未満）し、高抵抗化したチャネル形成領域を有する酸化物半導体
膜１２８を形成することができる。
【００９２】
絶縁膜１２９を形成した後に、加熱処理を施しても良い。上記加熱処理の条件については
、実施の形態１において絶縁膜１０９を形成した後に行われる加熱処理の条件を参照すれ
ば良い。
【００９３】
上記作製方法に従って形成された薄膜トランジスタ１２０は、ゲート電極１０１と、ゲー
ト電極１０１上のゲート絶縁膜１０２と、ゲート絶縁膜１０２上の酸化物半導体膜１２８
と、酸化物半導体膜１２８上のソース電極１２６及びドレイン電極１２７と、ソース電極
１２６、ドレイン電極１２７及び酸化物半導体膜１２８上の絶縁膜１２９とを有する。
【００９４】
次いで、絶縁膜１２９上に導電膜を形成した後、該導電膜をパターニングすることで、酸
化物半導体膜１２８と重なる位置にバックゲート電極を形成しても良い。バックゲート電
極に用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に記載のバ
ックゲート電極１１１と同様であるので、ここでは説明を省略する。
【００９５】
バックゲート電極を形成した場合、バックゲート電極を覆うように絶縁膜を形成する。バ
ックゲート電極を覆う絶縁膜に用いられる材料の種類、構造、その膜厚の範囲については
、実施の形態１に記載の絶縁膜１１２と同様であるので、ここでは説明を省略する。
【００９６】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００９７】
（実施の形態３）
チャネルエッチ構造のボトムゲート型の薄膜トランジスタを例に挙げ、半導体装置の作製
方法について図５を用いて説明する。
【００９８】
まず、実施の形態１において示した作製方法に従って、図５（Ａ）に示すように、島状の
酸化物半導体膜１０４上に、酸化物半導体膜１０４との接触抵抗が低いチタン、タングス
テンまたはモリブデンなどの金属材料を用いた導電膜１０５ａ上に、電気陰性度が低い金
属、金属化合物または合金を用いた導電膜１０５ｂを形成する。導電膜１０５ａと導電膜
１０５ｂに用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に既
に記載してあるので、ここでは説明を省略する。本実施の形態では、導電膜１０５ａとし
て、スパッタ法で形成された膜厚１００ｎｍのチタン膜を用い、導電膜１０５ｂとして、
スパッタ法で形成された膜厚２００ｎｍのアルミニウム膜を用いる。
【００９９】
導電膜１０５ａと導電膜１０５ｂを形成した後、導電膜１０５ｂが露出した状態で、減圧
雰囲気下、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性ガス雰囲気下におい
て加熱処理を行っても良い。加熱処理の温度範囲は、実施の形態１と同様に、２００℃乃
至４５０℃とする。
【０１００】
次いで、図５（Ｂ）に示すように、導電膜１０５ｂをエッチングなどにより除去する。上
記エッチングには、導電膜１０５ａがエッチングされるのを防ぐために、ウェットエッチ
ングを用いるのが望ましい。具体的に本実施の形態では、導電膜１０５ｂにアルミニウム
膜を用いているので、燐酸を含む溶液、例えば和光純薬工業株式会社製の混酸アルミ液（
２．０重量％の硝酸と、９．８重量％の酢酸と、７２．３重量％のリン酸と、を含有する
水溶液）を用いたウェットエッチングにより、導電膜１０５ｂを除去する。なお、ドライ
エッチングを用いて導電膜１０５ｂを除去する場合、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ
３）などを含むガスを用いると良い。ただし、ドライエッチングの場合、チタン膜である
導電膜１０５ａと、アルミニウム膜である導電膜１０５ｂの選択比に差が出ないため、エ
ッチングの際に導電膜１０５ａが残存するようにドライエッチングの時間を制御すれば良
い。
【０１０１】
導電膜１０５ｂには、酸化物半導体膜１０４内、ゲート絶縁膜１０２内、或いは、酸化物
半導体膜１０４と他の絶縁膜の界面とその近傍に存在する、水分、または水素などの不純
物が、吸蔵或いは吸着されている。よって、導電膜１０５ｂを除去することで、導電膜１
０５ｂに吸蔵或いは吸着されている水分、または水素などの不純物も共に除去することが
できる。
【０１０２】
次いで、図５（Ｃ）に示すように、導電膜１０５ａ上に、電気陰性度が低い金属、金属化
合物または合金を用いた導電膜１０５ｃと、導電膜１０５ｃの酸化を防ぐことができるチ
タン、タングステンまたはモリブデンなどの金属材料を用いた導電膜１０５ｄを、新たに
形成する。導電膜１０５ｃに用いられる材料の種類と、その膜厚の範囲は、導電膜１０５
ｂと同じとする。また、導電膜１０５ｄの膜厚は、１０ｎｍ〜２００ｎｍ、好ましくは５
０ｎｍ〜１５０ｎｍとするのが望ましい。本実施の形態では、導電膜１０５ｃとして、ス
パッタ法で形成された膜厚２００ｎｍのアルミニウム膜を用い、導電膜１０５ｄとして、
スパッタ法で形成された膜厚１００ｎｍのチタン膜を用いる。
【０１０３】
本発明の一態様では、導電膜１０５ｂを除去した後に、電気陰性度が低い金属、金属化合
物または合金を用いて、導電膜１０５ｃを新たに形成している。導電膜１０５ｃは、すで
に不純物が吸蔵或いは吸着している導電膜１０５ｂよりも、水分、または水素などの不純
物を吸蔵或いは吸着しやすい。よって、酸化物半導体膜１０４内、ゲート絶縁膜１０２内
、或いは、酸化物半導体膜１０４と他の絶縁膜の界面とその近傍に存在する上記不純物を
、実施の形態１の場合よりも低減させることができる。そのため、水分、水素などの不純
物の脱離により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体膜１０４を得
ることができ、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化
が促進されるのを防ぎ、オフ電流を低減させることができる。
【０１０４】
導電膜１０５ｄを形成した後、導電膜１０５ｄが露出した状態で、減圧雰囲気下、窒素、
または希ガス（アルゴン、ヘリウムなど）の不活性ガス雰囲気下において、再び加熱処理
を行っても良い。加熱処理の温度範囲は、実施の形態１と同様に、２００℃乃至４５０℃
とする。上記加熱処理を行うことで、酸化物半導体膜１０４内、ゲート絶縁膜１０２内、
或いは、酸化物半導体膜１０４と他の絶縁膜の界面とその近傍に存在する、水分、または
水素などの不純物が、導電膜１０５ｃにより吸蔵或いは吸着されやすくすることができる
。
【０１０５】
次いで、図５（Ｄ）に示すように、エッチング等により導電膜１０５ａ、導電膜１０５ｃ
及び導電膜１０５ｄを所望の形状に加工（パターニング）することで、ソース電極１３６
、ドレイン電極１３７を形成する。例えば、導電膜１０５ａにチタン膜、導電膜１０５ｃ
にアルミニウム膜、導電膜１０５ｄにチタン膜を用いている場合、アンモニアと過酸化水
素水を含む溶液（アンモニア過水）を用いて、導電膜１０５ｄをウェットエッチングした
後、燐酸を含む溶液を用いて導電膜１０５ｃをウェットエッチングし、次いで、アンモニ
アと過酸化水素水を含む溶液（アンモニア過水）を用いて、導電膜１０５ａをウェットエ
ッチングすれば良い。具体的に、本実施の形態では、燐酸を含む溶液として、和光純薬工
業株式会社製の混酸アルミ液（２．０重量％の硝酸と、９．８重量％の酢酸と、７２．３
重量％のリン酸と、を含有する水溶液）を用いる。また、アンモニア過水は、具体的には
、３１重量％の過酸化水素水と２８重量％のアンモニア水と水とを体積比５：２：２で混
合した水溶液を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガス
を用いて、導電膜１０５ａ、導電膜１０５ｃ及び導電膜１０５ｄをドライエッチングして
も良い。
【０１０６】
上記パターニングによりソース電極１３６とドレイン電極１３７を形成する際に、島状の
酸化物半導体膜１０４の露出した部分が一部エッチングされることで、溝部（凹部）が形
成される場合もある。本実施の形態では、上記エッチングにより溝部（凹部）を有する島
状の酸化物半導体膜１３８が形成される場合を例示する。ソース電極１３６、ドレイン電
極１３７の一部に用いられている導電膜１０５ａは、酸化物半導体膜１３８と接している
。そして、なおかつ導電膜１０５ａには、上述したとおり酸化物半導体膜との接触抵抗が
低い金属材料が用いられているので、ソース電極１３６、ドレイン電極１３７と、酸化物
半導体膜１３８との間における接触抵抗が低減される。そのため、ＴＦＴのオン電流及び
電界効果移動度を高めることができる。
【０１０７】
そして、ソース電極１３６、ドレイン電極１３７を形成した後は、ソース電極１３６、ド
レイン電極１３７及び酸化物半導体膜１３８を覆うように絶縁膜１３９を形成する。絶縁
膜１３９に用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に記
載した絶縁膜１０９と同じとする。本実施の形態では、スパッタ法で形成された膜厚２０
０ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層さ
せた構造を有する、絶縁膜１３９を形成する。成膜時の基板温度は、室温以上３００℃以
下とすればよく、本実施の形態では１００℃とする。
【０１０８】
ソース電極１３６又はドレイン電極１３７の間に設けられた酸化物半導体膜１３８の露出
領域と、絶縁膜１３９を構成する酸化珪素とが接して設けられることによって、絶縁膜１
３９と接する酸化物半導体膜１３８の領域に酸素が供与され、高抵抗化（キャリア濃度が
低まる、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化したチャネル形成領域を有
する酸化物半導体膜１３８を形成することができる。
【０１０９】
絶縁膜１３９を形成した後に、加熱処理を施しても良い。上記加熱処理の条件については
、実施の形態１において絶縁膜１０９を形成した後に行われる加熱処理の条件を参照すれ
ば良い。
【０１１０】
上記作製方法に従って形成された薄膜トランジスタ１３０は、ゲート電極１０１と、ゲー
ト電極１０１上のゲート絶縁膜１０２と、ゲート絶縁膜１０２上の酸化物半導体膜１３８
と、酸化物半導体膜１３８上のソース電極１３６及びドレイン電極１３７と、ソース電極
１３６、ドレイン電極１３７及び酸化物半導体膜１３８上の絶縁膜１３９とを有する。
【０１１１】
次いで、絶縁膜１３９上に導電膜を形成した後、該導電膜をパターニングすることで、酸
化物半導体膜１３８と重なる位置にバックゲート電極を形成しても良い。バックゲート電
極に用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に記載のバ
ックゲート電極１１１と同様であるので、ここでは説明を省略する。
【０１１２】
バックゲート電極を形成した場合、バックゲート電極を覆うように絶縁膜を形成する。バ
ックゲート電極を覆う絶縁膜に用いられる材料の種類、構造、その膜厚の範囲については
、実施の形態１に記載の絶縁膜１１２と同様であるので、ここでは説明を省略する。
【０１１３】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１１４】
（実施の形態４）
チャネルエッチ構造のボトムゲート型の薄膜トランジスタを例に挙げ、半導体装置の作製
方法について図６を用いて説明する。
【０１１５】
まず、実施の形態１において示した作製方法に従って、図６（Ａ）に示すように、島状の
酸化物半導体膜１０４上に、酸化物半導体膜１０４との接触抵抗が低いチタン、タングス
テンまたはモリブデンなどの金属材料を用いた導電膜１０５ａ上に、電気陰性度が低い金
属、金属化合物または合金を用いた導電膜１０５ｂを形成する。導電膜１０５ａと導電膜
１０５ｂに用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に既
に記載してあるので、ここでは説明を省略する。本実施の形態では、導電膜１０５ａとし
て、スパッタ法で形成された膜厚１００ｎｍのチタン膜を用い、導電膜１０５ｂとして、
スパッタ法で形成された膜厚２００ｎｍのアルミニウム膜を用いる。
【０１１６】
導電膜１０５ａと導電膜１０５ｂを形成した後、導電膜１０５ｂが露出した状態で、減圧
雰囲気下、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性ガス雰囲気下におい
て加熱処理を行っても良い。加熱処理の温度範囲は、実施の形態１と同様に、２００℃乃
至４５０℃とする。
【０１１７】
次いで、図６（Ｂ）に示すように、導電膜１０５ｂをエッチングなどにより除去する。上
記エッチングには、導電膜１０５ａがエッチングされるのを防ぐために、ウェットエッチ
ングを用いるのが望ましい。具体的に本実施の形態では、導電膜１０５ｂにアルミニウム
膜を用いているので、燐酸を含む溶液、例えば和光純薬工業株式会社製の混酸アルミ液（
２．０重量％の硝酸と、９．８重量％の酢酸と、７２．３重量％のリン酸と、を含有する
水溶液）を用いたウェットエッチングにより、導電膜１０５ｂを除去する。なお、ドライ
エッチングを用いて導電膜１０５ｂを除去する場合、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ
３）などを含むガスを用いると良い。ただし、ドライエッチングの場合、チタン膜である
導電膜１０５ａと、アルミニウム膜である導電膜１０５ｂの選択比に差が出ないため、エ
ッチングの際に導電膜１０５ａが残存するようにドライエッチングの時間を制御すれば良
い。
【０１１８】
導電膜１０５ｂには、酸化物半導体膜１０４内、ゲート絶縁膜１０２内、或いは、酸化物
半導体膜１０４と他の絶縁膜の界面とその近傍に存在する、水分、または水素などの不純
物が、吸蔵或いは吸着されている。よって、導電膜１０５ｂを除去することで、導電膜１
０５ｂに吸蔵或いは吸着されている水分、または水素などの不純物も共に除去することが
できる。
【０１１９】
次いで、図６（Ｃ）に示すように、導電膜１０５ａ上に、酸化物半導体膜１０４との接触
抵抗が低いチタン、タングステンまたはモリブデンなどの金属材料を用いた導電膜１０５
ｅと、電気陰性度が低い金属、金属化合物または合金を用いた導電膜１０５ｃと、導電膜
１０５ｃの酸化を防ぐことができるチタン、タングステンまたはモリブデンなどの金属材
料を用いた導電膜１０５ｄを、新たに形成する。導電膜１０５ｅまたは導電膜１０５ｄの
膜厚の範囲は、導電膜１０５ａと同じとする。導電膜１０５ｃに用いられる材料の種類と
、その膜厚の範囲は、導電膜１０５ｂと同じとする。本実施の形態では、導電膜１０５ｃ
として、スパッタ法で形成された膜厚２００ｎｍのアルミニウム膜を用い、導電膜１０５
ｄとして、スパッタ法で形成された膜厚１００ｎｍのチタン膜を用い、導電膜１０５ｅと
して、スパッタ法で形成された膜厚１００ｎｍのチタン膜を用いる。
【０１２０】
本発明の一態様では、導電膜１０５ｂを除去した後に、電気陰性度が低い金属、金属化合
物または合金を用いて、導電膜１０５ｃを新たに形成している。導電膜１０５ｃは、すで
に不純物が吸蔵或いは吸着している導電膜１０５ｂよりも、水分、または水素などの不純
物を吸蔵或いは吸着しやすい。よって、酸化物半導体膜１０４内、ゲート絶縁膜１０２内
、或いは、酸化物半導体膜１０４と他の絶縁膜の界面とその近傍に存在する上記不純物を
、実施の形態１の場合よりも低減させることができる。そのため、水分、水素などの不純
物の脱離により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体膜１０４を得
ることができ、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化
が促進されるのを防ぎ、オフ電流を低減させることができる。
【０１２１】
導電膜１０５ｄを形成した後、導電膜１０５ｄが露出した状態で、減圧雰囲気下、窒素、
または希ガス（アルゴン、ヘリウムなど）の不活性ガス雰囲気下において、再び加熱処理
を行っても良い。加熱処理の温度範囲は、実施の形態１と同様に、２００℃乃至４５０℃
とする。上記加熱処理を行うことで、酸化物半導体膜１０４内、ゲート絶縁膜１０２内、
或いは、酸化物半導体膜１０４と他の絶縁膜の界面とその近傍に存在する、水分、または
水素などの不純物が、導電膜１０５ｃにより吸蔵或いは吸着されやすくすることができる
。
【０１２２】
次いで、図６（Ｄ）に示すように、エッチング等により導電膜１０５ａ、導電膜１０５ｃ
、導電膜１０５ｄ及び導電膜１０５ｅを所望の形状に加工（パターニング）することで、
ソース電極１４６、ドレイン電極１４７を形成する。例えば、導電膜１０５ａにチタン膜
、導電膜１０５ｃにアルミニウム膜、導電膜１０５ｄにチタン膜、導電膜１０５ｅにチタ
ン膜を用いている場合、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用い
て、導電膜１０５ｄをウェットエッチングした後、燐酸を含む溶液を用いて導電膜１０５
ｃをウェットエッチングし、次いで、アンモニアと過酸化水素水を含む溶液（アンモニア
過水）を用いて、導電膜１０５ｅ及び導電膜１０５ａをウェットエッチングすれば良い。
具体的に、本実施の形態では、燐酸を含む溶液として、和光純薬工業株式会社製の混酸ア
ルミ液（２．０重量％の硝酸と、９．８重量％の酢酸と、７２．３重量％のリン酸と、を
含有する水溶液）を用いる。また、アンモニア過水は、具体的には、３１重量％の過酸化
水素水と２８重量％のアンモニア水と水とを体積比５：２：２で混合した水溶液を用いる
。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、導電膜１０
５ａ、導電膜１０５ｃ、導電膜１０５ｄ及び導電膜１０５ｅをドライエッチングしても良
い。
【０１２３】
上記パターニングによりソース電極１４６とドレイン電極１４７を形成する際に、島状の
酸化物半導体膜１０４の露出した部分が一部エッチングされることで、溝部（凹部）が形
成される場合もある。本実施の形態では、上記エッチングにより溝部（凹部）を有する島
状の酸化物半導体膜１４８が形成される場合を例示する。ソース電極１４６、ドレイン電
極１４７の一部に用いられている導電膜１０５ａは、酸化物半導体膜１４８と接している
。そして、なおかつ導電膜１０５ａには、上述したとおり酸化物半導体膜１４８との接触
抵抗が低い金属材料が用いられているので、ソース電極１４６、ドレイン電極１４７と、
酸化物半導体膜１４８との間における接触抵抗が低減される。そのため、ＴＦＴのオン電
流及び電界効果移動度を高めることができる。
【０１２４】
そして、ソース電極１４６、ドレイン電極１４７を形成した後は、ソース電極１４６、ド
レイン電極１４７及び酸化物半導体膜１４８を覆うように絶縁膜１４９を形成する。絶縁
膜１４９に用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に記
載した絶縁膜１０９と同じとする。本実施の形態では、スパッタ法で形成された膜厚２０
０ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層さ
せた構造を有する、絶縁膜１４９を形成する。成膜時の基板温度は、室温以上３００℃以
下とすればよく、本実施の形態では１００℃とする。
【０１２５】
ソース電極１４６又はドレイン電極１４７の間に設けられた酸化物半導体膜１４８の露出
領域と、絶縁膜１４９を構成する酸化珪素とが接して設けられることによって、絶縁膜１
４９と接する酸化物半導体膜１４８の領域に酸素が供与され、高抵抗化（キャリア濃度が
低まる、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化したチャネル形成領域を有
する酸化物半導体膜１４８を形成することができる。
【０１２６】
絶縁膜１４９を形成した後に、加熱処理を施しても良い。上記加熱処理の条件については
、実施の形態１において絶縁膜１０９を形成した後に行われる加熱処理の条件を参照すれ
ば良い。
【０１２７】
上記作製方法に従って形成された薄膜トランジスタ１４０は、ゲート電極１０１と、ゲー
ト電極１０１上のゲート絶縁膜１０２と、ゲート絶縁膜１０２上の酸化物半導体膜１４８
と、酸化物半導体膜１４８上のソース電極１４６及びドレイン電極１４７と、ソース電極
１４６、ドレイン電極１４７及び酸化物半導体膜１４８上の絶縁膜１４９とを有する。
【０１２８】
次いで、絶縁膜１４９上に導電膜を形成した後、該導電膜をパターニングすることで、酸
化物半導体膜１４８と重なる位置にバックゲート電極を形成しても良い。バックゲート電
極に用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に記載のバ
ックゲート電極１１１と同様であるので、ここでは説明を省略する。
【０１２９】
バックゲート電極を形成した場合、バックゲート電極を覆うように絶縁膜を形成する。バ
ックゲート電極を覆う絶縁膜に用いられる材料の種類、構造、その膜厚の範囲については
、実施の形態１に記載の絶縁膜１１２と同様であるので、ここでは説明を省略する。
【０１３０】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１３１】
（実施の形態５）
本実施の形態では、チャネル保護構造のボトムゲート型の薄膜トランジスタを例に挙げ、
半導体装置の作製方法について図７、図８及び図９を用いて説明する。なお、実施の形態
１と同一部分又は同様な機能を有する部分、及び工程は、実施の形態１と同様に行うこと
ができるため、繰り返しの説明は省略する。
【０１３２】
図７（Ａ）に示すように、絶縁表面を有する基板３００上にゲート電極３０１を形成する
。下地膜となる絶縁膜を基板３００とゲート電極３０１の間に設けても良い。ゲート電極
３０１の材料、構造及び膜厚については、実施の形態１に示したゲート電極３０１につい
ての記載を参照すれば良い。下地膜の材料、構造及び膜厚については、実施の形態１に示
した下地膜についての記載を参照すれば良い。
【０１３３】
次いで、ゲート電極３０１上にゲート絶縁膜３０２を形成する。ゲート絶縁膜３０２の材
料、膜厚及び構造と、作製方法については、実施の形態１に示したゲート絶縁膜３０２に
ついての記載を参照すれば良い。
【０１３４】
次いで、ゲート絶縁膜３０２上に島状の酸化物半導体膜３０３を形成する。島状の酸化物
半導体膜３０３の材料、膜厚及び構造と、作製方法については、実施の形態１に示した酸
化物半導体膜１０３についての記載を参照すれば良い。
【０１３５】
次いで、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、ま
たは超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用
いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐ
ｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下において、島状の酸化物半導体膜３
０３に加熱処理を施す。酸化物半導体膜３０３への加熱処理については、実施の形態１に
おいて示した、酸化物半導体膜１０３への加熱処理についての説明を参照すれば良い。酸
化物半導体膜３０３を上記雰囲気下で加熱処理することで、図７（Ｂ）に示すように、酸
化物半導体膜３０３に含まれる水分、水素が脱離した島状の酸化物半導体膜３０４が形成
される。島状の酸化物半導体膜３０４は、上記加熱処理によって水分、水素などの不純物
が脱離し、ｉ型（真性半導体）又はｉ型に限りなく近くなるため、上記不純物により閾値
電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を低
減させることができる。
【０１３６】
次に、図７（Ｃ）に示すように、酸化物半導体膜３０４のチャネル形成領域となる部分と
重なるように、酸化物半導体膜３０４上にチャネル保護膜３１１を形成する。チャネル保
護膜３１１を設けることによって、酸化物半導体膜３０４のチャネル形成領域となる部分
に対する、後の工程時におけるダメージ（エッチング時のプラズマやエッチング剤による
膜減りなど）を防ぐことができる。従って薄膜トランジスタの信頼性を向上させることが
できる。
【０１３７】
チャネル保護膜３１１には、酸素を含む無機材料（酸化珪素、酸化窒化珪素、窒化酸化珪
素など）を用いることができる。チャネル保護膜３１１は、プラズマＣＶＤ法や熱ＣＶＤ
法などの気相成長法やスパッタリング法を用いて形成することができる。チャネル保護膜
３１１は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪
素膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャ
ネル保護膜３１１を形成する。
【０１３８】
また、島状の酸化物半導体膜３０４に接してスパッタ法またはＰＣＶＤ法などにより酸化
珪素、酸化窒化珪素などの絶縁膜であるチャネル保護膜３１１を形成すると、島状の酸化
物半導体膜３０４において少なくともチャネル保護膜３１１と接する領域に酸素が供与さ
れ、キャリア濃度が好ましくは１×１０１８／ｃｍ３未満、さらに好ましくは１×１０１
４／ｃｍ３以下まで低くなることにより高抵抗化し、高抵抗化酸化物半導体領域となる。
チャネル保護膜３１１の形成により、酸化物半導体膜３０４は、チャネル保護膜３１１と
の界面近傍に高抵抗化酸化物半導体領域を有することができる。
【０１３９】
次いで、島状の酸化物半導体膜３０４上に、酸化物半導体膜３０４との接触抵抗が低いチ
タン、タングステンまたはモリブデンなどの金属材料を用いた導電膜３０５ａと、電気陰
性度が低い金属、金属化合物または合金を用いた導電膜３０５ｂとを、順に形成する。導
電膜３０５ａと導電膜３０５ｂに用いられる材料の種類、構造、膜厚の範囲及びその作製
方法については、実施の形態１に示した導電膜１０５ａ、導電膜１０５ｂについての記載
を参照すれば良い。本実施の形態では、導電膜３０５ａとして、スパッタ法で形成された
膜厚１００ｎｍのチタン膜を用い、導電膜３０５ｂとして、スパッタ法で形成された膜厚
２００ｎｍのアルミニウム膜を用いる。
【０１４０】
本発明の一態様では、導電膜３０５ｂとして電気陰性度が低い金属、金属化合物または合
金を用いているので、酸化物半導体膜３０４内、ゲート絶縁膜３０２内、或いは、酸化物
半導体膜３０４と他の絶縁膜の界面とその近傍に存在する、水分、または水素などの不純
物が、導電膜３０５ｂに吸蔵或いは吸着される。そのため、水分、水素などの不純物の脱
離により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体膜３０４を得ること
ができ、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進
されるのを防ぎ、オフ電流を低減させることができる。
【０１４１】
導電膜３０５ａと導電膜３０５ｂを形成した後、導電膜３０５ｂが露出した状態で、減圧
雰囲気下、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性ガス雰囲気下におい
て加熱処理を行っても良い。加熱処理の温度範囲は、実施の形態１と同様に、２００℃乃
至４５０℃とする。
【０１４２】
次いで、図７（Ｄ）に示すように、エッチング等により導電膜３０５ａ及び導電膜３０５
ｂを所望の形状に加工（パターニング）することで、ソース電極３０６、ドレイン電極３
０７を形成する。例えば、導電膜３０５ａにチタン膜、導電膜３０５ｂにアルミニウム膜
を用いている場合、燐酸を含む溶液を用いて導電膜３０５ｂをウェットエッチングした後
、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて、導電膜３０５ａを
ウェットエッチングすれば良い。具体的に、本実施の形態では、燐酸を含む溶液として、
和光純薬工業株式会社製の混酸アルミ液（２．０重量％の硝酸と、９．８重量％の酢酸と
、７２．３重量％のリン酸と、を含有する水溶液）を用いる。また、アンモニア過水は、
具体的には、３１重量％の過酸化水素水と２８重量％のアンモニア水と水とを体積比５：
２：２で混合した水溶液を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）など
を含むガスを用いて、導電膜３０５ａと導電膜３０５ｂをドライエッチングしても良い。
【０１４３】
ソース電極３０６、ドレイン電極３０７の一部に用いられている導電膜３０５ａは、酸化
物半導体膜３０４と接している。そして、なおかつ導電膜３０５ａには、上述したとおり
酸化物半導体膜との接触抵抗が低い金属材料が用いられているので、ソース電極３０６、
ドレイン電極３０７と、酸化物半導体膜３０４との間における接触抵抗が低減される。そ
のため、ＴＦＴのオン電流及び電界効果移動度を高めることができる。
【０１４４】
そして、図７（Ｅ）に示すように、ソース電極３０６、ドレイン電極３０７を形成した後
は、酸化物半導体膜３０４、ソース電極３０６、ドレイン電極３０７及びチャネル保護膜
３１１を覆うように絶縁膜３０９を形成する。絶縁膜３０９に用いられる材料の種類、構
造、その膜厚の範囲については、実施の形態１に記載した絶縁膜１０９と同じとする。本
実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法
で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜３０９を形
成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１
００℃とする。
【０１４５】
絶縁膜３０９を形成した後に、加熱処理を施しても良い。上記加熱処理の条件については
、実施の形態１において絶縁膜１０９を形成した後に行われる加熱処理の条件を参照すれ
ば良い。
【０１４６】
図８に、図７（Ｅ）に示す半導体装置の上面図を示す。図７（Ｅ）は、図８の破線Ｃ１−
Ｃ２における断面図に相当する。
【０１４７】
上記作製方法に従って形成された薄膜トランジスタ３１０は、ゲート電極３０１と、ゲー
ト電極３０１上のゲート絶縁膜３０２と、ゲート絶縁膜３０２上の酸化物半導体膜３０４
と、酸化物半導体膜３０４上のチャネル保護膜３１１と、酸化物半導体膜３０４上のソー
ス電極３０６及びドレイン電極３０７と、酸化物半導体膜３０４、ソース電極３０６、ド
レイン電極３０７及びチャネル保護膜３１１上の絶縁膜３０９とを有する。
【０１４８】
次いで、図９（Ａ）に示すように、絶縁膜３０９上に導電膜を形成した後、該導電膜をパ
ターニングすることで、酸化物半導体膜３０４と重なる位置にバックゲート電極３１２を
形成しても良い。バックゲート電極３１２に用いられる材料の種類、構造、その膜厚の範
囲については、実施の形態１に記載のバックゲート電極１１１と同様であるので、ここで
は説明を省略する。
【０１４９】
バックゲート電極３１２を形成した場合、図９（Ｂ）に示すように、バックゲート電極３
１２を覆うように絶縁膜３１３を形成する。絶縁膜３１３に用いられる材料の種類、構造
、その膜厚の範囲については、実施の形態１に記載の絶縁膜１１２と同様であるので、こ
こでは説明を省略する。
【０１５０】
図９（Ｃ）に、図９（Ｂ）に示す半導体装置の上面図を示す。図９（Ｂ）は、図９（Ｃ）
の破線Ｃ１−Ｃ２における断面図に相当する。
【０１５１】
なお、本実施の形態では、ソース電極とドレイン電極を、実施の形態１に示す作製方法に
従って形成している例を示しているが、本発明はこの構成に限定されない。ソース電極と
ドレイン電極を、実施の形態２乃至実施の形態４に示す作製方法に従って形成しても良い
。
【０１５２】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１５３】
（実施の形態６）
本実施の形態では、ボトムコンタクト型の薄膜トランジスタを例に挙げ、半導体装置の作
製方法について図１０及び図１１を用いて説明する。なお、実施の形態１と同一部分又は
同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができるため、繰
り返しの説明は省略する。
【０１５４】
図１０（Ａ）に示すように、絶縁表面を有する基板４００上にゲート電極４０１を形成す
る。下地膜となる絶縁膜を基板４００とゲート電極４０１の間に設けても良い。ゲート電
極４０１の材料、構造及び膜厚については、実施の形態１に示したゲート電極４０１につ
いての記載を参照すれば良い。下地膜の材料、構造及び膜厚については、実施の形態１に
示した下地膜についての記載を参照すれば良い。
【０１５５】
次いで、ゲート電極４０１上にゲート絶縁膜４０２を形成する。ゲート絶縁膜４０２の材
料、膜厚及び構造と、作製方法については、実施の形態１に示したゲート絶縁膜４０２に
ついての記載を参照すれば良い。
【０１５６】
次いで、ゲート絶縁膜４０２上に、電気陰性度が低い金属、金属化合物または合金を用い
た導電膜４０５ａと、酸化物半導体膜４０４との接触抵抗が低いチタン、タングステンま
たはモリブデンなどの金属材料を用いた導電膜４０５ｂとを、順に形成する。導電膜４０
５ｂと導電膜４０５ａに用いられる材料の種類、構造、膜厚の範囲及びその作製方法につ
いては、実施の形態１に示した導電膜１０５ａ、導電膜１０５ｂについての記載を参照す
れば良い。本実施の形態では、導電膜４０５ａとして、スパッタ法で形成された膜厚２０
０ｎｍのアルミニウム膜を用い、導電膜４０５ｂとして、スパッタ法で形成された膜厚１
００ｎｍのチタン膜を用いる。
【０１５７】
導電膜４０５ａと導電膜４０５ｂを形成した後、導電膜４０５ｂが露出した状態で、減圧
雰囲気下、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性ガス雰囲気下におい
て加熱処理を行っても良い。加熱処理の温度範囲は、実施の形態１と同様に、２００℃乃
至４５０℃とする。例えば、導電膜４０５ａにアルミニウム膜、導電膜４０５ｂにチタン
膜を用いている場合、アンモニアと過酸化水素水を含む溶液（アンモニア過水）を用いて
導電膜４０５ｂをウェットエッチングした後、燐酸を含む溶液を用いて、導電膜４０５ａ
をウェットエッチングすれば良い。具体的に、本実施の形態では、燐酸を含む溶液として
、和光純薬工業株式会社製の混酸アルミ液（２．０重量％の硝酸と、９．８重量％の酢酸
と、７２．３重量％のリン酸と、を含有する水溶液）を用いる。また、アンモニア過水は
、具体的には、３１重量％の過酸化水素水と２８重量％のアンモニア水と水とを体積比５
：２：２で混合した水溶液を用いる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）な
どを含むガスを用いて、導電膜４０５ａと導電膜４０５ｂをドライエッチングしても良い
。
【０１５８】
次いで、図１０（Ｂ）に示すように、エッチング等により導電膜４０５ａ及び導電膜４０
５ｂを所望の形状に加工（パターニング）することで、ソース電極４０６、ドレイン電極
４０７を形成する。
【０１５９】
次いで、図１０（Ｃ）に示すように、ゲート絶縁膜４０２、ソース電極４０６、ドレイン
電極４０７上に島状の酸化物半導体膜４０３を形成する。島状の酸化物半導体膜４０３の
材料、膜厚及び構造と、作製方法については、実施の形態１に示した酸化物半導体膜１０
３についての記載を参照すれば良い。
【０１６０】
次いで、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、ま
たは超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用
いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐ
ｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下において、島状の酸化物半導体膜４
０３に加熱処理を施す。酸化物半導体膜４０３への加熱処理については、実施の形態１に
おいて示した、酸化物半導体膜１０３への加熱処理についての説明を参照すれば良い。酸
化物半導体膜４０３を上記雰囲気下で加熱処理することで、図１０（Ｄ）に示すように、
酸化物半導体膜４０３に含まれる水分、水素が脱離した島状の酸化物半導体膜４０４が形
成される。島状の酸化物半導体膜４０４は、上記加熱処理によって水分、水素などの不純
物が脱離し、ｉ型（真性半導体）又はｉ型に限りなく近くなるため、上記不純物により閾
値電圧がシフトするなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を
低減させることができる。
【０１６１】
本発明の一態様では、導電膜４０５ａとして電気陰性度が低い金属、金属化合物または合
金を用いているので、酸化物半導体膜４０４内、ゲート絶縁膜４０２内、或いは、酸化物
半導体膜４０４と他の絶縁膜の界面とその近傍に存在する、水分、または水素などの不純
物が、導電膜４０５ａに吸蔵或いは吸着される。そのため、水分、水素などの不純物の脱
離により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体膜４０４を得ること
ができ、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進
されるのを防ぎ、オフ電流を低減させることができる。
【０１６２】
また、ソース電極４０６、ドレイン電極４０７の一部に用いられている導電膜４０５ｂは
、酸化物半導体膜４０４と接している。そして、なおかつ導電膜４０５ｂには、上述した
とおり酸化物半導体膜との接触抵抗が低い金属材料が用いられているので、ソース電極４
０６、ドレイン電極４０７と、酸化物半導体膜４０４との間における接触抵抗が低減され
る。そのため、ＴＦＴのオン電流及び電界効果移動度を高めることができる。
【０１６３】
次いで、図１０（Ｅ）に示すように、ソース電極４０６、ドレイン電極４０７を形成した
後は、酸化物半導体膜４０４、ソース電極４０６、ドレイン電極４０７を覆うように絶縁
膜４０９を形成する。絶縁膜４０９に用いられる材料の種類、構造、その膜厚の範囲につ
いては、実施の形態１に記載した絶縁膜１０９と同じとする。本実施の形態では、スパッ
タ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００
ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜４０９を形成する。成膜時の基板温
度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
【０１６４】
絶縁膜４０９を形成した後に、加熱処理を施しても良い。上記加熱処理の条件については
、実施の形態１において絶縁膜１０９を形成した後に行われる加熱処理の条件を参照すれ
ば良い。
【０１６５】
図１１に、図１０（Ｅ）に示す半導体装置の上面図を示す。図１０（Ｅ）は、図１１の破
線Ｂ１−Ｂ２における断面図に相当する。
【０１６６】
上記作製方法に従って形成された薄膜トランジスタ４１０は、ゲート電極４０１と、ゲー
ト電極４０１上のゲート絶縁膜４０２と、ゲート絶縁膜４０２上のソース電極４０６及び
ドレイン電極４０７と、ゲート絶縁膜４０２、ソース電極４０６及びドレイン電極４０７
上の酸化物半導体膜４０４と、酸化物半導体膜４０４、ソース電極４０６及びドレイン電
極４０７上の絶縁膜４０９とを有する。
【０１６７】
次いで、絶縁膜４０９上に導電膜を形成した後、該導電膜をパターニングすることで、酸
化物半導体膜４０４と重なる位置にバックゲート電極を形成しても良い。バックゲート電
極に用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に記載のバ
ックゲート電極１１１と同様であるので、ここでは説明を省略する。
【０１６８】
バックゲート電極を形成した場合、バックゲート電極を覆うように絶縁膜を形成する。上
記絶縁膜に用いられる材料の種類、構造、その膜厚の範囲については、実施の形態１に記
載の絶縁膜１１２と同様であるので、ここでは説明を省略する。
【０１６９】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１７０】
（実施の形態７）
本実施の形態では、本発明の一態様に係る半導体表示装置の作製方法について、図１２乃
至図１７を用いて説明する。
【０１７１】
なお、本明細書中で連続成膜とは、スパッタ法で行う第１の成膜工程からスパッタ法で行
う第２の成膜工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の
汚染雰囲気に触れることなく、常に真空中または不活性ガス雰囲気（窒素雰囲気または希
ガス雰囲気）で制御されていることを言う。連続成膜を行うことにより、清浄化された被
処理基板の水分等の再付着を回避して成膜を行うことができる。
【０１７２】
同一チャンバー内で第１の成膜工程から第２の成膜工程までの一連のプロセスを行うこと
は本明細書における連続成膜の範囲にあるとする。
【０１７３】
また、異なるチャンバーで第１の成膜工程から第２の成膜工程までの一連のプロセスを行
う場合、第１の成膜工程を終えた後、大気にふれることなくチャンバー間を基板搬送して
第２の成膜を施すことも本明細書における連続成膜の範囲にあるとする。
【０１７４】
なお、第１の成膜工程と第２の成膜工程の間に、基板搬送工程、アライメント工程、徐冷
工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有し
ても、本明細書における連続成膜の範囲にあるとする。
【０１７５】
ただし、洗浄工程、ウェットエッチング、レジスト形成といった液体を用いる工程が第１
の成膜工程と第２の成膜工程の間にある場合、本明細書でいう連続成膜の範囲には当ては
まらないとする。
【０１７６】
図１２（Ａ）において、透光性を有する基板８００には、フュージョン法やフロート法で
作製されるガラス基板の他、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板
を適用しても良い。また、プラスチック等の可撓性を有する合成樹脂からなる基板は、耐
熱温度が一般的に低い傾向にあるが、後の作製工程における処理温度に耐え得るのであれ
ば、基板８００として用いることが可能である。プラスチック基板として、ポリエチレン
テレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）
、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエー
テルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポ
リアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリ
ロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル
、アクリル樹脂などが挙げられる。
【０１７７】
なお、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガ
ラスが得られる。
【０１７８】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
【０１７９】
次いで、導電膜を基板８００全面に形成した後、第１のフォトリソグラフィ工程を行い、
レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート
電極８０１を含むゲート配線、容量配線８２２、及び第１の端子８２１）を形成する。こ
のとき少なくともゲート電極８０１の端部にテーパー形状が形成されるようにエッチング
する。
【０１８０】
上記導電膜の材料として、モリブデン、チタン、クロム、タンタル、タングステン、ネオ
ジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料、或いはこれ
ら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行わ
れる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用い
ることも出来る。
【０１８１】
例えば、二層の積層構造を有する導電膜として、アルミニウム上にモリブデンが積層され
た二層の積層構造、または銅層上にモリブデンを積層した二層構造、または銅上に窒化チ
タン若しくは窒化タンタルを積層した二層構造、窒化チタンとモリブデンとを積層した二
層構造とすることが好ましい。３層の積層構造としては、アルミニウム、アルミニウムと
シリコンの合金、アルミニウムとチタンの合金またはアルミニウムとネオジムの合金を中
間層とし、タングステン、窒化タングステン、窒化チタンまたはチタンを上下層として積
層した構造とすることが好ましい。
【０１８２】
また、一部の電極や配線に透光性を有する酸化物導電膜を用いて開口率を向上させること
もできる。例えば、酸化物導電膜には酸化インジウム、酸化インジウム酸化スズ合金、酸
化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム
、または酸化亜鉛ガリウム等を用いることができる。
【０１８３】
ゲート電極８０１、容量配線８２２及び第１の端子８２１の膜厚は、１０ｎｍ〜４００ｎ
ｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲ
ットを用いたスパッタ法により１００ｎｍのゲート電極用の導電膜を形成した後、該導電
膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極８０１
、容量配線８２２及び第１の端子８２１を形成する。
【０１８４】
なお、下地膜となる絶縁膜を基板８００と、ゲート電極８０１、容量配線８２２及び第１
の端子８２１の間に設けても良い。下地膜として、例えば、酸化珪素膜、酸化窒化珪素膜
、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜の
いずれか１つを単層で、或いは複数を積層させて用いることができる。特に、下地膜に、
バリア性の高い絶縁膜、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、また
は窒化酸化アルミニウム膜などを用いることで、水分、または水素などの雰囲気中の不純
物、或いは基板８００内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体
膜内、ゲート絶縁膜内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込
むのを防ぐことができる。
【０１８５】
次いで、図１２（Ｂ）に示すように、ゲート電極８０１、容量配線８２２、第１の端子８
２１上にゲート絶縁膜８０２を形成する。ゲート絶縁膜８０２は、プラズマＣＶＤ法又は
スパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素
膜、酸化アルミニウムまたは酸化タンタルを単層で又は積層させて形成することができる
。ゲート絶縁膜８０２は、水分や、水素などの不純物を極力含まないことが望ましい。バ
リア性の高い材料を用いた絶縁膜と、含まれる窒素の比率が低い酸化珪素膜、酸化窒化珪
素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜８０２を形成しても良い。こ
の場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性を有する絶縁膜と酸化物
半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪
素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性
を有する絶縁膜を用いることで、水分、または水素などの雰囲気中不純物、或いは基板内
に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜８０
２内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことが
できる。また、酸化物半導体膜に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪
素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が直接酸化物半
導体膜に接するのを防ぐことができる。
【０１８６】
本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法
で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜８０
２を形成する。
【０１８７】
次に、ゲート絶縁膜８０２上に、酸化物半導体膜を形成した後、エッチング等により所望
の形状に上記酸化物半導体膜を加工することで、島状の酸化物半導体膜８０３を形成する
。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する
。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希
ガス（例えばアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができ
る。
【０１８８】
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁膜８０２の表面に付着しているゴミを除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質す
る方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また
、アルゴン雰囲気に酸素、水素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、
アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【０１８９】
チャネル形成領域を形成するための酸化物半導体膜には、上述したような、半導体特性を
有する酸化物材料を用いればよい。
【０１９０】
酸化物半導体膜の膜厚は、１０ｎｍ〜３００ｎｍ、好ましくは２０ｎｍ〜１００ｎｍとす
る。本実施の形態では、ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット
（モル数比がＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：
ＺｎＯ＝１：１：２）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．
６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下で成膜す
る。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となる
ために好ましい。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸
化物半導体ターゲットを用い、スパッタ装置により膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ
系非単結晶膜を成膜する。
【０１９１】
なお、プラズマ処理後、大気に曝すことなく酸化物半導体膜を形成することで、ゲート絶
縁膜８０２と酸化物半導体膜の界面にゴミや水分が付着するのを防ぐことが出来る。また
、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好
ましい。
【０１９２】
また、酸化物半導体ターゲットの相対密度は８０％以上、好ましくは９５％以上、さらに
好ましくは９９．９％以上とするのが好ましい。相対密度の高いターゲットを用いると、
形成される酸化物半導体膜中の不純物濃度を低減することができ、電気特性または信頼性
の高い薄膜トランジスタを得ることができる。
【０１９３】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
【０１９４】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
【０１９５】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
【０１９６】
また、スパッタ法による成膜中に光やヒータによって基板を４００℃以上７００以下に加
熱してもよい。成膜中に加熱することで、成膜と同時にスパッタによる損傷を修復させる
。
【０１９７】
また、酸化物半導体膜の成膜を行う前に、スパッタ装置内壁や、ターゲット表面やターゲ
ット材料中に残存している水分または水素を除去するためにプレヒート処理を行うと良い
。プレヒート処理としては成膜チャンバー内を減圧下で２００℃〜６００℃に加熱する方
法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法等がある。プレヒート
処理を終えたら、基板またはスパッタ装置を冷却した後大気にふれることなく酸化物半導
体膜の成膜を行う。この場合のターゲット冷却液は、水ではなく油脂等を用いるとよい。
加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行う
となお良い。
【０１９８】
また、酸化物半導体膜の成膜を行う前、または成膜中、または成膜後に、スパッタ装置内
を、クライオポンプを用いて中に残存している水分などを除去することが好ましい。
【０１９９】
第２のフォトリソグラフィ工程において、例えば燐酸と酢酸と硝酸を混ぜた溶液を用いた
ウェットエッチングにより、酸化物半導体膜を所望の形状に加工して、島状の酸化物半導
体膜８０３を形成することができる。島状の酸化物半導体膜８０３は、ゲート電極８０１
と重なるように形成する。また、酸化物半導体膜のエッチングには、クエン酸やシュウ酸
などの有機酸をエッチングとして用いることができる。本実施の形態では、ＩＴＯ０７Ｎ
（関東化学社製）を用いたウェットエッチングにより、不要な部分を除去して島状の酸化
物半導体膜８０３を形成する。また、ここでのエッチングは、ウェットエッチングに限定
されずドライエッチングを用いてもよい。
【０２００】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
【０２０１】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
【０２０２】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
【０２０３】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
【０２０４】
所望の形状に加工できるように、材料に合わせてエッチング条件（エッチング液、エッチ
ング時間、温度等）を適宜調節する。
【０２０５】
次に、図１２（Ｃ）に示すように、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気
下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー
分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃
）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下において
、酸化物半導体膜８０３に加熱処理を施しても良い。酸化物半導体膜８０３に加熱処理を
施すことで、酸化物半導体膜８０４が形成される。具体的には、不活性ガス雰囲気（窒素
、またはヘリウム、ネオン、アルゴン等）下において、５００℃以上７５０℃以下（若し
くはガラス基板の歪点以下の温度）で１分間以上１０分間以下程度、好ましくは６５０℃
、３分間以上６分間以下程度のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）処
理で行うことができる。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるた
め、ガラス基板の歪点を超える温度でも処理することができる。なお、上記加熱処理は、
島状の酸化物半導体膜８０３形成後のタイミングに限らず、エッチングを行う前の酸化物
半導体膜に対して行っても良い。また、上記加熱処理を、島状の酸化物半導体膜８０３形
成後に複数回行っても良い。
【０２０６】
本実施の形態では、窒素雰囲気下において、６００℃、基板温度が上記設定温度に達した
状態で６分間、加熱処理を行う。加熱処理は、電気炉を用いた加熱方法、加熱した気体を
用いるＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法またはランプ
光を用いるＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）法などの
瞬間加熱方法などを用いることができる。例えば、電気炉を用いて加熱処理を行う場合、
昇温特性を０．１℃／ｍｉｎ以上２０℃／ｍｉｎ以下、降温特性を０．１℃／ｍｉｎ以上
１５℃／ｍｉｎ以下とすることが好ましい。
【０２０７】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
分、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、また
はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好
ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましく
は０．１ｐｐｍ以下）とすることが好ましい。
【０２０８】
なお、図１２（Ｃ）の破線Ｄ１−Ｄ２の範囲内の断面図と、破線Ｅ１−Ｅ２の範囲内の断
面図は、図１５に示す平面図の、破線Ｄ１−Ｄ２における断面図と、破線Ｅ１−Ｅ２にお
ける断面図に相当する。
【０２０９】
次に、図１３（Ａ）に示すように、酸化物半導体膜８０４上に、ソース電極またはドレイ
ン電極として用いる導電膜８０６を、スパッタ法や真空蒸着法で形成する。本実施の形態
では、酸化物半導体膜８０４との接触抵抗が低いチタン、タングステンまたはモリブデン
などの金属材料を用いた導電膜８０６ａ上に、電気陰性度が低い金属、金属化合物または
合金を用いた導電膜８０６ｂが積層された、導電膜８０６を用いる。
【０２１０】
電気陰性度が低い金属として、アルミニウム、マグネシウムを用いることもできる。上記
金属のいずれか一つまたは複数を含む混合物、金属化合物または合金を、導電膜８０６ｂ
として用いることができる。また、アルミニウムなどの耐熱性の低い材料を用いる場合、
アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、ス
カンジウムから選ばれた元素、または上記元素を１つまたは複数成分として含む合金、ま
たは上記元素を成分として含む窒化物などの耐熱性導電性材料を組み合わせることで、導
電膜８０６ｂの耐熱性を高めるようにしても良い。
【０２１１】
導電膜８０６ａの膜厚は、１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍとす
るのが望ましい。また、導電膜８０６ｂの膜厚は、１００ｎｍ〜３００ｎｍ、好ましくは
１５０ｎｍ〜２５０ｎｍとするのが望ましい。本実施の形態では、導電膜８０６ａとして
、スパッタ法で形成された膜厚１００ｎｍのチタン膜を用い、導電膜８０６ｂとして、ス
パッタ法で形成された膜厚２００ｎｍのアルミニウム膜を用いる。
【０２１２】
本発明の一態様では、導電膜８０６ｂとして電気陰性度が低い金属、金属化合物または合
金を用いているので、酸化物半導体膜８０４内、ゲート絶縁膜８０２内、或いは、酸化物
半導体膜８０４と他の絶縁膜の界面とその近傍に存在する、水分、または水素などの不純
物が、導電膜８０６ｂに吸蔵或いは吸着される。そのため、水分、水素などの不純物の脱
離により、ｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体膜８０４を得ること
ができ、上記不純物により閾値電圧がシフトするなどのトランジスタの特性の劣化が促進
されるのを防ぎ、オフ電流を低減させることができる。
【０２１３】
なお、上記構成に加えて、導電膜８０６ｂが露出した状態で、減圧雰囲気下、窒素、また
は希ガス（アルゴン、ヘリウムなど）の不活性ガス雰囲気下において加熱処理を行い、導
電膜８０６ｂの表面や内部に吸着されている水分や酸素などを取り除くようにしても良い
。加熱処理の温度範囲は、２００℃乃至４５０℃とする。上記加熱処理を行うことで、酸
化物半導体膜８０４内、ゲート絶縁膜８０２内、或いは、酸化物半導体膜８０４と他の絶
縁膜の界面とその近傍に存在する、水分、または水素などの不純物が、導電膜８０６ｂに
、より吸蔵或いは吸着されやすくすることができる。
【０２１４】
次いで、図１３（Ｂ）に示すように、第３のフォトリソグラフィ工程を行い、エッチング
等により導電膜８０６ａ及び導電膜８０６ｂを所望の形状に加工（パターニング）するこ
とで、ソース電極８０７、ドレイン電極８０８を形成する。例えば、導電膜８０６ａにチ
タン膜、導電膜８０６ｂにアルミニウム膜を用いている場合、燐酸を含む溶液を用いて導
電膜８０６ｂをウェットエッチングした後、アンモニアと過酸化水素水を含む溶液（アン
モニア過水）を用いて、導電膜８０６ａをウェットエッチングすれば良い。具体的に、本
実施の形態では、燐酸を含む溶液として、和光純薬工業株式会社製の混酸アルミ液（２．
０重量％の硝酸と、９．８重量％の酢酸と、７２．３重量％のリン酸と、を含有する水溶
液）を用いる。また、アンモニア過水は、具体的には、３１重量％の過酸化水素水と２８
重量％のアンモニア水と水とを体積比５：２：２で混合した水溶液を用いる。或いは、塩
素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、導電膜８０６ａと導電膜
８０６ｂをドライエッチングしても良い。
【０２１５】
上記パターニングによりソース電極８０７とドレイン電極８０８を形成する際に、島状の
酸化物半導体膜８０４の露出した部分が一部エッチングされることで、溝部（凹部）が形
成される場合もある。本実施の形態では、上記エッチングにより溝部（凹部）を有する島
状の酸化物半導体膜８０５が形成される場合を例示する。ソース電極８０７、ドレイン電
極８０８の一部に用いられている導電膜８０６ａは、酸化物半導体膜８０５と接している
。そして、なおかつ導電膜８０６ａには、上述したとおり酸化物半導体膜との接触抵抗が
低い金属材料が用いられているので、ソース電極８０７、ドレイン電極８０８と、酸化物
半導体膜８０５との間における接触抵抗が低減される。そのため、ＴＦＴのオン電流及び
電界効果移動度を高めることができる。
【０２１６】
また、この第３のフォトリソグラフィ工程において、ソース電極８０７又はドレイン電極
８０８と同じ材料である第２の端子８２０を端子部に残す。なお、第２の端子８２０はソ
ース配線（ソース電極８０７又はドレイン電極８０８を含むソース配線）と電気的に接続
されている。
【０２１７】
また、多階調マスクにより形成した複数（例えば二種類）の厚さの領域を有するレジスト
マスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コス
ト化が図れる。
【０２１８】
なお、図１３（Ｂ）の破線Ｄ１−Ｄ２の範囲内の断面図と、破線Ｅ１−Ｅ２の範囲内の断
面図は、図１６に示す平面図の、破線Ｄ１−Ｄ２における断面図と、破線Ｅ１−Ｅ２にお
ける断面図に相当する。
【０２１９】
なお、本実施の形態では、ソース電極とドレイン電極を、実施の形態１に示す作製方法に
従って形成している例を示しているが、実施の形態２乃至実施の形態４に示す作製方法に
従って形成しても良い。
【０２２０】
図１４（Ａ）に示すように、ソース電極８０７、ドレイン電極８０８を形成した後は、ソ
ース電極８０７、ドレイン電極８０８及び酸化物半導体膜８０５を覆うように絶縁膜８０
９を形成する。絶縁膜８０９は、水分や、水素などの不純物を極力含まないことが望まし
く、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。
上記絶縁膜８０９には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の
高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化
アルミニウム膜などを用いることができる。複数の積層された絶縁膜を用いる場合、上記
バリア性の高い絶縁膜よりも、窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁
膜を、酸化物半導体膜８０５に近い側に形成する。そして、窒素の比率が低い絶縁膜を間
に挟んで、ソース電極８０７、ドレイン電極８０８及び酸化物半導体膜８０５と重なるよ
うに、バリア性を有する絶縁膜を形成する。バリア性を有する絶縁膜を用いることで、ソ
ース電極８０７、ドレイン電極８０８の表面や内部に水分や酸素が吸着するのを防ぐこと
ができる。また、酸化物半導体膜８０５内、ゲート絶縁膜８０２内、或いは、酸化物半導
体膜８０５と他の絶縁膜の界面とその近傍に、水分、または水素などの不純物が入り込む
のを防ぐことができる。また、酸化物半導体膜８０５に接するように窒素の比率が低い酸
化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた
絶縁膜が直接酸化物半導体膜８０５に接するのを防ぐことができる。
【０２２１】
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ
法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜８０９を
形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では
１００℃とする。
【０２２２】
ソース電極８０７又はドレイン電極８０８の間に設けられた酸化物半導体膜８０５の露出
領域と、絶縁膜８０９を構成する酸化珪素とが接して設けられることによって、絶縁膜８
０９と接する酸化物半導体膜８０５の領域に酸素が供与され、高抵抗化（キャリア濃度が
低まる、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化したチャネル形成領域を有
する酸化物半導体膜８０５を形成することができる。
【０２２３】
次いで、絶縁膜８０９を形成した後、加熱処理を行ってもよい。加熱処理は減圧雰囲気下
、大気雰囲気下、又は不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）
下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）
を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。または、先
の加熱処理と同様に高温短時間のＲＴＡ処理を行っても良い。該加熱処理を行うと、酸化
物半導体膜８０５が絶縁膜８０９を構成する酸化珪素に接した状態で加熱されることにな
り、さらに酸化物半導体膜８０５を高抵抗化させてトランジスタの電気特性の向上および
、電気特性のばらつきを軽減することができる。この加熱処理は、絶縁膜８０９の形成後
であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低
抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく行うことができる
。
【０２２４】
以上の工程で薄膜トランジスタ８１３が作製できる。
【０２２５】
次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、絶縁膜８０９及
びゲート絶縁膜８０２のエッチングによりコンタクトホールを形成し、ドレイン電極８０
８の一部、第１の端子８２１の一部、第２の端子８２０の一部を露出させる。次いで、レ
ジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化イ
ンジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯ
と略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエ
ッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生
しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２
Ｏ３―ＺｎＯ）を用いても良い。また、透明導電膜を低抵抗化させるための加熱処理を行
う場合、酸化物半導体膜８０５を高抵抗化させてトランジスタの電気特性の向上および、
電気特性のばらつきを軽減する熱処理と兼ねることができる。
【０２２６】
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去してドレイン電極８０８に接続された画素電極８１４と、第１の端子
８２１に接続された透明導電膜８１５と、第２の端子８２０に接続された透明導電膜８１
６とを形成する。
【０２２７】
透明導電膜８１５、透明導電膜８１６はＦＰＣとの接続に用いられる電極または配線とな
る。第１の端子８２１上に形成された透明導電膜８１５は、ゲート配線の入力端子として
機能する接続用の端子電極となる。第２の端子８２０上に形成された透明導電膜８１６は
、ソース配線の入力端子として機能する接続用の端子電極である。
【０２２８】
この第６のフォトリソグラフィ工程において、ゲート絶縁膜８０２及び絶縁膜８０９を誘
電体として、容量配線８２２と画素電極８１４とで保持容量８１９が形成される。
【０２２９】
レジストマスクを除去した段階での断面図を図１４（Ｂ）に示す。なお、図１４（Ｂ）の
破線Ｄ１−Ｄ２の範囲内の断面図と、破線Ｅ１−Ｅ２の範囲内の断面図は、図１７に示す
平面図の、破線Ｄ１−Ｄ２における断面図と、破線Ｅ１−Ｅ２における断面図に相当する
。
【０２３０】
こうして６回のフォトリソグラフィ工程により、６枚のフォトマスクを使用して、ボトム
ゲート型の逆スタガ構造の薄膜トランジスタである薄膜トランジスタ８１３を有する画素
薄膜トランジスタ部、保持容量８１９を完成させることができる。そして、これらを個々
の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリ
クス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上
このような基板をアクティブマトリクス基板と呼ぶ。
【０２３１】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。
【０２３２】
また、容量配線を設けず、画素電極を隣り合う画素のゲート配線と絶縁膜及びゲート絶縁
膜を介して重ねて保持容量を形成してもよい。
【０２３３】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
【０２３４】
発光表示装置を作製する場合は、各有機発光素子の間に有機樹脂膜を用いた隔壁を設ける
場合がある。その場合には、有機樹脂膜を加熱処理するため、酸化物半導体膜８０５を高
抵抗化させてトランジスタの電気特性の向上および、電気特性のばらつきを軽減する熱処
理と兼ねることができる。
【０２３５】
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減するこ
とができる。特に、加熱処理による水分、水素、ＯＨなどの不純物の低減によって酸化物
半導体膜の純度を高めるため、成膜チャンバー内の露点を下げた特殊なスパッタ装置や超
高純度の酸化物半導体ターゲットを用いなくとも、電気特性が良好で信頼性のよい薄膜ト
ランジスタを有する半導体表示装置を作製することができる。
【０２３６】
チャネル形成領域の半導体膜は高抵抗化領域であるので、薄膜トランジスタの電気特性は
安定化し、オフ電流の増加などを防止することができる。よって、電気特性が良好で信頼
性のよい薄膜トランジスタを有する半導体表示装置とすることが可能となる。
【０２３７】
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
【０２３８】
（実施の形態８）
本実施の形態では、本発明の作製方法を用いて形成される半導体表示装置の一つである、
電子ペーパー或いはデジタルペーパーと呼ばれる半導体表示装置の構成について説明する
。
【０２３９】
電子ペーパーは、電圧の印加により階調を制御することができ、なおかつメモリ性を有す
る表示素子を用いる。具体的に、電子ペーパーに用いられる表示素子には、非水系電気泳
動型の表示素子、２つの電極間の高分子材料中に液晶のドロップレットを分散させたＰＤ
ＬＣ（ｐｏｌｙｍｅｒ  ｄｉｓｐｅｒｓｅｄ  ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ）方式の表
示素子、２つの電極間にカイラルネマチック液晶またはコレステリック液晶を有する表示
素子、２つの電極間に帯電した微粒子を有し、該微粒子を電界により粉体中で移動させる
粉体移動方式の表示素子などを用いることができる。また非水系電気泳動型の表示素子に
は、２つの電極間に帯電した微粒子を分散させた分散液を挟み込んだ表示素子、帯電した
微粒子を分散させた分散液を、絶縁膜を間に挟んだ２つの電極上に有する表示素子、それ
ぞれ異なる電荷に帯電する二色の半球を有するツイスティングボールを、２つの電極間に
おいて溶媒中に分散させた表示素子、溶液中に帯電した微粒子が複数分散されているマイ
クロカプセルを２つの電極間に有する表示素子などが含まれる。
【０２４０】
図１８（Ａ）に、電子ペーパーの画素部７００と、信号線駆動回路７０１と、走査線駆動
回路７０２の上面図を示す。
【０２４１】
画素部７００は複数の画素７０３を有している。また、信号線駆動回路７０１から複数の
信号線７０７が、画素部７００内まで引き回されている。走査線駆動回路７０２から複数
の走査線７０８が、画素部７００内まで引き回されている。
【０２４２】
各画素７０３はトランジスタ７０４と、表示素子７０５と、保持容量７０６とを有してい
る。トランジスタ７０４のゲート電極は、走査線７０８の一つに接続されている。またト
ランジスタ７０４のソース電極とドレイン電極は、一方が信号線７０７の一つに、他方が
表示素子７０５の画素電極に接続されている。
【０２４３】
なお図１８（Ａ）では、表示素子７０５の画素電極と対向電極の間に印加された電圧を保
持するために、表示素子７０５と並列に保持容量７０６が接続されているが、表示素子７
０５のメモリ性の高さが表示を維持するのに十分な程度に高いのであれば、保持容量７０
６を必ずしも設ける必要はない。
【０２４４】
なお、図１８（Ａ）では、各画素にスイッチング素子として機能するトランジスタを一つ
設けたアクティブマトリクス型の画素部の構成について説明したが、本発明の一態様に係
る電子ペーパーは、この構成に限定されない。画素に設けるトランジスタの数は複数であ
っても良いし、トランジスタ以外に容量、抵抗、コイルなどの素子が接続されていても良
い。
【０２４５】
図１８（Ｂ）に、マイクロカプセルを有する電気泳動型の電子ペーパーを例に挙げ、各画
素７０３に設けられた表示素子７０５の断面図を示す。
【０２４６】
表示素子７０５は、画素電極７１０と、対向電極７１１と、画素電極７１０及び対向電極
７１１によって電圧が印加されるマイクロカプセル７１２とを有する。トランジスタ７０
４のソース電極またはドレイン電極７１３の一方は、画素電極７１０に接続されている。
【０２４７】
マイクロカプセル７１２内には、酸化チタンなどのプラスに帯電した白色顔料と、カーボ
ンブラックなどのマイナスに帯電した黒色顔料とが、オイルなどの分散媒と共に封入され
ている。画素電極７１０に印加されるビデオ信号の電圧に従って、画素電極と対向電極の
間に電圧を印加し、正の電極側に黒色顔料を、負の電極側に白色顔料を引き寄せることで
、階調の表示を行うことができる。
【０２４８】
また、図１８（Ｂ）では、マイクロカプセル７１２が、画素電極７１０と対向電極７１１
の間において透光性を有する樹脂７１４により固定されている。しかし、本発明はこの構
成に限定されず、マイクロカプセル７１２、画素電極７１０、対向電極７１１によって形
成される空間には、空気、不活性ガスなどの気体が充填されていても良い。ただし、この
場合、マイクロカプセル７１２は、接着剤などにより画素電極７１０と対向電極７１１の
両方、或いはいずれか一方に、固定しておくことが望ましい。
【０２４９】
また、表示素子７０５が有するマイクロカプセル７１２の数は、図１８（Ｂ）に示すよう
に複数であるとは限らない。１つの表示素子７０５が複数のマイクロカプセル７１２を有
していても良いし、複数の表示素子７０５が１つのマイクロカプセル７１２を有していて
も良い。例えば２つの表示素子７０５が１つのマイクロカプセル７１２を共有し、一方の
表示素子７０５が有する画素電極７１０にプラスの電圧が、他方の表示素子７０５が有す
る画素電極７１０にマイナスの電圧が印加されていたとする。この場合、プラスの電圧が
印加された画素電極７１０と重なる領域において、マイクロカプセル７１２内では黒色顔
料が画素電極７１０側に引き寄せられ、白色顔料が対向電極７１１側に引き寄せられる。
逆に、マイナスの電圧が印加された画素電極７１０と重なる領域において、マイクロカプ
セル７１２内では白色顔料が画素電極７１０側に引き寄せられ、黒色顔料が対向電極７１
１側に引き寄せられる。
【０２５０】
次に、電子ペーパーの具体的な駆動方法について、上述した電気泳動型の電子ペーパーを
例に挙げて説明する。
【０２５１】
電子ペーパーの動作は、初期化期間と、書込期間と、保持期間とに分けて説明することが
出来る。
【０２５２】
表示する画像を切り替える前に、まず初期化期間において画素部内の各画素の階調を一旦
統一することで、表示素子を初期化する。表示素子を初期化することで、残像が残るのを
防ぐことが出来る。具体的に、電気泳動型では、各画素の表示が白または黒となるように
、表示素子７０５が有するマイクロカプセル７１２によって表示される階調を調整する。
【０２５３】
本実施の形態では、黒を表示するような初期化用ビデオ信号を画素に入力した後、白を表
示するような初期化用ビデオ信号を画素に入力する場合の、初期化の動作について説明す
る。例えば、画像の表示を対向電極７１１側に向かって行う電気泳動型の電子ペーパーの
場合、まず、マイクロカプセル７１２内の黒色顔料が対向電極７１１側に、白色顔料が画
素電極７１０側に向くように、表示素子７０５に電圧を印加する。次いで、マイクロカプ
セル７１２内の白色顔料が対向電極７１１側に、黒色顔料が画素電極７１０側に向くよう
に、表示素子７０５に電圧を印加する。
【０２５４】
また、画素への初期化用ビデオ信号の入力が１回のみだと、初期化期間の前に表示されて
いた階調によっては、マイクロカプセル７１２内の白色顔料と黒色顔料の移動が中途半端
に終わってしまい、初期化期間が終了した後においても画素間において表示される階調に
差が生じてしまう可能性もある。そのため、共通電圧Ｖｃｏｍに対してマイナスの電圧−
Ｖｐを、複数回、画素電極７１０に印加することで黒を表示し、共通電圧Ｖｃｏｍに対し
てプラスの電圧Ｖｐを、複数回、画素電極７１０に印加することで白を表示することが望
ましい。
【０２５５】
なお、初期化期間前に各画素の表示素子によって表示されていた階調が異なると、初期化
用ビデオ信号を入力する必要最低限の回数も異なってくる。よって、初期化期間前に表示
されていた階調に合わせて、画素間で、初期化用ビデオ信号を入力する回数を変えるよう
にしても良い。この場合、初期化用ビデオ信号を入力する必要がなくなった画素には、共
通電圧Ｖｃｏｍを入力しておくと良い。
【０２５６】
なお、画素電極７１０に初期化用ビデオ信号の電圧Ｖｐまたは電圧−Ｖｐを複数回印加す
るためには、選択信号のパルスが各走査線に与えられている期間において、当該走査線を
有するラインの画素に、初期化用ビデオ信号を入力するという一連の動作を、複数回行う
。初期化用ビデオ信号の電圧Ｖｐまたは電圧−Ｖｐを画素電極７１０に複数回印加するこ
とで、マイクロカプセル７１２内における白色顔料と黒色顔料の移動を収束させて画素間
に階調の差が生じるのを防ぎ、画素部の画素を初期化することができる。
【０２５７】
なお、初期化期間では、各画素において黒を表示した後に白を表示するのではなく、白を
表示した後に黒を表示するようにしても良い。或いは、初期化期間では、各画素において
白を表示した後に黒を表示し、更にその後、白を表示しするようにしても良い。
【０２５８】
また、初期化期間の開始されるタイミングは、画素部内の全ての画素において同じである
必要はない。例えば、画素ごと、或いは同じラインに属する画素ごと、といったように、
初期化期間の開始されるタイミングを異ならせるようにしても良い。
【０２５９】
次に、書込期間では、画素に画像情報を有するビデオ信号を入力する。
【０２６０】
画素部全体で画像の表示を行う場合は、１フレーム期間において、全ての走査線に順に電
圧のパルスがシフトしている選択信号が入力される。そして、選択信号にパルスが出現し
ている１ライン期間内において、全ての信号線に画像情報を有するビデオ信号が入力され
る。
【０２６１】
画素電極７１０に印加されるビデオ信号の電圧に従って、マイクロカプセル７１２内の白
色顔料と黒色顔料が画素電極７１０側または対向電極７１１側に移動することで、表示素
子７０５は階調を表示する。
【０２６２】
なお、書込期間でも、初期化期間と同様に、画素電極７１０にビデオ信号の電圧を複数回
印加することが望ましい。よって、選択信号のパルスが各走査線に与えられている期間に
おいて、当該走査線を有するラインの画素にビデオ信号を入力するという一連の動作を、
複数回行う。
【０２６３】
次に、保持期間では、全ての画素に信号線を介して共通電圧Ｖｃｏｍを入力した後、走査
線への選択信号の入力または信号線へのビデオ信号の入力は行わない。よって、表示素子
７０５が有するマイクロカプセル７１２内の白色顔料と黒色顔料は、画素電極７１０と対
向電極７１１の間にプラスまたはマイナスの電圧が印加されない限りその配置は保持され
るので、表示素子７０５の表示する階調は保たれる。よって、書込期間において書き込ま
れた画像は、保持期間においても表示が維持される。
【０２６４】
なお、電子ペーパーに用いられる表示素子は、階調を変化させるのに必要な電圧が、液晶
表示装置に用いられる液晶素子や、発光装置に用いられる有機発光素子などの発光素子に
比べて高い傾向にある。そのため、スイッチング素子として用いられる画素のトランジス
タ７０４は、書込期間において、そのソース電極とドレイン電極間の電位差が大きくなる
ため、オフ電流が高くなり、そのために画素電極７１０の電位が変動して表示に乱れが生
じやすい。トランジスタ７０４のオフ電流により画素電極７１０の電位が変動するのを防
ぐためには、保持容量７０６の容量を大きくすることが有効である。また、画素電極７１
０と対向電極７１１の間の電圧だけではなく、信号線７０７と対向電極７１１の間に生じ
る電圧が、マイクロカプセル７１２に印加されることで、表示素子７０５の表示にノイズ
が生じることがある。このノイズの発生を防ぐためには、画素電極７１０の面積を広く確
保し、信号線７０７と対向電極７１１の間に生じる電圧がマイクロカプセル７１２に印加
されるのを防ぐことが有効である。しかし、上述したように、画素電極７１０の電位が変
動するのを防ぐために保持容量７０６の容量を大きくする、または表示にノイズが生じる
のを防ぐために画素電極７１０の面積を広くすると、書込期間において画素に供給するべ
き電流値が高くなってしまい、ビデオ信号の入力に時間がかかってしまう。本発明の一態
様に係る電子ペーパーでは、スイッチング素子として画素に用いられているトランジスタ
７０４が、高い電界効果移動度を有しているため、高いオン電流を得ることができる。よ
って、保持容量７０６の容量を大きくしても、または画素電極７１０の面積を広くとって
も、画素へのビデオ信号の入力を迅速に行うことができる。したがって、書込期間の長さ
を抑えることができ、表示する画像に切り替えをスムーズに行うことができる。また、ス
イッチング素子として用いられる画素のトランジスタ７０４は、書込期間において、その
ソース電極とドレイン電極間の電位差が大きくなるため、劣化しやすい。しかし、本発明
の一態様では、トランジスタ７０４の経時劣化による閾値電圧のばらつきを小さく抑える
ことができるので、電子ペーパーの信頼性を高めることができる。
【０２６５】
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
【０２６６】
（実施の形態９）
アクティブマトリクス型の半導体表示装置のブロック図の一例を図１９（Ａ）に示す。表
示装置の基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の
走査線駆動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数
の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線
駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。な
お走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置
されている。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅ
ｄ  Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ
、制御ＩＣともいう）に接続されている。
【０２６７】
図１９（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と共に一つの基板５３００上に形成される。そ
のため、外部に設ける駆動回路等の部品の数が減るので、表示装置の小型化のみならず、
組立工程や検査工程の削減によるコストダウンを図ることができる。また、基板５３００
外部に駆動回路を設けた場合の配線を延伸させることによる接続部での接続数を減らすこ
とができる。よって、駆動回路と画素部の接続不良に起因する歩留まり低下を防ぎ、接続
箇所における機械的強度の低さにより信頼性が低下するのを防ぐことができる。
【０２６８】
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路
５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタ
ートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線
駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロ
ック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラ
ッチ信号（ＬＡＴ）を供給するものとする。なお、第１の走査線駆動回路５３０２と第２
の走査線駆動回路５３０３のいずれか一方を省略することが可能である。
【０２６９】
図１９（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を、画素部５３０１と共に一つの基板５３００上に形成し
、信号線駆動回路５３０４を画素部５３０１とは別の基板上に形成する構成について示し
ている。また、信号線駆動回路５３０４のうち、サンプリング回路に用いられているアナ
ログスイッチなどの駆動周波数の低い回路を、部分的に、画素部５３０１と共に一つの基
板５３００上に形成することも可能である。このように、部分的にシステムオンパネルを
採用することで、上述した接続不良に起因する歩留まり低下、接続箇所における機械的強
度の低さなどを回避する、組立工程や検査工程の削減によるコストダウン、といったシス
テムオンパネルのメリットをある程度享受できる。さらに、画素部５３０１、走査線駆動
回路５３０２、走査線駆動回路５３０３及び信号線駆動回路５３０４を全て一基板上に形
成するシステムオンパネルに比べて、駆動周波数が高い回路の性能をより高めることがで
き、なおかつ、単結晶半導体を用いた場合は実現することが難しい、面積の広い画素部を
形成することができる。
【０２７０】
次に、ｎチャネル型トランジスタを用いた信号線駆動回路の構成について説明する。
【０２７１】
図２０（Ａ）に示す信号線駆動回路は、シフトレジスタ５６０１、及びサンプリング回路
５６０２を有する。サンプリング回路５６０２は、複数のスイッチング回路５６０２＿１
〜５６０２＿Ｎ（Ｎは自然数）を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎ
は、各々、複数のｎチャネル型トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）
を有する。
【０２７２】
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例に挙げて説明す
る。なお、トランジスタが有するソース電極とドレイン電極のうち、いずれか一方を第１
端子、他方を第２端子として、以下、記述する。
【０２７３】
トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５６
０４＿ｋと接続されている。配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号が
入力される。トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々、信号線Ｓ１
〜Ｓｋと接続されている。トランジスタ５６０３＿１〜５６０３＿ｋのゲート電極は、シ
フトレジスタ５６０１と接続される。
【０２７４】
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎの順番に高いレベルの電圧
（Ｈレベル）を有するタイミング信号を出力し、スイッチング回路５６０２＿１〜５６０
２＿Ｎを順番に選択する機能を有する。
【０２７５】
スイッチング回路５６０２＿１は、トランジスタ５６０３＿１〜５６０３＿ｋのスイッチ
ングにより、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋとの導通状態（第１端
子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電
位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。
【０２７６】
次に、図２０（Ａ）の信号線駆動回路の動作について、図２０（Ｂ）のタイミングチャー
トを参照して説明する。図２０（Ｂ）には、シフトレジスタ５６０１から配線５６０５＿
１〜５６０５＿Ｎにそれぞれ入力されるタイミング信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎと、
配線５６０４＿１〜５６０４＿ｋにそれぞれ入力されるビデオ信号Ｖｄａｔａ＿１〜Ｖｄ
ａｔａ＿ｋのタイミングチャートを一例として示す。
【０２７７】
なお、信号線駆動回路の１動作期間は、表示装置における１ライン期間に相当する。図２
０（Ｂ）では、１ライン期間を期間Ｔ１〜期間ＴＮに分割する場合を例示している。期間
Ｔ１〜ＴＮは、各々、選択された行に属する一画素に、ビデオ信号を書き込むための期間
である。
【０２７８】
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルのタイミング信号を
配線５６０５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフト
レジスタ５６０１は、Ｈレベルの信号を配線５６０５＿１に出力する。すると、スイッチ
ング回路５６０２＿１が有するトランジスタ５６０３＿１〜５６０３＿ｋはオンになるの
で、配線５６０４＿１〜５６０４＿ｋと、信号線Ｓ１〜Ｓｋとが導通状態になる。このと
き、配線５６０４＿１〜５６０４＿ｋには、Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力
される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は、各々、トランジスタ５６０３＿１〜５
６０３＿ｋを介して、選択される行に属する画素のうち、１列目〜ｋ列目の画素に書き込
まれる。こうして、期間Ｔ１〜ＴＮにおいて、選択された行に属する画素に、ｋ列ずつ順
番にビデオ信号が書き込まれる。
【０２７９】
以上のように、ビデオ信号が複数の列ずつ画素に書き込まれることによって、ビデオ信号
の数、又は配線の数を減らすことができる。よって、コントローラなどの外部回路との接
続数を減らすことができる。また、ビデオ信号が複数の列ずつ画素に書き込まれることに
よって、書き込み時間を長くすることができ、ビデオ信号の書き込み不足を防止すること
ができる。
【０２８０】
次に、信号線駆動回路または走査線駆動回路に用いるシフトレジスタの一形態について図
２１及び図２２を用いて説明する。
【０２８１】
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（
Ｎは３以上の自然数）を有している（図２１（Ａ）参照）。第１のパルス出力回路１０＿
１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１のクロック信号ＣＫ
１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３より第３のクロック
信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給される。また第１のパ
ルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１（第１のスター
トパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以
上Ｎ以下の自然数）では、一段前段のパルス出力回路１０＿ｎ−１からの信号（前段信号
ＯＵＴ（ｎ−１）という）が入力される。また第１のパルス出力回路１０＿１では、２段
後段の第３のパルス出力回路１０＿３からの信号が入力される。同様に、２段目以降の第
ｎのパルス出力回路１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ
＋２）からの信号（後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って、各段のパ
ルス出力回路からは、後段及び二つ前段のパルス出力回路に入力するための第１の出力信
号ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、及び別の回路等に入力される第２の
出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図２１（Ａ）に示すよう
に、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されない
ため、一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３を
それぞれ入力する構成とすればよい。
【０２８２】
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（低いレベルの電圧）
を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第４のクロック信号（
ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第１のクロック信号（
ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回路の駆動の制御等を
行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ、ＳＣＫということ
もあるが、ここではＣＫとして説明を行う。
【０２８３】
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜
第４の配線１４のいずれかと電気的に接続されている。例えば、図２１（Ａ）において、
第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続
され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が
第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第
１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配
線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されて
いる。
【０２８４】
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図２１（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。
【０２８５】
次に、パルス出力回路の具体的な回路構成の一例を、図２２（Ａ）に示す。
【０２８６】
各パルス出力回路は、第１のトランジスタ３１〜第１３のトランジスタ４３を有している
（図２２（Ａ）参照）。また、上述した第１の入力端子２１〜第５の入力端子２５、及び
第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される
電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給
される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、ま
たは電源電位が供給される。ここで図２２（Ａ）の各電源線の電源電位の高さの関係は、
第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは
第３の電源電位ＶＳＳより高い電位とする。なお、第１のクロック信号（ＣＫ１）〜第４
のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが
、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電位Ｖ
ＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与えることなく
、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタの
しきい値電圧のシフトを低減し、劣化を抑制することができる。
【０２８７】
図２２（Ａ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続
され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が
第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子が
電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気的
に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されてい
る。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第
２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、第
１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続
されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第
２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極
に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第６
のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２のト
ランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続さ
れ、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３
７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の
第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されてい
る。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第
４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子２
２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジス
タ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子
が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電
気的に接続され、ゲート電極が電源線５２に電気的に接続されている。第１０のトランジ
スタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出力
端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気的
に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続
され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジ
スタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されてい
る。第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端子
が第２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲー
ト電極に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３
に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が
第７のトランジスタ３７のゲート電極に電気的に接続されている。
【０２８８】
図２２（Ａ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１の接続箇所をノードＢとする（図２
２（Ａ）参照）。
【０２８９】
図２２（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミングチャー
トについて、図２２（Ｂ）に示す。
【０２９０】
なお、図２２（Ａ）に示すように、ゲート電極に第２の電源電位ＶＣＣが印加される第９
のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以
下のような利点がある。
【０２９１】
ゲート電極に第２の電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブート
ストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子
であるソース電極の電位が上昇していき、第１の電源電位ＶＤＤより高くなる。そして、
第１のトランジスタ３１のソース電極が第１端子側、即ち電源線５１側に切り替わる。そ
のため、第１のトランジスタ３１においては、ゲート電極とソース電極の間、ゲート電極
とドレイン電極の間ともに、大きなバイアス電圧が印加されるために大きなストレスがか
かり、トランジスタの劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣ
Ｃが印加される第９のトランジスタ３９を設けておくことにより、ブートストラップ動作
によりノードＡの電位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上
昇を生じないようにすることができる。つまり、第９のトランジスタ３９を設けることに
より、第１のトランジスタ３１のゲート電極とソース電極の間に印加される負のバイアス
電圧の値を小さくすることができる。よって、本実施の形態の回路構成とすることにより
、第１のトランジスタ３１のゲート電極とソース電極の間に印加される負のバイアス電圧
も小さくできるため、ストレスによる第１のトランジスタ３１の劣化を抑制することがで
きる。
【０２９２】
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲート電極との間に第１端子と第２端子を介して接続さ
れるように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備す
るシフトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のト
ランジスタ３９を省略してもよく、トランジスタ数を削減できるという利点がある。
【０２９３】
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の活性層として、酸化物半導
体を用いることにより、トランジスタのオフ電流を低減すると共に、オン電流及び電界効
果移動度を高めることができ、さらに劣化の度合いを低減することが出来るため、回路内
の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルフ
ァスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによる
トランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線
に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源
線の数を低減することができるため、回路の小型化を図ることが出来る。
【０２９４】
なお、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるク
ロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタのゲート電極に第２の入力端子２２によって供
給されるクロック信号、第８のゲート電極に第３の入力端子２３によって供給されるクロ
ック信号となるように、結線関係を入れ替えても同様の作用を奏する。このとき、図２２
（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ
３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトランジスタ３８が
オンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状
態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位が低下するこ
とで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲート電極の電位の低下
、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２回生じることとな
る。一方、図２２（Ａ）に示すシフトレジスタを図２２（Ｂ）の期間のように、第７のト
ランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ
３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７が
オフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及
び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のト
ランジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため
、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第
３の入力端子２３からクロック信号が供給され、第８のトランジスタ３８のゲート電極（
下方のゲート電極及び上方のゲート電極）に第２の入力端子２２からクロック信号が供給
される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回数が低減さ
れ、またノイズを低減することが出来るからである。
【０２９５】
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
【０２９６】
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
【０２９７】
（実施の形態１０）
本発明の一態様に係る液晶表示装置は、移動度及びオン電流が高く、なおかつ信頼性の高
い薄膜トランジスタを用いているため、コントラスト及び視認性が高い。本実施の形態で
は、本発明の一態様に係る液晶表示装置の構成について説明する。
【０２９８】
図２３に、本発明の一態様に係る液晶表示装置の、画素の断面図を一例として示す。図２
３に示す薄膜トランジスタ１４０１は、絶縁表面上に形成されたゲート電極１４０２と、
ゲート電極上のゲート絶縁膜１４０３と、ゲート絶縁膜１４０３上においてゲート電極１
４０２と重なっている酸化物半導体膜１４０４と、酸化物半導体膜１４０４上に順に積層
するように形成され、ソース電極またはドレイン電極として機能する一対の導電膜１４０
６ａ及び導電膜１４０６ｂとを有する。さらに、薄膜トランジスタ１４０１は、酸化物半
導体膜１４０４上に形成された絶縁膜１４０７を、その構成要素に含めても良い。絶縁膜
１４０７は、ゲート電極１４０２と、ゲート絶縁膜１４０３と、酸化物半導体膜１４０４
と、導電膜１４０６ａ及び導電膜１４０６ｂとを覆うように形成されている。
【０２９９】
なお、本実施の形態では、実施の形態１に示す作製方法に従って形成されたソース電極と
ドレイン電極を例に挙げているが、実施の形態２乃至実施の形態４に示す作製方法に従っ
て形成されたソース電極とドレイン電極を用いていても良い。
【０３００】
絶縁膜１４０７上には絶縁膜１４０８が形成されている。絶縁膜１４０７、絶縁膜１４０
８の一部には開口部が設けられており、該開口部において導電膜１４０６ｂの一つと接す
るように、画素電極１４１０が形成されている。
【０３０１】
また、絶縁膜１４０８上には、液晶素子のセルギャップを制御するためのスペーサ１４１
７が形成されている。スペーサ１４１７は絶縁膜を所望の形状にエッチングすることで形
成することが可能であるが、フィラーを絶縁膜１４０８上に分散させることでセルギャッ
プを制御するようにしても良い。
【０３０２】
そして、画素電極１４１０上には、配向膜１４１１が形成されている。また画素電極１４
１０と対峙する位置には、対向電極１４１３が設けられており、対向電極１４１３の画素
電極１４１０に近い側には配向膜１４１４が形成されている。配向膜１４１１、配向膜１
４１４は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することがで
き、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が
施されている。ラビングは、配向膜に圧力をかけながら、ナイロンなどの布を巻いたロー
ラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことが出来る。なお
、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する
配向膜１４１１、配向膜１４１４を直接形成することも可能である。
【０３０３】
そして、画素電極１４１０と、対向電極１４１３の間においてシール材１４１６に囲まれ
た領域には、液晶１４１５が設けられている。液晶１４１５の注入は、ディスペンサ式（
滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。なお、シー
ル材１４１６にはフィラーが混入されていても良い。
【０３０４】
また、画素電極１４１０と、対向電極１４１３と、液晶１４１５とで形成される液晶素子
は、特定の波長領域の光を通すことができるカラーフィルタと重なっていても良い。カラ
ーフィルタは、対向電極１４１３が形成されている基板（対向基板）１４２０上に形成す
れば良い。カラーフィルタは、顔料を分散させたアクリル系樹脂などの有機樹脂を基板１
４２０上に塗布した後、フォトリソグラフィを用いて選択的に形成することができる。ま
た、顔料を分散させたポリイミド系樹脂を基板１４２０上に塗布した後、エッチングを用
いて選択的に形成することもできる。或いは、インクジェットなどの液滴吐出法を用いる
ことで、選択的にカラーフィルタを形成することもできる。
【０３０５】
また、画素間における液晶１４１５の配向の乱れに起因するディスクリネーションが視認
されるのを防ぐために、画素間に、光を遮蔽することが出来る遮蔽膜を形成しても良い。
遮蔽膜には、カーボンブラック、低次酸化チタンなどの黒色顔料を含む有機樹脂を用いる
ことができる。または、クロムを用いた膜で、遮蔽膜を形成することも可能である。
【０３０６】
画素電極１４１０と対向電極１４１３は、例えば酸化インジウムスズ（ＩＴＳＯ）、酸化
インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリ
ウムを添加した酸化亜鉛（ＧＺＯ）などの透明導電材料を用いることができる。なお、本
実施の形態では、画素電極１４１０及び対向電極１４１３に光を透過する導電膜を用い、
透過型の液晶素子を作製する例を示すが、本発明はこの構成に限定されない。本発明の一
態様に係る液晶表示装置は、半透過型または反射型であっても良い。
【０３０７】
なお、本実施の形態では、液晶表示装置として、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ
）型を示したが、ＶＡ（Ｖｉｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（ｏｐｔｉ
ｃａｌｌｙ  ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ
−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）型等の、その他の液晶表示装置にも、本発明の薄膜
トランジスタを用いることができる。
【０３０８】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶１４１５に用
いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ
．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視
野角依存性が小さい。
【０３０９】
図２４は、本発明の液晶表示装置の構造を示す斜視図の一例である。図２４に示す液晶表
示装置は、一対の基板間に液晶素子が形成された液晶パネル１６０１と、第１の拡散板１
６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、反
射板１６０６と、光源１６０７と、回路基板１６０８とを有している。
【０３１０】
液晶パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡
散板１６０４と、導光板１６０５と、反射板１６０６とは、順に積層されている。光源１
６０７は導光板１６０５の端部に設けられており、導光板１６０５内部に拡散された光源
１６０７からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板
１６０４によって、均一に液晶パネル１６０１に照射される。
【０３１１】
なお、本実施の形態では、第１の拡散板１６０２と第２の拡散板１６０４とを用いている
が、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡
散板は導光板１６０５と液晶パネル１６０１の間に設けられていれば良い。よって、プリ
ズムシート１６０３よりも液晶パネル１６０１に近い側にのみ拡散板が設けられていても
良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられ
ていても良い。
【０３１２】
またプリズムシート１６０３は、図２４に示した断面が鋸歯状の形状に限定されず、導光
板１６０５からの光を液晶パネル１６０１側に集光できる形状を有していれば良い。
【０３１３】
回路基板１６０８には、液晶パネル１６０１に入力される各種信号を生成する回路、また
はこれら信号に処理を施す回路などが設けられている。そして図２４では、回路基板１６
０８と液晶パネル１６０１とが、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃ
ｕｉｔ）１６０９を介して接続されている。なお、上記回路は、ＣＯＧ（Ｃｈｉｐ  ＯＮ
Ｇｌａｓｓ）法を用いて液晶パネル１６０１に接続されていても良いし、上記回路の一
部がＦＰＣ１６０９にＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）法を用いて接続されていても
良い。
【０３１４】
図２４では、光源１６０７の駆動を制御する制御系の回路が回路基板１６０８に設けられ
ており、該制御系の回路と光源１６０７とがＦＰＣ１６１０を介して接続されている例を
示している。ただし、上記制御系の回路は液晶パネル１６０１に形成されていても良く、
この場合は液晶パネル１６０１と光源１６０７とがＦＰＣなどにより接続されるようにす
る。
【０３１５】
なお、図２４は、液晶パネル１６０１の端に光源１６０７を配置するエッジライト型の光
源を例示しているが、本発明の液晶表示装置は光源１６０７が液晶パネル１６０１の直下
に配置される直下型であっても良い。
【０３１６】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。
【０３１７】
（実施の形態１１）
本実施の形態では、本発明の一態様に係る薄膜トランジスタを画素に用いた、発光装置の
構成について説明する。本実施の形態では、発光素子を駆動させるためのトランジスタが
ｎ型の場合における、画素の断面構造について、図２５を用いて説明する。なお図２５で
は、第１の電極が陰極、第２の電極が陽極の場合について説明するが、第１の電極が陽極
、第２の電極が陰極であっても良い。
【０３１８】
図２５（Ａ）に、トランジスタ６０３１がｎ型で、発光素子６０３３から発せられる光を
第１の電極６０３４側から取り出す場合の、画素の断面図を示す。トランジスタ６０３１
は絶縁膜６０３７で覆われており、絶縁膜６０３７上には開口部を有する隔壁６０３８が
形成されている。隔壁６０３８の開口部において第１の電極６０３４が一部露出しており
、該開口部において第１の電極６０３４、電界発光層６０３５、第２の電極６０３６が順
に積層されている。
【０３１９】
第１の電極６０３４は、光を透過する材料または膜厚で形成し、なおかつ仕事関数の小さ
い金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。
具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金
属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化
合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いるこ
とができる。また電子注入層を設ける場合、アルミニウムなどの他の導電層を用いること
も可能である。そして第１の電極６０３４を、光が透過する程度の膜厚（好ましくは、５
ｎｍ〜３０ｎｍ程度）で形成する。さらに、光が透過する程度の膜厚を有する上記導電層
の上または下に接するように、透光性酸化物導電材料を用いて透光性を有する導電層を形
成し、第１の電極６０３４のシート抵抗を抑えるようにしても良い。なお、インジウム錫
酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添
加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いた導電層だけを用い
ることも可能である。またＩＴＯ及び酸化珪素を含むインジウム錫酸化物（以下、ＩＴＳ
Ｏとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（Ｚｎ
Ｏ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６
０３５に電子注入層を設けるのが望ましい。
【０３２０】
また第２の電極６０３６は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ
陽極として用いるのに適する材料で形成する。例えば、窒化チタン、窒化ジルコニウム、
チタン、タングステン、ニッケル、白金、クロム、銀、アルミニウム等の１つまたは複数
からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン
膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０３６
に用いることができる。
【０３２１】
電界発光層６０３５は、単数または複数の層で構成されている。複数の層で構成されてい
る場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、
電子輸送層、電子注入層などに分類することができる。電界発光層６０３５が発光層の他
に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第
１の電極６０３４から、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の順
に積層する。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している
材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無
機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分
子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰
返しの数（重合度）が２から２０程度の低重合体に相当する。正孔注入層と正孔輸送層と
の区別は必ずしも厳密なものではなく、これらは正孔輸送性（正孔移動度）が特に重要な
特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正
孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても
同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と
呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。
【０３２２】
図２５（Ａ）に示した画素の場合、発光素子６０３３から発せられる光を、白抜きの矢印
で示すように第１の電極６０３４側から取り出すことができる。
【０３２３】
次に図２５（Ｂ）に、トランジスタ６０４１がｎ型で、発光素子６０４３から発せられる
光を第２の電極６０４６側から取り出す場合の、画素の断面図を示す。トランジスタ６０
４１は絶縁膜６０４７で覆われており、絶縁膜６０４７上には開口部を有する隔壁６０４
８が形成されている。隔壁６０４８の開口部において第１の電極６０４４が一部露出して
おり、該開口部において第１の電極６０４４、電界発光層６０４５、第２の電極６０４６
が順に積層されている。
【０３２４】
第１の電極６０４４は、光を反射もしくは遮蔽する材料及び膜厚で形成し、なおかつ仕事
関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成すること
ができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアル
カリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、および
これらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属
を用いることができる。また電子注入層を設ける場合、アルミニウムなどの他の導電層を
用いることも可能である。
【０３２５】
また第２の電極６０４６は、光を透過する材料または膜厚で形成し、なおかつ陽極として
用いるのに適する材料で形成する。例えば、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（
ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）など
その他の透光性酸化物導電材料を第２の電極６０４６に用いることが可能である。またＩ
ＴＯ及び酸化珪素を含むインジウム錫酸化物（以下、ＩＴＳＯとする）や、酸化珪素を含
んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを第２の
電極６０４６に用いても良い。また上記透光性酸化物導電材料の他に、例えば窒化チタン
、窒化ジルコニウム、チタン、タングステン、ニッケル、白金、クロム、銀、アルミニウ
ム等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜
との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等
を第２の電極６０４６に用いることもできる。ただし透光性酸化物導電材料以外の材料を
用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第２の電
極６０４６を形成する。
【０３２６】
電界発光層６０４５は、図２５（Ａ）の電界発光層６０３５と同様に形成することができ
る。
【０３２７】
図２５（Ｂ）に示した画素の場合、発光素子６０４３から発せられる光を、白抜きの矢印
で示すように第２の電極６０４６側から取り出すことができる。
【０３２８】
次に図２５（Ｃ）に、トランジスタ６０５１がｎ型で、発光素子６０５３から発せられる
光を第１の電極６０５４側及び第２の電極６０５６側から取り出す場合の、画素の断面図
を示す。トランジスタ６０５１は絶縁膜６０５７で覆われており、絶縁膜６０５７上には
開口部を有する隔壁６０５８が形成されている。隔壁６０５８の開口部において第１の電
極６０５４が一部露出しており、該開口部において第１の電極６０５４、電界発光層６０
５５、第２の電極６０５６が順に積層されている。
【０３２９】
第１の電極６０５４は、図２５（Ａ）の第１の電極６０３４と同様に形成することができ
る。また第２の電極６０５６は、図２５（Ｂ）の第２の電極６０４６と同様に形成するこ
とができる。電界発光層６０５５は、図２５（Ａ）の電界発光層６０３５と同様に形成す
ることができる。
【０３３０】
図２５（Ｃ）に示した画素の場合、発光素子６０５３から発せられる光を、白抜きの矢印
で示すように第１の電極６０５４側及び第２の電極６０５６側から取り出すことができる
。
【０３３１】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが出来る。
【実施例１】
【０３３２】
本発明の一態様に係る半導体装置を用いることで、信頼性が高く、高速駆動の電子機器を
提供することが可能である。また、本発明の一態様に係る半導体表示装置を用いることで
、信頼性が高く、コントラスト及び視認性が高い表示が可能な電子機器を提供することが
可能である。
【０３３３】
また、本発明の半導体装置では、作製工程における加熱処理の温度を抑えることができる
ので、ガラスよりも耐熱性の劣る、プラスチック等の可撓性を有する合成樹脂からなる基
板上においても、特性が優れており、信頼性が高い薄膜トランジスタを作製することが可
能である。従って、本発明の一態様に係る作製方法を用いることで、信頼性が高く、軽量
かつフレキシブルな半導体装置を提供することが可能である。プラスチック基板として、
ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホ
ン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリ
エーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（
ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイ
ミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポ
リ酢酸ビニル、アクリル樹脂などが挙げられる。
【０３３４】
本発明の一態様に係る半導体装置は、表示装置、ノート型パーソナルコンピュータ、記録
媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  
Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用
いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電
子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デ
ジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲ
ーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）
、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（Ａ
ＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２６に示す。
【０３３５】
図２６（Ａ）は電子書籍であり、筐体７００１、表示部７００２等を有する。本発明の一
態様に係る半導体表示装置は、表示部７００２に用いることができる。表示部７００２に
本発明の一態様に係る半導体表示装置を用いることで、信頼性が高く、コントラスト及び
視認性が高い表示が可能な電子書籍を提供することができる。また、本発明の一態様に係
る半導体装置は、電子書籍の駆動を制御するための集積回路に用いることができる。電子
書籍の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで
、信頼性が高く、高速駆動が可能な電子書籍を提供することができる。また、可撓性を有
する基板を用いることで、半導体装置、半導体表示装置に可撓性を持たせることができる
ので、フレキシブルかつ軽くて使い勝手の良い電子書籍を提供することができる。
【０３３６】
図２６（Ｂ）は表示装置であり、筐体７０１１、表示部７０１２、支持台７０１３等を有
する。本発明の一態様に係る半導体表示装置は、表示部７０１２に用いることができる。
表示部７０１２に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高く、
コントラスト及び視認性が高い表示が可能な表示装置を提供することができる。また、本
発明の一態様に係る半導体装置は、表示装置の駆動を制御するための集積回路に用いるこ
とができる。表示装置の駆動を制御するための集積回路に本発明の一態様に係る半導体装
置を用いることで、信頼性が高く、高速駆動が可能な表示装置を提供することができる。
なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全
ての情報表示用表示装置が含まれる。
【０３３７】
図２６（Ｃ）は表示装置であり、筐体７０２１、表示部７０２２等を有する。本発明の一
態様に係る半導体表示装置は、表示部７０２２に用いることができる。表示部７０２２に
本発明の一態様に係る半導体表示装置を用いることで、信頼性が高く、コントラスト及び
視認性が高い表示が可能な表示装置を提供することができる。また、本発明の一態様に係
る半導体装置は、表示装置の駆動を制御するための集積回路に用いることができる。表示
装置の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いることで
、信頼性が高く、高速駆動が可能な表示装置を提供することができる。また、可撓性を有
する基板を用いることで、半導体装置、半導体表示装置に可撓性を持たせることができる
ので、フレキシブルかつ軽くて使い勝手の良い表示装置を提供することができる。よって
、図２６（Ｃ）に示すように、布地などに固定させて表示装置を使用することができ、表
示装置の応用の幅が格段に広がる。
【０３３８】
図２６（Ｄ）は携帯型ゲーム機であり、筐体７０３１、筐体７０３２、表示部７０３３、
表示部７０３４、マイクロホン７０３５、スピーカー７０３６、操作キー７０３７、スタ
イラス７０３８等を有する。本発明の一態様に係る半導体表示装置は、表示部７０３３、
表示部７０３４に用いることができる。表示部７０３３、表示部７０３４に本発明の一態
様に係る半導体表示装置を用いることで、信頼性が高く、コントラスト及び視認性が高い
表示が可能な携帯型ゲーム機を提供することができる。また、本発明の一態様に係る半導
体装置は、携帯型ゲーム機の駆動を制御するための集積回路に用いることができる。携帯
型ゲーム機の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用いる
ことで、信頼性が高く、高速駆動が可能な携帯型ゲーム機を提供することができる。なお
、図２６（Ｄ）に示した携帯型ゲーム機は、２つの表示部７０３３と表示部７０３４とを
有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０３３９】
図２６（Ｅ）は携帯電話であり、筐体７０４１、表示部７０４２、音声入力部７０４３、
音声出力部７０４４、操作キー７０４５、受光部７０４６等を有する。受光部７０４６に
おいて受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本
発明の一態様に係る半導体表示装置は、表示部７０４２に用いることができる。表示部７
０４２に本発明の一態様に係る半導体表示装置を用いることで、信頼性が高く、コントラ
スト及び視認性が高い表示が可能な携帯電話を提供することができる。また、本発明の一
態様に係る半導体装置は、携帯電話の駆動を制御するための集積回路に用いることができ
る。携帯電話の駆動を制御するための集積回路に本発明の一態様に係る半導体装置を用い
ることで、信頼性が高く、高速駆動が可能な携帯電話を提供することができる。
【０３４０】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０３４１】
１０    パルス出力回路
１１    配線
１２    配線
１３    配線
１４    配線
１５    配線
２１    入力端子
２２    入力端子
２３    入力端子
２４    入力端子
２５    入力端子
２６    出力端子
２７    出力端子
３１    トランジスタ
３２    トランジスタ
３３    トランジスタ
３４    トランジスタ
３５    トランジスタ
３６    トランジスタ
３７    トランジスタ
３８    トランジスタ
３９    トランジスタ
４０    トランジスタ
４１    トランジスタ
４２    トランジスタ
４３    トランジスタ
５１    電源線
５２    電源線
５３    電源線
１００    基板
１０１    ゲート電極
１０２    ゲート絶縁膜
１０３    酸化物半導体膜
１０４    酸化物半導体膜
１０５ａ    導電膜
１０５ｂ    導電膜
１０５ｃ    導電膜
１０５ｄ    導電膜
１０５ｅ    導電膜
１０６    ソース電極
１０７    ドレイン電極
１０８    酸化物半導体膜
１０９    絶縁膜
１１０    トランジスタ
１１１    バックゲート電極
１１２    絶縁膜
１２０    薄膜トランジスタ
１２６    ソース電極
１２７    ドレイン電極
１２８    酸化物半導体膜
１２９    絶縁膜
１３０    薄膜トランジスタ
１３６    ソース電極
１３７    ドレイン電極
１３８    酸化物半導体膜
１３９    絶縁膜
１４０    薄膜トランジスタ
１４６    ソース電極
１４７    ドレイン電極
１４８    酸化物半導体膜
１４９    絶縁膜
３００    基板
３０１    ゲート電極
３０２    ゲート絶縁膜
３０３    酸化物半導体膜
３０４    酸化物半導体膜
３０５ａ    導電膜
３０５ｂ    導電膜
３０６    ソース電極
３０７    ドレイン電極
３０９    絶縁膜
３１０    薄膜トランジスタ
３１１    チャネル保護膜
３１２    バックゲート電極
３１３    絶縁膜
４００    基板
４０１    ゲート電極
４０２    ゲート絶縁膜
４０３    酸化物半導体膜
４０４    酸化物半導体膜
４０５ａ    導電膜
４０５ｂ    導電膜
４０６    ソース電極
４０７    ドレイン電極
４０９    絶縁膜
４１０    薄膜トランジスタ
７００    画素部
７０１    信号線駆動回路
７０２    走査線駆動回路
７０３    画素
７０４    トランジスタ
７０５    表示素子
７０６    保持容量
７０７    信号線
７０８    走査線
７１０    画素電極
７１１    対向電極
７１２    マイクロカプセル
７１３    ドレイン電極
７１４    樹脂
８００    基板
８０１    ゲート電極
８０２    ゲート絶縁膜
８０３    酸化物半導体膜
８０４    酸化物半導体膜
８０５    酸化物半導体膜
８０６    導電膜
８０６ａ    導電膜
８０６ｂ    導電膜
８０７    ソース電極
８０８    ドレイン電極
８０９    絶縁膜
８１３    薄膜トランジスタ
８１４    画素電極
８１５    透明導電膜
８１６    透明導電膜
８１９    保持容量
８２０    端子
８２１    端子
８２２    容量配線
１４０１    薄膜トランジスタ
１４０２    ゲート電極
１４０３    ゲート絶縁膜
１４０４    酸化物半導体膜
１４０６ａ    導電膜
１４０６ｂ    導電膜
１４０７    絶縁膜
１４０８    絶縁膜
１４１０    画素電極
１４１１    配向膜
１４１３    対向電極
１４１４    配向膜
１４１５    液晶
１４１６    シール材
１４１７    スペーサ
１４２０    基板
１６０１    液晶パネル
１６０２    拡散板
１６０３    プリズムシート
１６０４    拡散板
１６０５    導光板
１６０６    反射板
１６０７    光源
１６０８    回路基板
１６０９    ＦＰＣ
１６１０    ＦＰＣ
５３００    基板
５３０１    画素部
５３０２    走査線駆動回路
５３０３    走査線駆動回路
５３０４    信号線駆動回路
５３０５    タイミング制御回路
５６０１    シフトレジスタ
５６０２    サンプリング回路
５６０３    トランジスタ
５６０４    配線
５６０５    配線
６０３１    トランジスタ
６０３３    発光素子
６０３４    電極
６０３５    電界発光層
６０３６    電極
６０３７    絶縁膜
６０３８    隔壁
６０４１    トランジスタ
６０４３    発光素子
６０４４    電極
６０４５    電界発光層
６０４６    電極
６０４７    絶縁膜
６０４８    隔壁
６０５１    トランジスタ
６０５３    発光素子
６０５４    電極
６０５５    電界発光層
６０５６    電極
６０５７    絶縁膜
６０５８    隔壁
７００１    筐体
７００２    表示部
７０１１    筐体
７０１２    表示部
７０１３    支持台
７０２１    筐体
７０２２    表示部
７０３１    筐体
７０３２    筐体
７０３３    表示部
７０３４    表示部
７０３５    マイクロホン
７０３６    スピーカー
７０３７    操作キー
７０３８    スタイラス
７０４１    筐体
７０４２    表示部
７０４３    音声入力部
７０４４    音声出力部
７０４５    操作キー
７０４６    受光部
【図１】
2020057814.tif 000003
【図２】
2020057814.tif 000004
【図３】
2020057814.tif 000005
【図４】
2020057814.tif 000006
【図５】
2020057814.tif 000007
【図６】
2020057814.tif 000008
【図７】
2020057814.tif 000009
【図８】
2020057814.tif 000010
【図９】
2020057814.tif 000011
【図１０】
2020057814.tif 000012
【図１１】
2020057814.tif 000013
【図１２】
2020057814.tif 000014
【図１３】
2020057814.tif 000015
【図１４】
2020057814.tif 000016
【図１５】
2020057814.tif 000017
【図１６】
2020057814.tif 000018
【図１７】
2020057814.tif 000019
【図１８】
2020057814.tif 000020
【図１９】
2020057814.tif 000021
【図２０】
2020057814.tif 000022
【図２１】
2020057814.tif 000023
【図２２】
2020057814.tif 000024
【図２３】
2020057814.tif 000025
【図２４】
2020057814.tif 000026
【図２５】
2020057814.tif 000027
【図２６】
2020057814.tif 000028
【図２７】
2020057814.tif 000029
【図２８】
2020057814.tif 000030
【図２９】
2020057814.tif 000031
【図３０】
2020057814.tif 000032