(57)【要約】【課題】高周波特性と、体積あたりの静電容量などの電子部品特性とを向上させることができる電子部品を提供する。【解決手段】電子部品１０は、第１の内部電極１３ａと第２の内部電極１３ｂが誘電体層１２を介して積層方向に交互に複数積層され、積層方向おいて相対する第１の主面および第２の主面と、幅方向において相対する第１の側面および第２の側面と、長さ方向において相対する第１の端面および第２の端面とを有する積層体１１と、積層体１１の表面に設けられ、第１の内部電極１３ａと電気的に接続された第１の外部電極および第２の内部電極１３ｂと電気的に接続された第２の外部電極とを備える。積層体１１の長さ方向および幅方向を含む断面を積層方向から見たときに、第１の内部電極１３ａと第２の内部電極１３ｂのいずれも存在しない領域であるサイドマージン部２３は、Ｃａ、Ｚｒ、およびＴｉを含む誘電体で構成されている。【選択図】図３
2020057738.tif 000002
【特許請求の範囲】
【請求項１】
第１の内部電極と第２の内部電極が誘電体層を介して積層方向に交互に複数積層され、前記積層方向おいて相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第１の端面および第２の端面とを有する積層体と、
前記積層体の表面に設けられ、前記第１の内部電極と電気的に接続された第１の外部電極と、
前記積層体の表面に設けられ、前記第２の内部電極と電気的に接続された第２の外部電極と、
を備え、
前記積層体の前記長さ方向および前記幅方向を含む断面を前記積層方向から見たときに、前記第１の内部電極と前記第２の内部電極のいずれも存在しない領域であるサイドマージン部は、Ｃａ、Ｚｒ、およびＴｉを含む誘電体で構成されていることを特徴とする電子部品。
【請求項２】
前記第１の内部電極と前記第２の内部電極との間の前記誘電体層は、ＢａおよびＴｉを主成分とする誘電体材料を含むことを特徴とする請求項１に記載の電子部品。
【請求項３】
前記サイドマージン部の前記幅方向における寸法は、５μｍ以上３０μｍ以下であることを特徴とする請求項１または２に記載の電子部品。
【請求項４】
前記第１の内部電極と前記第２の内部電極とを含む内部電極の積層枚数は１０枚以上５００枚以下であり、
前記第１の内部電極および前記第２の内部電極のうち、前記第１の主面に最も近い位置の内部電極と前記第１の主面との間の距離、および、前記第２の主面に最も近い位置の内部電極と前記第２の主面との間の距離は、５μｍ以上３０μｍ以下であることを特徴とする請求項１〜３のいずれかに記載の電子部品。
【請求項５】
前記第１の内部電極および前記第２の内部電極は、Ｃｕを含むことを特徴とする請求項１〜４のいずれかに記載の電子部品。
【請求項６】
前記電子部品の前記長さ方向の寸法は、０．２ｍｍ以上３．２ｍｍ以下であり、前記幅方向の寸法は、０．１ｍｍ以上１．６ｍｍ以下であり、前記積層方向の寸法は、０．１ｍｍ以上１．６ｍｍ以下であることを特徴とする請求項１〜５のいずれかに記載の電子部品。
【請求項７】
請求項１〜６のいずれかに記載の電子部品が実装された回路基板であって、
前記電子部品は、前記サイドマージン部が前記回路基板の実装面と対向するように実装されていることを特徴とする回路基板。
【請求項８】
前記電子部品の前記回路基板側の端部と、前記回路基板の前記実装面との間の距離は、２０μｍ以上５０μｍ以下であることを特徴とする請求項７に記載の回路基板。
【請求項９】
請求項１〜６のいずれかに記載の電子部品を回路基板に実装する方法であって、
前記電子部品の前記サイドマージン部が前記回路基板の実装面と対向するように前記電子部品を実装することを特徴とする電子部品の回路基板への実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品、電子部品を実装した回路基板、および、電子部品の回路基板への実装方法に関する。
【背景技術】
【０００２】
従来、ＩＣに供給される電源電圧が変動すると、ＩＣの回路動作が不安定になるため、ＩＣの電源ピンとグランドとの間にコンデンサを挿入して、ＩＣの回路動作を安定化させる手法が知られている。
【０００３】
特許文献１には、そのようなコンデンサの１つとして、第１の内部電極と第２の内部電極が誘電体層を介して交互に複数積層された積層体と、積層体の第１の端面に形成され、第１の内部電極と電気的に接続された第１の外部電極と、第２の端面に形成され、第２の内部電極と電気的に接続された第２の外部電極とを備えた積層セラミックコンデンサが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３４２８４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、高周波特性の良いコンデンサとして、誘電体層に酸化チタンやジルコン酸カルシウムなどが含まれる温度補償用コンデンサが知られている。しかしながら、温度補償用コンデンサは、体積あたりの静電容量が小さいという問題がある。
【０００６】
本発明は、上記課題を解決するものであり、高周波特性と、体積あたりの静電容量などの電子部品特性とを向上させることができる電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電子部品は、
第１の内部電極と第２の内部電極が誘電体層を介して積層方向に交互に複数積層され、前記積層方向おいて相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第１の端面および第２の端面とを有する積層体と、
前記積層体の表面に設けられ、前記第１の内部電極と電気的に接続された第１の外部電極と、
前記積層体の表面に設けられ、前記第２の内部電極と電気的に接続された第２の外部電極と、
を備え、
前記積層体の前記長さ方向および前記幅方向を含む断面を前記積層方向から見たときに、前記第１の内部電極と前記第２の内部電極のいずれも存在しない領域であるサイドマージン部は、Ｃａ、Ｚｒ、およびＴｉを含む誘電体で構成されていることとを特徴とする。
【０００８】
前記第１の内部電極と前記第２の内部電極との間の前記誘電体層は、ＢａおよびＴｉを主成分とする誘電体材料を含むように構成してもよい。
【０００９】
前記サイドマージン部の前記幅方向における寸法は、５μｍ以上３０μｍ以下であってもよい。
【００１０】
前記第１の内部電極と前記第２の内部電極とを含む内部電極の積層枚数は１０枚以上５００枚以下であり、
前記第１の内部電極および前記第２の内部電極のうち、前記第１の主面に最も近い位置の内部電極と前記第１の主面との間の距離、および、前記第２の主面に最も近い位置の内部電極と前記第２の主面との間の距離は、５μｍ以上３０μｍ以下であってもよい。
【００１１】
前記第１の内部電極および前記第２の内部電極は、Ｃｕを含んでいてもよい。
【００１２】
前記電子部品の前記長さ方向の寸法は、０．２ｍｍ以上３．２ｍｍ以下であり、前記幅方向の寸法は、０．１ｍｍ以上１．６ｍｍ以下であり、前記積層方向の寸法は、０．１ｍｍ以上１．６ｍｍ以下であってもよい。
【００１３】
本発明の回路基板は、上述した電子部品が実装された回路基板であって、
前記電子部品は、前記サイドマージン部が前記回路基板の実装面と対向するように実装されていることを特徴とする。
【００１４】
前記電子部品の前記回路基板側の端部と、前記回路基板の前記実装面との間の距離は、２０μｍ以上５０μｍ以下であってもよい。
【００１５】
本発明の電子部品の回路基板への実装方法は、上述した電子部品を回路基板に実装する方法であって、
前記電子部品の前記サイドマージン部が前記回路基板の実装面と対向するように前記電子部品を実装することを特徴とする。
【発明の効果】
【００１６】
本発明の電子部品によれば、例えば、サイドマージン部が回路基板の実装面と対向するように電子部品が実装されている状態で、電流を流すと、高周波帯域では、表面効果により、回路基板の実装面と最も近い内部電極の表面付近を電流が流れる。サイドマージン部は、Ｃａ、Ｚｒ、およびＴｉを含む誘電体で構成されているので、電流損失が小さく、高周波特性を向上させることができる。また、例えば、電子部品がコンデンサであって、第１の内部電極と第２の内部電極との間の誘電体層がＢａおよびＴｉを含むように構成することにより、コンデンサの体積あたりの静電容量を大きくすることができる。
【図面の簡単な説明】
【００１７】
【図１】一実施形態における積層セラミックコンデンサの一例を示す斜視図である。
【図２】図１に示す積層セラミックコンデンサのＩＩ−ＩＩ線に沿った断面図である。
【図３】図１に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】積層セラミックコンデンサを回路基板に実装した状態を示す図である。
【図５】一実施形態における積層セラミックコンデンサの製造方法の一例を説明するための図であり、（ａ）は、導電膜が形成されたセラミックグリーンシートを示す概略図、（ｂ）は、導電膜が形成されたセラミックグリーンシートを積層する様子を示す模式図である。
【図６】積層セラミックコンデンサの製造途中に作製される積層体チップの外観の一例を示す斜視図である。
【発明を実施するための形態】
【００１８】
以下に、本発明の実施形態を示して、本発明の特徴とするところを具体的に説明する。以下では、本発明の電子部品として、積層セラミックコンデンサを例に挙げて説明する。ただし、電子部品が積層セラミックコンデンサに限定されることはなく、例えばインダクタ、ＬＣフィルタなど、他の電子部品であってもよい。
【００１９】
図１は、一実施形態における積層セラミックコンデンサ１０の一例を示す斜視図である。図２は、図１に示す積層セラミックコンデンサ１０のＩＩ−ＩＩ線に沿った断面図である。図３は、図１に示す積層セラミックコンデンサ１０のＩＩＩ−ＩＩＩ線に沿った断面図である。
【００２０】
図１〜図３に示すように、積層セラミックコンデンサ１０は、全体として直方体形状を有し、積層体１１と、一対の外部電極１４（１４ａ，１４ｂ）とを有している。一対の外部電極１４（１４ａ，１４ｂ）は、図１に示すように対向するように配置されている。
【００２１】
ここでは、一対の外部電極１４が対向する方向を積層セラミックコンデンサ１０の長さ方向Ｌと定義し、後述する内部電極１３（１３ａ，１３ｂ）の積層方向を積層方向Ｔと定義し、長さ方向Ｌおよび積層方向Ｔのいずれの方向にも直交する方向を幅方向Ｗと定義する。
【００２２】
積層セラミックコンデンサ１０の大きさは、例えば、長さ方向Ｌの寸法が０．２ｍｍ以上３．２ｍｍ以下であり、幅方向Ｗの寸法が０．１ｍｍ以上１．６ｍｍ以下であり、積層方向Ｔの寸法が０．１ｍｍ以上１．６ｍｍ以下である。
【００２３】
積層体１１は、長さ方向Ｌに相対する第１の端面１５ａおよび第２の端面１５ｂと、積層方向Ｔに相対する第１の主面１６ａおよび第２の主面１６ｂと、幅方向Ｗに相対する第１の側面１７ａおよび第２の側面１７ｂとを有する。
【００２４】
第１の端面１５ａおよび第２の端面１５ｂは、幅方向Ｗおよび積層方向Ｔに沿って伸びている。第１の主面１６ａおよび第２の主面１６ｂは、長さ方向Ｌおよび幅方向Ｗに沿って伸びている。第１の側面１７ａおよび第２の側面１７ｂは、長さ方向Ｌおよび積層方向Ｔに沿って伸びている。
【００２５】
積層体１１は、角部および稜線部に丸みを帯びている。ここで、角部は、積層体１１の３面が交わる部分であり、稜線部は、積層体１１の２面が交わる部分である。
【００２６】
図２および図３に示すように、積層体１１は、内層部２１と、外層部２２と、サイドマージン部２３とを有する。
【００２７】
内層部２１は、誘電体層１２と、第１の内部電極１３ａおよび第２の内部電極１３ｂとを備える。誘電体層１２は、第１の内部電極１３ａと第２の内部電極１３ｂとに挟まれている。第１の内部電極１３ａと第２の内部電極１３ｂが誘電体層１２を介して交互に複数積層されることにより、内層部２１が構成されている。
【００２８】
誘電体層１２は、ＢａおよびＴｉを主成分とする誘電体材料を含み、例えばＢａおよびＴｉを合わせて９０モル％以上含む。より詳細には、誘電体層１２は、ＢａおよびＴｉを含有するペロブスカイト型化合物を主成分とし、ペロブスカイト構造を有する誘電体セラミック粒子からなる。これらの主成分に、Ｓｉ、Ｍｇ、およびＢａのうちの少なくとも一種が添加剤として含まれていてもよい。また、誘電体層１２は、Ｄｙ、Ｙ、Ｈｏなどの希土類元素を含んでいてもよい。ただし、誘電体層１２は、ＣａおよびＺｒを含まない。誘電体層１２の厚みは、例えば０．３μｍ以上０．８μｍ以下である。
【００２９】
第１の内部電極１３ａと第２の内部電極１３ｂは、積層方向Ｔにおいて、誘電体層１２を介して対向している。この第１の内部電極１３ａと第２の内部電極１３ｂとが誘電体層１２を介して対向している部分により静電容量が発生する。
【００３０】
誘電体層１２は、幅方向Ｗおよび長さ方向Ｌに沿って延びている。第１の内部電極１３ａは、誘電体層１２に沿って平板状に延びており、積層体１１の第１の端面１５ａに引き出されている。第２の内部電極１３ｂは、誘電体層１２に沿って平板状に延びており、積層体１１の第２の端面１５ｂに引き出されている。
【００３１】
第１の内部電極１３ａおよび第２の内部電極１３ｂは、例えばＣｕを含む。なお、第１の内部電極１３ａおよび第２の内部電極１３ｂは、Ｃｕ以外に、例えば、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどの金属を含んでいてもよい。また、第１の内部電極１３ａおよび第２の内部電極１３ｂは、誘電体層１２と同じ誘電体粒子を含んでいてもよい。
【００３２】
第１の内部電極１３ａと第２の内部電極１３ｂとを含む内部電極１３の積層枚数は、例えば１０枚以上５００枚以下である。また、第１の内部電極１３ａおよび第２の内部電極１３ｂの厚みは、例えば０．３μｍ以上０．８μｍ以下である。
【００３３】
積層セラミックコンデンサ１０の幅方向Ｗと積層方向Ｔを含む断面を長さ方向Ｌから見たときに、内部電極１３の端部の位置は積層方向Ｔに揃っていてもよいし、積層方向外側と比べて積層方向中央部が外側に膨らむような位置関係でもよい。換言すると、積層方向Ｔの中央部に位置する内部電極１３の幅方向Ｗの寸法は、積層方向Ｔの外側に位置する内部電極１３の幅方向Ｗの寸法と比べて同じでもよいし、長くてもよい。
【００３４】
外層部２２は、内層部２１の積層方向Ｔの両外側に設けられている。すなわち、積層方向Ｔの両外側に設けられている２つの外層部２２によって、内層部２１が挟まれている。外層部２２は、積層体１１の積層方向Ｔおよび幅方向Ｗを含む任意の断面を長さ方向Ｌから見たときに、後述するサイドマージン部２３を除いて、第１の内部電極１３ａと第２の内部電極１３ｂのいずれも存在しない領域である。外層部２２は、例えば、誘電体層１２と同じ材料からなる誘電体である。
【００３５】
外層部２２の積層方向Ｔにおける寸法、すなわち、第１の内部電極１３ａおよび第２の内部電極１３ｂのうち、第１の主面１６ａに最も近い位置の内部電極と第１の主面１６ａとの間の距離、および、第２の主面１６ｂに最も近い位置の内部電極と第２の主面１６ｂとの間の距離は、例えば５μｍ以上３０μｍ以下である。
【００３６】
サイドマージン部２３は、積層体１１の長さ方向Ｌおよび幅方向Ｗを含む任意の断面を積層方向Ｔから見たときに、第１の内部電極１３ａと第２の内部電極１３ｂのいずれも存在しない領域である。図３に示すように、サイドマージン部２３は、幅方向Ｗの両外側に位置する。すなわち、内層部２１および外層部２２を幅方向Ｗから挟むように、２つのサイドマージン部２３が設けられている。
【００３７】
本実施形態では、サイドマージン部２３は、幅方向Ｗに積層された複数のサイドマージン層を備える。具体的には、サイドマージン部２３は、外側サイドマージン層２３ａと、内側サイドマージン層２３ｂとを備える。外側サイドマージン層２３ａは、積層体１１の第１の側面１７ａおよび第２の側面１７ｂ側に位置する。また、内側サイドマージン層２３ｂは、内層部２１側に位置する。
【００３８】
なお、サイドマージン部２３が複数のサイドマージン層２３ａ、２３ｂを備えることは、外側サイドマージン層２３ａと内側サイドマージン層２３ｂにおける焼結性の違いにより、光学顕微鏡を用いて観察することで境界を容易に確認することができる。すなわち、外側サイドマージン層２３ａと内側サイドマージン層２３ｂとの間には、境界が存在する。
【００３９】
サイドマージン部２３の幅方向Ｗの寸法は、例えば５μｍ以上３０μｍ以下である。本実施形態では、外側サイドマージン層２３ａの幅方向Ｗの寸法は、内側サイドマージン層２３ｂの幅方向Ｗの寸法よりも大きい。
【００４０】
なお、サイドマージン部２３の幅方向Ｗの寸法とは、積層方向Ｔに沿って、サイドマージン部２３の寸法を複数箇所で測定し、測定結果により算出された平均寸法を意味する。サイドマージン部２３の幅方向Ｗの寸法の測定方法は次の通りである。
【００４１】
まず、積層セラミックコンデンサ１０の幅方向Ｗと積層方向Ｔを含む面を露出させる。この面を以下では「ＷＴ断面」という。次に、ＷＴ断面の第１の内部電極１３ａおよび第２の内部電極１３ｂの幅方向Ｗの端部と、幅方向Ｗの両外側に位置する２つのサイドマージン部２３のうちのいずれか一方のサイドマージン部２３とが同一視野に収まるように光学顕微鏡により撮像する。撮像箇所は、積層方向Ｔにおいて、上部、中央部、および下部の３箇所である。そして、上部、中央部、および下部において、第１の内部電極１３ａおよび第２の内部電極１３ｂの幅方向Ｗの端部から、第１の側面１７ａまたは第２の側面１７ｂに向かって幅方向Ｗに平行な複数の線分をそれぞれ引き、それぞれの線分の長さを測定する。このように測定した線分の長さについて、上部、中央部、および下部それぞれの平均値を算出する。そして、それぞれの平均値をさらに平均化することにより、サイドマージン部２３の幅方向Ｗの寸法を得る。
【００４２】
サイドマージン部２３は、Ｃａ、Ｚｒ、およびＴｉを含む誘電体で構成されている。すなわち、サイドマージン部２３は、Ｃａ、Ｚｒ、およびＴｉを主成分として含む誘電体セラミック材料からなる。サイドマージン部２３には、さらに、添加剤としてＳｉが含まれる。なお、各成分についてはＷＤＸもしくはＴＥＭにより観測できる。
【００４３】
外側サイドマージン層２３ａは、内側サイドマージン層２３ｂと比べて、Ｓｉの含有量が多い。すなわち、外側サイドマージン層２３ａのＳｉ／Ｔｉのモル比は、内側サイドマージン層２３ｂのＳｉ／Ｔｉのモル比よりも高い。Ｓｉは焼結助剤として働くため、積層セラミックコンデンサ１０の製造時の焼成により得られる外側サイドマージン層２３ａは、内側サイドマージン層２３ｂよりも緻密な構造となる。これにより、サイドマージン部２３の強度を向上させることができるので、サイドマージン部２３に亀裂や欠けが生じ難くなり、内部への水分の侵入を抑制することができる。なお、各成分についてはＷＤＸもしくはＴＥＭにより観測できる。
【００４４】
第１の外部電極１４ａは、積層体１１の第１の端面１５ａの全体に形成されているとともに、第１の端面１５ａから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および第２の側面１７ｂに回り込むように形成されている。第１の外部電極１４ａは、第１の内部電極１３ａと電気的に接続されている。
【００４５】
第２の外部電極１４ｂは、積層体１１の第２の端面１５ｂの全体に形成されているとともに、第２の端面１５ｂから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および第２の側面１７ｂに回り込むように形成されている。第２の外部電極１４ｂは、第２の内部電極１３ｂと電気的に接続されている。
【００４６】
本実施形態では、第１の外部電極１４ａは、図２に示すように、第１のベース電極層１４１ａと、第１のベース電極層１４１ａの表面に形成された第１の下層めっき層１４１ｂと、第１の下層めっき層１４１ｂの表面に形成された第１の上層めっき層１４１ｃとを含む３層構造で構成されている。
【００４７】
第１のベース電極層１４１ａは、積層体１１の第１の端面１５ａの全体を覆うとともに、第１の端面１５ａを覆う部分から、第１の側面１７ａおよび第２の側面１７ｂそれぞれの一部、ならびに第１の主面１６ａおよび第２の主面１６ｂそれぞれの一部を覆うように設けられている。
【００４８】
また、本実施形態では、第２の外部電極１４ｂは、図２に示すように、第２のベース電極層１４２ａと、第２のベース電極層１４２ａの表面に形成された第２の下層めっき層１４２ｂと、第２の下層めっき層１４２ｂの表面に形成された第２の上層めっき層１４２ｃとを含む３層構造で構成されている。
【００４９】
第２のベース電極層１４２ａは、積層体１１の第２の端面１５ｂの全体を覆うとともに、第２の端面１５ｂを覆う部分から、第１の側面１７ａおよび第２の側面１７ｂそれぞれの一部、ならびに第１の主面１６ａおよび第２の主面１６ｂそれぞれの一部を覆うように設けられている。
【００５０】
第１のベース電極層１４１ａおよび第２のベース電極層１４２ａは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、またはＡｕなどの金属を含有している。第１のベース電極層１４１ａおよび第２のベース電極層１４２ａは、複数層であってもよい。
【００５１】
第１のベース電極層１４１ａおよび第２のベース電極層１４２ａは、第１の内部電極１３ａおよび第２の内部電極１３ｂと同時焼成した、いわゆるコファイアにより形成されてもよいし、積層体１１に導電性ペーストを塗布して焼き付けた、いわゆるポストファイアにより形成されてもよい。コファイアにより形成する場合、例えば、第１の内部電極１３ａおよび第２の内部電極１３ｂがＮｉを含み、第１のベース電極層１４１ａおよび第２のベース電極層１４２ａもＮｉを含むようにすることができる。また、コファイアにより形成する場合、第１のベース電極層１４１ａおよび第２のベース電極層１４２ａは、誘電体材料からなる共材を含む。共材は、内部電極に含まれる共材と比べて、重量％で３倍以上含まれることが好ましい。また、第１のベース電極層１４１ａおよび第２のベース電極層１４２ａは、直接めっきにより形成されていてもよいし、導電性粒子と熱硬化性樹脂を含む樹脂層を硬化させることにより形成されていてもよい。
【００５２】
第１の下層めっき層１４１ｂおよび第２の下層めっき層１４２ｂは、はんだ喰われを防止するためにＮｉを含むことが好ましい。ただし、第１の下層めっき層１４１ｂおよび第２の下層めっき層１４２ｂは、Ｎｉ以外に、例えば、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、またはＡｕなどの金属を含むことができる。
【００５３】
第１の上層めっき層１４１ｃおよび第２の上層めっき層１４２ｃは、実装性を高めるためにＳｎを含むことが好ましい。ただし、第１の上層めっき層１４１ｃおよび第２の上層めっき層１４２ｃは、Ｓｎ以外に、例えば、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、またはＡｕなどの金属を含むことができる。
【００５４】
なお、第１の外部電極１４ａおよび第２の外部電極１４ｂの構成が上述した構成に限定されることはない。例えば、積層体１１に直接めっきすることで、めっきにより第１の外部電極１４ａおよび第２の外部電極１４ｂが形成されていてもよい。
【００５５】
（積層セラミックコンデンサが実装された回路基板）
上述した積層セラミックコンデンサ１０は、サイドマージン部２３が回路基板の実装面と対向するように、回路基板に実装することができる。
【００５６】
図４は、積層セラミックコンデンサ１０を回路基板４０に実装した状態を示す図である。積層セラミックコンデンサ１０は、サイドマージン部２３が回路基板４０の実装面４０ａと対向するように実装されている。より具体的には、積層セラミックコンデンサ１０の第１の外部電極１４ａおよび第２の外部電極１４ｂが回路基板４０の実装面４０ａに形成されているランド電極と、はんだ４５により接合されて、実装されている。
【００５７】
なお、図４に示す例では、第１の側面１７ａ側に位置するサイドマージン部２３が回路基板４０の実装面４０ａと対向するように実装されているが、第２の側面１７ｂ側に位置するサイドマージン部２３が回路基板４０の実装面４０ａと対向するように実装されていてもよい。
【００５８】
図４に示す実装状態では、第１の内部電極１３ａと第２の内部電極１３ｂの積層方向は、回路基板４０の実装面４０ａの延伸する方向と平行である。
【００５９】
積層セラミックコンデンサ１０の回路基板４０側の端部と、回路基板４０の実装面４０ａとの間の距離Ｌ１は、例えば２０μｍ以上５０μｍ以下である。
【００６０】
高周波帯域では、表皮効果により、電流は導体の表面に集中する。したがって、回路基板４０に実装されている積層セラミックコンデンサ１０内を流れる電流は、図４の矢印で示すように、回路基板４０の実装面４０ａと最も近い内部電極１３の表面付近を流れる。この場合、基板４０の実装面４０ａと近い側のサイドマージン部２３の構成が電流損失に大きく影響するが、本実施形態では、サイドマージン部２３は、Ｃａ、Ｚｒ、およびＴｉを主成分として含む。すなわち、サイドマージン部２３は、良好な高周波特性が得られる温度補償用コンデンサの誘電体に用いられるＣａ、Ｚｒ、およびＴｉを主成分として含むので、電流損失を低減することができ、高周波特性を向上させることができる。
【００６１】
また、本実施形態における積層セラミックコンデンサ１０は、後述するように、サイドマージン部２３を構成するセラミックグリーンシートを後付けで貼り付けることにより製造するので、サイドマージン部２３の幅方向Ｗの寸法を短くすることができる。これにより、回路基板４０と積層セラミックコンデンサ１０内を電流が流れる位置との間の距離を短くすることができるので、電流経路を短くすることができ、等価直列インダクタンス（ＥＳＬ）を低減することができる。
【００６２】
さらに、内層部２１の誘電体層１２は、ＢａおよびＴｉを含むが、ＣａおよびＺｒを含まないので、積層セラミックコンデンサ１０の体積あたりの静電容量を高くすることができる。
【００６３】
なお、上述した効果は、積層セラミックコンデンサ１０を実装した回路基板４０の効果であるとともに、積層セラミックコンデンサ１０そのものの効果でもある。
【００６４】
（積層セラミックコンデンサの製造方法）
以下では、上述した構造を有する積層セラミックコンデンサ１０の製造方法の一例について説明する。図５は、一実施形態における積層セラミックコンデンサ１０の製造方法の一例を説明するための図であり、（ａ）は、導電膜が形成されたセラミックグリーンシートを示す概略図、（ｂ）は、導電膜が形成されたセラミックグリーンシートを積層する様子を示す模式図である。また、図６は、積層セラミックコンデンサ１０の製造途中に作製される積層体チップの外観の一例を示す斜視図である。
【００６５】
まず、誘電体材料として、ＢａおよびＴｉを含むペロブスカイト型化合物を準備する。この誘電体材料から得られる誘電体粉末に、添加剤として、Ｓｉ、ＭｇおよびＢａのうちの少なくとも一種、ならびに有機バインダ、有機溶剤、可塑剤および分散剤を所定の割合で混合することにより、セラミックスラリーを作製する。
【００６６】
続いて、作製したセラミックスラリーを、図示しない複数枚の樹脂フィルムの表面に塗工することにより、セラミックグリーンシート５０ａ、５０ｂを作製する。セラミックグリーンシート５０ｂは、セラミックグリーンシート５０ａと交互に積層されるものである。セラミックグリーンシート５０ａ、５０ｂの作製は、例えば、ダイコータ、グラビアコータおよびマイクログラビアコータなどを用いて行うことができる。
【００６７】
次に、図５（ａ）に示すように、セラミックグリーンシート５０ａ、５０ｂの表面に、内部電極用導電性ペーストをストライプ状に印刷し、乾燥させる。内部電極用導電性ペーストには、Ｃｕが含まれる。ここでは、内部電極用導電性ペーストがストライプ状に伸びる方向をＸ方向とし、セラミックグリーンシート上でＸ方向と直交する方向をＹ方向とする。このようにして、第１の内部電極１３ａ（第２の内部電極１３ｂ）となる導電膜５２ａ（５２ｂ）が形成される。印刷方法は、スクリーン印刷、インクジェット印刷、グラビア印刷など各種の方法を用いることができる。
【００６８】
次に、作製したセラミックグリーンシートを積層する。具体的には、外層部２２となる、導電膜の形成されていないセラミックグリーンシートを所定枚数積層した後、導電膜５２ａ、５２ｂが形成されたセラミックグリーンシート５０ａ、５０ｂを、図５（ｂ）に示すように、互いにＹ方向にずらした状態で複数枚積層する。そして、その上に、外層部２２となる、導電膜の形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体を得る。
【００６９】
続いて、マザー積層体を、剛体プレス、静水圧プレスなどの方法によりプレスする。そして、プレスしたマザー積層体をチップ形状にカットすることにより、図６に示す積層体チップ６０が得られる。
【００７０】
図６に示すように、積層体チップ６０の一方の端面には、セラミックグリーンシート５０ａの導電膜５２ａのみが露出し、他方の端面には、セラミックグリーンシート５０ｂの導電膜５２ｂのみが露出している。また、積層体チップ６０の両側面には、セラミックグリーンシート５０ａの導電膜５２ａおよびセラミックグリーンシート５０ｂの導電膜５２ｂのそれぞれが露出している。
【００７１】
続いて、サイドマージン部２３となるサイドマージン部用セラミックグリーンシートを作製する。サイドマージン部用セラミックグリーンシートを作製するための誘電体材料として、Ｃａ、Ｚｒ、およびＴｉを含む化合物を準備する。この誘電体材料から得られる誘電体粉末に、少なくともＳｉを含む添加剤、有機バインダ、有機溶剤、可塑剤、および分散剤を所定の割合で混合することにより、セラミックスラリーを作製する。そして、作製したセラミックスラリーを用いて、サイドマージン部用セラミックグリーンシートを作製する。
【００７２】
ここで、セラミックスラリーを作製する際、外側サイドマージン層２３ａを形成するためのセラミックスラリーに含まれるＳｉの含有量は、内側サイドマージン層２３ｂを形成するためのセラミックスラリーに含まれるＳｉの含有量よりも多くなるように調整する。また、外側サイドマージン層２３ａを形成するためのセラミックグリーンシートの厚みは、内側サイドマージン層２３ｂを形成するためのセラミックグリーンシートの厚みよりも厚くなるように、セラミックスラリーを塗工する。
【００７３】
続いて、外側サイドマージン層用セラミックグリーンシートの上に、内側サイドマージン層用セラミックグリーンシートを積層して張り合わせることにより、２層構造のサイドマージン部用セラミックグリーンシートを得る。
【００７４】
続いて、サイドマージン部用セラミックグリーンシートのうち、内側サイドマージン層用セラミックグリーンシートと、積層体チップ６０の導電膜５２ａ、５２ｂが露出する側面を対向させ、押し付けて打ち抜くことにより、サイドマージン部２３となる層を形成する。同様の方法により、反対側の側面にもサイドマージン部２３となる層を形成する。
【００７５】
続いて、サイドマージン部２３となる層が形成された積層体チップのバレル研磨を行う。そして、積層体チップを、窒素雰囲気中、所定の条件で脱脂処理を行った後、窒素−水素−水蒸気混合雰囲気中で、所定の温度で焼成処理を行う。これにより、焼結した積層体が得られる。
【００７６】
次に、焼結した積層体の両端面それぞれに、Ｃｕを主成分とする外部電極ペーストを塗布して焼き付けし、第１の内部電極１３ａと接続された第１のベース電極層１４１ａと、第２の内部電極１３ｂと接続された第２のベース電極層１４２ａとを形成する。続いて、第１のベース電極層１４１ａの表面にＮｉめっきによる第１の下層めっき層１４１ｂを形成し、第１の下層めっき層１４１ｂの表面に、Ｓｎめっきによる第１の上層めっき層１４１ｃを形成することにより、第１の外部電極１４ａを形成する。同様の方法により、第２の外部電極１４ｂを形成する。
【００７７】
ただし、積層体チップと外部電極ペーストとを同時焼成するようにしてもよい。
【００７８】
以上の方法により、積層セラミックコンデンサ１０が作製される。ただし、上述した製造方法は一例であって、積層セラミックコンデンサ１０の製造方法が上述した製造方法に限定されることはない。
【００７９】
本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。
【００８０】
例えば、上述した実施形態では、サイドマージン部２３は、幅方向Ｗに積層された２つのサイドマージン層２３ａ、２３ｂを備えるものとして説明したが、１つの層で構成されていてもよいし、３つ以上のサイドマージン層を備えていてもよい。
【符号の説明】
【００８１】
１０    積層セラミックコンデンサ
１１    積層体
１２    誘電体層
１３ａ  第１の内部電極
１３ｂ  第２の内部電極
１４ａ  第１の外部電極
１４ｂ  第２の外部電極
２１    内層部
２２    外層部
２３    サイドマージン部
２３ａ  外側サイドマージン層
２３ｂ  内側サイドマージン層
４０    回路基板
４０ａ  実装面
４５    はんだ
１４１ａ  第１のベース電極層
１４１ｂ  第１の下層めっき層
１４１ｃ  第１の上層めっき層
１４２ａ  第２のベース電極層
１４２ｂ  第２の下層めっき層
１４２ｃ  第２の上層めっき層
【図１】
2020057738.tif 000003
【図２】
2020057738.tif 000004
【図３】
2020057738.tif 000005
【図４】
2020057738.tif 000006
【図５】
2020057738.tif 000007
【図６】
2020057738.tif 000008