(57)【要約】【課題】高電源電圧下で動作でき、高速動作が可能な電流センス回路を提供する。【解決手段】一端が第１の電源端子に接続された第１の抵抗素子を有する電流検出部と、電流検出部の第１の出力端と第２の電源端子との間に直列に接続された第１のＭＯＳトランジスタおよび第１の定電流源と、電流検出部の第２の出力端と第２の電源端子との間に直列に接続された第２のＭＯＳトランジスタおよび第２の定電流源と、ソースが第１の出力端に接続され、ゲートが第２のＭＯＳトランジスタのドレインに接続された第３のＭＯＳトランジスタと、出力端子と第２の電源端子との間に接続された第２の抵抗素子と、第３のＭＯＳトランジスタのドレインと出力端子との間に接続され、ゲートに所定の制御電圧が入力される高耐圧ＭＯＳトランジスタとを備え、第１および第２のＭＯＳトランジスタのゲートが共通接続され、第１のＭＯＳトランジスタのゲートとドレインが接続されている。【選択図】図１
2020148465.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源端子と、
第２の電源端子と、
出力端子と、
一端が前記第１の電源端子に接続された第１の抵抗素子、前記第１の抵抗素子の一端に接続された第１の出力端、および前記第１の抵抗素子の他端に接続された第２の出力端を有する電流検出部と、
ソースが前記第１の出力端に接続され、ゲートとドレインが接続された第１のＭＯＳトランジスタと、
ソースが前記第２の出力端に接続され、ゲートが前記第１のＭＯＳトランジスタのゲートに接続された第２のＭＯＳトランジスタと、
一端が前記第１のＭＯＳトランジスタのドレインに接続され、他端が前記第２の電源端子に接続された第１の定電流源と、
一端が前記第２のＭＯＳトランジスタのドレインに接続され、他端が前記第２の電源端子に接続された第２の定電流源と、
ソースが前記第１の出力端に接続され、ゲートが前記第２のＭＯＳトランジスタのドレインに接続された第３のＭＯＳトランジスタと、
一端が前記出力端子に接続され、他端が前記第２の電源端子に接続された第２の抵抗素子と、
ソースが前記第３のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の抵抗素子の一端に接続され、前記第１乃至第３のＭＯＳトランジスタよりも高い耐圧を有し、ゲートに所定の制御電圧が入力される第４のＭＯＳトランジスタとを備えることを特徴とする電流センス回路。
【請求項２】
前記制御電圧を生成する制御電圧生成回路をさらに備えることを特徴とする請求項１に記載の電流センス回路。
【請求項３】
前記制御電圧生成回路は、前記第１の出力端と前記第２の電源端子との間に直列に接続されたインピーダンス素子と定電流回路とを備え、
前記インピーダンス素子と定電流回路との接続点に前記制御電圧が生成されることを特徴とする請求項２に記載の電流センス回路。
【請求項４】
前記インピーダンス素子は、ダイオード接続された少なくとも一つの第５のＭＯＳトランジスタを含むことを特徴とする請求項３に記載の電流センス回路。
【請求項５】
前記定電流回路は、
前記接続点に一端が接続されたスイッチと、
前記スイッチの他端と前記第２の電源端子との間に接続された第３の定電流源と、
前記接続点と前記第２の電源端子との間に接続された第４の定電流源とを有することを特徴とする請求項３または４に記載の電流センス回路。
【請求項６】
前記第４の定電流源の電流値は、前記第３の定電流源の電流値よりも小さいことを特徴とする請求項５に記載の電流センス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流センス回路に関する。
【背景技術】
【０００２】
図４に、従来の電流センス回路４００の回路図を示す。このような従来の電流センス回路は、例えば、特許文献１に示されている。なお、図４に示す電流センス回路４００では、特許文献１に示された電流センス回路におけるバイポーラトランジスタに代えて、ＭＯＳトランジスタを用いた例を示している。
【０００３】
従来の電流センス回路４００は、入力端子４０１と、接地端子４０２と出力端子４０３と、抵抗素子４１１、４１２、４１３で構成される電流検出部４１０と、ＰＭＯＳトランジスタ４２１、４２２、４２３と、定電流源４３１、４３２と、抵抗素子４４０とが図示のように接続されている。
【０００４】
ＰＭＯＳトランジスタ４２１とＰＭＯＳトランジスタ４２２とは、ゲートが共通接続されており、それぞれ定電流源４３１と定電流源４３２の電流によってバイアスされている。ＰＭＯＳトランジスタ４２１は、ゲートとドレインが接続されている。
【０００５】
ＰＭＯＳトランジスタ４２１とＰＭＯＳトランジスタ４２２、抵抗素子４１２と抵抗素子４１３は、それぞれ同一素子、同一サイズであり、かつ定電流源４３１と定電流源４３２の電流は、一致している。したがって、抵抗素子４１１に電流が流れていないときは、ＰＭＯＳトランジスタ４２１とＰＭＯＳトランジスタ４２２に流れる電流は、ほぼ等しい。
【０００６】
かかる構成の従来の電流センス回路４００において、センスされるべき電流Ｉｓが入力端子４０１から抵抗素子４１１に流れると、抵抗素子４１１の両端に電位差が生じることから、ＰＭＯＳトランジスタ４２２のソースにかかる電圧が低下する。これにより、ＰＭＯＳトランジスタ４２３のゲート電圧が低下し、ＰＭＯＳトランジスタ４２３と抵抗素子４４０に流れる電流が増加する。この電流が抵抗素子４１２に流れることにより、ＰＭＯＳトランジスタ４２１のソースにかかる電圧が低下していく。この動作はＰＭＯＳトランジスタ４２１のソース電圧とＰＭＯＳトランジスタ４２２のソース電圧とが一致するところで落ち着く。つまり、ＰＭＯＳトランジスタ４２３は、負帰還を形成するようにＰＭＯＳトランジスタ４２１および４２２に接続されており、ＰＭＯＳトランジスタ４２１の電流とＰＭＯＳトランジスタ４２２の電流の不均衡を解消するように負帰還電流を生成する。この負帰還電流が抵抗素子４４０に流れることにより生じる電圧が電圧ＶＯＵＴとして出力端子４０３に出力される。
【０００７】
このように、従来の電流センス回路４００では、ＰＭＯＳトランジスタ４２１のソース電圧とＰＭＯＳトランジスタ４２２のソース電圧とが一致した状態、すなわち、ＰＭＯＳトランジスタ４２１とＰＭＯＳトランジスタ４２２の動作点が等しくなった状態において抵抗素子４４０に流れる電流によって発生する電圧を入力端子４０１から流れ込む電流Ｉｓに応じた電圧ＶＯＵＴとして出力端子４０３から得る構成とすることにより、高精度な電流センス回路を実現している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第５３７８９９８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述の従来の電流センス回路４００では、入力端子４０１に入力される電源電圧ＶＤＤを高電圧としたときに動作速度が遅くなるという課題があった。すなわち、電源電圧ＶＤＤを高電圧とする場合、図４に示すように、ＰＭＯＳトランジスタ４２３として高耐圧のＰＭＯＳトランジスタを使用する必要が生じる。高耐圧のＰＭＯＳトランジスタは、ゲート容量が大きいことから、ＰＭＯＳトランジスタ４２３のゲート容量を充放電する時間が長くなる。これにより、電流センス回路４００の動作速度が遅くなってしまう。
【００１０】
したがって、本発明は、高電源電圧下で動作でき、かつ高速動作が可能な電流センス回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の電流センス回路は、第１の電源端子と、第２の電源端子と、出力端子と、一端が前記第１の電源端子に接続された第１の抵抗素子、前記第１の抵抗素子の一端に接続された第１の出力端、および前記第１の抵抗素子の他端に接続された第２の出力端を有する電流検出部と、ソースが前記第１の出力端に接続され、ゲートとドレインが接続された第１のＭＯＳトランジスタと、ソースが前記第２の出力端に接続され、ゲートが前記第１のＭＯＳトランジスタのゲートに接続された第２のＭＯＳトランジスタと、一端が前記第１のＭＯＳトランジスタのドレインに接続され、他端が前記第２の電源端子に接続された第１の定電流源と、一端が前記第２のＭＯＳトランジスタのドレインに接続され、他端が前記第２の電源端子に接続された第２の定電流源と、ソースが前記第１の出力端に接続され、ゲートが前記第２のＭＯＳトランジスタのドレインに接続された第３のＭＯＳトランジスタと、一端が前記出力端子に接続され、他端が前記第２の電源端子に接続された第２の抵抗素子と、ソースが前記第３のＭＯＳトランジスタのドレインに接続され、ドレインが前記第２の抵抗素子の一端に接続され、前記第１乃至第３のＭＯＳトランジスタよりも高い耐圧を有し、ゲートに所定の制御電圧が入力される第４のＭＯＳトランジスタとを備えることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、第４のＭＯＳトランジスタとして高耐圧のＭＯＳトランジスタを用い、所定の制御電圧を第４のＭＯＳトランジスタのゲートに入力することにより、第３のＭＯＳトランジスタのドレインの電圧が制御電圧に第４のＭＯＳトランジスタの閾値電圧分を加えた電圧にクランプされる。これにより、第１の電源端子に入力される電圧が高い電圧であっても、第３のＭＯＳトランジスタのソース・ドレイン間にかかる電圧を第３のＭＯＳトランジスタの耐圧以下にすることができる。したがって、第３のＭＯＳトランジスタとして高耐圧のＭＯＳトランジスタを使用する必要がなくなるため、高電源電圧下で動作可能であるとともに、高速動作も可能な電流センス回路を提供することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態の電流センス回路を示す回路図である。
【図２】図１の電流センス回路における制御電圧生成回路の具体例を示す回路図である。
【図３】図２の制御電圧生成回路におけるインピーダンス素子および定電流回路の具体例を示す回路図である。
【図４】従来の電流センス回路の回路図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。
【００１５】
図１は、本発明の実施形態の電流センス回路１００を示す回路図である。
【００１６】
本実施形態の電流センス回路１００は、入力端子（「第１の電源端子」ともいう）１０１と、接地端子（「第２の電源端子」ともいう）１０２と、出力端子１０３と、抵抗素子１１１、抵抗素子１１２、抵抗素子１１３、出力端Ｔ１１、および出力端Ｔ１２を有する電流検出部１１０と、ＰＭＯＳトランジスタ１２１と、ＰＭＯＳトランジスタ１２２と、ＰＭＯＳトランジスタ１２３と、定電流源１３１と、定電流源１３２と、抵抗素子１４０と、ＰＭＯＳトランジスタ１５０と、制御電圧生成回路１６０とを備えている。
【００１７】
電流検出部１１０において、抵抗素子１１１は、一端が入力端子１０１に接続され、出力端Ｔ１１は、抵抗素子１１１の一端に抵抗素子１１２を介して接続され、出力端Ｔ１２は、抵抗素子１１１の他端に抵抗素子１１３を介して接続されている。
【００１８】
ＰＭＯＳトランジスタ１２１は、ソースが電流検出部１１０の出力端Ｔ１１に接続され、ゲートとドレインが接続されている。ＰＭＯＳトランジスタ１２２は、ソースが電流検出部１１０の出力端Ｔ１２に接続され、ゲートがＰＭＯＳトランジスタ１２１のゲートに接続されている。
【００１９】
定電流源１３１は、一端がＰＭＯＳトランジスタ１２１のドレインに接続され、他端が接地端子１０２に接続されている。定電流源１３２は、一端がＰＭＯＳトランジスタ１２２のドレインに接続され、他端が接地端子１０２に接続されている。
【００２０】
ＰＭＯＳトランジスタ１２３は、ソースが電流検出部１１０の出力端Ｔ１１に接続され、ゲートがＰＭＯＳトランジスタ１２２のドレインに接続されている。抵抗素子１４０は、一端が出力端子１０３に接続され、他端が接地端子１０２に接続されている。
【００２１】
ＰＭＯＳトランジスタ１５０は、ゲートが制御電圧生成回路１６０の出力に接続され、ソースがＰＭＯＳトランジスタ１２３のドレインに接続され、ドレインが抵抗素子１４０の一端に接続されており、ＰＭＯＳトランジスタ１２１、１２２、１２３よりも高い耐圧を有している。
【００２２】
次に、上記のように構成された電流センス回路１００の動作について説明する。
【００２３】
センスされるべき電流Ｉｓが入力端子１０１から抵抗素子１１１に流れると、抵抗素子１１１の両端に電位差が生じることから、ＰＭＯＳトランジスタ１２２のソースにかかる電圧が低下する。これにしたがい、ＰＭＯＳトランジスタ１２３のゲート電圧が低下する。
【００２４】
一方、高耐圧のＰＭＯＳトランジスタ１５０のゲートには制御電圧生成回路１６０から所定の制御電圧ＶＣＯＮＴが供給されており、ＰＭＯＳトランジスタ１５０は、オンとなっている。
【００２５】
したがって、ＰＭＯＳトランジスタ１２３のゲート電圧の低下により、ＰＭＯＳトランジスタ１２３、ＰＭＯＳトランジスタ１５０、および抵抗素子１４０に流れる電流が増加する。この電流が抵抗素子１１２に流れることにより、ＰＭＯＳトランジスタ１２１のソースにかかる電圧が低下していく。この動作はＰＭＯＳトランジスタ１２１のソース電圧とＰＭＯＳトランジスタ１２２のソース電圧とが一致するところで落ち着く。すなわち、ＰＭＯＳトランジスタ１２３は、負帰還を形成するようにＰＭＯＳトランジスタ１２１および１２２に接続されており、ＰＭＯＳトランジスタ１２１の電流とＰＭＯＳトランジスタ１２２の電流の不均衡を解消するように負帰還電流を生成する。
【００２６】
かかる負帰還電流が抵抗素子１４０に流れることにより、抵抗素子１４０の一端に生じる電圧が電圧ＶＯＵＴとして出力端子１０３に出力される。
【００２７】
このようにして、本実施形態の電流センス回路１００によれば、入力端子１０１から流れ込む電流に応じた電圧ＶＯＵＴを出力端子１０３から得ることができる。
【００２８】
ここで、本実施形態では、入力端子１０１に入力される電源電圧ＶＤＤが高電圧であり、制御電圧生成回路１６０から出力される制御電圧ＶＣＯＮＴが電源電圧ＶＤＤとの差が比較的小さくなるような電圧に設定されている。ＰＭＯＳトランジスタ１２３のドレインの電圧は、下式（１）のように、制御電圧ＶＣＯＮＴにＰＭＯＳトランジスタ１５０の閾値電圧の絶対値｜ＶＴＰＨ｜を加えた電圧ＶＣＬＭＰにクランプされる。
ＶＣＬＭＰ＝ＶＣＯＮＴ＋｜ＶＴＰＨ｜・・・（１）
【００２９】
したがって、例えば、電源電圧ＶＤＤが１２Ｖ、制御電圧ＶＣＯＮＴが７Ｖ、ＰＭＯＳトランジスタ１５０の閾値電圧の絶対値｜ＶＴＰＨ｜が１Ｖであるとすると、ＰＭＯＳトランジスタ１２３のドレインの電圧ＶＣＬＭＰは、８Ｖとなる。
【００３０】
電流検出部１１０の抵抗素子１１２に流れる電流は微小となるように設定されているため、電流検出部１１０の出力端Ｔ１１の電圧は、電源電圧ＶＤＤと略同等のおよそ１２Ｖとなることから、ＰＭＯＳトランジスタ１２３のソース・ドレイン間の電圧は、およそ４Ｖとなる。すなわち、ＰＭＯＳトランジスタ１２３のソース・ドレイン耐圧が４Ｖであれば、ＰＭＯＳトランジスタ１２３は、破壊されることなく保護される。
【００３１】
このように、本実施形態によれば、ＰＭＯＳトランジスタ１２３と抵抗素子１４０との間に高耐圧のＰＭＯＳトランジスタ１５０を挿入し、電源電圧ＶＤＤの高さに応じて、ＰＭＯＳトランジスタ１５０のゲートに適切な電圧を供給することにより、ＰＭＯＳトランジスタ１２３を高耐圧としなくても、ＰＭＯＳトランジスタ１２３のソース・ドレイン間の電圧をその耐圧以下にすることができる。よって、ＰＭＯＳトランジスタ１２３として高耐圧のＰＭＯＳトランジスタを使用する必要がなくなる。
【００３２】
電源電圧ＶＤＤが高電圧であると、ＰＭＯＳトランジスタ１５０のソース・ドレイン間には高い電圧がかかることになるため、ＰＭＯＳトランジスタ１５０としては高耐圧のＰＭＯＳトランジスタを用いる必要があるが、ＰＭＯＳトランジスタ１５０のゲートには、制御電圧生成回路から常に電圧が供給されているため、ＰＭＯＳトランジスタ１５０のゲート容量は大きいものの、動作速度の低下にはつながらない。
【００３３】
したがって、本実施形態によれば、電源電圧ＶＤＤが高い電圧であっても確実に動作でき、かつ高速動作が可能な電流センス回路を実現することができる。
【００３４】
次に、図２を参照して、図１の電流センス回路１００における制御電圧生成回路１６０の具体例について説明する。図２において、図１に電流センス回路１００と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
【００３５】
図２に示すように、本具体例の制御電圧生成回路１６０は、インピーダンス素子２１と定電流回路２２とを備えて構成されている。
【００３６】
インピーダンス素子２１と定電流回路２２とは、電流検出部１１０の出力端Ｔ１１と接地端子１０２との間に直列に接続されており、両者の接続ノードＮＣに生成される電圧がＰＭＯＳトランジスタ１５０のゲートに供給される制御電圧ＶＣＯＮＴとなる。
【００３７】
かかる構成によれば、制御電圧生成回路１６０は、インピーダンス素子２１が出力端Ｔ１１の電圧を入力として受けて制御電圧ＶＣＯＮＴを生成することから、高電圧である電源電圧ＶＤＤとの差が比較的小さい上述のような制御電圧ＶＣＯＮＴを容易に生成することができる。
【００３８】
次に、図３を参照して、図２の制御電圧生成回路１６０におけるインピーダンス素子２１と定電流回路２２の具体例について説明する。図３において、図１および図２に示す電流センス回路１００と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
【００３９】
図３に示すように、本具体例の制御電圧生成回路１６０におけるインピーダンス素子２１は、電流検出部１１０の出力端Ｔ１１と接続ノードＮＣとの間にダイオード接続されたＰＭＯＳトランジスタ２１１〜２１ｎがｎ個直列接続されて構成されている。ＰＭＯＳトランジスタ２１１〜２１ｎの数は、電源電圧ＶＤＤの電圧値、ＰＭＯＳトランジスタ１２３のソース・ドレイン耐圧、およびＰＭＯＳトランジスタ１５０の閾値電圧の絶対値に応じて決定することができる。例えば、上述の例のように、電源電圧ＶＤＤが１２Ｖ、ＰＭＯＳトランジスタ１２３のソース・ドレイン耐圧が４Ｖ、ＰＭＯＳトランジスタ１５０の閾値電圧の絶対値が１Ｖである場合において、インピーダンス素子２１を構成するダイオード接続されたＰＭＯＳトランジスタ一つの電圧降下が１Ｖであれば、五つのダイオード接続されたＰＭＯＳトランジスタ２１１〜２１５によりインピーダンス素子２１を構成すればよい。これにより、制御電圧ＶＣＯＮＴを電源電圧ＶＤＤ１２Ｖより５Ｖ低い７Ｖとし、ＰＭＯＳトランジスタ１２３のドレインの電圧ＶＣＬＭＰを８Ｖとすることができる。
【００４０】
また、本具体例の制御電圧生成回路１６０における定電流回路２２は、図３の示すように、接続ノードＮＣと接地端子１０２との間に直列に接続されたスイッチ２２１および定電流源２２２と、接続ノードＮＣと接地端子１０２との間に接続された定電流源２２３とによって構成されている。そして、定電流源２２３の電流値が定電流源２２２の電流値よりも非常に小さく設定されている。
【００４１】
以下、本具体例の停電流回路２２の動作について説明する、
【００４２】
入力端子１０１から抵抗素子１１１へ電流Ｉｓが入力され、これをセンスする通常動作時においては、スイッチ２２１をオンにする。この場合、接続ノードＮＣの電圧の電圧値は、定電流源２２２と定電流源２２３との合計の電流値によって決定される。そのため、この合計の電流値は、接続ノードＮＣの電圧が上記所定の制御電圧ＶＣＯＮＴとなる電流値に設定しておく。
【００４３】
入力電流のセンスを行わない動作停止時においては、スイッチ２２１をオフにする。この場合、接続ノードＮＣの電圧の電圧値は、定電流源２２３の電流値によってのみ決定される。この定電流源２２３の電流値は、高耐圧ＰＭＯＳトランジスタ１５０のゲートが充電可能となるだけの小さな電流値に設定しておく。
【００４４】
このように、本具体例の定電流回路２２では、スイッチ２２１の状態によって、接続ノードＮＣの電圧値を決定するための電流値を切り替え可能としている。すなわち、動作停止時には定電流源２２３によりあらかじめ高耐圧ＰＭＯＳトランジスタ１５０のゲート容量を充電しておけるだけの小さい電流を流しておき、通常動作を開始する電流センス回路１００の起動時に、スイッチ２２１により定電流源２２２を接続することによって、所定の制御電圧ＶＣＯＮＴを生成するのに必要な電流値を得るようにしている。これにより、電流センス回路１００の起動速度を確保しつつ、動作停止時の消費電流を削減することが可能となる。
【００４５】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
【００４６】
例えば、上記実施形態においては、高耐圧のＰＭＯＳトランジスタ１５０のゲートに入力される制御電圧ＶＣＯＮＴを制御電圧生成回路１６０により生成している例を示したが、これに限らず、制御電圧ＶＣＯＮＴを外部端子から直接入力するように構成しても構わない。
【００４７】
また、上記実施形態においては、いずれのＭＯＳトランジスタもＰＭＯＳトランジスタを用いて構成した例を示したが、全てＮＭＯＳトランジスタに置き換えるとともに、入力端子１０１、接地端子１０２、その他の接続関係を反転させた構成とすることも可能である。
【符号の説明】
【００４８】
１００、４００  電流センス回路
１０１、４０１  入力端子
１０２、４０２  接地端子
１０３、４０３  出力端子
１１０、４１０  電流検出部
Ｔ１１、Ｔ１２  出力端
１１１、１１２、１１３、１４０、４１１、４１２、４１３、４４０  抵抗素子
１２１、１２２、１２３、１５０、２１１〜２１ｎ、４２１、４２２、４２３  ＰＭＯＳトランジスタ
１３１、１３２、２２２、２２３、４３１、４３２  定電流源
１６０  制御電圧生成回路
２１  インピーダンス素子
２２  定電流回路
ＮＣ  接続ノード
２２１  スイッチ
【図１】
2020148465.tif 000003
【図２】
2020148465.tif 000004
【図３】
2020148465.tif 000005
【図４】
2020148465.tif 000006