(57)【要約】【課題】酸化物半導体を活性層に用いた薄膜トランジスタにおいて、活性層を形成する酸化物半導体領域の組成や膜質や界面などの変化を防ぎ、薄膜トランジスタの電気的特性を安定させることを課題の一とする。【解決手段】第１の酸化物半導体領域を活性層として用いた薄膜トランジスタにおいて、第１の酸化物半導体領域と薄膜トランジスタの保護絶縁層との間に、第１の酸化物半導体より導電率が低い第２の酸化物半導体領域を形成することによって、第２の酸化物半導体領域は第１の酸化物半導体領域の保護層として機能するので、第１の酸化物半導体領域の組成の変化や膜質の劣化を防ぎ、薄膜トランジスタの電気的特性を安定させることができる。【選択図】図１
2020170852.tif 000002
【特許請求の範囲】
【請求項１】
基板上のゲート電極層と、
ゲート絶縁層を介して前記ゲート電極層と重なる酸化物半導体層と、
第１の層を介して前記酸化物半導体層と重なるソース電極層と、
第２の層を介して前記酸化物半導体層と重なるドレイン電極層と、
前記酸化物半導体層の上面、前記ソース電極層の上面、前記ドレイン電極層の上面と接する絶縁層と、を有し、
前記ソース電極層及び前記ドレイン電極層は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムのうち少なくともいずれか一を有し、
前記第１の層及び前記第２の層は、マグネシウム、アルミニウム、チタンのうち少なくともいずれか一を有し、
前記酸化物半導体層は第１の酸化物半導体層と、前記第１の酸化物半導体層上の第２の酸化物半導体層とを有し、
前記第１の酸化物半導体層は前記第２の酸化物半導体層より導電率が大きい、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体を用いる半導体装置と、該半導体装置を用いた表示装置及びそれ
らの作製方法に関する。
【背景技術】
【０００２】
近年、液晶ディスプレイに代表される液晶表示装置が広く普及していきている。液晶ディ
スプレイとしては、各画素に薄膜トランジスタ（ＴＦＴ）が設けられたアクティブマトリ
クス型のものがよく用いられている。アクティブマトリクス型液晶ディスプレイの薄膜ト
ランジスタには、活性層としてアモルファスシリコンや多結晶シリコン用いられる。アモ
ルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いが、大型ガラス基
板のような大面積基板にも容易に形成することができる。一方、多結晶シリコンを用いた
薄膜トランジスタは電界効果移動度が高いが、レーザアニール等の結晶化工程が必要なの
で、大型ガラス基板のような大面積基板に形成するには膨大な時間がかかる。
【０００３】
これに対し、上記のようなシリコン材料に代わって、酸化物半導体を用いて薄膜トランジ
スタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸
化物半導体層として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トラン
ジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特
許文献２で開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述の酸化物半導体層の電気的特性は、酸化物半導体層の組成や膜質や界面などに大きく
影響を受ける。そして酸化物半導体層の組成や膜質や界面などは、大気中への暴露や不純
物を含む膜との接触により、容易に変化し得る。
【０００６】
大気中の酸素や水分が薄膜トランジスタの酸化物半導体層に侵入するのを防ぐために、酸
化物半導体層上にシリコンを主成分とする酸化物（酸化シリコン）や窒化物（窒化シリコ
ン）などからなる保護絶縁層が形成されている。
【０００７】
しかし、シリコンを主成分とする保護絶縁層の形成だけでは、酸化物半導体層の組成や膜
質や界面などを安定化させるには不十分である。
【０００８】
また、酸化物半導体層をパターニングする際に形成されるレジストマスクやレジスト剥離
溶液が酸化物半導体層に接触することによっても、酸化物半導体層の膜質や組成が変化す
る恐れがある。
【０００９】
以上のように、酸化物半導体層の組成や膜質や界面などの変化に伴い、酸化物半導体層を
用いた薄膜トランジスタの電気的特性も変化するという問題がある。
【課題を解決するための手段】
【００１０】
本発明の一態様は、薄膜トランジスタを形成するにあたって、活性層として第１の酸化物
半導体領域を用い、第１の酸化物半導体領域と薄膜トランジスタの保護絶縁層との間に、
第１の酸化物半導体領域より導電率が低く、第１の酸化物半導体領域の保護層として機能
する第２の酸化物半導体領域を形成することを要旨とする。
【００１１】
本発明の一態様は、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上
にソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に第１の酸化
物半導体領域と、第１の酸化物半導体領域上に第２の酸化物半導体領域とを有し、第１の
酸化物半導体領域の一部は、ソース電極層とドレイン電極層の間で、ゲート絶縁層と、ソ
ース電極層及びドレイン電極層の側面部と接し、第２の酸化物半導体領域の導電率は、第
１の酸化物半導体領域の導電率より小さく、第１の酸化物半導体領域とソース電極層及び
ドレイン電極層とは電気的に接続することを特徴とする半導体装置である。
【００１２】
本発明の他の一態様は、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁
層上にソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上にｎ型の
導電型を有するバッファ層と、ｎ型の導電型を有するバッファ層上に第１の酸化物半導体
領域と、第１の酸化物半導体領域上に第２の酸化物半導体領域とを有し、第１の酸化物半
導体領域の一部は、ソース電極層とドレイン電極層の間で、ゲート絶縁層と、ソース電極
層及びドレイン電極層の側面部と接し、バッファ層のキャリア濃度は、第１の酸化物半導
体領域のキャリア濃度より高く、第２の酸化物半導体領域の導電率は、第１の酸化物半導
体領域の導電率より小さく、バッファ層の導電率は、第１の酸化物半導体領域及び第２の
酸化物半導体領域の導電率より高く、第１の酸化物半導体領域とソース電極層及びドレイ
ン電極層の上面とはバッファ層を介して電気的に接続することを特徴とする半導体装置で
ある。
【００１３】
本発明の他の一態様は、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁
層上にソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に酸化物
半導体層とを有し、酸化物半導体層の一部は、ソース電極層とドレイン電極層の間で、ゲ
ート絶縁層と、ソース電極層及びドレイン電極層の側面部と接し、酸化物半導体層はイン
ジウム、ガリウム、亜鉛またはスズのうち少なくとも一つを含む酸化物半導体層であり、
酸化物半導体層の一部は、絶縁層を介してソース電極層及びドレイン電極層の側面部と接
し、酸化物半導体層とソース電極層及びドレイン電極層とは電気的に接続することを特徴
とする半導体装置である。
【００１４】
なお、第１の酸化物半導体領域、第２の酸化物半導体領域及びバッファ層はインジウム、
ガリウム、亜鉛またはスズのうち少なくとも一つを含むことが好ましい。また、第２の酸
化物半導体領域の酸素空孔欠陥密度は、第１の酸化物半導体領域の酸素空孔欠陥密度より
小さいことが好ましい。また、第１の酸化物半導体領域と第２の酸化物半導体領域が異な
る酸化物半導体層として形成されてもよいし、同一の酸化物半導体層に形成されてもよい
。
【００１５】
なお、第２の酸化物半導体領域の導電率は、１．０×１０−８Ｓ／ｃｍ以下であることが
好ましい。また、バッファ層のキャリア濃度は、１×１０１８／ｃｍ３以上であることが
好ましい。
【００１６】
また、第１の酸化物半導体領域の一部は、酸化膜を介してソース電極層及びドレイン電極
層の側面部と接することが好ましい。また、酸化膜は、熱酸化、酸素プラズマ処理または
オゾン水処理によって形成されることが好ましい。
【００１７】
また、第１の酸化物半導体領域の一部は、サイドウォール絶縁層を介してソース電極層及
びドレイン電極層の側面部と接することが好ましい。また、サイドウォール絶縁層は、シ
リコン膜、酸化シリコン膜、窒化酸化シリコン膜または酸化窒化シリコン膜で形成される
ことが好ましい。
【００１８】
本発明の他の一態様は、基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁層
を形成し、ゲート絶縁層上に導電膜を成膜し、導電膜をエッチングしてソース電極層及び
ドレイン電極層を形成し、ゲート絶縁層、ソース電極層及びドレイン電極層上に第１の酸
化物半導体膜をスパッタ法によって成膜し、第１の酸化物半導体膜上に第２の酸化物半導
体膜をスパッタ法によって成膜し、第１の酸化物半導体膜及び第２の酸化物半導体膜をエ
ッチングして第１の酸化物半導体領域及び第２の酸化物半導体領域を形成し、第１の酸化
物半導体領域の一部が、ソース電極層とドレイン電極層の間で、ゲート絶縁層と、ソース
電極層及びドレイン電極層の側面部と接するように第１の酸化物半導体領域を設け、第２
の酸化物半導体膜の成膜時の酸素ガス流量の比率を、第１の酸化物半導体膜の成膜時の酸
素ガス流量の比率より多くすることを特徴とする半導体装置の作製方法である。
【００１９】
なお、第１の酸化物半導体膜及び第２の酸化物半導体膜が、インジウム、ガリウム、亜鉛
またはスズのうち少なくとも一つを含むことが好ましい。また、第１の酸化物半導体膜と
第２の酸化物半導体膜を、酸素ガスの流量を増やしながら一括して成膜してもよい。また
、第１の酸化物半導体膜の成膜時の酸素ガス流量の比率を７０体積％未満とし、第２の酸
化物半導体膜の成膜時の酸素ガス流量の比率を７０体積％以上とすることが好ましい。
【００２０】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
【００２１】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【発明の効果】
【００２２】
本発明の一態様は、第１の酸化物半導体領域を活性層として用いた薄膜トランジスタにお
いて、第１の酸化物半導体領域と薄膜トランジスタの保護絶縁層との間に、第１の酸化物
半導体より導電率が低く、保護層として機能する第２の酸化物半導体領域を形成すること
によって、第２の酸化物半導体領域は、第１の酸化物半導体領域の組成の変化や膜質の劣
化を防ぎ、薄膜トランジスタの電気的特性を安定させることができる。
【００２３】
該薄膜トランジスタを表示装置の画素部及び駆動回路部に用いることによって、電気特性
が高く信頼性のよい表示装置を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一態様に係る半導体装置を説明する図。
【図２】本発明の一態様に係る半導体装置の作製方法を説明する図。
【図３】本発明の一態様に係る半導体装置の作製方法を説明する図。
【図４】本発明の一態様に係る半導体装置の作製方法を説明する図。
【図５】本発明の一態様に係る半導体装置の作製方法を説明する図。
【図６】本発明の一態様に係る半導体装置の作製方法を説明する図。
【図７】本発明の一態様に係る半導体装置の作製方法を説明する図。
【図８】本発明の一態様に係る半導体装置を説明する図。
【図９】本発明の一態様に係る半導体装置を説明する図。
【図１０】本発明の一態様に係る半導体装置を説明する図。
【図１１】本発明の一態様に係る半導体装置の作製方法を説明する図。
【図１２】酸化物半導体層の導電率を測定した結果を表すグラフ。
【図１３】本発明の一態様に係る半導体装置を説明する図。
【図１４】半導体装置のブロック図を説明する図。
【図１５】信号線駆動回路の構成を説明する図。
【図１６】信号線駆動回路の動作を説明するタイミングチャート。
【図１７】信号線駆動回路の動作を説明するタイミングチャート。
【図１８】シフトレジスタの構成を説明する図。
【図１９】図１８に示すフリップフロップの接続構成を説明する図。
【図２０】本発明の一態様に係る半導体装置の画素等価回路を説明する図。
【図２１】本発明の一態様に係る半導体装置を説明する図。
【図２２】本発明の一態様に係る半導体装置を説明する図。
【図２３】本発明の一態様に係る半導体装置を説明する図。
【図２４】本発明の一態様に係る半導体装置を説明する図。
【図２５】電子ペーパーの使用形態の例を説明する図。
【図２６】電子書籍の一例を示す外観図。
【図２７】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図２８】遊技機の例を示す外観図。
【図２９】携帯電話機の一例を示す外観図。
【図３０】本発明の一態様に係る半導体装置を説明する図。
【発明を実施するための形態】
【００２５】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
【００２６】
（実施の形態１）
本実施の形態では、薄膜トランジスタの構造について、図１を用いて説明する。
【００２７】
本実施の形態のボトムゲート構造の薄膜トランジスタを図１に示す。図１（Ａ）は断面図
であり、図１（Ｂ）は平面図である。図１（Ａ）は、図１（Ｂ）における線Ａ１−Ａ２の
断面図となっている。
【００２８】
図１に示す薄膜トランジスタには、基板１００上にゲート電極層１０１が設けられ、ゲー
ト電極層１０１上にゲート絶縁層１０２が設けられ、ゲート絶縁層１０２上にソース電極
層又はドレイン電極層１０５ａ、１０５ｂが設けられ、ゲート絶縁層１０２と、ソース電
極層又はドレイン電極層１０５ａ、１０５ｂ上に第１の酸化物半導体領域１０３が設けら
れ、第１の酸化物半導体領域１０３上に、第１の酸化物半導体領域１０３より導電率の低
い第２の酸化物半導体領域１０４が設けられている。なお、第１の酸化物半導体領域１０
３と第２の酸化物半導体領域１０４は、同一の酸化物半導体層中に一緒に形成されてもよ
いし、異なる酸化物半導体層として別々に形成されてもよい。また、第１の酸化物半導体
領域１０３と第２の酸化物半導体領域１０４の間に、導電率が段階的又は連続的に変化す
る酸化物半導体の中間領域が存在してもよい。また、酸化物半導体中間領域は、第１の酸
化物半導体領域１０３及び第２の酸化物半導体領域１０４と、同一の酸化物半導体層中に
一緒に形成されてもよいし、異なる酸化物半導体層として別々に形成されてもよい。
【００２９】
ゲート電極層１０１は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タ
ングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分
とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で
形成する。アルミニウムや銅などの低抵抗導電性材料で形成するのが望ましいが、耐熱性
が低い、または腐食しやすいという問題点があるので耐熱性導電性材料と組み合わせて用
いるのが好ましい。耐熱性導電性材料としては、モリブデン、チタン、クロム、タンタル
、タングステン、ネオジム、スカンジウム等を用いる。
【００３０】
例えば、ゲート電極層１０１の積層構造としては、アルミニウム層上にモリブデン層が積
層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層
上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデ
ン層とを積層した二層構造とすることが好ましい。３層の積層構造としては、タングステ
ン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウム
とチタンの合金層と、窒化チタン層またはチタン層とを積層した構造とすることが好まし
い。
【００３１】
第１の酸化物半導体領域１０３及び第２の酸化物半導体領域１０４を形成する酸化物半導
体層としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体を用
いるのが好ましく、特にＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いるのが好ましい。な
お、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコ
バルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、
Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が
含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他
に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含ま
れているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記さ
れる構造の酸化物半導体のうち、Ｍとして少なくともＧａを含む構造の酸化物半導体をＩ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体と呼び、該薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜
とも呼ぶ。
【００３２】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の結晶構造は、アモルファス構造がＸＲＤ（Ｘ線回折
）の分析では観察される。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、スパッタ法で成
膜した後、２００℃〜５００℃、代表的には３００〜４００℃で１０分〜１００分熱処理
を行っている。
【００３３】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を薄膜トランジスタの活性層として用いることにより
、ゲート電圧±２０Ｖにおいて、オンオフ比が１０９以上、移動度が１０以上の電気的特
性を有する薄膜トランジスタを作製することができる。
【００３４】
ただし、第１の酸化物半導体領域１０３及び第２の酸化物半導体領域１０４を形成する酸
化物半導体層は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層
に限られるものではなく、インジウム、ガリウム、亜鉛またはスズのうち少なくとも一つ
を含めばよい。例えば、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ）、酸化インジウム亜鉛（
ＩＺＯ）、酸化インジウムスズ（ＩＴＯ）、酸化珪素を含む酸化インジウムスズ（ＩＴＳ
Ｏ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）等からなる酸化物半導体層を用いてもよい
。
【００３５】
また、第１の酸化物半導体領域１０３の一部が、ソース電極層又はドレイン電極層１０５
ａ、１０５ｂの間で、ゲート絶縁層１０２と、ソース電極層又はドレイン電極層１０５ａ
、１０５ｂの側面部と接するように、第１の酸化物半導体領域１０３は設けられている。
第１の酸化物半導体領域１０３の厚さは、１０ｎｍ〜３００ｎｍとし、好ましくは２０ｎ
ｍ〜１００ｎｍとする。
【００３６】
第１の酸化物半導体領域１０３の導電率は１．０×１０−８Ｓ／ｃｍ以上であることが好
ましい。また、第１の酸化物半導体領域１０３の導電率は１．０×１０−３Ｓ／ｃｍ未満
であることが好ましい。第１の酸化物半導体領域１０３のキャリア濃度範囲は１×１０１
７／ｃｍ３未満（より好ましくは１×１０１１／ｃｍ３以上）が好ましい。第１の酸化物
半導体領域１０３のキャリア濃度範囲が上記の範囲を超えると、薄膜トランジスタがノー
マリーオンとなる恐れがある。
【００３７】
また、第１の酸化物半導体領域１０３中のナトリウム濃度は５×１０１９／ｃｍ３以下と
し、好ましくは、１×１０１８／ｃｍ３以下とする。
【００３８】
第２の酸化物半導体領域１０４は、第１の酸化物半導体領域１０３より導電率が小さいも
のとし、第２の酸化物半導体領域１０４の導電率は１．０×１０−８Ｓ／ｃｍより小さい
ことが好ましい。また、第２の酸化物半導体領域１０４は、第１の酸化物半導体領域１０
３より酸素空孔欠陥密度が小さいことが好ましい。酸化物半導体中の酸素空孔欠陥が酸化
物半導体の導電率に寄与するからである。また、第２の酸化物半導体領域１０４の厚さは
５ｎｍ以上１０００ｎｍ以下が好ましく、１０ｎｍ以上１００ｎｍ以下だとさらに好まし
い。
【００３９】
第１の酸化物半導体領域１０３のスパッタ成膜における成膜ガス全体に対する酸素ガス流
量の比率よりも、第２の酸化物半導体領域１０４のスパッタ成膜における成膜ガス全体に
対する酸素ガス流量の比率を大きくすることによって、第１の酸化物半導体領域１０３よ
り第２の酸化物半導体領域１０４の酸素空孔欠陥密度を減少させ、導電率を小さくするこ
とができる。第２の酸化物半導体領域１０４の成膜条件は、成膜ガス全体に対する酸素ガ
ス流量の比率を７０体積％以上とするのが好ましい。また、第１の酸化物半導体領域１０
３の成膜条件は、成膜ガス全体に対する酸素ガスの比率を７０体積％未満とするのが好ま
しい。
【００４０】
第１の酸化物半導体領域１０３と第２の酸化物半導体領域１０４は、連続的に形成するこ
とができるので、表示装置作製の効率化を図り、生産性を向上することができる。また、
第１の酸化物半導体領域１０３と第２の酸化物半導体領域１０４を連続的に成膜すること
によって、第１の酸化物半導体領域１０３の上面を大気にさらすことなく、第１の酸化物
半導体領域１０３のパターニングを行うことができる。
【００４１】
また、第１の酸化物半導体領域１０３と第２の酸化物半導体領域１０４を酸素ガスの流量
を増やしながら一括して成膜することによって、第１の酸化物半導体領域１０３と第２の
酸化物半導体領域１０４の導電率を連続的に変化させることもできる。
【００４２】
第１の酸化物半導体領域１０３は、薄膜トランジスタの活性層として機能する。一方、第
１の酸化物半導体領域１０３より導電率の低い第２の酸化物半導体領域１０４は、第１の
酸化物半導体領域１０３の大気中への曝露や、酸化物半導体の組成や膜質を変質させる不
純物を含む膜との接触を防ぐ保護層として機能する。よって、チャネル形成領域を有し、
薄膜トランジスタの電気的特性を決定する第１の酸化物半導体領域１０３は、組成や膜質
の類似する第２の酸化物半導体領域１０４と接するので、不純物による組成や膜質や界面
などの変化を防ぐことができる。また、保護層として機能する第２の酸化物半導体領域１
０４は、酸化物半導体の組成や膜質を変質させる不純物を含む膜と接するが、第１の酸化
物半導体領域１０３より導電率が低いので、薄膜トランジスタの電気的特性には影響を及
ぼさない。
【００４３】
以上より、第１の酸化物半導体領域を活性層として用いた薄膜トランジスタにおいて、第
１の酸化物半導体領域と薄膜トランジスタの保護絶縁層との間に、第１の酸化物半導体領
域より導電率が低く、保護層として機能する第２の酸化物半導体領域を形成することで、
第１の酸化物半導体領域の組成の変化や膜質の劣化を防ぎ、薄膜トランジスタの電気的特
性を安定させることができる。
【００４４】
ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、第１の導電膜１１２ａ、１１２
ｂ、第２の導電膜１１３ａ、１１３ｂ、第３の導電膜１１４ａ、１１４ｂからなる３層構
造となっている。第１の導電膜１１２ａ、１１２ｂ〜第３の導電膜１１４ａ、１１４ｂの
材料としては、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステ
ン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合
金材料、またはこれらの金属材料を成分とする窒化物を用いることができる。アルミニウ
ムや銅などの低抵抗導電性材料で形成するのが望ましいが、耐熱性が低い、または腐食し
やすいという問題点があるので耐熱性導電性材料と組み合わせて用いるのが好ましい。耐
熱性導電性材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオ
ジム、スカンジウム等を用いる。
【００４５】
例えば、第１の導電膜１１２ａ、１１２ｂ及び第３の導電膜１１４ａ、１１４ｂに耐熱性
導電性材料であるチタンを用い、第２の導電膜１１３ａ、１１３ｂに低抵抗である、ネオ
ジムを含むアルミニウム合金を用いるのが好ましい。このような構成にすることで、アル
ミニウムの低抵抗性を活かしつつ、ヒロックの発生を低減することができる。なお、本実
施の形態では、ソース電極層又はドレイン電極層１０５ａ、１０５ｂを第１の導電膜１１
２ａ、１１２ｂ、第２の導電膜１１３ａ、１１３ｂ、第３の導電膜１１４ａ、１１４ｂか
らなる３層構造としたが、これに限られることはなく、単層構造としてもよいし、２層構
造としてもよいし、４層以上の構造としてもよい。
【００４６】
以上のような構成とすることによって、第１の酸化物半導体領域を活性層として用いた薄
膜トランジスタにおいて、第１の酸化物半導体領域と薄膜トランジスタの保護絶縁層との
間に、第１の酸化物半導体領域より導電率が低く、保護層として機能する第２の酸化物半
導体領域を形成することで、第１の酸化物半導体領域の組成の変化や膜質の劣化を防ぎ、
薄膜トランジスタの電気的特性を安定させることができる。
【００４７】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
【００４８】
（実施の形態２）
本実施の形態では、実施の形態１で示した薄膜トランジスタを含む表示装置の作製工程に
ついて、図２乃至図９を用いて説明する。図２と図３は断面図で、図４乃至図７は平面図
となっており、図４乃至図７の線Ａ１−Ａ２及び線Ｂ１−Ｂ２は、図２及び図３の断面図
に示す線Ａ１−Ａ２、線Ｂ１−Ｂ２に対応している。
【００４９】
まず、基板１００を準備する。基板１００は、バリウムホウケイ酸ガラス、アルミノホウ
ケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で
作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えう
る耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金など
の金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板１００の大きさは、３２
０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×
７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、７３０ｍｍ×９２０ｍｍ、１０００ｍｍ×１２０
０ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１
８００ｍｍ、１９００ｍｍ×２２００ｍｍ、２１６０ｍｍ×２４６０ｍｍ、２４００ｍｍ
×２８００ｍｍ、又は２８５０ｍｍ×３０５０ｍｍ等を用いることができる。
【００５０】
また基板１００上に下地膜として絶縁膜を形成してもよい。下地膜としては、ＣＶＤ法や
スパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、または
窒化酸化シリコン膜の単層、又は積層で形成すればよい。基板１００としてガラス基板の
ような可動イオンを含有する基板を用いる場合、下地膜として窒化シリコン膜、窒化酸化
シリコン膜などの窒素を含有する膜を用いることで、可動イオンが酸化物半導体層に侵入
することを防ぐことができる。
【００５１】
次に、ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１を
形成するための導電膜をスパッタ法や真空蒸着法で基板１００全面に成膜する。次いで、
第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要
な部分を除去して配線及び電極（ゲート電極層１０１を含むゲート配線、容量配線１０８
、及び第１の端子１２１）を形成する。このとき段切れ防止のために、少なくともゲート
電極層１０１の端部にテーパー形状が形成されるようにエッチングするのが好ましい。こ
の段階での断面図を図２（Ａ）に示した。なお、この段階での平面図が図４に相当する。
【００５２】
ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、
実施の形態１で示した導電性材料を用いて単層又は積層で形成することができる。
【００５３】
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１
０２はＣＶＤ法やスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。
【００５４】
例えば、ゲート絶縁層１０２としてＣＶＤ法やスパッタ法により酸化シリコン膜を用い、
１００ｎｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に
限定されるものでなく、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸
化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層
または積層構造として形成しても良い。
【００５５】
また、ゲート絶縁層１０２として、有機シランガスを用いたＣＶＤ法により酸化シリコン
層を形成することも可能である。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学
式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、
テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキ
サン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（Ｓｉ
Ｈ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等
のシリコン含有化合物を用いることができる。
【００５６】
また、ゲート絶縁層１０２として、アルミニウム、イットリウム、又はハフニウムの酸化
物、窒化物、酸化窒化物、又は窒化酸化物の一種又はそれらの化合物を少なくとも２種以
上含む化合物を用いることもできる。
【００５７】
なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の
数が多い物質のことを指し、窒化酸化物とは、その組成として、酸素原子より窒素原子の
数が多い物質のことを指す。例えば、酸化窒化シリコン膜とは、その組成として、窒素原
子よりも酸素原子の数が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ
Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（Ｈ
ＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場
合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが
２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化
酸化シリコン膜とは、その組成として、酸素原子より窒素原子の数が多く、ＲＢＳ及びＨ
ＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５
原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものを
いう。但し、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原
子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるも
のとする。
【００５８】
次いで、第２のフォトリソグラフィ工程を行い、ゲート絶縁層１０２上にレジストマスク
を形成し、エッチングにより不要な部分を除去してゲート電極層１０１と同じ材料の配線
や電極層に達するコンタクトホールをゲート絶縁層１０２に形成する。このコンタクトホ
ールは後に形成する導電膜と直接接続するために設ける。例えば、端子部の第１の端子１
２１と電気的に接続する端子を形成する場合にコンタクトホールを形成する。
【００５９】
次に、ゲート絶縁層１０２上に金属材料からなる第１の導電膜１１２、第２の導電膜１１
３、第３の導電膜１１４をスパッタ法や真空蒸着法で成膜する。この段階での断面図を図
２（Ｂ）に示す。
【００６０】
第１の導電膜１１２、第２の導電膜１１３、第３の導電膜１１４の材料としては、実施の
形態１で示した導電性材料を用いて単層又は積層で形成することができる。本実施の形態
では、第１の導電膜１１２及び第３の導電膜１１４として耐熱性導電性材料であるチタン
を用い、第２の導電膜１１３としてネオジムを含むアルミニウム合金を用いる。このよう
な構成にすることで、アルミニウムの低抵抗性を活かしつつ、ヒロックの発生を低減する
ことができる。
【００６１】
次に、第３のフォトリソグラフィ工程を行い、レジストマスク１３１を形成し、エッチン
グにより不要な部分を除去してソース電極層又はドレイン電極層１０５ａ、１０５ｂ、及
び接続電極１２０を形成する。この際のエッチング方法としてウェットエッチングまたは
ドライエッチングを用いる。例えば、第１の導電膜１１２及び第３の導電膜１１４にチタ
ンを、第２の導電膜１１３にネオジムを含むアルミニウム合金を用いる場合には、過酸化
水素水、加熱塩酸、またはフッ化アンモニウムを含む硝酸水溶液をエッチャントに用いて
ウェットエッチングすることができる。例えば、ＫＳＭＦ―２４０（関東化学社製）を用
いて、第１の導電膜１１２〜第３の導電膜１１４を一括でエッチングすることができる。
【００６２】
また、第１の導電膜１１２〜第３の導電膜１１４のエッチングを過酸化水素水、加熱塩酸
またはフッ化アンモニウムを含む硝酸水溶液をエッチャントとするエッチングで一度に行
うことができるため、ソース電極層又はドレイン電極層１０５ａ、１０５ｂの各導電膜の
端部は一致し、連続的な構造とすることができる。また、ソース電極層又はドレイン電極
層１０５ａ、１０５ｂの端部をテーパー状にエッチングすることで、第１の酸化物半導体
領域１０３の被覆性を向上し、段差形状による第１の酸化物半導体領域１０３の段切れを
防ぐことができる。この段階での断面図を図２（Ｃ）に示す。なお、この段階での平面図
が図５に相当する。
【００６３】
また、この第３のフォトリソグラフィ工程において、ソース電極層又はドレイン電極層１
０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子
１２２はソース配線（ソース電極層又はドレイン電極層１０５ａ、１０５ｂを含むソース
配線）と電気的に接続されている。
【００６４】
また、端子部において、接続電極１２０は、ゲート絶縁層１０２に形成されたコンタクト
ホールを介して端子部の第１の端子１２１と直接接続される。
【００６５】
次に、ゲート絶縁層１０２、ソース電極層又はドレイン電極層１０５ａ、１０５ｂに表面
処理を行う。表面処理としては、不活性ガス又は反応性ガスを用いたプラズマ処理等を行
うことができる。
【００６６】
レジストマスク１３１を除去した後、基板１００が設置されたチャンバー内でアルゴンガ
スを導入してプラズマを発生させて逆スパッタを行い、ゲート絶縁層１０２の表面に付着
している不純物を除去する。また、逆スパッタを行うことにより、ゲート絶縁層１０２表
面の平坦性を向上させることもできる。この段階での断面図を図２（Ｄ）に示す。逆スパ
ッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用
いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴ
ン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水
素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４
などを加えた雰囲気で行ってもよい。逆スパッタ処理後、大気に曝すことなく第１の酸化
物半導体膜を成膜することによって、ゲート絶縁層１０２と第１の酸化物半導体領域１０
３の界面にゴミや水分が付着するのを防ぐことができる。
【００６７】
次に、第１の酸化物半導体領域１０３及び第２の酸化物半導体領域１０４を形成する酸化
物半導体膜を成膜する。本実施の形態では、第１の酸化物半導体領域１０３と第２の酸化
物半導体領域１０４とを異なる酸化物半導体層で形成する。まず、ゲート絶縁層１０２上
に、第１の酸化物半導体領域１０３を形成するための第１の酸化物半導体膜を、スパッタ
法を用いてアルゴンなどの希ガスと酸素ガスの雰囲気下で成膜する。第１の酸化物半導体
膜としては、実施の形態１で示した酸化物半導体を用いることができ、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系酸化物半導体を用いるのが好ましい。第１の酸化物半導体膜の具体的な成膜条件例
としては、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２
Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１
７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、成膜ガスＡｒ：Ｏ２＝５０：
５（ｓｃｃｍ）、成膜温度を室温としてスパッタ成膜を行う。また、ターゲットとしては
、Ｉｎ２Ｏ３を含む直径８インチの円盤上にペレット状のＧａ２Ｏ３とＺｎＯを配置する
ようにしてもよい。なお、パルス直流（ＤＣ）電源を用いると、ゴミを軽減でき、膜厚分
布も均一となるために好ましい。第１の酸化物半導体膜の膜厚は、１０ｎｍ〜３００ｎｍ
とし、好ましくは２０ｎｍ〜１００ｎｍとする。
【００６８】
次いで、大気に曝すことなく、第２の酸化物半導体領域１０４を形成するための第２の酸
化物半導体膜を、スパッタ法を用いてアルゴンなどの希ガスと酸素ガスの雰囲気下で成膜
する。第２の酸化物半導体膜としては、実施の形態１で示した酸化物半導体を用いること
ができ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いるのが好ましい。第１の酸化物半導
体膜の成膜後、大気に曝すことなく第２の酸化物半導体膜を成膜することによって、第１
の酸化物半導体領域１０３と第２の酸化物半導体領域１０４の界面にゴミや水分が吸着し
、第１の酸化物半導体領域１０３の膜質や組成が変化するのを防ぐことができる。第２の
酸化物半導体膜の具体的な成膜条件例としては、直径８インチのＩｎ、Ｇａ、及びＺｎを
含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて
、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．
５ｋＷ、成膜ガスＡｒ：Ｏ２＝５０：１（ｓｃｃｍ）、成膜温度を室温としてスパッタ成
膜を行う。また、ターゲットとしては、Ｉｎ２Ｏ３を含む直径８インチの円盤上にペレッ
ト状のＧａ２Ｏ３とＺｎＯを配置するようにしてもよい。なお、パルス直流（ＤＣ）電源
を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。第２の酸化物半導
体膜の膜厚は、５ｎｍ〜１０００ｎｍとし、好ましくは１０ｎｍ〜１００ｎｍとする。
【００６９】
ここで、第１の酸化物半導体膜のスパッタ成膜における成膜ガス全体に対する酸素ガス流
量の比率よりも、第２の酸化物半導体膜のスパッタ成膜における成膜ガス全体に対する酸
素ガス流量の比率を大きくする。これによって、第１の酸化物半導体膜より第２の酸化物
半導体膜の導電率を小さくすることができる。また、第２の酸化物半導体膜の成膜条件は
、成膜ガス全体に対する酸素ガス流量の比率を７０体積％以上とするのが好ましい。第１
の酸化物半導体膜の成膜条件は、成膜ガス全体に対する酸素ガスの比率を７０体積％未満
とするのが好ましい。
【００７０】
なお、本実施の形態では、第１の酸化物半導体領域１０３及び第２の酸化物半導体領域１
０４を形成する酸化物半導体膜を異なる酸化物半導体膜として形成したが、本発明はこれ
に限定されるものではない。第１の酸化物半導体領域１０３を形成する第１の酸化物半導
体膜と第２の酸化物半導体領域１０４を形成する第２の酸化物半導体膜を、酸素ガスの流
量を連続的に増やしながら一括して成膜することによって、導電率が連続的に変化する同
一の酸化物半導体膜として形成することもできる。また、酸素ガスの流量を段階的に増や
しながら酸化物半導体膜を複数回成膜することによって、第１の酸化物半導体領域１０３
を形成する第１の酸化物半導体膜と第２の酸化物半導体領域１０４を形成する第２の酸化
物半導体膜の間に、導電率が段階的に変化する複数の酸化物半導体膜を形成することもで
きる。
【００７１】
また、第１の酸化物半導体膜と第２の酸化物半導体膜とを連続して成膜することができる
ので、表示装置作製の効率化を図り、生産性を向上することができる。
【００７２】
第１の酸化物半導体膜又は第２の酸化物半導体膜の成膜は、先に逆スパッタを行ったチャ
ンバーと同一チャンバーを用いてもよいし、先に逆スパッタを行ったチャンバーと異なる
チャンバーで成膜してもよい。
【００７３】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
【００７４】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
【００７５】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
【００７６】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
【００７７】
次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、第１の酸化物半
導体膜及び第２の酸化物半導体膜をエッチングする。ここで、レジストマスクを第２の酸
化物半導体膜上に形成することによって、レジストマスクが第１の酸化物半導体膜と直に
接することを防ぐことができ、レジストマスクから不純物が第１の酸化物半導体膜に侵入
するのを防ぐことができる。また、レジストの除去にＯ２アッシングやレジスト剥離液を
用いる場合、第１の酸化物半導体膜の上に第２の酸化物半導体膜を形成することによって
、第１の酸化物半導体膜の汚染を防ぐことができる。
【００７８】
エッチングによって、不要な部分を除去して第１の酸化物半導体膜及び第２の酸化物半導
体膜を島状にし、第１の酸化物半導体膜からなる第１の酸化物半導体領域１０３、第２の
酸化物半導体膜からなる第２の酸化物半導体領域１０４を形成する。エッチングとしては
、クエン酸やシュウ酸などの有機酸をエッチャントとして用いるウェットエッチングを行
うことができる。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を第１の酸化物半導体膜及
び第２の酸化物半導体膜として用いる場合、ＩＴＯ０７Ｎ（関東化学社製）を用いるのが
好ましい。
【００７９】
なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用い
てもよい。ドライエッチングに用いるエッチング装置としては、反応性イオンエッチング
法（ＲＩＥ法）を用いたエッチング装置や、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒ
ｏｎ  Ｒｅｓｏｎａｎｃｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌ
ａｓｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いることができる
。また、ＩＣＰエッチング装置と比べて広い面積に渡って一様な放電が得られやすいドラ
イエッチング装置としては、上部電極を接地させ、下部電極に１３．５６ＭＨｚの高周波
電源を接続し、さらに下部電極に３．２ＭＨｚの低周波電源を接続したＥＣＣＰ（Ｅｎｈ
ａｎｃｅｄ  Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）モードのエッ
チング装置がある。このＥＣＣＰモードのエッチング装置であれば、例えば基板として、
第１０世代の３ｍを超えるサイズの基板を用いる場合にも対応することができる。以上の
工程で第１の酸化物半導体領域１０３をチャネル形成領域とする薄膜トランジスタ１７０
を作製することができる。この段階での断面図を図３（Ａ）に示した。なお、この段階で
の平面図が図６に相当する。
【００８０】
薄膜トランジスタ１７０において、第１の酸化物半導体領域１０３は、活性層として機能
する。一方、第１の酸化物半導体領域１０３より導電率の低い第２の酸化物半導体領域１
０４は、第１の酸化物半導体領域１０３の大気中への曝露や、酸化物半導体の組成や膜質
を変質させる不純物を含む膜との接触を防ぐ保護層として機能する。このとき、チャネル
形成領域を有し、薄膜トランジスタの電気的特性を決定する第１の酸化物半導体領域１０
３は、組成や膜質の類似する第２の酸化物半導体領域１０４と接するので、不純物による
組成や膜質や界面などの変化を防ぐことができる。また、保護層として機能する第２の酸
化物半導体領域１０４は、酸化物半導体の組成や膜質を変質させる不純物を含む膜と接す
るが、第１の酸化物半導体領域１０３より導電率が低いので、薄膜トランジスタの電気的
特性には影響を及ぼさない。
【００８１】
レジストマスクを除去した後、２００℃〜６００℃、代表的には２５０℃〜５００℃の熱
処理を行うことが好ましい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処
理を行う。この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が
行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱
処理（光アニールも含む）は重要である。なお、熱処理を行うタイミングは、第２のＩｎ
−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後
に行ってもよい。
【００８２】
次いで、薄膜トランジスタ１７０を覆う保護絶縁層１０７を形成する。保護絶縁層１０７
はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン
膜、酸化アルミニウム膜、酸化タンタル膜などを用いることができる。
【００８３】
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、保護絶縁層１０
７のエッチングによりソース電極層又はドレイン電極層１０５ｂに達するコンタクトホー
ル１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタ
クトホール１２７、接続電極１２０に達するコンタクトホール１２６も形成する。この段
階での断面図を図３（Ｂ）に示す。
【００８４】
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ
２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このよう
な材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは
残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
【００８５】
次に、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層１１０を形成する。画素電極層１１０は、コンタクト
ホール１２５を介してソース電極層又はドレイン電極層１０５ｂと直接接続される。
【００８６】
また、この第６のフォトリソグラフィ工程において、容量部におけるゲート絶縁層１０２
及び保護絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容量
が形成される。
【００８７】
また、この第６のフォトリソグラフィ工程において、第１の端子及び第２の端子をレジス
トマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２８
、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１と直接
接続された接続電極１２０上に形成された透明導電膜１２８は、ゲート配線の入力端子と
して機能する接続用の端子電極となる。第２の端子１２２上に形成された透明導電膜１２
９は、ソース配線の入力端子として機能する接続用の端子電極である。
【００８８】
次いで、レジストマスクを除去し、この段階での断面図を図３（Ｃ）に示す。なお、この
段階での平面図が図７に相当する。
【００８９】
また、図８（Ａ１）、図８（Ａ２）は、この段階でのゲート配線端子部の平面図及び断面
図をそれぞれ図示している。図８（Ａ１）は図８（Ａ２）中のＣ１−Ｃ２線に沿った断面
図に相当する。図８（Ａ１）において、保護絶縁膜１５４上に形成される透明導電膜１５
５は、入力端子として機能する接続用の端子電極である。また、図８（Ａ１）において、
端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ
材料で形成される接続電極１５３とがゲート絶縁層１５２を介して重なり直接接して導通
させている。また、接続電極１５３と透明導電膜１５５が保護絶縁膜１５４に設けられた
コンタクトホールを介して直接接して導通させている。
【００９０】
また、図８（Ｂ１）、及び図８（Ｂ２）は、ソース配線端子部の平面図及び断面図をそれ
ぞれ図示している。また、図８（Ｂ１）は図８（Ｂ２）中のＤ１−Ｄ２線に沿った断面図
に相当する。図８（Ｂ１）において、保護絶縁膜１５４上に形成される透明導電膜１５５
は、入力端子として機能する接続用の端子電極である。また、図８（Ｂ１）において、端
子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続
される第２の端子１５０の下方にゲート絶縁層１５２を介して重なる。電極１５６は第２
の端子１５０とは電気的に接続しておらず、電極１５６を第２の端子１５０と異なる電位
、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量また
は静電気対策のための容量を形成することができる。また、第２の端子１５０は、保護絶
縁膜１５４を介して透明導電膜１５５と電気的に接続している。
【００９１】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【００９２】
こうして６回のフォトリソグラフィ工程により、６枚のフォトマスクを使用して、ボトム
ゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄
膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に
対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の
表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このよう
な基板をアクティブマトリクス基板と呼ぶ。
【００９３】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
【００９４】
また、本実施の形態は、図７の画素構成に限定されず、図７とは異なる画素構成の例を図
９に示す。図９では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁
膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及
び容量配線と接続する第３の端子は省略することができる。なお、図９において、図７と
同じ部分には同じ符号を用いて説明する。
【００９５】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
【００９６】
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【００９７】
また、垂直同期周波数を通常の１．５倍以上、好ましくは２倍以上にすることで動画特性
を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
【００９８】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
【００９９】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
【０１００】
本実施の形態で得られるｎチャネル型の薄膜トランジスタは、酸化物半導体をチャネル形
成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせること
ができる。チャネル形成領域にＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いると、さらに好
ましい。
【０１０１】
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
【０１０２】
以上のように、活性層として機能する第１の酸化物半導体領域と薄膜トランジスタの保護
絶縁層との間に、第１の酸化物半導体より導電率が低く、保護層として機能する第２の酸
化物半導体領域を形成することによって、第１の酸化物半導体領域の組成の変化や膜質の
劣化を防ぎ、薄膜トランジスタの電気的特性を安定させることができる。
【０１０３】
該薄膜トランジスタを表示装置の画素部及び駆動回路部に用いることによって、電気特性
が高く信頼性のよい表示装置を提供することができる。
【０１０４】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
【０１０５】
（実施の形態３）
本実施の形態では、実施の形態１で示した薄膜トランジスタとは異なる形状の薄膜トラン
ジスタについて図１０を用いて説明する。
【０１０６】
本実施の形態のボトムゲート構造の薄膜トランジスタを図１０に示す。図１０に示す薄膜
トランジスタには、基板１００上にゲート電極層１０１が設けられ、ゲート電極層１０１
上にゲート絶縁層１０２が設けられ、ゲート絶縁層１０２上にソース電極層又はドレイン
電極層１０５ａ、１０５ｂが設けられ、ソース電極層又はドレイン電極層１０５ａ、１０
５ｂ上にバッファ層３０１ａ、３０１ｂが設けられ、ゲート絶縁層１０２、バッファ層３
０１ａ、３０１ｂ上に第１の酸化物半導体領域１０３が設けられ、第１の酸化物半導体領
域１０３上に第１の酸化物半導体領域１０３より導電率の低い第２の酸化物半導体領域１
０４が設けられている。なお、第１の酸化物半導体領域１０３と第２の酸化物半導体領域
１０４は、同一の酸化物半導体層中に一緒に形成されてもよいし、異なる酸化物半導体層
として別々に形成されてもよい。また、第１の酸化物半導体領域１０３と第２の酸化物半
導体領域１０４の間に、導電率が段階的又は連続的に変化する酸化物半導体の中間領域が
存在してもよい。また、酸化物半導体中間領域は、第１の酸化物半導体領域１０３及び第
２の酸化物半導体領域１０４と、同一の酸化物半導体層中に一緒に形成されてもよいし、
異なる酸化物半導体層として別々に形成されてもよい。
【０１０７】
また、ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、第１の導電膜１１２ａ、
１１２ｂ、第２の導電膜１１３ａ、１１３ｂ、第３の導電膜１１４ａ、１１４ｂからなる
３層構造となっている。つまり、図１０に示す薄膜トランジスタは、実施の形態１におい
て図１で示した薄膜トランジスタの第１の酸化物半導体領域１０３とソース電極層又はド
レイン電極層１０５ａ、１０５ｂとの間にバッファ層３０１ａ、３０１ｂを設けた構造の
薄膜トランジスタである。
【０１０８】
ソース領域又はドレイン領域として機能するバッファ層３０１ａ、３０１ｂには、実施の
形態１で示した第１の酸化物半導体領域１０３及び第２の酸化物半導体領域１０４を形成
する酸化物半導体を用いることができる。第１の酸化物半導体領域１０３及び第２の酸化
物半導体領域１０４と同様に、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜であるＩｎ−
Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いて形成するのが好ましい。ただし、バッファ層３０１
ａ、３０１ｂはｎ型の導電型を有し、その導電率は、第１の酸化物半導体領域１０３及び
第２の酸化物半導体領域１０４の導電率より高くなるようにする。例えば、バッファ層３
０１ａ、３０１ｂの導電率は１．０×１０−３Ｓ／ｃｍより大きいことが好ましい。また
、バッファ層３０１ａ、３０１ｂにＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を用いる場合、少
なくともアモルファス成分を含んでいるものとし、非晶質構造の中に結晶粒（ナノクリス
タル）を含む場合もある。結晶粒（ナノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的に
は２ｎｍ〜４ｎｍ程度である。
【０１０９】
バッファ層３０１ａ、３０１ｂに用いる酸化物半導体膜は、スパッタ法で成膜する。酸化
物半導体膜の具体的な成膜条件例としては、直径８インチのＩｎ、Ｇａ、及びＺｎを含む
酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基
板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋ
Ｗ、成膜ガスＡｒ：Ｏ２＝５０：１（ｓｃｃｍ）、成膜温度を室温としてスパッタ成膜を
行う。なお、上記結晶粒（ナノクリスタル）は、ターゲットの成分比、成膜圧力（０．１
Ｐａ〜２．０Ｐａ）、電力（２５０Ｗ〜３０００Ｗ：８インチφ）、温度（室温〜１００
℃）、反応性スパッタの成膜条件などを適宜調節することで、結晶粒の有無や、結晶粒の
密度や、直径サイズを調節することができる。
【０１１０】
ただし、バッファ層３０１ａ、３０１ｂに用いる酸化物半導体膜は、第１の酸化物半導体
領域１０３及び第２の酸化物半導体領域１０４に用いる酸化物半導体膜の成膜条件と異な
らせる。第１の酸化物半導体領域１０３及び第２の酸化物半導体領域１０４に用いる酸化
物半導体膜の成膜条件における酸素ガス流量の比率よりも、バッファ層３０１ａ、３０１
ｂに用いる酸化物半導体膜の成膜条件における酸素ガス流量の比率を少なくする。例えば
、バッファ層３０１ａ、３０１ｂに用いる酸化物半導体膜の成膜条件は、成膜ガス全体に
対する酸素ガスの比率を１０体積％未満とするのが好ましい。また、バッファ層３０１ａ
、３０１ｂに用いる酸化物半導体膜の成膜条件は、成膜ガスに酸素ガスを含まない、アル
ゴンなどの希ガス雰囲気下としてもよい。
【０１１１】
バッファ層３０１ａ、３０１ｂに用いる酸化物半導体膜の膜厚は、５ｎｍ〜２０ｎｍとす
る。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさ
とならない。本実施の形態では、バッファ層３０１ａ、３０１ｂに用いる酸化物半導体膜
の膜厚は、５ｎｍとする。
【０１１２】
また、バッファ層３０１ａ、３０１ｂにｎ型を付与する不純物元素を含ませてもよい。不
純物元素として、例えばマグネシウム、アルミニウム、チタン、鉄、錫、カルシウム、ゲ
ルマニウム、スカンジウム、イットリウム、ジルコニウム、ハフニウム、ボロン、タリウ
ム、鉛などを用いることができる。マグネシウム、アルミニウム、チタンなどをバッファ
層に含ませると、酸素のブロッキング効果などがあり、成膜後の加熱処理などによって酸
化物半導体層の酸素濃度を最適な範囲内に保持できる。
【０１１３】
また、バッファ層のキャリア濃度範囲は、１×１０１８／ｃｍ３以上（１×１０２２／ｃ
ｍ３以下）が好ましい。
【０１１４】
以上のように、バッファ層３０１ａ、３０１ｂを設けることにより、第１の酸化物半導体
領域１０３と、ソース電極層又はドレイン電極層１０５ａ、１０５ｂとの間で、ショット
キー接合よりも熱的安定性を向上させることができ、薄膜トランジスタの動作特性を安定
させることができる。また、導電性がよいので高いドレイン電圧でも良好な移動度を保持
することができる。
【０１１５】
なお、本実施の形態の薄膜トランジスタのバッファ層３０１ａ、３０１ｂ以外の構造と材
料については、実施の形態１を参照されたい。
【０１１６】
本実施の形態の薄膜トランジスタの作製工程は、実施の形態２で示した薄膜トランジスタ
の作製工程とほぼ同様である。まず、実施の形態２で示した方法で、第１の導電膜１１２
〜第３の導電膜１１４まで成膜し、連続してバッファ層３０１ａ、３０１ｂを形成するた
めの酸化物半導体膜３０２を、上記の方法を用いてスパッタ成膜する（図１１（Ａ）参照
）。次に、第３のフォトリソグラフィ工程によって、第１の導電膜１１２〜第３の導電膜
１１４と同時に酸化物半導体膜３０２を島状にエッチングして、ソース電極層又はドレイ
ン電極層１０５ａ、１０５ｂ及び酸化物半導体膜３０２ａ、３０２ｂを形成し、実施の形
態２と同様の方法で逆スパッタを行う（図１１（Ｂ）参照）。それから、実施の形態２で
示した方法で第１の酸化物半導体領域１０３及び第２の酸化物半導体領域１０４を形成す
る際に、同時に酸化物半導体膜３０２ａ、３０２ｂもエッチングし、バッファ層３０１ａ
、３０１ｂを形成する（図１１（Ｃ）参照）。以降の工程は実施の形態２と同様である。
【０１１７】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
【０１１８】
（実施の形態４）
本実施の形態では、実施の形態１及び実施の形態３で示した薄膜トランジスタとは異なる
形状の薄膜トランジスタについて図３０を用いて説明する。
【０１１９】
本実施の形態のボトムゲート構造の薄膜トランジスタを図３０（Ａ）及び図３０（Ｂ）に
示す。図３０（Ａ）及び図３０（Ｂ）に示す薄膜トランジスタは、基板１００上にゲート
電極層１０１が設けられ、ゲート電極層１０１上にゲート絶縁層１０２が設けられ、ゲー
ト絶縁層１０２上にソース電極層又はドレイン電極層１０５ａ、１０５ｂが設けられ、ゲ
ート絶縁層１０２、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ上に第１の酸化
物半導体領域１０３が設けられ、第１の酸化物半導体領域１０３上に第１の酸化物半導体
領域１０３より導電率の低い第２の酸化物半導体領域１０４が設けられている。なお、第
１の酸化物半導体領域１０３と第２の酸化物半導体領域１０４は、同一の酸化物半導体層
中に一緒に形成されてもよいし、異なる酸化物半導体層として別々に形成されてもよい。
また、第１の酸化物半導体領域１０３と第２の酸化物半導体領域１０４の間に、導電率が
段階的又は連続的に変化する酸化物半導体の中間領域が存在してもよい。また、酸化物半
導体中間領域は、第１の酸化物半導体領域１０３及び第２の酸化物半導体領域１０４と、
同一の酸化物半導体層中に一緒に形成されてもよいし、異なる酸化物半導体層として別々
に形成されてもよい。
【０１２０】
また、ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、第１の導電膜１１２ａ、
１１２ｂ、第２の導電膜１１３ａ、１１３ｂ、第３の導電膜１１４ａ、１１４ｂからなる
３層構造となっている。また、ソース電極層又はドレイン電極層１０５ａ、１０５ｂの側
面には絶縁層が設けられている。図３０（Ａ）では、ソース電極層又はドレイン電極層１
０５ａ、１０５ｂの側面に酸化膜４０３ａ、４０３ｂが形成され、図３０（Ｂ）では、ソ
ース電極層又はドレイン電極層１０５ａ、１０５ｂの側面にサイドウォール絶縁層４０４
ａ、４０４ｂが形成されている。
【０１２１】
つまり、図３０（Ａ）に示す薄膜トランジスタは、実施の形態１において図１で示した薄
膜トランジスタの第１の酸化物半導体領域１０３の一部がソース電極層又はドレイン電極
層１０５ａ、１０５ｂの側面部と酸化膜４０３ａ、４０３ｂを介して接する構造となって
いる。図３０（Ｂ）に示す薄膜トランジスタは、実施の形態１において図１で示した薄膜
トランジスタの第１の酸化物半導体領域１０３の一部がソース電極層又はドレイン電極層
１０５ａ、１０５ｂの側面部とサイドウォール絶縁層４０４ａ、４０４ｂを介して接する
構造となっている。
【０１２２】
図３０（Ａ）に示す酸化膜４０３ａ、４０３ｂは、ソース電極層又はドレイン電極層１０
５ａ、１０５ｂの側面を酸化して形成したものである。酸化方法としては、熱酸化、酸素
プラズマ処理またはオゾン水洗浄などを行うのが好ましい。具体的には、実施の形態２の
図２（Ｃ）に示すソース電極層又はドレイン電極層１０５ａ、１０５ｂを形成し、レジス
トマスク１３１を残した状態で、熱酸化、プラズマ酸化またはオゾン水処理を施すことに
よって、ソース電極層又はドレイン電極層１０５ａ、１０５ｂの側面を酸化して酸化膜４
０３ａ、４０３ｂを形成することが好ましい。ただし、ソース電極層又はドレイン電極層
１０５ａ、１０５ｂが異なる導電膜の積層構造である場合、酸化膜４０３ａ、４０３ｂも
異なる酸化膜の積層構造となる。例えば、第１の導電膜１１２ａ、１１２ｂ、第３の導電
膜１１４ａ、１１４ｂとしてチタンを、第２の導電膜１１３ａ、１１３ｂとしてネオジム
を含むアルミニウム合金を用いた場合、酸化膜４０３ａ、４０３ｂは、上層から順番に酸
化チタン膜、ネオジムを含む酸化アルミニウム合金膜、酸化チタン膜の３層積層構造とな
る。なお、酸化膜４０３ａ、４０３ｂの導電率は、第１の酸化物半導体領域１０３より小
さいものとする。
【０１２３】
図３０（Ｂ）に示すサイドウォール絶縁層４０４ａ、４０４ｂは、シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜または酸化窒化シリコン膜で形成される。具体的には、実施
の形態２の図２（Ｃ）に示すソース電極層又はドレイン電極層１０５ａ、１０５ｂを形成
し、レジストマスク１３１を除去した後、プラズマＣＶＤ法やスパッタリング法などによ
り、シリコン膜、酸化シリコン膜、窒化酸化シリコン膜または酸化窒化シリコン膜を、ソ
ース電極層又はドレイン電極層１０５ａ、１０５ｂを覆うように成膜する。それから、垂
直方向を主体とした異方性エッチングを行うことで、新たに形成されたシリコン膜、酸化
シリコン膜、窒化酸化シリコン膜または酸化窒化シリコン膜を部分的にエッチングし、ソ
ース電極層又はドレイン電極層１０５ａ、１０５ｂの側面に接するサイドウォール絶縁層
４０４ａ、４０４ｂを形成することができる。このとき異方性エッチングとしては、ドラ
イエッチングが好ましく、エッチングガスとしては、ＣＨＦ３とヘリウムの混合ガスを用
いることができる。ただし、サイドウォール絶縁層として、ゲート絶縁層と同じ種類のシ
リコン膜を用いる場合、エッチングの選択比をとることができないので、上記異方性エッ
チングにより、ゲート絶縁層１０２もエッチングされる場合がある。
【０１２４】
図３０（Ａ）及び図３０（Ｂ）に示すように、酸化膜４０３ａ、４０３ｂまたはサイドウ
ォール絶縁層４０４ａ、４０４ｂをソース電極層又はドレイン電極層１０５ａ、１０５ｂ
の側面に形成することによって、ドレイン電流の経路を、ソース電極層又はドレイン電極
層１０５ａ、１０５ｂを結ぶ直線状の経路ではなく、酸化膜４０３ａ、４０３ｂまたはサ
イドウォール絶縁層４０４ａ、４０４ｂを迂回する経路にすることができる。これにより
、薄膜トランジスタがオフのときに流れるオフ電流を低減することができる。また、これ
は、第２の酸化物半導体領域１０４が設けられる構成に限定されるものではなく、第２の
酸化物半導体領域１０４が設けられていない、活性層が単一の酸化物半導体層である構造
の薄膜トランジスタであっても、ソース電極層又はドレイン電極層１０５ａ、１０５ｂの
側面に酸化膜４０３ａ、４０３ｂまたはサイドウォール絶縁層４０４ａ、４０４ｂを設け
ることによって同様の効果を得ることができる。
【０１２５】
また、ソース電極層又はドレイン電極層１０５ａ、１０５ｂの側面に、酸化膜４０３ａ、
４０３ｂまたはサイドウォール絶縁層４０４ａ、４０４ｂを設けることによって、第１の
酸化物半導体領域１０３の被覆性を向上し、段差形状による第１の酸化物半導体領域１０
３の段切れを防ぐことができる。
【０１２６】
また、本実施の形態でも、実施の形態３で示したように、第１の酸化物半導体領域１０３
とソース電極層又はドレイン電極層１０５ａ、１０５ｂとの間にバッファ層を設けた構造
としてもよい。
【０１２７】
なお、本実施の形態の酸化膜４０３ａ、４０３ｂ及びサイドウォール絶縁層４０４ａ、４
０４ｂ以外の構造と材料については、実施の形態１を参照されたい。
【０１２８】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
【０１２９】
（実施の形態５）
本実施の形態では、半導体装置の一例である表示装置において、同一基板上に少なくとも
駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明
する。
【０１３０】
画素部に配置する薄膜トランジスタは、実施の形態１乃至実施の形態４に従って形成する
。また、実施の形態１乃至実施の形態４に示す薄膜トランジスタはｎチャネル型ＴＦＴで
あるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部
を画素部の薄膜トランジスタと同一基板上に形成する。
【０１３１】
半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図１
４（Ａ）に示す。図１４（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画
素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択さ
れた画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
【０１３２】
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号
線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路
５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により
走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応し
てマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信
号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうち
いずれか一）と接続される。
【０１３３】
また、実施の形態１乃至実施の形態４に示す薄膜トランジスタは、ｎチャネル型ＴＦＴで
あり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図１５を用いて説明する。
【０１３４】
図１５に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６
０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６
２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、
第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜
トランジスタ５６０３ｃを有する。
【０１３５】
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３
及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜
５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１
３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５
６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の
薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トラン
ジスタ５６０３ｃを介して、３つの信号線（信号線Ｓｍ−２、信号線Ｓｍ−１、信号線Ｓ
ｍ（ｍ＝３Ｍ））に接続される。例えば、Ｊ列目の配線５６２１＿Ｊ（配線５６２１＿１
〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２＿Ｊが有する第１の薄膜
トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジス
タ５６０３ｃを介して、信号線Ｓｊ−２、信号線Ｓｊ―１、信号線Ｓｊ（ｊ＝３Ｊ）に接
続される。
【０１３６】
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信
号が入力される。
【０１３７】
なお、ドライバＩＣ５６０１は、単結晶半導体を用いて形成されていることが望ましい。
さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されてい
ることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６
０２＿ＭとはＦＰＣなどを介して接続するとよい。又は画素部と同一の基板上に貼り合わ
せなどによって、単結晶半導体層を設け、ドライバＩＣ５６０１を形成してもよい。
【０１３８】
次に、図１５に示した信号線駆動回路の動作について、図１６のタイミングチャートを参
照して説明する。なお、図１６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択され
ている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間
は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分
割されている。さらに、図１５の信号線駆動回路は、他の行の走査線が選択されている場
合でも図１６と同様の動作をする。
【０１３９】
なお、図１６のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジ
スタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０
３ｃを介して、信号線Ｓｊ−２、信号線Ｓｊ―１、信号線Ｓｊに接続される場合について
示している。
【０１４０】
なお、図１６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第
１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６
０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される
信号５７２１＿Ｊを示している。
【０１４１】
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選
択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される
。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は
信号線Ｓｊ−２に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力さ
れるビデオ信号は信号線Ｓｊ―１に入力され、第３のサブ選択期間Ｔ３において配線５６
２１＿Ｊに入力されるビデオ信号は信号線Ｓｊに入力される。さらに、第１のサブ選択期
間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿
Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−２、Ｄａｔａ＿ｊ―１、Ｄａｔａ＿
ｊとする。
【０１４２】
図１６に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３
ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃ
がオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−２が、第１の薄膜
トランジスタ５６０３ａを介して信号線Ｓｊ−２に入力される。第２のサブ選択期間Ｔ２
では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ
及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力
されるＤａｔａ＿ｊ―１が、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊ―１
に入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオン
し、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフす
る。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第３の薄膜トランジスタ
５６０３ｃを介して信号線Ｓｊに入力される。
【０１４３】
以上のことから、図１５の信号線駆動回路は、１ゲート選択期間を３つに分割することで
、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力するこ
とができる。したがって、図１５の信号線駆動回路は、ドライバＩＣ５６０１が形成され
る基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にする
ことができる。接続数が約１／３になることによって、図１５の信号線駆動回路は、信頼
性、歩留まりなどを向上できる。
【０１４４】
なお、図１５のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選
択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
【０１４５】
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分
割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は
３つのサブ選択期間に分割されることが望ましい。
【０１４６】
別の例として、図１７のタイミングチャートに示すように、１つの選択期間をプリチャー
ジ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３の選択期間Ｔ３に
分割してもよい。さらに、図１７のタイミングチャートは、ｉ行目の走査線Ｇｉが選択さ
れるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３
ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄
膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２
１＿Ｊに入力される信号５８２１＿Ｊを示している。図１７に示すように、プリチャージ
期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３
ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入
力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トラン
ジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−
２、信号線Ｓｊ―１、信号線Ｓｊに入力される。第１のサブ選択期間Ｔ１において第１の
薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄
膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔ
ａ＿ｊ−２が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−２に入力される
。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄
膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき
、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ―１が、第２の薄膜トランジスタ５６０３
ｂを介して信号線Ｓｊ―１に入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トラ
ンジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トラン
ジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが
、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊに入力される。
【０１４７】
以上のことから、図１７のタイミングチャートを適用した図１５の信号線駆動回路は、サ
ブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージで
きるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１７にお
いて、図１６と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能
を有する部分の詳細な説明は省略する。
【０１４８】
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バ
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ
）が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
【０１４９】
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１８及び図１９を用い
て説明する。
【０１５０】
図１８にシフトレジスタの回路構成を示す。図１８に示すシフトレジスタは、フリップフ
ロップ５７０１＿１〜５７０１＿ｎという複数のフリップフロップで構成される。また、
第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力さ
れて動作する。
【０１５１】
図１８のシフトレジスタの接続関係について説明する。１段目のフリップフロップ５７０
１＿１は、第１の配線５７１１、第２の配線５７１２、第４の配線５７１４、第５の配線
５７１５、第７の配線５７１７＿１、及び第７の配線５７１７＿２と接続される。また、
２段目のフリップフロップ５７０１＿２は、第３の配線５７１３、第４の配線５７１４、
第５の配線５７１５、第７の配線５７１７＿１、第７の配線５７１７＿２及び第７の配線
５７１７＿３と接続される。
【０１５２】
同様に、ｉ段目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７
０１＿ｎのうちいずれか一）は、第２の配線５７１２又は第３の配線５７１３の一方、第
４の配線５７１４、第５の配線５７１５、第７の配線５７１７＿ｉ−１、第７の配線５７
１７＿ｉ、及び第７の配線５７１７＿ｉ＋１と接続される。ここで、ｉが奇数の場合には
、ｉ段目のフリップフロップ５７０１＿ｉは第２の配線５７１２と接続され、ｉが偶数で
ある場合には、ｉ段目のフリップフロップ５７０１＿ｉは第３の配線５７１３と接続され
ることになる。
【０１５３】
また、ｎ段目のフリップフロップ５７０１＿ｎは、第２の配線５７１２又は第３の配線５
７１３の一方、第４の配線５７１４、第５の配線５７１５、第７の配線５７１７＿ｎ−１
、第７の配線５７１７＿ｎ、及び第６の配線５７１６と接続される。
【０１５４】
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。
【０１５５】
次に、図１８に示すフリップフロップの詳細について、図１９を用いて説明する。図１９
に示すフリップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ
５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の
薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ
５５７７及び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ
５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の
薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ
５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎ
チャネル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔ
ｈ）を上回ったとき導通状態になるものとする。
【０１５６】
また、図１９に示すフリップフロップは、第１の配線５５０１、第２の配線５５０２、第
３の配線５５０３、第４の配線５５０４、第５の配線５５０５、及び第６の配線５５０６
を有する。
【０１５７】
ここでは全ての薄膜トランジスタは、エンハンスメント型のｎチャネル型トランジスタと
する例を示すが、特に限定されず、例えば、デプレッション型のｎチャネル型トランジス
タを用いても駆動回路を駆動させることもできる。
【０１５８】
次に、図１８に示すフリップフロップの接続構成について、以下に示す。
【０１５９】
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）
が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
【０１６０】
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の
薄膜トランジスタ５５７２の第２の電極が第３の配線５５０３に接続される。
【０１６１】
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続
される。
【０１６２】
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５
５７１のゲート電極に接続される。
【０１６３】
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続
される。
【０１６４】
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５
５７２のゲート電極に接続される。
【０１６５】
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続
される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され
、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲ
ート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０
１に接続される。
【０１６６】
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４
のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ
５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノ
ード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄
膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、
第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第
２の電極の接続箇所をノード５５４４とする。
【０１６７】
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５
５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んで
もよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源
線と呼んでもよい。
【０１６８】
ｉ段目のフリップフロップ５７０１＿ｉにおいて、図１９中の第１の配線５５０１と、図
１８中の第７の配線５７１７＿ｉ−１が接続される。また、図１９中の第２の配線５５０
２と、図１８中の第７の配線５７１７＿ｉ＋１が接続される。また、図１９中の第３の配
線５５０３と、第７の配線５７１７＿ｉが接続される。さらに、図１９中の第６の配線５
５０６と、第５の配線５７１５が接続される。
【０１６９】
ｉが奇数の場合、図１９中の第４の配線５５０４は、図１８中の第２の配線５７１２と接
続され、ｉが偶数の場合、図１８中の第３の配線５７１３と接続される。また、図１９中
の第５の配線５５０５と、図１８中の第４の配線５７１４が接続される。
【０１７０】
ただし、１段目のフリップフロップ５７０１＿１において、図１９中の第１の配線５５０
１は図１８中の第１の配線５７１１に接続される。また、ｎ段目のフリップフロップ５７
０１＿ｎにおいて、図１９中の第２の配線５５０２は図１８中の第６の配線５７１６に接
続される。
【０１７１】
また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至実施の形態４に示すｎチャ
ネル型ＴＦＴのみで作製することも可能である。実施の形態１乃至実施の形態４に示すｎ
チャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くす
ることが可能となる。また、実施の形態１乃至実施の形態４に示すｎチャネル型ＴＦＴは
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜であるソース領域又はドレイン領域により寄生容量が
低減されるため、周波数特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態１乃至実
施の形態４に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させること
ができるため、フレーム周波数を高くすること、または、黒画面挿入を実現することなど
も実現することができる。
【０１７２】
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することができ
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することができる。また、複数
の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利であ
る。
【０１７３】
また、半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少
なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配
置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図１
４（Ｂ）に示す。
【０１７４】
図１４（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有す
る画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線
駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５
４０３とを有する。
【０１７５】
図１４（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
【０１７６】
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
【０１７７】
なお、図１４（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴ
を配置する場合、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力さ
れる信号を第１走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲート
配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成してい
る例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号
とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの画
素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するのに
用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線
に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆
動回路で生成しても良い。
【０１７８】
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至実施の形態４に示すｎチ
ャネル型ＴＦＴのみで作製することも可能である。
【０１７９】
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
【０１８０】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
【０１８１】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。
【０１８２】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０１８３】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至実施の形態
４の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる
。
【０１８４】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
【０１８５】
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
【０１８６】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
【０１８７】
（実施の形態６）
実施の形態１乃至実施の形態４に示す薄膜トランジスタを作製し、該薄膜トランジスタを
画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を
作製することができる。また、実施の形態１乃至実施の形態４に示す薄膜トランジスタを
用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパ
ネルを形成することができる。
【０１８８】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
【０１８９】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
【０１９０】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒ
ｉｎｔｅｄ  ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１９１】
本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの外観及び断面につい
て、図２２を用いて説明する。図２２（Ａ１）（Ａ２）は、第１の基板４００１上に形成
された実施の形態１乃至実施の形態４で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を酸化
物半導体層として含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子
４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの
上面図であり、図２２（Ｂ）は、図２２（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当
する。
【０１９２】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０１９３】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２２（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２２（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１９４】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図２２（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。
【０１９５】
薄膜トランジスタ４０１０、４０１１は、実施の形態１乃至実施の形態４に示す、Ｉｎ−
Ｇａ−Ｚｎ−Ｏ系非単結晶膜を酸化物半導体層として含む信頼性の高い薄膜トランジスタ
を適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１
はｎチャネル型薄膜トランジスタである。
【０１９６】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０１９７】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
【０１９８】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０
３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４０
０５に含有させる。
【０１９９】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜
１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
【０２００】
なお本実施の形態は透過型液晶表示装置の例であるが、反射型液晶表示装置でも半透過型
液晶表示装置でも適用できる。
【０２０１】
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
【０２０２】
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、実施の形態１乃至実施の形態４で得られた薄膜トラン
ジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１
）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気
などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパ
ッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリ
コン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化
酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパ
ッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
【０２０３】
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シ
リコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒ
ロック防止に効果がある。
【０２０４】
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用い
ると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化さ
せることを抑制することができる。
【０２０５】
また、保護膜を形成した後に、酸化物半導体層のアニール（３００℃〜４００℃）を行っ
てもよい。
【０２０６】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
【０２０７】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
【０２０８】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、酸化物半導体層のアニール（３００℃〜４００℃）を行ってもよ
い。絶縁層４０２１の焼成工程と酸化物半導体層のアニールを兼ねることで効率よく半導
体装置を作製することが可能となる。
【０２０９】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
【０２１０】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
【０２１１】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２１２】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２１３】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０
１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【０２１４】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
【０２１５】
また図２２においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
【０２１６】
図２３は、実施の形態１乃至実施の形態４に示すＴＦＴを適用して作製されるＴＦＴ基板
２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
【０２１７】
図２３は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
【０２１８】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉ
ｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑ
ｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２１９】
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
【０２２０】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
【０２２１】
（実施の形態７）
本実施の形態では、実施の形態１乃至実施の形態４に示す薄膜トランジスタを適用した半
導体装置として電子ペーパーの例を示す。
【０２２２】
図１３は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ５８１としては、実施の形態１乃至実施の形態４で示
す薄膜トランジスタを適用することができる。
【０２２３】
図１３の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０２２４】
基板５８０と基板５９６との間に封止される薄膜トランジスタ５８１はボトムゲート構造
の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８
７と、絶縁層５８３、５８４、５８５に形成する開口で接しており電気的に接続している
。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５
９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設
けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１３
参照。）。本実施の形態においては、第１の電極層５８７が画素電極に相当し、第２の電
極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同
一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基
板間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続
することができる。
【０２２５】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
【０２２６】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
【０２２７】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
【０２２８】
（実施の形態８）
本実施の形態では、実施の形態１乃至実施の形態４に示す薄膜トランジスタを適用した半
導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここでは
エレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンス
を利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区
別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２２９】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
【０２３０】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
【０２３１】
図２０は、本発明の一態様を適用した半導体装置の例としてデジタル時間階調駆動を適用
可能な画素構成の一例を示す図である。
【０２３２】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は、実施の形態１乃至実施の形態４で示した、酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系
非単結晶膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを、１つの画素に
２つ用いる例を示す。
【０２３３】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部として、
図１（Ａ）、図２（Ａ）、或いは図３（Ａ）に示す構造とすればよい。
【０２３４】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
【０２３５】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
【０２３６】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２３７】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２０と同じ画素構成を用いることができる。
【０２３８】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２３９】
なお、図２０に示す画素構成は、これに限定されない。例えば、図２０に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２４０】
次に、発光素子の構成について、図２１を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図２１（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態１乃至実施の形態４で示す薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚ
ｎ−Ｏ系非単結晶膜を酸化物半導体層として含む信頼性の高い薄膜トランジスタである。
【０２４１】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様に係る画素構
成はどの射出構造の発光素子にも適用することができる。
【０２４２】
上面射出構造の発光素子について図２１（Ａ）を用いて説明する。
【０２４３】
図２１（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２１（Ａ）では、
発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続さ
れており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極
７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いる
ことができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７
００４は、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸
送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設け
る必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、
例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜
鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、
インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添
加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
【０２４４】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２１（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
【０２４５】
次に、下面射出構造の発光素子について図２１（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図２１（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図２１（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図２１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
２１（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０２４６】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２１（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
【０２４７】
次に、両面射出構造の発光素子について、図２１（Ｃ）を用いて説明する。図２１（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図２１（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図２１（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図２１（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
【０２４８】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２１（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２４９】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
【０２５０】
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
【０２５１】
なお本実施の形態で示す半導体装置は、図２１に示した構成に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
【０２５２】
次に、実施の形態１乃至実施の形態４に示す薄膜トランジスタを適用した半導体装置の一
形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図２４
を用いて説明する。図２４（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発
光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図２
４（Ｂ）は、図２４（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２５３】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
【０２５４】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２４（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０２５５】
薄膜トランジスタ４５０９、４５１０は、実施の形態１乃至実施の形態４に示す、Ｉｎ−
Ｇａ−Ｚｎ−Ｏ系非単結晶膜を酸化物半導体層として含む信頼性の高い薄膜トランジスタ
を適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０
はｎチャネル型薄膜トランジスタである。
【０２５６】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
【０２５７】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２５８】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
【０２５９】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０２６０】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
【０２６１】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０２６２】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
【０２６３】
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
【０２６４】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材４５０７
として窒素を用いた。
【０２６５】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２６６】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２４の構成に
限定されない。
【０２６７】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
【０２６８】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
【０２６９】
（実施の形態９）
実施の形態１乃至実施の形態４に示す薄膜トランジスタを適用した半導体装置は、電子ペ
ーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあら
ゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書
籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種
カードにおける表示等に適用することができる。電子機器の一例を図２５、図２６に示す
。
【０２７０】
図２５（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれ
ば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像
が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０２７１】
また、図２５（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用い
れば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩
れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成
としてもよい。
【０２７２】
また、図２６は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
【０２７３】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２６では表示部２７０５）に文章を表示し、左側の表示部
（図２６では表示部２７０７）に画像を表示することができる。
【０２７４】
また、図２６では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
【０２７５】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【０２７６】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
【０２７７】
（実施の形態１０）
実施の形態１乃至実施の形態４に示す薄膜トランジスタを用いた半導体装置は、さまざま
な電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレ
ビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモ
ニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（
携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パ
チンコ機などの大型ゲーム機などが挙げられる。
【０２７８】
図２７（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
【０２７９】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０２８０】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２８１】
図２７（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０２８２】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０２８３】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０２８４】
図２８（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２８（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の
一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構
成とすることができる。図２８（Ａ）に示す携帯型遊技機は、記録媒体に記録されている
プログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通
信を行って情報を共有する機能を有する。なお、図２８（Ａ）に示す携帯型遊技機が有す
る機能はこれに限定されず、様々な機能を有することができる。
【０２８５】
図２８（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよ
く、その他付属設備が適宜設けられた構成とすることができる。
【０２８６】
図２９（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体
１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１０
０４、スピーカ１００５、マイク１００６などを備えている。
【０２８７】
図２９（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表
示部１００２を指などで触れることにより行うことができる。
【０２８８】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０２８９】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
【０２９０】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０２９１】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２９２】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
【０２９３】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２９４】
図２９（Ｂ）も携帯電話機の一例である。図２９（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。
【０２９５】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
【実施例１】
【０２９６】
本実施例では、酸化物半導体膜の導電率の、成膜時における酸素ガス流量の比率依存性を
調べた結果について説明する。
【０２９７】
本実施例では、スパッタ法を用いてＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜し、形成さ
れたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の導電率を測定した。成膜時の酸素ガス流量の比
率が０体積％から１００体積％までの条件でサンプルを作製し、各酸素ガス流量の比率の
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の導電率を測定した。なお、導電率の測定には、Ａｇ
ｉｌｅｎｔ社製半導体パラメーターアナライザーＨＰ４１５５Ｃを用いた。
【０２９８】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜のスパッタ成膜においては、ターゲットとしてＩｎ２
Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５）の比率で
混ぜ合わせた直径８インチの円盤状の酸化物半導体ターゲットを用いた。他の成膜条件は
、基板とターゲットの間との距離を１７０ｍｍ、成膜ガス圧力０．４Ｐａ、直流（ＤＣ）
電源０．５ｋＷ、成膜温度を室温とした。
【０２９９】
成膜ガスとしては、アルゴンガスと酸素ガスを用いた。アルゴンガスと酸素ガスに対する
酸素ガスの流量比率が０体積％から１００体積％までの条件で成膜し、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系非単結晶膜の導電率の測定を行った。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の
原子レベルの再配列を行うため、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜後、窒素雰囲
気下で３５０℃、１時間の熱処理を行った。
【０３００】
各酸素ガス流量の比率に対するＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の導電率は図１２のよ
うになった。図１２において、横軸はアルゴンガス流量と酸素ガス流量に対する酸素ガス
流量の比率（体積％）であり、縦軸はＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の導電率（Ｓ／
ｃｍ）である。また、図１２に対応するアルゴンガスの流量（ｓｃｃｍ）、酸素ガスの流
量（ｓｃｃｍ）、酸素ガスの流量比率（体積％）及びＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜
の導電率（Ｓ／ｃｍ）を表１に示す。
【０３０１】
【表１】
2020170852.tif 000003
【０３０２】
図１２及び表１の結果から、酸素ガス流量の比率が０体積％〜１１．１体積％の間は、導
電率が急峻に低下し、酸素ガス流量の比率が１１．１体積％〜４０体積％の間では、導電
率は１．０×１０−５〜１．０×１０−４Ｓ／ｃｍ程度でとなり、酸素ガス流量の比率が
４０体積％以上になると、導電率は緩やかに低下する傾向が見受けられる。ただし、酸素
ガス流量の比率が６０体積％〜７０体積％の間では、導電率の低下が若干急峻になってい
る。ここで、導電率の最大値は、酸素ガス流量の比率が０体積％、つまり成膜ガスがアル
ゴンガスのみの条件で６．４４Ｓ／ｃｍであり、導電率の最小値は、酸素ガス流量の比率
が１００体積％、つまり成膜ガスが酸素ガスのみの条件で４．１９×１０−１１Ｓ／ｃｍ
である。
【０３０３】
図１２のグラフで導電率の傾きが若干急峻になる、酸素ガス流量の比率が７０体積％付近
の領域を境にして、活性層として機能する第１の酸化物半導体領域と、それより導電率が
低く、活性層の保護層として機能する第２の酸化物半導体領域との酸素ガス流量の条件を
わけることによって、導電率の差を大きくすることができる。例えば、実施の形態１乃至
実施の形態４において、第１の酸化物半導体領域１０３に用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系
非単結晶膜を成膜する際は、酸素ガス流量の比率を７０体積％未満にして、導電率が１．
０×１０−８Ｓ／ｃｍより大きくなるようにするのがよい。また、第１の酸化物半導体領
域より導電率の低い第２の酸化物半導体領域１０４に用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単
結晶膜を成膜する際は、酸素ガス流量の比率を７０体積％以上にして、導電率が１．０×
１０−８Ｓ／ｃｍ以下となるようにするのがよい。また、実施の形態３で示したバッファ
層３０１ａ、３０１ｂについては、第１の酸化物半導体領域１０３より導電率が大きいこ
とが好ましいので、酸素ガス流量の比率を１０体積％未満にして、導電率が１．０×１０
−３Ｓ／ｃｍより大きくなるようにするのがよい。
【符号の説明】
【０３０４】
１００    基板
１０１    ゲート電極層
１０２    ゲート絶縁層
１０３    第１の酸化物半導体領域
１０４    第２の酸化物半導体領域
１０５ａ    ソース電極層又はドレイン電極層
１０５ｂ    ソース電極層又はドレイン電極層
１０７    保護絶縁層
１０８    容量配線
１１０    画素電極層
１１２    第１の導電膜
１１２ａ    第１の導電膜
１１３    第２の導電膜
１１３ａ    第２の導電膜
１１４    第３の導電膜
１１４ａ    第３の導電膜
１２０    接続電極
１２１    端子
１２２    端子
１２５    コンタクトホール
１２６    コンタクトホール
１２７    コンタクトホール
１２８    透明導電膜
１２９    透明導電膜
１５０    端子
１５１    端子
１５２    ゲート絶縁層
１５３    接続電極
１５４    保護絶縁膜
１５５    透明導電膜
１５６    電極
１７０    薄膜トランジスタ
３０１ａ    バッファ層
３０２    酸化物半導体膜
３０２ａ    酸化物半導体膜
４０３ａ    酸化膜
４０４ａ    サイドウォール絶縁層
５８０    基板
５９６    基板
５８１    薄膜トランジスタ
５８３    絶縁層
５８５    絶縁層
５８７    電極層
５８８    電極層
５８９    球形粒子
５９０ａ    黒色領域
５９０ｂ    白色領域
５９４    キャビティ
５９５    充填材
１０００    携帯電話機
１００１    筐体
１００２    表示部
１００３    操作ボタン
１００４    外部接続ポート
１００５    スピーカ
１００６    マイク
２６００    ＴＦＴ基板
２６０１    対向基板
２６０２    シール材
２６０３    画素部
２６０４    表示素子
２６０５    着色層
２６０６    偏光板
２６０７    偏光板
２６０８    配線回路部
２６０９    フレキシブル配線基板
２６１０    冷陰極管
２６１１    反射板
２６１２    回路基板
２６１３    拡散板
２６３１    ポスター
２６３２    車内広告
２７００    電子書籍
２７０１    筐体
２７０３    筐体
２７０５    表示部
２７０７    表示部
２７１１    軸部
２７２１    電源
２７２３    操作キー
２７２５    スピーカ
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    基板
４００８    液晶層
４０１０    薄膜トランジスタ
４０１１    薄膜トランジスタ
４０１３    液晶素子
４０１５    接続端子電極
４０１６    端子電極
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０２０    絶縁層
４０２１    絶縁層
４０３０    画素電極層
４０３１    対向電極層
４０３２    絶縁層
４５０１    基板
４５０２    画素部
４５０３ａ    信号線駆動回路
４５０４ａ    走査線駆動回路
４５０５    シール材
４５０６    基板
４５０７    充填材
４５０９    薄膜トランジスタ
４５１０    薄膜トランジスタ
４５１１    発光素子
４５１２    電界発光層
４５１３    電極層
４５１５    接続端子電極
４５１６    端子電極
４５１７    電極層
４５１８ａ    ＦＰＣ
４５１９    異方性導電膜
４５２０    隔壁
５３００    基板
５３０１    画素部
５３０２    走査線駆動回路
５３０３    信号線駆動回路
５４００    基板
５４０１    画素部
５４０２    走査線駆動回路
５４０３    信号線駆動回路
５４０４    走査線駆動回路
５５０１    配線
５５０２    配線
５５０３    配線
５５０４    配線
５５０５    配線
５５０６    配線
５５４３    ノード
５５４４    ノード
５５７１    薄膜トランジスタ
５５７２    薄膜トランジスタ
５５７３    薄膜トランジスタ
５５７４    薄膜トランジスタ
５５７５    薄膜トランジスタ
５５７６    薄膜トランジスタ
５５７７    薄膜トランジスタ
５５７８    薄膜トランジスタ
５６０１    ドライバＩＣ
５６０２    スイッチ群
５６０３ａ    薄膜トランジスタ
５６０３ｂ    薄膜トランジスタ
５６０３ｃ    薄膜トランジスタ
５６１１    配線
５６１２    配線
５６１３    配線
５６２１    配線
５７０１    フリップフロップ
５７０３ａ    タイミング
５７０３ｂ    タイミング
５７０３ｃ    タイミング
５７１１    配線
５７１２    配線
５７１３    配線
５７１４    配線
５７１５    配線
５７１６    配線
５７１７    配線
５７２１    信号
５８０３ａ    タイミング
５８０３ｂ    タイミング
５８０３ｃ    タイミング
５８２１    信号
６４００    画素
６４０１    スイッチング用トランジスタ
６４０２    駆動用トランジスタ
６４０３    容量素子
６４０４    発光素子
６４０５    信号線
６４０６    走査線
６４０７    電源線
６４０８    共通電極
７００１    ＴＦＴ
７００２    発光素子
７００３    陰極
７００４    発光層
７００５    陽極
７０１１    駆動用ＴＦＴ
７０１２    発光素子
７０１３    陰極
７０１４    発光層
７０１５    陽極
７０１６    遮蔽膜
７０１７    導電膜
７０２１    駆動用ＴＦＴ
７０２２    発光素子
７０２３    陰極
７０２４    発光層
７０２５    陽極
７０２７    導電膜
９４００    通信装置
９４０１    筐体
９４０２    操作ボタン
９４０３    外部入力端子
９４０４    マイク
９４０５    スピーカ
９４０６    発光部
９４１０    表示装置
９４１１    筐体
９４１２    表示部
９４１３    操作ボタン
９６００    テレビジョン装置
９６０１    筐体
９６０３    表示部
９６０５    スタンド
９６０７    表示部
９６０９    操作キー
９６１０    リモコン操作機
９７００    デジタルフォトフレーム
９７０１    筐体
９７０３    表示部
９８８１    筐体
９８８２    表示部
９８８３    表示部
９８８４    スピーカ部
９８８５    入力手段（操作キー
９８８６    記録媒体挿入部
９８８７    接続端子
９８８８    センサ
９８８９    マイクロフォン
９８９０    ＬＥＤランプ
９８９１    筐体
９８９３    連結部
９９００    スロットマシン
９９０１    筐体
９９０３    表示部
【図１】
2020170852.tif 000004
【図２】
2020170852.tif 000005
【図３】
2020170852.tif 000006
【図４】
2020170852.tif 000007
【図５】
2020170852.tif 000008
【図６】
2020170852.tif 000009
【図７】
2020170852.tif 000010
【図８】
2020170852.tif 000011
【図９】
2020170852.tif 000012
【図１０】
2020170852.tif 000013
【図１１】
2020170852.tif 000014
【図１２】
2020170852.tif 000015
【図１３】
2020170852.tif 000016
【図１４】
2020170852.tif 000017
【図１５】
2020170852.tif 000018
【図１６】
2020170852.tif 000019
【図１７】
2020170852.tif 000020
【図１８】
2020170852.tif 000021
【図１９】
2020170852.tif 000022
【図２０】
2020170852.tif 000023
【図２１】
2020170852.tif 000024
【図２２】
2020170852.tif 000025
【図２３】
2020170852.tif 000026
【図２４】
2020170852.tif 000027
【図２５】
2020170852.tif 000028
【図２６】
2020170852.tif 000029
【図２７】
2020170852.tif 000030
【図２８】
2020170852.tif 000031
【図２９】
2020170852.tif 000032
【図３０】
2020170852.tif 000033