(57)【要約】      （修正有）【課題】耐圧を向上できる半導体装置およびその製造方法を提供する。【解決手段】半導体装置は、機能素子が形成されるアクティブ領域４を有する半導体層２を含む。半導体層２の表面部には、アクティブ領域４に沿ってｐ型ウェル領域７が形成されている。ｐ型ウェル領域７は、アクティブ領域４側に位置する内側周縁部８およびアクティブ領域４とは反対側に位置する外側周縁部９を有している。このような構成において、ｐ型ウェル領域７の外側周縁部９の不純物濃度が、ｐ型ウェル領域７の内側周縁部８の不純物濃度よりも低くされている。また、アクティブ領域における半導体層の表面部には、第１導電型の不純物拡散領域６が形成されている。第１導電型の不純物拡散領域６の上には、ほぼ同一幅の第２導電型のソース領域および第１導電型のコンタクト領域４が隣接して形成されている。【選択図】図２
2020170859.tif 000002
【特許請求の範囲】
【請求項１】
機能素子が形成されるアクティブ領域を有する第１導電型の半導体層と、
前記半導体層の表面部に前記アクティブ領域に沿って形成され、前記アクティブ領域側に位置する内側周縁部および前記アクティブ領域とは反対側に位置する外側周縁部を有する第２導電型半導体領域とを含み、
前記第２導電型半導体領域の前記外側周縁部の不純物濃度が、前記第２導電型半導体領域の前記内側周縁部の不純物濃度よりも低くされており、
前記アクティブ領域における前記半導体層の表面部には第１導電型の不純物拡散領域が形成されており、
前記第１導電型の不純物拡散領域の上には、ほぼ同一幅の第２導電型のソース領域および第１導電型のコンタクト領域が隣接して形成されている、半導体装置。
【請求項２】
前記第２導電型半導体領域は、前記内側周縁部から前記外側周縁部に向かって不純物濃度が徐々に低下する濃度プロファイルを有している、請求項１に記載の半導体装置。
【請求項３】
前記第２導電型半導体領域は、前記半導体層の表面から深さ方向に向かって不純物濃度が徐々に低下する濃度プロファイルを有している、請求項１または２に記載の半導体装置。
【請求項４】
前記第２導電型半導体領域の前記内側周縁部を避けて前記第２導電型半導体領域の前記外側周縁部を被覆するように前記半導体層の表面に形成された酸化膜をさらに含み、
前記酸化膜に被覆された前記第２導電型半導体領域の前記外側周縁部の不純物濃度が、前記酸化膜から露出する前記第２導電型半導体領域の前記内側周縁部の不純物濃度よりも低くされている、請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記酸化膜における前記第２導電型半導体領域の前記外側周縁部を被覆する部分は、前記第２導電型半導体領域を形成する第２導電型の不純物と同一の第２導電型の不純物を含む、請求項４に記載の半導体装置。
【請求項６】
前記半導体層における前記第２導電型半導体領域の前記外側周縁部が形成された部分が選択的に除去されることにより、前記第２導電型半導体領域の前記外側周縁部の表面と前記第２導電型半導体領域の前記内側周縁部の表面との間に段差部が形成されている、請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記アクティブ領域における前記半導体層の表面部に形成され、前記機能素子の少なくとも一部を構成する第２導電型の不純物拡散領域をさらに含み、
前記第２導電型半導体領域の前記内側周縁部は、前記不純物拡散領域と接している、請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
前記第２導電型半導体領域は、前記アクティブ領域を取り囲むように形成されている、請求項１〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記第１導電型半導体領域は、ｎ型半導体領域であり、
前記第２導電型半導体領域は、ｐ型半導体領域であり、
前記第２導電型半導体領域は、ｐ型不純物としてのホウ素を含む、請求項１〜８のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、アクティブ領域を有するｎ型の半導体層と、半導体層の表面部にアクティブ領域に沿って形成されたｐ型のウェル層（第２導電型半導体領域）とを含む、半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１５８２５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に係る半導体装置では、第２導電型半導体領域におけるアクティブ領域と反対側に位置する縁部に電界が集中する結果、期待される設計上の耐圧を得ることができないという課題がある。
そこで、本発明は、耐圧を向上できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の半導体装置は、機能素子が形成されるアクティブ領域を有する第１導電型の半導体層と、前記半導体層の表面部に前記アクティブ領域に沿って形成され、前記アクティブ領域側に位置する内側周縁部および前記アクティブ領域とは反対側に位置する外側周縁部を有する第２導電型半導体領域とを含み、前記第２導電型半導体領域の前記外側周縁部の不純物濃度が、前記第２導電型半導体領域の前記内側周縁部の不純物濃度よりも低くされており、前記アクティブ領域における前記半導体層の表面部には第１導電型の不純物拡散領域が形成されており、前記第１導電型の不純物拡散領域の上には、ほぼ同一幅の第２導電型のソース領域および第１導電型のコンタクト領域が隣接して形成されている。
【発明の効果】
【０００６】
本発明の半導体装置によれば、第２導電型半導体領域の外側周縁部の不純物濃度が、第２導電型半導体領域の内側周縁部の不純物濃度よりも選択的に低く設定されているから、当該第２導電型半導体領域の外側周縁部における電界強度を緩和できる。これにより、第２導電型半導体領域の外側周縁部に電界が集中するのを抑制できるから、耐圧を向上できる半導体装置を提供できる。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明の第１実施形態に係る半導体装置の平面図である。
【図２】図２は、図１のII-II線に沿う縦断面図である。
【図３】図３は、図２の一点鎖線IIIで囲まれた部分の拡大断面図である。
【図４】図４は、ｐ型ウェル領域の不純物濃度の濃度プロファイルを示すグラフである。
【図５】図５は、参考例に係る半導体装置のｐ型ウェル領域の一部を示す拡大断面図である。
【図６】図６は、図１の半導体装置および図５の半導体装置の各耐圧を示すグラフである。
【図７】図７は、図１の半導体装置の製造方法の一例を示す工程図である。
【図８Ａ】図８Ａは、図１の半導体装置の製造工程を示す縦断面図である。
【図８Ｂ】図８Ｂは、図８Ａの後の工程を示す縦断面図である。
【図８Ｃ】図８Ｃは、図８Ｂの後の工程を示す縦断面図である。
【図８Ｄ】図８Ｄは、図８Ｃの後の工程を示す縦断面図である。
【図８Ｅ】図８Ｅは、図８Ｄの後の工程を示す縦断面図である。
【図８Ｆ】図８Ｆは、図８Ｅの後の工程を示す縦断面図である。
【図９】図９は、本発明の第２実施形態に係る半導体装置のｐ型ウェル領域を示す断面図である。
【図１０】図１０は、図９の一点鎖線Xで囲まれた部分の拡大断面図である。
【図１１】図１１は、図９の半導体装置の製造方法の一例を示す工程図である。
【図１２Ａ】図１２Ａは、図９の半導体装置の製造工程を示す縦断面図である。
【図１２Ｂ】図１２Ｂは、図１２Ａの後の工程を示す縦断面図である。
【図１２Ｃ】図１２Ｃは、図１２Ｂの後の工程を示す縦断面図である。
【図１２Ｄ】図１２Ｄは、図１２Ｃの後の工程を示す縦断面図である。
【図１２Ｅ】図１２Ｅは、図１２Ｄの後の工程を示す縦断面図である。
【図１３】図１３は、本発明の第３実施形態に係る半導体装置を示す平面図である。
【図１４】図１４は、図１３のXIV-XIV線に沿う縦断面図である。
【図１５】図１５は、図１３のXV-XV線に沿う縦断面図である。
【図１６】図１６は、ｐ型不純物拡散領域およびｐ型ウェル領域の他の形態を示す縦断面図である。
【発明を実施するための形態】
【０００８】
以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る半導体装置１の平面図である。図２は、図１のII-II線に沿う縦断面図である。図３は、図２の一点鎖線IIIで囲まれた部分の拡大断面図である。
【０００９】
図１〜図３を参照して、半導体装置１は、本発明の半導体層の一例としてのｎ−型の半導体層２を含む。より具体的には、半導体層２は、平面視四角形状のチップ形状に形成されており、その全域にｎ−型半導体領域３を含む。このｎ−型半導体領域３によって、半導体層２がｎ−型とされている。半導体層２は、本実施形態では、ＦＺ（Floating Zone）法により製造されたｎ−型のＳｉ単結晶の半導体ウエハを用いて形成されたｎ−型のＳｉ単結晶層である。ｎ−型半導体領域３は、ｎ−型のＳｉ単結晶層の一部を利用して形成されている。
【００１０】
半導体層２は、機能素子が形成されるアクティブ領域４と、その外側の外周領域５とを有している。アクティブ領域４は、本実施形態では、平面視において半導体層２の表面中央部に当該半導体層２の各辺に平行な四角形状に設定されており、外周領域５は、アクティブ領域４を取り囲む平面視四角環状に設定されている。
アクティブ領域４における半導体層２の表面部には、本発明の第２導電型の不純物拡散領域の一例としてのｐ型不純物拡散領域６が形成されている。アクティブ領域４は、ｐ型不純物拡散領域６の投影部でもあり、ｐ型不純物拡散領域６は、機能素子の少なくとも一部（機能素子の一部または全部）を構成している。ｐ型不純物拡散領域６は、半導体層２の表面から露出し、その底部が半導体層２内に位置するように形成されており、ｎ−型半導体領域３との間でｐｎ接合部を形成している。
【００１１】
アクティブ領域４に形成される機能素子としては、ダイオード、ＭＩＳＦＥＴ（Metal 
Insulator Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等を例示できる。たとえば機能素子としてダイオードが形成される場合、当該ダイオードは、ｎ−型半導体領域３との間でｐｎ接合部を形成するｐ型不純物拡散領域６によって構成される。なお、機能素子は、半導体層２を利用して形成される抵抗やコンデンサ等の受動素子であってもよい。また、半導体層２の裏面には、アクティブ領域４に形成される機能素子の機能に応じて、ｎ＋型の不純物領域が形成されていてもよいし、ｐ＋型の不純物領域が形成されていてもよい。
【００１２】
外周領域５における半導体層２の表面部には、本発明の第２導電型半導体領域の一例としてのｐ型ウェル領域７が、アクティブ領域４に沿って形成されている。本実施形態では、ｐ型ウェル領域７は、平面視においてアクティブ領域４（ｐ型不純物拡散領域６）を取り囲むように半導体層２の各辺に平行な四角環状に形成されている。ｐ型ウェル領域７は、半導体層２の表面から露出し、その底部が半導体層２内に位置するように形成されており、ｎ−型半導体領域３との間でｐｎ接合部を形成している。
【００１３】
ｐ型ウェル領域７は、アクティブ領域４側に位置する内側周縁部８と、アクティブ領域４とは反対側に位置する外側周縁部９と、内側周縁部８および外側周縁部９の間の内方部１０とを含む。ｐ型ウェル領域７の内側周縁部８は、ｐ型不純物拡散領域６の周縁部を全体に亘って下方から覆うように形成されている。これにより、ｐ型ウェル領域７は、ｐ型不純物拡散領域６と電気的に接続されており、ｐ型不純物拡散領域６と同電位とされている。ｐ型ウェル領域７は、ｐ型不純物としてのホウ素（Ｂ）を含む。
【００１４】
図２および図３を参照して、半導体層２の表面には、本発明の酸化膜の一例としてのＬＯＣＯＳ(Local Oxidation Of Silicon)膜１１が形成されている。ＬＯＣＯＳ膜１１は、ｐ型ウェル領域７の内側周縁部８および内方部１０を避けてｐ型ウェル領域７の外側周縁部９を被覆するように半導体層２の表面に選択的に形成されている。ＬＯＣＯＳ膜１１は、その一部が半導体層２内に食い込むように形成されており、半導体層２の表面よりも上方に位置する上側部分１１ａと、半導体層２内に位置する下側部分１１ｂとを含む。
【００１５】
ＬＯＣＯＳ膜１１は、ｐ型ウェル領域７上に位置するアクティブ領域４側の端部１１ｃに、アクティブ領域４側に向かって厚さが徐々に小さくなる先細り形状のバーズビーク部を有している。ｐ型ウェル領域７の外周縁とＬＯＣＯＳ膜１１の端部１１ｃとの間の距離Ｄは、たとえば１０μｍ以上１００μｍ以下（本実施形態では２０μｍ程度）である。ＬＯＣＯＳ膜１１の厚さは、たとえば１５０００Å以上２５０００Å以下であり、ＬＯＣＯＳ膜１１の厚さの４０％〜５０％（＝６０００Å〜１２５００Å）程度が半導体層２（ｐ型ウェル領域７の外側周縁部９）内に食い込む下側部分１１ｂとされている。
【００１６】
半導体層２の表面には、さらに、ＬＯＣＯＳ膜１１から露出するｐ型不純物拡散領域６の表面およびｐ型ウェル領域７の表面を被覆する表面絶縁膜１２が形成されている。表面絶縁膜１２は、ＬＯＣＯＳ膜１１の厚さよりも小さい厚さを有する薄い絶縁膜であり、ＬＯＣＯＳ膜１１と一体的に形成されている。表面絶縁膜１２の厚さは、たとえば１００Å以上１０００Å以下である。表面絶縁膜１２は、酸化膜（ＳｉＯ２膜）を含んでいてもよいし、窒化膜（ＳｉＮ膜）を含んでいてもよい。
【００１７】
外周領域５における半導体層２の表面部には、ｐ型ウェル領域７を取り囲み、ｎ−型半導体領域３との間でｐｎ接合部を形成するｐ型ＦＬＲ（Field Limiting Ring）１３が形成されている。ｐ型ＦＬＲ１３は、本実施形態では、平面視において、半導体層２の各辺に平行な四角環状に形成されている。ｐ型ウェル領域７を取り囲む複数個のｐ型ＦＬＲ１３が設けられていてもよい。なお、図示はしないが、半導体層２の表面上には、表面絶縁膜１２上からＬＯＣＯＳ膜１１上に連続的に延びる表面電極が形成されていてもよい。この表面電極は、ＬＯＣＯＳ膜１１を挟んでｐ型ウェル領域７の外側周縁部９と対向するように形成されていてもよい。
【００１８】
図２および図３を参照して、本実施形態に係る半導体装置１は、ｐ型ウェル領域７の外側周縁部９のｐ型不純物濃度が、ｐ型ウェル領域７の内側周縁部８のｐ型不純物濃度よりも選択的に低くされていることを特徴としている。
たとえば、ｐ型ウェル領域７の全域を略同様の濃度プロファイルで作り込んだ場合、ｐ型ウェル領域７の外側周縁部９に電界が集中する結果、期待される設計上の耐圧を得ることができないという課題がある。そこで、本実施形態に係る半導体装置１では、ｐ型ウェル領域７の外側周縁部９のｐ型不純物濃度を、ｐ型ウェル領域７の内側周縁部８のｐ型不純物濃度よりも低くすることによって、当該外側周縁部９に電界が集中するのを抑制し、半導体装置１の耐圧の向上を図っている。
【００１９】
なお、本実施形態では、ｐ型ウェル領域７の内方部１０のｐ型不純物濃度と、ｐ型ウェル領域７の内側周縁部８のｐ型不純物濃度とが略等しくなるように形成されている。したがって、以下では、ｐ型ウェル領域７の内方部１０を基準にして、ｐ型ウェル領域７の外側周縁部９の具体的な構成について説明する。
図２および図３に示されるように、ｐ型ウェル領域７の内方部１０は、半導体層２の表面に沿う横方向に略一様な厚さで形成されている。ｐ型ウェル領域７の内方部１０の厚さは、当該ｐ型ウェル領域７の表面と底部との間の距離で定義される。本実施形態では、ｐ型ウェル領域７の外側周縁部９の底部は、ｐ型ウェル領域７の内方部１０の底部とほぼ等しい深さ位置に形成されている。したがって、ｐ型ウェル領域７の外側周縁部９の底部は、ｐ型ウェル領域７の内方部１０の底部とほぼ段差なく繋がっている。これにより、ｐ型ウェル領域７の内方部１０の底部とｐ型ウェル領域７の外側周縁部９の底部との間における不所望な電界集中の発生が抑制されている。
【００２０】
ｐ型ウェル領域７の外側周縁部９は、ＬＯＣＯＳ膜１１によって被覆されており、ｐ型ウェル領域７の内側周縁部８および内方部１０は、ＬＯＣＯＳ膜１１から露出している。このＬＯＣＯＳ膜１１に被覆されたｐ型ウェル領域７の外側周縁部９のｐ型不純物濃度が、ＬＯＣＯＳ膜１１から露出するｐ型ウェル領域７の内側周縁部８および内方部１０の各ｐ型不純物濃度よりも選択的に低くされている。
【００２１】
図４を参照して、ｐ型ウェル領域７の内方部１０および外側周縁部９の各ｐ型不純物の濃度プロファイルについて具体的に説明する。図４は、ｐ型ウェル領域７のｐ型不純物の濃度プロファイルを示すグラフである。図４において、横軸は、半導体層２の表面を零とした深さ方向の距離を表しており、縦軸は、不純物濃度を表している。
図４のグラフには、第１曲線Ｌ１と、第２曲線Ｌ２とが示されている。第１曲線Ｌ１は、図３のA-A線に沿うｐ型ウェル領域７の内方部１０のｐ型不純物の濃度プロファイルを示している。一方、第２曲線Ｌ２は、図３のB-B線に沿うｐ型ウェル領域７の外側周縁部９のｐ型不純物の濃度プロファイルを示している。
【００２２】
図４を参照して、第１曲線Ｌ１および第２曲線Ｌ２は、いずれも極小値を有している。この極小値は、ｐ型ウェル領域７の内方部１０と半導体層２との境界部、ｐ型ウェル領域７の外側周縁部９と半導体層２との境界部である。したがって、ｐ型ウェル領域７は、半導体層２のｎ型不純物濃度よりも高いｐ型不純物濃度を有している。また、ｐ型ウェル領域７の表面側のｐ型不純物濃度が、ｐ型ウェル領域７の底部側のｐ型不純物濃度よりも高くされている。つまり、ｐ型ウェル領域７は、半導体層２の表面から深さ方向に向かってｐ型不純物濃度が徐々に低下する濃度プロファイルを有している。
【００２３】
第１曲線Ｌ１を参照して、ｐ型ウェル領域７の内方部１０は、半導体層２の表面から深さ方向に向かってｐ型不純物濃度が徐々に低下する濃度プロファイルを有している。第２曲線Ｌ２を参照して、ｐ型ウェル領域７の外側周縁部９は、ｐ型ウェル領域７の内方部１０よりも低いｐ型不純物濃度を有していると共に、半導体層２の表面から深さ方向に向かってｐ型不純物濃度が徐々に低下する濃度プロファイルを有している。そして、第１曲線Ｌ１および第２曲線Ｌ２から、ｐ型ウェル領域７は、内方部１０から外側周縁部９に向けて、ｐ型不純物濃度が徐々に低下する濃度プロファイルを有している。したがって、ｐ型ウェル領域７は、内側周縁部８から外側周縁部９に向けて、ｐ型不純物濃度が徐々に低下する濃度プロファイルを有している。
【００２４】
ｐ型ウェル領域７の外側周縁部９のｐ型不純物濃度が、ｐ型ウェル領域７の内方部１０のｐ型不純物濃度よりも選択的に低くされた構成は、後述するようにＬＯＣＯＳ膜１１を形成する際に、ｐ型ウェル領域７を形成するｐ型不純物の一部を当該ＬＯＣＯＳ膜１１によって吸収させることにより形成される。したがって、ＬＯＣＯＳ膜１１におけるｐ型ウェル領域７の外側周縁部９を被覆する部分は、ｐ型ウェル領域７を形成するｐ型不純物と同一のｐ型不純物（本実施形態ではホウ素）を含む。
【００２５】
なお、図４に示された濃度プロファイルから理解されるように、図２および図３で示された内方部１０と外側周縁部９との境界部は、ｐ型ウェル領域７中に明確に現れるものではなく、説明便宜のために示されているに過ぎない点、補足しておく。
本実施形態に係る半導体装置１の耐圧と比較するため、図５に示されるように、参考例に係る半導体装置１４を用意した。図５は、参考例に係る半導体装置１４のｐ型ウェル領域７の一部を示す拡大断面図である。図５は、前述の図３に対応する部分の拡大断面図でもある。
【００２６】
図５に示されるように、参考例に係る半導体装置１４は、ｐ型ウェル領域７の外側周縁部９が、ｐ型ウェル領域７の内方部１０のｐ型不純物濃度と等しいｐ型不純物濃度で形成されており、これによって、ｐ型ウェル領域７の全体が、一様なｐ型不純物濃度とされている。その他の構成は、図１〜図３において述べた構成と略同様であるので、同一の参照符号を付して説明を省略する。
【００２７】
図６は、図１の半導体装置１の耐圧および図５の半導体装置１４の耐圧を示すグラフである。図６において、横軸は、本実施形態に係る半導体装置１および参考例に係る半導体装置１４が破壊に至る電圧値であり、縦軸は、本実施形態に係る半導体装置１および参考例に係る半導体装置１４が破壊に至る際に流れる電流値である。図６のグラフには、第１棒線Ｌ３と第２棒線Ｌ４とが示されている。第１棒線Ｌ３は、参考例に係る半導体装置１４の耐圧を示しており、第２棒線Ｌ４は、本実施形態に係る半導体装置１の耐圧を示している。
【００２８】
第１棒線Ｌ３および第２棒線Ｌ４を参照して、本実施形態に係る半導体装置１が破壊に至る際の電圧値は、参考例に係る半導体装置１４が破壊に至る際の電圧値よりも高くなっている。また、本実施形態に係る半導体装置１が破壊に至る際に流れる電流値は、参考例に係る半導体装置１４が破壊に至る際の電流値よりも小さくなっている。このことから、ｐ型ウェル領域７の外側周縁部９のｐ型不純物濃度を、ｐ型ウェル領域７の内方部１０のｐ型不純物濃度よりも選択的に低くすることが半導体装置１の耐圧を向上する上で有効であることが確認できた。
【００２９】
したがって、ｐ型ウェル領域７に、外側周縁部９に集中する電界を緩和するための電界緩和構造を設けることによって、半導体装置１の耐圧を向上できる。電界緩和構造は、本実施形態では、ｐ型不純物濃度が他の領域よりも選択的に低く設定されたｐ型ウェル領域７の外側周縁部９によって形成されている。
以上、本実施形態に係る半導体装置１によれば、ｐ型ウェル領域７の外側周縁部９のｐ型不純物濃度が、ｐ型ウェル領域７の内側周縁部８（内方部１０）のｐ型不純物濃度よりも選択的に低く設定されている。しかも、ｐ型ウェル領域７は、半導体層２の表面から深さ方向に向かってｐ型不純物濃度が徐々に低下する濃度プロファイルを有していると共に、内側周縁部８（内方部１０）から外側周縁部９に向けて、ｐ型不純物濃度が徐々に低下する濃度プロファイルを有している。したがって、ｐ型不純物濃度の急激な変動が抑制されているから、ｐ型ウェル領域７の外側周縁部９における電界強度を良好に緩和できる。
その結果、ｐ型ウェル領域７の外側周縁部９に対する電界集中の発生を良好に抑制できるから、耐圧を効果的に向上できる半導体装置１を提供できる。
【００３０】
次に、図７および図８Ａ〜図８Ｆを参照して、半導体装置１の製造方法の一例について説明する。図７は、図１の半導体装置１の製造方法の一例を示す工程図である。図８Ａ〜図８Ｆは、図１の半導体装置１の製造工程を示す縦断面図である。
図８Ａを参照して、半導体装置１を製造するに当たり、機能素子が形成されるアクティブ領域４およびその外側の外周領域５を有し、ｎ−型半導体領域３をその全域に含む半導体層２が準備される（ステップＳ１）。半導体層２は、たとえばＦＺ法により製造されたｎ−型のＳｉ単結晶の半導体ウエハを用いて形成される。次に、たとえばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法によって、絶縁材料が半導体層２の表面に堆積されて表面絶縁膜１２が形成される（ステップＳ２）。表面絶縁膜１２は、ＣＶＤ法に代えて熱酸化処理によっても形成できる。この場合、半導体層２の表面に酸化膜からなる表面絶縁膜１２が形成される。
【００３１】
次に、図８Ｂを参照して、ｐ型ＦＬＲ１３を形成すべき領域およびアクティブ領域４を選択的に露出させる開口１５ａを有するイオン注入マスク１５が表面絶縁膜１２上に形成される（ステップＳ３）。次に、イオン注入マスク１５を介するイオン注入によって、ｐ型不純物（本実施形態では、ホウ素）が半導体層２の表面部に導入される。その後、イオン注入マスク１５が除去される。
【００３２】
次に、図８Ｃを参照して、注入されたｐ型不純物に対してアニール処理が施される。これにより、アクティブ領域４側に位置する内側周縁部８と、アクティブ領域４側と反対側に位置する外側周縁部９と、それらの間の内方部１０とを有し、ｎ−型半導体領域３との間でｐｎ接合部を形成するｐ型ウェル領域７が形成される。この工程において、ｐ型ウェル領域７は、ｐ型不純物の拡散によって、半導体層２のアクティブ領域４に半導体層２の表面から深さ方向に向かってｐ型不純物濃度が徐々に低下する濃度プロファイルを有するように形成される。また、ｐ型ウェル領域７の形成と同時に、半導体層２の外周領域５にｐ型ＦＬＲ１３が形成される。
【００３３】
なお、ｐ型ウェル領域７は、イオン注入法に代えて熱拡散処理法によっても形成される。この場合、まず、ｐ型ウェル領域７を形成すべき領域に選択的に開口を有するマスクが表面絶縁膜１２上に形成される。次に、ｐ型不純物（本実施形態では、ホウ素）を含む化合物が表面絶縁膜１２上に堆積された後、当該化合物に対して熱が加えられる。
これにより、化合物中のｐ型不純物が半導体層２内に拡散して、半導体層２の表面から深さ方向に向かってｐ型不純物濃度が徐々に低下する濃度プロファイルを有するｐ型ウェル領域７が形成される。その後、マスクが除去される。なお、ｐ型不純物を含む化合物が、表面絶縁膜１２上に代えて、半導体層２の表面に直接堆積される工程が実行されてもよい。また、前述のｐ型ＦＬＲ１３は、ｐ型ウェル領域７と別の工程で形成されてもよい。
【００３４】
次に、図８Ｄを参照して、ＬＯＣＯＳ膜１１を形成すべき領域を露出させる保護膜１６が表面絶縁膜１２上に選択的に形成される（ステップＳ４）。より具体的には、保護膜１６は、少なくともｐ型ウェル領域７の内側周縁部８および内方部１０を被覆し、かつ、ｐ型ウェル領域７の外側周縁部９を露出させるように表面絶縁膜１２上に選択的に形成される。保護膜１６は、本実施形態では窒化膜である。
【００３５】
次に、図８Ｅを参照して、半導体層２の表面に対して熱酸化処理が施される（ステップＳ５）。これにより、保護膜１６から露出する半導体層２の表面が酸化されて、ｐ型ウェル領域７の内側周縁部８および内方部１０を避けてｐ型ウェル領域７の外側周縁部９を被覆するＬＯＣＯＳ膜１１が形成される。この工程において、保護膜１６から露出する表面絶縁膜１２は、ＬＯＣＯＳ膜１１の一部となる。
【００３６】
さらにこの工程では、ｐ型ウェル領域７が半導体層２の深さ方向および半導体層２の表面に平行な横方向にさらに拡散すると共に、ｐ型ウェル領域７の外側周縁部９からｐ型不純物を吸収しながらＬＯＣＯＳ膜１１が半導体層２の表面に形成される。これにより、ｐ型ウェル領域７の外側周縁部９のｐ型不純物濃度が、ｐ型ウェル領域７の内側周縁部８および内方部１０の各ｐ型不純物濃度よりも低くなる。ＬＯＣＯＳ膜１１が形成された後、保護膜１６は除去される。
【００３７】
次に、図８Ｆを参照して、たとえばアクティブ領域４を選択的に露出させるイオン注入マスクが表面絶縁膜１２上に形成される（ステップＳ６）。次に、イオン注入マスクを介して半導体層２の表面部にｐ型不純物が導入される。これにより、アクティブ領域４にｐ型不純物拡散領域６が形成される。その後、イオン注入マスクは除去される。このような工程を経て、半導体装置１が製造される。
【００３８】
以上、本実施形態に係る半導体装置１の製造方法によれば、熱酸化処理工程（ステップＳ５）においてＬＯＣＯＳ膜１１が形成される際に、当該ＬＯＣＯＳ膜１１は、ｐ型ウェル領域７の外側周縁部９からｐ型不純物（本実施形態ではホウ素）を吸収しながら、半導体層２の表面に形成される。これにより、ｐ型ウェル領域７の外側周縁部９のｐ型不純物濃度を、ｐ型ウェル領域７の内方部１０のｐ型不純物濃度よりも選択的に低くできるから、当該ｐ型ウェル領域７の外側周縁部９における電界強度を緩和できる半導体装置１を製造できる。その結果、ｐ型ウェル領域７の外側周縁部９に対する電界集中の発生を抑制できるから、耐圧を向上できる半導体装置１を製造できる。
【００３９】
また、ｐ型ウェル領域７を形成する工程（ステップＳ３）において、イオン注入法または熱拡散法を実行することにより、半導体層２の表面から深さ方向に向かってｐ型不純物濃度が徐々に低下する濃度プロファイルを有するｐ型ウェル領域７を良好に形成できる。しかも、熱酸化処理工程（ステップＳ５）では、ｐ型ウェル領域７の表面部側からｐ型不純物がＬＯＣＯＳ膜１１に吸収されていく。
【００４０】
したがって、半導体層２の表面から深さ方向に向かってｐ型不純物濃度が徐々に低下するという濃度プロファイルを維持しつつ、ｐ型ウェル領域７の外側周縁部９のｐ型不純物濃度を低下させることができる。これにより、急激なｐ型不純物濃度の変動を抑制しつつ所望の濃度プロファイルを有するｐ型ウェル領域７を良好に形成できる。よって、ｐ型ウェル領域７の外側周縁部９に対する電界集中の発生を良好に抑制できるから、耐圧を良好に向上できる半導体装置１を製造できる。
【００４１】
＜第２実施形態＞
図９は、本発明の第２実施形態に係る半導体装置２１のｐ型ウェル領域７を示す縦断面図である。図１０は、図９の一点鎖線Xで囲まれた部分の拡大断面図である。図９は、前述の図２に対応する部分の縦断面図でもある。図９および図１０において、前述の第１実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。
【００４２】
第２実施形態に係る半導体装置２１では、半導体層２におけるｐ型ウェル領域７の外側周縁部９が形成された部分が選択的に除去されている。これにより、半導体層２におけるｐ型ウェル領域７の外側周縁部９が形成された部分に、ｐ型ウェル領域７の内方部１０の表面からｐ型ウェル領域７の外側周縁部９の表面に向かって一段窪んだ段差部２２が形成されている。段差部２２は、内方部１０の表面および外側周縁部９の表面を接続する段差面を有している。このような段差部２２は、ｐ型ウェル領域７の外側周縁部９の底部が残存するように、ｐ型ウェル領域７の外側周縁部９の一部が選択的に掘り下げられて形成された溝２３によって構成されていてもよい。
【００４３】
ｐ型ウェル領域７の外側周縁部９の底部は、ｐ型ウェル領域７の内方部１０の底部とほぼ等しい深さ位置に形成されている。したがって、ｐ型ウェル領域７の外側周縁部９の底部は、ｐ型ウェル領域７の内方部１０の底部とほぼ段差なく繋がっている。前述の図４において説明した通り、ｐ型ウェル領域７は、半導体層２の表面から深さ方向に向かってｐ型不純物濃度が徐々に低下する濃度プロファイルを有している。つまり、ｐ型ウェル領域７の外側周縁部９の表面側のｐ型不純物濃度は、ｐ型ウェル領域７の内方部１０の表面側のｐ型不純物濃度よりも低い。これに加えて、ｐ型ウェル領域７の外側周縁部９は、表面から深さ方向に向かってｐ型不純物濃度が徐々に低下する濃度プロファイルを有している。
【００４４】
したがって、ｐ型ウェル領域７の外側周縁部９は、ＬＯＣＯＳ膜１１が存在しない状態においてもｐ型ウェル領域７の内方部１０のｐ型不純物濃度よりも低いｐ型不純物濃度を有している。よって、ＬＯＣＯＳ膜１１が存在しない状態においても、ｐ型ウェル領域７の外側周縁部９により、前述の第１実施形態において述べた電界緩和効果と同様の効果を奏することが可能となる。
【００４５】
本実施形態では、ｐ型ウェル領域７の外側周縁部９の表面に加えて、段差部２２の段差面を被覆するようにＬＯＣＯＳ膜１１が形成されている。ＬＯＣＯＳ膜１１は、段差部２２を埋めており、ｐ型ウェル領域７の内方部１０を覆う表面絶縁膜１２と一体的に形成されている。つまり、ＬＯＣＯＳ膜１１は、段差部２２の深さ方向の距離よりも大きい厚さを有しており、その表面がｐ型ウェル領域７の内方部１０の表面よりも上方に位置している。
【００４６】
ＬＯＣＯＳ膜１１におけるｐ型ウェル領域７の内方部１０と段差部２２との角部２４上の部分には、表面絶縁膜１２の表面から上方に向かって突出した凸部２５が形成されている。ｐ型ウェル領域７の内方部１０の表面を基準とすると、凸部２５の厚さは、表面絶縁膜１２の厚さよりも大きい。なお、ＬＯＣＯＳ膜１１は、段差部２２の深さ方向の距離よりも小さい厚さで形成されていてもよい。この場合、ＬＯＣＯＳ膜１１は、半導体層２側の一方表面とその反対側の他方表面が、ｐ型ウェル領域７の外側周縁部９の表面および段差部２２の段差面に沿って形成されていてもよい。
【００４７】
本実施形態では、前述の第１実施形態と同様、ＬＯＣＯＳ膜１１によってｐ型ウェル領域７の外側周縁部９のｐ型不純物の一部が吸収されている。したがって、ｐ型ウェル領域７の外側周縁部９のｐ型不純物濃度は、ＬＯＣＯＳ膜１１によってさらに低減されている。つまり、ｐ型ウェル領域７の外側周縁部９の表面のｐ型不純物濃度は、ｐ型ウェル領域７の内方部１０の深さ方向において、内方部１０の表面から外側周縁部９の表面までの距離と同じ深さ位置に位置する中間部分２６のｐ型不純物濃度よりも低い。このように、本実施形態では、外側周縁部９に対する電界集中の発生がさらに抑制される構成とされている。
【００４８】
以上、本実施形態に係る半導体装置２１によれば、半導体層２におけるｐ型ウェル領域７の外側周縁部９が形成された部分が選択的に除去されることにより、ｐ型ウェル領域７の内方部１０の表面とｐ型ウェル領域７の外側周縁部９の表面との間に段差部２２が形成されている。ｐ型不純物は、半導体層２の表面から深さ方向にむけて拡散するので、前述の図４において説明した通り、ｐ型ウェル領域７の表面側のｐ型不純物濃度は、ｐ型ウェル領域７の底部側のｐ型不純物濃度よりも高くなる。
【００４９】
したがって、段差部２２によってｐ型ウェル領域７の外側周縁部９の表面を、ｐ型ウェル領域７の内方部１０の表面よりも下側に位置させることで、ｐ型ウェル領域７の外側周縁部９のｐ型不純物濃度を、ｐ型ウェル領域７の内方部１０のｐ型不純物濃度よりも低くすることができる。その結果、ｐ型ウェル領域７の外側周縁部９における電界集中の発生を抑制できるから、耐圧を向上できる半導体装置２１を提供できる。
【００５０】
これに加えて、本実施形態に係る半導体装置２１では、ｐ型ウェル領域７の外側周縁部９を被覆するＬＯＣＯＳ膜１１が形成されている。したがって、ＬＯＣＯＳ膜１１によるｐ型不純物の吸収により、ｐ型ウェル領域７の外側周縁部９のｐ型不純物濃度がさらに低くされている。より具体的には、ｐ型ウェル領域７の外側周縁部９の表面のｐ型不純物濃度は、ｐ型ウェル領域７の内方部１０の深さ方向において、内方部１０の表面から外側周縁部９の表面までの距離と同じ深さ位置に位置する中間部分２６のｐ型不純物濃度よりも低い。その結果、ｐ型ウェル領域７の外側周縁部９における電界集中の発生を効果的に抑制できるから、耐圧を効果的に向上できる半導体装置２１を提供できる。
【００５１】
なお、本実施形態に係る半導体装置２１では、ＬＯＣＯＳ膜１１は、ｐ型ウェル領域７の外側周縁部９の表面とｐ型ウェル領域７の内方部１０の表面との間の段差部２２の段差面も被覆している。したがって、ｐ型ウェル領域７の内方部１０から外側周縁部９に向けて徐々に低下する濃度プロファイルが良好に形成されている。よって、ｐ型不純物濃度の急激な変動が抑制されているから、ｐ型ウェル領域７の外側周縁部９における電界強度を良好に緩和できる。これらのことから、本実施形態では、外側周縁部９と、ＬＯＣＯＳ膜１１と、段差部２２とによって、外側周縁部９に集中する電界を緩和するための電界緩和構造が形成されている。
【００５２】
次に、図１１および図１２Ａ〜図１２Ｅを参照して、半導体装置２１の製造方法について説明する。図１１は、図９の半導体装置２１の製造方法の一例を示す工程図である。図１２Ａ〜図１２Ｅは、図９の半導体装置２１の製造工程を示す縦断面図である。
図１１を参照して、本実施形態に係る半導体装置２１の製造方法は、保護膜１６を形成する工程（ステップＳ４）の後、熱酸化処理工程（ステップＳ５）に先立って、ｐ型ウェル領域７の外側周縁部９の一部を選択的に除去する工程（ステップＳ１１）を含む。以下、図１２Ａ〜図１２Ｅを参照しつつ、半導体装置２１の製造工程について具体的に説明する。
【００５３】
図１２Ａを参照して、まず、保護膜１６を形成する工程（ステップＳ４）を経て、保護膜１６が表面絶縁膜１２上に形成された半導体層２が準備される。本実施形態では、前述の第１実施形態よりもｐ型ウェル領域７が半導体層２中の広い範囲に拡散されている。次に、図１２Ｂを参照して、ｐ型ウェル領域７の内方部１０を被覆し、ｐ型ウェル領域７の外側周縁部９の一部を除去すべき領域を選択的に露出させるマスク２７が保護膜１６上に形成される。
【００５４】
次に、たとえばマスク２７を介するエッチングにより、ｐ型ウェル領域７の外側周縁部９の底部が残存するように、ｐ型ウェル領域７の外側周縁部９の一部が選択的に除去される。その後、マスク２７は除去される。これにより、図１２Ｃに示されるように、ｐ型ウェル領域７の内方部１０の表面とｐ型ウェル領域７の外側周縁部９の表面との間に段差部２２が形成される。なお、ｐ型ウェル領域７の外側周縁部９の一部を選択的に除去する工程は、半導体層２の表面に溝２３を形成する工程であってもよい。
【００５５】
ｐ型ウェル領域７は、前述のステップＳ３の工程において、半導体層２の表面から深さ方向に向かってｐ型不純物濃度が徐々に低下する濃度プロファイルで形成される。したがって、段差部２２の形成後、ｐ型ウェル領域７の外側周縁部９の表面側のｐ型不純物濃度は、ｐ型ウェル領域７の内方部１０の表面側のｐ型不純物濃度よりも低い。これに加えて、ｐ型ウェル領域７の内方部１０は、表面から深さ方向に向かってｐ型不純物濃度が徐々に低下する濃度プロファイルを有している。また、ｐ型ウェル領域７の外側周縁部９は、表面から深さ方向に向かってｐ型不純物濃度が徐々に低下する濃度プロファイルを有している。したがって、ｐ型ウェル領域７の外側周縁部９は、全体として、ｐ型ウェル領域７の内方部１０のｐ型不純物濃度よりも低いｐ型不純物濃度を有している。
【００５６】
次に、図１２Ｄを参照して、半導体層２の表面に対して熱酸化処理が施される（ステップＳ５）。これにより、保護膜１６から露出する半導体層２の表面が酸化されて、ＬＯＣＯＳ膜１１が形成される。この工程では、ｐ型ウェル領域７の内方部１０と段差部２２とによって形成される角部２４上のＬＯＣＯＳ膜１１が厚化される。これにより、当該角部２４上の部分に凸部２５を有するＬＯＣＯＳ膜１１が形成される。
【００５７】
さらにこの工程では、ｐ型ウェル領域７が半導体層２の深さ方向および半導体層２の表面に平行な横方向にさらに拡散すると共に、ＬＯＣＯＳ膜１１がｐ型ウェル領域７の外側周縁部９からｐ型不純物を吸収しながら半導体層２の表面に形成される。これにより、ｐ型ウェル領域７の外側周縁部９のｐ型不純物濃度が、段差部２２およびＬＯＣＯＳ膜１１によって低減される。その後、図１２Ｅに示されるように、アクティブ領域４にｐ型不純物拡散領域６が形成される（ステップＳ６）。以上の工程を経て、半導体装置２１が製造される。
【００５８】
＜第３実施形態＞
図１３は、本発明の第３実施形態に係る半導体装置３１を示す平面図である。図１４は、図１３のXIV-XIV線に沿う縦断面図である。図１５は、図１３のXV-XV線に沿う縦断面図である。なお、図１５は、説明便宜のため、その寸法が図１４の寸法よりも拡大されて示されている。図１３〜図１５において、前述の第１実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。
【００５９】
本実施形態に係る半導体装置３１は、アクティブ領域４に機能素子としてのＩＧＢＴが形成された半導体装置である。半導体装置３１は、前述の半導体層２を含む。半導体層２の表面側には、前述のｎ−型半導体領域３が形成されており、半導体層２の裏面側には、ｐ＋型半導体領域３２が形成されている。半導体層２の裏面には、ｐ＋型半導体領域３２に電気的に接続されるコレクタメタル３３が形成されている。
【００６０】
半導体層２は、前述のアクティブ領域４および外周領域５に加えて、当該外周領域５を取り囲むスクライブ領域３４をさらに含む。スクライブ領域３４は、半導体層２の各辺に沿う平面視四角環状に設定されている。半導体層２上には、スクライブ領域３４を露出させるようにアクティブ領域４および外周領域５を被覆する表面保護膜３５が選択的に形成されている。図１３では、表面保護膜３５にハッチングが付されている。表面保護膜３５には、後述する表面電極としてのエミッタメタル３６の一部をパッドとして露出させるパッド開口３５ａが形成されている。
【００６１】
図１４および図１５に示されるように、アクティブ領域４における半導体層２の表面部には、前述のｐ型不純物拡散領域６が形成されており、外周領域５における半導体層２の表面部には、前述のｐ型ウェル領域７が形成されている。ｐ型不純物拡散領域６およびｐ型ウェル領域７はいずれも前述の第１実施形態と同様の態様で形成されている。以下では、図１４を参照して外周領域５側の構成を説明した後、図１５を参照してアクティブ領域４側の構成を説明する。
【００６２】
図１４に示されるように、外周領域５における半導体層２の表面部には、ｐ型ウェル領域７を取り囲むように複数個のｐ型ＦＬＲ１３が形成されている。ｐ型ＦＬＲ１３は、本実施形態では、ｐ型ウェル領域７に近い側から遠ざかる順に４個のｐ型ＦＬＲ１３Ａ，１３Ｂ，１３Ｃ，１３Ｄを含む。互いに隣り合うｐ型ＦＬＲ１３の間隔Ｗ１，Ｗ２，Ｗ３，Ｗ４（最も内側のｐ型ＦＬＲ１３についてはｐ型ウェル領域７との間隔）は、ｐ型ウェル領域７に近い側から遠ざかる順に広くなっている。たとえば、間隔Ｗ１＝１５μｍ、間隔Ｗ２＝１７μｍ、間隔Ｗ３＝１９μｍおよび間隔Ｗ４＝２３μｍ程度であってもよい。
【００６３】
また、外周領域５における半導体層２の表面部には、ｎ＋型チャネルストップ領域３７が形成されている。ｎ＋型チャネルストップ領域３７は、外周領域５から半導体層２の端面３８に至るように形成されていてもよい。
前述のＬＯＣＯＳ膜１１は、前述の第１実施形態と同様の態様で、ｐ型ウェル領域７を選択的に被覆していると共に、外周領域５における半導体層２の表面を選択的に被覆している。ＬＯＣＯＳ膜１１は、ｐ型ＦＬＲ１３を選択的に露出させるコンタクト孔３９と、ｎ＋型チャネルストップ領域３７を選択的に露出させる外周除去領域４０とを有している。
【００６４】
外周領域５における半導体層２の表面上には、フィールドプレート４１と、ＥＱＲ（EQui−potential Ring：等電位ポテンシャルリング）電極４２とが形成されている。
フィールドプレート４１は、各ｐ型ＦＬＲ１３Ａ〜１３Ｄに一つずつ形成されている。各フィールドプレート４１は、ＬＯＣＯＳ膜１１のコンタクト孔３９内でｐ型ＦＬＲ１３Ａ〜１３Ｄに接続されている。最も外側でｐ型ＦＬＲ１３Ｄに接続されたフィールドプレート４１は、ＬＯＣＯＳ膜１１上において半導体層２の端面３８側に引き出された引き出し部４１ａを有していてもよい。
【００６５】
ＥＱＲ電極４２は、ＬＯＣＯＳ膜１１の外周除去領域４０内でｎ＋型チャネルストップ領域３７に接続されている。また、ＥＱＲ電極４２の内周縁と最も外側のフィールドプレート４１の外周縁との距離Ｌ（絶縁距離）は、たとえば３０μｍ以上６０μｍ以下である。
図１５に示されるように、アクティブ領域４における半導体層２の表面部に形成されたｐ型不純物拡散領域６は、本実施形態では、ＩＧＢＴの一部を構成するｐ型ボディ領域でもある。アクティブ領域４における半導体層２の表面部には、複数のトレンチゲート構造４３が形成されている。
【００６６】
複数のトレンチゲート構造４３は、たとえば平面視において同一方向に沿って延びるストライプ状に形成されている。各トレンチゲート構造４３は、半導体層２の表面を掘り下げて形成されたゲートトレンチ４４に絶縁膜４５を介して埋め込まれたゲート電極４６を含む。各トレンチゲート構造４３の側方には、半導体層２の表面側から裏面側に向けて、ｎ＋型のエミッタ領域４７、ｐ型不純物拡散領域６およびｎ−型半導体領域３が順に形成されている。
【００６７】
複数のトレンチゲート構造４３の間において、ｐ型不純物拡散領域６は、一方のトレンチゲート構造４３と他方のトレンチゲート構造４３とによって共有されている。ｎ＋型のエミッタ領域４７とｎ−型半導体領域３とによって挟まれたｐ型不純物拡散領域６がＩＧＢＴのチャネルとなる。複数のトレンチゲート構造４３の間におけるｐ型不純物拡散領域６の表面領域には、エミッタ領域４７に挟まれるようにｐ＋型のコンタクト領域４８が形成されている。
【００６８】
アクティブ領域４における半導体層２の表面には、複数のトレンチゲート構造４３を被覆するように、前述の表面絶縁膜１２が形成されている。表面絶縁膜１２には、エミッタ領域４７の一部およびコンタクト領域４８を露出させるコンタクト孔４９が形成されている。表面絶縁膜１２上には、エミッタメタル３６が形成されている。エミッタメタル３６は、コンタクト孔４９内でエミッタ領域４７およびコンタクト領域４８に接続されている。
【００６９】
図１４に示されるように、エミッタメタル３６は、表面絶縁膜１２上において、半導体層２の端面３８側に引き出された引き出し部３６ａを有していてもよい。エミッタメタル３６の引き出し部３６ａは、本実施形態では、表面絶縁膜１２上からＬＯＣＯＳ膜１１上に連続的に引き出されており、平面視においてアクティブ領域４を横切って外周領域５に至っている。エミッタメタル３６は、ＬＯＣＯＳ膜１１を挟んでｐ型ウェル領域７の外側周縁部９に対向するように、ＬＯＣＯＳ膜１１上に引き出されている。前述の表面保護膜３５は、エミッタメタル３６の外周縁を被覆して内方部をパッドとして露出させるように、外周領域５における半導体層２の表面上に選択的に形成されている。
【００７０】
以上のように、本実施形態に係る半導体装置３１によっても前述の第１実施形態で述べた効果と同様の効果を奏することができる。本実施形態では、４個のｐ型ＦＬＲ１３Ａ〜１３Ｄが形成された例について説明したが、ｐ型不純物濃度がｐ型ウェル領域７の内側周縁部８（内方部１０）のｐ型不純物濃度よりも選択的に低くされた外側周縁部９によって耐圧を向上できるから、必要に応じて、ｐ型ＦＬＲ１３Ａ〜１３Ｄの個数を削減することもできる。ｐ型ＦＬＲ１３Ａ〜１３Ｄの個数を削減することによって、半導体層２の微細化を図ることが可能となる。
【００７１】
なお、本実施形態に係る半導体装置３１に、前述の第２実施形態に係る構成、つまりｐ型ウェル領域７の内側周縁部８（内方部１０）の表面とｐ型ウェル領域７の外側周縁部９の表面との間に段差部２２（溝２３）が導入された構成が採用されてもよい。
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。
【００７２】
たとえば、前述の各実施形態では、ｐ型不純物拡散領域６とｐ型ウェル領域７とが別々に形成された例について説明したが、図１６に示される構成が採用されてもよい。図１６は、ｐ型不純物拡散領域６およびｐ型ウェル領域７の他の形態を示す縦断面図である。図１６において前述の第１実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。
【００７３】
図１６の形態では、ｐ型不純物拡散領域６とｐ型ウェル領域７とが一体的に形成された構成とされている。つまり、図１６の形態では、ｐ型不純物拡散領域６の周縁部にｐ型ウェル領域７が終端構造として一体的に作り込まれた構成とされている。図１６の形態では、機能素子が形成されるアクティブ領域４およびその外側の外周領域５を有し、ｎ−型半導体領域３を含む半導体層２が形成されている。アクティブ領域４における半導体層２の表面部には、ｎ−型半導体領域３との間でｐｎ接合部を形成し、機能素子の一部または全部を構成するｐ型不純物拡散領域６が形成されている。
【００７４】
そして、ｐ型不純物拡散領域６における外周領域５側に位置する周縁部５１のｐ型不純物濃度が、ｐ型不純物拡散領域６の内方部５２のｐ型不純物濃度よりも選択的に低くされている。ｐ型不純物拡散領域６の内方部５２に対する周縁部５１のｐ型不純物濃度は、第１実施形態において述べたｐ型ウェル領域７の内側周縁部８（内方部１０）に対する外側周縁部９のｐ型不純物濃度と同様の態様とされている。このような構成によれば、ｐ型不純物拡散領域６における外周領域５側に位置する周縁部５１に対する電界集中の発生を抑制することができる。
【００７５】
また、前述の各実施形態では、ＦＺ法により製造されたｎ−型のＳｉ単結晶の半導体ウエハを用いて半導体層２が形成される例について説明した。しかし、半導体層２は、シリコンからなる半導体基板のシリコンをエピタキシャル成長させることによって形成されたｎ−型のエピタキシャル層を含んでいてもよい。半導体層２は、アクティブ領域４に形成される半導体素子（機能素子）の機能に応じて、ｎ＋型の半導体基板のシリコンをエピタキシャル成長させることによって形成されたｎ−型のエピタキシャル層を含んでいてもよいし、ｐ＋型の半導体基板のシリコンをエピタキシャル成長させることによって形成されたｎ−型のエピタキシャル層を含んでいてもよい。
【００７６】
また、前述の各実施形態では、ｐ型ウェル領域７のｐ型不純物の一例としてホウ素（Ｂ）が採用された例について説明した。しかし、熱酸化処理工程（ステップＳ５）において、ｐ型ウェル領域７からＬＯＣＯＳ膜１１に吸収される不純物であればｐ型不純物として適切であり、ホウ素（Ｂ）に限定されることはない。
また、前述の第３実施形態では、機能素子としてＩＧＢＴがアクティブ領域４に形成された例について説明した。しかし、ｐ＋型半導体領域３２の導電型を反転してｎ＋型半導体領域とすることにより、機能素子としてのＭＩＳＦＥＴが、ＩＧＢＴに代えてアクティブ領域４に形成された構成とすることもできる。この場合、エミッタメタル３６がＭＩＳＦＥＴのソースメタルに対応し、エミッタ領域４７がＭＩＳＦＥＴのソース領域に対応し、コレクタメタル３３がＭＩＳＦＥＴのドレインメタルに対応する。
【００７７】
また、前述の各実施形態において、各半導体部分の導電型が反転された構成が採用されてもよい。つまり、ｐ型の部分がｎ型とされ、ｎ型の部分がｐ型とされてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。この明細書および図面から抽出される構成を以下に示す。
項１：機能素子が形成されるアクティブ領域を有する第１導電型の半導体層と、前記半導体層の表面部に前記アクティブ領域に沿って形成され、前記アクティブ領域側に位置する内側周縁部およびその反対側に位置する外側周縁部を有する第２導電型半導体領域とを含み、前記半導体層における前記第２導電型半導体領域の前記外側周縁部が形成された部分が選択的に除去されることにより、前記第２導電型半導体領域の前記外側周縁部の表面と前記第２導電型半導体領域の前記内側周縁部の表面との間に段差部が形成されている、半導体装置。
【００７８】
不純物は、半導体層の表面から深さ方向に向かって拡散するので、第２導電型半導体領域の表面側の不純物濃度は、第２導電型半導体領域の底部側の不純物濃度よりも高くなる。したがって、この構成によれば、半導体層における第２導電型半導体領域の外側周縁部が形成された部分が選択的に除去されることによって、第２導電型半導体領域の外側周縁部の不純物濃度が第２導電型半導体領域の内側周縁部の不純物濃度よりも低くされている。これにより、第２導電型半導体領域の外側周縁部に対する電界集中の発生を抑制できるから、耐圧を向上できる半導体装置を提供できる。
【００７９】
項２：前記第２導電型半導体領域の前記外側周縁部の表面側の不純物濃度は、前記第２導電型半導体領域の前記内側周縁部の表面側の不純物濃度よりも低い、項１に記載の半導体装置。
項３：前記第２導電型半導体領域の前記外側周縁部の底部は、前記第２導電型半導体領域の前記内側周縁部の底部と等しい深さ位置に形成されている、項１または２に記載の半導体装置。
【００８０】
項４：前記第２導電型半導体領域の前記外側周縁部の底部は、前記第２導電型半導体領域の前記内側周縁部の底部と段差なく繋がっている、項３に記載の半導体装置。
項５：前記第２導電型半導体領域の前記外側周縁部の表面の不純物濃度は、前記内側周縁部の深さ方向に見て、当該内側周縁部の表面から前記外側周縁部の表面までの距離と等しい深さ位置に位置する中間部分の不純物濃度よりも低い、項１〜４のいずれか一項に記載の半導体装置。
【００８１】
項６：前記第２導電型半導体領域は、前記内側周縁部から前記外側周縁部に向かって不純物濃度が徐々に低下する濃度プロファイルを有している、項１〜５のいずれか一項に記載の半導体装置。
項７：前記第２導電型半導体領域は、前記半導体層の表面から深さ方向に向かって不純物濃度が徐々に低下する濃度プロファイルを有している、項１〜６のいずれか一項に記載の半導体装置。
【００８２】
項８：前記第２導電型半導体領域の前記外側周縁部の表面および前記段差部の段差面を被覆する絶縁膜をさらに含む、項１〜７のいずれか一項に記載の半導体装置。
項９：前記絶縁膜は、酸化膜である、項８に記載の半導体装置。
項１０：前記第１導電型半導体領域は、ｎ型半導体領域であり、前記第２導電型半導体領域は、ｐ型半導体領域であり、前記第２導電型半導体領域は、ｐ型不純物としてのホウ素を含む、項１〜９のいずれか一項に記載の半導体装置。
【００８３】
項１１：機能素子が形成されるアクティブ領域を有する第１導電型の半導体層を準備する工程と、前記外周領域における前記半導体層の表面部に前記アクティブ領域に沿って第２導電型不純物を選択的に導入することにより、前記アクティブ領域側に位置する内側周縁部および前記アクティブ領域とは反対側に位置する外側周縁部を有する第２導電型半導体領域を形成する工程と、前記半導体層における前記第２導電型半導体領域の前記外側周縁部が形成された部分を選択的に除去することにより、前記第２導電型半導体領域の前記外側周縁部の表面と前記第２導電型半導体領域の前記内側周縁部の表面との間に段差部を形成する工程を含む、半導体装置の製造方法。
【符号の説明】
【００８４】
１，２１，３１…半導体装置、２…半導体層、３…ｎ−型半導体領域（第１導電型半導体領域）、４…アクティブ領域、５…外周領域、６…ｐ型不純物拡散領域（不純物拡散領域）、７…ｐ型ウェル領域（第２導電型半導体領域）、８…ｐ型ウェル領域の内側周縁部、９…ｐ型ウェル領域の外側周縁部、１１…ＬＯＣＯＳ膜（酸化膜）、２２…段差部 
【図１】
2020170859.tif 000003
【図２】
2020170859.tif 000004
【図３】
2020170859.tif 000005
【図４】
2020170859.tif 000006
【図５】
2020170859.tif 000007
【図６】
2020170859.tif 000008
【図７】
2020170859.tif 000009
【図８Ａ】
2020170859.tif 000010
【図８Ｂ】
2020170859.tif 000011
【図８Ｃ】
2020170859.tif 000012
【図８Ｄ】
2020170859.tif 000013
【図８Ｅ】
2020170859.tif 000014
【図８Ｆ】
2020170859.tif 000015
【図９】
2020170859.tif 000016
【図１０】
2020170859.tif 000017
【図１１】
2020170859.tif 000018
【図１２Ａ】
2020170859.tif 000019
【図１２Ｂ】
2020170859.tif 000020
【図１２Ｃ】
2020170859.tif 000021
【図１２Ｄ】
2020170859.tif 000022
【図１２Ｅ】
2020170859.tif 000023
【図１３】
2020170859.tif 000024
【図１４】
2020170859.tif 000025
【図１５】
2020170859.tif 000026
【図１６】
2020170859.tif 000027