(57)【要約】【課題】表示品質の低下を抑制することができる表示装置を提供する。【解決手段】表示装置は、表示期間Ｐｄと検出期間Ｐｔとを時分割で交互に実行する。画素電極２２との間に画素容量Ｃを形成する駆動電極ＣＯＭＬと、検出期間Ｐｔにおいて交流の駆動信号Ｖｃｏｍを駆動電極ＣＯＭＬに供給する駆動電極駆動回路４０と、走査信号ＧＡＴＥのハイ電位の基準電位となる第１電位ＶＧＨ、及び、走査信号ＧＡＴＥのロー電位の基準電位となる第２電位ＶＧＬを生成する電源回路４２と、第１電位ＶＧＨを供給する第１電位供給線ＰＬ１と、第２電位ＶＧＬを供給する第２電位供給線ＰＬ２と、を備える。電源回路４２は、駆動信号Ｖｃｏｍのロー電位期間において、第１電位ＶＧＨを第１電位供給線ＰＬ１に供給すると共に、第２電位ＶＧＬを第２電位供給線ＰＬ２に供給する電位供給期間Ｐｖを設ける。【選択図】図１１
2020148869.tif 000002
【特許請求の範囲】
【請求項１】
画素電極と画素トランジスタとを有する複数の画素が設けられた表示領域に画像表示を行う表示期間と、前記表示領域上の被検出体を検出する検出期間とを時分割で交互に実行する表示装置であって、
前記画素トランジスタのゲートに接続される走査線と、
前記画素トランジスタのソース及びドレインのうちの一方に接続される信号線と、
前記画素トランジスタのソース及びドレインのうちの他方に接続される前記画素電極との間に画素容量を形成する駆動電極と、
前記走査線に走査信号を供給する走査線駆動回路と、
前記信号線に画素信号を供給する信号線駆動回路と、
前記表示期間において前記画素電極に対する共通電位を前記駆動電極に供給し、
前記検出期間において交流の駆動信号を前記駆動電極に供給する駆動電極駆動回路と、
前記走査信号のハイ電位の基準電位となる第１電位、及び、前記走査信号のロー電位の基準電位となる第２電位を生成して、前記走査線駆動回路に供給する電源回路と、
前記走査線駆動回路に前記第１電位を供給する第１電位供給線と、
前記走査線駆動回路に前記第２電位を供給する第２電位供給線と、
を備え、
前記電源回路は、
前記駆動信号のロー電位期間において、前記第１電位を前記第１電位供給線に供給すると共に、前記第２電位を前記第２電位供給線に供給する電位供給期間を設ける
表示装置。
【請求項２】
前記電源回路は、
前記検出期間における前記ロー電位期間のうちの少なくとも１つ以上に前記電位供給期間を設ける
請求項１に記載の表示装置。
【請求項３】
前記電源回路は、
前記検出期間における前記ロー電位期間の所定回数ごとに前記電位供給期間を設ける
請求項２に記載の表示装置。
【請求項４】
前記電源回路は、
前記検出期間の全期間において、前記ロー電位期間ごとに前記電位供給期間を設ける
請求項２に記載の表示装置。
【請求項５】
前記電源回路は、
前記検出期間において、前記電位供給期間を除き、前記第１電位供給線及び前記第２電位供給線をハイインピーダンスとする
請求項１から４の何れか一項に記載の表示装置。
【請求項６】
前記走査線駆動回路は、
前記検出期間において、前記走査線をハイインピーダンスとする
請求項１から５の何れか一項に記載の表示装置。
【請求項７】
前記信号線駆動回路は、
前記検出期間において、前記信号線をハイインピーダンスとする
請求項１から６の何れか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
近年、いわゆるタッチパネルと呼ばれる、外部近接物体を検出可能なタッチ検出装置が注目されている。タッチパネルは、液晶表示装置等の表示装置上に装着又は一体化されて、表示装置として用いられている。タッチパネルが表示装置に一体化された所謂インセルタイプの構成では、表示領域を構成する一部の電極を表示駆動とタッチ検出とで共用し、表示駆動とタッチ検出とが時分割で行われる。例えば、表示駆動期間に表示用の基準電圧が印加され、タッチ検出期間にセンサ電極として機能する複数の共通電極を有する構成が開示されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１８−６７３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
インセルタイプの構成において、表示領域には、共通電極の他に走査線や信号線が設けられている。タッチ検出期間において、走査線や信号線を固定電位とすると、共通電極に検出用の駆動信号が供給されることにより画素トランジスタとオン抵抗が変化し、表示期間において画素容量に蓄えられた電荷が変動する。このため、タッチ検出期間において走査線や信号線をハイインピーダンスとする構成が考えられる。しかしながら、タッチ検出期間において、時間の経過と共に走査線や信号線の層間容量に蓄えられていた電荷が層間抵抗等を介して放電して画素トランジスタのオフ抵抗の低下を招き、画素容量に蓄えられていた電荷が放電する可能性がある。また、走査線や信号線の電位が低下して、表示期間に移行した際に走査線に所望の電圧が印加されず、フリッカや走査線に沿った輝度スジ等が発生する可能性がある。
【０００５】
本発明は、表示品質の低下を抑制することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る表示装置は、画素電極と画素トランジスタとを有する複数の画素が設けられた表示領域に画像表示を行う表示期間と、前記表示領域上の被検出体を検出する検出期間とを時分割で交互に実行する表示装置であって、前記画素トランジスタのゲートに接続される走査線と、前記画素トランジスタのソース及びドレインのうちの一方に接続される信号線と、前記画素トランジスタのソース及びドレインのうちの他方に接続される前記画素電極との間に画素容量を形成する駆動電極と、前記走査線に走査信号を供給する走査線駆動回路と、前記信号線に画素信号を供給する信号線駆動回路と、前記表示期間において前記画素電極に対する共通電位を前記駆動電極に供給し、前記検出期間において交流の駆動信号を前記駆動電極に供給する駆動電極駆動回路と、前記走査信号のハイ電位の基準電位となる第１電位、及び、前記走査信号のロー電位の基準電位となる第２電位を生成して、前記走査線駆動回路に供給する電源回路と、前記走査線駆動回路に前記第１電位を供給する第１電位供給線と、前記走査線駆動回路に前記第２電位を供給する第２電位供給線と、を備え、前記電源回路は、前記駆動信号のロー電位期間において、前記第１電位を前記第１電位供給線に供給すると共に、前記第２電位を前記第２電位供給線に供給する電位供給期間を設ける。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施形態に係る表示装置の概略構成の一例を示すブロック図である。
【図２】図２は、表示領域の概略断面構造を表す第１断面図である。
【図３】図３は、表示領域の概略断面構造を表す第２断面図である。
【図４Ａ】図４Ａは、実施形態に係る表示装置を構成する第１基板を模式的に示す第１例の平面図である。
【図４Ｂ】図４Ｂは、実施形態に係る表示装置を構成する第１基板を模式的に示す第２例の平面図である。
【図４Ｃ】図４Ｃは、実施形態に係る表示装置を構成する第１基板を模式的に示す第３例の平面図である。
【図５】図５は、実施形態に係る表示装置における表示期間と検出期間との時分割例を示す図である。
【図６Ａ】図６Ａは、実施形態に係る表示装置の表示期間における状態図である。
【図６Ｂ】図６Ｂは、実施形態に係る表示装置の検出期間において、第１電位供給線及び第２電位供給線がフローティング状態とされた場合における第１状態図である。
【図６Ｃ】図６Ｃは、実施形態に係る表示装置の検出期間において、第１電位供給線及び第２電位供給線がフローティング状態とされた場合における第２状態図である。
【図７】図７は、自己静電容量方式のタッチ検出の基本原理を示す模式図である。
【図８】図８は、自己静電容量方式のタッチ検出における波形例を示す図である。
【図９】図９は、検出期間における各部波形及び各スイッチ回路の状態遷移例を示す図である。
【図１０】図１０は、実施形態に係る表示装置の検出期間における各部波形及び各スイッチ回路の状態遷移例を示す図である。
【図１１】図１１は、実施形態に係る表示装置の検出期間の電位供給期間における状態図である。
【図１２】図１２は、実施形態に係る表示装置の検出期間における各部波形及び各スイッチ回路の第１状態遷移例を示す図である。
【図１３】図１３は、実施形態に係る表示装置の検出期間における各部波形及び各スイッチ回路の第２状態遷移例を示す図である。
【図１４】図１４は、実施形態に係る表示装置の検出期間における各部波形及び各スイッチ回路の第３状態遷移例を示す図である。
【発明を実施するための形態】
【０００８】
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。なお、以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。また、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００９】
図１は、実施形態に係る表示装置の概略構成の一例を示すブロック図である。図１に示すように、表示装置１は、画像を表示させるための表示領域１０と、走査線駆動回路１２と、信号線駆動回路１３と、駆動電極駆動回路４０と、検出回路４１と、電源回路４２とを備える。
【００１０】
本実施形態に係る表示装置１は、静電容量型のタッチセンサが一体化された、所謂インセルタイプの装置である。静電容量型のタッチセンサを内蔵して一体化するとは、例えば、表示領域１０における基板や電極などの一部の部材を、タッチセンサとして使用される基板や電極などの一部の部材とを兼用することを含む。
【００１１】
表示領域１０には、行方向（Ｄｘ方向）及び列方向（Ｄｙ方向）に並ぶ複数の画素Ｐｉｘが設けられている。なお、図１では一部の画素Ｐｉｘについて示しているが、画素Ｐｉｘは表示領域１０の全域に亘って配置される。なお、本実施形態では、表示素子として液晶表示素子を用いた構成を例示しているが、表示素子の態様により本開示が限定されるものではない。
【００１２】
画素Ｐｉｘは、それぞれ画素電極２２及び画素トランジスタＴｒを備えている。画素トランジスタＴｒは、薄膜トランジスタにより構成されるものであり、例えば、ｎチャネル又はｐチャネルのＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴで構成される。画素トランジスタＴｒのソース及びドレインのうちの一方は信号線ＳＧＬに接続され、ゲートは走査線ＧＣＬに接続され、ソース及びドレインのうちの他方は画素電極２２に接続されている。
【００１３】
画素Ｐｉｘは、行方向（Ｄｘ方向）に延在する走査線ＧＣＬにより、他の画素Ｐｉｘと互いに接続されている。走査線ＧＣＬは、走査線駆動回路１２と接続され、走査線駆動回路１２より走査信号ＧＡＴＥ（１，２，・・・，Ｐ）が供給される。
【００１４】
また、画素Ｐｉｘは、列方向（Ｄｙ方向）に延在する信号線ＳＧＬにより、他の画素Ｐｉｘと互いに接続されている。信号線ＳＧＬは、信号線駆動回路１３と接続され、信号線駆動回路１３より画素信号ＳＩＧ（１，２，・・・，Ｑ）が供給される。
【００１５】
走査線駆動回路１２は、走査線ＧＣＬを介して、１，２，・・・，Ｐ行の各画素Ｐｉｘの画素トランジスタＴｒのゲートにそれぞれ走査信号ＧＡＴＥ（１，２，・・・，Ｐ）を供給する回路である。本実施形態において、走査線駆動回路１２は、電源回路４２から供給される第１電位と第２電位とを切り替えて走査線ＧＣＬに出力することで、走査信号ＧＡＴＥを生成する。走査線ＧＣＬに出力する第１電位と第２電位とを切り替える構成としては、例えばシフトレジスタ等で構成されるスイッチ回路（ＳＷ５（ｎ），ＳＷ５（ｎ＋１））であっても良い。
【００１６】
信号線駆動回路１３は、信号線ＳＧＬを介して、各画素Ｐｉｘの画素トランジスタＴｒのソースに画素信号ＳＩＧ（１，２，・・・，Ｑ）を供給する回路である。信号線駆動回路１３は、１，２，・・・，Ｐ行の画素Ｐｉｘにそれぞれ同時又は時分割で画素信号ＳＩＧ（１，２，・・・，Ｑ）を供給する。また、信号線駆動回路１３は、信号線ＳＧＬをハイインピーダンス（Ｈｉ−Ｚ）とする機能を有している。信号線ＳＧＬをハイインピーダンス（Ｈｉ−Ｚ）とする構成としては、例えばマルチプレクサ等で構成されるスイッチ回路（ＳＷ２）であっても良い。
【００１７】
本実施形態に係る表示装置１は、動作モードとして、表示領域１０に画像表示を行う表示モード、及び、タッチ検出を行う検出モードを有する。本開示において、タッチ検出とは、被検出体が表示面に接触した状態又は接触と同視し得るほど近接した状態において、被検出体の位置や動きを検出することを表す。
【００１８】
表示領域１０には、駆動電極ＣＯＭＬが設けられている。駆動電極ＣＯＭＬは、行方向（Ｄｘ方向）及び列方向（Ｄｙ方向）に直交する方向（Ｄｚ方向）に表示領域１０と重なる破線内の領域に設けられている。
【００１９】
駆動電極駆動回路４０は、表示モードにおいて、駆動電極ＣＯＭＬに画素電極２２に対する共通電位Ｖｃｏｍｄｃを供給する回路である。また、駆動電極駆動回路４０は、検出モードにおいて、駆動電極ＣＯＭＬにタッチ検出用の駆動信号Ｖｃｏｍを順次供給する回路である。駆動電極駆動回路４０は、共通電位Ｖｃｏｍｄｃ又は駆動信号Ｖｃｏｍを生成する共通電位／駆動信号生成回路４０ａを備える。共通電位Ｖｃｏｍｄｃ又は駆動信号Ｖｃｏｍの出力を切り替える構成としては、例えばスイッチ回路（ＳＷ３）であっても良い。
【００２０】
表示領域１０に画像表示を行う際、駆動電極駆動回路４０は、画素電極２２に対する共通電位Ｖｃｏｍｄｃを駆動電極ＣＯＭＬに供給する。これにより、駆動電極ＣＯＭＬは、表示領域１０に画像表示を行う際の画素電極２２に対する共通電極として機能する。
【００２１】
また、タッチ検出を行う際、駆動電極駆動回路４０は、駆動信号Ｖｃｏｍを駆動電極ＣＯＭＬに順次供給する。これにより、駆動電極ＣＯＭＬは、タッチ検出を行う際のセンサ電極として機能する。
【００２２】
検出回路４１は、検出モードにおいて、駆動電極ＣＯＭＬから供給される検出信号Ｔｃｏｍが順次入力される。検出回路４１は、入力された検出信号Ｔｃｏｍに基づき、後述する静電容量型のタッチ検出の基本原理に基づくタッチ検出動作を行う。検出モードにおいて検出信号Ｔｃｏｍを取り込む構成としては、例えばスイッチ回路（ＳＷ４）であっても良い。
【００２３】
走査線駆動回路１２、信号線駆動回路１３、及び検出回路４１は、それぞれ個別のデバイス（ＩＣ）により構成されていても良いし、上述した複数の機能が統合された１つ又は複数のデバイス（ＩＣ）により構成されていても良い。走査線駆動回路１２、信号線駆動回路１３、及び検出回路４１の構成により、本開示が限定されるものではない。
【００２４】
電源回路４２は、本実施形態に係る表示装置１を構成する走査線駆動回路１２、信号線駆動回路１３、及び検出回路４１に与える各種電源電圧を生成する電源生成回路である。本実施形態において、電源回路４２は、走査信号ＧＡＴＥのハイ電位の基準電位となる第１電位と、ロー電位の基準電位となる第２電位とを生成して、走査線駆動回路１２に供給する。また、本実施形態において、電源回路４２は、第１電圧の供給経路である第１電位供給線、及び、第２電圧の供給経路である第２電位供給線をハイインピーダンス（Ｈｉ−Ｚ）とする機能を有している。第１電位供給線及び第２電位供給線をハイインピーダンス（Ｈｉ−Ｚ）とする構成としては、例えばスイッチ回路（ＳＷ１（Ｈ），ＳＷ１（Ｌ））であっても良い。第１電位供給線及び第２電位供給線については後述する。
【００２５】
図２は、表示領域の概略断面構造を表す第１断面図である。図３は、表示領域の概略断面構造を表す第２断面図である。図４Ａは、実施形態に係る表示装置を構成する第１基板を模式的に示す第１例の平面図である。図４Ｂは、実施形態に係る表示装置を構成する第１基板を模式的に示す第２例の平面図である。図４Ｃは、実施形態に係る表示装置を構成する第１基板を模式的に示す第３例の平面図である。
【００２６】
図２に示すように、表示装置１は、アレイ基板２と、アレイ基板２の表面に垂直な方向に対向して配置された対向基板３と、アレイ基板２と対向基板３との間に挿設された液晶層６とを備える。
【００２７】
図２、図３に示すように、アレイ基板２は、第１基板２１と、複数の画素電極２２と、複数の駆動電極ＣＯＭＬと、画素電極２２と駆動電極ＣＯＭＬとを絶縁する絶縁層２４と、を含む。複数の画素電極２２は、第１基板２１の上方に行列状（マトリクス状）に配設される。駆動電極ＣＯＭＬは、第１基板２１と画素電極２２との間に設けられる。第１基板２１の下側には、接着層（不図示）を介して偏光板３５Ｂが設けられている。第１基板２１には、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子や、走査線ＧＣＬ、信号線ＳＧＬ等の各種配線が設けられる。
【００２８】
図４Ａ乃至図４Ｃに示すように、駆動電極ＣＯＭＬは、第１基板２１の表示領域１０に設けられている。駆動電極ＣＯＭＬは、自己静電容量方式のタッチ検出における検出電極として機能する。図４Ａに示す第１例において、駆動電極ＣＯＭＬは、表示領域１０内に複数配置される。より具体的に、複数の駆動電極ＣＯＭＬは、表示領域１０の長辺に沿った方向（Ｄｘ方向）、及び、表示領域１０の短辺に沿った方向（Ｄｙ方向）にマトリックス状に並び、複数配置されている。各駆動電極ＣＯＭＬは、平面視で略正方形である。駆動電極ＣＯＭＬは、例えば、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透光性を有する導電性材料で構成されている。１つの駆動電極ＣＯＭＬに対応する位置に、複数の画素電極２２が行列状に配置される。画素電極２２は、１つの駆動電極ＣＯＭＬよりも小さい面積を有している。なお、図４Ａでは一部の駆動電極ＣＯＭＬ及び画素電極２２について示しているが、駆動電極ＣＯＭＬ及び画素電極２２は、表示領域１０の全域に亘って配置される。また、駆動電極ＣＯＭＬは、図４Ｂに示す第２例のように、表示領域１０の短辺に沿った方向（Ｄｙ方向）に延在し、表示領域１０の長辺に沿った方向（Ｄｘ方向）に並んで設けられる態様であっても良いし、図示は省略してあるが、表示領域１０の長辺に沿った方向（Ｄｘ方向）に延在し、短辺に沿った方向（Ｄｙ方向）に並んで設けられる態様であっても良い。あるいは、図４Ｃに示す第３例のように、表示領域１０の全域に亘って１つの駆動電極ＣＯＭＬが設けられる態様であっても良い。
【００２９】
図２に示すように、対向基板３は、第２基板３１と、この第２基板３１の一方の面に形成されたカラーフィルタ３２とを含む。カラーフィルタ３２の上方には、接着層（不図示）を介して偏光板３５Ａが設けられている。
【００３０】
また、図３に示すように、対向基板３は、第２基板３１と、第２基板３１の一方の面に形成されたカラーフィルタ３２と、第２基板３１の他方の面に設けられた検出電極ＴＤＬと、偏光板３５とを有する構成であっても良い。検出電極ＴＤＬは、駆動電極ＣＯＭＬと平面視において交差するように設けられ、第２基板３１の上に複数配列されている。検出電極ＴＤＬは、相互静電容量方式のタッチ検出における検出電極として機能する。
【００３１】
本実施形態において、検出電極ＴＤＬは、例えば、ＩＴＯ等の透光性を有する導電性材料が用いられる。又は、検出電極ＴＤＬは、メッシュ状、ジグザグ線状、或いは波線状、直線状のパターンを有する金属細線により構成されていてもよい。この場合、検出電極ＴＤＬは、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）及びタングステン（Ｗ）から選ばれた１種以上の金属層で形成される。
【００３２】
第１基板２１と第２基板３１とは、所定の間隔を設けて対向して配置される。第１基板２１と第２基板３１との間の空間に、表示機能層として液晶層６が設けられる。液晶層６は、電界の状態に応じてそこを通過する光を変調するものであり、例えば、ＦＦＳ（フリンジフィールドスイッチング）を含むＩＰＳ（インプレーンスイッチング）等の横電界モードの液晶が用いられる。なお、液晶層６とアレイ基板２との間、及び液晶層６と対向基板３との間には、それぞれ配向膜が配設されてもよい。
【００３３】
第１基板２１には、各画素Ｐｉｘの画素トランジスタＴｒ、各画素電極２２に画素信号ＳＩＧを供給する信号線ＳＧＬ、各画素トランジスタＴｒを駆動する走査信号ＧＡＴＥを供給する走査線ＧＣＬ等の配線が形成されている。信号線ＳＧＬ及び走査線ＧＣＬは、第１基板２１の表面と平行な平面に延在する。
【００３４】
図５は、実施形態に係る表示装置における表示期間と検出期間との時分割例を示す図である。
【００３５】
本実施形態では、表示モードで動作する表示期間Ｐｄと、検出モードで動作する検出期間Ｐｔとが時分割で交互に実行される。図５に示す例では、１フレーム期間１Ｆにおいて、複数の表示期間Ｐｄに分割し、各表示期間Ｐｄの間に検出期間Ｐｔ１を設けた例を示している。
【００３６】
図６Ａは、実施形態に係る表示装置の表示期間における状態図である。図６Ｂは、実施形態に係る表示装置の検出期間において、第１電位供給線及び第２電位供給線がフローティング状態とされた場合における第１状態図である。図６Ｃは、実施形態に係る表示装置の検出期間において、第１電位供給線及び第２電位供給線がフローティング状態とされた場合における第２状態図である。図６Ａ乃至図６Ｃでは、表示領域１０のｎ行ｍ列目の画素Ｐｉｘ（ｍ，ｎ）、及びｎ＋１行ｍ列目の画素Ｐｉｘ（ｍ，ｎ＋１）を例示している。
【００３７】
まず、表示期間Ｐｄにおける動作について、図６Ａを参照して説明する。
【００３８】
表示期間Ｐｄにおいて、走査線駆動回路１２は、走査線ＧＣＬを順次選択する。走査線駆動回路１２は、選択された走査線ＧＣＬを介して、走査信号ＧＡＴＥを画素Ｐｉｘの画素トランジスタＴｒのゲートに印加する。これにより、画素Ｐｉｘのうちの１行（１水平ライン）が表示駆動の対象として順次選択される。図６Ａに示す例では、走査線駆動回路１２のスイッチ回路ＳＷ５（ｎ）を介して、電源回路４２の第１電位生成回路４２１からスイッチ回路ＳＷ１（Ｈ）を介して第１電位供給線ＰＬ１に印加された第１電位ＶＧＨが走査信号ＧＡＴＥ（ｎ）のハイ電位として印加される。これにより、画素Ｐｉｘ（ｍ，ｎ）を含む１水平ラインが表示駆動の対象として選択される。
【００３９】
このとき、表示駆動の対象として選択されていない画素Ｐｉｘ（ｍ，ｎ＋１）の画素トランジスタＴｒのゲートには、走査線駆動回路１２のスイッチ回路ＳＷ５（ｎ＋１）を介して、電源回路４２の第２電位生成回路４２２からスイッチ回路ＳＷ１（Ｌ）を介して第２電位供給線ＰＬ２に印加された第２電位ＶＧＬが走査信号ＧＡＴＥ（ｎ＋１）のロー電位として印加される。
【００４０】
また、信号線駆動回路１３は、選択された１水平ラインを構成する画素Ｐｉｘに対応する画素信号ＳＩＧを供給する。図６Ａに示す例では、信号線駆動回路１３のスイッチ回路ＳＷ２を介して、表示駆動の対象として選択された画素Ｐｉｘ（ｍ，ｎ）に対し、画素信号ＳＩＧ（ｍ）が供給される。
【００４１】
表示動作を行う際、駆動電極駆動回路４０は、スイッチ回路ＳＷ３を介して、各駆動電極ＣＯＭＬに対して同時に画素電極２２に対する共通電位Ｖｃｏｍｄｃを印加する。これにより、駆動電極ＣＯＭＬは、表示動作時には画素電極２２に対する共通電極として機能し、画素電極２２との間に画素容量Ｃが形成される。画素容量Ｃには、画素信号ＳＩＧ（ｍ）に応じた電荷が蓄えられる。
【００４２】
次に、検出期間Ｐｔにおける動作について、図６Ｂ及び図６Ｃを参照して説明する。
【００４３】
検出期間Ｐｔにおいて、電源回路４２のスイッチ回路ＳＷ１（Ｈ）は、第１電位供給線ＰＬ１をハイインピーダンス（Ｈｉ−Ｚ）とする。また、電源回路４２のスイッチ回路ＳＷ１（Ｌ）は、第２電位供給線ＰＬ２をハイインピーダンス（Ｈｉ−Ｚ）とする。これにより、第１電位供給線ＰＬ１及び第２電位供給線ＰＬ２がフローティング状態となり、走査線駆動回路１２に接続された各走査線ＧＣＬも共にフローティング状態となる。なお、図６Ｃに示すように、検出期間Ｐｔにおいて、各走査線ＧＣＬをハイインピーダンス（Ｈｉ−Ｚ）とすることにより、各走査線ＧＣＬをフローティング状態とする態様であっても良い。
【００４４】
また、信号線駆動回路１３のスイッチ回路ＳＷ２は、信号線ＳＧＬをハイインピーダンス（Ｈｉ−Ｚ）とする。これにより、信号線ＳＧＬがフローティング状態となる。
【００４５】
この状態において、駆動電極駆動回路４０は、スイッチ回路ＳＷ３を介して、各々の駆動電極ＣＯＭＬに対して駆動信号Ｖｃｏｍを順次供給する。これにより、駆動電極ＣＯＭＬは、検出動作時にはセンサ電極として機能する。
【００４６】
ここで、検出回路４１におけるタッチ検出動作について説明する。表示装置１は、静電容量型のタッチ検出の基本原理に基づいたタッチ制御がなされる。本実施形態において、検出回路４１は、所謂自己静電容量方式の検出手法を用いて、タッチ検出を行う。具体的に、検出回路４１は、駆動電極ＣＯＭＬと被検出体との間に生じる静電容量に基づきタッチ検出を行う。
【００４７】
図７は、自己静電容量方式のタッチ検出の基本原理を示す模式図である。図８は、自己静電容量方式のタッチ検出における波形例を示す図である。なお、図７は、検出回路４１の一部構成を併せて示している。なお、図７に示す例では、被検出体が指である場合を例示しているが、被検出体は、指に限られず、例えばスタイラスペン等の導体を含む物体であってもよい。図７に示す回路は、図６Ａ乃至図６Ｃに示す検出回路４１に設けられる。検出電極Ｅ１は、駆動電極ＣＯＭＬに対応する。すなわち、図７に示す例において、交流矩形波Ｓｇは、検出動作時に駆動電極ＣＯＭＬに供給される駆動信号Ｖｃｏｍに対応する。
【００４８】
検出電極Ｅ１に所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）の交流矩形波Ｓｇが印加される。検出電極Ｅ１は、静電容量Ｃ１を有しており、静電容量Ｃ１に応じた電流が流れる。電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流の変動を電圧の変動（実線の波形Ｖ０（図８参照））に変換する。
【００４９】
次に、図７に示すように、被検出体が存在している状態では、指と検出電極Ｅ１との間の静電容量Ｃ２が、検出電極Ｅ１の静電容量Ｃ１に加わる。したがって、検出電極Ｅ１に交流矩形波Ｓｇが印加されると、静電容量Ｃ１及び静電容量Ｃ２に応じた電流が流れる。図８に示すように、電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流の変動を電圧の変動（点線の波形Ｖ１）に変換する。そして、波形Ｖ０と波形Ｖ１との差分の絶対値｜ΔＶ｜に基づいて、被検出体の存在が測定される。
【００５０】
具体的には、図８において、時刻Ｔ０１のタイミングで交流矩形波Ｓｇは電圧Ｖ２に相当する電圧レベルに上昇する。このときスイッチＳ１はオンとなりスイッチＳ２はオフとなるため検出電極Ｅ１の電位も電圧Ｖ２に上昇する。次に時刻Ｔ１１のタイミングの前にスイッチＳ１をオフとする。このとき検出電極Ｅ１はフローティング状態であるが、検出電極Ｅ１の静電容量Ｃ１（又はＣ１＋Ｃ２、図７参照）によって、検出電極Ｅ１の電位はＶ２が維持される。さらに、時刻Ｔ１１のタイミングの前に電圧検出器ＤＥＴのリセット動作が行われる。
【００５１】
続いて、時刻Ｔ１１のタイミングでスイッチＳ２をオンさせると、検出電極Ｅ１の静電容量Ｃ１（又はＣ１＋Ｃ２）に蓄積されていた電荷が電圧検出器ＤＥＴ内の容量Ｃ３に移動するため、電圧検出器ＤＥＴの出力が上昇する（図８の検出信号Ｖｄｅｔ参照）。電圧検出器ＤＥＴの出力（検出信号Ｖｄｅｔ）は、被検出体が存在していない状態では、実線で示す波形Ｖ０となり、Ｖｄｅｔ＝Ｃ１×Ｖ２／Ｃ３となる。被検出体が存在している状態では、点線で示す波形Ｖ１となり、Ｖｄｅｔ＝（Ｃ１＋Ｃ２）×Ｖ２／Ｃ３となる。
【００５２】
その後、時刻Ｔ３１のタイミングでスイッチＳ２をオフさせ、スイッチＳ１及びスイッチＳ３をオンさせることにより、検出電極Ｅ１の電位を交流矩形波Ｓｇと同電位のローレベルにするとともに電圧検出器ＤＥＴをリセットさせる。以上の動作を所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）で繰り返す。このようにして、検出回路４１は、自己静電容量方式による被検出体の検出基本原理に基づいて、被検出体が存在している状態が検出可能となる。
【００５３】
図９は、検出期間において第１電位供給線及び第２電位供給線がフローティング状態とされた場合における各部波形及び各スイッチ回路の状態遷移例を示す図である。図９において、検出期間Ｐｔにおいて各駆動電極ＣＯＭＬに供給される駆動信号Ｖｃｏｍが、図７及び図８に示す交流矩形波Ｓｇに対応する。また、駆動信号Ｖｃｏｍの波高値の電位Δｖが、図７及び図８に示す交流矩形波Ｓｇの電圧Ｖ２に対応する。
【００５４】
上述したように、検出期間Ｐｔにおいて、電源回路４２のスイッチ回路ＳＷ１（Ｈ）、電源回路４２のスイッチ回路ＳＷ１（Ｌ）、及び走査線駆動回路１２のスイッチ回路ＳＷ５（ＳＷ５（ｎ），ＳＷ５（ｎ＋１））により、第１電位供給線ＰＬ１及び第２電位供給線ＰＬ２がフローティング状態とされた場合、第１電位供給線ＰＬ１及び第２電位供給線ＰＬ２の波形は、駆動電極ＣＯＭＬとの間の層間容量によって駆動信号Ｖｃｏｍが重畳した波形となる。この層間容量には、画素電極２２と画素トランジスタＴｒのゲートとの間の寄生容量、第１電位供給線ＰＬ１と第２電位供給線ＰＬ２との間の寄生容量等が含まれる。
【００５５】
具体的に、検出期間Ｐｔにおいて、第１電位供給線ＰＬ１は、第１電位ＶＧＨに対して駆動電極ＣＯＭＬに供給される駆動信号Ｖｃｏｍが重畳し、駆動信号Ｖｃｏｍの波高値の電位Δｖに応じた、波高値が電位Δｖｕｐの略矩形波状の波形となる。
【００５６】
また、検出期間Ｐｔにおいて、第２電位供給線ＰＬ２は、第２電位ＶＧＬに対して駆動電極ＣＯＭＬに供給される駆動信号Ｖｃｏｍが重畳し、駆動信号Ｖｃｏｍの波高値の電位Δｖに応じた、波高値が電位Δｖｕｐの略矩形波状の波形となる。
【００５７】
この検出期間Ｐｔの全期間において、第１電位供給線ＰＬ１及び第２電位供給線ＰＬ２がフローティング状態とされた場合、それぞれフローティング状態とされた第１電位供給線ＰＬ１と第２電位供給線ＰＬ２と間に生じるリーク電流等により、時間の経過と共に、第１電位供給線ＰＬ１の電位はΔｖ１だけ下降し、第２電位供給線ＰＬ２の電位はΔｖ２だけ上昇する。
【００５８】
この過程において、画素トランジスタＴｒのゲート−ソース間の電位が低下することにより、画素トランジスタＴｒのオフ抵抗が低下する。画素トランジスタＴｒのオフ抵抗の低下により画素容量Ｃに蓄えられていた電荷が放電すると、フレーム間で輝度フリッカが発生する可能性がある。
【００５９】
また、検出期間Ｐｔの全期間において、第１電位供給線ＰＬ１及び第２電位供給線ＰＬ２がフローティング状態とされた場合、上述したように、第１電位供給線ＰＬ１の電位はΔｖ１だけ低下し、第２電位供給線ＰＬ２の電位はΔｖ２だけ上昇する。このため、検出期間Ｐｔの直後の表示期間Ｐｄにおいて、電源回路４２のスイッチ回路ＳＷ１（Ｈ）により第１電位供給線ＰＬ１に第１電位ＶＧＨが供給され、電源回路４２のスイッチ回路ＳＷ１（Ｌ）により第２電位供給線ＰＬ２に第２電位ＶＧＬが供給されても、第１電位供給線ＰＬ１の電位が第１電位ＶＧＨに復帰し、第２電位供給線ＰＬ２の電位が第２電位ＶＧＬに復帰するまでの復帰時間が掛かることとなる。
【００６０】
検出期間Ｐｔの直後の表示期間Ｐｄにおける走査信号ＧＡＴＥ（図６Ａに示す例では、走査信号ＧＡＴＥ（ｎ＋１））の波高値は（ＶＧＨ−Δｖ１）−（ＶＧＬ＋Δｖ２）となり、想定された波高値ＶＧＨ−ＶＧＬよりもΔｖ１＋Δｖ２だけ低下した値となる。このため、検出期間Ｐｔの全期間において、第１電位供給線ＰＬ１及び第２電位供給線ＰＬ２がフローティング状態とされた場合、検出期間Ｐｔに同期したスジが認識される場合がある。
【００６１】
本実施形態では、検出期間Ｐｔにおける第１電位供給線ＰＬ１及び第２電位供給線ＰＬ２の電位変動を抑制するため、検出期間Ｐｔにおいて、第１電位供給線ＰＬ１に第１電位ＶＧＨを供給し、第２電位供給線ＰＬ２に第２電位ＶＧＬを供給する電位供給期間を設ける。
【００６２】
図１０は、実施形態に係る表示装置の検出期間における各部波形及び各スイッチ回路の状態遷移例を示す図である。図１０に示す例では、検出期間Ｐｔにおける駆動信号Ｖｃｏｍのロー電位Ｖｃｏｍ（Ｌ）を表示期間Ｐｄにおける共通電位Ｖｃｏｍｄｃの電位と同一としているが、これに限るものではない。
【００６３】
本実施形態では、図１０に示すように、駆動信号Ｖｃｏｍのロー電位Ｖｃｏｍ（Ｌ）の期間、すなわち、駆動信号Ｖｃｏｍの立下がりから立ち上がりまでの所定期間において、電源回路４２のスイッチ回路ＳＷ１（Ｈ）を介して第１電位供給線ＰＬ１に第１電位ＶＧＨを供給し、電源回路４２のスイッチ回路ＳＷ１（Ｌ）を介して第２電位供給線ＰＬ２に第２電位ＶＧＬを供給する電位供給期間Ｐｖを設けている。これにより、検出期間Ｐｔにおける第１電位供給線ＰＬ１及び第２電位供給線ＰＬ２の電位変動を抑制することができる。
【００６４】
具体的には、駆動信号Ｖｃｏｍのハイ電位Ｖｃｏｍ（Ｈ）の期間では、第１電位供給線ＰＬ１及び第２電位供給線ＰＬ２をハイインピーダンス（Ｈｉ−Ｚ）とすることにより、走査線ＧＣＬがフローティング状態とされる。このとき、第１電位供給線ＰＬ１の電位は、上述した層間容量によって第１電位ＶＧＨより駆動電極ＣＯＭＬの電位上昇Δｖに応じたΔｖｕｐだけ上昇した値（ＶＧＨ＋Δｖｕｐ）となり、時間の経過と共に、第１電位供給線ＰＬ１と第２電位供給線ＰＬ２と間に生じるリーク電流等によって下降し、リーク電流等による減少分Δｖｌｅａｋだけ低い電位（ＶＧＨ＋Δｖｕｐ−Δｖｌｅａｋ）となる。また、第２電位供給線ＰＬ２の電位は、上述した層間容量によって第２電位ＶＧＬより駆動電極ＣＯＭＬの電位上昇Δｖに応じたΔｖｕｐだけ上昇した値（ＶＧＬ＋Δｖｕｐ）となり、時間の経過と共に、第１電位供給線ＰＬ１と第２電位供給線ＰＬ２と間に生じるリーク電流等によって上昇し、リーク電流等による減少分Δｖｌｅａｋだけ高い電位（ＶＧＬ＋Δｖｕｐ＋Δｖｌｅａｋ）となる。
【００６５】
駆動信号Ｖｃｏｍがロー電位Ｖｃｏｍ（Ｌ）となると、第１電位供給線ＰＬ１の電位は、電位（ＶＧＨ＋Δｖｕｐ−Δｖｌｅａｋ）から、駆動電極ＣＯＭＬの電位下降Δｖに応じたΔｖｕｐだけ下降した値（ＶＧＨ−Δｖｌｅａｋ）となり、その後も下降し続ける。また、第２電位供給線ＰＬ２の電位は、電位（ＶＧＬ＋Δｖｕｐ＋Δｖｌｅａｋ）から、駆動電極ＣＯＭＬの電位下降Δｖに応じたΔｖｕｐだけ上昇した値（ＶＧＬ＋Δｖｌｅａｋ）となり、その後も上昇し続ける。
【００６６】
本実施形態では、図１０に示すように、駆動信号Ｖｃｏｍがロー電位Ｖｃｏｍ（Ｌ）となってから所定の微小期間Δｔ１後にスイッチ回路ＳＷ１（Ｈ）及びスイッチ回路ＳＷ１（Ｌ）をオン制御する。これにより、第１電位供給線ＰＬ１には、スイッチ回路ＳＷ１（Ｈ）を介して第１電位ＶＧＨが供給され、第２電位供給線ＰＬ２には、スイッチ回路ＳＷ１（Ｌ）を介して第２電位ＶＧＬが供給される。
【００６７】
そして、電位供給期間Ｐｖの間に、第１電位供給線ＰＬ１の電位が第１電位ＶＧＨに復帰し、第２電位供給線ＰＬ２の電位が第２電位ＶＧＬに復帰する。これにより、表示期間Ｐｄに移行した際の第１電位供給線ＰＬ１の電位低下Δｖ１及び第２電位供給線ＰＬ２の電位上昇Δｖ２を抑制することができる。
【００６８】
なお、図１０では、駆動信号Ｖｃｏｍがハイ電位Ｖｃｏｍ（Ｈ）となる微小期間Δｔ２前にスイッチ回路ＳＷ１（Ｈ）及びスイッチ回路ＳＷ１（Ｌ）をオフ制御する例を示したが、微小期間Δｔ１及び微小期間Δｔ２は、それぞれ０であっても良い。
【００６９】
図１１は、実施形態に係る表示装置の検出期間の電位供給期間における状態図である。図１１に示すように、本実施形態において、検出期間Ｐｔの電位供給期間Ｐｖには、電源回路４２の第１電位生成回路４２１からスイッチ回路ＳＷ１（Ｈ）を介して第１電位供給線ＰＬ１第１電位ＶＧＨが印加され、電源回路４２の第２電位生成回路４２２からスイッチ回路ＳＷ１（Ｌ）を介して第２電位供給線ＰＬ２に第２電位ＶＧＬが印加される。
【００７０】
図１２は、実施形態に係る表示装置の検出期間における各部波形及び各スイッチ回路の第１状態遷移例を示す図である。
【００７１】
図１２に示す第１状態遷移例では、検出期間Ｐｔの全期間において、駆動信号Ｖｃｏｍのロー電位Ｖｃｏｍ（Ｌ）の期間ごとに電位供給期間Ｐｖを設けている。
【００７２】
図１３は、実施形態に係る表示装置の検出期間における各部波形及び各スイッチ回路の第２状態遷移例を示す図である。
【００７３】
図１３に示す第２状態遷移例では、検出期間Ｐｔにおける駆動信号Ｖｃｏｍの偶数回のロー電位Ｖｃｏｍ（Ｌ）の期間に電位供給期間Ｐｖを設けている。
【００７４】
また、図１３に示す第２状態遷移例では、検出期間Ｐｔにおける駆動信号Ｖｃｏｍの偶数回のロー電位Ｖｃｏｍ（Ｌ）の期間に電位供給期間Ｐｖを設けているが、検出期間Ｐｔにおける駆動信号Ｖｃｏｍの奇数回のロー電位Ｖｃｏｍ（Ｌ）の期間に電位供給期間Ｐｖを設けても良いし、検出期間Ｐｔのロー電位Ｖｃｏｍ（Ｌ）の期間のうちの所定回数ごとに電位供給期間Ｐｖを設けても良い。
【００７５】
図１４は、実施形態に係る表示装置の検出期間における各部波形及び各スイッチ回路の第３状態遷移例を示す図である。
【００７６】
図１４に示す第３状態遷移例では、検出期間Ｐｔにおける駆動信号Ｖｃｏｍの表示期間Ｐｄの直前の複数回のロー電位Ｖｃｏｍ（Ｌ）の期間に電位供給期間Ｐｖを設けている。なお、検出期間Ｐｔの表示期間Ｐｄの直前の少なくとも１回のロー電位Ｖｃｏｍ（Ｌ）の期間に電位供給期間Ｐｖを設けるようにしても良い。
【００７７】
なお、図１２から図１４に示す各状態遷移例は一例であって、検出期間Ｐｔにおいて電位供給期間Ｐｖを設ける駆動信号Ｖｃｏｍのロー電位Ｖｃｏｍ（Ｌ）の期間は、図１２から図１４に示す例に限るものではない。具体的には、例えば、検出期間Ｐｔにおける駆動信号Ｖｃｏｍのロー電位Ｖｃｏｍ（Ｌ）の期間のうちの少なくとも１つ以上に電位供給期間Ｐｖを設ける態様であれば、検出期間Ｐｔにおける第１電位供給線ＰＬ１及び第２電位供給線ＰＬ２の電位変動を抑制する効果を得ることができる。
【００７８】
以上説明したように、実施形態に係る表示装置１は、画素電極２２と画素トランジスタＴｒとを有する複数の画素Ｐｉｘが設けられた表示領域１０に画像表示を行う表示期間Ｐｄと、表示領域１０上の被検出体を検出する検出期間Ｐｔとを時分割で交互に実行する構成において、画素トランジスタＴｒのゲートに接続される走査線ＧＣＬと、画素トランジスタＴｒのソース及びドレインのうちの一方に接続される信号線ＳＧＬと、画素トランジスタＴｒのソース及びドレインのうちの他方に接続される画素電極２２との間に画素容量Ｃを形成する駆動電極ＣＯＭＬと、走査線ＧＣＬに走査信号ＧＡＴＥを供給する走査線駆動回路１２と、信号線ＳＧＬに画素信号ＳＩＧを供給する信号線駆動回路１３と、表示期間Ｐｄにおいて画素電極２２に対する共通電位Ｖｃｏｍｄｃを駆動電極ＣＯＭＬに供給し、検出期間Ｐｔにおいて交流の駆動信号Ｖｃｏｍを駆動電極ＣＯＭＬに供給する駆動電極駆動回路４０と、走査信号ＧＡＴＥのハイ電位の基準電位となる第１電位ＶＧＨ、及び、走査信号ＧＡＴＥのロー電位の基準電位となる第２電位ＶＧＬを生成して、走査線駆動回路１２に供給する電源回路４２と、走査線駆動回路１２に第１電位ＶＧＨを供給する第１電位供給線ＰＬ１と、走査線駆動回路１２に第２電位ＶＧＬを供給する第２電位供給線ＰＬ２と、を備える。電源回路４２は、駆動信号Ｖｃｏｍのロー期間において、第１電位ＶＧＨを第１電位供給線ＰＬ１に供給すると共に、第２電位ＶＧＬを第２電位供給線ＰＬ２に供給する電位供給期間Ｐｖを設ける。
【００７９】
具体的に、電源回路４２は、検出期間Ｐｔにおける駆動信号Ｖｃｏｍのロー電位Ｖｃｏｍ（Ｌ）の期間のうちの少なくとも１つ以上に電位供給期間Ｐｖを設ける。
【００８０】
または、電源回路４２は、検出期間Ｐｔにおける駆動信号Ｖｃｏｍのロー電位Ｖｃｏｍ（Ｌ）の期間の所定回数ごとに電位供給期間Ｐｖを設ける。
【００８１】
または、電源回路４２は、検出期間Ｐｔの全期間において、駆動信号Ｖｃｏｍのロー電位Ｖｃｏｍ（Ｌ）の期間ごとに電位供給期間Ｐｖを設ける。
【００８２】
上記構成において、電源回路４２は、検出期間Ｐｔにおいて、電位供給期間Ｐｖを除き、第１電位供給線ＰＬ１及び第２電位供給線ＰＬ２をハイインピーダンスとする。
【００８３】
これにより、検出期間Ｐｔにおける第１電位供給線ＰＬ１及び第２電位供給線ＰＬ２の電位変動を抑制することができる。このため、検出期間Ｐｔにおいて、第１電位供給線ＰＬ１と第２電位供給線ＰＬ２と間に生じるリーク電流等によって、画素トランジスタＴｒのゲート−ソース間の電位が低下することにより、画素トランジスタＴｒのオフ抵抗の低下し、画素容量Ｃに蓄えられていた電荷が放電してフレーム間で輝度フリッカが発生することを防ぐことができる。また、走査信号ＧＡＴＥの波高値が低下し、検出期間Ｐｔに同期したスジが認識されることを防ぐことができる。
【００８４】
本実施形態により、表示品質の低下を抑制することができる表示装置１を得ることができる。
【００８５】
なお、上述した実施形態では、自己静電容量方式のタッチ検出動作を行う構成を例示したが、指等の外部物体の近接又は接触に伴う駆動電極と検出電極との間の容量変化に応じてタッチ検出を行う、所謂相互静電容量方式のタッチ検出動作を行う構成に適用することも可能である。
【００８６】
以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。
【符号の説明】
【００８７】
１  表示装置
２  アレイ基板
３  対向基板
１０  表示領域
１２  走査線駆動回路
１３  信号線駆動回路
２２  画素電極
４０  駆動電極駆動回路
４０ａ  共通電位／駆動信号生成回路
４１  検出回路
４２  電源回路
４２１  第１電位生成回路
４２２  第２電位生成回路
Ｃ  画素容量
ＣＯＭＬ  駆動電極
ＧＡＴＥ，ＧＡＴＥ（ｎ），ＧＡＴＥ（ｎ＋１）  走査信号
ＧＣＬ  走査線
Ｐｉｘ，Ｐｉｘ（ｍ，ｎ），Ｐｉｘ（ｍ，ｎ＋１）  画素
ＰＬ１  第１電位供給線
ＰＬ２  第２電位供給線
Ｐｄ  表示期間
Ｐｔ  検出期間
Ｐｖ  電位供給期間
ＳＧＬ  信号線
ＳＩＧ，ＳＩＧ（ｍ）  画素信号
Ｔｒ  画素トランジスタ
Ｖｃｏｍ  駆動信号
Ｖｃｏｍｄｃ  共通電位
ＶＧＨ  第１電位
ＶＧＬ  第２電位
ＳＷ１（Ｈ），ＳＷ１（Ｌ），ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５（ｎ），ＳＷ５（ｎ＋１）  スイッチ回路
Ｔｃｏｍ  検出信号
【図１】
2020148869.tif 000003
【図２】
2020148869.tif 000004
【図３】
2020148869.tif 000005
【図４Ａ】
2020148869.tif 000006
【図４Ｂ】
2020148869.tif 000007
【図４Ｃ】
2020148869.tif 000008
【図５】
2020148869.tif 000009
【図６Ａ】
2020148869.tif 000010
【図６Ｂ】
2020148869.tif 000011
【図６Ｃ】
2020148869.tif 000012
【図７】
2020148869.tif 000013
【図８】
2020148869.tif 000014
【図９】
2020148869.tif 000015
【図１０】
2020148869.tif 000016
【図１１】
2020148869.tif 000017
【図１２】
2020148869.tif 000018
【図１３】
2020148869.tif 000019
【図１４】
2020148869.tif 000020