(57)【要約】【課題】電子機器の負荷が軽い場合においても、スイッチング動作時の遷移損失を低減でき、スイッチング動作時のリンギングノイズを低減できるようにする。【解決手段】電子機器（１０）は、ハイサイドのスイッチ手段と、ローサイドのスイッチ手段と、前記ハイサイドのスイッチ手段をオン状態またはオフ状態にし、前記ローサイドのスイッチ手段をオン状態またはオフ状態にする制御手段とを有し、前記ローサイドのスイッチ手段は、第１のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴと並列接続された第２のＭＯＳＦＥＴと、前記第２のＭＯＳＦＥＴのバックゲート電位を切り替えるための切替手段とを有し、前記切替手段と前記第２のＭＯＳＦＥＴとを接続し、前記第２のＭＯＳＦＥＴを前記第１のＭＯＳＦＥＴよりもスイッチノードから離れた位置に配置した。【選択図】図４
2020057841.tif 000002
【特許請求の範囲】
【請求項１】
ハイサイドのスイッチ手段と、
ローサイドのスイッチ手段と、
前記ハイサイドのスイッチ手段をオン状態またはオフ状態にし、前記ローサイドのスイッチ手段をオン状態またはオフ状態にする制御手段と
を有し、
前記ローサイドのスイッチ手段は、第１のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴと並列接続された第２のＭＯＳＦＥＴと、前記第２のＭＯＳＦＥＴのバックゲート電位を切り替えるための切替手段とを有し、
前記切替手段と前記第２のＭＯＳＦＥＴとを接続し、
前記第２のＭＯＳＦＥＴを前記第１のＭＯＳＦＥＴよりもスイッチノードから離れた位置に配置したことを特徴とする電子機器。
【請求項２】
前記制御手段は、前記ハイサイドのスイッチ手段と前記ローサイドのスイッチ手段とがいずれもオフ状態となる期間において、前記切替手段により前記第２のＭＯＳＦＥＴのバックゲート電位を前記スイッチノード側に固定するように制御することを特徴とする請求項１に記載の電子機器。
【請求項３】
前記切替手段は、前記第１のＭＯＳＦＥＴとは接続されていないことを特徴とする請求項１または２に記載の電子機器。
【請求項４】
ハイサイドのスイッチ手段と、
ローサイドのスイッチ手段と、
前記ハイサイドのスイッチ手段をオン状態またはオフ状態にし、前記ローサイドのスイッチ手段をオン状態またはオフ状態にする制御手段と
を有し、
前記ローサイドのスイッチ手段は、第１のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴと並列接続された第２のＭＯＳＦＥＴと、還流電流を遮断するための電流遮断手段とを有し、
前記電流遮断手段と前記第２のＭＯＳＦＥＴとを接続し、
前記第２のＭＯＳＦＥＴを前記第１のＭＯＳＦＥＴよりもスイッチノードから離れた位置に配置したことを特徴とする電子機器。
【請求項５】
前記制御手段は、前記ハイサイドのスイッチ手段がオフ状態となる期間に、前記電流遮断手段をオフ状態に制御することを特徴とする請求項４に記載の電子機器。
【請求項６】
前記電流遮断手段は、前記第１のＭＯＳＦＥＴとは接続されていないことを特徴とする請求項４または５に記載の電子機器。
【請求項７】
前記ローサイドのスイッチ手段がオン状態である場合に、前記第１のＭＯＳＦＥＴにより形成される電流の経路長は、前記第２のＭＯＳＦＥＴにより形成される電流の経路長よりも短いことを特徴とする請求項１から６のいずれか１項に記載の電子機器。
【請求項８】
前記第１のＭＯＳＦＥＴは、前記第２のＭＯＳＦＥＴよりもドレイン−ソース間の導通抵抗が小さいことを特徴とする請求項１から７のいずれか１項に記載の電子機器。
【請求項９】
前記第１のＭＯＳＦＥＴは、前記第２のＭＯＳＦＥＴよりも連続して通電が可能な電流が大きいことを特徴とする請求項１から８のいずれか１項に記載の電子機器。
【請求項１０】
前記第２のＭＯＳＦＥＴは、前記第１のＭＯＳＦＥＴよりも入力容量が小さいことを特徴とする請求項１から９のいずれか１項に記載の電子機器。
【請求項１１】
前記ハイサイドのスイッチ手段は、複数のＰ型ＭＯＳＦＥＴが並列接続され、
前記ローサイドのスイッチ手段は、複数のＮ型ＭＯＳＦＥＴが並列接続され、
前記制御手段は、前記ハイサイドのスイッチ手段における複数のＰ型ＭＯＳＦＥＴと、前記ローサイドのスイッチ手段における複数のＮ型ＭＯＳＦＥＴとを独立にオン状態またはオフ状態にすることを特徴とする請求項１から１０のいずれか１項に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器、その制御方法などに関する。
【背景技術】
【０００２】
近年、大規模集積回路（以下、ＬＳＩと呼ぶ）は、ＬＳＩ設計・製造技術の進歩により、回路の集積化が進み、高度な機能が１チップで実現できるようになった。しかし、製造プロセスの微細化に伴う低電圧化、電子機器の高機能化に伴う負荷電流の増大も進み、電源回路に求められる軽負荷から重負荷までの高効率化、低ノイズ化の要求は厳しくなっている。
【０００３】
電源回路の中には、幅広い負荷で高効率化を図るために、複数のスイッチング素子を並列に接続し、各スイッチング素子をスイッチング制御する電源回路がある。このような電源回路で利用されるスイッチング素子の一例として、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が知られている。一方で、スイッチング制御のターンオフ時において、スイッチング素子（ＭＯＳＦＥＴ）の寄生素子であるＰＮ接合ダイオードのリカバリー特性により生じるリンギングノイズが注目されている。複数のＭＯＳＦＥＴが並列に接続されている場合、スイッチノードから離れて配置されたＭＯＳＦＥＴを含む配線ループの寄生インダクタンス値は大きくなる。寄生ダイオードに流れる逆方向電流により蓄積された、配線の寄生インダクタからリカバリータイム終了時に解放されるエネルギーは、ＭＯＳＦＥＴを含む配線ループの寄生インダクタンス値が大きいほど増加する。その結果、ＭＯＳＦＥＴを含む配線ループの寄生容量と、寄生インダクタのＬＣ共振により、スイッチノードでの高周波のリンギングノイズが増加する。
【０００４】
スイッチング制御時に発生するリンギングノイズはＥＭＩを発生させ、電子機器の筺体から空間を伝搬するノイズ放射が懸念されるが、その低減には対策部品の追加、基板設計、筺体設計に影響を及ぼすことになる。そこで、特許文献１には、スイッチング素子の駆動電圧の立ち上がりを制限し、リンギングを抑制する方法が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−０１３０５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載されている方法においては、リンギングによるスイッチング素子の誤動作を抑制している。スイッチング素子の駆動電圧の立ち上がりを制限することは、スイッチング動作時のリンギングノイズが低減できるメ一方、スイッチング動作時の遷移損失を増加させるというデメリットもある。また、寄生ダイオードのリカバリータイム終了後も、駆動電圧の立ち上がりが制限を受けたままであると、スイッチング動作時の遷移損失を増加させるというデメリットのみが残ることになる。また、スイッチング動作時のリンギングノイズは、ＭＯＳＦＥＴを含む配線ループの寄生インダクタンス値に比例して増加する。よって、ＭＯＳＦＥＴを含む配線ループの寄生インダクタンス値が小さい場合においては、スイッチング動作時のリンギングノイズ低減効果がほとんど得られないまま、スイッチング動作時の遷移損失だけが増加することになる。
【０００７】
そこで、本発明は、電子機器の負荷が軽い場合においても、スイッチング動作時の遷移損失を低減でき、スイッチング動作時のリンギングノイズを低減できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る電子機器の一つは、ハイサイドのスイッチ手段と、ローサイドのスイッチ手段と、前記ハイサイドのスイッチ手段をオン状態またはオフ状態にし、前記ローサイドのスイッチ手段をオン状態またはオフ状態にする制御手段とを有し、前記ローサイドのスイッチ手段は、第１のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴと並列接続された第２のＭＯＳＦＥＴと、前記第２のＭＯＳＦＥＴのバックゲート電位を切り替えるための切替手段とを有し、前記切替手段と前記第２のＭＯＳＦＥＴとを接続し、前記第２のＭＯＳＦＥＴを前記第１のＭＯＳＦＥＴよりもスイッチノードから離れた位置に配置した。
【０００９】
本発明に係る電子機器の一つは、ハイサイドのスイッチ手段と、ローサイドのスイッチ手段と、前記ハイサイドのスイッチ手段をオン状態またはオフ状態にし、前記ローサイドのスイッチ手段をオン状態またはオフ状態にする制御手段とを有し、前記ローサイドのスイッチ手段は、第１のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴと並列接続された第２のＭＯＳＦＥＴと、還流電流を遮断するための電流遮断手段とを有し、前記電流遮断手段と前記第２のＭＯＳＦＥＴとを接続し、前記第２のＭＯＳＦＥＴを前記第１のＭＯＳＦＥＴよりもスイッチノードから離れた位置に配置した。
【発明の効果】
【００１０】
本発明によれば、電子機器の負荷が軽い場合においても、スイッチング動作時の遷移損失を低減でき、スイッチング動作時のリンギングノイズを低減できる。
【図面の簡単な説明】
【００１１】
【図１】実施形態１における電子機器１０の構成要素の例を説明するためのブロック図である。
【図２】実施形態１におけるＤＣ／ＤＣコンバータ１００の構成要素の例を説明するためのブロック図である。
【図３】実施形態１におけるＤＣ／ＤＣコンバータ１００の電圧電流波形の例を説明するための図である。
【図４】実施形態１におけるスイッチ部１０２、１０４の構成要素の例を説明するためのブロック図である。
【図５】実施形態１におけるスイッチ部１０２、１０４の動作例を説明するためのタイミングチャートである。
【図６】実施形態２におけるスイッチ部１０２、１０４の構成要素の例を説明するためのブロック図である。
【図７】実施形態２におけるスイッチ部１０２、１０４の動作例を説明するためのタイミングチャートである。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施形態を説明する。ただし、本発明は以下の実施形態に限定されるものではない。
【００１３】
［実施形態１］
まず、図１を参照して、実施形態１における電子機器１０の構成要素の例を説明する。ただし、実施形態１における電子機器１０の構成要素は、図１に示す構成要素に限るものではない。電子機器１０は、撮像装置（例：デジタルカメラ）、携帯電話（例：スマートフォン）、携帯端末（例：タブレット端末）のいずれかまたは少なくとも一つとして動作可能である。
【００１４】
電池２７は、ＤＣ／ＤＣコンバータ１００の入力電源であり、電子機器１０を駆動するためのメイン電池である。
【００１５】
ＤＣ／ＤＣコンバータ１００は、電池電圧を変換して、各構成要素に所定の電圧と電流を所定のシーケンス制御により供給する電源回路である。
【００１６】
制御部１１は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、ＭＰＵ（Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ））等を有し、電子機器１０の全ての構成要素を制御する。
【００１７】
操作部１２は、例えば、電源ボタン、記録開始ボタン、ズーム調整ボタン、オートフォーカスボタンなどの撮影に関連する種操作を入力するスイッチ類を有する。また、操作部１２は、メニュー表示ボタン、決定ボタン、その他カーソルキー、ポインティングデバイス、タッチパネル等を有する。操作部１２は、ユーザにより操作されると制御部１１に操作信号を送信する。
【００１８】
バス１３は、各種データ、制御信号、指示信号などを電子機器１０の各構成要素に送信するための汎用バスである。
【００１９】
メモリ１４は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等を有する。メモリ１４は、制御部１１の動作用の定数、変数、プログラム等を展開する作業領域として使用される。また、メモリ１４は、後述する撮像部１５で撮像された画像データを一時的に保持するバッファメモリや、後述する表示部１９の画像表示用メモリとして使用される。制御部１１の動作用の定数、変数、制御プログラム等を展開する作業領域として使用される。
【００２０】
制御部１１は、ユーザからの操作を受け付ける操作部１２からの操作信号に応じて、各種処理（プログラム）を実行して電子機器１０の各構成要素を制御したり、構成要素間でのデータ転送を制御する。制御部１１は、ＣＰＵおよびメモリがハードウェアプロセッサとして構成されたマイクロコンピュータであってもよい。
【００２１】
撮像部１５は、ＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）またはＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ−ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等を用いたイメージセンサを有する。撮像部１５は、後述するレンズユニット２５により取り込まれた被写体の光学像をイメージセンサにより撮像し画像信号に変換する。撮像部１５は、撮像したアナログ画像信号をデジタル画像信号に変換してメモリ１４に一時的に記憶する。
【００２２】
画像処理部１６は、撮像部１５により撮像されたデジタル画像信号から記録および再生が可能な画像データを生成するために必要な各種の画像処理を実行する。画像処理部１６は、例えば、各種の画像処理を実行するプログラムを記憶したマイクロコンピュータ等のハードウェアプロセッサである。なお、制御部１１の一部の機能として各種の処理を実行するものであってもよい。画像処理部１６は、撮像部１５により撮像され、メモリ１４に記憶されたデジタル画像信号に対して、ホワイトバランス、色、明るさなどをユーザに設定された設定値または画像の特性から判定した設定値に基づいて調整する画質調整処理を行う。
【００２３】
また、画像処理部１６は、画質調整処理が施された複数のフレームの画像信号から動画データを生成する処理を行う。ここで、画像処理部１６は、動画データの各フレームをフレーム内符号化して圧縮符号化された動画データを生成してもよい。また、動画データの複数のフレーム間での差分、動き予測などを利用して圧縮符号化された動画データを生成してもよい。例えば、ＭｏｔｉｏｎＪＰＥＧ、ＭＰＥＧ、Ｈ．２６４（ＭＰＥＧ４−Ｐａｒｔ１０  ＡＶＣ）等の様々な公知の圧縮符号化方式の動画データを生成することができる。フレーム内符号化されたフレーム画像データをＩピクチャーと呼ぶ。前方のフレームとの差分を用いてフレーム間符号化された画像データをＰピクチャーと呼ぶ。前方後方のフレームとの差分を用いてフレーム間符号化された画像データをＢピクチャーと呼ぶ。これらの圧縮方式は、公知の方式が適用できるので、詳細な説明は省略する。また、画像処理部１６は、画質調整処理された画像信号から静止画データを生成する処理を実行することができる。静止画データを生成する際には、ＪＰＥＧ等の圧縮符号化方式を用いるが、これらの圧縮符号化方式は、公知の方式が適用できるので、詳細な説明を省略する。なお、静止画データについては、撮像部１５により撮像されたデジタル画像信号をそのまま記録する、いわゆるＲＡＷ画像データとしてもよい。
【００２４】
画像処理部１６で生成された動画データおよび／または静止画データは、メモリ１４の前述したデジタル画像信号が記憶されている領域以外の領域に記憶される。なお、実施形態１においては、撮像部１５により撮像されたデジタル画像信号と、画像処理部１６で生成された動画データおよび／または静止画データは、同一のメモリ１４に記憶されるものとして説明するが、別のメモリであってもよい。
【００２５】
音声入力部１７は、例えば、電子機器１０に内蔵された無指向性のマイクまたは音声入力端子を介して接続された外部マイク等により電子機器１０の周囲の音声を集音（収音）する。音声入力部１７は、マイクにより取得したアナログ音声信号をデジタル信号に変換してメモリ１４に一時的に記憶させる。
【００２６】
音声処理部１８は、音声入力部１７により取得されたデジタル音声信号から記録および再生が可能な音声データを生成するために必要な各種の音声処理を実行する。音声処理部１８は、例えば、各種の音声処理を実行するプログラムを記憶したマイクロコンピュータ等のハードウェアプロセッサである。また、制御部１１の一部の機能として各種の音声信号処理を実行するものであってもよい。音声処理部１８では、音声入力部１７により取得され、メモリ１４に記憶されたデジタル音声信号の、レベルの適正化および雑音低減等の音声処理を行う。また、音声処理部１８は、必要に応じて、音声信号を圧縮する処理を行う。音声圧縮方式は、ＡＣ３、ＡＡＣ等の公知の音声圧縮方式が適用できるので、詳細な説明を省略する。音声処理部１８で生成された音声データは、メモリ１４に再び記憶される。
【００２７】
表示制御部２０は、表示部１９に画像を表示するための表示制御を行う。表示制御部２０は、例えば、画像の表示処理を実行するプログラムを記憶したマイクロコンピュータ等のハードウェアプロセッサである。表示制御部２０は、メモリ１４に一時的に記憶された画像データを読み出して、表示部１９に表示させる。表示部１９は、例えば、電子機器１０に搭載された液晶パネルまたは有機ＥＬパネル等であってもよいし、電子機器１０とは別の表示装置（例えば、テレビ、モニタ、プロジェクタ）である。
【００２８】
制御部１１は、例えば、メモリ１４に記憶された動画データ、音声データ等を読み出して記録再生部２１に転送する。記録再生部２１は、制御部１１により転送された動画データ、音声データを記録媒体２２に記録する。記録再生部２１は、動画データと音声データを１つの動画ファイルとして記録媒体２２に記録する。このとき、撮影時のカメラ設定、撮影時に検出された測光値などを示す各種データを制御部１１が生成し、動画データ、音声データとともに記録媒体２２に記録してもよい。ここで、記録媒体２２は、電子機器１０に内蔵された記録媒体であっても、電子機器１０に対して着脱可能な記録媒体でもよい。記録媒体２２は、例えば、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−Ｒ、ＤＶＤ−Ｒ、磁気テープ、不揮発性の半導体メモリ、フラッシュメモリ、などのあらゆる方式の記録媒体を含む。また、静止画ファイルを記録する場合には、制御部１１は、メモリ１４に記憶された静止画データを読み出して、記録再生部２１に転送する。記録再生部２１は、制御部１１により転送された静止画データを記録媒体２２に静止画ファイルとして記録する。
【００２９】
また、記録再生部２１は、記録媒体２２に記録された動画ファイル等を読み出して再生する。制御部１１は、例えば、記録媒体２２から読み出した動画ファイルに含まれるヘッダ情報を読み出す。そして、制御部１１は、読み出したヘッダ情報に基づいて、再生すべき動画データ、音声データを記録媒体２２から読み出すように記録再生部２１を制御する。記録再生部２１は、読み出した動画データを画像処理部１６へ転送し、読み出した音声データを音声処理部１８に転送する。
【００３０】
画像処理部１６は、再生した動画データの１フレームの画像を順次、メモリ１４に記憶する。表示制御部２０は、メモリ１４に記憶された１フレームの画像を順次読み出して、表示部１９に表示する。一方、音声処理部１８は、再生した音声データからデジタル音声信号を復号し、アナログ信号へ変換してアナログ音声信号を不図示の音声出力部（スピーカ、イヤホン端子、音声出力端子等）に出力する。また、静止画を再生する場合には記録再生部２１は、記録媒体２２に記録された静止画ファイル等を読み出す（再生する）。そして、制御部１１は、再生した静止画ファイルに含まれる静止画データを画像処理部１６に転送する。画像処理部１６は、制御部１１により転送された静止画データの画像をメモリ１４に記憶する。表示制御部２０は、メモリ１４に記憶された１フレームの画像を順次読み出して、表示部１９に表示する。
【００３１】
出力部２３は、画像データまたは音声データを外部装置に対して出力する音声端子または映像端子である。
【００３２】
通信部２４は、外部装置とデータの送受信を行う通信インターフェースであり、有線または無線での接続が可能である。
【００３３】
レンズユニット２５は、被写体の光学像を電子機器１０に取り込むレンズと、光量を制御する絞り機構と、被写体像の焦点を合わせるフォーカス機構と、撮像素子への露光時間を制御するシャッター機構を有する。
【００３４】
機構制御部２６は、レンズユニット２５の絞り機構、フォーカス機構およびシャッター機構を、制御部１１からの制御信号に基づいて制御する。
【００３５】
次に、図２および図３を参照して、実施形態１のＤＣ／ＤＣコンバータ１００の回路構成と動作について説明する。
【００３６】
図２は、実施形態１におけるＤＣ／ＤＣコンバータ１００の１つの電源部の構成要素の例を示している。
【００３７】
後段のデバイスに駆動電源を供給するＤＣ／ＤＣコンバータ１００は、同期整流型の降圧電回路を構成する。電圧を維持するためのフィードバック機構は、電圧ループ信号に応じてパルス制御することで実現する。電圧ループ信号は出力電圧を出力設定抵抗１３０で分圧してエラーアンプ１２３で基準電圧１２２と比較増幅することで得られる。駆動制御部１１２に電圧ループ信号とパルスデューティ制御の基準クロックであるＯＳＣ１３１の信号が接続される。駆動制御部１１２からの駆動信号によって、ハイサイドのスイッチ部１０２とローサイドのスイッチ部１０４がオン状態またはオフ状態になるように制御される。スイッチ部１０２は、Ｐ型ＭＯＳＦＥＴ等のスイッチング素子を有する。スイッチ部１０４は、Ｎ型ＭＯＳＦＥＴ等のスイッチング素子を有する。駆動制御部１１２は、スイッチ部１０２における複数のＰ型ＭＯＳＦＥＴと、スイッチ部１０４における複数のＮ型ＭＯＳＦＥＴを独立にオン状態またはオフ状態にする。
【００３８】
スイッチ部１０２とスイッチ部１０４がオン状態またはオフ状態にされることでコイル１０８に流れる電流が制御され、コンデンサ１１０で平滑化されることで一定の出力電圧が得られる。
【００３９】
コイル１０８は、スイッチ部１０２がオン状態、スイッチ部１０４がオフ状態の場合に、電池２７から励磁エネルギーを蓄積し、スイッチ部１０２で降圧した電圧を整流するためのパワーインダクタである。コンデンサ１１０は、コイル１０８による電圧と電流の脈流を平滑化する。
【００４０】
スイッチ部１０２とスイッチ部１０４は、負荷変動などで出力電圧が低くなっている場合は、エラーアンプ１２３の出力が上がり、スイッチ部１０２のオンデューティが大きくなるため、出力電圧を上げる方向に制御される。反対に、出力電圧が高いときはエラーアンプ１２３の出力が下がり、スイッチ部１０２のオンデューティが小さくなるため、出力電圧を下げる方向に制御される。
【００４１】
図３は実施形態１におけるＤＣ／ＤＣコンバータ１００の電圧電流波形の例を示している。図３（ａ）はＤＣ／ＤＣコンバータ１００の基準クロック（ＯＳＣ）１３１を示している。ＤＣ／ＤＣコンバータ１００の各構成要素はＯＳＣ１３１の信号に同期して動作する。図３（ｂ）はＤＣ／ＤＣコンバータ１００から引かれる負荷電流を示し、説明の簡略化のため周波数ｆＬの正弦波としている。図３（ｃ）はＤＣ／ＤＣコンバータ１００からの出力電圧を示している。出力電圧は理想的には一定値であるが、実際には図３（ｃ）に示すように図３（ｂ）の負荷変動に対して追従しきれず揺らぐ成分、スイッチング動作に同期したリップル電圧成分が存在する。図３（ｄ）は分圧された図３（ｃ）の出力電圧をエラーアンプ１２３で基準値と比較し増幅した結果を示している。図３（ｃ）の出力電圧が設定値通りの出力であればゼロになるが、実際には前述のような誤差が発生するため、その誤差分が反転増幅される。図３（ｅ）はスイッチ部１０２のオン状態またはオフ状態、図３（ｆ）はスイッチ部１０４のオン状態またはオフ状態を示す波形であり、便宜上オン状態をＨｉｇｈ、オフ状態をＬｏｗで示している。オン状態とオフ状態を合わせた１サイクル周期は必ずＯＳＣ１３１の周期と等しくなる。なお、図３（ｆ）には貫通防止のデッドタイムが追加されている。図３（ｇ）はコイル１０８のインダクタ電流を示している。スイッチ部１０２をオン状態にすると、電池２７からスイッチ部１０２を介してコイル１０８へつながる経路で負荷電流Ｉｏがコイル１０８に流れることにより、コイル１０８にエネルギーが蓄えられる。この場合の電流傾きｄＩ／ｄｔ＿ｏｎは、以下の式１で表される。
（式１）
ｄＩ／ｄｔ＿ｏｎ＝（Ｖｉ−Ｖｏ）／Ｌ
ただし、
Ｖｉ：電池２７の電圧
Ｖｏ：出力電圧
Ｌ：コイル１０８のインダクタンス値
ＯＳＣ１３１の１サイクルの短い時間内において、通常の条件下ではＶｉ、Ｖｏ、Ｌはほぼ一定であるので、ｄＩ／ｄｔ＿ｏｎは固定値となり、コイル１０８の電流は一次関数で線形的に増加する。この場合、スイッチ部１０４はオフ状態になっており、電池２７が接地部（ＧＮＤ）へショートしないようになっている。その後、エラーアンプ１２３の出力が上がりスイッチ部１０２のオフ期間になると、スイッチ部１０４をオン状態にして、コイル１０８に蓄えられたエネルギーはＧＮＤからスイッチ部１０４を介してコイル１０８へつながる経路で放出される。このときの電流傾きｄＩ／ｄｔ＿ｏｆｆは、以下の式２で表される。
（式２）
ｄＩ／ｄｔ＿ｏｆｆ＝−Ｖｏ／Ｌ
同様に一次関数で線形的に減少する。オン状態とオフ状態のサイクルで三角波状の連続的な電流波形となり、その平均電流は図３（ｂ）の負荷電流と等しくなる。
【００４２】
ここで、図４を参照して、スイッチ部１０２とスイッチ部１０４の動作について説明する。図４は、実施形態１におけるスイッチ部の構成要素の例を示している。
【００４３】
図４のＬｐ１からＬｐ１１は、配線のインダクタンス成分であり、一般的にはＩＣ内部での配線の寄生インダクタンスに相当する。実施形態１においては、スイッチ部１０２のスイッチ（ＳＷ）１０２Ａとスイッチ１０２Ｂを、電子機器１０の負荷に応じて重負荷用と軽負荷用で用途を使い分けるように制御を行う。例えば、スイッチ１０２Ａに含まれるＭＯＳＦＥＴのサイズを大きくしてドレイン−ソース間の導通抵抗を小さくし、連続して通電が可能な電流量を大きくすることで、スイッチ１０２Ａは重負荷での導通損失の低減に寄与するように動作する。一方、スイッチ１０２Ｂに含まれるＭＯＳＦＥＴのサイズを小さくしてゲートの入力容量を小さくし、連続して通電が可能な電流量を小さくすることで、スイッチ１０２Ｂは軽負荷でのスイッチング損失の低減に寄与するように動作する。電流帰還型の電流モード制御では、スイッチ部１０２に流れる電流を検出して、電流電圧変換したアナログ値をコンパレータおよびＡ／Ｄコンバータに入力し、所定の閾値と比較することでスイッチング素子をオン状態またはオフ状態にする制御を行う。これにより、スイッチング動作ごとにスイッチ１０２Ａとスイッチ１０２Ｂを切り替えることが可能であるが、詳細な動作説明は省略する。一方、スイッチ部１０４もスイッチ部１０２と同様に、スイッチ１０４Ａとスイッチ１０４Ｂを電子機器１０の負荷に応じて重負荷用と軽負荷用で用途を使い分けるように制御を行う。さらに、スイッチ１０４Ａをスイッチ１０２Ａと同様に構成することで、スイッチ１０４Ａもスイッチ１０２Ａと同様に重負荷での導通損失の低減に寄与するように動作する。スイッチ１０４Ｂをスイッチ１０２Ｂと同様に構成することで、スイッチ１０４Ｂもスイッチ１０２Ｂと同様に軽負荷でのスイッチング損失の低減に寄与するように動作する。
【００４４】
スイッチ部をＩＣに集積化した場合、電子機器１０が重負荷時に使用するスイッチ１０２Ａおよびスイッチ１０４Ａは、スイッチ１０２Ｂおよびスイッチ１０４Ｂよりもインダクタ１０８に接続されるスイッチノード１０５に近い位置に配置される。このように配置することにより、スイッチ部１０２、１０４を流れる電流の配線ループが小さくなる（電流の経路長が短くなる）ため、電流と配線抵抗による導通損失を低減することができる。その場合、電子機器１０が軽負荷時に使用するスイッチ１０２Ｂとスイッチ１０４Ｂは、スイッチノード１０５から離れて配置されることになる。そして、スイッチ１０２Ｂおよび／またはスイッチ１０４Ｂを駆動制御する場合は、スイッチ１０２Ａとスイッチ１０４Ａを駆動制御する場合と比較して、スイッチ部１０２、１０４を流れる電流の配線ループが大きくなる（電流の経路長が長くなる）ことが分かる。これは、配線ループに寄生するインダクタンス値も大きくなるということである。そこで、スイッチノード１０５から遠くに配置されたスイッチ部１０４のスイッチ１０４Ｂに、スイッチ１０４Ｂのバックゲート電位（以下、ＢＧ電位と呼ぶ）を切り替えて制御するＢＧ切替部１２０を接続している。ＢＧ切替部１２０は、４端子型ＦＥＴのバックゲート端子（以下、ＢＧ端子と呼ぶ）をＧＮＤ側とスイッチノード側のどちらかに接続を切り替える。
【００４５】
ここで、図５を参照して、実施形態１におけるスイッチング動作時に発生する高調波リンギングノイズについて、ローサイドのスイッチ部１０４がターンオフするスイッチング遷移期間の動作例を用いて説明する。
【００４６】
まず、スイッチ部１０２がオフ状態、スイッチ１０４Ａがオン状態で、コイル１０８に蓄積された励磁エネルギーをコンデンサ１１０に放出している状態から、駆動制御部１１２がスイッチ１０４Ａをオフ状態にする（Ｔ０→Ｔ１）。次に、スイッチ１０４Ａはオン状態からオフ状態へ切り替える際に、駆動制御部１１２からのゲート駆動電圧が閾値電圧Ｖｔｈを下回るまで電流を流し続けようとする（Ｔ１→Ｔ２）。次に、駆動制御部１１２からのゲート駆動電圧が閾値電圧Ｖｔｈを下回った時点で、寄生ダイオード１０６に環流電流Ｉｏｆｆが流れる（Ｔ２→Ｔ３）。または、ゲート駆動電圧の低下でスイッチ１０４Ａのオン抵抗値Ｒｏｎ＿１０４Ａが大きくなる。そして、環流電流Ｉｏｆｆとの積算値であるドレインとソース間の電圧ＶＤＳ＿１０４Ａが、スイッチ１０４Ａの寄生ダイオード１０６の順方向電圧ＶＦを超えた時点で、寄生ダイオード１０６に環流電流Ｉｏｆｆが流れる（Ｔ２→Ｔ３）。次に、スイッチ部１０２とスイッチ１０４Ａが同時にオン状態になって貫通電流が流れないように防止している期間（以下、ＤｅａｄＴｉｍｅと呼ぶ）が終わり、駆動制御部１１２がスイッチ部１０２をオン状態になるように制御する（Ｔ＝Ｔ３）。このタイミングで、電池２７からスイッチ部１０２を通して電流が流れ始め、その電流が寄生ダイオード１０６の環流電流をキャンセルするようにして寄生ダイオード１０６に流れ込む（Ｔ３→Ｔ４）。寄生ダイオード１０６の電流がゼロになっても、ＰＮ接合ダイオードのリカバリー特性により、順方向の環流電流によって蓄積されたキャリアが消滅するまで、逆方向にリカバリー電流ＩＲが流れる。このリカバリー電流ＩＲは、電池２７、スイッチ部１０２およびスイッチ１０４Ａで形成されるループに流れる短絡電流なので、ループ内の配線に寄生する全てのインダクタにリカバリー電流のエネルギーが蓄積される。ここで、蓄積されるエネルギーＵは以下の式３で表される。
（式３）
Ｕ＝１／２・Ｌｐ・ＩＲＰ２
ただし、
Ｌｐ：寄生インダクタの総計値
ＩＲＰ：寄生ダイオード１０６のリカバリー電流のピーク値
ここで、蓄積されたエネルギーＵは、寄生ダイオード１０６のリカバリータイム後に解放されるが、リカバリー電流ＩＲが回復する際の急峻な単位時間当たりの電流変化ｄＩＲ／ｄｔに伴い、寄生インダクタと寄生容量によるＬＣ共振が起きる。その結果、スイッチノード電圧Ｖｓｗに高周波のリンギングノイズが重畳される。ここで、重畳するリンギングノイズの共振周波数は以下の式４で表される。
（式４）
ｆ＝１／（２π√（Ｌｐ・Ｃｐ））
ただし、
Ｌｐ：寄生インダクタの総計値
Ｃｐ：寄生キャパシタの総計値
上述した通り、スイッチング動作時に発生する高調波リンギングノイズは、スイッチ部１０４を含む配線ループの寄生インダクタの大きさが影響している。
【００４７】
ここで、実施形態１における電子機器１０の動作について説明する。
【００４８】
実施形態１の電子機器１０は、ユーザが操作部１２の電源ボタンを操作すると、操作部１２から制御部１１に起動の指示が出力される。この指示を受けて、制御部１１は、電源供給部を制御して、電子機器１０の各構成要素に対して電源を供給させる。
【００４９】
電源が供給されると、制御部１１は、操作部１２からの指示信号を受けて、操作部１２のモードスイッチが、「静止画撮影モード」、「動画撮影モード」、「再生モード」等のうちいずれのモードであるかを確認する。
【００５０】
「静止画撮影モード」では、電子機器１０は撮影待機状態でユーザが操作部１２の静止画記録ボタンを操作することで撮影を行い、静止画ファイルが記録媒体２２に記録される。そして再び撮影待機状態になる。「動画撮影モード」では、電子機器１０は撮影待機状態でユーザが操作部１２の動画記録開始ボタンを操作することで撮影を開始し、その間、動画データと音声データとが記録媒体２２に記録される。そしてユーザが操作部１２の動画記録終了ボタンを操作することで撮影を終了し、記録媒体２２に記録していた動画データと音声データとを動画ファイルとして完成させる。その後、再び撮影待機状態になる。「再生モード」では、ユーザが選択した静止画ファイルまたは動画ファイルを記録媒体２２から再生して、静止画、動画および音声の出力、無線接続機能を用いたファイル転送等がなされる。
【００５１】
次に、電子機器１０の負荷について説明する。電子機器１０の負荷は動作モードに応じて変わる。撮像部１５がライブビュー画像用に得たデジタル画像信号をメモリ１４に一時記憶させて表示させる撮影待機状態は、電子機器１０の負荷が比較的軽い状態で、例えば入力電力が１．５Ｗとなる。一方で、静止画撮影時は、撮像部１５が撮影用にデジタル画像信号を得て、機構制御部２６が露出とフォーカスとシャッターを制御して、画像処理部１６が現像処理と符号化処理を実行して、記録再生部２１が静止画データを記録する。よって、複数のブロックの駆動が重なり、電子機器１０の負荷が比較的重い状態で、例えば入力電力が過渡的に２．５Ｗとなる。一般的に撮影時の画像データ量の方がライブビュー画像用の画像データ量よりも大きい。静止画再生状態であれば、撮像部１５、画像処理部１６および機構制御部２６は駆動されないため、電子機器１０の負荷が軽い状態で、例えば入力電力が０．８Ｗとなる。また、電子機器１０が起動待機状態である省電モードであれば、記録再生部２１も駆動されず、制御部１１がスタンバイ状態で駆動しているため、電子機器１０の負荷が最も軽い状態で、例えば入力電力が０．１Ｗとなる。
【００５２】
電子機器１０が省電力モードまたは静止画再生モードの場合は、負荷の重い撮影時と比較すると、寄生ダイオード１０６に流れる順方向電流は少なくなる。よって、配線ループの寄生インダクタに蓄積されるエネルギーが小さく、スイッチング動作時のリンギングノイズは小さい。しかし、無線接続等で機器内部の不要輻射ノイズに影響を受け易い動作モードであれば、電源部からのスイッチング動作時における高調波ノイズは無視できなくなる。
【００５３】
実施形態１では、電子機器１０が軽負荷時にスイッチ１０４Ｂを駆動制御した場合において、リカバリー電流ＩＲが流れるインダクタの総計値を下げるため、スイッチ部１０２がオフ状態で寄生ダイオードを流れる順方向電流の配線ループを小さくする。具体的には、図５で示したように、スイッチ部１０２がオフ状態で駆動制御部１１２がスイッチ１０４ＢのＢＧ電位をＧＮＤ側からスイッチノード側に切り替えるように、ＢＧ切替部１２０を制御する。このような制御を行うことで、スイッチ１０４Ｂの寄生ダイオードはアノードがスイッチノード側、カソードがＧＮＤ側となり、スイッチ１０４Ａの寄生ダイオード１０６とは極性が逆向きに固定されることになる。そして、スイッチ１０４Ｂのターンオフ時に流れる環流電流Ｉｏｆｆは、スイッチ１０４Ｂの寄生ダイオードではなく、スイッチ１０４Ａの寄生ダイオード１０６に流れる。よって、スイッチ部１０２のターンオン時のリカバリー電流ＩＲも寄生ダイオード１０６に流れるため、スイッチ１０４Ｂの寄生ダイオードを流れる場合と比べて、リカバリー電流ＩＲが流れるインダクタの総計値を下げることができる。
【００５４】
ここで、スイッチ部１０２のターンオン時はスイッチ１０４ＢのＢＧ電位がスイッチノード側からＧＮＤ側に切り替わるため、スイッチ部１０２からスイッチ１０４Ｂへの貫通電流が流れないように構成されている。実施形態１では、スイッチ部１０２をＭＯＳＦＥＴが２素子の並列接続として説明したが、１素子でも、３素子以上で同特性のＭＯＳＦＥＴを並列接続としても構わない。また、実施形態１ではスイッチ部１０４をＭＯＳＦＥＴが２素子の並列接続として説明したが、３素子以上の並列接続としても構わない。その場合に、ＢＧ切替部１２０を複数有し、最もスイッチノード１０５の近くに配置されたＭＯＳＦＥＴ以外のＢＧ電位を全て切替制御しても、所定のＭＯＳＦＥＴのみＢＧ電位を切替制御しても構わない。また、ＢＧ電位を切り替える制御をＭＯＳＦＥＴをオン状態またはオフ状態にする制御に連動させず、電子機器１０の動作モードおよび負荷電流に応じてＧＮＤ電位に固定制御としても構わない。
【００５５】
以上説明したように、実施形態１のスイッチング制御によれば、電子機器１０の軽負荷時において、電流の配線ループが大きくなっても、スイッチング動作時に発生する高調波リンギングノイズを低減させることができる。
【００５６】
［実施形態２］
図６は、実施形態２におけるスイッチ部１０２、１０４の構成要素の例を示している。
【００５７】
実施形態２では、スイッチ部１０４のスイッチノード１０５から遠くに配置されたスイッチ１０４Ｂに、還流電流Ｉｏｆｆを遮断するための電流遮断用スイッチ１０４Ｃが直列接続されている。スイッチ１０４Ｃは寄生ダイオード１２４のアノードがスイッチノード側、カソードがＧＮＤ側となるようにスイッチ１０４Ｂに接続される。図６ではスイッチ１０４ＣをＮ型ＭＯＳＦＥＴとしており、バッファ１２６はスイッチ１０４Ｃを駆動する。スイッチ１０４Ｃは、スイッチノード電圧Ｖｓｗよりも高い電圧で駆動制御するため、不図示のダイオードとコンデンサでブートストラップ回路を構成して実現する。スイッチ１０４ＣをＰ型ＭＯＳＦＥＴで構成することも可能であるが、その場合はバッファ１２６で負電圧の出力となる駆動制御が必要となる。
【００５８】
ここで、図７を参照して、実施形態２のスイッチング動作時に発生する高調波リンギングノイズについて、ローサイドのスイッチ部１０４がターンオフするスイッチング遷移期間の動作例を用いて説明する。なお、以下では、実施形態１の図５と同様の動作については説明を省略し、相違する点を中心に説明をする。
【００５９】
なお、図７において、Ｔ０〜Ｔ４におけるスイッチ部１０２およびスイッチ部１０４の動作ならびにスイッチノード電圧Ｖｓｗの変化については、実施形態１の図５で説明した通りである。また、電子機器１０の動作モードに応じた負荷状態の変化も実施形態１で説明した通りである。
【００６０】
実施形態２では、電子機器１０の軽負荷時にスイッチ１０４Ｂを駆動制御した場合において、リカバリー電流ＩＲが流れるインダクタの総計値を下げるため、スイッチ部１０２がオフ状態で寄生ダイオードを流れる順方向電流の配線ループを小さくする。具体的には、図７に示すように、スイッチ部１０２がオフ状態に駆動制御部１１２がスイッチ１０４Ｃをオン状態になるように制御する。このような制御を行うことで、スイッチ１０４Ｃの寄生ダイオード１２４はアノードがスイッチノード側、カソードがＧＮＤ側となり、スイッチ１０４Ａの寄生ダイオード１０６とは極性が逆向きに固定される。そして、スイッチ１０４Ｂのターンオフ時に流れる環流電流Ｉｏｆｆは、スイッチ１０４Ｂの寄生ダイオードではなく、スイッチ１０４Ａの寄生ダイオード１０６に流れる。スイッチ部１０２のターンオン時のリカバリー電流ＩＲも寄生ダイオード１０６に流れるため、スイッチ１０４Ｂの寄生ダイオードを流れる場合と比べて、リカバリー電流ＩＲが流れるインダクタの総計値を下げることができる。
【００６１】
ここで、スイッチ部１０２のターンオン時はスイッチ１０４Ｃがオフ状態にされているため、スイッチ部１０２からスイッチ１０４Ｂへの貫通電流が流れないように構成されている。実施形態２においても、スイッチ部１０２をＭＯＳＦＥＴが２素子の並列接続として説明したが、１素子でも、３素子以上で同特性のＭＯＳＦＥＴを並列接続としても構わない。また、実施形態２ではスイッチ部１０４をＭＯＳＦＥＴが２素子の並列接続として説明したが、３素子以上の並列接続としても構わない。その場合に、還流電流Ｉｏｆｆの遮断用スイッチ１０４Ｃを複数有し、最もスイッチノード１０５の近く配置されたＭＯＳＦＥＴ以外の還流電流Ｉｏｆｆの遮断用スイッチ１０４Ｃを全て切替制御してもよい。また、所定のＭＯＳＦＥＴのみ還流電流Ｉｏｆｆの遮断用スイッチを切替制御しても構わない。また、還流電流Ｉｏｆｆの遮断用スイッチ１０４Ｃの駆動制御はＭＯＳＦＥＴのオン状態またはオフ状態に連動した制御とせず、電子機器１０の動作モードや負荷電流に応じてオン状態に固定した制御としても構わない。
【００６２】
以上説明したように、実施形態２のスイッチング制御によれば、電子機器１０の軽負荷時において、電流の配線ループが大きくなっても、スイッチング動作時に発生する高調波リンギングノイズを低減させることができる。
【００６３】
［実施形態３］
実施形態１および２で説明した様々な機能、処理または方法は、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）、プロセッサなどがプログラムを用いて実現することもできる。以下、実施形態３では、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）、プロセッサなどを「コンピュータＸ」と呼ぶ。また、実施形態３では、コンピュータＸを制御するためのプログラムであって、実施形態１および２で説明した様々な機能、処理または方法を実現するためのプログラムを「プログラムＹ」と呼ぶ。
【００６４】
実施形態１および２で説明した様々な機能、処理または方法は、コンピュータＸがプログラムＹを実行することによって実現される。この場合において、プログラムＹは、コンピュータ読み取り可能な記憶媒体を介してコンピュータＸに供給される。実施形態３におけるコンピュータ読み取り可能な記憶媒体は、ハードディスク装置、磁気記憶装置、光記憶装置、光磁気記憶装置、メモリカード、揮発性メモリ、不揮発性メモリなどの少なくとも１つを含む。実施形態３におけるコンピュータ読み取り可能な記憶媒体は、ｎｏｎ−ｔｒａｎｓｉｔｏｒｙな記憶媒体である。
【００６５】
なお、本発明の実施形態は上述の実施形態に限定されるものではない。発明の要旨を逸脱しない範囲で変更または修正された上述の実施形態１、２または３も本発明の実施形態に含まれる。
【符号の説明】
【００６６】
１０…電子機器、１００…ＤＣ／ＤＣコンバータ、１０２、１０４…スイッチ部、１０４Ａ〜１０４Ｂ…スイッチ、１０４Ｃ…電流遮断用スイッチ、１１２…駆動制御部、１２０…バックゲート切替部
【図１】
2020057841.tif 000003
【図２】
2020057841.tif 000004
【図３】
2020057841.tif 000005
【図４】
2020057841.tif 000006
【図５】
2020057841.tif 000007
【図６】
2020057841.tif 000008
【図７】
2020057841.tif 000009