(57)【要約】【課題】素子分離特性を維持しつつ読み出し速度を高速化しうる固体撮像装置及びその製造方法を提供する。【解決手段】光電変換により生じた信号電荷を蓄積する第１導電型の第１半導体領域を有する光電変換部と、少なくとも１つの第１導電型のトランジスタを有し、光電変換部に蓄積された信号電荷に基づく信号を出力する読み出し回路と、を含む画素を有し、画素は、読み出し回路が設けられた領域を画定する素子分離領域と、素子分離領域の周囲に接して設けられた第２導電型の第２半導体領域と、トランジスタのチャネル領域に設けられたチャネルドープ層と、を更に有し、チャネルドープ層は、素子分離領域と隣り合う部分を含む第１領域と、チャネル領域の中央部を含む第２領域と、を有し、第１領域における第１導電型の不純物の濃度は、第２領域における第１導電型の不純物の濃度よりも高い。【選択図】図４
2020057689.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により生じた信号電荷を蓄積する第１導電型の第１半導体領域を有する光電変換部と、少なくとも１つの前記第１導電型のトランジスタを有し、前記光電変換部に蓄積された信号電荷に基づく信号を出力する読み出し回路と、を含む画素を有し、
前記画素は、
前記読み出し回路が設けられた領域を画定する素子分離領域と、
前記素子分離領域の周囲に接して設けられた第２導電型の第２半導体領域と、
前記トランジスタのチャネル領域に設けられたチャネルドープ層と、を更に有し、
前記チャネルドープ層は、前記素子分離領域と隣り合う部分を含む第１領域と、前記チャネル領域の中央部を含む第２領域と、を有し、前記第１領域における前記第１導電型の不純物の濃度は、前記第２領域における前記第１導電型の不純物の濃度よりも高い
ことを特徴とする固体撮像装置。
【請求項２】
前記第１領域は、前記第２半導体領域と重なっている
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記チャネルドープ層は、前記第１領域に選択的に設けられた第１ドープ層と、前記チャネル領域に一様に設けられた第２ドープ層と、を有する
ことを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記第１ドープ層及び前記第２ドープ層は、前記第１導電型の前記不純物により構成されている
ことを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記第１ドープ層は、前記第１導電型の不純物により構成されており、
前記第２ドープ層は、前記第２導電型の不純物により構成されている
ことを特徴とする請求項３記載の固体撮像装置。
【請求項６】
前記チャネル領域における前記第１導電型の前記不純物の濃度が、前記第２領域から前記第１領域に向かって段階的に高くなっている
ことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記チャネルドープ層は、前記第１領域と前記第２領域との間に設けられた第３領域を更に有し、前記第３領域における前記第１導電型の不純物の濃度は、前記第２領域における前記第１導電型の不純物の濃度よりも高く、前記第１領域における前記第１導電型の不純物の濃度よりも低い
ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記トランジスタは、増幅トランジスタ又は選択トランジスタである
ことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
【請求項９】
前記画素が設けられる半導体基板は、前記第１導電型を有する
ことを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置。
【請求項１０】
前記第１導電型はｎ型であり、前記第１導電型の前記不純物は燐又は砒素である
ことを特徴とする請求項１乃至９のいずれか１項に記載の固体撮像装置。
【請求項１１】
前記素子分離領域は、誘電体材料からなる構造体により構成されている
ことを特徴とする請求項１乃至１０のいずれか１項に記載の固体撮像装置。
【請求項１２】
前記第２半導体領域は、チャネルストップ層である
ことを特徴とする請求項１乃至１１のいずれか１項に記載の固体撮像装置。
【請求項１３】
請求項１乃至１２のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理する信号処理部と
を有することを特徴とする撮像システム。
【請求項１４】
移動体であって、
請求項１乃至１２のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
【請求項１５】
光電変換により生じた信号電荷を蓄積する第１導電型の第１の半導体領域を有する光電変換部と、少なくとも１つの前記第１導電型のトランジスタを有し、前記光電変換部に蓄積された信号電荷に基づく信号を出力する読み出し回路と、を含む画素を有し、前記画素が、前記読み出し回路が設けられた領域を画定する素子分離領域と、前記素子分離領域の周囲に接して設けられた第２導電型の第２の半導体領域と、前記トランジスタのチャネル領域に設けられたチャネルドープ層と、を更に有する固体撮像装置の製造方法であって、
前記素子分離領域と隣り合う部分を含む第１領域における前記第１導電型の不純物の濃度が前記チャネル領域の中央部を含む第２領域における前記第１導電型の前記不純物の濃度よりも高い前記チャネルドープ層を形成する工程を有する
ことを特徴とする固体撮像装置の製造方法。
【請求項１６】
前記チャネルドープ層を形成する工程は、
前記第１領域から前記第２領域に渡る領域の上に開口部を有し、前記第２領域よりも前記中央部の側の第３領域を覆うフォトレジスト膜を形成する工程と、
前記第２領域が前記フォトレジスト膜の影となり、前記第１領域が前記フォトレジスト膜の影とならない第１の方向から前記第１導電型の不純物をイオン注入する工程と、
前記第１領域及び前記第２領域が前記フォトレジスト膜の影とならない第２の方向から前記第１導電型の不純物をイオン注入する工程と、を有する
ことを特徴とする請求項１５記載の固体撮像装置の製造方法。
【請求項１７】
前記チャネルドープ層を形成する工程は、前記チャネル領域に一様に、前記第１導電型の不純物をイオン注入する工程を更に有する
ことを特徴とする請求項１５又は１６記載の固体撮像装置の製造方法。
【請求項１８】
前記チャネルドープ層を形成する工程は、前記チャネル領域に一様に、前記第２導電型の不純物をイオン注入する工程を更に有する
ことを特徴とする請求項１５又は１６記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
特許文献１には、画素の素子間を分離する素子分離領域の周囲に、ウェルと同じ導電型の高濃度の不純物領域を設けた固体撮像装置が記載されている。素子分離領域の周囲に高濃度の不純物領域を設けることにより、ウェル抵抗を低減することができ、ウェル抵抗が高いことに起因して生じる輝度ムラ（シェーディング）を抑制することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−０５９４４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
固体撮像装置の画素を構成するトランジスタのうち、特に増幅トランジスタは、読み出し速度の高速化のためにコンダクタンスが高いことが求められている。しかしながら、素子分離領域の周囲にウェルと同じ導電型の高濃度の不純物領域を設けると、トランジスタのチャネル領域の端部においても不純物濃度が増加する結果、駆動時の実効的なチャネル幅が狭くなり、高速動作の妨げになることがあった。また、素子分離領域の周囲に設ける不純物領域の濃度を下げると、素子分離特性が悪化することがあった。
【０００５】
本発明の目的は、素子分離特性を維持しつつ読み出し速度を高速化しうる固体撮像装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、光電変換により生じた信号電荷を蓄積する第１導電型の第１半導体領域を有する光電変換部と、少なくとも１つの前記第１導電型のトランジスタを有し、前記光電変換部に蓄積された信号電荷に基づく信号を出力する読み出し回路と、を含む画素を有し、前記画素は、前記読み出し回路が設けられた領域を画定する素子分離領域と、前記素子分離領域の周囲に接して設けられた第２導電型の第２半導体領域と、前記トランジスタのチャネル領域に設けられたチャネルドープ層と、を更に有し、前記チャネルドープ層は、前記素子分離領域と隣り合う部分を含む第１領域と、前記チャネル領域の中央部を含む第２領域と、を有し、前記第１領域における前記第１導電型の不純物の濃度は、前記第２領域における前記第１導電型の不純物の濃度よりも高い固体撮像装置が提供される。
【０００７】
また、本発明の他の一観点によれば、光電変換により生じた信号電荷を蓄積する第１導電型の第１の半導体領域を有する光電変換部と、少なくとも１つの前記第１導電型のトランジスタを有し、前記光電変換部に蓄積された信号電荷に基づく信号を出力する読み出し回路と、を含む画素を有し、前記画素が、前記読み出し回路が設けられた領域を画定する素子分離領域と、前記素子分離領域の周囲に接して設けられた第２導電型の第２の半導体領域と、前記トランジスタのチャネル領域に設けられたチャネルドープ層と、を更に有する固体撮像装置の製造方法であって、前記素子分離領域と隣り合う部分を含む第１領域における前記第１導電型の不純物の濃度が前記チャネル領域の中央部を含む第２領域における前記第１導電型の前記不純物の濃度よりも高い前記チャネルドープ層を形成する工程を有する固体撮像装置の製造方法が提供される。
【発明の効果】
【０００８】
本発明によれば、ＣＭＯＳ型の固体撮像装置において、素子分離特性を維持しつつ読み出し速度を高速化することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態による固体撮像装置の概略構成を示すブロック図である。
【図２】本発明の第１実施形態による固体撮像装置における画素の構成例を示す回路図である。
【図３】本発明の第１実施形態による固体撮像装置における画素の構造を示す平面図である。
【図４】本発明の第１実施形態による固体撮像装置における画素の構造を示す概略断面図である。
【図５】参考例による固体撮像装置における画素の構造を示す概略断面図である。
【図６】本発明の第１実施形態による固体撮像装置の製造方法を示す工程断面図である。
【図７】本発明の第２実施形態による固体撮像装置における画素の構造を示す概略断面図である。
【図８】本発明の第２実施形態による固体撮像装置の製造方法を示す工程断面図である。
【図９】本発明の第３実施形態による撮像システムの概略構成を示すブロック図である。
【図１０】本発明の第４実施形態による撮像システム及び移動体の構成例を示す図である。
【発明を実施するための形態】
【００１０】
［第１実施形態］
本発明の第１実施形態による固体撮像装置及びその製造方法について、図１乃至図６を用いて説明する。図１は、本実施形態による固体撮像装置の概略構成を示すブロック図である。図２は、本実施形態による固体撮像装置における画素の構成例を示す回路図である。図３は、本実施形態による固体撮像装置における画素の構造を示す平面図である。図４は、本実施形態による固体撮像装置における画素の構造を示す概略断面図である。図５は、参考例による固体撮像装置における画素の構造を示す概略断面図である。図６は、本実施形態による固体撮像装置の製造方法を示す工程断面図である。
【００１１】
本実施形態による固体撮像装置１００は、図１に示すように、画素領域１０と、垂直走査回路２０と、読み出し回路３０と、水平走査回路４０と、出力回路５０と、制御回路６０と、を有する。
【００１２】
画素領域１０には、複数の行及び複数の列に渡ってマトリクス状に配された複数の画素１２が設けられている。各々の画素１２は、フォトダイオード等の光電変換素子からなる光電変換部を含み、入射光の光量に応じた画素信号を出力する。画素領域１０に配される画素アレイの行数及び列数は、特に限定されるものではない。また、画素領域１０には、入射光の光量に応じた画素信号を出力する有効画素のほか、光電変換部が遮光されたオプティカルブラック画素や、信号を出力しないダミー画素などが配置されていてもよい。
【００１３】
画素領域１０の画素アレイの各行には、第１の方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４の各々は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。制御線１４の延在する第１の方向は、行方向或いは水平方向と呼ぶことがある。制御線１４は、垂直走査回路２０に接続されている。
【００１４】
画素領域１０の画素アレイの各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、出力線１６が配されている。出力線１６の各々は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。出力線１６の延在する第２の方向は、列方向或いは垂直方向と呼ぶことがある。出力線１６は、読み出し回路３０に接続されている。
【００１５】
垂直走査回路２０は、画素１２から信号を読み出す際に画素１２内の読み出し回路を駆動するための制御信号を、画素アレイの各行に設けられた制御線１４を介して画素１２に供給する制御回路部である。垂直走査回路２０は、シフトレジスタやアドレスデコーダを用いて構成することができる。行単位で画素１２から読み出された信号は、画素アレイの各列に設けられた出力線１６を介して読み出し回路３０に入力される。
【００１６】
読み出し回路３０は、各列の画素１２から出力線１６を介して読み出された信号に対して所定の信号処理、例えば、増幅処理やＡ／Ｄ変換処理等の信号処理を実施する回路部である。読み出し回路３０は、信号保持部、列アンプ、相関二重サンプリング（ＣＤＳ）回路、加算回路、Ａ／Ｄ変換回路、列メモリ等を含み得る。
【００１７】
水平走査回路４０は、読み出し回路３０において処理された信号を列毎に順次、出力回路５０に転送するための制御信号を、読み出し回路３０に供給する回路部である。水平走査回路４０は、シフトレジスタやアドレスデコーダを用いて構成することができる。出力回路５０は、バッファアンプや差動増幅器などから構成され、水平走査回路４０によって選択された列の信号を増幅して出力するための回路部である。
【００１８】
制御回路６０は、垂直走査回路２０、読み出し回路３０及び水平走査回路４０に、それらの動作やタイミングを制御する制御信号を供給するための回路部である。垂直走査回路２０、読み出し回路３０及び水平走査回路４０に供給する制御信号の一部又は総ては、固体撮像装置１００の外部から供給してもよい。
【００１９】
画素１２の各々は、例えば図２に示すように、光電変換部ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４とにより構成されうる。
【００２０】
光電変換部ＰＤは、例えばフォトダイオードであり、アノードが接地ノードに接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートの接続ノードは、いわゆる浮遊拡散（フローティングディフュージョン）部ＦＤである。浮遊拡散部ＦＤは、容量成分（浮遊拡散容量）を含み、電荷保持部としての機能を備える。
【００２１】
リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電圧Ｖｄｄが供給される電源ノードに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、出力線１６に接続されている。出力線１６は、電流源１８に接続されている。
【００２２】
図２に示す画素構成の場合、画素領域１０に配された各行の制御線１４は、転送ゲート信号線ＴＸと、リセット信号線ＲＥＳと、選択信号線ＳＥＬと、を含む。転送ゲート信号線ＴＸは、対応する行に属する画素１２の転送トランジスタＭ１のゲートに接続される。リセット信号線ＲＥＳは、対応する行に属する画素１２のリセットトランジスタＭ２のゲートに接続される。選択信号線ＳＥＬは、対応する行に属する画素１２の選択トランジスタＭ４のゲートに接続される。
【００２３】
光電変換部ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタＭ１は、オンになることにより光電変換部ＰＤが保持する電荷を浮遊拡散部ＦＤに転送する。浮遊拡散部ＦＤは、その容量による電荷電圧変換によって、光電変換部ＰＤから転送された電荷の量に応じた電圧となる。増幅トランジスタＭ３は、ドレインに電圧Ｖｄｄが供給され、ソースに選択トランジスタＭ４を介して電流源１８からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、浮遊拡散部ＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して出力線１６に出力する。リセットトランジスタＭ２は、オンになることにより浮遊拡散部ＦＤを電圧Ｖｄｄに応じた電圧にリセットする。
【００２４】
図３は本実施形態による固体撮像装置における１つの画素１２の平面図であり、図４は図３のＡ−Ａ’線断面図である。
【００２５】
ｎ型のシリコン基板１１０には、その主表面部にアクティブ領域１１２，１１４を画定する素子分離領域１１６が設けられている。素子分離領域１１６は、ＳＴＩ（Shallow Trench Isolation）法等により形成された誘電体材料からなる構造体により構成される。
【００２６】
アクティブ領域１１２には、光電変換部ＰＤと、転送トランジスタＭ１と、浮遊拡散部ＦＤの一部とが設けられている。
【００２７】
光電変換部ＰＤは、シリコン基板１１０の表面に接して設けられたｐ型半導体領域１１８と、ｐ型半導体領域１１８の下部に設けられたｎ型半導体領域１２０と、を含む埋め込みフォトダイオードである。ｎ型半導体領域１２０は、ｐ型半導体領域１１８との間にｐｎ接合を形成している。ｎ型半導体領域１２０は、光電変換部ＰＤで生じた信号電荷（電子）を蓄積するための電荷蓄積層としての役割を有する。浮遊拡散部ＦＤの一部を構成するｎ型半導体領域１２２は、シリコン基板１１０の表面部にｎ型半導体領域１２０から離間して設けられている。
【００２８】
ｎ型半導体領域１２０とｎ型半導体領域１２２との間のシリコン基板１１０の上には、図示しないゲート絶縁膜を介してゲート電極１２４が設けられている。これにより、ｎ型半導体領域１２０をソース、ｎ型半導体領域１２２をドレイン、ゲート電極１２４をゲートとする転送トランジスタＭ１が構成されている。
【００２９】
アクティブ領域１１４のシリコン基板１１０の表面部には、ｎ型半導体領域１２６，１２８，１３０，１３２が、互いに離間して設けられている。
【００３０】
ｎ型半導体領域１２６とｎ型半導体領域１２８との間のシリコン基板１１０の上には、図示しないゲート絶縁膜を介してゲート電極１３４が設けられている。これにより、ｎ型半導体領域１２６をソース、ｎ型半導体領域１２８をドレイン、ゲート電極１３４をゲートとするリセットトランジスタＭ２が構成されている。
【００３１】
ｎ型半導体領域１２８とｎ型半導体領域１３０との間のシリコン基板１１０の上には、ゲート絶縁膜１３６を介してゲート電極１３８が設けられている。これにより、ｎ型半導体領域１３０をソース、ｎ型半導体領域１２８をドレイン、ゲート電極１３８をゲートとする増幅トランジスタＭ３が構成されている。
【００３２】
ｎ型半導体領域１３０とｎ型半導体領域１３２との間のシリコン基板１１０の上には、図示しないゲート絶縁膜を介してゲート電極１４０が設けられている。これにより、ｎ型半導体領域１３２をソース、ｎ型半導体領域１３０をドレイン、ゲート電極１４０をゲートとする選択トランジスタＭ４が構成されている。
【００３３】
ｎ型半導体領域１２２と、ｎ型半導体領域１２６と、増幅トランジスタＭ３のゲート電極１３８とは、配線１４２を介して電気的に接続されている。ｎ型半導体領域１２２，１２６、ゲート電極１３８及び配線１４２を含むノードが、浮遊拡散部ＦＤに相当する。当該ノードに寄生する容量成分が、電荷保持部として機能する浮遊拡散容量を構成する。ｎ型半導体領域１２８には、電圧Ｖｄｄが供給される配線１４４が接続されている。ｎ型半導体領域１３２には、出力線１６を構成する配線１４６が接続されている。配線１４２，１４４，１４６は、例えば第１層目のメタル配線層によって構成されうる。図３中、対角線を描いた矩形の領域は、配線１４２，１４４，１４６と下層のゲート電極やシリコン基板１１０との間の接続部を表している。
【００３４】
なお、ゲート電極１２４，１３４，１４０には、これらに制御信号を供給する制御線１４（転送ゲート信号線ＴＸ、リセット信号線ＲＥＳ、選択信号線ＳＥＬ）が接続されるが、図３では簡略化のために図示を省略している。また、配線１４４は、更に上層の配線層と接続するなどして長く伸びるが、図３では簡略化のために図示を省略している。
【００３５】
増幅トランジスタＭ３が設けられた領域のシリコン基板１１０の深部には、図４に示すように、ｐウェルとしての役割を果たすｐ型半導体領域１４８が設けられている。増幅トランジスタＭ３のゲート電極１３８下のシリコン基板１１０の表面部には、ｎ型不純物が導入されたチャネルドープ層１５０が設けられている。また、素子分離領域１１６の周囲には、素子分離領域１１６の側面部及び底部に接するように、ｐ型半導体領域よりなるチャネルストップ層１５２が設けられている。また、チャネルドープ層１５０とチャネルストップ層１５２とが重なる領域には、ｎ型不純物が導入されたチャネルドープ層１５４が設けられている。ここでは、チャネルドープ層１５０，１５４を区別して表記しているが、実態的には、ｎ型不純物濃度に勾配を有する半導体領域として、１つのチャネルドープ層としてみなすことができる。したがって、チャネルドープ層１５０，１５４によって形成されるチャネルドープ層のうち、チャネルドープ層１５４は素子分離領域である素子分離領域１１６に隣り合う部分である。また、チャネルドープ層１５０は、チャネルドープ層１５０，１５４によって形成されるチャネルドープ層のうち、中央部の部分である。したがって、後述するが、チャネルドープ層のうち、素子分離領域１１６と隣り合う部分は、中央部よりもｎ型不純物の濃度が高い関係にある。
【００３６】
図４には示していないが、ｐ型半導体領域１４８及びチャネルドープ層１５０は、リセットトランジスタＭ２が設けられた領域や選択トランジスタＭ４が設けられた領域にも形成される。ただし、チャネルドープ層１５０のｎ型不純物のドープ量は、各トランジスタに求められる閾値電圧の値に応じて異なることがある。また、チャネルドープ層１５４は、選択トランジスタＭ４のチャネルドープ層１５０とチャネルストップ層１５２とが重なる領域にも設けられていることが望ましい。
【００３７】
このように、本実施形態による固体撮像装置においては、チャネルドープ層１５０とチャネルストップ層１５２とが重なる領域に、ｎ型不純物が導入されたチャネルドープ層１５４が選択的に設けられている。チャネルドープ層１５４は、チャネルストップ層１５２が設けられることによって相殺されるチャネルドープ層１５０のｎ型キャリアを補うためのものである。すなわち、チャネルドープ層１５４が設けられる領域とｎ型不純物のドープ量は、チャネルストップ層１５２を構成するｐ型不純物による影響を抑制し、チャネル幅方向に渡ってチャネル領域の閾値電圧が均一になるように定められている。
【００３８】
チャネルドープ層１５４を設けていない固体撮像装置においては、例えば図５に示すように、チャネル領域の端部において、チャネルドープ層１５０とチャネルストップ層１５２とが重なっている。チャネルドープ層１５０とチャネルストップ層１５２とが重なる領域では、チャネルドープ層１５０のｎ型キャリアがチャネルストップ層１５２のｐ型キャリアの分、相殺されることによって、ｎ型キャリアの濃度が低下する。このため、チャネルドープ層１５０がチャネル領域の全体に渡って均一に形成されていたとしても、素子分離領域１１６の近傍ではチャネルストップ層１５２の影響によってｎ型キャリアの濃度が低下し、ひいてはチャネル領域の中央部よりも閾値電圧が高くなる。
【００３９】
その結果、増幅トランジスタＭ３を駆動する際、チャネル領域の中央部には反転層（チャネル）が形成されて増幅動作に寄与する一方、素子分離領域１１６の近傍には反転層が形成されず増幅動作に寄与しないことが起こりうる。この場合、チャネル領域に一様に反転層が形成される場合よりも増幅動作時のコンダクタンスが小さくなり、出力の時定数が長くなる。
【００４０】
この点、本実施形態による固体撮像装置においては、チャネルドープ層１５０とチャネルストップ層１５２とが重なる領域にチャネルドープ層１５４を設け、チャネル幅方向に渡ってチャネル領域の閾値電圧がより均一になるように構成している。したがって、増幅トランジスタＭ３を駆動する際、反転層をチャネル領域に渡ってより均一に形成することができ、コンダクタンスを増加することができる。その結果、図５に示す固体撮像装置の場合と比較して読み出し速度を向上することができる。また、チャネル領域の閾値電圧が均一になって実効チャネル幅が増すことで、狭チャネル効果による閾値電圧ばらつきを抑制し、動作の安定化を図ることができるという効果も得ることができる。
【００４１】
次に、本実施形態による固体撮像装置の製造方法について、図６を用いて説明する。
まず、半導体基板、例えばｎ型のシリコン基板１１０に、例えばＳＴＩ法により、アクティブ領域１１２，１１４を画定する素子分離領域１１６を形成する。例えば、まず、シリコン基板１１０に、素子分離領域１１６を画定するための素子分離溝１５８を形成する。次いで、素子分離溝１５８の側面部及び底部にｐ型不純物をイオン注入し、チャネルストップ層１５２を形成する。次いで、酸化シリコン等の誘電体材料を堆積後、シリコン基板１１０の表面上の不要な誘電体材料をＣＭＰ法等により除去することで、素子分離溝１５８に埋め込まれた誘電体材料よりなる素子分離領域１１６を形成する（図６（ａ））。
【００４２】
次いで、フォトリソグラフィにより、増幅トランジスタＭ３及び選択トランジスタＭ４が設けられる領域のアクティブ領域１１４の端部に開口部１６２を有するフォトレジスト膜１６０を形成する（図３及び図６（ｂ）を参照）。
【００４３】
次いで、フォトレジスト膜１６０をマスクとして、ｎ型不純物、例えば燐イオン（Ｐ＋）や砒素イオン（Ａｓ＋）をイオン注入し、増幅トランジスタＭ３及び選択トランジスタＭ４のチャネル領域の端部にチャネルドープ層１５４を形成する（図６（ｂ））。ｎ型不純物のドープ量は、前述のように、チャネルストップ層１５２を構成するｐ型不純物による影響を抑制し、チャネル幅方向に渡ってチャネル領域の閾値電圧が均一になるように定められる。
【００４４】
次いで、通常の固体撮像装置の製造方法と同様にして、ｐ型半導体領域１１８，１４８，ｎ型半導体領域１２０、チャネルドープ層１５０、ゲート電極１３８等を形成する（図６（ｃ））。
【００４５】
この後、バックエンドプロセス等の必要なプロセスを経て、本実施形態による固体撮像装置を完成する。
【００４６】
このように、本実施形態によれば、ＣＭＯＳ型の固体撮像装置において、素子分離特性を維持しつつ読み出し速度を高速化することができる。
【００４７】
［第２実施形態］
本発明の第２実施形態による固体撮像装置及びその製造方法について、図７及び図８を用いて説明する。第１実施形態による固体撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図７は、本実施形態による固体撮像装置の構造を示す概略断面図である。図８は、本実施形態による固体撮像装置の製造方法を示す工程断面図である。
【００４８】
本実施形態による固体撮像装置は、図７に示すように、チャネルドープ層１５６を更に有するほかは、第１実施形態による固体撮像装置と同様である。チャネルドープ層１５６は、チャネルドープ層１５４よりも素子分離領域１１６の近傍に設けられている。チャネルドープ層１５０，１５４，１５６内におけるｎ型不純物に着目すると、チャネル中央部からチャネル端部に向かって２段階で不純物濃度が増加している。
【００４９】
チャネルストップ層１５２は一般に、素子分離領域１１６に近い側ほど高濃度になるように形成される。これは、素子分離領域１１６とシリコン基板１１０との界面部には結晶欠陥が多く存在するため、この界面部の近傍に高濃度のｐ型半導体領域を形成して結晶欠陥から発生する暗電流を抑える必要があるからである。
【００５０】
本実施形態による固体撮像装置のように、素子分離領域１１６の近傍におけるチャネルドープ層１５６のｎ型不純物濃度を段階的に変化するように構成することで、チャネル幅方向に渡ってチャネル領域の閾値電圧をより均一にすることができる。本実施形態では、素子分離領域１１６の近傍においてチャネルドープ層のｎ型不純物濃度を２段階で増加するように構成しているが、３段階以上で増加するように構成してもよい。
【００５１】
次に、本実施形態による固体撮像装置の製造方法について、図８を用いて説明する。ここでは製造方法の簡略化、すなわち製造コスト低減の観点から好ましい製造方法として、共通のフォトレジスト膜を用いてチャネルドープ層１５４，１５６を形成する方法を説明するが、チャネルドープ層１５４，１５６は別々に形成してもよい。この場合、チャネルドープ層１５６は、第１実施形態において説明したチャネルドープ層１５４の形成方法と同様にして、チャネルドープ層１５４の形成の際に用いるフォトレジスト膜１６０とは別のフォトレジスト膜を用いて形成することができる。
【００５２】
まず、第１実施形態の製造方法と同様にして、シリコン基板１１０に、チャネルストップ層１５２及び素子分離領域１１６を形成する。
【００５３】
次いで、フォトリソグラフィにより、増幅トランジスタＭ３及び選択トランジスタＭ４が設けられる領域のアクティブ領域１１４の端部に開口部１６２を有するフォトレジスト膜１６０を形成する（図３及び図８を参照）。
【００５４】
次いで、フォトレジスト膜１６０をマスクとして、ｎ型不純物、例えば燐イオン（Ｐ＋）や砒素イオン（Ａｓ＋）をイオン注入する。このとき、図８に示すように、シリコン基板１１０の法線方向に対してチャネル幅方向に所定の角度傾斜した２方向から、ｎ型不純物のイオン注入を行う。
【００５５】
例えば図３に示す座標軸を想定すると、Ｘ軸に平行な方向が増幅トランジスタＭ３のチャネル長方向であり、Ｙ軸に平行な方向が増幅トランジスタＭ３のチャネル幅方向であり、Ｚ軸方向がシリコン基板１１０の法線方向である。この場合、不純物イオンの入射角度を、Ｚ軸に平行な方向に対して＋Ｙ方向及び−Ｙ方向の２方向に傾けて、それぞれイオン注入を行う。図８には、２方向から入射する不純物イオンの軌跡を、点線の矢印によって模式的に表している。
【００５６】
図８において左下がりの点線の矢印で記した軌跡で不純物イオンをイオン注入した場合、図において左側のチャネル領域端部では、フォトレジスト膜１６０が影となり、開口部１６２の右側の側面から離間してｎ型不純物が導入される。このようにして導入されたｎ型不純物がチャネルドープ層１５６を構成する。一方、図において右側のチャネル領域端部では、フォトレジスト膜１６０は影とならず、開口部１６２の左側の側面下にもｎ型不純物が導入される。このようにして導入されたｎ型不純物がチャネルドープ層１５４を構成する。
【００５７】
また、図８において右下がりの点線の矢印で記した軌跡で不純物イオンをイオン注入した場合、図において右側のチャネル領域端部では、フォトレジスト膜１６０が影となり、開口部１６２の左側の側面から離間してｎ型不純物が導入される。このようにして導入されたｎ型不純物がチャネルドープ層１５６を構成する。一方、図において左側のチャネル領域端部では、フォトレジスト膜１６０は影とならず、開口部１６２の右側の側面下にもｎ型不純物が導入される。このようにして導入されたｎ型不純物がチャネルドープ層１５４を構成する。
【００５８】
この結果、素子分離領域１１６の近傍には、チャネルドープ層１５４，１５６の双方が設けられたｎ型不純物濃度の高い領域が形成される。そして、この領域よりもチャネル領域の中央側には、チャネルドープ層１５４のみが設けられたｎ型不純物濃度が１段階低い領域が形成される。
【００５９】
ｎ型不純物イオンの入射角度は、チャネルストップ層１５２によって減少するｎ型キャリアを補填するように、フォトレジスト膜１６０の厚さ、開口部１６２の位置、チャネルストップ層１５２の幅等に応じて適宜設定することが望ましい。例えば、チャネルドープ層１５４のチャネル幅方向に沿った幅は、アクティブ領域１１２と開口部１６２とが重なる領域の幅によって規定することができる。また、チャネルドープ層１５６のチャネル幅方向に沿った幅は、アクティブ領域１１２と開口部１６２とが重なる領域の幅と、ｎ型不純物イオンの注入角度によって規定することができる。
【００６０】
この後、第１実施形態の製造方法と同様にして、ｐ型半導体領域１１８，１４８，ｎ型半導体領域１２０、チャネルドープ層１５０、ゲート電極１３８等の形成、バックエンドプロセス等の必要なプロセスを経て、本実施形態による固体撮像装置を完成する。
【００６１】
このように、本実施形態によれば、ＣＭＯＳ型の固体撮像装置において、素子分離特性を維持しつつ読み出し速度を高速化することができる。
【００６２】
［第３実施形態］
本発明の第３実施形態による撮像システムについて、図９を用いて説明する。図９は、本実施形態による撮像システムの概略構成を示すブロック図である。
【００６３】
上記第１及び第２実施形態で述べた固体撮像装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図９には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
【００６４】
図９に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１及び第２実施形態のいずれかで説明した固体撮像装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。
【００６５】
撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部２０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部２０８の一部であるＡＤ変換部は、撮像装置２０１が設けられた半導体基板に形成されていてもよいし、撮像装置２０１とは別の半導体基板に形成されていてもよい。また、撮像装置２０１と信号処理部２０８とが同一の半導体基板に形成されていてもよい。
【００６６】
撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。
【００６７】
更に撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。
【００６８】
撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。
【００６９】
このように、本実施形態によれば、第１又は第２実施形態による固体撮像装置１００を適用した撮像システムを実現することができる。
【００７０】
［第４実施形態］
本発明の第４実施形態による撮像システム及び移動体について、図１０を用いて説明する。図１０は、本実施形態による撮像システム及び移動体の構成を示す図である。
【００７１】
図１０（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１及び第２実施形態のいずれかに記載の固体撮像装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【００７２】
撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【００７３】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１０（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
【００７４】
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【００７５】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【００７６】
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【００７７】
また、第１実施形態では、チャネルドープ層１５４を、画素１２を構成するトランジスタのうち、増幅トランジスタＭ３及び選択トランジスタＭ４にだけ設けているが、転送トランジスタＭ１及び／又はリセットトランジスタＭ２に設けてもよい。第１実施形態では画素１２の読み出し速度等に与えるコンダクタンスの影響が特に大きい増幅トランジスタＭ３及び選択トランジスタＭ４に、チャネルドープ層１５４を設けている。しかしながら、チャネル領域の閾値電圧が均一になることには、コンダクタンスを向上できることのほかに、閾値電圧ばらつきを低減して動作を安定化できるという効果もある。したがって、このような観点から、転送トランジスタＭ１やリセットトランジスタＭ２に、増幅トランジスタＭ３及び選択トランジスタＭ４と同様のチャネルドープ層１５４を設けることも有効である。第２実施形態において説明したチャネルドープ層１５６についても同様である。
【００７８】
また、上記実施形態では、画素１２を構成するトランジスタとして、転送トランジスタＭ１、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４を示したが、画素１２は他のトランジスタを含んでもよい。この場合、当該他のトランジスタに対しても、増幅トランジスタＭ３や選択トランジスタＭ４と同様、チャネルドープ層１５４，１５６を追加することができる。このようなトランジスタとしては、例えば、浮遊拡散容量を可変にするための浮遊拡散部ＦＤに接続するＭＯＳトランジスタなどが挙げられる。
【００７９】
また、上記実施形態では、チャネルドープ層１５０をｎ型不純物によって構成する例を示したが、チャネルドープ層１５０をｐ型不純物によって構成するようにしてもよい。この場合、チャネルドープ層１５０とチャネルストップ層１５２とが重なるチャネル領域の端部において、ｐ型キャリアの濃度が増加する。チャネル領域の端部にｎ型不純物よりなるチャネルドープ層１５４，１５６を設けることにより、チャネルドープ層１５０とチャネルストップ層１５２とが重なる領域において増加したｐ型キャリアを相殺し、チャネル領域の閾値電圧を均一化することができる。この場合も、チャネルドープ層のチャネル領域の端部におけるｎ型不純物の濃度は、チャネル領域の中央部におけるｎ型不純物の濃度よりも高い関係にある。
【００８０】
また、上記実施形態では、信号電荷として電子を用いる場合を例示したが、信号電荷は正孔であってもよい。この場合、上記実施形態において説明した各半導体領域の導電型は、逆導電型になる。
【００８１】
また、上記実施形態では、シリコン基板１１０をｎ型基板としたが、シリコン基板１１０はｐ型基板であってもよい。
【００８２】
また、上記第３及び第４実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図９及び図１０に示した構成に限定されるものではない。
【００８３】
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００８４】
ＰＤ…光電変換部
Ｍ１…転送トランジスタ
Ｍ２…リセットトランジスタ
Ｍ３…増幅トランジスタ
Ｍ４…選択トランジスタ
１２…画素
１１０…シリコン基板
１１６…素子分離領域
１１８，１４８…ｐ型半導体領域
１２０…ｎ型半導体領域
１５０，１５４，１５６…チャネルドープ層
１５２…チャネルストップ層
１６０…フォトレジスト膜
１６２…開口部
【図１】
2020057689.tif 000003
【図２】
2020057689.tif 000004
【図３】
2020057689.tif 000005
【図４】
2020057689.tif 000006
【図５】
2020057689.tif 000007
【図６】
2020057689.tif 000008
【図７】
2020057689.tif 000009
【図８】
2020057689.tif 000010
【図９】
2020057689.tif 000011
【図１０】
2020057689.tif 000012