(57)【要約】【課題】受光感度を向上することができる光半導体素子及び光伝送装置を提供する。【解決手段】光半導体素子は、第１のバンドギャップを備えた第１の半導体層と、前記第１のバンドギャップより小さい第２のバンドギャップを備え、前記第１の半導体層上に形成された第１の極性の第２の半導体層と、を有する。前記第１の半導体層は、第１の極性の第１の導電性領域と、第２の極性の第２の導電性領域と、前記第１の導電性領域と前記第２の導電性領域との間の非導電性領域と、を有する。前記第２の半導体層は、前記第１の導電性領域及び前記非導電性領域に接する。【選択図】図３Ｃ
2020170819.tif 000002
【特許請求の範囲】
【請求項１】
第１のバンドギャップを備えた第１の半導体層と、
前記第１のバンドギャップより小さい第２のバンドギャップを備え、前記第１の半導体層上に形成された第１の極性の第２の半導体層と、
を有し、
前記第１の半導体層は、
第１の極性の第１の導電性領域と、
第２の極性の第２の導電性領域と、
前記第１の導電性領域と前記第２の導電性領域との間の非導電性領域と、
を有し、
前記第２の半導体層は、前記第１の導電性領域及び前記非導電性領域に接することを特徴とする光半導体素子。
【請求項２】
前記第１の導電性領域にオーミック接触する第１の金属膜と、
前記第２の導電性領域にオーミック接触する第２の金属膜と、
を有することを特徴とする請求項１に記載の光半導体素子。
【請求項３】
前記第１の導電性領域は、
前記第１の金属膜と接する第３の導電性領域と、
前記非導電性領域と接する第４の導電性領域と、
を有し、
前記第３の導電性領域は前記第４の導電性領域よりも高濃度でｐ型不純物を含有することを特徴とする請求項２に記載の光半導体素子。
【請求項４】
前記第１の半導体層の前記第２の半導体層と接する領域にリセスが形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の光半導体素子。
【請求項５】
平面視で前記第１の半導体層と前記第２の半導体層とが重なり合う光電変換部と、
前記光電変換部に繋がるモード変換部と、
を有し、
前記モード変換部内で、前記第１の半導体層は、前記光電変換部に近づくほど幅が広くなる平面形状を有することを特徴とする請求項１乃至４のいずれか１項に記載の光半導体素子。
【請求項６】
第１の極性はｐ型であり、
第２の極性はｎ型であることを特徴とする請求項１乃至５のいずれか１項に記載の光半導体素子。
【請求項７】
請求項１乃至６のいずれか１項に記載の光半導体素子を有することを特徴とする光伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、光半導体素子及び光伝送装置に関する。
【背景技術】
【０００２】
コンピュータの処理能力への要求が高まるにつれ、データ送受信帯域の拡大が望まれている。電気信号でのデータ伝送には限界が迫りつつあり、光信号の適用が求められている。光信号を電気信号に高効率で変換するためには、損失の低減のために、電気信号を処理する装置に光部品を集積化することが有効である。そこで、近年では、シリコン（Ｓｉ）基板上に種々の光部品を構成するＳｉフォトニクスとよばれる分野の研究及び開発が注目を集めつつある。
【０００３】
これまで、Ｓｉフォトニクスに関し、種々の光半導体素子が提案されている。例えば、高速応答特性の向上を目的として単一走行キャリア型フォトダイオードが提案されている。しかしながら、十分な受光感度を得ることができない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１６／１９０３４６号
【特許文献２】特開平９−２７５２２４号公報
【特許文献３】特開２００３−３３２６１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本開示の目的は、受光感度を向上することができる光半導体素子及び光伝送装置を提供することにある。
【課題を解決するための手段】
【０００６】
本開示の一形態によれば、第１のバンドギャップを備えた第１の半導体層と、前記第１のバンドギャップより小さい第２のバンドギャップを備え、前記第１の半導体層上に形成された第１の極性の第２の半導体層と、を有し、前記第１の半導体層は、第１の極性の第１の導電性領域と、第２の極性の第２の導電性領域と、前記第１の導電性領域と前記第２の導電性領域との間の非導電性領域と、を有し、前記第２の半導体層は、前記第１の導電性領域及び前記非導電性領域に接する光半導体素子が提供される。
【発明の効果】
【０００７】
本開示によれば、受光感度を向上することができる。
【図面の簡単な説明】
【０００８】
【図１】参考例に係る光半導体素子の構成を示す断面図である。
【図２Ａ】参考例に係る光半導体素子の製造方法を示す断面図（その１）である。
【図２Ｂ】参考例に係る光半導体素子の製造方法を示す断面図（その２）である。
【図２Ｃ】参考例に係る光半導体素子の製造方法を示す断面図（その３）である。
【図２Ｄ】参考例に係る光半導体素子の製造方法を示す断面図（その４）である。
【図２Ｅ】参考例に係る光半導体素子の製造方法を示す断面図（その５）である。
【図３Ａ】第１の実施形態に係る光半導体素子の構成を示す上面図である。
【図３Ｂ】第１の実施形態に係る光半導体素子における半導体領域のレイアウトを示す図である。
【図３Ｃ】第１の実施形態に係る光半導体素子の構成を示す断面図である。
【図４】第１の実施形態に係る光半導体素子の構成を示すバンド図である。
【図５Ａ】第２の実施形態に係る光半導体素子の構成を示す上面図である。
【図５Ｂ】第２の実施形態に係る光半導体素子における半導体領域のレイアウトを示す図である。
【図５Ｃ】第２の実施形態に係る光半導体素子の構成を示す断面図である。
【図６Ａ】第２の実施形態に係る光半導体素子の製造方法を示す上面図（その１）である。
【図６Ｂ】第２の実施形態に係る光半導体素子の製造方法を示す断面図（その１）である。
【図７Ａ】第２の実施形態に係る光半導体素子の製造方法を示す上面図（その２）である。
【図７Ｂ】第２の実施形態に係る光半導体素子の製造方法を示す断面図（その２）である。
【図８Ａ】第２の実施形態に係る光半導体素子の製造方法を示す上面図（その３）である。
【図８Ｂ】第２の実施形態に係る光半導体素子の製造方法を示す断面図（その３）である。
【図９Ａ】第２の実施形態に係る光半導体素子の製造方法を示す上面図（その４）である。
【図９Ｂ】第２の実施形態に係る光半導体素子の製造方法を示す断面図（その４）である。
【図１０Ａ】第２の実施形態に係る光半導体素子の製造方法を示す上面図（その５）である。
【図１０Ｂ】第２の実施形態に係る光半導体素子の製造方法を示す断面図（その５）である。
【図１１Ａ】第２の実施形態に係る光半導体素子の製造方法を示す上面図（その６）である。
【図１１Ｂ】第２の実施形態に係る光半導体素子の製造方法を示す断面図（その６）である。
【図１２Ａ】第２の実施形態に係る光半導体素子の製造方法を示す上面図（その７）である。
【図１２Ｂ】第２の実施形態に係る光半導体素子の製造方法を示す断面図（その７）である。
【図１３Ａ】第２の実施形態に係る光半導体素子の製造方法を示す上面図（その８）である。
【図１３Ｂ】第２の実施形態に係る光半導体素子の製造方法を示す断面図（その８）である。
【図１４Ａ】第２の実施形態に係る光半導体素子の製造方法を示す上面図（その９）である。
【図１４Ｂ】第２の実施形態に係る光半導体素子の製造方法を示す断面図（その９）である。
【図１５Ａ】第２の実施形態に係る光半導体素子の製造方法を示す上面図（その１０）である。
【図１５Ｂ】第２の実施形態に係る光半導体素子の製造方法を示す断面図（その１０）である。
【図１６Ａ】第２の実施形態に係る光半導体素子の製造方法を示す上面図（その１１）である。
【図１６Ｂ】第２の実施形態に係る光半導体素子の製造方法を示す断面図（その１１）である。
【図１７Ａ】第２の実施形態に係る光半導体素子の製造方法を示す上面図（その１２）である。
【図１７Ｂ】第２の実施形態に係る光半導体素子の製造方法を示す断面図（その１２）である。
【図１８Ａ】第２の実施形態に係る光半導体素子の製造方法を示す上面図（その１３）である。
【図１８Ｂ】第２の実施形態に係る光半導体素子の製造方法を示す断面図（その１３）である。
【図１９Ａ】第２の実施形態に係る光半導体素子の製造方法を示す上面図（その１４）である。
【図１９Ｂ】第２の実施形態に係る光半導体素子の製造方法を示す断面図（その１４）である。
【図２０】第３の実施形態に係る光半導体素子の構成を示す断面図である。
【図２１】第３の実施形態に係る光半導体素子の製造方法を示す断面図（その１）である。
【図２２】第３の実施形態に係る光半導体素子の製造方法を示す断面図（その２）である。
【図２３】第４の実施形態に係る光伝送装置の構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
光部品のうち、光の合分波や変調等の処理を行う部分については、過剰損失を避けるため光を吸収しない特性が求められる。一方で、光信号を電気信号に変換（Ｏ／Ｅ変換）するための受光部には、光を吸収する特性が求められる。これらの要求を満たす材料の候補として、波長が１．２μｍ〜１．６μｍの近赤外光に対し、受光部にＧｅを、それ以外の部分にＳｉを用いる組み合わせが挙げられる。この波長の近赤外光はＳｉに対して透明であり、かつＧｅに吸収されやすい。
【００１０】
Ｏ／Ｅ変換の効率は受光部の性能を表す重要な指標であり、受光感度とよばれることがある。ＰＩＮ型フォトダイオード（photo  diode：ＰＤ）のようにキャリアの増倍作用を有さないＰＤにおいては、受光素子に入射する光子数に対して光電流を生み出すキャリアの生成数の比である量子効率によってＯ／Ｅ変換効率、すなわち受光感度が決定される。
【００１１】
ここで、ＰＩＮ型ＰＤの受光感度に影響を及ぼす二つの要因について説明する。
【００１２】
要因の一つとして、光吸収部の光吸収係数と光の伝播長との積が理論的な感度の最大値を規定することが挙げられる。以下の説明では、光強度が大きな場合の吸収飽和については無視することとする。光吸収係数をα［ｍ−１］としたとき、光吸収部に強度Ｉ０の光を入射し、吸収領域を距離Ｌだけ伝播させた後の光強度Ｉは、Ｉ０×ｅｘｐ（−αＬ）となる。吸収された光が全てキャリアに変換されたとすれば、このときの量子効率は、１−Ｉ０／Ｉ＝１−ｅｘｐ（−αＬ）となる。例えば、α＝４×１０５［ｍ−１］のときの理想的な量子効率は、伝播長が１μｍであれば３３％となり、伝播長が１０μｍであれば９８％となる。従って、同じ吸収材料を使うのであれば、光の伝播長が受光感度に影響を及ぼす。例えば、光吸収領域が導波路となった導波路型ＰＤでは、光吸収部の体積を大きくせずに、すなわち受光器の寸法を大きくせずに、光伝播長を大きくして高い受光感度を得ることができる。
【００１３】
要因の他の一つとして、キャリアの生成を伴わない光吸収や光散乱による損失が挙げられる。光吸収層の周囲に不純物ドーピングされた半導体や金属などが存在する場合、自由キャリアにエネルギを与える光吸収が起こることがある。このような光吸収が生じてもキャリアは発生しないため、受光感度が低下する。
【００１４】
次に、ＰＤの高速動作性能に影響を及ぼす二つの要因について説明する。
【００１５】
要因の一つとして、等価電気回路の時定数によって決まる応答帯域が挙げられる。逆方向バイアスされたダイオードは直列ＲＣ回路とみなせるので、素子抵抗と容量との積ＲＣが時定数となる。すなわち、素子抵抗及び素子容量が小さければ小さいほど高速に応答することが可能となる。
【００１６】
要因の他の一つとして、光吸収によって発生したキャリアが電極に到達するまでに掛かる時間が挙げられる。この時間は、キャリア走行時間ともよばれる。当然ながらキャリア走行時間が短いほど高速な応答が可能となる。キャリア走行時間は、キャリアが走行する距離と速度（移動度と電界強度との積）とによって決まる。
【００１７】
一般的なＰＩＮ型ＰＤでは、空乏層（ｉ型層）の厚さが走行距離に相当し、この厚さが薄いほどキャリア走行時間は短くなる。その一方で、ＰＩＮ型ＰＤの容量は空乏層が薄いほど大きくなるため、ＲＣ時定数は大きくなる。つまり、キャリア走行時間の短縮とＲＣ時定数の低減とはトレードオフの関係にある。
【００１８】
また、キャリアの移動速度は、ＰＩＮ型ＰＤの材料や、キャリアの種類（正孔又は電子）によっても異なるが、一般に電界強度に従って増加する傾向にある。従って、高速動作のためには、空乏層に印加される電圧が大きいことが望ましい。ところが、光吸収層に入射する光の単位面積当たりの強度（光強度密度）が高くなると、キャリアの発生密度が過度に高まり、電界遮蔽によって電界強度が低下することがある。このため、ＰＩＮ型ＰＤでは、入射光の強度の増加に伴って応答速度が低下することがある。特に、Ｓｉ導波路上に形成されたＧｅ層が光吸収層として機能するＰＩＮ型ＰＤでは、Ｓｉ導波路とＧｅ層との界面にエネルギバンドの不連続が生じるため、キャリア、特に正孔の溜まり込みが起こり、空乏層に印加される電界が著しく劣化することがある。ＰＤの用途の一つにコヒーレント伝送用レシーバがあり、コヒーレント伝送用レシーバにおいては、信号光と共に局発光がＰＤに導入され、ヘテロダイン検波又はホモダイン検波が行われる。局発光の強度が高いほど受信感度が向上するが、正孔の溜まり込みに伴う帯域劣化が生じてしまう。
【００１９】
（参考例）
ここで、ＰＩＮ型ＰＤに代わる、Ｓｉフォトニクスにおける単一走行キャリア型フォトダイオード（uni-traveling-carrier  photo  diode：ＵＴＣ−ＰＤ）の参考例について説明する。図１は、参考例に係る光半導体素子の構成を示す断面図である。
【００２０】
参考例に係る光半導体素子９００は、シリコン（Ｓｉ）基板９１１、Ｓｉ酸化膜９１２及びＳｉ層９１３を含むＳＯＩ（silicon  on  insulator）基板９１０を有する。Ｓｉ層９１３は、ｎ型Ｓｉ領域９２６と、平面視でｎ型Ｓｉ領域９２６を間に挟む２つのｎ＋Ｓｉ領域９２２とを含む。ｎ＋Ｓｉ領域９２２はｎ型Ｓｉ領域９２６よりも高濃度でｎ型不純物を含有する。ｎ型Ｓｉ領域９２６上にｉ型Ｓｉ層９２５が形成されている。ｉ型Ｓｉ層９２５上にｐ型ゲルマニウム（Ｇｅ）層９３３が形成されている。Ｓｉ層９１３、ｉ型Ｓｉ層９２５及びｐ型Ｇｅ層９３３の積層体を覆うようにＳｉ酸化膜９３１が形成されている。Ｓｉ酸化膜９３１には、ｎ＋Ｓｉ領域９２２に達する２個の開口部９３１Ｎと、ｐ型Ｇｅ層９３３に達する開口部９３１Ｐとが形成されている。開口部９３１Ｎを通じてｎ＋Ｓｉ領域９２２に接する２個の金属膜９３４Ｎと、開口部９３１Ｐを通じてｐ型Ｇｅ層９３３に接する金属膜９３４ＰとがＳｉ酸化膜９３１上に形成されている。
【００２１】
このように構成された光半導体素子９００では、ｐ型Ｇｅ層９３３が光を吸収し、キャリアを発生する。ｐ型Ｇｅ層９３３にて発生したキャリアのうち多数キャリア、ここでは正孔は誘電拡散により拡散し、少数キャリア、ここでは電子のみがｉ型Ｓｉ層９２５に移動する。従って、ｉ型Ｓｉ層９２５を走行するキャリアは単一であり、光半導体素子９００におけるキャリア走行時間は単一のキャリア、ここでは電子の移動度のみで決定される。このため、正孔の移動度が電子の移動度より低い場合でも、移動度の高い電子のみを選択して信号として取り出すことができる。また、上記のように、ＰＩＮ型ＰＤでは、Ｓｉ層とＧｅ層との界面で正孔の溜まり込みが生じることがあるが、光半導体素子９００では、正孔がｉ型Ｓｉ層９２５とｐ型Ｇｅ層９３３との界面を横切らない。このため、高強度の光が入射してきても、静電遮蔽による動作速度の低下は生じにくい。
【００２２】
なお、ｐ型Ｇｅ層９３３への光の入射はＳｉ層９１３を介して行われる。すなわち、光半導体素子９００はＳｉ層９１３を光導波路としており、Ｓｉ層９１３を伝播してきた光がエバネッセント光結合によってｐ型Ｇｅ層９３３へと入射する。このとき、ｐ型Ｇｅ層９３３とＳｉ層９１３とは、ｉ型Ｓｉ層９２５の厚さの分だけ離れており、この距離の分だけ損失が生じやすく、光の進行方向の単位長さ当たりの受光感度が低くなってしまう。光の進行方向の素子長を大きくすることで、光吸収量を増加させることは可能であるが、素子長を大きくすると素子容量が増加する。素子容量の増加は、ＲＣ時定数による帯域制限につながる。更に、素子長を大きくするとｎ型Ｓｉ領域９２６中でのフリーキャリア吸収が増加し、受光感度が劣化し得る。
【００２３】
また、Ｓｉ層９１３からみてｐ型Ｇｅ層９３３の後方に金属膜９３４Ｐがあるため、ｐ型Ｇｅ層９３３で吸収しきれなかった光の一部が金属膜９３４Ｐに吸収されることがある。金属膜９３４Ｐによる光吸収は、光電変換に対して有効なフォトキャリアを生み出さない無効吸収であるため、受光感度が低くなってしまう。
【００２４】
これらの理由から、この参考例では十分な受光感度を得ることができない。
【００２５】
更に、光半導体素子９００には製造が困難という課題もある。ここで、光半導体素子９００の製造方法について説明する。図２Ａ〜図２Ｅは、参考例に係る光半導体素子の製造方法を示す断面図である。
【００２６】
先ず、図２Ａに示すように、ＳＯＩ基板９１０を準備し、Ｓｉ層９１３を所定のサイズに加工する。次いで、ｎ型不純物のドーピングを行うことでｎ型Ｓｉ領域９２６及びｎ＋Ｓｉ領域９２２を形成する。
【００２７】
次いで、図２Ｂに示すように、酸化膜マスク（図示せず）を用いて、ｎ型Ｓｉ領域９２６上にＳｉ結晶をホモエピタキシャル選択成長させることでｉ型Ｓｉ層９２５を形成する。ｉ型Ｓｉ層９２５の厚さは７００ｎｍ程度である。
【００２８】
その後、別の酸化膜マスク（図示せず）を用いて、ｉ型Ｓｉ層９２５上にＧｅ結晶をヘテロエピタキシャル選択成長させることでｉ型Ｇｅ層（図示せず）を形成する。続いて、図２Ｃに示すように、ｉ型Ｇｅ層（図示せず）にｐ型不純物のドーピングを行うことでｐ型Ｇｅ層９３３を形成する。ｐ型Ｇｅ層９３３の厚さは１μｍ程度である。
【００２９】
次いで、図２Ｄに示すように、Ｓｉ層９１３、ｉ型Ｓｉ層９２５及びｐ型Ｇｅ層９３３の積層体を覆うようにＳｉ酸化膜９３１を形成する。その後、ｎ＋Ｓｉ領域９２２に達する開口部９３１ＮをＳｉ酸化膜９３１に形成し、開口部９３１Ｎを通じてｎ＋Ｓｉ領域９２２に接する金属膜９３４ＮをＳｉ酸化膜９３１上に形成する。
【００３０】
続いて、図２Ｅに示すように、ｐ型Ｇｅ層９３３に達する開口部９３１ＰをＳｉ酸化膜９３１に形成し、開口部９３１Ｐを通じてｐ型Ｇｅ層９３３に接する金属膜９３４ＰをＳｉ酸化膜９３１上に形成する。
【００３１】
理論的には、このようにして光半導体素子９００を製造することができる。
【００３２】
ところが、Ｓｉフォトニクスには、Ｓｉ系ＣＭＯＳ（complementary  metal-oxide-semiconductor）トランジスタ等の製造と同様の高精細のプロセス技術を採用できるという利点があるが、上記の製造方法には、このような高精細なプロセス技術をそのまま採用することができない。これは、ｉ型Ｓｉ層９２５及びｐ型Ｇｅ層９３３に伴う段差が大きいためである。一般に、高精細プロセス技術では、焦点深度の小さなステッパ等を用いた露光が行われるため、基板上に存在する段差が大きいほど、焦点がぼやけやすい。上記のように、ｉ型Ｓｉ層９２５の厚さは７００ｎｍ程度であり、ｐ型Ｇｅ層９３３の厚さは１μｍ程度であり、これらに伴う段差は極めて大きい。従って、ｉ型Ｓｉ層９２５やｐ型Ｇｅ層９３３に伴う大きな段差が基板上に存在する状態で露光が行われるため、焦点がぼやけてしまう。また、高精細プロセスに用いられるフォトレジストは粘性が低いために高段差を覆い切れないという問題も発生する。このため、光半導体素子９００を高精細に製造することは極めて困難である。
【００３３】
このように、参考例に係る光半導体素子９００には、特性及び製造プロセスに関して改良の余地がある。本発明者は、これらの知見に基づいて鋭意検討を行い、以下のような実施形態に想到した。以下、実施形態について添付の図面を参照しながら具体的に説明する。以下の説明では、同一又は対応する要素には同一の符号を付し、それらについて同じ説明は省略することがある。
【００３４】
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態は、ＵＴＣ−ＰＤを含む光半導体素子に関する。図３Ａは、第１の実施形態に係る光半導体素子の構成を示す上面図である。図３Ｂは、第１の実施形態に係る光半導体素子における半導体領域のレイアウトを示す図である。図３Ｃは、第１の実施形態に係る光半導体素子の構成を示す断面図である。図３Ｃは、図３Ａ及び図３Ｂ中のＩ−Ｉ線に沿った断面図に相当する。
【００３５】
図３Ａ〜図３Ｃに示すように、第１の実施形態に係る光半導体素子１００は、Ｓｉ基板１１１、Ｓｉ酸化膜１１２及びＳｉ層１１３を含むＳＯＩ基板１１０を有する。光半導体素子１００は、導波路領域１４１、モード変換部１４２及び光電変換部１４３を含む。導波路領域１４１では、Ｓｉ層１１３が光導波路の形状に加工されている。モード変換部１４２では、Ｓｉ層１１３が光モード変換器の形状に加工されている。
【００３６】
光電変換部１４３において、例えば、Ｓｉ層１１３は矩形の平面形状に加工されている。Ｓｉ層１１３は、ｐ＋Ｓｉ領域１２１と、ｉ型Ｓｉ領域１２２と、ｎ＋Ｓｉ領域１２３とを含む。ｐ＋Ｓｉ領域１２１と、ｉ型Ｓｉ領域１２２と、ｎ＋Ｓｉ領域１２３とは、光電変換部１４３への光の入射方向に垂直な方向に順に並ぶ。ｉ型Ｓｉ領域１２２はｐ＋Ｓｉ領域１２１とｎ＋Ｓｉ領域１２３との間にある。例えば、ｐ＋Ｓｉ領域１２１はボロン（Ｂ）を０．５×１０１９ｃｍ−３〜２．５×１０１９ｃｍ−３の濃度で含有する。例えば、ｎ＋Ｓｉ領域１２３はリン（Ｐ）を０．５×１０１９ｃｍ−３〜１．５×１０１９ｃｍ−３の濃度で含有する。ｐ＋Ｓｉ領域１２１は第１の導電性領域の一例である。ｎ＋Ｓｉ領域１２３は第２の導電性領域の一例である。
【００３７】
なお、ｉ型の半導体には意図的な不純物のドーピングが行われていないが、ｉ型の半導体が僅かな不純物、例えば１×１０１５ｃｍ−３以下の濃度の不純物を含んでいてもよい。すなわち、ｉ型Ｓｉ領域１２２が１×１０１５ｃｍ−３以下の濃度の不純物を含んでいてもよい。ｉ型Ｓｉ領域１２２は非導電性領域の一例である。
【００３８】
ｐ＋Ｓｉ領域１２１の一部とｉ型Ｓｉ領域１２２の一部との上にｐ型Ｇｅ層１３３が形成され、ｐ型Ｇｅ層１３３の下面がｐ＋Ｓｉ領域１２１の上面の一部とｉ型Ｓｉ領域１２２の上面の一部と電気的かつ機械的に接している。例えば、ｐ型Ｇｅ層１３３はＢを０．５×１０１９ｃｍ−３〜２．５×１０１９ｃｍ−３の濃度で含有する。ｐ型Ｇｅ層１３３のバンドギャップは、Ｓｉ層１１３のバンドギャップよりも小さい。また、ｐ型Ｇｅ層１３３の屈折率及び光吸収係数は、Ｓｉ層１１３の屈折率及び光吸収係数よりも大きい。
【００３９】
Ｓｉ層１１３及びｐ型Ｇｅ層１３３の積層体を覆うようにＳｉ酸化膜１３１が形成されている。Ｓｉ酸化膜１３１には、ｐ＋Ｓｉ領域１２１に達する開口部１３１Ｐと、ｎ＋Ｓｉ領域１２３に達する開口部１３１Ｎとが形成されている。開口部１３１Ｐを通じてｐ＋Ｓｉ領域１２１にオーミック接触する金属膜１３４Ｐと、開口部１３１Ｎを通じてｎ＋Ｓｉ領域１２３にオーミック接触する金属膜１３４ＮとがＳｉ酸化膜１３１上に形成されている。金属膜１３４Ｐ及び金属膜１３４Ｎは、例えばアルミニウム（Ａｌ）を含む。金属膜１３４Ｐはｐ側電極として機能し、金属膜１３４Ｎはｎ側電極として機能する。
【００４０】
ここで、第１の実施形態に係る光半導体素子１００の動作について説明する。図４は、第１の実施形態に係る光半導体素子１００の構成を示すバンド図である。
【００４１】
光半導体素子１００では、ｐ型Ｇｅ層１３３が光を吸収し、キャリアを発生する。ｐ型Ｇｅ層１３３にて発生したキャリアのうち、電子はｐ型Ｇｅ層１３３中を拡散した後にＳｉ層１１３に到達する。このとき、ｐ型Ｇｅ層１３３とｐ＋Ｓｉ領域１２１との界面は電子に対して拡散ブロック層として作用する。このため、電子はｉ型Ｓｉ領域１２２へと優先的に導かれ、ｉ型Ｓｉ領域１２２に印加された電界に従ってｉ型Ｓｉ領域１２２内をドリフト走行する。一方、多数キャリアである正孔は誘電拡散によって拡散し、ｐ＋Ｓｉ領域１２１を介して金属膜１３４Ｐから取り出される。参考例の光半導体素子９００と同様に、正孔の誘電緩和時間は光半導体素子１００の応答速度に影響せず、光半導体素子１００の応答時間は電子の走行時間に依存する。
【００４２】
このとき、ｐ型Ｇｅ層１３３がＳｉ層１１３と接しているため、Ｓｉ層１１３からｐ型Ｇｅ層１３３に光が伝播するに際して損失は小さく、モード結合性に優れ、入射光は速やかにｐ型Ｇｅ層１３３に移行する。このため、光の進行方向の単位長さ当たりの受光感度を向上することができ、素子長を大きくせずとも十分に光を吸収することができる。従って、素子容量が小さく、ＲＣ時定数の観点からも優れた高速性を得ることができる。ｐ＋Ｓｉ領域１２１を伝播する距離を長くせずとも十分に光を吸収できるため、ｐ＋Ｓｉ領域１２１での無効光吸収を抑制することができる。更に、ｐ型Ｇｅ層１３３に金属膜を接触させる必要がないため、光半導体素子９００のような金属膜による入射光の無効吸収を避け、無効吸収に伴う受光感度の低下を抑制することができる。
【００４３】
更に、本実施形態では、モード変換部１４２により導波路領域１４１の光導波路内に強く閉じ込められていた導波光モードが広げられ、ｐ型Ｇｅ層１３３への結合性が向上する。従って、受光感度を向上させることが可能である。また、導波光モードが広げられることで、光吸収層であるｐ型Ｇｅ層１３３に入射する光の単位面積当たりの強度（光強度密度）が低くなるため、高強度の光が入射してきても、電界遮蔽による電界強度の低下を抑制し、帯域劣化を生じにくくすることができる。
【００４４】
更に、詳細は第２の実施形態にて説明するが、製造プロセスの点でも光半導体素子９００より優れている。例えば、Ｓｉ系ＣＭＯＳトランジスタ等の製造と同様の高精細のプロセス技術を採用できる。また、参考例の光半導体素子９００の製造方法と比較して、ｉ型Ｓｉ層９２５の形成に相当する工程やＧｅ層へのメタルコンタクト形成が不要となり、工数を削減することができる。
【００４５】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、ＵＴＣ−ＰＤを含む光半導体素子に関する。図５Ａは、第２の実施形態に係る光半導体素子の構成を示す上面図である。図５Ｂは、第２の実施形態に係る光半導体素子における半導体領域のレイアウトを示す図である。図５Ｃは、第２の実施形態に係る光半導体素子の構成を示す断面図である。図５Ｃは、図５Ａ及び図５Ｂ中のＩ−Ｉ線に沿った断面図に相当する。
【００４６】
図５Ａ〜図５Ｃに示すように、第２の実施形態に係る光半導体素子２００は、Ｓｉ基板１１１、Ｓｉ酸化膜１１２及びＳｉ層１１３を含むＳＯＩ基板１１０を有する。光半導体素子１００は、導波路領域１４１、モード変換部１４２及び光電変換部１４３を含む。導波路領域１４１では、Ｓｉ層１１３が光導波路の形状に加工されている。モード変換部１４２では、Ｓｉ層１１３が光モード変換器の形状に加工されている。
【００４７】
光電変換部１４３において、例えば、Ｓｉ層１１３は矩形の平面形状に加工されている。Ｓｉ層１１３は、ｐ＋Ｓｉ領域１２１Ａと、ｐ型Ｓｉ領域１２１Ｂと、ｉ型Ｓｉ領域１２２と、ｎ＋Ｓｉ領域１２３とを含む。ｐ＋Ｓｉ領域１２１Ａと、ｐ型Ｓｉ領域１２１Ｂと、ｉ型Ｓｉ領域１２２と、ｎ＋Ｓｉ領域１２３とは、光電変換部１４３への光の入射方向に垂直な方向に順に並ぶ。ｐ型Ｓｉ領域１２１Ｂはｐ＋Ｓｉ領域１２１Ａとｉ型Ｓｉ領域１２２との間にあり、ｉ型Ｓｉ領域１２２はｐ型Ｓｉ領域１２１Ｂとｎ＋Ｓｉ領域１２３との間にある。例えば、ｐ＋Ｓｉ領域１２１ＡはＢを０．５×１０１９ｃｍ−３〜２．５×１０１９ｃｍ−３の濃度で含有する。例えば、ｐ型Ｓｉ領域１２１ＢはＢを１．５×１０１８ｃｍ−３〜２．５×１０１８ｃｍ−３の濃度で含有する。ｐ＋Ｓｉ領域１２１Ａは第３の導電性領域の一例であり、ｐ型Ｓｉ領域１２１Ｂは第４の導電性領域の一例であり、ｐ＋Ｓｉ領域１２１Ａ及びｐ型Ｓｉ領域１２１Ｂは第１の導電性領域の一例に含まれる。
【００４８】
ｐ型Ｇｅ層１３３はｐ型Ｓｉ領域１２１Ｂの一部とｉ型Ｓｉ領域１２２の一部との上に形成され、ｐ型Ｇｅ層１３３の下面がｐ型Ｓｉ領域１２１Ｂの上面の一部とｉ型Ｓｉ領域１２２の上面の一部と接している。Ｓｉ層１１３及びｐ型Ｇｅ層１３３の積層体を覆うようにＳｉ酸化膜１３１が形成されている。開口部１３１Ｐはｐ＋Ｓｉ領域１２１Ａに達し、金属膜１３４Ｐは開口部１３１Ｐを通じてｐ＋Ｓｉ領域１２１Ａにオーミック接触する。
【００４９】
他の構成は第１の実施形態と同様である。
【００５０】
第２の実施形態に係る光半導体素子２００によっても、第１の実施形態に係る光半導体素子１００と同様の効果を得ることができる。
【００５１】
また、ｐ型Ｇｅ層１３３の下面が、ｐ型不純物の濃度がｐ＋Ｓｉ領域１２１Ａのｐ型不純物の濃度よりも低いｐ型Ｓｉ領域１２１Ｂの上面の一部と接しているため、第１の実施形態と比較して、ｐ型Ｓｉ領域における自由キャリア吸収による感度劣化を更に抑制することができる。
【００５２】
更に、以下に説明するように、製造プロセスに関しても光半導体素子９００に比べて優れている。図６Ａ〜図１９Ａは、第２の実施形態に係る光半導体素子２００の製造方法を示す上面図である。図６Ｂ〜図１９Ｂは、第２の実施形態に係る光半導体素子２００の製造方法を示す断面図である。図６Ｂ〜図１９Ｂは、それぞれ図６Ａ〜図１９Ａ中のＩ−Ｉ線に沿った断面図に相当する。
【００５３】
先ず、図６Ａ及び図６Ｂに示すように、ＳＯＩ基板１１０を準備し、Ｓｉ層１１３を加工する。例えば、Ｓｉ基板１１１の厚さは７００μｍ〜８００μｍ、Ｓｉ酸化膜１１２の厚さは１．５μｍ〜２．５μｍ、Ｓｉ層１１３の厚さは２００ｎｍ〜３００ｎｍである。Ｓｉ層１１３は、電子線（electron  beam：ＥＢ）リソグラフィ及び誘導結合型プラズマ（inductively  coupled  plasma：ＩＣＰ）ドライエッチングにより加工することができる。例えば、Ｓｉ層１１３は、導波路領域１４１では一方向に延びる直線状に加工し、モード変換部１４２では導波路領域１４１から光電変換部１４３に向かって広がる平面形状に加工し、光電変換部１４３では矩形の平面形状に加工する。
【００５４】
次いで、図７Ａ及び図７Ｂに示すように、ｐ型Ｓｉ領域１２１Ｂを形成する予定の領域を開口する開口部１５２を備えたフォトレジストマスク１５１をＳＯＩ基板１１０上に形成する。フォトレジストマスク１５１はフォトレジスト剤の塗布、露光及び現像により形成することができる。その後、ｐ型不純物のイオン注入を行うことにより、Ｓｉ層１１３にｐ型Ｓｉ領域１２１Ｂを形成する。
【００５５】
続いて、図８Ａ及び図８Ｂに示すように、フォトレジストマスク１５１を除去し、ｐ＋Ｓｉ領域１２１Ａを形成する予定の領域を開口する開口部１５４を備えたフォトレジストマスク１５３をＳＯＩ基板１１０上に形成する。フォトレジストマスク１５３はフォトレジスト剤の塗布、露光及び現像により形成することができる。次いで、ｐ型不純物のイオン注入を行うことにより、Ｓｉ層１１３にｐ＋Ｓｉ領域１２１Ａを形成する。
【００５６】
その後、図９Ａ及び図９Ｂに示すように、フォトレジストマスク１５３を除去し、ｎ＋Ｓｉ領域１２３を形成する予定の領域を開口する開口部１５６を備えたフォトレジストマスク１５５をＳＯＩ基板１１０上に形成する。フォトレジストマスク１５５はフォトレジスト剤の塗布、露光及び現像により形成することができる。次いで、ｎ型不純物のイオン注入を行うことにより、Ｓｉ層１１３にｎ＋Ｓｉ領域１２３を形成する。Ｓｉ層１１３のうち、ｐ型Ｓｉ領域１２１Ｂとｎ＋Ｓｉ領域１２３との間がｉ型Ｓｉ領域１２２である。
【００５７】
その後、図１０Ａ及び図１０Ｂに示すように、フォトレジストマスク１５５を除去する。
【００５８】
次いで、図１１Ａ及び図１１Ｂに示すように、ＳＯＩ基板１１０上にＳｉ酸化膜１３１Ａを形成する。Ｓｉ酸化膜１３１Ａは、例えば化学気相成長（chemical  vapor  deposition：ＣＶＤ）法により形成することができ、Ｓｉ酸化膜１３１Ａの厚さは１０ｎｍ〜３０ｎｍとする。その後、アニールを行うことにより、Ｓｉ層１１３に注入したｐ型不純物及びｎ型不純物を活性化させる。アニールは、例えば９００℃〜１１００℃の温度、０．５分間〜２分間の時間で行う。
【００５９】
その後、同じく図１１Ａ及び図１１Ｂに示すように、ｐ型Ｇｅ層１３３を形成する予定の領域を開口する開口部１５８を備えたフォトレジストマスク１５７をＳｉ酸化膜１３１Ａ上に形成する。フォトレジストマスク１５７はフォトレジスト剤の塗布、露光及び現像により形成することができる。例えば、開口部１５８の全長は２５μｍ〜３５μｍ、全幅は１．５μｍ〜２．５μｍとする。
【００６０】
続いて、図１２Ａ及び図１２Ｂに示すように、Ｓｉ酸化膜１３１Ａのドライエッチングにより、Ｓｉ酸化膜１３１Ａに開口部１３２を形成する。次いで、フォトレジストマスク１５７を除去する。
【００６１】
その後、図１３Ａ及び図１３Ｂに示すように、開口部１３２の内側でＳｉ層１１３上にｐ型Ｇｅ層１３３を形成する。ｐ型Ｇｅ層１３３は、例えば減圧（low  pressure：ＬＰ）ＣＶＤ法により形成することができ、その厚さは１５０ｎｍ〜２５０ｎｍとする。例えばｐ型Ｇｅ層１３３はメサ状にヘテロエピタキシャル成長する。ｐ型Ｇｅ層１３３の成長の際に、ｐ型不純物のインサイチュ（ｉｎ−ｓｉｔｕ）ドーピングを行う。
【００６２】
次いで、図１４Ａ及び図１４Ｂに示すように、Ｓｉ酸化膜１３１Ａ上にｐ型Ｇｅ層１３３を覆うようにＳｉ酸化膜を、例えばＣＶＤ法により形成し、Ｓｉ酸化膜１３１Ａを含むＳｉ酸化膜１３１を形成する。
【００６３】
その後、図１５Ａ及び図１５Ｂに示すように、開口部１３１Ｐを形成する予定の領域を開口する開口部１６０Ｐと、及び開口部１３１Ｎを形成する予定の領域を開口する開口部１６０Ｎとを備えたフォトレジストマスク１５９をＳｉ酸化膜１３１上に形成する。フォトレジストマスク１５９はフォトレジスト剤の塗布、露光及び現像により形成することができる。ｐ型Ｇｅ層１３３の厚さが１５０ｎｍ〜２５０ｎｍであるため、高精度で露光を行うことができる。
【００６４】
続いて、図１６Ａ及び図１６Ｂに示すように、ｐ＋Ｓｉ領域１２１Ａに達する開口部１３１Ｐと、ｎ＋Ｓｉ領域１２３に達する開口部１３１ＮとをＳｉ酸化膜１３１に形成する。開口部１３１Ｐ及び開口部１３１Ｎは、例えばドライエッチングにより形成することができる。次いで、フォトレジストマスク１５９を除去する。
【００６５】
その後、図１７Ａ及び図１７Ｂに示すように、開口部１３１Ｐ及び開口部１３１Ｎが埋まるようにしてＳｉ酸化膜１３１上に金属膜１３４を形成する。金属膜１３４としては、例えばＡｌ膜をスパッタリング法により形成する。
【００６６】
続いて、図１８Ａ及び図１８Ｂに示すように、金属膜１３４Ｐを形成する予定の領域と、金属膜１３４Ｎを形成する予定の領域とを覆うフォトレジストマスク１６１を形成する。フォトレジストマスク１６１はフォトレジスト剤の塗布、露光及び現像により形成することができる。
【００６７】
次いで、図１９Ａ及び図１９Ｂに示すように、金属膜１３４のドライエッチングを行うことにより、金属膜１３４Ｐ及び金属膜１３４Ｎを形成する。その後、フォトレジストマスク１６１を除去する。
【００６８】
このようにして第２の実施形態に係る光半導体素子２００を製造することができる。
【００６９】
この方法では、段差が小さいために、低粘度で薄いフォトレジスト剤を用いて全面を覆うことが可能であり、高精細の加工が可能となる。フォトレジスト剤の露光を行う際に焦点をぼやけさせる程の大きさの段差が生じないため、終始、高精細で露光を行うことができる。また、金属膜１３４Ｐがオーミック接触する対象がＳｉ層であるため、厚さ方向で適切な不純物プロファイルを得やすい。更に、仮に、金属膜１３４Ｐがオーミック接触するｐ＋Ｓｉ領域１２１Ａを形成するためのイオン注入が過剰になったとしても、その下方に光吸収層が存在しないため、光吸収への影響は極めて小さい。
【００７０】
また、参考例の光半導体素子９００の製造方法と比較して、ｉ型Ｓｉ層９２５の形成に相当する工程やＧｅ層へのメタルコンタクト形成が不要となり、工数を削減することができる。
【００７１】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、ＵＴＣ−ＰＤを含む光半導体素子に関する。図２０は、第３の実施形態に係る光半導体素子の構成を示す断面図である。図２０は、第１の実施形態に関する図３Ａ及び図３Ｂ中のＩ−Ｉ線に沿った断面図に相当する。
【００７２】
図２０に示すように、第３の実施形態に係る光半導体素子３００では、Ｓｉ層１１３のｐ＋Ｓｉ領域１２１及びｉ型Ｓｉ領域１２２にリセス３１３が形成され、ｐ型Ｇｅ層１３３に代えて、リセス３１３を埋めるようにしてｐ型Ｇｅ層３３３が形成されている。つまり、光半導体素子３００はバットジョイント型構造を採用している。例えば、リセス３１３の深さは８０ｎｍ〜１２０ｎｍである。Ｓｉ層１１３の厚さは、リセス３１３が形成された部分で、その周囲の部分よりも薄くなっている。他の構成は第２の実施形態と同様である。
【００７３】
光半導体素子３００では、ｐ型Ｇｅ層３３３が光を吸収し、キャリアを発生する。ｐ型Ｇｅ層３３３にて発生したキャリアのうち、電子はｐ型Ｇｅ層３３３中を拡散した後にＳｉ層１１３に到達する。このとき、ｐ型Ｇｅ層３３３とｐ＋Ｓｉ領域１２１との界面は電子に対して拡散ブロック層として作用する。このため、電子はｉ型Ｓｉ領域１２２へと優先的に導かれ、ｉ型Ｓｉ領域１２２に印加された電界に従ってｉ型Ｓｉ領域１２２内をドリフト走行する。一方、第１の実施形態と同様に、多数キャリアである正孔は誘電拡散によって電子とは逆方向に拡散し、ｐ＋Ｓｉ領域１２１を介して金属膜１３４Ｐから取り出される。
【００７４】
そして、第１の実施形態と同様の効果を得ることができる。また、ｐ型Ｇｅ層３３３がリセス３１３を埋めるようにして形成されているため、より高効率でｐ型Ｇｅ層３３３に光を導入することができる。更に、Ｓｉ層１１３の上面を基準としたｐ型Ｇｅ層３３３の上面の高さが、ｐ型Ｇｅ層１３３の上面の高さよりも低いため、露光の精度をより高めることができる。
【００７５】
ここで、第３の実施形態に係る光半導体素子３００の製造方法について説明する。図２１〜図２２は、第３の実施形態に係る光半導体素子３００の製造方法を示す断面図である。
【００７６】
先ず、第１の実施形態と同様にして、Ｓｉ酸化膜１３１Ａへの開口部１３２の形成までの処理を行う。次いで、フォトレジストマスク１５７を除去する（図１２Ａ及び図１２Ｂ参照）。その後、図２１に示すように、Ｓｉ酸化膜１３１Ａをマスクとして、Ｓｉ層１１３をエッチングすることでリセス３１３を形成する。リセス３１３は、例えばＩＣＰドライエッチングにより形成することができる。
【００７７】
続いて、図２２に示すように、リセス３１３を埋めるようにＳｉ層１１３上にｐ型Ｇｅ層３３３を形成する。ｐ型Ｇｅ層３３３は、例えばＬＰＣＶＤ法により形成することができ、その厚さは１５０ｎｍ〜２５０ｎｍとする。例えばｐ型Ｇｅ層３３３はリセス３１３からメサ状にヘテロエピタキシャル成長する。
【００７８】
その後、第１の実施形態と同様にして、Ｓｉ酸化膜１３１の形成以降の処理を行う。このようにして、第３の実施形態に係る光半導体素子３００を製造することができる。
【００７９】
第３の実施形態の製造方法では、第１の実施形態と比較するとリセス３１３の形成に伴う処理の分だけ工数が増加する。ただし、光半導体素子３００の外部に、光ファイバへの光入出力に使われるグレイティングカプラ等のＳｉ層１１３へのリセスの形成が必要な光部品が搭載される場合には、マスクレイアウトの変更等によりグレイティングカプラ等の形成と同時にリセス３１３を形成できるので、工数の増加を回避することができる。
【００８０】
なお、第２の実施形態と同様に、Ｓｉ層１１３にｐ＋Ｓｉ領域１２１Ａ及びｐ型Ｓｉ領域１２１Ｂが含まれていてもよい。この場合、例えば、リセス３１３はｐ型Ｓｉ領域１２１Ｂ及びｉ型Ｓｉ領域１２２に形成される。
【００８１】
第１〜第３の実施形態に係る光半導体素子は、例えば、電気信号の処理を行う半導体装置と光半導体素子とをＳｉ基板上に集積した集積回路に好適であり、高速光通信を実現することができる。例えば、コンピュータの中央処理装置（central  processing  unit：ＣＰＵ）とメモリとの間の高速光通信や、ＣＰＵ同士の間の高速光通信に好適である。特に、次世代の大容量光インターコネクト用途に有望である。
【００８２】
なお、第１、第２の半導体層の材料はＳｉ及びＧｅに限定されず、例えば、第１の半導体層としてＳｉ層を用い、第２の半導体層としてＳｉｘＧｅ１−ｘ層（０≦ｘ＜１）又はＧｅ１−ｘＳｎｘ層（０≦ｘ＜１）を用いることができる。
【００８３】
また、各半導体層及び各半導体領域の導電型（極性）は上記実施形態のものに限定されない。例えば、上記実施形態とは逆の導電型（極性）となっていてもよい。
【００８４】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、光半導体素子を含む光伝送装置に関する。図２３は、第４の実施形態に係る光伝送装置の構成を示すブロック図である。
【００８５】
第４の実施形態に係る光伝送装置は、図２３に示すように、Ｓｉフォトニクスコヒーレント集積素子４００を含む。Ｓｉフォトニクスコヒーレント集積素子４００は、局発光ＬＯが入力される入力部４１０と、受信する信号光ＳＩが入力される入力部４２０と、送信する信号光ＳＯが出力される出力部４３０とを有する。
【００８６】
Ｓｉフォトニクスコヒーレント集積素子４００は、入力部４２０に接続された偏波分離多重素子４２１と、偏波分離多重素子４２１に接続された二つのミキサ４２３Ａ及び４２３Ｂと、偏波分離多重素子４２１とミキサとの間に接続された偏波回転素子４２２とを有する。Ｓｉフォトニクスコヒーレント集積素子４００は、更に、ミキサ４２３Ａが出力した光信号を電気信号に変換する受光器４２４Ａと、ミキサ４２３Ｂが出力した光信号を電気信号に変換する受光器４２４Ｂとを有する。受光器４２４Ａ及び４２４Ｂは、いずれも第１〜第３の実施形態のいずれかに係る光半導体素子と同様の構成のＵＴＣ−ＰＤを複数含む。ミキサ４２３Ａ及び４２３Ｂには、入力部４１０に入力された局発光ＬＯが入力される。
【００８７】
Ｓｉフォトニクスコヒーレント集積素子４００は、出力部４３０に接続された偏波分離多重素子４３１と、偏波分離多重素子４３１に接続されたシリコンＩＱ変調器４３３と、シリコンＩＱ変調器４３３から出力されたＱ信号の導波路に設けられた偏波回転素子４３２とを有する。シリコンＩＱ変調器４３３には、入力部４１０に入力された局発光ＬＯが入力される。
【００８８】
第４の実施形態に係る光伝送装置では、受光器４２４Ａ及び４２４Ｂに、第１〜第３の実施形態のいずれかに係る光半導体素子と同様の構成のＵＴＣ−ＰＤが含まれるため、優れた受光感度を得ることができる。
【００８９】
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
【００９０】
以下、本開示の諸態様を付記としてまとめて記載する。
【００９１】
（付記１）
第１のバンドギャップを備えた第１の半導体層と、
前記第１のバンドギャップより小さい第２のバンドギャップを備え、前記第１の半導体層上に形成された第１の極性の第２の半導体層と、
を有し、
前記第１の半導体層は、
第１の極性の第１の導電性領域と、
第２の極性の第２の導電性領域と、
前記第１の導電性領域と前記第２の導電性領域との間の非導電性領域と、
を有し、
前記第２の半導体層は、前記第１の導電性領域及び前記非導電性領域に接することを特徴とする光半導体素子。
（付記２）
前記第１の導電性領域にオーミック接触する第１の金属膜と、
前記第２の導電性領域にオーミック接触する第２の金属膜と、
を有することを特徴とする付記１に記載の光半導体素子。
（付記３）
前記第１の導電性領域は、
前記第１の金属膜と接する第３の導電性領域と、
前記非導電性領域と接する第４の導電性領域と、
を有し、
前記第３の導電性領域は前記第４の導電性領域よりも高濃度でｐ型不純物を含有することを特徴とする付記２に記載の光半導体素子。
（付記４）
前記第１の半導体層の前記第２の半導体層と接する領域にリセスが形成されていることを特徴とする付記１乃至３のいずれか１項に記載の光半導体素子。
（付記５）
平面視で前記第１の半導体層と前記第２の半導体層とが重なり合う光電変換部と、
前記光電変換部に繋がるモード変換部と、
を有し、
前記モード変換部内で、前記第１の半導体層は、前記光電変換部に近づくほど幅が広くなる平面形状を有することを特徴とする付記１乃至４のいずれか１項に記載の光半導体素子。
（付記６）
第１の極性はｐ型であり、
第２の極性はｎ型であることを特徴とする付記１乃至５のいずれか１項に記載の光半導体素子。
（付記７）
前記第１の半導体層がＳｉ層であり、
前記第２の半導体層がＳｉｘＧｅ１−ｘ層（０≦ｘ＜１）であることを特徴とする付記１乃至６のいずれか１項に記載の光半導体素子。
（付記８）
前記第１の半導体層がＳｉ層であり、
前記第２の半導体層がＧｅ１−ｘＳｎｘ層（０≦ｘ＜１）であることを特徴とする付記１乃至６のいずれか１項に記載の光半導体素子。
（付記９）
付記１乃至８のいずれか１項に記載の光半導体素子を有することを特徴とする光伝送装置。
【符号の説明】
【００９２】
１００、２００、３００：光半導体素子
１１３：Ｓｉ層
１２１、１２１Ａ：ｐ＋Ｓｉ領域
１２１Ｂ：ｐ型Ｓｉ領域
１２２：ｉ型Ｓｉ領域
１２３：ｎ＋Ｓｉ領域
１３３、３３３：ｐ型Ｇｅ層
１３４Ｐ、１３４Ｎ：金属膜
１４１：導波路領域
１４２：モード変換部
１４３：光電変換部
３１３：リセス
４００：Ｓｉフォトニクスコヒーレント集積素子
４２４Ａ、４２４Ｂ：受光器
【図１】
2020170819.tif 000003
【図２Ａ】
2020170819.tif 000004
【図２Ｂ】
2020170819.tif 000005
【図２Ｃ】
2020170819.tif 000006
【図２Ｄ】
2020170819.tif 000007
【図２Ｅ】
2020170819.tif 000008
【図３Ａ】
2020170819.tif 000009
【図３Ｂ】
2020170819.tif 000010
【図３Ｃ】
2020170819.tif 000011
【図４】
2020170819.tif 000012
【図５Ａ】
2020170819.tif 000013
【図５Ｂ】
2020170819.tif 000014
【図５Ｃ】
2020170819.tif 000015
【図６Ａ】
2020170819.tif 000016
【図６Ｂ】
2020170819.tif 000017
【図７Ａ】
2020170819.tif 000018
【図７Ｂ】
2020170819.tif 000019
【図８Ａ】
2020170819.tif 000020
【図８Ｂ】
2020170819.tif 000021
【図９Ａ】
2020170819.tif 000022
【図９Ｂ】
2020170819.tif 000023
【図１０Ａ】
2020170819.tif 000024
【図１０Ｂ】
2020170819.tif 000025
【図１１Ａ】
2020170819.tif 000026
【図１１Ｂ】
2020170819.tif 000027
【図１２Ａ】
2020170819.tif 000028
【図１２Ｂ】
2020170819.tif 000029
【図１３Ａ】
2020170819.tif 000030
【図１３Ｂ】
2020170819.tif 000031
【図１４Ａ】
2020170819.tif 000032
【図１４Ｂ】
2020170819.tif 000033
【図１５Ａ】
2020170819.tif 000034
【図１５Ｂ】
2020170819.tif 000035
【図１６Ａ】
2020170819.tif 000036
【図１６Ｂ】
2020170819.tif 000037
【図１７Ａ】
2020170819.tif 000038
【図１７Ｂ】
2020170819.tif 000039
【図１８Ａ】
2020170819.tif 000040
【図１８Ｂ】
2020170819.tif 000041
【図１９Ａ】
2020170819.tif 000042
【図１９Ｂ】
2020170819.tif 000043
【図２０】
2020170819.tif 000044
【図２１】
2020170819.tif 000045
【図２２】
2020170819.tif 000046
【図２３】
2020170819.tif 000047