(57)【要約】      （修正有）【課題】光導波路を有する半導体装置の特性を向上させる。【解決手段】半導体装置ＳＤ１は、クラッド層（第１絶縁層ＩＬ）および第１光導波路ＯＷ１を有する。第１光導波路ＯＷ１は、第１絶縁層ＩＬ上に形成されている。第１光導波路ＯＷ１の末端面ＥＳ１は、クラッド層の表面の垂線に対して傾斜している。半導体装置の製造方法は、第１光導波路ＯＷ１の末端面ＥＳ１が、クラッド層の表面の垂線に対して傾斜するように、第１光導波路ＯＷ１の末端部ＥＳ１を加工する工程を含む。【選択図】図２
2020148830.tif 000002
【特許請求の範囲】
【請求項１】
クラッド層と、
前記第１絶縁層上に形成された第１光導波路と、
を有し、
前記第１光導波路の末端面は、前記クラッド層の表面の垂線に対して傾斜している、
半導体装置。
【請求項２】
前記第１光導波路の前記末端面の結晶面は、（１１１）面である、請求項１に記載の半導体装置。
【請求項３】
前記第１光導波路の末端面と、前記第１光導波路の下面とのなす角度は、０°超かつ９０°未満である、請求項１に記載の半導体装置。
【請求項４】
前記第１光導波路の末端面と、前記第１光導波路の下面とのなす角度は、３５°以上かつ５５°以下である、請求項３に記載の半導体装置。
【請求項５】
前記第１光導波路の末端面と、前記第１光導波路の下面とのなす角度は、９０°超以上かつ１８０°未満である、請求項１に記載の半導体装置。
【請求項６】
前記第１光導波路の末端面と、前記第１光導波路の下面とのなす角度は、１２５°以上かつ１４５°以下である、請求項５に記載の半導体装置。
【請求項７】
前記第１光導波路の末端部の幅は、前記第１光導波路のうち、前記末端部以外の部分の幅より大きい、請求項１に記載の半導体装置。
【請求項８】
前記第１光導波路の幅は、前記末端面に近づくにつれて、連続して大きくなる、請求項７に記載の半導体装置。
【請求項９】
前記第１光導波路の材料は、シリコンであり、
前記クラッド層の材料は、酸化シリコンであり、
請求項１に記載の半導体装置。
【請求項１０】
前記前記第１光導波路の末端面で反射した光を伝搬するための第２光導波路をさらに有する、請求項１に記載の半導体装置。
【請求項１１】
前記第１光導波路の前記末端面で反射した光を前記第２光導波路に向けて反射する反射面をさらに有する、請求項１０に記載の半導体装置。
【請求項１２】
プリント基板と、
前記プリント基板および前記前記クラッド層の間に形成された樹脂層をさらに有し、
前記第２光導波路は、前記樹脂層内に形成されている、
請求項１０に記載の半導体装置。
【請求項１３】
前記第２光導波路の材料は、樹脂である、請求項１０に記載の半導体装置。
【請求項１４】
前記反射面の材料は、金属である、請求項１１に記載の半導体装置。
【請求項１５】
前記クラッド層の裏面のうち、光路上に位置する部分には、切欠き部が形成されている、請求項１に記載の半導体装置。
【請求項１６】
請求項１に記載の半導体装置を製造するための半導体装置の製造方法であって、
（ａ）基板、第１絶縁層および半導体層がこの順番で積層された半導体ウェハを準備する工程と、
（ｂ）前記半導体層をパターニングして、前記第１光導波路を形成する工程と、
（ｃ）前記第１光導波路の末端面が、前記第１絶縁層の表面の垂線に対して傾斜するように、前記第１光導波路の末端部を加工する工程と、
を含む、半導体装置の製造方法。
【請求項１７】
前記（ｃ）では、前記第１光導波路の末端部は、ウェットエッチング法によって加工される、請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記第１光導波路の末端面と、前記第１光導波路の下面とのなす角度は、３５°以上かつ５５°以下である、請求項１６に記載の半導体装置の製造方法。
【請求項１９】
前記第１光導波路の末端面と、前記第１光導波路の下面とのなす角度は、１２５°以上かつ１４５°以下である、請求項１６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、例えば、光導波路を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
光通信技術として、シリコンフォトニクス技術が知られている。たとえば、シリコンフォトニクス技術が採用された半導体装置は、光導波路内から光を出力させたり、光導波路内に光を入力したりするためのグレーティングカプラを有する（例えば、特許文献１参照）。グレーティングカプラは、その上面が凹凸形状である光導波路である（後述の図３参照）。たとえば、グレーティングカプラは、光導波路の内部から光導波路の外部に光を出射できる。グレーティングカプラからの出射光は、グレーティングカプラの上方に配置された光ファイバに入射する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１８−１８０３３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、グレーティングカプラに到達した光は、グレーティングカプラの上方だけでなく、グレーティングカプラの下方にも出射される（後述の図３参照）。このため、上記光ファイバが、グレーティングカプラの上方に配置されている場合、グレーティングカプラの下方に出射された光は損失となる。従来の半導体装置では、半導体装置の特性を高める観点から、改善の余地がある。
【０００５】
実施の形態の課題は、半導体装置の特性を高めることである。その他の課題および新規な特徴は、本明細書および図面の記載から明らかになる。
【課題を解決するための手段】
【０００６】
実施の形態に係る半導体装置は、クラッド層上に形成された第１光導波路を有する。当該第１光導波路の末端面は、クラッド層の表面の垂線に対して傾斜している。
【０００７】
実施の形態に係る半導体装置の製造方法は、第１光導波路の末端面が、クラッド層（絶縁層）の表面の垂線に対して傾斜するように、上記第１光導波路の末端部を加工する工程を含む。
【発明の効果】
【０００８】
実施の形態によれば、半導体装置の特性を高めることができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態１〜３に係る光電気混載装置の回路構成の一例を示すブロック図である。
【図２】図２は、実施の形態１に係る半導体装置の要部断面図である。
【図３】図３は、比較用の半導体装置の光出力部における光路を示す要部断面図である。
【図４】図４は、実施の形態１に係る半導体装置の光出力部における光路を示す要部断面図である。
【図５】図５は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図６】図６は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図７】図７は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図８】図８は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図９】図９は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図１０】図１０は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図１１】図１１は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図１２】図１２は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図１３】図１３は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図１４】図１４は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図１５】図１５は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図１６】図１６は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図１７】図１７は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図１８】図１８は、実施の形態１の変形例１に係る第１光導波路の構成の一例を示す部分拡大斜視図である。
【図１９】図１９は、実施の形態１の変形例２に係る第１光導波路の構成の一例を示す部分拡大斜視図である。
【図２０】図２０は、実施の形態１の変形例３に係る第１光導波路の構成の一例を示す部分拡大斜視図である。
【図２１】図２１は、実施の形態１の変形例４に係る第１光導波路の構成の一例を示す部分拡大斜視図である。
【図２２】図２２は、実施の形態１の変形例５に係る半導体装置の構成の一例を示す要部断面図である。
【図２３】図２３は、実施の形態２に係る半導体装置の要部断面図である。
【図２４】図２４は、実施の形態３に係る半導体装置の要部断面図である。
【図２５】図２５は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図２６】図２６は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図２７】図２７は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【図２８】図２８は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
【発明を実施するための形態】
【００１０】
以下、実施の形態に係る半導体装置について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要件または対応する構成要件には、同一の符号を付し、重複する説明は省略する。また、図面では、説明の便宜上、構成を省略または簡略化している場合もある。断面図は、端面図として示している場合もある。各実施の形態および各変形例の少なくとも一部は、互いに任意に組み合わされてもよい。
【００１１】
［実施の形態１］
実施の形態１に係る半導体装置ＳＤ１（図２参照）において、第１光導波路ＯＷ１（図２参照）の末端面ＥＳ１（図２参照）は、第１光導波路ＯＷ１内の光を下方に向けて反射する。実施の形態１に係る半導体装置ＳＤ１では、第１光導波路ＯＷ１を有する第１半導体チップＣＰ１（図２参照）は、トランジスタＴｒ（図２参照）を有する第２半導体チップＣＰ２（図２参照）と接合されている。
【００１２】
（光電気混載装置の回路構成）
図１は、実施の形態１に係る光電気混載装置ＬＥ１の回路構成の一例を示すブロック図である。
【００１３】
図１に示されるように、光電気混載装置ＬＥ１は、第１電子回路ＥＣ１、半導体装置ＳＤ１および光源ＬＳを有する。実施の形態１に係る半導体装置ＳＤ１は、第１半導体チップＣＰ１および第２半導体チップＣＰ２を有する。第１半導体チップＣＰ１は、光導波路ＯＷ、光変調部ＯＭ、光出力部ＬＯ、光入力部ＬＩおよび受光部ＯＲを有する。第２半導体チップＣＰ２は、第２電子回路ＥＣ２および第３電子回路ＥＣ３を有する。半導体装置ＳＤ１の詳細については後述する。
【００１４】
第１電子回路ＥＣ１は、第２電子回路ＥＣ２および第３電子回路ＥＣ３をそれぞれ制御するための電気信号（制御信号）を出力する。また、第１電子回路ＥＣ１は、第３電子回路ＥＣ３から出力された電気信号を受信する。第１電子回路ＥＣ１は、第２電子回路ＥＣ２および第３電子回路ＥＣ３に電気的に接続されている。第１電子回路ＥＣ１は、例えば、制御回路および記憶回路を含む公知のＣＰＵ（Central Processing Unit）またはＦＰＧＡ（Field-Programmable gate array）によって構成されている。
【００１５】
光源ＬＳは、光を出射する。光源ＬＳの種類の例には、レーザダイオード（ＬＤ）が含まれる。光源ＬＳからの出射光の波長は、当該出射光が光導波路ＯＷの内部を透過できればよく、光導波路ＯＷを構成する材料に応じて適宜設定され得る。たとえば、光源ＬＳからの出射光のピーク波長は、１．０μｍ以上かつ１．６μｍ以下である。光源ＬＳは、光導波路ＯＷを介して光変調部ＯＭに光学的に接続されている。
【００１６】
第２電子回路ＥＣ２は、光変調部ＯＭの動作を制御するための電気信号（制御信号）を出力する。より具体的には、第２電子回路ＥＣ２は、第１電子回路ＥＣ１から受信した制御信号に基づいて、光変調部ＯＭを制御する。第２電子回路ＥＣ２は、光変調部ＯＭに電気的に接続されている。第２電子回路ＥＣ２は、例えば、制御回路を含む公知のトランシーバＩＣによって構成されている。
【００１７】
光変調部ＯＭは、第２電子回路ＥＣ２から受信した制御信号に基づいて、光源ＬＳから出射された光の位相を変調する。光変調部ＯＭは、当該制御信号に含まれる情報を含んだ光信号を生成する。光変調部ＯＭの種類の例には、マッハツェンダ型光変調部およびリング型光変調部が含まれる。また、光変調部ＯＭは、電気制御型光変調部であってもよいし、熱制御型光変調部であってもよいし、電気制御および熱制御を併用した併用型光変調部であってもよい。光変調部ＯＭは、光導波路ＯＷを介して、光出力部ＬＯに光学的に接続されている。
【００１８】
光出力部ＬＯは、光変調部ＯＭで変調された光信号を、半導体装置ＳＤ１の外部に出力する。たとえば、光出力部ＬＯは、光信号を外部の光ファイバに向けて出射する。光出力部ＬＯの詳細については後述する。
【００１９】
光入力部ＬＩは、外部からの光を半導体装置ＳＤ１の内部に入力する。たとえば、外部の光ファイバから出射された光信号を半導体装置ＳＤ１の内部に入力する。光入力部ＬＩは、光導波路ＯＷを介して、受光部ＯＲに光学的に接続されている。光入力部ＬＩは、光導波路ＯＷと同様の材料により構成されている。
【００２０】
受光部ＯＲは、光入力部ＬＩから受信した光信号に基づいて、電子正孔対を生成する。受光部ＯＲは、光信号を電気信号に変換する。受光部ＯＲは、光電変換特性を有していればよい。受光部ＯＲの種類の例には、アバランシェフォトダイオード型受光部が含まれる。受光部ＯＲは、第３電子回路ＥＣ３に電気的に接続されている。
【００２１】
第３電子回路ＥＣ３は、受光部ＯＲから受信した電気信号を処理するとともに、処理された電気信号を第１電子回路ＥＣ１に出力する。より具体的には、第３電子回路ＥＣ３は、受光部ＯＲから受信した電気信号を増幅し、第１電子回路ＥＣ１に出力する。第３電子回路ＥＣ３は、例えば、増幅回路を含む公知のレシーバＩＣ（Integrated Circuit）によって構成されている。
【００２２】
（光電気混載装置の動作）
次いで、実施の形態１に係る光電気混載装置ＬＥ１の動作例について説明する。
【００２３】
まず、光電気混載装置ＬＥ１の送信用部分について説明する。光源ＬＳからの出射光は、光導波路ＯＷを介して光変調部ＯＭに到達する。第２電子回路ＥＣ２は、第１電子回路ＥＣ１から受信した制御信号に基づいて光変調部ＯＭの動作を制御し、光変調部ＯＭに到達した光を変調する。これにより、電気信号が、光信号に変換される。そして、当該光信号は、光導波路ＯＷを介して光出力部ＬＯに到達し、光出力部ＬＯにおいて半導体装置ＳＤ１の外部に出射される。半導体装置ＳＤ１から出力された光信号は、光ファイバなどを介して他の半導体装置に導光される。
【００２４】
次いで、光電気混載装置ＬＥ１の受信用部分について説明する。光ファイバなどを介して他の半導体装置から導光された光信号は、光入力部ＬＩに到達する。当該光信号は、光入力部ＬＩにおいて光導波路ＯＷの内部に導かれる。上記光信号は、光導波路ＯＷを介して受光部ＯＲに到達し、電気信号に変換される。そして、当該電気信号は、第３電子回路ＥＣ３で処理された後、第１電子回路ＥＣ１に送信される。
【００２５】
（半導体装置の構成）
次いで、実施の形態１に係る半導体装置ＳＤ１の構成について説明する。図２は、半導体装置ＳＤ１の要部断面図である。
【００２６】
半導体装置ＳＤ１は、図２に示されるように、（１）プリント基板ＰＳＢ、（２）第１半導体チップＣＰ１、（３）第２半導体チップＣＰ２および（４）樹脂層ＲＬを有する。
【００２７】
（１）プリント基板ＰＳＢ
プリント基板ＰＳＢは、樹脂層ＲＬ、第１半導体チップＣＰ１および第２半導体チップＣＰ２を支持している。プリント基板ＰＳＢの表面には、第１パッドＰＤ１が形成されている。特に図示しないが、プリント基板ＰＳＢ上には、第１電子回路ＥＣ１が実装されている。プリント基板ＰＳＢおよび第１パッドＰＤ１の構成としては、半導体技術において採用されている公知の構成が採用され得る。
【００２８】
（２）第１半導体チップＣＰ１
第１半導体チップＣＰ１は、後述の樹脂層ＲＬを介してプリント基板ＰＳＢ上に配置されている。図２に示されるように、第１半導体チップＣＰ１は、絶縁層ＩＬ、第１光導波路ＯＷ１、光変調部ＯＭ、受光部ＯＲ、第２パッドＰＤ２、第１多層配線層および貫通電極ＴＳＶを有する。当該第１多層配線層は、層間絶縁層ＩＩＬ１ａ、ＩＩＬ２ａ、ＩＩＬ３ａ、配線ＷＲ１ａ、ＷＲ２ａ、ＷＲ３ａおよび貫通電極ＴＳＶを有する。樹脂層ＲＬ内には、反射面ＲＳおよび第２光導波路ＯＷ２が形成されている。
【００２９】
絶縁層ＩＬは、第１光導波路ＯＷ１、光変調部ＯＭおよび受光部ＯＲを支持している。絶縁層ＩＬは、第１光導波路ＯＷ１の内部を伝搬する光を第１光導波路ＯＷ１の内部に実質的に閉じ込めるための第１クラッド層である。絶縁層ＩＬの材料は、第１光導波路ＯＷ１の材料の屈折率より小さい屈折率を有する。絶縁層ＩＬの材料は、例えば、酸化シリコン（ＳｉＯ２）である。絶縁層ＩＬの材料の屈折率は、例えば、１．４６である。なお、本明細書における屈折率は、波長１．５μｍの光に対する数値である。
【００３０】
絶縁層ＩＬの上面は、屈折率調整用の不純物を含んでいてもよい。屈折率調整用の不純物の例には、酸化チタン、酸化ゲルマニウム、酸化リン、酸化イッテルビウムおよび酸化アルミニウムが含まれる。不純物濃度は、不純物の種類に応じて適宜調整され、絶縁層ＩＬの上面の屈折率が、２．０程度になるように調製され得る。屈折率調整用の不純物の導入により、第１光導波路ＯＷ１（屈折率：３．５）および絶縁層ＩＬ（屈折率：１．４６）の境界における屈折率差を小さくすることができる。これにより、第１光導波路ＯＷ１の末端面ＥＳ１（後述）からの反射光が、第１光導波路ＯＷ１の下面と、絶縁層ＩＬの上面との境界面で反射されることを抑制することができる。
【００３１】
絶縁層ＩＬの厚さは、第１光導波路ＯＷ１からの光の染み出し距離より大きいことが好ましい。半導体装置ＳＤ１に加わる応力を低減させる観点と、半導体装置ＳＤ１の製造時における静電チャックによる半導体ウェハの貼りつきを抑制する観点とから、絶縁層ＩＬの厚さは、小さいことが好ましい。たとえば、第１絶縁層ＩＬ１の厚さは、１μｍ以上かつ３μｍ以下である。
【００３２】
第１光導波路ＯＷ１は、その内部を光が伝搬可能な経路である。第１光導波路ＯＷ１は、絶縁層ＩＬ上に形成されている。たとえば、第１光導波路ＯＷ１は、３００ｎｍ以上かつ５００ｎｍ以下の幅と、２００ｎｍ以上かつ３００ｎｍ以下の厚さとを有する。第１光導波路ＯＷ１の断面視形状は、矩形状または台形状である。前述のとおり、第１光導波路ＯＷ１の材料の例には、シリコン（Ｓｉ）およびゲルマニウム（Ｇｅ）が含まれる。第１光導波路ＯＷ１の材料の結晶構造の例には、単結晶および多結晶が含まれる。光学素子における光の伝搬損失を低減する観点からは、第１光導波路ＯＷ１の材料の結晶構造は、単結晶であることが好ましい。
【００３３】
第１光導波路ＯＷ１の末端面ＥＳ１は、絶縁層ＩＬの表面（上面）の垂線に対して傾斜している。第１光導波路ＯＷ１の末端面ＥＳ１は、第１光導波路ＯＷ１の末端部において、第１光導波路ＯＷ１の上面、下面および両側面を互いに連結している端面である。第１光導波路ＯＷ１の末端部とは、第１光導波路ＯＷ１において、光出力部ＬＯまたは光入力部ＬＩとして機能する部分である。
【００３４】
第１光導波路ＯＷ１の下面と末端面ＥＳ１とのなす角度は、第１光導波路ＯＷ１の下面と側面とのなす角度より小さい。これにより、第１光導波路ＯＷ１の末端面ＥＳ１は、第１光導波路ＯＷ１の末端部に到達した光を、下方に向けて反射することができる。換言すると、第１光導波路ＯＷ１の末端面ＥＳ１は、第１光導波路ＯＷ１の末端部に到達した光を、絶縁層ＩＬ側に向けて反射することができる。第１光導波路ＯＷ１の下面と末端面ＥＳ１とのなす角度は、０°超かつ９０°未満であり、３５°以上かつ５５°以下であることが好ましい。
【００３５】
末端面ＥＳ１の結晶面は、特に限定されず、末端面ＥＳ１の形成方法に応じて適宜調整され得る。末端面ＥＳ１の結晶面は、例えば、（１１１）面である。なお、第１光導波路ＯＷ１の上面の結晶面は、（１００）面である。
【００３６】
第１光導波路ＯＷ１の末端部（末端面）の幅は、第１光導波路ＯＷ１のうち、末端部以外の部分の幅と同じであってもよいし、異なっていてもよい。第１光導波路ＯＷ１の末端部の幅は、第１光導波路ＯＷ１のうち、上記末端部以外の部分の幅より小さくてもよいし、大きくてもよい。実施の形態１では、第１光導波路ＯＷ１の末端部の幅は、第１光導波路ＯＷ１のうち、上記末端部以外の部分の幅とほぼ同じである。ここで、第１光導波路ＯＷ１の幅とは、第１光導波路ＯＷ１の両側面が対抗する方向における、当該両側面間の距離である。
【００３７】
光変調部ＯＭは、光変調部ＯＭの内部を進行する光の位相を変化させるためのマッハツェンダ型光変調部である。光変調部ＯＭは、絶縁層ＩＬ上に形成されている。光変調部ＯＭの構成としては、シリコンフォトニクス技術における光変調部として公知の構成が採用され得る。実施の形態１では、光変調部ＯＭは、光導波路ＯＷを含むコア層ＣＬと、コア層ＣＬを挟むように形成された一対のスラブ部ＳＬＢとを有する。光変調部ＯＭの材料の例は、第１光導波路ＯＷ１の材料と同様である。さらに、コア層ＣＬおよびスラブ部ＳＬＢの一方または両方には、所定の不純物が注入されていてもよい。
【００３８】
受光部ＯＲは、光電変換機能を有する光学素子である。受光部ＯＲは、受信した光信号を電気信号に変換する。受光部ＯＲの構成としては、シリコンフォトニクスにおいて、受光部として採用されている公知の構成が適宜採用され得る。受光部ＰＯの種類の例には、ｐｎ型受光部およびｐｉｎ型受光部が含まれる。実施の形態１では、受光部ＯＲは、ｐｎ型受光部である。受光部ＯＲは、ｐ型半導体部ＯＲｐと、ｐ型半導体部ＯＲｐ上に形成されたｎ型半導体部ＯＲｎと、を有する。
【００３９】
第２パッドＰＤ２は、絶縁層ＩＬの裏面上に形成されている。第２パッドＰＤ２は、半田ボールＳＲを介して第１パッドＰＤ１と電気的に接続されている。第２パッドＰＤ２の構成としては、半導体技術において採用されている公知の構成が採用され得る。
【００４０】
上記第１多層配線層は、２つ以上の配線層により構成された層である。上記第１多層配線層は、絶縁層ＩＬ上に形成されている。上記配線層は、層間絶縁層と、当該層間絶縁層内に形成された配線およびビア（「プラグ」ともいう）の一方または両方と、を有する層である。当該ビアは、互いに異なる層に形成された２つの配線を電気的に接続する導電体である。
【００４１】
上記第１多層配線層は、層間絶縁層ＩＩＬ１ａ、ＩＩＬ２ａ、ＩＩＬ３ａおよび配線ＷＲ１ａ、ＷＲ２ａ、ＷＲ３ａを有する。層間絶縁層ＩＩＬ１ａ、ＩＩＬ２ａ、ＩＩＬ３ａおよび配線ＷＲ１ａ、ＷＲ２ａ、ＷＲ３ａの構成としては、半導体技術において採用されている公知の構成がそれぞれ採用され得る。層間絶縁層ＩＩＬ１ａ、ＩＩＬ２ａ、ＩＩＬ３ａの材料は、例えば、その屈折率が１．４６である酸化シリコン（ＳｉＯ２）である。配線ＷＲ１ａ、ＷＲ２ａ、ＷＲ３ａの材料の例には、タングステン（Ｗ）、アルミニウム（Ａｌ）および銅（Ｃｕ）が含まれる。
【００４２】
層間絶縁層ＩＩＬ１ａは、第１光導波路ＯＷ１、光変調部ＯＭおよび受光部ＯＲを覆うように、絶縁層ＩＬ上に形成されている。層間絶縁層ＩＩＬ１ａは、第１光導波路ＯＷ１の内部を伝搬する光を第１光導波路ＯＷ１の内部に実質的に閉じ込めるための第２クラッド層である。層間絶縁層ＩＩＬ１ａ上に形成された配線ＷＲ２ａによって、第１光導波路ＯＷ１から染み出した光が散乱されるのを抑制する観点から、層間絶縁層ＩＩＬ１ａの厚さは、１μｍ以上かつ５μｍ以下であることが好ましく、２μｍ以上かつ３μｍ以下であることがより好ましい。
【００４３】
配線ＷＲ１ａは、層間絶縁層ＩＩＬ１ａ内に形成されている。層間絶縁層ＩＩＬ２ａは、層間絶縁層ＩＩＬ１ａ上に形成されている。配線ＷＲ２ａは、層間絶縁層ＩＩＬ２ａ内に形成されている。層間絶縁層ＩＩＬ３ａは、層間絶縁層ＩＩＬ２ａ上に形成されている。配線ＷＲ３ａは、層間絶縁層ＩＩＬ３ａ内に形成されている。層間絶縁層ＩＩＬ２ａおよび層間絶縁層ＩＩＬ３ａのそれぞれの厚さは、例えば、０．８μｍ以上かつ１．２μｍ以下である。
【００４４】
貫通電極ＴＳＶは、上記第１多層配線層の厚さ方向において、絶縁層ＩＬおよび層間絶縁層ＩＩＬ１ａを貫通している。貫通電極ＴＳＶは、第１パッドＰＤ１および配線ＷＲ２ａを電気的に接続している。貫通電極ＴＳＶの構成としては、半導体技術において採用されている公知の構成が採用され得る。貫通電極ＴＳＶの材料の例には、タングステン（Ｗ）、アルミニウム（Ａｌ）および銅（Ｃｕ）が含まれる。
【００４５】
（３）第２半導体チップＣＰ２
第２半導体チップＣＰ２は、第１半導体チップＣＰ１上に配置されている。図２に示されるように、第２半導体チップＣＰ２は、半導体基板ＳＵＢ、トランジスタＴｒおよび第２多層配線層を有する。
【００４６】
上記第２多層配線層は、層間絶縁層ＩＩＬ１ｂ、ＩＩＬ２ｂ、ＩＩＬ３ｂ、ＩＩＬ４ｂ、ＩＩＬ５ｂおよび配線ＷＲ１ｂ、ＷＲ２ｂ、ＷＲ３ｂ、ＷＲ４ｂ、ＷＲ５ｂを有する。第２半導体チップＣＰ２は、配線ＷＲ３ａおよび配線ＷＲ５ｂが互いに直接的に接するように、第１半導体チップＣＰ１と接合されている。これにより、第１半導体チップＣＰ１および第２半導体チップＣＰ２は、互いに強度に接合される。
【００４７】
半導体基板ＳＵＢは、上記第２多層配線層を支持している。特に図示しないが、半導体基板ＳＵＢの主面上には、第２電子回路ＥＣ２（図１参照）および第３電子回路ＥＣ３（図１参照）が形成されている。半導体基板ＳＵＢ上には、第２電子回路ＥＣ２および第３電子回路ＥＣ３を構成するトランジスタＴｒが形成されている。トランジスタＴｒの構成としては、半導体技術におけるトランジスタとして公知の構成が採用され得る。トランジスタＴｒの例には、ＦｉｎＦＥＴおよび平面型ＦＥＴが含まれる。トランジスタＴｒは、上記第１多層配線層内の配線と上記第２多層配線層内の配線とを介して、光変調部ＯＭおよび受光部ＯＲのそれぞれと電気的に接続されている。
【００４８】
半導体基板ＳＵＢを構成する材料は、例えば、シリコンである。半導体基板ＳＵＢは、例えば、ホウ素（Ｂ）およびリン（Ｐ）などの不純物を含む単結晶シリコン基板である。
【００４９】
上記第２多層配線層は、層間絶縁層ＩＩＬ１ｂ、ＩＩＬ２ｂ、ＩＩＬ３ｂ、ＩＩＬ４ｂ、ＩＩＬ５ｂおよび配線ＷＲ１ｂ、ＷＲ２ｂ、ＷＲ３ｂ、ＷＲ４ｂ、ＷＲ５ｂを有する。層間絶縁層ＩＩＬ１ｂ、ＩＩＬ２ｂ、ＩＩＬ３ｂ、ＩＩＬ４ｂ、ＩＩＬ５ｂおよび配線ＷＲ１ｂ、ＷＲ２ｂ、ＷＲ３ｂ、ＷＲ４ｂ、ＷＲ５ｂの構成の例は、上記第１多層配線層と同様である。
【００５０】
層間絶縁層ＩＩＬ１ｂは、トランジスタＴｒを覆うように、半導体基板ＳＵＢ上に形成されている。配線ＷＲ１ｂは、層間絶縁層ＩＩＬ１ｂ内に形成されている。図２に示されるように、層間絶縁層ＩＩＬ２ｂ、ＩＩＬ３ｂ、ＩＩＬ４ｂ、ＩＩＬ５ｂは、層間絶縁層ＩＩＬ１ｂ上に形成されている。配線ＷＲ１ｂ、ＷＲ２ｂ、ＷＲ３ｂ、ＷＲ４ｂ、ＷＲ５ｂは、層間絶縁層ＩＩＬ１ｂ、ＩＩＬ２ｂ、ＩＩＬ３ｂ、ＩＩＬ４ｂ、ＩＩＬ５ｂ内にそれぞれ形成されている。
【００５１】
（４）樹脂層ＲＬ
樹脂層ＲＬは、プリント基板ＰＳＢおよび絶縁層ＩＬの間に形成されている。樹脂層ＲＬは、第１樹脂層ＲＬ１、反射面ＲＳ、第２光導波路ＯＷ２、第２樹脂層ＲＬ２および反射防止層ＲＳＬを有する。
【００５２】
第１樹脂層ＲＬ１は、第２光導波路ＯＷ２の内部を伝搬する光を第２光導波路ＯＷ２の内部に実質的に閉じ込めるための第３クラッド層である。第１樹脂層ＲＬ１の材料の屈折率は、第２光導波路ＯＷ２の材料の屈折率より小さい。第１樹脂層ＲＬ１の材料は、例えば、フッ素化ポリイミド化合物である。第１樹脂層ＲＬ１の材料の屈折率は、例えば、１．５である。第１樹脂層ＲＬ１の厚さは、例えば、３μｍ以上かつ５０μｍ以下である。
【００５３】
反射面ＲＳは、第１光導波路ＯＷ１の末端面ＥＳ１で反射した光を第２光導波路ＯＷ２に向けて反射する。反射面ＲＳは、基体の表面上に形成されている。当該基体は、第２光導波路ＯＷ２と同じ層内に形成された樹脂層である。反射面ＲＳの材料の例には、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）などの金属、ポリマおよび無機有機混合物が含まれる。
【００５４】
第２光導波路ＯＷ２は、その内部を光が伝搬可能な経路である。実施の形態１では、第２光導波路ＯＷ２は、第１光導波路ＯＷ１の末端面ＥＳ１で反射した後、反射面ＲＳで反射した光を伝搬する。第２光導波路ＯＷ２は、第１樹脂層ＥＬ１上に形成されている。たとえば、第２光導波路ＯＷ２は、３μｍ以上かつ５０μｍ以下の幅と、３μｍ以上かつ５０μｍ以下の厚さとを有する。第２光導波路ＯＷ２の断面視形状は、矩形状、台形状または円形状である。
【００５５】
第２光導波路ＯＷ２の材料の例には、樹脂が含まれる。当該樹脂の例には、フッ素化ポリイミドなどのポリイミド化合物、重水素化シリコーン樹脂および無機有機複合樹脂が含まれる。第２光導波路ＯＷ２の材料の屈折率は、例えば、１．３以上かつ１．８以下である。
【００５６】
第２樹脂層ＲＬ２は、第２光導波路ＯＷ２の内部を伝搬する光を第２光導波路ＯＷ２の内部に実質的に閉じ込めるための第４クラッド層である。第２樹脂層ＲＬ２の材料の屈折率は、第２光導波路ＯＷ２の材料の屈折率より小さい。第２樹脂層ＲＬ２および絶縁層ＩＬの境界で光が反射されることを抑止する観点から、第２樹脂層ＲＬ２の材料の屈折率と、絶縁層ＩＬの材料の屈折率との差は、小さいことが好ましい。たとえば、当該差は、０．０５以下であることが好ましい。第２樹脂層ＲＬ２の厚さと材料との例は、第１樹脂層ＲＬ１と同様である。第２樹脂層ＲＬ２の厚さは、例えば、３μｍ以上かつ３０μｍ以下である。
【００５７】
反射抑制層ＲＳＬは、第１光導波路ＯＷ１の末端面ＥＳ１で反射した光が、絶縁層ＩＬから樹脂層ＲＬに入射するときに、絶縁層ＩＬおよび樹脂層ＲＬの境界で反射されることを抑制する。反射抑制層ＲＳＬの材料の例には、非晶質フッ素樹脂、フッ化マグネシウム、屈折率調整したＳｉＯ２、およびＰＥＴ（ポリエチレンテレフタラート）化合物が含まれる。
【００５８】
（半導体装置における光路）
ここで、実施の形態１に係る半導体装置ＳＤ１における光路について説明する。より具体的には、半導体装置ＳＤ１の光出力部ＬＯにおいて、半導体装置ＳＤ１の外部に出射される光の光路について説明する。実施の形態１に係る半導体装置ＳＤ１の光出力部ＬＯは、主として、第１光導波路ＯＷ１の末端面ＥＳ１と、反射面ＲＳと、第２光導波路ＯＷ２とによって構成されている。
【００５９】
比較のために、光出力部として、グレーティングカプラｒＧＣを有する半導体装置ｒＳＤ（以下、「比較用の半導体装置ｒＳＤ」ともいう）における光路についても説明する。図３は、比較用の半導体装置ｒＳＤの光出力部における光路を示す要部断面図である。図４は、実施の形態１に係る半導体装置ＳＤ１の光出力部ＬＯにおける光路を示す要部断面図である。図４は、図２において破線で囲まれる領域の部分拡大断面図である。なお、図３および図４において、矢印は、光の進行方向を示し、矢印の太さは、光量を示している。
【００６０】
図３に示されるように、比較用の半導体装置ｒＳＤでは、グレーティングカプラｒＧＣに到達した光は、グレーティングカプラｒＧＣの上方および下方のそれぞれに向けて、第１光導波路ＯＷ１の外部に出射される。このとき、グレーティングカプラｒＧＣの上方に出射される光の光量と、下方に出射される光の光量とは、グレーティングカプラｒＧＣを構成する凹凸構造の形状および大きさに応じて決定される。図３では、上方に出射される光の光量と、下方に出射される光の光量とが、互いに等しい場合を示している。グレーティングカプラｒＧＣの上方に向けて出射された光を光ファイバで受光する場合には、グレーティングカプラｒＧＣの下方に向けて出射された光は、損失となる。
【００６１】
これに対して、実施の形態１に係る半導体装置ＳＤ１では、図４に示されるように、第１光導波路ＯＷ１の末端面ＥＳ１に到達した光は、反射面ＲＳに向けて反射される。末端面ＥＳ１からの反射光は、第１光導波路ＯＷ１の下面で、第１光導波路ＯＷ１の外部に出射され、絶縁層ＩＬおよび第２樹脂層ＲＬ２を通って、反射面ＲＳに到達する。反射面ＲＳで反射した光は、第２光導波路ＯＷ２の末端面で、第２光導波路ＯＷ２の内部に入射する。第２光導波路ＯＷ２内を伝搬する光は、第２光導波路ＯＷ２によって外部の光ファイバに導かれる。このように、実施の形態１に係る半導体装置ＳＤ１では、光は、反射によって半導体装置ＳＤ１の外部に導かれる。このため、実施の形態１に係る半導体装置ＳＤ１では、比較用の半導体装置ｒＳＤと比較して、光損失を抑制しつつ、光を外部に出力することができる。
【００６２】
（半導体装置の製造方法）
次いで、実施の形態１に係る半導体装置ＳＤ１の製造方法の一例について説明する。図５〜図１７は、半導体装置ＳＤ１の製造方法に含まれる工程の一例を示す要部断面図である。
【００６３】
実施の形態１に係る半導体装置ＳＤ１の製造方法は、（１）第１半導体ウェハＳＷ１（図１０参照）の製造工程と、（２）第２半導体ウェハＳＷ２（図１１参照）の製造工程と、（３）樹脂層ＲＬ（図１６参照）の形成工程と、（４）組み立て工程と、を含む。
【００６４】
（１）第１半導体ウェハＳＷ１の製造
まず、第１半導体ウェハＳＷ１を製造する。第１半導体ウェハＳＷ１の製造工程は、（１−１）ウェハＳＷ（図５参照）の準備工程と、（１−２）光学素子の形成工程と、（１−３）第１光導波路ＯＷ１（図７参照）の末端部の加工工程と、（１−４）第１多層配線層の形成工程と、（１−５）半導体基板ＳＳ（図８参照）の除去工程と、（１−６）貫通電極ＴＳＶ（図１０参照）および第２パッドＰＤ２（図１０参照）の形成工程と、を含む。
【００６５】
（１−１）ウェハＳＷの準備
まず、図５に示されるように、基板ＳＳと、基板ＳＳ上に形成された絶縁層ＩＬと、絶縁層ＩＬ上に形成された半導体層ＳＬと、を有するウェハＳＷを準備する。
【００６６】
ウェハＳＷは、製造されてもよいし、市販品として購入されてもよい。ウェハＳＷは、例えば、ＳＯＩ（Silicon On Insulator）基板である。ＳＯＩ基板の製造方法としては、公知の製造方法から適宜選択され得る。ＳＯＩ基板の製造方法の例には、ＳＩＭＯＸ（Separation by Implantation of Oxygen）法およびスマートカット法が含まれる。
【００６７】
基板ＳＳの材料は、例えば、シリコンである。基板ＳＳの主面の面方位は（１００）であり、基板ＳＳの抵抗率は５Ω・ｃｍ以上かつ５０Ω・ｃｍ以下である。基板ＳＳの厚さは、例えば、１００μｍ以上かつ９００μｍ以下である。
【００６８】
（１−２）光学素子の形成
次いで、図６に示されるように、第１光導波路ＯＷ１、光変調部ＯＭおよび受光部ＯＲなどの光学素子を絶縁層ＩＬ上に形成する。具体的には、まず、半導体層ＳＬをパターニングする。半導体層ＳＬのパターニングは、フォトリソグラフィ技術およびエッチング技術によって行われ得る。次いで、光変調部ＯＭを構成する半導体層ＳＬ内に所定の不純物を注入することによって、光変調部ＯＭが形成される。また、受光部ＯＲを構成する半導体層ＳＬ内にｐ型不純物を注入してｐ型半導体部ＯＲｐを形成した後に、エピタキシャル成長法とイオン注入法とによって、ｐ型半導体部ＯＲｐ上にｎ型半導体部ＯＲｎを形成する。これによって、第１光導波路ＯＷ１、光変調部ＯＭおよび受光部ＯＲは、絶縁層ＩＬ上に形成され得る。
【００６９】
（１−３）第１光導波路ＯＷ１の末端部の加工
次いで、図７に示されるように、第１光導波路ＯＰ１の末端面ＥＳ１が、絶縁層ＩＬの表面の垂線に対して傾斜するように、第１光導波路ＯＷ１の末端部を加工する。たとえば、第１光導波路ＯＷ１の末端部は、ウェットエッチング法によって加工されてもよいし、ドライエッチング法によって加工されてもよい。
【００７０】
第１光導波路ＯＷ１の末端部がウェットエッチング法によって加工される場合、第１光導波路ＯＷ１の末端部以外の部分をマスクで覆った状態で、第１光導波路ＯＷ１の末端部をエッチング剤で処理する。上記マスクの材料は、例えば、酸化シリコン（ＳｉＯ２）である。加工後の末端面ＥＳ１の結晶面は、（１１１）面である。半導体層ＳＬの結晶方位に応じてエッチング速度が異なるためである。
【００７１】
第１光導波路ＯＷ１の末端部の方法の例には、ドライエッチング法およびウェットエッチング法が含まれる。ウェットエッチング法で用いられるエッチング剤の例には、水酸化カリウム（ＫＯＨ）水溶液、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液、エチレンジアミン・ピロカテール（ＥＤＰ）水溶液、ヒドラジン（Ｎ２Ｈ４）水溶液、水酸化ナトリウム水溶液および水酸化セシウム（ＣｓＯＨ）水溶液が含まれる。
【００７２】
第１光導波路ＯＷ１の末端部がドライエッチング法によって加工される場合、傾斜面を有するレジストマスクで第１光導波路ＯＷ１の末端部を覆った状態で、第１光導波路ＯＷ１の末端部がエッチング処理される。これにより、レジストマスクの傾斜面の形状に応じた形状を有する、第１光導波路ＯＷ１の末端面ＥＳ１が形成される。
【００７３】
（１−４）第１多層配線層の形成
次いで、図８に示されるように、絶縁層ＩＬ上に上記第１多層配線層を形成する。上記第１多層配線層の形成工程は、例えば、層間絶縁層ＩＩＬ１ａ、ＩＩＬ２ａ、ＩＩＬ３ａおよび配線ＷＲ１ａ、ＷＲ２ａ、ＷＲ３ａをそれぞれ形成する工程を含む。上記第１多層配線層は、半導体技術における多層配線層の形成方法として公知の方法と同様に形成され得る。
【００７４】
（１−５）半導体基板ＳＳの除去
次いで、図９に示されるように、半導体基板ＳＳの全部または一部を除去する。実施の形態１では、半導体基板ＳＳの全部を除去する。半導体基板ＳＳの除去方法は、例えば、研削法である。
【００７５】
（１−６）貫通電極ＴＳＶおよび第２パッドＰＤ２の形成
次いで、図１０に示されるように、層間絶縁層ＩＩＬ１ａ、ＩＩＬ２ａ，ＩＩＬ３ａおよび絶縁層ＩＬを貫通する貫通電極ＴＳＶを形成した後に、貫通電極ＴＳＶ上に第２パッドＰＤ２を形成する。たとえば、貫通電極ＴＳＶは、配線ＷＲ２ａに達する貫通孔を、層間配線層ＩＩＬ１ａ、ＩＩＬ２ａ，ＩＩＬ３ａおよび絶縁層ＩＬに形成した後に、上記貫通孔を導電膜で埋めることによって形成され得る。上記貫通孔の形成方法は、例えば、ドライエッチング法である。上記導電膜の形成方法は、例えば、スパッタリング法である。
【００７６】
第２パッドＰＤ２は、例えば、絶縁層ＩＬの裏面上に導電膜を形成した後に、当該導電膜をパターニングすることによって形成され得る。上記導電膜の形成方法は、例えば、スパッタリング法である。上記導電膜のパターニング法は、例えば、ドライエッチング法である。
【００７７】
以上の工程によって、複数の第１半導体チップＣＰ１を有する第１半導体チップＳＷ１が製造され得る。
【００７８】
（２）第２半導体ウェハＳＷ２の製造
次いで、図１１に示されるように、第２半導体ウェハＳＷ２を製造する。第２半導体ウェハＳＷ２は、複数の第２半導体チップＣＰ２を含む。第２半導体ウェハＳＷ２の形成方法は、トランジスタを有する半導体ウェハの形成方法として公知の方法から採用され得る。第２半導体ウェハＳＷ２は、半導体基板ＳＵＢ上にトランジスタＴｒを形成した後に、半導体基板ＳＵＢ上に第２多層配線層を形成することによって、形成される。
【００７９】
（３）樹脂層ＲＬの形成
次いで、樹脂層ＲＬをプリント基板ＰＳＢ上に形成する。樹脂層ＲＬの形成工程は、（３−１）第１樹脂層ＲＬ１の形成工程と、（３−２）第２光導波路ＯＷ２の形成工程と、（３−３）反射面ＲＳの形成工程と、（３−４）第２樹脂層ＲＬ２の形成工程と、（３−５）反射抑制層ＲＳＬの形成工程と、を含む。
【００８０】
（３−１）第１樹脂層ＲＬ１の形成
まず、図１２に示されるように、プリント基板ＰＳＢ上に第１樹脂層ＲＬ１を形成する。第１樹脂層ＲＬ１は、第１樹脂層ＲＬ１を構成する硬化性樹脂組成物をプリント基板ＰＳＢ上に提供した後に、当該硬化性樹脂組成物を硬化させることによって形成され得る。上記硬化性樹脂組成物は、熱硬化性樹脂組成物であってもよいし、光硬化性樹脂組成物であってもよい。第１樹脂層ＲＬ１は、所定の形状にパターニングされる。
【００８１】
（３−２）第２光導波路ＯＷ２の形成
次いで、図１３に示されるように、第１樹脂層ＲＬ１上に第２光導波路ＯＷ２を形成する。まず、第１樹脂層ＲＬ１上に光導波路用樹脂層を形成する。当該光導波路用樹脂層は、第１樹脂層ＲＬ１上に上記光導波路用樹脂層を構成する硬化性組成物を第１樹脂層ＲＬ１上に提供した後に、当該硬化性組成物を硬化させることによって、形成され得る。上記硬化性組成物は、熱硬化性組成物であってもよいし、光硬化性組成物であってもよい。次いで、上記光導波路用樹脂層を所定の形状にパターニングすればよい。
【００８２】
（３−３）反射面ＲＳの形成
次いで、図１４に示されるように、上記光導波路用樹脂層の一部の上に反射面ＲＳを形成する。まず、図１４に示されるように、例えば、ダンシングブレードによって、第２光導波路ＯＷ２の一部に切欠き部を形成する。これによって、第２光導波路ＯＷ２の一端面と、当該一端面に対向する傾斜面とが形成される。実施の形態１では、第２光導波路ＯＷ２の一端面は、第２光導波路ＯＷ２の下面の法線に沿うように形成されている。上記光導波路用樹脂層の傾斜面は、第２樹脂層ＲＬ２の表面の垂線に対して傾斜している。
【００８３】
次いで、当該傾斜面上に金属膜を形成する。これによって、基体である上記光導波路用樹脂層上に反射面ＲＳが形成され得る。反射面ＲＳは、第２光導波路ＯＷ２の一端面に対向している。上記金属膜の形成工程は、例えば、スパッタリング法である。
【００８４】
（３−４）第２樹脂層ＲＬ２の形成
次いで、図１５に示されるように、第２光導波路ＯＷ２および反射面ＲＳを覆うように、第１樹脂層ＲＬ１上に第２樹脂層ＲＬ２を形成する。第２樹脂層ＲＬ２の形成方法は、第１樹脂層ＲＬ１の形成方法と同様である。次いで、第１樹脂層ＲＬ１および第２樹脂層ＲＬ２を所定の形状にパターニングすればよい。
【００８５】
（３−５）反射抑制層ＲＳＬの形成
次いで、図１６に示されるように、第２樹脂層ＲＬ２上に反射抑制層ＲＳＬを形成する。反射抑制層ＲＳＬの形成方法の例には、塗布法および貼り付け法が含まれる。
【００８６】
（４）組み立て
次いで、図１７に示されるように、第１半導体ウェハＳＷ１と、第２半導体ウェハＳＷ２と、樹脂層ＲＬが形成されたプリント基板ＰＳＢとを組み立てる。
【００８７】
まず、第１半導体ウェハＳＷ１の配線ＷＲ３ａと、第２半導体ウェハＳＷ２の配線ＷＲ５ｂとが互いに直接接するように、第１半導体ウェハＳＷ１チップＣＰ１および第２半導体ウェハＳＷ２を接合して、接合ウェハを製造する。次いで、接合ウェハをダイシングすることによって、個片化された、第１半導体チップＣＰ１および第２半導体チップＣＰ２の積層体を形成する。
【００８８】
次いで、第１半導体チップＣＰ１および第２半導体チップＣＰ２の積層体を、あらかじめ個片化されたプリント基板ＰＳＢ上に配置する。その際に、第１パッドＰＤ１および第２パッドＰＤ２は、半田ボールＳＲで電気的に接合される。また、第１光導波路ＯＷ１の末端面ＥＳ１で反射された光が、反射面ＲＳで反射され、かつ第２光導波路ＯＷ２内に入射するように、光軸調整が行われる。
【００８９】
以上の製造方法により、実施の形態１に係る半導体装置ＳＤ１を製造することができる。なお、実施の形態１に係る半導体装置ＳＤ１の製造方法は、必要に応じて、他の工程をさらに含んでいてもよい。たとえば、他の工程の例には、光源としてのレーザダイオードの配置工程が含まれる。当該他の工程は、シリコンフォトニクス技術において公知の方法から適宜採用され得る。
【００９０】
また、樹脂層ＲＬを形成した後に、組み立て工程が行われる場合について説明したが、実施の形態１に係る半導体装置の製造方法は、これに限定されない。たとえば、第１半導体チップＣＰ１および第１樹脂層ＲＬ１の間に第２樹脂層ＲＬ２形成用の硬化性樹脂組成物を充填した状態で、光軸調整を行った後に、上記硬化性樹脂組成物を硬化させてもよい。これにより、樹脂層ＲＬの形成工程と、第１半導体チップＣＰ１および樹脂層ＲＬの組み立て工程とが同一の工程で行われ得る。
【００９１】
組み立て工程では、第１半導体ウェハＳＷ１と、第２半導体ウェハＳＷ２と、樹脂層ＲＬが形成されたプリント基板ＰＳＢとを組み立てた後に、第１半導体ウェハＳＷ１、第２半導体ウェハＳＷ２およびプリント基板ＰＳＢをダイシングすることによって、個片化が行われてもよい。これによっても、個片化された複数の半導体装置ＳＤ１が得られる。
【００９２】
（効果）
実施の形態１に係る半導体装置ＳＤ１は、その末端面ＲＳ１が絶縁層ＩＬの表面に対して傾斜している第１光導波路ＯＷ１を有する。これにより、半導体装置ＳＤ１では、第１光導波路ＯＷ１内を進行する光が、絶縁層ＩＬに向けて、第１光導波路ＯＷ１外に出射され得る。これにより、光損失を抑制しつつ、第１光導波路ＯＷ１から光を出力させることができる。結果として、実施の形態１では、半導体装置ＳＤ１の特性を高めることができる。
【００９３】
［実施の形態１の変形例１］
図１８は、実施の形態１の変形例１に係る第１光導波路ｍＯＷ１１の構成の一例を示す部分拡大斜視図である。図１８に示されるように、変形例１に係る第１光導波路ｍＯＷ１１の末端部（末端面ｍＥＳ１１）の幅ｍＷ１は、第１光導波路ｍＯＷ１１のうち、末端部以外の部分の幅Ｗより大きい。幅ｍＷ１および幅Ｗの差は、２００ｎｍ以上かつ５００ｎｍ以下であることが好ましい。これにより、末端面ｍＥＳ１１の精密な加工が可能となる。結果として、光が末端面ｍＥＳ１１で反射するときの光損失を低減できる。
【００９４】
［実施の形態１の変形例２］
図１９は、実施の形態１の変形例２に係る第１光導波路ｍＯＷ１２の構成の一例を示す部分拡大斜視図である。図１９に示されるように、変形例２に係る第１光導波路ｍＯＷ１２の幅ｍＷ２は、第１光導波路ｍＯＷ１２の末端面ｍＥＳ１２に近づくにつれて、連続して大きくなる。これにより、第１光導波路ｍＷＯ１２の末端部において、光の伝搬損が抑制されつつ、光の伝搬モードが変換され得る。
【００９５】
［実施の形態１の変形例３］
図２０は、実施の形態１の変形例３に係る第１光導波路ｍＯＷ１３の構成の一例を示す部分拡大斜視図である。図２０に示されるように、変形例３に係る第１光導波路ｍＯＷ１３の末端部の平面視形状は、環形状である。これにより、第１光導波路ｍＯＷ３を構成する半導体層ＳＬを加工するときに、環形状を有する第１光導波路ｍＯＷ３の末端部がストッパとして機能するため、第１光導波路ｍＯＷ１３の末端面ｍＥＳ１３の加工がより安定して行われ得る。変形例３では、末端面ｍＥＳ１３は、環形状を有する上記末端部の内側面の一部である。なお、第１光導波路ｍＯＷ１３の末端部は、閉じた環形状を有していなくてもよく、切欠き部を有していてもよい。
【００９６】
［実施の形態１の変形例４］
図２１は、実施の形態１の変形例４に係る第１光導波路ｍＯＷ１４の構成の一例を示す部分拡大斜視図である。図２１に示されるように、変形例４に係る第１光導波路ｍＯＷ１４の末端部の平面視形状は、環形状であり、かつ第１光導波路ｍＯＷ１４の末端面ｍＥＳ１４の幅ｍＷ４は、第１光導波路ｍＯＷ１４の末端面ｍＥＳ１４に近づくにつれて、連続して大きくなる。これにより、第１光導波路ｍＯＷ１４の末端面ｍＥＳ１４の加工がより安定して行われ得るとともに、第１光導波路ｍＷＯ１４の末端部において、光の伝搬損が抑制されつつ、光の伝搬モードが変換され得る。
【００９７】
［実施の形態１の変形例５］
図２２は、実施の形態１の変形例５に係る半導体装置ｍＳＤ１５の構成の一例を示す要部断面図である。図２２に示されるように、変形例５に係る半導体装置ｍＳＤ１５において、樹脂層ｍＲＬ５は、第１樹脂層ＲＬ１、反射面ＲＳおよび第２光導波路ＯＷ２を有し、かつ第２樹脂層ＲＬ２および反射防止層ＲＳＬを有しない。
【００９８】
また、光軸調整の観点から、絶縁層ＩＬの裏面のうち、光路上に位置する部分には、切欠き部ｍＮＰが形成されていてもよい。切欠き部ｍＮＰの形状および大きさは、第１光導波路ＯＷ１の末端面ＥＳ１からの反射光が反射面ＲＳに到達できるように、適宜調整され得る。切欠き部ｍＮＰの形成方法は、例えば、ダイシングである。
【００９９】
変形例５では、第１光導波路ＯＷ１の末端面ＥＳ１からの反射光が反射面ＲＳに到達するまでの間に樹脂層を通らないため、光の伝搬損を低減することができる。また、切欠き部ｍＮＰの形状および大きさによって、光軸を任意に調整することができるため、設計の自由度が高まり、半導体装置ｍＳＤ１５の製造コストも低減され得る。
【０１００】
［実施の形態２］
実施の形態２に係る半導体装置ＳＤ２において、第１光導波路ＯＷ１の末端面ＥＳ１は、第１光導波路ＯＷ１内の光を下方に向けて反射する。実施の形態２に係る半導体装置ＳＤ２では、第１光導波路ＯＷ１を有する第１半導体チップＣＰ１は、トランジスタを有する第２半導体チップと別体として形成されている。
【０１０１】
実施の形態２に係る光電気混載装置ＬＥ２（図１参照）および半導体装置ＳＤ２（図２３参照）では、半導体装置ＳＤ２における第１半導体チップＣＰ２１の構成のみが、実施の形態１に係る光電気混載装置ＬＥ１および半導体装置ＳＤ１と異なる。そこで、実施の形態１に係る光電気混載装置ＬＥ１および半導体装置ＳＤ１と同一または対応する構成要素については、同一の符号を付して、その説明を省略する。
【０１０２】
（光電気混載装置の回路構成）
図１は、実施の形態２に係る光電気混載装置ＬＥ２の回路構成の一例を示すブロック図である。図１に示されるように、光電気混載装置ＬＥ２は、第１電子回路ＥＣ１、半導体装置ＳＤ２および光源ＬＳを有する。実施の形態２に係る半導体装置ＳＤ２は、第１半導体チップＣＰ２１および第２半導体チップＣＰ２を有する。第１半導体チップＣＰ２１は、光導波路ＯＷ、光変調部ＯＭ、光出力部ＬＯ、光入力部ＬＩおよび受光部ＯＲを有する。
【０１０３】
（半導体装置の構成）
次いで、実施の形態２に係る半導体装置ＳＤ２の構成について説明する。図２３は、半導体装置ＳＤ２の要部断面図である。なお、図２３において、第２半導体チップＣＰ２は、省略されている。
【０１０４】
半導体装置ＳＤ２は、図２３に示されるように、プリント基板ＰＳＢ、第１半導体チップＣＰ２１、第２半導体チップＣＰ２（不図示）および樹脂層ＲＬを有する。
【０１０５】
第１半導体チップＣＰ２１は、プリント基板ＰＳＢ上に配置されている。図２３に示されるように、第１半導体チップＣＰ２１は、半導体基板ＳＳ、絶縁層ＩＬ、第１光導波路ＯＷ１、光変調部ＯＭ、受光部ＯＲおよび第１多層配線層を有する。実施の形態２では、第１半導体チップＣＰ２１は、ボンディングワイヤＢＷを介して、プリント基板ＰＳＢと電気的に接続されている。このとき、ボンディングワイヤＢＷは、配線ＷＲ３ａおよび第１パッドＰＤ１を接続している。
【０１０６】
半導体基板ＳＳは、樹脂層ＲＬとともに絶縁層ＩＬを支持している。半導体基板ＳＳを構成する材料は、例えば、シリコンである。半導体基板ＳＳは、例えば、ホウ素（Ｂ）およびリン（Ｐ）などの不純物を含む単結晶シリコン基板である。たとえば、半導体基板ＳＳの主面の面方位は（１００）であり、半導体基板ＳＳの抵抗率は５Ω・ｃｍ以上かつ５０Ω・ｃｍ以下である。半導体基板ＳＳの厚さは、例えば、１００μｍ以上かつ９００μｍ以下である。
【０１０７】
（半導体装置の製造方法）
次いで、実施の形態２に係る半導体装置ＳＤ２の製造方法の一例について説明する。実施の形態２に係る半導体装置ＳＤ２の製造方法は、第１半導体チップＣＰ２１の製造工程のみが、実施の形態１に係る半導体装置ＳＤ１の製造方法と異なる。そこで、実施の形態１に係る半導体装置ＳＤ１と異なる点についてのみ説明する。
【０１０８】
実施の形態２に係る半導体装置ＳＤ２の製造方法は、第１半導体チップＣＰ２１の製造工程と、第２半導体チップＣＰ２の製造工程と、樹脂層ＲＬの形成工程と、組み立て工程と、を含む。
【０１０９】
第１半導体チップＣＰ２１の製造工程は、（１−１）ウェハＳＷの準備工程（図５参照）と、（１−２）光学素子の形成工程（図６参照）と、（１−３）第１光導波路ＯＷ１の末端部の加工工程（図７参照）と、（１−４）第１多層配線層の形成工程（図８参照）と、（１−５）半導体基板ＳＳの除去工程と、を含む。
【０１１０】
（１−５）半導体基板ＳＳの除去
実施の形態２に係る半導体装置ＳＤ２の製造方法では、図２３に示されるように、半導体基板ＳＳの一部を除去する。具体的には、半導体基板ＳＳのうち、樹脂層ＲＬが配置される部分を除去する。
【０１１１】
なお、実施の形態２に係る組み立て工程では、樹脂層ＲＬは、半導体基板ＳＳの除去された部分に配置される。また、第１半導体チップＳＤ２１およびプリント基板ＰＳＢは、ボンディングワイヤＢＷを介して電気的に接続される。
【０１１２】
（効果）
実施の形態２に係る半導体装置ＳＤ２も、実施の形態１に係る半導体装置ＳＤ１と同様の効果を奏する。実施の形態２に係る半導体装置ＳＤ２では、第２半導体チップＣＰ２における発熱に起因する第１半導体チップＣＰ１における光学分散の影響を抑制することができる。これにより、損失を低減し、かつ半導体装置ＳＤ２を薄型化できる。
【０１１３】
［実施の形態３］
実施の形態３に係る図２４に示す半導体装置ＳＤ３において、第１光導波路ＯＷ３１の末端面ＥＳ３は、第１光導波路ＯＷ３１内の光を上方に向けて反射する。実施の形態３に係る半導体装置ＳＤ３では、第１光導波路ＯＷ３１を有する第１半導体チップＣＰ３１は、トランジスタを有する第２半導体チップと別体として形成されている。
【０１１４】
実施の形態３に係る光電気混載装置ＬＥ３（図１参照）および半導体装置ＳＤ３は、第１半導体チップＣＰ３１の構成と、半導体装置ＳＤ３が樹脂層ＲＬを有しない点について、実施の形態２に係る光電気混載装置ＬＥ２および半導体装置ＳＤ２と異なる。そこで、実施の形態２に係る光電気混載装置ＬＥ２および半導体装置ＳＤ２と同一または対応する構成要素については、同一の符号を付して、その説明を省略する。
【０１１５】
（光電気混載装置の回路構成）
図１は、実施の形態３に係る光電気混載装置ＬＥ３の回路構成の一例を示すブロック図である。図１に示されるように、光電気混載装置ＬＥ３は、第１電子回路ＥＣ１、半導体装置ＳＤ３および光源ＬＳを有する。実施の形態３に係る半導体装置ＳＤ３は、第１半導体チップＣＰ３１および第２半導体チップＣＰ２を有する。第１半導体チップＣＰ３１は、光導波路ＯＷ、光変調部ＯＭ、光出力部ＬＯ、光入力部ＬＩおよび受光部ＯＲを有する。
【０１１６】
（半導体装置の構成）
次いで、実施の形態３に係る半導体装置ＳＤ３の構成について説明する。図２４は、半導体装置ＳＤ３の要部断面図である。なお、図２４において、第２半導体チップＣＰ２は、省略されている。
【０１１７】
半導体装置ＳＤ３は、図２４に示されるように、プリント基板ＰＳＢ、第１半導体チップＣＰ３１および第２半導体チップＣＰ２（不図示）を有する。
【０１１８】
第１半導体チップＣＰ３１は、プリント基板ＰＳＢ上に配置されている。図２４に示されるように、第１半導体チップＣＰ３１は、半導体基板ＳＳ、絶縁層ＩＬ、第１光導波路ＯＷ３１、光変調部ＯＭ、受光部ＯＲおよび第１多層配線層を有する。
【０１１９】
第１光導波路ＯＷ３１は、その内部を光が伝搬可能な経路である。第１光導波路ＯＷ３１は、絶縁層ＩＬ上に形成されている。たとえば、第１光導波路ＯＷ３１は、３００ｎｍ以上かつ５００ｎｍ以下の幅と、２００ｎｍ以上かつ３００ｎｍ以下の厚さとを有する。第１光導波路ＯＷ１の断面視形状は、矩形状または台形状である。前述のとおり、第１光導波路ＯＷ３１の材料の例には、シリコン（Ｓｉ）およびゲルマニウム（Ｇｅ）が含まれる。第１光導波路ＯＷ３１の材料の結晶構造の例には、単結晶および多結晶が含まれる。光学素子における光の伝搬損失を低減する観点からは、第１光導波路ＯＷ３１の材料の結晶構造は、単結晶であることが好ましい。
【０１２０】
第１光導波路ＯＷ３１の末端面ＥＳ３は、絶縁層ＩＬの表面に対して傾斜している。第１光導波路ＯＷ３１の末端面ＥＳ３は、第１光導波路ＯＷ３１の末端部において、第１光導波路ＯＷ３１の上面、下面および両側面を互いに連結している端面である。
【０１２１】
第１光導波路ＯＷ３１の下面と末端面ＥＳ３とのなす角度は、第１光導波路ＯＷ３１の下面と側面とのなす角度より大きい。これにより、第１光導波路ＯＷ３１の末端面ＥＳ３は、第１光導波路ＯＷ３１の末端部に到達した光を、上方に向けて反射することができる。換言すると、第１光導波路ＯＷ３１の末端面ＥＳ３は、第１光導波路ＯＷ３１の末端部に到達した光を、第１多層配線層側に向けて反射することができる。第１光導波路ＯＷ３１の下面と末端面ＥＳ３とのなす角度は、９０°超かつ１８０°未満であり、１２５°以上かつ１４５°以下であることが好ましい。
【０１２２】
末端面ＥＳ３の結晶面は、特に限定されず、末端面ＥＳ３の形成方法に応じて適宜調整され得る。末端面ＥＳ３の結晶面は、例えば、（１１１）面である。なお、第１光導波路ＯＷ３１の上面の結晶面は、（１００）面である。
【０１２３】
第１光導波路ＯＷ３１の末端部（末端面）の幅は、第１光導波路ＯＷ３１のうち、末端部以外の部分の幅と同じであってもよいし、異なっていてもよい。第１光導波路ＯＷ３１の末端部の幅は、第１光導波路ＯＷ３１の当該末端部以外の部分の幅より小さくてもよいし、大きくてもよい。実施の形態３では、第１光導波路ＯＷ３１の末端部の幅は、第１光導波路ＯＷ３１の当該末端部以外の部分の幅とほぼ同じである。
【０１２４】
（半導体装置の製造方法）
次いで、実施の形態３に係る半導体装置ＳＤ３の製造方法の一例について説明する。実施の形態３に係る半導体装置ＳＤ３の製造方法は、第１半導体チップＣＰ３１の形成工程のみが、実施の形態２に係る半導体装置ＳＤ２の製造方法と異なる。そこで、実施の形態２に係る半導体装置ＳＤ２の製造方法と異なる点についてのみ説明する。
【０１２５】
図２５〜図２８は、半導体装置ＳＤ３の製造方法に含まれる工程の一例を示す要部断面図である。
【０１２６】
第１半導体チップＣＰ３１の形成工程は、（１−１）ウェハＳＷの準備工程（図５参照）と、（１−２）光学素子の形成工程（図６参照）と、（１−３）第１多層配線層の形成工程と、（１−４）半導体基板ＳＳおよび絶縁層ＩＬの除去工程と、（１−５）第１光導波路ＯＷ３１の末端部の加工工程と、を含む。
【０１２７】
（１−３）第１多層配線層の形成
図２５に示されるように、第１光導波路ＯＷ３１、光変調部ＯＭおよび受光部ＯＲを覆うように、絶縁層ＩＬ上に第１多層配線層を形成する。
【０１２８】
（１−４）半導体基板ＳＳおよび絶縁層ＩＬの除去
次いで、図２６に示されるように、半導体基板ＳＳの一部と、絶縁層ＩＬの一部とを除去する。より具体的には、半導体基板ＳＳおよび絶縁層ＩＬのうち、第１光導波路ＯＷ３１の末端部の直下に位置する部分を除去する。半導体基板ＳＳおよび絶縁層ＩＬの除去方法は、例えば、ドライエッチング法である。このとき、層間絶縁層ＩＩＬ１ａの一部は、除去されてもよいし、除去されなくてもよい。
【０１２９】
（１−５）第１光導波路ＯＷ３１の末端部の加工
次いで、図２７に示されるように、第１光導波路ＯＰ１の末端面ＥＳ１が、絶縁層ＩＬの表面に対して傾斜するように、第１光導波路ＯＷ１の末端部を加工する。たとえば、第１光導波路ＯＷ３１の末端部は、ウェットエッチング法によって加工されてもよいし、ドライエッチング法によって加工されてもよい。
【０１３０】
これらの工程により、第１半導体チップＣＰ３１が形成される。
【０１３１】
最後に、図２８に示されるように、組み立て工程によって、実施の形態３に係る半導体装置ＳＤ３が製造される。
【０１３２】
（効果）
実施の形態３に係る半導体装置ＳＤ３も、実施の形態３に係る半導体装置ＳＤ３と同様の効果を奏する。実施の形態３に係る半導体装置ＳＤ３では、第１光導波路ＯＷ３１の末端面ＥＳ３からの反射光を上方に向けて導くことができる。
【０１３３】
なお、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更され得る。また、各実施の形態と各変形例との少なくとも一部は、互いに任意に組み合わされてもよい。
【０１３４】
また、特定の数値例について記載した場合であっても、理論的に明らかにその数値に限定される場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値であってもよい。また、成分については、「Ａを主要な成分として含むＢ」などの意味であり、他の成分を含む態様を排除するものではない。
【符号の説明】
【０１３５】
ＢＷ  ボンディングワイヤ
ＣＬ  コア層
ＣＰ１、ＣＰ２１、ＣＰ３１  第１半導体チップ
ＣＰ２  第２半導体チップ
ＥＣ１  第１電子回路
ＥＣ２  第２電子回路
ＥＣ３  第３電子回路
ＥＳ１、ｍＥＳ１１、ｍＥＳ１２、ｍＥＳ１３、ｍＥＳ１４、ＥＳ３  末端面
ｒＧＣ  グレーティングカプラ
ＩＩＬ１ａ、ＩＩＬ２ａ、ＩＩＬ３ａ、ＩＩＬ１ａ、ＩＩＬ２ａ、ＩＩＬ３ａ、ＩＩＬ４ａ、ＩＩＬ５ａ  層間絶縁層
ＩＬ  絶縁層
ＬＥ１、ＬＥ２、ＬＥ３  光電気混載装置
ＬＩ  光入力部
ＬＯ  光出力部
ＬＳ  光源
ｍＮＰ  切欠き部
ＯＭ  光変調部
ＯＲ  受光部
ＯＲｎ  ｎ型半導体部
ＯＲｐ  ｐ型半導体部
ＯＷ  光導波路
ＯＷ１、ｍＯＷ１１、ｍＯＷ１２、ｍＯＷ１３、ｍＯＷ１４、ＯＷ３１  第１光導波路
ＯＷ２  第２光導波路
ＰＤ１  第１パッド
ＰＤ２  第２パッド
ＰＳＢ  プリント基板
ＲＬ  樹脂層
ＲＬ１  第１樹脂層
ＲＬ２  第２樹脂層
ＲＳ  反射面
ＲＳＬ  反射防止層
ＳＤ１、ｒＳＤ１、ｍＳＤ１５、ＳＤ２、ＳＤ３  半導体装置
ＳＬ  半導体層
ＳＬＢ  スラブ部
ＳＲ  半田ボール
ＳＳ、ｍＳＳ  基板
ＳＵＢ  半導体基板
ＳＷ  ウェハ
ＳＷ１  第１半導体ウェハ
ＳＷ２  第２半導体ウェハ
Ｔｒ  トランジスタ
ＴＳＶ  貫通電極
ＷＲ１ａ、ＷＲ２ａ、ＷＲ３ａ、ＷＲ１ｂ、ＷＲ２ｂ、ＷＲ３ｂ、ＷＲ４ｂ、ＷＲ５ｂ  配線
【図１】
2020148830.tif 000003
【図２】
2020148830.tif 000004
【図３】
2020148830.tif 000005
【図４】
2020148830.tif 000006
【図５】
2020148830.tif 000007
【図６】
2020148830.tif 000008
【図７】
2020148830.tif 000009
【図８】
2020148830.tif 000010
【図９】
2020148830.tif 000011
【図１０】
2020148830.tif 000012
【図１１】
2020148830.tif 000013
【図１２】
2020148830.tif 000014
【図１３】
2020148830.tif 000015
【図１４】
2020148830.tif 000016
【図１５】
2020148830.tif 000017
【図１６】
2020148830.tif 000018
【図１７】
2020148830.tif 000019
【図１８】
2020148830.tif 000020
【図１９】
2020148830.tif 000021
【図２０】
2020148830.tif 000022
【図２１】
2020148830.tif 000023
【図２２】
2020148830.tif 000024
【図２３】
2020148830.tif 000025
【図２４】
2020148830.tif 000026
【図２５】
2020148830.tif 000027
【図２６】
2020148830.tif 000028
【図２７】
2020148830.tif 000029
【図２８】
2020148830.tif 000030