(57)【要約】      （修正有）【課題】酸化物半導体を用いたプレナー型の半導体装置を提供する。【解決手段】半導体装置は、トランジスタ１５０と、容量素子１６０と、を有する。トランジスタは、ゲート電極１０４ａと、ゲート電極１０４ａ上の絶縁膜１０２と、絶縁膜１０２上の第１の領域１０６及び第１の領域を挟む一対の第２の領域１０７ａ、１０７ｂを有する酸化物半導体膜１２６と、酸化物半導体膜１２６と接するゲート絶縁膜１１２ａと、ゲート絶縁膜１１２ａ上のゲート電極１１４ａと、酸化物半導体膜１２６及びゲート電極１１４ａを覆う絶縁膜１０８及び絶縁膜１１８と、第２の領域１０７ａと接するソース電極１１６ａ及び第２の領域１０７ｂと接するドレイン電極１１６ｂと、を有する。容量素子は、下部電極１０４ｂと、電極間絶縁膜１０２ａ、１１２ｂと、上部電極１１４ｂと、を有する。【選択図】図１
2020057808.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタを有し、
前記トランジスタは、
第１の導電膜と、
前記第１の導電膜上の第１の絶縁膜と、
前記第１の絶縁膜上の酸化物半導体膜と、
前記酸化物半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜を介して前記酸化物半導体膜と互いに重なる第２の導電膜と、を有し、
前記第１の絶縁膜は、酸化物絶縁膜を有し、
前記ゲート絶縁膜の端部が前記第２の導電膜より外側に位置し、
前記ゲート絶縁膜の端部の断面形状は、テーパー形状を有し、
前記テーパー形状は、断面視において、前記ゲート絶縁膜の側面の接線と、前記酸化物半導体膜の表面とのなす角が変化する領域を有する形状であり、
前記酸化物半導体膜は、第１の領域と、前記第１の領域を挟む一対の第２の領域と、を有し、
前記第１の領域は、前記第２の領域の膜厚より大きい領域を有する半導体装置。
【請求項２】
トランジスタと、容量素子と、を有し、
前記トランジスタは、
第１の導電膜と、
前記第１の導電膜上の第１の絶縁膜と、
前記第１の絶縁膜上の第２の絶縁膜と、
前記第２の絶縁膜上の酸化物半導体膜と、
前記酸化物半導体膜に接する一対の電極と、
前記酸化物半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜を介して前記酸化物半導体膜と互いに重なる第２の導電膜と、を有し、
前記第１の絶縁膜は、窒化シリコン膜を有し、
前記第２の絶縁膜は、酸化シリコン膜を有し、
前記ゲート絶縁膜の端部が前記第２の導電膜より外側に位置し、
前記ゲート絶縁膜の端部の断面形状は、テーパー形状を有し、
前記テーパー形状は、断面視において、前記ゲート絶縁膜の側面の接線と、前記酸化物半導体膜の表面とのなす角が変化する領域を有する形状であり、
前記酸化物半導体膜は、第１の領域と、前記第１の領域を挟む一対の第２の領域と、を有し、
前記第１の領域は、前記第２の領域の膜厚より大きい領域を有する半導体装置。
【請求項３】
請求項１または請求項２において、
前記第１の領域は、前記ゲート絶縁膜と重なり、
前記第２の領域は、前記ゲート絶縁膜と重ならない半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第１の領域は、前記第１の導電膜と重なり、
前記第２の領域は、前記第１の導電膜と重なる領域と、前記第１の導電膜と重ならない領域とを有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、酸化物半導体膜を用いた半導体装置、該半導体装置の作製方法、モ
ジュール及び電子機器に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロ
セス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に
関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装
置、それらの駆動方法、またはそれらの製造方法に関する。
【０００３】
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジ
スタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路
（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トラ
ンジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られて
いるが、その他の材料として酸化物半導体が注目されている。
【０００５】
例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用い
てトランジスタを作製する技術が特許文献１で開示されている。また、自己整列トランジ
スタを作製する技術が特許文献２で開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１６５５２９号公報
【特許文献２】特開２００９−２７８１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
酸化物半導体膜を用いたトランジスタとしては、例えば、逆スタガ型（ボトムゲート構
造ともいう）またはプレナー型（トップゲート構造ともいう）等が挙げられる。酸化物半
導体膜を用いたトランジスタを表示装置に適用する場合、プレナー型のトランジスタより
も逆スタガ型のトランジスタの方が、作製工程が比較的簡単であり製造コストを抑えられ
るため、利用される場合が多い。しかしながら、表示装置の画面の大型化、または表示装
置の画質の高精細化（例えば、４ｋ×２ｋ（水平方向画素数＝３８４０画素、垂直方向画
素数＝２０４８画素）または８ｋ×４ｋ（水平方向画素数＝７６８０画素、垂直方向画素
数＝４３２０画素）に代表される高精細な表示装置）が進むと、逆スタガ型のトランジス
タでは、ゲート電極とソース電極及びドレイン電極との間の寄生容量があるため、該寄生
容量によって信号遅延等が大きくなり、表示装置の画質が劣化するという問題があった。
また、逆スタガ型のトランジスタの場合、プレナー型のトランジスタと比較して、トラン
ジスタの占有面積が大きくなるといった問題がある。そこで、酸化物半導体膜を用いたプ
レナー型のトランジスタについて、安定した半導体特性及び高い信頼性を有する構造で、
且つ簡単な作製工程で形成されるトランジスタの開発が望まれている。
【０００８】
また、表示装置の画面の大型化、または表示装置の画質の高精細化が進むと、表示装置
の画素に形成されるトランジスタと、該トランジスタに接続される容量素子の構成が重要
となる。容量素子は、画素に書き込まれたデータを保持する保持容量としての機能を有す
る。容量素子の構成によっては、画素に書き込まれたデータを保持できず、表示装置の画
質が劣化するという問題があった。
【０００９】
上記問題に鑑み、本発明の一態様は、酸化物半導体を用いた新規な半導体装置を提供す
る。特に、酸化物半導体を用いたプレナー型の半導体装置を提供する、または酸化物半導
体を用いたオン電流が大きい半導体装置を提供する、または酸化物半導体を用いたオフ電
流が小さい半導体装置を提供する、または酸化物半導体を用いた占有面積の小さい半導体
装置を提供する、または酸化物半導体を用いた安定な電気特性をもつ半導体装置を提供す
る、または酸化物半導体を用いた信頼性の高い半導体装置を提供する、または新規な半導
体装置を提供することを課題の１つとする。
【００１０】
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
【課題を解決するための手段】
【００１１】
本発明の一態様は、トランジスタと、容量素子と、を有し、トランジスタは、第１の導
電膜と、第１の導電膜上の第１の絶縁膜と、第１の絶縁膜上の第２の絶縁膜と、第２の絶
縁膜上の酸化物半導体膜と、酸化物半導体膜に接する一対の電極と、酸化物半導体膜上の
ゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体膜と互いに重なる第２の導電膜と、
を有し、第１の絶縁膜は、水素を含む膜を有し、第２の絶縁膜は、酸化物絶縁膜を有し、
酸化物半導体膜は、第１の導電膜と互いに重なる第１の領域と、第１の領域を挟む一対の
第２の領域と、を有し、第１の領域及び第２の領域は、不純物元素の濃度が異なり、容量
素子は、下部電極と、下部電極上の電極間絶縁膜と、電極間絶縁膜上の上部電極と、を有
し、下部電極は、第１の導電膜が有する材料と同じ材料を含み、電極間絶縁膜は、第１の
絶縁膜が有する材料と同じ材料を含む第３の絶縁膜と、ゲート絶縁膜が有する材料と同じ
材料を含む第４の絶縁膜と、を有し、上部電極は、第２の導電膜が有する材料と同じ材料
を含み、トランジスタ上の第５の絶縁膜を有し、第５の絶縁膜は、水素を含む膜を有する
ことを特徴とする半導体装置である。
【００１２】
また、上記構成において、水素を含む膜は、窒化シリコン膜を含むことが好ましい。
【００１３】
また、上記構成において、酸化物絶縁膜は、化学量論的組成を満たす酸素よりも多くの
酸素を含む領域を有することが好ましい。
【００１４】
また、上記構成において、第１の領域より第２の領域の不純物元素の濃度が高い。
【００１５】
また、上記構成において、不純物元素は、水素、ホウ素、炭素、窒素、フッ素、アルミ
ニウム、シリコン、リンまたは塩素の中から選ばれるいずれか一つを有している。
【００１６】
また、上記構成において、第１の領域は、第２の領域の膜厚より大きい領域を有しても
よい。
【００１７】
また、本発明の他の一態様は、第１のゲート電極及び下部電極を同一の導電膜から形成
し、第１のゲート電極及び下部電極上に第１の絶縁膜を形成し、第１の絶縁膜上に第２の
絶縁膜を形成し、第２の絶縁膜上に脱離抑制膜を形成し、脱離抑制膜を介して第２の絶縁
膜に酸素を添加し、脱離抑制膜を除去し、第２の絶縁膜の下部電極と互いに重なる領域を
加工して第１の絶縁膜を露出させ、第２の絶縁膜上に酸化物半導体膜を形成し、酸化物半
導体膜上、第１の絶縁膜上及び第２の絶縁膜上に第３の絶縁膜を形成し、第３の絶縁膜上
に第１の導電膜を形成し、第１の導電膜を加工して、第２のゲート電極及び上部電極を形
成し、第３の絶縁膜を加工して、ゲート絶縁膜及び第４の絶縁膜を形成し、第２のゲート
電極をマスクにし、酸化物半導体膜に不純物を添加して、第２のゲート電極と重なる第１
の領域と、第１の領域を挟む一対の第２の領域と、を形成し、第２の絶縁膜上、酸化物半
導体膜上、第２のゲート電極上及び上部電極上に第５の絶縁膜を形成し、第５の絶縁膜の
一対の第２の領域と互いに重なる領域を加工して一対の第２の領域を露出させ、第５の絶
縁膜上及び一対の第２の領域の一方の上にソース電極を形成し、及び第５の絶縁膜上及び
一対の第２の領域の他方の上にドレイン電極を形成し、第５の絶縁膜は、水素を含む膜を
有し、第１の絶縁膜及び第４の絶縁膜は、電極間絶縁膜としての機能を有することを特徴
とする半導体装置の作製方法である。
【００１８】
また、本発明の他の一態様は、上記の半導体装置と、プリント基板と、を有することを
特徴とするモジュールである。
【００１９】
また、本発明の他の一態様は、上記の半導体装置、または、上記のモジュールと、スピ
ーカー、操作キー、または、バッテリーと、を有することを特徴とする電子機器である。
【発明の効果】
【００２０】
本発明の一態様により、酸化物半導体を用いた新規な半導体装置を提供することができ
る。特に、酸化物半導体を用いたプレナー型の半導体装置を提供することができる。また
は、酸化物半導体を用いたオン電流が大きい半導体装置を提供することができる。または
、酸化物半導体を用いたオフ電流が小さい半導体装置を提供することができる。または、
酸化物半導体を用いた占有面積の小さい半導体装置を提供することができる。または、酸
化物半導体を用いた安定な電気特性をもつ半導体装置を提供することができる。または、
酸化物半導体を用いた信頼性の高い半導体装置を提供することができる。または、新規な
半導体装置を提供することができる。
【００２１】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２２】
【図１】半導体装置の一態様を示す断面図。
【図２】半導体装置の一態様を示す上面図及び断面図。
【図３】半導体装置の一態様を示す断面図。
【図４】トランジスタの構造を説明する図。
【図５】トランジスタの構造を説明する図。
【図６】トランジスタの構造を説明する図。
【図７】トランジスタの構造を説明する図。
【図８】半導体装置の作製工程の一例を示す断面図。
【図９】半導体装置の作製工程の一例を示す断面図。
【図１０】半導体装置の作製工程の一例を示す断面図。
【図１１】半導体装置の作製工程の一例を示す断面図。
【図１２】半導体装置の作製工程の一例を示す断面図。
【図１３】半導体装置の作製工程の一例を示す断面図。
【図１４】半導体装置の作製工程の一例を示す断面図。
【図１５】半導体装置の作製工程の一例を示す断面図。
【図１６】半導体装置の作製工程の一例を示す断面図。
【図１７】半導体装置の作製工程の一例を示す断面図。
【図１８】本発明の一態様に係る半導体装置であるトランジスタの断面図及びバンド構造。
【図１９】半導体装置の断面図を説明する図。
【図２０】ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。
【図２１】ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。
【図２２】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。
【図２３】ＣＡＡＣ−ＯＳの電子回折パターンを示す図。
【図２４】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図２５】発光装置の画素部の構成について説明する図。
【図２６】表示装置の一態様を示す上面図。
【図２７】表示装置の一態様を示す断面図。
【図２８】表示装置の一態様を示す断面図。
【図２９】トランジスタの構造を説明する図。
【図３０】計算モデルを説明する図。
【図３１】初期状態と最終状態を説明する図。
【図３２】活性化障壁を説明する図。
【図３３】初期状態と最終状態を説明する図。
【図３４】活性化障壁を説明する図。
【図３５】ＶｏＨの遷移レベルを説明する図。
【図３６】本発明の一態様に係る半導体装置を用いた表示装置の上面図及び回路図。
【図３７】本発明の一態様に係る半導体装置を用いた表示装置の回路図及びタイミングチャート。
【図３８】本発明の一態様に係る半導体装置を用いた表示装置の回路図及びタイミングチャート。
【図３９】本発明の一態様に係る半導体装置を用いた表示装置の回路図及びタイミングチャート。
【図４０】本発明の一態様に係る半導体装置を用いた表示装置の回路図及びタイミングチャート。
【図４１】表示モジュールを説明する図。
【図４２】半導体装置の一態様を示す上面図及び断面図。
【図４３】バンド構造の一態様を示す図。
【図４４】電子機器を説明する図。
【図４５】抵抗率の温度依存性を説明する図。
【図４６】ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図、ペレットおよびＣＡＡＣ−ＯＳの断面図。
【図４７】ｎｃ−ＯＳの成膜モデルを説明する模式図、およびペレットを示す図。
【図４８】ペレットを説明する図。
【図４９】被形成面においてペレットに加わる力を説明する図。
【図５０】被形成面におけるペレットの動きを説明する図。
【図５１】ＩｎＧａＺｎＯ４の結晶を説明する図。
【図５２】原子が衝突する前のＩｎＧａＺｎＯ４の構造などを説明する図。
【図５３】原子が衝突した後のＩｎＧａＺｎＯ４の構造などを説明する図。
【図５４】原子が衝突した後の原子の軌跡を説明する図。
【図５５】ＣＡＡＣ−ＯＳおよびターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。
【発明を実施するための形態】
【００２３】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２４】
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されてい
る場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例
を模式的に示したものであり、図面に示す形状または値などに限定されない。
【００２５】
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００２６】
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
【００２７】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置
されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略
平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。
また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態
をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、
二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００２８】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
【００２９】
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替
えることが可能である。また、「絶縁体」という表記と、「絶縁膜（または絶縁層）」と
いう表記と、を互いに入れ替えることが可能である。また、「導電体」という表記と、「
導電膜（または導電層）」という表記と、を互いに入れ替えることが可能である。また、
「半導体」という表記は、「半導体膜（または半導体層）」という表記と、を互いに入れ
替えることが可能である。
【００３０】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とができるものである。なお、本明細書等において、チャネル領域とは、電流が主として
流れる領域をいう。
【００３１】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインという用語は、入れ替えて用いることができるもの
とする。
【００３２】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
【００３３】
なお、本明細書において、チャネル長とは、例えば、トランジスタの上面図において、
半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲー
ト電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソー
ス領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離
をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとると
は限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合があ
る。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いず
れか一の値、最大値、最小値または平均値とする。
【００３４】
本明細書において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態
のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチ
ャネルが形成される領域における、ソースまたはドレインの幅をいう。なお、一つのトラ
ンジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つ
のトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書
では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最
小値または平均値とする。
【００３５】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャ
ネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示され
るチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば
、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面
図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくな
る場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面
に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割
合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅
よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
【００３６】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実
測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見
積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形
状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である
。
【００３７】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互い
に重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ
上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎ
ｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載し
た場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または
、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合が
ある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲
い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどに
よって、値を決定することができる。
【００３８】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求
める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチ
ャネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００３９】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図面を用いて説
明する。
【００４０】
＜半導体装置の構成＞
図１に、半導体装置に含まれるトランジスタの一例として、トップゲート構造のトラン
ジスタ及び該トランジスタと同一工程で作製することができる容量素子を示す。
【００４１】
図１に半導体装置が有するトランジスタ１５０及び容量素子１６０の断面図を示す。ま
た、図２にトランジスタ１５０の上面図及び断面図を示す。図２（Ａ）はトランジスタ１
５０の上面図であり、図２（Ｂ）は、図２（Ａ）の一点鎖線Ａ１−Ａ２間の断面図であり
、図２（Ｃ）は、図２（Ａ）の一点鎖線Ａ３−Ａ４間の断面図である。なお、図２（Ａ）
では、明瞭化のため、基板１００、絶縁膜１０１、絶縁膜１０２、ゲート絶縁膜１１２ａ
、絶縁膜１０８、絶縁膜１１８、絶縁膜１２８などを省略している。なお、トランジスタ
の上面図においては、以降の図面においてもトランジスタ１５０と同様に、構成要素の一
部を省略して図示する場合がある。また、一点鎖線Ａ１−Ａ２方向をチャネル長方向、一
点鎖線Ａ３−Ａ４方向をチャネル幅方向と呼称する場合がある。
【００４２】
トランジスタ１５０は、基板１００上に形成された絶縁膜１０１上のゲート電極１０４
ａと、ゲート電極１０４ａ上の絶縁膜１０２と、絶縁膜１０２上の第１の領域１０６及び
第１の領域を挟む一対の第２の領域１０７ａ、１０７ｂを有する酸化物半導体膜１２６と
、酸化物半導体膜１２６と接するゲート絶縁膜１１２ａと、ゲート絶縁膜１１２ａ上のゲ
ート電極１１４ａと、酸化物半導体膜１２６及びゲート電極１１４ａを覆う絶縁膜１０８
及び絶縁膜１１８と、絶縁膜１０８及び絶縁膜１１８に設けられた開口において、第２の
領域１０７ａと接するソース電極１１６ａ及び第２の領域１０７ｂと接するドレイン電極
１１６ｂと、を有する。
【００４３】
容量素子１６０は、基板１００上に形成された絶縁膜１０１上の下部電極１０４ｂと、
下部電極１０４ｂ上の電極間絶縁膜として機能する絶縁膜１０２ａ及び絶縁膜１１２ｂと
、絶縁膜１１２ｂ上の上部電極１１４ｂと、を有する。
【００４４】
酸化物半導体膜１２６において、ゲート電極１１４ａと互いに重ならない一対の第２の
領域１０７ａ、１０７ｂには、酸素欠損を形成する元素を有する。以下、酸素欠損を形成
する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、ホウ素、
炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素、希ガス元素等がある。希ガ
ス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある
。
【００４５】
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の
結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加さ
れると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元
素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜において
キャリア密度が増加し、導電性が高くなる。
【００４６】
不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素
欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体
は、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体とい
うことができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に
対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物
半導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸
化物半導体と同程度の透光性を有する。
【００４７】
ここで、酸化物導電体で形成される膜（以下、酸化物導電体膜という。）における、抵
抗率の温度依存性について、図面を用いて説明する。
【００４８】
ここでは、酸化物導電体膜を有する試料を作製した。酸化物導電体膜としては、酸化物
半導体膜が窒化シリコン膜に接することで形成された酸化物導電体膜（ＯＣ＿ＳｉＮｘ）
、ドーピング装置において酸化物半導体膜にアルゴンが添加され、且つ窒化シリコン膜と
接することで形成された酸化物導電体膜（ＯＣ＿Ａｒ  ｄｏｐｅ＋ＳｉＮｘ）、またはプ
ラズマ処理装置において酸化物半導体膜がアルゴンプラズマに曝され、且つ窒化シリコン
膜と接することで形成された酸化物導電体膜（ＯＣ＿Ａｒ  ｐｌａｓｍａ＋ＳｉＮｘ）を
作製した。なお、窒化シリコン膜は、水素を含む。
【００４９】
酸化物導電体膜（ＯＣ＿ＳｉＮｘ）を含む試料の作製方法を以下に示す。ガラス基板上
に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した後、酸素プ
ラズマに曝し、酸素イオンを酸化窒化シリコン膜に添加することで、加熱により酸素を放
出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコ
ン膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを
用いてスパッタリング法により厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４
５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱
処理した。次に、プラズマＣＶＤ法で、厚さ１００ｎｍの窒化シリコン膜を形成した。次
に、３５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。
【００５０】
酸化物導電体膜（ＯＣ＿Ａｒ  ｄｏｐｅ＋ＳｉＮｘ）を含む試料の作製方法を以下に示
す。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形
成した後、酸素プラズマに曝し、酸素イオンを酸化窒化シリコン膜に添加することで、加
熱により酸素を放出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出す
る酸化窒化シリコン膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリ
ングターゲットを用いて、スパッタリング法により厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸
化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混
合ガス雰囲気で加熱処理した。次に、ドーピング装置を用いて、Ｉｎ−Ｇａ−Ｚｎ酸化物
膜に、加速電圧を１０ｋＶとし、ドーズ量が５×１０１４／ｃｍ２のアルゴンを添加して
、Ｉｎ−Ｇａ−Ｚｎ酸化物膜に酸素欠損を形成した。次に、プラズマＣＶＤ法で、厚さ１
００ｎｍの窒化シリコン膜を形成した。次に、３５０℃の窒素及び酸素の混合ガス雰囲気
で加熱処理した。
【００５１】
酸化物導電体膜（ＯＣ＿Ａｒ  ｐｌａｓｍａ＋ＳｉＮｘ）を含む試料の作製方法を以下
に示す。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法によ
り形成した後、酸素プラズマに曝すことで、加熱により酸素を放出する酸化窒化シリコン
膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコン膜上に、原子数比がＩ
ｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いて、スパッタリング
法により厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で
加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。次に、プラ
ズマ処理装置において、アルゴンプラズマを発生させ、加速させたアルゴンイオンをＩｎ
−Ｇａ−Ｚｎ酸化物膜に衝突させることで酸素欠損を形成した。次に、プラズマＣＶＤ法
で、厚さ１００ｎｍの窒化シリコン膜を形成した。次に、３５０℃の窒素及び酸素の混合
ガス雰囲気で加熱処理した。
【００５２】
次に、各試料の抵抗率を測定した結果を図４５に示す。ここで、抵抗率の測定は４端子
のｖａｎ−ｄｅｒ−Ｐａｕｗ法で行った。図４５において、横軸は測定温度を示し、縦軸
は抵抗率を示す。また、酸化物導電体膜（ＯＣ＿ＳｉＮｘ）の測定結果を四角印で示し、
酸化物導電体膜（ＯＣ＿Ａｒ  ｄｏｐｅ＋ＳｉＮｘ）の測定結果を丸印で示し、酸化物導
電体膜（ＯＣ＿Ａｒ  ｐｌａｓｍａ＋ＳｉＮｘ）の測定結果を三角印で示す。
【００５３】
なお、図示しないが、窒化シリコン膜と接しない酸化物半導体膜は、抵抗率が高く、抵
抗率の測定が困難であった。このため、酸化物導電体膜は、酸化物半導体膜より抵抗率が
低いことがわかる。
【００５４】
図４５からわかるように、酸化物導電体膜（ＯＣ＿Ａｒ  ｄｏｐｅ＋ＳｉＮｘ）及び酸
化物導電体膜（ＯＣ＿Ａｒ  ｐｌａｓｍａ＋ＳｉＮｘ）が、酸素欠損及び水素を含む場合
、抵抗率の変動が小さい。代表的には、８０Ｋ以上２９０Ｋ以下において、抵抗率の変動
率は、±２０％未満である。または、１５０Ｋ以上２５０Ｋ以下において、抵抗率の変動
率は、±１０％未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェ
ルミ準位とが一致または略一致していると推定される。このため、酸化物導電体膜をトラ
ンジスタのソース領域及びドレイン領域として用いることで、酸化物導電体膜とソース電
極及びドレイン電極として機能する導電膜との接触がオーミック接触となり、酸化物導電
体膜とソース電極及びドレイン電極として機能する導電膜との接触抵抗を低減できる。ま
た、酸化物導電体の抵抗率は温度依存性が低いため、酸化物導電体膜とソース電極及びド
レイン電極として機能する導電膜との接触抵抗の変動量が少なく、信頼性の高いトランジ
スタを作製することが可能である。
【００５５】
一対の第２の領域１０７ａ、１０７ｂは、ソース領域及びドレイン領域として機能する
。ソース電極１１６ａ及びドレイン電極１１６ｂがタングステン、チタン、アルミニウム
、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の酸素と結合しやすい導
電材料を用いて形成される場合、酸化物半導体膜に含まれる酸素とソース電極１１６ａ及
びドレイン電極１１６ｂに含まれる導電材料とが結合し、酸化物半導体膜において、酸素
欠損が形成される。また、酸化物半導体膜にソース電極１１６ａ及びドレイン電極１１６
ｂを形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、ソース電
極１１６ａ及びドレイン電極１１６ｂと接する一対の第２の領域１０７ａ、１０７ｂは、
導電性が高まり、ソース領域及びドレイン領域として機能する。
【００５６】
不純物元素が希ガス元素であって、酸化物半導体膜１２６がスパッタリング法で形成さ
れる場合、一対の第２の領域１０７ａ、１０７ｂはそれぞれ希ガス元素を含み、且つ第１
の領域１０６と比較して、一対の第２の領域１０７ａ、１０７ｂの方が希ガス元素の濃度
が高い。これは、酸化物半導体膜１２６がスパッタリング法で形成される場合、スパッタ
リングガスとして希ガス元素を用いるため、酸化物半導体膜１２６に希ガスが含まれるこ
と、並びに一対の第２の領域１０７ａ、１０７ｂにおいて、酸素欠損を形成するために、
意図的に希ガス元素が添加されることが原因である。なお、一対の第２の領域１０７ａ、
１０７ｂにおいて、第１の領域１０６と異なる希ガス元素が添加されていてもよい。
【００５７】
不純物元素が、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、または
、塩素の場合、一対の第２の領域１０７ａ、１０７ｂにのみ不純物元素を有する。このた
め、第１の領域１０６と比較して、一対の第２の領域１０７ａ、１０７ｂの方が不純物元
素の濃度が高い。なお、一対の第２の領域１０７ａ、１０７ｂにおいて、二次イオン質量
分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ
）により得られる不純物元素の濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２
２ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａ
ｔｏｍｓ／ｃｍ３以下、または５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏ
ｍｓ／ｃｍ３以下とすることができる。
【００５８】
不純物元素が、水素の場合、第１の領域１０６と比較して、一対の第２の領域１０７ａ
、１０７ｂの方が不純物元素の濃度が高い。なお、一対の第２の領域１０７ａ、１０７ｂ
において、二次イオン質量分析法により得られる水素の濃度は、８×１０１９ａｔｏｍｓ
／ｃｍ３以上、または１×１０２０ａｔｏｍｓ／ｃｍ３以上、または５×１０２０ａｔｏ
ｍｓ／ｃｍ３以上とすることができる。
【００５９】
一対の第２の領域１０７ａ、１０７ｂは不純物元素を有するため、酸素欠損が増加し、
キャリア密度が増加する。この結果、一対の第２の領域１０７ａ、１０７ｂは、導電性が
高くなり、低抵抗領域として機能する。
【００６０】
なお、不純物元素が、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、
リン、または塩素の一以上と、希ガスの一以上の場合であってもよい。この場合、一対の
第２の領域１０７ａ、１０７ｂにおいて、希ガス元素により形成された酸素欠損と、且つ
該領域に添加された水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン
、または塩素の一以上との相互作用により、一対の第２の領域１０７ａ、１０７ｂは、導
電性がさらに高まる場合がある。
【００６１】
第１の領域１０６は、チャネルとして機能する。ここで、酸化物半導体膜１２６近傍の
拡大図を図３に示す。ゲート電極１１４ａを形成する際に、酸化物半導体膜１２６の一対
の第２の領域１０７ａ、１０７ｂとなる領域がエッチングされるため、図３に示すように
、第１の領域１０６は一対の第２の領域１０７ａ、１０７ｂより膜厚が大きくなる。代表
的には、第１の領域１０６は、一対の第２の領域１０７ａ、１０７ｂより厚さが０．１ｎ
ｍ以上５ｎｍ以下大きい領域を有する。
【００６２】
本実施の形態に示すトランジスタ１５０は、チャネル形成領域として機能する第１の領
域１０６と、ソース領域及びドレイン領域として機能する一対の第２の領域１０７ａ、１
０７ｂを有する。一対の第２の領域１０７ａ、１０７ｂは、導電性が高いため、一対の第
２の領域１０７ａ、１０７ｂとソース電極１１６ａ及びドレイン電極１１６ｂとの接触抵
抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である
。
【００６３】
また、トランジスタ１５０において、ゲート電極１１４ａをマスクとして、不純物元素
が酸化物半導体膜１２６に添加される。すなわち、セルフアラインで不純物領域（ソース
領域及びドレイン領域）を形成することができる。
【００６４】
また、トランジスタ１５０の作製工程と同時に容量素子１６０も作製することができる
。
トランジスタ１５０のゲート電極１０４ａと、容量素子１６０の下部電極１０４ｂとが同
時に形成される。また、トランジスタ１５０のゲート絶縁膜１１２ａと、容量素子１６０
の絶縁膜１１２ｂとが同時に形成される。また、トランジスタ１５０のゲート電極１１４
ａと、容量素子１６０の上部電極１１４ｂとが同時に形成される。
【００６５】
以下に、図１に示す構成の詳細について説明する。
【００６６】
基板１００としては、様々な基板を用いることができ、特定のものに限定されることは
ない。基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯ
Ｉ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板
、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイル
を有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フ
ィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホ
ウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィル
ム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレン
テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフ
ォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の
合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ
化ビニル、またはポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリ
イミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体
基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって
、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さい
トランジスタを製造することができる。このようなトランジスタによって回路を構成する
と、回路の低消費電力化、または回路の高集積化を図ることができる。
【００６７】
また、基板１００として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形
成してもよい。または、基板１００とトランジスタの間に剥離層を設けてもよい。剥離層
は、その上に半導体装置を一部あるいは全部完成させた後、基板１００より分離し、他の
基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可
撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シ
リコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成され
た構成等を用いることができる。
【００６８】
トランジスタが転載される基板の一例としては、上述したトランジスタを形成すること
が可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィ
ルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン
、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、
再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板
を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの
形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる
。
【００６９】
絶縁膜１０１は、下地絶縁膜として機能する。絶縁膜１０１は、基板１００からの不純
物の拡散を防止する役割を有する。絶縁膜１０１として、酸化アルミニウム、酸化マグネ
シウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イッ
トリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タ
ンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化
酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いて形成することが
できる。また、上記材料の積層であってもよい。
【００７０】
ゲート電極１０４ａは、導電膜１０４ａ１及び導電膜１０４ａ２の積層である。また、
下部電極１０４ｂは、導電膜１０４ｂ１及び導電膜１０４ｂ２の積層である。導電膜１０
４ａ１、導電膜１０４ａ２、導電膜１０４ｂ１及び導電膜１０４ｂ２は、アルミニウム、
クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンか
ら選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を
組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのい
ずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１０４ａ
及び下部電極１０４ｂは、単層構造でも、三層以上の積層構造としてもよい。例えば、シ
リコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム
膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒
化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングス
テン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する
二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタ
ン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガ
ンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、
タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の一また
は複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【００７１】
また、ゲート電極１０４ａ及び下部電極１０４ｂは、インジウム錫酸化物、酸化タング
ステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チ
タンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸
化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を適用する
こともできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とする
こともできる。
【００７２】
本実施の形態では、導電膜１０４ａ１及び導電膜１０４ｂ１にチタン膜、導電膜１０４
ａ２及び導電膜１０４ｂ２に銅膜を用いる。導電膜１０４ａ２及び導電膜１０４ｂ２は銅
、アルミニウム等の低抵抗な導電性材料を用いることが好ましい。このような低抵抗な導
電性材料を用いることで、信号遅延を低減することができる。
【００７３】
絶縁膜１０２は、絶縁膜１０２ａ及び絶縁膜１０２ｂの積層である。
【００７４】
絶縁膜１０２ａは、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキン
グ効果を有し、水素を含む膜であることが好ましく、窒化酸化シリコン、窒化アルミニウ
ム、窒化酸化アルミニウム等を用いることができる。絶縁膜１０２ｂは、酸化物半導体膜
１２６との界面特性を向上させるため、酸化物絶縁膜で形成することが好ましい。特に加
熱により一部の酸素を放出する酸化物材料を含むことが好ましく、化学量論的組成を満た
す酸素よりも多くの酸素を含む酸化物を用いることがより好ましい。絶縁膜１０２ｂとし
て上記のような加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により
絶縁膜１０２ｂに含まれる酸素を、酸化物半導体膜１２６に移動させることが可能である
。
【００７５】
絶縁膜１０２ｂの厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、ま
たは２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０２ｂを厚くするこ
とで、絶縁膜１０２ｂの酸素放出量を増加させることができると共に、絶縁膜１０２ｂと
酸化物半導体膜１２６との界面における界面準位、並びに酸化物半導体膜１２６の第１の
領域１０６に含まれる酸素欠損を低減することが可能である。
【００７６】
絶縁膜１０２ｂとして、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、
窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化
物などを用いればよく、単層または積層で設けることができる。
【００７７】
酸化物半導体膜１２６は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−
Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、または
Ｈｆ）等の金属酸化物で形成される。なお、酸化物半導体膜１２６は、透光性を有する。
【００７８】
なお、酸化物半導体膜１２６がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｚｎ及びＯを除いてのＩ
ｎ及びＭの原子数比率は、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたときＩｎが２５
ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％以
上、Ｍが６６ａｔｏｍｉｃ％未満とする。
【００７９】
酸化物半導体膜１２６は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上、
または３ｅＶ以上である。
【００８０】
酸化物半導体膜１２６の厚さは、３ｎｍ以上２００ｎｍ以下、または３ｎｍ以上１００
ｎｍ以下、または３ｎｍ以上５０ｎｍ以下とすることができる。
【００８１】
酸化物半導体膜１２６がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜す
るために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍ
を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比と
して、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ
＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉ
ｎ：Ｍ：Ｚｎ＝３：１：２等が好ましい。なお、成膜される酸化物半導体膜１２６の原子
数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子
数比のプラスマイナス４０％の変動を含む。
【００８２】
また、酸化物半導体膜１２６において、第１４族元素の一つであるシリコンや炭素が含
まれると、酸化物半導体膜１２６において、酸素欠損が増加し、ｎ型化してしまう。この
ため、酸化物半導体膜１２６であって、特に第１の領域１０６において、シリコンや炭素
の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ
３以下、または２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。この結果、ト
ランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）
を有する。
【００８３】
また、酸化物半導体膜１２６であって、特に第１の領域１０６において、二次イオン質
量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａ
ｔｏｍｓ／ｃｍ３以下、または２×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる
。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する
場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、第１の領
域１０６のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。この
結果、トランジスタは、ノーマリーオフ特性を有する。
【００８４】
また、酸化物半導体膜１２６であって、特に第１の領域１０６に窒素が含まれていると
、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化となる場合がある。この結
果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性とな
りやすい。従って、当該酸化物半導体膜であって、特に第１の領域１０６において、窒素
はできる限り低減されていることが好ましい。例えば、二次イオン質量分析法により得ら
れる窒素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることができる。
【００８５】
酸化物半導体膜１２６であって、特に第１の領域１０６において、不純物元素を低減す
ることで、酸化物半導体膜のキャリア密度を低減することができる。このため、酸化物半
導体膜１２６であって、特に第１の領域１０６においては、キャリア密度を１×１０１７
個／ｃｍ３以下、または１×１０１５個／ｃｍ３以下、または１×１０１３個／ｃｍ３以
下、または１×１０１１個／ｃｍ３以下とすることができる。
【００８６】
酸化物半導体膜１２６として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜
を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。
ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真
性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物
半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合があ
る。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、ノーマリ
ーオフ特性になりやすい。また、高純度真性または実質的に高純度真性である酸化物半導
体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純
度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、ソ
ース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オ
フ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下
という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成され
るトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合があ
る。
【００８７】
また、酸化物半導体膜１２６は、例えば非単結晶構造でもよい。非単結晶構造は、例え
ば、後述するＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質
構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−
ＯＳは最も欠陥準位密度が低い。
【００８８】
なお、酸化物半導体膜１２６が、非晶質構造の領域、微結晶構造の領域、多結晶構造の
領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよ
い。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡ
ＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合
がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の
領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上が積層された構造の
場合がある。
【００８９】
なお、酸化物半導体膜１２６において、一対の第２の領域１０７ａ、１０７ｂと、第１
の領域１０６との結晶性が異なる場合がある。これは、一対の第２の領域１０７ａ、１０
７ｂに不純物元素が添加された際に、一対の第２の領域１０７ａ、１０７ｂにダメージが
入ってしまい、結晶性が低下するためである。
【００９０】
また、本実施の形態では、酸化物半導体膜１２６は酸化物半導体膜が多層構造（ここで
は２層構造）であり、下層にチャネル形成領域１０６ａ、低抵抗領域１０７ａ１及び低抵
抗領域１０７ｂ１を有し、上層にチャネル形成領域１０６ｂ、低抵抗領域１０７ａ２及び
低抵抗領域１０７ｂ２を有する。
【００９１】
また、２層構造である酸化物半導体膜の下層はチャネル領域が形成され、２層構造であ
る酸化物半導体膜の上層は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−
Ｍｇ酸化物、Ｚｎ−Ｍｇ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ
、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）であり、且つ下層よりも伝導帯下端のエネ
ルギーが真空準位に近く、代表的には、酸化物半導体膜（上層）の伝導帯下端のエネルギ
ーと、酸化物半導体膜（下層）の伝導帯下端のエネルギーとの差が、０．０５ｅＶ以上、
０．０７ｅＶ以上、０．１ｅＶ以上、または０．２ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以
下、０．５ｅＶ以下、または０．４ｅＶ以下である。なお、真空準位と伝導帯下端のエネ
ルギー差を電子親和力ともいう。
【００９２】
酸化物半導体膜（上層）がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ
、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）の場合、酸化物半導体膜（上層）を成膜するた
めに用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ
１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／
ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／
ｙ１を１以上６以下とすることで、酸化物半導体膜（上層）としてＣＡＡＣ−ＯＳ膜が形
成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ
＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉ
ｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１
：２等がある。
【００９３】
なお、酸化物半導体膜（上層）、酸化物半導体膜（下層）の原子数比はそれぞれ、誤差
として上記の原子数比のプラスマイナス４０％の変動を含む。
【００９４】
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比の
ものを用いればよい。
【００９５】
ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂは、酸化物絶縁膜または窒化物絶縁膜を単層
または積層して形成することができる。なお、酸化物半導体膜１２６との界面特性を向上
させるため、少なくとも酸化物半導体膜１２６と接する領域は酸化物絶縁膜を用いて形成
することが好ましい。ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとして、例えば酸化シリ
コン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハ
フニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で
設けることができる。
【００９６】
また、ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとして、酸素、水素、水等のブロッキ
ング効果を有する絶縁膜を設けることで、酸化物半導体膜１２６からの酸素の外部への拡
散と、外部から酸化物半導体膜１２６への水素、水等の侵入を防ぐことができる。酸素、
水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化ア
ルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウ
ム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【００９７】
また、ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとして、ハフニウムシリケート（Ｈｆ
ＳｉｘＯｙ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ）、窒素が添加
されたハフニウムアルミネート（ＨｆＡｌｘＯｙ）、酸化ハフニウム、酸化イットリウム
などのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
【００９８】
また、ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとして、加熱により一部の酸素を放出
する酸化物材料を含むことが好ましく、化学量論的組成を満たす酸素よりも多くの酸素を
含む酸化物絶縁膜を用いることがより好ましい。ゲート絶縁膜１１２ａ及び絶縁膜１１２
ｂとして上記のような加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理
によりゲート絶縁膜１１２ａに含まれる酸素を、酸化物半導体膜１２６に移動させること
が可能である。
【００９９】
また、ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとして、欠陥の少ない酸化窒化シリコ
ン膜を用いることができる。欠陥の少ない酸化窒化シリコン膜は、加熱処理後において、
１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．
０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、
及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピン密度が観測される。
なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第
３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、
ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００
３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルの
スピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０
１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
【０１００】
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下
の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以
下、または１以上２以下）起因のシグナルに相当する。即ち、ｇ値が２．０３７以上２．
０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、
及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少な
いほど、酸化窒化シリコン膜に含まれる窒素酸化物の含有量が少ないといえる。
【０１０１】
また、欠陥の少ない酸化窒化シリコン膜は、二次イオン質量分析法で測定される窒素濃
度が、６×１０２０ａｔｏｍｓ／ｃｍ３以下である。ゲート絶縁膜１１２ａ及び絶縁膜１
１２ｂとして欠陥の少ない酸化窒化シリコン膜を用いることで、窒素酸化物が生成されに
くくなり、酸化物半導体膜１２６及び絶縁膜の界面におけるキャリアのトラップを低減す
ることが可能である。また、半導体装置に含まれるトランジスタのしきい値電圧のシフト
を低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
【０１０２】
ゲート電極１１４ａは、導電膜１１４ａ１及び導電膜１１４ａ２の積層である。また、
上部電極１１４ｂは、導電膜１１４ｂ１及び導電膜１１４ｂ２の積層である。導電膜１１
４ａ１、導電膜１１４ａ２、導電膜１１４ｂ１及び導電膜１１４ｂ２の材料等は、導電膜
１０４ａ１、導電膜１０４ａ２、導電膜１０４ｂ１及び導電膜１０４ｂ２を援用すること
ができる。
【０１０３】
本実施の形態では、導電膜１１４ａ１及び導電膜１１４ｂ１に窒化タンタル膜、導電膜
１１４ａ２及び導電膜１１４ｂ２にタングステン膜を用いる。
【０１０４】
また、図１に示すように、チャネル長方向の断面形状において、導電膜１１４ａ１の端
部は、導電膜１１４ａ２の端部より外側に位置し、且つ導電膜１１４ａ１がテーパー形状
であってもよい。即ち、ゲート絶縁膜１１２ａ及び導電膜１１４ａ１が接する面と、導電
膜１１４ａ１の側面のなす角度が９０°未満、または５°以上４５°以下、また５°以上
３０°以下であってもよい。また、導電膜１１４ｂ１の端部は、導電膜１１４ｂ２の端部
より外側に位置し、且つ導電膜１１４ｂ１がテーパー形状であってもよい。即ち、絶縁膜
１１２ｂ及び導電膜１１４ｂ１が接する面と、導電膜１１４ｂ１の側面のなす角度が９０
°未満、または５°以上４５°以下、また５°以上３０°以下であってもよい。
【０１０５】
さらには、ゲート絶縁膜１１２ａの端部が、導電膜１１４ａ１の端部より外側に位置し
てもよい。また、絶縁膜１１２ｂの端部が、導電膜１１４ｂ１の端部より外側に位置して
もよい。
【０１０６】
さらには、ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂの側面は湾曲してもよい。
【０１０７】
さらには、ゲート絶縁膜１１２ａがテーパー形状であってもよい。即ち、酸化物半導体
膜１２６及びゲート絶縁膜１１２ａが接する面と、ゲート絶縁膜１１２ａの側面のなす角
度が９０°未満、好ましくは３０°以上９０°未満であってもよい。
【０１０８】
絶縁膜１０８の材料等は、絶縁膜１０２ａを援用することができる。
【０１０９】
絶縁膜１１８は、絶縁膜１０２ｂの材料を援用することができる。
【０１１０】
ソース電極１１６ａは、導電膜１１６ａ１及び導電膜１１６ａ２の積層である。また、
ドレイン電極１１６ｂは、導電膜１１６ｂ１及び導電膜１１６ｂ２の積層である。導電膜
１１６ａ１、導電膜１１６ａ２、導電膜１１６ｂ１及び導電膜１１６ｂ２の材料等は、導
電膜１０４ａ１、導電膜１０４ａ２、導電膜１０４ｂ１及び導電膜１０４ｂ２を援用する
ことができる。
【０１１１】
本実施の形態では、導電膜１１６ａ１及び導電膜１１６ｂ１にタングステン膜、導電膜
１１６ａ２及び導電膜１１６ｂ２に銅膜を用いる。導電膜１１６ａ２及び導電膜１１６ｂ
２は銅、アルミニウム等の低抵抗な導電性材料を用いることが好ましい。このような低抵
抗な導電性材料を用いることで、信号遅延を低減することができる。
【０１１２】
絶縁膜１２８は、外部からの水素、水等のバリア膜として機能する膜であることが好ま
しい。絶縁膜１２８として、例えば窒化シリコン、窒化酸化シリコン、酸化アルミニウム
などを用いればよく、単層または積層で設けることができる。
【０１１３】
ここでは、トランジスタの変形例について、図４乃至図７、図２９を用いて説明する。
図４に示すトランジスタは、基板４００上の絶縁膜４５３上に形成された酸化物半導体膜
４５５と、酸化物半導体膜４５５に接する絶縁膜４５７と、絶縁膜４５７と接し、且つ酸
化物半導体膜４５５と互いに重なる導電膜４５９と、を有する。なお、絶縁膜４５７は、
ゲート絶縁膜としての機能を有する。また、導電膜４５９は、ゲート電極としての機能を
有する。なお、基板４００は、基板１００を援用できる。また、絶縁膜４５３は、絶縁膜
１０１を援用できる。また、酸化物半導体膜４５５は、酸化物半導体膜１２６を援用でき
る。また、絶縁膜４５７は、ゲート絶縁膜１１２ａを援用できる。また、導電膜４５９は
、ゲート電極１１４ａを援用できる。
【０１１４】
また、酸化物半導体膜４５５に接する窒化物絶縁膜４６５、及び窒化物絶縁膜４６５に
接する絶縁膜４６７が、トランジスタに設けられている。また、窒化物絶縁膜４６５及び
絶縁膜４６７の開口部において、酸化物半導体膜４５５と接する導電膜４６８、４６９が
、トランジスタに設けられている。なお、導電膜４６８、４６９は、ソース電極及びドレ
イン電極としての機能を有する。なお、窒化物絶縁膜４６５は、絶縁膜１０８を援用でき
る。また、絶縁膜４６７は、絶縁膜１１８を援用できる。また、導電膜４６８、４６９は
、ソース電極１１６ａ、ドレイン電極１１６ｂを援用できる。
【０１１５】
図４（Ａ）に示すトランジスタにおいて、酸化物半導体膜４５５は、導電膜４５９と重
なる領域に形成されるチャネル領域４５５ａと、チャネル領域４５５ａを挟み、且つ不純
物元素を含む領域、即ち、低抵抗領域４５５ｂ、４５５ｃとを有する。また、導電膜４６
８、４６９は、低抵抗領域４５５ｂ、４５５ｃと接する。なお、導電膜４６８、４６９は
、配線としての機能をする。
【０１１６】
または、図４（Ｂ）に示すトランジスタのように、酸化物半導体膜４５５において、導
電膜４６８、４６９と接する領域４５５ｄ、４５５ｅに、不純物元素が添加されていなく
ともよい。この場合、導電膜４６８、４６９と接する領域４５５ｄ、４５５ｅとチャネル
領域４５５ａとの間に、不純物元素を有する領域、即ち、低抵抗領域４５５ｂ、４５５ｃ
を有する。なお、領域４５５ｄ、４５５ｅは、導電膜４６８、４６９に電圧が印加される
と導電性を有するため、ソース領域及びドレイン領域としての機能を有する。
【０１１７】
なお、図４（Ｂ）に示すトランジスタは、導電膜４６８、４６９を形成した後、導電膜
４５９及び導電膜４６８、４６９をマスクとして、不純物元素を酸化物半導体膜に添加す
ることで形成できる。
【０１１８】
導電膜４５９において、導電膜４５９の端部がテーパー形状であってもよい。即ち、絶
縁膜４５７及び導電膜４５９が接する面と、導電膜４５９の側面となす角度θ１が、９０
°未満、１０°以上８５°以下、または１５°以上８５°以下、または３０°以上８５°
以下、または４５°以上８５°以下、または６０°以上８５°以下であってもよい。角度
θ１を、９０°未満、１０°以上８５°以下、または１５°以上８５°以下、または３０
°以上８５°以下、または４５°以上８５°以下、または６０°以上８５°以下とするこ
とで、絶縁膜４５７及び導電膜４５９の側面における窒化物絶縁膜４６５の被覆性を高め
ることが可能である。
【０１１９】
次に、低抵抗領域４５５ｂ、４５５ｃの変形例について説明する。なお、図４（Ｃ）乃
至図４（Ｆ）は、図４（Ａ）に示す酸化物半導体膜４５５の近傍の拡大図である。ここで
は、チャネル長Ｌは、一対の低抵抗領域の間隔である。
【０１２０】
図４（Ｃ）に示すように、チャネル長方向の断面形状において、チャネル領域４５５ａ
及び低抵抗領域４５５ｂ、４５５ｃの境界が、絶縁膜４５７を介して、導電膜４５９の端
部と、一致または略一致している。即ち、上面形状において、チャネル領域４５５ａ及び
低抵抗領域４５５ｂ、４５５ｃの境界が、導電膜４５９の端部と、一致または概略一致し
ている。
【０１２１】
または、図４（Ｄ）に示すように、チャネル長方向の断面形状において、チャネル領域
４５５ａが、導電膜４５９と重ならない領域を有する。該領域はオフセット領域として機
能する。チャネル長方向におけるオフセット領域の長さをＬｏｆｆと示す。なお、オフセ
ット領域が複数ある場合は、一つのオフセット領域の長さをＬｏｆｆという。Ｌｏｆｆは
、チャネル長Ｌに含まれる。また、Ｌｏｆｆは、チャネル長Ｌの２０％未満、または１０
％未満、または５％未満、または２％未満である。
【０１２２】
または、図４（Ｅ）に示すように、チャネル長方向の断面形状において、低抵抗領域４
５５ｂ、４５５ｃが、絶縁膜４５７を介して、導電膜４５９と重なる領域を有する。該領
域はオーバーラップ領域として機能する。チャネル長方向におけるオーバーラップ領域の
長さをＬｏｖと示す。Ｌｏｖは、チャネル長Ｌの２０％未満、または１０％未満、または
５％未満、または２％未満である。
【０１２３】
または、図４（Ｆ）に示すように、チャネル長方向の断面形状において、チャネル領域
４５５ａと低抵抗領域４５５ｂの間に低抵抗領域４５５ｆを有し、チャネル領域４５５ａ
と低抵抗領域４５５ｃの間に低抵抗領域４５５ｇを有する。低抵抗領域４５５ｆ、４５５
ｇは、低抵抗領域４５５ｂ、４５５ｃより不純物元素の濃度が低く、抵抗率が高い。ここ
では、低抵抗領域４５５ｆ、４５５ｇは、絶縁膜４５７と重なるが、絶縁膜４５７及び導
電膜４５９と重なってもよい。
【０１２４】
なお、図４（Ｃ）乃至図４（Ｆ）においては、図４（Ａ）に示すトランジスタの説明を
したが、図４（Ｂ）に示すトランジスタにおいても、図４（Ｃ）乃至図４（Ｆ）の構造を
適宜適用することができる。
【０１２５】
図５（Ａ）に示すトランジスタは、絶縁膜４５７の端部が、導電膜４５９の端部より外
側に位置する。即ち、絶縁膜４５７が、導電膜４５９から迫り出した形状を有する。チャ
ネル領域４５５ａから窒化物絶縁膜４６５を遠ざけることが可能であるため、窒化物絶縁
膜４６５に含まれる窒素、水素等が、チャネル領域４５５ａに入り込むのを抑制すること
ができる。
【０１２６】
図５（Ｂ）に示すトランジスタは、絶縁膜４５７及び導電膜４５９がテーパー形状であ
り、且つそれぞれのテーパー部の角度が異なる。即ち、絶縁膜４５７及び導電膜４５９が
接する面と、導電膜４５９の側面のなす角度θ１と、酸化物半導体膜４５５及び絶縁膜４
５７が接する面と、絶縁膜４５７の側面のなす角度θ２との角度が異なる。角度θ２は、
９０°未満、または３０°以上８５°以下、または４５°以上７０°以下であってもよい
。例えば、角度θ２が角度θ１より大きいと、トランジスタの微細化が可能である。
【０１２７】
次に、低抵抗領域４５５ｂ、４５５ｃの変形例について、図５（Ｃ）乃至図５（Ｆ）を
用いて説明する。なお、図５（Ｃ）乃至図５（Ｆ）は、図５（Ａ）に示す酸化物半導体膜
４５５の近傍の拡大図である。
【０１２８】
図５（Ｃ）に示すように、チャネル長方向の断面形状において、チャネル領域４５５ａ
及び低抵抗領域４５５ｂ、４５５ｃの境界が、導電膜４５９の端部と、絶縁膜４５７を介
して、一致または概略一致している。即ち、上面形状において、チャネル領域４５５ａ及
び低抵抗領域４５５ｂ、４５５ｃの境界が、導電膜４５９の端部と、一致若しくは略一致
している。
【０１２９】
または、図５（Ｄ）に示すように、チャネル長方向の断面形状において、チャネル領域
４５５ａが、導電膜４５９と重ならない領域を有する。該領域はオフセット領域として機
能する。即ち、上面形状において、低抵抗領域４５５ｂ、４５５ｃの端部が、絶縁膜４５
７の端部と、一致または略一致しており、導電膜４５９の端部と重ならない。
【０１３０】
または、図５（Ｅ）に示すように、チャネル長方向の断面形状において、低抵抗領域４
５５ｂ、４５５ｃが、絶縁膜４５７を介して、導電膜４５９と重なる領域を有する。該領
域をオーバーラップ領域という。即ち、上面形状において、低抵抗領域４５５ｂ、４５５
ｃの端部が、導電膜４５９と重なる。
【０１３１】
または、図５（Ｆ）に示すように、チャネル長方向の断面形状において、チャネル領域
４５５ａと低抵抗領域４５５ｂの間に低抵抗領域４５５ｆを有し、チャネル領域４５５ａ
と低抵抗領域４５５ｃの間に低抵抗領域４５５ｇを有する。低抵抗領域４５５ｆ、４５５
ｇは、低抵抗領域４５５ｂ、４５５ｃより不純物元素の濃度が低く、抵抗率が高い。ここ
では、低抵抗領域４５５ｆ、４５５ｇは、絶縁膜４５７と重なるが、絶縁膜４５７及び導
電膜４５９と重なってもよい。
【０１３２】
なお、図５（Ｃ）乃至図５（Ｆ）においては、図５（Ａ）に示すトランジスタの説明を
したが、図５（Ｂ）に示すトランジスタにおいても、図５（Ｃ）乃至図５（Ｆ）の構造を
適宜適用することが可能である。
【０１３３】
図６（Ａ）に示すトランジスタは、導電膜４５９が積層構造であり、絶縁膜４５７と接
する導電膜４５９ａ、及び導電膜４５９ａに接する導電膜４５９ｂとを有する。また、導
電膜４５９ａの端部は、導電膜４５９ｂの端部より外側に位置する。即ち、導電膜４５９
ａが、導電膜４５９ｂから迫り出した形状を有する。
【０１３４】
次に、低抵抗領域４５５ｂ、４５５ｃの変形例について説明する。なお、図６（Ｂ）乃
至図６（Ｅ）、図７（Ａ）、及び図７（Ｂ）は、図６（Ａ）に示す酸化物半導体膜４５５
の近傍の拡大図である。
【０１３５】
図６（Ｂ）に示すように、チャネル長方向の断面形状において、チャネル領域４５５ａ
及び低抵抗領域４５５ｂ、４５５ｃの境界が、導電膜４５９に含まれる導電膜４５９ａの
端部と、絶縁膜４５７を介して、一致または略一致している。即ち、上面形状において、
チャネル領域４５５ａ及び低抵抗領域４５５ｂ、４５５ｃの境界が、導電膜４５９の端部
と、一致または略一致している。
【０１３６】
または、図６（Ｃ）に示すように、チャネル長方向の断面形状において、チャネル領域
４５５ａが、導電膜４５９と重ならない領域を有する。該領域はオフセット領域として機
能する。即ち、上面形状において、低抵抗領域４５５ｂ、４５５ｃの端部が、導電膜４５
９の端部と重ならない。
【０１３７】
または、図６（Ｄ）に示すように、チャネル長方向の断面形状において、低抵抗領域４
５５ｂ、４５５ｃが、導電膜４５９、ここでは導電膜４５９ａと重なる領域を有する。該
領域をオーバーラップ領域という。即ち、上面形状において、低抵抗領域４５５ｂ、４５
５ｃの端部が、導電膜４５９ａと重なる。
【０１３８】
または、図６（Ｅ）に示すように、チャネル長方向の断面形状において、チャネル領域
４５５ａと低抵抗領域４５５ｂの間に低抵抗領域４５５ｆを有し、チャネル領域４５５ａ
と低抵抗領域４５５ｃの間に低抵抗領域４５５ｇを有する。不純物元素は、導電膜４５９
ａを通過して低抵抗領域４５５ｆ、４５５ｇに添加されるため、低抵抗領域４５５ｆ、４
５５ｇは、低抵抗領域４５５ｂ、４５５ｃより不純物元素の濃度が低く、抵抗率が高い。
なお、ここでは、低抵抗領域４５５ｆ、４５５ｇは、導電膜４５９ａと重なるが、導電膜
４５９ａ及び導電膜４５９ｂと重なってもよい。
【０１３９】
または、図７（Ａ）に示すように、チャネル長方向の断面形状において、導電膜４５９
ａの端部は、導電膜４５９ｂの端部より外側に位置し、且つ導電膜４５９ａがテーパー形
状であってもよい。即ち、絶縁膜４５７及び導電膜４５９ａが接する面と、導電膜４５９
ａの側面のなす角度が９０°未満、または５°以上４５°以下、また５°以上３０°以下
であってもよい。
【０１４０】
さらには、絶縁膜４５７の端部が、導電膜４５９ａの端部より外側に位置してもよい。
【０１４１】
さらには、絶縁膜４５７の側面は湾曲してしてもよい。
【０１４２】
さらには、絶縁膜４５７がテーパー形状であってもよい。即ち、酸化物半導体膜４５５
及び絶縁膜４５７が接する面と、絶縁膜４５７の側面のなす角度が９０°未満、好ましく
は３０°以上９０°未満であってもよい。
【０１４３】
図７（Ａ）に示す酸化物半導体膜４５５は、チャネル領域４５５ａと、チャネル領域４
５５ａを挟む低抵抗領域４５５ｆ、４５５ｇと、チャネル領域４５５ａと低抵抗領域４５
５ｆ、４５５ｇを挟む低抵抗領域４５５ｈ、４５５ｉと、チャネル領域４５５ａと、低抵
抗領域４５５ｆ、４５５ｇと、低抵抗領域４５５ｈ、４５５ｉを挟む低抵抗領域４５５ｂ
、４５５ｃとを有する。不純物元素は、絶縁膜４５７及び導電膜４５９ａを通過して低抵
抗領域４５５ｆ、４５５ｇ、４５５ｈ、４５５ｉに添加されるため、低抵抗領域４５５ｆ
、４５５ｇ、４５５ｈ、４５５ｉは、低抵抗領域４５５ｂ、４５５ｃより不純物元素の濃
度が低く、抵抗率が高い。
【０１４４】
図７（Ｂ）に示す酸化物半導体膜４５５は、チャネル領域４５５ａと、チャネル領域４
５５ａを挟む低抵抗領域４５５ｈ、４５５ｉと、チャネル領域４５５ａと低抵抗領域４５
５ｈ、４５５ｉを挟む低抵抗領域４５５ｂ、４５５ｃとを有する。不純物元素は、絶縁膜
４５７を通過して低抵抗領域４５５ｈ、４５５ｉに添加されるため、低抵抗領域４５５ｈ
、４５５ｉは、低抵抗領域４５５ｂ、４５５ｃより不純物元素の濃度が低く、抵抗率が高
い。
【０１４５】
なお、図７（Ａ）のチャネル長方向において、チャネル領域４５５ａは導電膜４５９ｂ
と重なり、低抵抗領域４５５ｆ、４５５ｇは、導電膜４５９ｂの外側に突出している導電
膜４５９ａと重なり、低抵抗領域４５５ｈ、４５５ｉは、導電膜４５９ａの外側に突出し
ている絶縁膜４５７と重なり、低抵抗領域４５５ｂ、４５５ｃは絶縁膜４５７の外側に突
出している。
【０１４６】
図７（Ａ）に示すように、酸化物半導体膜４５５が低抵抗領域４５５ｂ、４５５ｃより
、不純物元素の濃度が低く、抵抗率が高い低抵抗領域４５５ｆ、４５５ｇ、４５５ｈ、４
５５ｉを有することで、ドレイン領域の電界緩和が可能である。そのため、ドレイン領域
の電界に起因したトランジスタのしきい値電圧の変動などの劣化を低減することが可能で
ある。
【０１４７】
図２９（Ａ）に示すトランジスタは、チャネル領域４５５ａ及び低抵抗領域４５５ｂ、
４５５ｃを含む酸化物半導体膜４５５を有し、低抵抗領域４５５ｂ、４５５ｃは、チャネ
ル領域４５５ａより膜厚の小さい領域を有する。代表的には、低抵抗領域４５５ｂ、４５
５ｃは、チャネル領域４５５ａより厚さが０．１ｎｍ以上５ｎｍ以下小さい領域を有する
。
【０１４８】
図２９（Ｂ）に示すトランジスタは、酸化物半導体膜４５５に接する絶縁膜４５３、４
５７の少なくとも一方が多層構造である。例えば、絶縁膜４５３は、絶縁膜４５３ａ、及
び絶縁膜４５３ａ及び酸化物半導体膜４５５に接する絶縁膜４５３ｂを有する。また、絶
縁膜４５７は、酸化物半導体膜４５５に接する絶縁膜４５７ａ、及び絶縁膜４５７ａに接
する絶縁膜４５７ｂを有する。
【０１４９】
絶縁膜４５３ｂ、４５７ａは、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅｖ＿
ｏｓ）と伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に窒素酸化物の準位密度が低い酸
化物絶縁膜を用いて形成することができる。Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の
準位密度が低い酸化物絶縁膜として、窒素酸化物の放出量の少ない酸化窒化シリコン膜、
または窒素酸化物の放出量の少ない酸化窒化アルミニウム膜等を用いることができる。な
お、絶縁膜４５３ｂ、４５７ａは、平均膜厚が、０．１ｎｍ以上５０ｎｍ以下、または０
．５ｎｍ以上１０ｎｍ以下である。
【０１５０】
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤ
Ｓ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ））において、
窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放
出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニ
アの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃
以下の加熱処理による放出量とする。
【０１５１】
絶縁膜４５３ａ、４５７ｂは、加熱により酸素を放出する酸化物絶縁膜を用いて形成す
ることができる。なお、絶縁膜４５３ａ、４５７ｂは、平均膜厚が５ｎｍ以上１０００ｎ
ｍ以下、または１０ｎｍ以上５００ｎｍ以下である。
【０１５２】
加熱により酸素を放出する酸化物絶縁膜の代表例としては、酸化窒化シリコン膜、酸化
窒化アルミニウム膜等がある。
【０１５３】
窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ
２またはＮＯは、絶縁膜４５３及び絶縁膜４５７などに準位を形成する。当該準位は、酸
化物半導体膜４５５のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁
膜４５３、４５７及び酸化物半導体膜４５５の界面に拡散すると、当該準位が絶縁膜４５
３、４５７側において電子をトラップする場合がある。この結果、トラップされた電子が
、絶縁膜４５３、４５７及び酸化物半導体膜４５５界面近傍に留まるため、トランジスタ
のしきい値電圧をプラス方向にシフトさせてしまう。
【０１５４】
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜４５３
ａ、４５７ｂに含まれる窒素酸化物は、加熱処理において、絶縁膜４５３ｂ、４５７ａに
含まれるアンモニアと反応するため、絶縁膜４５３ａ、４５７ｂに含まれる窒素酸化物が
低減される。このため、絶縁膜４５３、４５７及び酸化物半導体膜４５５の界面において
、電子がトラップされにくい。
【０１５５】
絶縁膜４５３ｂ、４５７ａとして、Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密
度が低い酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減する
ことが可能であり、トランジスタの電気特性の変動を低減することができる。
【０１５６】
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の
加熱処理により、絶縁膜４５３、４５７は、１００Ｋ以下のＥＳＲで測定して得られたス
ペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．０
０１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の
第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅
、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定に
おいて約５ｍＴである。また、ｇ値が２．０３７以上２．０３９の第１のシグナル、ｇ値
が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６
６以下の第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満で
あり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３
未満である。
【０１５７】
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下
の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１
．９６４以上１．９６６以下の第３のシグナルは、二酸化窒素起因のシグナルに相当する
。即ち、ｇ値が２．０３７以上２．０３９の第１のシグナル、ｇ値が２．００１以上２．
００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナ
ルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる二酸化窒素の含有量が少
ないといえる。
【０１５８】
また、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の
加熱処理における、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、ＳＩＭＳ（Ｓｅｃ
ｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される窒素濃度が
６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
【０１５９】
基板温度が２２０℃以上、または２８０℃以上、または３５０℃以上であり、シラン及
び一酸化二窒素を用いたプラズマＣＶＤ法を用いて、窒素を含み、且つ欠陥量の少ない酸
化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
【０１６０】
図２９（Ｃ）に示すトランジスタは、酸化物半導体膜４５５、絶縁膜４５７、及び導電
膜４５９と、窒化物絶縁膜４６５との間に、絶縁膜４７５を有する。絶縁膜４７５は、図
２９（Ｂ）の絶縁膜４５３ｂ、４５７ａに示す、窒素を含み、且つ欠陥量の少ない酸化物
絶縁膜を用いて形成することができる。
【０１６１】
また、チャネル長方向の断面形状において、チャネル領域４５５ａ及び低抵抗領域４５
５ｂの間に低抵抗領域４５５ｆを有し、チャネル領域４５５ａ及び低抵抗領域４５５ｃの
間に低抵抗領域４５５ｇを有する。低抵抗領域４５５ｆ、４５５ｇは、低抵抗領域４５５
ｂ、４５５ｃより不純物元素の濃度が低く、抵抗率が高い。なお、ここでは、低抵抗領域
４５５ｆ、４５５ｇは、絶縁膜４５７及び導電膜４５９の側面に接する絶縁膜４７５と重
なる領域である。なお、低抵抗領域４５５ｆ、４５５ｇは、絶縁膜４５７及び導電膜４５
９と重なってもよい。
【０１６２】
図２９（Ｄ）に示すトランジスタは、絶縁膜４５７が、酸化物半導体膜４５５のチャネ
ル領域４５５ａに接するとともに、低抵抗領域４５５ｂ、４５５ｃに接する。また、絶縁
膜４５７は、チャネル領域４５５ａと接する領域と比較して、低抵抗領域４５５ｂ、４５
５ｃと接する領域の膜厚が薄く、代表的には、平均膜厚が、０．１ｎｍ以上５０ｎｍ以下
、または０．５ｎｍ以上１０ｎｍ以下である。この結果、絶縁膜４５７を介して、酸化物
半導体膜４５５に不純物元素を添加することが可能であると共に、窒化物絶縁膜４６５に
含まれる水素を、絶縁膜４５７を介して酸化物半導体膜４５５へ移動させることができる
。この結果、低抵抗領域４５５ｂ、４５５ｃを形成することができる。
【０１６３】
さらに、絶縁膜４５３を絶縁膜４５３ａ、４５３ｂの多層構造とし、加熱により酸素を
放出する酸化物絶縁膜を用いて絶縁膜４５３ａを形成し、窒素を含み、且つ欠陥量の少な
い酸化物絶縁膜を用いて絶縁膜４５３ｂを形成する。さらに、窒素を含み、且つ欠陥量の
少ない酸化物絶縁膜を用いて絶縁膜４５７を形成する。即ち、窒素を含み、且つ欠陥量の
少ない酸化物絶縁膜で、酸化物半導体膜４５５を覆うことができる。この結果、絶縁膜４
５３ａに含まれる酸素を、加熱処理により酸化物半導体膜４５５に移動させ、酸化物半導
体膜４５５のチャネル領域４５５ａに含まれる酸素欠損を低減しつつ、絶縁膜４５３ｂ、
４５７ａと、酸化物半導体膜４５５との界面におけるキャリアのトラップを低減すること
が可能である。この結果、トランジスタのしきい値電圧のシフトを低減することが可能で
あり、トランジスタの電気特性の変動を低減することができる。
【０１６４】
＜（１）．  ＶｏＨの形成しやすさ及び安定性＞
酸化物半導体膜（以下、ＩＧＺＯと示す。）が完全な結晶の場合、室温では、Ｈは、優
先的にａｂ面に沿って拡散する。また、４５０℃の加熱処理の際には、Ｈは、ａｂ面及び
ｃ軸方向それぞれに拡散する。そこで、ここでは、ＩＧＺＯに酸素欠損Ｖｏが存在する場
合、Ｈは酸素欠損Ｖｏ中に入りやすいか否かについて説明する。ここで、酸素欠損Ｖｏ中
にＨがある状態をＶｏＨと表記する。
【０１６５】
計算には、図３０に示すＩｎＧａＺｎＯ４結晶モデルを用いた。ここで、ＶｏＨ中のＨ
がＶｏから出ていき、酸素と結合する反応経路の活性化障壁（Ｅａ）を、ＮＥＢ（Ｎｕｄ
ｇｅｄ  Ｅｌａｓｔｉｃ  Ｂａｎｄ）法を用いて計算した。計算条件を表１に示す。
【０１６６】
【表１】
2020057808.tif 000003
【０１６７】
また、ＩｎＧａＺｎＯ４結晶モデルにおいて、酸素が結合する金属元素及びその数の違
いから、図３０に示すように酸素サイト１乃至酸素サイト４がある。ここでは、酸素欠損
Ｖｏを形成しやすい酸素サイト１及び酸素サイト２について計算を行った。
【０１６８】
はじめに、酸素欠損Ｖｏを形成しやすい酸素サイト１として、３個のＩｎと１個のＺｎ
と結合した酸素サイトについて計算を行った。
【０１６９】
初期状態のモデルを図３１（Ａ）に示し、最終状態のモデルを図３１（Ｂ）に示す。ま
た、初期状態及び最終状態において、算出した活性化障壁（Ｅａ）を図３２に示す。なお
、ここでの初期状態とは、酸素欠損Ｖｏ中にＨがある状態（ＶｏＨ）であり、最終状態と
は、酸素欠損Ｖｏと、１個のＧａ及び２個のＺｎと結合した酸素とＨとが結合した状態（
Ｈ−Ｏ）を有する構造である。
【０１７０】
計算の結果、酸素欠損Ｖｏ中のＨが他のＯと結合するには約１．５２ｅＶのエネルギー
が必要であるのに対して、Ｏと結合したＨが酸素欠損Ｖｏ中に入るには約０．４６ｅＶの
エネルギーが必要であった。
【０１７１】
ここで、計算により得られた活性化障壁（Ｅａ）と数式１より、反応頻度（Γ）を算出
した。なお、数式１において、ｋＢはボルツマン定数であり、Ｔは絶対温度である。
【０１７２】
【数１】
2020057808.tif 000004
【０１７３】
頻度因子ν＝１０１３［１／ｓｅｃ］と仮定して３５０℃における反応頻度を算出した
。図３１（Ａ）に示すモデルから図３１（Ｂ）に示すモデルへＨが移動する頻度は５．５
２×１００［１／ｓｅｃ］であった。また、図３１（Ｂ）に示すモデルから図３１（Ａ）
に示すモデルへＨが移動する頻度は１．８２×１０９［１／ｓｅｃ］であった。このこと
から、ＩＧＺＯ中を拡散するＨは、近くに酸素欠損ＶｏがあるとＶｏＨを形成しやすく、
一旦ＶｏＨを形成すると酸素欠損Ｖｏから放出されにくいと考えられる。
【０１７４】
次に、酸素欠損Ｖｏを形成しやすい酸素サイト２として、１個のＧａと２個のＺｎと結
合した酸素サイトについて計算を行った。
【０１７５】
初期状態のモデルを図３３（Ａ）に示し、最終状態のモデルを図３３（Ｂ）に示す。ま
た、初期状態及び最終状態において、算出した活性化障壁（Ｅａ）を図３４に示す。なお
、ここでの初期状態とは、酸素欠損Ｖｏ中にＨがある状態（ＶｏＨ）であり、最終状態と
は、酸素欠損Ｖｏと、１個のＧａ及び２個のＺｎと結合した酸素とＨとが結合した状態（
Ｈ−Ｏ）を有する構造である。
【０１７６】
計算の結果、酸素欠損Ｖｏ中のＨが他のＯと結合するには約１．７５ｅＶのエネルギー
が必要であるのに対して、Ｏと結合したＨが酸素欠損Ｖｏ中に入るには約０．３５ｅＶの
エネルギーが必要であった。
【０１７７】
また、計算により得られた活性化障壁（Ｅａ）と上記の数式１より、反応頻度（Γ）を
算出した。
【０１７８】
頻度因子ν＝１０１３［１／ｓｅｃ］と仮定して３５０℃における反応頻度を算出した
。図３３（Ａ）に示すモデルから図３３（Ｂ）に示すモデルへＨが移動する頻度は７．５
３×１０−２［１／ｓｅｃ］であった。また、図３３（Ｂ）に示すモデルから図３３（Ａ
）に示すモデルへＨが移動する頻度は１．４４×１０１０［１／ｓｅｃ］であった。この
ことから、一旦ＶｏＨを形成すると酸素欠損ＶｏからＨは放出されにくいと考えられる。
【０１７９】
以上のことから、アニール時にＩＧＺＯ中のＨは拡散し易く、酸素欠損Ｖｏがある場合
は酸素欠損Ｖｏの中に入ってＶｏＨとなりやすいことが分かった。
【０１８０】
＜（２）．  ＶｏＨの遷移レベル＞
ＩＧＺＯ中において酸素欠損ＶｏとＨが存在する場合、＜（１）．  ＶｏＨの形成しや
すさ及び安定性＞で示した、ＮＥＢ法を用いた計算より、酸素欠損ＶｏとＨはＶｏＨを形
成しやすく、さらにＶｏＨは安定であると考えられる。そこで、ＶｏＨがキャリアトラッ
プに関与するかを調べるため、ＶｏＨの遷移レベルの算出を行った。
【０１８１】
計算にはＩｎＧａＺｎＯ４結晶モデル（１１２原子）を用いた。図３０に示す酸素サイ
ト１及び酸素サイト２に対してＶｏＨモデルを作成し、遷移レベルの算出を行った。計算
条件を表２に示す。
【０１８２】
【表２】
2020057808.tif 000005
【０１８３】
実験値に近いバンドギャップが出るよう、交換項の混合比を調整したことで、欠陥のな
いＩｎＧａＺｎＯ４結晶モデルのバンドギャップは３．０８ｅＶとなり、実験値の３．１
５ｅＶと近い結果となった。
【０１８４】
欠陥Ｄをもつモデルの遷移レベル（ε（ｑ／ｑ’））は、以下の数式２により算出され
る。なお、ΔＥ（Ｄｑ）は欠陥Ｄの電荷ｑにおける形成エネルギーであり、数式３より算
出される。
【０１８５】
【数２】
2020057808.tif 000006
【０１８６】
【数３】
2020057808.tif 000007
【０１８７】
数式２及び数式３において、Ｅｔｏｔ（Ｄｑ）は欠陥Ｄを含むモデルの電荷ｑにおける
全エネルギー、Ｅｔｏｔ（ｂｕｌｋ）は欠陥のないモデル（完全結晶）の全エネルギー、
Δｎｉは欠陥に関する原子ｉの増減数、μｉは原子ｉの化学ポテンシャル、εＶＢＭは欠
陥のないモデルにおける価電子帯上端のエネルギー、ΔＶｑは静電ポテンシャルに関する
補正項、ＥＦはフェルミエネルギーである。
【０１８８】
算出したＶｏＨの遷移レベルを図３５に示す。図３５中の数値は伝導帯下端からの深さ
である。図３５より、酸素サイト１に対するＶｏＨの遷移レベルは伝導帯下端の下０．０
５ｅＶに存在し、酸素サイト２に対するＶｏＨの遷移レベルは伝導帯下端の下０．１１ｅ
Ｖに存在するため、それぞれのＶｏＨは電子トラップに関与すると考えられる。すなわち
、ＶｏＨはドナーとして振る舞うことが明らかになった。また、ＶｏＨを有するＩＧＺＯ
は導電性を有することが明らかになった。
【０１８９】
＜バンド構造＞
以下では、上述したトランジスタの任意断面におけるバンド構造について説明する。
【０１９０】
図１８（Ａ）は、本発明の一態様に係る半導体装置であるトランジスタの断面図である
。
【０１９１】
図１８（Ａ）に示すトランジスタは、図１に示すトランジスタ１５０と同様のものであ
る。
【０１９２】
図１８（Ｂ）に、図１８（Ａ）に示すトランジスタのチャネル形成領域を含むＡ−Ａ’
断面におけるバンド構造を示す。なお、チャネル形成領域１０６ａを含む酸化物半導体は
チャネル形成領域１０６ｂを含む酸化物半導体よりもエネルギーギャップが少し大きいと
する。また、絶縁膜１０２ａ、絶縁膜１０２ｂ及びゲート絶縁膜１１２ａは、チャネル形
成領域１０６ａを含む酸化物半導体及びチャネル形成領域１０６ｂを含む酸化物半導体よ
りも十分にエネルギーギャップが大きいとする。また、チャネル形成領域１０６ａを含む
酸化物半導体、チャネル形成領域１０６ｂを含む酸化物半導体、絶縁膜１０２ａ、絶縁膜
１０２ｂ及びゲート絶縁膜１１２ａのフェルミ準位（Ｅｆと表記する。）は、それぞれの
真性フェルミ準位（Ｅｉと表記する。）の位置とする。また、ゲート電極１０４ａ及びゲ
ート電極１１４ａの仕事関数は、該フェルミ準位と同じ位置とする。
【０１９３】
ゲート電圧をトランジスタのしきい値電圧以上としたとき、チャネル形成領域１０６ａ
を含む酸化物半導体とチャネル形成領域１０６ｂを含む酸化物半導体との間の伝導帯下端
のエネルギーの差により、電子はチャネル形成領域１０６ａを含む酸化物半導体を優先的
に流れる。即ち、チャネル形成領域１０６ａを含む酸化物半導体に電子が埋め込まれると
推定することができる。なお、伝導帯下端のエネルギーをＥｃと表記し、価電子帯上端の
エネルギーをＥｖと表記する。
【０１９４】
したがって、本発明の一態様に係る半導体装置であるトランジスタは、電子の埋め込み
によって界面散乱の影響が低減されている。そのため、本発明の一態様に係る半導体装置
であるトランジスタは、チャネル抵抗が小さい。
【０１９５】
次に、図１８（Ｃ）に、トランジスタのソース領域またはドレイン領域を含むＢ−Ｂ’
断面におけるバンド構造を示す。なお、低抵抗領域１０７ａ１、低抵抗領域１０７ｂ１、
低抵抗領域１０７ａ２及び低抵抗領域１０７ｂ２は、縮退状態とする。また、低抵抗領域
１０７ｂ１において、チャネル形成領域１０６ａを含む酸化物半導体のフェルミ準位は伝
導帯下端のエネルギーと同程度とする。また、低抵抗領域１０７ｂ２において、チャネル
形成領域１０６ｂを含む酸化物半導体のフェルミ準位は伝導帯下端のエネルギーと同程度
とする。低抵抗領域１０７ａ１及び低抵抗領域１０７ａ２も同様である。
【０１９６】
このとき、ドレイン電極１１６ｂと、低抵抗領域１０７ｂ２と、はエネルギー障壁が十
分小さいため、オーミック接触となる。また、低抵抗領域１０７ｂ２と、低抵抗領域１０
７ｂ１と、はオーミック接触となる。同様に、ソース電極１１６ａと、低抵抗領域１０７
ａ２と、はエネルギー障壁が十分小さいため、オーミック接触となる。また、低抵抗領域
１０７ａ２と、低抵抗領域１０７ａ１と、はオーミック接触となる。したがって、ソース
電極１１６ａ及びドレイン電極１１６ｂと、チャネル形成領域１０６ａを含む酸化物半導
体及びチャネル形成領域１０６ｂを含む酸化物半導体と、の間で電子の授受がスムーズに
行われることがわかる。
【０１９７】
以上に示したように、本発明の一態様に係る半導体装置であるトランジスタは、ソース
電極及びドレイン電極と、チャネル形成領域と、の間の電子の授受がスムーズに行われ、
かつチャネル抵抗の小さいトランジスタである。即ち、優れたスイッチング特性を有する
トランジスタであることがわかる。
【０１９８】
また、図４２に示すトランジスタのように酸化物半導体膜が３層であるトランジスタ構
成のバンド構造、図１に示すトランジスタのように酸化物半導体膜が２層である構成のバ
ンド構造について説明する。なお、図４３（Ａ）は、図４２に示すトランジスタのバンド
構造であり、図４３（Ｂ）は、図１に示すトランジスタ１５０のバンド構造であり、それ
ぞれ理解を容易にするため、絶縁膜１０２、第１の領域１０６及びゲート絶縁膜１１２ａ
の伝導帯下端のエネルギー（Ｅｃ）を示す。
【０１９９】
図４３（Ａ）に示すように、チャネル形成領域１０６ａ、チャネル形成領域１０６ｂ、
及びチャネル形成領域１０６ｃにおいて、伝導帯下端のエネルギーが連続的に変化する。
これは、チャネル形成領域１０６ａ、チャネル形成領域１０６ｂ、及びチャネル形成領域
１０６ｃを構成する元素が共通することにより、酸素が相互に拡散しやすい点からも理解
される。したがって、チャネル形成領域１０６ａ、チャネル形成領域１０６ｂ、及びチャ
ネル形成領域１０６ｃは組成が異なる膜の積層体ではあるが、物性的に連続であるという
こともできる。
【０２００】
主成分を共通として積層された酸化物半導体膜は、各層を単に積層するのではなく連続
接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸
（Ｕ  Ｓｈａｐｅ  Ｗｅｌｌ）構造）が形成されるように作製する。すなわち、各層の界
面に酸化物半導体にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリ
アの流れを阻害する不純物が存在しないように積層構造を形成する。仮に、積層された酸
化物半導体膜の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界
面でキャリアがトラップあるいは再結合により消滅してしまう。
【０２０１】
なお、図４３（Ａ）では、チャネル形成領域１０６ｂとチャネル形成領域１０６ｃのＥ
ｃが同様である場合について示したが、それぞれが異なっていてもよい。
【０２０２】
図４３（Ａ）より、チャネル形成領域１０６ａがウェル（井戸）となり、トランジスタ
において、チャネルがチャネル形成領域１０６ａに形成されることがわかる。なお、チャ
ネル形成領域１０６ａ、チャネル形成領域１０６ｂ、及びチャネル形成領域１０６ｃは伝
導帯下端のエネルギーが連続的に変化するため、Ｕ字型の井戸構造のチャネルを埋め込み
チャネルということもできる。
【０２０３】
また、図４３（Ｂ）に示すように、チャネル形成領域１０６ａ、チャネル形成領域１０
６ｂにおいて、伝導帯下端のエネルギーが連続的に変化してもよい。
【０２０４】
図４３（Ｂ）より、チャネル形成領域１０６ａがウェル（井戸）となり、トランジスタ
において、チャネルがチャネル形成領域１０６ａに形成されることがわかる。
【０２０５】
図４２に示すトランジスタは、チャネル形成領域１０６ａを構成する金属元素を一種以
上含んでいるチャネル形成領域１０６ｂ及びチャネル形成領域１０６ｃを有しているため
、チャネル形成領域１０６ａとチャネル形成領域１０６ｃとの界面、及びチャネル形成領
域１０６ａとチャネル形成領域１０６ｂとの界面に界面準位を形成しにくくなる。よって
、チャネル形成領域１０６ｂ及びチャネル形成領域１０６ｃを設けることにより、トラン
ジスタのしきい値電圧などの電気特性のばらつきや変動を低減することができる。
【０２０６】
図１に示すトランジスタは、チャネル形成領域１０６ａを構成する金属元素を一種以上
含んでいるチャネル形成領域１０６ｂを有しているため、チャネル形成領域１０６ａとチ
ャネル形成領域１０６ｂとの界面に界面準位を形成しにくくなる。よって、チャネル形成
領域１０６ｂを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつ
きや変動を低減することができる。
【０２０７】
＜半導体装置の作製方法＞
次に、図１に示すトランジスタ１５０及び容量素子１６０の作製方法について、図８乃
至図１７を用いて説明する。
【０２０８】
トランジスタ１５０及び容量素子１６０を構成する膜（絶縁膜、酸化物半導体膜、導電
膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー
堆積（ＰＬＤ）法を用いて形成することができる。あるいは、塗布法や印刷法で形成する
ことができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶ
Ｄ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ（有
機金属化学堆積）法やＡＬＤ（原子層成膜）法を使ってもよい。
【０２０９】
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチ
ャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズ
マダメージにより欠陥が生成されることが無いという利点を有する。
【０２１０】
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば
、それぞれのスイッチングバルブ（高速バルブともよぶ。）を切り替えて２種類以上の原
料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガ
スと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の
原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリ
アガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。
また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第
２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層
を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子
層上に積層されて薄膜が形成される。
【０２１１】
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆
性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数に
よって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを
作製する場合に適している。
【０２１２】
まず、基板１００上に絶縁膜１０１を形成し、絶縁膜１０１上にゲート電極１０４ａ及
び下部電極１０４ｂを形成する（図８参照）。
【０２１３】
ゲート電極１０４ａ及び下部電極１０４ｂは、スパッタリング法、真空蒸着法、パルス
レーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、上記形
成方法の代わりに、電解メッキ法、印刷法、インクジェット法等でゲート電極１０４ａ及
び下部電極１０４ｂを形成してもよい。
【０２１４】
次に、絶縁膜１０１、ゲート電極１０４ａ及び下部電極１０４ｂ上に絶縁膜１０２ａ及
び絶縁膜１３２の積層を形成する（図９参照）。
【０２１５】
絶縁膜１０２ａ及び絶縁膜１３２は、スパッタリング法、ＣＶＤ法、蒸着法、パルスレ
ーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、
絶縁膜１３２の材料等は、絶縁膜１０２ｂを援用することができる。
【０２１６】
次に、絶縁膜１３２上に酸素の脱離を抑制する脱離抑制膜１１３を形成する。次に、脱
離抑制膜１１３を介して絶縁膜１３２に酸素１４０を添加する（図１０参照）。
【０２１７】
脱離抑制膜１１３は、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケ
ル、鉄、コバルト、タングステンから選ばれた金属元素、上述した金属元素を成分とする
合金、上述した金属元素を組み合わせた合金、上述した金属元素を有する金属窒化物、上
述した金属元素を有する金属酸化物、上述した金属元素を有する金属窒化酸化物等の導電
性を有する材料を用いて形成する。
【０２１８】
脱離抑制膜１１３の厚さは、０．１ｎｍ以上１０ｎｍ以下とすることができる。
【０２１９】
脱離抑制膜１１３を介して絶縁膜１３２に酸素１４０を添加する方法としては、イオン
ドーピング法、イオン注入法、プラズマ処理法等がある。絶縁膜１３２上に脱離抑制膜１
１３を設けて酸素を添加することで、脱離抑制膜１１３が絶縁膜１３２から酸素が脱離す
ることを抑制する保護膜として機能する。このため、絶縁膜１３２により多くの酸素を添
加することができる。
【０２２０】
また、プラズマ処理で酸素の導入を行う場合、マイクロ波で酸素を励起し、高密度な酸
素プラズマを発生させることで、絶縁膜１３２への酸素導入量を増加させることができる
。
【０２２１】
次に、脱離抑制膜１１３を除去することで、酸素が添加された絶縁膜１３２を形成する
ことができる（図１１参照）。
【０２２２】
また、絶縁膜１３２は、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（
ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１３２
を形成した後、該絶縁膜に酸素を添加してもよい。絶縁膜に添加する酸素としては、酸素
ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法として
は、イオンドーピング法、イオン注入法、プラズマ処理法等がある。
【０２２３】
また、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上
２８０℃以下、または２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して
処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、または１００Ｐａ以上２００Ｐ
ａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下
、または０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件に
より、加熱処理により酸素を放出することが可能な酸化シリコン膜または酸化窒化シリコ
ン膜を絶縁膜１３２として形成することができる。
【０２２４】
次に、絶縁膜１３２上にリソグラフィ工程によりマスクを形成した後、該マスクを用い
て下部電極１０４ｂと互いに重なる絶縁膜１３２の一部をエッチングすることで、絶縁膜
１０２ｂを形成する。
【０２２５】
次に、絶縁膜１０２ｂ上に酸化物半導体膜１２６ａ及び酸化物半導体膜１２６ｂの積層
を含む酸化物半導体膜１２６を形成する（図１２参照）。
【０２２６】
酸化物半導体膜１２６の形成方法について以下に説明する。絶縁膜１０２ｂ上にスパッ
タリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等
により酸化物半導体膜１２６ａ及び酸化物半導体膜１２６ｂとなる酸化物半導体膜を形成
する。次に、酸化物半導体膜上にリソグラフィ工程によりマスクを形成した後、該マスク
を用いて酸化物半導体膜の一部をエッチングすることで、図１２に示すように、酸化物半
導体膜１２６を形成することができる。この後、マスクを除去する。なお、酸化物半導体
膜の一部をエッチングして酸化物半導体膜１２６を形成した後、加熱処理を行ってもよい
。
【０２２７】
また、酸化物半導体膜１２６として印刷法を用いることで、素子分離された酸化物半導
体膜１２６を直接形成することができる。
【０２２８】
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源
装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。なお
、ＡＣ電源装置またはＤＣ電源装置を用いることで、ＣＡＡＣ−ＯＳ膜を形成することが
可能である。また、ＲＦ電源装置を用いたスパッタリング法で酸化物半導体膜を形成する
よりも、ＡＣ電源装置またはＤＣ電源装置を用いたスパッタリング法で酸化物半導体膜を
形成した方が、膜厚の分布、膜組成の分布、または結晶性の分布が均一となるため好まし
い。
【０２２９】
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合
ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス
比を高めることが好ましい。
【０２３０】
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい
。
【０２３１】
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板
温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以
上３５０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ−ＯＳ膜を形成する
ことができる。また、基板温度を２５℃以上１５０℃未満とすることで、微結晶酸化物半
導体膜を形成することができる。
【０２３２】
また、後述するＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ま
しい。
【０２３３】
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、または−１００℃以下である成膜ガスを用いる。
【０２３４】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、または１００体積
％とする。
【０２３５】
また、酸化物半導体膜を形成した後、加熱処理を行い、酸化物半導体膜の脱水素化また
は脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、
または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下とする。
【０２３６】
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または
窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲
気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれな
いことが好ましい。処理時間は３分以上２４時間以下とする。
【０２３７】
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
【０２３８】
酸化物半導体膜を加熱しながら成膜することで、さらには酸化物半導体膜を形成した後
、加熱処理を行うことで、酸化物半導体膜において、二次イオン質量分析法により得られ
る水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃ
ｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ
３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／
ｃｍ３以下とすることができる。
【０２３９】
ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ＞０）
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ
２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形
成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。な
お、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ２層
やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形
成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングしたＨ２Ｏガス
を用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）
３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガス
にかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用い
てもよい。
【０２４０】
ここでは、スパッタリング法により、厚さ３５ｎｍの酸化物半導体膜を形成した後、加
熱処理を行い、絶縁膜１０２ｂに含まれる酸素を酸化物半導体膜に移動させる。次に、当
該酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングする
ことで、酸化物半導体膜１２６を形成する。
【０２４１】
なお、加熱処理は、３５０℃より高く６５０℃以下、または４５０℃以上６００℃以下
で行うことで、水素、水等の含有量が低減された酸化物半導体膜を得ることが可能である
。すなわち、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を形成することがで
きる。
【０２４２】
次に、酸化物半導体膜１２６及び絶縁膜１０２ａ上に絶縁膜及び２層の導電膜を形成し
、該２層の導電膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて２
層の導電膜及び絶縁膜の一部をエッチングすることで、ゲート電極１１４ａ、上部電極１
１４ｂ、ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂを形成する（図１３参照）。
【０２４３】
ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとなる絶縁膜は、スパッタリング法、ＣＶＤ
法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等で形成する。ゲート電
極１１４ａ及び上部電極１１４ｂとなる２層の導電膜は、スパッタリング法、真空蒸着法
、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等で形成する。該２層の導電膜は、上記
形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
【０２４４】
また、ＡＬＤを利用する成膜装置により２層の導電膜としてタングステン膜を成膜する
ことができる。この場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タ
ングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜
を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
【０２４５】
なお、図示しないが、ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとなる絶縁膜を成膜後
、該絶縁膜及び絶縁膜１０２に開口を設け、該開口を介してゲート電極１１４ａ及び上部
電極１１４ｂとなる２層の導電膜を成膜・エッチングしてゲート電極１０４ａ及びゲート
電極１１４ａを電気的に接続してもよい。
【０２４６】
次に、図１３に示すように、ゲート電極１１４ａをマスクとして、酸化物半導体膜１２
６に不純物元素１４２を添加する。この結果、酸化物半導体膜においてゲート電極１１４
ａに覆われていない領域に不純物元素が添加される。なお、不純物元素１４２の添加によ
るダメージを受けた酸化物半導体膜には、欠陥、代表的には酸素欠損が形成され、酸素欠
損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近
傍にドナー準位が形成され、第１の領域１０６、第１の領域１０６を挟む一対の第２の領
域１０７ａ、１０７ｂが形成される（図１４参照）。なお、第１の領域１０６は、不純物
元素が添加されない領域であり、高純度真性にすることができる。
【０２４７】
不純物元素１４２の添加方法としては、イオンドーピング法、イオン注入法、プラズマ
処理法等がある。
【０２４８】
不純物元素１４２の添加は、加速電圧、ドーズ量などの注入条件等を適宜設定して制御
すればよい。例えば、イオン注入法でアルゴンの添加を行う場合、加速電圧１０ｋＶ、ド
ーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とすれば
よく、例えば、１×１０１４ｉｏｎｓ／ｃｍ２とすればよい。また、イオン注入法でリン
イオンの添加を行う場合、加速電圧３０ｋＶ、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２
以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１５ｉｏｎｓ／
ｃｍ２とすればよい。
【０２４９】
なお、不純物元素１４２の代わりに、酸化物半導体膜１２６に紫外線等を照射して、酸
化物半導体膜１２６に酸素欠損を形成してもよい。または、酸化物半導体膜１２６にレー
ザ光を照射して、酸化物半導体膜１２６に酸素欠損を形成してもよい。
【０２５０】
次に、絶縁膜１３８及び絶縁膜１４８を形成する（図１５参照）。絶縁膜１３８及び絶
縁膜１４８の作製方法等は、絶縁膜１０２ａ、絶縁膜１３２等の作製方法等を援用するこ
とができる。
【０２５１】
次に、絶縁膜１４８上にリソグラフィ工程によりマスクを形成した後、絶縁膜１３８及
び絶縁膜１４８の一部をエッチングして、一対の第２の領域１０７ａ、１０７ｂの一部を
露出する２つの開口を形成する。また、絶縁膜１０８及び絶縁膜１１８が同時に形成され
る（図１６参照）。
【０２５２】
次に、絶縁膜１１８、一対の第２の領域１０７ａ、１０７ｂ上に２層の導電膜を形成し
、該２層の導電膜の上側の導電膜上にリソグラフィ工程によりマスクを形成した後、該２
層の導電膜の一部をエッチングしてソース電極１１６ａ及びドレイン電極１１６ｂを形成
する（図１７参照）。
【０２５３】
次に、絶縁膜１１８、ソース電極１１６ａ及びドレイン電極１１６ｂ上に絶縁膜１２８
を形成する。
【０２５４】
以上の工程により、トランジスタ１５０及び容量素子１６０を同時に形成することがで
きる。
【０２５５】
また、以下では、本発明の一態様に係る半導体装置の、各配線の接続などについて説明
する。
【０２５６】
図１９（Ａ）に示すように、トランジスタ１５０のバックゲート電極として機能するゲ
ート電極１０４ａと同一工程で形成される配線２０４（導電膜２０４ａ及び導電膜２０４
ｂの積層）上に形成された絶縁膜１０２及びゲート絶縁膜１１２ａとなる絶縁膜の積層上
にリソグラフィ工程によりマスクを形成した後、該マスクを用いて該絶縁層の積層の一部
をエッチングして配線２０４に達する開口を設ける。該開口を介してトランジスタ１５０
のゲート電極１１４ａとなる導電膜を成膜し、該導電膜上にリソグラフィ工程によりマス
クを形成した後、該マスクを用いて該導電膜及びゲート絶縁膜１１２ａとなる絶縁膜の一
部をエッチングして配線２１４（導電膜２１４ａ及び導電膜２１４ｂの積層）及び絶縁膜
２１２を形成する。さらに配線２１４上に絶縁膜１０８及び絶縁膜１１８を成膜し、絶縁
膜１１８上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて絶縁膜１０
８及び絶縁膜１１８の一部をエッチングして配線２１４に達する開口を設ける。該開口を
介してトランジスタ１５０のソース電極またはドレイン電極となる導電膜を成膜し、該導
電膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて該導電膜の一部
をエッチングして配線２１６（導電膜２１６ａ及び導電膜２１６ｂの積層）を形成する。
以上の工程を経ることで図１９（Ａ）に示すような配線２０４が配線２１４を介して配線
２１６と電気的に接続する部分を有していてもよい。なお、該絶縁層の積層上にリソグラ
フィ工程によりマスクを形成した後、該マスクを用いて絶縁膜１０２ｂ及びゲート絶縁膜
１１２ａとなる絶縁膜の一部をエッチングした後、絶縁膜１０２ａ、絶縁膜１０２ｂ及び
ゲート絶縁膜１１２ａとなる絶縁膜上にリソグラフィ工程によりマスクを形成した後、該
マスクを用いて絶縁膜１０２ａの一部をエッチングして配線２０４に達する開口を設けて
もよい。
【０２５７】
なお、配線２０４の上層（導電膜２０４ｂ）及び配線２１６の上層（導電膜２１６ｂ）
は、銅、アルミニウム等の低抵抗な導電性材料を用いることが好ましい。このような低抵
抗な導電性材料を用いることで、信号遅延を低減することができる。
【０２５８】
また、図１９（Ｂ）に示すように配線２１４が前述した工程によって絶縁膜１０８及び
絶縁膜１１８に設けられた開口を介して配線２１６と電気的に接続する部分や図１９（Ｃ
）に示すように配線２０４が前述した工程によって該絶縁層の積層に設けられた開口を介
して配線２１４と電気的に接続する部分を有していてもよい。なお、図１２と図１３の間
で説明したゲート電極１０４ａ及びゲート電極１１４ａを電気的に接続する方法は、図１
９（Ｃ）の接続方法を援用することができる。
【０２５９】
また、本実施の形態では、配線２１４を該絶縁層の積層に設けられた開口を介して配線
２０４と電気的に接続させ、配線２０４と配線２１６が交差するように構成されているた
め、図１９（Ｄ）に示すように配線２０４及び配線２１６の間には絶縁膜１０２、絶縁膜
１０８及び絶縁膜１１８を有していることにより、配線が交差する部分における寄生容量
を低減することができる。この結果、該寄生容量による信号遅延を低減することができる
。
【０２６０】
なお、本実施の形態において、チャネルなどにおいて、酸化物半導体膜を用いた場合の
例を示したが、本発明の実施形態の一態様は、これに限定されない。例えば、チャネルや
その近傍、ソース領域、ドレイン領域などにおいて、場合によっては、または、状況に応
じて、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、
ＧａＡｓ（ガリウムヒ素）、などを有する材料で形成してもよい。
【０２６１】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
【０２６２】
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体の構造につい
て説明する。
【０２６３】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ  ｌ
ｉｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
【０２６４】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−
ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
【０２６５】
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であ
って不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距
離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
【０２６６】
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅ
ｔｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でな
い（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化
物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ  ＯＳは、微小な領域において周
期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため
、物性的には非晶質酸化物半導体に近いといえる。
【０２６７】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０２６８】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一つである。
【０２６９】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒ
ｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高
分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一
方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーと
もいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に
起因する電子移動度の低下が起こりにくいといえる。
【０２７０】
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２０（Ａ）に
、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。
高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏ
ｎ  Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を
、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、
日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行う
ことができる。
【０２７１】
図２０（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２０（Ｂ）に示す
。図２０（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認でき
る。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）
または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０２７２】
図２０（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２０（Ｃ
）は、特徴的な原子配列を、補助線で示したものである。図２０（Ｂ）および図２０（Ｃ
）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレッ
トとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。
したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともでき
る。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒ
ｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０２７３】
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板６１２０上のＣＡＡＣ−ＯＳのペレ
ット６１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造
となる（図２０（Ｄ）参照。）。図２０（Ｃ）で観察されたペレットとペレットとの間で
傾きが生じている箇所は、図２０（Ｄ）に示す領域６１６１に相当する。
【０２７４】
また、図２１（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣ
ｓ補正高分解能ＴＥＭ像を示す。図２１（Ａ）の領域（１）、領域（２）および領域（３
）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２１（Ｂ）、図２１（Ｃ）および
図２１（Ｄ）に示す。図２１（Ｂ）、図２１（Ｃ）および図２１（Ｄ）より、ペレットは
、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しか
しながら、異なるペレット間で、金属原子の配列に規則性は見られない。
【０２７５】
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣ
ＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−Ｏ
Ｓに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２２（Ａ）に示すよ
うに回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａ
ＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向
性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０２７６】
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれること
を示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造
解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
【０２７７】
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５
６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析
（φスキャン）を行っても、図２２（Ｂ）に示すように明瞭なピークは現れない。これに
対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφ
スキャンした場合、図２２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属される
ピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは
、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０２７８】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍ
の電子線を入射させると、図２３（Ａ）に示すような回折パターン（制限視野透過電子回
折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４
の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に
略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプロー
ブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２３（Ｂ）に示す。図２
３（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても
、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる
。なお、図２３（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面お
よび（１００）面などに起因すると考えられる。また、図２３（Ｂ）における第２リング
は（１１０）面などに起因すると考えられる。
【０２７９】
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の
結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をす
るとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０２８０】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
【０２８１】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合が
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップと
なる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０２８２】
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体で
ある。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、
さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリ
ア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性また
は実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠
陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０２８３】
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０２８４】
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明
確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は
、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。な
お、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸
化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界
を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレット
と起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと
呼ぶ場合がある。
【０２８５】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペ
レット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導
体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径の
Ｘ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは
検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０
ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが
観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプ
ローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、
ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高
い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測され
る場合がある。
【０２８６】
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ
−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌ
ｓ）を有する酸化物半導体と呼ぶこともできる。
【０２８７】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０２８８】
＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
【０２８９】
ａ−ｌｉｋｅ  ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、
高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認
することのできない領域と、を有する。
【０２９０】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ  ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
【０２９１】
電子照射を行う試料として、ａ−ｌｉｋｅ  ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ
（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いず
れの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０２９２】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有することがわかる。
【０２９３】
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば
、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層
を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。こ
れらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度
であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞
の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と
見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０２９４】
図２４は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例であ
る。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２４より、ａ−ｌｉ
ｋｅ  ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体
的には、図２４中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程
度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎ
ｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−Ｏ
ＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−
／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、
図２４中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳお
よびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度
であることがわかる。
【０２９５】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとん
ど見られないことがわかる。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−
ＯＳと比べて、不安定な構造であることがわかる。
【０２９６】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比
べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結
晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡ
Ｃ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結
晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
【０２９７】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ
３未満となる。
【０２９８】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異な
る単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積も
ることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わ
せる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少な
い種類の単結晶を組み合わせて見積もることが好ましい。
【０２９９】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ
、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０３００】
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
【０３０１】
（実施の形態３）
本実施の形態では、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳの成膜モデルについて説明する。
【０３０２】
図４６（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成
膜室内の模式図である。
【０３０３】
ターゲット６３０は、バッキングプレート上に接着されている。ターゲット６３０およ
びバッキングプレート下には、複数のマグネットが配置される。該複数のマグネットによ
って、ターゲット６３０上には磁場が生じている。マグネットの磁場を利用して成膜速度
を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
【０３０４】
ターゲット６３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。な
お、劈開面の詳細については後述する。
【０３０５】
基板６２０は、ターゲット６３０と向かい合うように配置しており、その距離ｄ（ター
ゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましく
は０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素
、アルゴン、または酸素を５０体積％以上の割合で含む混合ガス）で満たされ、０．０１
Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで
、ターゲット６３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認
される。なお、ターゲット６３０上の磁場によって、高密度プラズマ領域が形成される。
高密度プラズマ領域では、成膜ガスがイオン化することで、イオン６０１が生じる。イオ
ン６０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などであ
る。
【０３０６】
イオン６０１は、電界によってターゲット６３０側に加速され、やがてターゲット６３
０と衝突する。このとき、劈開面から平板状又はペレット状のスパッタ粒子であるペレッ
ト６００ａおよびペレット６００ｂが剥離し、叩き出される。なお、ペレット６００ａお
よびペレット６００ｂは、イオン６０１の衝突の衝撃によって、構造に歪みが生じる場合
がある。
【０３０７】
ペレット６００ａは、三角形、例えば正三角形の平面を有する平板状又はペレット状の
スパッタ粒子である。また、ペレット６００ｂは、六角形、例えば正六角形の平面を有す
る平板状又はペレット状のスパッタ粒子である。なお、ペレット６００ａおよびペレット
６００ｂなどの平板状又はペレット状のスパッタ粒子を総称してペレット６００と呼ぶ。
ペレット６００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が２個
以上６個以下合わさった形状となる場合がある。例えば、三角形（正三角形）が２個合わ
さった四角形（ひし形）となる場合もある。
【０３０８】
ペレット６００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、
ペレット６００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのない
ペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。
【０３０９】
ペレット６００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正
に帯電する場合がある。ペレット６００は、側面に酸素原子を有し、当該酸素原子が負に
帯電する可能性がある。例えば、ペレット６００ａが、側面に負に帯電した酸素原子を有
する例を図４８に示す。このように、側面が同じ極性の電荷を帯びることにより、電荷同
士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが
、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電す
る可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素
原子が負に帯電する可能性がある。
【０３１０】
図４６（Ａ）に示すように、例えば、ペレット６００は、プラズマ中を凧のように飛翔
し、ひらひらと基板６２０上まで舞い上がっていく。ペレット６００は電荷を帯びている
ため、ほかのペレット６００が既に堆積している領域が近づくと、斥力が生じる。ここで
、基板６２０の上面では、基板６２０の上面に平行な向きの磁場が生じている。また、基
板６２０およびターゲット６３０間には、電位差が与えられているため、基板６２０から
ターゲット６３０に向けて電流が流れている。したがって、ペレット６００は、基板６２
０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける（図４
９参照。）。このことは、フレミングの左手の法則によって理解できる。なお、ペレット
６００に与える力を大きくするためには、基板６２０の上面において、基板６２０の上面
に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上
、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板６２０の上面にお
いて、基板６２０の上面に平行な向きの磁場が、基板６２０の上面に垂直な向きの磁場の
１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以
上となる領域を設けるとよい。
【０３１１】
また、基板６２０は加熱されており、ペレット６００と基板６２０との間で摩擦などの
抵抗が小さい状態となっている。その結果、図５０（Ａ）に示すように、ペレット６００
は、基板６２０の上面を滑空するように移動する。ペレット６００の移動は、平板面を基
板６２０に向けた状態で起こる。その後、図５０（Ｂ）に示すように、既に堆積している
ほかのペレット６００の側面まで到達すると、側面同士が結合する。このとき、ペレット
６００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中
の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。
【０３１２】
また、ペレット６００が基板６２０上で加熱されることにより、原子が再配列し、イオ
ン６０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット６００は、
ほぼ単結晶となる。ペレット６００がほぼ単結晶となることにより、ペレット６００同士
が結合した後に加熱されたとしても、ペレット６００自体の伸縮はほとんど起こり得ない
。したがって、ペレット６００間の隙間が広がることで結晶粒界などの欠陥を形成し、ク
レバス化することがない。また、隙間には、伸縮性のある金属原子などが敷き詰められ、
向きのずれたペレット６００同士の側面を高速道路のように繋いでいると考えられる。
【０３１３】
以上のようなモデルにより、ペレット６００が基板６２０上に堆積していくと考えられ
る。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合に
おいても、ＣＡＡＣ−ＯＳの成膜が可能であることがわかる。例えば、基板６２０の上面
（被形成面）の構造が非晶質構造であっても、ＣＡＡＣ−ＯＳを成膜することは可能であ
る。
【０３１４】
また、ＣＡＡＣ−ＯＳは、平坦面に対してだけでなく、被形成面である基板６２０の上
面に凹凸がある場合でも、その形状に沿ってペレット６００が配列することがわかる。例
えば、基板６２０の上面が原子レベルで平坦な場合、ペレット６００はａｂ面と平行な平
面である平板面を下に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する
層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−
ＯＳを得ることができる（図４６（Ｂ）参照。）。
【０３１５】
一方、基板６２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット６００
が凸面に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板６２０
が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット６００間に隙間が生じやすい場合があ
る。ただし、ペレット６００間で分子間力が働き、凹凸があってもペレット間の隙間はな
るべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡ
ＡＣ−ＯＳとすることができる（図４６（Ｃ）参照。）。
【０３１６】
したがって、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板など
であっても均一な成膜が可能である。
【０３１７】
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのな
いペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場
合、基板６２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合が
ある。
【０３１８】
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶
性を有するＣＡＡＣ−ＯＳを得ることができる。
【０３１９】
また、ＣＡＡＣ−ＯＳは、ペレット６００のほかに酸化亜鉛粒子を有する成膜モデルに
よっても説明することができる。
【０３２０】
酸化亜鉛粒子は、ペレット６００よりも質量が小さいため、先に基板６２０に到達する
。基板６２０の上面において、酸化亜鉛粒子は、水平方向に優先的に結晶成長することで
薄い酸化亜鉛層を形成する。該酸化亜鉛層は、ｃ軸配向性を有する。なお、該酸化亜鉛層
の結晶のｃ軸は、基板６２０の法線ベクトルに平行な方向を向く。該酸化亜鉛層は、ＣＡ
ＡＣ−ＯＳを成長させるためのシード層の役割を果たすため、ＣＡＡＣ−ＯＳの結晶性を
高める機能を有する。なお、該酸化亜鉛層は、厚さが０．１ｎｍ以上５ｎｍ以下、ほとん
どが１ｎｍ以上３ｎｍ以下となる。該酸化亜鉛層は十分薄いため、結晶粒界をほとんど確
認することができない。
【０３２１】
したがって、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには、化学量論的組成よりも
高い割合で亜鉛を含むターゲットを用いることが好ましい。
【０３２２】
同様に、ｎｃ−ＯＳは、図４７に示す成膜モデルによって理解することができる。なお
、図４７と図４６（Ａ）との違いは、基板６２０の加熱の有無のみである。
【０３２３】
したがって、基板６２０は加熱されておらず、ペレット６００と基板６２０との間で摩
擦などの抵抗が大きい状態となっている。その結果、ペレット６００は、基板６２０の上
面を滑空するように移動することができないため、不規則に降り積もっていくことでｎｃ
−ＯＳを得ることができる。
【０３２４】
＜劈開面＞
以下では、ＣＡＡＣ−ＯＳの成膜モデルにおいて記載のターゲットの劈開面について説
明する。
【０３２５】
まずは、ターゲットの劈開面について図５１を用いて説明する。図５１に、ＩｎＧａＺ
ｎＯ４の結晶の構造を示す。なお、図５１（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方
向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図５１（Ｂ）は、ｃ
軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。
【０３２６】
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算
により算出する。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プ
ログラム（ＣＡＳＴＥＰ）を用いる。なお、擬ポテンシャルには、ウルトラソフト型の擬
ポテンシャルを用いる。また、汎関数には、ＧＧＡ  ＰＢＥを用いる。また、カットオフ
エネルギーは４００ｅＶとする。
【０３２７】
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導
出する。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子
配置の構造最適化を行った後に導出する。
【０３２８】
図５１に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の
面、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算
を行う。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（
００１）面（またはａｂ面）に平行な結晶面である（図５１（Ａ）参照。）。第２の面は
、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａ
ｂ面）に平行な結晶面である（図５１（Ａ）参照。）。第３の面は、（１１０）面に平行
な結晶面である（図５１（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に
平行な結晶面である（図５１（Ｂ）参照。）。
【０３２９】
以上のような条件で、各面で劈開後の構造のエネルギーを算出する。次に、劈開後の構
造のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すこと
で、各面における劈開しやすさの尺度である劈開エネルギーを算出する。なお、構造のエ
ネルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原
子−電子間、および電子間の相互作用と、を考慮したエネルギーである。
【０３３０】
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギ
ーは０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開
エネルギーは２．１２Ｊ／ｍ２であることがわかった（下表参照。）。
【０３３１】
【表３】
2020057808.tif 000008
【０３３２】
この計算により、図５１に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面に
おける劈開エネルギーが最も低くなる。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との
間が最も劈開しやすい面（劈開面）であることがわかる。したがって、本明細書において
、劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
【０３３３】
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図
５１（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離すること
ができる。したがって、ターゲットにイオンなどを衝突させる場合、もっとも劈開エネル
ギーの低い面で劈開したウェハース状のユニット（我々はこれをペレットと呼ぶ。）が最
小単位となって飛び出してくると考えられる。その場合、ＩｎＧａＺｎＯ４のペレットは
、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層となる。
【０３３４】
また、第１の面（Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面
（またはａｂ面）に平行な結晶面）よりも、第３の面（（１１０）面に平行な結晶面）、
第４の面（（１００）面（またはｂｃ面）に平行な結晶面）の劈開エネルギーが低いこと
から、ペレットの平面形状は三角形状または六角形状が多いことが示唆される。
【０３３５】
次に、古典分子動力学計算により、ターゲットとしてホモロガス構造を有するＩｎＧａ
ＺｎＯ４の結晶を仮定し、当該ターゲットをアルゴン（Ａｒ）または酸素（Ｏ）によりス
パッタした場合の劈開面について評価する。計算に用いたＩｎＧａＺｎＯ４の結晶（２６
８８原子）の断面構造を図５２（Ａ）に、上面構造を図５２（Ｂ）に示す。なお、図５２
（Ａ）に示す固定層は、位置が変動しないよう原子の配置を固定した層である。また、図
５２（Ａ）に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。
【０３３６】
古典分子動力学計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ  Ｅｘｐｌｏｒｅｒ５
．０を用いる。なお、初期温度を３００Ｋ、セルサイズを一定、時間刻み幅を０．０１フ
ェムト秒、ステップ数を１０００万回とする。計算では、当該条件のもと、原子に３００
ｅＶのエネルギーを与え、ＩｎＧａＺｎＯ４の結晶のａｂ面に垂直な方向からセルに原子
を入射させる。
【０３３７】
図５３（Ａ）は、図５２に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入
射してから９９．９ピコ秒（ｐｓｅｃ）後の原子配列を示す。また、図５３（Ｂ）は、セ
ルに酸素が入射してから９９．９ピコ秒後の原子配列を示す。なお、図５３では、図５２
（Ａ）に示した固定層の一部を省略して示す。
【０３３８】
図５３（Ａ）より、アルゴンがセルに入射してから９９．９ピコ秒までに、図５１（Ａ
）に示した第２の面に対応する劈開面から亀裂が生じる。したがって、ＩｎＧａＺｎＯ４
の結晶に、アルゴンが衝突した場合、最上面を第２の面（０番目）とすると、第２の面（
２番目）に大きな亀裂が生じることがわかる。
【０３３９】
一方、図５３（Ｂ）より、酸素がセルに入射してから９９．９ピコ秒までに、図５１（
Ａ）に示した第２の面に対応する劈開面から亀裂が生じることがわかる。ただし、酸素が
衝突した場合は、ＩｎＧａＺｎＯ４の結晶の第２の面（１番目）において大きな亀裂が生
じることがわかる。
【０３４０】
したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットの上面
から原子（イオン）が衝突すると、ＩｎＧａＺｎＯ４の結晶は第２の面に沿って劈開し、
平板状の粒子（ペレット）が剥離することがわかる。また、このとき、ペレットの大きさ
は、アルゴンを衝突させた場合よりも、酸素を衝突させた場合の方が小さくなることがわ
かる。
【０３４１】
なお、上述の計算から、剥離したペレットは損傷領域を含むことが示唆される。ペレッ
トに含まれる損傷領域は、損傷によって生じた欠陥に酸素を反応させることで修復できる
場合がある。
【０３４２】
そこで、衝突させる原子の違いによって、ペレットの大きさが異なることについて調査
する。
【０３４３】
図５４（Ａ）に、図５２に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入
射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図
５４（Ａ）は、図５２から図５３（Ａ）の間の期間に対応する。
【０３４４】
図５４（Ａ）より、アルゴンが第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突
すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該
亜鉛が第６層（Ｇａ−Ｚｎ−Ｏ層）の近傍まで到達することがわかる。なお、ガリウムと
衝突したアルゴンは、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含む
ターゲットにアルゴンを衝突させた場合、図５２（Ａ）における第２の面（２番目）に亀
裂が入ると考えられる。
【０３４５】
また、図５４（Ｂ）に、図５２に示したＩｎＧａＺｎＯ４の結晶を有するセルに酸素が
入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、
図５４（Ｂ）は、図５２から図５３（Ａ）の間の期間に対応する。
【０３４６】
一方、図５４（Ｂ）より、酸素が第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝
突すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当
該亜鉛が第５層（Ｉｎ−Ｏ層）まで到達しないことがわかる。なお、ガリウムと衝突した
酸素は、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットに
酸素を衝突させた場合、図５２（Ａ）における第２の面（１番目）に亀裂が入ると考えら
れる。
【０３４７】
本計算からも、ＩｎＧａＺｎＯ４の結晶は、原子（イオン）が衝突した場合、劈開面か
ら剥離することが示唆される。
【０３４８】
また、亀裂の深さの違いを保存則の観点から検討する。エネルギー保存則および運動量
保存則は、数式４および数式５のように示すことができる。ここで、Ｅは衝突前のアルゴ
ンまたは酸素の持つエネルギー（３００ｅＶ）、ｍＡはアルゴンまたは酸素の質量、ｖＡ
は衝突前のアルゴンまたは酸素の速度、ｖ’Ａは衝突後のアルゴンまたは酸素の速度、ｍ
Ｇａはガリウムの質量、ｖＧａは衝突前のガリウムの速度、ｖ’Ｇａは衝突後のガリウム
の速度である。
【０３４９】
【数４】
2020057808.tif 000009
【０３５０】
【数５】
2020057808.tif 000010
【０３５１】
アルゴンまたは酸素の衝突が弾性衝突であると仮定すると、ｖＡ、ｖ’Ａ、ｖＧａおよ
びｖ’Ｇａの関係は数式６のように表すことができる。
【０３５２】
【数６】
2020057808.tif 000011
【０３５３】
数式４、数式５および数式６より、ｖＧａを０とすると、アルゴンまたは酸素が衝突し
た後のガリウムの速度ｖ’Ｇａは、数式７のように表すことができる。
【０３５４】
【数７】
2020057808.tif 000012
【０３５５】
数式７において、ｍＡにアルゴンの質量または酸素の質量を代入し、それぞれの原子が
衝突した後のガリウムの速度を比較する。アルゴンおよび酸素の衝突前に持つエネルギー
が同じである場合、アルゴンが衝突した場合の方が、酸素が衝突した場合よりも１．２４
倍ガリウムの速度が高いことがわかる。したがって、ガリウムの持つエネルギーもアルゴ
ンが衝突した場合の方が、酸素が衝突した場合よりも速度の二乗分だけ高くなる。
【０３５６】
アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも、衝突後のガリウムの
速度（エネルギー）が高くなることがわかる。したがって、アルゴンを衝突させた場合の
方が、酸素を衝突させた場合よりも深い位置に亀裂が生じたと考えられる。
【０３５７】
以上の計算により、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲット
をスパッタすると、劈開面から剥離し、ペレットが形成されることがわかる。一方、劈開
面を有さないターゲットの他の構造の領域をスパッタしてもペレットは形成されず、ペレ
ットよりも微細な原子レベルの大きさのスパッタ粒子が形成される。該スパッタ粒子は、
ペレットと比べて小さいため、スパッタリング装置に接続されている真空ポンプを介して
排気されると考えられる。したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶
を含むターゲットをスパッタした場合、様々な大きさ、形状の粒子が基板まで飛翔し、堆
積することで成膜されるモデルは考えにくい。スパッタされたペレットが堆積してＣＡＡ
Ｃ−ＯＳを成膜する図４６（Ａ）などに記載のモデルが道理に適っている。
【０３５８】
このようにして成膜されたＣＡＡＣ−ＯＳの密度は、単結晶ＯＳと同程度の密度を有す
る。例えば、ＩｎＧａＺｎＯ４のホモロガス構造を有する単結晶ＯＳの密度は６．３６ｇ
／ｃｍ３であるのに対し、同程度の原子数比であるＣＡＡＣ−ＯＳの密度は６．３ｇ／ｃ
ｍ３程度となる。
【０３５９】
図５５に、スパッタリング法で成膜したＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物
（図５５（Ａ）参照。）、およびそのターゲット（図５５（Ｂ）参照。）の断面における
原子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡ
ＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ  Ａｎｎｕｌａｒ  Ｄａｒｋ  Ｆｉｅｌｄ  Ｓ
ｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｙ
）を用いる。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例
する。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、
ほとんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７
００を用いる。
【０３６０】
図５５（Ａ）および図５５（Ｂ）を比較すると、ＣＡＡＣ−ＯＳと、ターゲットは、と
もにホモロガス構造を有しており、それぞれの原子の配置が対応していることがわかる。
したがって、図４６（Ａ）などの成膜モデルに示したように、ターゲットの結晶構造が転
写されることでＣＡＡＣ−ＯＳが成膜されることがわかる。
【０３６１】
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を用いる発光装置の一態様について説
明する。なお、本実施の形態では、発光装置の画素部の構成について、図２５（Ａ）、（
Ｂ）を用いて説明する。
【０３６２】
図２５（Ａ）では、第１の基板５０２上に複数のＦＥＴ５００が形成されており、各Ｆ
ＥＴ５００は、各発光素子（５０４Ｒ、５０４Ｇ、５０４Ｂ、５０４Ｗ）と電気的に接続
されている。具体的には、各ＦＥＴ５００と発光素子が有する第１の導電膜５０６と電気
的に接続されている。なお、各発光素子（５０４Ｒ、５０４Ｇ、５０４Ｂ、５０４Ｗ）は
、第１の導電膜５０６、第２の導電膜５０７、ＥＬ層５１０、及び第３の導電膜５１２に
よって構成される。
【０３６３】
また、各発光素子（５０４Ｒ、５０４Ｇ、５０４Ｂ、５０４Ｗ）に対向する位置に、着
色層（５１４Ｒ、５１４Ｇ、５１４Ｂ、５１４Ｗ）がそれぞれ設けられている。なお、着
色層（５１４Ｒ、５１４Ｇ、５１４Ｂ、５１４Ｗ）としては、第２の基板５１６に接して
設けられている。また、第１の基板５０２と第２の基板５１６との間には封止膜５１８が
設けられている。封止膜５１８としては、例えば、ガラスフリットなどのガラス材料や、
二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂など
の樹脂材料を用いることができる。
【０３６４】
また、隣り合う第１の導電膜５０６及び第２の導電膜５０７の端部を覆うように隔壁５
０８が設けられている。また、隔壁５０８上には、構造体５０９が設けられている。なお
、第１の導電膜５０６は、反射電極としての機能と、発光素子の陽極としての機能を有す
る。また、第２の導電膜５０７は、各発光素子の光路長を調整する機能を有する。また、
第２の導電膜５０７上には、ＥＬ層５１０が形成されており、ＥＬ層５１０上には、第３
の導電膜５１２が形成されている。また、第３の導電膜５１２は、半透過・半反射電極と
して機能と、発光素子の陰極としての機能を有する。また、構造体５０９は、発光素子と
着色層の間に設けられ、スペーサとしての機能を有する。
【０３６５】
また、ＥＬ層５１０については、各発光素子（５０４Ｒ、５０４Ｇ、５０４Ｂ、５０４
Ｗ）で共通して用いることができる。なお、各発光素子（５０４Ｒ、５０４Ｇ、５０４Ｂ
、５０４Ｗ）は、第１の導電膜５０６と第３の導電膜５１２によってＥＬ層５１０からの
発光を共振させる微小光共振器（マイクロキャビティともいう）構造を有しており、同じ
ＥＬ層５１０を有していても異なる波長の光のスペクトルを狭線化して取り出すことがで
きる。具体的には、各発光素子（５０４Ｒ、５０４Ｇ、５０４Ｂ、５０４Ｗ）は、ＥＬ層
５１０の下方に設けられる第２の導電膜５０７の膜厚をそれぞれ調整することによって、
ＥＬ層５１０から得られるスペクトルを所望の発光スペクトルとし、色純度の良い発光を
得ることができる。したがって、図２５（Ａ）に示す構成とすることにより、ＥＬ層の塗
り分けの工程が不要となり、高精細化を実現することが容易となる。
【０３６６】
また、図２５（Ａ）に示す発光装置は、着色層（カラーフィルター）を有する。したが
って、マイクロキャビティ構造とカラーフィルターとを組み合わせることで、さらに色純
度の良い発光を得ることができる。具体的には、発光素子５０４Ｒは、赤色発光が得られ
るように発光素子の光路長が調整されており、着色層５１４Ｒを通って矢印の方向に赤色
の光が射出される。また、発光素子５０４Ｇは、緑色発光が得られるように発光素子の光
路長が調整されており、着色層５１４Ｇを通って矢印の方向に緑色の光が射出される。ま
た、発光素子５０４Ｂは、青色発光が得られるように発光素子の光路長が調整されており
、着色層５１４Ｂを通って矢印の方向に青色の光が射出される。また、発光素子５０４Ｗ
は、白色発光が得られるように発光素子の光路長が調整されており、着色層５１４Ｗを通
って矢印の方向に白色の光が射出される。
【０３６７】
なお、各発光素子の光路長の調整方法については、これに限定されない。例えば、各発
光素子において、ＥＬ層５１０の膜厚を調整して光路長を調整してもよい。
【０３６８】
また、着色層（５１４Ｒ、５１４Ｇ、５１４Ｂ）としては、特定の波長帯域の光を透過
する機能を有していればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラ
ーフィルター、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルター、青色の波
長帯域の光を透過する青色（Ｂ）のカラーフィルターなどを用いることができる。また、
着色層５１４Ｗとしては、例えば、顔料等を含まないアクリル系の樹脂材料等を用いれば
よい。着色層（５１４Ｒ、５１４Ｇ、５１４Ｂ、５１４Ｗ）としては、様々な材料を用い
て、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などで
形成することができる。
【０３６９】
第１の導電膜５０６としては、例えば、反射率が高い（可視光の反射率が４０％以上１
００％以下、好ましくは７０％以上１００％以下）金属膜を用いることができる。第１の
導電膜５０６としては、アルミニウム、銀、または、これらの金属材料を含む合金（例え
ば、銀とパラジウムと銅の合金）を、単層または積層して形成することができる。
【０３７０】
また、第２の導電膜５０７としては、例えば、導電性の金属酸化物を用いて形成するこ
とができる。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、インジ
ウムスズ酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、ＩＴＯともいう）、インジウム亜
鉛酸化物（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、またはこれらの金属酸化物材料に酸
化シリコン、酸化タングステンを含ませたものを用いることができる。第２の導電膜５０
７を設けることによって、後に形成されるＥＬ層５１０と第１の導電膜５０６との間に形
成される絶縁膜の生成を抑制することができるので好適である。また、第１の導電膜５０
６の下層に、第２の導電膜５０７として用いる導電性の金属酸化物を形成してもよい。
【０３７１】
また、第３の導電膜５１２としては、反射性を有する導電性材料と透光性を有する導電
性材料とにより形成され、可視光の反射率が２０％以上８０％以下、好ましくは４０％以
上７０％以下であると好ましい。第３の導電膜５１２としては、例えば、銀、マグネシウ
ム、またはこれらの金属材料を含む合金等を薄く（例えば、１０ｎｍ以下）形成し、その
後、第２の導電膜５０７に用いることのできる導電性の金属酸化物を形成すればよい。
【０３７２】
以上に説明した構成においては、第２の基板５１６側に発光を取り出す構造（トップエ
ミッション構造）の発光装置となるが、ＦＥＴ５００が形成されている第１の基板５０１
側に光を取り出す構造（ボトムエミッション構造）、または第１の基板５０１側及び第２
の基板５１６側の双方に光を取り出す構造（デュアルエミッション構造）の発光装置とし
ても良い。ボトムエミッション構造の場合、例えば、着色層（５１４Ｒ、５１４Ｇ、５１
４Ｂ、５１４Ｗ）を第１の導電膜５０６の下方に形成する構成とすればよい。なお、光を
射出する側の基板には、透光性の基板を用いればよく、光を射出しない側の基板には、透
光性の基板及び遮光性の基板を用いることができる。
【０３７３】
また、図２５（Ａ）においては、発光素子が４色（赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白
（Ｗ））の構成について例示したが、これに限定されない。例えば、発光素子が３色（赤
（Ｒ）、緑（Ｇ）、青（Ｂ））の構成としてもよい。
【０３７４】
ここで、各発光素子と各ＦＥＴの接続関係について、図２５（Ｂ）を用いて詳細に説明
する。なお、図２５（Ｂ）は、図２５（Ａ）に示す破線で囲まれた領域５２０の構成の一
例である。
【０３７５】
図２５（Ｂ）では、ＦＥＴ５００上に平坦化膜として機能する絶縁膜５２２が形成され
ている。また、絶縁膜５２２には、ＦＥＴ５００のソース電極またはドレイン電極として
機能する導電膜に達する開口部５２４が形成されている。また、絶縁膜５２２上には、Ｆ
ＥＴ５００のソース電極またはドレイン電極として機能する導電膜に接続される第１の導
電膜５０６が形成されている。また、第１の導電膜５０６上には、第２の導電膜５０７が
形成されている。
【０３７６】
また、ＦＥＴ５００としては、先の実施の形態に示すトランジスタ１５０と同様の構成
のため、ここでの説明は省略する。
【０３７７】
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用
いることができる。
【０３７８】
（実施の形態５）
本実施の形態においては、先の実施の形態で例示したトランジスタ及び容量素子を用い
た表示装置の一例について、図２６乃至図２８を用いて以下説明を行う。
【０３７９】
図２６は、表示装置の一例を示す上面図である。図２６に示す表示装置７００は、第１
の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドラ
イバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と
、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、
第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すな
わち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は
、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお
、図２６には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設
けられる。
【０３８０】
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライ
バ回路部７０６と電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  
ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰ
Ｃ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４
、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソ
ースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には
、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信
号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路
部７０６、及びＦＰＣ端子部７０８に与えられる。
【０３８１】
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示
装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を
画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良
い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装す
る構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるも
のではなく、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法など
を用いることができる。
【０３８２】
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲート
ドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装
置であるトランジスタを適用することができる。また、画素部７０２においては、本発明
の一態様の半導体装置であるトランジスタ及び容量素子を適用することができる。
【０３８３】
また、表示装置７００は、様々な素子を有することができる。該素子は、例えば、液晶
素子、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機
ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤ
など）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子イン
ク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（Ｐ
ＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、
デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター
）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション
）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクト
ロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表
示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用に
より、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い
。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素
子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）ま
たはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  
Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表
示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディ
スプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ
）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペ
ーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現す
る場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにす
ればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有する
ようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設け
ることも可能である。これにより、さらに、消費電力を低減することができる。
【０３８４】
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの
画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色
を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上
追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい
。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表
示の表示装置に適用することもできる。
【０３８５】
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について
、図２７及び図２８を用いて説明する。なお、図２７は、図２６に示す一点鎖線Ｑ−Ｒに
おける断面図であり、表示素子として液晶素子を用いた構成である。また、図２８は、図
２６に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成
である。
【０３８６】
まず、図２７及び図２８に示す共通部分について最初に説明し、次に異なる部分につい
て以下説明する。
【０３８７】
＜表示装置の共通部分に関する説明＞
図２７及び図２８に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と
、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配
線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び
容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を
有する。
【０３８８】
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１５０と同様の
構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の
実施の形態に示す、その他のトランジスタを用いてもよい。
【０３８９】
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くす
ることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源
オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なく
することができるため、消費電力を抑制する効果を奏する。
【０３９０】
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表
示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するド
ライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路とし
て、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置
の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトラン
ジスタを用いることで、高画質な画像を提供することができる。
【０３９１】
容量素子７９０は、先に示す容量素子１６０と同様の構成である。
【０３９２】
また、図２７及び図２８において、トランジスタ７５０、トランジスタ７５２、及び容
量素子７９０上に、絶縁膜７６６及び平坦化絶縁膜７７０が設けられている。
【０３９３】
絶縁膜７６６としては、先の実施の形態に示す絶縁膜１２８と、同様の材料及び作製方
法により形成することができる。また、平坦化絶縁膜７７０としては、ポリイミド樹脂、
アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポ
キシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成
される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、平
坦化絶縁膜７７０を設けない構成としてもよい。
【０３９４】
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と
して機能する導電膜と同じ工程で形成される。なお、信号線７１０は、トランジスタ７５
０、７５２のソース電極及びドレイン電極と異なる工程で形成された導電膜、例えば第１
のゲート電極として機能する導電膜、または第２のゲート電極として機能する導電膜を用
いてもよい。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に
起因する信号遅延等が少なく、大画面での表示が可能となる。
【０３９５】
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１
６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びド
レイン電極として機能する導電膜と同じ工程で形成される。また、接続電極７６０は、Ｆ
ＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
【０３９６】
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いるこ
とができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
【０３９７】
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構
造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設け
られる。なお、構造体７７８として、球状のスペーサを用いていても良い。
【０３９８】
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、
カラーフィルターとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接す
る絶縁膜７３４が設けられる。
【０３９９】
＜表示素子として液晶素子を用いる表示装置の構成例＞
図２７に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜
７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５
側に設けられ、対向電極としての機能を有する。図２７に示す表示装置７００は、導電膜
７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わること
によって光の透過、非透過が制御され画像を表示することができる。
【０４００】
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素
電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、反射電極
としての機能を有する。図２７に示す表示装置７００は、外光を利用し導電膜７７２で光
を反射して着色膜７３６を介して表示する、所謂反射型のカラー液晶表示装置である。
【０４０１】
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反
射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、
例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材
料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム
、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、
可視光において、反射性のある導電膜を用いる。
【０４０２】
また、図２７に示す表示装置７００においては、画素部７０２の平坦化絶縁膜７７０の
一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜７７０を有機樹脂膜等で
形成し、該有機樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電
極として機能する導電膜７７２は、上記凹凸に沿って形成される。したがって、外光が導
電膜７７２に入射した場合において、導電膜７７２の表面で光を乱反射することが可能と
なり、視認性を向上させることができる。
【０４０３】
なお、図２７に示す表示装置７００は、反射型のカラー液晶表示装置について例示した
が、これに限定されない、例えば、導電膜７７２を可視光において、透光性のある導電膜
を用いることで透過型のカラー液晶表示装置としてもよい。透過型のカラー液晶表示装置
の場合、平坦化絶縁膜７７０に設けられる凹凸については、設けない構成としてもよい。
【０４０４】
なお、図２７において図示しないが、導電膜７７２、７７４の液晶層７７６と接する側
に、それぞれ配向膜を設ける構成としてもよい。また、図２７において図示しないが、偏
光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい
。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバッ
クライト、サイドライトなどを用いてもよい。
【０４０５】
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
【０４０６】
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、
応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい
。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によ
って引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や
破損を軽減することができる。
【０４０７】
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ
）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎ
ｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅ
ｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  
Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる
。
【０４０８】
また、ノーマリブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶモードなどを用いることができる。
【０４０９】
＜表示素子として発光素子を用いる表示装置＞
図２８に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜
７８４、ＥＬ層７８６、及び導電膜７８８を有する。図２８に示す表示装置７００は、発
光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができ
る。
【０４１０】
また、導電膜７８４は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜に接続される。導電膜７８４は、平坦化絶縁膜７７０上に形成され画素
電極、すなわち表示素子の一方の電極として機能する。導電膜７８４としては、可視光に
おいて透光性のある導電膜、または可視光において反射性のある導電膜を用いることがで
きる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛
（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において
反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよ
い。
【０４１１】
また、図２８に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７８４上に絶
縁膜７３０が設けられる。絶縁膜７３０は、導電膜７８４の一部を覆う。なお、発光素子
７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、Ｅ
Ｌ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション
構造について、例示するが、これに限定されない。例えば、導電膜７８４側に光を射出す
るボトムエミッション構造や、導電膜７８４及び導電膜７８８の双方に光を射出するデュ
アルエミッション構造にも適用することができる。
【０４１２】
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重な
る位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設け
られている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。ま
た、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図２８
に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これ
に限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色
膜７３６を設けない構成としてもよい。
【０４１３】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
【０４１４】
（実施の形態６）
本実施の形態では、本発明の一態様に係る表示装置の構成例について説明する。
【０４１５】
［構成例］
図３６（Ａ）には、本発明の一態様に係る半導体装置を用いた表示装置の上面図を示す
。また、図３６（Ｂ）には、本発明の一態様に係る半導体装置を用いた表示装置の画素に
液晶素子を用いた場合における画素回路を示す。また、図３６（Ｃ）には、本発明の一態
様に係る半導体装置を用いた表示装置の画素に有機ＥＬ素子を用いた場合における画素回
路を示す。
【０４１６】
画素に用いるトランジスタは、上述したトランジスタを用いることができる。ここでは
、ｎチャネル型のトランジスタを用いる例を示す。なお、画素に用いたトランジスタと、
同一工程を経て作製したトランジスタを駆動回路として用いても構わない。また、画素に
用いるトランジスタと駆動回路として用いるトランジスタを作り分けてもよい。例えば、
駆動回路として用いるトランジスタを上述したトランジスタ、画素に用いるトランジスタ
を上述したトランジスタのゲート電極１０４ａを設けないシングルゲートのトランジスタ
としてもよい。また、画素に用いる容量素子は、上述した容量素子を用いることができる
。このように、画素や駆動回路に上述したトランジスタ及び容量素子を用いることにより
、表示品位が高い、または／及び信頼性の高い表示装置となる。
【０４１７】
アクティブマトリクス型表示装置の上面図の一例を図３６（Ａ）に示す。表示装置の基
板５０００上には、画素部５００１、第１の走査線駆動回路５００２、第２の走査線駆動
回路５００３、信号線駆動回路５００４が配置される。画素部５００１は、複数の信号線
によって信号線駆動回路５００４と電気的に接続され、複数の走査線によって第１の走査
線駆動回路５００２、及び第２の走査線駆動回路５００３と電気的に接続される。なお、
走査線と信号線とによって区切られる領域には、それぞれ表示素子を有する画素が配置さ
れている。また、表示装置の基板５０００は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅ
ｄ  Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御Ｉ
Ｃともいう）に電気的に接続されている。
【０４１８】
第１の走査線駆動回路５００２、第２の走査線駆動回路５００３及び信号線駆動回路５
００４は、画素部５００１と同じ基板５０００上に形成される。そのため、駆動回路を別
途作製する場合と比べて、表示装置を作製するコストを低減することができる。また、駆
動回路を別途作製した場合、配線間の接続数が増える。したがって、同じ基板５０００上
に駆動回路を設けることで、配線間の接続数を減らすことができ、信頼性の向上、または
／及び歩留まりの向上を図ることができる。
【０４１９】
〔液晶表示装置〕
また、画素の回路構成の一例を図３６（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の
画素などに適用することができる画素回路を示す。
【０４２０】
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの
画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動で
きるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電
極に印加する信号を、独立して制御できる。
【０４２１】
トランジスタ５０１６のゲート配線５０１２と、トランジスタ５０１７のゲート配線５
０１３には、異なるゲート信号を与えることができるように分離されている。一方、デー
タ線として機能するソース電極またはドレイン電極５０１４は、トランジスタ５０１６と
トランジスタ５０１７で共通に用いられている。トランジスタ５０１６とトランジスタ５
０１７は上述したトランジスタを適宜用いることができる。また、容量素子５０２３及び
容量素子５０２９は、上述した容量素子を適宜用いることができる。これにより、表示品
位が高い、または／及び信頼性の高い液晶表示装置を提供することができる。
【０４２２】
トランジスタ５０１６と電気的に接続する第１の画素電極と、トランジスタ５０１７と
電気的に接続する第２の画素電極の形状について説明する。第１の画素電極と第２の画素
電極の形状は、スリットによって分離されている。第１の画素電極はＶ字型に広がる形状
を有し、第２の画素電極は第１の画素電極の外側を囲むように形成される。
【０４２３】
トランジスタ５０１６のゲート電極はゲート配線５０１２と電気的に接続され、トラン
ジスタ５０１７のゲート電極はゲート配線５０１３と電気的に接続されている。ゲート配
線５０１２とゲート配線５０１３に異なるゲート信号を与えてトランジスタ５０１６とト
ランジスタ５０１７の動作タイミングを異ならせ、液晶の配向を制御することができる。
【０４２４】
また、容量配線５０１０と、誘電体として機能するゲート絶縁体と、第１の画素電極ま
たは第２の画素電極と電気的に接続する容量電極とで容量素子を形成してもよい。
【０４２５】
マルチドメイン構造は、一画素に第１の液晶素子５０１８と第２の液晶素子５０１９を
備える。第１の液晶素子５０１８は第１の画素電極と対向電極とその間の液晶層とで構成
され、第２の液晶素子５０１９は第２の画素電極と対向電極とその間の液晶層とで構成さ
れる。
【０４２６】
なお、本発明の一態様に係る表示装置は、図３６（Ｂ）に示す画素回路に限定されない
。例えば、図３６（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジス
タ、センサー、または論理回路などを追加してもよい。
【０４２７】
〔発光装置〕
画素の回路構成の他の一例を図３６（Ｃ）に示す。ここでは、有機ＥＬ素子に代表され
る発光素子を用いた表示装置（発光装置ともいう。）の画素構造を示す。
【０４２８】
有機ＥＬ素子は、発光素子に電圧を印加することにより、有機ＥＬ素子が有する一対の
電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され
、電流が流れる。そして、電子及び正孔が再結合することにより、発光性の有機化合物が
励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズム
から、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０４２９】
図３６（Ｃ）は、画素回路の一例を示す図である。ここでは１つの画素にｎチャネル型
のトランジスタを２つ用い、容量素子を１つ用いる例を示す。なお、ｎチャネル型のトラ
ンジスタには、上述したトランジスタを用いることができる。また、容量素子には、上述
した容量素子を用いることができる。また、当該画素回路は、デジタル時間階調駆動を適
用することができる。
【０４３０】
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作につ
いて説明する。
【０４３１】
画素５０２０は、スイッチング用トランジスタ５０２１、駆動用トランジスタ５０２２
、発光素子５０２４及び容量素子５０２３を有する。スイッチング用トランジスタ５０２
１は、ゲート電極が走査線５０２６に接続され、第１電極（ソース電極、ドレイン電極の
一方）が信号線５０２５に接続され、第２電極（ソース電極、ドレイン電極の他方）が駆
動用トランジスタ５０２２のゲート電極に接続されている。駆動用トランジスタ５０２２
は、ゲート電極が容量素子５０２３を介して電源線５０２７に接続され、第１電極が電源
線５０２７に接続され、第２電極が発光素子５０２４の第１電極（画素電極）に接続され
ている。発光素子５０２４の第２電極は共通電極５０２８に相当する。共通電極５０２８
は、同一基板上に形成される共通電位線と電気的に接続される。
【０４３２】
スイッチング用トランジスタ５０２１及び駆動用トランジスタ５０２２は上述したトラ
ンジスタを用いることができる。また、容量素子５０２３は上述した容量素子を用いるこ
とができる。これにより、表示品位の高い、または／及び信頼性の高い有機ＥＬ表示装置
となる。
【０４３３】
発光素子５０２４の第２電極（共通電極５０２８）の電位は低電源電位に設定する。な
お、低電源電位とは、電源線５０２７に供給される高電源電位より低い電位であり、例え
ばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子５０２４の順方
向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光
素子５０２４に印加することにより、発光素子５０２４に電流を流して発光させる。なお
、発光素子５０２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少な
くとも順方向しきい値電圧を含む。
【０４３４】
なお、容量素子５０２３は駆動用トランジスタ５０２２のゲート容量を代用することに
より省略できる場合がある。駆動用トランジスタ５０２２のゲート容量については、チャ
ネル形成領域とゲート電極との間で容量が形成されていてもよい。
【０４３５】
次に、駆動用トランジスタ５０２２に入力する信号について説明する。電圧入力電圧駆
動方式の場合、駆動用トランジスタ５０２２がオンまたはオフの二つの状態となるような
ビデオ信号を、駆動用トランジスタ５０２２に入力する。なお、駆動用トランジスタ５０
２２を線形領域で動作させるために、電源線５０２７の電圧よりも高い電圧を駆動用トラ
ンジスタ５０２２のゲート電極に与える。また、信号線５０２５には、電源線電圧に駆動
用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。
【０４３６】
アナログ階調駆動を行う場合、駆動用トランジスタ５０２２のゲート電極に発光素子５
０２４の順方向電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上
の電圧をかける。なお、駆動用トランジスタ５０２２が飽和領域で動作するようにビデオ
信号を入力し、発光素子５０２４に電流を流す。また、駆動用トランジスタ５０２２を飽
和領域で動作させるために、電源線５０２７の電位を、駆動用トランジスタ５０２２のゲ
ート電位より高くする。ビデオ信号をアナログとすることで、発光素子５０２４にビデオ
信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０４３７】
なお、本発明の一態様に係る半導体装置を用いた表示装置は、図３６（Ｃ）に示す画素
構成に限定されない。例えば、図３６（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量
素子、センサー、トランジスタまたは論理回路などを追加してもよい。
【０４３８】
例えば、図３７（Ａ）は、画素回路の一例を示す図である。ここでは１つの画素にｎチ
ャネル型のトランジスタを３つ用い、容量素子を１つ用いる例を示す。
【０４３９】
図３７（Ａ）に、画素５１１１の回路図の一例を示す。画素５１１１は、トランジスタ
５１５５と、トランジスタ５１５６と、トランジスタ５１５７と、容量素子５１５８と、
発光素子５１５４と、を有する。
【０４４０】
発光素子５１５４の画素電極は、画素５１１１に入力される画像信号Ｓｉｇにしたがっ
て電位が制御される。また、発光素子５１５４の輝度は、画素電極と共通電極の間の電位
差によって定まる。
【０４４１】
トランジスタ５１５６は、配線ＳＬと、トランジスタ５１５５のゲートとの間の導通状
態を制御する機能を有する。トランジスタ５１５５は、ソース及びドレインの一方が、発
光素子５１５４の陽極に電気的に接続され、ソース及びドレインの他方が配線ＶＬに電気
的に接続されている。トランジスタ５１５７は、配線ＭＬと、トランジスタ５１５５のソ
ース及びドレインの一方の間の導通状態を制御する機能を有する。容量素子５１５８の一
対の電極のうち、一方はトランジスタ５１５５のゲートに電気的に接続され、他方は発光
素子５１５４の陽極に電気的に接続されている。
【０４４２】
また、トランジスタ５１５６のスイッチングは、トランジスタ５１５６のゲートに電気
的に接続された配線ＧＬの電位にしたがって行われる。トランジスタ５１５７のスイッチ
ングは、トランジスタ５１５７のゲートに電気的に接続された配線ＧＬの電位にしたがっ
て行われる。
【０４４３】
なお、トランジスタ５１５５、トランジスタ５１５６及びトランジスタ５１５７の少な
くともいずれかに、上述したトランジスタを用いることができる。また、容量素子５１５
８は、上述した容量素子を用いることができる。
【０４４４】
次に、図３７（Ａ）に示す画素５１１１の動作例について説明する。
【０４４５】
図３７（Ｂ）に、図３７（Ａ）に示す画素５１１１に電気的に接続される配線ＧＬの電
位と、配線ＳＬに供給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。な
お、図３７（Ｂ）に示すタイミングチャートは、図３７（Ａ）に示す画素５１１１に含ま
れるトランジスタが全てｎチャネル型である場合を例示するものである。
【０４４６】
まず、期間ｔ１では、配線ＧＬにハイレベルの電位が与えられる。よって、トランジス
タ５１５６及びトランジスタ５１５７がオンとなる。そして、配線ＳＬには、画像信号Ｓ
ｉｇの電位Ｖｄａｔａが与えられており、電位Ｖｄａｔａは、トランジスタ５１５６を介
してトランジスタ５１５５のゲートに与えられる。
【０４４７】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる
。電位Ｖａｎｏは、電位Ｖｃａｔに発光素子５１５４のしきい値電圧Ｖｔｈｅとトランジ
スタ５１５５のしきい値電圧Ｖｔｈを加算した電位よりも高くすることが好ましい。配線
ＶＬと配線ＣＬとの間に上記電位差が設けられることにより、電位Ｖｄａｔａにしたがっ
て、トランジスタ５１５５のドレイン電流の値が定められる。そして、当該ドレイン電流
が発光素子５１５４に供給されることで、発光素子５１５４の輝度が定められる。
【０４４８】
また、トランジスタ５１５５がｎチャネル型である場合、期間ｔ１では、配線ＭＬの電
位が、配線ＣＬの電位に発光素子５１５４のしきい値電圧Ｖｔｈｅを加算した電位よりも
低く、配線ＶＬの電位が、配線ＭＬの電位にトランジスタ５１５５のしきい値電圧Ｖｔｈ
を加算した電位よりも高いことが好ましい。上記構成により、トランジスタ５１５７がオ
ンであっても、トランジスタ５１５５のドレイン電流を、発光素子５１５４ではなく配線
ＭＬの方に優先的に流すことができる。
【０４４９】
次に、期間ｔ２では、配線ＧＬにローレベルの電位が与えられる。よって、トランジス
タ５１５６及びトランジスタ５１５７がオフとなる。トランジスタ５１５６がオフになる
ことで、トランジスタ５１５５のゲートにおいて、電位Ｖｄａｔａが保持される。また、
配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。よって
、発光素子５１５４では、期間ｔ１において定められた輝度にしたがって発光する。
【０４５０】
次に、期間ｔ３では、配線ＧＬにハイレベルの電位が与えられる。よって、トランジス
タ５１５６及びトランジスタ５１５７がオンとなる。また、配線ＳＬには、トランジスタ
５１５５のゲート電圧がしきい値電圧Ｖｔｈよりも大きくなるような電位が与えられる。
また、配線ＣＬには電位Ｖｃａｔが与えられる。そして、配線ＭＬの電位は、配線ＣＬの
電位に発光素子５１５４のしきい値電圧Ｖｔｈｅを加算した電位よりも低くなり、配線Ｖ
Ｌの電位は、配線ＭＬの電位にトランジスタ５１５５のしきい値電圧Ｖｔｈを加算した電
位よりも高くなる。上記構成により、トランジスタ５１５５のドレイン電流を、発光素子
５１５４ではなく配線ＭＬの方に優先的に流すことができる。
【０４５１】
そして、トランジスタ５１５５のドレイン電流は、配線ＭＬを介してモニター回路に供
給される。モニター回路は、配線ＭＬに流れたドレイン電流を用いて、当該ドレイン電流
の値を情報として含む信号を生成する。そして、本発明の一態様に係る半導体装置を用い
た発光装置では、上記信号を用いて、画素５１１１に供給される画像信号Ｓｉｇの電位Ｖ
ｄａｔａの値を、補正することができる。
【０４５２】
なお、図３７（Ａ）に示す画素５１１１を有する発光装置では、期間ｔ２の動作の後に
期間ｔ３の動作を行わなくてもよい。例えば、画素５１１１において、期間ｔ１から期間
ｔ２の動作を複数回繰り返した後に、期間ｔ３の動作を行うようにしてもよい。また、１
行の画素５１１１において期間ｔ３の動作を行った後、最小の階調値０に対応する画像信
号を、当該動作を行った１行の画素５１１１に書き込むことで、発光素子５１５４を非発
光の状態にした後、次の行の画素５１１１において、期間ｔ３の動作を行うようにしても
よい。
【０４５３】
また、例えば、図３８（Ａ）は、画素回路の一例を示す図である。ここでは１つの画素
にｎチャネル型のトランジスタを４つ用い、容量素子を１つ用いる例を示す。
【０４５４】
図３８（Ａ）に、画素５２１１の回路図の一例を示す。画素５２１１は、トランジスタ
５２１５と、トランジスタ５２１６と、トランジスタ５２１７と、容量素子５２１８と、
発光素子５２１４と、トランジスタ５２１９と、を有する。
【０４５５】
発光素子５２１４の画素電極は、画素５２１１に入力される画像信号Ｓｉｇにしたがっ
て電位が制御される。また、発光素子５２１４の輝度は、画素電極と共通電極の間の電位
差によって定まる。
【０４５６】
トランジスタ５２１９は、配線ＳＬと、トランジスタ５２１５のゲートとの間の導通状
態を制御する機能を有する。トランジスタ５２１５は、ソース及びドレインの一方が、発
光素子５２１４の陽極に電気的に接続されている。トランジスタ５２１６は、配線ＶＬと
、トランジスタ５２１５のソース及びドレインの他方との間の導通状態を制御する機能を
有する。トランジスタ５２１７は、配線ＭＬと、トランジスタ５２１５のソース及びドレ
インの他方との間の導通状態を制御する機能を有する。容量素子５２１８の一対の電極の
うち、一方はトランジスタ５２１５のゲートに電気的に接続され、他方は発光素子５２１
４の陽極に電気的に接続されている。
【０４５７】
また、トランジスタ５２１９のスイッチングは、トランジスタ５２１９のゲートに電気
的に接続された配線ＧＬａの電位にしたがって行われる。トランジスタ５２１６のスイッ
チングは、トランジスタ５２１６のゲートに電気的に接続された配線ＧＬｂの電位にした
がって行われる。トランジスタ５２１７のスイッチングは、トランジスタ５２１７のゲー
トに電気的に接続された配線ＧＬｃの電位にしたがって行われる。
【０４５８】
なお、トランジスタ５２１５、トランジスタ５２１６、トランジスタ５２１７及びトラ
ンジスタ５２１９の少なくともいずれかに、上述したトランジスタを用いることができる
。また、容量素子５２１８は、上述した容量素子を用いることができる。
【０４５９】
次に、図３８（Ａ）に示す画素５２１１の、外部補正の動作例について説明する。
【０４６０】
図３８（Ｂ）に、図３８（Ａ）に示す画素５２１１に電気的に接続される配線ＧＬａ、
配線ＧＬｂ、配線ＧＬｃの電位と、配線ＳＬに供給される画像信号Ｓｉｇの電位のタイミ
ングチャートを例示する。なお、図３８（Ｂ）に示すタイミングチャートは、図３８（Ａ
）に示す画素５２１１に含まれるトランジスタが全てｎチャネル型である場合を例示する
ものである。
【０４６１】
まず、期間ｔ１では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにハイレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられる。よって、トランジ
スタ５２１９及びトランジスタ５２１６がオンとなり、トランジスタ５２１７はオフとな
る。そして、配線ＳＬには、画像信号Ｓｉｇの電位Ｖｄａｔａが与えられており、電位Ｖ
ｄａｔａは、トランジスタ５２１９を介してトランジスタ５２１５のゲートに与えられる
。
【０４６２】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる
。電位Ｖａｎｏは、電位Ｖｃａｔに発光素子５２１４のしきい値電圧Ｖｔｈｅを加算した
電位よりも高くすることが好ましい。配線ＶＬの電位Ｖａｎｏは、トランジスタ５２１６
を介して、トランジスタ５２１５のソース及びドレインの他方に与えられる。よって、電
位Ｖｄａｔａにしたがって、トランジスタ５２１５のドレイン電流の値が定められる。そ
して、当該ドレイン電流が発光素子５２１４に供給されることで、発光素子５２１４の輝
度が定められる。
【０４６３】
次に、期間ｔ２では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにハイレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられる。よって、トランジ
スタ５２１６がオンとなり、トランジスタ５２１９、及びトランジスタ５２１７がオフと
なる。トランジスタ５２１９がオフになることで、トランジスタ５２１５のゲートにおい
て、電位Ｖｄａｔａが保持される。また、配線ＶＬには電位Ｖａｎｏが与えられ、配線Ｃ
Ｌには電位Ｖｃａｔが与えられる。よって、発光素子５２１４では、期間ｔ１において定
められた輝度が保持される。
【０４６４】
次に、期間ｔ３では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられる。よって、トランジ
スタ５２１７がオンとなり、トランジスタ５２１９及びトランジスタ５２１６がオフとな
る。また、配線ＣＬには電位Ｖｃａｔが与えられる。そして、配線ＭＬには電位Ｖａｎｏ
が与えられ、なおかつモニター回路に接続される。
【０４６５】
上記動作により、トランジスタ５２１７を介して、トランジスタ５２１５のドレイン電
流は、発光素子５２１４に供給される。なおかつ、当該ドレイン電流は、配線ＭＬを介し
てモニター回路にも供給される。モニター回路は、配線ＭＬに流れたドレイン電流を用い
て、当該ドレイン電流の値を情報として含む信号を生成する。そして、本発明の一態様に
係る半導体装置を用いた発光装置では、上記信号を用いて、画素５２１１に供給される画
像信号Ｓｉｇの電位Ｖｄａｔａの値を、補正することができる。
【０４６６】
なお、図３８（Ａ）に示す画素５２１１を有する発光装置では、期間ｔ２の動作の後に
期間ｔ３の動作を行わなくてもよい。例えば、発光装置において、期間ｔ１から期間ｔ２
の動作を複数回繰り返した後に、期間ｔ３の動作を行うようにしてもよい。また、１行の
画素５２１１において期間ｔ３の動作を行った後、最小の階調値０に対応する画像信号を
、当該動作を行った１行の画素５２１１に書き込むことで、発光素子５２１４を非発光の
状態にした後、次の行の画素５２１１において、期間ｔ３の動作を行うようにしてもよい
。
【０４６７】
また、例えば、図３９（Ａ）は、画素回路の一例を示す図である。ここでは１つの画素
にｎチャネル型のトランジスタを５つ用い、容量素子を１つ用いる例を示す。
【０４６８】
図３９（Ａ）に、画素５３１１の回路図の一例を示す。図３９（Ａ）に示す画素５３１
１は、トランジスタ５３１５と、トランジスタ５３１６と、トランジスタ５３１７と、容
量素子５３１８と、発光素子５３１４と、トランジスタ５３１９と、トランジスタ５３２
０と、を有する。
【０４６９】
トランジスタ５３２０は、配線ＲＬと、発光素子５３１４の陽極との間の導通状態を制
御する機能を有する。トランジスタ５３１９は、配線ＳＬと、トランジスタ５３１５のゲ
ートとの間の導通状態を制御する機能を有する。トランジスタ５３１５は、ソース及びド
レインの一方が、発光素子５３１４の陽極に電気的に接続されている。トランジスタ５３
１６は、配線ＶＬと、トランジスタ５３１５のソース及びドレインの他方との間の導通状
態を制御する機能を有する。トランジスタ５３１７は、配線ＭＬと、トランジスタ５３１
５のソース及びドレインの他方との間の導通状態を制御する機能を有する。容量素子５３
１８の一対の電極のうち、一方はトランジスタ５３１５のゲートに電気的に接続され、他
方は発光素子５３１４の陽極に電気的に接続されている。
【０４７０】
また、トランジスタ５３１９のスイッチングは、トランジスタ５３１９のゲートに電気
的に接続された配線ＧＬａの電位にしたがって行われる。トランジスタ５３１６のスイッ
チングは、トランジスタ５３１６のゲートに電気的に接続された配線ＧＬｂの電位にした
がって行われる。トランジスタ５３１７のスイッチングは、トランジスタ５３１７のゲー
トに電気的に接続された配線ＧＬｃの電位にしたがって行われる。トランジスタ５３２０
のスイッチングは、トランジスタ５３２０のゲートに電気的に接続された配線ＧＬｄの電
位にしたがって行われる。
【０４７１】
なお、トランジスタ５３１５、トランジスタ５３１６、トランジスタ５３１７、トラン
ジスタ５３１９及びトランジスタ５３２０の少なくともいずれかに、上述したトランジス
タを用いることができる。また、容量素子５３１８は、上述した容量素子を用いることが
できる。
【０４７２】
次に、図３９（Ａ）に示す画素５３１１の、外部補正の動作例について説明する。
【０４７３】
図３９（Ｂ）に、図３９（Ａ）に示す画素５３１１に電気的に接続される配線ＧＬａ、
配線ＧＬｂ、配線ＧＬｃ、配線ＧＬｄの電位と、配線ＳＬに供給される画像信号Ｓｉｇの
電位のタイミングチャートを例示する。なお、図３９（Ｂ）に示すタイミングチャートは
、図３９（Ａ）に示す画素５３１１に含まれるトランジスタが全てｎチャネル型である場
合を例示するものである。
【０４７４】
まず、期間ｔ１では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにハイレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられ、配線ＧＬｄにハイレ
ベルの電位が与えられる。よって、トランジスタ５３１９、トランジスタ５３１６、及び
トランジスタ５３２０がオンとなり、トランジスタ５３１７はオフとなる。また、配線Ｓ
Ｌには、画像信号Ｓｉｇの電位Ｖｄａｔａが与えられており、電位Ｖｄａｔａは、トラン
ジスタ５３１９を介してトランジスタ５３１５のゲートに与えられる。よって、電位Ｖｄ
ａｔａにしたがって、トランジスタ５３１５のドレイン電流の値が定められる。そして、
配線ＶＬには電位Ｖａｎｏが与えられ、配線ＲＬには電位Ｖ１が与えられるため、当該ド
レイン電流は、トランジスタ５３１６及びトランジスタ５３２０を介して、配線ＶＬと配
線ＲＬの間に流れる。
【０４７５】
電位Ｖａｎｏは、電位Ｖｃａｔに発光素子５３１４のしきい値電圧Ｖｔｈｅを加算した
電位よりも高くすることが好ましい。配線ＶＬの電位Ｖａｎｏは、トランジスタ５３１６
を介して、トランジスタ５３１５のソース及びドレインの他方に与えられる。また、配線
ＲＬに与えられた電位Ｖ１は、トランジスタ５３２０を介してトランジスタ５３１５のソ
ース及びドレインの一方に与えられる。配線ＣＬには電位Ｖｃａｔが与えられる。
【０４７６】
なお、電位Ｖ１は、電位Ｖ０からトランジスタ５３１５のしきい値電圧Ｖｔｈを差し引
いた電位よりも、十分低いことが好ましい。期間ｔ１では、電位Ｖ１を、電位Ｖｃａｔか
ら発光素子５３１４のしきい値電圧Ｖｔｈｅを差し引いた電位よりも十分低くすることが
できるので、発光素子５３１４は発光しない。
【０４７７】
次に、期間ｔ２では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにハイレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられ、配線ＧＬｄにローレ
ベルの電位が与えられる。よって、トランジスタ５３１６がオンとなり、トランジスタ５
３１９、トランジスタ５３１７及びトランジスタ５３２０がオフとなる。トランジスタ５
３１９がオフになることで、トランジスタ５３１５のゲートにおいて、電位Ｖｄａｔａが
保持される。
【０４７８】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる
。よって、期間ｔ１において値が定められたトランジスタ５３１５のドレイン電流は、ト
ランジスタ５３２０がオフになることで、発光素子５３１４に供給される。そして、発光
素子５３１４に当該ドレイン電流が供給されることで、発光素子５３１４の輝度が定めら
れ、当該輝度は期間ｔ２において保持される。
【０４７９】
次に、期間ｔ３では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられ、配線ＧＬｄにローレ
ベルの電位が与えられる。よって、トランジスタ５３１７がオンとなり、トランジスタ５
３１９、トランジスタ５３１６及びトランジスタ５３２０がオフとなる。また、配線ＣＬ
には電位Ｖｃａｔが与えられる。そして、配線ＭＬには電位Ｖａｎｏが与えられ、なおか
つモニター回路に接続される。
【０４８０】
上記動作により、トランジスタ５３１７を介して、トランジスタ５３１５のドレイン電
流は、発光素子５３１４に供給される。なおかつ、当該ドレイン電流は、配線ＭＬを介し
てモニター回路にも供給される。モニター回路は、配線ＭＬに流れたドレイン電流を用い
て、当該ドレイン電流の値を情報として含む信号を生成する。そして、本発明の一態様に
係る半導体装置を用いた発光装置では、上記信号を用いて、画素５３１１に供給される画
像信号Ｓｉｇの電位Ｖｄａｔａの値を、補正することができる。
【０４８１】
なお、図３９（Ａ）に示す画素５３１１を有する発光装置では、期間ｔ２の動作の後に
期間ｔ３の動作を行わなくてもよい。例えば、発光装置において、期間ｔ１から期間ｔ２
の動作を複数回繰り返した後に、期間ｔ３の動作を行うようにしてもよい。また、１行の
画素５３１１において期間ｔ３の動作を行った後、最小の階調値０に対応する画像信号を
、当該動作を行った１行の画素５３１１に書き込むことで、発光素子５３１４を非発光の
状態にした後、次の行の画素５３１１において、期間ｔ３の動作を行うようにしてもよい
。
【０４８２】
また、図３９（Ａ）に示す画素５３１１では、発光素子５３１４の劣化などにより、発
光素子５３１４の陽極と陰極間の抵抗値が画素間でばらついても、電位Ｖｄａｔａをトラ
ンジスタ５３１５のゲートに与える際に、トランジスタ５３１５のソースの電位を所定の
電位Ｖ１に設定することができる。よって、画素間において発光素子５３１４の輝度にば
らつきが生じるのを、防ぐことができる。
【０４８３】
また、例えば、図４０（Ａ）は、画素回路の一例を示す図である。ここでは１つの画素
にｎチャネル型のトランジスタを６つ用い、容量素子を１つ用いる例を示す。
【０４８４】
図４０（Ａ）に、画素５４１１の回路図の一例を示す。画素５４１１は、トランジスタ
５４１５と、トランジスタ５４１６と、トランジスタ５４１７と、容量素子５４１８と、
発光素子５４１４と、トランジスタ５４４０と、トランジスタ５４４１と、トランジスタ
５４４２と、を有する。
【０４８５】
発光素子５４１４の画素電極は、画素５４１１に入力される画像信号Ｓｉｇにしたがっ
て電位が制御される。また、発光素子５４１４の輝度は、画素電極と共通電極の間の電位
差によって定まる。
【０４８６】
トランジスタ５４４０は、配線ＳＬと、容量素子５４１８の一対の電極のうちの一方と
の間の導通状態を制御する機能を有する。容量素子５４１８の一対の電極のうちの他方は
、トランジスタ５４１５のソース及びドレインの一方に電気的に接続される。トランジス
タ５４１６は、配線ＶＬ１と、トランジスタ５４１５のゲートとの間の導通状態を制御す
る機能を有する。トランジスタ５４４１は、容量素子５４１８の一対の電極のうちの一方
と、トランジスタ５４１５のゲートとの間の導通状態を制御する機能を有する。トランジ
スタ５４４２は、トランジスタ５４１５のソース及びドレインの一方と、発光素子５４１
４の陽極との間の導通状態を制御する機能を有する。トランジスタ５４１７は、トランジ
スタ５４１５のソース及びドレインの一方と、配線ＭＬとの間の導通状態を制御する機能
を有する。
【０４８７】
さらに、図４０（Ａ）では、トランジスタ５４１５のソース及びドレインの他方は配線
ＶＬに電気的に接続されている。
【０４８８】
また、トランジスタ５４４０におけるオンまたはオフの選択は、トランジスタ５４４０
のゲートに電気的に接続された配線ＧＬａの電位にしたがって行われる。トランジスタ５
４１６におけるオンまたはオフの選択は、トランジスタ５４１６のゲートに電気的に接続
された配線ＧＬａの電位にしたがって行われる。トランジスタ５４４１におけるオンまた
はオフの選択は、トランジスタ５４４１のゲートに電気的に接続された配線ＧＬｂの電位
にしたがって行われる。トランジスタ５４４２におけるオンまたはオフの選択は、トラン
ジスタ５４４２のゲートに電気的に接続された配線ＧＬｂの電位にしたがって行われる。
トランジスタ５４１７におけるオンまたはオフの選択は、トランジスタ５４１７のゲート
に電気的に接続された配線ＧＬｃの電位にしたがって行われる。
【０４８９】
図４０（Ｂ）に、図４０（Ａ）に示す画素５４１１に電気的に接続される配線ＧＬａ、
配線ＧＬｂ、配線ＧＬｃの電位と、配線ＳＬに供給される画像信号Ｓｉｇの電位のタイミ
ングチャートを例示する。なお、図４０（Ｂ）に示すタイミングチャートは、図４０（Ａ
）に示す画素５４１１に含まれるトランジスタが全てｎチャネル型である場合を例示する
ものである。
【０４９０】
まず、期間ｔ１では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにハイレ
ベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられる。よって、トランジ
スタ５４４１、トランジスタ５４４２及びトランジスタ５４１７がオンとなり、トランジ
スタ５４４０及びトランジスタ５４１６はオフとなる。トランジスタ５４４２及びトラン
ジスタ５４１７がオンになることで、トランジスタ５４１５のソース及びドレインの一方
及び容量素子５４１８の一対の電極のうちの他方（ノードＡとして図示する。）に、配線
ＭＬの電位Ｖ０が与えられる。
【０４９１】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる
。電位Ｖａｎｏは、電位Ｖ０に発光素子５４１４のしきい値電圧Ｖｔｈｅを加算した電位
よりも高くすることが好ましい。また、電位Ｖ０は、電位Ｖｃａｔに発光素子５４１４の
しきい値電圧Ｖｔｈｅを加算した電位よりも低いことが好ましい。電位Ｖ０を上記値に設
定することで、期間ｔ１において発光素子５４１４に電流が流れるのを防ぐことができる
。
【０４９２】
次に、配線ＧＬｂにローレベルの電位が与えられることで、トランジスタ５４４１及び
トランジスタ５４４２がオフになり、ノードＡは電位Ｖ０に保持される。
【０４９３】
次に、期間ｔ２では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられる。よって、トランジ
スタ５４４０及びトランジスタ５４１６がオンとなり、トランジスタ５４４１、トランジ
スタ５４４２及びトランジスタ５４１７がオフとなる。
【０４９４】
なお、期間ｔ１から期間ｔ２に移行する際、配線ＧＬａに与える電位をローレベルから
ハイレベルに切り替えた後に、配線ＧＬｃに与える電位をハイレベルからローレベルに切
り替えることが好ましい。このような動作を行うことによって、配線ＧＬａに与えられる
電位の切り替えによる、ノードＡの電位の変動を防ぐことができる。
【０４９５】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる
。そして、配線ＳＬには画像信号Ｓｉｇの電位Ｖｄａｔａが与えられ、配線ＶＬ１には電
位Ｖ１が与えられる。電位Ｖ１は、電位Ｖｃａｔにトランジスタ５４１５のしきい値電圧
Ｖｔｈを加算した電位よりも高く、電位Ｖａｎｏにトランジスタ５４１５のしきい値電圧
Ｖｔｈを加算した電位より低いことが好ましい。
【０４９６】
なお、図４０（Ａ）に示す画素構成では、電位Ｖ１を、発光素子５４１４のしきい値電
圧Ｖｔｈｅを電位Ｖｃａｔに加算した値より高くしても、トランジスタ５４４２がオフで
ある限り、発光素子５４１４は発光しない。そのため、電位Ｖ０として設定できる値の幅
を広げることが可能となり、Ｖ１−Ｖ０として取りうる値の幅も広げることが可能となる
。したがって、Ｖ１−Ｖ０の値の設定の自由度が上がるため、トランジスタ５４１５のし
きい値電圧Ｖｔｈの取得に要する時間を短縮した場合、またはしきい値電圧Ｖｔｈの取得
期間に制限がある場合においても、正確にトランジスタ５４１５のしきい値電圧Ｖｔｈの
取得を行うことができる。
【０４９７】
上記動作により、トランジスタ５４１５のゲート（ノードＢとして図示する。）に、ノ
ードＡの電位にしきい値電圧Ｖｔｈを加算した電位よりも、高い電位Ｖ１が入力され、ト
ランジスタ５４１５がオンとなる。よって、トランジスタ５４１５を介して容量素子５４
１８の電荷が放出され、電位Ｖ０だったノードＡの電位が上昇を始める。そして、最終的
にはノードＡの電位がＶ１−Ｖｔｈに収束し、トランジスタ５４１５のゲート電圧がしき
い値電圧Ｖｔｈに収束すると、トランジスタ５４１５がオフになる。
【０４９８】
また、容量素子５４１８の一対の電極のうちの一方（ノードＣとして図示する。）には
、配線ＳＬに与えられた画像信号Ｓｉｇの電位Ｖｄａｔａが、トランジスタ５４４０を介
して与えられる。
【０４９９】
次に、期間ｔ３では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにハイレ
ベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられる。よって、トランジ
スタ５４４１及びトランジスタ５４４２がオンとなり、トランジスタ５４４０、トランジ
スタ５４１６及びトランジスタ５４１７がオフとなる。
【０５００】
なお、期間ｔ２から期間ｔ３に移行する際、配線ＧＬａに与える電位がハイレベルから
ローレベルに切り替えられてから、配線ＧＬｂに与える電位をローレベルからハイレベル
に切り替えることが好ましい。上記構成により、配線ＧＬａに与える電位の切り替えによ
るノードＡにおける電位の変動を防ぐことができる。
【０５０１】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる
。
【０５０２】
上記動作により、ノードＢに電位Ｖｄａｔａが与えられるため、トランジスタ５４１５
のゲート電圧がＶｄａｔａ−Ｖ１＋Ｖｔｈとなる。よって、トランジスタ５４１５のゲー
ト電圧を、しきい値電圧Ｖｔｈが加味された値に設定することができる。上記構成により
、トランジスタ５４１５のしきい値電圧Ｖｔｈのばらつきを抑制することができる。よっ
て、発光素子５４１４に供給する電流値のばらつきを抑えることができ、発光装置の輝度
ムラを低減することができる。
【０５０３】
なお、配線ＧＬｂに与える電位の変動を大きくしておくことで、トランジスタ５４４２
のしきい値電圧のばらつきが発光素子５４１４に供給する電流値に影響を及ぼすことを防
ぐことができる。つまり、配線ＧＬｂに与えるハイレベルの電位をトランジスタ５４４２
のしきい値電圧よりも十分大きく、また、配線ＧＬｂに与えるローレベルの電位をトラン
ジスタ５４４２のしきい値電圧よりも十分小さくしてやることで、トランジスタ５４４２
のオンとオフの切り替えを確実に行い、トランジスタ５４４２のしきい値電圧のばらつき
が発光素子５４１４の電流値に影響を及ぼすことを防ぐことができる。
【０５０４】
次に、期間ｔ４では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにローレ
ベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられる。よって、トランジ
スタ５４１７がオンとなり、トランジスタ５４１６、トランジスタ５４４０、トランジス
タ５４４１及びトランジスタ５４４２がオフとなる。
【０５０５】
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＭＬは、モニター回路に接続される
。
【０５０６】
上記動作により、トランジスタ５４１５のドレイン電流Ｉｄが、発光素子５４１４では
なく、トランジスタ５４１７を介して配線ＭＬに流れる。モニター回路は、配線ＭＬに流
れたドレイン電流Ｉｄを用いて、当該ドレイン電流Ｉｄの値を情報として含む信号を生成
する。このドレイン電流Ｉｄは、トランジスタ５４１５の移動度やトランジスタ５４１５
のサイズ（チャネル長、チャネル幅）などに依存した大きさとなっている。そして、本発
明の一態様に係る半導体装置を用いた発光装置では、上記信号を用いて、画素５４１１に
供給される画像信号Ｓｉｇの電位Ｖｄａｔａの値を、補正することができる。つまり、ト
ランジスタ５４１５の移動度のばらつきの影響を低減することができる。
【０５０７】
なお、図４０（Ａ）に示す画素５４１１を有する発光装置では、期間ｔ３の動作の後に
期間ｔ４の動作を行わなくてもよい。例えば、発光装置において、期間ｔ１から期間ｔ３
の動作を複数回繰り返した後に、期間ｔ４の動作を行うようにしてもよい。また、一行の
画素５４１１において期間ｔ４の動作を行った後、最小の階調値０に対応する画像信号を
、当該動作を行った一行の画素５４１１に書き込むことで、発光素子５４１４を非発光の
状態にした後、次の行の画素５４１１において、期間ｔ４の動作を行うようにしてもよい
。
【０５０８】
図４０（Ａ）に示した画素５４１１を有する発光装置では、トランジスタ５４１５のソ
ース及びドレインの他方と、トランジスタ５４１５のゲートとが電気的に分離しているの
で、それぞれの電位を個別に制御することができる。よって、期間ｔ２において、トラン
ジスタ５４１５のソース及びドレインの他方の電位を、トランジスタ５４１５のゲートの
電位に、しきい値電圧Ｖｔｈを加算した電位よりも高い値に設定することができる。その
ため、トランジスタ５４１５がノーマリーオンである場合に、すなわちしきい値電圧Ｖｔ
ｈがマイナスの値を有している場合に、トランジスタ５４１５において、ソースの電位が
ゲートの電位Ｖ１よりも高くなるまで、容量素子５４１８に電荷を蓄積することができる
。よって、本発明の一態様に係る半導体装置を用いた発光装置では、トランジスタ５４１
５がノーマリーオンであっても、期間ｔ２においてしきい値電圧Ｖｔｈを取得することが
でき、期間ｔ３において、しきい値電圧Ｖｔｈを加味した値になるよう、トランジスタ５
４１５のゲート電圧を設定することができる。
【０５０９】
したがって、本発明の一態様に係る半導体装置を用いた発光装置では、トランジスタ５
４１５がノーマリーオンとなっても、表示ムラを低減でき、高い画質の表示を行うことが
できる。
【０５１０】
なお、トランジスタ５４１５の特性だけでなく、発光素子５４１４の特性もモニターし
てもよい。このとき、画像信号Ｓｉｇの電位Ｖｄａｔａを制御することなどにより、トラ
ンジスタ５４１５には、電流が流れないようにしておくことが好ましい。これにより、発
光素子５４１４の電流を取り出すことができる。その結果、発光素子５４１４の電流特性
の劣化やばらつきの状態を取得することができる。
【０５１１】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光
素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例え
ば、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥ
Ｄ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応
じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グ
レーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マ
イクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラ
ーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インタ
ーフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉
方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ
、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの
他にも、電気的又は磁気的作用により、コントラスト、輝度、反射率、透過率などが変化
する表示媒体を有していても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディ
スプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッ
ションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆ
ａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）
などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶
ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディス
プレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、
または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、
半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一
部または全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の
一部または全部が、アルミニウム、銀などを有するようにすればよい。さらに、その場合
、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、消
費電力をさらに低減することができる。
【０５１２】
なお、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（
Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルターともい
う。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ
）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで
、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層
を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない
領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配
置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２
割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発
光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有
する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よ
りも、さらに消費電力を低減できる場合がある。
【０５１３】
＜モジュール＞
以下では、本発明の一態様に係る半導体装置を適用した表示モジュールについて、図４
１を用いて説明を行う。
【０５１４】
図４１に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
たセル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０
１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー
８０１１、タッチパネル８００４などを有さない場合もある。
【０５１５】
本発明の一態様に係る半導体装置は、例えば、セル８００６に用いることができる。
【０５１６】
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及びセル８００
６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０５１７】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルをセル８００
６に重なって用いることができる。また、セル８００６の対向基板（封止基板）に、タッ
チパネル機能を持たせるようにすることも可能である。または、セル８００６の各画素内
に光センサーを設け、光学式のタッチパネルとすることも可能である。または、セル８０
０６の各画素内にタッチセンサー用電極を設け、静電容量方式のタッチパネルとすること
も可能である。
【０５１８】
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライ
トユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
【０５１９】
フレーム８００９は、セル８００６の保護機能の他、プリント基板８０１０の動作によ
り発生する電磁波を遮断するための電磁シールドとしての機能を有してもよい。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
【０５２０】
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
もよいし、別途設けたバッテリー８０１１による電源であってもよい。商用電源を用いる
場合には、バッテリー８０１１を有さなくてもよい。
【０５２１】
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を
追加して設けてもよい。
【０５２２】
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を用いることができる電子機器につい
て、図４４を用いて説明を行う。
【０５２３】
図４４（Ａ）乃至図４４（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐
体６０００、表示部６００１、スピーカー６００３、ＬＥＤランプ６００４、操作キー６
００５（電源スイッチ、または操作スイッチを含む）、接続端子６００６、センサー６０
０７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化
学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動
、においまたは赤外線を測定する機能を含むもの）、マイクロフォン６００８、等を有す
ることができる。
【０５２４】
図４４（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ６００９
、赤外線ポート６０１０、等を有することができる。図４４（Ｂ）は記録媒体を備えた携
帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、表示部
６００２、記録媒体読込部６０１１、等を有することができる。図４４（Ｃ）はゴーグル
型ディスプレイであり、上述したものの他に、表示部６００２、支持部６０１２、イヤホ
ン６０１３、等を有することができる。図４４（Ｄ）は携帯型遊技機であり、上述したも
のの他に、記録媒体読込部６０１１、等を有することができる。図４４（Ｅ）はテレビ受
像機能付きデジタルカメラであり、上述したものの他に、アンテナ６０１４、シャッター
ボタン６０１５、受像部６０１６、等を有することができる。図４４（Ｆ）は携帯型遊技
機であり、上述したものの他に、表示部６００２、記録媒体読込部６０１１、等を有する
ことができる。図４４（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画
像処理部、等を有することができる。図４４（Ｈ）は持ち運び型テレビ受像器であり、上
述したものの他に、信号の送受信が可能な充電器６０１７、等を有することができる。
【０５２５】
図４４（Ａ）乃至図４４（Ｈ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（
プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々な
コンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信ま
たは受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表
示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器
においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文
字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立
体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器
においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手
動で補正する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能
、撮影した画像を表示部に表示する機能、等を有することができる。なお、図４４（Ａ）
乃至図４４（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々
な機能を有することができる。
【０５２６】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。なお、本発明の一態様の半導体装置は、表示部を有さない電子機器
にも適用することができる。
【０５２７】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
【符号の説明】
【０５２８】
１００    基板
１０１    絶縁膜
１０２    絶縁膜
１０２ａ    絶縁膜
１０２ｂ    絶縁膜
１０４ａ    ゲート電極
１０４ａ１    導電膜
１０４ａ２    導電膜
１０４ｂ    下部電極
１０４ｂ１    導電膜
１０４ｂ２    導電膜
１０６    第１の領域
１０６ａ    チャネル形成領域
１０６ｂ    チャネル形成領域
１０６ｃ    チャネル形成領域
１０７ａ    第２の領域
１０７ａ１    低抵抗領域
１０７ａ２    低抵抗領域
１０７ｂ    第２の領域
１０７ｂ１    低抵抗領域
１０７ｂ２    低抵抗領域
１０８    絶縁膜
１１２ａ    ゲート絶縁膜
１１２ｂ    絶縁膜
１１３    脱離抑制膜
１１４ａ    ゲート電極
１１４ａ１    導電膜
１１４ａ２    導電膜
１１４ｂ    上部電極
１１４ｂ１    導電膜
１１４ｂ２    導電膜
１１６ａ    ソース電極
１１６ａ１    導電膜
１１６ａ２    導電膜
１１６ｂ    ドレイン電極
１１６ｂ１    導電膜
１１６ｂ２    導電膜
１１８    絶縁膜
１２６    酸化物半導体膜
１２６ａ    酸化物半導体膜
１２６ｂ    酸化物半導体膜
１２８    絶縁膜
１３２    絶縁膜
１３８    絶縁膜
１４０    酸素
１４２    不純物元素
１４８    絶縁膜
１５０    トランジスタ
１６０    容量素子
２０４    配線
２０４ａ    導電膜
２０４ｂ    導電膜
２１２    絶縁膜
２１４    配線
２１４ａ    導電膜
２１４ｂ    導電膜
２１６    配線
２１６ａ    導電膜
２１６ｂ    導電膜
４００    基板
４５３    絶縁膜
４５３ａ    絶縁膜
４５３ｂ    絶縁膜
４５５    酸化物半導体膜
４５５ａ    チャネル領域
４５５ｂ    低抵抗領域
４５５ｃ    低抵抗領域
４５５ｄ    領域
４５５ｅ    領域
４５５ｆ    低抵抗領域
４５５ｇ    低抵抗領域
４５５ｈ    低抵抗領域
４５５ｉ    低抵抗領域
４５７    絶縁膜
４５７ａ    絶縁膜
４５７ｂ    絶縁膜
４５９    導電膜
４５９ａ    導電膜
４５９ｂ    導電膜
４６５    窒化物絶縁膜
４６７    絶縁膜
４６８    導電膜
４６９    導電膜
４７５    絶縁膜
５００    ＦＥＴ
５０１    基板
５０２    基板
５０４Ｒ    発光素子
５０４Ｇ    発光素子
５０４Ｂ    発光素子
５０４Ｗ    発光素子
５０６    導電膜
５０７    導電膜
５０８    隔壁
５０９    構造体
５１０    ＥＬ層
５１２    導電膜
５１４Ｒ    着色層
５１４Ｇ    着色層
５１４Ｂ    着色層
５１４Ｗ    着色層
５１６    基板
５１８    封止膜
５２０    領域
５２２    絶縁膜
５２４    開口部
６００    ペレット
６００ａ    ペレット
６００ｂ    ペレット
６０１    イオン
６２０    基板
６３０    ターゲット
７００    表示装置
７０１    基板
７０２    画素部
７０４    ソースドライバ回路部
７０５    基板
７０６    ゲートドライバ回路部
７０８    ＦＰＣ端子部
７１０    信号線
７１１    配線部
７１２    シール材
７１６    ＦＰＣ
７３０    絶縁膜
７３２    封止膜
７３４    絶縁膜
７３６    着色膜
７３８    遮光膜
７５０    トランジスタ
７５２    トランジスタ
７６０    接続電極
７６６    絶縁膜
７７０    平坦化絶縁膜
７７２    導電膜
７７４    導電膜
７７５    液晶素子
７７６    液晶層
７７８    構造体
７８０    異方性導電膜
７８２    発光素子
７８４    導電膜
７８６    ＥＬ層
７８８    導電膜
７９０    容量素子
５０００    基板
５００１    画素部
５００２    走査線駆動回路
５００３    走査線駆動回路
５００４    信号線駆動回路
５０１０    容量配線
５０１２    ゲート配線
５０１３    ゲート配線
５０１４    ドレイン電極
５０１６    トランジスタ
５０１７    トランジスタ
５０１８    液晶素子
５０１９    液晶素子
５０２０    画素
５０２１    スイッチング用トランジスタ
５０２２    駆動用トランジスタ
５０２３    容量素子
５０２４    発光素子
５０２５    信号線
５０２６    走査線
５０２７    電源線
５０２８    共通電極
５０２９    容量素子
５１１１    画素
５１５４    発光素子
５１５５    トランジスタ
５１５６    トランジスタ
５１５７    トランジスタ
５１５８    容量素子
５２１１    画素
５２１４    発光素子
５２１５    トランジスタ
５２１６    トランジスタ
５２１７    トランジスタ
５２１８    容量素子
５２１９    トランジスタ
５３１１    画素
５３１４    発光素子
５３１５    トランジスタ
５３１６    トランジスタ
５３１７    トランジスタ
５３１８    容量素子
５３１９    トランジスタ
５３２０    トランジスタ
５４１１    画素
５４１４    発光素子
５４１５    トランジスタ
５４１６    トランジスタ
５４１７    トランジスタ
５４１８    容量素子
５４４０    トランジスタ
５４４１    トランジスタ
５４４２    トランジスタ
６０００    筐体
６００１    表示部
６００２    表示部
６００３    スピーカー
６００４    ＬＥＤランプ
６００５    操作キー
６００６    接続端子
６００７    センサー
６００８    マイクロフォン
６００９    スイッチ
６０１０    赤外線ポート
６０１１    記録媒体読込部
６０１２    支持部
６０１３    イヤホン
６０１４    アンテナ
６０１５    シャッターボタン
６０１６    受像部
６０１７    充電器
６１００    ペレット
６１２０    基板
６１６１    領域
８０００    表示モジュール
８００１    上部カバー
８００２    下部カバー
８００３    ＦＰＣ
８００４    タッチパネル
８００５    ＦＰＣ
８００６    セル
８００７    バックライトユニット
８００８    光源
８００９    フレーム
８０１０    プリント基板
８０１１    バッテリー
【図１】
2020057808.tif 000013
【図２】
2020057808.tif 000014
【図３】
2020057808.tif 000015
【図４】
2020057808.tif 000016
【図５】
2020057808.tif 000017
【図６】
2020057808.tif 000018
【図７】
2020057808.tif 000019
【図８】
2020057808.tif 000020
【図９】
2020057808.tif 000021
【図１０】
2020057808.tif 000022
【図１１】
2020057808.tif 000023
【図１２】
2020057808.tif 000024
【図１３】
2020057808.tif 000025
【図１４】
2020057808.tif 000026
【図１５】
2020057808.tif 000027
【図１６】
2020057808.tif 000028
【図１７】
2020057808.tif 000029
【図１８】
2020057808.tif 000030
【図１９】
2020057808.tif 000031
【図２０】
2020057808.tif 000032
【図２１】
2020057808.tif 000033
【図２２】
2020057808.tif 000034
【図２３】
2020057808.tif 000035
【図２４】
2020057808.tif 000036
【図２５】
2020057808.tif 000037
【図２６】
2020057808.tif 000038
【図２７】
2020057808.tif 000039
【図２８】
2020057808.tif 000040
【図２９】
2020057808.tif 000041
【図３０】
2020057808.tif 000042
【図３１】
2020057808.tif 000043
【図３２】
2020057808.tif 000044
【図３３】
2020057808.tif 000045
【図３４】
2020057808.tif 000046
【図３５】
2020057808.tif 000047
【図３６】
2020057808.tif 000048
【図３７】
2020057808.tif 000049
【図３８】
2020057808.tif 000050
【図３９】
2020057808.tif 000051
【図４０】
2020057808.tif 000052
【図４１】
2020057808.tif 000053
【図４２】
2020057808.tif 000054
【図４３】
2020057808.tif 000055
【図４４】
2020057808.tif 000056
【図４５】
2020057808.tif 000057
【図４６】
2020057808.tif 000058
【図４７】
2020057808.tif 000059
【図４８】
2020057808.tif 000060
【図４９】
2020057808.tif 000061
【図５０】
2020057808.tif 000062
【図５１】
2020057808.tif 000063
【図５２】
2020057808.tif 000064
【図５３】
2020057808.tif 000065
【図５４】
2020057808.tif 000066
【図５５】
2020057808.tif 000067