(57)【要約】【課題】  チャネル抵抗が低い半導体装置を製造する。【解決手段】  半導体装置の製造方法であって、ｎ型のドリフト領域と前記ドリフト領域上に配置されたｐ型のボディ領域を有する半導体基板の表面に前記ボディ領域を貫通して前記ドリフト領域に達するトレンチを形成する工程と、前記トレンチの側面と底面にｐ型不純物を注入した後に前記トレンチ内に露出する部分の前記ボディ領域をエッチングして前記ボディ領域が露出する部分の前記トレンチの幅を拡大する工程と、前記半導体基板を熱処理して前記トレンチの前記側面及び前記底面に注入されたｐ型不純物を活性化させることによってｐ型の底部領域とｐ型の接続領域を形成する工程と、前記トレンチ内にゲート絶縁膜とゲート電極を形成する工程を有する。【選択図】図１
2020057635.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
ｎ型のドリフト領域と前記ドリフト領域上に配置されたｐ型のボディ領域を有する半導体基板の表面に、前記ボディ領域を貫通して前記ドリフト領域に達するトレンチを形成する工程と、
前記トレンチの側面と底面にｐ型不純物を注入し、その後に、前記トレンチ内に露出する部分の前記ボディ領域をエッチングして前記ボディ領域が露出する部分の前記トレンチの幅を拡大する工程と、
前記半導体基板を熱処理して、前記トレンチの前記側面及び前記底面に注入されたｐ型不純物を活性化させることによって、前記トレンチの前記底面に接するｐ型の底部領域と、前記底部領域と前記ボディ領域を接続するｐ型の接続領域を形成する工程と、
前記トレンチ内にゲート絶縁膜とゲート電極を形成する工程、
を有する製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置の製造方法に関する。
【０００２】
特許文献１の半導体装置は、ボディ領域を貫通してドリフト領域に達するトレンチを備える半導体装置が開示されている。トレンチ内に、ゲート絶縁膜とゲート電極が配置されている。半導体装置がオンするときには、ゲート絶縁膜近傍のボディ領域にチャネルが形成される。また、この半導体装置は、トレンチの底面に接するｐ型の底部領域と、底部領域とボディ領域を接続するｐ型の接続領域を有している。接続領域は、底部領域の電位を安定させる。半導体装置がオフするときには、底部領域からその周囲に空乏層が広がり、トレンチの底部における電界集中が抑制される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１９５２２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の半導体装置の製造工程では、底部領域と接続領域を形成するときに、トレンチの底面と側面にｐ型不純物を注入する。このとき、ボディ領域が露出する範囲のトレンチの側面にもｐ型不純物が注入されるので、トレンチ近傍のボディ領域に結晶欠陥が形成される。トレンチ近傍のボディ領域は、チャネルが形成される領域である。チャネルが形成される領域に結晶欠陥が形成されると、チャネル抵抗が高くなり、半導体装置で生じる損失が大きくなる。したがって、本明細書では、チャネル抵抗が低い半導体装置の製造方法を提案する。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置の製造方法は、トレンチ形成工程と、注入工程と、熱処理工程と、ゲート電極形成工程を有する。前記トレンチ形成工程では、ｎ型のドリフト領域と前記ドリフト領域上に配置されたｐ型のボディ領域を有する半導体基板の表面に、前記ボディ領域を貫通して前記ドリフト領域に達するトレンチを形成する。前記注入工程では、前記トレンチの側面と底面にｐ型不純物を注入し、その後に、前記トレンチ内に露出する部分の前記ボディ領域をエッチングして前記ボディ領域が露出する部分の前記トレンチの幅を拡大する。前記熱処理工程では、前記半導体基板を熱処理して、前記トレンチの前記側面及び前記底面に注入されたｐ型不純物を活性化させることによって、前記トレンチの前記底面に接するｐ型の底部領域と、前記底部領域と前記ボディ領域を接続するｐ型の接続領域を形成する。前記ゲート電極形成工程では、前記トレンチ内にゲート絶縁膜とゲート電極を形成する。
【０００６】
この製造方法では、注入工程において、トレンチの側面と底面にｐ型不純物を注入する。このとき、トレンチの側面のうちのボディ領域が露出する部分にもｐ型不純物が注入され、トレンチ近傍のボディ領域内に結晶欠陥が形成される。注入工程では、ｐ型不純物を注入した後に、トレンチの側面のうちのボディ領域が露出する部分をエッチングして、ボディ領域が露出する部分のトレンチの幅を拡大する。このため、ボディ領域のうちのｐ型不純物注入によって結晶欠陥が形成された部分がエッチングにより除去される。その後、熱処理工程を行うことで、半導体基板内のｐ型不純物が活性化し、底部領域と接続領域が形成される。このように、この製造方法によれば、ボディ領域のうちのｐ型不純物注入によって結晶欠陥が形成された部分がエッチングにより除去しながら、底部領域と接続領域を形成することができる。ボディ領域から結晶欠陥が形成された部分を除去できるので、ボディ領域のチャネルが形成される部分を結晶欠陥密度が低い部分により構成することができる。したがって、この製造方法によれば、チャネル抵抗が低い半導体装置を製造することができる。
【図面の簡単な説明】
【０００７】
【図１】実施形態の半導体装置の断面図。
【図２】図１とは異なる位置における実施形態の半導体装置の断面図。
【図３】トレンチの拡大断面図。
【図４】実施形態の半導体装置の製造工程の説明図。
【図５】実施形態の半導体装置の製造工程の説明図。
【図６】実施形態の半導体装置の製造工程の説明図。
【図７】実施形態の半導体装置の製造工程の説明図。
【図８】実施形態の半導体装置の製造工程の説明図。
【図９】実施形態の半導体装置の製造工程の説明図。
【図１０】実施形態の半導体装置の製造工程の説明図。
【図１１】実施形態の半導体装置の製造工程の説明図。
【図１２】実施形態の半導体装置の製造工程の説明図。
【図１３】実施形態の半導体装置の製造工程の説明図。
【図１４】実施形態の半導体装置の製造工程の説明図。
【図１５】実施形態の半導体装置の製造工程の説明図。
【図１６】実施形態の半導体装置の製造工程の説明図。
【図１７】実施形態の半導体装置の製造工程の説明図。
【図１８】実施形態の半導体装置の製造工程の説明図。
【発明を実施するための形態】
【０００８】
図１に示す実施形態の半導体装置１０は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field effect transistor）である。半導体装置１０は、半導体基板１２を有している。以下では、半導体基板１２の上面１２ａに平行な一方向（図１の左右方向）をｘ方向といい、上面１２ａに平行でｘ方向に直交する方向（図１の紙面に対して垂直な方向）をｙ方向という。また、図２は、ｙ方向において図１とは異なる位置での半導体装置１０の断面を示している。図１の断面では底部領域３６と接続領域３８が存在するのに対し、図２の断面では底部領域３６と接続領域３８が存在しない。その他の点では、図１と図２は同じ断面構造を有している。図１、２に示すように、半導体基板１２の上面１２ａには、複数のトレンチ２２が設けられている。各トレンチ２２は、ｙ方向に長く伸びている。各トレンチ２２は、上面１２ａにおいて、互いに平行に伸びている。各トレンチ２２の内部に、ゲート絶縁層２４とゲート電極２６が配置されている。ゲート電極２６は、ゲート絶縁層２４によって半導体基板１２から絶縁されている。
【０００９】
図３に示すように、トレンチ２２は、側面に段差２１を有している。段差２１の上側では、段差２１の下側よりも、トレンチ２２の幅が広い。以下では、トレンチ２２の段差２１よりも上側の部分を上部トレンチ２２ａといい、段差２１よりも下側の部分を下部トレンチ２２ｂという。ゲート絶縁層２４は、底部絶縁層２４ａと側部絶縁膜２４ｂを有している。底部絶縁層２４ａは、下部トレンチ２２ｂ内に配置されている。底部絶縁層２４ａは、下部トレンチ２２ｂの底面と側面を覆っている。側部絶縁膜２４ｂは、底部絶縁層２４ａよりも上側でトレンチ２２の内面を覆っている。側部絶縁膜２４ｂは、段差２１と上部トレンチ２２ａの側面を覆っている。底部絶縁層２４ａは、側部絶縁膜２４ｂよりも厚い。ゲート電極２６は、上部トレンチ２２ａ内に配置されている。
【００１０】
図１、２に示すように、ゲート電極２６の上面は、層間絶縁膜２８によって覆われている。半導体基板１２の上面１２ａには、ソース電極７０が配置されている。ソース電極７０は、層間絶縁膜２８によってゲート電極２６から絶縁されている。半導体基板１２の下面１２ｂには、ドレイン電極７２が配置されている。ドレイン電極７２は、半導体基板１２の下面１２ｂに接している。
【００１１】
図１、２に示すように、半導体基板１２の内部には、ｎ型のソース領域３０、ｐ型のボディ領域３２、ｐ型の底部領域３６、ｐ型の接続領域３８、ｎ型のドリフト領域３４、及び、ｎ型のドレイン領域３５が設けられている。ソース領域３０は、ソース電極７０と側部絶縁膜２４ｂに接している。ボディ領域３２は、ソース領域３０の側方と下部に配置されている。ボディ領域３２は、ソース電極７０に接している。ボディ領域３２は、ソース電極７０近傍で高いｐ型不純物濃度を有している。ボディ領域３２は、ソース領域３０の下側で側部絶縁膜２４ｂに接している。図１、３に示すように、底部領域３６は、トレンチ２２の底面において、底部絶縁層２４ａに接している。接続領域３８は、下部トレンチ２２ｂの側面において、底部絶縁層２４ａに接している。接続領域３８は、下部トレンチ２２ｂの側面に沿って上下方向に伸びており、底部領域３６とボディ領域３２とを接続している。図１、２に示すように、ドリフト領域３４は、ボディ領域３２の下側に配置されている。図２に示すように、接続領域３８が存在しない範囲では、ドリフト領域３４が、ボディ領域３２の下側で側部絶縁膜２４ｂに接している。ドレイン領域３５は、ドリフト領域３４よりも高いｎ型不純物濃度を有している。ドレイン領域３５は、ドリフト領域３４の下側に配置されており、ドレイン電極７２に接している。
【００１２】
この半導体装置１０では、ゲート電極２６にゲート閾値以上の電位を印可すると、側部絶縁膜２４ｂに隣接する範囲でボディ領域３２にチャネルが形成される。図２の断面では、チャネルによって、ソース領域３０とドリフト領域３４が接続される。したがって、半導体装置１０がオンする。半導体装置１０がオンしている間は、チャネルに高密度の電流が流れる。ゲート電極２６の電位をゲート閾値未満まで引き下げると、チャネルが消失し、半導体装置１０がオフする。
【００１３】
半導体装置１０がオフすると、ボディ領域３２からドリフト領域３４に空乏層が広がり、空乏化したドリフト領域３４によってボディ領域３２とドレイン領域３５の間の電圧が保持される。電界が集中し易いトレンチ２２の底部には、厚みが厚い底部絶縁層２４ａが設けられている。これによって、ゲート絶縁層２４の絶縁性が向上されている。また、半導体装置１０がオフすると、底部領域３６からドリフト領域３４へ空乏層が広がる。これによって、トレンチ２２の底部への電界集中が緩和される。特に、接続領域３８によって底部領域３６がボディ領域３２に接続されていることで、底部領域３６の電位が安定し、トレンチ２２の底部への電界集中をより効果的に緩和することができる。したがって、半導体装置１０は、高い耐圧を有する。
【００１４】
次に、半導体装置１０の製造方法について説明する。なお、この製造方法は、トレンチ２２とゲート絶縁層２４の形成工程に特徴を有するので、以下では、これらの工程について主に説明する。
【００１５】
まず、ｎ型のドリフト領域３４を有する半導体基板１２（加工前の半導体基板１２）に、イオン注入、エピタキシャル成長等によってボディ領域３２とソース領域３０を形成する。ボディ領域３２はドリフト領域３４上に形成され、ソース領域３０はボディ領域３２上に形成される。次に、図４に示すように、半導体基板１２の上面１２ａに、ソース領域３０とボディ領域３２を貫通してドリフト領域３４に達するトレンチ２２を形成する。
【００１６】
次に、図５に示すように、半導体基板１２の上面１２ａをマスク９０によって覆う。ここでは、図１の断面に相当する範囲（底部領域３６と接続領域３８を形成する範囲）ではトレンチ２２をマスク９０で覆わずに、図２の断面に相当する範囲（底部領域３６と接続領域３８を形成しない範囲）ではトレンチ２２をマスク９０で覆う。次に、マスク９０を介してトレンチ２２の内面に、アルミニウム（ｐ型不純物）をイオン注入する。アルミニウムは、トレンチ２２の底面に注入される。また、トレンチ２２の側面にもアルミニウムが注入される。特に、トレンチ２２の側面が傾斜しているので、トレンチ２２の側面にアルミニウムが注入され易い。アルミニウムを注入する工程において、ボディ領域３２が露出している範囲でも、トレンチ２２の側面にアルミニウムが注入される。このため、トレンチ２２近傍のボディ領域３２に、結晶欠陥（いわゆる、アルミニウムソーク）が形成される。アルミニウムをイオン注入した後に、マスク９０を除去する。
【００１７】
次に、図６に示すように、トレンチ２２と上面１２ａ全体を覆うようにマスク９２を形成する。次に、図７に示すように、トレンチ２２の側面の上部においてマスク９２に開口９２ａを形成する。次に、図８に示すように、開口９２ａ内で半導体基板１２を異方性エッチングすることによって、トレンチ２２近傍のソース領域３０及びボディ領域３２を除去する。これによって、ソース領域３０及びボディ領域３２の深さ範囲においてトレンチ２２の幅を拡大する。その結果、トレンチ２２の側面に段差２１が形成される。段差２１よりも上側のトレンチ２２が上部トレンチ２２ａであり、段差２１よりも下側のトレンチ２２が下部トレンチ２２ｂである。ここでは、段差２１がボディ領域３２の下端よりも下側に位置するように、エッチングを行う。ソース領域３０及びボディ領域３２の深さ範囲においてトレンチ２２の幅を拡大することで、アルミニウムの注入によって形成された結晶欠陥がソース領域３０及びボディ領域３２から除去される。その後、図９に示すように、マスク９２を除去する。
【００１８】
次に、図１０に示すように、半導体基板１２の上面１２ａをマスク９４によって覆う。ここでは、図１の断面に相当する範囲（底部領域３６と接続領域３８を形成する範囲）ではトレンチ２２をマスク９４で覆わずに、図２の断面に相当する範囲（底部領域３６と接続領域３８を形成しない範囲）ではトレンチ２２をマスク９４で覆う。次に、マスク９４を介してトレンチ２２の内面に、ボロン（ｐ型不純物）をイオン注入する。ボロンは、トレンチ２２の底面に注入される。また、トレンチ２２の側面にもボロンが注入される。特に、トレンチ２２の側面が傾斜しているので、トレンチ２２の側面にボロンが注入され易い。さらに、トレンチ２２の段差２１にもボロンが注入される。ボロンを注入する工程において、ボディ領域３２が露出している範囲でも、トレンチ２２の側面にボロンが注入される。このため、トレンチ２２近傍のボディ領域３２に、結晶欠陥が形成される。ボロンをイオン注入した後に、マスク９４を除去する。
【００１９】
次に、図１１に示すように、トレンチ２２と上面１２ａ全体を覆うようにマスク９６を形成する。次に、図１２に示すように、トレンチ２２の側面の上部においてマスク９６に開口９６ａを形成する。次に、図１３に示すように、開口９６ａ内で半導体基板１２を異方性エッチングすることによって、トレンチ２２近傍のソース領域３０及びボディ領域３２を除去する。これによって、ソース領域３０及びボディ領域３２の深さ範囲において上部トレンチ２２ａの幅を拡大する。ソース領域３０及びボディ領域３２の深さ範囲において上部トレンチ２２ａの幅を拡大することで、ボロンの注入によって形成された結晶欠陥がソース領域３０及びボディ領域３２から除去される。その後、図１４に示すように、マスク９６を除去する。
【００２０】
次に、半導体基板１２を熱処理することによって、半導体基板１２に注入されたアルミニウムとボロンを活性化させる。これによって、図１５に示すように、トレンチ２２の底面に露出する範囲に底部領域３６を形成するとともに、下部トレンチ２２ｂの側面に露出する範囲に接続領域３８を形成する。また、半導体基板１２を熱処理すると、アルミニウムとボロンが半導体基板１２中で拡散する。特に、ボロンは、広い範囲に拡散する。このため、アルミニウム及びボロンが注入された範囲よりも広い範囲に底部領域３６と接続領域３８を形成することができる。接続領域３８が広い範囲に形成されることで、接続領域３８がボディ領域３２と繋がる。このため、接続領域３８によって、底部領域３６がボディ領域３２に接続される。このように、ボロンの拡散距離が長いため、接続領域３８をボディ領域３２に繋げることができる。特に、図１０に示すように、ボロン注入工程では、ボロンがトレンチ２２の段差２１に注入される。ボディ領域３２に近い段差２１に多くのボロンが注入されるので、段差２１から拡散したボロンがボディ領域３２まで拡散し易い。このため、この製造方法では、接続領域３８がボディ領域３２に繋がり易い。また、アルミニウムは、ボロンよりも熱処理時の拡散距離が短い。したがって、アルミニウムは、注入された範囲近傍に高密度に存在する。このように、アルミニウムが高密度に存在することで、接続領域３８内に、ｐ型不純物濃度が高く抵抗が低い領域を形成することができる。これによって、接続領域３８の抵抗を低減することができる。このように、ｐ型不純物としてアルミニウムとボロンを用いることで、接続領域３８を広範囲に分布させて接続領域３８をボディ領域３２に接続することができるとともに、接続領域３８の抵抗を低減することができる。
【００２１】
次に、図１６に示すように、トレンチ２２全体を埋め込むように、絶縁層９８を形成する。次に、図１７に示すように、上側から絶縁層９８をエッチングする。ここでは、下部トレンチ２２ｂ内に絶縁層９８を残存させ、その他の部分の絶縁層９８を除去する。下部トレンチ２２ｂ内に残存した絶縁層９８が、底部絶縁層２４ａとなる。次に、底部絶縁層２４ａよりも上側のトレンチ２２の内面に、犠牲酸化膜を形成し、その後、犠牲酸化膜を除去することで、トレンチ２２の内面のエッチングダメージを除去する。次に、図１８に示すように、底部絶縁層２４ａよりも上側のトレンチ２２の内面（すなわち、段差２１の表面と上部トレンチ２２ａの側面）に、側部絶縁膜２４ｂを形成する。その後、上部トレンチ２２ａ内にゲート電極２６を形成することで、図１〜３に示すトレンチゲート構造が完成する。その他の半導体層、絶縁層、電極等は、従来公知の方法により形成することができる。以上に説明した方法によって、図１〜３に示す半導体装置１０を製造することができる。
【００２２】
上述した実施形態の製造方法では、ボディ領域３２から結晶欠陥を有する領域（すなわち、アルミニウムの注入及びボロンの注入により形成された結晶欠陥を有する領域）がエッチングによって除去される。したがって、製造される半導体装置１０では、側部絶縁膜２４ｂ近傍のボディ領域３２における結晶欠陥密度が低い。上述したように、側部絶縁膜２４ｂ近傍のボディ領域３２には、半導体装置１０がオンするときにチャネルが形成される。したがって、この半導体装置１０では、チャネルにおける結晶欠陥密度が低く、チャネル抵抗が低い。この製造方法によれば、チャネル抵抗が低い半導体装置１０を製造することができる。
【００２３】
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
【００２４】
本明細書が開示する一例の製造方法では、半導体基板がＳｉＣ基板であり、注入工程ではｐ型不純物としてアルミニウムとボロンを用いてもよい。
【００２５】
この構成によれば、拡散係数が大きいボロンが広範囲に拡散するので、底部領域とボディ領域を接続領域によって接続し易い。また、拡散係数が小さいアルミニウムが拡散し難いので、アルミニウムが分布する範囲でｐ型不純物濃度を高くし、接続領域及び底部領域を低抵抗化することができる。
【００２６】
本明細書が開示する一例の構成では、注入工程が、トレンチの側面と底面にアルミニウムを注入する第１注入工程と、第１注入工程の後にトレンチの側面のうちのボディ領域が露出する部分をエッチングしてボディ領域が露出する部分のトレンチの幅を拡大する第１エッチング工程と、第１エッチング工程の後にトレンチの側面と底面にボロンを注入する第２注入工程と、第２注入工程の後にトレンチの側面のうちのボディ領域が露出する部分をエッチングしてボディ領域が露出する部分のトレンチの幅を拡大する第２エッチング工程を有していてもよい。
【００２７】
この構成によれば、トレンチの側面の段差（第１エッチング工程で形成される段差）にボロンが注入されるので、接続領域によってボディ領域と底部領域をより接続し易い。
【００２８】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００２９】
１０    ：半導体装置
１２    ：半導体基板
２１    ：段差
２２    ：トレンチ
２２ａ  ：上部トレンチ
２２ｂ  ：下部トレンチ
２４    ：ゲート絶縁層
２４ａ  ：底部絶縁層
２４ｂ  ：側部絶縁膜
２６    ：ゲート電極
２８    ：層間絶縁膜
３０    ：ソース領域
３２    ：ボディ領域
３４    ：ドリフト領域
３５    ：ドレイン領域
３６    ：底部領域
３８    ：接続領域
７０    ：ソース電極
７２    ：ドレイン電極
【図１】
2020057635.tif 000003
【図２】
2020057635.tif 000004
【図３】
2020057635.tif 000005
【図４】
2020057635.tif 000006
【図５】
2020057635.tif 000007
【図６】
2020057635.tif 000008
【図７】
2020057635.tif 000009
【図８】
2020057635.tif 000010
【図９】
2020057635.tif 000011
【図１０】
2020057635.tif 000012
【図１１】
2020057635.tif 000013
【図１２】
2020057635.tif 000014
【図１３】
2020057635.tif 000015
【図１４】
2020057635.tif 000016
【図１５】
2020057635.tif 000017
【図１６】
2020057635.tif 000018
【図１７】
2020057635.tif 000019
【図１８】
2020057635.tif 000020