(57)【要約】      （修正有）【課題】様々な波形の信号により試験でき、かつ、誤ってテストモードに切り替わってしまうことを防止できる電子時計を提供する。【解決手段】電子時計１は、入力信号が入力される入力端子Ｐ１と、テスト信号が入力されるテスト端子Ｐ２と、入力信号およびテスト信号により、リセットモードとテストモードとの切り替えを実行するモード切替回路１１２と、テスト端子Ｐ２とモード切替回路１１２との間に配置され、テスト端子Ｐ２に入力されるノイズを除去するチャタリング防止回路１１５と、チャタリング防止回路１１５をバイパスさせて、テスト信号を入力させるバイパス経路１１６と、リセットモードが設定されている場合、チャタリング防止回路１１５を介してテスト信号を入力させ、テストモードが設定されている場合、バイパス経路１１６を介してテスト信号を入力させる経路切替回路１１０とを備える。【選択図】図２
2020169825.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が入力される入力端子と、
テスト信号が入力されるテスト端子と、
前記入力信号および前記テスト信号により、リセットモードとテストモードとの切り替えを実行するモード切替回路と、
前記テスト端子と前記モード切替回路との間に配置され、前記テスト端子に入力されるノイズを除去するチャタリング防止回路と、
前記チャタリング防止回路をバイパスさせて、前記テスト信号を入力させるバイパス経路と、
前記リセットモードが設定されている場合、前記チャタリング防止回路を介して前記テスト信号を入力させ、前記テストモードが設定されている場合、前記バイパス経路を介して前記テスト信号を入力させる経路切替回路とを備える
ことを特徴とする電子時計。
【請求項２】
請求項１に記載の電子時計において、
前記入力信号により、通常モードと前記リセットモードとの切り替えを実行するリセット回路を備える
ことを特徴とする電子時計。
【請求項３】
請求項２に記載の電子時計において、
前記モード切替回路は、
前記リセットモードが設定されている場合に、前記テスト信号が入力されたら、前記テストモードへの切り替えを実行する
ことを特徴とする電子時計。
【請求項４】
請求項１から請求項３のいずれか一項に記載の電子時計において、
前記チャタリング防止回路は、ロジック回路により構成される
ことを特徴とする電子時計。
【請求項５】
請求項１から請求項４のいずれか一項に記載の電子時計において、
前記経路切替回路は、ロジック回路により構成される
ことを特徴とする電子時計。
【請求項６】
請求項１から請求項５のいずれか一項に記載の電子時計において、
前記チャタリング防止回路は、所定時間未満の幅の信号変化を除去することで前記ノイズを除去可能に構成され、
前記所定時間は、制御可能に構成される
ことを特徴とする電子時計。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子時計に関する。
【背景技術】
【０００２】
特許文献１には、入力端子と、テスト端子と、モード切り替え回路とを有する半導体装置を備える電子機器が開示されている。特許文献１の電子機器は、入力端子に入力される入力信号と、テスト端子に入力されるテスト信号との組み合わせにより、モード切替回路がリセットモードとテストモードとを切り替えるモード切り替え動作を実行するように構成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１８４８６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、テストモード時において、テスト端子には様々な波形の信号が入力されることから、テスト端子およびモード切替回路は、幅の短い波形の信号を入力可能に構成されている。そうすると、リセットモード時において、スイッチのチャタリングや静電気等により、幅の短い波形の信号に似ているノイズがテスト端子に入力された場合に、誤ってテストモードに切り替わってしまうといった問題があった。
【課題を解決するための手段】
【０００５】
本開示の電子時計は、入力信号が入力される入力端子と、テスト信号が入力されるテスト端子と、前記入力信号および前記テスト信号により、リセットモードとテストモードとの切り替えを実行するモード切替回路と、前記テスト端子と前記モード切替回路との間に配置され、前記テスト端子に入力されるノイズを除去するチャタリング防止回路と、前記チャタリング防止回路をバイパスさせて、前記テスト信号を入力させるバイパス経路と、前記リセットモードが設定されている場合、前記チャタリング防止回路を介して前記テスト信号を入力させ、前記テストモードが設定されている場合、前記バイパス経路を介して前記テスト信号を入力させる経路切替回路とを備える。
【０００６】
本開示の電子時計において、前記入力信号により、通常モードと前記リセットモードとの切り替えを実行するリセット回路を備えていてもよい。
【０００７】
本開示の電子時計において、前記モード切替回路は、前記リセットモードが設定されている場合に、前記テスト信号が入力されたら、前記テストモードへの切り替えを実行するよう構成されていてもよい。
【０００８】
本開示の電子時計において、前記チャタリング防止回路は、ロジック回路により構成されていてもよい。
【０００９】
本開示の電子時計において、前記経路切替回路は、ロジック回路により構成されていてもよい。
【００１０】
本開示の電子時計において、前記チャタリング防止回路は、所定時間未満の幅の信号変化を除去することで前記ノイズを除去可能に構成され、前記所定時間は、制御可能に構成されていてもよい。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態の電子時計を示す正面図。
【図２】第１実施形態の電子時計の概略構成を示すブロック図。
【図３】第１実施形態のテスト信号入力回路を示す概略図。
【図４】第１実施形態のチャタリング防止回路の論理回路構成を示す図。
【図５】第１実施形態のチャタリング防止回路の動作を示すタイミングチャート。
【図６】第１実施形態の動作を示すタイミングチャート。
【図７】第２実施形態のテスト信号入力回路を示す概略図。
【発明を実施するための形態】
【００１２】
［第１実施形態］
以下、本開示の第１実施形態にかかる電子時計１を図面に基づいて説明する。
図１は、電子時計１を示す正面図である。
図１に示すように、電子時計１は、ユーザーの手首に装着される所謂アナログクオーツ式の腕時計である。また、電子時計１は、円筒状の外装ケース２を備え、外装ケース２の内周側に、文字板３が配置されている。外装ケース２の２つの開口のうち、表面側の開口は、カバーガラスで塞がれており、裏面側の開口は裏蓋で塞がれている。
【００１３】
電子時計１は、外装ケース２内に収容された図示略のムーブメントと、時刻情報を表示する時針４Ａ、分針４Ｂ、秒針４Ｃとを備えている。文字板３には、カレンダー小窓３Ａが設けられており、カレンダー小窓３Ａから、日車６が視認可能となっている。また、文字板３には、時刻を指示するためのアワーマーク３Ｂが設けられている。
【００１４】
外装ケース２の側面には、りゅうず７が設けられている。りゅうず７は、電子時計１の中心に向かって押し込まれた０段位置から１段位置および２段位置に引き出されて移動することができる。
りゅうず７を１段位置に引いて回転すると、日車６を移動して日付を合わせることができる。りゅうず７を２段位置に引くと秒針４Ｃが停止し、２段位置でりゅうず７を回転すると、時針４Ａ、分針４Ｂが移動して時刻を合わせることができる。りゅうず７による日車６や時針４Ａ、分針４Ｂの修正方法は、従来の電子時計と同様であるため説明を省略する。
【００１５】
［電子時計の概略構成］
図２は、電子時計１の概略構成を示すブロック図である。
図２に示すように、電子時計１は、ＩＣ１００を備える。
ＩＣ１００は、発振回路１０１、第１分周回路１０２、第２分周回路１０３、第３分周回路１０４、駆動パルス発生回路１０５、モータードライバー１０６を備える。また、ＩＣ１００は、第１入力信号切替回路１０７、第２入力信号切替回路１０８、テスト端子出力回路１０９、テスト信号入力回路１１０、リセット回路１１１、モード切替回路１１２、テスト機能切替回路１１３、リセット信号出力切替回路１１４、チャタリング防止回路１１５、バイパス経路１１６、入出力切替回路１１７を備える。さらに、ＩＣ１００は、入力信号Ａが入力される入力端子Ｐ１と、テスト信号Ｂが入力されるテスト端子Ｐ２を備える。
なお、図２において、実線の矢印は制御信号を示し、破線の矢印はデータ信号を示す。また、Ａ、Ｂ、Ｅ、Ｆ、Ｇ、Ｈ、Ｊ、Ｋ、Ｌの記号は、各信号を示している。
【００１６】
［発振回路］
発振回路１０１は、基準信号源である図示略の水晶振動子に接続されている。そして、発振回路１０１は、当該水晶振動子を高周波発振させ、この高周波発振で発生する所定周波数、具体的には32768Hzの発振信号を第１分周回路１０２に出力する。
【００１７】
［各分周回路］
第１分周回路１０２、第２分周回路１０３および第３分周回路１０４は、分周比を設定可能な分周カウンター等を備えて構成される。そして、第１分周回路１０２、第２分周回路１０３および第３分周回路１０４は、発振回路１０１から出力された発振信号を分周し、所定周波数の基準信号を出力する。本実施形態では、第１分周回路１０２、第２分周回路１０３および第３分周回路１０４は、発振回路１０１から出力された発振信号を段階的に分周し、1Hzの基準信号として出力する。
また、第３分周回路１０４は、チャタリング防止回路１１５に1Hzの分周クロック信号Ｌを出力する。さらに、第３分周回路１０４は、テスト端子出力回路１０９にパルス信号Ｊを出力する。
【００１８】
駆動パルス発生回路１０５は、第３分周回路１０４から出力された基準信号に基づいて、図示略のモーターの駆動を制御する所定波形の駆動パルスを生成し、モータードライバー１０６に出力する。
モータードライバー１０６は、駆動パルス発生回路１０５から出力された駆動パルスに応じて、図示略のモーターのコイルに駆動電流を出力し、モーターを駆動させる。
【００１９】
［テスト信号入力回路］
図３は、テスト信号入力回路１１０を示す概略図である。
図３に示すように、テスト信号入力回路１１０は、出力端子１１０１、第１入力端子１１０２、第２入力端子１１０３、スイッチ１１０４を備え、チャタリング防止回路１１５およびバイパス経路１１６に接続される。
スイッチ１１０４は、リセットモードが設定されている場合、出力端子１１０１と第１入力端子１１０２とを接続する。これにより、所定の信号幅を有するテスト信号Ｂが、入出力切替回路１１７およびチャタリング防止回路１１５を介して、テスト信号入力回路１１０に入力される。
また、テストモードが設定されている場合、モード切替回路１１２から入力されるモード切替信号ＧがHighになる。そうすると、スイッチ１１０４は出力端子１１０１と第２入力端子１１０３とを接続する。これにより、テスト信号Ｂは、入出力切替回路１１７およびバイパス経路１１６を介して、テスト信号入力回路１１０に入力される。
【００２０】
そして、図２に示すように、テスト信号入力回路１１０は、入力されたテスト信号Ｂを、モード切替回路１１２およびテスト機能切替回路１１３に出力する。また、テスト信号入力回路１１０は、テスト信号Ｂに応じたテストデータ信号Ｈを、第１入力信号切替回路１０７および第２入力信号切替回路１０８に出力する。
なお、テスト信号入力回路１１０は、本開示の経路切替回路の一例である。
【００２１】
［リセット回路］
リセット回路１１１は、入力端子Ｐ１に入力される入力信号ＡがHighになると、リセット信号出力切替回路１１４、モード切替回路１１２、テスト機能切替回路１１３、入出力切替回路１１７に出力するリセット信号ＦをHighにする。これにより、リセット回路１１１は、通常モードからリセットモードへの切り替えを実行する。
また、リセット回路１１１は、入力信号ＡがLowになると、リセット信号ＦをLowにする。これにより、リセット回路１１１は、リセットモードから通常モードへの切り替えを実行する。
【００２２】
［モード切替回路］
モード切替回路１１２は、入力するリセット信号ＦがHighの状態で、テスト信号ＢがHighになると、テスト端子出力回路１０９、テスト信号入力回路１１０、テスト機能切替回路１１３、リセット信号出力切替回路１１４、第１入力信号切替回路１０７、第２入力信号切替回路１０８に出力するモード切替信号ＧをHighにする。これにより、モード切替回路１１２は、リセットモードからテストモードへの切り替えを実行する。
また、モード切替回路１１２は、入力するテスト信号ＢがLowの状態で、リセット信号ＦがLowになる、つまり、入力端子Ｐ１に入力される入力信号ＡがLowになると、モード切替信号ＧをLowにする。これにより、テストモードが解除されて、通常モードが設定される。
なお、通常モードが設定されている場合、後述する入出力切替回路１１７がテスト端子Ｐ２を出力用端子として機能するように切り替えているため、テスト信号ＢがHighになることはない。つまり、通常モードが設定されている状態では、モード切替回路１１２がテストモードへ切り替えることはない。
【００２３】
［テスト端子出力回路］
テスト端子出力回路１０９は、通常モードが設定されている場合、第３分周回路１０４から出力されたパルス信号Ｊを入力する。そして、テスト端子出力回路１０９は、パルス信号Ｊに応じた動作確認信号Ｋを、入出力切替回路１１７を介してテスト端子Ｐ２に出力する。この場合、テスト端子Ｐ２は動作確認信号Ｋの出力用端子として機能する。
また、テスト端子出力回路１０９は、テストモードが設定されると、モード切替回路１１２から入力するモード切替信号ＧがHighになる。この場合、テスト端子出力回路１０９は、前述した動作確認信号Ｋを出力しない。
【００２４】
［テスト機能切替回路］
テスト機能切替回路１１３は、テストモードが設定されている場合において、入力するリセット信号Ｆおよびモード切替信号ＧがHighになる。そして、テスト機能切替回路１１３は、テスト信号Ｂ、リセット信号Ｆおよびモード切替信号Ｇの状態に応じて、第１テスト機能および第２テスト機能を切り替える。
具体的には、テスト機能切替回路１１３は、リセット信号ＦがHighの状態で、モード切替信号ＧがHighになると、つまり、テストモードが設定されると、第１テスト機能を設定する。そして、テスト機能切替回路１１３は、テスト信号ＢがHighの状態で、リセット信号ＦがLowになり、その後、再度リセット信号ＦがHighになると、テスト機能切替信号Ｅの出力をHighにする。これにより、テスト機能切替回路１１３は第２テスト機能を設定する。
【００２５】
［リセット信号出力切替回路］
リセット信号出力切替回路１１４は、リセット回路１１１から出力されたリセット信号ＦがHighになると、つまり、リセットモードが設定されると、各分周回路１０２、１０３、１０４の状態をリセットする。本実施形態では、リセットモードが設定されると、駆動パルス発生回路１０５は、駆動パルスの出力を停止する。これにより、各指針４Ａ〜４Ｃの運針が停止する。
また、リセット信号出力切替回路１１４は、リセット信号Ｆおよびモード切替信号ＧがLowになると、つまり、通常モードが設定されると、各分周回路１０２、１０３、１０４のリセット状態を解除する。これにより、駆動パルス発生回路１０５が駆動パルスを出力し、各指針４Ａ〜４Ｃの運針が開始する。
【００２６】
［入力信号切替回路］
第１入力信号切替回路１０７および第２入力信号切替回路１０８は、設定されているモードと、設定されているテスト機能とに基づいて、出力する信号を切り替える。
具体的には、通常モードが設定されている場合、第１入力信号切替回路１０７は、第１分周回路１０２により分周された発振信号を第２分周回路１０３に出力する。そして、第２入力信号切替回路１０８は、第２分周回路１０３により分周された発振信号を第３分周回路１０４に出力する。
【００２７】
一方、テストモードにおいて第１テスト機能が設定されている場合、第１入力信号切替回路１０７は、テスト信号入力回路１１０から出力されたテストデータ信号Ｈを第２分周回路１０３に出力する。
また、テストモードにおいて第２テスト機能が設定されている場合、第２入力信号切替回路１０８は、テストデータ信号Ｈを第３分周回路１０４に出力する。すなわち、第１入力信号切替回路１０７および第２入力信号切替回路１０８は、テスト機能切替回路１１３により設定されたテスト機能に応じて、テストデータ信号Ｈを入力する分周回路を切り替える。これにより、テスト信号が１種類であっても、駆動パルスの周波数を変化させて加速試験等を行うことができる。
【００２８】
［入出力切替回路］
入出力切替回路１１７は、テスト端子Ｐ２を入力用端子として機能する場合と、出力用端子として機能する場合とに切り替える。具体的には、通常モードが設定されている場合、入出力切替回路１１７は、テスト端子Ｐ２を出力用端子として機能するように切り替える。これにより、テスト端子Ｐ２を介して動作確認信号Ｋの出力が可能になる。なお、この場合、入出力切替回路１１７から出力されるテスト信号ＢはLowに固定される。
また、入力するリセット信号ＦがHighになる、つまり、リセットモードまたはテストモードが設定されている場合、入出力切替回路１１７は、テスト端子Ｐ２を入力用端子として機能するように切り替える。これにより、テスト端子Ｐ２を介してテスト信号Ｂの入力が可能になる。
【００２９】
［チャタリング防止回路］
チャタリング防止回路１１５は、テスト端子Ｐ２および入出力切替回路１１７を介してテスト信号Ｂを入力する。そして、チャタリング防止回路１１５は、テスト信号入力回路１１０を介して、テスト信号Ｂをモード切替回路１１２およびテスト機能切替回路１１３に出力する。すなわち、チャタリング防止回路１１５は、テスト端子Ｐ２とモード切替回路１１２との間に配置されている。
【００３０】
図４は、チャタリング防止回路１１５の論理構成を示す図である。
図４に示すように、本実施形態では、チャタリング防止回路１１５は、ＮＡＮＤ回路、ＮＯＴ回路、ＯＲ回路等を備えたロジック回路として構成される。
チャタリング防止回路１１５は、テスト信号Ｂおよび分周クロック信号Ｌを入力する。そして、チャタリング防止回路１１５は、入力した分周クロック信号Ｌに基づいて、テスト信号Ｂを出力する。
【００３１】
図５は、チャタリング防止回路１１５の動作を示すタイミングチャートである。
図５に示すように、チャタリング防止回路１１５は、テスト信号Ｂを入力した後、分周クロック信号ＬがHighになり、さらにその後、分周クロック信号ＬがLowになると、テスト信号Ｂの出力をHighにする。つまり、チャタリング防止回路１１５は、少なくとも分周クロック信号Ｌにおける１クロックＳの時間遅延させて、テスト信号Ｂの出力をHighにする。そのため、例えば、チャタリング防止回路１１５にノイズが入力された場合、当該ノイズによる信号変化が１クロックＳの時間未満であれば、チャタリング防止回路１１５は当該ノイズによって出力をHighにしない。すなわち、チャタリング防止回路１１５は、１クロックＳの時間未満の幅の信号変化を除去することにより、ノイズを除去可能に構成されている。
なお、分周クロック信号Ｌにおける１クロックＳの時間、つまり、チャタリング防止回路１１５による遅延時間は、本開示の所定時間の一例である。
【００３２】
［動作の説明］
次に、入力信号Ａおよびテスト信号Ｂが入力された場合の動作について説明する。
図６は、本実施形態の動作を示すタイミングチャートである。
図６に示すように、通常モードが設定されている状態で、入力端子Ｐ１に入力される入力信号ＡがHighになると、前述したように、リセット回路１１１はリセット信号Ｆの出力をHighにする。これにより、リセット信号出力切替回路１１４は、第１分周回路１０２、第２分周回路１０３、および第３分周回路１０４をリセットする。すなわち、リセットモードが設定される。
【００３３】
リセットモードが設定された状態で、短い波形のノイズＮがチャタリング防止回路１１５に入力された場合、前述したように、チャタリング防止回路１１５は当該ノイズＮを除去する。すなわち、チャタリング防止回路１１５は、所定時間未満の幅の信号変化を除去する。これにより、チャタリング防止回路１１５の出力がHighになることはないので、誤ってテストモードに切り替わってしまうことはない。
【００３４】
一方、分周クロック信号Ｌにおける１クロックＳ以上の幅の波形のテスト信号Ｂが入力された場合、チャタリング防止回路１１５は、所定時間遅延させてテスト信号Ｂの出力をHighにする。これにより、モード切替回路１１２はモード切替信号Ｇの出力をHighにするので、テストモードに切り替わる。
【００３５】
モード切替回路１１２によりテストモードが設定されると、テスト信号入力回路１１０は、スイッチ１１０４を切り替えて、出力端子１１０１と第２入力端子１１０３とを接続する。これにより、テスト信号Ｂは、バイパス経路１１６を介して、テスト信号入力回路１１０に入力される。そのため、テストモードが設定されている場合、テスト信号入力回路１１０は、分周クロック信号Ｌの１クロックＳよりも短い波形の信号を含めて、様々な波形を有するテストデータ信号Ｈを、第１入力信号切替回路１０７および第２入力信号切替回路１０８に出力する。したがって、モーターの駆動周波数を変化させて、様々な種類の加速試験等を行うことができる。
【００３６】
［第１実施形態の作用効果］
このような本実施形態によれば、以下の効果を得ることができる。
本実施形態では、電子時計１は、テスト端子Ｐ２とモード切替回路１１２との間に配置され、テスト端子Ｐ２に入力されるノイズＮを除去するチャタリング防止回路１１５を備える。これにより、ノイズＮがテスト端子Ｐ２に入力されても、チャタリング防止回路１１５が当該ノイズＮを除去するので、リセットモードから誤ってテストモードに切り替わってしまうことを防止できる。
また、電子時計１は、テストモードが設定されている場合、バイパス経路１１６を介してテスト信号Ｂを入力させるテスト信号入力回路１１０を備える。これにより、テストモードが設定されている場合には、短い波形の信号を含め様々な波形のテストデータ信号Ｈにより加速試験等を行うことができる。
したがって、本実施形態によれば、短い波形の信号を含め様々な波形の信号により試験でき、かつ、誤ってテストモードに切り替わってしまうことを防止できる。
【００３７】
本実施形態では、電子時計１は、通常モードとリセットモードとの切り替えを実行するリセット回路１１１を備える。
これにより、リセット回路１１１によりリセットモードを設定すれば、各分周回路１０２、１０３、１０４の状態がリセットされ、駆動パルス発生回路１０５が駆動パルスの出力を停止するので、指針４Ａ〜４Ｃの運針が停止する。そのため、例えば、電子時計１の出荷時等、指針４Ａ〜４Ｃを運針させる必要がない場合に、リセットモードに設定すれば、指針４Ａ〜４Ｃの運針が停止するので、電力消費を抑制することができる。
【００３８】
本実施形態では、モード切替回路１１２は、リセットモードが設定されている場合に、テスト信号ＢがHighになったら、テストモードへの切り替えを実行する。つまり、通常モードが設定されている場合は、テストモードに切り替わることがない。そのため、通常モードが設定されている場合において、誤ってテストモードに切り替わってしまうことを防止できる。
【００３９】
本実施形態では、チャタリング防止回路１１５は、ロジック回路により構成されている。これにより、チャタリング防止回路１１５を小さくできるので、ＩＣ１００を小型化することができる。
【００４０】
本実施形態では、第１入力信号切替回路１０７および第２入力信号切替回路１０８は、テスト機能切替回路１１３により設定されたテスト機能に応じて、テストデータ信号Ｈを入力する分周回路を切り替える。これにより、テスト信号が１種類であっても、駆動パルスの周波数を変化させて試験することができる。
【００４１】
本実施形態では、通常モードが設定されている場合において、テスト端子Ｐ２が動作確認信号Ｋの出力用端子として機能する。これにより、動作確認信号Ｋの出力用端子を別途設ける必要がないので、ＩＣ１００の端子を少なくすることができる。そのため、ＩＣ１００を小型化することができる。
【００４２】
［第２実施形態］
次に、本開示の第２実施形態について、図７に基づいて説明する。第２実施形態では、テスト信号入力回路１１０Ｂがロジック回路として構成される点で、前述した第１実施形態と異なる。
なお、第２実施形態において、第１実施形態と同一または同様の構成には同一符号を付し、説明を省略または簡略する。
【００４３】
図７は、第２実施形態のテスト信号入力回路１１０Ｂを示す概略図である。
図７に示すように、テスト信号入力回路１１０Ｂは、２つのＡＮＤ回路１１０５Ｂ、１１０６Ｂと、１つのＯＲ回路１１０７Ｂとを備えるロジック回路として構成される。そして、バイパス経路１１６に接続されるＡＮＤ回路１１０５Ｂは、モード切替信号Ｇおよびバイパス経路１１６を経由したテスト信号Ｂが入力されるよう構成される。また、チャタリング防止回路１１５に接続されるＡＮＤ回路１１０６Ｂは、反転したモード切替信号Ｇおよびチャタリング防止回路１１５から出力されたテスト信号Ｂが入力されるよう構成される。
このように構成されたテスト信号入力回路１１０Ｂは、前述した第１実施形態と同様に、リセットモードが設定されている場合は、チャタリング防止回路１１５を介してテスト信号Ｂが入力される。
一方、テストモードが設定される場合、テスト信号入力回路１１０Ｂは、モード切替信号Ｇが入力され、バイパス経路１１６を介してテスト信号Ｂが入力される。
【００４４】
［第２実施形態の作用効果］
このような本実施形態によれば、以下の効果を得ることができる。
本実施形態では、テスト信号入力回路１１０Ｂがロジック回路により構成される。これにより、テスト信号入力回路１１０Ｂを小さくできるので、ＩＣ１００を小型化することができる。
【００４５】
［変形例］
なお、本開示は前述の各実施形態に限定されるものではなく、本開示の目的を達成できる範囲での変形、改良等は本開示に含まれるものである。
【００４６】
前記各実施形態では、チャタリング防止回路１１５は、1Hzの周波数の分周クロック信号Ｌにおける１クロックＳの時間遅延させて、テスト信号Ｂの出力をHighにするように構成されていたが、これに限定されない。例えば、チャタリング防止回路１１５は、分周クロック信号Ｌにおける２クロック分以上遅延させて、テスト信号Ｂの出力をHighにするように構成されていてもよい。
さらに、例えば、チャタリング防止回路１１５は、第２分周回路１０３から分周クロック信号を入力可能に構成することにより、基準となる分周クロック信号の周波数を変更可能に構成されていてもよい。すなわち、チャタリング防止回路１１５は、遅延時間を制御可能に構成されていてもよい。
これにより、電子時計１の仕様環境等によって想定されるノイズに応じて、チャタリング防止回路１１５による遅延時間を変更できるので、ノイズにより誤ってテストモードが設定されてしまうことをより確実に防止できる。
【００４７】
前記各実施形態では、チャタリング防止回路１１５はロジック回路により構成されていたが、これに限定されない。例えば、チャタリング防止回路１１５は、ＣＲ回路等により構成されていてもよい。
また、前記各実施形態において、ＩＣ１００を構成する各回路１０１〜１０５、１０７〜１０９、１１１〜１１４、１１７は、それぞれロジック回路により構成されていてもよく、あるいは、アナログ回路により構成されていてもよい。
【００４８】
前記各実施形態では、テスト信号Ｂに応じたテストデータ信号Ｈを、第２分周回路１０３または第３分周回路１０４に入力させることにより、加速試験等を実行可能に構成されていたが、これに限定されず、テスト信号Ｂにより各種テストを実行可能に構成されていてもよい。
【００４９】
前記各実施形態では、ＩＣ１００は、入出力切替回路１１７を備えて構成されていたが、これに限定されない。例えば、ＩＣ１００が入出力切替回路１１７を備えない場合も、本発明に含まれる。この場合、モード切替回路１１２は、通常モードが設定されている状態で、テスト信号Ｂが入力されても、テストモードへの切替を実行しないように構成されていてもよい。
【００５０】
前記各実施形態では、電子時計１はアナログクオーツ時計に限定されず、デジタルクオーツ時計、アナログクオーツ時計とデジタルクオーツ時計の表示機能を有するコンビネーションクオーツ時計にも適用できる。
【００５１】
前記各実施形態では、電子時計１は腕時計タイプのものであるが、例えば、置時計であってもよい。
【符号の説明】
【００５２】
１…電子時計、２…外装ケース、３…文字板、４Ａ…時針、４Ｂ…分針、４Ｃ…秒針、６…日車、７…りゅうず、１００…ＩＣ、１０１…発振回路、１０２…第１分周回路、１０３…第２分周回路、１０４…第３分周回路、１０５…駆動パルス発生回路、１０６…モータードライバー、１０７…第１入力信号切替回路、１０８…第２入力信号切替回路、１０９…テスト端子出力回路、１１０、１１０Ｂ…テスト信号入力回路（経路切替回路）、１１１…リセット回路、１１２…モード切替回路、１１３…テスト機能切替回路、１１４…リセット信号出力切替回路、１１５…チャタリング防止回路、１１６…バイパス経路、１１７…入出力切替回路、１１０１…出力端子、１１０２…第１入力端子、１１０３…第２入力端子、１１０４…スイッチ、１１０５Ｂ…ＡＮＤ回路、１１０６Ｂ…ＡＮＤ回路、１１０７Ｂ…ＯＲ回路、Ｐ１…入力端子、Ｐ２…テスト端子。
【図１】
2020169825.tif 000003
【図２】
2020169825.tif 000004
【図３】
2020169825.tif 000005
【図４】
2020169825.tif 000006
【図５】
2020169825.tif 000007
【図６】
2020169825.tif 000008
【図７】
2020169825.tif 000009