(57)【要約】【課題】酸化物半導体層３０の膜厚が不均一化されることの抑制を目的とする。【解決手段】画像表示の制御をするための薄膜トランジスタＴＲは、ボトムゲート型であって、ゲート電極１８と、ゲート電極１８を覆う絶縁膜４０と、絶縁膜４０の上にある酸化物半導体層３０と、酸化物半導体層３０の第１上面領域Ｒ１に接触する酸化剤層４２と、酸化物半導体層３０の第２上面領域Ｒ２に接触する還元剤層４４と、絶縁膜４０の上方にあるソース電極及びドレイン電極２０，２４と、を有する。第２上面領域Ｒ２は、ソース電極及びドレイン電極２０，２４の間の方向で、第１上面領域Ｒ１の両側のそれぞれに隣接する。酸化物半導体層３０は、酸化剤層４２直下の半導体部６２と、還元剤層４４直下の導電部６４と、を含む。【選択図】図５
2020027862.tif 000002
【特許請求の範囲】
【請求項１】
画像表示の制御をするための複数の薄膜トランジスタを有し、
前記複数の薄膜トランジスタのそれぞれは、ボトムゲート型であって、
ゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜の上にある酸化物半導体層と、
前記酸化物半導体層の第１上面領域に接触するシリコン酸化物と、
前記酸化物半導体層の第２上面領域に接触するシリコン窒化物と、
前記ゲート絶縁膜の上方にあるソース電極及びドレイン電極と、
を有し、
前記第２上面領域は、前記ソース電極及び前記ドレイン電極の間の方向で、前記第１上面領域の両側のそれぞれに隣接し、
前記酸化物半導体層は、前記シリコン酸化物直下の半導体部と、前記シリコン窒化物直下の導電部と、を含むことを特徴とする表示装置。
【請求項２】
請求項１に記載された表示装置において、
前記シリコン酸化物は酸化剤層であり、
前記シリコン窒化物は水素を含む還元剤層であることを特徴とする表示装置。
【請求項３】
請求項１に記載された表示装置において、
前記酸化物半導体層は、前記第１上面領域及び前記第２上面領域を挟む一対の第３上面領域を有し、
前記ソース電極及び前記ドレイン電極は、それぞれ、前記一対の第３上面領域に電気的に接続することを特徴とする表示装置。
【請求項４】
請求項３に記載された表示装置において、
前記ソース電極及び前記ドレイン電極は、それぞれ、前記一対の第３上面領域に接触して載ることを特徴とする表示装置。
【請求項５】
請求項４に記載された表示装置において、
前記ソース電極及び前記ドレイン電極は、金属からなり、
前記酸化物半導体層は、前記一対の第３上面領域では、前記金属によって還元されることを特徴とする表示装置。
【請求項６】
請求項３に記載された表示装置において、
前記ソース電極及び前記ドレイン電極は、前記酸化物半導体層との重なりを避けて位置し、
前記一対の第３上面領域にそれぞれ接触して載り、前記ソース電極及び前記ドレイン電極にそれぞれ接触して載る一対の金属層をさらに有することを特徴とする表示装置。
【請求項７】
請求項６に記載された表示装置において、
前記酸化物半導体層は、前記一対の第３上面領域では、前記金属層によって還元されることを特徴とする表示装置。
【請求項８】
請求項１から７のいずれか１項に記載された表示装置において、
前記第１上面領域は、前記ソース電極及び前記ドレイン電極の間の前記方向で相互に分離された複数の第１上面領域を含み、
前記複数の第１上面領域の間に前記第２上面領域の一部があることを特徴とする表示装置。
【請求項９】
請求項１から８のいずれか１項に記載された表示装置において、
前記シリコン酸化物は、前記ソース電極及び前記ドレイン電極にも載っていることを特徴とする表示装置。
【請求項１０】
請求項９に記載された表示装置において、
前記シリコン窒化物は、前記シリコン酸化物にも載っていることを特徴とする表示装置。
【請求項１１】
請求項１から１０のいずれか１項に記載された表示装置において、
前記ゲート電極は、前記ソース電極及び前記ドレイン電極のいずれにもオーバーラップしないことを特徴とする表示装置。
【請求項１２】
ゲート電極を形成する工程と、
前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に酸化物半導体層を形成する工程と、
前記酸化物半導体層の上での成膜及びエッチングを経て、前記酸化物半導体層の第１上面領域及び第２上面領域を避けて、ソース電極及びドレイン電極を形成する工程と、
前記酸化物半導体層の前記第１上面領域に接触するように酸化剤層を形成し、前記第１上面領域で前記酸化物半導体層を酸化する工程と、
前記酸化物半導体層の前記第２上面領域に接触するように還元剤層を形成し、前記第２上面領域で前記酸化物半導体層を還元する工程と、
を含み、
前記第２上面領域は、前記ソース電極及び前記ドレイン電極の間の方向で、前記第１上面領域の両側のそれぞれに隣接することを特徴とする表示装置の製造方法。
【請求項１３】
請求項１２に記載された表示装置の製造方法において、
前記エッチングは、塩素系ガスを使用して行うことを特徴とする表示装置の製造方法。
【請求項１４】
請求項１２又は１３に記載された表示装置の製造方法において、
前記酸化剤層の形成は、フッ素系ガスを使用したドライエッチングを含むことを特徴とする表示装置の製造方法。
【請求項１５】
請求項１２から１４のいずれか１項に記載された表示装置の製造方法において、
前記酸化剤層を形成する工程で、前記酸化剤層を、前記ソース電極及び前記ドレイン電極にも載るように形成することを特徴とする表示装置の製造方法。
【請求項１６】
請求項１５に記載された表示装置の製造方法において、
前記還元剤層を形成する工程で、前記還元剤層を、前記酸化剤層にも載るように形成することを特徴とする表示装置の製造方法。
【請求項１７】
請求項１２から１６のいずれか１項に記載された表示装置の製造方法において、
前記ソース電極及び前記ドレイン電極を、前記酸化物半導体層との重なりを避けて形成し、
前記酸化剤層及び前記還元剤層を、前記第１上面領域及び前記第２上面領域を挟む一対の第３上面領域を避けて形成し、
前記一対の第３上面領域にそれぞれ接触して載り、前記ソース電極及び前記ドレイン電極にそれぞれ接触して載るように、一対の金属層を形成する工程をさらに含むことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関する。
【背景技術】
【０００２】
低温ポリシリコンを使用した薄膜トランジスタ（ＴＦＴ）は、駆動能力が高く、キャリア移動度が高いので、有機エレクトロルミネセンスディスプレイや高精細の液晶ディスプレイに用いられているが、オフ電流が高く、リーク電流の抑制が困難である。そこで、近年、酸化物半導体を使用したＴＦＴが開発されている（特許文献１及び２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１００５２１号公報
【特許文献２】特開２０１２−１０４６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ボトムゲート型のＴＦＴでは、半導体層の上で金属膜をエッチングしてソース電極及びドレイン電極を形成する。金属のエッチングで多用される塩素ガスは、金属と半導体のエッチング選択比が小さいので、半導体層の無用なエッチングが進行する。特に、ソース電極及びドレイン電極に隣接する部分では、半導体層の膜厚が大きく不均一になる。酸化物半導体ＴＦＴは、オフ電流が低いが、キャリア移動度が低いため、不均一な膜厚は特性に与える影響が大きい。
【０００５】
本発明は、酸化物半導体層の膜厚が不均一化されることの抑制を目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る表示装置は、画像表示の制御をするための複数の薄膜トランジスタを有し、前記複数の薄膜トランジスタのそれぞれは、ボトムゲート型であって、ゲート電極と、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜の上にある酸化物半導体層と、前記酸化物半導体層の第１上面領域に接触するシリコン酸化物と、前記酸化物半導体層の第２上面領域に接触するシリコン窒化物と、前記ゲート絶縁膜の上方にあるソース電極及びドレイン電極と、を有し、前記第２上面領域は、前記ソース電極及び前記ドレイン電極の間の方向で、前記第１上面領域の両側のそれぞれに隣接し、前記酸化物半導体層は、前記シリコン酸化物直下の半導体部と、前記シリコン窒化物直下の導電部と、を含むことを特徴とする。
【０００７】
本発明によれば、還元剤層が接触する第２上面領域は、酸化剤層が接触する第１上面領域の両側のそれぞれに隣接している。第１上面領域から酸化された半導体部は、ソース電極及びドレイン電極に隣接しない。そのため、第１上面領域に隣接する部分では、酸化物半導体層の膜厚の不均一化が抑えられている。
【０００８】
本発明に係る表示装置の製造方法は、ゲート電極を形成する工程と、前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上に酸化物半導体層を形成する工程と、前記酸化物半導体層の上での成膜及びエッチングを経て、前記酸化物半導体層の第１上面領域及び第２上面領域を避けて、ソース電極及びドレイン電極を形成する工程と、前記酸化物半導体層の前記第１上面領域に接触するように酸化剤層を形成し、前記第１上面領域で前記酸化物半導体層を酸化する工程と、前記酸化物半導体層の前記第２上面領域に接触するように還元剤層を形成し、前記第２上面領域で前記酸化物半導体層を還元する工程と、を含み、前記第２上面領域は、前記ソース電極及び前記ドレイン電極の間の方向で、前記第１上面領域の両側のそれぞれに隣接することを特徴とする。
【０００９】
本発明によれば、還元剤層が接触する第２上面領域は、酸化剤層が接触する第１上面領域の両側のそれぞれに隣接している。酸化剤層によって酸化するための第１上面領域は、ソース電極及びドレイン電極に隣接しない。そのため、第１上面領域に隣接する部分では、エッチングによる酸化物半導体層の膜厚の不均一化を抑えることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係る表示装置の平面図である。
【図２】表示装置の回路図である。
【図３】画素ごとの素子構造を示す平面図である。
【図４】図１に示す表示装置の断面を示す模式図である。
【図５】薄膜トランジスタの詳細断面図である。
【図６】薄膜トランジスタの詳細平面図である。
【図７】第１の実施形態の変形例に係る表示装置の薄膜トランジスタを示す詳細断面図である。
【図８】第２の実施形態に係る表示装置の薄膜トランジスタを示す詳細断面図である。
【図９】薄膜トランジスタの詳細平面図である。
【図１０】第３の実施形態に係る表示装置の薄膜トランジスタを示す詳細断面図である。
【図１１】第４の実施形態に係る表示装置の断面図である。
【図１２】表示装置の全体回路を示す図である。
【図１３】図１２に示す画素の回路構成を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について図面を参照して説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
【００１２】
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
【００１３】
さらに、本発明の詳細な説明において、ある構成物と他の構成物の位置関係を規定する際、「上に」「下に」とは、ある構成物の直上あるいは直下に位置する場合のみでなく、特に断りの無い限りは、間にさらに他の構成物を介在する場合を含むものとする。
【００１４】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る表示装置の平面図である。表示装置は、実際には、折り曲げて使用するので、図１は、表示装置を折り曲げる前の展開図である。表示装置は、ディスプレイＤＰを含む。ディスプレイＤＰは、可撓性を有しており、画像が表示される表示領域ＤＡの外側にある屈曲対応領域ＢＡで折り曲げられるようになっている。ディスプレイＤＰには、画像を表示するための素子を駆動するための集積回路チップＣＰが搭載されている。ディスプレイＤＰには、表示領域ＤＡの外側で、フレキシブルプリント基板ＦＰが接続されている。表示装置は、例えば、有機エレクトロルミネセンス表示装置である。表示領域ＤＡでは、例えば、赤、緑及び青からなる複数色の画素（サブピクセル）を組み合わせて、フルカラー画像が表示される。
【００１５】
図２は、表示装置の回路図である。回路は、走査回路ＧＤに接続される複数の走査線ＧＬと、信号駆動回路ＳＤに接続される複数の信号線ＤＬを有する。図１に示す集積回路チップＣＰ内に信号駆動回路ＳＤが配置されている。隣接する２つの走査線ＧＬと隣接する２つの信号線ＤＬとで囲まれる領域が１つの画素ＰＸである。画素ＰＸは、駆動トランジスタとしての薄膜トランジスタＴＲ及びスイッチング素子ＳＷと保持容量Ｃｓを含む。走査線ＧＬにゲート電圧が印加されることにより、スイッチング素子ＳＷがＯＮ状態となり、信号線ＤＬから映像信号が供給され、保持容量Ｃｓに電荷が蓄積される。保持容量Ｃｓに電荷が蓄積されることにより、薄膜トランジスタＴＲがＯＮ状態となり、電源線ＰＷＬから発光素子ＯＤに電流が流れる。この電流により発光素子ＯＤが発光する。
【００１６】
図３は、画素ごとの素子構造を示す平面図である。図２に示す走査線ＧＬの一部は、スイッチング素子ＳＷ（例えば薄膜トランジスタ）のゲート電極１０である。図２に示す信号線ＤＬの一部は、スイッチング素子ＳＷの一方のソース・ドレイン電極１２（ソース電極及びドレイン電極の一方）である。スイッチング素子ＳＷの半導体層１４は、ポリシリコンを主原料としている。なお、低温ポリシリコンを使用した薄膜トランジスタは、電子移動度が高いが、オフ電流が高くリーク電流の抑制が難しい。
【００１７】
スイッチング素子ＳＷの他のソース・ドレイン電極１６（ソース電極及びドレイン電極の他方）は、薄膜トランジスタＴＲのゲート電極１８に接続されている。電源線ＰＷＬの一部は、薄膜トランジスタＴＲの一方のソース・ドレイン電極２０（ソース電極及びドレイン電極の一方）である。
【００１８】
薄膜トランジスタＴＲのゲート電極１８は、第１容量電極２２に接続されている。薄膜トランジスタＴＲの他方のソース・ドレイン電極２４（ソース電極及びドレイン電極の他方）は、第２容量電極２６に接続されている。第１容量電極２２及び第２容量電極２６は相互に対向して、保持容量Ｃｓを構成する。第２容量電極２６は、画素電極２８に接続されている。薄膜トランジスタＴＲは酸化物半導体層３０を有する。
【００１９】
図４は、図１に示す表示装置の断面を示す模式図である。基板３２は、ポリイミドからなる。ただし、シートディスプレイ又はフレキシブルディスプレイを構成するために十分な可撓性を有する基材であれば他の樹脂材料を用いてもよい。基板３２の裏面には、感圧接着剤を介して補強フィルムを貼り付けてもよい。
【００２０】
基板３２上に、アンダーコート層３４が積層されている。アンダーコート層３４は、シリコン酸化膜３４ａ及びシリコン酸化膜３４ｂを含む。下層のシリコン酸化膜３４ａは、基板３２との密着性向上のため、上層のシリコン酸化膜３４ｂは、水素原子がスイッチング素子ＳＷの半導体層１４に拡散しないようにするブロック膜として、それぞれ設けられるが、特にこの構造に限定するものではなく、さらに積層があってもよいし、単層であってもよい。
【００２１】
スイッチング素子ＳＷの下方には、チャネル裏面からの光の侵入等による特性変化を抑制したり、バックゲート効果を付与したりするための付加膜３６が配置されている。ここでは、シリコン酸化膜３４ａを形成した後、スイッチング素子ＳＷが形成される箇所に合わせて付加膜３６を島状に形成し、その後シリコン酸化膜３４ｂを積層することで、アンダーコート層３４に付加膜３６を封入するように形成しているが、この限りではなく、基板３２上にまず付加膜３６を形成し、その後にアンダーコート層３４を形成してもよい。
【００２２】
アンダーコート層３４上にスイッチング素子ＳＷが形成されている。ポリシリコン薄膜トランジスタを例に挙げて、ここではＮｃｈトランジスタのみを示しているが、Ｐｃｈトランジスタを同時に形成してもよい。スイッチング素子ＳＷの半導体層１４は、チャネル領域とソース・ドレイン領域との間に、低濃度不純物領域を設けた構造を採る。ゲート絶縁膜３８としてはここではシリコン酸化膜を用いる。
【００２３】
ゲート電極１０の上に、絶縁膜４０（シリコン酸化膜及びシリコン窒化膜）が積層されている。絶縁膜４０を貫通するように、ソース・ドレイン電極１２，１６が形成されている。ここでは、Ｔｉ、Ａｌ及びＴｉの三層積層構造を採用する。スイッチング素子ＳＷは、トップゲート型であって、半導体層１４の上方にゲート電極１０を有する。
【００２４】
薄膜トランジスタＴＲのゲート電極１８は、スイッチング素子ＳＷのゲート電極１０と同じ層位置にある。絶縁膜４０は、スイッチング素子ＳＷのゲート電極１０を覆う層間絶縁膜であるとともに、薄膜トランジスタＴＲのゲート絶縁膜でもある。ゲート電極１８の上方に酸化物半導体層３０がある。酸化物半導体層３０は、絶縁膜４０の上に形成されている。一対のソース・ドレイン電極２０，２４（ソース電極及びドレイン電極）も絶縁膜４０の上に形成されている。一対のソース・ドレイン電極２０，２４は、酸化物半導体層３０の端部にも載る。
【００２５】
薄膜トランジスタＴＲは、酸化物半導体層３０をチャネル領域として有するので、電流バラツキを小さくすることができる。薄膜トランジスタＴＲは、スイッチング素子ＳＷよりも上の層位置にある。したがって、薄膜トランジスタＴＲは、スイッチング素子ＳＷよりも後に形成するので、低温ポリシリコンからなる半導体層１４を形成するときの熱による影響を受けない。薄膜トランジスタＴＲの詳細は後述する（図５参照）。
【００２６】
第１容量電極２２も絶縁膜４０の上に形成されている。薄膜トランジスタＴＲ及び第１容量電極２２を覆うように、酸化剤層４２及び還元剤層４４が積層されている（詳細は後述）。これらの上に第２容量電極２６が形成されている。酸化剤層４２及び還元剤層４４は、図２に示す保持容量Ｃｓの誘電体になっている。
【００２７】
還元剤層４４及び第２容量電極２６を覆うように平坦化有機膜４６が設けられている。平坦化有機膜４６は、ＣＶＤ（Chemical Vapor Deposition）等により形成される無機絶縁材料に比べ、表面の平坦性に優れることから、感光性アクリル等の樹脂が用いられる。
【００２８】
平坦化有機膜４６の上に画素電極２８が積層されている。画素電極２８は、反射電極として形成され、酸化インジウム亜鉛膜、Ａｇ膜、酸化インジウム亜鉛膜の三層積層構造になっている。ここで、酸化インジウム亜鉛膜に代わって酸化インジウムスズ膜を用いてもよい。
【００２９】
平坦化有機膜４６の上であって画素電極２８の周縁に載るように、バンク（リブ）と呼ばれて隣同士の画素領域の隔壁となる絶縁有機膜４８が形成されている。絶縁有機膜４８としては平坦化有機膜４６と同じく感光性アクリル等が用いられる。絶縁有機膜４８は、画素電極２８の表面を発光領域として露出するように開口され、その開口端はなだらかなテーパー形状となるのが好ましい。開口端が急峻な形状になっていると、その上に形成される有機エレクトロルミネセンス層５０のカバレッジ不良を生ずる。
【００３０】
画素電極２８の上に、有機材料からなる有機エレクトロルミネセンス層５０が積層されている。有機エレクトロルミネセンス層５０は、単層であってもよいが、画素電極２８側から順に、正孔輸送層、発光層及び電子輸送層が積層された構造であってもよい。これらの層は、蒸着によって形成してもよいし、溶媒分散の上での塗布によって形成してもよく、画素電極２８（各サブ画素）に対して選択的に形成してもよいし、表示領域ＤＡを覆う全面にベタ形成されてもよい。ベタ形成の場合は、全サブ画素において白色光を得て、カラーフィルタ（図示せず）によって所望の色波長部分を取り出す構成になる。
【００３１】
有機エレクトロルミネセンス層５０の上に、対向電極５２が設けられている。ここでは、トップエミッション構造としているため、対向電極５２は透明である。例えば、Ｍｇ層及びＡｇ層を、有機エレクトロルミネセンス層５０からの出射光が透過する程度の薄膜として形成する。前述の有機エレクトロルミネセンス層５０の形成順序に従うと、画素電極２８が陽極となり、対向電極５２が陰極となる。複数の画素電極２８と、対向電極５２と、複数の画素電極２８のそれぞれの中央部と対向電極５２の間に介在する有機エレクトロルミネセンス層５０と、で発光素子ＯＤが構成される。
【００３２】
対向電極５２の上に、封止層５４が形成されている。封止層５４は、先に形成した有機エレクトロルミネセンス層５０を、外部からの水分侵入を防止することを機能の一としており、高いガスバリア性が要求される。封止層５４は、封止有機膜５４ｂ及びこれを上下で挟む一対の封止無機膜５４ａ，５４ｃ（例えばシリコン窒化膜）の積層構造になっている。一対の封止無機膜５４ａ，５４ｃは、封止有機膜５４ｂの周囲で接触して重なる。封止無機膜５４ａ，５４ｃと封止有機膜５４ｂとの間には、密着性向上を目的の一として、シリコン酸化膜やアモルファスシリコン層を設けてもよい。封止層５４には、補強有機膜５６が積層されている。補強有機膜５６には、粘着層５８を介して、偏光板６０が貼り付けられている。偏光板６０は、例えば円偏光板である。
【００３３】
図５は、薄膜トランジスタＴＲの詳細断面図である。図６は、薄膜トランジスタＴＲの詳細平面図である。
【００３４】
表示装置は、画像表示の制御をするための複数の薄膜トランジスタＴＲを有する。複数の薄膜トランジスタＴＲのそれぞれは、ボトムゲート型である。薄膜トランジスタＴＲは、ゲート電極１８を有する。薄膜トランジスタＴＲは、ゲート電極１８を覆う絶縁膜４０を有する。薄膜トランジスタＴＲは、絶縁膜４０の上方にある一対のソース・ドレイン電極２０，２４（ソース電極及びドレイン電極）を有する。
【００３５】
薄膜トランジスタＴＲは、絶縁膜４０の上にある酸化物半導体層３０を有する。酸化物半導体層３０は、例えばインジウム・ガリウム・亜鉛・酸素（ＩＧＺＯ）から形成されている。このような薄膜トランジスタＴＲは、オフ電流が低い特性を有する。
【００３６】
酸化物半導体層３０は第１上面領域Ｒ１を有する。酸化物半導体層３０の第１上面領域Ｒ１に、酸化剤層４２が接触する。酸化剤層４２は、シリコン酸化物を有する。酸化物半導体層３０は、第１上面領域Ｒ１から酸化剤層４２によって酸化された半導体部６２を含む。半導体部６２は、酸化によって電子が減って半導体性を示すようになり、トランジスタの動作が可能になる。酸化剤層４２は、一対のソース・ドレイン電極２０，２４（ソース電極及びドレイン電極）にも載る。
【００３７】
酸化物半導体層３０は第２上面領域Ｒ２を有する。第２上面領域Ｒ２は、一対のソース・ドレイン電極２０，２４（ソース電極及びドレイン電極）の間の方向で、第１上面領域Ｒ１の両側のそれぞれに隣接する。酸化物半導体層３０の第２上面領域Ｒ２に、還元剤層４４が接触する。還元剤層４４は、水素を含むシリコン窒化物を有する。水素は、成膜条件によって含まれる場合やシリコン窒化物に元々含まれる場合がある。水素は、酸素と結合することで酸素を引き抜く還元反応を起こす。酸化物半導体層３０は、第２上面領域Ｒ２から還元剤層４４によって還元された導電部６４を含む。導電部６４は、還元によって酸素が抜けて、キャリアである電子が増えて導体化している。還元剤層４４は、酸化剤層４２にも載る。
【００３８】
酸化物半導体層３０は、第１上面領域Ｒ１及び第２上面領域Ｒ２を挟む一対の第３上面領域Ｒ３を有する。一対のソース・ドレイン電極２０，２４は、それぞれ、一対の第３上面領域Ｒ３に接触して載り、電気的に接続する。一対のソース・ドレイン電極２０，２４は、金属からなる。酸化物半導体層３０は、一対の第３上面領域Ｒ３では、金属によって還元されて導電化している。
酸化物半導体層３０は、半導体部６２においては導電部６４に比べて酸素濃度が高くなっており、水素濃度が低くなっている。さらに半導体部６２に比べて導電部６４は電気伝導度が高い。さらに第３上面領域Ｒ３直下の酸化物半導体層３０においては、電気が殆ど流れず、ソース・ドレイン電極２０、２４にて支配的に電気伝導が発生する。
【００３９】
本実施形態によれば、還元剤層４４が接触する第２上面領域Ｒ２は、酸化剤層４２が接触する第１上面領域Ｒ１の両側のそれぞれに隣接している。第１上面領域Ｒ１から酸化された半導体部６２は、一対のソース・ドレイン電極２０，２４に隣接しない。そのため、第１上面領域Ｒ１に隣接する部分では、酸化物半導体層３０の膜厚の不均一化が抑えられている。
【００４０】
［表示装置の製造方法］
表示装置の製造方法では、図５に示すように、ゲート電極１８を形成する。ゲート電極１８を覆うように絶縁膜４０を形成する。絶縁膜４０の上に酸化物半導体層３０を形成する。
【００４１】
酸化物半導体層３０の上での金属膜の成膜及びそのエッチングを経て、第１上面領域Ｒ１及び第２上面領域Ｒ２を避けて、一対のソース・ドレイン電極２０，２４を形成する。一対のソース・ドレイン電極２０，２４は金属から形成し、エッチングは、塩素系ガスを使用して行う。塩素系ガスを使用すると、金属のエッチングレートと、半導体（酸化物半導体）のエッチングレートが近い。また、半導体は、エッチングマスクに隣接する部分では膜厚が不均一になりやすい。しかし、第２上面領域Ｒ２は、一対のソース・ドレイン電極２０，２４の間の方向で、第１上面領域Ｒ１の両側のそれぞれに隣接する。したがって、酸化物半導体層３０のエッチングマスクとなる一対のソース・ドレイン電極２０，２４は、第１上面領域Ｒ１から離れている。
【００４２】
酸化物半導体層３０の第１上面領域Ｒ１および第２上面領域R2に接触するように酸化剤層４２を形成する。酸化剤層４２の形成は、フッ素系ガスを使用したドライエッチングを含む。フッ素系ガスを使用すると、金属のエッチングレートと、半導体（酸化物半導体）のエッチングレートが異なるので、高いエッチング選択性を得ることができる。
【００４３】
酸化剤層４２によって、第１上面領域Ｒ１および第２上面領域Ｒ２で酸化物半導体層３０が酸化される。これにより、酸化によって電子が減って半導体性を示す半導体部６２が形成される。酸化剤層４２は、一対のソース・ドレイン電極２０，２４にも載るように形成する。
【００４４】
酸化物半導体層３０の第２上面領域Ｒ２に接触するように還元剤層４４を形成する。還元剤層４４は、酸化剤層４２にも載るように形成する。還元剤層４４によって、第２上面領域Ｒ２で酸化物半導体層３０が還元される。
【００４５】
本実施形態によれば、酸化剤層４２によって酸化するための第１上面領域Ｒ１は、一対のソース・ドレイン電極２０，２４に隣接しない。そのため、第１上面領域Ｒ１に隣接する部分では、エッチングによる酸化物半導体層３０の膜厚の不均一化が抑えられる。半導体部６２においては膜厚が均一化されるため、半導体としての特性が安定する。導電部６４は膜厚が不均一となっても、導体化されている箇所のためにそれほど薄膜トランジスタＴＲの特性の悪影響を与えない。
【００４６】
［第１の実施形態の変形例］
図７は、第１の実施形態の変形例に係る表示装置の薄膜トランジスタＴＲを示す詳細断面図である。この例では、ゲート電極１１８は、ソース・ドレイン電極１２０，１２４（ソース電極及びドレイン電極）にオーバーラップしない。こうすることで、ゲート電極１１８とソース・ドレイン電極１２０，１２４の間に形成される容量を小さく又は無くすことができる。その他の内容は、第１の実施形態で説明した内容が該当する。
【００４７】
［第２の実施形態］
図８は、第２の実施形態に係る表示装置の薄膜トランジスタＴＲを示す詳細断面図である。図９は、薄膜トランジスタＴＲの詳細平面図である。
【００４８】
本実施形態では、一対のソース・ドレイン電極２２０，２２４（ソース電極及びドレイン電極）は、酸化物半導体層２３０との重なりを避けて位置している。つまり、ソース・ドレイン電極２２０，２２４は、酸化物半導体層２３０に載らない。そのため、ソース・ドレイン電極２２０，２２４の端が酸化物半導体層２３０の上に存在しない。その代わりに、一対の金属層２６６，２６８が、一対の第３上面領域Ｒ３にそれぞれ接触して載る。また、一対の金属層２６６，２６８は、それぞれ、一対のソース・ドレイン電極２２０，２２４に接触して載る。酸化物半導体層２３０は、一対の第３上面領域Ｒ３では、金属層２６６，２６８によって還元されて導電化されている。
【００４９】
本実施形態に係る表示装置の製造方法では、一対のソース・ドレイン電極２２０，２４は、酸化物半導体層２３０との重なりを避けて形成する。つまり、金属膜のエッチングによってソース・ドレイン電極２２０，２２４を形成するときに、図示しないエッチングマスクを、酸化物半導体層２３０を覆うように配置する。これにより、酸化物半導体層２３０がエッチングされない。特に、エッチングマスクの端が酸化物半導体層２３０に載ると、その隣接した部分で膜厚が不均一になるが、本実施形態ではそれを避けることができる。
【００５０】
酸化剤層２４２及び還元剤層２４４は、第１上面領域Ｒ１及び第２上面領域Ｒ２を挟む一対の第３上面領域Ｒ３を避けて形成する。一対の金属層２６６，２６８は、それぞれ、一対の第３上面領域Ｒ３に接触して載り、一対のソース・ドレイン電極２２０，２２４にそれぞれ接触して載るように形成する。その他の内容は、第１の実施形態で説明した内容が該当する。尚、一対の金属層２６６、２６８は図４に示された第２容量電極２６と同層で形成するとプロセスコストを上げないで形成することが可能となる。
【００５１】
［第３の実施形態］
図１０は、第３の実施形態に係る表示装置の薄膜トランジスタＴＲを示す詳細断面図である。
【００５２】
本実施形態では、一対のソース・ドレイン電極３２０，３２４の間の方向に、相互に分離された複数の第１上面領域Ｒ１がある。複数の第１上面領域Ｒ１のそれぞれに酸化剤層３４２が載って、酸化物半導体層３３０が酸化されている。これにより、酸化物半導体層３３０は、相互に間隔をあけて、複数の半導体部３６２を含む。半導体部３６２は、酸化によって電子が減って半導体性を示すようになり、トランジスタの動作が可能になる。
【００５３】
複数の第１上面領域Ｒ１の間に第２上面領域Ｒ２の一部がある。隣同士の第１上面領域Ｒ１の間で、第２上面領域Ｒ２に還元剤層３４４が載って、酸化物半導体層３３０が還元される。これにより、酸化物半導体層３３０は、第２上面領域Ｒ２から還元剤層３４４によって還元された導電部３６４を含む。導電部３６４は、還元によって酸素が抜けて、キャリアである電子が増えて導体化している。その他の内容は、第１の実施形態で説明した内容が該当する。
【００５４】
［第４の実施形態］
図１１は、第４の実施形態に係る表示装置の断面図である。表示装置は、液晶表示装置である。
【００５５】
表示装置は、ガラス基板４７０を有する。ガラス基板４７０の上にアンダーコート層４３４が形成され、その上に薄膜トランジスタＴＲがある。薄膜トランジスタＴＲの一方のソース・ドレイン電極４２０，４２４（ソース電極及びドレイン電極の一方）に画素電極４２８が接続されている。液晶の駆動には、横電界方式が適用されており、画素電極４２８の下方に共通電極４７２が配置されている。両者間には絶縁膜４７４が介在する。画素電極４２８には、図示しないスリットが形成されている。複数の画素電極４２８を覆うように第１配向膜４７６が積層する。
【００５６】
表示装置は、対向ガラス基板４７８を有する。対向ガラス基板４７８には、ブラックマトリクス４８０及びカラーフィルタ層４８２が設けられ、下側においてオーバーコート層４８４で覆われている。オーバーコート層４８４を覆うように、第２配向膜４８６が積層する。なお、図示した例では、ブラックマトリクス４８０は、対向ガラス基板４７８とカラーフィルタ層４８２との間に配置されているが、カラーフィルタ層４８２とオーバーコート層４８４との間に配置されていてもよいし、オーバーコート層４８４と第２配向膜４８６との間に配置されていてもよい。第１配向膜４７６と第２配向膜４８６の間に液晶層４８８が介在する。セルギャップは、図示しない複数のスペーサによって保持される。
【００５７】
表示装置は、画像が表示される表示面の反対側に、バックライトモジュール４９０を有する。バックライトモジュール４９０は、ＬＥＤ（Light Emitting Diode）などの光源、導光板、光学フィルム、拡散板、反射板及びフレームを含む。点光源が導光板によって面光源に変換される。
【００５８】
図１２は、表示装置の全体回路を示す図である。表示装置は、画像を表示する表示領域ＤＡと、表示領域ＤＡの外側の周辺領域ＰＡと、を備えている。例えば、周辺領域ＰＡは、表示領域ＤＡを囲み、額縁状の形状を有している。表示装置は、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。本実施形態においては、第１方向Ｘに隣り合う３個の画素ＰＸで１つのフルカラー画素を構成する。
【００５９】
表示装置は、複数の走査線ＧＬ、複数の信号線ＤＬを備えている。走査線ＧＬは、第１方向Ｘに延出し、第２方向Ｙに間隔を置いて配置されている。信号線ＤＬは、第２方向Ｙに延出し、第１方向Ｘに間隔を置いて配置されている。なお、走査線ＧＬ及び信号線ＤＬは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。走査線ＧＬは、走査回路ＧＤに接続されている。信号線ＤＬは、信号駆動回路ＳＤに接続されている。
【００６０】
図１３は、図１２に示す画素ＰＸの回路構成を示す図である。画素ＰＸは、走査線ＧＬ及び信号線ＤＬが交差する位置近傍に配置された薄膜トランジスタＴＲを備えている。薄膜トランジスタＴＲは、走査線ＧＬ及び信号線ＤＬと電気的に接続されている。走査線ＧＬは、図１２に示す第１方向Ｘに並んだ画素ＰＸの各々における薄膜トランジスタＴＲと接続されている。信号線ＤＬは、図１２に示す第２方向Ｙに並んだ画素ＰＸの各々における薄膜トランジスタＴＲと接続されている。
【００６１】
画素電極４２８は、走査線ＧＬと信号線ＤＬとで囲まれた領域に配置されている。薄膜トランジスタＴＲは、画素電極４２８と電気的に接続されている。画素電極４２８は、共通電極４７２と対向し、画素電極４２８と共通電極４７２との間に生じる電界によって液晶層４８８を駆動する。共通電極４７２は、図１２に示す共通駆動回路ＣＤに接続されて、複数の画素ＰＸにわたって配置されている。保持容量Ｃｓの両端は、共通電極４７２及び画素電極４２８に電気的に接続する。
【００６２】
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【符号の説明】
【００６３】
１０  ゲート電極、１２  ソース・ドレイン電極、１４  半導体層、１６  ソース・ドレイン電極、１８  ゲート電極、２０  ソース・ドレイン電極、２２  第１容量電極、２４  ソース・ドレイン電極、２６  第２容量電極、２８  画素電極、３０  酸化物半導体層、３２  基板、３４  アンダーコート層、３４ａ  シリコン酸化膜、３４ｂ  シリコン酸化膜、３６  付加膜、３８  ゲート絶縁膜、４０  絶縁膜、４２  酸化剤層、４４  還元剤層、４６  平坦化有機膜、４８  絶縁有機膜、５０  有機エレクトロルミネセンス層、５２  対向電極、５４  封止層、５４ａ  封止無機膜、５４ｂ  封止有機膜、５６  補強有機膜、５８  粘着層、６０  偏光板、６２  半導体部、６４  導電部、１１８  ゲート電極、１２０  ソース・ドレイン電極、２２０  ソース・ドレイン電極、２３０  酸化物半導体層、２４２  酸化剤層、２４４  還元剤層、２６６  金属層、２６８  金属層、３２０  ソース・ドレイン電極、３３０  酸化物半導体層、３４２  酸化剤層、３４４  還元剤層、３６２  半導体部、３６４  導電部、４２０  ソース・ドレイン電極、４２８  画素電極、４３４  アンダーコート層、４７０  ガラス基板、４７２  共通電極、４７４  絶縁膜、４７６  第１配向膜、４７８  対向ガラス基板、４８０  ブラックマトリクス、４８２  カラーフィルタ層、４８４  オーバーコート層、４８６  第２配向膜、４８８  液晶層、４９０  バックライトモジュール、ＢＡ  屈曲対応領域、ＣＤ  共通駆動回路、ＣＰ  集積回路チップ、Ｃｓ  保持容量、ＤＡ  表示領域、ＤＬ  信号線、ＤＰ  ディスプレイ、ＦＰ  フレキシブルプリント基板、ＧＤ  走査回路、ＧＬ  走査線、ＯＤ  発光素子、ＰＡ  周辺領域、ＰＷＬ  電源線、ＰＸ  画素、Ｒ１  第１上面領域、Ｒ２  第２上面領域、Ｒ３  第３上面領域、ＳＤ  信号駆動回路、ＳＷ  スイッチング素子、ＴＲ  薄膜トランジスタ、Ｘ  第１方向、Ｙ  第２方向。
【図１】
2020027862.tif 000003
【図２】
2020027862.tif 000004
【図３】
2020027862.tif 000005
【図４】
2020027862.tif 000006
【図５】
2020027862.tif 000007
【図６】
2020027862.tif 000008
【図７】
2020027862.tif 000009
【図８】
2020027862.tif 000010
【図９】
2020027862.tif 000011
【図１０】
2020027862.tif 000012
【図１１】
2020027862.tif 000013
【図１２】
2020027862.tif 000014
【図１３】
2020027862.tif 000015