(57)【要約】【課題】交流電源の電圧とゼロクロスタイミングを正確に検知すること。【解決手段】一次巻線及び二次巻線を有するトランスＴ１と、ダイオードＤ１と接続され交流電源８０１から入力される電圧を電圧に応じた電流に変換し、変換した電流をトランスＴ１の一次巻線に流す抵抗器Ｒ１と、ダイオードＤ２と接続されトランスＴ１の二次巻線に流れる電流を電流に応じた電圧に変換する抵抗器Ｒ２と、抵抗器Ｒ２から出力される出力電圧Ｖｏｕｔ１に基づいて、交流電源８０１から入力される交流電圧を検知する電圧検知部３０２と、抵抗器Ｒ２から出力される電圧に基づいて、交流電源８０１のゼロクロスタイミングを検知するゼロクロス検知部３０３と、を備える。【選択図】図１
2020008660.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線及び二次巻線を有するトランスと、
電流の流れを整流する第１の整流素子を備え、交流電源から入力される電圧を電圧に応じた電流に変換し、変換した電流を前記トランスの一次巻線に流す電圧・電流変換部と、
電流の流れを整流する第２の整流素子を備え、前記トランスの二次巻線に流れる電流を電流に応じた電圧に変換する電流・電圧変換部と、
前記電流・電圧変換部から出力される電圧に基づいて、前記交流電源から入力される交流電圧を検知する電圧検知部と、
前記電流・電圧変換部から出力される電圧に基づいて、前記交流電源のゼロクロスタイミングを検知するゼロクロス検知部と、
を有することを特徴とする検知回路。
【請求項２】
前記電圧検知部及び前記ゼロクロス検知部の検知結果に基づいて、前記交流電源の交流電圧及びゼロクロスタイミングを取得する制御部を備えることを特徴とする請求項１に記載の検知回路。
【請求項３】
前記電圧・電流変換部は、前記第１の整流素子であるダイオードと、電圧を電流に変換する抵抗とを有し、
前記ダイオードは、アノード端子が前記交流電源の一端と接続され、カソード端子が前記抵抗の一端と接続され、
前記抵抗の他端は、前記トランスの一次巻線の一端と接続されていることを特徴とする請求項２に記載の検知回路。
【請求項４】
前記トランスの一次巻線への電流供給又は遮断を行うスイッチ部を備え、
前記スイッチ部は、前記電圧・電流変換部の前記ダイオードの前記アノード端子が接続された前記交流電源の他端と、前記電圧・電流変換部の前記抵抗が接続された前記トランスの一次巻線の他端と接続されていることを特徴とする請求項３に記載の検知回路。
【請求項５】
前記制御部は、前記スイッチ部を制御して、前記トランスの一次巻線への電流供給又は遮断を行うことを特徴とする請求項４に記載の検知回路。
【請求項６】
前記スイッチ部は、トランジスタ、電界効果トランジスタ、リレー、サイリスタ、双方向サイリスタのいずれかであることを特徴とする請求項５に記載の検知回路。
【請求項７】
前記電流・電圧変換部は、前記第２の整流素子である第１のダイオードと、電流を電圧に変換する抵抗とを有し、
前記第１のダイオードは、アノード端子が前記トランスの二次巻線の一端と接続され、カソード端子が前記抵抗の一端と接続され、
前記抵抗の他端は、前記トランスの二次巻線の他端と接続されていることを特徴とする請求項４から請求項６のいずれか１項に記載の検知回路。
【請求項８】
前記電流・電圧変換部の前記第１のダイオードの前記アノード端子は、前記電圧検知部及び前記ゼロクロス検知部の入力端と接続されていることを特徴とする請求項７に記載の検知回路。
【請求項９】
前記トランスの二次巻線と、前記電流・電圧変換部の前記第１のダイオードとの間に第２のダイオードを配置し、
前記第２のダイオードは、アノード端子が前記トランスの二次巻線と接続され、カソード端子は、前記電流・電圧変換部の前記第１のダイオードの前記アノード端子と接続されるとともに、前記電圧検知部及び前記ゼロクロス検知部の入力端とも接続されていることを特徴とする請求項７に記載の検知回路。
【請求項１０】
前記電圧・電流変換部は、前記第１の整流素子と、電圧を電流に変換する抵抗とを有し、
前記第１の整流素子は、入力端子が前記交流電源の一端と接続され、出力端子が前記抵抗の一端と接続され、
前記抵抗の他端は、前記トランスの一次巻線の一端と接続されていることを特徴とする請求項２に記載の検知回路。
【請求項１１】
前記トランスの一次巻線への電流供給又は遮断を行うスイッチ部を備え、
前記スイッチ部は、前記電圧・電流変換部の前記第１の整流素子が接続された前記交流電源の他端と、前記電圧・電流変換部の前記抵抗が接続された前記トランスの一次巻線の他端と接続されていることを特徴とする請求項１０に記載の検知回路。
【請求項１２】
前記制御部は、前記スイッチ部を制御して、前記トランスの一次巻線への電流供給又は遮断を行うことを特徴とする請求項１１に記載の検知回路。
【請求項１３】
前記スイッチ部は、前記電圧・電流変換部の前記第１の整流素子であり、
前記第１の整流素子は、フォトトライアックカプラであることを特徴とする請求項１２に記載の検知回路。
【請求項１４】
前記電流・電圧変換部は、電流を電圧に変換する第１の抵抗と、前記第１の抵抗により変換された電圧の振幅を調整する振幅調整部とを有し、
前記振幅調整部は、前記第２の整流素子であるダイオードと、一端が前記ダイオードのカソード端子と接続された第２の抵抗とを有し、
前記第１の抵抗の一端及び前記ダイオードのアノード端子は、前記トランスの二次巻線の一端と接続され、前記第１の抵抗の他端及び前記第２の抵抗の他端は、前記トランスの二次巻線の他端と接続されていることを特徴とする請求項１１から請求項１３のいずれか１項に記載の検知回路。
【請求項１５】
前記第１の抵抗の抵抗値は、前記第２の抵抗の抵抗値よりも大きいことを特徴とする請求項１４に記載の検知回路。
【請求項１６】
前記電流・電圧変換部の前記ダイオードの前記アノード端子は、前記電圧検知部及び前記ゼロクロス検知部の入力端と接続されていることを特徴とする請求項１５に記載の検知回路。
【請求項１７】
高電圧を出力する電源部と、
請求項２から請求項１６のいずれか１項の検知回路と、
を備えることを特徴とする電源装置。
【請求項１８】
画像を形成するための画像形成部と、
高電圧を出力する請求項１７に記載の電源装置と、
を備えることを特徴とする画像形成装置。
【請求項１９】
前記画像形成部を制御し、記録材に画像を形成させるコントローラを有し、
前記コントローラは、前記制御部であることを特徴とする請求項１８に記載の画像形成装置。
【請求項２０】
前記記録材上に形成された画像を記録材に定着させる定着装置を備え、
前記制御部は、前記ゼロクロス検知部から取得したゼロクロスタイミングに基づいて、前記電源装置から前記定着装置への高電圧の供給を制御することを特徴とする請求項１９に記載の画像形成装置。
【請求項２１】
高電圧を出力する電源部と、請求項８、請求項９、請求項１６のいずれか１項の検知回路と、を有する電源装置と、
画像を形成するための画像形成部と、
前記画像形成部を制御して記録材に画像形成を行うスタンバイ状態と、画像形成を行っていないスリープ状態と、を切り替え可能なコントローラと、
を備え、
前記コントローラは、前記制御部であり、
前記制御部は、前記スイッチ部を制御して、前記スタンバイ状態又は前記スリープ状態に切り替えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源の電圧及びゼロクロスタイミングを検知する検知回路、検知回路を有する電源装置、及び電源装置を備える画像形成装置に関する。
【背景技術】
【０００２】
従来から、交流電源に接続された負荷、例えば加熱定着装置などへ供給される電力を、双方向サイリスタ（以下、トライアックという）等を用いて制御する方法が広く用いられている。このような電力制御に関する先行技術としては、次のような方法が提案されている。例えば特許文献１では、加熱定着装置に流れる電流実効値を検知することで、加熱定着装置に供給される電力を検知する方法が提案されている。また、交流電源から供給される電力の位相制御では、入力である交流電源の電圧位相が零度となるタイミング（以下、ゼロクロスタイミング、又はゼロクロスという）を基準に制御が行われる。例えば特許文献２では、ゼロクロスタイミングを検知する手段の消費電力を低減しつつ、交流電源の正確なゼロクロスタイミングを検知する方法が提案されている。
【０００３】
ここで、図７は上述した２つの先行技術を有する回路の一例であり、図７に示す交流電源の電圧とゼロクロスタイミングを検知する電圧検知回路１０１は、従来から使用されている回路である。図７では、交流電源８０１のＬＩＶＥ（ライブ）側の電位がＮＥＵＴＲＡＬ（ニュートラル）側の電位よりも高いとき、交流電源８０１からの電圧は、抵抗器Ｒ１を介して電流に変換され、トランスＴ１の一次側に供給される。すると、トランスＴ１の二次側には、巻数比に反比例した電流が発生し、抵抗器Ｒ２に流れる。そして、電流が抵抗器Ｒ２を流れることにより出力電圧Ｖｏｕｔ１に変換される。出力電圧Ｖｏｕｔ１は、電圧検知部１０２とゼロクロス検知部１０３に入力される。電圧検知部１０２のオペアンプＩＣ１の非反転入力端子（＋）に入力された出力電圧Ｖｏｕｔ１は、オペアンプＩＣ１を用いた電圧フォロワー回路によりインピーダンス変換されて、電圧検知信号ＡＣＤＴとなり、ＣＰＵ１のＡ／Ｄポートに入力される。ＣＰＵ１は、予め、ＣＰＵ１内の不揮発メモリに、電圧検知信号ＡＣＤＴのデジタル値と、交流電源８０１の交流電圧とを対応付けたテーブルを格納している。ＣＰＵ１は、入力されたアナログ信号である電圧検知信号ＡＣＤＴをデジタル値に変換した後、電圧検知信号ＡＣＤＴのデジタル値と、交流電源８０１の交流電圧とを対応付けたテーブルを参照することにより、交流電源８０１の電圧を検知することができる。
【０００４】
一方、出力電圧Ｖｏｕｔ１は、ゼロクロス検知部１０３を構成するオペアンプＩＣ２の非反転入力端子（＋）にも入力され、オペアンプＩＣ２を用いた電圧フォロワー回路によりインピーダンス変換された信号が出力される。オペアンプＩＣ２の出力信号は、トランジスタＱ１のベース端子に接続された抵抗器Ｒ３を介して、トランジスタＱ１のベース端子に入力される。トランジスタＱ１のコレクタ端子には直流電圧＋Ｖｃｃにプルアップ接続された抵抗器Ｒ４が接続されている。ゼロクロス検知信号（ＺＥＲＯＸ）が、トランジスタＱ１のコレクタ端子からＣＰＵ１のＡ／Ｄポートに入力される。トランジスタＱ１のエミッタ端子は、グランド（ＧＮＤ）に接続されている。ここで、トランジスタＱ１のベース端子に電流が流れると、トランジスタＱ１はオン状態となる。トランジスタＱ１がオン状態になると、ＣＰＵ１のＡ／Ｄポートに出力されるゼロクロス検知信号の電圧が低下し、ＣＰＵ１はゼロクロス検知信号がロー（Ｌｏｗ）レベル状態であることを検知する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７―２１２５０３号公報
【特許文献２】特開２０１３−１２３３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した図７のトランスＴ１では、トランスＴ１が有する励磁インダクタンスにより、励磁電流の位相が進むため、トランスＴ１の二次側に発生する電圧Ｖｏｕｔ１の位相も進んでしまう。すなわち、トランスＴ１の二次側に生じた出力電圧Ｖｏｕｔ１には、トランスＴ１の影響により、トランスＴ１の一次側に入力される交流電源８０１の電圧に対して位相進みが生じる。その結果、出力電圧Ｖｏｕｔ１に基づいて、ゼロクロス検知部１０３にて生成されるゼロクロス検知信号の電圧波形にも位相進みが生じることになる。また、この位相進みは、交流電源８０１の電圧波形の周波数だけでなく、交流電源の電圧によっても変化する。トランスＴ１において、励磁電流を決定する抵抗値は固定値であるため、交流電源８０１からの入力電圧が上がれば、電流も増加することになる。トランスＴ１では、流れる電流によりインダクタンス値が変化するため、位相進み量も変化することになる。そのため、交流電源８０１の様々な周波数と電圧の組合せや、周波数と電圧が変動した場合などを考慮すると、ゼロクロスタイミングを正確に検知することは難しい。
【０００７】
本発明は、このような状況のもとでなされたもので、交流電源の電圧とゼロクロスタイミングを正確に検知することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明では、以下の構成を備える。
【０００９】
（１）一次巻線及び二次巻線を有するトランスと、電流の流れを整流する第１の整流素子を備え、交流電源から入力される電圧を電圧に応じた電流に変換し、変換した電流を前記トランスの一次巻線に流す電圧・電流変換部と、電流の流れを整流する第２の整流素子を備え、前記トランスの二次巻線に流れる電流を電流に応じた電圧に変換する電流・電圧変換部と、前記電流・電圧変換部から出力される電圧に基づいて、前記交流電源から入力される交流電圧を検知する電圧検知部と、前記電流・電圧変換部から出力される電圧に基づいて、前記交流電源のゼロクロスタイミングを検知するゼロクロス検知部と、を有することを特徴とする検知回路。
【００１０】
（２）高電圧を出力する電源部と、前記（１）に記載の検知回路と、を備えることを特徴とする電源装置。
【００１１】
（３）画像を形成するための画像形成部と、高電圧を出力する前記（２）に記載の電源装置と、を備えることを特徴とする画像形成装置。
【００１２】
（４）高電圧を出力する電源部と、前記（１）に記載の検知回路と、を有する電源装置と、画像を形成するための画像形成部と、前記画像形成部を制御して記録材に画像形成を行うスタンバイ状態と、画像形成を行っていないスリープ状態と、を切り替え可能なコントローラと、を備え、前記コントローラは、前記制御部であり、前記制御部は、前記スイッチ部を制御して、前記スタンバイ状態又は前記スリープ状態に切り替えることを特徴とする画像形成装置。
【発明の効果】
【００１３】
本発明によれば、交流電源の電圧とゼロクロスタイミングを正確に検知することができる。
【図面の簡単な説明】
【００１４】
【図１】実施例１の電圧検知回路の回路構成を説明する図
【図２】実施例１の電圧検知回路における波形を示す図
【図３】実施例２の電圧検知回路の回路構成を説明する図
【図４】実施例２の電圧検知回路における波形を示す図
【図５】実施例３の電圧検知回路の回路構成を説明する図
【図６】実施例４の画像形成装置を示す図
【図７】従来例を説明する図
【発明を実施するための形態】
【００１５】
以下に、図面を参照して本発明の実施の形態について詳細に説明する。なお、以下に示す実施形態は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。
【実施例１】
【００１６】
［電圧検知回路の構成］
図１は、実施例１の電圧検知回路３０１の回路構成の一例を示す回路図である。電圧検知回路３０１は、交流電源８０１のＬＩＶＥ側の端子（以下、ライブ端子という）及びＮＥＵＴＲＡＬ側の端子（以下、ニュートラル端子という）に接続されている。そして、電圧検知回路３０１は、入力部３０５、電圧検知部３０２、ゼロクロス検知部３０３、入力制御部３０４、制御部であるＣＰＵ１から構成されている。なお、図１において、＋Ｖｃｃと−Ｖｃｃは、コンバータ（不図示）により生成される正電位の直流電圧と負電位の直流電圧である。
【００１７】
（入力部）
入力部３０５は、トランスＴ１、整流素子であるダイオードＤ１、Ｄ２、抵抗器Ｒ１、Ｒ２から構成されている。ダイオードＤ１のアノード端子は、交流電源８０１のライブ端子に接続されている。電圧・電流変換部である抵抗器Ｒ１の一端は、ダイオードＤ１のカソード端子と接続され、他端は、トランスＴ１の一次巻線の一端と接続されている。また、トランスＴ１のダイオードＤ１と接続された一次巻線の他端は、入力制御部３０４と接続されている。トランスＴ１の二次巻線には、電流・電圧変換部である抵抗器Ｒ２とダイオードＤ２とを直列に接続した回路が並列に接続されている。電流・電圧変換部の出力電圧である電圧Ｖｏｕｔ１は、電圧検知部３０２、及びゼロクロス検知部３０３に入力される。
【００１８】
（電圧検知部）
電圧検知部３０２は、オペアンプＩＣ１及びダイオードＤ３で構成されている。オペアンプＩＣ１の非反転入力端子（＋）に入力された、出力電圧Ｖｏｕｔ１は、オペアンプＩＣ１を用いた電圧フォロワー回路によりインピーダンス変換され、電圧検知信号ＡＣＤＴとして、ＣＰＵ１のＡ／Ｄポートに入力される。また、ダイオードＤ３は、カソード端子がＣＰＵ１のＡ／Ｄポートに接続され、アノード端子がＧＮＤに接続されている。なお、ダイオードＤ３は、電圧検知信号ＡＣＤＴがＧＮＤ電位よりも低くなった場合に、電圧検知信号ＡＣＤＴの電圧がダイオードＤ３の順電圧よりも下がらないように抑制することで、ＣＰＵ１のＡ／Ｄポートを保護している。
【００１９】
（ゼロクロス検知部）
ゼロクロス検知部３０３は、オペアンプＩＣ２、ダイオードＤ４，トランジスタＱ１、抵抗器Ｒ３、Ｒ４で構成されている。オペアンプＩＣ２の出力端子は、抵抗器Ｒ３の一端に接続され、抵抗器Ｒ３の他端はトランジスタＱ１のベース端子に接続されている。トランジスタＱ１のコレクタ端子は、直流電圧＋Ｖｃｃにプルアップ接続された抵抗器Ｒ４と接続され、更にＣＰＵ１のＡ／Ｄポートに接続されている。なお、トランジスタＱ１のコレクタ端子からＣＰＵ１のＡ／Ｄポートに出力される信号は、ゼロクロス検知信号（ＺＥＲＯＸ信号）である。また、トランジスタＱ１のエミッタ端子はＧＮＤに接続されている。ダイオードＤ４は、カソード端子がオペアンプＩＣ２の出力端子に接続され、アノード端子がＧＮＤに接続されている。ダイオードＤ４は、オペアンプＩＣ２の出力電圧がＧＮＤ電位よりも低くなった場合に、オペアンプＩＣ２の出力電圧がダイオードＤ４の順電圧よりも下がらないように抑制することで、トランジスタＱ１のベース・エミッタ間を保護するために設けている。
【００２０】
（入力制御部）
スイッチ部である入力制御部３０４は、交流電源８０１から電圧検知回路３０１への交流電圧の電圧供給（交流電流の電流供給でもある）を制御するために、交流電源８０１のニュートラル端子とトランスＴ１との間に配置されている。入力制御部３０４は、交流電源８０１の電圧検知及びゼロクロス検知を行わないときには、ＣＰＵ１からの制御信号に応じて、電磁リレーＲＬ１をオープン状態に設定することで、電圧検知回路３０１での消費電力を削減する。入力制御部３０４は、電磁リレーＲＬ１、トランジスタＱ２、抵抗器Ｒ５から構成されている。電磁リレーＲＬ１は、一端がトランスＴ１の抵抗器Ｒ１が接続された一次巻線の反対側の端子と接続され、他端は交流電源８０１のニュートラル端子に接続されている。また、電磁リレーＲＬ１のコイルは、トランジスタＱ２のコレクタ端子に接続され、トランジスタＱ２のエミッタ端子は、ＧＮＤに接続されている。トランジスタＱ２のベース端子には抵抗器Ｒ５の一端が接続され、抵抗器Ｒ５の他端はＣＰＵ１のＤ／Ａポートに接続されている。
【００２１】
ＣＰＵ１は、電磁リレーＲＬ１の接点を制御し、電圧検知回路３０１への交流電圧の供給・遮断を行うため、トランジスタＱ２にリレー駆動信号であるＲＬＤ信号を出力する。ＣＰＵ１がＲＬＤ信号をハイ（Ｈｉｇｈ）レベルに設定した場合には、抵抗器Ｒ５を介してトランジスタＱ２のベース端子に電流が流れ、トランジスタＱ２はオンする。そして、トランジスタＱ２がオンすると、電磁リレーＲＬ１のコイルに直流電圧＋Ｖｃｃから電流が流れ、電磁リレーＲＬ１の接点がオンし、電圧検知回路３０１に交流電圧が入力される。一方、ＣＰＵ１がＲＬＤ信号をロー（Ｌｏｗ）レベルに設定した場合には、トランジスタＱ２のベース端子に電流が流れないため、トランジスタＱ２はオフし、電磁リレーＲＬ１のコイルに電流が流れないため、電磁リレーＲＬ１の接点はオフする。その結果、電圧検知回路３０１への交流電圧の入力が遮断される。
【００２２】
例えば本実施例の電圧検知回路３０１が搭載される電源装置の待機時や、このような電源装置を備える画像形成装置が省電力モード時など、電圧検知及びゼロクロス検知が必要ない場合には、ＣＰＵ１はＲＬＤ信号をローレベルに設定する。これにより、電磁リレーＲＬ１がオフ状態となって、交流電源８０１のニュートラル端子とトランスＴ１との接続が遮断され、交流電源８０１から電圧検知回路３０１に電流が流れなくなるため、電圧検知回路３０１の電力消費量が零となる。一方、例えば本実施例の電圧検知回路３０１が搭載される電源装置の動作時や、このような電源装置を備える画像形成装置のイニシャル処理時など、電圧検知及びゼロクロス検知が必要な場合には、ＣＰＵ１はＲＬＤ信号をハイレベルに設定する。これにより電磁リレーＲＬ１がオン状態となり、交流電源８０１のニュートラル端子とトランスＴ１の一次巻線とが接続される。その結果、ＣＰＵ１は、電圧検知回路３０１及びゼロクロス検知部３０３の検知結果である、交流電源８０１の電圧値に応じた電圧検知信号ＡＣＤＴとゼロクロスタイミングと同期したゼロクロス検知信号ＺＥＲＯＸを取得することができる。
【００２３】
［回路構成の特徴］
図１に示す回路構成の特徴は、交流電源８０１のライブ側端子にアノード端子が接続されたダイオードＤ１を設けたことと、電流・電圧変換部である抵抗器Ｒ２に直列に接続したダイオードＤ２を設けたことである。交流電源８０１のライブ端子の電位がニュートラル端子の電位よりも高いときには、ダイオードＤ１は導通状態となり、トランスＴ１の一次巻線に電流が流れる。そして、トランスＴ１の二次側に電流が発生するが、ダイオードＤ２が導通するまでは、電圧検知部３０２やゼロクロス検知部３０３に出力電圧Ｖｏｕｔ１を出力する経路はハイインピーダンス状態となり、出力電圧Ｖｏｕｔ１は急峻に上昇することになる。一方、上述したダイオードＤ２が設けられていない従来例の図７の回路では、抵抗器Ｒ２にはダイオードが接続されていない。そのため、トランスＴ１の二次側に電流が発生すると、出力電圧Ｖｏｕｔ１は電流値に応じて緩やかに上昇し、電圧検知部１０２やゼロクロス検知部１０３に出力される。本実施例の図１の回路構成では、ダイオードＤ２が導通すると、抵抗器Ｒ２に流れる電流値に応じて出力電圧Ｖｏｕｔ１が生成されるため、ダイオードＤ２がない図７の場合と同様になる。本実施例では、上述した出力電圧Ｖｏｕｔ１の急峻な電圧変化を用いることにより、交流電源８０１の周波数や電圧に依らず、正確なゼロクロスタイミングを得ることができる。
【００２４】
また、交流電源８０１のニュートラル端子側の電位がライブ端子側の電位よりも高くなると、ダイオードＤ１は非導通状態となり、トランスＴ１の一次巻線に電流が流れなくない。その結果、トランスＴ１の二次側の電流によりトランスＴ１に生じた磁束が打ち消されることになる。このとき、ダイオードＤ２は非導通状態となるので、トランスＴ１の二次側、すなわち電圧検知部３０２やゼロクロス検知部３０３に出力電圧Ｖｏｕｔ１を出力する経路はハイインピーダンス状態となる。そのため、従来例の図７のダイオードＤ２が設けられていない回路構成の場合と比べて、インピーダンスが高いハイインピーダンス状態なので、トランスＴ１の磁束が急峻に減少する。その結果、出力電圧Ｖｏｕｔ１は、次に交流電源８０１のライブ端子の電位がニュートラル端子の電位よりも高くなる前に０Ｖとなる。一方、従来例の図７に示す回路構成では、抵抗器Ｒ２にダイオードが接続されていないため、トランスＴ１の二次側に流れる電流に応じた出力電圧Ｖｏｕｔ１が生成されるため、トランスＴ１の磁束の減少に応じた電圧が出力されることになる。そのため、出力電圧Ｖｏｕｔ１の電圧が０Ｖになるタイミングは、抵抗器Ｒ２の抵抗値により決定されることになる。このように、本実施例では、交流電源８０１の周波数や電圧によらず、ゼロクロスタイミングでの出力電圧Ｖｏｕｔ１の位相進みをなくすことができる。
【００２５】
また、交流電源８０１のニュートラル端子とトランスＴ１との間に配置された電磁リレーＲＬ１は、電圧検出及びゼロクロス検知が必要ない場合には、ＣＰＵ１がリレー駆動信号ＲＬＤをローレベルに設定し、電磁リレーＲＬ１の接点をオフにする。これにより、交流電源８０１のニュートラル端子とトランスＴ１との間の接続が遮断され、交流電源８０１のライブ端子から電圧検知回路３０１への電流の流入が遮断されるため、電圧検知回路３０１の電力消費が零となる。
【００２６】
［回路動作］
次に、本実施例の電圧検知回路３０１の回路動作について、図１を用いて説明する。
【００２７】
交流電源８０１は、ライブ端子とニュートラル端子との間に交流電圧を出力している。電圧・電流変換部である抵抗器Ｒ１は、ダイオードＤ１で整流された交流電源８０１の電圧を電流に変換する。電磁リレーＲＬ１がオンされた状態で交流電源８０１のライブ端子の電圧がニュートラル端子の電圧よりも高い場合には、抵抗器Ｒ１の抵抗値に応じた電流値の電流がトランスＴ１の一次巻線に流れ、トランスＴ１の二次側には、巻数比に反比例した電流が生じる。トランスＴ１の二次側には、二次巻線と並列に、電流・電圧変換部である抵抗器Ｒ２がダイオードＤ２と直列に接続された回路が接続されており、ダイオードＤ２が導通すると、抵抗器Ｒ２はトランスＴ１の二次側に生じた電流を出力電圧Ｖｏｕｔ１に変換する。
【００２８】
ここで、トランスＴ１の二次側に生じる出力電圧Ｖｏｕｔ１について詳細を述べる。交流電源８０１のライブ端子の電位がニュートラル端子の電位よりも高いときには、ダイオードＤ１が導通し、トランスＴ１の一次巻線に電流が流れるとともに、トランスＴ１の二次側にも電流が生じる。トランスＴ１の二次側に電流が生じ始めた際には、出力電圧Ｖｏｕｔ１はダイオードＤ２が導通状態となる電圧まで上昇していないため、電流が流れる経路がない。トランスＴ１の二次側は電流が流れる導通経路がないため、出力電圧Ｖｏｕｔ１の経路はハイインピーダンス状態となる。そのため、ダイオードＤ２がない従来例の図７の回路構成と比べて、出力電圧Ｖｏｕｔ１は、トランスＴ１の二次側に接続されたＧＮＤ電位から正電圧へ急峻に上昇する。そして、出力電圧Ｖｏｕｔ１が、ダイオードＤ２が導通状態となる順電圧以上の電圧になるとダイオードＤ２が導通して、抵抗器Ｒ２へ電流が流れ始める。ダイオードＤ２が導通状態になると、出力電圧Ｖｏｕｔ１のラインのインピーダンスは、抵抗器Ｒ２の抵抗値により決定される。このとき、抵抗器Ｒ２のインピーダンスはハイインピーダンスではないため、出力電圧Ｖｏｕｔ１の電圧上昇は緩やかになる。そして、トランスＴ１の二次側に生じる出力電圧Ｖｏｕｔ１は、トランスＴ１への一次巻線の電流の増加に伴い上昇していく。
【００２９】
その後、トランスＴ１の一次巻線への入力電流が減少すると、電流が増加したときに発生した磁束とは逆方向の磁束が生じる。この磁束により、トランスＴ１の二次側に生じた電流が減少していくことにより出力電圧Ｖｏｕｔ１の電圧も減少し、やがてダイオードＤ２が非導通状態となる順電圧以下の電圧に達する。すると、ダイオードＤ２は非導通状態となるため、トランスＴ１の二次側には、電流が流れる導通経路がなくなり、トランスＴ１の二次側は再びハイインピーダンス状態となる。そして、トランスＴ１の二次側に生じ続けている電流を減少させる方向の磁束による電流によって、出力電圧Ｖｏｕｔ１はＧＮＤ電位から負電圧となる。このとき、出力電圧Ｖｏｕｔ１は，ダイオードＤ２が導通していた正電圧のときと比べて、ハイインピーダンス状態のため、ＧＮＤ電位から急峻に負電圧方向に電圧が増加する。
【００３０】
そして、交流電源８０１のニュートラル端子の電位がライブ端子の電位よりも高くなると、ダイオードＤ１は非導通状態となり、トランスＴ１の一次巻線には電流が流れなくなる。その結果、トランスＴ１の二次側の電流により、トランスＴ１に生じた磁束が打ち消されることとなる。上述したように、このときダイオードＤ２は非導通状態であり、トランスＴ１の二次側はハイインピーダンス状態であるため、出力電圧Ｖｏｕｔ１は、負電圧から急峻に零点（ＧＮＤ電位）に戻る。このように出力される出力電圧Ｖｏｕｔ１は、電圧検知部３０２を構成するオペアンプＩＣ１の非反転入力端子（＋）と、ゼロクロス検知部３０３を構成するオペアンプＩＣ２の非反転入力端子（＋）に入力される。
【００３１】
次に、電圧検知部３０２について説明する。出力電圧Ｖｏｕｔ１は、電圧フォロワー回路であるオペアンプＩＣ１によりインピーダンス変換されて、電圧検知信号ＡＣＤＴとして出力され、ＣＰＵ１のＡ／Ｄポートに入力される。ＣＰＵ１は、内部に不揮発性メモリ（不図示）を有している。そして、ＣＰＵ１は不揮発性メモリ（不図示）に、Ａ／Ｄポートに入力された電圧検知信号ＡＣＤＴのアナログ値をＡＤ（アナログ・デジタル）変換したデジタル値と、交流電源８０１の交流電圧の電圧実効値とを対応付けたテーブル（表）を格納している。そして、ＣＰＵ１は、入力された電圧検知信号ＡＣＤＴのデジタル値に基づいて、予めＣＰＵ１内の不揮発性メモリに格納されたテーブルを参照することで、交流電源８０１の電圧を検知することができる。
【００３２】
次に、ゼロクロス検知部３０３について説明する。出力電圧Ｖｏｕｔ１は、電圧フォロワー回路であるオペアンプＩＣ２によりインピーダンス変換され、トランジスタＱ１のベース抵抗である抵抗器Ｒ３を介して、トランジスタＱ１のベース端子に出力される。トランジスタＱ１のベース端子に電流が流れると、トランジスタＱ１はオン状態となる。ここで、ゼロクロス検知部３０３の出力であるゼロクロス検知信号（ＺＥＲＯＸ）は、抵抗器Ｒ４によって直流電圧＋Ｖｃｃにプルアップ接続されている。トランジスタＱ１がオン状態になると、抵抗器Ｒ４を介して、トランジスタＱ１に電流が流れることにより、ゼロクロス検知信号の電圧が低下し、ＣＰＵ１は、ゼロクロス検知信号がローレベルであることを検知する。
【００３３】
［電圧検知回路の電圧波形］
図２は、図１の電圧検知回路３０１における電圧波形を説明する図である。図２において、図２（ａ）は、交流電源８０１の交流電圧の電圧波形を示し、図２（ｂ）は、トランスＴ１の二次側に出力される出力電圧Ｖｏｕｔ１の電圧波形を示し、図２（ｃ）は、ゼロクロス検知部３０３のゼロクロス検知信号の電圧波形を示している。また、図２の各図において、縦軸は電圧（単位：Ｖ）を示し、横軸は時間（単位：ｍｓｅｃ（ミリ秒））を示している。また、ｔ１は、電圧波形の起点となるタイミング（０ｍｓｅｃ）を示している。
【００３４】
図２（ａ）に示す波形４０１は、交流電源８０１の交流電圧波形（１００ＶＲｍｓ、５０Ｈｚ）を示している。交流電源８０１の交流電圧の周波数は５０Ｈｚであるため、波形４０１は、タイミングｔ１で電圧０Ｖを通過して正電位となり、１０ｍｓｅｃでは電圧０Ｖを通過して負電位となり、２０ｍｓｅｃで再度電圧０Ｖとなっている。
【００３５】
図２（ｂ）に実線で示す波形４０２は、本実施例の図１のトランスＴ１の出力電圧Ｖｏｕｔ１の電圧波形を示している。一方、破線で示す波形４０３は、従来例の図７のトランスＴ１の出力電圧Ｖｏｕｔ１の電圧波形である。上述したように、波形４０２に示す出力電圧Ｖｏｕｔ１は、波形４０１において交流電圧がライブ端子の電位がニュートラル端子の電位よりも高くなるタイミングｔ１ではハイインピーダンス状態となるため、波形４０３に示す電圧波形よりも電圧が早く上昇する。そして、ダイオードＤ２が導通状態になると、出力電圧Ｖｏｕｔ１の電圧上昇は緩やかになり、トランスＴ１への一次巻線の電流の増加に伴い上昇していく。一方、トランスＴ１の一次巻線への入力電流が減少すると、トランスＴ１の二次側に生じた電流が減少していくことで出力電圧Ｖｏｕｔ１の電圧も減少し、やがてダイオードＤ２は非導通状態となるためトランスＴ１の二次側は再びハイインピーダンス状態となる。そして、出力電圧Ｖｏｕｔ１はＧＮＤ電位から負電圧となる。このとき、出力電圧Ｖｏｕｔ１は，ダイオードＤ２が導通していた正電圧のときと比べて、ハイインピーダンス状態のため、ＧＮＤ電位から急峻に負電圧方向に電圧が増加する。その後、交流電源８０１のニュートラル端子の電位がライブ端子の電位よりも高くなると、ダイオードＤ１が非導通状態となり、トランスＴ１の一次巻線には電流が流れなくなり、トランスＴ１の二次側の電流によりトランスＴ１に生じた磁束が打ち消される。このとき、ダイオードＤ２は非導通状態であり、トランスＴ１の二次側はハイインピーダンス状態であるため、出力電圧Ｖｏｕｔ１は、負電圧から急峻に零点（ＧＮＤ電位）に戻る。
【００３６】
一方、従来例の図７に示す回路では、本実施例の図１のように、抵抗器Ｒ１、Ｒ２にはダイオードが接続されていない。そのため、トランスＴ１の出力電圧Ｖｏｕｔ１の電圧波形である波形４０３は、交流電圧がライブ端子の電位がニュートラル端子の電位よりも高くなるタイミングｔ１では、抵抗器Ｒ２に流れる電流に応じた緩やかに上昇する電圧波形となっている。同様に、トランスＴ１の一次巻線への入力電流が減少すると、トランスＴ１の二次側に生じた電流が減少したときも、波形４０３は緩やかに電圧が減少する波形となり、正電圧から負電圧へと変化している。更に、交流電源８０１のニュートラル端子の電位がライブ端子の電位よりも高くなると、波形４０３は波形４０２よりも電圧の絶対値が大きい負電圧からＧＮＤ電位に向かって、抵抗器Ｒ２のインピーダンスに応じて、緩やかに電圧が上昇する波形となっている。なお、波形４０３は、次のゼロクロスタイミングまでに出力電圧Ｖｏｕｔ１はＧＮＤ電位に戻っているが、抵抗器Ｒ２の抵抗値が小さい場合には、出力電圧Ｖｏｕｔ１がＧＮＤ電位まで復帰しない場合がある。
【００３７】
図２（ｃ）に実線で示す波形４０４は、図２（ｂ）の電圧Ｖｏｕｔ１の波形４０２をゼロクロス検知部３０３に入力したときの、トランジスタＱ１のコレクタ端子から出力されるゼロクロス検知信号（ＺＥＲＯＸ）の電圧波形である。一方、一点鎖線で示す波形４０５は、図２（ｂ）の電圧Ｖｏｕｔ１の波形４０３を図７のゼロクロス検知部１０３に入力したときの、トランジスタＱ１のコレクタ端子から出力されるゼロクロス検知信号（ＺＥＲＯＸ）の電圧波形である。本実施例では、波形４０４で示されるゼロクロス検知信号に基づいて、ＣＰＵ１は、交流電源８０１のゼロクロスタイミングや、交流電源８０１の電源周波数を検知することができる。上述したように、波形４０１の交流電源８０１のライブ端子の電位がニュートラル端子の電位よりも高くなるタイミングｔ１では、波形４０２の電圧は、波形４０３よりも早く上昇する。これにより、ゼロクロス検知信号の電圧波形は、波形４０２に基づいて生成された波形４０４の方が、波形４０３に基づいて生成された波形４０５よりも、トランジスタＱ１のベース端子−エミッタ端子間電圧Ｖｂｅを超えるタイミングが早くなる。これにより、波形４０５と比べて、波形４０４のゼロクロス検知信号の方が、交流電源８０１の波形４０１のゼロクロスタイミングに近いタイミングでローレベル状態となっている。
【００３８】
以上説明したように、交流電源８０１のライブ端子の電位がニュートラル端子の電位よりも高くなり、トランスＴ１の二次側に電流が生じた際には、ダイオードＤ２によりハイインピーダンス状態となるため、出力電圧Ｖｏｕｔ１は急峻に上昇する。出力電圧Ｖｏｕｔ１の急峻な電圧変化を用いることにより、正確なゼロクロスタイミングを検知することができる。また、交流電源８０１のニュートラル端子の電位がライブ端子の電位よりも高くなると、ダイオードＤ１が非導通状態となりトランスＴ１へ電流が供給されなくなり、加えて、ダイオードＤ２により出力電圧Ｖｏｕｔ１の電圧経路がハイインピーダンス状態になる。これにより、交流電源８０１の電圧波形の半波内で、出力電圧Ｖｏｕｔ１の電圧がＧＮＤ電位に戻る。その結果、出力電圧Ｖｏｕｔ１の電圧波形における位相進みをなくすことができ、交流電源８０１の周波数・電圧に依らず、周波数・電圧が変動した場合においても、交流電源８０１の電圧とゼロクロスタイミングを正確に検出することができる。また、ゼロクロス検知を行う必要ないが場合、電磁リレーＲＬ１の接点をオフ（開放）することで、電圧検知回路３０１の電力消費量を削減することができる。
【００３９】
以上説明したように、本実施例によれば、交流電源の電圧とゼロクロスタイミングを正確に検知することができる。
【実施例２】
【００４０】
実施例１では、交流電源８０１から入力される交流電圧の整流手段としてダイオードを使用し、トランスＴ１への入力制御手段として電磁リレーを使用した。実施例２では、フォトトライアックカプラにゼロクロス同期機能を有した素子を用いた回路構成について説明する。また、実施例１では、電流・電圧変換部である抵抗器とダイオードが直列に接続されていた。実施例２では、電流・電圧変換部である抵抗器と並列に、ダイオードと抵抗器が直列に接続され、出力電圧Ｖｏｕｔ１の振幅を制御する回路構成について説明する。
【００４１】
［電圧検知回路の構成］
図３は、本実施例の電圧検知回路５０１の回路構成の一例を示す回路図である。電圧検知回路５０１は、交流電源８０１のライブ端子及びニュートラル端子に接続され、入力部５０５、電圧検知部５０２、ゼロクロス検知部５０３、入力制御部５０４、ＣＰＵ１から構成されている。図１において、直流電圧＋Ｖｃｃ、−Ｖｃｃは、コンバータ（不図示）により生成される正電位の直流電圧と負電位の直流電圧である。なお、電圧検知部５０２、ゼロクロス検知部５０３は、実施例１の図１の電圧検知部３０２、ゼロクロス検知部３０３の回路構成と同様であるため説明を省略し、ここでは、実施例１とは異なる回路構成について説明する。実施例１では、入力部３０５のダイオードＤ１は、トランスＴ１の一次巻線と接続された抵抗器Ｒ１と直列に接続されていた。本実施例では、ゼロクロス同期機能を有し、交流電源８０１の交流電圧のゼロクロスタイミングで、通電・遮断状態を切替え可能なフォトトライアックカプラＳＳＲ２を、トランスＴ１に一次巻線に接続された抵抗器Ｒ１と直列に接続している。また、実施例１の入力部３０５のトランスＴ１の二次側には、電流・電圧変換部である抵抗器Ｒ２とダイオードＤ２が直列に接続されていた。一方、本実施例の入力部５０５のトランスＴ１の二次側には、電流・電圧変換部である抵抗器Ｒ１１と並列に、ダイオードＤ５と抵抗器Ｒ６とが直列に接続された、出力電圧Ｖｏｕｔ１の振幅調整回路が接続されている。
【００４２】
［回路構成の特徴及び回路動作］
（入力制御部）
まず、入力制御部５０４に配置したフォトトライアックカプラＳＳＲ２により電圧検知及びゼロクロス検知が必要ない場合には、トランスＴ１への電力供給を遮断して、電力消費を削減できる点と、トランスＴ１への供給電流を整流できる点について述べる。実施例１の図１では、ダイオードＤ１を用いて、交流電源８０１から入力される交流電圧の半波整流を行い、電磁リレーＲＬ１によりトランスＴ１への電力供給・遮断を行っていた。本実施例では、フォトトライアックカプラＳＳＲ２を用いることにより、交流電圧の半波整流と、トランスＴ１への電力供給・遮断を行う。
【００４３】
スイッチ部である入力制御部５０４は、フォトトライアックカプラＳＳＲ２、トランジスタＱ４、抵抗器Ｒ９、Ｒ１０から構成されている。整流素子であるフォトトライアックカプラＳＳＲ２のフォトダイオードのアノード端子は、直流電圧＋Ｖｃｃにプルアップ接続された抵抗器Ｒ９と接続され、カソード端子はトランジスタＱ４のコレクタ端子と接続されている。トランジスタＱ４のエミッタ端子はＧＮＤに接続され、ベース端子は、抵抗器Ｒ１０を介してＣＰＵ１のＤ／Ａポートと接続されている。
【００４４】
ＣＰＵ１は、フォトトライアックカプラＳＳＲ２の二次側のフォトダイオードの駆動を制御するため、フォトトライアックカプラＳＳＲ２を駆動するＤＲＩＶＥ信号を出力する。ＣＰＵ１がＤＲＩＶＥ信号をハイレベルに設定すると、トランジスタＱ４のベース端子に抵抗器Ｒ１０を介して電流が流れ、トランジスタＱ４がオンする。トランジスタＱ４がオンすると、直流電圧＋Ｖｃｃにプルアップしている抵抗器Ｒ９を介して、フォトトライアックカプラＳＳＲ２のフォトダイオードに電流が流れ、フォトトライアックカプラＳＳＲ２の一次側トライアックが導通する。これにより、交流電源８０１のライブ端子と抵抗器Ｒ１が接続され、トランスＴ１の一次巻線に電流が流れる。例えば、本実施例の電圧検知回路５０１が搭載された電源装置の動作時や、この電源装置を備える画像形成装置のイニシャル処理時など、電圧検知及びゼロクロス検知が必要な場合には、ＣＰＵ１は次のような制御を行う。すなわち、ＣＰＵ１は、ＤＲＩＶＥ信号をハイレベルに設定して、フォトトライアックカプラＳＳＲ２をオン状態にし、トランスＴ１への電力供給を行う。本実施例のフォトトライアックカプラＳＳＲ２はゼロクロス同期機能を有しているため、交流電源８０１の交流電圧のゼロクロスタイミングからトランスＴ１への電力供給が開始される。これにより、電圧検知回路５０１では、交流電源８０１の電圧値に応じた電圧検知信号ＡＣＤＴ、及びゼロクロスタイミングと同期したゼロクロス検知信号を取得することができる。
【００４５】
一方、例えば本実施例の電圧検知回路５０１が搭載された電源装置の待機時や、この電源装置を備える画像形成装置の省電力モード時など、電圧検知及びゼロクロス検知が必要ない場合には、ＣＰＵ１は、ＤＲＩＶＥ信号をローレベルに設定する。これにより、フォトトライアックカプラＳＳＲ２をオフ状態にし、交流電源８０１のライブ端子と抵抗器Ｒ１との接続が遮断される。その結果、トランスＴ１への電力供給が遮断され、電圧検知回路５０１に流入する電流は零となるため、電圧検知回路５０１の電力消費量が削減される。なお、ＣＰＵ１からローレベルのＤＲＩＶＥ信号が出力されても、交流電源８０１の交流電圧の次のゼロクロスタイミングまでは、フォトトライアックカプラＳＳＲ２はオン状態が維持されるため、トランスＴ１への電力供給状態は維持される。以上説明したように、フォトトライアックカプラＳＳＲ２を用いても、実施例１のダイオードＤ１で整流した場合と同様の効果が得られる。
【００４６】
（出力電圧振幅調整）
次に、電流・電圧変換部である抵抗器Ｒ１１と並列に、振幅調整部であるダイオードＤ５及び抵抗器Ｒ６の直列回路を接続したことで、交流電源８０１の正確なゼロクロスタイミングの検知と、出力電圧Ｖｏｕｔ１の振幅抑制ができる点について説明する。図３において、トランスＴ１の二次巻線に並列に抵抗器Ｒ１１（第１の抵抗）が接続され、更に、ダイオードＤ５と抵抗器Ｒ６とを直列に接続した回路が、抵抗器Ｒ１１に並列に接続されている。トランスＴ１の二次側に電流が流れている場合、ダイオードＤ５が非導通状態のときには抵抗器Ｒ１１に電流が流れることにより生じる電圧が出力電圧Ｖｏｕｔ１として、電圧検知部５０２及びゼロクロス検知部５０３に出力される。一方、ダイオードＤ５が導通状態のときには、抵抗器Ｒ１１と抵抗器Ｒ６（第２の抵抗）とが並列に接続された回路となる。本実施例では、抵抗器Ｒ１１の抵抗値は、抵抗器Ｒ６の抵抗値よりも大きい。そのため、合成インピーダンスは、抵抗器Ｒ６の抵抗値よりも小さいインピーダンスとなる。その結果、出力電圧Ｖｏｕｔ１の電圧は、抵抗器Ｒ１１だけの場合に比べて小さくなる。後述するように、トランスＴ１の二次側に抵抗器Ｒ１１しかない場合には、出力電圧Ｖｏｕｔ１の出力電圧を半波内で負電位からＧＮＤ電位に戻すためには、抵抗器Ｒ１１の抵抗値は大きくする必要がある。ところが、抵抗器Ｒ１１の抵抗値を大きくすると、出力電圧Ｖｏｕｔ１の電圧が大きくなり、電圧検知部５０２、ゼロクロス検知部５０３にオペアンプＩＣ１、ＩＣ２の入力端子の最大定格を超えるおそれがある。そのため、本実施例では、抵抗器Ｒ１１の抵抗値を大きくしつつ、出力電圧Ｖｏｕｔ１の振幅を抑制するため、ダイオードＤ５と抵抗器Ｒ６とを直列に接続した回路が、抵抗器Ｒ１１に並列に接続している。  図４は、図２の電圧検知回路５０１における電圧波形を説明する図である。図４において、図４（ａ）は、交流電源８０１の交流電圧の電圧波形を示し、図４（ｂ）は、トランスＴ１の二次側に出力される出力電圧Ｖｏｕｔ１の電圧波形を示し、図４（ｃ）は、ゼロクロス検知部５０３のゼロクロス検知信号の電圧波形を示している。また、図４の各図において、縦軸は電圧（単位：Ｖ）を示し、横軸は時間（単位：ｍｓｅｃ（ミリ秒））を示している。また、ｔ１は、電圧波形の起点となるタイミング（０ｍｓｅｃ）を示している。
【００４７】
図４（ａ）に示す波形４０１は、実施例１の図２（ａ）と同様、交流電源８０１の交流電圧波形（１００ＶＲｍｓ、５０Ｈｚ）を示している。交流電源８０１の交流電圧の周波数は５０Ｈｚであるため、波形４０１は、タイミングｔ１で電圧０Ｖを通過して正電位となり、１０ｍｓｅｃでは電圧０Ｖを通過して負電位となり、２０ｍｓｅｃで再度電圧０Ｖとなっている。
【００４８】
図４（ｂ）に実線で示す波形４０２は、実施例１の図１のトランスＴ１の出力電圧Ｖｏｕｔ１の電圧波形を示している。一方、破線で示す波形４０３は、従来例の図７のトランスＴ１の出力電圧Ｖｏｕｔ１の電圧波形である。３点鎖線で示す波形６０６は、本実施例の図３のトランスＴ１の出力電圧Ｖｏｕｔ１の電圧波形を示している。本実施例では、抵抗器Ｒ１１の抵抗値は、抵抗器Ｒ６の抵抗値よりも大きいものとする。また、抵抗器Ｒ１１の抵抗値は、従来例の図７の抵抗器Ｒ２の抵抗値よりも大きいものとする。
【００４９】
波形６０６において、交流電圧のライブ端子の電位がニュートラル端子の電位よりも高くなるタイミングｔ１からダイオードＤ５が導通するまでは、出力電圧Ｖｏｕｔ１が出力される電流経路のインピーダンスは抵抗器Ｒ１１の抵抗値により決定される。そのため、電流・電圧変換部である抵抗器Ｒ２の抵抗値が小さい従来例の図７の波形４０３のときと比べて本実施例の抵抗器Ｒ１１の抵抗値が大きいため、波形６０６ではタイミングｔ１における電圧の上昇が大きくなり、実施例１の波形４０２に近いものとなる。これにより、図４（ｃ）に示すタイミングｔ１におけるゼロクロス検知信号の電圧波形である波形６０７の電圧変化は、実施例１の波形４０４に近いものとなる。
【００５０】
そして、波形６０６の振幅は、実施例１の波形４０２と比較して、電圧ΔＶ１だけ低いものとなる。一方、交流電源８０１の交流電圧の波形４０１においてトランスＴ１に電流が流れなくなった際には、出力電圧Ｖｏｕｔ１の電圧がＧＮＤ電位に戻る時間は、実施例１の波形４０２と比べて、本実施例の波形６０６の方が時間ΔＴ１だけ長く（遅く）なっている。これは、実施例１の図１では、ダイオードＤ２によりハイインピーダンス状態になっていたのに比べ、実施例２では、出力電圧Ｖｏｕｔ１の電圧は抵抗器Ｒ１１のインピーダンスにより決定されるため、出力電圧Ｖｏｕｔ１の電圧は低くなっている。しかしながら、抵抗器Ｒ１１の抵抗値は、抵抗器Ｒ６の抵抗値よりも大きいため、次にトランスＴ１の一次巻線が通電されるゼロクロスタイミングよりも前に、波形６０６で示される出力電圧Ｖｏｕｔ１の電圧は零点（ＧＮＤ電位）に戻っている。以上のことから、抵抗器Ｒ６の抵抗値により出力電圧Ｖｏｕｔ１の振幅を調整することができる。そして、抵抗器Ｒ１１の抵抗値が抵抗器Ｒ２の抵抗値よりも大きいため、出力電圧Ｖｏｕｔ１は次のフォトトライアックカプラＳＳＲ２がオンするタイミング（ゼロクロスタイミング）の前にＧＮＤ電位に戻るので、出力電圧Ｖｏｕｔ１の位相進みは発生しない。
【００５１】
以上説明したように、振幅調整手段であるダイオードＤ５と抵抗器Ｒ６を設けたことにより、ダイオードＤ５が導通時には抵抗器Ｒ１１、Ｒ６の合成インピーダンスは抵抗器Ｒ６の抵抗値よりも小さくすることができる。そのため、ダイオードＤ５が非導通時のタイミングｔ１での出力電圧Ｖｏｕｔ１の電圧上昇を大きくさせるために、抵抗器Ｒ１１の抵抗値を大きくすることができる。その結果、抵抗器Ｒ１１の抵抗値が大きいことにより、出力電圧Ｖｏｕｔ１の立ち上がりを急峻にすることができる。更に、ダイオードＤ５が導通状態のときには、抵抗器Ｒ６と抵抗器Ｒ１１が並列に接続されることにより、合成インピーダンスを抵抗器Ｒ６の抵抗値よりも小さくすることができるため、出力電圧Ｖｏｕｔ１の振幅を調整することができる。また、フォトトライアックカプラＳＳＲ２が整流手段と断続手段を兼ねているため、電圧検知回路５０１の回路規模を増大させずに、安価に回路を構成することができる。この回路構成により、交流電源の周波数・電圧に依らず、周波数・電圧が変動した場合においても、交流電源の電圧とゼロクロスタイミングを正確に検出することができる。
【００５２】
以上説明したように、本実施例によれば、交流電源の電圧とゼロクロスタイミングを正確に検知することができる。
【実施例３】
【００５３】
実施例１では、ＣＰＵ１のＡ／Ｄポートの入力電圧がＧＮＤ電位よりも低くならないようにするため、ダイオードＤ３が設けられていた。また、トランジスタＱ１のベース・エミッタ間がＧＮＤ電位よりも低くならないようにするため、ダイオードＤ４が設けられていた。実施例３では、ダイオードＤ３、Ｄ４がなくても、ＣＰＵ１のＡ／Ｄポートの入力電圧やトランジスタＱ１のベース・エミッタ間がＧＮＤ電位よりも低くならないようにする回路構成について説明する。
【００５４】
［電圧検知回路の構成］
図５は、本実施例の電圧検知回路７０１の回路構成の一例を示す回路図である。電圧検知回路７０１は、交流電源８０１のライブ端子及びニュートラル端子に接続され、入力部７０５、電圧検知部７０２、ゼロクロス検知部７０３、入力制御部７０４、ＣＰＵ１から構成されている。図５において、直流電圧＋Ｖｃｃは、コンバータ（不図示）により生成される正電位の直流電圧である。なお、入力制御部７０４は、実施例１の図１の入力制御部３０４の回路構成と同様であり、ここでの説明を省略する。
【００５５】
図５に示す回路では、実施例１の図１の回路構成と比べて次の点が異なる。図５では、入力部７０５のトランスＴ１の二次側において、二次巻線と電流・電圧変換部である抵抗器Ｒ２とダイオードＤ２とが直列に接続された回路との間に、ダイオードＤ６が配置されている。すなわち、ダイオードＤ６は、アノード端子がトランスＴ１の二次巻線に接続され、カソード端子がダイオードＤ２のアノード端子と接続されている。また、電圧検知部７０２のオペアンプＩＣ１とゼロクロス検知部７０３のオペアンプＩＣ２において、実施例１の図１では負電源−Ｖｃｃが接続されていたが、本実施例の図５では、ＧＮＤが接続されている。更に、電圧検知部７０２のオペアンプＩＣ１の出力端子、ゼロクロス検知部７０３のオペアンプＩＣ２の出力端子には、実施例１の図１ではダイオードＤ３、Ｄ４が接続されていたが、本実施例では削除されている。
【００５６】
［回路構成の特徴及び回路動作］
図５の回路において、ＣＰＵ１がＲＬＤ信号をハイレベルに設定すると、トランジスタＱ２がオンし、電磁リレーＲＬ１がオン状態となる。そして、交流電源８０１のライブ端子の電位がニュートラル端子の電位よりも高くなると、トランスＴ１の一次側へ電流が流れ、トランスＴ１の二次側に電流が生じ、ダイオードＤ６が導通状態となる。そして、出力電圧Ｖｏｕｔ１は、ダイオードＤ２が導通状態となるまでは、ハイインピーダンス状態のため、上述したように急峻に電圧が上昇する。出力電圧Ｖｏｕｔ１は、電圧検知部７０２のオペアンプＩＣ１の非反転入力端子（＋）と、ゼロクロス検知部７０３のオペアンプＩＣ２の非反転入力端子（＋）に入力され、電圧検知信号ＡＣＤＴとゼロクロス検知信号が生成される。
【００５７】
その後、トランスＴ１の一次側への電流が減少し始めると、トランスＴ１の二次側ではトランスＴ１に発生していた磁束を打ち消す方向に電流が流れ始める。このとき、ダイオードＤ６が配置されているため、出力電圧Ｖｏｕｔ１は負電圧にならない。これにより、ＣＰＵ１のＡ／Ｄポートを保護するために配置されていた実施例１の図１のダイオードＤ３は不要となる。また、同様に、トランジスタＱ１を保護するために配置されていた実施例１の図１のダイオードＤ４も不要となる。そして、負電圧を考慮してオペアンプＩＣ１、ＩＣ２に供給されていた負電源−Ｖｃｃも、出力電圧Ｖｏｕｔ１が負電圧になることがないため、不要となる。
【００５８】
以上説明したように、トランスＴ１の二次巻線にダイオードＤ６を配置することにより、出力電圧Ｖｏｕｔ１を急峻に上昇させるとともに、出力電圧Ｖｏｕｔ１が負電圧にならない。入力電圧である出力電圧Ｖｏｕｔ１が負電圧にならないため、負電源−Ｖｃｃ及びダイオードＤ３、Ｄ４を用いる必要がなくなり、回路構成を小規模で安価にすることができる。この構成により、交流電源の周波数・電圧に依らず、周波数・電圧が変動した場合においても、交流電源の電圧とゼロクロスを正確に検出することができる電圧検知回路を、負電源を用いることなく、小規模で安価に提供できる。
【００５９】
上述した各実施例では、スイッチング素子としてＮＰＮ型のトランジスタを使用していたが、例えばＰＮＰ型のトランジスタや電界効果トランジスタ（ＦＥＴ）を用いてもよい。また、上述した各実施例では、電圧検知回路への電力供給を遮断する回路素子として、電磁リレーＲＬ１やフォトトライアックカプラＳＳＲ２を用いた。例えば、トランジスタ、サイリスタ、トライアックなどに置き換えても使用してもよい。なお、その場合、交流電圧のゼロクロスタイミングでオフしない素子を使用する場合には、ゼロクロスタイミングに合わせてオン・オフ制御をＣＰＵ１により行う必要がある。また、上述した実施例では、抵抗器Ｒ１は交流電源８０１のライブ端子側に接続したが、ライブ端子側に限定されるものではなく、ニュートラル側に接続してもよい。これに伴い、入力部を構成する各素子の配置を変更すればよい。
【００６０】
以上説明したように、本実施例によれば、交流電源の電圧とゼロクロスタイミングを正確に検知することができる。
【実施例４】
【００６１】
実施例１〜３で説明した電圧検知回路を有し、高電圧を出力する電源部を備える電源装置は、ゼロクロスタイミングを検知するため、例えばゼロクロスタイミングに基づいて電力供給制御を行う装置を備える画像形成装置の電源装置として適用することができる。以下に、実施例１〜３の電圧検知回路を有する電源装置が適用される画像形成装置の構成を説明する。
【００６２】
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例に挙げて説明する。図６に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材（不図示）に転写部３１８（転写手段）によって転写して、記録材上のトナー像を定着器３１４で記録材に定着して、トレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１で説明した電圧検知回路３０１、実施例２で説明した電圧検知回路５０１、実施例３で説明した電圧検知回路７０１を有する電源装置５００を備えている。なお、実施例１〜３の電源装置５００を適用可能な画像形成装置は、図６に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
【００６３】
レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御する、実施例１〜３の電圧検知回路３０１、５０１、７０１のＣＰＵ１に相当するコントローラ３２０を備えている。コントローラ３２０やレーザビームプリンタ３００の各装置は、電源装置５００から電力を供給される。また、コントローラ３２０は、実施例１〜３の電圧検知回路３０１、５０１、７０１のゼロクロス検知部から出力されるゼロクロス検知信号に基づいて、ゼロクロスタイミングを検知する。そして、コントローラ３２０は、検知したゼロクロスタイミングに基づいて、電源装置５００から定着器３１４への電力供給を制御する。また、レーザビームプリンタ３００は、運用状態を、画像形成を行うスタンバイ状態と、画像形成を行っていない省電力時のスリープ状態と、に切替え可能である。そのため、コントローラ３２０は、運用状態を動作モードに切り替える際には、実施例１、３のＲＬＤ信号、実施例２のＤＲＩＶＥ信号をハイレベルに設定し、交流電源８０１の交流電圧を電源装置５００のトランスＴ１に供給する。これにより、コントローラ３２０は、交流電源８０１の電圧及びゼロクロスタイミングを検知する。一方、コントローラ３２０は、運用状態を省電力モードに切り替える際には、交流電源８０１の電圧及びゼロクロスタイミングの検知は必要ないため、実施例１、３のＲＬＤ信号、実施例２のＤＲＩＶＥ信号をローレベルに設定する。これにより、交流電源８０１の交流電圧の電源装置５００のトランスＴ１への供給が遮断され、電圧検知回路での電力消費量が削減される。以上説明したように、実施例１〜３の電圧検知回路を有する電源装置を備える画像形成装置では、交流電源の周波数・電圧に依らず、周波数・電圧が変動した場合においても、交流電源の電圧とゼロクロスタイミングを正確に検出することができる。
【００６４】
以上説明したように、本実施例によれば、交流電源の電圧とゼロクロスタイミングを正確に検知することができる。
【符号の説明】
【００６５】
Ｄ１      ダイオード
Ｄ２      ダイオード
Ｒ１      抵抗器
Ｒ２      抵抗器
Ｔ１      トランス
３０２    電圧検知部
３０３    ゼロクロス検知部
８０１    交流電源
【図１】
2020008660.tif 000003
【図２】
2020008660.tif 000004
【図３】
2020008660.tif 000005
【図４】
2020008660.tif 000006
【図５】
2020008660.tif 000007
【図６】
2020008660.tif 000008
【図７】
2020008660.tif 000009