(57)【要約】【課題】  誤り訂正の回路規模が増加せずに、ロックアップタイムも長くならない通信機器を提供すること。【解決手段】  入力データからクロックを生成するクロック再生回路を備える受信機器であって、位相検出器とループフィルタとエラー検出器と周波数判別器を備え、エラー検出器は、入力データの所定シンボルを検出するシンボル検出器と再生したクロックがロックアップしたことを検出するロックアップ検出器と同期型デスクランブラと自己同期型デスクランブラと２つのデスクランブラのうち１つを選択する復号選択器を備えロックアップ検出器がロックアップを検出するとシンボル検出器は所定のシンボル検出動作を開始し、復号選択器はクロック再生回路が起動すると自己同期型デスクランブラを選択し、シンボル検出器が第一の所定シンボルを検出すると同期型デスクランブラを選択することを特徴とする。【選択図】図１
2020107925.tif 000002
【特許請求の範囲】
【請求項１】
入力データからクロックを生成するクロック再生回路を備える受信機器であって、
前記クロック再生回路は、
入力データと再生したクロックの位相差を検出する位相検出器と、
Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ（ＰＬＬ）と、
位相検出器の出力からＰＬＬを制御するための信号を生成するループフィルタと、
入力データが期待値に対し異なることを検出するエラー検出器と、
前記エラー検出器の出力に基づいて入力データに対する再生したクロックの周波数の高低を判別してループフィルタにフィードバックする周波数判別器と、
を備え、
前記エラー検出器は、
入力データの所定シンボルを検出するシンボル検出器と、
再生したクロックがロックアップしたことを検出するロックアップ検出器と、
同期型デスクランブラと、
自己同期型デスクランブラと、
２つのデスクランブラのうち１つを選択する復号選択器と、
をを備え
前記ロックアップ検出器がロックアップを検出すると前記シンボル検出器は所定のシンボル検出動作を開始し、
前記復号選択器はクロック再生回路が起動すると前記自己同期型デスクランブラを選択し、
前記シンボル検出器が第一の所定シンボルを検出すると前記同期型デスクランブラを選択することを特徴とする受信機器。
【請求項２】
前記復号選択器は、前記シンボル検出器が第二の所定シンボルを検出すると前記自己同期型デスクランブラを選択することを特徴とする請求項１に記載の受信機器。
【請求項３】
前記復号選択器が前記自己同期型デスクランブラの選択から前記同期型デスクランブラの選択に切り替えると、前記同期型デスクランブラは初期化されることを特徴とする請求項１に記載の受信機器。
【請求項４】
前記エラー検出器は更に予め決められた固定パターンを期待値としてもつ期待値比較器を備え、
前記復号選択器が前記自己同期型デスクランブラを選択した際に期待値比較動作を行うことを特徴とする請求項１に記載の受信機器。
【請求項５】
データをスクランブルして受信機器にデータを送信する送信機器であって、
同期型スクランブラと、
自己同期型スクランブラと、
前記同期型スクランブラと前記自己同期型スクランブラを選択する符号化選択器と、
前記符号化選択器に選択タイミングを通知するタイミング生成器と、
送信データを生成するデータ生成器と、
を備え、
前記タイミング生成は更に前記データ生成器に所定のシンボルを生成するタイミングを通知することを特徴とする送信機器。
【請求項６】
前記符号化選択器は前記タイミング生成器から選択の指示タイミングが来ない場合はイニシャルの選択として自己同期型スクランブラを選択することを特徴とする請求項５に記載の送信機器。
【請求項７】
前記タイミング生成器は、第一の所定期間後に前記データ生成器が第一の所定シンボルを生成するタイミングを前記データ生成器に通知し、第二の所定期間後に前記データ生成器が第二の所定シンボルを生成するタイミングを前記データ生成器に通知し、
前記タイミング生成器は更に、前記第一の所定期間後に前記データ生成器が第一の所定シンボルを生成し終えるタイミングで前記符号化選択器に同期型スクランブラを選択するタイミングを通知し、前記第二の所定期間後に前記データ生成器が第二の所定シンボルを生成し終えるタイミングで前記符号化選択器に自己同期型スクランブラを選択するタイミングを通知することを特徴とする請求項６に記載の送信機器。
【請求項８】
前記符号化選択器が前記自己同期型スクランブラの選択から前記同期型スクランブラの選択に切り替えると、前記同期型スクランブラは初期化されることを特徴とする請求項５に記載の送信機器。
【請求項９】
更に第一のデータ送信期間と第二のデータ送信期間を備え、
前記第二のデータ送信期間は前記符号化選択器が前記自己同期スクランブラを選択する期間であり、
前記第一のデータ送信期間は前記符号化選択器が前記同期スクランブラを選択する期間であることを特徴とする請求項５に記載の送信機器。
【請求項１０】
更に撮像センサーを備え
前記第二のデータ送信期間に送信するデータは撮像センサーの水平、乃至、垂直ブランキング期間のデータであり、
前記第一のデータ送信期間に送信するデータは少なくとも前記水平、乃至、垂直ブランキング期間の以外の有効画像データであることを特徴とする請求項９に記載の送信機器。
【請求項１１】
データをスクランブルして受信機器にデータを送信する送信機器と入力データからクロックを生成するクロック再生回路を備える受信機器で構成される通信システムであって、
前記送信機器は、
データをスクランブルして受信機器にデータを出力する送信機器と、
同期型スクランブラと、
自己同期型スクランブラと、
前記同期型スクランブラと前記自己同期型スクランブラを選択する符号化選択器と、
前記符号化選択器に選択タイミングを通知するタイミング生成器と、
送信データを生成するデータ生成器と、
を備え、
前記タイミング生成は更に前記データ生成器に所定のシンボルを生成するタイミングを通知することを特徴とする送信機器であり、
前記受信機の前記クロック再生回路は、
入力データと再生したクロックの位相差を検出する位相検出器と、
Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ（ＰＬＬ）と、
位相検出器の出力からＰＬＬを制御するための信号を生成するループフィルタと、
入力データが期待値に対し異なることを検出するエラー検出器と、
前記エラー検出器の出力に基づいて入力データに対する再生したクロックの周波数の高低を判別してループフィルタにフィードバックする周波数判別器と、を備え、
前記エラー検出器は、
入力データの所定シンボルを検出するシンボル検出器と、
再生したクロックがロックアップしたことを検出するロックアップ検出器と、
同期型デスクランブラと、
自己同期型デスクランブラと、
２つのデスクランブラのうち１つを選択する復号選択器と、
を備え
前記ロックアップ検出器がロックアップを検出すると前記シンボル検出器は所定のシンボル検出動作を開始し、
前記復号選択器はクロック再生回路が起動すると前記自己同期型デスクランブラを選択し、
前記シンボル検出器が第一の所定シンボルを検出すると前記同期型デスクランブラを選択することを特徴とする受信機器を備えることを特徴とする通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エンベデッドクロック伝送方式のクロックデータリカバリ（ＣＤＲ）と符号化と復号に関し、特にスクランブルとデスクランブルに関する。
【背景技術】
【０００２】
画像信号を処理するプロセッサーＩＣと撮像センサー、液晶パネル、外部メモリなどのモジュール間通信には様々な仕様が存在する。シリアルデータ伝送に着目すると、従来から良く用いられてきたのは、クロックとデータを別々に送信するソースシンクロナス伝送方式の信号伝送である。近年は扱うデータ量の増加に伴い、信号の高速化を図るため、クロックが重畳されたデータを送信するエンベデッドクロック伝送方式を用いた信号伝送が用いられることも多い。
【０００３】
そのようなエンデベッドクロック伝送方式において、受信機器はデータから重畳されたクロックを再生するＣＤＲ技術が必要となる。ＣＤＲは入力データと再生したクロックの位相を適正な関係に調整するロックアップ動作を行うが、ロックアップタイムは短くしたい場合がある。
【０００４】
例えば、撮像センサーから送られてくる映像データを受信する受信機器において、映像データの僅かなブランキング期間に受信機器のＣＤＲを行う回路（以後、クロック再生回路）が低消費電力のためにクロック再生回路を停止と復帰をする場合である。
【０００５】
ロックアップタイムを短くするためには入力データと再生したクロックの位相差情報だけではなく、周波数差情報も用いてロックアップ動作を行うと、ロックアップタイムを短くすることが可能となる。入力データと再生したクロックの周波数差情報をみる方法として入力データが期待した値か否かで入力データのエラーを検出して周波数差の高低を判別する方法がある。
【０００６】
ここで、エンベデッドクロック伝送方式ではデータの０と１の数のバランスであるＤＣバランスを保つ為に送信機器はデータを符号化して送信し、受信機器は受信したデータを復号する。符号化／復号の例としては、８ｂ１０ｂ変換のようなコードテーブルを用いる方法とスクランブルを用いる方法などがある。スクランブルは同期型のスクランブルと自己同期型のスクランブルがあり、同期型のスクランブルは１ｂｉｔのデータエラーが他のｂｉｔに影響しないという利点がある。
【０００７】
しかし、ｂｉｔずれのようなサンプリングタイミングエラーが起ると、送信機器と受信機器で再同期をかけないと正常動作ができないことがある。よってｂｉｔずれが起きやすいＣＤＲのロックアップ動作中には、再同期を繰り返すことでＣＤＲのロックアップタイムが長くなる場合がある。自己同期型のスクランブラはｂｉｔずれのようなサンプリングタイミングエラーが起きても自己で同期をとることが可能なため送信機器と受信機器で再同期をかけなくてもよいという利点がある。
【０００８】
しかし、１ｂｉｔのデータエラーが他のｂｉｔに影響してしまうことがある。このため、受信データのエラー訂正のために受信機器が前方誤り訂正回路をもっていても誤り訂正能力を上げる必要があり、回路規模が増加してしまう。よってエラー訂正をしたい例えば撮像センサーの有効データの転送には不向きな方式である。このようにスクランブルを符号化／復号に用いた場合はデータ転送の期間で、適したスクランブルの種類が異なる。
【０００９】
ここで、２つのスクラブルを備える構成として特許文献１が知られている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１２−９９７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上記の特許文献１に開示された従来技術では、２つのスクランブラのデータを評価して伝送特性のより良いスクランブラを選択することが可能となる。しかし、上記の特許文献１では、伝送特性を評価するが、受信機器の状態にあわせてスクランブラを選択しているわけではないので、受信機器は前述のようにエラー訂正能力を上げる回路の規模が増加したり、ロックアップタイムが長くなったりといった課題がある。
【００１２】
そこで、本発明の目的は、符号化／復号にスクランブル方式を用いた場合でも、誤り訂正の回路規模が増加せずに、ロックアップタイムも長くならない通信機器を提供することにある。
【課題を解決するための手段】
【００１３】
上記の目的を達成するために、本発明に係る通信機器は、
入力データからクロックを生成するクロック再生回路を備える受信機器であって、前記クロック再生回路は入力データと再生したクロックの位相差を検出する位相検出器とＰｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ（ＰＬＬ）と位相検出器の出力からＰＬＬを制御するための信号を生成するループフィルタと入力データが期待値に対し異なることを検出するエラー検出器と前記エラー検出器の出力に基づいて入力データに対する再生したクロックの周波数の高低を判別してループフィルタにフィードバックする周波数判別器を備え、前記エラー検出器は、入力データの所定シンボルを検出するシンボル検出器と再生したクロックがロックアップしたことを検出するロックアップ検出器と同期型デスクランブラと自己同期型デスクランブラと２つのデスクランブラのうち１つを選択する復号選択器を備え前記ロックアップ検出器がロックアップを検出すると前記シンボル検出器は所定のシンボル検出動作を開始し、前記復号選択器はクロック再生回路が起動すると前記自己同期型デスクランブラを選択し、前記シンボル検出器が第一の所定シンボルを検出すると前記同期型デスクランブラを選択することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、符号化／復号にスクランブル方式を用いた場合でも、誤り訂正の回路規模が増加せずに、ロックアップタイムも長くならない通信機器を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本実施例における受信機器のクロック再生回路の構成を示すブロック図
【図２】本実施例における受信機器のエラー検出器の構成を示すブロック図
【図３】本実施例における受信機器のデスクランブラの構成を示すブロック図
【図４】本実施例における受信機器のデスクランブラの切り替え処理を示すフロー図
【図５】本実施例における受信機器の周波数判別器の信号波形を示す図
【図６】本実施例における送信機器の構成を示すブロック図
【図７】本実施例における送信機器のスクランブラの構成を示すブロック図
【図８】本実施例における送信機器のスクランブラ切り替え処理を示すフロー図
【図９】本実施例における送信機器と受信機器のシステム構成を示すブロック図
【図１０】本実施例における転送データを示すタイミングチャート図
【発明を実施するための形態】
【００１６】
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明するが、本実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【実施例１】
【００１７】
（本実施例のクロック再生回路のブロック構成）
図１は本発明における受信機器１００のクロック再生回路１０１の構成を示すブロック図である。
【００１８】
図１（ａ）に示す通り、受信機器１００のクロック再生回路１０１は、周波数判別器１０１、位相検出器１０３、ループフィルタ１０４、Ｎ分周器１０５、Ｍ分周器１０６、位相周波数検出器１０７、ＰＬＬフィルタ１０８、ＶＣＯ１０９により構成される。図１（ａ）の破線で囲まれたＮ分周器１０５、Ｍ分周器１０６、位相周波数検出器１０７、ＰＬＬループフィルタ１０８、ＶＣＯ１０９はフラクショナルＰＬＬを構成する。
【００１９】
クロック再生回路１０１は送信機器（不図示）からクロック情報が重畳されたシリアルの出力データを入力データとして受信し、受信した入力データから重畳されたクロックを再生したクロックとして生成する回路である。
【００２０】
周波数判別器１０２は、入力データとクロック再生回路１０１のＶＣＯ１０９が出力する再生したクロックの周波数の高低を判別し、判別結果である周波数判別信号を出力する。周波数判別信号と位相検出器１０３の位相検出結果である位相検出信号とともにループフィルタ１０４へ出力する。本発明のクロッ
ク再生回路１０１は、位相検出信号だけでなく、周波数判別器１０２からの周波数判別信号を加算してループフィルタ１０４に入力するためにＣＤＲのロックアップタイムを短くすることが可能となる。また、本発明が解決する課題は低消費電力でロックアップタイムを短くするクロック再生回路の提供であるが、この課題を解決するための構成となる周波数判別器１０２のブロック構成の詳細は図１（ｂ）を用い後述する。
【００２１】
位相検出器１０３は入力データと再生したクロックを入力して入力データと再生したクロックの位相差を検出してループフィルタ１０４へ出力する。位相検出信号は入力データと再生したクロックの位相差の信号であり高周波成分を含んだ信号である。また位相検出信号はＣＤＲがロックしていない状態では、入力データと再生したクロックの位相差がビート周波数として現れる。位相検出器１０３の出力信号である位相検出信号のイメージは図５を用いて示す。
【００２２】
ループフィルタ１０４は周波数判別器１０２が出力した周波数判別信号と位相検出器１０３が出力した位相検出信号の加算された信号を入力して、ループフィルタによりフィルタリングした信号をフィードバック制御信号としてＮ分周器１０５に出力する。
【００２３】
ループフィルタ１０４はフィルタ部とΔΣ変調部により構成される（不図示）。ループフィルタ１０４の入力信号はフィルタ部に入力される。ループフィルタ１０４のフィルタ部の出力はΔΣ変調部に入力され、ΔΣ変調部の出力がループフィルタ１０４の出力信号であるフィードバック制御信号として出力される。ループフィルタ１０４のフィルタ部は位相検出信号と周波数判別信号が加算された入力信号の高周波成分である量子化ノイズを除去する。またループフィルタ１０４のフィルタ部は必要に応じて入力信号の低域成分にゲインを加える。
【００２４】
また、ループフィルタ１０４はフラクショナルＰＬＬ、位相検出器１０３、ループフィルタ１０４で構成されるＣＤＲの一巡ループの安定性を保つための位相保証の機能も備える。ループフィルタ１０４が出力するフィードバック制御信号は周波数制御情報である。
【００２５】
入力データに対し、ＶＣＯ１０９が出力する再生したクロックの位相が進んでいる場合、ループフィルタ１０４のフィルタ部の出力は正の値であり、再生したクロックの位相が遅れている場合、フィルタ部の出力は負の値である。入力データに対し、再生したクロックの位相が進みも・遅れもしていない場合、フィルタ部の出力は０である。
【００２６】
また、ループフィルタ１０４のΔΣ変調部は入力が正の値の場合、その出力は平均的にＨＩＧＨが多く出力され、ΔΣ変調部の入力が負の値の場合、その出力は平均的にＬＯＷが多く出力される。ΔΣ変調部の入力が０の場合、ΔΣ変調部の出力は平均的にＨＩＧＨとＬＯＷ同数が出力される。ループフィルタ１０４の出力信号であるフィードバック制御信号が平均的にＨＩＧＨとＬＯＷが同数出力される状態が、ＣＤＲがロックした状態である。
【００２７】
図１（ａ）の破線で囲まれたフラクショナルＰＬＬを構成するＭ分周器１０６は基準クロックに対するＭ分周器である。Ｍは小数であり、例えばＭ＝８．５である。８．５分周器を実現するために、Ｍ分周器１０６は内部に８分周する８分周器と９分周する９分周器を備える。Ｍ分周器１０６は入力基準クロックに同期して８分周と９分周が１周期毎に交互に切り替わるように動作し、平均として８．５分周を実現する。分周器Ｍは、平均的に８．５分周が実現されればよいのであって、その動作は１周期毎に交互に切り替わることに限定はされない。
【００２８】
フラクショナルＰＬＬを構成するＮ分周器１０５はＶＣＯ１０９が出力する再生したクロックに対するＮ分周器である。Ｎは小数であり、Ｍ分周器と同様の構成で小数の分周器を実現する。例えば、Ｍ分周器と同様に内部に８分周器と９分周器で構成される。Ｎ分周器１０５はループフィルタ１０４からのフィードバック制御信号に応じて動作し、例えば、フィードバック制御信号がＬＯＷの場合は入力される再生したクロックを８分周して出力し、ＨＩＧＨの場合は入力される再生したクロックを９分周して出力する。
【００２９】
上記に説明した分周比や、分周の極性はこれに限定されない。ＣＤＲの一巡ループがネガティブフィードバックになれば良いため、ループフィルタ１０４からのフィードバック制御信号がＬＯＷの場合は８分周、ＨＩＧＨの場合は９分周動作と逆の特性であってもよい。また、Ｍ分周器１０６、Ｎ分周器１０５を構成する分周比は８．５分周を例に説明したが、他の分周比であってもよく、例えば４．５分周でもよい。
【００３０】
フラクショナルＰＬＬを構成する位相周波数検出器１０７はＮ分周器１０５とＭ分周器１０６器が出力する分周クロックの位相と周波数の差を検出して、検出信号をＰＬＬフィルタ１０８に出力する。位相周波数検出器１０７が出力する検出信号は位相と周波数の差分に応じた信号であるため高周波成分を含む信号である。
【００３１】
ＰＬＬフィルタ１０８は位相周波数検出器１０７が出力した信号を入力して高周波成分を除去するためのフィルタ動作をし、定常電圧をＶＣＯ１０９に出力する。ＰＬＬフィルタ１０８はアナログフィルタであり、例えば、コンデンサと抵抗で構成されるラグリードフィルタである。
【００３２】
ＶＣＯ１０９は入力電圧レベルに応じて発信周波数が可変となる電圧制御発信器であり、Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒのことである。ＶＣＯ１０９は、ＰＬＬフィルタ１０８で高周波成分が除去された定常電圧が入力されるために周波数の安定した信号を出力する。ＶＣＯ１０９からの安定した周波数の出力信号が再生したクロックとしてクロック再生回路１０１から受信機器内部システム（不図示）に出力される。
【００３３】
またＶＣＯ１０９からの再生したクロックは周波数判別器１０２、位相検出器１０３Ｎ分周器１０５器に入力される。
【００３４】
ここで本発明のクロック再生回路１０１に使用するＰＬＬはフラクショナルＰＬＬを例にしているが、ループフィルタ１０４からのフィードバック制御信号により周波数と位相が変更できれば別の方式のＰＬＬであってもよい。
【００３５】
次に、図１（ｂ）を用いて、図１（ａ）の周波数判別器１０２のブロック構成を説明する。
【００３６】
周波数判別器１０２はエラー検出器１１０、ゼロクロス検出器１１１、方向検出器１１２、方向検出器１１２、Ｌ分周器１１３、判別器１１４により構成される。
【００３７】
周波数判別器１０２はシリアルの入力データ、再生したクロック、位相検出信号を入力し、入力データと再生したクロックの周波数の高低を判別して周波数判別信号として出力する。
【００３８】
エラー検出器１１０は再生したクロックによりサンプリングされた入力データが期待値と比較して正しいか否かを検出し、正しくないことを検出するとその旨を示すエラー信号を出力する。エラー検出器１１０は内部にＳＰ変換器２０１を備えるが、入力データを始めに再生したクロックでサンプリングした後はＬ分周クロックによりパラレル変換をして後段回路はすべてＬ分周クロックにより動作する。エラー検出器１１０の詳細なブロック構成は図２を用いて後述する。
【００３９】
ゼロクロス検出器１１１は位相検出信号を入力し、位相検出信号がゼロクロスしたことを検出するとゼロクロス信号を出力する。ここで前述の通り、位相検出信号は入力データと再生したクロックの位相差によりビート周波数をもつ信号であり、ゼロクロスとは位相差がゼロで遅れと進みが切り替わる点である。ゼロクロス検出器１１１が検出するゼロクロス点は大凡のタイミングであり、位相差が厳密にゼロとなる点でなくてもよい。
【００４０】
方向検出器１１２は位相検出信号を入力し、入力された位相検出信号が増加方向か減少方向かを検出し、検出した方向を方向信号として出力する。
【００４１】
Ｌ分周器１１３は再生したクロックをＬ分周し低速なＬ分周クロックとして出力する。Ｌ分周器１１３の分周比Ｌは例えば８分周である。
【００４２】
判別器１１４はエラー信号とゼロクロス信号と方向信号を入力し、入力データと再生したクロックの周波数の高低を判別して、判別した結果を周波数判別信号として出力する。
【００４３】
判別器１１４は、ゼロクロス検出器１１１が位相差ゼロを検出したタイミングで、方向検出器１１２が検出した方向とエラー検出器１１０が検出したエラー信号に基づいて周波数の高低を判別する。
【００４４】
例えば、方向信号が増加方向を示す信号で且つエラー信号がエラーを示す信号であった場合は、再生したクロックに対し入力データの方が、周波数が低いと判別する。また、判別器１１４は方向信号が減少方向を示す信号で且つエラー信号がエラーを示す信号であった場合は、再生したクロックに対し入力データの方が、周波数が高いと判別する。
【００４５】
判別器１１４の出力信号である周波数判別信号とエラー検出器１１０の出力信号であるエラー信号とゼロクロス検出器１１１の出力であるゼロクロス信号と方向検出器１１２の出力信号である方向信号の関係は図５を用いて説明する。
【００４６】
図２はエラー検出器１１０のブロック構成を示した図である。図２は前述の図１（ｂ）のエラー検出器１１０の内部構成である。
【００４７】
エラー検出器１１０はＳＰ変換器２０１、デスクランブラ２０２、期待値比較器２０３、シンボル検出器２０４、復号選択器２０５、ロックアップ検出器２０６により構成される。
【００４８】
エラー検出器１１０はシリアルの入力データと再生したクロックとＬ分周クロックを入力し、シリアルの入力データが期待したデータか否かを判別して、判別結果をエラー検出信号として出力する。また、シリアルの入力データをパラレルの有効データとして受信機器１００の内部システム（不図示）に出力する。エラー検出器１１０から出力される有効データは受信機器１００の内部システムの前方誤り訂正回路に入力され入力データに誤りがあれば訂正される。
【００４９】
ＳＰ変換器２０１はシリアルの入力データを再生したクロックでサンプリングしてＬ分周クロックに同期してパラレルのデータとしてデスクランブラ２０２に入力される。パラレルデータとはこの場合８ｂｉｔのデータである。
【００５０】
デスクランブラ２０２は８ｂｉｔのスクランブルされたデータを入力し、デスクランブルして期待値比較器２０３、シンボル検出器２０４、受信機器１００の内部システムにデスクランブルデータを出力する。デスクランブラ２０２は自己同期型デスクランブラ機能と同期デスクランブラ機能を有する。デスクランブラ２０２はまた復号選択器２０５からの選択信号により自己同期型デスクランブラ機能と同期型デスクランブラ機能を切り替える。デスクランブラ２０２のブロック構成は図３を用いて後述する。
【００５１】
期待値比較器２０３はデスクランブラ２０２が出力するデスクランブルデータを入力し、予め記憶されている期待値と比較して、入力したデスクランブルデータと期待値が異なればエラーした旨を通知するエラー信号を出力する。期待値比較器２０３は復号選択器２０５が出力する選択信号を入力し、選択信号が自己同期型デスクランブラの選択を示す信号の場合は期待器比較動作を行う。期待値比較器２０３は入力した選択信号が同期型デスクランブラの選択を示す信号の場合は期待値比較動作を行わない。
【００５２】
シンボル検出器２０４はデスクランブラ２０２が出力するデスクランブルデータを入力し、所定のシンボルを検出する。シンボル検出器２０４は所定のシンボルを検出すると復号選択器２０５に所定のシンボルを検出した事を示すシンボル検出信号を出力する。
【００５３】
ここで、所定のシンボルは第一の所定のシンボルと第二の所定シンボルがあり、シンボル検出器２０４は例えば、第一の所定シンボルを検出した場合はＨｉｇｈの信号を出力し、第二の所定シンボルを検出した場合はＬｏｗの信号を出力する。第一の所定シンボルはデスクランブラ２０２の自己同期型デスクランブラ機能でデスクランブルしたシンボルであり、第二の所定シンボルはデスクランブラ２０２の同期型デスクランブラ機能でデスクランブルした信号である。
【００５４】
また、所定のシンボルは第一の所定シンボルのみであり、シンボル検出器２０４は第一の所定シンボルを検出するたびにＨｉｇｈとＬｏｗをトグルしてシンボル検出信号を出力してもよい。
【００５５】
復号選択器２０５はシンボル検出器２０４が出力するシンボル検出信号を入力し、シンボル検出に応じて選択信号を出力する。選択信号はデスクランブラ２０２と期待値比較器２０３とロックアップ検出器２０６に入力される。シンボル検出器２０４が出力する選択信号は例えば、自己同期型デスクランブラ機能を選択することを示す際はＬｏｗで、同期型デスクランブラ機能を選択することを示す際はＨｉｇｈである。復号選択器２０５は初期状態では自己同期型デスクランブラを選択する旨を出力するので初期状態ではＬｏｗを出力する。
【００５６】
ロックアップ検出器２０６はクロック再生回路１０１がロックアップしたことを検出する。ロックアップ検出器２０６は期待値比較器２０３が出力するエラー信号を入力し、入力したエラー信号に応じてロックアップを検出し、ロックアップを検出した旨を示すロックアップ検出信号をシンボル検出器２０４に出力する。ロックアップ検出器２０６は復号選択器２０５が出力する選択信号が自己同期型デスクランブラ機能を選択する信号であり、期待値比較器２０３が出力するエラー信号が一定期間こないとロックアップしたと判別しロックアップ検出信号を出力する。
【００５７】
図１と図２に示す通り、本発明のクロック再生回路１０１は周波数判別器１０２により入力データと再生したクロックの周波数の高低関係を判別し、判別結果をループフィルタ１０４にフィードバックすることでＣＤＲのロックアップタイムを短くすることが可能となる。
【００５８】
また、本発明のクロック再生回路１０１は図１（ｂ）と図２に示す通り、周波数判別器１０２はシリアルの入力データをサンプリングする際に再生したクロックを用いる他はＬ分周器１１３で分周されたＬ分周クロックで動作するので低消費電力で動作可能となる。よって、本発明のクロック再生回路１０１は低消費電力でＣＤＲのロックアップタイムを短縮することが可能となる。
【００５９】
また、本実施例ではＳＰ変換器２０１の入力データのサンプリング以外はＬ分周クロックで動作する構成としているが、ゼロクロス検出器１１１、方向検出器１１２、判別器１１４は更に分周した低速なクロックで動作する構成であってもよい。
【００６０】
また、本発明のデスクランブラは図２で示すブロック構成のため、自己同期型デスクランブラ機能と同期型デスクランブラ機能を適正に切り替えることが可能となる。
【００６１】
図３は図２のデスクランブラ２０２の内部構成を示した図である。
【００６２】
図２の通り、デスクランブラ２０２はフリップフロップ３０１、フリップフロップ３０２、フリップフロップ３０３、セレクタ３０４、排他論理和ゲート３０５、排他論理和ゲート３０６により構成される。また、フリップフロップ３０１、フリップフロップ３０２、フリップフロップ３０３はシフトレジスタを構成する（図破線）。
【００６３】
デスクランブラ２０２はＳＰ変換器２０１が出力するＳＰデータと復号選択器２０５が出力する選択信号、Ｌ分周器１１３が出力するＬ分周クロックを入力し、ＳＰデータをデスクランブルし、デスクランブルデータとして出力する。
【００６４】
デスクランブラ２０２は選択信号により自己同期型デスクランブラ機能と同期デスクランブラ機能を切り替える。セレクタ３０４は選択信号がＬｏｗだと入力したＳＰデータを出力するため、デスクランブラ２０２は自己同期型デスクランブラ機能となる。セレクタ３０４は選択信号がＨｉｇｈだと入力された入力した排他論理和ゲート３０６の出力信号を出力するため、デスクランブラ２０２は同期型デスクランブラ機能となる。
【００６５】
（本実施例のデスクランブラの切り替え処理フロー）
ここで、図３を用いて、図２のエラー検出器１１０がデスクランブラ機能を切り替える処理フローを示す。
【００６６】
Ｓ４０１として、復号選択器２０５は初期値として自己同期型デスクランブラ機能を選択する旨を選択信号として出力する。
【００６７】
Ｓ４０２として、ロックアップ検出器２０６は復号選択器２０５からの選択信号と期待値比較器２０３のエラー信号によりクロック再生回路１０１がロックアップするのを検出する。ロックアップ検出器２０６はロックアップを検出するとロックアップしたことを通知するロックアップ検出信号を出力する。
【００６８】
Ｓ４０３として、Ｓ４０２でロックアップ検出器２０６がロックアップを検出したため、シンボル検出器２０４はデスクランブラ２０２が出力したデスクランブルデータを入力し、デスクランブルデータが第一の所定シンボルかを検出する。シンボル検出器２０４は第一の所定シンボルを検出すると第一の所定シンボルを検出したことを通知するシンボル検出信号を出力する。
【００６９】
Ｓ４０４として、Ｓ４０３でシンボル検出器２０４が第一の所定シンボルを検出したので、復号選択器２０５は同期型デスクランブラ機能を選択することを通信する選択信号を出力し、デスクランブラ２０２は同期型デスクランブル機能を選択する。デスクランブラ２０２は選択信号により同期型デスクランブラ機能になる際にシフトレジスタを構成するフリップフロップ３０１、フリップフロップ３０２、フリップフロップ３０３は初期化される。
【００７０】
Ｓ４０５として、シンボル検出器２０４はデスクランブラ２０２が出力したデスクランブルデータを入力し、デスクランブルデータが第二の所定シンボルかを検出する。シンボル検出器２０４は第二の所定シンボルを検出すると第二の所定シンボルを検出したことを通知するシンボル検出信号を出力する。
【００７１】
Ｓ４０６として、Ｓ４０５でシンボル検出器２０４が第二の所定シンボルを検出したので、復号選択器２０５は自己同期型デスクランブラ機能を選択することを通信する選択信号を出力し、デスクランブラ２０２は自己同期型デスクランブル機能を選択する。
【００７２】
Ｓ４０７として、エラー検出器１１０の処理はパワーオフされるまで再びＳ４０２へと戻る。ここでエラー検出器１１０がパワーオフされるとは低消費電力モードとしてクロック再生回路１０１がパワーオフされることである。
【００７３】
ここで、図４はエラー検出器１１０がデスクランブラ機能を切り替える処理フローとして、Ｓ４０５で第二シンボルを検出し、Ｓ４０６で自己同期型デスクランブル機能に切り替えている。しかし、図４のＳ４０５で第二の所定シンボルを検出する前にエラー検出器１１０が低消費電力モードとしてパワーオフされる構成であってもよく、その場合はＳ４０４の後にＳ４０７を行うフローとなる。そしてエラー検出器１１０が低消費電力から復帰すると、エラー検出器１１０は再びＳ４０１から処置を始める。
【００７４】
（周波数判別器１０２の信号波形のイメージ）
図４を用いて周波数判別器１０２の処理フローを説明したが、図５を用いて、周波数判別器１０２の信号波形のイメージを示す。図５（ａ）と図５（ｂ）の波形は横軸が時間、縦軸は任意単位のａｒｂｉｔｒａｙ  ｕｎｉｔである。
【００７５】
図５（ａ）と図５（ｂ）には位相検出信号とエラー信号、ゼロクロス信号、方向信号が記載されている。図５（ａ）と図５（ｂ）の位相検出信号は入力データと再生したクロックの位相差によりビート周波数をもつ周期波形である。エラー信号は一定の幅をもったパルス波形であり、ゼロクロス信号はゼロクロスしたタイミングを示すのでインパルス応答波形、又は方向信号波形に比べて短い時間のパルス波形である。方向信号は位相検出信号が増加か減少かを示すパルス波形である。
【００７６】
図５（ａ）は入力データが再生したクロックよりも周波数が低い場合である。図５（ａ）の波形の場合、図４で示す周波数判別器１０２の処理フローはＳ４０５、Ｓ４０６、Ｓ４０７を通る。
【００７７】
図５（ｂ）は入力データが再生したクロックよりも周波数が高い場合の図である。図５（ｂ）の波形の場合、図４で示す周波数判別器１０２の処理フローはＳ４０５、Ｓ４０８、Ｓ４０９を通る。
【００７８】
このようにして、本発明のクロック再生回路１０１の周波数判別器１０２は入力データと再生したクロックの周波数の高低を判別する。
【００７９】
このようにして本発明の受信機器１００のデスクランブラ２０２は図１から図５で示す構成と制御のためにＣＤＲがロックアップするまでは自己同期型デスクランブラ機能となる。また、デスクランブラ２０２は図１から図５で示す構成と制御のために、ＣＤＲがロックアップした後に第一の所定シンボル受信後に同期型デスクランブラ機能に切り替えることが可能となる。
【００８０】
ここで、送信機器６００は自己同期型スクランブラ機能でスクランブルしたデータとして第一の所定シンボルを送信した後に、同期型スクランブラでスクランブルしたデータを送信する。このような送信機器６００と受信機器１００で構成されるシステムにすることで、自己同期型のスクランブラ／デスクランブラ機能と同期型のスクランブラ／デスクランブラ機能を切り替えることが可能となる。
【実施例２】
【００８１】
本発明の実施例１としては、受信機器１００の構成と処理フローを説明したが、本発明の実施例２として、送信機器６００の構成と制御を説明する。
【００８２】
（本実施例の送信機器６００のブロック構成）
図６は本発明における送信機器６００の構成を示すブロック図である。
【００８３】
図６に示す通り、送信機器６００はＰＳ変換器６０１、スクランブラ６０２、タイミング生成器６０３、データ生成器６０４、符号化選択器６０５により構成される。
【００８４】
送信機器６００は内部システム（不図示）から入力されるパラレルデータを符号化処理としてスクランブルし、スクランブルされたパラレルデータをパラシリ変換して高速なシリアルデータとして受信機器１００に送信する。
【００８５】
本発明の送信機器６００のスクランブラ６０２は受信機器１００のデスクランブラ２０２に自己同期型デスクランブラ機能と同期型デスクランブラ機能を備えていたように、自己同期型スクランブラ機能と同期型スクランブラ機能を備える。
【００８６】
送信機器６００は内部システムに撮像センサー（不図示）を備え、撮像センサーが出力する画像データを加工して受信機器１００に出力する。
【００８７】
ＰＳ変換器６０１は内部システムから入力されるＬ分周クロックと送信クロックにより動作する。Ｌ分周クロックは例えば送信クロックの８分周クロックである。ＰＳ変換器６０１はスクランブラ６０２が出力した８ｂｉｔのスクランブラされたデータを入力し、８ｂｉｔのパラレルデータからシリアルデータに変換して受信機器１００へ出力する。
【００８８】
スクランブラ６０２はデータ生成器６０４が生成した生成データを入力し、スクランブルをかけてＰＳ変換器６０１へ出力する。スクランブラ６０２は前述の通り、自己同期型スクランブラ機能と同期型スクランブラ機能を備え、符号化選択器６０５が出力する選択信号に応じて自己同期型スクランブラ機能と同期型スクランブラ機能を切り替える。
【００８９】
タイミング生成器６０３は内部にＬクロックに同期したカウンタを備え、所定のタイミング信号をデータ生成器６０４と符号化選択器６０５に出力する。所定のタイミングとは例えば、撮像センサーの水平ラインに同期したタイミングである。
【００９０】
データ生成器６０４は内部システムから入力されたパラレルデータを加工してデータとしてスクランブラ６０２に出力する。データ生成器６０４が加工する処理は例えば、第一の所定シンボルをタイミング生成器６０３が出力するタイミング信号に合わせて生成しスクランブラ６０２に出力する。また、データ生成器６０４は入力したパラレルデータを加工せずにスクランブラ６０２に出力する。
【００９１】
符号化選択器６０５はタイミング生成器６０３が出力するタイミング信号に応じてスクランブラ６０２に自己同期型スクランブラ機能又は同期型スクランブラ機能を選択する信号を出力する。
【００９２】
図７は図６のスクランブラ６０２の内部構成を示したブロックである。
【００９３】
図７に示すように、スクランブラ６０２はフリップフロップ７０１、フリップフロップ７０２、フリップフロップ７０３、セレクタ７０４、排他論理和ゲート７０５、排他論理和ゲート７０６により構成される。
【００９４】
また、フリップフロップ７０１、フリップフロップ７０２、フリップフロップ７０３はシフトレジスタを構成する（図破線）。スクランブラ６０２はデータ生成器６０４が出力する生成データと、内部システムが出力するＬ分周クロック、符号化選択器６０５が出力する選択信号を入力し、生成データをスクランブルしてスクランブルデータとして出力する。
【００９５】
スクランブラ６０２は選択信号により自己同期型スクランブラ機能と同期スクランブラ機能を切り替える。セレクタ７０４は選択信号がＬｏｗだと入力した排他論理和ゲート７０５の出力信号を出力するため、スクランブラ６０２は自己同期型スクランブラ機能となる。セレクタ７０４は選択信号がＨｉｇｈだと入力された排他論理和ゲート７０６の出力信号を出力するため、スクランブラ６０２は同期型デスクランブラ機能となる。
【００９６】
（本実施例２のスクランブラの切り替え処理フロー）
ここで、図８を用いて、図７の送信機器６００がスクランブラ６０２のスクランブラ機能を切り替える処理フローを示す。
【００９７】
Ｓ８０１として、符号化選択器６０５は初期値として自己同期スクランブラ機能を選択する旨を選択信号として出力する。
【００９８】
Ｓ８０２として、タイミング生成器６０３は第一の所定期間になることを検出する。タイミング生成器６０３は第一の所定期間を検出すると、第一の所定期間が終了したことを通知するタイミング信号を出力する。
【００９９】
Ｓ８０３として、Ｓ８０２でタイミング生成器６０３が第一の期間が終了したことを通知するタイミング信号を出力したので、データ生成器６０４は第一の所定シンボルを生成してスクランブラ６０２に生成データとして出力する。
【０１００】
Ｓ８０４として、Ｓ８０３でデータ生成器６０４が第一の所定シンボルを生成してスクランブラ６０２に生成データとして出力したので、符号化選択器６０５は同期型スクランブラの選択を通知する選択信号を出力する。符号化選択器６０５が同期型スクランブラの選択を通知する選択信号を出力したので、スクランブラ６０２は同期型スクランブラ機能を選択する。スクランブラ６０２は選択信号により同期型スクランブラ機能に切り替わる際にシフトレジスタを構成するフリップフロップ７０１、フリップフロップ７０２、フリップフロップ７０３は初期化される。
【０１０１】
Ｓ８０５として、タイミング生成器は第二の所定期間になることを検出する。タイミング生成器６０３は第二の所定期間を検出すると、第二の所定期間が終了したことを通知するタイミング信号を出力する。
【０１０２】
Ｓ８０６として、Ｓ８０５でタイミング生成器６０３が第二の期間が終了したことを通知するタイミング信号を出力したので、データ生成器６０４は第二の所定シンボルを生成してスクランブラ６０２に生成データとして出力する。
【０１０３】
Ｓ８０７として、Ｓ８０６でデータ生成器６０４が第二の所定シンボルを生成してスクランブラ６０２に生成データとして出力したので、符号化選択器６０５は自己同期型スクランブラの選択を通知する選択信号を出力する。符号化選択器６０５が自己同期型スクランブラの選択を通知する選択信号を出力したので、スクランブラ６０２は自己同期型スクランブラ機能を選択する。
【０１０４】
Ｓ８０８として、送信機器６００はデータ転送終了するまで、Ｓ８０２へと戻り処理フローを続ける。送信機器６００はデータ転送が終了すると本処理は終了する。
【実施例３】
【０１０５】
本発明の実施例１として受信機器１００の構成と処理フローを説明し、実施例２として送信機器６００の構成と処理フローを説明したが、本発明の実施例３として、受信機器１００と送信機器６００で構成される通信システムについて説明する。
【０１０６】
図９は本発明による通信システムの構成図である。
【０１０７】
図９に示す通り、送信機器６００は自己同期型スクランブラ機能と同期型スクランブラス機能を備えるクランブラ６０２を備え、受信機器１００は自己同期型デスクランブラ機能と同期型デスクランブラ機能を備える、デスクランブラ２０２を備える。
【０１０８】
スクランブラ６０２とデスクランブラ２０２はそれぞれ選択信号により機能が切り替わるがその切り替わりは前述のシンボルの送受信により切り替わるので、同期がとれたしシステム構成となる。詳細は実施例１と実施例２で説明した通りなので割愛する。
【０１０９】
図１０は図９の転送データを示したタイミングチャートである。図１０の横軸は時間軸であり、縦軸の点線は時刻を示す。図１０は転送データが自己同期型でスクランブルされたデータなのか、同期型でスクランブルされたデータなのかを示す。自己同期型でスクランブルされたデータ転送期間は時刻ｔ１＿１と時刻ｔ２＿１の間、時刻ｔ３＿１と時刻ｔ４＿１の間である。同期型でスクランブルされたデータ転送期間は時刻ｔ２＿１と時刻ｔ３＿１の間、時刻ｔ４＿１以降である
また、図１０は第一の所定シンボルの転送と第二の所定シンボルの転送タイミングを示す。第一の所定シンボル転送期間は時刻１＿２と時刻ｔ２＿１の間、時刻３＿２と時刻ｔ４＿１の間である。第二の所定シンボル転送期間は時刻ｔ２＿２と時刻ｔ３＿１の間である。
【０１１０】
図１０は更に、第一の所定期間と第二の所定期間を示す。第一の所定期間は時刻ｔ１＿１と時刻ｔ１＿２の間、時刻ｔ３＿１と時刻ｔ３＿２の間である。第二の所定期間は時刻ｔ２＿１と時刻ｔ２＿２の間、ｔ４＿１以降である。
【０１１１】
図１０はまた、転送データがライン毎の撮像センサーの水平ブランキングデータなのか有効データなのかも示す。水平ブランキングデータ転送期間は時刻ｔ１＿１と時刻ｔ２＿１の間、時刻ｔ３＿１と時刻ｔ４＿１の間であり、自己同期型スクランブルデータ転送期間と同じ期間である。有効データ転送期間は時刻ｔ２＿１と時刻ｔ３＿１の間、時刻ｔ４＿１以降であり、同期型スクランブルデータ転送期間と同じである。
【０１１２】
図１０に示す通り、第一の所定シンボルは自己同期型でスクランブルされたデータであり、第二の所定シンボルは同期型でスクランブルされたデータである。
【０１１３】
図１０に示す水平ブランキング期間において、送信機器６００の符号化選択器６０５は自己同期型スクランブル機能を選択し、受信機器１００の復号選択器２０５は自己同期型スクランブル機能を選択する。図１０に示す第一の所定シンボル転送期間において、送信機器６００のデータ生成器６０４は第一の所定シンボルを生成し、受信機器１００のシンボル検出器２０４は第一の所定シンボルを検出する。
【０１１４】
また、図１０に示す有効データ転送期間において、送信機器６００の符号化選択器６０５は同期型スクランブル機能を選択し、受信機器１００の復号選択器２０５は同期型スクランブル機能を選択する。図１０に示す第二の所定シンボル転送期間において、送信機器６００のデータ生成器６０４は第二の所定シンボルを生成し、受信機器１００のシンボル検出器２０４は第二の所定シンボルを検出する。
【０１１５】
また、図には不図示だが図１０の水平ブランキング期間を垂直ブランキング期間に読み替えてもよい。また、図１０の水平ブランキング期間と有効データ期間は撮像センサーに依存して逆のタイミングであってもよいし、有効データ期間の前後に水平ブランキング期間がきてもよい。
［他の実施例］
本発明に係るクロック再生回路１０１は、本実施例で説明したクロック再生回路１０１に限定されるものではない。前述の通り、クロック再生回路１０１を構成するＰＬＬはフラクショナルＰＬＬでなくてもよい。
【０１１６】
また本実施例ではエラー検出器１１０はデスクランブルしたデータを期待値比較器２０３によりデータ比較することでエラーを検出する構成であった。しかし、再生したクロックによりサンプリングされた入力データが期待値と不一致したことを検出できれば他の方法でエラー検出する構成であってもよい。
【符号の説明】
【０１１７】
１００  受信機器、１０１  クロック再生回路、１０２  周波数判別器、
１０３  位相検出器、１０４  ループフィルタ、１０５  Ｎ分周器、
１０６  Ｍ分周器、１０７  位相周波数検出器、１０８  ＰＬＬフィルタ、
１０９  ＶＣＯ、１１０  エラー検出器、１１１  ゼロクロス検出器、
１１２  方向検出器、１１３  Ｌ分周器、１１４  判別器
【図１】
2020107925.tif 000003
【図２】
2020107925.tif 000004
【図３】
2020107925.tif 000005
【図４】
2020107925.tif 000006
【図５】
2020107925.tif 000007
【図６】
2020107925.tif 000008
【図７】
2020107925.tif 000009
【図８】
2020107925.tif 000010
【図９】
2020107925.tif 000011
【図１０】
2020107925.tif 000012