(57)【要約】【課題】電子機器などの回路基板に実装した際に、はんだの接合状態を容易に確認することができる半導体装置および当該半導体装置の製造方法を提供する。【解決手段】半導体装置Ａ１は、半導体素子１０と、半導体素子１０に導通する配線層３１と、配線層３１に導通する柱状導電体３２と、第１樹脂層６０Ａおよび第２樹脂層６０Ｂを含む封止樹脂６０と、封止樹脂６０から露出し、かつ、柱状導電体３２に導通する外部電極４０と、を備えており、封止樹脂６０は、樹脂側面６３および樹脂裏面６２を有しており、柱状導電体３２は、樹脂側面６３から露出する側面側露出面３２１、および、側面側露出面３２１に繋がり、かつ、樹脂裏面６２から露出する裏面側露出面３２２を有しており、外部電極４０は、側面側露出面３２１を覆う側面被覆部４１および裏面側露出面３２２を覆う裏面被覆部４２を含んでいることを特徴とする。【選択図】図５
2020027850.tif 000002
【特許請求の範囲】
【請求項１】
第１方向において互いに反対側を向く素子主面および素子裏面を有する半導体素子と、
前記第１方向において互いに反対側を向く配線層主面および配線層裏面を有しており、前記配線層主面が前記素子裏面に対向し、かつ、前記半導体素子に導通する配線層と、
前記配線層に導通し、前記配線層裏面から前記第１方向に突き出た柱状導電体と、
前記半導体素子と前記配線層主面とを覆う第１樹脂層、および、前記配線層裏面を覆う第２樹脂層を含む封止樹脂と、
前記封止樹脂から露出し、かつ、前記柱状導電体に導通する外部電極と、
を備えており、
前記封止樹脂は、前記第１方向に直交する第２方向を向く樹脂側面、および、前記素子裏面と同じ方向を向く樹脂裏面を有しており、
前記柱状導電体は、前記樹脂側面から露出する側面側露出面、および、前記側面側露出面に繋がり、かつ、前記樹脂裏面から露出する裏面側露出面を有しており、
前記外部電極は、前記側面側露出面を覆う側面被覆部および前記裏面側露出面を覆う裏面被覆部を含んでいる、
ことを特徴とする半導体装置。
【請求項２】
前記柱状導電体は、前記第２方向に見て前記第２樹脂層に重なる、
請求項１に記載の半導体装置。
【請求項３】
前記封止樹脂は、前記第１方向において前記樹脂裏面と反対側を向く樹脂主面を有しており、
前記樹脂側面は、前記樹脂裏面に繋がる第１側面、および、前記樹脂主面に繋がる第２側面を有しており、
前記第１側面は、前記第１方向に見て前記第２側面よりも前記封止樹脂の内方に配置されており、
前記第１側面と前記側面側露出面とは、面一である、
請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第１側面は、前記第１樹脂層および前記第２樹脂層に跨っている、
請求項３に記載の半導体装置。
【請求項５】
前記半導体素子には、前記素子裏面と前記配線層主面との間に介在し、前記半導体素子と前記配線層とを導通する柱状電極が形成されている、
請求項１ないし請求項４のいずれか一項に記載の半導体装置。
【請求項６】
前記第１樹脂層と前記第２樹脂層との界面は、前記配線層主面と面一である、
請求項１ないし請求項５のいずれか一項に記載の半導体装置。
【請求項７】
前記第１樹脂層の前記第１方向の寸法は、前記第２樹脂層の前記第１方向の寸法よりも大きい、
請求項１ないし請求項６のいずれか一項に記載の半導体装置。
【請求項８】
前記第１樹脂層と前記第２樹脂層とは同じ素材からなる、
請求項１ないし請求項７のいずれか一項に記載の半導体装置。
【請求項９】
前記柱状導電体は、前記第１方向および前記第２方向の両方に直交する第３方向を向き、前記封止樹脂に接する樹脂当接側面と、前記第１方向に見て前記樹脂当接側面から前記第３方向に突き出た突出部とを含んでおり、
前記突出部は、前記樹脂当接側面に繋がり、かつ、前記封止樹脂に接する係止面を有する、
請求項１ないし請求項８のいずれか一項に記載の半導体装置。
【請求項１０】
前記係止面は、前記側面側露出面と同じ方向を向く、
請求項９に記載の半導体装置。
【請求項１１】
前記素子主面に対向し、かつ、前記半導体素子を支持する支持基板をさらに備える、
請求項１ないし請求項１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記支持基板と前記半導体素子との間に介在する接合層をさらに備える、
請求項１１に記載の半導体装置。
【請求項１３】
第１方向において互いに反対側を向く基板主面および基板裏面を有する支持基板を準備する工程と、
前記第１方向において互いに反対側を向く素子主面および素子裏面を有する半導体素子を、前記素子主面と前記基板裏面とを対向させた姿勢で、前記支持基板に搭載する工程と、
前記素子裏面に形成された柱状電極の頂面を露出させつつ、前記半導体素子を覆う第１樹脂層を形成する第１樹脂層形成工程と、
前記第１方向において互いに反対側を向く配線層主面および配線層裏面を有しており、前記配線層主面が前記柱状電極および前記第１樹脂層に接する配線層を形成する工程と、
前記配線層裏面から前記第１方向に突き出た柱状導電体を形成する工程と、
前記第１樹脂層に接し、かつ、前記柱状導電体の一部および前記配線層を覆う第２樹脂層を形成する第２樹脂層形成工程と、
前記第２樹脂層から露出する前記柱状導電体の表面を覆う外部電極を形成する外部電極形成工程と、
を含んでおり、
前記柱状導電体は、前記基板裏面と同じ方向を向く裏面側露出面および前記第１方向に直交する第２方向を向く側面側露出面を有しており、
前記裏面側露出面および前記側面側露出面は、各々が前記第２樹脂層から露出し、かつ、互いに繋がっており、
前記外部電極は、前記側面側露出面を覆う側面被覆部および前記裏面側露出面を覆う裏面被覆部を含んでいる、
ことを特徴とする半導体装置の製造方法。
【請求項１４】
前記第１樹脂層形成工程において、前記半導体素子および前記柱状電極のすべてを覆う第１樹脂部材を形成した後、前記柱状電極の前記頂面が露出するまで前記第１樹脂部材を前記基板裏面が向く方向側から研削することで、前記第１樹脂層を形成する、
請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記第２樹脂層形成工程において、前記配線層および前記柱状導電体のすべてを覆う第２樹脂部材を形成した後、前記第２樹脂部材を前記基板裏面が向く方向側から研削することで、前記第２樹脂層を形成するとともに前記裏面側露出面を形成する、
請求項１３または請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記第２樹脂層形成工程において、ダイシングブレードを用いたハーフカットダイシングによって、前記第２樹脂層から前記第１樹脂層に繋がる溝を形成することで、当該溝において前記第２樹脂層から露出する前記側面側露出面を形成する、
請求項１３ないし請求項１５のいずれか一項に記載の半導体装置の製造方法。
【請求項１７】
前記外部電極形成工程は、無電解めっきによる、
請求項１３ないし請求項１６のいずれか一項に記載の半導体装置の製造方法。
【請求項１８】
前記第２樹脂層形成工程の後に、前記支持基板を前記基板主面から前記基板裏面に向けて研削する支持基板研削工程を、さらに含む、
請求項１３ないし請求項１７のいずれか一項に記載の半導体装置の製造方法。
【請求項１９】
前記支持基板研削工程では、前記支持基板をすべて研削する、
請求項１８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体素子を搭載した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、Ｓｉ（シリコン）基板を微細加工し、このＳｉ基板に各種半導体素子を搭載した、いわゆるマイクロマシン（ＭＥＭＳ：Micro Electro Mechanical Systems）が普及しつつある。たとえば、特許文献１には、Ｓｉ基板上に半導体素子を搭載した従来の半導体装置が開示されている。同文献に記載の半導体装置は、Ｓｉ基板（基体）、半導体素子（発光素子）および配線層（配線パターン）を備えている。Ｓｉ基板には、半導体素子が搭載されている。配線層は、Ｓｉ基板上に形成されており、半導体素子に導通する。配線層は、半導体装置を電子機器などの回路基板に実装する際の端子となる。配線層は、Ｓｉ基板の上面に形成されている。
【０００３】
上記のように構成された従来の半導体装置は、次のようにして製造されている。すなわち、従来の半導体装置の製造方法は、Ｓｉウエハに配線層を形成した後、Ｓｉウエハ上に複数の半導体素子を搭載する。そして、Ｓｉウエハをダイシングして、Ｓｉウエハを半導体素子ごとの個片に分割する。以上のようにして、従来の半導体装置が製造されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−９４４０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の半導体装置の製造方法では、配線層の形成後に、半導体素子ごとの個片にダイシングしているので、ダイシングによって形成されるＳｉ基板の側面には配線層が形成されなかった。そのため、はんだを用いて、半導体装置を電子機器などの回路基板に実装する際に、当該はんだの接合状態を確認するためには、Ｘ線検査装置などを用いる必要があった。
【０００６】
本開示は、このような事情のもとで考え出されたものであり、その目的は、電子機器などの回路基板に実装した際に、はんだの接合状態を容易に確認することができる半導体装置および当該半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本開示の第１の側面によって提供される半導体装置は、第１方向において互いに反対側を向く素子主面および素子裏面を有する半導体素子と、前記第１方向において互いに反対側を向く配線層主面および配線層裏面を有しており、前記配線層主面が前記素子裏面に対向し、かつ、前記半導体素子に導通する配線層と、前記配線層に導通し、前記配線層裏面から前記第１方向に突き出た柱状導電体と、前記半導体素子と前記配線層主面とを覆う第１樹脂層、および、前記配線層裏面を覆う第２樹脂層を含む封止樹脂と、前記封止樹脂から露出し、かつ、前記柱状導電体に導通する外部電極と、を備えており、前記封止樹脂は、前記第１方向に直交する第２方向を向く樹脂側面、および、前記素子裏面と同じ方向を向く樹脂裏面を有しており、前記柱状導電体は、前記樹脂側面から露出する側面側露出面、および、前記側面側露出面に繋がり、かつ、前記樹脂裏面から露出する裏面側露出面を有しており、前記外部電極は、前記側面側露出面を覆う側面被覆部および前記裏面側露出面を覆う裏面被覆部を含んでいることを特徴とする。
【０００８】
前記半導体装置の好ましい実施の形態においては、前記柱状導電体は、前記第２方向に見て前記第２樹脂層に重なる。
【０００９】
前記半導体装置の好ましい実施の形態においては、前記封止樹脂は、前記第１方向において前記樹脂裏面と反対側を向く樹脂主面を有しており、前記樹脂側面は、前記樹脂裏面に繋がる第１側面、および、前記樹脂主面に繋がる第２側面を有しており、前記第１側面は、前記第１方向に見て前記第２側面よりも前記封止樹脂の内方に配置されており、前記第１側面と前記側面側露出面とは、面一である。
【００１０】
前記半導体装置の好ましい実施の形態においては、前記第１側面は、前記第１樹脂層および前記第２樹脂層に跨っている。
【００１１】
前記半導体装置の好ましい実施の形態においては、前記半導体素子には、前記素子裏面と前記配線層主面との間に介在し、前記半導体素子と前記配線層とを導通する柱状電極が形成されている。
【００１２】
前記半導体装置の好ましい実施の形態においては、前記第１樹脂層と前記第２樹脂層との界面は、前記配線層主面と面一である。
【００１３】
前記半導体装置の好ましい実施の形態においては、前記第１樹脂層の前記第１方向の寸法は、前記第２樹脂層の前記第１方向の寸法よりも大きい。
【００１４】
前記半導体装置の好ましい実施の形態においては、前記第１樹脂層と前記第２樹脂層とは同じ素材からなる。
【００１５】
前記半導体装置の好ましい実施の形態においては、前記柱状導電体は、前記第１方向および前記第２方向の両方に直交する第３方向を向き、前記封止樹脂に接する樹脂当接側面と、前記第１方向に見て前記樹脂当接側面から前記第３方向に突き出た突出部とを含んでおり、前記突出部は、前記樹脂当接側面に繋がり、かつ、前記封止樹脂に接する係止面を有する。
【００１６】
前記半導体装置の好ましい実施の形態においては、前記係止面は、前記側面側露出面と同じ方向を向く。
【００１７】
前記半導体装置の好ましい実施の形態においては、前記素子主面に対向し、かつ、前記半導体素子を支持する支持基板をさらに備える。
【００１８】
前記半導体装置の好ましい実施の形態においては、前記支持基板と前記半導体素子との間に介在する接合層をさらに備える。
【００１９】
本開示の第２の側面によって提供される半導体装置の製造方法は、第１方向において互いに反対側を向く基板主面および基板裏面を有する支持基板を準備する工程と、前記第１方向において互いに反対側を向く素子主面および素子裏面を有する半導体素子を、前記素子主面と前記基板裏面とを対向させた姿勢で、前記支持基板に搭載する工程と、前記素子裏面に形成された柱状電極の頂面を露出させつつ、前記半導体素子を覆う第１樹脂層を形成する第１樹脂層形成工程と、前記第１方向において互いに反対側を向く配線層主面および配線層裏面を有しており、前記配線層主面が前記柱状電極および前記第１樹脂層に接する配線層を形成する工程と、前記配線層裏面から前記第１方向に突き出た柱状導電体を形成する工程と、前記第１樹脂層に接し、かつ、前記柱状導電体の一部および前記配線層を覆う第２樹脂層を形成する第２樹脂層形成工程と、前記第２樹脂層から露出する前記柱状導電体の表面を覆う外部電極を形成する外部電極形成工程と、を含んでおり、前記柱状導電体は、前記基板裏面と同じ方向を向く裏面側露出面および前記第１方向に直交する第２方向を向く側面側露出面を有しており、前記裏面側露出面および前記側面側露出面は、各々が前記第２樹脂層から露出し、かつ、互いに繋がっており、前記外部電極は、前記側面側露出面を覆う側面被覆部および前記裏面側露出面を覆う裏面被覆部を含んでいることを特徴とする。
【００２０】
前記半導体装置の製造方法の好ましい実施の形態においては、前記第１樹脂層形成工程において、前記半導体素子および前記柱状電極のすべてを覆う第１樹脂部材を形成した後、前記柱状電極の前記頂面が露出するまで前記第１樹脂部材を前記基板裏面が向く方向側から研削することで、前記第１樹脂層を形成する。
【００２１】
前記半導体装置の製造方法の好ましい実施の形態においては、前記第２樹脂層形成工程において、前記配線層および前記柱状導電体のすべてを覆う第２樹脂部材を形成した後、前記第２樹脂部材を前記基板裏面が向く方向側から研削することで、前記第２樹脂層を形成するとともに前記裏面側露出面を形成する。
【００２２】
前記半導体装置の製造方法の好ましい実施の形態においては、前記第２樹脂層形成工程において、ダイシングブレードを用いたハーフカットダイシングによって、前記第２樹脂層から前記第１樹脂層に繋がる溝を形成することで、当該溝において前記第２樹脂層から露出する前記側面側露出面を形成する。
【００２３】
前記半導体装置の製造方法の好ましい実施の形態においては、前記外部電極形成工程は、無電解めっきによる。
【００２４】
前記半導体装置の製造方法の好ましい実施の形態においては、前記第２樹脂層形成工程の後に、前記支持基板を前記基板主面から前記基板裏面に向けて研削する支持基板研削工程を、さらに含む。
【００２５】
前記半導体装置の製造方法の好ましい実施の形態においては、前記支持基板研削工程では、前記支持基板をすべて研削する。
【発明の効果】
【００２６】
本開示の半導体装置によれば、当該半導体装置を電子機器などの回路基板に実装した際に、はんだの接合状態を容易に確認することができる。また、本開示の半導体装置の製造方法によれば、電子機器などの回路基板に実装した際に、はんだの接合状態を容易に確認することができる半導体装置を製造することができる。
【図面の簡単な説明】
【００２７】
【図１】第１実施形態にかかる半導体装置を示す斜視図（底面側から見た斜視図）である。
【図２】第１実施形態にかかる半導体装置を示す平面図である。
【図３】第１実施形態にかかる半導体装置を示す底面図である。
【図４】第１実施形態にかかる半導体装置を示す側面図（正面図）である。
【図５】図２のＶ−Ｖ線に沿う断面図である。
【図６】図２のＶＩ−ＶＩ線に沿う断面図である。
【図７】図５の一部を拡大した要部拡大断面図である。
【図８】第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。
【図９】第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。
【図１０】第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。
【図１１】第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。
【図１２】第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。
【図１３】第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。
【図１４】第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。
【図１５】第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。
【図１６】第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。
【図１７】第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。
【図１８】第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。
【図１９】第１実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。
【図２０】第２実施形態にかかる半導体装置を示す断面図である。
【図２１】第３実施形態にかかる半導体装置を示す平面図である。
【図２２】図２１のＸＸＩＩ−ＸＸＩＩ線に沿う断面図である。
【図２３】第４実施形態にかかる半導体装置を示す断面図である。
【発明を実施するための形態】
【００２８】
本開示の半導体装置および本開示の半導体装置の製造方法の好ましい実施の形態について、図面を参照して、以下に説明する。
【００２９】
〔第１実施形態〕
図１〜図７は、本開示の第１実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ１は、半導体素子１０、支持基板２０、複数の内部電極３０、複数の外部電極４０、接合層５０および封止樹脂６０を備えている。
【００３０】
図１は、半導体装置Ａ１を示す斜視図であって、底面側から見たときの状態を示している。図２は、半導体装置Ａ１を示す平面図である。なお、図２においては、支持基板２０および接合層５０を省略し、封止樹脂６０を想像線（二点鎖線）で示している。図３は、半導体装置Ａ１を示す底面図であって、封止樹脂６０を想像線（二点鎖線）で示している。図４は、半導体装置Ａ１を示す側面図（正面図）である。図５は、図２のＶ−Ｖ線に沿う断面図である。図６は、図２のＶＩ−ＶＩ線に沿う断面図である。図７は、図５に示す断面の一部を拡大した要部拡大断面図である。説明の便宜上、これらの図において、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向とそれぞれ定義する。ｘ方向は、半導体装置Ａ１の平面図（図２参照）における左右方向である。ｙ方向は、半導体装置Ａ１の平面図（図２参照）における上下方向である。ｚ方向は、半導体装置Ａ１の厚さ方向である。ｘ方向、ｙ方向およびｚ方向が、特許請求の範囲に記載の「第２方向」、「第３方向」および「第１方向」にそれぞれ相当する。
【００３１】
半導体装置Ａ１は、様々な電子機器などの回路基板に表面実装する装置である。半導体装置Ａ１は、回路基板に実装するための端子が封止樹脂６０から突き出ていないリードレスパッケージ型であり、特に、封止樹脂６０の各側面（後述する４つの樹脂側面６３）に、それぞれ端子が配置されたＱＦＮパッケージ型である。半導体装置Ａ１は、ｚ方向に見て（以下「平面視」ともいう。）、矩形状である。半導体装置Ａ１の大きさは、特に限定されないが、平面視においてたとえば１〜５ｍｍ角である。
【００３２】
半導体素子１０は、半導体装置Ａ１の機能中枢となる素子である。半導体素子１０は、たとえばＬＳＩ（Large Scale Integration）などの集積回路（ＩＣ）である。また、半導体素子１０は、ＬＤＯ（Low Drop Out）などの電圧制御用素子や、オペアンプなどの増幅用素子、ダイオードなどのディスクリート半導体素子であってもよい。半導体素子１０は、ｚ方向にみて（以下、「平面視」ともいう。）矩形状である。半導体素子１０は、支持基板２０に支持されている。半導体素子１０は、平面視において支持基板２０に重なる。半導体素子１０は、図４〜図６に示すように、素子主面１１および素子裏面１２を有する。
【００３３】
素子主面１１および素子裏面１２は、ｚ方向において、離間しており、かつ、互いに反対側を向く。素子主面１１は、支持基板２０に対向する。素子裏面１２には、複数の電極パッド（図示略）が形成されている。当該電極パッドは、たとえばＡｌ（アルミニウム）から構成される。半導体素子１０には、各電極パッドに対してそれぞれ１つずつ接するように複数の柱状電極１３が形成されている。各柱状電極１３は、導電性を有している。各柱状電極１３の素材は、特に限定されないが、本実施形態においては、主な成分がＣｕ（銅）である。また、各柱状電極１３は、平面視矩形状である。なお、各柱状電極１３の平面視形状は限定されず、円形状であってもよいし、多角形状であってもよい。
【００３４】
支持基板２０は、半導体素子１０を支持するものである。支持基板２０は、たとえば単結晶の真性半導体材料から構成される。本実施形態においては、当該真性半導体材料は、Ｓｉである。支持基板２０は、図２および図３に示すように、平面視矩形状である。支持基板２０の厚さ（ｚ方向寸法）は、特に限定されないが、たとえば４０〜５００μｍ程度である。支持基板２０は、基板主面２１、基板裏面２２および複数の基板側面２３を有する。
【００３５】
基板主面２１および基板裏面２２は、図４〜図６に示すように、ｚ方向において、離間しており、かつ、互いに反対側を向く。基板主面２１は、図４〜図６に示す支持基板２０の上面であり、基板裏面２２は、図４〜図６に示す支持基板２０の下面である。基板裏面２２は、半導体装置Ａ１を回路基板に実装した際、当該回路基板に対向する。本実施形態においては、基板主面２１は、半導体装置Ａ１の外部に露出しており、基板裏面２２は、封止樹脂６０に覆われている。
【００３６】
複数の基板側面２３は、図４〜図６に示すように、基板主面２１と基板裏面２２との間に挟まれている。各基板側面２３は、図４〜図６に示すｚ方向の上端が基板主面２１に繋がり、図４〜図６に示すｚ方向の下端が基板裏面２２に繋がる。各基板側面２３は、平坦であり、かつ、基板主面２１および基板裏面２２のそれぞれに直交する。なお、各基板側面２３は、基板主面２１および基板裏面２２に対して傾斜していてもよい。本実施形態においては、支持基板２０は、図２および図３に示すように、ｘ方向およびｙ方向のそれぞれ別の方を向く４つの基板側面２３を有している。
【００３７】
複数の内部電極３０は、半導体装置Ａ１の内部に配置される導電体である。各内部電極３０は、半導体素子１０に導通する。本実施形態においては、各内部電極３０は、配線層３１および柱状導電体３２を含んでいる。
【００３８】
各内部電極３０において、配線層３１は、図５および図６に示すように、半導体素子１０の柱状電極１３に接しており、半導体素子１０に導通する。各配線層３１は、平面視矩形状である。なお、配線層３１の形状および配置は、図２、図３、図５および図６に示すものに限定されない。配線層３１の厚さ（ｚ方向寸法）は、特に限定されないが、たとえば５〜１５μｍ程度である。本実施形態においては、各配線層３１は、図７に示すように、互いに積層された下地層３１ａおよびめっき層３１ｂから構成される。下地層３１ａは、互いに積層されたＴｉ層およびＣｕ層から構成され、その厚みは２００〜８００ｎｍ程度である。めっき層３１ｂは、主な成分がＣｕであり、その厚みは下地層３１ａよりも厚く設定されている。下地層３１ａとめっき層３１ｂとは、一体となっているので、図１〜図６においては、区別せずに配線層３１として示している。なお、配線層３１の素材および厚みは限定されない。配線層３１は、配線層主面３１１および配線層裏面３１２を有している。
【００３９】
各配線層３１において、配線層主面３１１および配線層裏面３１２は、ｚ方向において、離間しており、かつ、互いに反対側を向く。配線層主面３１１は、半導体素子１０の素子主面１１と同じ方向を向き、配線層裏面３１２は、半導体素子１０の素子裏面１２と同じ方向を向く。本実施形態においては、配線層主面３１１は、素子裏面１２と対向しており、配線層主面３１１と素子裏面１２との間に柱状電極１３が挟まれている。
【００４０】
各内部電極３０において、柱状導電体３２は、図５に示すように、配線層３１に接しており、配線層３１に導通する。各柱状導電体３２は、各配線層裏面３１２からｚ方向に突き出ている。また、各柱状導電体３２は、平面視において各内部電極３０のうち半導体装置Ａ１の外方に位置する。本実施形態においては、各柱状導電体３２は、平面視矩形状である。なお、柱状導電体３２の平面視形状は、これに限定されず、円形状であってもよいし、多角形状であってもよい。各柱状導電体３２の厚さ（ｚ方向寸法）は、特に限定されないが、たとえば１００〜２００μｍ程度である。本実施形態においては、柱状導電体３２は、主な成分がＣｕである。なお、柱状導電体３２の素材および厚みは限定されない。たとえば、柱状導電体３２は、配線層３１と同様に、互いに積層された下地層およびめっき層から構成されていてもよい。本実施形態においては、各柱状導電体３２は、側面側露出面３２１、裏面側露出面３２２および樹脂当接側面３２３を有している。
【００４１】
各側面側露出面３２１は、ｘ方向あるいはｙ方向のいずれか一方を向く。各側面側露出面３２１は、封止樹脂６０のいずれかの側面（後述する樹脂側面６３）から露出する。各裏面側露出面３２２は、素子裏面１２および基板裏面２２と同じ方向を向く。各裏面側露出面３２２は、封止樹脂６０の裏面（後述する樹脂裏面６２）から露出する。側面側露出面３２１と裏面側露出面３２２とは繋がっている。樹脂当接側面３２３は、側面側露出面３２１および裏面側露出面３２２に繋がり、かつ、封止樹脂６０（後述する第２樹脂層６０Ｂ）に接する面である。
【００４２】
複数の外部電極４０の各々は、各内部電極３０にそれぞれ１つずつ導通しており、かつ、半導体装置Ａ１の外部に露出した導電体である。各外部電極４０は、半導体装置Ａ１を回路基板に実装する際の端子となる。複数の外部電極４０は、無電解めっきにより形成されている。本実施形態においては、各外部電極４０は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成される。各外部電極４０の厚みは、特に限定されないが、たとえば３〜１０μｍ程度である。なお、外部電極４０の厚み、素材および形成方法は限定されない。たとえば、Ｎｉ層およびＡｕ層が積層されて構成されていてもよいし、Ｓｎ（すず）であってもよい。本実施形態においては、各外部電極４０は、図１および図４〜図７に示すように、側面被覆部４１および裏面被覆部４２を含んでいる。
【００４３】
各外部電極４０において、側面被覆部４１と裏面被覆部４２とは繋がっている。側面被覆部４１は、各外部電極４０のうち半導体装置Ａ１の側面に形成された部分である。側面被覆部４１は、各柱状導電体３２の側面側露出面３２１を覆う。本実施形態においては、図７に示すように、側面被覆部４１は、さらに各配線層３１のうち樹脂側面６３から露出した側面３１３を覆っている。裏面被覆部４２は、各外部電極４０のうち半導体装置Ａ１の裏面に形成された部分であり、裏面側露出面３２２を覆う。
【００４４】
接合層５０は、図５および図６に示すように、半導体素子１０と支持基板２０との間に介在し、これらを接合する。接合層５０は、たとえばＡｇペーストやはんだなどである。なお、接合層５０は、これらに限定されない。たとえば、ダイボンディングフィルム（ＤＡＦ：Die Attach Film）などのフィルム状接着剤であってもよい。
【００４５】
封止樹脂６０は、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。封止樹脂６０は、図５および図６に示すように、半導体素子１０および複数の内部電極３０の一部を覆っている。封止樹脂６０は、図２および図３に示すように、平面視矩形状である。封止樹脂６０の厚みは、特に限定されないが、たとえば２００〜５００μｍ程度である。
【００４６】
封止樹脂６０は、第１樹脂層６０Ａおよび第２樹脂層６０Ｂを含んでいる。本実施形態においては、封止樹脂６０には、図４〜図６に示すように、第１樹脂層６０Ａと第２樹脂層６０Ｂとの界面がある。なお、第１樹脂層６０Ａと第２樹脂層６０Ｂとの界面がなく、第１樹脂層６０Ａと第２樹脂層６０Ｂとが一体的であってもよい。第１樹脂層６０Ａと第２樹脂層６０Ｂとの当該界面は、配線層主面３１１と面一である。また、封止樹脂６０において、図５および図６に示すように、第１樹脂層６０Ａと第２樹脂層６０Ｂとの間には、配線層３１が挟まれている部分がある。
【００４７】
第１樹脂層６０Ａは、半導体素子１０、支持基板２０の基板裏面２２、各配線層３１の配線層主面３１１および接合層５０を覆っている。第２樹脂層６０Ｂは、各配線層３１の配線層裏面３１２および各柱状導電体３２の一部を覆っている。図１および図４〜図６に示すように、第１樹脂層６０Ａは、ｚ方向において、第２樹脂層６０Ｂよりも、半導体装置Ａ１の主面側（図４〜図６における上方）に配置されている。本実施形態においては、複数の内部電極３０は、図５および図６に示すように、ｘ方向あるいはｙ方向に見て、第２樹脂層６０Ｂに重なっている。
【００４８】
封止樹脂６０は、樹脂主面６１、樹脂裏面６２および複数の樹脂側面６３を有している。樹脂主面６１および樹脂裏面６２は、図４〜図６に示すように、ｚ方向において、互いに離間し、かつ、互いに反対側を向く。樹脂主面６１は、素子主面１１および基板主面２１と同じ方向を向き、樹脂裏面６２は、素子裏面１２および基板裏面２２と同じ方向を向く。樹脂裏面６２からは、柱状導電体３２の裏面側露出面３２２が露出している。樹脂裏面６２と裏面側露出面３２２とは面一である。複数の樹脂側面６３の各々は、図３〜図６に示すように、各基板側面２３と同じ方向を向く。各樹脂側面６３には段差がある。
【００４９】
各樹脂側面６３は、第１側面６３１および第２側面６３２を有している。各樹脂側面６３において、第１側面６３１および第２側面６３２は、同じ方向を向く。また、各樹脂側面６３において、第１側面６３１は、平面視において、第２側面６３２よりも封止樹脂６０の内方に配置されている。換言すれば、第２側面６３２は、平面視において、第１側面６３１よりも封止樹脂６０の外方に配置されている。平面視において、第１側面６３１と第２側面６３２との離間距離は、５〜１００μｍ程度である。
【００５０】
各樹脂側面６３において、第１側面６３１は、樹脂裏面６２に繋がる。また、第１側面６３１からは、柱状導電体３２の側面側露出面３２１が露出している。第１側面６３１と側面側露出面３２１とは面一である。第１側面６３１は、第１樹脂層６０Ａの一部および第２樹脂層６０Ｂに跨っている。各樹脂側面６３において、第２側面６３２は、樹脂主面６１に繋がる。第２側面６３２は、基板側面２３と面一である。第２側面６３２は、第１樹脂層６０Ａの一部である。
【００５１】
次に、半導体装置Ａ１の製造方法の一例について、図８〜図１９を参照して説明する。図８〜図１８は、半導体装置Ａ１の製造方法にかかる一工程を示す断面図である。これらの断面図は、図５に示す断面に対応する。理解の便宜上、図８〜図１８に示す断面図は、図５における断面図に対して、ｚ方向を反対向きにしている。図１９は、半導体装置Ａ１の製造方法にかかる一工程を示す底面図である。
【００５２】
まず、図８に示すように、支持基板８２０を準備し、当該支持基板８２０に半導体素子８１０を搭載する。支持基板８２０は、半導体装置Ａ１の支持基板２０に対応する部分の集合体である。また、半導体素子８１０は、半導体装置Ａ１の半導体素子１０に対応する。本実施形態においては、支持基板８２０の素材は、Ｓｉの真性半導体材料である。支持基板８２０を準備する工程（支持基板準備工程）では、たとえば支持基板８２０としてシリコンウエハを準備する。当該支持基板８２０は、ｚ方向において互いに反対側を向く基板主面８２１および基板裏面８２２を有している。半導体素子８１０は、素子主面８１１および素子裏面８１２を有している。そして、素子裏面８１２には、電極パッド（図示略）が形成されており、当該電極パッドに接する柱状電極８１３が素子裏面８１２から突き出るように形成されている。半導体素子８１０を支持基板８２０に搭載する工程（素子搭載工程）では、素子主面８１１を基板裏面８２２に対向させた姿勢で、接合材８５０を介して、複数の半導体素子８１０を支持基板８２０に配置する。なお、柱状電極８１３は、用意した半導体素子８１０に既に形成されていてもよいし、素子搭載工程後に形成してもよい。接合材８５０は、半導体装置Ａ１の接合層５０に対応する。本実施形態においては、接合材８５０として、たとえばＡｇペーストあるいははんだを用いる。なお、接合材８５０として、たとえばＤＡＦを用いて、支持基板８２０の基板裏面８２２に半導体素子８１０を貼り付けてもよい。
【００５３】
次いで、図９に示すように、支持基板８２０の基板裏面８２２側に第１樹脂部材８９１を形成する。第１樹脂部材８９１を形成する工程（第１樹脂部材形成工程）は、たとえばモールド樹脂成型による。本実施形態においては、第１樹脂部材８９１は、電気絶縁性を有しており、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。第１樹脂部材形成工程によって、半導体素子８１０および柱状電極８１３は、図９に示すように、第１樹脂部材８９１で完全に覆われる。
【００５４】
次いで、図１０に示すように、第１樹脂部材８９１を研削する。第１樹脂部材８９１を研削する工程（第１樹脂部材研削工程）では、図９において、基板裏面８２２が向く方向側（図９における上方）から第１樹脂部材８９１を研削する。このとき、図１０に示すように、柱状電極８１３の頂面８１３ａが第１樹脂部材８９１から露出するまで研削する。これにより、図１０に示すように、柱状電極８１３の頂面８１３ａを露出させつつ、かつ、半導体素子８１０を覆う第１樹脂層８６０Ａが形成される。第１樹脂層８６０Ａは、後に半導体装置Ａ１の封止樹脂６０の第１樹脂層６０Ａとなる。柱状電極８１３の頂面８１３ａは、図１０に示すように、第１樹脂層８６０Ａの上面（支持基板８２０に接する面と反対側を向く面）と面一である。本実施形態においては、第１樹脂部材形成工程および第１樹脂部材研削工程を含む工程が、特許請求の範囲に記載の「第１樹脂層形成工程」に相当する。
【００５５】
次いで、図１１〜図１３に示すように、内部電極８３０を形成する。内部電極８３０は、後に半導体装置Ａ１の内部電極３０となる。内部電極８３０を形成する工程（内部電極形成工程）は、下地層８３０ａを形成する工程、第１めっき層８３０ｂを形成する工程、第２めっき層８３０ｃを形成する工程および不要な下地層８３０ａを除去する工程を含んでいる。本実施形態においては、これらの工程を上記した順序で行う。下地層８３０ａが、後に半導体装置Ａ１の配線層３１の一部（下地層３１ａ）となる。また、第１めっき層８３０ｂが、後に半導体装置Ａ１の配線層３１の一部（めっき層３１ｂ）となる。そして、第２めっき層８３０ｃが、後に半導体装置Ａ１の柱状導電体３２となる。
【００５６】
下地層８３０ａを形成する工程（下地層形成工程）では、図１１に示すように、下地層８３０ａを形成する。下地層形成工程は、たとえばスパッタリング法による。本実施形態における下地層８３０ａは、互いに積層されたＴｉ層およびＣｕ層から構成される。下地層形成工程では、第１樹脂層８６０Ａの表面のすべておよび第１樹脂層８６０Ａの表面から露出する柱状電極８１３のすべてを覆うＴｉ層を形成した後、当該Ｔｉ層に接するＣｕ層を形成する。これにより、図１１に示す下地層８３０ａが形成される。
【００５７】
第１めっき層８３０ｂを形成する工程（第１めっき層形成工程）では、図１１に示すように、第１めっき層８３０ｂを形成する。第１めっき層形成工程は、たとえばフォトリソグラフィによるパターン形成および電解めっきによる。第１めっき層形成工程では、第１めっき層８３０ｂを形成するためのレジスト層（図示略）をフォトリソグラフィにより形成する。当該レジスト層の形成においては、下地層８３０ａの全面を覆うように、感光性レジストを塗布し、当該感光性レジストに対して露光および現像を行うことによってパターニングを行う。このパターニングにより、下地層８３０ａの一部（第１めっき層８３０ｂを形成する部分）が露出する。そして、下地層８３０ａを導電経路として電解めっきにより、レジスト層から露出した下地層８３０ａ上に第１めっき層８３０ｂを形成する。第１めっき層８３０ｂは、下地層８３０ａと一体的に形成される。そして、レジスト層を除去する。これにより、図１１に示す第１めっき層８３０ｂが形成される。
【００５８】
第２めっき層８３０ｃを形成する工程（第２めっき層形成工程）では、図１２に示すように、第２めっき層８３０ｃを形成する。第２めっき層形成工程は、第１めっき層形成工程と同様に、たとえばフォトリソグラフィによるパターン形成および電解めっきによる。第２めっき層形成工程では、第２めっき層８３０ｃを形成するためのレジスト層（図示略）をフォトリソグラフィにより形成する。当該レジスト層の形成においては、下地層８３０ａおよび第１めっき層８３０ｂの全面を覆うように、感光性レジストを塗布し、当該感光性レジストに対して露光および現像を行うことによってパターニングを行う。このパターニングにより、第１めっき層８３０ｂの一部（第２めっき層８３０ｃを形成する部分）が露出する。そして、下地層８３０ａおよび第１めっき層８３０ｂを導電経路として電解めっきにより、レジスト層から露出した第１めっき層８３０ｂ上に第２めっき層８３０ｃを形成する。そして、レジスト層を除去する。これにより、図１２に示す第２めっき層８３０ｃが形成される。
【００５９】
不要な下地層８３０ａを形成する工程（下地層除去工程）では、図１３に示すように、第１めっき層８３０ｂに覆われていない下地層８３０ａを除去する。下地層除去工程は、たとえばウェットエッチングによる。このウェットエッチングでは、たとえばＨ2ＳＯ4（硫酸）およびＨ2Ｏ2（過酸化水素）の混合溶液が用いられる。下地層除去工程により、図１３に示すように、下地層８３０ａが除去された部分から第１樹脂層８６０Ａが露出する。また、下地層８３０ａが除去されたことにより、下地層８３０ａが分割され、複数の内部電極８３０が形成される。当該複数の内部電極８３０はそれぞれ、下地層８３０ａおよび第１めっき層８３０ｂから構成された配線層８３１と、第２めっき層８３０ｃから構成された柱状導電体８３２とを含んでいる。各内部電極８３０において、配線層８３１は、基板主面８２１と同じ方向を向く配線層主面８３１ａおよび基板裏面８２２と同じ方向を向く配線層裏面８３１ｂを有している。配線層主面８３１ａは、第１樹脂層８６０Ａおよび柱状電極８１３に接している。配線層裏面８３１ｂは、柱状導電体８３２に接しており、柱状導電体８３２は、配線層裏面８３１ｂからｚ方向に突き出ている。なお、図１３以降の製造工程を示す図（図１４〜図１９）においては、下地層８３０ａおよび第１めっき層８３０ｂを配線層８３１として、第２めっき層８３０ｃを柱状導電体８３２として図示する。
【００６０】
次いで、図１４に示すように、第１樹脂層８６０Ａ上に第２樹脂部材８９２を形成する。第２樹脂部材８９２を形成する工程（第２樹脂部材形成工程）は、たとえばモールド樹脂成型による。本実施形態においては、第２樹脂部材８９２は、第１樹脂部材８９１と同じ素材である。すなわち、第２樹脂部材８９２は、電気絶縁性を有しており、たとえば黒色のエポキシ樹脂を主剤とした合成樹脂である。第２樹脂部材形成工程によって、内部電極８３０（配線層８３１および柱状導電体８３２）は、図１４に示すように、第２樹脂部材８９２で完全に覆われる。また、第２樹脂部材８９２は、第１樹脂層８６０Ａに接している。本実施形態においては、図１４に示すように、第２樹脂部材８９２と第１樹脂層８６０Ａとの界面が視認されるものとするが、第２樹脂部材８９２を形成したときに、第２樹脂部材８９２と第１樹脂層８６０Ａとが一体化してもよい。すなわち、第２樹脂部材８９２と第１樹脂層８６０Ａとの界面が視認されないように形成されてもよい。
【００６１】
次いで、図１５に示すように、第２樹脂部材８９２を研削する。第２樹脂部材８９２を研削する工程（第２樹脂部材研削工程）では、図１４において、基板裏面８２２が向く方向側（図１４における上方）から第２樹脂部材８９２を研削する。このとき、柱状導電体８３２が第２樹脂部材８９２から露出するまで研削する。これにより、図１５に示すように、柱状導電体８３２に、第２樹脂部材８９２から露出する裏面側露出面８３２ｂが形成される。裏面側露出面８３２ｂは、図１５に示すように、基板裏面８２２と同じ方向を向く。また、裏面側露出面８３２ｂは、図１５に示すように、第２樹脂部材８９２の上面（第１樹脂層８６０Ａに接する面と反対側を向く面）と面一である。
【００６２】
次いで、図１６に示すように、溝８６１を形成する。溝８６１を形成する工程（溝形成工程）は、ダイシングブレードを用いたハーフカットダイシングによる。当該ダイシングブレードの幅は、特に限定されないが、たとえば３０〜１００μｍ程度である。本実施形態においては、溝形成工程では、図１６において、基板裏面８２２が向く方向側の表面から基板主面８２１が向く方向に窪んだ溝８６１を形成する。溝８６１は、平面視において、ｘ方向に沿って延びる筋とｙ方向に沿って延びる筋とが交差した格子状に形成される。また、溝８６１は、第２樹脂部材８９２から第１樹脂層８６０Ａまで繋がっている。よって、溝８６１において、第２樹脂部材８９２から柱状導電体８３２のｘ方向あるいはｙ方向を向く面が露出し、柱状導電体８３２に側面側露出面８３２ａが形成される。側面側露出面８３２ａは、裏面側露出面８３２ｂと繋がっている。溝形成工程を経ることで、柱状導電体８３２の一部および配線層８３１を覆う第２樹脂層８６０Ｂが形成される。第２樹脂層８６０Ｂは、後に半導体装置Ａ１の封止樹脂６０の第２樹脂層６０Ｂとなる。よって、溝８６１は、図１６に示すように、第２樹脂層８６０Ｂから第１樹脂層８６０Ａまで繋がっており、側面側露出面８３２ａは、当該溝８６１において第２樹脂層８６０Ｂから露出している。また、溝形成工程を経ることで、第１樹脂層８６０Ａと第２樹脂層８６０Ｂとを含む封止樹脂８６０が形成される。封止樹脂８６０は、後に半導体装置Ａ１の封止樹脂６０となる。本実施形態においては、第２樹脂部材形成工程、第２樹脂部材研削工程および溝形成工程を含む工程が、特許請求の範囲に記載の「第２樹脂層形成工程」に相当する。
【００６３】
次いで、図１７に示すように、封止樹脂８６０から露出した柱状導電体８３２の表面を覆う外部電極８４０を形成する。具体的には、柱状導電体８３２の側面側露出面８３２ａおよび裏面側露出面８３２ｂを覆う外部電極８４０を形成する。外部電極８４０は、後に半導体装置Ａ１の外部電極４０になる。外部電極８４０を形成する工程（外部電極形成工程）は、無電解めっきによる。本実施形態においては、当該無電解めっきにより、Ｎｉ層、Ｐｄ層およびＡｕ層の順に各々を析出させる。このとき、柱状導電体８３２の側面側露出面８３２ａおよび裏面側露出面８３２ｂに接し、これを覆うようにＮｉ層が形成される。本実施形態においては、溝８６１において第２樹脂層８６０Ｂから露出した配線層８３１の表面にもＮｉ層が形成される。そして、Ｎｉ層上にＰｄ層、Ｐｄ層上にＡｕ層が形成される。これにより、図１７に示す外部電極８４０が形成される。なお、素材が真性半導体材料のＳｉである支持基板８２０には、Ｎｉ層が析出されず、封止樹脂８６０から露出した支持基板８２０の表面には、外部電極８４０が形成されない。外部電極形成工程によって形成された外部電極８４０は、図１７に示すように、側面側露出面８３２ａを覆う側面被覆部８４１と、裏面側露出面８３２ｂを覆う裏面被覆部８４２とを含んでいる。
【００６４】
次いで、図１８に示すように、支持基板８２０の基板裏面８２２側を研削して、支持基板８２０を薄くする。研削の方法は、特に限定されないが、たとえば機械研削盤を用いて行われる。支持基板８２０を研削する工程（支持基板研削工程）によって、支持基板８２０が砥石で削られ、支持基板８２０が薄型化される。
【００６５】
次いで、封止樹脂８６０および支持基板８２０を切断することによって、半導体素子８１０ごとの個片に分割する。封止樹脂８６０および支持基板８２０を切断する工程（切断工程）は、ブレードダイシングによる。当該ブレードダイシングにおいては、上記溝形成工程で用いたダイシングブレードよりも厚さが薄いダイシングブレードを用いる。切断工程におけるダイシングブレードの幅は、たとえば２０〜９０μｍ程度である。本実施形態においては、図１８および図１９に示す複数の切断線ＣＬに沿って切断することで、半導体素子８１０ごとの個片に分割する。図１９に示すｘ方向に延びる切断線ＣＬは、平面視においてｘ方向に延びる溝８６１の幅方向中央を通るように設定されている。また、図１９に示すｙ方向に延びる切断線ＣＬは、平面視においてｙ方向に延びる溝８６１の幅方向中央を通るように設定されている。当該切断工程により分割された個片が、図１〜図７に示す半導体装置Ａ１となる。
【００６６】
以上の工程を経ることで、図１〜図７に示す半導体装置Ａ１が製造される。なお、上記した半導体装置Ａ１の製造方法は、一例であって、これに限定されるものではない。
【００６７】
次に、第１実施形態にかかる半導体装置Ａ１およびその製造方法の作用効果について説明する。
【００６８】
半導体装置Ａ１によれば、柱状導電体３２は、各々が封止樹脂６０から露出した側面側露出面３２１および裏面側露出面３２２を有している。また、外部電極４０は、側面側露出面３２１を覆う側面被覆部４１および裏面側露出面３２２を覆う裏面被覆部４２を含んでおり、側面被覆部４１および裏面被覆部４２はともに、半導体装置Ａ１の外部に露出する。このような構成によると、はんだを用いて、半導体装置Ａ１を電子機器などの回路基板に実装した際に、側面被覆部４１および裏面被覆部４２に跨るはんだフィレットが形成される。したがって、はんだの接合状態を、半導体装置Ａ１の上方および側方から目視確認することができる。すなわち、はんだの接合状態を、Ｘ線検査装置などを用いることなく、目視によって、容易に確認することができる。さらに、はんだフィレットが形成されるので、半導体装置Ａ１の回路基板への実装強度を高めることができる。
【００６９】
半導体装置Ａ１によれば、電解めっきにより形成された内部電極３０および無電解めっきにより形成された外部電極４０を備えている。従来においては、半導体装置に側面電極を形成するために、リードフレームを用いていた。一方、半導体装置Ａ１は、めっき処理により配線されたものであって、金属板から形成されるリードフレームを用いていない。めっき処理による配線は、リードフレーム構造を採用した場合よりも薄くできる。したがって、半導体装置Ａ１の薄型化を図ることができる。さらに、ＩＣ、ＬＳＩの高集積化に伴い端子の数が増加し、内部電極などを微細化することが必要とされているが、リードフレームを用いる場合、金属板を加工するために、微細化には限度があった。一方、半導体装置Ａ１は、めっき処理により内部電極３０を形成するため、微細化にも対応することができる。したがって、より多くの端子を有する半導体装置を製造することも可能となる。
【００７０】
半導体装置Ａ１によれば、内部電極３０（柱状導電体３２）の一部を覆う外部電極４０を備えている。外部電極４０は、内部電極３０よりもはんだ濡れ性が高い素材からなる。したがって、半導体装置Ａ１を回路基板に実装する際、はんだが外部電極４０の表面に広がる。そのため、はんだのむらが抑制されて、はんだの接合強度を高めることができる。よって、半導体装置Ａ１の回路基板への実装強度を高めることができる。また、内部電極３０（柱状導電体３２）の主な素材がＣｕであり、Ｃｕは大気中での酸化によって表面に酸化膜が形成される。当該酸化膜は、Ｃｕよりもはんだの濡れ性が低く、かつ、導電性が低い。したがって、外部電極４０によって内部電極３０（柱状導電体３２）が露出している部分を覆うことで、はんだの濡れ性の低下および導電性の低下を抑制することができる。
【００７１】
半導体装置Ａ１の製造方法によれば、柱状導電体８３２の裏面側露出面８３２ｂは、第２樹脂部材研削工程における研削によって形成されている。したがって、裏面側露出面８３２ｂには研削痕がある。よって、裏面側露出面８３２ｂは、当該研削痕によって比較的粗面となる。これにより、アンカー効果によって、裏面側露出面８３２ｂと外部電極８４０の裏面被覆部８４２との接着性が高くなる。つまり、半導体装置Ａ１において、柱状導電体３２の裏面側露出面３２２と外部電極４０の裏面被覆部４２との接着性が高くなる。
【００７２】
半導体装置Ａ１の製造方法によれば、柱状導電体８３２の側面側露出面８３２ａは、ブレードダイシングによって形成されている。したがって、側面側露出面８３２ａには切削痕がある。側面側露出面８３２ａは、当該切削痕によって比較的粗面となる。これにより、アンカー効果によって、側面側露出面８３２ａと外部電極８４０の側面被覆部８４１との接着性が高くなる。つまり、半導体装置Ａ１において、柱状導電体３２の側面側露出面３２１と外部電極４０の側面被覆部４１との接着性が高くなる。
【００７３】
半導体装置Ａ１の製造方法によれば、第１樹脂層８６０Ａ上に内部電極８３０の配線層８３１を形成している。第１樹脂層８６０Ａ（第１樹脂部材８９１）は、第１樹脂部材研削工程において研削されているため、図１０において露出している表面に研削痕がある。よって、第１樹脂層８６０Ａの表面は、当該研削痕によって比較的粗面となる。これにより、アンカー効果によって、配線層８３１と第１樹脂層８６０Ａとの接着性が高くなる。つまり、半導体装置Ａ１において、配線層３１と第１樹脂層６０Ａとの接着性が高くなる。また、第２樹脂部材形成工程において、第１樹脂層８６０Ａ上に第２樹脂部材８９２を形成している。よって、アンカー効果によって、第２樹脂部材８９２（第２樹脂層８６０Ｂ）と第１樹脂層８６０Ａと接着性が高くなる。つまり、半導体装置Ａ１において、第１樹脂層６０Ａと第２樹脂層６０Ｂとの接着性が高くなる。
【００７４】
半導体装置Ａ１の製造方法によれば、溝８６１の形成後（溝形成工程後）に、支持基板研削工程を行っている。これにより、溝８６１が形成されたことによる、製造途中の半導体装置の反りを抑えることができる。
【００７５】
図２０〜図２３は、本開示の半導体装置およびその製造方法の他の実施の形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
【００７６】
〔第２実施形態〕
図２０は、第２実施形態にかかる半導体装置を示している。第２実施形態の半導体装置Ａ２は、半導体装置Ａ１と比較して、支持基板２０を備えていない点で主に異なる。
【００７７】
図２０は、半導体装置Ａ２を示す断面図であり、第１実施形態の図５に対応する断面である。
【００７８】
半導体装置Ａ２は、半導体装置Ａ１（図５参照）と比較して、支持基板２０および接合層５０を備えておらず、半導体素子１０の素子主面１１が封止樹脂６０（第１樹脂層６０Ａ）から露出している。
【００７９】
このような構成の半導体装置Ａ２は、たとえば半導体装置Ａ１の製造方法における支持基板研削工程（図１８参照）で、支持基板８２０をすべて研削することで製造される。なお、本実施形態における支持基板研削工程では、半導体素子８１０の素子主面８１１が露出するまで研削して、接合材８５０も除去している。よって、図２０に示す半導体装置Ａ２は、接合層５０を備えていない。
【００８０】
半導体装置Ａ２によれば、半導体装置Ａ１と同様に、柱状導電体３２は、各々が封止樹脂６０から露出した側面側露出面３２１および裏面側露出面３２２を有している。また、外部電極４０は、側面側露出面３２１を覆う側面被覆部４１および裏面側露出面３２２を覆う裏面被覆部４２を含んでおり、側面被覆部４１および裏面被覆部４２はともに、半導体装置Ａ２の外部に露出する。したがって、はんだを用いて、半導体装置Ａ２を電子機器などの回路基板に実装した際に、側面被覆部４１および裏面被覆部４２に跨るはんだフィレットが形成されるので、はんだの接合状態を、半導体装置Ａ２の上方および側方から目視確認することができる。すなわち、はんだの接合状態を、Ｘ線検査装置などを用いることなく、目視によって、容易に確認することができる。
【００８１】
半導体装置Ａ２によれば、支持基板２０および接合層５０を備えていない。したがって、これら支持基板２０および接合層５０の厚さ分、半導体装置Ａ２の厚さを小さくすることができる。したがって、半導体装置Ａ２の薄型化を図ることができる。
【００８２】
半導体装置Ａ２によれば、半導体素子１０の素子主面１１は外部に露出している。この構成をとることで、半導体装置Ａ２は、半導体装置Ａ１と比較して、通電時に半導体素子１０から発生した熱を、効率よく外部に放出することが可能となる。
【００８３】
〔第３実施形態〕
図２１および図２２は、第３実施形態にかかる半導体装置を示している。第３実施形態の半導体装置Ａ３は、半導体装置Ａ１と比較して、柱状導電体３２が突出部３２４を含んでいる点で異なる。
【００８４】
図２１は、半導体装置Ａ３を示す平面図である。なお、図２１においては、支持基板２０および接合層５０を省略し、封止樹脂６０を想像線（二点鎖線）で示している。図２２は、図２１のＸＸＩＩ−ＸＸＩＩ線に沿う断面図である。
【００８５】
本実施形態においては、各柱状導電体３２は、図２１および図２２に示すように、複数の突出部３２４を含んでいる。突出部３２４は、樹脂当接側面３２３から突き出た部分である。本実施形態においては、複数の突出部３２４は、各柱状導電体３２の一対の樹脂当接側面３２３からそれぞれ１つずつ突き出ている。各柱状導電体３２は、突出部３２４を含んでいることで、図２１に示すように、平面視において丁字形である。本実施形態においては、突出部３２４は、平面視において柱状導電体３２に重なる配線層３１の部分からも、突き出ている。各突出部３２４は、係止面３２５を有している。
【００８６】
係止面３２５は、樹脂当接側面３２３から突き出た面である。本実施形態においては、係止面３２５と樹脂当接側面３２３とがなす角度が直角である。すなわち、係止面３２５は、樹脂当接側面３２３に直交する。なお、係止面３２５は、樹脂当接側面３２３に対して傾斜していてもよい。各柱状導電体３２において、係止面３２５は、側面側露出面３２１と同じ方向を向く。係止面３２５は、封止樹脂６０に接している。側面側露出面３２１が露出する樹脂側面６３と係止面３２５との間には、封止樹脂６０が介在する。
【００８７】
このような構成の半導体装置Ａ３は、たとえば半導体装置Ａ１の製造方法における内部電極形成工程（図１１〜図１３参照）で、第１めっき層８３０ｂおよび第２めっき層８３０ｃを形成する領域を変更することで、上記突出部３２４が形成される。
【００８８】
半導体装置Ａ３によれば、半導体装置Ａ１と同様に、柱状導電体３２は、各々が封止樹脂６０から露出した側面側露出面３２１および裏面側露出面３２２を有している。また、外部電極４０は、側面側露出面３２１を覆う側面被覆部４１および裏面側露出面３２２を覆う裏面被覆部４２を含んでおり、側面被覆部４１および裏面被覆部４２はともに、半導体装置Ａ３の外部に露出する。したがって、はんだを用いて、半導体装置Ａ３を電子機器などの回路基板に実装した際に、側面被覆部４１および裏面被覆部４２に跨るはんだフィレットが形成されるので、はんだの接合状態を、半導体装置Ａ３の上方および側方から目視確認することができる。すなわち、はんだの接合状態を、Ｘ線検査装置などを用いることなく、目視によって、容易に確認することができる。
【００８９】
半導体装置Ａ３によれば、柱状導電体３２は、突出部３２４を含んでおり、突出部３２４は、樹脂当接側面３２３から突き出し、かつ、封止樹脂６０に接する係止面３２５を有している。このような構成によれば、ｘ方向（ｙ方向）を向く側面側露出面３２１を有する内部電極３０にｘ方向（ｙ方向）外方への応力が加わっても、係止面３２５が封止樹脂６０に引っ掛かる。したがって、半導体装置Ａ３は、内部電極３０がｘ方向（ｙ方向）に抜けてしまうことを防止することができる。
【００９０】
〔第４実施形態〕
図２３は、第４実施形態にかかる半導体装置を示している。第４実施形態の半導体装置Ａ４は、半導体装置Ａ１と比較して、各樹脂側面６３に段差がない点で異なる。
【００９１】
図２３は、半導体装置Ａ４を示す断面図であり、第１実施形態の図５に対応する断面である。
【００９２】
本実施形態においては、図２３に示すように、半導体装置Ａ１の各側面において、基板側面２３、樹脂側面６３および側面側露出面３２１が、互いに面一である。
【００９３】
このような構成の半導体装置Ａ４は、たとえば半導体装置Ａ１の製造方法において、第２樹脂部材研削工程（図１５参照）の次に、溝形成工程（図１６参照）および外部電極形成工程（図１７参照）を行わず、支持基板研削工程（図１８参照）を行う。そして、支持基板研削工程後に、支持基板８２０の基板主面８２１の全面を覆うようにダイシングテープを貼り付ける。そして、ダイシングテープを完全に切断することなく、上記切断工程と同様に、半導体素子８１０ごとの個片に分割する。このとき、貼り付けたダイシングテープによって、半導体素子８１０ごとの個片がバラバラにならない。本実施形態においては、この半導体素子８１０ごとの個片に分割したときに、柱状導電体８３２に側面側露出面８３２ａが形成されるとともに、第２樹脂層８６０Ｂが形成される。したがって、本実施形態においては、第２樹脂部材形成工程、第２樹脂部材研削工程および半導体素子８１０ごとの個片に分割する工程を含む工程が、特許請求の範囲に記載の「第２樹脂層形成工程」に相当する。その後に、上記外部電極形成工程（図１７参照）と同様の処理を行い、外部電極８４０を形成する。このようにすることで、図２３に示す断面形状の半導体装置Ａ４を製造できる。すなわち、各樹脂側面６３に段差がない半導体装置Ａ４を形成することができる。
【００９４】
半導体装置Ａ４によれば、半導体装置Ａ１と同様に、柱状導電体３２は、各々が封止樹脂６０から露出した側面側露出面３２１および裏面側露出面３２２を有している。また、外部電極４０は、側面側露出面３２１を覆う側面被覆部４１および裏面側露出面３２２を覆う裏面被覆部４２を含んでおり、側面被覆部４１および裏面被覆部４２はともに、半導体装置Ａ４の外部に露出する。したがって、はんだを用いて、半導体装置Ａ４を電子機器などの回路基板に実装した際に、側面被覆部４１および裏面被覆部４２に跨るはんだフィレットが形成されるので、はんだの接合状態を、半導体装置Ａ４の上方および側方から目視確認することができる。すなわち、はんだの接合状態を、Ｘ線検査装置などを用いることなく、目視によって、容易に確認することができる。
【００９５】
第１実施形態ないし第４実施形態においては、４つの樹脂側面６３からそれぞれ内部電極３０（側面側露出面３２１）を露出させることで、各樹脂側面６３に、端子となる外部電極４０が形成される場合を示したが、これに限定されない。たとえば、ｘ方向を向く一対の樹脂側面６３のそれぞれあるいはｙ方向を向く一対の樹脂側面６３のそれぞれにおいて、内部電極３０（側面側露出面３２１）を露出させるようにしてもよい。すなわち、半導体装置Ａ１〜Ａ４においては、いわゆるＱＦＮパッケージ型である場合を示したが、いわゆるＳＯＮパッケージ型であってもよい。
【００９６】
第１実施形態ないし第４実施形態においては、１つの樹脂側面６３から２つの外部電極４０が露出している場合を示したが、１つの樹脂側面６３から露出する外部電極４０の数は、これに限定されない。すなわち、１つの樹脂側面６３から露出する外部電極４０の数は、１つであってもよいし、３つであってもよいし、それ以上であってもよい。さらに、樹脂側面６３から露出する外部電極４０の数は、樹脂側面６３ごとに異なっていてもよい。
【００９７】
本開示にかかる半導体装置およびその製造方法は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成は、種々に設計変更自在である。また、本開示の半導体装置の製造方法の各工程の具体的な処理は、種々に設計変更自在である。
【符号の説明】
【００９８】
Ａ１〜Ａ４：半導体装置
１０      ：半導体素子
１１      ：素子主面
１２      ：素子裏面
１３      ：柱状電極
２０      ：支持基板
２１      ：基板主面
２２      ：基板裏面
２３      ：基板側面
３０      ：内部電極
３１      ：配線層
３１ａ    ：下地層
３１ｂ    ：めっき層
３１１    ：配線層主面
３１２    ：配線層裏面
３１３    ：側面
３２      ：柱状導電体
３２１    ：側面側露出面
３２２    ：裏面側露出面
３２３    ：樹脂当接側面
３２４    ：突出部
３２５    ：係止面
４０      ：外部電極
４１      ：側面被覆部
４２      ：裏面被覆部
５０      ：接合層
６０      ：封止樹脂
６０Ａ    ：第１樹脂層
６０Ｂ    ：第２樹脂層
６１      ：樹脂主面
６２      ：樹脂裏面
６３      ：樹脂側面
６３１    ：第１側面
６３２    ：第２側面
８１０    ：半導体素子
８１１    ：素子主面
８１２    ：素子裏面
８１３    ：柱状電極
８１３ａ  ：頂面
８２０    ：支持基板
８２１    ：基板主面
８２２    ：基板裏面
８３０    ：内部電極
８３０ａ  ：下地層
８３０ｂ  ：第１めっき層
８３０ｃ  ：第２めっき層
８３１    ：配線層
８３１ａ  ：配線層主面
８３１ｂ  ：配線層裏面
８３２    ：柱状導電体
８３２ａ  ：側面側露出面
８３２ｂ  ：裏面側露出面
８４０    ：外部電極
８４１    ：側面被覆部
８４２    ：裏面被覆部
８５０    ：接合材
８６０    ：封止樹脂
８６０Ａ  ：第１樹脂層
８９１    ：第１樹脂部材
８６０Ｂ  ：第２樹脂層
８９２    ：第２樹脂部材
８６１    ：溝
ＣＬ      ：切断線
【図１】
2020027850.tif 000003
【図２】
2020027850.tif 000004
【図３】
2020027850.tif 000005
【図４】
2020027850.tif 000006
【図５】
2020027850.tif 000007
【図６】
2020027850.tif 000008
【図７】
2020027850.tif 000009
【図８】
2020027850.tif 000010
【図９】
2020027850.tif 000011
【図１０】
2020027850.tif 000012
【図１１】
2020027850.tif 000013
【図１２】
2020027850.tif 000014
【図１３】
2020027850.tif 000015
【図１４】
2020027850.tif 000016
【図１５】
2020027850.tif 000017
【図１６】
2020027850.tif 000018
【図１７】
2020027850.tif 000019
【図１８】
2020027850.tif 000020
【図１９】
2020027850.tif 000021
【図２０】
2020027850.tif 000022
【図２１】
2020027850.tif 000023
【図２２】
2020027850.tif 000024
【図２３】
2020027850.tif 000025