(57)【要約】      （修正有）【課題】電力合成器を含む生成器を提供する。【解決手段】電力合成器２０Ａは、複数の入力３８ａ〜３８ｎを含む。各入力は、それぞれの電力信号を受信するためにそれぞれの電力増幅器１６ａ〜１６ｎに接続可能である。複数のインピーダンス整合回路ブランチ３０ａ〜３０ｎは、複数の入力のそれぞれに接続される。各インピーダンス整合回路ブランチは、それぞれの電力信号が通過する少なくとも１つのハイパスフィルタセクション３４ａ〜３４ｎと少なくとも１つのローパスフィルタセクション３６ａ〜３６ｎとを含む。インピーダンス整合回路ブランチは、各電力増幅器からの電力信号を合成するように接続される。合成された電力信号を得るための出力４０を出力する。【選択図】図２
2020099043.tif 000002
【特許請求の範囲】
【請求項１】
それぞれの電力信号を受信するためにそれぞれの電力増幅器に接続可能な複数の入力と、
前記複数の入力のそれぞれに接続され、それぞれが、電力信号が通過する少なくとも１つのハイパスフィルタセクションと少なくとも１つのローパスフィルタセクションとを含むとともに、各電力増幅器からの電力信号を合成するように接続される、複数のインピーダンス整合回路ブランチと、
合成された電力信号を出力するための出力と、
を含む、電力合成器。
【請求項２】
前記少なくとも１つのハイパスフィルタセクションと前記少なくとも１つのローパスフィルタセクションとは、それぞれパッシブフィルタを含む、請求項１に記載の電力合成器。
【請求項３】
前記少なくとも１つのハイパスフィルタセクションは、少なくとも１つのインダクタと少なくとも１つのキャパシタとを含む、請求項１に記載の電力合成器。
【請求項４】
前記少なくとも１つのハイパスフィルタセクションの前記少なくとも１つのインダクタは、グラウンドに短絡されている、請求項３に記載の電力合成器。
【請求項５】
前記少なくとも１つのローパスフィルタは、少なくとも１つのインダクタと少なくとも１つのキャパシタとを含む、請求項１に記載の電力合成器。
【請求項６】
前記少なくとも１つのローパスフィルタの前記少なくとも１つのキャパシタは、グラウンドに短絡されている、請求項５に記載の電力合成器。
【請求項７】
各インピーダンス整合回路ブランチを接続し、前記複数の入力を相互に分離する平衡回路をさらに含む、請求項１に記載の電力合成器。
【請求項８】
前記平衡回路は、タップ点で前記インピーダンス整合回路ブランチのそれぞれに接続された複数の平衡回路ブランチを含む、請求項７に記載の電力合成器。
【請求項９】
各平衡回路ブランチは、少なくとも１つの抵抗器と少なくとも１つのキャパシタとを含む、請求項８に記載の電力合成器。
【請求項１０】
各平衡回路ブランチは、直列に接続された抵抗器および第１キャパシタと、前記抵抗器および前記第１キャパシタに並列に接続された第２キャパシタとを含む、請求項８に記載の電力合成器。
【請求項１１】
前記タップ点はそれぞれ、各インピーダンス整合回路ブランチの前記少なくとも１つのハイパスフィルタセクションと前記少なくとも１つのローパスフィルタセクションとの間に位置する、請求項８に記載の電力合成器。
【請求項１２】
各平衡回路ブランチは、共通平衡点で相互接続されている、請求項８に記載の電力合成器。
【請求項１３】
前記少なくとも１つのハイパスフィルタセクションと前記少なくとも１つのローパスフィルタセクションは、それぞれ少なくとも１つの平面インダクタと少なくとも１つのキャパシタとを含む、請求項１に記載の電力合成器。
【請求項１４】
前記少なくとも１つのハイパスフィルタセクションまたは前記少なくとも１つのローパスフィルタセクションは、少なくとも１つの伝送線と少なくとも１つのキャパシタとを含む、請求項１に記載の電力合成器。
【請求項１５】
複数の増幅器および電力合成器を含む生成器であって、
前記電力合成器は、
電力信号を受信するために、前記複数の増幅器の各電力増幅器に接続可能である複数の入力と、
前記複数の入力のそれぞれに接続され、それぞれが、電力信号が通過する少なくとも１つのハイパスフィルタセクションと少なくとも１つのローパスフィルタセクションとを含むとともに、各電力増幅器からの電力信号を合成するように接続される、複数のインピーダンス整合回路ブランチと、
合成された電力信号を出力するための出力と、
を含む、生成器。
【請求項１６】
前記少なくとも１つのハイパスフィルタセクションは、少なくとも１つのインダクタと少なくとも１つのキャパシタとを含み、
前記少なくとも１つのローパスフィルタは、少なくとも１つのインダクタと少なくとも１つのキャパシタとを含む、請求項１５に記載の生成器。
【請求項１７】
各インピーダンス整合回路ブランチを接続し、前記複数の入力を相互に分離する平衡回路を含み、
前記平衡回路は、タップ点において各インピーダンス整合回路ブランチのそれぞれに接続された複数の平衡回路ブランチを含み、
前記タップ点はそれぞれ、各インピーダンス整合回路ブランチの前記少なくとも１つのハイパスフィルタセクションと前記少なくとも１つのローパスフィルタセクションとの間に位置し、
各平衡回路ブランチは、抵抗器とキャパシタとを含む、請求項１５に記載の生成器。
【請求項１８】
前記少なくとも１つのハイパスフィルタセクションは、少なくとも１つのインダクタと少なくとも１つのキャパシタとを含み、前記少なくとも１つのハイパスフィルタセクションの前記少なくとも１つのインダクタは、グラウンドに短絡され、
前記少なくとも１つのローパスフィルタは、少なくとも１つのインダクタと少なくとも１つのキャパシタとを含み、前記少なくとも１つのローパスフィルタの前記少なくとも１つのキャパシタは、グラウンドに短絡されている、請求項１５に記載の生成器。
【請求項１９】
前記少なくとも１つのハイパスフィルタセクションの前記少なくとも１つのインダクタおよび／または前記少なくとも１つのローパスフィルタセクションの前記少なくとも１つのインダクタは、伝送線または集中コンポーネントによって提供される、請求項１８に記載の生成器。
【請求項２０】
プラズマチャンバを含むプラズマツールと組み合わせた請求項１５に記載のシステム。
【請求項２１】
絶縁基板と、
前記絶縁基板上に配置された複数の入力端子と、
絶縁基板上に配置され、それぞれが前記複数の入力端子の１つから受信した入力電力信号をフィルタするように構成された、少なくとも１つのハイパスフィルタセクションと少なくとも１つのローパスフィルタセクションとを含む複数のインピーダンス整合回路ブランチと、
絶縁基板上に配置され、合成およびフィルタされた電力信号を出力するように構成された出力端子と、
を含む、プリント回路基板。
【請求項２２】
各インピーダンス整合回路ブランチを接続し、前記複数の入力端子を相互に分離する平衡回路をさらに含む、請求項２１に記載のプリント回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に、電力合成器および生成器に関する。本開示は、特に、それぞれの電力増幅器からの電力信号を合成するのに使用するためのインピーダンス整合回路に関する。
【背景技術】
【０００２】
例示的な既知の高周波（ＲＦ）生成器１０のブロック図が図１に示されている。ＲＦ生成器１０は、電力増幅モジュール１８の複数（ｎ）のＲＦ電力増幅器１６ａ〜１６ｎにＤＣ電力を供給するように接続された交流電流（ＡＣ）入力１２およびＡＣ−直流（ＤＣ）変換器１４を含む。コントローラ２２は、高周波信号を電力増幅器１６ａ〜１６ｎに供給するように接続されている。各電力増幅器１６ａ〜１６ｎによって供給される高周波電力は、電力合成機能を実行し、合成電力信号を出力するように構成されたｎ対１電力合成器２０に入力される。一部のＲＦ生成器では、合成出力電力を制御するための制御ループを実装する際に、コントローラ２２によって使用される電力合成器２０からの合成出力電力の１つ以上の特性を検知するように検知回路２４が接続される。合成出力電力は、高周波ツールで使用することができる。
【０００３】
いくつかのそのようなＲＦ生成器１０は、公称中心ＲＦ周波数（ｆｃ）で目標とする合成ＲＦ出力電力（例えば、ｆｃ＝１３．５６ＭＨｚにおいて１ｋＷ）を供給するように設計されている。プラズマアプリケーションなどの一部のアプリケーションでは、ＲＦ動作周波数を適応的に変更（周波数チューニング）することでマッチング手順を可能にするために、１０％（ｆｃ±５％）の相対帯域幅が必要である。ＲＦ動作周波数を適応的に変更することは、プロセスのカスタマイズと最適化に有用である。さらに、大きな相対帯域幅は、高調波妨害（ｈａｒｍｏｎｉｃ  ｄｉｓｔｕｒｂａｎｃｅ）による複数の生成器１０間の相互作用が回避されることの望ましい、複数のＲＦ生成器１０を使用するマルチ周波数システムにおいて有用である。
【０００４】
したがって、ＲＦ生成器１０の帯域幅の増加は、いくつかの用途で望ましく、かなりの利点を提供することができる。
【０００５】
いくつかの生成器１０は、電力増幅器１６ａ〜１６ｎを並列に接続したｎ個の電力増幅器１６ａ〜１６ｎからの電力信号を合成するために、電力合成器２０を使用する。所望の特性システムインピーダンスＺ0（例えば５０オーム）を維持するために、Ｚ0をｎ＊Ｚ0に変換する電力増幅モジュール１８の出力にインピーダンス整合回路を設けることができる。各電力増幅器１６ａ〜１６ｎから延在するブランチは、インピーダンス整合回路の後に接続される。さらなる方法論は、Ｚ0／ｎをＺ0に変換する単一のインピーダンスマッチング回路網（ｉｍｐｅｄａｎｃｅ  ｍａｔｃｈｉｎｇ  ｎｅｔｗｏｒｋ）が後に続く、それらの出力における電力増幅器の直接並列接続である。
【０００６】
それぞれの電力増幅器からの複数の入力を合成するための既知のインピーダンス整合回路には限界がある。一般に、インピーダンス整合回路を含む電力合成器２０によって合成される電力増幅器１６ａ〜１６ｎの数が多いほど、帯域幅が減少するか、整合回路の品質（Ｑ）係数が大きくなる傾向があることがわかっている。
【０００７】
したがって、比較的広い帯域幅の電力出力を可能にするインピーダンス整合回路、電力増幅器、および生成器を提供することが望まれる。さらに、コストおよび損失を削減するために、使用する回路部品の数を少なく保つことが望まれる。さらに、本発明の他の望ましい特徴および特性は、添付の図面および発明の背景と併せて、本発明の以下の詳細な説明および添付の特許請求の範囲から明らかになるであろう。
【発明の概要】
【０００８】
一態様では、電力合成器が提供される。電力合成器は複数の入力を含み、各入力はそれぞれの電力信号を受信するためにそれぞれの電力増幅器に接続可能である。複数のインピーダンス整合回路ブランチ（ｉｍｐｅｄａｎｃｅ  ｍａｔｃｈｉｎｇ  ｃｉｒｃｕｉｔ  ｂｒａｎｃｈｅｓ）は、複数の入力のそれぞれに接続される。各インピーダンス整合回路ブランチは、それぞれの電力信号が通過する少なくとも１つのハイパスフィルタセクションと少なくとも１つのローパスフィルタセクションとを含む。インピーダンス整合ブランチは、各電力増幅器からの電力信号を合成するように接続される。合成された電力信号を出力するための出力が含まれる。
【０００９】
実施形態では、少なくとも１つのハイパスフィルタセクションと少なくとも１つのローパスフィルタセクションとは、それぞれパッシブフィルタを含む。
【００１０】
実施形態では、少なくとも１つのハイパスフィルタセクションは、少なくとも１つのインダクタと少なくとも１つのキャパシタとを含む。実施形態では、少なくとも１つのハイパスフィルタセクションの少なくとも１つのインダクタは、グラウンドに短絡されている。実施形態では、ハイパスフィルタセクションの少なくとも１つのインダクタは、集中インダクタ（ｌｕｍｐｅｄ  ｉｎｄｕｃｔｏｒ）またはショートスタブ伝送線（ｓｈｏｒｔｅｄ  ｓｔｕｂ  ｔｒａｎｓｍｉｓｓｉｏｎ  ｌｉｎｅ）によって提供される。実施形態では、少なくとも１つのキャパシタは、集中キャパシタ（ｌｕｍｐｅｄ  ｃａｐａｃｉｔｏｒ）によって提供される。
【００１１】
実施形態では、少なくとも１つのローパスフィルタセクションは、少なくとも１つのインダクタと少なくとも１つのキャパシタとを含む。実施形態では、少なくとも１つのローパスフィルタセクションの少なくとも１つのキャパシタは、グラウンドに短絡されている。実施形態では、少なくとも１つのローパスフィルタセクションの少なくとも１つのキャパシタは、集中キャパシタまたは伝送線によって提供される。実施形態では、少なくとも１つのローパスフィルタセクションの少なくとも１つのインダクタは、集中インダクタまたはオープンスタブ伝送線によって提供される。
【００１２】
実施形態では、電力合成器は、インピーダンス整合回路ブランチのそれぞれを接続する平衡回路（ｂａｌａｎｃｉｎｇ  ｃｉｒｃｕｉｔ）を含む。実施形態において、平衡回路は、電力合成器の複数の入力間を分離する。実施形態では、平衡回路は、タップ点（ｔａｐｐｉｎｇ  ｐｏｉｎｔｓ）でインピーダンス整合回路ブランチのそれぞれに接続された複数の平衡回路ブランチ（ｂａｌａｎｃｉｎｇ  ｃｉｒｃｕｉｔ  ｂｒａｎｃｈｅｓ）を含む。実施形態において、各タップ点は、それぞれのインピーダンス整合回路ブランチの少なくとも１つのハイパスフィルタセクションと少なくとも１つのローパスフィルタセクションとの間に位置する。実施形態では、各平衡回路ブランチは、少なくとも１つの抵抗器と少なくとも１つのキャパシタとを含む。実施形態において、各平衡回路ブランチは、直列に接続された抵抗器および第１のキャパシタと、抵抗器および第１のキャパシタに並列に接続された第２のキャパシタとを含む。実施形態では、平衡回路ブランチのそれぞれは、共通平衡点（ｃｏｍｍｏｎ  ｂａｌａｎｃｉｎｇ  ｐｏｉｎｔ）で相互接続される。
【００１３】
実施形態では、少なくとも１つのハイパスフィルタセクションと少なくとも１つのローパスフィルタセクションとはそれぞれ、少なくとも１つの平面インダクタと少なくとも１つのキャパシタとを含む。
【００１４】
実施形態では、電力合成器は、放熱基板と、その上に配置された少なくとも１つのプリント回路基板とを含む。複数のインピーダンス整合回路ブランチのそれぞれは、少なくとも１つのプリント回路基板上に含まれる。各インピーダンス整合回路ブランチは、入力端子、第１平面インダクタ、第１キャパシタ、第２平面インダクタ、第２キャパシタおよび出力端子を含む少なくとも１つのプリント回路基板によって提供される。入力端子は複数の入力の１つに対応し、出力端子は出力に対応し、第１キャパシタと第１インダクタは少なくとも１つのハイパスフィルタセクションに含まれ、第２キャパシタと第２平面インダクタは少なくとも１つのローパスフィルタに含まれる。これにより、複数のインピーダンス整合回路ブランチのうちの１つを形成する。複数のインピーダンス整合回路ブランチのそれぞれは、対応するように形成され、出力端子は一緒に接続されて、合成電力信号を提供する。
【００１５】
実施形態では、少なくとも１つのプリント回路基板は、ハイパスフィルタとローパスフィルタとの間に接続され、キャパシタおよび抵抗器を含むインピーダンス整合回路ブランチのそれぞれに対する平衡回路ブランチを含む。平衡回路ブランチは、電力合成器の複数の入力間の分離を提供する平衡回路を形成するために一緒に接続される。
【００１６】
実施形態では、電力合成器は、１〜１００ＭＨｚの範囲の合成電力信号の周波数に適合される。実施形態では、電力合成器は、合成された電力信号に対して少なくとも１００Ｗの出力電力レベルに適合される。
【００１７】
実施形態では、電力合成器は、ｎ個の電力増幅器およびｎ個のインピーダンス整合回路ブランチのためのｎ個の入力を含む。実施形態において、インピーダンス整合回路ブランチの各入力は、特性インピーダンスＺ0を有し、出力はｎ＊Ｚ0の特性インピーダンスを有する。
【００１８】
実施形態において、各インピーダンス整合回路ブランチは、交互に配置された複数のハイパスフィルタセクションと複数のローパスフィルタセクションとを含む。
【００１９】
実施形態において、特性インピーダンスＺ0は５０オームである。
【００２０】
前述の実施形態は、別々かつ独立に、いかなるようにも組み合わせることができる。
【００２１】
別の態様では、生成器が提供される。生成器は、複数の電力増幅器と電力合成器を含む。電力合成器は、複数の入力を含み、各入力は、それぞれの電力信号を受信するために、複数の電力増幅器のそれぞれに接続可能である。複数のインピーダンス整合回路ブランチは、複数の入力のそれぞれに接続される。各インピーダンス整合回路ブランチは、それぞれの電力信号が通過する少なくとも１つのハイパスフィルタセクションと少なくとも１つのローパスフィルタセクションとを含む。インピーダンス整合回路ブランチは、各電力増幅器からの電力信号を合成するように接続される。電力合成器は、合成された電力信号を出力するための出力を含む。
【００２２】
前述の態様および実施形態で説明された電力合成器の特徴は、生成器の態様に適用可能である。
【００２３】
実施形態では、少なくとも１つのハイパスフィルタセクションは、少なくとも１つのインダクタと少なくとも１つのキャパシタとを含み、少なくとも１つのローパスフィルタセクションは、少なくとも１つのインダクタと少なくとも１つのキャパシタとを含む。
【００２４】
実施形態では、電力合成器は、インピーダンス整合回路ブランチのそれぞれを接続する平衡回路を含む。実施形態では、平衡回路は、複数の入力間を分離する。実施形態では、平衡回路は、タップ点でインピーダンス整合回路ブランチのそれぞれに接続された複数の平衡回路ブランチを含む。実施形態において、各タップ点は、それぞれのインピーダンス整合回路ブランチの少なくとも１つのハイパスフィルタセクションと少なくとも１つのローパスフィルタセクションとの間に位置する。実施形態では、各平衡回路ブランチは、少なくとも１つの抵抗器と少なくとも１つのキャパシタとを含む。
【００２５】
実施形態において、生成器は、合成された電力信号として負荷に高周波電力を供給するためのものである。
【００２６】
実施形態において、生成器は、各電力増幅器に並列に供給するために、入力交流（ＡＣ）電力信号を出力ＤＣ電力信号に変換する直流（ＤＣ）電源を含む。
【００２７】
実施形態では、生成器は、電力増幅器からの各電力信号の波形を制御するために、各電力増幅器に信号を出力するように構成されたコントローラを含む。
【００２８】
実施形態では、検知回路は、合成電力信号の少なくとも１つの特性を検知するように構成される。検知回路は、少なくとも１つの検知信号をコントローラに提供するように構成される。コントローラは、少なくとも１つの検知信号に基づいて制御信号を決定するように構成される。
【００２９】
別の態様において、生成器に接続されたツールを含むシステムが提供される。ツールは、合成出力電力を受け取るように接続される。実施形態では、ツールはプラズマツールである。
【００３０】
実施形態では、システムはプラズマ処理システムであり、ツールはプラズマチャンバを含む。別の態様では、プリント回路基板が提供される。実施形態では、プリント回路基板は、絶縁基板と、絶縁基板上に配置された複数の入力端子と、絶縁基板上に配置され、それぞれ各入力端子から受信した入力電力信号をフィルタする少なくとも１つのハイパスフィルタセクションと少なくとも１つのローパスフィルタセクションとを含む複数のインピーダンス整合回路ブランチと、絶縁基板上に配置され、合成およびフィルタされた電力信号を出力するように構成された複数の出力端子と、を含む。実施形態では、プリント回路基板は、各インピーダンス整合回路ブランチを接続し、入力端子を相互に分離する平衡回路を含む。
【図面の簡単な説明】
【００３１】
本発明は、以下の図面と併せて以下に説明され、同様の数字は同様の要素を示す。
【００３２】
【図１】図１は、様々な実施形態による、電力合成器を含む従来技術の生成器のブロック図である。
【図２】図２は、様々な実施形態による、電力合成器の回路図である。
【図３】図３は、様々な実施形態による別の電力合成器の回路図である。
【図４】図４は、様々な実施形態による別の電力合成器の回路図である。
【図５】図５は、様々な実施形態による、プリント回路基板上に含まれるインピーダンス整合回路ブランチである。
【図６】図６は、例示的な一実施形態による、電力合成器の１つの入力における反射係数の帯域幅を示すグラフである。
【図７】図７（ａ）〜７（ｃ）は、様々な実施形態による、伝送線を有する集中回路要素の代替物を示す。
【発明を実施するための形態】
【００３３】
以下の詳細な説明は、本質的に単なる例示であり、本発明または本発明の用途および使用を限定することを意図するものではない。さらに、前述の背景または以下の詳細な説明で提示された、いかなる理論に拘束される意図もない。
【００３４】
図１は、様々な実施形態による生成器１０、特にＲＦ生成器１０のブロック図である。これまで説明してきたように、生成器１０は、ＡＣ入力１２、ＤＣ電力を供給するためのＡＣ−ＤＣコンバータ１４、および電力増幅モジュール１８を含む。コントローラ２２は、所望のＲＦ電力信号を提供するために、電力増幅モジュール１８および／またはＡＣ−ＤＣコンバータ１４に制御信号を提供するように構成される。電力増幅モジュール１８は、ＡＣ−ＤＣコンバータ１４から供給されたＤＣ電力と、コントローラ２２からの制御信号とを受け取り、複数の並列出力電力信号を生成するように構成される。実施形態では、電力増幅モジュール１８は、ＡＣ−ＤＣコンバータ１４からのＤＣ電力を、電力増幅モジュール１８の複数の電力増幅器１６ａ〜１６ｎのそれぞれに対するそれぞれのＤＣ電力信号に分割するように構成される。
【００３５】
様々な実施形態によれば、生成器１０は、電力増幅器１６ａ〜１６ｎから出力された並列電力信号を合成するように構成された電力合成器２０を含む。様々な実施形態において、ｎは、少なくとも２、３、４、５などの電力増幅器１６ａ〜１６ｎを含む電力増幅モジュール１８に対応する。実施形態では、各電力増幅器１６ａ〜１６ｎは少なくとも１つのトランジスタを含む。電力増幅器１６ａ〜１６ｎの様々な形態（ｔｏｐｏｌｏｇｉｅｓ）が、実施形態で使用するために利用可能である。例示的な増幅器タイプには、古典的な従来の電力増幅器クラス−クラスＡ、クラスＡＢ、クラスＤ、スイッチモード電力増幅器クラス−クラスＤ、クラスＥ、および高調波同調クラス（ｈａｒｍｏｎｉｃａｌｌｙ  ｔｕｎｅｄ  ｃｌａｓｓｅｓ）：クラスＦおよびクラスＦインバースを含む。
【００３６】
いくつかの実施形態では、生成器は、電力合成器２０からの合成電力出力の少なくとも１つの電気的特性（例えば、電圧および電流）を検知するように構成された検知回路２４を含む。コントローラ２２は、検知された信号に基づいて制御信号を生成するように構成される。コントローラ２２は、所望の出力電力信号を提供するために、電力増幅器１６ａ〜１６ｎおよび／またはＡＣ−ＤＣコンバータ１４によって使用される制御信号を生成する閉ループまたは開ループ制御スキームを実行するように構成される。コントローラ２２は、いくつかの実施形態では、制御信号の生成を指示するために、プロセッサとメモリに格納されたプログラミング命令とを含む。当業者は、コントローラ２２のプロセッサが、本明細書に記載の計算および／または命令セットを実行するように適合された任意の論理プロセッサ（例えば、制御回路）を使用することによって置き換えられ得ることを理解するであろう。しかしながら、上記論理プロセッサは、プログラマブルゲートアレイ、デジタルシグナルプロセッサ、およびそれらの組み合わせに限定されない。
【００３７】
実施形態において、生成器１０は、高周波域、特に１〜１００ＭＨｚの範囲の動作周波数、および少なくとも１００Ｗの出力電力を有する合成電力信号を出力する。
【００３８】
様々な実施形態では、生成器１０は、ツールに接続するように構成された同軸コネクタなどの出力コネクタを有する。いくつかの実施形態では、ツールはプラズマツールである。生成器１０は、半導体の製造（例えば、薄膜の成膜、エッチングおよび加工）、医療機器（例えば、電気外科機器および磁気共鳴画像（ＭＲＩ）などの医療画像機器、食品包装、工業用表面改質（ｃｏｍｍｅｒｃｉａｌ  ｓｕｒｆａｃｅ  ｍｏｄｉｆｉｃａｔｉｏｎｓ）およびコーティング（ｃｏａｔｉｎｇｓ）、放送などを含む様々な用途で出力電力信号を提供するのに有用である。
【００３９】
図２は、様々な実施形態による第１電力合成器２０Ａの回路図である。図２から図４に関して開示された電力合成器は、図１の生成器１０における電力合成器２０として有用である。電力合成器２０Ａは、電力増幅器１６ａ〜１６ｎの１つから出力される電力信号を受信するように接続された入力３８ａ〜３８ｎをそれぞれ有する複数のインピーダンス整合回路ブランチ３０ａ〜３０ｎを含む。ｎ個のインピーダンス整合回路ブランチ３０ａ〜３０ｎは、各電力増幅器１６ａ〜１６ｎに対して１つずつある。したがって、インピーダンス整合回路ブランチ３０ａ〜３０ｎは、電力増幅器１６ａ〜１６ｎから出力される電力信号を並列に受信する。
【００４０】
様々な実施形態において、各インピーダンス整合回路ブランチ３０ａ〜３０ｎは、ハイパスフィルタ３４ａ〜３４ｎ（またはハイパスフィルタセクション）およびローパスフィルタ３６ａ〜３６ｎ（またはローパスフィルタセクション）を含む。図２に示すように、ハイパスフィルタ３４ａ〜３４ｎは、ローパスフィルタ３６ａ〜３６ｎよりも入力３８ａ〜３８ｎの近くに配置されている。他の実施形態では、ローパスフィルタ３６ａ〜３６ｎは、ハイパスフィルタ３４ａ〜３４ｎよりも入力３８ａ〜３８ｎの近くに配置される。図２の例示的な実施形態では、一組のハイパスフィルタ３４ａ〜３４ｎおよびローパスフィルタ３６ａ〜３６ｎが各インピーダンス整合回路ブランチ３０ａ〜３０ｎに設けられる。複数のｍ個のこのようなセットが各インピーダンス整合回路ブランチ３０ａ〜３０ｎに含まれることが想定される。ｍが大きいほど、回路コンポーネントの数が多くなり、潜在的な損失が大きくなるが、帯域幅をさらに増やすことができる。
【００４１】
図２の例示的な実施形態では、各ハイパスフィルタ３４ａ〜３４ｎは、少なくとも１つのキャパシタと少なくとも１つのインダクタとを備えている。例示的な実施形態では、１つのキャパシタと１つのインダクタがあり、インダクタはグラウンドに接続されている。各ローパスフィルタ３６ａ〜３６ｎは、少なくとも１つのキャパシタと少なくとも１つのインダクタとを含む。例示的な実施形態では、１つのインダクタと１つのキャパシタがあり、キャパシタはグラウンドに接続されている。図２の例示的な回路図において、ハイパスフィルタ３４ａ〜３４ｎおよびローパスフィルタ３６ａ〜３６ｎは直列に接続されている。しかしながら、ＰｉおよびＴタイプ接続（Ｐｉ  ａｎｄ  Ｔ  ｔｙｐｅ  ｃｏｎｎｅｃｔｉｏｎｓ）なども可能である。ハイパスフィルタ３４ａ〜３４ｎはＣＬ回路網（ＣＬ  ｎｅｔｗｏｒｋｓ）として記述することができ、ローパスフィルタはＬＣ回路網（ＬＣ  ｎｅｔｗｏｒｋｓ）として記述することができる。他の様々なハイパスフィルタの構成とすることが可能である。同様に、他の様々なローパスフィルタの構成とすることが可能である。集中コンポーネント（ｌｕｍｐｅｄ  ｃｏｍｐｏｎｅｎｔｓ）など、さまざまなキャパシタおよびインダクタコンポーネントを利用できる。
【００４２】
さらに、ハイパスフィルタ３４ａ〜３４ｎおよびローパスフィルタ３６ａ〜３６ｎを設けるために、伝送線路要素を直列伝送線路、オープンスタブおよびショートスタブとして使用して、誘導性および容量性要素を構築することが可能である。そのような置換は、図２〜図５の回路図のいずれに示される集中容量性コンポーネントおよび／または集中誘導性コンポーネントにも適用可能である。図７は、集中容量性および集中誘導性素子を、設計特性インピーダンスおよび電気長を有する伝送線でどのように置き換えることができるかの一例示的実施形態を開示する。図７（ａ）は、図２による集中コンポーネントを含むハイパスフィルタ３４およびローパスフィルタを有するインピーダンス整合回路ブランチ３０ａを示す。図７（ｂ）の例示的な実施形態では、ハイパスフィルタ３４は、集中キャパシタとインダクタを提供するショートスタブ伝送線とを有するハイパスフィルタ３４ａ'によって置き換えられる。さらに、ローパスフィルタ３６は、インダクタおよびシャントされた集中キャパシタ（ｓｈｕｎｔｅｄ  ｌｕｍｐｅｄ  ｃａｐａｃｉｔｏｒ）を提供するための伝送線を有するローパスフィルタ３６ａ'によって置き換えられる。図７（ｃ）に示す別の変形例では、ローパスフィルタ３６ａ''は、キャパシタを提供するためのオープンスタブ伝送線と、インダクタを提供するための伝送線とを含む。図７（ｂ）および７（ｃ）の伝送線路は、図７（ａ）に示される集中コンポーネントと同等の所望のキャパシタンスまたはインダクタンスを提供するための特性インピーダンスおよび電気長を有する。各インピーダンス整合回路ブランチ３０ａ〜３０ｎは、図７（ｂ）および図７（ｃ）に示される、対応する伝送線の実装によって置換される１つ以上の集中キャパシタまたは集中インダクタを有することができる。
【００４３】
ハイパスフィルタ３４ａ〜３４ｎおよびローパスフィルタ３６ａ〜３６ｎのキャパシタンス値およびインダクタンス値は、例えば、所望のインピーダンス整合を達成するためのスミスチャート入力パラメータを使用して導出することができる。特定の例では、入力パラメータには、共通負荷の負荷インピーダンス（たとえば、５０オーム、ほぼＺ0に等しい）、アンプのＺ0（ほぼＺ0  ５０オーム）、アンプの数ｎ、計算可能なインピーダンス変換（たとえば、５０オームから１０００オーム）、周波数（たとえば１３．５６ＭＨｚ）、セクションの数（ハイパス、ローパス）、たとえばｍ＝２（１つのローパスフィルタと１つのハイパスフィルタ）、ネットワークトポロジＣＬＬＣまたはＬＣＣＬ、または伝送（マイクロストリップ）線を含む。
【００４４】
実施形態では、第１インピーダンス整合回路２０Ａは、第１インピーダンス整合回路２０Ａの入力３８ａから３８ｎの間を分離するための第１平衡回路２８Ａを備える。第１平衡回路２０Ａは、複数の平衡回路ブランチ３２ａ〜３２ｎを含む。平衡回路ブランチ３２ａ〜３２ｎは、タップ点４１ａ〜４１ｎでインピーダンス整合回路ブランチ３０ａ〜３０ｎに接続されている。様々な実施形態では、各インピーダンス整合回路ブランチ３０ａ〜３０ｎに１つずつ、ｎ個のタップ点４１ａ〜４１ｎがある。開示された例示的な実施形態では、インピーダンス整合回路ブランチ３０ａ〜３０ｎごとに１つずつ、ｎ個の平衡回路ブランチ３２ａ〜３２ｎがある。実施形態では、各平衡回路ブランチ３２ａ〜３２ｎは互いに接続されている。図２の例示的な実施形態では、平衡回路２８Ａは、すべての平衡回路ブランチ３２ａ〜３２ｎが一緒に接続される共通平衡点（ｃｏｍｍｏｎ  ｂａｌａｎｃｉｎｇ  ｐｏｉｎｔ）４４を含む。異なる位相ブランチを接続するこのような方法は、Ｙ結線またはスター結線として説明することができる。平衡回路２８Ａは、ハイパスフィルタ３４ａ〜３４ｎとローパスフィルタ３６ａ〜３６ｎとの間にタップ点４１ａ〜４１ｎを設けることにより、電力合成器２６Ａの入力間の寄生ディファレンシャルモード（ｐａｒａｓｉｔｉｃ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｍｏｄｅ）が整合するように設計されている。
【００４５】
様々な実施形態において、各平衡回路ブランチ３２ａから３２ｎは、直列に接続された少なくとも１つの抵抗器および少なくとも１つのキャパシタを含む。図２の例示的な実施形態では、直列に接続されたキャパシタと抵抗器に対して並列に別のキャパシタが接続されている。インピーダンス整合回路ブランチ３２ａ〜３２ｎには、様々な他の構成が可能である。例えば、並列に接続された第２キャパシタは、図５に関して以下で説明されるように必ずしも含まれない。キャパシタと抵抗器は、既知の種類のもの（集中コンポーネントなど）にすることができる。しかし、図７（ａ）〜図７（ｃ）に関して説明した対応する伝送線（マイクロストリップ技術）を含む、絶縁平衡回路ブランチ３２ａ〜３２ｎを形成する、抵抗性および容量性素子を提供する他の形態も可能である。
【００４６】
図３は、さらなる例示的な実施形態による、第２タイプのインピーダンス整合ブランチおよび第２平衡回路２８Ｂを含む第２電力合成器２０Ｂの回路図である。第２電力合成器２０Ｂは、ｎの特定の構成（電力増幅器１６ａ、１６ｂの数および対応するインピーダンス整合回路ブランチ３０ａ、３０ｂの数）が２であることを除く多くの点で、図２の第１電力合成器２０Ａと同じである。さらに、図３の例示的な実施形態では、第２インピーダンス整合回路２０Ｂの出力４０に最も近いハイパスフィルタまたはローパスフィルタの電気部品４２は、各インピーダンス整合回路ブランチ３０ａ、３０ｂの間の共有部品である。共有電気部品４２は、本構成ではキャパシタＣ７であるが、ハイパスフィルタ３４ａ、３４ｂとローパスフィルタ３６ａ、３６ｂが異なる順序で配置された場合、共有インダクタであってもよい。
【００４７】
図３の回路部品の様々な抵抗、キャパシタンス、およびインダクタンスの例示的な値が、並列の電力信号入力端子Ｔ１、Ｔ２および合成電力信号出力端子Ｔ３での周波数１３．５６ＭＨｚおよび特性インピーダンスＺ0が５０オームの合成出力電力について、単なる実例として、以下の表に提供される。これらの値は、既述の回路構造、特性インピーダンス、所望の中心周波数、および所望の帯域幅（＞±５％）を入力として使用する利用可能な回路設計ソフトウェアツールを使用して決定できる。
【００４８】
図４は、さらに別の例示的な実施形態による、第３平衡回路２８Ｃを含む第３電力合成器２０Ｃの回路図である。第３電力合成器２０Ｃは、ｎの特定の構成（電力増幅器１６ａ、１６ｂ、１６ｃの数および対応するインピーダンス整合回路ブランチ３０ａ、３０ｂ、３０ｃの数）が３であることを除く多くの点で、図２の第１電力合成器２０Ａと同じである。第３平衡回路２８Ｃは、第１平衡回路２８Ａとデルタ構成で提供される点でさらに異なる。すなわち、第１平衡回路ブランチ３２ａは、それぞれのタップ点４１ａ、４１ｂを介して第１インピーダンス整合回路ブランチ３０ａと第２インピーダンス整合回路ブランチ３０ｂとの間に接続される。第２平衡回路ブランチ３２ｂは、それぞれのタップ点４１ｂ、４１ｃを介して第２インピーダンス整合回路ブランチ３０ｂと第３インピーダンス整合回路ブランチ３０ｃとの間に接続される。第３平衡回路ブランチ３２ｃは、それぞれのタップ点４１ｃ、４１ｄを介して第１インピーダンス整合回路ブランチ３０ａと第３のインピーダンス整合回路ブランチ３０ｃとの間に接続される。このように、インピーダンス整合回路ブランチ３０ａ、３０ｂ、３０ｃの各異なる対は、それぞれのタップ点４１ａ、４１ｂ、４１ｃ、４１ｄを介して接続された平衡回路ブランチ３２ａ、３２ｂ、３２ｃを有する。平衡回路ブランチ３２ａ、３２ｂ、３２ｃは、第１平衡回路２８Ａに関して前述したように、キャパシタと抵抗で構成される。
【００４９】
図４に示すｎ＝３の電力合成器は、図２に示されるスター型平衡回路２８Ａで動作可能である。同様に、図４のデルタ構成タイプの平衡回路２８Ｃは、ｎ＞３の電力合成器で動作可能である。
【００５０】
図５は、別の例示的な実施形態による、第３タイプのインピーダンス整合回路ブランチを含むプリント回路基板７４である。インピーダンス整合ブランチ３０は、図２および図３のインピーダンス整合ブランチと同様である。実際、図５の形態は、図２および図３のインピーダンス整合回路ブランチ３０ａ、３０ｂを構成するのに適している。図５において、インピーダンス整合回路ブランチ３０は、順に、前述の入力３８ａ〜３８ｎの１つに対応する入力端子３８、第１キャパシタ４８、第１インダクタ５０、第２インダクタ５２、第２キャパシタ５４、および前述の出力４０に対応する出力端子５８を含む。第１キャパシタ４８および第１インダクタ５０は、前述のハイパスフィルタ３４ａ〜３４ｎのいずれかを提供する。第２インダクタ５２および第２キャパシタ５４は、前述のローパスフィルタ３６ａ〜３６ｎのいずれかに対応する。
【００５１】
様々な実施形態において、第１インダクタ５０および第２インダクタ５２は、平面インダクタとして提供される。いくつかの例では、第１キャパシタ４８および第２キャパシタ５４は、集中キャパシタとして提供される。実施形態では、第１キャパシタ４８および第２キャパシタ５４は、セラミック多層キャパシタである。実施形態では、第１インダクタ５０は、第２インダクタ５２よりも大きなインダクタンス（例えば、より大きな巻数）を有し、それにより、ハイパスフィルタ３４は、ローパスフィルタ３６よりも大きなインダクタンスを有する。実施形態では、第１キャパシタ４８は、第２キャパシタ５４よりも大きなキャパシタンスを有し、それにより、ローパスフィルタ３６は、ハイパスフィルタ３４よりも小さなキャパシタンスを有する。
【００５２】
プリント回路基板７４は、いくつかの実施形態では、第２平衡回路２８Ｂを含む。第２平衡回路２８Ｂは、並列に接続された追加のキャパシタが設けられていないことを除いて、前述の第１の平衡回路２８Ａと同様である（いくつかの実施形態ではこれと置き換えることができる）。第２平衡回路２８Ｂは、直列に接続された第３キャパシタ６２および第１抵抗器６４を含む。第２平衡回路２８Ｂは、タップ点４１でインピーダンス整合回路ブランチ３０に接続される。タップ点４１は、第１キャパシタと第１インダクタ５０との間の接続部に位置しており、電気的には、タップ点４１は、ハイパスフィルタ３４とローパスフィルタ３６との間に置かれる。第２平衡回路２８Ｂは、第３キャパシタ６２および第１抵抗器６４と直列に接続された共通平衡端子４６を含む。
【００５３】
プリント回路基板７４は、第１インダクタ５０および第２キャパシタ５４が接続されるグラウンド端子５６を含む。 入力端子３８、出力端子５８、グラウンド端子５６、および共通平衡端子４６は、様々な実施形態において、ピン、プレート、および他の形態として提供される。
【００５４】
図５の例示的な実施形態では、プリント回路基板７４は、インピーダンス整合回路ブランチ３０が配置される絶縁基板６６を含む。いくつかの実施形態では、絶縁基板６６は、グラウンド／ヒートシンク（図示せず）上に配置され、散逸エネルギーをヒートシンクに伝達するように構成される。
【００５５】
例示的な実施形態では、入力端子３８は電力増幅器１６ａに接続可能であり、出力端子５８は生成器１０の出力ポートに接続される。複数のｎ個の電力増幅器１６ａ〜１６ｎからの並列電力信号を合成するために、電力合成器は、図５に示される構成に従って、ｎ個のインピーダンス整合回路ブランチ３０ａ〜３０ｎを含むように構成される。インピーダンス整合回路ブランチ３０ａ〜３０ｎは、いくつかの実施形態では、共通の絶縁基板６６上に配置され、他の実施形態では、それぞれの絶縁基板６６上に配置される。インピーダンス整合回路ブランチ３０ａ〜３０ｎは、いくつかの実施形態では、絶縁基板６６の平面に沿って互いに隣接して配置され、他の実施形態では、互いに対して重ねて配置される。電力増幅器１６ａ〜１６ｎは、それぞれの入力端子３８ａに接続され、共通平衡端子４６は、共通平衡点４４を提供するように、それぞれ別の共通平衡端子４６に接続される。出力端子５８は互いに接続されるとともに共通出力に接続され、これにより、出力コネクタ４０に合成出力電力信号を提供する。開示されたプリント回路基板が前述の回路のそれぞれを含むことができることは、当業者には自明である。
【００５６】
図６（ａ）は、図３の電力合成器の入力から出力への伝送を示すグラフであり、図６（ｂ）は、図３の電力合成器の入力３８ａ、３８ｂの１つでの反射係数を示している。図６（ａ）および図６（ｂ）のグラフは、１３．５６ＭＨｚまでの電力合成器のＳパラメータ（Ｓ−Ｐａｒａｍｅｔｅｒ）に基づいて生成されている。図示の実施形態では、電力合成器２０Ｂの±５％の帯域幅が達成される。帯域幅は、反射係数が−３０ｄＢ未満であり、伝送変動が０．０５ｄＢ未満を有するものとして定義される。本発明の前述の詳細な説明では、少なくとも１つの例示的な態様が提示されたが、多くの変形例が存在することを理解されたい。また、１つまたは複数の例示的な態様は例示に過ぎず、本発明の範囲、適用可能性、または構成を何ら限定することを意図するものではないことも理解されたい。むしろ、前述の詳細な説明は、本発明の例示的な態様を実施するための便利なロードマップを当業者に提供するであろう。添付の特許請求の範囲に記載される本発明の範囲から逸脱することなく、例示的な態様で説明される要素の機能および配置に様々な変更を加えることができることを理解されたい。
【図１】
2020099043.tif 000003
【図２】
2020099043.tif 000004
【図３】
2020099043.tif 000005
【図４】
2020099043.tif 000006
【図５】
2020099043.tif 000007
【図６】
2020099043.tif 000008
【図７】
2020099043.tif 000009
【外国語明細書】
2020099043000001.pdf