(57)【要約】      （修正有）【課題】第１のＣＰＵ及び第２のＣＰＵの各々を、他方の処理手段の起動を待つことなく起動させる。【解決手段】中継システムは、制御部５０において、第１の起動プログラムを読み込むことで起動し、処理を実行する第１のＣＰＵと、第２の起動プログラムを読み込むことで起動し、処理を実行する第２のＣＰＵと、第１の起動プログラム及び第２の起動プログラムを格納するＨＤＤモジュールと、そこに格納されているデータの第１のＣＰＵ及び第２のＣＰＵへの受け渡しを中継するＩＦスイッチと、第１のＣＰＵとＩＦスイッチとを接続する第１の通信路５７、５８と、第２のＣＰＵとＩＦスイッチとを接続する第２の通信路５９と、を有する。ＩＦスイッチは、第１の通信路及び第２の通信路の何れかを介したデータの読み出し要求を受けると、要求されたデータを、記憶手段から高速通信路６０を介して読み出し、読み出し要求が通った通信路を介してデータを送信する。【選択図】図２
2020027509.tif 000002
【特許請求の範囲】
【請求項１】
第１の起動プログラムを読み込むことで起動し、処理を実行する第１の処理手段と、
第２の起動プログラムを読み込むことで起動し、処理を実行する第２の処理手段と、
前記第１の起動プログラムおよび前記第２の起動プログラムを格納する記憶手段と、
前記記憶手段に格納されているデータの前記第１の処理手段および前記第２の処理手段への受け渡しを中継する中継手段と、
前記第１の処理手段と前記中継手段とを接続し、当該第１の処理手段からのデータの読み出し要求が通る通路を構成する第１の通信路と、
前記第２の処理手段と前記中継手段とを接続し、当該第２の処理手段からのデータの読み出し要求が通る通路を構成する第２の通信路と、
を有し、
前記記憶手段は、格納しているデータを、前記第１の通信路および前記第２の通信路よりもデータが通る際の速度が速い高速通信路を介して前記中継手段へ送信し、
前記中継手段は、前記第１の通信路および前記第２の通信路の何れかを介したデータの読み出し要求を受けると、要求された当該データを、前記記憶手段から前記高速通信路を介して読み出し、当該読み出し要求が通った通信路を介して当該データを送信することを特徴とする、中継システム。
【請求項２】
前記第１の処理手段と前記中継手段とを接続し、前記第１の通信路および前記第２の通信路よりもデータが通る際の速度が速く、当該第１の処理手段の起動後に使用可能になる第３の通信路をさらに有し、
前記第２の処理手段は、前記第１の処理手段および前記第３の通信路を介して、前記記憶手段に格納されているデータを取得することを特徴とする請求項１記載の中継システム。
【請求項３】
前記記憶手段は、前記第１の起動プログラムを格納する第１の格納領域、前記第２の起動プログラムを格納する第２の格納領域、および前記第３の通信路を介して前記中継手段が受けるデータの読み出し要求にて指定されるデータを格納する第３の格納領域を有し、
前記第３の通信路を介して前記中継手段が受けるデータの読み出し要求にて指定されたデータの格納先は、前記第３の格納領域における格納先と一致することを特徴とする請求項２記載の中継システム。
【請求項４】
前記記憶手段は、前記第１の起動プログラムを格納する第１の格納領域、前記第２の起動プログラムを格納する第２の格納領域、および前記中継手段が起動後の前記第１の処理手段および／または起動後の前記第２の処理手段から受ける読み出し要求にて指定されるデータを格納する第３の格納領域を有し、
前記中継手段は、一の前記高速通信路を介して、前記第１の格納領域、前記第２の格納領域、および前記第３の格納領域の各々からのデータの読み出しが可能であることを特徴とする請求項１記載の中継システム。
【請求項５】
前記第１の処理手段と前記中継手段とを接続し、前記第１の通信路および前記第２の通信路よりもデータが通る際の転送速度が速い第３の通信路をさらに有し、
前記中継手段は、前記第３の通信路を介したデータの読み出し要求を受けると、前記第３の格納領域に格納されているデータを前記高速通信路を介して読み出し、当該第３の通信路を介して当該データを送信し、
前記第３の通信路と前記高速通信路とは、同じ規格の通信路により構成されることを特徴とする請求項４記載の中継システム。
【請求項６】
前記中継手段は、データの読み出し要求が通った通信路に応じた前記記憶手段の格納領域から当該読み出し要求に係るデータを取得することを特徴とする請求項１記載の中継システム。
【請求項７】
前記記憶手段は、前記第１の起動プログラムを格納する第１の格納領域および前記第２の起動プログラムを格納する第２の格納領域を有し、
前記中継手段は、データの読み出し要求が通った通信路が前記第１の通信路である場合、前記第１の格納領域から当該読み出し要求に係るデータを取得し、データの読み出し要求が通った通信路が前記第２の通信路である場合、前記第２の格納領域から当該読み出し要求に係るデータを取得することを特徴とする請求項６記載の中継システム。
【請求項８】
前記中継手段には、前記第１の通信路および前記第２の通信路の何れかを介して受けたデータの読み出し要求にて指定されたデータの格納先と前記記憶手段に格納されているデータの格納先とが対応付けられた格納先情報を管理する管理部が設けられ、
前記中継手段は、前記読み出し要求を受けると、当該読み出し要求にて指定された格納先が前記格納先情報にて対応付けられている前記記憶手段の格納先に該当するデータを読み出すことを特徴とする請求項１記載の中継システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、中継システムに関する。
【背景技術】
【０００２】
特許文献１には、高速デバイスが高速なデータ転送を可能とする高速インターフェースを介してバッファを有するスイッチと接続され、スイッチが低速なデータ転送を可能とする複数の低速インターフェースを介して複数の低速デバイスと接続される構成が開示されている。
特許文献２には、第１ＣＰＵがＨＤＤをアクセスするための経路は、第２ＣＰＵの動作状態であるか非動作状態であるかに応じて、自動的に切り替えられることが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５０５７８３３号公報
【特許文献２】特開２００５−１３５２６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
各々が処理を実行する第１の処理手段および第２の処理手段を用いて機器の動作を制御する技術が存在する。第１の処理手段および第２の処理手段は、それぞれ記憶手段から起動プログラムを読み込むことで起動する。
ここで、第２の処理手段が、第１の処理手段を介して記憶手段の起動プログラムを取得可能に設けられることがあるが、この場合、第１の処理手段が起動するまで第２の処理手段が起動プログラムを読み込めず、第１の処理手段が起動するまで第２の処理手段が起動を待たされていた。
【０００５】
本発明の目的は、第１の処理手段および第２の処理手段の各々を、他方の処理手段の起動を待つことなく起動させることにある。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、第１の起動プログラムを読み込むことで起動し、処理を実行する第１の処理手段と、第２の起動プログラムを読み込むことで起動し、処理を実行する第２の処理手段と、前記第１の起動プログラムおよび前記第２の起動プログラムを格納する記憶手段と、前記記憶手段に格納されているデータの前記第１の処理手段および前記第２の処理手段への受け渡しを中継する中継手段と、前記第１の処理手段と前記中継手段とを接続し、当該第１の処理手段からのデータの読み出し要求が通る通路を構成する第１の通信路と、前記第２の処理手段と前記中継手段とを接続し、当該第２の処理手段からのデータの読み出し要求が通る通路を構成する第２の通信路と、を有し、前記記憶手段は、格納しているデータを、前記第１の通信路および前記第２の通信路よりもデータが通る際の速度が速い高速通信路を介して前記中継手段へ送信し、前記中継手段は、前記第１の通信路および前記第２の通信路の何れかを介したデータの読み出し要求を受けると、要求された当該データを、前記記憶手段から前記高速通信路を介して読み出し、当該読み出し要求が通った通信路を介して当該データを送信することを特徴とする、中継システムである。
請求項２に記載の発明は、前記第１の処理手段と前記中継手段とを接続し、前記第１の通信路および前記第２の通信路よりもデータが通る際の速度が速く、当該第１の処理手段の起動後に使用可能になる第３の通信路をさらに有し、前記第２の処理手段は、前記第１の処理手段および前記第３の通信路を介して、前記記憶手段に格納されているデータを取得することを特徴とする請求項１記載の中継システムである。
請求項３に記載の発明は、前記記憶手段は、前記第１の起動プログラムを格納する第１の格納領域、前記第２の起動プログラムを格納する第２の格納領域、および前記第３の通信路を介して前記中継手段が受けるデータの読み出し要求にて指定されるデータを格納する第３の格納領域を有し、前記第３の通信路を介して前記中継手段が受けるデータの読み出し要求にて指定されたデータの格納先は、前記第３の格納領域における格納先と一致することを特徴とする請求項２記載の中継システムである。
請求項４に記載の発明は、前記記憶手段は、前記第１の起動プログラムを格納する第１の格納領域、前記第２の起動プログラムを格納する第２の格納領域、および前記中継手段が起動後の前記第１の処理手段および／または起動後の前記第２の処理手段から受ける読み出し要求にて指定されるデータを格納する第３の格納領域を有し、前記中継手段は、一の前記高速通信路を介して、前記第１の格納領域、前記第２の格納領域、および前記第３の格納領域の各々からのデータの読み出しが可能であることを特徴とする請求項１記載の中継システムである。
請求項５に記載の発明は、前記第１の処理手段と前記中継手段とを接続し、前記第１の通信路および前記第２の通信路よりもデータが通る際の転送速度が速い第３の通信路をさらに有し、前記中継手段は、前記第３の通信路を介したデータの読み出し要求を受けると、前記第３の格納領域に格納されているデータを前記高速通信路を介して読み出し、当該第３の通信路を介して当該データを送信し、前記第３の通信路と前記高速通信路とは、同じ規格の通信路により構成されることを特徴とする請求項４記載の中継システムである。
請求項６に記載の発明は、前記中継手段は、データの読み出し要求が通った通信路に応じた前記記憶手段の格納領域から当該読み出し要求に係るデータを取得することを特徴とする請求項１記載の中継システムである。
請求項７に記載の発明は、前記記憶手段は、前記第１の起動プログラムを格納する第１の格納領域および前記第２の起動プログラムを格納する第２の格納領域を有し、前記中継手段は、データの読み出し要求が通った通信路が前記第１の通信路である場合、前記第１の格納領域から当該読み出し要求に係るデータを取得し、データの読み出し要求が通った通信路が前記第２の通信路である場合、前記第２の格納領域から当該読み出し要求に係るデータを取得することを特徴とする請求項６記載の中継システムである。
請求項８に記載の発明は、前記中継手段には、前記第１の通信路および前記第２の通信路の何れかを介して受けたデータの読み出し要求にて指定されたデータの格納先と前記記憶手段に格納されているデータの格納先とが対応付けられた格納先情報を管理する管理部が設けられ、前記中継手段は、前記読み出し要求を受けると、当該読み出し要求にて指定された格納先が前記格納先情報にて対応付けられている前記記憶手段の格納先に該当するデータを読み出すことを特徴とする請求項１記載の中継システムである。
【発明の効果】
【０００７】
請求項１の発明によれば、第１の処理手段および第２の処理手段の各々を、他方の処理手段の起動を待つことなく起動させることができる。
請求項２の発明によれば、第２の通信路よりもデータが通る際の速度が速い通信路を第２の処理手段に接続することなく、第２の通信路よりもデータが通る際の速度が速い通信路を介して第２の処理手段がデータを取得することができる。
請求項３の発明によれば、中継手段が、第３の通信路を介して受けた読み出し要求にて指定されたデータの格納先を他の格納先に置き換えることなく、記憶手段に対して読み出し要求を行うことができる。
請求項４の発明によれば、記憶手段の第１の格納領域、第２の格納領域、および第３の格納領域に格納されているデータを中継手段に送信するために用いられる通信路として一の高速通信路以外の通信路を設ける必要がなくなる。
請求項５の発明によれば、中継手段が、第３の通信路を介して受けた読み出し要求にて指定されたデータの格納先を他の格納先に置き換えることなく、記憶手段に対して読み出し要求を行うことができる。
請求項６の発明によれば、データの読み出し要求が通る通信路と、記憶手段から取得するデータとを、読み出し要求を行った処理手段の種類に対応付けて設定することができる。
請求項７の発明によれば、データの読み出し要求が通った通信路に応じて、読み出し要求を行った処理手段が起動するための起動プログラムを中継手段が取得することができる。
請求項８の発明によれば、処理手段と中継手段とを接続する通信路と、中継手段と記憶手段とを接続する通信路とが異なる規格であっても、処理手段が読み出し要求を行ったデータを記憶手段から読み出すことができる。
【図面の簡単な説明】
【０００８】
【図１】画像形成システムの構成の一例を示す図である。
【図２】制御部の内部構造の一例を示すブロック図である。
【図３】ＨＤＤモジュールの内部構成の一例を示した図である。
【図４】画像形成装置の起動処理の流れを示したフローチャートである。
【図５】第１の高速バスの通信プロトコルが確立した後における第１ＣＰＵによるデータの読み出し処理の流れを示したフローチャートである。
【図６】ＨＤＤモジュールの内部構成の変形例を示した図である。
【図７】オプション基板が接続された制御部の構成を示した図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。
＜画像形成システムの構成＞
図１は、本実施形態による画像形成システムの構成の一例を示す図である。
本実施形態の画像形成システムは、画像形成装置１と、端末装置３と、ファクシミリ装置４と、サーバ装置５とを備える。画像形成装置１と端末装置３、画像形成装置１とファクシミリ装置４、および画像形成装置１とサーバ装置５とは、ネットワーク２を介して接続されている。
画像形成装置１は、スキャン機能、プリント機能、コピー機能、およびファクシミリ機能を備える。
【００１０】
ネットワーク２は、画像形成装置１と端末装置３、画像形成装置１とファクシミリ装置４、および画像形成装置１とサーバ装置５との間の通信を担う情報通信ネットワークである。ネットワーク２は、データの送受信が可能であれば、その種類は特に限定されず、例えばインターネット、ＬＡＮ（Local Area Network）、ＷＡＮ（Wide Area Network）等として良い。データ通信に用いられる通信回線は、有線であっても無線であっても良い。画像形成装置１と端末装置３とを接続するネットワーク２と、画像形成装置１とファクシミリ装置４とを接続するネットワーク２と、画像形成装置１とサーバ装置５とを接続するネットワーク２とは、共通のネットワーク２であってもよいし、異なるネットワークであってもよい。特に図示しないが、ネットワーク２にはネットワークや通信回線を接続するためのゲートウェイやハブ等の中継装置が設けられてもよい。
【００１１】
端末装置３は、ユーザが文書を印刷する際に操作するコンピュータ装置である。端末装置３は、ネットワーク２を介して、画像形成装置１に印刷等の指示を行う。端末装置３は、例えば、コンピュータ、タブレット型情報端末、その他の情報処理装置により実現される。
ファクシミリ装置４は、ネットワーク２を介して、画像形成装置１との間でファクシミリを送受信する。
サーバ装置５は、ネットワーク２を介して、画像形成装置１との間でデータを送受信するサーバである。サーバ装置５は、例えば、コンピュータにより実現される。サーバ装置５は、単一のコンピュータにより構成しても良いし、複数のコンピュータによる分散処理により実現しても良い。
【００１２】
また、画像形成装置１は、紙等の記録媒体に形成された画像を読み取る画像読取部１０と、記録媒体に画像を形成する画像形成部２０と、ユーザからの指示を受け付けるとともにユーザに対してメッセージを表示するユーザインタフェース（ＵＩ）３０とを備える。また、画像形成装置１は、ネットワーク２を介して端末装置３、ファクシミリ装置４およびサーバ装置５との間でデータの送受信を行う送受信部４０と、画像形成部２０、ＵＩ３０および送受信部４０の動作を制御する制御部５０とを備える。
【００１３】
画像形成装置１では、画像読取部１０によってスキャン機能が実現され、画像形成部２０によってプリント機能が実現され、画像読取部１０および画像形成部２０によってコピー機能が実現され、画像読取部１０、画像形成部２０、および送受信部４０によってファクシミリ機能が実現される。
【００１４】
＜制御部５０の内部構造＞
図２は、制御部５０の内部構造の一例を示すブロック図である。
制御部５０は、第１ＣＰＵ５１Ａと、第２ＣＰＵ５１Ｂと、第１ＤＲＡＭ５３と、第２ＤＲＡＭ５４と、ＨＤＤ（Hard Disk Drive）モジュール５５と、インタフェース（ＩＦ）スイッチ５６とを有する。また、制御部５０には、第１ＣＰＵ５１ＡとＩＦスイッチ５６とを接続する第１の低速バス５７と、第１ＣＰＵ５１ＡとＩＦスイッチ５６とを接続する第１の高速バス５８と、第２ＣＰＵ５１ＢとＩＦスイッチ５６とを接続する第２の低速バス５９と、ＩＦスイッチ５６とＨＤＤモジュール５５とを接続する第２の高速バス６０と、第１ＣＰＵ５１Ａと第２ＣＰＵ５１Ｂとを接続する第３の高速バス５２とが設けられている。
【００１５】
本実施形態の第１の低速バス５７および第２の低速バス５９としては、何れも、ＳＰＩ（Serial Peripheral Interface）の通信規格によるバスが用いられる。
また、本実施形態の第１の高速バス５８、第２の高速バス６０、および第３の高速バス５２としては、何れも、ＳＡＴＡ（Serial AT Attachment）の通信規格によるバスが用いられる。
【００１６】
第１の高速バス５８におけるデータの転送速度は、第１の低速バス５７や第２の低速バス５９における転送速度よりも速い。
また、高速通信路の一例としての第２の高速バス６０におけるデータの転送速度は、第１の低速バス５７や第２の低速バス５９における転送速度よりも速い。
また、第３の高速バス５２におけるデータの転送速度は、第１の低速バス５７や第２の低速バス５９における転送速度よりも速い。
【００１７】
第１の処理手段の一例としての第１ＣＰＵ５１Ａは、画像形成装置１全体の動作を制御する。第１ＣＰＵ５１Ａは、第１ＤＲＡＭ５３との間でデータの授受を行いながら処理を実行する。
第２の処理手段の一例としての第２ＣＰＵ５１Ｂは、画像読取部１０から入力される画像データや画像形成部２０に出力する画像データに処理を施す。第２ＣＰＵ５１Ｂは、第２ＤＲＡＭ５４との間でデータの授受を行いながら処理を実行する。なお、以下では、第１ＣＰＵ５１Ａと第２ＣＰＵ５１Ｂとを区別しない場合は、単にＣＰＵ５１と称する。
第１ＤＲＡＭ５３および第２ＤＲＡＭ５４は、何れも、揮発性メモリである。
【００１８】
記憶手段の一例としてのＨＤＤモジュール５５は、第１ブートプログラムを格納する。第１ＣＰＵ５１Ａは、第１ブートプログラムを読み込むことで起動する。具体的には、第１ＣＰＵ５１Ａは、ＨＤＤモジュール５５から読み出した第１ブートプログラムを第１ＤＲＡＭ５３に展開することで起動する。ここで、第１ブートプログラムは、第１の起動プログラムとして捉えられる。
また、ＨＤＤモジュール５５は、第２ブートプログラムを格納する。第２ＣＰＵ５１Ｂは、第２ブートプログラムを読み込むことで起動する。具体的には、第２ＣＰＵ５１Ｂは、ＨＤＤモジュール５５から読み出した第２ブートプログラムを第２ＤＲＡＭ５４に展開することで起動する。ここで、第２ブートプログラムは、第２の起動プログラムとして捉えられる。
また、ＨＤＤモジュール５５は、不揮発性メモリである。
【００１９】
中継手段の一例としてのＩＦスイッチ５６は、ＨＤＤモジュール５５に格納されているデータの第１ＣＰＵ５１Ａや第２ＣＰＵ５１Ｂへの受け渡しを中継する。具体的には、ＩＦスイッチ５６は、ＨＤＤモジュール５５に格納されているデータの読み出し要求を第１ＣＰＵ５１Ａや第２ＣＰＵ５１Ｂから受けると、要求されたデータを、ＨＤＤモジュール５５から読み出し、要求元のＣＰＵ５１へ送信する。
【００２０】
また、ＩＦスイッチ５６には、管理部の一例としてのアドレス変換テーブル５６１が設けられている。アドレス変換テーブル５６１は、第１の低速バス５７上のアドレス情報や第２の低速バス５９上のアドレス情報に、第２の高速バス６０上のアドレス情報が対応付けられているテーブルである。
【００２１】
具体的には、アドレス変換テーブル５６１では、ＩＦスイッチ５６が第１の低速バス５７を介して受ける第１ブートプログラムの読み出し要求に含まれるアドレス情報に、ＨＤＤモジュール５５に格納されている第１ブートプログラムに該当するアドレス情報が対応付けられている。また、ＩＦスイッチ５６が第２の低速バス５９を介して受ける第２ブートプログラムの読み出し要求に含まれるアドレス情報に、ＨＤＤモジュール５５に格納されている第２ブートプログラムに該当するアドレス情報が対応付けられている。なお、アドレス変換テーブル５６１に示されている情報、すなわち、第１の低速バス５７および第２の低速バス５９の何れかを介して受けたデータの読み出し要求にて指定されたアドレス情報とＨＤＤモジュール５５に格納されているデータに該当するアドレス情報とが対応付けられた情報は、格納先情報として捉えられる。
【００２２】
ＩＦスイッチ５６は、第１ブートプログラムの読み出し要求や第２ブートプログラムの読み出し要求を受けると、アドレス変換テーブル５６１を参照する。そして、アドレス変換テーブル５６１にて対応付けられたアドレス情報に置き換えて、ＨＤＤモジュール５５に対して読み出し要求を行う。
【００２３】
なお、本実施形態では、上述した通り、第１の高速バス５８と第２の高速バス６０とが同じ規格の通信路により構成されている。
そのため、ＩＦスイッチ５６が第１の高速バス５８を介して受けるデータの読み出し要求に含まれるアドレス情報は、ＨＤＤモジュール５５に格納されているデータに該当するアドレス情報と一致する。したがって、ＩＦスイッチ５６は、第１の高速バス５８を介してデータの読み出し要求を受けた場合には、アドレス変換テーブル５６１を参照することなくＨＤＤモジュール５５に対して読み出し要求を行う。言い換えると、ＩＦスイッチ５６は、第１の高速バス５８を介してデータの読み出し要求を受けた場合には、アドレス変換を行うことなく、ＨＤＤモジュール５５に対して読み出し要求を行う。
【００２４】
また、本実施形態では、第１ＣＰＵ５１Ａ、第２ＣＰＵ５１Ｂ、第１ＤＲＡＭ５３、第２ＤＲＡＭ５４、ＨＤＤモジュール５５、ＩＦスイッチ５６、第１の低速バス５７、第１の高速バス５８、第２の低速バス５９、第２の高速バス６０、および第３の高速バス５２は、ＨＤＤモジュール５５に格納されているデータのＣＰＵ５１への受け渡しを中継する中継システムとして捉えられる。
【００２５】
＜ＨＤＤモジュール５５の内部構成＞
次に、ＨＤＤモジュール５５の内部構成について説明する。
図３は、ＨＤＤモジュール５５の内部構成の一例を示した図である。
ＨＤＤモジュール５５は、ＨＤＤ５５１と、内部コントローラ５５２とを有する。
【００２６】
ＨＤＤ５５１には、第１ブートプログラム格納領域Ａ１と、第２ブートプログラム格納領域Ａ２と、プログラム格納領域Ａ３と、作業領域Ａ４とが設けられている。
第１の格納領域の一例としての第１ブートプログラム格納領域Ａ１は、第１ブートプログラムが格納されている領域である。
第２の格納領域の一例としての第２ブートプログラム格納領域Ａ２は、第２ブートプログラムが格納されている領域である。
プログラム格納領域Ａ３は、画像形成装置１の起動処理の完了後に第１ＣＰＵ５１Ａや第２ＣＰＵ５１Ｂが実行するプログラムファイルが格納されている領域である。
第３の格納領域の一例としての作業領域Ａ４は、第１ＣＰＵ５１Ａや第２ＣＰＵ５１Ｂによる処理やプログラムの実行に伴って発生するデータ等が一時的に格納される領域である。
【００２７】
内部コントローラ５５２は、ＩＦスイッチ５６との間でデータの授受を行い、ＨＤＤ５５１に対するデータの読み書きを制御する。
内部コントローラ５５２は、ＩＦスイッチ５６からデータの読み出し要求を受けると、ＨＤＤ５５１の格納領域のうち、読み出し要求に含まれるアドレス情報に該当するデータの格納領域から、要求されたデータを取り出し、ＩＦスイッチ５６へ送信する。
【００２８】
＜画像形成装置１の起動処理＞
次に、画像形成装置１の起動処理について説明する。
図４は、画像形成装置１の起動処理の流れを示したフローチャートである。なお、画像形成装置１の起動処理は、例えば、ＵＩ３０（図１参照）を介して画像形成装置１の電源が投入されることに伴いＣＰＵ５１にリセット指示が入力されたときに実行される。
【００２９】
ＣＰＵ５１がリセット指示を受けると、ＣＰＵ５１によりリセットが実行される（Ｓ１０１）。具体的には、第１ＣＰＵ５１Ａにより、第１ＤＲＡＭ５３の記憶内容がクリアされる。また、第２ＣＰＵ５１Ｂにより、第２ＤＲＡＭ５４の記憶内容がクリアされる。
【００３０】
本実施形態では、第１ＤＲＡＭ５３の記憶内容がクリアされると、第１の高速バス５８の通信プロトコルが確立するまで、第１の高速バス５８を介したデータの送受信を行えない。一方、第１ＤＲＡＭ５３の記憶内容および第２ＤＲＡＭ５４の記憶内容がクリアされても、第１の低速バス５７および第２の低速バス５９の通信プロトコルが確立しており、第１の低速バス５７を介したデータの送受信や第２の低速バス５９を介したデータの送受信を行える。すなわち、第１の低速バス５７は、第１ＣＰＵ５１Ａの起動時に用いられるバスである。また、第２の低速バス５９は、第２ＣＰＵ５１Ｂの起動時に用いられるバスである。
なお、本実施形態では、第１の低速バス５７は、第１の通信路として捉えられる。また、第２の低速バス５９は、第２の通信路として捉えられる。また、第１の高速バス５８は、第３の通信路として捉えられる。
【００３１】
続いて、ＩＦスイッチ５６は、ＣＰＵ５１からデータの読み出し要求を受ける（Ｓ１０２）。具体的には、ＩＦスイッチ５６は、ＣＰＵ５１からブートプログラムの読み出し要求を受ける。
【００３２】
ＩＦスイッチ５６は、ＨＤＤモジュール５５に対して、ブートプログラムの読み出し要求を行う（Ｓ１０３）。具体的には、ＩＦスイッチ５６は、ＣＰＵ５１から受けた読み出し要求に含まれるアドレス情報を、アドレス変換テーブル５６１にてこのアドレス情報に対応付けられているアドレス情報に置き換えて、第２の高速バス６０を介して、ＨＤＤモジュール５５に対して読み出し要求を行う。
【００３３】
続いて、ＩＦスイッチ５６は、ＨＤＤ５５１に格納されているブートプログラムをＨＤＤモジュール５５の内部コントローラ５５２から取得する（Ｓ１０４）。具体的には、内部コントローラ５５２は、ＩＦスイッチ５６から読み出し要求を受けると、この読み出し要求に含まれるアドレス情報を参照し、ＨＤＤ５５１に格納されているブートプログラムのうち、参照したアドレス情報に該当するブートプログラムを取得する。そして、第２の高速バス６０を介して、取得したブートプログラムをＩＦスイッチ５６へ送信する。
【００３４】
続いて、ＩＦスイッチ５６は、ブートプログラムをＣＰＵ５１へ送信する（Ｓ１０５）。具体的には、ＩＦスイッチ５６は、取得したブートプログラムを、読み出し要求を受けたＣＰＵ５１へ送信する。ＩＦスイッチ５６は、第１の低速バス５７を介してブートプログラムの読み出し要求を受けていた場合、第１ブートプログラムを取得し、第１の低速バス５７を介して第１ＣＰＵ５１Ａへ第１ブートプログラムを送信する。また、第２の低速バス５９を介してブートプログラムの読み出し要求を受けていた場合、第２ブートプログラムを取得し、第２の低速バス５９を介して第２ＣＰＵ５１Ｂへ第２ブートプログラムを送信する。
【００３５】
続いて、ＣＰＵ５１は、ブートプログラムを読み込んで起動する（Ｓ１０６）。ステップ１０５にて第１ＣＰＵ５１Ａが第１ブートプログラムを取得した場合、第１ＣＰＵ５１Ａは、第１ブートプログラムを第１ＤＲＡＭ５３に展開することで起動する。また、ステップ１０５にて第２ＣＰＵ５１Ｂが第２ブートプログラムを取得した場合、第２ＣＰＵ５１Ｂは、第２ブートプログラムを第２ＤＲＡＭ５４に展開することで起動する。
また、第１ＣＰＵ５１Ａが、第１の高速バス５８の通信プロトコルの確立に必要なプログラムをＨＤＤ５５１から取得し、このプログラムを第１ＤＲＡＭ５３に展開することで、第１の高速バス５８の通信プロトコルが確立する。
【００３６】
このように、本実施形態では、ＩＦスイッチ５６は、第１の低速バス５７および第２の低速バス５９の何れかを介したデータの読み出し要求を受けると、要求されたデータを、ＨＤＤモジュール５５から第２の高速バス６０を介して読み出し、第１の低速バス５７および第２の低速バス５９のうち読み出し要求が通ったバスを介して、ＨＤＤモジュール５５から読み出したデータを送信する。
【００３７】
ここで、第２ＣＰＵ５１Ｂが、第１ＣＰＵ５１Ａを介してＨＤＤモジュール５５から第２ブートプログラムを取得して起動することがある。この場合、第２ＣＰＵ５１Ｂは、第１ＣＰＵ５１Ａが起動するまで第２ブートプログラムを読み込めず、第１ＣＰＵ５１Ａが第１ブートプログラムを読み込んで起動するまで、第２ＣＰＵ５１Ｂの起動が待たされていた。
これに対し、本実施形態のように、第１ＣＰＵ５１Ａおよび第２ＣＰＵ５１Ｂの各々が、他方のＣＰＵ５１の起動とは関係なくブートプログラムを読み込める構成である場合、第１ＣＰＵ５１Ａおよび第２ＣＰＵ５１Ｂの各々を、他方のＣＰＵの起動を待つことなく起動させられる。
【００３８】
特に、本実施形態では、第１ＣＰＵ５１Ａおよび第２ＣＰＵ５１ＢとＨＤＤモジュール５５との間にＩＦスイッチ５６を設け、ＩＦスイッチ５６は第２の高速バス６０を介してＨＤＤモジュール５５に対するデータの送受信を行っている。
【００３９】
また、本実施形態では、ＩＦスイッチ５６には、第１の低速バス５７および第２の低速バス５９の何れかを介してＩＦスイッチ５６が受けたデータの読み出し要求にて指定されたデータのアドレス情報と、ＨＤＤモジュール５５に格納されているデータに該当するアドレス情報とが対応付けられた格納先情報を管理するアドレス変換テーブル５６１が設けられている。そして、ＩＦスイッチ５６は、読み出し要求を受けると、読み出し要求にて指定されたアドレス情報がアドレス変換テーブル５６１にて対応付けられているＨＤＤモジュール５５のアドレス情報に該当するデータを読み出す。
【００４０】
この場合、ＣＰＵ５１とＩＦスイッチ５６とを接続する通信路と、ＩＦスイッチ５６とＨＤＤモジュール５５とを接続する通信路とが異なる規格であっても、ＣＰＵ５１が読み出し要求を行ったデータがＨＤＤモジュール５５から読み出される。
【００４１】
＜画像形成装置１の起動後におけるデータの読み出し処理＞
次に、第１の高速バス５８の通信プロトコルが確立した後における第１ＣＰＵ５１Ａによるデータの読み出し処理について説明する。
図５は、第１の高速バス５８の通信プロトコルが確立した後における第１ＣＰＵ５１Ａによるデータの読み出し処理の流れを示したフローチャートである。
まず、第１ＣＰＵ５１Ａは、ＩＦスイッチ５６に対してデータの読み出し要求を行う（Ｓ２０１）。具体的には、第１ＣＰＵ５１Ａは、ＩＦスイッチ５６に対するデータの読み出し要求を、第１の高速バス５８を介して行う。
【００４２】
次に、ＩＦスイッチ５６は、ＨＤＤモジュール５５に対して、第２の高速バス６０を介してデータの読み出し要求を行う（Ｓ２０２）。ＩＦスイッチ５６は、データの読み出し要求が通ったバスが第１の高速バス５８である場合、アドレス変換テーブル５６１を参照することなく、第２の高速バス６０を介して、ＨＤＤモジュール５５に対してデータの読み出し要求を行う。
【００４３】
続いて、ＩＦスイッチ５６は、読み出し要求に係るデータをＨＤＤモジュール５５から取得し、取得したデータを第１ＣＰＵ５１Ａに送信する（Ｓ２０３）。具体的には、ＨＤＤモジュール５５の内部コントローラ５５２が、ＨＤＤ５５１に格納されているデータのうち読み出し要求に含まれるアドレス情報に該当するデータを取得し、取得したデータを、第２の高速バス６０を介してＩＦスイッチ５６へ送信する。そして、ＩＦスイッチ５６は、取得したデータを、第１の高速バス５８を介して、第１ＣＰＵ５１Ａに送信する。
【００４４】
なお、第２ＣＰＵ５１Ｂが第１ＣＰＵ５１Ａを介してデータの読み出し要求を行う場合には、まず、第２ＣＰＵ５１Ｂが、データの読み出し要求を、第３の高速バス５２を介して第１ＣＰＵ５１Ａに行う。続いて、図５に示したステップ２０１〜ステップ２０３の処理が行われた後、第１ＣＰＵ５１Ａが、取得したデータを、第３の高速バス５２を介して第２ＣＰＵ５１Ｂに送信する。
【００４５】
このように、本実施形態では、第１ＣＰＵ５１Ａの起動後においては、第１ＣＰＵ５１Ａによるデータの読み出し要求に第１の高速バス５８が用いられる。また、第１ＣＰＵ５１Ａおよび第２ＣＰＵ５１Ｂの起動後においては、第２ＣＰＵ５１Ｂによるデータの読み出し要求に第１の高速バス５８が用いられる。
【００４６】
このように、本実施形態では、ＩＦスイッチ５６は、第１の低速バス５７、第１の高速バス５８および第２の低速バス５９のうち、データの読み出し要求が通ったバスに応じたＨＤＤモジュール５５の格納領域から読み出し要求に係るデータを取得する。
具体的には、ＩＦスイッチ５６は、データの読み出し要求が通ったバスが第１の低速バス５７である場合、ＨＤＤ５５１の第１ブートプログラム格納領域Ａ１から第１ブートプログラムを取得する。また、データの読み出し要求が通ったバスが第２の低速バス５９である場合、ＨＤＤ５５１の第２ブートプログラム格納領域Ａ２から第２ブートプログラムを取得する。また、データの読み出し要求が通ったバスが第１の高速バス５８である場合、ＨＤＤ５５１の作業領域Ａ４から読み出し要求に係るデータを取得する。
【００４７】
また、本実施形態では、ＨＤＤモジュール５５は、第１ブートプログラム格納領域Ａ１、第２ブートプログラム格納領域Ａ２、およびＩＦスイッチ５６が起動後の第１ＣＰＵ５１Ａおよび／または第２ＣＰＵ５１Ｂから受ける読み出し要求にて指定されるデータを格納する作業領域Ａ４を有する。そして、ＩＦスイッチ５６は、第２の高速バス６０を介して、第１ブートプログラム格納領域Ａ１、第２ブートプログラム格納領域Ａ２、および作業領域Ａ４の各々からのデータを読み出す。
【００４８】
この場合、ＨＤＤモジュール５５の第１ブートプログラム格納領域Ａ１、第２ブートプログラム格納領域Ａ２、および作業領域Ａ４に格納されているデータをＩＦスイッチ５６に送信するために用いられるバスとして第２の高速バス６０以外のバスを設ける必要がなくなる。
【００４９】
＜変形例＞
続いて、ＨＤＤモジュール５５の内部構成の変形例について説明する。
図６は、ＨＤＤモジュール５５の内部構成の変形例を示した図である。
図６に示すように、ＨＤＤ５５１には、第１ブートプログラム格納領域Ａ１と、第２ブートプログラム格納領域Ａ２と、プログラム格納領域Ａ３と、作業領域Ａ４とが設けられている。また、ＨＤＤ５５１には、追加ブートプログラム格納領域Ａ５が設けられている。
【００５０】
追加ブートプログラム格納領域Ａ５は、追加ブートプログラムが格納されている領域である。ここで、追加ブートプログラムとは、ＣＰＵを付加するオプション基板が制御部５０に設けられている場合においてオプション基板に設けられているＣＰＵが起動するために読み込むブートプログラムである。
【００５１】
図７は、オプション基板が接続された制御部５０の構成を示した図である。
図７に示すように、制御部５０にはオプション基板６１が接続されている。具体的には、オプション基板６１とＩＦスイッチ５６とが第３の低速バス６２により接続されている。また、第２ＣＰＵ５１Ｂとオプション基板６１とが第４の高速バス６３により接続されている。
オプション基板６１には、追加ＣＰＵ６４と、追加ＤＲＡＭ６５とが設けられている。
【００５２】
第３の低速バス６２としては、ＳＰＩの通信規格によるバスが用いられる。また、第４の高速バス６３としては、ＳＡＴＡの通信規格によるバスが用いられる。
また、アドレス変換テーブル５６１には、第３の低速バス６２を介して行われる追加ブートプログラムの読み出し要求に含まれるアドレス情報に、ＨＤＤ５５１に格納されている追加ブートプログラムに該当するアドレス情報が対応付けられている。
【００５３】
画像形成装置１の起動処理において追加ＣＰＵ６４を起動する場合には、追加ＣＰＵ６４は、第３の低速バス６２を介して、ＩＦスイッチ５６に追加ブートプログラムの読み出し要求を行う。
【００５４】
ＩＦスイッチ５６は、追加ブートプログラムの読み出し要求が通ったバスが第３の低速バス６２である場合、アドレス変換テーブル５６１を参照する。そして、読み出し要求に含まれるアドレス情報を、アドレス変換テーブル５６１にてこのアドレス情報に対応付けられているアドレス情報に置き換えて、第２の高速バス６０を介して、ＨＤＤモジュール５５に対して追加ブートプログラムの読み出し要求を行う。
ＨＤＤモジュール５５の内部コントローラ５５２は、追加ブートプログラムの読み出し要求を受けると、読み出し要求に含まれるアドレス情報に該当するデータとしてＨＤＤ５５１の追加ブートプログラム格納領域に格納されている追加ブートプログラムを読み出す。そして、第２の高速バス６０を介して、追加ブートプログラムをＩＦスイッチ５６に送信する。
ＩＦスイッチ５６は、取得した追加ブートプログラムを、第３の低速バス６２を介して追加ＣＰＵ６４に送信する。
追加ＣＰＵ６４は、取得した追加ブートプログラムを追加ＤＲＡＭ６５に展開することで起動する。
【００５５】
また、追加ＣＰＵ６４が、第４の高速バス６３の通信プロトコルを確立するためのプログラムをＨＤＤ５５１から読み出して追加ＤＲＡＭ６５に展開することで、第４の高速バス６３の通信プロトコルが確立する。
第３の通信プロトコルが確立した後、追加ＣＰＵ６４は、第４の高速バス６３、第２ＣＰＵ５１Ｂ、および第１ＣＰＵ５１Ａを介して、ＨＤＤ５５１の作業領域Ａ４に格納されているデータを取得する。
【００５６】
このように、ＨＤＤ５５１に予め追加ブートプログラムを格納させてもよい。
この場合、第１ＣＰＵ５１Ａや第２ＣＰＵ５１Ｂの起動を待つことなく追加ＣＰＵ６４を起動させられる。また、オプション基板６１に追加ブートプログラムを格納させる必要がなくなる。
【００５７】
なお、本実施形態では、第２ＣＰＵ５１Ｂとオプション基板６１とが接続されている構成としたが、これに限定されない。
例えば、第１ＣＰＵ５１Ａとオプション基板６１とを接続する構成としてもよい。
【００５８】
また、本実施形態では、第１の高速バス５８、第２の高速バス６０、第３の高速バス５２、第４の高速バス６３として、ＳＡＴＡの通信規格によるバスが用いられているが、これに限定されない。
例えば、第１の高速バス５８、第２の高速バス６０、第３の高速バス５２、および第４の高速バス６３として、ＰＣＩｅ（ＰＣＩ  express）の通信規格によるバスが用いられてもよい。
【００５９】
また、本実施形態では、中継システムを実現するために必要な構成（第１ＣＰＵ５１Ａ、第２ＣＰＵ５１Ｂ、第１ＤＲＡＭ５３、第２ＤＲＡＭ５４、ＨＤＤモジュール５５、ＩＦスイッチ５６、第１の低速バス５７、第１の高速バス５８、第２の低速バス５９、第２の高速バス６０、および第３の高速バス５２）が画像形成装置１に設けられる構成としたが、中継システムが設けられる装置としては、画像形成装置１に限定されない。
【００６０】
また、本開示は上記の実施形態に何ら限定されるものではなく、本開示の要旨を逸脱しない範囲で種々の形態で実施することができる。
【符号の説明】
【００６１】
１…画像形成装置、５０…制御部、５１Ａ…第１ＣＰＵ、５１Ｂ…第２ＣＰＵ、５５…ＨＤＤモジュール、５６…ＩＦスイッチ、５７…第１の低速バス、５８…第１の高速バス、５９…第２の低速バス、６０…第２の高速バス
【図１】
2020027509.tif 000003
【図２】
2020027509.tif 000004
【図３】
2020027509.tif 000005
【図４】
2020027509.tif 000006
【図５】
2020027509.tif 000007
【図６】
2020027509.tif 000008
【図７】
2020027509.tif 000009