(57)【要約】【課題】入力クロックと該入力クロックに同期した同期クロックとの周波数差を監視する。【解決手段】入力クロック１８ａの周波数を監視するクロック周波数監視装置であって、入力クロック１８ａに位相同期した同期クロック１８ｅ又は該同期クロック１８ｅを分周した第１分周クロック１８ｆの位相と入力クロック１８ａの位相とを比較する位相比較器１２と、位相比較器１２の出力信号を低域濾波するフィルタ１３と、フィルタ１３の制御値に対応する周波数の同期クロック１８ｅを生成する発振器１４と、フィルタ１３の出力信号の変動幅が所定範囲以上になったときに入力クロック１８ａの周波数異常と判定する判定部１９とを備える。【選択図】図２
2020027950.tif 000002
【特許請求の範囲】
【請求項１】
第１入力クロックに同期した同期クロックを再生すると共に、該第１入力クロックに周波数同期すべき第２入力クロックの周波数を監視するクロック周波数監視装置であって、
前記同期クロック又は該同期クロックを分周した第１分周クロックの位相と前記第１入力クロックの位相とを比較する第１位相比較器と、
前記第１位相比較器の出力信号を低域濾波する第１フィルタと、
前記第１フィルタの出力信号に対応する周波数の前記同期クロックを生成する発振器と、
前記同期クロック又は前記第１分周クロックの位相と前記第２入力クロックの位相とを比較する第２位相比較器と、
前記第２位相比較器の出力信号を低域濾波する第２フィルタと、
前記第２フィルタの出力信号の変動幅が所定範囲以上になったときに、前記第２入力クロックの周波数異常と判定する判定部と、
を備えることを特徴とするクロック周波数監視装置。
【請求項２】
請求項１に記載のクロック周波数監視装置であって、
前記所定範囲は、自装置の温度によって変化させられる
ことを特徴とするクロック周波数監視装置。
【請求項３】
入力クロックの周波数を監視するクロック周波数監視装置であって、
前記入力クロックに位相同期した同期クロック又は該同期クロックを分周した第１分周クロックの位相と前記入力クロックの位相とを比較する位相比較器と、
前記位相比較器の出力信号を低域濾波するフィルタと、
前記フィルタの出力信号に対応する周波数の前記同期クロックを生成する発振器と、
前記フィルタの出力信号の変動幅が所定範囲以上になったときに前記入力クロックの周波数異常と判定する判定部と、
を備えることを特徴とするクロック周波数監視装置。
【請求項４】
請求項１乃至請求項３の何れか一項に記載のクロック周波数監視装置であって、
前記同期クロック又は該同期クロックを分周した第２分周クロックを配信する配信部をさらに備える
ことを特徴とするクロック周波数監視装置。
【請求項５】
第１入力クロックに同期した同期クロックを再生すると共に、該第１入力クロックに周波数同期すべき第２入力クロックの周波数を監視するクロック周波数監視装置が実行するクロック周波数監視方法であって、
前記同期クロック又は該同期クロックを分周した第１分周クロックの位相と前記第１入力クロックの位相とを比較する第１位相比較ステップと、
前記第１位相比較ステップの出力信号を低域濾波する第１フィルタステップと、
前記第１フィルタステップで演算した第１低域濾波信号に対応する周波数の前記同期クロックを発振器に生成させる発振ステップと、
前記同期クロック又は前記第１分周クロックの位相と前記第２入力クロックの位相とを比較する第２位相比較ステップと、
前記第２位相比較ステップの出力信号を低域濾波演算する第２フィルタステップと、
前記第２フィルタステップで演算した第２低域濾波信号の変動幅が所定範囲以上になったときに、前記第２入力クロックの周波数異常と判定する判定ステップと、
を備えることを特徴とするクロック周波数監視方法。
【請求項６】
入力クロックの周波数を監視するクロック周波数監視装置が実行するクロック周波数監視方法であって、
前記入力クロックに位相同期した同期クロック又は該同期クロックを分周した第１分周クロックの位相と前記入力クロックの位相とを比較する位相比較ステップと、
前記位相比較ステップの出力信号を低域濾波するフィルタステップと、
前記フィルタステップで演算した低域濾波信号に対応する周波数の前記同期クロックを発振器に生成させる発振ステップと、
前記低域濾波信号の変動幅が所定範囲以上になったときに前記入力クロックの周波数異常と判定する判定ステップと、
を備えることを特徴とするクロック周波数監視方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック周波数監視装置、及びクロック周波数監視方法に関する。
【背景技術】
【０００２】
現在，電話や専用線といった通信サービスの多くは、デジタル伝送方式を用いている。このデジタル伝送方式において、多重分離、クロスコネクトするにはネットワーク内の各装置の動作クロックを一致させる網同期をする必要がある。我が国では、網同期を実現するため、主局のクロック周波数に従属局のクロック周波数を合わせる従属同期方式を用いており、クロック網は標準クロック発生装置を頂点とした階層的な網構成となっている（図１）。
【０００３】
特許文献１には、ネットワーク内で接続される装置間で周波数同期を行う場合、上流側の装置は下流側の装置に周波数同期の品質状態を示す情報を送信する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５９４０６９４号公報（段落０００２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ネットワーク内で周波数同期を行う場合、信頼性向上のため、上位の装置からクロックを受信する受信部の冗長化が図られている。つまり、複数の上流側装置何れかから配信されるクロックに同期した同期クロック（選択系クロック）を配信できないときには、他の上流側装置から配信されるクロック（予備系クロック）に同期した同期クロックを配信するように構成されている。
【０００６】
ところが、特許文献１に開示されている技術では、クロック精度の確認を行う手段を有していない。特に、特許文献１に開示されている技術を用いて、選択系クロックの配信を行っている場合に、予備系クロックの精度を確認するときには、ＧＰＳ（Global Positioning System）やセシウム発振器等のレファレンス情報が必要になってしまう。
【０００７】
本発明は、このような問題点を解決するためになされたものであり、入力クロックと該入力クロックに同期した同期クロックとの周波数差を監視することができるクロック周波数監視装置、及び周波数監視方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に係る発明は、第１入力クロック（例えば、選択系クロック）に同期した同期クロックを再生すると共に、該第１入力クロックに周波数同期すべき第２入力クロック（例えば、予備系クロック）の周波数を監視するクロック周波数監視装置であって、前記同期クロック又は該同期クロックを分周した第１分周クロックの位相と前記第１入力クロックの位相とを比較する第１位相比較器（１２）と、前記第１位相比較器の出力信号を低域濾波する第１フィルタ（ＣＰＵ１３）と、前記第１フィルタの出力信号（例えば、制御値）に対応する周波数の前記同期クロックを生成する発振器（１４）と、前記同期クロック又は前記第１分周クロックの位相と前記第２入力クロックの位相とを比較する第２位相比較器（３２）と、前記第２位相比較器の出力信号を低域濾波する第２フィルタ（ＣＰＵ３３）と、前記第２フィルタの出力信号の変動幅が所定範囲以上になったときに、前記第２入力クロックの周波数異常と判定する判定部（７）と、を備えることを特徴とする。なお、括弧内の符号や文字は、実施形態において付した符号等であって、本発明を限定するものではない。
【０００９】
請求項１に係る発明によれば、第１入力クロックに位相同期した同期クロックが生成される。第２入力クロックと同期クロック又は該同期クロックを分周した第１分周クロックの位相との位相ロックが外れたら、第２フィルタの出力信号の変動幅が大きくなる。このため、第２フィルタの出力信号の変動幅を監視することにより、第２入力クロックの周波数異常を判定することができる。
【００１０】
請求項２に係る発明は、請求項１に記載のクロック周波数監視装置であって、前記所定範囲は、自装置の温度によって変化させられることを特徴とする。これによれば、温度により変化するノイズを考慮して、異常判定することができる。
【００１１】
請求項３に係る発明は、入力クロック（１８ａ、選択系クロック又は予備系クロック）の周波数を監視するクロック周波数監視装置であって、前記入力クロックに位相同期した同期クロック（１８ｅ）又は該同期クロックを分周した第１分周クロック（１８ｆ）の位相と前記入力クロックの位相とを比較する位相比較器（１２）と、前記位相比較器の出力信号を低域濾波するフィルタ（ＣＰＵ１３）と、前記フィルタの出力信号（例えば、制御値）に対応する周波数の前記同期クロックを生成する発振器（１４）と、前記フィルタの出力信号の変動幅が所定範囲以上になったときに前記入力クロックの周波数異常と判定する判定部（１９）と、を備えることを特徴とする。
【００１２】
請求項３に係る発明では、入力クロックと同期クロックとの位相ロックが外れたら、フィルタの出力信号の変動幅が大きくなる。このため、フィルタの出力信号の変動幅を監視することにより、入力クロックの周波数異常を判定することができる。
【００１３】
請求項４に係る発明は、請求項１乃至請求項３の何れか一項に記載のクロック周波数監視装置であって、前記同期クロック又は該同期クロックを分周した分周クロック（２０ａ，２０ｂ）を配信する配信部（２２ａ，２２ｂ）をさらに備えることを特徴とする。これによれば、同期信号又は該同期信号を分周した分周信号が下流側に配信される。
【００１４】
請求項５に係る発明は、第１入力クロックに同期した同期クロックを再生すると共に、該第１入力クロックに周波数同期すべき第２入力クロックの周波数を監視するクロック周波数監視装置が実行するクロック周波数監視方法であって、前記同期クロック又は該同期クロックを分周した第１分周クロックの位相と前記第１入力クロックの位相とを比較する第１位相比較ステップと、前記第１位相比較ステップの出力信号を低域濾波する第１フィルタステップと、前記第１フィルタステップで演算した第１濾波信号に対応する周波数の前記同期クロックを発振器に生成させる発振ステップと、前記同期クロック又は前記第１分周クロックの位相と前記第２入力クロックの位相とを比較する第２位相比較ステップと、前記第２位相比較ステップの出力信号を低域濾波演算する第２フィルタステップと、前記第２フィルタステップで演算した第２低域濾波信号の変動幅が所定範囲以上になったときに、前記第２入力クロックの周波数異常と判定する判定ステップと、を備えることを特徴とする。
【００１５】
請求項５に係る発明によれば、第１入力クロックに位相同期した同期クロックが生成される。第２入力クロックと同期クロック又は該同期クロックを分周した第１分周クロックの位相との位相ロックが外れたら、第２フィルタステップで演算した第２低域濾波信号の変動幅が大きくなる。このため、第２低域濾波信号の変動幅を監視することにより、第２入力クロックの周波数異常を判定することができる。
【００１６】
請求項６に係る発明は、入力クロックの周波数を監視するクロック周波数監視装置が実行するクロック周波数監視方法であって、前記入力クロックに位相同期した同期クロック又は該同期クロックを分周した第１分周クロックの位相と前記入力クロックの位相とを比較する位相比較ステップと、前記位相比較ステップの出力信号を低域濾波するフィルタステップと、前記フィルタステップで演算した低域濾波信号に対応する周波数の前記同期クロックを発振器に生成させる発振ステップと、前記低域濾波信号の変動幅が所定範囲以上になったときに前記入力クロックの周波数異常と判定する判定ステップと、を備えることを特徴とする。
【００１７】
このため、フィルタの出力信号の変動幅を監視することにより、入力クロックの周波数異常を判定することができる。
【発明の効果】
【００１８】
本発明によれば、入力クロックと該入力クロックに同期した同期クロックとの周波数差を監視することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態であるクロック周波数監視装置が使用されるクロック網の構成図である。
【図２】本発明の第１実施形態であるクロック周波数監視装置の構成図である。
【図３】ループバック発振器の構成図である。
【図４】クロック周波数監視装置に入力されるクロックが正常なときの制御値の時間変動を示す図である。
【図５】クロック周波数監視装置に入力されるクロックが異常なときの制御値の時間変動を示す図である。
【図６】本発明の第２実施形態であるクロック周波数監視装置の構成図である。
【図７】本発明の第２実施形態であるクロック周波数監視装置の動作を説明するフローチャートである。
【図８】本発明の第３実施形態であるクロック周波数監視装置の構成図である。
【図９】本発明の変形例であるクロック周波数監視装置の構成図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
【００２１】
（第１実施形態）
図１は、本発明の第１実施形態であるクロック周波数監視装置が使用されるクロック網の構成図である。
イーサネット（登録商標）は非同期方式であるので、送信側と受信側で周波数偏差が発生する。イーサネット上でクロックを伝送するためには，各装置内部の発振周波数をクロック信号に同期させる必要がある。このため、マスタクロック供給装置３と、周波数監視装置としての複数のクロック供給装置４ａ，４ｂ，５ａ，５ｂ，５ｃ，５ｄ，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈとは、シンクロナスイーサネット（SyncE）技術を採用している。
【００２２】
つまり、クロック網１００では、各々のクロック供給装置は、上流側から伝送されたイーサネット信号のクロックタイミング（ビット列の立ち上がりタイミング）を抽出することで、送信装置のクロック信号（アナログ信号）を再生する。そして、該クロック供給装置は、Ｇｂイーサネットの信号速度に周波数変換を行い、クロック信号を下流側に送信している。これにより、クロック網１００は、クロックを物理層を介して上流側から下流側までピラミッド状に伝送している。
【００２３】
クロック網１００は、マスタクロック供給装置３と、複数のクロック供給装置４ａ，４ｂ，５ａ，５ｂ，５ｃ，５ｄ，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈと、末端のクロック供給装置１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈに接続されているクロック供給対象装置２ａ，２ｂ，・・・，２ｅ，２ｆ，２ｇ，２ｈと、何れか１又は複数のクロック供給対象装置１ｈが備えるセシウム発振器６とを備えて構成される。
【００２４】
マスタクロック供給装置３は、マスタクロックを生成する。クロック供給装置４ａ，４ｂは、例えば、県間の中継ビルに配設されており、マスタクロックに同期したクロックを生成する。クロック供給装置５ａ，５ｂ，５ｃ，５ｄは、例えば、県内の中継ビルに配設されている。クロック供給装置５ａ，５ｂは、クロック供給装置４ａに同期したクロックを生成する。クロック供給装置５ｃ，５ｄは、クロック供給装置４ｂに同期したクロックを生成する。
【００２５】
また、クロック供給装置５ｃ，５ｄは、冗長構成を採用しており、クロック供給装置４ｂに同期したクロックを生成することができないときに、予備的に、クロック供給装置４ａに同期したクロックを生成する。ここで、正常時に、上位のクロック供給装置４ａが生成するクロックを下位のクロック供給装置５ａ，５ｂが受信する経路を選択系（又は、Ｎ(Normal)系）クロックパスという。また、異常時に、上位のクロック供給装置４ａが生成するクロックを下位のクロック供給装置５ｃ，５ｄが受信する経路を予備系（又は、Ｅ(Emergency)系）クロックパスという。
【００２６】
クロック供給装置１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈは、例えば、末端のビルに配設されている。クロック供給装置１ａ，１ｂは、クロック供給装置５ａに同期したクロックを生成する。クロック供給装置１ｃ，１ｄは、クロック供給装置５ｂに同期したクロックを生成する。クロック供給装置１ｅ，１ｆは、クロック供給装置５ｃに同期したクロックを生成する。クロック供給装置１ｇ，１ｈは、クロック供給装置５ｄに同期したクロックを生成する。
【００２７】
例えば、クロック供給装置１ｃ，１ｄは、クロック供給装置５ｂに同期したクロックを生成することができないときに、予備的に、クロック供給装置５ａに同期したクロックを生成する。また、クロック供給装置１ｇ，１ｈは、クロック供給装置５ｄに同期したクロックを生成することができないときに、予備的に、クロック供給装置５ｃに同期したクロックを生成する。
【００２８】
また、末端ビルに配設されている複数のクロック供給装置１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈは、クロックの周波数精度を監視するために、ＧＰＳ（Global Positioning System）や、セシウム発振器６を接続することがある。
【００２９】
クロック供給対象装置２ａ，２ｂ，２ｃ，２ｅ，２ｆ，２ｇ，２ｈは、伝送装置や、専用サービスノード等であり、例えば、図１に示す一つのクロック供給装置１ｇから複数のクロック供給対象装置２ｇ，２ｈに接続されることがある。
【００３０】
図２は、本発明の第１実施形態であるクロック周波数監視装置の構成図である。
クロック周波数監視装置としてのクロック供給装置１ａは、複数の周波数受信部（ＲＥＣ（Receiver））２１ａ，２１ｂと、ＰＬＬ（Phase Looked Loop）発振回路１０ａと、判定部１９と、複数の周波数配信部（ＤＩＳ（Distribution））２２ａ，２２ｂとを備えて構成される。周波数受信部２１ａ，２１ｂは、物理層を介してクロックを受信する。なお、周波数受信部２１ａは、選択系クロックパスのクロックを受信し、周波数受信部２１ｂは、予備系クロックパスのクロックを受信する。周波数配信部２２ａ，２２ｂは、ＰＬＬ発振回路１０ａが再生した再生クロック２０ａ，２０ｂをクロック供給対象装置２ａ，２ｂ，２ｃ，２ｅ，２ｆ，２ｇ，２ｈ（図１）に分配する。
【００３１】
ＰＬＬ発振回路１０ａは、選択系クロックパスと予備系クロックパスとの何れか一方のクロックに位相同期した同期クロック１８ｅ及び再生クロック２０ａ，２０ｂを生成する。ＰＬＬ発振回路１０ａは、セレクタ（ＳＥＬ）１１と、位相比較器としての位相差検出部（ＰＣ（Phase Comparator））１２と、ＣＰＵ（Central Processing Unit）１３と、ループバック発振器（Ｒｂ）１４ａとを備えて構成される。
【００３２】
セレクタ１１は、選択系クロックパスと予備系クロックパスとを切り替えて、何れか一方のクロックを位相差検出部１２に出力する。位相差検出部１２は、セレクタ１１が選択した入力クロック１８ａと、ループバック発振器１４ａが生成した帰還クロック（同期クロック１８ｅ）との位相差を示す位相比較信号１８ｂを出力する位相比較器である。ＣＰＵ１３は、位相比較信号１８ｂを低域濾波（ＬＰＦ（Low Pass Filter））演算する。この演算により、ＣＰＵ１３は、ループバック発振器１４ａが生成するクロック（同期クロック１８ｅ，再生クロック２０ａ，２０ｂ）の周波数を特定する電圧値（制御値１８ｃ）を出力する。判定部１９は、出力信号としての制御値１８ｃの変動量を観測し、変動量の大／小により、周波数の正常／異常を判定する。
【００３３】
図３は、ループバック発振器の構成図である。
ループバック発振器１４ａは、Ｄ／Ａ変換器１５と、電圧制御発振器１６と、分周器１７ａとを備えて構成される。
Ｄ／Ａ変換器１５は、ＣＰＵ１３が出力する制御値１８ｃのデジタル信号をアナログ信号に変換する。電圧制御発振器１６は、制御値１８ｃのアナログ信号に対応する周波数のクロック（同期クロック１８ｅ）を生成する。なお、電圧制御発振器１６は、ＬＣ共振回路や水晶に、例えば、可変容量ダイオードを付加して構成される。分周器１７ａは、同期クロック１８ｅを（１／Ｎ（例えば、Ｎ＝９９））に分周して、再生クロック２０ａ，２０ｂを生成する。なお、ループバック発振器１４ａは、デジタル信号を用いて、周波数可変可能なルビジウム発振器であっても構わない。
【００３４】
ＰＬＬ発振回路１０ａは、入力クロック１８ａの周波数と電圧制御発振器１６が生成する同期クロック１８ｅの周波数とが一致するように、帰還制御する。これにより、位相差検出部１２は、所定の定常位相差を有する位相比較信号１８ｂを出力する。例えば、選択系クロック又は予備系クロックである入力クロック１８ａの周波数が６．３１２ＭＨｚのとき、同期クロック１８ｅの周波数は、６．３１２ＭＨｚになり、分周後の再生クロック２０ａ，２０ｂの周波数が６４ｋＨｚとなる。
【００３５】
図４は、クロック周波数監視装置に入力されるクロックが正常なときの制御値の時間変動を示す図であり、図５は、クロック周波数監視装置に入力されるクロックが異常なときの制御値の時間変動を示す図である。縦軸は、−１２００〜１３００の制御値（デジタル値）１８ｃを示し、横軸は、０〜１００［sec］の時間を示している。
【００３６】
図４では、入力クロック（選択系クロック又は予備系クロック）が正常なので、入力クロック１８ａと同期クロック１８ｅとの周波数偏差が無く、制御値１８ｃが一定値を示している。一方、図５では、入力クロックの周波数に異常が発生し、入力クロック１８ａと同期クロック１８ｅとの周波数偏差が発生し、制御値１８ｃの変動が生じている。特に、６０〜８０［ｓｅｃ］において、制御値１８ｃは大きな変動量を示し、入力クロック１８ａが異常な状態を示していると推認される。このように、クロック供給装置１ａの判定部１９は、制御値１８ｃの変動量（変動幅）を観測することにより、入力クロック１８ａ（選択系クロック又は予備系クロック）の正常／異常を監視するクロック周波数監視装置としての機能を有する。
【００３７】
（第２実施形態）
前記第１実施形態では、選択系クロックを再生させるときの制御値１８ｃを観測することにより、選択系クロックの正常／異常を判定したが、選択系クロックの同期クロック１８ｅと、予備系クロックとの位相差を低域濾波（ＬＰＦ）演算した制御値１８ｃの推移を観測することにより、予備系クロックの正常／異常を判定することができる。
【００３８】
図６は、本発明の第２実施形態であるクロック周波数監視装置の構成図である。
クロック周波数監視装置としてのクロック供給装置１ｂは、前記第１実施形態で説明した複数の周波数受信部２１ａ，２１ｂと、ＰＬＬ発振回路１０ａと、複数の周波数配信部２２ａ，２２ｂとに加えて、周波数監視部３０を備えている。
【００３９】
周波数監視部３０は、セレクタ（ＳＥＬ）３１と、位相差検出部（ＰＣ）３２と、ＣＰＵ３３と、記憶部３４と、位相差補正部３５と、温度センサ３６と、判定部１９とを備え、外部のネットワークオペレーションシステム（ＮＥ−ＯｐＳ）７に通信可能に接続される。
【００４０】
セレクタ３１は、セレクタ１１が選択系クロックパスを選択したときに、予備系クロックパスのクロックを位相差補正部３５に出力し、セレクタ１１が予備系クロックパスを選択したときに、選択系クロックパスのクロックを位相差補正部３５に出力する。つまり、セレクタ３１は、セレクタ１１と排他的に出力する。
【００４１】
位相差補正部３５は、セレクタ３１が選択した選択系クロックパス及び予備系クロックパスの何れか一方のクロックの位相差を補正し、位相補正したクロックを位相差検出部３２に出力する。位相差補正部３５の補正量は、例えば、選択系クロックパスのクロックと、予備系クロックパスのクロックとの正常時の位相差である。
【００４２】
位相差検出部３２は、位相差補正部３５の出力クロックと、ループバック発振器１４ａの電圧制御発振器１６（図３）が出力する同期クロック１８ｅとの位相差を出力する。ＣＰＵ３３は、位相差検出部３２が出力した位相差を低域濾波（ＬＰＦ）演算し、制御値３７ａを出力する。記憶部３４は、制御値変動データ３７と、制御値異常閾値３８とを格納する。制御値変動データ３７は、制御値３７ａ及び温度３７ｂの組合せの時系列データである。温度センサ３６は、ノイズ（ジッタ、ワンダ）の変動要因である温度３７ｂを検出し、記憶部３４に記憶する。
【００４３】
判定部１９は、制御値３７ａと、制御値異常閾値３８との差異が所定量以上になったときに、周波数異常とみなす。
【００４４】
図７は、本発明の第２実施形態であるクロック周波数監視装置の動作を説明するフローチャートである。
クロック周波数監視装置としてのクロック供給装置１ｂは、自身を特定する制御ＩＤ、制御値変動データ３７と、制御値異常閾値３８とをネットワークオペレーションシステム７に送信する（Ｓ１１）。ネットワークオペレーションシステム７は、これらのデータを受信し（Ｓ１２）、制御値変動データ３７の制御値３７ａを温度３７ｂで分類して、制御値３７ａの分布幅を温度３７ｂ毎に決定する（Ｓ１３）。ネットワークオペレーションシステム７は、決定された制御値３７ａの分布幅をノイズの影響と見なし、ノイズの影響を除去した制御値を温度３７ｂ毎に特定する（Ｓ１４）。ネットワークオペレーションシステム７は、このノイズの影響を除去した制御値３７ａの上限値及び下限値を制御値異常閾値３８としてクロック供給装置１ｂに送信する（Ｓ１５）。クロック供給装置１ｂは、記憶部３４の制御値異常閾値３８を更新する（Ｓ１６）。そして、クロック供給装置１ｂは、逐次測定した制御値３７ａが制御値異常閾値３８から外れたら、クロック周波数の異常とみなし、警報をネットワークオペレーションシステム７に送信する（Ｓ１７）。ネットワークオペレーションシステム７は、警報を受信し（Ｓ１８）、作業者に報知する。
【００４５】
以上説明したように、本実施形態のクロック供給装置１ｂは、周波数監視部３０が演算する制御値３７ａは、ＰＬＬ発振回路１０ａが再生する選択系クロックと、予備系クロックとの位相差を低域濾波（ＬＰＦ）演算したものである。ＰＬＬ発振回路１０ａにおいて、位相差を低域濾波演算した制御値１８ｃは、周波数に対応するものである。周波数監視部３０でも同様に、位相差を低域濾波（ＬＰＦ）演算した制御値３７ａも周波数に対応したものである。つまり、判定部１９は、制御値３７ａの振る舞いにより、周波数異常を判定することができる。
【００４６】
（比較例）
前記第１，２実施形態のクロック供給装置１ａ，１ｂと比較する比較例は、ＧＰＳやセシウム発振器６を用いて、予備系クロックの周波数を監視するものである。例えば、クロック供給装置１ｈ（図１）は、ＧＰＳやセシウム発振器６を設けている。これによれば、周波数を監視する周波数品質管理部は、リファレンス用のＧＰＳ信号や周波数安定度の高い高価なセシウム発振器６が必要になる。
【００４７】
この比較例に対して、前記第１実施形態のクロック供給装置１ａの判定部１９は、制御値１８ｃの変動量の大／小により、周波数の正常／異常を判定した。また、前記第２実施形態のクロック供給装置１ｂの判定部１９は、制御値３７ａと、制御値異常閾値３８との差異が所定量以上になったときに、周波数異常とみなしている。したがって、前記第１，２実施形態のクロック供給装置１ａ，１ｂは、周波数監視のためのＧＰＳやセシウム発振器６が不要であるので、コストが安い。
【００４８】
（第３実施形態）
クロック供給装置１ａ,１ｂは、ループバック発振器１４ａが生成した同期クロック１８ｅを位相差検出部１２に帰還させたが、同期クロック１８ｅを分周させてから位相差検出部１２に帰還させることもできる。
【００４９】
図８は、本発明の第３実施形態であるクロック周波数監視装置の構成図である。
クロック周波数監視装置としてのクロック供給装置１ｃは、第１実施形態のクロック供給装置１ａ（図２），１ｂ（図６）と同様に、複数の周波数受信部２１ａ，２１ｂと、ＰＬＬ発振回路１０ｂと、複数の周波数配信部２２ａ，２２ｂとを備えて構成される。ＰＬＬ発振回路１０ｂは、ＰＬＬ発振回路１０ｂは、セレクタ１１と、位相差検出部１２と、ＣＰＵ（Central Processing Unit）１３と、ループバック発振器１４ｂと、分周器１７ｂとを備えて構成される。また、ループバック発振器１４ｂは、分周器１７ａ（図３）を有しておらず、電圧制御発振器１６（図３）が生成した同期クロック１８ｅを再生クロック２０ａ，２０ｂとして出力する。
【００５０】
分周器１７ｂは、ループバック発振器１４ｂが生成する同期クロック１８ｅを１／Ｎに分周して、分周クロック１８ｆを位相差検出部１２に入力する。つまり、位相差検出部１２は、入力クロック１８ａと分周クロック１８ｆとの位相差をＣＰＵ１３に出力する。ＣＰＵ１３は、低域濾波演算（ＬＰＦ）することにより、ループバック発振器１４ｂの発振周波数を電圧制御する制御値１８ｃを出力する。
【００５１】
これにより、ループバック発振器１４ｂは、入力クロック１８ａのＮ倍の周波数の同期クロック１８ｅ及び再生クロック２０ａ，２０ｂを生成する。例えば、Ｎ＝９９の場合、入力クロック１８ａの周波数が６４ｋＨｚのとき、再生クロック２０ａ，２０ｂの周波数は、６．３１２ＭＨｚとなる。
【００５２】
（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば、以下のような種々の変形が可能である。
前記第２実施形態の位相差検出部３２（図６）では、同期クロック１８ｅと、位相差補正部３５の出力クロックとの位相差を出力した。図９に示すように、位相差補正部３５を用いて、同期クロック１８ｅの位相を補正したクロックを生成し、位相差検出部１２を用いて、該同期クロック１８ｅの位相を補正したクロックと、予備系パスの入力クロックとの位相差を生成しても構わない。
【符号の説明】
【００５３】
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ  クロック供給装置（クロック周波数監視装置）
２ａ，２ｂ，２ｃ，２ｈ    クロック供給対象装置
３  マスタクロック供給装置
４ａ，４ｂ  クロック供給装置（クロック周波数監視装置）
５ａ，５ｂ，５ｃ，５ｄ  クロック供給装置（クロック周波数監視装置）
６  セシウム発振器
７  ネットワークオペレーションシステム
１０ａ，１０ｂ  ＰＬＬ発振回路
１２  位相差検出部（位相比較器）
１３  ＣＰＵ（低域濾波フィルタ、ＬＰＦ）
１４ａ，１４ｂ  ループバック発振器
１６  電圧制御発振器
１７ａ，１７ｂ  分周器
１８ａ  入力クロック
１８ｂ  位相比較信号
１８ｃ  制御値（出力信号）
１９  判定部
２１ａ，２１ｂ  周波数受信部
２２ａ，２２ｂ  周波数配信部
３０  周波数監視部
３３  ＣＰＵ
３７  制御値変動データ
３７ａ  制御値
３８  制御値異常閾値
１００  クロック網
【図１】
2020027950.tif 000003
【図２】
2020027950.tif 000004
【図３】
2020027950.tif 000005
【図４】
2020027950.tif 000006
【図５】
2020027950.tif 000007
【図６】
2020027950.tif 000008
【図７】
2020027950.tif 000009
【図８】
2020027950.tif 000010
【図９】
2020027950.tif 000011