(57)【要約】      （修正有）【課題】一体に統合された超音波変換器およびＣＭＯＳ構造（たとえばCMOSのIC）の形成に好適な製作プロセスを提供する。【解決手段】相補形金属酸化膜半導体（CMOS）基板と統合された微細機械加工超音波変換器を製造する方法は、２つの別個のウエハ接合工程を含み、ウエハ接合を用いて、基板に封止された空洞を加工することができる。基板をＣＭＯＳウエハなどの別の基板に接合することもできる。少なくとも第２のウエハ接合を、低温で行うことができる。【選択図】図１
2020107893.tif 000002
【特許請求の範囲】
【請求項１】
開いた空洞が形成された第１のウエハを第２のウエハと接合することによって複数の封止された空洞を有する工学設計された基板を形成し、次いで前記第１のウエハを約３０ミクロン未満の厚さまで薄くすることと、
前記工学設計された基板を４５０℃を超えない温度で第３のウエハと接合することと、
前記工学設計された基板を前記第３のウエハと接合することに続いて、前記第２のウエハを約３０ミクロン未満の厚さまで薄くすることと、
を含む、方法。
【請求項２】
前記第１のウエハがシリコンオンインシュレータ（SOI）ウエハであり、前記第１のウエハを薄くすることが、前記第１のウエハのハンドル層を除去することを含む、請求項１に記載の方法。
【請求項３】
前記第２のウエハがＳＯＩウエハであり、前記第２のウエハを薄くすることが、前記第２のウエハのハンドル層を除去することを含む、請求項２に記載の方法。
【請求項４】
前記第１のウエハがドープ層を備えるバルクシリコンウエハであり、前記ドープ層が約１０ミクロン未満の厚さを有しかつ前記第１のウエハの第１の面に近接しており、前記第１のウエハを薄くすることが、前記第１のウエハを後面から前記ドープ層まで薄くすることを含み、前記後面が前記第１の面の反対側である、請求項１に記載の方法。
【請求項５】
前記第２のウエハが、約１０ミクロン未満の厚さを有するドープ層を備えるバルクシリコンウエハであり、前記第２のウエハを薄くすることが、前記第２のウエハを後面から前記第２のウエハの前記ドープ層まで薄くすることを含む、請求項４に記載の方法。
【請求項６】
前記第１のウエハを約３０ミクロン未満の厚さまで薄くすることが、前記第１のウエハを約５ミクロン未満の厚さまで薄くすることを含み、前記第２のウエハを約３０ミクロン未満の厚さまで薄くすることが、前記第２のウエハを約５ミクロン未満の厚さまで薄くすることを含む、請求項１から５のいずれか１項に記載の方法。
【請求項７】
前記第２のウエハが、前記複数の封止された空洞のうちの少なくとも１つの空洞を覆って膜を形成し、前記第３のウエハが相補形金属酸化膜半導体（CMOS）ウエハであり、前記方法が、前記ＣＭＯＳウエハ上の集積回路を前記膜に接続することをさらに含む、請求項１に記載の方法。
【請求項８】
前記第１のウエハの一部分が電気伝導性であり、前記工学設計された基板を前記第３のウエハと接合することが、前記第１のウエハの前記一部分と前記第３のウエハ上の電気コンタクトとの間に電気接続部を形成することを含む、請求項１から７のいずれか１項に記載の方法。
【請求項９】
前記第１のウエハの前記一部分が電極を画定するパターンでドープされる、請求項８に記載の方法。
【請求項１０】
前記一部分が単結晶シリコンを含む、請求項９に記載の方法。
【請求項１１】
前記一部分がポリシリコンを含む、請求項９に記載の方法。
【請求項１２】
前記一部分が非晶質シリコンを含む、請求項９に記載の方法。
【請求項１３】
前記ドーピングが第１の領域およびコンタクト領域を画定し、前記第１の領域および前記コンタクト領域が同じドーピングの種類を有し、前記コンタクト領域が前記第１の領域よりも高いドーピング濃度を有する、請求項９に記載の方法。
【請求項１４】
前記第１のウエハの前記一部分が、前記第１のウエハの前記一部分に近接して位置付けられた少なくとも１つの空洞の幅よりも小さい幅を有する、請求項８から１３のいずれか１項に記載の方法。
【請求項１５】
前記工学設計された基板を前記第３のウエハと接合することが、共晶接合部または熱圧縮接合部またはシリサイド接合部を形成することを含む、請求項１から１４のいずれか１項に記載の方法。
【請求項１６】
前記工学設計された基板を前記第３のウエハと接合することが、前記複数の封止された空洞を密封封止する封止リングを形成することを含む、請求項１から１５のいずれか１項に記載の方法。
【請求項１７】
複数の封止された空洞を有する工学設計された基板を形成することが、幅および深さ、ならびに５０から３００までの間の幅の深さに対する比を有する少なくとも１つの封止された空洞を形成することを含む、請求項１から１６のいずれか１項に記載の方法。
【請求項１８】
前記深さが約０．１ミクロンから約５ミクロンまでの間である、請求項１７に記載の方法。
【請求項１９】
前記工学設計された基板を形成することの一部としてかつ前記工学設計された基板を前記第３のウエハに接合するのに先立ってアニールを行うことによって、前記第１のウエハおよび／または前記第２のウエハにおけるドーピングを活性化することをさらに備える、請求項１から１８のいずれか１項に記載の方法。
【請求項２０】
前記工学設計された基板に前記複数の封止された空洞のうちの少なくとも１つの空洞まで開口部を形成して前記少なくとも１つの空洞の封止を解除することをさらに含む、請求項１から１９のいずれか１項に記載の方法。
【請求項２１】
前記第１のウエハの酸化シリコンの層に前記開いた空洞を形成することをさらに含む、請求項１から２０のいずれか１項に記載の方法。
【請求項２２】
前記第１のウエハを薄くした後で前記第１のウエハに複数のトレンチをエッチングすることであって、前記複数のトレンチが前記第１のウエハの複数の電極領域を画定する、エッチングすることをさらに含む、請求項１から２１のいずれか１項に記載の方法。
【請求項２３】
絶縁材料で前記複数のトレンチを充填することをさらに含む、請求項２２に記載の方法。
【請求項２４】
前記工学設計された基板を前記第３のウエハと接合することが、前記工学設計された基板を前記第３のウエハと一体に統合することを含む、請求項１から２３のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]  本出願は、その全体が参照によって本明細書に組み込まれる、２０１４年７月１４日に出願された「Ｍｉｃｒｏｆａｂｒｉｃａｔｅｄ  Ｕｌｔｒａｓｏｎｉｃ  Ｔｒａｎｓｄｕｃｅｒｓ  ａｎｄ  Ｒｅｌａｔｅｄ  Ａｐｐａｒａｔｕｓ  ａｎｄ  Ｍｅｔｈｏｄｓ」と題する米国仮特許出願第６２／０２４，１７９号、代理人整理番号第Ｂ１３４８．７００１３ＵＳ００号の、米国特許法第１１９条ｅ項の下での利益を主張する。
【０００２】
[0002]  本出願はまた、その全体が参照によって本明細書に組み込まれる、２０１５年５月１９日に出願された「Ｍｉｃｒｏｆａｂｒｉｃａｔｅｄ  Ｕｌｔｒａｓｏｎｉｃ  Ｔｒａｎｓｄｕｃｅｒｓ  ａｎｄ  Ｒｅｌａｔｅｄ  Ａｐｐａｒａｔｕｓ  ａｎｄ  Ｍｅｔｈｏｄｓ」と題する米国特許出願第１４／７１６，１５２号、代理人整理番号第Ｂ１３４８．７００１３ＵＳ０２号の一部継続出願であり、同出願の米国特許法第１２０条の下での利益を主張する。
【０００３】
[0003]  米国特許出願第１４／７１６，１５２号は、その全体が参照によって本明細書に組み込まれる、２０１５年３月２日に出願された「Ｍｉｃｒｏｆａｂｒｉｃａｔｅｄ  Ｕｌｔｒａｓｏｎｉｃ  Ｔｒａｎｓｄｕｃｅｒｓ  ａｎｄ  Ｒｅｌａｔｅｄ  Ａｐｐａｒａｔｕｓ  ａｎｄ  Ｍｅｔｈｏｄｓ」と題する米国特許出願第１４／６３５，１９７号、代理人整理番号第Ｂ１３４８．７００１３ＵＳ０１号の継続出願であり、同出願の米国特許法第１２０条の下での利益を主張する。
【０００４】
[0004]  米国特許出願第１４／６３５，１９７号は、その全体が参照によって本明細書に組み込まれる、２０１４年７月１４日に出願された「Ｍｉｃｒｏｆａｂｒｉｃａｔｅｄ  Ｕｌｔｒａｓｏｎｉｃ  Ｔｒａｎｓｄｕｃｅｒｓ  ａｎｄ  Ｒｅｌａｔｅｄ  Ａｐｐａｒａｔｕｓ  ａｎｄ  Ｍｅｔｈｏｄｓ」と題する米国仮特許出願第６２／０２４，１７９号、代理人整理番号第Ｂ１３４８．７００１３ＵＳ００号の、米国特許法第１１９条ｅ項の下での利益を主張する。
【０００５】
分野
[0005]  本明細書に記載される技術は、相補形金属酸化膜半導体（CMOS）変換器およびこれを形成するための方法に関する。
【背景技術】
【０００６】
関連技術
[0006]  容量型微細機械加工超音波変換器（CMUT）は、微細機械加工された空洞上方に膜を含む、知られているデバイスである。この膜を使用して、音響信号を電気信号に、またはこの逆に変換することができる。したがって、ＣＭＵＴは超音波変換器として動作し得る。
【０００７】
[0007]  ＣＭＵＴを製造するために、２種類のプロセスを用いることができる。犠牲層プロセスは、犠牲層上方の第１の基板上にＣＭＵＴの膜を形成する。犠牲層を除去する結果、膜が空洞上方に懸架される。ウエハ接合プロセスは、２つのウエハを１つに接合して、膜を有する空洞を形成する。
【発明の概要】
【課題を解決するための手段】
【０００８】
[0008]  本出願の態様は、ＣＭＯＳウエハを有するＣＭＵＴを製造および統合し、このことによりＣＭＯＳ超音波変換器（CUT）を形成することに関する。本出願の態様によれば、２つのウエハ接合工程を含むウエハレベルのプロセスが提示される。第１のウエハ接合工程は、２つのシリコンオンインシュレータ（SOI）ウエハを１つに接合することによって、封止された空洞を形成することができ、結果的な接合された構造は、工学設計された基板（engineered substrate）と見なされる。強い接合の達成を容易にするために、たとえばアニーリング中に、比較的高い温度を用いることができる。工学設計された基板の２つのＳＯＩウエハの一方のハンドル層が次いで除去され、その後、工学設計された基板を集積回路（IC）が上に形成されたＣＭＯＳウエハと接合するための、第２のウエハ接合工程を行うことができる。第２のウエハ接合工程は、ＣＭＯＳウエハ上のＩＣの損傷を回避するために、比較的低い温度を用いることができる。工学設計された基板の第２のＳＯＩウエハのハンドル層を次いで除去し、工学設計された基板の空洞を覆って膜を残すことができる。ＣＭＯＳのＩＣと工学設計された基板との間の電気接続により、制御可能な超音波変換器を実現することができる。
【０００９】
[0009]  上記のウエハレベルのプロセスは、統合されたＣＭＵＴおよびＣＭＯＳのＩＣを有する超音波式デバイスを生産することができる。ＣＭＵＴの空洞を、工学設計された基板を形成するために使用される２つのＳＯＩウエハのシリコンデバイス層を表す、２つのシリコン層の間に形成することができる。さらに、２つのＳＯＩウエハのハンドル層は完成したデバイスにおいて存在しなくてもよく、このことは、他の利益の中でもとりわけ、薄いデバイス寸法、およびしたがって小サイズの達成を容易にする。したがって、プロセスは、いくつかの態様では、ＣＭＯＳウエハとの工学設計された基板の接合が可能でありながらハンドル層を除去するのに好適な工程を含み得る。結果的な超音波変換器への電気接続を提供するのに好適な代替構造が使用されていれば、最終のデバイスにおいてシリコン貫通ビア（TSV）の使用もなくてよい。
【００１０】
[0010]  本出願の別の態様によれば、上記のＳＯＩウエハの一方または両方の代わりに、バルクシリコンウエハを用いることができる。そのような事例では、ウエハのハンドル層を除去するのではなく、たとえばバルクシリコンウエハのドープ層によって表されるエッチストップを用いてまたは時限的なエッチング（timed etch）を用いて、ウエハを所望の箇所まで薄くすることができる。したがって、ＳＯＩウエハもしくはバルクシリコンウエハのいずれかまたはこれら２つの組み合わせを用いて、実質的に同じ構造を達成できる。
【００１１】
[0011]  したがって、本出願の態様は、ＳＯＩウエハおよびバルクシリコンウエハを間に空洞を備えて１つに接合することにより封止された空洞を形成するための第１のウエハ接合工程を含む、ウエハレベルのプロセスを提供し、結果的な接合された構造は工学設計された基板と見なされる。強い接合の達成を容易にするために、たとえばアニーリング中に、比較的高い温度を用いることができる。バルクシリコンウエハを薄くすることができ、その後、工学設計された基板を集積回路（IC）が上に形成されたＣＭＯＳウエハと接合するための、第２のウエハ接合工程を行うことができる。第２のウエハ接合工程は、ＣＭＯＳウエハ上のＩＣの損傷を回避するために、比較的低い温度を用いることができる。工学設計された基板のＳＯＩウエハのハンドル層を次いで除去し、工学設計された基板の空洞を覆って膜を残すことができる。
【００１２】
[0012]  本出願の態様によれば、第１のＳＯＩウエハの第１のシリコンデバイス層上の酸化シリコンの層に複数の空洞を形成することと、第１のＳＯＩウエハを第２のＳＯＩウエハと接合し次いで第１および第２のＳＯＩウエハをアニールすることと、ハンドル層および第１のＳＯＩウエハの埋め込み酸化物層を除去することと、を含む方法が提供される。方法は、第１のシリコンデバイス層を少なくとも１つの金属層が上に形成された第３のウエハに接合することと、第３のウエハへの第１のシリコンデバイス層の接合に続いて第２のＳＯＩウエハのハンドル層を除去することと、をさらに含む。
【００１３】
[0013]  本出願の態様によれば、開いた空洞が形成された第１のウエハを第２のウエハと接合することによって複数の封止された空洞を有する工学設計された基板を形成することと、次いで第１のウエハを約３０ミクロン未満の厚さまで薄くすることと、を含む方法が提供される。方法は、工学設計された基板を４５０℃を超えない温度で第３のウエハと接合することと、工学設計された基板を第３のウエハと接合することに続いて、第２のウエハを約３０ミクロン未満の厚さまで薄くすることと、をさらに含む。いくつかの実施形態では、第２のウエハ、またはその一部は、超音波変換器の膜として機能するように構成され、したがってその薄くした後の厚さは、振動を可能にするのに好適である。対照的に、そのような事例では第１のウエハが振動しないことが望ましい場合があり、したがってその薄くした後の厚さは、振動を最小化または防止するのに十分な程度に大きい場合がある。さらなる実施形態では、第１および第２のウエハの両方を、たとえば異なる周波数で振動させて、多周波数の変換器を作り出すように構成することができる。たとえば、第１の膜を、第２の膜の中心周波数の半分で共振するように構成することができる。
【００１４】
[0014]  本出願の態様によれば、第１のＳＯＩウエハの第１のシリコンデバイス層上の酸化シリコンの層を形成することであって、第１のＳＯＩウエハがハンドル層、埋め込み酸化物（BOX）層を含み、第１のシリコンデバイス層がハンドル層に近接した後面およびハンドル層から遠位の前面を有する、形成すること、を含む方法が提供される。方法は、酸化シリコンの層に複数の空洞を形成することと、第２のＳＯＩウエハの第２のシリコンデバイス層が酸化シリコンの層に接触し酸化シリコンの層の複数の空洞を封止するように、第２のＳＯＩウエハを第１のＳＯＩウエハと接合することと、をさらに含む。方法は、第１および第２のＳＯＩウエハをこれらを１つに接合した後でアニールすることであって、５００℃超の温度を利用する、アニールすること、をさらに含む。方法は、第１のＳＯＩウエハのハンドル層を除去することと、第１のシリコンデバイス層に複数のトレンチをエッチングして、複数の空洞に対応する第１のシリコンデバイス層の複数の電極領域を画定することと、絶縁材料で複数のトレンチを充填することと、をさらに含む。方法は、第１のシリコンデバイス層の後面上に金属コンタクトを形成することであって、金属コンタクトの少なくともいくつかが複数の電極領域に対応する、形成すること、をさらに含む。方法は、ＣＭＯＳウエハ上の接合用箇所に接触するための第１のシリコンデバイス層の後面上の金属コンタクトを用いて、第１のシリコンデバイス層を集積回路構成が形成されたＣＭＯＳウエハと接合することであって、第１のシリコンデバイス層をＣＭＯＳウエハと接合することが４５０℃未満で行われる、接合すること、をさらに含む。方法は、第２のＳＯＩウエハのハンドル層を除去することをさらに含む。
【００１５】
[0015]  本出願の態様によれば、集積回路が形成されたＣＭＯＳウエハと、ＣＭＯＳウエハと一体に統合されかつ３つ未満のシリコン層を含む基板と、を備える装置が提供される。基板の第１のシリコン層および基板の第２のシリコン層は、間に複数の空洞を有して配置される。
【００１６】
[0016]  本出願の態様によれば、集積回路が形成されたＣＭＯＳウエハと、ＣＭＯＳウエハと一体に統合された基板と、を備える装置であって、基板がＣＭＯＳウエハに近接した第１の面およびＣＭＯＳウエハから遠位の第２の面を有する装置が提供される。基板は、第１の面から第２の面まで順に、第１のシリコン層、第１のシリコン層に直接接触しかつ複数の空洞が形成された酸化シリコンの層、および酸化シリコンに直接接触し複数の空洞のための膜を形成する第２のシリコン層を備える。
【００１７】
[0017]  本出願の態様によれば、１つに接合された第１および第２のウエハを有する工学設計された基板を接合する方法が提供される。第１のウエハは、第１のウエハの電極領域を隔離する隔離トレンチを有する。方法は、集積回路（IC）を有するＩＣウエハ上に再分配層を形成することと、再分配層上にはんだバンプアレイを形成することと、工学設計された基板の第１のウエハがＩＣウエハと工学設計された基板の第２のウエハとの間にあるように、工学設計された基板をＩＣウエハとはんだバンプ接合することと、を含む。はんだバンプアレイの第１のはんだバンプは、第１のウエハの電極領域に電気的に接触する。
【００１８】
[0018]  本出願の態様によれば、１つに接合された第１および第２の基板を含む工学設計された基板を備える装置が提供される。第１の基板は、電極領域を画定する隔離トレンチを有する。装置は、工学設計された基板の第１の基板と接合されかつ再分配層を含む、集積回路（IC）を有するＩＣ基板をさらに備える。装置は、再分配層上に、第１の基板とＩＣ基板との間にはんだバンプ接合部を形成するはんだバンプアレイをさらに備える。はんだバンプアレイの第１のはんだバンプは、電極領域に電気的に接触する。
【００１９】
[0019]  「ＳＯＩウエハ」という用語は、本明細書で使用される場合、ハンドル層、埋め込み酸化物（BOX）層、およびＢＯＸ層によってハンドル層から分離されたシリコンデバイス層を含む、その慣例的な意味を有する。
【００２０】
[0020]  「工学設計された基板」という用語は、本明細書で使用される場合、工学設計されて基本的なシリコンウエハまたは標準的なＳＯＩウエハとは異なっている基板を指す。工学設計された基板は、複数の別個の要素（たとえば複数の別個のウエハ）を組み合わせることによって形成された「複合基板」である場合もある。
【００２１】
[0021]  本開示全体を通して、「約」という用語の使用は、文脈によりそうではないと規定されない限り、「ちょうど」を含む。たとえば、距離を約１０ミクロン未満であるとして記述することは、この距離が１０ミクロン未満であるシナリオを含むものとして理解されるべきである。
【００２２】
[0022]  以下の図を参照して、本出願の様々な態様および実施形態を記載する。これらの図は必ずしも縮尺通りに描かれていないことを諒解されたい。複数の図において現れる事物は、それらが現れる全ての図において、同じ参照番号で示されている。
【図面の簡単な説明】
【００２３】
【図１】[0023]本出願の非限定的な実施形態による、ＣＭＯＳウエハと統合された超音波変換器を製造するための製造の流れのフローチャートである。
【図２】[0024]図１のプロセス１００の段の詳細な例を例示するフローチャートである。
【図３】[0025]本出願の非限定的な実施形態による、封止された空洞を有する工学設計された基板と統合されたＣＭＯＳウエハを含むデバイスの断面図である。
【図４Ａ】[0026]本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｂ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｃ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｄ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｅ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｆ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｇ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｈ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｉ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｊ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｋ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｌ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｍ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｎ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｏ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｐ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｑ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｒ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｓ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図４Ｔ】本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイスを形成するための製造の流れを例示する図である。
【図５】[0027]追加のパッケージングを有する図３のデバイスの断面図である。
【図６】[0028]本出願の非限定的な実施形態による、図３のデバイスの特徴を含む超音波式デバイスの上面図である。
【図７】[0029]本出願の非限定的な実施形態による、図１の方法を包含する、ＣＭＯＳウエハと統合された超音波変換器を製造するための製造の流れのフローチャートである。
【図８Ａ】[0030]本出願の非限定的な実施形態による、図４Ａ〜図４Ｔの製造の流れの一部に対する変形形態を例示する図である。
【図８Ｂ】本出願の非限定的な実施形態による、図４Ａ〜図４Ｔの製造の流れの一部に対する変形形態を例示する図である。
【図８Ｃ】本出願の非限定的な実施形態による、図４Ａ〜図４Ｔの製造の流れの一部に対する変形形態を例示する図である。
【図８Ｄ】本出願の非限定的な実施形態による、図４Ａ〜図４Ｔの製造の流れの一部に対する変形形態を例示する図である。
【図９】[0031]本出願の非限定的な実施形態による、パターン化されたドーピングを用いて超音波変換器の電極が画定される、図３のデバイス３００の実装形態を例示する図である。
【図１０】[0032]本出願の非限定的な実施形態による、埋設されたコンタクトが超音波変換器の膜への電気接続を提供する、図３のデバイス３００の変形形態を例示する図である。
【図１１】[0033]本出願の非限定的な実施形態による、埋設されたコンタクトが超音波変換器の膜への電気接続を提供する、図３のデバイス３００の変形形態であり図１０のデバイスの代替形態を例示する図である。
【図１２】[0034]非限定的な実施形態による、超音波変換器の空洞が封止されない、図３のデバイス３００の変形形態を例示する図である。
【図１３】[0035]非限定的な実施形態による、超音波変換器を隔離する隔離トレンチの外形の例を例示する上面図である。
【図１４】[0036]本出願の非限定的な実施形態による、工学設計された基板を製造するために使用できるような、ＴＳＶを有するシリコンウエハを例示する図である。
【図１５Ａ】[0037]非限定的な実施形態による、封止された空洞を有する工学設計された基板を形成し工学設計された基板を回路ウエハと接合するための、製造の流れを例示する図である。
【図１５Ｂ】非限定的な実施形態による、封止された空洞を有する工学設計された基板を形成し工学設計された基板を回路ウエハと接合するための、製造の流れを例示する図である。
【図１５Ｃ】非限定的な実施形態による、封止された空洞を有する工学設計された基板を形成し工学設計された基板を回路ウエハと接合するための、製造の流れを例示する図である。
【図１５Ｄ】非限定的な実施形態による、封止された空洞を有する工学設計された基板を形成し工学設計された基板を回路ウエハと接合するための、製造の流れを例示する図である。
【図１５Ｅ】非限定的な実施形態による、封止された空洞を有する工学設計された基板を形成し工学設計された基板を回路ウエハと接合するための、製造の流れを例示する図である。
【図１５Ｆ】非限定的な実施形態による、封止された空洞を有する工学設計された基板を形成し工学設計された基板を回路ウエハと接合するための、製造の流れを例示する図である。
【図１６】[0038]非限定的な実施形態による、工学設計された基板を含みかつ第２のウエハへのウエハレベルの取り付けのためのはんだ球を用意された、再構成されたウエハを例示する図である。
【図１７】[0039]非限定的な実施形態による、１つのウエハ上にのみはんだ球が提供されている、図１５Ｅのデバイスの代替形態を例示する図である。
【発明を実施するための形態】
【００２４】
[0040]  本出願の態様は、ＣＭＵＴを製造してＣＭＯＳウエハと統合し、このことによりＣＭＯＳ超音波変換器（CUT）を形成することに関する。記載される方法は、工業用半導体製造工場において利用可能な技法を使用し、したがって直ちに利用可能なサプライチェーンを利用する、ＣＭＵＴをＣＭＯＳウエハと統合するという困難に対する、規模拡大可能な低コストで高い歩留まりの解決法を提供する。いくつかの実施形態では、ＣＭＵＴの代わりにまたはこれに加えて、圧電微細機械加工超音波変換器（PMUT）が用いられる。
【００２５】
[0041]  本出願の態様によれば、２つのウエハ接合工程を含むウエハレベルのプロセスが提示され、これらの少なくとも一方が、ウエハレベルのパッケージング技法を利用できる。第１のウエハ接合工程は、２つのシリコンオンインシュレータ（SOI）ウエハを１つに接合することによって封止された空洞を形成することができ、結果的な接合された構造は、工学設計された基板と見なされ、空洞を埋め込んだＳＯＩウエハを表す。強い接合の達成を容易にするために、たとえばアニーリング中に、比較的高い温度を用いることができる。工学設計された基板の２つのＳＯＩウエハの一方のハンドル層が次いで除去され、その後、工学設計された基板を集積回路（IC）が上に形成されたＣＭＯＳウエハと接合するための、第２のウエハ接合工程を行うことができる。第２のウエハ接合工程は、ＣＭＯＳウエハ上のＩＣの損傷を回避するために、比較的低い温度を用いることができる。工学設計された基板の第２のＳＯＩウエハのハンドル層を、次いで除去することができる。
【００２６】
[0042]  いくつかの実施形態では、封止された空洞を有する工学設計された基板を形成するために用いられる接合は、融着を含み得る。いくつかのそのような実施形態では、接合は低い温度で行うことができる。ただし、強い接合を保証するために、比較的高い温度のアニールを行うことができる。封止された空洞の製造は、ＣＭＯＳのＩＣの製造の熱収支から切り離されるが、これは、工学設計された基板が、そのような構造をＣＭＯＳウエハと統合するのに先立って製造され、したがって最終のデバイス中のＩＣを損傷することなく比較的高温のアニールの使用が可能になるからである。
【００２７】
[0043]  いくつかの実施形態では、封止された空洞を有する工学設計された基板をＣＭＯＳウエハと統合するために行われる接合は、非限定的な例として、熱的圧縮（thermal compression）（本明細書では「熱圧縮（thermocompression）」とも呼ばれる）、共晶接合、またはシリサイド接合（ある基板のシリコンを第２の基板上の金属と、金属シリサイドを形成するのに十分な圧力および温度の下で接触させて、機械的および電気的接合を作り出すことによって形成される接合である）を含み得る。そのような接合は、ＣＭＯＳウエハ上のＩＣの損傷を回避するのに十分な程度に低いが、依然として強い接合を提供するとともに工学設計された基板の封止された空洞とのＣＭＯＳウエハ上のＩＣの電気的相互接続を容易にする温度で、行うことができる。したがって、本出願の態様は、ＣＭＯＳウエハ上に超音波変換器の膜を形成するために、低温（たとえば４５０℃未満）のウエハ接合を実施する。この文脈での低温は、いくつかの実施形態では、４５０℃未満、４００℃未満、３５０℃未満、２００℃から４５０℃までの間、この範囲内の任意の温度、またはＣＭＯＳウエハ上の構造を保存するのに好適な任意の温度とすることができる。したがって、接合プロセス、ならびに封止された空洞をＣＭＯＳのＩＣと統合してＣＵＴを形成するための他の製造工程は、４５０℃超のどのようなアニーリングも回避することができる。
【００２８】
[0044]  本出願の態様によれば、工学設計された基板を含む装置が、ＣＭＯＳのＩＣが上に形成されたＣＭＯＳウエハと接合される。工学設計された基板は、１つに接合されて封止された空洞を形成する複数のウエハを含み得る。工学設計された基板は、次いでＣＭＯＳウエハと接合され得る。工学設計された基板は、振動する膜としての役割を果たすように構成された１つの基板、および支持物としての役割を果たし振動することを意図されない別の基板を含み得る。この後者の基板は、望まれない振動を防止するのに十分な程度に厚く（たとえば約５ミクロンよりも大きい）することができるが、同時に、小さいデバイス寸法に寄与するのに十分な程度に薄く（たとえば約３０ミクロン未満に）することができる。
【００２９】
[0045]  本出願の態様によれば、工学設計された基板を含む装置が、ＣＭＯＳのＩＣが上に形成されたＣＭＯＳウエハと接合され、この工学設計された基板は、１つに接合されて封止された空洞を形成しかつ振動するように構成された、複数のウエハを含む。工学設計された基板のあるウエハを、第１の周波数で共振するように構成することができ、工学設計された基板の第２のウエハを、異なる周波数で共振するように構成することができる。したがって、多周波数の超音波式変換器を作り出すことができる。非限定的な例として、一方の周波数を送信動作のために、他方を受信動作のために用いることができる。たとえば、非限定的な例として、第１の低い方の周波数を、送信動作のために用いることができ、第２の高い方の周波数（たとえば低い方の周波数の２倍の周波数）を、受信動作のために用いることができる。
【００３０】
[0046]  上記の態様および実施形態、ならびに追加の態様および実施形態が、以下でさらに記載される。これらの態様および／または実施形態を、個々に、全てまとめて、または２つ以上の任意の組み合わせで用いることができ、本出願はこの点に関して限定されない。
【００３１】
[0047]  記載したように、本出願の態様は、２つの別個の接合工程を利用する、統合されたＣＭＵＴおよびＣＭＯＳのＩＣを有するＣＵＴを製造するためのプロセスを提供する。このプロセスは、結果的な構造が、ＣＭＯＳのＩＣを上に有するＣＭＯＳウエハと一体に統合された、２つのシリコン層の間に空洞が形成された比較的薄い工学設計された基板を含むことを可能とする。図１はこのプロセスの例を例示する。
【００３２】
[0048]  示されるように、方法１００は、封止された空洞を有する工学設計された基板の形成を伴う、段１０２で始まることができる。２つのＳＯＩウエハを、たとえば互いに面する２つのＳＯＩウエハのシリコンデバイス層と、１つに接合することができる。２つのＳＯＩウエハの一方または両方には、複数の空洞を形成することができ、このことにより、これら２つのＳＯＩウエハを１つに接合した結果、ＣＭＵＴの空洞として使用するのに好適な封止された空洞がもたらされ得る。２つのＳＯＩウエハの間の強い接合を保証するために、高温処理を用いることができる。たとえば、低温融着などの低温のウエハ接合に続いて、高温アニールを用いることができる。したがって、いくつかの実施形態において、工学設計された基板を形成する際に、高温および低温の組み合わせを用いることができる。この文脈での高温は、いくつかの実施形態では、４５０℃超とすることができ、これは、超えるとＣＭＯＳのＩＣが通常損傷することになる温度閾値である。
【００３３】
[0049]  ２つのＳＯＩウエハの接合は、結果的な封止された空洞が低い圧力（たとえば約１×１０−３トールから約１×１０−５トールまでの間の圧力、約１気圧未満の圧力、または任意の他の好適な圧力）を有するように、真空中で行うことができる。いくつかの実施形態では、接合は、たとえばＮ２を用いる、不活性雰囲気中で行われる。
【００３４】
[0050]  段１０４では、２つのＳＯＩウエハの第１のもののハンドル層を、研削およびこれに続くエッチングの組み合わせによってなどの、任意の好適な手法で除去することができる。結果として、工学設計された基板は、プロセスのこの時点では、３つのシリコン層を含む：第１のＳＯＩウエハのシリコンデバイス層、第２のＳＯＩウエハのシリコンデバイス層、および第２のＳＯＩウエハのハンドル層である。ＳＯＩウエハのシリコンデバイス層は薄いものであってよく、たとえば厚さ２０ミクロン以下（たとえば１０ミクロン、５ミクロン、２．５ミクロン、２ミクロン、１ミクロン、またはそれ未満であり、２０ミクロン未満の範囲内の任意の範囲または値を含む）である。出願人らは、第２のＳＯＩウエハのハンドル層が、工学設計された基板のさらなる処理を可能とするのに十分な構造的支持を提供し得ることを諒解している。
【００３５】
[0051]  段１０６では、工学設計された基板を、集積デバイスを形成するための集積回路構成を有するＣＭＯＳウエハと接合することができる。この接合は、ＣＭＯＳウエハの回路構成の損傷を防止するために、４５０℃未満の温度で行うことができる。いくつかの実施形態では熱圧縮接合が用いられるが、とりわけ、共晶接合およびシリサイド接合を含む代替形態も可能である。第１のＳＯＩウエハのシリコンデバイス層を、たとえば第１のＳＯＩウエハのシリコンデバイス層の後面をＣＭＯＳウエハと接合することによって、ＣＭＯＳウエハの接合表面に近接して配置することができる。したがって、結果的な構造は、順に、ＣＭＯＳウエハ、第１のシリコンデバイス層、第２のＳＯＩウエハの第２のシリコンデバイス層、および第２のＳＯＩウエハのハンドル層を含み得る。
【００３６】
[0052]  段１０８では、工学設計された基板の第２のＳＯＩウエハのハンドル層を、任意の好適な手法で、たとえば研削およびこれに続くエッチングの組み合わせによって、除去することができる。結果として、いくつかの実施形態では、工学設計された基板は、間に空洞が存在するただ２つのシリコン層（工学設計された基板を形成するために用いられるＳＯＩウエハのシリコンデバイス層）を含み得る。ただ２つのシリコン層を有することは、他の利益の中でもとりわけ、工学設計された基板に関して薄い寸法の達成を容易にする。たとえば、工学設計された基板はこの段では比較的薄くすることができ、たとえば合計厚さで１００ミクロン未満、合計厚さで５０ミクロン未満、合計厚さで３０ミクロン未満、合計厚さで２０ミクロン未満、合計厚さで１０ミクロン未満（たとえば約８ミクロンもしくは約５ミクロン）、または任意の他の好適な厚さである。そのような小さい厚さを有する構造は、ウエハ接合を含む多くの製造プロセスを無事に通過するのに十分な構造的剛性を欠く。したがって、本出願のいくつかの実施形態によれば、工学設計された基板は、ＣＭＯＳウエハとの接合後まではそのような寸法まで小さくされず、このことにより、工学設計された基板に機械的支持を提供できる。さらに、図７と関連して以下でさらに記載するように、いくつかの実施形態では、工学設計された基板の２つのウエハの一方が、このウエハの振動を最小化または防止するのに十分な程度に厚いことが好ましい。したがって、工学設計された基板は、薄くできる一方で、たとえば、いくつかの実施形態では少なくとも４ミクロン、いくつかの実施形態では少なくとも５ミクロン、いくつかの実施形態では少なくとも７ミクロン、いくつかの実施形態では少なくとも１０ミクロンの厚さ、または望まれない振動を防止するのに好適な他の厚さを有し得る。
【００３７】
[0053]  ＣＭＯＳウエハ上のＩＣと工学設計された基板の封止された空洞との間で電気接続を行って、機能する超音波変換器を提供することができる。たとえば、ＣＭＯＳウエハに近接した工学設計された基板のシリコンデバイス層は、超音波変換器用の底部電極としての役割を果たすことができ、一方、ＣＭＯＳウエハから遠位のシリコンデバイス層は、膜としての役割を果たすことができ、膜の動作を制御する（たとえば電圧を印加することによって膜を作動（またはその振動を誘起）する）ように適宜、これらの構造への電気接続を行うことができる。いくつかの実施形態では、段１０６の接合によって電気接続を行うことができる（または少なくとも部分的に完成させることができる）。たとえば、工学設計された基板をＣＭＯＳウエハと接合することは、接合材料および電気接続部の両方としての役割を果たす導電性接合材料（たとえば金属）を用いることを含み得る。別法として、または加えて、ＣＭＯＳウエハとの工学設計された基板の接合に続いて、電気接続を行うことができる。たとえば、工学設計された基板をＣＭＯＳウエハと接合することにより、超音波変換器の底部電極への電気接続部を形成することができ、また、続いてオンチップ金属相互接続部および／またはワイヤボンドを形成して、頂部電極または超音波変換器の膜への電気接続を提供することができる。
【００３８】
[0054]  図２は方法１００の段１０２の実施の例に関するさらなる詳細を提供するが、段１０２を実施するための代替の手法が可能であることを諒解されたい。示される非限定的な例では、２つのＳＯＩウエハの第１のものの上の熱酸化物（熱酸化によって形成される酸化物）に空洞を最初に形成することによって、工学設計された基板の空洞を形成することができる。すなわち、第１のＳＯＩウエハは、ハンドル層（たとえばハンドルシリコン層）、埋め込み酸化物（BOX）層、およびシリコンデバイス層を含むことができ、この上に、シリコンデバイス層を熱酸化することによって段２０２において熱酸化物が形成され得る。熱酸化物が酸化物の非限定的な例を表すこと、および他の種類の酸化物を代替として形成できることを諒解されたい。
【００３９】
[0055]  段２０４では、たとえば任意の好適なエッチングによって、第１のＳＯＩウエハの熱酸化物に空洞を形成することができる。いくつかの実施形態では、空洞はシリコンデバイス層に完全には達せず、この結果、酸化物の（薄い）層が空洞の境界を画定する。ただし、他の実施形態では、空洞は、シリコンデバイス層の表面またはそれ以上まで延在し得る。いくつかの実施形態では、熱酸化物をシリコンデバイス層の表面に対してエッチングすることができ、次いで熱酸化物の追加の層を形成することができ、この結果、空洞は酸化物の層によって画定される。
【００４０】
[0056]  段２０６では、上の熱酸化物に空洞が形成された第１のＳＯＩウエハを、たとえば低温融着を用いて、第２のＳＯＩウエハと接合することができる。いくつかの実施形態では、第２のＳＯＩウエハは、ハンドル層（たとえばハンドルシリコン層）、ＢＯＸ層、およびシリコンデバイス層を含み、接合は、第１のＳＯＩウエハの熱酸化物層と第２のＳＯＩウエハのシリコンデバイス層との間で直接の接触を行い、こうしてＳｉ−ＳｉＯ２接合を形成することを含む。代替の実施形態では、第２のＳＯＩウエハは、シリコンデバイス層上に酸化物層を含むことができ、したがって、第１および第２のＳＯＩウエハを１つに接合することは、２つのＳＯＩウエハの酸化物層と直接の接触を行い、こうしてＳｉＯ２−ＳｉＯ２接合を形成することを含み得る。
【００４１】
[0057]  ２つのＳＯＩウエハを１つに接合する結果として、第１のＳＯＩウエハの空洞を封止することができる。たとえば、いくつかの実施形態では空洞を真空封止することができるが、他の実施形態では真空封止が形成されなくてもよい。
【００４２】
[0058]  段２０８では、２つのＳＯＩウエハの間の強い接合の形成を容易にするために、アニールを行うことができる。既に記載したように、いくつかの実施形態では、アニールは高温アニールであってよく、たとえば約５００℃から約１，５００℃までの間（たとえば５００℃、７５０℃、１，０００℃、１，２５０℃）で行われ、この範囲内の任意の温度または温度の範囲（たとえば約５００℃から約１，２００℃までの間）が含まれるが、他の温度を別法として用いることができる。いくつかの実施形態では、約３００℃から約１，２００℃までの間でアニールを行うことができる。
【００４３】
[0059]  図３は、本出願の非限定的な実施形態による、封止された空洞を有する工学設計された基板と統合されたＣＭＯＳウエハを含む超音波式デバイスの断面図である。デバイス３００を、図１〜図２の方法を実施することによって形成することができる。
【００４４】
[0060]  デバイス３００は、ＣＭＯＳウエハ３０４と統合された工学設計された基板３０２を含む。工学設計された基板３０２は、第１のシリコンデバイス層３０８と第２のシリコンデバイス層３１０との間に形成された複数の空洞３０６を含む。第１のシリコンデバイス層３０８と第２のシリコンデバイス層３１０との間に、空洞３０６が形成された酸化シリコン層３１２（たとえば熱酸化シリコン−シリコンの熱酸化によって形成される酸化シリコン）を形成することができる。この非限定的な例では、第１のシリコンデバイス層３０８を底部電極として構成することができ、また第２のシリコンデバイス層３１０を、膜として構成することができる。したがって、第１のシリコンデバイス層３０８、第２のシリコンデバイス層３１０、および空洞３０６の組み合わせにより、超音波変換器（たとえばCMUT）を形成することができ、この非限定的な断面図ではそのうち６つが例示されている。底部電極または膜としての動作を容易にするために、第１のシリコンデバイス層３０８および第２のシリコンデバイス層３１０の一方または両方を、導体として働くようにドープすることができ、場合によってはこれらは高濃度ドープ（たとえば１０１５ドーパント／ｃｍ３超またはこれを超えるドーピング濃度を有する）される。
【００４５】
[0061]  工学設計された基板３０２は、第２のシリコンデバイス層３１０の上に酸化物層３１４をさらに含むことができ、これは、工学設計された基板を形成するために用いられるＳＯＩのＢＯＸ層を表し得る。酸化物層３１４は、いくつかの実施形態ではパッシベーション層として機能することができ、また示されるように、空洞３０６を覆っては存在しないようにパターニングされる。工学設計された基板上に、以下でさらに記載するコンタクト３２４、およびパッシベーション層３３０を含めることができる。パッシベーション層３３０を、１つまたは複数のコンタクト３２４へのアクセスが可能になるようにパターニングすることができ、また任意の好適なパッシベーション材料で形成することができる。いくつかの実施形態では、パッシベーション層３３０は、Ｓｉ３Ｎ４で形成され、またいくつかの実施形態では、ＳｉＯ２およびＳｉ３Ｎ４の積層によって形成されるが、代替形態が可能である。
【００４６】
[0062]  工学設計された基板３０２およびＣＭＯＳウエハ３０４を、接合箇所３１６ａおよび３１６ｂにおいて１つに接合することができる。これらの接合箇所は、たとえばＣＭＯＳウエハ３０４上の層との工学設計された基板３０２上の層の共晶接合によって形成された共晶接合箇所、または本明細書に記載の任意の他の好適な接合部の種類（たとえばシリサイド接合部または熱圧縮接合部）を表し得る。いくつかの実施形態では、接合箇所３１６ａおよび３１６ｂは導電性であってよく、たとえば金属で形成される。接合箇所３１６ａは、いくつかの実施形態では接合箇所としてのみ機能することができ、またいくつかの実施形態では、図６と関連して以下でさらに記載するように、デバイス３００の超音波変換器を密封封止する、たとえば封止リングを形成することができる。いくつかの実施形態では、接合箇所３１６ａは、工学設計された基板とＣＭＯＳウエハとの間の電気接続も提供する封止リングを画定し得る。同様に、接合箇所３１６ｂは、いくつかの実施形態では２重の目的を果たすことができ、たとえば、接合箇所としての役割を果たし、さらに工学設計された基板３０２の超音波変換器とＣＭＯＳウエハ３０４のＩＣとの間の電気接続も提供する。以下でさらに例を記載する、工学設計された基板がＣＭＯＳウエハと接合されないこれらの実施形態では、接合箇所３１６ｂは、工学設計された基板が接合される基板上の任意の電気的構造に、電気接続を提供することができる。
【００４７】
[0063]  ＣＭＯＳウエハ３０４は、下地層（たとえばバルクシリコンウエハ）３１８、絶縁層３２０、およびメタライゼーション部３２２を含む。メタライゼーション部３２２は、アルミニウム、銅、または任意の他の好適なメタライゼーション材料で形成することができ、ＣＭＯＳウエハに形成される集積回路の少なくとも一部を表し得る。たとえば、メタライゼーション部３２２は、ルーティング層としての役割を果たし得るか、１つもしくは複数の電極を形成するようにパターニングされ得るか、または他の機能のために用いられ得る。実際には、ＣＭＯＳウエハ３０４は複数のメタライゼーション層および／または事後処理された再分配層を含み得るが、簡潔さのために、単一のメタライゼーション部のみを例示する。
【００４８】
[0064]  接合箇所３１６ｂは、ＣＭＯＳウエハ３０４のメタライゼーション部３２２と工学設計された基板の第１のシリコンデバイス層３０８との間の電気接続を提供し得る。このようにして、ＣＭＯＳウエハ３０４の集積回路構成は、超音波変換器の電極および／または工学設計された基板の膜と連絡する（たとえばこれらに電気信号を送るおよび／またはこれらから電気信号を受信する）ことができる。例示した実施形態では、別個の接合箇所３１６ｂが、各封止された空洞への（およびしたがって各超音波変換器に対する）電気接続を提供するものとして例示されているが、全ての実施形態がこの様式で限定される訳ではない。たとえば、いくつかの実施形態では、提供される電気コンタクトの数は、超音波変換器の数よりも少なくてよい。
【００４９】
[0065]  第２のシリコンデバイス層３１０によって表される超音波変換器の膜への電気コンタクトが、この非限定的な例では、金属または任意の他の好適な導電性コンタクト材料で形成可能な、コンタクト３２４によって提供される。いくつかの実施形態では、コンタクト３２４とＣＭＯＳウエハ上の接合パッド３２６との間に、電気接続を提供することができる。たとえば、ワイヤボンド３２５を提供することができるか、または、導電性材料（たとえば金属）を、デバイスの上側表面を覆うように配設し、コンタクト３２４から接合パッド３２６まで導電経路を形成するようにパターニングすることができる。ただし、コンタクト３２４をＣＭＯＳウエハ３０４上のＩＣに接続する代替の手法を用いることができる。いくつかの実施形態では、第１のシリコンデバイス層３０８から第２のシリコンデバイス層３１０の底面まで埋設されたビアを提供することができ、こうして第２のシリコンデバイス層３１０の頂面上のコンタクト３２４のどのような必要も排除する。以下に図１１に関連した例を記載する。そのような実施形態では、第１および第２のシリコンデバイス層の電気的な短絡を回避するのに好適な電気隔離を、任意のそのようなビアに関連して提供することができる。
【００５０】
[0066]  デバイス３００は、超音波変換器（本明細書では「超音波変換器要素」と呼ばれる）の組または図３に示すような個々の超音波変換器を電気的に隔離するように構成された、隔離構造（たとえば隔離トレンチ）３２８も含む。隔離構造３２８は、いくつかの実施形態では絶縁材料で充填される、第１のシリコンデバイス層３０８を通るトレンチを含み得る。別法として、隔離構造３２８を、図９と関連して以下でさらに記載するような、好適なドーピングによって形成することができる。隔離構造３２８は任意選択によるものである。
【００５１】
[0067]  デバイス３００の様々な特徴にここで留意する。たとえば、工学設計された基板３０２およびＣＭＯＳウエハ３０４を一体に統合し、こうしてＣＭＯＳのＩＣとの超音波変換器の一体の統合を提供できることを諒解されたい。例示した実施形態では、超音波変換器は、ＣＭＯＳのＩＣに対して鉛直方向に位置付けられ（または積層され）、このことにより、超音波変換器およびＣＭＯＳのＩＣを統合するのに要するチップ面積を低減することによって、コンパクトな超音波式デバイスの形成を容易にする。
【００５２】
[0068]  加えて、工学設計された基板３０２は、空洞３０６が間に形成された、ただ２つのシリコン層３０８および３１０を含む。第１のシリコンデバイス層３０８および第２のシリコンデバイス層３１０を薄くすることができ、たとえば、各々が厚さ５０ミクロン未満、厚さ３０ミクロン未満、厚さ２０ミクロン未満、厚さ１０ミクロン未満、厚さ５ミクロン未満、厚さ３ミクロン未満、または他の非限定的な例の中でもとりわけ、厚さ約２ミクロンである。そのような寸法は小型のデバイスを実現するのに寄与し、ＴＳＶを必要とすることなく超音波変換器の膜（たとえば第２のシリコンデバイス層３１０）への電気接触を行うのを、容易にし得る。ＴＳＶは通常、実装するのが複雑でコストがかさみ、したがって、これらの使用を回避することにより、製造歩留まりを高めデバイスのコストを低減することができる。さらに、ＴＳＶを形成することは、多くの工業用半導体製造工場が所有していない特別な製造ツールを必要とし、したがって、そのようなツールの必要を回避することにより、デバイスを形成するためのサプライチェーンを改善することができ、これらのデバイスをＴＳＶを用いた場合よりも工業的に現実的なものとすることができる。
【００５３】
[0069]  図３に示すような工学設計された基板３０２は、比較的薄くすることができ、たとえば合計厚さで１００ミクロン未満、合計厚さで５０ミクロン未満、合計厚さで３０ミクロン未満、合計厚さで２０ミクロン未満、合計厚さで１０ミクロン未満、または任意の他の好適な厚さである。そのような薄い寸法が意味するところが、本明細書において、構造的完全性の欠如、およびそのような薄い寸法の層を用いて様々な種類の製造工程（たとえばウエハ接合）を実行できないという観点から、既に記載された。したがって、デバイス３００においてそのような薄い寸法が達成され得ることは、注目に値する。
【００５４】
[0070]  さらに、シリコンデバイス層３０８および３１０を、単結晶シリコンで形成することができる。単結晶シリコンの機械的および電気的特性は理解されており、したがって、超音波変換器におけるそのような材料の（たとえばCMUTの膜としての）使用により、超音波変換器の挙動の設計および制御を容易にすることができる。
【００５５】
[0071]  留意する価値のある別の特徴は、ＣＭＯＳウエハ３０４および第１のシリコンデバイス層３０８の部品が、ＣＭＯＳウエハ３０４の表面全体を覆う接合部によってではなく離散した接合箇所３１６ｂにおいて接合されるので、これらの間に間隙が存在することである。この間隙が意味するところは、第１のシリコンデバイス層３０８が十分に薄い場合に振動し得ることである。そのような振動は望ましくない場合があり、たとえば第２のシリコンデバイス層３１０の所望の振動と対照的な、望まれない振動を表す。したがって、少なくともいくつかの実施形態では、第１のシリコンデバイス層３０８がそのような振動を最小化または回避するのに十分な程度に厚いことが有益である。
【００５６】
[0072]  代替の実施形態では、第１のシリコンデバイス層３０８および第２のシリコンデバイス層３１０の両方が振動することが望ましい場合がある。たとえば、これらを異なる共振周波数を呈するように構築し、こうして多周波数のデバイスを作り出すことができる。たとえば超音波式変換器の様々な動作状態では、複数の共振周波数（これはいくつかの実施形態では高調波として関連付けられ得る）を用いることができる。たとえば、第１のシリコンデバイス層３０８を、第２のシリコンデバイス層３１０の中心周波数の半分で共振するように構成することができる。
【００５７】
[0073]  図４Ａ〜図４Ｔは、本出願の非限定的な実施形態による、図１の製造の流れと一致する、図３のデバイス３００を形成するための製造の流れを例示する。図３と関連して既に記載した構造は、図４Ａ〜図４Ｔにおいて同じ参照番号を維持している。
【００５８】
[0074]  最初に、図４Ａに示すように第１のＳＯＩウエハ４００で始まる、工学設計された基板の形成を記載する。ＳＯＩウエハ４００は、ハンドル層４０２（たとえばシリコンハンドル層）、ＢＯＸ層４０４、および第１のシリコンデバイス層３０８を含む。ハンドル層４０２の後面上には、酸化物層４０５も提供される。
【００５９】
[0075]  第１のシリコンデバイス層３０８を、単結晶シリコンで形成することができ、また既に記載したように、いくつかの実施形態ではドープすることができる。図３と関連して既に記載したように、第１のシリコンデバイス層３０８は、超音波変換器の底部電極としての役割を果たすことができ、したがって、好適なドーピングにより所望の電気的挙動を提供することができる。さらに、ドープされたシリコンデバイス層を用いることにより、いくつかの実施形態におけるＴＳＶを用いる必要が回避される。いくつかの実施形態では、第１のシリコンデバイス層３０８は、高濃度ドープされたＰ型とすることができるが、Ｎ型ドーピングも代替として用いることができる。ドーピングを用いるとき、ドーピングは均一であってよく、または、たとえば図７と関連して以下でさらに記載するような隔離された電極を提供するために、（たとえばパターニングされた領域における注入によって）パターニングされたものであってよい。第１のシリコンデバイス層３０８は、ＳＯＩウエハが獲得されるときに既にドープされていてよいか、または、イオン注入によってドープされてよく、ドーピングの手法は限定されていない。
【００６０】
[0076]  いくつかの実施形態では、第１のシリコンデバイス層３０８を、ポリシリコンまたは非晶質シリコンで形成できる。いずれの場合も、所望の電気的挙動を提供するために適宜、第１のシリコンデバイス層３０８をドープしてもしなくてもよい。
【００６１】
[0077]  図４Ｂに示すように、酸化シリコン層３１２を、ＳＯＩウエハ４００上に形成することができる。酸化シリコン層３１２を用いて、超音波変換器の空洞３０６を少なくとも部分的に画定することができ、したがって酸化シリコン層３１２は、所望の空洞深さを提供するのに好適な任意の厚さを有し得る。酸化シリコン層３１２は熱酸化シリコンとすることができるが、熱酸化物以外の酸化物を代替として用いることのできることを諒解されたい。
【００６２】
[0078]  図４Ｂは、（たとえば酸化物層４０５の好適なパターニングによって）位置合わせマーク４０６を形成できることも例示する。図４Ｅと関連して以下でさらに説明するように、ハンドル層４０２は除去されることになるので、位置合わせマーク４０６を、後で第２のＳＯＩウエハに移すことができる。
【００６３】
[0079]  図４Ｃに示すように、酸化シリコン層３１２を、任意の好適な技法を用いて（たとえば好適なエッチングを用いて）、空洞３０６を形成するようにパターニングすることができる。この非限定的な実施形態では、空洞３０６は第１のシリコンデバイス層３０８の表面までは延在しないが、代替の実施形態では延在し得る。いくつかの実施形態では、酸化シリコン層３１２をシリコンデバイス層の表面に対してエッチングすることができ、次いで酸化物の追加の層（たとえば熱酸化シリコン）を形成することができ、この結果、空洞は酸化物の層によって画定される。いくつかの実施形態では、空洞は第１のシリコンデバイス層３０８内に延在し得る。さらに、いくつかの実施形態では、空洞内に隔離ポストなどの構造を形成することができる。
【００６４】
[0080]  任意の好適な数および構成の空洞３０６を形成することができ、本出願の態様はこの点に関して限定されない。したがって、図４Ｃの非限定的な断面図では６つの空洞３０６のみが例示されているが、いくつかの実施形態ではより多くを形成できることを、諒解されたい。たとえば、空洞３０６のアレイは、所望のサイズの超音波変換器アレイを形成するために、数百個の空洞、数千個の空洞、またはそれ以上を含み得る。
【００６５】
[0081]  空洞３０６は、たとえば動作の周波数に関して、最終的に形成される超音波変換器の所望の動作のために設計された深さＤを有し得る。いくつかの実施形態では、深さＤは、約２ミクロン、約０．５ミクロン、約０．２５ミクロン、約０．０５ミクロンから約１０ミクロンまでの間、約０．１ミクロンから約５ミクロンまでの間、約０．５ミクロンから約１．５ミクロンまでの間、間にある任意の深さもしくは深さの範囲、または任意の他の好適な深さとすることができる。
【００６６】
[0082]  空洞３０６は、同じく図３に例示される、深さＷを有し得る。Ｗの値の非限定的な例を、以下でさらに記載する。幅寸法は、空洞の開口サイズを識別するためにも用いることができ、したがって、空洞３０６は、本明細書に記載の幅Ｗの値のいずれかである開口を有し得る。
【００６７】
[0083]  空洞３０６は、超音波変換器が最終的に形成されるときに所望の膜形状を提供するために、（頂部側から見た）様々な形状のうちの１つをとり得る。たとえば、空洞３０６は、円形の外形、または複数辺の外形（たとえば矩形の外形、六角形の外形、八角形の外形）を有し得る。以下で記載する円形の外形の例が、図１３に例示されている。
【００６８】
[0084]  図４Ｄに示すように、第１のＳＯＩウエハ４００を、第２のハンドル層（たとえばシリコンハンドル層）４１０、酸化物層３１４（たとえばBOX層）、および第２のシリコンデバイス層３１０を含む、第２のＳＯＩウエハ４０８と接合することができる。第２のＳＯＩウエハ４０８は、酸化物層４１４を追加的に含み得る。接合は、低温で行うことができるが（たとえば４５０℃未満の融着）、十分な接合強度を保証するために、高温でのアニール（たとえば５００℃超での）が続く場合がある。第１のシリコンデバイス層３０８および／または第２のシリコンデバイス層３１０がドープされるこれらの実施形態では、アニールはドーピングを活性化する役割も果たし、これは単一のアニールが複数の機能を行い得ることを意味している。例示した実施形態では、接合はＳｉ−ＳｉＯ２接合とすることができるが、代替形態が可能である。たとえば、いくつかの実施形態では、第２のＳＯＩウエハ４０８は、第２のシリコンデバイス層３１０上に酸化物層（たとえば熱酸化シリコン）を含むことができ、この結果、第１のＳＯＩウエハ４００と第２のＳＯＩウエハ４０８との間の接合は、ＳｉＯ２−ＳｉＯ２接合であり得る。
【００６９】
[0085]  第１のシリコンデバイス層３０８の場合のように、第２のシリコンデバイス層３１０は単結晶シリコン、ポリシリコン、または非晶質シリコンであってよく、いくつかの実施形態ではドープされ得る。ドーピングにより、電気接続を提供するためにＴＳＶを形成する必要が回避され、このドーピングは、任意の好適な種類およびレベルのものとすることができる。
【００７０】
[0086]  図４Ｅに示すように、位置合わせマーク４０６を、第２のＳＯＩウエハに位置合わせマーク４１６として移すことができる。
【００７１】
[0087]  次いで、図４Ｆに示すように、酸化物層４０５、ハンドル層４０２、およびＢＯＸ層４０４を、任意の好適な手法で除去することができる。たとえば、研削、エッチング、または任意の他の好適な技法もしくは技法の組み合わせを用いることができる。結果として、第１のＳＯＩウエハ４００から残る層のみが、第１のシリコンデバイス層３０８および酸化シリコン層３１２を含む。図３と関連して既に記載したように、これらの層を薄くすることができる。しかしながら、これらは対応するハンドル層とともに第２のＳＯＩウエハ４０８に接合されるため、さらなる処理のための十分な構造的完全性を維持することができる。
【００７２】
[0088]  図３の隔離構造３２８を参照して既に記載したように、いくつかの実施形態では、デバイス３００の１つまたは複数の超音波変換器を電気的に隔離することが望ましい場合がある。したがって、図４Ｇに示すように、第１のシリコンデバイス層３０８に、１つまたは複数の隔離トレンチ４１８を形成することができる。例示した実施形態では、隔離トレンチ４１８は、シリコンデバイス層３０８の後面から酸化シリコン層３１２まで延在し、酸化シリコン層３１２を空洞３０６内まで意図せず打ち抜いてしまうことを防止するために、上にある酸化シリコン層３１２の各隔離トレンチ４１８が接触する部分よりも、（図中の左から右への方向において）狭い。したがって、隔離トレンチ４１８は、空洞３０６の構造的完全性に影響を与えない。ただし、代替の構成が可能である。
【００７３】
[0089]  図４Ｈは、任意の好適な技法（たとえば好適な堆積）を用いて、隔離トレンチ４１８を絶縁材料４２０（たとえば酸化シリコン）で充填できることを例示している。例示した実施形態では、絶縁材料４２０は隔離トレンチ４１８を完全に充填し、単にトレンチ４１８を裏打ちするのではなく、このことにより、この段におけるデバイスの構造的完全性にさらに寄与することができ、このデバイスをさらなる処理のためにより好適なものにすることに、留意すべきである。
【００７４】
[0090]  図４Ｉでは、絶縁材料４２０の下側表面上に、たとえば任意の好適な堆積およびパターニング技法を用いて、流れ停止特徴部４２２が任意選択により形成される。流れ停止特徴部は、１つまたは複数の機能を行うことができる。たとえば、これらは、続いて堆積される金属層の望ましくない流れを防止し得る。別法としてまたは追加として、流れ停止特徴部は、後の接合時に、工学設計された基板とＣＭＯＳウエハとの間に所望の間隙を提供し得る。したがって、一方または両方の機能を達成するために、任意の好適な数および位置付けの流れ停止特徴部４２２を提供することができ、また流れ停止特徴部４２２を、任意の好適な材料で形成することができる。たとえば、いくつかの非限定的な実施形態では、流れ停止特徴部４２２を、窒化シリコン（ＳｉＮ）で形成することができる。ただし、上記のように、流れ停止特徴部４２２の使用は任意選択によるものである。たとえば、いくつかの実施形態ではそのような特徴部を、たとえば別のウエハとの工学設計された基板の接合のために熱圧縮を用いるときに、省略することができる。
【００７５】
[0091]  図４Ｊに示すように、工学設計された基板をＣＭＯＳウエハと後に接合するための接合場所を形成するための準備として、絶縁材料４２０を、（任意の好適なエッチング技法を用いて）パターニングすることができる。さらに、このパターニングにより、図３と関連して既に記載した隔離構造３２８をさらに画定することができる。
【００７６】
[0092]  図４Ｋでは、第１のシリコンデバイス層３０８、酸化シリコン層３１２、第２のシリコンデバイス層３１０、および酸化物層３１４を通して、空白領域４２４を形成することができる。図６と関連して以下でさらに記載されるように、空白領域４２４により、超音波変換器の組を互いから隔離する（たとえば個別の超音波変換器アレイを分離する）ことができる。たとえば、いくつかの実施形態では、第１のシリコンデバイス層３０８および第２のシリコンデバイス層３１０は、超音波変換器アレイに対応する領域においてのみ維持され、空白領域４２４が超音波変換器アレイを分離している。空白領域４２４は、超音波変換器アレイの周縁におけるＣＭＯＳウエハへのより容易なアクセスを提供することができ、たとえば、接合パッドまたは他の電気接続特徴部へのアクセスを可能にする。空白領域４２４を、任意の好適な手法で、たとえば研削、シリコンデバイス層および酸化物層をエッチングするための深掘り反応性イオンエッチング（DRIE）およびプラズマエッチングのうちの、１つまたは複数を用いて形成することができる。いくつかの実施形態では、研削およびこれに続くＤＲＩＥが用いられる。空白領域４２４を形成する代替の手法が可能である。
【００７７】
[0093]  図４Ｌに示すように、次いで接合材料４２６を、工学設計された基板をＣＭＯＳウエハと接合するための準備として、工学設計された基板上に形成することができる。接合材料４２６の種類は、形成されることになる接合部の種類に依存し得る。たとえば、接合材料４２６は、熱圧縮接合、共晶接合、またはシリサイド接合に好適な金属とすることができる。いくつかの実施形態では、工学設計された基板と図３と関連して既に記載したようなＣＭＯＳウエハと接合箇所３１６ｂとの間で電気信号を通信できるように、接合材料は導電性であってよい。たとえば、いくつかの実施形態では、接合材料４２６は金であってよく、電気めっきによって形成され得る。いくつかの実施形態では、ウエハレベルのパッケージングのために用いられる材料および技法を、工学設計された基板をＣＭＯＳウエハと接合する文脈において適用することができる。したがって、たとえば、望ましい接着性、相互拡散バリア機能性、および高い接合品質を提供するように選択された金属の積層体を用いることができ、接合材料４２６は、そのような金属の積層体を含み得る。
【００７８】
[0094]  図４Ｍ〜図４Ｐは、工学設計された基板と接合するための、ＣＭＯＳウエハ３０４の準備に関する。図４Ｍに示すように、ＣＭＯＳウエハ３０４は、下地層（たとえばバルクシリコンウエハ）３１８、絶縁層３２０、およびメタライゼーション部３２２を含む。下地層３１８の後面上には、絶縁層４２８も任意選択により形成され得る。
【００７９】
[0095]  図４Ｎに示すように、ＣＭＯＳウエハ３０４上に、層４３０および４３２を形成することができる。層４３０はたとえば、窒化物層とすることができ、プラズマ促進化学蒸気堆積法（PECVD）によって形成され得る。層４３２は酸化物層とすることができ、たとえば酸化物のＰＥＣＶＤによって形成され得る。
【００８０】
[0096]  図４Ｏでは、層４３２からメタライゼーション部３２２まで、開口部４３４を形成することができる。そのような開口部は、接合用箇所の形成のための準備として作成され得る。たとえば、図４Ｐでは、ＣＭＯＳウエハ３０４上の、１つまたは複数の、工学設計された基板３０２をＣＭＯＳウエハ３０４と接合するのに好適な場所において、（好適な堆積およびパターニングによって）接合材料４３６を形成することができる。接合材料４３６は、工学設計された基板上の接合材料４２６と接合するのに好適な任意の材料とすることができる。既に記載したように、いくつかの実施形態では、低温共晶接合部を形成することができ、そのような実施形態では、接合材料４２６および接合材料４３６は、共晶対を形成し得る。たとえば、接合材料４２６および接合材料４３６は、インジウム−スズ（Ｉｎ−Ｓｎ）共晶対、金−スズ（Ａｕ−Ｓｎ）共晶対、およびアルミニウム−ゲルマニウム（Ａｌ−Ｇｅ）共晶対、またはスズ−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）の組み合わせを形成し得る。Ｓｎ−Ａｇ−Ｃｕの場合には、これらの材料のうちの２つを、工学設計された基板上に接合材料４２６として形成することができ、残りの材料が接合材料４３６として形成される。
【００８１】
[0097]  図４Ｑに示すように、工学設計された基板３０２およびＣＭＯＳウエハ３０４を、次いで１つに接合することができ、この結果、いくつかの実施形態では、ＣＭＯＳウエハ３０４（たとえばメタライゼーション部３２２）中のＩＣの垂直方向上方に配設された封止された空洞３０６を含む、一体に統合された構造がもたらされる。既に記載したように、そのような接合は、いくつかの実施形態では、低温（たとえば４５０℃未満）の使用のみを含むことができ、このことは、メタライゼーション層およびＣＭＯＳウエハ３０４上の他の構成要素の損傷を防止し得る。
【００８２】
[0098]  例示された非限定的な例では、接合部は共晶接合部とすることができ、この場合、接合材料４２６および接合材料４３６は、組み合わさって接合箇所３１６ａおよび３１６ｂを形成し得る。さらなる非限定的な例として、接合材料としてＡｕを用いて、熱圧縮接合部を形成することができる。たとえば、接合材料４２６は、めっきされたＡｕが上に形成されたＴｉ／ＴｉＷ／Ａｕの（スパッタリングまたは別の方法によって形成された）シード層を含むことができ、接合材料４３６は、めっきされたＮｉ／Ａｕが上に形成されたＴｉＷ／Ａｕの（スパッタリングまたは別の方法によって形成された）シード層を含むことができる。チタンの層は、接着層としての役割を果たし得る。ＴｉＷ層は、接着層および拡散バリアとしての役割を果たし得る。ニッケルは拡散バリアとしての役割を果たし得る。Ａｕは接合部を形成し得る。他の接合材料を代替として用いることができる。
【００８３】
[0099]  次に、図４Ｒに示すように、第２のハンドル層４１０および酸化物層４１４を、任意の好適な手法で除去することができる。たとえば、研削および／またはエッチングを用いることができる。酸化物層３１４は、第２のハンドル層４１０を除去するためのエッチストップとして働き得る。
【００８４】
[0100]  図４Ｓに示すように、次いで酸化物層３１４を、任意の好適なエッチング技法を用いて、開口部４３８を形成するようにパターニングすることができる。開口部４３８は、ＣＭＯＳウエハ３０４から遠位の第２のシリコンデバイス層３１０の後面（または頂面）へのアクセスを提供する。図４Ｔに示すように、次いで図３のコンタクト３２４および接合パッド３２６を、たとえば好適な導電材料（たとえばアルミニウム、銅、または他の好適な材料）を堆積させパターニングすることによって形成することができる。さらに、酸化物層３１４を、空洞３０６の上にある領域から、（任意の好適な手法で）任意選択により除去することができる。すなわち、酸化物層３１４を、超音波式デバイスの超音波変換器の領域から除去することができる。
【００８５】
[0101]  次いでデバイス３００が、パッシベーション層３３０を堆積させパターニングすることによって実現され得る。図３と関連して既に記載したように、パッシベーション層３３０を、コンタクト３２４のうちの１つまたは複数へのアクセスを提供するようにパターニングすることができる。
【００８６】
[0102]  図４Ａ〜図４Ｔの製造の流れの様々な特徴に、ここで留意する。たとえば、この製造の流れはＴＳＶの使用を含まず、このためＴＳＶを用いた場合よりも、プロセスが低コストで複雑さの低いものとなることを諒解されたい。プロセスの歩留まりが結果として高まり得る。
【００８７】
[0103]  加えて、プロセスは化学機械研磨（CMP）を利用しない。たとえば、記載した接合段のいずれのための準備においてもＣＭＰは用いられず、したがって接合の信頼性（およびしたがって歩留まり）を高めることができ、一方で、ＣＭＰ工程が行われた場合と比較して、コストを下げることができる。同様に、例示した製造の流れが、ＣＭＯＳウエハとの工学設計された基板の低温接合のためのどのような焼き締めアニールも含まないことは、注目に値する。そのようなアニールの使用により、接合の信頼性およびしたがって歩留まりが低減される。さらに、また既に記載したように、超音波変換器のための封止された空洞の製造は、ＣＭＯＳの熱収支から切り離され、したがって、工学設計された基板のウエハを１つに接合するときに、高温処理（たとえば高温アニール）の使用が可能になる。
【００８８】
[0104]  封止された空洞３０６を形成するためのプロセスは、所望の寸法および間隔の空洞の形成も容易にし得る。たとえば、空洞３０６は、約５０ミクロン、約５ミクロンから約５００ミクロンまでの間、約２０ミクロンから約１００ミクロンまでの間、間にある任意の幅もしくは幅の範囲、または任意の他の好適な幅の、幅Ｗ（図３および図４Ｃを参照）を有し得る。いくつかの実施形態では、取り囲む構造によって消費される面積の量と比較した空洞によって消費される面積の量である、ボイド率を最大化するように、幅Ｗを選択することができる。空洞３０６は、約２ミクロン、約０．５ミクロン、約０．２５ミクロン、約０．０５ミクロンから約１０ミクロンまでの間、約０．１ミクロンから約５ミクロンまでの間、約０．５ミクロンから約１．５ミクロンまでの間、間にある任意の深さもしくは深さの範囲、または任意の他の好適な深さの、深さＤ（図４Ｃを参照）を有し得る。いくつかの実施形態では、空洞は約５０ミクロンの幅Ｗ、および約０．２ミクロンの深さＤを有する。いくつかの実施形態では、深さＤに対する幅Ｗの比は、５０超、１００超、１５０超、３０から３００までの間、または任意の他の好適な比とすることができる。この比は、変換器の膜の所望の動作、たとえば標的の周波数での動作を提供するように選択することができる。
【００８９】
[0105]  空洞３０６同士の間の空間の量が工学設計された基板の形成時の接合可能面積に影響を与えるという事実に関わらず、空洞３０６同士の間の間隔を小さくすることもできる。すなわち、空洞３０６同士の間の距離が小さくなるほど、利用可能な接合表面が少なくなり、このことは接合の困難さを高める。しかしながら、酸化物層における空洞形成、低温融着、および高温アニーリングを含む、図１、図２、図４Ａ〜図４Ｄ、および図７（以下に記載）と関連して本明細書に記載された工学設計された基板を形成するプロセスにより、空洞３０６の離間を密にしつつ依然として工学設計された基板の高い接合品質および歩留まりを達成することが、現実的なものとなる。一般に、本明細書に記載の技法を用いれば、工学設計された基板の形成は熱収支により限定されないので、空洞３０６同士の間の接合可能面積を最小化するための設計規則を用いる際に、柔軟性が提供される。たとえば、本明細書に記載のプロセスを用いて、他の可能性の中でもとりわけ、５ミクロン未満、３ミクロン未満、または２ミクロン未満の、空洞同士の間の間隔を実現できる。
【００９０】
[0106]  いくつかの実施形態では、デバイス３００をさらにパッケージングおよび／または封入することができる。たとえば、図５においてパッケージングされたデバイス５００によって示されるように、デバイス３００をダイシングし基板５０６と接合することができ、この基板５０６は、回路基板、（たとえばいくつかの実施形態ではコンタクトピンを有する）プラスチック製パッケージ裏打ち材、または他の基板とすることができる。デバイス３００の超音波変換器領域を覆って、音響媒体５０２を配設することができる。この音響媒体は、シリコーン、パリレン、または所望の音響特性を提供する任意の他の材料で形成することができる。封入材５０４によって、さらなる封入を提供することができる。図３と関連して既に記載したように、いくつかの実施形態では、コンタクト３２４と接合パッド３２６との間に、ワイヤボンド３２５などのワイヤボンドを形成することができる。封入材５０４を、そのようなワイヤボンドを覆って損傷からこれらを保護するように配設することができる（したがって、ワイヤボンド３２５は図５には示されていない）。そのような目的のために、任意の好適な封入材料を用いることができる。したがって、図３のデバイス３００をパッケージングすることができ、パッケージングの手法は本出願の様々な態様を限定するものではないことを諒解されたい。
【００９１】
[0107]  図６は、デバイス３００の全体的な構造を利用できる超音波式デバイスの一部分の上面図を例示する。示されるように、超音波式デバイス６００は超音波変換器６０２のアレイを含み、これは図３と関連して既に記載したＣＭＵＴに対応し得る。封止リング６０４は、超音波変換器６０２を実質的にまたは完全に取り囲むことができるが、簡潔さのために、封止リング６０４の一部分のみが例示されている。封止リングを、図３と関連して既に記載した接合箇所３１６ａによって形成することができる。いくつかの実施形態では、封止リング６０４は密封封止を提供するが、密封封止とは、中断のない外形を介してある区域を完全に閉じ込めるものである。いくつかの実施形態では、封止リング６０４は、工学設計された基板とＣＭＯＳウエハ上の特徴部（たとえばCMOSウエハ上の再分配ルーティング層、CMOSウエハ上の集積回路構成、または他の特徴部）との間の、電気的相互接続を提供する。いくつかの実施形態では、封止リング６０４は、密封封止および電気的相互接続を提供する。
【００９２】
[0108]  図４Ｋと関連して既に記載した空白領域４２４は、封止リング６０４の周縁の周囲に設けることができる。示されるように、空白領域４２４は、図３の接合パッド３２６に対応し得る接合パッド６０６などの、様々な特徴部を含み得る。
【００９３】
[0109]  図４Ａ〜図４Ｔの製造の流れの代替形態が可能である。たとえば、ＳＯＩウエハを用いて工学設計された基板３０２を形成するのではなく、１つまたは複数のバルクシリコンウエハを用いることができる。たとえば、第１のＳＯＩウエハ４００および／または第２のＳＯＩウエハ４０８を、バルクシリコンウエハで置き換えることができる。図４Ｄを参照すると、ＳＯＩウエハ４００および４０８を用いる理由は、ハンドル層４０２および４１０を除去するときに、ＢＯＸ層４０４および３１４がエッチストップとして機能し得るからである。ドープ層を作り出すために好適なドーピングを用いて、バルクシリコンウエハを用いて同様の機能性を達成することができる。すなわち、バルクシリコンウエハの（たとえばシリコンデバイス層３０８または３１０に対応し、そのような層に関して本明細書に記載した厚さのいずれかを有する）一部分を、バルクシリコンウエハの大部分よりも低いエッチ速度を呈するようにドープすることができる。次いで、バルクシリコンウエハを、ドープ層のところで（すなわちドーピングによりエッチ速度が変わる深さで）速度が落ちるか事実上停止するまで、後面から薄くする（たとえばエッチングする）ことができる。このようにして、ドーピングの勾配は事実上、エッチストップとしての役割を果たすことができ、したがって、所望の部分（たとえばシリコンデバイス層３０８または３１０に対応するドープ層）のみを残しつつ、バルクウエハの大部分を除去することができる。別法として、バルクシリコンウエハを用い、所望の厚さまで時限的なエッチングを用いて薄くすることができる。図４Ａ〜図４Ｔの製造の流れの残りの部分は、ＳＯＩウエハの使用に関して記載した実質的に同じ様式で進行することができ、したがって、図３のデバイス３００を生産するために同様に用いることができる。この様式でバルクシリコンウエハを用いることの１つの利点は、これらがＳＯＩウエハと比較して相対的に低コストなことである。
【００９４】
[0110]  前述の内容から、図７においてなされるように、特にＳＯＩウエハに限定することなく図１の方法を一般化できることを諒解されたい。示されるように、方法７００は、ＳＯＩウエハまたはバルクシリコンウエハであってよい第１のウエハ、および同じくＳＯＩウエハまたはバルクシリコンウエハであってよい第２のウエハからの、封止された空洞を有する工学設計された基板の形成を伴う、段７０２で始まることができる。したがって、方法７００の段７０２が、図１におけるような２つのＳＯＩウエハ、２つのバルクシリコンウエハ、または１つのＳＯＩウエハおよび１つのバルクシリコンウエハの使用を含み得ることを、諒解されたい。
【００９５】
[0111]  段７０２において使用される２つのウエハの一方または両方には、複数の空洞を形成することができ、このことにより、これら２つのウエハを１つに接合する結果、ＣＭＵＴの空洞として使用するのに好適な封止された空洞がもたらされ得る。２つのウエハの間の強い接合を保証するために、高温処理を用いることができる。たとえば、低温融着などの低温のウエハ接合に続いて、高温アニールを用いることができる。したがって、いくつかの実施形態において、工学設計された基板を形成する際に、高温および低温の組み合わせを用いることができる。図１と関連して記載したように、高温は、いくつかの実施形態では、４５０℃超とすることができ、これは、超えるとＣＭＯＳのＩＣが通常損傷することになる温度閾値である。また、ちょうど段１０２における接合の場合のように、段７０２における２つのウエハの接合を、真空中で行うことができる。
【００９６】
[0112]  段７０４で、第１のウエハの厚さが変更される。第１のウエハがＳＯＩウエハである場合は、第１のウエハのハンドル層が除去される。第１のウエハが代わりにバルクシリコンウエハである場合には、たとえばエッチングによって、これを薄くすることができる。本明細書において既に記載したように、時限的なエッチングを用いることができるか、またはバルクシリコンウエハは、エッチストップとして機能するドーピングの濃淡を含み得る。
【００９７】
[0113]  段７０４の結果として、第１のウエハは比較的小さい厚さを有し得る。たとえば、段７０４後の第１のウエハの厚さは、５０ミクロン未満、３０ミクロン未満、２０ミクロン未満、または１０ミクロン未満とすることができる。以下でさらに記載されるように、第１のウエハは、いくつかの実施形態では、これがＣＭＯＳウエハと第２のウエハとの間に配設されるように、続いてＣＭＯＳウエハと接合されることになる。第１のウエハとＣＭＯＳウエハとの間に、図３のＣＭＯＳウエハ３０４と第１のシリコンデバイス層３０８との間の間隙に関して既に記載した様式で、間隙が存在し得る。出願人らは、第１のウエハが過剰に薄い場合に、この間隙が第１のウエハの振動を可能とし得ることを諒解している。そのような振動は、たとえば超音波変換器からの望まれない高調波を生成し得るので、望ましくない場合がある。したがって、出願人らは、第１のウエハが好ましくは、そのような望ましくない振動を回避する剛性を提供するのに十分な厚さを有するべきであることを認識している。したがって、実施形態によれば、第１のウエハの厚さが、４ミクロンから５０ミクロンまでの間、５ミクロンから３０ミクロンまでの間、６．５ミクロンから２０ミクロンまでの間、８ミクロンから１５ミクロンまでの間となるか、または、そのような範囲内の任意の厚さもしくは厚さの範囲をとるように、段７０４が行われる。第１のウエハはしたがって薄くすることができるが、出願人らは、第２のウエハが方法７００のこの段において、工学設計された基板のさらなる処理を可能にするのに十分な構造的支持を提供し得ることを諒解している。
【００９８】
[0114]  段７０６では、図１の段１０６と関連して記載した同じ様式で、工学設計された基板を、集積デバイスを形成するための集積回路構成を有するＣＭＯＳウエハと接合することができる。第１のウエハを、たとえば第１のウエハの後面をＣＭＯＳウエハと接合することによって、ＣＭＯＳウエハの接合表面に近接して配置することができる。したがって、結果的な構造は、順に、ＣＭＯＳウエハ、第１のウエハ、および第２のウエハを含み得る。既に記載したように、行われる接合の種類に応じて、たとえば図３の第１のシリコンデバイス層３０８およびＣＭＯＳウエハ３０４と関連して記載したように、ＣＭＯＳウエハと第１のウエハとの間に間隙が存在し得る。
【００９９】
[0115]  段７０８では、第２のウエハの厚さを変更することができる。第２のウエハがＳＯＩウエハである場合は、工学設計された基板の第２のウエハのハンドル層を、任意の好適な手法で、たとえば研削およびこれに続くエッチングの組み合わせによって、除去することができる。第２のウエハが代わりにバルクシリコンウエハである場合には、たとえばエッチングによって、これを薄くすることができる。時限的なエッチングを用いることができるか、またはバルクシリコンウエハは、エッチストップとして機能するドーピングの濃淡を含み得る。
【０１００】
[0116]  図１の方法１００の場合のように、方法７００は結果的に、いくつかの実施形態では、ＣＭＯＳウエハと統合された工学設計された基板をもたらし、この場合工学設計された基板は、ただ２つのシリコン層を含む。そのような構造は、図１と関連して既に記載した利益を有する。
【０１０１】
[0117]  図１と関連して記載した同じ様式で、ＣＭＯＳウエハ上のＩＣと工学設計された基板の封止された空洞との間で電気接続を行って、機能する超音波変換器を提供することができる。
【０１０２】
[0118]  方法７００によれば、図４Ａ〜図４Ｔの製造の流れの代替形態は、１つのＳＯＩウエハおよび１つのバルクシリコンウエハを用いて工学設計された基板を形成する実施形態である。図４Ａを参照すると、ＳＯＩウエハ４００が、前方表面および後方表面上に酸化物を有するバルクシリコンウエハと交換されている。すなわち、図４Ｂの構造からＢＯＸ層４０４を差し引いたものを用いることができる。次いで、図４Ｃに示すものと同じ手法で、バルクシリコンウエハの前面上の酸化シリコン層に空洞を形成することができる。すなわち、現行の実施形態は、この実施形態ではバルクシリコンウエハが用いられるので、ＢＯＸ層４０４が存在しない場合があるという点においてのみ、図４Ｃに示すものとは異なり得る。
【０１０３】
[0119]  空洞を有するバルクシリコンウエハを次いで、ＳＯＩウエハ４０８などのＳＯＩウエハと接合することができる。したがって、本実施形態は、ＢＯＸ層４０４が存在しない場合があるという点においてのみ、図４Ｄの構造とは異なり得る。
【０１０４】
[0120]  以降、本実施形態における処理は、図４Ｅ〜図４Ｔに例示したものと同じ様式で進行し得る。
【０１０５】
[0121]  方法７００と一致する、図４Ａ〜図４Ｔの製造の流れのさらに別の代替形態が、図８Ａ〜図８Ｄと関連して例示されている。ここで、製造は図８Ａに示すように、図４ＡのＳＯＩウエハ４００で始まる。図８Ｂに示す次の段は、図４Ｂのものと同じである。
【０１０６】
[0122]  次に、図８Ｃに示すように、酸化シリコン層３１２に空洞８０６が形成される。空洞８０６は酸化シリコン層３１２を通って延在し、第１のシリコンデバイス層３０８上で停止する。第１のシリコンデバイス層３０８がエッチストップとしての役割を果たすようなエッチを用いて酸化シリコン層３１２をエッチングすることによって、そのような構成を実現することができる。第１のシリコンデバイス層３０８をエッチストップとして用いることにより、空洞８０６の深さの正確な制御が容易となる。
【０１０７】
[0123]  次に、図８Ｄに示すように、（酸化シリコン層３１２を通って延在する空洞８０６を有する）ＳＯＩウエハ４００が、バルクシリコンウエハ８０８と接合される。バルクシリコンウエハ８０８は、シリコン層８１０、シリコン層８１０の前方表面上の酸化物層３１４、およびシリコン層８１０の後方表面（または後面）上の酸化物層４１４を含む。したがって、製造のこの段において、空洞８０６を封止することができる。
【０１０８】
[0124]  以降、製造は、図４Ｅ〜図４Ｔに関して示したものと実質的に同じ様式で進行し得る。すなわち、図８Ｄに例示した段に続いて、位置合わせマークをバルクシリコンウエハに移すことができる。バルクシリコンウエハ８０８を次いで、後面から（酸化物層４１４が配設される側から）薄くして、図４Ｆの構造に似た構造を実現することができる。この段以降は、薄くしたバルクシリコンウエハを、図４Ｇ〜図４Ｔにおける第１のシリコンデバイス層３０８の場合と同じ手法で処理することができる。
【０１０９】
[0125]  デバイスと関連付けられた様々なパラメータを、デバイスの性能を最適化するように選択することができる。そのようなパラメータの例は、（図８Ｄの非限定的な実施形態において酸化シリコン層３１２の厚さによって決定される）空洞の深さＤ、酸化物層３１４の厚さ、空洞の幅Ｗ、空洞のピッチ、および結果的な膜の厚さを含む。たとえば、空洞の深さＤおよび酸化物層３１４の厚さを、撮像モードにおける超音波変換器の送信および受信機能性を最適化するように、ならびにさらに低電圧動作を可能にするように、選択することができる。膜厚さ、空洞の幅およびピッチを、高強度集中型超音波（HIFU）モードでの低周波数の動作を容易にするように選択することができ、また例として超音波変換器の感度および帯域幅を制御するために用いることができる。
【０１１０】
[0126]  図４Ａ〜図４Ｔの製造の流れの別の代替形態は、封止された空洞３０６に対応する底部電極の隔離に関する。図３に示すように、隔離構造３２８を提供することができ、図４Ｇ〜図４Ｊと関連して例示されるように、いくつかの実施形態では、隔離構造３２８は、絶縁材料で充填されたトレンチである。ただし、代替の隔離構造を用いることができ、これらのうちの１つは、第１のシリコンデバイス層３０８のドーピングによって形成された隔離された領域を含む。すなわち、隔離が望まれる各場所にトレンチ（たとえば図４Ｇにおけるトレンチ４１８）を形成するのではなく、代わりにドーピング境界を用いて、たとえば１つまたは複数の逆バイアスされたダイオードを画定することができる。図９に例が例示されている。
【０１１１】
[0127]  図９のデバイス９００は、図３のデバイス３００の、ドーピング境界を用いて隔離構造３２８を作り出す実装形態を表す。図９では、第１のシリコンデバイス層３０８は、ドーピングの違いを表す３つの異なる種類の領域を有するものとして示されている。領域９０２は、シリコン材料のベースドーピングを表す。領域９０４は電極領域を表し、領域９０２と反対にドープされる。領域９０６は、任意選択によるものだが、電極領域９０４と同じドーパントの種類を有するがより低いドーピング濃度を有する領域を表す。領域９０２および９０４の反対のドーピングの結果として、示すような好適なドーピングパターンを用いて電極領域９０４同士の間のｐ−ｎ接合を作り出すことにより、電極領域９０４同士の間の隔離を作り出すことができる。いくつかの実施形態では、ｐ−ｎ接合に逆バイアスをかけることができる。
【０１１２】
[0128]  １つの好適なドーピングスキームは、領域９０２が低濃度ドープされたＮ型であり、領域９０４が高い濃度でドープされたＰ型であり、領域９０６が低濃度ドープされたＰ型であることである。ただし、代替の実施形態では、領域９０２は低濃度ドープされたＰ型であってよく、領域９０４は高い濃度でドープされたＮ型であってよく、領域９０６は低濃度ドープされたＮ型であってよい。いずれのシナリオの下でも、ホウ素がＰ型ドーパントとしての役割を果たすことができ、リンまたはヒ素がＮ型ドーパントとしての役割を果たすことができるが、代替形態が可能である。領域９０２、９０４、および９０６のドーピング濃度は、所望の電気的挙動を提供するように選択することができる。
【０１１３】
[0129]  領域９０２、９０４、および９０６のドーピングは、任意の好適な手法で作り出すことができる。いくつかの実施形態によれば、（たとえば高温アニールを介した）イオン注入および拡散の組み合わせを用いることができる。図９に示すように、領域９０４および９０６は、第１のシリコンデバイス層３０８の厚さ全体を通って延在することができ、この厚さについては既に記載している。ドーピング領域９０４および９０６をそのような厚さを通して延長するために、たとえば７５０ｋｅＶ、１ＭｅＶ、５００ｋｅＶから２ＭｅＶまでの間、または最大１０ＭｅＶのイオン注入を、拡散アニールと結合することができ、この組み合わせを、いくつかの実施形態では、ドーピング領域９０４および／または９０６が第１のシリコンデバイス層３０８を通って延在するまで繰り返すことができる。ただし、そのような高エネルギーの注入は第１のシリコンデバイス層３０８内に深く入り込む場合があるので、第１のシリコンデバイス層３０８のより浅い深さもドープされることを保証するために、より低いエネルギーの注入を追加的に用いることができる。注入のエネルギーならびにアニールの継続時間および温度は、用いられているドーパントの種類に依存し得るが、これは、あるドーパントが他のものよりもより容易により大きな深さに達する場合があるからである（たとえばホウ素は、同じ所与の注入エネルギーに関して、リンよりも遠くまで注入され得る）。
【０１１４】
[0130]  領域９０２、９０４、および９０６のサイズ決定は、所望の電気的挙動を提供するように選択することができる。たとえば、サイズ決定を、たとえば個別の電極領域９０４同士の間の寄生容量を低減するように最適化することができる。領域９０４は空洞３０６に対応する電極領域を表すので、所望の電極サイズを提供するようにサイズ決定することができる。たとえば、領域９０４は、空洞３０６の幅Ｗに実質的に等しい幅を有し得るが、代替の実施形態では、領域９０４は、空洞の幅Ｗよりも小さい幅を有することができ（図３を参照）、このことは、使われない（寄生的な）静電容量を低減するために有益であり得る。
【０１１５】
[0131]  既に記載したように、領域９０６は任意選択によるものであり、したがって、いくつかの実施形態では省略することができる。領域９０６は、電極領域９０４同士の間の使われない静電容量を低減することができ、したがって、含まれる場合はそのような機能を行うのに好適な任意のサイズ決定を有し得る。たとえば、いくつかの実施形態では、領域９０４は電極領域９０４の幅と比較して相対的に大きくすることができる。したがって、領域９０４および９０６の場所を、空洞３０６に対する所望のサイズ決定および間隔を提供するように制御することができる。
【０１１６】
[0132]  領域９０２を、任意の好適な電圧に電気的に接続することができる。いくつかの実施形態では、領域９０２は浮遊状態であってもよい。他の実施形態では、領域９０２はバイアス電圧に連結されてもよい。たとえば、領域９０２は、Ｐ型にドープされるとき電気的に接地することができ、またはＮ型にドープされるとき高圧（たとえば高圧レール）に連結され得る。いくつかの実施形態では、領域９０２を、非限定的な例として、超音波式撮像用途の文脈で使用できるような、約２０〜３００ボルトの間（たとえば約３０〜１２０ボルトの間、約５０〜２５０ボルトの間、約６０〜９０ボルトの間、またはこれらの範囲内の任意の値もしくは値の任意の範囲）の電圧に連結することができる。いくつかの実施形態では、超音波変換器用の膜としての役割を果たす第２のシリコンデバイス層３１０にバイアスをかけるのに用いられるのと同じ（または実質的に同じ）電圧で、領域９０２にバイアスをかけることができる。
【０１１７】
[0133]  図９は第１のシリコンデバイス層３０８のパターン化されたドーピングを例示しているが、パターン化されたドーピングを、第１のシリコンデバイス層３０８に関して記載したのと同じ手法で、第２のシリコンデバイス層３１０に関しても用いることができることを諒解されたい。こうして、相互接続されドープされた超音波変換器の膜を、第２のシリコンデバイス層３１０に形成することができる。たとえば、第２のシリコンデバイス層３１０のより高濃度のドーピングの複数の個別の領域を、同じドーピング種のより低い濃度のドーピングの領域と交互にすることができる。他のパターンも可能である。
【０１１８】
[0134]  第１のシリコンデバイス層３０８および第２のシリコンデバイス層３１０の両方がドープされるこれらの実施形態では、２つの層の間の相対的なドーピングを、望ましい電気的挙動を提供するように選択することができる。たとえば、領域９０４および第２のシリコンデバイス層３１０を反対にドープし異なる濃度にドープして、バイアス電圧を増幅することができる。たとえば、領域９０４をＰ＋にドープすることができ、第２のシリコンデバイス層３１０をＮ−にドープすることができる。そのような構成により、空洞３０６にわたって、ＮおよびＰドーピングの異なる仕事関数から生じる、（たとえば１ボルトのオーダーの）余分な電圧降下が生み出される場合がある。領域９０４がＮ型にドープされる場合、第２のシリコンデバイス層３１０もＮ型にドープするのが、仕事関数に起因する電圧降下を失うのを回避するために有利であり得る。
【０１１９】
[0135]  図４Ａ〜図４Ｔの製造の流れのさらなる代替形態は、工学設計された基板が接合される物品に関する。記載してきたように、たとえばデバイス３００に関して、いくつかの実施形態では、工学設計された基板はＣＭＯＳウエハと接合される。いくつかの実施形態では、ＣＭＯＳウエハは集積回路を含む。いくつかの実施形態では、ＣＭＯＳウエハは、集積回路およびＣＭＯＳウエハの上に処理された再分配層を含む。いくつかの実施形態では、ＣＭＯＳウエハは、その上に処理された再分配層のみを含み得る。さらなる代替形態が可能である。たとえば、工学設計された基板を、別法としてインタポーザと接合することができ、これは、２つのデバイスを仲介するように電気的に（および場合によっては物理的に）構成されかつこれらの２つのデバイス（たとえば工学設計された基板、およびボールグリッドアレイまたは他のデバイスなどの別のデバイス）を電気的に１つに結合するように構成された相互接続部を有するデバイスである。いくつかの実施形態では、工学設計された基板を、集積回路は含まないが第１および／または第２のシリコンデバイス層と電気信号を通信するための配線を含み得るウエハと、接合することができる。たとえば、いくつかの実施形態では、工学設計された基板を、電気信号をより小さいまたはより大きい基板に再分配するように構成された配線トレースを含み、したがって本明細書で「再分配ウエハ」と呼ぶ場合のあるウエハと、接合することができる。
【０１２０】
[0136]  さらなる代替形態は、第２のシリコンデバイス層３１０への電気的接触を行う手法に関する。既に記載したように、図３の実施形態では、コンタクト３２４と接合パッド３２６との間で、たとえばワイヤボンド３２５を用いて、電気的接触を行うことができる。図１０に示すように、代替の構造のデバイス１０００は、接合箇所３１６ａから第２のシリコンデバイス層３１０まで、ビア１００２を利用する。このようにして、埋設されたコンタクトを用いることができ、ワイヤボンドを回避することができる。いくつかの実施形態では、第１および第２のシリコンデバイス層の電気的な隔離が望まれるときに、好適な絶縁特徴部（たとえば絶縁ライナー）を用いて、第１のシリコンデバイス層３０８からビア１００２を絶縁することができる。ただし、既に記載したように、いくつかの実施形態では、第１のシリコンデバイス層３０８の領域（たとえば、含まれる場合は図９の領域９０２）を、第２のシリコンデバイス層３１０と同じ電位に電気的に連結するのが望ましい場合があり、そのような実施形態では、ビア１００２には絶縁特徴部は設けられない。
【０１２１】
[0137]  ビア１００２が通過する厚さ、すなわち第２のシリコンデバイス層３１０、酸化シリコン層３１２、および第１のシリコンデバイス層３０８の厚さが比較的小さい、たとえばそのような構造に関して既に記載した寸法のいずれかを有する場合があるので、ビア１００２は従来のＴＳＶではないことを諒解されたい。
【０１２２】
[0138]  さらなる代替形態として、埋設されたコンタクトを表すビア１００２は、第２のシリコンデバイス層３１０を通過しない場合があり、そうではなく、接合箇所３１６ａと空洞３０６に近接した第２のシリコンデバイス層３１０の底面との間に延在する場合があり、この場合も、好適な絶縁特徴部（たとえば絶縁ライナー）によって第１のシリコンデバイス層３０８から絶縁されている。図１１に、デバイス１１００が、接合箇所３１６ａから第２のシリコンデバイス層３１０の表面まで延在するが第２のシリコンデバイス層３１０を通過することはない、埋設されたビア１１０２を含む例が例示されている。メタライゼーション部３２２から接合箇所３１６ａまで追加の相互接続部１１０４を設けることができ、メタライゼーション部３２２を、示されるように接合パッド３２６に接続することができ、接合パッド３２６からビア１１０２まで一続きの電気経路が形成される。ただし、ビア１１０２への電気的アクセスを提供するための他の構成も可能である。
【０１２３】
[0139]  図１１における構成のような構成では、ビア（たとえばビア１１０２）を、たとえば、工学設計された基板をＣＭＯＳウエハと接合するのに先立って、第１のシリコンデバイス層３０８および酸化シリコン層３１２を通して（たとえば図４Ｊが例示する処理の段の後で）製造することができ、工学設計された基板をＣＭＯＳウエハと接合する行為により、接合箇所３１６ａから第２のシリコンデバイス層３１０までの電気接続を完成させることができる。そのような構成により、図１１に示すように、第２のシリコンデバイス層３１０の頂面上のどのような金属の必要も排除することができ、このことにより、第２のシリコンデバイス層３１０によって形成される超音波変換器の膜の製造を単純化し、性能を改善することができる。
【０１２４】
[0140]  デバイス３００のさらなる代替形態は、図１０および図１１のデバイスの特徴を組み合わせる。図１０のビア１００２を含めることができ、これを第２のシリコンデバイス層３１０の頂面上のメタライゼーション部に接続することができる。図１１の相互接続部１１０４を含めることもできる。そのような実施形態では、メタライゼーション部３２２から第２のシリコンデバイス層３１０の頂面上のメタライゼーション部まで、ワイヤボンドを必要とすることなく電気経路を設けることができる。
【０１２５】
[0141]  デバイス３００および図４Ａ〜図４Ｔの製造の流れのさらなる代替形態は、空洞３０６が封止されるかどうかに関する。既に記載したように、いくつかの実施形態では、空洞３０６は封止された空洞とすることができる。ただし、代替の実施形態では、空洞３０６は封止されない場合があり、たとえば空洞への１つまたは複数の開口部が存在する。図１２に例が示されている。
【０１２６】
[0142]  デバイス１２００は、図３のデバイス３００に類似しているが、空洞３０６に第２のシリコンデバイス層３１０を通して開口部が設けられる点で異なる。開口部の２つの異なる非限定的な例が例示されている。いくつかの実施形態では、１つまたは複数の（ただし必ずしも全てではない）空洞３０６の各々に対して、単一の開口部１２０２を提供することができる。いくつかの実施形態では、１つまたは複数の（ただし必ずしも全てではない）空洞の各々に対して、複数の開口部１２０４を提供することができる。図１２には説明の目的で開口部の２つの異なるパターンが示されているが、デバイス１２００全体に対して単一のパターン（たとえば開口部１２０２のみまたは開口部１２０４のみ）を用いることができることを諒解されたい。さらに、開口部１２０２および１２０４が第２のシリコンデバイス層３１０を通って鉛直方向に延在するものとして示されているものの、開口部の他の経路および幾何学形状を用いることができることを諒解されたい。たとえば、空洞３０６にアクセスするために、デバイスの側面に沿って形成されたトレンチを用いることができる。
【０１２７】
[0143]  開口部１２０２および／または１２０４を、任意の好適な手法で、およびデバイス３００の任意の好適な処理の段において形成することができる。たとえば、開口部１２０２および／または１２０４を、図４Ｔに例示する製造段の後で、好適なエッチングを用いて形成することができる。
【０１２８】
[0144]  開口部１２０２および／または１２０４の存在は、超音波変換器の損失および剛直化に、ならびに最終的には動作の周波数に影響を与える場合がある。たとえば、開口部１２０２および／または１２０４は結果的に、広帯域のデバイスとしての働きが開口部が含まれなかった場合よりも一層大きいデバイスをもたらすことになり、結果的に改善された範囲設定挙動（ranging behavior）をもたらすことになる。開口部１２０２および／または１２０４のサイズは周波数特性に影響を与え、いくつかの実施形態では、デバイス１２００に関するヘルムホルツ共振周波数と整合するように選択され得る。
【０１２９】
[0145]  したがって、開口部１２０２および／または１２０４は、超音波変換器の所望の周波数特性を提供することにとって有用であり得る。たとえば、開口部１２０２および／または１２０４により、（変換媒体のない）開放型の用途における超音波変換器に関して、所望の周波数挙動を実現するのが容易になり得る。
【０１３０】
[0146]  図１３は、空洞３０６を隔離する隔離構造３２８の形状の例の、上面図を例示している。示されるように、１つの実施形態では、封止された空洞３０６は、円形の外形を有し得る。隔離構造３２８は、超音波変換器要素同士の間でまたは図１３に示すように個々の超音波変換器同士の間で十分な隔離を提供するのに好適な、任意の形状を有し得る。したがって、いくつかの実施形態では、隔離構造３２８は、封止された空洞３０６を（頂面から見たときに）実質的にまたは完全に取り囲む（または包囲する）ことができるが、代替の実施形態では、これらは封止された空洞を取り囲まなくてよい。さらに、いくつかの実施形態では、隔離構造は、（頂面から見たときに）封止された空洞内に外形を有し得る。たとえば、図９と関連して記載したような隔離構造を画定するためにドーピング領域が用いられるとき、このドーピング領域を、封止された空洞の外形よりも小さい隔離構造の外形を画定するように位置付けることができる。
【０１３１】
[0147]  いくつかの実施形態では、隔離構造３２８は、複数辺の外形を有し得る。たとえば、図１３に八角形の外形が示されているが、他の外形が可能であることを諒解されたい（たとえば円形のもの、矩形のもの、六角形のもの、半円より多くを画定する外形、等）。さらに、既に記載したように、いくつかの実施形態では、隔離構造は、各空洞を個々に取り囲むのではなく、複数の空洞３０６を取り囲むことができる。したがって、隔離構造に関して様々な構成が可能である。
【０１３２】
[0148]  デバイス３００および図４Ａ〜図４Ｔの製造の流れのさらなる代替形態は、ＴＳＶの使用に関する。既に記載したように、本明細書に記載の多くの実施形態はＴＳＶの必要を回避し、このことは、たとえば製作の容易さ、低コスト、および信頼性に関して、大きな利益を提供し得る。それにも関わらず、いくつかの実施形態では、ＴＳＶを用いることができる。図１４に関連した例を記載する。
【０１３３】
[0149]  いくつかの実施形態では、工学設計された基板を形成する際に、ＴＳＶを有するウエハを用いることができる。図１４は、シリコン１４０２およびＴＳＶ１４０４を含むウエハ１４００を例示し、ＴＳＶ１４０４はそのうち６つが存在する。ウエハ１４００を、たとえば図４Ａ〜図４Ｔの製造の流れにおけるＳＯＩウエハの代わりに用いることができる。例として、ウエハ１４００を、第１のＳＯＩウエハ４００の代わりに用いることができる。そのようなシナリオでは、その結果、図４Ｆの構造は、第１のシリコンデバイス層３０８がシリコン１４０２によって交換されることになり、ＴＳＶ１４０４が空洞３０６と整列することになる点で、異なり得る。したがって、ＴＳＶ１４０４は電極として機能することができ、したがって、たとえば電極を形成するための図９のドーピングスキームの代替として用いられ得る。
【０１３４】
[0150]  ちょうど図１４と関連して記載したような、ＴＳＶを有するウエハの使用を含む実施形態は、ＴＳＶが電極として機能し得るので、工学設計された基板の封止された空洞のための底部電極の製造を、単純化することができる。空洞を、好適な設計によりＴＳＶと整列させることができる。
【０１３５】
[0151]  ここまでに記載した、工学設計された基板を製造しこの工学設計された基板をＣＭＯＳウエハと接合するための様々な方法は、ウエハ微細加工処理技術と適合性があり、このことは、これらの方法を微細加工施設において行うことができることを意味する。そのような施設は多くの場合、容認される材料の種類および行うことのできる処理工程に関して、厳密な基準を有する。以下の例示の技法は、最終段階のウエハ規模のパッケージング施設などの他の種類の施設において、少なくとも部分的に行うことのできるプロセスを利用する。そのような技法を用いる利益は、より低いコストであり得る。
【０１３６】
[0152]  本出願の態様によれば、本明細書に記載した種類の工学設計された基板を、ＣＭＯＳウエハなどのＩＣを有するウエハに接合するために、ウエハレベルのパッケージング技術を実施することができる。ウエハレベルのパッケージングは、再分配技術を利用し得る。たとえば、ＣＭＯＳウエハおよび／または工学設計された基板には、再分配層を追加することができる。工学設計された基板およびＩＣウエハを１つに接合するために、はんだを、はんだ球アレイの形態でまたはそれ以外で用いることができる。いくつかの実施形態では、処理を容易にするために、工学設計された基板にキャリアウエハを追加することができる。
【０１３７】
[0153]  本出願の別の態様によれば、工学設計された基板を集積回路ウエハと接合する際に、いわゆるファンアウトまたはファンイン技術を用いることができる。ＩＣウエハを含む再構成されたウエハを形成することができる。再構成されたウエハ上に接合場所を確立するために、ファンアウトまたはファンイン技術を用いることができる。工学設計された基板を、次いで再構成されたウエハと接合することができる。
【０１３８】
[0154]  代替形態では、工学設計された基板を含む再構成されたウエハを形成することができる。工学設計された基板およびＩＣウエハを、次いで１つに接合することができる。そのような処理の利益は、工学設計された基板およびＩＣウエハが異なるサイズを有する場合であっても、ウエハ規模の接合を行うことができることである。
【０１３９】
[0155]  本明細書に記載した種類の工学設計された基板のＩＣウエハとの接合における、ウエハレベルのパッケージング技術の使用の例が、図１５Ａ〜図１５Ｆと関連して例示されている。図１５Ａを参照すると、工学設計された基板１５００が提供されている。工学設計された基板１５００は、既に記載した工学設計された基板３０２といくつかの点において類似している場合があり、したがって、いくつかの同じ参照番号が例示されている。
【０１４０】
[0156]  示されるように、工学設計された基板１５００は複数の超音波変換器を含み、第２のシリコンデバイス層３１０と酸化シリコン層３１２との間に、封止された空洞３０６が形成されている。工学設計された基板１５００は、ＳＯＩウエハ４００の代わりに基板１５０１が含まれ得るという点で、工学設計された基板３０２とは異なり得る。基板１５０１は、絶縁材料から形成されたトレンチ１５０３を有するシリコンウエハ１５０２を有するシリコン基板とすることができる。トレンチ１５０３を、空洞３０６のための電極としての役割を果たし得るシリコンウエハ１５０２の領域を隔離するように位置付けることができる。
【０１４１】
[0157]  いくつかの実施形態では、示されるように、トレンチ１５０３は、シリコンウエハ１５０２の厚さを通って延在し得る。他の実施形態では、トレンチ１５０３はシリコンウエハ１５０２を部分的に通って延在することができ、空洞３０６に近接したシリコンウエハ１５０２の表面上で始まるが、シリコンウエハ１５０２の全厚さを通っては延在しない。そのような状況では、基板１５０１を、後面（空洞３０６から遠位のシリコンウエハ１５０２の表面）から薄くして、加工の後の段の最中にトレンチ１５０３を露出させることができる。
【０１４２】
[0158]  いくつかの実施形態では、基板１５０１は、工学設計された基板の超音波変換器構造を処理工程の実行により形成可能とするのに十分な、機械的安定性を提供するのに、十分な程度に厚くすることができる。たとえば、基板１５０１は、厚さ約４００ミクロン、２００ミクロンから５００ミクロンまでの間、またはこの範囲内の任意の値もしくは値の範囲とすることができる。いくつかの実施形態では、以下でさらに記載するように、基板１５０１を薄くして、トレンチ１５０３を、これらがシリコンウエハ１５０２の全厚さを通って延在しない場合に露出させることができる。ただし、基板１５０１が薄くされるいくつかのそのような実施形態においてさえも、基板１５０１は、さらなる処理工程のための機械的安定性を提供するのに十分な程度に厚いままであり得る。ただしさらなる代替形態として、いくつかの実施形態では、図１５Ｂと関連してこの後記載するように、基板１５０１を、一時的なキャリアウエハと接合した後で薄くすることができる。
【０１４３】
[0159]  工学設計された基板１５００は、導電層およびパッシベーション層をそれぞれ表し得る、層１５０４および１５０６を含み得る。層１５０４は、電気コンタクトとして機能し得る。工学設計された基板１５００と接合されたＣＭＯＳウエハに後で電気的に接触することを予期して、空白領域１５０８を形成することができる。したがって、電気コンタクト、メタライゼーション部、パッシベーション部、およびパッド開口部を設けるための頂面のプロセスを、工学設計された基板上で行うことができることを、図１５Ａから諒解されたい。
【０１４４】
[0160]  次に、図１５Ｂに示すように、工学設計された基板１５００を、キャリアウエハ１５１０と接合することができる。キャリアウエハ１５１０により、たとえばウエハ規模のパッケージング工場において、さらなる処理を容易にすることができる。キャリアウエハは、ガラスウエハ、シリコンウエハ、または他の好適な材料とすることができ、また、以下でさらに記載するようにキャリアウエハ１５１０を後で除去することができるので、接着剤または他の好適な一時的接合技法を用いて工学設計された基板１５０１と接合可能である。工学設計された基板１５００を、工学設計された基板のデバイス側に近接させてキャリアウエハ１５１０と接合できることを、図１５Ｂから諒解されたい。すなわち、基板１５０１を露出したままとすることができる。
【０１４５】
[0161]  既に記載したように、いくつかの実施形態では、トレンチ１５０３は、シリコン基板１５０２の全厚さを通って延在しない場合がある。そのような実施形態では、キャリアウエハ１５１０と接合してから、基板１５０１を薄くすることができる。この薄層化を、トレンチ１５０３を露出するのに適当な程度まで行うことができる。そのような薄層化は、例として、研削またはスプレーエッチングを含み得る。いくつかの実施形態では、トレンチ１５０３がシリコン基板１５０２を通って延在するかどうかに関わらず、基板１５０１を、工学設計された基板に小さい寸法を提供するよう薄くすることができる。たとえば、基板１５０１を、５０ミクロン未満、３０ミクロン未満、２０ミクロン未満、１０ミクロン未満、５から２００ミクロンまでの間、またはそのような範囲内の任意の値もしくは値の範囲まで、薄くすることができる。基板１５０１をそのような程度まで薄くすることは、工学設計された基板１５００をキャリアウエハ１５１０と接合することによって、キャリアウエハ１５０２が構造的剛性を提供し得るという点で容易となり得る。
【０１４６】
[0162]  図１５Ｃに示すように、図１５Ｂの構造を次いで、再分配層を形成するようにさらに処理することができる。いくつかの実施形態では、そのようなさらなる処理を、図１５Ｂの時点までの処理とは異なる施設において行うことができる。たとえば、図１５Ｂの時点までの処理を、微細加工施設において行うことができ、図１５Ｂの構造が次いでウエハ規模のパッケージング工場へと出荷され、残りの工程はこのウエハ規模のパッケージング工場において行われる。基板１５０１が図１５Ｂの表す処理の段において薄くされる場合、そのような薄層化も、ウエハ規模のパッケージング工場において行うことができる。
【０１４７】
[0163]  より詳細には、図１５Ｂの構造から図１５Ｃの構造に到達することは、基板１５０１を開いて空白領域１５０８を工学設計された基板１５００の全厚さを通して延長することを含み得る。このことは、任意の好適な手法で行うことができる。いくつかの実施形態では、ソーが用いられる。誘電体層１５１２、再分配層（RDL）１５１６、および誘電体層１５１４を、次いで形成することができる。ＲＤＬ１５１６を金属で形成することができ、また示されるように、シリコン基板１５０２に接触させることができる。シリコン基板１５０２を高濃度ドープすることができるので、ＲＤＬ１５１６は、超音波変換器の動作を制御するための電気的アクセスを提供することができる。いくつかの実施形態では、ＲＤＬ１５１６を、各超音波変換器要素に対応する単一のはんだ対応電極を提供するように構成することができるが、他の構成も可能である。はんだ球１５１８を、任意選択により、ＩＣウエハとの工学設計された基板の続く接合を容易にするように形成することができる。代替の実施形態では、以下に記載する図１５Ｄと関連して例示されるように、はんだを回路ウエハ自体の上に形成することができる。
【０１４８】
[0164]  実際には、図１５Ｃにおいて、誘電体層１５１２および１５１４は、空白領域１５０８内に延在し得る。これらの層は、キャリアウエハ１５１０と接触することができる。説明を簡潔にするため、このパターンは示されていない。誘電体層１５１２および１５１４が空白領域１５０８内に延在するとき、これらを、キャリアウエハ１５１０が除去される続く処理中に除去することができる。
【０１４９】
[0165]  図１５Ｄは、図１５Ａ〜図１５Ｃに例示される種類の工学設計された基板と接合され得る、ＣＭＯＳウエハなどの回路ウエハを例示する。回路ウエハ１５２０は、既に記載したＣＭＯＳウエハ３０４と共通の特徴を有する場合があり、したがっていくつかの同じ参照番号が現れている。ただし、回路ウエハ１５２０は、工学設計された基板との接合を容易にするための再分配構造を追加的に含む。これらの再分配構造は、誘電体層１５２２、ＲＤＬ１５２６、および誘電体層１５２４を含む。接合を可能にするためのはんだ球１５２８が提供される。
【０１５０】
[0166]  既に記載したように、いくつかの実施形態では、工学設計された基板およびデバイスの製造を容易にするために、ファンアウトまたはファンイン技術を実施することができる。したがって、例として、回路ウエハ１５２０を、成形物１５３０を含む再構成されたウエハの一部とすることができる。成形物１５３０により、回路ウエハ単体によって可能となるよりも広い面積にわたって接点（はんだ球１５２８）のいくつかを位置付けることを可能とすることができ、このことにより、回路ウエハおよび工学設計された基板が異なる直径で形成される場合であっても、ウエハ規模のパッケージングを行うことが可能となり得る。再構成されたウエハが形成されるとき、任意の好適な成形物材料を用いることができる。
【０１５１】
[0167]  図１５Ｅに示すように、工学設計された基板および回路ウエハを、次いで１つに接合することができる。この接合部は、ウエハレベルの接合部とすることができる。例示した実施形態では、はんだ球は工学設計された基板および回路ウエハの両方において示されているが、いくつかの実施形態では、これらが一方または他方のみの上に提供され得ることを諒解されたい。
【０１５２】
[0168]  図１５Ｆに示すように、キャリアウエハ１５１０を次いで除去することができ、残りのデバイスをダイシングし、インタポーザ１５３２上に位置付けることができる。空白領域１５０８内にあった誘電体層１５１２および１５１４のどのような残りの量も、空白領域から除去することができる。ワイヤボンド１５３４は、インタポーザへの電気接続を提供し得る。ただし代替形態が可能である。たとえば、結果的なデバイスを、ウエハ積層構成として他のダイと積層することができる。
【０１５３】
[0169]  図１５Ａ〜図１５Ｆの製造の流れの代替形態では、空白領域１５０８を、異なる処理の段において、工学設計された基板１５００の全厚さを通して延長することができる。図１５Ｂの構造から図１５Ｃの構造へと移動するときに空白領域１５０８を工学設計された基板を通して延長するのではなく、空白領域を図１５Ｂに示すように維持することができる。誘電体の層１５１２および１５１４、ならびにＲＤＬ１５１６を形成することができる。工学設計された基板を、回路ウエハとはんだ接合することができる。キャリアウエハ１５１０を除去することができる。キャリアウエハ１５１０を除去した後で、ソーを用いて、空白領域を工学設計された基板１５００の全厚さを通して延長することができ、回路ウエハ１５２０への、ワイヤボンドまたは他の電気コネクタを用いた電気的アクセスが可能になる。
【０１５４】
[0170]  図１５Ａ〜図１５Ｆの実施形態は、再構成されたウエハの一部として回路ウエハが形成されるシナリオを例示しているが、他の実施形態は、工学設計された基板を再構成されたウエハの一部として形成する。図１６は例を例示している。
【０１５５】
[0171]  図１６に示すように、工学設計された基板１５００を、成形物１５３６によって３つの側で実質的に封入して、再構成されたウエハを作り出すことができる。成形物１５３６は、ポリマーまたは他の好適な成形材料とすることができる。いくつかの実施形態では、成形物１５３６は一時的なものであってよい。成形物１５３６を、ＩＣウエハの寸法と実質的に同じ寸法を有する、再構成されたウエハを作り出すように形成することができる。次いで、工学設計された基板およびＩＣウエハを含む再構成されたウエハを、整合するサイズに起因してより容易に接合することができる。成形物１５３６を次いで除去することができる。キャリアウエハ１５１０を続いて除去することができる。
【０１５６】
[0172]  したがって、再構成されたウエハの使用が様々な目的を有し得ることを諒解されたい。いくつかの実施形態では、再構成されたウエハを用いて、ＩＣウエハ上の電気接続部のファンアウトを可能とすることができる。いくつかの実施形態では、再構成されたウエハを用いて、ウエハ接合の目的で、類似の寸法のウエハを作り出すことができる。
【０１５７】
[0173]  図１５Ａ〜図１５Ｆの製造のさらなる代替形態として、図１７は、はんだ球がＩＣウエハ上にのみ提供される実施形態を例示する。すなわち、図１７は図１５Ｅに類似しているが、違いははんだ球１５１８が省略されていることである。代わりに、はんだ球１５２８は、ＲＤＬ１５１６に直接接触する。例示されていないさらなる代替形態では、はんだ球１５１８は保持され、一方はんだ球１５２８は省略される。
【０１５８】
[0174]  本出願の実施形態が、工学設計された基板および回路ウエハの一方または両方上でＲＤＬのウエハレベルの使用を提供することを、図１５Ａ〜図１５Ｆおよび図１６の考察から諒解されたい。ウエハを１つに接合し、続いてダイシングすることができる。いくつかの実施形態では、ダイシングされたデバイスを、インタポーザ上に配設することができるか、またはダイ積層構成の一部としてより大きいデバイスに寄与させることができる。
【０１５９】
[0175]  本出願の実施形態によるＲＤＬの使用が、電気接続に比較的小さい特徴を提供する目的のためであり得ることを諒解されたい。たとえば、ＲＤＬ１５１６は、超音波変換器の電極領域への電気接触を提供し得る。超音波変換器は、小さい寸法を有し得る。たとえば、工学設計された基板の電極領域は、既に列挙した空洞３０６の幅Ｗに実質的に等しいかまたはこれよりも小さい幅を有し得る。ＲＤＬのそのような使用は、接合パッドに接続するためにＲＤＬを用いることと対照されるものである。全ての実施形態がこの点に関して限定される訳ではない。
【０１６０】
[0176]  本出願の態様は、１つまたは複数の利益を提供することができ、それらのうちのいくつかは既に記載した。ここで記載するのは、そのような利益のいくつかの非限定的な例である。全ての態様および実施形態が、ここで記載する利益の全てを必ずしも提供する訳ではないことを諒解されたい。さらに、本出願の態様が、ここで記載する利益に対する追加の利益を提供し得ることを諒解されたい。
【０１６１】
[0177]  本出願の態様は、一体に統合された超音波変換器およびＣＭＯＳ構造（たとえばCMOSのIC）の形成に好適な製作プロセスを提供する。したがって、超音波式デバイス（たとえば超音波式撮像および／または高強度集中型超音波（HIFU）用の）として動作する、単一基板のデバイスが実現される。
【０１６２】
[0178]  少なくともいくつかの実施形態では、プロセスは、信頼性が高く（たとえば高い歩留まりおよび／またはデバイスの高い信頼性によって特徴付けられる）、大きな量に規模拡大可能であり、行うのに比較的高価でないものとすることができ、こうして、ＣＵＴに関する工業的に現実的な製造プロセスに寄与する。ＴＳＶの形成、ＣＭＰの使用、および低温酸化物接合部の焼き締めアニールの使用などの、複雑でコストのかさむ処理技法を回避することができる。さらに、これらのプロセスは、小型の超音波式デバイスの製造を提供することができ、持ち運び可能な超音波式プローブの制作を容易にする。
【０１６３】
[0179]  いくつかの態様では、これらの製造プロセスにより、ウエハ規模のパッケージング施設における回路ウエハとの工学設計された基板の接合が可能となり、このことは、微細加工施設において接合を行うのと比較して、コストの低減をもたらす。さらに、再分配およびファンアウトまたはファンインの技術の使用に対応することができ、工学設計された基板との回路ウエハの接合を、これら２つが異なる寸法を有するとき、またはこれら２つに由来するダイが異なる寸法を有するときでさえ、可能にする。ＲＤＬならびにファンアウトおよび／またはファンインの使用により、回路ウエハまたはこれら２つの間のインタフェース層の再設計を必要とすることなく、工学設計された基板における多様な設計も可能となる。
【０１６４】
[0180]  こうして本出願の技術のいくつかの態様および実施形態を記載してきたが、様々な改変、修正、および改善が当業者には容易に想到されることを諒解されたい。そのような改変、修正、および改善は、本出願において記載された技術の趣旨および範囲の中にあることが意図される。たとえば、当業者は、機能を行うためのならびに／あるいは結果および／または本明細書に記載の利点のうちの１つもしくは複数を得るための、様々な他の手段および／または構造を容易に想定するであろう。そのような変更および／または修正の各々は、本明細書に記載の実施形態の範囲の中にあると見なされる。当業者は、単なる定型的な実験を用いれば、本明細書に記載の特定の実施形態の多くの等価物を、認識するかまたは確認できるであろう。したがって、前出の実施形態は例としてのみ提示されること、および、付属の特許請求の範囲およびこれらの等価物の範囲の中で、進歩性を備えた実施形態を、特定的に記載したものとは別様に実行できることを、理解されたい。加えて、本明細書に記載の２つ以上の特徴、システム、物品、材料、キット、および／または方法の任意の組み合わせが相互に矛盾しない場合、そのような特徴、システム、物品、材料、キット、および／または方法は、本開示の範囲内に含まれる。
【０１６５】
[0181]  非限定的な例として、様々な実施形態が、ＣＭＵＴを含むものとして記載されている。代替の実施形態では、ＣＭＵＴの代わりにまたはこれに加えて、ＰＭＵＴを用いることができる。
【０１６６】
[0182]  さらに、記載したように、いくつかの態様を、１つまたは複数の方法として具現化することができる。この方法の一部として行われる行為を、任意の好適な方法で順序付けることができる。したがって、例示したものと異なる順序で行為が行われる実施形態を構築することができ、これらは、例示的な実施形態では連続的な行為として示されていても、いくつかの行為を同時に行うことを含み得る。
【０１６７】
[0183]  本明細書において定義され用いられるような全ての定義は、辞書の定義、参照により組み込まれる文献中の定義、および／または定義される用語の通常の意味に優先するものとして理解されるべきである。
【０１６８】
[0184]  本明細書の明細書および特許請求の範囲において用いられるような不定冠詞「１つの（a）」および「１つの（an）」は、そうでないと明確に指示されない限りは、「少なくとも１つの」を意味するものと理解すべきである。
【０１６９】
[0185]  本明細書の明細書および特許請求の範囲において用いられるような「および／または」という句は、このように等位接続された要素、すなわちある場合には連言的に存在しまたある場合には選言的に存在する要素の、「いずれかまたは両方」を意味するものと理解すべきである。「および／または」を用いて列挙された複数の要素は、同じように、すなわちこのように等位接続された要素のうちの「１つまたは複数」として、解釈されるべきである。「および／または」の節によって特定的に識別された要素以外の要素が、特定的に識別されたこれらの要素に関連するか関連しないかに関わらず、任意選択により存在し得る。したがって、非限定的な例として、「Ａおよび／またはＢ」への言及は、「備える」などのオープンエンドの言語と併せて用いられるとき、ある実施形態ではＡのみ（任意選択によりB以外の要素を含む）を、別の実施形態ではＢのみ（任意選択によりA以外の要素を含む）を、さらに別の実施形態ではＡおよびＢの両方（任意選択で他の要素を含む）を指し得る、等である。
【０１７０】
[0186]  本明細書の明細書および特許請求の範囲において用いられる場合、「少なくとも１つ」という句は、１つまたは複数の要素のリストを参照している場合、要素のリスト中の要素のうちのいずれか１つまたは複数から選択されるが、要素のリスト内で特定的に列挙されたありとあらゆる要素のうちの少なくとも１つを必ずしも含まず、かつ要素のリスト中の要素のどのような組み合わせも除外しない、少なくとも１つの要素を意味するものと理解すべきである。この定義は、「少なくとも１つ」という句が言及する要素のリスト内で特定的に識別された要素以外の要素が、特定的に識別されたこれらの要素に関連するかまたは関連しないかに関わらず、任意選択により存在することも可能にする。したがって、非限定的な例として、「ＡおよびＢの少なくとも１つ」（あるいは等価なものとして「AまたはBの少なくとも１つ」、あるいは等価なものとして「Aおよび／またはBの少なくとも１つ」）は、１つの実施形態では、２つ以上を任意選択により含む少なくとも１つのＡを指す場合があり、Ｂは存在せず（かつ任意選択によりB以外の要素を含み）、別の実施形態では、２つ以上を任意選択により含む少なくとも１つのＢを指す場合があり、Ａは存在せず（かつ任意選択によりA以外の要素を含み）、さらに別の実施形態では、２つ以上を任意選択により含む少なくとも１つのＡおよび２つ以上を任意選択により含む少なくとも１つのＢを指す場合がある（かつ任意選択により他の要素を含む）、等である。
【０１７１】
[0187]  さらに、本明細書で用いられる語法および用語は説明を目的としており、限定的なものと見なされるべきではない。本明細書における「含む」、「備える」、または「有する」、「含有する」、「包含する」、およびこれらの変化形の使用は、これらの後に列挙される品目およびそれらの等価物、ならびに追加の品目を網羅することが意図されている。
【０１７２】
[0188]  特許請求の範囲において、ならびに上記の明細書において、「備える」、「含む」、「担持する」、「有する」、「含有する」、「包含する」、「保持する」、「で構成される（composed of）」、などのような移行句は全て、オープンエンドであるものとして、すなわち含んでいるが限定はされないことを意味するものとして理解すべきである。「から成る（consisting of）」および「から本質的に成る（consisting essentially of）」という移行句のみ、それぞれクローズドまたは半クローズドの移行句とされるものである。
【０１７３】
[0189]  以下が特許請求される。
【図１】
2020107893.tif 000003
【図２】
2020107893.tif 000004
【図３】
2020107893.tif 000005
【図４Ａ】
2020107893.tif 000006
【図４Ｂ】
2020107893.tif 000007
【図４Ｃ】
2020107893.tif 000008
【図４Ｄ】
2020107893.tif 000009
【図４Ｅ】
2020107893.tif 000010
【図４Ｆ】
2020107893.tif 000011
【図４Ｇ】
2020107893.tif 000012
【図４Ｈ】
2020107893.tif 000013
【図４Ｉ】
2020107893.tif 000014
【図４Ｊ】
2020107893.tif 000015
【図４Ｋ】
2020107893.tif 000016
【図４Ｌ】
2020107893.tif 000017
【図４Ｍ】
2020107893.tif 000018
【図４Ｎ】
2020107893.tif 000019
【図４Ｏ】
2020107893.tif 000020
【図４Ｐ】
2020107893.tif 000021
【図４Ｑ】
2020107893.tif 000022
【図４Ｒ】
2020107893.tif 000023
【図４Ｓ】
2020107893.tif 000024
【図４Ｔ】
2020107893.tif 000025
【図５】
2020107893.tif 000026
【図６】
2020107893.tif 000027
【図７】
2020107893.tif 000028
【図８Ａ】
2020107893.tif 000029
【図８Ｂ】
2020107893.tif 000030
【図８Ｃ】
2020107893.tif 000031
【図８Ｄ】
2020107893.tif 000032
【図９】
2020107893.tif 000033
【図１０】
2020107893.tif 000034
【図１１】
2020107893.tif 000035
【図１２】
2020107893.tif 000036
【図１３】
2020107893.tif 000037
【図１４】
2020107893.tif 000038
【図１５Ａ】
2020107893.tif 000039
【図１５Ｂ】
2020107893.tif 000040
【図１５Ｃ】
2020107893.tif 000041
【図１５Ｄ】
2020107893.tif 000042
【図１５Ｅ】
2020107893.tif 000043
【図１５Ｆ】
2020107893.tif 000044
【図１６】
2020107893.tif 000045
【図１７】
2020107893.tif 000046
【手続補正書】
【提出日】令和2年3月13日(2020.3.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積化相補形金属酸化膜半導体（ＣＭＯＳ）回路を含む超音波オン・チップ・デバイスを形成する方法であって、
第１のウェハに空洞を形成することであって、前記第１のウェハは、シリコン・オン・インシュレータ（ＳＯＩ）ウェハを備える、ことと、
前記空洞を封止するように第２のウェハを前記第１のウェハに融着させることにより、複合基板を形成し、かつ、前記複合基板をアニールすることであって、前記第２のウェハは、シリコン・オン・インシュレータ（ＳＯＩ）ウェハを備え、前記複合基板を形成することは、前記第２のウェハのシリコンデバイス層を前記第１のウェハのシリコンデバイス層の第１の側に形成されている酸化物層に接合させることを含み、前記空洞は、前記酸化物層に形成されている、ことと、
前記複合基板の電極領域に導電性コンタクトを形成することと、
前記集積化ＣＭＯＳ回路が形成されている第３のウェハに前記複合基板を接合するのに先立って、前記第１のウェハのハンドル層及び埋め込み酸化物（ＢＯＸ）層を除去することと、
前記導電性コンタクトを用いて、前記集積化ＣＭＯＳ回路が形成されている前記第３のウェハに前記複合基板を接合することと、
前記複合基板を薄くし、前記空洞の近くに可撓性膜を形成することと、
を含む、方法。
【請求項２】
請求項１に記載の方法であって、前記融着は、４５０℃未満の温度で真空中において行われる、方法。
【請求項３】
請求項２に記載の方法であって、前記封止された空洞は、約１×１０−３トールから約１×１０−５トールまでの圧力を有する、方法。
【請求項４】
請求項１に記載の方法であって、前記アニーリングは、約５００℃から約１５００℃までの温度で行われる、方法。
【請求項５】
請求項１に記載の方法であって、前記第３のウェハに前記複合基板を接合することは、４５０℃未満の温度で、熱圧縮接合、共晶接合、またはシリサイド接合の一つを形成することを含む、方法。
【請求項６】
請求項１に記載の方法であって、前記第１のウェハの前記シリコンデバイス層の第２の側に隔離トレンチを形成することであって、前記隔離トレンチは、前記空洞の位置に対応する、ことを更に含む、方法。
【請求項７】
請求項１に記載の方法であって、前記キャビティは、超音波変換器の一部分を含む、方法。
【請求項８】
超音波オン・チップ・デバイスであって、
複合容量型微細機械加工超音波変換器（ＣＭＵＴ）基板であって、超音波変換空洞を有する第１のウェハと、前記第１のウェハに接合された第２のウェハとを備え、前記超音波変換空洞を封止する酸化物―酸化物結合を画定し、前記超音波変換空洞は、約１×１０−３トールから約１×１０−５トールまでの圧力を有する、複合ＣＭＵＴ基板と、
前記複合ＣＭＵＴ基板の電極領域に配置されている導電性コンタクトと、
集積回路が形成されている第３のウェハであって、前記第３のウェハは、前記導電性コンタクトを用いて前記前記複合ＣＭＵＴ基板に接合され、前記複合ＣＭＵＴ基板は、前記超音波変換空洞の近くに可撓性膜を形成する薄くされた表面を有し、前記超音波変換空洞は、前記第１のウェハの第１の熱酸化物層に形成され、前記第２のウェハは、前記複合ＣＭＵＴ基板が、前記超音波変換空洞を封止する前記酸化物―酸化物結合を含むように、第２の熱酸化物層を有し、前記第２のウェハは、前記超音波変換空洞の底部電極を含む薄くされたバルクシリコン層を含み、前記第１のウェハは、前記超音波変換空洞の近くの前記可撓性膜を含むシリコンデバイス層を含む、第３のウェハと、
前記超音波変換空洞に対応する前記底部電極のセクションを電気的に隔離するように前記底部電極に形成された隔離構造であって、前記隔離構造は、前記底部電極を含む前記薄くされたバルクシリコン層を通じて延長する、隔離構造と、
を備える、超音波オン・チップ・デバイス。
【請求項９】
請求項８に記載の超音波オン・チップ・デバイスであって、前記隔離構造は、絶縁層で満たされた前記薄くされたバルクシリコン層内に溝を含む、超音波オン・チップ・デバイス。
【請求項１０】
請求項８に記載の超音波オン・チップ・デバイスであって、前記底部電極は、前記薄くされたバルクシリコン層のドープされたセクションを含み、前記隔離構造は、前記薄くされたバルクシリコン層のドープされていないセクションを含む、超音波オン・チップ・デバイス。
【外国語明細書】
2020107893000001.pdf