(57)【要約】【課題】プロセッサのセキュリティを保証することを可能にする電子素子を提供する。【解決手段】本発明は、参照データを記憶するモジュール（１５）、プロセッサ（３）からデータを受信するモジュール（１６）、参照データと比較することによって、受信したデータを検証するモジュール（１７）、及び、プロセッサ（３）の電源を遮断する命令を送信するモジュール（１８ｃ）を含み、電源遮断命令は、障害事象の発生後に送信され、障害事象は、データの受信がないこと又は前記データが検証できないことである、電子素子（５）に関する。このような電子素子（５）を含むシステム（１）及び電子素子（５）によってプロセッサ（３）を監視する方法についても記載されている。【選択図】図１
2020135882.tif 000002
【特許請求の範囲】
【請求項１】
−参照データを記憶するモジュール（１５）、
−プロセッサ（３）からデータを受信するモジュール（１６）、
−参照データを用いて比較することによって、受信したデータを検証するモジュール（１７）、及び
−プロセッサ（３）の電源を遮断する命令を送信するモジュール（１８ｃ）を含み、
電源遮断命令は、障害事象の発生後に送信され、前記障害事象は、データを受信しないこと又は前記データを検証できないことである、
電子素子（５）。
【請求項２】
障害事象が発生した場合にプロセッサ（３）を再起動する命令を送信するモジュール（１８ｂ）を更に含む、請求項１に記載の電子素子（５）。
【請求項３】
前記プロセッサ（３）を再起動するための命令の数が所定の閾値に達した場合に、前記プロセッサ（３）の電源を遮断するための命令が送信される、請求項２に記載の電子素子（５）。
【請求項４】
障害事象が発生した場合に、通知を送信するためのモジュール（１８ａ）を更に含む、請求項１〜３のいずれか１項に記載の電子素子（５）。
【請求項５】
前記受信されたデータを検証するモジュール（１７）は、前記データのダイジェストを決定し、前記データのダイジェストを前記参照データと比較するように設計される、請求項１〜４のいずれか１項に記載の電子素子（５）。
【請求項６】
請求項１〜５のいずれか１項に記載の電子素子（５）と、前記プロセッサ（３）とを含むシステム（１）。
【請求項７】
前記プロセッサ（３）の電源を遮断する命令を受信するように設計された前記プロセッサ（３）の電源管理回路（７）を更に含む、請求項６に記載のシステム（１）。
【請求項８】
メモリ（１３）を含み、前記プロセッサ（３）が、前記メモリ（１３）内の前記データを読み出すためのユニット（１４）を含む請求項６又は７に記載のシステム（１）。
【請求項９】
参照データを記憶するモジュール（１３）を含む電子素子（５）によってプロセッサ（３）を監視する方法であって、
−プロセッサ（３）からデータを受信するステップ（Ｅ８）、
−受信したデータを、参照データと比較することによって検証するステップ（Ｅ３０）、及び
−プロセッサ（３）の電源を遮断する命令を送信するステップ（Ｅ２０）、を含み、
電源遮断命令は障害事象の発生後に送信され、前記障害事象は、データを受信しないこと、又は前記データを検証できないこと、
である、監視する方法。
【請求項１０】
障害事象が発生した場合にプロセッサ（３）を再起動させる命令を送信するステップ（Ｅ１８）を更に含む、請求項９に記載の方法。
【請求項１１】
メモリ（１３）が前記プロセッサ（３）に関連付けられ、前記メモリ（１３）内においてかつ前記プロセッサ（３）によって、前記受信されたデータを読み出す前段階のステップ（Ｅ６）を更に含み、また、電子素子（５）によってランダム値を抽出するステップ（Ｅ２）を更に含み、前記読み出しステップ（Ｅ６）は、前記ランダム値によって指定された前記メモリ（１３）の一部を読み出すことによって実行される、請求項９又は１０に記載の方法。
【請求項１２】
前記参照データを新しいデータによって更新するステップ（Ｅ５６）を更に含む、請求項９〜１１のいずれか１項に記載の方法。
【請求項１３】
前記更新ステップ（Ｅ５６）は、前記新しい参照データの電子署名の検証後に実行される、請求項１２に記載の方法。
【請求項１４】
前記メモリ（１３）を更新するステップ（Ｅ５２）を更に含み、前記参照データを更新するステップ（Ｅ５６）は、前記メモリ（１３）を更新するステップ（Ｅ５２）が成功した場合にトリガされる、請求項１２又は１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、電子ユニット、例えば、プロセッサのセキュリティの分野に関する。
【０００２】
より具体的には、本発明は、電子素子、そのような電子素子を含むシステム、及びプロセッサを監視する方法に関する。
【背景技術】
【０００３】
ウォッチドッグのような電子部品は、プロセッサが実行するアルゴリズムの特定のステップで当該プロセッサがブロックされたままにならないようにすることができる。ウォッチドッグがライフ信号を受信しない場合、ウォッチドッグは、プロセッサを再起動するために信号を送信する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、これらの電子部品は、プロセッサの機能セキュリティを保証するのには適していない。特に、かかる電子部品によりプロセッサによって実行されるソフトウェアが破損していないということを検証することはできない。
【課題を解決するための手段】
【０００５】
従来技術の上述の不都合を克服するために、本発明は、プロセッサのセキュリティを保証することを可能にする電子素子を提供する。
より具体的には、本発明は、以下を含む電子素子を提供する：
−参照データを記憶するモジュール、
−プロセッサからデータを受信するモジュール、
−受信したデータを参照データによって比較することによって検証するモジュール、及び
−データが受信されないあるいは前記データの検証ができない、という障害事象の発生後にプロセッサの電源を遮断する命令を送信するモジュール。
【０００６】
そのため、電子素子は、プロセッサによって使用されるデータを、特に参照データと比較することによって検証するように設計される。この検証中に、例えば、プロセッサが使用するデータの破損の疑いを示す事象が検出された場合、電子素子は、プロセッサの電源を遮断する命令を送信し、それによりプロセッサを強制的に遮断させる。サービスを停止させられたシステムは外部オペレータの介入によってのみ、サービス再開が可能となる。
【０００７】
本発明による電子素子の他の非限定的かつ有利な特徴は、個別的に、又は任意の技術的に可能な組み合わせに従って、以下の通りである：
−前記障害事象は、所定の時間の間にデータが受信されない場合である、
−前記障害事象は、前記データをすべて受信した後、所定の時間の間に前記受信データを検証することができない場合である、
−障害事象が発生した場合に、前記プロセッサを再起動するための命令を送信するためのモジュールが設けられていること、
−前記プロセッサを再起動するための所定数の命令が所定の閾値に達したときに、前記プロセッサの電源を遮断するための命令が送信されること、
−障害事象が発生した場合にそれを通知するためのモジュールが設けられること、及び、
−前記受信されたデータを検証するためのモジュールは、前記データのダイジェストを決定し、前記データのダイジェストを前記参照データと比較するように設計されること
である。
【０００８】
また、本発明は、上記で定義されたような電子素子と、プロセッサとを備えるシステムを提供する。このシステムは、また、プロセッサの電源を遮断する命令を受信するように設計されたプロセッサの電源管理回路を備えることができる。システムは、メモリを備えることができ、プロセッサは、前記メモリ内の前記データを読み出すためのユニットを備えることができる。
【０００９】
本発明は、また、参照データを記憶するためのモジュールを有する電子素子によってプロセッサを監視する方法を提供し、その方法は、以下のステップを含む：
−前記プロセッサからデータを受信するステップ、
−前記受信したデータを前記参照データにより比較することにより検証するステップ、及び
−前記データの受信がないあるいは前記データの検証ができないという障害事象の発生後に前記プロセッサの電源を遮断する命令を送信するステップ。
【００１０】
本発明による監視方法の他の非限定的かつ有利な特徴は、個別的に、又は任意の技術的に可能な組み合わせに従って、以下の通りである：
−プロセッサを再起動するための命令を送信するステップは、障害事象の発生の場合にも提供されること、
−障害事象は、プロセッサから来るデータをすべて受信した後に、前記受信データが前記参照データとは異なることに起因してデータを検証することができないことに相当すること、
−障害事象は、所定の時間の間にデータの受信がないことに相当すること、
−メモリはプロセッサに関連付けられ、前記メモリ内の前記受信データを前記プロセッサによって読み出す前段階のステップも提供されること、
−電子素子によってランダム値を得るステップも提供されること、読み出しステップは前記ランダム値によって指定される前記メモリの一部を読み出すことによって実行されること、
−新しいデータによって前記電子素子の参照データを更新するステップも提供されること、
−前記更新ステップは、前記新しい参照データの電子署名の検証後に実行されること、
−前記メモリを更新するステップも提供されること、及び
−前記参照データを更新するステップは前記メモリを更新するステップの成功事象の発生の場合にトリガされること。
【図面の簡単な説明】
【００１１】
非限定的な例を示す添付図面を参照してなされる以下の説明により、本発明の構成並びに本発明がいかにして達成されるかということが十分に理解されよう。添付図面において：
【図１】本発明によるシステムを示す。
【図２】本発明によるシステムのいくつかの構成要素を示す。
【図３】本発明によるシステムにおいて実施される方法の例をフローチャートにより示す。
【図４】本発明によるシステムにおいて実施される方法の別の例をフローチャートにより示す。
【発明を実施するための形態】
【００１２】
図１は、電子エンティティ（以下で説明するプロセッサ３など）を監視することを可能にするシステム１を表す。このシステム１は、実際には、電子部品（例えば、以下に記載される電子素子５）を統合し、電子エンティティ、例えば、そのオペレーティングシステムのセキュリティを保証することを可能にする。
【００１３】
実際には、ここでは、システム１は、プロセッサ３の監視を行い、特に、プロセッサ３が破損していないことを検証するように設計されている。例えば、システム１は、プロセッサ３のオペレーティングシステムが変更されていないことを検証するのに適している。
【００１４】
システム１は、例えば、自動車に装備するように設計されており、実際には、システム１は、例えば、カメラのような埋め込みシステムである。
【００１５】
図１からわかるように、システム１は、プロセッサ３、電子素子５、メモリ１３、及び電源管理回路７を備える。これらの異なる回路は、例えば、図２を参照して以下に説明するように互いに接続されている。システム１は、例えば、実際には、車両に組み込まれた電子制御ユニット（ＥＣＵ）を形成する。更に、メモリ１３は、ここでは、図１に示されるように、プロセッサ３とは別個の回路によって形成されるが、変形例では、メモリ１３は、プロセッサ３に含まれてもよい（実際には、一体化されてもよい）。
【００１６】
電子素子５は、例えば、場合によっては集積化されたセキュア素子（ＳＥ）（又は「埋め込みセキュア素子」ｅＳＥ）などのマイクロ回路である。したがって、電子素子５は、特定の認証レベル（ＥＡＬ４＋又はＦＩＰＳなど）に相応し得る。
【００１７】
実際には、システム１は、１組のモジュール（全てが図１に示されているわけではない）を含む。これらのモジュールは、実際には、ハードウェア要素とソフトウェア要素との組み合わせによって実施することができる。各モジュールは、本発明による方法に記載され、以下に概説される機能を有する。したがって、各モジュールについて、システム１は、（プロセッサ３又は電子素子５にそれぞれ関連するメモリ内に）、例えば、モジュールによって提供される機能を実施するために、システム１のプロセッサ３又は電子素子５によって実行することができるソフトウェア命令を格納する。
【００１８】
プロセッサ３は、実際には、例えばマイクロコントローラであり、メモリ１３にアクセスすることを可能にするデータ読み出しユニット１４を有する。ここで、データ読み出しユニット１４は、例えば、プロセッサ３による専用命令の実行により機能的に実現される。
【００１９】
プロセッサ３は、例えばここではシステムのオペレーティングシステムにリンクされるデータを記憶する。このデータは、プロセッサ３に関連するメモリ１３に記憶される。このメモリ１３は、複数の部分に分割される。したがって、各部分は、すべてのデータの一部を含む。メモリ１３の各部分は、ここでは値によって識別される。したがって、プロセッサ３は、データの一部を値に関連付ける。プロセッサ３は、例えば、自動車の通信バス（又は「コントローラエリアネットワーク」）に接続される。
【００２０】
データ読み出しユニット１４は、プロセッサ３に関連するメモリ１３に記憶されたデータを読み出すことができるように設計される。
【００２１】
プロセッサ３の電源は、電源管理回路７によって確保され、制御される。換言すれば、電源管理回路７は、プロセッサ３、並びに電子素子５（従って、システム１）のパワーアップ、再起動及びパワーダウンを制御する。
【００２２】
図１に示すように、システム１は、電子素子５を備えている。電子素子５は、ストレージモジュール１５と、データを受信するモジュール１６と、データを検証するモジュール１７と、命令を送信する少なくとも１つのモジュール１８ａ、１８ｂ、１８ｃと、時間を測定するモジュール１９とを備える。
【００２３】
ここで、電子素子５は、遅延通知を送信するモジュール１８ａと、プロセッサ３の再起動命令を送信するモジュール１８ｂと、プロセッサ３の電源遮断命令を送信するモジュール１８ｃとの３つの命令送信モジュールを備えている。通知又は命令を送信する３つのモジュールは、ここでは機能的であり、例えば、特にこの目的のためにプログラムされたマイクロプロセッサによって実施される。命令を送信するモジュール１８ａ、１８ｂ、１８ｃは、電源管理回路７に接続され、送信された通知又は命令をこの電源管理回路７に通信する（この場合、電源管理回路７は、受信された通知又は命令に従ってプロセッサ３に作用する）。
【００２４】
ストレージモジュール１５は、データ、特に、以下に説明する方法の実施中に使用される参照データを記憶するのに適している。
【００２５】
電子素子５は、（図２に見られ、以下に説明されるように）プロセッサ３に接続され、それにより、データ受信モジュール１６（ここでは機能的である）はプロセッサ３によって送信されたデータを受信でき、またデータ検証モジュール１７はプロセッサ３から電子素子５に送信されたデータを検証することができる。実際には、データ検証モジュール１７は、電子素子５によって受信されたデータのダイジェストを決定し、このデータのダイジェストを参照データと比較するように設計される。受信データのダイジェストは、例えば、このデータにハッシュ関数（ここではＳＨＡ２５６タイプ）を適用して得られる。
【００２６】
電子素子５は、また、時間を測定する少なくとも１つのモジュール１９を備える。この時間測定モジュール１９もまた機能的であり、例えば、この目的のためにプログラムされたマイクロプロセッサによって、以下に説明する方法のそれぞれのステップの実行時間を測定するように設計されている。実際には、この時間測定モジュール１９は、測定された実行時間を、当該ステップの実行に割り当てられた少なくとも１つの所定時間間隔と比較する。
【００２７】
実際には、電子素子５は、例えば、電子素子５とシステム１の他の構成要素との接続を可能にする複数の端子を備える。図２に示す例では、電子素子５は９つの端子を含む。端子１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８は、ここでは、プロセッサ３及び電源管理回路７への接続を可能にする。端子１１０は、電子素子５の接地への接続を可能にする。
【００２８】
２つの端子１０１、１０２は、電源管理回路７との通信を可能にするように設計されている。実際には、これら２つの端子１０１、１０２は、３つの機構、すなわち通知機構、再起動機構、及び電源遮断機構を実施することを可能にする。これらの３つの機構は、例えば、ここでは、従来ＳＷＰ及びＩ／Ｏと称される入力／出力を再使用することによってトリガされる。したがって、上述の３つの機構のそれぞれは、例えば、端子１０１、１０２上に存在する電気レベルによって表される２つのビットの特定の値によってトリガされる（第４の可能な値は、機構トリガなしのアイドル状態に対応する）。
【００２９】
端子１０３は、電源管理回路７から電子素子５への電源電圧の伝達を可能にするように設計されている。
【００３０】
端子１０４は、電子素子５を再起動するための端子である。
【００３１】
４つの端子１０５、１０６、１０７、１０８は、プロセッサ３との通信を可能にするように設計されている。これらの４つの端子１０５、１０６、１０７、１０８は、特に、プロセッサ３とのデータ交換を可能にする。４つの端子１０５、１０６、１０７、１０８は、ここでは、ＳＰＩ（シリアル・ペリフエラル・インタフェース）接続を可能にする。
【００３２】
図３は、本発明によるシステム１において実施される方法の一例を示す。
【００３３】
この方法は、プロセッサ３及び当該プロセッサに含まれるデータが破損されていないことを保証するために、電子素子５によってプロセッサ３を監視する方法を構成する。
【００３４】
この方法を実施するにあたって、システム１はスイッチオンされ、従って該システムを構成するモジュールが使用されていることが前提となっている。例えば、システム１が自動車に搭載される場合には、自動車が使用されていると仮定することができる（以下に説明する検証は、例えば、車両の始動時に行われる）。
【００３５】
図３に示すように、この方法はステップＥ２で開始する。このステップの間、電子素子５はランダム値を引き出す。このランダム値により、以下に説明する方法の間に検証されるメモリ１３の部分を決定することが可能となる。
【００３６】
ステップＥ４において、電子素子５は、得られたランダム値（従って、本方法の実行に関係するメモリ１３の部分に関する情報）をプロセッサ３に送信する。そのために、ここに述べた例では、電子素子５は上記のような報知機構（端子１０１、１０２に、報知機構を示す電気レベルを加えることにより）を発動する。この報知機構により、電源管理回路７は割り込み信号ＳＰＩ  ＩＮＴをプロセッサ３に送信し、プロセッサ３は、ここでは４つの端子１０５、１０６、１０７、１０８によって形成される接続を介してランダム値を受信する。
【００３７】
従って、プロセッサ３は、問題のメモリの部分を識別し、ステップＥ６において、データ読み出しユニット１４によってメモリ１３のこの部分のデータを読み出す。
【００３８】
実際には、ステップＥ２、Ｅ４、及びＥ６の一定の実施については、検証されるべきデータをランダムに選択するステップを省略することができる。実際、その場合には、プロセッサ３に関連するメモリ１３の特定の部分に記憶されたすべてのデータが検証できるようになっている。これは、例えば、メモリ部分がシステム１の始動中に利用される場合である。ランダム検証（例えば、上述のステップＥ２及びＥ４の結果）は、例えば、システム１のアプリケーションを記憶するメモリ部分に記憶されたデータに対して実施される。
【００３９】
この方法は、続いてステップＥ８に移行する。このステップの間、プロセッサ３は、ランダム値に関連するメモリ１３の部分に含まれるデータを（上述のＳＰＩ接続を介して）電子素子５に送信する。
【００４０】
図３から分かるように、この方法はステップＥ１０に進む。このステップの間、電子素子５は、第１の障害事象が発生したかどうかを検出する。この第１の障害事象は、ここでは、例えば、所定時間の間に電子素子５によるデータの受信がないことに関連する。時間を測定するモジュールは、例えば、プロセッサ３のパワーアップ中にトリガされ、測定される時間（ここでは、プロセッサ３のパワーアップと電子素子５によるデータの受信との間）は、前記所定時間に含まれなければならない。変形例では、第１の障害事象は、所定時間の間における電子素子５によるデータの部分的な受信に相応するものでもよい。
【００４１】
電子素子５がこの第１の障害事象を検出した場合（本明細書で説明する例では、プロセッサ３の起動に使用されるメモリ１３の一部の検証中）、この方法は、以下に説明するステップＥ１６に進む。
【００４２】
変形例（例えば、ここでは、プロセッサ３によって実行され得るアプリケーションにリンクされたメモリ１３の一部の検証中）では、図３に点線で示されるように、所定時間の満了時に電子素子５が（このメモリ１３部分に関連する）データのすべてを受信していなことが検出されると（ステップＥ１０）、この方法はステップＥ１４に進み、遅延通知がプロセッサ３に送られる。
【００４３】
したがって、プロセッサ３は、電子素子５が検証されるべきデータを受信していないことを通知され、その結果、プロセッサ３は、その機能を適応させることができる。
【００４４】
ここで説明する例では、ステップＥ１４は、（電子素子５によって）上述の通知機構（電子素子５が通知機構を示す電気レベルを端子１０１、１０２に印加する）をトリガすることによって実施される。この通知機構により、電源管理回路７は割り込み信号ＳＰＩ  ＩＮＴをプロセッサ３に送信し、プロセッサ３は、この例では４つの端子１０５、１０６、１０７、１０８によって形成される接続（ここではＳＰＩタイプ）を介して（このステップＥ１４の間に送信される）遅延通知を読み出す。
【００４５】
このステップＥ１４の後、この方法は、プロセッサ３に記憶されたデータの検証を再び試みるために、新しい値のランダムな抽出に関する上述のステップＥ２に進む。
【００４６】
（上述の場合に第１の障害事象が検出されたときに到達する）ステップＥ１６において、電子素子５は、問題のメモリ部分のデータの検証中に送信されたプロセッサ３を再起動する命令の数ｎを評価する。特に、電子素子５は、問題のメモリ部分のデータの検証中に、評価された数ｎを許容可能な再起動閾値数ｋと比較する。すなわち、ステップＥ１６において、電子素子５は、ｎとｋとを比較する。
【００４７】
図３に示すように、プロセッサ３を再起動する命令の数ｎが再起動閾値数ｋより小さい（又は等しい）場合は、ステップＥ１８において、電子素子５によってプロセッサ３を再起動する命令が電源管理回路７に送信される。従って、システム１の全ての要素、特に、プロセッサ３及び電子素子５は、（実際には、プロセッサ３及び電子素子５の再起動端子に適切なレベルを印加することによって、再起動を制御する電源管理回路７によって）再起動される。
【００４８】
ここで説明する例では、電子素子５は、端子１０１、１０２に、再起動機構を示す電気レベル（これらの電気レベルは、この場合、再起動命令を表す）を印加することによって、上述の再起動機構をトリガする。電源管理回路７は、電子素子５の再起動端子１０４及びプロセッサ３の再起動端子に印加される再起動コマンドＲＳＴを送信するように設計されている。
【００４９】
システム１の全ての要素を再起動し、場合によっては、ここで説明する本発明に関連しないステップを実施した後、方法はステップＥ２に進む。
【００５０】
ステップＥ１６において、プロセッサ３を再起動する命令の数ｎが再起動閾値数ｋよりも大きい場合、それは、数回の再起動にもかかわらず、データの検証を正しく行うことができず、プロセッサが破損している可能性があることを意味する。プロセッサ３が破損していると思われる間、システム１の機能を継続しないために、ステップＥ２０において、電子素子５は、電源管理回路７に向けて、システム１の電源を遮断する命令を生成する。
【００５１】
ここで説明する例では、電子素子５は、電源遮断機構を示す電気レベル（これらの電気レベルは、この場合、電源遮断命令を表す）を端子１０１、１０２に印加することによって、上述の電源を遮断するための機構をトリガする。
【００５２】
斯くして、電源管理回路７は、ステップＥ２２でプロセッサ（及び電子素子５）の電源を遮断し、プロセッサ３（ならびに電子素子５、したがってシステム１）の電源を切って、おそらく破損しているので、その使用をブロックする。このブロッキングは、システムの再電源投入時でさえ持続し、すなわち、電源遮断モードにあることを持続的に記憶している電子素子５が、次の電源投入の直後にプロセッサ３を再ブロックする。したがって、システム１は、外部オペレータによって保証された保守作業の後にのみ使用状態に戻すことができる。
【００５３】
逆に、ステップＥ１０において、障害事象が検出されなかった場合は、これは、すべてのデータがプロセッサ３から電子素子５に送信され、電子素子５がそれを実際に受信したことを意味する。したがって、この方法はステップＥ３０に進む。このステップの間、電子素子５は、受信されたデータを検証する。実際には、電子素子５を検証するモジュールは、受信されたデータのダイジェストを決定し、受信されたデータのこのダイジェストをストレージモジュール１５に記憶された参照データと比較する。データのダイジェストは、例えば、ＳＨＡ２５６タイプのハッシュ関数を用いて決定される。
【００５４】
ステップＥ３２において、電子素子５は、第２の障害事象が発生したかどうかを検出する。この第２の障害事象は、ここでは、例えば、別の所定時間の間に受信されたデータの検証中の障害に関する。時間を測定するモジュールは、ここでは、プロセッサ３の電源投入からの実行時間を測定し、この実行時間を他の所定時間と比較する。例えば、第２の障害事象の場合、受信されるデータは、記憶されている参照データとは異なる。変形例では、第２の障害事象は、上記他の所定時間の間に受信されたデータの部分的な検証に対応するようにしてもよい。
【００５５】
ステップＥ３２において第２の障害事象を検出した場合、本方法は上述のステップＥ１６に進む。
【００５６】
ステップＥ３２において第２の障害事象が検出されない場合（すなわち、プロセッサ３から受信されたデータが、上記他の所定の時間において上述の比較によって正しく検証された場合）には、これは、データの検証が成功したことを意味する。したがって、この方法は、プロセッサ３に関連するメモリ１３の新しい部分の検証に関連するステップＥ２に進む（場合によっては本発明と何ら関連しない他のステップを実施した後に）。言い換えれば、プロセッサ３に関連するデータの検証ループが実施される。
【００５７】
実際には、プロセッサ３は、システム１の外部の構成要素からの新しいデータを受信することになろう。そのデータは、例えば、メモリ１３に記憶されたデータを更新することを可能にする、例えば、プロセッサ３のオペレーティングシステムの更新データである。更新ステップは図４のフローチャートに示されている。実際には、図３に示される方法と図４に示されるステップとの間でここでは説明されていない他のステップを実施することができる。
【００５８】
メモリ１３を新しいデータで更新する方法は、ステップＥ５０で開始する。ステップＥ５０の間、プロセッサ３は、新しいデータが利用可能であるかどうかを検出する。
【００５９】
新しいデータが利用可能でない場合、これは、プロセッサ３に関連するメモリ１３が更新される（プロセッサ３は、新しいデータを待ち続ける）ことを意味する。
【００６０】
しかしながら、新しいデータが利用可能な場合は、この方法はステップＥ５２に進む。このステップの間、プロセッサ３は新しいデータをメモリ１３に記憶する。
【００６１】
ステップＥ５４において、電子素子５は、（ステップＥ５２において受信された）この新しいデータの電子署名を検証することによって、新しいデータが受け入れ可能であることを検証する。これを行うために、電子素子５は、公開鍵（例えば、問題の新しいデータの供給者の公開鍵）、新しいデータ、及び電子署名を使用して電子署名を検証するアルゴリズムを実施することができる。実際には、例えば、電子素子５は、一方では、新しいデータのすべてのハッシュ（又は複数のハッシュから形成されるこのデータの要約）を算出し、他方では、暗号アルゴリズムを電子署名に適用する。したがって、電子素子５は、得られたハッシュを暗号アルゴリズムの適用の結果と比較する。
【００６２】
ステップＥ５４で電子署名の検証の失敗が観察された場合、すなわち、上述の電子署名を検証するアルゴリズムが否定的な結果を与える場合（上述の例では、新しいデータから得られたハッシュが、電子署名への暗号アルゴリズムの適用の結果と異なる場合）、システム１は再起動され、方法はステップＥ５０に進み、プロセッサ３に関連付けられたメモリ１３のデータの可能な新しい更新が検索される。電子署名の検証に失敗した後（したがって、参照データは更新されていない）、及び図３による後続の検証の場合、ステップＥ３０で受信されたデータの検証は、決定的ではない可能性がある。この場合、この方法は、上述したように、再起動又はパワーダウンによって継続される。
【００６３】
ステップＥ５４において、新しいデータの電子署名が正しく検証された場合、すなわち、上述の電子署名を検証するアルゴリズムが肯定的な結果を与える場合（上述の例では、新しいデータから得られるハッシュが、電子署名への暗号アルゴリズムの適用の結果に対応する場合）、方法はステップＥ５６に進み、当該ステップにおいてプロセッサ３は、電子素子５のストレージモジュール１５内の参照データの更新につながる、メモリ１３内で受信された新しいデータの更新を電子素子５に確認する。こうして、参照データは、新しい参照データに置き換えられる。実際には、メモリ１３の各部分に対して、新しいデータの新しいダイジェストが、前に導入されたものと同じハッシュ関数を適用することによって決定される。新しいデータのすべての新しいダイジェストは、（ストレージモジュール１５に記憶される）すべての新しい参照データを構成する。
【００６４】
これらの更新ステップに続いて、プロセッサ３に記憶された新しいデータ及び電子素子５に記憶された新しい参照データは、システム１の次のパワーアップ、すなわち図３に示された方法の実施中に使用されるデータである。
【図１】
2020135882.tif 000003
【図２】
2020135882.tif 000004
【図３】
2020135882.tif 000005
【図４】
2020135882.tif 000006
【外国語明細書】
2020135882000001.pdf