(57)【要約】【課題】高周波信号の包絡線に対する電源電圧のトラッキング精度の低下を抑制することを可能とする。【解決手段】電源回路１０は、高周波信号ＲＦｉｎを増幅する電力増幅器２０に可変電圧Ｖｖｅｒを供給する電源回路１０であって、コレクタ或いはドレインに固定電圧源３０から固定電圧Ｖｃｃが供給され、ベース或いはゲートに高周波信号の包絡線に追従したエンベロープ信号Ｅｖが入力され、エミッタ或いはソースからエンベロープ信号Ｅｖに応じた可変電圧Ｖｖｅｒを出力するトランジスタ１２と、固定電圧源３０とトランジスタ１２のコレクタ或いはドレインとの間に電気的に接続された電流検出用抵抗１３と、を備える。【選択図】図１
2020107970.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を増幅する電力増幅器に可変電圧を供給する電源回路であって、
コレクタ或いはドレインに固定電圧源から電圧が供給され、ベース或いはゲートに前記高周波信号の包絡線に追従したエンベロープ信号が入力され、エミッタ或いはソースから前記エンベロープ信号に応じた前記可変電圧を出力するトランジスタと、
前記トランジスタのコレクタ或いはドレインと前記固定電圧源との間に電気的に接続された電流検出用抵抗と、
を備える
電源回路。
【請求項２】
請求項１に記載の電源回路であって、
前記トランジスタは、複数の単位トランジスタが電気的に並列されて構成されている
電源回路。
【請求項３】
請求項２に記載の電源回路であって、
前記トランジスタを構成する全ての前記単位トランジスタのコレクタ或いはドレインの接続点と前記固定電圧源との間に１つの前記電流検出用抵抗が接続されている
電源回路。
【請求項４】
請求項２に記載の電源回路であって、
前記トランジスタを構成する全ての前記単位トランジスタのうち、１つの単位トランジスタのコレクタ或いはドレインと前記固定電圧源との間に１つの前記電流検出用抵抗が接続されている
電源回路。
【請求項５】
請求項２に記載の電源回路であって、
前記トランジスタを構成する全ての前記単位トランジスタのうち、複数の単位トランジスタのコレクタ或いはドレインの接続点と前記固定電圧源との間に１つの前記電流検出用抵抗が接続され、残りの単位トランジスタのコレクタ或いはドレインが前記固定電圧源に接続されている
電源回路。
【請求項６】
請求項１から５の何れか一項に記載の電源回路であって、
前記トランジスタは、ヘテロ接合バイポーラトランジスタである
電源回路。
【請求項７】
請求項１から６の何れか一項に記載の電源回路であって、
少なくとも前記トランジスタを含む半導体チップが基板上にフリップチップ実装されている
電源回路。
【請求項８】
請求項７に記載の電源回路であって、
前記半導体チップは、ガリウム砒素（ＧａＡｓ）半導体により形成されている
電源回路。
【請求項９】
請求項７又は８に記載の電源回路であって、
前記基板上に前記電力増幅器が設けられている
電源回路。
【請求項１０】
請求項９に記載の電源回路であって、
前記半導体チップと前記電力増幅器との間の電源供給経路は、前記電力増幅器の負荷インピーダンスに応じた特性インピーダンスを有する
電源回路。
【請求項１１】
請求項１０に記載の電源回路であって、
前記電源供給経路は、コプレーナー線路で実現されている
電源回路。
【請求項１２】
請求項１０に記載の電源回路であって、
前記電源供給経路は、マイクロストリップ線路で実現されている
電源回路。
【請求項１３】
請求項１０に記載の電源回路であって、
前記電源供給経路は、トリプレート線路で実現されている
電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関する。
【背景技術】
【０００２】
近年、携帯電話やスマートフォン等の移動体通信端末に搭載される電力増幅器の高効率化技術として、エンベロープトラッキング（包絡線追跡、ＥＴ：Ｅｎｖｅｌｏｐｅ  Ｔｒａｃｋｉｎｇ）方式を採用した電力増幅モジュールが増加している。エンベロープトラッキング方式とは、高周波信号の包絡線の振幅に応じて電源電圧の振幅を制御することにより、固定電圧での動作時に生じる電力のロスを減らし、高効率化を実現する高周波増幅技術であり、特に、高電力動作時における電力付加効率の向上に有効である。例えば、エンベロープトラッキング方式を採用した電力増幅モジュールの電源回路において、リニアアンプを用いて電力増幅器を駆動する構成が開示されている（例えば、非特許文献１）。
【０００３】
エンベロープトラッキング方式を採用した電力増幅モジュールに用いられる電力増幅器の評価を行う際には、高周波信号の包絡線に対する電源電圧のトラッキング精度が重要となる。例えば、電力増幅器への電源供給経路に設けた小抵抗の両端にプローブを取り付けて、電力増幅器の電源電流をモニターする構成が開示されている（例えば、非特許文献２）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】「A  Linear  Assisted  DC/DC  Converter  for  Envelope  Tracking  and  Envelope  Elimination  and  Restoration  Applications」、IEEE  TRANSACTIONS  of  POWER  ELECTRONICS.VOL.27,NO.7,JULY  2012
【非特許文献２】「Envelope  Tracking  (ET)  PA  Characterisation  White  Paper」、nujira  pushing  the  envelope  of  PA  efficiency
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記非特許文献２では、電力増幅器への電源供給経路に設けた小抵抗により電圧降下を生じる。また、プローブの寄生容量、電源供給経路の寄生インダクタンス等によって、高周波信号の包絡線に対する電源電圧のトラッキング精度が低下するという課題がある。
【０００６】
本発明は、上記に鑑みてなされたものであって、高周波信号の包絡線に対する電源電圧のトラッキング精度の低下を抑制することができる電源回路を実現することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面の電源回路は、高周波信号を増幅する電力増幅器に可変電圧を供給する電源回路であって、コレクタ或いはドレインに固定電圧源から電圧が供給され、ベース或いはゲートに前記高周波信号の包絡線に追従したエンベロープ信号が入力され、エミッタ或いはソースから前記エンベロープ信号に応じた前記可変電圧を出力するトランジスタと、前記固定電圧源と前記トランジスタのコレクタ或いはドレインとの間に電気的に接続された電流検出用抵抗と、を備える。
【０００８】
この構成では、電流検出用抵抗に接続されるプローブの寄生容量や電源供給経路の寄生インダクタンスがトランジスタに与える影響を抑制することができる。これにより、高周波信号の包絡線に対する可変電圧のトラッキング精度の低下を抑制することができる。
【発明の効果】
【０００９】
本発明によれば、高周波信号の包絡線に対する電源電圧のトラッキング精度の低下を抑制することができる電源回路を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施形態１に係る電源回路を搭載した評価治具の構成を示す図である。
【図２】実施形態１の構成とは異なる評価治具の構成を示す図である。
【図３】実施形態１に係る構成及び図２に示す構成の周波数−ゲイン特性のイメージ図である。
【図４】実施形態２に係る電源回路を搭載した評価治具の構成を示す図である。
【図５】実施形態２の変形例に係る電源回路を搭載した評価治具の構成を示す図である。
【発明を実施するための形態】
【００１１】
以下に、実施形態に係る電源回路を図面に基づいて詳細に説明する。なお、この実施形態により本発明が限定されるものではない。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。実施形態２以降では、実施形態１と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００１２】
（実施形態１）
図１は、実施形態１に係る電源回路を搭載した評価治具の構成を示す図である。図１に示す評価治具１は、エンベロープトラッキング方式を採用した電力増幅モジュールに用いられる電力増幅器２０の評価を行う際に用いられる。評価治具１には、評価用測定器（不図示）が接続される。評価治具１は、評価用測定器から高周波信号（入力信号）ＲＦｉｎ、高周波信号ＲＦｉｎの包絡線に追従したエンベロープ信号Ｅｖが入力される。また、評価治具１は、高周波信号（出力信号）ＲＦｏｕｔを評価用測定器に出力する。
【００１３】
評価治具１の基板１００上には、評価対象としての電力増幅器２０が搭載される。また、評価治具１の基板１００上には、電力増幅器２０に可変電圧Ｖｖｅｒを供給する電源回路１０が搭載される。
【００１４】
電源回路１０は、例えばガリウム砒素（ＧａＡｓ）半導体により形成された半導体チップ（ダイ）上に形成されても良い。半導体チップの材料はＧａＡｓに限定されないが、バンドギャップが広いＧａＡｓ等を用いて電源回路１０を構成することにより、高耐圧且つ高周波特性に優れた電源回路１０が得られる。
【００１５】
電源回路１０は、評価治具１に接続される固定電圧源３０から固定電圧Ｖｃｃが供給され、評価用測定器から入力されたエンベロープ信号Ｅｖに応じた可変電圧Ｖｖｅｒを生成して電力増幅器２０に供給する。
【００１６】
電源回路１０は、オペアンプＯＰ及び抵抗Ｒ１，Ｒ２等を含むプリアンプ回路１１と、電流増幅用のトランジスタ１２と、トランジスタ１２に流れる電流を検出するための電流検出用抵抗１３とを備える。
【００１７】
プリアンプ回路１１は、エンベロープ信号Ｅｖに基づきトランジスタ１２を駆動するための構成部である。図１では、電圧帰還型のプリアンプ回路１１を例示しているが、プリアンプ回路１１は、トランジスタ１２を駆動可能な構成であれば良く、図１に示す構成に限るものではない。プリアンプ回路１１の構成により本開示が限定されるものではない。
【００１８】
トランジスタ１２は、例えばヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＨＢＴ）が例示されるが、本開示はこれに限定されない。例えば、電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）であっても良いが、本実施形態において、トランジスタ１２は、高周波帯域におけるゲインの低下を抑制することが可能なＨＢＴであることが好ましい。以下、特に言及しない場合には、トランジスタ１２がＨＢＴである構成について説明する。
【００１９】
本実施形態において、トランジスタ１２は、図１に示すように、複数（図１に示す例ではｎ（ｎは、１以上の整数）個）の単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎ（フィンガーとも言う）を電気的に並列接続した、マルチフィンガートランジスタである。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。トランジスタ１２をマルチフィンガートランジスタで構成することにより、電力増幅器２０の駆動に必要な電流量を確保しつつ、単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎごとの電流量を小さくすることができる。具体的に、単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎごとの電流量は、トランジスタ１２に流れる電流量の１／ｎ倍となる。トランジスタ１２のフィンガー数、すなわち、単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎの数ｎは、電力増幅器２０に供給する電流量に応じて設定される。
【００２０】
以下の説明において、単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎを特に区別する必要がない場合には、単に「トランジスタ１２」と称する。
【００２１】
トランジスタ１２のコレクタには、電流検出用抵抗１３を介して、固定電圧源３０から固定電圧Ｖｃｃが供給される。すなわち、本実施形態において、トランジスタ１２を構成する全ての単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎのコレクタの接続点と固定電圧源３０との間に１つの電流検出用抵抗１３が電気的に接続され、固定電圧源３０から固定電圧Ｖｃｃが供給される。電流検出用抵抗１３の抵抗値は、例えば０．１［Ω］程度であるが、これに限定されない。
【００２２】
トランジスタ１２のベースには、プリアンプ回路１１を介して、エンベロープ信号Ｅｖが入力される。すなわち、本実施形態において、トランジスタ１２を構成する全ての単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎのベースのそれぞれに対して、エンベロープ信号Ｅｖが入力される。
【００２３】
トランジスタ１２のエミッタは、基板１００上の配線Ｌ２に電気的に接続される。この配線Ｌ２を介して、可変電圧Ｖｖｅｒが電力増幅器２０に供給される。すなわち、本実施形態において、トランジスタ１２を構成する全ての単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎのエミッタの接続点と配線Ｌ２との間が電気的に接続され、この配線Ｌ２を介して、可変電圧Ｖｖｅｒが電力増幅器２０に供給される。
【００２４】
上述した構成により、エンベロープ信号Ｅｖに応じてトランジスタ１２により電流増幅された可変電圧Ｖｖｅｒが電力増幅器２０に供給される。なお、トランジスタ１２がＦＥＴである構成では、上記トランジスタ１２のコレクタを「ドレイン」、上記トランジスタ１２のベースを「ゲート」、上記トランジスタ１２のエミッタを「ソース」と読み替えることで対応できる。以下の説明においても同様である。
【００２５】
評価治具１を用いて電力増幅器２０の評価を行う際、電流検出用抵抗１３の両端には、評価用測定器（不図示）のプローブが接続される。電流検出用抵抗１３の両端電圧を検出することで、トランジスタ１２を構成する全ての単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎに流れる電流の合計値を電力増幅器２０に流れる電流として導出することができる。
【００２６】
図２は、実施形態１の構成とは異なる評価治具の構成を示す図である。図２に示す構成において、電流検出用抵抗１３は、トランジスタ１２のエミッタと基板１００上の配線Ｌ２との間に電気的に接続されている。
【００２７】
図２に示す構成では、電流検出用抵抗１３によって可変電圧Ｖｖｅｒの電圧降下が生じる。また、電力増幅器２０を評価する際に電流検出用抵抗１３の両端に接続されたプローブの寄生容量や、配線Ｌ２を含む電源供給経路の寄生インダクタンスによって可変電圧Ｖｖｅｒの高周波信号の包絡線に対するトラッキング精度が低下することとなる。特に、高周波信号の周波数が１００［ＭＨｚ］を超えるような高周波帯域において、トラッキング精度の低下が顕著となる。
【００２８】
図３は、実施形態１に係る構成及び図２に示す構成の周波数−ゲイン特性のイメージ図である。図３において、実線は実施形態１に係る構成での周波数−ゲイン特性を示し、破線は図２に示す構成での周波数−ゲイン特性を示している。なお、図３におけるゲインはエンベロープ信号Ｅｖの電圧に対する可変電圧Ｖｖｅｒの比（Ｖｖｅｒ／Ｅｖ）を示している。また、図３では、図２に示す構成において、例えば、１００［ＭＨｚ］を超える高周波帯域においてゲインが低下する例を示している。
【００２９】
本実施形態に係る電源回路１０では、固定電圧源３０とトランジスタ１２のコレクタとの間に電流検出用抵抗１３を設けている。これにより、可変電圧Ｖｖｅｒの電圧降下を抑制できる。また、本実施形態に係る電源回路１０では、図３に示すように、図２に示す構成よりも高周波帯域におけるゲインの低下が抑制される。
【００３０】
図２に示す構成では、電流検出用抵抗１３、プローブの寄生容量、配線Ｌ２を含む電源供給経路の寄生インダクタンスによってフィルタが構成される。これにより、高周波帯域におけるゲインの低下に併せ、高周波帯域において高周波信号の包絡線に対する位相ズレが生じる。このため、特に高周波帯域において可変電圧Ｖｖｅｒのトラッキング精度が低下する。
【００３１】
このように、本実施形態に係る電源回路１０は、図２に示す構成よりも、特に高周波帯域での可変電圧Ｖｖｅｒのトラッキング精度の低下を抑制することができ、図２に示す構成よりもエンベロープトラッキング方式における周波数帯域を広帯域化できる。
【００３２】
（変形例１）
また、実施形態１に係る電源回路１０の変形例１として、電源回路１０を基板１００上にフリップチップ実装し、電力増幅器２０への電源供給回路の一部である基板１００上の配線Ｌ２を、電力増幅器２０の負荷インピーダンスに応じた特性インピーダンスを有する構成とする。配線Ｌ２は、例えば、コプレーナー線路、マイクロストリップ線路、トリプレート線路等の伝送線路で実現することができる。これにより、反射による電気エネルギーのロスを抑制することができる。また、電源回路１０を基板１００上にフリップチップ実装することで、高い放熱効果が得られる。さらに、配線Ｌ２の配線長を長くできるため、基板設計の自由度を高めることができる。
【００３３】
（変形例２）
また、実施形態１に係る電源回路１０の変形例２として、少なくとも電源回路１０を実装した基板１００の背面にヒートシンク２００を設ける。図１に示すように、複数の単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎを電気的に並列接続してトランジスタ１２を構成した場合、単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎの各々が発熱するため、発熱量が大きくなる。少なくとも電源回路１０を実装した基板１００の背面にヒートシンク２００を設けることにより熱抵抗が下がり、電源回路１０の温度を下げることができる。
【００３４】
（実施形態２）
図４は、実施形態２に係る電源回路を搭載した評価治具の構成を示す図である。なお、実施形態１と同じ構成要素には、同じ参照符号を付して、説明を省略する。図４において、実施形態２に係る電源回路１０ａは、評価治具１ａの基板１００ａ上に搭載される。
【００３５】
図４に示す例では、トランジスタ１２ａを構成する全ての単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎのうち、１つの単位トランジスタＴｒｎのコレクタと固定電圧源３０との間に１つの電流検出用抵抗１３ａが設けられている。すなわち、図４に示す構成において、単位トランジスタＴｒｎ以外の単位トランジスタのコレクタの接続点は、電流検出用抵抗１３ａを介さず固定電圧源３０と電気的に接続されている。
【００３６】
図４に示す構成において、電流検出用抵抗１３ａに流れる電流は、実施形態１において説明した構成に対して１／ｎとなる。すなわち、実施形態１における電流検出用抵抗１３の抵抗値を例えば０．１［Ω］とすると、本実施形態における電流検出用抵抗１３ａの抵抗値は、例えば０．１×ｎ［Ω］程度とすることができる。なお、電流検出用抵抗１３ａの抵抗値はこれに限定されない。
【００３７】
本実施形態に係る構成では、電流検出用抵抗１３ａの両端電圧を検出し、単位トランジスタＴｒｎに流れる電流を導出してｎ倍することにより、電力増幅器２０に流れる電流を算出することができる。
【００３８】
実施形態１において説明した構成では、固定電圧源３０とトランジスタ１２のコレクタとの間に設けられた電流検出用抵抗１３によって、トランジスタ１２を構成する単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎの熱抵抗が大きくなる。これに対し、本実施形態に係る電源回路１０ａの構成では、実施形態１において説明した構成よりも、電流検出用抵抗１３ａを設けた単位トランジスタ（図４に示す例では、単位トランジスタＴｒｎ）以外の単位トランジスタの熱抵抗が低下する。すなわち、基板１００ａ上の固定電圧源３０との間の配線Ｌ１が、トランジスタ１２ａの放熱経路として有効に機能する。これにより、電源回路１０ａの温度を下げることができる。加えて、電流検出用抵抗１３ａの消費電力及び電流検出用抵抗１３ａ自身の発熱も小さくすることができる。
【００３９】
また、実施形態１において説明した構成では、トランジスタ１２を構成する全ての単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎのミラー効果によって、電源回路１０の周波数特性が悪化する。これに対し、本実施形態に係る電源回路１０ａの構成では、電流検出用抵抗１３ａを設けた単位トランジスタ（図４に示す例では、単位トランジスタＴｒｎ）以外の単位トランジスタのミラー効果による電源回路１０ａの周波数特性への影響が抑制される。このため、実施形態１において説明した構成よりも可変電圧Ｖｖｅｒのトラッキング精度の低下を抑制することができ、エンベロープトラッキング方式における周波数帯域を広帯域化できる。
【００４０】
なお、実施形態２の構成においても、実施形態１の変形例１と同様に、電源回路１０ａを基板１００ａ上にフリップチップ実装し、電力増幅器２０への電源供給回路の一部である基板１００ａ上の配線Ｌ２を、電力増幅器２０の負荷インピーダンスに応じた特性インピーダンスを有する構成とする。これにより、反射による電気エネルギーのロスを抑制することができる。また、電源回路１０ａを基板１００ａ上にフリップチップ実装することで、高い放熱効果が得られる。
【００４１】
また、実施形態２の構成においても、実施形態１の変形例２と同様に、少なくとも電源回路１０ａを実装した基板１００ａの背面にヒートシンク２００を設けることで、さらに電源回路１０ａの温度を下げることができる。
【００４２】
（変形例）
図５は、実施形態２の変形例に係る電源回路を搭載した評価治具の構成を示す図である。なお、図４に示す構成と同じ構成要素には、同じ参照符号を付して、説明を省略する。図５において、実施形態２の変形例に係る電源回路１０ｂは、評価治具１ｂの基板１００ｂ上に搭載される。
【００４３】
図４では、トランジスタ１２を構成する全ての単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎのうち、１つの単位トランジスタＴｒｎのコレクタと固定電圧源３０との間に１つの電流検出用抵抗１３ａを設けた構成を例示したが、図５に示すように、トランジスタ１２ｂを構成する全て（ここでは、ｎ個）の単位トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎ−ｍ，・・・，Ｔｒｎのうち、ｍ個（ｍは、２以上ｎ以下の整数）の単位トランジスタＴｒｎ−ｍ，・・・，Ｔｒｎのコレクタの接続点と固定電圧源３０との間に１つの電流検出用抵抗１３ｂを設けた構成であっても良い。この場合には、電流検出用抵抗１３ｂに流れる電流は、実施形態１において説明した構成に対してｍ／ｎ倍となる。すなわち、実施形態１における電流検出用抵抗１３の抵抗値を例えば０．１［Ω］とすると、図５に示す実施形態２の変形例に係る電流検出用抵抗１３ｂの抵抗値は、例えば０．１×ｎ／ｍ［Ω］程度とすることができる。この場合、電力増幅器２０に流れる電流は、電流検出用抵抗１３ｂの両端電圧を検出し、電流検出用抵抗１３ｂが接続されたｍ個の単位トランジスタＴｒｎ−ｍ，・・・，Ｔｒｎに流れる電流を導出してｎ／ｍ倍することにより算出することができる。
【００４４】
実施形態２の変形例に係る電源回路１０ｂの構成においても、実施形態１において説明した構成よりも、電流検出用抵抗１３ｂを設けた単位トランジスタ（図５に示す例では、単位トランジスタＴｒｎ−ｍ，・・・，Ｔｒｎ）以外の単位トランジスタの熱抵抗が低下する。すなわち、基板１００ｂ上の固定電圧源３０との間の配線Ｌ１が、トランジスタ１２ｂの放熱経路として有効に機能する。これにより、電源回路１０ｂの温度を下げることができる。さらに、電流検出用抵抗１３ｂの消費電力及び電流検出用抵抗１３ｂ自身の発熱も小さくすることができる。
【００４５】
また、実施形態２の変形例に係る電源回路１０ｂの構成においても、電流検出用抵抗１３ｂを設けた単位トランジスタ（図５に示す例では、単位トランジスタＴｒｎ−ｍ，・・・，Ｔｒｎ）以外の単位トランジスタのミラー効果による影響が抑制される。これにより、プローブの寄生容量を小さくすることができる。このため、実施形態１において説明した構成よりも可変電圧Ｖｖｅｒのトラッキング精度の低下を抑制することができ、エンベロープトラッキング方式における周波数帯域を広帯域化できる。
【００４６】
なお、実施形態２の変形例の構成においても、実施形態１の変形例１と同様に、電源回路１０ｂを基板１００ｂ上にフリップチップ実装し、電力増幅器２０への電源供給回路の一部である基板１００ｂ上の配線Ｌ２を、電力増幅器２０の負荷インピーダンスに応じた特性インピーダンスを有する構成とする。これにより、反射による電気エネルギーのロスを抑制することができる。また、電源回路１０ｂを基板１００ｂ上にフリップチップ実装することで、高い放熱効果が得られる。
【００４７】
また、実施形態２の変形例の構成においても、実施形態１の変形例２と同様に、少なくとも電源回路１０ｂを実装した基板１００ｂの背面にヒートシンク２００を設けることで、さらに電源回路１０ｂの温度を下げることができる。
【００４８】
なお、図５に示す構成は、ｍを１以上ｎ以下の整数とすることで、図１に示す実施形態１の構成にも適用可能であるし、図４に示す構成にも適用可能である。すなわち、図１に示す実施形態１の構成においてｍ＝ｎであるとき、図１に示す実施形態１の構成に置き換えることができる。また、図５に示す構成においてｍ＝１であるとき、図４の構成に置き換えることができる。
【００４９】
上述した各実施形態において、電流検出用抵抗１３，１３ａ，１３ｂは、電源回路１０，１０ａ，１０ｂを構成する半導体チップに設けた構成であっても良いし、基板１００，１００ａ，１００ｂ上に設けた構成であっても良い。
【００５０】
また、上述した各実施形態では、電源回路１０，１０ａ，１０ｂを評価治具１，１ａ，１ｂに搭載した例について説明したが、電力増幅器２０を実装する電力増幅モジュールに適用することも可能である。これにより、電力増幅モジュールにおける対応周波数帯域を広帯域化することができる。
【００５１】
上記した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
【００５２】
また、本開示は、上述したように、あるいは、上述に代えて、以下の構成をとることができる。
【００５３】
（１）本発明の一側面の電源回路は、高周波信号を増幅する電力増幅器に可変電圧を供給する電源回路であって、コレクタ或いはドレインに固定電圧源から電圧が供給され、ベース或いはゲートに前記高周波信号の包絡線に追従したエンベロープ信号が入力され、エミッタ或いはソースから前記エンベロープ信号に応じた前記可変電圧を出力するトランジスタと、前記固定電圧源と前記トランジスタのコレクタ或いはドレインとの間に電気的に接続された電流検出用抵抗と、を備える。
【００５４】
この構成では、電流検出用抵抗に接続されるプローブの寄生容量や電源供給経路の寄生インダクタンスがトタンジスタに与える影響を抑制することができる。これにより、高周波信号の包絡線に対する可変電圧のトラッキング精度の低下を抑制することができる。
【００５５】
（２）上記（１）の電源回路において、前記トランジスタは、複数の単位トランジスタが電気的に並列されて構成されている。
【００５６】
この構成では、単位トランジスタ当たりの電流量を小さくすることができる。
【００５７】
（３）上記（２）の電源回路において、前記トランジスタを構成する全ての前記単位トランジスタのコレクタ或いはドレインの接続点と前記固定電圧源との間に１つの前記電流検出用抵抗が接続されている。
【００５８】
この構成では、電流検出用抵抗の両端電圧を検出することで、トランジスタを構成する全ての単位トランジスタに流れる電流の合計値を電力増幅器に流れる電流として導出することができる。
【００５９】
（４）上記（２）の電源回路において、前記トランジスタを構成する全ての前記単位トランジスタのうち、１つの単位トランジスタのコレクタ或いはドレインと前記固定電圧源との間に１つの前記電流検出用抵抗が接続されている。
【００６０】
この構成では、トランジスタを構成する全ての単位トランジスタの総数をｎ（ｎは、１以上の整数）としたとき、電流検出用抵抗の両端電圧を検出し、電流検出用抵抗が接続された１つの単位トランジスタに流れる電流を導出してｎ倍することにより、電力増幅器２０に流れる電流を算出することができる。また、電流検出用抵抗を介さず固定電圧源に接続される単位トランジスタの熱抵抗が低下し発熱が抑制される。また、プローブの寄生容量をより小さくすることができ、高周波信号の包絡線に対する電源電圧のトラッキング精度の低下をさらに抑制することができる。
【００６１】
（５）上記（２）の電源回路において、前記トランジスタを構成する全ての前記単位トランジスタのうち、複数の単位トランジスタのコレクタ或いはドレインの接続点と前記固定電圧源との間に１つの前記電流検出用抵抗が接続され、残りの単位トランジスタのコレクタ或いはドレインが前記固定電圧源に接続されている。
【００６２】
この構成では、トランジスタを構成する全ての単位トランジスタの総数をｎ（ｎは、１以上の整数）、電流検出用抵抗が接続された単位トランジスタ数をｍ（ｍは、２以上ｎ以下の整数）としたとき、電流検出用抵抗の両端電圧を検出し、電流検出用抵抗が接続されたｍ個の単位トランジスタに流れる電流を導出してｎ／ｍ倍することにより、電力増幅器２０に流れる電流を算出することができる。また、電流検出用抵抗を介さず固定電圧源に接続される単位トランジスタの熱抵抗が低下し発熱が抑制される。また、プローブの寄生容量をより小さくすることができ、高周波信号の包絡線に対する電源電圧のトラッキング精度の低下をさらに抑制することができる。さらに、プローブに寄生する容量を小さくすることができるため、電源回路自身がプローブの寄生容量による影響を受けるのを小さくすることができる。
【００６３】
（６）上記（１）から（５）の何れかの電源回路において、前記トランジスタは、ヘテロ接合バイポーラトランジスタである。
【００６４】
この構成では、高周波帯域におけるゲインの低下を抑制することができる。さらに、それぞれの回路を１つのチップ上で構成することができるから、回路を小さくすることができ、発振を防ぐことができる。
【００６５】
（７）上記（１）から（６）の何れかの電源回路において、少なくとも前記トランジスタを含む半導体チップが基板上にフリップチップ実装されている。
【００６６】
この構成では、放熱効果が優れた電源回路が得られる。
【００６７】
（８）上記（７）の電源回路において、前記半導体チップは、ガリウム砒素（ＧａＡｓ）半導体により形成されている。
【００６８】
この構成では、高耐圧且つ高周波特性に優れた電源回路が得られる。
【００６９】
（９）上記（７）又は（８）の電源回路において、前記基板上に前記電力増幅器が設けられている。
【００７０】
この構成では、周波数帯域を広帯域化した電力増幅器の評価用治具や電力増幅モジュールを構成することができる。
【００７１】
（１０）上記（９）の電源回路において、前記半導体チップと前記電力増幅器との間の電源供給経路は、前記電力増幅器の負荷インピーダンスに応じた特性インピーダンスを有する。
【００７２】
この構成では、反射による電気エネルギーのロスを抑制することができる。
【００７３】
（１１）上記（１０）の電源回路において、前記電源供給経路は、コプレーナー線路で実現されていると良い。
【００７４】
（１２）上記（１０）の電源回路において、前記電源供給経路は、マイクロストリップ線路で実現されていると良い。
【００７５】
（１３）上記（１０）の電源回路において、前記電源供給経路は、トリプレート線路で実現されていると良い。
【００７６】
本開示により、高周波信号の包絡線に対する電源電圧のトラッキング精度の低下を抑制することができる。
【符号の説明】
【００７７】
１，１ａ，１ｂ  評価治具
１０，１０ａ，１０ｂ  電源回路
１１  プリアンプ回路
１２，１２ａ，１２ｂ  トランジスタ
１３，１３ａ，１３ｂ  電流検出用抵抗
２０  電力増幅器
３０  固定電圧源
１００，１００ａ，１００ｂ  基板
２００  ヒートシンク
Ｅｖ  エンベロープ信号
Ｌ１，Ｌ２  配線
ＯＰ  オペアンプ
Ｒ１，Ｒ２  抵抗
ＲＦｉｎ  高周波信号（入力信号）
ＲＦｏｕｔ  高周波信号（出力信号）
Ｔｒ１，Ｔｒ２，・・・，Ｔｒｎ−ｍ，・・・，Ｔｒｎ  単位トランジスタ
【図１】
2020107970.tif 000003
【図２】
2020107970.tif 000004
【図３】
2020107970.tif 000005
【図４】
2020107970.tif 000006
【図５】
2020107970.tif 000007