(57)【要約】【課題】ＤＩＣ欠陥を抑制することができるシリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハを提供する。【解決手段】｛１１０｝面、又は｛１１０｝面からのオフアングルが１度未満の面を主面とするシリコン単結晶ウェーハの前記主面に、エピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法において、前記シリコン単結晶ウェーハの温度を１１４０℃〜１１６５℃とし、０．５μｍ／分〜１．７μｍ／分の成長速度で前記エピタキシャル層を気相成長させる。【選択図】  図１
2020107729.tif 000002
【特許請求の範囲】
【請求項１】
｛１１０｝面、又は｛１１０｝面からのオフアングルが１度未満の面を主面とするシリコン単結晶ウェーハの前記主面に、エピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法において、
前記シリコン単結晶ウェーハの温度を１１４０℃〜１１６５℃とし、０．５μｍ／分〜１．７μｍ／分の成長速度で前記エピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法。
【請求項２】
シリコン単結晶ウェーハの主面は、｛１１０｝面からのオフアングルが０度超、１度未満の面である請求項１に記載のシリコンエピタキシャルウェーハの製造方法。
【請求項３】
前記エピタキシャル層を気相成長させたのち、前記エピタキシャル層の表面を鏡面研磨する請求項１又は２に記載のシリコンエピタキシャルウェーハの製造方法。
【請求項４】
粒径が２０ｎｍ以下の砥粒を含む研磨液を用いて、研磨代を０超、０．２μｍ以下として鏡面研磨する請求項３に記載のシリコンエピタキシャルウェーハの製造方法。
【請求項５】
｛１１０｝面、又は｛１１０｝面からのオフアングルが１度未満の面を主面とするシリコン単結晶基板にエピタキシャル層を成長させたシリコンエピタキシャルウェーハであって、
微分干渉コントラスト法を用いて観察される、前記エピタキシャル層の表面の微小段差欠陥が、１．５個／３００ｍｍウェーハ以下であり、
白色顕微鏡を用いて観察される、前記エピタキシャル層の表面粗さのＰＶ値が、１０ｎｍ未満であるシリコンエピタキシャルウェーハ。
【請求項６】
シリコン単結晶ウェーハの主面は、｛１１０｝面からのオフアングルが０度超、１度未満の面である請求項５に記載のシリコンエピタキシャルウェーハ。
【請求項７】
前記エピタキシャル層の表面のヘイズレベル（ＳＰ２，ＤＷＯモードで測定）が０．４ｐｐｍ以下である請求項５又は６に記載のシリコンエピタキシャルウェーハ。
【請求項８】
前記シリコン単結晶ウェーハは、ボロンが添加され、抵抗率が１ｍΩ・ｃｍ〜１００ｍΩ・ｃｍに調整されたウェーハである請求項５〜７のいずれか一項に記載のシリコンエピタキシャルウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハに関するものである。
【背景技術】
【０００２】
｛１１０｝面を主面とするシリコンウェーハを用いると、ｐＭＯＳトランジスターにおいてキャリア移動度が｛１００｝面を主面とするウェーハよりも高いことから、ｐＭＯＳトランジスターを高速化できることが知られている。一方、エピタキシャルウェーハは、エピタキシャル層の欠陥が極めて少ないことから高性能デバイスの素材として用いられている。このため、｛１１０｝面を主面としたエピタキシャルウェーハは、ＭＰＵ等の高性能デバイスの素材として期待される（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−３０２１４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、｛１１０｝面を主面とするエピタキシャルウェーハでは、エピタキシャル成長で形成される、幅１００μｍ程度、高さ１０ｎｍ程度の表面の凹凸形状の段差状微小欠陥が発生しやすく、微分干渉コントラスト（Differential Interference Contrast，ＤＩＣ）法により検出されるＤＩＣ欠陥が大きくなるという問題がある。なお、ＤＩＣ法は、ウェーハ表面の高さ又は深さが所定の閾値、例えば、２ｎｍを超えた凹凸形状の段差状微小欠陥の個数を検出することができる方法であり、この種の段差状微小欠陥は、幅３０〜２００μｍ、高さ２〜９０ｎｍ程度の欠陥であり、他の検出モードでは検出されにくい欠陥である。
【０００５】
本発明が解決しようとする課題は、ＤＩＣ欠陥を抑制することができるシリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハを提供することである。
【課題を解決するための手段】
【０００６】
本発明は、｛１１０｝面、又は｛１１０｝面からのオフアングルが１度未満の面を主面とするシリコン単結晶ウェーハの前記主面に、エピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法において、
前記シリコン単結晶ウェーハの温度を１１４０℃〜１１６５℃とし、０．５μｍ／分〜１．７μｍ／分の成長速度で前記エピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法である。
【０００７】
シリコン単結晶ウェーハの主面は、｛１１０｝面からのオフアングルが０度超、１度未満の面であることがより好ましい。
【０００８】
前記エピタキシャル層を気相成長させたのち、前記エピタキシャル層の表面を鏡面研磨してもよい。この場合、粒径が２０ｎｍ以下の砥粒を含む研磨液を用いて、研磨代を０超、０．２μｍ以下として鏡面研磨することがより好ましい。
【０００９】
本発明は、｛１１０｝面、又は｛１１０｝面からのオフアングルが１度未満の面を主面とするシリコン単結晶基板にエピタキシャル層を成長させたシリコンエピタキシャルウェーハであって、
微分干渉コントラスト法を用いて観察される、前記エピタキシャル層の表面の微小段差欠陥が、１．５個／３００ｍｍウェーハ以下であり、
白色顕微鏡を用いて観察される、前記エピタキシャル層の表面粗さのＰＶ値が、１０ｎｍ未満であるシリコンエピタキシャルウェーハである。
【００１０】
シリコン単結晶ウェーハの主面は、｛１１０｝面からのオフアングルが０度超、１度未満の面であることがより好ましい。
【００１１】
前記エピタキシャル層の表面のヘイズレベル（ＳＰ２，ＤＷＯモードで測定）が０．４ｐｐｍ以下であることがより好ましい。
【００１２】
前記シリコン単結晶ウェーハは、ボロンが添加され、抵抗率が１ｍΩ・ｃｍ〜１００ｍΩ・ｃｍに調整されたウェーハであることがより好ましい。
【発明の効果】
【００１３】
本発明によれば、ＤＩＣ欠陥を抑制することができるシリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハを提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例１〜６と比較例１〜６の成長速度及び成長温度（ウェーハ温度）を示すグラフである。
【図２】ウェーハの温度及び成長速度とＤＩＣ欠陥との関係を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の実施例１〜６と比較例１〜６の成長速度及び成長温度（ウェーハ温度）を示すグラフである。
【００１６】
本実施形態のシリコンエピタキシャルウェーハの製造方法は、｛１１０｝面、又は｛１１０｝面からのオフアングルが１度未満の面を主面とするシリコン単結晶ウェーハの前記主面に、エピタキシャル層を気相成長させるものである。主面の、｛１１０｝面からのオフアングルが１度以上であるウェーハは、キャリア移動度が高いといったデバイス特性が不十分となるので、本実施形態の製造方法を適用して好ましいウェーハは、｛１１０｝面からのオフアングルが０度の面を主面とするシリコン単結晶ウェーハ、又は｛１１０｝面からのオフアングルが０度超、１度未満の面を主面とするシリコン単結晶ウェーハである。特に、｛１１０｝面からのオフアングルが０度超、１度未満の面を主面とするシリコン単結晶ウェーハを用いると、ＤＩＣ欠陥のみならず、エピタキシャル層の表面粗さのＰＶ値をより小さくすることができる。
【００１７】
本実施形態のシリコンエピタキシャルウェーハの製造方法は、上述した結晶面を有するシリコン単結晶ウェーハの主面に、エピタキシャル層を気相成長させるにあたり、ウェーハの温度とエピタキシャル層の成長速度とを、ウェーハの温度を１１４０℃〜１１６５℃とし、エピタキシャル層の成長速度を０．５μｍ／分〜１．７μｍ／分とする条件で行う。より具体的には、図１の実施例１〜実施例６に示す範囲であり、１１４０℃×０．５μｍ
／分〜１１６５℃×１．７μｍ／分の範囲である。ウェーハの温度は、気相成長装置のチャンバ内に投入されたウェーハの実温度であり、加熱ランプへの供給電力などにより制御される。また、エピタキシャル層の成長速度は、ウェーハの主面に形成されるエピタキシャル層の単位時間当たりの膜厚であり、気相成長装置のチャンバ内に供給する反応ガス（たとえば四塩化ケイ素ＳｉＣｌ４やトリクロロシランＳｉＨＣｌ３など）の単位時間当たりの濃度（原料ガスの濃度と流量）により制御される。
【００１８】
本発明者らが、ウェーハの温度及び成長速度とＤＩＣ欠陥との関係を調べたところ、図２に示す知見が得られた。図２は、エピタキシャル層の成長速度を相対的に遅い条件と早い条件の２水準とし、これらの２水準のそれぞれについてウェーハの温度を相対的に高い温度と低い温度の２水準とした条件で、エピタキシャル層を形成した場合のＤＩＣ欠陥の結果を示すグラフである。これによれば、エピタキシャル層の成長速度を相対的に早く設定した場合は、ウェーハの温度を低く設定するほどＤＩＣ欠陥は少なくなり、逆にエピタキシャル層の成長速度を相対的に遅く設定して場合は、ウェーハの温度を高く設定するほどＤＩＣ欠陥は少なくなる。したがって、エピタキシャル層の成長速度を相対的に遅い速度とされる０．５μｍ／分〜１．７μｍ／分の条件で行う場合には、ウェーハの温度を相対的に高いとされる１１４０℃〜１１６５℃とすることが好ましい。このような条件で製造すると、微分干渉コントラスト法を用いて観察される、エピタキシャル層の表面の微小段差欠陥が、１．５個／３００ｍｍウェーハ以下であり、白色顕微鏡を用いて観察される、エピタキシャル層の表面粗さのＰＶ値が、１０ｎｍ未満であるシリコンエピタキシャルウェーハを得ることができる。
【００１９】
本実施形態のシリコンエピタキシャルウェーハの製造方法において、エピタキシャル層を気相成長させたのち、エピタキシャル層の表面を鏡面研磨してもよい。この場合、たとえば粒径が２０ｎｍ以下の砥粒を含む研磨液を用いて、研磨代を０超、０．２μｍ以下として鏡面研磨することができる。エピタキシャル層の表面を鏡面研磨することで、エピタキシャル層の表面のヘイズレベル（ＳＰ２，ＤＷＯモードで測定）が０．４ｐｐｍ以下であるシリコンエピタキシャルウェーハを得ることができる。
【００２０】
なお、ゲッタリング効果を得るために、シリコン単結晶ウェーハは、ボロンが添加され、抵抗率が１ｍΩ・ｃｍ〜１００ｍΩ・ｃｍに調整されたウェーハであってもよい。
【００２１】
以下、本発明の実施例１〜６及び比較例１〜６により本発明をさらに詳細に説明する。
ＣＺ法を用いたシリコン単結晶引き上げ装置により、主軸方位が＜１１０＞、直径３０５ｍｍのｐ型シリコン単結晶インゴットを製造した。このインゴットを、直径３００ｍｍに外周研削した後、ノッチ加工を施し、抵抗率が１〜１００ｍΩｃｍのブロックを複数切り出した。このブロックを、ワイヤーソーを用い、｛１１０｝面の傾きが、傾斜方位＜１００＞に対するオフアングル０度と０．３５度となるようにスライスした。
【００２２】
このウェーハを、面取、ラッピング、仕上げ面取り、エッチング、両面研磨、テープ面取り、エッジの鏡面研磨、表面の片面研磨の順に加工して鏡面研磨ウェーハを得た。なお、工程間の洗浄処理の記述は省略するが、通常のウェーハ加工プロセスと同様に洗浄処理した。このようにして得られたシリコン単結晶ウェーハの表面に、枚葉式ＣＶＤ装置（アプライドマテリアル社製センチュラ）を用いて厚み４μｍのシリコン単結晶エピタキシャル層を成長させた。この際の実施例１〜６及び比較例１〜６の成長速度と成長温度（ウェーハ温度）の各条件は、表1に示すとおりに設定した。
【００２３】
ＣＶＤ装置から取り出したウェーハは、ただちにＳＣ−１洗浄液でパッシベーション処理した。得られたエピタキシャルウェーハの一部は、片面研磨装置と、粒径が２０ｎｍ以下の砥粒を含む研磨液とを用い、エピタキシャル面の表面を０超、０．２μｍ以下だけ研磨した。
【００２４】
得られたエピタキシャルウェーハについて、ＤＩＣ欠陥密度、表面粗さのＰＶ値、ヘイズ値をそれぞれ測定した。その結果を表１に示す。
【００２５】
【表１】
2020107729.tif 000003
【００２６】
《ＤＩＣ欠陥密度》
エピタキシャル層の表面の微小段差欠陥密度の測定は、微分干渉コントラスト（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｉｎｔｅｒｆｅｒｅｎｃｅ  Ｃｏｎｔｒａｓｔ、ＤＩＣ）法により測定した。具体的には、ウェーハ表面検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製、Ｓｕｒｆｓｃａｎ  ＳＰ３）を用いて、ＤＩＣモード（ＤＩＣ法による測定モード）により測定した。測定にあたって、凹凸形状の段差状微小欠陥の高さの閾値を３ｎｍに設定し、この閾値を超える段差状微小欠陥の個数（３００ｍｍウェーハ1枚当たり）を求めた。
【００２７】
《表面粗さＰＶ値》
エピタキシャル層の表面の粗さを示すＰＶ値（Peak to Valley）は、白色顕微鏡により求めた。白色顕微鏡は、ＬＥＤビームをハーフミラーで分け、参照面と試料面に照射するとともに、これをＺ方向に振りながら、参照面から戻ってきたビームと試料面から戻ってきたビームとの干渉が一番強くなるところを焦点位置として結像し、３Ｄ像を得るものである。
【００２８】
《ヘイズ値》
エピタキシャル層の表面のヘイズ値の測定は、表面検査装置（ＫＬＡ−Ｔｅｎｃｏｒ社製、Ｓｕｒｆｓｃａｎ  ＳＰ２）を用いて、ＤＷＯモード（Ｄａｒｋ  Ｆｉｅｌｄ  Ｗｉｄｅ  Ｏｂｌｉｑｕｅモード、暗視野ワイド斜め入射モード）により測定した。
【００２９】
《考察》
表１の実施例１〜６に示すように、上述した結晶面を有するシリコン単結晶ウェーハの主面に、エピタキシャル層を気相成長させるにあたり、ウェーハの温度とエピタキシャル層の成長速度とを、ウェーハの温度を１１４０℃〜１１６５℃とし、エピタキシャル層の成長速度を０．５μｍ／分〜１．７μｍ／分とする条件で行うと、ＤＩＣ欠陥密度を３００ｍｍウェーハ１枚当たり１．５個以下にすることができるとともに、表面粗さのＰＶ値を１０ｎｍ未満にすることができる。このとき、シリコン単結晶ウェーハの主面が、｛１１０｝面からのオフアングルが０度超、１度未満の面、具体的には０．３５度であるウェーハについては、表面粗さのＰＶ値を４ｎｍ以下までさらに向上させることができる。
【００３０】
さらに、エピタキシャル層の表面を鏡面研磨したウェーハについては、鏡面研磨前のヘイズレベルが０．４ｐｐｍ程度であるのに対し、ヘイズレベルを０．０３ｐｐｍ程度まで向上させることができるので、パーティクルカウンターによるＬＰＤ（Light Point Defects、輝点欠陥）等の品質管理が可能となる。
【００３１】
これに対して、エピタキシャル層の成長条件のうちウェーハの温度が１１４０℃よりも低い比較例１〜４や、エピタキシャル層の成長速度が１．７μｍ／分よりも早い比較例５〜６は、ＤＩＣ欠陥密度が著しく大きくなる。
【図１】
2020107729.tif 000004
【図２】
2020107729.tif 000005