(57)【要約】【課題】  低消費電力化を図ることが可能な表示装置及び表示装置の駆動方法を提供する。【解決手段】  表示装置は、第１走査線Ｇａと、第２走査線Ｇｂと、信号線Ｓと、容量配線Ｃｓと、画素ＰＸと、を備える。画素ＰＸは、画素電極ＰＥ、補助電極ＡＥ、第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷ３を有する。第１スイッチＳＷ１は信号線Ｓと画素電極ＰＥと第１走査線Ｇａに電気的に接続されている。第２スイッチＳＷ２は補助電極ＡＥと第１走査線Ｇａと容量配線Ｃｓに電気的に接続されている。第３スイッチＳＷ３は信号線Ｓと第２走査線Ｇｂと補助電極ＡＥに電気的に接続されている。【選択図】  図４
2020020936.tif 000002
【特許請求の範囲】
【請求項１】
第１走査線と、
第２走査線と、
信号線と、
容量配線と、
画素電極、前記画素電極と静電容量結合している補助電極、第１スイッチ、第２スイッチ、及び第３スイッチを有する画素と、を備え、
前記第１スイッチは前記信号線と前記画素電極と前記第１走査線に電気的に接続され、
前記第２スイッチは前記補助電極と前記第１走査線と前記容量配線に電気的に接続され、
前記第３スイッチは前記信号線と前記第２走査線と前記補助電極に電気的に接続される、
表示装置。
【請求項２】
前記第１スイッチ及び前記第２スイッチのそれぞれのオンオフを切り替えるために前記第１走査線に第１制御信号を与え、前記第３スイッチのオンオフを切り替えるために前記第２走査線に第２制御信号を与え、前記信号線に画像信号を与え、前記容量配線に補助信号を与える駆動部と、をさらに備え、
前記駆動部は、
第１駆動期間に、前記第１スイッチ及び前記第２スイッチをそれぞれオンし、前記第３スイッチをオフし、前記画像信号を前記信号線及び前記第１スイッチを介して前記画素電極に与え、前記容量配線及び前記第２スイッチを介して前記補助電極に前記補助信号を与え、
前記第１駆動期間に続く第２駆動期間に、前記第１スイッチ及び前記第２スイッチをそれぞれオフし、前記第３スイッチをオンし、前記画像信号を前記信号線及び前記第３スイッチを介して前記補助電極に与える、
請求項１に記載の表示装置。
【請求項３】
前記駆動部は、前記第２駆動期間に、
前記画像信号の電圧値が前記補助信号の電圧値と異なる場合、前記画素電極の電位を変動させ、
前記画像信号の電圧値が前記補助信号の電圧値と同一である場合、前記画素電極の電位を変動させない、
請求項２に記載の表示装置。
【請求項４】
前記補助電極は、前記第１スイッチ、前記第２スイッチ、及び前記第３スイッチのそれぞれと対向している、
請求項１乃至３の何れか１項に記載の表示装置。
【請求項５】
前記補助電極は、前記画素電極と、前記第１スイッチ、前記第２スイッチ、及び前記第３スイッチを含むスイッチ群と、の間に位置している、
請求項１乃至４の何れか１項に記載の表示装置。
【請求項６】
前記第１走査線、前記第２走査線、及び前記容量配線は、第１方向に延在し、
前記信号線は、前記第１方向に交差する第２方向に延在し、
前記第１スイッチ、前記第２スイッチ、及び前記第３スイッチは、平面視にて、前記第１走査線と前記第２走査線との間に位置し、前記補助電極と対向し、
前記容量配線は、平面視にて、前記第２走査線より前記第１走査線の近傍に位置し、前記補助電極に距離を置いて位置している、
請求項１に記載の表示装置。
【請求項７】
絶縁層と、
前記絶縁層の上に位置する他の絶縁層と、をさらに備え、
前記容量配線及び前記補助電極は、前記絶縁層と前記他の絶縁層との間に位置している、
請求項６に記載の表示装置。
【請求項８】
前記画素の一部を構成する共通電極と、
前記画素電極と前記共通電極との間に印加される電圧がかかる表示機能層と、をさらに備え、
前記駆動部は、前記共通電極にコモン電圧を与える、
請求項２に記載の表示装置。
【請求項９】
前記第１走査線、前記第２走査線、前記信号線、前記容量配線、前記画素電極、前記補助電極、前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、を有する第１基板と、
前記共通電極を有する第２基板と、をさらに備え、
前記表示機能層は、リバース型高分子分散液晶を利用した液晶層である、
請求項８に記載の表示装置。
【請求項１０】
１フレーム期間は連続する複数のサブフレーム期間を有し、
前記駆動部は、１サブフレーム期間毎に、前記画素電極に正極性の前記画像信号と負極性の前記画像信号とを交互に与え、前記コモン電圧の極性を前記画像信号の極性と異なる極性に設定する、
請求項９に記載の表示装置。
【請求項１１】
前記補助信号の電圧値は、前記コモン電圧の値と同一である、
請求項８乃至１０の何れか１項に記載の表示装置。
【請求項１２】
前記第１スイッチは、薄膜トランジスタで形成され、前記第１走査線に電気的に接続された第１ゲート電極と、前記第１ゲート電極と対向した第１チャネル領域、前記信号線に電気的に接続され前記第１チャネル領域より低抵抗である第１低抵抗領域、及び前記画素電極に電気的に接続され前記第１チャネル領域より低抵抗である第２低抵抗領域を有する第１半導体層であって、前記第１チャネル領域は前記第１低抵抗領域と前記第２低抵抗領域との間に位置している前記第１半導体層と、を備え、
前記第２スイッチは、薄膜トランジスタで形成され、前記第１走査線に電気的に接続された第２ゲート電極と、前記第２ゲート電極と対向した第２チャネル領域、前記容量配線に電気的に接続され前記第２チャネル領域より低抵抗である第３低抵抗領域、及び前記補助電極に電気的に接続され前記第２チャネル領域より低抵抗である第４低抵抗領域を有する第２半導体層であって、前記第２チャネル領域は前記第３低抵抗領域と前記第４低抵抗領域との間に位置している前記第２半導体層と、を備え、
前記第３スイッチは、薄膜トランジスタで形成され、前記第２走査線に電気的に接続された第３ゲート電極と、前記第３ゲート電極と対向した第３チャネル領域、前記信号線に電気的に接続され前記第３チャネル領域より低抵抗である第５低抵抗領域、及び前記補助電極に電気的に接続され前記第３チャネル領域より低抵抗である第６低抵抗領域を有する第３半導体層であって、前記第３チャネル領域は前記第５低抵抗領域と前記第６低抵抗領域との間に位置している前記第３半導体層と、を備える、
請求項１に記載の表示装置。
【請求項１３】
第１方向に延在した複数の第１走査線と、
前記第１方向に延在した複数の第２走査線と、
前記第１方向に交差する第２方向に延在した複数の信号線と、
前記第１方向に延在した複数の容量配線と、
前記第１方向及び前記第２方向にマトリクス状に設けられた複数の画素であって、各々の前記画素は、画素電極、前記画素電極と静電容量結合している補助電極、第１スイッチ、第２スイッチ、及び第３スイッチを有する、前記複数の画素と、
前記第１スイッチ及び前記第２スイッチのそれぞれのオンオフを切り替えるために前記複数の第１走査線に第１制御信号を順に与え、前記第３スイッチのオンオフを切り替えるために前記複数の第２走査線に第２制御信号を順に与え、前記複数の信号線に画像信号を与え、前記複数の容量配線に補助信号を与える駆動部と、を備え、
前記第１方向に並んだ各行の複数の画素は、前記複数の第１走査線、前記複数の第２走査線、及び前記複数の容量配線のうち、対応する一の第１走査線、対応する一の第２走査線、及び対応する一の容量配線に共通して接続され、
前記第２方向に並んだ各列の複数の画素は、前記複数の信号線のうち、対応する一の信号線に共通して接続され、
前記駆動部は、
１水平走査期間の第１駆動期間に、一行の全ての画素の前記第１スイッチ及び前記第２スイッチをオンし前記第３スイッチをオフし、前記画像信号を前記複数の信号線及び前記複数の第１スイッチを介して前記一行の全ての画素の前記画素電極に与え、前記対応する一の容量配線及び前記複数の第２スイッチを介して前記一行の全ての画素の補助電極に前記補助信号を与え、
前記１水平走査期間のうち前記第１駆動期間に続く第２駆動期間に、前記一行の全ての画素の前記第１スイッチ及び前記第２スイッチをオフし前記第３スイッチをオンし、前記画像信号を前記複数の信号線及び前記複数の第３スイッチを介して前記一行の全ての画素の補助電極に与える、
表示装置。
【請求項１４】
第１走査線と、第２走査線と、信号線と、容量配線と、画素電極、前記画素電極と静電容量結合している補助電極、第１スイッチ、第２スイッチ、及び第３スイッチを有する画素と、を備える表示装置の駆動方法において、
前記第１スイッチ及び前記第２スイッチのそれぞれのオンオフを切り替えるために前記第１走査線に第１制御信号を与え、
前記第３スイッチのオンオフを切り替えるために前記第２走査線に第２制御信号を与え、
前記信号線に画像信号を与え、
前記容量配線に補助信号を与え、
第１駆動期間に、前記第１スイッチ及び前記第２スイッチをそれぞれオンし、前記第３スイッチをオフし、前記画像信号を前記信号線及び前記第１スイッチを介して前記画素電極に与え、前記容量配線及び前記第２スイッチを介して前記補助電極に前記補助信号を与え、
前記第１駆動期間に続く第２駆動期間に、前記第１スイッチ及び前記第２スイッチをそれぞれオフし、前記第３スイッチをオンし、前記画像信号を前記信号線及び前記第３スイッチを介して前記補助電極に与える、
表示装置の駆動方法。
【請求項１５】
前記第２駆動期間に、
前記画像信号の電圧値が前記補助信号の電圧値と異なる場合、前記画素電極の電位を変動させ、
前記画像信号の電圧値が前記補助信号の電圧値と同一である場合、前記画素電極の電位を変動させない、
請求項１４に記載の表示装置の駆動方法。
【請求項１６】
前記画素の一部を構成する共通電極と、表示機能層と、をさらに備える前記表示装置の駆動方法において、
前記共通電極にコモン電圧を与え、前記画素電極と前記共通電極との間に印加される電圧を前記表示機能層にかける、
請求項１４に記載の表示装置の駆動方法。
【請求項１７】
１フレーム期間は連続する複数のサブフレーム期間を有し、
１サブフレーム期間毎に、
前記画素電極に正極性の前記画像信号と負極性の前記画像信号とを交互に与え、
前記コモン電圧の極性を前記画像信号の極性と異なる極性に設定する、
請求項１６に記載の表示装置の駆動方法。
【請求項１８】
前記補助信号の電圧値は、前記コモン電圧の値と同一である、
請求項１６又は１７に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置及び表示装置の駆動方法に関する。
【背景技術】
【０００２】
携帯電話端末やパーソナルコンピュータ等の電子機器に搭載される表示装置として、液晶表示装置が広く利用されている。例えば液晶表示装置は、互いに対向して配置されたアレイ基板及び対向基板と、これら両基板間に挟持された液晶層と、マトリクス状に配置された複数の画素と、複数の画素を駆動する駆動回路と、を備えている。
【０００３】
アレイ基板には、各画素に対応するように画素電極がマトリクス状に配置されている。対向基板には、複数の画素電極と対向するように対向電極が配置されている。液晶層に含まれる液晶分子は、画素電極に印加される電圧と対向電極に印加される電圧とによって、液晶分子の配向状態が制御される。
【０００４】
液晶層は、長時間同じ電圧（直流電圧）が印加されていると、液晶層の傾きが固定され、その結果として残像現象を引き起こし、液晶層の寿命を縮めることになる。これを防止するために、液晶表示装置においては、液晶層に印加する電圧をある一定時間毎に交流化、即ち、対向電極に印加する電圧を基準にして、画素電極に印加する電圧を一定時間毎に正電圧側および負電圧側に変化させるようにしている。すなわち、極性反転駆動を行っている。
【０００５】
このように液晶層に交流電圧を印加する駆動方法として、画素スイッチが非導通状態の期間に、補助容量線の電圧を制御し、信号線に供給する信号電位の変化量より、画素電極電位の変化量を大きくする容量結合（ＣＣ：Capacity Coupling）駆動方式が知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２８１９２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本実施形態は、低消費電力化を図ることが可能な表示装置及び表示装置の駆動方法を提供する。
【課題を解決するための手段】
【０００８】
一実施形態に係る表示装置は、
第１走査線と、第２走査線と、信号線と、容量配線と、画素電極、前記画素電極と静電容量結合している補助電極、第１スイッチ、第２スイッチ、及び第３スイッチを有する画素と、を備え、前記第１スイッチは前記信号線と前記画素電極と前記第１走査線に電気的に接続され、前記第２スイッチは前記補助電極と前記第１走査線と前記容量配線に電気的に接続され、前記第３スイッチは前記信号線と前記第２走査線と前記補助電極に電気的に接続される。
【０００９】
また、一実施形態に係る表示装置の駆動方法は、
第１走査線と、第２走査線と、信号線と、容量配線と、画素電極、前記画素電極と静電容量結合している補助電極、第１スイッチ、第２スイッチ、及び第３スイッチを有する画素と、を備える表示装置の駆動方法において、前記第１スイッチ及び前記第２スイッチのそれぞれのオンオフを切り替えるために前記第１走査線に第１制御信号を与え、前記第３スイッチのオンオフを切り替えるために前記第２走査線に第２制御信号を与え、前記信号線に画像信号を与え、前記容量配線に補助信号を与え、第１駆動期間に、前記第１スイッチ及び前記第２スイッチをそれぞれオンし、前記第３スイッチをオフし、前記画像信号を前記信号線及び前記第１スイッチを介して前記画素電極に与え、前記容量配線及び前記第２スイッチを介して前記補助電極に前記補助信号を与え、前記第１駆動期間に続く第２駆動期間に、前記第１スイッチ及び前記第２スイッチをそれぞれオフし、前記第３スイッチをオンし、前記画像信号を前記信号線及び前記第３スイッチを介して前記補助電極に与え、前記画素電極の電位を変動させる。
【図面の簡単な説明】
【００１０】
【図１】図１は、一実施形態における表示装置の構成例を示す平面図である。
【図２】図２は、図１の表示装置を示す断面図である。
【図３】図３は、図１の表示装置の主要な構成要素を示す図である。
【図４】図４は、図３に示した画素を示す等価回路図である。
【図５】図５は、上記表示装置の表示パネルの一部を示す平面図であり、上記画素を示す図である。
【図６】図６は、図５の表示パネルを線ＶＩ−ＶＩに沿って示す断面図である。
【図７】図７は、図５の表示パネルを線ＶＩＩ−ＶＩＩに沿って示す断面図である。
【図８】図８は、図５の表示パネルを線ＶＩＩＩ−ＶＩＩＩに沿って示す断面図である。
【図９】図９は、図５の表示パネルを線ＩＸ−ＩＸに沿って示す断面図である。
【図１０Ａ】図１０Ａは、透明状態の液晶層を模式的に示す図である。
【図１０Ｂ】図１０Ｂは、散乱状態の液晶層を模式的に示す図である。
【図１１Ａ】図１１Ａは、液晶層が透明状態である場合の表示パネルを示す断面図である。
【図１１Ｂ】図１１Ｂは、液晶層が散乱状態である場合の表示パネルを示す断面図である。
【図１２】図１２は、液晶層の散乱特性を示すグラフである。
【図１３Ａ】図１３Ａは、１ライン反転駆動の概要を表す図である。
【図１３Ｂ】図１３Ｂは、２ライン反転駆動の概要を表す図である。
【図１３Ｃ】図１３Ｃは、サブフレーム反転駆動の概要を表す図である。
【図１４】図１４は、表示走査における画像信号、画素電極の電位、コモン電圧、及び補助信号の一例を示す図であり、階調の最大値に対応する波形を示す図である。
【図１５】図１５は、表示走査における画像信号、画素電極の電位、コモン電圧、及び補助信号の一例を示す図であり、階調の最小値に対応する波形を示す図である。
【図１６Ａ】図１６Ａは、透明走査における画像信号、画素電極の電位、コモン電圧、及び補助信号の一例を示す図である。
【図１６Ｂ】図１６Ｂは、透明走査における画像信号、画素電極の電位、コモン電圧、及び補助信号の他の例を示す図である。
【図１７】図１７は、１フレーム期間における、画像信号、第１制御信号、第２制御信号、補助信号、及びコモン電圧の変化を示すタイミングチャートである。
【図１８】図１８は、２水平走査期間における、画像信号、第１制御信号、第２制御信号、補助信号、コモン電圧、画素電極の電位、及び補助電極の電位の変化を示すタイミングチャートであり、上記画素電極に正極性の画像信号を書き込む例を説明するための図である。
【図１９】図１９は、２水平走査期間における、画像信号、第１制御信号、第２制御信号、補助信号、コモン電圧、画素電極の電位、及び補助電極の電位の変化を示すタイミングチャートであり、上記画素電極に負極性の画像信号を書き込む例を説明するための図である。
【図２０】図２０は、図３に示したタイミングコントローラの一構成例を示す図である。
【図２１】図２１は、上記表示装置の使用例を示す図であり、単個の書換え領域内に画像を表示している状態を示す表示パネルの平面図である。
【図２２】図２２は、図２１の表示パネルを線ＸＸＩＩ−ＸＸＩＩに沿って示す断面図である。
【図２３】図２３は、図２２に示した複数の画素を示す等価回路であり、第１走査線、第２走査線、信号線、容量配線、スイッチ、画素電極、及び補助電極の接続関係を示す図である。
【図２４】図２４は、表示動作の一例を示すタイミングチャートである。
【図２５】図２５は、上記実施形態の変形例１に係る表示装置の主要な構成要素を示す図である。
【図２６】図２６は、図２５に示したＶｃｏｍ引き込み回路の一構成例を示す図である。
【図２７】図２７は、上記実施形態の変形例２に係る表示装置の第１基板の一部を示す平面図であり、上記画素を示す図である。
【図２８】図２８は、図２７の第１基板を線ＸＸＶＩＩＩ−ＸＸＶＩＩＩに沿って示す断面図である。
【図２９】図２９は、図２７の第１基板を線ＸＸＩＸ−ＸＸＩＸに沿って示す断面図である。
【図３０】図３０は、図２７の第１基板を線ＸＸＸ−ＸＸＸに沿って示す断面図である。
【図３１】図３１は、図２７の第１基板を線ＸＸＸＩ−ＸＸＸＩに沿って示す断面図である。
【図３２】図３２は、上記実施形態の変形例３に係る表示装置の第１基板の一部を示す平面図であり、上記画素を示す図である。
【図３３】図３３は、図３２の第１基板を線ＸＸＸＩＩＩ−ＸＸＸＩＩＩに沿って示す断面図である。
【図３４】図３４は、図３２の第１基板を線ＸＸＸＩＶ−ＸＸＸＩＶに沿って示す断面図である。
【図３５】図３５は、図３２の第１基板を線ＸＸＸＶ−ＸＸＸＶに沿って示す断面図である。
【図３６】図３６は、図３２の第１基板を線ＸＸＸＶＩ−ＸＸＸＶＩに沿って示す断面図である。
【図３７】図３７は、上記実施形態の変形例４に係る表示装置の第１基板の一部を示す平面図であり、上記画素を示す図である。
【図３８】図３８は、図３７の第１基板を線ＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩに沿って示す断面図である。
【発明を実施するための形態】
【００１１】
（一実施形態）
以下に、本発明の一実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１２】
本実施形態においては、表示装置の一例として、高分子分散型液晶を適用した液晶表示装置について説明する。表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末等の種々の装置に用いることができる。
【００１３】
図１は、一実施形態における表示装置ＤＳＰの構成例を示す平面図である。  
図１に示すように、第１方向Ｘ及び第２方向Ｙは互いに交差する方向であり、第３方向Ｚは第１方向Ｘ及び第２方向Ｙと交差する方向である。第１方向Ｘは、行方向に相当し、第２方向Ｙは、列方向に相当している。一例では、第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚは、互いに直交しているが、互いに９０度以外の角度で交差していてもよい。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。
【００１４】
表示装置ＤＳＰは、表示パネルＰＮＬ、配線基板Ｆ１，Ｆ２などを備えている。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示パネルＰＮＬは、ｎ本の第１走査線Ｇａ（Ｇａ１〜Ｇａｎ）、ｎ本の第２走査線Ｇｂ（Ｇｂ１〜Ｇｂｎ）、ｍ本の信号線Ｓ（Ｓ１〜Ｓｍ）などを備えている。なお、ｎ及びｍはいずれも正の整数であり、ｎがｍと等しくてもよいし、ｎがｍとは異なっていてもよい。複数の第１走査線Ｇａ及び複数の第２走査線Ｇｂは、表示領域ＤＡにて、それぞれ第１方向Ｘに延在し、第２方向Ｙに間隔をおいて並んでいる。言い換えると、複数の第１走査線Ｇａ及び複数の第２走査線Ｇｂは、行方向に延在している。複数の信号線Ｓは、表示領域ＤＡにて、それぞれ第２方向Ｙに延在し、第１方向Ｘに間隔をおいて並んでいる。
【００１５】
表示パネルＰＮＬは、複数の第１接続配線ＣＷ１及び複数の第２接続配線ＣＷ２を備えている。複数の第１接続配線ＣＷ１は、非表示領域ＮＤＡに設けられ、第１走査線Ｇａ、第２走査線Ｇｂ、及び信号線Ｓの何れか一に電気的に接続されている。本実施形態において、第１接続配線ＣＷ１は、信号線Ｓと同一の材料で形成されている。複数の第２接続配線ＣＷ２は、非表示領域ＮＤＡに設けられ、複数の第１接続配線ＣＷ１に一対一で接続されている。本実施形態において、第２接続配線ＣＷ２は、第１走査線Ｇａ及び第２走査線Ｇｂと同一の材料で形成されている。
また、これに限らず複数の第１接続配線ＣＷ１は第１走査線Ｇａ及び第２走査配線Ｇｂと同一の材料で形成されても良く、さらには後述する容量配線Ｃｓと同一の材料で形成されても良い。
【００１６】
表示パネルＰＮＬは、第１方向Ｘに延在する端辺Ｅｎ１，Ｅｎ２と、第２方向Ｙに延在する端辺Ｅｎ３，Ｅｎ４と、を有している。本実施形態において、端辺Ｅｎ１，Ｅｎ２はそれぞれ長辺であり、端辺Ｅｎ３，Ｅｎ４はそれぞれ短辺である。
【００１７】
走査線駆動回路ＧＤ１，ＧＤ２、及び信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３は、表示パネルＰＮＬの非表示領域ＮＤＡに実装されている。本実施形態において、走査線駆動回路ＧＤ１、信号線駆動回路ＳＤ１、信号線駆動回路ＳＤ２、信号線駆動回路ＳＤ３、及び走査線駆動回路ＧＤ２は、表示領域ＤＡと端辺Ｅｎ２との間に位置し、第１方向Ｘに順に並んでいる。走査線駆動回路ＧＤ１，ＧＤ２、及び信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３は、それぞれ複数の第２接続配線ＣＷ２と電気的に接続されている。
【００１８】
配線基板Ｆ１は、表示パネルＰＮＬ及び配線基板Ｆ２に接続されている。配線基板Ｆ１は、走査線駆動回路ＧＤ１，ＧＤ２、及び信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３と電気的に接続されている。配線基板Ｆ２は、タイミングコントローラＴＣや電源回路ＰＣなどを備えている。配線基板Ｆ１は、配線基板Ｆ２のコネクタＣＴに接続されている。なお、配線基板Ｆ１，Ｆ２は、単一の配線基板に置換されてもよい。上述した走査線駆動回路ＧＤ１，ＧＤ２、信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３、及びタイミングコントローラＴＣは、本実施形態の駆動部ＤＲを構成している。駆動部ＤＲは、第１走査線Ｇａ、第２走査線Ｇｂ、信号線Ｓ、後述する容量配線、及び後述する共通電極のそれぞれの駆動を制御するように構成されている。
また、走査線駆動回路ＧＤ１，ＧＤ２、及び信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３は例えばドライバＩＣであり、ドライバＩＣの走査線駆動回路ＧＤ１，ＧＤ２，及び信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３は表示パネルＰＮＬに実装される例に限らず、配線基板Ｆ１もしくは配線基板Ｆ２に実装される構造であっても良い。
【００１９】
図示した例では、端辺Ｅｎ１の側から奇数番目の第１走査線Ｇａ１，…Ｇａ（ｎ−１）及び第２走査線Ｇｂ１，…Ｇｂ（ｎ−１）が走査線駆動回路ＧＤ１に接続され、偶数番目の第１走査線Ｇａ２，…Ｇａｎ及び第２走査線Ｇｂ２，…Ｇｂｎが走査線駆動回路ＧＤ２に接続されている。但し、第１走査線Ｇａ及び第２走査線Ｇｂと、走査線駆動回路ＧＤ１，ＧＤ２との接続関係は図示した例に限定されるものではない。例えば、走査線駆動回路ＧＤ１，ＧＤ２を単一の走査線駆動回路に置換し、全ての第１走査線Ｇａ及び全ての第２走査線Ｇｂを単一の走査線駆動回路に接続してもよい。信号線Ｓと、信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３との接続関係も図示した例に限定されるものではない。信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３を単一の信号線駆動回路に置換し、全ての信号線Ｓを単一の信号線駆動回路に接続してもよい。
【００２０】
図２は、図１に示した表示装置ＤＳＰの断面図である。ここでは、第２方向Ｙ及び第３方向Ｚによって規定されるＹ−Ｚ平面における表示装置ＤＳＰの断面において、主要部のみを説明する。
【００２１】
図２に示すように、表示パネルＰＮＬは、第１基板ＳＵＢ１、第２基板ＳＵＢ２、表示機能層としての液晶層３０などを備えている。第１基板ＳＵＢ１は、透明基板１０、画素電極ＰＥ、配向膜ＡＦ１などを備えている。第２基板ＳＵＢ２は、透明基板２０、共通電極ＣＥ、配向膜ＡＦ２などを備えている。画素電極ＰＥ及び共通電極ＣＥは、例えばインジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明な導電材料によって形成されている。
【００２２】
液晶層３０は、少なくとも表示領域ＤＡに位置している。液晶層３０は、高分子分散液晶を含み、配向膜ＡＦ１と配向膜ＡＦ２との間に位置している。本実施形態の液晶層３０は、リバース型高分子分散液晶（R-PDLC：reverse mode polymer dispersed liquid crystal）を利用している。上記の液晶層３０は、印加される電圧が低い場合に入射される光の平行度を維持し、印加される電圧が高い場合に入射される光を散乱させる。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、シール材４０によって接合されている。第１基板ＳＵＢ１は、透明基板２０の端部２０Ｅよりも第２方向Ｙに延出した延出部ＥＸを有している。
【００２３】
配線基板Ｆ１は、第１基板ＳＵＢ１の延出部ＥＸに実装され、延出部ＥＸに物理的に固定されている。また、配線基板Ｆ１は、延出部ＥＸの図示しないパッドに電気的に接続されている。なお、上記パッドは、上述した走査線駆動回路ＧＤ１，ＧＤ２、及び信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３と電気的に接続されている。  
光源ユニットＬＵは、表示領域ＤＡの外側の非表示領域ＮＤＡに位置している。光源ユニットＬＵは、発光素子ＬＳ、配線基板Ｆ３などを備えている。発光素子ＬＳは、配線基板Ｆ３に接続され、延出部ＥＸの上に位置している。発光素子ＬＳは、端部２０Ｅと対向する発光部（発光面）ＥＭを有している。発光部ＥＭから出射された照明光は、後述するように、端部２０Ｅに入射し、表示パネルＰＮＬを伝播する。
【００２４】
図３は、図１に示した表示装置ＤＳＰの主要な構成要素を示す図である。  
図３に示すように、表示装置ＤＳＰは、図中に破線で示すコントローラＣＮＴを備えている。コントローラＣＮＴは、タイミングコントローラＴＣ、走査線駆動回路ＧＤ１，ＧＤ２、信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３、Ｖｃｏｍ回路ＶＣ、補助回路ＡＣ、光源ドライバＬＳＤなどを含んでいる。  
タイミングコントローラＴＣは、外部から入力された画像データや同期信号などに基づいて各種信号を生成する。一例では、タイミングコントローラＴＣは、画像データに基づき、所定の信号処理を行って生成した画像信号（例えば、映像信号）を信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３に出力する。また、タイミングコントローラＴＣは、同期信号に基づいて生成した制御信号を、走査線駆動回路ＧＤ１，ＧＤ２、信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３、Ｖｃｏｍ回路ＶＣ、補助回路ＡＣ、光源ドライバＬＳＤにそれぞれ出力する。タイミングコントローラＴＣの詳細については後述する。
【００２５】
図中に二点鎖線で示す表示領域ＤＡは、複数の画素ＰＸを備えている。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に設けられている。各画素ＰＸは、第１走査線Ｇａ、第２走査線Ｇｂ、信号線Ｓ、及び容量配線Ｃｓと電気的に接続されている。
なお、ｎ本の容量配線Ｃｓ（Ｃｓ１〜Ｃｓｎ）は、表示領域ＤＡにて、それぞれ第１方向Ｘに延在し、第２方向Ｙに間隔を置いて並んでいる。
【００２６】
共通電極ＣＥは表示領域ＤＡに位置している。共通電極ＣＥは、複数の画素ＰＸで共用されている。共通電極ＣＥは、画素ＰＸの一部を構成している。第１走査線Ｇａの各々には、走査線駆動回路ＧＤ１又はＧＤ２から第１制御信号が与えられる。第２走査線Ｇｂの各々には、走査線駆動回路ＧＤ１又はＧＤ２から第２制御信号が与えられる。信号線Ｓの各々には、信号線駆動回路ＳＤ１、ＳＤ２又はＳＤ３から画像信号（映像信号）が与えられる。容量配線Ｃｓには、補助回路ＡＣから補助信号ＡＳが与えられる。共通電極ＣＥには、Ｖｃｏｍ回路ＶＣからコモン電圧Ｖｃｏｍが与えられる。
【００２７】
本実施形態において、複数の信号線Ｓは、セレクタ回路を介すること無しに信号線駆動回路ＳＤと接続されている。そのため、信号線駆動回路ＳＤは、全ての信号線Ｓに画像信号を同時に与えることができる。但し、本実施形態と異なり、複数の信号線Ｓは、セレクタ回路を介して信号線駆動回路ＳＤと接続されていてもよい。この場合、複数の信号線Ｓは時分割的に駆動され、複数の信号線Ｓには、時分割的に画像信号が与えられる。
また、走査線駆動回路ＧＤ１，ＧＤ２はドライバＩＣの例に限らず、第１基板ＳＵＢ１上に形成されたゲート内蔵回路であっても良く、信号線駆動回路ＳＤに接続されるセレクタ回路も第１基板ＳＵＢ１上に形成された内蔵回路であっても良い。
【００２８】
光源ユニットＬＵは、液晶層３０に無彩色以外の色の光を照射するように構成されている。光源ユニットＬＵは、複数色の発光素子ＬＳを備えている。例えば、光源ユニットＬＵは、液晶層３０に第１色の光を照射する発光素子（第１発光素子）ＬＳＲと、液晶層３０に第２色の光を照射する発光素子（第２発光素子）ＬＳＧと、液晶層３０に第３色の光を照射する発光素子（第３発光素子）ＬＳＢと、を備えている。上記の第１色、第２色、及び第３色が、互いに異なる色であることは言うまでもない。本実施形態において、第１色は赤色、第２色は緑色、第３色は青色である。光源ドライバＬＳＤは、これらの発光素子ＬＳＲ、ＬＳＧ、ＬＳＢの点灯期間を制御する。後に詳述するが、１フレーム期間が複数のサブフレーム期間を有する駆動方式においては、各サブフレームにおいて３つの発光素子ＬＳＲ、ＬＳＧ、ＬＳＢのうちの少なくとも１つが点灯し、サブフレーム毎に照明光の色が切り替えられる。
また、光源ユニットＬＵは、上述のように第１色、第２色、第３色の発光素子ＬＳを備えたカラー表示用に限らず、白色の発光素子のみを備え、モノクロ表示に用いるものであっても良い。
【００２９】
次に、上記複数の画素ＰＸを代表し、ｊ行ｉ列に位置する一画素ＰＸ（ｊ，ｉ）について説明する。なお、複数の画素ＰＸは、同様に構成されている。図４は、図３に示した画素ＰＸを示す等価回路図である。  
図４に示すように、画素ＰＸは、画素電極ＰＥ、補助電極ＡＥ、第１スイッチＳＷ１、第２スイッチＳＷ２、第３スイッチＳＷ３、及び共通電極ＣＥを有している。
【００３０】
共通電極ＣＥには、駆動部ＤＲからコモン電圧Ｖｃｏｍが与えられる。液晶層３０には、画素電極ＰＥと共通電極ＣＥとの間に印加される電圧がかかる。補助電極ＡＥは、画素電極ＰＥと静電容量結合している。言い換えると、補助電極ＡＥ及び画素電極ＰＥは、コンデンサＣＯを形成している。２以上の画素電極ＰＥ同士は電気的に接続されておらず、また、２以上の補助電極ＡＥ同士は電気的に接続されていない。なぜなら、画素ＰＸが異なると、画素電極ＰＥの電位が異なったり、補助電極ＡＥの電位が異なったりすることがあり得るためである。
【００３１】
第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷ３は、薄膜トランジスタ（ＴＦＴ）などのスイッチング素子で構成されている。本実施形態において、第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷ３は、それぞれＮチャネル型かつダブルゲート型のＴＦＴである。  
第１スイッチＳＷ１は、第１ゲート電極ＧＥ１、第１電極Ｅ１、及び第２電極Ｅ２を有している。第１ゲート電極ＧＥ１は、第１走査線Ｇａｊに電気的に接続されている。第１電極Ｅ１は、信号線Ｓｉに接続されている。第２電極Ｅ２は、画素電極ＰＥに電気的に接続されている。第１スイッチＳＷ１のオンオフは、第１走査線Ｇａｊを介して与えられる第１制御信号Ｃａｊに基づいて切り替えられる。第１スイッチＳＷ１がオンした状態、すなわち第１スイッチＳＷ１を構成するＴＦＴが導通状態に切り替わった状態にて、駆動部ＤＲが信号線Ｓｉに画像信号Ｖｓｉｇを出力すると、画像信号Ｖｓｉｇは、信号線Ｓｉ及び第１スイッチＳＷ１を介して画素電極ＰＥに与えられる。
【００３２】
第２スイッチＳＷ２は、第２ゲート電極ＧＥ２、第３電極Ｅ３、及び第４電極Ｅ４を有している。第２ゲート電極ＧＥ２は、第１走査線Ｇａｊに電気的に接続されている。第３電極Ｅ３は、容量配線Ｃｓｊに電気的に接続されている。第４電極Ｅ４は、補助電極ＡＥに電気的に接続されている。第２スイッチＳＷ２のオンオフは、第１スイッチＳＷ１と同様、第１走査線Ｇａｊを介して与えられる第１制御信号Ｃａｊに基づいて切り替えられる。第２スイッチＳＷ２がオンした状態、すなわち第２スイッチＳＷ２を構成するＴＦＴが導通状態に切り替わった状態にて、駆動部ＤＲが容量配線Ｃｓｊに補助信号ＡＳを出力すると、補助信号ＡＳは、容量配線Ｃｓｊ及び第２スイッチＳＷ２を介して補助電極ＡＥに与えられる。
【００３３】
第３スイッチＳＷ３は、第３ゲート電極ＧＥ３、第５電極Ｅ５、及び第６電極Ｅ６を有している。第３ゲート電極ＧＥ３は、第２走査線Ｇｂｊに電気的に接続されている。第５電極Ｅ５は、信号線Ｓｉに接続されている。第６電極Ｅ６は、補助電極ＡＥに電気的に接続されている。第３スイッチＳＷ３のオンオフは、第２走査線Ｇｂｊを介して与えられる第２制御信号Ｃｂｊに基づいて切り替えられる。第３スイッチＳＷ３がオンした状態、すなわち第３スイッチＳＷ３を構成するＴＦＴが導通状態に切り替わった状態にて、駆動部ＤＲが信号線Ｓｉに画像信号Ｖｓｉｇを出力すると、画像信号Ｖｓｉｇは、信号線Ｓｉ及び第３スイッチＳＷ３を介して補助電極ＡＥに与えられる。
【００３４】
第１方向Ｘに並んだ各行の複数の画素ＰＸは、複数の第１走査線Ｇａ、複数の第２走査線Ｇｂ、及び複数の容量配線Ｃｓのうち、対応する一の第１走査線Ｇａ、対応する一の第２走査線Ｇｂ、及び対応する一の容量配線Ｃｓに共通して接続されている。例えば、ｊ行目の複数の画素ＰＸは、第１走査線Ｇａｊ、第２走査線Ｇｂ、及び容量配線Ｃｓｊに共通して接続されている。  
第２方向Ｙに並んだ各列の複数の画素ＰＸは、複数の信号線Ｓのうち、対応する一の信号線Ｓに共通して接続されている。例えば、ｉ列目の複数の画素ＰＸは、信号線Ｓｉに共通して接続されている。
【００３５】
図５は、表示装置ＤＳＰの表示パネルＰＮＬの一部を示す平面図であり、画素ＰＸを示す図である。なお、図５において、後述する遮光層ＢＭ，ＳＨ１，ＳＨ２，ＳＨ３の図示は省略している。  
図５に示すように、容量配線Ｃｓｊは、平面視にて、第２走査線Ｇｂｊより第１走査線Ｇａｊの近傍に位置し、補助電極ＡＥに距離を置いて位置している。第２方向Ｙにおいて、第１走査線Ｇａｊは、容量配線Ｃｓｊと第２走査線Ｇｂｊとの間に位置している。本実施形態において、第２走査線Ｇｂｊ−１、容量配線Ｃｓｊ、及び第１走査線Ｇａｊは、第２方向Ｙに間隔を置いて設けられている。また、第２走査線Ｇｂｊ、容量配線Ｃｓｊ＋１、及び第１走査線Ｇａｊ＋１は、第２方向Ｙに間隔を置いて設けられている。
【００３６】
平面視にて、第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷ３は、実質的に第１走査線Ｇａｊと第２走査線Ｇｂｊとの間に位置し、実質的に信号線Ｓｉと信号線Ｓｉ＋１との間に位置している。上記のことから、第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷ３は、実質的に、第１走査線Ｇａｊ、第２走査線Ｇｂｊ、信号線Ｓｉ、及び信号線Ｓｉ＋１で囲まれた領域に位置している。
【００３７】
画素電極ＰＥ及び補助電極ＡＥは、平面視にて、第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷ３のそれぞれと対向している。画素電極ＰＥ及び補助電極ＡＥは、四角形の形状を有し、容量配線Ｃｓｊ、容量配線Ｃｓｊ＋１、信号線Ｓｉ、及び信号線Ｓｉ＋１で囲まれた領域に位置している。本実施形態において、画素電極ＰＥ及び補助電極ＡＥは、第１走査線Ｇａｊ及び第２走査線Ｇｂｊに重なり、容量配線Ｃｓｊ、容量配線Ｃｓｊ＋１、信号線Ｓｉ、及び信号線Ｓｉ＋１に重なっていない。
【００３８】
補助電極ＡＥは、画素電極ＰＥと実質同一サイズを有している。補助電極ＡＥは、容量配線Ｃｓと対向する側にノッチ部ＡＥｎを有している。第２方向Ｙに隣合う一対の補助電極ＡＥにおいて、ノッチ部ＡＥｎ同士は対向している。補助電極ＡＥは、開口ＡＥｏを有している。開口ＡＥｏは、画素電極ＰＥを第１スイッチＳＷ１にコンタクトさせるために用いられる。画素電極ＰＥは、補助電極ＡＥの開口ＡＥｏを通り、第１スイッチＳＷ１の第２電極Ｅ２にコンタクトしている。また、補助電極ＡＥは画素電極ＰＥと同一サイズに限らず画素電極ＰＥよりも内側に形成されるような画素電極ＰＥよりも小さいサイズであってもよく、また補助電極ＡＥの画素ＰＸの中央領域に位置する部分をくり抜き４つの線部により形成されるものであってもよい。
【００３９】
接続電極ＥＬは、平面視にて、容量配線Ｃｓに重なっている。接続電極ＥＬは、第２方向Ｙに隣合う補助電極ＡＥのノッチ部ＡＥｎに囲まれた領域に位置し、補助電極ＡＥに距離を空けて位置している。補助電極ＡＥ及び接続電極ＥＬは、互いに同一の材料で形成されている。例えば、補助電極ＡＥ及び接続電極ＥＬは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。但し、表示パネルＰＮＬは、本実施形態と異なり、接続電極ＥＬ無しに形成されていてもよい。
【００４０】
第１スイッチＳＷ１において、第１電極Ｅ１は、例えば、第２方向Ｙに延在し、第２方向Ｙに延在した信号線Ｓｊと一体に形成されている。第２電極Ｅ２は、例えば、第２方向Ｙに延在し、画素電極ＰＥに接続されている。第１ゲート電極ＧＥ１は、それぞれ、第２方向Ｙに延在し、第１電極Ｅ１と第２電極Ｅ２との間に位置し、第１方向Ｘに延在した第１走査線Ｇａｊと一体に形成されている。
【００４１】
第１スイッチＳＷ１の第１半導体層ＳＭＣ１は、第１電極Ｅ１、第１ゲート電極ＧＥ１、及び第２電極Ｅ２のそれぞれと対向し第１方向Ｘに連続的に延在している。第１半導体層ＳＭＣ１は、第１ゲート電極ＧＥ１に沿って第２方向Ｙに連続的に延在している。但し、本実施形態と異なり、第１スイッチＳＷ１は、第２方向Ｙに物理的に独立して並んだ複数の第１半導体層ＳＭＣ１を有していてもよい。
【００４２】
第２スイッチＳＷ２において、第３電極Ｅ３は、例えば、第２方向Ｙに延在し、容量配線Ｃｓｊ及び接続電極ＥＬと対向している。第４電極Ｅ４は、例えば、第２方向Ｙに延在し、補助電極ＡＥに接続されている。第２ゲート電極ＧＥ２は、それぞれ、第２方向Ｙに延在し、第３電極Ｅ３と第４電極Ｅ４との間に位置し、第１走査線Ｇａｊと一体に形成されている。
【００４３】
第２スイッチＳＷ２の第２半導体層ＳＭＣ２は、第４電極Ｅ４、第２ゲート電極ＧＥ２、及び第３電極Ｅ３のそれぞれと対向し第１方向Ｘに連続的に延在している。第２半導体層ＳＭＣ２は、第２ゲート電極ＧＥ２に沿って第２方向Ｙに連続的に延在している。但し、本実施形態と異なり、第２スイッチＳＷ２は、第２方向Ｙに物理的に独立して並んだ複数の第２半導体層ＳＭＣ２を有していてもよい。
【００４４】
第３スイッチＳＷ３において、第５電極Ｅ５は、例えば、第２方向Ｙに延在し、信号線Ｓｊと一体に形成されている。第６電極Ｅ６は、例えば、第２方向Ｙに延在し、補助電極ＡＥに接続されている。第３ゲート電極ＧＥ３は、それぞれ、第２方向Ｙに延在し、第５電極Ｅ５と第６電極Ｅ６との間に位置し、第１方向Ｘに延在した第２走査線Ｇｂｊと一体に形成されている。
【００４５】
第３スイッチＳＷ３の第３半導体層ＳＭＣ３は、第５電極Ｅ５、第３ゲート電極ＧＥ３、及び第６電極Ｅ６のそれぞれと対向し第１方向Ｘに連続的に延在している。第３半導体層ＳＭＣ３は、第３ゲート電極ＧＥ３に沿って第２方向Ｙに連続的に延在している。但し、本実施形態と異なり、第３スイッチＳＷ３は、第２方向Ｙに物理的に独立して並んだ複数の第３半導体層ＳＭＣ３を有していてもよい。
【００４６】
上述した第１電極Ｅ１乃至第６電極Ｅ６、及び信号線Ｓは、同一の金属材料で形成されている。例えば、第１電極Ｅ１乃至第６電極Ｅ６、及び信号線Ｓは、それぞれ三層積層構造（Ｔｉ系／Ａｌ系／Ｔｉ系）が採用され、Ｔｉ（チタン）、Ｔｉを含む合金などＴｉを主成分とする金属材料からなる下層と、Ａｌ（アルミニウム）、Ａｌを含む合金などＡｌを主成分とする金属材料からなる中間層と、Ｔｉ、Ｔｉを含む合金などＴｉを主成分とする金属材料からなる上層と、を有している。
【００４７】
第１ゲート電極ＧＥ１乃至第３ゲート電極ＧＥ３、第１走査線Ｇａ、及び第２走査線Ｇｂは、同一の金属材料で形成されている。例えば、第１ゲート電極ＧＥ１乃至第３ゲート電極ＧＥ３、第１走査線Ｇａ、及び第２走査線Ｇｂは、Ａｌ、Ｔｉ、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。本実施形態において、第１ゲート電極ＧＥ１乃至第３ゲート電極ＧＥ３、第１走査線Ｇａ、及び第２走査線Ｇｂは、Ｍｏで形成されている。
【００４８】
容量配線Ｃｓは、金属材料で形成されている。例えば、容量配線Ｃｓは、三層積層構造（Ｍｏ系／Ａｌ系／Ｍｏ系）が採用され、Ｍｏ、Ｍｏを含む合金などＭｏを主成分とする金属材料からなる下層と、Ａｌ、Ａｌを含む合金などＡｌを主成分とする金属材料からなる中間層と、Ｍｏ、Ｍｏを含む合金などＭｏを主成分とする金属材料からなる上層と、を有している。
【００４９】
補助電極ＡＥは、第２スイッチＳＷ２、第３スイッチＳＷ３、及びコンデンサＣＯの共通のノードとして機能している。そのため、補助電極ＡＥが上記ノードとして機能していない場合と比較して、画素ＰＸにおける、第２スイッチＳＷ２、及び第３スイッチＳＷ３の面積効率を高くすることができる。例えば、第４電極Ｅ４及び補助電極ＡＥをつなぐ配線や第６電極Ｅ６及び補助電極ＡＥをつなぐ配線を減らすことができ、画素ＰＸの開口面積を大きくとることができる。
【００５０】
次に、表示パネルＰＮＬの断面構造について説明する。図６は、図５の表示パネルＰＮＬを線ＶＩ−ＶＩに沿って示す断面図である。  
図６に示すように、第１基板ＳＵＢ１は、透明基板１０、絶縁層１１，１２，１３，１４，１５，１６、信号線Ｓ、補助電極ＡＥ、画素電極ＰＥ、及び配向膜ＡＦ１を備えている。透明基板１０は、絶縁性を有する透明基板としてガラス基板を利用することができる。但し、透明基板１０にガラス基板以外の基板を利用してもよい。例えば、透明基板１０は樹脂基板であってもよい。
【００５１】
透明基板１０の上に、絶縁層１１、１２、１３、１４、１５、及び１６が順に配置されている。絶縁層１１、１２、１３、１４、及び１６は、シリコン酸化物やシリコン窒化物などの無機絶縁層、又はそれらの積層体で形成されている。絶縁層１５は、有機絶縁層で形成されている。
【００５２】
信号線Ｓは、絶縁層１４の上に位置し、絶縁層１５で覆われている。補助電極ＡＥは、絶縁層１５の上に位置し、絶縁層１６で覆われている。画素電極ＰＥは、絶縁層１６の上に位置し、配向膜ＡＦ１で覆われている。補助電極ＡＥ、絶縁層１６、及び画素電極ＰＥは、コンデンサＣＯを形成している。補助電極ＡＥ及び画素電極ＰＥは、ＩＴＯなどの光透過性の導電材料によって形成されている。そのため、ＦＦＳ（Fringe Field Switching）モードの液晶表示パネルと同様の製造方法にて、第１基板ＳＵＢ１を形成することが可能である。
【００５３】
第２基板ＳＵＢ２は、透明基板２０、遮光層ＢＭ、オーバーコート層ＯＣ、共通電極ＣＥ、及び配向膜ＡＦ２を備えている。透明基板２０は、絶縁性を有する透明基板としてガラス基板を利用することができる。但し、透明基板２０にガラス基板以外の基板を利用してもよい。例えば、透明基板２０は樹脂基板であってもよい。
【００５４】
遮光層ＢＭ及びオーバーコート層ＯＣは、透明基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、透明基板２０とオーバーコート層ＯＣとの間に位置している。遮光層ＢＭは、第１方向Ｘに間隔を置いて並んだ複数の第１遮光部ＢＭ１を有している。各々の第１遮光部ＢＭ１は、信号線Ｓと対向し、信号線Ｓに沿って延在している。第１遮光部ＢＭ１の端部は、画素電極ＰＥと第３方向Ｚに対向している。共通電極ＣＥ及び配向膜ＡＦ２は、オーバーコート層ＯＣの第１基板ＳＵＢ１と対向する側に順に配置されている。オーバーコート層ＯＣは、透明な樹脂によって形成されている。
遮光層ＢＭを設けることで表示装置の透明度は若干低下する可能性があるが、遮光層ＢＭを設けることで表示のコントラストが向上する。ただし、遮光層ＢＭについては、表示装置の透明度を向上させるために第２基板ＳＵＢ２に遮光層ＢＭを形成しない構造であっても良い。
【００５５】
上述した第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、第１配向膜ＡＦ１及び第２配向膜ＡＦ２が対向するように配置されている。図示しないが、スペーサは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に配置されている。これにより、第１配向膜ＡＦ１と第２配向膜ＡＦ２との間に所定のセルギャップが形成される。但し、スペーサとして、セルギャップを形成するメインスペーサの他に、表示パネルＰＮＬに対して外部応力が加わっていない定常状態で一方の基板に接触していないサブスペーサが含まれていてもよい。セルギャップは、例えば２乃至５μｍである。
【００５６】
液晶層３０は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に位置し、第１配向膜ＡＦ１と第２配向膜ＡＦ２との間に保持されている。液晶層３０は、第１基板ＳＵＢ１及び第２基板ＳＵＢ２とともに複数の画素ＰＸを構成している。
【００５７】
図７は、図５の表示パネルＰＮＬを線ＶＩＩ−ＶＩＩに沿って示す断面図である。  
図７に示すように、第１基板ＳＵＢ１は、第１走査線Ｇａ、第２走査線Ｇｂ、及び容量配線Ｃｓをさらに備えている。第１走査線Ｇａｊ，Ｇａｊ＋１、及び第２走査線Ｇｂｊ−１，Ｇｂｊは、絶縁層１３の上に位置し、絶縁層１４で覆われている。容量配線Ｃｓｊは、絶縁層１５の上に位置し、絶縁層１６で覆われている。容量配線Ｃｓ及び補助電極ＡＥは、絶縁層１５と絶縁層１６との間に位置し、互いに距離を置いて設けられている。
【００５８】
遮光層ＢＭは、第２方向Ｙに間隔を置いて並んだ複数の第２遮光部ＢＭ２を有している。複数の第２遮光部ＢＭ２は、複数の第１遮光部ＢＭ１と交差し、複数の第１遮光部ＢＭ１と一体に形成されている。各々の第２遮光部ＢＭ２は、第２走査線Ｇｂ、容量配線Ｃｓ、及び第１走査線Ｇａと対向し、第２走査線Ｇｂ、容量配線Ｃｓ、及び第１走査線Ｇａに沿って延在している。第２遮光部ＢＭ２の端部は、画素電極ＰＥと第３方向Ｚに対向している。
【００５９】
次に、第３スイッチＳＷ３の断面構造について説明する。図８は、図５の表示パネルＰＮＬを線ＶＩＩＩ−ＶＩＩＩに沿って示す断面図である。  
図８に示すように、第１基板ＳＵＢ１は、遮光層ＳＨ３及び第３スイッチＳＷ３をさらに備えている。遮光層ＳＨ３は、絶縁層１１の上に位置し、絶縁層１２で覆われている。遮光層ＳＨ３は、金属材料で形成されているが、黒色樹脂などの遮光材料で形成されていてもよい。
【００６０】
第３ゲート電極ＧＥ３は、絶縁層１３の上に位置し、絶縁層１４で覆われている。第３半導体層ＳＭＣ３は、絶縁層１２の上に位置し、絶縁層１３で覆われている。第３半導体層ＳＭＣ３は、２つの第３チャネル領域ＲＣ３、第５低抵抗領域Ｒ５、及び第６低抵抗領域Ｒ６を有している。第３チャネル領域ＲＣ３は、第５低抵抗領域Ｒ５と第６低抵抗領域Ｒ６との間に位置している。各々の第３チャネル領域ＲＣ３は、第３ゲート電極ＧＥ３と対向している。
【００６１】
第５低抵抗領域Ｒ５は、信号線Ｓｉ（第５電極Ｅ５）に電気的に接続され、第３チャネル領域ＲＣ３より低抵抗である。なお、信号線Ｓｉ（第５電極Ｅ５）は、絶縁層１３及び絶縁層１４を貫通し第５低抵抗領域Ｒ５と対向する領域に位置した１以上のコンタクトホールＣＨ５を通り、第５低抵抗領域Ｒ５に電気的に接続されている。
【００６２】
第６低抵抗領域Ｒ６は、第６電極Ｅ６を介して補助電極ＡＥに電気的に接続され、第３チャネル領域ＲＣ３より低抵抗である。なお、第６電極Ｅ６は、絶縁層１４の上に形成されている。第６電極Ｅ６は、絶縁層１３及び絶縁層１４を貫通し第６低抵抗領域Ｒ６と対向する領域に位置した１以上のコンタクトホールＣＨ６を通り、第６低抵抗領域Ｒ６に電気的に接続されている。
【００６３】
遮光層ＳＨ３は、第３スイッチＳＷ３と対向している。遮光層ＳＨ３は、第３半導体層ＳＭＣ３のうち少なくとも第３チャネル領域ＲＣ３の全体と対向している。補助電極ＡＥは、絶縁層１５に形成されたコンタクトホールＣＮ３を通り、第６電極Ｅ６に電気的に接続されている。  
遮光層ＢＭは、複数の第４遮光部ＢＭ４をさらに有している。各々の第４遮光部ＢＭ４は、第１遮光部ＢＭ１及び第２遮光部ＢＭ２とともに第３スイッチＳＷ３と対向し、第１遮光部ＢＭ１及び第２遮光部ＢＭ２と一体に形成されている。
【００６４】
次に、第１スイッチＳＷ１及び第２スイッチＳＷ２の断面構造について説明する。図９は、図５の表示パネルＰＮＬを線ＩＸ−ＩＸに沿って示す断面図である。  
図９に示すように、第１基板ＳＵＢ１は、遮光層ＳＨ１，ＳＨ２、第１スイッチＳＷ１、第２スイッチＳＷ２、及び接続電極ＥＬをさらに備えている。遮光層ＳＨ１，ＳＨ２は、絶縁層１１の上に位置し、絶縁層１２で覆われている。遮光層ＳＨ１，ＳＨ２は、遮光層ＳＨ３と同一の材料で形成されている。遮光層ＳＨ１、ＳＨ２、及びＳＨ３は、物理的に独立して位置し、電気的にフローティング状態にある。但し、遮光層ＳＨ１及びＳＨ２は物理的に連続して形成されていてもよい。
【００６５】
第１ゲート電極ＧＥ１は、絶縁層１３の上に位置し、絶縁層１４で覆われている。第１半導体層ＳＭＣ１は、絶縁層１２の上に位置し、絶縁層１３で覆われている。第１半導体層ＳＭＣ１は、２つの第１チャネル領域ＲＣ１、第１低抵抗領域Ｒ１、及び第２低抵抗領域Ｒ２を有している。第１チャネル領域ＲＣ１は、第１低抵抗領域Ｒ１と第２低抵抗領域Ｒ２との間に位置している。各々の第１チャネル領域ＲＣ１は、第１ゲート電極ＧＥ１と対向している。
【００６６】
第１低抵抗領域Ｒ１は、信号線Ｓｉ（第１電極Ｅ１）に電気的に接続され、第１チャネル領域ＲＣ１より低抵抗である。なお、信号線Ｓｉ（第１電極Ｅ１）は、絶縁層１３及び絶縁層１４を貫通し第１低抵抗領域Ｒ１と対向する領域に位置した１以上のコンタクトホールＣＨ１を通り、第１低抵抗領域Ｒ１に電気的に接続されている。
【００６７】
第２低抵抗領域Ｒ２は、第２電極Ｅ２を介して補助電極ＡＥに電気的に接続され、第１チャネル領域ＲＣ１より低抵抗である。なお、第２電極Ｅ２は、絶縁層１４の上に形成されている。第２電極Ｅ２は、絶縁層１３及び絶縁層１４を貫通し第２低抵抗領域Ｒ２と対向する領域に位置した１以上のコンタクトホールＣＨ２を通り、第２低抵抗領域Ｒ２に電気的に接続されている。
【００６８】
遮光層ＳＨ１は、第１スイッチＳＷ１と対向している。遮光層ＳＨ１は、第１半導体層ＳＭＣ１のうち少なくとも第１チャネル領域ＲＣ１の全体と対向している。画素電極ＰＥは、絶縁層１５及び絶縁層１６に形成されたコンタクトホールＣＮ１を通り、第２電極Ｅ２に電気的に接続されている。
【００６９】
第２ゲート電極ＧＥ２は、絶縁層１３の上に位置し、絶縁層１４で覆われている。第２半導体層ＳＭＣ２は、絶縁層１２の上に位置し、絶縁層１３で覆われている。第２半導体層ＳＭＣ２は、２つの第２チャネル領域ＲＣ２、第３低抵抗領域Ｒ３、及び第４低抵抗領域Ｒ４を有している。第２チャネル領域ＲＣ２は、第３低抵抗領域Ｒ３と第４低抵抗領域Ｒ４との間に位置している。各々の第２チャネル領域ＲＣ２は、第２ゲート電極ＧＥ２と対向している。
【００７０】
第３低抵抗領域Ｒ３は、第３電極Ｅ３に電気的に接続され、第２チャネル領域ＲＣ２より低抵抗である。なお、第３電極Ｅ３は、絶縁層１３及び絶縁層１４を貫通し第３低抵抗領域Ｒ３と対向する領域に位置した１以上のコンタクトホールＣＨ３を通り、第３低抵抗領域Ｒ３に電気的に接続されている。図示した例では、第３電極Ｅ３は、４個のコンタクトホールＣＨ３を通り、第３低抵抗領域Ｒ３に電気的に接続されている。本実施形態において、第１電極Ｅ１、第２電極Ｅ２、及び第４電極Ｅ４乃至第６電極Ｅ６も、それぞれ４個のコンタクトホールＣＨを通り、対応する半導体層ＳＭＣに電気的に接続されている。
【００７１】
第４低抵抗領域Ｒ４は、第４電極Ｅ４を介して補助電極ＡＥに電気的に接続され、第２チャネル領域ＲＣ２より低抵抗である。なお、第４電極Ｅ４は、絶縁層１４の上に形成されている。第４電極Ｅ４は、絶縁層１３及び絶縁層１４を貫通し第４低抵抗領域Ｒ４と対向する領域に位置した１以上のコンタクトホールＣＨ４を通り、第４低抵抗領域Ｒ４に電気的に接続されている。
【００７２】
遮光層ＳＨ２は、第２スイッチＳＷ２と対向している。遮光層ＳＨ２は、第２半導体層ＳＭＣ２のうち少なくとも第２チャネル領域ＲＣ２の全体と対向している。補助電極ＡＥは、絶縁層１５に形成されたコンタクトホールＣＮ２を通り、第４電極Ｅ４に電気的に接続されている。補助電極ＡＥは、画素電極ＰＥと、第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷ３を含むスイッチ群と、の間に位置している。
【００７３】
接続電極ＥＬは、絶縁層１５の上に位置し、絶縁層１６で覆われている。接続電極ＥＬは、絶縁層１５に形成されたコンタクトホールＣＮ４を通り、第３電極Ｅ３に電気的に接続されている。容量配線Ｃｓｊは、接続電極ＥＬの上に位置している。本実施形態において、補助電極ＡＥ及び接続電極ＥＬを形成した後、容量配線Ｃｓを形成しているが、容量配線Ｃｓを形成した後、補助電極ＡＥ及び接続電極ＥＬを形成してもよい。その場合、容量配線Ｃｓが第３電極Ｅ３に直にコンタクトし、接続電極ＥＬは容量配線Ｃｓの上に形成されている。
【００７４】
ここで、本実施形態において、コンタクトホールＣＮ２及びコンタクトホールＣＮ３の直径は、実質５μｍである。絶縁層１５におけるコンタクトホールＣＮ１の直径は、実質５μｍである。コンタクトホールＣＮ１とコンタクトホールＣＮ２とは、実質的に８−１０μｍ離れて位置している。また、画素電極ＰＥの一辺は、コンタクトホールＣＮの直径に比べ大きく、例えば８０−３００μｍであり、本実施例では８０−１５０μｍとしている。そのため、コンタクトホールＣＮ１，ＣＮ２，ＣＮ３を設けるスペースは十分に確保されている。
【００７５】
遮光層ＢＭは、複数の第３遮光部ＢＭ３をさらに有している。各々の第３遮光部ＢＭ３は、第１遮光部ＢＭ１及び第２遮光部ＢＭ２とともに第１スイッチＳＷ１及び第２スイッチＳＷ２と対向し、第１遮光部ＢＭ１及び第２遮光部ＢＭ２と一体に形成されている。
遮光層ＢＭ，ＳＨ１，ＳＨ２，ＳＨ３は、第１半導体層ＳＭＣ１、第２半導体層ＳＭＣ２、及び第３半導体層ＳＭＣ３を遮光しているため、第１半導体層ＳＭＣ１、第２半導体層ＳＭＣ２、及び第３半導体層ＳＭＣ３に生じ得るリーク電流を小さくすることができる。
【００７６】
第１半導体層ＳＭＣ１、第２半導体層ＳＭＣ２、及び第３半導体層ＳＭＣ３は、非晶質シリコン、多結晶シリコン、有機物半導体、酸化物半導体などの半導体で形成されている。酸化物半導体の体表的な例としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウム（ＩＧＯ）、インジウム亜鉛酸化物（ＩＺＯ）、亜鉛スズ酸化物（ＺｎＳｎＯ）、亜鉛酸化物（ＺｎＯ）、及び透明アモルファス酸化物半導体（ＴＡＯＳ）などが挙げられる。本実施形態において、第１半導体層ＳＭＣ１、第２半導体層ＳＭＣ２、及び第３半導体層ＳＭＣ３は、多結晶シリコンとしての低温ポリシリコンで形成されている。
【００７７】
第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷ３は、それぞれ２個のゲート電極ＧＥを備えているが、これに限らず、１個又は３個以上のゲート電極ＧＥを備えていてもよい。例えば、第１半導体層ＳＭＣ１、第２半導体層ＳＭＣ２、及び第３半導体層ＳＭＣ３が非晶質シリコンで形成されている場合、第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷ３は、それぞれシングルゲート型のＴＦＴであってもよい。
【００７８】
また、第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷ３は、トップゲート型のＴＦＴで構成されている。但し、第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷ３は、本実施形態に限定されるものではなく、ボトムゲート型のＴＦＴで構成されていてもよい。
【００７９】
以下に、高分子分散液晶層である液晶層３０を備えた表示装置の一構成例について説明する。図１０Ａは、透明状態の液晶層３０を模式的に示す図である。  
図１０Ａに示すように、液晶層３０は、液晶性ポリマー３１及び液晶性分子３２を含んでいる。液晶性ポリマー３１は、例えば、液晶性モノマーが配向膜ＡＦ１及びＡＦ２の配向規制力によって所定の方向に配向した状態で高分子化されることによって得られる。液晶性分子３２は、液晶性モノマー内に分散されており、液晶性モノマーが高分子化された際に、液晶性モノマーの配向方向に依存して所定の方向に配向される。なお、配向膜ＡＦ１及びＡＦ２は、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面に沿って液晶性モノマー及び液晶性分子３２を配向させる水平配向膜であってもよいし、第３方向Ｚに沿って液晶性モノマー及び液晶性分子３２を配向させる垂直配向膜であってもよい。
【００８０】
液晶性分子３２は、正の誘電率異方性を有するポジ型であってもよいし、負の誘電率異方性を有するネガ型であってもよい。液晶性ポリマー３１及び液晶性分子３２は、それぞれ同等の光学異方性を有している。あるいは、液晶性ポリマー３１及び液晶性分子３２は、それぞれ略同等の屈折率異方性を有している。つまり、液晶性ポリマー３１及び液晶性分子３２の各々は、常光屈折率及び異常光屈折率が互いに略同等である。なお、常光屈折率及び異常光屈折率のいずれについても、液晶性ポリマー３１及び液晶性分子３２のそれぞれの値が完全に一致していなくてもよく、製造誤差などに起因したずれは許容される。また、液晶性ポリマー３１及び液晶性分子３２の各々の電界に対する応答性は異なる。すなわち、液晶性ポリマー３１の電界に対する応答性は、液晶性分子３２の電界に対する応答性より低い。
【００８１】
図１０Ａに示した例は、例えば、液晶層３０に電圧が印加されていない状態（画素電極ＰＥと共通電極ＣＥとの間の電位差がゼロである状態）、あるいは、液晶層３０に後述する第２透明電圧が印加された状態に相当する。
【００８２】
図１０Ａに示すように、液晶性ポリマー３１の光軸Ａｘ１及び液晶性分子３２の光軸Ａｘ２は、互いに平行となる。図示した例では、光軸Ａｘ１及び光軸Ａｘ２は、いずれも第３方向Ｚに平行である。ここでの光軸とは、偏光方向によらず屈折率が１つの値になるような光線の進行方向と平行な線に相当する。
【００８３】
上記の通り、液晶性ポリマー３１及び液晶性分子３２は略同等の屈折率異方性を有しており、しかも、光軸Ａｘ１及びＡｘ２は互いに平行であるため、第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚを含むあらゆる方向において、液晶性ポリマー３１と液晶性分子３２との間にほとんど屈折率差がない。このため、第３方向Ｚにて液晶層３０に入射した光Ｌ１は、液晶層３０内で実質的に散乱されることなく透過する。液晶層３０は、光Ｌ１の平行度を維持することができる。同様に、第３方向Ｚに対して傾斜した斜め方向に入射した光Ｌ２及びＬ３についても、液晶層３０内でほとんど散乱されることはない。このため、高い透明性が得られる。図１０Ａに示した状態を『透明状態』と称する。
【００８４】
図１０Ｂは、散乱状態の液晶層３０を模式的に示す図である。  
図１０Ｂに示すように、上記の通り、液晶性ポリマー３１の電界に対する応答性は、液晶性分子３２の電界に対する応答性より低い。このため、液晶層３０に上記の第２透明電圧及び後述する第１透明電圧の各々より高い電圧（後述の散乱電圧）が印加された状態では、液晶性ポリマー３１の配向方向がほとんど変化しないのに対して、液晶性分子３２の配向方向は電界に応じて変化する。つまり、図示したように、光軸Ａｘ１は第３方向Ｚとほとんど平行であるのに対して、光軸Ａｘ２は第３方向Ｚに対して傾斜している。このため、光軸Ａｘ１及びＡｘ２は、互いに交差する。したがって、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚを含むあらゆる方向において、液晶性ポリマー３１と液晶性分子３２との間に大きな屈折率差が生ずる。これにより、液晶層３０に入射した光Ｌ１乃至Ｌ３は、液晶層３０内で散乱される。図１０Ｂに示した状態を『散乱状態』と称する。  
上記駆動部ＤＲは、液晶層３０を透明状態及び散乱状態の少なくとも一方に切替える。
【００８５】
図１１Ａは、液晶層３０が透明状態である場合の表示パネルＰＮＬを示す断面図である。  
図１１Ａに示すように、発光素子ＬＳから出射された照明光Ｌ１１は、端部２０Ｅから表示パネルＰＮＬに入射し、透明基板２０、液晶層３０、透明基板１０などを伝播する。液晶層３０が透明状態である場合、照明光Ｌ１１は、液晶層３０でほとんど散乱されないため、透明基板１０の下面１０Ｂ及び透明基板２０の上面２０Ｔからほとんど漏れ出すことはない。
【００８６】
表示パネルＰＮＬに入射する外部光Ｌ１２は、液晶層３０でほとんど散乱されることなく透過する。つまり、下面１０Ｂから表示パネルＰＮＬに入射した外部光は上面２０Ｔに透過され、上面２０Ｔから入射した外部光は下面１０Ｂに透過される。このため、表示パネルＰＮＬを上面２０Ｔ側から観察した場合には、ユーザは、表示パネルＰＮＬを透かして下面１０Ｂ側の背景を視認することができる。同様に、表示パネルＰＮＬを下面１０Ｂ側から観察した場合には、表示パネルＰＮＬを透かして上面２０Ｔ側の背景を視認することができる。
【００８７】
図１１Ｂは、液晶層３０が散乱状態である場合の表示パネルＰＮＬを示す断面図である。  
図１１Ｂに示すように、発光素子ＬＳから出射された照明光Ｌ２１は、端部２０Ｅから表示パネルＰＮＬに入射し、透明基板２０、液晶層３０、透明基板１０などを伝播する。図示した例では、画素電極ＰＥαと共通電極ＣＥとの間の液晶層３０（画素電極ＰＥαと共通電極ＣＥとの間に印加される電圧が印加される液晶層）は透明状態であるため、照明光Ｌ２１は、液晶層３０のうち画素電極ＰＥαと対向する領域でほとんど散乱されない。一方、画素電極ＰＥβと共通電極ＣＥとの間の液晶層３０（画素電極ＰＥβと共通電極ＣＥとの間に印加される電圧が印加される液晶層）は散乱状態であるため、照明光Ｌ２１は、液晶層３０のうち画素電極ＰＥβと対向する領域で散乱される。照明光Ｌ２１のうち、一部の散乱光Ｌ２１１は上面２０Ｔから外部に放出され、また、一部の散乱光Ｌ２１２は下面１０Ｂから外部に放出される。
【００８８】
画素電極ＰＥαと重なる位置では、表示パネルＰＮＬに入射する外部光Ｌ２２は、図１１Ａに示した外部光Ｌ１２と同様に、液晶層３０でほとんど散乱されることなく透過する。画素電極ＰＥβと重なる位置では、下面１０Ｂから入射した外部光Ｌ２３は、その一部の光Ｌ２３１が液晶層３０で散乱された後に上面２０Ｔから透過される。また、上面２０Ｔから入射した外部光Ｌ２４は、その一部の光Ｌ２４１が液晶層３０で散乱された後に下面１０Ｂから透過される。
【００８９】
このため、表示パネルＰＮＬを上面２０Ｔ側から観察した場合には、画素電極ＰＥβと重なる位置で照明光Ｌ２１の色を視認することができる。加えて、一部の外部光Ｌ２３１が表示パネルＰＮＬを透過するため、表示パネルＰＮＬを透かして下面１０Ｂ側の背景を視認することもできる。同様に、表示パネルＰＮＬを下面１０Ｂ側から観察した場合には、画素電極ＰＥβと重なる位置で照明光Ｌ２１の色を視認することができる。加えて、一部の外部光Ｌ２４１が表示パネルＰＮＬを透過するため、表示パネルＰＮＬを透かして上面２０Ｔ側の背景を視認することもできる。なお、画素電極ＰＥαと重なる位置では、液晶層３０が透明状態であるため、照明光Ｌ２１の色はほとんど視認されず、表示パネルＰＮＬを透かして背景を視認することができる。
【００９０】
図１２は、液晶層３０の散乱特性を示すグラフであり、液晶層３０に印加される電圧ＶＬＣと輝度との関係を表している。ここでの輝度は、例えば図１１Ｂに示したように、発光素子ＬＳから出射された照明光Ｌ２１が液晶層３０にて散乱した際に得られる散乱光Ｌ２１１の輝度に相当する。他の観点から言えば、この輝度は、液晶層３０の散乱度を表している。
【００９１】
図１２に示すように、電圧ＶＬＣを０Ｖから上昇させていくと、輝度は８Ｖ程度から急峻に上昇し、２０Ｖ程度で飽和する。なお、電圧ＶＬＣが０Ｖから８Ｖの間においても、輝度は僅かに上昇する。本実施形態では、２点鎖線で囲った領域、すなわち８Ｖから１６Ｖの範囲の電圧を各画素ＰＸの階調表現（例えば２５６階調）に用いる。以下、８Ｖ＜ＶＬＣ≦１６Ｖの電圧を『散乱電圧』と呼ぶ。また、本実施形態では、一点鎖線で囲った領域、すなわち０Ｖ≦ＶＬＣ≦８Ｖの電圧を『透明電圧』と呼ぶ。透明電圧ＶＡは、上述した第１透明電圧ＶＡ１及び第２透明電圧ＶＡ２を含んでいる。
【００９２】
なお、本明細書に記載した電圧値などの数値は例示である。よって、電圧値が本明細書に記載した範囲外となることを否定するものではない。例えば、散乱電圧ＶＢ及び透明電圧ＶＡの下限値及び上限値はこの例に限られず、液晶層３０の散乱特性に応じて適宜に定め得る。本実施形態と異なるが、例えば、０Ｖ≦ＶＬＣ≦１０Ｖの電圧を『透明電圧』と呼び、１０Ｖ＜ＶＬＣ≦２０Ｖの電圧を『散乱電圧』と呼ぶ場合もあり得る。
【００９３】
ここで、液晶層３０に散乱電圧ＶＢを印加した際に液晶層３０に入射される光の散乱度が最も高くなる場合の散乱度を１００％とする。ここでは、１６Ｖの散乱電圧ＶＢを液晶層３０に印加した際の散乱度を１００％としている。例えば、透明電圧ＶＡは、散乱度（輝度）が１０％未満となる電圧ＶＬＣの範囲と定義することができる。あるいは、透明電圧ＶＡは、最低階調に対応する電圧（図１２の例では８Ｖ）以下の電圧ＶＬＣと定義することもできる。  
また、透明電圧ＶＡ（第１透明電圧ＶＡ１及び第２透明電圧ＶＡ２）は、図１２に示した例と異なっていてもよい。例えば、上記第１透明電圧ＶＡ１は、散乱度が１０％以上５０％以下の範囲となる電圧であってもよい。また、上記第２透明電圧ＶＡ２は、散乱度が１０％未満の範囲となる電圧であってもよい。
【００９４】
なお、図１２に示したグラフは、液晶層３０に印加する電圧の極性が正極性（＋）の場合と、負極性（−）の場合とに適用可能である。後者の場合、電圧ＶＬＣは、負極性の電圧の絶対値である。
【００９５】
表示装置ＤＳＰには、液晶層３０に印加する電圧の極性を反転する極性反転駆動を適用することができる。図１３Ａ、図１３Ｂ、及び図１３Ｃは、極性反転駆動の概要を示す図である。ここでは、１フレーム期間が複数のサブフレーム期間（複数のフィールド期間）を有する駆動方式を表示装置ＤＳＰに適用する。このような駆動方式は、例えばフィールドシーケンシャル方式と呼ばれる。
【００９６】
図１３Ａは、１サブフレーム期間毎に、一行の画素ＰＸ（１ライン）の単位で、液晶層３０に印加する電圧（画素ＰＸに書き込む電圧）を正極性（＋）と負極性（−）とで反転する１ライン反転駆動を表している。
【００９７】
このような駆動方法においては、例えば、走査線駆動回路ＧＤ１，ＧＤ２が、第１走査線Ｇａに第１制御信号Ｃａを与え、第２走査線Ｇｂに第２制御信号Ｃｂを与える１水平期間ごとに、共通電極ＣＥに供給されるコモン電圧Ｖｃｏｍの極性と、信号線駆動回路ＳＤ１，ＳＤ２，ＳＤ３から信号線Ｓに供給される画像信号Ｖｓｉｇの極性とが反転される。同じ水平期間において、コモン電圧の極性と映像信号の極性は、例えば逆である。  
又は、駆動部ＤＲは、１フレーム期間毎に、液晶層３０に印加する電圧を正極性と負極性とで反転する１ライン反転駆動を行ってもよい。
【００９８】
又は、駆動部ＤＲは、１サブフレーム期間毎にインターレース方式による駆動を行ってもよい。その場合、奇数フィールド期間と偶数フィールド期間とが切り替わる際に、駆動部ＤＲは極性反転を行う。１サブフレーム期間毎の極性反転の回数を大幅に少なくすることができ、低消費電力化に寄与することができる。一行の画素ＰＸに注目した場合、駆動部ＤＲは、１サブフレーム期間毎又は１フレーム期間毎に、液晶層３０に印加する電圧を正極性と負極性とで反転する１ライン反転駆動を行うことが可能である。
【００９９】
図１３Ｂは、２ラインごとに液晶層３０に印加する電圧を正極性（＋）と負極性（−）とで反転する２ライン反転駆動を表している。図１３Ａ及び図１３Ｂの例に限られず、３つ以上のラインごとに極性を反転してもよい。
【０１００】
図１３Ｃは、サブフレーム期間ごとに液晶層３０に印加する電圧を正極性（＋）と負極性（−）とで反転するサブフレーム反転駆動を表している。このような駆動方法においては、例えば、１サブフレーム期間ごとに、コモン電圧Ｖｃｏｍの極性と、画像信号Ｖｓｉｇの極性とが反転される。同じサブフレーム期間において、コモン電圧Ｖｃｏｍの極性と画像信号Ｖｓｉｇの極性は、例えば逆である。  
又は、駆動部ＤＲは、１フレーム期間毎に、液晶層３０に印加する電圧を正極性と負極性とで反転するフレーム反転駆動を行ってもよい。
【０１０１】
ここで、画像信号Ｖｓｉｇと、コモン電圧Ｖｃｏｍとの関係について説明する。  
高耐圧の信号線駆動回路ＳＤを使用できるなど、駆動部ＤＲ（信号線駆動回路ＳＤ、Ｖｃｏｍ回路ＶＣなど）が電圧耐久性に優れている場合、信号線駆動回路ＳＤは０〜＋１６Ｖの画像信号Ｖｓｉｇを出力し、Ｖｃｏｍ回路ＶＣはコモン電圧Ｖｃｏｍの電圧値を０〜＋１６Ｖの範囲で切り替える。これにより、図１２に示した電圧ＶＬＣ（−１６Ｖ〜＋１６Ｖ）を液晶層３０に与えることができる。
【０１０２】
しかしながら、上述した駆動部ＤＲを使用する場合、駆動部ＤＲの消費電力が高くなってしまう。そのため、少なくとも駆動部ＤＲの低消費電力化を図ることが求められている。  
また、例えば、既存の信号線駆動回路ＳＤでは電圧耐久性が不足する恐れがある。そのため、駆動部ＤＲは電圧耐久性に優れている方が望ましい。  
またさらに、高耐圧の信号線駆動回路ＳＤを用意する場合、製造コストの高騰を招く恐れがある。そのため、駆動部ＤＲに関する製造コストを低減できた方が望ましい。
【０１０３】
そこで、本実施形態では、少なくとも駆動部ＤＲの低消費電力化を図る技術を提供するものである。本実施形態では、信号線駆動回路ＳＤは０〜＋８Ｖの画像信号Ｖｓｉｇを出力し、Ｖｃｏｍ回路ＶＣはコモン電圧Ｖｃｏｍの電圧値を０〜＋８Ｖの範囲で切り替える。これにより、上記電圧ＶＬＣ（−１６Ｖ〜＋１６Ｖ）を液晶層３０に与えるものである。  
また、本実施形態では、画像信号Ｖｓｉｇの電圧値及びコモン電圧Ｖｃｏｍの値を抑えることができるため、駆動部ＤＲの耐圧を低く抑えることが可能である。  
またさらに、高耐圧の信号線駆動回路ＳＤを用意する場合と比較し、駆動部ＤＲに関する製造コストを低減することができる。
【０１０４】
次に、０〜＋８Ｖの画像信号Ｖｓｉｇと、画素電極ＰＥの電位Ｐｐと、０〜＋８Ｖのコモン電圧Ｖｃｏｍとの関係について説明する。なお、コモン電圧Ｖｃｏｍの極性は画像信号Ｖｓｉｇと反対の極性である。
【０１０５】
図１４は、上述したようなサブフレーム反転駆動を適用した表示走査において、画像信号Ｖｓｉｇ、画素電極ＰＥの電位Ｐｐ、コモン電圧Ｖｃｏｍ、及び補助信号ＡＳの一例を示す図であり、階調の最大値に対応する波形を示す図である。なお、図１４や、後述する図１５、図１６Ａ、及び図１６Ｂにおいて、図示の関係上、波形の電圧レベルが同一であっても、複数の波形同士を僅かにずらして表している。
【０１０６】
図１４に示すように、画像信号Ｖｓｉｇの波形を二点鎖線で示し、画素電極ＰＥの電位Ｐｐの波形を実線で示し、コモン電圧Ｖｃｏｍ及び補助信号ＡＳの波形を破線で示している。本実施形態において、補助信号ＡＳの電圧値は、コモン電圧Ｖｃｏｍの値と同一である。画像信号Ｖｓｉｇ及び画素電極ＰＥの電位Ｐｐに関しては、階調の最大値（ｍａｘ）に相当する波形を示している。この図の例において、コモン電圧Ｖｃｏｍ（補助信号ＡＳ）と、画像信号Ｖｓｉｇとは、１サブフレーム期間Ｐｓｆ毎に極性反転している。コモン電圧Ｖｃｏｍ（補助信号ＡＳ）と、画像信号Ｖｓｉｇとの各々において、下限値は０Ｖであり、上限値は８Ｖである。
【０１０７】
図１４に示す例に限らず、後述する図１５などの例を含めた極性反転駆動に注目すると、液晶層３０に印加する駆動電圧（画素ＰＸに書き込む電圧）が正極性である場合、画素電極ＰＥの電位Ｐｐとコモン電圧Ｖｃｏｍとの差（Ｐｐ−Ｖｃｏｍ）は０Ｖ又は正の電圧値となる。一方、液晶層３０に印加する駆動電圧（画素ＰＸに書き込む電圧）が負極性である場合、電位Ｐｐとコモン電圧Ｖｃｏｍとの差（Ｐｐ−Ｖｃｏｍ）は０Ｖ又は負の電圧値となる。
【０１０８】
図１４に示す極性反転駆動に注目すると、画素ＰＸに負極性の電圧を書き込むサブフレーム期間Ｐｓｆ１において、コモン電圧Ｖｃｏｍの値（補助信号ＡＳの電圧値）は８Ｖとなり、画像信号Ｖｓｉｇの電圧値は０Ｖとなる。サブフレーム期間Ｐｓｆ１の第１駆動期間Ｐｄ１において、０Ｖの画像信号Ｖｓｉｇに基づいて、電位Ｐｐは０Ｖに設定される。サブフレーム期間Ｐｓｆ１において、画像信号Ｖｓｉｇの電圧値は、補助信号ＡＳの電圧値と異なっている。そのため、サブフレーム期間Ｐｓｆ１の第１駆動期間Ｐｄ１に続く第２駆動期間Ｐｄ２において、コンデンサＣＯによるカップリング作用により、電位Ｐｐは、変動し、−８Ｖに設定される。なお、電位Ｐｐの変動の詳細については後述する。
【０１０９】
一方、画素ＰＸに正極性の電圧を書き込むサブフレーム期間Ｐｓｆ２において、コモン電圧Ｖｃｏｍの値（補助信号ＡＳの電圧値）は０Ｖとなり、画像信号Ｖｓｉｇの電圧値は８Ｖとなる。サブフレーム期間Ｐｓｆ２の第１駆動期間Ｐｄ１において、８Ｖの画像信号Ｖｓｉｇに基づいて、電位Ｐｐは８Ｖに設定される。サブフレーム期間Ｐｓｆ２において、画像信号Ｖｓｉｇの電圧値は、補助信号ＡＳの電圧値と異なっている。そのため、サブフレーム期間Ｐｓｆ２の第１駆動期間Ｐｄ１に続く第２駆動期間Ｐｄ２において、
コンデンサＣＯによるカップリング作用により、電位Ｐｐは、変動し、１６Ｖに設定される。  
何れの場合でも、共通電極ＣＥと画素電極ＰＥとの間に、１６Ｖの電圧が印加される。そして、液晶層３０に、散乱度が１００％となる散乱電圧ＶＢが印加される。
【０１１０】
図１５は、上述したようなサブフレーム反転駆動を適用した表示走査において、画像信号Ｖｓｉｇ、画素電極ＰＥの電位Ｐｐ、コモン電圧Ｖｃｏｍ、及び補助信号ＡＳの一例を示す図であり、階調の最小値に対応する波形を示す図である。  
図１５に示すように、画像信号Ｖｓｉｇ及び画素電極ＰＥの電位Ｐｐに関しては、階調の最小値（ｍｉｎ）に相当する波形を示している。この図の例において、コモン電圧Ｖｃｏｍ（補助信号ＡＳ）と、画像信号Ｖｓｉｇとは、１サブフレーム期間Ｐｓｆ毎に極性反転している。コモン電圧Ｖｃｏｍ（補助信号ＡＳ）において、下限値は０Ｖであり、上限値は８Ｖである。画像信号Ｖｓｉｇの電圧値は４Ｖに固定している。
【０１１１】
図１５に示す極性反転駆動に注目すると、画素ＰＸに負極性の電圧を書き込むサブフレーム期間Ｐｓｆ１において、コモン電圧Ｖｃｏｍの値（補助信号ＡＳの電圧値）は８Ｖとなり、画像信号Ｖｓｉｇの電圧値は４Ｖとなる。サブフレーム期間Ｐｓｆ１の第１駆動期間Ｐｄ１において、４Ｖの画像信号Ｖｓｉｇに基づいて、電位Ｐｐは４Ｖに設定される。サブフレーム期間Ｐｓｆ１において、画像信号Ｖｓｉｇの電圧値は、補助信号ＡＳの電圧値と異なっている。そのため、サブフレーム期間Ｐｓｆ１の第１駆動期間Ｐｄ１に続く第２駆動期間Ｐｄ２において、コンデンサＣＯによるカップリング作用により、電位Ｐｐは、変動し、０Ｖに設定される。
【０１１２】
一方、画素ＰＸに正極性の電圧を書き込むサブフレーム期間Ｐｓｆ２において、コモン電圧Ｖｃｏｍの値（補助信号ＡＳの電圧値）は０Ｖに切り替わるが、画像信号Ｖｓｉｇの電圧値は８Ｖのままである。サブフレーム期間Ｐｓｆ２の第１駆動期間Ｐｄ１において、４Ｖの画像信号Ｖｓｉｇに基づいて、電位Ｐｐは４Ｖに設定される。サブフレーム期間Ｐｓｆ２において、画像信号Ｖｓｉｇの電圧値は、補助信号ＡＳの電圧値と異なっている。そのため、サブフレーム期間Ｐｓｆ２の第１駆動期間Ｐｄ１に続く第２駆動期間Ｐｄ２において、コンデンサＣＯによるカップリング作用により、電位Ｐｐは、変動し、８Ｖに設定される。  
何れの場合でも、共通電極ＣＥと画素電極ＰＥとの間に、８Ｖの電圧が印加される。そして、液晶層３０に、散乱度が０〜１０％となる第１透明電圧ＶＡ１が印加される。したがって、画像信号Ｖｓｉｇを階調の最小値とした場合であっても、表示パネルＰＮＬに入射する外部光は僅かに散乱され、表示パネルＰＮＬの背景の視認性が低下し得る場合がある。  
このため、後述するが、画素電極ＰＥと共通電極ＣＥとの間の電圧を例えば階調の下限値よりも小さくする透明走査（後述するリセット期間における走査）を画像表示のシーケンスに取り入れることで、表示パネルＰＮＬの背景の視認性を向上させることができる。
【０１１３】
図１６Ａは、透明走査における画像信号Ｖｓｉｇ、画素電極ＰＥの電位Ｐｐ、コモン電圧Ｖｃｏｍ、及び補助信号ＡＳの一例を示す図である。  
図１６Ａに示すように、図１４及び図１５の例と同じく、コモン電圧Ｖｃｏｍは、１サブフレーム期間Ｐｓｆ毎に０Ｖと８Ｖとに交互に切替っている。透明走査においては、サブフレーム期間Ｐｓｆ毎に、画像信号Ｖｓｉｇは、コモン電圧Ｖｃｏｍと一致している（Ｖｓｉｇ＝Ｖｃｏｍ＝０Ｖ又はＶｓｉｇ＝Ｖｃｏｍ＝０Ｖ）。
【０１１４】
各々のサブフレーム期間Ｐｓｆにおいて、画像信号Ｖｓｉｇの電圧値は、補助信号ＡＳの電圧値と同一である。そのため、各々のサブフレーム期間Ｐｓｆの第２駆動期間Ｐｄ２において、コンデンサＣＯによるカップリング作用に起因した電位Ｐｐの変動は生じない。よって、各々のサブフレーム期間Ｐｓｆにおいて、画像信号Ｖｓｉｇに基づいて、電位Ｐｐはコモン電圧Ｖｃｏｍと同一の値に設定される。そのため、液晶層３０には０Ｖが印加される。言い換えると、液晶層３０には第２透明電圧ＶＡ２が印加される。
【０１１５】
但し、透明走査における画像信号Ｖｓｉｇは、図１６Ａに示した例に限定されるものではない。例えば、コモン電圧Ｖｃｏｍが０Ｖとなる期間、画素電極ＰＥの電位Ｐｐは０Ｖを超え８Ｖ未満に設定されてもよい（０Ｖ＜Ｐｐ＜８Ｖ）。コモン電圧Ｖｃｏｍが８Ｖとなる期間、電位Ｐｐは０Ｖを超え８Ｖ未満となってもよい（０Ｖ＜Ｐｐ＜８Ｖ）。何れにおいても、透明走査によれば、電位Ｐｐとコモン電圧Ｖｃｏｍとの差の絶対値が８Ｖ未満となり、液晶層３０を透過する光の平行度が増す。言い換えると、第２透明電圧ＶＡ２は０Ｖに限らず、第２透明電圧ＶＡ２の絶対値は８Ｖ未満であってもよい。
【０１１６】
なお、透明走査では、液晶層３０に印加される電圧が階調の下限値（例えば８Ｖ）未満となればよく、画素電極ＰＥの電位Ｐｐはコモン電圧Ｖｃｏｍと完全に一致しなくてもよい。上記のように、液晶層３０に散乱電圧ＶＢを印加した際に液晶層３０に入射される光の散乱度が最も高くなる場合の散乱度を１００％とする。例えば、第２透明電圧ＶＡ２は、散乱度が１０％未満となる電圧である方が望ましい。
【０１１７】
また、図１６Ａの透明走査では、上述したようにカップリング作用に起因した電位Ｐｐの変動は生じない。そのため、各々のサブフレーム期間Ｐｓｆは、第１駆動期間Ｐｄ１及び第２駆動期間Ｐｄ２の両方を有していなくともよく、第１駆動期間Ｐｄ１のみ有していてもよい。言い換えると、第１走査線Ｇａのみ駆動し、第２走査線Ｇｂを駆動しなくともよい。
【０１１８】
図１６Ｂは、透明走査における画像信号Ｖｓｉｇ、画素電極ＰＥの電位Ｐｐ、コモン電圧Ｖｃｏｍ、及び補助信号ＡＳの他の例を示す図である。  
図１６Ｂに示すように、この例では、透明走査において、コモン電圧Ｖｃｏｍ及び画像信号Ｖｓｉｇの極性反転が停止されている。さらに、コモン電圧Ｖｃｏｍ及び画像信号Ｖｓｉｇが４Ｖで一致している。なお、コモン電圧Ｖｃｏｍ及び画像信号Ｖｓｉｇは、０Ｖなど、４Ｖ以外の電圧で一致してもよい。
【０１１９】
各々のサブフレーム期間Ｐｓｆにおいて、画像信号Ｖｓｉｇの電圧値は、補助信号ＡＳの電圧値と同一である。そのため、上記カップリング作用に起因した電位Ｐｐの変動は生じない。よって、各々のサブフレーム期間Ｐｓｆにおいて、画像信号Ｖｓｉｇに基づいて、電位Ｐｐはコモン電圧Ｖｃｏｍと同一の値に設定される。そのため、液晶層３０には第２透明電圧ＶＡ２が印加される。また、図１６Ａに示した場合と同様に、第２透明電圧ＶＡ２は、散乱度が１０％未満となる電圧である方が望ましい。
【０１２０】
なお、図１６Ｂの透明走査でも、上述したようにカップリング作用に起因した電位Ｐｐの変動は生じない。そのため、各々のサブフレーム期間Ｐｓｆは、第１駆動期間Ｐｄ１及び第２駆動期間Ｐｄ２の両方を有していなくともよく、第１駆動期間Ｐｄ１のみ有していてもよい。
【０１２１】
次に、表示装置ＤＳＰの駆動方法について説明する。図１７は、１フレーム期間Ｐｆにおける、画像信号Ｖｓｉｇ、第１制御信号Ｃａ、第２制御信号Ｃｂ、補助信号ＡＳ、及びコモン電圧Ｖｃｏｍの変化を示すタイミングチャートである。
【０１２２】
図１７に示すように、１フレーム期間Ｐｆは、第１サブフレーム期間Ｐｓｆ１、第２サブフレーム期間Ｐｓｆ２、及び第３サブフレーム期間Ｐｓｆ３を有している。例えば、第１サブフレーム期間Ｐｓｆ１においては赤色の画像が表示され、第２サブフレーム期間Ｐｓｆ２においては緑色の画像が表示され、第３サブフレーム期間Ｐｓｆ３においては青色の画像が表示される。このように時分割で表示された画像が合わさって、多色表示の画像としてユーザに視認される。また、各サブフレーム期間Ｐｓｆは、複数の水平走査期間Ｈ（Ｈ１〜Ｈｎ）を有している。さらに、水平走査期間Ｈは、第１駆動期間Ｐｄ１及び第２駆動期間Ｐｄ２を有している。
【０１２３】
図１７及び図４に示すように、第１サブフレーム期間Ｐｓｆ１において、駆動部ＤＲはコモン電圧Ｖｃｏｍ、及び補助信号ＡＳの電圧を０Ｖから＋８Ｖに切り替え、駆動部ＤＲは画像信号Ｖｓｉｇを出力している。
【０１２４】
１番目の水平走査期間Ｈ１の第１駆動期間Ｐｄ１において、駆動部ＤＲは第１制御信号Ｃａ１の電圧をハイ（Ｈ）レベルにシフトし、その他の第１制御信号Ｃａ２〜Ｃａｎ及び全ての第２制御信号Ｃｂ１〜Ｃｂｎの電圧をロウ（Ｌ）レベルにする。すると、１行目の全ての画素ＰＸの第１スイッチＳＷ１及び第２スイッチＳＷ２はオンになり、その他のスイッチはオフになる。その後、駆動部ＤＲは第１制御信号Ｃａ１の電圧をＬレベルにし、１行目の全ての画素ＰＸの第１スイッチＳＷ１及び第２スイッチＳＷ２はオフに切り替わる。
【０１２５】
水平走査期間Ｈ１の第２駆動期間Ｐｄ２に移行すると、駆動部ＤＲは第２制御信号Ｃｂ１の電圧をＨレベルにシフトし、その他の制御信号の電圧をＬレベルのままにする。すると、１行目の全ての画素ＰＸの第３スイッチＳＷ３はオンになり、その他のスイッチはオフになる。その後、駆動部ＤＲは第２制御信号Ｃｂ１の電圧をＬレベルにシフトし、１行目の全ての画素ＰＸの第３スイッチＳＷ３はオフに切り替わる。
【０１２６】
次いで、２番目の水平走査期間Ｈ２の第１駆動期間Ｐｄ１において、駆動部ＤＲは第１制御信号Ｃａ２の電圧をＨレベルにシフトし、その他の制御信号の電圧をＬレベルにする。すると、２行目の全ての画素ＰＸの第１スイッチＳＷ１及び第２スイッチＳＷ２はオンになり、その他のスイッチはオフした状態になる。その後、駆動部ＤＲは第１制御信号Ｃａ２の電圧をＬレベルにシフトし、２行目の全ての画素ＰＸの第１スイッチＳＷ１及び第２スイッチＳＷ２はオフに切り替わる。
【０１２７】
水平走査期間Ｈ２の第２駆動期間Ｐｄ２に移行すると、駆動部ＤＲは第２制御信号Ｃｂ２の電圧をＨレベルにシフトし、その他の制御信号の電圧をＬレベルのままにする。これにより、２行目の全ての画素ＰＸの第３スイッチＳＷ３がオンになり、その他のスイッチはオフになる。その後、駆動部ＤＲは第２制御信号Ｃｂ２の電圧をＬレベルにシフトし、２行目の全ての画素ＰＸの第３スイッチＳＷ３はオフに切り替わる。
【０１２８】
上記したように、第１サブフレーム期間Ｐｓｆ１において、駆動部ＤＲは各行の第１スイッチＳＷ１乃至第３スイッチＳＷ３のオンオフを切り替える。同様に、第２サブフレーム期間Ｐｓｆ２及び第３サブフレーム期間Ｐｓｆ３においても、駆動部ＤＲは各行の第１スイッチＳＷ１乃至第３スイッチＳＷ３のオンオフを切り替える。なお、ここでは、サブフレーム反転駆動を採用している。そのため、第２サブフレーム期間Ｐｓｆ２において、駆動部ＤＲは、コモン電圧Ｖｃｏｍ及び補助信号ＡＳの電圧を＋８Ｖから０Ｖに切り替えている。次いで、第３サブフレーム期間Ｐｓｆ３において、駆動部ＤＲは、コモン電圧Ｖｃｏｍ及び補助信号ＡＳの電圧を０Ｖから＋８Ｖに切り替えている。
【０１２９】
次に、図１８及び１９を参照して、ｊ行ｉ列に位置する画素電極ＰＥ（ｊ，ｉ）に画素信号Ｖｓｉｇを書き込む例について説明する。
【０１３０】
図１８は、２水平走査期間Ｈｊ，Ｈｊ＋１における、画像信号Ｖｓｉｇ、第１制御信号Ｃａｊ、第２走査信号Ｃｂｊ、補助信号ＡＳｊ、コモン電圧Ｖｃｏｍ、画素電極ＰＥ（ｊ，ｉ）の電位Ｐｐ（ｊ，ｉ）、及び補助電極ＡＥ（ｊ，ｉ）の電位Ｐａ（ｊ，ｉ）の変化を示すタイミングチャートであり、上記画素電極ＰＥ（ｊ，ｉ）に正極性の画像信号Ｖｓｉｇを書き込む例を説明するための図である。
【０１３１】
水平走査期間Ｈｊを含むサブフレーム期間Ｐｓｆにおいて、駆動部ＤＲはコモン電圧Ｖｃｏｍ及び補助信号ＡＳｊに０Ｖの電圧を与える。水平走査期間Ｈｊにおいて、駆動部ＤＲは＋８Ｖの画像信号Ｖｓｉｇなどを出力する。
【０１３２】
図１８及び図４に示すように、水平走査期間Ｈｊの第１駆動期間Ｐｄ１において、駆動部ＤＲは第１制御信号Ｃａｊの電圧をＨレベルにシフトし、駆動部ＤＲは第２制御信号Ｃｂｊの電圧をＬレベルのままにする。すると、ｊ行目の全ての画素ＰＸの第１スイッチＳＷ１及び第２スイッチＳＷ２がオンに切り替わり、ｊ行目の全ての画素ＰＸの第３スイッチＳＷ３はオフのままになる。駆動部ＤＲは、画像信号Ｖｓｉｇを複数の信号線Ｓ及び複数の第１スイッチＳＷ１を介して一行（ｊ行目）の全ての画素ＰＸの画素電極ＰＥに与え、対応する一の容量配線Ｃｓｊ及び複数の第２スイッチＳＷ２を介して一行（ｊ行目）の全ての画素ＰＸの補助電極ＡＥに補助信号ＡＳｊを与える。
画素ＰＸ（ｊ，ｉ）に注目すると、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは信号線Ｓｉ及び画素ＰＸ（ｊ，ｉ）の第１スイッチＳＷ１を介して画素電極ＰＥ（ｊ，ｉ）に与えられ、駆動部ＤＲによって出力された補助信号ＡＳｊは容量配線Ｃｓｊ及び画素ＰＸ（ｊ，ｉ）の第２スイッチＳＷ２を介して補助電極ＡＥ（ｊ，ｉ）に与えられる。つまり、画素電極ＰＥ（ｊ，ｉ）の電位Ｐｐ（ｊ，ｉ）は＋８Ｖになり、補助電極ＡＥ（ｊ，ｉ）の電位Ｐａ（ｊ，ｉ）は０Ｖになる。  
その後、駆動部ＤＲは第１制御信号Ｃａｊの電圧をＬレベルにシフトする。これにより、ｊ行目の全ての画素ＰＸの第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷ３はオフとなる。
【０１３３】
水平走査期間Ｈｊの第２駆動期間Ｐｄ２に移行すると、駆動部ＤＲは第２制御信号Ｃｂｊの電圧をＨレベルにシフトする。すると、一行（ｊ行目）の全ての画素ＰＸの第１スイッチＳＷ１及び第２スイッチＳＷ２はオフのままになり、一行（ｊ行目）の全ての画素ＰＸの第３スイッチＳＷ３はオンに切り替わる。駆動部ＤＲは、画像信号Ｖｓｉｇを複数の信号線Ｓ及び複数の第３スイッチＳＷ３を介して一行（ｊ行目）の全ての画素ＰＸの補助電極ＡＥに与える、  
画素ＰＸ（ｊ，ｉ）に注目すると、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは信号線Ｓｉ及び画素ＰＸ（ｊ，ｉ）の第３スイッチＳＷ３を介して補助電極ＡＥ（ｊ，ｉ）に与えられる。つまり、補助電極ＡＥ（ｊ，ｉ）の電位Ｐａ（ｊ，ｉ）は０Ｖから＋８Ｖに変化する。すると、画素電極ＰＥ（ｊ，ｉ）と補助電極ＡＥ（ｊ，ｉ）との間のカップリング作用により、画素電極ＰＥ（ｊ，ｉ）の電位Ｐｐ（ｊ，ｉ）は＋８Ｖから＋１６Ｖに遷移する。  
その後、駆動部ＤＲは第２制御信号Ｃｂｊの電圧をＬレベルにシフトする。すると、ｊ行目の全ての画素ＰＸの第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷ３はオフとなる。なお、図示した例のように、水平走査期間Ｈｊの先頭、第１駆動期間Ｐｄ１と第２駆動期間Ｐｄ２との間、及び水平走査期間Ｈｊの後尾にマージン期間があってもよい。
【０１３４】
次いで、水平走査期間Ｈｊの次の水平走査期間Ｈｊ＋１において、画素電極ＰＥ（ｊ，ｉ）は、電気的にフローティング状態にある。コモン電圧Ｖｃｏｍは０Ｖのままである。これにより、画素電極ＰＥ（ｊ，ｉ）の電位Ｐｐ（ｊ，ｉ）は＋１６Ｖに保持される。
【０１３５】
上記したように、サブフレーム期間Ｐｓｆにおいて、水平走査期間Ｈｊの第２駆動期間Ｐｄ２以降、画素電極（ｊ，ｉ）の電位Ｐｐ（ｊ，ｉ）は１６Ｖであり、共通電極ＣＥには０Ｖのコモン電圧Ｖｃｏｍが与えられるため、画素電極ＰＥ（ｊ，ｉ）と共通電極ＣＥとの間には＋１６Ｖの電圧が印加される。つまり、液晶層３０には、＋１６Ｖの電圧がかかる。このように、本実施形態の駆動方法によれば、駆動部ＤＲが信号線Ｓに与える電圧よりも高い電圧を画素電極ＰＥに印加することができ、駆動部ＤＲは信号線Ｓに与える電圧を抑制することができ、駆動部ＤＲの低消費電力化を図ることができる。
【０１３６】
図１９は、２水平走査期間Ｈｊ，Ｈｊ＋１における、画像信号Ｖｓｉｇ、第１走査信号Ｃａｊ、第２走査信号Ｃｂｊ、補助信号ＡＳｊ、コモン電圧Ｖｃｏｍ、画素電極ＰＥ（ｊ，ｉ）の電位Ｐｐ（ｊ，ｉ）、及び補助電極ＡＥ（ｊ，ｉ）の電位Ｐａ（ｊ，ｉ）の変化を示すタイミングチャートであり、上記画素電極ＰＥ（ｊ，ｉ）に負極性の画像信号Ｖｓｉｇを書き込む例を説明するための図である。なお、図１８において説明したことは適宜省略する  
水平走査期間Ｈｊを含むサブフレーム期間Ｐｓｆにおいて、駆動部ＤＲはコモン電圧Ｖｃｏｍ及び補助信号ＡＳｊに＋８Ｖの電圧を与える。水平走査期間Ｈｊにおいて、駆動部ＤＲは０Ｖの画像信号Ｖｓｉｇなどを出力する。
【０１３７】
図１９及び図４に示すように、水平走査期間Ｈｊの第１駆動期間Ｐｄ１において、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは画素電極ＰＥ（ｊ，ｉ）に与えられ、駆動部ＤＲによって出力された補助信号ＡＳｊは補助電極ＡＥ（ｊ，ｉ）に与えられる。つまり、画素電極ＰＥ（ｊ，ｉ）は０Ｖになり、補助電極ＡＥ（ｊ，ｉ）の電位Ｐａ（ｊ，ｉ）は＋８Ｖになる。次に、第２駆動期間Ｐｄ２において、駆動部ＤＲによって出力された画像信号Ｖｓｉｇは補助電極ＡＥ（ｊ，ｉ）に与えられる。つまり、補助電極ＡＥ（ｊ，ｉ）の電位Ｐａ（ｊ，ｉ）は＋８Ｖから０Ｖに変化する。すると、画素電極ＰＥ（ｊ，ｉ）と補助電極ＡＥ（ｊ，ｉ）との間のカップリング作用により、画素電極ＰＥ（ｊ，ｉ）の電位Ｐｐ（ｊ，ｉ）は０Ｖから−８Ｖに遷移する。
【０１３８】
次いで、水平走査期間Ｈｊの次の水平走査期間Ｈｊ＋１において、画素電極ＰＥ（ｊ，ｉ）の電位Ｐｐ（ｊ，ｉ）は−８Ｖ、補助電極ＡＥの電位Ｐａ（ｊ，ｉ）は０Ｖで保持される。
【０１３９】
上記したように、サブフレーム期間Ｐｓｆにおいて、水平走査期間Ｈｊの第２駆動期間Ｐｄ２以降、画素電極（ｊ，ｉ）の電位Ｐｐ（ｊ，ｉ）は−８Ｖのままであり、共通電極ＣＥにはコモン電圧Ｖｃｏｍの８Ｖの電圧が与えられるため、画素電極ＰＥ（ｊ，ｉ）と共通電極ＣＥ（ｊ，ｉ）との間には−１６Ｖの電圧が与えられる。つまり、液晶層３０には−１６Ｖの電圧がかかる。図１９に示した駆動方法においても、図１８に示した駆動方法と同様の効果が得られる。
【０１４０】
続いて、透明走査を取り入れた表示装置ＤＳＰの制御例につき、図２０乃至図２４を参照して説明する。なお、ここでは、駆動方式としてフィールドシーケンシャル方式を表示装置ＤＳＰに適用する。各サブフレーム期間においては、赤色、緑色、及び青色の画像がそれぞれ表示される。このように時分割で表示された各色の画像が合わさって、多色表示の画像としてユーザに視認される。
【０１４１】
図２０は、図３に示したタイミングコントローラＴＣの一構成例を示す図である。  
図２０に示すように、タイミングコントローラＴＣは、タイミング生成部５０、フレームメモリ５１、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ、データ変換部５３、光源制御部５４、アドレス検出部である検出部５５などを備えている。
【０１４２】
フレームメモリ５１は、外部から入力される１フレーム分の画像データを記憶する。ラインメモリ５２Ｒ、５２Ｇ、５２Ｂは、それぞれ赤色、緑色、及び青色のサブフレームデータを記憶する。各サブフレームデータは、各画素ＰＸに時分割で表示させる赤色、緑色、青色の画像（例えば各画素ＰＸの階調値）を表す。ラインメモリ５２Ｒ、５２Ｇ、５２Ｂが記憶する各色のサブフレームデータは、フレームメモリ５１が記憶する画像データの１つ先のフレームに相当する。データ変換部５３は、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂが記憶する各色のサブフレームデータに対してガンマ補正などの各種のデータ変換処理を施して画像信号を生成し、上述の信号線駆動回路ＳＤに出力する。なお、フレームメモリ５１にてＲＧＢのデータに振り分けてデータ変換部５３にＲＧＢのデータを送るようにタイミングコントローラＴＣが構成されていてもよい。この場合、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ無しに、タイミングコントローラＴＣを構成することも可能である。
【０１４３】
光源制御部５４は、光源制御信号を上述の光源ドライバＬＳＤに出力する。光源ドライバＬＳＤは、光源制御信号に基づいて、発光素子ＬＳＲ、ＬＳＧ、ＬＳＢを駆動する。発光素子ＬＳＲ、ＬＳＧ、ＬＳＢは、例えばＰＷＭ（Pulse Width Modulation）制御により駆動することができる。すなわち、光源ドライバＬＳＤは、発光素子ＬＳＲ、ＬＳＧ、ＬＳＢに出力する信号のデューティ比によって、発光素子ＬＳＲ、ＬＳＧ、ＬＳＢの各々の輝度を調整することができる。
【０１４４】
タイミング生成部５０は、外部から入力される垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃに同期して、フレームメモリ５１、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ、データ変換部５３、及び光源制御部５４の動作タイミングを制御する。また、タイミング生成部５０は、ＳＤ制御信号を出力するにより信号線駆動回路ＳＤを制御し、ＧＤ制御信号を出力することにより走査線駆動回路ＧＤを制御し、Ｖｃｏｍ制御信号を出力することによりＶｃｏｍ回路ＶＣを制御し、ＡＳ制御信号を出力することにより補助回路ＡＣを制御する。
【０１４５】
検出部５５は、外部から入力される１フレーム分の画像データに画像のデータが含まれている場合、画像のデータのアドレスを検出するように構成されている。上記画像としては、表示領域ＤＡの一部に表示されるキャラクタである。上記キャラクタとしては、文字を含む記号、図、アイコンなどが挙げられる。また、画像データにキャラクタのデータが含まれている場合とは、ディジタルデータの全てのビットの少なくとも１個所に０以外のデータを含んでいる場合である。画像のデータのアドレス情報は、データ変換部５３に与えられる。このため、タイミングコントローラＴＣは、外部から入力される画像データに画像のデータが含まれている場合、画像を表示する領域以外の領域の散乱度（透明度）を調整するため、加工した画像信号を生成し、信号線駆動回路ＳＤに出力することができる。加工した画像信号を生成する際は、データ変換部５３による演算にて行ったり、タイミングコントローラＴＣのテーブル５６に格納されたデータを利用して行ったり、することができる。
【０１４６】
ここで、画像（キャラクタ）を表示する領域以外の領域の散乱度（透明度）を調整する例について説明する。  
図２１に示すように、ユーザは、背景のうちＦ山を表示装置ＤＳＰ越しにみているものとする。この場合、表示領域ＤＡに「Mount F」の文字列の画像ＣＲを単に表示した場合、画像ＣＲが背景のＦ山に重なり、ユーザは画像ＣＲを視認（識別）し難くなる恐れがある。そこで、本実施形態では、画像ＣＲが背景のＦ山に重なる場合においても、ユーザが画像ＣＲを視認し易くなる技術を提供するものである。又は、背景の影響をユーザが受け難くなる技術を提供するものである。
【０１４７】
ここで、表示領域ＤＡのうち、画像ＣＲを表示する領域を対象領域ＯＡとする。本実施形態において、画像ＣＲは間隔を置いて並んだ６文字であるため、対象領域ＯＡは不連続な領域である。表示領域ＤＡのうち、少なくとも対象領域ＯＡが位置する行の全域を含む領域を書換え領域ＲＡとする。本実施形態において、書換え領域ＲＡは、対象領域ＯＡの位置する行の全域だけではなく、対象領域ＯＡより端部Ｅｎ１側のいくつかの行の全域と、対象領域ＯＡより端部Ｅｎ２側のいくつかの行の全域と、を含んでいる。また、書換え領域ＲＡは、この例では表示領域ＤＡの第２方向Ｙの中央の領域である。書換え領域ＲＡのうち対象領域ＯＡ以外の領域を非対象領域ＮＯＡとする。対象領域ＯＡは、階調電圧の所定の電圧以上である散乱電圧ＶＢが与えられている画素に対応する領域である。非対象領域ＮＯＡは、第１透明電圧ＶＡ１が与えられている画素に対応する領域である。なお、上記第１透明電圧ＶＡ１は、階調電圧の階調表現が可能になる付近の所定の範囲の電圧である。表示領域ＤＡのうち書換え領域ＲＡ以外の領域を非書換え領域ＮＲＡとする。
この例では、表示領域ＤＡは、書換え領域ＲＡより端部Ｅｎ１側の非書換え領域ＮＲＡ１と、書換え領域ＲＡより端部Ｅｎ２側の非書換え領域ＮＲＡ２と、を有している。上記のように、書換え領域ＲＡの画素には散乱電圧ＶＢ又は第１透明電圧ＶＡ１が与えられ、非書換え領域ＮＲＡ１，ＮＲＡ２の画素には第２透明電圧ＶＡ２が与えられる。
【０１４８】
図２２には、表示パネルＰＮＬのうち説明に必要な部分のみを示している。また、図２２には、光路を示し、光が液晶層３０で拡散される様子や、光の平行度が液晶層３０で維持される様子も示している。図２３には、図２２に示した第１走査線Ｇａ、第２走査線Ｇｂ、信号線Ｓ、容量配線Ｃｓ、スイッチＳＷ、画素電極ＰＥ、及び補助電極ＡＥの接続関係を示している。なお、図２３において、液晶層３０の図示を省略している。
【０１４９】
図２２及び図２３に示すように、複数の画素電極ＰＥは、上記対象領域ＯＡに位置する第１画素電極ＰＥＡと、上記非対象領域ＮＯＡに位置する第２画素電極ＰＥＢと、上記非書換え領域ＮＲＡ２（ＮＲＡ）に位置する第３画素電極ＰＥＣと、を含んでいる。ここで、書換え領域ＲＡに位置する画素ＰＸのための走査線Ｇを第１走査線Ｇａ（α）及び第２走査線Ｇｂ（α）とし、容量配線Ｃｓを容量配線Ｃｓ（α）とする。また、非書換え領域ＮＲＡに位置する画素ＰＸのための走査線Ｇを第１走査線Ｇａ（β）及び第２走査線Ｇｂ（β）とし、容量配線Ｃｓを容量配線Ｃｓ（β）する。
【０１５０】
複数の画素ＰＸは、第１画素ＰＸＡ、第２画素ＰＸＢ、及び第３画素ＰＸＣを含んでいる。第１画素ＰＸＡ及び第２画素ＰＸＢの各々は、複数の第１走査線Ｇａ（α）、複数の第２走査線Ｇｂ（α）、及び複数の容量配線Ｃｓ（α）のうち、対応する１本の第１走査線Ｇａ（α）、対応する１本の第２走査線Ｇｂ（α）、及び対応する１本の容量配線Ｃｓ（α）に電気的に接続されている。ここでは、第１画素ＰＸＡ及び第２画素ＰＸＢは、同一の１本の第１走査線Ｇａ（α）、同一の１本の第２走査線Ｇｂ（α）、及び同一の１本の容量配線Ｃｓ（α）に電気的に接続されている。
【０１５１】
第３画素ＰＸＣは、複数の第１走査線Ｇａ（β）、複数の第２走査線Ｇｂ（β）、及び複数の容量配線Ｃｓ（β）のうち、対応する１本の第１走査線Ｇａ（β）、対応する１本の第２走査線Ｇｂ（β）、及び対応する１本の容量配線Ｃｓ（β）に電気的に接続されている。
【０１５２】
液晶層３０（表示機能層）は、第１画素電極ＰＥＡと共通電極ＣＥとの間に印加される電圧がかかる第１液晶層３０Ａ（第１表示機能層）と、第２画素電極ＰＥＢと共通電極ＣＥとの間に印加される電圧がかかる第２液晶層３０Ｂ（第２表示機能層）と、第３画素電極ＰＥＣと共通電極ＣＥとの間に印加される電圧がかかる第３液晶層３０Ｃ（第３表示機能層）と、を含んでいる。本実施形態において、第１液晶層３０Ａは第１画素電極ＰＥＡと共通電極ＣＥとに挟まれ、第２液晶層３０Ｂは第２画素電極ＰＥＢと共通電極ＣＥとに挟まれ、第３液晶層３０Ｃは第３画素電極ＰＥＣと共通電極ＣＥとに挟まれている。
【０１５３】
液晶層３０（第１液晶層３０Ａ、第２液晶層３０Ｂ、及び第３液晶層３０Ｃ）は、上記散乱電圧ＶＢが印加された場合に入射される光を散乱させ、第１透明電圧ＶＡ１が印加された場合に入射される光の平行度を維持し、第２透明電圧ＶＡ２が印加された場合に入射される光の平行度を維持する。
【０１５４】
上記第２透明電圧ＶＡ２が印加された場合に液晶層３０を透過する光の平行度は、上記第１透明電圧ＶＡ１が印加された場合に液晶層３０を透過する光の平行度より高い。上記第１透明電圧ＶＡ１が印加された場合に液晶層３０を透過する光の平行度は、上記散乱電圧ＶＢが印加された場合に液晶層３０を透過する光の平行度より高い。  
また、上記散乱電圧ＶＢが印加された場合に液晶層３０を透過する光の散乱度は、上記第１透明電圧ＶＡ１が印加された場合に液晶層３０を透過する光の散乱度より高い。上記第１透明電圧ＶＡ１が印加された場合に液晶層３０を透過する光の散乱度は、上記第２透明電圧ＶＡ２が印加された場合に液晶層３０を透過する光の散乱度より高い。
【０１５５】
図２１乃至図２３に示すように、表示領域ＤＡの対象領域ＯＡに画像ＣＲを表示する際、本実施形態の上記駆動部ＤＲは、対象領域ＯＡに画像ＣＲを表示し、非対象領域ＮＯＡを透明にし、非書換え領域ＮＲＡを透明にする。非書換え領域ＮＲＡの透明度は、非対象領域ＮＯＡの透明度より高い。本実施形態において、液晶層３０はリバース型高分子分散液晶を利用しているため、第１透明電圧ＶＡ１は第２透明電圧ＶＡ２より高くなり、散乱電圧ＶＢは第１透明電圧ＶＡ１より高くなる。但し、本実施形態と異なり、液晶層３０がノーマル型高分子分散液晶を利用している場合、第１透明電圧ＶＡ１は散乱電圧ＶＢより高くなり、第２透明電圧ＶＡ２は第１透明電圧ＶＡ１より高くなる。
【０１５６】
このため、上記駆動部は、第１液晶層３０Ａに散乱電圧ＶＢを印加し、第２液晶層３０Ｂに第１透明電圧ＶＡ１を印加し、第３液晶層３０Ｃに第２透明電圧ＶＡ２を印加する。対象領域ＯＡに画像ＣＲを表示する期間のうちの１フレーム期間に注目すると、上記駆動部ＤＲは、光源ユニットＬＵを駆動して液晶層３０に光を照射させ、液晶層３０に光が照射される期間に、第１液晶層３０Ａに散乱電圧ＶＢを印加し、第２液晶層３０Ｂに第１透明電圧ＶＡ１を印加し、第３液晶層３０Ｃに第２透明電圧ＶＡ２を印加する。
【０１５７】
画像ＣＲの色（対象領域ＯＡに表示する色）は、光源ユニットＬＵが発する色に基づくこととなる。このため、上記駆動部ＤＲは、画像ＣＲの色を、光源ユニットＬＵが発する単色としたり、光源ユニットＬＵが発する複数色の混色としたり、することができる。また、画像ＣＲを全て単色で表示したり、画像ＣＲを部分毎に色を異ならせて表示したり、することも可能である。
【０１５８】
第１液晶層３０Ａの光の散乱度は、第２液晶層３０Ｂ及び第３液晶層３０Ｃのそれぞれの光の散乱度より高い。第１液晶層３０Ａは散乱状態となる。このため、表示パネルＰＮＬ越しに背景をみた場合、対象領域ＯＡにおいて、背景の視認性を最も低下させることができる。  
一方、第３液晶層３０Ｃを通る光の平行度は、第１液晶層３０Ａ及び第２液晶層３０Ｂのそれぞれを通る光の平行度より高い。第３液晶層３０Ｃは第２透明状態となる。このため、表示パネルＰＮＬ越しに背景をみた場合、非書換え領域ＮＲＡにおける背景の視認性が最も良好となる。  
また、第２液晶層３０Ｂも第１透明状態となる。但し、第２液晶層３０Ｂを透過する光の散乱度は、第３液晶層３０Ｃを透過する光の散乱度より高い。表示パネルＰＮＬ越しに背景をみた場合、非対象領域ＮＯＡにおいては背景をぼかすことができ、非対象領域ＮＯＡにおける背景の視認性を低下させることができるため、ユーザは画像ＣＲを視認し易くなる。
【０１５９】
図２４は、本実施形態の表示装置ＤＳＰの表示動作の一例を示すタイミングチャートである。  
図２４に示すように、１フレームの開始時に、垂直同期信号Ｖｓｙｎｃが立ち下がる。すなわち、この例では、垂直同期信号Ｖｓｙｎｃが立ち下がってから、再び立ち下がるまでの時間がフレーム期間（１フレーム期間）Ｐｆに相当する。例えば６０Ｈｚで表示装置ＤＳＰを駆動する場合、フレーム期間Ｐｆは約１６．７ｍｓである。
【０１６０】
フレーム期間Ｐｆは、上述の透明駆動を実行するリセット期間Ｐｒと、第１サブフレーム期間ＰｓｆＲと、第２サブフレーム期間ＰｓｆＧと、第３サブフレーム期間ＰｓｆＢと、を含んでいる。各サブフレーム期間Ｐｓｆは、上述の表示駆動を実行する期間に相当する。この例では、リセット期間Ｐｒがフレーム期間Ｐｆの先頭の期間である。リセット期間Ｐｒ、第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢは、この順に続いている。但し、この例とは異なり、リセット期間Ｐｒがフレーム期間Ｐｆの先頭の期間ではなく、フレーム期間Ｐｆの最後尾の期間であってもよい。
【０１６１】
リセット期間Ｐｒにおいては、タイミングコントローラＴＣの制御の下で透明駆動が実行される。すなわち、走査線駆動回路ＧＤは、全ての第１走査線ＧａにＨレベルの第１制御信号Ｃａを同時に与える。または、走査線駆動回路ＧＤは、Ｈレベルの第１制御信号Ｃａを第１走査線Ｇａ１から第１走査線Ｇａｎまで順に与えてもよい。
【０１６２】
さらに、リセット期間Ｐｒにおいて、信号線駆動回路ＳＤは、全ての信号線Ｓに、例えばコモン電圧Ｖｃｏｍと同じ値の画像信号Ｖｓｉｇを与える。このような動作により、全ての画素ＰＸの画素電極ＰＥと共通電極ＣＥとの間に第２透明電圧ＶＡ２が書き込まれる。その後、各画素ＰＸの画素電極ＰＥは、次に画像信号Ｖｓｉｇが与えられるまで電気的にフローティング状態となる。したがって、第２透明電圧ＶＡ２が書き込まれた画素ＰＸにおいては、次の画像信号Ｖｓｉｇが供給されるまで、第２透明電圧ＶＡ２が保持される。
【０１６３】
第２透明電圧ＶＡ２が書き込まれた画素ＰＸにおいては、液晶層３０が良好な第２透明状態にあるので、表示パネルＰＮＬの背景の視認性が高まる。本実施形態において、リセット期間Ｐｒにおいては、発光素子ＬＳＲ，ＬＳＧ，ＬＳＢはいずれも消灯している。なお、発光素子ＬＳＲ，ＬＳＧ，ＬＳＢは、リセット期間Ｐｒに消灯している方が望ましいが、リセット期間Ｐｒに点灯していてもよい。  
リセット期間Ｐｒにおいて各信号線Ｓ１〜Ｓｍに与える画像信号Ｖｓｉｇは、各画素ＰＸに書き込まれる電圧が第２透明電圧ＶＡ２となる値であれば、コモン電圧Ｖｃｏｍと同じである必要はない。透明駆動におけるコモン電圧Ｖｃｏｍと画像信号Ｖｓｉｇについては、図１６Ａ及び図１６Ｂを用いて説明した種々の態様を適用し得る。
【０１６４】
本実施形態のリセット期間Ｐｒにおいて、第１走査線Ｇａを駆動するが、その後第２走査線Ｇｂを駆動していない。
【０１６５】
リセット期間Ｐｒにおいて全ての第１走査線ＧａにＨレベルの第１制御信号Ｃａを一括して与える期間は、駆動期間Ｐｄである。例えば、駆動期間Ｐｄの長さは、５乃至１０本の第１走査線Ｇａを順に走査する期間である。上記のように駆動期間Ｐｄを一定期間確保することにより、画素電極ＰＥの電位及び共通電極ＣＥの電位をそれぞれ所望の値に遷移させることができる。また、図示した例では、駆動期間Ｐｄの直後に第１サブフレーム期間ＰｓｆＲが到来するため、時間期間に関して、Ｐｒ＝Ｐｄである。リセット期間Ｐｒは、駆動期間Ｐｄの後に、第２透明電圧ＶＡ２をさらに保持するための保持期間を含んでもよい。
【０１６６】
第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢはこの順に続いているが、この例と異なり、これらのサブフレーム期間Ｐｓｆの順番は異なっていてもよい。各サブフレーム期間Ｐｓｆにおいては、タイミング生成部５０がフレームメモリ５１、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ、データ変換部５３をデータ同期信号ＳＳにより制御したり、検出部５５及びテーブル５６を利用したりして、各色の表示駆動を実行させる。
【０１６７】
第１サブフレーム期間ＰｓｆＲは、駆動期間ＰｄＲと、保持期間ＰｈＲとを含んでいる。駆動期間ＰｄＲにおいては、走査線駆動回路ＧＤが、第１走査線Ｇａ１〜ＧａｎにＨレベルの第１制御信号Ｃａを順に与え、第２走査線Ｇｂ１〜ＧｂｎにＨレベルの第２制御信号Ｃｂを順に与える。
【０１６８】
さらに、駆動期間ＰｄＲに、信号線駆動回路ＳＤがラインメモリ５２Ｒに記憶された赤色のサブフレームデータ（Ｒ＿ＤＡＴＡ）に応じた画像信号Ｖｓｉｇを各信号線Ｓ１〜Ｓｍに与える。より具体的には、Ｈレベルの第１制御信号Ｃａ及びＨレベルの第２制御信号Ｃｂが供給されたラインの各画素ＰＸに対応する階調の画像信号Ｖｓｉｇを一斉に各信号線Ｓ１〜Ｓｍに与える動作が繰り返される。
【０１６９】
画像信号Ｖｓｉｇは、選択された画素ＰＸの画素電極ＰＥに第１スイッチＳＷ１を介して与えられ、その後第１スイッチＳＷ１がオフすることで、画素電極ＰＥの電位が保持される。又は、カップリング作用により、画素電極ＰＥの電位が変動する。その後、次の行の複数の画素ＰＸが選択され、同様の駆動が順次行われる。  
このような動作により、各画素ＰＸの画素電極ＰＥと共通電極ＣＥとの間に、赤色のサブフレームデータに応じた電圧が書き込まれる。
【０１７０】
保持期間ＰｈＲは、全ての画素ＰＸへの書き込みが完了してから、第２サブフレーム期間ＰｓｆＧが到来するまでの期間である。この保持期間ＰｈＲにおいて、発光素子ＬＳＲが赤色の光を照射する。発光素子ＬＳＲを点灯させる際、書換え領域ＲＡの全ての画素ＰＸへの書き込みが完了してからマージン期間Ｐｍをはさんで点灯させている。発光素子ＬＳＲを点灯させる際、上記マージン期間Ｐｍをはさまなくともよいが、上記マージン期間Ｐｍをはさんだ方が望ましい。これにより、例えば、液晶の応答期間を確保することができる。これにより、赤色の画像が表示領域ＤＡに表示される。
【０１７１】
第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢにおける動作は、第１サブフレーム期間ＰｓｆＲと同様である。すなわち、第２サブフレーム期間ＰｓｆＧは駆動期間ＰｄＧと保持期間ＰｈＧを含み、駆動期間ＰｄＧにおいて書換え領域ＲＡの画素ＰＸにラインメモリ５２Ｇが記憶する緑色のサブフレームデータ（Ｇ＿ＤＡＴＡ）に応じた電圧が書き込まれる。その際、非書換え領域ＮＲＡの画素ＰＸに第２透明電圧ＶＡ２が印加されている状態に保持し、対象領域ＯＡの画素ＰＸに散乱電圧ＶＢを印加し、非対象領域ＮＯＡの画素に第１透明電圧ＶＡ１を印加する。保持期間ＰｈＧにおいて発光素子ＬＳＧが緑色の光を照射する。これにより、緑色の画像が表示領域ＤＡに表示される。
【０１７２】
また、第３サブフレーム期間ＰｓｆＢは駆動期間ＰｄＢと保持期間ＰｈＢを含み、駆動期間ＰｄＢにおいて書換え領域ＲＡの画素ＰＸにラインメモリ５２Ｂが記憶する青色のサブフレームデータ（Ｂ＿ＤＡＴＡ）に応じた電圧が書き込まれ、保持期間ＰｈＢにおいて発光素子ＬＳＢが青色の光を照射する。これにより、青色の画像が表示領域ＤＡに表示される。
【０１７３】
あるフレーム期間Ｐｆにおいて、次のフレーム期間Ｐｆで表示する画像データがフレームメモリ５１に書き込まれる。さらに、画素ＰＸへの書き込みが完了したラインメモリ５２Ｒ、５２Ｇ、５２Ｂのサブフレームデータが、フレームメモリ５１に書き込まれた画像データに対応するサブフレームデータにそれぞれ書き換えられる。
【０１７４】
第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢにおいて時分割で表示された赤色、緑色、及び青色の画像が混合されることで、多色表示の画像ＣＲとしてユーザに視認される。また、リセット期間Ｐｒにおいては、各画素ＰＸの画素電極ＰＥと共通電極ＣＥとの間に、第２透明電圧ＶＡ２が印加される。このようなリセット期間Ｐｒを１フレーム期間Ｐｆ毎に１回設けることで、表示領域ＤＡの透明性が高まり、表示領域ＤＡの背景の視認性が向上する。なお、リセット期間Ｐｒを、上述したように、複数のフレーム期間Ｐｆ毎に１回設けてもよい。又は、リセット期間Ｐｒと１サブフレーム期間Ｐｓｆとを交互に設けてもよい。又は、リセット期間Ｐｒと複数のサブフレーム期間Ｐｓｆとを交互に設けてもよい。画像の焼き付きなどの表示不良を抑制する観点からは、リセットの頻度は高い方がよい。
【０１７５】
リセット期間Ｐｒを調整する際、上述したように画素電極ＰＥの電位及び共通電極ＣＥの電位が所望の値に遷移するまでの期間だけではなく、表示領域ＤＡの透明性を考慮してもよい。
【０１７６】
フレーム期間Ｐｆにおいてリセット期間Ｐｒが占める割合が大きいほど表示領域ＤＡの透明性が高まるが、画像の視認性が低下し得る。これらを考慮し、リセット期間Ｐｒの長さは、例えば１フレーム期間Ｐｆの長さの１／２以下とすることが好ましい。但し、透明性を重視する場合などには、フレーム期間Ｐｆに占めるリセット期間Ｐｒの割合をより大きくしてもよい。第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢは、例えば同じ長さとすることができる。第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢの比率を異ならせることで、表示画像の色度を調整してもよい。
【０１７７】
次に、図２４の表示動作を利用して図２１のように画像ＣＲを表示する際の１フレーム期間の表示動作について説明する。  
図２１乃至図２４に示すように、上記駆動部ＤＲは、リセット期間Ｐｒに、第１液晶層３０Ａ、第２液晶層３０Ｂ、及び第３液晶層３０Ｃにそれぞれ第２透明電圧ＶＡ２を印加し、光源ユニットＬＵを液晶層３０に光を照射しない消灯状態に切替える。上記駆動部ＤＲは、第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢの全ての期間に、第２液晶層３０Ｂに第１透明電圧ＶＡ１を印加し、第３液晶層３０Ｃに第２透明電圧ＶＡ２が印加されている状態に保持する。上記駆動部ＤＲは、第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢの一以上のサブフレーム期間に、第１液晶層３０Ａに散乱電圧ＶＢを印加する。
【０１７８】
ここで、上記表示動作に極性反転駆動を適用した場合について説明する。  
図２１乃至図２４に示すように、散乱電圧ＶＢは、正極性の散乱電圧と、負極性の散乱電圧と、を有している（図１４）。正極性の散乱電圧とは、例えば８〜１６Ｖであり、負極性の散乱電圧とは例えば−１６〜−８Ｖである。対象領域ＯＡに画像ＣＲを表示する際、上記駆動部ＤＲは、１フレーム期間Ｐｆ毎に、正極性の散乱電圧ＶＢと負極性の散乱電圧ＶＢとを第１液晶層３０Ａに交互に印加する。この際、上記駆動部ＤＲは、１フレーム期間Ｐｆ毎に、正極性の第１透明電圧ＶＡ１と負極性の第１透明電圧ＶＡ１とを第２液晶層３０Ｂに交互に印加する。この際、上記駆動部ＤＲは、各フレーム期間Ｐｆに、第２透明電圧ＶＡ２を第３液晶層３０Ｃに印加する。
【０１７９】
正極性の第１透明電圧ＶＡ１及び負極性の第１透明電圧ＶＡ１の絶対値は、それぞれ、正極性の散乱電圧ＶＢの最大値の半分であり、負極性の散乱電圧ＶＢの絶対値の最大値の半分である。例えば図１４及び図１５に示す例では、正極性の第１透明電圧ＶＡ１及び負極性の第１透明電圧ＶＡ１の絶対値はそれぞれ８Ｖであり、正極性の散乱電圧ＶＢの最大値及び負極性の散乱電圧ＶＢの絶対値の最大値は、それぞれ１６Ｖである。例えば、第１透明電圧ＶＡ１及び散乱電圧ＶＢが何れの極性であっても、第１透明電圧ＶＡ１の絶対値は、散乱電圧ＶＢの絶対値の最大値の半分である。但し、上記の例に限定されるものではなく、正極性及び負極性の第１透明電圧ＶＡ１は、散乱度が５０％以下の範囲となる電圧であればよい。
【０１８０】
上記のように構成された一実施形態に係る表示装置ＤＳＰ及び表示装置ＤＳＰの駆動方法によれば、表示装置ＤＳＰは、第１走査線Ｇａと、第２走査線Ｇｂと、信号線Ｓと、容量配線Ｃｓと、画素ＰＸと、駆動部ＤＲと、を備えている。画素ＰＸは、画素電極ＰＥ、画素電極と静電容量結合している補助電極ＡＥ、第１スイッチＳＷ１、第２スイッチＳＷ２、及び第３スイッチＳＷ３を有している。駆動部ＤＲは、第１スイッチＳＷ１及び第２スイッチＳＷ２のそれぞれのオンオフを切り替えるために第１走査線Ｇａに第１制御信号Ｃａを与え、第３スイッチＳＷ３のオンオフを切り替えるために第２走査線Ｇｂに第２制御信号Ｃｂを与え、信号線Ｓに画像信号Ｖｓｉｇを与え、容量配線Ｃｓに補助信号ＡＳを与えるように構成されている。
【０１８１】
駆動部ＤＲは、第１駆動期間Ｐｄ１に、第１スイッチＳＷ１及び第２スイッチＳＷ２をそれぞれオンし、第３スイッチＳＷ３をオフし、画像信号Ｖｓｉｇを信号線Ｓ及び第１スイッチＳＷ１を介して画素電極ＰＥに与え、容量配線Ｃｓ及び第２スイッチＳＷ２を介して補助電極ＡＥに補助信号ＡＳを与える。また、駆動部ＤＲは、第１駆動期間Ｐｄ１に続く第２駆動期間Ｐｄ２に、第１スイッチＳＷ１及び第２スイッチＳＷ２をそれぞれオフし、第３スイッチＳＷ３をオンし、画像信号Ｖｓｉｇを信号線Ｓ及び第３スイッチＳＷ３を介して補助電極ＡＥに与える。
【０１８２】
画像信号Ｖｓｉｇ、コモン電圧Ｖｃｏｍ、及び補助信号ＡＳのそれぞれの電圧範囲を０〜＋８Ｖに設定しても、液晶層３０に印加する電圧ＶＬＣを、−１６Ｖ〜＋１６Ｖの範囲に設定することができる。画像信号Ｖｓｉｇ、コモン電圧Ｖｃｏｍ、及び補助信号ＡＳのそれぞれの電圧範囲を０〜＋１６Ｖに設定しなくともよいため、低消費電力化を図ることが可能な表示装置ＤＳＰ及び表示装置ＤＳＰの駆動方法を得ることができる。  
また、本実施形態では、電圧耐久性に優れた表示装置ＤＳＰ及び表示装置ＤＳＰの駆動方法を得ることができる。さらに、本実施形態では、駆動部ＤＲの製造コストの高騰を抑制することが可能な表示装置ＤＳＰ及び表示装置ＤＳＰの駆動方法を得ることができる。
【０１８３】
（変形例１）
次に、上記実施形態の変形例１に係る表示装置ＤＳＰ及び表示装置ＤＳＰの駆動方法について説明する。図２５は、上記実施形態の変形例１に係る表示装置ＤＳＰの主要な構成要素を示す図である。
【０１８４】
図２５に示すように、表示装置ＤＳＰは、コントローラＣＮＴがレベル変換回路（Ｌ／Ｓ回路）ＬＳＣ及びＶｃｏｍ引き込み回路ＬＩＣを備える点で、図３に示した構成と相違している。
【０１８５】
Ｖｃｏｍ回路ＶＣから供給されるコモン電圧（Ｖｃｏｍ）は、共通電極ＣＥに供給されるとともに、Ｖｃｏｍ引き込み回路ＬＩＣにも供給される。Ｖｃｏｍ引き込み回路ＬＩＣは、信号線駆動回路ＳＤと各信号線Ｓとの間に介在している。Ｖｃｏｍ引き込み回路ＬＩＣは、信号線駆動回路ＳＤから出力される画像信号を各信号線Ｓに供給する。また、Ｖｃｏｍ引き込み回路ＬＩＣは、Ｖｃｏｍ回路ＶＣからのコモン電圧を各信号線Ｓに供給することもできる。
【０１８６】
図２６は、図２５に示したＶｃｏｍ引き込み回路ＬＩＣの一構成例を示す図である。Ｖｃｏｍ引き込み回路ＬＩＣは、スイッチング素子ＳＷＩ１〜ＳＷＩｍを備えている。スイッチング素子ＳＷＩ１〜ＳＷＩｍは、例えば表示パネルＰＮＬの第１基板ＳＵＢ１に配置されている。スイッチング素子ＳＷＩ１〜ＳＷＩｍの入力端（ソース）には配線ＬＮ１が接続され、出力端（ドレイン）には各信号線Ｓ１〜Ｓｍがそれぞれ接続され、制御端（ゲート）には配線ＬＮ２が接続されている。
【０１８７】
図２５に示したＶｃｏｍ回路ＶＣは、配線ＬＮ１にコモン電圧Ｖｃｏｍを供給する。なお、この動作は、画素ＰＸに第２透明電圧を書込む際の駆動に適用したり、リセット期間の駆動に適用したり、画素ＰＸに第２透明電圧を書込む際の駆動とリセット期間の駆動の両方に適用したりすることができる。Ｖｃｏｍ引き込み回路ＬＩＣがコモン電圧Ｖｃｏｍを信号線Ｓ１〜Ｓｍに供給する際、信号線駆動回路ＳＤの出力は、ハイ・インピーダンスに制御される。また、タイミングコントローラＴＣは、透明走査を実行する際に、制御信号をレベル変換回路ＬＳＣに出力する。レベル変換回路ＬＳＣは、この制御信号を所定レベルの電圧に変換して配線ＬＮ２に供給する。配線ＬＮ２に制御信号が供給されると、配線ＬＮ１と各信号線Ｓ１〜Ｓｍとが導通し、配線ＬＮ１のコモン電圧Ｖｃｏｍが各信号線Ｓ１〜Ｓｍに供給される。
【０１８８】
このようにコモン電圧Ｖｃｏｍが各信号線Ｓ１〜Ｓｍに供給された状態で、各第１走査線Ｇａ１〜Ｇａｎに第１制御信号Ｃａが供給されると、各画素電極ＰＥに各信号線Ｓ１〜Ｓｍのコモン電圧Ｖｃｏｍが供給される。すなわち、各画素電極ＰＥと共通電極ＣＥとの電位差が０Ｖ（第２透明電圧）となる。  
本変形例１であっても、上記実施形態と同様の効果を得ることができる。本変形例１の構成であれば、信号線駆動回路ＳＤに透明走査のための電圧（例えばコモン電圧Ｖｃｏｍ）を供給するための回路等を設ける必要が無い。
【０１８９】
（変形例２）
次に、上記実施形態の変形例２に係る表示装置ＤＳＰについて説明する。図２７は、上記実施形態の変形例２に係る表示装置ＤＳＰの第１基板ＳＵＢ１の一部を示す平面図であり、上記画素ＰＸを示す図である。本変形例２と上記実施形態とを比較した場合、（１）容量配線Ｃｓが延在する方向、（２）スイッチＳＷ１，ＳＷ２，ＳＷ３（ＴＦＴ）のチャネル幅、（３）コンデンサＣＯの容量サイズ、及び（４）スイッチＳＷ１，ＳＷ２，ＳＷ３の配置に関して、上記実施形態と相違している。
【０１９０】
まず、上記事項（１）について説明する。
図２７に示すように、変形例２において、容量配線Ｃｓは、第２方向Ｙに延在し、信号線Ｓと対向している。容量配線Ｃｓは、第３電極Ｅ３と電気的に接続するため、第１方向Ｘに突出した突出部Ｃｓｂを有している。例えば、容量配線Ｃｓｊ−１は、信号線Ｓｉと対向し、信号線Ｓｉに沿って延在している。容量配線Ｃｓｊは、信号線Ｓｉ＋１と対向し、信号線Ｓｉ＋１に沿って延在している。容量配線Ｃｓｊの突出部Ｃｓｊｂは、接続電極ＥＬと対向し、接続電極ＥＬを介して第３電極Ｅ３に電気的に接続されている。
【０１９１】
変形例２によれば、容量配線Ｃｓと走査線Ｇとの容量カップリングを低減することができる。言い換えると、走査線Ｇの負荷を低減することができる。そのため、変形例２では、走査線Ｇを高速に駆動することができる。  
なお、変形例２では、上記実施形態と比較し信号線Ｓの負荷が増大することになるが、走査線Ｇの負荷の増大を招く場合より優位である。また、信号線Ｓの負荷が増大する場合であっても、信号線Ｓの電気抵抗値が小さくなるように、材料などを調整して信号線Ｓを形成することにより、信号線Ｓの負荷の悪影響を及び難くすることができる。
【０１９２】
次に、上記事項（２）について説明する。
変形例２のスイッチＳＷ１，ＳＷ２，ＳＷ３（ＴＦＴ）のチャネル幅は、上記実施形態のスイッチＳＷ１，ＳＷ２，ＳＷ３（ＴＦＴ）のチャネル幅と比較して小さい。スイッチＳＷ１，ＳＷ２，ＳＷ３（ＴＦＴ）のチャネル領域の面積を小さくすることができる。そのため、上記実施形態と比較し、変形例２のスイッチＳＷ１，ＳＷ２，ＳＷ３（ＴＦＴ）は、信号（電圧）の書込みにかかる時間を短くすることができる。また、本変形例２では、スイッチＳＷ１，ＳＷ２，ＳＷ３の小型化を図ることができるため、画素ＰＸの開口面積の向上に寄与することができる。
【０１９３】
次に、上記事項（３）について説明する。
補助電極ＡＥのサイズは画素電極ＰＥのサイズより小さい。補助電極ＡＥは画素電極ＰＥよりも内側に形成されている。本変形例２において、補助電極ＡＥは、第１スイッチＳＷ１と対向しておらず、第２スイッチＳＷ２のうち第４電極Ｅ４の一部と対向し、第３スイッチＳＷ３のうち第６電極Ｅ６と対向している。そのため、補助電極ＡＥの形状は、四角形ではなく、四角形を部分的に変形した形状である。例えば、第１スイッチＳＷ１と対向する領域において、補助電極ＡＥは、四角形の一部を部分的に凹ませて形成されている。補助電極ＡＥを第６電極Ｅ６に対向させるため、補助電極ＡＥは、四角形の一部を部分的に突出させて形成されている。また、補助電極ＡＥの主要部は四角形に限らず、多角形や円形などの非矩形状であってもよく、補助電極ＡＥの主要部が多角形や非矩形状であってもその一部分を突出させて第２スイッチＳＷ２及び第３スイッチＳＷ３に接続させることも可能である。
【０１９４】
本変形例２では、コンデンサＣＯのサイズを上記実施形態より小さくすることができる。補助電極ＡＥのサイズを小さくする程、コンデンサＣＯの容量サイズを小さくすることが可能である。なお、コンデンサＣＯの容量サイズを小さくしたい場合、本変形例２のように、補助電極ＡＥのサイズを小さくすることが好適である。例えば、補助電極ＡＥのサイズを小さくすることにより、書き込み時間を短くすることができる。
【０１９５】
次に、上記事項（４）について説明する。
スイッチＳＷ１，ＳＷ２，ＳＷ３は、画素ＰＸの四隅にばらばらに配置されている。本変形例２において、第１スイッチＳＷ１は、画素ＰＸの左上隅に配置されている。第２スイッチＳＷ２は、画素ＰＸの右上隅に配置されている。第３スイッチＳＷ３は、画素ＰＸの左下隅に配置されている。なお、図５に示す本実施形態のように、第１スイッチと第２スイッチが左上隅に隣り合っている場合は画素ＰＸ内にて透過率の高い領域と低い領域とができてしまい、表示装置全体として見た際に第１スイッチと第２スイッチとが隣り合う領域が視認者にドットパターンとして見えてしまうことや、散乱状態の見栄えを損ねる可能性があり得る。本変形例２にあるようにスイッチＳＷ１，ＳＷ２，ＳＷ３を画素ＰＸの四隅にばらばらに配置することにより、スイッチによる非透過領域の塊を分散させることで視認者に見えにくくするとともに散乱状態の見栄えを損ねる可能性を無くすことができる。
【０１９６】
次に、本変形例２の第１基板ＳＵＢ１の断面構造について説明する。図２８は、図２７の第１基板ＳＵＢ１を線ＸＸＶＩＩＩ−ＸＸＶＩＩＩに沿って示す断面図である。図２９は、図２７の第１基板ＳＵＢ１を線ＸＸＩＸ−ＸＸＩＸに沿って示す断面図である。図３０は、図２７の第１基板ＳＵＢ１を線ＸＸＸ−ＸＸＸに沿って示す断面図である。図３１は、図２７の第１基板ＳＵＢ１を線ＸＸＸＩ−ＸＸＸＩに沿って示す断面図である。図２８乃至図３１において、配向膜ＡＦ１の図示を省略している。
【０１９７】
図２８に示すように、本変形例２の第１基板ＳＵＢ１は、絶縁層１１及び遮光層ＳＨ１，ＳＨ２，ＳＨ３無しに形成されている。絶縁層１２は、透明基板１０の上に配置されている。絶縁層１５は、絶縁層１４の上に隙間無しに全体に形成されているのではなく、実質的に格子状に形成されている。図２８では、絶縁層１５は、信号線Ｓを覆い、信号線Ｓに沿って延在する線状部を有している。補助電極ＡＥは、絶縁層１４の上に配置されている。絶縁層１６は、部分的に絶縁層１４に接触している。容量配線Ｃｓは、絶縁層１５の上に位置し、信号線Ｓと対向している。
【０１９８】
図２９に示すように、絶縁層１５は、走査線Ｇと対向し、走査線Ｇに沿って延在する線状部を有している。
【０１９９】
図３０に示すように、絶縁層１５は、第６電極Ｅ６の一部を除き、第３スイッチＳＷ３と対向する部分を有している。絶縁層１５の上記部分は、絶縁層１５の上記線状部と一体に形成されている。補助電極ＡＥは、絶縁層１４及び第６電極Ｅ６の上に配置され、第６電極Ｅ６に接触している。補助電極ＡＥは、絶縁層１５にコンタクトホールを形成すること無しに、第６電極Ｅ６に接触している。
【０２００】
図３１に示すように、絶縁層１５は、第２電極Ｅ２の一部を除き、第１スイッチＳＷ１と対向する部分を有している。絶縁層１５の上記部分は、絶縁層１５の上記線状部と一体に形成されている。絶縁層１６は、第２電極Ｅ２の一部、絶縁層１５の一部などと対向している。画素電極ＰＥは、第２電極Ｅ２、絶縁層１５、及び絶縁層１６の上に配置され、第２電極Ｅ２に接触している。
本変形例２においても、上記実施形態と同様の効果を得ることができる。
【０２０１】
（変形例３）
次に、上記実施形態の変形例３に係る表示装置ＤＳＰについて説明する。図３２は、上記実施形態の変形例３に係る表示装置ＤＳＰの第１基板ＳＵＢ１の一部を示す平面図であり、上記画素ＰＸを示す図である。本変形例３と上記変形例２とを比較した場合、（２）スイッチＳＷ１，ＳＷ２，ＳＷ３（ＴＦＴ）のチャネル幅、（３）コンデンサＣＯの容量サイズ、及び（４）スイッチＳＷ１，ＳＷ２，ＳＷ３の配置に関して、上記変形例２と同様である。しかしながら、（１）容量配線Ｃｓが延在する方向、及び（５）スイッチＳＷ１，ＳＷ２，ＳＷ３の向きに関して、上記変形例２と相違している。
【０２０２】
まず、上記事項（１）について説明する。
図３２に示すように、変形例３において、容量配線Ｃｓは、上記実施形態（図５）と同様、第１方向Ｘに延在している。
【０２０３】
次に、上記事項（５）について説明する。
第１スイッチＳＷ１において、第１半導体層ＳＭＣ１は第２方向Ｙに延在し、第１ゲート電極ＧＥ１は第１方向Ｘに延在し第１半導体層ＳＭＣ１と交差している。信号線Ｓは、第１半導体層ＳＭＣ１と電気的に接続するため、第１方向Ｘに突出した突出部Ｓｂを有している。例えば、信号線Ｓｉの突出部Ｓｉｂは、第１電極Ｅ１であり、第１半導体層ＳＭＣ１と対向し、第１半導体層ＳＭＣ１に電気的に接続されている。
【０２０４】
第２スイッチＳＷ２において、第２半導体層ＳＭＣ２は第２方向Ｙに延在し、第２ゲート電極ＧＥ２は第１方向Ｘに延在し第２半導体層ＳＭＣ２と交差している。第３電極Ｅ３は、第１方向Ｘに延在し、容量配線Ｃｓと対向している。接続電極ＥＬは、第３電極Ｅ３と対向している。そのため、容量配線Ｃｓｊは、接続電極ＥＬを介して第３電極Ｅ３に電気的に接続されている。
【０２０５】
第３スイッチＳＷ３において、第３半導体層ＳＭＣ３は第２方向Ｙに延在し、第３ゲート電極ＧＥ３は第１方向Ｘに延在し第３半導体層ＳＭＣ３と交差している。なお、第３半導体層ＳＭＣ３は、隣の画素ＰＸの第１半導体層ＳＭＣ１に絶縁距離を置いて位置している。信号線Ｓの突出部Ｓｂは、第３半導体層ＳＭＣ３とも対向している。例えば、信号線Ｓｉの突出部Ｓｉｂのうち容量配線Ｃｓｊ＋１と対向する突出部Ｓｉｂは、第５電極Ｅ５であり、第３半導体層ＳＭＣ３と対向し、第３半導体層ＳＭＣ３に電気的に接続されている。なお、容量配線Ｃｓｊ＋１と対向する突出部Ｓｉｂは、ｊ＋１行目の画素ＰＸの第１電極Ｅ１としても機能している。
【０２０６】
次に、上記事項（３）について説明する。
補助電極ＡＥは、第１スイッチＳＷ１と対向しておらず、第２スイッチＳＷ２のうち第４電極Ｅ４と対向し、第３スイッチＳＷ３のうち第６電極Ｅ６と対向している。本変形例３においても、補助電極ＡＥの形状は、四角形ではなく、四角形を部分的に変形した形状である。例えば、補助電極ＡＥを第４電極Ｅ４に対向させるため、補助電極ＡＥは、四角形の一部を部分的に第１方向Ｘに突出させて形成されている。さらに、補助電極ＡＥを第６電極Ｅ６に対向させるため、補助電極ＡＥは、四角形の一部を部分的に第１方向Ｘに突出させて形成されている。
【０２０７】
次に、本変形例３の第１基板ＳＵＢ１の断面構造について説明する。図３３は、図３２の第１基板ＳＵＢ１を線ＸＸＸＩＩＩ−ＸＸＸＩＩＩに沿って示す断面図である。図３４は、図３２の第１基板ＳＵＢ１を線ＸＸＸＩＶ−ＸＸＸＩＶに沿って示す断面図である。図３５は、図３２の第１基板ＳＵＢ１を線ＸＸＸＶ−ＸＸＸＶに沿って示す断面図である。図３６は、図３２の第１基板ＳＵＢ１を線ＸＸＸＶＩ−ＸＸＸＶＩに沿って示す断面図である。図３３乃至図３６において、配向膜ＡＦ１の図示を省略している。
【０２０８】
図３３に示すように、本変形例３において、絶縁層１５は、絶縁層１４の上に隙間無しに全体に形成されているのではなく、実質的に格子状に形成されている。図３３では、絶縁層１５は、信号線Ｓを覆い、信号線Ｓに沿って延在する線状部を有している。上記変形例２と異なり、容量配線Ｃｓは、信号線Ｓと対向したり、信号線Ｓに沿って延在したりしていない。
【０２０９】
図３４に示すように、絶縁層１５は、走査線Ｇと対向し、走査線Ｇに沿って延在する線状部を有している。容量配線Ｃｓは、絶縁層１５の上に位置している。第２方向Ｙにおいて、容量配線Ｃｓｊ＋１は第１走査線Ｇａｊ＋１と第２走査線Ｇｂｊとの間に位置し、容量配線Ｃｓｊは第１走査線Ｇａｊと第２走査線Ｇｂｊ−１との間に位置している。
【０２１０】
図３５に示すように、絶縁層１５は、第６電極Ｅ６の一部を除き、第３スイッチＳＷ３と対向する部分を有している。絶縁層１５の上記部分は、絶縁層１５の上記線状部と一体に形成されている。補助電極ＡＥは、第６電極Ｅ６の上に配置され、第６電極Ｅ６に接触している。容量配線Ｃｓｊ＋１は、絶縁層１５の上に位置し、突出部Ｓｉｂと対向している。
【０２１１】
図３６に示すように、絶縁層１５は、第２電極Ｅ２の一部を除き、第１スイッチＳＷ１と対向する部分を有している。絶縁層１５の上記部分は、絶縁層１５の上記線状部と一体に形成されている。絶縁層１６は、絶縁層１４、第２電極Ｅ２の一部、絶縁層１５などと対向している。画素電極ＰＥは、第２電極Ｅ２、絶縁層１５、及び絶縁層１６の上に配置され、第２電極Ｅ２に接触している。
本変形例３においても、上記実施形態と同様の効果を得ることができる。
【０２１２】
（変形例４）
次に、上記実施形態の変形例４に係る表示装置ＤＳＰについて説明する。図３７は、上記実施形態の変形例４に係る表示装置ＤＳＰの第１基板ＳＵＢ１の一部を示す平面図であり、上記画素ＰＸを示す図である。本変形例４と上記変形例３とを比較した場合、（１）容量配線Ｃｓが延在する方向、（２）スイッチＳＷ１，ＳＷ２，ＳＷ３（ＴＦＴ）のチャネル幅、（３）コンデンサＣＯの容量サイズ、及び（４）スイッチＳＷ１，ＳＷ２，ＳＷ３の配置に関して、上記変形例３と同様である。しかしながら、（５）第３スイッチＳＷ３の向きに関して、上記変形例３と相違している。
【０２１３】
ここでは、上記事項（５）について説明する。
図３７に示すように、第３スイッチＳＷ３において、第３半導体層ＳＭＣ３は第１方向Ｘに延在し、第３ゲート電極ＧＥ３は第２方向Ｙに延在し第３半導体層ＳＭＣ３と交差している。なお、本変形例４では、第３半導体層ＳＭＣ３と、隣の画素ＰＸの第１半導体層ＳＭＣ１との絶縁距離は、十分に確保されている。そのため、第１半導体層ＳＭＣ１の形状は、上記変形例３の第１半導体層ＳＭＣ１の形状と相違している。
【０２１４】
次に、本変形例４の第１基板ＳＵＢ１の断面構造について説明する。なお、図３７において、第１基板ＳＵＢ１を線ＸＸＸＩＩＩ−ＸＸＸＩＩＩに沿って示す断面図は、図３３に示した通りである。第１基板ＳＵＢ１を線ＸＸＸＩＶ−ＸＸＸＩＶに沿って示す断面図は、図３４に示した通りである。第１基板ＳＵＢ１を線ＸＸＸＶＩ−ＸＸＸＶＩに沿って示す断面図は、図３６に示した通りである。図３８は、図３７の第１基板ＳＵＢ１を線ＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩに沿って示す断面図である。図３８において、配向膜ＡＦ１の図示を省略している。
【０２１５】
図３８に示すように、容量配線Ｃｓは、上記変形例３と異なり、信号線Ｓと対向したり、信号線Ｓに沿って延在したりしていない。
本変形例４においても、上記実施形態と同様の効果を得ることができる。
【０２１６】
本発明の実施形態を説明したが、上記の実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記の新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。上記の実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【０２１７】
例えば、上述した実施形態では、液晶層３０がＰＤＬＣを利用している液晶表示装置を及びその駆動方法を例に開示した。しかし、上述した実施形態は、液晶層３０がＰＤＬＣを利用していない各種の液晶表示装置を及びその駆動方法に適用することも可能である。また、表示装置ＤＳＰ及びその駆動方法としては、液晶表示装置及びその駆動方法に限定されるものではなく、あらゆる表示装置及びその駆動方法に適用可能である。液晶表示装置以外の表示装置としては、例えば電気泳動装置を挙げることができる。
【符号の説明】
【０２１８】
ＤＳＰ…表示装置、ＰＮＬ…表示パネル、ＳＵＢ１…第１基板、１０…透明基板、
１１，１２，１３，１４，１５，１６…絶縁層、ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４，ＣＨ５，ＣＨ６…コンタクトホール、ＣＮ１，ＣＮ２，ＣＮ３…コンタクトホール、
ＰＸ…画素、Ｇａ…第１走査線、Ｇｂ…第２走査線、Ｃｓ…容量配線、Ｓ…信号線、
ＰＥ…画素電極、ＡＥ…補助電極、ＳＷ１，ＳＷ２，ＳＷ３…スイッチ、
ＧＥ１，ＧＥ２，ＧＥ３…ゲート電極、Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｅ５，Ｅ６…電極、
ＳＭＣ１，ＳＭＣ２，ＳＭＣ３…半導体層、ＲＣ１，ＲＣ２，ＲＣ３…チャネル領域、
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６…低抵抗領域、ＣＯ…コンデンサ、
ＳＵＢ２…第２基板、２０…透明基板、ＣＥ…共通電極、ＢＭ…遮光層、３０…液晶層、
ＬＵ…光源ユニット、ＬＳ…発光素子、ＤＲ…駆動部、ＧＤ…走査線駆動回路、
ＳＤ…信号線駆動回路、Ｐｆ…フレーム期間、Ｐｓｆ…サブフレーム期間、
Ｈ…水平走査期間、Ｐｄ１，Ｐｄ２…駆動期間、Ｖｓｉｇ…画像信号、
Ｖｃｏｍ…コモン電圧、ＡＳ…補助信号、Ｃａ，Ｃｂ…制御信号、ＶＢ…散乱電圧、
ＶＡ１…第１透明電圧、ＶＡ２…第２透明電圧、Ｐｐ，Ｐａ…電位、
ＤＡ…表示領域、ＮＤＡ…非表示領域、Ｘ…第１方向、Ｙ…第２方向、Ｚ…第３方向。
【図１】
2020020936.tif 000003
【図２】
2020020936.tif 000004
【図３】
2020020936.tif 000005
【図４】
2020020936.tif 000006
【図５】
2020020936.tif 000007
【図６】
2020020936.tif 000008
【図７】
2020020936.tif 000009
【図８】
2020020936.tif 000010
【図９】
2020020936.tif 000011
【図１０Ａ】
2020020936.tif 000012
【図１０Ｂ】
2020020936.tif 000013
【図１１Ａ】
2020020936.tif 000014
【図１１Ｂ】
2020020936.tif 000015
【図１２】
2020020936.tif 000016
【図１３Ａ】
2020020936.tif 000017
【図１３Ｂ】
2020020936.tif 000018
【図１３Ｃ】
2020020936.tif 000019
【図１４】
2020020936.tif 000020
【図１５】
2020020936.tif 000021
【図１６Ａ】
2020020936.tif 000022
【図１６Ｂ】
2020020936.tif 000023
【図１７】
2020020936.tif 000024
【図１８】
2020020936.tif 000025
【図１９】
2020020936.tif 000026
【図２０】
2020020936.tif 000027
【図２１】
2020020936.tif 000028
【図２２】
2020020936.tif 000029
【図２３】
2020020936.tif 000030
【図２４】
2020020936.tif 000031
【図２５】
2020020936.tif 000032
【図２６】
2020020936.tif 000033
【図２７】
2020020936.tif 000034
【図２８】
2020020936.tif 000035
【図２９】
2020020936.tif 000036
【図３０】
2020020936.tif 000037
【図３１】
2020020936.tif 000038
【図３２】
2020020936.tif 000039
【図３３】
2020020936.tif 000040
【図３４】
2020020936.tif 000041
【図３５】
2020020936.tif 000042
【図３６】
2020020936.tif 000043
【図３７】
2020020936.tif 000044
【図３８】
2020020936.tif 000045