(57)【要約】【課題】表示装置において、ＩＣの接続不良を抑制する。【解決手段】表示装置であって、第１バンプと第２バンプとを有するＩＣと、表示領域と前記表示領域を囲む領域とを有し、前記表示領域を囲む領域に、前記第１バンプと接続する第１電極と前記第２バンプと接続する第２電極とが形成される基板と、前記第１バンプと前記第１電極との間に配置される絶縁性の第１ブロック部材と、前記第２バンプと前記第２電極との間に配置される絶縁性の第２ブロック部材と、を有し、前記第１ブロック部材と前記第２ブロック部材とは離間して配置され、前記ブロック部材には貫通孔が形成され、前記貫通孔内に配置される導電性ボールを介して、前記バンプと前記電極とが接続され、前記ＩＣが前記基板に実装される。【選択図】図４
2020008731.tif 000002
【特許請求の範囲】
【請求項１】
第１バンプと第２バンプとを有するＩＣと、
表示領域と前記表示領域を囲む領域とを有し、前記表示領域を囲む領域に、前記第１バンプと接続する第１電極と前記第２バンプと接続する第２電極とが形成される基板と、
前記第１バンプと前記第１電極との間に配置される絶縁性の第１ブロック部材と、
前記第２バンプと前記第２電極との間に配置される絶縁性の第２ブロック部材と、を有し、
前記第１ブロック部材と前記第２ブロック部材とは離間して配置され、
前記ブロック部材には貫通孔が形成され、前記貫通孔内に配置される導電性ボールを介して、前記バンプと前記電極とが接続され、
前記ＩＣが前記基板に実装される、
表示装置。
【請求項２】
第１バンプと第２バンプとを有するＩＣと、
表示領域と前記表示領域を囲む領域とを有し、前記表示領域を囲む領域に、前記第１バンプと接続する第１電極と前記第２バンプと接続する第２電極とが形成される基板と、
前記バンプと前記電極との間で、前記第１バンプと前記第２バンプに跨って配置される絶縁性のブロック部材と、を有し、
前記ブロック部材には貫通孔が形成され、前記貫通孔内に配置される導電性ボールを介して、前記バンプと前記電極とが接続され、
前記ＩＣが前記基板に実装される、
表示装置。
【請求項３】
前記第１バンプと前記第２バンプとの間に、導電性ボールが配置される、請求項２に記載の表示装置。
【請求項４】
前記ブロック部材は、フィラー含有樹脂組成物を含む、請求項１から３のいずれかに記載の表示装置。
【請求項５】
前記ブロック部材の厚みは、前記導電性ボールの直径より小さい、請求項１から４のいずれかに記載の表示装置。
【請求項６】
表示領域と前記表示領域を囲む領域とを有し、前記表示領域を囲む領域に電極が形成された基板の前記電極上に、仮固定層を形成すること、
前記基板の前記電極上に、前記仮固定層を介して、貫通孔が形成された絶縁性のブロック部材を配置すること、
前記ブロック部材の前記貫通孔内に、導電性ボールを配置すること、
前記基板の前記電極上にバンプを有するＩＣを配置し、加圧により、前記電極と前記バンプとを、前記ブロック部材の前記貫通孔内に配置された前記導電性ボールを介して接続すること、を含む、
表示装置の製造方法。
【請求項７】
前記仮固定層は、シランカップリング剤を含む、請求項６に記載の製造方法。
【請求項８】
前記ブロック部材は、フィラー含有樹脂組成物を含む、請求項６または７に記載の製造方法。
【請求項９】
前記ブロック部材の厚みは、前記導電性ボールの直径より小さい、請求項６から８のいずれかに記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置の製造方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンス（ＥＬ）表示装置や液晶表示装置などの表示装置では、例えば、表示装置の駆動部を構成するドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）や表示装置のタッチ検出部を制御するタッチドライバＩＣ等のＩＣが、表示領域を有する基板に実装される。具体的には、ＩＣにはバンプが存在し、このバンプが基板に形成された電極に接続される。
【０００３】
ＩＣには複数のバンプが存在し、この複数のバンプと対応する複数の電極とを全て確実に接続することが求められる。例えば、ＩＣを熱圧着によって電極に接続する際、ＩＣが撓んでバンプが均一に加圧されない現象が生じ得る。このような現象に対し、入力バンプと出力バンプとの間にダミーバンプを配置して、接続不良を解消することが提案されている（特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−２６０４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記ＩＣの接続に関し、さらに高い信頼性が求められている。
【０００６】
本発明は、ＩＣの接続不良が抑制された表示装置の提供を目的の１つとする。
【課題を解決するための手段】
【０００７】
本発明の１つの局面によれば、表示装置が提供される。本発明の１つの実施形態に係る表示装置は、第１バンプと第２バンプとを有するＩＣと、表示領域と前記表示領域を囲む領域とを有し、前記表示領域を囲む領域に、前記第１バンプと接続する第１電極と前記第２バンプと接続する第２電極とが形成される基板と、前記第１バンプと前記第１電極との間に配置される絶縁性の第１ブロック部材と、前記第２バンプと前記第２電極との間に配置される絶縁性の第２ブロック部材と、を有し、前記第１ブロック部材と前記第２ブロック部材とは離間して配置され、前記ブロック部材には貫通孔が形成され、前記貫通孔内に配置される導電性ボールを介して、前記バンプと前記電極とが接続され、前記ＩＣが前記基板に実装される。
【０００８】
本発明の別の実施形態に係る表示装置は、第１バンプと第２バンプとを有するＩＣと、表示領域と前記表示領域を囲む領域とを有し、前記表示領域を囲む領域に、前記第１バンプと接続する第１電極と前記第２バンプと接続する第２電極とが形成される基板と、前記バンプと前記電極との間で、前記第１バンプと前記第２バンプに跨って配置される絶縁性のブロック部材と、を有し、前記ブロック部材には貫通孔が形成され、前記貫通孔内に配置される導電性ボールを介して、前記バンプと前記電極とが接続され、前記ＩＣが前記基板に実装される。
【０００９】
本発明の別の局面によれば、表示装置の製造方法が提供される。本発明に係る表示装置の製造方法は、表示領域と前記表示領域を囲む領域とを有し、前記表示領域を囲む領域に電極が形成された基板の前記電極上に、仮固定層を形成すること、前記基板の前記電極上に、前記仮固定層を介して、貫通孔が形成された絶縁性のブロック部材を配置すること、前記ブロック部材の前記貫通孔内に、導電性ボールを配置すること、前記基板の前記電極上にバンプを有するＩＣを配置し、加圧により、前記電極と前記バンプとを、前記ブロック部材の前記貫通孔内に配置された前記導電性ボールを介して接続すること、を含む。
【図面の簡単な説明】
【００１０】
【図１】本発明の１つの実施形態に係る有機ＥＬ表示装置の概略の構成を示す模式図である。
【図２】図１に示す有機ＥＬ表示装置の表示パネルの一例を示す模式的な平面図である。
【図３】図２のIII−III断面の一例を示す概略図である。
【図４】図２のI−I断面の一例を示す概略図である。
【図５】図４に示すブロック部材の配置を示す平面図である。
【図６Ａ】実施形態に係る有機ＥＬ表示装置の製造工程例を示す概略図である。
【図６Ｂ】図６Ａに続く図である。
【図６Ｃ】図６Ｂに続く図である。
【図６Ｄ】図６Ｃに続く図である。
【図６Ｅ】図６Ｄに続く図である。
【図７】図２のI−I断面の変形例を示す概略図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の実施形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１２】
さらに、本発明の詳細な説明において、ある構成物と他の構成物の位置関係を規定する際、「上に」「下に」とは、ある構成物の直上あるいは直下に位置する場合のみでなく、特に断りの無い限りは、間にさらに他の構成物を介在する場合を含むものとする。
【００１３】
図１は、本発明の１つの実施形態に係る表示装置の概略の構成を、有機ＥＬ表示装置を例にして示す模式図である。有機ＥＬ表示装置２は、画像を表示する画素アレイ部４と、画素アレイ部４を駆動する駆動部とを備える。有機ＥＬ表示装置２は、基材上に薄膜トランジスタ（ＴＦＴ）や有機発光ダイオード（ＯＬＥＤ）などの積層構造が形成されて構成される。なお、図１に示した概略図は一例であって、本実施形態はこれに限定されるものではない。
【００１４】
画素アレイ部４には、画素に対応してＯＬＥＤ６および画素回路８がマトリクス状に配置される。画素回路８は複数のＴＦＴ１０，１２やキャパシタ１４で構成される。
【００１５】
上記駆動部は、走査線駆動回路２０、映像線駆動回路２２、駆動電源回路２４および制御装置２６を含み、画素回路８を駆動しＯＬＥＤ６の発光を制御する。
【００１６】
走査線駆動回路２０は、画素の水平方向の並び（画素行）ごとに設けられた走査信号線２８に接続されている。走査線駆動回路２０は、制御装置２６から入力されるタイミング信号に応じて走査信号線２８を順番に選択し、選択した走査信号線２８に、点灯ＴＦＴ１０をオンする電圧を印加する。
【００１７】
映像線駆動回路２２は、画素の垂直方向の並び（画素列）ごとに設けられた映像信号線３０に接続されている。映像線駆動回路２２は、制御装置２６から映像信号を入力され、走査線駆動回路２０による走査信号線２８の選択に合わせて、選択された画素行の映像信号に応じた電圧を各映像信号線３０に出力する。当該電圧は、選択された画素行にて点灯ＴＦＴ１０を介してキャパシタ１４に書き込まれる。駆動ＴＦＴ１２は、書き込まれた電圧に応じた電流をＯＬＥＤ６に供給し、これにより、選択された走査信号線２８に対応する画素のＯＬＥＤ６が発光する。
【００１８】
駆動電源回路２４は、画素列ごとに設けられた駆動電源線３２に接続され、駆動電源線３２および選択された画素行の駆動ＴＦＴ１２を介してＯＬＥＤ６に電流を供給する。
【００１９】
ここで、ＯＬＥＤ６の下部電極は、駆動ＴＦＴ１２に接続される。一方、各ＯＬＥＤ６の上部電極は、全画素のＯＬＥＤ６に共通の電極で構成される。下部電極を陽極（アノード）として構成する場合は、高電位が入力され、上部電極は陰極（カソード）となって低電位が入力される。下部電極を陰極（カソード）として構成する場合は、低電位が入力され、上部電極は陽極（アノード）となって高電位が入力される。
【００２０】
図２は、図１に示す有機ＥＬ表示装置の表示パネルの一例を示す模式的な平面図である。表示パネル４０の表示領域４２に、図１に示した画素アレイ部４が設けられ、上述したように画素アレイ部４にはＯＬＥＤ６が配列される。上述したようにＯＬＥＤ６を構成する上部電極は、各画素に共通に形成され、表示領域４２全体を覆う。
【００２１】
矩形である表示パネル４０の一辺には、部品実装領域４６が設けられ、表示領域４２につながる配線が配置される。部品実装領域４６には、駆動部を構成するドライバＩＣ４８が搭載されたり、フレキシブルプリント基板（ＦＰＣ）５０が接続されたりする。ＦＰＣ５０は、制御装置２６やその他の回路２０，２２，２４等に接続されたり、その上にＩＣを搭載されたりする。
【００２２】
図３は、図２のIII−III断面の一例を示す概略図である。表示パネル４０は、基材７０の上に、ＴＦＴ７２などが形成された回路層７４、ＯＬＥＤ６およびＯＬＥＤ６を封止する封止層１０６などが積層された構造を有する。基材７０は、例えば、ガラス板、ポリイミド系樹脂などの樹脂を含む樹脂膜で構成される。樹脂膜で構成される場合、基材７０は、例えば、樹脂材料を塗布により成膜して形成される。封止層１０６の上には保護膜１１４が積層される。具体的には、封止層１０６の上に接着層を介してシート状、あるいはフィルム状の保護膜１１４を貼り合わせる。本実施形態においては、画素アレイ部４はトップエミッション型であり、ＯＬＥＤ６で生じた光は、基材７０側とは反対側（図３において上向き）に出射される。
【００２３】
表示領域４２の回路層７４には、上述した画素回路８、走査信号線２８、映像信号線３０、駆動電源線３２などが形成される。駆動部の少なくとも一部分は、基材７０上に回路層７４として表示領域４２に隣接する領域に形成することができる。上述したように、駆動部を構成するドライバＩＣ４８やＦＰＣ５０を、部品実装領域４６にて、回路層７４の配線１１６に接続することができる。
【００２４】
図３に示すように、基材７０上には、無機絶縁材料で形成された下地層８０が配置されている。無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮｙ）、酸化シリコン（ＳｉＯｘ）およびこれらの複合体が用いられる。
【００２５】
表示領域４２においては、下地層８０を介して、基材７０上には、トップゲート型のＴＦＴ７２のチャネル部およびソース・ドレイン部となる半導体領域８２が形成されている。半導体領域８２は、例えば、ポリシリコン（ｐ−Ｓｉ）で形成される。半導体領域８２は、例えば、基材７０上に半導体層（ｐ−Ｓｉ膜）を設け、この半導体層をパターニングし、回路層７４で用いる箇所を選択的に残すことにより形成される。
【００２６】
ＴＦＴ７２のチャネル部の上には、ゲート絶縁膜８４を介してゲート電極８６が配置されている。ゲート絶縁膜８４は、代表的には、ＴＥＯＳで形成される。ゲート電極８６は、例えば、スパッタリング等で形成した金属膜をパターニングして形成される。ゲート電極８６上には、ゲート電極８６を覆うように層間絶縁層８８が配置されている。層間絶縁層８８は、例えば、上記無機絶縁材料で形成される。ＴＦＴ７２のソース・ドレイン部となる半導体領域８２（ｐ−Ｓｉ）には、イオン注入により不純物が導入され、さらにそれらに電気的に接続されたソース電極９０ａおよびドレイン電極９０ｂが形成され、ＴＦＴ７２が構成される。
【００２７】
ＴＦＴ７２上には、層間絶縁膜９２が配置されている。層間絶縁膜９２の表面には、配線９４が配置される。配線９４は、例えば、スパッタリング等で形成した金属膜をパターニングすることにより形成される。配線９４を形成する金属膜と、ゲート電極８６、ソース電極９０ａおよびドレイン電極９０ｂの形成に用いた金属膜とで、例えば、配線１１６および図１に示した走査信号線２８、映像信号線３０、駆動電源線３２を多層配線構造で形成することができる。この上に、平坦化膜９６およびパッシベーション膜９８が形成され、表示領域４２において、パッシベーション膜９８上にＯＬＥＤ６が形成されている。平坦化膜９６は、例えば、樹脂材料で形成される。パッシベーション膜９８は、例えば、ＳｉＮｙ等の無機絶縁材料で形成される。
【００２８】
ＯＬＥＤ６は、下部電極１００、有機材料層１０２および上部電極１０４を含む。ＯＬＥＤ６は、代表的には、下部電極１００、有機材料層１０２および上部電極１０４を基材７０側からこの順に積層して形成される。本実施形態では、下部電極１００がＯＬＥＤ６の陽極（アノード）であり、上部電極１０４が陰極（カソード）である。
【００２９】
図３に示すＴＦＴ７２が、ｎチャネルを有した駆動ＴＦＴ１２であるとすると、下部電極１００は、ＴＦＴ７２のソース電極９０ａに接続される。具体的には、上述した平坦化膜９６の形成後、下部電極１００をＴＦＴ７２に接続するためのコンタクトホール１１０が形成され、例えば、平坦化膜９６表面およびコンタクトホール１１０内に形成した導電体部をパターニングすることにより、ＴＦＴ７２に接続された下部電極１００が画素ごとに形成される。下部電極１００は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）等の透明金属酸化物、Ａｇ、Ａｌ等の金属で形成される。
【００３０】
上記構造上には、画素を区画するバンク１１２が配置されている。例えば、下部電極１００の形成後、画素境界にバンク１１２を形成し、バンク１１２で囲まれた画素の有効領域（下部電極１００の露出する領域）に、有機材料層１０２および上部電極１０４が積層される。有機材料層１０２は、代表的には、複数の層を含む。具体的には、有機材料層１０２は、アノード側から順に、ホール輸送層、発光層および電子輸送層を積層して形成されている。また、有機材料層１０２は、その他の層を含み得る。その他の層としては、例えば、アノードと発光層との間に配置されるホール注入層や電子ブロック層、カソードと発光層との間に配置される電子注入層やホールブロック層が挙げられる。上部電極１０４は、透過性導電膜で構成される。透過性導電膜は、例えば、ＭｇとＡｇの極薄合金やＩＴＯ、ＩＺＯ等の透明金属酸化物で形成される。
【００３１】
上部電極１０４上には、表示領域４２全体を覆うように封止層１０６が配置されている。封止層１０６は、第１封止膜１６１、封止平坦化膜１６０および第２封止膜１６２をこの順で含む積層構造を有している。第１封止膜１６１および第２封止膜１６２は、無機材料（例えば、無機絶縁材料）で形成される。具体的には、化学気相成長（ＣＶＤ）法によりＳｉＮｙ膜を成膜することにより形成される。封止平坦化膜１６０は、有機材料（例えば、硬化性樹脂組成物等の樹脂材料）を用いて形成される。一方、部品実装領域４６では、封止層１０６は配置されていない。
【００３２】
例えば、表示パネル４０の表面の機械的な強度を確保するため、表示領域４２の表面に保護膜１１４が積層される。一方、部品実装領域４６には、ドライバＩＣ４８およびＦＰＣ５０を接続し易くするため保護膜１１４配置されていない。
【００３３】
図４は図２のI−I断面の一例を示す概略図であり、図５は図４に示すブロック部材の配置を示す平面図である。なお、図４においては、図３に示す配線１１６より下に配置される構造を基板１０８と簡略化して示している。
【００３４】
配線１１６とドライバＩＣ４８とは、ブロック部材６４を介在させて電気的に接続されている。図示例では、ドライバＩＣ４８の１つのバンプ６２に対応して、１つのブロック部材６４が配置されている。具体的には、隣り合う２つのブロック部材６４，６４は、離間して配置されている。
【００３５】
ブロック部材６４には、厚み方向に貫通する貫通孔６４ａがアレイ状に形成され、隣り合う２つの貫通孔６４ａ，６４ａは、離間して配置されている。貫通孔６４ａ内では、配線１１６の電極６０にドライバＩＣ４８のバンプ６２がはんだボール（導電性ボール）６６により電気的に接続されている。具体的には、電極６０とバンプ６２との間には、はんだボール６６が配置され、電極６０およびバンプ６２は、はんだボール６６に接合されている。貫通孔６４ａのサイズ（ホール径）は、例えば、１μｍ程度である。図示例では、１つの貫通孔６４ａ内に１つのはんだボール６６が配置されているが、１つの貫通孔６４ａ内に複数のはんだボール６６が配置されてもよい。
【００３６】
ブロック部材６４は、任意の適切な絶縁材料で形成される。１つの実施形態においては、ブロック部材の熱膨張係数は、電気的に接続されるＩＣ（図示例では、ドライバＩＣ４８）の熱膨張係数と同程度の材料で形成される。具体例として、ブロック部材６４は、樹脂（例えば、エポキシ系樹脂）とフィラー（例えば、ＳｉＯｘ等の無機絶縁材料）を含有する樹脂組成物により形成される。この場合、熱膨張係数は、フィラーの含有割合を調整することにより制御され得る。フィラーの含有割合は、例えば、樹脂組成物の８０重量％以上とされる。
【００３７】
ブロック部材６４は、例えば、上記樹脂組成物を所定の厚みとなるように板状に成形して、焼成等により硬化させて板状部材を作製し、得られた板状部材に貫通孔を形成することにより得ることができる。貫通孔は、例えば、ドリル、レーザードリル等により形成される。
【００３８】
図６Ａから図６Ｅは、実施形態に係る有機ＥＬ表示装置の製造工程例を示す図である。なお、図６Ａから図６Ｅにおいては、図３に示す配線１１６より下に配置される構造を基板１０８と簡略化し、配線１１６より上に配置される積層構造を上部構造層１１８と簡略化して示している。
【００３９】
図６Ａは、基材７０上に、ＴＦＴ、ＯＬＥＤ、封止層１０６などの積層構造が完成した状態を示している。部品実装領域４６には、ドライバＩＣ４８と電気的に接続するための電極６０が設けられている。
【００４０】
次に、図６Ｂに示すように電極６０上に仮固定層６８を形成した後、図６Ｃに示すように貫通孔６４ａが形成されたブロック部材６４を所定の位置に配置する。仮固定層６８は、ブロック部材６４を所定の位置からずれないように固定し得る。仮固定層６８は、例えば、シランカップリング剤を含有する。
【００４１】
図６Ｄは、ブロック部材６４の貫通孔６４ａ内に、はんだボール６６を配置する工程を示している。全ての貫通孔６４ａ内にはんだボール６６を配置してもよいし、一部の貫通孔６４ａ内にはんだボール６６を配置してもよい。図示するように、ブロック部材６４の厚みは、例えば、はんだボール６６の直径よりも小さくなるように設定される。仮固定層６８は、はんだボール６６を所定の位置からずれないように固定し得る。
【００４２】
図示例とは異なり、例えば、はんだボール６６が予め配置されたブロック部材６４を、仮固定層６８上に配置してもよい。
【００４３】
図６Ｅは、ドライバＩＣ４８を実装する工程を示している。具体的には、基板１０８の電極６０上に、ブロック部材６４を介してドライバＩＣ４８を配置し、この状態で、図中の矢印で示すように、基板１０８に対してドライバＩＣ４８側から加圧することで、電極６０とバンプ６２とが電気的に接続される。貫通孔６４ａが形成されたブロック部材６４を用いることで、はんだボール６６を所望の位置に（例えば、等間隔に）確実に配置させることができる。また、ブロック部材６４を存在させることで、熱によりドライバＩＣ４８が変形した際に生じる応力がはんだボール６６に集中的にかかるのを緩和して、接続不良の発生を抑制することができる。ブロック部材６４の熱膨張係数が制御されていることで、熱による接続不良の発生をさらに抑制することができる。こうして、信頼性の高い端子構造を得ることができる。なお、加圧により接続するので、先に設けた仮固定層６８により導電性は阻害されない。
【００４４】
図７は、図２のI−I断面の変形例を示す概略図である。上記実施形態に限られず、図７に示されるように、複数のバンプ６２（電極６０）に跨って、１つのブロック部材６４が配置されてもよい。この場合、離間して配置されたバンプ６２，６２（電極６０，６０）の間にも、はんだボール６６が配置され得るが、絶縁性のブロック部材６４が存在するので、短絡等の不具合は生じない。
【００４５】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成または同一の目的を達成することができる構成で置き換えることができる。
【００４６】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【符号の説明】
【００４７】
２  有機ＥＬ表示装置、４  画素アレイ部、６  ＯＬＥＤ、８  画素回路、１０  点灯ＴＦＴ、１２  駆動ＴＦＴ、１４  キャパシタ、２０  走査線駆動回路、２２  映像線駆動回路、２４  駆動電源回路、２６  制御装置、２８  走査信号線、３０  映像信号線、３２  駆動電源線、４０  表示パネル、４２  表示領域、４６  部品実装領域、４８  ドライバＩＣ、５０  ＦＰＣ、６０  電極、６２  バンプ、６４  ブロック部材、６６  はんだボール、６８  仮固定層、７０  基材、７２  ＴＦＴ、７４  回路層、８０  下地層、８２  半導体領域、８４  ゲート絶縁膜、８６  ゲート電極、８８  層間絶縁層、９０ａ  ソース電極、９０ｂ  ドレイン電極、９２  層間絶縁膜、９４  配線、９６  平坦化膜、９８  パッシベーション膜、１００  下部電極、１０２  有機材料層、１０４  上部電極、１０６  封止層、１１０  コンタクトホール、１１２  バンク、１１４  保護膜、１１６  配線。
【図１】
2020008731.tif 000003
【図２】
2020008731.tif 000004
【図３】
2020008731.tif 000005
【図４】
2020008731.tif 000006
【図５】
2020008731.tif 000007
【図６Ａ】
2020008731.tif 000008
【図６Ｂ】
2020008731.tif 000009
【図６Ｃ】
2020008731.tif 000010
【図６Ｄ】
2020008731.tif 000011
【図６Ｅ】
2020008731.tif 000012
【図７】
2020008731.tif 000013