(57)【要約】【課題】安定した特性を有する素子を提供する。または、複数種の素子を有し、それぞれの素子が安定した特性を有する装置を提供する。【解決手段】第１の絶縁体と、第１の絶縁体上のトランジスタと、トランジスタ上の第２の絶縁体と、第２の絶縁体上の第３の絶縁体と、を有し、第２の絶縁体は、第１の絶縁体に達する開口部を有し、開口部には、第４の絶縁体が配置され、第１の絶縁体、第３の絶縁体および第４の絶縁体は、第２の絶縁体よりも水素透過性が低い半導体装置である。【選択図】図１
2020107898.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、
前記第１のトランジスタ上の第１の絶縁体と、
前記第１の絶縁体上の第２の絶縁体と、
前記第２の絶縁体上の第２のトランジスタと、
前記第２のトランジスタ上の第３の絶縁体と、
前記第３の絶縁体上の第４の絶縁体と、を有し、
前記第３の絶縁体は、前記第２の絶縁体に達する開口部を有し、
前記開口部には、第５の絶縁体が配置され、
前記第２の絶縁体、前記第４の絶縁体および前記第５の絶縁体は、前記第３の絶縁体よりも密度が高い半導体装置。
【請求項２】
請求項１において、
前記開口部は、前記第２のトランジスタの四方を囲んで配置される半導体装置。
【請求項３】
請求項１または請求項２において、
前記第２のトランジスタは酸化物半導体を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、トランジスタおよび半導体装置に関する。または、本発明は、例えば
、トランジスタおよび半導体装置の製造方法に関する。または、本発明は、例えば、表示
装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、電子機器に関する。また
は、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の製造方法に関する。また
は、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器
は、半導体装置を有する場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されてい
る。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。
トランジスタに適用可能な半導体としてシリコンが知られている。
【０００５】
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶シ
リコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用
する場合、大面積基板への成膜技術が確立されている非晶質シリコンを用いると好適であ
る。一方、駆動回路と画素回路とを同一基板上に形成するような高機能の表示装置を構成
するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能
な多結晶シリコンを用いると好適である。多結晶シリコンは、非晶質シリコンに対し高温
での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
【０００６】
近年では、酸化物半導体（代表的にはＩｎ−Ｇａ−Ｚｎ酸化物）を用いたトランジスタの
開発が活発化している。
【０００７】
酸化物半導体の歴史は古く、１９８８年には、結晶Ｉｎ−Ｇａ−Ｚｎ酸化物を半導体素子
へ利用することが開示されている（特許文献１参照。）。また、１９９５年には、酸化物
半導体を用いたトランジスタが発明されており、その電気特性が開示されている（特許文
献２参照。）。
【０００８】
酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタ、および多
結晶シリコンを用いたトランジスタとは異なる特徴を有する。例えば、酸化物半導体を用
いたトランジスタを適用した表示装置は、消費電力が低いことが知られている。酸化物半
導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトラ
ンジスタに用いることができる。また、酸化物半導体を用いたトランジスタは、高い電界
効果移動度を有するため、駆動回路と画素回路とを同一基板上に形成するような高機能の
表示装置を実現できる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を
改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭６３−２３９１１７
【特許文献２】特表平１１−５０５３７７
【発明の概要】
【発明が解決しようとする課題】
【００１０】
安定した特性を有する素子を提供することを課題の一とする。または、複数種の素子を有
し、それぞれの素子が安定した特性を有する装置を提供することを課題の一とする。また
は、安定した電気特性を有するトランジスタを提供することを課題の一とする。または、
ノーマリーオフの電気特性を有するトランジスタを提供することを課題の一とする。また
は、サブスレッショルドスイング値の小さいトランジスタを提供することを課題の一とす
る。または、短チャネル効果の小さいトランジスタを提供することを課題の一とする。ま
たは、非導通時のリーク電流の小さいトランジスタを提供することを課題の一とする。ま
たは、電気特性の優れたトランジスタを提供することを課題の一とする。または、信頼性
の高いトランジスタを提供することを課題の一とする。または、高い周波数特性を有する
トランジスタを提供することを課題の一とする。
【００１１】
または、該トランジスタを有する半導体装置を提供することを課題の一とする。または、
該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装
置、または該モジュールを有する電子機器を提供することを課題の一とする。または、新
規な半導体装置を提供することを課題の一とする。または、新規なモジュールを提供する
ことを課題の一とする。または、新規な電子機器を提供することを課題の一とする。
【００１２】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１３】
（１）
本発明の一態様は、第１の絶縁体と、第１の絶縁体上のトランジスタと、トランジスタ上
の第２の絶縁体と、第２の絶縁体上の第３の絶縁体と、を有し、第２の絶縁体は、第１の
絶縁体に達する開口部を有し、開口部には、第４の絶縁体が配置され、第１の絶縁体、第
３の絶縁体および第４の絶縁体は、第２の絶縁体よりも水素透過性が低い半導体装置であ
る。
【００１４】
（２）
本発明の一態様は、（１）において、開口部は、トランジスタの四方を囲んで配置される
半導体装置である。
【００１５】
（３）
本発明の一態様は、第１の絶縁体と、第１の絶縁体上のトランジスタと、トランジスタ上
の第２の絶縁体と、第２の絶縁体上の第３の絶縁体と、を有し、第２の絶縁体は、第１の
絶縁体に達する第１の開口部と、トランジスタに達する第２の開口部と、を有し、第１の
開口部には、第４の絶縁体が配置され、第２の開口部には、導電体が配置され、第１の絶
縁体、第３の絶縁体、第４の絶縁体および導電体は、第２の絶縁体よりも水素透過性が低
い半導体装置である。
【００１６】
（４）
本発明の一態様は、（３）において、第１の開口部は、トランジスタの四方を囲んで配置
される半導体装置である。
【００１７】
（５）
本発明の一態様は、（３）または（４）において、導電体は、第１の領域と、第２の領域
と、を有し、第１の領域は、第２の領域よりも水素透過性が低い半導体装置である。
【００１８】
（６）
本発明の一態様は、（５）において、第１の領域は、第２の領域よりも外側に配置される
半導体装置である。
【００１９】
（７）
本発明の一態様は、（５）または（６）において、第１の領域は、トランジスタと接する
領域を有する半導体装置である。
【００２０】
（８）
本発明の一態様は、（５）乃至（７）のいずれか一において、第１の領域は、第２の開口
部と接する領域を有する半導体装置である。
【００２１】
（９）
本発明の一態様は、（５）乃至（８）のいずれか一において、第１の領域は、第２の領域
よりも窒素濃度の高い領域を有する半導体装置である。
【００２２】
（１０）
本発明の一態様は、（５）乃至（９）のいずれか一において、第１の領域は、水素を吸蔵
する金属を有する半導体装置である。
【００２３】
（１１）
本発明の一態様は、（１）乃至（１０）のいずれか一において、トランジスタは酸化物半
導体を有する半導体装置である。
【００２４】
（１２）
本発明の一態様は、第１のトランジスタと、第１のトランジスタ上の第１の絶縁体と、第
１の絶縁体上の第２の絶縁体と、第２の絶縁体上の第２のトランジスタと、第２のトラン
ジスタ上の第３の絶縁体と、第３の絶縁体上の第４の絶縁体と、を有し、第３の絶縁体は
、第２の絶縁体に達する開口部を有し、開口部には、第５の絶縁体が配置され、第２の絶
縁体、第４の絶縁体および第５の絶縁体は、第３の絶縁体よりも水素透過性が低い半導体
装置である。
【００２５】
（１３）
本発明の一態様は、（１２）において、開口部は、第２のトランジスタの四方を囲んで配
置される半導体装置である。
【００２６】
（１４）
本発明の一態様は、（１２）または（１３）において、第２のトランジスタは酸化物半導
体を有する半導体装置である。
【００２７】
（１５）
本発明の一態様は、（１）乃至（１４）のいずれか一に記載の方法で作製した半導体装置
と、プリント配線基板と、を有するモジュールである。
【００２８】
（１６）
本発明の一態様は、（１）乃至（１４）のいずれか一に記載の方法で作製した半導体装置
、または（１５）に記載のモジュールと、スピーカー、操作キー、または、バッテリーと
、を有する電子機器である。
【発明の効果】
【００２９】
安定した特性を有する素子を提供することができる。または、複数種の素子を有し、それ
ぞれの素子が安定した特性を有する装置を提供することができる。安定した電気特性を有
するトランジスタを提供することができる。または、ノーマリーオフの電気特性を有する
トランジスタを提供することができる。または、サブスレッショルドスイング値の小さい
トランジスタを提供することができる。または、短チャネル効果の小さいトランジスタを
提供することができる。または、非導通時のリーク電流の小さいトランジスタを提供する
ことができる。または、電気特性の優れたトランジスタを提供することができる。または
、信頼性の高いトランジスタを提供することができる。または、高い周波数特性を有する
トランジスタを提供することができる。
【００３０】
または、該トランジスタを有する半導体装置を提供することができる。または、該半導体
装置を有するモジュールを提供することができる。または、該半導体装置、または該モジ
ュールを有する電子機器を提供することができる。または、新規な半導体装置を提供する
ことができる。または、新規なモジュールを提供することができる。または、新規な電子
機器を提供することができる。
【００３１】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００３２】
【図１】本発明の一態様に係る装置の上面図および断面図。
【図２】本発明の一態様に係る装置の断面図。
【図３】本発明の一態様に係る装置の上面図および断面図。
【図４】本発明の一態様に係る装置の上面図および断面図。
【図５】本発明の一態様に係る装置の断面図。
【図６】本発明の一態様に係る装置の作製方法を説明する断面図。
【図７】本発明の一態様に係る装置の作製方法を説明する断面図。
【図８】本発明の一態様に係る装置の作製方法を説明する断面図。
【図９】本発明の一態様に係る装置の作製方法を説明する断面図。
【図１０】本発明の一態様に係る装置の作製方法を説明する断面図。
【図１１】ＡＬＤ装置の一例を示す図。
【図１２】本発明の一態様に係るトランジスタの上面図および断面図。
【図１３】本発明の一態様に係るトランジスタの断面図。
【図１４】本発明の一態様に係るトランジスタの断面図。
【図１５】本発明の一態様に係る酸化物半導体を有する領域のバンド図。
【図１６】本発明の一態様に係るトランジスタの上面図および断面図。
【図１７】本発明の一態様に係るトランジスタの断面図。
【図１８】本発明の一態様に係るトランジスタの断面図。
【図１９】本発明の一態様に係る半導体装置を示す回路図。
【図２０】本発明の一態様に係る半導体装置を示す断面図。
【図２１】本発明の一態様に係る半導体装置を示す断面図。
【図２２】本発明の一態様に係る半導体装置を示す断面図。
【図２３】本発明の一態様に係る記憶装置を示す回路図。
【図２４】本発明の一態様に係る半導体装置を示す断面図。
【図２５】本発明の一態様に係る半導体装置を示す断面図。
【図２６】本発明の一態様に係る半導体装置を示す断面図。
【図２７】本発明の一態様に係る半導体装置を示す上面図。
【図２８】本発明の一態様に係る半導体装置を示すブロック図。
【図２９】本発明の一態様に係る半導体装置を示す断面図。
【図３０】本発明の一態様に係る半導体装置を示す断面図。
【図３１】本発明の一態様に係る半導体装置を示す断面図。
【図３２】本発明の一態様に係る半導体装置を示す斜視図および断面図。
【図３３】本発明の一態様に係る半導体装置を示すブロック図。
【図３４】本発明の一態様に係る半導体装置を示す回路図。
【図３５】本発明の一態様に係る半導体装置を示す回路図、上面図および断面図。
【図３６】本発明の一態様に係る半導体装置を示す断面図。
【図３７】本発明の一態様に係る半導体装置を示す回路図および断面図。
【図３８】本発明の一態様に係る電子機器を示す斜視図。
【図３９】ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。
【図４０】ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。
【図４１】ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。
【図４２】ＣＡＡＣ−ＯＳの電子回折パターンを示す図。
【図４３】Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
【図４４】ＣＡＡＣ−ＯＳの成膜方法を説明する図。
【図４５】ＩｎＭＺｎＯ４の結晶を説明する図。
【図４６】ＣＡＡＣ−ＯＳの成膜方法を説明する図。
【図４７】ＣＡＡＣ−ＯＳの成膜方法を説明する図。
【図４８】ｎｃ−ＯＳの成膜方法を説明する図。
【図４９】Ｉｎ−Ｍ−Ｚｎ酸化物の組成を説明する三角図。
【発明を実施するための形態】
【００３３】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説
明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に
理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるもの
ではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異
なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じく
し、特に符号を付さない場合がある。
【００３４】
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されて
いる場合がある。
【００３５】
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替え
ることが可能である。
【００３６】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）
との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である
。一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさに
よって決定される。したがって、「接地電位」などと記載されている場合であっても、電
位が０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合
もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合
には、その電位を基準として、正の電位と負の電位が規定される。
【００３７】
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層
順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」な
どと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞
と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００３８】
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」とし
ての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と
言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体
」と言い換えることができる場合がある。
【００３９】
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」とし
ての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密
に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と
言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体
」と言い換えることができる場合がある。
【００４０】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度
が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導
体にＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅ）が形成されることや、キャリア移動度
が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導
体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族
元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、
水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素
などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形
成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純
物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５
族元素などがある。
【００４１】
なお、本明細書において、Ａが濃度Ｂの領域を有する、と記載する場合、例えば、Ａのあ
る領域における深さ方向全体の濃度がＢである場合、Ａのある領域における深さ方向の濃
度の平均値がＢである場合、Ａのある領域における深さ方向の濃度の中央値がＢである場
合、Ａのある領域における深さ方向の濃度の最大値がＢである場合、Ａのある領域におけ
る深さ方向の濃度の最小値がＢである場合、Ａのある領域における深さ方向の濃度の収束
値がＢである場合、測定上Ａそのものの確からしい値の得られる領域における濃度がＢで
ある場合などを含む。
【００４２】
また、本明細書において、Ａが大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂの領域を有
する、と記載する場合、例えば、Ａのある領域における全体の大きさ、長さ、厚さ、幅、
または距離がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離
の平均値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の
中央値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の最
大値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の最小
値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の収束値
がＢである場合、測定上Ａそのものの確からしい値の得られる領域での大きさ、長さ、厚
さ、幅、または距離がＢである場合などを含む。
【００４３】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラン
ジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重な
る領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電
極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つの
トランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
【００４４】
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領
域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのト
ランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
【００４５】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に
形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示
される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の
方が大きくなる。
【００４６】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００４７】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに
重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上
のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅ
ｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した
場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、
本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合があ
る。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い
込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによ
って、値を決定することができる。
【００４８】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
【００４９】
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図ま
たは断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形状
を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記載
されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状を
有すると読み替えることができる。
【００５０】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００５１】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
【００５２】
なお、明細書において、半導体と記載する場合、酸化物半導体と読み替えることができる
。半導体としては、ほかにもシリコン、ゲルマニウムなどの第１４族半導体、炭化シリコ
ン、ケイ化ゲルマニウム、ヒ化ガリウム、リン化インジウム、セレン化亜鉛、硫化カドミ
ウム、酸化物半導体などの化合物半導体、および有機半導体を用いることができる。
【００５３】
＜装置＞
以下では、本発明の一態様に係る装置について説明する。本発明の一態様に係る装置は、
少なくとも一種以上の素子を有する。一種以上の半導体素子を有する装置を、特に半導体
装置と呼ぶことがある。
【００５４】
図１（Ａ）は、本発明の一態様に係る装置を有する上面図である。また、図１（Ｂ）は、
図１（Ａ）に示した一点鎖線Ｃ１−Ｃ２および一点鎖線Ｃ３−Ｃ４における断面図である
。なお、上面図では、理解を容易にするために一部の絶縁体などを省略する場合がある。
【００５５】
図１（Ｂ）に示す装置は、絶縁体１０２と、絶縁体１０８と、絶縁体１１８と、絶縁体１
２８と、素子１５０と、を有する。絶縁体１０２は、基板１００上に配置される。素子１
５０は、絶縁体１０２上に配置される。絶縁体１１８は、絶縁体１０２上および素子１５
０上に配置され、絶縁体１０２に達する開口部を有する。絶縁体１２８は、絶縁体１１８
の開口部に配置され、絶縁体１０２と接する領域を有する。絶縁体１０８は、絶縁体１１
８上および絶縁体１２８上に配置され、絶縁体１２８と接する領域を有する。
【００５６】
基板１００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい
。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコ
ニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体
基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリ
コン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウ
ムなどの化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を
有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板な
どがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などが
ある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さら
には、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶
縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。
または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子と
しては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【００５７】
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上に装置を
設ける方法としては、非可とう性の基板上に装置を作製した後、装置を剥離し、可とう性
基板である基板１００に転置する方法もある。その場合には、非可とう性基板と装置との
間に剥離層を設けるとよい。なお、基板１００として、繊維を編みこんだシート、フィル
ムまたは箔などを用いてもよい。また、基板１００が伸縮性を有してもよい。また、基板
１００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。また
は、元の形状に戻らない性質を有してもよい。基板１００の厚さは、例えば、５μｍ以上
７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以
上３００μｍ以下とする。基板１００を薄くすると、半導体装置を軽量化することができ
る。また、基板１００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場
合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。その
ため、落下などによって基板１００上の半導体装置に加わる衝撃などを緩和することがで
きる。即ち、丈夫な半導体装置を提供することができる。
【００５８】
可とう性基板である基板１００としては、例えば、金属、合金、樹脂もしくはガラス、ま
たはそれらの繊維などを用いることができる。可とう性基板である基板１００は、線膨張
率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板１００とし
ては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１
０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリ
オレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、
アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板
１００として好適である。
【００５９】
図１（Ａ）および図１（Ｂ）に示すように、本発明の一態様に係る装置は、素子１５０の
下側に絶縁体１０２が配置され、上側に絶縁体１０８が配置され、四方（周囲）を囲んで
絶縁体１２８が配置される構造を有する。ここで、絶縁体１０２、絶縁体１０８および絶
縁体１２８は、バリア性を有する絶縁体である。
【００６０】
なお、絶縁体１１８は、単層ではなく積層構造を有してもよい。絶縁体１１８が積層構造
を有する場合、それぞれの層を連続して形成しなくてもよい。例えば、素子１５０を形成
する前の工程と、素子１５０を形成した後の工程と、にそれぞれ絶縁体１１８となる層を
形成してもよい。
【００６１】
絶縁体１０２は、水素透過性の低い（水素をバリアする性質の）絶縁体である。絶縁体１
０８は、水素透過性の低い絶縁体である。絶縁体１２８は、水素透過性の低い絶縁体であ
る。絶縁体１１８は、水素透過性の高い絶縁体である。言い換えると、水素透過性の低い
絶縁体（絶縁体１０２、絶縁体１０８および絶縁体１２８など）は、水素透過性の高い絶
縁体（絶縁体１１８など）よりも水素を透過しない絶縁体である。
【００６２】
水素は、原子半径などが小さいため絶縁体中を拡散しやすい（拡散係数が大きい）。例え
ば、密度の低い絶縁体は、水素透過性が高くなる。言い換えれば、密度の高い絶縁体は水
素透過性が低くなる。密度の低い絶縁体は、絶縁体全体の密度が低い必要はなく、部分的
に密度が低い場合も含む。これは、密度の低い領域が水素の経路となるためである。水素
を透過しうる密度は一意には定まらないが、代表的には２．６ｇ／ｃｍ３未満などが挙げ
られる。密度の低い絶縁体としては、例えば、酸化シリコンおよび酸化窒化シリコンなど
の無機絶縁体、ならびにポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミ
ドなど）、ポリイミド、ポリカーボネートおよびアクリルなどの有機絶縁体などがある。
密度の高い絶縁体としては、例えば、酸化マグネシウム、酸化アルミニウム、酸化ゲルマ
ニウム、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオ
ジム、酸化ハフニウムおよび酸化タンタルなどがある。なお、密度の低い絶縁体および密
度の高い絶縁体は、上述の絶縁体に限定されない。例えば、これらの絶縁体に、ホウ素、
窒素、フッ素、ネオン、リン、塩素またはアルゴンから選ばれた一種以上の元素が含まれ
ていてもよい。
【００６３】
また、結晶粒界を有する絶縁体は、水素透過性が高い場合がある。言い換えれば、結晶粒
界を有さない（または結晶粒界が少ない）絶縁体は水素を透過させにくい。例えば、非多
結晶絶縁体（非晶質絶縁体など）は、多結晶絶縁体と比べて水素透過性が低くなる。
【００６４】
また、水素との結合エネルギーが高い絶縁体は、水素透過性が低い場合がある。例えば、
水素と結合して水素化合物を作る絶縁体が、装置の作製工程または装置の動作における温
度で水素を脱離しない程度の結合エネルギーを有すれば、水素透過性の低い絶縁体といえ
る。例えば、２００℃以上１０００℃以下、３００℃以上１０００℃以下、または４００
℃以上１０００℃以下で水素化合物を作る絶縁体は、水素透過性が低い場合がある。また
、例えば、水素の脱離温度が、２００℃以上１０００℃以下、３００℃以上１０００℃以
下、または４００℃以上１０００℃以下である水素化合物を作る絶縁体は、水素透過性が
低い場合がある。一方、水素の脱離温度が、２０℃以上４００℃以下、２０℃以上３００
℃以下、または２０℃以上２００℃以下である水素化合物を作る絶縁体は、水素透過性が
高い場合がある。また、容易に脱離する水素、および遊離した水素を過剰水素と呼ぶ場合
がある。
【００６５】
また、絶縁体１０２は、酸素透過性の低い（酸素をバリアする性質の）絶縁体である。絶
縁体１０８は、酸素透過性の低い絶縁体である。絶縁体１２８は、酸素透過性の低い絶縁
体である。絶縁体１１８は、酸素透過性の高い絶縁体である。言い換えると、酸素透過性
の低い絶縁体（絶縁体１０２、絶縁体１０８および絶縁体１２８など）は、酸素透過性の
高い絶縁体（絶縁体１１８など）よりも酸素を透過しない絶縁体である。
【００６６】
また、絶縁体１０２は、水の透過性の低い（水をバリアする性質の）絶縁体である。絶縁
体１０８は、水の透過性の低い絶縁体である。絶縁体１２８は、水の透過性の低い絶縁体
である。絶縁体１１８は、水の透過性の高い絶縁体である。言い換えると、水の透過性の
低い絶縁体（絶縁体１０２、絶縁体１０８および絶縁体１２８など）は、水の透過性の高
い絶縁体（絶縁体１１８など）よりも水を透過しない絶縁体である。
【００６７】
素子１５０は、例えば、トランジスタ、容量素子、抵抗素子、記憶素子、表示素子、発光
素子または光電変換素子などを有する。これらの素子は、水、水素または酸素の移動に伴
って、特性を変動させる場合がある。したがって、図１（Ａ）および図１（Ｂ）に示すよ
うに、素子１５０を水の透過性の低い、水素透過性が低い、または／および酸素透過性が
低い絶縁体で囲むことによって、素子１５０の特性が変動することを抑制できる。
【００６８】
以下では、各素子が、水、水素または／および酸素によって特性が変動する場合について
説明する。
【００６９】
トランジスタとしては、シリコン、ゲルマニウムなどの第１４族半導体、炭化シリコン、
ケイ化ゲルマニウム、ヒ化ガリウム、リン化インジウム、セレン化亜鉛、硫化カドミウム
、酸化物半導体などの化合物半導体、および有機半導体を用いることができる。
【００７０】
例えば、シリコン、ゲルマニウム、炭化シリコン、ケイ化ゲルマニウムなどを有するトラ
ンジスタは、水素によって特性が向上する。また、酸素によって特性が劣化する。したが
って、素子１５０の周りに水素を留めることが好ましい。また、素子１５０の周りに過剰
酸素を有さない（または過剰酸素が少ない）ことが好ましい。なお、過剰酸素とは、絶縁
体中などに存在し、かつ絶縁体などと結合していない（遊離した）酸素、または絶縁体な
どとの結合エネルギーの低い酸素をいう。
【００７１】
過剰酸素を有する絶縁体は、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１００℃以上
７００℃以下または１００℃以上５００℃以下の表面温度の範囲で１×１０１８ａｔｏｍ
ｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／
ｃｍ３以上の酸素（酸素原子数換算）を放出することもある。
【００７２】
ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
【００７３】
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比
例する。そして標準試料との比較により、気体の全放出量を計算することができる。
【００７４】
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、および
測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、下に示す式
で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガス
の全てが酸素分子由来と仮定する。ＣＨ３ＯＨの質量電荷比は３２であるが、存在する可
能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の
酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比
率が極微量であるため考慮しない。
【００７５】
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α
【００７６】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値で
ある。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上に示す式の詳細に
関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科
学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として一
定量の水素原子を含むシリコン基板を用いて測定する。
【００７７】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
【００７８】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子
の放出量の２倍となる。
【００７９】
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。
具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３
以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、電子スピン共鳴法（ＥＳ
Ｒ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）にて、ｇ値が２．０１近傍に非
対称の信号を有することもある。
【００８０】
また、例えば、酸化物半導体などを有するトランジスタは、水および水素によって特性が
劣化する。また、酸素によって特性が向上する。したがって、素子１５０の周りに酸素を
留めることが好ましい。また、素子１５０の周りに水および水素（特に過剰水素）を有さ
ない（または水および水素が少ない）ことが好ましい。
【００８１】
また、例えば、容量素子としてトランジスタで例示した半導体を用いる場合、水、水素ま
たは／および酸素によって容量素子の特性が変動してしまう場合がある。また、例えば、
抵抗素子として、トランジスタで例示した半導体を用いる場合、水、水素または／および
酸素によって抵抗素子の特性が変動してしまう場合がある。
【００８２】
また、例えば、記憶素子は、上述したトランジスタ、上述した容量素子または／および上
述した抵抗素子を有する場合がある。したがって、水、水素または／および酸素によって
記憶素子の特性が変動してしまう場合がある。記憶素子の特性が変動することで、記憶素
子への書き込みまたは／および読み出しができなくなることや、書き込まれたデータが消
去されてしまうことなどがある。記憶素子としては、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ
Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏ
ｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎ
ｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄ
ｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａ
ｃｃｅｓｓ  Ｍｅｍｏｒｙ）およびフラッシュメモリなどがある。
【００８３】
また、例えば、表示素子は、上述した容量素子または／および上述した抵抗素子を有する
場合がある。したがって、水、水素または／および酸素によって表示素子の特性が変動し
てしまう場合がある。表示素子の特性が変動することで、表示ができなくなることや、表
示の階調が変化することや、表示にムラが生じることなどがある。また、例えば、発光素
子の一種である有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子の場合、水ま
たは／および酸素によって電極または／および有機物が変質することがある。
【００８４】
また、例えば、シリコンを有する光電変換素子は、水および水素によって特性が向上する
。また、酸素によって特性が劣化する。したがって、素子１５０の周りに水および水素を
留めることが好ましい。また、素子１５０の周りに酸素を有さないことが好ましい。
【００８５】
以上のように、バリア性を有する絶縁体で素子１５０を囲むことによって、素子１５０の
特性の変動を抑制することができる。また、水、水素または／および酸素などを、素子１
５０の周辺に留めることによって、素子１５０の特性を安定化させることができる場合が
ある。
【００８６】
＜装置の変形例１＞
図２（Ａ）、図２（Ｂ）および図２（Ｃ）は、それぞれ本発明の一態様に係る装置の断面
図である。図２（Ａ）に示す装置、図２（Ｂ）に示す装置、および図２（Ｃ）に示す装置
は、図１（Ａ）および図１（Ｂ）に示した装置において、素子１５０に電極などが接続し
ている例である。
【００８７】
図２（Ａ）に示す装置は、絶縁体１０８および絶縁体１１８に、素子１５０に達する３つ
の開口部が設けられる。そして、それぞれの開口部には、導電体１２１、導電体１２２ま
たは導電体１２３が配置される。導電体１２１、導電体１２２および導電体１２３は、例
えば、素子１５０に信号を入力する機能または／および素子１５０から信号を出力する機
能を有する。なお、図２（Ａ）などでは、開口部などを３つ有する装置の例を示したが、
本発明の一態様に係る装置はこれに限定されず、３つ以外の数でも構わない。
【００８８】
導電体１２１、導電体１２２および導電体１２３は、バリア性を有する導電体である。
【００８９】
導電体１２１は、水素透過性の低い導電体である。導電体１２２は、水素透過性の低い導
電体である。導電体１２３は、水素透過性の低い導電体である。例えば、水素透過性の低
い導電体（導電体１２１、導電体１２２および導電体１２３など）は、水素透過性の高い
絶縁体（絶縁体１１８など）よりも水素を透過しない導電体である。
【００９０】
水素は、原子半径などが小さいため導電体中を拡散しやすい（拡散係数が大きい）。例え
ば、密度の低い導電体は、水素透過性が高くなる。言い換えれば、密度の高い導電体は水
素透過性が低くなる。密度の低い導電体は、導電体全体の密度が低い必要はなく、部分的
に密度が低い場合も含む。これは、密度の低い領域が水素の経路となるためである。水素
を透過しうる密度は一意には定まらないが、代表的には６．０ｇ／ｃｍ３未満などが挙げ
られる。密度の高い導電体としては、例えば、クロム、マンガン、鉄、コバルト、ニッケ
ル、銅、亜鉛、ジルコニウム、ニオブ、モリブデン、ルテニウム、ロジウム、パラジウム
、銀、インジウム、スズ、ハフニウム、タンタル、タングステン、イリジウム、白金およ
び金などの金属や、これらの金属元素を一以上有する合金、ならびにこれらの金属元素を
一以上有する酸化物または窒化物などの化合物がある。なお、密度の高い導電体は、上述
の導電体に限定されない。例えば、これらの導電体に、ホウ素、フッ素、ネオン、リン、
塩素またはアルゴンから選ばれた一種以上の元素が含まれていてもよい。
【００９１】
また、結晶粒界を有する導電体は、水素透過性が高い場合がある。言い換えれば、結晶粒
界を有さない（または結晶粒界が少ない）導電体は水素を透過させにくい。例えば、非多
結晶導電体（非晶質導電体など）は、多結晶導電体と比べて水素透過性が低くなる。
【００９２】
また、水素との結合エネルギーが高い導電体は、水素透過性が低い場合がある。例えば、
水素と結合して水素化合物を作る導電体（水素吸蔵合金ともいう。）が、装置の作製工程
または装置の動作における温度で水素を脱離しない程度の結合エネルギーを有すれば、水
素透過性の低い導電体といえる。例えば、２００℃以上１０００℃以下、３００℃以上１
０００℃以下、または４００℃以上１０００℃以下で水素化合物を作る導電体は、水素透
過性が低い場合がある。また、例えば、水素の脱離温度が、２００℃以上１０００℃以下
、３００℃以上１０００℃以下、または４００℃以上１０００℃以下である水素化合物を
作る導電体は、水素透過性が低い場合がある。一方、水素の脱離温度が、２０℃以上４０
０℃以下、２０℃以上３００℃以下、または２０℃以上２００℃以下である水素化合物を
作る導電体は、水素透過性が高い場合がある。
【００９３】
導電体１２１は、酸素透過性の低い導電体である。導電体１２２は、酸素透過性の低い導
電体である。導電体１２３は、酸素透過性の低い導電体である。例えば、酸素透過性の低
い導電体（導電体１２１、導電体１２２および導電体１２３など）は、酸素透過性の高い
絶縁体（絶縁体１１８など）よりも酸素を透過しない導電体である。特に、導電体１２１
は、酸素との反応性の低い導電体である。また、導電体１２２は、酸素との反応性の低い
導電体である。また、導電体１２３は、酸素との反応性の低い導電体である。酸素との反
応性の低い導電体は、例えば、装置の作製工程または装置の動作における温度で酸化しな
い、または僅かに酸化する導電体（例えば、酸化された領域の厚さが１０ｎｍ未満、好ま
しくは５ｎｍ未満、さらに好ましくは３ｎｍ未満の導電体）である。酸素との反応性の低
い導電体は、酸素と反応して高抵抗化することが少ないため、電流を流す用途に適する。
【００９４】
導電体１２１は、水の透過性の低い導電体である。導電体１２２は、水の透過性の低い導
電体である。導電体１２３は、水の透過性の低い導電体である。例えば、水の透過性の低
い導電体（導電体１２１、導電体１２２および導電体１２３など）は、水の透過性の高い
絶縁体（絶縁体１１８など）よりも水を透過しない導電体である。
【００９５】
素子１５０は、例えば、トランジスタ、容量素子、抵抗素子、記憶素子、表示素子または
発光素子などを有する。これらの素子は、水、水素または酸素の移動に伴って、特性を変
動させる場合がある。したがって、図２（Ａ）に示すように、素子１５０を水の透過性が
低い、水素透過性が低い、または／および酸素透過性が低い絶縁体および導電体で囲むこ
とによって、素子１５０の特性が変動することを抑制できる。
【００９６】
なお、本発明の一態様に係る装置は図２（Ａ）の構成に限定されるものではない。
【００９７】
例えば、図２（Ｂ）に示す装置は、絶縁体１０８および絶縁体１１８に、素子１５０に達
する３つの開口部が設けられる。そして、それぞれの開口部の側面および底面に沿って、
導電体１２１ａ、導電体１２２ａまたは導電体１２３ａが配置される。また、導電体１２
１ａ上、導電体１２２ａ上または導電体１２３ａ上には、それぞれ導電体１２１ｂ、導電
体１２２ｂまたは導電体１２３ｂが配置される。導電体１２１ａおよび導電体１２１ｂは
、導電体１２１と同じ機能を有する。また、導電体１２２ａおよび導電体１２２ｂは、導
電体１２２と同じ機能を有する。また、導電体１２３ａおよび導電体１２３ｂは、導電体
１２３と同じ機能を有する。なお、図２（Ｂ）などでは、開口部などを３つ有する装置の
例を示したが、本発明の一態様に係る装置はこれに限定されず、３つ以外の数でも構わな
い。
【００９８】
図２（Ａ）に示す装置では、一つの導電体が複数の機能を有する例を示した。一方、図２
（Ｂ）に示す装置では、二つの導電体によって複数の機能を有すればよい。例えば、導電
体１２１ａ、導電体１２２ａおよび導電体１２３ａがバリア性を有し、導電体１２１ｂ、
導電体１２２ｂおよび導電体１２３ｂが高い導電性を有してもよい。このように、図２（
Ｂ）に示す装置は、二つの導電体によって複数の機能を実現すればよいため、導電体の組
み合わせによって装置構成の自由度を高くすることができる。また、一つの導電体で実現
するよりも、それぞれの機能を高くすることができる。
【００９９】
導電体１２１ａ、導電体１２２ａおよび導電体１２３ａがバリア性を有する導電体である
場合、導電体１２１ｂ、導電体１２２ｂおよび導電体１２３ｂがバリア性を有さない導電
体であっても構わない。ただし、導電体１２１ｂ、導電体１２２ｂおよび導電体１２３ｂ
がバリア性を有する導電体であっても構わない。例えば、それぞれが異なるバリア性を有
する導電体であっても構わない。
【０１００】
なお、本発明の一態様に係る装置は図２（Ａ）および図２（Ｂ）の構成に限定されるもの
ではない。
【０１０１】
例えば、図２（Ｃ）に示す装置は、絶縁体１０８および絶縁体１１８に、素子１５０に達
する３つの開口部が設けられる。そして、それぞれの開口部の側面に沿って、導電体１２
１ｃ、導電体１２２ｃまたは導電体１２３ｃが配置される。なお、それぞれの開口部の底
面には、導電体１２１ｃ、導電体１２２ｃまたは導電体１２３ｃは配置されない。また、
３つの開口部には、それぞれ導電体１２１ｄ、導電体１２２ｄまたは導電体１２３ｄが配
置される。導電体１２１ｃおよび導電体１２１ｄは、導電体１２１と同じ機能を有する。
また、導電体１２２ｃおよび導電体１２２ｄは、導電体１２２と同じ機能を有する。また
、導電体１２３ｃおよび導電体１２３ｄは、導電体１２３と同じ機能を有する。なお、図
２（Ｃ）などでは、開口部などを３つ有する装置の例を示したが、本発明の一態様に係る
装置はこれに限定されず、３つ以外の数でも構わない。
【０１０２】
また、図２（Ｃ）に示す装置では、二つの導電体によって複数の機能を有すればよい。例
えば、導電体１２１ｃ、導電体１２２ｃおよび導電体１２３ｃがバリア性を有し、導電体
１２１ｄ、導電体１２２ｄおよび導電体１２３ｄが高い導電性を有してもよい。このよう
に、図２（Ｃ）に示す装置は、二つの導電体によって複数の機能を実現すればよいため、
導電体の組み合わせによって装置構成の自由度を高くすることができる。また、一つの導
電体で実現するよりも、それぞれの機能を高くすることができる。また、図２（Ｃ）に示
す装置は、導電体１２１ｄ、導電体１２２ｄおよび導電体１２３ｄが、それぞれ導電体１
２１ｃ、導電体１２２ｃおよび導電体１２３ｃを介さずに素子１５０と電気的に接続して
いる。そのため、導電体１２１ｃ、導電体１２２ｃおよび導電体１２３ｃは、導電体に限
定されない。例えば、導電体１２１ｃ、導電体１２２ｃおよび導電体１２３ｃが、半導体
または絶縁体であってもよい。導電体１２１ｃ、導電体１２２ｃおよび導電体１２３ｃと
して、絶縁体を用いる場合、上述したバリア性の高い絶縁体などを用いればよい。
【０１０３】
導電体１２１ｃ、導電体１２２ｃおよび導電体１２３ｃがバリア性を有する導電体である
場合、導電体１２１ｄ、導電体１２２ｄおよび導電体１２３ｄがバリア性を有さない導電
体であっても構わない。ただし、導電体１２１ｄ、導電体１２２ｄおよび導電体１２３ｄ
がバリア性を有する導電体であっても構わない。例えば、それぞれが異なるバリア性を有
する導電体であっても構わない。
【０１０４】
＜装置の変形例２＞
図３（Ａ）および図３（Ｂ）に示す装置、ならびに図４（Ａ）および図４（Ｂ）に示す装
置は、図１（Ａ）および図１（Ｂ）の変形例であり、素子を複数有する例である。なお、
図３（Ａ）および図４（Ａ）は装置の上面図を示し、図３（Ｂ）および図４（Ｂ）は装置
の断面図を示す。
【０１０５】
図３（Ａ）および図３（Ｂ）に示す装置は、バリア性を有する絶縁体で囲まれた一の領域
に、行方向に二以上の素子（例えば、素子１５０ａおよび素子１５０ｂなど）を有する素
子群を有する例である。また、図４（Ａ）および図４（Ｂ）に示す装置は、バリア性を有
する絶縁体で囲まれた一の領域に、行方向および列方向に、それぞれ二以上の素子（例え
ば、素子１５０ａ、素子１５０ｂ、素子１５０ｃおよび素子１５０ｄなど）を有する素子
群を有する例である。
【０１０６】
図３（Ａ）および図３（Ｂ）に示す装置、ならびに図４（Ａ）および図４（Ｂ）に示す装
置は、バリア性を有する絶縁体で囲まれた一の領域に素子群を配置するため、図１（Ａ）
および図１（Ｂ）に示した装置と比べて装置を高集積化することができる。
【０１０７】
なお、図３（Ａ）および図３（Ｂ）に示す装置、ならびに図４（Ａ）および図４（Ｂ）に
示す装置が、図２（Ａ）に示した装置、図２（Ｂ）に示した装置、および図２（Ｃ）に示
した装置のように、素子などと電極が接続していてもよい。
【０１０８】
＜装置の変形例３＞
図５（Ａ）および図５（Ｂ）は、それぞれ本発明の一態様に係る装置の断面図である。
【０１０９】
図５（Ａ）に示す装置は、絶縁体１０２と、絶縁体１０８と、絶縁体１１８と、絶縁体１
２８と、素子１５０と、絶縁体２１８と、導電体１２１と、導電体１２２と、導電体１２
３と、導電体２２１と、素子１５１と、を有する。素子１５１は、基板１００上に配置さ
れる。絶縁体２１８は、基板１００上および素子１５１上に配置される。絶縁体１０２は
、絶縁体２１８上に配置される。素子１５０は、絶縁体１０２上に配置される。絶縁体１
１８は、絶縁体１０２上および素子１５０上に配置され、絶縁体１０２に達する開口部を
有する。絶縁体１２８は、絶縁体１１８の開口部に配置され、絶縁体１０２と接する領域
を有する。絶縁体１０８は、絶縁体１１８上および絶縁体１２８上に配置され、絶縁体１
２８と接する領域を有する。
【０１１０】
また、図５（Ａ）に示す装置は、絶縁体１０８および絶縁体１１８に、素子１５０に達す
る３つの開口部が設けられる。そして、それぞれの開口部には、導電体１２１、導電体１
２２または導電体１２３が配置される。導電体１２１、導電体１２２および導電体１２３
は、例えば、素子１５０に信号を入力する機能または／および素子１５０から信号を出力
する機能を有する。なお、図５（Ａ）などでは、開口部などを３つ有する装置の例を示し
たが、本発明の一態様に係る装置はこれに限定されず、３つ以外の数でも構わない。
【０１１１】
また、図５（Ａ）に示す装置は、絶縁体１０２および絶縁体２１８に、素子１５１に達す
る開口部が設けられる。そして、開口部には、導電体２２１が配置される。導電体２２１
は、例えば、素子１５１に信号を入力する機能または／および素子１５１から信号を出力
する機能を有する。例えば、導電体２２１を介して、素子１５０と素子１５１との間の信
号の入出力が可能となる。なお、図５（Ａ）などでは、開口部などを１つ有する装置の例
を示したが、本発明の一態様に係る装置はこれに限定されず、１つ以外の数でも構わない
。
【０１１２】
絶縁体２１８は、単層ではなく積層構造を有してもよい。絶縁体２１８が積層構造を有す
る場合、それぞれの層を連続して形成しなくてもよい。例えば、素子１５１を形成する前
の工程と、素子１５１を形成した後の工程と、にそれぞれ絶縁体２１８となる層を形成し
てもよい。
【０１１３】
絶縁体２１８は、水素透過性の高い絶縁体である。言い換えると、水素透過性の低い絶縁
体（絶縁体１０２、絶縁体１０８および絶縁体１２８など）は、水素透過性の高い絶縁体
（絶縁体２１８など）よりも水素を透過しない絶縁体である。
【０１１４】
導電体２２１は、導電体１２１についての記載を参照する。
【０１１５】
素子１５１は、素子１５０についての記載を参照する。ただし、素子１５１は、素子１５
０とは異なる種類の素子であることが好ましい。例えば、素子１５１が水素によって素子
の特性が向上し、素子１５０が水素によって素子の特性が劣化する場合、水素透過性の低
い絶縁体および導電体によって素子１５０が囲まれているため、素子１５１のみに水素を
与えることができる。その結果、素子１５１の特性を向上させ、素子１５０の劣化を抑制
することができる。また、素子１５０が酸素によって素子の特性が向上し、素子１５１が
酸素によって素子の特性が劣化する場合、酸素透過性の低い絶縁体および導電体によって
素子１５１が囲まれているため、素子１５０のみに酸素を与えることができる。その結果
、素子１５０の特性を向上させ、素子１５１の劣化を抑制することができる。
【０１１６】
素子１５０と素子１５１とが異なる種類の素子であることによって、それぞれの特徴を利
用した装置を実現することができる。例えば、後述する記憶装置などの回路構成を実現す
ることができる。
【０１１７】
このように、素子１５０と素子１５１とを積層させることによって、積層させなかった場
合と比べて装置の面積を縮小することができる。
【０１１８】
素子１５１は、一種とは限らない。例えば、異なる複数種の素子を有してもよい。
【０１１９】
なお、ここでは、素子１５１の上方に素子１５０を配置する例を示したが、本発明の一態
様に係る装置はこの構造に限定されない。例えば、素子１５１をバリア性を有する絶縁体
で囲んでもよい。
【０１２０】
図５（Ｂ）に示す装置は、図５（Ａ）に示した装置と比べて、導電体２２１を有さない点
、および導電体１２１が素子１５０を通って素子１５１まで達している点が異なるのみで
ある。したがって、図５（Ｂ）に示す装置については、図５（Ａ）に示した装置について
の記載を参照する。
【０１２１】
導電体１２１は、素子１５１と電気的に接続している。また、導電体１２１は、素子１５
０と電気的に接続している。ただし、導電体１２１が、素子１５１または／および素子１
５０と電気的に接続していなくてもよい。一つの導電体によって、素子１５０と素子１５
１とが電気的に接続することで、装置の設計の自由度を高くすることができる。そのため
、集積度の高い装置を提供することができる場合がある。また、工程数が少なくなるため
、装置の作製が容易になる場合がある。
【０１２２】
なお、図５（Ａ）および図５（Ｂ）では、図２（Ａ）に示した装置と同様に、一つの導電
体を電極として用いる構成を示したが、図２（Ｂ）または図２（Ｃ）に示した装置と同様
に、二つの導電体を電極として用いる構成であってもよい。
【０１２３】
＜装置の作製方法１＞
以下では、図５（Ａ）に示した装置の作製方法について、図６、図７および図８に示す断
面図を用いて説明する。
【０１２４】
まず、基板１００を準備する。
【０１２５】
次に、素子１５１を作製する。なお、ここでは基板１００上に素子１５１を作製した例を
示すが、本発明の一態様に係る装置はこれに限定されるものではない。例えば、基板１０
０として、半導体基板を用いた場合、基板１００の一部を利用して素子１５１を作製する
こともできる。
【０１２６】
次に、絶縁体２１８を成膜する（図６（Ａ）参照。）。絶縁体２１８の成膜は、スパッタ
リング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏ
ｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ
）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏ
ｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法な
どを用いて行うことができる。
【０１２７】
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅ
ｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶ
Ｄ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用い
る原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（
ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【０１２８】
ＰＥＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＴＣＶＤ法は、プラズマを
用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である
。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）など
は、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積
した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある
。一方、プラズマを用いないＴＣＶＤ法の場合、こういったプラズマダメージが生じない
ため、半導体装置の歩留まりを高くすることができる。また、ＴＣＶＤ法では、成膜中の
プラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０１２９】
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法で
ある。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥（ピンホール
）の少ない膜が得られる。
【０１３０】
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは
異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって
、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に
、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の
高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速
度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが
好ましい場合もある。
【０１３１】
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御するこ
とができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の
組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜し
ながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜す
ることができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用い
て成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くす
ることができる。したがって、半導体装置の生産性を高めることができる場合がある。
【０１３２】
絶縁体２１８は、このタイミングで成膜する場合に限定されない。例えば、素子１５１を
作製する前に、絶縁体２１８を構成する層の一部を成膜してもよい。また、素子１５１を
作製する際に、絶縁体２１８を構成する層の一部を成膜してもよい。したがって、絶縁体
２１８が、素子１５１下の第１の絶縁体と、素子１５１上の第２の絶縁体と、を有する積
層構造を有する場合がある。
【０１３３】
また、絶縁体２１８を成膜した後に、絶縁体２１８の上面を平坦化することが好ましい。
絶縁体２１８の平坦化は、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃ
ａｌ  Ｐｏｌｉｓｈｉｎｇ）法などによって行えばよい。
【０１３４】
次に、絶縁体１０２を成膜する。絶縁体１０２の成膜は、スパッタリング法、ＣＶＤ法、
ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。絶縁体１０２の成膜
は、特にＡＬＤ法を用いることが好ましい。ＡＬＤ法は、段差被覆性が高く、かつ絶縁体
２１８上などにパーティクルなどが付着している場合でも、その形状によって絶縁体１０
２を堆積させることができる。したがって、ＡＬＤ法を用いて成膜した絶縁体１０２は、
絶縁体２１８上を確実に覆うことができる。なお、本発明の一態様に係る装置の作製には
、後述するＡＬＤ装置を用いることが好ましい。
【０１３５】
次に、絶縁体１０２上にレジストなどを形成し、該レジストを用いて加工し、絶縁体１０
２および絶縁体２１８に素子１５１を露出する開口部を形成する。なお、単にレジストを
形成するという場合、レジストの下に反射防止層を形成する場合も含まれる。
【０１３６】
レジストは、対象物をエッチングなどによって加工した後で除去する。レジストの除去に
は、プラズマ処理または／およびウェットエッチングを用いる。なお、プラズマ処理とし
ては、プラズマアッシングが好適である。レジストなどの除去が不十分な場合、０．００
１ｖｏｌｕｍｅ％以上１ｖｏｌｕｍｅ％以下の濃度のフッ化水素酸または／およびオゾン
水などによって取り残したレジストなどを除去しても構わない。
【０１３７】
次に、導電体２２１となる導電体を成膜する。導電体の成膜は、スパッタリング法、ＣＶ
Ｄ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、導電体
は、絶縁体１０２および絶縁体２１８の開口部を埋めることが好ましい。したがって、開
口部が高いアスペクト比を有する場合は、ＣＶＤ法（ＭＣＶＤ法など）またはＡＬＤ法を
用いることが好ましい。または、ＣＶＤ法およびＡＬＤ法を組み合わせて、図２（Ｂ）に
示したような積層構造を有する導電体を形成してもよい。その場合、例えば、まずＡＬＤ
法によって開口部の側面および底面を覆う導電体を成膜し、次にＣＶＤ法によって該導電
体上にさらに導電体を成膜すればよい。
【０１３８】
次に、導電体２２１となる導電体の、絶縁体１０２よりも上方の部分を除去し、絶縁体１
０２および絶縁体２１８の開口部のみに残存する導電体２２１を形成する（図６（Ｂ）参
照。）。導電体２２１となる導電体の除去には、ＣＭＰ法などを用いればよい。
【０１３９】
次に、絶縁体１０２上、および導電体２２１上に、素子１５０を作製する（図７（Ａ）参
照。）。
【０１４０】
次に、絶縁体１１８を成膜する（図７（Ｂ）参照。）。絶縁体１１８の成膜は、スパッタ
リング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる
。
【０１４１】
絶縁体１１８は、このタイミングで成膜する場合に限定されない。例えば、素子１５０を
作製する前に、絶縁体１１８を構成する層の一部を成膜してもよい。また、素子１５０を
作製する際に、絶縁体１１８を構成する層の一部を成膜してもよい。したがって、絶縁体
１１８が、素子１５０下の第１の絶縁体と、素子１５０上の第２の絶縁体と、を有する積
層構造を有する場合がある。
【０１４２】
次に、絶縁体１１８上にレジストなどを形成し、該レジストを用いて加工し、絶縁体１１
８に絶縁体１０２を露出する開口部を形成する。レジストは、対象物をエッチングなどに
よって加工した後で除去する。
【０１４３】
また、絶縁体１１８を成膜した後に、絶縁体１１８の上面を平坦化することが好ましい。
【０１４４】
次に、絶縁体１２８となる絶縁体を成膜する。絶縁体の成膜は、スパッタリング法、ＣＶ
Ｄ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、絶縁体
は、絶縁体１１８の開口部を埋めることが好ましい。したがって、これらの開口部が高い
アスペクト比を有する場合は、ＣＶＤ法（ＭＯＣＶＤ法など）またはＡＬＤ法を用いるこ
とが好ましい。または、ＣＶＤ法およびＡＬＤ法を組み合わせて、積層構造を有する絶縁
体を形成してもよい。その場合、例えば、まずＡＬＤ法によってこれらの開口部の側面お
よび底面を覆う絶縁体を成膜し、次にＣＶＤ法によって該絶縁体上にさらに絶縁体を成膜
すればよい。
【０１４５】
次に、絶縁体１２８となる絶縁体の、絶縁体１１８よりも上方の部分を除去し、絶縁体１
１８の開口部のみに残存する絶縁体１２８を形成する（図８（Ａ）参照。）。絶縁体１２
８となる絶縁体の除去には、ＣＭＰ法などを用いればよい。
【０１４６】
次に、絶縁体１０８を成膜する。絶縁体１０８の成膜は、スパッタリング法、ＣＶＤ法、
ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。絶縁体１０８の成膜
は、特にＡＬＤ法を用いることが好ましい。ＡＬＤ法は、段差被覆性が高く、かつ絶縁体
１１８上などにパーティクルなどが付着している場合でも、その形状によって絶縁体１０
８を堆積させることができる。したがって、ＡＬＤ法を用いて成膜した絶縁体１０８は、
絶縁体１１８上を確実に覆うことができる。
【０１４７】
次に、絶縁体１０８上にレジストなどを形成し、該レジストを用いて加工し、絶縁体１０
８および絶縁体１１８に素子１５０を露出する三つの開口部を形成する。レジストは、対
象物をエッチングなどによって加工した後で除去する。
【０１４８】
次に、導電体１２１、導電体１２２および導電体１２３となる導電体を成膜する。導電体
の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用い
て行うことができる。なお、導電体は、絶縁体１０８および絶縁体１１８の開口部を埋め
ることが好ましい。したがって、これらの開口部が高いアスペクト比を有する場合は、Ｃ
ＶＤ法（ＭＣＶＤ法など）またはＡＬＤ法を用いることが好ましい。または、ＣＶＤ法お
よびＡＬＤ法を組み合わせて、図２（Ｂ）に示したような積層構造を有する導電体を形成
してもよい。その場合、例えば、まずＡＬＤ法によってこれらの開口部の側面および底面
を覆う導電体を成膜し、次にＣＶＤ法によって該導電体上にさらに導電体を成膜すればよ
い。
【０１４９】
次に、導電体１２１、導電体１２２および導電体１２３となる導電体の、絶縁体１０８よ
りも上方の部分を除去し、絶縁体１０８および絶縁体１１８の開口部のみに残存する導電
体１２１、導電体１２２および導電体１２３を形成する（図８（Ｂ）参照。）。導電体１
２１、導電体１２２および導電体１２３となる導電体の除去には、ＣＭＰ法などを用いれ
ばよい。
【０１５０】
以上のようにして、図５（Ａ）に示した装置を作製することができる。
【０１５１】
＜装置の作製方法２＞
以下では、図５（Ｂ）に示した装置の作製方法について、図９および図１０に示す断面図
を用いて説明する。なお、図５（Ｂ）に示した装置の作製方法は、図５（Ａ）に示した装
置の作製方法と類似する。そのため、適宜図５（Ａ）に示した装置の作製方法についての
記載を参酌することができる。
【０１５２】
まず、基板１００を準備する。
【０１５３】
次に、素子１５１を作製する。
【０１５４】
次に、絶縁体２１８を成膜する。
【０１５５】
また、絶縁体２１８を成膜した後に、絶縁体２１８の上面を平坦化することが好ましい。
【０１５６】
次に、絶縁体１０２を成膜する（図９（Ａ）参照。）。
【０１５７】
次に、絶縁体１０２上に、素子１５０を作製する。
【０１５８】
次に、絶縁体１１８を成膜する。
【０１５９】
次に、絶縁体１１８上にレジストなどを形成し、該レジストを用いて加工し、絶縁体１１
８に絶縁体１０２を露出する開口部を形成する。レジストは、対象物をエッチングなどに
よって加工した後で除去する。
【０１６０】
次に、絶縁体１２８となる絶縁体を成膜する。
【０１６１】
次に、絶縁体１２８となる絶縁体の、絶縁体１１８よりも上方の部分を除去し、絶縁体１
１８の開口部のみに残存する絶縁体１２８を形成する（図９（Ｂ）参照。）。
【０１６２】
次に、絶縁体１０８を成膜する。
【０１６３】
次に、絶縁体１０８上にレジストなどを形成し、該レジストを用いて加工し、絶縁体１０
８、絶縁体１１８、素子１５０、絶縁体１０２および絶縁体２１８に、素子１５１を露出
する開口部を形成する。レジストは、対象物をエッチングなどによって加工した後で除去
する。
【０１６４】
次に、開口部を犠牲層１２６で埋める（図１０（Ａ）参照。）。犠牲層１２６は、例えば
、上述したいずれかの絶縁体、半導体または導電体を用いることができる。犠牲層１２６
を埋める際には、犠牲層１２６となる絶縁体、半導体または導電体を成膜した後で、絶縁
体１０８よりも上方の部分をＣＭＰ法などで除去すればよい。
【０１６５】
次に、絶縁体１０８上および犠牲層１２６上にレジストなどを形成し、該レジストを用い
て加工し、絶縁体１０８および絶縁体１１８に、素子１５０を露出する二つの開口部を形
成する。レジストは、対象物をエッチングなどによって加工した後で除去する。
【０１６６】
次に、犠牲層１２６を除去する。犠牲層１２６の除去は、他の絶縁体、半導体および導電
体が残存するように、条件を選択して行えばよい。
【０１６７】
次に、導電体１２１、導電体１２２および導電体１２３となる導電体を成膜する。
【０１６８】
次に、導電体１２１、導電体１２２および導電体１２３となる導電体の、絶縁体１０８よ
りも上方の部分を除去し、絶縁体１０８、絶縁体１１８、素子１５０、絶縁体１０２およ
び絶縁体２１８の開口部に残存する導電体１２１、ならびに絶縁体１０８および絶縁体１
１８の二つの開口部に残存する導電体１２２および導電体１２３を形成する（図１０（Ｂ
）参照。）。導電体１２１、導電体１２２および導電体１２３となる導電体の除去には、
ＣＭＰ法などを用いればよい。
【０１６９】
以上のようにして、図５（Ｂ）に示した装置を作製することができる。
【０１７０】
＜ＡＬＤ法＞
以下では、ＡＬＤ法を用いて、開口部に絶縁体、半導体または導電体を形成する例を説明
する。
【０１７１】
ここでは、一例として、図７（Ｂ）から図８（Ａ）までの工程を説明する。図１１は、絶
縁体１０２と、絶縁体１１８と、を有する試料を、拡大してわかりやすいよう誇張した図
である。
【０１７２】
まず、試料をＡＬＤ装置に入れる。試料は、ＡＬＤ装置内のステージに置かれる。ステー
ジの温度は、成膜に用いるガス種に応じて適宜選択すればよい。例えば、１５℃以上４０
０℃以下、好ましくは７０℃以上３００℃以下とすればよい。次に、ＡＬＤ装置内を真空
ポンプで排気する。
【０１７３】
次に、ＡＬＤ装置内に酸化性ガスを流す。酸化性ガスとしては、例えば、酸素、オゾン、
水、亜酸化窒素、アルコール（メタノール、エタノールなど）および過酸化水素などから
選ばれた一種以上を用いればよい。酸化性ガスを流すことにより、試料表面に水酸基が形
成される場合がある。
【０１７４】
次に、酸化性ガスを止める。その後、不活性ガスをＡＬＤ装置内に流し、パージする。不
活性ガスとしては、窒素またはアルゴンなどを用いればよい。なお、不活性ガスを流さず
に、酸化性ガスを真空ポンプで排気するのみでもよい。なお、酸化性ガスを流す工程を省
略しても構わない。
【０１７５】
次に、プリカーサをＡＬＤ装置内に流す。プリカーサは、試料表面の水酸基と反応して化
学吸着し、プリカーサ層１９０を形成する。化学吸着は、プリカーサ層１９０が試料表面
を覆った段階で終了する（図１１（Ａ）参照。）。プリカーサとしては、金属錯体を用い
ればよい。例えば、配位子として、ハロゲン（フッ素、塩素、臭素、ヨウ素など）、アル
キル（ＣＨ３、Ｃ２Ｈ５など）、アルコキシド（ＯＣＨ３、ＯＣ２Ｈ５など）、アミド（
Ｎ（ＣＨ３）２、ＮＣＨ３Ｃ２Ｈ５、Ｎ（Ｃ２Ｈ５）２など）、シクロペンタジエニル、
置換シクロペンタジエニル（ペンタメチルシクロペンタジエニルなど）およびインデンか
ら選ばれた一種以上を有する金属錯体を用いればよい。または、ジケトネート錯体、アミ
ディネート錯体を用いてもよい。金属錯体の中心金属として、マグネシウム、アルミニウ
ム、ガリウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタ
ンタルなどを用いればよい。
【０１７６】
次に、プリカーサを止める。その後、不活性ガスをＡＬＤ装置内に流し、パージする（図
１１（Ｂ）参照。）。なお、不活性ガスを流さずに、プリカーサを真空ポンプで排気する
のみでもよい。
【０１７７】
次に、ＡＬＤ装置内に酸化性ガスを流す。酸化性ガスを流すことにより、試料表面に金属
酸化物層１２８ａが一層形成される（図１１（Ｃ）参照。）。
【０１７８】
次に、酸化性ガスを止める。その後、不活性ガスをＡＬＤ装置内に流し、パージする。な
お、不活性ガスを流さずに、酸化性ガスを真空ポンプで排気するのみでもよい。
【０１７９】
次に、プリカーサをＡＬＤ装置内に流す。プリカーサは、金属酸化物層１２８ａ表面の水
酸基と反応して化学吸着し、プリカーサ層１９０を形成する。化学吸着は、プリカーサ層
１９０が試料表面を覆った段階で終了する（図１１（Ｄ）参照。）。
【０１８０】
次に、プリカーサを止める。その後、不活性ガスをＡＬＤ装置内に流し、パージする。な
お、不活性ガスを流さずに、プリカーサを真空ポンプで排気するのみでもよい。
【０１８１】
次に、ＡＬＤ装置内に酸化性ガスを流す。酸化性ガスを流すことにより、金属酸化物層が
一層分厚くなった金属酸化物層１２８ｂが形成される（図１１（Ｅ）参照。）。以上のよ
うに、プリカーサ層１９０と酸化性ガスとの反応を繰り返すことによって、絶縁体１１８
の開口部を埋める金属酸化物層１２８ｃを形成することができる（図１１（Ｆ）参照。）
。
【０１８２】
次に、金属酸化物層１２８ｃを、上面から高さが揃うように除去していくことで絶縁体１
１８を露出させる。そして、絶縁体１１８の開口部内に残存する絶縁体１２８を形成する
ことができる（図１１（Ｇ）参照。）。この処理は、例えば、ＣＭＰ法によって行えばよ
い。
【０１８３】
なお、金属酸化物層１２８ｃをそのまま残し、絶縁体１２８および絶縁体１０８を兼ねて
もよい。
【０１８４】
ここでは、酸化性ガスとプリカーサ層とを反応させることで金属酸化物層を形成する例を
示したが、これに限定されるものではない。例えば、酸化性ガスをプラズマ化させること
で生成したラジカルと、プリカーサ層と、を反応させることで金属酸化物層を形成しても
よい。プラズマによってラジカルを生成する場合、酸化性ガスだけでなく、窒化性ガスや
還元性ガスを用いることができる。その場合、金属窒化物層や金属層を形成することがで
きる。したがって、図１０（Ｂ）などで形成する導電体１２１などとなる導電体またはそ
の一部をＡＬＤ法で成膜することもできる。
【０１８５】
＜トランジスタ１＞
図１２（Ａ）および図１２（Ｂ）は、本発明の一態様に係る装置の素子として適用可能な
トランジスタの上面図および断面図である。図１２（Ａ）は上面図であり、図１２（Ｂ）
は、図１２（Ａ）に示す一点鎖線Ａ１−Ａ２、および一点鎖線Ａ３−Ａ４に対応する断面
図である。なお、図１２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図
示している。
【０１８６】
図１２（Ａ）および図１２（Ｂ）に示すトランジスタは、絶縁体４００上の導電体４１３
と、絶縁体４００上および導電体４１３上の絶縁体４０２と、絶縁体４０２上の半導体４
０６ａと、半導体４０６ａ上の半導体４０６ｂと、半導体４０６ｂの上面および側面と接
し、間隔を空けて配置された導電体４１６ａおよび導電体４１６ｂと、半導体４０６ｂ上
、導電体４１６ａ上および導電体４１６ｂ上の半導体４０６ｃと、半導体４０６ｃ上の絶
縁体４１２と、絶縁体４１２上の導電体４０４と、を有する。なお、ここでは、導電体４
１３をトランジスタの一部としているが、これに限定されない。例えば、導電体４１３が
トランジスタとは独立した構成要素であってもよい。
【０１８７】
なお、導電体４０４は、Ａ３−Ａ４断面において、絶縁体４１２を介して半導体４０６ｂ
の上面および側面と面する領域を有する。また、導電体４１３は、絶縁体４０２を介して
半導体４０６ｂの下面と面する領域を有する。
【０１８８】
なお、半導体４０６ｂは、トランジスタのチャネル形成領域としての機能を有する。また
、導電体４０４は、トランジスタの第１のゲート電極（フロントゲート電極ともいう。）
としての機能を有する。また、導電体４１３は、トランジスタの第２のゲート電極（バッ
クゲート電極ともいう。）としての機能を有する。また、導電体４１６ａおよび導電体４
１６ｂは、トランジスタのソース電極およびドレイン電極としての機能を有する。また、
絶縁体４００は、バリア性を有する。
【０１８９】
図１２（Ｂ）に示すように、導電体４０４または／および導電体４１３の電界によって、
半導体４０６ｂを電気的に取り囲むことができる（導電体から生じる電界によって、半導
体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（
ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。そのため、半導体４０６ｂの全体（上面、下面お
よび側面）にチャネルが形成される。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソー
ス−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を高くすることが
できる。
【０１９０】
なお、トランジスタがｓ−ｃｈａｎｎｅｌ構造を有する場合、半導体４０６ｂの側面にも
チャネルが形成される。したがって、半導体４０６ｂが厚いほどチャネル領域は大きくな
る。即ち、半導体４０６ｂが厚いほど、トランジスタのオン電流を高くすることができる
。また、半導体４０６ｂが厚いほど、キャリアの制御性の高い領域の割合が増えるため、
サブスレッショルドスイング値を小さくすることができる。例えば、２０ｎｍ以上、好ま
しくは４０ｎｍ以上、さらに好ましくは６０ｎｍ以上、より好ましくは１００ｎｍ以上の
厚さの領域を有する半導体４０６ｂとすればよい。ただし、半導体装置の生産性が低下す
る場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好まし
くは１５０ｎｍ以下の厚さの領域を有する半導体４０６ｂとすればよい。
【０１９１】
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに
適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体
装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、ト
ランジスタは、チャネル長が好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、
より好ましくは２０ｎｍ以下の領域を有し、かつ、トランジスタは、チャネル幅が好まし
くは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下の領域
を有する。
【０１９２】
絶縁体４００は、絶縁体１０２についての記載を参照する。
【０１９３】
導電体４１３としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミ
ニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イット
リウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよ
びタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、
合金や化合物であってもよく、アルミニウムを含む合金、銅およびチタンを含む合金、銅
およびマンガンを含む合金、インジウム、スズおよび酸素を含む化合物、チタンおよび窒
素を含む化合物などを用いてもよい。
【０１９４】
絶縁体４０２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。例えば、絶縁体４０２としては、酸化アルミニウム、酸
化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、
酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン
、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０１９５】
半導体４０６ｂが酸化物半導体である場合、絶縁体４０２は過剰酸素を有する絶縁体であ
ることが好ましい。
【０１９６】
導電体４１６ａおよび導電体４１６ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、
シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、
亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウ
ム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で
用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む合金、銅およ
びチタンを含む合金、銅およびマンガンを含む合金、インジウム、スズおよび酸素を含む
化合物、チタンおよび窒素を含む化合物などを用いてもよい。
【０１９７】
絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。例えば、絶縁体４０２としては、酸化アルミニウム、酸
化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、
酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン
、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０１９８】
半導体４０６ｂが酸化物半導体である場合、絶縁体４１２は過剰酸素を有する絶縁体であ
ることが好ましい。
【０１９９】
導電体４０４としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミ
ニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イット
リウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよ
びタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、
合金や化合物であってもよく、アルミニウムを含む合金、銅およびチタンを含む合金、銅
およびマンガンを含む合金、インジウム、スズおよび酸素を含む化合物、チタンおよび窒
素を含む化合物などを用いてもよい。
【０２００】
なお、導電体４１３を形成しなくてもよい（図１３（Ａ）参照。）。また、絶縁体４１２
および半導体４０６ｃが導電体４０４から迫り出した形状としてもよい（図１３（Ｂ）参
照。）。また、絶縁体４１２および半導体４０６ｃが導電体４０４から迫り出さない形状
としてもよい（図１３（Ｃ）参照。）。また、Ａ１−Ａ２断面における導電体４１３の幅
が、半導体４０６ｂよりも大きくてもよい（図１４（Ａ）参照。）。また、導電体４１３
と導電体４０４とが開口部を介して接していてもよい（図１４（Ｂ）参照。）また、導電
体４０４を設けなくてもよい（図１４（Ｃ）参照。）。
【０２０１】
＜半導体＞
以下では、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃについて説明する。
【０２０２】
半導体４０６ｂの上下に半導体４０６ａおよび半導体４０６ｃを配置することで、トラン
ジスタの電気特性を向上させることができる場合がある。
【０２０３】
半導体４０６ｂは、例えば、インジウムを含む酸化物半導体である。半導体４０６ｂは、
例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体
４０６ｂは、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム
、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホ
ウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ラ
ンタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし
、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例え
ば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがイン
ジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギ
ャップを大きくする機能を有する元素である。また、半導体４０６ｂは、亜鉛を含むと好
ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。
【０２０４】
ただし、半導体４０６ｂは、インジウムを含む酸化物半導体に限定されない。半導体４０
６ｂは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜
鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであ
っても構わない。
【０２０５】
半導体４０６ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。半導体４０６
ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８
ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
【０２０６】
例えば、半導体４０６ａおよび半導体４０６ｃは、半導体４０６ｂを構成する酸素以外の
元素一種以上、または二種以上から構成される酸化物半導体である。半導体４０６ｂを構
成する酸素以外の元素一種以上、または二種以上から半導体４０６ａおよび半導体４０６
ｃが構成されるため、半導体４０６ａと半導体４０６ｂとの界面、および半導体４０６ｂ
と半導体４０６ｃとの界面において、欠陥準位が形成されにくい。
【０２０７】
半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃは、少なくともインジウムを含む
と好ましい。なお、半導体４０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を
１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０
ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａ
ｔｏｍｉｃ％より高いとする。また、半導体４０６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、Ｉ
ｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ
％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％
より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、半導体４０６ｃがＩｎ−Ｍ−Ｚｎ
酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが
５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２
５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、半導体４０６ｃは
、半導体４０６ａと同種の酸化物を用いても構わない。ただし、半導体４０６ａまたは／
および半導体４０６ｃがインジウムを含まなくても構わない場合がある。例えば、半導体
４０６ａまたは／および半導体４０６ｃが酸化ガリウムであっても構わない。なお、半導
体４０６ａ、半導体４０６ｂおよび半導体４０６ｃに含まれる各元素の原子数が、簡単な
整数比にならなくても構わない。
【０２０８】
半導体４０６ｂは、半導体４０６ａおよび半導体４０６ｃよりも電子親和力の大きい酸化
物を用いる。例えば、半導体４０６ｂとして、半導体４０６ａおよび半導体４０６ｃより
も電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ
以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、
電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０２０９】
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する
。そのため、半導体４０６ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原
子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さら
に好ましくは９０％以上とする。
【０２１０】
このとき、ゲート電圧を印加すると、半導体４０６ａ、半導体４０６ｂ、半導体４０６ｃ
のうち、電子親和力の大きい半導体４０６ｂにチャネルが形成される。
【０２１１】
ここで、半導体４０６ａと半導体４０６ｂとの間には、半導体４０６ａと半導体４０６ｂ
との混合領域を有する場合がある。また、半導体４０６ｂと半導体４０６ｃとの間には、
半導体４０６ｂと半導体４０６ｃとの混合領域を有する場合がある。混合領域は、欠陥準
位密度が低くなる。そのため、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃの
積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合とも
いう。）バンド図となる（図１５参照。）。なお、半導体４０６ａ、半導体４０６ｂおよ
び半導体４０６ｃは、それぞれの界面を明確に判別できない場合がある。
【０２１２】
このとき、電子は、半導体４０６ａ中および半導体４０６ｃ中ではなく、半導体４０６ｂ
中を主として移動する。上述したように、半導体４０６ａと半導体４０６ｂとの界面にお
ける欠陥準位密度、および半導体４０６ｂと半導体４０６ｃとの界面における欠陥準位密
度を低くすることによって、半導体４０６ｂ中で電子の移動が阻害されることが少なく、
トランジスタのオン電流を高くすることができる。
【０２１３】
トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることが
できる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定
される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害
される。
【０２１４】
トランジスタのオン電流を高くするためには、例えば、半導体４０６ｂの上面または下面
（被形成面、ここでは半導体４０６ａ）の、１μｍ×１μｍの範囲における二乗平均平方
根（ＲＭＳ：Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６
ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよ
い。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、
好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎ
ｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう
。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好まし
くは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、エスアイアイ・ナノテ
クノロジー株式会社製走査型プローブ顕微鏡システムＳＰＡ−５００などを用いて測定す
ることができる。
【０２１５】
また、トランジスタのオン電流を高くするためには、半導体４０６ｃの厚さは小さいほど
好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下
の領域を有する半導体４０６ｃとすればよい。一方、半導体４０６ｃは、チャネルの形成
される半導体４０６ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンな
ど）が入り込まないようブロックする機能を有する。そのため、半導体４０６ｃは、ある
程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、
さらに好ましくは２ｎｍ以上の厚さの領域を有する半導体４０６ｃとすればよい。また、
半導体４０６ｃは、絶縁体４０２などから放出される酸素の外方拡散を抑制するために、
酸素をブロックする性質を有すると好ましい。
【０２１６】
また、信頼性を高くするためには、半導体４０６ａは厚く、半導体４０６ｃは薄いことが
好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ
以上、より好ましくは６０ｎｍ以上の厚さの領域を有する半導体４０６ａとすればよい。
半導体４０６ａの厚さを、厚くすることで、隣接する絶縁体と半導体４０６ａとの界面か
らチャネルの形成される半導体４０６ｂまでの距離を離すことができる。ただし、半導体
装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎ
ｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する半導体４０６ａとすればよ
い。
【０２１７】
例えば、半導体４０６ｂと半導体４０６ａとの間に、例えば、二次イオン質量分析法（Ｓ
ＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）において
、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましく
は１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好
ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃｍ３以下のシ
リコン濃度となる領域を有する。また、半導体４０６ｂと半導体４０６ｃとの間に、ＳＩ
ＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以
下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以
下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０１８ａｔｏｍｓ／ｃ
ｍ３以下のシリコン濃度となる領域を有する。
【０２１８】
また、半導体４０６ｂは、ＳＩＭＳにおいて、１×１０１６ａｔｏｍｓ／ｃｍ３以上２×
１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×
１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上
１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ
３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、半導
体４０６ｂの水素濃度を低減するために、半導体４０６ａおよび半導体４０６ｃの水素濃
度を低減すると好ましい。半導体４０６ａおよび半導体４０６ｃは、ＳＩＭＳにおいて、
１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは
１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好まし
くは１×１０１６ａｔｏｍｓ／ｃｍ３以上１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに
好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下の
水素濃度となる領域を有する。また、半導体４０６ｂは、ＳＩＭＳにおいて、１×１０１
５ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１
５ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１
０１５ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは
１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度と
なる領域を有する。また、半導体４０６ｂの窒素濃度を低減するために、半導体４０６ａ
および半導体４０６ｃの窒素濃度を低減すると好ましい。半導体４０６ａおよび半導体４
０６ｃは、ＳＩＭＳにおいて、１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏ
ｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏ
ｍｓ／ｃｍ３以下、より好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１８ａ
ｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０
１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
【０２１９】
上述の３層構造は一例である。例えば、半導体４０６ａまたは半導体４０６ｃのない２層
構造としても構わない。または、半導体４０６ａの上もしくは下、または半導体４０６ｃ
上もしくは下に、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃとして例示した
半導体のいずれか一を有する４層構造としても構わない。または、半導体４０６ａの上、
半導体４０６ａの下、半導体４０６ｃの上、半導体４０６ｃの下のいずれか二箇所以上に
、半導体４０６ａ、半導体４０６ｂおよび半導体４０６ｃとして例示した半導体のいずれ
か一以上を有するｎ層構造（ｎは５以上の整数）としても構わない。
【０２２０】
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
【０２２１】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ
る。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  
Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半
導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ  ｌｉ
ｋｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
【０２２２】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−Ｏ
Ｓ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
【０２２３】
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であっ
て不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離
秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
【０２２４】
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔ
ｅｌｙ  ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない
（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物
半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ  ＯＳは、微小な領域において周期
構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、
物性的には非晶質酸化物半導体に近いといえる。
【０２２５】
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０２２６】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。
【０２２７】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分
解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方
、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーとも
いう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。
【０２２８】
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図３９（Ａ）に、
試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高
分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ  Ａｂｅｒｒａｔｉｏｎ
Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、
特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日
本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うこ
とができる。
【０２２９】
図３９（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図３９（Ｂ）に示す。
図３９（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる
。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）ま
たは上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
【０２３０】
図３９（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図３９（Ｃ）
は、特徴的な原子配列を、補助線で示したものである。図３９（Ｂ）および図３９（Ｃ）
より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットと
の傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペ
レットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡ
ＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）
を有する酸化物半導体と呼ぶこともできる。
【０２３１】
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレッ
ト５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる（図３９（Ｄ）参照。）。図３９（Ｃ）で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図３９（Ｄ）に示す領域５１６１に相当する。
【０２３２】
また、図４０（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ
補正高分解能ＴＥＭ像を示す。図４０（Ａ）の領域（１）、領域（２）および領域（３）
を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図４０（Ｂ）、図４０（Ｃ）および図
４０（Ｄ）に示す。図４０（Ｂ）、図４０（Ｃ）および図４０（Ｄ）より、ペレットは、
金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかし
ながら、異なるペレット間で、金属原子の配列に規則性は見られない。
【０２３３】
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡ
ＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
に対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図４１（Ａ）に示すよう
に回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺ
ｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性
を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
【０２３４】
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを
示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解
析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
【０２３５】
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図４１（Ｂ）に示すように明瞭なピークは現れない。これに対
し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφス
キャンした場合、図４１（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピ
ークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、
ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０２３６】
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの
電子線を入射させると、図４２（Ａ）に示すような回折パターン（制限視野透過電子回折
パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の
結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ
径が３００ｎｍの電子線を入射させたときの回折パターンを図４２（Ｂ）に示す。図４２
（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。
なお、図４２（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面およ
び（１００）面などに起因すると考えられる。また、図４２（Ｂ）における第２リングは
（１１０）面などに起因すると考えられる。
【０２３７】
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結
晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をする
とＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
【０２３８】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
【０２３９】
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合があ
る。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリ
ア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとな
る場合や、水素を捕獲することによってキャリア発生源となる場合がある。
【０２４０】
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体であ
る。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１個／ｃｍ３未満
、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上の
キャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真
性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低
く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
【０２４１】
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
【０２４２】
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確
な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、
１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお
、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化
物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を
明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと
起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼
ぶ場合がある。
【０２４３】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体
と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ
線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検
出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎ
ｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観
測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプロ
ーブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎ
ｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い
領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される
場合がある。
【０２４４】
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−
ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
【０２４５】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため
、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０２４６】
＜ａ−ｌｉｋｅ  ＯＳ＞
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。
【０２４７】
ａ−ｌｉｋｅ  ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高
分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認す
ることのできない領域と、を有する。
【０２４８】
鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ
ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
【０２４９】
電子照射を行う試料として、ａ−ｌｉｋｅ  ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（
試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれ
の試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
【０２５０】
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
【０２５１】
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、
ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を
６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これ
らの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度で
あり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の
間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見
なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
【０２５２】
図４３は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図４３より、ａ−ｌｉｋ
ｅ  ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的
には、図４３中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度
の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ
２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ
およびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／
ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図
４３中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよ
びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度で
あることがわかる。
【０２５３】
このように、ａ−ｌｉｋｅ  ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど
見られないことがわかる。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−Ｏ
Ｓと比べて、不安定な構造であることがわかる。
【０２５４】
また、鬆を有するため、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ
−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
【０２５５】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
【０２５６】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。
【０２５７】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、
ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
【０２５８】
＜成膜方法＞
以下では、ＣＡＡＣ−ＯＳの成膜方法の一例について説明する。
【０２５９】
図４４（Ａ）は、成膜室内の模式図である。ＣＡＡＣ−ＯＳは、スパッタリング法により
成膜することができる。
【０２６０】
図４４（Ａ）に示すように、基板５２２０とターゲット５２３０とは向かい合うように配
置している。基板５２２０とターゲット５２３０との間にはプラズマ５２４０がある。ま
た、基板５２２０の下部には加熱機構５２６０が設けられている。図示しないが、ターゲ
ット５２３０は、バッキングプレートに接着されている。バッキングプレートを介してタ
ーゲット５２３０と向かい合う位置には、複数のマグネットが配置される。マグネットの
磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と
呼ばれる。
【０２６１】
基板５２２０とターゲット５２３０との距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離
）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とす
る。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％
以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは
０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５２３０に一定以上の電
圧を印加することで、放電が始まり、プラズマ５２４０が確認される。なお、ターゲット
５２３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領
域では、成膜ガスがイオン化することで、イオン５２０１が生じる。イオン５２０１は、
例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
【０２６２】
ターゲット５２３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には
劈開面が含まれる。一例として、図４５に、ターゲット５２３０に含まれるＩｎＭＺｎＯ
４（元素Ｍは、例えばアルミニウム、ガリウム、イットリウムまたはスズ）の結晶構造を
示す。なお、図４５は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造
である。ＩｎＭＺｎＯ４の結晶では、酸素原子が負の電荷を有することにより、近接する
二つのＭ−Ｚｎ−Ｏ層の間に斥力が生じている。そのため、ＩｎＭＺｎＯ４の結晶は、近
接する二つのＭ−Ｚｎ−Ｏ層の間に劈開面を有する。
【０２６３】
高密度プラズマ領域で生じたイオン５２０１は、電界によってターゲット５２３０側に加
速され、やがてターゲット５２３０と衝突する。このとき、劈開面から平板状またはペレ
ット状のスパッタ粒子であるペレット５２００が剥離する（図４４（Ａ）参照。）。ペレ
ット５２００は、図４５に示す二つの劈開面に挟まれた部分である。よって、ペレット５
２００のみ抜き出すと、その断面は図４４（Ｂ）のようになり、上面は図４４（Ｃ）のよ
うになることがわかる。なお、ペレット５２００は、イオン５２０１の衝突の衝撃によっ
て、構造に歪みが生じる場合がある。なお、ペレット５２００の剥離に伴い、ターゲット
５２３０から粒子５２０３も弾き出される。粒子５２０３は、原子１個または原子数個の
集合体を有する。そのため、粒子５２０３を原子状粒子（ａｔｏｍｉｃ  ｐａｒｔｉｃｌ
ｅｓ）と呼ぶこともできる。
【０２６４】
ペレット５２００は、三角形、例えば正三角形の平面を有する平板状またはペレット状の
スパッタ粒子である。または、ペレット５２００は、六角形、例えば正六角形の平面を有
する平板状またはペレット状のスパッタ粒子である。ただし、ペレット５２００の形状は
、三角形、六角形に限定されない。例えば、三角形が複数個合わさった形状となる場合が
ある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）
となる場合もある。
【０２６５】
ペレット５２００は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット５
２００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下
とする。また、例えば、ペレット５２００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは１
．２ｎｍ以上２．５ｎｍ以下とする。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物を有するターゲット
５２３０にイオン５２０１を衝突させる。そうすると、Ｍ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およ
びＭ−Ｚｎ−Ｏ層の３層を有するペレット５２００が剥離する。なお、ペレット５２００
の剥離に伴い、ターゲット５２３０から粒子５２０３も弾き出される。粒子５２０３は、
原子１個または原子数個の集合体を有する。そのため、粒子５２０３を原子状粒子（ａｔ
ｏｍｉｃ  ｐａｒｔｉｃｌｅｓ）と呼ぶこともできる。
【０２６６】
ペレット５２００は、プラズマ５２４０を通過する際に、表面が負または正に帯電する場
合がある。例えば、ペレット５２００がプラズマ５２４０中にあるＯ２−から負の電荷を
受け取る場合がある。その結果、ペレット５２００の表面の酸素原子が負に帯電する場合
がある。また、ペレット５２００は、プラズマ５２４０を通過する際に、プラズマ５２４
０中のインジウム、元素Ｍ、亜鉛または酸素などと結合することで成長する場合がある。
【０２６７】
プラズマ５２４０を通過したペレット５２００および粒子５２０３は、基板５２２０の表
面に達する。なお、粒子５２０３の一部は、質量が小さいため真空ポンプなどによって外
部に排出される場合がある。
【０２６８】
次に、基板５２２０の表面におけるペレット５２００および粒子５２０３の堆積について
図４６を用いて説明する。
【０２６９】
まず、一つ目のペレット５２００が基板５２２０に堆積する。ペレット５２００は平板状
であるため、平面側を基板５２２０の表面に向けて堆積する（図４６（Ａ）参照。）。こ
のとき、ペレット５２００の基板５２２０側の表面の電荷が、基板５２２０を介して抜け
る。
【０２７０】
次に、二つ目のペレット５２００が、基板５２２０に達する。このとき、一つ目のペレッ
ト５２００の表面、および二つ目のペレット５２００の表面が電荷を帯びているため、互
いに反発し合う力が生じる（図４６（Ｂ）参照。）。
【０２７１】
その結果、二つ目のペレット５２００は、一つ目のペレット５２００上を避け、基板５２
２０の表面の少し離れた場所に堆積する（図４６（Ｃ）参照。）。これを繰り返すことで
、基板５２２０の表面には、無数のペレット５２００が一層分の厚みだけ堆積する。また
、ペレット５２００と別のペレット５２００との間には、ペレット５２００の堆積してい
ない領域が生じる。
【０２７２】
次に、粒子５２０３が基板５２２０の表面に達する（図４６（Ｄ）参照。）。
【０２７３】
粒子５２０３は、ペレット５２００の表面などの活性な領域には堆積することができない
。そのため、ペレット５２００の堆積していない領域を埋めるように堆積する。そして、
ペレット５２００間で粒子５２０３が横方向に成長（ラテラル成長ともいう。）すること
で、ペレット５２００間を連結させる。このように、ペレット５２００の堆積していない
領域を埋めるまで粒子５２０３が堆積する。このメカニズムは、原子層堆積（ＡＬＤ：Ａ
ｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法の堆積メカニズムに類似する。
【０２７４】
なお、ペレット５２００間で粒子５２０３がラテラル成長するメカニズムは複数の可能性
がある。例えば、図４６（Ｅ）に示すように、一層目のＭ−Ｚｎ−Ｏ層の側面から連結す
るメカニズムがある。この場合、一層目のＭ−Ｚｎ−Ｏ層が形成された後で、Ｉｎ−Ｏ層
、二層目のＭ−Ｚｎ−Ｏ層の順に、一層ずつ連結していく（第１のメカニズム）。
【０２７５】
または、例えば、図４７（Ａ）に示すように、まず一層目のＭ−Ｚｎ−Ｏ層の一側面につ
き粒子５２０３の一つが結合する。次に、図４７（Ｂ）に示すようにＩｎ−Ｏ層の一側面
につき一つの粒子５２０３が結合する。次に、図４７（Ｃ）に示すように二層目のＭ−Ｚ
ｎ−Ｏ層の一側面につき一つの粒子５２０３が結合することで連結する場合もある（第２
のメカニズム）。なお、図４７（Ａ）、図４７（Ｂ）および図４７（Ｃ）が同時に起こる
ことで連結する場合もある（第３のメカニズム）。
【０２７６】
以上に示したように、ペレット５２００間における粒子５２０３のラテラル成長のメカニ
ズムとしては、上記３種類が考えられる。ただし、そのほかのメカニズムによってペレッ
ト５２００間で粒子５２０３がラテラル成長する可能性もある。
【０２７７】
したがって、複数のペレット５２００がそれぞれ異なる方向を向いている場合でも、複数
のペレット５２００間を粒子５２０３がラテラル成長しながら埋めることにより、結晶粒
界の形成が抑制される。また、複数のペレット５２００間を、粒子５２０３が滑らかに結
びつけるため、単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、微小
な結晶領域（ペレット５２００）間に歪みを有する結晶構造が形成される。このように、
結晶領域間を埋める領域は、歪んだ結晶領域であるため、該領域を指して非晶質構造と呼
ぶのは適切ではないと考えられる。
【０２７８】
粒子５２０３が、ペレット５２００間を埋め終わると、ペレット５２００と同程度の厚さ
を有する第１の層が形成される。第１の層の上には新たな一つ目のペレット５２００が堆
積する。そして、第２の層が形成される。さらに、これが繰り返されることで、積層体を
有する薄膜構造が形成される（図４４（Ｄ）参照。）。
【０２７９】
なお、ペレット５２００の堆積の仕方は、基板５２２０の表面温度などによっても変化す
る。例えば、基板５２２０の表面温度が高いと、ペレット５２００が基板５２２０の表面
でマイグレーションを起こす。その結果、ペレット５２００と別のペレット５２００とが
、粒子５２０３を介さずに連結する割合が増加するため、配向性の高いＣＡＡＣ−ＯＳと
なる。ＣＡＡＣ−ＯＳを成膜する際の基板５２２０の表面温度は、１００℃以上５００℃
未満、好ましくは１４０℃以上４５０℃未満、さらに好ましくは１７０℃以上４００℃未
満である。したがって、基板５２２０として第８世代以上の大面積基板を用いた場合でも
、反りなどはほとんど生じないことがわかる。
【０２８０】
一方、基板５２２０の表面温度が低いと、ペレット５２００が基板５２２０の表面でマイ
グレーションを起こしにくくなる。その結果、ペレット５２００同士が積み重なることで
配向性の低いｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ）などとなる（図４８参照。）。ｎｃ−ＯＳでは、ペレット５２００が負
に帯電していることにより、ペレット５２００は一定間隔を空けて堆積する可能性がある
。したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半
導体と比べて緻密な構造となる。
【０２８１】
また、ＣＡＡＣ−ＯＳにおいて、ペレット同士の隙間が極めて小さくなることで、一つの
大きなペレットが形成される場合がある。一つの大きなペレットの内部は単結晶構造を有
する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎ
ｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。
【０２８２】
以上のようなモデルにより、ペレット５２００が基板５２２０の表面に堆積していくと考
えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能
であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、Ｃ
ＡＡＣ−ＯＳおよびｎｃ−ＯＳは、大面積のガラス基板などであっても均一な成膜が可能
である。例えば、基板５２２０の表面（被形成面）の構造が非晶質構造（例えば非晶質酸
化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
【０２８３】
また、被形成面である基板５２２０の表面に凹凸がある場合でも、その形状に沿ってペレ
ット５２００が配列することがわかる。
【０２８４】
＜組成＞
以下では、ＣＡＡＣ−ＯＳの組成について説明する。なお、組成の説明には、ＣＡＡＣ−
ＯＳとなる酸化物半導体であるＩｎ−Ｍ−Ｚｎ酸化物の場合を例示する。なお、元素Ｍは
、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適
用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジル
コニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タング
ステンなどがある。
【０２８５】
図４９は、各頂点にＩｎ、ＭまたはＺｎを配置した三角図である。また、図中の［Ｉｎ］
はＩｎの原子濃度を示し、［Ｍ］は元素Ｍの原子濃度を示し、［Ｚｎ］はＺｎの原子濃度
を示す。
【０２８６】
Ｉｎ−Ｍ−Ｚｎ酸化物の結晶はホモロガス構造を有することが知られており、ＩｎＭＯ３
（ＺｎＯ）ｍ（ｍは自然数。）で示される。また、ＩｎとＭとを置き換えることが可能で
あるため、Ｉｎ１＋αＭ１−αＯ３（ＺｎＯ）ｍで示すこともできる。これは、［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝１＋α：１−α：１、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−
α：２、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：３、［Ｉｎ］：［Ｍ］：［Ｚｎ
］＝１＋α：１−α：４、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１＋α：１−α：５と表
記した破線で示される組成である。なお、破線上の太線は、例えば、原料となる酸化物を
混合し、１３５０℃で焼成した場合に固溶体となりうる組成である。
【０２８７】
よって、上述の固溶体となりうる組成に近づけることで、大きい単結晶構造の領域を有す
るＣＡＡＣ−ＯＳを得ることができる。なお、スパッタリング法によってＩｎ−Ｍ−Ｚｎ
酸化物を成膜する場合、ターゲットの組成と膜の組成とが異なる場合がある。例えば、タ
ーゲットとして原子数比が「１：１：１」、「１：１：１．２」、「３：１：２」、「４
：２：４．１」、「１：３：２」、「１：３：４」、「１：４：５」のＩｎ−Ｍ−Ｚｎ酸
化物を用いた場合、膜の原子数比はそれぞれ「１：１：０．７（０．５から０．９程度）
」、「１：１：０．９（０．８から１．１程度）」、「３：１：１．５（１から１．８程
度）」、「４：２：３（２．６から３．６程度）」、「１：３：１．５（１から１．８程
度）」、「１：３：３（２．５から３．５程度）」、「１：４：４（３．４から４．４程
度）」となる。したがって、所望の組成の膜を得るためには、組成の変化を考慮してター
ゲットの組成を選択すればよい。
【０２８８】
ところで、ＣＡＡＣ−ＯＳを成膜する際には、被成膜面である基板表面の加熱、または空
間加熱などの影響で、ソースとなるターゲットなどの組成と膜の組成とが異なる場合があ
る。例えば、酸化亜鉛は、酸化インジウムや酸化ガリウムなどと比べて昇華しやすいため
、ソースと膜との組成のずれが生じやすい。したがって、あらかじめ組成の変化を考慮し
たソースを選択することが好ましい。なお、ソースと膜との組成のずれ量は、温度以外に
も圧力や成膜に用いるガスなどの影響でも変化する。
【０２８９】
＜トランジスタ２＞
図１６（Ａ）および図１６（Ｂ）は、本発明の一態様に係る装置の素子として適用可能な
トランジスタの上面図および断面図である。図１６（Ａ）は上面図であり、図１６（Ｂ）
は、図１６（Ａ）に示す一点鎖線Ｆ１−Ｆ２、および一点鎖線Ｆ３−Ｆ４に対応する断面
図である。なお、図１６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図
示している。
【０２９０】
図１６（Ａ）および図１６（Ｂ）に示すトランジスタは、絶縁体５００上の導電体５１３
と、絶縁体５００上にあり、導電体５１３と上面の高さの揃った絶縁体５０３と、導電体
５１３上および絶縁体５０３上の絶縁体５０２と、絶縁体５０２上の半導体５０６ａと、
半導体５０６ａ上の半導体５０６ｂと、半導体５０６ｂの上面と接し、間隔を空けて配置
された導電体５１６ａおよび導電体５１６ｂと、絶縁体５０２上、半導体５０６ｂ上、導
電体５１６ａ上および導電体５１６ｂ上の半導体５０６ｃと、半導体５０６ｃ上の絶縁体
５１２と、絶縁体５１２上の導電体５０４と、を有する。なお、ここでは、導電体５１３
をトランジスタの一部としているが、これに限定されない。例えば、導電体５１３がトラ
ンジスタとは独立した構成要素であってもよい。
【０２９１】
絶縁体５００は、絶縁体４００の記載を参照する。導電体５１３は、導電体４１３の記載
を参照する。絶縁体５０２は、絶縁体４０２の記載を参照する。半導体５０６ａは、半導
体４０６ａの記載を参照する。半導体５０６ｂは、半導体４０６ｂの記載を参照する。導
電体５１６ａは、導電体４１６ａの記載を参照する。導電体５１６ｂは、導電体４１６ｂ
の記載を参照する。半導体５０６ｃは、半導体４０６ｃの記載を参照する。絶縁体５１２
は、絶縁体４１２の記載を参照する。導電体５０４は、導電体４０４の記載を参照する。
【０２９２】
絶縁体５０３としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、ア
ルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム
、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層
で、または積層で用いればよい。例えば、絶縁体５０３としては、酸化アルミニウム、酸
化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、
酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン
、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０２９３】
図１６（Ｂ）に示すように、トランジスタはｓ−ｃｈａｎｎｅｌ構造を有する。また、導
電体５０４および導電体５１３からの電界が、半導体５０６ｂの側面において導電体５１
６ａおよび導電体５１６ｂなどによって阻害されにくい構造である。
【０２９４】
なお、導電体５１３を形成しなくてもよい（図１７（Ａ）参照。）。また、絶縁体５１２
、半導体５０６ｃが導電体５０４から迫り出した形状としてもよい（図１７（Ｂ）参照。
）。また、絶縁体５１２、半導体５０６ｃが導電体５０４から迫り出さない形状としても
よい（図１７（Ｃ）参照。）。また、Ｆ１−Ｆ２断面における導電体５１３の幅が、半導
体５０６ｂよりも大きくてもよい（図１８（Ａ）参照。）。また、導電体５１３と導電体
５０４とが開口部を介して接していてもよい（図１８（Ｂ）参照。）また、導電体５０４
を設けなくてもよい（図１８（Ｃ）参照。）。
【０２９５】
＜回路＞
以下では、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例に
ついて説明する。
【０２９６】
＜ＣＭＯＳインバータ＞
図１９（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のト
ランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯ
Ｓインバータの構成を示している。
【０２９７】
＜半導体装置の構造１＞
図２０は、図１９（Ａ）に対応する半導体装置の断面図である。図２０に示す半導体装置
は、トランジスタ２２００と、トランジスタ２１００と、を有する。また、トランジスタ
２１００は、トランジスタ２２００の上方に配置する。なお、トランジスタ２１００とし
て、図１６に示したトランジスタを用いた例を示しているが、本発明の一態様に係る半導
体装置は、これに限定されるものではない。例えば、図１２、図１３、図１４、図１７ま
たは図１８などに示したトランジスタなどを、トランジスタ２１００として用いても構わ
ない。よって、トランジスタ２１００については、適宜上述したトランジスタについての
記載を参酌する。
【０２９８】
図２０に示すトランジスタ２２００は、半導体基板４５０を用いたトランジスタである。
トランジスタ２２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の
領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
【０２９９】
トランジスタ２２００において、領域４７２ａおよび領域４７２ｂは、ソース領域および
ドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機能
を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導電
体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即
ち、導電体４５４に印加する電位によって、領域４７２ａと領域４７２ｂとの間の導通・
非導通を制御することができる。
【０３００】
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、ま
たは炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛
、酸化ガリウムなどの化合物半導体基板などを用いればよい。好ましくは、半導体基板４
５０として単結晶シリコン基板を用いる。
【０３０１】
半導体基板４５０は、ｎ型の導電型を付与する不純物を有する半導体基板を用いる。ただ
し、半導体基板４５０として、ｐ型の導電型を付与する不純物を有する半導体基板を用い
ても構わない。その場合、トランジスタ２２００となる領域には、ｎ型の導電型を付与す
る不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であっても
構わない。
【０３０２】
半導体基板４５０の上面は、（１１０）面を有することが好ましい。こうすることで、ト
ランジスタ２２００のオン特性を向上させることができる。
【０３０３】
領域４７２ａおよび領域４７２ｂは、ｐ型の導電型を付与する不純物を有する領域である
。このようにして、トランジスタ２２００はｐチャネル型トランジスタを構成する。
【０３０４】
なお、トランジスタ２２００は、領域４６０などによって隣接するトランジスタと分離さ
れる。領域４６０は、絶縁性を有する領域である。
【０３０５】
図２０に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、絶縁体
４０２と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと
、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体
４７４ａと、導電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂ
と、導電体４９６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電
体４９８ｃと、絶縁体４９０と、絶縁体５０２と、絶縁体４９２と、絶縁体４２８と、絶
縁体４０８と、絶縁体４９４と、を有する。
【０３０６】
ここで、絶縁体４０２、絶縁体４２８および絶縁体４０８は、バリア性を有する絶縁体で
ある。即ち、図２０に示す半導体装置は、トランジスタ２１００がバリア性を有する絶縁
体に囲まれた構造を有する。したがって、図２０に示す半導体装置は、図５（Ａ）に示し
た装置と同様の構造を有する。具体的には、トランジスタ２１００が素子１５０に相当し
、トランジスタ２２００が素子１５１に相当する。
【０３０７】
絶縁体４６４は、トランジスタ２２００上に配置する。また、絶縁体４６６は、絶縁体４
６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４
９０は、絶縁体４６８上に配置する。また、トランジスタ２１００は、絶縁体４９０上に
配置する。また、絶縁体４９２は、トランジスタ２１００上に配置する。また、絶縁体４
９４は、絶縁体４９２上に配置する。
【０３０８】
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電
体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導
電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
【０３０９】
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口
部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体
４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
【０３１０】
また、絶縁体４６８および絶縁体４０２は、導電体４７８ｂに達する開口部と、導電体４
７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは
導電体４７６ｂが埋め込まれている。
【０３１１】
また、絶縁体４９０は、トランジスタ２１００のチャネル形成領域と重なる開口部と、導
電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開
口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれ
ている。
【０３１２】
導電体４７４ａは、トランジスタ２１００のゲート電極としての機能を有しても構わない
。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ２１０
０のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４７４
ａとトランジスタ２１００のゲート電極としての機能を有する導電体４０４とを電気的に
接続しても構わない。こうすることで、トランジスタ２１００のオン電流を大きくするこ
とができる。また、パンチスルー現象を抑制することができるため、トランジスタ２１０
０の飽和領域における電気特性を安定にすることができる。
【０３１３】
また、絶縁体４０８および絶縁体４９２は、トランジスタ２１００のソース電極またはド
レイン電極の一方である導電体５１６ｂを通って、導電体４７４ｂに達する開口部と、ト
ランジスタ２１００のソース電極またはドレイン電極の他方である導電体５１６ａに達す
る開口部と、トランジスタ２１００のゲート電極である導電体５０４に達する開口部と、
導電体４７４ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４９６
ａ、導電体４９６ｂ、導電体４９６ｃまたは導電体４９６ｄが埋め込まれている。ただし
、それぞれの開口部は、さらにトランジスタ２１００などの構成要素のいずれかを介する
場合がある。
【０３１４】
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂおよび導電体
４９６ｄに達する開口部と、導電体４９６ｃに達する開口部と、を有する。また、開口部
には、それぞれ導電体４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれてい
る。
【０３１５】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９２および絶縁体
４９４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニ
ウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジル
コニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、ま
たは積層で用いればよい。例えば、絶縁体４０１としては、酸化アルミニウム、酸化マグ
ネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガ
リウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化
ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
【０３１６】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９２または絶縁体
４９４の一以上は、バリア性を有する絶縁体を有すると好ましい。
【０３１７】
水素などの不純物および酸素をブロックする機能を有する絶縁体としては、例えば、ホウ
素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、
アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム
、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０３１８】
導電体４８０ａ、導電体４８０ｂ、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ、
導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７４ａ、導電体４７４ｂ、
導電体４７４ｃ、導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ、導電体４９６ｄ、
導電体４９８ａ、導電体４９８ｂおよび導電体４９８ｃとしては、例えば、ホウ素、窒素
、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト
、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウ
ム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層
で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを
含む合金、銅およびチタンを含む合金、銅およびマンガンを含む合金、インジウム、スズ
および酸素を含む化合物、チタンおよび窒素を含む化合物などを用いてもよい。導電体４
８０ａ、導電体４８０ｂ、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ、導電体４
７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７４ａ、導電体４７４ｂ、導電体４
７４ｃ、導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ、導電体４９６ｄ、導電体４
９８ａ、導電体４９８ｂおよび導電体４９８ｃの一以上は、バリア性を有する導電体を有
すると好ましい。
【０３１９】
なお、図２１に示す半導体装置は、図２０に示した半導体装置のトランジスタ２２００の
構造が異なるのみである。よって、図２１に示す半導体装置については、図２０に示した
半導体装置の記載を参酌する。具体的には、図２１に示す半導体装置は、トランジスタ２
２００がＦｉｎ型である場合を示している。トランジスタ２２００をＦｉｎ型とすること
により、実効上のチャネル幅が増大することによりトランジスタ２２００のオン特性を向
上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、ト
ランジスタ２２００のオフ特性を向上させることができる。
【０３２０】
また、図２２に示す半導体装置は、図２０に示した半導体装置のトランジスタ２２００の
構造が異なるのみである。よって、図２２に示す半導体装置については、図２０に示した
半導体装置の記載を参酌する。具体的には、図２２に示す半導体装置は、トランジスタ２
２００がＳＯＩ基板に設けられた場合を示している。図２２には、絶縁体４５２によって
領域４５６が半導体基板４５０と分離されている構造を示す。ＳＯＩ基板を用いることに
よって、パンチスルー現象などを抑制することができるためトランジスタ２２００のオフ
特性を向上させることができる。なお、絶縁体４５２は、半導体基板４５０の一部を絶縁
体化させることによって形成することができる。例えば、絶縁体４５２としては、酸化シ
リコンを用いることができる。
【０３２１】
図２０乃至図２２に示した半導体装置は、半導体基板を用いてｐチャネル型トランジスタ
を作製し、その上方にｎチャネル型トランジスタを作製するため、素子の占有面積を縮小
することができる。即ち、半導体装置の集積度を高くすることができる。また、ｎチャネ
ル型トランジスタと、ｐチャネル型トランジスタとを同一の半導体基板を用いて作製した
場合と比べて、工程を簡略化することができるため、半導体装置の生産性を高くすること
ができる。また、半導体装置の歩留まりを高くすることができる。また、ｐチャネル型ト
ランジスタは、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域、シャロートレ
ンチ構造、歪み設計などの複雑な工程を省略できる場合がある。そのため、ｎチャネル型
トランジスタを、半導体基板を用いて作製する場合と比べて、生産性および歩留まりを高
くすることができる場合がある。
【０３２２】
＜ＣＭＯＳアナログスイッチ＞
また図１９（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれ
ぞれのソースとドレインを接続した構成を示している。このような構成とすることで、い
わゆるＣＭＯＳアナログスイッチとして機能させることができる。
【０３２３】
＜記憶装置１＞
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保
持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図２３
に示す。
【０３２４】
図２３（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の
半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、ト
ランジスタ３３００としては、上述したトランジスタを用いることができる。
【０３２５】
トランジスタ３３００は、オフ電流の小さいトランジスタが好ましい。トランジスタ３３
００は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジス
タ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記
憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、または
リフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導
体装置となる。
【０３２６】
図２３（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に
接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される
。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的
に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されて
いる。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、
ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３０
０５は容量素子３４００の電極の他方と電気的に接続されている。
【０３２７】
図２３（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能とい
う特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能であ
る。
【０３２８】
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トラ
ンジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする
。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容
量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トラン
ジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる
二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）
のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジス
タ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とするこ
とにより、ノードＦＧに電荷が保持される（保持）。
【０３２９】
トランジスタ３３００のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって保
持される。
【０３３０】
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与
えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線
３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ
３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷
が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００の
ゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌよ
り低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を
「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがっ
て、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることによ
り、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧ
にＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞
Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧ
にＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖ
ｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため
、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み
出すことができる。
【０３３１】
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報
を読み出さなくてはならない。ほかのメモリセルの情報を読み出さないためには、ノード
ＦＧに与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような電位
、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えればよい。または、ノー
ドＦＧに与えられた電荷によらずトランジスタ３２００が「導通状態」となるような電位
、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えればよい。
【０３３２】
＜半導体装置の構造２＞
図２４は、図２３（Ａ）に対応する半導体装置の断面図である。図２４に示す半導体装置
は、トランジスタ３２００と、トランジスタ３３００と、容量素子３４００と、を有する
。また、トランジスタ３３００および容量素子３４００は、トランジスタ３２００の上方
に配置する。なお、トランジスタ３３００としては、上述したトランジスタ２１００につ
いての記載を参照する。また、トランジスタ３２００としては、図２０に示したトランジ
スタ２２００についての記載を参照する。なお、図２０では、トランジスタ２２００がｐ
チャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャ
ネル型トランジスタであっても構わない。
【０３３３】
図２４に示すトランジスタ３２００は、半導体基板４５０を用いたトランジスタである。
トランジスタ３２００は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の
領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
【０３３４】
図２４に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、絶縁体
４０２と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと
、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体
４７４ａと、導電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂ
と、導電体４９６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電
体４９８ｃと、導電体４９８ｄと、絶縁体４９０と、絶縁体５０２と、絶縁体４９２と、
絶縁体４２８と、絶縁体４０８と、絶縁体４９４と、を有する。
【０３３５】
ここで、絶縁体４０２、絶縁体４２８および絶縁体４０８は、バリア性を有する絶縁体で
ある。即ち、図２４に示す半導体装置は、トランジスタ３３００がバリア性を有する絶縁
体に囲まれた構造を有する。したがって、図２４に示す半導体装置は、図５（Ａ）に示し
た装置と同様の構造を有する。具体的には、トランジスタ３３００が素子１５０に相当し
、トランジスタ３２００が素子１５１に相当する。なお、図３に示した装置のように、図
２４に示す半導体装置が素子１５０ａおよび素子１５０ｂを有するとしてもよい。その場
合、図２４に示す容量素子３４００が素子１５０ａに相当し、トランジスタ３３００が素
子１５０ｂに相当し、トランジスタ３２００が素子１５１に相当する。
【０３３６】
絶縁体４６４は、トランジスタ３２００上に配置する。また、絶縁体４６６は、絶縁体４
６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４
０２は、絶縁体４６８上に配置する。また、絶縁体４９０は、絶縁体４０２上に配置する
。また、トランジスタ３３００は、絶縁体４９０上に配置する。また、絶縁体４９２は、
トランジスタ３３００上に配置する。また、絶縁体４９４は、絶縁体４９２上に配置する
。
【０３３７】
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電
体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導
電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
【０３３８】
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口
部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体
４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
【０３３９】
また、絶縁体４６８および絶縁体４０２は、導電体４７８ｂに達する開口部と、導電体４
７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは
導電体４７６ｂが埋め込まれている。
【０３４０】
また、絶縁体４９０は、トランジスタ３３００のチャネル形成領域と重なる開口部と、導
電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開
口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれ
ている。
【０３４１】
導電体４７４ａは、トランジスタ３３００のボトムゲート電極としての機能を有しても構
わない。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ
３３００のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体
４７４ａとトランジスタ３３００のトップゲート電極である導電体４０４とを電気的に接
続しても構わない。こうすることで、トランジスタ３３００のオン電流を大きくすること
ができる。また、パンチスルー現象を抑制することができるため、トランジスタ３３００
の飽和領域における電気特性を安定にすることができる。
【０３４２】
また、絶縁体４０８および絶縁体４９２は、トランジスタ３３００のソース電極またはド
レイン電極の一方である導電体５１６ｂを通って、導電体４７４ｂに達する開口部と、ト
ランジスタ３３００のソース電極またはドレイン電極の他方である導電体５１６ａと絶縁
体５１２を介して重なる導電体５１４に達する開口部と、トランジスタ３３００のゲート
電極である導電体５０４に達する開口部と、トランジスタ３３００のソース電極またはド
レイン電極の他方である導電体５１６ａを通って、導電体４７４ｃに達する開口部と、を
有する。また、開口部には、それぞれ導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ
または導電体４９６ｄが埋め込まれている。ただし、それぞれの開口部は、さらにトラン
ジスタ３３００などの構成要素のいずれかを介する場合がある。
【０３４３】
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂに達する開口
部と、導電体４９６ｃに達する開口部と、導電体４９６ｄに達する開口部と、を有する。
また、開口部には、それぞれ導電体４９８ａ、導電体４９８ｂ、導電体４９８ｃまたは導
電体４９８ｄが埋め込まれている。
【０３４４】
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４９０、絶縁体４９２または絶縁体
４９４の一以上は、バリア性を有する絶縁体を有すると好ましい。
【０３４５】
導電体４９８ｄとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アル
ミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イッ
トリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルお
よびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば
、合金や化合物であってもよく、アルミニウムを含む合金、銅およびチタンを含む合金、
銅およびマンガンを含む合金、インジウム、スズおよび酸素を含む化合物、チタンおよび
窒素を含む化合物などを用いてもよい。導電体４９８ｄは、バリア性を有する導電体を有
すると好ましい。
【０３４６】
トランジスタ３２００のソースまたはドレインは、導電体４８０ｂと、導電体４７８ｂと
、導電体４７６ａと、導電体４７４ｂと、導電体４９６ｃと、を介してトランジスタ３３
００のソース電極またはドレイン電極の一方である導電体５１６ｂと電気的に接続する。
また、トランジスタ３２００のゲート電極である導電体４５４は、導電体４８０ｃと、導
電体４７８ｃと、導電体４７６ｂと、導電体４７４ｃと、導電体４９６ｄと、を介してト
ランジスタ３３００のソース電極またはドレイン電極の他方である導電体５１６ａと電気
的に接続する。
【０３４７】
容量素子３４００は、トランジスタ３３００のソース電極またはドレイン電極の他方と電
気的に接続する電極と、導電体５１４と、絶縁体５１２と、を有する。なお、絶縁体５１
２は、トランジスタ３３００のゲート絶縁体として機能する絶縁体５１２と同一工程を経
て形成できるため、生産性を高めることができる。また、導電体５１４として、トランジ
スタ３３００のゲート電極として機能する導電体５０４と同一工程を経て形成した層を用
いると、生産性を高めることができる。
【０３４８】
そのほかの構造については、適宜図２０などについての記載を参酌することができる。
【０３４９】
なお、図２５に示す半導体装置は、図２４に示した半導体装置のトランジスタ３２００の
構造が異なるのみである。よって、図２５に示す半導体装置については、図２４に示した
半導体装置の記載を参酌する。具体的には、図２５に示す半導体装置は、トランジスタ３
２００がＦｉｎ型である場合を示している。Ｆｉｎ型であるトランジスタ３２００につい
ては、図２１に示したトランジスタ２２００の記載を参照する。なお、図２１では、トラ
ンジスタ２２００がｐチャネル型トランジスタである場合について説明したが、トランジ
スタ３２００がｎチャネル型トランジスタであっても構わない。
【０３５０】
また、図２６に示す半導体装置は、図２４に示した半導体装置のトランジスタ３２００の
構造が異なるのみである。よって、図２６に示す半導体装置については、図２４に示した
半導体装置の記載を参酌する。具体的には、図２６に示す半導体装置は、トランジスタ３
２００がＳＯＩ基板である半導体基板４５０に設けられた場合を示している。ＳＯＩ基板
である半導体基板４５０に設けられたトランジスタ３２００については、図２２に示した
トランジスタ２２００の記載を参照する。なお、図２２では、トランジスタ２２００がｐ
チャネル型トランジスタである場合について説明したが、トランジスタ３２００がｎチャ
ネル型トランジスタであっても構わない。
【０３５１】
＜記憶装置２＞
図２３（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図２３（Ａ）に
示した半導体装置と異なる。この場合も図２３（Ａ）に示した半導体装置と同様の動作に
より情報の書き込みおよび保持動作が可能である。
【０３５２】
図２３（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジス
タ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００
とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結
果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量
素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって
、異なる値をとる。
【０３５３】
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３
の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の
電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×
ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素
子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると
、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ
１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝
（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０３５４】
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこと
ができる。
【０３５５】
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトラ
ンジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを
駆動回路上に積層して配置する構成とすればよい。
【０３５６】
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用
することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシ
ュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能とな
るため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場
合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内
容を保持することが可能である。
【０３５７】
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こ
りにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注
入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といっ
た問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリと
は異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。
さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため
、高速な動作が可能となる。
【０３５８】
＜撮像装置＞
以下では、本発明の一態様に係る撮像装置について説明する。
【０３５９】
図２７（Ａ）は、本発明の一態様に係る撮像装置２００の例を示す平面図である。撮像装
置２００は、画素部２１０と、画素部２１０を駆動するための周辺回路２６０と、周辺回
路２７０、周辺回路２８０と、周辺回路２９０と、を有する。画素部２１０は、ｐ行ｑ列
（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２１１を有する。
周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０は、それぞれ複
数の画素２１１に接続し、複数の画素２１１を駆動するための信号を供給する機能を有す
る。なお、本明細書等において、周辺回路２６０、周辺回路２７０、周辺回路２８０およ
び周辺回路２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある
。例えば、周辺回路２６０は周辺回路の一部といえる。
【０３６０】
また、撮像装置２００は、光源２９１を有することが好ましい。光源２９１は、検出光Ｐ
１を放射することができる。
【０３６１】
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換
回路の１つを有する。また、周辺回路は、画素部２１０を形成する基板上に作製してもよ
い。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。なお
、周辺回路は、周辺回路２６０、周辺回路２７０、周辺回路２８０および周辺回路２９０
のいずれか一以上を省略してもよい。
【０３６２】
また、図２７（Ｂ）に示すように、撮像装置２００が有する画素部２１０において、画素
２１１を傾けて配置してもよい。画素２１１を傾けて配置することにより、行方向および
列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２００にお
ける撮像の品質をより高めることができる。
【０３６３】
＜画素の構成例１＞
撮像装置２００が有する１つの画素２１１を複数の副画素２１２で構成し、それぞれの副
画素２１２に特定の波長帯域の光を透過するフィルタ（カラーフィルタ）を組み合わせる
ことで、カラー画像表示を実現するための情報を取得することができる。
【０３６４】
図２８（Ａ）は、カラー画像を取得するための画素２１１の一例を示す平面図である。図
２８（Ａ）に示す画素２１１は、赤（Ｒ）の波長帯域を透過するカラーフィルタが設けら
れた副画素２１２（以下、「副画素２１２Ｒ」ともいう）、緑（Ｇ）の波長帯域を透過す
るカラーフィルタが設けられた副画素２１２（以下、「副画素２１２Ｇ」ともいう）およ
び青（Ｂ）の波長帯域を透過するカラーフィルタが設けられた副画素２１２（以下、「副
画素２１２Ｂ」ともいう）を有する。副画素２１２は、フォトセンサとして機能させるこ
とができる。
【０３６５】
副画素２１２（副画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂ）は、配線２３
１、配線２４７、配線２４８、配線２４９、配線２５０と電気的に接続される。また、副
画素２１２Ｒ、副画素２１２Ｇ、および副画素２１２Ｂは、それぞれが独立した配線２５
３に接続している。また、本明細書等において、例えばｎ行目（ｎは１以上ｐ以下の整数
）の画素２１１に接続された配線２４８および配線２４９を、それぞれ配線２４８［ｎ］
および配線２４９［ｎ］と記載する。また、例えばｍ列目（ｍは１以上ｑ以下の整数）の
画素２１１に接続された配線２５３を、配線２５３［ｍ］と記載する。なお、図２８（Ａ
）において、ｍ列目の画素２１１が有する副画素２１２Ｒに接続する配線２５３を配線２
５３［ｍ］Ｒ、副画素２１２Ｇに接続する配線２５３を配線２５３［ｍ］Ｇ、および副画
素２１２Ｂに接続する配線２５３を配線２５３［ｍ］Ｂと記載している。副画素２１２は
、上記配線を介して周辺回路と電気的に接続される。
【０３６６】
また、撮像装置２００は、隣接する画素２１１の、同じ波長帯域を透過するカラーフィル
タが設けられた副画素２１２同士がスイッチを介して電気的に接続する構成を有する。図
２８（Ｂ）に、ｎ行ｍ列に配置された画素２１１が有する副画素２１２と、該画素２１１
に隣接するｎ＋１行ｍ列に配置された画素２１１が有する副画素２１２の接続例を示す。
図２８（Ｂ）において、ｎ行ｍ列に配置された副画素２１２Ｒと、ｎ＋１行ｍ列に配置さ
れた副画素２１２Ｒがスイッチ２０１を介して接続されている。また、ｎ行ｍ列に配置さ
れた副画素２１２Ｇと、ｎ＋１行ｍ列に配置された副画素２１２Ｇがスイッチ２０２を介
して接続されている。また、ｎ行ｍ列に配置された副画素２１２Ｂと、ｎ＋１行ｍ列に配
置された副画素２１２Ｂがスイッチ２０３を介して接続されている。
【０３６７】
なお、副画素２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定さ
れず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィ
ルタを用いてもよい。１つの画素２１１に３種類の異なる波長帯域の光を検出する副画素
２１２を設けることで、フルカラー画像を取得することができる。
【０３６８】
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設
けられた副画素２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副
画素２１２を有する画素２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ
）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２１２に加え
て、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２１２を有する画素２１
１を用いてもよい。１つの画素２１１に４種類の異なる波長帯域の光を検出する副画素２
１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
【０３６９】
また、例えば、図２８（Ａ）において、赤の波長帯域を検出する副画素２１２、緑の波長
帯域を検出する副画素２１２、および青の波長帯域を検出する副画素２１２の画素数比（
または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光面積比
）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数比（受
光面積比）を赤：緑：青＝１：６：１としてもよい。
【０３７０】
なお、画素２１１に設ける副画素２１２は１つでもよいが、２つ以上が好ましい。例えば
、同じ波長帯域を検出する副画素２１２を２つ以上設けることで、冗長性を高め、撮像装
置２００の信頼性を高めることができる。
【０３７１】
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）
フィルタを用いることで、赤外光を検出する撮像装置２００を実現することができる。
【０３７２】
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ  Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用い
ることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和すること
を防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装
置のダイナミックレンジを大きくすることができる。
【０３７３】
また、前述したフィルタ以外に、画素２１１にレンズを設けてもよい。ここで、図２９の
断面図を用いて、画素２１１、フィルタ２５４、レンズ２５５の配置例を説明する。レン
ズ２５５を設けることで、光電変換素子が入射光を効率よく受光することができる。具体
的には、図２９（Ａ）に示すように、画素２１１に形成したレンズ２５５、フィルタ２５
４（フィルタ２５４Ｒ、フィルタ２５４Ｇおよびフィルタ２５４Ｂ）、および画素回路２
３０等を通して光２５６を光電変換素子２２０に入射させる構造とすることができる。
【０３７４】
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２５６の一部が配線２５７の
一部によって遮光されてしまうことがある。したがって、図２９（Ｂ）に示すように光電
変換素子２２０側にレンズ２５５およびフィルタ２５４を配置して、光電変換素子２２０
が光２５６を効率良く受光させる構造が好ましい。光電変換素子２２０側から光２５６を
光電変換素子２２０に入射させることで、検出感度の高い撮像装置２００を提供すること
ができる。
【０３７５】
図２９に示す光電変換素子２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成された
光電変換素子を用いてもよい。
【０３７６】
また、光電変換素子２２０を、放射線を吸収して電荷を発生させる機能を有する物質を用
いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セ
レン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金
等がある。
【０３７７】
例えば、光電変換素子２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて、
Ｘ線や、ガンマ線といった幅広い波長帯域にわたって光吸収係数を有する光電変換素子２
２０を実現できる。
【０３７８】
ここで、撮像装置２００が有する１つの画素２１１は、図２８に示す副画素２１２に加え
て、第１のフィルタを有する副画素２１２を有してもよい。
【０３７９】
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を
用いて画素を構成する一例について説明する。
【０３８０】
図３０（Ａ）、図３０（Ｂ）は、撮像装置を構成する素子の断面図である。図３０（Ａ）
に示す撮像装置は、シリコン基板３００に設けられたシリコンを用いたトランジスタ３５
１、トランジスタ３５１上に積層して配置された酸化物半導体を用いたトランジスタ３５
２およびトランジスタ３５３、ならびにシリコン基板３００に設けられたフォトダイオー
ド３６０を含む。各トランジスタおよびフォトダイオード３６０は、種々のプラグ３７０
および配線３７１と電気的な接続を有する。また、フォトダイオード３６０は、アノード
３６１およびカソード３６２を有し、アノード３６１は、低抵抗領域３６３を介してプラ
グ３７０と電気的に接続を有する。
【０３８１】
また撮像装置は、シリコン基板３００に設けられたトランジスタ３５１およびフォトダイ
オード３６０を有する層３１０と、層３１０と接して設けられ、配線３７１を有する層３
２０と、層３２０と接して設けられ、トランジスタ３５２およびトランジスタ３５３を有
する層３３０と、層３３０と接して設けられ、配線３７２および配線３７３を有する層３
４０を備えている。
【０３８２】
なお図３０（Ａ）の断面図の一例では、シリコン基板３００において、トランジスタ３５
１が形成された面とは逆側の面にフォトダイオード３６０の受光面を有する構成とする。
該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保すること
ができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード
３６０の受光面をトランジスタ３５１が形成された面と同じとすることもできる。
【０３８３】
なお、酸化物半導体を用いたトランジスタを用いて画素を構成する場合には、層３１０を
、酸化物半導体を用いたトランジスタを有する層とすればよい。または層３１０を省略し
、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
【０３８４】
なおシリコンを用いたトランジスタを用いて画素を構成する場合には、層３３０を省略す
ればよい。層３３０を省略した断面図の一例を図３０（Ｂ）に示す。層３３０を省略する
場合、層３４０の配線３７２も省略することができる。
【０３８５】
なお、シリコン基板３００は、ＳＯＩ基板であってもよい。また、シリコン基板３００に
替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アル
ミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用
いることもできる。
【０３８６】
ここで、トランジスタ３５１およびフォトダイオード３６０を有する層３１０と、トラン
ジスタ３５２およびトランジスタ３５３を有する層３３０と、の間には絶縁体４０２が設
けられる。ただし、絶縁体４０２の位置は限定されない。
【０３８７】
トランジスタ３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダ
ングリングボンドを終端し、トランジスタ３５１の信頼性を向上させる効果がある。一方
、トランジスタ３５２およびトランジスタ３５３などの近傍に設けられる絶縁体中の水素
は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ３
５２およびトランジスタ３５３などの信頼性を低下させる要因となる場合がある。したが
って、シリコンを用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層
して設ける場合、これらの間にバリア性を有する絶縁体４０２を設けることが好ましい。
また、トランジスタ３５２およびトランジスタ３５３の四方を、バリア性を有する絶縁体
４２８および絶縁体３２８で囲むことが好ましい。また、トランジスタ３５２およびトラ
ンジスタ３５３の上方を、バリア性を有する絶縁体４０８で覆うことが好ましい。絶縁体
４０２より下層に水素を閉じ込めることで、トランジスタ３５１の信頼性が向上させるこ
とができる。さらに、絶縁体４０２より下層から、絶縁体４０２より上層に水素が拡散す
ることを抑制できるため、トランジスタ３５２およびトランジスタ３５３などの信頼性を
向上させることができる。
【０３８８】
即ち、図３０に示す半導体装置は、トランジスタ３５２およびトランジスタ３５３がバリ
ア性を有する絶縁体に囲まれた構造を有する。したがって、図３０に示す半導体装置は、
図３に示した装置と図５（Ａ）に示した装置とを組み合わせた構造を有する。具体的には
、トランジスタ３５２が素子１５０ａに相当し、トランジスタ３５３が素子１５０ｂに相
当し、トランジスタ３５１が素子１５１に相当する。また、フォトダイオード３６０が素
子１５１に相当してもよい。また、トランジスタ３５１およびフォトダイオード３６０が
素子１５１に相当してもよい。
【０３８９】
また、図３０（Ａ）の断面図において、層３１０に設けるフォトダイオード３６０と、層
３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画素
の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
【０３９０】
なお、図３１（Ａ）および図３１（Ｂ）に示すように、画素の上部または下部にフィルタ
３５４または／およびレンズ３５５を配置してもよい。フィルタ３５４は、フィルタ２５
４についての記載を参照する。レンズ３５５は、レンズ２５５についての記載を参照する
。
【０３９１】
また、図３２（Ａ１）および図３２（Ｂ１）に示すように、撮像装置の一部または全部を
湾曲させてもよい。図３２（Ａ１）は、撮像装置を同図中の一点鎖線Ｘ１−Ｘ２の方向に
湾曲させた状態を示している。図３２（Ａ２）は、図３２（Ａ１）中の一点鎖線Ｘ１−Ｘ
２で示した部位の断面図である。図３２（Ａ３）は、図３２（Ａ１）中の一点鎖線Ｙ１−
Ｙ２で示した部位の断面図である。
【０３９２】
図３２（Ｂ１）は、撮像装置を同図中の一点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、同
図中の一点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図３２（Ｂ２）は、図
３２（Ｂ１）中の一点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図３２（Ｂ３）は、
図３２（Ｂ１）中の一点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
【０３９３】
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮
像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、
収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化
や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる
。
【０３９４】
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵにつ
いて説明する。
【０３９５】
図３３は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図で
ある。
【０３９６】
図３３に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有し
ている。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１
１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、
図３３に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその
用途によって多種多様な構成を有している。例えば、図３３に示すＣＰＵまたは演算回路
を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するよ
うな構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、
例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
【０３９７】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
【０３９８】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０３９９】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成す
る内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
【０４００】
図３３に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができ
る。
【０４０１】
図３３に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６
が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子
によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択
されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容
量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行
われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０４０２】
図３４は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一例
である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮
断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と
、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有す
る。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２
１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、
インダクタなどのその他の素子をさらに有していてもよい。
【０４０３】
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００
への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧ
ＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする
。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする
。
【０４０４】
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用い
て構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）の
トランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端
子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２
の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３は
トランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の
端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状
態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとド
レインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソース
とドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力さ
れる制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、
トランジスタ１２１４の導通状態または非導通状態）が選択される。
【０４０５】
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のう
ちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部
分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位
を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ
１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接
続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの
他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一
方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソ
ースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続さ
れる。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方
）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方
）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対
の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電
源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる
。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配
線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他
方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等
）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０
８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ
線）と電気的に接続される。
【０４０６】
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を
積極的に利用することによって省略することも可能である。
【０４０７】
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およ
びスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２
の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２
の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態
となる。
【０４０８】
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータ
に対応する信号が入力される。図３４では、回路１２０１から出力された信号が、トラン
ジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の
第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、
論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介し
て回路１２０１に入力される。
【０４０９】
なお、図３４では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとド
レインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回
路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子
（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反
転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）
から出力される信号を当該ノードに入力することができる。
【０４１０】
また、図３４において、記憶素子１２００に用いられるトランジスタのうち、トランジス
タ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９
０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトラン
ジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外に
も、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトラ
ンジスタは酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成され
るトランジスタとすることもできる。
【０４１１】
図３４における回路１２０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いる
ことができる。
【０４１２】
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は
、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８
によって保持することができる。
【０４１３】
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例
えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有する
シリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため
、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２０
０に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保
たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ
）を保持することが可能である。
【０４１４】
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動
作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が
元のデータを保持しなおすまでの時間を短くすることができる。
【０４１５】
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ
１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開
された後、容量素子１２０８に保持された信号によって、トランジスタ１２１０の導通状
態、または非導通状態が切り替わり、その状態に応じて信号を回路１２０２から読み出す
ことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動し
ていても、元の信号を正確に読み出すことが可能である。
【０４１６】
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
【０４１７】
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（
Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒ
ｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ（Ｒａｄｉｏ  Ｆ
ｒｅｑｕｅｎｃｙ）デバイスにも応用可能である。
【０４１８】
＜表示装置＞
以下では、本発明の一態様に係る表示装置について、図３５および図３７を用いて説明す
る。
【０４１９】
表示装置に用いられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子
（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧に
よって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔ
ｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。以下では、表示装置の一例とし
てＥＬ素子を用いた表示装置（ＥＬ表示装置）および液晶素子を用いた表示装置（液晶表
示装置）について説明する。
【０４２０】
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコ
ントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
【０４２１】
また、以下に示す表示装置は画像表示デバイス、または光源（照明装置含む）を指す。ま
た、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリ
ント配線板を有するモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直
接実装されたモジュールも全て表示装置に含むものとする。
【０４２２】
図３５は、本発明の一態様に係るＥＬ表示装置の一例である。図３５（Ａ）に、ＥＬ表示
装置の画素の回路図を示す。図３５（Ｂ）は、ＥＬ表示装置全体を示す上面図である。
【０４２３】
図３５（Ａ）は、ＥＬ表示装置に用いられる画素の回路図の一例である。
【０４２４】
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（
容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなく
ても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続
先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された
内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細
書等に記載されていると判断することが可能な場合がある。特に、端子の接続先として複
数の箇所が想定される場合には、その端子の接続先を特定の箇所に限定する必要はない。
したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素
子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発
明の一態様を構成することが可能な場合がある。
【０４２５】
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つ
まり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定され
た発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態
様として開示されているものであり、発明の一態様を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。
【０４２６】
図３５（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、容
量素子７４２と、発光素子７１９と、を有する。
【０４２７】
なお、図３５（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加す
ることが可能である。逆に、図３５（Ａ）の各ノードにおいて、トランジスタ、スイッチ
、受動素子などを追加しないようにすることも可能である。
【０４２８】
トランジスタ７４１のゲートはスイッチ素子７４３の一端および容量素子７４２の一方の
電極と電気的に接続される。トランジスタ７４１のソースは容量素子７４２の他方の電極
と電気的に接続され、発光素子７１９の一方の電極と電気的に接続される。トランジスタ
７４１のドレインは電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７
４４と電気的に接続される。発光素子７１９の他方の電極は定電位が与えられる。なお、
定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
【０４２９】
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いる
ことで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また
、スイッチ素子７４３として、トランジスタ７４１と同一工程を経て作製されたトランジ
スタを用いると、ＥＬ表示装置の生産性を高めることができる。なお、トランジスタ７４
１または／およびスイッチ素子７４３としては、例えば、上述したトランジスタを適用す
ることができる。
【０４３０】
図３５（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板７００と、基板７
５０と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰ
Ｃ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路
７３６を囲むように基板７００と基板７５０との間に配置される。なお、駆動回路７３５
または／および駆動回路７３６をシール材７３４の外側に配置しても構わない。
【０４３１】
図３５（Ｃ）は、図３５（Ｂ）の一点鎖線Ｍ−Ｎの一部に対応するＥＬ表示装置の断面図
である。
【０４３２】
図３５（Ｃ）には、トランジスタ７４１として、基板７００上の導電体７０４ａと、導電
体７０４ａ上の絶縁体７１２ａと、絶縁体７１２ａ上の絶縁体７１２ｂと、絶縁体７１２
ｂ上にあり導電体７０４ａと重なる半導体７０６ａおよび半導体７０６ｂと、半導体７０
６ａおよび半導体７０６ｂと接する導電体７１６ａおよび導電体７１６ｂと、半導体７０
６ｂ上、導電体７１６ａ上および導電体７１６ｂ上の絶縁体７１８ａと、絶縁体７１８ａ
上の絶縁体７１８ｂと、絶縁体７１８ｂ上の絶縁体７１８ｃと、絶縁体７１８ｃ上にあり
半導体７０６ｂと重なる導電体７１４ａと、を有する構造を示す。なお、トランジスタ７
４１の構造は一例であり、図３５（Ｃ）に示す構造と異なる構造であっても構わない。
【０４３３】
したがって、図３５（Ｃ）に示すトランジスタ７４１において、導電体７０４ａはゲート
電極としての機能を有し、絶縁体７１２ａおよび絶縁体７１２ｂはゲート絶縁体としての
機能を有し、導電体７１６ａはソース電極としての機能を有し、導電体７１６ｂはドレイ
ン電極としての機能を有し、絶縁体７１８ａ、絶縁体７１８ｂおよび絶縁体７１８ｃはゲ
ート絶縁体としての機能を有し、導電体７１４ａはゲート電極としての機能を有する。な
お、半導体７０６は、光が当たることで電気特性が変動する場合がある。したがって、導
電体７０４ａ、導電体７１６ａ、導電体７１６ｂ、導電体７１４ａのいずれか一以上が遮
光性を有すると好ましい。
【０４３４】
なお、絶縁体７１８ａおよび絶縁体７１８ｂの界面を破線で表したが、これは両者の境界
が明確でない場合があることを示す。例えば、絶縁体７１８ａおよび絶縁体７１８ｂとし
て、同種の絶縁体を用いた場合、観察手法によっては両者の区別が付かない場合がある。
【０４３５】
図３５（Ｃ）には、容量素子７４２として、基板上の導電体７０４ｂと、導電体７０４ｂ
上の絶縁体７１２ａと、絶縁体７１２ａ上の絶縁体７１２ｂと、絶縁体７１２ｂ上にあり
導電体７０４ｂと重なる導電体７１６ａと、導電体７１６ａ上の絶縁体７１８ａと、絶縁
体７１８ａ上の絶縁体７１８ｂと、絶縁体７１８ｂ上の絶縁体７１８ｃと、絶縁体７１８
ｃ上にあり導電体７１６ａと重なる導電体７１４ｂと、を有し、導電体７１６ａおよび導
電体７１４ｂの重なる領域で、絶縁体７１８ａおよび絶縁体７１８ｂの一部が除去されて
いる構造を示す。
【０４３６】
容量素子７４２において、導電体７０４ｂおよび導電体７１４ｂは一方の電極として機能
し、導電体７１６ａは他方の電極として機能する。
【０４３７】
したがって、容量素子７４２は、トランジスタ７４１と共通する膜を用いて作製すること
ができる。また、導電体７０４ａおよび導電体７０４ｂを同種の導電体とすると好ましい
。その場合、導電体７０４ａおよび導電体７０４ｂは、同一工程を経て形成することがで
きる。また、導電体７１４ａおよび導電体７１４ｂを同種の導電体とすると好ましい。そ
の場合、導電体７１４ａおよび導電体７１４ｂは、同一工程を経て形成することができる
。
【０４３８】
図３５（Ｃ）に示す容量素子７４２は、占有面積当たりの容量が大きい容量素子である。
したがって、図３５（Ｃ）は表示品位の高いＥＬ表示装置である。なお、図３５（Ｃ）に
示す容量素子７４２は、導電体７１６ａおよび導電体７１４ｂの重なる領域を薄くするた
め、絶縁体７１８ａおよび絶縁体７１８ｂの一部が除去された構造を有するが、本発明の
一態様に係る容量素子はこれに限定されるものではない。例えば、導電体７１６ａおよび
導電体７１４ｂの重なる領域を薄くするため、絶縁体７１８ｃの一部が除去された構造を
有しても構わない。
【０４３９】
トランジスタ７４１および容量素子７４２下には、絶縁体４０２が配置される。トランジ
スタ７４１および容量素子７４２上には、絶縁体７２０と、絶縁体７２０上の絶縁体４０
８が配置される。トランジスタ７４１および容量素子７４２の側方には、絶縁体４２８が
配置される。ここで、絶縁体７２０および絶縁体４０８は、トランジスタ７４１のソース
電極として機能する導電体７１６ａに達する開口部を有してもよい。絶縁体４０８上には
、導電体７８１が配置される。導電体７８１は、絶縁体７２０および絶縁体４０８の開口
部を介してトランジスタ７４１と電気的に接続してもよい。
【０４４０】
導電体７８１上には、導電体７８１に達する開口部を有する隔壁７８４が配置される。隔
壁７８４上には、隔壁７８４の開口部で導電体７８１と接する発光層７８２が配置される
。発光層７８２上には、導電体７８３が配置される。導電体７８１、発光層７８２および
導電体７８３の重なる領域が、発光素子７１９となる。
【０４４１】
ここで、絶縁体４０２、絶縁体４２８および絶縁体４０８は、バリア性を有する絶縁体で
ある。即ち、図３５に示す表示装置は、トランジスタ７４１がバリア性を有する絶縁体に
囲まれた構造を有する。したがって、図３５に示す表示装置は、図１（Ａ）に示した装置
と同様の構造を有する。具体的には、トランジスタ７４１が素子１５０に相当する。なお
、図３に示した装置のように、図３５に示す表示装置が素子１５０ａおよび素子１５０ｂ
を有するとしてもよい。その場合、図３５に示す容量素子７４２が素子１５０ａに相当し
、トランジスタ７４１が素子１５０ｂに相当する。また、図５（Ａ）に示した装置を変形
し、図３５に示す表示装置が素子１５０と、素子１５０上の素子１５１と、を有するとし
てもよい。その場合、トランジスタ７４１が素子１５０に相当し、発光素子７１９が素子
１５１に相当する。
【０４４２】
なお、ＥＬ表示装置を高精細化するために、トランジスタ、容量素子または／および配線
層などを積層させてもよい。
【０４４３】
図３６は、半導体基板上に作製したＥＬ表示装置の画素を示す断面図の一例である。
【０４４４】
図３６に示すＥＬ表示装置は、半導体基板８０１と、基板８０２と、絶縁体８０３と、絶
縁体８０４と、絶縁体８０５と、接着層８０６と、フィルタ８０７と、フィルタ８０８と
、フィルタ８０９と、絶縁体８１１と、絶縁体８１２と、絶縁体８１３と、絶縁体８１４
と、絶縁体８１５と、絶縁体８１６と、絶縁体８１７と、絶縁体８１８と、絶縁体８１９
と、絶縁体８２０と、絶縁体８２１と、導電体８３１と、導電体８３２と、導電体８３３
と、導電体８３４と、導電体８３５と、導電体８３６と、導電体８３７と、導電体８３８
と、導電体８３９と、導電体８４０と、導電体８４１と、導電体８４２と、導電体８４３
と、導電体８４４と、導電体８４５と、導電体８４６と、導電体８４７と、導電体８４８
と、導電体８４９と、導電体８５０と、導電体８５１、導電体８５２と、導電体８５３と
、導電体８５４と、導電体８５５と、導電体８５６と、導電体８５７と、導電体８５８と
、導電体８５９と、導電体８６０と、導電体８６１と、導電体８６２と、絶縁体８７１と
、導電体８７２と、絶縁体８７３と、絶縁体８７４と、領域８７５と、領域８７６と、絶
縁体８７７と、絶縁体８７８と、絶縁体８８１と、導電体８８２と、絶縁体８８３と、絶
縁体８８４と、領域８８５と、領域８８６と、層８８７と、層８８８と、発光層８９３と
、を有する。
【０４４５】
また、半導体基板８０１と、絶縁体８７１と、導電体８７２と、絶縁体８７３と、絶縁体
８７４と、領域８７５と、領域８７６と、によって、トランジスタ８９１が構成される。
半導体基板８０１は、チャネル形成領域としての機能を有する。絶縁体８７１は、ゲート
絶縁体としての機能を有する。導電体８７２は、ゲート電極としての機能を有する。絶縁
体８７３は、側壁絶縁体としての機能を有する。絶縁体８７４は、側壁絶縁体としての機
能を有する。領域８７５は、ソース領域または／およびドレイン領域としての機能を有す
る。領域８７６は、ソース領域または／およびドレイン領域としての機能を有する。
【０４４６】
導電体８７２は、絶縁体８７１を介して半導体基板８０１の一部と重なる領域を有する。
領域８７５および領域８７６は、半導体基板８０１に不純物が添加された領域である。ま
たは、半導体基板８０１がシリコン基板である場合、シリサイドの形成された領域であっ
てもよい。例えば、タングステンシリサイド、チタンシリサイド、コバルトシリサイドま
たはニッケルシリサイドなどを有する領域であってもよい。領域８７５および領域８７６
は、導電体８７２、絶縁体８７３および絶縁体８７４などによって、自己整合的に形成す
ることができる。したがって、半導体基板８０１のチャネル形成領域を挟む位置に、それ
ぞれ領域８７５および領域８７６が配置される。
【０４４７】
トランジスタ８９１は、絶縁体８７３を有することにより、領域８７５とチャネル形成領
域との間を空けることができる。したがって、絶縁体８７３を有することにより、領域８
７５から生じる電界に起因してトランジスタ８９１が破壊または劣化することを抑制する
ことができる。また、トランジスタ８９１は、絶縁体８７４を有することにより、領域８
７６とチャネル形成領域との間を空けることができる。したがって、絶縁体８７４を有す
ることにより、領域８７６から生じる電界に起因してトランジスタ８９１が破壊または劣
化することを抑制することができる。なお、トランジスタ８９１は、領域８７５とチャネ
ル形成領域との間隔よりも、領域８７６とチャネル形成領域との間隔が広い構造を有する
。例えば、トランジスタ８９１の動作時において、領域８７５とチャネル形成領域との電
位差よりも、領域８７６とチャネル形成領域との電位差のほうが大きくなることが多い場
合、高いオン電流および高い信頼性を両立することができる構造である。
【０４４８】
また、半導体基板８０１と、絶縁体８８１と、導電体８８２と、絶縁体８８３と、絶縁体
８８４と、領域８８５と、領域８８６と、によって、トランジスタ８９２が構成される。
半導体基板８０１は、チャネル形成領域としての機能を有する。絶縁体８８１は、ゲート
絶縁体としての機能を有する。導電体８８２は、ゲート電極としての機能を有する。絶縁
体８８３は、側壁絶縁体としての機能を有する。絶縁体８８４は、側壁絶縁体としての機
能を有する。領域８８５は、ソース領域または／およびドレイン領域としての機能を有す
る。領域８８６は、ソース領域または／およびドレイン領域としての機能を有する。
【０４４９】
導電体８８２は、絶縁体８８１を介して半導体基板８０１の一部と重なる領域を有する。
領域８８５および領域８８６は、半導体基板８０１に不純物が添加された領域である。ま
たは、半導体基板８０１がシリコン基板である場合、シリサイドの形成された領域である
。領域８８５および領域８８６は、導電体８８２、絶縁体８８３および絶縁体８８４など
によって、自己整合的に形成することができる。したがって、半導体基板８０１のチャネ
ル形成領域を挟む位置に、それぞれ領域８８５および領域８８６が配置される。
【０４５０】
トランジスタ８９２は、絶縁体８８３を有することにより、領域８８５とチャネル形成領
域との間を空けることができる。したがって、絶縁体８８３を有することにより、領域８
８５から生じる電界に起因してトランジスタ８９２が破壊または劣化することを抑制する
ことができる。また、トランジスタ８９２は、絶縁体８８４を有することにより、領域８
８６とチャネル形成領域との間を空けることができる。したがって、絶縁体８８４を有す
ることにより、領域８８６から生じる電界に起因してトランジスタ８９２が破壊または劣
化することを抑制することができる。なお、トランジスタ８９２は、領域８８５とチャネ
ル形成領域との間隔よりも、領域８８６とチャネル形成領域との間隔が広い構造を有する
。例えば、トランジスタ８９２の動作時において、領域８８５とチャネル形成領域との電
位差よりも、領域８８６とチャネル形成領域との電位差のほうが大きくなることが多い場
合、高いオン電流および高い信頼性を両立することができる構造である。
【０４５１】
絶縁体８７７は、トランジスタ８９１およびトランジスタ８９２を覆うように配置される
。したがって、絶縁体８７７は、トランジスタ８９１およびトランジスタ８９２の保護膜
としての機能を有する。絶縁体８０３、絶縁体８０４および絶縁体８０５は、素子を分離
する機能を有する。例えば、トランジスタ８９１とトランジスタ８９２とは、絶縁体８０
３および絶縁体８０４を間に有することによって素子分離される。
【０４５２】
導電体８５１、導電体８５２、導電体８５３、導電体８５４、導電体８５５、導電体８５
６、導電体８５７、導電体８５８、導電体８５９、導電体８６０、導電体８６１および導
電体８６２は、素子と素子、素子と配線、配線と配線などを電気的に接続する機能を有す
る。よって、これらの導電体を配線またはプラグと言い換えることもできる。
【０４５３】
導電体８３１、導電体８３２、導電体８３３、導電体８３４、導電体８３５、導電体８３
６、導電体８３７、導電体８３８、導電体８３９、導電体８４０、導電体８４１、導電体
８４２、導電体８４３、導電体８４４、導電体８４５、導電体８４６、導電体８４７、導
電体８４９、導電体８５０は、配線、電極または／および遮光層としての機能を有する。
【０４５４】
例えば、導電体８３６および導電体８４４は、絶縁体８１７を有する容量素子の電極とし
ての機能を有する。例えば、導電体８３８および導電体８４５は、絶縁体８１８を有する
容量素子の電極としての機能を有する。例えば、導電体８４０および導電体８４６は、絶
縁体８１９を有する容量素子の電極としての機能を有する。例えば、導電体８４２および
導電体８４７は、絶縁体８２０を有する容量素子の電極としての機能を有する。なお、導
電体８３６と導電体８３８とが電気的に接続していてもよい。また、導電体８４４と導電
体８４５とが電気的に接続していてもよい。また、導電体８４０と導電体８４２とが電気
的に接続していてもよい。また、導電体８４６と導電体８４７とが電気的に接続してもよ
い。
【０４５５】
絶縁体８１１、絶縁体８１２、絶縁体８１３、絶縁体８１４、絶縁体８１５および絶縁体
８１６は、層間絶縁体としての機能を有する。絶縁体８１１、絶縁体８１２、絶縁体８１
３、絶縁体８１４、絶縁体８１５および絶縁体８１６は、表面が平坦化されていると好ま
しい。
【０４５６】
導電体８３１、導電体８３２、導電体８３３および導電体８３４は、絶縁体８１１上に配
置される。導電体８５１は、絶縁体８１１の開口部に配置される。導電体８５１は、導電
体８３１と領域８７５とを電気的に接続する。導電体８５２は、絶縁体８１１の開口部に
配置される。導電体８５２は、導電体８３３と領域８８５とを電気的に接続する。導電体
８５３は、絶縁体８１１の開口部に配置される。導電体８５３は、導電体８３４と領域８
８６とを電気的に接続する。
【０４５７】
導電体８３５、導電体８３６、導電体８３７および導電体８３８は、絶縁体８１２上に配
置される。導電体８３６上には絶縁体８１７が配置される。絶縁体８１７上には導電体８
４４が配置される。導電体８３８上には絶縁体８１８が配置される。絶縁体８１８上には
導電体８４５が配置される。導電体８５４は、絶縁体８１２の開口部に配置される。導電
体８５４は、導電体８３５と導電体８３１とを電気的に接続する。導電体８５５は、絶縁
体８１２の開口部に配置される。導電体８５５は、導電体８３７と導電体８３３とを電気
的に接続する。
【０４５８】
導電体８３９、導電体８４０、導電体８４１および導電体８４２は、絶縁体８１３上に配
置される。導電体８４０上には絶縁体８１９が配置される。絶縁体８１９上には導電体８
４６が配置される。導電体８４２上には絶縁体８２０が配置される。絶縁体８２０上には
導電体８４７が配置される。導電体８５６は、絶縁体８１３の開口部に配置される。導電
体８５６は、導電体８３９と導電体８３５とを電気的に接続する。導電体８５７は、絶縁
体８１３の開口部に配置される。導電体８５７は、導電体８４０と導電体８４４とを電気
的に接続する。導電体８５８は、絶縁体８１３の開口部に配置される。導電体８５８は、
導電体８４１と導電体８３７とを電気的に接続する。導電体８５９は、絶縁体８１３の開
口部に配置される。導電体８５９は、導電体８４２と導電体８４５とを電気的に接続する
。
【０４５９】
導電体８４３は、絶縁体８１４上に配置される。導電体８６０は、絶縁体８１４の開口部
に配置される。導電体８６０は、導電体８４３と導電体８４６とを電気的に接続する。導
電体８６０は、導電体８４３と導電体８４７とを電気的に接続する。
【０４６０】
導電体８４８は、絶縁体８１５上に配置される。導電体８４８は、電気的に浮いていても
よい。なお、導電体８４８は、遮光層としての機能を有すれば、導電体に限定されない。
例えば、遮光性を有する絶縁体または半導体であってもよい。
【０４６１】
導電体８４９は、絶縁体８１６上に配置される。絶縁体８２１は、絶縁体８１６上および
導電体８４９上に配置される。絶縁体８２１は、導電体８４９を露出する開口部を有する
。発光層８９３は、導電体８４９上および絶縁体８２１上に配置される。導電体８５０は
、発光層８９３上に配置される。
【０４６２】
したがって、導電体８４９と導電体８５０とに電位差を与えることで、発光層８９３から
発光が生じる。そのため、導電体８４９と、導電体８５０と、発光層８９３と、は発光素
子としての機能を有する。なお、絶縁体８２１は、隔壁としての機能を有する。
【０４６３】
絶縁体８７８は、導電体８５０上に配置される。絶縁体８７８は、発光素子を覆うため、
保護絶縁体としての機能を有する。例えば、絶縁体８７８がバリア性を有する絶縁体であ
ってもよい。また、バリア性を有する絶縁体で、発光素子を囲む構造としてもよい。
【０４６４】
基板８０２は、透光性を有する基板を用いればよい。例えば、基板７５０についての記載
を参照する。基板８０２には、層８８７および層８８８が設けられる。層８８７および層
８８８は、遮光層としての機能を有する。遮光層としては、例えば、樹脂や金属などを用
いればよい。層８８７および層８８８を有することによって、ＥＬ表示装置のコントラス
トを向上させることや色のにじみを低減させることなどができる。
【０４６５】
フィルタ８０７、フィルタ８０８およびフィルタ８０９は、カラーフィルタとしての機能
を有する。例えば、フィルタ２５４についての記載を参照する。フィルタ８０８は、層８
８８、基板８０２および層８８７にまたがって配置される。フィルタ８０７は、層８８８
及びフィルタ８０８と重なる領域を有する。フィルタ８０９は、層８８７及びフィルタ８
０８と重なる領域を有する。フィルタ８０７、フィルタ８０８およびフィルタ８０９は、
それぞれ厚さが異なっていてもよい。フィルタの厚さが異なることによって、発光素子か
らの光取り出し効率が高くなる場合がある。
【０４６６】
フィルタ８０７、フィルタ８０８およびフィルタ８０９と、絶縁体８７８と、の間には、
接着層８０６が配置される。
【０４６７】
図３６に示したＥＬ表示装置は、トランジスタ、容量素子または／および配線層などが積
層した構造を有するため、画素の面積を縮小することができる。そのため、高精細なＥＬ
表示装置を実現することができる。
【０４６８】
ここまでは、ＥＬ表示装置の例について説明した。次に、液晶表示装置の例について説明
する。
【０４６９】
図３７（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図３７に示す画素は
、トランジスタ７５１と、容量素子７５２と、一対の電極間に液晶の充填された素子（液
晶素子）７５３とを有する。
【０４７０】
トランジスタ７５１では、ソース、ドレインの一方が信号線７５５に電気的に接続され、
ゲートが走査線７５４に電気的に接続されている。
【０４７１】
容量素子７５２では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気
的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
【０４７２】
液晶素子７５３では、一方の電極がトランジスタ７５１のソース、ドレインの他方に電気
的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、
上述した容量素子７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、
液晶素子７５３の他方の電極に与えられる共通電位とが異なる電位であってもよい。
【０４７３】
なお、液晶表示装置も、上面図はＥＬ表示装置と同様として説明する。図３５（Ｂ）の一
点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図を図３７（Ｂ）に示す。図３７（Ｂ）にお
いて、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３
３ａは、トランジスタ７５１を構成する導電体または半導体のいずれかと同種の導電体ま
たは半導体を用いてもよい。
【０４７４】
トランジスタ７５１は、トランジスタ７４１についての記載を参照する。また、容量素子
７５２は、容量素子７４２についての記載を参照する。なお、図３７（Ｂ）には、図３５
（Ｃ）の容量素子７４２に対応した容量素子７５２の構造を示したが、これに限定されな
い。
【０４７５】
なお、トランジスタ７５１の半導体に酸化物半導体を用いた場合、極めてオフ電流の小さ
いトランジスタとすることができる。したがって、容量素子７５２に保持された電荷がリ
ークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる
。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態と
することで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液
晶表示装置とすることができる。また、容量素子７５２の占有面積を小さくできるため、
開口率の高い液晶表示装置、または高精細化した液晶表示装置を提供することができる。
【０４７６】
トランジスタ７５１および容量素子７５２上には、絶縁体７２１が配置される。ここで、
絶縁体７２１は、トランジスタ７５１に達する開口部を有する。絶縁体７２１上には、導
電体７９１が配置される。導電体７９１は、絶縁体７２１の開口部を介してトランジスタ
７５１と電気的に接続する。
【０４７７】
ここで、絶縁体４０２、絶縁体４２８および絶縁体４０８は、バリア性を有する絶縁体で
ある。即ち、図３７に示す表示装置は、トランジスタ７５１がバリア性を有する絶縁体に
囲まれた構造を有する。したがって、図３７に示す表示装置は、図１（Ａ）に示した装置
と同様の構造を有する。具体的には、トランジスタ７５１が素子１５０に相当する。なお
、図３に示した装置のように、図３７に示す表示装置が素子１５０ａおよび素子１５０ｂ
を有するとしてもよい。その場合、図３７に示す容量素子７５２が素子１５０ａに相当し
、トランジスタ７５１が素子１５０ｂに相当する。また、図５（Ａ）に示した装置を変形
し、図３７に示す表示装置が素子１５０と、素子１５０上の素子１５１と、を有するとし
てもよい。その場合、トランジスタ７５１が素子１５０に相当し、液晶素子７５３が素子
１５１に相当する。
【０４７８】
導電体７９１上には、配向膜として機能する絶縁体７９２が配置される。絶縁体７９２上
には、液晶層７９３が配置される。液晶層７９３上には、配向膜として機能する絶縁体７
９４が配置される。絶縁体７９４上には、スペーサ７９５が配置される。スペーサ７９５
および絶縁体７９４上には、導電体７９６が配置される。導電体７９６上には、基板７９
７が配置される。
【０４７９】
上述した構造を有することで、占有面積の小さい容量素子を有する表示装置を提供するこ
とができる、または、表示品位の高い表示装置を提供することができる。または、高精細
の表示装置を提供することができる。
【０４８０】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素
子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例え
ば、ＥＬ素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、白
色、赤色、緑色または青色などの発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎ
ｇ  Ｄｉｏｄｅ）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子
、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラ
ズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム
）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・
マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、
シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッ
ティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子な
どの少なくとも一つを有している。これらのほかにも、電気的または磁気的作用により、
コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。
【０４８１】
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子
を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）また
はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅ
ｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示
装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディス
プレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）
などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペー
パーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する
場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすれ
ばよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するように
すればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けること
も可能である。これにより、さらに、消費電力を低減することができる。
【０４８２】
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファ
イトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜として
もよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物
半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。さ
らに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成することが
できる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に、
ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜して
もよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、スパ
ッタリング法で成膜することも可能である。
【０４８３】
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ
、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプ
レイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオ
プレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ
払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３８に示
す。
【０４８４】
図３８（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８
等を有する。なお、図３８（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示
部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない
。
【０４８５】
図３８（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９
１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３
は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられてい
る。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており
、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である
。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９
１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３
および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表
示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッ
チパネルを設けることで付加することができる。または、位置入力装置としての機能は、
フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加する
ことができる。
【０４８６】
図３８（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キ
ーボード９２３、ポインティングデバイス９２４等を有する。
【０４８７】
図３８（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３
３等を有する。
【０４８８】
図３８（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度にしたがって切り替える構成としてもよい。
【０４８９】
図３８（Ｆ）は自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト
９５４等を有する。
【符号の説明】
【０４９０】
１００    基板
１０２    絶縁体
１０８    絶縁体
１１８    絶縁体
１２１    導電体
１２１ａ    導電体
１２１ｂ    導電体
１２１ｃ    導電体
１２１ｄ    導電体
１２２    導電体
１２２ａ    導電体
１２２ｂ    導電体
１２２ｃ    導電体
１２２ｄ    導電体
１２３    導電体
１２３ａ    導電体
１２３ｂ    導電体
１２３ｃ    導電体
１２３ｄ    導電体
１２６    犠牲層
１２８    絶縁体
１２８ａ    金属酸化物層
１２８ｂ    金属酸化物層
１２８ｃ    金属酸化物層
１５０    素子
１５０ａ    素子
１５０ｂ    素子
１５０ｃ    素子
１５０ｄ    素子
１５１    素子
１９０    プリカーサ層
２００    撮像装置
２０１    スイッチ
２０２    スイッチ
２０３    スイッチ
２１０    画素部
２１１    画素
２１２    副画素
２１２Ｂ    副画素
２１２Ｇ    副画素
２１２Ｒ    副画素
２１８    絶縁体
２２０    光電変換素子
２２１    導電体
２３０    画素回路
２３１    配線
２４７    配線
２４８    配線
２４９    配線
２５０    配線
２５３    配線
２５４    フィルタ
２５４Ｂ    フィルタ
２５４Ｇ    フィルタ
２５４Ｒ    フィルタ
２５５    レンズ
２５６    光
２５７    配線
２６０    周辺回路
２７０    周辺回路
２８０    周辺回路
２９０    周辺回路
２９１    光源
３００    シリコン基板
３１０    層
３２０    層
３３０    層
３４０    層
３５１    トランジスタ
３５２    トランジスタ
３５３    トランジスタ
３５４    フィルタ
３５５    レンズ
３６０    フォトダイオード
３６１    アノード
３６２    カソード
３６３    低抵抗領域
３７０    プラグ
３７１    配線
３７２    配線
３７３    配線
４００    絶縁体
４０１    絶縁体
４０２    絶縁体
４０４    導電体
４０６ａ    半導体
４０６ｂ    半導体
４０６ｃ    半導体
４０８    絶縁体
４１２    絶縁体
４１３    導電体
４１６ａ    導電体
４１６ｂ    導電体
４２２    絶縁体
４２８    絶縁体
４５０    半導体基板
４５２    絶縁体
４５４    導電体
４５６    領域
４６０    領域
４６２    絶縁体
４６４    絶縁体
４６６    絶縁体
４６８    絶縁体
４７２ａ    領域
４７２ｂ    領域
４７４ａ    導電体
４７４ｂ    導電体
４７４ｃ    導電体
４７６ａ    導電体
４７６ｂ    導電体
４７８ａ    導電体
４７８ｂ    導電体
４７８ｃ    導電体
４８０ａ    導電体
４８０ｂ    導電体
４８０ｃ    導電体
４９０    絶縁体
４９２    絶縁体
４９４    絶縁体
４９６ａ    導電体
４９６ｂ    導電体
４９６ｃ    導電体
４９６ｄ    導電体
４９８ａ    導電体
４９８ｂ    導電体
４９８ｃ    導電体
４９８ｄ    導電体
５００    絶縁体
５０２    絶縁体
５０３    絶縁体
５０４    導電体
５０６ａ    半導体
５０６ｂ    半導体
５０６ｃ    半導体
５１２    絶縁体
５１３    導電体
５１４    導電体
５１６ａ    導電体
５１６ｂ    導電体
７００    基板
７０４ａ    導電体
７０４ｂ    導電体
７０６    半導体
７０６ａ    半導体
７０６ｂ    半導体
７１２ａ    絶縁体
７１２ｂ    絶縁体
７１４ａ    導電体
７１４ｂ    導電体
７１６ａ    導電体
７１６ｂ    導電体
７１８ａ    絶縁体
７１８ｂ    絶縁体
７１８ｃ    絶縁体
７１９    発光素子
７２０    絶縁体
７２１    絶縁体
７３１    端子
７３２    ＦＰＣ
７３３ａ    配線
７３４    シール材
７３５    駆動回路
７３６    駆動回路
７３７    画素
７４１    トランジスタ
７４２    容量素子
７４３    スイッチ素子
７４４    信号線
７５０    基板
７５１    トランジスタ
７５２    容量素子
７５３    液晶素子
７５４    走査線
７５５    信号線
７８１    導電体
７８２    発光層
７８３    導電体
７８４    隔壁
７９１    導電体
７９２    絶縁体
７９３    液晶層
７９４    絶縁体
７９５    スペーサ
７９６    導電体
７９７    基板
８０１    半導体基板
８０２    基板
８０３    絶縁体
８０４    絶縁体
８０５    絶縁体
８０６    接着層
８０７    フィルタ
８０８    フィルタ
８０９    フィルタ
８１１    絶縁体
８１２    絶縁体
８１３    絶縁体
８１４    絶縁体
８１５    絶縁体
８１６    絶縁体
８１７    絶縁体
８１８    絶縁体
８１９    絶縁体
８２０    絶縁体
８２１    絶縁体
８３１    導電体
８３２    導電体
８３３    導電体
８３４    導電体
８３５    導電体
８３６    導電体
８３７    導電体
８３８    導電体
８３９    導電体
８４０    導電体
８４１    導電体
８４２    導電体
８４３    導電体
８４４    導電体
８４５    導電体
８４６    導電体
８４７    導電体
８４８    導電体
８４９    導電体
８５０    導電体
８５１    導電体
８５２    導電体
８５３    導電体
８５４    導電体
８５５    導電体
８５６    導電体
８５７    導電体
８５８    導電体
８５９    導電体
８６０    導電体
８６１    導電体
８６２    導電体
８７１    絶縁体
８７２    導電体
８７３    絶縁体
８７４    絶縁体
８７５    領域
８７６    領域
８７７    絶縁体
８７８    絶縁体
８８１    絶縁体
８８２    導電体
８８３    絶縁体
８８４    絶縁体
８８５    領域
８８６    領域
８８７    層
８８８    層
８９１    トランジスタ
８９２    トランジスタ
８９３    発光層
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイクロフォン
９０６    スピーカー
９０７    操作キー
９０８    スタイラス
９１１    筐体
９１２    筐体
９１３    表示部
９１４    表示部
９１５    接続部
９１６    操作キー
９２１    筐体
９２２    表示部
９２３    キーボード
９２４    ポインティングデバイス
９３１    筐体
９３２    冷蔵室用扉
９３３    冷凍室用扉
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    車体
９５２    車輪
９５３    ダッシュボード
９５４    ライト
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
１２００    記憶素子
１２０１    回路
１２０２    回路
１２０３    スイッチ
１２０４    スイッチ
１２０６    論理素子
１２０７    容量素子
１２０８    容量素子
１２０９    トランジスタ
１２１０    トランジスタ
１２１３    トランジスタ
１２１４    トランジスタ
１２２０    回路
２１００    トランジスタ
２２００    トランジスタ
２３３０    層
２３４０    層
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３２００    トランジスタ
３３００    トランジスタ
３４００    容量素子
５１００    ペレット
５１２０    基板
５１６１    領域
５２００    ペレット
５２０１    イオン
５２０３    粒子
５２２０    基板
５２３０    ターゲット
５２４０    プラズマ
５２６０    加熱機構
【図１】
2020107898.tif 000003
【図２】
2020107898.tif 000004
【図３】
2020107898.tif 000005
【図４】
2020107898.tif 000006
【図５】
2020107898.tif 000007
【図６】
2020107898.tif 000008
【図７】
2020107898.tif 000009
【図８】
2020107898.tif 000010
【図９】
2020107898.tif 000011
【図１０】
2020107898.tif 000012
【図１１】
2020107898.tif 000013
【図１２】
2020107898.tif 000014
【図１３】
2020107898.tif 000015
【図１４】
2020107898.tif 000016
【図１５】
2020107898.tif 000017
【図１６】
2020107898.tif 000018
【図１７】
2020107898.tif 000019
【図１８】
2020107898.tif 000020
【図１９】
2020107898.tif 000021
【図２０】
2020107898.tif 000022
【図２１】
2020107898.tif 000023
【図２２】
2020107898.tif 000024
【図２３】
2020107898.tif 000025
【図２４】
2020107898.tif 000026
【図２５】
2020107898.tif 000027
【図２６】
2020107898.tif 000028
【図２７】
2020107898.tif 000029
【図２８】
2020107898.tif 000030
【図２９】
2020107898.tif 000031
【図３０】
2020107898.tif 000032
【図３１】
2020107898.tif 000033
【図３２】
2020107898.tif 000034
【図３３】
2020107898.tif 000035
【図３４】
2020107898.tif 000036
【図３５】
2020107898.tif 000037
【図３６】
2020107898.tif 000038
【図３７】
2020107898.tif 000039
【図３８】
2020107898.tif 000040
【図３９】
2020107898.tif 000041
【図４０】
2020107898.tif 000042
【図４１】
2020107898.tif 000043
【図４２】
2020107898.tif 000044
【図４３】
2020107898.tif 000045
【図４４】
2020107898.tif 000046
【図４５】
2020107898.tif 000047
【図４６】
2020107898.tif 000048
【図４７】
2020107898.tif 000049
【図４８】
2020107898.tif 000050
【図４９】
2020107898.tif 000051