(57)【要約】【課題】電気特性に優れ、信頼性の高い薄膜トランジスタを有する半導体装置を少ない工程で作製する方法を提供することを課題とする。【解決手段】Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜上にチャネル保護層を形成した後、ｎ型の導電型を有する膜と、導電膜を成膜し、導電膜上にレジストマスクを形成する。このレジストマスクと共に、チャネル保護層及びゲート絶縁膜をエッチングストッパーとして利用して、導電膜と、ｎ型の導電型を有する膜と、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜をエッチングして、ソース電極層及びドレイン電極層と、バッファ層と、半導体層を形成する。【選択図】図１
2020107911.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にインジウム、ガリウム、及び亜鉛を含む酸化物半導体膜を形成し、
前記酸化物半導体膜上のチャネル形成領域と重なる領域にチャネル保護層を形成し、
前記酸化物半導体膜上にｎ型の導電型を有する膜を形成し、
前記ｎ型の導電型を有する膜上に導電膜を形成し、
前記導電膜上にレジストマスクを形成し、
前記レジストマスクを用いて前記導電膜と、前記ｎ型の導電型を有する膜と、前記半導体膜をエッチングして、ソース電極層及びドレイン電極層と、バッファ層と半導体層を形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はチャネル形成領域に酸化物半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴと
いう）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶
表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として
搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、マトリクス状に配置された表示画素毎に薄膜トランジスタ（ＴＦＴ）からなるスイ
ッチング素子を設けたアクティブマトリクス型の表示装置（液晶表示装置や発光表示装置
や電気泳動式表示装置）が盛んに開発されている。アクティブマトリクス型の表示装置は
、画素（又は１ドット）毎にスイッチング素子が設けられており、単純マトリクス方式に
比べて画素密度が増えた場合に低電圧駆動できるので有利である。
【０００４】
また、チャネル形成領域に酸化物半導体膜を用いて薄膜トランジスタ（ＴＦＴ）などを作
製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導
体膜としてＺｎＯを用いるＴＦＴや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるＴＦＴが挙げら
れる。これらの酸化物半導体膜を用いて形成されたＴＦＴを透光性を有する基板上に形成
し、画像表示装置のスイッチング素子などに用いる技術が特許文献１、特許文献２などで
開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
チャネル形成領域に酸化物半導体膜を用いる薄膜トランジスタには、動作速度が速く、製
造工程が比較的簡単であり、十分な信頼性であることが求められている。
【０００７】
薄膜トランジスタを形成するにあたり、ソース電極層及びドレイン電極層は、低抵抗な金
属材料を用いる。特に、大面積の表示を行う表示装置を製造する際、配線の抵抗による信
号の遅延問題が顕著になってくる。従って、配線や電極の材料としては、電気抵抗値の低
い金属材料を用いることが望ましい。電気抵抗値の低い金属材料からなるソース電極層及
びドレイン電極層と、酸化物半導体膜とが直接接する薄膜トランジスタ構造とすると、コ
ンタクト抵抗が高くなる恐れがある。コンタクト抵抗が高くなる原因は、ソース電極層及
びドレイン電極層と、酸化物半導体膜との接触面でショットキー接合が形成されることが
要因の一つと考えられる。
【０００８】
加えて、ソース電極層及びドレイン電極層と、酸化物半導体膜とが直接接する部分には容
量が形成され、周波数特性（ｆ特性と呼ばれる）が低くなり、薄膜トランジスタの高速動
作を妨げる恐れがある。
【０００９】
また、酸化物半導体はエッチング剤による膜減りや、プラズマによる酸素欠損量の変化な
どのダメージを受けやすい。ダメージを受けた半導体層を薄膜トランジスタに用いると特
性がばらついてしまう。そこで、酸化物半導体膜を用いる逆スタガ型の薄膜トランジスタ
を作製する場合、チャネル形成領域をダメージから保護するチャネル保護層を設ける構造
は有効である。しかし、チャネル保護層の形成にともないフォトマスクの使用枚数が増え
、工程が煩雑になり、生産性が低下するおそれがある。
【００１０】
本発明は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導
体層とソース電極層及びドレイン電極層のコンタクト抵抗が小さく、薄膜トランジスタの
作製工程において酸化物半導体層がダメージを受けにくい薄膜トランジスタを、少ない工
程で作製する方法を提供することを課題の一つとする。
【課題を解決するための手段】
【００１１】
本発明は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層を用い、半導体層とソース電極層
及びドレイン電極層との間にバッファ層を設け、チャネル保護層を設けた逆スタガ型（ボ
トムゲート構造）の薄膜トランジスタの作製方法を含むことを要旨とする。
【００１２】
本明細書において、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いて形成された半導
体層を「ＩＧＺＯ半導体層」とも記す。
【００１３】
ソース電極とＩＧＺＯ半導体層とはオーミック性のコンタクトが必要であり、さらに、そ
のコンタクト抵抗は極力低減することが望まれる。同様に、ドレイン電極とＩＧＺＯ半導
体層とはオーミック性のコンタクトが必要であり、さらに、そのコンタクト抵抗は極力低
減することが望まれる。
【００１４】
そこで、ソース電極とＩＧＺＯ半導体層との間に、ＩＧＺＯ半導体層よりもキャリア濃度
の高いバッファ層を意図的に設けることによってオーミック性のコンタクトを形成する。
【００１５】
また、本発明の一態様を適用した薄膜トランジスタの構造はチャネル保護層を設ける構造
であるため、チャネル形成領域だけでなくＩＧＺＯ半導体層のゲート絶縁膜と接する面と
は反対側の領域、所謂バックチャネルを工程時のダメージ（エッチング時のプラズマやエ
ッチング剤による膜減りや、酸化など）から保護することができ、半導体装置の信頼性を
向上させることができる。
【００１６】
本発明の半導体装置の作製方法の一形態は、基板上にゲート電極層を形成し、ゲート電極
層上にゲート絶縁膜を形成し、ゲート絶縁膜上にインジウム、ガリウム、及び亜鉛を含む
酸化物半導体膜を形成し、酸化物半導体膜上のチャネル形成領域と重なる領域にチャネル
保護層を形成し、酸化物半導体膜上にｎ型の導電型を有する膜を形成し、ｎ型の導電型を
有する膜上に導電膜を形成し、導電膜上にレジストマスクを形成し、レジストマスクを用
いて導電膜と、ｎ型の導電型を有する膜と、半導体膜をエッチングして、ソース電極層及
びドレイン電極層と、バッファ層と半導体層を形成することを特徴とする半導体装置の作
製方法である。
【００１７】
また、本発明の半導体装置の作製方法の一形態は、透光性の基板上に遮光性のゲート電極
層を形成し、ゲート電極層上に透光性のゲート絶縁膜を形成し、ゲート絶縁膜上にインジ
ウム、ガリウム、及び亜鉛を含む酸化物半導体膜を形成し、酸化物半導体膜上に透光性の
絶縁膜を形成し、絶縁膜上にフォトレジスト膜を形成し、ゲート電極をフォトマスクとし
て、フォトレジストに基板側から露光してレジストマスクを形成し、レジストマスクを用
いてチャネル保護層を形成することを特徴とする半導体装置の作成方法である。
【００１８】
また、本発明の半導体装置の作製方法の一形態は、ゲート絶縁膜とチャネル保護層をエッ
チングストッパーとすることを特徴とする半導体装置の作成方法である。
【発明の効果】
【００１９】
本発明によって、光電流が少なく、寄生容量が小さく、オン・オフ比の高い薄膜トランジ
スタを得ることができ、良好な動特性（ｆ特性）を有する薄膜トランジスタを少ない工程
数で作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体
装置を生産性に優れた方法で提供できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一態様を適用した半導体装置を説明する図。
【図２】本発明の一態様を適用した半導体装置の作製方法を説明する図。
【図３】本発明の一態様を適用した半導体装置の作製方法を説明する図。
【図４】本発明の一態様を適用した半導体装置の作製方法を説明する図。
【図５】本発明の一態様を適用した半導体装置を説明する図。
【図６】マルチチャンバー型の製造装置の上面模式図。
【図７】表示装置のブロック図を説明する図。
【図８】信号線駆動回路の構成を説明する図。
【図９】信号線駆動回路の動作を説明するタイミングチャート。
【図１０】信号線駆動回路の動作を説明するタイミングチャート。
【図１１】シフトレジスタの構成を説明する図。
【図１２】図１１に示すフリップフロップの接続構成を説明する図。
【図１３】本発明の一態様を適用した液晶表示装置を説明する図。
【図１４】本発明の一態様を適用した電子ペーパーを説明する図。
【図１５】本発明の一態様を適用した発光表示装置を説明する図。
【図１６】本発明の一態様を適用した発光表示装置を説明する図。
【図１７】本発明の一態様を適用した発光表示装置を説明する図。
【図１８】本発明の一態様を適用した発光表示装置を説明する図。
【図１９】本発明の一態様を適用した液晶表示装置を説明する図。
【図２０】本発明の一態様を適用した液晶表示装置を説明する図。
【図２１】本発明の一態様を適用した電子機器を説明する図。
【図２２】本発明の一態様を適用した電子機器を説明する図。
【図２３】本発明の一態様を適用した電子機器を説明する図。
【図２４】本発明の一態様を適用した電子機器を説明する図。
【図２５】本発明の一態様を適用した電子機器を説明する図。
【発明を実施するための形態】
【００２１】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態お
よび詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本
発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下
に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号
を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００２２】
（実施の形態１）
本実施の形態では、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層を用い、半導体層とソー
ス電極層及びドレイン電極層との間にバッファ層を設け、チャネル保護層を設けた逆スタ
ガ型（ボトムゲート構造）の薄膜トランジスタの作製工程について、図１及び図２を用い
て説明する。
【００２３】
図１に本実施の形態のボトムゲート構造の薄膜トランジスタの作製工程を示す。図２（Ａ
）は図１の工程を経て作製した薄膜トランジスタの平面図であり、図２（Ｂ）は図２（Ａ
）におけるＡ１−Ａ２で切断した断面図である。
【００２４】
基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミ
ノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基
板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック
基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設
けた基板を適用しても良い。基板１００がマザーガラスの場合、基板の大きさは、第１世
代（３２０ｍｍ×４００ｍｍ）、第２世代（４００ｍｍ×５００ｍｍ）、第３世代（５５
０ｍｍ×６５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０
ｍｍ）、第５世代（１０００ｍｍ×１２００ｍｍまたは１１００ｍｍ×１２５０ｍｍ）、
第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１９００ｍｍ×２２００ｍｍ）、
第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２
４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等を用いるこ
とができる。
【００２５】
また基板１００上に下地膜として絶縁膜を形成してもよい。下地膜としては、ＣＶＤ法や
スパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸
化珪素膜の単層、又は積層で形成すればよい。
【００２６】
ゲート電極層１１１は、金属材料で形成される。金属材料としてはアルミニウム、クロム
、チタン、タンタル、モリブデン、銅などが適用される。ゲート電極の好適例は、アルミ
ニウム又はアルミニウムとバリア金属の積層構造体によって形成される。バリア金属とし
ては、チタン、モリブデン、クロムなどの高融点金属が適用される。バリア金属はアルミ
ニウムのヒロック防止、酸化防止のために設けることが好ましい。
【００２７】
ゲート電極層１１１となる導電膜は厚さ５０ｎｍ以上３００ｎｍ以下で形成する。ゲート
電極の厚さを３００ｎｍ以下とすることで、後に形成される半導体膜や配線の段切れ防止
が可能である。また、ゲート電極の厚さを１５０ｎｍ以上とすることで、ゲート電極の抵
抗を低減することが可能であり、大面積化が可能である。
【００２８】
なお、ゲート電極層１１１上には半導体膜や配線を形成するので、段切れ防止のため端部
がテーパー状になるように加工することが望ましい。また、図示しないがこの工程でゲー
ト電極に接続する配線や容量配線も同時に形成することができる。
【００２９】
ゲート電極層１１１は、スパッタリング法、ＣＶＤ法、めっき法、印刷法、または、銀、
金、銅などの導電性ナノペーストを用いてインクジェット法により導電性粒子等を含む液
滴を吐出し焼成して、ゲート電極層１１１を形成することができる。
【００３０】
なお、ここでは基板上に導電膜としてアルミニウム膜とモリブデン膜をスパッタリング法
により積層して成膜し、本実施の形態における第１のフォトマスクを用いて形成したレジ
ストマスクを使い、基板上に形成された導電膜をエッチングしてゲート電極層１１１を形
成する。
【００３１】
ゲート絶縁膜１０２ａ、１０２ｂはそれぞれ、厚さ５０〜１５０ｎｍの酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。なお、ゲート
絶縁膜を２層とせず、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜
の単層で形成することができるし、また、３層のゲート絶縁膜を形成してもよい。
【００３２】
ゲート絶縁膜１０２ａを窒化珪素膜、または窒化酸化珪素膜を用いて形成することで、基
板とゲート絶縁膜１０２ａの密着力が高まり、基板としてガラス基板を用いた場合、基板
からの不純物が半導体層１１３に拡散するのを防止することが可能であり、さらにゲート
電極層１１１の酸化防止が可能である。即ち、膜剥れを防止することができると共に、後
に形成される薄膜トランジスタの電気特性を向上させることができる。また、ゲート絶縁
膜１０２ａ、１０２ｂはそれぞれ厚さ５０ｎｍ以上であると、ゲート電極層１１１の凹凸
を被覆率できるため好ましい。
【００３３】
ここでは、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いもので
あって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜
３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪
素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲とし
て酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が
１５〜２５原子％の範囲で含まれるものをいう。
【００３４】
また、半導体層１１３に接するゲート絶縁膜１０２ｂとしては、例えば酸化珪素、酸化ア
ルミニウム、酸化マグネシウム、窒化アルミニウム、酸化イットリウム、酸化ハフニウム
を使うことができる。
【００３５】
ゲート絶縁膜１０２ａ、１０２ｂはそれぞれ、ＣＶＤ法やスパッタリング法等を用いて形
成することができる。ここでは、図１（Ａ）のごとくゲート絶縁膜１０２ａとして窒化珪
素膜をプラズマＣＶＤ法により成膜し、ゲート絶縁膜１０２ｂとして酸化珪素膜をスパッ
タリング法で成膜する。
【００３６】
特に、半導体膜に接するゲート絶縁膜１０２ｂと半導体膜１０３は連続で成膜するのが望
ましい。連続成膜することで、水蒸気などの大気成分や大気中に浮遊する不純物元素やゴ
ミによる汚染がない積層界面を形成できるので、薄膜トランジスタ特性のばらつきを低減
できる。
【００３７】
アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気
特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタ
の電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くともし
きい値電圧値が高い、或いはしきい値電圧値がマイナスであると、回路として制御するこ
とが困難である。しきい値電圧値が高く、しきい値電圧値の絶対値が大きい薄膜トランジ
スタの場合には、駆動電圧が低い状態では薄膜トランジスタとしてのスイッチング機能を
果たすことができず、負荷となる恐れがある。また、しきい値電圧値がマイナスであると
、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリー
オンとなりやすい。
【００３８】
ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャ
ネルが形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くし
ないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されて
ドレイン電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きで
ある。よって、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いる薄膜トランジスタの
ゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ま
しい。
【００３９】
薄膜トランジスタのしきい値電圧は、酸化物半導体層の界面、即ち、酸化物半導体層とゲ
ート絶縁膜の界面に大きく影響すると考えられる。そこで、これらの界面を清浄な状態で
形成することによって、薄膜トランジスタの電気特性を向上させるとともに、製造工程の
複雑化を防ぐことができ、量産性と高性能の両方を備えた薄膜トランジスタを実現する。
【００４０】
特に酸化物半導体層とゲート絶縁膜との界面に水分が存在すると、薄膜トランジスタの電
気的特性の劣化、しきい値電圧のばらつき、ノーマリーオンになりやすいといった問題を
招く。酸化物半導体層とゲート絶縁膜とを連続成膜することで、このような水素化合物を
排除することができる。
【００４１】
よって、大気に曝すことなくゲート絶縁膜と、半導体膜をスパッタリング法により、減圧
下で連続成膜することで良好な界面を有し、リーク電流が低く、且つ、電流駆動能力の高
い薄膜トランジスタを実現することができる。
【００４２】
なお、本明細書中で連続成膜とは、スパッタ法で行う第１の成膜工程からスパッタ法で行
う第２の成膜工程までの一連のプロセス中、被処理基板の置かれている雰囲気が大気等の
汚染雰囲気に触れることなく、常に真空中または不活性ガス雰囲気（窒素雰囲気または希
ガス雰囲気）で制御されていることを言う。連続成膜を行うことにより、清浄化された被
処理基板への水分等の再付着を回避して成膜を行うことができる。
【００４３】
同一チャンバー内で第１の成膜工程から第２の成膜工程までの一連のプロセスを行うこと
は本明細書における連続成膜の範囲にあるとする。
【００４４】
また、異なるチャンバーで第１の成膜工程から第２の成膜工程までの一連のプロセスを行
う場合、第１の成膜工程を終えた後、大気にふれることなくチャンバー間を基板搬送して
第２の成膜を施すことも本明細書における連続成膜の範囲にあるとする。
【００４５】
なお、第１の成膜工程と第２の成膜工程の間に、基板搬送工程、アライメント工程、徐冷
工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有し
ても、本明細書における連続成膜の範囲にあるとする。
【００４６】
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１
の成膜工程と第２の成膜工程の間にある場合、本明細書でいう連続成膜の範囲には当ては
まらないとする。
【００４７】
また、ゲート絶縁膜、半導体層及びチャネル保護層は酸素雰囲気下（又は酸素９０％以上
、希ガス（アルゴン等）１０％以下）で形成することで、劣化による信頼性の低下や、薄
膜トランジスタ特性のノーマリーオン側へのシフトなどを軽減することができる。また、
ｎ型の導電型を有するバッファ層は希ガス（アルゴン等）雰囲気下で成膜することが好ま
しい。
【００４８】
このようにスパッタリング法を用いて連続的に成膜すると、生産性が高く、薄膜界面の信
頼性が安定する。また、ゲート絶縁膜と半導体層を酸素雰囲気下で成膜し、酸素を多く含
ませるようにすると、劣化による信頼性の低下や、薄膜トランジスタがノーマリーオンと
なることを軽減することができる。
【００４９】
また、チャネル保護層１１６となる絶縁膜１０６についても半導体膜１０３の成膜に引き
続いて、連続成膜するのが望ましい。連続成膜することで、半導体膜１０３のゲート絶縁
膜と接する面とは反対側の領域、所謂バックチャネルに水蒸気などの大気成分や大気中に
浮遊する不純物元素やゴミによる汚染がない積層界面を形成することができるので、薄膜
トランジスタ特性のばらつきを低減することができる。
【００５０】
連続で成膜する方法としては、複数の成膜室を有したマルチチャンバー型のスパッタリン
グ装置や複数のターゲットを有したスパッタリング装置もしくはＰＬＤ（パルスレーザー
蒸着）装置を用いれば良い。
【００５１】
絶縁膜として酸化珪素を形成する場合、ターゲットとして酸化珪素（人工石英）もしくは
珪素を用い、高周波スパッタリング法もしくは反応性スパッタリング法により成膜できる
。
【００５２】
なお、ここでは珪素ターゲットと半導体膜用のターゲットを備えたマルチチャンバー型の
スパッタリング装置を使って、半導体に接する２層目のゲート絶縁膜１０２ｂとして酸化
珪素膜を形成し、大気にさらすことなく半導体膜１０３の形成とチャネル保護層となる絶
縁膜１０６を形成する。
【００５３】
半導体層１１３は非晶質の酸化物半導体膜で形成される。非晶質の酸化物半導体膜として
は、インジウム、ガリウム、アルミニウム、亜鉛及びスズから選んだ元素の複合酸化物を
用いることができる。
【００５４】
酸化インジウムと酸化ガリウムと酸化亜鉛からなる酸化物の場合、金属元素の組成比の自
由度は高く、広い範囲の混合比で半導体層として機能する。例えば酸化インジウムと酸化
ガリウムと酸化亜鉛をそれぞれ等モルで混合した材料や、膜中の金属元素の存在比がＩｎ
：Ｇａ：Ｚｎ＝２．２：２．２：１．０の比で存在する酸化物を一例として挙げることが
できる。
【００５５】
半導体膜１０３としては２ｎｍ以上２００ｎｍ以下、好ましくは２０ｎｍ以上１５０ｎｍ
以下の厚さで形成するとよい。また、膜中の酸素欠損が増えるとキャリア濃度が高まり、
薄膜トランジスタ特性が損なわれてしまうため、例えば酸素のみの雰囲気下、または酸素
が９０％以上、且つ、Ａｒが１０％以下の雰囲気下でパルスＤＣスパッタ法のスパッタリ
ングを行い、酸素過剰のＩＧＺＯ膜を形成する。
【００５６】
非晶質の酸化物半導体は、反応性スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）
又はゾルゲル法により成膜できる。気相法の中でも、材料系の組成を制御しやすい点では
、ＰＬＤ法が、量産性の点からは、上述したようにスパッタリング法が適している。ここ
では、半導体層の形成方法の一例として、Ｉｎ、Ｇａ、及びＺｎを含む酸化物（ＩＧＺＯ
）を用いた方法について説明する。
【００５７】
酸化インジウム（Ｉｎ２Ｏ３）と酸化ガリウム（Ｇａ２Ｏ３）と酸化亜鉛（ＺｎＯ）をそ
れぞれ等モルで混合し、焼結した直径８インチのターゲットを用い、ターゲットから１７
０ｍｍの位置に基板を配置して、５００Ｗの出力でＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ
）スパッタリングして半導体層を形成する。チャンバーの圧力は０．４Ｐａ、ガス組成比
はＡｒ／Ｏ２が１０／５ｓｃｃｍの条件で５０ｎｍ成膜する。成膜の際の酸素分圧をイン
ジウム錫酸化物（ＩＴＯ）などの透明導電膜の成膜条件より高く設定し、成膜雰囲気の酸
素濃度を制御して酸素欠損を抑制することが望ましい。また、パルス直流（ＤＣ）電源を
用いると、ごみが軽減でき、半導体層の膜厚分布も均一となるために好ましい。
【００５８】
さらに、半導体膜１０３にプラズマ処理を行ってもよい。プラズマ処理を行うことにより
、半導体膜１０３のダメージを回復することができる。プラズマ処理はＯ２、Ｎ２Ｏ、好
ましくは酸素を含むＮ２、Ｈｅ、Ａｒ雰囲気下で行うことが好ましい。また、上記雰囲気
にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。なお、プラズマ処理は、無バイアス
で行うことが好ましい。
【００５９】
なお、本実施の形態では酸化物半導体膜用のターゲットと共に珪素ターゲットを備えたマ
ルチチャンバー型のスパッタリング装置を使い、前工程で形成したゲート絶縁膜１０２ｂ
を大気にさらすことなく、その上に半導体膜１０３を形成する。また、成膜した半導体膜
１０３を大気にさらすことなく、その上にチャネル保護層となる絶縁膜１０６を成膜する
。
【００６０】
チャネル保護層１１６は、半導体層のチャネル形成領域と重なる領域に絶縁膜で形成する
。チャネル保護層となる絶縁膜１０６は、無機材料（酸化珪素、窒化珪素、酸化窒化珪素
、窒化酸化珪素など）を用いることができる。また、感光性または非感光性の有機材料（
有機樹脂材料）（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベ
ンゾシクロブテンなど）、もしくは複数種からなる膜、またはこれらの膜の積層などを用
いることができる。また、シロキサンを用いてもよい。
【００６１】
チャネル保護層となる絶縁膜１０６は、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法
やスパッタリング法にて成膜できる。また、湿式法であるスピンコート法などの塗布法を
用いることができる。また、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷な
どパターンが形成される方法）などによって選択的に形成してもよい。
【００６２】
なお、ここでは珪素ターゲットと酸化物半導体膜用のターゲットを備えたマルチチャンバ
ー型のスパッタリング装置を使って、前工程で形成した半導体膜１０３を大気にさらすこ
となく、絶縁膜１０６として酸化珪素膜を成膜する。
【００６３】
次に、本実施の形態における第２のフォトマスクを用いてレジストマスク１１７を図１（
Ａ）のごとく形成する。レジストマスク１１７を使い、半導体膜１０３上に形成された絶
縁膜１０６を選択的にエッチングして図１（Ｂ）のごとくチャネル保護層１１６を形成す
る。
【００６４】
次に、半導体膜１０３上にバッファ層として機能するｎ型の導電型を有する膜１０４を成
膜する。バッファ層はｎ＋層として機能し、ドレイン領域またはソース領域とも呼ぶこと
ができる。また、半導体層とバッファ層との間にキャリア濃度が半導体層より高く、バッ
ファ層より低い第２のバッファ層を設けてもよい。第２のバッファ層はｎ−層として機能
する。
【００６５】
バッファ層としては、ｎ型の導電型を有する金属酸化物やＩｎ、Ｇａ、及びＺｎを含む酸
化物半導体膜を用いることができる。
【００６６】
バッファ層に使用できるｎ型の導電型を有する金属酸化物としては、例えば酸化チタン、
酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸
化カルシウム、酸化錫等を用いることができる。バッファ層にはｎ型またはｐ型の導電型
を付与する不純物を含ませてもよい。不純物としては、インジウム、ガリウム、アルミニ
ウム、亜鉛、錫などを用いることができる。特に、バッファ層がチタンを含むことが好ま
しい。金属酸化物からなるバッファ層のキャリア濃度はチャネルが形成されるＩＧＺＯ半
導体層１１３よりも高く導電性に優るため、ソース電極層もしくはドレイン電極層と半導
体層が直接接合する場合に比べ、接触抵抗を低減することがきる。
【００６７】
また、バッファ層としてｎ型の導電型を有するＩｎ、Ｇａ、及びＺｎを含む酸化物半導体
膜を用いることもできる。またＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜にｎ型を付与
する不純物元素を含ませてもよい。不純物元素として、例えば、マグネシウム、アルミニ
ウム、チタン、スカンジウム、イットリウム、ジルコニウム、ハフニウム、硼素、タリウ
ム、ゲルマニウム、錫、鉛などを用いることができる。マグネシウム、アルミニウム、チ
タンなどをバッファ層に含ませると、酸素のブロッキング効果などがあり、成膜後の加熱
処理などによって半導体層の酸素濃度を最適な範囲内に保持できる。
【００６８】
また、半導体層とバッファ層の間に、半導体層よりキャリア濃度が高くバッファ層よりキ
ャリア濃度が低いｎ−層として機能する第２のバッファ層を設けてもよい。
【００６９】
ｎ型の導電型を有する膜１０４としては２ｎｍ以上１００ｎｍ以下の厚さで形成するとよ
い。
【００７０】
ｎ型の導電型を有する膜１０４は、スパッタリング法又はパルスレーザー蒸着法（ＰＬＤ
法）により成膜することができる。
【００７１】
次に、ソース電極層またはドレイン電極層となる導電膜１０５を成膜する。導電膜１０５
はゲート電極層１１１と同じ材料を使うことができるが、特に、ｎ型の導電型を有する膜
１０４に接する層がチタン膜であることが好適である。導電膜の具体例として、単体のチ
タン膜、もしくはチタン膜とアルミニウム膜の積層膜、もしくはチタン膜とアルミニウム
膜とチタン膜とを順に積み重ねた三層構造としても良い。
【００７２】
次に、本実施の形態における第３のフォトマスクを用いてレジストマスク１１８を図１（
Ｃ）のごとく形成し、レジストマスク１１８を使って、チャネル保護層１１６上に形成し
た導電膜１０５を図１（Ｄ）のごとくエッチングして分離し、ソース電極層及びドレイン
電極層１１５ａ、１１５ｂを形成する。
【００７３】
さらに、同じレジストマスク１１８を使い、ｎ型の導電型を有する膜１０４をエッチング
して分離し、バッファ層１１４ａ、１１４ｂを形成する。
【００７４】
また、チャネル保護層１１６はエッチング工程中にチャネル形成領域にダメージが加わる
のを防ぐだけでなく、エッチングストッパーとしても機能する。すなわち半導体膜１０３
の不要な部分をエッチングして除去する際、チャネル保護層１１６が半導体層１１３のチ
ャネル形成領域の消失を防いでいる。また、ゲート絶縁膜１０２ｂもしくは１０２ａもエ
ッチングストッパーとしても機能するため、半導体膜１０３の不要な部分のエッチングを
容易にしている。その結果、ソース電極層及びドレイン電極層（１１５ａ、１１５ｂ）、
バッファ層（１１４ａ、１１４ｂ）、半導体層１１３を前記レジストマスク１１８で形成
することができる。
【００７５】
なお、それぞれの膜はドライエッチングやウエットエッチングを用いて加工してもよいし
、２回のエッチングに分けてそれぞれ選択的にエッチングしてもよい。
【００７６】
本実施の形態に記載したＩｎ、Ｇａ、及びＺｎを含む酸化物（ＩＧＺＯ）を半導体層１１
３に用いた薄膜トランジスタは、形成した半導体層１１３を加熱処理することで、特性が
改善する。具体的には、オン電流が大きくなり、トランジスタ特性のバラツキが減少する
。
【００７７】
半導体層１１３の加熱処理温度は好ましくは３００℃〜４００℃の範囲であり、ここでは
３５０℃で一時間処理する。加熱処理は半導体層１１３の形成後であればいつ行っても良
い。例えば、ゲート絶縁膜１０２ｂと半導体膜１０３とチャネル保護層となる絶縁膜１０
６を連続成膜し終えた後でも良いし、チャネル保護層１１６をパタニングして形成した後
でも良いし、バッファ層として機能するｎ型の導電型を有する膜１０４を成膜したあとで
も良いし、導電膜１０５を成膜した後でも良い。また、ソース電極層及びドレイン電極層
（１１５ａ、１１５ｂ）とバッファ層（１１４ａ、１１４ｂ）と半導体層１１３を形成し
終えた後でも良いし、薄膜トランジスタの封止膜を形成した後でも良いし、平坦化膜の形
成後に行う熱硬化処理を半導体層の加熱処理と兼ねてもよい。
【００７８】
以上の説明に従って、図２に示した逆スタガ型（ボトムゲート構造）薄膜トランジスタを
作製する。
【００７９】
本実施の形態で作製した薄膜トランジスタのバッファ層１１４ａ、１１４ｂのキャリア濃
度は半導体層１１３よりも高く導電性に優るため、ソース電極層もしくはドレイン電極層
と半導体層１１３が直接接合する場合に比べ、接触抵抗を低減することがきる。また、ソ
ース電極層もしくはドレイン電極層と半導体層１１３の接合界面にバッファ層１１４ａ、
１１４ｂを挟み込むことで、接合界面に集中する電界を緩和できる。
【００８０】
また、チャネル保護層１１６を設ける構造であるため、酸化物半導体膜のゲート絶縁膜１
０２ｂと接する面とは反対側の領域、所謂バックチャネルを工程時のダメージ（エッチン
グ時のプラズマやエッチング剤による膜減りや、酸化など）から保護することができる。
従って薄膜トランジスタの信頼性を向上させることができる。
【００８１】
また、半導体層１１３に接するゲート絶縁膜１０２ｂと半導体層１１３とチャネル保護層
を連続成膜しているため、水蒸気などの大気成分や大気中に浮遊する不純物元素やゴミに
よる汚染がない積層界面を形成できるので、薄膜トランジスタ特性のばらつきを低減でき
る。
【００８２】
また、チャネル保護層とゲート絶縁膜をエッチングストッパーとして利用することで、第
３のフォトマスクを用いて作製したレジストマスク１１８により、ソース電極層またはド
レイン電極層となる導電膜１０５と、バッファ層となるｎ型の導電型を有する膜１０４と
、半導体膜１０３をエッチングすることができ、工程が簡便になる。
【００８３】
よって、本発明の一態様を適用することにより、光電流が少なく、寄生容量が小さく、オ
ン・オフ比の高い薄膜トランジスタを得ることができ、良好な動特性（ｆ特性）を有する
薄膜トランジスタを歩留まり良く作製できる。また、電気特性が高く信頼性のよい薄膜ト
ランジスタを有する半導体装置を生産性に優れた方法で提供できる。
【００８４】
（実施の形態２）
本実施の形態では、上記実施の形態１とは別の構造のバッファ層に有するＩＧＺＯ半導体
層を用いた逆スタガ型（ボトムゲート構造）薄膜トランジスタの作製工程について、図３
及び図４を用いて説明する。また、本実施の形態において、実施の形態１と同じものにつ
いては同じ符号を用い、詳細な説明を省略する。
【００８５】
図３に本実施の形態のボトムゲート構造の薄膜トランジスタの作製工程を示す。図４（Ａ
）は図３の工程を経て作製した薄膜トランジスタの平面図であり、図４（Ｂ）は図４（Ａ
）におけるＡ１−Ａ２で切断した断面図である。
【００８６】
本実施の形態では透光性のある基板１００を用いる。透光性のある基板としては、例えば
バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガ
ラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板の他、本作製
工程の処理温度に耐えうる耐熱性を有するプラスチック基板等をその例に挙げることがで
きる。なお、実施の形態１と同様に、基板１００上に下地膜として絶縁膜を形成してもよ
い。
【００８７】
ゲート電極層１１１は、遮光性を有する金属材料で形成する。金属材料としてはアルミニ
ウム、クロム、チタン、タンタル、モリブデン、銅などが適用される。ゲート電極の好適
例は、アルミニウム又はアルミニウムとバリア金属の積層構造体によって形成される。バ
リア金属としては、チタン、モリブデン、クロムなどの高融点金属が適用される。バリア
金属はアルミニウムのヒロック防止、酸化防止のために設けることが好ましい。遮光性を
有するゲート電極層１１１の厚みおよび端部の形状、成膜方法などは、実施の形態１と同
様に形成する。
【００８８】
なお、ここでは基板上に導電膜としてアルミニウム膜とモリブデン膜をスパッタリング法
により成膜して積層し、本実施の形態における第１のフォトマスクを用いて形成したレジ
ストマスクを使い、基板上に形成された導電膜をエッチングしてゲート電極層１１１を形
成する。
【００８９】
ゲート電極層１１１上にゲート絶縁膜１０２ａと、半導体膜１０３に接するゲート絶縁膜
１０２ｂと半導体膜１０３とチャネル保護層となる絶縁膜１０６をこの順に積層する。本
実施の形態においては、ゲート絶縁膜（１０２ａ、１０２ｂ）と絶縁膜１０６は透光性の
絶縁材料を選ぶ。透光性のある絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素
膜、または窒化酸化珪素膜で形成することができる。なお、透光性を有する絶縁膜の厚み
、成膜方法などは、実施の形態１と同様に形成する。
【００９０】
ここでは、ゲート絶縁膜１０２ａとして窒化珪素膜をプラズマＣＶＤ法で成膜し、ゲート
絶縁膜１０２ｂとして酸化珪素膜をスパッタリング法で成膜する。ゲート絶縁膜１０２ｂ
と半導体膜１０３とチャネル保護層となる絶縁膜１０６は実施の形態１と同様に、連続成
膜して積層する。連続成膜により、チャネル領域およびバックチャネルに水蒸気などの大
気成分や大気中に浮遊する不純物元素やゴミによる汚染がない積層界面を形成できる。そ
の結果、薄膜トランジスタの特性のばらつきを低減し、オフ電流を抑制できる。なお、Ｉ
ｎ、Ｇａ、及びＺｎを含む酸化物（ＩＧＺＯ）はバンドギャップが広い材料であるため、
ＩＧＺＯを用いた半導体膜１０３は光を良く透過する。
【００９１】
次に、絶縁膜１０６上にポジ型のフォトレジスト膜をスピンコートして形成する。ここま
での工程で形成した構造において、ゲート電極層１１１のみ遮光性であるため、基板１０
０側からフォトレジスト膜を露光すると、フォトレジストのゲート電極層１１１と重なる
領域だけが露光されない。すなわち、ゲート絶縁膜がフォトマスクとして働き、ゲート電
極と重なる領域にレジストマスク１１７が形成できる（図３（Ａ）参照）。
【００９２】
次に、レジストマスク１１７を使って、絶縁膜１０６をエッチングしてチャネル保護層１
１６を形成する。なお、チャネル保護層１１６のエッチングにおいて、半導体膜１０３の
表面を図３（Ｂ）のごとくわずかにエッチングしてもよい。半導体膜１０３の表面をエッ
チングすることで、次に積層するｎ型の導電型を有する膜１０４と良好な接触状態にでき
る。
【００９３】
次に、半導体膜１０３およびチャネル保護層１１６の上にバッファ層となるｎ型の導電型
を有する膜１０４並びにソース電極層およびドレイン電極層となる導電膜１０５を実施の
形態１と同様な方法で積層する。
【００９４】
ここでは、導電膜１０５として、三層積層膜をスパッタリング法により成膜する。例えば
、チタン膜（１０５−１）とアルミニウム膜（１０５−２）とチタン膜（１０５−３）か
らなる三層積層膜を用いることができる。
【００９５】
次に、本実施の形態における第２のフォトマスクを用いて形成したレジストマスク１１８
を使って、三層積層膜からなる導電膜１０５をエッチングして、ソース電極層またはドレ
イン電極層となる１１５ａと１１５ｂを形成する。
【００９６】
実施の形態１と同様に、レジストマスク１１８を使ってｎ型の導電型を有する膜１０４を
エッチングしてバッファ層１１４ａ、１１４ｂを形成する。
【００９７】
また、レジストマスク１１８とチャネル保護層１１６をマスクとして半導体層１１３の不
要な部分をエッチングして除去する。図３（Ｄ）は、ｎ型の導電型を有する膜１０４と半
導体膜１０３のエッチングに伴い、チャネル保護層１１６の表面がわずかにエッチングさ
れ凹状になっている状態を示しているが、チャネル形成部へのダメージを防いでいれば良
い。また、薄膜トランジスタの外形部のゲート絶縁膜１０２ｂも膜減りもしくは消失して
いる様子を示しているが、薄膜トランジスタ内部のゲート絶縁膜が残っていれば良い。
【００９８】
形成した半導体層１１３の加熱処理は実施の形態１と同様に行う。
【００９９】
本発明では、ゲート電極層１１１をフォトマスクとしてレジストマスク１１７を形成する
ため、フォトマスクの使用枚数を節減できるだけでなく、アライメントズレが生じない。
また、チャネル保護層１１６により半導体層１１３のチャネル形成領域を保護した状態で
あるため、第２のフォトマスクを用いて作製したレジストマスク１１８により、ソース電
極層またはドレイン電極層となる導電膜１０５と、バッファ層となるｎ型の導電型を有す
る膜１０４と、半導体膜１０３をエッチングすることができ、工程が簡便になる。
【０１００】
よって、本発明の一態様を適用することにより、光電流が少なく、寄生容量が小さく、オ
ン・オフ比の高い薄膜トランジスタを得ることができ、良好な動特性（ｆ特性）を有する
薄膜トランジスタを歩留まり良く作製できる。また、電気特性が高く信頼性のよい薄膜ト
ランジスタを有する半導体装置を生産性に優れた方法で提供できる。
【０１０１】
（実施の形態３）
本実施の形態では、複数のチャネル形成領域を接続した構造を有するＩＧＺＯ半導体層を
用いた薄膜トランジスタの作製方法について、図５を用いて説明する。
【０１０２】
図５（Ａ）は、導電膜１０５上に本実施の形態における第３のフォトマスクを用いてレジ
ストマスクを形成した状態を示す断面図である。図５（Ｂ）は導電膜１０５、ｎ型の導電
型を有する膜１０４、半導体膜１０３をエッチングした状態を示す断面図である。図５（
Ｃ）は完成したＴＦＴの平面図であり、図５（Ｄ）は図５（Ｃ）におけるＡ１−Ａ２で切
断した断面図である。なお、本実施の形態において、実施の形態１と同じものについては
同じ符号を用い、詳細な説明を省略する。
【０１０３】
本実施の形態における第１のフォトマスクを用いて形成したレジストマスクを使って、実
施の形態１と同様に基板１００上にゲート電極層１１１ａ、１１１ｂを形成する。次に、
ゲート電極層１１１ａ、１１１ｂ上にゲート絶縁膜１０２ａを形成する。次に、半導体膜
１０３に接するゲート絶縁膜１０２ｂと半導体膜１０３とチャネル保護層となる絶縁膜１
０６をスパッタリング法により連続成膜する。
【０１０４】
本実施の形態における第２のフォトマスクを用いて形成したレジストマスクを使って半導
体層のチャネル形成領域と重なる領域に、チャネル保護層１１６ａ、１１６ｂを形成する
。
【０１０５】
次に、半導体膜１０３およびチャネル保護層１１６の上に、バッファ層となるｎ型の導電
型を有する膜１０４およびソース電極層またはドレイン電極層となる導電膜１０５を実施
の形態１と同様な方法で積層する。
【０１０６】
本実施の形態における第３のフォトマスクを用いて図５（Ａ）のごとくレジストマスクを
形成した後、導電膜１０５、ｎ型の導電型を有する膜１０４、および半導体膜１０３をエ
ッチングする。導電膜１０５はソース電極層及びドレイン電極層（１１５ａ、１１５ｂ）
、並びに二つのチャネル形成領域を接続する導電層１１５ｃを形成し、ｎ型の導電型を有
する膜１０４はバッファ層１１４ａ、１１４ｂ、および二つのチャネル形成領域を接続す
るｎ型の導電型を有する層１１４ｃを形成し、半導体膜１０３をエッチングして半導体層
１１３を形成する（図５（Ｂ）参照）。なお、図５（Ｄ）にはソース電極層及びドレイン
電極層（１１５ａ、１１５ｂ）の端部が、バッファ層（１１４ａ、１１４ｂ）より後退し
た状態を示している。後退することで、ソース電極とドレイン電極の間で短絡が起こりに
くくなる。
【０１０７】
なお、本実施の形態では二つのチャネル形成領域を接続した構造を取り上げるが、これに
限られるものではなく、三つのチャネル形成領域が接続されたトリプルゲート構造など所
謂マルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する構造）であ
っても良い。
【０１０８】
また、本実施の形態で説明する薄膜トランジスタの二つのチャネル形成領域は、半導体層
１１３とｎ型の導電型を有する層１１４ｃと導電層１１５ｃで電気的に接続されている。
【０１０９】
また、形成した半導体層１１３の加熱処理は実施の形態１と同様に行う。
【０１１０】
本発明では、チャネル保護層１１６により半導体層１１３のチャネル形成領域を保護した
状態である。また、第３のフォトマスクを用いて作製したレジストマスク１１８により、
ソース電極層またはドレイン電極層となる導電膜１０５と、バッファ層となるｎ型の導電
型を有する膜１０４と、半導体膜１０３をエッチングすることができ、工程が簡便になる
。さらに、このような、マルチゲート構造はオフ電流値を低減する上で極めて有効である
。
【０１１１】
よって、本発明の一態様を適用することにより、光電流が少なく、寄生容量が小さく、オ
ン・オフ比の高い薄膜トランジスタを得ることができ、良好な動特性（ｆ特性）を有する
薄膜トランジスタを歩留まり良く作製できる。また、電気特性が高く信頼性のよい薄膜ト
ランジスタを有する半導体装置を生産性に優れた方法で提供できる。
【０１１２】
（実施の形態４）
ここでは、少なくともゲート絶縁膜と酸化物半導体層の積層を大気に触れることなく、連
続成膜を行う逆スタガ型の薄膜トランジスタの作製例を以下に示す。ここでは、連続成膜
を行う工程までの工程を示し、その後の工程は、実施の形態１乃至３のいずれか一に従っ
て薄膜トランジスタを作製すればよい。
【０１１３】
大気に触れることなく連続成膜を行う場合、図６に示すようなマルチチャンバー型の製造
装置を用いることが好ましい。
【０１１４】
製造装置の中央部には、基板を搬送する搬送機構（代表的には搬送ロボット８１）を備え
た搬送室８０が設けられ、搬送室８０には、搬送室内へ搬入および搬出する基板を複数枚
収納するカセットケースをセットするカセット室８２が連結されている。
【０１１５】
また、搬送室には、それぞれゲートバルブ８３〜８８を介して複数の処理室が連結される
。ここでは、上面形状が六角形の搬送室８０に５つの処理室を連結する例を示す。なお、
搬送室の上面形状を変更することで、連結できる処理室の数を変えることができ、例えば
、四角形とすれば３つの処理室が連結でき、八角形とすれば７つの処理室が連結できる。
【０１１６】
５つの処理室のうち、少なくとも１つの処理室はスパッタリングを行うスパッタチャンバ
ーとする。スパッタチャンバーは、少なくともチャンバー内部に、スパッタターゲット、
ターゲットをスパッタするための電力印加機構やガス導入手段、所定位置に基板を保持す
る基板ホルダー等が設けられている。また、スパッタチャンバー内を減圧状態とするため
、チャンバー内の圧力を制御する圧力制御手段がスパッタチャンバーに設けられている。
【０１１７】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
【０１１８】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
【０１１９】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
【０１２０】
スパッタチャンバーとしては、上述した様々なスパッタ法を適宜用いる。
また、成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させて
それらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけ
るバイアススパッタ法もある。
【０１２１】
また、５つの処理室のうち、他の処理室の一つはスパッタリングの前に基板の予備加熱な
どを行う加熱チャンバー、スパッタリング後に基板を冷却する冷却チャンバー、或いはプ
ラズマ処理を行うチャンバーとする。
【０１２２】
次に製造装置の動作の一例について説明する。
【０１２３】
被成膜面を下向きとした基板９４を収納した基板カセットをカセット室８２にセットして
、カセット室８２に設けられた真空排気手段によりカセット室を減圧状態とする。なお、
予め、各処理室および搬送室８０内部をそれぞれに設けられた真空排気手段により減圧し
ておく。こうしておくことで、各処理室間を基板が搬送されている間、大気に触れること
なく清浄な状態を維持することができる。
【０１２４】
なお、被成膜面を下向きとした基板９４は、少なくともゲート電極が予め設けられている
。例えば、基板とゲート電極の間にプラズマＣＶＤ法で得られる窒化シリコン膜、窒化酸
化シリコン膜などの下地絶縁膜を設けてもよい。基板９４としてアルカリ金属を含むガラ
ス基板を用いる場合、下地絶縁膜は、基板からナトリウム等の可動イオンがその上の半導
体領域中に侵入して、ＴＦＴの電気特性が変化することを抑制する作用を有する。
【０１２５】
ここでは、ゲート電極を覆う窒化シリコン膜をプラズマＣＶＤ法で形成し、１層目のゲー
ト絶縁膜を形成した基板を用いる。プラズマＣＶＤ法で成膜された窒化シリコン膜は緻密
であり、１層目のゲート絶縁膜とすることでピンホールなどの発生を抑えることができる
。なお、ここではゲート絶縁膜を積層とする例を示すが特に限定されず、単層または３層
以上の積層を用いてもよい。
【０１２６】
次いで、ゲートバルブ８３を開いて搬送ロボット８１により１枚目の基板９４をカセット
から抜き取り、ゲートバルブ８４を開いて第１の処理室８９内に搬送し、ゲートバルブ８
４を閉める。第１の処理室８９では、加熱ヒータやランプ加熱で基板を加熱して基板９４
に付着している水分などを除去する。特に、ゲート絶縁膜に水分が含まれるとＴＦＴの電
気特性が変化する恐れがあるため、スパッタ成膜前の加熱は有効である。なお、カセット
室８２に基板をセットした段階で十分に水分が除去されている場合には、この加熱処理は
不要である。
【０１２７】
また、第１の処理室８９にプラズマ処理手段を設け、１層目のゲート絶縁膜の表面にプラ
ズマ処理を行ってもよい。また、カセット室８２に加熱手段を設けてカセット室８２で水
分を除去する加熱を行ってもよい。
【０１２８】
次いで、ゲートバルブ８４を開いて搬送ロボット８１により基板を搬送室８０に搬送し、
ゲートバルブ８５を開いて第２の処理室９０内に搬送し、ゲートバルブ８５を閉める。
【０１２９】
ここでは、第２の処理室９０は、ＲＦマグネトロンスパッタ法を用いたスパッタチャンバ
ーとする。第２の処理室９０では、２層目のゲート絶縁膜として酸化シリコン膜（ＳｉＯ
ｘ膜（ｘ＞０））の成膜を行う。２層目のゲート絶縁膜として、酸化シリコン膜の他に、
酸化アルミニウム膜（Ａｌ２Ｏ３膜）、酸化マグネシウム膜（ＭｇＯｘ膜（ｘ＞０））、
窒化アルミニウム膜（ＡｌＮｘ膜（ｘ＞０））、酸化イットリウム膜（ＹＯｘ膜（ｘ＞０
））などを用いることができる。
【０１３０】
また、２層目のゲート絶縁膜にハロゲン元素、例えばフッ素、塩素などを膜中に少量添加
し、ナトリウム等の可動イオンの固定化をさせてもよい。その方法としては、チャンバー
内にハロゲン元素を含むガスを導入してスパッタリングを行う。ただし、ハロゲン元素を
含むガスを導入する場合にはチャンバーの排気手段に除害設備を設ける必要がある。ゲー
ト絶縁膜に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた
分析により得られる濃度ピークが１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以下の
範囲内とすることが好ましい。
【０１３１】
ＳｉＯｘ膜（ｘ＞０）を得る場合、ターゲットとして人工石英を用い、希ガス、代表的に
はアルゴンを用いるスパッタ方法や、ターゲットとして単結晶シリコンを用い、酸素ガス
と化学反応させてＳｉＯｘ膜（ｘ＞０）を得るリアクティブスパッタ法を用いることがで
きる。ここでは酸素を限りなく多くＳｉＯｘ膜（ｘ＞０）中に含ませるために、ターゲッ
トとして人工石英を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ、Ａｒが
１０％以下の雰囲気下でスパッタリングを行い、酸素過剰のＳｉＯｘ膜（ｘ＞０）を形成
する。
【０１３２】
ＳｉＯｘ膜（ｘ＞０）の成膜後、大気に触れることなく、ゲートバルブ８５を開いて搬送
ロボット８１により基板を搬送室８０に搬送し、ゲートバルブ８６を開いて第３の処理室
９１内に搬送し、ゲートバルブ８６を閉める。
【０１３３】
ここでは、第３の処理室９１は、ＤＣマグネトロンスパッタ法を用いたスパッタチャンバ
ーとする。第３の処理室９１では、半導体層として酸化金属層（ＩＧＺＯ膜）の成膜を行
う。インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体ター
ゲットを用いて、希ガス雰囲気下、または酸素雰囲気下で成膜することができる。ここで
は酸素を限りなく多くＩＧＺＯ膜中に含ませるために、ターゲットとしてＩｎ、Ｇａ、及
びＺｎを含む酸化物半導体を用い、酸素のみの雰囲気下、または酸素が９０％以上、且つ
、Ａｒが１０％以下の雰囲気下でパルスＤＣスパッタ法のスパッタリングを行い、酸素過
剰のＩＧＺＯ膜を形成する。
【０１３４】
このように、大気に触れることなく、酸素過剰のＳｉＯｘ膜（ｘ＞０）と酸素過剰のＩＧ
ＺＯ膜とを連続成膜することにより、酸素過剰の膜同士のため界面状態を安定させ、ＴＦ
Ｔの信頼性を向上させることができる。ＩＧＺＯ膜の成膜前に基板が大気に触れた場合、
水分などが付着し、界面状態に悪影響を与え、しきい値のバラツキや、電気特性の劣化、
ノーマリーオンのＴＦＴになってしまう症状などを引き起こす恐れがある。水分は水素化
合物であり、大気に触れることなく、連続成膜することによって、水素化合物が界面に存
在することを排除することができる。従って、連続成膜することにより、しきい値のバラ
ツキの低減や、電気特性の劣化の防止や、ＴＦＴがノーマリーオン側にシフトすることを
低減、望ましくはシフトをなくすことができる。
【０１３５】
また、第２の処理室９０のスパッタチャンバーに人工石英のターゲットと、Ｉｎ、Ｇａ、
及びＺｎを含む酸化物半導体ターゲットとの両方を設置し、シャッターを用いて順次積層
して連続成膜することによって同一チャンバー内で積層を行うこともできる。シャッター
は、ターゲットと基板の間に設け、成膜を行うターゲットはシャッターを開け、成膜を行
わないターゲットはシャッターにより閉じる。同一チャンバー内で積層する利点としては
、使用するチャンバーの数を減らせる点と、異なるチャンバー間を基板搬送する間にパー
ティクル等が基板に付着することを防止できる点である。
【０１３６】
次いで、大気に触れることなく、ゲートバルブ８６を開いて搬送ロボット８１により基板
を搬送室８０に搬送し、ゲートバルブ８７を開いて第４の処理室９２内に搬送し、ゲート
バルブ８７を閉める。
【０１３７】
ここでは、第４の処理室９２は、ＲＦマグネトロンスパッタ法を用いたスパッタチャンバ
ーとする。第４の処理室９２では、チャネル保護層となる絶縁膜として酸化シリコン膜（
ＳｉＯｘ膜（ｘ＞０））の成膜を行う。また、チャネル保護層として、酸化シリコン膜の
他に、酸化アルミニウム膜（Ａｌ２Ｏ３膜）、酸化マグネシウム膜（ＭｇＯｘ膜（ｘ＞０
））、窒化アルミニウム膜（ＡｌＮｘ膜（ｘ＞０））、酸化イットリウム膜（ＹＯｘ膜（
ｘ＞０））などを用いることができる。
【０１３８】
また、チャネル保護層にハロゲン元素、例えばフッ素、塩素などを膜中に少量添加し、ナ
トリウム等の可動イオンの固定化をさせてもよい。その方法としては、チャンバー内にハ
ロゲン元素を含むガスを導入してスパッタリングを行う。ただし、ハロゲン元素を含むガ
スを導入する場合にはチャンバーの排気手段に除害設備を設ける必要がある。チャネル保
護層に含ませるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析
により得られる濃度ピークが１×１０１５ｃｍ−３以上１×１０２０ｃｍ−３以下の範囲
内とすることが好ましい。
【０１３９】
チャネル保護層としてＳｉＯｘ膜（ｘ＞０）を得る場合、ターゲットとして人工石英を用
い、希ガス、代表的にはアルゴンを用いるスパッタ方法や、ターゲットとして単結晶シリ
コンを用い、酸素ガスと化学反応させてＳｉＯｘ膜（ｘ＞０）を得るリアクティブスパッ
タ法を用いることができる。ここでは酸素を限りなく多くＳｉＯｘ膜（ｘ＞０）中に含ま
せるために、ターゲットとして人工石英を用い、酸素のみの雰囲気下、または酸素が９０
％以上、且つ、Ａｒが１０％以下の雰囲気下でスパッタリングを行い、酸素過剰のＳｉＯ
ｘ膜（ｘ＞０）を形成する。
【０１４０】
このように、大気に触れることなく、酸素過剰のＳｉＯｘ膜（ｘ＞０）と酸素過剰のＩＧ
ＺＯ膜と酸素過剰のチャネル保護層とを連続成膜することにより、３層が全て酸素過剰の
膜のため界面状態がより安定し、ＴＦＴの信頼性を向上させることができる。ＩＧＺＯ膜
の成膜前後に基板が大気に触れた場合、水分などが付着し、界面状態に悪影響を与え、し
きい値のバラツキや、電気特性の劣化、ノーマリーオンのＴＦＴになってしまう症状など
を引き起こす恐れがある。水分は水素化合物であり、大気に触れることなく、連続成膜す
ることによって、水素化合物がＩＧＺＯ膜の界面に存在することを排除することができる
。従って、３層を連続成膜することにより、しきい値のバラツキの低減や、電気特性の劣
化の防止や、ＴＦＴがノーマリーオン側にシフトすることを低減、望ましくはシフトをな
くすことができる。
【０１４１】
また、第２の処理室９０のスパッタチャンバーに人工石英のターゲットと、Ｉｎ、Ｇａ、
及びＺｎを含む酸化物半導体ターゲットとの両方を設置し、シャッターを用いて順次積層
して３層を連続成膜することによって同一チャンバー内で積層を行うこともできる。同一
チャンバー内で積層する利点としては、使用するチャンバーの数を減らせる点と、異なる
チャンバー間を基板搬送する間にパーティクル等が基板に付着することを防止できる点で
ある。
【０１４２】
以上の工程を繰り返してカセットケース内の基板に成膜処理を行って複数の基板の処理を
終えた後、カセット室の真空を大気に開放して、基板およびカセットを取り出す。
【０１４３】
次いで、チャネル保護層をゲート電極と重なる位置、即ちＩＧＺＯ膜のチャネル形成領域
となる位置と重なる部分のみを残してエッチングを行う。ここでのチャネル保護層のエッ
チングは、ＩＧＺＯ膜と十分にエッチングレートが異なる条件を用いる。チャネル保護層
のエッチングで十分にエッチングレートに差がない場合、ＩＧＺＯ膜の表面が部分的にエ
ッチングされ、チャネル保護層と重なる領域と比べ膜厚の薄い領域が形成される。
【０１４４】
次いで、再び、図６に示すマルチチャンバー型の製造装置のカセット室に基板をセットす
る。
【０１４５】
次いで、カセット室を減圧状態とした後、搬送室８０に基板を搬送し、第３の処理室９１
に搬送する。ここでは、希ガスのみの雰囲気下でパルスＤＣスパッタ法のスパッタリング
を行い、バッファ層となるｎ型の導電型を有する膜を形成する。このｎ型の導電型を有す
る膜はソース領域またはドレイン領域として機能する。
【０１４６】
次いで、大気に触れることなく、ゲートバルブ８６を開いて搬送ロボット８１により基板
を搬送室８０に搬送し、ゲートバルブ８８を開いて第５の処理室９３内に搬送し、ゲート
バルブ８８を閉める。
【０１４７】
ここでは、第５の処理室９３は、ＤＣマグネトロンスパッタ法を用いたスパッタチャンバ
ーとする。第５の処理室９３では、ソース電極またはドレイン電極となる金属多層膜の成
膜を行う。第５の処理室９３のスパッタチャンバーにチタンのターゲットと、アルミニウ
ムのターゲットとの両方を設置し、シャッターを用いて順次積層して連続成膜することに
よって同一チャンバー内で積層を行う。ここでは、チタン膜上にアルミニウム膜を積層し
、さらにアルミニウム膜上にチタン膜を積層する。
【０１４８】
このように、大気に触れることなく、ｎ型の導電型を有する膜と金属多層膜の成膜とを連
続成膜することにより、ｎ型の導電型を有する膜と金属多層膜との間で良好な界面状態を
実現でき、接触抵抗を低減できる。
【０１４９】
以上の工程を繰り返してカセットケース内の基板に成膜処理を行って複数の基板の処理を
終えた後、カセット室の真空を大気に開放して、基板およびカセットを取り出す。
【０１５０】
次いで、金属積層膜のエッチングを選択的に行ってソース電極及びドレイン電極を形成す
る。さらにソース電極及びドレイン電極をマスクとしてエッチングを行い、ｎ型の導電型
を有する膜とＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を選択的にエッチングしてソー
ス領域及びドレイン領域と半導体層が形成される。ｎ型の導電型を有する膜とＩｎ、Ｇａ
、及びＺｎを含む酸化物半導体膜のエッチングでは、チャネル保護層がエッチングストッ
パーとして機能する。また、本実施の形態ではゲート絶縁膜は２層であり、上層はＳｉＯ
ｘ膜（ｘ＞０）であるため除去される恐れがあるが、下層は窒化シリコン膜でありエッチ
ングストッパーとして機能する。
【０１５１】
以上の工程でチャネル保護層を有する逆スタガ型の薄膜トランジスタが作製できる。
【０１５２】
また、上記工程では、酸素過剰のＩＧＺＯ膜とｎ型の導電型を有する膜とを同一チャンバ
ー内で成膜する例を示したが、特に限定されず、別々のチャンバーで成膜してもよい。
【０１５３】
ここではマルチチャンバー方式の製造装置を例に説明を行ったが、スパッタチャンバーを
直列に連結するインライン方式の製造装置を用いて大気に触れることなく連続成膜を行っ
てもよい。
【０１５４】
また、図６に示す装置は被成膜面を下向きに基板をセットする、所謂フェイスダウン方式
の処理室としたが、基板を垂直に立て、縦置き方式の処理室としてもよい。縦置き方式の
処理室は、フェイスダウン方式の処理室よりもフットプリントが小さいメリットがあり、
さらに基板の自重により撓む恐れのある大面積の基板を用いる場合に有効である。
【０１５５】
（実施の形態５）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
【０１５６】
画素部に配置する薄膜トランジスタは、実施の形態１乃至実施の形態３に従って形成する
。また、実施の形態１乃至実施の形態３に示す薄膜トランジスタはｎチャネル型ＴＦＴで
あるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部
を画素部の薄膜トランジスタと同一基板上に形成する。
【０１５７】
アクティブマトリクス型液晶表示装置のブロック図の一例を図７（Ａ）に示す。図７（Ａ
）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０
１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入
力を制御する信号線駆動回路５３０３とを有する。
【０１５８】
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号
線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路
５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により
走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応し
てマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信
号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうち
いずれか一）と接続される。
【０１５９】
また、実施の形態１乃至実施の形態３に示す薄膜トランジスタは、ｎチャネル型ＴＦＴで
あり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図８を用いて説明する。
【０１６０】
図８に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６０
２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２
１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第
１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜ト
ランジスタ５６０３ｃを有する。
【０１６１】
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３
及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜
５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１
３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５
６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の
薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トラン
ジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１
＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２
＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及
び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓ
ｊ＋１に接続される。
【０１６２】
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信
号が入力される。
【０１６３】
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに
、スイッチ群５６０２＿１〜５６０２＿Ｍは、実施の形態１乃至実施の形態３に示した画
素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１
とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。
【０１６４】
次に、図８に示した信号線駆動回路の動作について、図９のタイミングチャートを参照し
て説明する。なお、図９のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている
場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第
１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分割され
ている。さらに、図８の信号線駆動回路は、他の行の走査線が選択されている場合でも図
９と同様の動作をする。
【０１６５】
なお、図９のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジス
タ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３
ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について示
している。
【０１６６】
なお、図９のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１
の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラン
ジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６０
３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信
号５７２１＿Ｊを示している。
【０１６７】
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選
択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される
。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は
信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力さ
れるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１
＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期
間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿
Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋
１とする。
【０１６８】
図９に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａ
がオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃが
オフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜ト
ランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２で
は、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及
び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力さ
れるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力され
る。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の
薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このと
き、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０
３ｃを介して信号線Ｓｊ＋１に入力される。
【０１６９】
以上のことから、図８の信号線駆動回路は、１ゲート選択期間を３つに分割することで、
１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力すること
ができる。したがって、図８の信号線駆動回路は、ドライバＩＣ５６０１が形成される基
板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすること
ができる。接続数が約１／３になることによって、図８の信号線駆動回路は、信頼性、歩
留まりなどを向上できる。
【０１７０】
なお、図８のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択
期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力す
ることができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
【０１７１】
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分
割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は
３つのサブ選択期間に分割されることが望ましい。
【０１７２】
別の例として、図１０のタイミングチャートに示すように、１つの選択期間をプリチャー
ジ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３の選択期間Ｔ３に
分割してもよい。さらに、図１０のタイミングチャートは、ｉ行目の走査線Ｇｉが選択さ
れるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３
ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄
膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２
１＿Ｊに入力される信号５８２１＿Ｊを示している。図１０に示すように、プリチャージ
期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３
ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入
力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トラン
ジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−
１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第１の
薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄
膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔ
ａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される
。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄
膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき
、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを
介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ
５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５
６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第
３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【０１７３】
以上のことから、図１０のタイミングチャートを適用した図８の信号線駆動回路は、サブ
選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージでき
るため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１０におい
て、図９と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有
する部分の詳細な説明は省略する。
【０１７４】
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バ
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ
）が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
【０１７５】
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１１及び図１２を用い
て説明する。
【０１７６】
図１１にシフトレジスタの回路構成を示す。図１１に示すシフトレジスタは、複数のフリ
ップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれ
か一）で構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス
信号、リセット信号が入力されて動作する。
【０１７７】
図１１のシフトレジスタの接続関係について説明する。図１１のシフトレジスタは、ｉ段
目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのう
ちいずれか一）は、図１２に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に
接続され、図１２に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され
、図１２に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１２に示
した第６の配線５５０６が第５の配線５７１５に接続される。
【０１７８】
また、図１２に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線
５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、
図１２に示した第５の配線５５０５が第４の配線５７１４に接続される。
【０１７９】
ただし、１段目のフリップフロップ５７０１＿１の図１２に示す第１の配線５５０１は第
１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１２に示す第
２の配線５５０２は第６の配線５７１６に接続される。
【０１８０】
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。
【０１８１】
次に、図１１に示すフリップフロップの詳細について、図１２に示す。図１２に示すフリ
ップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、
第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トラン
ジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及
び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、
第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トラン
ジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、
第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型
トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回
ったとき導通状態になるものとする。
【０１８２】
次に、図１１に示すフリップフロップの接続構成について、以下に示す。
【０１８３】
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）
が第５の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
【０１８４】
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の
薄膜トランジスタ５５７２の第２の電極が第３の配線５５０３に接続される。
【０１８５】
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続
される。
【０１８６】
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５
５７１のゲート電極に接続される。
【０１８７】
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続
される。
【０１８８】
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５
５７２のゲート電極に接続される。
【０１８９】
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続
される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され
、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲ
ート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０
１に接続される。
【０１９０】
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４
のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ
５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノ
ード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄
膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、
第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第
２の電極の接続箇所をノード５５４４とする。
【０１９１】
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５
５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んで
もよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源
線と呼んでもよい。
【０１９２】
また、信号線駆動回路及び走査線駆動回路を実施の形態１乃至実施の形態３に示すｎチャ
ネル型ＴＦＴのみで作製することも可能である。実施の形態１乃至実施の形態３に示すｎ
チャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くす
ることが可能となる。また、実施の形態１乃至実施の形態３に示すｎチャネル型ＴＦＴは
バッファ層により寄生容量が低減されるため、周波数特性（ｆ特性と呼ばれる）が高い。
例えば、実施の形態１乃至実施の形態３に示すｎチャネル型ＴＦＴを用いた走査線駆動回
路は、高速に動作させることが出来るため、フレーム周波数を高くすること、または、黒
画面挿入を実現することなども実現することが出来る。
【０１９３】
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することが出来る。
【０１９４】
また、アクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複
数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。
アクティブマトリクス型発光表示装置のブロック図の一例を図７（Ｂ）に示す。
【０１９５】
図７（Ｂ）に示す表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素
部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線駆動回
路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４０３
とを有する。
【０１９６】
図７（Ｂ）に示す表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画
素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。
よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調
法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させ
ることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間
を制御することによって、階調表示を行う駆動法である。
【０１９７】
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
【０１９８】
なお、図７（Ｂ）に示す発光装置では、一つの画素にスイッチング用ＴＦＴと、電流制御
用ＴＦＴとの２つを配置する場合、スイッチング用ＴＦＴのゲート配線である第１の走査
線に入力される信号を第１走査線駆動回路５４０２で生成し、電流制御用ＴＦＴのゲート
配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成してい
る例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号
とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、スイッチ
ング素子が有する各トランジスタの数によって、スイッチング素子の動作を制御するのに
用いられる第１の走査線が、各画素に複数設けられることもあり得る。この場合、複数の
第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数
の各走査線駆動回路で生成しても良い。
【０１９９】
また、発光装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができ
る駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。ま
た、信号線駆動回路及び走査線駆動回路を実施の形態１乃至実施の形態３に示すｎチャネ
ル型ＴＦＴのみで作製することも可能である。
【０２００】
また、上述した駆動回路は、液晶表示装置や発光装置に限らず、スイッチング素子と電気
的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子
ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読み
やすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を
有している。
【０２０１】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
【０２０２】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半
減する。
【０２０３】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０２０４】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態２で得られるアク
ティブマトリクス基板を用いることができる。
【０２０５】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
【０２０６】
（実施の形態６）
本発明の一態様を適用した薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さ
らには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製するこ
とができる。また、本発明の一態様を適用した薄膜トランジスタを用いた駆動回路の一部
または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することが
できる。
【０２０７】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
【０２０８】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該表示装置を
作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素
子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、
具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極とな
る導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても
良いし、あらゆる形態があてはまる。
【０２０９】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒ
ｉｎｔｅｄ  ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０２１０】
本実施の形態では、本発明の一態様を適用した半導体装置として液晶表示装置の例を示す
。
【０２１１】
図１３（Ａ）（Ｂ）に、本発明の一態様を適用したアクティブマトリクス型の液晶表示装
置を示す。図１３（Ａ）は液晶表示装置の平面図であり、図１３（Ｂ）は図１３（Ａ）に
おける線Ｖ−Ｘの断面図である。半導体装置に用いられる薄膜トランジスタ２０１として
は、実施の形態３で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及びｎ型
の導電型を有するバッファ層を含む信頼性の高い薄膜トランジスタである。また、実施の
形態１、又は実施の形態２で示す薄膜トランジスタも本実施の形態の薄膜トランジスタ２
０１として適用することもできる。
【０２１２】
図１３（Ａ）の本実施の形態の液晶表示装置は、ソース配線層２０２、マルチゲート構造
の逆スタガ型薄膜トランジスタ２０１、ゲート配線層２０３、容量配線層２０４を含む。
【０２１３】
また、図１３（Ｂ）において、本実施の形態の液晶表示装置は、マルチゲート構造の薄膜
トランジスタ２０１、絶縁層２１１、絶縁層２１２、絶縁層２１３、及び表示素子に用い
る電極層２５５、配向膜として機能する絶縁層２６１、偏光板２６８が設けられた基板２
００と、配向膜として機能する絶縁層２６３、表示素子に用いる電極層２６５、カラーフ
ィルタとして機能する着色層２６４、偏光板２６７が設けられた基板２６６とが液晶層２
６２を挟持して対向しており、液晶表示素子２６０を有している。
【０２１４】
なお図１３は透過型液晶表示装置の例であるが、本発明の一態様は反射型液晶表示装置で
も半透過型液晶表示装置でも適用できる。
【０２１５】
また、図１３の液晶表示装置では、基板２６６の外側（視認側）に偏光板２６７を設け、
内側に着色層２６４、表示素子に用いる電極層２６５という順に設ける例を示すが、偏光
板２６７は基板２６６の内側に設けてもよい。また、偏光板と着色層の積層構造も図１３
に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。ま
た、ブラックマトリクスとして機能する遮光膜を設けてもよい。
【０２１６】
画素電極層として機能する電極層２５５、２６５は、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す
。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を
有する導電性材料を用いることができる。
【０２１７】
また、電極層２５５、２６５として、導電性高分子（導電性ポリマーともいう）を含む導
電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、
シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上である
ことが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ
以下であることが好ましい。
【０２１８】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０２１９】
以上の工程により、半導体装置として信頼性の高い液晶表示装置を作製することができる
。
【０２２０】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２２１】
（実施の形態７）
本実施の形態では、本発明の一態様を適用した半導体装置として電子ペーパーの例を示す
。
【０２２２】
図１４は、本発明の一態様を適用した半導体装置の例としてアクティブマトリクス型の電
子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形
態３で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及びｎ型の導電型を有
するバッファ層を含む信頼性の高い薄膜トランジスタである。また、実施の形態１、又は
実施の形態２で示す薄膜トランジスタも本実施の形態の薄膜トランジスタ５８１として適
用することもできる。
【０２２３】
図１４の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０２２４】
薄膜トランジスタ５８１はマルチゲート構造の逆スタガ型の薄膜トランジスタであり、ソ
ース電極層及びドレイン電極層によって第１の電極層５８７と、絶縁層５８５に形成する
開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との
間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャ
ビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の
充填材５９５で充填されている（図１４参照。）。
【０２２５】
図１４では、透光性の導電性高分子を含む電極層を第１の電極層に用いている。第１の電
極層５８７ａ上に無機絶縁膜が設けられており、無機絶縁膜は第１の電極層５８７ａより
イオン性不純物が拡散するのを防止するバリア膜として機能する。
【０２２６】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
【０２２７】
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
【０２２８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２２９】
（実施の形態８）
本実施の形態では、本発明の一態様を適用した半導体装置として発光表示装置の例を示す
。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発
光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機
化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子
、後者は無機ＥＬ素子と呼ばれている。
【０２３０】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
【０２３１】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
【０２３２】
図１５（Ａ）（Ｂ）は、本発明の一態様を適用した半導体装置の例としてアクティブマト
リクス型の発光表示装置を示す。図１５（Ａ）は発光表示装置の平面図であり、図１５（
Ｂ）は図１５（Ａ）における線Ｙ−Ｚの断面図である。なお、図１６に、図１５に示す発
光表示装置の等価回路を示す。
【０２３３】
半導体装置に用いられる薄膜トランジスタ３０１、３０２としては、実施の形態１及び実
施の形態３で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層とｎ型の導電型
を有する層からなるバッファ層とを含む信頼性の高い薄膜トランジスタである。また、実
施の形態２で示す薄膜トランジスタも本実施の薄膜トランジスタ３０１、３０２として適
用することもできる。
【０２３４】
図１５（Ａ）及び図１６に示す本実施の形態の発光表示装置は、マルチゲート構造の薄膜
トランジスタ３０１、発光素子３０３、容量素子３０４、ソース配線層３０５、ゲート配
線層３０６、電源線３０７を含む。薄膜トランジスタ３０１、３０２はｎチャネル型薄膜
トランジスタである。
【０２３５】
また、図１５（Ｂ）において、本実施の形態の発光表示装置は、薄膜トランジスタ３０２
、絶縁層３１１、絶縁層３１２、絶縁層３１３、隔壁３２１、及び発光素子３２４に用い
る第１の電極層３２０、電界発光層３２２、第２の電極層３２３を有している。
【０２３６】
絶縁層３１３は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン
を用いて形成することが好ましい。
【０２３７】
本実施の形態では画素の薄膜トランジスタ３０２がｎ型であるので、画素電極層である第
１の電極層３２０として、陰極を用いるのが望ましい。具体的には、陰極としては、仕事
関数が小さい材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いることが
できる。
【０２３８】
隔壁３２１は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特
に感光性の材料を用い、第１の電極層３２０上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２３９】
電界発光層３２２は、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。
【０２４０】
電界発光層３２２を覆うように、陽極を用いた第２の電極層３２３を形成する。第２の電
極層３２３は、実施の形態７に画素電極層として列挙した透光性を有する導電性材料を用
いた透光性導電膜で形成することができる。上記透光性導電膜の他に、窒化チタン膜また
はチタン膜を用いても良い。第１の電極層３２０と電界発光層３２２と第２の電極層３２
３とが重なり合うことで、発光素子３２４が形成されている。この後、発光素子３２４に
酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層３２３及び隔壁３２
１上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ
膜等を形成することができる。
【０２４１】
さらに、実際には、図１５（Ｂ）まで完成したら、さらに外気に曝されないように気密性
が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等
）やカバー材でパッケージング（封入）することが好ましい。
【０２４２】
次に、発光素子の構成について、図１７を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図１７（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態１で
示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層及びｎ型の導電型を有するバ
ッファ層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２、又は実施の
形態３で示す薄膜トランジスタを駆動用ＴＦＴ７００１、７０１１、７０２１として適用
することもできる。
【０２４３】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様を適用した画
素構成はどの射出構造の発光素子にも適用することができる。
【０２４４】
上面射出構造の発光素子について図１７（Ａ）を用いて説明する。
【０２４５】
図１７（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が
陽極７００５側に抜ける場合の、画素の断面図を示す。図１７（Ａ）では、発光素子７０
０２の陰極７００３と駆動用ＴＦＴ７００１が電気的に接続されており、陰極７００３上
に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さ
く、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃ
ａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の
層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホ
ール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽
極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タング
ステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チ
タンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化
物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム
錫酸化物などの透光性を有する導電膜を用いても良い。
【０２４６】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図１７（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
【０２４７】
次に、下面射出構造の発光素子について図１７（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図１７（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図１７（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
１７（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料添加した樹脂等を用いることもできる。
【０２４８】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１７（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
【０２４９】
次に、両面射出構造の発光素子について、図１７（Ｃ）を用いて説明する。図１７（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図１７（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図１７（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図１７（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
【０２５０】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１７（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２５１】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
【０２５２】
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
【０２５３】
なお本実施の形態で示す半導体装置は、図１７に示した構成に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
【０２５４】
以上の工程により、半導体装置として信頼性の高い発光表示装置を作製することができる
。
【０２５５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２５６】
（実施の形態９）
次に、本発明の一態様を適用した半導体装置を搭載した表示パネルの構成について、以下
に示す。本実施の形態では、表示素子として液晶素子を有する液晶表示装置の一形態であ
る液晶表示パネル（液晶パネルともいう）、表示素子として発光素子を有する半導体装置
の一形態である発光表示パネル（発光パネルともいう）について説明する。
【０２５７】
次に、本発明の一態様を適用した半導体装置を搭載した発光表示パネルの外観及び断面に
ついて、図１８を用いて説明する。図１８（Ａ）は、第１の基板上に形成されたＩＧＺＯ
半導体層及びｎ型の導電型を有するバッファ層を含む信頼性の高い薄膜トランジスタ及び
発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図
１８（Ｂ）は、図１８（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２５８】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。
【０２５９】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図１８（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０２６０】
薄膜トランジスタ４５０９、４５１０は、ＩＧＺＯ半導体層及びｎ型の導電型を有するバ
ッファ層を含む薄膜トランジスタに相当し、実施の形態１、実施の形態２、又は実施の形
態３に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トラ
ンジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０２６１】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、本実施の形態に示した構成に限定さ
れない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構
成は適宜変えることができる。
【０２６２】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
【０２６３】
本実施の形態では、薄膜トランジスタ４５０９、４５１０を覆う絶縁膜に設けた図示して
いないコンタクトホールを介して画素部４５０２、信号線駆動回路４５０３ａ、４５０３
ｂ、もしくは走査線駆動回路４５０４ａ、４５０４ｂと接続する配線４５１６を、ソース
電極層またはドレイン電極層と同じ材料を用いて形成する。また、基板４５０１の端部の
前記配線４５１６上に接続端子４５１５を、第１の電極層４５１７と同じ材料を用いて形
成する。
【０２６４】
接続端子４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して
電気的に接続されている。
【０２６５】
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
【０２６６】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒
素を用いた。
【０２６７】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２６８】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１８の構成に
限定されない。
【０２６９】
次に、本発明の一態様を適用した半導体装置を搭載した液晶表示パネルの外観及び断面に
ついて、図１９を用いて説明する。図１９（Ａ１）（Ａ２）は、第１の基板４００１上に
形成されたＩＧＺＯ半導体層及びｎ型の導電型を有するバッファ層を含む信頼性の高い薄
膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との
間にシール材４００５によって封止した、パネルの上面図であり、図１９（Ｂ）は、図１
９（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０２７０】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０２７１】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１９（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１９（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０２７２】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１９（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。
【０２７３】
薄膜トランジスタ４０１０、４０１１は、ＩＧＺＯ半導体層及びｎ型の導電型を有するバ
ッファ層を含む薄膜トランジスタに相当し、実施の形態１、実施の形態２、又は実施の形
態３に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トラ
ンジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
【０２７４】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０２７５】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、ポリエステルフィルム
またはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦ
フィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０２７６】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。
【０２７７】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２７８】
本実施の形態では、接続端子４０１５が、液晶素子４０１３が有する画素電極層４０３０
と同じ導電膜から形成され、配線４０１６は、薄膜トランジスタ４０１０、４０１１のゲ
ート電極層と同じ導電膜で形成されている。
【０２７９】
接続端子４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電
気的に接続されている。
【０２８０】
また図１９においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
【０２８１】
図２０は、本発明の一態様を適用して作製されるＴＦＴ基板２６００を用いて半導体装置
として液晶表示モジュールを構成する一例を示している。
【０２８２】
図２０は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
【０２８３】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇ
ｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃ
ｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）などを用いることができる。
【０２８４】
以上の工程により、半導体装置として信頼性の高い表示パネルを作製することができる。
【０２８５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２８６】
（実施の形態１０）
本発明に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができ
る。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機
ともいう）、コンピュータ用などのモニタ、電子ペーパー、デジタルカメラ、デジタルビ
デオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）
、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが
挙げられる。特に、実施の形態６〜実施の形態９で示したように、本発明に係る薄膜トラ
ンジスタを液晶表示装置、発光装置、電気泳動方式表示装置などに適用することにより、
電子機器の表示部に用いることができる。以下に具体的に例示する。
【０２８７】
本発明の一態様を適用した半導体装置は、実施の形態７で示したように電子ペーパーに適
用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子
機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック
）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける
表示等に適用することができる。電子機器の一例を図２１、図２２に示す。
【０２８８】
図２１（Ａ）は、電子ペーパーで作られたポスター１６０１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適用
した半導体装置を搭載した電子ペーパーを用いれば短時間で広告の表示を変えることがで
きる。また、電気特性のよい薄膜トランジスタを用いているため、表示も崩れることなく
安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい
。
【０２８９】
また、図２１（Ｂ）は、電車などの乗り物の車内広告１６０２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適
用した半導体装置を搭載した電子ペーパーを用いれば人手を多くかけることなく短時間で
広告の表示を変えることができる。また、電気特性のよい薄膜トランジスタを用いている
ため、表示も崩れることなく安定した画像が得られる。なお、社内広告は無線で情報を送
受信できる構成としてもよい。
【０２９０】
また、図２２は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体になっており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
【０２９１】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２２では表示部２７０５）に文章を表示し、左側の表示部
（図２２では表示部２７０７）に画像を表示することができる。
【０２９２】
また、図２２では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
【０２９３】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【０２９４】
図２３（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。表示部９６０３は、実施の形態６〜実施の形態９に示した
表示装置を適用することができる。
【０２９５】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０２９６】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２９７】
図２３（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０２９８】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０２９９】
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０３００】
図２４は、携帯型のオーディオ装置であるデジタルプレーヤー２１００の一例を示してい
る。デジタルプレーヤー２１００は、本体２１３０、表示部２１３１、メモリ部２１３２
、操作部２１３３、イヤホン２１３４、制御部２１３７等を含んでいる。なお、イヤホン
２１３４の代わりにヘッドホンや無線式イヤホンを用いることができる。表示部２１３１
は、実施の形態６〜実施の形態９に示した表示装置を適用することができる。
【０３０１】
また、メモリ部２１３２を用いて、操作部２１３３を操作することにより、映像や音声（
音楽）を記録、再生することができる。なお、表示部２１３１は黒色の背景に白色の文字
を表示することで消費電力を抑えられる。なお、メモリ部２１３２に設けられたメモリは
、取り出し可能な構成としてもよい。
【０３０２】
図２５は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００
１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、
スピーカ１００５、マイク１００６などを備えている。表示部１００２は、実施の形態８
〜実施の形態９に示した表示装置を適用することができる。
【０３０３】
図２５に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入
力することができる。また、電話を掛ける、或いはメールを打つ操作は、表示部１００２
を指などで触れることにより行うことができる。
【０３０４】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０３０５】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
【０３０６】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０３０７】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
【０３０８】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
【０３０９】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０３１０】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【符号の説明】
【０３１１】
８０    搬送室
８１    搬送ロボット
８２    カセット室
８３    ゲートバルブ
８４    ゲートバルブ
８５    ゲートバルブ
８６    ゲートバルブ
８７    ゲートバルブ
８８    ゲートバルブ
８９    処理室
９０    処理室
９１    処理室
９２    処理室
９３    処理室
９４    基板
１００    基板
１０２ａ  ゲート絶縁膜
１０２ｂ  ゲート絶縁膜
１０３    半導体膜
１０４    膜
１０５    導電膜
１０６    絶縁膜
１１１    ゲート電極層
１１１ａ  ゲート電極層
１１３    半導体層
１１４ａ  バッファ層
１１４ｃ  層
１１５ａ  ドレイン電極層
１１５ｃ  導電層
１１６    チャネル保護層
１１６ａ  チャネル保護層
１１７    レジストマスク
１１８    レジストマスク
２００    基板
２０１    薄膜トランジスタ
２０２    ソース配線層
２０３    ゲート配線層
２０４    容量配線層
２１１    絶縁層
２１２    絶縁層
２１３    絶縁層
２５５    電極層
２６０    液晶表示素子
２６１    絶縁層
２６２    液晶層
２６３    絶縁層
２６４    着色層
２６５    電極層
２６６    基板
２６７    偏光板
２６８    偏光板
３０１    薄膜トランジスタ
３０２    薄膜トランジスタ
３０３    発光素子
３０４    容量素子
３０５    ソース配線層
３０６    ゲート配線層
３０７    電源線
３１１    絶縁層
３１２    絶縁層
３１３    絶縁層
３２０    電極層
３２１    隔壁
３２２    電界発光層
３２３    電極層
３２４    発光素子
５８１    薄膜トランジスタ
５８５    絶縁層
５８７    電極層
５８７ａ  電極層
５８８    電極層
５８９    球形粒子
５９０ａ  黒色領域
５９０ｂ  白色領域
５９４    キャビティ
５９５    充填材
１０００    携帯電話機
１００１    筐体
１００２    表示部
１００３    操作ボタン
１００４    外部接続ポート
１００５    スピーカ
１００６    マイク
１６０１    ポスター
１６０２    車内広告
２１００    デジタルプレーヤー
２１３０    本体
２１３１    表示部
２１３２    メモリ部
２１３３    操作部
２１３４    イヤホン
２１３７    制御部
２６００    ＴＦＴ基板
２６０１    対向基板
２６０２    シール材
２６０３    画素部
２６０４    表示素子
２６０５    着色層
２６０６    偏光板
２６０７    偏光板
２６０８    配線回路部
２６０９    フレキシブル配線基板
２６１０    冷陰極管
２６１１    反射板
２６１２    回路基板
２６１３    拡散板
２７００    電子書籍
２７０１    筐体
２７０３    筐体
２７０５    表示部
２７０７    表示部
２７１１    軸部
２７２１    電源
２７２３    操作キー
２７２５    スピーカ
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    基板
４００８    液晶層
４０１０    薄膜トランジスタ
４０１１    薄膜トランジスタ
４０１３    液晶素子
４０１５    接続端子
４０１６    配線
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０３０    画素電極層
４０３１    対向電極層
４０３２    絶縁層
４５０１    基板
４５０２    画素部
４５０３ａ  信号線駆動回路
４５０４ａ  走査線駆動回路
４５０５    シール材
４５０６    基板
４５０７    充填材
４５０９    薄膜トランジスタ
４５１０    薄膜トランジスタ
４５１１    発光素子
４５１５    接続端子
４５１６    配線
４５１７    電極層
４５１８ａ  ＦＰＣ
４５１９    異方性導電膜
５３００    基板
５３０１    画素部
５３０２    走査線駆動回路
５３０３    信号線駆動回路
５４００    基板
５４０１    画素部
５４０２    走査線駆動回路
５４０３    信号線駆動回路
５４０４    走査線駆動回路
５５０１    配線
５５０２    配線
５５０３    配線
５５０４    配線
５５０５    配線
５５０６    配線
５５４３    ノード
５５４４    ノード
５５７１    薄膜トランジスタ
５５７２    薄膜トランジスタ
５５７３    薄膜トランジスタ
５５７４    薄膜トランジスタ
５５７５    薄膜トランジスタ
５５７６    薄膜トランジスタ
５５７７    薄膜トランジスタ
５５７８    薄膜トランジスタ
５６０１    ドライバＩＣ
５６０２    スイッチ群
５６０３ａ  薄膜トランジスタ
５６０３ｂ  薄膜トランジスタ
５６０３ｃ  薄膜トランジスタ
５６１１    配線
５６１２    配線
５６１３    配線
５６２１    配線
５７０３ａ  タイミング
５７０３ｂ  タイミング
５７０３ｃ  タイミング
５７１１    配線
５７１２    配線
５７１３    配線
５７１４    配線
５７１５    配線
５７１６    配線
５７１７    配線
５７２１    信号
５８０３ａ  タイミング
５８０３ｂ  タイミング
５８０３ｃ  タイミング
５８２１    信号
７００１    駆動用ＴＦＴ
７００２    発光素子
７００３    陰極
７００４    発光層
７００５    陽極
７０１１    駆動用ＴＦＴ
７０１２    発光素子
７０１３    陰極
７０１４    発光層
７０１５    陽極
７０１６    遮蔽膜
７０１７    導電膜
７０２１    駆動用ＴＦＴ
７０２２    発光素子
７０２３    陰極
７０２４    発光層
７０２５    陽極
７０２７    導電膜
９６００    テレビジョン装置
９６０１    筐体
９６０３    表示部
９６０５    スタンド
９６０７    表示部
９６０９    操作キー
９６１０    リモコン操作機
９７００    デジタルフォトフレーム
９７０１    筐体
９７０３    表示部
【図１】
2020107911.tif 000003
【図２】
2020107911.tif 000004
【図３】
2020107911.tif 000005
【図４】
2020107911.tif 000006
【図５】
2020107911.tif 000007
【図６】
2020107911.tif 000008
【図７】
2020107911.tif 000009
【図８】
2020107911.tif 000010
【図９】
2020107911.tif 000011
【図１０】
2020107911.tif 000012
【図１１】
2020107911.tif 000013
【図１２】
2020107911.tif 000014
【図１３】
2020107911.tif 000015
【図１４】
2020107911.tif 000016
【図１５】
2020107911.tif 000017
【図１６】
2020107911.tif 000018
【図１７】
2020107911.tif 000019
【図１８】
2020107911.tif 000020
【図１９】
2020107911.tif 000021
【図２０】
2020107911.tif 000022
【図２１】
2020107911.tif 000023
【図２２】
2020107911.tif 000024
【図２３】
2020107911.tif 000025
【図２４】
2020107911.tif 000026
【図２５】
2020107911.tif 000027