(57)【要約】【課題】薄膜トランジスタ（ＴＥＴ）のＯＮ電流を増大させる。【解決手段】走査線と映像信号線に囲まれた画素が複数形成された表示領域を有する表示装置であって、前記画素は半導体１０３を有する薄膜トランジスタ（ＴＦＴ）を有し、前記半導体１０３のソース領域１０３２及びドレイン領域１０３２の膜厚ｔ２はチャネル領域１０３１の膜厚ｔ１よりも大きいことを特徴とする表示装置。【選択図】図１０Ａ
2020107622.tif 000002
【特許請求の範囲】
【請求項１】
走査線と映像信号線に囲まれた画素が複数形成された表示領域を有する表示装置であって、
前記画素は基板上に半導体を有する薄膜トランジスタ（ＴＦＴ）を有し、
前記半導体のソース領域及びドレイン領域の膜厚はチャネル領域の膜厚よりも大きいことを特徴とする表示装置。
【請求項２】
前記チャネル領域の膜厚は前記チャネル領域の中央部における膜厚とし、前記ドレイン領域の膜厚は、前記ドレイン領域の最も厚い部分における膜厚とし、前記ソース領域の膜厚は、前記ソース領域の最も厚い部分における膜厚とした場合、前記ソース領域及び前記ドレイン領域の膜厚は、前記チャネル領域の膜厚よりも１０ｎｍ以上厚いことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記チャネル領域の中央において、前記チャネル領域の厚さは２００ｎｍ以下で１０ｎｍ以上であることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記チャネル領域の中央において、前記チャネル領域の厚さは６０ｎｍ以下で１０ｎｍ以上であることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記半導体の前記ドレイン領域及び前記ソース領域は２層構造であることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記半導体の前記ドレイン領域及び前記ソース領域は第１の半導体からなる第１の層と第２の半導体からなる第２の層からなる２層構造であり、前記第１の層は前記第２の層と前記基板の間にあることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記第１の層の抵抗率が前記第２の層の抵抗率よりも小さいことを特徴とする請求項６に記載の表示装置。
【請求項８】
前記ＴＦＴのゲート絶縁膜は、前記ＴＦＴのゲート電極の下以外からは除去されていることを特徴とする請求項１に記載の表示装置。
【請求項９】
前記半導体は酸化物半導体であることを特徴とする請求項１に記載の表示装置。
【請求項１０】
前記表示装置は、液晶表示装置であることを特徴とする請求項１に記載の表示装置。
【請求項１１】
前記表示装置は、有機ＥＬ表示装置であることを特徴とする請求項１に記載の表示装置。
【請求項１２】
検出領域にセンサ素子が複数形成された半導体措置であって、
前記センサ素子は基板上に半導体を有する薄膜トランジスタ（ＴＦＴ）を有し、
前記半導体のソース領域及びドレイン領域の膜厚はチャネル領域の膜厚よりも大きいことを特徴とする半導体装置。
【請求項１３】
前記チャネル領域の膜厚は前記チャネル領域の中央部における膜厚とし、前記ドレイン領域の膜厚は、前記ドレイン領域の最も厚い部分における膜厚とし、前記ソース領域の膜厚は、前記ソース領域の最も厚い部分における膜厚とした場合、前記ソース領域及び前記ドレイン領域の膜厚は、前記チャネル領域の膜厚よりも１０ｎｍ以上厚いことを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記チャネル領域の中央において、前記チャネル領域の厚さは２００ｎｍ以下で１０ｎｍ以上であることを特徴とする請求項１２に記載の半導体装置。
【請求項１５】
前記チャネル領域の中央において、前記チャネル領域の厚さは６０ｎｍ以下で１０ｎｍ以上であることを特徴とする請求項１２に記載の半導体装置。
【請求項１６】
前記半導体の前記ドレイン領域及び前記ソース領域は２層構造であることを特徴とする請求項１２に記載の半導体装置。
【請求項１７】
前記半導体の前記ドレイン領域及び前記ソース領域は第１の半導体からなる第１の層と第２の半導体からなる第２の層からなる２層構造であり、前記第１の層は前記第２の層と前記基板の間にあることを特徴とする請求項１２に記載の半導体装置。
【請求項１８】
前記第１の層の抵抗率が前記第２の層の抵抗率よりも小さいことを特徴とする請求項１７に記載の半導体装置。
【請求項１９】
前記ＴＦＴのゲート絶縁膜は、前記ＴＦＴのゲート電極の下以外からは除去されていることを特徴とする請求項１２に記載の半導体装置。
【請求項２０】
前記半導体装置は光センサ装置であることを特徴とする請求項１２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート電圧−ドライブ電流特性を改善したＴＦＴを有する表示装置あるいは半導体装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。一方、有機ＥＬ表示装置は、各画素に自発光する有機ＥＬ層とＴＦＴを配置することによってカラー画像を形成する。有機ＥＬ表示装置はバックライトを必要としないので、薄型化には有利である。
【０００３】
ポリシリコン半導体は移動度が高いので、駆動回路用ＴＦＴとして適している。一方、酸化物半導体はＯＦＦ抵抗が高く、これを画素内におけるスイッチングＴＦＴとして用いるとＯＦＦ電流を小さくすることが出来る。しかし、酸化物半導体を用いたＴＦＴは特性のばらつきが大きいという問題を有している。
【０００４】
特許文献１には、酸化物半導体を用いたＴＦＴにおいて、チャネル部を２層構成とすることによって、酸化物半導体を用いたＴＦＴの特性のばらつきを低減する構成が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５５０３６６７号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＴＦＴは、ゲート電圧によって、ＯＮ、ＯＦＦが制御される。酸化物半導体を用いたＴＦＴ（以後酸化物半導体ＴＦＴ）は、ポリシリコン半導体を用いたＴＦＴ（以後ポリシリコン半導体ＴＦＴ）に比べてＯＦＦ電流は小さくすることが出来るが、ＯＮ電流を大きくすることが課題である。
【０００７】
本発明の課題は、特に酸化物半導体ＴＦＴにおいて、ＯＦＦ抵抗を大きく保ったまま、ＯＮ電流を大きくすることによって、応答特性等の優れた表示装置あるいは半導体装置を実現することである。
【課題を解決するための手段】
【０００８】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
【０００９】
（１）走査線と映像信号線に囲まれた画素が複数形成された表示領域を有する表示装置であって、前記画素は半導体を有する薄膜トランジスタ（ＴＦＴ）を有し、前記半導体のソース領域及びドレイン領域の膜厚はチャネル領域の膜厚よりも大きいことを特徴とする表示装置。
【００１０】
（２）検出領域にセンサ素子が複数形成された半導体措置であって、前記センサ素子は半導体を有する薄膜トランジスタ（ＴＦＴ）を有し、前記半導体のソース領域及びドレイン領域の膜厚はチャネル領域の膜厚よりも大きいことを特徴とする半導体装置。
【図面の簡単な説明】
【００１１】
【図１】液晶表示装置の平面図である。
【図２】液晶表示装置の表示領域の平面図である。
【図３】液晶表示装置の表示領域の断面図である。
【図４】図３におけるＴＦＴ付近の断面図である。
【図５】従来例による酸化物半導体ＴＦＴの断面図である。
【図６】他の従来例による酸化物半導体ＴＦＴの断面図である。
【図７】ＳＤ抵抗が比較的小さい場合の、酸化物半導体ＴＦＴのゲート電圧−ドレイン電流特性の例である。
【図８】ＳＤ抵抗が比較的大きい場合の、酸化物半導体ＴＦＴのゲート電圧−ドレイン電流特性の例である。
【図９】酸化物半導体の膜厚とシート抵抗の関係の例を示すグラフである。
【図１０Ａ】トップゲートの場合の酸化物半導体ＴＦＴの断面図である。
【図１０Ｂ】トップゲートの場合の酸化物半導体ＴＦＴの平面図である。
【図１１Ａ】他の例のトップゲートの場合の酸化物半導体ＴＦＴの断面図である。
【図１１Ｂ】他の例のトップゲートの場合の酸化物半導体ＴＦＴの平面図である。
【図１２Ａ】トップゲートにシールド電極が配置された場合の酸化物半導体ＴＦＴの断面図である。
【図１２Ｂ】トップゲートにシールド電極が配置された場合の酸化物半導体ＴＦＴの平面図である。
【図１３Ａ】他の例のトップゲートにシールド電極が配置された場合の酸化物半導体ＴＦＴの断面図である。
【図１３Ｂ】他の例のトップゲートにシールド電極が配置された場合の酸化物半導体ＴＦＴの平面図である。
【図１４Ａ】ボトムゲートの場合の酸化物半導体ＴＦＴの断面図である。
【図１４Ｂ】ボトムゲートの場合の酸化物半導体ＴＦＴの平面図である。
【図１５Ａ】デュアルゲートの場合の酸化物半導体ＴＦＴの断面図である。
【図１５Ｂ】デュアルゲートの場合の酸化物半導体ＴＦＴの平面図である。
【図１６Ａ】本発明による酸化物半導体を形成するプロセス例において、下地膜の上に酸化物半導体を形成した状態を示す断面図である。
【図１６Ｂ】図１６Ａに続く工程である。
【図１６Ｃ】図１６Ｂに続く工程である。
【図１６Ｄ】図１６Ｃに続く工程である。
【図１６Ｅ】図１６Ｄに続く工程である。
【図１６Ｆ】図１６Ｅに続く工程である。
【図１６Ｇ】酸化物半導体の断面形状である。
【図１７Ａ】本発明による酸化物半導体を形成する他のプロセス例において、下地膜の上に酸化物半導体を形成した状態を示す断面図である。
【図１７Ｂ】図１７Ａに続く工程である。
【図１７Ｃ】図１７Ｂに続く工程である。
【図１７Ｄ】図１７Ｃに続く工程である。
【図１７Ｅ】図１７Ｄに続く工程である。
【図１７Ｆ】図１７Ｅに続く工程である。
【図１７Ｇ】図１７Ｆに続く工程である。
【図１７Ｈ】酸化物半導体の断面形状である。
【図１８Ａ】本発明による酸化物半導体を形成するさらに他のプロセス例において、下地膜の上に酸化物半導体を形成した状態を示す断面図である。
【図１８Ｂ】図１８Ａに続く工程である。
【図１８Ｃ】図１８Ｂに続く工程である。
【図１８Ｄ】図１８Ｃに続く工程である。
【図１８Ｅ】図１８Ｄに続く工程である。
【図１８Ｆ】酸化物半導体の断面形状である。
【図１９】有機ＥＬ表示装置の表示領域の断面図である。
【図２０】光センサ装置の検出領域の断面図である。
【図２１】光センサ装置の平面図である。
【発明を実施するための形態】
【００１２】
以下、実施例によって本発明の内容を詳細に説明する。
【実施例１】
【００１３】
図１は、本発明が適用される液晶表示装置の平面図である。図１において、ＴＦＴ基板１００と対向基板２００がシール材１６によって接着し、ＴＦＴ基板１００と対向基板２００の間に液晶層が挟持されている。ＴＦＴ基板１００と対向基板２００が重なっている部分に表示領域１４が形成されている。
【００１４】
ＴＦＴ基板１００の表示領域１４には、走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在して横方向に配列している。走査線１１と映像信号線１２に囲まれた領域が画素１３になっている。
ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が対向基板２００と重なっていない部分は端子領域１５となっている。端子領域１５にはフレキシブル配線基板１７が接続している。液晶表示装置を駆動するドライバＩＣはフレキシブル配線基板１７に搭載されている。
【００１５】
液晶は、自らは発光しないので、ＴＦＴ基板１００の背面にバックライトを配置している。液晶表示パネルはバックライトからの光を画素毎に制御することによって画像を形成する。フレキシブル配線基板１７は、バックライトの背面に折り曲げられることによって、液晶表示装置全体としての外形を小さくする。
【００１６】
本発明の液晶表示装置では、表示領域１４に用いるＴＦＴには、リーク電流の少ない酸化物半導体を用いたＴＦＴが使用されている。また、シール材付近の額縁部分には、例えば、走査線駆動回路が形成されており、走査線駆動回路には、例えば、移動度の大きい、ポリシリコン半導体を用いたＴＦＴが使用されている。
【００１７】
図２は、表示領域における画素の平面図である。図２は、ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式における、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｔｉｃｈｉｎｇ）と呼ばれる方式の液晶表示装置である。図２では、酸化物半導体１０３を用いたＴＦＴが使用されている。酸化物半導体ＴＦＴはリーク電流が小さいので、スイッチングＴＦＴとして好適である。
【００１８】
図２において、走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在し、横方向に配列している。走査線１１と映像信号線１２に囲まれた領域に画素電極１１５が形成されている。図２において、映像信号線１２と画素電極１１５との間に酸化物半導体１０３を有する酸化物半導体ＴＦＴが形成されている。酸化物半導体ＴＦＴにおいて、映像信号線１２がドレイン電極を構成し、走査線１１が分岐して酸化物半導体ＴＦＴのゲート電極１０５を構成している。酸化物半導体ＴＦＴのソース電極１１１は画素電極１１５側に延在し、スルーホール１３０を介して画素電極１１５と接続している。
【００１９】
画素電極１１５は櫛歯状に形成されている。画素の下側には、容量絶縁膜を介してコモン電極１１３が平面状に形成されている。コモン電極１１３は各画素に連続して共通に形成されている。画素電極１１５に映像信号が供給されると、画素電極１１５とコモン電極１１３との間に液晶層を通過する電気力線が形成され、液晶分子を回転させることによって画像を形成する。なお、図２では、ＴＦＴと基板の間に形成される遮光膜（シールド電極）は省略されている。
【００２０】
図３は、図２に対応する液晶表示装置の断面図の例である。図３では、酸化物半導体１０３を用いたＴＦＴが使用されている。酸化物半導体ＴＦＴはリーク電流が小さいので、スイッチングＴＦＴとして好適である。
【００２１】
酸化物半導体には、ＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｏｘｉｄｅ）等がある。本実施例では、酸化物半導体としてＩＧＺＯを使用している。
【００２２】
図３において、ガラスあるいはポリイミド等の樹脂で形成されたＴＦＴ基板１００の上に遮光膜１０１が金属によって形成されている。この金属は、後で説明するゲート電極１０５等と同じ金属を使用してもよい。遮光膜１０１は、後で形成されるＴＦＴのチャネル部にバックライトからの光が照射されないように遮光するためのものである。
【００２３】
遮光膜１０１の他の重要な役割は基板１００に帯電した電荷によって、酸化物半導体ＴＦＴが影響を受けることを防止することである。特に、基板１００をポリイミド等の樹脂で形成した場合、樹脂は帯電しやすく、ＴＦＴはこの影響を強く受けやすい。これを防止するには、遮光膜１０１に所定の電位を印加することによって、基板１００に帯電した電荷のＴＦＴへの影響を防止することが出来る。
【００２４】
遮光膜１０１を覆って下地膜１０２が形成されている。下地膜１０２は、その上に形成される酸化物半導体１０３がＴＦＴ１００からの不純物によって汚染されることを防止する。下地膜１０２はシリコン酸化膜（以後ＳｉＯで代表させる）とシリコン窒化膜（以後ＳｉＮで代表させる）の積層膜で形成されることが多い。なお、アルミニウム酸化膜（以後ＡｌＯで代表させる）がさらに積層される場合もある。
【００２５】
図３において、下地膜１０２の上にＴＦＴを構成する酸化物半導体１０３が形成されている。酸化物半導体１０３の厚さは１０ｎｍ乃至１００ｎｍである。酸化物半導体１０３を覆ってゲート絶縁膜１０４がＳｉＯによって形成される。ＳｉＯで形成されたゲート絶縁膜１０４は、酸化物半導体１０３に酸素を供給してチャネル特性を安定化させる。ゲート絶縁膜１０４を覆ってゲート電極１０５が形成される。
【００２６】
ゲート電極１０５を覆って層間絶縁膜１０６が例えばＳｉＯによって形成されている。層間絶縁膜１０６の厚さは、例えば、１５０ｎｍ乃至３００ｎｍである。層間絶縁膜１０６の上に無機パッシベーション膜１０７が例えばＳｉＮによって形成される。無機パッシベーション膜１０７の厚さは、例えば、１００乃至２００ｎｍである。
【００２７】
層間絶縁膜１０７、層間絶縁膜１０６、ゲート絶縁膜１０４を貫通してスルーホール１０８、１０９が形成されている。酸化物半導体１０３とドレイン電極１１０、あるいは、酸化物半導体１０３とソース電極１１１を接続するためである。図３におけるドレイン電極１１０は映像信号線１２が兼用し、ソース電極１１１はスルーホール１３０及び１３１を介して画素電極１１５と接続する。
【００２８】
図３において、ドレイン電極１１０及びソース電極１１１を覆って有機パッシベーション膜１１２が形成されている。有機パッシベーション膜１１２は、例えば、アクリル樹脂等で形成される。有機パッシベーション膜１１２は平坦化膜としての役割と、映像信号線１２とコモン電極１１３間の浮遊容量を小さくするために、２乃至４μｍ程度と厚く形成される。ソース電極１１１と画素電極１１５を接続するために、有機パッシベーション膜１１２にスルーホール１３０が形成される。
【００２９】
有機パッシベーション膜１１２の上にＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明導電膜によってコモン電極１１３が形成される。コモン電極１１３は平面状に、複数の画素に共通に形成される。コモン電極１１３を覆って容量絶縁膜１１４がＳｉＮによって形成されている。容量絶縁膜１１４を覆ってＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明導電膜によって画素電極１１５が形成されている。画素電極１１５は櫛歯状に形成される。容量絶縁膜１１４は、コモン電極１１３と画素電極１１５との間において画素容量を形成する。
【００３０】
画素電極１１５を覆って配向膜１１６が形成されている。配向膜１１６は液晶分子３０１の初期配向方向を規定する。配向膜１１６の配向処理は、ラビングによる配向処理か偏光紫外線を用いた光配向処理が用いられる。ＩＰＳではプレティルト角は必要ないので、光配向処理が有利である。
【００３１】
図３において、液晶層３００を挟んで、対向基板２００が配置している。対向基板２００にはカラーフィルタ２０１とブラックマトリクス２０２が形成され、その上にオーバーコート膜２０３が形成されている。オーバーコート膜２０３の上に配向膜２０４が形成されている。配向膜２０４の作用および配向処理は、ＴＦＴ基板１００側の配向膜１１６と同じである。
【００３２】
図３において、コモン電極１１３と画素電極１１５との間に電圧が印加されると、図３の矢印で示すような電気力線が発生し、液晶分子３０１を回転させて液晶層３００によるバックライトからの光の透過率を制御する。画素毎に光の透過率を制御することによって画像を形成する。
【００３３】
図４は、図３におけるＴＦＴ付近の構成を示す詳細断面図である。図４において、酸化物半導体１０３は、ゲート電極１０５の下部に対応するチャネル領域１０３１と、その両側のドレイン領域１０３２及びソース領域１０３２に分かれている。以後ドレイン領域とソース領域を合わせてＳＤ領域１０３２と呼ぶこともある。チャネル領域１０３１でＯＮ、ＯＦＦの制御を行い、ＳＤ領域１０３２は、イオンインプランテーション等によって導通がとられるようになっている。
【００３４】
図４に示すように、酸化物半導体１０３には、無機パッシベーション膜１０７、層間絶縁膜１０６、ゲート絶縁膜１０４に形成されたスルーホール１０８、１０９を介してドレイン電極１１０、ソース電極１１１が接続している。但し、以後の図では、図を複雑にしないために、層間絶縁膜１０６、無機パッシベーション膜１０７、スルーホール１０８、１０９、ドレイン電極１１０、ソース電極１１１を省略した図を用いて説明する。
【００３５】
図５は従来例における酸化物半導体ＴＦＴの断面図である。図５では、酸化物半導体１０３を覆ってゲート絶縁膜１０４が形成されている。この構成は図３及び図４の構成と同様である。図５では、酸化物半導体１０３のチャネル領域１０３１の厚さｔ１は、ＳＤ領域１０３２の厚さｔ２と同じである。
【００３６】
図６は、他の従来例における酸化物半導体ＴＦＴの断面図である。図６では、ゲート絶縁膜１０４はゲート電極１０５の下にのみ形成されている。酸化物半導体１０３がゲート絶縁膜１０４によって覆われていない部分は、図４等に示す層間絶縁膜１０６によって覆われている。図６において、チャネル領域１０３１には、ゲート絶縁膜１０４から酸素が供給される。
【００３７】
図６の特徴は、酸化物半導体１０３のチャネル領域１０３１の厚さｔ１がＳＤ領域１０３２の厚さｔ２よりも大きいことである。ゲート電極１０５をマスクにしてゲート絶縁膜１０４をエッチングする時に、酸化物半導体１０３の表面も同時にエッチングされるからである。
【００３８】
図７はＩＧＺＯを用いた酸化物半導体１０３の膜厚ｔとシート抵抗ＲＳの関係を示すグラフである。図７において、酸化物半導体１０３には、例えば、イオンインプランテーションによって、ボロン(Ｂ)が３×１０１５／ｃｍ２ドーズされている。図７の縦軸はシート抵抗（Ω／ｓｑ）、横軸は酸化物半導体の厚さ（ｎｍ）である。
【００３９】
図７において、酸化物半導体１０３の膜厚ｔの増加とともにシート抵抗Ｒｓは急激に小さくなっている。仮に、酸化物半導体１０３の抵抗率が一定であれば、シート抵抗Ｒｓは膜厚ｔに反比例するはずであるが、図７では、シート抵抗Ｒｓは、膜厚ｔに対して、反比例の関係よりもはるかに急激に小さくなっている。これは、酸化物半導体１０３が薄くなるにしたがって、酸素の影響が大きくなり、酸化物半導体１０３の抵抗率が大きくなるためと考えられる。
【００４０】
酸化物半導体ＴＦＴでは、リーク電流（ＯＦＦ電流）を小さくするために、チャネル領域１０３１における酸化物半導体１０３の厚さは小さくする必要がある。一方、酸化物半導体１０３のＳＤ領域１０３２の抵抗は小さいほうがよい。すなわち、ＯＮ電流は大きいほうがよいが、これは、ＳＤ領域１０３２の抵抗によって制御される。
【００４１】
図８は、ＳＤ領域１０３２の抵抗が比較的小さい場合の、酸化物半導体ＴＦＴのゲート電圧とドレイン電流の関係を示すグラフである。図８において、横軸はゲート電圧Ｖｇ（Ｖ）で、縦軸はドレイン電流Ｉｄ（Ａ）である。データはドレイン電圧Ｖｄが１Ｖの場合と１０Ｖの場合である。図８に示すように、ドレイン電流Ｉｄは、ゲート電圧Ｖｇが１０Ｖを超えても、増加している。ゲート電圧Ｖｇを大きくするにしたがって、ドレイン電流を大きくすることが出来る。つまり、ＯＮ電流を大きくすることが出来る。
【００４２】
図９は、ＳＤ領域１０３２の抵抗が比較的大きい場合の、酸化物半導体ＴＦＴのゲート電圧とドレイン電流の関係を示すグラフである。図９において、横軸はゲート電圧Ｖｇ（Ｖ）で、縦軸はドレイン電流Ｉｄ（Ａ）である。データはドレイン電圧Ｖｄが１Ｖの場合と１０Ｖの場合である。図９に示すように、ドレイン電流Ｉｄは、ゲート電圧Ｖｇが１０Ｖを超えると飽和してしまう。また、例えば、ゲート電圧Ｖｇが１０Ｖの時のドレイン電流の値も図８の場合に比較して小さい。つまり、ＯＮ電流を大きくすることが出来ない。
【００４３】
本発明は、以上で説明した本願発明者の知見をもとになされたものであり、以下に具体的な実施例を説明する。図１０Ａは、実施例１における酸化物半導体ＴＦＴの断面図である。図１０Ａはトップゲートタイプの酸化物半導体ＴＦＴである。図１０Ａが図５と異なる点は、酸化物半導体１０３のＳＤ領域１０３２の厚さｔ２がチャネル領域１０３１の厚さｔ１よりも大きいことである。
【００４４】
チャネル領域１０３１の厚さｔ１はＯＦＦ電流をどの程度にするかで決められる。チャネル領域１０３１の厚さｔ１は２００ｎｍ以下で１０ｎｍ以上、好ましくは６０ｎｍ以下で１０ｎｍ以上である。一方、酸化物半導体１０３のＳＤ領域１０３２の厚さｔ２はｔ１よりも厚くする。好ましくは、ｔ２−ｔ１は１０ｎｍ以上である。チャネル領域の厚さｔ１はチャネル領域１０３１の中央部で測定した値を用いればよい。また、ＳＤ領域１０３２の厚さｔ２はＳＤ領域１０３２において、最も厚い部分を測定すればよい。
【００４５】
図１０Ｂは、図１０Ａの平面図である。酸化物半導体１０３のチャネル領域１０３１はゲート電極１０５によって覆われている。酸化物半導体１０３において、ゲート電極１０５で覆われた部分１１３１の厚さｔ１がゲート電極１０５で覆われていない部分１１３２の厚さｔ２よりも小さい。
【００４６】
図１１Ａは、実施例１における酸化物半導体ＴＦＴの他の例を示す断面図である。図１１Ａが図６と異なる点は、酸化物半導体１０３のＳＤ領域１０３２の厚さｔ２がチャネル領域１０３１の厚さｔ１がよりも大きいことである。チャネル領域１０３１の厚さｔ１は２００ｎｍ以下で１０ｎｍ以上、好ましくは６０ｎｍ以下で１０ｎｍ以上である。一方、酸化物半導体１０３のＳＤ領域１０３２の厚さｔ２はｔ１よりも厚くする。好ましくは、ｔ２−ｔ１は１０ｎｍ以上である。
【００４７】
チャネル領域１０３１の厚さｔ１はチャネル領域１０３１の中央部で測定した値を用いればよい。また、ＳＤ領域１０３２の厚さｔ２はＳＤ領域１０３２において、最も厚い部分を測定すればよい。ただし、図１１Ａで示す、酸化物半導体１０３の、ゲート電極１０５直下の端部における、酸化物半導体１０２の突起部分１０３３は、ＳＤ領域の厚さｔ２、あるいはチャネル領域の厚さｔ１の測定からは避けたほうがよい。
【００４８】
図１１Ｂは図１１Ａの平面図である。図１１Ｂにおいて、酸化物半導体１０３のチャネル領域１０３１の両側において突起部１０３３が見えている他は図１０Ｂと同じである。
【００４９】
図１２Ａは、図１０Ａに対して酸化物半導体１０３の下方に下地膜１０２を介して遮光膜１０１を配置した例である。遮光膜１０１の作用は図３において説明したとおりである。なお、遮光膜１０１に所定の電位、例えば、コモン電圧を印加すると、ＴＦＴ基板１００が帯電した場合に対するシールド効果を得ることが出来る。また、ゲート電圧を印加すると、遮光膜１０１をゲート電極として動作させることが出来、この場合はデュアルゲートのＴＦＴになる。
【００５０】
図１２Ｂは図１２Ａの平面図である。図１２Ｂが図１０Ｂと異なる点は、酸化物半導体１０３の下側に遮光膜１０１が形成されている点である。遮光膜１０１の平面形状はゲート電極１０５の平面形状よりも大きく形成され、ゲート電極１０５の直下に形成される酸化物半導体１０３のチャネル領域１０３１を下面からカバーしている。
【００５１】
図１３Ａは、図１１Ａに対して酸化物半導体１０３の下方に下地膜１０２を介して遮光膜１０１を配置した例である。遮光膜１０１の作用は図３において説明したとおりである。なお、遮光膜１０１に所定の電位、例えば、コモン電圧を印加すると、ＴＦＴ基板１００が帯電した場合に対するシールド効果を得ることが出来る。また、ゲート電圧を印加すると、ゲート電極として動作させることが出来、この場合はデュアルゲートのＴＦＴになる。
【００５２】
図１３Ｂは図１３Ａの平面図である。図１３Ｂは、酸化物半導体１０３のチャネル領域１０３１の両側において突起部１０３３が見えている他は図１２Ｂと同じである。
【００５３】
図１４Ａは本発明をボトムゲートタイプの酸化物半導体ＴＦＴに適用した例である。図１４Ａにおいて、ＴＦＴ基板１００の上に遮光膜１０１が形成されているが、図１４Ａでは、遮光膜１０１にゲート電圧を印加することによって、遮光膜１０１にボトムゲート電極としての役割を持たせている。図１４Ａが図１２Ａと異なる点は、ボトムゲート電極の役割を有している遮光膜１０１の面積が大きいことである。
【００５４】
図１４Ｂは図１４Ａの平面図である。図１４Ｂにおいて、遮光膜（ボトムゲート電極）１０１は、平面で視て、横方向、縦方向とも、酸化物半導体１０３よりも大きい。すなわち、遮光膜（ボトムゲート電極）１０１は、酸化物半導体１０３を下面から完全に覆っている。なお、図１４Ａでは、酸化物半導体１０３全体がゲート電極１０１の影響を受けるように見えるが、実際には、ＳＤ領域１０３２はイオンインプランテーションによってイオンがドープされたり、金属が接触したりして抵抗が小さくなっているので、図１４Ａにおいても、酸化物半導体にチャネル領域１０３１とＳＤ領域１０３２が存在している。
【００５５】
図１５Ａは、本発明をデュアルゲートタイプの酸化物半導体ＴＦＴに適用した例である。図１５Ａが図１４Ａと異なる点は、酸化物半導体１０３の上にゲート絶縁膜１０４を介してトップゲート電極１０５が形成されている点である。これによって、図１４ＡのＴＦＴをデュアルゲートタイプのＴＦＴとして動作させることが出来る。
【００５６】
図１５Ｂは図１５Ａの平面図である。図１５Ｂが図１５Ａと異なる点は、酸化物半導体１０３の上にトップゲート電極１０５が形成されている点である。図１５において、酸化物半導体１０３は、ゲート絶縁膜１０４の下に形成されているので、点線で描かれている。図１５Ｂでは、酸化物半導体１０３及びトップゲート１０５を下方から遮光膜（ボトムゲート電極）１０１が覆っている構成となっている。
【実施例２】
【００５７】
実施例２は、実施例１で説明した、チャネル領域１０３１の厚さｔ１よりもＳＤ領域１０３２の厚さｔ２の方が大きい酸化物半導体１０３を形成するプロセスを開示するものである。
【００５８】
図１６Ａ乃至図１６Ｇは、第１のプロセスを示す断面図である。図１６Ａは下地膜１０２の上に酸化物半導体１０３を被着した状態を示す断面図である。酸化物半導体１０３は例えば、スパッタリングで形成することが出来る。図１６Ａにおける酸化物半導体１０３の厚さは、最終的な酸化物半導体１０３のチャネル領域１０３１の厚さよりも大きい。
【００５９】
図１６Ｂは酸化物半導体１０３をパターニングするために、レジスト８００を形成した例である。図１６Ｃは、レジスト８００で覆われた部分以外の酸化物半導体１０３をエッチングで除去している例である。酸化物半導体１０３は塩素ガス系のドライエッチングまたはシュウ酸などのウェットエッチングによって除去することが出来る。図１６Ｄは、酸化物半導体１０３をエッチング後、レジストを除去した例である。
【００６０】
図１６Ｅは、酸化物半導体１０３のチャネル領域１０３１の厚さを小さくするために、ＳＤ領域１０３２にレジスト８００を形成した状態を示す断面図である。図１６Ｆは、チャネル領域１０３１に対し、エッチングによって、膜厚を小さくしている状態を示す断面図である。エッチングは塩素ガス系のドライエッチングまたはシュウ酸などのウェットエッチングを用いることが出来る。
【００６１】
図１６Ｇは、エッチングによって、チャネル領域１０３１の厚さを小さくした後、レジスト８００を除去した状態を示す断面図である。図１６Ａ乃至図１６Ｇは、プロセスの増加が比較的少ない反面、エッチングによって、膜厚を制御するので、酸化物半導体１０３のチャネル領域１０３１における面内膜厚分布が悪化しないように注意する必要がある。また、エッチングによる、酸化物半導体１０３のチャネル領域への影響にも注意する必要がある。
【００６２】
図１７Ａ乃至図１７Ｈは、第２のプロセスを示す断面図である。第２のプロセスでは、酸化物半導体１０８を２回に分けて形成する。図１７Ａは下地膜１０２の上に酸化物半導体１０３を被着した状態を示す断面図である。この時の酸化物半導体１０３の厚さは、最終的な酸化物半導体１０３におけるＳＤ領域１０３２の厚さｔ２とチャネル領域１０３１の厚さｔ１の差（ｔ２−ｔ１）である。
【００６３】
図１７Ｂは酸化物半導体１０３のＳＤ領域１０３２に対応する部分のみ酸化物半導体１０３を残すために、レジスト８００を形成した状態を示す断面図である。図１７Ｃは酸化物半導体１０３を、レジスト８００が形成されたＳＤ領域１０３２のみ残して、エッチングによって除去している状態を示す断面図である。エッチングは、例えば、塩素ガス系のドライエッチングやシュウ酸などのウェットエッチングによって行うことが出来る。図１７Ｄはレジスト８００を除去した状態を示す断面図である。
【００６４】
図１７Ｅは、第２回目の酸化物半導体１０３の被着を行った状態を示す断面図である。この時の酸化物半導体１０３の被着膜厚は、チャネル領域１０３１の厚さｔ１と同じである。したがって、ＳＤ領域１０３２における酸化物半導体１０３の厚さはｔ２となる。図１７Ｆは、チャネル領域１０３１とＳＤ領域１０３２を覆うようにレジスト８００を形成した状態を示す断面図である。
【００６５】
図１７Ｇは、エッチングによって酸化物半導体１０３全体をパターニングした状態を示す断面図である。図１７Ｈは、レジストを除去した状態を示す断面図である。これによって、チャネル領域１０３１の厚さがｔ１、ＳＤ領域１０３２の厚さがｔ２である酸化物半導体１０３が形成される。図１７ＨのＳＤ領域１０３２では、最初に形成した酸化物半導体と２回目に形成した酸化物半導体との２層構造になっており、これを点線で表している。
【００６６】
第２のプロセスでは、追加工程数が多くなるが、チャネル領域１０３１のハーフエッチングが無いので、チャネル領域１０３１の面内膜厚のばらつきを小さくすることが出来るとともに、エッチングによるチャネル領域１０３１へのダメージを無くすことが出来る。また、酸化物半導体１０３のＳＤ領域１０３２は２層構成となっているので、第１層と第２層の材料や被着時の条件を異ならせることによって、酸化物半導体ＴＦＴが最適特性となるように制御することが出来る。例えば、最初に被着する酸化物半導体を抵抗率の小さな材料または被着条件にすることによって、ＯＮ電流をさらに大きくすることが出来る。
【００６７】
図１８Ａ乃至図１８Ｆは、第３のプロセスを示す断面図である。図１８Ａは下地膜１０２の上に酸化物半導体１０３を被着した状態を示す断面図である。図１８Ａにおける酸化物半導体１０３の厚さは、最終的な酸化物半導体１０３のチャネル領域１０３１の厚さよりも大きい。図１８Ｂは酸化物半導体１０３をパターニングするために、レジスト８００を形成した例を示す断面図である。図１８Ｂでは、ハーフトーン露光などの技術を用いて酸化物半導体１０３のＳＤ領域１０３２に対応する部分のレジスト８００の膜厚が他の部分よりも大きくなるように形成している。
【００６８】
図１８Ｃは、エッチングによって、酸化物半導体１０３全体をパターニングした状態を示す断面図である。図１８Ｄは、例えば、酸素プラズマアッシングによって、レジスト８００を削っている状態を示す断面図である。アッシングによって、酸化物半導体１０３のＳＤ領域１０３２を除く部分において、レジスト８００が除去される。
【００６９】
図１８Ｅは、酸化物半導体１０３のＳＤ領域１０３２以外をエッチングによって薄くしている状態を示す断面図である。図１８Ｆは、レジスト８００を除去した状態を示す断面図である。その結果、ＳＤ領域１０３２の厚さはｔ２に保たれたまま、チャネル領域１０３１の厚さはｔ１である酸化物半導体１０３が形成される。
【００７０】
第３プロセスは、追加プロセス数が最も少ない。しかし、エッチングによって、酸化物半導体１０３のチャネル領域１０３１の膜厚ｔ１を制御するので、酸化物半導体１０３のチャネル領域１０３１における膜厚分布が悪化しないように注意する必要がある。また、エッチングによって、酸化物半導体１０３のチャネル領域１０３１への影響にも注意する必要がある。さらに、レジスト８００に対してハーフトーン露光などの技術を使用することと、プラズマアッシングによって、レジストを削るので、これらの工程における条件制御に注意する必要がある。
【実施例３】
【００７１】
実施例１及び２では、本発明を液晶表示装置に適用する場合について説明した。しかし、本発明は、液晶表示装置に限らず、有機ＥＬ表示装置にも適用することができる。図１９は有機ＥＬ表示装置の表示領域の断面図である。図１９の構成は、酸化物半導体ＴＦＴを形成し、これを有機パッシベーション膜１１２で覆い、ＴＦＴと下部電極１５０と導通をとるためのスルーホール１３０を形成するまでは、図３に示す液晶表示装置と同様である。
【００７２】
図１９において、有機パッシベーション膜１１２の上にアノードとしての下部電極１５０が形成されている。下部電極１５０の上に、ホールを有するバンク１６０が形成されている。バンク１６０のホール内に発光層としての有機ＥＬ層１５１が形成されている。有機ＥＬ層１５１の上にカソードとしての上部電極１５２が形成されている。上部電極１５２は各画素共通に形成されている。上部電極１５２を覆ってＳｉＮ膜等を有する保護膜１５３が形成されている。保護膜１５３の上に外光の反射を防止するための、円偏光板１５５が粘着剤１５４を介して貼り付けられている。
【００７３】
図１９に示すように、酸化物半導体ＴＦＴ用ドレイン電極１１０、ソース電極１１１、これらを覆う有機パッシベーション膜１１２を形成するまでは、実施例１で説明した液晶表示装置と同じである。したがって、有機ＥＬ表示装置においても本発明を適応することが出来る。
【実施例４】
【００７４】
本発明は、表示装置のみでなく、センサ装置等、種々の半導体装置に適用することが出来る。センサ装置には多くの種類が存在する。図２０は、有機ＥＬ表示装置と同様な構成を光センサとして使用した場合の例である。すなわち、有機ＥＬ表示装置を発光素子として使用している。図２０おいては、図１９で説明した有機ＥＬ表示装置の表示領域（発光素子）において、ＴＦＴ基板１００の下面に受光素子５００を配置している。発光素子の上面においては、粘着材６０１を介して、透明なガラス基板または透明な樹脂基板で形成されたフェースプレート６００が配置している。被測定物７００は、フェースプレート６００の上に載置する。
【００７５】
発光素子において、発光領域は、有機ＥＬ層１５１、下部電極１５０、上部電極１５２で構成される。発光領域の中央部分には、有機ＥＬ層、下部電極、上部電極が存在しないウィンドウ４００が形成されており、この部分は光が通過することが出来る。なお、下部電極１５０の下層には反射電極が形成され、有機ＥＬ層１５１で発光した光Ｌは上方に向かう。
【００７６】
図２０において、有機ＥＬ層１５１から出射した光Ｌは被測定物７００で反射して、ウィンドウ４００を通して、ＴＦＴ基板１００の下部に配置した受光素子５００によって受光され、被測定物７００が存在していることを検出する。被測定物７００が存在しない場合は反射光が存在しないので、受光素子５００には電流が流れない。したがって、被測定物７００の存在の有無を測定することが出来る。
【００７７】
図２１は、図２０に示すセンサ素子をマトリクス状に配置した光センサの平面図である。図２１において、両側に配置した走査回路９５から走査線９１が横方向（ｘ方向）に延在している。下側に配置した信号回路９６から信号線９２が縦方向（ｙ方向）に延在し、上側に配置した電源回路９７から電源線９３が下方向（−ｙ方向）に延在している。走査線９１と信号線９２、あるいは、走査線９１と電源線９３で囲まれた領域がセンサ素子９４である。
【００７８】
図２１における走査回路９５、信号回路９６等にはポリシリコン半導体ＴＦＴを用い、各センサ素子９４におけるスイッチングＴＦＴには、酸化物半導体ＴＦＴを用いることが出来る。したがって、このような光センサにおいても、実施例１及び実施例２で説明したような酸化物半導体ＴＦＴを適用することが出来る。
【００７９】
なお、本実施例における光センサにおいては、単に、被測定物７００の有無のみでなく、被測定物７００からの反射の強度を測定することによって、２次元画像を読み取ることが出来る。また、色毎にセンシングすることによって、カラー画像、あるいは、分光画像を検出することも出来る。センサの分解能は、図２１におけるセンサ素子９４の大きさによって決まるが、必要に応じて複数のセンサ素子９４を纏めて駆動することによって実効的なセンサ素子の大きさを調整することが出来る。
【００８０】
図２０及び図２１の例では、有機ＥＬ表示装置と同様な構成を光センサに応用した例であるが、本発明は、このような構成のみでなく、他の検出方法を用いた光センサにも適用することができる。さらに本発明は、光センサのみでなく、例えば容量センサ等、半導体装置基板を用いた他のセンサにも適用することができる。
【符号の説明】
【００８１】
１１…走査線、  １２…映像信号線、  １３…画素、  １４…表示領域、  １５…端子領域、  １６…シール材、  １７…フレキシブル配線基板、  ９０…検出領域、  ９１…走査線、  ９２…信号線、  ９３…電源線、  ９４…センサ素子、  ９５…走査回路、  ９６…信号回路、  ９７…電源回路、  １００…ＴＦＴ基板、  １０１…遮光膜、  １０２…下地膜、  １０３…酸化物半導体、  １０４…ゲート絶縁膜、  １０５…ゲート電極、  １０６…層間絶縁膜、  １０７…無機パッシベーション膜、  １０８…スルーホール、  １０９…スルーホール、  １１０…ドレイン電極、  １１１…ソース電極、  １１２…有機パッシベーション膜、  １１３…コモン電極、  １１４…容量絶縁膜、  １１５…画素電極、  １１６…配向膜、  １３０…スルーホール、  １３１…スルーホール、  １５０…下部電極、  １５１…有機ＥＬ層、  １５２…カソード、  １５３…保護層、  １５４…粘着材、  １５５…偏光板、  １６０…バンク、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ２０４…配向膜、  ３００…液晶層、  ３０１…液晶分子、  ４００…ウィンドウ、  ５００…受光素子、  ６００…フェースプレート、  ６０１…粘着材、  ７００…被測定物、  ８００…レジスト、  １０３１…チャネル領域、  １０３２…ＳＤ領域、  １０３３…突起、  ｔ１…チャネル領域膜厚、  ｔ２…ＳＤ領域膜厚
【図１】
2020107622.tif 000003
【図２】
2020107622.tif 000004
【図３】
2020107622.tif 000005
【図４】
2020107622.tif 000006
【図５】
2020107622.tif 000007
【図６】
2020107622.tif 000008
【図７】
2020107622.tif 000009
【図８】
2020107622.tif 000010
【図９】
2020107622.tif 000011
【図１０Ａ】
2020107622.tif 000012
【図１０Ｂ】
2020107622.tif 000013
【図１１Ａ】
2020107622.tif 000014
【図１１Ｂ】
2020107622.tif 000015
【図１２Ａ】
2020107622.tif 000016
【図１２Ｂ】
2020107622.tif 000017
【図１３Ａ】
2020107622.tif 000018
【図１３Ｂ】
2020107622.tif 000019
【図１４Ａ】
2020107622.tif 000020
【図１４Ｂ】
2020107622.tif 000021
【図１５Ａ】
2020107622.tif 000022
【図１５Ｂ】
2020107622.tif 000023
【図１６Ａ】
2020107622.tif 000024
【図１６Ｂ】
2020107622.tif 000025
【図１６Ｃ】
2020107622.tif 000026
【図１６Ｄ】
2020107622.tif 000027
【図１６Ｅ】
2020107622.tif 000028
【図１６Ｆ】
2020107622.tif 000029
【図１６Ｇ】
2020107622.tif 000030
【図１７Ａ】
2020107622.tif 000031
【図１７Ｂ】
2020107622.tif 000032
【図１７Ｃ】
2020107622.tif 000033
【図１７Ｄ】
2020107622.tif 000034
【図１７Ｅ】
2020107622.tif 000035
【図１７Ｆ】
2020107622.tif 000036
【図１７Ｇ】
2020107622.tif 000037
【図１７Ｈ】
2020107622.tif 000038
【図１８Ａ】
2020107622.tif 000039
【図１８Ｂ】
2020107622.tif 000040
【図１８Ｃ】
2020107622.tif 000041
【図１８Ｄ】
2020107622.tif 000042
【図１８Ｅ】
2020107622.tif 000043
【図１８Ｆ】
2020107622.tif 000044
【図１９】
2020107622.tif 000045
【図２０】
2020107622.tif 000046
【図２１】
2020107622.tif 000047