(57)【要約】【課題】入力信号のスルーレートが遅い場合に、算出された真のトリガ点が特定の値に偏らないようにすることが可能なデジタルオシロスコープ及びその制御方法を提供する。【解決手段】本開示に係るデジタルオシロスコープ１は、アナログ入力信号をデジタルデータに変換するＡＤコンバータ２０と、ユーザに設定されたトリガ閾値を変動させて変動閾値を生成する閾値生成回路１１０と、デジタルデータと変動閾値とを比較して２値信号を出力するデジタルコンパレータ１２０と、２値信号に基づいてトリガ信号を出力するトリガ出力回路１３０と、トリガ信号が出力された前後のタイミングのデジタルデータと、変動閾値とに基づいて、真のトリガ点を算出する時間測定回路１５０と、を備える。【選択図】図１１
2020027025.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力信号をデジタルデータに変換するＡＤコンバータと、
ユーザに設定されたトリガ閾値を変動させて変動閾値を生成する閾値生成回路と、
前記デジタルデータと前記変動閾値とを比較して２値信号を出力するデジタルコンパレータと、
前記２値信号に基づいてトリガ信号を出力するトリガ出力回路と、
前記トリガ信号が出力された前後のタイミングの前記デジタルデータと、前記変動閾値とに基づいて、真のトリガ点を算出する時間測定回路と、を備えるデジタルオシロスコープ。
【請求項２】
請求項１に記載のデジタルオシロスコープにおいて、
前記閾値生成回路は、
乱数を生成する乱数生成回路を含み、
前記乱数を用いて、前記トリガ閾値をランダムに変動させて前記変動閾値としてのランダム閾値を生成する、デジタルオシロスコープ。
【請求項３】
請求項２に記載のデジタルオシロスコープにおいて、
前記閾値生成回路は、
第１加算器をさらに含み、
前記第１加算器は、前記トリガ閾値に基づく値に前記乱数を加算して、前記トリガ閾値をランダムに変動させる、デジタルオシロスコープ。
【請求項４】
請求項３に記載のデジタルオシロスコープにおいて、
前記第１加算器は、前記トリガ閾値に、前記デジタルデータのＬＳＢ（Least Significant Bit）よりも小さい前記乱数を加算して、前記トリガ閾値をランダムに変動させる、デジタルオシロスコープ。
【請求項５】
請求項３に記載のデジタルオシロスコープにおいて、
前記第１加算器は、前記トリガ閾値から前記デジタルデータのＬＳＢよりも小さい値を切り捨てた値に、前記デジタルデータのＬＳＢよりも小さい前記乱数を加算して、前記トリガ閾値をランダムに変動させる、デジタルオシロスコープ。
【請求項６】
請求項３に記載のデジタルオシロスコープにおいて、
前記第１加算器は、前記トリガ閾値から下位数ビットを切り捨て、切り捨てた前記下位数ビットに対応する前記乱数を加算して、前記トリガ閾値をランダムに変動させる、デジタルオシロスコープ。
【請求項７】
請求項３に記載のデジタルオシロスコープにおいて、
前記第１加算器は、前記トリガ閾値の下位数ビットに対応する前記乱数を加算して、前記トリガ閾値をランダムに変動させる、デジタルオシロスコープ。
【請求項８】
請求項３から７のいずれか一項に記載のデジタルオシロスコープにおいて、
第２加算器をさらに備え、
前記第２加算器は、前記時間測定回路が算出した前記真のトリガ点をランダムに変動させる、デジタルオシロスコープ。
【請求項９】
請求項８に記載のデジタルオシロスコープにおいて、
前記第２加算器は、乱数を用いて前記真のトリガ点をランダムに変動させる、デジタルオシロスコープ。
【請求項１０】
請求項１から９のいずれか一項に記載のデジタルオシロスコープにおいて、
前記トリガ出力回路から前記トリガ信号を受け取ると、その時点の前記変動閾値をラッチして保持するラッチ回路を更に備える、デジタルオシロスコープ。
【請求項１１】
請求項１から１０のいずれか一項に記載のデジタルオシロスコープにおいて、
前記デジタルデータに基づく波形を表示する表示器をさらに備える、デジタルオシロスコープ。
【請求項１２】
請求項１から１１のいずれか一項に記載のデジタルオシロスコープにおいて、
前記デジタルオシロスコープは、ランダムサンプリング方式で等価サンプルを行う、デジタルオシロスコープ。
【請求項１３】
請求項１から１１のいずれか一項に記載のデジタルオシロスコープにおいて、
前記デジタルオシロスコープは、時間軸の表示分解能がサンプリング分解能よりも細かくなるように拡大表示する、デジタルオシロスコープ。
【請求項１４】
アナログ入力信号をデジタルデータに変換するステップと、
ユーザに設定されたトリガ閾値を変動させて変動閾値を生成するステップと、
前記デジタルデータと前記変動閾値とを比較して２値信号を出力するステップと、
前記２値信号に基づいてトリガ信号を出力するステップと、
前記トリガ信号が出力された前後のタイミングの前記デジタルデータと、前記変動閾値とに基づいて、真のトリガ点を算出するステップと、を含むデジタルオシロスコープの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、デジタルオシロスコープ及びその制御方法に関する。
【背景技術】
【０００２】
従来、デジタルトリガ方式のデジタルオシロスコープが知られている。
【０００３】
デジタルトリガ方式は、入力信号を所定のサンプリングクロックでＡ／Ｄ変換したデジタルデータを２値化し、２値化したデータの変化に基づいてトリガを発生させる。そのため、トリガ判定の時間分解能はサンプリングクロックの周期となる。
【０００４】
しかしながら、入力信号はサンプリングクロックとは非同期であるため、真のトリガ点は、サンプル点の間の時間となり得る。ここで、「真のトリガ点」とは、入力信号がトリガ閾値を超える時間である。
【０００５】
入力信号の波形をデジタルオシロスコープの表示器に描画する際、トリガが発生した時間であるトリガ発生点と真のトリガ点との時間差を算出し、時間差の分だけずらして表示することにより、正確な位置に波形を描画することができる。
【０００６】
例えば、特許文献１には、サンプル点の間に補間によってさらなるサンプル点を生成して、真のトリガ点を算出する方法が開示されている。
【０００７】
また、特許文献２には、トリガ発生点付近のデータを等式に当てはめ、その等式を解くことで真のトリガ点を算出する方法が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第５６０７３０１号公報
【特許文献２】特許第４７２３０３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１及び特許文献２に記載されている真のトリガ点を算出する方法は、入力信号のスルーレートが遅い場合に、算出された真のトリガ点が特定の値に偏るという課題があった。
【００１０】
そこで、本開示は、入力信号のスルーレートが遅い場合に、算出された真のトリガ点が特定の値に偏らないようにすることが可能なデジタルオシロスコープ及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
幾つかの実施形態に係るデジタルオシロスコープは、アナログ入力信号をデジタルデータに変換するＡＤコンバータと、ユーザに設定されたトリガ閾値を変動させて変動閾値を生成する閾値生成回路と、前記デジタルデータと前記変動閾値とを比較して２値信号を出力するデジタルコンパレータと、前記２値信号に基づいてトリガ信号を出力するトリガ出力回路と、前記トリガ信号が出力された前後のタイミングの前記デジタルデータと、前記変動閾値とに基づいて、真のトリガ点を算出する時間測定回路と、を備える。このようなデジタルオシロスコープによれば、入力信号のスルーレートが遅い場合に、算出された真のトリガ点が特定の値に偏らないようにすることが可能である。より具体的には、閾値生成回路は、ユーザに設定されたトリガ閾値を変動させて変動閾値を生成し、時間測定回路は、トリガ信号が出力された前後のタイミングのデジタルデータと、変動閾値とに基づいて、真のトリガ点を算出する。従って、トリガ閾値付近において入力信号のスルーレートが遅く、トリガ信号が出力された前後のタイミングのデジタルデータが同じ値の場合であっても、算出された真のトリガ点が特定の値に偏ることがない。
【００１２】
一実施形態に係るデジタルオシロスコープおいて、前記閾値生成回路は、乱数を生成する乱数生成回路を含み、前記乱数を用いて、前記トリガ閾値をランダムに変動させて前記変動閾値としてのランダム閾値を生成してもよい。このように、乱数を用いることにより、閾値生成回路は、トリガ閾値をランダムに変動させることができる。
【００１３】
一実施形態に係るデジタルオシロスコープおいて、前記閾値生成回路は、第１加算器をさらに含み、前記第１加算器は、前記トリガ閾値に基づく値に前記乱数を加算して、前記トリガ閾値をランダムに変動させてもよい。このように、第１加算器がトリガ閾値に基づく値に乱数を加算することにより、閾値生成回路は、トリガ閾値を容易にランダムに変動させることができる。
【００１４】
一実施形態に係るデジタルオシロスコープおいて、前記第１加算器は、前記トリガ閾値に、前記デジタルデータのＬＳＢ（Least Significant Bit）よりも小さい前記乱数を加算して、前記トリガ閾値をランダムに変動させてもよい。このように、デジタルデータのＬＳＢよりも小さい乱数を加算することにより、デジタルコンパレータが出力する２値信号が乱数の影響を受けないようにすることができる。
【００１５】
一実施形態に係るデジタルオシロスコープおいて、前記第１加算器は、前記トリガ閾値から前記デジタルデータのＬＳＢよりも小さい値を切り捨てた値に、前記デジタルデータのＬＳＢよりも小さい前記乱数を加算して、前記トリガ閾値をランダムに変動させてもよい。このように、デジタルデータのＬＳＢよりも小さい値を切り捨てた値に、デジタルデータのＬＳＢよりも小さい乱数を加算することにより、デジタルコンパレータが出力する２値信号が乱数の影響を受けないようにすることができる。
【００１６】
一実施形態に係るデジタルオシロスコープおいて、前記第１加算器は、前記トリガ閾値から下位数ビットを切り捨て、切り捨てた前記下位数ビットに対応する前記乱数を加算して、前記トリガ閾値をランダムに変動させてもよい。これにより、閾値生成回路は、トリガ閾値を容易にランダムに変動させることができる。
【００１７】
一実施形態に係るデジタルオシロスコープおいて、前記第１加算器は、前記トリガ閾値の下位数ビットに対応する前記乱数を加算して、前記トリガ閾値をランダムに変動させてもよい。これにより、閾値生成回路は、トリガ閾値を容易にランダムに変動させることができる。
【００１８】
一実施形態に係るデジタルオシロスコープおいて、第２加算器をさらに備え、前記第２加算器は、前記時間測定回路が算出した前記真のトリガ点をランダムに変動させてもよい。このように、真のトリガ点をランダムに変動させることにより、細かい時間分解能でトリガ点を変動させることができる。
【００１９】
一実施形態に係るデジタルオシロスコープおいて、前記第２加算器は、乱数を用いて前記真のトリガ点をランダムに変動させてもよい。これにより、真のトリガ点を容易にランダムに変動させることができる。
【００２０】
一実施形態に係るデジタルオシロスコープおいて、前記トリガ出力回路から前記トリガ信号を受け取ると、その時点の前記変動閾値をラッチして保持するラッチ回路を更に備えてもよい。これにより、トリガ発生直後に、次のデータ取り込みの際の変動閾値を生成するための準備をすることができる。
【００２１】
一実施形態に係るデジタルオシロスコープおいて、前記デジタルデータに基づく波形を表示する表示器をさらに備えてもよい。これにより、ユーザが見やすい表示波形を表示器に表示することができる。
【００２２】
一実施形態に係るデジタルオシロスコープおいて、前記デジタルオシロスコープは、ランダムサンプリング方式で等価サンプルを行うデジタルオシロスコープであってよい。
【００２３】
一実施形態に係るデジタルオシロスコープおいて、前記デジタルオシロスコープは、時間軸の表示分解能がサンプリング分解能よりも細かくなるように拡大表示するデジタルオシロスコープであってよい。
【００２４】
幾つかの実施形態に係るデジタルオシロスコープの制御方法は、アナログ入力信号をデジタルデータに変換するステップと、ユーザに設定されたトリガ閾値を変動させて変動閾値を生成するステップと、前記デジタルデータと前記変動閾値とを比較して２値信号を出力するステップと、前記２値信号に基づいてトリガ信号を出力するステップと、前記トリガ信号が出力された前後のタイミングの前記デジタルデータと、前記変動閾値とに基づいて、真のトリガ点を算出するステップと、を含む。このようなデジタルオシロスコープの制御方法によれば、入力信号のスルーレートが遅い場合に、算出された真のトリガ点が特定の値に偏らないようにすることが可能である。より具体的には、ユーザに設定されたトリガ閾値をランダムに変動させてランダム閾値を生成するステップと、トリガ信号が出力された前後のタイミングのデジタルデータと、ランダム閾値とに基づいて、真のトリガ点を算出するステップとを含むことにより、トリガ閾値付近において入力信号のスルーレートが遅く、トリガ信号が出力された前後のタイミングのデジタルデータが同じ値の場合であっても、算出された真のトリガ点が特定の値に偏ることがないようにすることができる。
【発明の効果】
【００２５】
本開示によれば、入力信号のスルーレートが遅い場合に、算出された真のトリガ点が特定の値に偏らないようにすることが可能なデジタルオシロスコープ及びその制御方法を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】比較例に係るデジタルトリガ回路の概略構成を示すブロック図である。
【図２】比較例に係る時間測定回路が真のトリガ点を算出する様子の一例を示す図である。
【図３】比較例において、サンプルデータがメモリに格納されている様子を示す図である。
【図４】比較例において、真のトリガ点を基準としてサンプルデータが表示されている様子を示す図である。
【図５】比較例において、サンプルデータが等価サンプル用のメモリに格納されている様子を示す図である。
【図６】比較例において、入力信号のスルーレートが極めて遅い場合の波形の一例を示す図である。
【図７】比較例において、サンプルデータがメモリに格納されている様子を示す図である。
【図８】比較例において、入力信号のスルーレートが極めて遅い場合に真のトリガ点を基準としてサンプルデータが表示されている様子を示す図である。
【図９】比較例において、入力信号のスルーレートが極めて遅い場合にサンプルデータが等価サンプル用のメモリに格納されている様子を示す図である。
【図１０】比較例において、入力信号のスルーレートが極めて遅い場合に真のトリガ点を基準としてサンプルデータが表示されている様子を示す図である。
【図１１】一実施形態に係るデジタルオシロスコープの概略構成を示す図である。
【図１２】一実施形態に係るデジタルトリガ回路の概略構成を示す図である。
【図１３】トリガ閾値に乱数を加算してランダム閾値を生成する様子を示す図である。
【図１４】入力信号のスルーレートが極めて遅い場合の波形の一例を示す図である。
【図１５】サンプルデータが１次メモリに格納されている様子を示す図である。
【図１６】真のトリガ点を基準としてサンプルデータが表示されている様子を示す図である。
【図１７】サンプルデータが等価サンプル用のメモリに格納されている様子を示す図である。
【図１８】真のトリガ点を基準としてサンプルデータが表示されている様子を示す図である。
【図１９】入力信号のスルーレートが比較的高い場合の波形の一例を示す図である。
【図２０】一実施形態に係るデジタルオシロスコープの動作の一例を示すフローチャートである。
【図２１】トリガ閾値に乱数を加算してランダム閾値を生成する他の方法を示す図である。
【図２２】トリガ閾値に乱数を加算してランダム閾値を生成する他の方法を示す図である。
【図２３】トリガ閾値に乱数を加算してランダム閾値を生成する他の方法を示す図である。
【図２４】トリガ閾値に乱数を加算してランダム閾値を生成する他の方法を示す図である。
【図２５】第１変形例に係るデジタルトリガ回路の概略構成を示す図である。
【図２６】第１変形例に係るデジタルトリガ回路の動作の一例を示すフローチャートである。
【図２７】第２変形例に係るデジタルトリガ回路の概略構成を示す図である。
【図２８】第３変形例に係るデジタルトリガ回路の概略構成を示す図である。
【発明を実施するための形態】
【００２７】
（比較例）
最初に、比較例に係るデジタルトリガ回路について説明し、その問題点について述べる。
【００２８】
図１は、比較例に係るデジタルトリガ回路６００の概略構成を示す図である。デジタルトリガ回路６００は、デジタルコンパレータ６１０と、トリガ出力回路６２０と、トリガメモリ６３０と、時間測定回路６４０とを備える。
【００２９】
デジタルトリガ回路６００は、ＡＤコンバータ（ＡＤＣ）２０から、サンプルデータを取得する。ここで、サンプルデータとは、ＡＤコンバータ２０が、アナログ入力信号を所定のサンプリングクロックでデジタルデータに変換したものを意味する。
【００３０】
ＡＤコンバータ２０は、サンプルデータをデータ取込処理回路にも出力している。データ取込処理回路は、サンプルデータをメモリに取り込む回路である。データ取込処理回路の後段の回路は、メモリに取り込まれたデータを元に、描画などの二次処理を行う。
【００３１】
デジタルトリガ回路６００は、トリガ発生点をデータ取込処理回路などへ出力する。データ取込処理回路は、トリガ発生点に基づいて、所定の時間範囲のサンプルデータがメモリに格納されるように取り込む。また、データ取込処理回路は、トリガ発生点に基づいて、メモリに格納したサンプルデータの制御を行う。
【００３２】
デジタルトリガ回路６００は、真のトリガ点を算出すると、データ処理回路に真のトリガ点を出力する。データ処理回路は、トリガ発生点と真のトリガ点との時間差の分だけ表示用データをずらす。
【００３３】
デジタルコンパレータ６１０は、ＡＤコンバータ２０から受け取るサンプルデータと、トリガ閾値とを比較し、比較結果に応じて２値化して２値信号を出力する。トリガ閾値はユーザの操作によって設定される値である。
【００３４】
デジタルコンパレータ６１０は、例えば、サンプルデータがトリガ閾値より大きい場合に「１」を出力し、サンプルデータがトリガ閾値以下である場合に「０」を出力する。
【００３５】
トリガ出力回路６２０は、デジタルコンパレータ６１０から受け取る２値信号に基づいて、トリガ信号を出力する。トリガ出力回路６２０は、例えば、デジタルコンパレータ６１０から受け取る信号が「０」から「１」に変わる立ち上がりエッジで、トリガ信号を出力する。トリガ出力回路６２０は、トリガメモリ６３０と、時間測定回路６４０と、データ取込処理回路などとに、トリガ信号を出力する。トリガ信号が出力される時間が、トリガ発生点に対応する。
【００３６】
トリガメモリ６３０は、ＡＤコンバータ２０から受け取るサンプルデータを、所定のデータ数だけ記憶している。トリガメモリ６３０は、例えば、リングバッファ状のメモリである。トリガメモリ６３０は、トリガ出力回路６２０からトリガ信号を受信すると、トリガ発生点の前後数点のサンプルデータを時間測定回路６４０に出力する。
【００３７】
時間測定回路６４０は、トリガメモリ６３０から受けとったトリガ発生点の前後数点のサンプルデータと、トリガ閾値とに基づいて、真のトリガ点を算出する。時間測定回路６４０は、算出した真のトリガ点を、データ処理回路へ出力する。
【００３８】
図２を参照して、時間測定回路６４０が真のトリガ点を算出する様子の一例を説明する。図２に示す例においては、トリガメモリ６３０は、トリガ発生点前後の４つのサンプルデータを時間測定回路６４０に出力している。図２に示す例においては、４つのサンプルデータは、サンプルＮ−２、サンプルＮ−１、サンプルＮ及びサンプルＮ＋１である。サンプルＮは、トリガ発生点におけるサンプルデータである。サンプルＮ−２及びサンプルＮ−１は、トリガ発生点の前におけるサンプルデータである。サンプルＮ＋１は、トリガ発生点の後におけるサンプルデータである。
【００３９】
図２に示す例においては、時間測定回路６４０は、４つのサンプルデータを通る３次式Ｆと、トリガ閾値との交点を算出することにより、真のトリガ点を算出している。図２において、Ｔｓはサンプリングクロックの間隔を示し、Ｔｔはトリガ発生点から真のトリガ点までの時間を示す。
【００４０】
真のトリガ点は、サンプルＮ−１とサンプルＮとの間にあるため、Ｔｔは、０＜ＴｔＴｓの範囲の値となる。サンプリングクロックと入力信号とが非同期の場合、Ｔｔは、０＜ＴｔＴｓの範囲で、任意の値をとる。
【００４１】
図３に、ＡＤコンバータ２０からデータ取込処理回路に出力されたサンプルデータが、データ取り込み用のメモリに格納されている様子の一例を示す。図３は、Ｍ回目〜Ｍ＋３回目のデータ取り込み時に格納されたサンプルデータの様子を示す。
【００４２】
図３に示す例において、トリガ発生直後のサンプルデータをサンプルＮとする。また、Ｍ回目〜Ｍ＋３回目のＴｔを、それぞれ、Ｔｓ、０．５×Ｔｓ、０．７５×Ｔｓ、０．２５×Ｔｓとする。
【００４３】
図４に、図３のデータを真のトリガ点を基準として、表示器に表示させた例を示す。すなわち、図４に示す例では、図３のデータを、トリガ発生点から真のトリガ点までの時間を示すＴｔに基づいてずらしている。図４において、丸、四角、三角及び星の記号は、それぞれ、図３に示すＭ回目、Ｍ＋１回目、Ｍ＋２回目及びＭ＋３回目の取り込みデータに対応する。
【００４４】
表示器が、一波形ずつ表示するモードの場合は、それぞれの回の取り込みデータのみが表示される。すなわち、丸、四角、三角及び星のいずれか一つのデータのみが表示される。表示器が、重ね書きモードの場合は、全ての取り込みデータが表示される。図４は、重ね書きモードで表示されている例を示したものである。
【００４５】
ランダムサンプリング方式で等価サンプルした場合は、図５に示すように、取り込まれたサンプルデータは、等価サンプル用のメモリのＴｔの時間に対応したスロットに格納される。
【００４６】
ここで、ランダムサンプリング方式とは、サンプリングクロックと入力信号が非同期であるため、トリガ発生点から真のトリガ点までの時間が変動し、サンプルデータが波形ごとに異なるスロットに格納される方式である。等価サンプルとは、サンプリング周期よりも短い周期で設けられたスロットにサンプルデータが格納されることにより、等価的に高いサンプリング周波数でデータを取得しているように見せることを意味する。例えば、サンプルデータを格納するスロットの時間間隔をサンプリング周期の４分の１とすると、等価的にサンプリング周波数が４倍になったように見える。
【００４７】
図５は、スロットの時間間隔がサンプリング周期の４分の１の場合を示したものである。図５において、丸、四角、三角及び星の記号は、それぞれ、図３に示すＭ回目、Ｍ＋１回目、Ｍ＋２回目及びＭ＋３回目の取り込みデータに対応する。
【００４８】
図５に示すメモリに格納されている値を表示器に表示させると、図４に示すように表示される。
【００４９】
続いて、図６〜図１０を参照して、比較例に係るデジタルトリガ回路６００の問題点について説明する。
【００５０】
図６に、トリガ閾値付近において、入力信号のスルーレートが極めて遅い場合の波形の一例を示す。図６に示す例では、トリガ閾値付近において、入力信号は、１サンプル毎に１ＬＳＢ（Least Significant Bit）ずつしか変化していない。この場合、トリガ発生点付近のサンプルデータ、すなわち、サンプルＮ−２〜サンプルＮ＋１の値は、トリガがかかる度に同じデータとなる。その結果、Ｔｔも毎回Ｔｔ＝Ｔｓとなり、Ｔｔが固定値となってしまう。
【００５１】
この場合、データ取り込み用のメモリに格納されているデータは、図７に示すようになる。すなわち、Ｍ回目〜Ｍ＋３回目のデータ取り込み時のＴｔが、全てＴｓとなる。
【００５２】
図８に、図７のデータを真のトリガ点を基準として、表示器に表示させた例を示す。図８は、Ｍ回目〜Ｍ＋３回目のデータを重ね書きモードで表示したものであるが、どの回の取り込みデータもＴｔ＝Ｔｓであるため、全ての回のデータが同じ点に重なって表示されている。
【００５３】
図９に、図７に示したようなデータを等価サンプルして、サンプリング周期の４分の１の周期で格納した場合の様子を示す。この場合、Ｔｔ＝Ｔｓのスロットにのみ順次上書きされていくため、最後の取り込みデータのみが残ることになる。具体的には、図９に示す例では、Ｍ＋３回目の取り込みデータのみが、Ｔｔ＝Ｔｓのスロットに残る。
【００５４】
図１０に、図９のデータを真のトリガ点を基準として、表示器に表示させた例を示す。この場合、最後の取り込みデータのみが表示される。図９に示す例においては、Ｍ＋３回目の取り込みデータが最後の取り込みデータであるため、図１０には、星の記号で示すデータのみが表示されている。
【００５５】
図６〜図１０を参照して説明した例は極端な例であるが、トリガ閾値付近において入力信号のスルーレートが遅い場合、トリガ発生点付近の４つのサンプルデータの組み合わせが数種類しかないようになることは起こり得る。この場合、Ｔｔの値は数種類に限られてしまう。これは、４つのサンプルデータを通る３次式を用いる方法ではなく、サンプル間を補間して真のトリガ点を算出する方法を採用しても同様である。
【００５６】
トリガ閾値付近において入力信号のスルーレートが遅い状況においては、サンプル点のみをドットで表示させる方法で表示させると、重ね書きモード（残光モード）を使用しても、限られた位置でしかサンプル点が表示されない。また、ランダムサンプリング方式で等価サンプルした場合、限られたスロットにしかデータを格納できないため、スロットが埋まらなくなってしまう。
【００５７】
従って、トリガ閾値付近において入力信号のスルーレートが遅い状況になると、真のトリガ点が特定の値に偏るため、デジタルオシロスコープに表示される波形は見づらくなる。また、真のトリガ点が特定の値に偏り、等価サンプルにおいてスロットが埋まらない場合、時間軸系の自動測定（例えば、周波数又は周期の自動測定など）ができなくなる場合がある。時間軸系の自動測定の計算は、取り込んだデータを読み出してＣＰＵが行う。時間軸系の自動測定の計算は、図示しない二次データ処理回路が行ってもよい。
【００５８】
基本的には、サンプリングクロックと非同期の入力信号でトリガを発生させる場合、上述したＴｔの値は、０〜Ｔｓの間の任意の値を取るべきである。しかしながら、比較例に示したような構成では、トリガ閾値付近において入力信号のスルーレートが遅い場合、Ｔｔは、０〜Ｔｓの間で数種類の決まった値しか取ることができなくなるという問題があった。
【００５９】
（本開示のデジタルオシロスコープ）
本開示は、上述の問題に鑑み、入力信号のスルーレートが遅い場合に、算出された真のトリガ点が特定の値に偏らないようにすることが可能なデジタルオシロスコープ及びその制御方法を提供することを目的とする。以下では、添付図面を参照しながら本開示の一実施形態について主に説明する。
【００６０】
図１１は、一実施形態に係るデジタルオシロスコープ１の概略構成を示す図である。デジタルオシロスコープ１は、入力回路１０と、ＡＤコンバータ（ＡＤＣ）２０と、データ取込処理回路３０と、１次メモリ４０と、２次データ処理回路５０と、２次メモリ６０と、表示用データ処理回路７０と、表示用メモリ８０と、表示器９０と、デジタルトリガ回路１００とを備える。
【００６１】
デジタルオシロスコープ１は、少なくとも、ランダムサンプリング方式で等価サンプルを行うか、又は、時間軸の表示分解能がサンプリング分解能よりも細かくなるように拡大表示するデジタルオシロスコープである。
【００６２】
入力回路１０は、減衰回路及びプリアンプなどを含む。入力回路１０は、アナログ入力信号の振幅がＡＤコンバータ２０の入力仕様に対し適切な範囲になるように調整して、振幅調整後のアナログ入力信号をＡＤコンバータ２０に出力する。
【００６３】
ＡＤコンバータ２０は、入力回路１０から受け取ったアナログ入力信号をデジタルデータに変換して、データ取込処理回路３０及びデジタルトリガ回路１００に出力する。以後、ＡＤコンバータ２０によって変換されたデジタルデータを、適宜「サンプルデータ」とも称する。
【００６４】
データ取込処理回路３０は、ＡＤコンバータ２０から受け取ったサンプルデータを、所定のサンプルレートで１次メモリ４０に書き込む。所定のサンプルレートは、ユーザが設定した時間軸設定に適合するサンプルレートである。
【００６５】
データ取込処理回路３０は、サンプルデータの取り込みを開始した後、プリトリガ分のサンプルデータの１次メモリ４０への書き込みを終了すると、デジタルトリガ回路１００のトリガ出力回路１３０にトリガイネーブル信号を出力する。トリガイネーブル信号を受け取ると、トリガ出力回路１３０は、トリガ信号を出力することができるようになる。
【００６６】
データ取込処理回路３０は、デジタルトリガ回路１００からトリガ信号を受け取ると、ポストトリガ分のサンプルデータを１次メモリ４０に書き込み、その回のデータ取り込み処理を終了する。
【００６７】
１次メモリ４０は、バッファメモリとして機能するメモリである。
【００６８】
２次データ処理回路５０は、データ取込処理回路３０を介して、１次メモリ４０に書き込まれたサンプルデータを読み出す。２次データ処理回路５０は、１次メモリ４０から読み出したサンプルデータを２次メモリ６０に書き込む。また、２次データ処理回路５０は、２次メモリ６０から読み出したサンプルデータに対して、平均処理、及び複数波形間での加算・減算・乗算などの演算処理を行う。
【００６９】
２次データ処理回路５０は、時間測定回路１５０から受け取った真のトリガ点に基づいて、サンプルデータを、例えば等価サンプルとして格納するように並べ替える。
【００７０】
２次メモリ６０は、バッファメモリとして機能するメモリである。２次メモリ６０は、等価サンプルでサンプルデータを格納してよい。
【００７１】
なお、デジタルオシロスコープ１は、２次データ処理回路５０及び２次メモリ６０を備えていなくてもよい。その場合、データ取込処理回路３０又は表示用データ処理回路７０が、２次データ処理回路５０の機能を有してよい。また、１次メモリ４０又は表示用メモリ８０が２次メモリ６０の機能を有してよい。また、２次データ処理回路５０が行う処理は、ＣＰＵで行ってもよい。
【００７２】
表示用データ処理回路７０は、２次データ処理回路５０を介して、２次メモリ６０に書き込まれたサンプルデータを読み出す。表示用データ処理回路７０は、表示補間などの処理を行って表示データを作成し、表示用メモリ８０に書き込む。表示用データ処理回路７０は、表示用メモリ８０に書き込まれている表示データを表示器９０に出力する。
【００７３】
表示用メモリ８０は、バッファメモリとして機能するメモリである。
【００７４】
表示器９０は、表示用データ処理回路７０から受け取った表示データに基づいて、波形を表示する。表示器９０は、例えば、液晶ディスプレイ又は有機ＥＬディスプレイなどの表示デバイスを含んでよい。
【００７５】
デジタルトリガ回路１００は、閾値生成回路１１０と、デジタルコンパレータ１２０と、トリガ出力回路１３０と、トリガメモリ１４０と、時間測定回路１５０とを備える。デジタルトリガ回路１００については、デジタルトリガ回路１００を主に示した図１２も参照して説明する。
【００７６】
閾値生成回路１１０は、トリガ閾値をランダムに変動させて、ランダム閾値を生成する。ここで、トリガ閾値は、ユーザの操作によって設定される値である。トリガ閾値は、例えば、図示していないファームウェアを介して、ユーザに設定されてよい。閾値生成回路１１０は、生成したランダム閾値を、デジタルコンパレータ１２０及び時間測定回路１５０に出力する。なお、本実施形態においては、閾値生成回路１１０が、トリガ閾値をランダムに変動させて、ランダム閾値を生成するものとして説明するが、これに限定されない。閾値生成回路１１０は、トリガ閾値を変動させて、変動閾値を生成すればよい。ここで、変動閾値とは、トリガ閾値を変動させて生成した閾値を意味する。例えば、閾値生成回路１１０は、トリガ閾値に固定値を順に加算して変動閾値を生成してもよい。
【００７７】
閾値生成回路１１０は、図１２に示すように、加算器（特許請求の範囲における第１加算器）１１１と、乱数生成回路１１２とを含む。
【００７８】
加算器１１１は、トリガ閾値に基づく値に、乱数生成回路１１２によって生成された乱数を加算して、トリガ閾値をランダムに変動させ、ランダム閾値を生成する。
【００７９】
乱数生成回路１１２は、乱数を生成する。乱数生成回路１１２は、波形の取り込み開始又は取り込み終了ごとに乱数を更新する。すなわち、１回の波形の取り込み中は、乱数生成回路１１２が生成する乱数の値は変わらない。
【００８０】
デジタルコンパレータ１２０は、ＡＤコンバータ２０から受け取るサンプルデータと、閾値生成回路１１０によって生成されたランダム閾値とを比較し、比較結果に応じた２値信号をトリガ出力回路１３０に出力する。
【００８１】
なお、デジタルコンパレータ１２０は、図１１に示す例では、ＡＤコンバータ２０がデータ取込処理回路３０に出力するサンプルデータそのものをＡＤコンバータ２０から受け取っているがこれに限定されない。例えば、デジタルコンパレータ１２０は、ＡＤコンバータ２０が出力するサンプルデータをデジタルフィルタによって処理した後に受け取ってもよい。
【００８２】
トリガ出力回路１３０は、デジタルコンパレータ１２０から受け取る２値信号に基づいて、トリガ信号を出力する。トリガ出力回路１３０は、例えば、デジタルコンパレータ１２０から受け取る信号が「０」から「１」に変わる立ち上がりエッジで、トリガ信号を出力する。トリガ出力回路１３０は、トリガメモリ１４０と、時間測定回路１５０と、データ取込処理回路３０とに、トリガ信号を出力する。トリガ信号が出力される時間が、トリガ発生点に対応する。
【００８３】
トリガメモリ１４０は、ＡＤコンバータ２０から受け取るサンプルデータを格納する。トリガメモリ１４０は、例えば、リングバッファ状のメモリであってよい。トリガメモリ１４０は、少なくともトリガ出力回路１３０がトリガ信号を出力するまでのレイテンシに相当する分だけは、サンプルデータを保持する。
【００８４】
トリガメモリ１４０へのサンプルデータの格納は、トリガ出力回路１３０からトリガ信号を受け取った後、真のトリガ点の算出に必要な分のサンプルデータが格納されると停止される。トリガメモリ１４０は、サンプルデータの格納を停止する際に、真のトリガ点の算出に必要なデータとして以前に取り込んだサンプルデータを上書きする必要がない程度の容量を有する。
【００８５】
トリガメモリ１４０は、トリガ出力回路１３０からトリガ信号を受け取ると、トリガ発生点の前後のサンプルデータを、時間測定回路１５０に出力する。
【００８６】
トリガメモリ１４０は、例えば、時間測定回路１５０が、トリガ発生点の前後２点ずつの合計４点のサンプルデータを通る３次式を使って真のトリガ点を算出する場合、この４点のサンプルデータを時間測定回路１５０に出力する。
【００８７】
時間測定回路１５０は、トリガメモリ１４０から受け取ったトリガ発生点の前後のサンプルデータと、閾値生成回路１１０から受け取ったランダム閾値とに基づいて、真のトリガ点を算出する。時間測定回路１５０は、真のトリガ点の情報を２次データ処理回路５０に出力する。
【００８８】
時間測定回路１５０は、トリガ出力回路１３０からトリガ信号を受け取ると、トリガメモリ１４０からトリガ発生点の前後のサンプルデータが出力されるのを待つ。以下、時間測定回路１５０は、トリガメモリ１４０からトリガ発生点の前後の４点のサンプルデータを受け取るものとして説明する。
【００８９】
時間測定回路１５０は、トリガメモリ１４０からトリガ発生点の前後の４点のサンプルデータを受け取ると、４つのサンプルデータを通る３次式と、閾値生成回路１１０から受け取ったランダム閾値との交点の時間を算出する。この交点の時間が、時間測定回路１５０が算出する真のトリガ点に相当する。これにより、時間測定回路１５０は、サンプリング周期より細かい時間精度で、真のトリガ点の時間を算出することができる。
【００９０】
あるいは、時間測定回路１５０は、補間によってサンプルデータの間にさらなるサンプル点を生成し、ランダム閾値と比較することで、真のトリガ点を算出してもよい。
【００９１】
図１３に、閾値生成回路１１０がトリガ閾値に乱数を加算して、ランダム閾値を生成する様子の一例を示す。図１３に示す例では、サンプルデータは８ビットであり、トリガ閾値もサンプルデータと同じ重みを持つ８ビットである。
【００９２】
図１３に示す例では、乱数生成回路１１２は２ビットの乱数を生成する。加算器１１１は、トリガ閾値の小数部分に乱数生成回路１１２が生成した２ビットの乱数を加算して、ランダム閾値を生成する。図１３に示す例では、乱数を２ビットとして説明したが、乱数のビット数はこれに限定されない。乱数は、任意のビット数であってよい。
【００９３】
デジタルコンパレータ１２０が、サンプルデータ＞ランダム閾値で１を出力し、サンプルデータランダム閾値で０を出力するという動作をする場合、ランダム閾値の小数部分は、デジタルコンパレータ１２０の比較結果には影響を与えない。ランダム閾値の小数部分は、時間測定回路１５０による真のトリガ点の算出にのみ影響を与える。
【００９４】
図１４に、ランダム閾値付近において、入力信号のスルーレートが極めて遅い場合の波形の一例を示す。図１４に示す例では、ランダム閾値付近において、入力信号は、１サンプル毎に１ＬＳＢずつしか変化しない。
【００９５】
図１４に示すように、ランダム閾値は、１ＬＳＢの間に４レベル存在する可能性がある。従って、トリガ発生点の前後の４つのサンプルデータが全く同じデータの組み合わせであっても、Ｔｔの計算値は、Ｔｓ、０．７５×Ｔｓ、０．５×Ｔｓ、０．２５×Ｔｓの値を取り得る。すなわち、時間測定回路１５０は、真のトリガ点として、４つの異なる値を算出し得る。
【００９６】
図１５に、ＡＤコンバータ２０からデータ取込処理回路３０に出力されたサンプルデータが、１次メモリ４０に格納されている様子の一例を示す。図１５は、Ｍ回目〜Ｍ＋３回目のデータ取り込み時に、格納されたサンプルデータの様子を示す。
【００９７】
図１５に示す例においては、時間測定回路１５０がランダム閾値を用いて真のトリガ点を算出した結果、Ｍ回目〜Ｍ＋３回目のＴｔが、それぞれ、Ｔｓ、０．５×Ｔｓ、０．７５×Ｔｓ、０．２５×Ｔｓとなった様子を示している。
【００９８】
図１６に、図１５のデータを真のトリガ点を基準として、表示器９０に表示させた例を示す。すなわち、図１６に示す例では、図１５のデータを、トリガ発生点から真のトリガ点までの時間を示すＴｔに基づいてずらしている。図１６において、丸、四角、三角及び星の記号は、それぞれ、図１５に示すＭ回目、Ｍ＋１回目、Ｍ＋２回目及びＭ＋３回目の取り込みデータに対応する。
【００９９】
表示器９０が、一波形ずつ表示するモードの場合は、それぞれの回の取り込みデータのみが表示される。すなわち、丸、四角、三角及び星のいずれか一つのデータのみが表示される。表示器９０が、重ね書きモードの場合は、全ての取り込みデータが表示される。図１６は、重ね書きモードで表示された例を示したものである。
【０１００】
このように、時間測定回路１５０がランダム閾値を用いて、真のトリガ点を算出することにより、最大でＴｓ分のジッタは観測されるが、Ｔｔが、０〜Ｔｓの間で決まった値しか取らなくなることはない。
【０１０１】
図１７に、図１５のように取り込んだデータを、等価サンプル用のメモリのＴｔの時間に対応したスロットに格納した様子を示す。ここで、等価サンプル用のメモリは、例えば、２次メモリ６０であってよい。図１７は、スロットの時間間隔がサンプリング周期の４分の１の場合を示したものである。図１７において、丸、四角、三角及び星の記号は、それぞれ、図１５に示すＭ回目、Ｍ＋１回目、Ｍ＋２回目及びＭ＋３回目の取り込みデータに対応する。
【０１０２】
図１７に示すように格納されている値を表示器９０に表示させると、図１８に示すように表示される。図１８において、波形は若干滑らかに見えない状態となるが、特定のスロットのデータしか表示されないようなことにはならない。
【０１０３】
実際には、入力信号のスルーレートが極めて遅い場合であっても、ノイズなどの要因により、トリガ発生点付近の４つのサンプルデータの組み合わせのデータが、全く同じ組み合わせとなることは少ない。従って、入力信号のスルーレートが極めて遅い場合であっても、トリガ発生点付近の４つのサンプルデータの組み合わせは、たいてい数種類は存在する。従って、その数種類のサンプルデータの組み合わせに対し、ランダム閾値が４種類の値をとることで、Ｔｔの取り得る値も増え、Ｔｔは、０〜Ｔｓの間の広い範囲の値を取り得る。
【０１０４】
上述のように、時間測定回路１５０がランダム閾値を用いて真のトリガ点を算出すると、同じサンプルデータの組み合わせに対して、Ｔｔが複数の値を取り得る。従って、表示器９０において、真のトリガ点を基準に波形を描画すると、ずれた時間位置に波形が描画されるため、結果としてトリガジッタを発生し得る。しかしながら、入力信号のスルーレートが極めて遅い場合、トリガジッタはほとんど問題とならない。
【０１０５】
図１９に、ランダム閾値付近において、入力信号のスルーレートが比較的高い場合の波形の一例を示す。図１９に示す例においても、図１４に示した例と同様に、ランダム閾値は４つの値をとっている。しかしながら、図１９に示すような、入力信号のスルーレートが比較的高い場合は、ランダム閾値が４つの値をとっていても、Ｔｔはほとんど変わらない。すなわち、時間測定回路１５０が算出する真のトリガ点の値は、ランダム閾値が異なる値をとってもほとんど影響を受けない。従って、図１９に示すような、入力信号のスルーレートが比較的高い場合は、真のトリガ点基準で波形を描画したときに、トリガジッタとして現れる時間軸方向のずれは極めて小さい。
【０１０６】
図２０のフローチャートを参照して、一実施形態に係るデジタルオシロスコープ１の動作の一例について説明する。
【０１０７】
デジタルオシロスコープ１が測定を開始すると、データ取込処理回路３０は、最初のデータ取り込みを開始する（ステップＳ１０１）。この際、乱数生成回路１１２は、乱数を更新する。
【０１０８】
データ取込処理回路３０は、プリトリガ分のデータの取り込みが完了しているか判定する（ステップＳ１０２）。
【０１０９】
プリトリガ分のデータの取り込みが完了していない場合（ステップＳ１０２のＮｏ）、データ取込処理回路３０は、ステップＳ１０２の処理を続ける。
【０１１０】
プリトリガ分のデータの取り込みが完了している場合（ステップＳ１０２のＹｅｓ）、データ取込処理回路３０は、デジタルトリガ回路１００にトリガイネーブル信号を出力する（ステップＳ１０３）。
【０１１１】
データ取込処理回路３０は、トリガが発生しているか否か、すなわち、トリガ出力回路１３０からトリガ信号を受け取ったかを判定する（ステップＳ１０４）。
【０１１２】
トリガが発生していない場合（ステップＳ１０４のＮｏ）、データ取込処理回路３０は、ステップＳ１０４の処理を続ける。
【０１１３】
トリガが発生している場合（ステップＳ１０４のＹｅｓ）、ポストトリガ分のデータの取り込みが完了しているか判定する（ステップＳ１０５）。
【０１１４】
ポストトリガ分のデータの取り込みが完了していない場合（ステップＳ１０５のＮｏ）、データ取込処理回路３０は、ステップＳ１０５の処理を続ける。
【０１１５】
一方、時間測定回路１５０は、ステップＳ１０５と並行して、真のトリガ点の算出処理を行っている（ステップＳ１０６）。
【０１１６】
ポストトリガ分のデータの取り込みが完了し（ステップＳ１０５のＹｅｓ）、かつ、真のトリガ点の算出処理（ステップＳ１０６）が完了すると、データ取込処理回路３０は、データの取り込みを終了する（ステップＳ１０７）。
【０１１７】
デジタルオシロスコープ１は、データの取り込み回数が満了したか判定する（ステップＳ１０８）。データの取り込み回数が満了していない場合（ステップＳ１０８のＮｏ）、データ取込処理回路３０は、ステップＳ１０１に戻り、次のデータ取り込みを開始する。データの取り込み回数が満了している場合（ステップＳ１０８のＹｅｓ）、デジタルオシロスコープ１は、測定を終了する。
【０１１８】
乱数生成回路１１２は、ステップＳ１０１のデータ取込開始の際に乱数を更新するとして説明したが、ステップＳ１０７のデータ取込終了の際に乱数を更新してもよい。このように、乱数生成回路１１２が、データ取り込み開始時、又はデータ取り込み終了時に乱数を更新することにより、データの取り込み中及び真のトリガの算出中には乱数は変わらない。すなわち、データの取り込み中及び真のトリガの算出中にはランダム閾値は変わらない。
【０１１９】
ステップＳ１０６による真のトリガ点の算出処理は、ステップＳ１０５におけるポストトリガ分のデータの取り込みと並行して行われるとして説明したが、ステップＳ１０６の処理は、ステップＳ１０５の処理が終わってから実行してもよい。
【０１２０】
以上のような一実施形態に係るデジタルオシロスコープ１によれば、入力信号のスルーレートが遅い場合に、算出された真のトリガ点が特定の値に偏らないようにすることが可能である。より具体的には、デジタルオシロスコープ１では、閾値生成回路１１０は、ユーザに設定されたトリガ閾値をランダムに変動させてランダム閾値を生成し、時間測定回路１５０は、トリガ信号が出力された前後のタイミングのサンプルデータと、ランダム閾値とに基づいて、真のトリガ点を算出する。従って、トリガ閾値付近において入力信号のスルーレートが遅く、トリガ信号が出力された前後のタイミングのサンプルデータが同じ値の場合であっても、算出された真のトリガ点が特定の値に偏ることがない。そのため、表示器９０が、サンプル点のみドットで表示するような表示方法で、重ね書きモードで波形を表示したとしても、限られた位置にしかサンプル点が存在しなくなることがなくなる。その結果、一実施形態に係るデジタルオシロスコープ１によれば、波形がつながっているように見えるため、ユーザは表示波形を見やすくなる。また、一実施形態に係るデジタルオシロスコープ１によれば、時間軸系の自動測定（例えば、周波数又は周期の自動測定など）をすることができる。また、一実施形態に係るデジタルオシロスコープ１によれば、ランダムサンプリング方式の等価サンプルにおいて、限られたスロットにしかデータを格納できなくなり、スロットが埋まらなくなることを防ぐことができる。
【０１２１】
（ランダム閾値の生成の他の例）
閾値生成回路１１０は、図１３に示した方法とは異なる方法で、ランダム閾値を生成してもよい。図２１〜図２４を参照して、閾値生成回路１１０によるランダム閾値の他の生成方法について説明する。
【０１２２】
図２１に示す例では、サンプルデータは８ビットであり、トリガ閾値はサンプルデータよりも細かい分解能である１０ビットである。加算器１１１は、サンプルデータの１ＬＳＢよりも下の桁、すなわちトリガ閾値の下位２ビットを切り捨てた上で、乱数生成回路１１２が生成した２ビットの乱数を加算して、ランダム閾値を生成する。
【０１２３】
図２１に示す方法でランダム閾値を生成した場合、デジタルコンパレータ１２０が出力する２値信号は、乱数の影響を受けない。
【０１２４】
図２２に示す例では、サンプルデータは８ビットであり、トリガ閾値はサンプルデータよりも細かい分解能である１０ビットである。加算器１１１は、サンプルデータの１ＬＳＢよりも下の桁、すなわちトリガ閾値の下位２ビットに、乱数生成回路１１２が生成した２ビットの乱数を加算して、ランダム閾値を生成する。
【０１２５】
図２２に示す方法でランダム閾値を生成した場合、デジタルコンパレータ１２０が出力する２値信号は、乱数の影響を受けて変動する。
【０１２６】
図２３に示す例では、サンプルデータは１０ビットであり、トリガ閾値はサンプルデータと同じ分解能である１０ビットである。加算器１１１は、サンプルデータの下位２ビットを切り捨てた上で、乱数生成回路１１２が生成した２ビットの乱数を加算して、ランダム閾値を生成する。
【０１２７】
図２３に示す方法でランダム閾値を生成した場合、デジタルコンパレータ１２０が出力する２値信号は、乱数の影響を受けて変動する。
【０１２８】
図２４に示す例では、サンプルデータは１０ビットであり、トリガ閾値はサンプルデータと同じ分解能である１０ビットである。加算器１１１は、サンプルデータの下位２ビットに、乱数生成回路１１２が生成した２ビットの乱数を加算して、ランダム閾値を生成する。
【０１２９】
図２４に示す方法でランダム閾値を生成した場合、デジタルコンパレータ１２０が出力する２値信号は、乱数の影響を受けて変動する。
【０１３０】
図２１〜図２４に示す例では、乱数を２ビットとして説明したが、乱数のビット数はこれに限定されない。乱数は、任意のビット数であってよい。
【０１３１】
（第１変形例）
図２５に、第１変形例に係るデジタルトリガ回路２００の概略構成を示す。第１変形例に係るデジタルトリガ回路２００については、図１１及び図１２などを参照して説明したデジタルトリガ回路１００との相違点について主に説明し、類似する内容については説明を省略する。
【０１３２】
デジタルトリガ回路２００は、閾値生成回路２１０と、デジタルコンパレータ２２０と、トリガ出力回路２３０と、トリガメモリ２４０と、時間測定回路２５０と、ラッチ回路２６０とを備える。閾値生成回路２１０は、加算器２１１と、乱数生成回路２１２とを含む。
【０１３３】
乱数生成回路２１２は、トリガ出力回路２３０からトリガ信号を受け取ると、次のデータ取り込みが開始されるまでの任意のタイミングで乱数を更新する。
【０１３４】
ラッチ回路２６０は、トリガ出力回路２３０からトリガ信号を受け取ると、その時点で閾値生成回路２１０から入力されているランダム閾値をラッチして保持する。ラッチ回路２６０は、ラッチして保持しているランダム閾値を時間測定回路２５０に出力する。
【０１３５】
第１変形例に係るデジタルトリガ回路２００においては、時間測定回路２５０は、トリガ出力回路２３０によってトリガ信号が出力された時点のランダム閾値を用いて、真のトリガ点を算出する。そのため、トリガ出力回路２３０によってトリガ信号が出力された後に乱数が更新されても、真のトリガ点の算出結果は影響を受けない。
【０１３６】
図２６のフローチャートを参照して、第１変形例に係るデジタルトリガ回路２００の動作の一例について説明する。図２６のフローチャートの説明においては、図２０のフローチャートと共通する部分については説明を省略し、相違点について主に説明する。
【０１３７】
トリガが発生している場合（ステップＳ２０４のＹｅｓ）、ラッチ回路２６０は、その時点で閾値生成回路２１０から入力されているランダム閾値をラッチして保持する。また、乱数生成回路２１２は、トリガ出力回路２３０からトリガ信号を受け取ると、次のデータ取り込みが開始されるまでの任意のタイミングで乱数を更新する（ステップＳ２０５）。このように、第１変形例に係るデジタルトリガ回路２００によれば、乱数生成回路２１２は、トリガ発生直後に、次のデータ取り込みの際に用いる乱数を生成してもよい。これにより、乱数生成回路２１２による乱数の生成に時間がかかる場合であっても、データの取り込みと取り込みとの間のデッドタイムを低減することができる。
【０１３８】
時間測定回路２５０は、ステップＳ２０６と並行して、真のトリガ点の算出処理を行っている（ステップＳ２０７）。この際、時間測定回路２５０は、ステップＳ２０５においてラッチ回路２６０がラッチしたランダム閾値を用いて、真のトリガ点を算出する。
【０１３９】
図２６に示すフローチャートにおいては、ステップＳ２０１のデータ取込開始の際、及び、ステップＳ２０８のデータ取込終了の際には、乱数生成回路２１２は、乱数を更新しない。
【０１４０】
（第２変形例）
図２７に、第２変形例に係るデジタルトリガ回路３００の概略構成を示す。第２変形例に係るデジタルトリガ回路３００については、図１１及び図１２などを参照して説明したデジタルトリガ回路１００との相違点について主に説明し、類似する内容については説明を省略する。
【０１４１】
デジタルトリガ回路３００は、閾値生成回路３１０と、デジタルコンパレータ３２０と、トリガ出力回路３３０と、トリガメモリ３４０と、時間測定回路３５０と、加算器（特許請求の範囲における第２加算器）３６１と、乱数生成回路３６２とを備える。閾値生成回路３１０は、加算器３１１と、乱数生成回路３１２とを含む。
【０１４２】
第２変形例に係るデジタルトリガ回路３００は、時間測定回路３５０が算出した真のトリガ点に対して乱数を加算する。
【０１４３】
加算器３６１は、時間測定回路３５０から受け取った真のトリガ点の値に、乱数生成回路３６２によって生成された乱数を加算して、真のトリガ点の値をランダムに変動させる。
【０１４４】
乱数生成回路３６２は、乱数を生成する。乱数生成回路３６２が生成する乱数は、微少な乱数であることが望ましい。乱数生成回路３６２が生成する乱数を微少な乱数とすることで、ジッタを低減することができる。
【０１４５】
例えば、表示器９０で表示する波形の拡大率が高い場合、及び、等価サンプル時にスロット数が多い場合などには、Ｔｔに求められる時間分解能が細かくなる。この場合、時間測定回路３５０が算出した真のトリガ点に対して乱数を加算することにより、真のトリガ点をさらにばらつかせることができる。その結果、拡大率が高い場合であっても、ユーザにとって表示波形が見やすくなる。
【０１４６】
（第３変形例）
図２８に、第３変形例に係るデジタルトリガ回路４００の概略構成を示す。第３変形例に係るデジタルトリガ回路４００については、第２変形例に係るデジタルトリガ回路３００との相違点について主に説明し、類似する内容については説明を省略する。
【０１４７】
デジタルトリガ回路４００は、閾値生成回路４１０と、デジタルコンパレータ４２０と、トリガ出力回路４３０と、トリガメモリ４４０と、時間測定回路４５０と、加算器４６１とを備える。閾値生成回路４１０は、加算器４１１と、乱数生成回路４１２とを含む。
【０１４８】
第３変形例に係るデジタルトリガ回路４００は、時間測定回路４５０から受け取った真のトリガ点の値に、乱数を加算する加算器４６１が、閾値生成回路４１０が含む乱数生成回路４１２から乱数を受け取る点で、第２変形例に係るデジタルトリガ回路３００と相違する。
【０１４９】
このように、乱数生成回路４１２を、加算器４１１及び加算器４６１で共用することによって、デジタルトリガ回路４００の回路規模を低減することができる。
【０１５０】
本開示は、その精神又はその本質的な特徴から離れることなく、上述した実施形態以外の他の所定の形態で実現できることは当業者にとって明白である。従って、先の記述は例示的であり、これに限定されない。開示の範囲は、先の記述によってではなく、付加した請求項によって定義される。あらゆる変更のうちその均等の範囲内にあるいくつかの変更は、その中に包含される。
【０１５１】
例えば、上述した各構成部の配置及び個数等は、上記の説明及び図面における図示の内容に限定されない。各構成部の配置及び個数等は、その機能を実現できるのであれば、任意に構成されてもよい。
【符号の説明】
【０１５２】
１  デジタルオシロスコープ
１０  入力回路
２０  ＡＤコンバータ（ＡＤＣ）
３０  データ取込処理回路
４０  １次メモリ
５０  ２次データ処理回路
６０  ２次メモリ
７０  表示用データ処理回路
８０  表示用メモリ
９０  表示器
１００、２００、３００、４００  デジタルトリガ回路
１１０、２１０、３１０、４１０  閾値生成回路
１１１、２１１、３１１、４１１  加算器（第１加算器）
１１２、２１２、３１２、４１２  乱数生成回路
１２０、２２０、３２０、４２０  デジタルコンパレータ
１３０、２３０、３３０、４３０  トリガ出力回路
１４０、２４０、３４０、４４０  トリガメモリ
１５０、２５０、３５０、４５０  時間測定回路
２６０  ラッチ回路
３６１、４６１  加算器（第２加算器）
３６２  乱数生成回路
６００  デジタルトリガ回路
６１０  デジタルコンパレータ
６２０  トリガ出力回路
６３０  トリガメモリ
６４０  時間測定回路
【図１】
2020027025.tif 000003
【図２】
2020027025.tif 000004
【図３】
2020027025.tif 000005
【図４】
2020027025.tif 000006
【図５】
2020027025.tif 000007
【図６】
2020027025.tif 000008
【図７】
2020027025.tif 000009
【図８】
2020027025.tif 000010
【図９】
2020027025.tif 000011
【図１０】
2020027025.tif 000012
【図１１】
2020027025.tif 000013
【図１２】
2020027025.tif 000014
【図１３】
2020027025.tif 000015
【図１４】
2020027025.tif 000016
【図１５】
2020027025.tif 000017
【図１６】
2020027025.tif 000018
【図１７】
2020027025.tif 000019
【図１８】
2020027025.tif 000020
【図１９】
2020027025.tif 000021
【図２０】
2020027025.tif 000022
【図２１】
2020027025.tif 000023
【図２２】
2020027025.tif 000024
【図２３】
2020027025.tif 000025
【図２４】
2020027025.tif 000026
【図２５】
2020027025.tif 000027
【図２６】
2020027025.tif 000028
【図２７】
2020027025.tif 000029
【図２８】
2020027025.tif 000030