(57)【要約】【課題】容易に圧電センサー素子を作製可能な圧電体積層シートとその製造方法を提供すること、および圧電体積層シートを用いたセンサー素子とその製造方法を提供する。【解決手段】第１の導電層と、該第１の導電層に接触している圧電体層と、粘着層と、剥離層と、第２の導電層とを少なくとも有しており、剥離層および第２の導電層は粘着層から剥離可能な圧電体積層物であることを特徴とする圧電体積層シート。【選択図】図１
2020165887.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電層と、該第１の導電層に接触している圧電体層と、粘着層と、剥離層と、第２の導電層とを少なくとも有しており、前記剥離層および前記第２の導電層が前記粘着層から剥離可能な圧電体積層物であることを特徴とする圧電体積層シート。
【請求項２】
前記粘着層が導電性を有することを特徴とする請求項１に記載の圧電体積層シート
【請求項３】
前記圧電体層が自発分極を有することを特徴とする請求項１または請求項２に記載の圧電体積層シート。
【請求項４】
前記圧電体層が有機高分子材料であることを特徴とする請求項１ないし請求項３のいずれかに記載の圧電体積層シート。
【請求項５】
前記圧電体層が有機エレクトレット材料であることを特徴とする請求項１ないし請求項３のいずれかに記載の圧電体積層シート。
【請求項６】
第１の導電層、圧電体層、粘着層、剥離層、および第２の導電層がこの順に積層された積層物を形成する工程と、前記第１の導電層と前記第２の導電層間に電界を印加して前記圧電体層の分極処理を実施する工程とを含む圧電体積層シートの製造方法。
【請求項７】
第１の導電層と、該第１の導電層に接触している圧電体層と、粘着層と、該粘着層と接触するように貼り合わせられたセンサー電極層とを少なくとも有する圧電センサー。
【請求項８】
前記粘着層が導電性を有することを特徴とする請求項７に記載の圧電センサー。
【請求項９】
請求項６に記載の製造方法により圧電体積層シートを製造する工程と、
製造した圧電体積層シートの前記剥離層および第２の導電層を前記粘着層から剥離する工程と、
前記第２の導電層を剥離した前記圧電体積層シートをセンサー基板の電極に貼り付ける工程とを含む圧電センサーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電体積層シートとそれを用いた圧電センサー、およびそれらの製造方法に関するものである。
【背景技術】
【０００２】
有機圧電材料は、低誘電率かつ高い圧電定数を有しており、またインク化が可能で塗布／印刷により形成が可能であること、化学的な安定性や柔軟性を有しているなどの特徴から、可撓性を持つ圧力センサーや振動センサー、エネルギーハーベスト素子、アクチュエーターなどへの応用が検討されている。
【０００３】
有機圧電材料としては、フッ素系の高分子半導体材料であるポリフルオロビニリデン（ＰＶＤＦ）が良く知られており、これにトリフルオロエチレン（ＴｒＦＥ）を共重合させたポリフルオロビニリデン−トリフルオロエチレン共重合体（Ｐ（ＶＤＦ−ＴｒＦＥ））が特に良く知られている。またその他にもポリ乳酸やポリアミノ酸などがある。
【０００４】
これらの有機圧電材料をフィルム状および薄膜（有機圧電体層）として電極に挟むことで、圧力や振動、熱、赤外線などに反応するセンサー（有機圧電素子）に応用する検討が進められている（非特許文献１）。また、このような有機圧電素子を薄膜トランジスタなどの回路と接続することで、高感度なセンサー素子を作製することが可能になるという報告もある（非特許文献２）。また、有機圧電体層を有する感圧素子については特許文献１に開示がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１７−２１９３３６号公報
【非特許文献】
【０００６】
【非特許文献１】Ｓ．Ｈａｎｎａｈ，Ａ．Ｄａｖｉｄｓｏｎ，Ｉ．Ｇｌｅｓｋ，Ｄ．Ｕｔｔａｍｃｈａｎｄａｎｉ，Ｒ．Ｄａｈｉｙａ，“Ｍｕｌｔｉｆｕｎｃｔｉｏｎａｌ  Ｓｅｎｓｏｒ  ｂａｓｅｄ  ｏｎ  ｏｒｇａｎｉｃ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ  ａｎｄ  ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ｐｏｌｙ（ｖｉｎｙｌｉｄｅｎｅ  ｆｌｕｏｒｉｄｅ  ｔｒｉｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）”Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏｎｉｃｓ，５６，１７０−１７１（２０１８）．
【非特許文献２】Ｙ．Ｔｓｕｊｉ，Ｈ．Ｓａｋａｉ，Ｌ．Ｆｅｎｇ，Ｘ．Ｇｕｏ，Ｈ．Ｍｕｒａｔａ，“Ｄｕａｌ−ｇａｔｅ  ｌｏｗ−ｖｏｌｔａｇｅ  ｏｒｇａｎｉｃ  ｔｒａｎｓｉｓｔｏｒ  ｆｏｒ  ｐｕｒｅｓｓｕｒｅ  ｓｅｎｓｉｎｇ”，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｅｘｐｒｅｓｓ，１０，０２１６０１（２０１７）．
【発明の概要】
【発明が解決しようとする課題】
【０００７】
有機圧電材料の圧電効果を得るためには分子内の双極子の向きを揃えて自発分極が発生した状態である必要がある。そのため、ポーリング処理（分極処理）と呼ばれる処理により、双極子の向きを揃える処理が実施される。
【０００８】
このようなポーリング処理による自発分極の発生には、数ｋＶ／ｍｍの高い電界を印加する必要がある。したがって、有機圧電材料をセンサーとして制御用回路や薄膜トランジスタと組み合わせた後にポーリング処理を実施すると、回路を破壊する恐れがある。
【０００９】
本発明は、これらの点を鑑みてなされたものであり、容易に圧電センサー素子を作製可能な圧電体積層シートとその製造方法を提供すること、および圧電体積層シートを用いたセンサー素子とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するための本発明の一局面は、第１の導電層と、該第１の導電層に接触している圧電体層と、粘着層と、剥離層と第２の導電層とを少なくとも有しており、該剥離層および該第２の導電層は粘着層から剥離可能な圧電体積層物であることを特徴とする圧電体積層シートである。
【００１１】
また、粘着層は導電性を有していてもよい。
【００１２】
また、圧電体層が自発分極を有していてもよい。
【００１３】
また、圧電体層が有機圧電材料であってもよい。
【００１４】
また、圧電体層が有機エレクトレット材料であってもよい。
【００１５】
また、本発明の他の局面は、第１の導電層、圧電体層、粘着層、剥離層および第２の導電層がこの順に積層された積層物を形成する工程と、第１の導電層と第２の導電層間に電界を印加して圧電体層の分極処理を実施する工程とを含む圧電体積層シートの製造方法である。
【００１６】
また、本発明の他の局面は、圧電センサーであり、第１の導電層と、該第１の導電層に接触している圧電体層と、粘着層と、該粘着層と接触するように貼り合わせられたセンサー電極層とを少なくとも有していてもよい。
【００１７】
また、上述の圧電センサーの粘着層が導電性を有していてもよい。
【００１８】
また、本発明の他の局面は、製造した圧電体積層シートの剥離層および第２の導電層を粘着層から剥離する工程と、第２の導電層を剥離した圧電体積層シートをセンサー基板の電極に貼り付ける工程とを含む圧電センサーの製造方法である。
【発明の効果】
【００１９】
本発明によれば、予め圧電性を付与された圧電体積層シートをセンサー回路基板に粘着層により貼り付けることで、容易に圧電センサー素子を作製可能な圧電体積層シートとその製造方法、および圧電体積層シートを用いたセンサー素子とその製造方法を提供することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施の形態に係る圧電体積層シートの概略断面図
【図２】本発明の第２の実施の形態に係る圧電体積層シートの概略断面図
【図３】本発明の第３の実施の形態に係る圧電体積層シートの概略断面図
【図４】本発明の第４の実施の形態に係る圧電体積層シートの概略断面図
【図５】本発明の薄膜トランジスタを用いた圧電センサーの概略断面図
【図６】本発明の薄膜トランジスタを用いた圧電センサーの概略断面図
【図７】本発明の比較例に係る薄膜トランジスタを用いた圧電センサーの概略断面図
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態を、図面を参照しつつ、説明する。なお各実施の形態において、同一または対応する構成要素については同一の符号を付け、実施の形態の間において重複する説明は省略する。
【００２２】
図１は、本発明の第１の実施の形態に係る圧電体積層シート１００を示す概略断面図である。図２は本発明の第２の実施の形態に係る圧電体積層シート１０１を示す概略断面図である。図３は本発明の第３の実施の形態に係る圧電体積層シート１０２を示す概略断面図である。図４は本発明の第４の実施の形態に係る圧電体積層シート１０３を示す概略断面図である。
【００２３】
圧電体積層シート１００、１０１、１０２、１０３は、第１の導電層１と、圧電体層２と、粘着層３と、剥離層４と、第２の導電層５とを少なくとも備えている。
【００２４】
図１に示すように、圧電体積層シート１００は、第１の基板６上に、第１の導電層１と、圧電体層２が形成されており、圧電体層２上に粘着層３、剥離層４、第２の導電層５、第２の基材７が形成されている。
【００２５】
図２に示すように、圧電体積層シート１０１は、第１の基板６上に、第１の導電層１と、圧電体層２が形成されており、圧電体層２上に粘着層３、剥離層４、第２の導電層５が形成されている。
【００２６】
図３に示すように、圧電体積層シート１０２は、第１の導電層１と、圧電体層２が形成されており、圧電体層２上に粘着層３、剥離層４、第２の導電層５が形成されている。
【００２７】
本発明の実施の形態に係る圧電体積層シートは、圧電体層２上に粘着層３が形成されており、その上に剥離層４、第２の導電層５が形成されている。圧電体層２は第１の導電層１と第２の導電層５に挟まれており、第１の導電層１および第２の導電層５の間に電界を印加することにより、圧電体層２の分極処理を実施することができる。
【００２８】
また、粘着層３と第２の導電層５の間に剥離層４を設けることにより、粘着層３から第２の導電層５を容易に剥離することができる。したがって、本発明の圧電体積層シートを用いて圧電センサーを作製する際には、圧電体積層シートから第２の導電層５を剥離し、電子回路などの形成された圧電センサー基板の電極上に粘着層３により圧電体層２を容易に貼付することが可能である。また、第１の導電層１については、圧電センサーの共通電極としてそのまま用いることもできる。なお、圧電体積層シートは剥離層４および第２の導電層５を剥離する前に、第１の導電層１と第２の導電層５を用いて、圧電体層２の圧電特性を検査することが可能であり、圧電センサーを作製前に検査を行い、不良品を除くことにより、圧電センサー作製の歩留まりを向上させることが可能である。
【００２９】
本発明の圧電体積層シートには、図１に示すように、第１の基材６および第２の基材７を設けても良い。圧電体積層シート１００と圧電体積層シート１０１との相違点は、第２の導電層２を第２の基材５上に形成するか、第２の導電層２自体を基材として利用するかの違いである。また、圧電体積層シート１０２は、第１の導電層１および第２の導電層５をそれぞれ圧電体積層シートの基材として用いている。
【００３０】
さらに、本発明の圧電体積層シートを用いて、圧電センサーとする際には、図示しないセンサー回路などを設けることにより圧力センサー、赤外線センサー、生体センサーなどの電子装置とすることができるが、作製する電子装置の種類により、これらの構造は適宜変更することができる。
【００３１】
以下、圧電体積層シート１００、圧電体積層シート１０１および圧電体積層シート１０２の各構成要素について、圧電体積層シート１００の製造方法を例にして説明する。
【００３２】
初めに、第１の導電層１を形成する。第１の導電層は、第１の基材６の上に形成しても良いし、第１の導電層自体を基材として用いても良い。第１の基材６上に第１の導電層１を形成する場合は、第１の基材６の材料としては、ポリカーボネート、ポリエチレンサルファイド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英ガラスなどを使用することができる。第１の基材６は、これらに限定されるものではないが、可撓性を有する材料を用いることが好ましい。また、これらは単独で使用してもよいが、２種以上を積層した複合材料として使用することもできる。
【００３３】
第１の基材６が有機物フィルムである場合は、圧電体積層シートの耐久性を向上させるために透明のガスバリア層（図示せず）を形成することもできる。ガスバリア層の材料としては酸化アルミニウム（Ａｌ２Ｏ３）、酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、酸化窒化珪素（ＳｉＯＮ）、炭化珪素（ＳｉＣ）およびダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるがこれらに限定されるものではない。また、これらのガスバリア層は２層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた第１の基材６の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法およびゾル−ゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。また、第１の基材６と第１の導電層１との密着性を向上させるために、第１の基材６上に高密着層を設けたり、プラズマ処理やコロナ処理により密着性を向上させたりすることも可能である。
【００３４】
第１の導電層１の材料には、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
【００３５】
第１の導電層１の形成には、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体などを使用するゾル−ゲル法やナノ粒子を使用する方法、それらをインク化して、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。
【００３６】
また、第１の導電層１自体を基材として用いる場合には、アルミニウム箔、銅箔、ステンレス箔のような材料を用いることができるが、これらに限定されるものではない。
【００３７】
次に、第１の導電層１上に圧電体層２を形成する。圧電体層２の材料には、ポリフッ化ビニリデン（ＰＶＤＦ）やポリフッ化ビニリデントリフルオロエチレン共重合体（Ｐ（ＶＤＦ−ＴｒＦＥ））、ポリ乳酸、ポリアミノ酸などの圧電有機高分子材料やチタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸バリウム（ＢＴＯ）、チタン酸鉛（ＰＴＯ）などの圧電セラミックス材料、さらにこれらの圧電セラミックスの微粒子を有機高分子材料などに分散させたものや、多孔質ポリプロピレンやフッ素樹脂に電荷をトラップさせた有機エレクトレット材料などを使用することができるが、これらに限定されるものではない。
【００３８】
特に圧電センサー素子を可撓性のものとして使用する際には、圧電体層２の材料に可撓性の高い圧電性有機高分子材料や、圧電セラミックスを有機材料に分散させたもの、または有機エレクトレット材料が好適に用いられる。
【００３９】
圧電体層２は、圧電有機高分子材料やエレクトレット材料のもととなる有機高分子材料を溶媒に溶解させたインクや圧電セラミックスの微粒子を分散させたインクなどを塗布して形成しても良いし、圧電高分子材料やエレクトレット材料を押出法や延伸法によりフィルム化したものを用いることもできる。延伸法については、一軸延伸法により分子鎖を配向制御させたものも好適に用いられる。また、圧電セラミックス材料によって圧電体層２を形成する場合については、スパッタリング法のような真空成膜法やゾル−ゲル法などのウェット成膜法を用いることが可能であるが、この限りではない。
【００４０】
圧電体層２の膜厚については特に指定は無いが、圧電有機高分子材料のインクとして塗布する場合は、２μｍ〜４０μｍ程度の膜厚で成膜することがこのましい。また、圧電セラミックス材料を用いる場合は、１００ｎｍ〜５μｍ程度が好ましい。
【００４１】
圧電体層２は分極処理が行われることにより、圧電性が付与される。分極処理の方法については、圧電体層２に電界を印加する方法や、圧電体層２の材料がエレクトレット材料の場合はコロナ処理などにより、電荷をトラップさせる方法などを用いることができる。
【００４２】
次に粘着層３を形成する。粘着層３については、加熱活性型接着剤または感圧型接着剤を用いることができる。それらの材料としては、ゴム系、アクリル系、シリコーン系およびウレタン系などのエラストマー材料であり、それぞれ添加剤が導入され、その粘着性を適宜調整されたものを使用することが可能である。また、粘着層３については、導電性を付与したものも好適に用いることができる。例えば、金属の微粒子やカーボン微粒子、カーボンファイバー、導電性高分子などを粘着層３に添加することにより導電性の粘着層３とすることができる。
【００４３】
圧電体層２と粘着層３の接合については、圧電体層２上に粘着層３の材料を塗布しても良いし、予め粘着層３および剥離層４を形成した第２の導電層５を貼り合せて形成しても良い。
【００４４】
本発明の剥離層４は、粘着層３から第２の導電層５を剥離するために設けられるものであり、シリコーン系材料および非シリコーン系材料などの公知一般のものを使用することが可能である。
【００４５】
剥離層４は第２の導電層５上に上述の剥離剤を塗布することにより形成することが可能であるが、公知一般の方法により形成することができる。
【００４６】
第２の導電層５は、第２の基材７の上に形成しても良いし、第２の導電層５自体を基材として用いても良い。第２の基材７上に第２の導電層５を形成する場合は、第１の基材６上に第１の導電層１を形成する場合と同様の材料および手法を用いることができる。
【００４７】
また、第２の導電層５自体を基材として用いる場合には、第１の導電層１を基材として用いる場合と同様に、アルミニウム箔、銅箔、ステンレス箔のような材料を用いることができるが、これらに限定されるものではない。
【００４８】
上述のように作製した本発明の実施の形態に係る圧電体積層シートは、第１の導電層１および第２の導電層５の間に電界を印加することにより圧電体層２を分極処理することが可能である。
【００４９】
分極処理としては、第１の導電層１および第２の導電層５間に、１００Ｖ／μｍ程度の電界を印加することで、分極処理を行うことが可能である。また電界は直流電源を用いて実施しても良いし、交流電源を用いても良い。
【００５０】
分極処理の確認方法としては、ソーヤ・タワー回路を用いて、第１の導電層１および第２の導電層５間に電界を印加し、ヒステリシス曲線を観察することで、抗電界（ＥＣ）および残留分極（Ｐｒ）を測定する方法がある。また、ヒステリシス曲線は、分極処理と同時に測定することも可能である。
【００５１】
また、本発明の圧電体積層シートは、図４に示すように、第１の導電層１上に第２の剥離層８および第２の粘着層９を設ける圧電体積層シート１０３のような構成としても良い。
【００５２】
圧電体積層シート１０３のように、圧電体層２の両面にそれぞれ設置される粘着層３および粘着層９から第１の導電層１および第２の導電層５を剥離可能な構成とすることで、圧電センサー作製において、まず片面の導電層を剥離して、圧電センサー回路基板に貼り付けた後、もう一方の導電層を剥離して別の回路基板もしくは電極付き基板と貼り合せることが可能となるため、より複雑な構成の圧電センサーであっても容易に形成することが可能となる。
【００５３】
本発明の圧電体積層シートは、圧電体層２から出力される信号を検出する回路に接続することで、印加された圧力、振動、曲げ、赤外線などを検出することが可能であり、特に薄膜トランジスタを用いてアクティブ型のセンサー素子とすることで、大面積かつ高感度での検出が可能となる。
【００５４】
また、本発明の圧電センサーを、可撓性を有するフレキシブル圧電センサーとするためには、薄膜トランジスタも可撓性を有するフレキシブル薄膜トランジスタを用いることが好ましい。この点において、フレキシブル薄膜トランジスタとしては、高い可撓性を有する有機半導体材料を用いたフレキシブル有機薄膜トランジスタが好適に用いられる。
【００５５】
本発明の実施の形態における圧電センサーについて、圧電体積層シートと薄膜トランジスタを組み合わせた例について図面を参照しつつ、説明する。
【００５６】
図５は本発明の圧電体積層シート１００と薄膜トランジスタとを組み合わせて作製した圧電センサー２００である。また、図６は本発明の圧電体積層シート１００と薄膜トランジスタを組み合わせて作製した圧電センサー２０１である。図５と図６の相違点は、圧電体積層シートと接続される薄膜トランジスタの電極が異なる点である。
【００５７】
本発明の圧電センサーは、ゲート電圧に任意の電圧を印加して薄膜トランジスタの半導体層からなるチャンネル部位の導電性を調整して用いる。したがって、本発明の圧電センサーにおける薄膜トランジスタの構造は、ボトムゲート構造であることが好ましい。
【００５８】
本発明の薄膜トランジスタの基材２１は、ポリカーボネート、ポリエチレンサルファイド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英ガラスなどを使用することができるが、これらに限定されるものではない。これらは単独で使用してもよいが、２種以上を積層して基板２１として使用することもできる。本発明の圧電センサーをフレキシブルセンサーとして利用する場合は、薄膜トランジスタの基材２１には可撓性を有する基材を用いることが好ましい。
【００５９】
基板２１が有機物フィルムである場合は、有機薄膜トランジスタ１００、１０１の耐久性を向上させるために透明のガスバリア層（図示せず）を形成することもできる。ガスバリア層の材料としては酸化アルミニウム（Ａｌ２Ｏ３）、酸化珪素（ＳｉＯ）、窒化珪素（ＳｉＮ）、酸化窒化珪素（ＳｉＯＮ）、炭化珪素（ＳｉＣ）およびダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるがこれらに限定されるものではない。また、これらのガスバリア層は２層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた基板１の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法およびゾル−ゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。
【００６０】
次に、基板２１上に、ゲート電極２２を形成する。ゲート電極２２、ソース電極２４、ドレイン電極２５は、電極部分と配線部分とが明確に分かれている必要はなく、以下では特に各薄膜トランジスタの構成要素として電極と呼称している。
【００６１】
ゲート電極２２には、金（Ａｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などの金属材料や、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）などの導電性金属酸化物材料を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。
【００６２】
ゲート電極２２の形成には、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体などを使用するゾル−ゲル法やナノ粒子を使用する方法、それらをインク化して、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法などを用いて直接パターニングすることもできるが、これについてもこれらの方法に限定されず、公知一般のパターニング方法を用いることができる。
【００６３】
次に、ゲート電極２２上にゲート絶縁層２３を形成する。ゲート絶縁層２３は、ゲート電極２２と、ソース電極２４およびドレイン電極２５などの電極とを電気的に絶縁するために、少なくともゲート電極２２上に設けられるが、ゲート電極２２の外部およびその他の電極との接続に使用される配線部を除いて基板２１上の全面に設けても良い。
【００６４】
ゲート絶縁層２３には、酸化珪素（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化タンタル（ＴａＯｘ）、酸化イットリウム（ＹＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化ハフニウム（ＨｆＯｘ）などの酸化物系絶縁材料や窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯＮ）や、ポリメチルメタクリレート（ＰＭＭＡ）等のポリアクリレート、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）などの有機系絶縁材料などを使用することができるが、これらに限定されるものではない。これらは単層または２層以上積層してもよいし、無機系−有機系のハイブリッド薄膜としても良いし、成長方向に向けて組成を傾斜したものでも構わない。また、ゲート絶縁層２３の表面に自己組織化単分子膜などによる表面処理を施し、ゲート絶縁層２３の表面エネルギーを制御することもできる。
【００６５】
ゲート絶縁層２３は、有機薄膜トランジスタにおけるリーク電流を抑えるために、その抵抗率が１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。
【００６６】
次に、ソース電極２４およびドレイン電極２５を形成する。ソース電極２４およびドレイン電極２５は、それぞれ離間して形成されており、ソース電極２４とドレイン電極２５とはそれぞれ別の工程および別の材料で形成しても良いが、ゲート絶縁層２３上の同層に形成される場合には、ソース電極２４およびドレイン電極２５を同時に形成することが好ましい。
【００６７】
ソース電極２４およびドレイン電極２５には、ゲート電極２２と同様の材料および形成方法を使用することができるが、半導体層２６との接触抵抗を鑑みて、その仕事関数が半導体層２６のＨＯＭＯレベルと同程度であることが好ましい。なおソース電極２４およびドレイン電極２５の仕事関数は表面処理などを利用して適宜調整することが可能である。
【００６８】
ソース電極２４およびドレイン電極２５の仕事関数の測定については、紫外光電子分光法（ＵＰＳ）や大気中光電子分光法など公知一般の方法を用いることが可能であるが、本発明の実施の形態にかかるパターニング済のソース電極２４およびドレイン電極２５はパターンサイズが小さく、仕事関数を直接測定することが困難な場合があるため、その際は別途同様の構成を有する測定用基板を用いて測定を実施し、その代替とすることができる。
【００６９】
次に、ソース電極２４およびドレイン電極２５を接続するように、ソース電極２４とドレイン電極２５との間に半導体層２６が形成される。ソース電極２４およびドレイン電極２５を半導体層２６で接続し、有機薄膜トランジスタとして機能する半導体層２６の領域をチャンネル領域と呼称することが一般的であり、本発明においてもこのような名称を使用することがある。
【００７０】
半導体層２６には、ペンタセン、およびそれらの誘導体のような低分子半導体やポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料などを用いることがきるが、これらに限定されるものではない。
【００７１】
半導体層２６は、有機半導体材料を溶解または分散させた溶液をインクとして用いる凸版印刷、スクリーン印刷、インクジェット法、ノズルプリンティングなどのウェット成膜方法で形成することもできるし、有機半導体材料の粉末や結晶を真空状態で蒸着する方法などで形成することもできる。半導体層２６は、これらに限定されるものではなく、公知一般の方法を使用することも可能である。
【００７２】
有機薄膜トランジスタの素子特性を外界の影響から保護し良好に保つために、半導体層２６上には、半導体保護層２７を形成することができる。
【００７３】
半導体保護層２７は、薄膜トランジスタ素子の動作に影響を及ぼさないよう前記ゲート絶縁層２３で示したような絶縁性の材料を用いて形成することが好ましい。具体的には、その抵抗率が１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。
【００７４】
さらに、ソース電極２４およびドレイン電極２５、半導体層２６、または半導体保護層２７上には、層間絶縁膜２８を設けることができる。層間絶縁膜２８は後に設ける上部電極２９とソース電極２４またはドレイン電極２５との絶縁のために設けることができる。したがって、その抵抗率は、１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。
【００７５】
なお、図６のように上部電極２９とドレイン電極２５を接続する構成の場合には、ドレイン電極２５上の層間絶縁膜２８にスルーホール３５を設けて導通を取ることが可能である。
【００７６】
圧電体層２の電荷の状態変化を半導体層２６に及ぼすための上部電極２９は層間絶縁膜２８上に形成することができる。上部電極２９はゲート電極２２と同様の材料および形成方法によって形成することが可能である。
【００７７】
上部電極２９はドレイン電極２５と接続させても良く、圧電センサーの用途およびその構成によって適宜選択することが可能である。
【００７８】
本発明の圧電体積層シート１００と薄膜トランジスタは、圧電体積層シート１００の第２の導電層５および剥離層４の形成された第２の基材７を剥離して取り除き、圧電体積層シートの粘着層３と薄膜トランジスタの上部電極２９が接するように貼り合わせることで、圧電センサーを作製することができる。
【００７９】
圧電体積層シートと薄膜トランジスタは、ローラー等を用いてラミネートして貼り合わせても良いし、互いに平板に配置してからプレスするように貼り合わせても良い。貼り合せについては大気中で実施することも可能であるが、外気の影響を排除するために不活性雰囲気または減圧下で実施することも可能である。また、加熱しながら貼り合わせることで、より良好に貼合することが可能である。
【００８０】
さらに貼合後の圧電センサーを外部の影響から保護するために、その端部を封止剤を用いて封止しても良いし、その片面もしくは両面にバリアフィルムを貼り付けて保護しても良い。
【実施例】
【００８１】
（実施例１）
実施例１として、図１に示す圧電体積層シート１００を作製した。
【００８２】
第１の導電層１を積層した第１の基材６として、アルミニウムを成膜したポリエチレンナフタレート（ＰＥＮ）フィルムを使用した。ＰＥＮフィルムの厚みは５０μｍであり、アルミニウムは蒸着法により約１００ｎｍの厚みで成膜した。
【００８３】
第１の導電層１上に、圧電体層２としてポリフッ化ビニリデントリフルオロエチレン共重合体（Ｐ（ＶＤＦ−ＴｒＦＥ））をシクロペンタノンに濃度１５ｗｔ％で溶解させたインクをバーコート法により成膜した。その後、１２０℃に加熱したオーブンで３時間焼成した。焼成後の圧電体層２の膜厚は約２０μｍとした。
【００８４】
さらに圧電体層２上にアクリル系の粘着剤を塗布、乾燥し、粘着層３を形成した。
【００８５】
第２の導電層５を積層した第２の基材７として、アルミニウムを成膜したポリエチレンテレフタレート（ＰＥＴ）フィルムを用いた。ＰＥＴフィルムの厚みは５０μｍであり、アルミニウムは蒸着法により約１００ｎｍの厚みで成膜した。
【００８６】
第２の導電層５上にシリコーン樹脂からなる離型剤を含有するインクを塗布・乾燥して剥離層４を形成した。
【００８７】
その後、第１の導電層１、圧電体層２、粘着層３の形成された第１の基材６と第２の導電層５と剥離層４の形成された第２の基材７をラミネートして接合した。
【００８８】
さらに第１の導電層１と第２の導電層５の間に約１００Ｖ／μｍの電界、すなわち２ｋＶの電圧を印加して圧電体層２の分極処理を実施して本発明の第１の実施の形態に係る圧電体積層シート１００を形成した。
【００８９】
（実施例２）
（圧電センサーの作製）
本発明の圧電センサー２００を作製するために、薄膜トランジスタを作製した。基材２１にはポリイミドを用いた。具体的には、０．７ｍｍの無アルカリガラスを支持基材として、ポリイミドワニスを塗布し、乾燥、焼成を行い、支持基材上にポリイミドからなる基材２１を形成した。基材２１の膜厚は２０μｍとした。
【００９０】
基材２１上に、ＤＣマグネトロンスパッタ法を用いてアルミニウム−ネオジウム（０．２ａｔ％）合金（Ａｌ−Ｎｄ）を１００ｎｍの膜厚で成膜し、フォトリソグラフィ法により所望の形状にパターニングを行った。具体的には、成膜したＡｌ−Ｎｄ合金に感光性ポジ型フォトレジストを塗布後、マスク露光、アルカリ現像液による現像を行い、所望の形状のレジストパターンを形成した。さらにエッチング液によりエッチングを行い、不要なＡｌ−Ｎｄ合金を溶解させた。その後、レジスト剥離液によりフォトレジストを除去し、所望の形状のゲート電極２２を形成した（以下、このようなパターニング方法をフォトリソグラフィ法として省略する）。
【００９１】
ゲート電極２２を形成した基材２１上に、スリットコート法を用いて光硬化性アクリル樹脂を塗布し、マスク露光、アルカリ現像液による現像を行い、その後１５０℃で焼成し、ゲート絶縁層２３を形成した。焼成後におけるゲート絶縁層２３の膜厚は、１μｍとした。
【００９２】
ゲート絶縁層２３を形成した基材２１上に、インクジェット法により、Ａｇナノ粒子インクを所望の形状になるよう滴下し、１５０℃で焼成し、ソース電極２４およびドレイン電極２５を形成した。ソース電極２４およびドレイン電極２５の膜厚は約１００ｎｍである。
【００９３】
その後、ソース電極２４およびドレイン電極２５を形成した基材２１を濃度１ｍｍｏｌ／Ｌに調整したペンタフルオロベンゼンチオールのイソプロピルアルコール（ＩＰＡ）溶液に浸漬した後、ＩＰＡで洗浄し、ソース電極２４およびドレイン電極２５上に自己集積化膜による表面処理を行った。
【００９４】
続いて、ソース電極２４およびドレイン電極２５を形成した基材２１に、有機半導体材料として６，１３−ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳ−ペンタセン）を濃度０．１ｗｔ％で溶解させたメシチレン溶液をインクジェット法により塗布、パターニングし、半導体層２６を形成した。
【００９５】
さらに、半導体層２６を覆うように、フッ素樹脂材料Ｃｙｔｏｐ（ＡＧＣ製）を塗布し、半導体保護層２７を形成した。
【００９６】
その後、感光性アクリル樹脂を用いてゲート絶縁層２３と同様に層間絶縁層２８を形成した後に上部電極２９をゲート電極２２と同様の方法で形成し、本発明の実施の形態に係る薄膜トランジスタを作製した。
【００９７】
圧電体積層シート１００と薄膜トランジスタを貼合するため、第２の導電層５および剥離層４の形成された第２の基材７を剥離した。第２の基材７を剥離した圧電体積層シートを薄膜トランジスタにラミネートロールを８０℃に加熱したラミネーターを用いて貼合し、本発明の実施の形態に係る圧電センサー２００を作製した。なお、圧電センサー２００においては、圧電体積層シートの第１の導電層１は、上部電極２９に対応する対向電極として機能する。
【００９８】
（比較例）
比較例として、図７に示す圧電センサー３００を作製した。
【００９９】
本発明の比較例に係る圧電センサー３００に用いる薄膜トランジスタは、上部電極２９までは、実施例２と同様の方法で作製した。
【０１００】
その後、上部電極２９上に圧電体層３０としてポリフッ化ビニリデントリフルオロエチレン共重合体（Ｐ（ＶＤＦ−ＴｒＦＥ））をシクロペンタノンに濃度１５ｗｔ％で溶解させたインクをバーコート法により成膜した。その後、１２０℃に加熱したオーブンで３時間焼成した。焼成後の圧電体層２の膜厚は約２０μｍとした。
【０１０１】
さらに圧電体層３０上にＤＣマグネトロンスパッタによりＡｌ−Ｎｄ合金を成膜し、対向電極３１を形成した。
【０１０２】
現時点において、圧電センサー３００の圧電体層３０は分極処理がなされていないため、圧電センサーとして機能するためには圧電体層３０が自発分極を有する状態になるよう分極処理を施す必要がある。
【０１０３】
圧電体層３０に１００Ｖ／μｍ相当の電界をかけるために、上部電極２９および対向電極３１に２ｋＶの直流電圧を印加した。
【０１０４】
以上の工程により実施例１に係る圧電体積層シートと実施例２および比較例に係る有機薄膜トランジスタを用いた圧電センサーを作製した。
【０１０５】
実施例１に係る圧電体積層シート１００においては、その作製工程中に圧電体層２の分極処理を行うことで、粘着層３を用いて薄膜トランジスタに貼り付けるだけで圧電センサーとして利用可能な状態となっている。
【０１０６】
また、実施例２に係る圧電センサー２００は、薄膜トランジスタに実施例１の圧電体積層シートを貼り付けて作製しており、貼付後の分極処理の必要はない。
【０１０７】
一方、比較例に係る圧電センサー３００は、圧電体積層シートを使用せずに、薄膜トランジスタ上に圧電体層３０を直接形成し、分極処理を実施した点が実施例２の圧電センサー２００との相違点である。
【０１０８】
圧電センサー２００と圧電センサー３００を比較したところ、比較例に係る圧電センサー３００においては、圧電センサー上に圧力を印加したところ、薄膜トランジスタの特性の十分な変化が観察されず、薄膜トランジスタが正常な動作を示さなかった。これは比較例に係る圧電センサーの圧電体層の分極処理時に大きな電圧が薄膜トランジスタに印加されたため、素子が破壊されたためである。一方、圧電センサー２００においては、圧電センサー上に圧力を印加したところ、薄膜トランジスタの特性の変化が観察された。具体的には、圧力を印加することにより、薄膜トランジスタの電流伝達特性におけるしきい値がシフトし、所定のゲート電流におけるドレイン電流値の変化が観察された。したがって、本発明の実施例１に係る圧電体積層シート１００を用いて作製した実施例２の圧電センサー２００が動作することを確認した。
【０１０９】
本発明の圧電体積層シートを用いることにより、分極処理の電圧によって圧電センサーの回路を破壊することなく、圧電体積層シートをセンサー回路の電極に貼り付けるだけで容易に圧電センサーとすることが可能となる。さらに本発明の圧電体積層シートは粘着層３を有しておりセンサー回路と圧電体層２を確実に接合することが可能であり、圧電体層２とトランジスタを静電気力のみで固定する場合（特許文献１）と比較して作製途中で剥離することが無く、歩留まり良く圧電センサーを形成することが可能である。
【０１１０】
さらに本発明の圧電体積層シートは、圧電体層２を塗布およびラミネートを用いて作製可能であるため、生産性の高いロール・ツー・ロールでの作製も可能である。また、分極処理を施した後でもそのまま保管することが可能であり、圧電センサー作製時に、必要な分だけ所望のサイズに切り出して使用することができ、様々なサイズの圧電センサーに対応可能で利用効率が高いと言える。
【符号の説明】
【０１１１】
１    第１の導電層
２    圧電体層
３    粘着層
４    剥離層
５    第２の導電層
６    第１の基材
７    第２の基材
８    第２の剥離層
９    第２の粘着層
【図１】
2020165887.tif 000003
【図２】
2020165887.tif 000004
【図３】
2020165887.tif 000005
【図４】
2020165887.tif 000006
【図５】
2020165887.tif 000007
【図６】
2020165887.tif 000008
【図７】
2020165887.tif 000009