(57)【要約】      （修正有）【課題】ＦＰＧＡにおいて、処理を停止することなく、論理回路の書き換えを実行する。【解決手段】回路装置５０は、論理回路を展開可能な領域を有する、回路構築部６０と、指定された論理回路を領域に展開する、回路制御部７０と、を備える。回路制御部７０は、論理回路展開領域６１に展開されている論理回路に対して、新たな論理回路への書き換えが指示された場合に、先に展開されている論理回路の代わりに、論理回路が実行すべき処理を実行すると共に、領域に新たな論理回路を展開し、新たな論理回路の展開が終了してから、処理の実行を停止する。【選択図】図４
2020099061.tif 000002
【特許請求の範囲】
【請求項１】
論理回路を展開可能な領域を有する、回路構築部と、
指定された論理回路を前記領域に展開する、回路制御部と、を備え、
前記回路制御部は、前記領域に展開されている前記論理回路に対して、新たな論理回路への書き換えが指示された場合に、先に展開されている前記論理回路の代わりに、前記論理回路が実行すべき処理を実行すると共に、前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記処理の実行を停止する、
ことを特徴とする回路装置。
【請求項２】
論理回路を展開可能な領域を有する、回路装置を用いた方法であって、
（ａ）前記回路装置が備えるコンピュータによって、指定された論理回路を前記領域に展開する、ステップと、
（ｂ）前記領域に展開されている前記論理回路に対して、新たな論理回路への書き換えが指示された場合に、前記コンピュータによって、先に展開されている前記論理回路の代わりに、前記論理回路が実行すべき処理を実行すると共に、前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記処理の実行を停止する、ステップと、
を有する、ことを特徴とする回路書き換え方法。
【請求項３】
論理回路を展開可能な領域を有する回路装置に備えられたコンピュータに、
（ａ）指定された論理回路を前記領域に展開する、ステップと、
（ｂ）前記領域に展開されている前記論理回路に対して、新たな論理回路への書き換えが指示された場合に、先に展開されている前記論理回路の代わりに、前記論理回路が実行すべき処理を実行すると共に、前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記処理の実行を停止する、ステップと、
を実行させる命令を含むプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、論理回路の書き換えが可能となった回路装置、それを用いた回路書き換え方法、及びこれらを実現するためのプログラムに関する。
【背景技術】
【０００２】
ＦＰＧＡ（Field Programmable Gate Array）は、ユーザが自由にプログラミングできる集積回路である。近年、ＦＰＧＡは、その特性から、デジタルカメラ、カムコーダ、ハードディスクレコーダといった種々の電子機器において採用されている。
【０００３】
具体的には、ＦＰＧＡは、論理ブロックを複数備えており、各論理ブロックをプログラムに応じて電気的に接続することで、種々の論理回路を構成することができる。また、ＦＰＧＡにおいては、論理回路の一部を動的に書き換えること（パーシャル・リコンフィギュレーション）が可能となっており、組み込み先の電子機器の仕様変更に対応できる。
【０００４】
例えば、非特許文献１は、書き換えが不可能な論理回路が構築されているスタティック領域と、書き換えが可能な論理回路が構築されているリコンフィギャラブル領域と、を備えたＦＰＧＡを開示している。非特許文献１に開示されたＦＰＧＡでは、回路構成が記述されたファイルを読み込むことで、リコンフィギャラブル領域における論理回路の書き換えが可能となっている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】「Vivado Design Suite ユーザーガイド」、［online］、２０１５年１１月１８日，ザイリンクス、［２０１６年４月１日検索］，インターネット＜URL：http://japan.xilinx.com/support/documentation/sw_manuals_j/xilinx2015_4/ug909-vivado-partial-reconfiguration.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、非特許文献１に開示されたＦＰＧＡでは、リコンフィギャラブル領域に構築されている現在の論理回路を新たな論理回路に書き換えるためには、まず、現在の論理回路を一旦停止し、その後に、新たな論理回路を再構築する必要がある。このため、非特許文献１に開示されたＦＰＧＡには、論理回路を書き換えている間、処理を実行できないという問題がある。
【０００７】
本発明の目的の一例は、上記問題を解消し、ＦＰＧＡにおいて、処理を停止することなく、論理回路の書き換えを実行し得る、回路装置、回路書き換え方法、及びコンピュータ読み取り可能な記録媒体を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の一側面における第１の回路装置は、
論理回路を展開可能な領域を少なくとも２つ有する、回路構築部と、
指定された論理回路を前記領域に展開する、回路制御部と、を備え、
前記回路制御部は、前記領域の一つに展開されている論理回路に対して、新たな論理回路への書き換えが指示された場合に、別の前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記領域の一つに先に展開されている前記論理回路の動作を停止させる、ことを特徴とする。
【０００９】
上記目的を達成するため、本発明の一側面における第２の回路装置は、
論理回路を展開可能な領域を有する、回路構築部と、
指定された論理回路を前記領域に展開する、回路制御部と、を備え、
前記回路制御部は、前記領域に展開されている前記論理回路に対して、新たな論理回路への書き換えが指示された場合に、先に展開されている前記論理回路の代わりに、前記論理回路が実行すべき処理を実行すると共に、前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記処理の実行を停止する、
ことを特徴とする。
【００１０】
また、上記目的を達成するため、本発明の一側面における第１の回路書き換え方法は、
論理回路を展開可能な領域を少なくとも２つ有する、回路装置を用いた方法であって、（ａ）前記回路装置が備えるプロセッサによって、指定された論理回路を前記領域に展開する、ステップと、
（ｂ）前記領域の一つに展開されている論理回路に対して、新たな論理回路への書き換えが指示された場合に、前記プロセッサによって、別の前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記領域の一つに先に展開されている前記論理回路の動作を停止させる、ステップと、
を有する、ことを特徴とする。
【００１１】
また、上記目的を達成するため、本発明の一側面における第２の回路書き換え方法は、
論理回路を展開可能な領域を有する、回路装置を用いた方法であって、
（ａ）前記回路装置が備えるコンピュータによって、指定された論理回路を前記領域に展開する、ステップと、
（ｂ）前記領域に展開されている前記論理回路に対して、新たな論理回路への書き換えが指示された場合に、前記コンピュータによって、先に展開されている前記論理回路の代わりに、前記論理回路が実行すべき処理を実行すると共に、前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記処理の実行を停止する、ステップと、
を有する、ことを特徴とする。
【００１２】
更に、上記目的を達成するため、本発明の一側面における第１のコンピュータ読み取り可能な記録媒体は、
論理回路を展開可能な領域を少なくとも２つ有する回路装置に備えられたコンピュータに、
（ａ）指定された論理回路を前記領域に展開する、ステップと、
（ｂ）前記領域の一つに展開されている論理回路に対して、新たな論理回路への書き換えが指示された場合に、別の前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記領域の一つに先に展開されている前記論理回路の動作を停止させる、ステップと、
を実行させる命令を含む、プログラムを記録していることを特徴とする。
【００１３】
更に、上記目的を達成するため、本発明の一側面における第２のコンピュータ読み取り可能な記録媒体は、
論理回路を展開可能な領域を有する回路装置に備えられたコンピュータに、
（ａ）指定された論理回路を前記領域に展開する、ステップと、
（ｂ）前記領域に展開されている前記論理回路に対して、新たな論理回路への書き換えが指示された場合に、先に展開されている前記論理回路の代わりに、前記論理回路が実行すべき処理を実行すると共に、前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記処理の実行を停止する、ステップと、
を実行させる命令を含む、プログラムを記録していることを特徴とする。
【発明の効果】
【００１４】
以上のように、本発明によれば、ＦＰＧＡにおいて、処理を停止することなく、論理回路の書き換えを実行することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態１における回路装置の構成を示すブロック図である。
【図２】図２は、本発明の実施の形態１における回路装置の機能を示す図である。
【図３】図３は、本発明の実施の形態１における回路装置の動作を示すフロー図である。
【図４】図４は、本発明の実施の形態２における回路装置の構成を示すブロック図である。
【図５】図５は、本発明の実施の形態２における回路装置の機能を示す図である。
【図６】図６は、本発明の実施の形態２における回路装置の動作を示すフロー図である。
【図７】図７は、本発明の実施の形態１及び２において回路装置を実現するコンピュータの一例を示すブロック図である。
【発明を実施するための形態】
【００１６】
（実施の形態１）
以下、本発明の実施の形態１における、回路装置、回路書き換え方法、及びプログラムについて、図１〜図３を参照しながら説明する。
【００１７】
［装置構成］
最初に、図１を用いて、本実施の形態１における回路装置の構成について説明する。図１は、本発明の実施の形態１における回路装置の構成を示すブロック図である。
【００１８】
図１に示す本実施の形態１における回路装置１０は、ＦＰＧＡ（Field Programmable Gate Array）であり、ユーザが自由にプログラミングできる集積回路である。図１に示すように、回路装置１０は、回路構築部２０と、回路制御部３０とを備えている。
【００１９】
回路構築部２０は、論理回路を展開可能な領域（以下「論理回路展開領域」）を少なくとも２つ有している。なお、図１の例では、２つの論理回路展開領域２１及び２２が例示されている。
【００２０】
回路制御部３０は、指定された論理回路を論理回路展開領域２１又は２２に展開する。また、回路制御部３０は、論理回路展開領域２１及び２２の一つに展開されている論理回路に対して、新たな論理回路への書き換えが指示された場合に、別の論理回路展開領域に新たな論理回路を展開する。更に、回路制御部３０は、新たな論理回路の展開が終了してから、論理回路展開領域の一つに先に展開されている論理回路の動作を停止させる。
【００２１】
このように、本実施の形態１では、論理回路を動的に書き換える必要が生じた場合に、既存の論理回路を停止する前に、新たな論理回路を構築することができる。つまり、本実施の形態１によれば、ＦＰＧＡにおいて、処理を停止することなく、論理回路の書き換えを実行することが可能となる。
【００２２】
ここで、図１に加えて図２を用いて、本実施の形態１における回路装置の構成及び機能について更に具体的に説明する。図２は、本発明の実施の形態１における回路装置の機能を示す図である。なお、図２においては、説明のために、回路構築部２０のみを図示している。
【００２３】
図１に示すように、本実施の形態では、回路装置１０において、回路制御部３０は、記録媒体４０から、論理回路を展開するためのプログラムを読み出し、読み出したプログラムを実行することによって論理回路展開領域に論理回路を展開する。また、図１において、プログラムＡは論理回路Ａを展開し、プログラムＢは論理回路Ｂを展開し、プログラムＣは論理回路Ｃを展開し、プログラムＤは論理回路Ｄを展開する。
【００２４】
そして、図２の上側の図に示すように、論理回路展開領域２１に論理回路Ａが展開され、論理回路展開領域２２が未使用である場合に、論理回路Ａに対して、論理回路Ｃへの書き換えが指示されたとする。
【００２５】
この場合、図２の中央の図に示すように、回路制御部３０は、論理回路Ａの動作を継続させた状態で、記録媒体４０からプログラムＣを読み出し、読み出したプログラムＣを実行して、論理回路展開領域２２に論理回路Ｃを展開する。これにより、回路構築部２０においては、論理回路Ａと論理回路Ｃとが展開された状態となる。
【００２６】
続いて、図２の下側の図に示すように、回路制御部３０は、論理回路Ｃの展開が終了すると、論理回路Ａの動作を停止させ、代わりに論理回路Ｃの動作を開始させる。この結果、論理回路Ａから論理回路Ｃへの切り替えはシームレスに行なわれ、論理回路が動作を停止している時間の発生が抑制される。
【００２７】
［装置動作］
次に、本発明の実施の形態１における回路装置１０の動作について図３を用いて説明する。図３は、本発明の実施の形態１における回路装置の動作を示すフロー図である。以下の説明においては、適宜図１及び図２を参酌する。また、本実施の形態１では、回路装置１０を動作させることによって、回路書き換え方法が実施される。よって、本実施の形態１における回路書き換え方法の説明は、以下の回路装置１０の動作説明に代える。
【００２８】
まず、前提として、回路制御部３０は、記録媒体４０から、いずれかの論理回路を展開するためのプログラムを読み出し、このプログラムを実行して、論理回路展開領域の１つに、論理回路を展開しているとする。
【００２９】
図３に示すように、最初に、回路制御部３０は、論理回路の書き換えの指示を受け取る（ステップＡ１）。
【００３０】
次に、回路制御部３０は、記録媒体４０から、書き換えが指示された新規の論理回路を展開するためのプログラムを読み出す（ステップＡ２）。
【００３１】
次に、回路制御部３０は、ステップＡ２で読み出したプログラムを実行して、未使用の論理回路展開領域に、新規の論理回路を展開する（ステップＡ３）。
【００３２】
その後、回路制御部３０は、新規の論理回路の展開が終了したことを確認すると、先に展開されていた論理回路の動作を停止すると共に、新規の論理回路を動作させる（ステップＡ４）。
【００３３】
以上のように本実施の形態１によれば、論理回路から論理回路への切り替えはシームレスに行なわれ、論理回路が動作を停止している時間の発生が抑制されるので、処理を停止することなく、論理回路の書き換えを実行することが可能となる。
【００３４】
［プログラム］
本実施の形態１におけるプログラムは、コンピュータに、図３に示すステップＡ１〜Ａ４を実行させるプログラムであれば良い。このプログラムをコンピュータにインストールし、実行することによって、本実施の形態１における回路装置１０と回路書き換え方法とを実現することができる。この場合、コンピュータのＣＰＵ（Central Processing Unit）は、回路制御部３０として機能し、処理を行なう。
【００３５】
（実施の形態２）
次に本発明の実施の形態２における、回路装置、回路書き換え方法、及びプログラムについて、図４〜図６を参照しながら説明する。
【００３６】
［装置構成］
最初に、図４を用いて、本実施の形態２における回路装置の構成について説明する。図４は、本発明の実施の形態２における回路装置の構成を示すブロック図である。
【００３７】
図４に示す本実施の形態２における回路装置５０も、実施の形態１における回路装置１０と同様に、ＦＰＧＡ（Field Programmable Gate Array）であり、ユーザが自由にプログラミングできる集積回路である。
【００３８】
また、図４に示すように、回路装置５０も、回路装置１０と同様に、回路構築部６０と、回路制御部７０とを備えている。そして、回路構築部６０は、論理回路を展開可能な論理回路展開領域６１を有している。また、回路制御部７０は、記録媒体４０から、論理回路を展開するためのプログラムを読み出し、読み出したプログラムを実行することによって論理回路展開領域に論理回路を展開する。
【００３９】
但し、本実施の形態２は、以下の点で実施の形態１と異なっている。以下、実施の形態１との相違点を中心に説明する。
【００４０】
まず、図４に示すように、本実施の形態１においては、回路構築部６０が有する論理回路展開領域６１は複数ではなく、１つのみである。このため、論理回路展開領域６１に展開されている論理回路に対して、新たな論理回路への書き換えが指示された場合は、回路制御部７０が、先に展開されている論理回路として動作する。
【００４１】
具体的には、回路制御部７０は、先に展開されている論理回路の代わりに、この論理回路が実行すべき処理を実行すると共に、論理回路展開領域に新たな論理回路を展開する。そして、回路制御部７０は、新たな論理回路の展開が終了してから、先に展開している論理回路が実行すべき処理の実行を停止する。
【００４２】
ここで、図５を用いて、本実施の形態２における回路装置の機能について更に具体的に説明する。図５は、本発明の実施の形態２における回路装置の機能を示す図である。なお、図５においては、説明のために、回路構築部６０と回路制御部７０のみを図示している。
【００４３】
図５の上側の図に示すように、論理回路展開領域６１に論理回路Ａが展開されている場合に、論理回路Ａに対して、論理回路Ｂへの書き換えが指示されたとする。この場合、回路制御部７０は、論理回路Ａから処理を引き続き、論理回路Ａとしての処理を開始する。
【００４４】
次に、図５の中央の図に示すように、回路制御部７０は、論理回路Ａとして処理を実行しながら、記録媒体４０からプログラムＢを読み出し、読み出したプログラムＢを実行して、論理回路展開領域６１に論理回路Ｂを展開する。また、回路制御部７０は、論理回路Ｂを展開している間、論理回路Ａとしての処理を実行しているので、この間に、論理回路Ａの処理が滞ることはない。
【００４５】
続いて、図５の下側の図に示すように、回路制御部７０は、論理回路Ｂの展開が終了すると、論理回路Ｂの動作を開始させ、更に、論理回路Ａとしての処理の実行を停止する。この結果、論理回路Ａから論理回路Ｂへの切り替えはシームレスに行なわれ、論理回路が動作を停止している時間の発生が抑制される。
【００４６】
［装置動作］
次に、本発明の実施の形態２における回路装置５０の動作について図６を用いて説明する。図６は、本発明の実施の形態２における回路装置の動作を示すフロー図である。以下の説明においては、適宜図４及び図５を参酌する。また、本実施の形態２では、回路装置５０を動作させることによって、回路書き換え方法が実施される。よって、本実施の形態２における回路書き換え方法の説明は、以下の回路装置５０の動作説明に代える。
【００４７】
まず、前提として、回路制御部７０は、記録媒体４０から、いずれかの論理回路を展開するためのプログラムを読み出し、このプログラムを実行して、論理回路展開領域６１に、論理回路を展開しているとする。
【００４８】
図６に示すように、最初に、回路制御部７０は、論理回路の書き換えの指示を受け取る（ステップＢ１）。
【００４９】
次に、回路制御部７０は、先に展開されている論理回路の代わりに、この論理回路が実行すべき処理を実行する（ステップＢ２）。
【００５０】
次に、回路制御部７０は、記録媒体４０から、書き換えが指示された新規の論理回路を展開するためのプログラムを読み出す（ステップＢ３）。
【００５１】
次に、回路制御部７０は、ステップＢ３で読み出したプログラムを実行して、論理回路展開領域６１に、新規の論理回路を展開する（ステップＢ４）。
【００５２】
その後、回路制御部７０は、新規の論理回路の展開が終了したことを確認すると、新規の論理回路を動作させ、更に、実行していた論理回路としての処理を停止する（ステップＢ５）。
【００５３】
以上のように本実施の形態２においても、実施の形態１と同様に、論理回路から論理回路への切り替えはシームレスに行なわれ、論理回路が動作を停止している時間の発生が抑制されるので、処理を停止することなく、論理回路の書き換えを実行することが可能となる。
【００５４】
［プログラム］
本実施の形態２におけるプログラムは、コンピュータに、図６に示すステップＢ１〜Ｂ５を実行させるプログラムであれば良い。このプログラムをコンピュータにインストールし、実行することによって、本実施の形態２における回路装置５０と回路書き換え方法とを実現することができる。この場合、コンピュータのＣＰＵ（Central Processing Unit）は、回路制御部７０として機能し、処理を行なう。
【００５５】
（物理構成）
ここで、実施の形態１及び２におけるプログラムを実行することによって、回路制御部を実現するコンピュータについて図７を用いて説明する。図７は、本発明の実施の形態１及び２において回路装置を実現するコンピュータの一例を示すブロック図である。
【００５６】
図７に示すように、コンピュータ１１０は、ＣＰＵ１１１と、メインメモリ１１２と、入力インターフェイス１１４と、データリーダ１１５とを備える。これらの各部は、バス１１３を介して、互いにデータ通信可能に接続される。
【００５７】
ＣＰＵ１１１は、本実施の形態１または２におけるプログラム（コード）をメインメモリ１１２に展開し、これらを所定順序で実行することにより、各種の演算を実施する。メインメモリ１１２は、典型的には、ＤＲＡＭ（Dynamic Random Access Memory）等の揮発性の記憶装置である。また、本実施の形態におけるプログラムは、コンピュータ読み取り可能な記録媒体に格納された状態で提供される。なお、本実施の形態におけるプログラムは、インターネット上で流通するものであっても良い。
【００５８】
また、入力インターフェイス１１４は、ＣＰＵ１１１と外部との間のデータ伝送を仲介する。データリーダ１１５は、ＣＰＵ１１１と記録媒体との間のデータ伝送を仲介し、記録媒体からのデータの読み出しを実行する。
【００５９】
また、コンピュータ読み取り可能な記録媒体の具体例としては、ＣＦ（Compact Flash（登録商標））及びＳＤ（Secure Digital）等の汎用的な半導体記憶デバイス、フレキシブルディスク（Flexible Disk）等の磁気記録媒体、又はＣＤ−ＲＯＭ（Compact Disk Read Only Memory）などの光学記録媒体が挙げられる。
【００６０】
上述した実施の形態の一部又は全部は、以下に記載する（付記１）〜（付記６）によって表現することができるが、以下の記載に限定されるものではない。
【００６１】
（付記１）
論理回路を展開可能な領域を少なくとも２つ有する、回路構築部と、
指定された論理回路を前記領域に展開する、回路制御部と、を備え、
前記回路制御部は、前記領域の一つに展開されている論理回路に対して、新たな論理回路への書き換えが指示された場合に、別の前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記領域の一つに先に展開されている前記論理回路の動作を停止させる、
ことを特徴とする回路装置。
【００６２】
（付記２）
論理回路を展開可能な領域を有する、回路構築部と、
指定された論理回路を前記領域に展開する、回路制御部と、を備え、
前記回路制御部は、前記領域に展開されている前記論理回路に対して、新たな論理回路への書き換えが指示された場合に、先に展開されている前記論理回路の代わりに、前記論理回路が実行すべき処理を実行すると共に、前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記処理の実行を停止する、
ことを特徴とする回路装置。
【００６３】
（付記３）
論理回路を展開可能な領域を少なくとも２つ有する、回路装置を用いた方法であって、（ａ）前記回路装置が備えるプロセッサによって、指定された論理回路を前記領域に展開する、ステップと、
（ｂ）前記領域の一つに展開されている論理回路に対して、新たな論理回路への書き換えが指示された場合に、前記プロセッサによって、別の前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記領域の一つに先に展開されている前記論理回路の動作を停止させる、ステップと、
を有する、ことを特徴とする回路書き換え方法。
【００６４】
（付記４）
論理回路を展開可能な領域を有する、回路装置を用いた方法であって、
（ａ）前記回路装置が備えるコンピュータによって、指定された論理回路を前記領域に展開する、ステップと、
（ｂ）前記領域に展開されている前記論理回路に対して、新たな論理回路への書き換えが指示された場合に、前記コンピュータによって、先に展開されている前記論理回路の代わりに、前記論理回路が実行すべき処理を実行すると共に、前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記処理の実行を停止する、ステップと、
を有する、ことを特徴とする回路書き換え方法。
【００６５】
（付記５）
論理回路を展開可能な領域を少なくとも２つ有する回路装置に備えられたコンピュータに、
（ａ）指定された論理回路を前記領域に展開する、ステップと、
（ｂ）前記領域の一つに展開されている論理回路に対して、新たな論理回路への書き換えが指示された場合に、別の前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記領域の一つに先に展開されている前記論理回路の動作を停止させる、ステップと、
を実行させる命令を含むプログラム。
【００６６】
（付記６）
論理回路を展開可能な領域を有する回路装置に備えられたコンピュータに、
（ａ）指定された論理回路を前記領域に展開する、ステップと、
（ｂ）前記領域に展開されている前記論理回路に対して、新たな論理回路への書き換えが指示された場合に、先に展開されている前記論理回路の代わりに、前記論理回路が実行すべき処理を実行すると共に、前記領域に前記新たな論理回路を展開し、前記新たな論理回路の展開が終了してから、前記処理の実行を停止する、ステップと、
を実行させる命令を含むプログラム。
【００６７】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【００６８】
この出願は、２０１６年０４月２８日に出願された日本出願特願２０１６-０９０７２７を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【００６９】
以上のように、本発明によれば、ＦＰＧＡにおいて、処理を停止することなく、論理回路の書き換えを実行することができる。本発明は、ＦＰＧＡに特に有用である。
【符号の説明】
【００７０】
１０  回路装置（実施の形態１）
２０  回路構築部
２１、２２  論理回路展開領域
３０  回路制御部
４０  記録媒体
５０  回路装置（実施の形態２）
６０  回路構築部
６１  論理回路展開領域
７０  回路制御部
１１０  コンピュータ
１１１  ＣＰＵ
１１２  メインメモリ
１１３  バス
１１４  入力インターフェイス
１１５  データリーダ
【図１】
2020099061.tif 000003
【図２】
2020099061.tif 000004
【図３】
2020099061.tif 000005
【図４】
2020099061.tif 000006
【図５】
2020099061.tif 000007
【図６】
2020099061.tif 000008
【図７】
2020099061.tif 000009