(57)【要約】【課題】優れた放熱性を得ながら出力電流を増加することができる化合物半導体装置、化合物半導体装置の製造方法及び増幅器を提供する。【解決手段】化合物半導体装置１００は、化合物半導体の電子走行層１０２及び電子供給層１０４を含む半導体積層構造１０６と、電子供給層１０４の上方のゲート電極１１６、ソース電極１１３及びドレイン電極１１４と、ゲート電極１１６とドレイン電極１１４との間で半導体積層構造１０６上に形成されたダイヤモンドの第１の絶縁層１２１と、ゲート電極１１６とソース電極１１３との間で半導体積層構造１０６上に形成された第２の絶縁層１２２と、を有する。第１の絶縁層１２１から電子供給層１０４に正の圧縮応力が作用し、第２の絶縁層１２２からの電子供給層１０４への圧縮応力は、第１の絶縁層１２１から電子供給層１０４への圧縮応力より小さい。【選択図】図１
2020027911.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体の電子走行層及び電子供給層を含む半導体積層構造と、
前記電子供給層の上方のゲート電極、ソース電極及びドレイン電極と、
前記ゲート電極と前記ドレイン電極との間で前記半導体積層構造上に形成されたダイヤモンドの第１の絶縁層と、
前記ゲート電極と前記ソース電極との間で前記半導体積層構造上に形成された第２の絶縁層と、
を有し、
前記第１の絶縁層から前記電子供給層に正の圧縮応力が作用し、
前記第２の絶縁層からの前記電子供給層への圧縮応力は、前記第１の絶縁層から前記電子供給層への圧縮応力より小さいことを特徴とする化合物半導体装置。
【請求項２】
前記第２の絶縁層は、前記電子供給層に正の引張応力を付与することを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記第２の絶縁層の格子定数は、前記電子供給層の格子定数より大きいことを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記半導体積層構造は、前記電子走行層及び前記電子供給層の上方に、Ａｌを含む窒化物半導体のキャップ層を有することを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
【請求項５】
前記ゲート電極は、前記第１の絶縁層の上面に接するフィールドプレート部を有することを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【請求項７】
化合物半導体の電子走行層及び電子供給層を含む半導体積層構造を形成する工程と、
前記電子供給層の上方にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記ゲート電極と前記ドレイン電極との間で前記半導体積層構造上にダイヤモンドの第１の絶縁層を形成する工程と、
前記ゲート電極と前記ソース電極との間で前記半導体積層構造上に第２の絶縁層を形成する工程と、
を有し、
前記第１の絶縁層から前記電子供給層に正の圧縮応力が作用し、
前記第２の絶縁層からの前記電子供給層への圧縮応力は、前記第１の絶縁層から前記電子供給層への圧縮応力より小さいことを特徴とする化合物半導体装置の製造方法。
【請求項８】
前記半導体積層構造を形成する工程は、前記電子走行層及び前記電子供給層の上方に、Ａｌを含む窒化物半導体のキャップ層を形成する工程を有することを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置、化合物半導体装置の製造方法及び増幅器に関する。
【背景技術】
【０００２】
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（field-effect  transistor：ＦＥＴ）、特に、高電子移動度トランジスタ（high  electron  mobility  transistor：ＨＥＭＴ）に関する技術が開発されている。
【０００３】
窒化物半導体を用いた電界効果型トランジスタとしては、電子走行層にＧａＮを用い電子供給層にＡｌＧａＮを用いたＧａＮ系ＨＥＭＴがあり、ＧａＮにおけるピエゾ分極や自発分極の作用により電子走行層において高濃度の二次元電子ガス（two-dimensional  electron  gas：２ＤＥＧ）が生成される。このため、ＧａＮ系ＨＥＭＴは高出力増幅器への応用が期待されている。
【０００４】
出力が増加するほど、ＨＥＭＴは発熱しやすい。そこで、ＨＥＭＴが発する熱を外部に放出するために、ＨＥＭＴの表面にダイヤモンドの層を設けた構造が提案されている。
【０００５】
しかしながら、ＨＥＭＴの表面にダイヤモンドの層が設けられた化合物半導体装置では、優れた放熱性が得られるものの、十分な大きさの出力電流が得られないことがある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１６３３３４号公報
【特許文献２】特開２００８−１０３７０５号公報
【特許文献３】特開２００７−１５７８２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本開示の目的は、優れた放熱性を得ながら出力電流を増加することができる化合物半導体装置、化合物半導体装置の製造方法及び増幅器を提供することにある。
【課題を解決するための手段】
【０００８】
本開示の一形態によれば、化合物半導体の電子走行層及び電子供給層を含む半導体積層構造と、前記電子供給層の上方のゲート電極、ソース電極及びドレイン電極と、前記ゲート電極と前記ドレイン電極との間で前記半導体積層構造上に形成されたダイヤモンドの第１の絶縁層と、前記ゲート電極と前記ソース電極との間で前記半導体積層構造上に形成された第２の絶縁層と、を有し、前記第１の絶縁層から前記電子供給層に正の圧縮応力が作用し、前記第２の絶縁層からの前記電子供給層への圧縮応力は、前記第１の絶縁層から前記電子供給層への圧縮応力より小さい化合物半導体装置が提供される。
【発明の効果】
【０００９】
本開示によれば、優れた放熱性を得ながら出力電流を増加することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る化合物半導体装置を示す断面図である。
【図２】第１の実施形態に係る化合物半導体装置の製造方法を示す断面図である。
【図３】第２の実施形態に係る化合物半導体装置を示す断面図である。
【図４Ａ】第２の実施形態に係る化合物半導体装置の製造方法を示す断面図（その１）である。
【図４Ｂ】第２の実施形態に係る化合物半導体装置の製造方法を示す断面図（その２）である。
【図４Ｃ】第２の実施形態に係る化合物半導体装置の製造方法を示す断面図（その３）である。
【図５】第３の実施形態に係る化合物半導体装置を示す断面図である。
【図６】第３の実施形態に係る化合物半導体装置の製造方法を示す断面図である。
【図７】第４の実施形態に係る化合物半導体装置を示す断面図である。
【図８】第４の実施形態に係る化合物半導体装置の製造方法を示す断面図である。
【図９】第５の実施形態に係るディスクリートパッケージを示す図である。
【図１０】第６の実施形態に係るＰＦＣ回路を示す結線図である。
【図１１】第７の実施形態に係る電源装置を示す結線図である。
【図１２】第８の実施形態に係る増幅器を示す結線図である。
【発明を実施するための形態】
【００１１】
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
【００１２】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る化合物半導体装置を示す断面図である。
【００１３】
第１の実施形態に係る化合物半導体装置１００は、図１に示すように、化合物半導体の電子走行層１０２及び電子供給層１０４を含む半導体積層構造１０６を有する。化合物半導体装置１００は、電子供給層１０４の上方のゲート電極１１６、ソース電極１１３及びドレイン電極１１４を有する。化合物半導体装置１００は、ゲート電極１１６とドレイン電極１１４との間で半導体積層構造１０６上に形成されたダイヤモンドの第１の絶縁層１２１と、ゲート電極１１６とソース電極１１３との間で半導体積層構造１０６上に形成された第２の絶縁層１１２と、を有する。第１の絶縁層１２１から電子供給層１０４に正の圧縮応力が作用し、第２の絶縁層１２２からの電子供給層１０４への圧縮応力は、第１の絶縁層１２１から電子供給層１０４への圧縮応力より小さい。なお、第２の絶縁層１２２からの電子供給層１０４への応力が正の引張応力である場合、この応力は負の圧縮応力である。
【００１４】
化合物半導体装置１００では、ゲート電極１１６とドレイン電極１１４との間で半導体積層構造１０６上にダイヤモンドの第１の絶縁層１２１が形成されているため、優れた放熱性が得られる。また、第１の絶縁層１２１から電子供給層１０４に正の圧縮応力が作用するが、第２の絶縁層１２２からの電子供給層１０４への圧縮応力は、第１の絶縁層１２１から電子供給層１０４への圧縮応力より小さい。このため、ダイヤモンドの第１の絶縁層１２１の下方において二次元電子ガス（２ＤＥＧ）１０９の濃度が低いとしても、第２の絶縁層１２２の下方では、十分な濃度の２ＤＥＧ１０９が生成する。従って、ゲート電極１１６とソース電極１１３との間でも半導体積層構造１０６上にダイヤモンドの層が設けられた構造と比較して、出力電流を向上することができる。また、第１の絶縁層１２１の下方において２ＤＥＧ１０９の濃度が低いことで、ゲート電極１１６のドレイン電極１１４側に生じやすい電界集中を緩和し、耐圧を向上することができる。
【００１５】
次に、第１の実施形態に係る化合物半導体装置１００の製造方法について説明する。図２は、第１の実施形態に係る化合物半導体装置１００の製造方法を示す断面図である。
【００１６】
図２（ａ）に示すように、化合物半導体の電子走行層１０２及び電子供給層１０４を含む半導体積層構造１０６を形成する。図２（ｂ）に示すように、電子供給層１０４の上方にゲート電極１１６、ソース電極１１３及びドレイン電極１１４を形成する。図２（ｃ）に示すように、ゲート電極１１６とドレイン電極１１４との間で半導体積層構造１０６上にダイヤモンドの第１の絶縁層１２１を形成する。図２（ｄ）に示すように、ゲート電極１１６とソース電極１１３との間で半導体積層構造１０６上に第２の絶縁層１２２を形成する。
【００１７】
このようにして、第１の実施形態に係る化合物半導体装置１００を製造することができる。
【００１８】
なお、図２（ａ）〜図２（ｄ）の順序は各工程の順序を示すものではない。例えば、第２の絶縁層１２２を第１の絶縁層１２１より先に形成してもよい。例えば、ソース電極１１３及びドレイン電極１１４を形成した後に、ゲート電極１１６を形成してもよい。例えば、第１の絶縁層１２１及び第２の絶縁層１２２をゲート電極１１６より先に形成してもよい。
【００１９】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置に関する。図３は、第２の実施形態に係る化合物半導体装置を示す断面図である。
【００２０】
第２の実施形態に係る化合物半導体装置２００は、図３に示すように、基板２０１上に形成された半導体積層構造２０６を有する。半導体積層構造２０６は、例えば、化合物半導体の電子走行層２０２、スペーサ層２０３、電子供給層２０４及びキャップ層２０５を含む。電子走行層２０２は、例えば厚さが２μｍ〜４μｍで不純物の意図的なドーピングが行われていないＧａＮ層（ｉ−ＧａＮ層）である。スペーサ層２０３は、例えば厚さが４ｎｍ〜６ｎｍで不純物の意図的なドーピングが行われていないＡｌＧａＮ層（ｉ−ＡｌＧａＮ層）である。電子供給層２０４は、例えば厚さが２５ｎｍ〜３５ｎｍのｎ型のＡｌＧａＮ層（ｎ−ＡｌＧａＮ層）である。キャップ層２０５は、例えば厚さが１ｎｍ〜１０ｎｍのＡｌＮ層である。電子供給層２０４には、例えばＳｉが５×１０１８ｃｍ−３程度の濃度でドーピングされている。半導体積層構造２０６が電子走行層２０２と基板２０１との間に、ＡｌＧａＮ等のバッファ層を含んでもよい。
【００２１】
半導体積層構造２０６に、素子領域を画定する素子分離領域２１０が形成されている。素子領域内において、キャップ層２０５に開口部２１１及び２１２が形成されており、開口部２１１内にソース電極２１３が形成され、開口部２１２内にドレイン電極２１４が形成されている。キャップ層２０５上にダイヤモンドの第１の絶縁層２２１及び酸化アルミニウム（Ａｌ２Ｏ３）又は窒化シリコン（Ｓｉ３Ｎ４）の第２の絶縁層２２２が形成されている。第１の絶縁層２２１と第２の絶縁層２２２との間にギャップ２１５があり、第１の絶縁層２２１はギャップ２１５よりもドレイン電極２１４側にあり、第２の絶縁層２２２はギャップ２１５よりもソース電極２１３側にある。第１の絶縁層２２１は、例えば厚さが１０ｎｍ〜１０００ｎｍのダイヤモンド層である。第２の絶縁層２２２は、例えば厚さが１０ｎｍ〜１００ｎｍの酸化アルミニウム層又は窒化シリコン層である。ギャップ２１５を介してキャップ層２０５とショットキー接触するゲート電極２１６が形成されている。つまり、ゲート電極２１６とドレイン電極２１４との間でキャップ層２０５上にダイヤモンドの第１の絶縁層２２１が形成され、ゲート電極２１６とソース電極２１３との間でキャップ層２０５上に第２の絶縁層２２２が形成されている。ゲート電極２１６は、いわゆるＴ字型構造を有しており、第１の絶縁層２２１の上面と接する庇状のフィールドプレート部２１７を含む。
【００２２】
化合物半導体装置２００では、ゲート電極２１６とドレイン電極２１４との間でキャップ層２０５上にダイヤモンドの第１の絶縁層２２１が形成されているため、優れた放熱性が得られる。また、窒化アルミニウム（ＡｌＮ）の熱伝導率（３１９Ｗ／ｍ・Ｋ程度）は、窒化ガリウム（ＧａＮ）の熱伝導率（２２０Ｗ／ｍ・Ｋ）及び窒化シリコン（Ｓｉ３Ｎ４）の熱伝導率（３Ｗ／ｍ・Ｋ程度）よりも極めて高い。このため、キャップ層２０５にＡｌＮが用いられた化合物半導体装置２００では、ＧａＮ又はＳｉ３Ｎ４が用いられた構造と比較して、ゲート電極２１６の近傍で発生した熱を高効率で第１の絶縁層２２１まで伝達することができる。
【００２３】
また、第１の絶縁層２２１を構成するダイヤモンドの格子定数は電子供給層２０４を構成するＡｌＧａＮの格子定数よりも小さい。従って、第１の絶縁層２２１から電子供給層２０４に正の圧縮応力が作用し、第１の絶縁層２２１が含まれない構造と比較すると、ゲート電極２１６とドレイン電極２１４との間のチャネルにおける２ＤＥＧ２０９の濃度が低い。このため、ゲート電極２１６のドレイン電極２１４側に生じやすい電界集中を緩和し、耐圧を向上することができる。
【００２４】
更に、ゲート電極２１６とソース電極２１３との間でキャップ層２０５上に酸化アルミニウム又は窒化シリコンの第２の絶縁層２２２が形成されている。酸化アルミニウムの格子定数及び窒化シリコンの格子定数は電子供給層２０４を構成するＡｌＧａＮの格子定数よりも大きい。従って、第２の絶縁層２２２から電子供給層２０４に正の引張応力、すなわち負の圧縮応力が作用し、第２の絶縁層２２２に代えてダイヤモンド層が設けられた構造と比較すると、ゲート電極２１６とソース電極２１３との間のチャネルにおける２ＤＥＧ２０９の濃度が極めて高い。このため、化合物半導体装置２００では、相互コンダクタンスｇｍを高め、オン抵抗を低下させ、大きな出力電流を得ることができる。
【００２５】
このように、第２の実施形態では、ゲート電極２１６とドレイン電極２１４との間のチャネルにおける２ＤＥＧ２０９の濃度（第１の濃度Ｄ１）は、ゲート電極２１６とソース電極２１３との間のチャネルにおける２ＤＥＧ２０９の濃度（第２の濃度Ｄ２）より低い。
【００２６】
第２の実施形態によれば、ゲート電極２１６の近傍で発生した熱を、主にキャップ層２０５及び第１の絶縁層２２１を通じて外部に高効率で放出することができる。また、ダイヤモンドの層がソース電極２１３とゲート電極２１６との間にも形成された場合は、その下方での２ＤＥＧ２０９の密度が低く、十分な出力電流が得られないことがある。これに対し、第２の実施形態によれば、第２の絶縁層２２２の作用により、その下方での２ＤＥＧ２０９の密度を高め、大きな出力電流を得ることができる。更に、ゲート電極２１６のドレイン電極２１４側では２ＤＥＧ２０９の密度が低いため、電界集中を緩和し、優れた耐圧を得ることができる。
【００２７】
また、ゲート電極２１６がフィールドプレート部２１７を含むため、フィールドプレート部２１７によっても電界集中が緩和され、優れた耐圧を得ることができる。
【００２８】
なお、キャップ層２０５に、ＡｌＮに代えて、ＩｎｘＡｌ１−ｘＮ（０＜ｘ＜０．５）又はＩｎｘＡｌ１−ｘ−ｙＧａｙＮ（０＜ｘ＜０．５、０＜ｙ＜０．５、ｘ＋ｙ＜０．５）が用いられてもよい。
【００２９】
次に、第２の実施形態に係る化合物半導体装置２００の製造方法について説明する。図４Ａ〜図４Ｃは、第２の実施形態に係る化合物半導体装置２００の製造方法を示す断面図である。
【００３０】
先ず、図４Ａ（ａ）に示すように、基板２０１上に、電子走行層２０２、スペーサ層２０３、電子供給層２０４及びキャップ層２０５を含む半導体積層構造２０６を形成する。半導体積層構造２０６は、例えば有機金属気相成長（metal  organic  vapor  phase  epitaxy：ＭＯＶＰＥ）法により形成することができる。この結果、電子走行層２０２の表面近傍に、第１の密度Ｄ１超かつ第２の密度Ｄ２未満の第３の密度Ｄ３で２ＤＥＧ２０９が生成する。
【００３１】
半導体積層構造２０６の形成に際しては、例えば、Ａｌ源であるトリメチルアルミニウム（ＴＭＡ）ガス、Ｇａ源であるトリメチルガリウム（ＴＭＧ）ガス、及びＮ源であるアンモニア（ＮＨ３）ガスの混合ガスを用いる。このとき、成長させる化合物半導体層の組成に応じて、トリメチルアルミニウムガス及びトリメチルガリウムガスの供給の有無及び流量を適宜設定する。各化合物半導体層に共通の原料であるアンモニアガスの流量は、例えば１００ｃｃｍ〜１０ＬＭ程度とする。また、例えば、成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度、成長温度は１０００℃〜１２００℃程度とする。また、ｎ型の化合物半導体層（例えば電子供給層２０４）を成長させる際には、例えば、Ｓｉを含むＳｉＨ４ガスを所定の流量で混合ガスに添加し、化合物半導体層にＳｉをドーピングする。Ｓｉのドーピング濃度は、例えば１×１０１８ｃｍ−３程度〜１×１０２０ｃｍ−３とする。
【００３２】
次いで、図４Ａ（ｂ）に示すように、半導体積層構造２０６に素子領域を画定する素子分離領域２１０を形成する。素子分離領域２１０の形成では、例えば、素子分離領域２１０を形成する予定の領域を露出するフォトレジストのパターンをキャップ層２０５上に形成し、このパターンをマスクとしてＡｒ等のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。素子分離領域２１０では、２ＤＥＧ２０９が消失する。
【００３３】
その後、図４Ａ（ｃ）に示すように、キャップ層２０５に開口部２１１及び２１２を形成し、開口部２１１内にソース電極２１３を形成し、開口部２１２内にドレイン電極２１４を形成する。例えば、フォトリソグラフィ技術によってソース電極２１３の形成予定領域及びドレイン電極２１４の形成予定領域のそれぞれに開口部を有するレジスト膜を設け、塩素系ガスを用いたドライエッチングを行うことによって、開口部２１１及び２１２を形成することができる。更に、例えば、このレジスト膜を成長マスクとして蒸着法により金属膜を形成し、このレジスト膜をその上の金属膜と共に除去することで、レジスト膜の開口部の内側にソース電極２１３及びドレイン電極２１４を形成することができる。すなわち、リフトオフ法によりソース電極２１３及びドレイン電極２１４を形成することができる。金属膜の形成では、例えば、Ｔｉ膜を形成した後にＡｌ膜を形成する。レジスト膜の除去後に、例えば、窒素雰囲気中にて４００℃〜１０００℃で熱処理を行い、オーミック特性を確立する。
【００３４】
続いて、図４Ｂ（ｄ）に示すように、キャップ層２０５上に第１の絶縁層２２１を形成する。第１の絶縁層２２１の形成では、例えば、種ダイヤモンドとして粉末状ダイヤモンドをキャップ層２０５上に配置し、化学気相成長（chemical  vapor  deposition：ＣＶＤ）法により多結晶ダイヤモンドの層を形成する。この結果、２ＤＥＧ２０９の密度が第１の密度Ｄ１に低下する。例えば、多結晶ダイヤモンドの層の形成温度は６００℃〜９００℃とし、好ましくは６００℃〜７００℃とする。例えば、多結晶ダイヤモンドの原料には、メタン（ＣＨ４）及び水素（Ｈ２）を用いる。
【００３５】
次いで、図４Ｂ（ｅ）に示すように、第１の絶縁層２２１を予め定められた形状に加工する。この加工では、例えば、フォトリソグラフィ技術によって第１の絶縁層２２１の除去する予定の部分に開口部を有するレジスト膜を設け、酸素ガスを用いたドライエッチングを行うことができる。この結果、平面視で第１の絶縁層２２１よりソース電極２１３側の領域では、２ＤＥＧ２０９の密度が第３の密度Ｄ３に上昇する。
【００３６】
その後、図４Ｂ（ｆ）に示すように、キャップ層２０５及び第１の絶縁層２２１上に第２の絶縁層２２２を形成する。第２の絶縁層２２２を形成では、例えば、酸化アルミニウム層又は窒化シリコン層を原子層堆積（atomic  layer  deposition：ＡＬＤ）法により形成する。この結果、平面視で第１の絶縁層２２１よりソース電極２１３側の領域では、２ＤＥＧ２０９の密度が第２の密度Ｄ２に上昇し、第１の絶縁層２２１が残る領域では、２ＤＥＧ２０９の密度が第２の密度Ｄ２未満の第４の密度Ｄ４に上昇する。
【００３７】
続いて、図４Ｃ（ｇ）に示すように、第２の絶縁層２２２を予め定められた形状に加工する。この加工では、例えば、フォトリソグラフィ技術によって第２の絶縁層２２２の除去する予定の部分に開口部を有するレジスト膜を設け、水酸化テトラメチルアンモニウム（tetramethylammonium  hydroxide：ＴＭＡＨ）を用いたウェットエッチングを行うことができる。この結果、キャップ層２０５上にて第１の絶縁層２２１と第２の絶縁層２２２との間にギャップ２１５が形成される。また、第１の絶縁層２２１が残る領域では、２ＤＥＧ２０９の密度が第１の密度Ｄ１に低下する。
【００３８】
次いで、図４Ｃ（ｈ）に示すように、ギャップ２１５を介してキャップ層２０５とショットキー接触し、フィールドプレート部２１７を含むゲート電極２１６を形成する。ゲート電極２１６の形成では、例えば、フォトリソグラフィ技術によってゲート電極２１６の形成予定領域に開口部を有するレジスト膜を設ける。そして、このレジスト膜を成長マスクとして蒸着法により金属膜を形成し、このレジスト膜をその上の金属膜と共に除去することで、レジスト膜の開口部の内側にゲート電極２１６を形成することができる。すなわち、リフトオフ法によりゲート電極２１６を形成することができる。金属膜の形成では、例えば、Ｎｉ膜を形成した後にＡｕ膜を形成する。
【００３９】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００４０】
上記のように、例えば、第１の絶縁層２２１としては、例えば、メタン及び水素を用いて、６００℃〜９００℃の温度で多結晶ダイヤモンドの層を形成する。このような条件で第１の絶縁層２２１を形成する場合、キャップ層２０５がＧａＮ層であると、その表面がエッチングされやすい。これに対し、キャップ層２０５がＡｌＮ層であると、その表面はエッチングされにくい。従って、キャップ層２０５としてはＡｌＮ層を形成することが好ましい。ＡｌＮ層に代えて、ＩｎｘＡｌ１−ｘＮ（０＜ｘ＜０．５）層又はＩｎｘＡｌ１−ｘ−ｙＧａｙＮ（０＜ｘ＜０．５、０＜ｙ＜０．５、ｘ＋ｙ＜０．５）層を形成してもよい。
【００４１】
なお、２ＤＥＧ２０９の密度は歪みの大きさ等に応じて連続的に変化する。例えば、上記の密度Ｄ１〜Ｄ４の間で密度が段階的に変化しているのではなく、隣り合う領域間では、２ＤＥＧ２０９の密度が連続的に変化している。以下の実施形態でも同様である。
【００４２】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置に関する。図５は、第３の実施形態に係る化合物半導体装置を示す断面図である。
【００４３】
図５に示すように、第３の実施形態に係る化合物半導体装置３００では、キャップ層２０５に、平面視でギャップ２１５と重なり合うゲートリセス３０１が形成されている。ゲート電極２１６は、ゲートリセス３０１内に入り込んでいる。他の構成は第２の実施形態と同様である。
【００４４】
第３の実施形態によっても第２の実施形態と同様の効果を得ることができる。また、第２の実施形態と比較すると、ゲート電極２１６の下端と２ＤＥＧ２０９との距離が短いため、より優れた高周波特性を得ることができる。
【００４５】
次に、第３の実施形態に係る化合物半導体装置３００の製造方法について説明する。図６は、第３の実施形態に係る化合物半導体装置３００の製造方法を示す断面図である。
【００４６】
先ず、図６（ａ）に示すように、化合物半導体装置２００の製造方法と同様にして、第２の絶縁層２２２の加工（図４Ｃ（ｇ））までの処理を行う。
【００４７】
次いで、図６（ｂ）に示すように、平面視でギャップ２１５と重なり合うゲートリセス３０１を、例えば塩素系のガス（Ｃｌ２、ＢＣｌ３等）を用いたドライエッチングにてキャップ層２０５に形成する。
【００４８】
その後、図６（ｃ）に示すように、化合物半導体装置２００の製造方法と同様にして、ゲート電極２１６を形成する。
【００４９】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００５０】
なお、第１の絶縁層２２１及び第２の絶縁層２２２の形成前にゲートリセス３０１を形成してもよい。
【００５１】
また、キャップ層２０５を貫通するようにゲートリセス３０１を形成してもよい。この場合、ゲート電極２１６は電子供給層２０４にも接する。
【００５２】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＧａＮ系ＨＥＭＴを含む化合物半導体装置に関する。図７は、第４の実施形態に係る化合物半導体装置を示す断面図である。
【００５３】
図７に示すように、第４の実施形態に係る化合物半導体装置４００は第２の絶縁層２２２に代えて第２の絶縁層４２２を有する。第２の絶縁層４２２は、例えば、キャップ層２０５の表面に形成された酸化アルミニウムの層であり、その厚さは０．５ｎｍ〜５ｎｍである。第２の絶縁層４２２は、平面視で第１の絶縁層２２１のソース電極２１３側の端部まで延びるように形成されている。ゲート電極２１６の下端はキャップ層２０５ではなく第２の絶縁層２２２に接する。第２の絶縁層の平面視でゲート電極２１６と重なり合う部分はゲート絶縁膜として機能する。他の構成は第２の実施形態と同様である。
【００５４】
第４の実施形態によっても第２の実施形態と同様の効果を得ることができる。また、後述のように、第２の実施形態と比較すると、工数を短縮することができる。
【００５５】
次に、第４の実施形態に係る化合物半導体装置４００の製造方法について説明する。図８は、第４の実施形態に係る化合物半導体装置４００の製造方法を示す断面図である。
【００５６】
先ず、図８（ａ）に示すように、化合物半導体装置２００の製造方法と同様にして、第１の絶縁層２２１の加工（図４Ｂ（ｅ））までの処理を行う。
【００５７】
次いで、図８（ｂ）に示すように、キャップ層２０５の表面の第１の絶縁層２２１から露出する部分に第２の絶縁層４２２を形成する。第２の絶縁層４２２の形成では、例えば、フォトリソグラフィ技術によって第２の絶縁層４２２を形成予定領域に開口部を有するレジスト膜を設け、水蒸気を用いてキャップ層２０５の表面を酸化させる。水蒸気に代えて酸素プラズマ等を用いてもよい。
【００５８】
その後、図８（ｃ）に示すように、化合物半導体装置２００の製造方法と同様にして、ゲート電極２１６を形成する。
【００５９】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００６０】
この製造方法では、キャップ層２０５の表面の酸化により第２の絶縁層４２２を形成することができる。従って、化合物半導体装置２００の製造方法と比較して工数を低減することができる。
【００６１】
なお、半導体積層構造に含まれる化合物半導体の層の組成は、上記の実施形態に記載されたものに限定されない。例えば、ＩｎＡｌＮ、ＩｎＧａＡｌＮ等の窒化物半導体が用いられてもよい。また、ＩｎＰ等の化合物半導体が用いられてもよい。
【００６２】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＨＥＭＴのディスクリートパッケージに関する。図９は、第５の実施形態に係るディスクリートパッケージを示す図である。
【００６３】
第７の実施形態では、図９に示すように、第１〜第４の実施形態のいずれかと同様の構造を備えた化合物半導体装置１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極１１４又は２１４が接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極１１３又は２１３に接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極１１６又は２１６に接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及び化合物半導体装置１２１０等がモールド樹脂１２３１によりパッケージングされている。
【００６４】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、化合物半導体装置１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【００６５】
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、ＨＥＭＴを備えたＰＦＣ（Power  Factor  Correction）回路に関する。図１０は、第６の実施形態に係るＰＦＣ回路を示す結線図である。
【００６６】
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第１〜第４の実施形態のいずれかと同様の構造を備えた化合物半導体装置が用いられている。
【００６７】
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
【００６８】
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、サーバ電源に好適な、ＨＥＭＴを備えた電源装置に関する。図１１は、第７の実施形態に係る電源装置を示す結線図である。
【００６９】
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
【００７０】
一次側回路１２６１には、第６の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
【００７１】
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
【００７２】
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第１〜第４の実施形態のいずれかと同様の構造を備えた化合物半導体装置が用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
【００７３】
（第８の実施形態）
次に、第８の実施形態について説明する。第８の実施形態は、ＨＥＭＴを備えた増幅器に関する。図１２は、第８の実施形態に係る増幅器を示す結線図である。
【００７４】
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
【００７５】
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第１〜第４の実施形態のいずれかと同様の構造を備えた化合物半導体装置を備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。高周波増幅器は、例えば、携帯電話基地局用送受信装置、レーダー装置及びマイクロ波発生装置に用いることができる。
【００７６】
以下、本開示の諸態様を付記としてまとめて記載する。
【００７７】
（付記１）
化合物半導体の電子走行層及び電子供給層を含む半導体積層構造と、
前記電子供給層の上方のゲート電極、ソース電極及びドレイン電極と、
前記ゲート電極と前記ドレイン電極との間で前記半導体積層構造上に形成されたダイヤモンドの第１の絶縁層と、
前記ゲート電極と前記ソース電極との間で前記半導体積層構造上に形成された第２の絶縁層と、
を有し、
前記第１の絶縁層から前記電子供給層に正の圧縮応力が作用し、
前記第２の絶縁層からの前記電子供給層への圧縮応力は、前記第１の絶縁層から前記電子供給層への圧縮応力より小さいことを特徴とする化合物半導体装置。
（付記２）
前記第２の絶縁層は、前記電子供給層に正の引張応力を付与することを特徴とする付記１に記載の化合物半導体装置。
（付記３）
前記第２の絶縁層の格子定数は、前記電子供給層の格子定数より大きいことを特徴とする付記１又は２に記載の化合物半導体装置。
（付記４）
前記半導体積層構造は、前記電子走行層及び前記電子供給層の上方に、Ａｌを含む窒化物半導体のキャップ層を有することを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
（付記５）
前記ゲート電極は、前記第１の絶縁層の上面に接するフィールドプレート部を有することを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
（付記６）
前記第２の絶縁層は、酸化アルミニウム又は窒化シリコンの層であることを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。
（付記７）
付記１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
（付記８）
化合物半導体の電子走行層及び電子供給層を含む半導体積層構造を形成する工程と、
前記電子供給層の上方にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記ゲート電極と前記ドレイン電極との間で前記半導体積層構造上にダイヤモンドの第１の絶縁層を形成する工程と、
前記ゲート電極と前記ソース電極との間で前記半導体積層構造上に第２の絶縁層を形成する工程と、
を有し、
前記第１の絶縁層から前記電子供給層に正の圧縮応力が作用し、
前記第２の絶縁層からの前記電子供給層への圧縮応力は、前記第１の絶縁層から前記電子供給層への圧縮応力より小さいことを特徴とする化合物半導体装置の製造方法。
（付記９）
前記半導体積層構造を形成する工程は、前記電子走行層及び前記電子供給層の上方に、Ａｌを含む窒化物半導体のキャップ層を形成する工程を有することを特徴とする付記８に記載の化合物半導体装置の製造方法。
（付記１０）
前記第１の絶縁層を、６００℃以上９００℃以下の温度で化学気相成長法により形成することを特徴とする付記８又は９に記載の化合物半導体装置の製造方法。
【符号の説明】
【００７８】
１００、２００、３００、４００：化合物半導体装置
１０２、２０２：電子走行層
１０４、２０４：電子供給層
１０６、２０６：半導体積層構造
１０９、２０９：二次元電子ガス（２ＤＥＧ）
１１３、２１３：ソース電極
１１４、２１４：ドレイン電極
１１６、２１６：ゲート電極
１２１、２２１：第１の絶縁層
１２２、２２２、４２２：第２の絶縁層
２０５：キャップ層
２１７：フィールドプレート部
３０１：ゲートリセス
【図１】
2020027911.tif 000003
【図２】
2020027911.tif 000004
【図３】
2020027911.tif 000005
【図４Ａ】
2020027911.tif 000006
【図４Ｂ】
2020027911.tif 000007
【図４Ｃ】
2020027911.tif 000008
【図５】
2020027911.tif 000009
【図６】
2020027911.tif 000010
【図７】
2020027911.tif 000011
【図８】
2020027911.tif 000012
【図９】
2020027911.tif 000013
【図１０】
2020027911.tif 000014
【図１１】
2020027911.tif 000015
【図１２】
2020027911.tif 000016